docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
LLVM	AMDGPU	CPP	stmt_completion	GPU	613,600	[ ";" ]	[ "Error", "(", "StrLoc", ",", "<STR_LIT>", "invalid mask", "<STR_LIT>", ")", ";", "return", "false", ";", "case", "'", "<NUM_LIT>", "'", ":", "break", ";", "case", "'", "<NUM_LIT>", "'", ":", "OrMask", "\|=", "Mask", ";", "break", ";", "case", "'", "p", "'", ":", "AndMask", "\|=", "Mask", ";", "break", ";", "case", "'", "i", "'", ":", "AndMask", "\|=", "Mask", ";", "XorMask", "\|=", "Mask", ";", "break", ";", "}", "}", "Imm", "=", "encodeBitmaskPerm", "(", "AndMask", ",", "OrMask", ",", "XorMask", ")", ";", "return", "true" ]
LLVM	TPC	CPP	next_suggestion	Virtual ISA	613,601	[ "}" ]	[ "ResourcesModel", "->", "reserveResources", "(", "*", "SU", "->", "getInstr", "(", ")", ")", ";", "Packet", ".", "push_back", "(", "SU", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Packet[", "<STR_LIT>", "<<", "TotalPackets", "<<", "<STR_LIT>", "]:\\n", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Packet", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\t[", "<STR_LIT>", "<<", "i", "<<", "<STR_LIT>", "] SU(", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "Packet", "[", "i", "]", "->", "NodeNum", "<<", "<STR_LIT>", ")\\t", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "Packet", "[", "i", "]", "->", "getInstr", "(", ")", "->", "dump", "(", ")", ")", ";" ]
GCC	rs6000	MD	stmt_completion	CPU	613,602	[ "]", "UNSPECV_MFFSL", ")", ")", "]" ]	[ "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec_volatile", ":", "DF", "[", "(", "const_int", "<NUM_LIT>", ")" ]
LLVM	R600	CPP	next_suggestion	GPU	613,603	[ "if", "(", "Op", ".", "isToken", "(", ")", "&&", "Op", ".", "getToken", "(", ")", "==", "<STR_LIT>", "gds", "<STR_LIT>", ")", "{" ]	[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Operands", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "AMDGPUOperand", "&", "Op", "=", "(", "(", "AMDGPUOperand", "&", ")", "*", "Operands", "[", "i", "]", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "Op", ".", "addRegOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "continue", ";", "}" ]
GCC	alpha	MD	next_suggestion	MPU	613,604	[ "<STR_LIT>", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "fix", ":", "DI", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
GCC	rs6000	MD	program_repair	CPU	613,605	[ "<FIXS>", "(", "clobber", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", ")", "]", "<FIXE>", "<FIXS>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "match_parallel", "<NUM_LIT>", "<STR_LIT>", "[", "(", "return", ")", "<BUGS>", "(", "use", "(", "reg", ":", "P", "<NUM_LIT>", ")", ")", "(", "use", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", ")", "]", "<BUGE>", "<STR_LIT>", "<BUGS>", "<STR_LIT>", ")", "<BUGE>", "(", "define_expand", "<STR_LIT>" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	613,606	[ "}" ]	[ "bool", "isVSrcF64", "(", ")", "const", "{", "return", "isVCSrcF64", "(", ")", "\|\|", "isLiteralImm", "(", "MVT", "::", "f64", ")", ";" ]
GCC	nds32	MD	stmt_completion	CPU	613,607	[ ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	aarch64	MD	program_repair	CPU	613,608	[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ashift", ":", "GPI", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<FIXE>", "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>", "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "lshiftrt", ":", "GPI", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<FIXE>", "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>" ]	[ "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ashift", ":", "GPI", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", ")", "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "lshiftrt", ":", "GPI", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", ")", "(", "define_split" ]
LLVM	PowerPC	TD	next_suggestion	CPU	613,609	[ "def", "imm64SExt16", ":", "Operand", "<", "i64", ">", ",", "ImmLeaf", "<", "i64", ",", "[", "{" ]	[ "}", "]", ">", ";", "def", "getImmAs64BitInt", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "getI64Imm", "(", "N", "-", ">", "getSExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "SHL32", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "getI32Imm", "(", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "SRL32", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "N", "-", ">", "getZExtValue", "(", ")", "?", "getI32Imm", "(", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ")", ":", "getI32Imm", "(", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "LO16", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "getI32Imm", "(", "(", "unsigned", "short", ")", "N", "-", ">", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "HI16", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "getI32Imm", "(", "(", "unsigned", ")", "N", "-", ">", "getZExtValue", "(", ")", ">", ">", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "HA16", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "long", "Val", "=", "N", "-", ">", "getZExtValue", "(", ")", ";", "return", "getI32Imm", "(", "(", "Val", "-", "(", "signed", "short", ")", "Val", ")", ">", ">", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "MB", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "unsigned", "mb", "=", "<NUM_LIT>", ",", "me", ";", "(", "void", ")", "isRunOfOnes", "(", "(", "unsigned", ")", "N", "-", ">", "getZExtValue", "(", ")", ",", "mb", ",", "me", ")", ";", "return", "getI32Imm", "(", "mb", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "ME", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "unsigned", "mb", ",", "me", "=", "<NUM_LIT>", ";", "(", "void", ")", "isRunOfOnes", "(", "(", "unsigned", ")", "N", "-", ">", "getZExtValue", "(", ")", ",", "mb", ",", "me", ")", ";", "return", "getI32Imm", "(", "me", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "maskimm32", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "unsigned", "mb", ",", "me", ";", "if", "(", "N", "-", ">", "getValueType", "(", "<NUM_LIT>", ")", "=", "=", "MVT", ":", ":", "i32", ")", "return", "isRunOfOnes", "(", "(", "unsigned", ")", "N", "-", ">", "getZExtValue", "(", ")", ",", "mb", ",", "me", ")", ";", "else", "return", "false", ";", "}", "]", ">", ";", "def", "imm32SExt16", ":", "Operand", "<", "i32", ">", ",", "ImmLeaf", "<", "i32", ",", "[", "{", "return", "(", "int32_t", ")", "Imm", "=", "=", "(", "short", ")", "Imm", ";", "}", "]", ">", ";" ]
GCC	i386	CPP	next_suggestion	CPU	613,610	[ "if", "(", "to_reg", ")", "tp", "=", "copy_to_mode_reg", "(", "tp_mode", ",", "tp", ")", ";" ]	[ "rtx", "tp", "=", "gen_rtx_UNSPEC", "(", "ptr_mode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "const0_rtx", ")", ",", "UNSPEC_TP", ")", ";", "if", "(", "GET_MODE", "(", "tp", ")", "!=", "tp_mode", ")", "{", "gcc_assert", "(", "GET_MODE", "(", "tp", ")", "==", "SImode", ")", ";", "gcc_assert", "(", "tp_mode", "==", "DImode", ")", ";", "tp", "=", "gen_rtx_ZERO_EXTEND", "(", "tp_mode", ",", "tp", ")", ";", "}" ]
GCC	i386	MD	next_suggestion	CPU	613,611	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	rs6000	MD	stmt_completion	CPU	613,612	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "compare", ":", "CC", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr" ]
GCC	h8300	CPP	stmt_completion	MPU	613,613	[ "R0_REG", ")", ";" ]	[ "static", "rtx", "h8300_function_value", "(", "const_tree", "ret_type", ",", "const_tree", "fn_decl_or_type", "ATTRIBUTE_UNUSED", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "TYPE_MODE", "(", "ret_type", ")", "," ]
LLVM	ARM	CPP	code_generation	CPU	613,614	[ "ARMSubtarget", "::", "ARMSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "isT", ")", ":", "ARMArchVersion", "(", "V4", ")", ",", "ARMFPUType", "(", "None", ")", ",", "UseNEONForSinglePrecisionFP", "(", "false", ")", ",", "SlowVMLx", "(", "false", ")", ",", "SlowFPBrcc", "(", "false", ")", ",", "IsThumb", "(", "isT", ")", ",", "ThumbMode", "(", "Thumb1", ")", ",", "NoARM", "(", "false", ")", ",", "PostRAScheduler", "(", "false", ")", ",", "IsR9Reserved", "(", "ReserveR9", ")", ",", "UseMovt", "(", "UseMOVT", ")", ",", "HasFP16", "(", "false", ")", ",", "HasHardwareDivide", "(", "false", ")", ",", "HasT2ExtractPack", "(", "false", ")", ",", "HasDataBarrier", "(", "false", ")", ",", "Pref32BitThumb", "(", "false", ")", ",", "FPOnlySP", "(", "false", ")", ",", "stackAlignment", "(", "<NUM_LIT>", ")", ",", "CPUString", "(", "<STR_LIT>", "generic", "<STR_LIT>", ")", ",", "TargetType", "(", "isELF", ")", ",", "TargetABI", "(", "ARM_ABI_APCS", ")", "{", "if", "(", "FloatABIType", "==", "FloatABI", "::", "Default", ")", "FloatABIType", "=", "FloatABI", "::", "Soft", ";", "CPUString", "=", "ParseSubtargetFeatures", "(", "FS", ",", "CPUString", ")", ";", "if", "(", "CPUString", "==", "<STR_LIT>", "generic", "<STR_LIT>", "&&", "(", "FS", ".", "empty", "(", ")", "\|\|", "FS", "==", "<STR_LIT>", "generic", "<STR_LIT>", ")", ")", "ARMArchVersion", "=", "V4T", ";", "unsigned", "Len", "=", "TT", ".", "length", "(", ")", ";", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "if", "(", "Len", ">=", "<NUM_LIT>", "&&", "TT", ".", "substr", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "==", "<STR_LIT>", "armv", "<STR_LIT>", ")", "Idx", "=", "<NUM_LIT>", ";", "else", "if", "(", "Len", ">=", "<NUM_LIT>", "&&", "TT", ".", "substr", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "==", "<STR_LIT>", "thumb", "<STR_LIT>", ")", "{", "IsThumb", "=", "true", ";", "if", "(", "Len", ">=", "<NUM_LIT>", "&&", "TT", "[", "<NUM_LIT>", "]", "==", "'", "v", "'", ")", "Idx", "=", "<NUM_LIT>", ";", "}", "if", "(", "Idx", ")", "{", "unsigned", "SubVer", "=", "TT", "[", "Idx", "]", ";", "if", "(", "SubVer", ">=", "'", "<NUM_LIT>", "'", "&&", "SubVer", "<=", "'", "<NUM_LIT>", "'", ")", "{", "ARMArchVersion", "=", "V7A", ";", "if", "(", "Len", ">=", "Idx", "+", "<NUM_LIT>", "&&", "TT", "[", "Idx", "+", "<NUM_LIT>", "]", "==", "'", "m", "'", ")", "ARMArchVersion", "=", "V7M", ";", "}", "else", "if", "(", "SubVer", "==", "'", "<NUM_LIT>", "'", ")", "{", "ARMArchVersion", "=", "V6", ";", "if", "(", "Len", ">=", "Idx", "+", "<NUM_LIT>", "&&", "TT", "[", "Idx", "+", "<NUM_LIT>", "]", "==", "'", "t", "'", "&&", "TT", "[", "Idx", "+", "<NUM_LIT>", "]", "==", "'", "<NUM_LIT>", "'", ")", "ARMArchVersion", "=", "V6T2", ";", "}", "else", "if", "(", "SubVer", "==", "'", "<NUM_LIT>", "'", ")", "{", "ARMArchVersion", "=", "V5T", ";", "if", "(", "Len", ">=", "Idx", "+", "<NUM_LIT>", "&&", "TT", "[", "Idx", "+", "<NUM_LIT>", "]", "==", "'", "t", "'", "&&", "TT", "[", "Idx", "+", "<NUM_LIT>", "]", "==", "'", "e", "'", ")", "ARMArchVersion", "=", "V5TE", ";", "}", "else", "if", "(", "SubVer", "==", "'", "<NUM_LIT>", "'", ")", "{", "if", "(", "Len", ">=", "Idx", "+", "<NUM_LIT>", "&&", "TT", "[", "Idx", "+", "<NUM_LIT>", "]", "==", "'", "t", "'", ")", "ARMArchVersion", "=", "V4T", ";", "else", "ARMArchVersion", "=", "V4", ";", "}", "}", "if", "(", "ARMArchVersion", ">=", "V6T2", ")", "ThumbMode", "=", "Thumb2", ";", "else", "if", "(", "ThumbMode", ">=", "Thumb2", ")", "ARMArchVersion", "=", "V6T2", ";", "if", "(", "Len", ">=", "<NUM_LIT>", ")", "{", "if", "(", "TT", ".", "find", "(", "<STR_LIT>", "-darwin", "<STR_LIT>", ")", "!=", "std", "::", "string", "::", "npos", ")", "TargetType", "=", "isDarwin", ";", "}", "if", "(", "TT", ".", "find", "(", "<STR_LIT>", "eabi", "<STR_LIT>", ")", "!=", "std", "::", "string", "::", "npos", ")", "TargetABI", "=", "ARM_ABI_AAPCS", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "<NUM_LIT>", ";", "if", "(", "isTargetDarwin", "(", ")", ")", "IsR9Reserved", "=", "ReserveR9", "\|", "(", "ARMArchVersion", "<", "V6", ")", ";", "if", "(", "!", "isThumb", "(", ")", "\|\|", "hasThumb2", "(", ")", ")", "PostRAScheduler", "=", "true", ";", "}" ]	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]
GCC	rs6000	MD	stmt_completion	CPU	613,615	[ "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "and", "(", "ior", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(" ]
LLVM	AArch64	CPP	next_suggestion	CPU	613,616	[ "}" ]	[ "explicit", "AArch64FunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "BytesInStackArgArea", "(", "<NUM_LIT>", ")", ",", "ArgumentStackToRestore", "(", "<NUM_LIT>", ")", ",", "HasStackFrame", "(", "false", ")", ",", "NumLocalDynamicTLSAccesses", "(", "<NUM_LIT>", ")", ",", "VarArgsStackIndex", "(", "<NUM_LIT>", ")", ",", "VarArgsGPRIndex", "(", "<NUM_LIT>", ")", ",", "VarArgsGPRSize", "(", "<NUM_LIT>", ")", ",", "VarArgsFPRIndex", "(", "<NUM_LIT>", ")", ",", "VarArgsFPRSize", "(", "<NUM_LIT>", ")", ",", "IsSplitCSR", "(", "false", ")", "{", "(", "void", ")", "MF", ";" ]
LLVM	X86	CPP	program_repair	CPU	613,617	[ "<FIXS>", "if", "(", "Src", ".", "getOpcode", "(", ")", "==", "ISD", "::", "BITCAST", "&&", "Src", ".", "hasOneUse", "(", ")", ")", "{", "<FIXE>", "<FIXS>", "}", "if", "(", "Src", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "Src", ".", "hasOneUse", "(", ")", ")", "{", "auto", "*", "MemIntr", "=", "cast", "MemIntrinsicSDNode", ">", "(", "Src", ")", ";", "if", "(", "MemIntr", "->", "getMemoryVT", "(", ")", ".", "getSizeInBits", "(", ")", "==", "CmpSVT", ".", "getSizeInBits", "(", ")", ")", "<FIXE>" ]	[ "auto", "findBroadcastedOp", "=", "[", "]", "(", "SDValue", "Src", ",", "MVT", "CmpSVT", ",", "SDNode", "*", "&", "Parent", ")", "{", "<BUGS>", "if", "(", "Src", ".", "getOpcode", "(", ")", "==", "ISD", "::", "BITCAST", "&&", "Src", ".", "hasOneUse", "(", ")", ")", "Src", "=", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Src", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "Src", ".", "hasOneUse", "(", ")", ")", "{", "<BUGE>", "Parent", "=", "Src", ".", "getNode", "(", ")", ";", "Src", "=", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<BUGS>", "if", "(", "Src", ".", "getSimpleValueType", "(", ")", "==", "CmpSVT", ")", "<BUGE>", "return", "Src", ";", "}" ]
LLVM	Hexagon	TD	next_suggestion	DSP	613,618	[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]
GCC	mcore	CPP	program_repair	MPU	613,619	[ "<FIXS>", "else", "if", "(", "mask", "==", "<NUM_LIT>", "L", ")", "<FIXE>" ]	[ "{", "if", "(", "mask", "==", "<NUM_LIT>", "L", ")", "return", "<NUM_LIT>", ";", "<BUGS>", "else", "if", "(", "mask", "==", "<NUM_LIT>", "UL", ")", "<BUGE>", "return", "<NUM_LIT>", ";", "return", "-", "<NUM_LIT>", ";" ]
GCC	mep	MD	stmt_completion	CPU	613,620	[ "<STR_LIT>", ")" ]	[ "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>" ]
LLVM	Hexagon	TD	stmt_completion	DSP	613,621	[ "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=" ]
LLVM	X86	CPP	code_generation	CPU	613,622	[ "unsigned", "X86InstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "TBB", ",", "MachineBasicBlock", "", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL", ",", "int", "*", "BytesAdded", ")", "const", "{", "assert", "(", "TBB", "&&", "<STR_LIT>", "insertBranch must not be told to insert a fallthrough", "<STR_LIT>", ")", ";", "assert", "(", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", "\|\|", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "X86 branch conditions have one component!", "<STR_LIT>", ")", ";", "assert", "(", "!", "BytesAdded", "&&", "<STR_LIT>", "code size not handled", "<STR_LIT>", ")", ";", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "assert", "(", "!", "FBB", "&&", "<STR_LIT>", "Unconditional branch with multiple successors!", "<STR_LIT>", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "X86", "::", "JMP_1", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "return", "<NUM_LIT>", ";", "}", "bool", "FallThru", "=", "FBB", "==", "nullptr", ";", "unsigned", "Count", "=", "<NUM_LIT>", ";", "X86", "::", "CondCode", "CC", "=", "(", "X86", "::", "CondCode", ")", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ";", "switch", "(", "CC", ")", "{", "case", "X86", "::", "COND_NE_OR_P", ":", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "X86", "::", "JNE_1", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "++", "Count", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "X86", "::", "JP_1", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "++", "Count", ";", "break", ";", "case", "X86", "::", "COND_E_AND_NP", ":", "if", "(", "FBB", "==", "nullptr", ")", "{", "FBB", "=", "getFallThroughMBB", "(", "&", "MBB", ",", "TBB", ")", ";", "assert", "(", "FBB", "&&", "<STR_LIT>", "MBB cannot be the last block in function when the false ", "<STR_LIT>", "<STR_LIT>", "body is a fall-through.", "<STR_LIT>", ")", ";", "}", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "X86", "::", "JNE_1", ")", ")", ".", "addMBB", "(", "FBB", ")", ";", "++", "Count", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "X86", "::", "JNP_1", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "++", "Count", ";", "break", ";", "default", ":", "{", "unsigned", "Opc", "=", "GetCondBranchFromCond", "(", "CC", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "++", "Count", ";", "}", "}", "if", "(", "!", "FallThru", ")", "{", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "X86", "::", "JMP_1", ")", ")", ".", "addMBB", "(", "FBB", ")", ";", "++", "Count", ";", "}", "return", "Count", ";", "}" ]	[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]
LLVM	AArch64	TD	stmt_completion	CPU	613,623	[ ";" ]	[ "return", "CurDAG", "-", ">", "getTargetConstant", "(", "N", "-", ">", "getZExtValue", "(", ")", "/", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";", "def", "UImmS8XForm", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "N", "-", ">", "getZExtValue", "(", ")", "/", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">" ]
GCC	i386	MD	next_suggestion	CPU	613,624	[ "ix86_expand_vector_logical_operator", "(", "<", "CODE", ">", ",", "<", "MODE", ">", "mode", ",", "operands", ")" ]	[ "(", "match_operand", ":", "VI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{" ]
LLVM	AArch64	CPP	stmt_completion	CPU	613,625	[ ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";" ]	[ "if", "(", "C", ".", "CallConstructionID", "==", "MachineOutlinerTailCall", ")", "{", "It", "=", "MBB", ".", "insert", "(", "It", ",", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addGlobalAddress", "(", "M", ".", "getNamedValue", "(", "MF", ".", "getName", "(", ")", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "return", "It", ";", "}", "if", "(", "C", ".", "CallConstructionID", "==", "MachineOutlinerNoLRSave", "\|\|", "C", ".", "CallConstructionID", "==", "MachineOutlinerThunk", ")", "{", "It", "=", "MBB", ".", "insert", "(", "It", ",", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addGlobalAddress", "(", "M", ".", "getNamedValue", "(", "MF", ".", "getName", "(", ")", ")", ")", ")", ";", "return", "It", ";", "}", "MachineBasicBlock", "::", "iterator", "CallPt", ";", "MachineInstr", "", "Save", ";", "MachineInstr", "", "Restore", ";", "if", "(", "C", ".", "CallConstructionID", "==", "MachineOutlinerRegSave", ")", "{", "Register", "Reg", "=", "findRegisterToSaveLRTo", "(", "C", ")", ";", "assert", "(", "Reg", "&&", "<STR_LIT>", "No callee-saved register available?", "<STR_LIT>", ")", ";", "if", "(", "!", "MBB", ".", "isLiveIn", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "MBB", ".", "addLiveIn", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Save", "=", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>" ]
LLVM	ARM64	TD	stmt_completion	CPU	613,626	[ ",", "bsub", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "v8i8", "(", "scalar_to_vector", "(", "i32", "(", "extloadi8", "am_indexed8", ":", "$", "addr", ")", ")", ")", ")", ",", "(", "INSERT_SUBREG", "(", "v8i8", "(", "IMPLICIT_DEF", ")", ")", ",", "(", "LDRBui", "am_indexed8", ":", "$", "addr", ")" ]
GCC	arm	CPP	stmt_completion	CPU	613,627	[ "b", ")", "{" ]	[ "vmul_u16", "(", "uint16x4_t", "_", "_", "a", ",", "uint16x4_t", "_", "_" ]
GCC	frv	MD	stmt_completion	VLIW	613,628	[ ")", ")" ]	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC	nds32	MD	stmt_completion	CPU	613,629	[ "<NUM_LIT>", "]", ")", ")" ]	[ "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<STR_LIT>", "{", "if", "(", "TARGET_BIG_ENDIAN", ")", "emit_insn", "(", "gen_rcras16_1_be", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	613,630	[ ")", ")", "Changed", "=", "true", ";" ]	[ "for", "(", "MachineFunction", "::", "iterator", "I", "=", "MF", ".", "begin", "(", ")", ";", "I", "!=", "MF", ".", "end", "(", ")", ";", ")", "{", "MachineBasicBlock", "&", "B", "=", "*", "I", "++", ";", "if", "(", "processBlock", "(", "B" ]
LLVM	PowerPC	TD	stmt_completion	CPU	613,631	[ "LXVWSX", "xoaddr", ":", "$", "A", ")", ")", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "v4i32", "(", "scalar_to_vector", "FltToUIntLoad", ".", "A", ")", ")", ",", "(", "v4i32", "(", "XVCVSPUXWS", "(" ]
GCC	mips	CPP	stmt_completion	CPU	613,632	[ "=", "M16_REGS", ";" ]	[ "static", "reg_class_t", "mips_preferred_reload_class", "(", "rtx", "x", ",", "reg_class_t", "rclass", ")", "{", "if", "(", "mips_dangerous_for_la25_p", "(", "x", ")", "&&", "reg_class_subset_p", "(", "LEA_REGS", ",", "rclass", ")", ")", "return", "LEA_REGS", ";", "if", "(", "reg_class_subset_p", "(", "FP_REGS", ",", "rclass", ")", "&&", "mips_mode_ok_for_mov_fmt_p", "(", "GET_MODE", "(", "x", ")", ")", ")", "return", "FP_REGS", ";", "if", "(", "reg_class_subset_p", "(", "GR_REGS", ",", "rclass", ")", ")", "rclass", "=", "GR_REGS", ";", "if", "(", "TARGET_MIPS16", "&&", "reg_class_subset_p", "(", "M16_REGS", ",", "rclass", ")", ")", "rclass" ]
LLVM	R600	CPP	stmt_completion	GPU	613,633	[ "\|\|", "Imm", ".", "F", "==", "<NUM_LIT>", "\|\|", "Imm", ".", "F", "==", "-", "<NUM_LIT>", ";" ]	[ "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "Imm", ".", "I", "=", "MO", ".", "getImm", "(", ")", ";", "}", "else", "if", "(", "MO", ".", "isFPImm", "(", ")", ")", "{", "Imm", ".", "F", "=", "MO", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ".", "convertToFloat", "(", ")", ";", "}", "else", "{", "return", "false", ";", "}", "return", "(", "Imm", ".", "I", ">=", "-", "<NUM_LIT>", "&&", "Imm", ".", "I", "<=", "<NUM_LIT>", ")", "\|\|", "Imm", ".", "F", "==", "<NUM_LIT>", "\|\|", "Imm", ".", "F", "==", "<NUM_LIT>", "\|\|", "Imm", ".", "F", "==", "-", "<NUM_LIT>", "\|\|", "Imm", ".", "F", "==", "<NUM_LIT>", "\|\|", "Imm", ".", "F", "==", "-", "<NUM_LIT>", "\|\|", "Imm", ".", "F", "==", "<NUM_LIT>", "\|\|", "Imm", ".", "F", "==", "-", "<NUM_LIT>" ]
LLVM	AMDGPU	CPP	program_repair	GPU	613,634	[ "<FIXS>", "if", "(", "Size", "!=", "STI", ".", "getWavefrontSize", "(", ")", "&&", "(", "!", "Is64", "\|\|", "!", "IsWave32", ")", ")", "<FIXE>", "<FIXS>", "}", "else", "if", "(", "Value", "==", "-", "<NUM_LIT>", ")", "BuildCopy", "(", "IsWave32", "?", "AMDGPU", "::", "EXEC_LO", ":", "AMDGPU", "::", "EXEC", ")", ";", "else", "<FIXE>", "<FIXS>", "}", "elseBuildCopy", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "<FIXE>" ]	[ "Register", "DstReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "unsigned", "Size", "=", "MRI", "->", "getType", "(", "DstReg", ")", ".", "getSizeInBits", "(", ")", ";", "const", "bool", "Is64", "=", "Size", "==", "<NUM_LIT>", ";", "<BUGS>", "if", "(", "Size", "!=", "STI", ".", "getWavefrontSize", "(", ")", ")", "<BUGE>", "return", "false", ";", "std", "::", "optional", "ValueAndVReg", ">", "Arg", "=", "getIConstantVRegValWithLookThrough", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "", "MRI", ")", ";", "if", "(", "Arg", ")", "{", "const", "int64_t", "Value", "=", "Arg", "->", "Value", ".", "getSExtValue", "(", ")", ";", "if", "(", "Value", "==", "<NUM_LIT>", ")", "{", "unsigned", "Opcode", "=", "Is64", "?", "AMDGPU", "::", "S_MOV_B64", ":", "AMDGPU", "::", "S_MOV_B32", ";", "BuildMI", "(", "", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "DstReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "<BUGS>", "}", "else", "if", "(", "Value", "==", "-", "<NUM_LIT>", ")", "{", "Register", "SrcReg", "=", "Is64", "?", "AMDGPU", "::", "EXEC", ":", "AMDGPU", "::", "EXEC_LO", ";", "BuildMI", "(", "", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "AMDGPU", "::", "COPY", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "}", "else", "<BUGE>", "return", "false", ";", "<BUGS>", "}", "else", "{", "Register", "SrcReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "AMDGPU", "::", "COPY", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "}", "<BUGE>", "I", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";" ]
GCC	powerpcspe	CPP	next_suggestion	CPU	613,635	[ "}" ]	[ "static", "_", "_", "inline", "qword", "si_selb", "(", "qword", "a", ",", "qword", "b", ",", "qword", "c", ")", "{", "return", "(", "(", "qword", ")", "(", "vec_sel", "(", "(", "vec_uchar16", ")", "(", "a", ")", ",", "(", "vec_uchar16", ")", "(", "b", ")", ",", "(", "vec_uchar16", ")", "(", "c", ")", ")", ")", ")", ";" ]
LLVM	X86	CPP	code_generation	CPU	613,636	[ "bool", "PadShortFunc", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "optForSize", "(", ")", ")", "{", "return", "false", ";", "}", "STI", "=", "&", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "if", "(", "!", "STI", "->", "padShortFunctions", "(", ")", ")", "return", "false", ";", "TII", "=", "STI", "->", "getInstrInfo", "(", ")", ";", "ReturnBBs", ".", "clear", "(", ")", ";", "VisitedBBs", ".", "clear", "(", ")", ";", "findReturns", "(", "&", "MF", ".", "front", "(", ")", ")", ";", "bool", "MadeChange", "=", "false", ";", "MachineBasicBlock", "", "MBB", ";", "unsigned", "int", "Cycles", "=", "<NUM_LIT>", ";", "for", "(", "DenseMap", "<", "MachineBasicBlock", "*", ",", "unsigned", "int", ">", "::", "iterator", "I", "=", "ReturnBBs", ".", "begin", "(", ")", ";", "I", "!=", "ReturnBBs", ".", "end", "(", ")", ";", "++", "I", ")", "{", "MBB", "=", "I", "->", "first", ";", "Cycles", "=", "I", "->", "second", ";", "if", "(", "Cycles", "<", "Threshold", ")", "{", "assert", "(", "MBB", "->", "size", "(", ")", ">", "<NUM_LIT>", "&&", "<STR_LIT>", "Basic block should contain at least a RET but is empty", "<STR_LIT>", ")", ";", "MachineBasicBlock", "::", "iterator", "ReturnLoc", "=", "--", "MBB", "->", "end", "(", ")", ";", "while", "(", "ReturnLoc", "->", "isDebugValue", "(", ")", ")", "--", "ReturnLoc", ";", "assert", "(", "ReturnLoc", "->", "isReturn", "(", ")", "&&", "!", "ReturnLoc", "->", "isCall", "(", ")", "&&", "<STR_LIT>", "Basic block does not end with RET", "<STR_LIT>", ")", ";", "addPadding", "(", "MBB", ",", "ReturnLoc", ",", "Threshold", "-", "Cycles", ")", ";", "NumBBsPadded", "++", ";", "MadeChange", "=", "true", ";", "}", "}", "return", "MadeChange", ";", "}" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
GCC	rs6000	MD	stmt_completion	CPU	613,637	[ "<STR_LIT>", ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "if_then_else", "(", "match_code", "<STR_LIT>", ")", "(", "match_test" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	613,638	[ "}", ";" ]	[ "if", "(", "TII", ".", "isInlineConstant", "(", "FPValReg", "->", "Value", ")", ")", "{", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "FPValReg", "->", "Value", ".", "bitcastToAPInt", "(", ")", ".", "getSExtValue", "(", ")", ")", ";", "}", "}", "}", ";", "}", "return", "{", "}", ";", "}", "APInt", "ICst", ";", "if", "(", "mi_match", "(", "Root", ".", "getReg", "(", ")", ",", "*", "MRI", ",", "m_ICstOrSplat", "(", "ICst", ")", ")", ")", "{", "if", "(", "TII", ".", "isInlineConstant", "(", "ICst", ")", ")", "{", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "ICst", ".", "getSExtValue", "(", ")", ")", ";", "}", "}", "}", ";", "}", "}", "return", "{" ]
GCC	i386	MD	stmt_completion	CPU	613,639	[ "]", ")" ]	[ "(", "any_shiftrt", ":", "SWI48", "(", "match_operand", ":", "SWI48", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SWI48", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	ARM	TD	stmt_completion	CPU	613,640	[ "<", "[", "WriteVST1", "]", ">", "{" ]	[ "class", "VST1QLNPseudo", "<", "ValueType", "Ty", ",", "PatFrag", "StoreOp", ",", "SDNode", "ExtractOp", ">", ":", "VSTQLNPseudo", "<", "IIC_VST1ln", ">", ",", "Sched" ]
GCC	sh	CPP	program_repair	CPU	613,641	[ "<FIXS>", "if", "(", "(", "TARGET_SH4", "\|\|", "TARGET_SH2A_DOUBLE", "\|\|", "TARGET_SH5", ")", "&&", "TARGET_FMOVD", "<FIXE>" ]	[ "SET_HARD_REG_BIT", "(", "*", "live_regs_mask", ",", "reg", ")", ";", "count", "+=", "GET_MODE_SIZE", "(", "REGISTER_NATURAL_MODE", "(", "reg", ")", ")", ";", "<BUGS>", "if", "(", "(", "TARGET_SH4", "\|\|", "TARGET_SH5", ")", "&&", "TARGET_FMOVD", "<BUGE>", "&&", "GET_MODE_CLASS", "(", "REGISTER_NATURAL_MODE", "(", "reg", ")", ")", "==", "MODE_FLOAT", ")", "{", "if", "(", "FP_REGISTER_P", "(", "reg", ")", ")" ]
GCC	frv	MD	next_suggestion	VLIW	613,642	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "unspec", ":", "DI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_MBTOH", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM	AMDGPU	CPP	code_generation	GPU	613,643	[ "bool", "GCNTTIImpl", "::", "rewriteIntrinsicWithAddressSpace", "(", "IntrinsicInst", "", "II", ",", "Value", "", "OldV", ",", "Value", "", "NewV", ")", "const", "{", "auto", "IntrID", "=", "II", "->", "getIntrinsicID", "(", ")", ";", "switch", "(", "IntrID", ")", "{", "case", "Intrinsic", "::", "amdgcn_atomic_inc", ":", "case", "Intrinsic", "::", "amdgcn_atomic_dec", ":", "case", "Intrinsic", "::", "amdgcn_ds_fadd", ":", "case", "Intrinsic", "::", "amdgcn_ds_fmin", ":", "case", "Intrinsic", "::", "amdgcn_ds_fmax", ":", "{", "const", "ConstantInt", "", "IsVolatile", "=", "cast", "<", "ConstantInt", ">", "(", "II", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "IsVolatile", "->", "isZero", "(", ")", ")", "return", "false", ";", "Module", "", "M", "=", "II", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Type", "", "DestTy", "=", "II", "->", "getType", "(", ")", ";", "Type", "", "SrcTy", "=", "NewV", "->", "getType", "(", ")", ";", "Function", "", "NewDecl", "=", "Intrinsic", "::", "getDeclaration", "(", "M", ",", "II", "->", "getIntrinsicID", "(", ")", ",", "{", "DestTy", ",", "SrcTy", "}", ")", ";", "II", "->", "setArgOperand", "(", "<NUM_LIT>", ",", "NewV", ")", ";", "II", "->", "setCalledFunction", "(", "NewDecl", ")", ";", "return", "true", ";", "}", "case", "Intrinsic", "::", "amdgcn_is_shared", ":", "case", "Intrinsic", "::", "amdgcn_is_private", ":", "{", "unsigned", "TrueAS", "=", "IntrID", "==", "Intrinsic", "::", "amdgcn_is_shared", "?", "AMDGPUAS", "::", "LOCAL_ADDRESS", ":", "AMDGPUAS", "::", "PRIVATE_ADDRESS", ";", "unsigned", "NewAS", "=", "NewV", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";", "LLVMContext", "&", "Ctx", "=", "NewV", "->", "getType", "(", ")", "->", "getContext", "(", ")", ";", "ConstantInt", "*", "NewVal", "=", "(", "TrueAS", "==", "NewAS", ")", "?", "ConstantInt", "::", "getTrue", "(", "Ctx", ")", ":", "ConstantInt", "::", "getFalse", "(", "Ctx", ")", ";", "II", "->", "replaceAllUsesWith", "(", "NewVal", ")", ";", "II", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "default", ":", "return", "false", ";", "}", "}" ]	[ "Rewrite", "intrinsic", "call", "II", "such", "that", "OldV", "will", "be", "replaced", "with", "NewV", ",", "which", "has", "a", "different", "address", "space", "." ]
LLVM	AArch64	CPP	stmt_completion	CPU	613,644	[ "Offset", ">>", "shift", ")", "<<", "shift", "==", "Offset", ")", "return", "true", ";" ]	[ "if", "(", "AM", ".", "BaseGV", ")", "return", "false", ";", "if", "(", "AM", ".", "HasBaseReg", "&&", "AM", ".", "BaseOffs", "&&", "AM", ".", "Scale", ")", "return", "false", ";", "if", "(", "isa", "<", "ScalableVectorType", ">", "(", "Ty", ")", ")", "return", "AM", ".", "HasBaseReg", "&&", "!", "AM", ".", "BaseOffs", "&&", "!", "AM", ".", "Scale", ";", "uint64_t", "NumBytes", "=", "<NUM_LIT>", ";", "if", "(", "Ty", "->", "isSized", "(", ")", ")", "{", "uint64_t", "NumBits", "=", "DL", ".", "getTypeSizeInBits", "(", "Ty", ")", ";", "NumBytes", "=", "NumBits", "/", "<NUM_LIT>", ";", "if", "(", "!", "isPowerOf2_64", "(", "NumBits", ")", ")", "NumBytes", "=", "<NUM_LIT>", ";", "}", "if", "(", "!", "AM", ".", "Scale", ")", "{", "int64_t", "Offset", "=", "AM", ".", "BaseOffs", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ")", "return", "true", ";", "unsigned", "shift", "=", "Log2_64", "(", "NumBytes", ")", ";", "if", "(", "NumBytes", "&&", "Offset", ">", "<NUM_LIT>", "&&", "(", "Offset", "/", "NumBytes", ")", "<=", "(", "<NUM_LIT>", "LL", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", "&&", "(" ]
GCC	alpha	MD	stmt_completion	MPU	613,645	[ "<STR_LIT>", ")" ]	[ "(", "if_then_else", ":", "QI", "(", "ne", "(", "zero_extract", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	613,646	[ "(", "this", ")", ";" ]	[ "return", "AMDGPU", "::", "IsaInfo", "::", "getSGPRAllocGranule" ]
LLVM	OR1K	CPP	stmt_completion	CPU	613,647	[ "dl", ",", "MVT", "::", "i32", ")", ",", "fl1", ")", ";" ]	[ "SDValue", "fl1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "SUB", ",", "dl", ",", "VT", ",", "DAG", ".", "getConstant", "(", "VT", ".", "getSizeInBits", "(", ")", "," ]
LLVM	Hexagon	TD	next_suggestion	DSP	613,648	[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]	[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	613,649	[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]	[ "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
LLVM	AArch64	CPP	next_suggestion	CPU	613,650	[ "}" ]	[ "bool", "AArch64RegisterInfo", "::", "requiresFrameIndexScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	613,651	[ "}" ]	[ "bool", "isCmseNSEntryFunction", "(", ")", "const", "{", "return", "IsCmseNSEntry", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	613,652	[ "if", "(", "IDVal", "==", "PALMD", "::", "AssemblerDirective", ")", "return", "ParseDirectivePALMetadata", "(", ")", ";" ]	[ "bool", "AMDGPUAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getString", "(", ")", ";", "if", "(", "AMDGPU", "::", "IsaInfo", "::", "hasCodeObjectV3", "(", "&", "getSTI", "(", ")", ")", ")", "{", "if", "(", "IDVal", "==", "<STR_LIT>", ".amdgcn_target", "<STR_LIT>", ")", "return", "ParseDirectiveAMDGCNTarget", "(", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ".amdhsa_kernel", "<STR_LIT>", ")", "return", "ParseDirectiveAMDHSAKernel", "(", ")", ";", "if", "(", "IDVal", "==", "AMDGPU", "::", "HSAMD", "::", "V3", "::", "AssemblerDirectiveBegin", ")", "return", "ParseDirectiveHSAMetadata", "(", ")", ";", "}", "else", "{", "if", "(", "IDVal", "==", "<STR_LIT>", ".hsa_code_object_version", "<STR_LIT>", ")", "return", "ParseDirectiveHSACodeObjectVersion", "(", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ".hsa_code_object_isa", "<STR_LIT>", ")", "return", "ParseDirectiveHSACodeObjectISA", "(", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ".amd_kernel_code_t", "<STR_LIT>", ")", "return", "ParseDirectiveAMDKernelCodeT", "(", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ".amdgpu_hsa_kernel", "<STR_LIT>", ")", "return", "ParseDirectiveAMDGPUHsaKernel", "(", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ".amd_amdgpu_isa", "<STR_LIT>", ")", "return", "ParseDirectiveISAVersion", "(", ")", ";", "if", "(", "IDVal", "==", "AMDGPU", "::", "HSAMD", "::", "AssemblerDirectiveBegin", ")", "return", "ParseDirectiveHSAMetadata", "(", ")", ";", "}", "if", "(", "IDVal", "==", "<STR_LIT>", ".amdgpu_lds", "<STR_LIT>", ")", "return", "ParseDirectiveAMDGPULDS", "(", ")", ";", "if", "(", "IDVal", "==", "PALMD", "::", "AssemblerDirectiveBegin", ")", "return", "ParseDirectivePALMetadataBegin", "(", ")", ";" ]
GCC	spu	MD	stmt_completion	MPU	613,653	[ "match_code", "<STR_LIT>", ")" ]	[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>", "(", "and", "(" ]
LLVM	Mips	CPP	next_suggestion	CPU	613,654	[ "return", "MCDisassembler", "::", "Success", ";" ]	[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Mips", "::", "GP", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Offset", "<<", "<NUM_LIT>", ")", ")", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	613,655	[ "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCompare", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable" ]
GCC	m88k	MD	next_suggestion	MPU	613,656	[ "<STR_LIT>", ")" ]	[ "(", "float_truncate", ":", "SF", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM	WebAssembly	CPP	stmt_completion	Virtual ISA	613,657	[ ")", ";" ]	[ "return", "new", "WebAssemblyRegNumbering", "(" ]
GCC	mips	MD	stmt_completion	CPU	613,658	[ ")", ")" ]	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	ARM	CPP	next_suggestion	CPU	613,659	[ "unsigned", "SubIdx", "=", "ARM", "::", "dsub_0", ";" ]	[ "if", "(", "Alignment", "==", "<NUM_LIT>", ")", "Alignment", "=", "<NUM_LIT>", ";", "}", "Align", "=", "CurDAG", "->", "getTargetConstant", "(", "Alignment", ",", "dl", ",", "MVT", "::", "i32", ")", ";", "unsigned", "Opc", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "unhandled vld-dup type", "<STR_LIT>", ")", ";", "case", "MVT", "::", "v8i8", ":", "Opc", "=", "DOpcodes", "[", "<NUM_LIT>", "]", ";", "break", ";", "case", "MVT", "::", "v16i8", ":", "Opc", "=", "QOpcodes", "[", "<NUM_LIT>", "]", ";", "break", ";", "case", "MVT", "::", "v4i16", ":", "Opc", "=", "DOpcodes", "[", "<NUM_LIT>", "]", ";", "break", ";", "case", "MVT", "::", "v8i16", ":", "Opc", "=", "QOpcodes", "[", "<NUM_LIT>", "]", ";", "break", ";", "case", "MVT", "::", "v2f32", ":", "case", "MVT", "::", "v2i32", ":", "Opc", "=", "DOpcodes", "[", "<NUM_LIT>", "]", ";", "break", ";", "case", "MVT", "::", "v4f32", ":", "case", "MVT", "::", "v4i32", ":", "Opc", "=", "QOpcodes", "[", "<NUM_LIT>", "]", ";", "break", ";", "}", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ",", "dl", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "bool", "IsImmUpdate", "=", "isPerfectIncrement", "(", "Inc", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "NumVecs", ")", ";", "if", "(", "NumVecs", "<=", "<NUM_LIT>", "&&", "!", "IsImmUpdate", ")", "Opc", "=", "getVLDSTRegisterUpdateOpcode", "(", "Opc", ")", ";", "if", "(", "!", "IsImmUpdate", ")", "Ops", ".", "push_back", "(", "Inc", ")", ";", "else", "if", "(", "NumVecs", ">", "<NUM_LIT>", ")", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "}", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "NumVecs", ";", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "ResTys", ".", "push_back", "(", "EVT", "::", "getVectorVT", "(", "", "CurDAG", "->", "getContext", "(", ")", ",", "MVT", "::", "i64", ",", "ResTyElts", ")", ")", ";", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "MVT", "::", "i32", ")", ";", "ResTys", ".", "push_back", "(", "MVT", "::", "Other", ")", ";", "SDNode", "", "VLdDup", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "VLdDup", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "<NUM_LIT>", ")", ";", "if", "(", "NumVecs", "==", "<NUM_LIT>", ")", "{", "ReplaceUses", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "VLdDup", ",", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "SDValue", "SuperReg", "=", "SDValue", "(", "VLdDup", ",", "<NUM_LIT>", ")", ";", "static_assert", "(", "ARM", "::", "dsub_7", "==", "ARM", "::", "dsub_0", "+", "<NUM_LIT>", ",", "<STR_LIT>", "Unexpected subreg numbering", "<STR_LIT>", ")", ";" ]
GCC	aarch64	CPP	next_suggestion	CPU	613,660	[ "}" ]	[ "vshlq_u64", "(", "uint64x2_t", "_", "_", "a", ",", "int64x2_t", "_", "_", "b", ")", "{", "return", "_", "_", "builtin_aarch64_ushlv2di_uus", "(", "_", "_", "a", ",", "_", "_", "b", ")", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	613,661	[ ",", "<STR_LIT>", ",", "VPR64", ",", "v4i16", ",", "shl_imm16", ",", "shl", ">", "{" ]	[ "def", "_4H", ":", "N2VShift", "<", "<NUM_LIT>", ",", "u", ",", "opcode", ",", "asmop" ]
GCC	pa	MD	next_suggestion	CPU	613,662	[ "(", "set", "(", "mem", ":", "SF", "(", "match_dup", "<NUM_LIT>", ")", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "SI", "(", "ashift", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]
LLVM	ARM	CPP	next_suggestion	CPU	613,663	[ "}" ]	[ "RegisterAsmParser", "<", "ARMAsmParser", ">", "Y", "(", "TheThumbTarget", ")", ";", "LLVMInitializeARMAsmLexer", "(", ")", ";" ]
LLVM	AMDGPU	CPP	program_repair	GPU	613,664	[ "<FIXS>", "return", "isInt", "<NUM_LIT>", ">", "(", "Src", ".", "getImm", "(", ")", ")", "&&", "!", "TII", "->", "isInlineConstant", "(", "", "Src", ".", "getParent", "(", ")", ",", "Src", ".", "getParent", "(", ")", "->", "getOperandNo", "(", "&", "Src", ")", ")", ";", "<FIXE>", "<FIXS>", "return", "isUInt", "<NUM_LIT>", ">", "(", "Src", ".", "getImm", "(", ")", ")", "&&", "!", "TII", "->", "isInlineConstant", "(", "", "Src", ".", "getParent", "(", ")", ",", "Src", ".", "getParent", "(", ")", "->", "getOperandNo", "(", "&", "Src", ")", ")", ";", "<FIXE>" ]	[ "}", "static", "bool", "isKImmOperand", "(", "const", "SIInstrInfo", "", "TII", ",", "const", "MachineOperand", "&", "Src", ")", "{", "<BUGS>", "return", "isInt", "<NUM_LIT>", ">", "(", "Src", ".", "getImm", "(", ")", ")", "&&", "!", "TII", "->", "isInlineConstant", "(", "Src", ",", "<NUM_LIT>", ")", ";", "<BUGE>", "}", "static", "bool", "isKUImmOperand", "(", "const", "SIInstrInfo", "", "TII", ",", "const", "MachineOperand", "&", "Src", ")", "{", "<BUGS>", "return", "isUInt", "<NUM_LIT>", ">", "(", "Src", ".", "getImm", "(", ")", ")", "&&", "!", "TII", "->", "isInlineConstant", "(", "Src", ",", "<NUM_LIT>", ")", ";", "<BUGE>", "}", "static", "bool", "isKImmOrKUImmOperand", "(", "const", "SIInstrInfo", "*", "TII", "," ]
LLVM	AArch64	CPP	stmt_completion	CPU	613,665	[ ".", "FrameConstructionID", "==", "MachineOutlinerThunk", ")", "return", ";" ]	[ "unsigned", "DwarfReg", "=", "MRI", "->", "getDwarfRegNum", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "true", ")", ";", "int64_t", "StackPosEntry", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "<NUM_LIT>", ")", ")", ";", "BuildMI", "(", "MBB", ",", "It", ",", "DebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addCFIIndex", "(", "StackPosEntry", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "int64_t", "LRPosEntry", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "DwarfReg", ",", "<NUM_LIT>", ")", ")", ";", "BuildMI", "(", "MBB", ",", "It", ",", "DebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addCFIIndex", "(", "LRPosEntry", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "MachineInstr", "*", "LDRXpost", "=", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "Et", "=", "MBB", ".", "insert", "(", "Et", ",", "LDRXpost", ")", ";", "}", "if", "(", "MInfo", ".", "FrameConstructionID", "==", "MachineOutlinerTailCall", "\|\|", "MInfo" ]
GCC	c6x	MD	next_suggestion	VLIW	613,666	[ "if", "(", "expand_move", "(", "operands", ",", "<", "MODE", ">", "mode", ")", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "MOV", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "MOV", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{" ]
GCC	i386	CPP	stmt_completion	CPU	613,667	[ "(", "_", "_", "mmask8", ")", "-", "<NUM_LIT>", ")", ";" ]	[ "return", "(", "_", "_", "m256", ")", "_", "_", "builtin_ia32_shuf_f32x4_256_mask", "(", "(", "_", "_", "v8sf", ")", "_", "_", "A", ",", "(", "_", "_", "v8sf", ")", "_", "_", "B", ",", "_", "_", "imm", ",", "(", "_", "_", "v8sf", ")", "_", "mm256_avx512_setzero_ps", "(", ")", "," ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	613,668	[ "=", "false", ";" ]	[ "if", "(", "UP", ".", "Threshold", "<", "MaxBoost", "&&", "Br", "->", "isConditional", "(", ")", ")", "{", "if", "(", "L", "->", "isLoopExiting", "(", "Br", "->", "getSuccessor", "(", "<NUM_LIT>", ")", ")", "\|\|", "L", "->", "isLoopExiting", "(", "Br", "->", "getSuccessor", "(", "<NUM_LIT>", ")", ")", ")", "continue", ";", "if", "(", "dependsOnLocalPhi", "(", "L", ",", "Br", "->", "getCondition", "(", ")", ")", ")", "{", "UP", ".", "Threshold", "+=", "UnrollThresholdIf", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Set unroll threshold ", "<STR_LIT>", "<<", "UP", ".", "Threshold", "<<", "<STR_LIT>", " for loop:\\n", "<STR_LIT>", "<<", "", "L", "<<", "<STR_LIT>", " due to ", "<STR_LIT>", "<<", "", "Br", "<<", "'", "\\n", "'", ")", ";", "if", "(", "UP", ".", "Threshold", ">=", "MaxBoost", ")", "return", ";", "}", "}", "continue", ";", "}", "const", "GetElementPtrInst", "", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "&", "I", ")", ";", "if", "(", "!", "GEP", ")", "continue", ";", "unsigned", "AS", "=", "GEP", "->", "getAddressSpace", "(", ")", ";", "unsigned", "Threshold", "=", "<NUM_LIT>", ";", "if", "(", "AS", "==", "ASST", ".", "PRIVATE_ADDRESS", ")", "Threshold", "=", "ThresholdPrivate", ";", "else", "if", "(", "AS", "==", "ASST", ".", "LOCAL_ADDRESS", ")", "Threshold", "=", "ThresholdLocal", ";", "else", "continue", ";", "if", "(", "UP", ".", "Threshold", ">=", "Threshold", ")", "continue", ";", "if", "(", "AS", "==", "ASST", ".", "PRIVATE_ADDRESS", ")", "{", "const", "Value", "", "Ptr", "=", "GEP", "->", "getPointerOperand", "(", ")", ";", "const", "AllocaInst", "", "Alloca", "=", "dyn_cast", "<", "AllocaInst", ">", "(", "GetUnderlyingObject", "(", "Ptr", ",", "DL", ")", ")", ";", "if", "(", "!", "Alloca", "\|\|", "!", "Alloca", "->", "isStaticAlloca", "(", ")", ")", "continue", ";", "Type", "", "Ty", "=", "Alloca", "->", "getAllocatedType", "(", ")", ";", "unsigned", "AllocaSize", "=", "Ty", "->", "isSized", "(", ")", "?", "DL", ".", "getTypeAllocSize", "(", "Ty", ")", ":", "<NUM_LIT>", ";", "if", "(", "AllocaSize", ">", "MaxAlloca", ")", "continue", ";", "}", "else", "if", "(", "AS", "==", "ASST", ".", "LOCAL_ADDRESS", ")", "{", "LocalGEPsSeen", "++", ";", "if", "(", "LocalGEPsSeen", ">", "<NUM_LIT>", "\|\|", "L", "->", "getLoopDepth", "(", ")", ">", "<NUM_LIT>", "\|\|", "(", "!", "isa", "<", "GlobalVariable", ">", "(", "GEP", "->", "getPointerOperand", "(", ")", ")", "&&", "!", "isa", "<", "Argument", ">", "(", "GEP", "->", "getPointerOperand", "(", ")", ")", ")", ")", "continue", ";", "}", "bool", "HasLoopDef" ]
GCC	sparc	MD	stmt_completion	CPU	613,669	[ "(", "nil", ")", "]", ")" ]	[ "(", "define_delay", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "[", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "nil", ")" ]
GCC	i386	MD	stmt_completion	CPU	613,670	[ ")", ")", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	OR1K	CPP	next_suggestion	CPU	613,671	[ "}" ]	[ "MCInstrInfo", "*", "X", "=", "new", "MCInstrInfo", "(", ")", ";", "InitOR1KMCInstrInfo", "(", "X", ")", ";", "return", "X", ";" ]
LLVM	SystemZ	CPP	stmt_completion	CPU	613,672	[ ")", "I", "->", "eraseFromParent", "(", ")", ";" ]	[ "for", "(", "auto", "&", "It", ":", "reverse", "(", "ConvertedInsts", ")", ")", "{", "Instruction", "", "I", "=", "It", ".", "first", ";", "Value", "", "V", ";", "int", "Mask", ";", "bool", "Worthy", ";", "std", "::", "tie", "(", "V", ",", "Mask", ",", "Worthy", ")", "=", "It", ".", "second", ";", "if", "(", "!", "I", "->", "user_empty", "(", ")", ")", "{", "if", "(", "!", "Worthy", ")", "continue", ";", "Function", "", "TDCFunc", "=", "Intrinsic", "::", "getDeclaration", "(", "&", "M", ",", "Intrinsic", "::", "s390_tdc", ",", "V", "->", "getType", "(", ")", ")", ";", "IRBuilder", "<", ">", "IRB", "(", "I", ")", ";", "Value", "", "MaskVal", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt64Ty", "(", "Ctx", ")", ",", "Mask", ")", ";", "Instruction", "", "TDC", "=", "IRB", ".", "CreateCall", "(", "TDCFunc", ",", "{", "V", ",", "MaskVal", "}", ")", ";", "Value", "", "ICmp", "=", "IRB", ".", "CreateICmp", "(", "CmpInst", "::", "ICMP_NE", ",", "TDC", ",", "Zero32", ")", ";", "I", "->", "replaceAllUsesWith", "(", "ICmp", ")", ";", "}", "I", "->", "eraseFromParent", "(", ")", ";", "MadeChange", "=", "true", ";", "}", "if", "(", "!", "MadeChange", ")", "return", "false", ";", "for", "(", "auto", "*", "I", ":", "PossibleJunk", ")", "if", "(", "I", "->", "user_empty", "(", ")" ]
GCC	m68k	MD	next_suggestion	MPU	613,673	[ "return", "TARGET_68040" ]	[ "[", "(", "set", "(", "match_operand", ":", "FP", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "div", ":", "FP", "(", "match_operand", ":", "FP", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "float", ":", "FP", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "{" ]
LLVM	AArch64	CPP	code_generation	CPU	613,674	[ "bool", "AArch64TargetLowering", "::", "isLegalInterleavedAccessType", "(", "VectorType", "", "VecTy", ",", "const", "DataLayout", "&", "DL", ",", "bool", "&", "UseScalable", ")", "const", "{", "unsigned", "ElSize", "=", "DL", ".", "getTypeSizeInBits", "(", "VecTy", "->", "getElementType", "(", ")", ")", ";", "auto", "EC", "=", "VecTy", "->", "getElementCount", "(", ")", ";", "unsigned", "MinElts", "=", "EC", ".", "getKnownMinValue", "(", ")", ";", "UseScalable", "=", "false", ";", "if", "(", "isa", "<", "FixedVectorType", ">", "(", "VecTy", ")", "&&", "!", "Subtarget", "->", "isNeonAvailable", "(", ")", "&&", "(", "!", "Subtarget", "->", "useSVEForFixedLengthVectors", "(", ")", "\|\|", "!", "getSVEPredPatternFromNumElements", "(", "MinElts", ")", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "ScalableVectorType", ">", "(", "VecTy", ")", "&&", "!", "Subtarget", "->", "isSVEorStreamingSVEAvailable", "(", ")", ")", "return", "false", ";", "if", "(", "MinElts", "<", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "ElSize", "!=", "<NUM_LIT>", "&&", "ElSize", "!=", "<NUM_LIT>", "&&", "ElSize", "!=", "<NUM_LIT>", "&&", "ElSize", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "EC", ".", "isScalable", "(", ")", ")", "{", "UseScalable", "=", "true", ";", "return", "isPowerOf2_32", "(", "MinElts", ")", "&&", "(", "MinElts", "", "ElSize", ")", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ";", "}", "unsigned", "VecSize", "=", "DL", ".", "getTypeSizeInBits", "(", "VecTy", ")", ";", "if", "(", "Subtarget", "->", "useSVEForFixedLengthVectors", "(", ")", ")", "{", "unsigned", "MinSVEVectorSize", "=", "std", "::", "max", "(", "Subtarget", "->", "getMinSVEVectorSizeInBits", "(", ")", ",", "<NUM_LIT>", "u", ")", ";", "if", "(", "VecSize", "%", "MinSVEVectorSize", "==", "<NUM_LIT>", "\|\|", "(", "VecSize", "<", "MinSVEVectorSize", "&&", "isPowerOf2_32", "(", "MinElts", ")", "&&", "(", "!", "Subtarget", "->", "isNeonAvailable", "(", ")", "\|\|", "VecSize", ">", "<NUM_LIT>", ")", ")", ")", "{", "UseScalable", "=", "true", ";", "return", "true", ";", "}", "}", "return", "Subtarget", "->", "isNeonAvailable", "(", ")", "&&", "(", "VecSize", "==", "<NUM_LIT>", "\|\|", "VecSize", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", ";", "}" ]	[ "Returns", "whether", "or", "not", "generating", "a", "interleaved", "load/store", "intrinsic", "for", "this", "type", "will", "be", "legal", "." ]
GCC	rs6000	CPP	program_repair	CPU	613,675	[ "<FIXS>", "\|\|", "mode", "==", "DCmode", "\|\|", "mode", "==", "TFmode", "\|\|", "mode", "==", "TCmode", ")", ")", ")", ")", "<FIXE>" ]	[ "else", "if", "(", "TARGET_SPE_ABI", "&&", "TARGET_SPE", "&&", "(", "SPE_VECTOR_MODE", "(", "mode", ")", "\|\|", "(", "TARGET_E500_DOUBLE", "&&", "(", "mode", "==", "DFmode", "<BUGS>", "\|\|", "mode", "==", "DCmode", ")", ")", ")", ")", "<BUGE>", "return", "rs6000_spe_function_arg", "(", "cum", ",", "mode", ",", "type", ")", ";", "else", "if", "(", "abi", "==", "ABI_V4", ")" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	613,676	[ "}" ]	[ "bool", "isSramEccOnOrOff", "(", ")", "const", "{", "return", "getSramEccSetting", "(", ")", "==", "TargetIDSetting", "::", "On", "\|\|", "getSramEccSetting", "(", ")", "==", "TargetIDSetting", "::", "Off", ";" ]
GCC	arm	CPP	stmt_completion	CPU	613,677	[ "_", "m64", "a", ",", "_", "_", "m64", "b", ")", "{" ]	[ "static", "_", "_", "inline", "_", "_", "m64", "_", "mm_avg4_pu8", "(", "_" ]
GCC	sparc	CPP	code_generation	CPU	613,678	[ "int", "pic_address_needs_scratch", "(", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", "&&", "!", "SMALL_INT", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "}" ]	[ "Return", "true", "if", "X", "is", "an", "address", "which", "needs", "a", "temporary", "register", "when", "reloaded", "while", "generating", "PIC", "code", "." ]
GCC	mcore	CPP	stmt_completion	MPU	613,679	[ "code", ")", "{" ]	[ "if", "(", "GET_CODE", "(", "op1", ")", "==", "CONST_INT", ")", "{", "int", "val", "=", "INTVAL", "(", "op1", ")", ";", "switch", "(" ]
LLVM	SystemZ	TD	next_suggestion	CPU	613,680	[ "let", "ValueCols", "=", "[", "[", "<STR_LIT>", "]", "]", ";" ]	[ "let", "ColFields", "=", "[", "<STR_LIT>", "]", ";", "let", "KeyCol", "=", "[", "<STR_LIT>", "]", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	613,681	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pv4", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Pv4", ";" ]
GCC	c6x	MD	next_suggestion	VLIW	613,682	[ "<STR_LIT>" ]	[ "(", "unspec", ":", "SI", "[", "(", "not", ":", "SI", "(", "and", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "UNSPEC_ATOMIC", ")", ")", "(", "clobber", "(", "match_scratch", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]
GCC	avr	CPP	code_generation	MPU	613,683	[ "static", "bool", "avr_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "regno", "==", "REG_CC", ")", "return", "mode", "==", "CCmode", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "==", "<NUM_LIT>", ")", "return", "true", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", ">=", "<NUM_LIT>", "&&", "regno", ">=", "REG_X", ")", "return", "false", ";", "return", "!", "(", "regno", "&", "<NUM_LIT>", ")", ";", "}" ]	[ "Returns", "1", "if", "a", "value", "of", "mode", "MODE", "can", "be", "stored", "starting", "with", "hard", "register", "number", "REGNO", ".", "On", "the", "enhanced", "core", ",", "anything", "larger", "than", "1", "byte", "must", "start", "in", "even", "numbered", "register", "for", "``", "movw", "''", "to", "work", "(", "this", "way", "we", "do", "n't", "have", "to", "check", "for", "odd", "registers", "everywhere", ")", "." ]
LLVM	ARM	TD	next_suggestion	CPU	613,684	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qd", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Qn", ";", "bits", "<", "<NUM_LIT>", ">", "Qm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Qd", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "size", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qn", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC	alpha	MD	next_suggestion	MPU	613,685	[ "<STR_LIT>" ]	[ "(", "match_operand", "<NUM_LIT>", ")", ")", "(", "use", "(", "reg", ":", "DI", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "DI", "<NUM_LIT>", ")", ")", "]" ]
LLVM	R600	CPP	stmt_completion	GPU	613,686	[ ",", "Vector", ")", ";" ]	[ "SDValue", "Value", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Index", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "Index", ")", "\|\|", "Vector", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "Op", ";", "Vector", "=", "vectorToVerticalVector", "(", "DAG" ]
LLVM	AMDGPU	CPP	program_repair	GPU	613,687	[ "<FIXS>", "const", "LLT", "S1", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "<FIXE>", "<FIXS>", "const", "RegisterBank", "", "DstRB", ";", "if", "(", "DstTy", "==", "S1", ")", "{", "DstRB", "=", "SrcRB", ";", "}", "else", "{", "DstRB", "=", "RBI", ".", "getRegBank", "(", "DstReg", ",", "", "MRI", ",", "TRI", ")", ";", "if", "(", "SrcRB", "!=", "DstRB", ")", "return", "false", ";", "}", "<FIXE>" ]	[ "if", "(", "!", "DstTy", ".", "isScalar", "(", ")", ")", "return", "false", ";", "<BUGS>", "const", "RegisterBank", "", "DstRB", "=", "RBI", ".", "getRegBank", "(", "DstReg", ",", "", "MRI", ",", "TRI", ")", ";", "<BUGE>", "const", "RegisterBank", "", "SrcRB", "=", "RBI", ".", "getRegBank", "(", "SrcReg", ",", "", "MRI", ",", "TRI", ")", ";", "<BUGS>", "if", "(", "SrcRB", "!=", "DstRB", ")", "return", "false", ";", "<BUGE>", "unsigned", "DstSize", "=", "DstTy", ".", "getSizeInBits", "(", ")", ";", "unsigned", "SrcSize", "=", "SrcTy", ".", "getSizeInBits", "(", ")", ";" ]
GCC	m68k	MD	program_repair	MPU	613,688	[ "<FIXS>", "(", "minus", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "minus", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]
GCC	powerpcspe	CPP	code_generation	CPU	613,689	[ "static", "rtx", "rs6000_finish_function_arg", "(", "machine_mode", "mode", ",", "rtx", "*", "rvec", ",", "int", "k", ")", "{", "gcc_assert", "(", "k", ">=", "<NUM_LIT>", ")", ";", "if", "(", "k", "==", "<NUM_LIT>", ")", "{", "if", "(", "XEXP", "(", "rvec", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", "==", "NULL_RTX", ")", "return", "NULL_RTX", ";", "if", "(", "GET_MODE", "(", "XEXP", "(", "rvec", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ")", "==", "mode", ")", "return", "XEXP", "(", "rvec", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "}", "return", "gen_rtx_PARALLEL", "(", "mode", ",", "gen_rtvec_v", "(", "k", ",", "rvec", ")", ")", ";", "}" ]	[ "RVEC", "is", "a", "vector", "of", "K", "components", "of", "an", "argument", "of", "mode", "MODE", ".", "Construct", "the", "final", "function_arg", "return", "value", "from", "it", "." ]
LLVM	X86	TD	stmt_completion	CPU	613,690	[ "(", "ld_frag", "addr", ":", "$", "src2", ")", ")", ")", ")", ")", "]", ">", ",", "Sched", "<", "[", "sched", ".", "Folded", ",", "ReadAfterLd", "]", ">", ";" ]	[ "def", "rm", ":", "PDI", "<", "opc", ",", "MRMSrcMem", ",", "(", "outs", "RC", ":", "$", "dst", ")", ",", "(", "ins", "RC", ":", "$", "src1", ",", "x86memop", ":", "$", "src2", ")", ",", "!", "if", "(", "Is2Addr", ",", "!", "strconcat", "(", "OpcodeStr", ",", "<STR_LIT>", ")", ",", "!", "strconcat", "(", "OpcodeStr", ",", "<STR_LIT>", ")", ")", ",", "[", "(", "set", "RC", ":", "$", "dst", ",", "(", "vt", "(", "OpNode", "RC", ":", "$", "src1", ",", "(", "bitconvert" ]
LLVM	AMDGPU	CPP	code_generation	GPU	613,691	[ "bool", "SIInstrInfo", "::", "shouldClusterMemOps", "(", "MachineInstr", "&", "FirstLdSt", ",", "MachineInstr", "&", "SecondLdSt", ",", "unsigned", "NumLoads", ")", "const", "{", "const", "MachineOperand", "", "FirstDst", "=", "nullptr", ";", "const", "MachineOperand", "", "SecondDst", "=", "nullptr", ";", "if", "(", "(", "isMUBUF", "(", "FirstLdSt", ")", "&&", "isMUBUF", "(", "SecondLdSt", ")", ")", "\|\|", "(", "isMTBUF", "(", "FirstLdSt", ")", "&&", "isMTBUF", "(", "SecondLdSt", ")", ")", "\|\|", "(", "isFLAT", "(", "FirstLdSt", ")", "&&", "isFLAT", "(", "SecondLdSt", ")", ")", ")", "{", "FirstDst", "=", "getNamedOperand", "(", "FirstLdSt", ",", "AMDGPU", "::", "OpName", "::", "vdata", ")", ";", "SecondDst", "=", "getNamedOperand", "(", "SecondLdSt", ",", "AMDGPU", "::", "OpName", "::", "vdata", ")", ";", "}", "else", "if", "(", "isSMRD", "(", "FirstLdSt", ")", "&&", "isSMRD", "(", "SecondLdSt", ")", ")", "{", "FirstDst", "=", "getNamedOperand", "(", "FirstLdSt", ",", "AMDGPU", "::", "OpName", "::", "sdst", ")", ";", "SecondDst", "=", "getNamedOperand", "(", "SecondLdSt", ",", "AMDGPU", "::", "OpName", "::", "sdst", ")", ";", "}", "else", "if", "(", "isDS", "(", "FirstLdSt", ")", "&&", "isDS", "(", "SecondLdSt", ")", ")", "{", "FirstDst", "=", "getNamedOperand", "(", "FirstLdSt", ",", "AMDGPU", "::", "OpName", "::", "vdst", ")", ";", "SecondDst", "=", "getNamedOperand", "(", "SecondLdSt", ",", "AMDGPU", "::", "OpName", "::", "vdst", ")", ";", "}", "if", "(", "!", "FirstDst", "\|\|", "!", "SecondDst", ")", "return", "false", ";", "unsigned", "LoadClusterThreshold", "=", "<NUM_LIT>", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "FirstLdSt", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "", "DstRC", "=", "MRI", ".", "getRegClass", "(", "FirstDst", "->", "getReg", "(", ")", ")", ";", "return", "(", "NumLoads", "", "DstRC", "->", "getSize", "(", ")", ")", "<=", "LoadClusterThreshold", ";", "}" ]	[ "Returns", "true", "if", "the", "two", "given", "memory", "operations", "should", "be", "scheduled", "adjacent", "." ]
LLVM	ARM	CPP	stmt_completion	CPU	613,692	[ "getOperand", "(", "i", ")", ";" ]	[ "BitsPerBool", "=", "<NUM_LIT>", ";", "BoolMask", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "NumElts", "==", "<NUM_LIT>", ")", "{", "BitsPerBool", "=", "<NUM_LIT>", ";", "BoolMask", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "NumElts", "==", "<NUM_LIT>", ")", "{", "BitsPerBool", "=", "<NUM_LIT>", ";", "BoolMask", "=", "<NUM_LIT>", ";", "}", "else", "return", "SDValue", "(", ")", ";", "SDValue", "FirstOp", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "FirstOp", ")", "&&", "llvm", "::", "all_of", "(", "llvm", "::", "drop_begin", "(", "Op", "->", "ops", "(", ")", ")", ",", "[", "&", "FirstOp", "]", "(", "const", "SDUse", "&", "U", ")", "{", "return", "U", ".", "get", "(", ")", ".", "isUndef", "(", ")", "\|\|", "U", ".", "get", "(", ")", "==", "FirstOp", ";", "}", ")", ")", "{", "SDValue", "Ext", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND_INREG", ",", "dl", ",", "MVT", "::", "i32", ",", "FirstOp", ",", "DAG", ".", "getValueType", "(", "MVT", "::", "i1", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Ext", ")", ";", "}", "unsigned", "Bits32", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "SDValue", "V", "=", "Op", "." ]
LLVM	AArch64	TD	next_suggestion	CPU	613,693	[ "}" ]	[ "def", "_2D", ":", "N2VCvt_Fx", "<", "<NUM_LIT>", ",", "u", ",", "opcode", ",", "asmop", ",", "<STR_LIT>", ",", "VPR128", ",", "v2f64", ",", "v2i64", ",", "shr_imm64", ",", "IntOp", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	arm	MD	stmt_completion	CPU	613,694	[ "v", ")" ]	[ "rtvec", "v", "=", "rtvec_alloc", "(", "<", "V_mode_nunits", ">", "/", "<NUM_LIT>", ")", "rtx", "t1", "int", "i", "for", "(", "i", "=", "<NUM_LIT>", "RTVEC_ELT", "(", "v", ",", "i", ")", "=", "GEN_INT", "(", "<", "V_mode_nunits", ">", "/", "<NUM_LIT>", "+", "i", ")", "t1", "=", "gen_rtx_PARALLEL", "(", "<", "MODE", ">", "mode", "," ]
GCC	i386	MD	next_suggestion	CPU	613,695	[ "(", "clobber", "(", "reg", ":", "CC", "FLAGS_REG", ")", ")", "]" ]	[ "(", "plus", ":", "SI", "(", "match_operator", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "[", "(", "reg", "FLAGS_REG", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")" ]
LLVM	ARM	CPP	stmt_completion	CPU	613,696	[ ",", "TII", ",", "isT2", ")", ";" ]	[ "unsigned", "OddRegNum", "=", "TRI", "->", "getDwarfRegNum", "(", "OddReg", ",", "false", ")", ";", "bool", "Errata602117", "=", "EvenReg", "==", "BaseReg", "&&", "STI", "->", "isCortexM3", "(", ")", ";", "if", "(", "!", "Errata602117", "&&", "(", "(", "EvenRegNum", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "(", "EvenRegNum", "+", "<NUM_LIT>", ")", "==", "OddRegNum", ")", ")", "return", "false", ";", "MachineBasicBlock", "::", "iterator", "NewBBI", "=", "MBBI", ";", "bool", "isT2", "=", "Opcode", "==", "ARM", "::", "t2LDRDi8", "\|\|", "Opcode", "==", "ARM", "::", "t2STRDi8", ";", "bool", "isLd", "=", "Opcode", "==", "ARM", "::", "LDRD", "\|\|", "Opcode", "==", "ARM", "::", "t2LDRDi8", ";", "bool", "EvenDeadKill", "=", "isLd", "?", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ":", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "bool", "EvenUndef", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isUndef", "(", ")", ";", "bool", "OddDeadKill", "=", "isLd", "?", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ":", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "bool", "OddUndef", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isUndef", "(", ")", ";", "bool", "BaseKill", "=", "BaseOp", ".", "isKill", "(", ")", ";", "bool", "BaseUndef", "=", "BaseOp", ".", "isUndef", "(", ")", ";", "bool", "OffKill", "=", "isT2", "?", "false", ":", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "bool", "OffUndef", "=", "isT2", "?", "false", ":", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isUndef", "(", ")", ";", "int", "OffImm", "=", "getMemoryOpOffset", "(", "MI", ")", ";", "unsigned", "PredReg", "=", "<NUM_LIT>", ";", "<STR_LIT>", "::", "<STR_LIT>", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "if", "(", "OddRegNum", ">", "EvenRegNum", "&&", "OffImm", "==", "<NUM_LIT>", ")", "{", "unsigned", "NewOpc", "=", "(", "isLd", ")", "?", "(", "isT2", "?", "ARM", "::", "t2LDMIA", ":", "ARM", "::", "LDMIA", ")", ":", "(", "isT2", "?", "ARM", "::", "t2STMIA", ":", "ARM", "::", "STMIA", ")", ";", "if", "(", "isLd", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "EvenReg", ",", "getDefRegState", "(", "isLd", ")", "\|", "getDeadRegState", "(", "EvenDeadKill", ")", ")", ".", "addReg", "(", "OddReg", ",", "getDefRegState", "(", "isLd", ")", "\|", "getDeadRegState", "(", "OddDeadKill", ")", ")", ";", "++", "NumLDRD2LDM", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "EvenReg", ",", "getKillRegState", "(", "EvenDeadKill", ")", "\|", "getUndefRegState", "(", "EvenUndef", ")", ")", ".", "addReg", "(", "OddReg", ",", "getKillRegState", "(", "OddDeadKill", ")", "\|", "getUndefRegState", "(", "OddUndef", ")", ")", ";", "++", "NumSTRD2STM", ";", "}", "NewBBI", "=", "llvm", "::", "prior", "(", "MBBI", ")", ";", "}", "else", "{", "unsigned", "NewOpc", "=", "(", "isLd", ")", "?", "(", "isT2", "?", "(", "OffImm", "<", "<NUM_LIT>", "?", "ARM", "::", "t2LDRi8", ":", "ARM", "::", "t2LDRi12", ")", ":", "ARM", "::", "LDRi12", ")", ":", "(", "isT2", "?", "(", "OffImm", "<", "<NUM_LIT>", "?", "ARM", "::", "t2STRi8", ":", "ARM", "::", "t2STRi12", ")", ":", "ARM", "::", "STRi12", ")", ";", "unsigned", "NewOpc2", "=", "(", "isLd", ")", "?", "(", "isT2", "?", "(", "OffImm", "+", "<NUM_LIT>", "<", "<NUM_LIT>", "?", "ARM", "::", "t2LDRi8", ":", "ARM", "::", "t2LDRi12", ")", ":", "ARM", "::", "LDRi12", ")", ":", "(", "isT2", "?", "(", "OffImm", "+", "<NUM_LIT>", "<", "<NUM_LIT>", "?", "ARM", "::", "t2STRi8", ":", "ARM", "::", "t2STRi12", ")", ":", "ARM", "::", "STRi12", ")", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "isLd", "&&", "(", "BaseKill", "\|\|", "OffKill", ")", "&&", "(", "TRI", "->", "regsOverlap", "(", "EvenReg", ",", "BaseReg", ")", ")", ")", "{", "assert", "(", "!", "TRI", "->", "regsOverlap", "(", "OddReg", ",", "BaseReg", ")", ")", ";", "InsertLDR_STR", "(", "MBB", ",", "MBBI", ",", "OffImm", "+", "<NUM_LIT>", ",", "isLd", ",", "dl", ",", "NewOpc2", ",", "OddReg", ",", "OddDeadKill", ",", "false", ",", "BaseReg", ",", "false", ",", "BaseUndef", ",", "false", ",", "OffUndef", ",", "Pred", ",", "PredReg", ",", "TII", ",", "isT2", ")", ";", "NewBBI", "=", "llvm", "::", "prior", "(", "MBBI", ")", ";", "InsertLDR_STR", "(", "MBB", ",", "MBBI", ",", "OffImm", ",", "isLd", ",", "dl", ",", "NewOpc", ",", "EvenReg", ",", "EvenDeadKill", ",", "false", ",", "BaseReg", ",", "BaseKill", ",", "BaseUndef", ",", "OffKill", ",", "OffUndef", ",", "Pred", ",", "PredReg", ",", "TII", ",", "isT2", ")", ";", "}", "else", "{", "if", "(", "OddReg", "==", "EvenReg", "&&", "EvenDeadKill", ")", "{", "EvenDeadKill", "=", "false", ";", "OddDeadKill", "=", "true", ";", "}", "if", "(", "EvenReg", "==", "BaseReg", ")", "EvenDeadKill", "=", "false", ";", "InsertLDR_STR", "(", "MBB", ",", "MBBI", ",", "OffImm", ",", "isLd", ",", "dl", ",", "NewOpc", ",", "EvenReg", ",", "EvenDeadKill", ",", "EvenUndef", ",", "BaseReg", ",", "false", ",", "BaseUndef", ",", "false", ",", "OffUndef", ",", "Pred", ",", "PredReg" ]
GCC	pdp10	CPP	next_suggestion	MPU	613,697	[ "}" ]	[ "flag_reorder_blocks", "=", "<NUM_LIT>", ";", "flag_inline_functions", "=", "<NUM_LIT>", ";", "flag_rename_registers", "=", "<NUM_LIT>", ";", "}", "if", "(", "pdp10_cpu", ")", "{", "pdp10_arch", "=", "pdp10_cpu", ";", "pdp10_tune", "=", "pdp10_cpu", ";", "}", "pdp10_arch", "=", "normalize_cpu_name", "(", "pdp10_arch", ")", ";", "pdp10_tune", "=", "normalize_cpu_name", "(", "pdp10_tune", ")", ";", "if", "(", "pdp10_arch", "\|\|", "pdp10_tune", ")", "{", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "cpu_table", ")", ";", "i", "++", ")", "{", "if", "(", "pdp10_arch", "&&", "strcmp", "(", "pdp10_arch", ",", "cpu_table", "[", "i", "]", ".", "name", ")", "==", "<NUM_LIT>", ")", "{", "target_flags", "=", "(", "target_flags", "&", "~", "CPU_MASK", ")", "\|", "cpu_table", "[", "i", "]", ".", "cpu", ";", "target_flags", "\|=", "cpu_table", "[", "i", "]", ".", "enable", ";", "target_flags", "&=", "~", "cpu_table", "[", "i", "]", ".", "disable", ";", "}", "if", "(", "pdp10_tune", "&&", "strcmp", "(", "pdp10_tune", ",", "cpu_table", "[", "i", "]", ".", "name", ")", "==", "<NUM_LIT>", ")", "target_tune", "=", "cpu_table", "[", "i", "]", ".", "cpu", ";", "}", "}", "if", "(", "pdp10_arch", "&&", "TARGET_CPU", "==", "<NUM_LIT>", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", "Unknown CPU: %s\\n", "<STR_LIT>", ",", "pdp10_arch", ")", ";", "if", "(", "pdp10_tune", "&&", "target_tune", "==", "<NUM_LIT>", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", "Unknown CPU: %s\\n", "<STR_LIT>", ",", "pdp10_tune", ")", ";", "if", "(", "TARGET_CPU", "==", "<NUM_LIT>", ")", "target_flags", "=", "(", "target_flags", "&", "~", "CPU_MASK", ")", "\|", "CPU_XKL1", ";", "if", "(", "target_tune", "==", "<NUM_LIT>", ")", "target_tune", "=", "CPU_XKL1", ";", "if", "(", "(", "target_flags", "&", "OPT_EXTENDED", ")", "&&", "(", "target_flags", "&", "OPT_UNEXTENDED", ")", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", "Can't use -mextended and -munextended at the same time\\n", "<STR_LIT>", ")", ";", "if", "(", "target_flags", "&", "OPT_EXTENDED", ")", "target_flags", "\|=", "CPU_EXTENDED", ";", "if", "(", "target_flags", "&", "OPT_UNEXTENDED", ")", "target_flags", "&=", "~", "CPU_EXTENDED", ";", "if", "(", "pdp10_model", ")", "{", "if", "(", "strcmp", "(", "pdp10_model", ",", "<STR_LIT>", "small", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "target_model", "=", "MODEL_SMALL", ";", "else", "if", "(", "strcmp", "(", "pdp10_model", ",", "<STR_LIT>", "smallish", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "target_model", "=", "MODEL_SMALLISH", ";", "else", "if", "(", "strcmp", "(", "pdp10_model", ",", "<STR_LIT>", "medium", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "target_model", "=", "MODEL_MEDIUM", ";", "else", "if", "(", "strcmp", "(", "pdp10_model", ",", "<STR_LIT>", "large", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "target_model", "=", "MODEL_LARGE", ";", "else", "fprintf", "(", "stderr", ",", "<STR_LIT>", "Unknown code model: %s\\n", "<STR_LIT>", ",", "pdp10_model", ")", ";", "}", "if", "(", "target_model", "==", "MODEL_NONE", ")", "{", "if", "(", "TARGET_EXTENDED", ")", "{", "if", "(", "TARGET_XKL1", "\|\|", "TARGET_XKL2", ")", "target_model", "=", "MODEL_SMALLISH", ";", "else", "target_model", "=", "MODEL_LARGE", ";", "}", "else", "target_model", "=", "MODEL_SMALL", ";", "}", "if", "(", "TARGET_EXTENDED", ")", "{", "if", "(", "!", "pdp10_text_psect", ")", "pdp10_text_psect", "=", "(", "char", "", ")", "<STR_LIT>", ".text", "<STR_LIT>", ";", "pdp10_text_section_asm_op", "=", "xmalloc", "(", "<NUM_LIT>", "+", "strlen", "(", "pdp10_text_psect", ")", ")", ";", "sprintf", "(", "pdp10_text_section_asm_op", ",", "<STR_LIT>", "\\t.PSECT %s/ronly", "<STR_LIT>", ",", "pdp10_text_psect", ")", ";", "if", "(", "!", "pdp10_rodata_psect", ")", "pdp10_rodata_psect", "=", "(", "char", "", ")", "<STR_LIT>", ".rodata", "<STR_LIT>", ";", "pdp10_rodata_section_asm_op", "=", "xmalloc", "(", "<NUM_LIT>", "+", "strlen", "(", "pdp10_rodata_psect", ")", ")", ";", "sprintf", "(", "pdp10_rodata_section_asm_op", ",", "<STR_LIT>", "\\t.PSECT %s/ronly", "<STR_LIT>", ",", "pdp10_rodata_psect", ")", ";", "if", "(", "!", "pdp10_data_psect", ")", "pdp10_data_psect", "=", "(", "char", "", ")", "<STR_LIT>", ".data", "<STR_LIT>", ";", "pdp10_data_section_asm_op", "=", "xmalloc", "(", "<NUM_LIT>", "+", "strlen", "(", "pdp10_data_psect", ")", ")", ";", "sprintf", "(", "pdp10_data_section_asm_op", ",", "<STR_LIT>", "\\t.PSECT %s", "<STR_LIT>", ",", "pdp10_data_psect", ")", ";", "if", "(", "!", "pdp10_bss_psect", ")", "pdp10_bss_psect", "=", "(", "char", "", ")", "<STR_LIT>", ".bss", "<STR_LIT>", ";", "pdp10_bss_section_asm_op", "=", "xmalloc", "(", "<NUM_LIT>", "+", "strlen", "(", "pdp10_bss_psect", ")", ")", ";", "sprintf", "(", "pdp10_bss_section_asm_op", ",", "<STR_LIT>", "\\t.PSECT %s", "<STR_LIT>", ",", "pdp10_bss_psect", ")", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	613,698	[ "return", "HasHi", ";" ]	[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "SDValue", "Arg", "=", "N", "->", "getOperand", "(", "i", ")", ";", "if", "(", "Arg", ".", "getOpcode", "(", ")", "==", "ISD", "::", "UNDEF", ")", "continue", ";", "assert", "(", "isa", "<", "ConstantSDNode", ">", "(", "Arg", ")", "&&", "<STR_LIT>", "Invalid VECTOR_SHUFFLE mask!", "<STR_LIT>", ")", ";", "unsigned", "Val", "=", "cast", "<", "ConstantSDNode", ">", "(", "Arg", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Val", "!=", "<NUM_LIT>", ")", "return", "false", ";", "}", "bool", "HasHi", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "SDValue", "Arg", "=", "N", "->", "getOperand", "(", "i", ")", ";", "if", "(", "Arg", ".", "getOpcode", "(", ")", "==", "ISD", "::", "UNDEF", ")", "continue", ";", "assert", "(", "isa", "<", "ConstantSDNode", ">", "(", "Arg", ")", "&&", "<STR_LIT>", "Invalid VECTOR_SHUFFLE mask!", "<STR_LIT>", ")", ";", "unsigned", "Val", "=", "cast", "<", "ConstantSDNode", ">", "(", "Arg", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Val", "!=", "<NUM_LIT>", ")", "return", "false", ";", "HasHi", "=", "true", ";", "}" ]
GCC	c6x	CPP	code_generation	VLIW	613,699	[ "static", "bool", "get_unit_operand_masks", "(", "rtx_insn", "", "insn", ",", "unsigned", "int", "", "pmask1", ",", "unsigned", "int", "", "pmask2", ")", "{", "enum", "attr_op_pattern", "op_pat", ";", "if", "(", "recog_memoized", "(", "insn", ")", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "COND_EXEC", ")", "return", "false", ";", "extract_insn", "(", "insn", ")", ";", "op_pat", "=", "get_attr_op_pattern", "(", "insn", ")", ";", "if", "(", "op_pat", "==", "OP_PATTERN_DT", ")", "{", "gcc_assert", "(", "recog_data", ".", "n_operands", "==", "<NUM_LIT>", ")", ";", "", "pmask1", "=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "", "pmask2", "=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "return", "true", ";", "}", "else", "if", "(", "op_pat", "==", "OP_PATTERN_TD", ")", "{", "gcc_assert", "(", "recog_data", ".", "n_operands", "==", "<NUM_LIT>", ")", ";", "", "pmask1", "=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "", "pmask2", "=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "return", "true", ";", "}", "else", "if", "(", "op_pat", "==", "OP_PATTERN_SXS", ")", "{", "gcc_assert", "(", "recog_data", ".", "n_operands", "==", "<NUM_LIT>", ")", ";", "", "pmask1", "=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "\|", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";", "", "pmask2", "=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "return", "true", ";", "}", "else", "if", "(", "op_pat", "==", "OP_PATTERN_SX", ")", "{", "gcc_assert", "(", "recog_data", ".", "n_operands", "==", "<NUM_LIT>", ")", ";", "", "pmask1", "=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "", "pmask2", "=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "return", "true", ";", "}", "else", "if", "(", "op_pat", "==", "OP_PATTERN_SSX", ")", "{", "gcc_assert", "(", "recog_data", ".", "n_operands", "==", "<NUM_LIT>", ")", ";", "", "pmask1", "=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "\|", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";", "*", "pmask2", "=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "return", "true", ";", "}", "return", "false", ";", "}" ]	[ "Examine", "INSN", ",", "and", "store", "in", "PMASK1", "and", "PMASK2", "bitmasks", "that", "represent", "the", "operands", "that", "are", "involved", "in", "the", "(", "up", "to", ")", "two", "reservations", ",", "as", "found", "by", "get_unit_reqs", ".", "Return", "true", "if", "we", "did", "this", "successfully", ",", "false", "if", "we", "could", "n't", "identify", "what", "to", "do", "with", "INSN", "." ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

613,600

[ ";" ]

[ "Error", "(", "StrLoc", ",", "<STR_LIT>", "invalid mask", "<STR_LIT>", ")", ";", "return", "false", ";", "case", "'", "<NUM_LIT>", "'", ":", "break", ";", "case", "'", "<NUM_LIT>", "'", ":", "OrMask", "|=", "Mask", ";", "break", ";", "case", "'", "p", "'", ":", "AndMask", "|=", "Mask", ";", "break", ";", "case", "'", "i", "'", ":", "AndMask", "|=", "Mask", ";", "XorMask", "|=", "Mask", ";", "break", ";", "}", "}", "Imm", "=", "encodeBitmaskPerm", "(", "AndMask", ",", "OrMask", ",", "XorMask", ")", ";", "return", "true" ]

LLVM

TPC

CPP

next_suggestion

Virtual ISA

613,601

[ "}" ]

[ "ResourcesModel", "->", "reserveResources", "(", "*", "SU", "->", "getInstr", "(", ")", ")", ";", "Packet", ".", "push_back", "(", "SU", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Packet[", "<STR_LIT>", "<<", "TotalPackets", "<<", "<STR_LIT>", "]:\\n", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Packet", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\t[", "<STR_LIT>", "<<", "i", "<<", "<STR_LIT>", "] SU(", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "Packet", "[", "i", "]", "->", "NodeNum", "<<", "<STR_LIT>", ")\\t", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "Packet", "[", "i", "]", "->", "getInstr", "(", ")", "->", "dump", "(", ")", ")", ";" ]

GCC

rs6000

MD

stmt_completion

CPU

613,602

[ "]", "UNSPECV_MFFSL", ")", ")", "]" ]

[ "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec_volatile", ":", "DF", "[", "(", "const_int", "<NUM_LIT>", ")" ]

LLVM

R600

CPP

next_suggestion

GPU

613,603

[ "if", "(", "Op", ".", "isToken", "(", ")", "&&", "Op", ".", "getToken", "(", ")", "==", "<STR_LIT>", "gds", "<STR_LIT>", ")", "{" ]

[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Operands", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "AMDGPUOperand", "&", "Op", "=", "(", "(", "AMDGPUOperand", "&", ")", "*", "Operands", "[", "i", "]", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "Op", ".", "addRegOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "continue", ";", "}" ]

GCC

alpha

MD

next_suggestion

MPU

613,604

[ "<STR_LIT>", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "fix", ":", "DI", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

GCC

rs6000

MD

program_repair

CPU

613,605

[ "<FIXS>", "(", "clobber", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", ")", "]", "<FIXE>", "<FIXS>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "match_parallel", "<NUM_LIT>", "<STR_LIT>", "[", "(", "return", ")", "<BUGS>", "(", "use", "(", "reg", ":", "P", "<NUM_LIT>", ")", ")", "(", "use", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", ")", "]", "<BUGE>", "<STR_LIT>", "<BUGS>", "<STR_LIT>", ")", "<BUGE>", "(", "define_expand", "<STR_LIT>" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

613,606

[ "}" ]

[ "bool", "isVSrcF64", "(", ")", "const", "{", "return", "isVCSrcF64", "(", ")", "||", "isLiteralImm", "(", "MVT", "::", "f64", ")", ";" ]

GCC

nds32

MD

stmt_completion

CPU

613,607

[ ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

aarch64

MD

program_repair

CPU

613,608

[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ashift", ":", "GPI", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<FIXE>", "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>", "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "lshiftrt", ":", "GPI", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<FIXE>", "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>" ]

[ "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ashift", ":", "GPI", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", ")", "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "lshiftrt", ":", "GPI", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", ")", "(", "define_split" ]

LLVM

PowerPC

TD

next_suggestion

CPU

613,609

[ "def", "imm64SExt16", ":", "Operand", "<", "i64", ">", ",", "ImmLeaf", "<", "i64", ",", "[", "{" ]

[ "}", "]", ">", ";", "def", "getImmAs64BitInt", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "getI64Imm", "(", "N", "-", ">", "getSExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "SHL32", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "getI32Imm", "(", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "SRL32", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "N", "-", ">", "getZExtValue", "(", ")", "?", "getI32Imm", "(", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ")", ":", "getI32Imm", "(", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "LO16", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "getI32Imm", "(", "(", "unsigned", "short", ")", "N", "-", ">", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "HI16", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "getI32Imm", "(", "(", "unsigned", ")", "N", "-", ">", "getZExtValue", "(", ")", ">", ">", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "HA16", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "long", "Val", "=", "N", "-", ">", "getZExtValue", "(", ")", ";", "return", "getI32Imm", "(", "(", "Val", "-", "(", "signed", "short", ")", "Val", ")", ">", ">", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "MB", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "unsigned", "mb", "=", "<NUM_LIT>", ",", "me", ";", "(", "void", ")", "isRunOfOnes", "(", "(", "unsigned", ")", "N", "-", ">", "getZExtValue", "(", ")", ",", "mb", ",", "me", ")", ";", "return", "getI32Imm", "(", "mb", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "ME", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "unsigned", "mb", ",", "me", "=", "<NUM_LIT>", ";", "(", "void", ")", "isRunOfOnes", "(", "(", "unsigned", ")", "N", "-", ">", "getZExtValue", "(", ")", ",", "mb", ",", "me", ")", ";", "return", "getI32Imm", "(", "me", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "maskimm32", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "unsigned", "mb", ",", "me", ";", "if", "(", "N", "-", ">", "getValueType", "(", "<NUM_LIT>", ")", "=", "=", "MVT", ":", ":", "i32", ")", "return", "isRunOfOnes", "(", "(", "unsigned", ")", "N", "-", ">", "getZExtValue", "(", ")", ",", "mb", ",", "me", ")", ";", "else", "return", "false", ";", "}", "]", ">", ";", "def", "imm32SExt16", ":", "Operand", "<", "i32", ">", ",", "ImmLeaf", "<", "i32", ",", "[", "{", "return", "(", "int32_t", ")", "Imm", "=", "=", "(", "short", ")", "Imm", ";", "}", "]", ">", ";" ]

GCC

i386

CPP

next_suggestion

CPU

613,610

[ "if", "(", "to_reg", ")", "tp", "=", "copy_to_mode_reg", "(", "tp_mode", ",", "tp", ")", ";" ]

[ "rtx", "tp", "=", "gen_rtx_UNSPEC", "(", "ptr_mode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "const0_rtx", ")", ",", "UNSPEC_TP", ")", ";", "if", "(", "GET_MODE", "(", "tp", ")", "!=", "tp_mode", ")", "{", "gcc_assert", "(", "GET_MODE", "(", "tp", ")", "==", "SImode", ")", ";", "gcc_assert", "(", "tp_mode", "==", "DImode", ")", ";", "tp", "=", "gen_rtx_ZERO_EXTEND", "(", "tp_mode", ",", "tp", ")", ";", "}" ]

GCC

i386

MD

next_suggestion

CPU

613,611

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

rs6000

MD

stmt_completion

CPU

613,612

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "compare", ":", "CC", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr" ]

GCC

h8300

CPP

stmt_completion

MPU

613,613

[ "R0_REG", ")", ";" ]

[ "static", "rtx", "h8300_function_value", "(", "const_tree", "ret_type", ",", "const_tree", "fn_decl_or_type", "ATTRIBUTE_UNUSED", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "TYPE_MODE", "(", "ret_type", ")", "," ]

LLVM

ARM

CPP

code_generation

CPU

613,614

[ "ARMSubtarget", "::", "ARMSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "isT", ")", ":", "ARMArchVersion", "(", "V4", ")", ",", "ARMFPUType", "(", "None", ")", ",", "UseNEONForSinglePrecisionFP", "(", "false", ")", ",", "SlowVMLx", "(", "false", ")", ",", "SlowFPBrcc", "(", "false", ")", ",", "IsThumb", "(", "isT", ")", ",", "ThumbMode", "(", "Thumb1", ")", ",", "NoARM", "(", "false", ")", ",", "PostRAScheduler", "(", "false", ")", ",", "IsR9Reserved", "(", "ReserveR9", ")", ",", "UseMovt", "(", "UseMOVT", ")", ",", "HasFP16", "(", "false", ")", ",", "HasHardwareDivide", "(", "false", ")", ",", "HasT2ExtractPack", "(", "false", ")", ",", "HasDataBarrier", "(", "false", ")", ",", "Pref32BitThumb", "(", "false", ")", ",", "FPOnlySP", "(", "false", ")", ",", "stackAlignment", "(", "<NUM_LIT>", ")", ",", "CPUString", "(", "<STR_LIT>", "generic", "<STR_LIT>", ")", ",", "TargetType", "(", "isELF", ")", ",", "TargetABI", "(", "ARM_ABI_APCS", ")", "{", "if", "(", "FloatABIType", "==", "FloatABI", "::", "Default", ")", "FloatABIType", "=", "FloatABI", "::", "Soft", ";", "CPUString", "=", "ParseSubtargetFeatures", "(", "FS", ",", "CPUString", ")", ";", "if", "(", "CPUString", "==", "<STR_LIT>", "generic", "<STR_LIT>", "&&", "(", "FS", ".", "empty", "(", ")", "||", "FS", "==", "<STR_LIT>", "generic", "<STR_LIT>", ")", ")", "ARMArchVersion", "=", "V4T", ";", "unsigned", "Len", "=", "TT", ".", "length", "(", ")", ";", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "if", "(", "Len", ">=", "<NUM_LIT>", "&&", "TT", ".", "substr", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "==", "<STR_LIT>", "armv", "<STR_LIT>", ")", "Idx", "=", "<NUM_LIT>", ";", "else", "if", "(", "Len", ">=", "<NUM_LIT>", "&&", "TT", ".", "substr", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "==", "<STR_LIT>", "thumb", "<STR_LIT>", ")", "{", "IsThumb", "=", "true", ";", "if", "(", "Len", ">=", "<NUM_LIT>", "&&", "TT", "[", "<NUM_LIT>", "]", "==", "'", "v", "'", ")", "Idx", "=", "<NUM_LIT>", ";", "}", "if", "(", "Idx", ")", "{", "unsigned", "SubVer", "=", "TT", "[", "Idx", "]", ";", "if", "(", "SubVer", ">=", "'", "<NUM_LIT>", "'", "&&", "SubVer", "<=", "'", "<NUM_LIT>", "'", ")", "{", "ARMArchVersion", "=", "V7A", ";", "if", "(", "Len", ">=", "Idx", "+", "<NUM_LIT>", "&&", "TT", "[", "Idx", "+", "<NUM_LIT>", "]", "==", "'", "m", "'", ")", "ARMArchVersion", "=", "V7M", ";", "}", "else", "if", "(", "SubVer", "==", "'", "<NUM_LIT>", "'", ")", "{", "ARMArchVersion", "=", "V6", ";", "if", "(", "Len", ">=", "Idx", "+", "<NUM_LIT>", "&&", "TT", "[", "Idx", "+", "<NUM_LIT>", "]", "==", "'", "t", "'", "&&", "TT", "[", "Idx", "+", "<NUM_LIT>", "]", "==", "'", "<NUM_LIT>", "'", ")", "ARMArchVersion", "=", "V6T2", ";", "}", "else", "if", "(", "SubVer", "==", "'", "<NUM_LIT>", "'", ")", "{", "ARMArchVersion", "=", "V5T", ";", "if", "(", "Len", ">=", "Idx", "+", "<NUM_LIT>", "&&", "TT", "[", "Idx", "+", "<NUM_LIT>", "]", "==", "'", "t", "'", "&&", "TT", "[", "Idx", "+", "<NUM_LIT>", "]", "==", "'", "e", "'", ")", "ARMArchVersion", "=", "V5TE", ";", "}", "else", "if", "(", "SubVer", "==", "'", "<NUM_LIT>", "'", ")", "{", "if", "(", "Len", ">=", "Idx", "+", "<NUM_LIT>", "&&", "TT", "[", "Idx", "+", "<NUM_LIT>", "]", "==", "'", "t", "'", ")", "ARMArchVersion", "=", "V4T", ";", "else", "ARMArchVersion", "=", "V4", ";", "}", "}", "if", "(", "ARMArchVersion", ">=", "V6T2", ")", "ThumbMode", "=", "Thumb2", ";", "else", "if", "(", "ThumbMode", ">=", "Thumb2", ")", "ARMArchVersion", "=", "V6T2", ";", "if", "(", "Len", ">=", "<NUM_LIT>", ")", "{", "if", "(", "TT", ".", "find", "(", "<STR_LIT>", "-darwin", "<STR_LIT>", ")", "!=", "std", "::", "string", "::", "npos", ")", "TargetType", "=", "isDarwin", ";", "}", "if", "(", "TT", ".", "find", "(", "<STR_LIT>", "eabi", "<STR_LIT>", ")", "!=", "std", "::", "string", "::", "npos", ")", "TargetABI", "=", "ARM_ABI_AAPCS", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "<NUM_LIT>", ";", "if", "(", "isTargetDarwin", "(", ")", ")", "IsR9Reserved", "=", "ReserveR9", "|", "(", "ARMArchVersion", "<", "V6", ")", ";", "if", "(", "!", "isThumb", "(", ")", "||", "hasThumb2", "(", ")", ")", "PostRAScheduler", "=", "true", ";", "}" ]

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

GCC

rs6000

MD

stmt_completion

CPU

613,615

[ "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "and", "(", "ior", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(" ]

LLVM

AArch64

CPP

next_suggestion

CPU

613,616

[ "}" ]

[ "explicit", "AArch64FunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "BytesInStackArgArea", "(", "<NUM_LIT>", ")", ",", "ArgumentStackToRestore", "(", "<NUM_LIT>", ")", ",", "HasStackFrame", "(", "false", ")", ",", "NumLocalDynamicTLSAccesses", "(", "<NUM_LIT>", ")", ",", "VarArgsStackIndex", "(", "<NUM_LIT>", ")", ",", "VarArgsGPRIndex", "(", "<NUM_LIT>", ")", ",", "VarArgsGPRSize", "(", "<NUM_LIT>", ")", ",", "VarArgsFPRIndex", "(", "<NUM_LIT>", ")", ",", "VarArgsFPRSize", "(", "<NUM_LIT>", ")", ",", "IsSplitCSR", "(", "false", ")", "{", "(", "void", ")", "MF", ";" ]

LLVM

X86

CPP

program_repair

CPU

613,617

[ "<FIXS>", "if", "(", "Src", ".", "getOpcode", "(", ")", "==", "ISD", "::", "BITCAST", "&&", "Src", ".", "hasOneUse", "(", ")", ")", "{", "<FIXE>", "<FIXS>", "}", "if", "(", "Src", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "Src", ".", "hasOneUse", "(", ")", ")", "{", "auto", "*", "MemIntr", "=", "cast", "MemIntrinsicSDNode", ">", "(", "Src", ")", ";", "if", "(", "MemIntr", "->", "getMemoryVT", "(", ")", ".", "getSizeInBits", "(", ")", "==", "CmpSVT", ".", "getSizeInBits", "(", ")", ")", "<FIXE>" ]

[ "auto", "findBroadcastedOp", "=", "[", "]", "(", "SDValue", "Src", ",", "MVT", "CmpSVT", ",", "SDNode", "*", "&", "Parent", ")", "{", "<BUGS>", "if", "(", "Src", ".", "getOpcode", "(", ")", "==", "ISD", "::", "BITCAST", "&&", "Src", ".", "hasOneUse", "(", ")", ")", "Src", "=", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Src", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "Src", ".", "hasOneUse", "(", ")", ")", "{", "<BUGE>", "Parent", "=", "Src", ".", "getNode", "(", ")", ";", "Src", "=", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<BUGS>", "if", "(", "Src", ".", "getSimpleValueType", "(", ")", "==", "CmpSVT", ")", "<BUGE>", "return", "Src", ";", "}" ]

LLVM

Hexagon

TD

next_suggestion

DSP

613,618

[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]

GCC

mcore

CPP

program_repair

MPU

613,619

[ "<FIXS>", "else", "if", "(", "mask", "==", "<NUM_LIT>", "L", ")", "<FIXE>" ]

[ "{", "if", "(", "mask", "==", "<NUM_LIT>", "L", ")", "return", "<NUM_LIT>", ";", "<BUGS>", "else", "if", "(", "mask", "==", "<NUM_LIT>", "UL", ")", "<BUGE>", "return", "<NUM_LIT>", ";", "return", "-", "<NUM_LIT>", ";" ]

GCC

mep

MD

stmt_completion

CPU

613,620

[ "<STR_LIT>", ")" ]

[ "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>" ]

LLVM

Hexagon

TD

stmt_completion

DSP

613,621

[ "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=" ]

LLVM

X86

CPP

code_generation

CPU

613,622

[ "unsigned", "X86InstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "TBB", ",", "MachineBasicBlock", "*", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL", ",", "int", "*", "BytesAdded", ")", "const", "{", "assert", "(", "TBB", "&&", "<STR_LIT>", "insertBranch must not be told to insert a fallthrough", "<STR_LIT>", ")", ";", "assert", "(", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", "||", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "X86 branch conditions have one component!", "<STR_LIT>", ")", ";", "assert", "(", "!", "BytesAdded", "&&", "<STR_LIT>", "code size not handled", "<STR_LIT>", ")", ";", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "assert", "(", "!", "FBB", "&&", "<STR_LIT>", "Unconditional branch with multiple successors!", "<STR_LIT>", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "X86", "::", "JMP_1", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "return", "<NUM_LIT>", ";", "}", "bool", "FallThru", "=", "FBB", "==", "nullptr", ";", "unsigned", "Count", "=", "<NUM_LIT>", ";", "X86", "::", "CondCode", "CC", "=", "(", "X86", "::", "CondCode", ")", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ";", "switch", "(", "CC", ")", "{", "case", "X86", "::", "COND_NE_OR_P", ":", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "X86", "::", "JNE_1", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "++", "Count", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "X86", "::", "JP_1", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "++", "Count", ";", "break", ";", "case", "X86", "::", "COND_E_AND_NP", ":", "if", "(", "FBB", "==", "nullptr", ")", "{", "FBB", "=", "getFallThroughMBB", "(", "&", "MBB", ",", "TBB", ")", ";", "assert", "(", "FBB", "&&", "<STR_LIT>", "MBB cannot be the last block in function when the false ", "<STR_LIT>", "<STR_LIT>", "body is a fall-through.", "<STR_LIT>", ")", ";", "}", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "X86", "::", "JNE_1", ")", ")", ".", "addMBB", "(", "FBB", ")", ";", "++", "Count", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "X86", "::", "JNP_1", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "++", "Count", ";", "break", ";", "default", ":", "{", "unsigned", "Opc", "=", "GetCondBranchFromCond", "(", "CC", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "++", "Count", ";", "}", "}", "if", "(", "!", "FallThru", ")", "{", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "X86", "::", "JMP_1", ")", ")", ".", "addMBB", "(", "FBB", ")", ";", "++", "Count", ";", "}", "return", "Count", ";", "}" ]

[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]

LLVM

AArch64

TD

stmt_completion

CPU

613,623

[ ";" ]

[ "return", "CurDAG", "-", ">", "getTargetConstant", "(", "N", "-", ">", "getZExtValue", "(", ")", "/", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";", "def", "UImmS8XForm", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "N", "-", ">", "getZExtValue", "(", ")", "/", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">" ]

GCC

i386

MD

next_suggestion

CPU

613,624

[ "ix86_expand_vector_logical_operator", "(", "<", "CODE", ">", ",", "<", "MODE", ">", "mode", ",", "operands", ")" ]

[ "(", "match_operand", ":", "VI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{" ]

LLVM

AArch64

CPP

stmt_completion

CPU

613,625

[ ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";" ]

[ "if", "(", "C", ".", "CallConstructionID", "==", "MachineOutlinerTailCall", ")", "{", "It", "=", "MBB", ".", "insert", "(", "It", ",", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addGlobalAddress", "(", "M", ".", "getNamedValue", "(", "MF", ".", "getName", "(", ")", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "return", "It", ";", "}", "if", "(", "C", ".", "CallConstructionID", "==", "MachineOutlinerNoLRSave", "||", "C", ".", "CallConstructionID", "==", "MachineOutlinerThunk", ")", "{", "It", "=", "MBB", ".", "insert", "(", "It", ",", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addGlobalAddress", "(", "M", ".", "getNamedValue", "(", "MF", ".", "getName", "(", ")", ")", ")", ")", ";", "return", "It", ";", "}", "MachineBasicBlock", "::", "iterator", "CallPt", ";", "MachineInstr", "*", "Save", ";", "MachineInstr", "*", "Restore", ";", "if", "(", "C", ".", "CallConstructionID", "==", "MachineOutlinerRegSave", ")", "{", "Register", "Reg", "=", "findRegisterToSaveLRTo", "(", "C", ")", ";", "assert", "(", "Reg", "&&", "<STR_LIT>", "No callee-saved register available?", "<STR_LIT>", ")", ";", "if", "(", "!", "MBB", ".", "isLiveIn", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "MBB", ".", "addLiveIn", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Save", "=", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>" ]

LLVM

ARM64

TD

stmt_completion

CPU

613,626

[ ",", "bsub", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "v8i8", "(", "scalar_to_vector", "(", "i32", "(", "extloadi8", "am_indexed8", ":", "$", "addr", ")", ")", ")", ")", ",", "(", "INSERT_SUBREG", "(", "v8i8", "(", "IMPLICIT_DEF", ")", ")", ",", "(", "LDRBui", "am_indexed8", ":", "$", "addr", ")" ]

GCC

arm

CPP

stmt_completion

CPU

613,627

[ "b", ")", "{" ]

[ "vmul_u16", "(", "uint16x4_t", "_", "_", "a", ",", "uint16x4_t", "_", "_" ]

GCC

frv

MD

stmt_completion

VLIW

613,628

[ ")", ")" ]

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

GCC

nds32

MD

stmt_completion

CPU

613,629

[ "<NUM_LIT>", "]", ")", ")" ]

[ "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<STR_LIT>", "{", "if", "(", "TARGET_BIG_ENDIAN", ")", "emit_insn", "(", "gen_rcras16_1_be", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

613,630

[ ")", ")", "Changed", "=", "true", ";" ]

[ "for", "(", "MachineFunction", "::", "iterator", "I", "=", "MF", ".", "begin", "(", ")", ";", "I", "!=", "MF", ".", "end", "(", ")", ";", ")", "{", "MachineBasicBlock", "&", "B", "=", "*", "I", "++", ";", "if", "(", "processBlock", "(", "B" ]

LLVM

PowerPC

TD

stmt_completion

CPU

613,631

[ "LXVWSX", "xoaddr", ":", "$", "A", ")", ")", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "v4i32", "(", "scalar_to_vector", "FltToUIntLoad", ".", "A", ")", ")", ",", "(", "v4i32", "(", "XVCVSPUXWS", "(" ]

GCC

mips

CPP

stmt_completion

CPU

613,632

[ "=", "M16_REGS", ";" ]

[ "static", "reg_class_t", "mips_preferred_reload_class", "(", "rtx", "x", ",", "reg_class_t", "rclass", ")", "{", "if", "(", "mips_dangerous_for_la25_p", "(", "x", ")", "&&", "reg_class_subset_p", "(", "LEA_REGS", ",", "rclass", ")", ")", "return", "LEA_REGS", ";", "if", "(", "reg_class_subset_p", "(", "FP_REGS", ",", "rclass", ")", "&&", "mips_mode_ok_for_mov_fmt_p", "(", "GET_MODE", "(", "x", ")", ")", ")", "return", "FP_REGS", ";", "if", "(", "reg_class_subset_p", "(", "GR_REGS", ",", "rclass", ")", ")", "rclass", "=", "GR_REGS", ";", "if", "(", "TARGET_MIPS16", "&&", "reg_class_subset_p", "(", "M16_REGS", ",", "rclass", ")", ")", "rclass" ]

LLVM

R600

CPP

stmt_completion

GPU

613,633

[ "||", "Imm", ".", "F", "==", "<NUM_LIT>", "||", "Imm", ".", "F", "==", "-", "<NUM_LIT>", ";" ]

[ "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "Imm", ".", "I", "=", "MO", ".", "getImm", "(", ")", ";", "}", "else", "if", "(", "MO", ".", "isFPImm", "(", ")", ")", "{", "Imm", ".", "F", "=", "MO", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ".", "convertToFloat", "(", ")", ";", "}", "else", "{", "return", "false", ";", "}", "return", "(", "Imm", ".", "I", ">=", "-", "<NUM_LIT>", "&&", "Imm", ".", "I", "<=", "<NUM_LIT>", ")", "||", "Imm", ".", "F", "==", "<NUM_LIT>", "||", "Imm", ".", "F", "==", "<NUM_LIT>", "||", "Imm", ".", "F", "==", "-", "<NUM_LIT>", "||", "Imm", ".", "F", "==", "<NUM_LIT>", "||", "Imm", ".", "F", "==", "-", "<NUM_LIT>", "||", "Imm", ".", "F", "==", "<NUM_LIT>", "||", "Imm", ".", "F", "==", "-", "<NUM_LIT>" ]

LLVM

AMDGPU

CPP

program_repair

GPU

613,634

[ "<FIXS>", "if", "(", "Size", "!=", "STI", ".", "getWavefrontSize", "(", ")", "&&", "(", "!", "Is64", "||", "!", "IsWave32", ")", ")", "<FIXE>", "<FIXS>", "}", "else", "if", "(", "Value", "==", "-", "<NUM_LIT>", ")", "BuildCopy", "(", "IsWave32", "?", "AMDGPU", "::", "EXEC_LO", ":", "AMDGPU", "::", "EXEC", ")", ";", "else", "<FIXE>", "<FIXS>", "}", "elseBuildCopy", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "<FIXE>" ]

[ "Register", "DstReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "unsigned", "Size", "=", "MRI", "->", "getType", "(", "DstReg", ")", ".", "getSizeInBits", "(", ")", ";", "const", "bool", "Is64", "=", "Size", "==", "<NUM_LIT>", ";", "<BUGS>", "if", "(", "Size", "!=", "STI", ".", "getWavefrontSize", "(", ")", ")", "<BUGE>", "return", "false", ";", "std", "::", "optional", "ValueAndVReg", ">", "Arg", "=", "getIConstantVRegValWithLookThrough", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "*", "MRI", ")", ";", "if", "(", "Arg", ")", "{", "const", "int64_t", "Value", "=", "Arg", "->", "Value", ".", "getSExtValue", "(", ")", ";", "if", "(", "Value", "==", "<NUM_LIT>", ")", "{", "unsigned", "Opcode", "=", "Is64", "?", "AMDGPU", "::", "S_MOV_B64", ":", "AMDGPU", "::", "S_MOV_B32", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "DstReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "<BUGS>", "}", "else", "if", "(", "Value", "==", "-", "<NUM_LIT>", ")", "{", "Register", "SrcReg", "=", "Is64", "?", "AMDGPU", "::", "EXEC", ":", "AMDGPU", "::", "EXEC_LO", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "AMDGPU", "::", "COPY", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "}", "else", "<BUGE>", "return", "false", ";", "<BUGS>", "}", "else", "{", "Register", "SrcReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "AMDGPU", "::", "COPY", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "}", "<BUGE>", "I", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";" ]

GCC

powerpcspe

CPP

next_suggestion

CPU

613,635

[ "}" ]

[ "static", "_", "_", "inline", "qword", "si_selb", "(", "qword", "a", ",", "qword", "b", ",", "qword", "c", ")", "{", "return", "(", "(", "qword", ")", "(", "vec_sel", "(", "(", "vec_uchar16", ")", "(", "a", ")", ",", "(", "vec_uchar16", ")", "(", "b", ")", ",", "(", "vec_uchar16", ")", "(", "c", ")", ")", ")", ")", ";" ]

LLVM

X86

CPP

code_generation

CPU

613,636

[ "bool", "PadShortFunc", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "optForSize", "(", ")", ")", "{", "return", "false", ";", "}", "STI", "=", "&", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "if", "(", "!", "STI", "->", "padShortFunctions", "(", ")", ")", "return", "false", ";", "TII", "=", "STI", "->", "getInstrInfo", "(", ")", ";", "ReturnBBs", ".", "clear", "(", ")", ";", "VisitedBBs", ".", "clear", "(", ")", ";", "findReturns", "(", "&", "MF", ".", "front", "(", ")", ")", ";", "bool", "MadeChange", "=", "false", ";", "MachineBasicBlock", "*", "MBB", ";", "unsigned", "int", "Cycles", "=", "<NUM_LIT>", ";", "for", "(", "DenseMap", "<", "MachineBasicBlock", "*", ",", "unsigned", "int", ">", "::", "iterator", "I", "=", "ReturnBBs", ".", "begin", "(", ")", ";", "I", "!=", "ReturnBBs", ".", "end", "(", ")", ";", "++", "I", ")", "{", "MBB", "=", "I", "->", "first", ";", "Cycles", "=", "I", "->", "second", ";", "if", "(", "Cycles", "<", "Threshold", ")", "{", "assert", "(", "MBB", "->", "size", "(", ")", ">", "<NUM_LIT>", "&&", "<STR_LIT>", "Basic block should contain at least a RET but is empty", "<STR_LIT>", ")", ";", "MachineBasicBlock", "::", "iterator", "ReturnLoc", "=", "--", "MBB", "->", "end", "(", ")", ";", "while", "(", "ReturnLoc", "->", "isDebugValue", "(", ")", ")", "--", "ReturnLoc", ";", "assert", "(", "ReturnLoc", "->", "isReturn", "(", ")", "&&", "!", "ReturnLoc", "->", "isCall", "(", ")", "&&", "<STR_LIT>", "Basic block does not end with RET", "<STR_LIT>", ")", ";", "addPadding", "(", "MBB", ",", "ReturnLoc", ",", "Threshold", "-", "Cycles", ")", ";", "NumBBsPadded", "++", ";", "MadeChange", "=", "true", ";", "}", "}", "return", "MadeChange", ";", "}" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

GCC

rs6000

MD

stmt_completion

CPU

613,637

[ "<STR_LIT>", ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "if_then_else", "(", "match_code", "<STR_LIT>", ")", "(", "match_test" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

613,638

[ "}", ";" ]

[ "if", "(", "TII", ".", "isInlineConstant", "(", "FPValReg", "->", "Value", ")", ")", "{", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "FPValReg", "->", "Value", ".", "bitcastToAPInt", "(", ")", ".", "getSExtValue", "(", ")", ")", ";", "}", "}", "}", ";", "}", "return", "{", "}", ";", "}", "APInt", "ICst", ";", "if", "(", "mi_match", "(", "Root", ".", "getReg", "(", ")", ",", "*", "MRI", ",", "m_ICstOrSplat", "(", "ICst", ")", ")", ")", "{", "if", "(", "TII", ".", "isInlineConstant", "(", "ICst", ")", ")", "{", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "ICst", ".", "getSExtValue", "(", ")", ")", ";", "}", "}", "}", ";", "}", "}", "return", "{" ]

GCC

i386

MD

stmt_completion

CPU

613,639

[ "]", ")" ]

[ "(", "any_shiftrt", ":", "SWI48", "(", "match_operand", ":", "SWI48", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SWI48", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

ARM

TD

stmt_completion

CPU

613,640

[ "<", "[", "WriteVST1", "]", ">", "{" ]

[ "class", "VST1QLNPseudo", "<", "ValueType", "Ty", ",", "PatFrag", "StoreOp", ",", "SDNode", "ExtractOp", ">", ":", "VSTQLNPseudo", "<", "IIC_VST1ln", ">", ",", "Sched" ]

GCC

sh

CPP

program_repair

CPU

613,641

[ "<FIXS>", "if", "(", "(", "TARGET_SH4", "||", "TARGET_SH2A_DOUBLE", "||", "TARGET_SH5", ")", "&&", "TARGET_FMOVD", "<FIXE>" ]

[ "SET_HARD_REG_BIT", "(", "*", "live_regs_mask", ",", "reg", ")", ";", "count", "+=", "GET_MODE_SIZE", "(", "REGISTER_NATURAL_MODE", "(", "reg", ")", ")", ";", "<BUGS>", "if", "(", "(", "TARGET_SH4", "||", "TARGET_SH5", ")", "&&", "TARGET_FMOVD", "<BUGE>", "&&", "GET_MODE_CLASS", "(", "REGISTER_NATURAL_MODE", "(", "reg", ")", ")", "==", "MODE_FLOAT", ")", "{", "if", "(", "FP_REGISTER_P", "(", "reg", ")", ")" ]

GCC

frv

MD

next_suggestion

VLIW

613,642

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "unspec", ":", "DI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_MBTOH", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

LLVM

AMDGPU

CPP

code_generation

GPU

613,643

[ "bool", "GCNTTIImpl", "::", "rewriteIntrinsicWithAddressSpace", "(", "IntrinsicInst", "*", "II", ",", "Value", "*", "OldV", ",", "Value", "*", "NewV", ")", "const", "{", "auto", "IntrID", "=", "II", "->", "getIntrinsicID", "(", ")", ";", "switch", "(", "IntrID", ")", "{", "case", "Intrinsic", "::", "amdgcn_atomic_inc", ":", "case", "Intrinsic", "::", "amdgcn_atomic_dec", ":", "case", "Intrinsic", "::", "amdgcn_ds_fadd", ":", "case", "Intrinsic", "::", "amdgcn_ds_fmin", ":", "case", "Intrinsic", "::", "amdgcn_ds_fmax", ":", "{", "const", "ConstantInt", "*", "IsVolatile", "=", "cast", "<", "ConstantInt", ">", "(", "II", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "IsVolatile", "->", "isZero", "(", ")", ")", "return", "false", ";", "Module", "*", "M", "=", "II", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Type", "*", "DestTy", "=", "II", "->", "getType", "(", ")", ";", "Type", "*", "SrcTy", "=", "NewV", "->", "getType", "(", ")", ";", "Function", "*", "NewDecl", "=", "Intrinsic", "::", "getDeclaration", "(", "M", ",", "II", "->", "getIntrinsicID", "(", ")", ",", "{", "DestTy", ",", "SrcTy", "}", ")", ";", "II", "->", "setArgOperand", "(", "<NUM_LIT>", ",", "NewV", ")", ";", "II", "->", "setCalledFunction", "(", "NewDecl", ")", ";", "return", "true", ";", "}", "case", "Intrinsic", "::", "amdgcn_is_shared", ":", "case", "Intrinsic", "::", "amdgcn_is_private", ":", "{", "unsigned", "TrueAS", "=", "IntrID", "==", "Intrinsic", "::", "amdgcn_is_shared", "?", "AMDGPUAS", "::", "LOCAL_ADDRESS", ":", "AMDGPUAS", "::", "PRIVATE_ADDRESS", ";", "unsigned", "NewAS", "=", "NewV", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";", "LLVMContext", "&", "Ctx", "=", "NewV", "->", "getType", "(", ")", "->", "getContext", "(", ")", ";", "ConstantInt", "*", "NewVal", "=", "(", "TrueAS", "==", "NewAS", ")", "?", "ConstantInt", "::", "getTrue", "(", "Ctx", ")", ":", "ConstantInt", "::", "getFalse", "(", "Ctx", ")", ";", "II", "->", "replaceAllUsesWith", "(", "NewVal", ")", ";", "II", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "default", ":", "return", "false", ";", "}", "}" ]

[ "Rewrite", "intrinsic", "call", "II", "such", "that", "OldV", "will", "be", "replaced", "with", "NewV", ",", "which", "has", "a", "different", "address", "space", "." ]

LLVM

AArch64

CPP

stmt_completion

CPU

613,644

[ "Offset", ">>", "shift", ")", "<<", "shift", "==", "Offset", ")", "return", "true", ";" ]

[ "if", "(", "AM", ".", "BaseGV", ")", "return", "false", ";", "if", "(", "AM", ".", "HasBaseReg", "&&", "AM", ".", "BaseOffs", "&&", "AM", ".", "Scale", ")", "return", "false", ";", "if", "(", "isa", "<", "ScalableVectorType", ">", "(", "Ty", ")", ")", "return", "AM", ".", "HasBaseReg", "&&", "!", "AM", ".", "BaseOffs", "&&", "!", "AM", ".", "Scale", ";", "uint64_t", "NumBytes", "=", "<NUM_LIT>", ";", "if", "(", "Ty", "->", "isSized", "(", ")", ")", "{", "uint64_t", "NumBits", "=", "DL", ".", "getTypeSizeInBits", "(", "Ty", ")", ";", "NumBytes", "=", "NumBits", "/", "<NUM_LIT>", ";", "if", "(", "!", "isPowerOf2_64", "(", "NumBits", ")", ")", "NumBytes", "=", "<NUM_LIT>", ";", "}", "if", "(", "!", "AM", ".", "Scale", ")", "{", "int64_t", "Offset", "=", "AM", ".", "BaseOffs", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ")", "return", "true", ";", "unsigned", "shift", "=", "Log2_64", "(", "NumBytes", ")", ";", "if", "(", "NumBytes", "&&", "Offset", ">", "<NUM_LIT>", "&&", "(", "Offset", "/", "NumBytes", ")", "<=", "(", "<NUM_LIT>", "LL", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", "&&", "(" ]

GCC

alpha

MD

stmt_completion

MPU

613,645

[ "<STR_LIT>", ")" ]

[ "(", "if_then_else", ":", "QI", "(", "ne", "(", "zero_extract", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

613,646

[ "(", "this", ")", ";" ]

[ "return", "AMDGPU", "::", "IsaInfo", "::", "getSGPRAllocGranule" ]

LLVM

OR1K

CPP

stmt_completion

CPU

613,647

[ "dl", ",", "MVT", "::", "i32", ")", ",", "fl1", ")", ";" ]

[ "SDValue", "fl1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "SUB", ",", "dl", ",", "VT", ",", "DAG", ".", "getConstant", "(", "VT", ".", "getSizeInBits", "(", ")", "," ]

LLVM

Hexagon

TD

next_suggestion

DSP

613,648

[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

613,649

[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

[ "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

LLVM

AArch64

CPP

next_suggestion

CPU

613,650

[ "}" ]

[ "bool", "AArch64RegisterInfo", "::", "requiresFrameIndexScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

613,651

[ "}" ]

[ "bool", "isCmseNSEntryFunction", "(", ")", "const", "{", "return", "IsCmseNSEntry", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

613,652

[ "if", "(", "IDVal", "==", "PALMD", "::", "AssemblerDirective", ")", "return", "ParseDirectivePALMetadata", "(", ")", ";" ]

[ "bool", "AMDGPUAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getString", "(", ")", ";", "if", "(", "AMDGPU", "::", "IsaInfo", "::", "hasCodeObjectV3", "(", "&", "getSTI", "(", ")", ")", ")", "{", "if", "(", "IDVal", "==", "<STR_LIT>", ".amdgcn_target", "<STR_LIT>", ")", "return", "ParseDirectiveAMDGCNTarget", "(", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ".amdhsa_kernel", "<STR_LIT>", ")", "return", "ParseDirectiveAMDHSAKernel", "(", ")", ";", "if", "(", "IDVal", "==", "AMDGPU", "::", "HSAMD", "::", "V3", "::", "AssemblerDirectiveBegin", ")", "return", "ParseDirectiveHSAMetadata", "(", ")", ";", "}", "else", "{", "if", "(", "IDVal", "==", "<STR_LIT>", ".hsa_code_object_version", "<STR_LIT>", ")", "return", "ParseDirectiveHSACodeObjectVersion", "(", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ".hsa_code_object_isa", "<STR_LIT>", ")", "return", "ParseDirectiveHSACodeObjectISA", "(", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ".amd_kernel_code_t", "<STR_LIT>", ")", "return", "ParseDirectiveAMDKernelCodeT", "(", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ".amdgpu_hsa_kernel", "<STR_LIT>", ")", "return", "ParseDirectiveAMDGPUHsaKernel", "(", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ".amd_amdgpu_isa", "<STR_LIT>", ")", "return", "ParseDirectiveISAVersion", "(", ")", ";", "if", "(", "IDVal", "==", "AMDGPU", "::", "HSAMD", "::", "AssemblerDirectiveBegin", ")", "return", "ParseDirectiveHSAMetadata", "(", ")", ";", "}", "if", "(", "IDVal", "==", "<STR_LIT>", ".amdgpu_lds", "<STR_LIT>", ")", "return", "ParseDirectiveAMDGPULDS", "(", ")", ";", "if", "(", "IDVal", "==", "PALMD", "::", "AssemblerDirectiveBegin", ")", "return", "ParseDirectivePALMetadataBegin", "(", ")", ";" ]

GCC

spu

MD

stmt_completion

MPU

613,653

[ "match_code", "<STR_LIT>", ")" ]

[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>", "(", "and", "(" ]

LLVM

Mips

CPP

next_suggestion

CPU

613,654

[ "return", "MCDisassembler", "::", "Success", ";" ]

[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Mips", "::", "GP", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Offset", "<<", "<NUM_LIT>", ")", ")", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

613,655

[ "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCompare", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable" ]

GCC

m88k

MD

next_suggestion

MPU

613,656

[ "<STR_LIT>", ")" ]

[ "(", "float_truncate", ":", "SF", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]

LLVM

WebAssembly

CPP

stmt_completion

Virtual ISA

613,657

[ ")", ";" ]

[ "return", "new", "WebAssemblyRegNumbering", "(" ]

GCC

mips

MD

stmt_completion

CPU

613,658

[ ")", ")" ]

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

ARM

CPP

next_suggestion

CPU

613,659

[ "unsigned", "SubIdx", "=", "ARM", "::", "dsub_0", ";" ]

[ "if", "(", "Alignment", "==", "<NUM_LIT>", ")", "Alignment", "=", "<NUM_LIT>", ";", "}", "Align", "=", "CurDAG", "->", "getTargetConstant", "(", "Alignment", ",", "dl", ",", "MVT", "::", "i32", ")", ";", "unsigned", "Opc", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "unhandled vld-dup type", "<STR_LIT>", ")", ";", "case", "MVT", "::", "v8i8", ":", "Opc", "=", "DOpcodes", "[", "<NUM_LIT>", "]", ";", "break", ";", "case", "MVT", "::", "v16i8", ":", "Opc", "=", "QOpcodes", "[", "<NUM_LIT>", "]", ";", "break", ";", "case", "MVT", "::", "v4i16", ":", "Opc", "=", "DOpcodes", "[", "<NUM_LIT>", "]", ";", "break", ";", "case", "MVT", "::", "v8i16", ":", "Opc", "=", "QOpcodes", "[", "<NUM_LIT>", "]", ";", "break", ";", "case", "MVT", "::", "v2f32", ":", "case", "MVT", "::", "v2i32", ":", "Opc", "=", "DOpcodes", "[", "<NUM_LIT>", "]", ";", "break", ";", "case", "MVT", "::", "v4f32", ":", "case", "MVT", "::", "v4i32", ":", "Opc", "=", "QOpcodes", "[", "<NUM_LIT>", "]", ";", "break", ";", "}", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ",", "dl", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "bool", "IsImmUpdate", "=", "isPerfectIncrement", "(", "Inc", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "NumVecs", ")", ";", "if", "(", "NumVecs", "<=", "<NUM_LIT>", "&&", "!", "IsImmUpdate", ")", "Opc", "=", "getVLDSTRegisterUpdateOpcode", "(", "Opc", ")", ";", "if", "(", "!", "IsImmUpdate", ")", "Ops", ".", "push_back", "(", "Inc", ")", ";", "else", "if", "(", "NumVecs", ">", "<NUM_LIT>", ")", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "}", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "NumVecs", ";", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "ResTys", ".", "push_back", "(", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "MVT", "::", "i64", ",", "ResTyElts", ")", ")", ";", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "MVT", "::", "i32", ")", ";", "ResTys", ".", "push_back", "(", "MVT", "::", "Other", ")", ";", "SDNode", "*", "VLdDup", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "VLdDup", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "<NUM_LIT>", ")", ";", "if", "(", "NumVecs", "==", "<NUM_LIT>", ")", "{", "ReplaceUses", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "VLdDup", ",", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "SDValue", "SuperReg", "=", "SDValue", "(", "VLdDup", ",", "<NUM_LIT>", ")", ";", "static_assert", "(", "ARM", "::", "dsub_7", "==", "ARM", "::", "dsub_0", "+", "<NUM_LIT>", ",", "<STR_LIT>", "Unexpected subreg numbering", "<STR_LIT>", ")", ";" ]

GCC

aarch64

CPP

next_suggestion

CPU

613,660

[ "}" ]

[ "vshlq_u64", "(", "uint64x2_t", "_", "_", "a", ",", "int64x2_t", "_", "_", "b", ")", "{", "return", "_", "_", "builtin_aarch64_ushlv2di_uus", "(", "_", "_", "a", ",", "_", "_", "b", ")", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

613,661

[ ",", "<STR_LIT>", ",", "VPR64", ",", "v4i16", ",", "shl_imm16", ",", "shl", ">", "{" ]

[ "def", "_4H", ":", "N2VShift", "<", "<NUM_LIT>", ",", "u", ",", "opcode", ",", "asmop" ]

GCC

pa

MD

next_suggestion

CPU

613,662

[ "(", "set", "(", "mem", ":", "SF", "(", "match_dup", "<NUM_LIT>", ")", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "SI", "(", "ashift", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]

LLVM

ARM

CPP

next_suggestion

CPU

613,663

[ "}" ]

[ "RegisterAsmParser", "<", "ARMAsmParser", ">", "Y", "(", "TheThumbTarget", ")", ";", "LLVMInitializeARMAsmLexer", "(", ")", ";" ]

LLVM

AMDGPU

CPP

program_repair

GPU

613,664

[ "<FIXS>", "return", "isInt", "<NUM_LIT>", ">", "(", "Src", ".", "getImm", "(", ")", ")", "&&", "!", "TII", "->", "isInlineConstant", "(", "*", "Src", ".", "getParent", "(", ")", ",", "Src", ".", "getParent", "(", ")", "->", "getOperandNo", "(", "&", "Src", ")", ")", ";", "<FIXE>", "<FIXS>", "return", "isUInt", "<NUM_LIT>", ">", "(", "Src", ".", "getImm", "(", ")", ")", "&&", "!", "TII", "->", "isInlineConstant", "(", "*", "Src", ".", "getParent", "(", ")", ",", "Src", ".", "getParent", "(", ")", "->", "getOperandNo", "(", "&", "Src", ")", ")", ";", "<FIXE>" ]

[ "}", "static", "bool", "isKImmOperand", "(", "const", "SIInstrInfo", "*", "TII", ",", "const", "MachineOperand", "&", "Src", ")", "{", "<BUGS>", "return", "isInt", "<NUM_LIT>", ">", "(", "Src", ".", "getImm", "(", ")", ")", "&&", "!", "TII", "->", "isInlineConstant", "(", "Src", ",", "<NUM_LIT>", ")", ";", "<BUGE>", "}", "static", "bool", "isKUImmOperand", "(", "const", "SIInstrInfo", "*", "TII", ",", "const", "MachineOperand", "&", "Src", ")", "{", "<BUGS>", "return", "isUInt", "<NUM_LIT>", ">", "(", "Src", ".", "getImm", "(", ")", ")", "&&", "!", "TII", "->", "isInlineConstant", "(", "Src", ",", "<NUM_LIT>", ")", ";", "<BUGE>", "}", "static", "bool", "isKImmOrKUImmOperand", "(", "const", "SIInstrInfo", "*", "TII", "," ]

LLVM

AArch64

CPP

stmt_completion

CPU

613,665

[ ".", "FrameConstructionID", "==", "MachineOutlinerThunk", ")", "return", ";" ]

[ "unsigned", "DwarfReg", "=", "MRI", "->", "getDwarfRegNum", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "true", ")", ";", "int64_t", "StackPosEntry", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "<NUM_LIT>", ")", ")", ";", "BuildMI", "(", "MBB", ",", "It", ",", "DebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addCFIIndex", "(", "StackPosEntry", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "int64_t", "LRPosEntry", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "DwarfReg", ",", "<NUM_LIT>", ")", ")", ";", "BuildMI", "(", "MBB", ",", "It", ",", "DebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addCFIIndex", "(", "LRPosEntry", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "MachineInstr", "*", "LDRXpost", "=", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "Et", "=", "MBB", ".", "insert", "(", "Et", ",", "LDRXpost", ")", ";", "}", "if", "(", "MInfo", ".", "FrameConstructionID", "==", "MachineOutlinerTailCall", "||", "MInfo" ]

GCC

c6x

MD

next_suggestion

VLIW

613,666

[ "if", "(", "expand_move", "(", "operands", ",", "<", "MODE", ">", "mode", ")", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "MOV", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "MOV", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{" ]

GCC

i386

CPP

stmt_completion

CPU

613,667

[ "(", "_", "_", "mmask8", ")", "-", "<NUM_LIT>", ")", ";" ]

[ "return", "(", "_", "_", "m256", ")", "_", "_", "builtin_ia32_shuf_f32x4_256_mask", "(", "(", "_", "_", "v8sf", ")", "_", "_", "A", ",", "(", "_", "_", "v8sf", ")", "_", "_", "B", ",", "_", "_", "imm", ",", "(", "_", "_", "v8sf", ")", "_", "mm256_avx512_setzero_ps", "(", ")", "," ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

613,668

[ "=", "false", ";" ]

[ "if", "(", "UP", ".", "Threshold", "<", "MaxBoost", "&&", "Br", "->", "isConditional", "(", ")", ")", "{", "if", "(", "L", "->", "isLoopExiting", "(", "Br", "->", "getSuccessor", "(", "<NUM_LIT>", ")", ")", "||", "L", "->", "isLoopExiting", "(", "Br", "->", "getSuccessor", "(", "<NUM_LIT>", ")", ")", ")", "continue", ";", "if", "(", "dependsOnLocalPhi", "(", "L", ",", "Br", "->", "getCondition", "(", ")", ")", ")", "{", "UP", ".", "Threshold", "+=", "UnrollThresholdIf", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Set unroll threshold ", "<STR_LIT>", "<<", "UP", ".", "Threshold", "<<", "<STR_LIT>", " for loop:\\n", "<STR_LIT>", "<<", "*", "L", "<<", "<STR_LIT>", " due to ", "<STR_LIT>", "<<", "*", "Br", "<<", "'", "\\n", "'", ")", ";", "if", "(", "UP", ".", "Threshold", ">=", "MaxBoost", ")", "return", ";", "}", "}", "continue", ";", "}", "const", "GetElementPtrInst", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "&", "I", ")", ";", "if", "(", "!", "GEP", ")", "continue", ";", "unsigned", "AS", "=", "GEP", "->", "getAddressSpace", "(", ")", ";", "unsigned", "Threshold", "=", "<NUM_LIT>", ";", "if", "(", "AS", "==", "ASST", ".", "PRIVATE_ADDRESS", ")", "Threshold", "=", "ThresholdPrivate", ";", "else", "if", "(", "AS", "==", "ASST", ".", "LOCAL_ADDRESS", ")", "Threshold", "=", "ThresholdLocal", ";", "else", "continue", ";", "if", "(", "UP", ".", "Threshold", ">=", "Threshold", ")", "continue", ";", "if", "(", "AS", "==", "ASST", ".", "PRIVATE_ADDRESS", ")", "{", "const", "Value", "*", "Ptr", "=", "GEP", "->", "getPointerOperand", "(", ")", ";", "const", "AllocaInst", "*", "Alloca", "=", "dyn_cast", "<", "AllocaInst", ">", "(", "GetUnderlyingObject", "(", "Ptr", ",", "DL", ")", ")", ";", "if", "(", "!", "Alloca", "||", "!", "Alloca", "->", "isStaticAlloca", "(", ")", ")", "continue", ";", "Type", "*", "Ty", "=", "Alloca", "->", "getAllocatedType", "(", ")", ";", "unsigned", "AllocaSize", "=", "Ty", "->", "isSized", "(", ")", "?", "DL", ".", "getTypeAllocSize", "(", "Ty", ")", ":", "<NUM_LIT>", ";", "if", "(", "AllocaSize", ">", "MaxAlloca", ")", "continue", ";", "}", "else", "if", "(", "AS", "==", "ASST", ".", "LOCAL_ADDRESS", ")", "{", "LocalGEPsSeen", "++", ";", "if", "(", "LocalGEPsSeen", ">", "<NUM_LIT>", "||", "L", "->", "getLoopDepth", "(", ")", ">", "<NUM_LIT>", "||", "(", "!", "isa", "<", "GlobalVariable", ">", "(", "GEP", "->", "getPointerOperand", "(", ")", ")", "&&", "!", "isa", "<", "Argument", ">", "(", "GEP", "->", "getPointerOperand", "(", ")", ")", ")", ")", "continue", ";", "}", "bool", "HasLoopDef" ]

GCC

sparc

MD

stmt_completion

CPU

613,669

[ "(", "nil", ")", "]", ")" ]

[ "(", "define_delay", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "[", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "nil", ")" ]

GCC

i386

MD

stmt_completion

CPU

613,670

[ ")", ")", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

OR1K

CPP

next_suggestion

CPU

613,671

[ "}" ]

[ "MCInstrInfo", "*", "X", "=", "new", "MCInstrInfo", "(", ")", ";", "InitOR1KMCInstrInfo", "(", "X", ")", ";", "return", "X", ";" ]

LLVM

SystemZ

CPP

stmt_completion

CPU

613,672

[ ")", "I", "->", "eraseFromParent", "(", ")", ";" ]

[ "for", "(", "auto", "&", "It", ":", "reverse", "(", "ConvertedInsts", ")", ")", "{", "Instruction", "*", "I", "=", "It", ".", "first", ";", "Value", "*", "V", ";", "int", "Mask", ";", "bool", "Worthy", ";", "std", "::", "tie", "(", "V", ",", "Mask", ",", "Worthy", ")", "=", "It", ".", "second", ";", "if", "(", "!", "I", "->", "user_empty", "(", ")", ")", "{", "if", "(", "!", "Worthy", ")", "continue", ";", "Function", "*", "TDCFunc", "=", "Intrinsic", "::", "getDeclaration", "(", "&", "M", ",", "Intrinsic", "::", "s390_tdc", ",", "V", "->", "getType", "(", ")", ")", ";", "IRBuilder", "<", ">", "IRB", "(", "I", ")", ";", "Value", "*", "MaskVal", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt64Ty", "(", "Ctx", ")", ",", "Mask", ")", ";", "Instruction", "*", "TDC", "=", "IRB", ".", "CreateCall", "(", "TDCFunc", ",", "{", "V", ",", "MaskVal", "}", ")", ";", "Value", "*", "ICmp", "=", "IRB", ".", "CreateICmp", "(", "CmpInst", "::", "ICMP_NE", ",", "TDC", ",", "Zero32", ")", ";", "I", "->", "replaceAllUsesWith", "(", "ICmp", ")", ";", "}", "I", "->", "eraseFromParent", "(", ")", ";", "MadeChange", "=", "true", ";", "}", "if", "(", "!", "MadeChange", ")", "return", "false", ";", "for", "(", "auto", "*", "I", ":", "PossibleJunk", ")", "if", "(", "I", "->", "user_empty", "(", ")" ]

GCC

m68k

MD

next_suggestion

MPU

613,673

[ "return", "TARGET_68040" ]

[ "[", "(", "set", "(", "match_operand", ":", "FP", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "div", ":", "FP", "(", "match_operand", ":", "FP", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "float", ":", "FP", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "{" ]

LLVM

AArch64

CPP

code_generation

CPU

613,674

[ "bool", "AArch64TargetLowering", "::", "isLegalInterleavedAccessType", "(", "VectorType", "*", "VecTy", ",", "const", "DataLayout", "&", "DL", ",", "bool", "&", "UseScalable", ")", "const", "{", "unsigned", "ElSize", "=", "DL", ".", "getTypeSizeInBits", "(", "VecTy", "->", "getElementType", "(", ")", ")", ";", "auto", "EC", "=", "VecTy", "->", "getElementCount", "(", ")", ";", "unsigned", "MinElts", "=", "EC", ".", "getKnownMinValue", "(", ")", ";", "UseScalable", "=", "false", ";", "if", "(", "isa", "<", "FixedVectorType", ">", "(", "VecTy", ")", "&&", "!", "Subtarget", "->", "isNeonAvailable", "(", ")", "&&", "(", "!", "Subtarget", "->", "useSVEForFixedLengthVectors", "(", ")", "||", "!", "getSVEPredPatternFromNumElements", "(", "MinElts", ")", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "ScalableVectorType", ">", "(", "VecTy", ")", "&&", "!", "Subtarget", "->", "isSVEorStreamingSVEAvailable", "(", ")", ")", "return", "false", ";", "if", "(", "MinElts", "<", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "ElSize", "!=", "<NUM_LIT>", "&&", "ElSize", "!=", "<NUM_LIT>", "&&", "ElSize", "!=", "<NUM_LIT>", "&&", "ElSize", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "EC", ".", "isScalable", "(", ")", ")", "{", "UseScalable", "=", "true", ";", "return", "isPowerOf2_32", "(", "MinElts", ")", "&&", "(", "MinElts", "*", "ElSize", ")", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ";", "}", "unsigned", "VecSize", "=", "DL", ".", "getTypeSizeInBits", "(", "VecTy", ")", ";", "if", "(", "Subtarget", "->", "useSVEForFixedLengthVectors", "(", ")", ")", "{", "unsigned", "MinSVEVectorSize", "=", "std", "::", "max", "(", "Subtarget", "->", "getMinSVEVectorSizeInBits", "(", ")", ",", "<NUM_LIT>", "u", ")", ";", "if", "(", "VecSize", "%", "MinSVEVectorSize", "==", "<NUM_LIT>", "||", "(", "VecSize", "<", "MinSVEVectorSize", "&&", "isPowerOf2_32", "(", "MinElts", ")", "&&", "(", "!", "Subtarget", "->", "isNeonAvailable", "(", ")", "||", "VecSize", ">", "<NUM_LIT>", ")", ")", ")", "{", "UseScalable", "=", "true", ";", "return", "true", ";", "}", "}", "return", "Subtarget", "->", "isNeonAvailable", "(", ")", "&&", "(", "VecSize", "==", "<NUM_LIT>", "||", "VecSize", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", ";", "}" ]

[ "Returns", "whether", "or", "not", "generating", "a", "interleaved", "load/store", "intrinsic", "for", "this", "type", "will", "be", "legal", "." ]

GCC

rs6000

CPP

program_repair

CPU

613,675

[ "<FIXS>", "||", "mode", "==", "DCmode", "||", "mode", "==", "TFmode", "||", "mode", "==", "TCmode", ")", ")", ")", ")", "<FIXE>" ]

[ "else", "if", "(", "TARGET_SPE_ABI", "&&", "TARGET_SPE", "&&", "(", "SPE_VECTOR_MODE", "(", "mode", ")", "||", "(", "TARGET_E500_DOUBLE", "&&", "(", "mode", "==", "DFmode", "<BUGS>", "||", "mode", "==", "DCmode", ")", ")", ")", ")", "<BUGE>", "return", "rs6000_spe_function_arg", "(", "cum", ",", "mode", ",", "type", ")", ";", "else", "if", "(", "abi", "==", "ABI_V4", ")" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

613,676

[ "}" ]

[ "bool", "isSramEccOnOrOff", "(", ")", "const", "{", "return", "getSramEccSetting", "(", ")", "==", "TargetIDSetting", "::", "On", "||", "getSramEccSetting", "(", ")", "==", "TargetIDSetting", "::", "Off", ";" ]

GCC

arm

CPP

stmt_completion

CPU

613,677

[ "_", "m64", "a", ",", "_", "_", "m64", "b", ")", "{" ]

[ "static", "_", "_", "inline", "_", "_", "m64", "_", "mm_avg4_pu8", "(", "_" ]

GCC

sparc

CPP

code_generation

CPU

613,678

[ "int", "pic_address_needs_scratch", "(", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", "&&", "!", "SMALL_INT", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "}" ]

[ "Return", "true", "if", "X", "is", "an", "address", "which", "needs", "a", "temporary", "register", "when", "reloaded", "while", "generating", "PIC", "code", "." ]

GCC

mcore

CPP

stmt_completion

MPU

613,679

[ "code", ")", "{" ]

[ "if", "(", "GET_CODE", "(", "op1", ")", "==", "CONST_INT", ")", "{", "int", "val", "=", "INTVAL", "(", "op1", ")", ";", "switch", "(" ]

LLVM

SystemZ

TD

next_suggestion

CPU

613,680

[ "let", "ValueCols", "=", "[", "[", "<STR_LIT>", "]", "]", ";" ]

[ "let", "ColFields", "=", "[", "<STR_LIT>", "]", ";", "let", "KeyCol", "=", "[", "<STR_LIT>", "]", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

613,681

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pv4", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Pv4", ";" ]

GCC

c6x

MD

next_suggestion

VLIW

613,682

[ "<STR_LIT>" ]

[ "(", "unspec", ":", "SI", "[", "(", "not", ":", "SI", "(", "and", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "UNSPEC_ATOMIC", ")", ")", "(", "clobber", "(", "match_scratch", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]

GCC

avr

CPP

code_generation

MPU

613,683

[ "static", "bool", "avr_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "regno", "==", "REG_CC", ")", "return", "mode", "==", "CCmode", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "==", "<NUM_LIT>", ")", "return", "true", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", ">=", "<NUM_LIT>", "&&", "regno", ">=", "REG_X", ")", "return", "false", ";", "return", "!", "(", "regno", "&", "<NUM_LIT>", ")", ";", "}" ]

[ "Returns", "1", "if", "a", "value", "of", "mode", "MODE", "can", "be", "stored", "starting", "with", "hard", "register", "number", "REGNO", ".", "On", "the", "enhanced", "core", ",", "anything", "larger", "than", "1", "byte", "must", "start", "in", "even", "numbered", "register", "for", "``", "movw", "''", "to", "work", "(", "this", "way", "we", "do", "n't", "have", "to", "check", "for", "odd", "registers", "everywhere", ")", "." ]

LLVM

ARM

TD

next_suggestion

CPU

613,684

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qd", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Qn", ";", "bits", "<", "<NUM_LIT>", ">", "Qm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Qd", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "size", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qn", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

GCC

alpha

MD

next_suggestion

MPU

613,685

[ "<STR_LIT>" ]

[ "(", "match_operand", "<NUM_LIT>", ")", ")", "(", "use", "(", "reg", ":", "DI", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "DI", "<NUM_LIT>", ")", ")", "]" ]

LLVM

R600

CPP

stmt_completion

GPU

613,686

[ ",", "Vector", ")", ";" ]

[ "SDValue", "Value", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Index", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "Index", ")", "||", "Vector", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "Op", ";", "Vector", "=", "vectorToVerticalVector", "(", "DAG" ]

LLVM

AMDGPU

CPP

program_repair

GPU

613,687

[ "<FIXS>", "const", "LLT", "S1", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "<FIXE>", "<FIXS>", "const", "RegisterBank", "*", "DstRB", ";", "if", "(", "DstTy", "==", "S1", ")", "{", "DstRB", "=", "SrcRB", ";", "}", "else", "{", "DstRB", "=", "RBI", ".", "getRegBank", "(", "DstReg", ",", "*", "MRI", ",", "TRI", ")", ";", "if", "(", "SrcRB", "!=", "DstRB", ")", "return", "false", ";", "}", "<FIXE>" ]

[ "if", "(", "!", "DstTy", ".", "isScalar", "(", ")", ")", "return", "false", ";", "<BUGS>", "const", "RegisterBank", "*", "DstRB", "=", "RBI", ".", "getRegBank", "(", "DstReg", ",", "*", "MRI", ",", "TRI", ")", ";", "<BUGE>", "const", "RegisterBank", "*", "SrcRB", "=", "RBI", ".", "getRegBank", "(", "SrcReg", ",", "*", "MRI", ",", "TRI", ")", ";", "<BUGS>", "if", "(", "SrcRB", "!=", "DstRB", ")", "return", "false", ";", "<BUGE>", "unsigned", "DstSize", "=", "DstTy", ".", "getSizeInBits", "(", ")", ";", "unsigned", "SrcSize", "=", "SrcTy", ".", "getSizeInBits", "(", ")", ";" ]

GCC

m68k

MD

program_repair

MPU

613,688

[ "<FIXS>", "(", "minus", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "minus", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]

GCC

powerpcspe

CPP

code_generation

CPU

613,689

[ "static", "rtx", "rs6000_finish_function_arg", "(", "machine_mode", "mode", ",", "rtx", "*", "rvec", ",", "int", "k", ")", "{", "gcc_assert", "(", "k", ">=", "<NUM_LIT>", ")", ";", "if", "(", "k", "==", "<NUM_LIT>", ")", "{", "if", "(", "XEXP", "(", "rvec", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", "==", "NULL_RTX", ")", "return", "NULL_RTX", ";", "if", "(", "GET_MODE", "(", "XEXP", "(", "rvec", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ")", "==", "mode", ")", "return", "XEXP", "(", "rvec", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "}", "return", "gen_rtx_PARALLEL", "(", "mode", ",", "gen_rtvec_v", "(", "k", ",", "rvec", ")", ")", ";", "}" ]

[ "RVEC", "is", "a", "vector", "of", "K", "components", "of", "an", "argument", "of", "mode", "MODE", ".", "Construct", "the", "final", "function_arg", "return", "value", "from", "it", "." ]

LLVM

X86

TD

stmt_completion

CPU

613,690

[ "(", "ld_frag", "addr", ":", "$", "src2", ")", ")", ")", ")", ")", "]", ">", ",", "Sched", "<", "[", "sched", ".", "Folded", ",", "ReadAfterLd", "]", ">", ";" ]

[ "def", "rm", ":", "PDI", "<", "opc", ",", "MRMSrcMem", ",", "(", "outs", "RC", ":", "$", "dst", ")", ",", "(", "ins", "RC", ":", "$", "src1", ",", "x86memop", ":", "$", "src2", ")", ",", "!", "if", "(", "Is2Addr", ",", "!", "strconcat", "(", "OpcodeStr", ",", "<STR_LIT>", ")", ",", "!", "strconcat", "(", "OpcodeStr", ",", "<STR_LIT>", ")", ")", ",", "[", "(", "set", "RC", ":", "$", "dst", ",", "(", "vt", "(", "OpNode", "RC", ":", "$", "src1", ",", "(", "bitconvert" ]

LLVM

AMDGPU

CPP

code_generation

GPU

613,691

[ "bool", "SIInstrInfo", "::", "shouldClusterMemOps", "(", "MachineInstr", "&", "FirstLdSt", ",", "MachineInstr", "&", "SecondLdSt", ",", "unsigned", "NumLoads", ")", "const", "{", "const", "MachineOperand", "*", "FirstDst", "=", "nullptr", ";", "const", "MachineOperand", "*", "SecondDst", "=", "nullptr", ";", "if", "(", "(", "isMUBUF", "(", "FirstLdSt", ")", "&&", "isMUBUF", "(", "SecondLdSt", ")", ")", "||", "(", "isMTBUF", "(", "FirstLdSt", ")", "&&", "isMTBUF", "(", "SecondLdSt", ")", ")", "||", "(", "isFLAT", "(", "FirstLdSt", ")", "&&", "isFLAT", "(", "SecondLdSt", ")", ")", ")", "{", "FirstDst", "=", "getNamedOperand", "(", "FirstLdSt", ",", "AMDGPU", "::", "OpName", "::", "vdata", ")", ";", "SecondDst", "=", "getNamedOperand", "(", "SecondLdSt", ",", "AMDGPU", "::", "OpName", "::", "vdata", ")", ";", "}", "else", "if", "(", "isSMRD", "(", "FirstLdSt", ")", "&&", "isSMRD", "(", "SecondLdSt", ")", ")", "{", "FirstDst", "=", "getNamedOperand", "(", "FirstLdSt", ",", "AMDGPU", "::", "OpName", "::", "sdst", ")", ";", "SecondDst", "=", "getNamedOperand", "(", "SecondLdSt", ",", "AMDGPU", "::", "OpName", "::", "sdst", ")", ";", "}", "else", "if", "(", "isDS", "(", "FirstLdSt", ")", "&&", "isDS", "(", "SecondLdSt", ")", ")", "{", "FirstDst", "=", "getNamedOperand", "(", "FirstLdSt", ",", "AMDGPU", "::", "OpName", "::", "vdst", ")", ";", "SecondDst", "=", "getNamedOperand", "(", "SecondLdSt", ",", "AMDGPU", "::", "OpName", "::", "vdst", ")", ";", "}", "if", "(", "!", "FirstDst", "||", "!", "SecondDst", ")", "return", "false", ";", "unsigned", "LoadClusterThreshold", "=", "<NUM_LIT>", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "FirstLdSt", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "MRI", ".", "getRegClass", "(", "FirstDst", "->", "getReg", "(", ")", ")", ";", "return", "(", "NumLoads", "*", "DstRC", "->", "getSize", "(", ")", ")", "<=", "LoadClusterThreshold", ";", "}" ]

[ "Returns", "true", "if", "the", "two", "given", "memory", "operations", "should", "be", "scheduled", "adjacent", "." ]

LLVM

ARM

CPP

stmt_completion

CPU

613,692

[ "getOperand", "(", "i", ")", ";" ]

[ "BitsPerBool", "=", "<NUM_LIT>", ";", "BoolMask", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "NumElts", "==", "<NUM_LIT>", ")", "{", "BitsPerBool", "=", "<NUM_LIT>", ";", "BoolMask", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "NumElts", "==", "<NUM_LIT>", ")", "{", "BitsPerBool", "=", "<NUM_LIT>", ";", "BoolMask", "=", "<NUM_LIT>", ";", "}", "else", "return", "SDValue", "(", ")", ";", "SDValue", "FirstOp", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "FirstOp", ")", "&&", "llvm", "::", "all_of", "(", "llvm", "::", "drop_begin", "(", "Op", "->", "ops", "(", ")", ")", ",", "[", "&", "FirstOp", "]", "(", "const", "SDUse", "&", "U", ")", "{", "return", "U", ".", "get", "(", ")", ".", "isUndef", "(", ")", "||", "U", ".", "get", "(", ")", "==", "FirstOp", ";", "}", ")", ")", "{", "SDValue", "Ext", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND_INREG", ",", "dl", ",", "MVT", "::", "i32", ",", "FirstOp", ",", "DAG", ".", "getValueType", "(", "MVT", "::", "i1", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Ext", ")", ";", "}", "unsigned", "Bits32", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "SDValue", "V", "=", "Op", "." ]

LLVM

AArch64

TD

next_suggestion

CPU

613,693

[ "}" ]

[ "def", "_2D", ":", "N2VCvt_Fx", "<", "<NUM_LIT>", ",", "u", ",", "opcode", ",", "asmop", ",", "<STR_LIT>", ",", "VPR128", ",", "v2f64", ",", "v2i64", ",", "shr_imm64", ",", "IntOp", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

arm

MD

stmt_completion

CPU

613,694

[ "v", ")" ]

[ "rtvec", "v", "=", "rtvec_alloc", "(", "<", "V_mode_nunits", ">", "/", "<NUM_LIT>", ")", "rtx", "t1", "int", "i", "for", "(", "i", "=", "<NUM_LIT>", "RTVEC_ELT", "(", "v", ",", "i", ")", "=", "GEN_INT", "(", "<", "V_mode_nunits", ">", "/", "<NUM_LIT>", "+", "i", ")", "t1", "=", "gen_rtx_PARALLEL", "(", "<", "MODE", ">", "mode", "," ]

GCC

i386

MD

next_suggestion

CPU

613,695

[ "(", "clobber", "(", "reg", ":", "CC", "FLAGS_REG", ")", ")", "]" ]

[ "(", "plus", ":", "SI", "(", "match_operator", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "[", "(", "reg", "FLAGS_REG", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")" ]

LLVM

ARM

CPP

stmt_completion

CPU

613,696

[ ",", "TII", ",", "isT2", ")", ";" ]

[ "unsigned", "OddRegNum", "=", "TRI", "->", "getDwarfRegNum", "(", "OddReg", ",", "false", ")", ";", "bool", "Errata602117", "=", "EvenReg", "==", "BaseReg", "&&", "STI", "->", "isCortexM3", "(", ")", ";", "if", "(", "!", "Errata602117", "&&", "(", "(", "EvenRegNum", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "(", "EvenRegNum", "+", "<NUM_LIT>", ")", "==", "OddRegNum", ")", ")", "return", "false", ";", "MachineBasicBlock", "::", "iterator", "NewBBI", "=", "MBBI", ";", "bool", "isT2", "=", "Opcode", "==", "ARM", "::", "t2LDRDi8", "||", "Opcode", "==", "ARM", "::", "t2STRDi8", ";", "bool", "isLd", "=", "Opcode", "==", "ARM", "::", "LDRD", "||", "Opcode", "==", "ARM", "::", "t2LDRDi8", ";", "bool", "EvenDeadKill", "=", "isLd", "?", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ":", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "bool", "EvenUndef", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isUndef", "(", ")", ";", "bool", "OddDeadKill", "=", "isLd", "?", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ":", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "bool", "OddUndef", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isUndef", "(", ")", ";", "bool", "BaseKill", "=", "BaseOp", ".", "isKill", "(", ")", ";", "bool", "BaseUndef", "=", "BaseOp", ".", "isUndef", "(", ")", ";", "bool", "OffKill", "=", "isT2", "?", "false", ":", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "bool", "OffUndef", "=", "isT2", "?", "false", ":", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isUndef", "(", ")", ";", "int", "OffImm", "=", "getMemoryOpOffset", "(", "MI", ")", ";", "unsigned", "PredReg", "=", "<NUM_LIT>", ";", "<STR_LIT>", "::", "<STR_LIT>", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "if", "(", "OddRegNum", ">", "EvenRegNum", "&&", "OffImm", "==", "<NUM_LIT>", ")", "{", "unsigned", "NewOpc", "=", "(", "isLd", ")", "?", "(", "isT2", "?", "ARM", "::", "t2LDMIA", ":", "ARM", "::", "LDMIA", ")", ":", "(", "isT2", "?", "ARM", "::", "t2STMIA", ":", "ARM", "::", "STMIA", ")", ";", "if", "(", "isLd", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "EvenReg", ",", "getDefRegState", "(", "isLd", ")", "|", "getDeadRegState", "(", "EvenDeadKill", ")", ")", ".", "addReg", "(", "OddReg", ",", "getDefRegState", "(", "isLd", ")", "|", "getDeadRegState", "(", "OddDeadKill", ")", ")", ";", "++", "NumLDRD2LDM", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "EvenReg", ",", "getKillRegState", "(", "EvenDeadKill", ")", "|", "getUndefRegState", "(", "EvenUndef", ")", ")", ".", "addReg", "(", "OddReg", ",", "getKillRegState", "(", "OddDeadKill", ")", "|", "getUndefRegState", "(", "OddUndef", ")", ")", ";", "++", "NumSTRD2STM", ";", "}", "NewBBI", "=", "llvm", "::", "prior", "(", "MBBI", ")", ";", "}", "else", "{", "unsigned", "NewOpc", "=", "(", "isLd", ")", "?", "(", "isT2", "?", "(", "OffImm", "<", "<NUM_LIT>", "?", "ARM", "::", "t2LDRi8", ":", "ARM", "::", "t2LDRi12", ")", ":", "ARM", "::", "LDRi12", ")", ":", "(", "isT2", "?", "(", "OffImm", "<", "<NUM_LIT>", "?", "ARM", "::", "t2STRi8", ":", "ARM", "::", "t2STRi12", ")", ":", "ARM", "::", "STRi12", ")", ";", "unsigned", "NewOpc2", "=", "(", "isLd", ")", "?", "(", "isT2", "?", "(", "OffImm", "+", "<NUM_LIT>", "<", "<NUM_LIT>", "?", "ARM", "::", "t2LDRi8", ":", "ARM", "::", "t2LDRi12", ")", ":", "ARM", "::", "LDRi12", ")", ":", "(", "isT2", "?", "(", "OffImm", "+", "<NUM_LIT>", "<", "<NUM_LIT>", "?", "ARM", "::", "t2STRi8", ":", "ARM", "::", "t2STRi12", ")", ":", "ARM", "::", "STRi12", ")", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "isLd", "&&", "(", "BaseKill", "||", "OffKill", ")", "&&", "(", "TRI", "->", "regsOverlap", "(", "EvenReg", ",", "BaseReg", ")", ")", ")", "{", "assert", "(", "!", "TRI", "->", "regsOverlap", "(", "OddReg", ",", "BaseReg", ")", ")", ";", "InsertLDR_STR", "(", "MBB", ",", "MBBI", ",", "OffImm", "+", "<NUM_LIT>", ",", "isLd", ",", "dl", ",", "NewOpc2", ",", "OddReg", ",", "OddDeadKill", ",", "false", ",", "BaseReg", ",", "false", ",", "BaseUndef", ",", "false", ",", "OffUndef", ",", "Pred", ",", "PredReg", ",", "TII", ",", "isT2", ")", ";", "NewBBI", "=", "llvm", "::", "prior", "(", "MBBI", ")", ";", "InsertLDR_STR", "(", "MBB", ",", "MBBI", ",", "OffImm", ",", "isLd", ",", "dl", ",", "NewOpc", ",", "EvenReg", ",", "EvenDeadKill", ",", "false", ",", "BaseReg", ",", "BaseKill", ",", "BaseUndef", ",", "OffKill", ",", "OffUndef", ",", "Pred", ",", "PredReg", ",", "TII", ",", "isT2", ")", ";", "}", "else", "{", "if", "(", "OddReg", "==", "EvenReg", "&&", "EvenDeadKill", ")", "{", "EvenDeadKill", "=", "false", ";", "OddDeadKill", "=", "true", ";", "}", "if", "(", "EvenReg", "==", "BaseReg", ")", "EvenDeadKill", "=", "false", ";", "InsertLDR_STR", "(", "MBB", ",", "MBBI", ",", "OffImm", ",", "isLd", ",", "dl", ",", "NewOpc", ",", "EvenReg", ",", "EvenDeadKill", ",", "EvenUndef", ",", "BaseReg", ",", "false", ",", "BaseUndef", ",", "false", ",", "OffUndef", ",", "Pred", ",", "PredReg" ]

GCC

pdp10

CPP

next_suggestion

MPU

613,697

[ "}" ]

[ "flag_reorder_blocks", "=", "<NUM_LIT>", ";", "flag_inline_functions", "=", "<NUM_LIT>", ";", "flag_rename_registers", "=", "<NUM_LIT>", ";", "}", "if", "(", "pdp10_cpu", ")", "{", "pdp10_arch", "=", "pdp10_cpu", ";", "pdp10_tune", "=", "pdp10_cpu", ";", "}", "pdp10_arch", "=", "normalize_cpu_name", "(", "pdp10_arch", ")", ";", "pdp10_tune", "=", "normalize_cpu_name", "(", "pdp10_tune", ")", ";", "if", "(", "pdp10_arch", "||", "pdp10_tune", ")", "{", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "cpu_table", ")", ";", "i", "++", ")", "{", "if", "(", "pdp10_arch", "&&", "strcmp", "(", "pdp10_arch", ",", "cpu_table", "[", "i", "]", ".", "name", ")", "==", "<NUM_LIT>", ")", "{", "target_flags", "=", "(", "target_flags", "&", "~", "CPU_MASK", ")", "|", "cpu_table", "[", "i", "]", ".", "cpu", ";", "target_flags", "|=", "cpu_table", "[", "i", "]", ".", "enable", ";", "target_flags", "&=", "~", "cpu_table", "[", "i", "]", ".", "disable", ";", "}", "if", "(", "pdp10_tune", "&&", "strcmp", "(", "pdp10_tune", ",", "cpu_table", "[", "i", "]", ".", "name", ")", "==", "<NUM_LIT>", ")", "target_tune", "=", "cpu_table", "[", "i", "]", ".", "cpu", ";", "}", "}", "if", "(", "pdp10_arch", "&&", "TARGET_CPU", "==", "<NUM_LIT>", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", "Unknown CPU: %s\\n", "<STR_LIT>", ",", "pdp10_arch", ")", ";", "if", "(", "pdp10_tune", "&&", "target_tune", "==", "<NUM_LIT>", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", "Unknown CPU: %s\\n", "<STR_LIT>", ",", "pdp10_tune", ")", ";", "if", "(", "TARGET_CPU", "==", "<NUM_LIT>", ")", "target_flags", "=", "(", "target_flags", "&", "~", "CPU_MASK", ")", "|", "CPU_XKL1", ";", "if", "(", "target_tune", "==", "<NUM_LIT>", ")", "target_tune", "=", "CPU_XKL1", ";", "if", "(", "(", "target_flags", "&", "OPT_EXTENDED", ")", "&&", "(", "target_flags", "&", "OPT_UNEXTENDED", ")", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", "Can't use -mextended and -munextended at the same time\\n", "<STR_LIT>", ")", ";", "if", "(", "target_flags", "&", "OPT_EXTENDED", ")", "target_flags", "|=", "CPU_EXTENDED", ";", "if", "(", "target_flags", "&", "OPT_UNEXTENDED", ")", "target_flags", "&=", "~", "CPU_EXTENDED", ";", "if", "(", "pdp10_model", ")", "{", "if", "(", "strcmp", "(", "pdp10_model", ",", "<STR_LIT>", "small", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "target_model", "=", "MODEL_SMALL", ";", "else", "if", "(", "strcmp", "(", "pdp10_model", ",", "<STR_LIT>", "smallish", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "target_model", "=", "MODEL_SMALLISH", ";", "else", "if", "(", "strcmp", "(", "pdp10_model", ",", "<STR_LIT>", "medium", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "target_model", "=", "MODEL_MEDIUM", ";", "else", "if", "(", "strcmp", "(", "pdp10_model", ",", "<STR_LIT>", "large", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "target_model", "=", "MODEL_LARGE", ";", "else", "fprintf", "(", "stderr", ",", "<STR_LIT>", "Unknown code model: %s\\n", "<STR_LIT>", ",", "pdp10_model", ")", ";", "}", "if", "(", "target_model", "==", "MODEL_NONE", ")", "{", "if", "(", "TARGET_EXTENDED", ")", "{", "if", "(", "TARGET_XKL1", "||", "TARGET_XKL2", ")", "target_model", "=", "MODEL_SMALLISH", ";", "else", "target_model", "=", "MODEL_LARGE", ";", "}", "else", "target_model", "=", "MODEL_SMALL", ";", "}", "if", "(", "TARGET_EXTENDED", ")", "{", "if", "(", "!", "pdp10_text_psect", ")", "pdp10_text_psect", "=", "(", "char", "*", ")", "<STR_LIT>", ".text", "<STR_LIT>", ";", "pdp10_text_section_asm_op", "=", "xmalloc", "(", "<NUM_LIT>", "+", "strlen", "(", "pdp10_text_psect", ")", ")", ";", "sprintf", "(", "pdp10_text_section_asm_op", ",", "<STR_LIT>", "\\t.PSECT %s/ronly", "<STR_LIT>", ",", "pdp10_text_psect", ")", ";", "if", "(", "!", "pdp10_rodata_psect", ")", "pdp10_rodata_psect", "=", "(", "char", "*", ")", "<STR_LIT>", ".rodata", "<STR_LIT>", ";", "pdp10_rodata_section_asm_op", "=", "xmalloc", "(", "<NUM_LIT>", "+", "strlen", "(", "pdp10_rodata_psect", ")", ")", ";", "sprintf", "(", "pdp10_rodata_section_asm_op", ",", "<STR_LIT>", "\\t.PSECT %s/ronly", "<STR_LIT>", ",", "pdp10_rodata_psect", ")", ";", "if", "(", "!", "pdp10_data_psect", ")", "pdp10_data_psect", "=", "(", "char", "*", ")", "<STR_LIT>", ".data", "<STR_LIT>", ";", "pdp10_data_section_asm_op", "=", "xmalloc", "(", "<NUM_LIT>", "+", "strlen", "(", "pdp10_data_psect", ")", ")", ";", "sprintf", "(", "pdp10_data_section_asm_op", ",", "<STR_LIT>", "\\t.PSECT %s", "<STR_LIT>", ",", "pdp10_data_psect", ")", ";", "if", "(", "!", "pdp10_bss_psect", ")", "pdp10_bss_psect", "=", "(", "char", "*", ")", "<STR_LIT>", ".bss", "<STR_LIT>", ";", "pdp10_bss_section_asm_op", "=", "xmalloc", "(", "<NUM_LIT>", "+", "strlen", "(", "pdp10_bss_psect", ")", ")", ";", "sprintf", "(", "pdp10_bss_section_asm_op", ",", "<STR_LIT>", "\\t.PSECT %s", "<STR_LIT>", ",", "pdp10_bss_psect", ")", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

613,698

[ "return", "HasHi", ";" ]

[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "SDValue", "Arg", "=", "N", "->", "getOperand", "(", "i", ")", ";", "if", "(", "Arg", ".", "getOpcode", "(", ")", "==", "ISD", "::", "UNDEF", ")", "continue", ";", "assert", "(", "isa", "<", "ConstantSDNode", ">", "(", "Arg", ")", "&&", "<STR_LIT>", "Invalid VECTOR_SHUFFLE mask!", "<STR_LIT>", ")", ";", "unsigned", "Val", "=", "cast", "<", "ConstantSDNode", ">", "(", "Arg", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Val", "!=", "<NUM_LIT>", ")", "return", "false", ";", "}", "bool", "HasHi", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "SDValue", "Arg", "=", "N", "->", "getOperand", "(", "i", ")", ";", "if", "(", "Arg", ".", "getOpcode", "(", ")", "==", "ISD", "::", "UNDEF", ")", "continue", ";", "assert", "(", "isa", "<", "ConstantSDNode", ">", "(", "Arg", ")", "&&", "<STR_LIT>", "Invalid VECTOR_SHUFFLE mask!", "<STR_LIT>", ")", ";", "unsigned", "Val", "=", "cast", "<", "ConstantSDNode", ">", "(", "Arg", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Val", "!=", "<NUM_LIT>", ")", "return", "false", ";", "HasHi", "=", "true", ";", "}" ]

GCC

c6x

CPP

code_generation

VLIW

613,699

[ "static", "bool", "get_unit_operand_masks", "(", "rtx_insn", "*", "insn", ",", "unsigned", "int", "*", "pmask1", ",", "unsigned", "int", "*", "pmask2", ")", "{", "enum", "attr_op_pattern", "op_pat", ";", "if", "(", "recog_memoized", "(", "insn", ")", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "COND_EXEC", ")", "return", "false", ";", "extract_insn", "(", "insn", ")", ";", "op_pat", "=", "get_attr_op_pattern", "(", "insn", ")", ";", "if", "(", "op_pat", "==", "OP_PATTERN_DT", ")", "{", "gcc_assert", "(", "recog_data", ".", "n_operands", "==", "<NUM_LIT>", ")", ";", "*", "pmask1", "=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "*", "pmask2", "=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "return", "true", ";", "}", "else", "if", "(", "op_pat", "==", "OP_PATTERN_TD", ")", "{", "gcc_assert", "(", "recog_data", ".", "n_operands", "==", "<NUM_LIT>", ")", ";", "*", "pmask1", "=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "*", "pmask2", "=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "return", "true", ";", "}", "else", "if", "(", "op_pat", "==", "OP_PATTERN_SXS", ")", "{", "gcc_assert", "(", "recog_data", ".", "n_operands", "==", "<NUM_LIT>", ")", ";", "*", "pmask1", "=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "|", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";", "*", "pmask2", "=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "return", "true", ";", "}", "else", "if", "(", "op_pat", "==", "OP_PATTERN_SX", ")", "{", "gcc_assert", "(", "recog_data", ".", "n_operands", "==", "<NUM_LIT>", ")", ";", "*", "pmask1", "=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "*", "pmask2", "=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "return", "true", ";", "}", "else", "if", "(", "op_pat", "==", "OP_PATTERN_SSX", ")", "{", "gcc_assert", "(", "recog_data", ".", "n_operands", "==", "<NUM_LIT>", ")", ";", "*", "pmask1", "=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "|", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";", "*", "pmask2", "=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "return", "true", ";", "}", "return", "false", ";", "}" ]

[ "Examine", "INSN", ",", "and", "store", "in", "PMASK1", "and", "PMASK2", "bitmasks", "that", "represent", "the", "operands", "that", "are", "involved", "in", "the", "(", "up", "to", ")", "two", "reservations", ",", "as", "found", "by", "get_unit_reqs", ".", "Return", "true", "if", "we", "did", "this", "successfully", ",", "false", "if", "we", "could", "n't", "identify", "what", "to", "do", "with", "INSN", "." ]