Compiler_Type
stringclasses 2
values | Target
stringclasses 176
values | Programming Language
stringclasses 3
values | Task
stringclasses 4
values | Target_Type
stringclasses 7
values | Idx
int64 0
636k
| Ground_Truth
listlengths 0
2.32k
| Input
listlengths 1
1.02k
|
|---|---|---|---|---|---|---|---|
GCC
|
arm
|
CPP
|
stmt_completion
|
CPU
| 613,500 |
[
"_",
"_",
"b",
")",
")",
";"
] |
[
"return",
"(",
"uint16x4_t",
")",
"(",
"vabs_f16",
"(",
"_",
"_",
"a",
")",
"<=",
"vabs_f16",
"("
] |
GCC
|
mips
|
MD
|
program_repair
|
CPU
| 613,501 |
[
"<FIXS>",
"<STR_LIT>",
"<FIXE>"
] |
[
"(",
"set",
"(",
"reg",
":",
"CCDSP",
"CCDSP_OU_REGNUM",
")",
"(",
"unspec",
":",
"CCDSP",
"[",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"match_dup",
"<NUM_LIT>",
")",
"]",
"UNSPEC_DPAQX_S_W_PH",
")",
")",
"]",
")",
"]",
"<BUGS>",
"<STR_LIT>",
"<BUGE>",
"<STR_LIT>",
"[",
"(",
"set_attr",
"<STR_LIT>",
"\t",
"<STR_LIT>",
")",
"(",
"set_attr",
"<STR_LIT>",
"\t",
"<STR_LIT>",
")",
"]",
")"
] |
LLVM
|
SystemZ
|
CPP
|
stmt_completion
|
CPU
| 613,502 |
[
"MatchOperand_Success",
";"
] |
[
"Register",
"Reg",
";",
"if",
"(",
"parseRegister",
"(",
"Reg",
",",
"Group",
",",
"Regs",
")",
")",
"return",
"MatchOperand_ParseFail",
";",
"Operands",
".",
"push_back",
"(",
"SystemZOperand",
"::",
"createReg",
"(",
"Kind",
",",
"Reg",
".",
"Num",
",",
"Reg",
".",
"StartLoc",
",",
"Reg",
".",
"EndLoc",
")",
")",
";",
"return"
] |
LLVM
|
ARM64
|
TD
|
next_suggestion
|
CPU
| 613,503 |
[
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"Rm",
";"
] |
[
"class",
"BaseBaseAddSubCarry",
"<",
"bit",
"isSub",
",",
"RegisterClass",
"regtype",
",",
"string",
"asm",
",",
"list",
"<",
"dag",
">",
"pattern",
">",
":",
"I",
"<",
"(",
"outs",
"regtype",
":",
"$",
"Rd",
")",
",",
"(",
"ins",
"regtype",
":",
"$",
"Rn",
",",
"regtype",
":",
"$",
"Rm",
")",
",",
"asm",
",",
"<STR_LIT>",
",",
"<STR_LIT>",
",",
"pattern",
">",
",",
"Sched",
"<",
"[",
"WriteI",
"]",
">",
"{",
"let",
"Uses",
"=",
"[",
"CPSR",
"]",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"Rd",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"Rn",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"Rm",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"isSub",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";"
] |
GCC
|
iq2000
|
MD
|
next_suggestion
|
CPU
| 613,504 |
[
"<STR_LIT>"
] |
[
"(",
"ior",
":",
"SI",
"(",
"match_operand",
":",
"SI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"match_operand",
":",
"SI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
")",
"]"
] |
LLVM
|
Patmos
|
CPP
|
next_suggestion
|
VLIW
| 613,505 |
[
"}"
] |
[
"if",
"(",
"BottomBundleMIs",
".",
"size",
"(",
")",
">",
"<NUM_LIT>",
")",
"{",
"MachineBasicBlock",
"::",
"instr_iterator",
"MI",
"=",
"*",
"CurrentBottom",
";",
"for",
"(",
";",
"MI",
"!=",
"*",
"BottomBundleMIs",
".",
"back",
"(",
")",
";",
"MI",
"++",
")",
"{",
"MI",
"->",
"bundleWithSucc",
"(",
")",
";",
"}",
"NumBundled",
"++",
";",
"}",
"else",
"{",
"NumNotBundled",
"++",
";",
"}",
"BottomBundleMIs",
".",
"clear",
"(",
")",
";"
] |
LLVM
|
X86
|
CPP
|
program_repair
|
CPU
| 613,506 |
[
"<FIXS>",
"SMLoc",
"Loc",
"=",
"Tok",
".",
"getLoc",
"(",
")",
";",
"if",
"(",
"!",
"ParseRegister",
"(",
"TmpReg",
",",
"Loc",
",",
"End",
")",
")",
"{",
"<FIXE>"
] |
[
"}",
"case",
"AsmToken",
"::",
"Identifier",
":",
"{",
"<BUGS>",
"if",
"(",
"!",
"ParseRegister",
"(",
"TmpReg",
",",
"Start",
",",
"End",
")",
")",
"{",
"<BUGE>",
"SM",
".",
"onRegister",
"(",
"TmpReg",
")",
";",
"UpdateLocLex",
"=",
"false",
";",
"break",
";"
] |
GCC
|
i386
|
CPP
|
stmt_completion
|
CPU
| 613,507 |
[
"_",
"mm512_mask_prefetch_i64gather_pd",
"(",
"_",
"_",
"m512i",
"index",
",",
"_",
"_",
"mmask8",
"mask",
",",
"void",
"*",
"addr",
",",
"int",
"scale",
",",
"int",
"hint",
")",
"{"
] |
[
"extern",
"_",
"_",
"inline",
"void",
"_",
"_",
"attribute__",
"(",
"(",
"_",
"_",
"gnu_inline__",
",",
"_",
"_",
"always_inline__",
",",
"_",
"_",
"artificial__",
")",
")"
] |
GCC
|
rs6000
|
CPP
|
next_suggestion
|
CPU
| 613,508 |
[
"}"
] |
[
"static",
"_",
"_",
"inline",
"qword",
"si_mpyhhu",
"(",
"qword",
"a",
",",
"qword",
"b",
")",
"{",
"return",
"(",
"(",
"qword",
")",
"(",
"vec_mule",
"(",
"(",
"vec_ushort8",
")",
"(",
"a",
")",
",",
"(",
"vec_ushort8",
")",
"(",
"b",
")",
")",
")",
")",
";"
] |
LLVM
|
Hexagon
|
CPP
|
stmt_completion
|
DSP
| 613,509 |
[
"=",
"Hexagon",
"::",
"V6_vcombine",
";"
] |
[
"unsigned",
"NewOpc",
";",
"if",
"(",
"Hexagon",
"::",
"DoubleRegsRegClass",
".",
"contains",
"(",
"DoubleDestReg",
")",
")",
"{",
"NewOpc",
"=",
"Hexagon",
"::",
"A2_combinew",
";",
"}",
"else",
"if",
"(",
"Hexagon",
"::",
"VecDblRegsRegClass",
".",
"contains",
"(",
"DoubleDestReg",
")",
")",
"{",
"assert",
"(",
"ST",
"->",
"useHVXOps",
"(",
")",
")",
";",
"if",
"(",
"ST",
"->",
"useHVXSglOps",
"(",
")",
")",
"NewOpc"
] |
LLVM
|
AArch64
|
TD
|
stmt_completion
|
CPU
| 613,510 |
[
"=",
"<NUM_LIT>",
";"
] |
[
"def",
"KryoWrite_3cyc_LS_258ln",
":",
"SchedWriteRes",
"<",
"[",
"KryoUnitLS",
"]",
">",
"{",
"let",
"Latency",
"=",
"<NUM_LIT>",
";",
"let",
"NumMicroOps"
] |
LLVM
|
X86
|
CPP
|
stmt_completion
|
CPU
| 613,511 |
[
")",
";"
] |
[
"EVT",
"VT",
"=",
"cast",
"<",
"AtomicSDNode",
">",
"(",
"Node",
")",
"->",
"getMemoryVT",
"(",
")",
";",
"SDValue",
"Zero",
"=",
"DAG",
".",
"getConstant",
"(",
"<NUM_LIT>",
",",
"VT",
")",
";",
"SDValue",
"Swap",
"=",
"DAG",
".",
"getAtomic",
"(",
"ISD",
"::",
"ATOMIC_CMP_SWAP",
",",
"dl",
",",
"VT",
",",
"Node",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
",",
"Node",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
",",
"Zero",
",",
"Zero",
",",
"cast",
"<",
"AtomicSDNode",
">",
"(",
"Node",
")",
"->",
"getMemOperand",
"(",
")",
",",
"cast",
"<",
"AtomicSDNode",
">",
"(",
"Node",
")",
"->",
"getOrdering",
"(",
")",
",",
"cast",
"<",
"AtomicSDNode",
">",
"(",
"Node",
")",
"->",
"getOrdering",
"(",
")",
",",
"cast",
"<",
"AtomicSDNode",
">",
"(",
"Node",
")",
"->",
"getSynchScope",
"(",
")",
")",
";",
"Results",
".",
"push_back",
"(",
"Swap",
".",
"getValue",
"(",
"<NUM_LIT>",
")",
")",
";",
"Results",
".",
"push_back",
"(",
"Swap",
".",
"getValue",
"(",
"<NUM_LIT>",
")"
] |
LLVM
|
Hexagon
|
TD
|
stmt_completion
|
DSP
| 613,512 |
[
"CS",
"]",
";"
] |
[
"let",
"hasNewValue",
"=",
"<NUM_LIT>",
";",
"let",
"opNewValue",
"=",
"<NUM_LIT>",
";",
"let",
"addrMode",
"=",
"PostInc",
";",
"let",
"accessSize",
"=",
"HalfWordAccess",
";",
"let",
"mayLoad",
"=",
"<NUM_LIT>",
";",
"let",
"Uses",
"=",
"["
] |
LLVM
|
X86
|
CPP
|
stmt_completion
|
CPU
| 613,513 |
[
")",
"InsertExtractCost",
"+=",
"getVectorInstrCost",
"(",
"Instruction",
"::",
"ExtractElement",
",",
"SrcVTy",
",",
"i",
")",
";"
] |
[
"MaskUnpackCost",
"=",
"getScalarizationOverhead",
"(",
"MaskTy",
",",
"DemandedElts",
",",
"false",
",",
"true",
")",
";",
"int",
"ScalarCompareCost",
"=",
"getCmpSelInstrCost",
"(",
"Instruction",
"::",
"ICmp",
",",
"Type",
"::",
"getInt1Ty",
"(",
"SrcVTy",
"->",
"getContext",
"(",
")",
")",
",",
"nullptr",
",",
"CostKind",
")",
";",
"int",
"BranchCost",
"=",
"getCFInstrCost",
"(",
"Instruction",
"::",
"Br",
",",
"CostKind",
")",
";",
"MaskUnpackCost",
"+=",
"VF",
"*",
"(",
"BranchCost",
"+",
"ScalarCompareCost",
")",
";",
"}",
"int",
"MemoryOpCost",
"=",
"VF",
"*",
"getMemoryOpCost",
"(",
"Opcode",
",",
"SrcVTy",
"->",
"getScalarType",
"(",
")",
",",
"MaybeAlign",
"(",
"Alignment",
")",
",",
"AddressSpace",
",",
"CostKind",
")",
";",
"int",
"InsertExtractCost",
"=",
"<NUM_LIT>",
";",
"if",
"(",
"Opcode",
"==",
"Instruction",
"::",
"Load",
")",
"for",
"(",
"unsigned",
"i",
"=",
"<NUM_LIT>",
";",
"i",
"<",
"VF",
";",
"++",
"i",
")",
"InsertExtractCost",
"+=",
"getVectorInstrCost",
"(",
"Instruction",
"::",
"InsertElement",
",",
"SrcVTy",
",",
"i",
")",
";",
"else",
"for",
"(",
"unsigned",
"i",
"=",
"<NUM_LIT>",
";",
"i",
"<",
"VF",
";",
"++",
"i"
] |
GCC
|
m68k
|
MD
|
next_suggestion
|
MPU
| 613,514 |
[
"(",
"ashiftrt",
":",
"SI",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"const_int",
"<NUM_LIT>",
")",
")",
")"
] |
[
"(",
"const_int",
"<NUM_LIT>",
")",
")",
")",
"]",
"<STR_LIT>",
"[",
"(",
"set",
"(",
"strict_low_part",
"(",
"subreg",
":",
"QI",
"(",
"match_dup",
"<NUM_LIT>",
")",
"<NUM_LIT>",
")",
")",
"(",
"subreg",
":",
"QI",
"(",
"match_dup",
"<NUM_LIT>",
")",
"<NUM_LIT>",
")",
")",
"(",
"set",
"(",
"match_dup",
"<NUM_LIT>",
")"
] |
LLVM
|
AArch64
|
CPP
|
next_suggestion
|
CPU
| 613,515 |
[
"}"
] |
[
"if",
"(",
"Op",
".",
"getValueType",
"(",
")",
".",
"isScalableVector",
"(",
")",
")",
"return",
"LowerToPredicatedOp",
"(",
"Op",
",",
"DAG",
",",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
";",
"bool",
"IsStrict",
"=",
"Op",
"->",
"isStrictFPOpcode",
"(",
")",
";",
"SDValue",
"SrcVal",
"=",
"Op",
".",
"getOperand",
"(",
"IsStrict",
"?",
"<NUM_LIT>",
":",
"<NUM_LIT>",
")",
";",
"EVT",
"SrcVT",
"=",
"SrcVal",
".",
"getValueType",
"(",
")",
";",
"if",
"(",
"SrcVT",
"!=",
"MVT",
"::",
"f128",
")",
"{",
"if",
"(",
"useSVEForFixedLengthVectorVT",
"(",
"SrcVT",
")",
")",
"return",
"SDValue",
"(",
")",
";",
"return",
"Op",
";"
] |
GCC
|
rs6000
|
MD
|
program_repair
|
CPU
| 613,516 |
[
"<FIXS>",
"[",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"]",
")",
"<FIXE>"
] |
[
"(",
"match_operand",
":",
"SI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
")",
"]",
"<STR_LIT>",
"<STR_LIT>",
"<BUGS>",
"[",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"]",
")",
"<BUGE>",
"(",
"define_insn",
"<STR_LIT>",
"[",
"(",
"set",
"(",
"match_operand",
":",
"CC",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")"
] |
LLVM
|
AMDGPU
|
CPP
|
next_suggestion
|
GPU
| 613,517 |
[
"return",
"Cost",
";"
] |
[
"auto",
"Size",
"=",
"DL",
".",
"getTypeSizeInBits",
"(",
"Ty",
")",
";",
"if",
"(",
"Size",
"<=",
"<NUM_LIT>",
")",
"return",
"Cost",
";",
"Cost",
".",
"first",
"+=",
"(",
"Size",
"+",
"<NUM_LIT>",
")",
"/",
"<NUM_LIT>",
";"
] |
GCC
|
i386
|
MD
|
next_suggestion
|
CPU
| 613,518 |
[
"<STR_LIT>",
")"
] |
[
"(",
"define_register_constraint",
"<STR_LIT>",
"<STR_LIT>"
] |
LLVM
|
Hexagon
|
TD
|
next_suggestion
|
DSP
| 613,519 |
[
"let",
"opNewValue",
"=",
"<NUM_LIT>",
";"
] |
[
"def",
"L2_ploadruht_zomap",
":",
"HInst",
"<",
"(",
"outs",
"IntRegs",
":",
"$",
"Rd32",
")",
",",
"(",
"ins",
"PredRegs",
":",
"$",
"Pt4",
",",
"IntRegs",
":",
"$",
"Rs32",
")",
",",
"<STR_LIT>",
",",
"tc_5ef37dc4",
",",
"TypeMAPPING",
">",
"{",
"let",
"hasNewValue",
"=",
"<NUM_LIT>",
";"
] |
LLVM
|
X86
|
TD
|
program_repair
|
CPU
| 613,520 |
[
"<FIXS>",
"SSE_PSHUFB",
",",
"<NUM_LIT>",
">",
",",
"VEX_4V",
",",
"VEX_L",
",",
"VEX_WIG",
";",
"<FIXE>",
"<FIXS>",
"SSE_PMADD",
",",
"<NUM_LIT>",
">",
",",
"VEX_4V",
",",
"VEX_L",
",",
"VEX_WIG",
";",
"<FIXE>",
"<FIXS>",
"SSE_PMULHRSW",
",",
"<NUM_LIT>",
">",
",",
"VEX_4V",
",",
"VEX_L",
",",
"VEX_WIG",
";",
"<FIXE>",
"<FIXS>",
"SSE_PHADDSUBW",
",",
"<NUM_LIT>",
">",
",",
"VEX_4V",
",",
"VEX_L",
",",
"VEX_WIG",
";",
"<FIXE>",
"<FIXS>",
"SSE_PHADDSUBW",
",",
"<NUM_LIT>",
">",
",",
"VEX_4V",
",",
"VEX_L",
",",
"VEX_WIG",
";",
"<FIXE>",
"<FIXS>",
"SSE_PHADDSUBW",
",",
"<NUM_LIT>",
">",
",",
"VEX_4V",
",",
"VEX_L",
",",
"VEX_WIG",
";",
"<FIXE>",
"<FIXS>",
"WriteVecALU",
">",
",",
"VEX_4V",
",",
"VEX_L",
",",
"VEX_WIG",
";",
"<FIXE>",
"<FIXS>",
"WriteVecALU",
">",
",",
"VEX_4V",
",",
"VEX_L",
",",
"VEX_WIG",
";",
"<FIXE>",
"<FIXS>",
"WriteVecALU",
">",
",",
"VEX_4V",
",",
"VEX_L",
",",
"VEX_WIG",
";",
"<FIXE>",
"<FIXS>",
"WriteVecALU",
">",
",",
"VEX_4V",
",",
"VEX_L",
",",
"VEX_WIG",
";",
"<FIXE>",
"<FIXS>",
"WriteVecALU",
">",
",",
"VEX_4V",
",",
"VEX_L",
",",
"VEX_WIG",
";",
"<FIXE>"
] |
[
"let",
"isCommutable",
"=",
"<NUM_LIT>",
"in",
"{",
"defm",
"VPSHUFBY",
":",
"SS3I_binop_rm",
"<NUM_LIT>",
",",
"<STR_LIT>",
",",
"X86pshufb",
",",
"v32i8",
",",
"v32i8",
",",
"VR256",
",",
"loadv4i64",
",",
"i256mem",
",",
"<BUGS>",
"SSE_PSHUFB",
",",
"<NUM_LIT>",
">",
",",
"VEX_4V",
",",
"VEX_L",
";",
"<BUGE>",
"defm",
"VPMADDUBSWY",
":",
"SS3I_binop_rm",
"<NUM_LIT>",
",",
"<STR_LIT>",
",",
"X86vpmaddubsw",
",",
"v16i16",
",",
"v32i8",
",",
"VR256",
",",
"loadv4i64",
",",
"i256mem",
",",
"<BUGS>",
"SSE_PMADD",
",",
"<NUM_LIT>",
">",
",",
"VEX_4V",
",",
"VEX_L",
";",
"<BUGE>",
"}",
"defm",
"VPMULHRSWY",
":",
"SS3I_binop_rm",
"<NUM_LIT>",
",",
"<STR_LIT>",
",",
"X86mulhrs",
",",
"v16i16",
",",
"v16i16",
",",
"VR256",
",",
"loadv4i64",
",",
"i256mem",
",",
"<BUGS>",
"SSE_PMULHRSW",
",",
"<NUM_LIT>",
">",
",",
"VEX_4V",
",",
"VEX_L",
";",
"<BUGE>",
"}",
"let",
"ImmT",
"=",
"NoImm",
",",
"Predicates",
"=",
"[",
"HasAVX2",
"]",
"in",
"{",
"let",
"isCommutable",
"=",
"<NUM_LIT>",
"in",
"{",
"defm",
"VPHADDWY",
":",
"SS3I_binop_rm",
"<NUM_LIT>",
",",
"<STR_LIT>",
",",
"X86hadd",
",",
"v16i16",
",",
"v16i16",
",",
"VR256",
",",
"loadv4i64",
",",
"i256mem",
",",
"<BUGS>",
"SSE_PHADDSUBW",
",",
"<NUM_LIT>",
">",
",",
"VEX_4V",
",",
"VEX_L",
";",
"<BUGE>",
"defm",
"VPHADDDY",
":",
"SS3I_binop_rm",
"<NUM_LIT>",
",",
"<STR_LIT>",
",",
"X86hadd",
",",
"v8i32",
",",
"v8i32",
",",
"VR256",
",",
"loadv4i64",
",",
"i256mem",
",",
"<BUGS>",
"SSE_PHADDSUBW",
",",
"<NUM_LIT>",
">",
",",
"VEX_4V",
",",
"VEX_L",
";",
"<BUGE>",
"defm",
"VPHSUBWY",
":",
"SS3I_binop_rm",
"<NUM_LIT>",
",",
"<STR_LIT>",
",",
"X86hsub",
",",
"v16i16",
",",
"v16i16",
",",
"VR256",
",",
"loadv4i64",
",",
"i256mem",
",",
"<BUGS>",
"SSE_PHADDSUBW",
",",
"<NUM_LIT>",
">",
",",
"VEX_4V",
",",
"VEX_L",
";",
"<BUGE>",
"defm",
"VPHSUBDY",
":",
"SS3I_binop_rm",
"<NUM_LIT>",
",",
"<STR_LIT>",
",",
"X86hsub",
",",
"v8i32",
",",
"v8i32",
",",
"VR256",
",",
"loadv4i64",
",",
"i256mem",
",",
"SSE_PHADDSUBW",
",",
"<NUM_LIT>",
">",
",",
"VEX_4V",
",",
"VEX_L",
";",
"defm",
"VPSIGNBY",
":",
"SS3I_binop_rm_int_y",
"<NUM_LIT>",
",",
"<STR_LIT>",
",",
"int_x86_avx2_psign_b",
",",
"<BUGS>",
"WriteVecALU",
">",
",",
"VEX_4V",
",",
"VEX_L",
";",
"<BUGE>",
"defm",
"VPSIGNWY",
":",
"SS3I_binop_rm_int_y",
"<NUM_LIT>",
",",
"<STR_LIT>",
",",
"int_x86_avx2_psign_w",
",",
"<BUGS>",
"WriteVecALU",
">",
",",
"VEX_4V",
",",
"VEX_L",
";",
"<BUGE>",
"defm",
"VPSIGNDY",
":",
"SS3I_binop_rm_int_y",
"<NUM_LIT>",
",",
"<STR_LIT>",
",",
"int_x86_avx2_psign_d",
",",
"<BUGS>",
"WriteVecALU",
">",
",",
"VEX_4V",
",",
"VEX_L",
";",
"<BUGE>",
"defm",
"VPHADDSW",
":",
"SS3I_binop_rm_int_y",
"<NUM_LIT>",
",",
"<STR_LIT>",
",",
"int_x86_avx2_phadd_sw",
",",
"<BUGS>",
"WriteVecALU",
">",
",",
"VEX_4V",
",",
"VEX_L",
";",
"<BUGE>",
"defm",
"VPHSUBSW",
":",
"SS3I_binop_rm_int_y",
"<NUM_LIT>",
",",
"<STR_LIT>",
",",
"int_x86_avx2_phsub_sw",
",",
"<BUGS>",
"WriteVecALU",
">",
",",
"VEX_4V",
",",
"VEX_L",
";",
"<BUGE>",
"}",
"}"
] |
LLVM
|
X86
|
CPP
|
stmt_completion
|
CPU
| 613,521 |
[
"FirstTargetFixupKind",
"]",
";"
] |
[
"if",
"(",
"Kind",
">=",
"FirstLiteralRelocationKind",
")",
"return",
"MCAsmBackend",
"::",
"getFixupKindInfo",
"(",
"FK_NONE",
")",
";",
"if",
"(",
"Kind",
"<",
"FirstTargetFixupKind",
")",
"return",
"MCAsmBackend",
"::",
"getFixupKindInfo",
"(",
"Kind",
")",
";",
"assert",
"(",
"unsigned",
"(",
"Kind",
"-",
"FirstTargetFixupKind",
")",
"<",
"getNumFixupKinds",
"(",
")",
"&&",
"<STR_LIT>",
"Invalid kind!",
"<STR_LIT>",
")",
";",
"assert",
"(",
"Infos",
"[",
"Kind",
"-",
"FirstTargetFixupKind",
"]",
".",
"Name",
"&&",
"<STR_LIT>",
"Empty fixup name!",
"<STR_LIT>",
")",
";",
"return",
"Infos",
"[",
"Kind",
"-"
] |
LLVM
|
WebAssembly
|
CPP
|
program_repair
|
Virtual ISA
| 613,522 |
[
"<FIXS>",
"const",
"Triple",
"&",
"TT",
",",
"const",
"MCTargetOptions",
"&",
"Options",
")",
"{",
"return",
"new",
"WebAssemblyMCAsmInfo",
"(",
"TT",
",",
"Options",
")",
";",
"<FIXE>"
] |
[
"#",
"include",
"<STR_LIT>",
"WebAssemblyGenRegisterInfo.inc",
"<STR_LIT>",
"static",
"MCAsmInfo",
"*",
"createMCAsmInfo",
"(",
"const",
"MCRegisterInfo",
"&",
",",
"<BUGS>",
"const",
"Triple",
"&",
"TT",
")",
"{",
"return",
"new",
"WebAssemblyMCAsmInfo",
"(",
"TT",
")",
";",
"<BUGE>",
"}",
"static",
"MCInstrInfo",
"*",
"createMCInstrInfo",
"(",
")",
"{"
] |
LLVM
|
Hexagon
|
CPP
|
stmt_completion
|
DSP
| 613,523 |
[
"false",
";"
] |
[
"auto",
"Action",
"=",
"getPreferredHvxVectorAction",
"(",
"Ty",
")",
";",
"if",
"(",
"Action",
"==",
"TargetLoweringBase",
"::",
"TypeWidenVector",
")",
"return",
"Subtarget",
".",
"isHVXVectorType",
"(",
"typeLegalize",
"(",
"Ty",
",",
"DAG",
")",
",",
"true",
")",
";",
"return"
] |
LLVM
|
SystemZ
|
CPP
|
stmt_completion
|
CPU
| 613,524 |
[
")",
";"
] |
[
"return",
"new",
"SystemZPostRewrite",
"("
] |
GCC
|
iq2000
|
MD
|
stmt_completion
|
CPU
| 613,525 |
[
")",
"]",
")"
] |
[
"(",
"ne",
"(",
"sign_extract",
":",
"SI",
"(",
"match_operand",
":",
"SI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"const_int",
"<NUM_LIT>",
")",
"(",
"match_operand",
":",
"SI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
"(",
"const_int",
"<NUM_LIT>",
")",
")",
"(",
"match_operand",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"match_operand",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
")",
"]",
"<STR_LIT>",
"<STR_LIT>",
"[",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>"
] |
GCC
|
nds32
|
CPP
|
next_suggestion
|
CPU
| 613,526 |
[
"if",
"(",
"!",
"pat",
")",
"return",
"NULL_RTX",
";"
] |
[
"rtx",
"op0",
"=",
"nds32_read_argument",
"(",
"exp",
",",
"<NUM_LIT>",
")",
";",
"int",
"op0_num",
"=",
"return_p",
"?",
"<NUM_LIT>",
":",
"<NUM_LIT>",
";",
"if",
"(",
"return_p",
")",
"target",
"=",
"nds32_legitimize_target",
"(",
"icode",
",",
"target",
")",
";",
"if",
"(",
"!",
"nds32_check_constant_argument",
"(",
"icode",
",",
"op0_num",
",",
"op0",
",",
"name",
")",
")",
"return",
"NULL_RTX",
";",
"op0",
"=",
"nds32_legitimize_argument",
"(",
"icode",
",",
"op0_num",
",",
"op0",
")",
";",
"if",
"(",
"return_p",
")",
"pat",
"=",
"GEN_FCN",
"(",
"icode",
")",
"(",
"target",
",",
"op0",
")",
";",
"else",
"pat",
"=",
"GEN_FCN",
"(",
"icode",
")",
"(",
"op0",
")",
";"
] |
GCC
|
s390
|
CPP
|
code_generation
|
MPU
| 613,527 |
[
"static",
"int",
"s390_address_cost",
"(",
"rtx",
"addr",
",",
"machine_mode",
"mode",
"ATTRIBUTE_UNUSED",
",",
"addr_space_t",
"as",
"ATTRIBUTE_UNUSED",
",",
"bool",
"speed",
"ATTRIBUTE_UNUSED",
")",
"{",
"struct",
"s390_address",
"ad",
";",
"if",
"(",
"!",
"s390_decompose_address",
"(",
"addr",
",",
"&",
"ad",
")",
")",
"return",
"<NUM_LIT>",
";",
"return",
"ad",
".",
"indx",
"?",
"COSTS_N_INSNS",
"(",
"<NUM_LIT>",
")",
"+",
"<NUM_LIT>",
":",
"COSTS_N_INSNS",
"(",
"<NUM_LIT>",
")",
";",
"}"
] |
[
"Return",
"the",
"cost",
"of",
"an",
"address",
"rtx",
"ADDR",
"."
] |
GCC
|
arm
|
CPP
|
next_suggestion
|
CPU
| 613,528 |
[
"}"
] |
[
"vrshrn_n_s64",
"(",
"int64x2_t",
"_",
"_",
"a",
",",
"const",
"int",
"_",
"_",
"b",
")",
"{",
"return",
"(",
"int32x2_t",
")",
"_",
"_",
"builtin_neon_vrshrn_nv2di",
"(",
"_",
"_",
"a",
",",
"_",
"_",
"b",
")",
";"
] |
LLVM
|
SPIRV
|
CPP
|
next_suggestion
|
Virtual ISA
| 613,529 |
[
"return",
"true",
";"
] |
[
"if",
"(",
"Call",
"->",
"isSpirvOp",
"(",
")",
")",
"return",
"buildOpFromWrapper",
"(",
"MIRBuilder",
",",
"<STR_LIT>",
"::",
"<STR_LIT>",
",",
"Call",
",",
"Register",
"(",
"<NUM_LIT>",
")",
")",
";",
"assert",
"(",
"Call",
"->",
"Arguments",
".",
"size",
"(",
")",
"==",
"<NUM_LIT>",
"&&",
"<STR_LIT>",
"Need 2 arguments for atomic init translation",
"<STR_LIT>",
")",
";",
"MIRBuilder",
".",
"getMRI",
"(",
")",
"->",
"setRegClass",
"(",
"Call",
"->",
"Arguments",
"[",
"<NUM_LIT>",
"]",
",",
"&",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
";",
"MIRBuilder",
".",
"getMRI",
"(",
")",
"->",
"setRegClass",
"(",
"Call",
"->",
"Arguments",
"[",
"<NUM_LIT>",
"]",
",",
"&",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
";",
"MIRBuilder",
".",
"buildInstr",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
".",
"addUse",
"(",
"Call",
"->",
"Arguments",
"[",
"<NUM_LIT>",
"]",
")",
".",
"addUse",
"(",
"Call",
"->",
"Arguments",
"[",
"<NUM_LIT>",
"]",
")",
";"
] |
LLVM
|
TPC
|
CPP
|
next_suggestion
|
Virtual ISA
| 613,530 |
[
"auto",
"ImmOperand",
"=",
"std",
"::",
"move",
"(",
"Operands",
"[",
"Size",
"-",
"<NUM_LIT>",
"]",
")",
";"
] |
[
"if",
"(",
"CommaTok",
".",
"isNot",
"(",
"AsmToken",
"::",
"Comma",
")",
")",
"return",
"MatchOperand_ParseFail",
";",
"consumeToken",
"(",
")",
";",
"Result",
"=",
"parseRegister",
"(",
"Operands",
")",
";",
"if",
"(",
"Result",
"!=",
"MatchOperand_Success",
")",
"return",
"MatchOperand_ParseFail",
";",
"unsigned",
"Size",
"=",
"Operands",
".",
"size",
"(",
")",
";",
"assert",
"(",
"Size",
">=",
"<NUM_LIT>",
")",
";",
"auto",
"RegOperand",
"=",
"std",
"::",
"move",
"(",
"Operands",
"[",
"Size",
"-",
"<NUM_LIT>",
"]",
")",
";"
] |
GCC
|
rs6000
|
CPP
|
program_repair
|
CPU
| 613,531 |
[
"<FIXS>",
"gcc_assert",
"(",
"CONST_INT_P",
"(",
"align_rtx",
")",
")",
";",
"<FIXE>"
] |
[
"return",
"<NUM_LIT>",
";",
"<BUGS>",
"gcc_assert",
"(",
"GET_CODE",
"(",
"align_rtx",
")",
"==",
"CONST_INT",
")",
";",
"<BUGE>",
"align",
"=",
"INTVAL",
"(",
"align_rtx",
")",
"*",
"BITS_PER_UNIT",
";"
] |
LLVM
|
AMDGPU
|
CPP
|
next_suggestion
|
GPU
| 613,532 |
[
"}"
] |
[
"if",
"(",
"(",
"(",
"I",
"+",
"<NUM_LIT>",
")",
">=",
"(",
"AddrIdx",
"+",
"NumVAddrs",
")",
")",
"||",
"(",
"(",
"NumGradients",
"/",
"<NUM_LIT>",
")",
"%",
"<NUM_LIT>",
"==",
"<NUM_LIT>",
"&&",
"(",
"I",
"==",
"DimIdx",
"+",
"(",
"NumGradients",
"/",
"<NUM_LIT>",
")",
"-",
"<NUM_LIT>",
"||",
"I",
"==",
"DimIdx",
"+",
"NumGradients",
"-",
"<NUM_LIT>",
")",
")",
")",
"{",
"PackedAddrs",
".",
"push_back",
"(",
"B",
".",
"buildBuildVector",
"(",
"V2S16",
",",
"{",
"AddrReg",
",",
"B",
".",
"buildUndef",
"(",
"S16",
")",
".",
"getReg",
"(",
"<NUM_LIT>",
")",
"}",
")",
".",
"getReg",
"(",
"<NUM_LIT>",
")",
")",
";",
"}",
"else",
"{",
"PackedAddrs",
".",
"push_back",
"(",
"B",
".",
"buildBuildVector",
"(",
"V2S16",
",",
"{",
"AddrReg",
",",
"MI",
".",
"getOperand",
"(",
"I",
"+",
"<NUM_LIT>",
")",
".",
"getReg",
"(",
")",
"}",
")",
".",
"getReg",
"(",
"<NUM_LIT>",
")",
")",
";",
"++",
"I",
";",
"}"
] |
GCC
|
avr
|
MD
|
next_suggestion
|
MPU
| 613,533 |
[
"(",
"match_dup",
"<NUM_LIT>",
")",
")",
")"
] |
[
"(",
"match_operand",
":",
"PSI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
")",
"]",
"<STR_LIT>",
"<STR_LIT>",
"<STR_LIT>",
"[",
"(",
"parallel",
"[",
"(",
"set",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"plus",
":",
"PSI",
"(",
"zero_extend",
":",
"PSI",
"(",
"match_dup",
"<NUM_LIT>",
")",
")"
] |
LLVM
|
AMDGPU
|
CPP
|
next_suggestion
|
GPU
| 613,534 |
[
"}"
] |
[
"AAPointerInfo",
"::",
"OffsetAndSize",
"OAS",
"(",
"AMDGPU",
"::",
"ImplicitArg",
"::",
"QUEUE_PTR_OFFSET",
",",
"<NUM_LIT>",
")",
";",
"return",
"funcRetrievesImplicitKernelArg",
"(",
"A",
",",
"OAS",
")",
";"
] |
GCC
|
h8300
|
MD
|
stmt_completion
|
MPU
| 613,535 |
[
")",
"]",
")"
] |
[
"(",
"define_insn",
"<STR_LIT>",
"[",
"(",
"set",
"(",
"reg",
":",
"CCZN",
"CC_REG",
")",
"(",
"compare",
"(",
"and",
":",
"SI",
"(",
"match_operand",
":",
"SI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"const_int",
"-",
"<NUM_LIT>",
")",
")",
"(",
"const_int",
"<NUM_LIT>",
")",
")",
")",
"]",
"<STR_LIT>",
"<STR_LIT>",
"[",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>"
] |
LLVM
|
ARM
|
TD
|
next_suggestion
|
CPU
| 613,536 |
[
"}"
] |
[
"let",
"ParserMatchClass",
"=",
"VecListTwoQHWordIndexAsmOperand",
";",
"let",
"MIOperandInfo",
"=",
"(",
"ops",
"DPR",
":",
"$",
"Vd",
",",
"i32imm",
":",
"$",
"idx",
")",
";"
] |
LLVM
|
X86
|
CPP
|
stmt_completion
|
CPU
| 613,537 |
[
"EAX",
":",
"case",
"X86",
"::",
"RAX",
":"
] |
[
"case",
"X86",
"::",
"SPL",
":",
"case",
"X86",
"::",
"SP",
":",
"case",
"X86",
"::",
"ESP",
":",
"case",
"X86",
"::",
"RSP",
":",
"return",
"X86",
"::",
"SPL",
";",
"case",
"X86",
"::",
"R8B",
":",
"case",
"X86",
"::",
"R8W",
":",
"case",
"X86",
"::",
"R8D",
":",
"case",
"X86",
"::",
"R8",
":",
"return",
"X86",
"::",
"R8B",
";",
"case",
"X86",
"::",
"R9B",
":",
"case",
"X86",
"::",
"R9W",
":",
"case",
"X86",
"::",
"R9D",
":",
"case",
"X86",
"::",
"R9",
":",
"return",
"X86",
"::",
"R9B",
";",
"case",
"X86",
"::",
"R10B",
":",
"case",
"X86",
"::",
"R10W",
":",
"case",
"X86",
"::",
"R10D",
":",
"case",
"X86",
"::",
"R10",
":",
"return",
"X86",
"::",
"R10B",
";",
"case",
"X86",
"::",
"R11B",
":",
"case",
"X86",
"::",
"R11W",
":",
"case",
"X86",
"::",
"R11D",
":",
"case",
"X86",
"::",
"R11",
":",
"return",
"X86",
"::",
"R11B",
";",
"case",
"X86",
"::",
"R12B",
":",
"case",
"X86",
"::",
"R12W",
":",
"case",
"X86",
"::",
"R12D",
":",
"case",
"X86",
"::",
"R12",
":",
"return",
"X86",
"::",
"R12B",
";",
"case",
"X86",
"::",
"R13B",
":",
"case",
"X86",
"::",
"R13W",
":",
"case",
"X86",
"::",
"R13D",
":",
"case",
"X86",
"::",
"R13",
":",
"return",
"X86",
"::",
"R13B",
";",
"case",
"X86",
"::",
"R14B",
":",
"case",
"X86",
"::",
"R14W",
":",
"case",
"X86",
"::",
"R14D",
":",
"case",
"X86",
"::",
"R14",
":",
"return",
"X86",
"::",
"R14B",
";",
"case",
"X86",
"::",
"R15B",
":",
"case",
"X86",
"::",
"R15W",
":",
"case",
"X86",
"::",
"R15D",
":",
"case",
"X86",
"::",
"R15",
":",
"return",
"X86",
"::",
"R15B",
";",
"}",
"}",
"case",
"MVT",
"::",
"i16",
":",
"switch",
"(",
"Reg",
")",
"{",
"default",
":",
"llvm_unreachable",
"(",
"<STR_LIT>",
"Unexpected register",
"<STR_LIT>",
")",
";",
"case",
"X86",
"::",
"AH",
":",
"case",
"X86",
"::",
"AL",
":",
"case",
"X86",
"::",
"AX",
":",
"case",
"X86",
"::",
"EAX",
":",
"case",
"X86",
"::",
"RAX",
":",
"return",
"X86",
"::",
"AX",
";",
"case",
"X86",
"::",
"DH",
":",
"case",
"X86",
"::",
"DL",
":",
"case",
"X86",
"::",
"DX",
":",
"case",
"X86",
"::",
"EDX",
":",
"case",
"X86",
"::",
"RDX",
":",
"return",
"X86",
"::",
"DX",
";",
"case",
"X86",
"::",
"CH",
":",
"case",
"X86",
"::",
"CL",
":",
"case",
"X86",
"::",
"CX",
":",
"case",
"X86",
"::",
"ECX",
":",
"case",
"X86",
"::",
"RCX",
":",
"return",
"X86",
"::",
"CX",
";",
"case",
"X86",
"::",
"BH",
":",
"case",
"X86",
"::",
"BL",
":",
"case",
"X86",
"::",
"BX",
":",
"case",
"X86",
"::",
"EBX",
":",
"case",
"X86",
"::",
"RBX",
":",
"return",
"X86",
"::",
"BX",
";",
"case",
"X86",
"::",
"SIL",
":",
"case",
"X86",
"::",
"SI",
":",
"case",
"X86",
"::",
"ESI",
":",
"case",
"X86",
"::",
"RSI",
":",
"return",
"X86",
"::",
"SI",
";",
"case",
"X86",
"::",
"DIL",
":",
"case",
"X86",
"::",
"DI",
":",
"case",
"X86",
"::",
"EDI",
":",
"case",
"X86",
"::",
"RDI",
":",
"return",
"X86",
"::",
"DI",
";",
"case",
"X86",
"::",
"BPL",
":",
"case",
"X86",
"::",
"BP",
":",
"case",
"X86",
"::",
"EBP",
":",
"case",
"X86",
"::",
"RBP",
":",
"return",
"X86",
"::",
"BP",
";",
"case",
"X86",
"::",
"SPL",
":",
"case",
"X86",
"::",
"SP",
":",
"case",
"X86",
"::",
"ESP",
":",
"case",
"X86",
"::",
"RSP",
":",
"return",
"X86",
"::",
"SP",
";",
"case",
"X86",
"::",
"R8B",
":",
"case",
"X86",
"::",
"R8W",
":",
"case",
"X86",
"::",
"R8D",
":",
"case",
"X86",
"::",
"R8",
":",
"return",
"X86",
"::",
"R8W",
";",
"case",
"X86",
"::",
"R9B",
":",
"case",
"X86",
"::",
"R9W",
":",
"case",
"X86",
"::",
"R9D",
":",
"case",
"X86",
"::",
"R9",
":",
"return",
"X86",
"::",
"R9W",
";",
"case",
"X86",
"::",
"R10B",
":",
"case",
"X86",
"::",
"R10W",
":",
"case",
"X86",
"::",
"R10D",
":",
"case",
"X86",
"::",
"R10",
":",
"return",
"X86",
"::",
"R10W",
";",
"case",
"X86",
"::",
"R11B",
":",
"case",
"X86",
"::",
"R11W",
":",
"case",
"X86",
"::",
"R11D",
":",
"case",
"X86",
"::",
"R11",
":",
"return",
"X86",
"::",
"R11W",
";",
"case",
"X86",
"::",
"R12B",
":",
"case",
"X86",
"::",
"R12W",
":",
"case",
"X86",
"::",
"R12D",
":",
"case",
"X86",
"::",
"R12",
":",
"return",
"X86",
"::",
"R12W",
";",
"case",
"X86",
"::",
"R13B",
":",
"case",
"X86",
"::",
"R13W",
":",
"case",
"X86",
"::",
"R13D",
":",
"case",
"X86",
"::",
"R13",
":",
"return",
"X86",
"::",
"R13W",
";",
"case",
"X86",
"::",
"R14B",
":",
"case",
"X86",
"::",
"R14W",
":",
"case",
"X86",
"::",
"R14D",
":",
"case",
"X86",
"::",
"R14",
":",
"return",
"X86",
"::",
"R14W",
";",
"case",
"X86",
"::",
"R15B",
":",
"case",
"X86",
"::",
"R15W",
":",
"case",
"X86",
"::",
"R15D",
":",
"case",
"X86",
"::",
"R15",
":",
"return",
"X86",
"::",
"R15W",
";",
"}",
"case",
"MVT",
"::",
"i32",
":",
"switch",
"(",
"Reg",
")",
"{",
"default",
":",
"llvm_unreachable",
"(",
"<STR_LIT>",
"Unexpected register",
"<STR_LIT>",
")",
";",
"case",
"X86",
"::",
"AH",
":",
"case",
"X86",
"::",
"AL",
":",
"case",
"X86",
"::",
"AX",
":",
"case",
"X86",
"::"
] |
GCC
|
s390
|
MD
|
stmt_completion
|
MPU
| 613,538 |
[
"<NUM_LIT>",
")",
")",
")",
"]"
] |
[
"(",
"define_expand",
"<STR_LIT>",
"[",
"(",
"set",
"(",
"match_operand",
":",
"<",
"tointvec",
">",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"not",
":",
"<",
"tointvec",
">",
"(",
"unge",
":",
"<",
"tointvec",
">",
"(",
"match_operand",
":",
"VFT",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"match_operand",
":",
"VFT",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
")",
")",
"(",
"set",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"not",
":",
"<",
"tointvec",
">",
"(",
"match_dup"
] |
LLVM
|
Hexagon
|
TD
|
next_suggestion
|
DSP
| 613,539 |
[
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";"
] |
[
"def",
"F2_dfadd",
":",
"HInst",
"<",
"(",
"outs",
"DoubleRegs",
":",
"$",
"Rdd32",
")",
",",
"(",
"ins",
"DoubleRegs",
":",
"$",
"Rss32",
",",
"DoubleRegs",
":",
"$",
"Rtt32",
")",
",",
"<STR_LIT>",
",",
"tc_2f7c551d",
",",
"TypeM",
">",
",",
"Enc_a56825",
",",
"Requires",
"<",
"[",
"HasV66",
"]",
">",
"{",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";"
] |
GCC
|
arm
|
MD
|
stmt_completion
|
CPU
| 613,540 |
[
"(",
"unsigned_fix",
"<STR_LIT>",
")",
"]",
")"
] |
[
"(",
"define_code_attr",
"su_optab",
"[",
"(",
"fix",
"<STR_LIT>",
")"
] |
LLVM
|
ARM
|
CPP
|
stmt_completion
|
CPU
| 613,541 |
[
",",
"Zero",
")",
";"
] |
[
"auto",
"Libcalls",
"=",
"getFCmpLibcalls",
"(",
"Predicate",
",",
"OpSize",
")",
";",
"if",
"(",
"Libcalls",
".",
"empty",
"(",
")",
")",
"{",
"assert",
"(",
"(",
"Predicate",
"==",
"CmpInst",
"::",
"FCMP_TRUE",
"||",
"Predicate",
"==",
"CmpInst",
"::",
"FCMP_FALSE",
")",
"&&",
"<STR_LIT>",
"Predicate needs libcalls, but none specified",
"<STR_LIT>",
")",
";",
"MIRBuilder",
".",
"buildConstant",
"(",
"OriginalResult",
",",
"Predicate",
"==",
"CmpInst",
"::",
"FCMP_TRUE",
"?",
"<NUM_LIT>",
":",
"<NUM_LIT>",
")",
";",
"MI",
".",
"eraseFromParent",
"(",
")",
";",
"return",
"true",
";",
"}",
"assert",
"(",
"(",
"OpSize",
"==",
"<NUM_LIT>",
"||",
"OpSize",
"==",
"<NUM_LIT>",
")",
"&&",
"<STR_LIT>",
"Unsupported operand size",
"<STR_LIT>",
")",
";",
"auto",
"*",
"ArgTy",
"=",
"OpSize",
"==",
"<NUM_LIT>",
"?",
"Type",
"::",
"getFloatTy",
"(",
"Ctx",
")",
":",
"Type",
"::",
"getDoubleTy",
"(",
"Ctx",
")",
";",
"auto",
"*",
"RetTy",
"=",
"Type",
"::",
"getInt32Ty",
"(",
"Ctx",
")",
";",
"SmallVector",
"<",
"unsigned",
",",
"<NUM_LIT>",
">",
"Results",
";",
"for",
"(",
"auto",
"Libcall",
":",
"Libcalls",
")",
"{",
"auto",
"LibcallResult",
"=",
"MRI",
".",
"createGenericVirtualRegister",
"(",
"LLT",
"::",
"scalar",
"(",
"<NUM_LIT>",
")",
")",
";",
"auto",
"Status",
"=",
"createLibcall",
"(",
"MIRBuilder",
",",
"Libcall",
".",
"LibcallID",
",",
"{",
"LibcallResult",
",",
"RetTy",
"}",
",",
"{",
"{",
"MI",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getReg",
"(",
")",
",",
"ArgTy",
"}",
",",
"{",
"MI",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getReg",
"(",
")",
",",
"ArgTy",
"}",
"}",
")",
";",
"if",
"(",
"Status",
"!=",
"LegalizerHelper",
"::",
"Legalized",
")",
"return",
"false",
";",
"auto",
"ProcessedResult",
"=",
"Libcalls",
".",
"size",
"(",
")",
"==",
"<NUM_LIT>",
"?",
"OriginalResult",
":",
"MRI",
".",
"createGenericVirtualRegister",
"(",
"MRI",
".",
"getType",
"(",
"OriginalResult",
")",
")",
";",
"CmpInst",
"::",
"Predicate",
"ResultPred",
"=",
"Libcall",
".",
"Predicate",
";",
"if",
"(",
"ResultPred",
"==",
"CmpInst",
"::",
"BAD_ICMP_PREDICATE",
")",
"{",
"MIRBuilder",
".",
"buildTrunc",
"(",
"ProcessedResult",
",",
"LibcallResult",
")",
";",
"}",
"else",
"{",
"assert",
"(",
"CmpInst",
"::",
"isIntPredicate",
"(",
"ResultPred",
")",
"&&",
"<STR_LIT>",
"Unsupported predicate",
"<STR_LIT>",
")",
";",
"auto",
"Zero",
"=",
"MRI",
".",
"createGenericVirtualRegister",
"(",
"LLT",
"::",
"scalar",
"(",
"<NUM_LIT>",
")",
")",
";",
"MIRBuilder",
".",
"buildConstant",
"(",
"Zero",
",",
"<NUM_LIT>",
")",
";",
"MIRBuilder",
".",
"buildICmp",
"(",
"ResultPred",
",",
"ProcessedResult",
",",
"LibcallResult"
] |
LLVM
|
AMDGPU
|
CPP
|
next_suggestion
|
GPU
| 613,542 |
[
"replaceRegisterWith",
"(",
"getPHIDestReg",
"(",
"PHI",
")",
",",
"CombinedSourceReg",
")",
";"
] |
[
"}",
"if",
"(",
"HasExternalEdge",
")",
"{",
"MachineBasicBlock",
"*",
"MBB",
"=",
"PHI",
".",
"getParent",
"(",
")",
";",
"MachineInstrBuilder",
"MIB",
"=",
"BuildMI",
"(",
"*",
"MBB",
",",
"PHI",
",",
"PHI",
".",
"getDebugLoc",
"(",
")",
",",
"TII",
"->",
"get",
"(",
"TargetOpcode",
"::",
"PHI",
")",
",",
"getPHIDestReg",
"(",
"PHI",
")",
")",
";",
"MIB",
".",
"addReg",
"(",
"CombinedSourceReg",
")",
";",
"MIB",
".",
"addMBB",
"(",
"LastMerge",
")",
";",
"DEBUG",
"(",
"dbgs",
"(",
")",
"<<",
"printReg",
"(",
"CombinedSourceReg",
",",
"TRI",
")",
"<<",
"<STR_LIT>",
", ",
"<STR_LIT>",
"<<",
"printMBBReference",
"(",
"*",
"LastMerge",
")",
")",
";",
"for",
"(",
"unsigned",
"i",
"=",
"<NUM_LIT>",
";",
"i",
"<",
"NumInputs",
";",
"++",
"i",
")",
"{",
"if",
"(",
"isPHIRegionIndex",
"(",
"PHIRegionIndices",
",",
"i",
")",
")",
"{",
"continue",
";",
"}",
"unsigned",
"SourceReg",
"=",
"getPHISourceReg",
"(",
"PHI",
",",
"i",
")",
";",
"MachineBasicBlock",
"*",
"SourcePred",
"=",
"getPHIPred",
"(",
"PHI",
",",
"i",
")",
";",
"MIB",
".",
"addReg",
"(",
"SourceReg",
")",
";",
"MIB",
".",
"addMBB",
"(",
"SourcePred",
")",
";",
"DEBUG",
"(",
"dbgs",
"(",
")",
"<<",
"printReg",
"(",
"SourceReg",
",",
"TRI",
")",
"<<",
"<STR_LIT>",
", ",
"<STR_LIT>",
"<<",
"printMBBReference",
"(",
"*",
"SourcePred",
")",
")",
";",
"}",
"DEBUG",
"(",
"dbgs",
"(",
")",
"<<",
"<STR_LIT>",
")\\n",
"<STR_LIT>",
")",
";",
"}",
"else",
"{"
] |
GCC
|
i386
|
MD
|
program_repair
|
CPU
| 613,543 |
[
"<FIXS>",
"[",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"<FIXE>",
"<FIXS>",
"<FIXE>"
] |
[
"elsereturn",
"<STR_LIT>",
"}",
"<BUGS>",
"[",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"<BUGE>",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"<BUGS>",
"(",
"set",
"(",
"attr",
"<STR_LIT>",
")",
"(",
"if_then_else",
"(",
"match_test",
"<STR_LIT>",
")",
"(",
"const_string",
"<STR_LIT>",
")",
"(",
"const_string",
"<STR_LIT>",
")",
")",
")",
"<BUGE>",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"]",
")"
] |
GCC
|
arm
|
CPP
|
stmt_completion
|
CPU
| 613,544 |
[
"a",
",",
"_",
"_",
"b",
",",
"_",
"_",
"index",
")",
";"
] |
[
"return",
"_",
"_",
"builtin_neon_vbfdot_lanev8bfv2sf",
"(",
"_",
"_",
"r",
",",
"_",
"_"
] |
LLVM
|
X86
|
CPP
|
next_suggestion
|
CPU
| 613,545 |
[
"}"
] |
[
"}",
"if",
"(",
"SDValue",
"Shift",
"=",
"lowerVectorShuffleAsShift",
"(",
"DL",
",",
"MVT",
"::",
"v16i32",
",",
"V1",
",",
"V2",
",",
"Mask",
",",
"Subtarget",
",",
"DAG",
")",
")",
"return",
"Shift",
";",
"if",
"(",
"Subtarget",
".",
"hasBWI",
"(",
")",
")",
"if",
"(",
"SDValue",
"Rotate",
"=",
"lowerVectorShuffleAsByteRotate",
"(",
"DL",
",",
"MVT",
"::",
"v16i32",
",",
"V1",
",",
"V2",
",",
"Mask",
",",
"Subtarget",
",",
"DAG",
")",
")",
"return",
"Rotate",
";",
"return",
"lowerVectorShuffleWithPERMV",
"(",
"DL",
",",
"MVT",
"::",
"v16i32",
",",
"Mask",
",",
"V1",
",",
"V2",
",",
"DAG",
")",
";"
] |
GCC
|
arm
|
CPP
|
stmt_completion
|
CPU
| 613,546 |
[
"a",
",",
"_",
"_",
"b",
")",
";"
] |
[
"vqrshlq_s64",
"(",
"int64x2_t",
"_",
"_",
"a",
",",
"int64x2_t",
"_",
"_",
"b",
")",
"{",
"return",
"(",
"int64x2_t",
")",
"_",
"_",
"builtin_neon_vqrshlsv2di",
"(",
"_",
"_"
] |
GCC
|
bfin
|
MD
|
stmt_completion
|
DSP
| 613,547 |
[
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")"
] |
[
"[",
"(",
"set",
"(",
"match_operand",
":",
"SI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"ior",
":",
"SI",
"(",
"ashift",
":",
"SI",
"(",
"match_operand",
":",
"SI"
] |
GCC
|
cris
|
MD
|
next_suggestion
|
MPU
| 613,548 |
[
"<STR_LIT>",
")"
] |
[
"[",
"(",
"call",
"(",
"mem",
":",
"QI",
"(",
"match_operand",
":",
"SI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
"(",
"match_operand",
":",
"SI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
"(",
"clobber",
"(",
"reg",
":",
"SI",
"CRIS_SRP_REGNUM",
")",
")",
"]",
"<STR_LIT>"
] |
GCC
|
i386
|
CPP
|
next_suggestion
|
CPU
| 613,549 |
[
"}"
] |
[
"_",
"_",
"attribute__",
"(",
"(",
"_",
"_",
"gnu_inline__",
",",
"_",
"_",
"always_inline__",
",",
"_",
"_",
"artificial__",
")",
")",
"_",
"_",
"crc32w",
"(",
"unsigned",
"int",
"_",
"_",
"C",
",",
"unsigned",
"short",
"_",
"_",
"V",
")",
"{",
"return",
"_",
"_",
"builtin_ia32_crc32hi",
"(",
"_",
"_",
"C",
",",
"_",
"_",
"V",
")",
";"
] |
GCC
|
tilepro
|
MD
|
next_suggestion
|
VLIW
| 613,550 |
[
"<STR_LIT>"
] |
[
"(",
"set",
"(",
"match_operand",
":",
"SI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"unspec",
":",
"SI",
"[",
"(",
"mem",
":",
"SI",
"(",
"and",
":",
"SI",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"const_int",
"-",
"<NUM_LIT>",
")",
")",
")",
"]",
"UNSPEC_LATENCY_MISS",
")",
")",
"]",
"<STR_LIT>"
] |
LLVM
|
AMDGPU
|
CPP
|
program_repair
|
GPU
| 613,551 |
[
"<FIXS>",
"std",
"::",
"unique_ptr",
"AMDGPUCallLowering",
">",
"CallLoweringInfo",
";",
"std",
"::",
"unique_ptr",
"InstructionSelector",
">",
"InstSelector",
";",
"std",
"::",
"unique_ptr",
"LegalizerInfo",
">",
"Legalizer",
";",
"std",
"::",
"unique_ptr",
"RegisterBankInfo",
">",
"RegBankInfo",
";",
"<FIXE>"
] |
[
"SIInstrInfo",
"InstrInfo",
";",
"SIFrameLowering",
"FrameLowering",
";",
"SITargetLowering",
"TLInfo",
";",
"<BUGS>",
"std",
"::",
"unique_ptr",
"GISelAccessor",
">",
"GISel",
";",
"<BUGE>",
"public",
":",
"SISubtarget",
"(",
"const",
"Triple",
"&",
"TT",
",",
"StringRef",
"CPU",
",",
"StringRef",
"FS",
","
] |
GCC
|
i386
|
CPP
|
stmt_completion
|
CPU
| 613,552 |
[
"m128i",
"_",
"_",
"A",
",",
"_",
"_",
"m128i",
"_",
"_",
"B",
")",
"{"
] |
[
"extern",
"_",
"_",
"inline",
"_",
"_",
"m128i",
"_",
"_",
"attribute__",
"(",
"(",
"_",
"_",
"gnu_inline__",
",",
"_",
"_",
"always_inline__",
",",
"_",
"_",
"artificial__",
")",
")",
"_",
"mm_maskz_permutexvar_epi16",
"(",
"_",
"_",
"mmask8",
"_",
"_",
"M",
",",
"_",
"_"
] |
GCC
|
i386
|
MD
|
stmt_completion
|
CPU
| 613,553 |
[
")"
] |
[
"(",
"define_reservation",
"<STR_LIT>",
"<STR_LIT>"
] |
LLVM
|
VE
|
CPP
|
next_suggestion
|
CPU
| 613,554 |
[
"}"
] |
[
"if",
"(",
"ExtraCode",
"&&",
"ExtraCode",
"[",
"<NUM_LIT>",
"]",
")",
"return",
"true",
";",
"if",
"(",
"MI",
"->",
"getOperand",
"(",
"OpNo",
"+",
"<NUM_LIT>",
")",
".",
"isImm",
"(",
")",
"&&",
"MI",
"->",
"getOperand",
"(",
"OpNo",
"+",
"<NUM_LIT>",
")",
".",
"getImm",
"(",
")",
"==",
"<NUM_LIT>",
")",
"{",
"}",
"else",
"{",
"printOperand",
"(",
"MI",
",",
"OpNo",
"+",
"<NUM_LIT>",
",",
"O",
")",
";",
"}",
"if",
"(",
"MI",
"->",
"getOperand",
"(",
"OpNo",
")",
".",
"isImm",
"(",
")",
"&&",
"MI",
"->",
"getOperand",
"(",
"OpNo",
")",
".",
"getImm",
"(",
")",
"==",
"<NUM_LIT>",
")",
"{",
"if",
"(",
"MI",
"->",
"getOperand",
"(",
"OpNo",
"+",
"<NUM_LIT>",
")",
".",
"isImm",
"(",
")",
"&&",
"MI",
"->",
"getOperand",
"(",
"OpNo",
"+",
"<NUM_LIT>",
")",
".",
"getImm",
"(",
")",
"==",
"<NUM_LIT>",
")",
"{",
"O",
"<<",
"<STR_LIT>",
"<NUM_LIT>",
"<STR_LIT>",
";",
"}",
"else",
"{",
"}",
"}",
"else",
"{",
"O",
"<<",
"<STR_LIT>",
"(",
"<STR_LIT>",
";",
"printOperand",
"(",
"MI",
",",
"OpNo",
",",
"O",
")",
";",
"O",
"<<",
"<STR_LIT>",
")",
"<STR_LIT>",
";"
] |
LLVM
|
SystemZ
|
TD
|
stmt_completion
|
CPU
| 613,555 |
[
"<NUM_LIT>",
";"
] |
[
"bits",
"<",
"<NUM_LIT>",
">",
"R1",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"R2",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"M3",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"BD4",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"op",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"R1",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"R2",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"BD4",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"M3",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"="
] |
LLVM
|
AArch64
|
TD
|
next_suggestion
|
CPU
| 613,556 |
[
"}"
] |
[
"def",
"simm6s1",
":",
"Operand",
"<",
"i64",
">",
",",
"ImmLeaf",
"<",
"i64",
",",
"[",
"{",
"return",
"Imm",
">",
"=",
"-",
"<NUM_LIT>",
"&",
"&",
"Imm",
"<",
"<NUM_LIT>",
";",
"}",
"]",
">",
"{",
"let",
"ParserMatchClass",
"=",
"SImm6s1Operand",
";",
"let",
"DecoderMethod",
"=",
"<STR_LIT>",
";"
] |
LLVM
|
ARM
|
CPP
|
next_suggestion
|
CPU
| 613,557 |
[
"return",
"Ret",
";"
] |
[
"static",
"std",
"::",
"string",
"computeDataLayout",
"(",
"ARMSubtarget",
"&",
"ST",
")",
"{",
"std",
"::",
"string",
"Ret",
"=",
"<STR_LIT>",
"e",
"<STR_LIT>",
";",
"Ret",
"+=",
"DataLayout",
"::",
"getManglingComponent",
"(",
"ST",
".",
"getTargetTriple",
"(",
")",
")",
";",
"Ret",
"+=",
"<STR_LIT>",
"-p:32:32",
"<STR_LIT>",
";",
"if",
"(",
"ST",
".",
"isThumb",
"(",
")",
")",
"Ret",
"+=",
"<STR_LIT>",
"-i1:8:32-i8:8:32-i16:16:32",
"<STR_LIT>",
";",
"if",
"(",
"!",
"ST",
".",
"isAPCS_ABI",
"(",
")",
")",
"Ret",
"+=",
"<STR_LIT>",
"-i64:64",
"<STR_LIT>",
";",
"if",
"(",
"ST",
".",
"isAPCS_ABI",
"(",
")",
")",
"Ret",
"+=",
"<STR_LIT>",
"-f64:32:64",
"<STR_LIT>",
";",
"if",
"(",
"ST",
".",
"isAPCS_ABI",
"(",
")",
")",
"Ret",
"+=",
"<STR_LIT>",
"-v64:32:64-v128:32:128",
"<STR_LIT>",
";",
"else",
"Ret",
"+=",
"<STR_LIT>",
"-v128:64:128",
"<STR_LIT>",
";",
"if",
"(",
"ST",
".",
"isThumb",
"(",
")",
"||",
"ST",
".",
"isAPCS_ABI",
"(",
")",
")",
"Ret",
"+=",
"<STR_LIT>",
"-a:0:32",
"<STR_LIT>",
";",
"Ret",
"+=",
"<STR_LIT>",
"-n32",
"<STR_LIT>",
";",
"if",
"(",
"ST",
".",
"isTargetNaCl",
"(",
")",
")",
"Ret",
"+=",
"<STR_LIT>",
"-S128",
"<STR_LIT>",
";",
"else",
"if",
"(",
"ST",
".",
"isAAPCS_ABI",
"(",
")",
")",
"Ret",
"+=",
"<STR_LIT>",
"-S64",
"<STR_LIT>",
";",
"else",
"Ret",
"+=",
"<STR_LIT>",
"-S32",
"<STR_LIT>",
";"
] |
LLVM
|
AMDGPU
|
CPP
|
stmt_completion
|
GPU
| 613,558 |
[
";"
] |
[
"bool",
"hasImageInsts",
"(",
")",
"const",
"{",
"return",
"HasImageInsts"
] |
LLVM
|
AMDGPU
|
CPP
|
next_suggestion
|
GPU
| 613,559 |
[
"}"
] |
[
"MachineBasicBlock",
"*",
"MBB",
"=",
"CI",
".",
"I",
"->",
"getParent",
"(",
")",
";",
"DebugLoc",
"DL",
"=",
"CI",
".",
"I",
"->",
"getDebugLoc",
"(",
")",
";",
"const",
"unsigned",
"Opcode",
"=",
"getNewOpcode",
"(",
"CI",
",",
"Paired",
")",
";",
"const",
"TargetRegisterClass",
"*",
"SuperRC",
"=",
"getTargetRegisterClass",
"(",
"CI",
",",
"Paired",
")",
";",
"Register",
"DestReg",
"=",
"MRI",
"->",
"createVirtualRegister",
"(",
"SuperRC",
")",
";",
"auto",
"MIB",
"=",
"BuildMI",
"(",
"*",
"MBB",
",",
"InsertBefore",
",",
"DL",
",",
"TII",
"->",
"get",
"(",
"Opcode",
")",
",",
"DestReg",
")",
";",
"if",
"(",
"auto",
"*",
"SAddr",
"=",
"TII",
"->",
"getNamedOperand",
"(",
"*",
"CI",
".",
"I",
",",
"AMDGPU",
"::",
"OpName",
"::",
"saddr",
")",
")",
"MIB",
".",
"add",
"(",
"*",
"SAddr",
")",
";",
"MachineInstr",
"*",
"New",
"=",
"MIB",
".",
"add",
"(",
"*",
"TII",
"->",
"getNamedOperand",
"(",
"*",
"CI",
".",
"I",
",",
"AMDGPU",
"::",
"OpName",
"::",
"vaddr",
")",
")",
".",
"addImm",
"(",
"std",
"::",
"min",
"(",
"CI",
".",
"Offset",
",",
"Paired",
".",
"Offset",
")",
")",
".",
"addImm",
"(",
"CI",
".",
"CPol",
")",
".",
"addMemOperand",
"(",
"combineKnownAdjacentMMOs",
"(",
"CI",
",",
"Paired",
")",
")",
";",
"std",
"::",
"pair",
"<",
"unsigned",
",",
"unsigned",
">",
"SubRegIdx",
"=",
"getSubRegIdxs",
"(",
"CI",
",",
"Paired",
")",
";",
"const",
"unsigned",
"SubRegIdx0",
"=",
"std",
"::",
"get",
"<",
"<NUM_LIT>",
">",
"(",
"SubRegIdx",
")",
";",
"const",
"unsigned",
"SubRegIdx1",
"=",
"std",
"::",
"get",
"<",
"<NUM_LIT>",
">",
"(",
"SubRegIdx",
")",
";",
"const",
"MCInstrDesc",
"&",
"CopyDesc",
"=",
"TII",
"->",
"get",
"(",
"TargetOpcode",
"::",
"COPY",
")",
";",
"const",
"auto",
"*",
"Dest0",
"=",
"TII",
"->",
"getNamedOperand",
"(",
"*",
"CI",
".",
"I",
",",
"AMDGPU",
"::",
"OpName",
"::",
"vdst",
")",
";",
"const",
"auto",
"*",
"Dest1",
"=",
"TII",
"->",
"getNamedOperand",
"(",
"*",
"Paired",
".",
"I",
",",
"AMDGPU",
"::",
"OpName",
"::",
"vdst",
")",
";",
"BuildMI",
"(",
"*",
"MBB",
",",
"InsertBefore",
",",
"DL",
",",
"CopyDesc",
")",
".",
"add",
"(",
"*",
"Dest0",
")",
".",
"addReg",
"(",
"DestReg",
",",
"<NUM_LIT>",
",",
"SubRegIdx0",
")",
";",
"BuildMI",
"(",
"*",
"MBB",
",",
"InsertBefore",
",",
"DL",
",",
"CopyDesc",
")",
".",
"add",
"(",
"*",
"Dest1",
")",
".",
"addReg",
"(",
"DestReg",
",",
"RegState",
"::",
"Kill",
",",
"SubRegIdx1",
")",
";",
"CI",
".",
"I",
"->",
"eraseFromParent",
"(",
")",
";",
"Paired",
".",
"I",
"->",
"eraseFromParent",
"(",
")",
";",
"return",
"New",
";"
] |
GCC
|
sh
|
CPP
|
program_repair
|
CPU
| 613,560 |
[
"<FIXS>",
"if",
"(",
"GET_CODE",
"(",
"rtlname",
")",
"==",
"MEM",
")",
"rtlname",
"=",
"XEXP",
"(",
"rtlname",
",",
"<NUM_LIT>",
")",
";",
"gcc_assert",
"(",
"GET_CODE",
"(",
"rtlname",
")",
"==",
"SYMBOL_REF",
")",
";",
"oldname",
"=",
"XSTR",
"(",
"rtlname",
",",
"<NUM_LIT>",
")",
";",
"<FIXE>"
] |
[
"tree",
"idp",
";",
"rtlname",
"=",
"XEXP",
"(",
"DECL_RTL",
"(",
"decl",
")",
",",
"<NUM_LIT>",
")",
";",
"<BUGS>",
"if",
"(",
"GET_CODE",
"(",
"rtlname",
")",
"==",
"SYMBOL_REF",
")",
"oldname",
"=",
"XSTR",
"(",
"rtlname",
",",
"<NUM_LIT>",
")",
";",
"else",
"if",
"(",
"GET_CODE",
"(",
"rtlname",
")",
"==",
"MEM",
"&&",
"GET_CODE",
"(",
"XEXP",
"(",
"rtlname",
",",
"<NUM_LIT>",
")",
")",
"==",
"SYMBOL_REF",
")",
"oldname",
"=",
"XSTR",
"(",
"XEXP",
"(",
"rtlname",
",",
"<NUM_LIT>",
")",
",",
"<NUM_LIT>",
")",
";",
"elseabort",
"(",
")",
";",
"<BUGE>",
"if",
"(",
"sh_symbian_dllimport_name_p",
"(",
"oldname",
")",
")",
"{"
] |
LLVM
|
ARM
|
TD
|
next_suggestion
|
CPU
| 613,561 |
[
"}"
] |
[
"def",
"A57Write_10cyc_1L_1V",
":",
"SchedWriteRes",
"<",
"[",
"A57UnitL",
",",
"A57UnitV",
"]",
">",
"{",
"let",
"Latency",
"=",
"<NUM_LIT>",
";",
"let",
"NumMicroOps",
"=",
"<NUM_LIT>",
";"
] |
LLVM
|
PowerPC
|
CPP
|
stmt_completion
|
CPU
| 613,562 |
[
"<STR_LIT>",
"Expected a PPC::XORI8 only for bitwise negation.",
"<STR_LIT>",
")",
";"
] |
[
"SDLoc",
"dl",
"(",
"N",
")",
";",
"bool",
"IsBitwiseNegate",
"=",
"LoweredLogical",
".",
"getMachineOpcode",
"(",
")",
"==",
"PPC",
"::",
"XORI8",
";",
"unsigned",
"SubRegToExtract",
"=",
"IsBitwiseNegate",
"?",
"PPC",
"::",
"sub_eq",
":",
"PPC",
"::",
"sub_gt",
";",
"SDValue",
"CR0Reg",
"=",
"CurDAG",
"->",
"getRegister",
"(",
"PPC",
"::",
"CR0",
",",
"MVT",
"::",
"i32",
")",
";",
"SDValue",
"LHS",
"=",
"LoweredLogical",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
";",
"SDValue",
"RHS",
"=",
"LoweredLogical",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
";",
"SDValue",
"WideOp",
";",
"SDValue",
"OpToConvToRecForm",
";",
"if",
"(",
"IsBitwiseNegate",
"&&",
"LoweredLogical",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getMachineOpcode",
"(",
")",
"==",
"PPC",
"::",
"INSERT_SUBREG",
")",
"OpToConvToRecForm",
"=",
"LoweredLogical",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
";",
"else",
"if",
"(",
"IsBitwiseNegate",
")",
"OpToConvToRecForm",
"=",
"LoweredLogical",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
";",
"else",
"OpToConvToRecForm",
"=",
"LoweredLogical",
";",
"uint16_t",
"NonRecOpc",
"=",
"OpToConvToRecForm",
".",
"getMachineOpcode",
"(",
")",
";",
"int",
"NewOpc",
"=",
"PPCInstrInfo",
"::",
"getRecordFormOpcode",
"(",
"NonRecOpc",
")",
";",
"if",
"(",
"NewOpc",
"!=",
"-",
"<NUM_LIT>",
"&&",
"IsBitwiseNegate",
")",
"{",
"assert",
"(",
"LoweredLogical",
".",
"getConstantOperandVal",
"(",
"<NUM_LIT>",
")",
"==",
"<NUM_LIT>",
"&&"
] |
GCC
|
microblaze
|
CPP
|
program_repair
|
MPU
| 613,563 |
[
"<FIXS>",
"machine_mode",
"mode",
"ATTRIBUTE_UNUSED",
")",
"<FIXE>"
] |
[
"static",
"rtxmicroblaze_legitimize_address",
"(",
"rtx",
"x",
",",
"rtx",
"oldx",
"ATTRIBUTE_UNUSED",
",",
"<BUGS>",
"enum",
"machine_mode",
"mode",
"ATTRIBUTE_UNUSED",
")",
"<BUGE>",
"{",
"register",
"rtx",
"xinsn",
"=",
"x",
",",
"result",
";"
] |
GCC
|
i386
|
MD
|
stmt_completion
|
CPU
| 613,564 |
[
")",
"]",
")"
] |
[
"(",
"const_int",
"<NUM_LIT>",
")",
")",
")",
"]",
"<STR_LIT>",
"<STR_LIT>",
"[",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>"
] |
LLVM
|
ARM
|
CPP
|
stmt_completion
|
CPU
| 613,565 |
[
"<STR_LIT>",
";"
] |
[
"const",
"MachineOperand",
"&",
"Opc",
"=",
"MI",
".",
"getOperand",
"(",
"Op",
"+",
"<NUM_LIT>",
")",
";",
"unsigned",
"OffImm",
"=",
"Opc",
".",
"getImm",
"(",
")",
";",
"return",
"<STR_LIT>",
"::",
"<STR_LIT>",
"(",
"OffImm",
")",
"!=",
"<STR_LIT>",
"::"
] |
LLVM
|
AArch64
|
TD
|
stmt_completion
|
CPU
| 613,566 |
[
":",
"$",
"Rn",
")",
",",
"(",
"v8i8",
"V64",
":",
"$",
"Rm",
")",
")",
")",
")",
")",
")",
"]",
">",
";"
] |
[
"def",
"v8i8_v8i16",
":",
"BaseSIMDDifferentThreeVectorTied",
"<",
"U",
",",
"<NUM_LIT>",
",",
"opc",
",",
"V128",
",",
"V64",
",",
"V64",
",",
"asm",
",",
"<STR_LIT>",
",",
"<STR_LIT>",
",",
"<STR_LIT>",
",",
"[",
"(",
"set",
"(",
"v8i16",
"V128",
":",
"$",
"dst",
")",
",",
"(",
"add",
"(",
"v8i16",
"V128",
":",
"$",
"Rd",
")",
",",
"(",
"zext",
"(",
"v8i8",
"(",
"OpNode",
"(",
"v8i8",
"V64"
] |
LLVM
|
AMDGPU
|
CPP
|
next_suggestion
|
GPU
| 613,567 |
[
"if",
"(",
"!",
"LateCFGStructurize",
")",
"{"
] |
[
"if",
"(",
"EnableAtomicOptimizations",
")",
"{",
"addPass",
"(",
"createAMDGPUAtomicOptimizerPass",
"(",
")",
")",
";",
"}",
"addPass",
"(",
"createAMDGPUAnnotateKernelFeaturesPass",
"(",
")",
")",
";",
"addPass",
"(",
"&",
"AMDGPUUnifyDivergentExitNodesID",
")",
";",
"if",
"(",
"!",
"LateCFGStructurize",
")",
"{",
"addPass",
"(",
"createStructurizeCFGPass",
"(",
"true",
")",
")",
";",
"}",
"addPass",
"(",
"createSinkingPass",
"(",
")",
")",
";",
"addPass",
"(",
"createAMDGPUAnnotateUniformValues",
"(",
")",
")",
";"
] |
GCC
|
i386
|
MD
|
program_repair
|
CPU
| 613,568 |
[
"<FIXS>",
"<STR_LIT>",
"<FIXE>"
] |
[
"(",
"plus",
":",
"SI",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"const_int",
"<NUM_LIT>",
")",
")",
")",
"(",
"use",
"(",
"reg",
":",
"SI",
"<NUM_LIT>",
")",
")",
"]",
"<BUGS>",
"<STR_LIT>",
"<BUGE>",
"<STR_LIT>",
"[",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"]",
")",
"(",
"define_insn",
"<STR_LIT>",
"[",
"(",
"set",
"(",
"match_operand",
":",
"SI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"const_int",
"<NUM_LIT>",
")",
")",
"(",
"set",
"(",
"match_operand",
":",
"SI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")"
] |
LLVM
|
PowerPC
|
CPP
|
stmt_completion
|
CPU
| 613,569 |
[
")",
";"
] |
[
"Inst",
".",
"setLoc",
"(",
"IDLoc",
")",
";",
"Out",
".",
"EmitInstruction",
"(",
"Inst",
",",
"getSTI",
"(",
")",
")",
";",
"return",
"false",
";",
"case",
"Match_MissingFeature",
":",
"return",
"Error",
"(",
"IDLoc",
",",
"<STR_LIT>",
"instruction use requires an option to be enabled",
"<STR_LIT>",
")",
";",
"case",
"Match_MnemonicFail",
":",
"{",
"FeatureBitset",
"FBS",
"=",
"ComputeAvailableFeatures",
"(",
"getSTI",
"(",
")",
".",
"getFeatureBits",
"(",
")",
")",
";",
"std",
"::",
"string",
"Suggestion",
"=",
"PPCMnemonicSpellCheck",
"(",
"(",
"(",
"PPCOperand",
"&",
")",
"*",
"Operands",
"[",
"<NUM_LIT>",
"]",
")",
".",
"getToken",
"(",
")",
",",
"FBS",
")",
";",
"return",
"Error",
"(",
"IDLoc",
",",
"<STR_LIT>",
"invalid instruction",
"<STR_LIT>",
"+",
"Suggestion",
",",
"(",
"(",
"PPCOperand",
"&",
")",
"*",
"Operands",
"[",
"<NUM_LIT>",
"]",
")",
".",
"getLocRange",
"(",
")",
")",
";",
"}",
"case",
"Match_InvalidOperand",
":",
"{",
"SMLoc",
"ErrorLoc",
"=",
"IDLoc",
";",
"if",
"(",
"ErrorInfo",
"!=",
"~",
"<NUM_LIT>",
"ULL",
")",
"{",
"if",
"(",
"ErrorInfo",
">=",
"Operands",
".",
"size",
"(",
")",
")",
"return",
"Error",
"(",
"IDLoc",
",",
"<STR_LIT>",
"too few operands for instruction",
"<STR_LIT>",
")",
";",
"ErrorLoc",
"=",
"(",
"(",
"PPCOperand",
"&",
")",
"*",
"Operands",
"[",
"ErrorInfo",
"]",
")",
".",
"getStartLoc",
"(",
")",
";",
"if",
"(",
"ErrorLoc",
"==",
"SMLoc",
"(",
")",
")",
"ErrorLoc",
"=",
"IDLoc",
";",
"}",
"return",
"Error",
"(",
"ErrorLoc",
",",
"<STR_LIT>",
"invalid operand for instruction",
"<STR_LIT>",
")",
";",
"}",
"}",
"llvm_unreachable",
"(",
"<STR_LIT>",
"Implement any new match types added!",
"<STR_LIT>"
] |
LLVM
|
WebAssembly
|
CPP
|
stmt_completion
|
Virtual ISA
| 613,570 |
[
"CallConv",
"==",
"CallingConv",
"::",
"PreserveAll",
"||",
"CallConv",
"==",
"CallingConv",
"::",
"CXX_FAST_TLS",
";"
] |
[
"return",
"CallConv",
"==",
"CallingConv",
"::",
"C",
"||",
"CallConv",
"==",
"CallingConv",
"::",
"Fast",
"||",
"CallConv",
"==",
"CallingConv",
"::",
"Cold",
"||",
"CallConv",
"==",
"CallingConv",
"::",
"PreserveMost",
"||"
] |
GCC
|
nios2
|
MD
|
stmt_completion
|
MPU
| 613,571 |
[
"<STR_LIT>",
")"
] |
[
"(",
"mem",
":",
"SI",
"(",
"plus",
":",
"SI",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"const_int",
"<NUM_LIT>",
")",
")",
")",
")",
"(",
"set",
"(",
"match_operand",
":",
"SI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"mem",
":",
"SI",
"(",
"plus",
":",
"SI",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"const_int",
"<NUM_LIT>",
")",
")",
")",
")",
"(",
"set",
"(",
"match_operand",
":",
"SI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"mem",
":",
"SI",
"(",
"plus",
":",
"SI",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"const_int",
"<NUM_LIT>",
")",
")",
")",
")",
"(",
"set",
"(",
"match_operand",
":",
"SI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"mem",
":",
"SI",
"(",
"plus",
":",
"SI",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"const_int",
"<NUM_LIT>",
")",
")",
")",
")",
"(",
"set",
"(",
"match_operand",
":",
"SI",
"<NUM_LIT>",
"<STR_LIT>"
] |
LLVM
|
X86
|
CPP
|
stmt_completion
|
CPU
| 613,572 |
[
".",
"getIntPtrConstant",
"(",
"<NUM_LIT>",
",",
"DL",
")",
")",
";"
] |
[
"static",
"const",
"int",
"ShufMask",
"[",
"]",
"=",
"{",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"-",
"<NUM_LIT>",
",",
"-",
"<NUM_LIT>",
",",
"-",
"<NUM_LIT>",
",",
"-",
"<NUM_LIT>",
"}",
";",
"In",
"=",
"DAG",
".",
"getBitcast",
"(",
"MVT",
"::",
"v8i32",
",",
"In",
")",
";",
"In",
"=",
"DAG",
".",
"getVectorShuffle",
"(",
"MVT",
"::",
"v8i32",
",",
"DL",
",",
"In",
",",
"DAG",
".",
"getUNDEF",
"(",
"MVT",
"::",
"v8i32",
")",
",",
"ShufMask",
")",
";",
"return",
"DAG",
".",
"getNode",
"(",
"ISD",
"::",
"EXTRACT_SUBVECTOR",
",",
"DL",
",",
"VT",
",",
"In",
",",
"DAG",
".",
"getIntPtrConstant",
"(",
"<NUM_LIT>",
",",
"DL",
")",
")",
";",
"}",
"SDValue",
"OpLo",
"=",
"DAG",
".",
"getNode",
"(",
"ISD",
"::",
"EXTRACT_SUBVECTOR",
",",
"DL",
",",
"MVT",
"::",
"v2i64",
",",
"In",
",",
"DAG",
".",
"getIntPtrConstant",
"(",
"<NUM_LIT>",
",",
"DL",
")",
")",
";",
"SDValue",
"OpHi",
"=",
"DAG",
".",
"getNode",
"(",
"ISD",
"::",
"EXTRACT_SUBVECTOR",
",",
"DL",
",",
"MVT",
"::",
"v2i64",
",",
"In",
",",
"DAG",
".",
"getIntPtrConstant",
"(",
"<NUM_LIT>",
",",
"DL",
")",
")",
";",
"OpLo",
"=",
"DAG",
".",
"getBitcast",
"(",
"MVT",
"::",
"v4i32",
",",
"OpLo",
")",
";",
"OpHi",
"=",
"DAG",
".",
"getBitcast",
"(",
"MVT",
"::",
"v4i32",
",",
"OpHi",
")",
";",
"static",
"const",
"int",
"ShufMask",
"[",
"]",
"=",
"{",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
"}",
";",
"return",
"DAG",
".",
"getVectorShuffle",
"(",
"VT",
",",
"DL",
",",
"OpLo",
",",
"OpHi",
",",
"ShufMask",
")",
";",
"}",
"if",
"(",
"(",
"VT",
"==",
"MVT",
"::",
"v8i16",
")",
"&&",
"(",
"InVT",
"==",
"MVT",
"::",
"v8i32",
")",
")",
"{",
"if",
"(",
"Subtarget",
".",
"hasInt256",
"(",
")",
")",
"{",
"In",
"=",
"DAG",
".",
"getBitcast",
"(",
"MVT",
"::",
"v32i8",
",",
"In",
")",
";",
"SmallVector",
"<",
"SDValue",
",",
"<NUM_LIT>",
">",
"pshufbMask",
";",
"for",
"(",
"unsigned",
"i",
"=",
"<NUM_LIT>",
";",
"i",
"<",
"<NUM_LIT>",
";",
"++",
"i",
")",
"{",
"pshufbMask",
".",
"push_back",
"(",
"DAG",
".",
"getConstant",
"(",
"<NUM_LIT>",
",",
"DL",
",",
"MVT",
"::",
"i8",
")",
")",
";",
"pshufbMask",
".",
"push_back",
"(",
"DAG",
".",
"getConstant",
"(",
"<NUM_LIT>",
",",
"DL",
",",
"MVT",
"::",
"i8",
")",
")",
";",
"pshufbMask",
".",
"push_back",
"(",
"DAG",
".",
"getConstant",
"(",
"<NUM_LIT>",
",",
"DL",
",",
"MVT",
"::",
"i8",
")",
")",
";",
"pshufbMask",
".",
"push_back",
"(",
"DAG",
".",
"getConstant",
"(",
"<NUM_LIT>",
",",
"DL",
",",
"MVT",
"::",
"i8",
")",
")",
";",
"pshufbMask",
".",
"push_back",
"(",
"DAG",
".",
"getConstant",
"(",
"<NUM_LIT>",
",",
"DL",
",",
"MVT",
"::",
"i8",
")",
")",
";",
"pshufbMask",
".",
"push_back",
"(",
"DAG",
".",
"getConstant",
"(",
"<NUM_LIT>",
",",
"DL",
",",
"MVT",
"::",
"i8",
")",
")",
";",
"pshufbMask",
".",
"push_back",
"(",
"DAG",
".",
"getConstant",
"(",
"<NUM_LIT>",
",",
"DL",
",",
"MVT",
"::",
"i8",
")",
")",
";",
"pshufbMask",
".",
"push_back",
"(",
"DAG",
".",
"getConstant",
"(",
"<NUM_LIT>",
",",
"DL",
",",
"MVT",
"::",
"i8",
")",
")",
";",
"for",
"(",
"unsigned",
"j",
"=",
"<NUM_LIT>",
";",
"j",
"<",
"<NUM_LIT>",
";",
"++",
"j",
")",
"pshufbMask",
".",
"push_back",
"(",
"DAG",
".",
"getConstant",
"(",
"<NUM_LIT>",
",",
"DL",
",",
"MVT",
"::",
"i8",
")",
")",
";",
"}",
"SDValue",
"BV",
"=",
"DAG",
".",
"getBuildVector",
"(",
"MVT",
"::",
"v32i8",
",",
"DL",
",",
"pshufbMask",
")",
";",
"In",
"=",
"DAG",
".",
"getNode",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
",",
"DL",
",",
"MVT",
"::",
"v32i8",
",",
"In",
",",
"BV",
")",
";",
"In",
"=",
"DAG",
".",
"getBitcast",
"(",
"MVT",
"::",
"v4i64",
",",
"In",
")",
";",
"static",
"const",
"int",
"ShufMask",
"[",
"]",
"=",
"{",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"-",
"<NUM_LIT>",
",",
"-",
"<NUM_LIT>",
"}",
";",
"In",
"=",
"DAG",
".",
"getVectorShuffle",
"(",
"MVT",
"::",
"v4i64",
",",
"DL",
",",
"In",
",",
"DAG",
".",
"getUNDEF",
"(",
"MVT",
"::",
"v4i64",
")",
",",
"ShufMask",
")",
";",
"In",
"=",
"DAG",
".",
"getNode",
"(",
"ISD",
"::",
"EXTRACT_SUBVECTOR",
",",
"DL",
",",
"MVT",
"::",
"v2i64",
",",
"In",
",",
"DAG",
".",
"getIntPtrConstant",
"(",
"<NUM_LIT>",
",",
"DL",
")",
")",
";",
"return",
"DAG",
".",
"getBitcast",
"(",
"VT",
",",
"In",
")",
";",
"}",
"SDValue",
"OpLo",
"=",
"DAG",
".",
"getNode",
"(",
"ISD",
"::",
"EXTRACT_SUBVECTOR",
",",
"DL",
",",
"MVT",
"::",
"v4i32",
",",
"In",
",",
"DAG",
".",
"getIntPtrConstant",
"(",
"<NUM_LIT>",
",",
"DL",
")",
")",
";",
"SDValue",
"OpHi",
"=",
"DAG",
".",
"getNode",
"(",
"ISD",
"::",
"EXTRACT_SUBVECTOR",
",",
"DL",
",",
"MVT",
"::",
"v4i32",
",",
"In",
",",
"DAG"
] |
GCC
|
loongarch
|
CPP
|
stmt_completion
|
CPU
| 613,573 |
[
")",
"_",
"<NUM_LIT>",
")",
";"
] |
[
"return",
"(",
"_",
"_",
"m256i",
")",
"_",
"_",
"builtin_lasx_xvabsd_hu",
"(",
"(",
"v16u16",
")",
"_",
"<NUM_LIT>",
",",
"(",
"v16u16"
] |
LLVM
|
ARM
|
CPP
|
code_generation
|
CPU
| 613,574 |
[
"DecodeStatus",
"ThumbDisassembler",
"::",
"getInstruction",
"(",
"MCInst",
"&",
"MI",
",",
"uint64_t",
"&",
"Size",
",",
"ArrayRef",
"<",
"uint8_t",
">",
"Bytes",
",",
"uint64_t",
"Address",
",",
"raw_ostream",
"&",
"OS",
",",
"raw_ostream",
"&",
"CS",
")",
"const",
"{",
"CommentStream",
"=",
"&",
"CS",
";",
"assert",
"(",
"STI",
".",
"getFeatureBits",
"(",
")",
"[",
"ARM",
"::",
"ModeThumb",
"]",
"&&",
"<STR_LIT>",
"Asked to disassemble in Thumb mode but Subtarget is in ARM mode!",
"<STR_LIT>",
")",
";",
"if",
"(",
"Bytes",
".",
"size",
"(",
")",
"<",
"<NUM_LIT>",
")",
"{",
"Size",
"=",
"<NUM_LIT>",
";",
"return",
"MCDisassembler",
"::",
"Fail",
";",
"}",
"uint16_t",
"Insn16",
"=",
"(",
"Bytes",
"[",
"<NUM_LIT>",
"]",
"<<",
"<NUM_LIT>",
")",
"|",
"Bytes",
"[",
"<NUM_LIT>",
"]",
";",
"DecodeStatus",
"Result",
"=",
"decodeInstruction",
"(",
"DecoderTableThumb16",
",",
"MI",
",",
"Insn16",
",",
"Address",
",",
"this",
",",
"STI",
")",
";",
"if",
"(",
"Result",
"!=",
"MCDisassembler",
"::",
"Fail",
")",
"{",
"Size",
"=",
"<NUM_LIT>",
";",
"Check",
"(",
"Result",
",",
"AddThumbPredicate",
"(",
"MI",
")",
")",
";",
"return",
"Result",
";",
"}",
"MI",
".",
"clear",
"(",
")",
";",
"Result",
"=",
"decodeInstruction",
"(",
"DecoderTableThumbSBit16",
",",
"MI",
",",
"Insn16",
",",
"Address",
",",
"this",
",",
"STI",
")",
";",
"if",
"(",
"Result",
")",
"{",
"Size",
"=",
"<NUM_LIT>",
";",
"bool",
"InITBlock",
"=",
"ITBlock",
".",
"instrInITBlock",
"(",
")",
";",
"Check",
"(",
"Result",
",",
"AddThumbPredicate",
"(",
"MI",
")",
")",
";",
"AddThumb1SBit",
"(",
"MI",
",",
"InITBlock",
")",
";",
"return",
"Result",
";",
"}",
"MI",
".",
"clear",
"(",
")",
";",
"Result",
"=",
"decodeInstruction",
"(",
"DecoderTableThumb216",
",",
"MI",
",",
"Insn16",
",",
"Address",
",",
"this",
",",
"STI",
")",
";",
"if",
"(",
"Result",
"!=",
"MCDisassembler",
"::",
"Fail",
")",
"{",
"Size",
"=",
"<NUM_LIT>",
";",
"if",
"(",
"MI",
".",
"getOpcode",
"(",
")",
"==",
"ARM",
"::",
"t2IT",
"&&",
"ITBlock",
".",
"instrInITBlock",
"(",
")",
")",
"Result",
"=",
"MCDisassembler",
"::",
"SoftFail",
";",
"Check",
"(",
"Result",
",",
"AddThumbPredicate",
"(",
"MI",
")",
")",
";",
"if",
"(",
"MI",
".",
"getOpcode",
"(",
")",
"==",
"ARM",
"::",
"t2IT",
")",
"{",
"unsigned",
"Firstcond",
"=",
"MI",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getImm",
"(",
")",
";",
"unsigned",
"Mask",
"=",
"MI",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getImm",
"(",
")",
";",
"ITBlock",
".",
"setITState",
"(",
"Firstcond",
",",
"Mask",
")",
";",
"}",
"return",
"Result",
";",
"}",
"if",
"(",
"Bytes",
".",
"size",
"(",
")",
"<",
"<NUM_LIT>",
")",
"{",
"Size",
"=",
"<NUM_LIT>",
";",
"return",
"MCDisassembler",
"::",
"Fail",
";",
"}",
"uint32_t",
"Insn32",
"=",
"(",
"Bytes",
"[",
"<NUM_LIT>",
"]",
"<<",
"<NUM_LIT>",
")",
"|",
"(",
"Bytes",
"[",
"<NUM_LIT>",
"]",
"<<",
"<NUM_LIT>",
")",
"|",
"(",
"Bytes",
"[",
"<NUM_LIT>",
"]",
"<<",
"<NUM_LIT>",
")",
"|",
"(",
"Bytes",
"[",
"<NUM_LIT>",
"]",
"<<",
"<NUM_LIT>",
")",
";",
"MI",
".",
"clear",
"(",
")",
";",
"Result",
"=",
"decodeInstruction",
"(",
"DecoderTableThumb32",
",",
"MI",
",",
"Insn32",
",",
"Address",
",",
"this",
",",
"STI",
")",
";",
"if",
"(",
"Result",
"!=",
"MCDisassembler",
"::",
"Fail",
")",
"{",
"Size",
"=",
"<NUM_LIT>",
";",
"bool",
"InITBlock",
"=",
"ITBlock",
".",
"instrInITBlock",
"(",
")",
";",
"Check",
"(",
"Result",
",",
"AddThumbPredicate",
"(",
"MI",
")",
")",
";",
"AddThumb1SBit",
"(",
"MI",
",",
"InITBlock",
")",
";",
"return",
"Result",
";",
"}",
"MI",
".",
"clear",
"(",
")",
";",
"Result",
"=",
"decodeInstruction",
"(",
"DecoderTableThumb232",
",",
"MI",
",",
"Insn32",
",",
"Address",
",",
"this",
",",
"STI",
")",
";",
"if",
"(",
"Result",
"!=",
"MCDisassembler",
"::",
"Fail",
")",
"{",
"Size",
"=",
"<NUM_LIT>",
";",
"Check",
"(",
"Result",
",",
"AddThumbPredicate",
"(",
"MI",
")",
")",
";",
"return",
"Result",
";",
"}",
"if",
"(",
"fieldFromInstruction",
"(",
"Insn32",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
")",
"==",
"<NUM_LIT>",
")",
"{",
"MI",
".",
"clear",
"(",
")",
";",
"Result",
"=",
"decodeInstruction",
"(",
"DecoderTableVFP32",
",",
"MI",
",",
"Insn32",
",",
"Address",
",",
"this",
",",
"STI",
")",
";",
"if",
"(",
"Result",
"!=",
"MCDisassembler",
"::",
"Fail",
")",
"{",
"Size",
"=",
"<NUM_LIT>",
";",
"UpdateThumbVFPPredicate",
"(",
"MI",
")",
";",
"return",
"Result",
";",
"}",
"}",
"MI",
".",
"clear",
"(",
")",
";",
"Result",
"=",
"decodeInstruction",
"(",
"DecoderTableVFPV832",
",",
"MI",
",",
"Insn32",
",",
"Address",
",",
"this",
",",
"STI",
")",
";",
"if",
"(",
"Result",
"!=",
"MCDisassembler",
"::",
"Fail",
")",
"{",
"Size",
"=",
"<NUM_LIT>",
";",
"return",
"Result",
";",
"}",
"if",
"(",
"fieldFromInstruction",
"(",
"Insn32",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
")",
"==",
"<NUM_LIT>",
")",
"{",
"MI",
".",
"clear",
"(",
")",
";",
"Result",
"=",
"decodeInstruction",
"(",
"DecoderTableNEONDup32",
",",
"MI",
",",
"Insn32",
",",
"Address",
",",
"this",
",",
"STI",
")",
";",
"if",
"(",
"Result",
"!=",
"MCDisassembler",
"::",
"Fail",
")",
"{",
"Size",
"=",
"<NUM_LIT>",
";",
"Check",
"(",
"Result",
",",
"AddThumbPredicate",
"(",
"MI",
")",
")",
";",
"return",
"Result",
";",
"}",
"}",
"if",
"(",
"fieldFromInstruction",
"(",
"Insn32",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
")",
"==",
"<NUM_LIT>",
")",
"{",
"MI",
".",
"clear",
"(",
")",
";",
"uint32_t",
"NEONLdStInsn",
"=",
"Insn32",
";",
"NEONLdStInsn",
"&=",
"<NUM_LIT>",
";",
"NEONLdStInsn",
"|=",
"<NUM_LIT>",
";",
"Result",
"=",
"decodeInstruction",
"(",
"DecoderTableNEONLoadStore32",
",",
"MI",
",",
"NEONLdStInsn",
",",
"Address",
",",
"this",
",",
"STI",
")",
";",
"if",
"(",
"Result",
"!=",
"MCDisassembler",
"::",
"Fail",
")",
"{",
"Size",
"=",
"<NUM_LIT>",
";",
"Check",
"(",
"Result",
",",
"AddThumbPredicate",
"(",
"MI",
")",
")",
";",
"return",
"Result",
";",
"}",
"}",
"if",
"(",
"fieldFromInstruction",
"(",
"Insn32",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
")",
"==",
"<NUM_LIT>",
")",
"{",
"MI",
".",
"clear",
"(",
")",
";",
"uint32_t",
"NEONDataInsn",
"=",
"Insn32",
";",
"NEONDataInsn",
"&=",
"<NUM_LIT>",
";",
"NEONDataInsn",
"|=",
"(",
"NEONDataInsn",
"&",
"<NUM_LIT>",
")",
">>",
"<NUM_LIT>",
";",
"NEONDataInsn",
"|=",
"<NUM_LIT>",
";",
"Result",
"=",
"decodeInstruction",
"(",
"DecoderTableNEONData32",
",",
"MI",
",",
"NEONDataInsn",
",",
"Address",
",",
"this",
",",
"STI",
")",
";",
"if",
"(",
"Result",
"!=",
"MCDisassembler",
"::",
"Fail",
")",
"{",
"Size",
"=",
"<NUM_LIT>",
";",
"Check",
"(",
"Result",
",",
"AddThumbPredicate",
"(",
"MI",
")",
")",
";",
"return",
"Result",
";",
"}",
"MI",
".",
"clear",
"(",
")",
";",
"uint32_t",
"NEONCryptoInsn",
"=",
"Insn32",
";",
"NEONCryptoInsn",
"&=",
"<NUM_LIT>",
";",
"NEONCryptoInsn",
"|=",
"(",
"NEONCryptoInsn",
"&",
"<NUM_LIT>",
")",
">>",
"<NUM_LIT>",
";",
"NEONCryptoInsn",
"|=",
"<NUM_LIT>",
";",
"Result",
"=",
"decodeInstruction",
"(",
"DecoderTablev8Crypto32",
",",
"MI",
",",
"NEONCryptoInsn",
",",
"Address",
",",
"this",
",",
"STI",
")",
";",
"if",
"(",
"Result",
"!=",
"MCDisassembler",
"::",
"Fail",
")",
"{",
"Size",
"=",
"<NUM_LIT>",
";",
"return",
"Result",
";",
"}",
"MI",
".",
"clear",
"(",
")",
";",
"uint32_t",
"NEONv8Insn",
"=",
"Insn32",
";",
"NEONv8Insn",
"&=",
"<NUM_LIT>",
";",
"Result",
"=",
"decodeInstruction",
"(",
"DecoderTablev8NEON32",
",",
"MI",
",",
"NEONv8Insn",
",",
"Address",
",",
"this",
",",
"STI",
")",
";",
"if",
"(",
"Result",
"!=",
"MCDisassembler",
"::",
"Fail",
")",
"{",
"Size",
"=",
"<NUM_LIT>",
";",
"return",
"Result",
";",
"}",
"}",
"MI",
".",
"clear",
"(",
")",
";",
"Size",
"=",
"<NUM_LIT>",
";",
"return",
"MCDisassembler",
"::",
"Fail",
";",
"}"
] |
[
"Returns",
"the",
"disassembly",
"of",
"a",
"single",
"instruction",
"."
] |
LLVM
|
Hexagon
|
TD
|
next_suggestion
|
DSP
| 613,575 |
[
"let",
"isPredicated",
"=",
"<NUM_LIT>",
";"
] |
[
"def",
"A2_pxortnew",
":",
"HInst",
"<",
"(",
"outs",
"IntRegs",
":",
"$",
"Rd32",
")",
",",
"(",
"ins",
"PredRegs",
":",
"$",
"Pu4",
",",
"IntRegs",
":",
"$",
"Rs32",
",",
"IntRegs",
":",
"$",
"Rt32",
")",
",",
"<STR_LIT>",
",",
"tc_05c070ec",
",",
"TypeALU32_3op",
">",
",",
"Enc_ea4c54",
",",
"PredNewRel",
"{",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";"
] |
LLVM
|
TeeRISC
|
TD
|
stmt_completion
|
CPU
| 613,576 |
[
",",
"shl",
",",
"<STR_LIT>",
">",
";"
] |
[
"def",
"LSHIFT",
":",
"ArithLogic",
"<",
"<NUM_LIT>"
] |
LLVM
|
PowerPC
|
CPP
|
next_suggestion
|
CPU
| 613,577 |
[
"GVSym",
"->",
"setStorageClass",
"(",
"TargetLoweringObjectFileXCOFF",
"::",
"getStorageClassForGlobal",
"(",
"GV",
")",
")",
";"
] |
[
"if",
"(",
"GV",
"->",
"hasComdat",
"(",
")",
")",
"report_fatal_error",
"(",
"<STR_LIT>",
"COMDAT not yet supported by AIX.",
"<STR_LIT>",
")",
";",
"SectionKind",
"GVKind",
"=",
"getObjFileLowering",
"(",
")",
".",
"getKindForGlobal",
"(",
"GV",
",",
"TM",
")",
";",
"if",
"(",
"!",
"GVKind",
".",
"isCommon",
"(",
")",
"&&",
"!",
"GVKind",
".",
"isBSSLocal",
"(",
")",
"&&",
"!",
"GVKind",
".",
"isData",
"(",
")",
")",
"report_fatal_error",
"(",
"<STR_LIT>",
"Encountered a global variable kind that is ",
"<STR_LIT>",
"<STR_LIT>",
"not supported yet.",
"<STR_LIT>",
")",
";",
"MCSectionXCOFF",
"*",
"CSect",
"=",
"cast",
"<",
"MCSectionXCOFF",
">",
"(",
"getObjFileLowering",
"(",
")",
".",
"SectionForGlobal",
"(",
"GV",
",",
"GVKind",
",",
"TM",
")",
")",
";",
"OutStreamer",
"->",
"SwitchSection",
"(",
"CSect",
")",
";",
"MCSymbolXCOFF",
"*",
"GVSym",
"=",
"cast",
"<",
"MCSymbolXCOFF",
">",
"(",
"getSymbol",
"(",
"GV",
")",
")",
";"
] |
LLVM
|
AMDGPU
|
CPP
|
stmt_completion
|
GPU
| 613,578 |
[
"DestReg",
")",
";"
] |
[
"unsigned",
"DestReg",
";",
"return",
"findDest",
"(",
"Reg",
",",
"SourceMBB",
","
] |
LLVM
|
Hexagon
|
CPP
|
next_suggestion
|
DSP
| 613,579 |
[
"if",
"(",
"MV62",
")",
"return",
"<STR_LIT>",
"hexagonv62",
"<STR_LIT>",
";"
] |
[
"if",
"(",
"MV4",
")",
"return",
"<STR_LIT>",
"hexagonv4",
"<STR_LIT>",
";",
"if",
"(",
"MV5",
")",
"return",
"<STR_LIT>",
"hexagonv5",
"<STR_LIT>",
";",
"if",
"(",
"MV55",
")",
"return",
"<STR_LIT>",
"hexagonv55",
"<STR_LIT>",
";",
"if",
"(",
"MV60",
")",
"return",
"<STR_LIT>",
"hexagonv60",
"<STR_LIT>",
";"
] |
GCC
|
i386
|
CPP
|
stmt_completion
|
CPU
| 613,580 |
[
"artificial__",
")",
")",
"_",
"m_pmulhrw",
"(",
"_",
"_",
"m64",
"_",
"_",
"A",
",",
"_",
"_",
"m64",
"_",
"_",
"B",
")",
"{"
] |
[
"extern",
"_",
"_",
"inline",
"_",
"_",
"m64",
"_",
"_",
"attribute__",
"(",
"(",
"_",
"_",
"gnu_inline__",
",",
"_",
"_",
"always_inline__",
",",
"_",
"_"
] |
LLVM
|
X86
|
CPP
|
stmt_completion
|
CPU
| 613,581 |
[
"<NUM_LIT>",
")",
")",
";"
] |
[
"static",
"void",
"EmitRegFix",
"(",
"const",
"llvm",
"::",
"MCSubtargetInfo",
"&",
"STI",
",",
"unsigned",
"Reg64",
",",
"MCStreamer",
"&",
"Out",
")",
"{",
"if",
"(",
"!",
"FlagUseZeroBasedSandbox",
")",
"{",
"MCInst",
"Tmp",
";",
"Tmp",
".",
"setOpcode",
"(",
"X86",
"::",
"LEA64r",
")",
";",
"Tmp",
".",
"addOperand",
"(",
"MCOperand",
"::",
"CreateReg",
"(",
"Reg64",
")",
")",
";",
"Tmp",
".",
"addOperand",
"(",
"MCOperand",
"::",
"CreateReg",
"(",
"Reg64",
")",
")",
";",
"Tmp",
".",
"addOperand",
"(",
"MCOperand",
"::",
"CreateImm",
"("
] |
LLVM
|
ARM
|
CPP
|
stmt_completion
|
CPU
| 613,582 |
[
"getValue",
"(",
")",
"/",
"<NUM_LIT>",
";"
] |
[
"assert",
"(",
"N",
"==",
"<NUM_LIT>",
"&&",
"isMemMode5",
"(",
")",
"&&",
"<STR_LIT>",
"Invalid number of operands!",
"<STR_LIT>",
")",
";",
"Inst",
".",
"addOperand",
"(",
"MCOperand",
"::",
"CreateReg",
"(",
"Mem",
".",
"BaseRegNum",
")",
")",
";",
"assert",
"(",
"!",
"Mem",
".",
"OffsetIsReg",
"&&",
"<STR_LIT>",
"Invalid mode 5 operand",
"<STR_LIT>",
")",
";",
"if",
"(",
"Mem",
".",
"Offset",
")",
"{",
"const",
"MCConstantExpr",
"*",
"CE",
"=",
"dyn_cast",
"<",
"MCConstantExpr",
">",
"(",
"Mem",
".",
"Offset",
")",
";",
"assert",
"(",
"CE",
"&&",
"<STR_LIT>",
"Non-constant mode 5 offset operand!",
"<STR_LIT>",
")",
";",
"int64_t",
"Offset",
"=",
"CE",
"->"
] |
LLVM
|
AArch64
|
TD
|
next_suggestion
|
CPU
| 613,583 |
[
"}"
] |
[
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"L",
";"
] |
LLVM
|
ARM
|
CPP
|
next_suggestion
|
CPU
| 613,584 |
[
"if",
"(",
"NumAlignedDPRCS2Regs",
")",
"emitAlignedDPRCS2Spills",
"(",
"MBB",
",",
"MI",
",",
"NumAlignedDPRCS2Regs",
",",
"CSI",
",",
"TRI",
")",
";"
] |
[
"ARMFunctionInfo",
"*",
"AFI",
"=",
"MF",
".",
"getInfo",
"<",
"ARMFunctionInfo",
">",
"(",
")",
";",
"unsigned",
"PushOpc",
"=",
"AFI",
"->",
"isThumbFunction",
"(",
")",
"?",
"ARM",
"::",
"t2STMDB_UPD",
":",
"ARM",
"::",
"STMDB_UPD",
";",
"unsigned",
"PushOneOpc",
"=",
"AFI",
"->",
"isThumbFunction",
"(",
")",
"?",
"ARM",
"::",
"t2STR_PRE",
":",
"ARM",
"::",
"STR_PRE_IMM",
";",
"unsigned",
"FltOpc",
"=",
"ARM",
"::",
"VSTMDDB_UPD",
";",
"unsigned",
"NumAlignedDPRCS2Regs",
"=",
"AFI",
"->",
"getNumAlignedDPRCS2Regs",
"(",
")",
";",
"emitPushInst",
"(",
"MBB",
",",
"MI",
",",
"CSI",
",",
"PushOpc",
",",
"PushOneOpc",
",",
"false",
",",
"&",
"isARMArea1Register",
",",
"<NUM_LIT>",
",",
"MachineInstr",
"::",
"FrameSetup",
")",
";",
"emitPushInst",
"(",
"MBB",
",",
"MI",
",",
"CSI",
",",
"PushOpc",
",",
"PushOneOpc",
",",
"false",
",",
"&",
"isARMArea2Register",
",",
"<NUM_LIT>",
",",
"MachineInstr",
"::",
"FrameSetup",
")",
";",
"emitPushInst",
"(",
"MBB",
",",
"MI",
",",
"CSI",
",",
"FltOpc",
",",
"<NUM_LIT>",
",",
"true",
",",
"&",
"isARMArea3Register",
",",
"NumAlignedDPRCS2Regs",
",",
"MachineInstr",
"::",
"FrameSetup",
")",
";"
] |
LLVM
|
AArch64
|
TD
|
program_repair
|
CPU
| 613,585 |
[
"<FIXS>",
"[",
"HasMTE",
",",
"HasCSSC",
"]",
")",
";",
"<FIXE>"
] |
[
"list",
"Predicate",
">",
"UnsupportedFeatures",
"=",
"!",
"listconcat",
"(",
"SVEUnsupported",
".",
"F",
",",
"PAUnsupported",
".",
"F",
",",
"SMEUnsupported",
".",
"F",
",",
"<BUGS>",
"[",
"HasMTE",
"]",
")",
";",
"<BUGE>",
"}"
] |
LLVM
|
XCore
|
CPP
|
program_repair
|
MPU
| 613,586 |
[
"<FIXS>",
"#",
"include",
"<STR_LIT>",
"MCTargetDesc/XCoreInstPrinter.h",
"<STR_LIT>",
"<FIXE>"
] |
[
"#",
"include",
"<STR_LIT>",
"MCTargetDesc/XCoreMCTargetDesc.h",
"<STR_LIT>",
"<BUGS>",
"#",
"include",
"<STR_LIT>",
"InstPrinter/XCoreInstPrinter.h",
"<STR_LIT>",
"<BUGE>",
"#",
"include",
"<STR_LIT>",
"MCTargetDesc/XCoreMCAsmInfo.h",
"<STR_LIT>",
"#",
"include",
"<STR_LIT>",
"XCoreTargetStreamer.h",
"<STR_LIT>",
"#",
"include",
"<STR_LIT>",
"llvm/ADT/StringRef.h",
"<STR_LIT>"
] |
LLVM
|
TPC
|
CPP
|
code_generation
|
Virtual ISA
| 613,587 |
[
"void",
"TPCMCCodeEmitter",
"::",
"EmitInstruction",
"(",
"APInt",
"&",
"Instruction",
",",
"unsigned",
"Size",
",",
"raw_ostream",
"&",
"OS",
")",
"const",
"{",
"for",
"(",
"unsigned",
"Start",
"=",
"<NUM_LIT>",
";",
"Start",
"<",
"Size",
";",
")",
"{",
"unsigned",
"RemainedBits",
"=",
"Size",
"-",
"Start",
";",
"if",
"(",
"RemainedBits",
">=",
"<NUM_LIT>",
")",
"{",
"APInt",
"Chunk",
"=",
"Instruction",
".",
"lshr",
"(",
"Start",
")",
".",
"trunc",
"(",
"<NUM_LIT>",
")",
";",
"EmitConstant",
"(",
"Chunk",
".",
"getZExtValue",
"(",
")",
",",
"<NUM_LIT>",
",",
"OS",
")",
";",
"Start",
"+=",
"<NUM_LIT>",
";",
"}",
"else",
"{",
"unsigned",
"ChunkSize",
"=",
"RemainedBits",
"/",
"<NUM_LIT>",
";",
"assert",
"(",
"ChunkSize",
"*",
"<NUM_LIT>",
"==",
"RemainedBits",
")",
";",
"APInt",
"Chunk",
"=",
"Instruction",
".",
"lshr",
"(",
"Start",
")",
".",
"trunc",
"(",
"RemainedBits",
")",
";",
"EmitConstant",
"(",
"Chunk",
".",
"getZExtValue",
"(",
")",
",",
"ChunkSize",
",",
"OS",
")",
";",
"break",
";",
"}",
"}",
"curPos",
"+=",
"(",
"Size",
"/",
"<NUM_LIT>",
")",
";",
"}"
] |
[
"EmitInstruction",
"-",
"This",
"callback",
"is",
"invoked",
"when",
"an",
"instruction",
"is",
"emitted",
",",
"to",
"advance",
"the",
"hazard",
"state",
"."
] |
LLVM
|
CAHP
|
CPP
|
stmt_completion
|
CPU
| 613,588 |
[
"(",
"Expr",
",",
"Kind",
")",
";"
] |
[
"return",
"new",
"(",
"Ctx",
")",
"CAHPMCExpr"
] |
LLVM
|
AMDGPU
|
CPP
|
stmt_completion
|
GPU
| 613,589 |
[
"OPW16",
":"
] |
[
"case",
"OPW32",
":",
"return",
"MCOperand",
"::",
"createImm",
"(",
"getInlineImmVal32",
"(",
"Imm",
")",
")",
";",
"case",
"OPW64",
":",
"return",
"MCOperand",
"::",
"createImm",
"(",
"getInlineImmVal64",
"(",
"Imm",
")",
")",
";",
"case"
] |
LLVM
|
X86
|
CPP
|
stmt_completion
|
CPU
| 613,590 |
[
"X86",
"::",
"AddrDisp",
")",
";"
] |
[
"static",
"MachineOperand",
"&",
"getDispOperand",
"(",
"MachineInstr",
"*",
"MI",
")",
"{",
"int",
"AddrOffset",
"=",
"getAddrOffset",
"(",
"MI",
")",
";",
"return",
"MI",
"->",
"getOperand",
"(",
"AddrOffset",
"+"
] |
LLVM
|
CellSPU
|
CPP
|
next_suggestion
|
MPU
| 613,591 |
[
"DEBUG",
"(",
"(",
"*",
"MIB",
")",
".",
"dump",
"(",
")",
")",
";"
] |
[
"MachineInstrBuilder",
"MIB",
"=",
"BuildMI",
"(",
"&",
"MBB",
",",
"DL",
",",
"get",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
")",
";",
"MIB",
".",
"addMBB",
"(",
"TBB",
")",
";",
"DEBUG",
"(",
"errs",
"(",
")",
"<<",
"<STR_LIT>",
"Inserted one-way uncond branch: ",
"<STR_LIT>",
")",
";",
"DEBUG",
"(",
"(",
"*",
"MIB",
")",
".",
"dump",
"(",
")",
")",
";",
"}",
"else",
"{",
"MachineInstrBuilder",
"MIB",
"=",
"BuildMI",
"(",
"&",
"MBB",
",",
"DL",
",",
"get",
"(",
"Cond",
"[",
"<NUM_LIT>",
"]",
".",
"getImm",
"(",
")",
")",
")",
";",
"MIB",
".",
"addReg",
"(",
"Cond",
"[",
"<NUM_LIT>",
"]",
".",
"getReg",
"(",
")",
")",
".",
"addMBB",
"(",
"TBB",
")",
";",
"DEBUG",
"(",
"errs",
"(",
")",
"<<",
"<STR_LIT>",
"Inserted one-way cond branch: ",
"<STR_LIT>",
")",
";"
] |
LLVM
|
X86
|
TD
|
program_repair
|
CPU
| 613,592 |
[
"<FIXS>",
"X86VReduce",
",",
"X86VReduceRnd",
",",
"SchedWriteFRnd",
",",
"HasDQI",
">",
",",
"<FIXE>",
"<FIXS>",
"X86VRndScale",
",",
"X86VRndScaleRnd",
",",
"SchedWriteFRnd",
",",
"HasAVX512",
">",
",",
"<FIXE>",
"<FIXS>",
"X86VGetMant",
",",
"X86VGetMantRnd",
",",
"SchedWriteFRnd",
",",
"HasAVX512",
">",
",",
"<FIXE>"
] |
[
"}",
"defm",
"VREDUCE",
":",
"avx512_common_unary_fp_sae_packed_imm_all",
"<STR_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<BUGS>",
"X86VReduce",
",",
"X86VReduceRnd",
",",
"SchedWriteFAdd",
",",
"HasDQI",
">",
",",
"<BUGE>",
"AVX512AIi8Base",
",",
"EVEX",
";",
"defm",
"VRNDSCALE",
":",
"avx512_common_unary_fp_sae_packed_imm_all",
"<STR_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<BUGS>",
"X86VRndScale",
",",
"X86VRndScaleRnd",
",",
"SchedWriteFAdd",
",",
"HasAVX512",
">",
",",
"<BUGE>",
"AVX512AIi8Base",
",",
"EVEX",
";",
"defm",
"VGETMANT",
":",
"avx512_common_unary_fp_sae_packed_imm_all",
"<STR_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<BUGS>",
"X86VGetMant",
",",
"X86VGetMantRnd",
",",
"SchedWriteFAdd",
",",
"HasAVX512",
">",
",",
"<BUGE>",
"AVX512AIi8Base",
",",
"EVEX",
";",
"defm",
"VRANGEPD",
":",
"avx512_common_fp_sae_packed_imm",
"<STR_LIT>",
",",
"avx512vl_f64_info",
","
] |
LLVM
|
PowerPC
|
TD
|
next_suggestion
|
CPU
| 613,593 |
[
"bits",
"<",
"<NUM_LIT>",
">",
"SH",
";"
] |
[
"class",
"MDForm_1",
"<",
"bits",
"<",
"<NUM_LIT>",
">",
"opcode",
",",
"bits",
"<",
"<NUM_LIT>",
">",
"xo",
",",
"dag",
"OOL",
",",
"dag",
"IOL",
",",
"string",
"asmstr",
",",
"InstrItinClass",
"itin",
",",
"list",
"<",
"dag",
">",
"pattern",
">",
":",
"I",
"<",
"opcode",
",",
"OOL",
",",
"IOL",
",",
"asmstr",
",",
"itin",
">",
"{",
"bits",
"<",
"<NUM_LIT>",
">",
"RA",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"RS",
";"
] |
LLVM
|
Hexagon
|
TD
|
next_suggestion
|
DSP
| 613,594 |
[
"}"
] |
[
"let",
"opNewValue",
"=",
"<NUM_LIT>",
";",
"let",
"addrMode",
"=",
"BaseImmOffset",
";",
"let",
"accessSize",
"=",
"WordAccess",
";",
"let",
"mayLoad",
"=",
"<NUM_LIT>",
";",
"let",
"CextOpcode",
"=",
"<STR_LIT>",
";",
"let",
"BaseOpcode",
"=",
"<STR_LIT>",
";",
"let",
"isExtendable",
"=",
"<NUM_LIT>",
";",
"let",
"opExtendable",
"=",
"<NUM_LIT>",
";",
"let",
"isExtentSigned",
"=",
"<NUM_LIT>",
";",
"let",
"opExtentBits",
"=",
"<NUM_LIT>",
";",
"let",
"opExtentAlign",
"=",
"<NUM_LIT>",
";"
] |
LLVM
|
PowerPC
|
CPP
|
stmt_completion
|
CPU
| 613,595 |
[
"~",
"uint32_t",
"(",
"<NUM_LIT>",
")",
";"
] |
[
"if",
"(",
"Fixup",
".",
"getTargetKind",
"(",
")",
"==",
"PPC",
"::",
"fixup_ppc_half16",
")",
"FixupOffset",
"&="
] |
LLVM
|
TVM
|
CPP
|
stmt_completion
|
Virtual ISA
| 613,596 |
[
"addVregs",
",",
"addElem",
")",
";"
] |
[
"return",
"vreg",
".",
"VirtReg",
"==",
"TVMFunctionInfo",
"::",
"UnusedReg",
";",
"}",
")",
";",
"SmallVector",
"<",
"StackVreg",
",",
"<NUM_LIT>",
">",
"delVregs",
";",
"std",
"::",
"set_difference",
"(",
"fromRegs",
".",
"begin",
"(",
")",
",",
"fromRegs",
".",
"end",
"(",
")",
",",
"toRegs",
".",
"begin",
"(",
")",
",",
"toRegs",
".",
"end",
"(",
")",
",",
"std",
"::",
"back_inserter",
"(",
"delVregs",
")",
")",
";",
"Stack",
"unmaskedTo",
"(",
"to",
")",
";",
"unmaskedTo",
".",
"fillUnusedRegs",
"(",
"delVregs",
")",
";",
"fromRegs",
"=",
"SmallVector",
"<",
"StackVreg",
",",
"<NUM_LIT>",
">",
"(",
"curStack",
".",
"begin",
"(",
")",
",",
"curStack",
".",
"end",
"(",
")",
")",
";",
"toRegs",
"=",
"SmallVector",
"<",
"StackVreg",
",",
"<NUM_LIT>",
">",
"(",
"unmaskedTo",
".",
"begin",
"(",
")",
",",
"unmaskedTo",
".",
"end",
"(",
")",
")",
";",
"llvm",
"::",
"sort",
"(",
"fromRegs",
".",
"begin",
"(",
")",
",",
"fromRegs",
".",
"end",
"(",
")",
")",
";",
"llvm",
"::",
"sort",
"(",
"toRegs",
".",
"begin",
"(",
")",
",",
"toRegs",
".",
"end",
"(",
")",
")",
";",
"SmallVector",
"<",
"StackVreg",
",",
"<NUM_LIT>",
">",
"fromRegs2",
";",
"std",
"::",
"set_difference",
"(",
"fromRegs",
".",
"begin",
"(",
")",
",",
"fromRegs",
".",
"end",
"(",
")",
",",
"delVregs",
".",
"begin",
"(",
")",
",",
"delVregs",
".",
"end",
"(",
")",
",",
"std",
"::",
"back_inserter",
"(",
"fromRegs2",
")",
")",
";",
"fromRegs",
".",
"swap",
"(",
"fromRegs2",
")",
";",
"std",
"::",
"set_difference",
"(",
"fromRegs",
".",
"begin",
"(",
")",
",",
"fromRegs",
".",
"end",
"(",
")",
",",
"toRegs",
".",
"begin",
"(",
")",
",",
"toRegs",
".",
"end",
"(",
")",
",",
"std",
"::",
"back_inserter",
"(",
"delVregs",
")",
")",
";",
"if",
"(",
"!",
"delVregs",
".",
"empty",
"(",
")",
")",
"{",
"Deleter",
"del",
"(",
"curStack",
",",
"delVregs",
")",
";",
"del",
".",
"delete",
"Blocks",
"(",
"rv",
",",
"curStack",
")",
";",
"}",
"fromRegs",
"=",
"SmallVector",
"<",
"StackVreg",
",",
"<NUM_LIT>",
">",
"(",
"curStack",
".",
"begin",
"(",
")",
",",
"curStack",
".",
"end",
"(",
")",
")",
";",
"toRegs",
"=",
"SmallVector",
"<",
"StackVreg",
",",
"<NUM_LIT>",
">",
"(",
"unmaskedTo",
".",
"begin",
"(",
")",
",",
"unmaskedTo",
".",
"end",
"(",
")",
")",
";",
"llvm",
"::",
"sort",
"(",
"fromRegs",
".",
"begin",
"(",
")",
",",
"fromRegs",
".",
"end",
"(",
")",
")",
";",
"llvm",
"::",
"sort",
"(",
"toRegs",
".",
"begin",
"(",
")",
",",
"toRegs",
".",
"end",
"(",
")",
")",
";",
"SmallVector",
"<",
"StackVreg",
",",
"<NUM_LIT>",
">",
"addVregs",
";",
"std",
"::",
"set_difference",
"(",
"toRegs",
".",
"begin",
"(",
")",
",",
"toRegs",
".",
"end",
"(",
")",
",",
"fromRegs",
".",
"begin",
"(",
")",
",",
"fromRegs",
".",
"end",
"(",
")",
",",
"std",
"::",
"back_inserter",
"(",
"addVregs",
")",
")",
";",
"auto",
"addElem",
"=",
"[",
"&",
"]",
"(",
"const",
"StackVreg",
"&",
"vreg",
")",
"{",
"if",
"(",
"vreg",
".",
"VirtReg",
"==",
"TVMFunctionInfo",
"::",
"UnusedReg",
")",
"{",
"rv",
"(",
"curStack",
"+=",
"rv",
"(",
"pushUndef",
"(",
")",
")",
")",
";",
"return",
";",
"}",
"auto",
"i",
"=",
"curStack",
".",
"position",
"(",
"vreg",
")",
";",
"rv",
"(",
"curStack",
"+=",
"rv",
"(",
"pushI",
"(",
"i",
")",
")",
")",
";",
"}",
";",
"llvm",
"::",
"for_each",
"("
] |
GCC
|
s390
|
CPP
|
program_repair
|
MPU
| 613,597 |
[
"<FIXS>",
"<FIXE>",
"<FIXS>",
"static",
"bools390_can_change_mode_class",
"(",
"machine_mode",
"from_mode",
",",
"machine_mode",
"to_mode",
",",
"reg_class_t",
"rclass",
")",
"<FIXE>"
] |
[
"return",
"(",
"GET_MODE_SIZE",
"(",
"mode",
")",
"+",
"reg_size",
"-",
"<NUM_LIT>",
")",
"/",
"reg_size",
";",
"}",
"<BUGS>",
"<BUGE>",
"<BUGS>",
"ints390_cannot_change_mode_class",
"(",
"machine_mode",
"from_mode",
",",
"machine_mode",
"to_mode",
",",
"enum",
"reg_class",
"rclass",
")",
"<BUGE>",
"{",
"machine_mode",
"small_mode",
";",
"machine_mode",
"big_mode",
";"
] |
LLVM
|
AMDGPU
|
CPP
|
program_repair
|
GPU
| 613,598 |
[
"<FIXS>",
"return",
"MatchOperand_ParseFail",
";",
"}",
"else",
"if",
"(",
"Nfmt",
"==",
"NFMT_UNDEF",
")",
"{",
"<FIXE>"
] |
[
"}",
"if",
"(",
"Dfmt",
"==",
"DFMT_UNDEF",
")",
"{",
"Error",
"(",
"Loc",
",",
"<STR_LIT>",
"duplicate numeric format",
"<STR_LIT>",
")",
";",
"<BUGS>",
"}",
"else",
"if",
"(",
"Nfmt",
"==",
"NFMT_UNDEF",
")",
"{",
"<BUGE>",
"Error",
"(",
"Loc",
",",
"<STR_LIT>",
"duplicate data format",
"<STR_LIT>",
")",
";",
"}",
"}"
] |
LLVM
|
Lanai
|
CPP
|
stmt_completion
|
CPU
| 613,599 |
[
"Expand",
")",
";"
] |
[
"setOperationAction",
"(",
"ISD",
"::",
"SELECT",
",",
"MVT",
"::",
"i32",
",",
"Expand",
")",
";",
"setOperationAction",
"(",
"ISD",
"::",
"SELECT_CC",
",",
"MVT",
"::",
"i32",
",",
"Custom",
")",
";",
"setOperationAction",
"(",
"ISD",
"::",
"GlobalAddress",
",",
"MVT",
"::",
"i32",
",",
"Custom",
")",
";",
"setOperationAction",
"(",
"ISD",
"::",
"BlockAddress",
",",
"MVT",
"::",
"i32",
",",
"Custom",
")",
";",
"setOperationAction",
"(",
"ISD",
"::",
"JumpTable",
",",
"MVT",
"::",
"i32",
",",
"Custom",
")",
";",
"setOperationAction",
"(",
"ISD",
"::",
"ConstantPool",
",",
"MVT",
"::",
"i32",
",",
"Custom",
")",
";",
"setOperationAction",
"(",
"ISD",
"::",
"DYNAMIC_STACKALLOC",
",",
"MVT",
"::",
"i32",
",",
"Custom",
")",
";",
"setOperationAction",
"(",
"ISD",
"::",
"STACKSAVE",
",",
"MVT",
"::",
"Other",
",",
"Expand",
")",
";",
"setOperationAction",
"(",
"ISD",
"::",
"STACKRESTORE",
",",
"MVT",
"::",
"Other",
",",
"Expand",
")",
";",
"setOperationAction",
"(",
"ISD",
"::",
"VASTART",
",",
"MVT",
"::",
"Other",
",",
"Custom",
")",
";",
"setOperationAction",
"(",
"ISD",
"::",
"VAARG",
",",
"MVT",
"::",
"Other",
",",
"Expand",
")",
";",
"setOperationAction",
"(",
"ISD",
"::",
"VACOPY",
",",
"MVT",
"::",
"Other",
",",
"Expand",
")",
";",
"setOperationAction",
"(",
"ISD",
"::",
"VAEND",
",",
"MVT",
"::",
"Other",
",",
"Expand",
")",
";",
"setOperationAction",
"(",
"ISD",
"::",
"SDIV",
",",
"MVT",
"::",
"i32",
",",
"Expand",
")",
";",
"setOperationAction",
"(",
"ISD",
"::",
"UDIV",
",",
"MVT",
"::",
"i32",
",",
"Expand",
")",
";",
"setOperationAction",
"(",
"ISD",
"::",
"SDIVREM",
",",
"MVT",
"::",
"i32",
",",
"Expand",
")",
";",
"setOperationAction",
"(",
"ISD",
"::",
"UDIVREM",
",",
"MVT",
"::",
"i32",
",",
"Expand",
")",
";",
"setOperationAction",
"(",
"ISD",
"::",
"SREM",
",",
"MVT",
"::",
"i32",
",",
"Expand",
")",
";",
"setOperationAction",
"(",
"ISD",
"::",
"UREM",
",",
"MVT",
"::",
"i32",
",",
"Expand",
")",
";",
"setOperationAction",
"(",
"ISD",
"::",
"MUL",
",",
"MVT",
"::",
"i32",
",",
"Custom",
")",
";",
"setOperationAction",
"(",
"ISD",
"::",
"MULHU",
",",
"MVT",
"::",
"i32",
",",
"Expand",
")",
";",
"setOperationAction",
"(",
"ISD",
"::",
"MULHS",
",",
"MVT",
"::",
"i32",
",",
"Expand",
")",
";",
"setOperationAction",
"(",
"ISD",
"::",
"UMUL_LOHI",
",",
"MVT",
"::",
"i32",
",",
"Expand",
")",
";",
"setOperationAction",
"(",
"ISD",
"::",
"SMUL_LOHI",
",",
"MVT",
"::",
"i32",
","
] |
Subsets and Splits
No community queries yet
The top public SQL queries from the community will appear here once available.