docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
GCC	ia64	MD	next_suggestion	CPU	613,800	[ "(", "not", "(", "match_test", "<STR_LIT>", ")", ")", ")", "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC	i386	CPP	stmt_completion	CPU	613,801	[ "_", "mmask8", ")", "_", "_", "U", ")", ";" ]	[ "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_pabsq512_mask", "(", "(", "_", "_", "v8di", ")", "_", "_", "A", ",", "(", "_", "_", "v8di", ")", "_", "_", "W", ",", "(", "_" ]
LLVM	AArch64	TD	next_suggestion	CPU	613,802	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";" ]	[ "class", "sve_int_arith_imm0", "<", "bits", "<", "<NUM_LIT>", ">", "sz8_64", ",", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asm", ",", "ZPRRegOp", "zprty", ",", "Operand", "immtype", ">", ":", "I", "<", "(", "outs", "zprty", ":", "$", "Zdn", ")", ",", "(", "ins", "zprty", ":", "$", "_Zdn", ",", "immtype", ":", "$", "imm", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Sched", "<", "[", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Zdn", ";", "bits", "<", "<NUM_LIT>", ">", "imm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz8_64", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	VE	CPP	stmt_completion	CPU	613,803	[ "=", "LHSVariant", ";" ]	[ "MCContext", "&", "Context", "=", "getParser", "(", ")", ".", "getContext", "(", ")", ";", "Variant", "=", "VEMCExpr", "::", "VK_VE_None", ";", "switch", "(", "E", "->", "getKind", "(", ")", ")", "{", "case", "MCExpr", "::", "Target", ":", "case", "MCExpr", "::", "Constant", ":", "return", "nullptr", ";", "case", "MCExpr", "::", "SymbolRef", ":", "{", "const", "MCSymbolRefExpr", "", "SRE", "=", "cast", "<", "MCSymbolRefExpr", ">", "(", "E", ")", ";", "switch", "(", "SRE", "->", "getKind", "(", ")", ")", "{", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Variant", "=", "VEMCExpr", "::", "VK_VE_REFLONG", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_VE_HI32", ":", "Variant", "=", "VEMCExpr", "::", "VK_VE_HI32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_VE_LO32", ":", "Variant", "=", "VEMCExpr", "::", "VK_VE_LO32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_VE_PC_HI32", ":", "Variant", "=", "VEMCExpr", "::", "VK_VE_PC_HI32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_VE_PC_LO32", ":", "Variant", "=", "VEMCExpr", "::", "VK_VE_PC_LO32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_VE_GOT_HI32", ":", "Variant", "=", "VEMCExpr", "::", "VK_VE_GOT_HI32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_VE_GOT_LO32", ":", "Variant", "=", "VEMCExpr", "::", "VK_VE_GOT_LO32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_VE_GOTOFF_HI32", ":", "Variant", "=", "VEMCExpr", "::", "VK_VE_GOTOFF_HI32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_VE_GOTOFF_LO32", ":", "Variant", "=", "VEMCExpr", "::", "VK_VE_GOTOFF_LO32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_VE_PLT_HI32", ":", "Variant", "=", "VEMCExpr", "::", "VK_VE_PLT_HI32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_VE_PLT_LO32", ":", "Variant", "=", "VEMCExpr", "::", "VK_VE_PLT_LO32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_VE_TLS_GD_HI32", ":", "Variant", "=", "VEMCExpr", "::", "VK_VE_TLS_GD_HI32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_VE_TLS_GD_LO32", ":", "Variant", "=", "VEMCExpr", "::", "VK_VE_TLS_GD_LO32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_VE_TPOFF_HI32", ":", "Variant", "=", "VEMCExpr", "::", "VK_VE_TPOFF_HI32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_VE_TPOFF_LO32", ":", "Variant", "=", "VEMCExpr", "::", "VK_VE_TPOFF_LO32", ";", "break", ";", "default", ":", "return", "nullptr", ";", "}", "return", "MCSymbolRefExpr", "::", "create", "(", "&", "SRE", "->", "getSymbol", "(", ")", ",", "Context", ")", ";", "}", "case", "MCExpr", "::", "Unary", ":", "{", "const", "MCUnaryExpr", "", "UE", "=", "cast", "<", "MCUnaryExpr", ">", "(", "E", ")", ";", "const", "MCExpr", "", "Sub", "=", "extractModifierFromExpr", "(", "UE", "->", "getSubExpr", "(", ")", ",", "Variant", ")", ";", "if", "(", "!", "Sub", ")", "return", "nullptr", ";", "return", "MCUnaryExpr", "::", "create", "(", "UE", "->", "getOpcode", "(", ")", ",", "Sub", ",", "Context", ")", ";", "}", "case", "MCExpr", "::", "Binary", ":", "{", "const", "MCBinaryExpr", "", "BE", "=", "cast", "<", "MCBinaryExpr", ">", "(", "E", ")", ";", "VEMCExpr", "::", "VariantKind", "LHSVariant", ",", "RHSVariant", ";", "const", "MCExpr", "", "LHS", "=", "extractModifierFromExpr", "(", "BE", "->", "getLHS", "(", ")", ",", "LHSVariant", ")", ";", "const", "MCExpr", "", "RHS", "=", "extractModifierFromExpr", "(", "BE", "->", "getRHS", "(", ")", ",", "RHSVariant", ")", ";", "if", "(", "!", "LHS", "&&", "!", "RHS", ")", "return", "nullptr", ";", "if", "(", "!", "LHS", ")", "LHS", "=", "BE", "->", "getLHS", "(", ")", ";", "if", "(", "!", "RHS", ")", "RHS", "=", "BE", "->", "getRHS", "(", ")", ";", "if", "(", "LHSVariant", "==", "VEMCExpr", "::", "VK_VE_None", ")", "Variant", "=", "RHSVariant", ";", "else", "if", "(", "RHSVariant", "==", "VEMCExpr", "::", "VK_VE_None", ")", "Variant", "=", "LHSVariant", ";", "else", "if", "(", "LHSVariant", "==", "RHSVariant", ")", "Variant" ]
LLVM	CJG	TD	next_suggestion	CPU	613,804	[ "}" ]	[ "def", "CALLi", ":", "FC_Inst", "<", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "CJGimm16", ":", "$", "addr", ")", ",", "<STR_LIT>", ",", "[", "(", "CJGcall", "imm", ":", "$", "addr", ")", "]", ">", "{", "let", "ri", "=", "<NUM_LIT>", ";", "let", "condition", "=", "<NUM_LIT>", ";", "let", "control", "=", "<NUM_LIT>", ";" ]
GCC	s390	MD	next_suggestion	MPU	613,805	[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]
LLVM	X86	CPP	next_suggestion	CPU	613,806	[ "else", "Operands", ".", "push_back", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "getPointerWidth", "(", ")", ",", "Disp", ",", "Start", ",", "End", ",", "Size", ",", "StringRef", "(", ")", ",", "nullptr", ",", "<NUM_LIT>", ",", "false", ",", "MaybeDirectBranchDest", ")", ")", ";" ]	[ "Operands", ".", "push_back", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "Disp", ",", "Start", ",", "End", ")", ")", ";", "return", "false", ";", "}", "StringRef", "ErrMsg", ";", "unsigned", "BaseReg", "=", "SM", ".", "getBaseReg", "(", ")", ";", "unsigned", "IndexReg", "=", "SM", ".", "getIndexReg", "(", ")", ";", "if", "(", "IndexReg", "&&", "BaseReg", "==", "X86", "::", "RIP", ")", "BaseReg", "=", "<NUM_LIT>", ";", "unsigned", "Scale", "=", "SM", ".", "getScale", "(", ")", ";", "if", "(", "!", "PtrInOperand", ")", "Size", "=", "SM", ".", "getElementSize", "(", ")", "<<", "<NUM_LIT>", ";", "if", "(", "Scale", "==", "<NUM_LIT>", "&&", "BaseReg", "!=", "X86", "::", "ESP", "&&", "BaseReg", "!=", "X86", "::", "RSP", "&&", "(", "IndexReg", "==", "X86", "::", "ESP", "\|\|", "IndexReg", "==", "X86", "::", "RSP", ")", ")", "std", "::", "swap", "(", "BaseReg", ",", "IndexReg", ")", ";", "if", "(", "Scale", "==", "<NUM_LIT>", "&&", "!", "(", "X86MCRegisterClasses", "[", "X86", "::", "VR128XRegClassID", "]", ".", "contains", "(", "IndexReg", ")", "\|\|", "X86MCRegisterClasses", "[", "X86", "::", "VR256XRegClassID", "]", ".", "contains", "(", "IndexReg", ")", "\|\|", "X86MCRegisterClasses", "[", "X86", "::", "VR512RegClassID", "]", ".", "contains", "(", "IndexReg", ")", ")", "&&", "(", "X86MCRegisterClasses", "[", "X86", "::", "VR128XRegClassID", "]", ".", "contains", "(", "BaseReg", ")", "\|\|", "X86MCRegisterClasses", "[", "X86", "::", "VR256XRegClassID", "]", ".", "contains", "(", "BaseReg", ")", "\|\|", "X86MCRegisterClasses", "[", "X86", "::", "VR512RegClassID", "]", ".", "contains", "(", "BaseReg", ")", ")", ")", "std", "::", "swap", "(", "BaseReg", ",", "IndexReg", ")", ";", "if", "(", "Scale", "!=", "<NUM_LIT>", "&&", "X86MCRegisterClasses", "[", "X86", "::", "GR16RegClassID", "]", ".", "contains", "(", "IndexReg", ")", ")", "return", "Error", "(", "Start", ",", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ")", ";", "if", "(", "Scale", "==", "<NUM_LIT>", ")", "Scale", "=", "<NUM_LIT>", ";", "if", "(", "(", "BaseReg", "==", "X86", "::", "SI", "\|\|", "BaseReg", "==", "X86", "::", "DI", ")", "&&", "(", "IndexReg", "==", "X86", "::", "BX", "\|\|", "IndexReg", "==", "X86", "::", "BP", ")", ")", "std", "::", "swap", "(", "BaseReg", ",", "IndexReg", ")", ";", "if", "(", "(", "BaseReg", "\|\|", "IndexReg", ")", "&&", "CheckBaseRegAndIndexRegAndScale", "(", "BaseReg", ",", "IndexReg", ",", "Scale", ",", "is64BitMode", "(", ")", ",", "ErrMsg", ")", ")", "return", "Error", "(", "Start", ",", "ErrMsg", ")", ";", "if", "(", "isParsingMSInlineAsm", "(", ")", ")", "return", "CreateMemForMSInlineAsm", "(", "RegNo", ",", "Disp", ",", "BaseReg", ",", "IndexReg", ",", "Scale", ",", "Start", ",", "End", ",", "Size", ",", "SM", ".", "getSymName", "(", ")", ",", "SM", ".", "getIdentifierInfo", "(", ")", ",", "Operands", ")", ";", "unsigned", "DefaultBaseReg", "=", "X86", "::", "NoRegister", ";", "bool", "MaybeDirectBranchDest", "=", "true", ";", "if", "(", "Parser", ".", "isParsingMasm", "(", ")", ")", "{", "bool", "IsUnconditionalBranch", "=", "Name", ".", "equals_insensitive", "(", "<STR_LIT>", "jmp", "<STR_LIT>", ")", "\|\|", "Name", ".", "equals_insensitive", "(", "<STR_LIT>", "call", "<STR_LIT>", ")", ";", "if", "(", "is64BitMode", "(", ")", "&&", "SM", ".", "getElementSize", "(", ")", ">", "<NUM_LIT>", ")", "{", "DefaultBaseReg", "=", "X86", "::", "RIP", ";", "}", "if", "(", "IsUnconditionalBranch", ")", "{", "if", "(", "PtrInOperand", ")", "{", "MaybeDirectBranchDest", "=", "false", ";", "if", "(", "is64BitMode", "(", ")", ")", "DefaultBaseReg", "=", "X86", "::", "RIP", ";", "}", "else", "if", "(", "!", "BaseReg", "&&", "!", "IndexReg", "&&", "Disp", "&&", "Disp", "->", "getKind", "(", ")", "==", "MCExpr", "::", "SymbolRef", ")", "{", "if", "(", "is64BitMode", "(", ")", ")", "{", "if", "(", "SM", ".", "getSize", "(", ")", "==", "<NUM_LIT>", ")", "{", "MaybeDirectBranchDest", "=", "false", ";", "DefaultBaseReg", "=", "X86", "::", "RIP", ";", "}", "}", "else", "{", "if", "(", "SM", ".", "getSize", "(", ")", "==", "<NUM_LIT>", "\|\|", "SM", ".", "getSize", "(", ")", "==", "<NUM_LIT>", ")", "MaybeDirectBranchDest", "=", "false", ";", "}", "}", "}", "}", "if", "(", "(", "BaseReg", "\|\|", "IndexReg", "\|\|", "RegNo", "\|\|", "DefaultBaseReg", "!=", "X86", "::", "NoRegister", ")", ")", "Operands", ".", "push_back", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "getPointerWidth", "(", ")", ",", "RegNo", ",", "Disp", ",", "BaseReg", ",", "IndexReg", ",", "Scale", ",", "Start", ",", "End", ",", "Size", ",", "DefaultBaseReg", ",", "StringRef", "(", ")", ",", "nullptr", ",", "<NUM_LIT>", ",", "false", ",", "MaybeDirectBranchDest", ")", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	613,807	[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]	[ "def", "L4_isub_memopb_io", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "u32_0Imm", ":", "$", "Ii", ",", "u5_0Imm", ":", "$", "II", ")", ",", "<STR_LIT>", ",", "tc_096199d3", ",", "TypeV4LDST", ">", ",", "Enc_46c951", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "ByteAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "mayStore", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	613,808	[ "if", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getOpcode", "(", ")", "==", "ISD", "::", "LOAD", ")", "if", "(", "SDValue", "L", "=", "PerformSplittingMVEEXTToWideningLoad", "(", "N", ",", "DAG", ")", ")", "return", "L", ";" ]	[ "SDValue", "Op0", "=", "SVN", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "SVN", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "CheckInregMask", "=", "[", "&", "]", "(", "int", "Start", ",", "int", "Offset", ")", "{", "for", "(", "int", "Idx", "=", "<NUM_LIT>", ",", "E", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "Idx", "<", "E", ";", "++", "Idx", ")", "if", "(", "Mask", "[", "Start", "+", "Idx", "]", ">=", "<NUM_LIT>", "&&", "Mask", "[", "Start", "+", "Idx", "]", "!=", "Idx", "*", "<NUM_LIT>", "+", "Offset", ")", "return", "false", ";", "return", "true", ";", "}", ";", "SDValue", "V0", "=", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "SDValue", "V1", "=", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "if", "(", "CheckInregMask", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "V0", "=", "Extend", "(", "Op0", ")", ";", "else", "if", "(", "CheckInregMask", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "V0", "=", "Extend", "(", "DAG", ".", "getNode", "(", "Rev", ",", "DL", ",", "SVN", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Op0", ")", ")", ";", "else", "if", "(", "CheckInregMask", "(", "<NUM_LIT>", ",", "Mask", ".", "size", "(", ")", ")", ")", "V0", "=", "Extend", "(", "Op1", ")", ";", "else", "if", "(", "CheckInregMask", "(", "<NUM_LIT>", ",", "Mask", ".", "size", "(", ")", "+", "<NUM_LIT>", ")", ")", "V0", "=", "Extend", "(", "DAG", ".", "getNode", "(", "Rev", ",", "DL", ",", "SVN", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Op1", ")", ")", ";", "if", "(", "CheckInregMask", "(", "VT", ".", "getVectorNumElements", "(", ")", ",", "Mask", ".", "size", "(", ")", ")", ")", "V1", "=", "Extend", "(", "Op1", ")", ";", "else", "if", "(", "CheckInregMask", "(", "VT", ".", "getVectorNumElements", "(", ")", ",", "Mask", ".", "size", "(", ")", "+", "<NUM_LIT>", ")", ")", "V1", "=", "Extend", "(", "DAG", ".", "getNode", "(", "Rev", ",", "DL", ",", "SVN", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Op1", ")", ")", ";", "else", "if", "(", "CheckInregMask", "(", "VT", ".", "getVectorNumElements", "(", ")", ",", "<NUM_LIT>", ")", ")", "V1", "=", "Extend", "(", "Op0", ")", ";", "else", "if", "(", "CheckInregMask", "(", "VT", ".", "getVectorNumElements", "(", ")", ",", "<NUM_LIT>", ")", ")", "V1", "=", "Extend", "(", "DAG", ".", "getNode", "(", "Rev", ",", "DL", ",", "SVN", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Op0", ")", ")", ";", "if", "(", "V0", ".", "getNode", "(", ")", "!=", "N", "\|\|", "V1", ".", "getNode", "(", ")", "!=", "N", ")", "return", "DAG", ".", "getMergeValues", "(", "{", "V0", ",", "V1", "}", ",", "DL", ")", ";", "}" ]
GCC	alpha	MD	stmt_completion	MPU	613,809	[ "<STR_LIT>", ")" ]	[ "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_op_dup", "<NUM_LIT>", "[", "(", "float_extend", ":", "DF", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "unspec", ":", "SF", "[", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_CVTQL", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", "{", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "SFmode", ",", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "operands", "[", "<NUM_LIT>", "]", "=", "adjust_address", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SFmode", ",", "<NUM_LIT>", ")", "}", "[", "(", "set_attr", "<STR_LIT>" ]
GCC	i386	MD	next_suggestion	CPU	613,810	[ "<STR_LIT>" ]	[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "lshiftrt", ":", "DI", "(", "neg", ":", "DI", "(", "ashift", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]" ]
GCC	sparc	CPP	code_generation	CPU	613,811	[ "static", "rtx", "sparc_got", "(", "void", ")", "{", "if", "(", "!", "got_symbol_rtx", ")", "got_symbol_rtx", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "<STR_LIT>", "_GLOBAL_OFFSET_TABLE_", "<STR_LIT>", ")", ";", "return", "got_symbol_rtx", ";", "}" ]	[ "Return", "the", "SYMBOL_REF", "for", "the", "Global", "Offset", "Table", "." ]
GCC	i386	CPP	next_suggestion	CPU	613,812	[ "add_reg_note", "(", "insn", ",", "REG_CFA_ADJUST_CFA", ",", "x", ")", ";" ]	[ "dwarf", "=", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "reg2", ",", "dwarf", ")", ";", "REG_NOTES", "(", "insn", ")", "=", "dwarf", ";", "m", "->", "fs", ".", "sp_offset", "-=", "offset", ";", "if", "(", "m", "->", "fs", ".", "cfa_reg", "==", "crtl", "->", "drap_reg", "&&", "(", "REGNO", "(", "reg1", ")", "==", "REGNO", "(", "crtl", "->", "drap_reg", ")", "\|\|", "REGNO", "(", "reg2", ")", "==", "REGNO", "(", "crtl", "->", "drap_reg", ")", ")", ")", "{", "add_reg_note", "(", "insn", ",", "REG_CFA_DEF_CFA", ",", "REGNO", "(", "reg1", ")", "==", "REGNO", "(", "crtl", "->", "drap_reg", ")", "?", "reg1", ":", "reg2", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "m", "->", "fs", ".", "drap_valid", "=", "true", ";", "return", ";", "}", "if", "(", "m", "->", "fs", ".", "cfa_reg", "==", "stack_pointer_rtx", ")", "{", "rtx", "x", "=", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", ")", ";", "x", "=", "gen_rtx_SET", "(", "stack_pointer_rtx", ",", "x", ")", ";" ]
GCC	convex	MD	next_suggestion	VLIW	613,813	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "DF", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
GCC	mips	MD	stmt_completion	CPU	613,814	[ ")" ]	[ "(", "define_reservation", "<STR_LIT>", "<STR_LIT>" ]
LLVM	AMDGPU	TD	program_repair	GPU	613,815	[ "<FIXS>", "def", "SIsbuffer_load", ":", "SDNode", "<STR_LIT>", ",", "SDTypeProfile", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "[", "SDTCisVT", "<NUM_LIT>", ",", "v4i32", ">", ",", "SDTCisVT", "<NUM_LIT>", ",", "i32", ">", ",", "SDTCisVT", "<NUM_LIT>", ",", "i1", ">", "]", ">", ",", "[", "SDNPMayLoad", ",", "SDNPMemOperand", "]", "<FIXE>" ]	[ "def", "AMDGPUclamp", ":", "SDNode", "<STR_LIT>", ",", "SDTFPUnaryOp", ">", ";", "<BUGS>", "def", "SIload_constant", ":", "SDNode", "<STR_LIT>", ",", "SDTypeProfile", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "[", "SDTCisVT", "<NUM_LIT>", ",", "f32", ">", ",", "SDTCisVT", "<NUM_LIT>", ",", "v4i32", ">", ",", "SDTCisVT", "<NUM_LIT>", ",", "i32", ">", "]", ">", ",", "[", "SDNPMayLoad", ",", "SDNPMemOperand", "]", "<BUGE>", ">", ";", "def", "SIatomic_inc", ":", "SDNode", "<STR_LIT>", ",", "SDTAtomic2", "," ]
LLVM	ARM	CPP	code_generation	CPU	613,816	[ "unsigned", "ARMBaseInstrInfo", "::", "getPartialRegUpdateClearance", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpNum", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "auto", "PartialUpdateClearance", "=", "Subtarget", ".", "getPartialUpdateClearance", "(", ")", ";", "if", "(", "!", "PartialUpdateClearance", ")", "return", "<NUM_LIT>", ";", "assert", "(", "TRI", "&&", "<STR_LIT>", "Need TRI instance", "<STR_LIT>", ")", ";", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNum", ")", ";", "if", "(", "MO", ".", "readsReg", "(", ")", ")", "return", "<NUM_LIT>", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "int", "UseOp", "=", "-", "<NUM_LIT>", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "ARM", "::", "VLDRS", ":", "case", "ARM", "::", "FCONSTS", ":", "case", "ARM", "::", "VMOVSR", ":", "case", "ARM", "::", "VMOVv8i8", ":", "case", "ARM", "::", "VMOVv4i16", ":", "case", "ARM", "::", "VMOVv2i32", ":", "case", "ARM", "::", "VMOVv2f32", ":", "case", "ARM", "::", "VMOVv1i64", ":", "UseOp", "=", "MI", ".", "findRegisterUseOperandIdx", "(", "Reg", ",", "false", ",", "TRI", ")", ";", "break", ";", "case", "ARM", "::", "VLD1LNd32", ":", "UseOp", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "return", "<NUM_LIT>", ";", "}", "if", "(", "UseOp", "!=", "-", "<NUM_LIT>", "&&", "MI", ".", "getOperand", "(", "UseOp", ")", ".", "readsReg", "(", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "Reg", ".", "isVirtual", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "getSubReg", "(", ")", "\|\|", "MI", ".", "readsVirtualRegister", "(", "Reg", ")", ")", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "ARM", "::", "SPRRegClass", ".", "contains", "(", "Reg", ")", ")", "{", "unsigned", "DReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "Reg", ",", "ARM", "::", "ssub_0", ",", "&", "ARM", "::", "DPRRegClass", ")", ";", "if", "(", "!", "DReg", "\|\|", "!", "MI", ".", "definesRegister", "(", "DReg", ",", "TRI", ")", ")", "return", "<NUM_LIT>", ";", "}", "return", "PartialUpdateClearance", ";", "}" ]	[ "Inform", "the", "BreakFalseDeps", "pass", "how", "many", "idle", "instructions", "we", "would", "like", "before", "a", "partial", "register", "update", "." ]
LLVM	AArch64	TD	stmt_completion	CPU	613,817	[ "(", "v2i64", "FPR128", ":", "$", "src", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "v2i64", "(", "bitconvert", "(", "v8f16", "FPR128", ":", "$", "src", ")", ")", ")", "," ]
LLVM	ARM	TD	next_suggestion	CPU	613,818	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Sd", "{", "<NUM_LIT>", "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Sm", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Sm", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Sd", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM	Teak	CPP	stmt_completion	DSP	613,819	[ "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "I", ")", ")", ";" ]	[ "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "Res", "->", "getNumValues", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")" ]
GCC	cris	MD	program_repair	MPU	613,820	[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]	[ "CRIS_UNSPEC_SWAP_BITS", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	613,821	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	ARM	TD	program_repair	CPU	613,822	[ "<FIXS>", "Requires", "[", "HasNEON2", "]", ">", ";", "<FIXE>", "<FIXS>", "Requires", "[", "HasNEON2", "]", ">", ";", "<FIXE>" ]	[ "def", ":", "Pat", "(", "fma", "(", "v2f32", "DPR", ":", "$", "src1", ")", ",", "(", "v2f32", "DPR", ":", "$", "Vn", ")", ",", "(", "v2f32", "DPR", ":", "$", "Vm", ")", ")", ",", "(", "VFMAfd", "DPR", ":", "$", "src1", ",", "DPR", ":", "$", "Vn", ",", "DPR", ":", "$", "Vm", ")", ">", ",", "<BUGS>", "Requires", "[", "HasNEON", ",", "HasVFP4", "]", ">", ";", "<BUGE>", "def", ":", "Pat", "(", "fma", "(", "v4f32", "QPR", ":", "$", "src1", ")", ",", "(", "v4f32", "QPR", ":", "$", "Vn", ")", ",", "(", "v4f32", "QPR", ":", "$", "Vm", ")", ")", ",", "(", "VFMAfq", "QPR", ":", "$", "src1", ",", "QPR", ":", "$", "Vn", ",", "QPR", ":", "$", "Vm", ")", ">", ",", "<BUGS>", "Requires", "[", "HasNEON", ",", "HasVFP4", "]", ">", ";", "<BUGE>" ]
GCC	aarch64	MD	stmt_completion	CPU	613,823	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	613,824	[ "}" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rz", ";", "bits", "<", "<NUM_LIT>", ">", "Mu", ";", "let", "IClass", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "majOp", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rz", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Mu", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "dst", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	613,825	[ "Ra", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "bits", "<", "<NUM_LIT>", ">", "Ra", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isNegated", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isSub", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]
LLVM	Xtensa	CPP	stmt_completion	MPU	613,826	[ "<STR_LIT>", "::", "<STR_LIT>", ";" ]	[ "bool", "XtensaSubtarget", "::", "isWindowABI", "(", ")", "const", "{", "return", "TM", ".", "getABIInfo", "(", ")", ".", "getABIType", "(", ")", "==" ]
LLVM	Hexagon	TD	next_suggestion	DSP	613,827	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	613,828	[ "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rs16", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs16", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rx16", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rx16", "{" ]
LLVM	X86	CPP	next_suggestion	CPU	613,829	[ "else", "if", "(", "LT", ".", "second", ".", "getVectorNumElements", "(", ")", ">", "NumElem", ")", "{" ]	[ "if", "(", "(", "IsLoad", "&&", "!", "isLegalMaskedLoad", "(", "SrcVTy", ",", "Alignment", ")", ")", "\|\|", "(", "IsStore", "&&", "!", "isLegalMaskedStore", "(", "SrcVTy", ",", "Alignment", ")", ")", "\|\|", "!", "isPowerOf2_32", "(", "NumElem", ")", ")", "{", "APInt", "DemandedElts", "=", "APInt", "::", "getAllOnesValue", "(", "NumElem", ")", ";", "int", "MaskSplitCost", "=", "getScalarizationOverhead", "(", "MaskTy", ",", "DemandedElts", ",", "false", ",", "true", ")", ";", "int", "ScalarCompareCost", "=", "getCmpSelInstrCost", "(", "Instruction", "::", "ICmp", ",", "Type", "::", "getInt8Ty", "(", "SrcVTy", "->", "getContext", "(", ")", ")", ",", "nullptr", ",", "CostKind", ")", ";", "int", "BranchCost", "=", "getCFInstrCost", "(", "Instruction", "::", "Br", ",", "CostKind", ")", ";", "int", "MaskCmpCost", "=", "NumElem", "", "(", "BranchCost", "+", "ScalarCompareCost", ")", ";", "int", "ValueSplitCost", "=", "getScalarizationOverhead", "(", "SrcVTy", ",", "DemandedElts", ",", "IsLoad", ",", "IsStore", ")", ";", "int", "MemopCost", "=", "NumElem", "", "BaseT", "::", "getMemoryOpCost", "(", "Opcode", ",", "SrcVTy", "->", "getScalarType", "(", ")", ",", "Alignment", ",", "AddressSpace", ",", "CostKind", ")", ";", "return", "MemopCost", "+", "ValueSplitCost", "+", "MaskSplitCost", "+", "MaskCmpCost", ";", "}", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "SrcVTy", ")", ";", "auto", "VT", "=", "TLI", "->", "getValueType", "(", "DL", ",", "SrcVTy", ")", ";", "int", "Cost", "=", "<NUM_LIT>", ";", "if", "(", "VT", ".", "isSimple", "(", ")", "&&", "LT", ".", "second", "!=", "VT", ".", "getSimpleVT", "(", ")", "&&", "LT", ".", "second", ".", "getVectorNumElements", "(", ")", "==", "NumElem", ")", "Cost", "+=", "getShuffleCost", "(", "TTI", "::", "SK_PermuteTwoSrc", ",", "SrcVTy", ",", "<NUM_LIT>", ",", "nullptr", ")", "+", "getShuffleCost", "(", "TTI", "::", "SK_PermuteTwoSrc", ",", "MaskTy", ",", "<NUM_LIT>", ",", "nullptr", ")", ";" ]
LLVM	SPIRV	CPP	stmt_completion	Virtual ISA	613,830	[ ";", "}" ]	[ "uint32_t", "getSPIRVVersion", "(", ")", "const", "{", "return", "SPIRVVersion" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	613,831	[ "return", "false", ";" ]	[ "}", "static", "const", "MCPhysReg", "RegList1", "[", "]", "=", "{", "Hexagon", "::", "D1", ",", "Hexagon", "::", "D2", "}", ";", "static", "const", "MCPhysReg", "RegList2", "[", "]", "=", "{", "Hexagon", "::", "R1", ",", "Hexagon", "::", "R3", "}", ";", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "RegList1", ",", "RegList2", ")", ")", "{", "State", ".", "addLoc", "(", "CCValAssign", "::", "getReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";" ]
GCC	rs6000	CPP	stmt_completion	CPU	613,832	[ "A", ",", "c", ",", "mask", ")", ")", ";" ]	[ "b", "=", "vec_splat", "(", "(", "_", "_", "v4sf", ")", "_", "_", "B", ",", "<NUM_LIT>", ")", ";", "c", "=", "(", "_", "_", "v4sf", ")", "vec_cmple", "(", "a", ",", "b", ")", ";", "return", "(", "(", "_", "_", "m128", ")", "vec_sel", "(", "(", "_", "_", "v4sf", ")", "_", "_" ]
LLVM	Hexagon	TD	next_suggestion	DSP	613,833	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	613,834	[ ";" ]	[ "bool", "hasClobberLR", "(", ")", "const", "{", "return", "HasClobberLR" ]
LLVM	AArch64	CPP	code_generation	CPU	613,835	[ "const", "uint32_t", "*", "AArch64RegisterInfo", "::", "getThisReturnPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "assert", "(", "CC", "!=", "CallingConv", "::", "GHC", "&&", "<STR_LIT>", "should not be GHC calling convention.", "<STR_LIT>", ")", ";", "if", "(", "MF", ".", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ".", "isTargetDarwin", "(", ")", ")", "return", "CSR_Darwin_AArch64_AAPCS_ThisReturn_RegMask", ";", "return", "CSR_AArch64_AAPCS_ThisReturn_RegMask", ";", "}" ]	[ "getThisReturnPreservedMask", "-", "Returns", "a", "call", "preserved", "mask", "specific", "to", "the", "case", "that", "'returned", "'", "is", "on", "an", "i32", "first", "argument", "if", "the", "calling", "convention", "is", "one", "that", "can", "(", "partially", ")", "model", "this", "attribute", "with", "a", "preserved", "mask", "(", "i.e", "." ]
LLVM	ARM	CPP	next_suggestion	CPU	613,836	[ "TSTInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Mask", ")", ")", ";" ]	[ "MCInst", "TSTInst", ";", "TSTInst", ".", "setOpcode", "(", "ARM", "::", "TSTri", ")", ";", "TSTInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Reg", ")", ")", ";" ]
LLVM	OR1K	CPP	stmt_completion	CPU	613,837	[ ")", "{" ]	[ "triplicateInstructionsSWIFT", "(", "MF", ")", ";", "insertVotingOperations", "(", "MF", ")", ";", "copyLoadValuesSWIFTR", "(", "MF", ")", ";", "checkFunctionCalls", "(", "MF", ")", ";", "}", "else", "if", "(", "EnableNEMESISNAIVE", ")", "{", "FUNCSIZE", "=", "MF", ".", "size", "(", ")", ";", "MachineBasicBlock", "", "UnrecoverableERROR", "=", "makeErrorBB", "(", "MF", ")", ";", "MachineBasicBlock", "", "UnrecoverableERRORInter", "=", "makeErrorBB", "(", "MF", ")", ";", "MachineBasicBlock", "", "RecoverableErrorBB", "=", "makeErrorBB", "(", "MF", ")", ";", "triplicateInstructions", "(", "MF", ")", ";", "changeLabelsStore", "(", "MF", ")", ";", "changeLabelsCMP", "(", "MF", ")", ";", "changeCF", "(", "MF", ")", ";", "storeCheckNAIVE", "(", "MF", ",", "UnrecoverableERROR", ",", "UnrecoverableERRORInter", ",", "RecoverableErrorBB", ")", ";", "changeLabelsCALL", "(", "MF", ")", ";", "checkFunctionCalls", "(", "MF", ")", ";", "storeBACKUP", "(", "MF", ")", ";", "}", "else", "if", "(", "EnableNEMESIS", ")", "{", "fixCompares", "(", "MF", ")", ";", "FUNCSIZE", "=", "countNumberofStores", "(", "MF", ")", ";", "MachineBasicBlock", "", "UnrecoverableERROR", "=", "makeErrorBB", "(", "MF", ")", ";", "MachineBasicBlock", "", "UnrecoverableERRORInter", "=", "makeErrorBB", "(", "MF", ")", ";", "MachineBasicBlock", "", "RecoverableErrorBB", "=", "makeErrorBB", "(", "MF", ")", ";", "triplicateInstructions", "(", "MF", ")", ";", "changeLabelsStore", "(", "MF", ")", ";", "changeLabelsCMP", "(", "MF", ")", ";", "changeCF", "(", "MF", ")", ";", "storeCheckNAIVE", "(", "MF", ",", "UnrecoverableERROR", ",", "UnrecoverableERRORInter", ",", "RecoverableErrorBB", ")", ";", "changeLabelsCALL", "(", "MF", ")", ";", "checkFunctionCalls", "(", "MF", ")", ";", "changeLabelsStore", "(", "MF", ")", ";", "changeLabelsAfterStore", "(", "MF", ")", ";", "storeSilenceCheck", "(", "MF", ")", ";", "}", "if", "(", "DEBUG_LBB" ]
LLVM	Cpu0	CPP	stmt_completion	CPU	613,838	[ "Fast", ";" ]	[ "return", "CallConv", "!=", "CallingConv", "::" ]
GCC	sparc	CPP	next_suggestion	CPU	613,839	[ "emit_insn", "(", "gen_lshrdi3", "(", "i0", ",", "in", ",", "const1_rtx", ")", ")", ";" ]	[ "emit_cmp_and_jump_insns", "(", "in", ",", "const0_rtx", ",", "LT", ",", "const0_rtx", ",", "DImode", ",", "<NUM_LIT>", ",", "neglab", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "out", ",", "gen_rtx_FLOAT", "(", "mode", ",", "in", ")", ")", ")", ";", "emit_jump_insn", "(", "gen_jump", "(", "donelab", ")", ")", ";", "emit_barrier", "(", ")", ";", "emit_label", "(", "neglab", ")", ";" ]
GCC	m68k	MD	stmt_completion	MPU	613,840	[ "<STR_LIT>", ")", ")" ]	[ "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>" ]
GCC	i386	CPP	stmt_completion	CPU	613,841	[ "MAYBE_MMX_CLASS_P", "(", "regclass", ")", ")", "{" ]	[ "static", "bool", "ix86_can_change_mode_class", "(", "machine_mode", "from", ",", "machine_mode", "to", ",", "reg_class_t", "regclass", ")", "{", "if", "(", "from", "==", "to", ")", "return", "true", ";", "if", "(", "MAYBE_FLOAT_CLASS_P", "(", "regclass", ")", ")", "return", "false", ";", "if", "(", "MAYBE_SSE_CLASS_P", "(", "regclass", ")", "\|\|" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	613,842	[ "OffsetVal", ";" ]	[ "bool", "HexagonInstrInfo", "::", "getMemOpBaseRegImmOfs", "(", "MachineInstr", "&", "LdSt", ",", "unsigned", "&", "BaseReg", ",", "int64_t", "&", "Offset", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "unsigned", "AccessSize", "=", "<NUM_LIT>", ";", "int", "OffsetVal", "=", "<NUM_LIT>", ";", "BaseReg", "=", "getBaseAndOffset", "(", "LdSt", ",", "OffsetVal", ",", "AccessSize", ")", ";", "Offset", "=" ]
GCC	xtensa	MD	stmt_completion	MPU	613,843	[ ")", "]", ")" ]	[ "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>" ]
LLVM	AAP	CPP	stmt_completion	MPU	613,844	[ ";" ]	[ "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "Reserved", ".", "set", "(", "getLinkRegister", "(", ")", ")", ";", "Reserved", ".", "set", "(", "getStackPtrRegister", "(", ")", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "{", "Reserved", ".", "set", "(", "getFramePtrRegister", "(", ")", ")", ";", "}", "return", "Reserved" ]
LLVM	AArch64	TD	stmt_completion	CPU	613,845	[ "=", "Rd", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "U", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "size", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opcode", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]
GCC	nios2	MD	stmt_completion	MPU	613,846	[ ")", "]", ")", "]" ]	[ "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	s390	MD	stmt_completion	MPU	613,847	[ "<STR_LIT>", ")" ]	[ "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", "]", "UNSPEC_EXECUTE_JUMP", ")", "(", "set", "(", "pc", ")", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{", "s390_indirect_branch_via_inline_thunk", "(", "operands", "[", "<NUM_LIT>", "]", ")", "return", "<STR_LIT>", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>" ]
LLVM	X86	CPP	program_repair	CPU	613,848	[ "<FIXS>", "unsigned", "NumElts", "=", "Width", "/", "<NUM_LIT>", ";", "<FIXE>" ]	[ "if", "(", "!", "extractConstantMask", "(", "C", ",", "<NUM_LIT>", ",", "UndefElts", ",", "RawMask", ")", ")", "return", ";", "<BUGS>", "unsigned", "NumElts", "=", "RawMask", ".", "size", "(", ")", ";", "<BUGE>", "assert", "(", "NumElts", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected number of vector elements.", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "{" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	613,849	[ "Value", "*", "Elt", "=", "SI", "->", "getValueOperand", "(", ")", ";" ]	[ "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " Converting alloca to vector ", "<STR_LIT>", "<<", "", "AllocaTy", "<<", "<STR_LIT>", " -> ", "<STR_LIT>", "<<", "", "VectorTy", "<<", "'", "\\n", "'", ")", ";", "for", "(", "Value", "", "V", ":", "WorkList", ")", "{", "Instruction", "", "Inst", "=", "cast", "<", "Instruction", ">", "(", "V", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "Inst", ")", ";", "switch", "(", "Inst", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Load", ":", "{", "if", "(", "Inst", "->", "getType", "(", ")", "==", "AllocaTy", "\|\|", "Inst", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", ")", "break", ";", "Value", "", "Ptr", "=", "cast", "<", "LoadInst", ">", "(", "Inst", ")", "->", "getPointerOperand", "(", ")", ";", "Value", "", "Index", "=", "calculateVectorIndex", "(", "Ptr", ",", "GEPVectorIdx", ")", ";", "if", "(", "!", "Index", ")", "break", ";", "Type", "", "VecPtrTy", "=", "VectorTy", "->", "getPointerTo", "(", "AMDGPUAS", "::", "PRIVATE_ADDRESS", ")", ";", "Value", "", "BitCast", "=", "Builder", ".", "CreateBitCast", "(", "Alloca", ",", "VecPtrTy", ")", ";", "Value", "", "VecValue", "=", "Builder", ".", "CreateLoad", "(", "VectorTy", ",", "BitCast", ")", ";", "Value", "", "ExtractElement", "=", "Builder", ".", "CreateExtractElement", "(", "VecValue", ",", "Index", ")", ";", "if", "(", "Inst", "->", "getType", "(", ")", "!=", "VecEltTy", ")", "ExtractElement", "=", "Builder", ".", "CreateBitCast", "(", "ExtractElement", ",", "Inst", "->", "getType", "(", ")", ")", ";", "Inst", "->", "replaceAllUsesWith", "(", "ExtractElement", ")", ";", "Inst", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "Instruction", "::", "Store", ":", "{", "StoreInst", "", "SI", "=", "cast", "<", "StoreInst", ">", "(", "Inst", ")", ";", "if", "(", "SI", "->", "getValueOperand", "(", ")", "->", "getType", "(", ")", "==", "AllocaTy", "\|\|", "SI", "->", "getValueOperand", "(", ")", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", ")", "break", ";", "Value", "", "Ptr", "=", "SI", "->", "getPointerOperand", "(", ")", ";", "Value", "", "Index", "=", "calculateVectorIndex", "(", "Ptr", ",", "GEPVectorIdx", ")", ";", "if", "(", "!", "Index", ")", "break", ";", "Type", "", "VecPtrTy", "=", "VectorTy", "->", "getPointerTo", "(", "AMDGPUAS", "::", "PRIVATE_ADDRESS", ")", ";", "Value", "", "BitCast", "=", "Builder", ".", "CreateBitCast", "(", "Alloca", ",", "VecPtrTy", ")", ";", "Value", "", "VecValue", "=", "Builder", ".", "CreateLoad", "(", "VectorTy", ",", "BitCast", ")", ";" ]
LLVM	ARM64	TD	next_suggestion	CPU	613,850	[ "}" ]	[ "class", "BaseLoadStoreUnprivileged", "<", "bits", "<", "<NUM_LIT>", ">", "sz", ",", "bit", "V", ",", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "dag", "oops", ",", "dag", "iops", ",", "string", "asm", ">", ":", "I", "<", "oops", ",", "iops", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "dst", ";", "bits", "<", "<NUM_LIT>", ">", "base", ";", "bits", "<", "<NUM_LIT>", ">", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "base", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "dst", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
GCC	v850	MD	stmt_completion	MPU	613,851	[ "]", ")" ]	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	613,852	[ "}" ]	[ "getBlockTraversalOrder", "(", "&", "Fn", "->", "front", "(", ")", ",", "BO", ")", ";", "ValueToNodeMap", "NM", ";", "for", "(", "Value", "", "I", ":", "BO", ")", "{", "BasicBlock", "", "B", "=", "cast", "<", "BasicBlock", ">", "(", "I", ")", ";", "for", "(", "Instruction", "&", "J", ":", "", "B", ")", "if", "(", "auto", "", "GepI", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "&", "J", ")", ")", "if", "(", "isHandledGepForm", "(", "GepI", ")", ")", "processGepInst", "(", "GepI", ",", "NM", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Gep nodes after initial collection:\\n", "<STR_LIT>", "<<", "Nodes", ")", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	613,853	[ ";" ]	[ "def", "A2_tfrtnew", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_05c070ec", ",", "TypeALU32_2op", ">", ",", "PredNewRel", ",", "ImmRegRel", "{", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPseudo", "=", "<NUM_LIT>" ]
LLVM	DirectX	CPP	stmt_completion	Virtual ISA	613,854	[ ")", ";" ]	[ "static", "StructType", "", "getResRetType", "(", "Type", "", "OverloadTy", ",", "LLVMContext", "&", "Ctx", ")", "{", "OverloadKind", "Kind", "=", "getOverloadKind", "(", "OverloadTy" ]
LLVM	Mips	CPP	stmt_completion	CPU	613,855	[ "getFeatures", "(", ")", ")", ")", ";" ]	[ "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "reportParseError", "(", "<STR_LIT>", "unexpected token, expected end of statement", "<STR_LIT>", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "AssemblerOptions", ".", "front", "(", ")", "->" ]
GCC	bfin	CPP	code_generation	DSP	613,856	[ "static", "void", "add_to_reg", "(", "rtx", "reg", ",", "HOST_WIDE_INT", "value", ",", "int", "frame", ",", "int", "epilogue_p", ")", "{", "if", "(", "value", "==", "<NUM_LIT>", ")", "return", ";", "if", "(", "value", ">", "<NUM_LIT>", "\|\|", "value", "<", "-", "<NUM_LIT>", ")", "{", "rtx", "tmpreg", ";", "rtx", "tmpreg2", ";", "rtx_insn", "", "insn", ";", "tmpreg2", "=", "NULL_RTX", ";", "if", "(", "epilogue_p", ">=", "<NUM_LIT>", ")", "tmpreg", "=", "gen_rtx_REG", "(", "SImode", ",", "REG_P1", ")", ";", "else", "{", "int", "i", ";", "for", "(", "i", "=", "REG_P0", ";", "i", "<=", "REG_P5", ";", "i", "++", ")", "if", "(", "(", "df_regs_ever_live_p", "(", "i", ")", "&&", "!", "call_used_regs", "[", "i", "]", ")", "\|\|", "(", "!", "TARGET_FDPIC", "&&", "i", "==", "PIC_OFFSET_TABLE_REGNUM", "&&", "(", "crtl", "->", "uses_pic_offset_table", "\|\|", "(", "TARGET_ID_SHARED_LIBRARY", "&&", "!", "crtl", "->", "is_leaf", ")", ")", ")", ")", "break", ";", "if", "(", "i", "<=", "REG_P5", ")", "tmpreg", "=", "gen_rtx_REG", "(", "SImode", ",", "i", ")", ";", "else", "{", "tmpreg", "=", "gen_rtx_REG", "(", "SImode", ",", "REG_P1", ")", ";", "tmpreg2", "=", "gen_rtx_REG", "(", "SImode", ",", "REG_I0", ")", ";", "emit_move_insn", "(", "tmpreg2", ",", "tmpreg", ")", ";", "}", "}", "if", "(", "frame", ")", "frame_related_constant_load", "(", "tmpreg", ",", "value", ",", "TRUE", ")", ";", "else", "insn", "=", "emit_move_insn", "(", "tmpreg", ",", "GEN_INT", "(", "value", ")", ")", ";", "insn", "=", "emit_insn", "(", "gen_addsi3", "(", "reg", ",", "reg", ",", "tmpreg", ")", ")", ";", "if", "(", "frame", ")", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "if", "(", "tmpreg2", "!=", "NULL_RTX", ")", "emit_move_insn", "(", "tmpreg", ",", "tmpreg2", ")", ";", "}", "else", "do", "{", "int", "size", "=", "value", ";", "rtx_insn", "", "insn", ";", "if", "(", "size", ">", "<NUM_LIT>", ")", "size", "=", "<NUM_LIT>", ";", "else", "if", "(", "size", "<", "-", "<NUM_LIT>", ")", "size", "=", "-", "<NUM_LIT>", ";", "insn", "=", "emit_insn", "(", "gen_addsi3", "(", "reg", ",", "reg", ",", "GEN_INT", "(", "size", ")", ")", ")", ";", "if", "(", "frame", ")", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "value", "-=", "size", ";", "}", "while", "(", "value", "!=", "<NUM_LIT>", ")", ";", "}" ]	[ "Generate", "efficient", "code", "to", "add", "a", "value", "to", "a", "P", "register", ".", "Set", "RTX_FRAME_RELATED_P", "on", "the", "generated", "insns", "if", "FRAME", "is", "nonzero", ".", "EPILOGUE_P", "is", "zero", "if", "this", "function", "is", "called", "for", "prologue", ",", "otherwise", "it", "'s", "nonzero", ".", "And", "it", "'s", "less", "than", "zero", "if", "this", "is", "for", "sibcall", "epilogue", "." ]
LLVM	X86	CPP	next_suggestion	CPU	613,857	[ "}" ]	[ "int", "AddrOffset", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "Descl", ".", "TSFlags", ")", ";", "assert", "(", "AddrOffset", "!=", "-", "<NUM_LIT>", "&&", "<STR_LIT>", "Expected Memory Operand", "<STR_LIT>", ")", ";", "AddrOffset", "+=", "<STR_LIT>", "::", "<STR_LIT>", "(", "Descl", ")", ";", "return", "AddrOffset", ";" ]
LLVM	AMDGPU	CPP	code_generation	GPU	613,858	[ "InstructionUniformity", "SIInstrInfo", "::", "getInstructionUniformity", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "isNeverUniform", "(", "MI", ")", ")", "return", "InstructionUniformity", "::", "NeverUniform", ";", "unsigned", "opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "opcode", "==", "AMDGPU", "::", "V_READLANE_B32", "\|\|", "opcode", "==", "AMDGPU", "::", "V_READFIRSTLANE_B32", "\|\|", "opcode", "==", "AMDGPU", "::", "SI_RESTORE_S32_FROM_VGPR", ")", "return", "InstructionUniformity", "::", "AlwaysUniform", ";", "if", "(", "isCopyInstr", "(", "MI", ")", ")", "{", "const", "MachineOperand", "&", "srcOp", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "srcOp", ".", "isReg", "(", ")", "&&", "srcOp", ".", "getReg", "(", ")", ".", "isPhysical", "(", ")", ")", "{", "const", "TargetRegisterClass", "", "regClass", "=", "RI", ".", "getPhysRegBaseClass", "(", "srcOp", ".", "getReg", "(", ")", ")", ";", "return", "RI", ".", "isSGPRClass", "(", "regClass", ")", "?", "InstructionUniformity", "::", "AlwaysUniform", ":", "InstructionUniformity", "::", "NeverUniform", ";", "}", "return", "InstructionUniformity", "::", "Default", ";", "}", "if", "(", "MI", ".", "isPreISelOpcode", "(", ")", ")", "return", "SIInstrInfo", "::", "getGenericInstructionUniformity", "(", "MI", ")", ";", "if", "(", "isAtomic", "(", "MI", ")", ")", "return", "InstructionUniformity", "::", "NeverUniform", ";", "if", "(", "isFLAT", "(", "MI", ")", "&&", "MI", ".", "mayLoad", "(", ")", ")", "{", "if", "(", "MI", ".", "memoperands_empty", "(", ")", ")", "return", "InstructionUniformity", "::", "NeverUniform", ";", "if", "(", "llvm", "::", "any_of", "(", "MI", ".", "memoperands", "(", ")", ",", "[", "]", "(", "const", "MachineMemOperand", "", "mmo", ")", "{", "return", "mmo", "->", "getAddrSpace", "(", ")", "==", "AMDGPUAS", "::", "PRIVATE_ADDRESS", "\|\|", "mmo", "->", "getAddrSpace", "(", ")", "==", "AMDGPUAS", "::", "FLAT_ADDRESS", ";", "}", ")", ")", "{", "return", "InstructionUniformity", "::", "NeverUniform", ";", "}", "return", "InstructionUniformity", "::", "Default", ";", "}", "const", "MachineRegisterInfo", "&", "MRI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "AMDGPURegisterBankInfo", "", "RBI", "=", "ST", ".", "getRegBankInfo", "(", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "MI", ".", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "MachineOperand", "&", "SrcOp", "=", "MI", ".", "getOperand", "(", "I", ")", ";", "if", "(", "!", "SrcOp", ".", "isReg", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "SrcOp", ".", "getReg", "(", ")", ";", "if", "(", "!", "Reg", "\|\|", "!", "SrcOp", ".", "readsReg", "(", ")", ")", "continue", ";", "const", "RegisterBank", "", "RegBank", "=", "RBI", "->", "getRegBank", "(", "Reg", ",", "MRI", ",", "RI", ")", ";", "if", "(", "RegBank", "&&", "RegBank", "->", "getID", "(", ")", "!=", "AMDGPU", "::", "SGPRRegBankID", ")", "return", "InstructionUniformity", "::", "NeverUniform", ";", "}", "return", "InstructionUniformity", "::", "Default", ";", "}" ]	[ "Return", "the", "uniformity", "behavior", "of", "the", "given", "instruction", "." ]
GCC	msp430	CPP	program_repair	MPU	613,859	[ "<FIXS>", "gcc_unreachable", "(", ")", ";", "<FIXE>", "<FIXS>", "}", "elseerror", "(", "<STR_LIT>", "unexpected first argument to msp430_select_hwmult_lib: %s", "<STR_LIT>", ",", "argv", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "error", "(", "<STR_LIT>", "msp430_select_hwmult_lib needs one or more arguments", "<STR_LIT>", ")", ";", "break", ";", "}", "<FIXE>", "<FIXS>", "<FIXE>" ]	[ "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "-lmul_32", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "-lmul_f5", "<STR_LIT>", ";", "default", ":", "<BUGS>", "gcc_unreachable", "(", ")", ";", "<BUGE>", "break", ";", "}", "}", "<BUGS>", "}", "elseerror", "(", "<STR_LIT>", "unexpected first argument to msp430_select_hwmult_lib: %s", "<STR_LIT>", ",", "argv", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "<BUGE>", "<BUGS>", "case", "<NUM_LIT>", ":", "error", "(", "<STR_LIT>", "msp430_select_hwmult_lib needs one or more arguments", "<STR_LIT>", ")", ";", "break", ";", "}", "<BUGE>", "return", "<STR_LIT>", "-lmul_none", "<STR_LIT>", ";", "}" ]
LLVM	ARM	CPP	next_suggestion	CPU	613,860	[ "return", "It", ";" ]	[ "It", "=", "CoalescedWeights", ".", "insert", "(", "std", "::", "make_pair", "(", "MBB", ",", "<NUM_LIT>", ")", ")", ".", "first", ";", "}" ]
LLVM	ARM64	CPP	next_suggestion	CPU	613,861	[ "}" ]	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "MachineInstrBuilder", "MIB1", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "transferImpOps", "(", "MI", ",", "MIB1", ",", "MIB1", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "MachineOperand", "Src", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Src", ".", "setImplicit", "(", ")", ";", "unsigned", "SrcH", "=", "TII", "->", "getRegisterInfo", "(", ")", ".", "getSubReg", "(", "Src", ".", "getReg", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addReg", "(", "SrcH", ",", "RegState", "::", "Undef", ")", ".", "addOperand", "(", "Src", ")", ";", "transferImpOps", "(", "MI", ",", "MIB", ",", "MIB", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "MachineOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Flags", "=", "MO1", ".", "getTargetFlags", "(", ")", ";", "MachineInstrBuilder", "MIB1", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "DstReg", ")", ";", "MachineInstrBuilder", "MIB2", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addReg", "(", "DstReg", ")", ";", "if", "(", "MO1", ".", "isGlobal", "(", ")", ")", "{", "MIB1", ".", "addGlobalAddress", "(", "MO1", ".", "getGlobal", "(", ")", ",", "<NUM_LIT>", ",", "Flags", "\|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MIB2", ".", "addGlobalAddress", "(", "MO1", ".", "getGlobal", "(", ")", ",", "<NUM_LIT>", ",", "Flags", "\|", "<STR_LIT>", "::", "<STR_LIT>", "\|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "MO1", ".", "isSymbol", "(", ")", ")", "{", "MIB1", ".", "addExternalSymbol", "(", "MO1", ".", "getSymbolName", "(", ")", ",", "Flags", "\|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MIB2", ".", "addExternalSymbol", "(", "MO1", ".", "getSymbolName", "(", ")", ",", "Flags", "\|", "<STR_LIT>", "::", "<STR_LIT>", "\|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "{", "assert", "(", "MO1", ".", "isCPI", "(", ")", "&&", "<STR_LIT>", "Only expect globals, externalsymbols, or constant pools", "<STR_LIT>", ")", ";", "MIB1", ".", "addConstantPoolIndex", "(", "MO1", ".", "getIndex", "(", ")", ",", "MO1", ".", "getOffset", "(", ")", ",", "Flags", "\|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MIB2", ".", "addConstantPoolIndex", "(", "MO1", ".", "getIndex", "(", ")", ",", "MO1", ".", "getOffset", "(", ")", ",", "Flags", "\|", "<STR_LIT>", "::", "<STR_LIT>", "\|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "transferImpOps", "(", "MI", ",", "MIB1", ",", "MIB2", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineInstrBuilder", "MIB1", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MachineInstrBuilder", "MIB2", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addReg", "(", "DstReg", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "transferImpOps", "(", "MI", ",", "MIB1", ",", "MIB2", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "expandMOVImm", "(", "MBB", ",", "MBBI", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "expandMOVImm", "(", "MBB", ",", "MBBI", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";" ]
LLVM	AArch64	CPP	stmt_completion	CPU	613,862	[ ";" ]	[ "assert", "(", "m_pDynamic", "!=", "NULL", ")", ";", "return", "*", "m_pDynamic" ]
LLVM	AArch64	CPP	next_suggestion	CPU	613,863	[ "default", ":" ]	[ "LoadMI", "=", "&", "", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "{", "&", "<STR_LIT>", "::", "<STR_LIT>", "}", ",", "{", "Adrp", "}", ")", ".", "addConstantPoolIndex", "(", "CPIdx", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", "\|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "LoadMI", "=", "&", "", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "{", "&", "<STR_LIT>", "::", "<STR_LIT>", "}", ",", "{", "Adrp", "}", ")", ".", "addConstantPoolIndex", "(", "CPIdx", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", "\|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "LoadMI", "=", "&", "", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "{", "&", "<STR_LIT>", "::", "<STR_LIT>", "}", ",", "{", "Adrp", "}", ")", ".", "addConstantPoolIndex", "(", "CPIdx", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", "\|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "LoadMI", "=", "&", "", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "{", "&", "<STR_LIT>", "::", "<STR_LIT>", "}", ",", "{", "Adrp", "}", ")", ".", "addConstantPoolIndex", "(", "CPIdx", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", "\|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "break", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	613,864	[ ";" ]	[ "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "!", "getARMSubtarget", "(", ")", ".", "isThumb1Only", "(", ")", ")", "PM", "->", "add", "(", "createARMLoadStoreOptimizationPass", "(", "true", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "getARMSubtarget", "(", ")", ".", "isCortexA9", "(", ")", ")", "PM", "->", "add", "(", "createMLxExpansionPass", "(", ")", ")", ";", "return", "true" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	613,865	[ "true", ",", "false", ",", "IncludeLoopPHIs", ")", ";" ]	[ "replaceRegister", "(", "Register", ",", "NewRegister", ",", "MRI", "," ]
LLVM	X86	CPP	next_suggestion	CPU	613,866	[ "if", "(", "is16BitMode", "(", "STI", ")", "&&", "BaseReg", ".", "getReg", "(", ")", "==", "<NUM_LIT>", "&&", "Disp", ".", "isImm", "(", ")", "&&", "Disp", ".", "getImm", "(", ")", "<", "<NUM_LIT>", ")", "return", "true", ";" ]	[ "bool", "Is16BitMemOperand", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "BaseReg", "=", "MI", ".", "getOperand", "(", "Op", "+", "X86", "::", "AddrBaseReg", ")", ";", "const", "MCOperand", "&", "IndexReg", "=", "MI", ".", "getOperand", "(", "Op", "+", "X86", "::", "AddrIndexReg", ")", ";", "const", "MCOperand", "&", "Disp", "=", "MI", ".", "getOperand", "(", "Op", "+", "X86", "::", "AddrDisp", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	613,867	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "USR", "]", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	613,868	[ "let", "cofMax1", "=", "<NUM_LIT>", ";" ]	[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";" ]
LLVM	MBlaze	CPP	code_generation	MPU	613,869	[ "void", "ELFMBlazeAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ")", "const", "{", "unsigned", "Size", "=", "getFixupKindSize", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "assert", "(", "Fixup", ".", "getOffset", "(", ")", "+", "Size", "<=", "DataSize", "&&", "<STR_LIT>", "Invalid fixup offset!", "<STR_LIT>", ")", ";", "char", "", "data", "=", "Data", "+", "Fixup", ".", "getOffset", "(", ")", ";", "switch", "(", "Size", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Cannot fixup unknown value.", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "llvm_unreachable", "(", "<STR_LIT>", "Cannot fixup 1 byte value.", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "llvm_unreachable", "(", "<STR_LIT>", "Cannot fixup 8 byte value.", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "", "(", "data", "+", "<NUM_LIT>", ")", "=", "uint8_t", "(", "Value", ")", ";", "", "(", "data", "+", "<NUM_LIT>", ")", "=", "uint8_t", "(", "Value", ">>", "<NUM_LIT>", ")", ";", "", "(", "data", "+", "<NUM_LIT>", ")", "=", "uint8_t", "(", "Value", ">>", "<NUM_LIT>", ")", ";", "", "(", "data", "+", "<NUM_LIT>", ")", "=", "uint8_t", "(", "Value", ">>", "<NUM_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "", "(", "data", "+", "<NUM_LIT>", ")", "=", "uint8_t", "(", "Value", ">>", "<NUM_LIT>", ")", ";", "", "(", "data", "+", "<NUM_LIT>", ")", "=", "uint8_t", "(", "Value", ">>", "<NUM_LIT>", ")", ";", "}", "}" ]	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]
LLVM	BPF	CPP	program_repair	Virtual ISA	613,870	[ "<FIXS>", "<FIXE>", "<FIXS>", ":", "SelectionDAGISel", "(", "TM", ")", ",", "Subtarget", "(", "nullptr", ")", "{", "}", "<FIXE>" ]	[ "const", "BPFSubtarget", "*", "Subtarget", ";", "public", ":", "<BUGS>", "static", "char", "ID", ";", "<BUGE>", "BPFDAGToDAGISel", "(", ")", "=", "delete", ";", "explicit", "BPFDAGToDAGISel", "(", "BPFTargetMachine", "&", "TM", ")", "<BUGS>", ":", "SelectionDAGISel", "(", "ID", ",", "TM", ")", ",", "Subtarget", "(", "nullptr", ")", "{", "}", "<BUGE>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{" ]
GCC	i386	MD	program_repair	CPU	613,871	[ "<FIXS>", "(", "define_insn", "<STR_LIT>", "<FIXE>", "<FIXS>", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "<STR_LIT>", "<FIXE>", "<FIXS>", "(", "define_insn", "<STR_LIT>", "<FIXE>", "<FIXS>", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "match_operand", ":", "avx512fmaskmode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", ":", "avx512fmaskmode", ">", "(", "unspec", ":", "avx512fmaskmode", ">", "[", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_PCMP", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "match_operand", ":", "avx512fmaskmode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", ":", "avx512fmaskmode", ">", "(", "unspec", ":", "avx512fmaskmode", ">", "[", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_PCMP", ")", "(", "and", ":", "avx512fmaskmode", ">", "(", "match_operand", ":", "avx512fmaskmode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	X86	CPP	stmt_completion	CPU	613,872	[ ")", ";" ]	[ "void", "X86WinCOFFStreamer", "::", "FinishImpl", "(", ")", "{", "EmitFrames", "(", "nullptr", ")", ";", "EmitWindowsUnwindTables", "(", ")", ";", "MCWinCOFFStreamer", "::", "FinishImpl", "(" ]
LLVM	X86	CPP	stmt_completion	CPU	613,873	[ "PR", ")", ";" ]	[ "initializeX86PreAMXConfigPassPass", "(", "PR", ")", ";", "initializeGlobalISel", "(", "PR", ")", ";", "initializeWinEHStatePassPass", "(", "PR", ")", ";", "initializeFixupBWInstPassPass", "(", "PR", ")", ";", "initializeEvexToVexInstPassPass", "(", "PR", ")", ";", "initializeFixupLEAPassPass", "(", "PR", ")", ";", "initializeFPSPass", "(", "PR", ")", ";", "initializeX86FixupSetCCPassPass", "(", "PR", ")", ";", "initializeX86CallFrameOptimizationPass", "(", "PR", ")", ";", "initializeX86CmovConverterPassPass", "(", "PR", ")", ";", "initializeX86TileConfigPass", "(", "PR", ")", ";", "initializeX86FastTileConfigPass", "(", "PR", ")", ";", "initializeX86LowerTileCopyPass", "(", "PR", ")", ";", "initializeX86ExpandPseudoPass", "(", "PR", ")", ";", "initializeX86ExecutionDomainFixPass", "(", "PR", ")", ";", "initializeX86DomainReassignmentPass", "(", "PR", ")", ";", "initializeX86AvoidSFBPassPass", "(", "PR", ")", ";", "initializeX86AvoidTrailingCallPassPass", "(", "PR", ")", ";", "initializeX86SpeculativeLoadHardeningPassPass", "(", "PR", ")", ";", "initializeX86SpeculativeExecutionSideEffectSuppressionPass", "(", "PR", ")", ";", "initializeX86FlagsCopyLoweringPassPass", "(", "PR", ")", ";", "initializeX86LoadValueInjectionLoadHardeningPassPass", "(", "PR", ")", ";", "initializeX86LoadValueInjectionRetHardeningPassPass", "(", "PR", ")", ";", "initializeX86OptimizeLEAPassPass", "(", "PR", ")", ";", "initializeX86PartialReductionPass", "(" ]
GCC	avr	MD	stmt_completion	MPU	613,874	[ ")", "]", ")" ]	[ "(", "rotate", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")" ]
GCC	rs6000	MD	next_suggestion	CPU	613,875	[ "<STR_LIT>" ]	[ "(", "if_then_else", "(", "eq", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "pc", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "P", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "CC", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_scratch", ":", "P", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]
GCC	i386	CPP	stmt_completion	CPU	613,876	[ "_", "_", "mmask8", ")", "-", "<NUM_LIT>", ")", ";" ]	[ "return", "(", "_", "_", "mmask8", ")", "_", "_", "builtin_ia32_pcmpeqd128_mask", "(", "(", "_", "_", "v4si", ")", "_", "_", "A", ",", "(", "_", "_", "v4si", ")", "_", "_", "B", ",", "(" ]
GCC	v850	MD	next_suggestion	MPU	613,877	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "[", "(", "unspec_volatile", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	arm	MD	next_suggestion	CPU	613,878	[ "ops", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]" ]	[ "int", "regno", "=", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "ops", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "TImode", ",", "regno", ")" ]
LLVM	AArch64	CPP	next_suggestion	CPU	613,879	[ "}" ]	[ "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op0", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "EXTRACT_SUBVECTOR", "&&", "!", "(", "Op0", "->", "isMachineOpcode", "(", ")", "&&", "Op0", "->", "getMachineOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "idx", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op0", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Op0", "->", "getOpcode", "(", ")", "==", "ISD", "::", "EXTRACT_SUBVECTOR", ")", "{", "if", "(", "Op0", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getVectorNumElements", "(", ")", "!=", "idx", "&&", "idx", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "}", "else", "if", "(", "Op0", "->", "getMachineOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "if", "(", "idx", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "idx", "=", "<NUM_LIT>", ";", "}", "if", "(", "Op0", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "BITCAST", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Source", "=", "Op0", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "SVT", "=", "Source", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "SVT", ".", "getVectorNumElements", "(", ")", "!=", "VT", ".", "getVectorNumElements", "(", ")", "*", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "aarch64-lower: bitcast extract_subvector simplification\\n", "<STR_LIT>", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "unsigned", "NumElements", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "idx", ")", "{", "SDValue", "HalfIdx", "=", "DAG", ".", "getConstant", "(", "NumElements", ",", "dl", ",", "MVT", "::", "i64", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "dl", ",", "VT", ",", "Source", ",", "HalfIdx", ")", ";", "}", "else", "{", "SDValue", "SubReg", "=", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ";", "return", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "dl", ",", "VT", ",", "Source", ",", "SubReg", ")", ",", "<NUM_LIT>", ")", ";", "}" ]
LLVM	ARM	CPP	code_generation	CPU	613,880	[ "Register", "ARMBaseInstrInfo", "::", "isStoreToStackSlotPostFE", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "SmallVector", "<", "const", "MachineMemOperand", "*", ",", "<NUM_LIT>", ">", "Accesses", ";", "if", "(", "MI", ".", "mayStore", "(", ")", "&&", "hasStoreToStackSlot", "(", "MI", ",", "Accesses", ")", "&&", "Accesses", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "FrameIndex", "=", "cast", "<", "FixedStackPseudoSourceValue", ">", "(", "Accesses", ".", "front", "(", ")", "->", "getPseudoValue", "(", ")", ")", "->", "getFrameIndex", "(", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}" ]	[ "isStoreToStackSlotPostFE", "-", "Check", "for", "post-frame", "ptr", "elimination", "stack", "locations", "as", "well", "." ]
GCC	aarch64	MD	next_suggestion	CPU	613,881	[ "(", "match_test", "<STR_LIT>", ")", ")" ]	[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>" ]
LLVM	ARM	CPP	stmt_completion	CPU	613,882	[ "BCastInst", ",", "Align", "(", "Alignment", ")", ")", ";" ]	[ "auto", "", "IntrAlign", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "II", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "IntrAlign", ")", "return", "nullptr", ";", "unsigned", "Alignment", "=", "IntrAlign", "->", "getLimitedValue", "(", ")", "<", "MemAlign", "?", "MemAlign", ":", "IntrAlign", "->", "getLimitedValue", "(", ")", ";", "if", "(", "!", "isPowerOf2_32", "(", "Alignment", ")", ")", "return", "nullptr", ";", "auto", "", "BCastInst", "=", "Builder", ".", "CreateBitCast", "(", "II", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ",", "PointerType", "::", "get", "(", "II", ".", "getType", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "return", "Builder", ".", "CreateAlignedLoad", "(", "II", ".", "getType", "(", ")", "," ]
GCC	m68k	MD	next_suggestion	MPU	613,883	[ "(", "ior", ":", "HI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "strict_low_part", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC	nds32	MD	next_suggestion	CPU	613,884	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec_volatile", ":", "SI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VOLATILE_TLBOP_PB", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	613,885	[ "let", "isPredicable", "=", "<NUM_LIT>", ";" ]	[ "def", "L2_loadrb_io", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "s32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_17e0d2cd", ",", "TypeLD", ">", ",", "Enc_211aaa", ",", "AddrModeRel", ",", "PostInc_BaseImm", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "ByteAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]
LLVM	WebAssembly	CPP	program_repair	Virtual ISA	613,886	[ "<FIXS>", "void", "WebAssemblyCFGStackify", "::", "placeLoopMarker", "(", "MachineBasicBlock", "&", "MBB", ")", "{", "MachineFunction", "&", "MF", "=", "", "MBB", ".", "getParent", "(", ")", ";", "const", "auto", "&", "MLI", "=", "getAnalysis", "MachineLoopInfo", ">", "(", ")", ";", "const", "auto", "&", "TII", "=", "", "MF", ".", "getSubtarget", "WebAssemblySubtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "<FIXE>" ]	[ "}", "<BUGS>", "static", "void", "PlaceLoopMarker", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineFunction", "&", "MF", ",", "SmallVectorImpl", "MachineBasicBlock", "", ">", "&", "ScopeTops", ",", "DenseMap", "const", "MachineInstr", "", ",", "MachineInstr", "", ">", "&", "LoopTops", ",", "const", "WebAssemblyInstrInfo", "&", "TII", ",", "const", "MachineLoopInfo", "&", "MLI", ")", "{", "<BUGE>", "MachineLoop", "", "Loop", "=", "MLI", ".", "getLoopFor", "(", "&", "MBB", ")", ";", "if", "(", "!", "Loop", "\|\|", "Loop", "->", "getHeader", "(", ")", "!=", "&", "MBB", ")", "return", ";" ]
LLVM	MBlaze	CPP	stmt_completion	MPU	613,887	[ ")", ")", ";" ]	[ "break", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "O", "<<", "(", "int", ")", "MO", ".", "getImm", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_FPImmediate", ":", "{", "const", "ConstantFP", "", "fp", "=", "MO", ".", "getFPImm", "(", ")", ";", "printHex32", "(", "fp", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ")", ";", "O", "<<", "<STR_LIT>", ";\\t# immediate = ", "<STR_LIT>", "<<", "", "fp", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "O", "<<", "", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", "OutContext", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "O", "<<", "", "GetGlobalValueSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "O", "<<", "*", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(" ]
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	613,888	[ "}" ]	[ "if", "(", "LastSeenEHInst", "!=", "CATCH", ")", "{", "if", "(", "EHPadStack", ".", "empty", "(", ")", ")", "{", "printAnnotation", "(", "OS", ",", "<STR_LIT>", "try-catch mismatch!", "<STR_LIT>", ")", ";", "}", "else", "{", "printAnnotation", "(", "OS", ",", "<STR_LIT>", "catch", "<STR_LIT>", "+", "utostr", "(", "EHPadStack", ".", "pop_back_val", "(", ")", ")", "+", "'", ":", "'", ")", ";", "}", "}", "LastSeenEHInst", "=", "CATCH", ";", "break", ";", "}", "unsigned", "NumFixedOperands", "=", "Desc", ".", "NumOperands", ";", "SmallSet", "<", "uint64_t", ",", "<NUM_LIT>", ">", "Printed", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "if", "(", "i", "<", "NumFixedOperands", ")", "{", "if", "(", "Desc", ".", "OpInfo", "[", "i", "]", ".", "OperandType", "!=", "WebAssembly", "::", "OPERAND_BASIC_BLOCK", ")", "continue", ";", "}", "else", "{", "if", "(", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isImm", "(", ")", ")", "continue", ";", "}", "uint64_t", "Depth", "=", "MI", "->", "getOperand", "(", "i", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "Printed", ".", "insert", "(", "Depth", ")", ".", "second", ")", "continue", ";", "if", "(", "Opc", "==", "WebAssembly", "::", "RETHROW", "\|\|", "Opc", "==", "WebAssembly", "::", "RETHROW_S", ")", "{", "if", "(", "Depth", ">", "EHPadStack", ".", "size", "(", ")", ")", "{", "printAnnotation", "(", "OS", ",", "<STR_LIT>", "Invalid depth argument!", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "Depth", "==", "EHPadStack", ".", "size", "(", ")", ")", "{", "printAnnotation", "(", "OS", ",", "utostr", "(", "Depth", ")", "+", "<STR_LIT>", ": ", "<STR_LIT>", "+", "<STR_LIT>", "to caller", "<STR_LIT>", ")", ";", "}", "else", "{", "uint64_t", "CatchNo", "=", "EHPadStack", ".", "rbegin", "(", ")", "[", "Depth", "]", ";", "printAnnotation", "(", "OS", ",", "utostr", "(", "Depth", ")", "+", "<STR_LIT>", ": ", "<STR_LIT>", "+", "<STR_LIT>", "down to catch", "<STR_LIT>", "+", "utostr", "(", "CatchNo", ")", ")", ";", "}", "}", "else", "{", "if", "(", "Depth", ">=", "ControlFlowStack", ".", "size", "(", ")", ")", "{", "printAnnotation", "(", "OS", ",", "<STR_LIT>", "Invalid depth argument!", "<STR_LIT>", ")", ";", "}", "else", "{", "const", "auto", "&", "Pair", "=", "ControlFlowStack", ".", "rbegin", "(", ")", "[", "Depth", "]", ";", "printAnnotation", "(", "OS", ",", "utostr", "(", "Depth", ")", "+", "<STR_LIT>", ": ", "<STR_LIT>", "+", "(", "Pair", ".", "second", "?", "<STR_LIT>", "up", "<STR_LIT>", ":", "<STR_LIT>", "down", "<STR_LIT>", ")", "+", "<STR_LIT>", " to label", "<STR_LIT>", "+", "utostr", "(", "Pair", ".", "first", ")", ")", ";", "}" ]
LLVM	Sparc	CPP	stmt_completion	CPU	613,889	[ "(", ")", ";" ]	[ "return", "&", "InstrInfo", ".", "getRegisterInfo" ]
LLVM	Mips	TD	stmt_completion	CPU	613,890	[ ",", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]	[ "class", "NLZC_D_ENC", ":", "MSA_2R_FMT", "<", "<NUM_LIT>" ]
LLVM	X86	CPP	program_repair	CPU	613,891	[ "<FIXS>", "if", "(", "ISD", "::", "isBuildVectorAllZeros", "(", "Op", ".", "Val", ")", "\|\|", "ISD", "::", "isBuildVectorAllOnes", "(", "Op", ".", "Val", ")", ")", "{", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "MVT", "::", "v4i32", "\|\|", "Op", ".", "getValueType", "(", ")", "==", "MVT", "::", "v2i32", ")", "return", "Op", ";", "<FIXE>", "<FIXS>", "if", "(", "ISD", "::", "isBuildVectorAllOnes", "(", "Op", ".", "Val", ")", ")", "return", "getOnesVector", "(", "Op", ".", "getValueType", "(", ")", ",", "DAG", ")", ";", "return", "getZeroVector", "(", "Op", ".", "getValueType", "(", ")", ",", "DAG", ")", ";", "}", "<FIXE>" ]	[ "SDOperandX86TargetLowering", "::", "LowerBUILD_VECTOR", "(", "SDOperand", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "<BUGS>", "if", "(", "ISD", "::", "isBuildVectorAllZeros", "(", "Op", ".", "Val", ")", ")", "return", "Op", ";", "<BUGE>", "<BUGS>", "if", "(", "ISD", "::", "isBuildVectorAllOnes", "(", "Op", ".", "Val", ")", ")", "return", "Op", ";", "<BUGE>", "MVT", "::", "ValueType", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "MVT", "::", "ValueType", "EVT", "=", "MVT", "::", "getVectorElementType", "(", "VT", ")", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	613,892	[ "}" ]	[ "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "assert", "(", "MRI", "->", "isSSA", "(", ")", "&&", "<STR_LIT>", "Expected MIR to be in SSA form", "<STR_LIT>", ")", ";", "TII", "=", "STI", "->", "getInstrInfo", "(", ")", ";", "initConverters", "(", ")", ";", "bool", "Changed", "=", "false", ";", "EnclosedEdges", ".", "clear", "(", ")", ";", "EnclosedInstrs", ".", "clear", "(", ")", ";", "std", "::", "vector", "<", "Closure", ">", "Closures", ";", "unsigned", "ClosureID", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "Idx", "<", "MRI", "->", "getNumVirtRegs", "(", ")", ";", "++", "Idx", ")", "{", "unsigned", "Reg", "=", "TargetRegisterInfo", "::", "index2VirtReg", "(", "Idx", ")", ";", "if", "(", "!", "isGPR", "(", "MRI", "->", "getRegClass", "(", "Reg", ")", ")", ")", "continue", ";", "if", "(", "EnclosedEdges", ".", "count", "(", "Reg", ")", ")", "continue", ";", "Closure", "C", "(", "ClosureID", "++", ",", "{", "MaskDomain", "}", ")", ";", "buildClosure", "(", "C", ",", "Reg", ")", ";", "if", "(", "!", "C", ".", "empty", "(", ")", "&&", "C", ".", "isLegal", "(", "MaskDomain", ")", ")", "Closures", ".", "push_back", "(", "std", "::", "move", "(", "C", ")", ")", ";" ]
LLVM	VE	TD	stmt_completion	CPU	613,893	[ "i32", ":", "$", "vl", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "int_ve_vl_vfmkwlenan_mvml", "v256f64", ":", "$", "vz", ",", "v256i1", ":", "$", "vm", ",", "i32", ":", "$", "vl", ")", ",", "(", "VFMKWvml", "CC_LENAN", ",", "v256f64", ":", "$", "vz", ",", "v256i1", ":", "$", "vm", "," ]
GCC	pa	MD	next_suggestion	CPU	613,894	[ "(", "use", "(", "const_int", "<NUM_LIT>", ")", ")", "]" ]	[ "(", "clobber", "(", "reg", ":", "DI", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "DF", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "match_operand", "<NUM_LIT>", ")", ")", "(", "use", "(", "reg", ":", "DI", "<NUM_LIT>", ")", ")", "(", "use", "(", "reg", ":", "DI", "<NUM_LIT>", ")", ")" ]
GCC	sparc	MD	stmt_completion	CPU	613,895	[ "<NUM_LIT>", ")" ]	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<NUM_LIT>" ]
GCC	arm	CPP	stmt_completion	CPU	613,896	[ "b", ";" ]	[ "vadd_u16", "(", "uint16x4_t", "_", "_", "a", ",", "uint16x4_t", "_", "_", "b", ")", "{", "return", "_", "_", "a", "+", "_", "_" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	613,897	[ "Info", ".", "align", "=", "Align", "(", "<NUM_LIT>", ")", ";" ]	[ "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", ";", "return", "true", ";", "}", "case", "Intrinsic", "::", "ppc_altivec_stvx", ":", "case", "Intrinsic", "::", "ppc_altivec_stvxl", ":", "case", "Intrinsic", "::", "ppc_altivec_stvebx", ":", "case", "Intrinsic", "::", "ppc_altivec_stvehx", ":", "case", "Intrinsic", "::", "ppc_altivec_stvewx", ":", "case", "Intrinsic", "::", "ppc_vsx_stxvd2x", ":", "case", "Intrinsic", "::", "ppc_vsx_stxvw4x", ":", "case", "Intrinsic", "::", "ppc_vsx_stxvd2x_be", ":", "case", "Intrinsic", "::", "ppc_vsx_stxvw4x_be", ":", "case", "Intrinsic", "::", "ppc_vsx_stxvl", ":", "case", "Intrinsic", "::", "ppc_vsx_stxvll", ":", "{", "EVT", "VT", ";", "switch", "(", "Intrinsic", ")", "{", "case", "Intrinsic", "::", "ppc_altivec_stvebx", ":", "VT", "=", "MVT", "::", "i8", ";", "break", ";", "case", "Intrinsic", "::", "ppc_altivec_stvehx", ":", "VT", "=", "MVT", "::", "i16", ";", "break", ";", "case", "Intrinsic", "::", "ppc_altivec_stvewx", ":", "VT", "=", "MVT", "::", "i32", ";", "break", ";", "case", "Intrinsic", "::", "ppc_vsx_stxvd2x", ":", "case", "Intrinsic", "::", "ppc_vsx_stxvd2x_be", ":", "VT", "=", "MVT", "::", "v2f64", ";", "break", ";", "default", ":", "VT", "=", "MVT", "::", "v4i32", ";", "break", ";", "}", "Info", ".", "opc", "=", "ISD", "::", "INTRINSIC_VOID", ";", "Info", ".", "memVT", "=", "VT", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "-", "VT", ".", "getStoreSize", "(", ")", "+", "<NUM_LIT>", ";", "Info", ".", "size", "=", "<NUM_LIT>", "*", "VT", ".", "getStoreSize", "(", ")", "-", "<NUM_LIT>", ";" ]
GCC	i386	CPP	stmt_completion	CPU	613,898	[ ",", "(", "_", "_", "mmask8", ")", "-", "<NUM_LIT>", ")", ";" ]	[ "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_vpconflictdi_128_mask", "(", "(", "_", "_", "v2di", ")", "_", "_", "A", ",", "(", "_", "_", "v2di", ")", "_", "mm_setzero_si128", "(", ")" ]
GCC	mips	MD	next_suggestion	CPU	613,899	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec_volatile", ":", "SI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "atomic_hiqi_op", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "UNSPEC_SYNC_OLD_OP_12", ")", ")", "(", "clobber", "(", "match_scratch", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{", "return", "mips_output_sync_loop", "(", "insn", ",", "operands", ")" ]

GCC

ia64

MD

next_suggestion

CPU

613,800

[ "(", "not", "(", "match_test", "<STR_LIT>", ")", ")", ")", "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

GCC

i386

CPP

stmt_completion

CPU

613,801

[ "_", "mmask8", ")", "_", "_", "U", ")", ";" ]

[ "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_pabsq512_mask", "(", "(", "_", "_", "v8di", ")", "_", "_", "A", ",", "(", "_", "_", "v8di", ")", "_", "_", "W", ",", "(", "_" ]

LLVM

AArch64

TD

next_suggestion

CPU

613,802

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";" ]

[ "class", "sve_int_arith_imm0", "<", "bits", "<", "<NUM_LIT>", ">", "sz8_64", ",", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asm", ",", "ZPRRegOp", "zprty", ",", "Operand", "immtype", ">", ":", "I", "<", "(", "outs", "zprty", ":", "$", "Zdn", ")", ",", "(", "ins", "zprty", ":", "$", "_Zdn", ",", "immtype", ":", "$", "imm", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Sched", "<", "[", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Zdn", ";", "bits", "<", "<NUM_LIT>", ">", "imm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz8_64", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

VE

CPP

stmt_completion

CPU

613,803

[ "=", "LHSVariant", ";" ]

[ "MCContext", "&", "Context", "=", "getParser", "(", ")", ".", "getContext", "(", ")", ";", "Variant", "=", "VEMCExpr", "::", "VK_VE_None", ";", "switch", "(", "E", "->", "getKind", "(", ")", ")", "{", "case", "MCExpr", "::", "Target", ":", "case", "MCExpr", "::", "Constant", ":", "return", "nullptr", ";", "case", "MCExpr", "::", "SymbolRef", ":", "{", "const", "MCSymbolRefExpr", "*", "SRE", "=", "cast", "<", "MCSymbolRefExpr", ">", "(", "E", ")", ";", "switch", "(", "SRE", "->", "getKind", "(", ")", ")", "{", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Variant", "=", "VEMCExpr", "::", "VK_VE_REFLONG", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_VE_HI32", ":", "Variant", "=", "VEMCExpr", "::", "VK_VE_HI32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_VE_LO32", ":", "Variant", "=", "VEMCExpr", "::", "VK_VE_LO32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_VE_PC_HI32", ":", "Variant", "=", "VEMCExpr", "::", "VK_VE_PC_HI32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_VE_PC_LO32", ":", "Variant", "=", "VEMCExpr", "::", "VK_VE_PC_LO32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_VE_GOT_HI32", ":", "Variant", "=", "VEMCExpr", "::", "VK_VE_GOT_HI32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_VE_GOT_LO32", ":", "Variant", "=", "VEMCExpr", "::", "VK_VE_GOT_LO32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_VE_GOTOFF_HI32", ":", "Variant", "=", "VEMCExpr", "::", "VK_VE_GOTOFF_HI32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_VE_GOTOFF_LO32", ":", "Variant", "=", "VEMCExpr", "::", "VK_VE_GOTOFF_LO32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_VE_PLT_HI32", ":", "Variant", "=", "VEMCExpr", "::", "VK_VE_PLT_HI32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_VE_PLT_LO32", ":", "Variant", "=", "VEMCExpr", "::", "VK_VE_PLT_LO32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_VE_TLS_GD_HI32", ":", "Variant", "=", "VEMCExpr", "::", "VK_VE_TLS_GD_HI32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_VE_TLS_GD_LO32", ":", "Variant", "=", "VEMCExpr", "::", "VK_VE_TLS_GD_LO32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_VE_TPOFF_HI32", ":", "Variant", "=", "VEMCExpr", "::", "VK_VE_TPOFF_HI32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_VE_TPOFF_LO32", ":", "Variant", "=", "VEMCExpr", "::", "VK_VE_TPOFF_LO32", ";", "break", ";", "default", ":", "return", "nullptr", ";", "}", "return", "MCSymbolRefExpr", "::", "create", "(", "&", "SRE", "->", "getSymbol", "(", ")", ",", "Context", ")", ";", "}", "case", "MCExpr", "::", "Unary", ":", "{", "const", "MCUnaryExpr", "*", "UE", "=", "cast", "<", "MCUnaryExpr", ">", "(", "E", ")", ";", "const", "MCExpr", "*", "Sub", "=", "extractModifierFromExpr", "(", "UE", "->", "getSubExpr", "(", ")", ",", "Variant", ")", ";", "if", "(", "!", "Sub", ")", "return", "nullptr", ";", "return", "MCUnaryExpr", "::", "create", "(", "UE", "->", "getOpcode", "(", ")", ",", "Sub", ",", "Context", ")", ";", "}", "case", "MCExpr", "::", "Binary", ":", "{", "const", "MCBinaryExpr", "*", "BE", "=", "cast", "<", "MCBinaryExpr", ">", "(", "E", ")", ";", "VEMCExpr", "::", "VariantKind", "LHSVariant", ",", "RHSVariant", ";", "const", "MCExpr", "*", "LHS", "=", "extractModifierFromExpr", "(", "BE", "->", "getLHS", "(", ")", ",", "LHSVariant", ")", ";", "const", "MCExpr", "*", "RHS", "=", "extractModifierFromExpr", "(", "BE", "->", "getRHS", "(", ")", ",", "RHSVariant", ")", ";", "if", "(", "!", "LHS", "&&", "!", "RHS", ")", "return", "nullptr", ";", "if", "(", "!", "LHS", ")", "LHS", "=", "BE", "->", "getLHS", "(", ")", ";", "if", "(", "!", "RHS", ")", "RHS", "=", "BE", "->", "getRHS", "(", ")", ";", "if", "(", "LHSVariant", "==", "VEMCExpr", "::", "VK_VE_None", ")", "Variant", "=", "RHSVariant", ";", "else", "if", "(", "RHSVariant", "==", "VEMCExpr", "::", "VK_VE_None", ")", "Variant", "=", "LHSVariant", ";", "else", "if", "(", "LHSVariant", "==", "RHSVariant", ")", "Variant" ]

LLVM

CJG

TD

next_suggestion

CPU

613,804

[ "}" ]

[ "def", "CALLi", ":", "FC_Inst", "<", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "CJGimm16", ":", "$", "addr", ")", ",", "<STR_LIT>", ",", "[", "(", "CJGcall", "imm", ":", "$", "addr", ")", "]", ">", "{", "let", "ri", "=", "<NUM_LIT>", ";", "let", "condition", "=", "<NUM_LIT>", ";", "let", "control", "=", "<NUM_LIT>", ";" ]

GCC

s390

MD

next_suggestion

MPU

613,805

[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]

LLVM

X86

CPP

next_suggestion

CPU

613,806

[ "else", "Operands", ".", "push_back", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "getPointerWidth", "(", ")", ",", "Disp", ",", "Start", ",", "End", ",", "Size", ",", "StringRef", "(", ")", ",", "nullptr", ",", "<NUM_LIT>", ",", "false", ",", "MaybeDirectBranchDest", ")", ")", ";" ]

[ "Operands", ".", "push_back", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "Disp", ",", "Start", ",", "End", ")", ")", ";", "return", "false", ";", "}", "StringRef", "ErrMsg", ";", "unsigned", "BaseReg", "=", "SM", ".", "getBaseReg", "(", ")", ";", "unsigned", "IndexReg", "=", "SM", ".", "getIndexReg", "(", ")", ";", "if", "(", "IndexReg", "&&", "BaseReg", "==", "X86", "::", "RIP", ")", "BaseReg", "=", "<NUM_LIT>", ";", "unsigned", "Scale", "=", "SM", ".", "getScale", "(", ")", ";", "if", "(", "!", "PtrInOperand", ")", "Size", "=", "SM", ".", "getElementSize", "(", ")", "<<", "<NUM_LIT>", ";", "if", "(", "Scale", "==", "<NUM_LIT>", "&&", "BaseReg", "!=", "X86", "::", "ESP", "&&", "BaseReg", "!=", "X86", "::", "RSP", "&&", "(", "IndexReg", "==", "X86", "::", "ESP", "||", "IndexReg", "==", "X86", "::", "RSP", ")", ")", "std", "::", "swap", "(", "BaseReg", ",", "IndexReg", ")", ";", "if", "(", "Scale", "==", "<NUM_LIT>", "&&", "!", "(", "X86MCRegisterClasses", "[", "X86", "::", "VR128XRegClassID", "]", ".", "contains", "(", "IndexReg", ")", "||", "X86MCRegisterClasses", "[", "X86", "::", "VR256XRegClassID", "]", ".", "contains", "(", "IndexReg", ")", "||", "X86MCRegisterClasses", "[", "X86", "::", "VR512RegClassID", "]", ".", "contains", "(", "IndexReg", ")", ")", "&&", "(", "X86MCRegisterClasses", "[", "X86", "::", "VR128XRegClassID", "]", ".", "contains", "(", "BaseReg", ")", "||", "X86MCRegisterClasses", "[", "X86", "::", "VR256XRegClassID", "]", ".", "contains", "(", "BaseReg", ")", "||", "X86MCRegisterClasses", "[", "X86", "::", "VR512RegClassID", "]", ".", "contains", "(", "BaseReg", ")", ")", ")", "std", "::", "swap", "(", "BaseReg", ",", "IndexReg", ")", ";", "if", "(", "Scale", "!=", "<NUM_LIT>", "&&", "X86MCRegisterClasses", "[", "X86", "::", "GR16RegClassID", "]", ".", "contains", "(", "IndexReg", ")", ")", "return", "Error", "(", "Start", ",", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ")", ";", "if", "(", "Scale", "==", "<NUM_LIT>", ")", "Scale", "=", "<NUM_LIT>", ";", "if", "(", "(", "BaseReg", "==", "X86", "::", "SI", "||", "BaseReg", "==", "X86", "::", "DI", ")", "&&", "(", "IndexReg", "==", "X86", "::", "BX", "||", "IndexReg", "==", "X86", "::", "BP", ")", ")", "std", "::", "swap", "(", "BaseReg", ",", "IndexReg", ")", ";", "if", "(", "(", "BaseReg", "||", "IndexReg", ")", "&&", "CheckBaseRegAndIndexRegAndScale", "(", "BaseReg", ",", "IndexReg", ",", "Scale", ",", "is64BitMode", "(", ")", ",", "ErrMsg", ")", ")", "return", "Error", "(", "Start", ",", "ErrMsg", ")", ";", "if", "(", "isParsingMSInlineAsm", "(", ")", ")", "return", "CreateMemForMSInlineAsm", "(", "RegNo", ",", "Disp", ",", "BaseReg", ",", "IndexReg", ",", "Scale", ",", "Start", ",", "End", ",", "Size", ",", "SM", ".", "getSymName", "(", ")", ",", "SM", ".", "getIdentifierInfo", "(", ")", ",", "Operands", ")", ";", "unsigned", "DefaultBaseReg", "=", "X86", "::", "NoRegister", ";", "bool", "MaybeDirectBranchDest", "=", "true", ";", "if", "(", "Parser", ".", "isParsingMasm", "(", ")", ")", "{", "bool", "IsUnconditionalBranch", "=", "Name", ".", "equals_insensitive", "(", "<STR_LIT>", "jmp", "<STR_LIT>", ")", "||", "Name", ".", "equals_insensitive", "(", "<STR_LIT>", "call", "<STR_LIT>", ")", ";", "if", "(", "is64BitMode", "(", ")", "&&", "SM", ".", "getElementSize", "(", ")", ">", "<NUM_LIT>", ")", "{", "DefaultBaseReg", "=", "X86", "::", "RIP", ";", "}", "if", "(", "IsUnconditionalBranch", ")", "{", "if", "(", "PtrInOperand", ")", "{", "MaybeDirectBranchDest", "=", "false", ";", "if", "(", "is64BitMode", "(", ")", ")", "DefaultBaseReg", "=", "X86", "::", "RIP", ";", "}", "else", "if", "(", "!", "BaseReg", "&&", "!", "IndexReg", "&&", "Disp", "&&", "Disp", "->", "getKind", "(", ")", "==", "MCExpr", "::", "SymbolRef", ")", "{", "if", "(", "is64BitMode", "(", ")", ")", "{", "if", "(", "SM", ".", "getSize", "(", ")", "==", "<NUM_LIT>", ")", "{", "MaybeDirectBranchDest", "=", "false", ";", "DefaultBaseReg", "=", "X86", "::", "RIP", ";", "}", "}", "else", "{", "if", "(", "SM", ".", "getSize", "(", ")", "==", "<NUM_LIT>", "||", "SM", ".", "getSize", "(", ")", "==", "<NUM_LIT>", ")", "MaybeDirectBranchDest", "=", "false", ";", "}", "}", "}", "}", "if", "(", "(", "BaseReg", "||", "IndexReg", "||", "RegNo", "||", "DefaultBaseReg", "!=", "X86", "::", "NoRegister", ")", ")", "Operands", ".", "push_back", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "getPointerWidth", "(", ")", ",", "RegNo", ",", "Disp", ",", "BaseReg", ",", "IndexReg", ",", "Scale", ",", "Start", ",", "End", ",", "Size", ",", "DefaultBaseReg", ",", "StringRef", "(", ")", ",", "nullptr", ",", "<NUM_LIT>", ",", "false", ",", "MaybeDirectBranchDest", ")", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

613,807

[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

[ "def", "L4_isub_memopb_io", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "u32_0Imm", ":", "$", "Ii", ",", "u5_0Imm", ":", "$", "II", ")", ",", "<STR_LIT>", ",", "tc_096199d3", ",", "TypeV4LDST", ">", ",", "Enc_46c951", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "ByteAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "mayStore", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

613,808

[ "if", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getOpcode", "(", ")", "==", "ISD", "::", "LOAD", ")", "if", "(", "SDValue", "L", "=", "PerformSplittingMVEEXTToWideningLoad", "(", "N", ",", "DAG", ")", ")", "return", "L", ";" ]

[ "SDValue", "Op0", "=", "SVN", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "SVN", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "CheckInregMask", "=", "[", "&", "]", "(", "int", "Start", ",", "int", "Offset", ")", "{", "for", "(", "int", "Idx", "=", "<NUM_LIT>", ",", "E", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "Idx", "<", "E", ";", "++", "Idx", ")", "if", "(", "Mask", "[", "Start", "+", "Idx", "]", ">=", "<NUM_LIT>", "&&", "Mask", "[", "Start", "+", "Idx", "]", "!=", "Idx", "*", "<NUM_LIT>", "+", "Offset", ")", "return", "false", ";", "return", "true", ";", "}", ";", "SDValue", "V0", "=", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "SDValue", "V1", "=", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "if", "(", "CheckInregMask", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "V0", "=", "Extend", "(", "Op0", ")", ";", "else", "if", "(", "CheckInregMask", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "V0", "=", "Extend", "(", "DAG", ".", "getNode", "(", "Rev", ",", "DL", ",", "SVN", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Op0", ")", ")", ";", "else", "if", "(", "CheckInregMask", "(", "<NUM_LIT>", ",", "Mask", ".", "size", "(", ")", ")", ")", "V0", "=", "Extend", "(", "Op1", ")", ";", "else", "if", "(", "CheckInregMask", "(", "<NUM_LIT>", ",", "Mask", ".", "size", "(", ")", "+", "<NUM_LIT>", ")", ")", "V0", "=", "Extend", "(", "DAG", ".", "getNode", "(", "Rev", ",", "DL", ",", "SVN", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Op1", ")", ")", ";", "if", "(", "CheckInregMask", "(", "VT", ".", "getVectorNumElements", "(", ")", ",", "Mask", ".", "size", "(", ")", ")", ")", "V1", "=", "Extend", "(", "Op1", ")", ";", "else", "if", "(", "CheckInregMask", "(", "VT", ".", "getVectorNumElements", "(", ")", ",", "Mask", ".", "size", "(", ")", "+", "<NUM_LIT>", ")", ")", "V1", "=", "Extend", "(", "DAG", ".", "getNode", "(", "Rev", ",", "DL", ",", "SVN", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Op1", ")", ")", ";", "else", "if", "(", "CheckInregMask", "(", "VT", ".", "getVectorNumElements", "(", ")", ",", "<NUM_LIT>", ")", ")", "V1", "=", "Extend", "(", "Op0", ")", ";", "else", "if", "(", "CheckInregMask", "(", "VT", ".", "getVectorNumElements", "(", ")", ",", "<NUM_LIT>", ")", ")", "V1", "=", "Extend", "(", "DAG", ".", "getNode", "(", "Rev", ",", "DL", ",", "SVN", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Op0", ")", ")", ";", "if", "(", "V0", ".", "getNode", "(", ")", "!=", "N", "||", "V1", ".", "getNode", "(", ")", "!=", "N", ")", "return", "DAG", ".", "getMergeValues", "(", "{", "V0", ",", "V1", "}", ",", "DL", ")", ";", "}" ]

GCC

alpha

MD

stmt_completion

MPU

613,809

[ "<STR_LIT>", ")" ]

[ "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_op_dup", "<NUM_LIT>", "[", "(", "float_extend", ":", "DF", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "unspec", ":", "SF", "[", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_CVTQL", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", "{", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "SFmode", ",", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "operands", "[", "<NUM_LIT>", "]", "=", "adjust_address", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SFmode", ",", "<NUM_LIT>", ")", "}", "[", "(", "set_attr", "<STR_LIT>" ]

GCC

i386

MD

next_suggestion

CPU

613,810

[ "<STR_LIT>" ]

[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "lshiftrt", ":", "DI", "(", "neg", ":", "DI", "(", "ashift", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]" ]

GCC

sparc

CPP

code_generation

CPU

613,811

[ "static", "rtx", "sparc_got", "(", "void", ")", "{", "if", "(", "!", "got_symbol_rtx", ")", "got_symbol_rtx", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "<STR_LIT>", "_GLOBAL_OFFSET_TABLE_", "<STR_LIT>", ")", ";", "return", "got_symbol_rtx", ";", "}" ]

[ "Return", "the", "SYMBOL_REF", "for", "the", "Global", "Offset", "Table", "." ]

GCC

i386

CPP

next_suggestion

CPU

613,812

[ "add_reg_note", "(", "insn", ",", "REG_CFA_ADJUST_CFA", ",", "x", ")", ";" ]

[ "dwarf", "=", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "reg2", ",", "dwarf", ")", ";", "REG_NOTES", "(", "insn", ")", "=", "dwarf", ";", "m", "->", "fs", ".", "sp_offset", "-=", "offset", ";", "if", "(", "m", "->", "fs", ".", "cfa_reg", "==", "crtl", "->", "drap_reg", "&&", "(", "REGNO", "(", "reg1", ")", "==", "REGNO", "(", "crtl", "->", "drap_reg", ")", "||", "REGNO", "(", "reg2", ")", "==", "REGNO", "(", "crtl", "->", "drap_reg", ")", ")", ")", "{", "add_reg_note", "(", "insn", ",", "REG_CFA_DEF_CFA", ",", "REGNO", "(", "reg1", ")", "==", "REGNO", "(", "crtl", "->", "drap_reg", ")", "?", "reg1", ":", "reg2", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "m", "->", "fs", ".", "drap_valid", "=", "true", ";", "return", ";", "}", "if", "(", "m", "->", "fs", ".", "cfa_reg", "==", "stack_pointer_rtx", ")", "{", "rtx", "x", "=", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", ")", ";", "x", "=", "gen_rtx_SET", "(", "stack_pointer_rtx", ",", "x", ")", ";" ]

GCC

convex

MD

next_suggestion

VLIW

613,813

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "DF", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

GCC

mips

MD

stmt_completion

CPU

613,814

[ ")" ]

[ "(", "define_reservation", "<STR_LIT>", "<STR_LIT>" ]

LLVM

AMDGPU

TD

program_repair

GPU

613,815

[ "<FIXS>", "def", "SIsbuffer_load", ":", "SDNode", "<STR_LIT>", ",", "SDTypeProfile", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "[", "SDTCisVT", "<NUM_LIT>", ",", "v4i32", ">", ",", "SDTCisVT", "<NUM_LIT>", ",", "i32", ">", ",", "SDTCisVT", "<NUM_LIT>", ",", "i1", ">", "]", ">", ",", "[", "SDNPMayLoad", ",", "SDNPMemOperand", "]", "<FIXE>" ]

[ "def", "AMDGPUclamp", ":", "SDNode", "<STR_LIT>", ",", "SDTFPUnaryOp", ">", ";", "<BUGS>", "def", "SIload_constant", ":", "SDNode", "<STR_LIT>", ",", "SDTypeProfile", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "[", "SDTCisVT", "<NUM_LIT>", ",", "f32", ">", ",", "SDTCisVT", "<NUM_LIT>", ",", "v4i32", ">", ",", "SDTCisVT", "<NUM_LIT>", ",", "i32", ">", "]", ">", ",", "[", "SDNPMayLoad", ",", "SDNPMemOperand", "]", "<BUGE>", ">", ";", "def", "SIatomic_inc", ":", "SDNode", "<STR_LIT>", ",", "SDTAtomic2", "," ]

LLVM

ARM

CPP

code_generation

CPU

613,816

[ "unsigned", "ARMBaseInstrInfo", "::", "getPartialRegUpdateClearance", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpNum", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "auto", "PartialUpdateClearance", "=", "Subtarget", ".", "getPartialUpdateClearance", "(", ")", ";", "if", "(", "!", "PartialUpdateClearance", ")", "return", "<NUM_LIT>", ";", "assert", "(", "TRI", "&&", "<STR_LIT>", "Need TRI instance", "<STR_LIT>", ")", ";", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNum", ")", ";", "if", "(", "MO", ".", "readsReg", "(", ")", ")", "return", "<NUM_LIT>", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "int", "UseOp", "=", "-", "<NUM_LIT>", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "ARM", "::", "VLDRS", ":", "case", "ARM", "::", "FCONSTS", ":", "case", "ARM", "::", "VMOVSR", ":", "case", "ARM", "::", "VMOVv8i8", ":", "case", "ARM", "::", "VMOVv4i16", ":", "case", "ARM", "::", "VMOVv2i32", ":", "case", "ARM", "::", "VMOVv2f32", ":", "case", "ARM", "::", "VMOVv1i64", ":", "UseOp", "=", "MI", ".", "findRegisterUseOperandIdx", "(", "Reg", ",", "false", ",", "TRI", ")", ";", "break", ";", "case", "ARM", "::", "VLD1LNd32", ":", "UseOp", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "return", "<NUM_LIT>", ";", "}", "if", "(", "UseOp", "!=", "-", "<NUM_LIT>", "&&", "MI", ".", "getOperand", "(", "UseOp", ")", ".", "readsReg", "(", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "Reg", ".", "isVirtual", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "getSubReg", "(", ")", "||", "MI", ".", "readsVirtualRegister", "(", "Reg", ")", ")", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "ARM", "::", "SPRRegClass", ".", "contains", "(", "Reg", ")", ")", "{", "unsigned", "DReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "Reg", ",", "ARM", "::", "ssub_0", ",", "&", "ARM", "::", "DPRRegClass", ")", ";", "if", "(", "!", "DReg", "||", "!", "MI", ".", "definesRegister", "(", "DReg", ",", "TRI", ")", ")", "return", "<NUM_LIT>", ";", "}", "return", "PartialUpdateClearance", ";", "}" ]

[ "Inform", "the", "BreakFalseDeps", "pass", "how", "many", "idle", "instructions", "we", "would", "like", "before", "a", "partial", "register", "update", "." ]

LLVM

AArch64

TD

stmt_completion

CPU

613,817

[ "(", "v2i64", "FPR128", ":", "$", "src", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "v2i64", "(", "bitconvert", "(", "v8f16", "FPR128", ":", "$", "src", ")", ")", ")", "," ]

LLVM

ARM

TD

next_suggestion

CPU

613,818

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Sd", "{", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Sm", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Sm", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Sd", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

LLVM

Teak

CPP

stmt_completion

DSP

613,819

[ "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "I", ")", ")", ";" ]

[ "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "Res", "->", "getNumValues", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")" ]

GCC

cris

MD

program_repair

MPU

613,820

[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]

[ "CRIS_UNSPEC_SWAP_BITS", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

613,821

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

ARM

TD

program_repair

CPU

613,822

[ "<FIXS>", "Requires", "[", "HasNEON2", "]", ">", ";", "<FIXE>", "<FIXS>", "Requires", "[", "HasNEON2", "]", ">", ";", "<FIXE>" ]

[ "def", ":", "Pat", "(", "fma", "(", "v2f32", "DPR", ":", "$", "src1", ")", ",", "(", "v2f32", "DPR", ":", "$", "Vn", ")", ",", "(", "v2f32", "DPR", ":", "$", "Vm", ")", ")", ",", "(", "VFMAfd", "DPR", ":", "$", "src1", ",", "DPR", ":", "$", "Vn", ",", "DPR", ":", "$", "Vm", ")", ">", ",", "<BUGS>", "Requires", "[", "HasNEON", ",", "HasVFP4", "]", ">", ";", "<BUGE>", "def", ":", "Pat", "(", "fma", "(", "v4f32", "QPR", ":", "$", "src1", ")", ",", "(", "v4f32", "QPR", ":", "$", "Vn", ")", ",", "(", "v4f32", "QPR", ":", "$", "Vm", ")", ")", ",", "(", "VFMAfq", "QPR", ":", "$", "src1", ",", "QPR", ":", "$", "Vn", ",", "QPR", ":", "$", "Vm", ")", ">", ",", "<BUGS>", "Requires", "[", "HasNEON", ",", "HasVFP4", "]", ">", ";", "<BUGE>" ]

GCC

aarch64

MD

stmt_completion

CPU

613,823

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

613,824

[ "}" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rz", ";", "bits", "<", "<NUM_LIT>", ">", "Mu", ";", "let", "IClass", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "majOp", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rz", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Mu", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "dst", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

613,825

[ "Ra", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "bits", "<", "<NUM_LIT>", ">", "Ra", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isNegated", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isSub", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]

LLVM

Xtensa

CPP

stmt_completion

MPU

613,826

[ "<STR_LIT>", "::", "<STR_LIT>", ";" ]

[ "bool", "XtensaSubtarget", "::", "isWindowABI", "(", ")", "const", "{", "return", "TM", ".", "getABIInfo", "(", ")", ".", "getABIType", "(", ")", "==" ]

LLVM

Hexagon

TD

next_suggestion

DSP

613,827

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

613,828

[ "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rs16", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs16", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rx16", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rx16", "{" ]

LLVM

X86

CPP

next_suggestion

CPU

613,829

[ "else", "if", "(", "LT", ".", "second", ".", "getVectorNumElements", "(", ")", ">", "NumElem", ")", "{" ]

[ "if", "(", "(", "IsLoad", "&&", "!", "isLegalMaskedLoad", "(", "SrcVTy", ",", "Alignment", ")", ")", "||", "(", "IsStore", "&&", "!", "isLegalMaskedStore", "(", "SrcVTy", ",", "Alignment", ")", ")", "||", "!", "isPowerOf2_32", "(", "NumElem", ")", ")", "{", "APInt", "DemandedElts", "=", "APInt", "::", "getAllOnesValue", "(", "NumElem", ")", ";", "int", "MaskSplitCost", "=", "getScalarizationOverhead", "(", "MaskTy", ",", "DemandedElts", ",", "false", ",", "true", ")", ";", "int", "ScalarCompareCost", "=", "getCmpSelInstrCost", "(", "Instruction", "::", "ICmp", ",", "Type", "::", "getInt8Ty", "(", "SrcVTy", "->", "getContext", "(", ")", ")", ",", "nullptr", ",", "CostKind", ")", ";", "int", "BranchCost", "=", "getCFInstrCost", "(", "Instruction", "::", "Br", ",", "CostKind", ")", ";", "int", "MaskCmpCost", "=", "NumElem", "*", "(", "BranchCost", "+", "ScalarCompareCost", ")", ";", "int", "ValueSplitCost", "=", "getScalarizationOverhead", "(", "SrcVTy", ",", "DemandedElts", ",", "IsLoad", ",", "IsStore", ")", ";", "int", "MemopCost", "=", "NumElem", "*", "BaseT", "::", "getMemoryOpCost", "(", "Opcode", ",", "SrcVTy", "->", "getScalarType", "(", ")", ",", "Alignment", ",", "AddressSpace", ",", "CostKind", ")", ";", "return", "MemopCost", "+", "ValueSplitCost", "+", "MaskSplitCost", "+", "MaskCmpCost", ";", "}", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "SrcVTy", ")", ";", "auto", "VT", "=", "TLI", "->", "getValueType", "(", "DL", ",", "SrcVTy", ")", ";", "int", "Cost", "=", "<NUM_LIT>", ";", "if", "(", "VT", ".", "isSimple", "(", ")", "&&", "LT", ".", "second", "!=", "VT", ".", "getSimpleVT", "(", ")", "&&", "LT", ".", "second", ".", "getVectorNumElements", "(", ")", "==", "NumElem", ")", "Cost", "+=", "getShuffleCost", "(", "TTI", "::", "SK_PermuteTwoSrc", ",", "SrcVTy", ",", "<NUM_LIT>", ",", "nullptr", ")", "+", "getShuffleCost", "(", "TTI", "::", "SK_PermuteTwoSrc", ",", "MaskTy", ",", "<NUM_LIT>", ",", "nullptr", ")", ";" ]

LLVM

SPIRV

CPP

stmt_completion

Virtual ISA

613,830

[ ";", "}" ]

[ "uint32_t", "getSPIRVVersion", "(", ")", "const", "{", "return", "SPIRVVersion" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

613,831

[ "return", "false", ";" ]

[ "}", "static", "const", "MCPhysReg", "RegList1", "[", "]", "=", "{", "Hexagon", "::", "D1", ",", "Hexagon", "::", "D2", "}", ";", "static", "const", "MCPhysReg", "RegList2", "[", "]", "=", "{", "Hexagon", "::", "R1", ",", "Hexagon", "::", "R3", "}", ";", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "RegList1", ",", "RegList2", ")", ")", "{", "State", ".", "addLoc", "(", "CCValAssign", "::", "getReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";" ]

GCC

rs6000

CPP

stmt_completion

CPU

613,832

[ "A", ",", "c", ",", "mask", ")", ")", ";" ]

[ "b", "=", "vec_splat", "(", "(", "_", "_", "v4sf", ")", "_", "_", "B", ",", "<NUM_LIT>", ")", ";", "c", "=", "(", "_", "_", "v4sf", ")", "vec_cmple", "(", "a", ",", "b", ")", ";", "return", "(", "(", "_", "_", "m128", ")", "vec_sel", "(", "(", "_", "_", "v4sf", ")", "_", "_" ]

LLVM

Hexagon

TD

next_suggestion

DSP

613,833

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

613,834

[ ";" ]

[ "bool", "hasClobberLR", "(", ")", "const", "{", "return", "HasClobberLR" ]

LLVM

AArch64

CPP

code_generation

CPU

613,835

[ "const", "uint32_t", "*", "AArch64RegisterInfo", "::", "getThisReturnPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "assert", "(", "CC", "!=", "CallingConv", "::", "GHC", "&&", "<STR_LIT>", "should not be GHC calling convention.", "<STR_LIT>", ")", ";", "if", "(", "MF", ".", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ".", "isTargetDarwin", "(", ")", ")", "return", "CSR_Darwin_AArch64_AAPCS_ThisReturn_RegMask", ";", "return", "CSR_AArch64_AAPCS_ThisReturn_RegMask", ";", "}" ]

[ "getThisReturnPreservedMask", "-", "Returns", "a", "call", "preserved", "mask", "specific", "to", "the", "case", "that", "'returned", "'", "is", "on", "an", "i32", "first", "argument", "if", "the", "calling", "convention", "is", "one", "that", "can", "(", "partially", ")", "model", "this", "attribute", "with", "a", "preserved", "mask", "(", "i.e", "." ]

LLVM

ARM

CPP

next_suggestion

CPU

613,836

[ "TSTInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Mask", ")", ")", ";" ]

[ "MCInst", "TSTInst", ";", "TSTInst", ".", "setOpcode", "(", "ARM", "::", "TSTri", ")", ";", "TSTInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Reg", ")", ")", ";" ]

LLVM

OR1K

CPP

stmt_completion

CPU

613,837

[ ")", "{" ]

[ "triplicateInstructionsSWIFT", "(", "MF", ")", ";", "insertVotingOperations", "(", "MF", ")", ";", "copyLoadValuesSWIFTR", "(", "MF", ")", ";", "checkFunctionCalls", "(", "MF", ")", ";", "}", "else", "if", "(", "EnableNEMESISNAIVE", ")", "{", "FUNCSIZE", "=", "MF", ".", "size", "(", ")", ";", "MachineBasicBlock", "*", "UnrecoverableERROR", "=", "makeErrorBB", "(", "MF", ")", ";", "MachineBasicBlock", "*", "UnrecoverableERRORInter", "=", "makeErrorBB", "(", "MF", ")", ";", "MachineBasicBlock", "*", "RecoverableErrorBB", "=", "makeErrorBB", "(", "MF", ")", ";", "triplicateInstructions", "(", "MF", ")", ";", "changeLabelsStore", "(", "MF", ")", ";", "changeLabelsCMP", "(", "MF", ")", ";", "changeCF", "(", "MF", ")", ";", "storeCheckNAIVE", "(", "MF", ",", "UnrecoverableERROR", ",", "UnrecoverableERRORInter", ",", "RecoverableErrorBB", ")", ";", "changeLabelsCALL", "(", "MF", ")", ";", "checkFunctionCalls", "(", "MF", ")", ";", "storeBACKUP", "(", "MF", ")", ";", "}", "else", "if", "(", "EnableNEMESIS", ")", "{", "fixCompares", "(", "MF", ")", ";", "FUNCSIZE", "=", "countNumberofStores", "(", "MF", ")", ";", "MachineBasicBlock", "*", "UnrecoverableERROR", "=", "makeErrorBB", "(", "MF", ")", ";", "MachineBasicBlock", "*", "UnrecoverableERRORInter", "=", "makeErrorBB", "(", "MF", ")", ";", "MachineBasicBlock", "*", "RecoverableErrorBB", "=", "makeErrorBB", "(", "MF", ")", ";", "triplicateInstructions", "(", "MF", ")", ";", "changeLabelsStore", "(", "MF", ")", ";", "changeLabelsCMP", "(", "MF", ")", ";", "changeCF", "(", "MF", ")", ";", "storeCheckNAIVE", "(", "MF", ",", "UnrecoverableERROR", ",", "UnrecoverableERRORInter", ",", "RecoverableErrorBB", ")", ";", "changeLabelsCALL", "(", "MF", ")", ";", "checkFunctionCalls", "(", "MF", ")", ";", "changeLabelsStore", "(", "MF", ")", ";", "changeLabelsAfterStore", "(", "MF", ")", ";", "storeSilenceCheck", "(", "MF", ")", ";", "}", "if", "(", "DEBUG_LBB" ]

LLVM

Cpu0

CPP

stmt_completion

CPU

613,838

[ "Fast", ";" ]

[ "return", "CallConv", "!=", "CallingConv", "::" ]

GCC

sparc

CPP

next_suggestion

CPU

613,839

[ "emit_insn", "(", "gen_lshrdi3", "(", "i0", ",", "in", ",", "const1_rtx", ")", ")", ";" ]

[ "emit_cmp_and_jump_insns", "(", "in", ",", "const0_rtx", ",", "LT", ",", "const0_rtx", ",", "DImode", ",", "<NUM_LIT>", ",", "neglab", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "out", ",", "gen_rtx_FLOAT", "(", "mode", ",", "in", ")", ")", ")", ";", "emit_jump_insn", "(", "gen_jump", "(", "donelab", ")", ")", ";", "emit_barrier", "(", ")", ";", "emit_label", "(", "neglab", ")", ";" ]

GCC

m68k

MD

stmt_completion

MPU

613,840

[ "<STR_LIT>", ")", ")" ]

[ "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>" ]

GCC

i386

CPP

stmt_completion

CPU

613,841

[ "MAYBE_MMX_CLASS_P", "(", "regclass", ")", ")", "{" ]

[ "static", "bool", "ix86_can_change_mode_class", "(", "machine_mode", "from", ",", "machine_mode", "to", ",", "reg_class_t", "regclass", ")", "{", "if", "(", "from", "==", "to", ")", "return", "true", ";", "if", "(", "MAYBE_FLOAT_CLASS_P", "(", "regclass", ")", ")", "return", "false", ";", "if", "(", "MAYBE_SSE_CLASS_P", "(", "regclass", ")", "||" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

613,842

[ "OffsetVal", ";" ]

[ "bool", "HexagonInstrInfo", "::", "getMemOpBaseRegImmOfs", "(", "MachineInstr", "&", "LdSt", ",", "unsigned", "&", "BaseReg", ",", "int64_t", "&", "Offset", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "unsigned", "AccessSize", "=", "<NUM_LIT>", ";", "int", "OffsetVal", "=", "<NUM_LIT>", ";", "BaseReg", "=", "getBaseAndOffset", "(", "LdSt", ",", "OffsetVal", ",", "AccessSize", ")", ";", "Offset", "=" ]

GCC

xtensa

MD

stmt_completion

MPU

613,843

[ ")", "]", ")" ]

[ "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>" ]

LLVM

AAP

CPP

stmt_completion

MPU

613,844

[ ";" ]

[ "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "Reserved", ".", "set", "(", "getLinkRegister", "(", ")", ")", ";", "Reserved", ".", "set", "(", "getStackPtrRegister", "(", ")", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "{", "Reserved", ".", "set", "(", "getFramePtrRegister", "(", ")", ")", ";", "}", "return", "Reserved" ]

LLVM

AArch64

TD

stmt_completion

CPU

613,845

[ "=", "Rd", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "U", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "size", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opcode", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]

GCC

nios2

MD

stmt_completion

MPU

613,846

[ ")", "]", ")", "]" ]

[ "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

s390

MD

stmt_completion

MPU

613,847

[ "<STR_LIT>", ")" ]

[ "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", "]", "UNSPEC_EXECUTE_JUMP", ")", "(", "set", "(", "pc", ")", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{", "s390_indirect_branch_via_inline_thunk", "(", "operands", "[", "<NUM_LIT>", "]", ")", "return", "<STR_LIT>", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>" ]

LLVM

X86

CPP

program_repair

CPU

613,848

[ "<FIXS>", "unsigned", "NumElts", "=", "Width", "/", "<NUM_LIT>", ";", "<FIXE>" ]

[ "if", "(", "!", "extractConstantMask", "(", "C", ",", "<NUM_LIT>", ",", "UndefElts", ",", "RawMask", ")", ")", "return", ";", "<BUGS>", "unsigned", "NumElts", "=", "RawMask", ".", "size", "(", ")", ";", "<BUGE>", "assert", "(", "NumElts", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected number of vector elements.", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "{" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

613,849

[ "Value", "*", "Elt", "=", "SI", "->", "getValueOperand", "(", ")", ";" ]

[ "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " Converting alloca to vector ", "<STR_LIT>", "<<", "*", "AllocaTy", "<<", "<STR_LIT>", " -> ", "<STR_LIT>", "<<", "*", "VectorTy", "<<", "'", "\\n", "'", ")", ";", "for", "(", "Value", "*", "V", ":", "WorkList", ")", "{", "Instruction", "*", "Inst", "=", "cast", "<", "Instruction", ">", "(", "V", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "Inst", ")", ";", "switch", "(", "Inst", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Load", ":", "{", "if", "(", "Inst", "->", "getType", "(", ")", "==", "AllocaTy", "||", "Inst", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", ")", "break", ";", "Value", "*", "Ptr", "=", "cast", "<", "LoadInst", ">", "(", "Inst", ")", "->", "getPointerOperand", "(", ")", ";", "Value", "*", "Index", "=", "calculateVectorIndex", "(", "Ptr", ",", "GEPVectorIdx", ")", ";", "if", "(", "!", "Index", ")", "break", ";", "Type", "*", "VecPtrTy", "=", "VectorTy", "->", "getPointerTo", "(", "AMDGPUAS", "::", "PRIVATE_ADDRESS", ")", ";", "Value", "*", "BitCast", "=", "Builder", ".", "CreateBitCast", "(", "Alloca", ",", "VecPtrTy", ")", ";", "Value", "*", "VecValue", "=", "Builder", ".", "CreateLoad", "(", "VectorTy", ",", "BitCast", ")", ";", "Value", "*", "ExtractElement", "=", "Builder", ".", "CreateExtractElement", "(", "VecValue", ",", "Index", ")", ";", "if", "(", "Inst", "->", "getType", "(", ")", "!=", "VecEltTy", ")", "ExtractElement", "=", "Builder", ".", "CreateBitCast", "(", "ExtractElement", ",", "Inst", "->", "getType", "(", ")", ")", ";", "Inst", "->", "replaceAllUsesWith", "(", "ExtractElement", ")", ";", "Inst", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "Instruction", "::", "Store", ":", "{", "StoreInst", "*", "SI", "=", "cast", "<", "StoreInst", ">", "(", "Inst", ")", ";", "if", "(", "SI", "->", "getValueOperand", "(", ")", "->", "getType", "(", ")", "==", "AllocaTy", "||", "SI", "->", "getValueOperand", "(", ")", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", ")", "break", ";", "Value", "*", "Ptr", "=", "SI", "->", "getPointerOperand", "(", ")", ";", "Value", "*", "Index", "=", "calculateVectorIndex", "(", "Ptr", ",", "GEPVectorIdx", ")", ";", "if", "(", "!", "Index", ")", "break", ";", "Type", "*", "VecPtrTy", "=", "VectorTy", "->", "getPointerTo", "(", "AMDGPUAS", "::", "PRIVATE_ADDRESS", ")", ";", "Value", "*", "BitCast", "=", "Builder", ".", "CreateBitCast", "(", "Alloca", ",", "VecPtrTy", ")", ";", "Value", "*", "VecValue", "=", "Builder", ".", "CreateLoad", "(", "VectorTy", ",", "BitCast", ")", ";" ]

LLVM

ARM64

TD

next_suggestion

CPU

613,850

[ "}" ]

[ "class", "BaseLoadStoreUnprivileged", "<", "bits", "<", "<NUM_LIT>", ">", "sz", ",", "bit", "V", ",", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "dag", "oops", ",", "dag", "iops", ",", "string", "asm", ">", ":", "I", "<", "oops", ",", "iops", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "dst", ";", "bits", "<", "<NUM_LIT>", ">", "base", ";", "bits", "<", "<NUM_LIT>", ">", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "base", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "dst", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

GCC

v850

MD

stmt_completion

MPU

613,851

[ "]", ")" ]

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

613,852

[ "}" ]

[ "getBlockTraversalOrder", "(", "&", "Fn", "->", "front", "(", ")", ",", "BO", ")", ";", "ValueToNodeMap", "NM", ";", "for", "(", "Value", "*", "I", ":", "BO", ")", "{", "BasicBlock", "*", "B", "=", "cast", "<", "BasicBlock", ">", "(", "I", ")", ";", "for", "(", "Instruction", "&", "J", ":", "*", "B", ")", "if", "(", "auto", "*", "GepI", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "&", "J", ")", ")", "if", "(", "isHandledGepForm", "(", "GepI", ")", ")", "processGepInst", "(", "GepI", ",", "NM", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Gep nodes after initial collection:\\n", "<STR_LIT>", "<<", "Nodes", ")", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

613,853

[ ";" ]

[ "def", "A2_tfrtnew", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_05c070ec", ",", "TypeALU32_2op", ">", ",", "PredNewRel", ",", "ImmRegRel", "{", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPseudo", "=", "<NUM_LIT>" ]

LLVM

DirectX

CPP

stmt_completion

Virtual ISA

613,854

[ ")", ";" ]

[ "static", "StructType", "*", "getResRetType", "(", "Type", "*", "OverloadTy", ",", "LLVMContext", "&", "Ctx", ")", "{", "OverloadKind", "Kind", "=", "getOverloadKind", "(", "OverloadTy" ]

LLVM

Mips

CPP

stmt_completion

CPU

613,855

[ "getFeatures", "(", ")", ")", ")", ";" ]

[ "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "reportParseError", "(", "<STR_LIT>", "unexpected token, expected end of statement", "<STR_LIT>", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "AssemblerOptions", ".", "front", "(", ")", "->" ]

GCC

bfin

CPP

code_generation

DSP

613,856

[ "static", "void", "add_to_reg", "(", "rtx", "reg", ",", "HOST_WIDE_INT", "value", ",", "int", "frame", ",", "int", "epilogue_p", ")", "{", "if", "(", "value", "==", "<NUM_LIT>", ")", "return", ";", "if", "(", "value", ">", "<NUM_LIT>", "||", "value", "<", "-", "<NUM_LIT>", ")", "{", "rtx", "tmpreg", ";", "rtx", "tmpreg2", ";", "rtx_insn", "*", "insn", ";", "tmpreg2", "=", "NULL_RTX", ";", "if", "(", "epilogue_p", ">=", "<NUM_LIT>", ")", "tmpreg", "=", "gen_rtx_REG", "(", "SImode", ",", "REG_P1", ")", ";", "else", "{", "int", "i", ";", "for", "(", "i", "=", "REG_P0", ";", "i", "<=", "REG_P5", ";", "i", "++", ")", "if", "(", "(", "df_regs_ever_live_p", "(", "i", ")", "&&", "!", "call_used_regs", "[", "i", "]", ")", "||", "(", "!", "TARGET_FDPIC", "&&", "i", "==", "PIC_OFFSET_TABLE_REGNUM", "&&", "(", "crtl", "->", "uses_pic_offset_table", "||", "(", "TARGET_ID_SHARED_LIBRARY", "&&", "!", "crtl", "->", "is_leaf", ")", ")", ")", ")", "break", ";", "if", "(", "i", "<=", "REG_P5", ")", "tmpreg", "=", "gen_rtx_REG", "(", "SImode", ",", "i", ")", ";", "else", "{", "tmpreg", "=", "gen_rtx_REG", "(", "SImode", ",", "REG_P1", ")", ";", "tmpreg2", "=", "gen_rtx_REG", "(", "SImode", ",", "REG_I0", ")", ";", "emit_move_insn", "(", "tmpreg2", ",", "tmpreg", ")", ";", "}", "}", "if", "(", "frame", ")", "frame_related_constant_load", "(", "tmpreg", ",", "value", ",", "TRUE", ")", ";", "else", "insn", "=", "emit_move_insn", "(", "tmpreg", ",", "GEN_INT", "(", "value", ")", ")", ";", "insn", "=", "emit_insn", "(", "gen_addsi3", "(", "reg", ",", "reg", ",", "tmpreg", ")", ")", ";", "if", "(", "frame", ")", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "if", "(", "tmpreg2", "!=", "NULL_RTX", ")", "emit_move_insn", "(", "tmpreg", ",", "tmpreg2", ")", ";", "}", "else", "do", "{", "int", "size", "=", "value", ";", "rtx_insn", "*", "insn", ";", "if", "(", "size", ">", "<NUM_LIT>", ")", "size", "=", "<NUM_LIT>", ";", "else", "if", "(", "size", "<", "-", "<NUM_LIT>", ")", "size", "=", "-", "<NUM_LIT>", ";", "insn", "=", "emit_insn", "(", "gen_addsi3", "(", "reg", ",", "reg", ",", "GEN_INT", "(", "size", ")", ")", ")", ";", "if", "(", "frame", ")", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "value", "-=", "size", ";", "}", "while", "(", "value", "!=", "<NUM_LIT>", ")", ";", "}" ]

[ "Generate", "efficient", "code", "to", "add", "a", "value", "to", "a", "P", "register", ".", "Set", "RTX_FRAME_RELATED_P", "on", "the", "generated", "insns", "if", "FRAME", "is", "nonzero", ".", "EPILOGUE_P", "is", "zero", "if", "this", "function", "is", "called", "for", "prologue", ",", "otherwise", "it", "'s", "nonzero", ".", "And", "it", "'s", "less", "than", "zero", "if", "this", "is", "for", "sibcall", "epilogue", "." ]

LLVM

X86

CPP

next_suggestion

CPU

613,857

[ "}" ]

[ "int", "AddrOffset", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "Descl", ".", "TSFlags", ")", ";", "assert", "(", "AddrOffset", "!=", "-", "<NUM_LIT>", "&&", "<STR_LIT>", "Expected Memory Operand", "<STR_LIT>", ")", ";", "AddrOffset", "+=", "<STR_LIT>", "::", "<STR_LIT>", "(", "Descl", ")", ";", "return", "AddrOffset", ";" ]

LLVM

AMDGPU

CPP

code_generation

GPU

613,858

[ "InstructionUniformity", "SIInstrInfo", "::", "getInstructionUniformity", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "isNeverUniform", "(", "MI", ")", ")", "return", "InstructionUniformity", "::", "NeverUniform", ";", "unsigned", "opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "opcode", "==", "AMDGPU", "::", "V_READLANE_B32", "||", "opcode", "==", "AMDGPU", "::", "V_READFIRSTLANE_B32", "||", "opcode", "==", "AMDGPU", "::", "SI_RESTORE_S32_FROM_VGPR", ")", "return", "InstructionUniformity", "::", "AlwaysUniform", ";", "if", "(", "isCopyInstr", "(", "MI", ")", ")", "{", "const", "MachineOperand", "&", "srcOp", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "srcOp", ".", "isReg", "(", ")", "&&", "srcOp", ".", "getReg", "(", ")", ".", "isPhysical", "(", ")", ")", "{", "const", "TargetRegisterClass", "*", "regClass", "=", "RI", ".", "getPhysRegBaseClass", "(", "srcOp", ".", "getReg", "(", ")", ")", ";", "return", "RI", ".", "isSGPRClass", "(", "regClass", ")", "?", "InstructionUniformity", "::", "AlwaysUniform", ":", "InstructionUniformity", "::", "NeverUniform", ";", "}", "return", "InstructionUniformity", "::", "Default", ";", "}", "if", "(", "MI", ".", "isPreISelOpcode", "(", ")", ")", "return", "SIInstrInfo", "::", "getGenericInstructionUniformity", "(", "MI", ")", ";", "if", "(", "isAtomic", "(", "MI", ")", ")", "return", "InstructionUniformity", "::", "NeverUniform", ";", "if", "(", "isFLAT", "(", "MI", ")", "&&", "MI", ".", "mayLoad", "(", ")", ")", "{", "if", "(", "MI", ".", "memoperands_empty", "(", ")", ")", "return", "InstructionUniformity", "::", "NeverUniform", ";", "if", "(", "llvm", "::", "any_of", "(", "MI", ".", "memoperands", "(", ")", ",", "[", "]", "(", "const", "MachineMemOperand", "*", "mmo", ")", "{", "return", "mmo", "->", "getAddrSpace", "(", ")", "==", "AMDGPUAS", "::", "PRIVATE_ADDRESS", "||", "mmo", "->", "getAddrSpace", "(", ")", "==", "AMDGPUAS", "::", "FLAT_ADDRESS", ";", "}", ")", ")", "{", "return", "InstructionUniformity", "::", "NeverUniform", ";", "}", "return", "InstructionUniformity", "::", "Default", ";", "}", "const", "MachineRegisterInfo", "&", "MRI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "AMDGPURegisterBankInfo", "*", "RBI", "=", "ST", ".", "getRegBankInfo", "(", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "MI", ".", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "MachineOperand", "&", "SrcOp", "=", "MI", ".", "getOperand", "(", "I", ")", ";", "if", "(", "!", "SrcOp", ".", "isReg", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "SrcOp", ".", "getReg", "(", ")", ";", "if", "(", "!", "Reg", "||", "!", "SrcOp", ".", "readsReg", "(", ")", ")", "continue", ";", "const", "RegisterBank", "*", "RegBank", "=", "RBI", "->", "getRegBank", "(", "Reg", ",", "MRI", ",", "RI", ")", ";", "if", "(", "RegBank", "&&", "RegBank", "->", "getID", "(", ")", "!=", "AMDGPU", "::", "SGPRRegBankID", ")", "return", "InstructionUniformity", "::", "NeverUniform", ";", "}", "return", "InstructionUniformity", "::", "Default", ";", "}" ]

[ "Return", "the", "uniformity", "behavior", "of", "the", "given", "instruction", "." ]

GCC

msp430

CPP

program_repair

MPU

613,859

[ "<FIXS>", "gcc_unreachable", "(", ")", ";", "<FIXE>", "<FIXS>", "}", "elseerror", "(", "<STR_LIT>", "unexpected first argument to msp430_select_hwmult_lib: %s", "<STR_LIT>", ",", "argv", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "error", "(", "<STR_LIT>", "msp430_select_hwmult_lib needs one or more arguments", "<STR_LIT>", ")", ";", "break", ";", "}", "<FIXE>", "<FIXS>", "<FIXE>" ]

[ "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "-lmul_32", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "-lmul_f5", "<STR_LIT>", ";", "default", ":", "<BUGS>", "gcc_unreachable", "(", ")", ";", "<BUGE>", "break", ";", "}", "}", "<BUGS>", "}", "elseerror", "(", "<STR_LIT>", "unexpected first argument to msp430_select_hwmult_lib: %s", "<STR_LIT>", ",", "argv", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "<BUGE>", "<BUGS>", "case", "<NUM_LIT>", ":", "error", "(", "<STR_LIT>", "msp430_select_hwmult_lib needs one or more arguments", "<STR_LIT>", ")", ";", "break", ";", "}", "<BUGE>", "return", "<STR_LIT>", "-lmul_none", "<STR_LIT>", ";", "}" ]

LLVM

ARM

CPP

next_suggestion

CPU

613,860

[ "return", "It", ";" ]

[ "It", "=", "CoalescedWeights", ".", "insert", "(", "std", "::", "make_pair", "(", "MBB", ",", "<NUM_LIT>", ")", ")", ".", "first", ";", "}" ]

LLVM

ARM64

CPP

next_suggestion

CPU

613,861

[ "}" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "MachineInstrBuilder", "MIB1", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "transferImpOps", "(", "MI", ",", "MIB1", ",", "MIB1", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "MachineOperand", "Src", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Src", ".", "setImplicit", "(", ")", ";", "unsigned", "SrcH", "=", "TII", "->", "getRegisterInfo", "(", ")", ".", "getSubReg", "(", "Src", ".", "getReg", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addReg", "(", "SrcH", ",", "RegState", "::", "Undef", ")", ".", "addOperand", "(", "Src", ")", ";", "transferImpOps", "(", "MI", ",", "MIB", ",", "MIB", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "MachineOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Flags", "=", "MO1", ".", "getTargetFlags", "(", ")", ";", "MachineInstrBuilder", "MIB1", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "DstReg", ")", ";", "MachineInstrBuilder", "MIB2", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addReg", "(", "DstReg", ")", ";", "if", "(", "MO1", ".", "isGlobal", "(", ")", ")", "{", "MIB1", ".", "addGlobalAddress", "(", "MO1", ".", "getGlobal", "(", ")", ",", "<NUM_LIT>", ",", "Flags", "|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MIB2", ".", "addGlobalAddress", "(", "MO1", ".", "getGlobal", "(", ")", ",", "<NUM_LIT>", ",", "Flags", "|", "<STR_LIT>", "::", "<STR_LIT>", "|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "MO1", ".", "isSymbol", "(", ")", ")", "{", "MIB1", ".", "addExternalSymbol", "(", "MO1", ".", "getSymbolName", "(", ")", ",", "Flags", "|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MIB2", ".", "addExternalSymbol", "(", "MO1", ".", "getSymbolName", "(", ")", ",", "Flags", "|", "<STR_LIT>", "::", "<STR_LIT>", "|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "{", "assert", "(", "MO1", ".", "isCPI", "(", ")", "&&", "<STR_LIT>", "Only expect globals, externalsymbols, or constant pools", "<STR_LIT>", ")", ";", "MIB1", ".", "addConstantPoolIndex", "(", "MO1", ".", "getIndex", "(", ")", ",", "MO1", ".", "getOffset", "(", ")", ",", "Flags", "|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MIB2", ".", "addConstantPoolIndex", "(", "MO1", ".", "getIndex", "(", ")", ",", "MO1", ".", "getOffset", "(", ")", ",", "Flags", "|", "<STR_LIT>", "::", "<STR_LIT>", "|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "transferImpOps", "(", "MI", ",", "MIB1", ",", "MIB2", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineInstrBuilder", "MIB1", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MachineInstrBuilder", "MIB2", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addReg", "(", "DstReg", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "transferImpOps", "(", "MI", ",", "MIB1", ",", "MIB2", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "expandMOVImm", "(", "MBB", ",", "MBBI", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "expandMOVImm", "(", "MBB", ",", "MBBI", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";" ]

LLVM

AArch64

CPP

stmt_completion

CPU

613,862

[ ";" ]

[ "assert", "(", "m_pDynamic", "!=", "NULL", ")", ";", "return", "*", "m_pDynamic" ]

LLVM

AArch64

CPP

next_suggestion

CPU

613,863

[ "default", ":" ]

[ "LoadMI", "=", "&", "*", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "{", "&", "<STR_LIT>", "::", "<STR_LIT>", "}", ",", "{", "Adrp", "}", ")", ".", "addConstantPoolIndex", "(", "CPIdx", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", "|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "LoadMI", "=", "&", "*", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "{", "&", "<STR_LIT>", "::", "<STR_LIT>", "}", ",", "{", "Adrp", "}", ")", ".", "addConstantPoolIndex", "(", "CPIdx", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", "|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "LoadMI", "=", "&", "*", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "{", "&", "<STR_LIT>", "::", "<STR_LIT>", "}", ",", "{", "Adrp", "}", ")", ".", "addConstantPoolIndex", "(", "CPIdx", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", "|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "LoadMI", "=", "&", "*", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "{", "&", "<STR_LIT>", "::", "<STR_LIT>", "}", ",", "{", "Adrp", "}", ")", ".", "addConstantPoolIndex", "(", "CPIdx", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", "|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "break", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

613,864

[ ";" ]

[ "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "!", "getARMSubtarget", "(", ")", ".", "isThumb1Only", "(", ")", ")", "PM", "->", "add", "(", "createARMLoadStoreOptimizationPass", "(", "true", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "getARMSubtarget", "(", ")", ".", "isCortexA9", "(", ")", ")", "PM", "->", "add", "(", "createMLxExpansionPass", "(", ")", ")", ";", "return", "true" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

613,865

[ "true", ",", "false", ",", "IncludeLoopPHIs", ")", ";" ]

[ "replaceRegister", "(", "Register", ",", "NewRegister", ",", "MRI", "," ]

LLVM

X86

CPP

next_suggestion

CPU

613,866

[ "if", "(", "is16BitMode", "(", "STI", ")", "&&", "BaseReg", ".", "getReg", "(", ")", "==", "<NUM_LIT>", "&&", "Disp", ".", "isImm", "(", ")", "&&", "Disp", ".", "getImm", "(", ")", "<", "<NUM_LIT>", ")", "return", "true", ";" ]

[ "bool", "Is16BitMemOperand", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "BaseReg", "=", "MI", ".", "getOperand", "(", "Op", "+", "X86", "::", "AddrBaseReg", ")", ";", "const", "MCOperand", "&", "IndexReg", "=", "MI", ".", "getOperand", "(", "Op", "+", "X86", "::", "AddrIndexReg", ")", ";", "const", "MCOperand", "&", "Disp", "=", "MI", ".", "getOperand", "(", "Op", "+", "X86", "::", "AddrDisp", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

613,867

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "USR", "]", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

613,868

[ "let", "cofMax1", "=", "<NUM_LIT>", ";" ]

[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";" ]

LLVM

MBlaze

CPP

code_generation

MPU

613,869

[ "void", "ELFMBlazeAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ")", "const", "{", "unsigned", "Size", "=", "getFixupKindSize", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "assert", "(", "Fixup", ".", "getOffset", "(", ")", "+", "Size", "<=", "DataSize", "&&", "<STR_LIT>", "Invalid fixup offset!", "<STR_LIT>", ")", ";", "char", "*", "data", "=", "Data", "+", "Fixup", ".", "getOffset", "(", ")", ";", "switch", "(", "Size", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Cannot fixup unknown value.", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "llvm_unreachable", "(", "<STR_LIT>", "Cannot fixup 1 byte value.", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "llvm_unreachable", "(", "<STR_LIT>", "Cannot fixup 8 byte value.", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "*", "(", "data", "+", "<NUM_LIT>", ")", "=", "uint8_t", "(", "Value", ")", ";", "*", "(", "data", "+", "<NUM_LIT>", ")", "=", "uint8_t", "(", "Value", ">>", "<NUM_LIT>", ")", ";", "*", "(", "data", "+", "<NUM_LIT>", ")", "=", "uint8_t", "(", "Value", ">>", "<NUM_LIT>", ")", ";", "*", "(", "data", "+", "<NUM_LIT>", ")", "=", "uint8_t", "(", "Value", ">>", "<NUM_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "*", "(", "data", "+", "<NUM_LIT>", ")", "=", "uint8_t", "(", "Value", ">>", "<NUM_LIT>", ")", ";", "*", "(", "data", "+", "<NUM_LIT>", ")", "=", "uint8_t", "(", "Value", ">>", "<NUM_LIT>", ")", ";", "}", "}" ]

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

LLVM

BPF

CPP

program_repair

Virtual ISA

613,870

[ "<FIXS>", "<FIXE>", "<FIXS>", ":", "SelectionDAGISel", "(", "TM", ")", ",", "Subtarget", "(", "nullptr", ")", "{", "}", "<FIXE>" ]

[ "const", "BPFSubtarget", "*", "Subtarget", ";", "public", ":", "<BUGS>", "static", "char", "ID", ";", "<BUGE>", "BPFDAGToDAGISel", "(", ")", "=", "delete", ";", "explicit", "BPFDAGToDAGISel", "(", "BPFTargetMachine", "&", "TM", ")", "<BUGS>", ":", "SelectionDAGISel", "(", "ID", ",", "TM", ")", ",", "Subtarget", "(", "nullptr", ")", "{", "}", "<BUGE>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{" ]

GCC

i386

MD

program_repair

CPU

613,871

[ "<FIXS>", "(", "define_insn", "<STR_LIT>", "<FIXE>", "<FIXS>", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "<STR_LIT>", "<FIXE>", "<FIXS>", "(", "define_insn", "<STR_LIT>", "<FIXE>", "<FIXS>", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "match_operand", ":", "avx512fmaskmode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", ":", "avx512fmaskmode", ">", "(", "unspec", ":", "avx512fmaskmode", ">", "[", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_PCMP", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "match_operand", ":", "avx512fmaskmode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", ":", "avx512fmaskmode", ">", "(", "unspec", ":", "avx512fmaskmode", ">", "[", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_PCMP", ")", "(", "and", ":", "avx512fmaskmode", ">", "(", "match_operand", ":", "avx512fmaskmode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

X86

CPP

stmt_completion

CPU

613,872

[ ")", ";" ]

[ "void", "X86WinCOFFStreamer", "::", "FinishImpl", "(", ")", "{", "EmitFrames", "(", "nullptr", ")", ";", "EmitWindowsUnwindTables", "(", ")", ";", "MCWinCOFFStreamer", "::", "FinishImpl", "(" ]

LLVM

X86

CPP

stmt_completion

CPU

613,873

[ "PR", ")", ";" ]

[ "initializeX86PreAMXConfigPassPass", "(", "PR", ")", ";", "initializeGlobalISel", "(", "PR", ")", ";", "initializeWinEHStatePassPass", "(", "PR", ")", ";", "initializeFixupBWInstPassPass", "(", "PR", ")", ";", "initializeEvexToVexInstPassPass", "(", "PR", ")", ";", "initializeFixupLEAPassPass", "(", "PR", ")", ";", "initializeFPSPass", "(", "PR", ")", ";", "initializeX86FixupSetCCPassPass", "(", "PR", ")", ";", "initializeX86CallFrameOptimizationPass", "(", "PR", ")", ";", "initializeX86CmovConverterPassPass", "(", "PR", ")", ";", "initializeX86TileConfigPass", "(", "PR", ")", ";", "initializeX86FastTileConfigPass", "(", "PR", ")", ";", "initializeX86LowerTileCopyPass", "(", "PR", ")", ";", "initializeX86ExpandPseudoPass", "(", "PR", ")", ";", "initializeX86ExecutionDomainFixPass", "(", "PR", ")", ";", "initializeX86DomainReassignmentPass", "(", "PR", ")", ";", "initializeX86AvoidSFBPassPass", "(", "PR", ")", ";", "initializeX86AvoidTrailingCallPassPass", "(", "PR", ")", ";", "initializeX86SpeculativeLoadHardeningPassPass", "(", "PR", ")", ";", "initializeX86SpeculativeExecutionSideEffectSuppressionPass", "(", "PR", ")", ";", "initializeX86FlagsCopyLoweringPassPass", "(", "PR", ")", ";", "initializeX86LoadValueInjectionLoadHardeningPassPass", "(", "PR", ")", ";", "initializeX86LoadValueInjectionRetHardeningPassPass", "(", "PR", ")", ";", "initializeX86OptimizeLEAPassPass", "(", "PR", ")", ";", "initializeX86PartialReductionPass", "(" ]

GCC

avr

MD

stmt_completion

MPU

613,874

[ ")", "]", ")" ]

[ "(", "rotate", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")" ]

GCC

rs6000

MD

next_suggestion

CPU

613,875

[ "<STR_LIT>" ]

[ "(", "if_then_else", "(", "eq", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "pc", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "P", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "CC", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_scratch", ":", "P", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]

GCC

i386

CPP

stmt_completion

CPU

613,876

[ "_", "_", "mmask8", ")", "-", "<NUM_LIT>", ")", ";" ]

[ "return", "(", "_", "_", "mmask8", ")", "_", "_", "builtin_ia32_pcmpeqd128_mask", "(", "(", "_", "_", "v4si", ")", "_", "_", "A", ",", "(", "_", "_", "v4si", ")", "_", "_", "B", ",", "(" ]

GCC

v850

MD

next_suggestion

MPU

613,877

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "[", "(", "unspec_volatile", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

arm

MD

next_suggestion

CPU

613,878

[ "ops", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]" ]

[ "int", "regno", "=", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "ops", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "TImode", ",", "regno", ")" ]

LLVM

AArch64

CPP

next_suggestion

CPU

613,879

[ "}" ]

[ "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op0", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "EXTRACT_SUBVECTOR", "&&", "!", "(", "Op0", "->", "isMachineOpcode", "(", ")", "&&", "Op0", "->", "getMachineOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "idx", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op0", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Op0", "->", "getOpcode", "(", ")", "==", "ISD", "::", "EXTRACT_SUBVECTOR", ")", "{", "if", "(", "Op0", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getVectorNumElements", "(", ")", "!=", "idx", "&&", "idx", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "}", "else", "if", "(", "Op0", "->", "getMachineOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "if", "(", "idx", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "idx", "=", "<NUM_LIT>", ";", "}", "if", "(", "Op0", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "BITCAST", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Source", "=", "Op0", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "SVT", "=", "Source", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "SVT", ".", "getVectorNumElements", "(", ")", "!=", "VT", ".", "getVectorNumElements", "(", ")", "*", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "aarch64-lower: bitcast extract_subvector simplification\\n", "<STR_LIT>", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "unsigned", "NumElements", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "idx", ")", "{", "SDValue", "HalfIdx", "=", "DAG", ".", "getConstant", "(", "NumElements", ",", "dl", ",", "MVT", "::", "i64", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "dl", ",", "VT", ",", "Source", ",", "HalfIdx", ")", ";", "}", "else", "{", "SDValue", "SubReg", "=", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ";", "return", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "dl", ",", "VT", ",", "Source", ",", "SubReg", ")", ",", "<NUM_LIT>", ")", ";", "}" ]

LLVM

ARM

CPP

code_generation

CPU

613,880

[ "Register", "ARMBaseInstrInfo", "::", "isStoreToStackSlotPostFE", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "SmallVector", "<", "const", "MachineMemOperand", "*", ",", "<NUM_LIT>", ">", "Accesses", ";", "if", "(", "MI", ".", "mayStore", "(", ")", "&&", "hasStoreToStackSlot", "(", "MI", ",", "Accesses", ")", "&&", "Accesses", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "FrameIndex", "=", "cast", "<", "FixedStackPseudoSourceValue", ">", "(", "Accesses", ".", "front", "(", ")", "->", "getPseudoValue", "(", ")", ")", "->", "getFrameIndex", "(", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}" ]

[ "isStoreToStackSlotPostFE", "-", "Check", "for", "post-frame", "ptr", "elimination", "stack", "locations", "as", "well", "." ]

GCC

aarch64

MD

next_suggestion

CPU

613,881

[ "(", "match_test", "<STR_LIT>", ")", ")" ]

[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>" ]

LLVM

ARM

CPP

stmt_completion

CPU

613,882

[ "BCastInst", ",", "Align", "(", "Alignment", ")", ")", ";" ]

[ "auto", "*", "IntrAlign", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "II", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "IntrAlign", ")", "return", "nullptr", ";", "unsigned", "Alignment", "=", "IntrAlign", "->", "getLimitedValue", "(", ")", "<", "MemAlign", "?", "MemAlign", ":", "IntrAlign", "->", "getLimitedValue", "(", ")", ";", "if", "(", "!", "isPowerOf2_32", "(", "Alignment", ")", ")", "return", "nullptr", ";", "auto", "*", "BCastInst", "=", "Builder", ".", "CreateBitCast", "(", "II", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ",", "PointerType", "::", "get", "(", "II", ".", "getType", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "return", "Builder", ".", "CreateAlignedLoad", "(", "II", ".", "getType", "(", ")", "," ]

GCC

m68k

MD

next_suggestion

MPU

613,883

[ "(", "ior", ":", "HI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "strict_low_part", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

GCC

nds32

MD

next_suggestion

CPU

613,884

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec_volatile", ":", "SI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VOLATILE_TLBOP_PB", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

613,885

[ "let", "isPredicable", "=", "<NUM_LIT>", ";" ]

[ "def", "L2_loadrb_io", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "s32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_17e0d2cd", ",", "TypeLD", ">", ",", "Enc_211aaa", ",", "AddrModeRel", ",", "PostInc_BaseImm", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "ByteAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

LLVM

WebAssembly

CPP

program_repair

Virtual ISA

613,886

[ "<FIXS>", "void", "WebAssemblyCFGStackify", "::", "placeLoopMarker", "(", "MachineBasicBlock", "&", "MBB", ")", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "auto", "&", "MLI", "=", "getAnalysis", "MachineLoopInfo", ">", "(", ")", ";", "const", "auto", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "WebAssemblySubtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "<FIXE>" ]

[ "}", "<BUGS>", "static", "void", "PlaceLoopMarker", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineFunction", "&", "MF", ",", "SmallVectorImpl", "MachineBasicBlock", "*", ">", "&", "ScopeTops", ",", "DenseMap", "const", "MachineInstr", "*", ",", "MachineInstr", "*", ">", "&", "LoopTops", ",", "const", "WebAssemblyInstrInfo", "&", "TII", ",", "const", "MachineLoopInfo", "&", "MLI", ")", "{", "<BUGE>", "MachineLoop", "*", "Loop", "=", "MLI", ".", "getLoopFor", "(", "&", "MBB", ")", ";", "if", "(", "!", "Loop", "||", "Loop", "->", "getHeader", "(", ")", "!=", "&", "MBB", ")", "return", ";" ]

LLVM

MBlaze

CPP

stmt_completion

MPU

613,887

[ ")", ")", ";" ]

[ "break", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "O", "<<", "(", "int", ")", "MO", ".", "getImm", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_FPImmediate", ":", "{", "const", "ConstantFP", "*", "fp", "=", "MO", ".", "getFPImm", "(", ")", ";", "printHex32", "(", "fp", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ")", ";", "O", "<<", "<STR_LIT>", ";\\t# immediate = ", "<STR_LIT>", "<<", "*", "fp", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "O", "<<", "*", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", "OutContext", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "O", "<<", "*", "GetGlobalValueSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "O", "<<", "*", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(" ]

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

613,888

[ "}" ]

[ "if", "(", "LastSeenEHInst", "!=", "CATCH", ")", "{", "if", "(", "EHPadStack", ".", "empty", "(", ")", ")", "{", "printAnnotation", "(", "OS", ",", "<STR_LIT>", "try-catch mismatch!", "<STR_LIT>", ")", ";", "}", "else", "{", "printAnnotation", "(", "OS", ",", "<STR_LIT>", "catch", "<STR_LIT>", "+", "utostr", "(", "EHPadStack", ".", "pop_back_val", "(", ")", ")", "+", "'", ":", "'", ")", ";", "}", "}", "LastSeenEHInst", "=", "CATCH", ";", "break", ";", "}", "unsigned", "NumFixedOperands", "=", "Desc", ".", "NumOperands", ";", "SmallSet", "<", "uint64_t", ",", "<NUM_LIT>", ">", "Printed", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "if", "(", "i", "<", "NumFixedOperands", ")", "{", "if", "(", "Desc", ".", "OpInfo", "[", "i", "]", ".", "OperandType", "!=", "WebAssembly", "::", "OPERAND_BASIC_BLOCK", ")", "continue", ";", "}", "else", "{", "if", "(", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isImm", "(", ")", ")", "continue", ";", "}", "uint64_t", "Depth", "=", "MI", "->", "getOperand", "(", "i", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "Printed", ".", "insert", "(", "Depth", ")", ".", "second", ")", "continue", ";", "if", "(", "Opc", "==", "WebAssembly", "::", "RETHROW", "||", "Opc", "==", "WebAssembly", "::", "RETHROW_S", ")", "{", "if", "(", "Depth", ">", "EHPadStack", ".", "size", "(", ")", ")", "{", "printAnnotation", "(", "OS", ",", "<STR_LIT>", "Invalid depth argument!", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "Depth", "==", "EHPadStack", ".", "size", "(", ")", ")", "{", "printAnnotation", "(", "OS", ",", "utostr", "(", "Depth", ")", "+", "<STR_LIT>", ": ", "<STR_LIT>", "+", "<STR_LIT>", "to caller", "<STR_LIT>", ")", ";", "}", "else", "{", "uint64_t", "CatchNo", "=", "EHPadStack", ".", "rbegin", "(", ")", "[", "Depth", "]", ";", "printAnnotation", "(", "OS", ",", "utostr", "(", "Depth", ")", "+", "<STR_LIT>", ": ", "<STR_LIT>", "+", "<STR_LIT>", "down to catch", "<STR_LIT>", "+", "utostr", "(", "CatchNo", ")", ")", ";", "}", "}", "else", "{", "if", "(", "Depth", ">=", "ControlFlowStack", ".", "size", "(", ")", ")", "{", "printAnnotation", "(", "OS", ",", "<STR_LIT>", "Invalid depth argument!", "<STR_LIT>", ")", ";", "}", "else", "{", "const", "auto", "&", "Pair", "=", "ControlFlowStack", ".", "rbegin", "(", ")", "[", "Depth", "]", ";", "printAnnotation", "(", "OS", ",", "utostr", "(", "Depth", ")", "+", "<STR_LIT>", ": ", "<STR_LIT>", "+", "(", "Pair", ".", "second", "?", "<STR_LIT>", "up", "<STR_LIT>", ":", "<STR_LIT>", "down", "<STR_LIT>", ")", "+", "<STR_LIT>", " to label", "<STR_LIT>", "+", "utostr", "(", "Pair", ".", "first", ")", ")", ";", "}" ]

LLVM

Sparc

CPP

stmt_completion

CPU

613,889

[ "(", ")", ";" ]

[ "return", "&", "InstrInfo", ".", "getRegisterInfo" ]

LLVM

Mips

TD

stmt_completion

CPU

613,890

[ ",", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]

[ "class", "NLZC_D_ENC", ":", "MSA_2R_FMT", "<", "<NUM_LIT>" ]

LLVM

X86

CPP

program_repair

CPU

613,891

[ "<FIXS>", "if", "(", "ISD", "::", "isBuildVectorAllZeros", "(", "Op", ".", "Val", ")", "||", "ISD", "::", "isBuildVectorAllOnes", "(", "Op", ".", "Val", ")", ")", "{", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "MVT", "::", "v4i32", "||", "Op", ".", "getValueType", "(", ")", "==", "MVT", "::", "v2i32", ")", "return", "Op", ";", "<FIXE>", "<FIXS>", "if", "(", "ISD", "::", "isBuildVectorAllOnes", "(", "Op", ".", "Val", ")", ")", "return", "getOnesVector", "(", "Op", ".", "getValueType", "(", ")", ",", "DAG", ")", ";", "return", "getZeroVector", "(", "Op", ".", "getValueType", "(", ")", ",", "DAG", ")", ";", "}", "<FIXE>" ]

[ "SDOperandX86TargetLowering", "::", "LowerBUILD_VECTOR", "(", "SDOperand", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "<BUGS>", "if", "(", "ISD", "::", "isBuildVectorAllZeros", "(", "Op", ".", "Val", ")", ")", "return", "Op", ";", "<BUGE>", "<BUGS>", "if", "(", "ISD", "::", "isBuildVectorAllOnes", "(", "Op", ".", "Val", ")", ")", "return", "Op", ";", "<BUGE>", "MVT", "::", "ValueType", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "MVT", "::", "ValueType", "EVT", "=", "MVT", "::", "getVectorElementType", "(", "VT", ")", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

613,892

[ "}" ]

[ "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "assert", "(", "MRI", "->", "isSSA", "(", ")", "&&", "<STR_LIT>", "Expected MIR to be in SSA form", "<STR_LIT>", ")", ";", "TII", "=", "STI", "->", "getInstrInfo", "(", ")", ";", "initConverters", "(", ")", ";", "bool", "Changed", "=", "false", ";", "EnclosedEdges", ".", "clear", "(", ")", ";", "EnclosedInstrs", ".", "clear", "(", ")", ";", "std", "::", "vector", "<", "Closure", ">", "Closures", ";", "unsigned", "ClosureID", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "Idx", "<", "MRI", "->", "getNumVirtRegs", "(", ")", ";", "++", "Idx", ")", "{", "unsigned", "Reg", "=", "TargetRegisterInfo", "::", "index2VirtReg", "(", "Idx", ")", ";", "if", "(", "!", "isGPR", "(", "MRI", "->", "getRegClass", "(", "Reg", ")", ")", ")", "continue", ";", "if", "(", "EnclosedEdges", ".", "count", "(", "Reg", ")", ")", "continue", ";", "Closure", "C", "(", "ClosureID", "++", ",", "{", "MaskDomain", "}", ")", ";", "buildClosure", "(", "C", ",", "Reg", ")", ";", "if", "(", "!", "C", ".", "empty", "(", ")", "&&", "C", ".", "isLegal", "(", "MaskDomain", ")", ")", "Closures", ".", "push_back", "(", "std", "::", "move", "(", "C", ")", ")", ";" ]

LLVM

VE

TD

stmt_completion

CPU

613,893

[ "i32", ":", "$", "vl", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "int_ve_vl_vfmkwlenan_mvml", "v256f64", ":", "$", "vz", ",", "v256i1", ":", "$", "vm", ",", "i32", ":", "$", "vl", ")", ",", "(", "VFMKWvml", "CC_LENAN", ",", "v256f64", ":", "$", "vz", ",", "v256i1", ":", "$", "vm", "," ]

GCC

pa

MD

next_suggestion

CPU

613,894

[ "(", "use", "(", "const_int", "<NUM_LIT>", ")", ")", "]" ]

[ "(", "clobber", "(", "reg", ":", "DI", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "DF", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "match_operand", "<NUM_LIT>", ")", ")", "(", "use", "(", "reg", ":", "DI", "<NUM_LIT>", ")", ")", "(", "use", "(", "reg", ":", "DI", "<NUM_LIT>", ")", ")" ]

GCC

sparc

MD

stmt_completion

CPU

613,895

[ "<NUM_LIT>", ")" ]

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<NUM_LIT>" ]

GCC

arm

CPP

stmt_completion

CPU

613,896

[ "b", ";" ]

[ "vadd_u16", "(", "uint16x4_t", "_", "_", "a", ",", "uint16x4_t", "_", "_", "b", ")", "{", "return", "_", "_", "a", "+", "_", "_" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

613,897

[ "Info", ".", "align", "=", "Align", "(", "<NUM_LIT>", ")", ";" ]

[ "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", ";", "return", "true", ";", "}", "case", "Intrinsic", "::", "ppc_altivec_stvx", ":", "case", "Intrinsic", "::", "ppc_altivec_stvxl", ":", "case", "Intrinsic", "::", "ppc_altivec_stvebx", ":", "case", "Intrinsic", "::", "ppc_altivec_stvehx", ":", "case", "Intrinsic", "::", "ppc_altivec_stvewx", ":", "case", "Intrinsic", "::", "ppc_vsx_stxvd2x", ":", "case", "Intrinsic", "::", "ppc_vsx_stxvw4x", ":", "case", "Intrinsic", "::", "ppc_vsx_stxvd2x_be", ":", "case", "Intrinsic", "::", "ppc_vsx_stxvw4x_be", ":", "case", "Intrinsic", "::", "ppc_vsx_stxvl", ":", "case", "Intrinsic", "::", "ppc_vsx_stxvll", ":", "{", "EVT", "VT", ";", "switch", "(", "Intrinsic", ")", "{", "case", "Intrinsic", "::", "ppc_altivec_stvebx", ":", "VT", "=", "MVT", "::", "i8", ";", "break", ";", "case", "Intrinsic", "::", "ppc_altivec_stvehx", ":", "VT", "=", "MVT", "::", "i16", ";", "break", ";", "case", "Intrinsic", "::", "ppc_altivec_stvewx", ":", "VT", "=", "MVT", "::", "i32", ";", "break", ";", "case", "Intrinsic", "::", "ppc_vsx_stxvd2x", ":", "case", "Intrinsic", "::", "ppc_vsx_stxvd2x_be", ":", "VT", "=", "MVT", "::", "v2f64", ";", "break", ";", "default", ":", "VT", "=", "MVT", "::", "v4i32", ";", "break", ";", "}", "Info", ".", "opc", "=", "ISD", "::", "INTRINSIC_VOID", ";", "Info", ".", "memVT", "=", "VT", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "-", "VT", ".", "getStoreSize", "(", ")", "+", "<NUM_LIT>", ";", "Info", ".", "size", "=", "<NUM_LIT>", "*", "VT", ".", "getStoreSize", "(", ")", "-", "<NUM_LIT>", ";" ]

GCC

i386

CPP

stmt_completion

CPU

613,898

[ ",", "(", "_", "_", "mmask8", ")", "-", "<NUM_LIT>", ")", ";" ]

[ "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_vpconflictdi_128_mask", "(", "(", "_", "_", "v2di", ")", "_", "_", "A", ",", "(", "_", "_", "v2di", ")", "_", "mm_setzero_si128", "(", ")" ]

GCC

mips

MD

next_suggestion

CPU

613,899

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec_volatile", ":", "SI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "atomic_hiqi_op", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "UNSPEC_SYNC_OLD_OP_12", ")", ")", "(", "clobber", "(", "match_scratch", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{", "return", "mips_output_sync_loop", "(", "insn", ",", "operands", ")" ]