docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
LLVM	BPF	CPP	next_suggestion	Virtual ISA	613,900	[ "}" ]	[ "}", "if", "(", "!", "isLoadInst", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "continue", ";", "if", "(", "SkipInsts", ".", "find", "(", "&", "MI", ")", "!=", "SkipInsts", ".", "end", "(", ")", ")", "continue", ";", "if", "(", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "\|\|", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "\|\|", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "continue", ";", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "", "DefInst", "=", "MRI", "->", "getUniqueVRegDef", "(", "SrcReg", ")", ";", "if", "(", "!", "DefInst", ")", "continue", ";", "if", "(", "DefInst", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "continue", ";", "const", "MachineOperand", "&", "MO", "=", "DefInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "MO", ".", "isGlobal", "(", ")", ")", "continue", ";", "const", "GlobalValue", "", "GVal", "=", "MO", ".", "getGlobal", "(", ")", ";", "auto", "*", "GVar", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GVal", ")", ";", "if", "(", "!", "GVar", ")", "continue", ";", "bool", "IsAma", "=", "false", ";", "if", "(", "GVar", "->", "hasAttribute", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "IsAma", "=", "true", ";", "else", "if", "(", "!", "GVar", "->", "hasAttribute", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "continue", ";", "processCandidate", "(", "MRI", ",", "MBB", ",", "MI", ",", "SrcReg", ",", "DstReg", ",", "GVal", ",", "IsAma", ")", ";", "ToErase", "=", "&", "MI", ";", "Changed", "=", "true", ";", "}" ]
LLVM	Hexagon	TD	next_suggestion	DSP	613,901	[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]	[ "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	613,902	[ ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";" ]	[ "return", "DAG", ".", "getBitcast", "(", "MVT", "::", "v8i64", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v16i32", ",", "DAG", ".", "getBitcast", "(", "MVT", "::", "v16i32", ",", "V1", ")", ",", "getV4X86ShuffleImm8ForMask", "(", "PSHUFDMask", ",", "DL", ",", "DAG", ")", ")", ")", ";", "}", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Repeated256Mask", ";", "if", "(", "is256BitLaneRepeatedShuffleMask", "(", "MVT", "::", "v8i64", ",", "Mask", ",", "Repeated256Mask", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v8i64", ",", "V1", ",", "getV4X86ShuffleImm8ForMask", "(", "Repeated256Mask", ",", "DL", ",", "DAG", ")", ")", ";", "}", "if", "(", "SDValue", "Shuf128", "=", "lowerV4X128Shuffle", "(", "DL", ",", "MVT", "::", "v8i64", ",", "Mask", ",", "Zeroable", ",", "V1", ",", "V2", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shuf128", ";", "if", "(", "SDValue", "Shift", "=", "lowerShuffleAsShift", "(", "DL", ",", "MVT", "::", "v8i64", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "SDValue", "Rotate", "=", "lowerShuffleAsRotate", "(", "DL", ",", "MVT", "::", "v8i64", ",", "V1", ",", "V2", ",", "Mask" ]
GCC	loongarch	CPP	stmt_completion	CPU	613,903	[ "<NUM_LIT>", ",", "(", "v16i16", ")", "_", "<NUM_LIT>", ",", "(", "v16i16", ")", "_", "<NUM_LIT>", ")", ";" ]	[ "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_lasx_xvmadd_h", "(", "(", "v16i16", ")", "_" ]
LLVM	X86	CPP	next_suggestion	CPU	613,904	[ "return", "M", ".", "getFunction", "(", "<STR_LIT>", "__security_check_cookie", "<STR_LIT>", ")", ";" ]	[ "Value", "*", "X86TargetLowering", "::", "getSSPStackGuardCheck", "(", "const", "Module", "&", "M", ")", "const", "{", "if", "(", "Subtarget", ".", "getTargetTriple", "(", ")", ".", "isWindowsMSVCEnvironment", "(", ")", "\|\|", "Subtarget", ".", "getTargetTriple", "(", ")", ".", "isWindowsItaniumEnvironment", "(", ")", ")", "{" ]
LLVM	AMDGPU	TD	next_suggestion	GPU	613,905	[ "}" ]	[ "class", "VGPRImm", "<", "dag", "frag", ">", ":", "PatLeaf", "<", "frag", ",", "[", "{", "if", "(", "Subtarget", "-", ">", "getGeneration", "(", ")", "<", "AMDGPUSubtarget", ":", ":", "SOUTHERN_ISLANDS", ")", "{", "return", "false", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	613,906	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "A2_addsat", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_61830035", ",", "TypeALU32_3op", ">", ",", "Enc_5ab2be", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	rs6000	MD	next_suggestion	CPU	613,907	[ "(", "mem", ":", "SF", "(", "plus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	AMDGPU	CPP	program_repair	GPU	613,908	[ "<FIXS>", "assert", "(", "OpNo", "Desc", ".", "NumOperands", ")", ";", "<FIXE>" ]	[ "}", "bool", "isSISrcInlinableOperand", "(", "const", "MCInstrDesc", "&", "Desc", ",", "unsigned", "OpNo", ")", "{", "<BUGS>", "assert", "(", "OpNo", "<=", "Desc", ".", "NumOperands", ")", ";", "<BUGE>", "unsigned", "OpType", "=", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "OperandType", ";", "return", "OpType", ">=", "AMDGPU", "::", "OPERAND_REG_INLINE_C_FIRST", "&&", "OpType", "<=", "AMDGPU", "::", "OPERAND_REG_INLINE_C_LAST", ";" ]
LLVM	AVR	CPP	code_generation	MPU	613,909	[ "unsigned", "AVRInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "}", "default", ":", "break", ";", "}", "return", "<NUM_LIT>", ";", "}" ]	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "the", "FrameIndex", "of", "the", "loaded", "stack", "slot", "." ]
GCC	rx	CPP	code_generation	CPU	613,910	[ "inline", "set_of_reg", "rx_find_set_of_reg", "(", "rtx", "reg", ",", "rtx_insn", "", "insn", ",", "F", "stepfunc", ",", "bool", "ignore_reg_reg_copies", "=", "false", ")", "{", "set_of_reg", "result", ";", "result", ".", "insn", "=", "insn", ";", "result", ".", "set_rtx", "=", "NULL_RTX", ";", "result", ".", "set_src", "=", "NULL_RTX", ";", "if", "(", "!", "REG_P", "(", "reg", ")", "\|\|", "insn", "==", "NULL_RTX", ")", "return", "result", ";", "for", "(", "rtx_insn", "", "i", "=", "stepfunc", "(", "insn", ")", ";", "i", "!=", "NULL_RTX", ";", "i", "=", "stepfunc", "(", "i", ")", ")", "{", "if", "(", "BARRIER_P", "(", "i", ")", ")", "break", ";", "if", "(", "!", "INSN_P", "(", "i", ")", "\|\|", "DEBUG_INSN_P", "(", "i", ")", ")", "continue", ";", "if", "(", "reg_set_p", "(", "reg", ",", "i", ")", ")", "{", "if", "(", "CALL_P", "(", "i", ")", ")", "break", ";", "result", ".", "insn", "=", "i", ";", "result", ".", "set_rtx", "=", "set_of", "(", "reg", ",", "i", ")", ";", "if", "(", "result", ".", "set_rtx", "==", "NULL_RTX", "\|\|", "GET_CODE", "(", "result", ".", "set_rtx", ")", "!=", "SET", ")", "break", ";", "result", ".", "set_src", "=", "XEXP", "(", "result", ".", "set_rtx", ",", "<NUM_LIT>", ")", ";", "if", "(", "ignore_reg_reg_copies", "&&", "REG_P", "(", "result", ".", "set_src", ")", ")", "{", "reg", "=", "result", ".", "set_src", ";", "continue", ";", "}", "if", "(", "ignore_reg_reg_copies", "&&", "SUBREG_P", "(", "result", ".", "set_src", ")", "&&", "REG_P", "(", "SUBREG_REG", "(", "result", ".", "set_src", ")", ")", ")", "{", "reg", "=", "SUBREG_REG", "(", "result", ".", "set_src", ")", ";", "continue", ";", "}", "break", ";", "}", "}", "if", "(", "result", ".", "set_src", "!=", "NULL", "&&", "result", ".", "set_rtx", "==", "NULL", ")", "result", ".", "set_src", "=", "NULL", ";", "return", "result", ";", "}" ]	[ "FIXME", ":", "Copy-pasta", "from", "SH", ".", "Move", "to", "rtl.h", ".", "Given", "a", "reg", "rtx", "and", "a", "start", "insn", ",", "try", "to", "find", "the", "insn", "that", "sets", "the", "specified", "reg", "by", "using", "the", "specified", "insn", "stepping", "function", ",", "such", "as", "'prev_nonnote_nondebug_insn_bb", "'", ".", "When", "the", "insn", "is", "found", ",", "try", "to", "extract", "the", "rtx", "of", "the", "reg", "set", "." ]
LLVM	CSKY	CPP	next_suggestion	CPU	613,911	[ "}" ]	[ "void", "setGlobalBaseReg", "(", "Register", "Reg", ")", "{", "GlobalBaseReg", "=", "Reg", ";" ]
LLVM	XCore	CPP	next_suggestion	MPU	613,912	[ "MI", "=", "BeforeI", ";" ]	[ "const", "TargetInstrInfo", "&", "TII", "=", "", "MF", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "bool", "AtStart", "=", "MI", "==", "MBB", ".", "begin", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "BeforeI", "=", "MI", ";", "if", "(", "!", "AtStart", ")", "--", "BeforeI", ";", "for", "(", "const", "CalleeSavedInfo", "&", "CSR", ":", "CSI", ")", "{", "Register", "Reg", "=", "CSR", ".", "getReg", "(", ")", ";", "assert", "(", "Reg", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "!", "(", "Reg", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "hasFP", "(", "", "MF", ")", ")", "&&", "<STR_LIT>", "LR & FP are always handled in emitEpilogue", "<STR_LIT>", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "TII", ".", "loadRegFromStackSlot", "(", "MBB", ",", "MI", ",", "Reg", ",", "CSR", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ",", "Register", "(", ")", ")", ";", "assert", "(", "MI", "!=", "MBB", ".", "begin", "(", ")", "&&", "<STR_LIT>", "loadRegFromStackSlot didn't insert any code!", "<STR_LIT>", ")", ";", "if", "(", "AtStart", ")", "MI", "=", "MBB", ".", "begin", "(", ")", ";", "else", "{" ]
GCC	rs6000	CPP	program_repair	CPU	613,913	[ "<FIXS>", "return", "gen_rtx_PARALLEL", "(", "mode", ",", "gen_rtvec_v", "(", "k", ",", "rtlvec", ")", ")", ";", "}", "<FIXE>" ]	[ "k", "==", "<NUM_LIT>", "?", "const0_rtx", ":", "GEN_INT", "(", "k", "*", "<NUM_LIT>", ")", ")", ";", "<BUGS>", "return", "gen_rtx_PARALLEL", "(", "BLKmode", ",", "gen_rtvec_v", "(", "k", ",", "rtlvec", ")", ")", ";", "}", "<BUGE>", "return", "NULL_RTX", ";", "}" ]
GCC	powerpcspe	MD	next_suggestion	CPU	613,914	[ "<STR_LIT>", ")" ]	[ "(", "neg", ":", "FMA_F", "(", "match_operand", ":", "FMA_F", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>" ]
GCC	arm	CPP	stmt_completion	CPU	613,915	[ "_", "_", "b", ")", ";" ]	[ "_", "_", "arm_vqdmulhq_s8", "(", "int8x16_t", "_", "_", "a", ",", "int8x16_t", "_", "_", "b", ")", "{", "return", "_", "_", "builtin_mve_vqdmulhq_sv16qi", "(", "_", "_", "a", "," ]
LLVM	Hexagon	TD	next_suggestion	DSP	613,916	[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]	[ "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
LLVM	X86	CPP	program_repair	CPU	613,917	[ "<FIXS>", "case", "MVT", "::", "f32", ":", "Opc", "=", "X86", "::", "ADDSSrr", ";", "break", ";", "case", "MVT", "::", "f64", ":", "Opc", "=", "X86ScalarSSE", "?", "X86", "::", "ADDSDrr", ":", "X86", "::", "FpADD", ";", "break", ";", "<FIXE>" ]	[ "case", "MVT", "::", "i8", ":", "Opc", "=", "X86", "::", "ADD8rr", ";", "break", ";", "case", "MVT", "::", "i16", ":", "Opc", "=", "X86", "::", "ADD16rr", ";", "break", ";", "case", "MVT", "::", "i32", ":", "Opc", "=", "X86", "::", "ADD32rr", ";", "break", ";", "<BUGS>", "case", "MVT", "::", "f64", ":", "Opc", "=", "X86", "::", "FpADD", ";", "break", ";", "<BUGE>", "}", "if", "(", "getRegPressure", "(", "Op0", ")", ">", "getRegPressure", "(", "Op1", ")", ")", "{" ]
LLVM	Hexagon	TD	stmt_completion	DSP	613,918	[ ";" ]	[ "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>" ]
LLVM	AArch64	CPP	next_suggestion	CPU	613,919	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]
GCC	arm	MD	stmt_completion	CPU	613,920	[ ")", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC	avr	CPP	stmt_completion	MPU	613,921	[ ",", "g", "->", "arg", ",", "f_ginv", ".", "cost", ")", ";" ]	[ "x", "=", "avr_map", "(", "ginv", ",", "x", ")", ";", "if", "(", "x", ">", "<NUM_LIT>", ")", "return", "f_ginv", ";", "}", "f_ginv", ".", "map", "=", "(", "f_ginv", ".", "map", "<<", "<NUM_LIT>", ")", "+", "x", ";", "}", "if", "(", "avr_map_metric", "(", "f_ginv", ".", "map", ",", "MAP_NONFIXED_0_7", ")", "==", "<NUM_LIT>", ")", "f_ginv", ".", "cost", "=", "<NUM_LIT>", "+", "(", "val_used_p", "&&", "!", "val_const_p", ")", ";", "else", "{", "rtx", "xop", "[", "<NUM_LIT>", "]", ";", "xop", "[", "<NUM_LIT>", "]", "=", "all_regs_rtx", "[", "REG_24", "]", ";", "xop", "[", "<NUM_LIT>", "]", "=", "gen_int_mode", "(", "f_ginv", ".", "map", ",", "SImode", ")", ";", "xop", "[", "<NUM_LIT>", "]", "=", "all_regs_rtx", "[", "REG_25", "]", ";", "xop", "[", "<NUM_LIT>", "]", "=", "val_used_p", "?", "xop", "[", "<NUM_LIT>", "]", ":", "const0_rtx", ";", "avr_out_insert_bits", "(", "xop", ",", "&", "f_ginv", ".", "cost", ")", ";", "f_ginv", ".", "cost", "+=", "val_const_p", "&&", "val_used_p", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "}", "f_ginv", ".", "cost", "+=", "g", "->", "cost", ";", "if", "(", "avr_log", ".", "builtin", ")", "avr_edump", "(", "<STR_LIT>", " %s%d=%d", "<STR_LIT>", ",", "g", "->", "str" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	613,922	[ "}" ]	[ "class", "VpuInst_PACK", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "RegisterClass", "Rdst", ",", "RegisterClass", "Rsrc", ",", "string", "asmstr", ",", "Operand", "Pred", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "VpuInst_UnarySw", "<", "opc", ",", "Rdst", ",", "Rsrc", ",", "asmstr", ",", "Pred", ",", "pattern", ">", "{", "let", "SrcB", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sw", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC	i386	CPP	stmt_completion	CPU	613,923	[ "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m256", "_", "_", "A", ",", "_", "_", "m256", "_", "_", "B", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m256", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_maskz_andnot_ps", "(" ]
GCC	i386	MD	stmt_completion	CPU	613,924	[ ")" ]	[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>" ]
LLVM	ARM	CPP	stmt_completion	CPU	613,925	[ ")", "==", "<NUM_LIT>", ";" ]	[ "static", "bool", "isVTBLMask", "(", "ArrayRef", "<", "int", ">", "M", ",", "EVT", "VT", ")", "{", "return", "VT", "==", "MVT", "::", "v8i8", "&&", "M", ".", "size", "(" ]
LLVM	Hexagon	TD	stmt_completion	DSP	613,926	[ "Pu4", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">" ]
GCC	powerpcspe	CPP	code_generation	CPU	613,927	[ "static", "bool", "rs6000_assemble_integer", "(", "rtx", "x", ",", "unsigned", "int", "size", ",", "int", "aligned_p", ")", "{", "if", "(", "RELOCATABLE_NEEDS_FIXUP", "&&", "size", "==", "<NUM_LIT>", "&&", "aligned_p", ")", "{", "static", "int", "recurse", "=", "<NUM_LIT>", ";", "if", "(", "DEFAULT_ABI", "==", "ABI_V4", "&&", "(", "TARGET_RELOCATABLE", "\|\|", "flag_pic", ">", "<NUM_LIT>", ")", "&&", "in_section", "!=", "toc_section", "&&", "!", "recurse", "&&", "!", "CONST_SCALAR_INT_P", "(", "x", ")", "&&", "CONSTANT_P", "(", "x", ")", ")", "{", "char", "buf", "[", "<NUM_LIT>", "]", ";", "recurse", "=", "<NUM_LIT>", ";", "ASM_GENERATE_INTERNAL_LABEL", "(", "buf", ",", "<STR_LIT>", "LCP", "<STR_LIT>", ",", "fixuplabelno", ")", ";", "fixuplabelno", "++", ";", "ASM_OUTPUT_LABEL", "(", "asm_out_file", ",", "buf", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t.long\\t(", "<STR_LIT>", ")", ";", "output_addr_const", "(", "asm_out_file", ",", "x", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ")@fixup\\n", "<STR_LIT>", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t.section\\t\\\".fixup\\\",\\\"aw\\\"\\n", "<STR_LIT>", ")", ";", "ASM_OUTPUT_ALIGN", "(", "asm_out_file", ",", "<NUM_LIT>", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t.long\\t", "<STR_LIT>", ")", ";", "assemble_name", "(", "asm_out_file", ",", "buf", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\n\\t.previous\\n", "<STR_LIT>", ")", ";", "recurse", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "XSTR", "(", "x", ",", "<NUM_LIT>", ")", "[", "<NUM_LIT>", "]", "==", "'", ".", "'", "&&", "DEFAULT_ABI", "==", "ABI_AIX", ")", "{", "const", "char", "", "name", "=", "XSTR", "(", "x", ",", "<NUM_LIT>", ")", ";", "while", "(", "", "name", "==", "'", ".", "'", ")", "name", "++", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t.long\\t%s\\n", "<STR_LIT>", ",", "name", ")", ";", "return", "true", ";", "}", "}", "return", "default_assemble_integer", "(", "x", ",", "size", ",", "aligned_p", ")", ";", "}" ]	[ "Target", "hook", "for", "assembling", "integer", "objects", ".", "The", "powerpc", "version", "has", "to", "handle", "fixup", "entries", "for", "relocatable", "code", "if", "RELOCATABLE_NEEDS_FIXUP", "is", "defined", ".", "It", "also", "needs", "to", "handle", "DI-mode", "objects", "on", "64-bit", "targets", "." ]
LLVM	Hexagon	CPP	stmt_completion	DSP	613,928	[ "getReg", "(", ")", ";" ]	[ "if", "(", "UseI", "->", "isPHI", "(", ")", ")", "{", "assert", "(", "!", "UseI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", ")", ";", "unsigned", "DR", "=", "UseI", "->", "getOperand", "(", "<NUM_LIT>", ")", "." ]
LLVM	SystemZ	CPP	stmt_completion	CPU	613,929	[ "<NUM_LIT>", ")", ";" ]	[ "if", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "SUB", "&&", "(", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "C", ".", "Op0", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "C", ".", "Op1", ")", "\|\|", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "C", ".", "Op1", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "C", ".", "Op0", ")", ")", ")", "{", "C", ".", "Op0", "=", "SDValue", "(", "N", "," ]
LLVM	R600	CPP	stmt_completion	GPU	613,930	[ ")", ";" ]	[ "bool", "hasBFM", "(", ")", "const", "{", "return", "hasBFE", "(" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	613,931	[ ")", ";" ]	[ "AMDGPUOperand", "&", "Op", "=", "(", "(", "AMDGPUOperand", "&", ")", "*", "Operands", "[", "i", "]", ")", ";", "if", "(", "Op", ".", "isSMEMOffset", "(", ")", ")", "return", "Op", ".", "getStartLoc", "(", ")", ";", "}", "return", "getLoc", "(" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	613,932	[ "}" ]	[ "if", "(", "Align", "<", "A", ".", "Align", ")", "std", "::", "swap", "(", "*", "this", ",", "A", ")", ";", "if", "(", "Offset", ">=", "A", ".", "Offset", "&&", "(", "Offset", "-", "A", ".", "Offset", ")", "%", "A", ".", "Align", "==", "<NUM_LIT>", ")", "{", "Min", "=", "adjustUp", "(", "std", "::", "max", "(", "Min", ",", "A", ".", "Min", ")", ",", "Align", ",", "Offset", ")", ";", "Max", "=", "adjustDown", "(", "std", "::", "min", "(", "Max", ",", "A", ".", "Max", ")", ",", "Align", ",", "Offset", ")", ";", "}", "else", "{", "Min", "=", "<NUM_LIT>", ";", "Max", "=", "-", "<NUM_LIT>", ";" ]
LLVM	X86	TD	next_suggestion	CPU	613,933	[ "}" ]	[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	613,934	[ ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>" ]
LLVM	TPC	TD	stmt_completion	Virtual ISA	613,935	[ "=", "<STR_LIT>", ";" ]	[ "let", "InOperandList", "=", "(", "ins", "SRF", ":", "$", "op1", ",", "SRF", ":", "$", "op2", ",", "SwitchSet", ":", "$", "sw", ",", "SRF", ":", "$", "income", ",", "SPred", ":", "$", "pred", ")", ";", "let", "Pattern", "=", "pattern", ";", "let", "Itinerary", "=", "IIC_ScalarOp", ";", "let", "isNotUsedInDisasm", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "dst", ";", "bits", "<", "<NUM_LIT>", ">", "op1", ";", "bits", "<", "<NUM_LIT>", ">", "op2", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "SrcA", "=", "op1", ";", "let", "SrcB", "=", "op2", ";", "let", "Switches", "=", "<NUM_LIT>", ";", "let", "Dest", "=", "dst", ";", "let", "HasImm", "=", "<NUM_LIT>", ";", "let", "OperandType", "=", "OpType", ".", "INT64", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";", "let", "Constraints" ]
LLVM	X86	CPP	next_suggestion	CPU	613,936	[ "Instruction", "*", "NewLoad", "=", "Builder", ".", "CreateAlignedLoad", "(", "NewBasePtr", ",", "LI", "->", "getAlignment", "(", ")", ")", ";" ]	[ "assert", "(", "(", "isa", "<", "LoadInst", ">", "(", "VecInst", ")", "\|\|", "isa", "<", "ShuffleVectorInst", ">", "(", "VecInst", ")", ")", "&&", "<STR_LIT>", "Expected Load or Shuffle", "<STR_LIT>", ")", ";", "Type", "", "VecTy", "=", "VecInst", "->", "getType", "(", ")", ";", "(", "void", ")", "VecTy", ";", "assert", "(", "VecTy", "->", "isVectorTy", "(", ")", "&&", "DL", ".", "getTypeSizeInBits", "(", "VecTy", ")", ">=", "DL", ".", "getTypeSizeInBits", "(", "SubVecTy", ")", "", "NumSubVectors", "&&", "<STR_LIT>", "Invalid Inst-size!!!", "<STR_LIT>", ")", ";", "if", "(", "auto", "", "SVI", "=", "dyn_cast", "<", "ShuffleVectorInst", ">", "(", "VecInst", ")", ")", "{", "Value", "", "Op0", "=", "SVI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "", "Op1", "=", "SVI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumSubVectors", ";", "++", "i", ")", "DecomposedVectors", ".", "push_back", "(", "cast", "<", "ShuffleVectorInst", ">", "(", "Builder", ".", "CreateShuffleVector", "(", "Op0", ",", "Op1", ",", "createSequentialMask", "(", "Builder", ",", "Indices", "[", "i", "]", ",", "SubVecTy", "->", "getVectorNumElements", "(", ")", ",", "<NUM_LIT>", ")", ")", ")", ")", ";", "return", ";", "}", "LoadInst", "", "LI", "=", "cast", "<", "LoadInst", ">", "(", "VecInst", ")", ";", "Type", "", "VecBasePtrTy", "=", "SubVecTy", "->", "getPointerTo", "(", "LI", "->", "getPointerAddressSpace", "(", ")", ")", ";", "Value", "", "VecBasePtr", "=", "Builder", ".", "CreateBitCast", "(", "LI", "->", "getPointerOperand", "(", ")", ",", "VecBasePtrTy", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumSubVectors", ";", "i", "++", ")", "{", "Value", "*", "NewBasePtr", "=", "Builder", ".", "CreateGEP", "(", "VecBasePtr", ",", "Builder", ".", "getInt32", "(", "i", ")", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	613,937	[ "let", "Constraints", "=", "<STR_LIT>", ";" ]	[ "def", "L4_loadalignh_ur", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Ryy32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Ryy32in", ",", "IntRegs", ":", "$", "Rt32", ",", "u2_0Imm", ":", "$", "Ii", ",", "u32_0Imm", ":", "$", "II", ")", ",", "<STR_LIT>", ",", "tc_a5d4aeec", ",", "TypeLD", ">", ",", "Enc_04c959", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseLongOffset", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isExtended", "=", "<NUM_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "DecoderNamespace", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
LLVM	AArch64	TD	program_repair	CPU	613,938	[ "<FIXS>", "let", "Requires", "=", "[", "{", "{", "AArch64", ":", ":", "FeaturePsUAO", "}", "}", "]", "in", "<FIXE>" ]	[ "}", "<BUGS>", "let", "Requires", "=", "[", "{", "{", "AArch64", ":", ":", "HasV8_2aOps", "}", "}", "]", "in", "<BUGE>", "def", ":", "RWSysReg", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	613,939	[ ";" ]	[ "def", "J2_loop1i", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "b30_2Imm", ":", "$", "Ii", ",", "u10_0Imm", ":", "$", "II", ")", ",", "<STR_LIT>", ",", "tc_a9d88b22", ",", "TypeCR", ">", ",", "Enc_4dc228", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "LC1", ",", "SA1", "]", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>" ]
GCC	nds32	CPP	next_suggestion	CPU	613,940	[ "}" ]	[ "else", "use_rtx", "=", "SET_SRC", "(", "PATTERN", "(", "consumer", ")", ")", ";", "break", ";", "case", "TYPE_MMU", ":", "if", "(", "GET_CODE", "(", "PATTERN", "(", "consumer", ")", ")", "==", "SET", ")", "use_rtx", "=", "SET_SRC", "(", "PATTERN", "(", "consumer", ")", ")", ";", "else", "return", "true", ";", "break", ";", "case", "TYPE_LOAD", ":", "case", "TYPE_STORE", ":", "use_rtx", "=", "extract_mem_rtx", "(", "consumer", ")", ";", "break", ";", "case", "TYPE_LOAD_MULTIPLE", ":", "case", "TYPE_STORE_MULTIPLE", ":", "use_rtx", "=", "extract_base_reg", "(", "consumer", ")", ";", "break", ";", "case", "TYPE_BRANCH", ":", "use_rtx", "=", "PATTERN", "(", "consumer", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "reg_overlap_p", "(", "def_reg", ",", "use_rtx", ")", ")", "return", "true", ";", "return", "false", ";" ]
LLVM	Sparc	CPP	stmt_completion	CPU	613,941	[ "<NUM_LIT>", ")", "return", ";" ]	[ "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", ";", "}", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int", "NumBytes", "=", "(", "int", ")", "MFI", "->", "getStackSize", "(", ")", ";", "if", "(", "NumBytes", "==" ]
GCC	rs6000	CPP	stmt_completion	CPU	613,942	[ ";" ]	[ "static", "rtx", "altivec_expand_vec_init_builtin", "(", "tree", "type", ",", "tree", "exp", ",", "rtx", "target", ")", "{", "machine_mode", "tmode", "=", "TYPE_MODE", "(", "type", ")", ";", "machine_mode", "inner_mode", "=", "GET_MODE_INNER", "(", "tmode", ")", ";", "int", "i", ",", "n_elt", "=", "GET_MODE_NUNITS", "(", "tmode", ")", ";", "gcc_assert", "(", "VECTOR_MODE_P", "(", "tmode", ")", ")", ";", "gcc_assert", "(", "n_elt", "==", "call_expr_nargs", "(", "exp", ")", ")", ";", "if", "(", "!", "target", "\|\|", "!", "register_operand", "(", "target", ",", "tmode", ")", ")", "target", "=", "gen_reg_rtx", "(", "tmode", ")", ";", "if", "(", "n_elt", "==", "<NUM_LIT>", "&&", "GET_MODE_SIZE", "(", "tmode", ")", "==", "GET_MODE_SIZE", "(", "inner_mode", ")", ")", "{", "rtx", "x", "=", "expand_normal", "(", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ")", ";", "emit_move_insn", "(", "target", ",", "gen_lowpart", "(", "tmode", ",", "x", ")", ")", ";", "}", "else", "{", "rtvec", "v", "=", "rtvec_alloc", "(", "n_elt", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "n_elt", ";", "++", "i", ")", "{", "rtx", "x", "=", "expand_normal", "(", "CALL_EXPR_ARG", "(", "exp", ",", "i", ")", ")", ";", "RTVEC_ELT", "(", "v", ",", "i", ")", "=", "gen_lowpart", "(", "inner_mode", ",", "x", ")", ";", "}", "rs6000_expand_vector_init", "(", "target", ",", "gen_rtx_PARALLEL", "(", "tmode", ",", "v", ")", ")", ";", "}", "return", "target" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	613,943	[ "i", "]", ";" ]	[ "const", "SISubtarget", "&", "ST", "=", "MF", "->", "getSubtarget", "<", "SISubtarget", ">", "(", ")", ";", "const", "SIInstrInfo", "", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "SuperReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "SpillToSMEM", "=", "spillSGPRToSMEM", "(", ")", ";", "if", "(", "SpillToSMEM", "&&", "OnlyToVGPR", ")", "return", "false", ";", "assert", "(", "SuperReg", "!=", "AMDGPU", "::", "M0", "&&", "<STR_LIT>", "m0 should never spill", "<STR_LIT>", ")", ";", "unsigned", "OffsetReg", "=", "AMDGPU", "::", "M0", ";", "unsigned", "M0CopyReg", "=", "AMDGPU", "::", "NoRegister", ";", "if", "(", "SpillToSMEM", ")", "{", "if", "(", "RS", "->", "isRegUsed", "(", "AMDGPU", "::", "M0", ")", ")", "{", "M0CopyReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SReg_32_XM0RegClass", ")", ";", "BuildMI", "(", "", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "COPY", ")", ",", "M0CopyReg", ")", ".", "addReg", "(", "AMDGPU", "::", "M0", ")", ";", "}", "}", "unsigned", "EltSize", "=", "<NUM_LIT>", ";", "unsigned", "ScalarLoadOp", ";", "const", "TargetRegisterClass", "", "RC", "=", "getPhysRegClass", "(", "SuperReg", ")", ";", "if", "(", "SpillToSMEM", "&&", "isSGPRClass", "(", "RC", ")", ")", "{", "std", "::", "tie", "(", "EltSize", ",", "ScalarLoadOp", ")", "=", "getSpillEltSize", "(", "getRegSizeInBits", "(", "", "RC", ")", "/", "<NUM_LIT>", ",", "false", ")", ";", "}", "ArrayRef", "<", "int16_t", ">", "SplitParts", "=", "getRegSplitParts", "(", "RC", ",", "EltSize", ")", ";", "unsigned", "NumSubRegs", "=", "SplitParts", ".", "empty", "(", ")", "?", "<NUM_LIT>", ":", "SplitParts", ".", "size", "(", ")", ";", "int64_t", "FrOffset", "=", "FrameInfo", ".", "getObjectOffset", "(", "Index", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NumSubRegs", ";", "i", "<", "e", ";", "++", "i", ")", "{", "unsigned", "SubReg", "=", "NumSubRegs", "==", "<NUM_LIT>", "?", "SuperReg", ":", "getSubReg", "(", "SuperReg", ",", "SplitParts", "[", "i", "]", ")", ";", "if", "(", "SpillToSMEM", ")", "{", "unsigned", "Align", "=", "FrameInfo", ".", "getObjectAlignment", "(", "Index", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "", "MF", ",", "Index", ",", "EltSize", "", "i", ")", ";", "MachineMemOperand", "", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", ",", "EltSize", ",", "MinAlign", "(", "Align", ",", "EltSize", "", "i", ")", ")", ";", "int64_t", "Offset", "=", "(", "ST", ".", "getWavefrontSize", "(", ")", "", "FrOffset", ")", "+", "(", "EltSize", "", "i", ")", ";", "if", "(", "Offset", "!=", "<NUM_LIT>", ")", "{", "BuildMI", "(", "", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_ADD_U32", ")", ",", "OffsetReg", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ")", ".", "addImm", "(", "Offset", ")", ";", "}", "else", "{", "BuildMI", "(", "", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_MOV_B32", ")", ",", "OffsetReg", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ")", ";", "}", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "ScalarLoadOp", ")", ",", "SubReg", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ".", "addReg", "(", "OffsetReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "if", "(", "NumSubRegs", ">", "<NUM_LIT>", ")", "MIB", ".", "addReg", "(", "SuperReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "continue", ";", "}", "if", "(", "SpillToVGPR", ")", "{", "SIMachineFunctionInfo", "::", "SpilledReg", "Spill", "=", "VGPRSpills", "[" ]
LLVM	X86	CPP	stmt_completion	CPU	613,944	[ "->", "idx_begin", "(", ")", ")", ";" ]	[ "switch", "(", "CI", "->", "getIntrinsicID", "(", ")", ")", "{", "default", ":", "break", ";", "case", "Intrinsic", "::", "sadd_with_overflow", ":", "case", "Intrinsic", "::", "uadd_with_overflow", ":", "{", "unsigned", "OpReg", "=", "getRegForValue", "(", "Agg", ")", ";", "if", "(", "OpReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "UpdateValueMap", "(", "I", ",", "OpReg", "+", "*", "EI" ]
LLVM	SystemZ	CPP	stmt_completion	CPU	613,945	[ "getOffsetAdjustment", "(", ")", ")", ";" ]	[ "int", "SystemZFrameLowering", "::", "getFrameIndexOffset", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFFrame", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int64_t", "Offset", "=", "(", "MFFrame", "->", "getObjectOffset", "(", "FI", ")", "+", "MFFrame", "->" ]
LLVM	X86	TD	next_suggestion	CPU	613,946	[ "let", "ResourceCycles", "=", "[", "<NUM_LIT>", "]", ";" ]	[ "def", "SKLWriteResGroup30", ":", "SchedWriteRes", "<", "[", "SKLPort5", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]
GCC	i386	MD	stmt_completion	CPU	613,947	[ ")" ]	[ "(", "vec_merge", ":", "V2SI", "(", "any_truncate", ":", "V2SI", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "vec_select", ":", "V2SI", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_vector", ":", "V2SI", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	613,948	[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]	[ "def", "A4_pasrht", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_2op", ">", ",", "Enc_fb6577", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
LLVM	AArch64	CPP	code_generation	CPU	613,949	[ "bool", "AArch64TargetLowering", "::", "isDesirableToCommuteXorWithShift", "(", "const", "SDNode", "", "N", ")", "const", "{", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "XOR", "&&", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SHL", "\|\|", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SRL", ")", "&&", "<STR_LIT>", "Expected XOR(SHIFT) pattern", "<STR_LIT>", ")", ";", "auto", "", "XorC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "auto", "*", "ShiftC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "XorC", "&&", "ShiftC", ")", "{", "unsigned", "MaskIdx", ",", "MaskLen", ";", "if", "(", "XorC", "->", "getAPIntValue", "(", ")", ".", "isShiftedMask", "(", "MaskIdx", ",", "MaskLen", ")", ")", "{", "unsigned", "ShiftAmt", "=", "ShiftC", "->", "getZExtValue", "(", ")", ";", "unsigned", "BitWidth", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SHL", ")", "return", "MaskIdx", "==", "ShiftAmt", "&&", "MaskLen", "==", "(", "BitWidth", "-", "ShiftAmt", ")", ";", "return", "MaskIdx", "==", "<NUM_LIT>", "&&", "MaskLen", "==", "(", "BitWidth", "-", "ShiftAmt", ")", ";", "}", "}", "return", "false", ";", "}" ]	[ "Return", "true", "if", "it", "is", "profitable", "to", "combine", "an", "XOR", "of", "a", "logical", "shift", "to", "create", "a", "logical", "shift", "of", "NOT", "." ]
GCC	epiphany	MD	stmt_completion	MPU	613,950	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_cpu_unit" ]
GCC	visium	CPP	code_generation	Virtual ISA	613,951	[ "static", "void", "expand_block_set_4", "(", "rtx", "dst", ",", "rtx", "dst_reg", ",", "rtx", "value_rtx", ",", "rtx", "bytes_rtx", ")", "{", "unsigned", "HOST_WIDE_INT", "bytes", "=", "UINTVAL", "(", "bytes_rtx", ")", ";", "unsigned", "int", "rem", "=", "bytes", "%", "<NUM_LIT>", ";", "value_rtx", "=", "convert_to_mode", "(", "Pmode", ",", "value_rtx", ",", "<NUM_LIT>", ")", ";", "emit_library_call", "(", "long_int_memset_libfunc", ",", "LCT_NORMAL", ",", "VOIDmode", ",", "dst_reg", ",", "Pmode", ",", "value_rtx", ",", "Pmode", ",", "convert_to_mode", "(", "TYPE_MODE", "(", "sizetype", ")", ",", "GEN_INT", "(", "bytes", ">>", "<NUM_LIT>", ")", ",", "TYPE_UNSIGNED", "(", "sizetype", ")", ")", ",", "TYPE_MODE", "(", "sizetype", ")", ")", ";", "if", "(", "rem", "==", "<NUM_LIT>", ")", "return", ";", "dst", "=", "replace_equiv_address_nv", "(", "dst", ",", "dst_reg", ")", ";", "bytes", "-=", "rem", ";", "if", "(", "rem", ">", "<NUM_LIT>", ")", "{", "if", "(", "CONST_INT_P", "(", "value_rtx", ")", ")", "{", "const", "unsigned", "HOST_WIDE_INT", "value", "=", "UINTVAL", "(", "value_rtx", ")", "&", "<NUM_LIT>", ";", "emit_move_insn", "(", "adjust_address_nv", "(", "dst", ",", "HImode", ",", "bytes", ")", ",", "gen_int_mode", "(", "(", "value", "<<", "<NUM_LIT>", ")", "\|", "value", ",", "HImode", ")", ")", ";", "}", "else", "{", "rtx", "temp", "=", "convert_to_mode", "(", "QImode", ",", "value_rtx", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "adjust_address_nv", "(", "dst", ",", "QImode", ",", "bytes", ")", ",", "temp", ")", ";", "emit_move_insn", "(", "adjust_address_nv", "(", "dst", ",", "QImode", ",", "bytes", "+", "<NUM_LIT>", ")", ",", "temp", ")", ";", "}", "bytes", "+=", "<NUM_LIT>", ";", "rem", "-=", "<NUM_LIT>", ";", "}", "if", "(", "rem", ">", "<NUM_LIT>", ")", "emit_move_insn", "(", "adjust_address_nv", "(", "dst", ",", "QImode", ",", "bytes", ")", ",", "convert_to_mode", "(", "QImode", ",", "value_rtx", ",", "<NUM_LIT>", ")", ")", ";", "}" ]	[ "Generate", "a", "call", "to", "a", "library", "function", "to", "set", "BYTES_RTX", "bytes", "of", "DST", "with", "address", "DST_REG", "to", "VALUE_RTX", "in", "4-byte", "chunks", "." ]
GCC	cris	CPP	next_suggestion	MPU	613,952	[ "}" ]	[ "if", "(", "reg_classes_intersect_p", "(", "from", ",", "SPECIAL_REGS", ")", "\|\|", "reg_classes_intersect_p", "(", "to", ",", "SPECIAL_REGS", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	613,953	[ "IRBuilder", "<", ">", "Builder", "(", "&", "F", ".", "getEntryBlock", "(", ")", ",", "EscapeCall", "?", "EscapeCall", ":", "F", ".", "getEntryBlock", "(", ")", ".", "end", "(", ")", ")", ";" ]	[ "if", "(", "II", "&&", "II", "->", "getIntrinsicID", "(", ")", "==", "Intrinsic", "::", "frameescape", ")", "{", "EscapeCall", "=", "II", ";", "break", ";", "}", "}", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "Args", ";", "if", "(", "EscapeCall", ")", "{", "auto", "Ops", "=", "EscapeCall", "->", "arg_operands", "(", ")", ";", "Args", ".", "append", "(", "Ops", ".", "begin", "(", ")", ",", "Ops", ".", "end", "(", ")", ")", ";", "}", "Args", ".", "push_back", "(", "RegNode", ")", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	613,954	[ "return", "false", ";" ]	[ "NumInstr", "<", "SkipThreshold", "&&", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "isBundle", "(", ")", "\|\|", "!", "I", "->", "isBundled", "(", ")", ")", "if", "(", "++", "NumInstr", ">=", "SkipThreshold", ")", "return", "true", ";", "}", "}" ]
LLVM	WebAssembly	CPP	stmt_completion	Virtual ISA	613,955	[ "(", "U", ")", ";" ]	[ "assert", "(", "NewF", "==", "EmLongjmpF", "\|\|", "NewF", "==", "WasmLongjmpF", ")", ";", "Module", "", "M", "=", "LongjmpF", "->", "getParent", "(", ")", ";", "SmallVector", "<", "CallInst", "", ",", "<NUM_LIT>", ">", "ToErase", ";", "LLVMContext", "&", "C", "=", "LongjmpF", "->", "getParent", "(", ")", "->", "getContext", "(", ")", ";", "IRBuilder", "<", ">", "IRB", "(", "C", ")", ";", "for", "(", "User", "", "U", ":", "LongjmpF", "->", "users", "(", ")", ")", "{", "auto", "", "CI", "=", "dyn_cast", "<", "CallInst", ">" ]
GCC	i386	CPP	stmt_completion	CPU	613,956	[ "B", ",", "<NUM_LIT>", ",", "(", "_", "_", "mmask8", ")", "-", "<NUM_LIT>", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "mmask8", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_cmpgt_epu64_mask", "(", "_", "_", "m128i", "_", "_", "A", ",", "_", "_", "m128i", "_", "_", "B", ")", "{", "return", "(", "_", "_", "mmask8", ")", "_", "_", "builtin_ia32_ucmpq128_mask", "(", "(", "_", "_", "v2di", ")", "_", "_", "A", ",", "(", "_", "_", "v2di", ")", "_", "_" ]
GCC	avr	CPP	next_suggestion	MPU	613,957	[ "else", "if", "(", "-", "<NUM_LIT>", "<=", "jump_distance", "&&", "jump_distance", "<=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";" ]	[ "int", "avr_jump_mode", "(", "rtx", "x", ",", "rtx", "insn", ")", "{", "int", "dest_addr", "=", "INSN_ADDRESSES", "(", "INSN_UID", "(", "GET_MODE", "(", "x", ")", "==", "LABEL_REF", "?", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ":", "x", ")", ")", ";", "int", "cur_addr", "=", "INSN_ADDRESSES", "(", "INSN_UID", "(", "insn", ")", ")", ";", "int", "jump_distance", "=", "cur_addr", "-", "dest_addr", ";", "if", "(", "-", "<NUM_LIT>", "<=", "jump_distance", "&&", "jump_distance", "<=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";" ]
GCC	alpha	CPP	code_generation	MPU	613,958	[ "rtx", "alpha_legitimize_reload_address", "(", "rtx", "x", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "opnum", ",", "int", "type", ",", "int", "ind_levels", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "REG_P", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "&&", "CONST_INT_P", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "&&", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "{", "push_reload", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "NULL_RTX", ",", "&", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "NULL", ",", "BASE_REG_CLASS", ",", "GET_MODE", "(", "x", ")", ",", "VOIDmode", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "opnum", ",", "(", "enum", "reload_type", ")", "type", ")", ";", "return", "x", ";", "}", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "REG_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "REGNO", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "<", "FIRST_PSEUDO_REGISTER", "&&", "REGNO_OK_FOR_BASE_P", "(", "REGNO", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", ")", "{", "HOST_WIDE_INT", "val", "=", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "HOST_WIDE_INT", "low", "=", "(", "(", "val", "&", "<NUM_LIT>", ")", "^", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "HOST_WIDE_INT", "high", "=", "(", "(", "(", "val", "-", "low", ")", "&", "<NUM_LIT>", ")", "^", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "if", "(", "high", "+", "low", "!=", "val", ")", "return", "NULL_RTX", ";", "x", "=", "gen_rtx_PLUS", "(", "GET_MODE", "(", "x", ")", ",", "gen_rtx_PLUS", "(", "GET_MODE", "(", "x", ")", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "high", ")", ")", ",", "GEN_INT", "(", "low", ")", ")", ";", "push_reload", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "NULL_RTX", ",", "&", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "NULL", ",", "BASE_REG_CLASS", ",", "GET_MODE", "(", "x", ")", ",", "VOIDmode", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "opnum", ",", "(", "enum", "reload_type", ")", "type", ")", ";", "return", "x", ";", "}", "return", "NULL_RTX", ";", "}" ]	[ "Try", "a", "machine-dependent", "way", "of", "reloading", "an", "illegitimate", "address", "operand", ".", "If", "we", "find", "one", ",", "push", "the", "reload", "and", "return", "the", "new", "rtx", "." ]
LLVM	X86	CPP	stmt_completion	CPU	613,959	[ ")", ";" ]	[ "if", "(", "VT", ".", "isVector", "(", ")", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "XOR", "&&", "ISD", "::", "isBuildVectorAllOnes", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "VT", ".", "isVector", "(", ")", "&&", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "Op", "(", "N", ",", "<NUM_LIT>" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	613,960	[ "if", "(", "SIInstrInfo", "::", "isGenericAtomicRMWOpcode", "(", "opcode", ")", "\|\|", "opcode", "==", "AMDGPU", "::", "G_ATOMIC_CMPXCHG", "\|\|", "opcode", "==", "AMDGPU", "::", "G_ATOMIC_CMPXCHG_WITH_SUCCESS", "\|\|", "AMDGPU", "::", "isGenericAtomic", "(", "opcode", ")", ")", "{" ]	[ "return", "InstructionUniformity", "::", "Default", ";", "}", "if", "(", "opcode", "==", "AMDGPU", "::", "G_LOAD", ")", "{", "if", "(", "MI", ".", "memoperands_empty", "(", ")", ")", "return", "InstructionUniformity", "::", "NeverUniform", ";", "if", "(", "llvm", "::", "any_of", "(", "MI", ".", "memoperands", "(", ")", ",", "[", "]", "(", "const", "MachineMemOperand", "*", "mmo", ")", "{", "return", "mmo", "->", "getAddrSpace", "(", ")", "==", "AMDGPUAS", "::", "PRIVATE_ADDRESS", "\|\|", "mmo", "->", "getAddrSpace", "(", ")", "==", "AMDGPUAS", "::", "FLAT_ADDRESS", ";", "}", ")", ")", "{", "return", "InstructionUniformity", "::", "NeverUniform", ";", "}", "return", "InstructionUniformity", "::", "Default", ";", "}" ]
GCC	pa	CPP	code_generation	CPU	613,961	[ "enum", "reg_class", "secondary_reload_class", "(", "enum", "reg_class", "class", ",", "enum", "machine_mode", "mode", ",", "rtx", "in", ")", "{", "int", "regno", ",", "is_symbolic", ";", "if", "(", "flag_pic", "&&", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_INT", "&&", "FP_REG_CLASS_P", "(", "class", ")", "&&", "(", "GET_CODE", "(", "in", ")", "==", "CONST_INT", "\|\|", "GET_CODE", "(", "in", ")", "==", "CONST_DOUBLE", ")", ")", "return", "R1_REGS", ";", "if", "(", "GET_CODE", "(", "in", ")", "==", "REG", ")", "{", "regno", "=", "REGNO", "(", "in", ")", ";", "if", "(", "regno", ">=", "FIRST_PSEUDO_REGISTER", ")", "regno", "=", "true_regnum", "(", "in", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "in", ")", "==", "SUBREG", ")", "regno", "=", "true_regnum", "(", "in", ")", ";", "else", "regno", "=", "-", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "in", ")", "==", "MEM", "&&", "GET_CODE", "(", "XEXP", "(", "in", ",", "<NUM_LIT>", ")", ")", "==", "MEM", ")", "return", "NO_REGS", ";", "if", "(", "(", "(", "regno", ">=", "FIRST_PSEUDO_REGISTER", "\|\|", "regno", "==", "-", "<NUM_LIT>", ")", "&&", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_INT", "&&", "FP_REG_CLASS_P", "(", "class", ")", ")", "\|\|", "(", "class", "==", "SHIFT_REGS", "&&", "(", "regno", "<=", "<NUM_LIT>", "\|\|", "regno", ">=", "<NUM_LIT>", ")", ")", ")", "return", "GENERAL_REGS", ";", "if", "(", "regno", ">=", "<NUM_LIT>", "&&", "regno", "<", "FIRST_PSEUDO_REGISTER", "&&", "(", "(", "REGNO_REG_CLASS", "(", "regno", ")", "==", "SHIFT_REGS", "&&", "FP_REG_CLASS_P", "(", "class", ")", ")", "\|\|", "(", "class", "==", "SHIFT_REGS", "&&", "FP_REG_CLASS_P", "(", "REGNO_REG_CLASS", "(", "regno", ")", ")", ")", ")", ")", "return", "GENERAL_REGS", ";", "if", "(", "GET_CODE", "(", "in", ")", "==", "HIGH", ")", "in", "=", "XEXP", "(", "in", ",", "<NUM_LIT>", ")", ";", "switch", "(", "GET_CODE", "(", "in", ")", ")", "{", "rtx", "tmp", ";", "case", "SYMBOL_REF", ":", "case", "LABEL_REF", ":", "is_symbolic", "=", "<NUM_LIT>", ";", "break", ";", "case", "CONST", ":", "tmp", "=", "XEXP", "(", "in", ",", "<NUM_LIT>", ")", ";", "is_symbolic", "=", "(", "(", "GET_CODE", "(", "XEXP", "(", "tmp", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", "\|\|", "GET_CODE", "(", "XEXP", "(", "tmp", ",", "<NUM_LIT>", ")", ")", "==", "LABEL_REF", ")", "&&", "GET_CODE", "(", "XEXP", "(", "tmp", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", ")", ";", "break", ";", "default", ":", "is_symbolic", "=", "<NUM_LIT>", ";", "break", ";", "}", "if", "(", "!", "flag_pic", "&&", "is_symbolic", "&&", "read_only_operand", "(", "in", ",", "VOIDmode", ")", ")", "return", "NO_REGS", ";", "if", "(", "class", "!=", "R1_REGS", "&&", "is_symbolic", ")", "return", "R1_REGS", ";", "return", "NO_REGS", ";", "}", "static", "bool", "pa_pass_by_reference", "(", "CUMULATIVE_ARGS", "", "ca", "ATTRIBUTE_UNUSED", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "HOST_WIDE_INT", "size", ";", "if", "(", "type", ")", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "else", "size", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "if", "(", "TARGET_64BIT", ")", "return", "size", "<=", "<NUM_LIT>", ";", "else", "return", "size", "<=", "<NUM_LIT>", "\|\|", "size", ">", "<NUM_LIT>", ";", "}", "enum", "direction", "function_arg_padding", "(", "enum", "machine_mode", "mode", ",", "tree", "type", ")", "{", "if", "(", "mode", "==", "BLKmode", "\|\|", "(", "TARGET_64BIT", "&&", "type", "&&", "AGGREGATE_TYPE_P", "(", "type", ")", ")", ")", "{", "if", "(", "type", "&&", "TREE_CODE", "(", "TYPE_SIZE", "(", "type", ")", ")", "==", "INTEGER_CST", "&&", "(", "int_size_in_bytes", "(", "type", ")", "", "BITS_PER_UNIT", ")", "%", "PARM_BOUNDARY", "==", "<NUM_LIT>", ")", "return", "none", ";", "if", "(", "TARGET_64BIT", ")", "return", "upward", ";", "else", "return", "downward", ";", "}", "if", "(", "GET_MODE_BITSIZE", "(", "mode", ")", "<", "PARM_BOUNDARY", ")", "return", "downward", ";", "else", "return", "none", ";", "}", "static", "rtx", "hppa_builtin_saveregs", "(", "void", ")", "{", "rtx", "offset", ",", "dest", ";", "tree", "fntype", "=", "TREE_TYPE", "(", "current_function_decl", ")", ";", "int", "argadj", "=", "(", "(", "!", "(", "TYPE_ARG_TYPES", "(", "fntype", ")", "!=", "<NUM_LIT>", "&&", "(", "TREE_VALUE", "(", "tree_last", "(", "TYPE_ARG_TYPES", "(", "fntype", ")", ")", ")", "!=", "void_type_node", ")", ")", ")", "?", "UNITS_PER_WORD", ":", "<NUM_LIT>", ")", ";", "if", "(", "argadj", ")", "offset", "=", "plus_constant", "(", "current_function_arg_offset_rtx", ",", "argadj", ")", ";", "else", "offset", "=", "current_function_arg_offset_rtx", ";", "if", "(", "TARGET_64BIT", ")", "{", "int", "i", ",", "off", ";", "if", "(", "argadj", ")", "offset", "=", "plus_constant", "(", "current_function_arg_offset_rtx", ",", "-", "argadj", ")", ";", "else", "offset", "=", "current_function_arg_offset_rtx", ";", "for", "(", "i", "=", "<NUM_LIT>", ",", "off", "=", "-", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "i", "--", ",", "off", "+=", "<NUM_LIT>", ")", "emit_move_insn", "(", "gen_rtx_MEM", "(", "word_mode", ",", "plus_constant", "(", "arg_pointer_rtx", ",", "off", ")", ")", ",", "gen_rtx_REG", "(", "word_mode", ",", "i", ")", ")", ";", "emit_move_insn", "(", "virtual_incoming_args_rtx", ",", "plus_constant", "(", "arg_pointer_rtx", ",", "-", "<NUM_LIT>", ")", ")", ";", "return", "copy_to_reg", "(", "expand_binop", "(", "Pmode", ",", "add_optab", ",", "virtual_incoming_args_rtx", ",", "offset", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ")", ";", "}", "dest", "=", "gen_rtx_MEM", "(", "BLKmode", ",", "plus_constant", "(", "current_function_internal_arg_pointer", ",", "-", "<NUM_LIT>", ")", ")", ";", "set_mem_alias_set", "(", "dest", ",", "get_varargs_alias_set", "(", ")", ")", ";", "set_mem_align", "(", "dest", ",", "BITS_PER_WORD", ")", ";", "move_block_from_reg", "(", "<NUM_LIT>", ",", "dest", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_blockage", "(", ")", ")", ";", "return", "copy_to_reg", "(", "expand_binop", "(", "Pmode", ",", "add_optab", ",", "current_function_internal_arg_pointer", ",", "offset", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ")", ";", "}" ]	[ "Return", "the", "class", "of", "any", "secondary", "reload", "register", "that", "is", "needed", "to", "move", "IN", "into", "a", "register", "in", "class", "CLASS", "using", "mode", "MODE", ".", "Profiling", "has", "showed", "this", "routine", "and", "its", "descendants", "account", "for", "a", "significant", "amount", "of", "compile", "time", "(", "~7", "%", ")", ".", "So", "it", "has", "been", "optimized", "to", "reduce", "redundant", "computations", "and", "eliminate", "useless", "function", "calls", ".", "It", "might", "be", "worthwhile", "to", "try", "and", "make", "this", "a", "leaf", "function", "too", "." ]
LLVM	DirectX	CPP	stmt_completion	Virtual ISA	613,962	[ "DeadAttrs", ")", ";" ]	[ "static", "void", "removeStringFunctionAttributes", "(", "Function", "&", "F", ",", "bool", "AllowExperimental", ")", "{", "AttributeList", "Attrs", "=", "F", ".", "getAttributes", "(", ")", ";", "const", "StringSet", "<", ">", "LiveKeys", "=", "{", "<STR_LIT>", "waveops-include-helper-lanes", "<STR_LIT>", ",", "<STR_LIT>", "fp32-denorm-mode", "<STR_LIT>", "}", ";", "AttributeMask", "DeadAttrs", ";", "collectDeadStringAttrs", "(", "DeadAttrs", ",", "Attrs", ".", "getFnAttrs", "(", ")", ",", "LiveKeys", ",", "AllowExperimental", ")", ";", "collectDeadStringAttrs", "(", "DeadAttrs", ",", "Attrs", ".", "getRetAttrs", "(", ")", ",", "LiveKeys", ",", "AllowExperimental", ")", ";", "F", ".", "removeFnAttrs", "(" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	613,963	[ "if", "(", "!", "LIS", ")", "{" ]	[ "unsigned", "Tmp", "=", "MRI", "->", "createVirtualRegister", "(", "BoolRC", ")", ";", "MachineInstr", "", "And", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "AndOpc", ")", ",", "Tmp", ")", ".", "addReg", "(", "CopyReg", ")", ".", "add", "(", "Cond", ")", ";", "setImpSCCDefDead", "(", "", "And", ",", "true", ")", ";", "MachineInstr", "", "Xor", "=", "nullptr", ";", "if", "(", "!", "SimpleIf", ")", "{", "Xor", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "XorOpc", ")", ",", "SaveExecReg", ")", ".", "addReg", "(", "Tmp", ")", ".", "addReg", "(", "CopyReg", ")", ";", "setImpSCCDefDead", "(", "", "Xor", ",", "ImpDefSCC", ".", "isDead", "(", ")", ")", ";", "}", "MachineInstr", "", "SetExec", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "MovTermOpc", ")", ",", "Exec", ")", ".", "addReg", "(", "Tmp", ",", "RegState", "::", "Kill", ")", ";", "MachineInstr", "", "NewBr", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "SI_MASK_BRANCH", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]
LLVM	CellSPU	CPP	next_suggestion	MPU	613,964	[ "}" ]	[ "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "FrameSize", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "FrameSize", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "FrameSize", ")", ";", "}", "else", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "FrameSize", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "FrameSize", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "{", "report_fatal_error", "(", "<STR_LIT>", "Unhandled frame size: ", "<STR_LIT>", "+", "Twine", "(", "FrameSize", ")", ")", ";", "}", "if", "(", "hasDebugInfo", ")", "{", "std", "::", "vector", "<", "MachineMove", ">", "&", "Moves", "=", "MMI", ".", "getFrameMoves", "(", ")", ";", "MachineLocation", "SPDst", "(", "MachineLocation", "::", "VirtualFP", ")", ";", "MachineLocation", "SPSrc", "(", "MachineLocation", "::", "VirtualFP", ",", "-", "FrameSize", ")", ";", "Moves", ".", "push_back", "(", "MachineMove", "(", "FrameLabel", ",", "SPDst", ",", "SPSrc", ")", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", "->", "getCalleeSavedInfo", "(", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "CSI", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "int", "Offset", "=", "MFI", "->", "getObjectOffset", "(", "CSI", "[", "I", "]", ".", "getFrameIdx", "(", ")", ")", ";", "unsigned", "Reg", "=", "CSI", "[", "I", "]", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "continue", ";", "MachineLocation", "CSDst", "(", "MachineLocation", "::", "VirtualFP", ",", "Offset", ")", ";", "MachineLocation", "CSSrc", "(", "Reg", ")", ";", "Moves", ".", "push_back", "(", "MachineMove", "(", "FrameLabel", ",", "CSDst", ",", "CSSrc", ")", ")", ";" ]
GCC	i386	MD	stmt_completion	CPU	613,965	[ "]", ")" ]	[ "(", "define_mode_iterator", "SWI12", "[", "QI", "HI" ]
LLVM	LoongArch	TD	program_repair	CPU	613,966	[ "<FIXS>", "(", "to_valid_timm", "timm", ":", "$", "imm", ")", ")", ">", ";", "<FIXE>" ]	[ "def", ":", "Pat", "(", "deriveLASXIntrinsic", "Inst", ">", ".", "ret", "(", "v32i8", "LASX256", ":", "$", "xd", ")", ",", "(", "v32i8", "LASX256", ":", "$", "xj", ")", ",", "timm", ":", "$", "imm", ")", ",", "(", "!", "cast", "LAInst", ">", "(", "Inst", ")", "LASX256", ":", "$", "xd", ",", "LASX256", ":", "$", "xj", ",", "<BUGS>", "(", "to_valide_timm", "timm", ":", "$", "imm", ")", ")", ">", ";", "<BUGE>", "foreach", "Inst", "=", "[", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "," ]
LLVM	Mips	CPP	stmt_completion	CPU	613,967	[ ";" ]	[ "assert", "(", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "SHL", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SRL", ")", "\|\|", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "SRL", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SHL", ")", ")", "&&", "<STR_LIT>", "Expected shift-shift mask", "<STR_LIT>", ")", ";", "if", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "false", ";", "return", "true" ]
GCC	arm	CPP	stmt_completion	CPU	613,968	[ "_", "_", "a", ")", ";" ]	[ "return", "_", "_", "builtin_neon_vcvthuhf", "(" ]
GCC	aarch64	CPP	stmt_completion	CPU	613,969	[ "+", "<NUM_LIT>", ")", ";" ]	[ "key_pos", "=", "field", ".", "find", "(", "key", ")", ";", "if", "(", "key_pos", "==", "std", "::", "string", "::", "npos", ")", "return", "std", "::", "string", "::", "npos", ";", "sep_pos", "=", "field", ".", "find", "(", "<STR_LIT>", ":", "<STR_LIT>", ",", "key_pos" ]
LLVM	AMDGPU	CPP	program_repair	GPU	613,970	[ "<FIXS>", "Register", "ImmReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "VGPR_32RegClass", ")", ";", "Register", "TmpReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "VGPR_32RegClass", ")", ";", "<FIXE>" ]	[ "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "AMDGPU", "::", "S_PACK_LL_B32_B16", ":", "{", "<BUGS>", "unsigned", "ImmReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "VGPR_32RegClass", ")", ";", "unsigned", "TmpReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "VGPR_32RegClass", ")", ";", "<BUGE>" ]
LLVM	X86	CPP	next_suggestion	CPU	613,971	[ "const", "Value", "*", "SrcSV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";" ]	[ "static", "SDValue", "LowerVACOPY", "(", "SDValue", "Op", ",", "const", "X86Subtarget", "", "Subtarget", ",", "SelectionDAG", "&", "DAG", ")", "{", "assert", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "<STR_LIT>", "This code only handles 64-bit va_copy!", "<STR_LIT>", ")", ";", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "DstPtr", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "SrcPtr", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "Value", "", "DstSV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";" ]
GCC	arm	MD	program_repair	CPU	613,972	[ "<FIXS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGE>", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	613,973	[ "}" ]	[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
LLVM	PTX	CPP	program_repair	GPU	613,974	[ "<FIXS>", "const", "MCSymbol", "*", "Label", ",", "unsigned", "PointerSize", ")", ";", "<FIXE>" ]	[ "virtual", "void", "EmitDwarfAdvanceLineAddr", "(", "int64_t", "LineDelta", ",", "const", "MCSymbol", "", "LastLabel", ",", "<BUGS>", "const", "MCSymbol", "", "Label", ")", ";", "<BUGE>", "virtual", "void", "EmitSymbolAttribute", "(", "MCSymbol", "*", "Symbol", ",", "MCSymbolAttr", "Attribute", ")", ";" ]
GCC	xtensa	MD	stmt_completion	MPU	613,975	[ "<STR_LIT>", ")", "]", ")" ]	[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t" ]
LLVM	ARM	CPP	next_suggestion	CPU	613,976	[ "return", "Op", ";" ]	[ "for", "(", "SmallVectorImpl", "<", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", ">", "::", "const_iterator", "I", "=", "Regs", ".", "begin", "(", ")", ",", "E", "=", "Regs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Op", "->", "Registers", ".", "push_back", "(", "I", "->", "second", ")", ";", "Op", "->", "StartLoc", "=", "StartLoc", ";", "Op", "->", "EndLoc", "=", "EndLoc", ";" ]
GCC	m68k	MD	next_suggestion	MPU	613,977	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "{", "m68k_emit_move_double", "(", "operands", ")", "DONE", "}" ]
LLVM	Mips	CPP	stmt_completion	CPU	613,978	[ ";" ]	[ "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "i32", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "i32", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "if", "(", "!", "Subtarget", ".", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";", "Register", "LocRegLo", "=", "VA", ".", "getLocReg", "(", ")", ";", "unsigned", "LocRegHigh", "=", "getNextIntArgReg", "(", "LocRegLo", ")", ";", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "LocRegLo", ",", "Lo", ")", ")", ";", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "LocRegHigh", ",", "Hi", ")", ")", ";", "continue", ";", "}", "}", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "LocVT", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "SExtUpper", ":", "UseUpperBits", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "CCValAssign", "::", "SExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND", ",", "DL", ",", "LocVT", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExtUpper", ":", "UseUpperBits", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "CCValAssign", "::", "ZExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "DL", ",", "LocVT", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "AExtUpper", ":", "UseUpperBits", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "CCValAssign", "::", "AExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ANY_EXTEND", ",", "DL", ",", "LocVT", ",", "Arg", ")", ";", "break", ";", "}", "if", "(", "UseUpperBits", ")", "{", "unsigned", "ValSizeInBits", "=", "Outs", "[", "i", "]", ".", "ArgVT", ".", "getSizeInBits", "(", ")", ";", "unsigned", "LocSizeInBits", "=", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", ";", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SHL", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "LocSizeInBits", "-", "ValSizeInBits", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ")", ")", ";", "continue", ";", "}", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "MemOpChains", ".", "push_back", "(", "passArgOnStack", "(", "StackPtr", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "Chain", ",", "Arg", ",", "DL", ",", "IsTailCall", ",", "DAG", ")", ")", ";", "}", "if", "(", "!", "MemOpChains", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "DL", ",", "MVT", "::", "Other", ",", "MemOpChains", ")", ";", "EVT", "Ty", "=", "Callee", ".", "getValueType", "(", ")", ";", "bool", "GlobalOrExternal", "=", "false", ",", "IsCallReloc", "=", "false", ";", "if", "(", "!", "Subtarget", ".", "isABICalls", "(", ")", "&&", "!", "IsPIC", ")", "{", "if", "(", "auto", "", "N", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "{", "if", "(", "Subtarget", ".", "useLongCalls", "(", ")", ")", "Callee", "=", "Subtarget", ".", "hasSym32", "(", ")", "?", "getAddrNonPIC", "(", "N", ",", "SDLoc", "(", "N", ")", ",", "Ty", ",", "DAG", ")", ":", "getAddrNonPICSym64", "(", "N", ",", "SDLoc", "(", "N", ")", ",", "Ty", ",", "DAG", ")", ";", "}", "else", "if", "(", "auto", "", "N", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "{", "bool", "UseLongCalls", "=", "Subtarget", ".", "useLongCalls", "(", ")", ";", "if", "(", "auto", "", "F", "=", "dyn_cast", "<", "Function", ">", "(", "N", "->", "getGlobal", "(", ")", ")", ")", "{", "if", "(", "F", "->", "hasFnAttribute", "(", "<STR_LIT>", "long-call", "<STR_LIT>", ")", ")", "UseLongCalls", "=", "true", ";", "else", "if", "(", "F", "->", "hasFnAttribute", "(", "<STR_LIT>", "short-call", "<STR_LIT>", ")", ")", "UseLongCalls", "=", "false", ";", "}", "if", "(", "UseLongCalls", ")", "Callee", "=", "Subtarget", ".", "hasSym32", "(", ")", "?", "getAddrNonPIC", "(", "N", ",", "SDLoc", "(", "N", ")", ",", "Ty", ",", "DAG", ")", ":", "getAddrNonPICSym64", "(", "N", ",", "SDLoc", "(", "N", ")", ",", "Ty", ",", "DAG", ")", ";", "}", "}", "if", "(", "GlobalAddressSDNode", "", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "{", "if", "(", "IsPIC", ")", "{", "const", "GlobalValue", "*", "Val", "=", "G", "->", "getGlobal", "(", ")", ";", "InternalLinkage", "=", "Val", "->", "hasInternalLinkage", "(", ")", ";", "if", "(", "InternalLinkage", ")", "Callee", "=", "getAddrLocal", "(", "G", ",", "DL", ",", "Ty", ",", "DAG", ",", "ABI", ".", "IsN32", "(", ")", "\|\|", "ABI", ".", "IsN64", "(", ")", ")", ";", "else", "if", "(", "Subtarget", ".", "useXGOT", "(", ")", ")", "{", "Callee", "=", "getAddrGlobalLargeGOT", "(", "G", ",", "DL", ",", "Ty", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "Chain", ",", "FuncInfo", "->", "callPtrInfo", "(", "Val", ")", ")", ";", "IsCallReloc", "=", "true" ]
GCC	visium	MD	stmt_completion	Virtual ISA	613,979	[ "(", "match_dup", "<NUM_LIT>", ")", ")", ")" ]	[ "(", "define_insn_and_split", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "I", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ashiftrt", ":", "I", "(", "match_operand", ":", "I", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "ashiftrt", ":", "I", "(", "match_dup", "<NUM_LIT>", ")" ]
LLVM	ARM	CPP	stmt_completion	CPU	613,980	[ "(", ")", ",", "OrigBB", ",", "CompareMBBNumbers", ")", ";" ]	[ "MF", "->", "insert", "(", "MBBI", ",", "NewBB", ")", ";", "NewBB", "->", "splice", "(", "NewBB", "->", "end", "(", ")", ",", "OrigBB", ",", "MI", ",", "OrigBB", "->", "end", "(", ")", ")", ";", "unsigned", "Opc", "=", "isThumb", "?", "(", "isThumb2", "?", "ARM", "::", "t2B", ":", "ARM", "::", "tB", ")", ":", "ARM", "::", "B", ";", "if", "(", "!", "isThumb", ")", "BuildMI", "(", "OrigBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "NewBB", ")", ";", "else", "BuildMI", "(", "OrigBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "NewBB", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "++", "NumSplit", ";", "NewBB", "->", "transferSuccessors", "(", "OrigBB", ")", ";", "OrigBB", "->", "addSuccessor", "(", "NewBB", ")", ";", "MF", "->", "RenumberBlocks", "(", "NewBB", ")", ";", "BBInfo", ".", "insert", "(", "BBInfo", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "BasicBlockInfo", "(", ")", ")", ";", "water_iterator", "IP", "=", "std", "::", "lower_bound", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end" ]
LLVM	X86	TD	stmt_completion	CPU	613,981	[ "]", ";" ]	[ "def", "ICXWriteResGroup4", ":", "SchedWriteRes", "<", "[", "ICXPort6", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>" ]
LLVM	Hexagon	TD	stmt_completion	DSP	613,982	[ ">", "Rx32", ";" ]	[ "class", "Enc_784502", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Pv4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pv4", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Os8", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Os8", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>" ]
LLVM	Mips	CPP	code_generation	CPU	613,983	[ "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "", ">", "MipsTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "EVT", "VT", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "case", "'", "d", "'", ":", "case", "'", "y", "'", ":", "case", "'", "r", "'", ":", "if", "(", "VT", "==", "MVT", "::", "i32", "\|\|", "VT", "==", "MVT", "::", "i16", "\|\|", "VT", "==", "MVT", "::", "i8", ")", "{", "if", "(", "Subtarget", "->", "inMips16Mode", "(", ")", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "Mips", "::", "CPU16RegsRegClass", ")", ";", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "Mips", "::", "CPURegsRegClass", ")", ";", "}", "if", "(", "VT", "==", "MVT", "::", "i64", "&&", "!", "HasMips64", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "Mips", "::", "CPURegsRegClass", ")", ";", "if", "(", "VT", "==", "MVT", "::", "i64", "&&", "HasMips64", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "Mips", "::", "CPU64RegsRegClass", ")", ";", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "u", ",", "static_cast", "<", "const", "TargetRegisterClass", "", ">", "(", "<NUM_LIT>", ")", ")", ";", "case", "'", "f", "'", ":", "if", "(", "VT", "==", "MVT", "::", "f32", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "Mips", "::", "FGR32RegClass", ")", ";", "if", "(", "(", "VT", "==", "MVT", "::", "f64", ")", "&&", "(", "!", "Subtarget", "->", "isSingleFloat", "(", ")", ")", ")", "{", "if", "(", "Subtarget", "->", "isFP64bit", "(", ")", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "Mips", "::", "FGR64RegClass", ")", ";", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "Mips", "::", "AFGR64RegClass", ")", ";", "}", "break", ";", "case", "'", "c", "'", ":", "if", "(", "VT", "==", "MVT", "::", "i32", ")", "return", "std", "::", "make_pair", "(", "(", "unsigned", ")", "Mips", "::", "T9", ",", "&", "Mips", "::", "CPURegsRegClass", ")", ";", "assert", "(", "VT", "==", "MVT", "::", "i64", "&&", "<STR_LIT>", "Unexpected type.", "<STR_LIT>", ")", ";", "return", "std", "::", "make_pair", "(", "(", "unsigned", ")", "Mips", "::", "T9_64", ",", "&", "Mips", "::", "CPU64RegsRegClass", ")", ";", "case", "'", "l", "'", ":", "if", "(", "VT", "==", "MVT", "::", "i32", ")", "return", "std", "::", "make_pair", "(", "(", "unsigned", ")", "Mips", "::", "LO", ",", "&", "Mips", "::", "HILORegClass", ")", ";", "return", "std", "::", "make_pair", "(", "(", "unsigned", ")", "Mips", "::", "LO64", ",", "&", "Mips", "::", "HILO64RegClass", ")", ";", "case", "'", "x", "'", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "u", ",", "static_cast", "<", "const", "TargetRegisterClass", "*", ">", "(", "<NUM_LIT>", ")", ")", ";", "}", "}", "return", "TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "Constraint", ",", "VT", ")", ";", "}" ]	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]
GCC	i386	MD	next_suggestion	CPU	613,984	[ "(", "unspec", ":", "STORENT_MODE" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "STORENT_MODE", "<NUM_LIT>", "<STR_LIT>", ")" ]
GCC	loongarch	CPP	code_generation	CPU	613,985	[ "static", "void", "loongarch_adjust_block_mem", "(", "rtx", "mem", ",", "HOST_WIDE_INT", "length", ",", "rtx", "", "loop_reg", ",", "rtx", "", "loop_mem", ")", "{", "", "loop_reg", "=", "copy_addr_to_reg", "(", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ")", ";", "", "loop_mem", "=", "change_address", "(", "mem", ",", "BLKmode", ",", "", "loop_reg", ")", ";", "set_mem_align", "(", "", "loop_mem", ",", "MIN", "(", "MEM_ALIGN", "(", "mem", ")", ",", "length", "*", "BITS_PER_UNIT", ")", ")", ";", "}" ]	[ "Helper", "function", "for", "doing", "a", "loop-based", "block", "operation", "on", "memory", "reference", "MEM", ".", "Each", "iteration", "of", "the", "loop", "will", "operate", "on", "LENGTH", "bytes", "of", "MEM", ".", "Create", "a", "new", "base", "register", "for", "use", "within", "the", "loop", "and", "point", "it", "to", "the", "start", "of", "MEM", ".", "Create", "a", "new", "memory", "reference", "that", "uses", "this", "register", ".", "Store", "them", "in", "", "LOOP_REG", "and", "", "LOOP_MEM", "respectively", "." ]
GCC	arm	CPP	next_suggestion	CPU	613,986	[ "}" ]	[ "_", "_", "arm_vminvq_s32", "(", "int32_t", "_", "_", "a", ",", "int32x4_t", "_", "_", "b", ")", "{", "return", "_", "_", "builtin_mve_vminvq_sv4si", "(", "_", "_", "a", ",", "_", "_", "b", ")", ";" ]
GCC	powerpcspe	CPP	stmt_completion	CPU	613,987	[ "&&", "inner_mode", "==", "SFmode", ")", "{" ]	[ "if", "(", "TARGET_DIRECT_MOVE_64BIT", "&&", "!", "reload_in_progress", "&&", "!", "reload_completed", "&&", "!", "lra_in_progress", "&&", "(", "!", "SUBREG_P", "(", "dest", ")", "\|\|", "!", "sf_subreg_operand", "(", "dest", ",", "mode", ")", ")", "&&", "SUBREG_P", "(", "source", ")", "&&", "sf_subreg_operand", "(", "source", ",", "mode", ")", ")", "{", "rtx", "inner_source", "=", "SUBREG_REG", "(", "source", ")", ";", "machine_mode", "inner_mode", "=", "GET_MODE", "(", "inner_source", ")", ";", "if", "(", "mode", "==", "SImode" ]
GCC	sh	CPP	program_repair	CPU	613,988	[ "<FIXS>", "ready_reorder", "(", "rtx_insn", "", "", "ready", ",", "int", "nready", ")", "<FIXE>", "<FIXS>", "qsort", "(", "ready", ",", "nready", ",", "sizeof", "(", "rtx_insn", "*", ")", ",", "rank_for_reorder", ")", ";", "<FIXE>" ]	[ "static", "void", "<BUGS>", "ready_reorder", "(", "rtx", "*", "ready", ",", "int", "nready", ")", "<BUGE>", "{", "if", "(", "nready", "==", "<NUM_LIT>", ")", "swap_reorder", "(", "ready", ",", "nready", ")", ";", "else", "if", "(", "nready", ">", "<NUM_LIT>", ")", "<BUGS>", "qsort", "(", "ready", ",", "nready", ",", "sizeof", "(", "rtx", ")", ",", "rank_for_reorder", ")", ";", "<BUGE>", "}" ]
LLVM	MSP430	CPP	stmt_completion	MPU	613,989	[ "Expr", ")", ";" ]	[ "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "Ctx", ")", ";", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown target flag on GV operand", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "break", ";", "}", "if", "(", "!", "MO", ".", "isJTI", "(", ")", "&&", "MO", ".", "getOffset", "(", ")", ")", "Expr", "=", "MCBinaryExpr", "::", "createAdd", "(", "Expr", ",", "MCConstantExpr", "::", "create", "(", "MO", ".", "getOffset", "(", ")", ",", "Ctx", ")", ",", "Ctx", ")", ";", "return", "MCOperand", "::", "createExpr", "(" ]
GCC	arm	MD	next_suggestion	CPU	613,990	[ "<STR_LIT>" ]	[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "ashiftrt", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	613,991	[ "Mode", ";" ]	[ "static", "SIModeRegisterDefaults", "getDefaultForCallingConv", "(", "CallingConv", "::", "ID", "CC", ")", "{", "const", "bool", "IsCompute", "=", "AMDGPU", "::", "isCompute", "(", "CC", ")", ";", "SIModeRegisterDefaults", "Mode", ";", "Mode", ".", "IEEE", "=", "IsCompute", ";", "return" ]
LLVM	Hexagon	TD	next_suggestion	DSP	613,992	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	613,993	[ "ImplicitOp", ".", "setImplicit", "(", ")", ";" ]	[ "MachineFunction", "&", "MF", "=", "", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetRegisterClass", "", "RC", ";", "if", "(", "AllowSP", ")", "{", "RC", "=", "Opc", "!=", "X86", "::", "LEA32r", "?", "&", "X86", "::", "GR64RegClass", ":", "&", "X86", "::", "GR32RegClass", ";", "}", "else", "{", "RC", "=", "Opc", "!=", "X86", "::", "LEA32r", "?", "&", "X86", "::", "GR64_NOSPRegClass", ":", "&", "X86", "::", "GR32_NOSPRegClass", ";", "}", "Register", "SrcReg", "=", "Src", ".", "getReg", "(", ")", ";", "isKill", "=", "MI", ".", "killsRegister", "(", "SrcReg", ",", "nullptr", ")", ";", "if", "(", "Opc", "!=", "X86", "::", "LEA64_32r", ")", "{", "NewSrc", "=", "SrcReg", ";", "assert", "(", "!", "Src", ".", "isUndef", "(", ")", "&&", "<STR_LIT>", "Undef op doesn't need optimization", "<STR_LIT>", ")", ";", "if", "(", "NewSrc", ".", "isVirtual", "(", ")", "&&", "!", "MF", ".", "getRegInfo", "(", ")", ".", "constrainRegClass", "(", "NewSrc", ",", "RC", ")", ")", "return", "false", ";", "return", "true", ";", "}", "if", "(", "SrcReg", ".", "isPhysical", "(", ")", ")", "{", "ImplicitOp", "=", "Src", ";" ]
GCC	arm	CPP	stmt_completion	CPU	613,994	[ "p", ")", ";" ]	[ "_", "_", "arm_vldrbq_z_u32", "(", "uint8_t", "const", "", "_", "_", "base", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "builtin_mve_vldrbq_z_uv4si", "(", "(", "_", "_", "builtin_neon_qi", "", ")", "_", "_", "base", ",", "_", "_" ]
LLVM	R600	CPP	stmt_completion	GPU	613,995	[ "(", "MF", ")", ";" ]	[ "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "Op", "->", "getVTList", "(", ")", ",", "LoadNode", "->", "getChain", "(", ")", ",", "Ptr", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "LoadNode", "->", "getAddressSpace", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "VT", ".", "isVector", "(", ")", ")", "{", "SDValue", "MergedValues", "[", "<NUM_LIT>", "]", "=", "{", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ",", "Chain", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "MergedValues", ",", "DL", ")", ";", "}", "int", "ConstantBlock", "=", "ConstantAddressBlock", "(", "LoadNode", "->", "getAddressSpace", "(", ")", ")", ";", "if", "(", "ConstantBlock", ">", "-", "<NUM_LIT>", "&&", "(", "(", "LoadNode", "->", "getExtensionType", "(", ")", "==", "ISD", "::", "NON_EXTLOAD", ")", "\|\|", "(", "LoadNode", "->", "getExtensionType", "(", ")", "==", "ISD", "::", "ZEXTLOAD", ")", ")", ")", "{", "SDValue", "Result", ";", "if", "(", "isa", "<", "ConstantExpr", ">", "(", "LoadNode", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ")", "\|\|", "isa", "<", "Constant", ">", "(", "LoadNode", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ")", "\|\|", "isa", "<", "ConstantSDNode", ">", "(", "Ptr", ")", ")", "{", "SDValue", "Slots", "[", "<NUM_LIT>", "]", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "SDValue", "NewPtr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "Ptr", ".", "getValueType", "(", ")", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", "", "i", "+", "ConstantBlock", "", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ")", ";", "Slots", "[", "i", "]", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "i32", ",", "NewPtr", ")", ";", "}", "EVT", "NewVT", "=", "MVT", "::", "v4i32", ";", "unsigned", "NumElements", "=", "<NUM_LIT>", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "{", "NewVT", "=", "VT", ";", "NumElements", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "}", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_VECTOR", ",", "DL", ",", "NewVT", ",", "makeArrayRef", "(", "Slots", ",", "NumElements", ")", ")", ";", "}", "else", "{", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v4i32", ",", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "DL", ",", "MVT", "::", "i32", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ")", ",", "DAG", ".", "getConstant", "(", "LoadNode", "->", "getAddressSpace", "(", ")", "-", "<STR_LIT>", "::", "<STR_LIT>", ",", "MVT", "::", "i32", ")", ")", ";", "}", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "{", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "DL", ",", "MVT", "::", "i32", ",", "Result", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ")", ";", "}", "SDValue", "MergedValues", "[", "<NUM_LIT>", "]", "=", "{", "Result", ",", "Chain", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "MergedValues", ",", "DL", ")", ";", "}", "if", "(", "LoadNode", "->", "getExtensionType", "(", ")", "==", "ISD", "::", "SEXTLOAD", ")", "{", "EVT", "MemVT", "=", "LoadNode", "->", "getMemoryVT", "(", ")", ";", "assert", "(", "!", "MemVT", ".", "isVector", "(", ")", "&&", "(", "MemVT", "==", "MVT", "::", "i16", "\|\|", "MemVT", "==", "MVT", "::", "i8", ")", ")", ";", "SDValue", "ShiftAmount", "=", "DAG", ".", "getConstant", "(", "VT", ".", "getSizeInBits", "(", ")", "-", "MemVT", ".", "getSizeInBits", "(", ")", ",", "MVT", "::", "i32", ")", ";", "SDValue", "NewLoad", "=", "DAG", ".", "getExtLoad", "(", "ISD", "::", "EXTLOAD", ",", "DL", ",", "VT", ",", "Chain", ",", "Ptr", ",", "LoadNode", "->", "getPointerInfo", "(", ")", ",", "MemVT", ",", "LoadNode", "->", "isVolatile", "(", ")", ",", "LoadNode", "->", "isNonTemporal", "(", ")", ",", "LoadNode", "->", "getAlignment", "(", ")", ")", ";", "SDValue", "Shl", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SHL", ",", "DL", ",", "VT", ",", "NewLoad", ",", "ShiftAmount", ")", ";", "SDValue", "Sra", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRA", ",", "DL", ",", "VT", ",", "Shl", ",", "ShiftAmount", ")", ";", "SDValue", "MergedValues", "[", "<NUM_LIT>", "]", "=", "{", "Sra", ",", "Chain", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "MergedValues", ",", "DL", ")", ";", "}", "if", "(", "LoadNode", "->", "getAddressSpace", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "return", "SDValue", "(", ")", ";", "}", "const", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "AMDGPUFrameLowering", "", "TFL", "=", "static_cast", "<", "const", "AMDGPUFrameLowering", "", ">", "(", "getTargetMachine", "(", ")", ".", "getFrameLowering", "(", ")", ")", ";", "unsigned", "StackWidth", "=", "TFL", "->", "getStackWidth" ]
LLVM	AAP	CPP	code_generation	MPU	613,996	[ "MCSymbol", "*", "AAPMCInstLower", "::", "GetExternalSymbolSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown target flag on GV operand", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "break", ";", "}", "return", "Printer", ".", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "}" ]	[ "Return", "the", "MCSymbol", "for", "the", "specified", "ExternalSymbol", "." ]
GCC	aarch64	MD	next_suggestion	CPU	613,997	[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]	[ "(", "define_memory_constraint", "<STR_LIT>", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]
LLVM	AArch64	CPP	next_suggestion	CPU	613,998	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "getUsefulBitsFromAndWithImmediate", "(", "SDValue", "(", "UserNode", ",", "<NUM_LIT>", ")", ",", "UsefulBits", ",", "Depth", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "getUsefulBitsFromUBFM", "(", "SDValue", "(", "UserNode", ",", "<NUM_LIT>", ")", ",", "UsefulBits", ",", "Depth", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	613,999	[ "return", "true", ";" ]	[ "if", "(", "!", "Before", ")", "++", "MI", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "VmemSIMDCacheInvalidateOpc", ")", ")", ";", "if", "(", "!", "Before", ")", "--", "MI", ";" ]

LLVM

BPF

CPP

next_suggestion

Virtual ISA

613,900

[ "}" ]

[ "}", "if", "(", "!", "isLoadInst", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "continue", ";", "if", "(", "SkipInsts", ".", "find", "(", "&", "MI", ")", "!=", "SkipInsts", ".", "end", "(", ")", ")", "continue", ";", "if", "(", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "||", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "||", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "continue", ";", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "DefInst", "=", "MRI", "->", "getUniqueVRegDef", "(", "SrcReg", ")", ";", "if", "(", "!", "DefInst", ")", "continue", ";", "if", "(", "DefInst", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "continue", ";", "const", "MachineOperand", "&", "MO", "=", "DefInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "MO", ".", "isGlobal", "(", ")", ")", "continue", ";", "const", "GlobalValue", "*", "GVal", "=", "MO", ".", "getGlobal", "(", ")", ";", "auto", "*", "GVar", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GVal", ")", ";", "if", "(", "!", "GVar", ")", "continue", ";", "bool", "IsAma", "=", "false", ";", "if", "(", "GVar", "->", "hasAttribute", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "IsAma", "=", "true", ";", "else", "if", "(", "!", "GVar", "->", "hasAttribute", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "continue", ";", "processCandidate", "(", "MRI", ",", "MBB", ",", "MI", ",", "SrcReg", ",", "DstReg", ",", "GVal", ",", "IsAma", ")", ";", "ToErase", "=", "&", "MI", ";", "Changed", "=", "true", ";", "}" ]

LLVM

Hexagon

TD

next_suggestion

DSP

613,901

[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

[ "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

613,902

[ ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";" ]

[ "return", "DAG", ".", "getBitcast", "(", "MVT", "::", "v8i64", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v16i32", ",", "DAG", ".", "getBitcast", "(", "MVT", "::", "v16i32", ",", "V1", ")", ",", "getV4X86ShuffleImm8ForMask", "(", "PSHUFDMask", ",", "DL", ",", "DAG", ")", ")", ")", ";", "}", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Repeated256Mask", ";", "if", "(", "is256BitLaneRepeatedShuffleMask", "(", "MVT", "::", "v8i64", ",", "Mask", ",", "Repeated256Mask", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v8i64", ",", "V1", ",", "getV4X86ShuffleImm8ForMask", "(", "Repeated256Mask", ",", "DL", ",", "DAG", ")", ")", ";", "}", "if", "(", "SDValue", "Shuf128", "=", "lowerV4X128Shuffle", "(", "DL", ",", "MVT", "::", "v8i64", ",", "Mask", ",", "Zeroable", ",", "V1", ",", "V2", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shuf128", ";", "if", "(", "SDValue", "Shift", "=", "lowerShuffleAsShift", "(", "DL", ",", "MVT", "::", "v8i64", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "SDValue", "Rotate", "=", "lowerShuffleAsRotate", "(", "DL", ",", "MVT", "::", "v8i64", ",", "V1", ",", "V2", ",", "Mask" ]

GCC

loongarch

CPP

stmt_completion

CPU

613,903

[ "<NUM_LIT>", ",", "(", "v16i16", ")", "_", "<NUM_LIT>", ",", "(", "v16i16", ")", "_", "<NUM_LIT>", ")", ";" ]

[ "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_lasx_xvmadd_h", "(", "(", "v16i16", ")", "_" ]

LLVM

X86

CPP

next_suggestion

CPU

613,904

[ "return", "M", ".", "getFunction", "(", "<STR_LIT>", "__security_check_cookie", "<STR_LIT>", ")", ";" ]

[ "Value", "*", "X86TargetLowering", "::", "getSSPStackGuardCheck", "(", "const", "Module", "&", "M", ")", "const", "{", "if", "(", "Subtarget", ".", "getTargetTriple", "(", ")", ".", "isWindowsMSVCEnvironment", "(", ")", "||", "Subtarget", ".", "getTargetTriple", "(", ")", ".", "isWindowsItaniumEnvironment", "(", ")", ")", "{" ]

LLVM

AMDGPU

TD

next_suggestion

GPU

613,905

[ "}" ]

[ "class", "VGPRImm", "<", "dag", "frag", ">", ":", "PatLeaf", "<", "frag", ",", "[", "{", "if", "(", "Subtarget", "-", ">", "getGeneration", "(", ")", "<", "AMDGPUSubtarget", ":", ":", "SOUTHERN_ISLANDS", ")", "{", "return", "false", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

613,906

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_addsat", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_61830035", ",", "TypeALU32_3op", ">", ",", "Enc_5ab2be", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

rs6000

MD

next_suggestion

CPU

613,907

[ "(", "mem", ":", "SF", "(", "plus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

AMDGPU

CPP

program_repair

GPU

613,908

[ "<FIXS>", "assert", "(", "OpNo", "Desc", ".", "NumOperands", ")", ";", "<FIXE>" ]

[ "}", "bool", "isSISrcInlinableOperand", "(", "const", "MCInstrDesc", "&", "Desc", ",", "unsigned", "OpNo", ")", "{", "<BUGS>", "assert", "(", "OpNo", "<=", "Desc", ".", "NumOperands", ")", ";", "<BUGE>", "unsigned", "OpType", "=", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "OperandType", ";", "return", "OpType", ">=", "AMDGPU", "::", "OPERAND_REG_INLINE_C_FIRST", "&&", "OpType", "<=", "AMDGPU", "::", "OPERAND_REG_INLINE_C_LAST", ";" ]

LLVM

AVR

CPP

code_generation

MPU

613,909

[ "unsigned", "AVRInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "}", "default", ":", "break", ";", "}", "return", "<NUM_LIT>", ";", "}" ]

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "the", "FrameIndex", "of", "the", "loaded", "stack", "slot", "." ]

GCC

rx

CPP

code_generation

CPU

613,910

[ "inline", "set_of_reg", "rx_find_set_of_reg", "(", "rtx", "reg", ",", "rtx_insn", "*", "insn", ",", "F", "stepfunc", ",", "bool", "ignore_reg_reg_copies", "=", "false", ")", "{", "set_of_reg", "result", ";", "result", ".", "insn", "=", "insn", ";", "result", ".", "set_rtx", "=", "NULL_RTX", ";", "result", ".", "set_src", "=", "NULL_RTX", ";", "if", "(", "!", "REG_P", "(", "reg", ")", "||", "insn", "==", "NULL_RTX", ")", "return", "result", ";", "for", "(", "rtx_insn", "*", "i", "=", "stepfunc", "(", "insn", ")", ";", "i", "!=", "NULL_RTX", ";", "i", "=", "stepfunc", "(", "i", ")", ")", "{", "if", "(", "BARRIER_P", "(", "i", ")", ")", "break", ";", "if", "(", "!", "INSN_P", "(", "i", ")", "||", "DEBUG_INSN_P", "(", "i", ")", ")", "continue", ";", "if", "(", "reg_set_p", "(", "reg", ",", "i", ")", ")", "{", "if", "(", "CALL_P", "(", "i", ")", ")", "break", ";", "result", ".", "insn", "=", "i", ";", "result", ".", "set_rtx", "=", "set_of", "(", "reg", ",", "i", ")", ";", "if", "(", "result", ".", "set_rtx", "==", "NULL_RTX", "||", "GET_CODE", "(", "result", ".", "set_rtx", ")", "!=", "SET", ")", "break", ";", "result", ".", "set_src", "=", "XEXP", "(", "result", ".", "set_rtx", ",", "<NUM_LIT>", ")", ";", "if", "(", "ignore_reg_reg_copies", "&&", "REG_P", "(", "result", ".", "set_src", ")", ")", "{", "reg", "=", "result", ".", "set_src", ";", "continue", ";", "}", "if", "(", "ignore_reg_reg_copies", "&&", "SUBREG_P", "(", "result", ".", "set_src", ")", "&&", "REG_P", "(", "SUBREG_REG", "(", "result", ".", "set_src", ")", ")", ")", "{", "reg", "=", "SUBREG_REG", "(", "result", ".", "set_src", ")", ";", "continue", ";", "}", "break", ";", "}", "}", "if", "(", "result", ".", "set_src", "!=", "NULL", "&&", "result", ".", "set_rtx", "==", "NULL", ")", "result", ".", "set_src", "=", "NULL", ";", "return", "result", ";", "}" ]

[ "FIXME", ":", "Copy-pasta", "from", "SH", ".", "Move", "to", "rtl.h", ".", "Given", "a", "reg", "rtx", "and", "a", "start", "insn", ",", "try", "to", "find", "the", "insn", "that", "sets", "the", "specified", "reg", "by", "using", "the", "specified", "insn", "stepping", "function", ",", "such", "as", "'prev_nonnote_nondebug_insn_bb", "'", ".", "When", "the", "insn", "is", "found", ",", "try", "to", "extract", "the", "rtx", "of", "the", "reg", "set", "." ]

LLVM

CSKY

CPP

next_suggestion

CPU

613,911

[ "}" ]

[ "void", "setGlobalBaseReg", "(", "Register", "Reg", ")", "{", "GlobalBaseReg", "=", "Reg", ";" ]

LLVM

XCore

CPP

next_suggestion

MPU

613,912

[ "MI", "=", "BeforeI", ";" ]

[ "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "bool", "AtStart", "=", "MI", "==", "MBB", ".", "begin", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "BeforeI", "=", "MI", ";", "if", "(", "!", "AtStart", ")", "--", "BeforeI", ";", "for", "(", "const", "CalleeSavedInfo", "&", "CSR", ":", "CSI", ")", "{", "Register", "Reg", "=", "CSR", ".", "getReg", "(", ")", ";", "assert", "(", "Reg", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "!", "(", "Reg", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "hasFP", "(", "*", "MF", ")", ")", "&&", "<STR_LIT>", "LR & FP are always handled in emitEpilogue", "<STR_LIT>", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "TII", ".", "loadRegFromStackSlot", "(", "MBB", ",", "MI", ",", "Reg", ",", "CSR", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ",", "Register", "(", ")", ")", ";", "assert", "(", "MI", "!=", "MBB", ".", "begin", "(", ")", "&&", "<STR_LIT>", "loadRegFromStackSlot didn't insert any code!", "<STR_LIT>", ")", ";", "if", "(", "AtStart", ")", "MI", "=", "MBB", ".", "begin", "(", ")", ";", "else", "{" ]

GCC

rs6000

CPP

program_repair

CPU

613,913

[ "<FIXS>", "return", "gen_rtx_PARALLEL", "(", "mode", ",", "gen_rtvec_v", "(", "k", ",", "rtlvec", ")", ")", ";", "}", "<FIXE>" ]

[ "k", "==", "<NUM_LIT>", "?", "const0_rtx", ":", "GEN_INT", "(", "k", "*", "<NUM_LIT>", ")", ")", ";", "<BUGS>", "return", "gen_rtx_PARALLEL", "(", "BLKmode", ",", "gen_rtvec_v", "(", "k", ",", "rtlvec", ")", ")", ";", "}", "<BUGE>", "return", "NULL_RTX", ";", "}" ]

GCC

powerpcspe

MD

next_suggestion

CPU

613,914

[ "<STR_LIT>", ")" ]

[ "(", "neg", ":", "FMA_F", "(", "match_operand", ":", "FMA_F", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>" ]

GCC

arm

CPP

stmt_completion

CPU

613,915

[ "_", "_", "b", ")", ";" ]

[ "_", "_", "arm_vqdmulhq_s8", "(", "int8x16_t", "_", "_", "a", ",", "int8x16_t", "_", "_", "b", ")", "{", "return", "_", "_", "builtin_mve_vqdmulhq_sv16qi", "(", "_", "_", "a", "," ]

LLVM

Hexagon

TD

next_suggestion

DSP

613,916

[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

[ "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

LLVM

X86

CPP

program_repair

CPU

613,917

[ "<FIXS>", "case", "MVT", "::", "f32", ":", "Opc", "=", "X86", "::", "ADDSSrr", ";", "break", ";", "case", "MVT", "::", "f64", ":", "Opc", "=", "X86ScalarSSE", "?", "X86", "::", "ADDSDrr", ":", "X86", "::", "FpADD", ";", "break", ";", "<FIXE>" ]

[ "case", "MVT", "::", "i8", ":", "Opc", "=", "X86", "::", "ADD8rr", ";", "break", ";", "case", "MVT", "::", "i16", ":", "Opc", "=", "X86", "::", "ADD16rr", ";", "break", ";", "case", "MVT", "::", "i32", ":", "Opc", "=", "X86", "::", "ADD32rr", ";", "break", ";", "<BUGS>", "case", "MVT", "::", "f64", ":", "Opc", "=", "X86", "::", "FpADD", ";", "break", ";", "<BUGE>", "}", "if", "(", "getRegPressure", "(", "Op0", ")", ">", "getRegPressure", "(", "Op1", ")", ")", "{" ]

LLVM

Hexagon

TD

stmt_completion

DSP

613,918

[ ";" ]

[ "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>" ]

LLVM

AArch64

CPP

next_suggestion

CPU

613,919

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]

GCC

arm

MD

stmt_completion

CPU

613,920

[ ")", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

GCC

avr

CPP

stmt_completion

MPU

613,921

[ ",", "g", "->", "arg", ",", "f_ginv", ".", "cost", ")", ";" ]

[ "x", "=", "avr_map", "(", "ginv", ",", "x", ")", ";", "if", "(", "x", ">", "<NUM_LIT>", ")", "return", "f_ginv", ";", "}", "f_ginv", ".", "map", "=", "(", "f_ginv", ".", "map", "<<", "<NUM_LIT>", ")", "+", "x", ";", "}", "if", "(", "avr_map_metric", "(", "f_ginv", ".", "map", ",", "MAP_NONFIXED_0_7", ")", "==", "<NUM_LIT>", ")", "f_ginv", ".", "cost", "=", "<NUM_LIT>", "+", "(", "val_used_p", "&&", "!", "val_const_p", ")", ";", "else", "{", "rtx", "xop", "[", "<NUM_LIT>", "]", ";", "xop", "[", "<NUM_LIT>", "]", "=", "all_regs_rtx", "[", "REG_24", "]", ";", "xop", "[", "<NUM_LIT>", "]", "=", "gen_int_mode", "(", "f_ginv", ".", "map", ",", "SImode", ")", ";", "xop", "[", "<NUM_LIT>", "]", "=", "all_regs_rtx", "[", "REG_25", "]", ";", "xop", "[", "<NUM_LIT>", "]", "=", "val_used_p", "?", "xop", "[", "<NUM_LIT>", "]", ":", "const0_rtx", ";", "avr_out_insert_bits", "(", "xop", ",", "&", "f_ginv", ".", "cost", ")", ";", "f_ginv", ".", "cost", "+=", "val_const_p", "&&", "val_used_p", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "}", "f_ginv", ".", "cost", "+=", "g", "->", "cost", ";", "if", "(", "avr_log", ".", "builtin", ")", "avr_edump", "(", "<STR_LIT>", " %s%d=%d", "<STR_LIT>", ",", "g", "->", "str" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

613,922

[ "}" ]

[ "class", "VpuInst_PACK", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "RegisterClass", "Rdst", ",", "RegisterClass", "Rsrc", ",", "string", "asmstr", ",", "Operand", "Pred", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "VpuInst_UnarySw", "<", "opc", ",", "Rdst", ",", "Rsrc", ",", "asmstr", ",", "Pred", ",", "pattern", ">", "{", "let", "SrcB", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sw", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

GCC

i386

CPP

stmt_completion

CPU

613,923

[ "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m256", "_", "_", "A", ",", "_", "_", "m256", "_", "_", "B", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m256", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_maskz_andnot_ps", "(" ]

GCC

i386

MD

stmt_completion

CPU

613,924

[ ")" ]

[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>" ]

LLVM

ARM

CPP

stmt_completion

CPU

613,925

[ ")", "==", "<NUM_LIT>", ";" ]

[ "static", "bool", "isVTBLMask", "(", "ArrayRef", "<", "int", ">", "M", ",", "EVT", "VT", ")", "{", "return", "VT", "==", "MVT", "::", "v8i8", "&&", "M", ".", "size", "(" ]

LLVM

Hexagon

TD

stmt_completion

DSP

613,926

[ "Pu4", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">" ]

GCC

powerpcspe

CPP

code_generation

CPU

613,927

[ "static", "bool", "rs6000_assemble_integer", "(", "rtx", "x", ",", "unsigned", "int", "size", ",", "int", "aligned_p", ")", "{", "if", "(", "RELOCATABLE_NEEDS_FIXUP", "&&", "size", "==", "<NUM_LIT>", "&&", "aligned_p", ")", "{", "static", "int", "recurse", "=", "<NUM_LIT>", ";", "if", "(", "DEFAULT_ABI", "==", "ABI_V4", "&&", "(", "TARGET_RELOCATABLE", "||", "flag_pic", ">", "<NUM_LIT>", ")", "&&", "in_section", "!=", "toc_section", "&&", "!", "recurse", "&&", "!", "CONST_SCALAR_INT_P", "(", "x", ")", "&&", "CONSTANT_P", "(", "x", ")", ")", "{", "char", "buf", "[", "<NUM_LIT>", "]", ";", "recurse", "=", "<NUM_LIT>", ";", "ASM_GENERATE_INTERNAL_LABEL", "(", "buf", ",", "<STR_LIT>", "LCP", "<STR_LIT>", ",", "fixuplabelno", ")", ";", "fixuplabelno", "++", ";", "ASM_OUTPUT_LABEL", "(", "asm_out_file", ",", "buf", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t.long\\t(", "<STR_LIT>", ")", ";", "output_addr_const", "(", "asm_out_file", ",", "x", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ")@fixup\\n", "<STR_LIT>", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t.section\\t\\\".fixup\\\",\\\"aw\\\"\\n", "<STR_LIT>", ")", ";", "ASM_OUTPUT_ALIGN", "(", "asm_out_file", ",", "<NUM_LIT>", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t.long\\t", "<STR_LIT>", ")", ";", "assemble_name", "(", "asm_out_file", ",", "buf", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\n\\t.previous\\n", "<STR_LIT>", ")", ";", "recurse", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "XSTR", "(", "x", ",", "<NUM_LIT>", ")", "[", "<NUM_LIT>", "]", "==", "'", ".", "'", "&&", "DEFAULT_ABI", "==", "ABI_AIX", ")", "{", "const", "char", "*", "name", "=", "XSTR", "(", "x", ",", "<NUM_LIT>", ")", ";", "while", "(", "*", "name", "==", "'", ".", "'", ")", "name", "++", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t.long\\t%s\\n", "<STR_LIT>", ",", "name", ")", ";", "return", "true", ";", "}", "}", "return", "default_assemble_integer", "(", "x", ",", "size", ",", "aligned_p", ")", ";", "}" ]

[ "Target", "hook", "for", "assembling", "integer", "objects", ".", "The", "powerpc", "version", "has", "to", "handle", "fixup", "entries", "for", "relocatable", "code", "if", "RELOCATABLE_NEEDS_FIXUP", "is", "defined", ".", "It", "also", "needs", "to", "handle", "DI-mode", "objects", "on", "64-bit", "targets", "." ]

LLVM

Hexagon

CPP

stmt_completion

DSP

613,928

[ "getReg", "(", ")", ";" ]

[ "if", "(", "UseI", "->", "isPHI", "(", ")", ")", "{", "assert", "(", "!", "UseI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", ")", ";", "unsigned", "DR", "=", "UseI", "->", "getOperand", "(", "<NUM_LIT>", ")", "." ]

LLVM

SystemZ

CPP

stmt_completion

CPU

613,929

[ "<NUM_LIT>", ")", ";" ]

[ "if", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "SUB", "&&", "(", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "C", ".", "Op0", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "C", ".", "Op1", ")", "||", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "C", ".", "Op1", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "C", ".", "Op0", ")", ")", ")", "{", "C", ".", "Op0", "=", "SDValue", "(", "N", "," ]

LLVM

R600

CPP

stmt_completion

GPU

613,930

[ ")", ";" ]

[ "bool", "hasBFM", "(", ")", "const", "{", "return", "hasBFE", "(" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

613,931

[ ")", ";" ]

[ "AMDGPUOperand", "&", "Op", "=", "(", "(", "AMDGPUOperand", "&", ")", "*", "Operands", "[", "i", "]", ")", ";", "if", "(", "Op", ".", "isSMEMOffset", "(", ")", ")", "return", "Op", ".", "getStartLoc", "(", ")", ";", "}", "return", "getLoc", "(" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

613,932

[ "}" ]

[ "if", "(", "Align", "<", "A", ".", "Align", ")", "std", "::", "swap", "(", "*", "this", ",", "A", ")", ";", "if", "(", "Offset", ">=", "A", ".", "Offset", "&&", "(", "Offset", "-", "A", ".", "Offset", ")", "%", "A", ".", "Align", "==", "<NUM_LIT>", ")", "{", "Min", "=", "adjustUp", "(", "std", "::", "max", "(", "Min", ",", "A", ".", "Min", ")", ",", "Align", ",", "Offset", ")", ";", "Max", "=", "adjustDown", "(", "std", "::", "min", "(", "Max", ",", "A", ".", "Max", ")", ",", "Align", ",", "Offset", ")", ";", "}", "else", "{", "Min", "=", "<NUM_LIT>", ";", "Max", "=", "-", "<NUM_LIT>", ";" ]

LLVM

X86

TD

next_suggestion

CPU

613,933

[ "}" ]

[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

613,934

[ ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>" ]

LLVM

TPC

TD

stmt_completion

Virtual ISA

613,935

[ "=", "<STR_LIT>", ";" ]

[ "let", "InOperandList", "=", "(", "ins", "SRF", ":", "$", "op1", ",", "SRF", ":", "$", "op2", ",", "SwitchSet", ":", "$", "sw", ",", "SRF", ":", "$", "income", ",", "SPred", ":", "$", "pred", ")", ";", "let", "Pattern", "=", "pattern", ";", "let", "Itinerary", "=", "IIC_ScalarOp", ";", "let", "isNotUsedInDisasm", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "dst", ";", "bits", "<", "<NUM_LIT>", ">", "op1", ";", "bits", "<", "<NUM_LIT>", ">", "op2", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "SrcA", "=", "op1", ";", "let", "SrcB", "=", "op2", ";", "let", "Switches", "=", "<NUM_LIT>", ";", "let", "Dest", "=", "dst", ";", "let", "HasImm", "=", "<NUM_LIT>", ";", "let", "OperandType", "=", "OpType", ".", "INT64", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";", "let", "Constraints" ]

LLVM

X86

CPP

next_suggestion

CPU

613,936

[ "Instruction", "*", "NewLoad", "=", "Builder", ".", "CreateAlignedLoad", "(", "NewBasePtr", ",", "LI", "->", "getAlignment", "(", ")", ")", ";" ]

[ "assert", "(", "(", "isa", "<", "LoadInst", ">", "(", "VecInst", ")", "||", "isa", "<", "ShuffleVectorInst", ">", "(", "VecInst", ")", ")", "&&", "<STR_LIT>", "Expected Load or Shuffle", "<STR_LIT>", ")", ";", "Type", "*", "VecTy", "=", "VecInst", "->", "getType", "(", ")", ";", "(", "void", ")", "VecTy", ";", "assert", "(", "VecTy", "->", "isVectorTy", "(", ")", "&&", "DL", ".", "getTypeSizeInBits", "(", "VecTy", ")", ">=", "DL", ".", "getTypeSizeInBits", "(", "SubVecTy", ")", "*", "NumSubVectors", "&&", "<STR_LIT>", "Invalid Inst-size!!!", "<STR_LIT>", ")", ";", "if", "(", "auto", "*", "SVI", "=", "dyn_cast", "<", "ShuffleVectorInst", ">", "(", "VecInst", ")", ")", "{", "Value", "*", "Op0", "=", "SVI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "Op1", "=", "SVI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumSubVectors", ";", "++", "i", ")", "DecomposedVectors", ".", "push_back", "(", "cast", "<", "ShuffleVectorInst", ">", "(", "Builder", ".", "CreateShuffleVector", "(", "Op0", ",", "Op1", ",", "createSequentialMask", "(", "Builder", ",", "Indices", "[", "i", "]", ",", "SubVecTy", "->", "getVectorNumElements", "(", ")", ",", "<NUM_LIT>", ")", ")", ")", ")", ";", "return", ";", "}", "LoadInst", "*", "LI", "=", "cast", "<", "LoadInst", ">", "(", "VecInst", ")", ";", "Type", "*", "VecBasePtrTy", "=", "SubVecTy", "->", "getPointerTo", "(", "LI", "->", "getPointerAddressSpace", "(", ")", ")", ";", "Value", "*", "VecBasePtr", "=", "Builder", ".", "CreateBitCast", "(", "LI", "->", "getPointerOperand", "(", ")", ",", "VecBasePtrTy", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumSubVectors", ";", "i", "++", ")", "{", "Value", "*", "NewBasePtr", "=", "Builder", ".", "CreateGEP", "(", "VecBasePtr", ",", "Builder", ".", "getInt32", "(", "i", ")", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

613,937

[ "let", "Constraints", "=", "<STR_LIT>", ";" ]

[ "def", "L4_loadalignh_ur", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Ryy32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Ryy32in", ",", "IntRegs", ":", "$", "Rt32", ",", "u2_0Imm", ":", "$", "Ii", ",", "u32_0Imm", ":", "$", "II", ")", ",", "<STR_LIT>", ",", "tc_a5d4aeec", ",", "TypeLD", ">", ",", "Enc_04c959", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseLongOffset", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isExtended", "=", "<NUM_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "DecoderNamespace", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

LLVM

AArch64

TD

program_repair

CPU

613,938

[ "<FIXS>", "let", "Requires", "=", "[", "{", "{", "AArch64", ":", ":", "FeaturePsUAO", "}", "}", "]", "in", "<FIXE>" ]

[ "}", "<BUGS>", "let", "Requires", "=", "[", "{", "{", "AArch64", ":", ":", "HasV8_2aOps", "}", "}", "]", "in", "<BUGE>", "def", ":", "RWSysReg", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

613,939

[ ";" ]

[ "def", "J2_loop1i", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "b30_2Imm", ":", "$", "Ii", ",", "u10_0Imm", ":", "$", "II", ")", ",", "<STR_LIT>", ",", "tc_a9d88b22", ",", "TypeCR", ">", ",", "Enc_4dc228", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "LC1", ",", "SA1", "]", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>" ]

GCC

nds32

CPP

next_suggestion

CPU

613,940

[ "}" ]

[ "else", "use_rtx", "=", "SET_SRC", "(", "PATTERN", "(", "consumer", ")", ")", ";", "break", ";", "case", "TYPE_MMU", ":", "if", "(", "GET_CODE", "(", "PATTERN", "(", "consumer", ")", ")", "==", "SET", ")", "use_rtx", "=", "SET_SRC", "(", "PATTERN", "(", "consumer", ")", ")", ";", "else", "return", "true", ";", "break", ";", "case", "TYPE_LOAD", ":", "case", "TYPE_STORE", ":", "use_rtx", "=", "extract_mem_rtx", "(", "consumer", ")", ";", "break", ";", "case", "TYPE_LOAD_MULTIPLE", ":", "case", "TYPE_STORE_MULTIPLE", ":", "use_rtx", "=", "extract_base_reg", "(", "consumer", ")", ";", "break", ";", "case", "TYPE_BRANCH", ":", "use_rtx", "=", "PATTERN", "(", "consumer", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "reg_overlap_p", "(", "def_reg", ",", "use_rtx", ")", ")", "return", "true", ";", "return", "false", ";" ]

LLVM

Sparc

CPP

stmt_completion

CPU

613,941

[ "<NUM_LIT>", ")", "return", ";" ]

[ "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", ";", "}", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int", "NumBytes", "=", "(", "int", ")", "MFI", "->", "getStackSize", "(", ")", ";", "if", "(", "NumBytes", "==" ]

GCC

rs6000

CPP

stmt_completion

CPU

613,942

[ ";" ]

[ "static", "rtx", "altivec_expand_vec_init_builtin", "(", "tree", "type", ",", "tree", "exp", ",", "rtx", "target", ")", "{", "machine_mode", "tmode", "=", "TYPE_MODE", "(", "type", ")", ";", "machine_mode", "inner_mode", "=", "GET_MODE_INNER", "(", "tmode", ")", ";", "int", "i", ",", "n_elt", "=", "GET_MODE_NUNITS", "(", "tmode", ")", ";", "gcc_assert", "(", "VECTOR_MODE_P", "(", "tmode", ")", ")", ";", "gcc_assert", "(", "n_elt", "==", "call_expr_nargs", "(", "exp", ")", ")", ";", "if", "(", "!", "target", "||", "!", "register_operand", "(", "target", ",", "tmode", ")", ")", "target", "=", "gen_reg_rtx", "(", "tmode", ")", ";", "if", "(", "n_elt", "==", "<NUM_LIT>", "&&", "GET_MODE_SIZE", "(", "tmode", ")", "==", "GET_MODE_SIZE", "(", "inner_mode", ")", ")", "{", "rtx", "x", "=", "expand_normal", "(", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ")", ";", "emit_move_insn", "(", "target", ",", "gen_lowpart", "(", "tmode", ",", "x", ")", ")", ";", "}", "else", "{", "rtvec", "v", "=", "rtvec_alloc", "(", "n_elt", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "n_elt", ";", "++", "i", ")", "{", "rtx", "x", "=", "expand_normal", "(", "CALL_EXPR_ARG", "(", "exp", ",", "i", ")", ")", ";", "RTVEC_ELT", "(", "v", ",", "i", ")", "=", "gen_lowpart", "(", "inner_mode", ",", "x", ")", ";", "}", "rs6000_expand_vector_init", "(", "target", ",", "gen_rtx_PARALLEL", "(", "tmode", ",", "v", ")", ")", ";", "}", "return", "target" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

613,943

[ "i", "]", ";" ]

[ "const", "SISubtarget", "&", "ST", "=", "MF", "->", "getSubtarget", "<", "SISubtarget", ">", "(", ")", ";", "const", "SIInstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "SuperReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "SpillToSMEM", "=", "spillSGPRToSMEM", "(", ")", ";", "if", "(", "SpillToSMEM", "&&", "OnlyToVGPR", ")", "return", "false", ";", "assert", "(", "SuperReg", "!=", "AMDGPU", "::", "M0", "&&", "<STR_LIT>", "m0 should never spill", "<STR_LIT>", ")", ";", "unsigned", "OffsetReg", "=", "AMDGPU", "::", "M0", ";", "unsigned", "M0CopyReg", "=", "AMDGPU", "::", "NoRegister", ";", "if", "(", "SpillToSMEM", ")", "{", "if", "(", "RS", "->", "isRegUsed", "(", "AMDGPU", "::", "M0", ")", ")", "{", "M0CopyReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SReg_32_XM0RegClass", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "COPY", ")", ",", "M0CopyReg", ")", ".", "addReg", "(", "AMDGPU", "::", "M0", ")", ";", "}", "}", "unsigned", "EltSize", "=", "<NUM_LIT>", ";", "unsigned", "ScalarLoadOp", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getPhysRegClass", "(", "SuperReg", ")", ";", "if", "(", "SpillToSMEM", "&&", "isSGPRClass", "(", "RC", ")", ")", "{", "std", "::", "tie", "(", "EltSize", ",", "ScalarLoadOp", ")", "=", "getSpillEltSize", "(", "getRegSizeInBits", "(", "*", "RC", ")", "/", "<NUM_LIT>", ",", "false", ")", ";", "}", "ArrayRef", "<", "int16_t", ">", "SplitParts", "=", "getRegSplitParts", "(", "RC", ",", "EltSize", ")", ";", "unsigned", "NumSubRegs", "=", "SplitParts", ".", "empty", "(", ")", "?", "<NUM_LIT>", ":", "SplitParts", ".", "size", "(", ")", ";", "int64_t", "FrOffset", "=", "FrameInfo", ".", "getObjectOffset", "(", "Index", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NumSubRegs", ";", "i", "<", "e", ";", "++", "i", ")", "{", "unsigned", "SubReg", "=", "NumSubRegs", "==", "<NUM_LIT>", "?", "SuperReg", ":", "getSubReg", "(", "SuperReg", ",", "SplitParts", "[", "i", "]", ")", ";", "if", "(", "SpillToSMEM", ")", "{", "unsigned", "Align", "=", "FrameInfo", ".", "getObjectAlignment", "(", "Index", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "Index", ",", "EltSize", "*", "i", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", ",", "EltSize", ",", "MinAlign", "(", "Align", ",", "EltSize", "*", "i", ")", ")", ";", "int64_t", "Offset", "=", "(", "ST", ".", "getWavefrontSize", "(", ")", "*", "FrOffset", ")", "+", "(", "EltSize", "*", "i", ")", ";", "if", "(", "Offset", "!=", "<NUM_LIT>", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_ADD_U32", ")", ",", "OffsetReg", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ")", ".", "addImm", "(", "Offset", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_MOV_B32", ")", ",", "OffsetReg", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ")", ";", "}", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "ScalarLoadOp", ")", ",", "SubReg", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ".", "addReg", "(", "OffsetReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "if", "(", "NumSubRegs", ">", "<NUM_LIT>", ")", "MIB", ".", "addReg", "(", "SuperReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "continue", ";", "}", "if", "(", "SpillToVGPR", ")", "{", "SIMachineFunctionInfo", "::", "SpilledReg", "Spill", "=", "VGPRSpills", "[" ]

LLVM

X86

CPP

stmt_completion

CPU

613,944

[ "->", "idx_begin", "(", ")", ")", ";" ]

[ "switch", "(", "CI", "->", "getIntrinsicID", "(", ")", ")", "{", "default", ":", "break", ";", "case", "Intrinsic", "::", "sadd_with_overflow", ":", "case", "Intrinsic", "::", "uadd_with_overflow", ":", "{", "unsigned", "OpReg", "=", "getRegForValue", "(", "Agg", ")", ";", "if", "(", "OpReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "UpdateValueMap", "(", "I", ",", "OpReg", "+", "*", "EI" ]

LLVM

SystemZ

CPP

stmt_completion

CPU

613,945

[ "getOffsetAdjustment", "(", ")", ")", ";" ]

[ "int", "SystemZFrameLowering", "::", "getFrameIndexOffset", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFFrame", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int64_t", "Offset", "=", "(", "MFFrame", "->", "getObjectOffset", "(", "FI", ")", "+", "MFFrame", "->" ]

LLVM

X86

TD

next_suggestion

CPU

613,946

[ "let", "ResourceCycles", "=", "[", "<NUM_LIT>", "]", ";" ]

[ "def", "SKLWriteResGroup30", ":", "SchedWriteRes", "<", "[", "SKLPort5", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]

GCC

i386

MD

stmt_completion

CPU

613,947

[ ")" ]

[ "(", "vec_merge", ":", "V2SI", "(", "any_truncate", ":", "V2SI", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "vec_select", ":", "V2SI", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_vector", ":", "V2SI", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

613,948

[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

[ "def", "A4_pasrht", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_2op", ">", ",", "Enc_fb6577", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

LLVM

AArch64

CPP

code_generation

CPU

613,949

[ "bool", "AArch64TargetLowering", "::", "isDesirableToCommuteXorWithShift", "(", "const", "SDNode", "*", "N", ")", "const", "{", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "XOR", "&&", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SHL", "||", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SRL", ")", "&&", "<STR_LIT>", "Expected XOR(SHIFT) pattern", "<STR_LIT>", ")", ";", "auto", "*", "XorC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "auto", "*", "ShiftC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "XorC", "&&", "ShiftC", ")", "{", "unsigned", "MaskIdx", ",", "MaskLen", ";", "if", "(", "XorC", "->", "getAPIntValue", "(", ")", ".", "isShiftedMask", "(", "MaskIdx", ",", "MaskLen", ")", ")", "{", "unsigned", "ShiftAmt", "=", "ShiftC", "->", "getZExtValue", "(", ")", ";", "unsigned", "BitWidth", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SHL", ")", "return", "MaskIdx", "==", "ShiftAmt", "&&", "MaskLen", "==", "(", "BitWidth", "-", "ShiftAmt", ")", ";", "return", "MaskIdx", "==", "<NUM_LIT>", "&&", "MaskLen", "==", "(", "BitWidth", "-", "ShiftAmt", ")", ";", "}", "}", "return", "false", ";", "}" ]

[ "Return", "true", "if", "it", "is", "profitable", "to", "combine", "an", "XOR", "of", "a", "logical", "shift", "to", "create", "a", "logical", "shift", "of", "NOT", "." ]

GCC

epiphany

MD

stmt_completion

MPU

613,950

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_cpu_unit" ]

GCC

visium

CPP

code_generation

Virtual ISA

613,951

[ "static", "void", "expand_block_set_4", "(", "rtx", "dst", ",", "rtx", "dst_reg", ",", "rtx", "value_rtx", ",", "rtx", "bytes_rtx", ")", "{", "unsigned", "HOST_WIDE_INT", "bytes", "=", "UINTVAL", "(", "bytes_rtx", ")", ";", "unsigned", "int", "rem", "=", "bytes", "%", "<NUM_LIT>", ";", "value_rtx", "=", "convert_to_mode", "(", "Pmode", ",", "value_rtx", ",", "<NUM_LIT>", ")", ";", "emit_library_call", "(", "long_int_memset_libfunc", ",", "LCT_NORMAL", ",", "VOIDmode", ",", "dst_reg", ",", "Pmode", ",", "value_rtx", ",", "Pmode", ",", "convert_to_mode", "(", "TYPE_MODE", "(", "sizetype", ")", ",", "GEN_INT", "(", "bytes", ">>", "<NUM_LIT>", ")", ",", "TYPE_UNSIGNED", "(", "sizetype", ")", ")", ",", "TYPE_MODE", "(", "sizetype", ")", ")", ";", "if", "(", "rem", "==", "<NUM_LIT>", ")", "return", ";", "dst", "=", "replace_equiv_address_nv", "(", "dst", ",", "dst_reg", ")", ";", "bytes", "-=", "rem", ";", "if", "(", "rem", ">", "<NUM_LIT>", ")", "{", "if", "(", "CONST_INT_P", "(", "value_rtx", ")", ")", "{", "const", "unsigned", "HOST_WIDE_INT", "value", "=", "UINTVAL", "(", "value_rtx", ")", "&", "<NUM_LIT>", ";", "emit_move_insn", "(", "adjust_address_nv", "(", "dst", ",", "HImode", ",", "bytes", ")", ",", "gen_int_mode", "(", "(", "value", "<<", "<NUM_LIT>", ")", "|", "value", ",", "HImode", ")", ")", ";", "}", "else", "{", "rtx", "temp", "=", "convert_to_mode", "(", "QImode", ",", "value_rtx", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "adjust_address_nv", "(", "dst", ",", "QImode", ",", "bytes", ")", ",", "temp", ")", ";", "emit_move_insn", "(", "adjust_address_nv", "(", "dst", ",", "QImode", ",", "bytes", "+", "<NUM_LIT>", ")", ",", "temp", ")", ";", "}", "bytes", "+=", "<NUM_LIT>", ";", "rem", "-=", "<NUM_LIT>", ";", "}", "if", "(", "rem", ">", "<NUM_LIT>", ")", "emit_move_insn", "(", "adjust_address_nv", "(", "dst", ",", "QImode", ",", "bytes", ")", ",", "convert_to_mode", "(", "QImode", ",", "value_rtx", ",", "<NUM_LIT>", ")", ")", ";", "}" ]

[ "Generate", "a", "call", "to", "a", "library", "function", "to", "set", "BYTES_RTX", "bytes", "of", "DST", "with", "address", "DST_REG", "to", "VALUE_RTX", "in", "4-byte", "chunks", "." ]

GCC

cris

CPP

next_suggestion

MPU

613,952

[ "}" ]

[ "if", "(", "reg_classes_intersect_p", "(", "from", ",", "SPECIAL_REGS", ")", "||", "reg_classes_intersect_p", "(", "to", ",", "SPECIAL_REGS", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

613,953

[ "IRBuilder", "<", ">", "Builder", "(", "&", "F", ".", "getEntryBlock", "(", ")", ",", "EscapeCall", "?", "EscapeCall", ":", "F", ".", "getEntryBlock", "(", ")", ".", "end", "(", ")", ")", ";" ]

[ "if", "(", "II", "&&", "II", "->", "getIntrinsicID", "(", ")", "==", "Intrinsic", "::", "frameescape", ")", "{", "EscapeCall", "=", "II", ";", "break", ";", "}", "}", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "Args", ";", "if", "(", "EscapeCall", ")", "{", "auto", "Ops", "=", "EscapeCall", "->", "arg_operands", "(", ")", ";", "Args", ".", "append", "(", "Ops", ".", "begin", "(", ")", ",", "Ops", ".", "end", "(", ")", ")", ";", "}", "Args", ".", "push_back", "(", "RegNode", ")", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

613,954

[ "return", "false", ";" ]

[ "NumInstr", "<", "SkipThreshold", "&&", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "isBundle", "(", ")", "||", "!", "I", "->", "isBundled", "(", ")", ")", "if", "(", "++", "NumInstr", ">=", "SkipThreshold", ")", "return", "true", ";", "}", "}" ]

LLVM

WebAssembly

CPP

stmt_completion

Virtual ISA

613,955

[ "(", "U", ")", ";" ]

[ "assert", "(", "NewF", "==", "EmLongjmpF", "||", "NewF", "==", "WasmLongjmpF", ")", ";", "Module", "*", "M", "=", "LongjmpF", "->", "getParent", "(", ")", ";", "SmallVector", "<", "CallInst", "*", ",", "<NUM_LIT>", ">", "ToErase", ";", "LLVMContext", "&", "C", "=", "LongjmpF", "->", "getParent", "(", ")", "->", "getContext", "(", ")", ";", "IRBuilder", "<", ">", "IRB", "(", "C", ")", ";", "for", "(", "User", "*", "U", ":", "LongjmpF", "->", "users", "(", ")", ")", "{", "auto", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">" ]

GCC

i386

CPP

stmt_completion

CPU

613,956

[ "B", ",", "<NUM_LIT>", ",", "(", "_", "_", "mmask8", ")", "-", "<NUM_LIT>", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "mmask8", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_cmpgt_epu64_mask", "(", "_", "_", "m128i", "_", "_", "A", ",", "_", "_", "m128i", "_", "_", "B", ")", "{", "return", "(", "_", "_", "mmask8", ")", "_", "_", "builtin_ia32_ucmpq128_mask", "(", "(", "_", "_", "v2di", ")", "_", "_", "A", ",", "(", "_", "_", "v2di", ")", "_", "_" ]

GCC

avr

CPP

next_suggestion

MPU

613,957

[ "else", "if", "(", "-", "<NUM_LIT>", "<=", "jump_distance", "&&", "jump_distance", "<=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";" ]

[ "int", "avr_jump_mode", "(", "rtx", "x", ",", "rtx", "insn", ")", "{", "int", "dest_addr", "=", "INSN_ADDRESSES", "(", "INSN_UID", "(", "GET_MODE", "(", "x", ")", "==", "LABEL_REF", "?", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ":", "x", ")", ")", ";", "int", "cur_addr", "=", "INSN_ADDRESSES", "(", "INSN_UID", "(", "insn", ")", ")", ";", "int", "jump_distance", "=", "cur_addr", "-", "dest_addr", ";", "if", "(", "-", "<NUM_LIT>", "<=", "jump_distance", "&&", "jump_distance", "<=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";" ]

GCC

alpha

CPP

code_generation

MPU

613,958

[ "rtx", "alpha_legitimize_reload_address", "(", "rtx", "x", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "opnum", ",", "int", "type", ",", "int", "ind_levels", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "REG_P", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "&&", "CONST_INT_P", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "&&", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "{", "push_reload", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "NULL_RTX", ",", "&", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "NULL", ",", "BASE_REG_CLASS", ",", "GET_MODE", "(", "x", ")", ",", "VOIDmode", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "opnum", ",", "(", "enum", "reload_type", ")", "type", ")", ";", "return", "x", ";", "}", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "REG_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "REGNO", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "<", "FIRST_PSEUDO_REGISTER", "&&", "REGNO_OK_FOR_BASE_P", "(", "REGNO", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", ")", "{", "HOST_WIDE_INT", "val", "=", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "HOST_WIDE_INT", "low", "=", "(", "(", "val", "&", "<NUM_LIT>", ")", "^", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "HOST_WIDE_INT", "high", "=", "(", "(", "(", "val", "-", "low", ")", "&", "<NUM_LIT>", ")", "^", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "if", "(", "high", "+", "low", "!=", "val", ")", "return", "NULL_RTX", ";", "x", "=", "gen_rtx_PLUS", "(", "GET_MODE", "(", "x", ")", ",", "gen_rtx_PLUS", "(", "GET_MODE", "(", "x", ")", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "high", ")", ")", ",", "GEN_INT", "(", "low", ")", ")", ";", "push_reload", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "NULL_RTX", ",", "&", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "NULL", ",", "BASE_REG_CLASS", ",", "GET_MODE", "(", "x", ")", ",", "VOIDmode", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "opnum", ",", "(", "enum", "reload_type", ")", "type", ")", ";", "return", "x", ";", "}", "return", "NULL_RTX", ";", "}" ]

[ "Try", "a", "machine-dependent", "way", "of", "reloading", "an", "illegitimate", "address", "operand", ".", "If", "we", "find", "one", ",", "push", "the", "reload", "and", "return", "the", "new", "rtx", "." ]

LLVM

X86

CPP

stmt_completion

CPU

613,959

[ ")", ";" ]

[ "if", "(", "VT", ".", "isVector", "(", ")", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "XOR", "&&", "ISD", "::", "isBuildVectorAllOnes", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "VT", ".", "isVector", "(", ")", "&&", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "Op", "(", "N", ",", "<NUM_LIT>" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

613,960

[ "if", "(", "SIInstrInfo", "::", "isGenericAtomicRMWOpcode", "(", "opcode", ")", "||", "opcode", "==", "AMDGPU", "::", "G_ATOMIC_CMPXCHG", "||", "opcode", "==", "AMDGPU", "::", "G_ATOMIC_CMPXCHG_WITH_SUCCESS", "||", "AMDGPU", "::", "isGenericAtomic", "(", "opcode", ")", ")", "{" ]

[ "return", "InstructionUniformity", "::", "Default", ";", "}", "if", "(", "opcode", "==", "AMDGPU", "::", "G_LOAD", ")", "{", "if", "(", "MI", ".", "memoperands_empty", "(", ")", ")", "return", "InstructionUniformity", "::", "NeverUniform", ";", "if", "(", "llvm", "::", "any_of", "(", "MI", ".", "memoperands", "(", ")", ",", "[", "]", "(", "const", "MachineMemOperand", "*", "mmo", ")", "{", "return", "mmo", "->", "getAddrSpace", "(", ")", "==", "AMDGPUAS", "::", "PRIVATE_ADDRESS", "||", "mmo", "->", "getAddrSpace", "(", ")", "==", "AMDGPUAS", "::", "FLAT_ADDRESS", ";", "}", ")", ")", "{", "return", "InstructionUniformity", "::", "NeverUniform", ";", "}", "return", "InstructionUniformity", "::", "Default", ";", "}" ]

GCC

pa

CPP

code_generation

CPU

613,961

[ "enum", "reg_class", "secondary_reload_class", "(", "enum", "reg_class", "class", ",", "enum", "machine_mode", "mode", ",", "rtx", "in", ")", "{", "int", "regno", ",", "is_symbolic", ";", "if", "(", "flag_pic", "&&", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_INT", "&&", "FP_REG_CLASS_P", "(", "class", ")", "&&", "(", "GET_CODE", "(", "in", ")", "==", "CONST_INT", "||", "GET_CODE", "(", "in", ")", "==", "CONST_DOUBLE", ")", ")", "return", "R1_REGS", ";", "if", "(", "GET_CODE", "(", "in", ")", "==", "REG", ")", "{", "regno", "=", "REGNO", "(", "in", ")", ";", "if", "(", "regno", ">=", "FIRST_PSEUDO_REGISTER", ")", "regno", "=", "true_regnum", "(", "in", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "in", ")", "==", "SUBREG", ")", "regno", "=", "true_regnum", "(", "in", ")", ";", "else", "regno", "=", "-", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "in", ")", "==", "MEM", "&&", "GET_CODE", "(", "XEXP", "(", "in", ",", "<NUM_LIT>", ")", ")", "==", "MEM", ")", "return", "NO_REGS", ";", "if", "(", "(", "(", "regno", ">=", "FIRST_PSEUDO_REGISTER", "||", "regno", "==", "-", "<NUM_LIT>", ")", "&&", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_INT", "&&", "FP_REG_CLASS_P", "(", "class", ")", ")", "||", "(", "class", "==", "SHIFT_REGS", "&&", "(", "regno", "<=", "<NUM_LIT>", "||", "regno", ">=", "<NUM_LIT>", ")", ")", ")", "return", "GENERAL_REGS", ";", "if", "(", "regno", ">=", "<NUM_LIT>", "&&", "regno", "<", "FIRST_PSEUDO_REGISTER", "&&", "(", "(", "REGNO_REG_CLASS", "(", "regno", ")", "==", "SHIFT_REGS", "&&", "FP_REG_CLASS_P", "(", "class", ")", ")", "||", "(", "class", "==", "SHIFT_REGS", "&&", "FP_REG_CLASS_P", "(", "REGNO_REG_CLASS", "(", "regno", ")", ")", ")", ")", ")", "return", "GENERAL_REGS", ";", "if", "(", "GET_CODE", "(", "in", ")", "==", "HIGH", ")", "in", "=", "XEXP", "(", "in", ",", "<NUM_LIT>", ")", ";", "switch", "(", "GET_CODE", "(", "in", ")", ")", "{", "rtx", "tmp", ";", "case", "SYMBOL_REF", ":", "case", "LABEL_REF", ":", "is_symbolic", "=", "<NUM_LIT>", ";", "break", ";", "case", "CONST", ":", "tmp", "=", "XEXP", "(", "in", ",", "<NUM_LIT>", ")", ";", "is_symbolic", "=", "(", "(", "GET_CODE", "(", "XEXP", "(", "tmp", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", "||", "GET_CODE", "(", "XEXP", "(", "tmp", ",", "<NUM_LIT>", ")", ")", "==", "LABEL_REF", ")", "&&", "GET_CODE", "(", "XEXP", "(", "tmp", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", ")", ";", "break", ";", "default", ":", "is_symbolic", "=", "<NUM_LIT>", ";", "break", ";", "}", "if", "(", "!", "flag_pic", "&&", "is_symbolic", "&&", "read_only_operand", "(", "in", ",", "VOIDmode", ")", ")", "return", "NO_REGS", ";", "if", "(", "class", "!=", "R1_REGS", "&&", "is_symbolic", ")", "return", "R1_REGS", ";", "return", "NO_REGS", ";", "}", "static", "bool", "pa_pass_by_reference", "(", "CUMULATIVE_ARGS", "*", "ca", "ATTRIBUTE_UNUSED", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "HOST_WIDE_INT", "size", ";", "if", "(", "type", ")", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "else", "size", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "if", "(", "TARGET_64BIT", ")", "return", "size", "<=", "<NUM_LIT>", ";", "else", "return", "size", "<=", "<NUM_LIT>", "||", "size", ">", "<NUM_LIT>", ";", "}", "enum", "direction", "function_arg_padding", "(", "enum", "machine_mode", "mode", ",", "tree", "type", ")", "{", "if", "(", "mode", "==", "BLKmode", "||", "(", "TARGET_64BIT", "&&", "type", "&&", "AGGREGATE_TYPE_P", "(", "type", ")", ")", ")", "{", "if", "(", "type", "&&", "TREE_CODE", "(", "TYPE_SIZE", "(", "type", ")", ")", "==", "INTEGER_CST", "&&", "(", "int_size_in_bytes", "(", "type", ")", "*", "BITS_PER_UNIT", ")", "%", "PARM_BOUNDARY", "==", "<NUM_LIT>", ")", "return", "none", ";", "if", "(", "TARGET_64BIT", ")", "return", "upward", ";", "else", "return", "downward", ";", "}", "if", "(", "GET_MODE_BITSIZE", "(", "mode", ")", "<", "PARM_BOUNDARY", ")", "return", "downward", ";", "else", "return", "none", ";", "}", "static", "rtx", "hppa_builtin_saveregs", "(", "void", ")", "{", "rtx", "offset", ",", "dest", ";", "tree", "fntype", "=", "TREE_TYPE", "(", "current_function_decl", ")", ";", "int", "argadj", "=", "(", "(", "!", "(", "TYPE_ARG_TYPES", "(", "fntype", ")", "!=", "<NUM_LIT>", "&&", "(", "TREE_VALUE", "(", "tree_last", "(", "TYPE_ARG_TYPES", "(", "fntype", ")", ")", ")", "!=", "void_type_node", ")", ")", ")", "?", "UNITS_PER_WORD", ":", "<NUM_LIT>", ")", ";", "if", "(", "argadj", ")", "offset", "=", "plus_constant", "(", "current_function_arg_offset_rtx", ",", "argadj", ")", ";", "else", "offset", "=", "current_function_arg_offset_rtx", ";", "if", "(", "TARGET_64BIT", ")", "{", "int", "i", ",", "off", ";", "if", "(", "argadj", ")", "offset", "=", "plus_constant", "(", "current_function_arg_offset_rtx", ",", "-", "argadj", ")", ";", "else", "offset", "=", "current_function_arg_offset_rtx", ";", "for", "(", "i", "=", "<NUM_LIT>", ",", "off", "=", "-", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "i", "--", ",", "off", "+=", "<NUM_LIT>", ")", "emit_move_insn", "(", "gen_rtx_MEM", "(", "word_mode", ",", "plus_constant", "(", "arg_pointer_rtx", ",", "off", ")", ")", ",", "gen_rtx_REG", "(", "word_mode", ",", "i", ")", ")", ";", "emit_move_insn", "(", "virtual_incoming_args_rtx", ",", "plus_constant", "(", "arg_pointer_rtx", ",", "-", "<NUM_LIT>", ")", ")", ";", "return", "copy_to_reg", "(", "expand_binop", "(", "Pmode", ",", "add_optab", ",", "virtual_incoming_args_rtx", ",", "offset", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ")", ";", "}", "dest", "=", "gen_rtx_MEM", "(", "BLKmode", ",", "plus_constant", "(", "current_function_internal_arg_pointer", ",", "-", "<NUM_LIT>", ")", ")", ";", "set_mem_alias_set", "(", "dest", ",", "get_varargs_alias_set", "(", ")", ")", ";", "set_mem_align", "(", "dest", ",", "BITS_PER_WORD", ")", ";", "move_block_from_reg", "(", "<NUM_LIT>", ",", "dest", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_blockage", "(", ")", ")", ";", "return", "copy_to_reg", "(", "expand_binop", "(", "Pmode", ",", "add_optab", ",", "current_function_internal_arg_pointer", ",", "offset", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ")", ";", "}" ]

[ "Return", "the", "class", "of", "any", "secondary", "reload", "register", "that", "is", "needed", "to", "move", "IN", "into", "a", "register", "in", "class", "CLASS", "using", "mode", "MODE", ".", "Profiling", "has", "showed", "this", "routine", "and", "its", "descendants", "account", "for", "a", "significant", "amount", "of", "compile", "time", "(", "~7", "%", ")", ".", "So", "it", "has", "been", "optimized", "to", "reduce", "redundant", "computations", "and", "eliminate", "useless", "function", "calls", ".", "It", "might", "be", "worthwhile", "to", "try", "and", "make", "this", "a", "leaf", "function", "too", "." ]

LLVM

DirectX

CPP

stmt_completion

Virtual ISA

613,962

[ "DeadAttrs", ")", ";" ]

[ "static", "void", "removeStringFunctionAttributes", "(", "Function", "&", "F", ",", "bool", "AllowExperimental", ")", "{", "AttributeList", "Attrs", "=", "F", ".", "getAttributes", "(", ")", ";", "const", "StringSet", "<", ">", "LiveKeys", "=", "{", "<STR_LIT>", "waveops-include-helper-lanes", "<STR_LIT>", ",", "<STR_LIT>", "fp32-denorm-mode", "<STR_LIT>", "}", ";", "AttributeMask", "DeadAttrs", ";", "collectDeadStringAttrs", "(", "DeadAttrs", ",", "Attrs", ".", "getFnAttrs", "(", ")", ",", "LiveKeys", ",", "AllowExperimental", ")", ";", "collectDeadStringAttrs", "(", "DeadAttrs", ",", "Attrs", ".", "getRetAttrs", "(", ")", ",", "LiveKeys", ",", "AllowExperimental", ")", ";", "F", ".", "removeFnAttrs", "(" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

613,963

[ "if", "(", "!", "LIS", ")", "{" ]

[ "unsigned", "Tmp", "=", "MRI", "->", "createVirtualRegister", "(", "BoolRC", ")", ";", "MachineInstr", "*", "And", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "AndOpc", ")", ",", "Tmp", ")", ".", "addReg", "(", "CopyReg", ")", ".", "add", "(", "Cond", ")", ";", "setImpSCCDefDead", "(", "*", "And", ",", "true", ")", ";", "MachineInstr", "*", "Xor", "=", "nullptr", ";", "if", "(", "!", "SimpleIf", ")", "{", "Xor", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "XorOpc", ")", ",", "SaveExecReg", ")", ".", "addReg", "(", "Tmp", ")", ".", "addReg", "(", "CopyReg", ")", ";", "setImpSCCDefDead", "(", "*", "Xor", ",", "ImpDefSCC", ".", "isDead", "(", ")", ")", ";", "}", "MachineInstr", "*", "SetExec", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "MovTermOpc", ")", ",", "Exec", ")", ".", "addReg", "(", "Tmp", ",", "RegState", "::", "Kill", ")", ";", "MachineInstr", "*", "NewBr", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "SI_MASK_BRANCH", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]

LLVM

CellSPU

CPP

next_suggestion

MPU

613,964

[ "}" ]

[ "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "FrameSize", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "FrameSize", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "FrameSize", ")", ";", "}", "else", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "FrameSize", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "FrameSize", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "{", "report_fatal_error", "(", "<STR_LIT>", "Unhandled frame size: ", "<STR_LIT>", "+", "Twine", "(", "FrameSize", ")", ")", ";", "}", "if", "(", "hasDebugInfo", ")", "{", "std", "::", "vector", "<", "MachineMove", ">", "&", "Moves", "=", "MMI", ".", "getFrameMoves", "(", ")", ";", "MachineLocation", "SPDst", "(", "MachineLocation", "::", "VirtualFP", ")", ";", "MachineLocation", "SPSrc", "(", "MachineLocation", "::", "VirtualFP", ",", "-", "FrameSize", ")", ";", "Moves", ".", "push_back", "(", "MachineMove", "(", "FrameLabel", ",", "SPDst", ",", "SPSrc", ")", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", "->", "getCalleeSavedInfo", "(", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "CSI", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "int", "Offset", "=", "MFI", "->", "getObjectOffset", "(", "CSI", "[", "I", "]", ".", "getFrameIdx", "(", ")", ")", ";", "unsigned", "Reg", "=", "CSI", "[", "I", "]", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "continue", ";", "MachineLocation", "CSDst", "(", "MachineLocation", "::", "VirtualFP", ",", "Offset", ")", ";", "MachineLocation", "CSSrc", "(", "Reg", ")", ";", "Moves", ".", "push_back", "(", "MachineMove", "(", "FrameLabel", ",", "CSDst", ",", "CSSrc", ")", ")", ";" ]

GCC

i386

MD

stmt_completion

CPU

613,965

[ "]", ")" ]

[ "(", "define_mode_iterator", "SWI12", "[", "QI", "HI" ]

LLVM

LoongArch

TD

program_repair

CPU

613,966

[ "<FIXS>", "(", "to_valid_timm", "timm", ":", "$", "imm", ")", ")", ">", ";", "<FIXE>" ]

[ "def", ":", "Pat", "(", "deriveLASXIntrinsic", "Inst", ">", ".", "ret", "(", "v32i8", "LASX256", ":", "$", "xd", ")", ",", "(", "v32i8", "LASX256", ":", "$", "xj", ")", ",", "timm", ":", "$", "imm", ")", ",", "(", "!", "cast", "LAInst", ">", "(", "Inst", ")", "LASX256", ":", "$", "xd", ",", "LASX256", ":", "$", "xj", ",", "<BUGS>", "(", "to_valide_timm", "timm", ":", "$", "imm", ")", ")", ">", ";", "<BUGE>", "foreach", "Inst", "=", "[", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "," ]

LLVM

Mips

CPP

stmt_completion

CPU

613,967

[ ";" ]

[ "assert", "(", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "SHL", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SRL", ")", "||", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "SRL", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SHL", ")", ")", "&&", "<STR_LIT>", "Expected shift-shift mask", "<STR_LIT>", ")", ";", "if", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "false", ";", "return", "true" ]

GCC

arm

CPP

stmt_completion

CPU

613,968

[ "_", "_", "a", ")", ";" ]

[ "return", "_", "_", "builtin_neon_vcvthuhf", "(" ]

GCC

aarch64

CPP

stmt_completion

CPU

613,969

[ "+", "<NUM_LIT>", ")", ";" ]

[ "key_pos", "=", "field", ".", "find", "(", "key", ")", ";", "if", "(", "key_pos", "==", "std", "::", "string", "::", "npos", ")", "return", "std", "::", "string", "::", "npos", ";", "sep_pos", "=", "field", ".", "find", "(", "<STR_LIT>", ":", "<STR_LIT>", ",", "key_pos" ]

LLVM

AMDGPU

CPP

program_repair

GPU

613,970

[ "<FIXS>", "Register", "ImmReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "VGPR_32RegClass", ")", ";", "Register", "TmpReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "VGPR_32RegClass", ")", ";", "<FIXE>" ]

[ "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "AMDGPU", "::", "S_PACK_LL_B32_B16", ":", "{", "<BUGS>", "unsigned", "ImmReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "VGPR_32RegClass", ")", ";", "unsigned", "TmpReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "VGPR_32RegClass", ")", ";", "<BUGE>" ]

LLVM

X86

CPP

next_suggestion

CPU

613,971

[ "const", "Value", "*", "SrcSV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";" ]

[ "static", "SDValue", "LowerVACOPY", "(", "SDValue", "Op", ",", "const", "X86Subtarget", "*", "Subtarget", ",", "SelectionDAG", "&", "DAG", ")", "{", "assert", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "<STR_LIT>", "This code only handles 64-bit va_copy!", "<STR_LIT>", ")", ";", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "DstPtr", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "SrcPtr", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "Value", "*", "DstSV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";" ]

GCC

arm

MD

program_repair

CPU

613,972

[ "<FIXS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGE>", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

613,973

[ "}" ]

[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

LLVM

PTX

CPP

program_repair

GPU

613,974

[ "<FIXS>", "const", "MCSymbol", "*", "Label", ",", "unsigned", "PointerSize", ")", ";", "<FIXE>" ]

[ "virtual", "void", "EmitDwarfAdvanceLineAddr", "(", "int64_t", "LineDelta", ",", "const", "MCSymbol", "*", "LastLabel", ",", "<BUGS>", "const", "MCSymbol", "*", "Label", ")", ";", "<BUGE>", "virtual", "void", "EmitSymbolAttribute", "(", "MCSymbol", "*", "Symbol", ",", "MCSymbolAttr", "Attribute", ")", ";" ]

GCC

xtensa

MD

stmt_completion

MPU

613,975

[ "<STR_LIT>", ")", "]", ")" ]

[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t" ]

LLVM

ARM

CPP

next_suggestion

CPU

613,976

[ "return", "Op", ";" ]

[ "for", "(", "SmallVectorImpl", "<", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", ">", "::", "const_iterator", "I", "=", "Regs", ".", "begin", "(", ")", ",", "E", "=", "Regs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Op", "->", "Registers", ".", "push_back", "(", "I", "->", "second", ")", ";", "Op", "->", "StartLoc", "=", "StartLoc", ";", "Op", "->", "EndLoc", "=", "EndLoc", ";" ]

GCC

m68k

MD

next_suggestion

MPU

613,977

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "{", "m68k_emit_move_double", "(", "operands", ")", "DONE", "}" ]

LLVM

Mips

CPP

stmt_completion

CPU

613,978

[ ";" ]

[ "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "i32", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "i32", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "if", "(", "!", "Subtarget", ".", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";", "Register", "LocRegLo", "=", "VA", ".", "getLocReg", "(", ")", ";", "unsigned", "LocRegHigh", "=", "getNextIntArgReg", "(", "LocRegLo", ")", ";", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "LocRegLo", ",", "Lo", ")", ")", ";", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "LocRegHigh", ",", "Hi", ")", ")", ";", "continue", ";", "}", "}", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "LocVT", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "SExtUpper", ":", "UseUpperBits", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "CCValAssign", "::", "SExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND", ",", "DL", ",", "LocVT", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExtUpper", ":", "UseUpperBits", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "CCValAssign", "::", "ZExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "DL", ",", "LocVT", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "AExtUpper", ":", "UseUpperBits", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "CCValAssign", "::", "AExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ANY_EXTEND", ",", "DL", ",", "LocVT", ",", "Arg", ")", ";", "break", ";", "}", "if", "(", "UseUpperBits", ")", "{", "unsigned", "ValSizeInBits", "=", "Outs", "[", "i", "]", ".", "ArgVT", ".", "getSizeInBits", "(", ")", ";", "unsigned", "LocSizeInBits", "=", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", ";", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SHL", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "LocSizeInBits", "-", "ValSizeInBits", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ")", ")", ";", "continue", ";", "}", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "MemOpChains", ".", "push_back", "(", "passArgOnStack", "(", "StackPtr", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "Chain", ",", "Arg", ",", "DL", ",", "IsTailCall", ",", "DAG", ")", ")", ";", "}", "if", "(", "!", "MemOpChains", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "DL", ",", "MVT", "::", "Other", ",", "MemOpChains", ")", ";", "EVT", "Ty", "=", "Callee", ".", "getValueType", "(", ")", ";", "bool", "GlobalOrExternal", "=", "false", ",", "IsCallReloc", "=", "false", ";", "if", "(", "!", "Subtarget", ".", "isABICalls", "(", ")", "&&", "!", "IsPIC", ")", "{", "if", "(", "auto", "*", "N", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "{", "if", "(", "Subtarget", ".", "useLongCalls", "(", ")", ")", "Callee", "=", "Subtarget", ".", "hasSym32", "(", ")", "?", "getAddrNonPIC", "(", "N", ",", "SDLoc", "(", "N", ")", ",", "Ty", ",", "DAG", ")", ":", "getAddrNonPICSym64", "(", "N", ",", "SDLoc", "(", "N", ")", ",", "Ty", ",", "DAG", ")", ";", "}", "else", "if", "(", "auto", "*", "N", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "{", "bool", "UseLongCalls", "=", "Subtarget", ".", "useLongCalls", "(", ")", ";", "if", "(", "auto", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "N", "->", "getGlobal", "(", ")", ")", ")", "{", "if", "(", "F", "->", "hasFnAttribute", "(", "<STR_LIT>", "long-call", "<STR_LIT>", ")", ")", "UseLongCalls", "=", "true", ";", "else", "if", "(", "F", "->", "hasFnAttribute", "(", "<STR_LIT>", "short-call", "<STR_LIT>", ")", ")", "UseLongCalls", "=", "false", ";", "}", "if", "(", "UseLongCalls", ")", "Callee", "=", "Subtarget", ".", "hasSym32", "(", ")", "?", "getAddrNonPIC", "(", "N", ",", "SDLoc", "(", "N", ")", ",", "Ty", ",", "DAG", ")", ":", "getAddrNonPICSym64", "(", "N", ",", "SDLoc", "(", "N", ")", ",", "Ty", ",", "DAG", ")", ";", "}", "}", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "{", "if", "(", "IsPIC", ")", "{", "const", "GlobalValue", "*", "Val", "=", "G", "->", "getGlobal", "(", ")", ";", "InternalLinkage", "=", "Val", "->", "hasInternalLinkage", "(", ")", ";", "if", "(", "InternalLinkage", ")", "Callee", "=", "getAddrLocal", "(", "G", ",", "DL", ",", "Ty", ",", "DAG", ",", "ABI", ".", "IsN32", "(", ")", "||", "ABI", ".", "IsN64", "(", ")", ")", ";", "else", "if", "(", "Subtarget", ".", "useXGOT", "(", ")", ")", "{", "Callee", "=", "getAddrGlobalLargeGOT", "(", "G", ",", "DL", ",", "Ty", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "Chain", ",", "FuncInfo", "->", "callPtrInfo", "(", "Val", ")", ")", ";", "IsCallReloc", "=", "true" ]

GCC

visium

MD

stmt_completion

Virtual ISA

613,979

[ "(", "match_dup", "<NUM_LIT>", ")", ")", ")" ]

[ "(", "define_insn_and_split", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "I", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ashiftrt", ":", "I", "(", "match_operand", ":", "I", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "ashiftrt", ":", "I", "(", "match_dup", "<NUM_LIT>", ")" ]

LLVM

ARM

CPP

stmt_completion

CPU

613,980

[ "(", ")", ",", "OrigBB", ",", "CompareMBBNumbers", ")", ";" ]

[ "MF", "->", "insert", "(", "MBBI", ",", "NewBB", ")", ";", "NewBB", "->", "splice", "(", "NewBB", "->", "end", "(", ")", ",", "OrigBB", ",", "MI", ",", "OrigBB", "->", "end", "(", ")", ")", ";", "unsigned", "Opc", "=", "isThumb", "?", "(", "isThumb2", "?", "ARM", "::", "t2B", ":", "ARM", "::", "tB", ")", ":", "ARM", "::", "B", ";", "if", "(", "!", "isThumb", ")", "BuildMI", "(", "OrigBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "NewBB", ")", ";", "else", "BuildMI", "(", "OrigBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "NewBB", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "++", "NumSplit", ";", "NewBB", "->", "transferSuccessors", "(", "OrigBB", ")", ";", "OrigBB", "->", "addSuccessor", "(", "NewBB", ")", ";", "MF", "->", "RenumberBlocks", "(", "NewBB", ")", ";", "BBInfo", ".", "insert", "(", "BBInfo", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "BasicBlockInfo", "(", ")", ")", ";", "water_iterator", "IP", "=", "std", "::", "lower_bound", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end" ]

LLVM

X86

TD

stmt_completion

CPU

613,981

[ "]", ";" ]

[ "def", "ICXWriteResGroup4", ":", "SchedWriteRes", "<", "[", "ICXPort6", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>" ]

LLVM

Hexagon

TD

stmt_completion

DSP

613,982

[ ">", "Rx32", ";" ]

[ "class", "Enc_784502", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Pv4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pv4", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Os8", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Os8", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>" ]

LLVM

Mips

CPP

code_generation

CPU

613,983

[ "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "MipsTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "EVT", "VT", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "case", "'", "d", "'", ":", "case", "'", "y", "'", ":", "case", "'", "r", "'", ":", "if", "(", "VT", "==", "MVT", "::", "i32", "||", "VT", "==", "MVT", "::", "i16", "||", "VT", "==", "MVT", "::", "i8", ")", "{", "if", "(", "Subtarget", "->", "inMips16Mode", "(", ")", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "Mips", "::", "CPU16RegsRegClass", ")", ";", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "Mips", "::", "CPURegsRegClass", ")", ";", "}", "if", "(", "VT", "==", "MVT", "::", "i64", "&&", "!", "HasMips64", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "Mips", "::", "CPURegsRegClass", ")", ";", "if", "(", "VT", "==", "MVT", "::", "i64", "&&", "HasMips64", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "Mips", "::", "CPU64RegsRegClass", ")", ";", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "u", ",", "static_cast", "<", "const", "TargetRegisterClass", "*", ">", "(", "<NUM_LIT>", ")", ")", ";", "case", "'", "f", "'", ":", "if", "(", "VT", "==", "MVT", "::", "f32", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "Mips", "::", "FGR32RegClass", ")", ";", "if", "(", "(", "VT", "==", "MVT", "::", "f64", ")", "&&", "(", "!", "Subtarget", "->", "isSingleFloat", "(", ")", ")", ")", "{", "if", "(", "Subtarget", "->", "isFP64bit", "(", ")", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "Mips", "::", "FGR64RegClass", ")", ";", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "Mips", "::", "AFGR64RegClass", ")", ";", "}", "break", ";", "case", "'", "c", "'", ":", "if", "(", "VT", "==", "MVT", "::", "i32", ")", "return", "std", "::", "make_pair", "(", "(", "unsigned", ")", "Mips", "::", "T9", ",", "&", "Mips", "::", "CPURegsRegClass", ")", ";", "assert", "(", "VT", "==", "MVT", "::", "i64", "&&", "<STR_LIT>", "Unexpected type.", "<STR_LIT>", ")", ";", "return", "std", "::", "make_pair", "(", "(", "unsigned", ")", "Mips", "::", "T9_64", ",", "&", "Mips", "::", "CPU64RegsRegClass", ")", ";", "case", "'", "l", "'", ":", "if", "(", "VT", "==", "MVT", "::", "i32", ")", "return", "std", "::", "make_pair", "(", "(", "unsigned", ")", "Mips", "::", "LO", ",", "&", "Mips", "::", "HILORegClass", ")", ";", "return", "std", "::", "make_pair", "(", "(", "unsigned", ")", "Mips", "::", "LO64", ",", "&", "Mips", "::", "HILO64RegClass", ")", ";", "case", "'", "x", "'", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "u", ",", "static_cast", "<", "const", "TargetRegisterClass", "*", ">", "(", "<NUM_LIT>", ")", ")", ";", "}", "}", "return", "TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "Constraint", ",", "VT", ")", ";", "}" ]

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

GCC

i386

MD

next_suggestion

CPU

613,984

[ "(", "unspec", ":", "STORENT_MODE" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "STORENT_MODE", "<NUM_LIT>", "<STR_LIT>", ")" ]

GCC

loongarch

CPP

code_generation

CPU

613,985

[ "static", "void", "loongarch_adjust_block_mem", "(", "rtx", "mem", ",", "HOST_WIDE_INT", "length", ",", "rtx", "*", "loop_reg", ",", "rtx", "*", "loop_mem", ")", "{", "*", "loop_reg", "=", "copy_addr_to_reg", "(", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ")", ";", "*", "loop_mem", "=", "change_address", "(", "mem", ",", "BLKmode", ",", "*", "loop_reg", ")", ";", "set_mem_align", "(", "*", "loop_mem", ",", "MIN", "(", "MEM_ALIGN", "(", "mem", ")", ",", "length", "*", "BITS_PER_UNIT", ")", ")", ";", "}" ]

[ "Helper", "function", "for", "doing", "a", "loop-based", "block", "operation", "on", "memory", "reference", "MEM", ".", "Each", "iteration", "of", "the", "loop", "will", "operate", "on", "LENGTH", "bytes", "of", "MEM", ".", "Create", "a", "new", "base", "register", "for", "use", "within", "the", "loop", "and", "point", "it", "to", "the", "start", "of", "MEM", ".", "Create", "a", "new", "memory", "reference", "that", "uses", "this", "register", ".", "Store", "them", "in", "*", "LOOP_REG", "and", "*", "LOOP_MEM", "respectively", "." ]

GCC

arm

CPP

next_suggestion

CPU

613,986

[ "}" ]

[ "_", "_", "arm_vminvq_s32", "(", "int32_t", "_", "_", "a", ",", "int32x4_t", "_", "_", "b", ")", "{", "return", "_", "_", "builtin_mve_vminvq_sv4si", "(", "_", "_", "a", ",", "_", "_", "b", ")", ";" ]

GCC

powerpcspe

CPP

stmt_completion

CPU

613,987

[ "&&", "inner_mode", "==", "SFmode", ")", "{" ]

[ "if", "(", "TARGET_DIRECT_MOVE_64BIT", "&&", "!", "reload_in_progress", "&&", "!", "reload_completed", "&&", "!", "lra_in_progress", "&&", "(", "!", "SUBREG_P", "(", "dest", ")", "||", "!", "sf_subreg_operand", "(", "dest", ",", "mode", ")", ")", "&&", "SUBREG_P", "(", "source", ")", "&&", "sf_subreg_operand", "(", "source", ",", "mode", ")", ")", "{", "rtx", "inner_source", "=", "SUBREG_REG", "(", "source", ")", ";", "machine_mode", "inner_mode", "=", "GET_MODE", "(", "inner_source", ")", ";", "if", "(", "mode", "==", "SImode" ]

GCC

sh

CPP

program_repair

CPU

613,988

[ "<FIXS>", "ready_reorder", "(", "rtx_insn", "*", "*", "ready", ",", "int", "nready", ")", "<FIXE>", "<FIXS>", "qsort", "(", "ready", ",", "nready", ",", "sizeof", "(", "rtx_insn", "*", ")", ",", "rank_for_reorder", ")", ";", "<FIXE>" ]

[ "static", "void", "<BUGS>", "ready_reorder", "(", "rtx", "*", "ready", ",", "int", "nready", ")", "<BUGE>", "{", "if", "(", "nready", "==", "<NUM_LIT>", ")", "swap_reorder", "(", "ready", ",", "nready", ")", ";", "else", "if", "(", "nready", ">", "<NUM_LIT>", ")", "<BUGS>", "qsort", "(", "ready", ",", "nready", ",", "sizeof", "(", "rtx", ")", ",", "rank_for_reorder", ")", ";", "<BUGE>", "}" ]

LLVM

MSP430

CPP

stmt_completion

MPU

613,989

[ "Expr", ")", ";" ]

[ "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "Ctx", ")", ";", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown target flag on GV operand", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "break", ";", "}", "if", "(", "!", "MO", ".", "isJTI", "(", ")", "&&", "MO", ".", "getOffset", "(", ")", ")", "Expr", "=", "MCBinaryExpr", "::", "createAdd", "(", "Expr", ",", "MCConstantExpr", "::", "create", "(", "MO", ".", "getOffset", "(", ")", ",", "Ctx", ")", ",", "Ctx", ")", ";", "return", "MCOperand", "::", "createExpr", "(" ]

GCC

arm

MD

next_suggestion

CPU

613,990

[ "<STR_LIT>" ]

[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "ashiftrt", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

613,991

[ "Mode", ";" ]

[ "static", "SIModeRegisterDefaults", "getDefaultForCallingConv", "(", "CallingConv", "::", "ID", "CC", ")", "{", "const", "bool", "IsCompute", "=", "AMDGPU", "::", "isCompute", "(", "CC", ")", ";", "SIModeRegisterDefaults", "Mode", ";", "Mode", ".", "IEEE", "=", "IsCompute", ";", "return" ]

LLVM

Hexagon

TD

next_suggestion

DSP

613,992

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

613,993

[ "ImplicitOp", ".", "setImplicit", "(", ")", ";" ]

[ "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "AllowSP", ")", "{", "RC", "=", "Opc", "!=", "X86", "::", "LEA32r", "?", "&", "X86", "::", "GR64RegClass", ":", "&", "X86", "::", "GR32RegClass", ";", "}", "else", "{", "RC", "=", "Opc", "!=", "X86", "::", "LEA32r", "?", "&", "X86", "::", "GR64_NOSPRegClass", ":", "&", "X86", "::", "GR32_NOSPRegClass", ";", "}", "Register", "SrcReg", "=", "Src", ".", "getReg", "(", ")", ";", "isKill", "=", "MI", ".", "killsRegister", "(", "SrcReg", ",", "nullptr", ")", ";", "if", "(", "Opc", "!=", "X86", "::", "LEA64_32r", ")", "{", "NewSrc", "=", "SrcReg", ";", "assert", "(", "!", "Src", ".", "isUndef", "(", ")", "&&", "<STR_LIT>", "Undef op doesn't need optimization", "<STR_LIT>", ")", ";", "if", "(", "NewSrc", ".", "isVirtual", "(", ")", "&&", "!", "MF", ".", "getRegInfo", "(", ")", ".", "constrainRegClass", "(", "NewSrc", ",", "RC", ")", ")", "return", "false", ";", "return", "true", ";", "}", "if", "(", "SrcReg", ".", "isPhysical", "(", ")", ")", "{", "ImplicitOp", "=", "Src", ";" ]

GCC

arm

CPP

stmt_completion

CPU

613,994

[ "p", ")", ";" ]

[ "_", "_", "arm_vldrbq_z_u32", "(", "uint8_t", "const", "*", "_", "_", "base", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "builtin_mve_vldrbq_z_uv4si", "(", "(", "_", "_", "builtin_neon_qi", "*", ")", "_", "_", "base", ",", "_", "_" ]

LLVM

R600

CPP

stmt_completion

GPU

613,995

[ "(", "MF", ")", ";" ]

[ "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "Op", "->", "getVTList", "(", ")", ",", "LoadNode", "->", "getChain", "(", ")", ",", "Ptr", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "LoadNode", "->", "getAddressSpace", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "VT", ".", "isVector", "(", ")", ")", "{", "SDValue", "MergedValues", "[", "<NUM_LIT>", "]", "=", "{", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ",", "Chain", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "MergedValues", ",", "DL", ")", ";", "}", "int", "ConstantBlock", "=", "ConstantAddressBlock", "(", "LoadNode", "->", "getAddressSpace", "(", ")", ")", ";", "if", "(", "ConstantBlock", ">", "-", "<NUM_LIT>", "&&", "(", "(", "LoadNode", "->", "getExtensionType", "(", ")", "==", "ISD", "::", "NON_EXTLOAD", ")", "||", "(", "LoadNode", "->", "getExtensionType", "(", ")", "==", "ISD", "::", "ZEXTLOAD", ")", ")", ")", "{", "SDValue", "Result", ";", "if", "(", "isa", "<", "ConstantExpr", ">", "(", "LoadNode", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ")", "||", "isa", "<", "Constant", ">", "(", "LoadNode", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ")", "||", "isa", "<", "ConstantSDNode", ">", "(", "Ptr", ")", ")", "{", "SDValue", "Slots", "[", "<NUM_LIT>", "]", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "SDValue", "NewPtr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "Ptr", ".", "getValueType", "(", ")", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", "*", "i", "+", "ConstantBlock", "*", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ")", ";", "Slots", "[", "i", "]", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "i32", ",", "NewPtr", ")", ";", "}", "EVT", "NewVT", "=", "MVT", "::", "v4i32", ";", "unsigned", "NumElements", "=", "<NUM_LIT>", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "{", "NewVT", "=", "VT", ";", "NumElements", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "}", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_VECTOR", ",", "DL", ",", "NewVT", ",", "makeArrayRef", "(", "Slots", ",", "NumElements", ")", ")", ";", "}", "else", "{", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v4i32", ",", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "DL", ",", "MVT", "::", "i32", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ")", ",", "DAG", ".", "getConstant", "(", "LoadNode", "->", "getAddressSpace", "(", ")", "-", "<STR_LIT>", "::", "<STR_LIT>", ",", "MVT", "::", "i32", ")", ")", ";", "}", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "{", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "DL", ",", "MVT", "::", "i32", ",", "Result", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ")", ";", "}", "SDValue", "MergedValues", "[", "<NUM_LIT>", "]", "=", "{", "Result", ",", "Chain", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "MergedValues", ",", "DL", ")", ";", "}", "if", "(", "LoadNode", "->", "getExtensionType", "(", ")", "==", "ISD", "::", "SEXTLOAD", ")", "{", "EVT", "MemVT", "=", "LoadNode", "->", "getMemoryVT", "(", ")", ";", "assert", "(", "!", "MemVT", ".", "isVector", "(", ")", "&&", "(", "MemVT", "==", "MVT", "::", "i16", "||", "MemVT", "==", "MVT", "::", "i8", ")", ")", ";", "SDValue", "ShiftAmount", "=", "DAG", ".", "getConstant", "(", "VT", ".", "getSizeInBits", "(", ")", "-", "MemVT", ".", "getSizeInBits", "(", ")", ",", "MVT", "::", "i32", ")", ";", "SDValue", "NewLoad", "=", "DAG", ".", "getExtLoad", "(", "ISD", "::", "EXTLOAD", ",", "DL", ",", "VT", ",", "Chain", ",", "Ptr", ",", "LoadNode", "->", "getPointerInfo", "(", ")", ",", "MemVT", ",", "LoadNode", "->", "isVolatile", "(", ")", ",", "LoadNode", "->", "isNonTemporal", "(", ")", ",", "LoadNode", "->", "getAlignment", "(", ")", ")", ";", "SDValue", "Shl", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SHL", ",", "DL", ",", "VT", ",", "NewLoad", ",", "ShiftAmount", ")", ";", "SDValue", "Sra", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRA", ",", "DL", ",", "VT", ",", "Shl", ",", "ShiftAmount", ")", ";", "SDValue", "MergedValues", "[", "<NUM_LIT>", "]", "=", "{", "Sra", ",", "Chain", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "MergedValues", ",", "DL", ")", ";", "}", "if", "(", "LoadNode", "->", "getAddressSpace", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "return", "SDValue", "(", ")", ";", "}", "const", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "AMDGPUFrameLowering", "*", "TFL", "=", "static_cast", "<", "const", "AMDGPUFrameLowering", "*", ">", "(", "getTargetMachine", "(", ")", ".", "getFrameLowering", "(", ")", ")", ";", "unsigned", "StackWidth", "=", "TFL", "->", "getStackWidth" ]

LLVM

AAP

CPP

code_generation

MPU

613,996

[ "MCSymbol", "*", "AAPMCInstLower", "::", "GetExternalSymbolSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown target flag on GV operand", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "break", ";", "}", "return", "Printer", ".", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "}" ]

[ "Return", "the", "MCSymbol", "for", "the", "specified", "ExternalSymbol", "." ]

GCC

aarch64

MD

next_suggestion

CPU

613,997

[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]

[ "(", "define_memory_constraint", "<STR_LIT>", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]

LLVM

AArch64

CPP

next_suggestion

CPU

613,998

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "getUsefulBitsFromAndWithImmediate", "(", "SDValue", "(", "UserNode", ",", "<NUM_LIT>", ")", ",", "UsefulBits", ",", "Depth", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "getUsefulBitsFromUBFM", "(", "SDValue", "(", "UserNode", ",", "<NUM_LIT>", ")", ",", "UsefulBits", ",", "Depth", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

613,999

[ "return", "true", ";" ]

[ "if", "(", "!", "Before", ")", "++", "MI", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "VmemSIMDCacheInvalidateOpc", ")", ")", ";", "if", "(", "!", "Before", ")", "--", "MI", ";" ]