Compiler_Type
stringclasses 2
values | Target
stringclasses 176
values | Programming Language
stringclasses 3
values | Task
stringclasses 4
values | Target_Type
stringclasses 7
values | Idx
int64 0
636k
| Ground_Truth
listlengths 0
2.32k
| Input
listlengths 1
1.02k
|
---|---|---|---|---|---|---|---|
LLVM | AMDGPU | CPP | next_suggestion | GPU | 3,300 | [
"CondReg",
"=",
"AndReg",
";"
] | [
"++",
"MBBI",
";",
"MF",
"->",
"insert",
"(",
"MBBI",
",",
"LoopBB",
")",
";",
"MF",
"->",
"insert",
"(",
"MBBI",
",",
"RestoreExecBB",
")",
";",
"MF",
"->",
"insert",
"(",
"MBBI",
",",
"RemainderBB",
")",
";",
"LoopBB",
"->",
"addSuccessor",
"(",
"RestoreExecBB",
")",
";",
"LoopBB",
"->",
"addSuccessor",
"(",
"LoopBB",
")",
";",
"RemainderBB",
"->",
"transferSuccessorsAndUpdatePHIs",
"(",
"&",
"MBB",
")",
";",
"RemainderBB",
"->",
"splice",
"(",
"RemainderBB",
"->",
"begin",
"(",
")",
",",
"&",
"MBB",
",",
"Range",
".",
"end",
"(",
")",
",",
"MBB",
".",
"end",
"(",
")",
")",
";",
"MBB",
".",
"addSuccessor",
"(",
"LoopBB",
")",
";",
"RestoreExecBB",
"->",
"addSuccessor",
"(",
"RemainderBB",
")",
";",
"B",
".",
"setInsertPt",
"(",
"*",
"LoopBB",
",",
"LoopBB",
"->",
"end",
"(",
")",
")",
";",
"B",
".",
"buildInstr",
"(",
"TargetOpcode",
"::",
"PHI",
")",
".",
"addDef",
"(",
"PhiExec",
")",
".",
"addReg",
"(",
"InitSaveExecReg",
")",
".",
"addMBB",
"(",
"&",
"MBB",
")",
".",
"addReg",
"(",
"NewExec",
")",
".",
"addMBB",
"(",
"LoopBB",
")",
";",
"const",
"DebugLoc",
"&",
"DL",
"=",
"B",
".",
"getDL",
"(",
")",
";",
"MachineInstr",
"&",
"FirstInst",
"=",
"*",
"Range",
".",
"begin",
"(",
")",
";",
"LoopBB",
"->",
"splice",
"(",
"LoopBB",
"->",
"end",
"(",
")",
",",
"&",
"MBB",
",",
"Range",
".",
"begin",
"(",
")",
",",
"MBB",
".",
"end",
"(",
")",
")",
";",
"MachineBasicBlock",
"::",
"iterator",
"NewBegin",
"=",
"FirstInst",
".",
"getIterator",
"(",
")",
";",
"auto",
"NewEnd",
"=",
"LoopBB",
"->",
"end",
"(",
")",
";",
"MachineBasicBlock",
"::",
"iterator",
"I",
"=",
"Range",
".",
"begin",
"(",
")",
";",
"B",
".",
"setInsertPt",
"(",
"*",
"LoopBB",
",",
"I",
")",
";",
"Register",
"CondReg",
";",
"assert",
"(",
"std",
"::",
"distance",
"(",
"NewBegin",
",",
"NewEnd",
")",
"==",
"OrigRangeSize",
")",
";",
"for",
"(",
"MachineInstr",
"&",
"MI",
":",
"make_range",
"(",
"NewBegin",
",",
"NewEnd",
")",
")",
"{",
"for",
"(",
"MachineOperand",
"&",
"Op",
":",
"MI",
".",
"uses",
"(",
")",
")",
"{",
"if",
"(",
"!",
"Op",
".",
"isReg",
"(",
")",
"||",
"Op",
".",
"isDef",
"(",
")",
")",
"continue",
";",
"Register",
"OldReg",
"=",
"Op",
".",
"getReg",
"(",
")",
";",
"if",
"(",
"!",
"SGPROperandRegs",
".",
"count",
"(",
"OldReg",
")",
")",
"continue",
";",
"auto",
"OldVal",
"=",
"WaterfalledRegMap",
".",
"find",
"(",
"OldReg",
")",
";",
"if",
"(",
"OldVal",
"!=",
"WaterfalledRegMap",
".",
"end",
"(",
")",
")",
"{",
"Op",
".",
"setReg",
"(",
"OldVal",
"->",
"second",
")",
";",
"continue",
";",
"}",
"Register",
"OpReg",
"=",
"Op",
".",
"getReg",
"(",
")",
";",
"LLT",
"OpTy",
"=",
"MRI",
".",
"getType",
"(",
"OpReg",
")",
";",
"const",
"RegisterBank",
"*",
"OpBank",
"=",
"getRegBank",
"(",
"OpReg",
",",
"MRI",
",",
"*",
"TRI",
")",
";",
"if",
"(",
"OpBank",
"!=",
"&",
"AMDGPU",
"::",
"VGPRRegBank",
")",
"{",
"B",
".",
"setMBB",
"(",
"MBB",
")",
";",
"OpReg",
"=",
"B",
".",
"buildCopy",
"(",
"OpTy",
",",
"OpReg",
")",
".",
"getReg",
"(",
"<NUM_LIT>",
")",
";",
"MRI",
".",
"setRegBank",
"(",
"OpReg",
",",
"AMDGPU",
"::",
"VGPRRegBank",
")",
";",
"B",
".",
"setInstr",
"(",
"*",
"I",
")",
";",
"}",
"unsigned",
"OpSize",
"=",
"OpTy",
".",
"getSizeInBits",
"(",
")",
";",
"if",
"(",
"OpSize",
"==",
"<NUM_LIT>",
")",
"{",
"Register",
"CurrentLaneOpReg",
"=",
"MRI",
".",
"createVirtualRegister",
"(",
"&",
"AMDGPU",
"::",
"SReg_32_XM0RegClass",
")",
";",
"MRI",
".",
"setType",
"(",
"CurrentLaneOpReg",
",",
"OpTy",
")",
";",
"constrainGenericRegister",
"(",
"OpReg",
",",
"AMDGPU",
"::",
"VGPR_32RegClass",
",",
"MRI",
")",
";",
"BuildMI",
"(",
"*",
"LoopBB",
",",
"I",
",",
"DL",
",",
"TII",
"->",
"get",
"(",
"AMDGPU",
"::",
"V_READFIRSTLANE_B32",
")",
",",
"CurrentLaneOpReg",
")",
".",
"addReg",
"(",
"OpReg",
")",
";",
"Register",
"NewCondReg",
"=",
"MRI",
".",
"createVirtualRegister",
"(",
"WaveRC",
")",
";",
"bool",
"First",
"=",
"CondReg",
"==",
"AMDGPU",
"::",
"NoRegister",
";",
"if",
"(",
"First",
")",
"CondReg",
"=",
"NewCondReg",
";",
"B",
".",
"buildInstr",
"(",
"AMDGPU",
"::",
"V_CMP_EQ_U32_e64",
")",
".",
"addDef",
"(",
"NewCondReg",
")",
".",
"addReg",
"(",
"CurrentLaneOpReg",
")",
".",
"addReg",
"(",
"OpReg",
")",
";",
"Op",
".",
"setReg",
"(",
"CurrentLaneOpReg",
")",
";",
"if",
"(",
"!",
"First",
")",
"{",
"Register",
"AndReg",
"=",
"MRI",
".",
"createVirtualRegister",
"(",
"WaveRC",
")",
";",
"B",
".",
"buildInstr",
"(",
"WaveAndOpc",
")",
".",
"addDef",
"(",
"AndReg",
")",
".",
"addReg",
"(",
"NewCondReg",
")",
".",
"addReg",
"(",
"CondReg",
")",
";"
] |
LLVM | X86 | CPP | next_suggestion | CPU | 3,301 | [
"DetectFamilyModel",
"(",
"EAX",
",",
"Family",
",",
"Model",
")",
";"
] | [
"union",
"{",
"unsigned",
"u",
"[",
"<NUM_LIT>",
"]",
";",
"char",
"c",
"[",
"<NUM_LIT>",
"]",
";",
"}",
"text",
";",
"if",
"(",
"GetCpuIDAndInfo",
"(",
"<NUM_LIT>",
",",
"&",
"EAX",
",",
"text",
".",
"u",
"+",
"<NUM_LIT>",
",",
"text",
".",
"u",
"+",
"<NUM_LIT>",
",",
"text",
".",
"u",
"+",
"<NUM_LIT>",
")",
")",
"return",
";",
"GetCpuIDAndInfo",
"(",
"<NUM_LIT>",
",",
"&",
"EAX",
",",
"&",
"EBX",
",",
"&",
"ECX",
",",
"&",
"EDX",
")",
";",
"if",
"(",
"(",
"EDX",
">>",
"<NUM_LIT>",
")",
"&",
"<NUM_LIT>",
")",
"HasCMov",
"=",
"true",
";",
"if",
"(",
"(",
"EDX",
">>",
"<NUM_LIT>",
")",
"&",
"<NUM_LIT>",
")",
"X86SSELevel",
"=",
"MMX",
";",
"if",
"(",
"(",
"EDX",
">>",
"<NUM_LIT>",
")",
"&",
"<NUM_LIT>",
")",
"X86SSELevel",
"=",
"SSE1",
";",
"if",
"(",
"(",
"EDX",
">>",
"<NUM_LIT>",
")",
"&",
"<NUM_LIT>",
")",
"X86SSELevel",
"=",
"SSE2",
";",
"if",
"(",
"ECX",
"&",
"<NUM_LIT>",
")",
"X86SSELevel",
"=",
"SSE3",
";",
"if",
"(",
"(",
"ECX",
">>",
"<NUM_LIT>",
")",
"&",
"<NUM_LIT>",
")",
"X86SSELevel",
"=",
"SSSE3",
";",
"if",
"(",
"(",
"ECX",
">>",
"<NUM_LIT>",
")",
"&",
"<NUM_LIT>",
")",
"X86SSELevel",
"=",
"SSE41",
";",
"if",
"(",
"(",
"ECX",
">>",
"<NUM_LIT>",
")",
"&",
"<NUM_LIT>",
")",
"X86SSELevel",
"=",
"SSE42",
";",
"bool",
"IsIntel",
"=",
"memcmp",
"(",
"text",
".",
"c",
",",
"<STR_LIT>",
"GenuineIntel",
"<STR_LIT>",
",",
"<NUM_LIT>",
")",
"==",
"<NUM_LIT>",
";",
"bool",
"IsAMD",
"=",
"!",
"IsIntel",
"&&",
"memcmp",
"(",
"text",
".",
"c",
",",
"<STR_LIT>",
"AuthenticAMD",
"<STR_LIT>",
",",
"<NUM_LIT>",
")",
"==",
"<NUM_LIT>",
";",
"HasCLMUL",
"=",
"IsIntel",
"&&",
"(",
"(",
"ECX",
">>",
"<NUM_LIT>",
")",
"&",
"<NUM_LIT>",
")",
";",
"HasFMA3",
"=",
"IsIntel",
"&&",
"(",
"(",
"ECX",
">>",
"<NUM_LIT>",
")",
"&",
"<NUM_LIT>",
")",
";",
"HasAVX",
"=",
"(",
"(",
"ECX",
">>",
"<NUM_LIT>",
")",
"&",
"<NUM_LIT>",
")",
";",
"HasAES",
"=",
"IsIntel",
"&&",
"(",
"(",
"ECX",
">>",
"<NUM_LIT>",
")",
"&",
"<NUM_LIT>",
")",
";",
"if",
"(",
"IsIntel",
"||",
"IsAMD",
")",
"{",
"unsigned",
"Family",
"=",
"<NUM_LIT>",
";",
"unsigned",
"Model",
"=",
"<NUM_LIT>",
";"
] |
GCC | avr | CPP | program_repair | MPU | 3,302 | [
"<FIXS>",
"tree",
"fntype_callee",
"=",
"TREE_TYPE",
"(",
"CALL_EXPR_FN",
"(",
"exp_callee",
")",
")",
";",
"<FIXE>"
] | [
"return",
"false",
";",
"}",
"<BUGS>",
"fntype_callee",
"=",
"TREE_TYPE",
"(",
"CALL_EXPR_FN",
"(",
"exp_callee",
")",
")",
";",
"<BUGE>",
"if",
"(",
"decl_callee",
")",
"{"
] |
LLVM | AArch64 | CPP | next_suggestion | CPU | 3,303 | [
"G",
".",
"addEdge",
"(",
"node1",
",",
"node2",
",",
"std",
"::",
"move",
"(",
"costs",
")",
")",
";"
] | [
"PBQPRAGraph",
"::",
"NodeId",
"node1",
"=",
"G",
".",
"getMetadata",
"(",
")",
".",
"getNodeIdForVReg",
"(",
"Rd",
")",
";",
"PBQPRAGraph",
"::",
"NodeId",
"node2",
"=",
"G",
".",
"getMetadata",
"(",
")",
".",
"getNodeIdForVReg",
"(",
"Ra",
")",
";",
"const",
"PBQPRAGraph",
"::",
"NodeMetadata",
"::",
"AllowedRegVector",
"*",
"vRdAllowed",
"=",
"&",
"G",
".",
"getNodeMetadata",
"(",
"node1",
")",
".",
"getAllowedRegs",
"(",
")",
";",
"const",
"PBQPRAGraph",
"::",
"NodeMetadata",
"::",
"AllowedRegVector",
"*",
"vRaAllowed",
"=",
"&",
"G",
".",
"getNodeMetadata",
"(",
"node2",
")",
".",
"getAllowedRegs",
"(",
")",
";",
"PBQPRAGraph",
"::",
"EdgeId",
"edge",
"=",
"G",
".",
"findEdge",
"(",
"node1",
",",
"node2",
")",
";",
"if",
"(",
"edge",
"==",
"G",
".",
"invalidEdgeId",
"(",
")",
")",
"{",
"const",
"LiveInterval",
"&",
"ld",
"=",
"LIs",
".",
"getInterval",
"(",
"Rd",
")",
";",
"const",
"LiveInterval",
"&",
"la",
"=",
"LIs",
".",
"getInterval",
"(",
"Ra",
")",
";",
"bool",
"livesOverlap",
"=",
"ld",
".",
"overlaps",
"(",
"la",
")",
";",
"PBQPRAGraph",
"::",
"RawMatrix",
"costs",
"(",
"vRdAllowed",
"->",
"size",
"(",
")",
"+",
"<NUM_LIT>",
",",
"vRaAllowed",
"->",
"size",
"(",
")",
"+",
"<NUM_LIT>",
",",
"<NUM_LIT>",
")",
";",
"for",
"(",
"unsigned",
"i",
"=",
"<NUM_LIT>",
",",
"ie",
"=",
"vRdAllowed",
"->",
"size",
"(",
")",
";",
"i",
"!=",
"ie",
";",
"++",
"i",
")",
"{",
"unsigned",
"pRd",
"=",
"(",
"*",
"vRdAllowed",
")",
"[",
"i",
"]",
";",
"for",
"(",
"unsigned",
"j",
"=",
"<NUM_LIT>",
",",
"je",
"=",
"vRaAllowed",
"->",
"size",
"(",
")",
";",
"j",
"!=",
"je",
";",
"++",
"j",
")",
"{",
"unsigned",
"pRa",
"=",
"(",
"*",
"vRaAllowed",
")",
"[",
"j",
"]",
";",
"if",
"(",
"livesOverlap",
"&&",
"TRI",
"->",
"regsOverlap",
"(",
"pRd",
",",
"pRa",
")",
")",
"costs",
"[",
"i",
"+",
"<NUM_LIT>",
"]",
"[",
"j",
"+",
"<NUM_LIT>",
"]",
"=",
"std",
"::",
"numeric_limits",
"<",
"PBQP",
"::",
"PBQPNum",
">",
"::",
"infinity",
"(",
")",
";",
"else",
"costs",
"[",
"i",
"+",
"<NUM_LIT>",
"]",
"[",
"j",
"+",
"<NUM_LIT>",
"]",
"=",
"haveSameParity",
"(",
"pRd",
",",
"pRa",
")",
"?",
"<NUM_LIT>",
":",
"<NUM_LIT>",
";",
"}",
"}"
] |
LLVM | Hexagon | TD | next_suggestion | DSP | 3,304 | [
"let",
"prefersSlot3",
"=",
"<NUM_LIT>",
";"
] | [
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";"
] |
GCC | arm | CPP | next_suggestion | CPU | 3,305 | [
"return",
"_",
"_",
"rv",
";"
] | [
"_",
"_",
"rv",
".",
"val",
"[",
"<NUM_LIT>",
"]",
"=",
"_",
"_",
"builtin_shuffle",
"(",
"_",
"_",
"a",
",",
"_",
"_",
"b",
",",
"(",
"uint8x16_t",
")",
"{",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
"}",
")",
";",
"_",
"_",
"rv",
".",
"val",
"[",
"<NUM_LIT>",
"]",
"=",
"_",
"_",
"builtin_shuffle",
"(",
"_",
"_",
"a",
",",
"_",
"_",
"b",
",",
"(",
"uint8x16_t",
")",
"{",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
"}",
")",
";",
"_",
"_",
"rv",
".",
"val",
"[",
"<NUM_LIT>",
"]",
"=",
"_",
"_",
"builtin_shuffle",
"(",
"_",
"_",
"a",
",",
"_",
"_",
"b",
",",
"(",
"uint8x16_t",
")",
"{",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
"}",
")",
";"
] |
LLVM | Mips | CPP | next_suggestion | CPU | 3,306 | [
"reportParseError",
"(",
"SaveOpnd",
".",
"getStartLoc",
"(",
")",
",",
"<STR_LIT>",
"invalid register",
"<STR_LIT>",
")",
";"
] | [
"return",
"false",
";",
"}",
"FuncReg",
"=",
"FuncRegOpnd",
".",
"getGPR32Reg",
"(",
")",
";",
"TmpReg",
".",
"clear",
"(",
")",
";",
"if",
"(",
"!",
"eatComma",
"(",
"<STR_LIT>",
"unexpected token, expected comma",
"<STR_LIT>",
")",
")",
"return",
"true",
";",
"ResTy",
"=",
"parseAnyRegister",
"(",
"TmpReg",
")",
";",
"if",
"(",
"ResTy",
"==",
"MatchOperand_NoMatch",
")",
"{",
"const",
"MCExpr",
"*",
"OffsetExpr",
";",
"int64_t",
"OffsetVal",
";",
"SMLoc",
"ExprLoc",
"=",
"getLexer",
"(",
")",
".",
"getLoc",
"(",
")",
";",
"if",
"(",
"Parser",
".",
"parseExpression",
"(",
"OffsetExpr",
")",
"||",
"!",
"OffsetExpr",
"->",
"evaluateAsAbsolute",
"(",
"OffsetVal",
",",
"getStreamer",
"(",
")",
")",
")",
"{",
"reportParseError",
"(",
"ExprLoc",
",",
"<STR_LIT>",
"expected save register or stack offset",
"<STR_LIT>",
")",
";",
"return",
"false",
";",
"}",
"Save",
"=",
"OffsetVal",
";",
"SaveIsReg",
"=",
"false",
";",
"}",
"else",
"{",
"MipsOperand",
"&",
"SaveOpnd",
"=",
"static_cast",
"<",
"MipsOperand",
"&",
">",
"(",
"*",
"TmpReg",
"[",
"<NUM_LIT>",
"]",
")",
";",
"if",
"(",
"!",
"SaveOpnd",
".",
"isGPRAsmReg",
"(",
")",
")",
"{"
] |
LLVM | Hexagon | TD | next_suggestion | DSP | 3,307 | [
"let",
"BaseOpcode",
"=",
"<STR_LIT>",
";"
] | [
"def",
"J4_cmpeq_fp0_jump_nt",
":",
"HInst",
"<",
"(",
"outs",
")",
",",
"(",
"ins",
"GeneralSubRegs",
":",
"$",
"Rs16",
",",
"GeneralSubRegs",
":",
"$",
"Rt16",
",",
"b30_2Imm",
":",
"$",
"Ii",
")",
",",
"<STR_LIT>",
",",
"tc_56336eb0",
",",
"TypeCJ",
">",
",",
"Enc_6a5972",
",",
"PredRel",
"{",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"isPredicated",
"=",
"<NUM_LIT>",
";",
"let",
"isPredicatedFalse",
"=",
"<NUM_LIT>",
";",
"let",
"isTerminator",
"=",
"<NUM_LIT>",
";",
"let",
"isBranch",
"=",
"<NUM_LIT>",
";",
"let",
"isPredicatedNew",
"=",
"<NUM_LIT>",
";",
"let",
"cofRelax1",
"=",
"<NUM_LIT>",
";",
"let",
"cofRelax2",
"=",
"<NUM_LIT>",
";",
"let",
"cofMax1",
"=",
"<NUM_LIT>",
";",
"let",
"Uses",
"=",
"[",
"P0",
"]",
";",
"let",
"Defs",
"=",
"[",
"P0",
",",
"PC",
"]",
";"
] |
GCC | rs6000 | CPP | stmt_completion | CPU | 3,308 | [
"MEMMODEL_ACQ_REL",
":"
] | [
"if",
"(",
"!",
"legitimate_indirect_address_p",
"(",
"addr",
",",
"reload_completed",
")",
"&&",
"!",
"legitimate_indexed_address_p",
"(",
"addr",
",",
"reload_completed",
")",
")",
"{",
"addr",
"=",
"force_reg",
"(",
"Pmode",
",",
"addr",
")",
";",
"mem",
"=",
"replace_equiv_address_nv",
"(",
"mem",
",",
"addr",
")",
";",
"}",
"switch",
"(",
"model",
")",
"{",
"case",
"MEMMODEL_RELAXED",
":",
"case",
"MEMMODEL_CONSUME",
":",
"case",
"MEMMODEL_ACQUIRE",
":",
"break",
";",
"case",
"MEMMODEL_RELEASE",
":",
"case"
] |
LLVM | Mips | CPP | next_suggestion | CPU | 3,309 | [
"JTI",
"->",
"Initialize",
"(",
"MF",
",",
"IsPIC",
",",
"Subtarget",
"->",
"isLittle",
"(",
")",
")",
";"
] | [
"TD",
"=",
"(",
"(",
"const",
"MipsTargetMachine",
"&",
")",
"MF",
".",
"getTarget",
"(",
")",
")",
".",
"getDataLayout",
"(",
")",
";",
"Subtarget",
"=",
"&",
"TM",
".",
"getSubtarget",
"<",
"MipsSubtarget",
">",
"(",
")",
";",
"MCPEs",
"=",
"&",
"MF",
".",
"getConstantPool",
"(",
")",
"->",
"getConstants",
"(",
")",
";",
"MJTEs",
"=",
"<NUM_LIT>",
";",
"if",
"(",
"MF",
".",
"getJumpTableInfo",
"(",
")",
")",
"MJTEs",
"=",
"&",
"MF",
".",
"getJumpTableInfo",
"(",
")",
"->",
"getJumpTables",
"(",
")",
";"
] |
LLVM | AArch64 | TD | stmt_completion | CPU | 3,310 | [
",",
"GPR32",
",",
"VectorIndexS",
">",
";"
] | [
"def",
":",
"SIMDMovAlias",
"<",
"<STR_LIT>",
",",
"<STR_LIT>",
",",
"!",
"cast",
"<",
"Instruction",
">",
"(",
"NAME",
"#",
"<STR_LIT>",
")"
] |
LLVM | PowerPC | CPP | code_generation | CPU | 3,311 | [
"bool",
"PPCTargetLowering",
"::",
"getTgtMemIntrinsic",
"(",
"IntrinsicInfo",
"&",
"Info",
",",
"const",
"CallInst",
"&",
"I",
",",
"MachineFunction",
"&",
"MF",
",",
"unsigned",
"Intrinsic",
")",
"const",
"{",
"switch",
"(",
"Intrinsic",
")",
"{",
"case",
"Intrinsic",
"::",
"ppc_altivec_lvx",
":",
"case",
"Intrinsic",
"::",
"ppc_altivec_lvxl",
":",
"case",
"Intrinsic",
"::",
"ppc_altivec_lvebx",
":",
"case",
"Intrinsic",
"::",
"ppc_altivec_lvehx",
":",
"case",
"Intrinsic",
"::",
"ppc_altivec_lvewx",
":",
"case",
"Intrinsic",
"::",
"ppc_vsx_lxvd2x",
":",
"case",
"Intrinsic",
"::",
"ppc_vsx_lxvw4x",
":",
"{",
"EVT",
"VT",
";",
"switch",
"(",
"Intrinsic",
")",
"{",
"case",
"Intrinsic",
"::",
"ppc_altivec_lvebx",
":",
"VT",
"=",
"MVT",
"::",
"i8",
";",
"break",
";",
"case",
"Intrinsic",
"::",
"ppc_altivec_lvehx",
":",
"VT",
"=",
"MVT",
"::",
"i16",
";",
"break",
";",
"case",
"Intrinsic",
"::",
"ppc_altivec_lvewx",
":",
"VT",
"=",
"MVT",
"::",
"i32",
";",
"break",
";",
"case",
"Intrinsic",
"::",
"ppc_vsx_lxvd2x",
":",
"VT",
"=",
"MVT",
"::",
"v2f64",
";",
"break",
";",
"default",
":",
"VT",
"=",
"MVT",
"::",
"v4i32",
";",
"break",
";",
"}",
"Info",
".",
"opc",
"=",
"ISD",
"::",
"INTRINSIC_W_CHAIN",
";",
"Info",
".",
"memVT",
"=",
"VT",
";",
"Info",
".",
"ptrVal",
"=",
"I",
".",
"getArgOperand",
"(",
"<NUM_LIT>",
")",
";",
"Info",
".",
"offset",
"=",
"-",
"VT",
".",
"getStoreSize",
"(",
")",
"+",
"<NUM_LIT>",
";",
"Info",
".",
"size",
"=",
"<NUM_LIT>",
"*",
"VT",
".",
"getStoreSize",
"(",
")",
"-",
"<NUM_LIT>",
";",
"Info",
".",
"align",
"=",
"Align",
"(",
"<NUM_LIT>",
")",
";",
"Info",
".",
"flags",
"=",
"MachineMemOperand",
"::",
"MOLoad",
";",
"return",
"true",
";",
"}",
"case",
"Intrinsic",
"::",
"ppc_altivec_stvx",
":",
"case",
"Intrinsic",
"::",
"ppc_altivec_stvxl",
":",
"case",
"Intrinsic",
"::",
"ppc_altivec_stvebx",
":",
"case",
"Intrinsic",
"::",
"ppc_altivec_stvehx",
":",
"case",
"Intrinsic",
"::",
"ppc_altivec_stvewx",
":",
"case",
"Intrinsic",
"::",
"ppc_vsx_stxvd2x",
":",
"case",
"Intrinsic",
"::",
"ppc_vsx_stxvw4x",
":",
"{",
"EVT",
"VT",
";",
"switch",
"(",
"Intrinsic",
")",
"{",
"case",
"Intrinsic",
"::",
"ppc_altivec_stvebx",
":",
"VT",
"=",
"MVT",
"::",
"i8",
";",
"break",
";",
"case",
"Intrinsic",
"::",
"ppc_altivec_stvehx",
":",
"VT",
"=",
"MVT",
"::",
"i16",
";",
"break",
";",
"case",
"Intrinsic",
"::",
"ppc_altivec_stvewx",
":",
"VT",
"=",
"MVT",
"::",
"i32",
";",
"break",
";",
"case",
"Intrinsic",
"::",
"ppc_vsx_stxvd2x",
":",
"VT",
"=",
"MVT",
"::",
"v2f64",
";",
"break",
";",
"default",
":",
"VT",
"=",
"MVT",
"::",
"v4i32",
";",
"break",
";",
"}",
"Info",
".",
"opc",
"=",
"ISD",
"::",
"INTRINSIC_VOID",
";",
"Info",
".",
"memVT",
"=",
"VT",
";",
"Info",
".",
"ptrVal",
"=",
"I",
".",
"getArgOperand",
"(",
"<NUM_LIT>",
")",
";",
"Info",
".",
"offset",
"=",
"-",
"VT",
".",
"getStoreSize",
"(",
")",
"+",
"<NUM_LIT>",
";",
"Info",
".",
"size",
"=",
"<NUM_LIT>",
"*",
"VT",
".",
"getStoreSize",
"(",
")",
"-",
"<NUM_LIT>",
";",
"Info",
".",
"align",
"=",
"Align",
"(",
"<NUM_LIT>",
")",
";",
"Info",
".",
"flags",
"=",
"MachineMemOperand",
"::",
"MOStore",
";",
"return",
"true",
";",
"}",
"default",
":",
"break",
";",
"}",
"return",
"false",
";",
"}"
] | [
"Given",
"an",
"intrinsic",
",",
"checks",
"if",
"on",
"the",
"target",
"the",
"intrinsic",
"will",
"need",
"to",
"map",
"to",
"a",
"MemIntrinsicNode",
"(",
"touches",
"memory",
")",
"."
] |
LLVM | SystemZ | CPP | next_suggestion | CPU | 3,312 | [
"}"
] | [
"HazardRec",
".",
"setDAG",
"(",
"dag",
")",
";",
"HazardRec",
".",
"Reset",
"(",
")",
";"
] |
LLVM | AMDGPU | CPP | next_suggestion | GPU | 3,313 | [
"}"
] | [
"if",
"(",
"!",
"AMDGPU",
"::",
"hasNamedOperand",
"(",
"Opc0",
",",
"AMDGPU",
"::",
"OpName",
"::",
"sbase",
")",
"||",
"!",
"AMDGPU",
"::",
"hasNamedOperand",
"(",
"Opc1",
",",
"AMDGPU",
"::",
"OpName",
"::",
"sbase",
")",
")",
"return",
"false",
";",
"unsigned",
"NumOps",
"=",
"getNumOperandsNoGlue",
"(",
"Load0",
")",
";",
"if",
"(",
"NumOps",
"!=",
"getNumOperandsNoGlue",
"(",
"Load1",
")",
")",
"return",
"false",
";",
"if",
"(",
"Load0",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
"!=",
"Load1",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
")",
"return",
"false",
";",
"assert",
"(",
"NumOps",
"==",
"<NUM_LIT>",
"||",
"NumOps",
"==",
"<NUM_LIT>",
")",
";",
"if",
"(",
"NumOps",
"==",
"<NUM_LIT>",
"&&",
"Load0",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
"!=",
"Load1",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
")",
"return",
"false",
";",
"const",
"ConstantSDNode",
"*",
"Load0Offset",
"=",
"dyn_cast",
"<",
"ConstantSDNode",
">",
"(",
"Load0",
"->",
"getOperand",
"(",
"NumOps",
"-",
"<NUM_LIT>",
")",
")",
";",
"const",
"ConstantSDNode",
"*",
"Load1Offset",
"=",
"dyn_cast",
"<",
"ConstantSDNode",
">",
"(",
"Load1",
"->",
"getOperand",
"(",
"NumOps",
"-",
"<NUM_LIT>",
")",
")",
";",
"if",
"(",
"!",
"Load0Offset",
"||",
"!",
"Load1Offset",
")",
"return",
"false",
";",
"Offset0",
"=",
"Load0Offset",
"->",
"getZExtValue",
"(",
")",
";",
"Offset1",
"=",
"Load1Offset",
"->",
"getZExtValue",
"(",
")",
";",
"return",
"true",
";",
"}",
"if",
"(",
"(",
"isMUBUF",
"(",
"Opc0",
")",
"||",
"isMTBUF",
"(",
"Opc0",
")",
")",
"&&",
"(",
"isMUBUF",
"(",
"Opc1",
")",
"||",
"isMTBUF",
"(",
"Opc1",
")",
")",
")",
"{",
"if",
"(",
"!",
"nodesHaveSameOperandValue",
"(",
"Load0",
",",
"Load1",
",",
"AMDGPU",
"::",
"OpName",
"::",
"soffset",
")",
"||",
"!",
"nodesHaveSameOperandValue",
"(",
"Load0",
",",
"Load1",
",",
"AMDGPU",
"::",
"OpName",
"::",
"vaddr",
")",
"||",
"!",
"nodesHaveSameOperandValue",
"(",
"Load0",
",",
"Load1",
",",
"AMDGPU",
"::",
"OpName",
"::",
"srsrc",
")",
")",
"return",
"false",
";",
"int",
"OffIdx0",
"=",
"AMDGPU",
"::",
"getNamedOperandIdx",
"(",
"Opc0",
",",
"AMDGPU",
"::",
"OpName",
"::",
"offset",
")",
";",
"int",
"OffIdx1",
"=",
"AMDGPU",
"::",
"getNamedOperandIdx",
"(",
"Opc1",
",",
"AMDGPU",
"::",
"OpName",
"::",
"offset",
")",
";",
"if",
"(",
"OffIdx0",
"==",
"-",
"<NUM_LIT>",
"||",
"OffIdx1",
"==",
"-",
"<NUM_LIT>",
")",
"return",
"false",
";",
"OffIdx0",
"-=",
"get",
"(",
"Opc0",
")",
".",
"NumDefs",
";",
"OffIdx1",
"-=",
"get",
"(",
"Opc1",
")",
".",
"NumDefs",
";",
"SDValue",
"Off0",
"=",
"Load0",
"->",
"getOperand",
"(",
"OffIdx0",
")",
";",
"SDValue",
"Off1",
"=",
"Load1",
"->",
"getOperand",
"(",
"OffIdx1",
")",
";",
"if",
"(",
"!",
"isa",
"<",
"ConstantSDNode",
">",
"(",
"Off0",
")",
"||",
"!",
"isa",
"<",
"ConstantSDNode",
">",
"(",
"Off1",
")",
")",
"return",
"false",
";",
"Offset0",
"=",
"Off0",
"->",
"getAsZExtVal",
"(",
")",
";",
"Offset1",
"=",
"Off1",
"->",
"getAsZExtVal",
"(",
")",
";",
"return",
"true",
";",
"}",
"return",
"false",
";"
] |
GCC | arm | CPP | next_suggestion | CPU | 3,314 | [
"}"
] | [
"vrshrq_n_s64",
"(",
"int64x2_t",
"_",
"_",
"a",
",",
"const",
"int",
"_",
"_",
"b",
")",
"{",
"return",
"(",
"int64x2_t",
")",
"_",
"_",
"builtin_neon_vrshrs_nv2di",
"(",
"_",
"_",
"a",
",",
"_",
"_",
"b",
")",
";"
] |
LLVM | Hexagon | CPP | next_suggestion | DSP | 3,315 | [
"}"
] | [
"void",
"setEnd",
"(",
"const",
"IndexType",
"&",
"E",
")",
"{",
"second",
"=",
"E",
";"
] |
GCC | tilepro | MD | stmt_completion | VLIW | 3,316 | [
")",
")",
")",
"]"
] | [
"(",
"high",
":",
"SI",
"(",
"const",
":",
"SI",
"(",
"unspec",
":",
"SI",
"[",
"(",
"match_operand",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"]",
"UNSPEC_TLS_LE",
")",
")"
] |
LLVM | X86 | CPP | stmt_completion | CPU | 3,317 | [
"<NUM_LIT>",
")",
"return",
"false",
";"
] | [
"BaseOpc",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"CondCode",
"=",
"X86",
"::",
"COND_O",
";",
"break",
";",
"}",
"Register",
"LHSReg",
"=",
"getRegForValue",
"(",
"LHS",
")",
";",
"if",
"(",
"LHSReg",
"==",
"<NUM_LIT>",
")",
"return",
"false",
";",
"unsigned",
"ResultReg",
"=",
"<NUM_LIT>",
";",
"if",
"(",
"const",
"auto",
"*",
"CI",
"=",
"dyn_cast",
"<",
"ConstantInt",
">",
"(",
"RHS",
")",
")",
"{",
"static",
"const",
"uint16_t",
"Opc",
"[",
"<NUM_LIT>",
"]",
"[",
"<NUM_LIT>",
"]",
"=",
"{",
"{",
"X86",
"::",
"INC8r",
",",
"X86",
"::",
"INC16r",
",",
"X86",
"::",
"INC32r",
",",
"X86",
"::",
"INC64r",
"}",
",",
"{",
"X86",
"::",
"DEC8r",
",",
"X86",
"::",
"DEC16r",
",",
"X86",
"::",
"DEC32r",
",",
"X86",
"::",
"DEC64r",
"}",
"}",
";",
"if",
"(",
"CI",
"->",
"isOne",
"(",
")",
"&&",
"(",
"BaseOpc",
"==",
"ISD",
"::",
"ADD",
"||",
"BaseOpc",
"==",
"ISD",
"::",
"SUB",
")",
"&&",
"CondCode",
"==",
"X86",
"::",
"COND_O",
")",
"{",
"ResultReg",
"=",
"createResultReg",
"(",
"TLI",
".",
"getRegClassFor",
"(",
"VT",
")",
")",
";",
"bool",
"IsDec",
"=",
"BaseOpc",
"==",
"ISD",
"::",
"SUB",
";",
"BuildMI",
"(",
"*",
"FuncInfo",
".",
"MBB",
",",
"FuncInfo",
".",
"InsertPt",
",",
"DbgLoc",
",",
"TII",
".",
"get",
"(",
"Opc",
"[",
"IsDec",
"]",
"[",
"VT",
".",
"SimpleTy",
"-",
"MVT",
"::",
"i8",
"]",
")",
",",
"ResultReg",
")",
".",
"addReg",
"(",
"LHSReg",
")",
";",
"}",
"else",
"ResultReg",
"=",
"fastEmit_ri",
"(",
"VT",
",",
"VT",
",",
"BaseOpc",
",",
"LHSReg",
",",
"CI",
"->",
"getZExtValue",
"(",
")",
")",
";",
"}",
"unsigned",
"RHSReg",
";",
"if",
"(",
"!",
"ResultReg",
")",
"{",
"RHSReg",
"=",
"getRegForValue",
"(",
"RHS",
")",
";",
"if",
"(",
"RHSReg",
"==",
"<NUM_LIT>",
")",
"return",
"false",
";",
"ResultReg",
"=",
"fastEmit_rr",
"(",
"VT",
",",
"VT",
",",
"BaseOpc",
",",
"LHSReg",
",",
"RHSReg",
")",
";",
"}",
"if",
"(",
"BaseOpc",
"==",
"<STR_LIT>",
"::",
"<STR_LIT>",
"&&",
"!",
"ResultReg",
")",
"{",
"static",
"const",
"uint16_t",
"MULOpc",
"[",
"]",
"=",
"{",
"X86",
"::",
"MUL8r",
",",
"X86",
"::",
"MUL16r",
",",
"X86",
"::",
"MUL32r",
",",
"X86",
"::",
"MUL64r",
"}",
";",
"static",
"const",
"MCPhysReg",
"Reg",
"[",
"]",
"=",
"{",
"X86",
"::",
"AL",
",",
"X86",
"::",
"AX",
",",
"X86",
"::",
"EAX",
",",
"X86",
"::",
"RAX",
"}",
";",
"BuildMI",
"(",
"*",
"FuncInfo",
".",
"MBB",
",",
"FuncInfo",
".",
"InsertPt",
",",
"DbgLoc",
",",
"TII",
".",
"get",
"(",
"TargetOpcode",
"::",
"COPY",
")",
",",
"Reg",
"[",
"VT",
".",
"SimpleTy",
"-",
"MVT",
"::",
"i8",
"]",
")",
".",
"addReg",
"(",
"LHSReg",
")",
";",
"ResultReg",
"=",
"fastEmitInst_r",
"(",
"MULOpc",
"[",
"VT",
".",
"SimpleTy",
"-",
"MVT",
"::",
"i8",
"]",
",",
"TLI",
".",
"getRegClassFor",
"(",
"VT",
")",
",",
"RHSReg",
")",
";",
"}",
"else",
"if",
"(",
"BaseOpc",
"==",
"<STR_LIT>",
"::",
"<STR_LIT>",
"&&",
"!",
"ResultReg",
")",
"{",
"static",
"const",
"uint16_t",
"MULOpc",
"[",
"]",
"=",
"{",
"X86",
"::",
"IMUL8r",
",",
"X86",
"::",
"IMUL16rr",
",",
"X86",
"::",
"IMUL32rr",
",",
"X86",
"::",
"IMUL64rr",
"}",
";",
"if",
"(",
"VT",
"==",
"MVT",
"::",
"i8",
")",
"{",
"BuildMI",
"(",
"*",
"FuncInfo",
".",
"MBB",
",",
"FuncInfo",
".",
"InsertPt",
",",
"DbgLoc",
",",
"TII",
".",
"get",
"(",
"TargetOpcode",
"::",
"COPY",
")",
",",
"X86",
"::",
"AL",
")",
".",
"addReg",
"(",
"LHSReg",
")",
";",
"ResultReg",
"=",
"fastEmitInst_r",
"(",
"MULOpc",
"[",
"<NUM_LIT>",
"]",
",",
"TLI",
".",
"getRegClassFor",
"(",
"VT",
")",
",",
"RHSReg",
")",
";",
"}",
"else",
"ResultReg",
"=",
"fastEmitInst_rr",
"(",
"MULOpc",
"[",
"VT",
".",
"SimpleTy",
"-",
"MVT",
"::",
"i8",
"]",
",",
"TLI",
".",
"getRegClassFor",
"(",
"VT",
")",
",",
"LHSReg",
",",
"RHSReg",
")",
";",
"}",
"if",
"(",
"!",
"ResultReg",
")",
"return",
"false",
";",
"Register",
"ResultReg2",
"=",
"createResultReg",
"(",
"&",
"X86",
"::",
"GR8RegClass",
")",
";",
"assert",
"(",
"(",
"ResultReg",
"+",
"<NUM_LIT>",
")",
"==",
"ResultReg2",
"&&",
"<STR_LIT>",
"Nonconsecutive result registers.",
"<STR_LIT>",
")",
";",
"BuildMI",
"(",
"*",
"FuncInfo",
".",
"MBB",
",",
"FuncInfo",
".",
"InsertPt",
",",
"DbgLoc",
",",
"TII",
".",
"get",
"(",
"X86",
"::",
"SETCCr",
")",
",",
"ResultReg2",
")",
".",
"addImm",
"(",
"CondCode",
")",
";",
"updateValueMap",
"(",
"II",
",",
"ResultReg",
",",
"<NUM_LIT>",
")",
";",
"return",
"true",
";",
"}",
"case",
"Intrinsic",
"::",
"x86_sse_cvttss2si",
":",
"case",
"Intrinsic",
"::",
"x86_sse_cvttss2si64",
":",
"case",
"Intrinsic",
"::",
"x86_sse2_cvttsd2si",
":",
"case",
"Intrinsic",
"::",
"x86_sse2_cvttsd2si64",
":",
"{",
"bool",
"IsInputDouble",
";",
"switch",
"(",
"II",
"->",
"getIntrinsicID",
"(",
")",
")",
"{",
"default",
":",
"llvm_unreachable",
"(",
"<STR_LIT>",
"Unexpected intrinsic.",
"<STR_LIT>",
")",
";",
"case",
"Intrinsic",
"::",
"x86_sse_cvttss2si",
":",
"case",
"Intrinsic",
"::",
"x86_sse_cvttss2si64",
":",
"if",
"(",
"!",
"Subtarget",
"->",
"hasSSE1",
"(",
")",
")",
"return",
"false",
";",
"IsInputDouble",
"=",
"false",
";",
"break",
";",
"case",
"Intrinsic",
"::",
"x86_sse2_cvttsd2si",
":",
"case",
"Intrinsic",
"::",
"x86_sse2_cvttsd2si64",
":",
"if",
"(",
"!",
"Subtarget",
"->",
"hasSSE2",
"(",
")",
")",
"return",
"false",
";",
"IsInputDouble",
"=",
"true",
";",
"break",
";",
"}",
"Type",
"*",
"RetTy",
"=",
"II",
"->",
"getCalledFunction",
"(",
")",
"->",
"getReturnType",
"(",
")",
";",
"MVT",
"VT",
";",
"if",
"(",
"!",
"isTypeLegal",
"(",
"RetTy",
",",
"VT",
")",
")",
"return",
"false",
";",
"static",
"const",
"uint16_t",
"CvtOpc",
"[",
"<NUM_LIT>",
"]",
"[",
"<NUM_LIT>",
"]",
"[",
"<NUM_LIT>",
"]",
"=",
"{",
"{",
"{",
"X86",
"::",
"CVTTSS2SIrr",
",",
"X86",
"::",
"CVTTSS2SI64rr",
"}",
",",
"{",
"X86",
"::",
"CVTTSD2SIrr",
",",
"X86",
"::",
"CVTTSD2SI64rr",
"}",
"}",
",",
"{",
"{",
"X86",
"::",
"VCVTTSS2SIrr",
",",
"X86",
"::",
"VCVTTSS2SI64rr",
"}",
",",
"{",
"X86",
"::",
"VCVTTSD2SIrr",
",",
"X86",
"::",
"VCVTTSD2SI64rr",
"}",
"}",
",",
"{",
"{",
"X86",
"::",
"VCVTTSS2SIZrr",
",",
"X86",
"::",
"VCVTTSS2SI64Zrr",
"}",
",",
"{",
"X86",
"::",
"VCVTTSD2SIZrr",
",",
"X86",
"::",
"VCVTTSD2SI64Zrr",
"}",
"}",
",",
"}",
";",
"unsigned",
"AVXLevel",
"=",
"Subtarget",
"->",
"hasAVX512",
"(",
")",
"?",
"<NUM_LIT>",
":",
"Subtarget",
"->",
"hasAVX",
"(",
")",
"?",
"<NUM_LIT>",
":",
"<NUM_LIT>",
";",
"unsigned",
"Opc",
";",
"switch",
"(",
"VT",
".",
"SimpleTy",
")",
"{",
"default",
":",
"llvm_unreachable",
"(",
"<STR_LIT>",
"Unexpected result type.",
"<STR_LIT>",
")",
";",
"case",
"MVT",
"::",
"i32",
":",
"Opc",
"=",
"CvtOpc",
"[",
"AVXLevel",
"]",
"[",
"IsInputDouble",
"]",
"[",
"<NUM_LIT>",
"]",
";",
"break",
";",
"case",
"MVT",
"::",
"i64",
":",
"Opc",
"=",
"CvtOpc",
"[",
"AVXLevel",
"]",
"[",
"IsInputDouble",
"]",
"[",
"<NUM_LIT>",
"]",
";",
"break",
";",
"}",
"const",
"Value",
"*",
"Op",
"=",
"II",
"->",
"getArgOperand",
"(",
"<NUM_LIT>",
")",
";",
"while",
"(",
"auto",
"*",
"IE",
"=",
"dyn_cast",
"<",
"InsertElementInst",
">",
"(",
"Op",
")",
")",
"{",
"const",
"Value",
"*",
"Index",
"=",
"IE",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
";",
"if",
"(",
"!",
"isa",
"<",
"ConstantInt",
">",
"(",
"Index",
")",
")",
"break",
";",
"unsigned",
"Idx",
"=",
"cast",
"<",
"ConstantInt",
">",
"(",
"Index",
")",
"->",
"getZExtValue",
"(",
")",
";",
"if",
"(",
"Idx",
"==",
"<NUM_LIT>",
")",
"{",
"Op",
"=",
"IE",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
";",
"break",
";",
"}",
"Op",
"=",
"IE",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
";",
"}",
"Register",
"Reg",
"=",
"getRegForValue",
"(",
"Op",
")",
";",
"if",
"(",
"Reg",
"=="
] |
LLVM | PowerPC | CPP | stmt_completion | CPU | 3,318 | [
"<NUM_LIT>",
";"
] | [
"switch",
"(",
"Kind",
")",
"{",
"default",
":",
"llvm_unreachable",
"(",
"<STR_LIT>",
"Unknown fixup kind!",
"<STR_LIT>",
")",
";",
"case",
"FK_Data_1",
":",
"return",
"<NUM_LIT>",
";",
"case",
"FK_Data_2",
":",
"case",
"PPC",
"::",
"fixup_ppc_half16",
":",
"case",
"PPC",
"::",
"fixup_ppc_half16ds",
":",
"return",
"<NUM_LIT>",
";",
"case",
"FK_Data_4",
":",
"case",
"PPC",
"::",
"fixup_ppc_brcond14",
":",
"case",
"PPC",
"::",
"fixup_ppc_br24",
":",
"return",
"<NUM_LIT>",
";",
"case",
"FK_Data_8",
":",
"return",
"<NUM_LIT>",
";",
"case",
"PPC",
"::",
"fixup_ppc_tlsreg",
":",
"case",
"PPC",
"::",
"fixup_ppc_nofixup",
":",
"return"
] |
GCC | i386 | CPP | next_suggestion | CPU | 3,319 | [
"}"
] | [
"extern",
"_",
"_",
"inline",
"_",
"_",
"m64",
"_",
"_",
"attribute__",
"(",
"(",
"_",
"_",
"gnu_inline__",
",",
"_",
"_",
"always_inline__",
",",
"_",
"_",
"artificial__",
")",
")",
"_",
"m_paddusb",
"(",
"_",
"_",
"m64",
"_",
"_",
"m1",
",",
"_",
"_",
"m64",
"_",
"_",
"m2",
")",
"{",
"return",
"_",
"mm_adds_pu8",
"(",
"_",
"_",
"m1",
",",
"_",
"_",
"m2",
")",
";"
] |
LLVM | AArch64 | CPP | stmt_completion | CPU | 3,320 | [
"Dst",
",",
"Src",
")",
")",
";"
] | [
"const",
"TargetInstrInfo",
"&",
"TII",
"=",
"*",
"MF",
".",
"getTarget",
"(",
")",
".",
"getInstrInfo",
"(",
")",
";",
"DebugLoc",
"DL",
"=",
"MBBI",
"!=",
"MBB",
".",
"end",
"(",
")",
"?",
"MBBI",
"->",
"getDebugLoc",
"(",
")",
":",
"DebugLoc",
"(",
")",
";",
"MachineModuleInfo",
"&",
"MMI",
"=",
"MF",
".",
"getMMI",
"(",
")",
";",
"std",
"::",
"vector",
"<",
"MachineMove",
">",
"&",
"Moves",
"=",
"MMI",
".",
"getFrameMoves",
"(",
")",
";",
"bool",
"NeedsFrameMoves",
"=",
"MMI",
".",
"hasDebugInfo",
"(",
")",
"||",
"MF",
".",
"getFunction",
"(",
")",
"->",
"needsUnwindTableEntry",
"(",
")",
";",
"uint64_t",
"NumInitialBytes",
",",
"NumResidualBytes",
";",
"if",
"(",
"MFI",
"->",
"getCalleeSavedInfo",
"(",
")",
".",
"size",
"(",
")",
")",
"{",
"splitSPAdjustments",
"(",
"MFI",
"->",
"getStackSize",
"(",
")",
",",
"NumInitialBytes",
",",
"NumResidualBytes",
")",
";",
"}",
"else",
"{",
"NumInitialBytes",
"=",
"MFI",
"->",
"getStackSize",
"(",
")",
";",
"NumResidualBytes",
"=",
"<NUM_LIT>",
";",
"}",
"FuncInfo",
"->",
"setInitialStackAdjust",
"(",
"NumInitialBytes",
")",
";",
"emitSPUpdate",
"(",
"MBB",
",",
"MBBI",
",",
"DL",
",",
"TII",
",",
"<STR_LIT>",
"::",
"<STR_LIT>",
",",
"-",
"NumInitialBytes",
",",
"MachineInstr",
"::",
"FrameSetup",
")",
";",
"if",
"(",
"NeedsFrameMoves",
"&&",
"NumInitialBytes",
")",
"{",
"MCSymbol",
"*",
"SPLabel",
"=",
"MMI",
".",
"getContext",
"(",
")",
".",
"CreateTempSymbol",
"(",
")",
";",
"BuildMI",
"(",
"MBB",
",",
"MBBI",
",",
"DL",
",",
"TII",
".",
"get",
"(",
"TargetOpcode",
"::",
"PROLOG_LABEL",
")",
")",
".",
"addSym",
"(",
"SPLabel",
")",
";",
"MachineLocation",
"Dst",
"(",
"MachineLocation",
"::",
"VirtualFP",
")",
";",
"MachineLocation",
"Src",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
",",
"NumInitialBytes",
")",
";",
"Moves",
".",
"push_back",
"(",
"MachineMove",
"(",
"SPLabel",
",",
"Dst",
",",
"Src",
")",
")",
";",
"}",
"bool",
"FPNeedsSetting",
"=",
"hasFP",
"(",
"MF",
")",
";",
"for",
"(",
";",
"MBBI",
"!=",
"MBB",
".",
"end",
"(",
")",
";",
"++",
"MBBI",
")",
"{",
"if",
"(",
"FPNeedsSetting",
"&&",
"MBBI",
"->",
"getOpcode",
"(",
")",
"==",
"<STR_LIT>",
"::",
"<STR_LIT>",
"&&",
"MBBI",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getReg",
"(",
")",
"==",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
"{",
"int64_t",
"X29FrameIdx",
"=",
"MBBI",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getIndex",
"(",
")",
";",
"FuncInfo",
"->",
"setFramePointerOffset",
"(",
"MFI",
"->",
"getObjectOffset",
"(",
"X29FrameIdx",
")",
")",
";",
"++",
"MBBI",
";",
"emitRegUpdate",
"(",
"MBB",
",",
"MBBI",
",",
"DL",
",",
"TII",
",",
"<STR_LIT>",
"::",
"<STR_LIT>",
",",
"<STR_LIT>",
"::",
"<STR_LIT>",
",",
"<STR_LIT>",
"::",
"<STR_LIT>",
",",
"NumInitialBytes",
"+",
"MFI",
"->",
"getObjectOffset",
"(",
"X29FrameIdx",
")",
",",
"MachineInstr",
"::",
"FrameSetup",
")",
";",
"MFI",
"->",
"setOffsetAdjustment",
"(",
"-",
"MFI",
"->",
"getObjectOffset",
"(",
"X29FrameIdx",
")",
"-",
"MFI",
"->",
"getStackSize",
"(",
")",
")",
";",
"if",
"(",
"NeedsFrameMoves",
")",
"{",
"MCSymbol",
"*",
"FPLabel",
"=",
"MMI",
".",
"getContext",
"(",
")",
".",
"CreateTempSymbol",
"(",
")",
";",
"BuildMI",
"(",
"MBB",
",",
"MBBI",
",",
"DL",
",",
"TII",
".",
"get",
"(",
"TargetOpcode",
"::",
"PROLOG_LABEL",
")",
")",
".",
"addSym",
"(",
"FPLabel",
")",
";",
"MachineLocation",
"Dst",
"(",
"MachineLocation",
"::",
"VirtualFP",
")",
";",
"MachineLocation",
"Src",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
",",
"-",
"MFI",
"->",
"getObjectOffset",
"(",
"X29FrameIdx",
")",
")",
";",
"Moves",
".",
"push_back",
"(",
"MachineMove",
"(",
"FPLabel",
",",
"Dst",
",",
"Src",
")",
")",
";",
"}",
"FPNeedsSetting",
"=",
"false",
";",
"}",
"if",
"(",
"!",
"MBBI",
"->",
"getFlag",
"(",
"MachineInstr",
"::",
"FrameSetup",
")",
")",
"break",
";",
"}",
"assert",
"(",
"!",
"FPNeedsSetting",
"&&",
"<STR_LIT>",
"Frame pointer couldn't be set",
"<STR_LIT>",
")",
";",
"emitSPUpdate",
"(",
"MBB",
",",
"MBBI",
",",
"DL",
",",
"TII",
",",
"<STR_LIT>",
"::",
"<STR_LIT>",
",",
"-",
"NumResidualBytes",
",",
"MachineInstr",
"::",
"FrameSetup",
")",
";",
"if",
"(",
"!",
"NeedsFrameMoves",
")",
"return",
";",
"MCSymbol",
"*",
"CSLabel",
"=",
"<NUM_LIT>",
";",
"if",
"(",
"!",
"hasFP",
"(",
"MF",
")",
"&&",
"NumResidualBytes",
")",
"{",
"CSLabel",
"=",
"MMI",
".",
"getContext",
"(",
")",
".",
"CreateTempSymbol",
"(",
")",
";",
"BuildMI",
"(",
"MBB",
",",
"MBBI",
",",
"DL",
",",
"TII",
".",
"get",
"(",
"TargetOpcode",
"::",
"PROLOG_LABEL",
")",
")",
".",
"addSym",
"(",
"CSLabel",
")",
";",
"MachineLocation",
"Dst",
"(",
"MachineLocation",
"::",
"VirtualFP",
")",
";",
"MachineLocation",
"Src",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
",",
"NumResidualBytes",
"+",
"NumInitialBytes",
")",
";",
"Moves",
".",
"push_back",
"(",
"MachineMove",
"(",
"CSLabel",
","
] |
GCC | csky | CPP | stmt_completion | CPU | 3,321 | [
",",
"NULL_TREE",
")",
";"
] | [
"warning",
"(",
"OPT_Wattributes",
",",
"<STR_LIT>",
"%qE attribute ignored",
"<STR_LIT>",
",",
"name",
")",
";",
"*",
"no_add_attrs",
"=",
"true",
";",
"}",
"}",
"else",
"if",
"(",
"TREE_CODE",
"(",
"*",
"node",
")",
"==",
"POINTER_TYPE",
"&&",
"FUNC_OR_METHOD_TYPE_P",
"(",
"TREE_TYPE",
"(",
"*",
"node",
")",
")",
"&&",
"csky_isr_value",
"(",
"args",
")",
"!=",
"CSKY_FT_UNKNOWN",
")",
"{",
"*",
"node",
"=",
"build_variant_type_copy",
"(",
"*",
"node",
")",
";",
"TREE_TYPE",
"(",
"*",
"node",
")",
"=",
"build_type_attribute_variant",
"(",
"TREE_TYPE",
"(",
"*",
"node",
")",
",",
"tree_cons",
"(",
"name",
",",
"args",
",",
"TYPE_ATTRIBUTES",
"(",
"TREE_TYPE",
"(",
"*",
"node",
")",
")",
")",
")",
";",
"*",
"no_add_attrs",
"=",
"true",
";",
"}",
"else",
"if",
"(",
"flags",
"&",
"(",
"(",
"int",
")",
"ATTR_FLAG_DECL_NEXT",
"|",
"(",
"int",
")",
"ATTR_FLAG_FUNCTION_NEXT",
"|",
"(",
"int",
")",
"ATTR_FLAG_ARRAY_NEXT",
")",
")",
"{",
"*",
"no_add_attrs",
"=",
"true",
";",
"return",
"tree_cons",
"(",
"name",
",",
"args"
] |
LLVM | AArch64 | TD | next_suggestion | CPU | 3,322 | [
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"signalAllNans",
";"
] | [
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"Rm",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"Rn",
";"
] |
LLVM | AMDGPU | CPP | stmt_completion | GPU | 3,323 | [
"S_BUFFER_LOAD_DWORDX2_IMM",
";"
] | [
"default",
":",
"assert",
"(",
"CI",
".",
"InstClass",
"==",
"BUFFER_LOAD",
"||",
"CI",
".",
"InstClass",
"==",
"BUFFER_STORE",
")",
";",
"return",
"AMDGPU",
"::",
"getMUBUFOpcode",
"(",
"AMDGPU",
"::",
"getMUBUFBaseOpcode",
"(",
"CI",
".",
"I",
"->",
"getOpcode",
"(",
")",
")",
",",
"Width",
")",
";",
"case",
"UNKNOWN",
":",
"llvm_unreachable",
"(",
"<STR_LIT>",
"Unknown instruction class",
"<STR_LIT>",
")",
";",
"case",
"S_BUFFER_LOAD_IMM",
":",
"switch",
"(",
"Width",
")",
"{",
"default",
":",
"return",
"<NUM_LIT>",
";",
"case",
"<NUM_LIT>",
":",
"return",
"AMDGPU",
"::"
] |
LLVM | R600 | CPP | next_suggestion | GPU | 3,324 | [
"}"
] | [
"const",
"InstrItineraryData",
"*",
"II",
"=",
"TM",
"->",
"getSubtargetImpl",
"(",
")",
"->",
"getInstrItineraryData",
"(",
")",
";",
"return",
"TM",
"->",
"getSubtarget",
"<",
"AMDGPUSubtarget",
">",
"(",
")",
".",
"createDFAPacketizer",
"(",
"II",
")",
";"
] |
GCC | i386 | MD | next_suggestion | CPU | 3,325 | [
"}",
")"
] | [
"emit_insn",
"(",
"gen_sse2_shufpd_v2df",
"<",
"mask_expand4_name",
">",
"(",
"operands",
"[",
"<NUM_LIT>",
"]",
",",
"operands",
"[",
"<NUM_LIT>",
"]",
",",
"operands",
"[",
"<NUM_LIT>",
"]",
",",
"GEN_INT",
"(",
"mask",
"&",
"<NUM_LIT>",
")",
",",
"GEN_INT",
"(",
"mask",
"&",
"<NUM_LIT>",
"?",
"<NUM_LIT>",
":",
"<NUM_LIT>",
")",
"<",
"mask_expand4_args",
">",
")",
")",
"DONE"
] |
LLVM | ARM | TD | stmt_completion | CPU | 3,326 | [
",",
"<STR_LIT>",
")",
",",
"v4i32",
",",
"v2i32",
",",
"IntOp",
">",
";"
] | [
"def",
"v4i32",
":",
"N3VQIntSL",
"<",
"<NUM_LIT>",
",",
"op11_8",
",",
"itinQ32",
",",
"OpcodeStr",
",",
"!",
"strconcat",
"(",
"Dt"
] |
GCC | m68k | MD | program_repair | MPU | 3,327 | [
"<FIXS>",
"(",
"define_insn",
"<STR_LIT>",
"[",
"(",
"set",
"(",
"strict_low_part",
"(",
"match_operand",
":",
"QI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
"(",
"match_operand",
":",
"QI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
"]",
"<FIXE>",
"<FIXS>",
"<STR_LIT>",
"[",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"]",
")",
"<FIXE>"
] | [
"<STR_LIT>",
"<STR_LIT>",
"<STR_LIT>",
"nonimmediate_operand",
"<STR_LIT>",
"+",
"d",
",",
"m",
"<STR_LIT>",
"general_src_operand",
"<STR_LIT>",
"dmn",
",",
"d",
"<STR_LIT>",
"TARGET_COLDFIRE",
"<STR_LIT>",
"*",
"return",
"output_move_strictqi",
"(",
"operands",
")",
"<BUGE>",
"(",
"define_expand",
"<STR_LIT>",
"[",
"(",
"set",
"(",
"reg",
":",
"SI",
"SP_REG",
")",
"(",
"plus",
":",
"SI",
"(",
"reg",
":",
"SI",
"SP_REG",
")",
"(",
"const_int",
"-",
"<NUM_LIT>",
")",
")",
")"
] |
LLVM | PowerPC | TD | next_suggestion | CPU | 3,328 | [
"def",
"HI32_48",
":",
"SDNodeXForm",
"<",
"imm",
",",
"[",
"{"
] | [
"def",
"SHL64",
":",
"SDNodeXForm",
"<",
"imm",
",",
"[",
"{",
"return",
"getI32Imm",
"(",
"<NUM_LIT>",
"-",
"N",
"-",
">",
"getZExtValue",
"(",
")",
")",
";",
"}",
"]",
">",
";",
"def",
"SRL64",
":",
"SDNodeXForm",
"<",
"imm",
",",
"[",
"{",
"return",
"N",
"-",
">",
"getZExtValue",
"(",
")",
"?",
"getI32Imm",
"(",
"<NUM_LIT>",
"-",
"N",
"-",
">",
"getZExtValue",
"(",
")",
")",
":",
"getI32Imm",
"(",
"<NUM_LIT>",
")",
";",
"}",
"]",
">",
";"
] |
LLVM | ARM | CPP | next_suggestion | CPU | 3,329 | [
"}"
] | [
"if",
"(",
"VT",
".",
"getVectorElementType",
"(",
")",
"!=",
"MVT",
"::",
"i64",
"||",
"!",
"ISD",
"::",
"isNormalLoad",
"(",
"Elt",
")",
"||",
"cast",
"<",
"LoadSDNode",
">",
"(",
"Elt",
")",
"->",
"isVolatile",
"(",
")",
")",
"return",
"SDValue",
"(",
")",
";",
"SelectionDAG",
"&",
"DAG",
"=",
"DCI",
".",
"DAG",
";",
"DebugLoc",
"dl",
"=",
"N",
"->",
"getDebugLoc",
"(",
")",
";",
"EVT",
"FloatVT",
"=",
"EVT",
"::",
"getVectorVT",
"(",
"*",
"DAG",
".",
"getContext",
"(",
")",
",",
"MVT",
"::",
"f64",
",",
"VT",
".",
"getVectorNumElements",
"(",
")",
")",
";",
"SDValue",
"Vec",
"=",
"DAG",
".",
"getNode",
"(",
"ISD",
"::",
"BITCAST",
",",
"dl",
",",
"FloatVT",
",",
"N",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
")",
";",
"SDValue",
"V",
"=",
"DAG",
".",
"getNode",
"(",
"ISD",
"::",
"BITCAST",
",",
"dl",
",",
"MVT",
"::",
"f64",
",",
"N",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
")",
";",
"DCI",
".",
"AddToWorklist",
"(",
"Vec",
".",
"getNode",
"(",
")",
")",
";",
"DCI",
".",
"AddToWorklist",
"(",
"V",
".",
"getNode",
"(",
")",
")",
";",
"SDValue",
"InsElt",
"=",
"DAG",
".",
"getNode",
"(",
"ISD",
"::",
"INSERT_VECTOR_ELT",
",",
"dl",
",",
"FloatVT",
",",
"Vec",
",",
"V",
",",
"N",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
")",
";",
"return",
"DAG",
".",
"getNode",
"(",
"ISD",
"::",
"BITCAST",
",",
"dl",
",",
"VT",
",",
"InsElt",
")",
";"
] |
LLVM | Hexagon | TD | stmt_completion | DSP | 3,330 | [
"PostInc",
";"
] | [
"def",
"L2_ploadrbtnew_pi",
":",
"HInst",
"<",
"(",
"outs",
"IntRegs",
":",
"$",
"Rd32",
",",
"IntRegs",
":",
"$",
"Rx32",
")",
",",
"(",
"ins",
"PredRegs",
":",
"$",
"Pt4",
",",
"IntRegs",
":",
"$",
"Rx32in",
",",
"s4_0Imm",
":",
"$",
"Ii",
")",
",",
"<STR_LIT>",
",",
"tc_e9f3243f",
",",
"TypeLD",
">",
",",
"Enc_f4413a",
",",
"PredNewRel",
"{",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"isPredicated",
"=",
"<NUM_LIT>",
";",
"let",
"hasNewValue",
"=",
"<NUM_LIT>",
";",
"let",
"opNewValue",
"=",
"<NUM_LIT>",
";",
"let",
"addrMode",
"="
] |
GCC | aarch64 | CPP | code_generation | CPU | 3,331 | [
"static",
"void",
"aarch64_layout_arg",
"(",
"cumulative_args_t",
"pcum_v",
",",
"machine_mode",
"mode",
",",
"const_tree",
"type",
",",
"bool",
"named",
"ATTRIBUTE_UNUSED",
")",
"{",
"CUMULATIVE_ARGS",
"*",
"pcum",
"=",
"get_cumulative_args",
"(",
"pcum_v",
")",
";",
"int",
"ncrn",
",",
"nvrn",
",",
"nregs",
";",
"bool",
"allocate_ncrn",
",",
"allocate_nvrn",
";",
"HOST_WIDE_INT",
"size",
";",
"if",
"(",
"pcum",
"->",
"aapcs_arg_processed",
")",
"return",
";",
"pcum",
"->",
"aapcs_arg_processed",
"=",
"true",
";",
"size",
"=",
"ROUND_UP",
"(",
"type",
"?",
"int_size_in_bytes",
"(",
"type",
")",
":",
"GET_MODE_SIZE",
"(",
"mode",
")",
",",
"UNITS_PER_WORD",
")",
";",
"allocate_ncrn",
"=",
"(",
"type",
")",
"?",
"!",
"(",
"FLOAT_TYPE_P",
"(",
"type",
")",
")",
":",
"!",
"FLOAT_MODE_P",
"(",
"mode",
")",
";",
"allocate_nvrn",
"=",
"aarch64_vfp_is_call_candidate",
"(",
"pcum_v",
",",
"mode",
",",
"type",
",",
"&",
"nregs",
")",
";",
"nvrn",
"=",
"pcum",
"->",
"aapcs_nvrn",
";",
"if",
"(",
"allocate_nvrn",
")",
"{",
"if",
"(",
"!",
"TARGET_FLOAT",
")",
"aarch64_err_no_fpadvsimd",
"(",
"mode",
",",
"<STR_LIT>",
"argument",
"<STR_LIT>",
")",
";",
"if",
"(",
"nvrn",
"+",
"nregs",
"<=",
"NUM_FP_ARG_REGS",
")",
"{",
"pcum",
"->",
"aapcs_nextnvrn",
"=",
"nvrn",
"+",
"nregs",
";",
"if",
"(",
"!",
"aarch64_composite_type_p",
"(",
"type",
",",
"mode",
")",
")",
"{",
"gcc_assert",
"(",
"nregs",
"==",
"<NUM_LIT>",
")",
";",
"pcum",
"->",
"aapcs_reg",
"=",
"gen_rtx_REG",
"(",
"mode",
",",
"V0_REGNUM",
"+",
"nvrn",
")",
";",
"}",
"else",
"{",
"rtx",
"par",
";",
"int",
"i",
";",
"par",
"=",
"gen_rtx_PARALLEL",
"(",
"mode",
",",
"rtvec_alloc",
"(",
"nregs",
")",
")",
";",
"for",
"(",
"i",
"=",
"<NUM_LIT>",
";",
"i",
"<",
"nregs",
";",
"i",
"++",
")",
"{",
"rtx",
"tmp",
"=",
"gen_rtx_REG",
"(",
"pcum",
"->",
"aapcs_vfp_rmode",
",",
"V0_REGNUM",
"+",
"nvrn",
"+",
"i",
")",
";",
"tmp",
"=",
"gen_rtx_EXPR_LIST",
"(",
"VOIDmode",
",",
"tmp",
",",
"GEN_INT",
"(",
"i",
"*",
"GET_MODE_SIZE",
"(",
"pcum",
"->",
"aapcs_vfp_rmode",
")",
")",
")",
";",
"XVECEXP",
"(",
"par",
",",
"<NUM_LIT>",
",",
"i",
")",
"=",
"tmp",
";",
"}",
"pcum",
"->",
"aapcs_reg",
"=",
"par",
";",
"}",
"return",
";",
"}",
"else",
"{",
"pcum",
"->",
"aapcs_nextnvrn",
"=",
"NUM_FP_ARG_REGS",
";",
"goto",
"on_stack",
";",
"}",
"}",
"ncrn",
"=",
"pcum",
"->",
"aapcs_ncrn",
";",
"nregs",
"=",
"size",
"/",
"UNITS_PER_WORD",
";",
"if",
"(",
"allocate_ncrn",
"&&",
"(",
"ncrn",
"+",
"nregs",
"<=",
"NUM_ARG_REGS",
")",
")",
"{",
"unsigned",
"int",
"alignment",
"=",
"aarch64_function_arg_alignment",
"(",
"mode",
",",
"type",
")",
";",
"gcc_assert",
"(",
"nregs",
"==",
"<NUM_LIT>",
"||",
"nregs",
"==",
"<NUM_LIT>",
"||",
"nregs",
"==",
"<NUM_LIT>",
")",
";",
"if",
"(",
"nregs",
"==",
"<NUM_LIT>",
"&&",
"alignment",
"==",
"<NUM_LIT>",
"*",
"BITS_PER_UNIT",
"&&",
"ncrn",
"%",
"<NUM_LIT>",
")",
"{",
"++",
"ncrn",
";",
"gcc_assert",
"(",
"ncrn",
"+",
"nregs",
"<=",
"NUM_ARG_REGS",
")",
";",
"}",
"if",
"(",
"nregs",
"==",
"<NUM_LIT>",
"||",
"nregs",
"==",
"<NUM_LIT>",
"||",
"GET_MODE_CLASS",
"(",
"mode",
")",
"==",
"MODE_INT",
")",
"{",
"pcum",
"->",
"aapcs_reg",
"=",
"gen_rtx_REG",
"(",
"mode",
",",
"R0_REGNUM",
"+",
"ncrn",
")",
";",
"}",
"else",
"{",
"rtx",
"par",
";",
"int",
"i",
";",
"par",
"=",
"gen_rtx_PARALLEL",
"(",
"mode",
",",
"rtvec_alloc",
"(",
"nregs",
")",
")",
";",
"for",
"(",
"i",
"=",
"<NUM_LIT>",
";",
"i",
"<",
"nregs",
";",
"i",
"++",
")",
"{",
"rtx",
"tmp",
"=",
"gen_rtx_REG",
"(",
"word_mode",
",",
"R0_REGNUM",
"+",
"ncrn",
"+",
"i",
")",
";",
"tmp",
"=",
"gen_rtx_EXPR_LIST",
"(",
"VOIDmode",
",",
"tmp",
",",
"GEN_INT",
"(",
"i",
"*",
"UNITS_PER_WORD",
")",
")",
";",
"XVECEXP",
"(",
"par",
",",
"<NUM_LIT>",
",",
"i",
")",
"=",
"tmp",
";",
"}",
"pcum",
"->",
"aapcs_reg",
"=",
"par",
";",
"}",
"pcum",
"->",
"aapcs_nextncrn",
"=",
"ncrn",
"+",
"nregs",
";",
"return",
";",
"}",
"pcum",
"->",
"aapcs_nextncrn",
"=",
"NUM_ARG_REGS",
";",
"on_stack",
":",
"pcum",
"->",
"aapcs_stack_words",
"=",
"size",
"/",
"UNITS_PER_WORD",
";",
"if",
"(",
"aarch64_function_arg_alignment",
"(",
"mode",
",",
"type",
")",
"==",
"<NUM_LIT>",
"*",
"BITS_PER_UNIT",
")",
"pcum",
"->",
"aapcs_stack_size",
"=",
"ROUND_UP",
"(",
"pcum",
"->",
"aapcs_stack_size",
",",
"<NUM_LIT>",
"/",
"UNITS_PER_WORD",
")",
";",
"return",
";",
"}"
] | [
"Layout",
"a",
"function",
"argument",
"according",
"to",
"the",
"AAPCS64",
"rules",
".",
"The",
"rule",
"numbers",
"refer",
"to",
"the",
"rule",
"numbers",
"in",
"the",
"AAPCS64",
"."
] |
LLVM | AMDGPU | CPP | stmt_completion | GPU | 3,332 | [
"getRoot",
"(",
")",
")",
";"
] | [
"SDValue",
"LHS",
"=",
"Op",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
";",
"SDValue",
"RHS",
"=",
"Op",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
";",
"const",
"SDValue",
"One",
"=",
"DAG",
".",
"getConstantFP",
"(",
"<NUM_LIT>",
",",
"SL",
",",
"MVT",
"::",
"f32",
")",
";",
"SDVTList",
"ScaleVT",
"=",
"DAG",
".",
"getVTList",
"(",
"MVT",
"::",
"f32",
",",
"MVT",
"::",
"i1",
")",
";",
"SDValue",
"DenominatorScaled",
"=",
"DAG",
".",
"getNode",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
",",
"SL",
",",
"ScaleVT",
",",
"RHS",
",",
"RHS",
",",
"LHS",
")",
";",
"SDValue",
"NumeratorScaled",
"=",
"DAG",
".",
"getNode",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
",",
"SL",
",",
"ScaleVT",
",",
"LHS",
",",
"RHS",
",",
"LHS",
")",
";",
"SDValue",
"ApproxRcp",
"=",
"DAG",
".",
"getNode",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
",",
"SL",
",",
"MVT",
"::",
"f32",
",",
"DenominatorScaled",
")",
";",
"SDValue",
"NegDivScale0",
"=",
"DAG",
".",
"getNode",
"(",
"ISD",
"::",
"FNEG",
",",
"SL",
",",
"MVT",
"::",
"f32",
",",
"DenominatorScaled",
")",
";",
"const",
"unsigned",
"Denorm32Reg",
"=",
"AMDGPU",
"::",
"Hwreg",
"::",
"ID_MODE",
"|",
"(",
"<NUM_LIT>",
"<<",
"AMDGPU",
"::",
"Hwreg",
"::",
"OFFSET_SHIFT_",
")",
"|",
"(",
"<NUM_LIT>",
"<<",
"AMDGPU",
"::",
"Hwreg",
"::",
"WIDTH_M1_SHIFT_",
")",
";",
"const",
"SDValue",
"BitField",
"=",
"DAG",
".",
"getTargetConstant",
"(",
"Denorm32Reg",
",",
"SL",
",",
"MVT",
"::",
"i16",
")",
";",
"if",
"(",
"!",
"Subtarget",
"->",
"hasFP32Denormals",
"(",
")",
")",
"{",
"SDVTList",
"BindParamVTs",
"=",
"DAG",
".",
"getVTList",
"(",
"MVT",
"::",
"Other",
",",
"MVT",
"::",
"Glue",
")",
";",
"SDValue",
"EnableDenorm",
";",
"if",
"(",
"Subtarget",
"->",
"hasDenormModeInst",
"(",
")",
")",
"{",
"const",
"SDValue",
"EnableDenormValue",
"=",
"getSPDenormModeValue",
"(",
"FP_DENORM_FLUSH_NONE",
",",
"DAG",
",",
"SL",
",",
"Subtarget",
")",
";",
"EnableDenorm",
"=",
"DAG",
".",
"getNode",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
",",
"SL",
",",
"BindParamVTs",
",",
"DAG",
".",
"getEntryNode",
"(",
")",
",",
"EnableDenormValue",
")",
";",
"}",
"else",
"{",
"const",
"SDValue",
"EnableDenormValue",
"=",
"DAG",
".",
"getConstant",
"(",
"FP_DENORM_FLUSH_NONE",
",",
"SL",
",",
"MVT",
"::",
"i32",
")",
";",
"EnableDenorm",
"=",
"DAG",
".",
"getNode",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
",",
"SL",
",",
"BindParamVTs",
",",
"DAG",
".",
"getEntryNode",
"(",
")",
",",
"EnableDenormValue",
",",
"BitField",
")",
";",
"}",
"SDValue",
"Ops",
"[",
"<NUM_LIT>",
"]",
"=",
"{",
"NegDivScale0",
",",
"EnableDenorm",
".",
"getValue",
"(",
"<NUM_LIT>",
")",
",",
"EnableDenorm",
".",
"getValue",
"(",
"<NUM_LIT>",
")",
"}",
";",
"NegDivScale0",
"=",
"DAG",
".",
"getMergeValues",
"(",
"Ops",
",",
"SL",
")",
";",
"}",
"SDValue",
"Fma0",
"=",
"getFPTernOp",
"(",
"DAG",
",",
"ISD",
"::",
"FMA",
",",
"SL",
",",
"MVT",
"::",
"f32",
",",
"NegDivScale0",
",",
"ApproxRcp",
",",
"One",
",",
"NegDivScale0",
")",
";",
"SDValue",
"Fma1",
"=",
"getFPTernOp",
"(",
"DAG",
",",
"ISD",
"::",
"FMA",
",",
"SL",
",",
"MVT",
"::",
"f32",
",",
"Fma0",
",",
"ApproxRcp",
",",
"ApproxRcp",
",",
"Fma0",
")",
";",
"SDValue",
"Mul",
"=",
"getFPBinOp",
"(",
"DAG",
",",
"ISD",
"::",
"FMUL",
",",
"SL",
",",
"MVT",
"::",
"f32",
",",
"NumeratorScaled",
",",
"Fma1",
",",
"Fma1",
")",
";",
"SDValue",
"Fma2",
"=",
"getFPTernOp",
"(",
"DAG",
",",
"ISD",
"::",
"FMA",
",",
"SL",
",",
"MVT",
"::",
"f32",
",",
"NegDivScale0",
",",
"Mul",
",",
"NumeratorScaled",
",",
"Mul",
")",
";",
"SDValue",
"Fma3",
"=",
"getFPTernOp",
"(",
"DAG",
",",
"ISD",
"::",
"FMA",
",",
"SL",
",",
"MVT",
"::",
"f32",
",",
"Fma2",
",",
"Fma1",
",",
"Mul",
",",
"Fma2",
")",
";",
"SDValue",
"Fma4",
"=",
"getFPTernOp",
"(",
"DAG",
",",
"ISD",
"::",
"FMA",
",",
"SL",
",",
"MVT",
"::",
"f32",
",",
"NegDivScale0",
",",
"Fma3",
",",
"NumeratorScaled",
",",
"Fma3",
")",
";",
"if",
"(",
"!",
"Subtarget",
"->",
"hasFP32Denormals",
"(",
")",
")",
"{",
"SDValue",
"DisableDenorm",
";",
"if",
"(",
"Subtarget",
"->",
"hasDenormModeInst",
"(",
")",
")",
"{",
"const",
"SDValue",
"DisableDenormValue",
"=",
"getSPDenormModeValue",
"(",
"FP_DENORM_FLUSH_IN_FLUSH_OUT",
",",
"DAG",
",",
"SL",
",",
"Subtarget",
")",
";",
"DisableDenorm",
"=",
"DAG",
".",
"getNode",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
",",
"SL",
",",
"MVT",
"::",
"Other",
",",
"Fma4",
".",
"getValue",
"(",
"<NUM_LIT>",
")",
",",
"DisableDenormValue",
",",
"Fma4",
".",
"getValue",
"(",
"<NUM_LIT>",
")",
")",
";",
"}",
"else",
"{",
"const",
"SDValue",
"DisableDenormValue",
"=",
"DAG",
".",
"getConstant",
"(",
"FP_DENORM_FLUSH_IN_FLUSH_OUT",
",",
"SL",
",",
"MVT",
"::",
"i32",
")",
";",
"DisableDenorm",
"=",
"DAG",
".",
"getNode",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
",",
"SL",
",",
"MVT",
"::",
"Other",
",",
"Fma4",
".",
"getValue",
"(",
"<NUM_LIT>",
")",
",",
"DisableDenormValue",
",",
"BitField",
",",
"Fma4",
".",
"getValue",
"(",
"<NUM_LIT>",
")",
")",
";",
"}",
"SDValue",
"OutputChain",
"=",
"DAG",
".",
"getNode",
"(",
"ISD",
"::",
"TokenFactor",
",",
"SL",
",",
"MVT",
"::",
"Other",
",",
"DisableDenorm",
",",
"DAG",
"."
] |
LLVM | Mips | TD | stmt_completion | CPU | 3,333 | [
"<NUM_LIT>",
">",
";"
] | [
"class",
"ADDIUPC_MMR6_ENC",
":",
"PCREL19_FM_MMR6",
"<"
] |
LLVM | ARM | CPP | stmt_completion | CPU | 3,334 | [
"<NUM_LIT>",
";"
] | [
"const",
"TargetOperandInfo",
"*",
"OpInfo",
"=",
"ARMInsts",
"[",
"Opcode",
"]",
".",
"OpInfo",
";",
"if",
"(",
"!",
"OpInfo",
")",
"return",
"false",
";",
"assert",
"(",
"NumOps",
">=",
"<NUM_LIT>",
"&&",
"OpInfo",
"[",
"<NUM_LIT>",
"]",
".",
"RegClass",
"==",
"ARM",
"::",
"GPRRegClassID",
"&&",
"OpInfo",
"[",
"<NUM_LIT>",
"]",
".",
"RegClass",
"==",
"ARM",
"::",
"GPRRegClassID",
"&&",
"OpInfo",
"[",
"<NUM_LIT>",
"]",
".",
"RegClass",
"==",
"ARM",
"::",
"GPRRegClassID",
"&&",
"OpInfo",
"[",
"<NUM_LIT>",
"]",
".",
"RegClass",
"==",
"<NUM_LIT>",
"&&",
"<STR_LIT>",
"Expect >= 4 operands and first 3 as reg operands",
"<STR_LIT>",
")",
";",
"MI",
".",
"addOperand",
"(",
"MCOperand",
"::",
"CreateReg",
"(",
"getRegisterEnum",
"(",
"B",
",",
"ARM",
"::",
"GPRRegClassID",
",",
"decodeRd",
"(",
"insn",
")",
")",
")",
")",
";",
"MI",
".",
"addOperand",
"(",
"MCOperand",
"::",
"CreateReg",
"(",
"getRegisterEnum",
"(",
"B",
",",
"ARM",
"::",
"GPRRegClassID",
",",
"decodeRs",
"(",
"insn",
")",
")",
")",
")",
";",
"MI",
".",
"addOperand",
"(",
"MCOperand",
"::",
"CreateReg",
"(",
"getRegisterEnum",
"(",
"B",
",",
"ARM",
"::",
"GPRRegClassID",
",",
"decodeRn",
"(",
"insn",
")",
")",
")",
")",
";",
"int",
"Offset",
"=",
"getImm8",
"(",
"insn",
")",
"*",
"<NUM_LIT>",
";",
"if",
"(",
"getUBit",
"(",
"insn",
")",
"==",
"<NUM_LIT>",
")",
"Offset",
"=",
"-",
"Offset",
";",
"MI",
".",
"addOperand",
"(",
"MCOperand",
"::",
"CreateImm",
"(",
"Offset",
")",
")",
";",
"NumOpsAdded",
"="
] |
GCC | i386 | MD | program_repair | CPU | 3,335 | [
"<FIXS>",
"<STR_LIT>",
"<FIXE>"
] | [
"(",
"sign_extend",
":",
"HI",
"(",
"match_operand",
":",
"QI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
")",
")",
"(",
"clobber",
"(",
"reg",
":",
"CC",
"<NUM_LIT>",
")",
")",
"]",
"<STR_LIT>",
"<BUGS>",
"<STR_LIT>",
"<BUGE>",
"[",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"]",
")"
] |
GCC | i386 | CPP | next_suggestion | CPU | 3,336 | [
"return",
"gen_rtx_SYMBOL_REF",
"(",
"Pmode",
",",
"get_stub_name",
"(",
"stub",
",",
"n_extra_regs",
")",
")",
";"
] | [
"gcc_checking_assert",
"(",
"n_extra_regs",
"<=",
"MAX_EXTRA_REGS",
")",
";",
"gcc_assert",
"(",
"stub",
"<",
"XLOGUE_STUB_COUNT",
")",
";",
"gcc_assert",
"(",
"crtl",
"->",
"stack_realign_finalized",
")",
";"
] |
GCC | i386 | MD | stmt_completion | CPU | 3,337 | [
")",
")"
] | [
"(",
"define_predicate",
"<STR_LIT>",
"(",
"match_code",
"<STR_LIT>"
] |
GCC | i386 | MD | program_repair | CPU | 3,338 | [
"<FIXS>",
"(",
"and",
":",
"SWI48",
"(",
"match_operand",
":",
"SWI48",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"<FIXE>",
"<FIXS>",
"(",
"match_operand",
":",
"SWI48",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
")",
")",
"<FIXE>"
] | [
"(",
"define_insn",
"<STR_LIT>",
"[",
"(",
"set",
"(",
"match_operand",
":",
"SWI48",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"<BUGS>",
"(",
"and",
":",
"SWI48",
"(",
"match_operand",
":",
"SWI48",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"<BUGE>",
"(",
"lshiftrt",
":",
"SWI48",
"(",
"const_int",
"-",
"<NUM_LIT>",
")",
"<BUGS>",
"(",
"match_operand",
":",
"SWI48",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
")",
")",
"<BUGE>",
"(",
"clobber",
"(",
"reg",
":",
"CC",
"FLAGS_REG",
")",
")",
"]",
"<STR_LIT>",
"<STR_LIT>"
] |
LLVM | Cpu0 | CPP | stmt_completion | CPU | 3,339 | [
":",
"return",
"<STR_LIT>",
"abiS32",
"<STR_LIT>",
";"
] | [
"const",
"char",
"*",
"Cpu0AsmPrinter",
"::",
"getCurrentABIString",
"(",
")",
"const",
"{",
"switch",
"(",
"static_cast",
"<",
"Cpu0TargetMachine",
"&",
">",
"(",
"TM",
")",
".",
"getABI",
"(",
")",
".",
"GetEnumValue",
"(",
")",
")",
"{",
"case",
"Cpu0ABIInfo",
"::",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"return",
"<STR_LIT>",
"abiO32",
"<STR_LIT>",
";",
"case",
"Cpu0ABIInfo",
"::",
"<STR_LIT>",
"::",
"<STR_LIT>"
] |
LLVM | X86 | CPP | next_suggestion | CPU | 3,340 | [
"}"
] | [
"unsigned",
"Opc",
"=",
"getStoreRegOpcode",
"(",
"SrcReg",
",",
"RC",
",",
"isAligned",
",",
"Subtarget",
")",
";",
"DebugLoc",
"DL",
"=",
"MBB",
".",
"findDebugLoc",
"(",
"MI",
")",
";",
"addFrameReference",
"(",
"BuildMI",
"(",
"MBB",
",",
"MI",
",",
"DL",
",",
"get",
"(",
"Opc",
")",
")",
",",
"FrameIdx",
")",
".",
"addReg",
"(",
"SrcReg",
",",
"getKillRegState",
"(",
"isKill",
")",
")",
";"
] |
LLVM | Hexagon | CPP | next_suggestion | DSP | 3,341 | [
"}"
] | [
"const",
"HexagonTargetLowering",
"*",
"getTargetLowering",
"(",
")",
"const",
"override",
"{",
"return",
"getSubtargetImpl",
"(",
")",
"->",
"getTargetLowering",
"(",
")",
";"
] |
LLVM | AMDGPU | CPP | stmt_completion | GPU | 3,342 | [
")",
"{",
"return",
"ID",
"==",
"Info",
"->",
"ID",
";",
"}",
")",
";"
] | [
"if",
"(",
"Info",
"->",
"SChain",
".",
"empty",
"(",
")",
")",
"{",
"Info",
"->",
"Score",
"=",
"<NUM_LIT>",
";",
"return",
"true",
";",
"}",
"Info",
"->",
"Siblings",
"=",
"SiblingPenalty",
"[",
"*",
"std",
"::",
"max_element",
"(",
"Info",
"->",
"SChain",
".",
"begin",
"(",
")",
",",
"Info",
"->",
"SChain",
".",
"end",
"(",
")",
",",
"[",
"&",
"]",
"(",
"MachineInstr",
"*",
"A",
",",
"MachineInstr",
"*",
"B",
")",
"->",
"bool",
"{",
"return",
"SiblingPenalty",
"[",
"A",
"]",
".",
"size",
"(",
")",
"<",
"SiblingPenalty",
"[",
"B",
"]",
".",
"size",
"(",
")",
";",
"}",
")",
"]",
";",
"Info",
"->",
"Siblings",
".",
"remove_if",
"(",
"[",
"&",
"]",
"(",
"unsigned",
"ID"
] |
LLVM | ARM | CPP | code_generation | CPU | 3,343 | [
"void",
"Thumb1RegisterInfo",
"::",
"eliminateCallFramePseudoInstr",
"(",
"MachineFunction",
"&",
"MF",
",",
"MachineBasicBlock",
"&",
"MBB",
",",
"MachineBasicBlock",
"::",
"iterator",
"I",
")",
"const",
"{",
"const",
"TargetFrameLowering",
"*",
"TFI",
"=",
"MF",
".",
"getTarget",
"(",
")",
".",
"getFrameLowering",
"(",
")",
";",
"if",
"(",
"!",
"TFI",
"->",
"hasReservedCallFrame",
"(",
"MF",
")",
")",
"{",
"MachineInstr",
"*",
"Old",
"=",
"I",
";",
"DebugLoc",
"dl",
"=",
"Old",
"->",
"getDebugLoc",
"(",
")",
";",
"unsigned",
"Amount",
"=",
"Old",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getImm",
"(",
")",
";",
"if",
"(",
"Amount",
"!=",
"<NUM_LIT>",
")",
"{",
"unsigned",
"Align",
"=",
"TFI",
"->",
"getStackAlignment",
"(",
")",
";",
"Amount",
"=",
"(",
"Amount",
"+",
"Align",
"-",
"<NUM_LIT>",
")",
"/",
"Align",
"*",
"Align",
";",
"unsigned",
"Opc",
"=",
"Old",
"->",
"getOpcode",
"(",
")",
";",
"if",
"(",
"Opc",
"==",
"ARM",
"::",
"ADJCALLSTACKDOWN",
"||",
"Opc",
"==",
"ARM",
"::",
"tADJCALLSTACKDOWN",
")",
"{",
"emitSPUpdate",
"(",
"MBB",
",",
"I",
",",
"TII",
",",
"dl",
",",
"*",
"this",
",",
"-",
"Amount",
")",
";",
"}",
"else",
"{",
"assert",
"(",
"Opc",
"==",
"ARM",
"::",
"ADJCALLSTACKUP",
"||",
"Opc",
"==",
"ARM",
"::",
"tADJCALLSTACKUP",
")",
";",
"emitSPUpdate",
"(",
"MBB",
",",
"I",
",",
"TII",
",",
"dl",
",",
"*",
"this",
",",
"Amount",
")",
";",
"}",
"}",
"}",
"MBB",
".",
"erase",
"(",
"I",
")",
";",
"}"
] | [
"This",
"method",
"is",
"called",
"during",
"prolog/epilog",
"code",
"insertion",
"to",
"eliminate",
"call",
"frame",
"setup",
"and",
"destroy",
"pseudo",
"instructions",
"(",
"but",
"only",
"if",
"the",
"Target",
"is",
"using",
"them",
")",
"."
] |
GCC | microblaze | CPP | next_suggestion | MPU | 3,344 | [
"pic_ref",
"=",
"gen_rtx_UNSPEC",
"(",
"Pmode",
",",
"gen_rtvec",
"(",
"<NUM_LIT>",
",",
"xplus1",
")",
",",
"UNSPEC_GOTOFF",
")",
";"
] | [
"emit_insn",
"(",
"gen_rtx_SET",
"(",
"ptr_reg",
",",
"gen_rtx_PLUS",
"(",
"Pmode",
",",
"xplus0",
",",
"int_reg",
")",
")",
")",
";",
"result",
"=",
"gen_rtx_PLUS",
"(",
"Pmode",
",",
"ptr_reg",
",",
"GEN_INT",
"(",
"INTVAL",
"(",
"xplus1",
")",
"&",
"<NUM_LIT>",
")",
")",
";",
"return",
"result",
";",
"}",
"if",
"(",
"code0",
"==",
"REG",
"&&",
"REG_OK_FOR_BASE_P",
"(",
"xplus0",
")",
")",
"{",
"if",
"(",
"reload_in_progress",
")",
"df_set_regs_ever_live",
"(",
"PIC_OFFSET_TABLE_REGNUM",
",",
"true",
")",
";",
"if",
"(",
"code1",
"==",
"CONST",
")",
"{",
"xplus1",
"=",
"XEXP",
"(",
"xplus1",
",",
"<NUM_LIT>",
")",
";",
"code1",
"=",
"GET_CODE",
"(",
"xplus1",
")",
";",
"}",
"if",
"(",
"code1",
"==",
"SYMBOL_REF",
")",
"{",
"if",
"(",
"microblaze_tls_symbol_p",
"(",
"xplus1",
")",
")",
"{",
"rtx",
"tls_ref",
",",
"reg",
";",
"reg",
"=",
"gen_reg_rtx",
"(",
"Pmode",
")",
";",
"tls_ref",
"=",
"microblaze_legitimize_tls_address",
"(",
"xplus1",
",",
"NULL_RTX",
")",
";",
"emit_move_insn",
"(",
"reg",
",",
"tls_ref",
")",
";",
"result",
"=",
"gen_rtx_PLUS",
"(",
"Pmode",
",",
"xplus0",
",",
"reg",
")",
";",
"return",
"result",
";",
"}",
"else",
"if",
"(",
"flag_pic",
"==",
"<NUM_LIT>",
")",
"{",
"rtx",
"pic_ref",
",",
"reg",
";",
"reg",
"=",
"gen_reg_rtx",
"(",
"Pmode",
")",
";"
] |
LLVM | Mips | CPP | next_suggestion | CPU | 3,345 | [
"}"
] | [
"return",
"(",
"isReg",
"<",
"Mips",
"::",
"ZERO",
">",
"(",
"MI",
",",
"<NUM_LIT>",
")",
"&&",
"printAlias",
"(",
"<STR_LIT>",
"jr",
"<STR_LIT>",
",",
"MI",
",",
"Address",
",",
"<NUM_LIT>",
",",
"STI",
",",
"OS",
")",
")",
"||",
"(",
"isReg",
"<",
"Mips",
"::",
"RA",
">",
"(",
"MI",
",",
"<NUM_LIT>",
")",
"&&",
"printAlias",
"(",
"<STR_LIT>",
"jalr",
"<STR_LIT>",
",",
"MI",
",",
"Address",
",",
"<NUM_LIT>",
",",
"STI",
",",
"OS",
")",
")",
";",
"case",
"Mips",
"::",
"JALR64",
":",
"return",
"(",
"isReg",
"<",
"Mips",
"::",
"ZERO_64",
">",
"(",
"MI",
",",
"<NUM_LIT>",
")",
"&&",
"printAlias",
"(",
"<STR_LIT>",
"jr",
"<STR_LIT>",
",",
"MI",
",",
"Address",
",",
"<NUM_LIT>",
",",
"STI",
",",
"OS",
")",
")",
"||",
"(",
"isReg",
"<",
"Mips",
"::",
"RA_64",
">",
"(",
"MI",
",",
"<NUM_LIT>",
")",
"&&",
"printAlias",
"(",
"<STR_LIT>",
"jalr",
"<STR_LIT>",
",",
"MI",
",",
"Address",
",",
"<NUM_LIT>",
",",
"STI",
",",
"OS",
")",
")",
";",
"case",
"Mips",
"::",
"NOR",
":",
"case",
"Mips",
"::",
"NOR_MM",
":",
"case",
"Mips",
"::",
"NOR_MMR6",
":",
"return",
"isReg",
"<",
"Mips",
"::",
"ZERO",
">",
"(",
"MI",
",",
"<NUM_LIT>",
")",
"&&",
"printAlias",
"(",
"<STR_LIT>",
"not",
"<STR_LIT>",
",",
"MI",
",",
"Address",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"STI",
",",
"OS",
")",
";",
"case",
"Mips",
"::",
"NOR64",
":",
"return",
"isReg",
"<",
"Mips",
"::",
"ZERO_64",
">",
"(",
"MI",
",",
"<NUM_LIT>",
")",
"&&",
"printAlias",
"(",
"<STR_LIT>",
"not",
"<STR_LIT>",
",",
"MI",
",",
"Address",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"STI",
",",
"OS",
")",
";",
"case",
"Mips",
"::",
"OR",
":",
"case",
"Mips",
"::",
"ADDu",
":",
"return",
"isReg",
"<",
"Mips",
"::",
"ZERO",
">",
"(",
"MI",
",",
"<NUM_LIT>",
")",
"&&",
"printAlias",
"(",
"<STR_LIT>",
"move",
"<STR_LIT>",
",",
"MI",
",",
"Address",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"STI",
",",
"OS",
")",
";",
"default",
":",
"return",
"false",
";",
"}"
] |
LLVM | Hexagon | TD | next_suggestion | DSP | 3,346 | [
"let",
"opExtentBits",
"=",
"<NUM_LIT>",
";"
] | [
"let",
"isCall",
"=",
"<NUM_LIT>",
";",
"let",
"prefersSlot3",
"=",
"<NUM_LIT>",
";",
"let",
"cofRelax1",
"=",
"<NUM_LIT>",
";",
"let",
"cofRelax2",
"=",
"<NUM_LIT>",
";",
"let",
"cofMax1",
"=",
"<NUM_LIT>",
";",
"let",
"Uses",
"=",
"[",
"R29",
"]",
";",
"let",
"Defs",
"=",
"[",
"PC",
",",
"R31",
"]",
";",
"let",
"BaseOpcode",
"=",
"<STR_LIT>",
";",
"let",
"hasSideEffects",
"=",
"<NUM_LIT>",
";",
"let",
"isTaken",
"=",
"Inst",
"{",
"<NUM_LIT>",
"}",
";",
"let",
"isExtendable",
"=",
"<NUM_LIT>",
";",
"let",
"opExtendable",
"=",
"<NUM_LIT>",
";",
"let",
"isExtentSigned",
"=",
"<NUM_LIT>",
";"
] |
GCC | arm | CPP | stmt_completion | CPU | 3,347 | [
"_",
"_",
"b",
";"
] | [
"return",
"_",
"_",
"a",
"^"
] |
GCC | rs6000 | MD | next_suggestion | CPU | 3,348 | [
"<STR_LIT>",
")"
] | [
"(",
"define_insn_reservation",
"<STR_LIT>",
"<NUM_LIT>",
"(",
"and",
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
")"
] |
GCC | i386 | MD | stmt_completion | CPU | 3,349 | [
"SWI248",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"match_dup",
"<NUM_LIT>",
")",
")",
")"
] | [
"(",
"match_scratch",
":",
"SWI248",
"<NUM_LIT>",
"<STR_LIT>",
")",
"]",
"<STR_LIT>",
"[",
"(",
"set",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"match_dup",
"<NUM_LIT>",
")",
")",
"(",
"parallel",
"[",
"(",
"set",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"mult",
":"
] |
LLVM | AArch64 | TD | next_suggestion | CPU | 3,350 | [
"}"
] | [
"class",
"SImmScaledMemoryIndexed",
"<",
"int",
"Width",
",",
"int",
"Scale",
">",
":",
"AsmOperandClass",
"{",
"let",
"Name",
"=",
"<STR_LIT>",
"#",
"Width",
"#",
"<STR_LIT>",
"#",
"Scale",
";",
"let",
"DiagnosticType",
"=",
"<STR_LIT>",
"#",
"Scale",
"#",
"<STR_LIT>",
"#",
"Width",
";",
"let",
"RenderMethod",
"=",
"<STR_LIT>",
"#",
"Scale",
"#",
"<STR_LIT>",
";",
"let",
"PredicateMethod",
"=",
"<STR_LIT>",
"#",
"Width",
"#",
"<STR_LIT>",
"#",
"Scale",
"#",
"<STR_LIT>",
";"
] |
GCC | i386 | MD | stmt_completion | CPU | 3,351 | [
"match_dup",
"<NUM_LIT>",
")",
")",
")",
"]",
")"
] | [
"(",
"define_split",
"[",
"(",
"set",
"(",
"match_operand",
":",
"X87MODEF",
"<NUM_LIT>",
"<STR_LIT>",
")",
"(",
"float",
":",
"X87MODEF",
"(",
"match_operand",
":",
"DI",
"<NUM_LIT>",
"<STR_LIT>",
")",
")",
")",
"(",
"clobber",
"(",
"match_scratch",
":",
"V4SI",
"<NUM_LIT>",
")",
")",
"(",
"clobber",
"(",
"match_scratch",
":",
"V4SI",
"<NUM_LIT>",
")",
")",
"(",
"clobber",
"(",
"match_operand",
":",
"DI",
"<NUM_LIT>",
"<STR_LIT>",
")",
")",
"]",
"<STR_LIT>",
"[",
"(",
"set",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"float",
":",
"X87MODEF",
"("
] |
LLVM | AArch64 | CPP | next_suggestion | CPU | 3,352 | [
"if",
"(",
"MO1",
".",
"isImm",
"(",
")",
")",
"{"
] | [
"void",
"AArch64InstPrinter",
"::",
"printAMIndexedWB",
"(",
"const",
"MCInst",
"*",
"MI",
",",
"unsigned",
"OpNum",
",",
"unsigned",
"Scale",
",",
"raw_ostream",
"&",
"O",
")",
"{",
"const",
"MCOperand",
"MO1",
"=",
"MI",
"->",
"getOperand",
"(",
"OpNum",
"+",
"<NUM_LIT>",
")",
";",
"O",
"<<",
"'",
"[",
"'",
"<<",
"getRegisterName",
"(",
"MI",
"->",
"getOperand",
"(",
"OpNum",
")",
".",
"getReg",
"(",
")",
")",
";"
] |
LLVM | X86 | TD | program_repair | CPU | 3,353 | [
"<FIXS>",
"EVEX_4V",
",",
"VEX_LIG",
",",
"EVEX_B",
",",
"Sched",
"[",
"sched",
"]",
">",
";",
"<FIXE>"
] | [
"(",
"OpNodeSAE",
"(",
"_",
".",
"VT",
"_",
".",
"RC",
":",
"$",
"src1",
")",
",",
"(",
"_",
".",
"VT",
"_",
".",
"RC",
":",
"$",
"src2",
")",
",",
"imm",
":",
"$",
"cc",
")",
">",
",",
"<BUGS>",
"EVEX_4V",
",",
"EVEX_B",
",",
"Sched",
"[",
"sched",
"]",
">",
";",
"<BUGE>",
"let",
"isCodeGenOnly",
"=",
"<NUM_LIT>",
"in",
"{",
"let",
"isCommutable",
"=",
"<NUM_LIT>",
"in"
] |
LLVM | R600 | CPP | program_repair | GPU | 3,354 | [
"<FIXS>",
"DAG",
".",
"getTargetConstant",
"(",
"AMDGPU",
"::",
"SGPR_64RegClassID",
",",
"DL",
",",
"MVT",
"::",
"i32",
")",
",",
"<FIXE>",
"<FIXS>",
"DAG",
".",
"getTargetConstant",
"(",
"AMDGPU",
"::",
"sub0",
",",
"DL",
",",
"MVT",
"::",
"i32",
")",
",",
"<FIXE>",
"<FIXS>",
"DAG",
".",
"getTargetConstant",
"(",
"AMDGPU",
"::",
"sub1",
",",
"DL",
",",
"MVT",
"::",
"i32",
")",
"<FIXE>"
] | [
"const",
"SDValue",
"Ops0",
"[",
"]",
"=",
"{",
"<BUGS>",
"DAG",
".",
"getTargetConstant",
"(",
"AMDGPU",
"::",
"SGPR_64RegClassID",
",",
"MVT",
"::",
"i32",
")",
",",
"<BUGE>",
"buildSMovImm32",
"(",
"DAG",
",",
"DL",
",",
"<NUM_LIT>",
")",
",",
"<BUGS>",
"DAG",
".",
"getTargetConstant",
"(",
"AMDGPU",
"::",
"sub0",
",",
"MVT",
"::",
"i32",
")",
",",
"<BUGE>",
"buildSMovImm32",
"(",
"DAG",
",",
"DL",
",",
"TII",
"->",
"getDefaultRsrcDataFormat",
"(",
")",
">>",
"<NUM_LIT>",
")",
",",
"<BUGS>",
"DAG",
".",
"getTargetConstant",
"(",
"AMDGPU",
"::",
"sub1",
",",
"MVT",
"::",
"i32",
")",
"<BUGE>",
"}",
";",
"SDValue",
"SubRegHi",
"=",
"SDValue",
"(",
"DAG",
".",
"getMachineNode",
"(",
"AMDGPU",
"::",
"REG_SEQUENCE",
",",
"DL",
","
] |
GCC | bpf | CPP | next_suggestion | Virtual ISA | 3,355 | [
"int",
"sign",
",",
"reverse",
",",
"vol",
";"
] | [
"static",
"tree",
"maybe_get_base_for_field_expr",
"(",
"tree",
"expr",
")",
"{",
"poly_int64",
"bitsize",
",",
"bitpos",
";",
"tree",
"var_off",
";",
"machine_mode",
"mode",
";"
] |
LLVM | Hexagon | TD | next_suggestion | DSP | 3,356 | [
"let",
"Constraints",
"=",
"<STR_LIT>",
";"
] | [
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"addrMode",
"=",
"PostInc",
";",
"let",
"accessSize",
"=",
"WordAccess",
";",
"let",
"mayLoad",
"=",
"<NUM_LIT>",
";"
] |
GCC | pa | MD | next_suggestion | CPU | 3,357 | [
"<STR_LIT>",
")"
] | [
"(",
"define_expand",
"<STR_LIT>",
"[",
"(",
"set",
"(",
"match_operand",
":",
"HI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"zero_extend",
":",
"HI",
"(",
"match_operand",
":",
"QI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
")",
"]",
"<STR_LIT>"
] |
LLVM | Hexagon | TD | next_suggestion | DSP | 3,358 | [
"}"
] | [
"let",
"cofMax1",
"=",
"<NUM_LIT>",
";",
"let",
"Uses",
"=",
"[",
"P1",
"]",
";",
"let",
"Defs",
"=",
"[",
"P1",
",",
"PC",
"]",
";",
"let",
"BaseOpcode",
"=",
"<STR_LIT>",
";",
"let",
"isTaken",
"=",
"Inst",
"{",
"<NUM_LIT>",
"}",
";",
"let",
"isExtendable",
"=",
"<NUM_LIT>",
";",
"let",
"opExtendable",
"=",
"<NUM_LIT>",
";",
"let",
"isExtentSigned",
"=",
"<NUM_LIT>",
";",
"let",
"opExtentBits",
"=",
"<NUM_LIT>",
";",
"let",
"opExtentAlign",
"=",
"<NUM_LIT>",
";"
] |
GCC | rs6000 | CPP | next_suggestion | CPU | 3,359 | [
"if",
"(",
"bitmap_bit_p",
"(",
"in",
",",
"LR_REGNO",
")",
"||",
"bitmap_bit_p",
"(",
"gen",
",",
"LR_REGNO",
")",
"||",
"bitmap_bit_p",
"(",
"kill",
",",
"LR_REGNO",
")",
")",
"bitmap_set_bit",
"(",
"components",
",",
"<NUM_LIT>",
")",
";"
] | [
"for",
"(",
"unsigned",
"regno",
"=",
"info",
"->",
"first_gp_reg_save",
";",
"regno",
"<",
"<NUM_LIT>",
";",
"regno",
"++",
")",
"if",
"(",
"bitmap_bit_p",
"(",
"in",
",",
"regno",
")",
"||",
"bitmap_bit_p",
"(",
"gen",
",",
"regno",
")",
"||",
"bitmap_bit_p",
"(",
"kill",
",",
"regno",
")",
")",
"bitmap_set_bit",
"(",
"components",
",",
"regno",
")",
";",
"for",
"(",
"unsigned",
"regno",
"=",
"info",
"->",
"first_fp_reg_save",
";",
"regno",
"<",
"<NUM_LIT>",
";",
"regno",
"++",
")",
"if",
"(",
"bitmap_bit_p",
"(",
"in",
",",
"regno",
")",
"||",
"bitmap_bit_p",
"(",
"gen",
",",
"regno",
")",
"||",
"bitmap_bit_p",
"(",
"kill",
",",
"regno",
")",
")",
"bitmap_set_bit",
"(",
"components",
",",
"regno",
")",
";"
] |
GCC | s390 | CPP | code_generation | MPU | 3,360 | [
"static",
"reg_class_t",
"s390_preferred_reload_class",
"(",
"rtx",
"op",
",",
"reg_class_t",
"rclass",
")",
"{",
"switch",
"(",
"GET_CODE",
"(",
"op",
")",
")",
"{",
"case",
"CONST_VECTOR",
":",
"case",
"CONST_DOUBLE",
":",
"case",
"CONST_INT",
":",
"case",
"CONST_WIDE_INT",
":",
"if",
"(",
"reg_class_subset_p",
"(",
"GENERAL_REGS",
",",
"rclass",
")",
"&&",
"legitimate_reload_constant_p",
"(",
"op",
")",
")",
"return",
"GENERAL_REGS",
";",
"else",
"if",
"(",
"reg_class_subset_p",
"(",
"ADDR_REGS",
",",
"rclass",
")",
"&&",
"legitimate_reload_constant_p",
"(",
"op",
")",
")",
"return",
"ADDR_REGS",
";",
"else",
"if",
"(",
"reg_class_subset_p",
"(",
"FP_REGS",
",",
"rclass",
")",
"&&",
"legitimate_reload_fp_constant_p",
"(",
"op",
")",
")",
"return",
"FP_REGS",
";",
"else",
"if",
"(",
"reg_class_subset_p",
"(",
"VEC_REGS",
",",
"rclass",
")",
"&&",
"legitimate_reload_vector_constant_p",
"(",
"op",
")",
")",
"return",
"VEC_REGS",
";",
"return",
"NO_REGS",
";",
"case",
"CONST",
":",
"if",
"(",
"TARGET_CPU_ZARCH",
"&&",
"GET_CODE",
"(",
"XEXP",
"(",
"op",
",",
"<NUM_LIT>",
")",
")",
"==",
"PLUS",
"&&",
"GET_CODE",
"(",
"XEXP",
"(",
"XEXP",
"(",
"op",
",",
"<NUM_LIT>",
")",
",",
"<NUM_LIT>",
")",
")",
"==",
"SYMBOL_REF",
"&&",
"GET_CODE",
"(",
"XEXP",
"(",
"XEXP",
"(",
"op",
",",
"<NUM_LIT>",
")",
",",
"<NUM_LIT>",
")",
")",
"==",
"CONST_INT",
")",
"{",
"if",
"(",
"flag_pic",
"&&",
"reg_class_subset_p",
"(",
"ADDR_REGS",
",",
"rclass",
")",
")",
"return",
"ADDR_REGS",
";",
"else",
"return",
"NO_REGS",
";",
"}",
"case",
"LABEL_REF",
":",
"case",
"SYMBOL_REF",
":",
"if",
"(",
"!",
"legitimate_reload_constant_p",
"(",
"op",
")",
")",
"return",
"NO_REGS",
";",
"case",
"PLUS",
":",
"if",
"(",
"reg_class_subset_p",
"(",
"ADDR_REGS",
",",
"rclass",
")",
")",
"return",
"ADDR_REGS",
";",
"else",
"return",
"NO_REGS",
";",
"default",
":",
"break",
";",
"}",
"return",
"rclass",
";",
"}"
] | [
"Given",
"an",
"rtx",
"OP",
"being",
"reloaded",
"into",
"a",
"reg",
"required",
"to",
"be",
"in",
"class",
"CLASS",
",",
"return",
"the",
"class",
"of",
"reg",
"to",
"actually",
"use",
"."
] |
LLVM | X86 | CPP | program_repair | CPU | 3,361 | [
"<FIXS>",
"bool",
"isMemOffs",
"(",
")",
"const",
"{",
"return",
"Kind",
"==",
"Memory",
"&&",
"!",
"getMemBaseReg",
"(",
")",
"&&",
"!",
"getMemIndexReg",
"(",
")",
"&&",
"getMemScale",
"(",
")",
"==",
"<NUM_LIT>",
";",
"}",
"bool",
"isMemOffs16_8",
"(",
")",
"const",
"{",
"return",
"isMemOffs",
"(",
")",
"&&",
"Mem",
".",
"ModeSize",
"==",
"<NUM_LIT>",
"&&",
"(",
"!",
"Mem",
".",
"Size",
"||",
"Mem",
".",
"Size",
"==",
"<NUM_LIT>",
")",
";",
"}",
"bool",
"isMemOffs16_16",
"(",
")",
"const",
"{",
"return",
"isMemOffs",
"(",
")",
"&&",
"Mem",
".",
"ModeSize",
"==",
"<NUM_LIT>",
"&&",
"(",
"!",
"Mem",
".",
"Size",
"||",
"Mem",
".",
"Size",
"==",
"<NUM_LIT>",
")",
";",
"}",
"bool",
"isMemOffs16_32",
"(",
")",
"const",
"{",
"return",
"isMemOffs",
"(",
")",
"&&",
"Mem",
".",
"ModeSize",
"==",
"<NUM_LIT>",
"&&",
"(",
"!",
"Mem",
".",
"Size",
"||",
"Mem",
".",
"Size",
"==",
"<NUM_LIT>",
")",
";",
"}",
"bool",
"isMemOffs32_8",
"(",
")",
"const",
"{",
"return",
"isMemOffs",
"(",
")",
"&&",
"Mem",
".",
"ModeSize",
"==",
"<NUM_LIT>",
"&&",
"(",
"!",
"Mem",
".",
"Size",
"||",
"Mem",
".",
"Size",
"==",
"<NUM_LIT>",
")",
";",
"<FIXE>",
"<FIXS>",
"bool",
"isMemOffs32_16",
"(",
")",
"const",
"{",
"return",
"isMemOffs",
"(",
")",
"&&",
"Mem",
".",
"ModeSize",
"==",
"<NUM_LIT>",
"&&",
"(",
"!",
"Mem",
".",
"Size",
"||",
"Mem",
".",
"Size",
"==",
"<NUM_LIT>",
")",
";",
"<FIXE>",
"<FIXS>",
"bool",
"isMemOffs32_32",
"(",
")",
"const",
"{",
"return",
"isMemOffs",
"(",
")",
"&&",
"Mem",
".",
"ModeSize",
"==",
"<NUM_LIT>",
"&&",
"(",
"!",
"Mem",
".",
"Size",
"||",
"Mem",
".",
"Size",
"==",
"<NUM_LIT>",
")",
";",
"<FIXE>",
"<FIXS>",
"bool",
"isMemOffs64_8",
"(",
")",
"const",
"{",
"return",
"isMemOffs",
"(",
")",
"&&",
"Mem",
".",
"ModeSize",
"==",
"<NUM_LIT>",
"&&",
"(",
"!",
"Mem",
".",
"Size",
"||",
"Mem",
".",
"Size",
"==",
"<NUM_LIT>",
")",
";",
"}",
"bool",
"isMemOffs64_16",
"(",
")",
"const",
"{",
"return",
"isMemOffs",
"(",
")",
"&&",
"Mem",
".",
"ModeSize",
"==",
"<NUM_LIT>",
"&&",
"(",
"!",
"Mem",
".",
"Size",
"||",
"Mem",
".",
"Size",
"==",
"<NUM_LIT>",
")",
";",
"}",
"bool",
"isMemOffs64_32",
"(",
")",
"const",
"{",
"return",
"isMemOffs",
"(",
")",
"&&",
"Mem",
".",
"ModeSize",
"==",
"<NUM_LIT>",
"&&",
"(",
"!",
"Mem",
".",
"Size",
"||",
"Mem",
".",
"Size",
"==",
"<NUM_LIT>",
")",
";",
"}",
"bool",
"isMemOffs64_64",
"(",
")",
"const",
"{",
"return",
"isMemOffs",
"(",
")",
"&&",
"Mem",
".",
"ModeSize",
"==",
"<NUM_LIT>",
"&&",
"(",
"!",
"Mem",
".",
"Size",
"||",
"Mem",
".",
"Size",
"==",
"<NUM_LIT>",
")",
";",
"<FIXE>"
] | [
"return",
"isMem64",
"(",
")",
"&&",
"isDstIdx",
"(",
")",
";",
"}",
"<BUGS>",
"bool",
"isMemOffs8",
"(",
")",
"const",
"{",
"return",
"Kind",
"==",
"Memory",
"&&",
"!",
"getMemBaseReg",
"(",
")",
"&&",
"!",
"getMemIndexReg",
"(",
")",
"&&",
"getMemScale",
"(",
")",
"==",
"<NUM_LIT>",
"&&",
"(",
"!",
"Mem",
".",
"Size",
"||",
"Mem",
".",
"Size",
"==",
"<NUM_LIT>",
")",
";",
"<BUGE>",
"}",
"<BUGS>",
"bool",
"isMemOffs16",
"(",
")",
"const",
"{",
"return",
"Kind",
"==",
"Memory",
"&&",
"!",
"getMemBaseReg",
"(",
")",
"&&",
"!",
"getMemIndexReg",
"(",
")",
"&&",
"getMemScale",
"(",
")",
"==",
"<NUM_LIT>",
"&&",
"(",
"!",
"Mem",
".",
"Size",
"||",
"Mem",
".",
"Size",
"==",
"<NUM_LIT>",
")",
";",
"<BUGE>",
"}",
"<BUGS>",
"bool",
"isMemOffs32",
"(",
")",
"const",
"{",
"return",
"Kind",
"==",
"Memory",
"&&",
"!",
"getMemBaseReg",
"(",
")",
"&&",
"!",
"getMemIndexReg",
"(",
")",
"&&",
"getMemScale",
"(",
")",
"==",
"<NUM_LIT>",
"&&",
"(",
"!",
"Mem",
".",
"Size",
"||",
"Mem",
".",
"Size",
"==",
"<NUM_LIT>",
")",
";",
"<BUGE>",
"}",
"<BUGS>",
"bool",
"isMemOffs64",
"(",
")",
"const",
"{",
"return",
"Kind",
"==",
"Memory",
"&&",
"!",
"getMemBaseReg",
"(",
")",
"&&",
"!",
"getMemIndexReg",
"(",
")",
"&&",
"getMemScale",
"(",
")",
"==",
"<NUM_LIT>",
"&&",
"(",
"!",
"Mem",
".",
"Size",
"||",
"Mem",
".",
"Size",
"==",
"<NUM_LIT>",
")",
";",
"<BUGE>",
"}",
"bool",
"isReg",
"(",
")",
"const",
"override",
"{",
"return",
"Kind",
"==",
"Register",
";",
"}"
] |
LLVM | AMDGPU | CPP | stmt_completion | GPU | 3,362 | [
"<NUM_LIT>",
";"
] | [
"ArgInfo",
".",
"WorkGroupIDZ",
"=",
"ArgDescriptor",
"::",
"createRegister",
"(",
"getNextSystemSGPR",
"(",
")",
")",
";",
"NumSystemSGPRs",
"+="
] |
GCC | avr | CPP | code_generation | MPU | 3,363 | [
"static",
"bool",
"avr_naked_function_p",
"(",
"tree",
"func",
")",
"{",
"return",
"avr_lookup_function_attribute1",
"(",
"func",
",",
"<STR_LIT>",
"naked",
"<STR_LIT>",
")",
";",
"}"
] | [
"Return",
"non-zero",
"if",
"FUNC",
"is",
"a",
"naked",
"function",
"."
] |
GCC | spu | CPP | next_suggestion | MPU | 3,364 | [
"}"
] | [
"static",
"inline",
"vec_bint4",
"vec_cmple",
"(",
"vec_float4",
"a",
",",
"vec_float4",
"b",
")",
"{",
"return",
"(",
"spu_xor",
"(",
"spu_cmpgt",
"(",
"a",
",",
"b",
")",
",",
"-",
"<NUM_LIT>",
")",
")",
";"
] |
LLVM | Hexagon | CPP | next_suggestion | DSP | 3,365 | [
"InBrackets",
"=",
"false",
";"
] | [
"while",
"(",
"!",
"Lexer",
".",
"is",
"(",
"AsmToken",
"::",
"RCurly",
")",
")",
"Lexer",
".",
"Lex",
"(",
")",
";",
"Lexer",
".",
"Lex",
"(",
")",
";"
] |
LLVM | ARM64 | TD | stmt_completion | CPU | 3,366 | [
"=",
"opc",
";"
] | [
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"sz",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"V",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}"
] |
LLVM | TeeRISC | CPP | next_suggestion | CPU | 3,367 | [
"}"
] | [
"for",
"(",
"unsigned",
"i",
"=",
"<NUM_LIT>",
",",
"e",
"=",
"LiveInFI",
".",
"size",
"(",
")",
";",
"i",
"<",
"e",
";",
"++",
"i",
")",
"if",
"(",
"FI",
"==",
"LiveInFI",
"[",
"i",
"]",
")",
"return",
"true",
";",
"return",
"false",
";"
] |
GCC | mmix | CPP | stmt_completion | CPU | 3,368 | [
")",
";"
] | [
"fputs",
"(",
"<STR_LIT>",
"! mmixal:= 8H LOC Data_Section\\n",
"<STR_LIT>",
",",
"asm_out_file",
")",
";",
"text_section",
"("
] |
LLVM | LM32 | TD | stmt_completion | MPU | 3,369 | [
",",
"[",
"(",
"set",
"GPR",
":",
"$",
"dst",
",",
"(",
"OpNode",
"GPR",
":",
"$",
"b",
",",
"immSExt16",
":",
"$",
"c",
")",
")",
"]",
",",
"itin",
">",
";"
] | [
"class",
"ArithRIs",
"<",
"bits",
"<",
"<NUM_LIT>",
">",
"op",
",",
"string",
"instr_asm",
",",
"SDNode",
"OpNode",
",",
"InstrItinClass",
"itin",
">",
":",
"TRI",
"<",
"op",
",",
"(",
"outs",
"GPR",
":",
"$",
"dst",
")",
",",
"(",
"ins",
"GPR",
":",
"$",
"b",
",",
"simm16",
":",
"$",
"c",
")",
",",
"!",
"strconcat",
"(",
"instr_asm",
",",
"<STR_LIT>",
")"
] |
GCC | v850 | MD | program_repair | MPU | 3,370 | [
"<FIXS>",
"(",
"match_dup",
"<NUM_LIT>",
")",
")",
")",
"(",
"clobber",
"(",
"reg",
":",
"CC",
"CC_REGNUM",
")",
")",
"]",
"<FIXE>",
"<FIXS>",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"]",
")",
"<FIXE>"
] | [
"(",
"match_operand",
":",
"SI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
")",
"(",
"set",
"(",
"match_operand",
":",
"SI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"umod",
":",
"SI",
"(",
"match_dup",
"<NUM_LIT>",
")",
"<BUGS>",
"(",
"match_dup",
"<NUM_LIT>",
")",
")",
")",
"]",
"<BUGE>",
"<STR_LIT>",
"<STR_LIT>",
"[",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"<BUGS>",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"]",
")",
"<BUGE>"
] |
LLVM | ARM | CPP | stmt_completion | CPU | 3,371 | [
"::",
"STREXD",
";"
] | [
"}",
"if",
"(",
"Opcode",
"==",
"ARM",
"::",
"MOVsi",
")",
"{",
"const",
"MCOperand",
"&",
"Dst",
"=",
"MI",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
";",
"const",
"MCOperand",
"&",
"MO1",
"=",
"MI",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
";",
"const",
"MCOperand",
"&",
"MO2",
"=",
"MI",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
";",
"O",
"<<",
"'",
"\\t",
"'",
"<<",
"<STR_LIT>",
"::",
"<STR_LIT>",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
"(",
"MO2",
".",
"getImm",
"(",
")",
")",
")",
";",
"printSBitModifierOperand",
"(",
"MI",
",",
"<NUM_LIT>",
",",
"O",
")",
";",
"printPredicateOperand",
"(",
"MI",
",",
"<NUM_LIT>",
",",
"O",
")",
";",
"O",
"<<",
"'",
"\\t",
"'",
";",
"printRegName",
"(",
"O",
",",
"Dst",
".",
"getReg",
"(",
")",
")",
";",
"O",
"<<",
"<STR_LIT>",
", ",
"<STR_LIT>",
";",
"printRegName",
"(",
"O",
",",
"MO1",
".",
"getReg",
"(",
")",
")",
";",
"if",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
"(",
"MO2",
".",
"getImm",
"(",
")",
")",
"==",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
"{",
"printAnnotation",
"(",
"O",
",",
"Annot",
")",
";",
"return",
";",
"}",
"O",
"<<",
"<STR_LIT>",
", ",
"<STR_LIT>",
"<<",
"markup",
"(",
"<STR_LIT>",
"<imm:",
"<STR_LIT>",
")",
"<<",
"<STR_LIT>",
"#",
"<STR_LIT>",
"<<",
"translateShiftImm",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
"(",
"MO2",
".",
"getImm",
"(",
")",
")",
")",
"<<",
"markup",
"(",
"<STR_LIT>",
">",
"<STR_LIT>",
")",
";",
"printAnnotation",
"(",
"O",
",",
"Annot",
")",
";",
"return",
";",
"}",
"if",
"(",
"(",
"Opcode",
"==",
"ARM",
"::",
"STMDB_UPD",
"||",
"Opcode",
"==",
"ARM",
"::",
"t2STMDB_UPD",
")",
"&&",
"MI",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getReg",
"(",
")",
"==",
"ARM",
"::",
"SP",
"&&",
"MI",
"->",
"getNumOperands",
"(",
")",
">",
"<NUM_LIT>",
")",
"{",
"O",
"<<",
"'",
"\\t",
"'",
"<<",
"<STR_LIT>",
"push",
"<STR_LIT>",
";",
"printPredicateOperand",
"(",
"MI",
",",
"<NUM_LIT>",
",",
"O",
")",
";",
"if",
"(",
"Opcode",
"==",
"ARM",
"::",
"t2STMDB_UPD",
")",
"O",
"<<",
"<STR_LIT>",
".w",
"<STR_LIT>",
";",
"O",
"<<",
"'",
"\\t",
"'",
";",
"printRegisterList",
"(",
"MI",
",",
"<NUM_LIT>",
",",
"O",
")",
";",
"printAnnotation",
"(",
"O",
",",
"Annot",
")",
";",
"return",
";",
"}",
"if",
"(",
"Opcode",
"==",
"ARM",
"::",
"STR_PRE_IMM",
"&&",
"MI",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getReg",
"(",
")",
"==",
"ARM",
"::",
"SP",
"&&",
"MI",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getImm",
"(",
")",
"==",
"-",
"<NUM_LIT>",
")",
"{",
"O",
"<<",
"'",
"\\t",
"'",
"<<",
"<STR_LIT>",
"push",
"<STR_LIT>",
";",
"printPredicateOperand",
"(",
"MI",
",",
"<NUM_LIT>",
",",
"O",
")",
";",
"O",
"<<",
"<STR_LIT>",
"\\t{",
"<STR_LIT>",
";",
"printRegName",
"(",
"O",
",",
"MI",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getReg",
"(",
")",
")",
";",
"O",
"<<",
"<STR_LIT>",
"}",
"<STR_LIT>",
";",
"printAnnotation",
"(",
"O",
",",
"Annot",
")",
";",
"return",
";",
"}",
"if",
"(",
"(",
"Opcode",
"==",
"ARM",
"::",
"LDMIA_UPD",
"||",
"Opcode",
"==",
"ARM",
"::",
"t2LDMIA_UPD",
")",
"&&",
"MI",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getReg",
"(",
")",
"==",
"ARM",
"::",
"SP",
"&&",
"MI",
"->",
"getNumOperands",
"(",
")",
">",
"<NUM_LIT>",
")",
"{",
"O",
"<<",
"'",
"\\t",
"'",
"<<",
"<STR_LIT>",
"pop",
"<STR_LIT>",
";",
"printPredicateOperand",
"(",
"MI",
",",
"<NUM_LIT>",
",",
"O",
")",
";",
"if",
"(",
"Opcode",
"==",
"ARM",
"::",
"t2LDMIA_UPD",
")",
"O",
"<<",
"<STR_LIT>",
".w",
"<STR_LIT>",
";",
"O",
"<<",
"'",
"\\t",
"'",
";",
"printRegisterList",
"(",
"MI",
",",
"<NUM_LIT>",
",",
"O",
")",
";",
"printAnnotation",
"(",
"O",
",",
"Annot",
")",
";",
"return",
";",
"}",
"if",
"(",
"Opcode",
"==",
"ARM",
"::",
"LDR_POST_IMM",
"&&",
"MI",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getReg",
"(",
")",
"==",
"ARM",
"::",
"SP",
"&&",
"MI",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getImm",
"(",
")",
"==",
"<NUM_LIT>",
")",
"{",
"O",
"<<",
"'",
"\\t",
"'",
"<<",
"<STR_LIT>",
"pop",
"<STR_LIT>",
";",
"printPredicateOperand",
"(",
"MI",
",",
"<NUM_LIT>",
",",
"O",
")",
";",
"O",
"<<",
"<STR_LIT>",
"\\t{",
"<STR_LIT>",
";",
"printRegName",
"(",
"O",
",",
"MI",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getReg",
"(",
")",
")",
";",
"O",
"<<",
"<STR_LIT>",
"}",
"<STR_LIT>",
";",
"printAnnotation",
"(",
"O",
",",
"Annot",
")",
";",
"return",
";",
"}",
"if",
"(",
"(",
"Opcode",
"==",
"ARM",
"::",
"VSTMSDB_UPD",
"||",
"Opcode",
"==",
"ARM",
"::",
"VSTMDDB_UPD",
")",
"&&",
"MI",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getReg",
"(",
")",
"==",
"ARM",
"::",
"SP",
")",
"{",
"O",
"<<",
"'",
"\\t",
"'",
"<<",
"<STR_LIT>",
"vpush",
"<STR_LIT>",
";",
"printPredicateOperand",
"(",
"MI",
",",
"<NUM_LIT>",
",",
"O",
")",
";",
"O",
"<<",
"'",
"\\t",
"'",
";",
"printRegisterList",
"(",
"MI",
",",
"<NUM_LIT>",
",",
"O",
")",
";",
"printAnnotation",
"(",
"O",
",",
"Annot",
")",
";",
"return",
";",
"}",
"if",
"(",
"(",
"Opcode",
"==",
"ARM",
"::",
"VLDMSIA_UPD",
"||",
"Opcode",
"==",
"ARM",
"::",
"VLDMDIA_UPD",
")",
"&&",
"MI",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getReg",
"(",
")",
"==",
"ARM",
"::",
"SP",
")",
"{",
"O",
"<<",
"'",
"\\t",
"'",
"<<",
"<STR_LIT>",
"vpop",
"<STR_LIT>",
";",
"printPredicateOperand",
"(",
"MI",
",",
"<NUM_LIT>",
",",
"O",
")",
";",
"O",
"<<",
"'",
"\\t",
"'",
";",
"printRegisterList",
"(",
"MI",
",",
"<NUM_LIT>",
",",
"O",
")",
";",
"printAnnotation",
"(",
"O",
",",
"Annot",
")",
";",
"return",
";",
"}",
"if",
"(",
"Opcode",
"==",
"ARM",
"::",
"tLDMIA",
")",
"{",
"bool",
"Writeback",
"=",
"true",
";",
"unsigned",
"BaseReg",
"=",
"MI",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getReg",
"(",
")",
";",
"for",
"(",
"unsigned",
"i",
"=",
"<NUM_LIT>",
";",
"i",
"<",
"MI",
"->",
"getNumOperands",
"(",
")",
";",
"++",
"i",
")",
"{",
"if",
"(",
"MI",
"->",
"getOperand",
"(",
"i",
")",
".",
"getReg",
"(",
")",
"==",
"BaseReg",
")",
"Writeback",
"=",
"false",
";",
"}",
"O",
"<<",
"<STR_LIT>",
"\\tldm",
"<STR_LIT>",
";",
"printPredicateOperand",
"(",
"MI",
",",
"<NUM_LIT>",
",",
"O",
")",
";",
"O",
"<<",
"'",
"\\t",
"'",
";",
"printRegName",
"(",
"O",
",",
"BaseReg",
")",
";",
"if",
"(",
"Writeback",
")",
"O",
"<<",
"<STR_LIT>",
"!",
"<STR_LIT>",
";",
"O",
"<<",
"<STR_LIT>",
", ",
"<STR_LIT>",
";",
"printRegisterList",
"(",
"MI",
",",
"<NUM_LIT>",
",",
"O",
")",
";",
"printAnnotation",
"(",
"O",
",",
"Annot",
")",
";",
"return",
";",
"}",
"if",
"(",
"Opcode",
"==",
"ARM",
"::",
"LDREXD",
"||",
"Opcode",
"==",
"ARM",
"::",
"STREXD",
")",
"{",
"const",
"MCRegisterClass",
"&",
"MRC",
"=",
"MRI",
".",
"getRegClass",
"(",
"ARM",
"::",
"GPRRegClassID",
")",
";",
"bool",
"isStore",
"=",
"Opcode",
"==",
"ARM"
] |
LLVM | Mips | TD | next_suggestion | CPU | 3,372 | [
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";"
] | [
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"fmt",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"funct",
";"
] |
LLVM | Hexagon | TD | next_suggestion | DSP | 3,373 | [
"let",
"opExtentBits",
"=",
"<NUM_LIT>",
";"
] | [
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"cofRelax1",
"=",
"<NUM_LIT>",
";",
"let",
"cofRelax2",
"=",
"<NUM_LIT>",
";",
"let",
"Defs",
"=",
"[",
"LC1",
",",
"SA1",
"]",
";",
"let",
"isExtendable",
"=",
"<NUM_LIT>",
";",
"let",
"opExtendable",
"=",
"<NUM_LIT>",
";",
"let",
"isExtentSigned",
"=",
"<NUM_LIT>",
";"
] |
LLVM | ARM | CPP | code_generation | CPU | 3,374 | [
"bool",
"ARMBlockPlacement",
"::",
"runOnMachineFunction",
"(",
"MachineFunction",
"&",
"MF",
")",
"{",
"if",
"(",
"skipFunction",
"(",
"MF",
".",
"getFunction",
"(",
")",
")",
")",
"return",
"false",
";",
"const",
"ARMSubtarget",
"&",
"ST",
"=",
"static_cast",
"<",
"const",
"ARMSubtarget",
"&",
">",
"(",
"MF",
".",
"getSubtarget",
"(",
")",
")",
";",
"if",
"(",
"!",
"ST",
".",
"hasLOB",
"(",
")",
")",
"return",
"false",
";",
"LLVM_DEBUG",
"(",
"dbgs",
"(",
")",
"<<",
"DEBUG_PREFIX",
"<<",
"<STR_LIT>",
"Running on ",
"<STR_LIT>",
"<<",
"MF",
".",
"getName",
"(",
")",
"<<",
"<STR_LIT>",
"\\n",
"<STR_LIT>",
")",
";",
"MLI",
"=",
"&",
"getAnalysis",
"<",
"MachineLoopInfo",
">",
"(",
")",
";",
"TII",
"=",
"static_cast",
"<",
"const",
"ARMBaseInstrInfo",
"*",
">",
"(",
"ST",
".",
"getInstrInfo",
"(",
")",
")",
";",
"BBUtils",
"=",
"std",
"::",
"unique_ptr",
"<",
"ARMBasicBlockUtils",
">",
"(",
"new",
"ARMBasicBlockUtils",
"(",
"MF",
")",
")",
";",
"MF",
".",
"RenumberBlocks",
"(",
")",
";",
"BBUtils",
"->",
"computeAllBlockSizes",
"(",
")",
";",
"BBUtils",
"->",
"adjustBBOffsetsAfter",
"(",
"&",
"MF",
".",
"front",
"(",
")",
")",
";",
"bool",
"Changed",
"=",
"false",
";",
"for",
"(",
"auto",
"*",
"ML",
":",
"*",
"MLI",
")",
"{",
"MachineBasicBlock",
"*",
"Preheader",
"=",
"ML",
"->",
"getLoopPredecessor",
"(",
")",
";",
"if",
"(",
"!",
"Preheader",
")",
"continue",
";",
"for",
"(",
"auto",
"&",
"Terminator",
":",
"Preheader",
"->",
"terminators",
"(",
")",
")",
"{",
"if",
"(",
"Terminator",
".",
"getOpcode",
"(",
")",
"!=",
"ARM",
"::",
"t2WhileLoopStart",
")",
"continue",
";",
"MachineBasicBlock",
"*",
"LoopExit",
"=",
"Terminator",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getMBB",
"(",
")",
";",
"if",
"(",
"!",
"LoopExit",
"->",
"getPrevNode",
"(",
")",
")",
"continue",
";",
"if",
"(",
"blockIsBefore",
"(",
"Preheader",
",",
"LoopExit",
")",
")",
"continue",
";",
"LLVM_DEBUG",
"(",
"dbgs",
"(",
")",
"<<",
"DEBUG_PREFIX",
"<<",
"<STR_LIT>",
"Found a backwards WLS from ",
"<STR_LIT>",
"<<",
"Preheader",
"->",
"getFullName",
"(",
")",
"<<",
"<STR_LIT>",
" to ",
"<STR_LIT>",
"<<",
"LoopExit",
"->",
"getFullName",
"(",
")",
"<<",
"<STR_LIT>",
"\\n",
"<STR_LIT>",
")",
";",
"bool",
"CanMove",
"=",
"true",
";",
"for",
"(",
"auto",
"&",
"LoopExitTerminator",
":",
"LoopExit",
"->",
"terminators",
"(",
")",
")",
"{",
"if",
"(",
"LoopExitTerminator",
".",
"getOpcode",
"(",
")",
"!=",
"ARM",
"::",
"t2WhileLoopStart",
")",
"continue",
";",
"MachineBasicBlock",
"*",
"LoopExit2",
"=",
"LoopExitTerminator",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getMBB",
"(",
")",
";",
"if",
"(",
"!",
"blockIsBefore",
"(",
"LoopExit2",
",",
"LoopExit",
")",
"&&",
"(",
"LoopExit2",
"==",
"Preheader",
"||",
"blockIsBefore",
"(",
"LoopExit2",
",",
"Preheader",
")",
")",
")",
"{",
"LLVM_DEBUG",
"(",
"dbgs",
"(",
")",
"<<",
"DEBUG_PREFIX",
"<<",
"<STR_LIT>",
"Can't move the target block as it would ",
"<STR_LIT>",
"<STR_LIT>",
"introduce a new backwards WLS branch\\n",
"<STR_LIT>",
")",
";",
"CanMove",
"=",
"false",
";",
"break",
";",
"}",
"}",
"if",
"(",
"CanMove",
")",
"{",
"for",
"(",
"auto",
"It",
"=",
"LoopExit",
"->",
"getIterator",
"(",
")",
";",
"It",
"!=",
"Preheader",
"->",
"getIterator",
"(",
")",
";",
"It",
"++",
")",
"{",
"MachineBasicBlock",
"*",
"MBB",
"=",
"&",
"*",
"It",
";",
"for",
"(",
"auto",
"&",
"Terminator",
":",
"MBB",
"->",
"terminators",
"(",
")",
")",
"{",
"if",
"(",
"Terminator",
".",
"getOpcode",
"(",
")",
"!=",
"ARM",
"::",
"t2LoopEndDec",
")",
"continue",
";",
"MachineBasicBlock",
"*",
"LETarget",
"=",
"Terminator",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getMBB",
"(",
")",
";",
"if",
"(",
"LETarget",
"==",
"LoopExit",
")",
"{",
"LLVM_DEBUG",
"(",
"dbgs",
"(",
")",
"<<",
"DEBUG_PREFIX",
"<<",
"<STR_LIT>",
"Can't move the target block as it would ",
"<STR_LIT>",
"<STR_LIT>",
"introduce a new forwards LE branch\\n",
"<STR_LIT>",
")",
";",
"CanMove",
"=",
"false",
";",
"break",
";",
"}",
"}",
"}",
"if",
"(",
"!",
"CanMove",
")",
"break",
";",
"}",
"if",
"(",
"CanMove",
")",
"{",
"moveBasicBlock",
"(",
"LoopExit",
",",
"Preheader",
")",
";",
"Changed",
"=",
"true",
";",
"break",
";",
"}",
"}",
"}",
"return",
"Changed",
";",
"}"
] | [
"runOnMachineFunction",
"-",
"Emit",
"the",
"function",
"body",
"."
] |
GCC | bfin | MD | stmt_completion | DSP | 3,375 | [
"ss_minus",
"<STR_LIT>",
")",
"]",
")"
] | [
"(",
"define_code_attr",
"spm_string",
"[",
"(",
"ss_plus",
"<STR_LIT>",
")",
"("
] |
LLVM | TPC | CPP | stmt_completion | Virtual ISA | 3,376 | [
"(",
"<NUM_LIT>",
")",
".",
"isImm",
"(",
")",
")",
"{"
] | [
"LeftCounters",
".",
"clear",
"(",
")",
";",
"InitialCounters",
".",
"clear",
"(",
")",
";",
"EndCounters",
".",
"clear",
"(",
")",
";",
"ExecThreads",
".",
"clear",
"(",
")",
";",
"DelayedPhis",
".",
"clear",
"(",
")",
";",
"AdjustedPhis",
".",
"clear",
"(",
")",
";",
"AccumulateMap",
".",
"clear",
"(",
")",
";",
"LinearIVs",
".",
"clear",
"(",
")",
";",
"Header",
"=",
"nullptr",
";",
"Latch",
"=",
"nullptr",
";",
"Exit",
"=",
"nullptr",
";",
"Prolog",
"=",
"nullptr",
";",
"CurLoop",
"=",
"L",
";",
"LoopCounter",
"=",
"getCounterRegister",
"(",
"CurLoop",
")",
";",
"Header",
"=",
"CurLoop",
"->",
"getHeader",
"(",
")",
";",
"Latch",
"=",
"CurLoop",
"->",
"getLoopLatch",
"(",
")",
";",
"if",
"(",
"Latch",
"==",
"nullptr",
")",
"{",
"return",
"false",
";",
"}",
"MachineInstr",
"&",
"EndInstr",
"=",
"*",
"(",
"--",
"Latch",
"->",
"end",
"(",
")",
")",
";",
"if",
"(",
"EndInstr",
".",
"getOpcode",
"(",
")",
"!=",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
"{",
"return",
"false",
";",
"}",
"typedef",
"std",
"::",
"vector",
"<",
"MachineBasicBlock",
"*",
">",
"MBBVector",
";",
"MBBVector",
"Preds",
"(",
"Header",
"->",
"pred_begin",
"(",
")",
",",
"Header",
"->",
"pred_end",
"(",
")",
")",
";",
"for",
"(",
"MBBVector",
"::",
"iterator",
"I",
"=",
"Preds",
".",
"begin",
"(",
")",
",",
"E",
"=",
"Preds",
".",
"end",
"(",
")",
";",
"I",
"!=",
"E",
";",
"++",
"I",
")",
"{",
"MachineBasicBlock",
"*",
"PB",
"=",
"*",
"I",
";",
"if",
"(",
"PB",
"!=",
"Latch",
")",
"{",
"assert",
"(",
"Prolog",
"==",
"nullptr",
"&&",
"<STR_LIT>",
"Three predecessors for a hardware loop",
"<STR_LIT>",
")",
";",
"Prolog",
"=",
"PB",
";",
"}",
"}",
"LoopInst",
"=",
"&",
"(",
"*",
"(",
"--",
"Prolog",
"->",
"end",
"(",
")",
")",
")",
";",
"if",
"(",
"!",
"isLoop",
"(",
"LoopInst",
")",
")",
"{",
"return",
"false",
";",
"}",
"if",
"(",
"checkForProhibitingInstructions",
"(",
")",
")",
"{",
"return",
"false",
";",
"}",
"PrologInserter",
"=",
"--",
"Prolog",
"->",
"end",
"(",
")",
";",
"const",
"MDNode",
"*",
"LoopMD",
"=",
"nullptr",
";",
"calcLoopForm",
"(",
")",
";",
"if",
"(",
"EndInstr",
".",
"getOperand",
"(",
"EndInstr",
".",
"getNumOperands",
"(",
")",
"-",
"<NUM_LIT>",
")",
".",
"isMetadata",
"(",
")",
")",
"{",
"LoopMD",
"=",
"EndInstr",
".",
"getOperand",
"(",
"EndInstr",
".",
"getNumOperands",
"(",
")",
"-",
"<NUM_LIT>",
")",
".",
"getMetadata",
"(",
")",
";",
"}",
"if",
"(",
"LoopMD",
")",
"{",
"unsigned",
"UnrollCount",
"=",
"getUnrollCountFromMetadata",
"(",
"LoopMD",
")",
";",
"bool",
"DoPipeline",
"=",
"getPipelineFromMetadata",
"(",
"LoopMD",
")",
";",
"if",
"(",
"UnrollCount",
">",
"<NUM_LIT>",
")",
"{",
"if",
"(",
"LoopInst",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"isImm",
"(",
")",
"&&",
"LoopInst",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"isImm",
"(",
")",
"&&",
"LoopInst",
"->",
"getOperand"
] |
LLVM | AArch64 | TD | stmt_completion | CPU | 3,377 | [
"srl",
",",
"USHRddi",
">",
";"
] | [
"def",
":",
"Neon_ScalarShiftRImm_V1_D_size_patterns",
"<"
] |
GCC | arm | CPP | program_repair | CPU | 3,378 | [
"<FIXS>",
"addr",
"=",
"plus_constant",
"(",
"Pmode",
",",
"dst",
",",
"(",
"dstoffset",
"+",
"j",
"*",
"UNITS_PER_WORD",
"-",
"dst_autoinc",
")",
")",
";",
"<FIXE>"
] | [
"{",
"for",
"(",
"j",
"=",
"<NUM_LIT>",
";",
"j",
"interleave_factor",
";",
"j",
"++",
")",
"{",
"<BUGS>",
"addr",
"=",
"plus_constant",
"(",
"dst",
",",
"dstoffset",
"+",
"j",
"*",
"UNITS_PER_WORD",
"-",
"dst_autoinc",
")",
";",
"<BUGE>",
"mem",
"=",
"adjust_automodify_address",
"(",
"dstbase",
",",
"SImode",
",",
"addr",
",",
"dstoffset",
"+",
"j",
"*",
"UNITS_PER_WORD",
")",
";",
"emit_insn",
"(",
"gen_unaligned_storesi",
"(",
"mem",
",",
"regs",
"[",
"j",
"]",
")",
")",
";"
] |
GCC | c6x | MD | stmt_completion | VLIW | 3,379 | [
"match_code",
"<STR_LIT>",
")"
] | [
"(",
"and",
"("
] |
GCC | rx | CPP | next_suggestion | CPU | 3,380 | [
"}"
] | [
"if",
"(",
"GET_CODE",
"(",
"insn",
")",
"==",
"PARALLEL",
")",
"{",
"unsigned",
"int",
"i",
";",
"for",
"(",
"i",
"=",
"<NUM_LIT>",
";",
"i",
"<",
"(",
"unsigned",
")",
"XVECLEN",
"(",
"insn",
",",
"<NUM_LIT>",
")",
";",
"i",
"++",
")",
"RTX_FRAME_RELATED_P",
"(",
"XVECEXP",
"(",
"insn",
",",
"<NUM_LIT>",
",",
"i",
")",
")",
"=",
"<NUM_LIT>",
";"
] |
LLVM | PowerPC | TD | stmt_completion | CPU | 3,381 | [
"<NUM_LIT>",
",",
"<STR_LIT>",
",",
"int_ppc_qpx_qvfcmpgt",
">",
";"
] | [
"def",
"QVFCMPGT",
":",
"QPXX18_Int",
"<",
"<NUM_LIT>",
","
] |
LLVM | CellSPU | CPP | program_repair | MPU | 3,382 | [
"<FIXS>",
"if",
"(",
"I",
"==",
"MBB",
".",
"begin",
"(",
")",
")",
"return",
"false",
";",
"--",
"I",
";",
"while",
"(",
"I",
"->",
"isDebugValue",
"(",
")",
")",
"{",
"if",
"(",
"I",
"==",
"MBB",
".",
"begin",
"(",
")",
")",
"return",
"false",
";",
"--",
"I",
";",
"}",
"if",
"(",
"!",
"isUnpredicatedTerminator",
"(",
"I",
")",
")",
"<FIXE>"
] | [
"bool",
"AllowModify",
")",
"const",
"{",
"MachineBasicBlock",
"::",
"iterator",
"I",
"=",
"MBB",
".",
"end",
"(",
")",
";",
"<BUGS>",
"if",
"(",
"I",
"==",
"MBB",
".",
"begin",
"(",
")",
"||",
"!",
"isUnpredicatedTerminator",
"(",
"--",
"I",
")",
")",
"<BUGE>",
"return",
"false",
";"
] |
LLVM | Hexagon | TD | next_suggestion | DSP | 3,383 | [
"}"
] | [
"let",
"isPredicatedNew",
"=",
"<NUM_LIT>",
";",
"let",
"cofMax1",
"=",
"<NUM_LIT>",
";",
"let",
"Defs",
"=",
"[",
"PC",
"]",
";",
"let",
"InputType",
"=",
"<STR_LIT>",
";",
"let",
"BaseOpcode",
"=",
"<STR_LIT>",
";",
"let",
"isTaken",
"=",
"Inst",
"{",
"<NUM_LIT>",
"}",
";"
] |
LLVM | Hexagon | TD | next_suggestion | DSP | 3,384 | [
"let",
"opExtentAlign",
"=",
"<NUM_LIT>",
";"
] | [
"let",
"cofRelax2",
"=",
"<NUM_LIT>",
";",
"let",
"cofMax1",
"=",
"<NUM_LIT>",
";",
"let",
"Uses",
"=",
"[",
"P1",
"]",
";",
"let",
"Defs",
"=",
"[",
"P1",
",",
"PC",
"]",
";",
"let",
"BaseOpcode",
"=",
"<STR_LIT>",
";",
"let",
"isTaken",
"=",
"Inst",
"{",
"<NUM_LIT>",
"}",
";",
"let",
"isExtendable",
"=",
"<NUM_LIT>",
";",
"let",
"opExtendable",
"=",
"<NUM_LIT>",
";",
"let",
"isExtentSigned",
"=",
"<NUM_LIT>",
";",
"let",
"opExtentBits",
"=",
"<NUM_LIT>",
";"
] |
LLVM | ARM | CPP | next_suggestion | CPU | 3,385 | [
"return",
"false",
";"
] | [
"if",
"(",
"isThumb",
"(",
")",
")",
"SwitchMode",
"(",
")",
";",
"getParser",
"(",
")",
".",
"getStreamer",
"(",
")",
".",
"emitAssemblerFlag",
"(",
"MCAF_Code32",
")",
";"
] |
LLVM | F2003f | CPP | next_suggestion | CPU | 3,386 | [
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"return",
"<STR_LIT>",
"::",
"<STR_LIT>",
";"
] | [
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"return",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"return",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"return",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"return",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"return",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"return",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":"
] |
GCC | i386 | CPP | stmt_completion | CPU | 3,387 | [
"(",
"_",
"_",
"v16sf",
")",
"_",
"_",
"B",
")",
";"
] | [
"return",
"(",
"_",
"_",
"m512",
")",
"(",
"(",
"_",
"_",
"v16sf",
")",
"_",
"_",
"A",
"+"
] |
LLVM | ARM | TD | next_suggestion | CPU | 3,388 | [
"}"
] | [
"def",
"VST4LNd16",
":",
"VST4LN",
"<",
"<NUM_LIT>",
",",
"{",
"?",
",",
"?",
",",
"<NUM_LIT>",
",",
"?",
"}",
",",
"<STR_LIT>",
">",
"{",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"lane",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
";"
] |
LLVM | Hexagon | CPP | next_suggestion | DSP | 3,389 | [
"return",
"true",
";"
] | [
"if",
"(",
"!",
"hasV60Ops",
"(",
")",
")",
"changeLatency",
"(",
"Src",
",",
"DstBest",
",",
"<NUM_LIT>",
")",
";",
"else",
"restoreLatency",
"(",
"Src",
",",
"DstBest",
")",
";",
"}",
"if",
"(",
"SrcBest",
"&&",
"DstBest",
")",
"changeLatency",
"(",
"SrcBest",
",",
"DstBest",
",",
"<NUM_LIT>",
")",
";",
"else",
"if",
"(",
"DstBest",
")",
"{",
"ExclSrc",
".",
"insert",
"(",
"Src",
")",
";",
"for",
"(",
"auto",
"&",
"I",
":",
"DstBest",
"->",
"Preds",
")",
"if",
"(",
"ExclSrc",
".",
"count",
"(",
"I",
".",
"getSUnit",
"(",
")",
")",
"==",
"<NUM_LIT>",
"&&",
"isBestZeroLatency",
"(",
"I",
".",
"getSUnit",
"(",
")",
",",
"DstBest",
",",
"TII",
",",
"ExclSrc",
",",
"ExclDst",
")",
")",
"changeLatency",
"(",
"I",
".",
"getSUnit",
"(",
")",
",",
"DstBest",
",",
"<NUM_LIT>",
")",
";",
"}",
"else",
"if",
"(",
"SrcBest",
")",
"{",
"ExclDst",
".",
"insert",
"(",
"Dst",
")",
";",
"for",
"(",
"auto",
"&",
"I",
":",
"SrcBest",
"->",
"Succs",
")",
"if",
"(",
"ExclDst",
".",
"count",
"(",
"I",
".",
"getSUnit",
"(",
")",
")",
"==",
"<NUM_LIT>",
"&&",
"isBestZeroLatency",
"(",
"SrcBest",
",",
"I",
".",
"getSUnit",
"(",
")",
",",
"TII",
",",
"ExclSrc",
",",
"ExclDst",
")",
")",
"changeLatency",
"(",
"SrcBest",
",",
"I",
".",
"getSUnit",
"(",
")",
",",
"<NUM_LIT>",
")",
";",
"}"
] |
LLVM | Hexagon | CPP | next_suggestion | DSP | 3,390 | [
"}"
] | [
"else",
"errStr",
"<<",
"Max",
"<<",
"<STR_LIT>",
"-",
"<STR_LIT>",
"<<",
"(",
"-",
"Max",
"-",
"<NUM_LIT>",
")",
";",
"Error",
"(",
"IDLoc",
",",
"errStr",
".",
"str",
"(",
")",
".",
"c_str",
"(",
")",
")",
";"
] |
LLVM | SystemZ | TD | next_suggestion | CPU | 3,391 | [
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"op",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
";"
] | [
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"R1",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"R3",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"RI2",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";"
] |
LLVM | X86 | TD | program_repair | CPU | 3,392 | [
"<FIXS>",
"<STR_LIT>",
",",
"<STR_LIT>",
")",
">",
";",
"<FIXE>"
] | [
"<STR_LIT>",
",",
"<STR_LIT>",
",",
"<STR_LIT>",
",",
"<BUGS>",
"<STR_LIT>",
",",
"<STR_LIT>",
")",
">",
";",
"<BUGE>",
"def",
"HWWriteResGroup103_1",
":",
"SchedWriteRes",
"[",
"HWPort1",
",",
"HWPort23",
"]",
">",
"{",
"let",
"Latency",
"=",
"<NUM_LIT>",
";"
] |
LLVM | Hexagon | TD | stmt_completion | DSP | 3,393 | [
";"
] | [
"let",
"isPredicated",
"=",
"<NUM_LIT>",
";",
"let",
"isPredicatedFalse",
"=",
"<NUM_LIT>",
";",
"let",
"hasNewValue",
"=",
"<NUM_LIT>",
";",
"let",
"opNewValue",
"=",
"<NUM_LIT>",
";",
"let",
"isPredicatedNew",
"=",
"<NUM_LIT>",
";",
"let",
"CextOpcode",
"=",
"<STR_LIT>",
";",
"let",
"InputType",
"=",
"<STR_LIT>",
";",
"let",
"BaseOpcode",
"=",
"<STR_LIT>",
";",
"let",
"isMoveImm",
"=",
"<NUM_LIT>"
] |
GCC | visium | CPP | program_repair | Virtual ISA | 3,394 | [
"<FIXS>",
"ok_for_simple_move_operands",
"(",
"rtx",
"*",
"operands",
",",
"machine_mode",
"mode",
")",
"<FIXE>"
] | [
"bool",
"<BUGS>",
"ok_for_simple_move_operands",
"(",
"rtx",
"*",
"operands",
",",
"enum",
"machine_mode",
"mode",
")",
"<BUGE>",
"{",
"if",
"(",
"!",
"register_operand",
"(",
"operands",
"[",
"<NUM_LIT>",
"]",
",",
"mode",
")"
] |
LLVM | RV16K | CPP | stmt_completion | Virtual ISA | 3,395 | [
")",
"const",
"override",
"{"
] | [
"const",
"RV16KFrameLowering",
"*",
"getFrameLowering",
"("
] |
LLVM | X86 | CPP | next_suggestion | CPU | 3,396 | [
"}"
] | [
"return",
";",
"}",
"assert",
"(",
"Bundle",
".",
"isFixed",
"(",
")",
"&&",
"<STR_LIT>",
"Reached block before any predecessors",
"<STR_LIT>",
")",
";",
"for",
"(",
"unsigned",
"i",
"=",
"Bundle",
".",
"FixCount",
";",
"i",
">",
"<NUM_LIT>",
";",
"--",
"i",
")",
"{",
"DEBUG",
"(",
"dbgs",
"(",
")",
"<<",
"<STR_LIT>",
"Live-in st(",
"<STR_LIT>",
"<<",
"(",
"i",
"-",
"<NUM_LIT>",
")",
"<<",
"<STR_LIT>",
"): %fp",
"<STR_LIT>",
"<<",
"unsigned",
"(",
"Bundle",
".",
"FixStack",
"[",
"i",
"-",
"<NUM_LIT>",
"]",
")",
"<<",
"'",
"\\n",
"'",
")",
";",
"pushReg",
"(",
"Bundle",
".",
"FixStack",
"[",
"i",
"-",
"<NUM_LIT>",
"]",
")",
";",
"}",
"unsigned",
"Mask",
"=",
"calcLiveInMask",
"(",
"MBB",
",",
"true",
")",
";",
"adjustLiveRegs",
"(",
"Mask",
",",
"MBB",
"->",
"begin",
"(",
")",
")",
";",
"DEBUG",
"(",
"MBB",
"->",
"dump",
"(",
")",
")",
";"
] |
LLVM | Mips | CPP | next_suggestion | CPU | 3,397 | [
"llvm_unreachable",
"(",
"<STR_LIT>",
"Unrecognized IJMP_PSEUDO operand!",
"<STR_LIT>",
")",
";"
] | [
"BuildMI",
"(",
"MBB",
",",
"I",
",",
"I",
"->",
"getDebugLoc",
"(",
")",
",",
"TII",
"->",
"get",
"(",
"Mips",
"::",
"IJMPHI",
")",
")",
".",
"addJumpTableIndex",
"(",
"I",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getIndex",
"(",
")",
",",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
";",
"BuildMI",
"(",
"MBB",
",",
"I",
",",
"I",
"->",
"getDebugLoc",
"(",
")",
",",
"TII",
"->",
"get",
"(",
"Mips",
"::",
"IJMP",
")",
")",
".",
"addJumpTableIndex",
"(",
"I",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getIndex",
"(",
")",
",",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
".",
"addReg",
"(",
"I",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getReg",
"(",
")",
")",
".",
"addImm",
"(",
"I",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getImm",
"(",
")",
")",
";",
"return",
";",
"}"
] |
GCC | microblaze | CPP | code_generation | MPU | 3,398 | [
"static",
"void",
"microblaze_asm_trampoline_template",
"(",
"FILE",
"*",
"f",
")",
"{",
"fprintf",
"(",
"f",
",",
"<STR_LIT>",
"\\tmfs r18, rpc\\n",
"<STR_LIT>",
")",
";",
"fprintf",
"(",
"f",
",",
"<STR_LIT>",
"\\tlwi r3, r18, 16\\n",
"<STR_LIT>",
")",
";",
"fprintf",
"(",
"f",
",",
"<STR_LIT>",
"\\tlwi r18, r18, 20\\n",
"<STR_LIT>",
")",
";",
"fprintf",
"(",
"f",
",",
"<STR_LIT>",
"\\tbra r18\\n",
"<STR_LIT>",
")",
";",
"}"
] | [
"Generate",
"assembler",
"code",
"for",
"constant",
"parts",
"of",
"a",
"trampoline",
"."
] |
GCC | nds32 | MD | next_suggestion | CPU | 3,399 | [
"(",
"match_operand",
":",
"SI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"]",
"UNSPEC_VOLATILE_MTSR",
")",
"]"
] | [
"(",
"define_insn",
"<STR_LIT>",
"[",
"(",
"unspec_volatile",
":",
"SI",
"[",
"(",
"match_operand",
":",
"SI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")"
] |
Subsets and Splits
No community queries yet
The top public SQL queries from the community will appear here once available.