docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
LLVM	Patmos	CPP	stmt_completion	VLIW	3,400	[ "(", ")", ")", ";" ]	[ "MachineModulePass", "(", "ID", ")", ",", "STC", "(", "", "tm", ".", "getSubtargetImpl", "(", ")", ")", ",", "TII", "(", "", "tm", ".", "getInstrInfo", "(", ")", ")", ",", "SCAGraph", "(", "STC", ")", ",", "BI", "(", "BoundsFile", ")", "{", "initializePatmosCallGraphBuilderPass", "(", "*", "PassRegistry", "::", "getPassRegistry" ]
LLVM	X86	CPP	next_suggestion	CPU	3,401	[ "}" ]	[ "return", "CSR_64_RT_AllRegs_RegMask", ";", "case", "CallingConv", "::", "CXX_FAST_TLS", ":", "if", "(", "Is64Bit", ")", "return", "CSR_64_TLS_Darwin_RegMask", ";", "break", ";", "case", "CallingConv", "::", "Intel_OCL_BI", ":", "{", "if", "(", "HasAVX512", "&&", "IsWin64", ")", "return", "CSR_Win64_Intel_OCL_BI_AVX512_RegMask", ";", "if", "(", "HasAVX512", "&&", "Is64Bit", ")", "return", "CSR_64_Intel_OCL_BI_AVX512_RegMask", ";", "if", "(", "HasAVX", "&&", "IsWin64", ")", "return", "CSR_Win64_Intel_OCL_BI_AVX_RegMask", ";", "if", "(", "HasAVX", "&&", "Is64Bit", ")", "return", "CSR_64_Intel_OCL_BI_AVX_RegMask", ";", "if", "(", "!", "HasAVX", "&&", "!", "IsWin64", "&&", "Is64Bit", ")", "return", "CSR_64_Intel_OCL_BI_RegMask", ";", "break", ";", "}", "case", "CallingConv", "::", "X86_RegCall", ":", "if", "(", "Is64Bit", ")", "{", "if", "(", "IsWin64", ")", "{", "return", "(", "HasSSE", "?", "CSR_Win64_RegCall_RegMask", ":", "CSR_Win64_RegCall_NoSSE_RegMask", ")", ";", "}", "else", "{", "return", "(", "HasSSE", "?", "CSR_SysV64_RegCall_RegMask", ":", "CSR_SysV64_RegCall_NoSSE_RegMask", ")", ";", "}", "}", "else", "{", "return", "(", "HasSSE", "?", "CSR_32_RegCall_RegMask", ":", "CSR_32_RegCall_NoSSE_RegMask", ")", ";", "}", "case", "CallingConv", "::", "CFGuard_Check", ":", "assert", "(", "!", "Is64Bit", "&&", "<STR_LIT>", "CFGuard check mechanism only used on 32-bit X86", "<STR_LIT>", ")", ";", "return", "(", "HasSSE", "?", "CSR_Win32_CFGuard_Check_RegMask", ":", "CSR_Win32_CFGuard_Check_NoSSE_RegMask", ")", ";", "case", "CallingConv", "::", "Cold", ":", "if", "(", "Is64Bit", ")", "return", "CSR_64_MostRegs_RegMask", ";", "break", ";", "case", "CallingConv", "::", "Win64", ":", "return", "CSR_Win64_RegMask", ";", "case", "CallingConv", "::", "SwiftTail", ":", "if", "(", "!", "Is64Bit", ")", "return", "CSR_32_RegMask", ";", "return", "IsWin64", "?", "CSR_Win64_SwiftTail_RegMask", ":", "CSR_64_SwiftTail_RegMask", ";", "case", "CallingConv", "::", "X86_64_SysV", ":", "return", "CSR_64_RegMask", ";", "case", "CallingConv", "::", "X86_INTR", ":", "if", "(", "Is64Bit", ")", "{", "if", "(", "HasAVX512", ")", "return", "CSR_64_AllRegs_AVX512_RegMask", ";", "if", "(", "HasAVX", ")", "return", "CSR_64_AllRegs_AVX_RegMask", ";", "if", "(", "HasSSE", ")", "return", "CSR_64_AllRegs_RegMask", ";", "return", "CSR_64_AllRegs_NoSSE_RegMask", ";", "}", "else", "{", "if", "(", "HasAVX512", ")", "return", "CSR_32_AllRegs_AVX512_RegMask", ";", "if", "(", "HasAVX", ")", "return", "CSR_32_AllRegs_AVX_RegMask", ";", "if", "(", "HasSSE", ")", "return", "CSR_32_AllRegs_SSE_RegMask", ";", "return", "CSR_32_AllRegs_RegMask", ";", "}", "default", ":", "break", ";" ]
GCC	i386	CPP	next_suggestion	CPU	3,402	[ "insn", "=", "BB_HEAD", "(", "dest_blk", ")", ";" ]	[ "for", "(", "insn", "=", "BB_HEAD", "(", "bb", ")", ";", "insn", "!=", "NEXT_INSN", "(", "BB_END", "(", "bb", ")", ")", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "if", "(", "CALL_P", "(", "insn", ")", ")", "{", "if", "(", "find_reg_note", "(", "insn", ",", "REG_SETJMP", ",", "NULL", ")", "==", "NULL", ")", "continue", ";", "cet_eb", "=", "gen_nop_endbr", "(", ")", ";", "emit_insn_after_setloc", "(", "cet_eb", ",", "insn", ",", "INSN_LOCATION", "(", "insn", ")", ")", ";", "continue", ";", "}", "if", "(", "JUMP_P", "(", "insn", ")", "&&", "flag_cet_switch", ")", "{", "rtx", "target", "=", "JUMP_LABEL", "(", "insn", ")", ";", "if", "(", "target", "==", "NULL_RTX", "\|\|", "ANY_RETURN_P", "(", "target", ")", ")", "continue", ";", "rtx_insn", "", "label", "=", "as_a", "<", "rtx_insn", "", ">", "(", "target", ")", ";", "rtx_insn", "", "table", "=", "next_insn", "(", "label", ")", ";", "if", "(", "table", "==", "NULL_RTX", "\|\|", "!", "JUMP_TABLE_DATA_P", "(", "table", ")", ")", "continue", ";", "edge_iterator", "ei", ";", "edge", "e", ";", "basic_block", "dest_blk", ";", "FOR_EACH_EDGE", "(", "e", ",", "ei", ",", "bb", "->", "succs", ")", "{", "rtx_insn", "", "insn", ";", "dest_blk", "=", "e", "->", "dest", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	3,403	[ "=", "<STR_LIT>", ";" ]	[ "def", "MovWSymbolG0AsmOperand", ":", "AsmOperandClass", "{", "let", "Name" ]
LLVM	M680x0	CPP	stmt_completion	MPU	3,404	[ ";" ]	[ "bool", "getRestoreBasePointer", "(", ")", "const", "{", "return", "RestoreBasePointerOffset", "!=", "<NUM_LIT>" ]
LLVM	X86	TD	program_repair	CPU	3,405	[ "<FIXS>", "def", "PSm_Int", ":", "PSI", "opc", ",", "MRMSrcMem", ",", "(", "outs", "VR128", ":", "$", "dst", ")", ",", "(", "ins", "f128mem", ":", "$", "src", ")", ",", "<FIXE>" ]	[ "}", "<BUGS>", "def", "PSm_Int", ":", "PSI", "opc", ",", "MRMSrcMem", ",", "(", "outs", "VR128", ":", "$", "dst", ")", ",", "(", "ins", "f32mem", ":", "$", "src", ")", ",", "<BUGE>", "!", "strconcat", "(", "OpcodeStr", ",", "<STR_LIT>", ")", ",", "[", "(", "set", "VR128", ":", "$", "dst", ",", "(", "V4F32Int", "(", "load", "addr", ":", "$", "src", ")", ")", ")", "]", ">", ";", "}" ]
LLVM	AArch64	CPP	code_generation	CPU	3,406	[ "bool", "AArch64TargetLowering", "::", "shouldReduceLoadWidth", "(", "SDNode", "", "Load", ",", "ISD", "::", "LoadExtType", "ExtTy", ",", "EVT", "NewVT", ")", "const", "{", "if", "(", "!", "TargetLoweringBase", "::", "shouldReduceLoadWidth", "(", "Load", ",", "ExtTy", ",", "NewVT", ")", ")", "return", "false", ";", "if", "(", "ExtTy", "!=", "ISD", "::", "NON_EXTLOAD", ")", "return", "true", ";", "MemSDNode", "", "Mem", "=", "dyn_cast", "<", "MemSDNode", ">", "(", "Load", ")", ";", "assert", "(", "Mem", ")", ";", "const", "SDValue", "&", "Base", "=", "Mem", "->", "getBasePtr", "(", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ADD", "&&", "Base", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SHL", "&&", "Base", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "hasOneUse", "(", ")", "&&", "Base", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "Constant", ")", "{", "uint64_t", "ShiftAmount", "=", "Base", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "uint64_t", "LoadBytes", "=", "Mem", "->", "getMemoryVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "if", "(", "ShiftAmount", "==", "Log2_32", "(", "LoadBytes", ")", ")", "return", "false", ";", "}", "return", "true", ";", "}" ]	[ "Return", "true", "if", "we", "believe", "it", "is", "correct", "and", "profitable", "to", "reduce", "the", "load", "node", "to", "a", "smaller", "type", "." ]
GCC	cris	MD	program_repair	MPU	3,407	[ "<FIXS>", "(", "match_test", "<STR_LIT>", ")", ")", ")", "<FIXE>" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "<BUGS>", "(", "match_test", "<STR_LIT>", ")", ")", ")", "<BUGE>", "(", "define_predicate", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]
GCC	rs6000	MD	program_repair	CPU	3,408	[ "<FIXS>", "[", "(", "clobber", "(", "reg", ":", "P", "LR_REGNO", ")", ")", "<FIXE>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "match_parallel", "<NUM_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "clobber", "(", "reg", ":", "P", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "use", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "reg", ":", "P", "<NUM_LIT>", ")", ")", "(", "set", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	ARM64	CPP	code_generation	CPU	3,409	[ "bool", "ARM64InstrInfo", "::", "isGPRCopy", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "TargetOpcode", "::", "COPY", ":", "{", "unsigned", "DstReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "return", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DstReg", ")", "\|\|", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DstReg", ")", ")", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "assert", "(", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "invalid ORRrs operands", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{", "assert", "(", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "invalid ADDXri operands", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "}", "return", "false", ";", "}" ]	[ "Does", "this", "instruction", "rename", "a", "GPR", "without", "modifying", "bits", "?" ]
LLVM	R600	CPP	next_suggestion	GPU	3,410	[ "}" ]	[ "std", "::", "vector", "<", "int64_t", ">", "::", "iterator", "It", "=", "std", "::", "find", "(", "Lits", ".", "begin", "(", ")", ",", "Lits", ".", "end", "(", ")", ",", "Imm", ")", ";", "if", "(", "It", "!=", "Lits", ".", "end", "(", ")", ")", "{", "unsigned", "Index", "=", "It", "-", "Lits", ".", "begin", "(", ")", ";", "MO", ".", "setReg", "(", "LiteralRegs", "[", "Index", "]", ")", ";", "}", "else", "{", "assert", "(", "Lits", ".", "size", "(", ")", "<", "<NUM_LIT>", "&&", "<STR_LIT>", "Too many literals in Instruction Group", "<STR_LIT>", ")", ";", "MO", ".", "setReg", "(", "LiteralRegs", "[", "Lits", ".", "size", "(", ")", "]", ")", ";", "Lits", ".", "push_back", "(", "Imm", ")", ";", "}" ]
LLVM	SystemZ	TD	next_suggestion	CPU	3,411	[ "let", "M6", "=", "m6", ";" ]	[ "class", "TernaryVRRd", "<", "string", "mnemonic", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "SDPatternOperator", "operator", ",", "TypedReg", "tr1", ",", "TypedReg", "tr2", ",", "bits", "<", "<NUM_LIT>", ">", "type", "=", "<NUM_LIT>", ",", "bits", "<", "<NUM_LIT>", ">", "m6", "=", "<NUM_LIT>", ">", ":", "InstVRRd", "<", "opcode", ",", "(", "outs", "tr1", ".", "op", ":", "$", "V1", ")", ",", "(", "ins", "tr2", ".", "op", ":", "$", "V2", ",", "tr2", ".", "op", ":", "$", "V3", ",", "tr1", ".", "op", ":", "$", "V4", ")", ",", "mnemonic", "#", "<STR_LIT>", ",", "[", "(", "set", "(", "tr1", ".", "vt", "tr1", ".", "op", ":", "$", "V1", ")", ",", "(", "operator", "(", "tr2", ".", "vt", "tr2", ".", "op", ":", "$", "V2", ")", ",", "(", "tr2", ".", "vt", "tr2", ".", "op", ":", "$", "V3", ")", ",", "(", "tr1", ".", "vt", "tr1", ".", "op", ":", "$", "V4", ")", ")", ")", "]", ">", "{", "let", "M5", "=", "type", ";" ]
LLVM	X86	CPP	code_generation	CPU	3,412	[ "SDValue", "X86TargetLowering", "::", "EmitTargetCodeForMemset", "(", "SelectionDAG", "&", "DAG", ",", "DebugLoc", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align", ",", "const", "Value", "", "DstSV", ",", "uint64_t", "DstSVOff", ")", "{", "ConstantSDNode", "", "ConstantSize", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Size", ")", ";", "if", "(", "(", "Align", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", "\|\|", "!", "ConstantSize", "\|\|", "ConstantSize", "->", "getZExtValue", "(", ")", ">", "getSubtarget", "(", ")", "->", "getMaxInlineSizeThreshold", "(", ")", ")", "{", "SDValue", "InFlag", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "ConstantSDNode", "", "V", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Src", ")", ";", "if", "(", "const", "char", "", "bzeroEntry", "=", "V", "&&", "V", "->", "isNullValue", "(", ")", "?", "Subtarget", "->", "getBZeroEntry", "(", ")", ":", "<NUM_LIT>", ")", "{", "EVT", "IntPtr", "=", "getPointerTy", "(", ")", ";", "const", "Type", "", "IntPtrTy", "=", "TD", "->", "getIntPtrType", "(", "", "DAG", ".", "getContext", "(", ")", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Dst", ";", "Entry", ".", "Ty", "=", "IntPtrTy", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "Chain", ",", "Type", "::", "getVoidTy", "(", "", "DAG", ".", "getContext", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ",", "CallingConv", "::", "C", ",", "false", ",", "false", ",", "DAG", ".", "getExternalSymbol", "(", "bzeroEntry", ",", "IntPtr", ")", ",", "Args", ",", "DAG", ",", "dl", ")", ";", "return", "CallResult", ".", "second", ";", "}", "return", "SDValue", "(", ")", ";", "}", "uint64_t", "SizeVal", "=", "ConstantSize", "->", "getZExtValue", "(", ")", ";", "SDValue", "InFlag", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "EVT", "AVT", ";", "SDValue", "Count", ";", "ConstantSDNode", "", "ValC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Src", ")", ";", "unsigned", "BytesLeft", "=", "<NUM_LIT>", ";", "bool", "TwoRepStos", "=", "false", ";", "if", "(", "ValC", ")", "{", "unsigned", "ValReg", ";", "uint64_t", "Val", "=", "ValC", "->", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ";", "switch", "(", "Align", "&", "<NUM_LIT>", ")", "{", "case", "<NUM_LIT>", ":", "AVT", "=", "MVT", "::", "i16", ";", "ValReg", "=", "X86", "::", "AX", ";", "Val", "=", "(", "Val", "<<", "<NUM_LIT>", ")", "\|", "Val", ";", "break", ";", "case", "<NUM_LIT>", ":", "AVT", "=", "MVT", "::", "i32", ";", "ValReg", "=", "X86", "::", "EAX", ";", "Val", "=", "(", "Val", "<<", "<NUM_LIT>", ")", "\|", "Val", ";", "Val", "=", "(", "Val", "<<", "<NUM_LIT>", ")", "\|", "Val", ";", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "(", "(", "Align", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", "{", "AVT", "=", "MVT", "::", "i64", ";", "ValReg", "=", "X86", "::", "RAX", ";", "Val", "=", "(", "Val", "<<", "<NUM_LIT>", ")", "\|", "Val", ";", "}", "break", ";", "default", ":", "AVT", "=", "MVT", "::", "i8", ";", "ValReg", "=", "X86", "::", "AL", ";", "Count", "=", "DAG", ".", "getIntPtrConstant", "(", "SizeVal", ")", ";", "break", ";", "}", "if", "(", "AVT", ".", "bitsGT", "(", "MVT", "::", "i8", ")", ")", "{", "unsigned", "UBytes", "=", "AVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "Count", "=", "DAG", ".", "getIntPtrConstant", "(", "SizeVal", "/", "UBytes", ")", ";", "BytesLeft", "=", "SizeVal", "%", "UBytes", ";", "}", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "ValReg", ",", "DAG", ".", "getConstant", "(", "Val", ",", "AVT", ")", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "AVT", "=", "MVT", "::", "i8", ";", "Count", "=", "DAG", ".", "getIntPtrConstant", "(", "SizeVal", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "X86", "::", "AL", ",", "Src", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Subtarget", "->", "is64Bit", "(", ")", "?", "X86", "::", "RCX", ":", "X86", "::", "ECX", ",", "Count", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Subtarget", "->", "is64Bit", "(", ")", "?", "X86", "::", "RDI", ":", "X86", "::", "EDI", ",", "Dst", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "Other", ",", "MVT", "::", "Flag", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getValueType", "(", "AVT", ")", ")", ";", "Ops", ".", "push_back", "(", "InFlag", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Tys", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", ".", "size", "(", ")", ")", ";", "if", "(", "TwoRepStos", ")", "{", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Count", "=", "Size", ";", "EVT", "CVT", "=", "Count", ".", "getValueType", "(", ")", ";", "SDValue", "Left", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "dl", ",", "CVT", ",", "Count", ",", "DAG", ".", "getConstant", "(", "(", "AVT", "==", "MVT", "::", "i64", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "CVT", ")", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "(", "CVT", "==", "MVT", "::", "i64", ")", "?", "X86", "::", "RCX", ":", "X86", "::", "ECX", ",", "Left", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Tys", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "Other", ",", "MVT", "::", "Flag", ")", ";", "Ops", ".", "clear", "(", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getValueType", "(", "MVT", "::", "i8", ")", ")", ";", "Ops", ".", "push_back", "(", "InFlag", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Tys", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", ".", "size", "(", ")", ")", ";", "}", "else", "if", "(", "BytesLeft", ")", "{", "unsigned", "Offset", "=", "SizeVal", "-", "BytesLeft", ";", "EVT", "AddrVT", "=", "Dst", ".", "getValueType", "(", ")", ";", "EVT", "SizeVT", "=", "Size", ".", "getValueType", "(", ")", ";", "Chain", "=", "DAG", ".", "getMemset", "(", "Chain", ",", "dl", ",", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "AddrVT", ",", "Dst", ",", "DAG", ".", "getConstant", "(", "Offset", ",", "AddrVT", ")", ")", ",", "Src", ",", "DAG", ".", "getConstant", "(", "BytesLeft", ",", "SizeVT", ")", ",", "Align", ",", "DstSV", ",", "DstSVOff", "+", "Offset", ")", ";", "}", "return", "Chain", ";", "}" ]	[ "Emit", "target-specific", "code", "that", "performs", "a", "memset", "." ]
GCC	rs6000	MD	next_suggestion	CPU	3,413	[ "else", "if", "(", "TARGET_VSX", ")" ]	[ "<STR_LIT>", "{", "if", "(", "FLOAT128_IEEE_P", "(", "<", "MODE", ">", "mode", ")", ")", "rs6000_expand_float128_convert", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "false", ")" ]
GCC	h8300	CPP	stmt_completion	MPU	3,414	[ ",", "<NUM_LIT>", ")", ")", ";" ]	[ "h8300_print_operand_address", "(", "file", ",", "mode", ",", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "switch", "(", "size", ")", "{", "case", "<NUM_LIT>", ":", "h8300_print_operand_address", "(", "file", ",", "mode", ",", "index", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "h8300_print_operand", "(", "file", ",", "index", ",", "'", "X", "'", ")", ";", "fputs", "(", "<STR_LIT>", ".b", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "h8300_print_operand", "(", "file", ",", "index", ",", "'", "T", "'", ")", ";", "fputs", "(", "<STR_LIT>", ".w", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "h8300_print_operand", "(", "file", ",", "index", ",", "'", "S", "'", ")", ";", "fputs", "(", "<STR_LIT>", ".l", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "}", "}", "else", "{", "h8300_print_operand_address", "(", "file", ",", "mode", ",", "XEXP", "(", "addr" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	3,415	[ "=", "NewPtr", ";" ]	[ "unsigned", "PtrIdx", "=", "getBasePtrIndex", "(", "N", ")", ";", "SDValue", "Ptr", "=", "N", "->", "getOperand", "(", "PtrIdx", ")", ";", "if", "(", "Ptr", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SHL", ")", "{", "SDValue", "NewPtr", "=", "performSHLPtrCombine", "(", "Ptr", ".", "getNode", "(", ")", ",", "N", "->", "getAddressSpace", "(", ")", ",", "N", "->", "getMemoryVT", "(", ")", ",", "DCI", ")", ";", "if", "(", "NewPtr", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "NewOps", "(", "N", "->", "op_begin", "(", ")", ",", "N", "->", "op_end", "(", ")", ")", ";", "NewOps", "[", "PtrIdx", "]" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	3,416	[ "assert", "(", "I", "!=", "MBB", ".", "begin", "(", ")", "&&", "<STR_LIT>", "loadRegFromStackSlot didn't insert any code!", "<STR_LIT>", ")", ";" ]	[ "if", "(", "CR2Spilled", "\|\|", "CR3Spilled", "\|\|", "CR4Spilled", ")", "{", "bool", "is31", "=", "needsFP", "(", "", "MF", ")", ";", "restoreCRs", "(", "is31", ",", "CR2Spilled", ",", "CR3Spilled", ",", "CR4Spilled", ",", "MBB", ",", "I", ",", "CSI", ",", "CSIIndex", ")", ";", "CR2Spilled", "=", "CR3Spilled", "=", "CR4Spilled", "=", "false", ";", "}", "if", "(", "CSI", "[", "i", "]", ".", "isSpilledToReg", "(", ")", ")", "{", "DebugLoc", "DL", ";", "NumPEReloadVSR", "++", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "PPC", "::", "MFVSRD", ")", ",", "Reg", ")", ".", "addReg", "(", "CSI", "[", "i", "]", ".", "getDstReg", "(", ")", ",", "getKillRegState", "(", "true", ")", ")", ";", "}", "else", "{", "const", "TargetRegisterClass", "", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "if", "(", "Subtarget", ".", "needsSwapsForVSXMemOps", "(", ")", "&&", "!", "MF", "->", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "NoUnwind", ")", ")", "TII", ".", "loadRegFromStackSlotNoUpd", "(", "MBB", ",", "I", ",", "Reg", ",", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";", "else", "TII", ".", "loadRegFromStackSlot", "(", "MBB", ",", "I", ",", "Reg", ",", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";" ]
GCC	arm	CPP	program_repair	CPU	3,417	[ "<FIXS>", "int", "op1cost", "=", "rtx_cost", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "mode", ",", "SET", ",", "<NUM_LIT>", ",", "speed_p", ")", ";", "int", "op2cost", "=", "rtx_cost", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "mode", ",", "SET", ",", "<NUM_LIT>", ",", "speed_p", ")", ";", "<FIXE>", "<FIXS>", "*", "cost", "=", "rtx_cost", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "mode", ",", "IF_THEN_ELSE", ",", "<NUM_LIT>", ",", "speed_p", ")", ";", "<FIXE>" ]	[ "", "cost", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "<BUGS>", "int", "op1cost", "=", "rtx_cost", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "SET", ",", "<NUM_LIT>", ",", "speed_p", ")", ";", "int", "op2cost", "=", "rtx_cost", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "SET", ",", "<NUM_LIT>", ",", "speed_p", ")", ";", "<BUGE>", "<BUGS>", "", "cost", "=", "rtx_cost", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "IF_THEN_ELSE", ",", "<NUM_LIT>", ",", "speed_p", ")", ";", "<BUGE>" ]
GCC	aarch64	MD	stmt_completion	CPU	3,418	[ ")", "]", ")" ]	[ "(", "define_int_attr", "unspec", "[", "(", "UNSPEC_WHILERW", "<STR_LIT>", ")", "(", "UNSPEC_WHILEWR", "<STR_LIT>" ]
LLVM	WebAssembly	CPP	code_generation	Virtual ISA	3,419	[ "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "WebAssembly Argument Move", "<STR_LIT>", ";", "}" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
LLVM	AArch64	TD	next_suggestion	CPU	3,420	[ "}" ]	[ "return", "(", "(", "(", "uint32_t", ")", "Imm", ")", ">", "<NUM_LIT>", ")", "&", "&", "(", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ")", ";", "}", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "Imm1_16Operand", ";" ]
LLVM	ARM	TD	program_repair	CPU	3,421	[ "<FIXS>", "def", "MVE_SQSHL", ":", "MVE_ScalarShiftSRegImm", "<STR_LIT>", ",", "<NUM_LIT>", ">", ";", "def", "MVE_SRSHR", ":", "MVE_ScalarShiftSRegImm", "<STR_LIT>", ",", "<NUM_LIT>", ">", ";", "def", "MVE_UQSHL", ":", "MVE_ScalarShiftSRegImm", "<STR_LIT>", ",", "<NUM_LIT>", ">", ";", "def", "MVE_URSHR", ":", "MVE_ScalarShiftSRegImm", "<STR_LIT>", ",", "<NUM_LIT>", ">", ";", "<FIXE>", "<FIXS>", "class", "MVE_ScalarShiftSRegReg", "string", "iname", ",", "bits", "<NUM_LIT>", ">", "op5_4", ",", "list", "dag", ">", "pattern", "=", "[", "]", ">", ":", "MVE_ScalarShiftSingleReg", "iname", ",", "(", "ins", "rGPR", ":", "$", "RdaSrc", ",", "rGPR", ":", "$", "Rm", ")", ",", "<FIXE>" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "}", "<BUGS>", "def", "t2SQSHL", ":", "t2MVEShiftSRegImm", "<STR_LIT>", ",", "<NUM_LIT>", ">", ";", "def", "t2SRSHR", ":", "t2MVEShiftSRegImm", "<STR_LIT>", ",", "<NUM_LIT>", ">", ";", "def", "t2UQSHL", ":", "t2MVEShiftSRegImm", "<STR_LIT>", ",", "<NUM_LIT>", ">", ";", "def", "t2URSHR", ":", "t2MVEShiftSRegImm", "<STR_LIT>", ",", "<NUM_LIT>", ">", ";", "<BUGE>", "<BUGS>", "class", "t2MVEShiftSRegReg", "string", "iname", ",", "bits", "<NUM_LIT>", ">", "op5_4", ",", "list", "dag", ">", "pattern", "=", "[", "]", ">", ":", "t2MVEShiftSingleReg", "iname", ",", "(", "ins", "rGPR", ":", "$", "RdaSrc", ",", "rGPR", ":", "$", "Rm", ")", ",", "<BUGE>", "<STR_LIT>", ",", "<STR_LIT>", ",", "pattern", ">", "{", "bits", "<NUM_LIT>", ">", "Rm", ";" ]
GCC	mips	CPP	program_repair	CPU	3,422	[ "<FIXS>", "if", "(", "TUNE_SB1", ")", "<FIXE>" ]	[ "mips_multipass_dfa_lookahead", "(", "void", ")", "{", "<BUGS>", "if", "(", "mips_tune", "==", "PROCESSOR_SB1", ")", "<BUGE>", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "}" ]
GCC	i386	MD	program_repair	CPU	3,423	[ "<FIXS>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "<BUGS>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>" ]
LLVM	AMDGPU	TD	next_suggestion	GPU	3,424	[ "let", "has_data1", "=", "<NUM_LIT>", ";" ]	[ "class", "DS_1A", "<", "string", "opName", ">", ":", "DS_Pseudo", "<", "opName", ",", "(", "outs", ")", ",", "(", "ins", "VGPR_32", ":", "$", "addr", ",", "offset", ":", "$", "offset", ",", "gds", ":", "$", "gds", ")", ",", "<STR_LIT>", ">", "{", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "mayStore", "=", "<NUM_LIT>", ";", "let", "has_vdst", "=", "<NUM_LIT>", ";", "let", "has_data0", "=", "<NUM_LIT>", ";" ]
LLVM	Patmos	CPP	code_generation	VLIW	3,425	[ "bool", "PatmosBypassFromPML", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "!", "EnableBypassFromPML", ")", "return", "false", ";", "PMLImport", "&", "PI", "=", "getAnalysis", "<", "PMLImport", ">", "(", ")", ";", "PMLMCQuery", "", "Query", "=", "PI", ".", "createMCQuery", "(", "", "this", ",", "MF", ")", ";", "bool", "Changed", "=", "false", ";", "PMLQuery", "::", "ValueFactsMap", "LoadFacts", ";", "if", "(", "Query", "&&", "Query", "->", "getMemFacts", "(", "MF", ",", "LoadFacts", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "[BypassFromPML] ", "<STR_LIT>", "<<", "MF", ".", "getFunction", "(", ")", "->", "getName", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "FI", "=", "MF", ".", "begin", "(", ")", ",", "FE", "=", "MF", ".", "end", "(", ")", ";", "FI", "!=", "FE", ";", "++", "FI", ")", "{", "PMLQuery", "::", "ValueFactList", "&", "VFL", "=", "Query", "->", "getBBMemFacts", "(", "LoadFacts", ",", "", "FI", ")", ";", "if", "(", "!", "VFL", ".", "empty", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " MBB#", "<STR_LIT>", "<<", "FI", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "Changed", "\|=", "bypassCacheLoads", "(", "", "FI", ",", "Query", ",", "VFL", ")", ";", "}", "}", "delete", "Query", ";", "}", "return", "Changed", ";", "}" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	3,426	[ "}" ]	[ "bool", "AMDGPUInstructionSelector", "::", "selectGlobalAtomicFaddIntrinsic", "(", "MachineInstr", "&", "MI", ")", "const", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "if", "(", "!", "MRI", "->", "use_nodbg_empty", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "{", "Function", "&", "F", "=", "MBB", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", ";", "DiagnosticInfoUnsupported", "NoFpRet", "(", "F", ",", "<STR_LIT>", "return versions of fp atomics not supported", "<STR_LIT>", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "DS_Error", ")", ";", "F", ".", "getContext", "(", ")", ".", "diagnose", "(", "NoFpRet", ")", ";", "return", "false", ";" ]
GCC	aarch64	MD	next_suggestion	CPU	3,427	[ "(", "const_int", "<NUM_LIT>", ")", ")", ")" ]	[ "<STR_LIT>", "{", "if", "(", "get_attr_length", "(", "insn", ")", "=", "=", "<NUM_LIT>", ")", "{", "if", "(", "get_attr_far_branch", "(", "insn", ")", "=", "=", "<NUM_LIT>", ")", "return", "aarch64_gen_far_branch", "(", "operands", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", "else", "{", "char", "buf", "[", "<NUM_LIT>", "]", "uint64_t", "val", "=", "(", "(", "uint64_t", ")", "<NUM_LIT>", ")", "<", "<", "(", "GET_MODE_SIZE", "(", "<", "MODE", ">", "mode", ")", "*", "BITS_PER_UNIT", "-", "<NUM_LIT>", ")", "sprintf", "(", "buf", ",", "<STR_LIT>", "PRId64", ",", "val", ")", "output_asm_insn", "(", "buf", ",", "operands", ")", "return", "<STR_LIT>", "}", "}", "else", "return", "<STR_LIT>", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "and", "(", "ge", "(", "minus", "(", "match_dup", "<NUM_LIT>", ")", "(", "pc", ")", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", "(", "lt", "(", "minus", "(", "match_dup", "<NUM_LIT>", ")", "(", "pc", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "const_int", "<NUM_LIT>", ")" ]
LLVM	SystemZ	TD	next_suggestion	CPU	3,428	[ "}" ]	[ "bits", "<", "<NUM_LIT>", ">", "BD1", ";", "bits", "<", "<NUM_LIT>", ">", "I2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BD1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "I2", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	3,429	[ "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]
LLVM	ARM	CPP	stmt_completion	CPU	3,430	[ "->", "RealOpc", "==", "ARM", "::", "VST1d16Twb_fixed", "\|\|", "TableEntry", "->", "RealOpc", "==", "ARM", "::", "VST1d32Twb_fixed", "\|\|", "TableEntry", "->", "RealOpc", "==", "ARM", "::", "VST1d64Twb_fixed", ")", "{" ]	[ "const", "NEONLdStTableEntry", "*", "TableEntry", "=", "LookupNEONLdSt", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "assert", "(", "TableEntry", "&&", "!", "TableEntry", "->", "IsLoad", "&&", "<STR_LIT>", "NEONLdStTable lookup failed", "<STR_LIT>", ")", ";", "NEONRegSpacing", "RegSpc", "=", "(", "NEONRegSpacing", ")", "TableEntry", "->", "RegSpacing", ";", "unsigned", "NumRegs", "=", "TableEntry", "->", "NumRegs", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TableEntry", "->", "RealOpc", ")", ")", ";", "unsigned", "OpIdx", "=", "<NUM_LIT>", ";", "if", "(", "TableEntry", "->", "isUpdating", ")", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "hasWritebackOperand", ")", "{", "const", "MachineOperand", "&", "AM6Offset", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ";", "if", "(", "TableEntry", "->", "RealOpc", "==", "ARM", "::", "VST1d8Qwb_fixed", "\|\|", "TableEntry", "->", "RealOpc", "==", "ARM", "::", "VST1d16Qwb_fixed", "\|\|", "TableEntry", "->", "RealOpc", "==", "ARM", "::", "VST1d32Qwb_fixed", "\|\|", "TableEntry", "->", "RealOpc", "==", "ARM", "::", "VST1d64Qwb_fixed", "\|\|", "TableEntry", "->", "RealOpc", "==", "ARM", "::", "VST1d8Twb_fixed", "\|\|", "TableEntry" ]
LLVM	Mips	CPP	next_suggestion	CPU	3,431	[ "unsigned", "ATReg", "=", "getATReg", "(", "IDLoc", ")", ";" ]	[ "else", "TOut", ".", "emitII", "(", "Mips", "::", "BREAK", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "IDLoc", ",", "STI", ")", ";", "return", "false", ";", "}", "if", "(", "ImmValue", "==", "<NUM_LIT>", ")", "{", "TOut", ".", "emitRRR", "(", "Mips", "::", "OR", ",", "RdReg", ",", "RsReg", ",", "Mips", "::", "ZERO", ",", "IDLoc", ",", "STI", ")", ";", "return", "false", ";", "}", "else", "if", "(", "Signed", "&&", "ImmValue", "==", "-", "<NUM_LIT>", ")", "{", "TOut", ".", "emitRRR", "(", "SubOp", ",", "RdReg", ",", "ZeroReg", ",", "RsReg", ",", "IDLoc", ",", "STI", ")", ";", "return", "false", ";", "}", "else", "{", "if", "(", "loadImmediate", "(", "ImmValue", ",", "ATReg", ",", "Mips", "::", "NoRegister", ",", "isInt", "<", "<NUM_LIT>", ">", "(", "ImmValue", ")", ",", "false", ",", "Inst", ".", "getLoc", "(", ")", ",", "Out", ",", "STI", ")", ")", "return", "true", ";", "TOut", ".", "emitRR", "(", "DivOp", ",", "RsReg", ",", "ATReg", ",", "IDLoc", ",", "STI", ")", ";", "TOut", ".", "emitR", "(", "Mips", "::", "MFLO", ",", "RdReg", ",", "IDLoc", ",", "STI", ")", ";", "return", "false", ";", "}", "return", "true", ";", "}", "if", "(", "RtReg", "==", "Mips", "::", "ZERO", "\|\|", "RtReg", "==", "Mips", "::", "ZERO_64", ")", "{", "if", "(", "UseTraps", ")", "{", "TOut", ".", "emitRRI", "(", "Mips", "::", "TEQ", ",", "ZeroReg", ",", "ZeroReg", ",", "<NUM_LIT>", ",", "IDLoc", ",", "STI", ")", ";", "return", "false", ";", "}", "TOut", ".", "emitII", "(", "Mips", "::", "BREAK", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "IDLoc", ",", "STI", ")", ";", "return", "false", ";", "}", "MCContext", "&", "Context", "=", "TOut", ".", "getStreamer", "(", ")", ".", "getContext", "(", ")", ";", "MCSymbol", "*", "BrTarget", ";", "MCOperand", "LabelOp", ";", "if", "(", "UseTraps", ")", "{", "TOut", ".", "emitRRI", "(", "Mips", "::", "TEQ", ",", "RtReg", ",", "ZeroReg", ",", "<NUM_LIT>", ",", "IDLoc", ",", "STI", ")", ";", "}", "else", "{", "BrTarget", "=", "Context", ".", "createTempSymbol", "(", ")", ";", "LabelOp", "=", "MCOperand", "::", "createExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "BrTarget", ",", "Context", ")", ")", ";", "TOut", ".", "emitRRX", "(", "Mips", "::", "BNE", ",", "RtReg", ",", "ZeroReg", ",", "LabelOp", ",", "IDLoc", ",", "STI", ")", ";", "}", "TOut", ".", "emitRR", "(", "DivOp", ",", "RsReg", ",", "RtReg", ",", "IDLoc", ",", "STI", ")", ";", "if", "(", "!", "UseTraps", ")", "TOut", ".", "emitII", "(", "Mips", "::", "BREAK", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "IDLoc", ",", "STI", ")", ";", "if", "(", "!", "Signed", ")", "{", "if", "(", "!", "UseTraps", ")", "TOut", ".", "getStreamer", "(", ")", ".", "EmitLabel", "(", "BrTarget", ")", ";", "TOut", ".", "emitR", "(", "Mips", "::", "MFLO", ",", "RdReg", ",", "IDLoc", ",", "STI", ")", ";", "return", "false", ";", "}" ]
LLVM	JVM	CPP	stmt_completion	Virtual ISA	3,432	[ ";" ]	[ "static", "bool", "isAllocationCandidate", "(", "const", "JVMInstrInfo", "", "TII", ",", "MachineInstr", "", "MI", ")", "{", "if", "(", "MI", "->", "isReturn", "(", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "skipAllocation", "(", ")", ")", "return", "false", ";", "return", "true" ]
GCC	i386	MD	next_suggestion	CPU	3,433	[ "<STR_LIT>" ]	[ "(", "compare", ":", "CCC", "(", "plus", ":", "SWI", "(", "match_operand", ":", "SWI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SWI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "SWI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	3,434	[ "}" ]	[ "let", "isExtended", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "DecoderNamespace", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
GCC	arm	CPP	stmt_completion	CPU	3,435	[ "a", ")", "{" ]	[ "vreinterpret_u32_bf16", "(", "bfloat16x4_t", "_", "_" ]
LLVM	ARM	TD	next_suggestion	CPU	3,436	[ "}" ]	[ "let", "ParserMethod", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=", "<STR_LIT>", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	3,437	[ ":", "InstrItinClass", ";" ]	[ "def", "tc_2b8da4c2" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	3,438	[ "return", "AMDGPUTargetLowering", "::", "PerformDAGCombine", "(", "N", ",", "DCI", ")", ";" ]	[ "if", "(", "A", "==", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "{", "const", "SDValue", "NegTwo", "=", "DAG", ".", "getConstantFP", "(", "-", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "f32", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "FMAD", ",", "DL", ",", "VT", ",", "NegTwo", ",", "A", ",", "LHS", ")", ";", "}", "}", "return", "SDValue", "(", ")", ";", "}", "break", ";", "}", "case", "ISD", "::", "LOAD", ":", "case", "ISD", "::", "STORE", ":", "case", "ISD", "::", "ATOMIC_LOAD", ":", "case", "ISD", "::", "ATOMIC_STORE", ":", "case", "ISD", "::", "ATOMIC_CMP_SWAP", ":", "case", "ISD", "::", "ATOMIC_CMP_SWAP_WITH_SUCCESS", ":", "case", "ISD", "::", "ATOMIC_SWAP", ":", "case", "ISD", "::", "ATOMIC_LOAD_ADD", ":", "case", "ISD", "::", "ATOMIC_LOAD_SUB", ":", "case", "ISD", "::", "ATOMIC_LOAD_AND", ":", "case", "ISD", "::", "ATOMIC_LOAD_OR", ":", "case", "ISD", "::", "ATOMIC_LOAD_XOR", ":", "case", "ISD", "::", "ATOMIC_LOAD_NAND", ":", "case", "ISD", "::", "ATOMIC_LOAD_MIN", ":", "case", "ISD", "::", "ATOMIC_LOAD_MAX", ":", "case", "ISD", "::", "ATOMIC_LOAD_UMIN", ":", "case", "ISD", "::", "ATOMIC_LOAD_UMAX", ":", "{", "if", "(", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "break", ";", "MemSDNode", "*", "MemNode", "=", "cast", "<", "MemSDNode", ">", "(", "N", ")", ";", "SDValue", "Ptr", "=", "MemNode", "->", "getBasePtr", "(", ")", ";", "unsigned", "AS", "=", "MemNode", "->", "getAddressSpace", "(", ")", ";", "if", "(", "Ptr", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SHL", "&&", "AS", "!=", "AMDGPUAS", "::", "PRIVATE_ADDRESS", ")", "{", "SDValue", "NewPtr", "=", "performSHLPtrCombine", "(", "Ptr", ".", "getNode", "(", ")", ",", "AS", ",", "DCI", ")", ";", "if", "(", "NewPtr", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "NewOps", "(", "MemNode", "->", "op_begin", "(", ")", ",", "MemNode", "->", "op_end", "(", ")", ")", ";", "NewOps", "[", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "STORE", "?", "<NUM_LIT>", ":", "<NUM_LIT>", "]", "=", "NewPtr", ";", "return", "SDValue", "(", "DAG", ".", "UpdateNodeOperands", "(", "MemNode", ",", "NewOps", ")", ",", "<NUM_LIT>", ")", ";", "}", "}", "break", ";", "}", "case", "ISD", "::", "AND", ":", "return", "performAndCombine", "(", "N", ",", "DCI", ")", ";", "case", "ISD", "::", "OR", ":", "return", "performOrCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "performClassCombine", "(", "N", ",", "DCI", ")", ";", "}" ]
GCC	rs6000	MD	stmt_completion	CPU	3,439	[ "<STR_LIT>", ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]
GCC	aarch64	MD	next_suggestion	CPU	3,440	[ "<STR_LIT>" ]	[ "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SVE_2", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_ST1_SCATTER", ")", ")", "]" ]
LLVM	AArch64	CPP	next_suggestion	CPU	3,441	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]	[ "static", "unsigned", "getMatchingWideOpcode", "(", "unsigned", "Opc", ")", "{", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Opcode has no wide equivalent!", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]
GCC	s390	MD	stmt_completion	MPU	3,442	[ "const_int", "<NUM_LIT>", ")", "]" ]	[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(", "cond", "[", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(" ]
LLVM	AArch64	TD	next_suggestion	CPU	3,443	[ "}" ]	[ "def", "SIMDImmType10Operand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "}", "class", "UImmScaledMemoryIndexed", "<", "int", "Width", ",", "int", "Scale", ">", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", "#", "Width", "#", "<STR_LIT>", "#", "Scale", ";", "let", "DiagnosticType", "=", "<STR_LIT>", "#", "Scale", "#", "<STR_LIT>", "#", "Width", ";", "let", "RenderMethod", "=", "<STR_LIT>", "#", "Scale", "#", "<STR_LIT>", ";", "let", "PredicateMethod", "=", "<STR_LIT>", "#", "Width", "#", "<STR_LIT>", "#", "Scale", "#", "<STR_LIT>", ";" ]
LLVM	ARM64	TD	stmt_completion	CPU	3,444	[ "=", "<STR_LIT>", ";" ]	[ "def", "logical_vec_shift", ":", "Operand", "<", "i32", ">", "{", "let", "PrintMethod" ]
LLVM	Mips	CPP	next_suggestion	CPU	3,445	[ "}" ]	[ "void", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "Register", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "", "RC", ",", "const", "TargetRegisterInfo", "", "TRI", ",", "Register", "VReg", ")", "const", "override", "{", "storeRegToStack", "(", "MBB", ",", "MBBI", ",", "SrcReg", ",", "isKill", ",", "FrameIndex", ",", "RC", ",", "TRI", ",", "<NUM_LIT>", ")", ";" ]
GCC	rs6000	MD	stmt_completion	CPU	3,446	[ "UNSPEC_SLDB", "UNSPEC_SRDB", "]", ")" ]	[ "(", "define_int_iterator", "VSHIFT_DBL_LR", "[" ]
LLVM	X86	CPP	next_suggestion	CPU	3,447	[ "if", "(", "hasHipeCC", ")", "return", "&", "X86", "::", "GR32RegClass", ";" ]	[ "return", "&", "X86", "::", "GR32RegClass", ";", "case", "<NUM_LIT>", ":", "if", "(", "Subtarget", ".", "isTarget64BitLP64", "(", ")", ")", "return", "&", "X86", "::", "GR64_NOSPRegClass", ";", "return", "&", "X86", "::", "GR32_NOSPRegClass", ";", "case", "<NUM_LIT>", ":", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "if", "(", "IsWin64", "\|\|", "(", "F", "&&", "F", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "X86_64_Win64", ")", ")", "return", "&", "X86", "::", "GR64_TCW64RegClass", ";", "else", "if", "(", "Is64Bit", ")", "return", "&", "X86", "::", "GR64_TCRegClass", ";", "bool", "hasHipeCC", "=", "(", "F", "?", "F", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "HiPE", ":", "false", ")", ";" ]
LLVM	AArch64	CPP	code_generation	CPU	3,448	[ "int", "AArch64TTIImpl", "::", "getIntImmCost", "(", "Intrinsic", "::", "ID", "IID", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "", "Ty", ")", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "unsigned", "BitSize", "=", "Ty", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "BitSize", "==", "<NUM_LIT>", ")", "return", "TTI", "::", "TCC_Free", ";", "if", "(", "IID", ">=", "Intrinsic", "::", "aarch64_addg", "&&", "IID", "<=", "Intrinsic", "::", "aarch64_udiv", ")", "return", "AArch64TTIImpl", "::", "getIntImmCost", "(", "Imm", ",", "Ty", ")", ";", "switch", "(", "IID", ")", "{", "default", ":", "return", "TTI", "::", "TCC_Free", ";", "case", "Intrinsic", "::", "sadd_with_overflow", ":", "case", "Intrinsic", "::", "uadd_with_overflow", ":", "case", "Intrinsic", "::", "ssub_with_overflow", ":", "case", "Intrinsic", "::", "usub_with_overflow", ":", "case", "Intrinsic", "::", "smul_with_overflow", ":", "case", "Intrinsic", "::", "umul_with_overflow", ":", "if", "(", "Idx", "==", "<NUM_LIT>", ")", "{", "int", "NumConstants", "=", "(", "BitSize", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "int", "Cost", "=", "AArch64TTIImpl", "::", "getIntImmCost", "(", "Imm", ",", "Ty", ")", ";", "return", "(", "Cost", "<=", "NumConstants", "", "TTI", "::", "TCC_Basic", ")", "?", "static_cast", "<", "int", ">", "(", "TTI", "::", "TCC_Free", ")", ":", "Cost", ";", "}", "break", ";", "case", "Intrinsic", "::", "experimental_stackmap", ":", "if", "(", "(", "Idx", "<", "<NUM_LIT>", ")", "\|\|", "(", "Imm", ".", "getBitWidth", "(", ")", "<=", "<NUM_LIT>", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ".", "getSExtValue", "(", ")", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "break", ";", "case", "Intrinsic", "::", "experimental_patchpoint_void", ":", "case", "Intrinsic", "::", "experimental_patchpoint_i64", ":", "if", "(", "(", "Idx", "<", "<NUM_LIT>", ")", "\|\|", "(", "Imm", ".", "getBitWidth", "(", ")", "<=", "<NUM_LIT>", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ".", "getSExtValue", "(", ")", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "break", ";", "}", "return", "AArch64TTIImpl", "::", "getIntImmCost", "(", "Imm", ",", "Ty", ")", ";", "}" ]	[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]
LLVM	AArch64	CPP	program_repair	CPU	3,449	[ "<FIXS>", "const", "Register", "*", "ReplacedAddend", "=", "nullptr", ")", "{", "<FIXE>", "<FIXS>", "Register", "ResultReg", "=", "Root", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "SrcReg0", "=", "MUL", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<FIXE>", "<FIXS>", "Register", "SrcReg1", "=", "MUL", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<FIXE>" ]	[ "SmallVectorImpl", "MachineInstr", "", ">", "&", "InsInstrs", ",", "unsigned", "IdxMulOpd", ",", "unsigned", "MaddOpc", ",", "const", "TargetRegisterClass", "", "RC", ",", "FMAInstKind", "kind", "=", "FMAInstKind", "::", "Default", ",", "<BUGS>", "const", "unsigned", "", "ReplacedAddend", "=", "nullptr", ")", "{", "<BUGE>", "assert", "(", "IdxMulOpd", "==", "<NUM_LIT>", "\|\|", "IdxMulOpd", "==", "<NUM_LIT>", ")", ";", "unsigned", "IdxOtherOpd", "=", "IdxMulOpd", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "MachineInstr", "", "MUL", "=", "MRI", ".", "getUniqueVRegDef", "(", "Root", ".", "getOperand", "(", "IdxMulOpd", ")", ".", "getReg", "(", ")", ")", ";", "<BUGS>", "unsigned", "ResultReg", "=", "Root", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg0", "=", "MUL", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<BUGE>", "bool", "Src0IsKill", "=", "MUL", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "<BUGS>", "unsigned", "SrcReg1", "=", "MUL", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<BUGE>", "bool", "Src1IsKill", "=", "MUL", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "unsigned", "SrcReg2", ";" ]
GCC	i386	MD	next_suggestion	CPU	3,450	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "<", "sselongvecmode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "any_fix", ":", "<", "sselongvecmode", ">", "(", "match_operand", ":", "VF1_128_256VL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	3,451	[ ";" ]	[ "if", "(", "CmpOpc", "==", "Hexagon", "::", "A4_cmpbeqi", ")", "return", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ";", "if", "(", "CmpOpc", "==", "Hexagon", "::", "A4_cmpbgti", ")", "return", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ";", "return", "true" ]
LLVM	AMDGPU	CPP	code_generation	GPU	3,452	[ "void", "WaitcntBrackets", "::", "print", "(", "raw_ostream", "&", "OS", ")", "{", "OS", "<<", "'", "\\n", "'", ";", "for", "(", "auto", "T", ":", "inst_counter_types", "(", ")", ")", "{", "unsigned", "LB", "=", "getScoreLB", "(", "T", ")", ";", "unsigned", "UB", "=", "getScoreUB", "(", "T", ")", ";", "switch", "(", "T", ")", "{", "case", "VM_CNT", ":", "OS", "<<", "<STR_LIT>", " VM_CNT(", "<STR_LIT>", "<<", "UB", "-", "LB", "<<", "<STR_LIT>", "): ", "<STR_LIT>", ";", "break", ";", "case", "LGKM_CNT", ":", "OS", "<<", "<STR_LIT>", " LGKM_CNT(", "<STR_LIT>", "<<", "UB", "-", "LB", "<<", "<STR_LIT>", "): ", "<STR_LIT>", ";", "break", ";", "case", "EXP_CNT", ":", "OS", "<<", "<STR_LIT>", " EXP_CNT(", "<STR_LIT>", "<<", "UB", "-", "LB", "<<", "<STR_LIT>", "): ", "<STR_LIT>", ";", "break", ";", "case", "VS_CNT", ":", "OS", "<<", "<STR_LIT>", " VS_CNT(", "<STR_LIT>", "<<", "UB", "-", "LB", "<<", "<STR_LIT>", "): ", "<STR_LIT>", ";", "break", ";", "default", ":", "OS", "<<", "<STR_LIT>", " UNKNOWN(", "<STR_LIT>", "<<", "UB", "-", "LB", "<<", "<STR_LIT>", "): ", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "LB", "<", "UB", ")", "{", "for", "(", "int", "J", "=", "<NUM_LIT>", ";", "J", "<=", "VgprUB", ";", "J", "++", ")", "{", "unsigned", "RegScore", "=", "getRegScore", "(", "J", ",", "T", ")", ";", "if", "(", "RegScore", "<=", "LB", ")", "continue", ";", "unsigned", "RelScore", "=", "RegScore", "-", "LB", "-", "<NUM_LIT>", ";", "if", "(", "J", "<", "SQ_MAX_PGM_VGPRS", "+", "EXTRA_VGPR_LDS", ")", "{", "OS", "<<", "RelScore", "<<", "<STR_LIT>", ":v", "<STR_LIT>", "<<", "J", "<<", "<STR_LIT>", "<STR_LIT>", ";", "}", "else", "{", "OS", "<<", "RelScore", "<<", "<STR_LIT>", ":ds ", "<STR_LIT>", ";", "}", "}", "if", "(", "T", "==", "LGKM_CNT", ")", "{", "for", "(", "int", "J", "=", "<NUM_LIT>", ";", "J", "<=", "SgprUB", ";", "J", "++", ")", "{", "unsigned", "RegScore", "=", "getRegScore", "(", "J", "+", "NUM_ALL_VGPRS", ",", "LGKM_CNT", ")", ";", "if", "(", "RegScore", "<=", "LB", ")", "continue", ";", "unsigned", "RelScore", "=", "RegScore", "-", "LB", "-", "<NUM_LIT>", ";", "OS", "<<", "RelScore", "<<", "<STR_LIT>", ":s", "<STR_LIT>", "<<", "J", "<<", "<STR_LIT>", "<STR_LIT>", ";", "}", "}", "}", "OS", "<<", "'", "\\n", "'", ";", "}", "OS", "<<", "'", "\\n", "'", ";", "}" ]	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]
LLVM	ARM64	CPP	code_generation	CPU	3,453	[ "const", "MCPhysReg", "", "ARM64RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "assert", "(", "MF", "&&", "<STR_LIT>", "Invalid MachineFunction pointer.", "<STR_LIT>", ")", ";", "if", "(", "MF", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "AnyReg", ")", "return", "CSR_ARM64_AllRegs_SaveList", ";", "else", "return", "CSR_ARM64_AAPCS_SaveList", ";", "}" ]	[ "Code", "Generation", "virtual", "methods", "..." ]
LLVM	Hexagon	TD	next_suggestion	DSP	3,454	[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	PowerPC	TD	next_suggestion	CPU	3,455	[ "def", "i32immNonAllOneNonZero", ":", "ImmLeaf", "<", "i32", ",", "[", "{", "return", "Imm", "&", "&", "(", "Imm", "!", "=", "-", "<NUM_LIT>", ")", ";", "}", "]", ">", ";" ]	[ "}", "]", ">", ";", "def", "getFPAs64BitIntHi", ":", "SDNodeXForm", "<", "fpimm", ",", "[", "{", "APFloat", "APFloatOfN", "=", "N", "-", ">", "getValueAPF", "(", ")", ";", "bool", "Unused", ";", "APFloatOfN", ".", "convert", "(", "APFloat", ":", ":", "IEEEdouble", "(", ")", ",", "APFloat", ":", ":", "rmNearestTiesToEven", ",", "&", "Unused", ")", ";", "uint32_t", "Hi", "=", "(", "uint32_t", ")", "(", "(", "APFloatOfN", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ")", ">", ">", "<NUM_LIT>", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "Hi", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "getFPAs64BitIntLo", ":", "SDNodeXForm", "<", "fpimm", ",", "[", "{", "APFloat", "APFloatOfN", "=", "N", "-", ">", "getValueAPF", "(", ")", ";", "bool", "Unused", ";", "APFloatOfN", ".", "convert", "(", "APFloat", ":", ":", "IEEEdouble", "(", ")", ",", "APFloat", ":", ":", "rmNearestTiesToEven", ",", "&", "Unused", ")", ";", "uint32_t", "Lo", "=", "(", "uint32_t", ")", "(", "APFloatOfN", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "Lo", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "imm34", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "return", "isInt", "<", "<NUM_LIT>", ">", "(", "N", "-", ">", "getSExtValue", "(", ")", ")", ";", "}", "]", ">", ";", "def", "getImmAs64BitInt", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "getI64Imm", "(", "N", "-", ">", "getSExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "SHL32", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "getI32Imm", "(", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "SRL32", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "N", "-", ">", "getZExtValue", "(", ")", "?", "getI32Imm", "(", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ")", ":", "getI32Imm", "(", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "LO16", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "getI32Imm", "(", "(", "unsigned", "short", ")", "N", "-", ">", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "HI16", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "getI32Imm", "(", "(", "unsigned", ")", "N", "-", ">", "getZExtValue", "(", ")", ">", ">", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "HA16", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "long", "Val", "=", "N", "-", ">", "getZExtValue", "(", ")", ";", "return", "getI32Imm", "(", "(", "Val", "-", "(", "signed", "short", ")", "Val", ")", ">", ">", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "MB", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "unsigned", "mb", "=", "<NUM_LIT>", ",", "me", ";", "(", "void", ")", "isRunOfOnes", "(", "(", "unsigned", ")", "N", "-", ">", "getZExtValue", "(", ")", ",", "mb", ",", "me", ")", ";", "return", "getI32Imm", "(", "mb", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "ME", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "unsigned", "mb", ",", "me", "=", "<NUM_LIT>", ";", "(", "void", ")", "isRunOfOnes", "(", "(", "unsigned", ")", "N", "-", ">", "getZExtValue", "(", ")", ",", "mb", ",", "me", ")", ";", "return", "getI32Imm", "(", "me", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "maskimm32", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "unsigned", "mb", ",", "me", ";", "if", "(", "N", "-", ">", "getValueType", "(", "<NUM_LIT>", ")", "=", "=", "MVT", ":", ":", "i32", ")", "return", "isRunOfOnes", "(", "(", "unsigned", ")", "N", "-", ">", "getZExtValue", "(", ")", ",", "mb", ",", "me", ")", ";", "else", "return", "false", ";", "}", "]", ">", ";", "def", "imm32SExt16", ":", "Operand", "<", "i32", ">", ",", "ImmLeaf", "<", "i32", ",", "[", "{", "return", "(", "int32_t", ")", "Imm", "=", "=", "(", "short", ")", "Imm", ";", "}", "]", ">", ";", "def", "imm64SExt16", ":", "Operand", "<", "i64", ">", ",", "ImmLeaf", "<", "i64", ",", "[", "{", "return", "(", "int64_t", ")", "Imm", "=", "=", "(", "short", ")", "Imm", ";", "}", "]", ">", ";", "def", "immZExt16", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "return", "(", "uint64_t", ")", "N", "-", ">", "getZExtValue", "(", ")", "=", "=", "(", "unsigned", "short", ")", "N", "-", ">", "getZExtValue", "(", ")", ";", "}", "]", ",", "LO16", ">", ";", "def", "immNonAllOneAnyExt8", ":", "ImmLeaf", "<", "i32", ",", "[", "{", "return", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", "&", "&", "(", "Imm", "!", "=", "-", "<NUM_LIT>", ")", ")", "\|", "\|", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", "&", "&", "(", "Imm", "!", "=", "<NUM_LIT>", ")", ")", ";", "}", "]", ">", ";" ]
LLVM	JVM	CPP	stmt_completion	Virtual ISA	3,456	[ ";" ]	[ "LocalsLimit", "=", "limit" ]
GCC	aarch64	MD	next_suggestion	CPU	3,457	[ "<STR_LIT>" ]	[ "(", "ashift", ":", "VDQ_I", "(", "match_operand", ":", "VDQ_I", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VDQ_I", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
LLVM	Hexagon	TD	stmt_completion	DSP	3,458	[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "C2_all8", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "PredRegs", ":", "$", "Ps4", ")", ",", "<STR_LIT>", ",", "tc_de554571", ",", "TypeCR", ">", ",", "Enc_65d691", "{", "let", "Inst", "{", "<NUM_LIT>", "-" ]
LLVM	VE	TD	next_suggestion	CPU	3,459	[ "}" ]	[ "def", "UImm2AsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";" ]
LLVM	Mips	CPP	stmt_completion	CPU	3,460	[ ")", "return", "false", ";" ]	[ "const", "MipsTargetLowering", "&", "TLI", "=", "", "getTLI", "<", "MipsTargetLowering", ">", "(", ")", ";", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "RetInfos", ";", "ArgInfo", "ArgRetInfo", "(", "VRegs", ",", "", "Val", ",", "<NUM_LIT>", ")", ";", "setArgFlags", "(", "ArgRetInfo", ",", "AttributeList", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "ArgRetInfo", ",", "RetInfos", ",", "DL", ",", "F", ".", "getCallingConv", "(", ")", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "SmallVector", "<", "ISD", "::", "OutputArg", ",", "<NUM_LIT>", ">", "Outs", ";", "MipsCCState", "CCInfo", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ",", "MF", ",", "ArgLocs", ",", "F", ".", "getContext", "(", ")", ")", ";", "MipsOutgoingValueHandler", "RetHandler", "(", "MIRBuilder", ",", "MF", ".", "getRegInfo", "(", ")", ",", "Ret", ")", ";", "std", "::", "string", "FuncName", "=", "F", ".", "getName", "(", ")", ".", "str", "(", ")", ";", "MipsOutgoingValueAssigner", "Assigner", "(", "TLI", ".", "CCAssignFnForReturn", "(", ")", ",", "FuncName", ".", "c_str", "(", ")", ",", "true", ")", ";", "if", "(", "!", "determineAssignments", "(", "Assigner", ",", "RetInfos", ",", "CCInfo", ")", ")", "return", "false", ";", "if", "(", "!", "handleAssignments", "(", "RetHandler", ",", "RetInfos", ",", "CCInfo", ",", "ArgLocs", ",", "MIRBuilder", ")" ]
LLVM	ARM	TD	stmt_completion	CPU	3,461	[ "=", "<STR_LIT>", ";" ]	[ "def", "fadd_mlx", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "lhs", ",", "node", ":", "$", "rhs", ")", ",", "(", "fadd", "node", ":", "$", "lhs", ",", "node", ":", "$", "rhs", ")", ",", "[", "{", "return", "hasNoVMLxHazardUse", "(", "N", ")", ";", "}", "]", ">", ";", "def", "fsub_mlx", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "lhs", ",", "node", ":", "$", "rhs", ")", ",", "(", "fsub", "node", ":", "$", "lhs", ",", "node", ":", "$", "rhs", ")", ",", "[", "{", "return", "hasNoVMLxHazardUse", "(", "N", ")", ";", "}", "]", ">", ";", "class", "ImmAsmOperand", ":", "AsmOperandClass", "{", "let", "RenderMethod", "=", "<STR_LIT>", ";", "}", "class", "MemOperand", ":", "Operand", "<", "i32", ">", "{", "let", "OperandType", "=", "<STR_LIT>", ";", "}", "def", "brtarget", ":", "Operand", "<", "OtherVT", ">", "{", "let", "EncoderMethod" ]
LLVM	PowerPC	TD	next_suggestion	CPU	3,462	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "R", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "xo", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "RC", ";" ]
LLVM	AArch64	CPP	next_suggestion	CPU	3,463	[ "if", "(", "!", "Functions", ".", "empty", "(", ")", ")", "Changed", "\|=", "optimizeFunctions", "(", "Functions", ")", ";" ]	[ "switch", "(", "F", ".", "getIntrinsicID", "(", ")", ")", "{", "case", "Intrinsic", "::", "aarch64_sve_ptrue", ":", "for", "(", "User", "*", "U", ":", "F", ".", "users", "(", ")", ")", "Functions", ".", "insert", "(", "cast", "<", "Instruction", ">", "(", "U", ")", "->", "getFunction", "(", ")", ")", ";", "break", ";", "default", ":", "break", ";", "}", "}" ]
LLVM	ARM	CPP	stmt_completion	CPU	3,464	[ "swap", "(", "Op0", ",", "Op1", ")", ";" ]	[ "case", "ISD", "::", "SETULT", ":", "Invert", "=", "true", ";", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "ISD", "::", "SETUEQ", ":", "Invert", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "ISD", "::", "SETONE", ":", "{", "SDValue", "TmpOp0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "CmpVT", ",", "Op1", ",", "Op0", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ";", "SDValue", "TmpOp1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "CmpVT", ",", "Op0", ",", "Op1", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "dl", ",", "CmpVT", ",", "TmpOp0", ",", "TmpOp1", ")", ";", "if", "(", "Invert", ")", "Result", "=", "DAG", ".", "getNOT", "(", "dl", ",", "Result", ",", "VT", ")", ";", "return", "Result", ";", "}", "case", "ISD", "::", "SETUO", ":", "Invert", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "ISD", "::", "SETO", ":", "{", "SDValue", "TmpOp0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "CmpVT", ",", "Op1", ",", "Op0", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ";", "SDValue", "TmpOp1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "CmpVT", ",", "Op0", ",", "Op1", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "dl", ",", "CmpVT", ",", "TmpOp0", ",", "TmpOp1", ")", ";", "if", "(", "Invert", ")", "Result", "=", "DAG", ".", "getNOT", "(", "dl", ",", "Result", ",", "VT", ")", ";", "return", "Result", ";", "}", "}", "}", "else", "{", "switch", "(", "SetCCOpcode", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Illegal integer comparison", "<STR_LIT>", ")", ";", "case", "ISD", "::", "SETNE", ":", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "{", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "else", "{", "Invert", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "}", "case", "ISD", "::", "SETEQ", ":", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "ISD", "::", "SETLT", ":", "Swap", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "ISD", "::", "SETGT", ":", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "ISD", "::", "SETLE", ":", "Swap", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "ISD", "::", "SETGE", ":", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "ISD", "::", "SETULT", ":", "Swap", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "ISD", "::", "SETUGT", ":", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "ISD", "::", "SETULE", ":", "Swap", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "ISD", "::", "SETUGE", ":", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "ST", "->", "hasNEON", "(", ")", "&&", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "SDValue", "AndOp", ";", "if", "(", "ISD", "::", "isBuildVectorAllZeros", "(", "Op1", ".", "getNode", "(", ")", ")", ")", "AndOp", "=", "Op0", ";", "else", "if", "(", "ISD", "::", "isBuildVectorAllZeros", "(", "Op0", ".", "getNode", "(", ")", ")", ")", "AndOp", "=", "Op1", ";", "if", "(", "AndOp", ".", "getNode", "(", ")", "&&", "AndOp", ".", "getOpcode", "(", ")", "==", "ISD", "::", "BITCAST", ")", "AndOp", "=", "AndOp", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "AndOp", ".", "getNode", "(", ")", "&&", "AndOp", ".", "getOpcode", "(", ")", "==", "ISD", "::", "AND", ")", "{", "Op0", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "CmpVT", ",", "AndOp", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Op1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "CmpVT", ",", "AndOp", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "CmpVT", ",", "Op0", ",", "Op1", ")", ";", "if", "(", "!", "Invert", ")", "Result", "=", "DAG", ".", "getNOT", "(", "dl", ",", "Result", ",", "VT", ")", ";", "return", "Result", ";", "}", "}", "}", "if", "(", "Swap", ")", "std", "::" ]
GCC	arm	MD	stmt_completion	CPU	3,465	[ "<STR_LIT>", ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]
GCC	rs6000	CPP	stmt_completion	CPU	3,466	[ "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m128", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_rcp_ss", "(", "_", "_", "m128", "_", "_", "A", ")", "{", "_", "_", "m128", "_", "_", "a", ",", "_", "_", "c", ";", "static", "const", "_", "_", "vector", "unsigned", "int", "_", "_", "mask", "=" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	3,467	[ ";" ]	[ "int", "WaitStates", "=", "std", "::", "max", "(", "<NUM_LIT>", ",", "checkAnyInstHazards", "(", "MI", ")", ")", ";", "if", "(", "SIInstrInfo", "::", "isSMRD", "(", "", "MI", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkSMRDHazards", "(", "MI", ")", ")", ";", "if", "(", "SIInstrInfo", "::", "isVALU", "(", "", "MI", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkVALUHazards", "(", "MI", ")", ")", ";", "if", "(", "SIInstrInfo", "::", "isVMEM", "(", "", "MI", ")", "\|\|", "SIInstrInfo", "::", "isFLAT", "(", "", "MI", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkVMEMHazards", "(", "MI", ")", ")", ";", "if", "(", "SIInstrInfo", "::", "isDPP", "(", "", "MI", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkDPPHazards", "(", "MI", ")", ")", ";", "if", "(", "isDivFMas", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkDivFMasHazards", "(", "MI", ")", ")", ";", "if", "(", "isRWLane", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkRWLaneHazards", "(", "MI", ")", ")", ";", "if", "(", "isSGetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkGetRegHazards", "(", "MI", ")", ")", ";", "if", "(", "isSSetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkSetRegHazards", "(", "MI", ")", ")", ";", "if", "(", "isRFE", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkRFEHazards", "(", "MI", ")", ")", ";", "if", "(", "ST", ".", "hasReadM0MovRelInterpHazard", "(", ")", "&&", "(", "TII", ".", "isVINTRP", "(", "", "MI", ")", "\|\|", "isSMovRel", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkReadM0Hazards", "(", "MI", ")", ")", ";", "if", "(", "ST", ".", "hasReadM0SendMsgHazard", "(", ")", "&&", "isSendMsgTraceDataOrGDS", "(", "*", "MI", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkReadM0Hazards", "(", "MI", ")", ")", ";", "return", "WaitStates" ]
LLVM	ARM	CPP	next_suggestion	CPU	3,468	[ "StaticDtorsSection", "=", "<STR_LIT>", ".mod_term_func", "<STR_LIT>", ";" ]	[ "LessPrivateGlobalPrefix", "=", "<STR_LIT>", "l", "<STR_LIT>", ";", "StringConstantPrefix", "=", "<STR_LIT>", "\\1LC", "<STR_LIT>", ";", "BSSSection", "=", "<NUM_LIT>", ";", "ZeroDirective", "=", "<STR_LIT>", "\\t.space\\t", "<STR_LIT>", ";", "ZeroFillDirective", "=", "<STR_LIT>", "\\t.zerofill\\t", "<STR_LIT>", ";", "SetDirective", "=", "<STR_LIT>", "\\t.set\\t", "<STR_LIT>", ";", "WeakRefDirective", "=", "<STR_LIT>", "\\t.weak_reference\\t", "<STR_LIT>", ";", "WeakDefDirective", "=", "<STR_LIT>", "\\t.weak_definition ", "<STR_LIT>", ";", "HiddenDirective", "=", "<STR_LIT>", "\\t.private_extern\\t", "<STR_LIT>", ";", "ProtectedDirective", "=", "NULL", ";", "JumpTableDataSection", "=", "<STR_LIT>", ".const", "<STR_LIT>", ";", "CStringSection", "=", "<STR_LIT>", "\\t.cstring", "<STR_LIT>", ";", "HasDotTypeDotSizeDirective", "=", "false", ";", "HasSingleParameterDotFile", "=", "false", ";", "NeedsIndirectEncoding", "=", "true", ";", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "Static", ")", "{", "StaticCtorsSection", "=", "<STR_LIT>", ".constructor", "<STR_LIT>", ";", "StaticDtorsSection", "=", "<STR_LIT>", ".destructor", "<STR_LIT>", ";", "}", "else", "{", "StaticCtorsSection", "=", "<STR_LIT>", ".mod_init_func", "<STR_LIT>", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	3,469	[ "Binary", "\|=", "(", "RegD", "&", "<NUM_LIT>", ")", "<<", "<STR_LIT>", "::", "<STR_LIT>", ";" ]	[ "static", "unsigned", "encodeNEONRd", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpIdx", ")", "{", "unsigned", "RegD", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getReg", "(", ")", ";", "unsigned", "Binary", "=", "<NUM_LIT>", ";", "RegD", "=", "getARMRegisterNumbering", "(", "RegD", ")", ";" ]
LLVM	ARM	TD	program_repair	CPU	3,470	[ "<FIXS>", "def", "tMOVgpr2tgpr", ":", "Thumb1pI", "(", "outs", "tGPR", ":", "$", "Rd", ")", ",", "(", "ins", "GPR", ":", "$", "Rm", ")", ",", "AddrModeNone", ",", "Size2Bytes", ",", "IIC_iMOVr", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "<FIXE>" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";", "}", "<BUGS>", "def", "tMOVgpr2tgpr", ":", "T1I", "(", "outs", "tGPR", ":", "$", "Rd", ")", ",", "(", "ins", "GPR", ":", "$", "Rm", ")", ",", "IIC_iMOVr", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "<BUGE>", "T1Special", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "?", "}", ">", "{", "bits", "<NUM_LIT>", ">", "Rd", ";" ]
GCC	h8300	CPP	code_generation	MPU	3,471	[ "unsigned", "int", "compute_logical_op_length", "(", "machine_mode", "mode", ",", "rtx_code", "code", ",", "rtx", "", "operands", ",", "rtx_insn", "", "insn", ")", "{", "const", "unsigned", "HOST_WIDE_INT", "intval", "=", "(", "unsigned", "HOST_WIDE_INT", ")", "(", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "CONST_INT", ")", "&&", "register_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "VOIDmode", ")", "?", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ":", "<NUM_LIT>", ")", ";", "const", "unsigned", "HOST_WIDE_INT", "det", "=", "(", "code", "!=", "AND", ")", "?", "intval", ":", "~", "intval", ";", "const", "unsigned", "HOST_WIDE_INT", "b0", "=", "(", "det", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "const", "unsigned", "HOST_WIDE_INT", "b1", "=", "(", "det", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "const", "unsigned", "HOST_WIDE_INT", "w0", "=", "(", "det", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "const", "unsigned", "HOST_WIDE_INT", "w1", "=", "(", "det", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "int", "lower_half_easy_p", "=", "<NUM_LIT>", ";", "int", "upper_half_easy_p", "=", "<NUM_LIT>", ";", "unsigned", "int", "length", "=", "<NUM_LIT>", ";", "bool", "cc_meaningful", "=", "false", ";", "if", "(", "insn", ")", "{", "rtx", "pattern", "=", "PATTERN", "(", "insn", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "pattern", ")", "==", "PARALLEL", ")", ";", "rtx", "second_op", "=", "XVECEXP", "(", "pattern", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "cc_meaningful", "=", "(", "GET_CODE", "(", "second_op", ")", "!=", "CLOBBER", ")", ";", "}", "switch", "(", "mode", ")", "{", "case", "E_QImode", ":", "return", "<NUM_LIT>", ";", "case", "E_HImode", ":", "if", "(", "cc_meaningful", "\|\|", "(", "b0", "!=", "<NUM_LIT>", "&&", "b1", "!=", "<NUM_LIT>", ")", ")", "{", "length", "=", "h8300_length_from_table", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "&", "logicw_length_table", ")", ";", "}", "else", "{", "if", "(", "b0", "!=", "<NUM_LIT>", ")", "length", "+=", "<NUM_LIT>", ";", "if", "(", "b1", "!=", "<NUM_LIT>", ")", "length", "+=", "<NUM_LIT>", ";", "}", "break", ";", "case", "E_SImode", ":", "lower_half_easy_p", "=", "(", "b0", "==", "<NUM_LIT>", "\|\|", "b1", "==", "<NUM_LIT>", "\|\|", "(", "code", "!=", "IOR", "&&", "w0", "==", "<NUM_LIT>", ")", ")", ";", "upper_half_easy_p", "=", "(", "(", "code", "!=", "IOR", "&&", "w1", "==", "<NUM_LIT>", ")", "\|\|", "(", "code", "==", "AND", "&&", "w1", "==", "<NUM_LIT>", ")", ")", ";", "if", "(", "cc_meaningful", "\|\|", "(", "w0", "!=", "<NUM_LIT>", "&&", "w1", "!=", "<NUM_LIT>", "&&", "!", "(", "lower_half_easy_p", "&&", "upper_half_easy_p", ")", "&&", "!", "(", "code", "==", "IOR", "&&", "w1", "==", "<NUM_LIT>", "&&", "(", "w0", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", "&&", "lower_half_easy_p", ")", ")", ")", "{", "length", "=", "h8300_length_from_table", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "&", "logicl_length_table", ")", ";", "}", "else", "{", "if", "(", "w0", "==", "<NUM_LIT>", "&&", "(", "code", "!=", "IOR", ")", ")", "{", "length", "+=", "<NUM_LIT>", ";", "}", "else", "if", "(", "(", "b0", "!=", "<NUM_LIT>", ")", "&&", "(", "b1", "!=", "<NUM_LIT>", ")", ")", "{", "length", "+=", "<NUM_LIT>", ";", "}", "else", "{", "if", "(", "b0", "!=", "<NUM_LIT>", ")", "length", "+=", "<NUM_LIT>", ";", "if", "(", "b1", "!=", "<NUM_LIT>", ")", "length", "+=", "<NUM_LIT>", ";", "}", "if", "(", "w1", "==", "<NUM_LIT>", "&&", "(", "code", "!=", "IOR", ")", ")", "{", "length", "+=", "<NUM_LIT>", ";", "}", "else", "if", "(", "code", "==", "IOR", "&&", "w1", "==", "<NUM_LIT>", "&&", "(", "w0", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "{", "length", "+=", "<NUM_LIT>", ";", "}", "else", "if", "(", "code", "==", "AND", "&&", "w1", "==", "<NUM_LIT>", ")", "{", "length", "+=", "<NUM_LIT>", ";", "}", "else", "{", "if", "(", "w1", "!=", "<NUM_LIT>", ")", "length", "+=", "<NUM_LIT>", ";", "}", "}", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "return", "length", ";", "}" ]	[ "Compute", "the", "length", "of", "a", "logical", "insn", "." ]
GCC	arm	CPP	stmt_completion	CPU	3,472	[ "_", "a", ")", "{" ]	[ "vreinterpret_p8_s32", "(", "int32x2_t", "_" ]
LLVM	Hexagon	TD	next_suggestion	DSP	3,473	[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]	[ "def", "A2_sat", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_0ae0825c", ",", "TypeS_2op", ">", ",", "Enc_90cd8b", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]
GCC	epiphany	MD	next_suggestion	MPU	3,474	[ "(", "match_test", "<STR_LIT>", ")", ")", ")", ")" ]	[ "(", "match_test", "<STR_LIT>", ")", ")", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]
LLVM	R600	CPP	next_suggestion	GPU	3,475	[ "return", "<NUM_LIT>", ";" ]	[ "MCFixupKind", "Kind", "=", "MCFixupKind", "(", "FK_PCRel_4", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "<NUM_LIT>", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "return", "<NUM_LIT>", ";", "}", "unsigned", "OpNo", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "OpNo", "<", "e", ";", "++", "OpNo", ")", "{", "if", "(", "&", "MO", "==", "&", "MI", ".", "getOperand", "(", "OpNo", ")", ")", "break", ";", "}", "const", "MCInstrDesc", "&", "Desc", "=", "MCII", ".", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "isSrcOperand", "(", "Desc", ",", "OpNo", ")", ")", "{", "uint32_t", "Enc", "=", "getLitEncoding", "(", "MO", ")", ";", "if", "(", "Enc", "!=", "~", "<NUM_LIT>", "U", "&&", "(", "Enc", "!=", "<NUM_LIT>", "\|\|", "Desc", ".", "getSize", "(", ")", "==", "<NUM_LIT>", ")", ")", "return", "Enc", ";", "}", "else", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "MO", ".", "getImm", "(", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", "Encoding of this operand type is not supported yet.", "<STR_LIT>", ")", ";" ]
GCC	s390	MD	next_suggestion	MPU	3,476	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "sign_extend", ":", "V2DI", "(", "vec_select", ":", "V2SI", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM	TPC	CPP	stmt_completion	Virtual ISA	3,477	[ ")", ";" ]	[ "bool", "TPCPacketizerList", "::", "isLegalToPruneDependencies", "(", "SUnit", "", "SUI", ",", "SUnit", "", "SUJ", ")", "{", "assert", "(", "SUI", "->", "getInstr", "(", ")", "&&", "SUJ", "->", "getInstr", "(", ")" ]
GCC	mips	CPP	stmt_completion	CPU	3,478	[ "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";" ]	[ "int", "m16_nuimm8_4", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "return", "m16_check_op", "(", "op", ",", "(", "-", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", "," ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	3,479	[ "WaitStates", ";" ]	[ "}", ";", "return", "::", "getWaitStatesSince", "(", "IsHazard", ",", "CurrCycleInstr", ",", "IsExpiredFn", ")", ";", "}", "int", "WaitStates", "=", "<NUM_LIT>", ";", "for", "(", "MachineInstr", "", "MI", ":", "EmittedInstrs", ")", "{", "if", "(", "MI", ")", "{", "if", "(", "IsHazard", "(", "", "MI", ")", ")", "return" ]
LLVM	ARM	CPP	stmt_completion	CPU	3,480	[ ")", ";" ]	[ "void", "ARMTargetLowering", "::", "initializeSplitCSR", "(", "MachineBasicBlock", "", "Entry", ")", "const", "{", "ARMFunctionInfo", "", "AFI", "=", "Entry", "->", "getParent", "(", ")", "->", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "AFI", "->", "setIsSplitCSR", "(", "true" ]
GCC	i386	MD	stmt_completion	CPU	3,481	[ ")", ")", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	3,482	[ "(", "GlobalName", ")", ";" ]	[ "bool", "AMDGPUAsmParser", "::", "ParseDirectiveAMDGPUHsaProgramGlobal", "(", ")", "{", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "TokError", "(", "<STR_LIT>", "expected symbol name", "<STR_LIT>", ")", ";", "StringRef", "GlobalName", "=", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "getTargetStreamer", "(", ")", ".", "EmitAMDGPUHsaProgramScopeGlobal" ]
LLVM	AArch64	TD	stmt_completion	CPU	3,483	[ ">", "{" ]	[ "def", "KryoWrite_2cyc_XY_noRSV_67ln", ":", "SchedWriteRes", "<", "[", "KryoUnitXY", "]" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	3,484	[ "}" ]	[ "if", "(", "LoadInst", "", "Ld", "=", "dyn_cast", "<", "LoadInst", ">", "(", "R", ")", ")", "{", "unsigned", "PtrX", "=", "LoadInst", "::", "getPointerOperandIndex", "(", ")", ";", "if", "(", "&", "Ld", "->", "getOperandUse", "(", "PtrX", ")", "==", "U", ")", "LSs", ".", "insert", "(", "U", ")", ";", "}", "else", "if", "(", "StoreInst", "", "St", "=", "dyn_cast", "<", "StoreInst", ">", "(", "R", ")", ")", "{", "unsigned", "PtrX", "=", "StoreInst", "::", "getPointerOperandIndex", "(", ")", ";", "if", "(", "&", "St", "->", "getOperandUse", "(", "PtrX", ")", "==", "U", ")", "LSs", ".", "insert", "(", "U", ")", ";", "}", "}", "if", "(", "!", "LSs", ".", "empty", "(", ")", ")", "FNs", ".", "insert", "(", "std", "::", "make_pair", "(", "N", ",", "LSs", ")", ")", ";" ]
GCC	visium	MD	next_suggestion	Virtual ISA	3,485	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	i386	CPP	next_suggestion	CPU	3,486	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m512d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_compress_pd", "(", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m512d", "_", "_", "A", ")", "{", "return", "(", "_", "_", "m512d", ")", "_", "_", "builtin_ia32_compressdf512_mask", "(", "(", "_", "_", "v8df", ")", "_", "_", "A", ",", "(", "_", "_", "v8df", ")", "_", "mm512_setzero_pd", "(", ")", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	3,487	[ "}" ]	[ "bool", "isUnspillableTerminatorImpl", "(", "const", "MachineInstr", "*", "MI", ")", "const", "override", "{", "return", "MI", "->", "getOpcode", "(", ")", "==", "ARM", "::", "t2LoopEndDec", "\|\|", "MI", "->", "getOpcode", "(", ")", "==", "ARM", "::", "t2DoLoopStartTP", "\|\|", "MI", "->", "getOpcode", "(", ")", "==", "ARM", "::", "t2WhileLoopStartLR", ";" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	3,488	[ "SDValue", "Shuf", "=", "DAG", ".", "getVectorShuffle", "(", "InVT", ",", "DL", ",", "PackedOp", ",", "ZeroVec", ",", "Mask", ")", ";" ]	[ "SDValue", "PackedOp", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "EVT", "OutVT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "InVT", "=", "PackedOp", ".", "getValueType", "(", ")", ";", "unsigned", "InNumElts", "=", "InVT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "OutNumElts", "=", "OutVT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "NumInPerOut", "=", "InNumElts", "/", "OutNumElts", ";", "SDValue", "ZeroVec", "=", "DAG", ".", "getSplatVector", "(", "InVT", ",", "DL", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "InVT", ".", "getScalarType", "(", ")", ")", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Mask", "(", "InNumElts", ")", ";", "unsigned", "ZeroVecElt", "=", "InNumElts", ";", "for", "(", "unsigned", "PackedElt", "=", "<NUM_LIT>", ";", "PackedElt", "<", "OutNumElts", ";", "PackedElt", "++", ")", "{", "unsigned", "MaskElt", "=", "PackedElt", "*", "NumInPerOut", ";", "unsigned", "End", "=", "MaskElt", "+", "NumInPerOut", "-", "<NUM_LIT>", ";", "for", "(", ";", "MaskElt", "<", "End", ";", "MaskElt", "++", ")", "Mask", "[", "MaskElt", "]", "=", "ZeroVecElt", "++", ";", "Mask", "[", "MaskElt", "]", "=", "PackedElt", ";", "}" ]
LLVM	AArch64	TD	next_suggestion	CPU	3,489	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "class", "SignAuthTwoOperand", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asm", ",", "SDPatternOperator", "OpNode", ">", ":", "I", "<", "(", "outs", "GPR64", ":", "$", "Rd", ")", ",", "(", "ins", "GPR64", ":", "$", "Rn", ",", "GPR64sp", ":", "$", "Rm", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "GPR64", ":", "$", "Rd", ",", "(", "OpNode", "GPR64", ":", "$", "Rn", ",", "GPR64sp", ":", "$", "Rm", ")", ")", "]", ">", ",", "Sched", "<", "[", "WriteI", ",", "ReadI", ",", "ReadI", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";" ]
GCC	rs6000	MD	program_repair	CPU	3,490	[ "<FIXS>", "(", "clobber", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>" ]	[ "(", "float", ":", "DF", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "use", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGS>", "(", "clobber", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGE>", "(", "clobber", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]
LLVM	Sparc	CPP	code_generation	CPU	3,491	[ "void", "SparcFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "SparcMachineFunctionInfo", "", "FuncInfo", "=", "MF", ".", "getInfo", "<", "SparcMachineFunctionInfo", ">", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "const", "SparcInstrInfo", "&", "TII", "=", "", "static_cast", "<", "const", "SparcInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "assert", "(", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "<STR_LIT>", "Can only put epilog before 'retl' or 'tail_call' instruction!", "<STR_LIT>", ")", ";", "if", "(", "!", "FuncInfo", "->", "isLeafProc", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", ";", "}", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int", "NumBytes", "=", "(", "int", ")", "MFI", ".", "getStackSize", "(", ")", ";", "if", "(", "NumBytes", "!=", "<NUM_LIT>", ")", "emitSPAdjustment", "(", "MF", ",", "MBB", ",", "MBBI", ",", "NumBytes", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "MBB", ".", "addLiveIn", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "}" ]	[ "Insert", "epilog", "code", "into", "the", "function", "." ]
LLVM	X86	CPP	code_generation	CPU	3,492	[ "bool", "X86DAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "SDValue", "Op0", ",", "Op1", ",", "Op2", ",", "Op3", ",", "Op4", ";", "switch", "(", "ConstraintID", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected asm memory constraint", "<STR_LIT>", ")", ";", "case", "InlineAsm", "::", "Constraint_i", ":", "LLVM_FALLTHROUGH", ";", "case", "InlineAsm", "::", "Constraint_o", ":", "case", "InlineAsm", "::", "Constraint_v", ":", "case", "InlineAsm", "::", "Constraint_m", ":", "case", "InlineAsm", "::", "Constraint_X", ":", "if", "(", "!", "selectAddr", "(", "nullptr", ",", "Op", ",", "Op0", ",", "Op1", ",", "Op2", ",", "Op3", ",", "Op4", ")", ")", "return", "true", ";", "break", ";", "}", "OutOps", ".", "push_back", "(", "Op0", ")", ";", "OutOps", ".", "push_back", "(", "Op1", ")", ";", "OutOps", ".", "push_back", "(", "Op2", ")", ";", "OutOps", ".", "push_back", "(", "Op3", ")", ";", "OutOps", ".", "push_back", "(", "Op4", ")", ";", "return", "false", ";", "}" ]	[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]
LLVM	CSKY	CPP	code_generation	CPU	3,493	[ "unsigned", "CSKYInstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "MI", ".", "getDesc", "(", ")", ".", "getSize", "(", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "TargetOpcode", "::", "INLINEASM_BR", ":", "case", "TargetOpcode", "::", "INLINEASM", ":", "{", "const", "MachineFunction", "", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "char", "", "AsmStr", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSymbolName", "(", ")", ";", "return", "getInlineAsmLength", "(", "AsmStr", ",", "*", "MF", "->", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", ")", ";", "}", "}", "}" ]	[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]
LLVM	R600	CPP	next_suggestion	GPU	3,494	[ "}" ]	[ "MachineInstr", "", "MovRel", "=", "BuildMI", "(", "", "MBB", ".", "getParent", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "V_MOVRELS_B32_e32", ")", ",", "Dst", ")", ".", "addReg", "(", "SubReg", "+", "Off", ")", ".", "addReg", "(", "AMDGPU", "::", "M0", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "Vec", ",", "RegState", "::", "Implicit", ")", ";", "LoadM0", "(", "MI", ",", "MovRel", ")", ";" ]
GCC	arm	CPP	stmt_completion	CPU	3,495	[ "uint16x8_t", "_", "_", "b", ")", "{" ]	[ "_", "_", "arm_vcaddq_rot90_u16", "(", "uint16x8_t", "_", "_", "a", "," ]
LLVM	PowerPC	TD	stmt_completion	CPU	3,496	[ ")", ">", ";" ]	[ "def", ":", "InstAlias", "<", "<STR_LIT>", ",", "(", "QVFLOGICALb", "qbrc", ":", "$", "FRT", ",", "qbrc", ":", "$", "FRA", ",", "qbrc", ":", "$", "FRA", ",", "<NUM_LIT>" ]
LLVM	Hexagon	TD	stmt_completion	DSP	3,497	[ "<NUM_LIT>", ";" ]	[ "def", "A2_orir", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "s32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_2op", ">", ",", "Enc_140c83", ",", "ImmRegRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=" ]
LLVM	AArch64	TD	stmt_completion	CPU	3,498	[ "v2i32", ",", "v2i64", ">", ";" ]	[ "def", "_2s2d", ":", "NeonI_3VDN_addhn_2Op", "<", "<NUM_LIT>", ",", "u", ",", "<NUM_LIT>", ",", "opcode", ",", "asmop", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "opnode", ",", "NI_get_hi_2d", "," ]
LLVM	ARM	CPP	stmt_completion	CPU	3,499	[ "ELF", "::", "EF_ARM_EABI_VER5", ";" ]	[ "return", "llvm", "::" ]

LLVM

Patmos

CPP

stmt_completion

VLIW

3,400

[ "(", ")", ")", ";" ]

[ "MachineModulePass", "(", "ID", ")", ",", "STC", "(", "*", "tm", ".", "getSubtargetImpl", "(", ")", ")", ",", "TII", "(", "*", "tm", ".", "getInstrInfo", "(", ")", ")", ",", "SCAGraph", "(", "STC", ")", ",", "BI", "(", "BoundsFile", ")", "{", "initializePatmosCallGraphBuilderPass", "(", "*", "PassRegistry", "::", "getPassRegistry" ]

LLVM

X86

CPP

next_suggestion

CPU

3,401

[ "}" ]

[ "return", "CSR_64_RT_AllRegs_RegMask", ";", "case", "CallingConv", "::", "CXX_FAST_TLS", ":", "if", "(", "Is64Bit", ")", "return", "CSR_64_TLS_Darwin_RegMask", ";", "break", ";", "case", "CallingConv", "::", "Intel_OCL_BI", ":", "{", "if", "(", "HasAVX512", "&&", "IsWin64", ")", "return", "CSR_Win64_Intel_OCL_BI_AVX512_RegMask", ";", "if", "(", "HasAVX512", "&&", "Is64Bit", ")", "return", "CSR_64_Intel_OCL_BI_AVX512_RegMask", ";", "if", "(", "HasAVX", "&&", "IsWin64", ")", "return", "CSR_Win64_Intel_OCL_BI_AVX_RegMask", ";", "if", "(", "HasAVX", "&&", "Is64Bit", ")", "return", "CSR_64_Intel_OCL_BI_AVX_RegMask", ";", "if", "(", "!", "HasAVX", "&&", "!", "IsWin64", "&&", "Is64Bit", ")", "return", "CSR_64_Intel_OCL_BI_RegMask", ";", "break", ";", "}", "case", "CallingConv", "::", "X86_RegCall", ":", "if", "(", "Is64Bit", ")", "{", "if", "(", "IsWin64", ")", "{", "return", "(", "HasSSE", "?", "CSR_Win64_RegCall_RegMask", ":", "CSR_Win64_RegCall_NoSSE_RegMask", ")", ";", "}", "else", "{", "return", "(", "HasSSE", "?", "CSR_SysV64_RegCall_RegMask", ":", "CSR_SysV64_RegCall_NoSSE_RegMask", ")", ";", "}", "}", "else", "{", "return", "(", "HasSSE", "?", "CSR_32_RegCall_RegMask", ":", "CSR_32_RegCall_NoSSE_RegMask", ")", ";", "}", "case", "CallingConv", "::", "CFGuard_Check", ":", "assert", "(", "!", "Is64Bit", "&&", "<STR_LIT>", "CFGuard check mechanism only used on 32-bit X86", "<STR_LIT>", ")", ";", "return", "(", "HasSSE", "?", "CSR_Win32_CFGuard_Check_RegMask", ":", "CSR_Win32_CFGuard_Check_NoSSE_RegMask", ")", ";", "case", "CallingConv", "::", "Cold", ":", "if", "(", "Is64Bit", ")", "return", "CSR_64_MostRegs_RegMask", ";", "break", ";", "case", "CallingConv", "::", "Win64", ":", "return", "CSR_Win64_RegMask", ";", "case", "CallingConv", "::", "SwiftTail", ":", "if", "(", "!", "Is64Bit", ")", "return", "CSR_32_RegMask", ";", "return", "IsWin64", "?", "CSR_Win64_SwiftTail_RegMask", ":", "CSR_64_SwiftTail_RegMask", ";", "case", "CallingConv", "::", "X86_64_SysV", ":", "return", "CSR_64_RegMask", ";", "case", "CallingConv", "::", "X86_INTR", ":", "if", "(", "Is64Bit", ")", "{", "if", "(", "HasAVX512", ")", "return", "CSR_64_AllRegs_AVX512_RegMask", ";", "if", "(", "HasAVX", ")", "return", "CSR_64_AllRegs_AVX_RegMask", ";", "if", "(", "HasSSE", ")", "return", "CSR_64_AllRegs_RegMask", ";", "return", "CSR_64_AllRegs_NoSSE_RegMask", ";", "}", "else", "{", "if", "(", "HasAVX512", ")", "return", "CSR_32_AllRegs_AVX512_RegMask", ";", "if", "(", "HasAVX", ")", "return", "CSR_32_AllRegs_AVX_RegMask", ";", "if", "(", "HasSSE", ")", "return", "CSR_32_AllRegs_SSE_RegMask", ";", "return", "CSR_32_AllRegs_RegMask", ";", "}", "default", ":", "break", ";" ]

GCC

i386

CPP

next_suggestion

CPU

3,402

[ "insn", "=", "BB_HEAD", "(", "dest_blk", ")", ";" ]

[ "for", "(", "insn", "=", "BB_HEAD", "(", "bb", ")", ";", "insn", "!=", "NEXT_INSN", "(", "BB_END", "(", "bb", ")", ")", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "if", "(", "CALL_P", "(", "insn", ")", ")", "{", "if", "(", "find_reg_note", "(", "insn", ",", "REG_SETJMP", ",", "NULL", ")", "==", "NULL", ")", "continue", ";", "cet_eb", "=", "gen_nop_endbr", "(", ")", ";", "emit_insn_after_setloc", "(", "cet_eb", ",", "insn", ",", "INSN_LOCATION", "(", "insn", ")", ")", ";", "continue", ";", "}", "if", "(", "JUMP_P", "(", "insn", ")", "&&", "flag_cet_switch", ")", "{", "rtx", "target", "=", "JUMP_LABEL", "(", "insn", ")", ";", "if", "(", "target", "==", "NULL_RTX", "||", "ANY_RETURN_P", "(", "target", ")", ")", "continue", ";", "rtx_insn", "*", "label", "=", "as_a", "<", "rtx_insn", "*", ">", "(", "target", ")", ";", "rtx_insn", "*", "table", "=", "next_insn", "(", "label", ")", ";", "if", "(", "table", "==", "NULL_RTX", "||", "!", "JUMP_TABLE_DATA_P", "(", "table", ")", ")", "continue", ";", "edge_iterator", "ei", ";", "edge", "e", ";", "basic_block", "dest_blk", ";", "FOR_EACH_EDGE", "(", "e", ",", "ei", ",", "bb", "->", "succs", ")", "{", "rtx_insn", "*", "insn", ";", "dest_blk", "=", "e", "->", "dest", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

3,403

[ "=", "<STR_LIT>", ";" ]

[ "def", "MovWSymbolG0AsmOperand", ":", "AsmOperandClass", "{", "let", "Name" ]

LLVM

M680x0

CPP

stmt_completion

MPU

3,404

[ ";" ]

[ "bool", "getRestoreBasePointer", "(", ")", "const", "{", "return", "RestoreBasePointerOffset", "!=", "<NUM_LIT>" ]

LLVM

X86

TD

program_repair

CPU

3,405

[ "<FIXS>", "def", "PSm_Int", ":", "PSI", "opc", ",", "MRMSrcMem", ",", "(", "outs", "VR128", ":", "$", "dst", ")", ",", "(", "ins", "f128mem", ":", "$", "src", ")", ",", "<FIXE>" ]

[ "}", "<BUGS>", "def", "PSm_Int", ":", "PSI", "opc", ",", "MRMSrcMem", ",", "(", "outs", "VR128", ":", "$", "dst", ")", ",", "(", "ins", "f32mem", ":", "$", "src", ")", ",", "<BUGE>", "!", "strconcat", "(", "OpcodeStr", ",", "<STR_LIT>", ")", ",", "[", "(", "set", "VR128", ":", "$", "dst", ",", "(", "V4F32Int", "(", "load", "addr", ":", "$", "src", ")", ")", ")", "]", ">", ";", "}" ]

LLVM

AArch64

CPP

code_generation

CPU

3,406

[ "bool", "AArch64TargetLowering", "::", "shouldReduceLoadWidth", "(", "SDNode", "*", "Load", ",", "ISD", "::", "LoadExtType", "ExtTy", ",", "EVT", "NewVT", ")", "const", "{", "if", "(", "!", "TargetLoweringBase", "::", "shouldReduceLoadWidth", "(", "Load", ",", "ExtTy", ",", "NewVT", ")", ")", "return", "false", ";", "if", "(", "ExtTy", "!=", "ISD", "::", "NON_EXTLOAD", ")", "return", "true", ";", "MemSDNode", "*", "Mem", "=", "dyn_cast", "<", "MemSDNode", ">", "(", "Load", ")", ";", "assert", "(", "Mem", ")", ";", "const", "SDValue", "&", "Base", "=", "Mem", "->", "getBasePtr", "(", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ADD", "&&", "Base", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SHL", "&&", "Base", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "hasOneUse", "(", ")", "&&", "Base", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "Constant", ")", "{", "uint64_t", "ShiftAmount", "=", "Base", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "uint64_t", "LoadBytes", "=", "Mem", "->", "getMemoryVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "if", "(", "ShiftAmount", "==", "Log2_32", "(", "LoadBytes", ")", ")", "return", "false", ";", "}", "return", "true", ";", "}" ]

[ "Return", "true", "if", "we", "believe", "it", "is", "correct", "and", "profitable", "to", "reduce", "the", "load", "node", "to", "a", "smaller", "type", "." ]

GCC

cris

MD

program_repair

MPU

3,407

[ "<FIXS>", "(", "match_test", "<STR_LIT>", ")", ")", ")", "<FIXE>" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "<BUGS>", "(", "match_test", "<STR_LIT>", ")", ")", ")", "<BUGE>", "(", "define_predicate", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]

GCC

rs6000

MD

program_repair

CPU

3,408

[ "<FIXS>", "[", "(", "clobber", "(", "reg", ":", "P", "LR_REGNO", ")", ")", "<FIXE>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "match_parallel", "<NUM_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "clobber", "(", "reg", ":", "P", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "use", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "reg", ":", "P", "<NUM_LIT>", ")", ")", "(", "set", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

ARM64

CPP

code_generation

CPU

3,409

[ "bool", "ARM64InstrInfo", "::", "isGPRCopy", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "TargetOpcode", "::", "COPY", ":", "{", "unsigned", "DstReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "return", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DstReg", ")", "||", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DstReg", ")", ")", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "assert", "(", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "invalid ORRrs operands", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{", "assert", "(", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "invalid ADDXri operands", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "}", "return", "false", ";", "}" ]

[ "Does", "this", "instruction", "rename", "a", "GPR", "without", "modifying", "bits", "?" ]

LLVM

R600

CPP

next_suggestion

GPU

3,410

[ "}" ]

[ "std", "::", "vector", "<", "int64_t", ">", "::", "iterator", "It", "=", "std", "::", "find", "(", "Lits", ".", "begin", "(", ")", ",", "Lits", ".", "end", "(", ")", ",", "Imm", ")", ";", "if", "(", "It", "!=", "Lits", ".", "end", "(", ")", ")", "{", "unsigned", "Index", "=", "It", "-", "Lits", ".", "begin", "(", ")", ";", "MO", ".", "setReg", "(", "LiteralRegs", "[", "Index", "]", ")", ";", "}", "else", "{", "assert", "(", "Lits", ".", "size", "(", ")", "<", "<NUM_LIT>", "&&", "<STR_LIT>", "Too many literals in Instruction Group", "<STR_LIT>", ")", ";", "MO", ".", "setReg", "(", "LiteralRegs", "[", "Lits", ".", "size", "(", ")", "]", ")", ";", "Lits", ".", "push_back", "(", "Imm", ")", ";", "}" ]

LLVM

SystemZ

TD

next_suggestion

CPU

3,411

[ "let", "M6", "=", "m6", ";" ]

[ "class", "TernaryVRRd", "<", "string", "mnemonic", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "SDPatternOperator", "operator", ",", "TypedReg", "tr1", ",", "TypedReg", "tr2", ",", "bits", "<", "<NUM_LIT>", ">", "type", "=", "<NUM_LIT>", ",", "bits", "<", "<NUM_LIT>", ">", "m6", "=", "<NUM_LIT>", ">", ":", "InstVRRd", "<", "opcode", ",", "(", "outs", "tr1", ".", "op", ":", "$", "V1", ")", ",", "(", "ins", "tr2", ".", "op", ":", "$", "V2", ",", "tr2", ".", "op", ":", "$", "V3", ",", "tr1", ".", "op", ":", "$", "V4", ")", ",", "mnemonic", "#", "<STR_LIT>", ",", "[", "(", "set", "(", "tr1", ".", "vt", "tr1", ".", "op", ":", "$", "V1", ")", ",", "(", "operator", "(", "tr2", ".", "vt", "tr2", ".", "op", ":", "$", "V2", ")", ",", "(", "tr2", ".", "vt", "tr2", ".", "op", ":", "$", "V3", ")", ",", "(", "tr1", ".", "vt", "tr1", ".", "op", ":", "$", "V4", ")", ")", ")", "]", ">", "{", "let", "M5", "=", "type", ";" ]

LLVM

X86

CPP

code_generation

CPU

3,412

[ "SDValue", "X86TargetLowering", "::", "EmitTargetCodeForMemset", "(", "SelectionDAG", "&", "DAG", ",", "DebugLoc", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align", ",", "const", "Value", "*", "DstSV", ",", "uint64_t", "DstSVOff", ")", "{", "ConstantSDNode", "*", "ConstantSize", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Size", ")", ";", "if", "(", "(", "Align", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", "||", "!", "ConstantSize", "||", "ConstantSize", "->", "getZExtValue", "(", ")", ">", "getSubtarget", "(", ")", "->", "getMaxInlineSizeThreshold", "(", ")", ")", "{", "SDValue", "InFlag", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "ConstantSDNode", "*", "V", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Src", ")", ";", "if", "(", "const", "char", "*", "bzeroEntry", "=", "V", "&&", "V", "->", "isNullValue", "(", ")", "?", "Subtarget", "->", "getBZeroEntry", "(", ")", ":", "<NUM_LIT>", ")", "{", "EVT", "IntPtr", "=", "getPointerTy", "(", ")", ";", "const", "Type", "*", "IntPtrTy", "=", "TD", "->", "getIntPtrType", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Dst", ";", "Entry", ".", "Ty", "=", "IntPtrTy", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "Chain", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ",", "CallingConv", "::", "C", ",", "false", ",", "false", ",", "DAG", ".", "getExternalSymbol", "(", "bzeroEntry", ",", "IntPtr", ")", ",", "Args", ",", "DAG", ",", "dl", ")", ";", "return", "CallResult", ".", "second", ";", "}", "return", "SDValue", "(", ")", ";", "}", "uint64_t", "SizeVal", "=", "ConstantSize", "->", "getZExtValue", "(", ")", ";", "SDValue", "InFlag", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "EVT", "AVT", ";", "SDValue", "Count", ";", "ConstantSDNode", "*", "ValC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Src", ")", ";", "unsigned", "BytesLeft", "=", "<NUM_LIT>", ";", "bool", "TwoRepStos", "=", "false", ";", "if", "(", "ValC", ")", "{", "unsigned", "ValReg", ";", "uint64_t", "Val", "=", "ValC", "->", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ";", "switch", "(", "Align", "&", "<NUM_LIT>", ")", "{", "case", "<NUM_LIT>", ":", "AVT", "=", "MVT", "::", "i16", ";", "ValReg", "=", "X86", "::", "AX", ";", "Val", "=", "(", "Val", "<<", "<NUM_LIT>", ")", "|", "Val", ";", "break", ";", "case", "<NUM_LIT>", ":", "AVT", "=", "MVT", "::", "i32", ";", "ValReg", "=", "X86", "::", "EAX", ";", "Val", "=", "(", "Val", "<<", "<NUM_LIT>", ")", "|", "Val", ";", "Val", "=", "(", "Val", "<<", "<NUM_LIT>", ")", "|", "Val", ";", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "(", "(", "Align", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", "{", "AVT", "=", "MVT", "::", "i64", ";", "ValReg", "=", "X86", "::", "RAX", ";", "Val", "=", "(", "Val", "<<", "<NUM_LIT>", ")", "|", "Val", ";", "}", "break", ";", "default", ":", "AVT", "=", "MVT", "::", "i8", ";", "ValReg", "=", "X86", "::", "AL", ";", "Count", "=", "DAG", ".", "getIntPtrConstant", "(", "SizeVal", ")", ";", "break", ";", "}", "if", "(", "AVT", ".", "bitsGT", "(", "MVT", "::", "i8", ")", ")", "{", "unsigned", "UBytes", "=", "AVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "Count", "=", "DAG", ".", "getIntPtrConstant", "(", "SizeVal", "/", "UBytes", ")", ";", "BytesLeft", "=", "SizeVal", "%", "UBytes", ";", "}", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "ValReg", ",", "DAG", ".", "getConstant", "(", "Val", ",", "AVT", ")", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "AVT", "=", "MVT", "::", "i8", ";", "Count", "=", "DAG", ".", "getIntPtrConstant", "(", "SizeVal", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "X86", "::", "AL", ",", "Src", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Subtarget", "->", "is64Bit", "(", ")", "?", "X86", "::", "RCX", ":", "X86", "::", "ECX", ",", "Count", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Subtarget", "->", "is64Bit", "(", ")", "?", "X86", "::", "RDI", ":", "X86", "::", "EDI", ",", "Dst", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "Other", ",", "MVT", "::", "Flag", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getValueType", "(", "AVT", ")", ")", ";", "Ops", ".", "push_back", "(", "InFlag", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Tys", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", ".", "size", "(", ")", ")", ";", "if", "(", "TwoRepStos", ")", "{", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Count", "=", "Size", ";", "EVT", "CVT", "=", "Count", ".", "getValueType", "(", ")", ";", "SDValue", "Left", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "dl", ",", "CVT", ",", "Count", ",", "DAG", ".", "getConstant", "(", "(", "AVT", "==", "MVT", "::", "i64", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "CVT", ")", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "(", "CVT", "==", "MVT", "::", "i64", ")", "?", "X86", "::", "RCX", ":", "X86", "::", "ECX", ",", "Left", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Tys", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "Other", ",", "MVT", "::", "Flag", ")", ";", "Ops", ".", "clear", "(", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getValueType", "(", "MVT", "::", "i8", ")", ")", ";", "Ops", ".", "push_back", "(", "InFlag", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Tys", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", ".", "size", "(", ")", ")", ";", "}", "else", "if", "(", "BytesLeft", ")", "{", "unsigned", "Offset", "=", "SizeVal", "-", "BytesLeft", ";", "EVT", "AddrVT", "=", "Dst", ".", "getValueType", "(", ")", ";", "EVT", "SizeVT", "=", "Size", ".", "getValueType", "(", ")", ";", "Chain", "=", "DAG", ".", "getMemset", "(", "Chain", ",", "dl", ",", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "AddrVT", ",", "Dst", ",", "DAG", ".", "getConstant", "(", "Offset", ",", "AddrVT", ")", ")", ",", "Src", ",", "DAG", ".", "getConstant", "(", "BytesLeft", ",", "SizeVT", ")", ",", "Align", ",", "DstSV", ",", "DstSVOff", "+", "Offset", ")", ";", "}", "return", "Chain", ";", "}" ]

[ "Emit", "target-specific", "code", "that", "performs", "a", "memset", "." ]

GCC

rs6000

MD

next_suggestion

CPU

3,413

[ "else", "if", "(", "TARGET_VSX", ")" ]

[ "<STR_LIT>", "{", "if", "(", "FLOAT128_IEEE_P", "(", "<", "MODE", ">", "mode", ")", ")", "rs6000_expand_float128_convert", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "false", ")" ]

GCC

h8300

CPP

stmt_completion

MPU

3,414

[ ",", "<NUM_LIT>", ")", ")", ";" ]

[ "h8300_print_operand_address", "(", "file", ",", "mode", ",", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "switch", "(", "size", ")", "{", "case", "<NUM_LIT>", ":", "h8300_print_operand_address", "(", "file", ",", "mode", ",", "index", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "h8300_print_operand", "(", "file", ",", "index", ",", "'", "X", "'", ")", ";", "fputs", "(", "<STR_LIT>", ".b", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "h8300_print_operand", "(", "file", ",", "index", ",", "'", "T", "'", ")", ";", "fputs", "(", "<STR_LIT>", ".w", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "h8300_print_operand", "(", "file", ",", "index", ",", "'", "S", "'", ")", ";", "fputs", "(", "<STR_LIT>", ".l", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "}", "}", "else", "{", "h8300_print_operand_address", "(", "file", ",", "mode", ",", "XEXP", "(", "addr" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

3,415

[ "=", "NewPtr", ";" ]

[ "unsigned", "PtrIdx", "=", "getBasePtrIndex", "(", "N", ")", ";", "SDValue", "Ptr", "=", "N", "->", "getOperand", "(", "PtrIdx", ")", ";", "if", "(", "Ptr", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SHL", ")", "{", "SDValue", "NewPtr", "=", "performSHLPtrCombine", "(", "Ptr", ".", "getNode", "(", ")", ",", "N", "->", "getAddressSpace", "(", ")", ",", "N", "->", "getMemoryVT", "(", ")", ",", "DCI", ")", ";", "if", "(", "NewPtr", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "NewOps", "(", "N", "->", "op_begin", "(", ")", ",", "N", "->", "op_end", "(", ")", ")", ";", "NewOps", "[", "PtrIdx", "]" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

3,416

[ "assert", "(", "I", "!=", "MBB", ".", "begin", "(", ")", "&&", "<STR_LIT>", "loadRegFromStackSlot didn't insert any code!", "<STR_LIT>", ")", ";" ]

[ "if", "(", "CR2Spilled", "||", "CR3Spilled", "||", "CR4Spilled", ")", "{", "bool", "is31", "=", "needsFP", "(", "*", "MF", ")", ";", "restoreCRs", "(", "is31", ",", "CR2Spilled", ",", "CR3Spilled", ",", "CR4Spilled", ",", "MBB", ",", "I", ",", "CSI", ",", "CSIIndex", ")", ";", "CR2Spilled", "=", "CR3Spilled", "=", "CR4Spilled", "=", "false", ";", "}", "if", "(", "CSI", "[", "i", "]", ".", "isSpilledToReg", "(", ")", ")", "{", "DebugLoc", "DL", ";", "NumPEReloadVSR", "++", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "PPC", "::", "MFVSRD", ")", ",", "Reg", ")", ".", "addReg", "(", "CSI", "[", "i", "]", ".", "getDstReg", "(", ")", ",", "getKillRegState", "(", "true", ")", ")", ";", "}", "else", "{", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "if", "(", "Subtarget", ".", "needsSwapsForVSXMemOps", "(", ")", "&&", "!", "MF", "->", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "NoUnwind", ")", ")", "TII", ".", "loadRegFromStackSlotNoUpd", "(", "MBB", ",", "I", ",", "Reg", ",", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";", "else", "TII", ".", "loadRegFromStackSlot", "(", "MBB", ",", "I", ",", "Reg", ",", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";" ]

GCC

arm

CPP

program_repair

CPU

3,417

[ "<FIXS>", "int", "op1cost", "=", "rtx_cost", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "mode", ",", "SET", ",", "<NUM_LIT>", ",", "speed_p", ")", ";", "int", "op2cost", "=", "rtx_cost", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "mode", ",", "SET", ",", "<NUM_LIT>", ",", "speed_p", ")", ";", "<FIXE>", "<FIXS>", "*", "cost", "=", "rtx_cost", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "mode", ",", "IF_THEN_ELSE", ",", "<NUM_LIT>", ",", "speed_p", ")", ";", "<FIXE>" ]

[ "*", "cost", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "<BUGS>", "int", "op1cost", "=", "rtx_cost", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "SET", ",", "<NUM_LIT>", ",", "speed_p", ")", ";", "int", "op2cost", "=", "rtx_cost", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "SET", ",", "<NUM_LIT>", ",", "speed_p", ")", ";", "<BUGE>", "<BUGS>", "*", "cost", "=", "rtx_cost", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "IF_THEN_ELSE", ",", "<NUM_LIT>", ",", "speed_p", ")", ";", "<BUGE>" ]

GCC

aarch64

MD

stmt_completion

CPU

3,418

[ ")", "]", ")" ]

[ "(", "define_int_attr", "unspec", "[", "(", "UNSPEC_WHILERW", "<STR_LIT>", ")", "(", "UNSPEC_WHILEWR", "<STR_LIT>" ]

LLVM

WebAssembly

CPP

code_generation

Virtual ISA

3,419

[ "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "WebAssembly Argument Move", "<STR_LIT>", ";", "}" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

LLVM

AArch64

TD

next_suggestion

CPU

3,420

[ "}" ]

[ "return", "(", "(", "(", "uint32_t", ")", "Imm", ")", ">", "<NUM_LIT>", ")", "&", "&", "(", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ")", ";", "}", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "Imm1_16Operand", ";" ]

LLVM

ARM

TD

program_repair

CPU

3,421

[ "<FIXS>", "def", "MVE_SQSHL", ":", "MVE_ScalarShiftSRegImm", "<STR_LIT>", ",", "<NUM_LIT>", ">", ";", "def", "MVE_SRSHR", ":", "MVE_ScalarShiftSRegImm", "<STR_LIT>", ",", "<NUM_LIT>", ">", ";", "def", "MVE_UQSHL", ":", "MVE_ScalarShiftSRegImm", "<STR_LIT>", ",", "<NUM_LIT>", ">", ";", "def", "MVE_URSHR", ":", "MVE_ScalarShiftSRegImm", "<STR_LIT>", ",", "<NUM_LIT>", ">", ";", "<FIXE>", "<FIXS>", "class", "MVE_ScalarShiftSRegReg", "string", "iname", ",", "bits", "<NUM_LIT>", ">", "op5_4", ",", "list", "dag", ">", "pattern", "=", "[", "]", ">", ":", "MVE_ScalarShiftSingleReg", "iname", ",", "(", "ins", "rGPR", ":", "$", "RdaSrc", ",", "rGPR", ":", "$", "Rm", ")", ",", "<FIXE>" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "}", "<BUGS>", "def", "t2SQSHL", ":", "t2MVEShiftSRegImm", "<STR_LIT>", ",", "<NUM_LIT>", ">", ";", "def", "t2SRSHR", ":", "t2MVEShiftSRegImm", "<STR_LIT>", ",", "<NUM_LIT>", ">", ";", "def", "t2UQSHL", ":", "t2MVEShiftSRegImm", "<STR_LIT>", ",", "<NUM_LIT>", ">", ";", "def", "t2URSHR", ":", "t2MVEShiftSRegImm", "<STR_LIT>", ",", "<NUM_LIT>", ">", ";", "<BUGE>", "<BUGS>", "class", "t2MVEShiftSRegReg", "string", "iname", ",", "bits", "<NUM_LIT>", ">", "op5_4", ",", "list", "dag", ">", "pattern", "=", "[", "]", ">", ":", "t2MVEShiftSingleReg", "iname", ",", "(", "ins", "rGPR", ":", "$", "RdaSrc", ",", "rGPR", ":", "$", "Rm", ")", ",", "<BUGE>", "<STR_LIT>", ",", "<STR_LIT>", ",", "pattern", ">", "{", "bits", "<NUM_LIT>", ">", "Rm", ";" ]

GCC

mips

CPP

program_repair

CPU

3,422

[ "<FIXS>", "if", "(", "TUNE_SB1", ")", "<FIXE>" ]

[ "mips_multipass_dfa_lookahead", "(", "void", ")", "{", "<BUGS>", "if", "(", "mips_tune", "==", "PROCESSOR_SB1", ")", "<BUGE>", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "}" ]

GCC

i386

MD

program_repair

CPU

3,423

[ "<FIXS>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "<BUGS>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>" ]

LLVM

AMDGPU

TD

next_suggestion

GPU

3,424

[ "let", "has_data1", "=", "<NUM_LIT>", ";" ]

[ "class", "DS_1A", "<", "string", "opName", ">", ":", "DS_Pseudo", "<", "opName", ",", "(", "outs", ")", ",", "(", "ins", "VGPR_32", ":", "$", "addr", ",", "offset", ":", "$", "offset", ",", "gds", ":", "$", "gds", ")", ",", "<STR_LIT>", ">", "{", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "mayStore", "=", "<NUM_LIT>", ";", "let", "has_vdst", "=", "<NUM_LIT>", ";", "let", "has_data0", "=", "<NUM_LIT>", ";" ]

LLVM

Patmos

CPP

code_generation

VLIW

3,425

[ "bool", "PatmosBypassFromPML", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "!", "EnableBypassFromPML", ")", "return", "false", ";", "PMLImport", "&", "PI", "=", "getAnalysis", "<", "PMLImport", ">", "(", ")", ";", "PMLMCQuery", "*", "Query", "=", "PI", ".", "createMCQuery", "(", "*", "this", ",", "MF", ")", ";", "bool", "Changed", "=", "false", ";", "PMLQuery", "::", "ValueFactsMap", "LoadFacts", ";", "if", "(", "Query", "&&", "Query", "->", "getMemFacts", "(", "MF", ",", "LoadFacts", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "[BypassFromPML] ", "<STR_LIT>", "<<", "MF", ".", "getFunction", "(", ")", "->", "getName", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "FI", "=", "MF", ".", "begin", "(", ")", ",", "FE", "=", "MF", ".", "end", "(", ")", ";", "FI", "!=", "FE", ";", "++", "FI", ")", "{", "PMLQuery", "::", "ValueFactList", "&", "VFL", "=", "Query", "->", "getBBMemFacts", "(", "LoadFacts", ",", "*", "FI", ")", ";", "if", "(", "!", "VFL", ".", "empty", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " MBB#", "<STR_LIT>", "<<", "FI", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "Changed", "|=", "bypassCacheLoads", "(", "*", "FI", ",", "Query", ",", "VFL", ")", ";", "}", "}", "delete", "Query", ";", "}", "return", "Changed", ";", "}" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

3,426

[ "}" ]

[ "bool", "AMDGPUInstructionSelector", "::", "selectGlobalAtomicFaddIntrinsic", "(", "MachineInstr", "&", "MI", ")", "const", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "if", "(", "!", "MRI", "->", "use_nodbg_empty", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "{", "Function", "&", "F", "=", "MBB", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", ";", "DiagnosticInfoUnsupported", "NoFpRet", "(", "F", ",", "<STR_LIT>", "return versions of fp atomics not supported", "<STR_LIT>", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "DS_Error", ")", ";", "F", ".", "getContext", "(", ")", ".", "diagnose", "(", "NoFpRet", ")", ";", "return", "false", ";" ]

GCC

aarch64

MD

next_suggestion

CPU

3,427

[ "(", "const_int", "<NUM_LIT>", ")", ")", ")" ]

[ "<STR_LIT>", "{", "if", "(", "get_attr_length", "(", "insn", ")", "=", "=", "<NUM_LIT>", ")", "{", "if", "(", "get_attr_far_branch", "(", "insn", ")", "=", "=", "<NUM_LIT>", ")", "return", "aarch64_gen_far_branch", "(", "operands", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", "else", "{", "char", "buf", "[", "<NUM_LIT>", "]", "uint64_t", "val", "=", "(", "(", "uint64_t", ")", "<NUM_LIT>", ")", "<", "<", "(", "GET_MODE_SIZE", "(", "<", "MODE", ">", "mode", ")", "*", "BITS_PER_UNIT", "-", "<NUM_LIT>", ")", "sprintf", "(", "buf", ",", "<STR_LIT>", "PRId64", ",", "val", ")", "output_asm_insn", "(", "buf", ",", "operands", ")", "return", "<STR_LIT>", "}", "}", "else", "return", "<STR_LIT>", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "and", "(", "ge", "(", "minus", "(", "match_dup", "<NUM_LIT>", ")", "(", "pc", ")", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", "(", "lt", "(", "minus", "(", "match_dup", "<NUM_LIT>", ")", "(", "pc", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "const_int", "<NUM_LIT>", ")" ]

LLVM

SystemZ

TD

next_suggestion

CPU

3,428

[ "}" ]

[ "bits", "<", "<NUM_LIT>", ">", "BD1", ";", "bits", "<", "<NUM_LIT>", ">", "I2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BD1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "I2", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

3,429

[ "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]

LLVM

ARM

CPP

stmt_completion

CPU

3,430

[ "->", "RealOpc", "==", "ARM", "::", "VST1d16Twb_fixed", "||", "TableEntry", "->", "RealOpc", "==", "ARM", "::", "VST1d32Twb_fixed", "||", "TableEntry", "->", "RealOpc", "==", "ARM", "::", "VST1d64Twb_fixed", ")", "{" ]

[ "const", "NEONLdStTableEntry", "*", "TableEntry", "=", "LookupNEONLdSt", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "assert", "(", "TableEntry", "&&", "!", "TableEntry", "->", "IsLoad", "&&", "<STR_LIT>", "NEONLdStTable lookup failed", "<STR_LIT>", ")", ";", "NEONRegSpacing", "RegSpc", "=", "(", "NEONRegSpacing", ")", "TableEntry", "->", "RegSpacing", ";", "unsigned", "NumRegs", "=", "TableEntry", "->", "NumRegs", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TableEntry", "->", "RealOpc", ")", ")", ";", "unsigned", "OpIdx", "=", "<NUM_LIT>", ";", "if", "(", "TableEntry", "->", "isUpdating", ")", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "hasWritebackOperand", ")", "{", "const", "MachineOperand", "&", "AM6Offset", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ";", "if", "(", "TableEntry", "->", "RealOpc", "==", "ARM", "::", "VST1d8Qwb_fixed", "||", "TableEntry", "->", "RealOpc", "==", "ARM", "::", "VST1d16Qwb_fixed", "||", "TableEntry", "->", "RealOpc", "==", "ARM", "::", "VST1d32Qwb_fixed", "||", "TableEntry", "->", "RealOpc", "==", "ARM", "::", "VST1d64Qwb_fixed", "||", "TableEntry", "->", "RealOpc", "==", "ARM", "::", "VST1d8Twb_fixed", "||", "TableEntry" ]

LLVM

Mips

CPP

next_suggestion

CPU

3,431

[ "unsigned", "ATReg", "=", "getATReg", "(", "IDLoc", ")", ";" ]

[ "else", "TOut", ".", "emitII", "(", "Mips", "::", "BREAK", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "IDLoc", ",", "STI", ")", ";", "return", "false", ";", "}", "if", "(", "ImmValue", "==", "<NUM_LIT>", ")", "{", "TOut", ".", "emitRRR", "(", "Mips", "::", "OR", ",", "RdReg", ",", "RsReg", ",", "Mips", "::", "ZERO", ",", "IDLoc", ",", "STI", ")", ";", "return", "false", ";", "}", "else", "if", "(", "Signed", "&&", "ImmValue", "==", "-", "<NUM_LIT>", ")", "{", "TOut", ".", "emitRRR", "(", "SubOp", ",", "RdReg", ",", "ZeroReg", ",", "RsReg", ",", "IDLoc", ",", "STI", ")", ";", "return", "false", ";", "}", "else", "{", "if", "(", "loadImmediate", "(", "ImmValue", ",", "ATReg", ",", "Mips", "::", "NoRegister", ",", "isInt", "<", "<NUM_LIT>", ">", "(", "ImmValue", ")", ",", "false", ",", "Inst", ".", "getLoc", "(", ")", ",", "Out", ",", "STI", ")", ")", "return", "true", ";", "TOut", ".", "emitRR", "(", "DivOp", ",", "RsReg", ",", "ATReg", ",", "IDLoc", ",", "STI", ")", ";", "TOut", ".", "emitR", "(", "Mips", "::", "MFLO", ",", "RdReg", ",", "IDLoc", ",", "STI", ")", ";", "return", "false", ";", "}", "return", "true", ";", "}", "if", "(", "RtReg", "==", "Mips", "::", "ZERO", "||", "RtReg", "==", "Mips", "::", "ZERO_64", ")", "{", "if", "(", "UseTraps", ")", "{", "TOut", ".", "emitRRI", "(", "Mips", "::", "TEQ", ",", "ZeroReg", ",", "ZeroReg", ",", "<NUM_LIT>", ",", "IDLoc", ",", "STI", ")", ";", "return", "false", ";", "}", "TOut", ".", "emitII", "(", "Mips", "::", "BREAK", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "IDLoc", ",", "STI", ")", ";", "return", "false", ";", "}", "MCContext", "&", "Context", "=", "TOut", ".", "getStreamer", "(", ")", ".", "getContext", "(", ")", ";", "MCSymbol", "*", "BrTarget", ";", "MCOperand", "LabelOp", ";", "if", "(", "UseTraps", ")", "{", "TOut", ".", "emitRRI", "(", "Mips", "::", "TEQ", ",", "RtReg", ",", "ZeroReg", ",", "<NUM_LIT>", ",", "IDLoc", ",", "STI", ")", ";", "}", "else", "{", "BrTarget", "=", "Context", ".", "createTempSymbol", "(", ")", ";", "LabelOp", "=", "MCOperand", "::", "createExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "BrTarget", ",", "Context", ")", ")", ";", "TOut", ".", "emitRRX", "(", "Mips", "::", "BNE", ",", "RtReg", ",", "ZeroReg", ",", "LabelOp", ",", "IDLoc", ",", "STI", ")", ";", "}", "TOut", ".", "emitRR", "(", "DivOp", ",", "RsReg", ",", "RtReg", ",", "IDLoc", ",", "STI", ")", ";", "if", "(", "!", "UseTraps", ")", "TOut", ".", "emitII", "(", "Mips", "::", "BREAK", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "IDLoc", ",", "STI", ")", ";", "if", "(", "!", "Signed", ")", "{", "if", "(", "!", "UseTraps", ")", "TOut", ".", "getStreamer", "(", ")", ".", "EmitLabel", "(", "BrTarget", ")", ";", "TOut", ".", "emitR", "(", "Mips", "::", "MFLO", ",", "RdReg", ",", "IDLoc", ",", "STI", ")", ";", "return", "false", ";", "}" ]

LLVM

JVM

CPP

stmt_completion

Virtual ISA

3,432

[ ";" ]

[ "static", "bool", "isAllocationCandidate", "(", "const", "JVMInstrInfo", "*", "TII", ",", "MachineInstr", "*", "MI", ")", "{", "if", "(", "MI", "->", "isReturn", "(", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "skipAllocation", "(", ")", ")", "return", "false", ";", "return", "true" ]

GCC

i386

MD

next_suggestion

CPU

3,433

[ "<STR_LIT>" ]

[ "(", "compare", ":", "CCC", "(", "plus", ":", "SWI", "(", "match_operand", ":", "SWI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SWI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "SWI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

3,434

[ "}" ]

[ "let", "isExtended", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "DecoderNamespace", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

GCC

arm

CPP

stmt_completion

CPU

3,435

[ "a", ")", "{" ]

[ "vreinterpret_u32_bf16", "(", "bfloat16x4_t", "_", "_" ]

LLVM

ARM

TD

next_suggestion

CPU

3,436

[ "}" ]

[ "let", "ParserMethod", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=", "<STR_LIT>", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

3,437

[ ":", "InstrItinClass", ";" ]

[ "def", "tc_2b8da4c2" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

3,438

[ "return", "AMDGPUTargetLowering", "::", "PerformDAGCombine", "(", "N", ",", "DCI", ")", ";" ]

[ "if", "(", "A", "==", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "{", "const", "SDValue", "NegTwo", "=", "DAG", ".", "getConstantFP", "(", "-", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "f32", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "FMAD", ",", "DL", ",", "VT", ",", "NegTwo", ",", "A", ",", "LHS", ")", ";", "}", "}", "return", "SDValue", "(", ")", ";", "}", "break", ";", "}", "case", "ISD", "::", "LOAD", ":", "case", "ISD", "::", "STORE", ":", "case", "ISD", "::", "ATOMIC_LOAD", ":", "case", "ISD", "::", "ATOMIC_STORE", ":", "case", "ISD", "::", "ATOMIC_CMP_SWAP", ":", "case", "ISD", "::", "ATOMIC_CMP_SWAP_WITH_SUCCESS", ":", "case", "ISD", "::", "ATOMIC_SWAP", ":", "case", "ISD", "::", "ATOMIC_LOAD_ADD", ":", "case", "ISD", "::", "ATOMIC_LOAD_SUB", ":", "case", "ISD", "::", "ATOMIC_LOAD_AND", ":", "case", "ISD", "::", "ATOMIC_LOAD_OR", ":", "case", "ISD", "::", "ATOMIC_LOAD_XOR", ":", "case", "ISD", "::", "ATOMIC_LOAD_NAND", ":", "case", "ISD", "::", "ATOMIC_LOAD_MIN", ":", "case", "ISD", "::", "ATOMIC_LOAD_MAX", ":", "case", "ISD", "::", "ATOMIC_LOAD_UMIN", ":", "case", "ISD", "::", "ATOMIC_LOAD_UMAX", ":", "{", "if", "(", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "break", ";", "MemSDNode", "*", "MemNode", "=", "cast", "<", "MemSDNode", ">", "(", "N", ")", ";", "SDValue", "Ptr", "=", "MemNode", "->", "getBasePtr", "(", ")", ";", "unsigned", "AS", "=", "MemNode", "->", "getAddressSpace", "(", ")", ";", "if", "(", "Ptr", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SHL", "&&", "AS", "!=", "AMDGPUAS", "::", "PRIVATE_ADDRESS", ")", "{", "SDValue", "NewPtr", "=", "performSHLPtrCombine", "(", "Ptr", ".", "getNode", "(", ")", ",", "AS", ",", "DCI", ")", ";", "if", "(", "NewPtr", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "NewOps", "(", "MemNode", "->", "op_begin", "(", ")", ",", "MemNode", "->", "op_end", "(", ")", ")", ";", "NewOps", "[", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "STORE", "?", "<NUM_LIT>", ":", "<NUM_LIT>", "]", "=", "NewPtr", ";", "return", "SDValue", "(", "DAG", ".", "UpdateNodeOperands", "(", "MemNode", ",", "NewOps", ")", ",", "<NUM_LIT>", ")", ";", "}", "}", "break", ";", "}", "case", "ISD", "::", "AND", ":", "return", "performAndCombine", "(", "N", ",", "DCI", ")", ";", "case", "ISD", "::", "OR", ":", "return", "performOrCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "performClassCombine", "(", "N", ",", "DCI", ")", ";", "}" ]

GCC

rs6000

MD

stmt_completion

CPU

3,439

[ "<STR_LIT>", ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]

GCC

aarch64

MD

next_suggestion

CPU

3,440

[ "<STR_LIT>" ]

[ "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SVE_2", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_ST1_SCATTER", ")", ")", "]" ]

LLVM

AArch64

CPP

next_suggestion

CPU

3,441

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]

[ "static", "unsigned", "getMatchingWideOpcode", "(", "unsigned", "Opc", ")", "{", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Opcode has no wide equivalent!", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]

GCC

s390

MD

stmt_completion

MPU

3,442

[ "const_int", "<NUM_LIT>", ")", "]" ]

[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(", "cond", "[", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(" ]

LLVM

AArch64

TD

next_suggestion

CPU

3,443

[ "}" ]

[ "def", "SIMDImmType10Operand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "}", "class", "UImmScaledMemoryIndexed", "<", "int", "Width", ",", "int", "Scale", ">", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", "#", "Width", "#", "<STR_LIT>", "#", "Scale", ";", "let", "DiagnosticType", "=", "<STR_LIT>", "#", "Scale", "#", "<STR_LIT>", "#", "Width", ";", "let", "RenderMethod", "=", "<STR_LIT>", "#", "Scale", "#", "<STR_LIT>", ";", "let", "PredicateMethod", "=", "<STR_LIT>", "#", "Width", "#", "<STR_LIT>", "#", "Scale", "#", "<STR_LIT>", ";" ]

LLVM

ARM64

TD

stmt_completion

CPU

3,444

[ "=", "<STR_LIT>", ";" ]

[ "def", "logical_vec_shift", ":", "Operand", "<", "i32", ">", "{", "let", "PrintMethod" ]

LLVM

Mips

CPP

next_suggestion

CPU

3,445

[ "}" ]

[ "void", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "Register", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "Register", "VReg", ")", "const", "override", "{", "storeRegToStack", "(", "MBB", ",", "MBBI", ",", "SrcReg", ",", "isKill", ",", "FrameIndex", ",", "RC", ",", "TRI", ",", "<NUM_LIT>", ")", ";" ]

GCC

rs6000

MD

stmt_completion

CPU

3,446

[ "UNSPEC_SLDB", "UNSPEC_SRDB", "]", ")" ]

[ "(", "define_int_iterator", "VSHIFT_DBL_LR", "[" ]

LLVM

X86

CPP

next_suggestion

CPU

3,447

[ "if", "(", "hasHipeCC", ")", "return", "&", "X86", "::", "GR32RegClass", ";" ]

[ "return", "&", "X86", "::", "GR32RegClass", ";", "case", "<NUM_LIT>", ":", "if", "(", "Subtarget", ".", "isTarget64BitLP64", "(", ")", ")", "return", "&", "X86", "::", "GR64_NOSPRegClass", ";", "return", "&", "X86", "::", "GR32_NOSPRegClass", ";", "case", "<NUM_LIT>", ":", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "if", "(", "IsWin64", "||", "(", "F", "&&", "F", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "X86_64_Win64", ")", ")", "return", "&", "X86", "::", "GR64_TCW64RegClass", ";", "else", "if", "(", "Is64Bit", ")", "return", "&", "X86", "::", "GR64_TCRegClass", ";", "bool", "hasHipeCC", "=", "(", "F", "?", "F", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "HiPE", ":", "false", ")", ";" ]

LLVM

AArch64

CPP

code_generation

CPU

3,448

[ "int", "AArch64TTIImpl", "::", "getIntImmCost", "(", "Intrinsic", "::", "ID", "IID", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "unsigned", "BitSize", "=", "Ty", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "BitSize", "==", "<NUM_LIT>", ")", "return", "TTI", "::", "TCC_Free", ";", "if", "(", "IID", ">=", "Intrinsic", "::", "aarch64_addg", "&&", "IID", "<=", "Intrinsic", "::", "aarch64_udiv", ")", "return", "AArch64TTIImpl", "::", "getIntImmCost", "(", "Imm", ",", "Ty", ")", ";", "switch", "(", "IID", ")", "{", "default", ":", "return", "TTI", "::", "TCC_Free", ";", "case", "Intrinsic", "::", "sadd_with_overflow", ":", "case", "Intrinsic", "::", "uadd_with_overflow", ":", "case", "Intrinsic", "::", "ssub_with_overflow", ":", "case", "Intrinsic", "::", "usub_with_overflow", ":", "case", "Intrinsic", "::", "smul_with_overflow", ":", "case", "Intrinsic", "::", "umul_with_overflow", ":", "if", "(", "Idx", "==", "<NUM_LIT>", ")", "{", "int", "NumConstants", "=", "(", "BitSize", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "int", "Cost", "=", "AArch64TTIImpl", "::", "getIntImmCost", "(", "Imm", ",", "Ty", ")", ";", "return", "(", "Cost", "<=", "NumConstants", "*", "TTI", "::", "TCC_Basic", ")", "?", "static_cast", "<", "int", ">", "(", "TTI", "::", "TCC_Free", ")", ":", "Cost", ";", "}", "break", ";", "case", "Intrinsic", "::", "experimental_stackmap", ":", "if", "(", "(", "Idx", "<", "<NUM_LIT>", ")", "||", "(", "Imm", ".", "getBitWidth", "(", ")", "<=", "<NUM_LIT>", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ".", "getSExtValue", "(", ")", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "break", ";", "case", "Intrinsic", "::", "experimental_patchpoint_void", ":", "case", "Intrinsic", "::", "experimental_patchpoint_i64", ":", "if", "(", "(", "Idx", "<", "<NUM_LIT>", ")", "||", "(", "Imm", ".", "getBitWidth", "(", ")", "<=", "<NUM_LIT>", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ".", "getSExtValue", "(", ")", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "break", ";", "}", "return", "AArch64TTIImpl", "::", "getIntImmCost", "(", "Imm", ",", "Ty", ")", ";", "}" ]

[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]

LLVM

AArch64

CPP

program_repair

CPU

3,449

[ "<FIXS>", "const", "Register", "*", "ReplacedAddend", "=", "nullptr", ")", "{", "<FIXE>", "<FIXS>", "Register", "ResultReg", "=", "Root", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "SrcReg0", "=", "MUL", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<FIXE>", "<FIXS>", "Register", "SrcReg1", "=", "MUL", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<FIXE>" ]

[ "SmallVectorImpl", "MachineInstr", "*", ">", "&", "InsInstrs", ",", "unsigned", "IdxMulOpd", ",", "unsigned", "MaddOpc", ",", "const", "TargetRegisterClass", "*", "RC", ",", "FMAInstKind", "kind", "=", "FMAInstKind", "::", "Default", ",", "<BUGS>", "const", "unsigned", "*", "ReplacedAddend", "=", "nullptr", ")", "{", "<BUGE>", "assert", "(", "IdxMulOpd", "==", "<NUM_LIT>", "||", "IdxMulOpd", "==", "<NUM_LIT>", ")", ";", "unsigned", "IdxOtherOpd", "=", "IdxMulOpd", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "MachineInstr", "*", "MUL", "=", "MRI", ".", "getUniqueVRegDef", "(", "Root", ".", "getOperand", "(", "IdxMulOpd", ")", ".", "getReg", "(", ")", ")", ";", "<BUGS>", "unsigned", "ResultReg", "=", "Root", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg0", "=", "MUL", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<BUGE>", "bool", "Src0IsKill", "=", "MUL", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "<BUGS>", "unsigned", "SrcReg1", "=", "MUL", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<BUGE>", "bool", "Src1IsKill", "=", "MUL", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "unsigned", "SrcReg2", ";" ]

GCC

i386

MD

next_suggestion

CPU

3,450

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "<", "sselongvecmode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "any_fix", ":", "<", "sselongvecmode", ">", "(", "match_operand", ":", "VF1_128_256VL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

3,451

[ ";" ]

[ "if", "(", "CmpOpc", "==", "Hexagon", "::", "A4_cmpbeqi", ")", "return", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ";", "if", "(", "CmpOpc", "==", "Hexagon", "::", "A4_cmpbgti", ")", "return", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ";", "return", "true" ]

LLVM

AMDGPU

CPP

code_generation

GPU

3,452

[ "void", "WaitcntBrackets", "::", "print", "(", "raw_ostream", "&", "OS", ")", "{", "OS", "<<", "'", "\\n", "'", ";", "for", "(", "auto", "T", ":", "inst_counter_types", "(", ")", ")", "{", "unsigned", "LB", "=", "getScoreLB", "(", "T", ")", ";", "unsigned", "UB", "=", "getScoreUB", "(", "T", ")", ";", "switch", "(", "T", ")", "{", "case", "VM_CNT", ":", "OS", "<<", "<STR_LIT>", " VM_CNT(", "<STR_LIT>", "<<", "UB", "-", "LB", "<<", "<STR_LIT>", "): ", "<STR_LIT>", ";", "break", ";", "case", "LGKM_CNT", ":", "OS", "<<", "<STR_LIT>", " LGKM_CNT(", "<STR_LIT>", "<<", "UB", "-", "LB", "<<", "<STR_LIT>", "): ", "<STR_LIT>", ";", "break", ";", "case", "EXP_CNT", ":", "OS", "<<", "<STR_LIT>", " EXP_CNT(", "<STR_LIT>", "<<", "UB", "-", "LB", "<<", "<STR_LIT>", "): ", "<STR_LIT>", ";", "break", ";", "case", "VS_CNT", ":", "OS", "<<", "<STR_LIT>", " VS_CNT(", "<STR_LIT>", "<<", "UB", "-", "LB", "<<", "<STR_LIT>", "): ", "<STR_LIT>", ";", "break", ";", "default", ":", "OS", "<<", "<STR_LIT>", " UNKNOWN(", "<STR_LIT>", "<<", "UB", "-", "LB", "<<", "<STR_LIT>", "): ", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "LB", "<", "UB", ")", "{", "for", "(", "int", "J", "=", "<NUM_LIT>", ";", "J", "<=", "VgprUB", ";", "J", "++", ")", "{", "unsigned", "RegScore", "=", "getRegScore", "(", "J", ",", "T", ")", ";", "if", "(", "RegScore", "<=", "LB", ")", "continue", ";", "unsigned", "RelScore", "=", "RegScore", "-", "LB", "-", "<NUM_LIT>", ";", "if", "(", "J", "<", "SQ_MAX_PGM_VGPRS", "+", "EXTRA_VGPR_LDS", ")", "{", "OS", "<<", "RelScore", "<<", "<STR_LIT>", ":v", "<STR_LIT>", "<<", "J", "<<", "<STR_LIT>", "<STR_LIT>", ";", "}", "else", "{", "OS", "<<", "RelScore", "<<", "<STR_LIT>", ":ds ", "<STR_LIT>", ";", "}", "}", "if", "(", "T", "==", "LGKM_CNT", ")", "{", "for", "(", "int", "J", "=", "<NUM_LIT>", ";", "J", "<=", "SgprUB", ";", "J", "++", ")", "{", "unsigned", "RegScore", "=", "getRegScore", "(", "J", "+", "NUM_ALL_VGPRS", ",", "LGKM_CNT", ")", ";", "if", "(", "RegScore", "<=", "LB", ")", "continue", ";", "unsigned", "RelScore", "=", "RegScore", "-", "LB", "-", "<NUM_LIT>", ";", "OS", "<<", "RelScore", "<<", "<STR_LIT>", ":s", "<STR_LIT>", "<<", "J", "<<", "<STR_LIT>", "<STR_LIT>", ";", "}", "}", "}", "OS", "<<", "'", "\\n", "'", ";", "}", "OS", "<<", "'", "\\n", "'", ";", "}" ]

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

LLVM

ARM64

CPP

code_generation

CPU

3,453

[ "const", "MCPhysReg", "*", "ARM64RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "assert", "(", "MF", "&&", "<STR_LIT>", "Invalid MachineFunction pointer.", "<STR_LIT>", ")", ";", "if", "(", "MF", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "AnyReg", ")", "return", "CSR_ARM64_AllRegs_SaveList", ";", "else", "return", "CSR_ARM64_AAPCS_SaveList", ";", "}" ]

[ "Code", "Generation", "virtual", "methods", "..." ]

LLVM

Hexagon

TD

next_suggestion

DSP

3,454

[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

PowerPC

TD

next_suggestion

CPU

3,455

[ "def", "i32immNonAllOneNonZero", ":", "ImmLeaf", "<", "i32", ",", "[", "{", "return", "Imm", "&", "&", "(", "Imm", "!", "=", "-", "<NUM_LIT>", ")", ";", "}", "]", ">", ";" ]

[ "}", "]", ">", ";", "def", "getFPAs64BitIntHi", ":", "SDNodeXForm", "<", "fpimm", ",", "[", "{", "APFloat", "APFloatOfN", "=", "N", "-", ">", "getValueAPF", "(", ")", ";", "bool", "Unused", ";", "APFloatOfN", ".", "convert", "(", "APFloat", ":", ":", "IEEEdouble", "(", ")", ",", "APFloat", ":", ":", "rmNearestTiesToEven", ",", "&", "Unused", ")", ";", "uint32_t", "Hi", "=", "(", "uint32_t", ")", "(", "(", "APFloatOfN", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ")", ">", ">", "<NUM_LIT>", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "Hi", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "getFPAs64BitIntLo", ":", "SDNodeXForm", "<", "fpimm", ",", "[", "{", "APFloat", "APFloatOfN", "=", "N", "-", ">", "getValueAPF", "(", ")", ";", "bool", "Unused", ";", "APFloatOfN", ".", "convert", "(", "APFloat", ":", ":", "IEEEdouble", "(", ")", ",", "APFloat", ":", ":", "rmNearestTiesToEven", ",", "&", "Unused", ")", ";", "uint32_t", "Lo", "=", "(", "uint32_t", ")", "(", "APFloatOfN", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "Lo", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "imm34", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "return", "isInt", "<", "<NUM_LIT>", ">", "(", "N", "-", ">", "getSExtValue", "(", ")", ")", ";", "}", "]", ">", ";", "def", "getImmAs64BitInt", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "getI64Imm", "(", "N", "-", ">", "getSExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "SHL32", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "getI32Imm", "(", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "SRL32", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "N", "-", ">", "getZExtValue", "(", ")", "?", "getI32Imm", "(", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ")", ":", "getI32Imm", "(", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "LO16", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "getI32Imm", "(", "(", "unsigned", "short", ")", "N", "-", ">", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "HI16", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "getI32Imm", "(", "(", "unsigned", ")", "N", "-", ">", "getZExtValue", "(", ")", ">", ">", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "HA16", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "long", "Val", "=", "N", "-", ">", "getZExtValue", "(", ")", ";", "return", "getI32Imm", "(", "(", "Val", "-", "(", "signed", "short", ")", "Val", ")", ">", ">", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "MB", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "unsigned", "mb", "=", "<NUM_LIT>", ",", "me", ";", "(", "void", ")", "isRunOfOnes", "(", "(", "unsigned", ")", "N", "-", ">", "getZExtValue", "(", ")", ",", "mb", ",", "me", ")", ";", "return", "getI32Imm", "(", "mb", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "ME", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "unsigned", "mb", ",", "me", "=", "<NUM_LIT>", ";", "(", "void", ")", "isRunOfOnes", "(", "(", "unsigned", ")", "N", "-", ">", "getZExtValue", "(", ")", ",", "mb", ",", "me", ")", ";", "return", "getI32Imm", "(", "me", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "maskimm32", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "unsigned", "mb", ",", "me", ";", "if", "(", "N", "-", ">", "getValueType", "(", "<NUM_LIT>", ")", "=", "=", "MVT", ":", ":", "i32", ")", "return", "isRunOfOnes", "(", "(", "unsigned", ")", "N", "-", ">", "getZExtValue", "(", ")", ",", "mb", ",", "me", ")", ";", "else", "return", "false", ";", "}", "]", ">", ";", "def", "imm32SExt16", ":", "Operand", "<", "i32", ">", ",", "ImmLeaf", "<", "i32", ",", "[", "{", "return", "(", "int32_t", ")", "Imm", "=", "=", "(", "short", ")", "Imm", ";", "}", "]", ">", ";", "def", "imm64SExt16", ":", "Operand", "<", "i64", ">", ",", "ImmLeaf", "<", "i64", ",", "[", "{", "return", "(", "int64_t", ")", "Imm", "=", "=", "(", "short", ")", "Imm", ";", "}", "]", ">", ";", "def", "immZExt16", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "return", "(", "uint64_t", ")", "N", "-", ">", "getZExtValue", "(", ")", "=", "=", "(", "unsigned", "short", ")", "N", "-", ">", "getZExtValue", "(", ")", ";", "}", "]", ",", "LO16", ">", ";", "def", "immNonAllOneAnyExt8", ":", "ImmLeaf", "<", "i32", ",", "[", "{", "return", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", "&", "&", "(", "Imm", "!", "=", "-", "<NUM_LIT>", ")", ")", "|", "|", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", "&", "&", "(", "Imm", "!", "=", "<NUM_LIT>", ")", ")", ";", "}", "]", ">", ";" ]

LLVM

JVM

CPP

stmt_completion

Virtual ISA

3,456

[ ";" ]

[ "LocalsLimit", "=", "limit" ]

GCC

aarch64

MD

next_suggestion

CPU

3,457

[ "<STR_LIT>" ]

[ "(", "ashift", ":", "VDQ_I", "(", "match_operand", ":", "VDQ_I", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VDQ_I", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

LLVM

Hexagon

TD

stmt_completion

DSP

3,458

[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "C2_all8", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "PredRegs", ":", "$", "Ps4", ")", ",", "<STR_LIT>", ",", "tc_de554571", ",", "TypeCR", ">", ",", "Enc_65d691", "{", "let", "Inst", "{", "<NUM_LIT>", "-" ]

LLVM

VE

TD

next_suggestion

CPU

3,459

[ "}" ]

[ "def", "UImm2AsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";" ]

LLVM

Mips

CPP

stmt_completion

CPU

3,460

[ ")", "return", "false", ";" ]

[ "const", "MipsTargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "MipsTargetLowering", ">", "(", ")", ";", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "RetInfos", ";", "ArgInfo", "ArgRetInfo", "(", "VRegs", ",", "*", "Val", ",", "<NUM_LIT>", ")", ";", "setArgFlags", "(", "ArgRetInfo", ",", "AttributeList", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "ArgRetInfo", ",", "RetInfos", ",", "DL", ",", "F", ".", "getCallingConv", "(", ")", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "SmallVector", "<", "ISD", "::", "OutputArg", ",", "<NUM_LIT>", ">", "Outs", ";", "MipsCCState", "CCInfo", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ",", "MF", ",", "ArgLocs", ",", "F", ".", "getContext", "(", ")", ")", ";", "MipsOutgoingValueHandler", "RetHandler", "(", "MIRBuilder", ",", "MF", ".", "getRegInfo", "(", ")", ",", "Ret", ")", ";", "std", "::", "string", "FuncName", "=", "F", ".", "getName", "(", ")", ".", "str", "(", ")", ";", "MipsOutgoingValueAssigner", "Assigner", "(", "TLI", ".", "CCAssignFnForReturn", "(", ")", ",", "FuncName", ".", "c_str", "(", ")", ",", "true", ")", ";", "if", "(", "!", "determineAssignments", "(", "Assigner", ",", "RetInfos", ",", "CCInfo", ")", ")", "return", "false", ";", "if", "(", "!", "handleAssignments", "(", "RetHandler", ",", "RetInfos", ",", "CCInfo", ",", "ArgLocs", ",", "MIRBuilder", ")" ]

LLVM

ARM

TD

stmt_completion

CPU

3,461

[ "=", "<STR_LIT>", ";" ]

[ "def", "fadd_mlx", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "lhs", ",", "node", ":", "$", "rhs", ")", ",", "(", "fadd", "node", ":", "$", "lhs", ",", "node", ":", "$", "rhs", ")", ",", "[", "{", "return", "hasNoVMLxHazardUse", "(", "N", ")", ";", "}", "]", ">", ";", "def", "fsub_mlx", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "lhs", ",", "node", ":", "$", "rhs", ")", ",", "(", "fsub", "node", ":", "$", "lhs", ",", "node", ":", "$", "rhs", ")", ",", "[", "{", "return", "hasNoVMLxHazardUse", "(", "N", ")", ";", "}", "]", ">", ";", "class", "ImmAsmOperand", ":", "AsmOperandClass", "{", "let", "RenderMethod", "=", "<STR_LIT>", ";", "}", "class", "MemOperand", ":", "Operand", "<", "i32", ">", "{", "let", "OperandType", "=", "<STR_LIT>", ";", "}", "def", "brtarget", ":", "Operand", "<", "OtherVT", ">", "{", "let", "EncoderMethod" ]

LLVM

PowerPC

TD

next_suggestion

CPU

3,462

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "R", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "xo", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "RC", ";" ]

LLVM

AArch64

CPP

next_suggestion

CPU

3,463

[ "if", "(", "!", "Functions", ".", "empty", "(", ")", ")", "Changed", "|=", "optimizeFunctions", "(", "Functions", ")", ";" ]

[ "switch", "(", "F", ".", "getIntrinsicID", "(", ")", ")", "{", "case", "Intrinsic", "::", "aarch64_sve_ptrue", ":", "for", "(", "User", "*", "U", ":", "F", ".", "users", "(", ")", ")", "Functions", ".", "insert", "(", "cast", "<", "Instruction", ">", "(", "U", ")", "->", "getFunction", "(", ")", ")", ";", "break", ";", "default", ":", "break", ";", "}", "}" ]

LLVM

ARM

CPP

stmt_completion

CPU

3,464

[ "swap", "(", "Op0", ",", "Op1", ")", ";" ]

[ "case", "ISD", "::", "SETULT", ":", "Invert", "=", "true", ";", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "ISD", "::", "SETUEQ", ":", "Invert", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "ISD", "::", "SETONE", ":", "{", "SDValue", "TmpOp0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "CmpVT", ",", "Op1", ",", "Op0", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ";", "SDValue", "TmpOp1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "CmpVT", ",", "Op0", ",", "Op1", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "dl", ",", "CmpVT", ",", "TmpOp0", ",", "TmpOp1", ")", ";", "if", "(", "Invert", ")", "Result", "=", "DAG", ".", "getNOT", "(", "dl", ",", "Result", ",", "VT", ")", ";", "return", "Result", ";", "}", "case", "ISD", "::", "SETUO", ":", "Invert", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "ISD", "::", "SETO", ":", "{", "SDValue", "TmpOp0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "CmpVT", ",", "Op1", ",", "Op0", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ";", "SDValue", "TmpOp1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "CmpVT", ",", "Op0", ",", "Op1", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "dl", ",", "CmpVT", ",", "TmpOp0", ",", "TmpOp1", ")", ";", "if", "(", "Invert", ")", "Result", "=", "DAG", ".", "getNOT", "(", "dl", ",", "Result", ",", "VT", ")", ";", "return", "Result", ";", "}", "}", "}", "else", "{", "switch", "(", "SetCCOpcode", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Illegal integer comparison", "<STR_LIT>", ")", ";", "case", "ISD", "::", "SETNE", ":", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "{", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "else", "{", "Invert", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "}", "case", "ISD", "::", "SETEQ", ":", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "ISD", "::", "SETLT", ":", "Swap", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "ISD", "::", "SETGT", ":", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "ISD", "::", "SETLE", ":", "Swap", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "ISD", "::", "SETGE", ":", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "ISD", "::", "SETULT", ":", "Swap", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "ISD", "::", "SETUGT", ":", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "ISD", "::", "SETULE", ":", "Swap", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "ISD", "::", "SETUGE", ":", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "ST", "->", "hasNEON", "(", ")", "&&", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "SDValue", "AndOp", ";", "if", "(", "ISD", "::", "isBuildVectorAllZeros", "(", "Op1", ".", "getNode", "(", ")", ")", ")", "AndOp", "=", "Op0", ";", "else", "if", "(", "ISD", "::", "isBuildVectorAllZeros", "(", "Op0", ".", "getNode", "(", ")", ")", ")", "AndOp", "=", "Op1", ";", "if", "(", "AndOp", ".", "getNode", "(", ")", "&&", "AndOp", ".", "getOpcode", "(", ")", "==", "ISD", "::", "BITCAST", ")", "AndOp", "=", "AndOp", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "AndOp", ".", "getNode", "(", ")", "&&", "AndOp", ".", "getOpcode", "(", ")", "==", "ISD", "::", "AND", ")", "{", "Op0", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "CmpVT", ",", "AndOp", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Op1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "CmpVT", ",", "AndOp", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "CmpVT", ",", "Op0", ",", "Op1", ")", ";", "if", "(", "!", "Invert", ")", "Result", "=", "DAG", ".", "getNOT", "(", "dl", ",", "Result", ",", "VT", ")", ";", "return", "Result", ";", "}", "}", "}", "if", "(", "Swap", ")", "std", "::" ]

GCC

arm

MD

stmt_completion

CPU

3,465

[ "<STR_LIT>", ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]

GCC

rs6000

CPP

stmt_completion

CPU

3,466

[ "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m128", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_rcp_ss", "(", "_", "_", "m128", "_", "_", "A", ")", "{", "_", "_", "m128", "_", "_", "a", ",", "_", "_", "c", ";", "static", "const", "_", "_", "vector", "unsigned", "int", "_", "_", "mask", "=" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

3,467

[ ";" ]

[ "int", "WaitStates", "=", "std", "::", "max", "(", "<NUM_LIT>", ",", "checkAnyInstHazards", "(", "MI", ")", ")", ";", "if", "(", "SIInstrInfo", "::", "isSMRD", "(", "*", "MI", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkSMRDHazards", "(", "MI", ")", ")", ";", "if", "(", "SIInstrInfo", "::", "isVALU", "(", "*", "MI", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkVALUHazards", "(", "MI", ")", ")", ";", "if", "(", "SIInstrInfo", "::", "isVMEM", "(", "*", "MI", ")", "||", "SIInstrInfo", "::", "isFLAT", "(", "*", "MI", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkVMEMHazards", "(", "MI", ")", ")", ";", "if", "(", "SIInstrInfo", "::", "isDPP", "(", "*", "MI", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkDPPHazards", "(", "MI", ")", ")", ";", "if", "(", "isDivFMas", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkDivFMasHazards", "(", "MI", ")", ")", ";", "if", "(", "isRWLane", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkRWLaneHazards", "(", "MI", ")", ")", ";", "if", "(", "isSGetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkGetRegHazards", "(", "MI", ")", ")", ";", "if", "(", "isSSetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkSetRegHazards", "(", "MI", ")", ")", ";", "if", "(", "isRFE", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkRFEHazards", "(", "MI", ")", ")", ";", "if", "(", "ST", ".", "hasReadM0MovRelInterpHazard", "(", ")", "&&", "(", "TII", ".", "isVINTRP", "(", "*", "MI", ")", "||", "isSMovRel", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkReadM0Hazards", "(", "MI", ")", ")", ";", "if", "(", "ST", ".", "hasReadM0SendMsgHazard", "(", ")", "&&", "isSendMsgTraceDataOrGDS", "(", "*", "MI", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkReadM0Hazards", "(", "MI", ")", ")", ";", "return", "WaitStates" ]

LLVM

ARM

CPP

next_suggestion

CPU

3,468

[ "StaticDtorsSection", "=", "<STR_LIT>", ".mod_term_func", "<STR_LIT>", ";" ]

[ "LessPrivateGlobalPrefix", "=", "<STR_LIT>", "l", "<STR_LIT>", ";", "StringConstantPrefix", "=", "<STR_LIT>", "\\1LC", "<STR_LIT>", ";", "BSSSection", "=", "<NUM_LIT>", ";", "ZeroDirective", "=", "<STR_LIT>", "\\t.space\\t", "<STR_LIT>", ";", "ZeroFillDirective", "=", "<STR_LIT>", "\\t.zerofill\\t", "<STR_LIT>", ";", "SetDirective", "=", "<STR_LIT>", "\\t.set\\t", "<STR_LIT>", ";", "WeakRefDirective", "=", "<STR_LIT>", "\\t.weak_reference\\t", "<STR_LIT>", ";", "WeakDefDirective", "=", "<STR_LIT>", "\\t.weak_definition ", "<STR_LIT>", ";", "HiddenDirective", "=", "<STR_LIT>", "\\t.private_extern\\t", "<STR_LIT>", ";", "ProtectedDirective", "=", "NULL", ";", "JumpTableDataSection", "=", "<STR_LIT>", ".const", "<STR_LIT>", ";", "CStringSection", "=", "<STR_LIT>", "\\t.cstring", "<STR_LIT>", ";", "HasDotTypeDotSizeDirective", "=", "false", ";", "HasSingleParameterDotFile", "=", "false", ";", "NeedsIndirectEncoding", "=", "true", ";", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "Static", ")", "{", "StaticCtorsSection", "=", "<STR_LIT>", ".constructor", "<STR_LIT>", ";", "StaticDtorsSection", "=", "<STR_LIT>", ".destructor", "<STR_LIT>", ";", "}", "else", "{", "StaticCtorsSection", "=", "<STR_LIT>", ".mod_init_func", "<STR_LIT>", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

3,469

[ "Binary", "|=", "(", "RegD", "&", "<NUM_LIT>", ")", "<<", "<STR_LIT>", "::", "<STR_LIT>", ";" ]

[ "static", "unsigned", "encodeNEONRd", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpIdx", ")", "{", "unsigned", "RegD", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getReg", "(", ")", ";", "unsigned", "Binary", "=", "<NUM_LIT>", ";", "RegD", "=", "getARMRegisterNumbering", "(", "RegD", ")", ";" ]

LLVM

ARM

TD

program_repair

CPU

3,470

[ "<FIXS>", "def", "tMOVgpr2tgpr", ":", "Thumb1pI", "(", "outs", "tGPR", ":", "$", "Rd", ")", ",", "(", "ins", "GPR", ":", "$", "Rm", ")", ",", "AddrModeNone", ",", "Size2Bytes", ",", "IIC_iMOVr", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "<FIXE>" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";", "}", "<BUGS>", "def", "tMOVgpr2tgpr", ":", "T1I", "(", "outs", "tGPR", ":", "$", "Rd", ")", ",", "(", "ins", "GPR", ":", "$", "Rm", ")", ",", "IIC_iMOVr", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "<BUGE>", "T1Special", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "?", "}", ">", "{", "bits", "<NUM_LIT>", ">", "Rd", ";" ]

GCC

h8300

CPP

code_generation

MPU

3,471

[ "unsigned", "int", "compute_logical_op_length", "(", "machine_mode", "mode", ",", "rtx_code", "code", ",", "rtx", "*", "operands", ",", "rtx_insn", "*", "insn", ")", "{", "const", "unsigned", "HOST_WIDE_INT", "intval", "=", "(", "unsigned", "HOST_WIDE_INT", ")", "(", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "CONST_INT", ")", "&&", "register_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "VOIDmode", ")", "?", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ":", "<NUM_LIT>", ")", ";", "const", "unsigned", "HOST_WIDE_INT", "det", "=", "(", "code", "!=", "AND", ")", "?", "intval", ":", "~", "intval", ";", "const", "unsigned", "HOST_WIDE_INT", "b0", "=", "(", "det", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "const", "unsigned", "HOST_WIDE_INT", "b1", "=", "(", "det", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "const", "unsigned", "HOST_WIDE_INT", "w0", "=", "(", "det", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "const", "unsigned", "HOST_WIDE_INT", "w1", "=", "(", "det", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "int", "lower_half_easy_p", "=", "<NUM_LIT>", ";", "int", "upper_half_easy_p", "=", "<NUM_LIT>", ";", "unsigned", "int", "length", "=", "<NUM_LIT>", ";", "bool", "cc_meaningful", "=", "false", ";", "if", "(", "insn", ")", "{", "rtx", "pattern", "=", "PATTERN", "(", "insn", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "pattern", ")", "==", "PARALLEL", ")", ";", "rtx", "second_op", "=", "XVECEXP", "(", "pattern", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "cc_meaningful", "=", "(", "GET_CODE", "(", "second_op", ")", "!=", "CLOBBER", ")", ";", "}", "switch", "(", "mode", ")", "{", "case", "E_QImode", ":", "return", "<NUM_LIT>", ";", "case", "E_HImode", ":", "if", "(", "cc_meaningful", "||", "(", "b0", "!=", "<NUM_LIT>", "&&", "b1", "!=", "<NUM_LIT>", ")", ")", "{", "length", "=", "h8300_length_from_table", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "&", "logicw_length_table", ")", ";", "}", "else", "{", "if", "(", "b0", "!=", "<NUM_LIT>", ")", "length", "+=", "<NUM_LIT>", ";", "if", "(", "b1", "!=", "<NUM_LIT>", ")", "length", "+=", "<NUM_LIT>", ";", "}", "break", ";", "case", "E_SImode", ":", "lower_half_easy_p", "=", "(", "b0", "==", "<NUM_LIT>", "||", "b1", "==", "<NUM_LIT>", "||", "(", "code", "!=", "IOR", "&&", "w0", "==", "<NUM_LIT>", ")", ")", ";", "upper_half_easy_p", "=", "(", "(", "code", "!=", "IOR", "&&", "w1", "==", "<NUM_LIT>", ")", "||", "(", "code", "==", "AND", "&&", "w1", "==", "<NUM_LIT>", ")", ")", ";", "if", "(", "cc_meaningful", "||", "(", "w0", "!=", "<NUM_LIT>", "&&", "w1", "!=", "<NUM_LIT>", "&&", "!", "(", "lower_half_easy_p", "&&", "upper_half_easy_p", ")", "&&", "!", "(", "code", "==", "IOR", "&&", "w1", "==", "<NUM_LIT>", "&&", "(", "w0", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", "&&", "lower_half_easy_p", ")", ")", ")", "{", "length", "=", "h8300_length_from_table", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "&", "logicl_length_table", ")", ";", "}", "else", "{", "if", "(", "w0", "==", "<NUM_LIT>", "&&", "(", "code", "!=", "IOR", ")", ")", "{", "length", "+=", "<NUM_LIT>", ";", "}", "else", "if", "(", "(", "b0", "!=", "<NUM_LIT>", ")", "&&", "(", "b1", "!=", "<NUM_LIT>", ")", ")", "{", "length", "+=", "<NUM_LIT>", ";", "}", "else", "{", "if", "(", "b0", "!=", "<NUM_LIT>", ")", "length", "+=", "<NUM_LIT>", ";", "if", "(", "b1", "!=", "<NUM_LIT>", ")", "length", "+=", "<NUM_LIT>", ";", "}", "if", "(", "w1", "==", "<NUM_LIT>", "&&", "(", "code", "!=", "IOR", ")", ")", "{", "length", "+=", "<NUM_LIT>", ";", "}", "else", "if", "(", "code", "==", "IOR", "&&", "w1", "==", "<NUM_LIT>", "&&", "(", "w0", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "{", "length", "+=", "<NUM_LIT>", ";", "}", "else", "if", "(", "code", "==", "AND", "&&", "w1", "==", "<NUM_LIT>", ")", "{", "length", "+=", "<NUM_LIT>", ";", "}", "else", "{", "if", "(", "w1", "!=", "<NUM_LIT>", ")", "length", "+=", "<NUM_LIT>", ";", "}", "}", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "return", "length", ";", "}" ]

[ "Compute", "the", "length", "of", "a", "logical", "insn", "." ]

GCC

arm

CPP

stmt_completion

CPU

3,472

[ "_", "a", ")", "{" ]

[ "vreinterpret_p8_s32", "(", "int32x2_t", "_" ]

LLVM

Hexagon

TD

next_suggestion

DSP

3,473

[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_sat", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_0ae0825c", ",", "TypeS_2op", ">", ",", "Enc_90cd8b", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]

GCC

epiphany

MD

next_suggestion

MPU

3,474

[ "(", "match_test", "<STR_LIT>", ")", ")", ")", ")" ]

[ "(", "match_test", "<STR_LIT>", ")", ")", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]

LLVM

R600

CPP

next_suggestion

GPU

3,475

[ "return", "<NUM_LIT>", ";" ]

[ "MCFixupKind", "Kind", "=", "MCFixupKind", "(", "FK_PCRel_4", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "<NUM_LIT>", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "return", "<NUM_LIT>", ";", "}", "unsigned", "OpNo", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "OpNo", "<", "e", ";", "++", "OpNo", ")", "{", "if", "(", "&", "MO", "==", "&", "MI", ".", "getOperand", "(", "OpNo", ")", ")", "break", ";", "}", "const", "MCInstrDesc", "&", "Desc", "=", "MCII", ".", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "isSrcOperand", "(", "Desc", ",", "OpNo", ")", ")", "{", "uint32_t", "Enc", "=", "getLitEncoding", "(", "MO", ")", ";", "if", "(", "Enc", "!=", "~", "<NUM_LIT>", "U", "&&", "(", "Enc", "!=", "<NUM_LIT>", "||", "Desc", ".", "getSize", "(", ")", "==", "<NUM_LIT>", ")", ")", "return", "Enc", ";", "}", "else", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "MO", ".", "getImm", "(", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", "Encoding of this operand type is not supported yet.", "<STR_LIT>", ")", ";" ]

GCC

s390

MD

next_suggestion

MPU

3,476

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "sign_extend", ":", "V2DI", "(", "vec_select", ":", "V2SI", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

LLVM

TPC

CPP

stmt_completion

Virtual ISA

3,477

[ ")", ";" ]

[ "bool", "TPCPacketizerList", "::", "isLegalToPruneDependencies", "(", "SUnit", "*", "SUI", ",", "SUnit", "*", "SUJ", ")", "{", "assert", "(", "SUI", "->", "getInstr", "(", ")", "&&", "SUJ", "->", "getInstr", "(", ")" ]

GCC

mips

CPP

stmt_completion

CPU

3,478

[ "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";" ]

[ "int", "m16_nuimm8_4", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "return", "m16_check_op", "(", "op", ",", "(", "-", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", "," ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

3,479

[ "WaitStates", ";" ]

[ "}", ";", "return", "::", "getWaitStatesSince", "(", "IsHazard", ",", "CurrCycleInstr", ",", "IsExpiredFn", ")", ";", "}", "int", "WaitStates", "=", "<NUM_LIT>", ";", "for", "(", "MachineInstr", "*", "MI", ":", "EmittedInstrs", ")", "{", "if", "(", "MI", ")", "{", "if", "(", "IsHazard", "(", "*", "MI", ")", ")", "return" ]

LLVM

ARM

CPP

stmt_completion

CPU

3,480

[ ")", ";" ]

[ "void", "ARMTargetLowering", "::", "initializeSplitCSR", "(", "MachineBasicBlock", "*", "Entry", ")", "const", "{", "ARMFunctionInfo", "*", "AFI", "=", "Entry", "->", "getParent", "(", ")", "->", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "AFI", "->", "setIsSplitCSR", "(", "true" ]

GCC

i386

MD

stmt_completion

CPU

3,481

[ ")", ")", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

3,482

[ "(", "GlobalName", ")", ";" ]

[ "bool", "AMDGPUAsmParser", "::", "ParseDirectiveAMDGPUHsaProgramGlobal", "(", ")", "{", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "TokError", "(", "<STR_LIT>", "expected symbol name", "<STR_LIT>", ")", ";", "StringRef", "GlobalName", "=", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "getTargetStreamer", "(", ")", ".", "EmitAMDGPUHsaProgramScopeGlobal" ]

LLVM

AArch64

TD

stmt_completion

CPU

3,483

[ ">", "{" ]

[ "def", "KryoWrite_2cyc_XY_noRSV_67ln", ":", "SchedWriteRes", "<", "[", "KryoUnitXY", "]" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

3,484

[ "}" ]

[ "if", "(", "LoadInst", "*", "Ld", "=", "dyn_cast", "<", "LoadInst", ">", "(", "R", ")", ")", "{", "unsigned", "PtrX", "=", "LoadInst", "::", "getPointerOperandIndex", "(", ")", ";", "if", "(", "&", "Ld", "->", "getOperandUse", "(", "PtrX", ")", "==", "U", ")", "LSs", ".", "insert", "(", "U", ")", ";", "}", "else", "if", "(", "StoreInst", "*", "St", "=", "dyn_cast", "<", "StoreInst", ">", "(", "R", ")", ")", "{", "unsigned", "PtrX", "=", "StoreInst", "::", "getPointerOperandIndex", "(", ")", ";", "if", "(", "&", "St", "->", "getOperandUse", "(", "PtrX", ")", "==", "U", ")", "LSs", ".", "insert", "(", "U", ")", ";", "}", "}", "if", "(", "!", "LSs", ".", "empty", "(", ")", ")", "FNs", ".", "insert", "(", "std", "::", "make_pair", "(", "N", ",", "LSs", ")", ")", ";" ]

GCC

visium

MD

next_suggestion

Virtual ISA

3,485

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

i386

CPP

next_suggestion

CPU

3,486

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m512d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_compress_pd", "(", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m512d", "_", "_", "A", ")", "{", "return", "(", "_", "_", "m512d", ")", "_", "_", "builtin_ia32_compressdf512_mask", "(", "(", "_", "_", "v8df", ")", "_", "_", "A", ",", "(", "_", "_", "v8df", ")", "_", "mm512_setzero_pd", "(", ")", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

3,487

[ "}" ]

[ "bool", "isUnspillableTerminatorImpl", "(", "const", "MachineInstr", "*", "MI", ")", "const", "override", "{", "return", "MI", "->", "getOpcode", "(", ")", "==", "ARM", "::", "t2LoopEndDec", "||", "MI", "->", "getOpcode", "(", ")", "==", "ARM", "::", "t2DoLoopStartTP", "||", "MI", "->", "getOpcode", "(", ")", "==", "ARM", "::", "t2WhileLoopStartLR", ";" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

3,488

[ "SDValue", "Shuf", "=", "DAG", ".", "getVectorShuffle", "(", "InVT", ",", "DL", ",", "PackedOp", ",", "ZeroVec", ",", "Mask", ")", ";" ]

[ "SDValue", "PackedOp", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "EVT", "OutVT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "InVT", "=", "PackedOp", ".", "getValueType", "(", ")", ";", "unsigned", "InNumElts", "=", "InVT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "OutNumElts", "=", "OutVT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "NumInPerOut", "=", "InNumElts", "/", "OutNumElts", ";", "SDValue", "ZeroVec", "=", "DAG", ".", "getSplatVector", "(", "InVT", ",", "DL", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "InVT", ".", "getScalarType", "(", ")", ")", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Mask", "(", "InNumElts", ")", ";", "unsigned", "ZeroVecElt", "=", "InNumElts", ";", "for", "(", "unsigned", "PackedElt", "=", "<NUM_LIT>", ";", "PackedElt", "<", "OutNumElts", ";", "PackedElt", "++", ")", "{", "unsigned", "MaskElt", "=", "PackedElt", "*", "NumInPerOut", ";", "unsigned", "End", "=", "MaskElt", "+", "NumInPerOut", "-", "<NUM_LIT>", ";", "for", "(", ";", "MaskElt", "<", "End", ";", "MaskElt", "++", ")", "Mask", "[", "MaskElt", "]", "=", "ZeroVecElt", "++", ";", "Mask", "[", "MaskElt", "]", "=", "PackedElt", ";", "}" ]

LLVM

AArch64

TD

next_suggestion

CPU

3,489

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "class", "SignAuthTwoOperand", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asm", ",", "SDPatternOperator", "OpNode", ">", ":", "I", "<", "(", "outs", "GPR64", ":", "$", "Rd", ")", ",", "(", "ins", "GPR64", ":", "$", "Rn", ",", "GPR64sp", ":", "$", "Rm", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "GPR64", ":", "$", "Rd", ",", "(", "OpNode", "GPR64", ":", "$", "Rn", ",", "GPR64sp", ":", "$", "Rm", ")", ")", "]", ">", ",", "Sched", "<", "[", "WriteI", ",", "ReadI", ",", "ReadI", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";" ]

GCC

rs6000

MD

program_repair

CPU

3,490

[ "<FIXS>", "(", "clobber", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>" ]

[ "(", "float", ":", "DF", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "use", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGS>", "(", "clobber", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGE>", "(", "clobber", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]

LLVM

Sparc

CPP

code_generation

CPU

3,491

[ "void", "SparcFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "SparcMachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "SparcMachineFunctionInfo", ">", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "const", "SparcInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "SparcInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "assert", "(", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "<STR_LIT>", "Can only put epilog before 'retl' or 'tail_call' instruction!", "<STR_LIT>", ")", ";", "if", "(", "!", "FuncInfo", "->", "isLeafProc", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", ";", "}", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int", "NumBytes", "=", "(", "int", ")", "MFI", ".", "getStackSize", "(", ")", ";", "if", "(", "NumBytes", "!=", "<NUM_LIT>", ")", "emitSPAdjustment", "(", "MF", ",", "MBB", ",", "MBBI", ",", "NumBytes", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "MBB", ".", "addLiveIn", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "}" ]

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

LLVM

X86

CPP

code_generation

CPU

3,492

[ "bool", "X86DAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "SDValue", "Op0", ",", "Op1", ",", "Op2", ",", "Op3", ",", "Op4", ";", "switch", "(", "ConstraintID", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected asm memory constraint", "<STR_LIT>", ")", ";", "case", "InlineAsm", "::", "Constraint_i", ":", "LLVM_FALLTHROUGH", ";", "case", "InlineAsm", "::", "Constraint_o", ":", "case", "InlineAsm", "::", "Constraint_v", ":", "case", "InlineAsm", "::", "Constraint_m", ":", "case", "InlineAsm", "::", "Constraint_X", ":", "if", "(", "!", "selectAddr", "(", "nullptr", ",", "Op", ",", "Op0", ",", "Op1", ",", "Op2", ",", "Op3", ",", "Op4", ")", ")", "return", "true", ";", "break", ";", "}", "OutOps", ".", "push_back", "(", "Op0", ")", ";", "OutOps", ".", "push_back", "(", "Op1", ")", ";", "OutOps", ".", "push_back", "(", "Op2", ")", ";", "OutOps", ".", "push_back", "(", "Op3", ")", ";", "OutOps", ".", "push_back", "(", "Op4", ")", ";", "return", "false", ";", "}" ]

[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]

LLVM

CSKY

CPP

code_generation

CPU

3,493

[ "unsigned", "CSKYInstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "MI", ".", "getDesc", "(", ")", ".", "getSize", "(", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "TargetOpcode", "::", "INLINEASM_BR", ":", "case", "TargetOpcode", "::", "INLINEASM", ":", "{", "const", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "char", "*", "AsmStr", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSymbolName", "(", ")", ";", "return", "getInlineAsmLength", "(", "AsmStr", ",", "*", "MF", "->", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", ")", ";", "}", "}", "}" ]

[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]

LLVM

R600

CPP

next_suggestion

GPU

3,494

[ "}" ]

[ "MachineInstr", "*", "MovRel", "=", "BuildMI", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "V_MOVRELS_B32_e32", ")", ",", "Dst", ")", ".", "addReg", "(", "SubReg", "+", "Off", ")", ".", "addReg", "(", "AMDGPU", "::", "M0", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "Vec", ",", "RegState", "::", "Implicit", ")", ";", "LoadM0", "(", "MI", ",", "MovRel", ")", ";" ]

GCC

arm

CPP

stmt_completion

CPU

3,495

[ "uint16x8_t", "_", "_", "b", ")", "{" ]

[ "_", "_", "arm_vcaddq_rot90_u16", "(", "uint16x8_t", "_", "_", "a", "," ]

LLVM

PowerPC

TD

stmt_completion

CPU

3,496

[ ")", ">", ";" ]

[ "def", ":", "InstAlias", "<", "<STR_LIT>", ",", "(", "QVFLOGICALb", "qbrc", ":", "$", "FRT", ",", "qbrc", ":", "$", "FRA", ",", "qbrc", ":", "$", "FRA", ",", "<NUM_LIT>" ]

LLVM

Hexagon

TD

stmt_completion

DSP

3,497

[ "<NUM_LIT>", ";" ]

[ "def", "A2_orir", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "s32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_2op", ">", ",", "Enc_140c83", ",", "ImmRegRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=" ]

LLVM

AArch64

TD

stmt_completion

CPU

3,498

[ "v2i32", ",", "v2i64", ">", ";" ]

[ "def", "_2s2d", ":", "NeonI_3VDN_addhn_2Op", "<", "<NUM_LIT>", ",", "u", ",", "<NUM_LIT>", ",", "opcode", ",", "asmop", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "opnode", ",", "NI_get_hi_2d", "," ]

LLVM

ARM

CPP

stmt_completion

CPU

3,499

[ "ELF", "::", "EF_ARM_EABI_VER5", ";" ]

[ "return", "llvm", "::" ]