docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
LLVM	Mips	TD	next_suggestion	CPU	3,500	[ "}" ]	[ "string", "AsmString", "=", "<STR_LIT>", ";", "list", "<", "dag", ">", "Pattern", "=", "[", "(", "set", "MSA128BOpnd", ":", "$", "wd", ",", "(", "vselect", "MSA128BOpnd", ":", "$", "wd_in", ",", "vsplati8_uimm8", ":", "$", "u8", ",", "MSA128BOpnd", ":", "$", "ws", ")", ")", "]", ";", "InstrItinClass", "Itinerary", "=", "NoItinerary", ";", "string", "Constraints", "=", "<STR_LIT>", ";" ]
GCC	arm	CPP	next_suggestion	CPU	3,501	[ "}" ]	[ "vsubw_u32", "(", "uint64x2_t", "_", "_", "a", ",", "uint32x2_t", "_", "_", "b", ")", "{", "return", "(", "uint64x2_t", ")", "_", "_", "builtin_neon_vsubwuv2si", "(", "(", "int64x2_t", ")", "_", "_", "a", ",", "(", "int32x2_t", ")", "_", "_", "b", ")", ";" ]
GCC	ia64	MD	program_repair	CPU	3,502	[ "<FIXS>", "rtx", "op1", "=", "operands", "[", "<NUM_LIT>", "]", "if", "(", "GET_CODE", "(", "op1", ")", "=", "=", "SUBREG", ")", "op1", "=", "SUBREG_REG", "(", "op1", ")", "elseop1", "=", "gen_rtx_REG", "(", "TImode", ",", "REGNO", "(", "op1", ")", ")", "emit_move_insn", "(", "gen_rtx_REG", "(", "TImode", ",", "REGNO", "(", "op0", ")", ")", ",", "op1", ")", "<FIXE>", "<FIXS>", "emit_move_insn", "(", "gen_rtx_REG", "(", "DImode", ",", "REGNO", "(", "op0", ")", ")", ",", "<FIXE>", "<FIXS>", "emit_move_insn", "(", "gen_rtx_REG", "(", "DImode", ",", "REGNO", "(", "op0", ")", "+", "<NUM_LIT>", ")", ",", "<FIXE>" ]	[ "\|", "\|", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "=", "=", "REG", "&", "&", "GR_REGNO_P", "(", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ")", ")", "{", "<BUGS>", "emit_move_insn", "(", "gen_rtx_REG", "(", "TImode", ",", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ",", "SUBREG_REG", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "<BUGE>", "DONE", "}", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "=", "=", "CONST_DOUBLE", ")", "{", "<BUGS>", "emit_move_insn", "(", "gen_rtx_REG", "(", "DImode", ",", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ",", "<BUGE>", "operand_subword", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "XFmode", ")", ")", "<BUGS>", "emit_move_insn", "(", "gen_rtx_REG", "(", "DImode", ",", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "+", "<NUM_LIT>", ")", ",", "<BUGE>", "operand_subword", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "XFmode", ")", ")", "DONE", "}" ]
LLVM	ARM	CPP	stmt_completion	CPU	3,503	[ "OP_VUZPR", ":" ]	[ "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown shuffle opcode!", "<STR_LIT>", ")", ";", "case", "OP_VREV", ":", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "i32", "\|\|", "VT", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "f32", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "OpLHS", ")", ";", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "i16", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "OpLHS", ")", ";", "assert", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "i8", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "OpLHS", ")", ";", "case", "OP_VDUP0", ":", "case", "OP_VDUP1", ":", "case", "OP_VDUP2", ":", "case", "OP_VDUP3", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "OpLHS", ",", "DAG", ".", "getConstant", "(", "OpNum", "-", "OP_VDUP0", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ";", "case", "OP_VEXT1", ":", "case", "OP_VEXT2", ":", "case", "OP_VEXT3", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "OpLHS", ",", "OpRHS", ",", "DAG", ".", "getConstant", "(", "OpNum", "-", "OP_VEXT1", "+", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ";", "case", "OP_VUZPL", ":", "case" ]
LLVM	AArch64	TD	stmt_completion	CPU	3,504	[ "timm", ":", "$", "Imm", ")", ",", "(", "i32", "imm", ")", ")", ")", ")", "]", ",", "NoItinerary", ">", "{" ]	[ "def", "MOVIvi_8B", ":", "NeonI_1VModImm", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "VPR64", ":", "$", "Rd", ")", ",", "(", "ins", "neon_uimm8", ":", "$", "Imm", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v8i8", "VPR64", ":", "$", "Rd", ")", ",", "(", "v8i8", "(", "Neon_movi", "(" ]
LLVM	ARM64	TD	next_suggestion	CPU	3,505	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "Xrri", ":", "BaseExtractImm", "<", "GPR64", ",", "imm0_63", ",", "asm", ",", "[", "(", "set", "GPR64", ":", "$", "Rd", ",", "(", "ARM64Extr", "GPR64", ":", "$", "Rn", ",", "GPR64", ":", "$", "Rm", ",", "imm0_63", ":", "$", "imm", ")", ")", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	h8300	CPP	stmt_completion	MPU	3,506	[ "GET_CODE", "(", "op", ")", "!=", "PRE_INC", ")", "return", "false", ";" ]	[ "op", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "op", ")", "!=", "PRE_DEC", "&&" ]
LLVM	ARM	TD	next_suggestion	CPU	3,507	[ "let", "MIOperandInfo", "=", "(", "ops", "GPRnopc", ",", "i32imm", ")", ";" ]	[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "PostIdxRegAsmOperand", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	3,508	[ "if", "(", "Gen", ">=", "AMDGPUSubtarget", "::", "R700", ")", "return", "TrigVal", ";" ]	[ "case", "ISD", "::", "FSIN", ":", "TrigNode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Wrong trig opcode", "<STR_LIT>", ")", ";", "}", "SDValue", "TrigVal", "=", "DAG", ".", "getNode", "(", "TrigNode", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "ISD", "::", "FADD", ",", "DL", ",", "VT", ",", "FractPart", ",", "DAG", ".", "getConstantFP", "(", "-", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "f32", ")", ")", ")", ";" ]
GCC	i386	CPP	next_suggestion	CPU	3,509	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_cvtph_epi16", "(", "_", "_", "m128i", "_", "_", "A", ",", "_", "_", "mmask8", "_", "_", "B", ",", "_", "_", "m128h", "_", "_", "C", ")", "{", "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_vcvtph2w128_mask", "(", "_", "_", "C", ",", "(", "_", "_", "v8hi", ")", "_", "_", "A", ",", "_", "_", "B", ")", ";" ]
LLVM	ARM	CPP	program_repair	CPU	3,510	[ "<FIXS>", "const", "Triple", "&", "TheTriple", ",", "const", "MCTargetOptions", "&", "Options", ")", "{", "<FIXE>" ]	[ "}", "static", "MCAsmInfo", "", "createARMMCAsmInfo", "(", "const", "MCRegisterInfo", "&", "MRI", ",", "<BUGS>", "const", "Triple", "&", "TheTriple", ")", "{", "<BUGE>", "MCAsmInfo", "", "MAI", ";", "if", "(", "TheTriple", ".", "isOSDarwin", "(", ")", "\|\|", "TheTriple", ".", "isOSBinFormatMachO", "(", ")", ")", "MAI", "=", "new", "ARMMCAsmInfoDarwin", "(", "TheTriple", ")", ";" ]
LLVM	MSP430	CPP	next_suggestion	MPU	3,511	[ "AM", ".", "Base", ".", "Reg", ";" ]	[ "if", "(", "MatchAddress", "(", "N", ",", "AM", ")", ")", "return", "false", ";", "EVT", "VT", "=", "N", ".", "getValueType", "(", ")", ";", "if", "(", "AM", ".", "BaseType", "==", "MSP430ISelAddressMode", "::", "RegBase", ")", "{", "if", "(", "!", "AM", ".", "Base", ".", "Reg", ".", "getNode", "(", ")", ")", "AM", ".", "Base", ".", "Reg", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "VT", ")", ";", "}", "Base", "=", "(", "AM", ".", "BaseType", "==", "MSP430ISelAddressMode", "::", "FrameIndexBase", ")", "?", "CurDAG", "->", "getTargetFrameIndex", "(", "AM", ".", "Base", ".", "FrameIndex", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ":" ]
LLVM	AArch64	TD	stmt_completion	CPU	3,512	[ "SADDLVv4i16v", ",", "UADDLVv4i16v", ",", "ADDVv4i16v", ")", ">", ";" ]	[ "def", ":", "InstRW", "<", "[", "KryoWrite_3cyc_XY_noRSV_158ln", "]", ",", "(", "instrs" ]
LLVM	VE	TD	stmt_completion	CPU	3,513	[ "I", ")", ",", "i64", ":", "$", "sz", ",", "i32", ":", "$", "vl", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "int_ve_vl_vld2d_vssl", "simm7", ":", "$", "I", ",", "i64", ":", "$", "sz", ",", "i32", ":", "$", "vl", ")", ",", "(", "VLD2Dirl", "(", "LO7", "$" ]
GCC	h8300	MD	program_repair	MPU	3,514	[ "<FIXS>", "(", "logicals", ":", "QHSI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "<FIXE>" ]	[ "<STR_LIT>", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "<BUGS>", "(", "match_op_dup", "<NUM_LIT>", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", ")", ")", "<BUGE>", "(", "clobber", "(", "reg", ":", "CC", "CC_REG", ")", ")", "]", ")", "]", ")", "(", "define_insn", "<STR_LIT>" ]
LLVM	AArch64	TD	stmt_completion	CPU	3,515	[ "DwarfRegAlias", "<", "W17", ">", ";" ]	[ "def", "X17", ":", "AArch64Reg", "<", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "W17", "]", ">", "," ]
LLVM	ARM	TD	stmt_completion	CPU	3,516	[ "(", "v16i8", "MQPR", ":", "$", "val2", ")", ")", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "i32", "(", "add", "(", "ARMVMLAVu", "(", "v16i8", "MQPR", ":", "$", "val1", ")", ",", "(", "v16i8", "MQPR", ":", "$", "val2", ")", ")", ",", "tGPREven", ":", "$", "Rd", ")", ")", ",", "(", "i32", "(", "MVE_VMLADAVau8", "tGPREven", ":", "$", "Rd", ",", "(", "v16i8", "MQPR", ":", "$", "val1", ")", "," ]
LLVM	XCore	CPP	code_generation	MPU	3,517	[ "void", "XCoreDAGToDAGISel", "::", "Select", "(", "SDNode", "", "N", ")", "{", "SDLoc", "dl", "(", "N", ")", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "ISD", "::", "Constant", ":", "{", "uint64_t", "Val", "=", "N", "->", "getAsZExtVal", "(", ")", ";", "if", "(", "immMskBitp", "(", "N", ")", ")", "{", "SDValue", "MskSize", "=", "getI32Imm", "(", "llvm", "::", "bit_width", "(", "(", "uint32_t", ")", "Val", ")", ",", "dl", ")", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "MskSize", ")", ")", ";", "return", ";", "}", "else", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "Val", ")", ")", "{", "SDValue", "CPIdx", "=", "CurDAG", "->", "getTargetConstantPool", "(", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "", "CurDAG", "->", "getContext", "(", ")", ")", ",", "Val", ")", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ")", ";", "SDNode", "", "node", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "MVT", "::", "Other", ",", "CPIdx", ",", "CurDAG", "->", "getEntryNode", "(", ")", ")", ";", "MachineMemOperand", "", "MemOp", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getConstantPool", "(", "*", "MF", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "<NUM_LIT>", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "CurDAG", "->", "setNodeMemRefs", "(", "cast", "<", "MachineSDNode", ">", "(", "node", ")", ",", "{", "MemOp", "}", ")", ";", "ReplaceNode", "(", "N", ",", "node", ")", ";", "return", ";", "}", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "MVT", "::", "i32", ",", "Ops", ")", ")", ";", "return", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "MVT", "::", "i32", ",", "Ops", ")", ")", ";", "return", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "MVT", "::", "i32", ",", "Ops", ")", ")", ";", "return", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "MVT", "::", "i32", ",", "Ops", ")", ")", ";", "return", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "MVT", "::", "i32", ",", "Ops", ")", ")", ";", "return", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "MVT", "::", "i32", ",", "Ops", ")", ")", ";", "return", ";", "}", "case", "ISD", "::", "BRIND", ":", "if", "(", "tryBRIND", "(", "N", ")", ")", "return", ";", "break", ";", "}", "SelectCode", "(", "N", ")", ";", "}" ]	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]
LLVM	SystemZ	CPP	stmt_completion	CPU	3,518	[ "MCSymbolRefExpr", "::", "VK_TLSLDM", ";" ]	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "MCSymbolRefExpr", "::", "VK_TLSGD", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return" ]
LLVM	Mips	CPP	stmt_completion	CPU	3,519	[ "UsefulSlots", ";" ]	[ "NoMemInstr", "NM", ";", "Iter", "Filler", ";", "RegDU", ".", "setCallerSaved", "(", "*", "Slot", ")", ";", "if", "(", "!", "searchRange", "(", "MBB", ",", "std", "::", "next", "(", "Slot", ")", ",", "MBB", ".", "end", "(", ")", ",", "RegDU", ",", "NM", ",", "Slot", ",", "Filler", ")", ")", "return", "false", ";", "MBB", ".", "splice", "(", "std", "::", "next", "(", "Slot", ")", ",", "&", "MBB", ",", "Filler", ")", ";", "MIBundleBuilder", "(", "MBB", ",", "Slot", ",", "std", "::", "next", "(", "Slot", ",", "<NUM_LIT>", ")", ")", ";", "++" ]
LLVM	PowerPC	TD	stmt_completion	CPU	3,520	[ "XSCVSPDPN", "$", "S", ")", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "f32", "(", "vector_extract", "v4f32", ":", "$", "S", ",", "<NUM_LIT>", ")", ")", ",", "(", "f32", "(" ]
LLVM	Hexagon	TD	stmt_completion	DSP	3,521	[ "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew" ]
GCC	cris	MD	next_suggestion	MPU	3,522	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	X86	CPP	next_suggestion	CPU	3,523	[ "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Opnd0", ",", "Opnd1", ")", ";" ]	[ "SDValue", "Opnd2", ";", "if", "(", "isFMAddSubOrFMSubAdd", "(", "Subtarget", ",", "DAG", ",", "Opnd0", ",", "Opnd1", ",", "Opnd2", ",", "NumExtracts", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Opnd0", ",", "Opnd1", ",", "Opnd2", ")", ";", "if", "(", "VT", ".", "is512BitVector", "(", ")", ")", "return", "SDValue", "(", ")", ";" ]
GCC	bfin	MD	next_suggestion	DSP	3,524	[ "emit_insn", "(", "gen_ashlsi3", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]	[ "<STR_LIT>", "{", "if", "(", "highbits_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ")", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "exact_log2", "(", "-", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ")", "emit_insn", "(", "gen_ashrsi3", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]
GCC	nios2	CPP	next_suggestion	MPU	3,525	[ "return", "insn", ";" ]	[ "static", "rtx_insn", "", "nios2_emit_add_constant", "(", "rtx", "reg", ",", "HOST_WIDE_INT", "immed", ")", "{", "rtx_insn", "", "insn", ";", "if", "(", "SMALL_INT", "(", "immed", ")", ")", "insn", "=", "emit_insn", "(", "gen_add2_insn", "(", "reg", ",", "gen_int_mode", "(", "immed", ",", "Pmode", ")", ")", ")", ";", "else", "{", "rtx", "tmp", "=", "gen_rtx_REG", "(", "Pmode", ",", "TEMP_REG_NUM", ")", ";", "emit_move_insn", "(", "tmp", ",", "gen_int_mode", "(", "immed", ",", "Pmode", ")", ")", ";", "insn", "=", "emit_insn", "(", "gen_add2_insn", "(", "reg", ",", "tmp", ")", ")", ";", "}" ]
LLVM	CSKY	CPP	stmt_completion	CPU	3,526	[ ";" ]	[ "CSKYTargetMachine", "::", "CSKYTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "std", "::", "optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "std", "::", "optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "CodeGenOptLevel", "OL", ",", "bool", "JIT", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "TT", ")", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ".", "value_or", "(", "Reloc", "::", "Static", ")", ",", "getEffectiveCodeModel", "(", "CM", ",", "CodeModel", "::", "Small", ")", ",", "OL", ")", ",", "TLOF", "(", "std", "::", "make_unique", "<", "CSKYELFTargetObjectFile", ">", "(", ")", ")", "{", "initAsmInfo", "(", ")" ]
GCC	v850	CPP	code_generation	MPU	3,527	[ "void", "expand_epilogue", "(", "void", ")", "{", "unsigned", "int", "i", ";", "unsigned", "int", "size", "=", "get_frame_size", "(", ")", ";", "long", "reg_saved", "=", "<NUM_LIT>", ";", "int", "actual_fsize", "=", "compute_frame_size", "(", "size", ",", "&", "reg_saved", ")", ";", "rtx", "restore_regs", "[", "<NUM_LIT>", "]", ";", "rtx", "restore_all", ";", "unsigned", "int", "num_restore", ";", "int", "code", ";", "int", "interrupt_handler", "=", "v850_interrupt_function_p", "(", "current_function_decl", ")", ";", "if", "(", "interrupt_handler", ")", "{", "actual_fsize", "-=", "INTERRUPT_FIXED_SAVE_SIZE", ";", "if", "(", "(", "(", "<NUM_LIT>", "L", "<<", "LINK_POINTER_REGNUM", ")", "&", "reg_saved", ")", "!=", "<NUM_LIT>", ")", "actual_fsize", "-=", "INTERRUPT_ALL_SAVE_SIZE", ";", "}", "if", "(", "frame_pointer_needed", ")", "emit_move_insn", "(", "stack_pointer_rtx", ",", "hard_frame_pointer_rtx", ")", ";", "num_restore", "=", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "if", "(", "(", "(", "<NUM_LIT>", "L", "<<", "i", ")", "&", "reg_saved", ")", "!=", "<NUM_LIT>", ")", "restore_regs", "[", "num_restore", "++", "]", "=", "gen_rtx_REG", "(", "Pmode", ",", "i", ")", ";", "}", "restore_all", "=", "NULL_RTX", ";", "if", "(", "TARGET_PROLOG_FUNCTION", "&&", "num_restore", ">", "<NUM_LIT>", "&&", "!", "crtl", "->", "args", ".", "pretend_args_size", "&&", "!", "interrupt_handler", ")", "{", "int", "alloc_stack", "=", "(", "<NUM_LIT>", "", "num_restore", ")", ";", "if", "(", "use_prolog_function", "(", "num_restore", ",", "actual_fsize", ")", ")", "{", "int", "offset", ";", "restore_all", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "rtvec_alloc", "(", "num_restore", "+", "<NUM_LIT>", ")", ")", ";", "XVECEXP", "(", "restore_all", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "=", "ret_rtx", ";", "XVECEXP", "(", "restore_all", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "stack_pointer_rtx", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "alloc_stack", ")", ")", ")", ";", "offset", "=", "alloc_stack", "-", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "num_restore", ";", "i", "++", ")", "{", "XVECEXP", "(", "restore_all", ",", "<NUM_LIT>", ",", "i", "+", "<NUM_LIT>", ")", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "restore_regs", "[", "i", "]", ",", "gen_rtx_MEM", "(", "Pmode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "offset", ")", ")", ")", ")", ";", "offset", "-=", "<NUM_LIT>", ";", "}", "code", "=", "recog", "(", "restore_all", ",", "NULL_RTX", ",", "NULL", ")", ";", "if", "(", "code", ">=", "<NUM_LIT>", ")", "{", "rtx", "insn", ";", "actual_fsize", "-=", "alloc_stack", ";", "increment_stack", "(", "actual_fsize", ",", "false", ")", ";", "insn", "=", "emit_jump_insn", "(", "restore_all", ")", ";", "INSN_CODE", "(", "insn", ")", "=", "code", ";", "}", "else", "restore_all", "=", "NULL_RTX", ";", "}", "}", "if", "(", "!", "restore_all", ")", "{", "unsigned", "int", "init_stack_free", ";", "if", "(", "interrupt_handler", ")", "init_stack_free", "=", "<NUM_LIT>", ";", "else", "if", "(", "actual_fsize", "&&", "!", "CONST_OK_FOR_K", "(", "-", "actual_fsize", ")", ")", "init_stack_free", "=", "<NUM_LIT>", "", "num_restore", ";", "else", "init_stack_free", "=", "(", "signed", ")", "actual_fsize", ";", "if", "(", "(", "unsigned", "int", ")", "actual_fsize", ">", "init_stack_free", ")", "increment_stack", "(", "actual_fsize", "-", "init_stack_free", ",", "false", ")", ";", "if", "(", "interrupt_handler", "&&", "(", "(", "<NUM_LIT>", "L", "<<", "LINK_POINTER_REGNUM", ")", "&", "reg_saved", ")", "!=", "<NUM_LIT>", ")", "{", "if", "(", "!", "TARGET_DISABLE_CALLT", ")", "emit_insn", "(", "gen_callt_restore_all_interrupt", "(", ")", ")", ";", "else", "emit_insn", "(", "gen_restore_all_interrupt", "(", ")", ")", ";", "}", "else", "{", "int", "offset", "=", "init_stack_free", "-", "<NUM_LIT>", ";", "if", "(", "num_restore", ">", "<NUM_LIT>", "&&", "REGNO", "(", "restore_regs", "[", "num_restore", "-", "<NUM_LIT>", "]", ")", "==", "LINK_POINTER_REGNUM", ")", "{", "emit_move_insn", "(", "restore_regs", "[", "--", "num_restore", "]", ",", "gen_rtx_MEM", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", ")", ")", ")", ";", "offset", "-=", "<NUM_LIT>", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "num_restore", ";", "i", "++", ")", "{", "emit_move_insn", "(", "restore_regs", "[", "i", "]", ",", "gen_rtx_MEM", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", ")", ")", ")", ";", "emit_use", "(", "restore_regs", "[", "i", "]", ")", ";", "offset", "-=", "<NUM_LIT>", ";", "}", "increment_stack", "(", "init_stack_free", "+", "crtl", "->", "args", ".", "pretend_args_size", ",", "false", ")", ";", "}", "if", "(", "interrupt_handler", ")", "{", "if", "(", "!", "TARGET_DISABLE_CALLT", "&&", "(", "TARGET_V850E_UP", ")", ")", "emit_insn", "(", "gen_callt_return_interrupt", "(", ")", ")", ";", "else", "emit_jump_insn", "(", "gen_return_interrupt", "(", ")", ")", ";", "}", "else", "if", "(", "actual_fsize", ")", "emit_jump_insn", "(", "gen_return_internal", "(", ")", ")", ";", "else", "emit_jump_insn", "(", "gen_return_simple", "(", ")", ")", ";", "}", "v850_interrupt_cache_p", "=", "FALSE", ";", "v850_interrupt_p", "=", "FALSE", ";", "}" ]	[ "Expand", "the", "epilogue", "into", "RTL", "." ]
LLVM	PowerPC	CPP	stmt_completion	CPU	3,528	[ ")", ";" ]	[ "return", "Create", "(", "VK_PPC_HA", ",", "Expr", ",", "Ctx" ]
GCC	i386	MD	next_suggestion	CPU	3,529	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	tilegx	MD	next_suggestion	VLIW	3,530	[ "UNSPEC_INSN_V2ADIFFS", ")", ")", "]" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "DI", "[", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
GCC	i386	CPP	stmt_completion	CPU	3,531	[ "A", ",", "_", "_", "imm", ",", "_", "_", "U", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "mmask8", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_fpclass_ps_mask", "(", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m128", "_", "_", "A", ",", "const", "int", "_", "_", "imm", ")", "{", "return", "(", "_", "_", "mmask8", ")", "_", "_", "builtin_ia32_fpclassps128_mask", "(", "(", "_", "_", "v4sf", ")", "_", "_" ]
LLVM	R600	CPP	stmt_completion	GPU	3,532	[ ",", "<STR_LIT>", "<STR_LIT>", ",", "Term", ")", ")", ";" ]	[ "Value", "*", "Ret", "=", "CallInst", "::", "Create", "(", "If", ",", "Term", "->", "getCondition", "(", ")", ",", "<STR_LIT>", "<STR_LIT>", ",", "Term", ")", ";", "Term", "->", "setCondition", "(", "ExtractValueInst", "::", "Create", "(", "Ret", ",", "<NUM_LIT>", ",", "<STR_LIT>", "<STR_LIT>", ",", "Term", ")", ")", ";", "push", "(", "Term", "->", "getSuccessor", "(", "<NUM_LIT>", ")", ",", "ExtractValueInst", "::", "Create", "(", "Ret", ",", "<NUM_LIT>" ]
LLVM	X86	CPP	next_suggestion	CPU	3,533	[ "case", "FK_PCRel_4", ":" ]	[ "case", "FK_Data_8", ":", "return", "RT64_64", ";", "case", "X86", "::", "reloc_signed_4byte", ":", "if", "(", "Modifier", "==", "MCSymbolRefExpr", "::", "VK_None", "&&", "!", "IsPCRel", ")", "return", "RT64_32S", ";", "return", "RT64_32", ";", "case", "X86", "::", "reloc_global_offset_table", ":", "Modifier", "=", "MCSymbolRefExpr", "::", "VK_GOT", ";", "IsPCRel", "=", "true", ";", "return", "RT64_32", ";", "case", "FK_Data_4", ":" ]
LLVM	Mips	CPP	stmt_completion	CPU	3,534	[ ";" ]	[ "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "<NUM_LIT>", ",", "Expr", ",", "MCFixupKind", "(", "Mips", "::", "fixup_MICROMIPS_PC10_S1", ")", ")", ")", ";", "return", "<NUM_LIT>" ]
LLVM	MINA32	CPP	next_suggestion	CPU	3,535	[ "}" ]	[ "void", "MINA32AsmBackend", "::", "adjustFixupValue", "(", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "uint64_t", "&", "Value", ",", "MCContext", "*", "Ctx", ")", "const", "{", "unsigned", "Kind", "=", "Fixup", ".", "getKind", "(", ")", ";", "switch", "(", "Kind", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "unhandled fixup", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "adjust", "::", "assertUnsignedWidth", "(", "<NUM_LIT>", ",", "Value", ",", "<STR_LIT>", "immediate", "<STR_LIT>", ",", "Fixup", ",", "Ctx", ")", ";" ]
LLVM	XCore	CPP	next_suggestion	MPU	3,536	[ "Addr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "MVT", "::", "i32", ",", "Trmp", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ")", ";" ]	[ "OutChains", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ",", "Addr", ",", "MachinePointerInfo", "(", "TrmpAddr", ",", "<NUM_LIT>", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "Addr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "MVT", "::", "i32", ",", "Trmp", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ")", ";", "OutChains", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Nest", ",", "Addr", ",", "MachinePointerInfo", "(", "TrmpAddr", ",", "<NUM_LIT>", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";" ]
GCC	arm	MD	next_suggestion	CPU	3,537	[ ")" ]	[ "UNSPEC_VUZP1", ")", ")", "(", "set", "(", "match_operand", ":", "VDQWH", "<NUM_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "VDQWH", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_VUZP2", ")", ")", "]", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM	X86	CPP	next_suggestion	CPU	3,538	[ "ReduxExtracted", "=", "true", ";" ]	[ "case", "Instruction", "::", "Add", ":", "case", "Instruction", "::", "Mul", ":", "case", "Instruction", "::", "And", ":", "case", "Instruction", "::", "Or", ":", "case", "Instruction", "::", "Xor", ":", "break", ";", "case", "Instruction", "::", "FAdd", ":", "case", "Instruction", "::", "FMul", ":", "if", "(", "auto", "", "FPOp", "=", "dyn_cast", "<", "FPMathOperator", ">", "(", "&", "BO", ")", ")", "if", "(", "FPOp", "->", "getFastMathFlags", "(", ")", ".", "isFast", "(", ")", ")", "break", ";", "LLVM_FALLTHROUGH", ";", "default", ":", "return", "false", ";", "}", "unsigned", "ElemNum", "=", "cast", "<", "VectorType", ">", "(", "BO", ".", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", ";", "if", "(", "!", "isPowerOf2_32", "(", "ElemNum", ")", ")", "return", "false", ";", "unsigned", "ElemNumToReduce", "=", "ElemNum", ";", "SmallVector", "<", "const", "User", "", ",", "<NUM_LIT>", ">", "UsersToVisit", "{", "&", "BO", "}", ";", "SmallPtrSet", "<", "const", "User", "", ",", "<NUM_LIT>", ">", "Visited", ";", "bool", "ReduxExtracted", "=", "false", ";", "while", "(", "!", "UsersToVisit", ".", "empty", "(", ")", ")", "{", "auto", "User", "=", "UsersToVisit", ".", "back", "(", ")", ";", "UsersToVisit", ".", "pop_back", "(", ")", ";", "if", "(", "!", "Visited", ".", "insert", "(", "User", ")", ".", "second", ")", "continue", ";", "for", "(", "const", "auto", "", "U", ":", "User", "->", "users", "(", ")", ")", "{", "auto", "", "Inst", "=", "dyn_cast", "<", "Instruction", ">", "(", "U", ")", ";", "if", "(", "!", "Inst", ")", "return", "false", ";", "if", "(", "Inst", "->", "getOpcode", "(", ")", "==", "Opcode", "\|\|", "isa", "<", "PHINode", ">", "(", "U", ")", ")", "{", "if", "(", "auto", "", "FPOp", "=", "dyn_cast", "<", "FPMathOperator", ">", "(", "Inst", ")", ")", "if", "(", "!", "isa", "<", "PHINode", ">", "(", "FPOp", ")", "&&", "!", "FPOp", "->", "getFastMathFlags", "(", ")", ".", "isFast", "(", ")", ")", "return", "false", ";", "UsersToVisit", ".", "push_back", "(", "U", ")", ";", "}", "else", "if", "(", "auto", "", "ShufInst", "=", "dyn_cast", "<", "ShuffleVectorInst", ">", "(", "U", ")", ")", "{", "unsigned", "ResultElements", "=", "ShufInst", "->", "getType", "(", ")", "->", "getNumElements", "(", ")", ";", "if", "(", "ResultElements", "<", "ElemNum", ")", "return", "false", ";", "if", "(", "ElemNumToReduce", "==", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "isa", "<", "UndefValue", ">", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "ElemNumToReduce", "/", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "ShufInst", "->", "getMaskValue", "(", "i", ")", "!=", "int", "(", "i", "+", "ElemNumToReduce", "/", "<NUM_LIT>", ")", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "ElemNumToReduce", "/", "<NUM_LIT>", ";", "i", "<", "ElemNum", ";", "++", "i", ")", "if", "(", "ShufInst", "->", "getMaskValue", "(", "i", ")", "!=", "-", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "U", "->", "hasOneUse", "(", ")", ")", "return", "false", ";", "auto", "", "U2", "=", "dyn_cast", "<", "BinaryOperator", ">", "(", "", "U", "->", "user_begin", "(", ")", ")", ";", "if", "(", "!", "U2", "\|\|", "U2", "->", "getOpcode", "(", ")", "!=", "Opcode", ")", "return", "false", ";", "if", "(", "(", "U2", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", "&&", "U2", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "U", ")", "\|\|", "(", "U2", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", "&&", "U2", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "U", ")", ")", "{", "UsersToVisit", ".", "push_back", "(", "U2", ")", ";", "ElemNumToReduce", "/", "=", "<NUM_LIT>", ";", "}", "else", "return", "false", ";", "}", "else", "if", "(", "isa", "<", "ExtractElementInst", ">", "(", "U", ")", ")", "{", "if", "(", "ElemNumToReduce", "!=", "<NUM_LIT>", ")", "return", "false", ";", "auto", "", "Val", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Val", "\|\|", "!", "Val", "->", "isZero", "(", ")", ")", "return", "false", ";" ]
GCC	ns32k	MD	next_suggestion	MPU	3,539	[ "<STR_LIT>", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "float", ":", "DF", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	3,540	[ "Chain", ";" ]	[ "SDValue", "SGPR01", "=", "DAG", ".", "getRegister", "(", "AMDGPU", "::", "SGPR0_SGPR1", ",", "MVT", "::", "i64", ")", ";", "SDValue", "ToReg", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "SL", ",", "SGPR01", ",", "QueuePtr", ",", "SDValue", "(", ")", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "ToReg", ",", "DAG", ".", "getTargetConstant", "(", "TrapID", ",", "SL", ",", "MVT", "::", "i16", ")", ",", "SGPR01", ",", "ToReg", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SL", ",", "MVT", "::", "Other", ",", "Ops", ")", ";", "}", "switch", "(", "TrapID", ")", "{", "case", "SISubtarget", "::", "TrapIDLLVMTrap", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SL", ",", "MVT", "::", "Other", ",", "Chain", ")", ";", "case", "SISubtarget", "::", "TrapIDLLVMDebugTrap", ":", "{", "DiagnosticInfoUnsupported", "NoTrap", "(", "MF", ".", "getFunction", "(", ")", ",", "<STR_LIT>", "debugtrap handler not supported", "<STR_LIT>", ",", "Op", ".", "getDebugLoc", "(", ")", ",", "DS_Warning", ")", ";", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "Ctx", ".", "diagnose", "(", "NoTrap", ")", ";", "return" ]
LLVM	PowerPC	TD	stmt_completion	CPU	3,541	[ "(", "int_ppc_vsx_xvcvspdp", "v4f32", ":", "$", "XB", ")", ")", "]", ">", ";" ]	[ "def", "XVCVSPDP", ":", "XX2Form", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "vsrc", ":", "$", "XT", ")", ",", "(", "ins", "vsrc", ":", "$", "XB", ")", ",", "<STR_LIT>", ",", "IIC_VecFP", ",", "[", "(", "set", "v2f64", ":", "$", "XT", "," ]
GCC	aarch64	MD	stmt_completion	CPU	3,542	[ ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	arm	MD	stmt_completion	CPU	3,543	[ "MVE_2", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "MVE_2", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "MVE_2", "[", "(", "match_operand", ":" ]
LLVM	Hexagon	TD	next_suggestion	DSP	3,544	[ "let", "InputType", "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
GCC	nds32	MD	next_suggestion	CPU	3,545	[ "const", "char", "*", "pats", "[", "]", "=", "{", "<STR_LIT>", "," ]	[ "(", "mult", ":", "DI", "(", "sign_extend", ":", "DI", "(", "vec_select", ":", "HI", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", ")", ")", "(", "sign_extend", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "{", "if", "(", "TARGET_BIG_ENDIAN", ")", "{", "const", "char", "*", "pats", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", "return", "pats", "[", "which_alternative", "]", "}", "else", "{" ]
GCC	mmix	MD	next_suggestion	CPU	3,546	[ "(", "clobber", "(", "reg", ":", "DI", "MMIX_rR_REGNUM", ")", ")", "]", ")", "]" ]	[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "div", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "scratch", ":", "DI", ")", ")", "(", "clobber", "(", "scratch", ":", "DI", ")", ")" ]
LLVM	ARM	TD	program_repair	CPU	3,547	[ "<FIXS>", "(", "ins", "DPR", ":", "$", "src", ")", ",", "itin", ",", "OpcodeStr", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "OpcodeStr", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "OpcodeStr", ",", "<STR_LIT>", ",", "<FIXE>" ]	[ "InstrItinClass", "itin", ",", "string", "OpcodeStr", ",", "ValueType", "TyQ", ",", "ValueType", "TyD", ",", "Intrinsic", "IntOp", ">", ":", "N2V", "op24_23", ",", "op21_20", ",", "op19_18", ",", "op17_16", ",", "op11_7", ",", "op6", ",", "op4", ",", "(", "outs", "QPR", ":", "$", "dst", ")", ",", "<BUGS>", "(", "ins", "DPR", ":", "$", "src", ")", ",", "itin", ",", "!", "strconcat", "(", "OpcodeStr", ",", "<STR_LIT>", ")", ",", "<STR_LIT>", ",", "<BUGE>", "[", "(", "set", "QPR", ":", "$", "dst", ",", "(", "TyQ", "(", "IntOp", "(", "TyD", "DPR", ":", "$", "src", ")", ")", ")", ")", "]", ">", ";", "class", "N2VDShuffle", "bits", "<NUM_LIT>", ">", "op19_18", ",", "bits", "<NUM_LIT>", ">", "op11_7", ",", "string", "OpcodeStr", ">", ":", "N2V", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op19_18", ",", "<NUM_LIT>", ",", "op11_7", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "DPR", ":", "$", "dst1", ",", "DPR", ":", "$", "dst2", ")", ",", "(", "ins", "DPR", ":", "$", "src1", ",", "DPR", ":", "$", "src2", ")", ",", "IIC_VPERMD", ",", "<BUGS>", "!", "strconcat", "(", "OpcodeStr", ",", "<STR_LIT>", ")", ",", "<BUGE>", "<STR_LIT>", ",", "[", "]", ">", ";", "class", "N2VQShuffle", "bits", "<NUM_LIT>", ">", "op19_18", ",", "bits", "<NUM_LIT>", ">", "op11_7", ",", "InstrItinClass", "itin", ",", "string", "OpcodeStr", ">", ":", "N2V", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op19_18", ",", "<NUM_LIT>", ",", "op11_7", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "QPR", ":", "$", "dst1", ",", "QPR", ":", "$", "dst2", ")", ",", "(", "ins", "QPR", ":", "$", "src1", ",", "QPR", ":", "$", "src2", ")", ",", "itin", ",", "<BUGS>", "!", "strconcat", "(", "OpcodeStr", ",", "<STR_LIT>", ")", ",", "<BUGE>", "<STR_LIT>", ",", "[", "]", ">", ";" ]
GCC	iq2000	CPP	next_suggestion	CPU	3,548	[ "debug_rtx", "(", "insn", ")", ";" ]	[ "static", "void", "abort_with_insn", "(", "rtx", "insn", ",", "const", "char", "*", "reason", ")", "{", "error", "(", "reason", ")", ";" ]
GCC	ia64	CPP	stmt_completion	CPU	3,549	[ "regno", ")", "{" ]	[ "static", "machine_mode", "ia64_get_reg_raw_mode", "(", "int" ]
LLVM	R600	CPP	next_suggestion	GPU	3,550	[ "}" ]	[ "int", "Src0Idx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "MI", "->", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "src0", ")", ";", "int", "Src1Idx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "MI", "->", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "src1", ")", ";", "int", "Src2Idx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "MI", "->", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "src2", ")", ";", "if", "(", "isVOP2", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "Src1Idx", "!=", "-", "<NUM_LIT>", ")", "{", "MachineOperand", "&", "Src0", "=", "MI", "->", "getOperand", "(", "Src0Idx", ")", ";", "MachineOperand", "&", "Src1", "=", "MI", "->", "getOperand", "(", "Src1Idx", ")", ";", "bool", "ReadsVCC", "=", "MI", "->", "readsRegister", "(", "AMDGPU", "::", "VCC", ",", "&", "RI", ")", ";", "if", "(", "ReadsVCC", "&&", "Src0", ".", "isReg", "(", ")", "&&", "RI", ".", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "Src0", ".", "getReg", "(", ")", ")", ")", ")", "{", "legalizeOpWithMove", "(", "MI", ",", "Src0Idx", ")", ";", "return", ";", "}", "if", "(", "ReadsVCC", "&&", "Src1", ".", "isReg", "(", ")", "&&", "RI", ".", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "Src1", ".", "getReg", "(", ")", ")", ")", ")", "{", "legalizeOpWithMove", "(", "MI", ",", "Src1Idx", ")", ";", "return", ";", "}", "if", "(", "Src1", ".", "isImm", "(", ")", "\|\|", "Src1", ".", "isFPImm", "(", ")", "\|\|", "(", "Src1", ".", "isReg", "(", ")", "&&", "RI", ".", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "Src1", ".", "getReg", "(", ")", ")", ")", ")", ")", "{", "if", "(", "MI", "->", "isCommutable", "(", ")", ")", "{", "if", "(", "commuteInstruction", "(", "MI", ")", ")", "return", ";", "}", "legalizeOpWithMove", "(", "MI", ",", "Src1Idx", ")", ";", "}", "}", "if", "(", "isVOP3", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "{", "int", "VOP3Idx", "[", "<NUM_LIT>", "]", "=", "{", "Src0Idx", ",", "Src1Idx", ",", "Src2Idx", "}", ";", "unsigned", "SGPRReg", "=", "AMDGPU", "::", "NoRegister", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "int", "Idx", "=", "VOP3Idx", "[", "i", "]", ";", "if", "(", "Idx", "==", "-", "<NUM_LIT>", ")", "continue", ";", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "Idx", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "if", "(", "!", "RI", ".", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "MO", ".", "getReg", "(", ")", ")", ")", ")", "continue", ";", "assert", "(", "MO", ".", "getReg", "(", ")", "!=", "AMDGPU", "::", "SCC", "&&", "<STR_LIT>", "SCC operand to VOP3 instruction", "<STR_LIT>", ")", ";", "if", "(", "SGPRReg", "==", "AMDGPU", "::", "NoRegister", "\|\|", "SGPRReg", "==", "MO", ".", "getReg", "(", ")", ")", "{", "SGPRReg", "=", "MO", ".", "getReg", "(", ")", ";", "continue", ";", "}", "}", "else", "if", "(", "!", "isLiteralConstant", "(", "MO", ")", ")", "{", "continue", ";", "}", "legalizeOpWithMove", "(", "MI", ",", "Idx", ")", ";", "}", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "REG_SEQUENCE", ")", "{", "const", "TargetRegisterClass", "", "RC", "=", "NULL", ",", "", "SRC", "=", "NULL", ",", "", "VRC", "=", "NULL", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "i", "+=", "<NUM_LIT>", ")", "{", "if", "(", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isReg", "(", ")", "\|\|", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", ")", "continue", ";", "const", "TargetRegisterClass", "", "OpRC", "=", "MRI", ".", "getRegClass", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "RI", ".", "hasVGPRs", "(", "OpRC", ")", ")", "{", "VRC", "=", "OpRC", ";", "}", "else", "{", "SRC", "=", "OpRC", ";", "}", "}", "if", "(", "VRC", "\|\|", "!", "RI", ".", "isSGPRClass", "(", "getOpRegClass", "(", "*", "MI", ",", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "!", "VRC", ")", "{", "assert", "(", "SRC", ")", ";", "VRC", "=", "RI", ".", "getEquivalentVGPRClass", "(", "SRC", ")", ";" ]
LLVM	SPIRV	CPP	stmt_completion	Virtual ISA	3,551	[ "MI", ",", "ST", ",", "TII", ",", "MAI", ".", "Reqs", ")", ";" ]	[ "static", "void", "addDecorations", "(", "const", "Module", "&", "M", ",", "const", "SPIRVInstrInfo", "&", "TII", ",", "MachineModuleInfo", "", "MMI", ",", "const", "SPIRVSubtarget", "&", "ST", ",", "<STR_LIT>", "::", "<STR_LIT>", "&", "MAI", ")", "{", "for", "(", "auto", "F", "=", "M", ".", "begin", "(", ")", ",", "E", "=", "M", ".", "end", "(", ")", ";", "F", "!=", "E", ";", "++", "F", ")", "{", "MachineFunction", "", "MF", "=", "MMI", "->", "getMachineFunction", "(", "", "F", ")", ";", "if", "(", "!", "MF", ")", "continue", ";", "for", "(", "auto", "&", "MBB", ":", "", "MF", ")", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "handleMIFlagDecoration", "(" ]
LLVM	ARM	CPP	stmt_completion	CPU	3,552	[ "V2", ")", ".", "getValue", "(", "WhichResult", ")", ";" ]	[ "ShuffleVectorSDNode", "*", "SVN", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "ArrayRef", "<", "int", ">", "ShuffleMask", "=", "SVN", "->", "getMask", "(", ")", ";", "unsigned", "EltSize", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "EltSize", "<=", "<NUM_LIT>", ")", "{", "if", "(", "ShuffleVectorSDNode", "::", "isSplatMask", "(", "&", "ShuffleMask", "[", "<NUM_LIT>", "]", ",", "VT", ")", ")", "{", "int", "Lane", "=", "SVN", "->", "getSplatIndex", "(", ")", ";", "if", "(", "Lane", "==", "-", "<NUM_LIT>", ")", "Lane", "=", "<NUM_LIT>", ";", "if", "(", "Lane", "==", "<NUM_LIT>", "&&", "V1", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SCALAR_TO_VECTOR", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "Lane", "==", "<NUM_LIT>", "&&", "V1", ".", "getOpcode", "(", ")", "==", "ISD", "::", "BUILD_VECTOR", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "V1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "bool", "IsScalarToVector", "=", "true", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "V1", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "V1", ".", "getOperand", "(", "i", ")", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "UNDEF", ")", "{", "IsScalarToVector", "=", "false", ";", "break", ";", "}", "if", "(", "IsScalarToVector", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ",", "DAG", ".", "getConstant", "(", "Lane", ",", "MVT", "::", "i32", ")", ")", ";", "}", "bool", "ReverseVEXT", ";", "unsigned", "Imm", ";", "if", "(", "isVEXTMask", "(", "ShuffleMask", ",", "VT", ",", "ReverseVEXT", ",", "Imm", ")", ")", "{", "if", "(", "ReverseVEXT", ")", "std", "::", "swap", "(", "V1", ",", "V2", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ",", "V2", ",", "DAG", ".", "getConstant", "(", "Imm", ",", "MVT", "::", "i32", ")", ")", ";", "}", "if", "(", "isVREVMask", "(", "ShuffleMask", ",", "VT", ",", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ")", ";", "if", "(", "isVREVMask", "(", "ShuffleMask", ",", "VT", ",", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ")", ";", "if", "(", "isVREVMask", "(", "ShuffleMask", ",", "VT", ",", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ")", ";", "if", "(", "V2", "->", "getOpcode", "(", ")", "==", "ISD", "::", "UNDEF", "&&", "isSingletonVEXTMask", "(", "ShuffleMask", ",", "VT", ",", "Imm", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ",", "V1", ",", "DAG", ".", "getConstant", "(", "Imm", ",", "MVT", "::", "i32", ")", ")", ";", "}", "unsigned", "WhichResult", ";", "if", "(", "isVTRNMask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V2", ")", ".", "getValue", "(", "WhichResult", ")", ";", "if", "(", "isVUZPMask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V2", ")", ".", "getValue", "(", "WhichResult", ")", ";", "if", "(", "isVZIPMask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", "," ]
GCC	rs6000	CPP	code_generation	CPU	3,553	[ "static", "bool", "rs6000_builtin_support_vector_misalignment", "(", "machine_mode", "mode", ",", "const_tree", "type", ",", "int", "misalignment", ",", "bool", "is_packed", ")", "{", "if", "(", "TARGET_VSX", ")", "{", "if", "(", "TARGET_EFFICIENT_UNALIGNED_VSX", ")", "return", "true", ";", "if", "(", "optab_handler", "(", "movmisalign_optab", ",", "mode", ")", "==", "CODE_FOR_nothing", ")", "return", "false", ";", "if", "(", "misalignment", "==", "-", "<NUM_LIT>", ")", "{", "if", "(", "rs6000_vector_alignment_reachable", "(", "type", ",", "is_packed", ")", ")", "{", "int", "element_size", "=", "TREE_INT_CST_LOW", "(", "TYPE_SIZE", "(", "type", ")", ")", ";", "if", "(", "element_size", "==", "<NUM_LIT>", "\|\|", "element_size", "==", "<NUM_LIT>", ")", "return", "true", ";", "}", "return", "false", ";", "}", "if", "(", "misalignment", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "return", "true", ";", "}", "return", "false", ";", "}" ]	[ "Return", "true", "if", "the", "vector", "misalignment", "factor", "is", "supported", "by", "the", "target", "." ]
LLVM	AArch64	TD	stmt_completion	CPU	3,554	[ "<NUM_LIT>", ",", "iops", ",", "asm", ",", "operands", ">", "{" ]	[ "class", "PstateWriteSimple", "<", "dag", "iops", ",", "string", "asm", ",", "string", "operands", ">", ":", "SimpleSystemI", "<" ]
LLVM	Mandarin	CPP	stmt_completion	CPU	3,555	[ "PM", ",", "JITCodeEmitter", "&", "JCE", ")", "{" ]	[ "bool", "MandarinTargetMachine", "::", "addCodeEmitter", "(", "PassManagerBase", "&" ]
LLVM	Hexagon	TD	next_suggestion	DSP	3,556	[ "}" ]	[ "def", "L2_loadbsw2_zomap", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_17e0d2cd", ",", "TypeMAPPING", ">", "{", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPseudo", "=", "<NUM_LIT>", ";", "let", "isCodeGenOnly", "=", "<NUM_LIT>", ";" ]
LLVM	AVR	TD	stmt_completion	MPU	3,557	[ "]", ">", ";" ]	[ "def", "AVRcallseq_start", ":", "SDNode", "<", "<STR_LIT>", ",", "SDT_AVRCallSeqStart", ",", "[", "SDNPHasChain", ",", "SDNPOutGlue" ]
LLVM	ARM	CPP	stmt_completion	CPU	3,558	[ ";" ]	[ "if", "(", "I", "->", "hasOneUse", "(", ")", "&&", "isSink", "(", "*", "I", "->", "use_begin", "(", ")", ")", ")", "return", "true", ";", "if", "(", "isa", "<", "OverflowingBinaryOperator", ">", "(", "I", ")", ")", "return", "isSafeOverflow", "(", "I", ")", ";", "return", "true" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	3,559	[ "}" ]	[ "uint64_t", "Used", "=", "allOnes", "(", "Op", ".", "getValueSizeInBits", "(", ")", ")", ";", "if", "(", "Used", "!=", "(", "AndMask", "\|", "InsertMask", ")", ")", "{", "KnownBits", "Known", ";", "CurDAG", "->", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Known", ")", ";", "if", "(", "Used", "!=", "(", "AndMask", "\|", "InsertMask", "\|", "Known", ".", "Zero", ".", "getZExtValue", "(", ")", ")", ")", "return", "false", ";" ]
LLVM	ARM	TD	stmt_completion	CPU	3,560	[ "<", "<STR_LIT>", ">", ";" ]	[ "def", "NoVFP", ":", "Predicate" ]
LLVM	CellSPU	TD	stmt_completion	MPU	3,561	[ "R32C", ">", ";" ]	[ "def", "r32", ":", "ROTRegInst", "<" ]
GCC	arm	CPP	stmt_completion	CPU	3,562	[ "_", "_", "b", ")", "{" ]	[ "vqshlq_u8", "(", "uint8x16_t", "_", "_", "a", ",", "int8x16_t" ]
LLVM	ARM64	TD	next_suggestion	CPU	3,563	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rmode", ";" ]	[ "class", "BaseUnscaledConversion", "<", "bits", "<", "<NUM_LIT>", ">", "rmode", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "RegisterClass", "srcType", ",", "RegisterClass", "dstType", ",", "string", "asm", ">", ":", "I", "<", "(", "outs", "dstType", ":", "$", "Rd", ")", ",", "(", "ins", "srcType", ":", "$", "Rn", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Sched", "<", "[", "WriteFCopy", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	3,564	[ ";" ]	[ "bool", "isPassEnabled", "(", "const", "cl", "::", "opt", "<", "bool", ">", "&", "Opt", ",", "CodeGenOptLevel", "Level", "=", "CodeGenOptLevel", "::", "Default", ")", "const", "{", "if", "(", "Opt", ".", "getNumOccurrences", "(", ")", ")", "return", "Opt", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "<", "Level", ")", "return", "false", ";", "return", "Opt" ]
LLVM	Hexagon	TD	stmt_completion	DSP	3,565	[ ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isIndirectBranch", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>" ]
LLVM	ARM	CPP	program_repair	CPU	3,566	[ "<FIXS>", "NumBits", "=", "(", "BaseReg", "==", "ARM", "::", "SP", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "<FIXE>" ]	[ "NumBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "<BUGS>", "NumBits", "=", "<NUM_LIT>", ";", "<BUGE>", "Scale", "=", "<NUM_LIT>", ";", "isSigned", "=", "false", ";", "break", ";" ]
GCC	arm	MD	stmt_completion	CPU	3,567	[ "<STR_LIT>", ")", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]
LLVM	X86	CPP	stmt_completion	CPU	3,568	[ "StackSlot", ",", "MPI", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";" ]	[ "SDValue", "X86TargetLowering", "::", "LowerFLT_ROUNDS_", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "int", "SSFI", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "CreateStackObject", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ")", ";", "SDValue", "StackSlot", "=", "DAG", ".", "getFrameIndex", "(", "SSFI", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "MachinePointerInfo", "MPI", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "SSFI", ")", ";", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "StackSlot", "}", ";", "Chain", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "MVT", "::", "Other", ")", ",", "Ops", ",", "MVT", "::", "i16", ",", "MPI", ",", "Align", "(", "<NUM_LIT>", ")", ",", "MachineMemOperand", "::", "MOStore", ")", ";", "SDValue", "CWD", "=", "DAG", ".", "getLoad", "(", "MVT", "::", "i16", ",", "DL", ",", "Chain", "," ]
GCC	arm	CPP	stmt_completion	CPU	3,569	[ ")", "_", "_", "b", ")", ";" ]	[ "return", "(", "uint32x2_t", ")", "_", "_", "builtin_neon_vqsubuv2si", "(", "(", "int32x2_t", ")", "_", "_", "a", ",", "(", "int32x2_t" ]
LLVM	ARM	CPP	code_generation	CPU	3,570	[ "SDValue", "ARMTargetLowering", "::", "EmitTargetCodeForMemcpy", "(", "SelectionDAG", "&", "DAG", ",", "DebugLoc", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align", ",", "bool", "AlwaysInline", ",", "const", "Value", "", "DstSV", ",", "uint64_t", "DstSVOff", ",", "const", "Value", "", "SrcSV", ",", "uint64_t", "SrcSVOff", ")", "{", "if", "(", "(", "Align", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "ConstantSize", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Size", ")", ";", "if", "(", "!", "ConstantSize", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "SizeVal", "=", "ConstantSize", "->", "getZExtValue", "(", ")", ";", "if", "(", "!", "AlwaysInline", "&&", "SizeVal", ">", "getSubtarget", "(", ")", "->", "getMaxInlineSizeThreshold", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "BytesLeft", "=", "SizeVal", "&", "<NUM_LIT>", ";", "unsigned", "NumMemOps", "=", "SizeVal", ">>", "<NUM_LIT>", ";", "unsigned", "EmittedNumMemOps", "=", "<NUM_LIT>", ";", "EVT", "VT", "=", "MVT", "::", "i32", ";", "unsigned", "VTSize", "=", "<NUM_LIT>", ";", "unsigned", "i", "=", "<NUM_LIT>", ";", "const", "unsigned", "MAX_LOADS_IN_LDM", "=", "<NUM_LIT>", ";", "SDValue", "TFOps", "[", "MAX_LOADS_IN_LDM", "]", ";", "SDValue", "Loads", "[", "MAX_LOADS_IN_LDM", "]", ";", "uint64_t", "SrcOff", "=", "<NUM_LIT>", ",", "DstOff", "=", "<NUM_LIT>", ";", "while", "(", "EmittedNumMemOps", "<", "NumMemOps", ")", "{", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "MAX_LOADS_IN_LDM", "&&", "EmittedNumMemOps", "+", "i", "<", "NumMemOps", ";", "++", "i", ")", "{", "Loads", "[", "i", "]", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "MVT", "::", "i32", ",", "Src", ",", "DAG", ".", "getConstant", "(", "SrcOff", ",", "MVT", "::", "i32", ")", ")", ",", "SrcSV", ",", "SrcSVOff", "+", "SrcOff", ")", ";", "TFOps", "[", "i", "]", "=", "Loads", "[", "i", "]", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SrcOff", "+=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "dl", ",", "MVT", "::", "Other", ",", "&", "TFOps", "[", "<NUM_LIT>", "]", ",", "i", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "MAX_LOADS_IN_LDM", "&&", "EmittedNumMemOps", "+", "i", "<", "NumMemOps", ";", "++", "i", ")", "{", "TFOps", "[", "i", "]", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Loads", "[", "i", "]", ",", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "MVT", "::", "i32", ",", "Dst", ",", "DAG", ".", "getConstant", "(", "DstOff", ",", "MVT", "::", "i32", ")", ")", ",", "DstSV", ",", "DstSVOff", "+", "DstOff", ")", ";", "DstOff", "+=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "dl", ",", "MVT", "::", "Other", ",", "&", "TFOps", "[", "<NUM_LIT>", "]", ",", "i", ")", ";", "EmittedNumMemOps", "+=", "i", ";", "}", "if", "(", "BytesLeft", "==", "<NUM_LIT>", ")", "return", "Chain", ";", "unsigned", "BytesLeftSave", "=", "BytesLeft", ";", "i", "=", "<NUM_LIT>", ";", "while", "(", "BytesLeft", ")", "{", "if", "(", "BytesLeft", ">=", "<NUM_LIT>", ")", "{", "VT", "=", "MVT", "::", "i16", ";", "VTSize", "=", "<NUM_LIT>", ";", "}", "else", "{", "VT", "=", "MVT", "::", "i8", ";", "VTSize", "=", "<NUM_LIT>", ";", "}", "Loads", "[", "i", "]", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "MVT", "::", "i32", ",", "Src", ",", "DAG", ".", "getConstant", "(", "SrcOff", ",", "MVT", "::", "i32", ")", ")", ",", "SrcSV", ",", "SrcSVOff", "+", "SrcOff", ")", ";", "TFOps", "[", "i", "]", "=", "Loads", "[", "i", "]", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "++", "i", ";", "SrcOff", "+=", "VTSize", ";", "BytesLeft", "-=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "dl", ",", "MVT", "::", "Other", ",", "&", "TFOps", "[", "<NUM_LIT>", "]", ",", "i", ")", ";", "i", "=", "<NUM_LIT>", ";", "BytesLeft", "=", "BytesLeftSave", ";", "while", "(", "BytesLeft", ")", "{", "if", "(", "BytesLeft", ">=", "<NUM_LIT>", ")", "{", "VT", "=", "MVT", "::", "i16", ";", "VTSize", "=", "<NUM_LIT>", ";", "}", "else", "{", "VT", "=", "MVT", "::", "i8", ";", "VTSize", "=", "<NUM_LIT>", ";", "}", "TFOps", "[", "i", "]", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Loads", "[", "i", "]", ",", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "MVT", "::", "i32", ",", "Dst", ",", "DAG", ".", "getConstant", "(", "DstOff", ",", "MVT", "::", "i32", ")", ")", ",", "DstSV", ",", "DstSVOff", "+", "DstOff", ")", ";", "++", "i", ";", "DstOff", "+=", "VTSize", ";", "BytesLeft", "-=", "VTSize", ";", "}", "return", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "dl", ",", "MVT", "::", "Other", ",", "&", "TFOps", "[", "<NUM_LIT>", "]", ",", "i", ")", ";", "}" ]	[ "Emit", "target-specific", "code", "that", "performs", "a", "memcpy", "." ]
LLVM	Hexagon	TD	next_suggestion	DSP	3,571	[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]	[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
LLVM	M88k	TD	stmt_completion	MPU	3,572	[ "=", "<STR_LIT>", ";" ]	[ "def", "bfimm", ":", "ImmOpWithPattern", "<", "i32", ",", "<STR_LIT>", ",", "[", "{", "return", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ".", "getZExtValue", "(", ")", ")", ";", "}", "]", ",", "NOOP_SDNodeXForm", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "OperandNamespace", "=", "<STR_LIT>", ";", "let", "OperandType" ]
GCC	i386	CPP	next_suggestion	CPU	3,573	[ "return", "false", ";" ]	[ "extract_insn_cached", "(", "insn", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "recog_data", ".", "n_operands", ";", "i", "++", ")", "if", "(", "GENERAL_REG_P", "(", "recog_data", ".", "operand", "[", "i", "]", ")", "&&", "!", "QI_REGNO_P", "(", "REGNO", "(", "recog_data", ".", "operand", "[", "i", "]", ")", ")", ")", "return", "true", ";" ]
LLVM	PowerPC	CPP	program_repair	CPU	3,574	[ "<FIXS>", "PPC", "::", "R13", ",", "PPC", "::", "R14", ",", "PPC", "::", "R15", ",", "<FIXE>" ]	[ "const", "unsigned", "*", "PPCRegisterInfo", "::", "getCalleeSaveRegs", "(", ")", "const", "{", "static", "const", "unsigned", "Darwin32_CalleeSaveRegs", "[", "]", "=", "{", "<BUGS>", "PPC", "::", "R1", ",", "PPC", "::", "R13", ",", "PPC", "::", "R14", ",", "PPC", "::", "R15", ",", "<BUGE>", "PPC", "::", "R16", ",", "PPC", "::", "R17", ",", "PPC", "::", "R18", ",", "PPC", "::", "R19", ",", "PPC", "::", "R20", ",", "PPC", "::", "R21", ",", "PPC", "::", "R22", ",", "PPC", "::", "R23", ",", "PPC", "::", "R24", ",", "PPC", "::", "R25", ",", "PPC", "::", "R26", ",", "PPC", "::", "R27", "," ]
GCC	s390	MD	stmt_completion	MPU	3,575	[ "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(" ]
LLVM	ARM	CPP	stmt_completion	CPU	3,576	[ "+=", "<NUM_LIT>", ")", "{" ]	[ "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "M", ".", "size", "(", ")", "!=", "NumElts", "&&", "M", ".", "size", "(", ")", "!=", "NumElts", "", "<NUM_LIT>", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "M", ".", "size", "(", ")", ";", "i", "+=", "NumElts", ")", "{", "if", "(", "M", ".", "size", "(", ")", "==", "NumElts", "", "<NUM_LIT>", ")", "WhichResult", "=", "i", "/", "NumElts", ";", "else", "WhichResult", "=", "M", "[", "i", "]", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "NumElts", ";", "j" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	3,577	[ ")", ";" ]	[ "initializeSILowerI1CopiesPass", "(", "", "PR", ")", ";", "initializeSIFixSGPRCopiesPass", "(", "", "PR", ")", ";", "initializeSIFixVGPRCopiesPass", "(", "", "PR", ")", ";", "initializeSIFoldOperandsPass", "(", "", "PR", ")", ";", "initializeSIShrinkInstructionsPass", "(", "", "PR", ")", ";", "initializeSIFixControlFlowLiveIntervalsPass", "(", "", "PR", ")", ";", "initializeSILoadStoreOptimizerPass", "(", "", "PR", ")", ";", "initializeAMDGPUAnnotateKernelFeaturesPass", "(", "", "PR", ")", ";", "initializeAMDGPUAnnotateUniformValuesPass", "(", "", "PR", ")", ";", "initializeAMDGPULowerIntrinsicsPass", "(", "", "PR" ]
LLVM	X86	CPP	next_suggestion	CPU	3,578	[ "}" ]	[ "bool", "Error", "(", "SMLoc", "L", ",", "const", "Twine", "&", "Msg", ",", "SMRange", "Range", "=", "None", ",", "bool", "MatchingInlineAsm", "=", "false", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "if", "(", "MatchingInlineAsm", ")", "{", "if", "(", "!", "getLexer", "(", ")", ".", "isAtStartOfStatement", "(", ")", ")", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	3,579	[ "(", ")", ";" ]	[ "addPass", "(", "createAtomicExpandPass", "(", "&", "getX86TargetMachine", "(", ")", ")", ")", ";", "TargetPassConfig", "::", "addIRPasses" ]
GCC	microblaze	CPP	next_suggestion	MPU	3,580	[ "}" ]	[ "if", "(", "reload_in_progress", "&&", "GET_CODE", "(", "op", ")", "==", "REG", "&&", "REGNO", "(", "op", ")", ">=", "FIRST_PSEUDO_REGISTER", "&&", "reg_renumber", "[", "REGNO", "(", "op", ")", "]", "<", "<NUM_LIT>", "&&", "reg_equiv_mem", "(", "REGNO", "(", "op", ")", ")", "!=", "<NUM_LIT>", "&&", "double_memory_operand", "(", "reg_equiv_mem", "(", "REGNO", "(", "op", ")", ")", ",", "mode", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "}", "addr", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "if", "(", "CONSTANT_ADDRESS_P", "(", "addr", ")", ")", "return", "<NUM_LIT>", ";", "return", "memory_address_p", "(", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_INT", "?", "SImode", ":", "SFmode", ")", ",", "plus_constant", "(", "Pmode", ",", "addr", ",", "<NUM_LIT>", ")", ")", ";" ]
GCC	epiphany	MD	stmt_completion	MPU	3,581	[ ",", "operands", "[", "<NUM_LIT>", "]", ",", "true", ")" ]	[ "(", "match_dup", "<NUM_LIT>", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "if_then_else", ":", "WMODE2", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "{", "operands", "[", "<NUM_LIT>", "]", "=", "simplify_gen_subreg", "(", "<", "WMODE", ":", "MODE", ">", "mode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "<", "WMODE2", ":", "MODE", ">", "mode", ",", "<NUM_LIT>", ")", "replace_rtx", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "true", ")", "replace_rtx", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]" ]
LLVM	ARM	CPP	next_suggestion	CPU	3,582	[ "Intrinsic", "::", "ID", "Int", "=", "IsAcquire", "?", "Intrinsic", "::", "arm_ldaex", ":", "Intrinsic", "::", "arm_ldrex", ";" ]	[ "Value", "", "Hi", "=", "Builder", ".", "CreateExtractValue", "(", "LoHi", ",", "<NUM_LIT>", ",", "<STR_LIT>", "hi", "<STR_LIT>", ")", ";", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";", "Lo", "=", "Builder", ".", "CreateZExt", "(", "Lo", ",", "ValueTy", ",", "<STR_LIT>", "lo64", "<STR_LIT>", ")", ";", "Hi", "=", "Builder", ".", "CreateZExt", "(", "Hi", ",", "ValueTy", ",", "<STR_LIT>", "hi64", "<STR_LIT>", ")", ";", "return", "Builder", ".", "CreateOr", "(", "Lo", ",", "Builder", ".", "CreateShl", "(", "Hi", ",", "ConstantInt", "::", "get", "(", "ValueTy", ",", "<NUM_LIT>", ")", ")", ",", "<STR_LIT>", "val64", "<STR_LIT>", ")", ";", "}", "Type", "", "Tys", "[", "]", "=", "{", "Addr", "->", "getType", "(", ")", "}", ";" ]
LLVM	X86	TD	next_suggestion	CPU	3,583	[ "}" ]	[ "def", "ICXWriteResGroup163", ":", "SchedWriteRes", "<", "[", "ICXPort23", ",", "ICXPort015", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";" ]
LLVM	ARM64	TD	stmt_completion	CPU	3,584	[ "ARM64Prefetch", "imm", ":", "$", "Rt", ",", "am_indexed64", ":", "$", "addr", ")", "]", ">", ";" ]	[ "def", "PRFMui", ":", "PrefetchUI", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "(" ]
GCC	m68k	MD	next_suggestion	MPU	3,585	[ "<STR_LIT>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "subreg", ":", "HI", "(", "ashiftrt", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "<NUM_LIT>", ")", ")", "]" ]
GCC	clipper	CPP	program_repair	CPU	3,586	[ "<FIXS>", "TREE_SIDE_EFFECTS", "(", "t", ")", "=", "<NUM_LIT>", ";", "<FIXE>" ]	[ "t", "=", "build1", "(", "NOP_EXPR", ",", "ptr_type_node", ",", "save_area", ")", ";", "u", "=", "build", "(", "ARRAY_REF", ",", "ptr_type_node", ",", "reg_field", ",", "build_int", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "t", "=", "build", "(", "MODIFY_EXPR", ",", "ptr_type_node", ",", "u", ",", "t", ")", ";", "<BUGS>", "TREE_SIZE_EFFECTS", "(", "t", ")", "=", "<NUM_LIT>", ";", "<BUGE>", "expand_expr", "(", "t", ",", "const0_rtx", ",", "VOIDmode", ",", "EXPAND_NORMAL", ")", ";", "t", "=", "fold", "(", "build", "(", "PLUS_EXPR", ",", "integer_type_node", ",", "save_area", "," ]
LLVM	Patmos	CPP	stmt_completion	VLIW	3,587	[ ")", ";" ]	[ "const", "PatmosMachineFunctionInfo", "*", "PMFI", "=", "MF", ".", "getInfo", "<", "PatmosMachineFunctionInfo", ">", "(", ")", ";", "return", "PMFI", "->", "isSinglePath", "(" ]
LLVM	Hexagon	TD	stmt_completion	DSP	3,588	[ "<NUM_LIT>", ";" ]	[ "def", "A2_addh_l16_hl", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_4414d8b1", ",", "TypeALU64", ">", ",", "Enc_bd6011", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]
LLVM	Lanai	CPP	stmt_completion	CPU	3,589	[ ";" ]	[ "inline", "static", "unsigned", "encodeLanaiAluCode", "(", "unsigned", "AluOp", ")", "{", "unsigned", "const", "OP_ENCODING_MASK", "=", "<NUM_LIT>", ";", "return", "AluOp", "&", "OP_ENCODING_MASK" ]
LLVM	Mips	CPP	next_suggestion	CPU	3,590	[ "setLoadExtAction", "(", "ISD", "::", "EXTLOAD", ",", "MVT", "::", "i64", ",", "MVT", "::", "i32", ",", "Custom", ")", ";" ]	[ "setOperationAction", "(", "ISD", "::", "ADDC", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "ADDE", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "}", "setOperationAction", "(", "ISD", "::", "ADDC", ",", "MVT", "::", "i64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "ADDE", ",", "MVT", "::", "i64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SUBC", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SUBE", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SUBC", ",", "MVT", "::", "i64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SUBE", ",", "MVT", "::", "i64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "BR_CC", ",", "MVT", "::", "f32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "BR_CC", ",", "MVT", "::", "f64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "BR_CC", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "BR_CC", ",", "MVT", "::", "i64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SELECT_CC", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SELECT_CC", ",", "MVT", "::", "i64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SELECT_CC", ",", "MVT", "::", "f32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SELECT_CC", ",", "MVT", "::", "f64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "i64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FP_TO_UINT", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FP_TO_UINT", ",", "MVT", "::", "i64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SIGN_EXTEND_INREG", ",", "MVT", "::", "i1", ",", "Expand", ")", ";", "if", "(", "Subtarget", ".", "hasCnMips", "(", ")", ")", "{", "setOperationAction", "(", "ISD", "::", "CTPOP", ",", "MVT", "::", "i32", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "CTPOP", ",", "MVT", "::", "i64", ",", "Legal", ")", ";", "}", "else", "{", "setOperationAction", "(", "ISD", "::", "CTPOP", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "CTPOP", ",", "MVT", "::", "i64", ",", "Expand", ")", ";", "}", "setOperationAction", "(", "ISD", "::", "CTTZ", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "CTTZ", ",", "MVT", "::", "i64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "ROTL", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "ROTL", ",", "MVT", "::", "i64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "DYNAMIC_STACKALLOC", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "DYNAMIC_STACKALLOC", ",", "MVT", "::", "i64", ",", "Expand", ")", ";", "if", "(", "!", "Subtarget", ".", "hasMips32r2", "(", ")", ")", "setOperationAction", "(", "ISD", "::", "ROTR", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "if", "(", "!", "Subtarget", ".", "hasMips64r2", "(", ")", ")", "setOperationAction", "(", "ISD", "::", "ROTR", ",", "MVT", "::", "i64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FSIN", ",", "MVT", "::", "f32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FSIN", ",", "MVT", "::", "f64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FCOS", ",", "MVT", "::", "f32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FCOS", ",", "MVT", "::", "f64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FSINCOS", ",", "MVT", "::", "f32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FSINCOS", ",", "MVT", "::", "f64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FPOW", ",", "MVT", "::", "f32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FPOW", ",", "MVT", "::", "f64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FLOG", ",", "MVT", "::", "f32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FLOG2", ",", "MVT", "::", "f32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FLOG10", ",", "MVT", "::", "f32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FEXP", ",", "MVT", "::", "f32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FMA", ",", "MVT", "::", "f32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FMA", ",", "MVT", "::", "f64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FREM", ",", "MVT", "::", "f32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FREM", ",", "MVT", "::", "f64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FP16_TO_FP", ",", "MVT", "::", "f32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FP_TO_FP16", ",", "MVT", "::", "f32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FP16_TO_FP", ",", "MVT", "::", "f64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FP_TO_FP16", ",", "MVT", "::", "f64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "EH_RETURN", ",", "MVT", "::", "Other", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "VASTART", ",", "MVT", "::", "Other", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "VAARG", ",", "MVT", "::", "Other", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "VACOPY", ",", "MVT", "::", "Other", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "VAEND", ",", "MVT", "::", "Other", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "STACKSAVE", ",", "MVT", "::", "Other", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "STACKRESTORE", ",", "MVT", "::", "Other", ",", "Expand", ")", ";", "if", "(", "!", "Subtarget", ".", "isGP64bit", "(", ")", ")", "{", "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD", ",", "MVT", "::", "i64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_STORE", ",", "MVT", "::", "i64", ",", "Expand", ")", ";", "}", "if", "(", "!", "Subtarget", ".", "hasMips32r2", "(", ")", ")", "{", "setOperationAction", "(", "ISD", "::", "SIGN_EXTEND_INREG", ",", "MVT", "::", "i8", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SIGN_EXTEND_INREG", ",", "MVT", "::", "i16", ",", "Expand", ")", ";", "}", "if", "(", "!", "Subtarget", ".", "hasMips32", "(", ")", "\|\|", "Subtarget", ".", "inMips16Mode", "(", ")", ")", "setOperationAction", "(", "ISD", "::", "CTLZ", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "if", "(", "!", "Subtarget", ".", "hasMips64", "(", ")", ")", "setOperationAction", "(", "ISD", "::", "CTLZ", ",", "MVT", "::", "i64", ",", "Expand", ")", ";", "if", "(", "!", "Subtarget", ".", "hasMips32r2", "(", ")", ")", "setOperationAction", "(", "ISD", "::", "BSWAP", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "if", "(", "!", "Subtarget", ".", "hasMips64r2", "(", ")", ")", "setOperationAction", "(", "ISD", "::", "BSWAP", ",", "MVT", "::", "i64", ",", "Expand", ")", ";", "if", "(", "Subtarget", ".", "isGP64bit", "(", ")", ")", "{", "setLoadExtAction", "(", "ISD", "::", "SEXTLOAD", ",", "MVT", "::", "i64", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setLoadExtAction", "(", "ISD", "::", "ZEXTLOAD", ",", "MVT", "::", "i64", ",", "MVT", "::", "i32", ",", "Custom", ")", ";" ]
GCC	cris	MD	next_suggestion	MPU	3,591	[ "if", "(", "which_alternative", "=", "=", "<NUM_LIT>", ")" ]	[ "\|", "\|", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ">", "<NUM_LIT>", "\|", "\|", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "<", "-", "<NUM_LIT>", "\|", "\|", "satisfies_constraint_N", "(", "operands", "[", "<NUM_LIT>", "]", ")", "\|", "\|", "satisfies_constraint_J", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ")", "return", "<STR_LIT>" ]
GCC	rl78	CPP	next_suggestion	MPU	3,592	[ "return", "rclass", ";" ]	[ "static", "reg_class_t", "rl78_preferred_reload_class", "(", "rtx", "x", "ATTRIBUTE_UNUSED", ",", "reg_class_t", "rclass", ")", "{", "if", "(", "rclass", "==", "NO_REGS", ")", "rclass", "=", "V_REGS", ";" ]
GCC	rs6000	MD	next_suggestion	CPU	3,593	[ "HOST_WIDE_INT", "rest", "=", "trunc_int_for_mode", "(", "val", "-", "low", ",", "<", "MODE", ">", "mode", ")" ]	[ "HOST_WIDE_INT", "val", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "HOST_WIDE_INT", "low", "=", "(", "(", "val", "&", "<NUM_LIT>", ")", "^", "<NUM_LIT>", ")", "-", "<NUM_LIT>" ]
GCC	i386	CPP	stmt_completion	CPU	3,594	[ "_", "_", "X", ",", "_", "_", "m128i", "_", "_", "Y", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_max_epi8", "(", "_", "_", "m128i" ]
LLVM	Mips	CPP	next_suggestion	CPU	3,595	[ "}" ]	[ "OriginalArgWasFloatVector", ".", "clear", "(", ")", ";", "PreAnalyzeReturnForF128", "(", "Outs", ")", ";", "PreAnalyzeReturnForVectorFloat", "(", "Outs", ")", ";" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	3,596	[ "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";" ]	[ "let", "OutOperandList", "=", "(", "outs", "VRF", ":", "$", "dest", ")", ";", "let", "InOperandList", "=", "!", "if", "(", "hasImm", ",", "(", "ins", "VRF", ":", "$", "op1", ",", "TPCImm", "<", "i32imm", ">", ":", "$", "op2", ",", "SwitchSet", ":", "$", "sw", ",", "VRF", ":", "$", "income", ",", "Pred", ":", "$", "pred", ")", ",", "(", "ins", "VRF", ":", "$", "op1", ",", "Rsrc2", ":", "$", "op2", ",", "SwitchSet", ":", "$", "sw", ",", "VRF", ":", "$", "income", ",", "Pred", ":", "$", "pred", ")", ")", ";", "let", "Itinerary", "=", "IIC_VectorOp", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "op1", ";", "bits", "<", "<NUM_LIT>", ">", "op2", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "op1", ";", "let", "SrcB", "=", "op2", ";", "let", "OperandType", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sw", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "OperandType", "{", "<NUM_LIT>", "}", "=", "sw", "{", "<NUM_LIT>", "}", ";", "let", "Switches", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sw", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM	AGC	CPP	next_suggestion	MPU	3,597	[ "}" ]	[ "bool", "isMem10", "(", ")", "const", "{", "return", "(", "isConstantImm", "(", ")", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "getConstantImm", "(", ")", ")", ")", "\|\|", "isSymbolRef", "(", ")", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	3,598	[ "AMDGPUDisassembler", "::", "OPW16", ",", "Imm", ",", "true", ")", ")", ";" ]	[ "return", "addOperand", "(", "Inst", ",", "DAsm", "->", "decodeSrcOp", "(", "llvm", "::" ]
GCC	s390	CPP	program_repair	MPU	3,599	[ "<FIXS>", "&", "GET_MODE_MASK", "(", "GET_MODE", "(", "inner", ")", ")", "&", "~", "GET_MODE_MASK", "(", "GET_MODE", "(", "SUBREG_REG", "(", "inner", ")", ")", ")", ")", "<FIXE>" ]	[ "&&", "(", "GET_MODE_SIZE", "(", "GET_MODE", "(", "inner", ")", ")", ">=", "GET_MODE_SIZE", "(", "GET_MODE", "(", "SUBREG_REG", "(", "inner", ")", ")", ")", ")", "&&", "(", "(", "INTVAL", "(", "mask", ")", "<BUGS>", "&", "GET_MODE_MASK", "(", "GET_MODE", "(", "inner", ")", ")", "&", "~", "GET_MODE_MASK", "(", "GET_MODE", "(", "SUBREG_REG", "(", "inner", ")", ")", ")", ")", "<BUGE>", "=", "<NUM_LIT>", ")", ")", "inner", "=", "SUBREG_REG", "(", "inner", ")", ";" ]

LLVM

Mips

TD

next_suggestion

CPU

3,500

[ "}" ]

[ "string", "AsmString", "=", "<STR_LIT>", ";", "list", "<", "dag", ">", "Pattern", "=", "[", "(", "set", "MSA128BOpnd", ":", "$", "wd", ",", "(", "vselect", "MSA128BOpnd", ":", "$", "wd_in", ",", "vsplati8_uimm8", ":", "$", "u8", ",", "MSA128BOpnd", ":", "$", "ws", ")", ")", "]", ";", "InstrItinClass", "Itinerary", "=", "NoItinerary", ";", "string", "Constraints", "=", "<STR_LIT>", ";" ]

GCC

arm

CPP

next_suggestion

CPU

3,501

[ "}" ]

[ "vsubw_u32", "(", "uint64x2_t", "_", "_", "a", ",", "uint32x2_t", "_", "_", "b", ")", "{", "return", "(", "uint64x2_t", ")", "_", "_", "builtin_neon_vsubwuv2si", "(", "(", "int64x2_t", ")", "_", "_", "a", ",", "(", "int32x2_t", ")", "_", "_", "b", ")", ";" ]

GCC

ia64

MD

program_repair

CPU

3,502

[ "<FIXS>", "rtx", "op1", "=", "operands", "[", "<NUM_LIT>", "]", "if", "(", "GET_CODE", "(", "op1", ")", "=", "=", "SUBREG", ")", "op1", "=", "SUBREG_REG", "(", "op1", ")", "elseop1", "=", "gen_rtx_REG", "(", "TImode", ",", "REGNO", "(", "op1", ")", ")", "emit_move_insn", "(", "gen_rtx_REG", "(", "TImode", ",", "REGNO", "(", "op0", ")", ")", ",", "op1", ")", "<FIXE>", "<FIXS>", "emit_move_insn", "(", "gen_rtx_REG", "(", "DImode", ",", "REGNO", "(", "op0", ")", ")", ",", "<FIXE>", "<FIXS>", "emit_move_insn", "(", "gen_rtx_REG", "(", "DImode", ",", "REGNO", "(", "op0", ")", "+", "<NUM_LIT>", ")", ",", "<FIXE>" ]

[ "|", "|", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "=", "=", "REG", "&", "&", "GR_REGNO_P", "(", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ")", ")", "{", "<BUGS>", "emit_move_insn", "(", "gen_rtx_REG", "(", "TImode", ",", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ",", "SUBREG_REG", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "<BUGE>", "DONE", "}", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "=", "=", "CONST_DOUBLE", ")", "{", "<BUGS>", "emit_move_insn", "(", "gen_rtx_REG", "(", "DImode", ",", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ",", "<BUGE>", "operand_subword", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "XFmode", ")", ")", "<BUGS>", "emit_move_insn", "(", "gen_rtx_REG", "(", "DImode", ",", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "+", "<NUM_LIT>", ")", ",", "<BUGE>", "operand_subword", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "XFmode", ")", ")", "DONE", "}" ]

LLVM

ARM

CPP

stmt_completion

CPU

3,503

[ "OP_VUZPR", ":" ]

[ "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown shuffle opcode!", "<STR_LIT>", ")", ";", "case", "OP_VREV", ":", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "i32", "||", "VT", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "f32", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "OpLHS", ")", ";", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "i16", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "OpLHS", ")", ";", "assert", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "i8", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "OpLHS", ")", ";", "case", "OP_VDUP0", ":", "case", "OP_VDUP1", ":", "case", "OP_VDUP2", ":", "case", "OP_VDUP3", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "OpLHS", ",", "DAG", ".", "getConstant", "(", "OpNum", "-", "OP_VDUP0", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ";", "case", "OP_VEXT1", ":", "case", "OP_VEXT2", ":", "case", "OP_VEXT3", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "OpLHS", ",", "OpRHS", ",", "DAG", ".", "getConstant", "(", "OpNum", "-", "OP_VEXT1", "+", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ";", "case", "OP_VUZPL", ":", "case" ]

LLVM

AArch64

TD

stmt_completion

CPU

3,504

[ "timm", ":", "$", "Imm", ")", ",", "(", "i32", "imm", ")", ")", ")", ")", "]", ",", "NoItinerary", ">", "{" ]

[ "def", "MOVIvi_8B", ":", "NeonI_1VModImm", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "VPR64", ":", "$", "Rd", ")", ",", "(", "ins", "neon_uimm8", ":", "$", "Imm", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v8i8", "VPR64", ":", "$", "Rd", ")", ",", "(", "v8i8", "(", "Neon_movi", "(" ]

LLVM

ARM64

TD

next_suggestion

CPU

3,505

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "Xrri", ":", "BaseExtractImm", "<", "GPR64", ",", "imm0_63", ",", "asm", ",", "[", "(", "set", "GPR64", ":", "$", "Rd", ",", "(", "ARM64Extr", "GPR64", ":", "$", "Rn", ",", "GPR64", ":", "$", "Rm", ",", "imm0_63", ":", "$", "imm", ")", ")", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

h8300

CPP

stmt_completion

MPU

3,506

[ "GET_CODE", "(", "op", ")", "!=", "PRE_INC", ")", "return", "false", ";" ]

[ "op", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "op", ")", "!=", "PRE_DEC", "&&" ]

LLVM

ARM

TD

next_suggestion

CPU

3,507

[ "let", "MIOperandInfo", "=", "(", "ops", "GPRnopc", ",", "i32imm", ")", ";" ]

[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "PostIdxRegAsmOperand", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

3,508

[ "if", "(", "Gen", ">=", "AMDGPUSubtarget", "::", "R700", ")", "return", "TrigVal", ";" ]

[ "case", "ISD", "::", "FSIN", ":", "TrigNode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Wrong trig opcode", "<STR_LIT>", ")", ";", "}", "SDValue", "TrigVal", "=", "DAG", ".", "getNode", "(", "TrigNode", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "ISD", "::", "FADD", ",", "DL", ",", "VT", ",", "FractPart", ",", "DAG", ".", "getConstantFP", "(", "-", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "f32", ")", ")", ")", ";" ]

GCC

i386

CPP

next_suggestion

CPU

3,509

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_cvtph_epi16", "(", "_", "_", "m128i", "_", "_", "A", ",", "_", "_", "mmask8", "_", "_", "B", ",", "_", "_", "m128h", "_", "_", "C", ")", "{", "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_vcvtph2w128_mask", "(", "_", "_", "C", ",", "(", "_", "_", "v8hi", ")", "_", "_", "A", ",", "_", "_", "B", ")", ";" ]

LLVM

ARM

CPP

program_repair

CPU

3,510

[ "<FIXS>", "const", "Triple", "&", "TheTriple", ",", "const", "MCTargetOptions", "&", "Options", ")", "{", "<FIXE>" ]

[ "}", "static", "MCAsmInfo", "*", "createARMMCAsmInfo", "(", "const", "MCRegisterInfo", "&", "MRI", ",", "<BUGS>", "const", "Triple", "&", "TheTriple", ")", "{", "<BUGE>", "MCAsmInfo", "*", "MAI", ";", "if", "(", "TheTriple", ".", "isOSDarwin", "(", ")", "||", "TheTriple", ".", "isOSBinFormatMachO", "(", ")", ")", "MAI", "=", "new", "ARMMCAsmInfoDarwin", "(", "TheTriple", ")", ";" ]

LLVM

MSP430

CPP

next_suggestion

MPU

3,511

[ "AM", ".", "Base", ".", "Reg", ";" ]

[ "if", "(", "MatchAddress", "(", "N", ",", "AM", ")", ")", "return", "false", ";", "EVT", "VT", "=", "N", ".", "getValueType", "(", ")", ";", "if", "(", "AM", ".", "BaseType", "==", "MSP430ISelAddressMode", "::", "RegBase", ")", "{", "if", "(", "!", "AM", ".", "Base", ".", "Reg", ".", "getNode", "(", ")", ")", "AM", ".", "Base", ".", "Reg", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "VT", ")", ";", "}", "Base", "=", "(", "AM", ".", "BaseType", "==", "MSP430ISelAddressMode", "::", "FrameIndexBase", ")", "?", "CurDAG", "->", "getTargetFrameIndex", "(", "AM", ".", "Base", ".", "FrameIndex", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ":" ]

LLVM

AArch64

TD

stmt_completion

CPU

3,512

[ "SADDLVv4i16v", ",", "UADDLVv4i16v", ",", "ADDVv4i16v", ")", ">", ";" ]

[ "def", ":", "InstRW", "<", "[", "KryoWrite_3cyc_XY_noRSV_158ln", "]", ",", "(", "instrs" ]

LLVM

VE

TD

stmt_completion

CPU

3,513

[ "I", ")", ",", "i64", ":", "$", "sz", ",", "i32", ":", "$", "vl", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "int_ve_vl_vld2d_vssl", "simm7", ":", "$", "I", ",", "i64", ":", "$", "sz", ",", "i32", ":", "$", "vl", ")", ",", "(", "VLD2Dirl", "(", "LO7", "$" ]

GCC

h8300

MD

program_repair

MPU

3,514

[ "<FIXS>", "(", "logicals", ":", "QHSI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "<FIXE>" ]

[ "<STR_LIT>", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "<BUGS>", "(", "match_op_dup", "<NUM_LIT>", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", ")", ")", "<BUGE>", "(", "clobber", "(", "reg", ":", "CC", "CC_REG", ")", ")", "]", ")", "]", ")", "(", "define_insn", "<STR_LIT>" ]

LLVM

AArch64

TD

stmt_completion

CPU

3,515

[ "DwarfRegAlias", "<", "W17", ">", ";" ]

[ "def", "X17", ":", "AArch64Reg", "<", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "W17", "]", ">", "," ]

LLVM

ARM

TD

stmt_completion

CPU

3,516

[ "(", "v16i8", "MQPR", ":", "$", "val2", ")", ")", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "i32", "(", "add", "(", "ARMVMLAVu", "(", "v16i8", "MQPR", ":", "$", "val1", ")", ",", "(", "v16i8", "MQPR", ":", "$", "val2", ")", ")", ",", "tGPREven", ":", "$", "Rd", ")", ")", ",", "(", "i32", "(", "MVE_VMLADAVau8", "tGPREven", ":", "$", "Rd", ",", "(", "v16i8", "MQPR", ":", "$", "val1", ")", "," ]

LLVM

XCore

CPP

code_generation

MPU

3,517

[ "void", "XCoreDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "N", ")", "{", "SDLoc", "dl", "(", "N", ")", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "ISD", "::", "Constant", ":", "{", "uint64_t", "Val", "=", "N", "->", "getAsZExtVal", "(", ")", ";", "if", "(", "immMskBitp", "(", "N", ")", ")", "{", "SDValue", "MskSize", "=", "getI32Imm", "(", "llvm", "::", "bit_width", "(", "(", "uint32_t", ")", "Val", ")", ",", "dl", ")", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "MskSize", ")", ")", ";", "return", ";", "}", "else", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "Val", ")", ")", "{", "SDValue", "CPIdx", "=", "CurDAG", "->", "getTargetConstantPool", "(", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "*", "CurDAG", "->", "getContext", "(", ")", ")", ",", "Val", ")", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ")", ";", "SDNode", "*", "node", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "MVT", "::", "Other", ",", "CPIdx", ",", "CurDAG", "->", "getEntryNode", "(", ")", ")", ";", "MachineMemOperand", "*", "MemOp", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getConstantPool", "(", "*", "MF", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "<NUM_LIT>", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "CurDAG", "->", "setNodeMemRefs", "(", "cast", "<", "MachineSDNode", ">", "(", "node", ")", ",", "{", "MemOp", "}", ")", ";", "ReplaceNode", "(", "N", ",", "node", ")", ";", "return", ";", "}", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "MVT", "::", "i32", ",", "Ops", ")", ")", ";", "return", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "MVT", "::", "i32", ",", "Ops", ")", ")", ";", "return", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "MVT", "::", "i32", ",", "Ops", ")", ")", ";", "return", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "MVT", "::", "i32", ",", "Ops", ")", ")", ";", "return", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "MVT", "::", "i32", ",", "Ops", ")", ")", ";", "return", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "MVT", "::", "i32", ",", "Ops", ")", ")", ";", "return", ";", "}", "case", "ISD", "::", "BRIND", ":", "if", "(", "tryBRIND", "(", "N", ")", ")", "return", ";", "break", ";", "}", "SelectCode", "(", "N", ")", ";", "}" ]

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

LLVM

SystemZ

CPP

stmt_completion

CPU

3,518

[ "MCSymbolRefExpr", "::", "VK_TLSLDM", ";" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "MCSymbolRefExpr", "::", "VK_TLSGD", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return" ]

LLVM

Mips

CPP

stmt_completion

CPU

3,519

[ "UsefulSlots", ";" ]

[ "NoMemInstr", "NM", ";", "Iter", "Filler", ";", "RegDU", ".", "setCallerSaved", "(", "*", "Slot", ")", ";", "if", "(", "!", "searchRange", "(", "MBB", ",", "std", "::", "next", "(", "Slot", ")", ",", "MBB", ".", "end", "(", ")", ",", "RegDU", ",", "NM", ",", "Slot", ",", "Filler", ")", ")", "return", "false", ";", "MBB", ".", "splice", "(", "std", "::", "next", "(", "Slot", ")", ",", "&", "MBB", ",", "Filler", ")", ";", "MIBundleBuilder", "(", "MBB", ",", "Slot", ",", "std", "::", "next", "(", "Slot", ",", "<NUM_LIT>", ")", ")", ";", "++" ]

LLVM

PowerPC

TD

stmt_completion

CPU

3,520

[ "XSCVSPDPN", "$", "S", ")", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "f32", "(", "vector_extract", "v4f32", ":", "$", "S", ",", "<NUM_LIT>", ")", ")", ",", "(", "f32", "(" ]

LLVM

Hexagon

TD

stmt_completion

DSP

3,521

[ "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew" ]

GCC

cris

MD

next_suggestion

MPU

3,522

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

X86

CPP

next_suggestion

CPU

3,523

[ "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Opnd0", ",", "Opnd1", ")", ";" ]

[ "SDValue", "Opnd2", ";", "if", "(", "isFMAddSubOrFMSubAdd", "(", "Subtarget", ",", "DAG", ",", "Opnd0", ",", "Opnd1", ",", "Opnd2", ",", "NumExtracts", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Opnd0", ",", "Opnd1", ",", "Opnd2", ")", ";", "if", "(", "VT", ".", "is512BitVector", "(", ")", ")", "return", "SDValue", "(", ")", ";" ]

GCC

bfin

MD

next_suggestion

DSP

3,524

[ "emit_insn", "(", "gen_ashlsi3", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]

[ "<STR_LIT>", "{", "if", "(", "highbits_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ")", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "exact_log2", "(", "-", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ")", "emit_insn", "(", "gen_ashrsi3", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]

GCC

nios2

CPP

next_suggestion

MPU

3,525

[ "return", "insn", ";" ]

[ "static", "rtx_insn", "*", "nios2_emit_add_constant", "(", "rtx", "reg", ",", "HOST_WIDE_INT", "immed", ")", "{", "rtx_insn", "*", "insn", ";", "if", "(", "SMALL_INT", "(", "immed", ")", ")", "insn", "=", "emit_insn", "(", "gen_add2_insn", "(", "reg", ",", "gen_int_mode", "(", "immed", ",", "Pmode", ")", ")", ")", ";", "else", "{", "rtx", "tmp", "=", "gen_rtx_REG", "(", "Pmode", ",", "TEMP_REG_NUM", ")", ";", "emit_move_insn", "(", "tmp", ",", "gen_int_mode", "(", "immed", ",", "Pmode", ")", ")", ";", "insn", "=", "emit_insn", "(", "gen_add2_insn", "(", "reg", ",", "tmp", ")", ")", ";", "}" ]

LLVM

CSKY

CPP

stmt_completion

CPU

3,526

[ ";" ]

[ "CSKYTargetMachine", "::", "CSKYTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "std", "::", "optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "std", "::", "optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "CodeGenOptLevel", "OL", ",", "bool", "JIT", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "TT", ")", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ".", "value_or", "(", "Reloc", "::", "Static", ")", ",", "getEffectiveCodeModel", "(", "CM", ",", "CodeModel", "::", "Small", ")", ",", "OL", ")", ",", "TLOF", "(", "std", "::", "make_unique", "<", "CSKYELFTargetObjectFile", ">", "(", ")", ")", "{", "initAsmInfo", "(", ")" ]

GCC

v850

CPP

code_generation

MPU

3,527

[ "void", "expand_epilogue", "(", "void", ")", "{", "unsigned", "int", "i", ";", "unsigned", "int", "size", "=", "get_frame_size", "(", ")", ";", "long", "reg_saved", "=", "<NUM_LIT>", ";", "int", "actual_fsize", "=", "compute_frame_size", "(", "size", ",", "&", "reg_saved", ")", ";", "rtx", "restore_regs", "[", "<NUM_LIT>", "]", ";", "rtx", "restore_all", ";", "unsigned", "int", "num_restore", ";", "int", "code", ";", "int", "interrupt_handler", "=", "v850_interrupt_function_p", "(", "current_function_decl", ")", ";", "if", "(", "interrupt_handler", ")", "{", "actual_fsize", "-=", "INTERRUPT_FIXED_SAVE_SIZE", ";", "if", "(", "(", "(", "<NUM_LIT>", "L", "<<", "LINK_POINTER_REGNUM", ")", "&", "reg_saved", ")", "!=", "<NUM_LIT>", ")", "actual_fsize", "-=", "INTERRUPT_ALL_SAVE_SIZE", ";", "}", "if", "(", "frame_pointer_needed", ")", "emit_move_insn", "(", "stack_pointer_rtx", ",", "hard_frame_pointer_rtx", ")", ";", "num_restore", "=", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "if", "(", "(", "(", "<NUM_LIT>", "L", "<<", "i", ")", "&", "reg_saved", ")", "!=", "<NUM_LIT>", ")", "restore_regs", "[", "num_restore", "++", "]", "=", "gen_rtx_REG", "(", "Pmode", ",", "i", ")", ";", "}", "restore_all", "=", "NULL_RTX", ";", "if", "(", "TARGET_PROLOG_FUNCTION", "&&", "num_restore", ">", "<NUM_LIT>", "&&", "!", "crtl", "->", "args", ".", "pretend_args_size", "&&", "!", "interrupt_handler", ")", "{", "int", "alloc_stack", "=", "(", "<NUM_LIT>", "*", "num_restore", ")", ";", "if", "(", "use_prolog_function", "(", "num_restore", ",", "actual_fsize", ")", ")", "{", "int", "offset", ";", "restore_all", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "rtvec_alloc", "(", "num_restore", "+", "<NUM_LIT>", ")", ")", ";", "XVECEXP", "(", "restore_all", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "=", "ret_rtx", ";", "XVECEXP", "(", "restore_all", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "stack_pointer_rtx", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "alloc_stack", ")", ")", ")", ";", "offset", "=", "alloc_stack", "-", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "num_restore", ";", "i", "++", ")", "{", "XVECEXP", "(", "restore_all", ",", "<NUM_LIT>", ",", "i", "+", "<NUM_LIT>", ")", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "restore_regs", "[", "i", "]", ",", "gen_rtx_MEM", "(", "Pmode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "offset", ")", ")", ")", ")", ";", "offset", "-=", "<NUM_LIT>", ";", "}", "code", "=", "recog", "(", "restore_all", ",", "NULL_RTX", ",", "NULL", ")", ";", "if", "(", "code", ">=", "<NUM_LIT>", ")", "{", "rtx", "insn", ";", "actual_fsize", "-=", "alloc_stack", ";", "increment_stack", "(", "actual_fsize", ",", "false", ")", ";", "insn", "=", "emit_jump_insn", "(", "restore_all", ")", ";", "INSN_CODE", "(", "insn", ")", "=", "code", ";", "}", "else", "restore_all", "=", "NULL_RTX", ";", "}", "}", "if", "(", "!", "restore_all", ")", "{", "unsigned", "int", "init_stack_free", ";", "if", "(", "interrupt_handler", ")", "init_stack_free", "=", "<NUM_LIT>", ";", "else", "if", "(", "actual_fsize", "&&", "!", "CONST_OK_FOR_K", "(", "-", "actual_fsize", ")", ")", "init_stack_free", "=", "<NUM_LIT>", "*", "num_restore", ";", "else", "init_stack_free", "=", "(", "signed", ")", "actual_fsize", ";", "if", "(", "(", "unsigned", "int", ")", "actual_fsize", ">", "init_stack_free", ")", "increment_stack", "(", "actual_fsize", "-", "init_stack_free", ",", "false", ")", ";", "if", "(", "interrupt_handler", "&&", "(", "(", "<NUM_LIT>", "L", "<<", "LINK_POINTER_REGNUM", ")", "&", "reg_saved", ")", "!=", "<NUM_LIT>", ")", "{", "if", "(", "!", "TARGET_DISABLE_CALLT", ")", "emit_insn", "(", "gen_callt_restore_all_interrupt", "(", ")", ")", ";", "else", "emit_insn", "(", "gen_restore_all_interrupt", "(", ")", ")", ";", "}", "else", "{", "int", "offset", "=", "init_stack_free", "-", "<NUM_LIT>", ";", "if", "(", "num_restore", ">", "<NUM_LIT>", "&&", "REGNO", "(", "restore_regs", "[", "num_restore", "-", "<NUM_LIT>", "]", ")", "==", "LINK_POINTER_REGNUM", ")", "{", "emit_move_insn", "(", "restore_regs", "[", "--", "num_restore", "]", ",", "gen_rtx_MEM", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", ")", ")", ")", ";", "offset", "-=", "<NUM_LIT>", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "num_restore", ";", "i", "++", ")", "{", "emit_move_insn", "(", "restore_regs", "[", "i", "]", ",", "gen_rtx_MEM", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", ")", ")", ")", ";", "emit_use", "(", "restore_regs", "[", "i", "]", ")", ";", "offset", "-=", "<NUM_LIT>", ";", "}", "increment_stack", "(", "init_stack_free", "+", "crtl", "->", "args", ".", "pretend_args_size", ",", "false", ")", ";", "}", "if", "(", "interrupt_handler", ")", "{", "if", "(", "!", "TARGET_DISABLE_CALLT", "&&", "(", "TARGET_V850E_UP", ")", ")", "emit_insn", "(", "gen_callt_return_interrupt", "(", ")", ")", ";", "else", "emit_jump_insn", "(", "gen_return_interrupt", "(", ")", ")", ";", "}", "else", "if", "(", "actual_fsize", ")", "emit_jump_insn", "(", "gen_return_internal", "(", ")", ")", ";", "else", "emit_jump_insn", "(", "gen_return_simple", "(", ")", ")", ";", "}", "v850_interrupt_cache_p", "=", "FALSE", ";", "v850_interrupt_p", "=", "FALSE", ";", "}" ]

[ "Expand", "the", "epilogue", "into", "RTL", "." ]

LLVM

PowerPC

CPP

stmt_completion

CPU

3,528

[ ")", ";" ]

[ "return", "Create", "(", "VK_PPC_HA", ",", "Expr", ",", "Ctx" ]

GCC

i386

MD

next_suggestion

CPU

3,529

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

tilegx

MD

next_suggestion

VLIW

3,530

[ "UNSPEC_INSN_V2ADIFFS", ")", ")", "]" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "DI", "[", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

GCC

i386

CPP

stmt_completion

CPU

3,531

[ "A", ",", "_", "_", "imm", ",", "_", "_", "U", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "mmask8", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_fpclass_ps_mask", "(", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m128", "_", "_", "A", ",", "const", "int", "_", "_", "imm", ")", "{", "return", "(", "_", "_", "mmask8", ")", "_", "_", "builtin_ia32_fpclassps128_mask", "(", "(", "_", "_", "v4sf", ")", "_", "_" ]

LLVM

R600

CPP

stmt_completion

GPU

3,532

[ ",", "<STR_LIT>", "<STR_LIT>", ",", "Term", ")", ")", ";" ]

[ "Value", "*", "Ret", "=", "CallInst", "::", "Create", "(", "If", ",", "Term", "->", "getCondition", "(", ")", ",", "<STR_LIT>", "<STR_LIT>", ",", "Term", ")", ";", "Term", "->", "setCondition", "(", "ExtractValueInst", "::", "Create", "(", "Ret", ",", "<NUM_LIT>", ",", "<STR_LIT>", "<STR_LIT>", ",", "Term", ")", ")", ";", "push", "(", "Term", "->", "getSuccessor", "(", "<NUM_LIT>", ")", ",", "ExtractValueInst", "::", "Create", "(", "Ret", ",", "<NUM_LIT>" ]

LLVM

X86

CPP

next_suggestion

CPU

3,533

[ "case", "FK_PCRel_4", ":" ]

[ "case", "FK_Data_8", ":", "return", "RT64_64", ";", "case", "X86", "::", "reloc_signed_4byte", ":", "if", "(", "Modifier", "==", "MCSymbolRefExpr", "::", "VK_None", "&&", "!", "IsPCRel", ")", "return", "RT64_32S", ";", "return", "RT64_32", ";", "case", "X86", "::", "reloc_global_offset_table", ":", "Modifier", "=", "MCSymbolRefExpr", "::", "VK_GOT", ";", "IsPCRel", "=", "true", ";", "return", "RT64_32", ";", "case", "FK_Data_4", ":" ]

LLVM

Mips

CPP

stmt_completion

CPU

3,534

[ ";" ]

[ "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "<NUM_LIT>", ",", "Expr", ",", "MCFixupKind", "(", "Mips", "::", "fixup_MICROMIPS_PC10_S1", ")", ")", ")", ";", "return", "<NUM_LIT>" ]

LLVM

MINA32

CPP

next_suggestion

CPU

3,535

[ "}" ]

[ "void", "MINA32AsmBackend", "::", "adjustFixupValue", "(", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "uint64_t", "&", "Value", ",", "MCContext", "*", "Ctx", ")", "const", "{", "unsigned", "Kind", "=", "Fixup", ".", "getKind", "(", ")", ";", "switch", "(", "Kind", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "unhandled fixup", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "adjust", "::", "assertUnsignedWidth", "(", "<NUM_LIT>", ",", "Value", ",", "<STR_LIT>", "immediate", "<STR_LIT>", ",", "Fixup", ",", "Ctx", ")", ";" ]

LLVM

XCore

CPP

next_suggestion

MPU

3,536

[ "Addr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "MVT", "::", "i32", ",", "Trmp", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ")", ";" ]

[ "OutChains", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ",", "Addr", ",", "MachinePointerInfo", "(", "TrmpAddr", ",", "<NUM_LIT>", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "Addr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "MVT", "::", "i32", ",", "Trmp", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ")", ";", "OutChains", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Nest", ",", "Addr", ",", "MachinePointerInfo", "(", "TrmpAddr", ",", "<NUM_LIT>", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";" ]

GCC

arm

MD

next_suggestion

CPU

3,537

[ ")" ]

[ "UNSPEC_VUZP1", ")", ")", "(", "set", "(", "match_operand", ":", "VDQWH", "<NUM_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "VDQWH", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_VUZP2", ")", ")", "]", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

LLVM

X86

CPP

next_suggestion

CPU

3,538

[ "ReduxExtracted", "=", "true", ";" ]

[ "case", "Instruction", "::", "Add", ":", "case", "Instruction", "::", "Mul", ":", "case", "Instruction", "::", "And", ":", "case", "Instruction", "::", "Or", ":", "case", "Instruction", "::", "Xor", ":", "break", ";", "case", "Instruction", "::", "FAdd", ":", "case", "Instruction", "::", "FMul", ":", "if", "(", "auto", "*", "FPOp", "=", "dyn_cast", "<", "FPMathOperator", ">", "(", "&", "BO", ")", ")", "if", "(", "FPOp", "->", "getFastMathFlags", "(", ")", ".", "isFast", "(", ")", ")", "break", ";", "LLVM_FALLTHROUGH", ";", "default", ":", "return", "false", ";", "}", "unsigned", "ElemNum", "=", "cast", "<", "VectorType", ">", "(", "BO", ".", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", ";", "if", "(", "!", "isPowerOf2_32", "(", "ElemNum", ")", ")", "return", "false", ";", "unsigned", "ElemNumToReduce", "=", "ElemNum", ";", "SmallVector", "<", "const", "User", "*", ",", "<NUM_LIT>", ">", "UsersToVisit", "{", "&", "BO", "}", ";", "SmallPtrSet", "<", "const", "User", "*", ",", "<NUM_LIT>", ">", "Visited", ";", "bool", "ReduxExtracted", "=", "false", ";", "while", "(", "!", "UsersToVisit", ".", "empty", "(", ")", ")", "{", "auto", "User", "=", "UsersToVisit", ".", "back", "(", ")", ";", "UsersToVisit", ".", "pop_back", "(", ")", ";", "if", "(", "!", "Visited", ".", "insert", "(", "User", ")", ".", "second", ")", "continue", ";", "for", "(", "const", "auto", "*", "U", ":", "User", "->", "users", "(", ")", ")", "{", "auto", "*", "Inst", "=", "dyn_cast", "<", "Instruction", ">", "(", "U", ")", ";", "if", "(", "!", "Inst", ")", "return", "false", ";", "if", "(", "Inst", "->", "getOpcode", "(", ")", "==", "Opcode", "||", "isa", "<", "PHINode", ">", "(", "U", ")", ")", "{", "if", "(", "auto", "*", "FPOp", "=", "dyn_cast", "<", "FPMathOperator", ">", "(", "Inst", ")", ")", "if", "(", "!", "isa", "<", "PHINode", ">", "(", "FPOp", ")", "&&", "!", "FPOp", "->", "getFastMathFlags", "(", ")", ".", "isFast", "(", ")", ")", "return", "false", ";", "UsersToVisit", ".", "push_back", "(", "U", ")", ";", "}", "else", "if", "(", "auto", "*", "ShufInst", "=", "dyn_cast", "<", "ShuffleVectorInst", ">", "(", "U", ")", ")", "{", "unsigned", "ResultElements", "=", "ShufInst", "->", "getType", "(", ")", "->", "getNumElements", "(", ")", ";", "if", "(", "ResultElements", "<", "ElemNum", ")", "return", "false", ";", "if", "(", "ElemNumToReduce", "==", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "isa", "<", "UndefValue", ">", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "ElemNumToReduce", "/", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "ShufInst", "->", "getMaskValue", "(", "i", ")", "!=", "int", "(", "i", "+", "ElemNumToReduce", "/", "<NUM_LIT>", ")", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "ElemNumToReduce", "/", "<NUM_LIT>", ";", "i", "<", "ElemNum", ";", "++", "i", ")", "if", "(", "ShufInst", "->", "getMaskValue", "(", "i", ")", "!=", "-", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "U", "->", "hasOneUse", "(", ")", ")", "return", "false", ";", "auto", "*", "U2", "=", "dyn_cast", "<", "BinaryOperator", ">", "(", "*", "U", "->", "user_begin", "(", ")", ")", ";", "if", "(", "!", "U2", "||", "U2", "->", "getOpcode", "(", ")", "!=", "Opcode", ")", "return", "false", ";", "if", "(", "(", "U2", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", "&&", "U2", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "U", ")", "||", "(", "U2", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", "&&", "U2", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "U", ")", ")", "{", "UsersToVisit", ".", "push_back", "(", "U2", ")", ";", "ElemNumToReduce", "/", "=", "<NUM_LIT>", ";", "}", "else", "return", "false", ";", "}", "else", "if", "(", "isa", "<", "ExtractElementInst", ">", "(", "U", ")", ")", "{", "if", "(", "ElemNumToReduce", "!=", "<NUM_LIT>", ")", "return", "false", ";", "auto", "*", "Val", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Val", "||", "!", "Val", "->", "isZero", "(", ")", ")", "return", "false", ";" ]

GCC

ns32k

MD

next_suggestion

MPU

3,539

[ "<STR_LIT>", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "float", ":", "DF", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

3,540

[ "Chain", ";" ]

[ "SDValue", "SGPR01", "=", "DAG", ".", "getRegister", "(", "AMDGPU", "::", "SGPR0_SGPR1", ",", "MVT", "::", "i64", ")", ";", "SDValue", "ToReg", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "SL", ",", "SGPR01", ",", "QueuePtr", ",", "SDValue", "(", ")", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "ToReg", ",", "DAG", ".", "getTargetConstant", "(", "TrapID", ",", "SL", ",", "MVT", "::", "i16", ")", ",", "SGPR01", ",", "ToReg", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SL", ",", "MVT", "::", "Other", ",", "Ops", ")", ";", "}", "switch", "(", "TrapID", ")", "{", "case", "SISubtarget", "::", "TrapIDLLVMTrap", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SL", ",", "MVT", "::", "Other", ",", "Chain", ")", ";", "case", "SISubtarget", "::", "TrapIDLLVMDebugTrap", ":", "{", "DiagnosticInfoUnsupported", "NoTrap", "(", "MF", ".", "getFunction", "(", ")", ",", "<STR_LIT>", "debugtrap handler not supported", "<STR_LIT>", ",", "Op", ".", "getDebugLoc", "(", ")", ",", "DS_Warning", ")", ";", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "Ctx", ".", "diagnose", "(", "NoTrap", ")", ";", "return" ]

LLVM

PowerPC

TD

stmt_completion

CPU

3,541

[ "(", "int_ppc_vsx_xvcvspdp", "v4f32", ":", "$", "XB", ")", ")", "]", ">", ";" ]

[ "def", "XVCVSPDP", ":", "XX2Form", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "vsrc", ":", "$", "XT", ")", ",", "(", "ins", "vsrc", ":", "$", "XB", ")", ",", "<STR_LIT>", ",", "IIC_VecFP", ",", "[", "(", "set", "v2f64", ":", "$", "XT", "," ]

GCC

aarch64

MD

stmt_completion

CPU

3,542

[ ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

arm

MD

stmt_completion

CPU

3,543

[ "MVE_2", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "MVE_2", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "MVE_2", "[", "(", "match_operand", ":" ]

LLVM

Hexagon

TD

next_suggestion

DSP

3,544

[ "let", "InputType", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

GCC

nds32

MD

next_suggestion

CPU

3,545

[ "const", "char", "*", "pats", "[", "]", "=", "{", "<STR_LIT>", "," ]

[ "(", "mult", ":", "DI", "(", "sign_extend", ":", "DI", "(", "vec_select", ":", "HI", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", ")", ")", "(", "sign_extend", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "{", "if", "(", "TARGET_BIG_ENDIAN", ")", "{", "const", "char", "*", "pats", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", "return", "pats", "[", "which_alternative", "]", "}", "else", "{" ]

GCC

mmix

MD

next_suggestion

CPU

3,546

[ "(", "clobber", "(", "reg", ":", "DI", "MMIX_rR_REGNUM", ")", ")", "]", ")", "]" ]

[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "div", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "scratch", ":", "DI", ")", ")", "(", "clobber", "(", "scratch", ":", "DI", ")", ")" ]

LLVM

ARM

TD

program_repair

CPU

3,547

[ "<FIXS>", "(", "ins", "DPR", ":", "$", "src", ")", ",", "itin", ",", "OpcodeStr", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "OpcodeStr", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "OpcodeStr", ",", "<STR_LIT>", ",", "<FIXE>" ]

[ "InstrItinClass", "itin", ",", "string", "OpcodeStr", ",", "ValueType", "TyQ", ",", "ValueType", "TyD", ",", "Intrinsic", "IntOp", ">", ":", "N2V", "op24_23", ",", "op21_20", ",", "op19_18", ",", "op17_16", ",", "op11_7", ",", "op6", ",", "op4", ",", "(", "outs", "QPR", ":", "$", "dst", ")", ",", "<BUGS>", "(", "ins", "DPR", ":", "$", "src", ")", ",", "itin", ",", "!", "strconcat", "(", "OpcodeStr", ",", "<STR_LIT>", ")", ",", "<STR_LIT>", ",", "<BUGE>", "[", "(", "set", "QPR", ":", "$", "dst", ",", "(", "TyQ", "(", "IntOp", "(", "TyD", "DPR", ":", "$", "src", ")", ")", ")", ")", "]", ">", ";", "class", "N2VDShuffle", "bits", "<NUM_LIT>", ">", "op19_18", ",", "bits", "<NUM_LIT>", ">", "op11_7", ",", "string", "OpcodeStr", ">", ":", "N2V", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op19_18", ",", "<NUM_LIT>", ",", "op11_7", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "DPR", ":", "$", "dst1", ",", "DPR", ":", "$", "dst2", ")", ",", "(", "ins", "DPR", ":", "$", "src1", ",", "DPR", ":", "$", "src2", ")", ",", "IIC_VPERMD", ",", "<BUGS>", "!", "strconcat", "(", "OpcodeStr", ",", "<STR_LIT>", ")", ",", "<BUGE>", "<STR_LIT>", ",", "[", "]", ">", ";", "class", "N2VQShuffle", "bits", "<NUM_LIT>", ">", "op19_18", ",", "bits", "<NUM_LIT>", ">", "op11_7", ",", "InstrItinClass", "itin", ",", "string", "OpcodeStr", ">", ":", "N2V", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op19_18", ",", "<NUM_LIT>", ",", "op11_7", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "QPR", ":", "$", "dst1", ",", "QPR", ":", "$", "dst2", ")", ",", "(", "ins", "QPR", ":", "$", "src1", ",", "QPR", ":", "$", "src2", ")", ",", "itin", ",", "<BUGS>", "!", "strconcat", "(", "OpcodeStr", ",", "<STR_LIT>", ")", ",", "<BUGE>", "<STR_LIT>", ",", "[", "]", ">", ";" ]

GCC

iq2000

CPP

next_suggestion

CPU

3,548

[ "debug_rtx", "(", "insn", ")", ";" ]

[ "static", "void", "abort_with_insn", "(", "rtx", "insn", ",", "const", "char", "*", "reason", ")", "{", "error", "(", "reason", ")", ";" ]

GCC

ia64

CPP

stmt_completion

CPU

3,549

[ "regno", ")", "{" ]

[ "static", "machine_mode", "ia64_get_reg_raw_mode", "(", "int" ]

LLVM

R600

CPP

next_suggestion

GPU

3,550

[ "}" ]

[ "int", "Src0Idx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "MI", "->", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "src0", ")", ";", "int", "Src1Idx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "MI", "->", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "src1", ")", ";", "int", "Src2Idx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "MI", "->", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "src2", ")", ";", "if", "(", "isVOP2", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "Src1Idx", "!=", "-", "<NUM_LIT>", ")", "{", "MachineOperand", "&", "Src0", "=", "MI", "->", "getOperand", "(", "Src0Idx", ")", ";", "MachineOperand", "&", "Src1", "=", "MI", "->", "getOperand", "(", "Src1Idx", ")", ";", "bool", "ReadsVCC", "=", "MI", "->", "readsRegister", "(", "AMDGPU", "::", "VCC", ",", "&", "RI", ")", ";", "if", "(", "ReadsVCC", "&&", "Src0", ".", "isReg", "(", ")", "&&", "RI", ".", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "Src0", ".", "getReg", "(", ")", ")", ")", ")", "{", "legalizeOpWithMove", "(", "MI", ",", "Src0Idx", ")", ";", "return", ";", "}", "if", "(", "ReadsVCC", "&&", "Src1", ".", "isReg", "(", ")", "&&", "RI", ".", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "Src1", ".", "getReg", "(", ")", ")", ")", ")", "{", "legalizeOpWithMove", "(", "MI", ",", "Src1Idx", ")", ";", "return", ";", "}", "if", "(", "Src1", ".", "isImm", "(", ")", "||", "Src1", ".", "isFPImm", "(", ")", "||", "(", "Src1", ".", "isReg", "(", ")", "&&", "RI", ".", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "Src1", ".", "getReg", "(", ")", ")", ")", ")", ")", "{", "if", "(", "MI", "->", "isCommutable", "(", ")", ")", "{", "if", "(", "commuteInstruction", "(", "MI", ")", ")", "return", ";", "}", "legalizeOpWithMove", "(", "MI", ",", "Src1Idx", ")", ";", "}", "}", "if", "(", "isVOP3", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "{", "int", "VOP3Idx", "[", "<NUM_LIT>", "]", "=", "{", "Src0Idx", ",", "Src1Idx", ",", "Src2Idx", "}", ";", "unsigned", "SGPRReg", "=", "AMDGPU", "::", "NoRegister", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "int", "Idx", "=", "VOP3Idx", "[", "i", "]", ";", "if", "(", "Idx", "==", "-", "<NUM_LIT>", ")", "continue", ";", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "Idx", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "if", "(", "!", "RI", ".", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "MO", ".", "getReg", "(", ")", ")", ")", ")", "continue", ";", "assert", "(", "MO", ".", "getReg", "(", ")", "!=", "AMDGPU", "::", "SCC", "&&", "<STR_LIT>", "SCC operand to VOP3 instruction", "<STR_LIT>", ")", ";", "if", "(", "SGPRReg", "==", "AMDGPU", "::", "NoRegister", "||", "SGPRReg", "==", "MO", ".", "getReg", "(", ")", ")", "{", "SGPRReg", "=", "MO", ".", "getReg", "(", ")", ";", "continue", ";", "}", "}", "else", "if", "(", "!", "isLiteralConstant", "(", "MO", ")", ")", "{", "continue", ";", "}", "legalizeOpWithMove", "(", "MI", ",", "Idx", ")", ";", "}", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "REG_SEQUENCE", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "NULL", ",", "*", "SRC", "=", "NULL", ",", "*", "VRC", "=", "NULL", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "i", "+=", "<NUM_LIT>", ")", "{", "if", "(", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isReg", "(", ")", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "OpRC", "=", "MRI", ".", "getRegClass", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "RI", ".", "hasVGPRs", "(", "OpRC", ")", ")", "{", "VRC", "=", "OpRC", ";", "}", "else", "{", "SRC", "=", "OpRC", ";", "}", "}", "if", "(", "VRC", "||", "!", "RI", ".", "isSGPRClass", "(", "getOpRegClass", "(", "*", "MI", ",", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "!", "VRC", ")", "{", "assert", "(", "SRC", ")", ";", "VRC", "=", "RI", ".", "getEquivalentVGPRClass", "(", "SRC", ")", ";" ]

LLVM

SPIRV

CPP

stmt_completion

Virtual ISA

3,551

[ "MI", ",", "ST", ",", "TII", ",", "MAI", ".", "Reqs", ")", ";" ]

[ "static", "void", "addDecorations", "(", "const", "Module", "&", "M", ",", "const", "SPIRVInstrInfo", "&", "TII", ",", "MachineModuleInfo", "*", "MMI", ",", "const", "SPIRVSubtarget", "&", "ST", ",", "<STR_LIT>", "::", "<STR_LIT>", "&", "MAI", ")", "{", "for", "(", "auto", "F", "=", "M", ".", "begin", "(", ")", ",", "E", "=", "M", ".", "end", "(", ")", ";", "F", "!=", "E", ";", "++", "F", ")", "{", "MachineFunction", "*", "MF", "=", "MMI", "->", "getMachineFunction", "(", "*", "F", ")", ";", "if", "(", "!", "MF", ")", "continue", ";", "for", "(", "auto", "&", "MBB", ":", "*", "MF", ")", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "handleMIFlagDecoration", "(" ]

LLVM

ARM

CPP

stmt_completion

CPU

3,552

[ "V2", ")", ".", "getValue", "(", "WhichResult", ")", ";" ]

[ "ShuffleVectorSDNode", "*", "SVN", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "ArrayRef", "<", "int", ">", "ShuffleMask", "=", "SVN", "->", "getMask", "(", ")", ";", "unsigned", "EltSize", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "EltSize", "<=", "<NUM_LIT>", ")", "{", "if", "(", "ShuffleVectorSDNode", "::", "isSplatMask", "(", "&", "ShuffleMask", "[", "<NUM_LIT>", "]", ",", "VT", ")", ")", "{", "int", "Lane", "=", "SVN", "->", "getSplatIndex", "(", ")", ";", "if", "(", "Lane", "==", "-", "<NUM_LIT>", ")", "Lane", "=", "<NUM_LIT>", ";", "if", "(", "Lane", "==", "<NUM_LIT>", "&&", "V1", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SCALAR_TO_VECTOR", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "Lane", "==", "<NUM_LIT>", "&&", "V1", ".", "getOpcode", "(", ")", "==", "ISD", "::", "BUILD_VECTOR", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "V1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "bool", "IsScalarToVector", "=", "true", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "V1", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "V1", ".", "getOperand", "(", "i", ")", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "UNDEF", ")", "{", "IsScalarToVector", "=", "false", ";", "break", ";", "}", "if", "(", "IsScalarToVector", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ",", "DAG", ".", "getConstant", "(", "Lane", ",", "MVT", "::", "i32", ")", ")", ";", "}", "bool", "ReverseVEXT", ";", "unsigned", "Imm", ";", "if", "(", "isVEXTMask", "(", "ShuffleMask", ",", "VT", ",", "ReverseVEXT", ",", "Imm", ")", ")", "{", "if", "(", "ReverseVEXT", ")", "std", "::", "swap", "(", "V1", ",", "V2", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ",", "V2", ",", "DAG", ".", "getConstant", "(", "Imm", ",", "MVT", "::", "i32", ")", ")", ";", "}", "if", "(", "isVREVMask", "(", "ShuffleMask", ",", "VT", ",", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ")", ";", "if", "(", "isVREVMask", "(", "ShuffleMask", ",", "VT", ",", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ")", ";", "if", "(", "isVREVMask", "(", "ShuffleMask", ",", "VT", ",", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ")", ";", "if", "(", "V2", "->", "getOpcode", "(", ")", "==", "ISD", "::", "UNDEF", "&&", "isSingletonVEXTMask", "(", "ShuffleMask", ",", "VT", ",", "Imm", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ",", "V1", ",", "DAG", ".", "getConstant", "(", "Imm", ",", "MVT", "::", "i32", ")", ")", ";", "}", "unsigned", "WhichResult", ";", "if", "(", "isVTRNMask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V2", ")", ".", "getValue", "(", "WhichResult", ")", ";", "if", "(", "isVUZPMask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V2", ")", ".", "getValue", "(", "WhichResult", ")", ";", "if", "(", "isVZIPMask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", "," ]

GCC

rs6000

CPP

code_generation

CPU

3,553

[ "static", "bool", "rs6000_builtin_support_vector_misalignment", "(", "machine_mode", "mode", ",", "const_tree", "type", ",", "int", "misalignment", ",", "bool", "is_packed", ")", "{", "if", "(", "TARGET_VSX", ")", "{", "if", "(", "TARGET_EFFICIENT_UNALIGNED_VSX", ")", "return", "true", ";", "if", "(", "optab_handler", "(", "movmisalign_optab", ",", "mode", ")", "==", "CODE_FOR_nothing", ")", "return", "false", ";", "if", "(", "misalignment", "==", "-", "<NUM_LIT>", ")", "{", "if", "(", "rs6000_vector_alignment_reachable", "(", "type", ",", "is_packed", ")", ")", "{", "int", "element_size", "=", "TREE_INT_CST_LOW", "(", "TYPE_SIZE", "(", "type", ")", ")", ";", "if", "(", "element_size", "==", "<NUM_LIT>", "||", "element_size", "==", "<NUM_LIT>", ")", "return", "true", ";", "}", "return", "false", ";", "}", "if", "(", "misalignment", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "return", "true", ";", "}", "return", "false", ";", "}" ]

[ "Return", "true", "if", "the", "vector", "misalignment", "factor", "is", "supported", "by", "the", "target", "." ]

LLVM

AArch64

TD

stmt_completion

CPU

3,554

[ "<NUM_LIT>", ",", "iops", ",", "asm", ",", "operands", ">", "{" ]

[ "class", "PstateWriteSimple", "<", "dag", "iops", ",", "string", "asm", ",", "string", "operands", ">", ":", "SimpleSystemI", "<" ]

LLVM

Mandarin

CPP

stmt_completion

CPU

3,555

[ "PM", ",", "JITCodeEmitter", "&", "JCE", ")", "{" ]

[ "bool", "MandarinTargetMachine", "::", "addCodeEmitter", "(", "PassManagerBase", "&" ]

LLVM

Hexagon

TD

next_suggestion

DSP

3,556

[ "}" ]

[ "def", "L2_loadbsw2_zomap", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_17e0d2cd", ",", "TypeMAPPING", ">", "{", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPseudo", "=", "<NUM_LIT>", ";", "let", "isCodeGenOnly", "=", "<NUM_LIT>", ";" ]

LLVM

AVR

TD

stmt_completion

MPU

3,557

[ "]", ">", ";" ]

[ "def", "AVRcallseq_start", ":", "SDNode", "<", "<STR_LIT>", ",", "SDT_AVRCallSeqStart", ",", "[", "SDNPHasChain", ",", "SDNPOutGlue" ]

LLVM

ARM

CPP

stmt_completion

CPU

3,558

[ ";" ]

[ "if", "(", "I", "->", "hasOneUse", "(", ")", "&&", "isSink", "(", "*", "I", "->", "use_begin", "(", ")", ")", ")", "return", "true", ";", "if", "(", "isa", "<", "OverflowingBinaryOperator", ">", "(", "I", ")", ")", "return", "isSafeOverflow", "(", "I", ")", ";", "return", "true" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

3,559

[ "}" ]

[ "uint64_t", "Used", "=", "allOnes", "(", "Op", ".", "getValueSizeInBits", "(", ")", ")", ";", "if", "(", "Used", "!=", "(", "AndMask", "|", "InsertMask", ")", ")", "{", "KnownBits", "Known", ";", "CurDAG", "->", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Known", ")", ";", "if", "(", "Used", "!=", "(", "AndMask", "|", "InsertMask", "|", "Known", ".", "Zero", ".", "getZExtValue", "(", ")", ")", ")", "return", "false", ";" ]

LLVM

ARM

TD

stmt_completion

CPU

3,560

[ "<", "<STR_LIT>", ">", ";" ]

[ "def", "NoVFP", ":", "Predicate" ]

LLVM

CellSPU

TD

stmt_completion

MPU

3,561

[ "R32C", ">", ";" ]

[ "def", "r32", ":", "ROTRegInst", "<" ]

GCC

arm

CPP

stmt_completion

CPU

3,562

[ "_", "_", "b", ")", "{" ]

[ "vqshlq_u8", "(", "uint8x16_t", "_", "_", "a", ",", "int8x16_t" ]

LLVM

ARM64

TD

next_suggestion

CPU

3,563

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rmode", ";" ]

[ "class", "BaseUnscaledConversion", "<", "bits", "<", "<NUM_LIT>", ">", "rmode", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "RegisterClass", "srcType", ",", "RegisterClass", "dstType", ",", "string", "asm", ">", ":", "I", "<", "(", "outs", "dstType", ":", "$", "Rd", ")", ",", "(", "ins", "srcType", ":", "$", "Rn", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Sched", "<", "[", "WriteFCopy", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

3,564

[ ";" ]

[ "bool", "isPassEnabled", "(", "const", "cl", "::", "opt", "<", "bool", ">", "&", "Opt", ",", "CodeGenOptLevel", "Level", "=", "CodeGenOptLevel", "::", "Default", ")", "const", "{", "if", "(", "Opt", ".", "getNumOccurrences", "(", ")", ")", "return", "Opt", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "<", "Level", ")", "return", "false", ";", "return", "Opt" ]

LLVM

Hexagon

TD

stmt_completion

DSP

3,565

[ ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isIndirectBranch", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>" ]

LLVM

ARM

CPP

program_repair

CPU

3,566

[ "<FIXS>", "NumBits", "=", "(", "BaseReg", "==", "ARM", "::", "SP", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "<FIXE>" ]

[ "NumBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "<BUGS>", "NumBits", "=", "<NUM_LIT>", ";", "<BUGE>", "Scale", "=", "<NUM_LIT>", ";", "isSigned", "=", "false", ";", "break", ";" ]

GCC

arm

MD

stmt_completion

CPU

3,567

[ "<STR_LIT>", ")", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]

LLVM

X86

CPP

stmt_completion

CPU

3,568

[ "StackSlot", ",", "MPI", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";" ]

[ "SDValue", "X86TargetLowering", "::", "LowerFLT_ROUNDS_", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "int", "SSFI", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "CreateStackObject", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ")", ";", "SDValue", "StackSlot", "=", "DAG", ".", "getFrameIndex", "(", "SSFI", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "MachinePointerInfo", "MPI", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "SSFI", ")", ";", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "StackSlot", "}", ";", "Chain", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "MVT", "::", "Other", ")", ",", "Ops", ",", "MVT", "::", "i16", ",", "MPI", ",", "Align", "(", "<NUM_LIT>", ")", ",", "MachineMemOperand", "::", "MOStore", ")", ";", "SDValue", "CWD", "=", "DAG", ".", "getLoad", "(", "MVT", "::", "i16", ",", "DL", ",", "Chain", "," ]

GCC

arm

CPP

stmt_completion

CPU

3,569

[ ")", "_", "_", "b", ")", ";" ]

[ "return", "(", "uint32x2_t", ")", "_", "_", "builtin_neon_vqsubuv2si", "(", "(", "int32x2_t", ")", "_", "_", "a", ",", "(", "int32x2_t" ]

LLVM

ARM

CPP

code_generation

CPU

3,570

[ "SDValue", "ARMTargetLowering", "::", "EmitTargetCodeForMemcpy", "(", "SelectionDAG", "&", "DAG", ",", "DebugLoc", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align", ",", "bool", "AlwaysInline", ",", "const", "Value", "*", "DstSV", ",", "uint64_t", "DstSVOff", ",", "const", "Value", "*", "SrcSV", ",", "uint64_t", "SrcSVOff", ")", "{", "if", "(", "(", "Align", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "ConstantSize", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Size", ")", ";", "if", "(", "!", "ConstantSize", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "SizeVal", "=", "ConstantSize", "->", "getZExtValue", "(", ")", ";", "if", "(", "!", "AlwaysInline", "&&", "SizeVal", ">", "getSubtarget", "(", ")", "->", "getMaxInlineSizeThreshold", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "BytesLeft", "=", "SizeVal", "&", "<NUM_LIT>", ";", "unsigned", "NumMemOps", "=", "SizeVal", ">>", "<NUM_LIT>", ";", "unsigned", "EmittedNumMemOps", "=", "<NUM_LIT>", ";", "EVT", "VT", "=", "MVT", "::", "i32", ";", "unsigned", "VTSize", "=", "<NUM_LIT>", ";", "unsigned", "i", "=", "<NUM_LIT>", ";", "const", "unsigned", "MAX_LOADS_IN_LDM", "=", "<NUM_LIT>", ";", "SDValue", "TFOps", "[", "MAX_LOADS_IN_LDM", "]", ";", "SDValue", "Loads", "[", "MAX_LOADS_IN_LDM", "]", ";", "uint64_t", "SrcOff", "=", "<NUM_LIT>", ",", "DstOff", "=", "<NUM_LIT>", ";", "while", "(", "EmittedNumMemOps", "<", "NumMemOps", ")", "{", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "MAX_LOADS_IN_LDM", "&&", "EmittedNumMemOps", "+", "i", "<", "NumMemOps", ";", "++", "i", ")", "{", "Loads", "[", "i", "]", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "MVT", "::", "i32", ",", "Src", ",", "DAG", ".", "getConstant", "(", "SrcOff", ",", "MVT", "::", "i32", ")", ")", ",", "SrcSV", ",", "SrcSVOff", "+", "SrcOff", ")", ";", "TFOps", "[", "i", "]", "=", "Loads", "[", "i", "]", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SrcOff", "+=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "dl", ",", "MVT", "::", "Other", ",", "&", "TFOps", "[", "<NUM_LIT>", "]", ",", "i", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "MAX_LOADS_IN_LDM", "&&", "EmittedNumMemOps", "+", "i", "<", "NumMemOps", ";", "++", "i", ")", "{", "TFOps", "[", "i", "]", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Loads", "[", "i", "]", ",", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "MVT", "::", "i32", ",", "Dst", ",", "DAG", ".", "getConstant", "(", "DstOff", ",", "MVT", "::", "i32", ")", ")", ",", "DstSV", ",", "DstSVOff", "+", "DstOff", ")", ";", "DstOff", "+=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "dl", ",", "MVT", "::", "Other", ",", "&", "TFOps", "[", "<NUM_LIT>", "]", ",", "i", ")", ";", "EmittedNumMemOps", "+=", "i", ";", "}", "if", "(", "BytesLeft", "==", "<NUM_LIT>", ")", "return", "Chain", ";", "unsigned", "BytesLeftSave", "=", "BytesLeft", ";", "i", "=", "<NUM_LIT>", ";", "while", "(", "BytesLeft", ")", "{", "if", "(", "BytesLeft", ">=", "<NUM_LIT>", ")", "{", "VT", "=", "MVT", "::", "i16", ";", "VTSize", "=", "<NUM_LIT>", ";", "}", "else", "{", "VT", "=", "MVT", "::", "i8", ";", "VTSize", "=", "<NUM_LIT>", ";", "}", "Loads", "[", "i", "]", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "MVT", "::", "i32", ",", "Src", ",", "DAG", ".", "getConstant", "(", "SrcOff", ",", "MVT", "::", "i32", ")", ")", ",", "SrcSV", ",", "SrcSVOff", "+", "SrcOff", ")", ";", "TFOps", "[", "i", "]", "=", "Loads", "[", "i", "]", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "++", "i", ";", "SrcOff", "+=", "VTSize", ";", "BytesLeft", "-=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "dl", ",", "MVT", "::", "Other", ",", "&", "TFOps", "[", "<NUM_LIT>", "]", ",", "i", ")", ";", "i", "=", "<NUM_LIT>", ";", "BytesLeft", "=", "BytesLeftSave", ";", "while", "(", "BytesLeft", ")", "{", "if", "(", "BytesLeft", ">=", "<NUM_LIT>", ")", "{", "VT", "=", "MVT", "::", "i16", ";", "VTSize", "=", "<NUM_LIT>", ";", "}", "else", "{", "VT", "=", "MVT", "::", "i8", ";", "VTSize", "=", "<NUM_LIT>", ";", "}", "TFOps", "[", "i", "]", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Loads", "[", "i", "]", ",", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "MVT", "::", "i32", ",", "Dst", ",", "DAG", ".", "getConstant", "(", "DstOff", ",", "MVT", "::", "i32", ")", ")", ",", "DstSV", ",", "DstSVOff", "+", "DstOff", ")", ";", "++", "i", ";", "DstOff", "+=", "VTSize", ";", "BytesLeft", "-=", "VTSize", ";", "}", "return", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "dl", ",", "MVT", "::", "Other", ",", "&", "TFOps", "[", "<NUM_LIT>", "]", ",", "i", ")", ";", "}" ]

[ "Emit", "target-specific", "code", "that", "performs", "a", "memcpy", "." ]

LLVM

Hexagon

TD

next_suggestion

DSP

3,571

[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

LLVM

M88k

TD

stmt_completion

MPU

3,572

[ "=", "<STR_LIT>", ";" ]

[ "def", "bfimm", ":", "ImmOpWithPattern", "<", "i32", ",", "<STR_LIT>", ",", "[", "{", "return", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ".", "getZExtValue", "(", ")", ")", ";", "}", "]", ",", "NOOP_SDNodeXForm", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "OperandNamespace", "=", "<STR_LIT>", ";", "let", "OperandType" ]

GCC

i386

CPP

next_suggestion

CPU

3,573

[ "return", "false", ";" ]

[ "extract_insn_cached", "(", "insn", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "recog_data", ".", "n_operands", ";", "i", "++", ")", "if", "(", "GENERAL_REG_P", "(", "recog_data", ".", "operand", "[", "i", "]", ")", "&&", "!", "QI_REGNO_P", "(", "REGNO", "(", "recog_data", ".", "operand", "[", "i", "]", ")", ")", ")", "return", "true", ";" ]

LLVM

PowerPC

CPP

program_repair

CPU

3,574

[ "<FIXS>", "PPC", "::", "R13", ",", "PPC", "::", "R14", ",", "PPC", "::", "R15", ",", "<FIXE>" ]

[ "const", "unsigned", "*", "PPCRegisterInfo", "::", "getCalleeSaveRegs", "(", ")", "const", "{", "static", "const", "unsigned", "Darwin32_CalleeSaveRegs", "[", "]", "=", "{", "<BUGS>", "PPC", "::", "R1", ",", "PPC", "::", "R13", ",", "PPC", "::", "R14", ",", "PPC", "::", "R15", ",", "<BUGE>", "PPC", "::", "R16", ",", "PPC", "::", "R17", ",", "PPC", "::", "R18", ",", "PPC", "::", "R19", ",", "PPC", "::", "R20", ",", "PPC", "::", "R21", ",", "PPC", "::", "R22", ",", "PPC", "::", "R23", ",", "PPC", "::", "R24", ",", "PPC", "::", "R25", ",", "PPC", "::", "R26", ",", "PPC", "::", "R27", "," ]

GCC

s390

MD

stmt_completion

MPU

3,575

[ "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(" ]

LLVM

ARM

CPP

stmt_completion

CPU

3,576

[ "+=", "<NUM_LIT>", ")", "{" ]

[ "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "M", ".", "size", "(", ")", "!=", "NumElts", "&&", "M", ".", "size", "(", ")", "!=", "NumElts", "*", "<NUM_LIT>", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "M", ".", "size", "(", ")", ";", "i", "+=", "NumElts", ")", "{", "if", "(", "M", ".", "size", "(", ")", "==", "NumElts", "*", "<NUM_LIT>", ")", "WhichResult", "=", "i", "/", "NumElts", ";", "else", "WhichResult", "=", "M", "[", "i", "]", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "NumElts", ";", "j" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

3,577

[ ")", ";" ]

[ "initializeSILowerI1CopiesPass", "(", "*", "PR", ")", ";", "initializeSIFixSGPRCopiesPass", "(", "*", "PR", ")", ";", "initializeSIFixVGPRCopiesPass", "(", "*", "PR", ")", ";", "initializeSIFoldOperandsPass", "(", "*", "PR", ")", ";", "initializeSIShrinkInstructionsPass", "(", "*", "PR", ")", ";", "initializeSIFixControlFlowLiveIntervalsPass", "(", "*", "PR", ")", ";", "initializeSILoadStoreOptimizerPass", "(", "*", "PR", ")", ";", "initializeAMDGPUAnnotateKernelFeaturesPass", "(", "*", "PR", ")", ";", "initializeAMDGPUAnnotateUniformValuesPass", "(", "*", "PR", ")", ";", "initializeAMDGPULowerIntrinsicsPass", "(", "*", "PR" ]

LLVM

X86

CPP

next_suggestion

CPU

3,578

[ "}" ]

[ "bool", "Error", "(", "SMLoc", "L", ",", "const", "Twine", "&", "Msg", ",", "SMRange", "Range", "=", "None", ",", "bool", "MatchingInlineAsm", "=", "false", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "if", "(", "MatchingInlineAsm", ")", "{", "if", "(", "!", "getLexer", "(", ")", ".", "isAtStartOfStatement", "(", ")", ")", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

3,579

[ "(", ")", ";" ]

[ "addPass", "(", "createAtomicExpandPass", "(", "&", "getX86TargetMachine", "(", ")", ")", ")", ";", "TargetPassConfig", "::", "addIRPasses" ]

GCC

microblaze

CPP

next_suggestion

MPU

3,580

[ "}" ]

[ "if", "(", "reload_in_progress", "&&", "GET_CODE", "(", "op", ")", "==", "REG", "&&", "REGNO", "(", "op", ")", ">=", "FIRST_PSEUDO_REGISTER", "&&", "reg_renumber", "[", "REGNO", "(", "op", ")", "]", "<", "<NUM_LIT>", "&&", "reg_equiv_mem", "(", "REGNO", "(", "op", ")", ")", "!=", "<NUM_LIT>", "&&", "double_memory_operand", "(", "reg_equiv_mem", "(", "REGNO", "(", "op", ")", ")", ",", "mode", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "}", "addr", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "if", "(", "CONSTANT_ADDRESS_P", "(", "addr", ")", ")", "return", "<NUM_LIT>", ";", "return", "memory_address_p", "(", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_INT", "?", "SImode", ":", "SFmode", ")", ",", "plus_constant", "(", "Pmode", ",", "addr", ",", "<NUM_LIT>", ")", ")", ";" ]

GCC

epiphany

MD

stmt_completion

MPU

3,581

[ ",", "operands", "[", "<NUM_LIT>", "]", ",", "true", ")" ]

[ "(", "match_dup", "<NUM_LIT>", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "if_then_else", ":", "WMODE2", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "{", "operands", "[", "<NUM_LIT>", "]", "=", "simplify_gen_subreg", "(", "<", "WMODE", ":", "MODE", ">", "mode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "<", "WMODE2", ":", "MODE", ">", "mode", ",", "<NUM_LIT>", ")", "replace_rtx", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "true", ")", "replace_rtx", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]" ]

LLVM

ARM

CPP

next_suggestion

CPU

3,582

[ "Intrinsic", "::", "ID", "Int", "=", "IsAcquire", "?", "Intrinsic", "::", "arm_ldaex", ":", "Intrinsic", "::", "arm_ldrex", ";" ]

[ "Value", "*", "Hi", "=", "Builder", ".", "CreateExtractValue", "(", "LoHi", ",", "<NUM_LIT>", ",", "<STR_LIT>", "hi", "<STR_LIT>", ")", ";", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";", "Lo", "=", "Builder", ".", "CreateZExt", "(", "Lo", ",", "ValueTy", ",", "<STR_LIT>", "lo64", "<STR_LIT>", ")", ";", "Hi", "=", "Builder", ".", "CreateZExt", "(", "Hi", ",", "ValueTy", ",", "<STR_LIT>", "hi64", "<STR_LIT>", ")", ";", "return", "Builder", ".", "CreateOr", "(", "Lo", ",", "Builder", ".", "CreateShl", "(", "Hi", ",", "ConstantInt", "::", "get", "(", "ValueTy", ",", "<NUM_LIT>", ")", ")", ",", "<STR_LIT>", "val64", "<STR_LIT>", ")", ";", "}", "Type", "*", "Tys", "[", "]", "=", "{", "Addr", "->", "getType", "(", ")", "}", ";" ]

LLVM

X86

TD

next_suggestion

CPU

3,583

[ "}" ]

[ "def", "ICXWriteResGroup163", ":", "SchedWriteRes", "<", "[", "ICXPort23", ",", "ICXPort015", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";" ]

LLVM

ARM64

TD

stmt_completion

CPU

3,584

[ "ARM64Prefetch", "imm", ":", "$", "Rt", ",", "am_indexed64", ":", "$", "addr", ")", "]", ">", ";" ]

[ "def", "PRFMui", ":", "PrefetchUI", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "(" ]

GCC

m68k

MD

next_suggestion

MPU

3,585

[ "<STR_LIT>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "subreg", ":", "HI", "(", "ashiftrt", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "<NUM_LIT>", ")", ")", "]" ]

GCC

clipper

CPP

program_repair

CPU

3,586

[ "<FIXS>", "TREE_SIDE_EFFECTS", "(", "t", ")", "=", "<NUM_LIT>", ";", "<FIXE>" ]

[ "t", "=", "build1", "(", "NOP_EXPR", ",", "ptr_type_node", ",", "save_area", ")", ";", "u", "=", "build", "(", "ARRAY_REF", ",", "ptr_type_node", ",", "reg_field", ",", "build_int", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "t", "=", "build", "(", "MODIFY_EXPR", ",", "ptr_type_node", ",", "u", ",", "t", ")", ";", "<BUGS>", "TREE_SIZE_EFFECTS", "(", "t", ")", "=", "<NUM_LIT>", ";", "<BUGE>", "expand_expr", "(", "t", ",", "const0_rtx", ",", "VOIDmode", ",", "EXPAND_NORMAL", ")", ";", "t", "=", "fold", "(", "build", "(", "PLUS_EXPR", ",", "integer_type_node", ",", "save_area", "," ]

LLVM

Patmos

CPP

stmt_completion

VLIW

3,587

[ ")", ";" ]

[ "const", "PatmosMachineFunctionInfo", "*", "PMFI", "=", "MF", ".", "getInfo", "<", "PatmosMachineFunctionInfo", ">", "(", ")", ";", "return", "PMFI", "->", "isSinglePath", "(" ]

LLVM

Hexagon

TD

stmt_completion

DSP

3,588

[ "<NUM_LIT>", ";" ]

[ "def", "A2_addh_l16_hl", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_4414d8b1", ",", "TypeALU64", ">", ",", "Enc_bd6011", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]

LLVM

Lanai

CPP

stmt_completion

CPU

3,589

[ ";" ]

[ "inline", "static", "unsigned", "encodeLanaiAluCode", "(", "unsigned", "AluOp", ")", "{", "unsigned", "const", "OP_ENCODING_MASK", "=", "<NUM_LIT>", ";", "return", "AluOp", "&", "OP_ENCODING_MASK" ]

LLVM

Mips

CPP

next_suggestion

CPU

3,590

[ "setLoadExtAction", "(", "ISD", "::", "EXTLOAD", ",", "MVT", "::", "i64", ",", "MVT", "::", "i32", ",", "Custom", ")", ";" ]

[ "setOperationAction", "(", "ISD", "::", "ADDC", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "ADDE", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "}", "setOperationAction", "(", "ISD", "::", "ADDC", ",", "MVT", "::", "i64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "ADDE", ",", "MVT", "::", "i64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SUBC", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SUBE", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SUBC", ",", "MVT", "::", "i64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SUBE", ",", "MVT", "::", "i64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "BR_CC", ",", "MVT", "::", "f32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "BR_CC", ",", "MVT", "::", "f64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "BR_CC", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "BR_CC", ",", "MVT", "::", "i64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SELECT_CC", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SELECT_CC", ",", "MVT", "::", "i64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SELECT_CC", ",", "MVT", "::", "f32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SELECT_CC", ",", "MVT", "::", "f64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "i64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FP_TO_UINT", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FP_TO_UINT", ",", "MVT", "::", "i64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SIGN_EXTEND_INREG", ",", "MVT", "::", "i1", ",", "Expand", ")", ";", "if", "(", "Subtarget", ".", "hasCnMips", "(", ")", ")", "{", "setOperationAction", "(", "ISD", "::", "CTPOP", ",", "MVT", "::", "i32", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "CTPOP", ",", "MVT", "::", "i64", ",", "Legal", ")", ";", "}", "else", "{", "setOperationAction", "(", "ISD", "::", "CTPOP", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "CTPOP", ",", "MVT", "::", "i64", ",", "Expand", ")", ";", "}", "setOperationAction", "(", "ISD", "::", "CTTZ", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "CTTZ", ",", "MVT", "::", "i64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "ROTL", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "ROTL", ",", "MVT", "::", "i64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "DYNAMIC_STACKALLOC", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "DYNAMIC_STACKALLOC", ",", "MVT", "::", "i64", ",", "Expand", ")", ";", "if", "(", "!", "Subtarget", ".", "hasMips32r2", "(", ")", ")", "setOperationAction", "(", "ISD", "::", "ROTR", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "if", "(", "!", "Subtarget", ".", "hasMips64r2", "(", ")", ")", "setOperationAction", "(", "ISD", "::", "ROTR", ",", "MVT", "::", "i64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FSIN", ",", "MVT", "::", "f32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FSIN", ",", "MVT", "::", "f64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FCOS", ",", "MVT", "::", "f32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FCOS", ",", "MVT", "::", "f64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FSINCOS", ",", "MVT", "::", "f32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FSINCOS", ",", "MVT", "::", "f64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FPOW", ",", "MVT", "::", "f32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FPOW", ",", "MVT", "::", "f64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FLOG", ",", "MVT", "::", "f32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FLOG2", ",", "MVT", "::", "f32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FLOG10", ",", "MVT", "::", "f32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FEXP", ",", "MVT", "::", "f32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FMA", ",", "MVT", "::", "f32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FMA", ",", "MVT", "::", "f64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FREM", ",", "MVT", "::", "f32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FREM", ",", "MVT", "::", "f64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FP16_TO_FP", ",", "MVT", "::", "f32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FP_TO_FP16", ",", "MVT", "::", "f32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FP16_TO_FP", ",", "MVT", "::", "f64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FP_TO_FP16", ",", "MVT", "::", "f64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "EH_RETURN", ",", "MVT", "::", "Other", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "VASTART", ",", "MVT", "::", "Other", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "VAARG", ",", "MVT", "::", "Other", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "VACOPY", ",", "MVT", "::", "Other", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "VAEND", ",", "MVT", "::", "Other", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "STACKSAVE", ",", "MVT", "::", "Other", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "STACKRESTORE", ",", "MVT", "::", "Other", ",", "Expand", ")", ";", "if", "(", "!", "Subtarget", ".", "isGP64bit", "(", ")", ")", "{", "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD", ",", "MVT", "::", "i64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_STORE", ",", "MVT", "::", "i64", ",", "Expand", ")", ";", "}", "if", "(", "!", "Subtarget", ".", "hasMips32r2", "(", ")", ")", "{", "setOperationAction", "(", "ISD", "::", "SIGN_EXTEND_INREG", ",", "MVT", "::", "i8", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SIGN_EXTEND_INREG", ",", "MVT", "::", "i16", ",", "Expand", ")", ";", "}", "if", "(", "!", "Subtarget", ".", "hasMips32", "(", ")", "||", "Subtarget", ".", "inMips16Mode", "(", ")", ")", "setOperationAction", "(", "ISD", "::", "CTLZ", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "if", "(", "!", "Subtarget", ".", "hasMips64", "(", ")", ")", "setOperationAction", "(", "ISD", "::", "CTLZ", ",", "MVT", "::", "i64", ",", "Expand", ")", ";", "if", "(", "!", "Subtarget", ".", "hasMips32r2", "(", ")", ")", "setOperationAction", "(", "ISD", "::", "BSWAP", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "if", "(", "!", "Subtarget", ".", "hasMips64r2", "(", ")", ")", "setOperationAction", "(", "ISD", "::", "BSWAP", ",", "MVT", "::", "i64", ",", "Expand", ")", ";", "if", "(", "Subtarget", ".", "isGP64bit", "(", ")", ")", "{", "setLoadExtAction", "(", "ISD", "::", "SEXTLOAD", ",", "MVT", "::", "i64", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setLoadExtAction", "(", "ISD", "::", "ZEXTLOAD", ",", "MVT", "::", "i64", ",", "MVT", "::", "i32", ",", "Custom", ")", ";" ]

GCC

cris

MD

next_suggestion

MPU

3,591

[ "if", "(", "which_alternative", "=", "=", "<NUM_LIT>", ")" ]

[ "|", "|", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ">", "<NUM_LIT>", "|", "|", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "<", "-", "<NUM_LIT>", "|", "|", "satisfies_constraint_N", "(", "operands", "[", "<NUM_LIT>", "]", ")", "|", "|", "satisfies_constraint_J", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ")", "return", "<STR_LIT>" ]

GCC

rl78

CPP

next_suggestion

MPU

3,592

[ "return", "rclass", ";" ]

[ "static", "reg_class_t", "rl78_preferred_reload_class", "(", "rtx", "x", "ATTRIBUTE_UNUSED", ",", "reg_class_t", "rclass", ")", "{", "if", "(", "rclass", "==", "NO_REGS", ")", "rclass", "=", "V_REGS", ";" ]

GCC

rs6000

MD

next_suggestion

CPU

3,593

[ "HOST_WIDE_INT", "rest", "=", "trunc_int_for_mode", "(", "val", "-", "low", ",", "<", "MODE", ">", "mode", ")" ]

[ "HOST_WIDE_INT", "val", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "HOST_WIDE_INT", "low", "=", "(", "(", "val", "&", "<NUM_LIT>", ")", "^", "<NUM_LIT>", ")", "-", "<NUM_LIT>" ]

GCC

i386

CPP

stmt_completion

CPU

3,594

[ "_", "_", "X", ",", "_", "_", "m128i", "_", "_", "Y", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_max_epi8", "(", "_", "_", "m128i" ]

LLVM

Mips

CPP

next_suggestion

CPU

3,595

[ "}" ]

[ "OriginalArgWasFloatVector", ".", "clear", "(", ")", ";", "PreAnalyzeReturnForF128", "(", "Outs", ")", ";", "PreAnalyzeReturnForVectorFloat", "(", "Outs", ")", ";" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

3,596

[ "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";" ]

[ "let", "OutOperandList", "=", "(", "outs", "VRF", ":", "$", "dest", ")", ";", "let", "InOperandList", "=", "!", "if", "(", "hasImm", ",", "(", "ins", "VRF", ":", "$", "op1", ",", "TPCImm", "<", "i32imm", ">", ":", "$", "op2", ",", "SwitchSet", ":", "$", "sw", ",", "VRF", ":", "$", "income", ",", "Pred", ":", "$", "pred", ")", ",", "(", "ins", "VRF", ":", "$", "op1", ",", "Rsrc2", ":", "$", "op2", ",", "SwitchSet", ":", "$", "sw", ",", "VRF", ":", "$", "income", ",", "Pred", ":", "$", "pred", ")", ")", ";", "let", "Itinerary", "=", "IIC_VectorOp", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "op1", ";", "bits", "<", "<NUM_LIT>", ">", "op2", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "op1", ";", "let", "SrcB", "=", "op2", ";", "let", "OperandType", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sw", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "OperandType", "{", "<NUM_LIT>", "}", "=", "sw", "{", "<NUM_LIT>", "}", ";", "let", "Switches", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sw", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

LLVM

AGC

CPP

next_suggestion

MPU

3,597

[ "}" ]

[ "bool", "isMem10", "(", ")", "const", "{", "return", "(", "isConstantImm", "(", ")", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "getConstantImm", "(", ")", ")", ")", "||", "isSymbolRef", "(", ")", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

3,598

[ "AMDGPUDisassembler", "::", "OPW16", ",", "Imm", ",", "true", ")", ")", ";" ]

[ "return", "addOperand", "(", "Inst", ",", "DAsm", "->", "decodeSrcOp", "(", "llvm", "::" ]

GCC

s390

CPP

program_repair

MPU

3,599

[ "<FIXS>", "&", "GET_MODE_MASK", "(", "GET_MODE", "(", "inner", ")", ")", "&", "~", "GET_MODE_MASK", "(", "GET_MODE", "(", "SUBREG_REG", "(", "inner", ")", ")", ")", ")", "<FIXE>" ]

[ "&&", "(", "GET_MODE_SIZE", "(", "GET_MODE", "(", "inner", ")", ")", ">=", "GET_MODE_SIZE", "(", "GET_MODE", "(", "SUBREG_REG", "(", "inner", ")", ")", ")", ")", "&&", "(", "(", "INTVAL", "(", "mask", ")", "<BUGS>", "&", "GET_MODE_MASK", "(", "GET_MODE", "(", "inner", ")", ")", "&", "~", "GET_MODE_MASK", "(", "GET_MODE", "(", "SUBREG_REG", "(", "inner", ")", ")", ")", ")", "<BUGE>", "=", "<NUM_LIT>", ")", ")", "inner", "=", "SUBREG_REG", "(", "inner", ")", ";" ]