docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
LLVM	AArch64	TD	next_suggestion	CPU	3,200	[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt", ";" ]
GCC	i386	MD	program_repair	CPU	3,201	[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "(", "match_operand", ":", "SSEMODEF2P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
GCC	vax	MD	next_suggestion	CPU	3,202	[ "(", "const_int", "<NUM_LIT>", ")", ")", ")" ]	[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "pc", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")" ]
GCC	arm	CPP	stmt_completion	CPU	3,203	[ "_", "a", ")", ";" ]	[ "vrecpe_f16", "(", "float16x4_t", "_", "_", "a", ")", "{", "return", "_", "_", "builtin_neon_vrecpev4hf", "(", "_" ]
LLVM	Hexagon	TD	next_suggestion	DSP	3,204	[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]	[ "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
LLVM	X86	TD	program_repair	CPU	3,205	[ "<FIXS>", "def", ":", "InstRW", "[", "HWWriteResGroup131", "]", ",", "(", "instrs", "LOOPE", ")", ">", ";", "def", ":", "InstRW", "[", "HWWriteResGroup131", "]", ",", "(", "instrs", "LOOPNE", ")", ">", ";", "<FIXE>" ]	[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";", "}", "<BUGS>", "def", ":", "InstRW", "[", "HWWriteResGroup131", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "HWWriteResGroup131", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGE>", "def", "HWWriteResGroup132", ":", "SchedWriteRes", "[", "HWPort4", ",", "HWPort23", ",", "HWPort237", ",", "HWPort06", ",", "HWPort15", ",", "HWPort0156", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";" ]
LLVM	SystemZ	TD	next_suggestion	CPU	3,206	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "class", "InstVRRi", "<", "bits", "<", "<NUM_LIT>", ">", "op", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", ">", ":", "InstSystemZ", "<", "<NUM_LIT>", ",", "outs", ",", "ins", ",", "asmstr", ",", "pattern", ">", "{", "field", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "R1", ";", "bits", "<", "<NUM_LIT>", ">", "V2", ";", "bits", "<", "<NUM_LIT>", ">", "M3", ";", "bits", "<", "<NUM_LIT>", ">", "M4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R1", ";" ]
GCC	sh	CPP	code_generation	CPU	3,207	[ "static", "rtx", "sh_legitimize_address", "(", "rtx", "x", ",", "rtx", "oldx", ",", "machine_mode", "mode", ")", "{", "if", "(", "flag_pic", ")", "x", "=", "legitimize_pic_address", "(", "oldx", ",", "mode", ",", "NULL_RTX", ")", ";", "if", "(", "TARGET_SHMEDIA", ")", "return", "x", ";", "if", "(", "(", "(", "TARGET_SH4", "\|\|", "TARGET_SH2A_DOUBLE", ")", "&&", "mode", "==", "DFmode", ")", "\|\|", "(", "TARGET_SH2E", "&&", "mode", "==", "SFmode", ")", ")", "return", "x", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "BASE_REGISTER_RTX_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "{", "struct", "disp_adjust", "adj", "=", "sh_find_mov_disp_adjust", "(", "mode", ",", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", ";", "if", "(", "adj", ".", "offset_adjust", "!=", "NULL_RTX", "&&", "adj", ".", "mov_disp", "!=", "NULL_RTX", ")", "{", "rtx", "sum", "=", "expand_binop", "(", "Pmode", ",", "add_optab", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "adj", ".", "offset_adjust", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";", "return", "gen_rtx_PLUS", "(", "Pmode", ",", "sum", ",", "adj", ".", "mov_disp", ")", ";", "}", "}", "return", "x", ";", "}" ]	[ "Try", "to", "modify", "an", "illegitimate", "address", "and", "make", "it", "legitimate", ".", "If", "we", "find", "one", ",", "return", "the", "new", ",", "valid", "address", ".", "Otherwise", ",", "return", "the", "original", "address", "." ]
LLVM	ARM	TD	stmt_completion	CPU	3,208	[ ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "?", "}", ">", "{" ]	[ "def", "tLDMIA", ":", "T1I", "<", "(", "outs", ")", ",", "(", "ins", "tGPR", ":", "$", "Rn", ",", "pred", ":", "$", "p", ",", "reglist", ":", "$", "regs", ",", "variable_ops", ")", ",", "IIC_iLoad_m", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "T1Encoding", "<", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>" ]
LLVM	X86	CPP	next_suggestion	CPU	3,209	[ "}" ]	[ "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "MachineBasicBlock", "", "NextMBB", "=", "MBB", ".", "getNextNode", "(", ")", ";", "if", "(", "NextMBB", "&&", "!", "NextMBB", "->", "isEHFuncletEntry", "(", ")", ")", "continue", ";", "auto", "LastRealInstr", "=", "llvm", "::", "find_if", "(", "reverse", "(", "MBB", ")", ",", "isCallOrRealInstruction", ")", ";", "bool", "IsEmpty", "=", "LastRealInstr", "==", "MBB", ".", "rend", "(", ")", ";", "bool", "IsCall", "=", "!", "IsEmpty", "&&", "isCallInstruction", "(", "", "LastRealInstr", ")", ";", "if", "(", "IsEmpty", "\|\|", "IsCall", ")", "{", "LLVM_DEBUG", "(", "{", "if", "(", "IsCall", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "inserting int3 after trailing call instruction:\\n", "<STR_LIT>", ";", "LastRealInstr", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "'", "\\n", "'", ";", "}", "else", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "inserting int3 in trailing empty MBB:\\n", "<STR_LIT>", ";", "MBB", ".", "dump", "(", ")", ";", "}", "}", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "end", "(", ")", ";", "DebugLoc", "DL", ";", "if", "(", "IsCall", ")", "{", "MBBI", "=", "std", "::", "next", "(", "LastRealInstr", ".", "getReverse", "(", ")", ")", ";", "DL", "=", "LastRealInstr", "->", "getDebugLoc", "(", ")", ";", "}", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "INT3", ")", ")", ";", "Changed", "=", "true", ";", "}", "}", "return", "Changed", ";" ]
GCC	arm	CPP	stmt_completion	CPU	3,210	[ "_", "_", "b", "}", ";" ]	[ "union", "{", "uint32x4x2_t", "_", "_", "i", ";", "_", "_", "builtin_neon_oi", "_", "_", "o", ";", "}", "_", "_", "bu", "=", "{" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	3,211	[ "}" ]	[ "MachineOperand", "", "InitialValue", "=", "nullptr", ";", "MachineInstr", "", "IV_Phi", "=", "MRI", "->", "getVRegDef", "(", "IVReg", ")", ";", "MachineBasicBlock", "", "Latch", "=", "L", "->", "getLoopLatch", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "IV_Phi", "->", "getNumOperands", "(", ")", ";", "i", "<", "n", ";", "i", "+=", "<NUM_LIT>", ")", "{", "MachineBasicBlock", "", "MBB", "=", "IV_Phi", "->", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "MBB", "==", "Preheader", ")", "InitialValue", "=", "&", "IV_Phi", "->", "getOperand", "(", "i", ")", ";", "else", "if", "(", "MBB", "==", "Latch", ")", "IVReg", "=", "IV_Phi", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "}", "if", "(", "!", "InitialValue", ")", "return", "nullptr", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "Cond", ";", "MachineBasicBlock", "", "TB", "=", "nullptr", ",", "", "FB", "=", "nullptr", ";", "bool", "NotAnalyzed", "=", "TII", "->", "analyzeBranch", "(", "", "ExitingBlock", ",", "TB", ",", "FB", ",", "Cond", ",", "false", ")", ";", "if", "(", "NotAnalyzed", ")", "return", "nullptr", ";", "MachineBasicBlock", "", "Header", "=", "L", "->", "getHeader", "(", ")", ";", "assert", "(", "TB", "&&", "<STR_LIT>", "Exit block without a branch?", "<STR_LIT>", ")", ";", "if", "(", "ExitingBlock", "!=", "Latch", "&&", "(", "TB", "==", "Latch", "\|\|", "FB", "==", "Latch", ")", ")", "{", "MachineBasicBlock", "", "LTB", "=", "<NUM_LIT>", ",", "", "LFB", "=", "<NUM_LIT>", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "LCond", ";", "bool", "NotAnalyzed", "=", "TII", "->", "analyzeBranch", "(", "", "Latch", ",", "LTB", ",", "LFB", ",", "LCond", ",", "false", ")", ";", "if", "(", "NotAnalyzed", ")", "return", "nullptr", ";", "if", "(", "TB", "==", "Latch", ")", "TB", "=", "(", "LTB", "==", "Header", ")", "?", "LTB", ":", "LFB", ";", "else", "FB", "=", "(", "LTB", "==", "Header", ")", "?", "LTB", ":", "LFB", ";", "}", "assert", "(", "(", "!", "FB", "\|\|", "TB", "==", "Header", "\|\|", "FB", "==", "Header", ")", "&&", "<STR_LIT>", "Branches not to header?", "<STR_LIT>", ")", ";", "if", "(", "!", "TB", "\|\|", "(", "FB", "&&", "TB", "!=", "Header", "&&", "FB", "!=", "Header", ")", ")", "return", "nullptr", ";", "bool", "Negated", "=", "TII", "->", "predOpcodeHasNot", "(", "Cond", ")", "^", "(", "TB", "!=", "Header", ")", ";", "unsigned", "PredReg", ",", "PredPos", ",", "PredRegFlags", ";", "if", "(", "!", "TII", "->", "getPredReg", "(", "Cond", ",", "PredReg", ",", "PredPos", ",", "PredRegFlags", ")", ")", "return", "nullptr", ";", "MachineInstr", "", "CondI", "=", "MRI", "->", "getVRegDef", "(", "PredReg", ")", ";", "unsigned", "CondOpc", "=", "CondI", "->", "getOpcode", "(", ")", ";", "unsigned", "CmpReg1", "=", "<NUM_LIT>", ",", "CmpReg2", "=", "<NUM_LIT>", ";", "int", "Mask", "=", "<NUM_LIT>", ",", "ImmValue", "=", "<NUM_LIT>", ";", "bool", "AnalyzedCmp", "=", "TII", "->", "analyzeCompare", "(", "", "CondI", ",", "CmpReg1", ",", "CmpReg2", ",", "Mask", ",", "ImmValue", ")", ";", "if", "(", "!", "AnalyzedCmp", ")", "return", "nullptr", ";", "OldInsts", ".", "push_back", "(", "CondI", ")", ";", "OldInsts", ".", "push_back", "(", "IVOp", ")", ";", "Comparison", "::", "Kind", "Cmp", ";", "bool", "isSwapped", "=", "false", ";", "const", "MachineOperand", "&", "Op1", "=", "CondI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "&", "Op2", "=", "CondI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "", "EndValue", "=", "nullptr", ";", "if", "(", "Op1", ".", "isReg", "(", ")", ")", "{", "if", "(", "Op2", ".", "isImm", "(", ")", "\|\|", "Op1", ".", "getReg", "(", ")", "==", "IVReg", ")", "EndValue", "=", "&", "Op2", ";", "else", "{", "EndValue", "=", "&", "Op1", ";", "isSwapped", "=", "true", ";" ]
LLVM	PowerPC	TD	stmt_completion	CPU	3,212	[ "v2i64", "(", "XXMRGHW", "$", "C", ",", "$", "C", ")", ")", ")", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "v2f64", "(", "PPCsvec2fp", "v4i32", ":", "$", "C", ",", "<NUM_LIT>", ")", ")", ",", "(", "v2f64", "(", "XVCVSXWDP", "(" ]
LLVM	MOS	TD	next_suggestion	MPU	3,213	[ "}" ]	[ "def", "IndirIdx", ":", "MOSBitwiseBase", ",", "PseudoInstExpansion", "<", "(", "!", "cast", "<", "Instruction", ">", "(", "NAME", "#", "<STR_LIT>", ")", "addr8", ":", "$", "addr", ")", ">", "{", "let", "InOperandList", "=", "(", "ins", "Ac", ":", "$", "l", ",", "Imag16", ":", "$", "addr", ",", "Yc", ":", "$", "idx", ")", ";" ]
LLVM	Patmos	CPP	stmt_completion	VLIW	3,214	[ "Changed", ";" ]	[ "FI", "!=", "FE", ";", "++", "FI", ")", "Changed", "\|=", "fillDelaySlots", "(", "", "FI", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "FI", "=", "F", ".", "begin", "(", ")", ",", "FE", "=", "F", ".", "end", "(", ")", ";", "FI", "!=", "FE", ";", "++", "FI", ")", "Changed", "\|=", "insertNOPs", "(", "", "FI", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n******** Finished Patmos Delay Slot Filler ******\\n", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "****** Function: ", "<STR_LIT>", "<<", "F", ".", "getFunction", "(", ")", ".", "getName", "(", ")", "<<", "<STR_LIT>", "********\\n", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "F", ".", "dump", "(", ")", ")", ";", "return" ]
GCC	v850	CPP	code_generation	MPU	3,215	[ "void", "v850_output_aligned_bss", "(", "FILE", "", "file", ",", "tree", "decl", ",", "const", "char", "", "name", ",", "unsigned", "HOST_WIDE_INT", "size", ",", "int", "align", ")", "{", "switch", "(", "v850_get_data_area", "(", "decl", ")", ")", "{", "case", "DATA_AREA_ZDA", ":", "switch_to_section", "(", "zbss_section", ")", ";", "break", ";", "case", "DATA_AREA_SDA", ":", "switch_to_section", "(", "sbss_section", ")", ";", "break", ";", "case", "DATA_AREA_TDA", ":", "switch_to_section", "(", "tdata_section", ")", ";", "break", ";", "default", ":", "switch_to_section", "(", "bss_section", ")", ";", "break", ";", "}", "ASM_OUTPUT_ALIGN", "(", "file", ",", "floor_log2", "(", "align", "/", "BITS_PER_UNIT", ")", ")", ";", "last_assemble_variable_decl", "=", "decl", ";", "ASM_DECLARE_OBJECT_NAME", "(", "file", ",", "name", ",", "decl", ")", ";", "ASM_OUTPUT_LABEL", "(", "file", ",", "name", ")", ";", "ASM_OUTPUT_SKIP", "(", "file", ",", "size", "?", "size", ":", "<NUM_LIT>", ")", ";", "}" ]	[ "A", "version", "of", "asm_output_aligned_bss", "(", ")", "that", "copes", "with", "the", "special", "data", "areas", "of", "the", "v850", "." ]
LLVM	AMDGPU	CPP	code_generation	GPU	3,216	[ "void", "add", "(", "SUnit", "&", "SU", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "For SchedGroup with mask ", "<STR_LIT>", "<<", "format_hex", "(", "(", "int", ")", "SGMask", ",", "<NUM_LIT>", ",", "true", ")", "<<", "<STR_LIT>", " adding ", "<STR_LIT>", "<<", "*", "SU", ".", "getInstr", "(", ")", ")", ";", "Collection", ".", "push_back", "(", "&", "SU", ")", ";", "}" ]	[ "Add", "a", "string", "to", "the", "builder", "." ]
LLVM	X86	CPP	code_generation	CPU	3,217	[ "bool", "X86InstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "bool", "HasAVX", "=", "TM", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ".", "hasAVX", "(", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "X86", "::", "SETB_C8r", ":", "return", "Expand2AddrUndef", "(", "MIB", ",", "get", "(", "X86", "::", "SBB8rr", ")", ")", ";", "case", "X86", "::", "SETB_C16r", ":", "return", "Expand2AddrUndef", "(", "MIB", ",", "get", "(", "X86", "::", "SBB16rr", ")", ")", ";", "case", "X86", "::", "SETB_C32r", ":", "return", "Expand2AddrUndef", "(", "MIB", ",", "get", "(", "X86", "::", "SBB32rr", ")", ")", ";", "case", "X86", "::", "SETB_C64r", ":", "return", "Expand2AddrUndef", "(", "MIB", ",", "get", "(", "X86", "::", "SBB64rr", ")", ")", ";", "case", "X86", "::", "V_SET0", ":", "case", "X86", "::", "FsFLD0SS", ":", "case", "X86", "::", "FsFLD0SD", ":", "return", "Expand2AddrUndef", "(", "MIB", ",", "get", "(", "HasAVX", "?", "X86", "::", "VXORPSrr", ":", "X86", "::", "XORPSrr", ")", ")", ";", "case", "X86", "::", "AVX_SET0", ":", "assert", "(", "HasAVX", "&&", "<STR_LIT>", "AVX not supported", "<STR_LIT>", ")", ";", "return", "Expand2AddrUndef", "(", "MIB", ",", "get", "(", "X86", "::", "VXORPSYrr", ")", ")", ";", "case", "X86", "::", "V_SETALLONES", ":", "return", "Expand2AddrUndef", "(", "MIB", ",", "get", "(", "HasAVX", "?", "X86", "::", "VPCMPEQDrr", ":", "X86", "::", "PCMPEQDrr", ")", ")", ";", "case", "X86", "::", "AVX2_SETALLONES", ":", "return", "Expand2AddrUndef", "(", "MIB", ",", "get", "(", "X86", "::", "VPCMPEQDYrr", ")", ")", ";", "case", "X86", "::", "TEST8ri_NOREX", ":", "MI", "->", "setDesc", "(", "get", "(", "X86", "::", "TEST8ri", ")", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}" ]	[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]
GCC	i386	MD	program_repair	CPU	3,218	[ "<FIXS>", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "<FIXE>", "<FIXS>", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")", "<FIXE>", "<FIXS>", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "<FIXE>", "<FIXS>", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")", ")", "<FIXE>" ]	[ "(", "sign_extend", ":", "V4SI", "(", "vec_select", ":", "V4HI", "(", "match_operand", ":", "V8HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "<BUGE>", "(", "sign_extend", ":", "V4SI", "(", "vec_select", ":", "V4HI", "(", "match_operand", ":", "V8HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")", "<BUGE>", "(", "mult", ":", "V4SI", "(", "sign_extend", ":", "V4SI", "(", "vec_select", ":", "V4HI", "(", "match_dup", "<NUM_LIT>", ")", "<BUGS>", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "<BUGE>", "(", "sign_extend", ":", "V4SI", "(", "vec_select", ":", "V4HI", "(", "match_dup", "<NUM_LIT>", ")", "<BUGS>", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")", ")", "<BUGE>", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM	Sparc	CPP	stmt_completion	CPU	3,219	[ "::", "i32", ",", "Expand", ")", ";" ]	[ "setOperationAction", "(", "ISD", "::", "SIGN_EXTEND_INREG", ",", "MVT", "::", "i8", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SIGN_EXTEND_INREG", ",", "MVT", "::", "i1", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "UREM", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SREM", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SDIVREM", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "UDIVREM", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FP_TO_SINT", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "SINT_TO_FP", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "FP_TO_UINT", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "BITCAST", ",", "MVT", "::", "f32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "BITCAST", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SELECT", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SELECT", ",", "MVT", "::", "f32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SELECT", ",", "MVT", "::", "f64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SETCC", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SETCC", ",", "MVT", "::", "f32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SETCC", ",", "MVT", "::", "f64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "BRCOND", ",", "MVT", "::", "Other", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "BRIND", ",", "MVT", "::", "Other", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "BR_JT", ",", "MVT", "::", "Other", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "BR_CC", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "BR_CC", ",", "MVT", "::", "f32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "BR_CC", ",", "MVT", "::", "f64", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "SELECT_CC", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "SELECT_CC", ",", "MVT", "::", "f32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "SELECT_CC", ",", "MVT", "::", "f64", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "MEMBARRIER", ",", "MVT", "::", "Other", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_FENCE", ",", "MVT", "::", "Other", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FSIN", ",", "MVT", "::", "f64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FCOS", ",", "MVT", "::", "f64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FREM", ",", "MVT", "::", "f64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FMA", ",", "MVT", "::", "f64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FSIN", ",", "MVT", "::", "f32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FCOS", ",", "MVT", "::", "f32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FREM", ",", "MVT", "::", "f32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FMA", ",", "MVT", "::", "f32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "CTPOP", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "CTTZ", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "CTTZ_ZERO_UNDEF", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "CTLZ", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "CTLZ_ZERO_UNDEF", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "ROTL", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "ROTR", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "BSWAP", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FCOPYSIGN", ",", "MVT", "::", "f64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FCOPYSIGN", ",", "MVT", "::", "f32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FPOW", ",", "MVT", "::", "f64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FPOW", ",", "MVT", "::", "f32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SHL_PARTS", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SRA_PARTS", ",", "MVT" ]
GCC	i386	MD	stmt_completion	CPU	3,220	[ ":", "CCC" ]	[ "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "plus", ":", "SWI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "reg", ":", "CCC", "FLAGS_REG", ")", "(", "compare" ]
LLVM	Hexagon	TD	next_suggestion	DSP	3,221	[ "}" ]	[ "bits", "<", "<NUM_LIT>", ">", "Pd4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pd4", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	3,222	[ "}" ]	[ "if", "(", "!", "DefI", "\|\|", "!", "isPredicable", "(", "DefI", ")", ")", "return", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Source def: ", "<STR_LIT>", "<<", "", "DefI", ")", ";", "ReferenceMap", "Uses", ",", "Defs", ";", "MachineBasicBlock", "::", "iterator", "DefIt", "=", "DefI", ",", "TfrIt", "=", "TfrI", ";", "bool", "PredValid", "=", "true", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "std", "::", "next", "(", "DefIt", ")", ";", "I", "!=", "TfrIt", ";", "++", "I", ")", "{", "if", "(", "!", "I", "->", "modifiesRegister", "(", "PredR", ",", "<NUM_LIT>", ")", ")", "continue", ";", "PredValid", "=", "false", ";", "break", ";", "}", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "std", "::", "next", "(", "DefIt", ")", ";", "I", "!=", "TfrIt", ";", "++", "I", ")", "{", "MachineInstr", "", "MI", "=", "&", "*", "I", ";", "unsigned", "Exec", "=", "Exec_Then", "\|", "Exec_Else", ";", "if", "(", "PredValid", "&&", "HII", "->", "isPredicated", "(", "MI", ")", "&&", "MI", "->", "readsRegister", "(", "PredR", ")", ")", "Exec", "=", "(", "Cond", "==", "HII", "->", "isPredicatedTrue", "(", "MI", ")", ")", "?", "Exec_Then", ":", "Exec_Else", ";", "for", "(", "auto", "&", "Op", ":", "MI", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", ")", "continue", ";", "RegisterRef", "RR", "=", "Op", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "RR", ".", "Reg", ")", ")", "return", "false", ";", "ReferenceMap", "&", "Map", "=", "Op", ".", "isDef", "(", ")", "?", "Defs", ":", "Uses", ";", "addRefToMap", "(", "RR", ",", "Map", ",", "Exec", ")", ";" ]
GCC	arm	CPP	stmt_completion	CPU	3,223	[ "_", "_", "i", ";" ]	[ "union", "{", "bfloat16x8x4_t", "_", "_", "i", ";", "_", "_", "builtin_neon_xi", "_", "_", "o", ";", "}", "_", "_", "rv", ";", "_", "_", "rv", ".", "_", "_", "o", "=", "_", "_", "builtin_neon_vld4_dupv8bf", "(", "(", "const", "_", "_", "builtin_neon_bf", "*", ")", "_", "_", "ptr", ")", ";", "return", "_", "_", "rv", "." ]
LLVM	X86	CPP	next_suggestion	CPU	3,224	[ "Res13", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "Res13", ")", ";" ]	[ "SDValue", "Z", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "SelVT", ")", ";", "SDValue", "C", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "SelVT", ",", "Z", ",", "Sel", ")", ";", "return", "DAG", ".", "getSelect", "(", "DL", ",", "SelVT", ",", "C", ",", "V0", ",", "V1", ")", ";", "}", ";", "unsigned", "ShiftLHS", "=", "ISD", "::", "SHL", ";", "unsigned", "ShiftRHS", "=", "ISD", "::", "SRL", ";", "if", "(", "HiddenROTRAmt", "&&", "useVPTERNLOG", "(", "Subtarget", ",", "VT", ")", ")", "{", "std", "::", "swap", "(", "ShiftLHS", ",", "ShiftRHS", ")", ";", "Amt", "=", "HiddenROTRAmt", ";", "}", "Amt", "=", "DAG", ".", "getBitcast", "(", "ExtVT", ",", "Amt", ")", ";", "Amt", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SHL", ",", "DL", ",", "ExtVT", ",", "Amt", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "ExtVT", ")", ")", ";", "Amt", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "Amt", ")", ";", "SDValue", "M", ";", "M", "=", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "ShiftLHS", ",", "DL", ",", "VT", ",", "R", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ")", ",", "DAG", ".", "getNode", "(", "ShiftRHS", ",", "DL", ",", "VT", ",", "R", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ")", ")", ";", "R", "=", "SignBitSelect", "(", "VT", ",", "Amt", ",", "M", ",", "R", ")", ";", "Amt", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "VT", ",", "Amt", ",", "Amt", ")", ";", "M", "=", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "ShiftLHS", ",", "DL", ",", "VT", ",", "R", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ")", ",", "DAG", ".", "getNode", "(", "ShiftRHS", ",", "DL", ",", "VT", ",", "R", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ")", ")", ";", "R", "=", "SignBitSelect", "(", "VT", ",", "Amt", ",", "M", ",", "R", ")", ";", "Amt", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "VT", ",", "Amt", ",", "Amt", ")", ";", "M", "=", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "ShiftLHS", ",", "DL", ",", "VT", ",", "R", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ")", ",", "DAG", ".", "getNode", "(", "ShiftRHS", ",", "DL", ",", "VT", ",", "R", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ")", ")", ";", "return", "SignBitSelect", "(", "VT", ",", "Amt", ",", "M", ",", "R", ")", ";", "}", "if", "(", "SDValue", "BaseRotAmt", "=", "DAG", ".", "getSplatValue", "(", "Amt", ")", ")", "{", "Amt", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "DL", ",", "VT", ",", "BaseRotAmt", ")", ";", "Amt", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "VT", ",", "Amt", ",", "AmtMask", ")", ";", "Amt", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "DL", ",", "Amt", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "SmallVector", "<", "int", ">", "(", "NumElts", ",", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "Amt", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "VT", ",", "Amt", ",", "AmtMask", ")", ";", "}", "bool", "ConstantAmt", "=", "ISD", "::", "isBuildVectorOfConstantSDNodes", "(", "Amt", ".", "getNode", "(", ")", ")", ";", "bool", "LegalVarShifts", "=", "supportedVectorVarShift", "(", "VT", ",", "Subtarget", ",", "ISD", "::", "SHL", ")", "&&", "supportedVectorVarShift", "(", "VT", ",", "Subtarget", ",", "ISD", "::", "SRL", ")", ";", "if", "(", "IsSplatAmt", "\|\|", "LegalVarShifts", "\|\|", "(", "Subtarget", ".", "hasAVX2", "(", ")", "&&", "!", "ConstantAmt", ")", ")", "{", "SDValue", "AmtR", "=", "DAG", ".", "getConstant", "(", "EltSizeInBits", ",", "DL", ",", "VT", ")", ";", "AmtR", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SUB", ",", "DL", ",", "VT", ",", "AmtR", ",", "Amt", ")", ";", "SDValue", "SHL", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SHL", ",", "DL", ",", "VT", ",", "R", ",", "Amt", ")", ";", "SDValue", "SRL", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "DL", ",", "VT", ",", "R", ",", "AmtR", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "DL", ",", "VT", ",", "SHL", ",", "SRL", ")", ";", "}", "SDValue", "Scale", "=", "convertShiftLeftToScale", "(", "Amt", ",", "DL", ",", "Subtarget", ",", "DAG", ")", ";", "if", "(", "!", "Scale", ")", "return", "SDValue", "(", ")", ";", "if", "(", "EltSizeInBits", "==", "<NUM_LIT>", ")", "{", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "ISD", "::", "MUL", ",", "DL", ",", "VT", ",", "R", ",", "Scale", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "ISD", "::", "MULHU", ",", "DL", ",", "VT", ",", "R", ",", "Scale", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "DL", ",", "VT", ",", "Lo", ",", "Hi", ")", ";", "}", "assert", "(", "VT", "==", "MVT", "::", "v4i32", "&&", "<STR_LIT>", "Only v4i32 vector rotate expected", "<STR_LIT>", ")", ";", "static", "const", "int", "OddMask", "[", "]", "=", "{", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "SDValue", "R13", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "DL", ",", "R", ",", "R", ",", "OddMask", ")", ";", "SDValue", "Scale13", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "DL", ",", "Scale", ",", "Scale", ",", "OddMask", ")", ";", "SDValue", "Res02", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v2i64", ",", "DAG", ".", "getBitcast", "(", "MVT", "::", "v2i64", ",", "R", ")", ",", "DAG", ".", "getBitcast", "(", "MVT", "::", "v2i64", ",", "Scale", ")", ")", ";", "SDValue", "Res13", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v2i64", ",", "DAG", ".", "getBitcast", "(", "MVT", "::", "v2i64", ",", "R13", ")", ",", "DAG", ".", "getBitcast", "(", "MVT", "::", "v2i64", ",", "Scale13", ")", ")", ";", "Res02", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "Res02", ")", ";" ]
LLVM	ARM64	CPP	next_suggestion	CPU	3,225	[ "return", "true", ";" ]	[ "bool", "allowsUnalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", "AddrSpace", "=", "<NUM_LIT>", ",", "bool", "", "Fast", "=", "<NUM_LIT>", ")", "const", "override", "{", "if", "(", "RequireStrictAlign", ")", "return", "false", ";", "if", "(", "Fast", ")", "", "Fast", "=", "true", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	3,226	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "MRm", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "def", "SQRDMULHhhv_4H", ":", "NeonI_ScalarXIndexedElemArith", "<", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "FPR16", ",", "FPR16", ",", "VPR64Lo", ",", "neon_uimm2_bare", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Imm", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Imm", "{", "<NUM_LIT>", "}", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	3,227	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "II", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "II", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "II", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC	arm	MD	stmt_completion	CPU	3,228	[ ")", ")" ]	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	ARM	TD	program_repair	CPU	3,229	[ "<FIXS>", "def", "ARMWrapperPIC", ":", "SDNode", "<STR_LIT>", ",", "SDTIntUnaryOp", ">", ";", "<FIXE>" ]	[ "def", "ARMWrapper", ":", "SDNode", "<STR_LIT>", ",", "SDTIntUnaryOp", ">", ";", "def", "ARMWrapperJT", ":", "SDNode", "<STR_LIT>", ",", "SDTIntBinOp", ">", ";", "<BUGS>", "def", "ARMWrapperPIC", ":", "SDNode", "<STR_LIT>", ",", "SDTIntBinOp", ">", ";", "<BUGE>", "def", "ARMcallseq_start", ":", "SDNode", "<STR_LIT>", ",", "SDT_ARMCallSeqStart", ",", "[", "SDNPHasChain", ",", "SDNPOutGlue", "]", ">", ";" ]
GCC	i386	CPP	stmt_completion	CPU	3,230	[ "_", "B", ")", ";" ]	[ "return", "(", "_", "_", "m256i", ")", "(", "(", "_", "_", "v8su", ")", "_", "_", "A", "-", "(", "_", "_", "v8su", ")", "_" ]
GCC	i386	MD	next_suggestion	CPU	3,231	[ "(", "const_int", "<NUM_LIT>", ")" ]	[ "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", "(", "vec_select", ":", "V8QI", "(", "match_operand", ":", "V8QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	3,232	[ "DstReg", "=", "potentialDuplex", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";" ]	[ "DstReg", "=", "potentialDuplex", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "SrcReg", "=", "potentialDuplex", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "DstReg", "==", "SrcReg", "&&", "HexagonMCInstrInfo", "::", "isIntRegForSubInst", "(", "DstReg", ")", ")", "{", "if", "(", "potentialDuplex", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isExpr", "(", ")", ")", "return", "true", ";", "if", "(", "potentialDuplex", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "!", "(", "isShiftedInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "potentialDuplex", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ")", ")", "return", "true", ";", "}", "break", ";", "case", "Hexagon", "::", "A2_tfrsi", ":" ]
LLVM	AArch64	CPP	code_generation	CPU	3,233	[ "bool", "AArch64CallLowering", "::", "lowerCall", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "CallInst", "&", "CI", ",", "unsigned", "CalleeReg", ",", "unsigned", "ResReg", ",", "ArrayRef", "<", "unsigned", ">", "ArgRegs", ")", "const", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "Function", "&", "F", "=", "", "MF", ".", "getFunction", "(", ")", ";", "SmallVector", "<", "MVT", ",", "<NUM_LIT>", ">", "ArgTys", ";", "for", "(", "auto", "&", "Arg", ":", "CI", ".", "arg_operands", "(", ")", ")", "ArgTys", ".", "push_back", "(", "MVT", "::", "getVT", "(", "Arg", "->", "getType", "(", ")", ")", ")", ";", "const", "AArch64TargetLowering", "&", "TLI", "=", "", "getTLI", "<", "AArch64TargetLowering", ">", "(", ")", ";", "CCAssignFn", "", "CallAssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "false", ")", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "PhysRegs", ";", "handleAssignments", "(", "MIRBuilder", ",", "CallAssignFn", ",", "ArgTys", ",", "ArgRegs", ",", "[", "&", "]", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "unsigned", "ValReg", ",", "unsigned", "PhysReg", ")", "{", "MIRBuilder", ".", "buildCopy", "(", "PhysReg", ",", "ValReg", ")", ";", "PhysRegs", ".", "push_back", "(", "PhysReg", ")", ";", "}", ")", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "CalleeReg", ")", "MIB", "=", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addUse", "(", "CalleeReg", ")", ";", "else", "MIB", "=", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addGlobalAddress", "(", "CI", ".", "getCalledFunction", "(", ")", ")", ";", "auto", "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "MIB", ".", "addRegMask", "(", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "F", ".", "getCallingConv", "(", ")", ")", ")", ";", "for", "(", "auto", "Reg", ":", "PhysRegs", ")", "MIB", ".", "addUse", "(", "Reg", ",", "RegState", "::", "Implicit", ")", ";", "CCAssignFn", "", "RetAssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "F", ".", "getCallingConv", "(", ")", ")", ";", "if", "(", "!", "CI", ".", "getType", "(", ")", "->", "isVoidTy", "(", ")", ")", "handleAssignments", "(", "MIRBuilder", ",", "RetAssignFn", ",", "MVT", "::", "getVT", "(", "CI", ".", "getType", "(", ")", ")", ",", "ResReg", ",", "[", "&", "]", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "unsigned", "ValReg", ",", "unsigned", "PhysReg", ")", "{", "MIRBuilder", ".", "buildCopy", "(", "ValReg", ",", "PhysReg", ")", ";", "MIB", ".", "addDef", "(", "PhysReg", ",", "RegState", "::", "Implicit", ")", ";", "}", ")", ";", "return", "true", ";", "}" ]	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "given", "call", "instruction", ",", "including", "argument", "and", "return", "value", "marshalling", "." ]
LLVM	X86	CPP	next_suggestion	CPU	3,234	[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Call", ".", "getNode", "(", ")", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "Call", ".", "getOperand", "(", "i", ")", ")", ";" ]	[ "CurDAG", "->", "UpdateNodeOperands", "(", "OrigChain", ".", "getNode", "(", ")", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", ".", "size", "(", ")", ")", ";", "CurDAG", "->", "UpdateNodeOperands", "(", "Load", ".", "getNode", "(", ")", ",", "Call", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Load", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Load", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "clear", "(", ")", ";", "Ops", ".", "push_back", "(", "SDValue", "(", "Load", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ")", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	3,235	[ ",", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";" ]	[ "def", "SM3PARTW2", ":", "CryptoRRRTied_4S", "<", "<NUM_LIT>" ]
GCC	rs6000	CPP	next_suggestion	CPU	3,236	[ "return", "(", "res", ".", "as_m64", ")", ";" ]	[ "_", "_", "vector", "signed", "char", "b", ";", "b", "=", "(", "_", "_", "vector", "signed", "char", ")", "vec_splats", "(", "_", "_", "b", ")", ";", "return", "(", "_", "_", "m64", ")", "(", "(", "_", "_", "vector", "long", "long", ")", "b", ")", "[", "<NUM_LIT>", "]", ";", "_", "_", "m64_union", "res", ";", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "_", "_", "b", ";", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "_", "_", "b", ";", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "_", "_", "b", ";", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "_", "_", "b", ";", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "_", "_", "b", ";", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "_", "_", "b", ";", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "_", "_", "b", ";", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "_", "_", "b", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	3,237	[ "TRI", "=", "static_cast", "<", "const", "SIRegisterInfo", "*", ">", "(", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", ";" ]	[ "bool", "GCNRewritePartialRegUses", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	3,238	[ ";" ]	[ "TmpRemReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "Ty", ")", ";", "break", ";", "}", "}", "if", "(", "Ty", "==", "S32", ")", "legalizeUnsignedDIV_REM32Impl", "(", "B", ",", "TmpDivReg", ",", "TmpRemReg", ",", "LHS", ",", "RHS", ")", ";", "else", "legalizeUnsignedDIV_REM64Impl", "(", "B", ",", "TmpDivReg", ",", "TmpRemReg", ",", "LHS", ",", "RHS", ")", ";", "if", "(", "DstDivReg", ")", "{", "auto", "Sign", "=", "B", ".", "buildXor", "(", "Ty", ",", "LHSign", ",", "RHSign", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "auto", "SignXor", "=", "B", ".", "buildXor", "(", "Ty", ",", "TmpDivReg", ",", "Sign", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "B", ".", "buildSub", "(", "DstDivReg", ",", "SignXor", ",", "Sign", ")", ";", "}", "if", "(", "DstRemReg", ")", "{", "auto", "Sign", "=", "LHSign", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "auto", "SignXor", "=", "B", ".", "buildXor", "(", "Ty", ",", "TmpRemReg", ",", "Sign", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "B", ".", "buildSub", "(", "DstRemReg", ",", "SignXor", ",", "Sign", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true" ]
LLVM	Hexagon	TD	next_suggestion	DSP	3,239	[ "}" ]	[ "class", "Enc_9fae8a", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rd32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	3,240	[ "break", ";" ]	[ "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "!", "isStoreImmediate", "(", "Opc", ")", ")", "ED", ".", "Expr", ".", "Rs", "=", "MI", ".", "getOperand", "(", "OpNum", "-", "<NUM_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "ED", ".", "Expr", ".", "Rs", "=", "MI", ".", "getOperand", "(", "OpNum", "-", "<NUM_LIT>", ")", ";", "ED", ".", "Expr", ".", "S", "=", "MI", ".", "getOperand", "(", "OpNum", "-", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unhandled memory instruction", "<STR_LIT>", ")", ";", "}", "}", "else", "{", "switch", "(", "Opc", ")", "{", "case", "Hexagon", "::", "A2_tfrsi", ":", "ED", ".", "Rd", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "ED", ".", "IsDef", "=", "true", ";", "break", ";", "case", "Hexagon", "::", "A2_combineii", ":", "case", "Hexagon", "::", "A4_combineir", ":", "ED", ".", "Rd", "=", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "Hexagon", "::", "isub_hi", "}", ";", "ED", ".", "IsDef", "=", "true", ";", "break", ";", "case", "Hexagon", "::", "A4_combineri", ":", "ED", ".", "Rd", "=", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "Hexagon", "::", "isub_lo", "}", ";", "ED", ".", "IsDef", "=", "true", ";", "break", ";", "case", "Hexagon", "::", "A2_addi", ":", "ED", ".", "Rd", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "ED", ".", "Expr", ".", "Rs", "=", "MI", ".", "getOperand", "(", "OpNum", "-", "<NUM_LIT>", ")", ";", "break", ";", "case", "Hexagon", "::", "M2_accii", ":", "case", "Hexagon", "::", "M2_naccii", ":", "case", "Hexagon", "::", "S4_addaddi", ":", "ED", ".", "Expr", ".", "Rs", "=", "MI", ".", "getOperand", "(", "OpNum", "-", "<NUM_LIT>", ")", ";" ]
LLVM	BPF	CPP	next_suggestion	Virtual ISA	3,241	[ "BTFOffsetReloc", "OffsetReloc", ";" ]	[ "size_t", "FirstColon", "=", "AccessPattern", ".", "find_first_of", "(", "'", ":", "'", ")", ";", "StringRef", "IndexPattern", "=", "AccessPattern", ".", "substr", "(", "FirstDollar", "+", "<NUM_LIT>", ")", ";", "StringRef", "OffsetStr", "=", "AccessPattern", ".", "substr", "(", "FirstColon", "+", "<NUM_LIT>", ",", "FirstDollar", "-", "FirstColon", ")", ";" ]
LLVM	R600	TD	program_repair	GPU	3,242	[ "<FIXS>", "def", "VCC_LO", ":", "SIReg", "<STR_LIT>", ",", "<NUM_LIT>", ">", ";", "def", "VCC_HI", ":", "SIReg", "<STR_LIT>", ",", "<NUM_LIT>", ">", ";", "def", "VCC", ":", "RegisterWithSubRegs", "<STR_LIT>", ",", "[", "VCC_LO", ",", "VCC_HI", "]", ">", "{", "let", "Namespace", "=", "<STR_LIT>", ";", "let", "SubRegIndices", "=", "[", "sub0", ",", "sub1", "]", ";", "let", "HWEncoding", "=", "<NUM_LIT>", ";", "}", "<FIXE>" ]	[ "}", "<BUGS>", "def", "VCC", ":", "SIReg", "<STR_LIT>", ",", "<NUM_LIT>", ">", ";", "<BUGE>", "def", "EXEC", ":", "SIReg", "<STR_LIT>", ",", "<NUM_LIT>", ">", ";", "def", "SCC", ":", "SIReg", "<STR_LIT>", ",", "<NUM_LIT>", ">", ";", "def", "M0", ":", "SIReg", "<STR_LIT>", ",", "<NUM_LIT>", ">", ";" ]
LLVM	AMDGPU	CPP	program_repair	GPU	3,243	[ "<FIXS>", "Intrinsic", "::", "ID", "IID", "=", "cast", "GIntrinsic", ">", "(", "MI", ")", "->", "getIntrinsicID", "(", ")", ";", "switch", "(", "IID", ")", "{", "<FIXE>" ]	[ "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "AMDGPU", "::", "G_INTRINSIC", ":", "case", "AMDGPU", "::", "G_INTRINSIC_CONVERGENT", ":", "{", "<BUGS>", "switch", "(", "cast", "GIntrinsic", ">", "(", "MI", ")", "->", "getIntrinsicID", "(", ")", ")", "{", "<BUGE>", "case", "Intrinsic", "::", "amdgcn_workitem_id_x", ":", "knownBitsForWorkitemID", "(", "*", "getSubtarget", "(", ")", ",", "KB", ",", "Known", ",", "<NUM_LIT>", ")", ";", "break", ";" ]
LLVM	M68k	TD	stmt_completion	MPU	3,244	[ "MxEncEAd_1", ",", "MxExtEmpty", ",", "MxEncEAe_0", ",", "MxExtEmpty", ">", ">", ";" ]	[ "def", "MOV8ed", ":", "MxMove_MR", "<", "MxType8", ".", "EOp", ",", "MxType8", ".", "EPat", ",", "MxType8d", ",", "MxMoveEncoding", "<", "MxMoveSize8", "," ]
LLVM	Hexagon	CPP	stmt_completion	DSP	3,245	[ "Reg", ">=", "Hexagon", "::", "R16", "&&", "Reg", "<=", "Hexagon", "::", "R23", ")", ";" ]	[ "return", "(", "Reg", ">=", "Hexagon", "::", "R0", "&&", "Reg", "<=", "Hexagon", "::", "R7", ")", "\|\|", "(" ]
GCC	mips	CPP	stmt_completion	CPU	3,246	[ ",", "t", ")", ";" ]	[ "return", "_", "_", "builtin_loongson_paddw_s", "(", "s" ]
LLVM	ARM	CPP	stmt_completion	CPU	3,247	[ "(", ")", ")", ";" ]	[ "unsigned", "Hi16", "=", "(", "Imm", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "LO16", "=", "LO16", ".", "addImm", "(", "Lo16", ")", ";", "HI16", "=", "HI16", ".", "addImm", "(", "Hi16", ")", ";", "}", "else", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "LO16", "=", "LO16", ".", "addGlobalAddress", "(", "GV", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "\|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "HI16", "=", "HI16", ".", "addGlobalAddress", "(", "GV", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "\|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "MO", ".", "isCPI", "(", ")", ")", "{", "int", "i", "=", "MO", ".", "getIndex", "(", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "LO16", "=", "LO16", ".", "addConstantPoolIndex", "(", "i", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "\|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "HI16", "=", "HI16", ".", "addConstantPoolIndex", "(", "i", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "\|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "MO", ".", "isJTI", "(", ")", ")", "{", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "LO16", "=", "LO16", ".", "addJumpTableIndex", "(", "MO", ".", "getIndex", "(", ")", ",", "TF", "\|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "HI16", "=", "HI16", ".", "addJumpTableIndex", "(", "MO", ".", "getIndex", "(", ")", ",", "TF", "\|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "{", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", "unexpected operand", "<STR_LIT>", ")", ";", "}", "if", "(", "ShouldUseMOV16PIC", ")", "{", "AddPICADD_MOVi16_PICID", "(", "MI", ",", "MBB", ",", "MBBI", ",", "!", "isThumb2", ",", "PredReg", ",", "Pred", ",", "DstReg", ",", "DstIsDead", ",", "LO16", ",", "HI16", ")", ";", "}", "LO16", "->", "setMemRefs", "(", "MI", ".", "memoperands_begin", "(", ")", ",", "MI", ".", "memoperands_end" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	3,248	[ ")", "<<", "<STR_LIT>", ">", "<STR_LIT>", ";" ]	[ "if", "(", "!", "StubSym", ".", "getPointer", "(", ")", ")", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "getSymbol", "(", "GV", ")", ",", "!", "GV", "->", "hasInternalLinkage", "(", ")", ")", ";", "}", "else", "if", "(", "GV", "->", "isDeclaration", "(", ")", "\|\|", "GV", "->", "hasCommonLinkage", "(", ")", "\|\|", "GV", "->", "hasAvailableExternallyLinkage", "(", ")", ")", "{", "SymToPrint", "=", "getSymbolWithGlobalValueBase", "(", "GV", ",", "<STR_LIT>", "$non_lazy_ptr", "<STR_LIT>", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ".", "getHiddenGVStubEntry", "(", "SymToPrint", ")", ";", "if", "(", "!", "StubSym", ".", "getPointer", "(", ")", ")", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "getSymbol", "(", "GV", ")", ",", "!", "GV", "->", "hasInternalLinkage", "(", ")", ")", ";", "}", "else", "{", "SymToPrint", "=", "getSymbol", "(", "GV", ")", ";", "}", "}", "else", "{", "SymToPrint", "=", "getSymbol", "(", "GV", ")", ";", "}", "SymToPrint", "->", "print", "(", "O", ",", "MAI", ")", ";", "printOffset", "(", "MO", ".", "getOffset", "(", ")", ",", "O", ")", ";", "return", ";", "}", "default", ":", "O", "<<", "<STR_LIT>", "<unknown operand type: ", "<STR_LIT>", "<<", "(", "unsigned", ")", "MO", ".", "getType", "(" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	3,249	[ "(", ")", ";" ]	[ "bool", "PPCSubtarget", "::", "isELFv2ABI", "(", ")", "const", "{", "return", "TM", ".", "isELFv2ABI" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	3,250	[ "PtrVT", ")", ";" ]	[ "int", "FrameIdx", "=", "MFI", ".", "CreateStackObject", "(", "<NUM_LIT>", ",", "Align", "(", "<NUM_LIT>", ")", ",", "false", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "FIdx", "=", "DAG", ".", "getFrameIndex", "(", "FrameIdx", "," ]
GCC	i386	CPP	next_suggestion	CPU	3,251	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_i32gather_epi32", "(", "_", "_", "m512i", "_", "_", "v1_old", ",", "_", "_", "mmask16", "_", "_", "mask", ",", "_", "_", "m512i", "_", "_", "index", ",", "int", "const", "*", "_", "_", "addr", ",", "int", "_", "_", "scale", ")", "{", "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_gathersiv16si", "(", "(", "_", "_", "v16si", ")", "_", "_", "v1_old", ",", "_", "_", "addr", ",", "(", "_", "_", "v16si", ")", "_", "_", "index", ",", "_", "_", "mask", ",", "_", "_", "scale", ")", ";" ]
GCC	arm	MD	stmt_completion	CPU	3,252	[ "(", "const_string", "<STR_LIT>", ")", ")" ]	[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	3,253	[ ")", ")", ";" ]	[ "YamlIO", ".", "mapOptional", "(", "<STR_LIT>", "isEntryFunction", "<STR_LIT>", ",", "MFI", ".", "IsEntryFunction", ",", "false", ")", ";", "YamlIO", ".", "mapOptional", "(", "<STR_LIT>", "noSignedZerosFPMath", "<STR_LIT>", ",", "MFI", ".", "NoSignedZerosFPMath", ",", "false", ")", ";", "YamlIO", ".", "mapOptional", "(", "<STR_LIT>", "memoryBound", "<STR_LIT>", ",", "MFI", ".", "MemoryBound", ",", "false", ")", ";", "YamlIO", ".", "mapOptional", "(", "<STR_LIT>", "waveLimiter", "<STR_LIT>", ",", "MFI", ".", "WaveLimiter", ",", "false", ")", ";", "YamlIO", ".", "mapOptional", "(", "<STR_LIT>", "scratchRSrcReg", "<STR_LIT>", ",", "MFI", ".", "ScratchRSrcReg", ",", "StringValue", "(", "<STR_LIT>", "$private_rsrc_reg", "<STR_LIT>" ]
GCC	rs6000	CPP	next_suggestion	CPU	3,254	[ "}" ]	[ "rs6000_invalid_builtin", "(", "(", "enum", "rs6000_builtins", ")", "code", ")", ";", "return", "error_mark_node", ";", "}", "return", "rs6000_builtin_decls", "[", "code", "]", ";" ]
GCC	ia64	CPP	program_repair	CPU	3,255	[ "<FIXS>", "emit_insn", "(", "gen_rtx_SET", "(", "r2", ",", "plus_constant", "(", "Pmode", ",", "r2", ",", "rounded_size", "-", "size", ")", ")", ")", ";", "<FIXE>" ]	[ "if", "(", "size", "!=", "rounded_size", ")", "{", "<BUGS>", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "r2", ",", "plus_constant", "(", "Pmode", ",", "r2", ",", "rounded_size", "-", "size", ")", ")", ")", ";", "<BUGE>", "emit_stack_probe", "(", "r2", ")", ";", "}", "}" ]
GCC	rs6000	CPP	stmt_completion	CPU	3,256	[ "TOC_REGISTER", ",", "true", ")", ";" ]	[ "if", "(", "TARGET_DEBUG_ADDR", ")", "{", "if", "(", "SYMBOL_REF_P", "(", "symbol", ")", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", "\\ncreate_TOC_reference, (symbol_ref %s)\\n", "<STR_LIT>", ",", "XSTR", "(", "symbol", ",", "<NUM_LIT>", ")", ")", ";", "else", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", "\\ncreate_TOC_reference, code %s:\\n", "<STR_LIT>", ",", "GET_RTX_NAME", "(", "GET_CODE", "(", "symbol", ")", ")", ")", ";", "debug_rtx", "(", "symbol", ")", ";", "}", "}", "if", "(", "!", "can_create_pseudo_p", "(", ")", ")", "df_set_regs_ever_live", "(" ]
LLVM	AArch64	TD	next_suggestion	CPU	3,257	[ "let", "RenderMethod", "=", "<STR_LIT>", ";" ]	[ "class", "SImmOperand", "<", "int", "width", ">", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", "#", "width", ";", "let", "DiagnosticType", "=", "<STR_LIT>", "#", "width", ";" ]
GCC	i386	CPP	stmt_completion	CPU	3,258	[ ",", "_", "_", "mmask8", "_", "_", "U", ",", "void", "const", "*", "_", "_", "P", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m128d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_load_pd", "(", "_", "_", "m128d", "_", "_", "W" ]
LLVM	SPIRV	CPP	next_suggestion	Virtual ISA	3,259	[ "}" ]	[ "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "isTypeFoldingSupported", "(", "MRI", ".", "getVRegDef", "(", "SrcReg", ")", "->", "getOpcode", "(", ")", ")", ")", "{", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "MRI", ".", "getType", "(", "DstReg", ")", ".", "isVector", "(", ")", ")", "MRI", ".", "setRegClass", "(", "DstReg", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MRI", ".", "setType", "(", "DstReg", ",", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", ";" ]
LLVM	X86	TD	program_repair	CPU	3,260	[ "<FIXS>", "def", ":", "InstRW", "[", "SKLWriteResGroup33", "]", ",", "(", "instregex", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ">", ";", "<FIXE>", "<FIXS>", "def", ":", "InstRW", "[", "SKLWriteResGroup34", "]", ",", "(", "instregex", "<STR_LIT>", ",", "<STR_LIT>", ")", ">", ";", "<FIXE>", "<FIXS>", "def", ":", "InstRW", "[", "SKLWriteResGroup35", "]", ",", "(", "instregex", "<STR_LIT>", ",", "<STR_LIT>", ")", ">", ";", "<FIXE>", "<FIXS>", "def", ":", "InstRW", "[", "SKLWriteResGroup36", "]", ",", "(", "instregex", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ">", ";", "<FIXE>", "<FIXS>", "def", ":", "InstRW", "[", "SKLWriteResGroup37", "]", ",", "(", "instregex", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ">", ";", "<FIXE>", "<FIXS>", "def", ":", "InstRW", "[", "SKLWriteResGroup38", "]", ",", "(", "instregex", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ">", ";", "<FIXE>", "<FIXS>", "def", ":", "InstRW", "[", "SKLWriteResGroup39", "]", ",", "(", "instregex", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ">", ";", "<FIXE>" ]	[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", "]", ";", "}", "<BUGS>", "def", ":", "InstRW", "[", "SKLWriteResGroup33", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKLWriteResGroup33", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKLWriteResGroup33", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKLWriteResGroup33", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKLWriteResGroup33", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGE>", "def", "SKLWriteResGroup34", ":", "SchedWriteRes", "[", "SKLPort0156", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", "]", ";", "}", "<BUGS>", "def", ":", "InstRW", "[", "SKLWriteResGroup34", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKLWriteResGroup34", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGE>", "def", "SKLWriteResGroup35", ":", "SchedWriteRes", "[", "SKLPort0", ",", "SKLPort5", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";", "}", "<BUGS>", "def", ":", "InstRW", "[", "SKLWriteResGroup35", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKLWriteResGroup35", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGE>", "def", "SKLWriteResGroup36", ":", "SchedWriteRes", "[", "SKLPort5", ",", "SKLPort01", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";", "}", "<BUGS>", "def", ":", "InstRW", "[", "SKLWriteResGroup36", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKLWriteResGroup36", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKLWriteResGroup36", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKLWriteResGroup36", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKLWriteResGroup36", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKLWriteResGroup36", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGE>", "def", "SKLWriteResGroup37", ":", "SchedWriteRes", "[", "SKLPort5", ",", "SKLPort05", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";", "}", "<BUGS>", "def", ":", "InstRW", "[", "SKLWriteResGroup37", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKLWriteResGroup37", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKLWriteResGroup37", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKLWriteResGroup37", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGE>", "def", "SKLWriteResGroup38", ":", "SchedWriteRes", "[", "SKLPort5", ",", "SKLPort015", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";", "}", "<BUGS>", "def", ":", "InstRW", "[", "SKLWriteResGroup38", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKLWriteResGroup38", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKLWriteResGroup38", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKLWriteResGroup38", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKLWriteResGroup38", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKLWriteResGroup38", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKLWriteResGroup38", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKLWriteResGroup38", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKLWriteResGroup38", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKLWriteResGroup38", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKLWriteResGroup38", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKLWriteResGroup38", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGE>", "def", "SKLWriteResGroup39", ":", "SchedWriteRes", "[", "SKLPort5", ",", "SKLPort0156", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";", "}", "<BUGS>", "def", ":", "InstRW", "[", "SKLWriteResGroup39", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKLWriteResGroup39", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKLWriteResGroup39", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGE>", "def", "SKLWriteResGroup40", ":", "SchedWriteRes", "[", "SKLPort6", ",", "SKLPort0156", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";" ]
GCC	arm	CPP	next_suggestion	CPU	3,261	[ "if", "(", "arm_evpc_neon_vrev", "(", "d", ")", ")", "return", "true", ";" ]	[ "static", "bool", "arm_expand_vec_perm_const_1", "(", "struct", "expand_vec_perm_d", "", "d", ")", "{", "if", "(", "TARGET_NEON", ")", "if", "(", "arm_evpc_neon_vext", "(", "d", ")", ")", "return", "true", ";", "if", "(", "d", "->", "perm", "[", "<NUM_LIT>", "]", ">=", "d", "->", "nelt", ")", "{", "unsigned", "i", ",", "nelt", "=", "d", "->", "nelt", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "++", "i", ")", "d", "->", "perm", "[", "i", "]", "=", "(", "d", "->", "perm", "[", "i", "]", "+", "nelt", ")", "&", "(", "<NUM_LIT>", "", "nelt", "-", "<NUM_LIT>", ")", ";", "std", "::", "swap", "(", "d", "->", "op0", ",", "d", "->", "op1", ")", ";", "}", "if", "(", "TARGET_NEON", ")", "{", "if", "(", "arm_evpc_neon_vuzp", "(", "d", ")", ")", "return", "true", ";", "if", "(", "arm_evpc_neon_vzip", "(", "d", ")", ")", "return", "true", ";" ]
LLVM	MSP430	CPP	stmt_completion	MPU	3,262	[ ")", ";" ]	[ "return", "!", "MF", ".", "getFrameInfo", "(", ")", ".", "hasVarSizedObjects", "(" ]
LLVM	X86	CPP	program_repair	CPU	3,263	[ "<FIXS>", "SDValue", "Mask", "=", "DAG", ".", "getLoad", "(", "LogicVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPIdx", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "Alignment", ")", ";", "<FIXE>" ]	[ "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "SDValue", "CPIdx", "=", "DAG", ".", "getConstantPool", "(", "C", ",", "TLI", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "unsigned", "Alignment", "=", "cast", "ConstantPoolSDNode", ">", "(", "CPIdx", ")", "->", "getAlignment", "(", ")", ";", "<BUGS>", "SDValue", "Mask", "=", "DAG", ".", "getLoad", "(", "LogicVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPIdx", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "Alignment", ")", ";", "<BUGE>", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "bool", "IsFNABS", "=", "!", "IsFABS", "&&", "(", "Op0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "FABS", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	3,264	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	i386	CPP	stmt_completion	CPU	3,265	[ "_", "_", "W", ",", "_", "_", "mmask8", "_", "_", "M", ",", "_", "_", "m128i", "_", "_", "A", ",", "_", "_", "m128i", "_", "_", "B", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_max_epu32", "(", "_", "_", "m128i" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	3,266	[ "functions", "(", ")", "const", "{" ]	[ "iterator_range", "<", "function_sym_iterator", ">", "HSACodeObject", "::" ]
GCC	i386	CPP	next_suggestion	CPU	3,267	[ "}" ]	[ "for", "(", "count", "=", "<NUM_LIT>", ";", ";", "count", "++", ")", "{", "_", "_", "cpuid_count", "(", "<NUM_LIT>", ",", "count", ",", "eax", ",", "ebx", ",", "ecx", ",", "edx", ")", ";", "switch", "(", "eax", "&", "<NUM_LIT>", ")", "{", "case", "CACHE_END", ":", "return", ";", "case", "CACHE_DATA", ":", "case", "CACHE_UNIFIED", ":", "{", "switch", "(", "(", "eax", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "{", "case", "<NUM_LIT>", ":", "cache", "=", "level1", ";", "break", ";", "case", "<NUM_LIT>", ":", "cache", "=", "level2", ";", "break", ";", "case", "<NUM_LIT>", ":", "cache", "=", "level3", ";", "break", ";", "default", ":", "cache", "=", "NULL", ";", "}", "if", "(", "cache", ")", "{", "unsigned", "sets", "=", "ecx", "+", "<NUM_LIT>", ";", "unsigned", "part", "=", "(", "(", "ebx", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ";", "cache", "->", "assoc", "=", "(", "(", "ebx", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ";", "cache", "->", "line", "=", "(", "ebx", "&", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ";", "cache", "->", "sizekb", "=", "(", "cache", "->", "assoc", "", "part", "", "cache", "->", "line", "*", "sets", ")", "/", "<NUM_LIT>", ";", "}", "}", "default", ":", "break", ";", "}" ]
LLVM	ARM	CPP	stmt_completion	CPU	3,268	[ ",", "MVT", "::", "v2i32", ")", ";" ]	[ "addRegisterClass", "(", "VT", ",", "&", "ARM", "::", "DPRRegClass", ")", ";", "addTypeForNEON", "(", "VT", ",", "MVT", "::", "f64" ]
GCC	rs6000	MD	next_suggestion	CPU	3,269	[ "MEM_VOLATILE_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "=", "<NUM_LIT>" ]	[ "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "unspec", ":", "BLK", "[", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_HTM_FENCE", ")", ")", "]", ")", "]", "<STR_LIT>", "{", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_MEM", "(", "BLKmode", ",", "gen_rtx_SCRATCH", "(", "Pmode", ")", ")" ]
GCC	s390	CPP	stmt_completion	MPU	3,270	[ ")", ";" ]	[ "static", "pad_direction", "s390_function_arg_padding", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "if", "(", "s390_function_arg_vector", "(", "mode", ",", "type", ")", ")", "return", "PAD_UPWARD", ";", "return", "default_function_arg_padding", "(", "mode", ",", "type" ]
LLVM	M88k	CPP	stmt_completion	MPU	3,271	[ ")", "const", "{" ]	[ "bool", "isVec9", "(" ]
LLVM	X86	CPP	stmt_completion	CPU	3,272	[ ")", ")", "return", "Offset", "+", "StackSize", ";" ]	[ "if", "(", "FI", "<", "<NUM_LIT>", ")", "{", "return", "Offset", "+", "RegInfo", "->", "getSlotSize", "(", ")", ";", "}", "else", "{", "assert", "(", "(", "-", "(", "Offset", "+", "StackSize", ")", ")", "%", "MFI", "->", "getObjectAlignment", "(", "FI", ")", "==", "<NUM_LIT>", ")", ";", "return", "Offset", "+", "StackSize", ";", "}", "}", "else", "if", "(", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", ")", "{", "if", "(", "FI", "<", "<NUM_LIT>", ")", "{", "return", "Offset", "+", "RegInfo", "->", "getSlotSize", "(", ")", ";", "}", "else", "{", "assert", "(", "(", "-", "(", "Offset", "+", "StackSize", ")", ")", "%", "MFI", "->", "getObjectAlignment", "(", "FI", ")", "==", "<NUM_LIT>", ")", ";", "return", "Offset", "+", "StackSize", ";", "}", "}", "else", "{", "if", "(", "!", "hasFP", "(", "MF" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	3,273	[ "if", "(", "F", "==", "Masks", ".", "end", "(", ")", ")", "return", "false", ";" ]	[ "if", "(", "NR", ".", "Mask", ".", "none", "(", ")", ")", "return", "true", ";", "auto", "F", "=", "Masks", ".", "find", "(", "NR", ".", "Reg", ")", ";" ]
GCC	i386	CPP	next_suggestion	CPU	3,274	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_cvtps_ph", "(", "_", "_", "m512", "_", "_", "A", ",", "const", "int", "_", "_", "I", ")", "{", "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_vcvtps2ph512_mask", "(", "(", "_", "_", "v16sf", ")", "_", "_", "A", ",", "_", "_", "I", ",", "(", "_", "_", "v16hi", ")", "_", "mm256_undefined_si256", "(", ")", ",", "-", "<NUM_LIT>", ")", ";" ]
GCC	gcn	MD	stmt_completion	GPU	3,275	[ "\t", "<NUM_LIT>", ")" ]	[ "(", "TMA_LO_REG", "\t", "\t", "\t", "<NUM_LIT>", ")", "(", "TMA_HI_REG", "\t", "\t", "\t", "<NUM_LIT>", ")", "(", "TTMP0_REG", "\t", "\t", "\t", "<NUM_LIT>", ")", "(", "TTMP11_REG", "\t", "\t", "\t", "<NUM_LIT>", ")", "(", "M0_REG", "\t", "\t", "\t", "<NUM_LIT>", ")", "(", "EXEC_REG", "\t", "\t", "\t", "<NUM_LIT>", ")", "(", "EXEC_LO_REG", "\t", "\t", "\t", "<NUM_LIT>", ")", "(", "EXEC_HI_REG", "\t", "\t", "\t", "<NUM_LIT>", ")", "(", "EXECZ_REG", "\t", "\t" ]
GCC	i386	CPP	code_generation	CPU	3,276	[ "static", "int", "decide_alignment", "(", "int", "align", ",", "enum", "stringop_alg", "alg", ",", "int", "expected_size", ",", "machine_mode", "move_mode", ")", "{", "int", "desired_align", "=", "<NUM_LIT>", ";", "gcc_assert", "(", "alg", "!=", "no_stringop", ")", ";", "if", "(", "alg", "==", "libcall", ")", "return", "<NUM_LIT>", ";", "if", "(", "move_mode", "==", "VOIDmode", ")", "return", "<NUM_LIT>", ";", "desired_align", "=", "GET_MODE_SIZE", "(", "move_mode", ")", ";", "if", "(", "TARGET_CPU_P", "(", "PENTIUMPRO", ")", "&&", "(", "alg", "==", "rep_prefix_4_byte", "\|\|", "alg", "==", "rep_prefix_1_byte", ")", ")", "desired_align", "=", "<NUM_LIT>", ";", "if", "(", "optimize_size", ")", "desired_align", "=", "<NUM_LIT>", ";", "if", "(", "desired_align", "<", "align", ")", "desired_align", "=", "align", ";", "if", "(", "expected_size", "!=", "-", "<NUM_LIT>", "&&", "expected_size", "<", "<NUM_LIT>", ")", "desired_align", "=", "align", ";", "return", "desired_align", ";", "}" ]	[ "Decide", "on", "alignment", ".", "We", "know", "that", "the", "operand", "is", "already", "aligned", "to", "ALIGN", "(", "ALIGN", "can", "be", "based", "on", "profile", "feedback", "and", "thus", "it", "is", "not", "100", "%", "guaranteed", ")", "." ]
LLVM	ARM	CPP	stmt_completion	CPU	3,277	[ ")", ";" ]	[ "RegisterTargetMachine", "<", "ARMBETargetMachine", ">", "Y", "(", "getTheARMBETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "ARMBETargetMachine", ">", "B", "(", "getTheThumbBETarget", "(", ")", ")", ";", "PassRegistry", "&", "Registry", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeGlobalISel", "(", "Registry", ")", ";", "initializeARMLoadStoreOptPass", "(", "Registry", ")", ";", "initializeARMPreAllocLoadStoreOptPass", "(", "Registry", ")", ";", "initializeARMParallelDSPPass", "(", "Registry", ")", ";", "initializeARMCodeGenPreparePass", "(", "Registry", ")", ";", "initializeARMConstantIslandsPass", "(", "Registry", ")", ";", "initializeARMExecutionDomainFixPass", "(", "Registry", ")", ";", "initializeARMExpandPseudoPass", "(", "Registry" ]
GCC	arm	MD	stmt_completion	CPU	3,278	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>" ]
LLVM	PowerPC	TD	stmt_completion	CPU	3,279	[ ")", ",", "<STR_LIT>", ">", ";" ]	[ "def", "BDNZLAm", ":", "BForm_1", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "abscondbrtarget", ":", "$", "dst" ]
LLVM	AArch64	CPP	next_suggestion	CPU	3,280	[ "return", "true", ";" ]	[ "if", "(", "Subtarget", ".", "hasZeroCycleZeroingFP", "(", ")", ")", "{", "if", "(", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "true", ";", "}", "if", "(", "Subtarget", ".", "hasZeroCycleZeroingGP", "(", ")", ")", "{", "if", "(", "Opcode", "==", "TargetOpcode", "::", "COPY", "&&", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "return", "true", ";", "}", "if", "(", "Subtarget", ".", "hasExynosCheapAsMoveHandling", "(", ")", ")", "{", "if", "(", "isExynosResetFast", "(", "MI", ")", "\|\|", "isExynosShiftLeftFast", "(", "MI", ")", ")", "return", "true", ";", "else", "return", "MI", ".", "isAsCheapAsAMove", "(", ")", ";", "}", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]
GCC	arm	MD	next_suggestion	CPU	3,281	[ "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	CellSPU	TD	stmt_completion	MPU	3,282	[ "<", "v4f32", ">", ";" ]	[ "def", "v4f32", ":", "LoadDFormVec" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	3,283	[ "Op", "->", "EndLoc", "=", "E", ";" ]	[ "Op", "->", "Reg", ".", "TRI", "=", "TRI", ";", "Op", "->", "Reg", ".", "STI", "=", "STI", ";", "Op", "->", "Reg", ".", "Modifiers", "=", "-", "<NUM_LIT>", ";", "Op", "->", "Reg", ".", "IsForcedVOP3", "=", "ForceVOP3", ";", "Op", "->", "StartLoc", "=", "S", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	3,284	[ "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1" ]
LLVM	Hexagon	TD	next_suggestion	DSP	3,285	[ "}" ]	[ "def", "A2_addspl", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_679309b8", ",", "TypeALU64", ">", ",", "Enc_a56825", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
LLVM	X86	TD	stmt_completion	CPU	3,286	[ "<STR_LIT>", ",", "SDTShuff2Op", ">", ";" ]	[ "def", "X86Movhlps", ":", "SDNode", "<" ]
LLVM	AArch64	TD	stmt_completion	CPU	3,287	[ "=", "<STR_LIT>", ";" ]	[ "def", "SystemPStateFieldWithImm0_15Operand", ":", "AsmOperandClass", "{", "let", "Name" ]
LLVM	Hexagon	TD	stmt_completion	DSP	3,288	[ "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";" ]	[ "let", "opExtentBits", "=", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ";", "let", "offsetBits", "=", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "src2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "src2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "src2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "src2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ")", ")", ")", ";", "let", "isNVStorable", "=", "!", "if", "(", "!", "eq", "(", "mnemonic", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "!", "if", "(", "isH", "," ]
LLVM	Hexagon	CPP	next_suggestion	DSP	3,289	[ "return", "MCDisassembler", "::", "Success", ";" ]	[ "static", "DecodeStatus", "s11_2ImmDecoder", "(", "MCInst", "&", "MI", ",", "unsigned", "tmp", ",", "uint64_t", ",", "const", "void", "*", "Decoder", ")", "{", "uint64_t", "imm", "=", "SignExtend64", "<", "<NUM_LIT>", ">", "(", "tmp", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";" ]
GCC	sparc	MD	stmt_completion	CPU	3,290	[ "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "udiv", ":", "SI", "(", "match_operand", ":" ]
GCC	pa	MD	program_repair	CPU	3,291	[ "<FIXS>", "(", "define_delay", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]	[ "(", "const_string", "<STR_LIT>", ")", ")", ")", "<BUGS>", "(", "define_delay", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "[", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "nil", ")", "(", "nil", ")", "]", ")", "(", "define_delay", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "[", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "nil", ")", "(", "nil", ")", "]", ")" ]
LLVM	Hexagon	TD	stmt_completion	DSP	3,292	[ "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "mayStore", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=" ]
GCC	rs6000	MD	program_repair	CPU	3,293	[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
LLVM	X86	CPP	program_repair	CPU	3,294	[ "<FIXS>", "{", "ISD", "::", "MUL", ",", "MVT", "::", "v4i32", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ",", "{", "ISD", "::", "MUL", ",", "MVT", "::", "v8i16", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ",", "<FIXE>" ]	[ "return", "LT", ".", "first", "*", "KindCost", ".", "value", "(", ")", ";", "static", "const", "CostKindTblEntry", "SLMCostTable", "[", "]", "=", "{", "<BUGS>", "{", "ISD", "::", "MUL", ",", "MVT", "::", "v4i32", ",", "{", "<NUM_LIT>", "}", "}", ",", "{", "ISD", "::", "MUL", ",", "MVT", "::", "v8i16", ",", "{", "<NUM_LIT>", "}", "}", ",", "<BUGE>", "{", "ISD", "::", "FMUL", ",", "MVT", "::", "f64", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ",", "{", "ISD", "::", "FMUL", ",", "MVT", "::", "f32", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ",", "{", "ISD", "::", "FMUL", ",", "MVT", "::", "v2f64", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", "," ]
GCC	i386	MD	program_repair	CPU	3,295	[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "V8HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "(", "match_operand", ":", "V8HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]	[ "}", ")", "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "V8HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "vec_select", ":", "V8HI", "<BUGS>", "(", "match_operand", ":", "V8HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")" ]
GCC	h8300	MD	program_repair	MPU	3,296	[ "<FIXS>", "(", "define_insn_and_split", "<STR_LIT>", "<FIXE>" ]	[ "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "truncate", ":", "HI", "(", "udiv", ":", "SI" ]
LLVM	ARM	CPP	next_suggestion	CPU	3,297	[ "}" ]	[ "unsigned", "ExtraBits", "=", "<NUM_LIT>", ";", "unsigned", "ExtraScale", "=", "<NUM_LIT>", ";", "bool", "ExtraNeedsCC", "=", "false", ";", "if", "(", "DestReg", "==", "ARM", "::", "SP", ")", "{", "if", "(", "BaseReg", "==", "ARM", "::", "SP", ")", "{", "}", "else", "{", "CopyOpc", "=", "ARM", "::", "tMOVr", ";", "CopyBits", "=", "<NUM_LIT>", ";", "}", "ExtraOpc", "=", "isSub", "?", "ARM", "::", "tSUBspi", ":", "ARM", "::", "tADDspi", ";", "ExtraBits", "=", "<NUM_LIT>", ";", "ExtraScale", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "isARMLowRegister", "(", "DestReg", ")", ")", "{", "if", "(", "BaseReg", "==", "ARM", "::", "SP", ")", "{", "assert", "(", "!", "isSub", "&&", "<STR_LIT>", "Thumb1 does not have tSUBrSPi", "<STR_LIT>", ")", ";", "CopyOpc", "=", "ARM", "::", "tADDrSPi", ";", "CopyBits", "=", "<NUM_LIT>", ";", "CopyScale", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "DestReg", "==", "BaseReg", ")", "{", "}", "else", "if", "(", "isARMLowRegister", "(", "BaseReg", ")", ")", "{", "CopyOpc", "=", "isSub", "?", "ARM", "::", "tSUBi3", ":", "ARM", "::", "tADDi3", ";", "CopyBits", "=", "<NUM_LIT>", ";", "CopyNeedsCC", "=", "true", ";", "}", "else", "{", "CopyOpc", "=", "ARM", "::", "tMOVr", ";", "CopyBits", "=", "<NUM_LIT>", ";", "}", "ExtraOpc", "=", "isSub", "?", "ARM", "::", "tSUBi8", ":", "ARM", "::", "tADDi8", ";", "ExtraBits", "=", "<NUM_LIT>", ";", "ExtraNeedsCC", "=", "true", ";", "}", "else", "{", "if", "(", "DestReg", "==", "BaseReg", ")", "{", "}", "else", "{", "CopyOpc", "=", "ARM", "::", "tMOVr", ";", "CopyBits", "=", "<NUM_LIT>", ";", "}", "ExtraOpc", "=", "<NUM_LIT>", ";", "}", "assert", "(", "(", "(", "Bytes", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "\|\|", "ExtraScale", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Unaligned offset, but all instructions require alignment", "<STR_LIT>", ")", ";", "unsigned", "CopyRange", "=", "(", "(", "<NUM_LIT>", "<<", "CopyBits", ")", "-", "<NUM_LIT>", ")", "", "CopyScale", ";", "if", "(", "CopyOpc", "&&", "Bytes", "<", "CopyScale", ")", "{", "CopyOpc", "=", "ARM", "::", "tMOVr", ";", "CopyScale", "=", "<NUM_LIT>", ";", "CopyNeedsCC", "=", "false", ";", "CopyRange", "=", "<NUM_LIT>", ";", "}", "unsigned", "ExtraRange", "=", "(", "(", "<NUM_LIT>", "<<", "ExtraBits", ")", "-", "<NUM_LIT>", ")", "", "ExtraScale", ";", "unsigned", "RequiredCopyInstrs", "=", "CopyOpc", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "unsigned", "RangeAfterCopy", "=", "(", "CopyRange", ">", "Bytes", ")", "?", "<NUM_LIT>", ":", "(", "Bytes", "-", "CopyRange", ")", ";", "assert", "(", "RangeAfterCopy", "%", "ExtraScale", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Extra instruction requires immediate to be aligned", "<STR_LIT>", ")", ";", "unsigned", "RequiredExtraInstrs", ";", "if", "(", "ExtraRange", ")", "RequiredExtraInstrs", "=", "alignTo", "(", "RangeAfterCopy", ",", "ExtraRange", ")", "/", "ExtraRange", ";", "else", "if", "(", "RangeAfterCopy", ">", "<NUM_LIT>", ")", "RequiredExtraInstrs", "=", "<NUM_LIT>", ";", "else", "RequiredExtraInstrs", "=", "<NUM_LIT>", ";", "unsigned", "RequiredInstrs", "=", "RequiredCopyInstrs", "+", "RequiredExtraInstrs", ";", "unsigned", "Threshold", "=", "(", "DestReg", "==", "ARM", "::", "SP", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "RequiredInstrs", ">", "Threshold", ")", "{", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "MBBI", ",", "dl", ",", "DestReg", ",", "BaseReg", ",", "NumBytes", ",", "true", ",", "TII", ",", "MRI", ",", "MIFlags", ")", ";", "return", ";", "}", "if", "(", "CopyOpc", ")", "{", "unsigned", "CopyImm", "=", "std", "::", "min", "(", "Bytes", ",", "CopyRange", ")", "/", "CopyScale", ";", "Bytes", "-=", "CopyImm", "*", "CopyScale", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "CopyOpc", ")", ",", "DestReg", ")", ";", "if", "(", "CopyNeedsCC", ")", "MIB", "=", "MIB", ".", "add", "(", "t1CondCodeOp", "(", ")", ")", ";", "MIB", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ";", "if", "(", "CopyOpc", "!=", "ARM", "::", "tMOVr", ")", "{", "MIB", ".", "addImm", "(", "CopyImm", ")", ";", "}", "MIB", ".", "setMIFlags", "(", "MIFlags", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "BaseReg", "=", "DestReg", ";" ]
GCC	arm	MD	stmt_completion	CPU	3,298	[ "<STR_LIT>", ")", "(", "V2SI", "<STR_LIT>", ")", "]", ")" ]	[ "(", "define_mode_attr", "V_innermode", "[", "(", "V8QI", "<STR_LIT>", ")", "(", "V4HI" ]
GCC	arm	CPP	stmt_completion	CPU	3,299	[ ",", "mode", ")", ")", "return", "NO_REGS", ";" ]	[ "}", "if", "(", "TARGET_NEON", "&&", "(", "MEM_P", "(", "x", ")", "\|\|", "GET_CODE", "(", "x", ")", "==", "CONST_VECTOR", ")", "&&", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_VECTOR_INT", "\|\|", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_VECTOR_FLOAT", "\|\|", "VALID_NEON_STRUCT_MODE", "(", "mode", ")", ")", ")", "return", "NO_REGS", ";", "if", "(", "arm_coproc_mem_operand", "(", "x", ",", "wb", ")", "\|\|", "s_register_operand", "(", "x" ]

LLVM

AArch64

TD

next_suggestion

CPU

3,200

[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt", ";" ]

GCC

i386

MD

program_repair

CPU

3,201

[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "(", "match_operand", ":", "SSEMODEF2P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

GCC

vax

MD

next_suggestion

CPU

3,202

[ "(", "const_int", "<NUM_LIT>", ")", ")", ")" ]

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "pc", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")" ]

GCC

arm

CPP

stmt_completion

CPU

3,203

[ "_", "a", ")", ";" ]

[ "vrecpe_f16", "(", "float16x4_t", "_", "_", "a", ")", "{", "return", "_", "_", "builtin_neon_vrecpev4hf", "(", "_" ]

LLVM

Hexagon

TD

next_suggestion

DSP

3,204

[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

[ "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

LLVM

X86

TD

program_repair

CPU

3,205

[ "<FIXS>", "def", ":", "InstRW", "[", "HWWriteResGroup131", "]", ",", "(", "instrs", "LOOPE", ")", ">", ";", "def", ":", "InstRW", "[", "HWWriteResGroup131", "]", ",", "(", "instrs", "LOOPNE", ")", ">", ";", "<FIXE>" ]

[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";", "}", "<BUGS>", "def", ":", "InstRW", "[", "HWWriteResGroup131", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "HWWriteResGroup131", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGE>", "def", "HWWriteResGroup132", ":", "SchedWriteRes", "[", "HWPort4", ",", "HWPort23", ",", "HWPort237", ",", "HWPort06", ",", "HWPort15", ",", "HWPort0156", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";" ]

LLVM

SystemZ

TD

next_suggestion

CPU

3,206

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "class", "InstVRRi", "<", "bits", "<", "<NUM_LIT>", ">", "op", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", ">", ":", "InstSystemZ", "<", "<NUM_LIT>", ",", "outs", ",", "ins", ",", "asmstr", ",", "pattern", ">", "{", "field", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "R1", ";", "bits", "<", "<NUM_LIT>", ">", "V2", ";", "bits", "<", "<NUM_LIT>", ">", "M3", ";", "bits", "<", "<NUM_LIT>", ">", "M4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R1", ";" ]

GCC

sh

CPP

code_generation

CPU

3,207

[ "static", "rtx", "sh_legitimize_address", "(", "rtx", "x", ",", "rtx", "oldx", ",", "machine_mode", "mode", ")", "{", "if", "(", "flag_pic", ")", "x", "=", "legitimize_pic_address", "(", "oldx", ",", "mode", ",", "NULL_RTX", ")", ";", "if", "(", "TARGET_SHMEDIA", ")", "return", "x", ";", "if", "(", "(", "(", "TARGET_SH4", "||", "TARGET_SH2A_DOUBLE", ")", "&&", "mode", "==", "DFmode", ")", "||", "(", "TARGET_SH2E", "&&", "mode", "==", "SFmode", ")", ")", "return", "x", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "BASE_REGISTER_RTX_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "{", "struct", "disp_adjust", "adj", "=", "sh_find_mov_disp_adjust", "(", "mode", ",", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", ";", "if", "(", "adj", ".", "offset_adjust", "!=", "NULL_RTX", "&&", "adj", ".", "mov_disp", "!=", "NULL_RTX", ")", "{", "rtx", "sum", "=", "expand_binop", "(", "Pmode", ",", "add_optab", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "adj", ".", "offset_adjust", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";", "return", "gen_rtx_PLUS", "(", "Pmode", ",", "sum", ",", "adj", ".", "mov_disp", ")", ";", "}", "}", "return", "x", ";", "}" ]

[ "Try", "to", "modify", "an", "illegitimate", "address", "and", "make", "it", "legitimate", ".", "If", "we", "find", "one", ",", "return", "the", "new", ",", "valid", "address", ".", "Otherwise", ",", "return", "the", "original", "address", "." ]

LLVM

ARM

TD

stmt_completion

CPU

3,208

[ ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "?", "}", ">", "{" ]

[ "def", "tLDMIA", ":", "T1I", "<", "(", "outs", ")", ",", "(", "ins", "tGPR", ":", "$", "Rn", ",", "pred", ":", "$", "p", ",", "reglist", ":", "$", "regs", ",", "variable_ops", ")", ",", "IIC_iLoad_m", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "T1Encoding", "<", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>" ]

LLVM

X86

CPP

next_suggestion

CPU

3,209

[ "}" ]

[ "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "MachineBasicBlock", "*", "NextMBB", "=", "MBB", ".", "getNextNode", "(", ")", ";", "if", "(", "NextMBB", "&&", "!", "NextMBB", "->", "isEHFuncletEntry", "(", ")", ")", "continue", ";", "auto", "LastRealInstr", "=", "llvm", "::", "find_if", "(", "reverse", "(", "MBB", ")", ",", "isCallOrRealInstruction", ")", ";", "bool", "IsEmpty", "=", "LastRealInstr", "==", "MBB", ".", "rend", "(", ")", ";", "bool", "IsCall", "=", "!", "IsEmpty", "&&", "isCallInstruction", "(", "*", "LastRealInstr", ")", ";", "if", "(", "IsEmpty", "||", "IsCall", ")", "{", "LLVM_DEBUG", "(", "{", "if", "(", "IsCall", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "inserting int3 after trailing call instruction:\\n", "<STR_LIT>", ";", "LastRealInstr", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "'", "\\n", "'", ";", "}", "else", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "inserting int3 in trailing empty MBB:\\n", "<STR_LIT>", ";", "MBB", ".", "dump", "(", ")", ";", "}", "}", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "end", "(", ")", ";", "DebugLoc", "DL", ";", "if", "(", "IsCall", ")", "{", "MBBI", "=", "std", "::", "next", "(", "LastRealInstr", ".", "getReverse", "(", ")", ")", ";", "DL", "=", "LastRealInstr", "->", "getDebugLoc", "(", ")", ";", "}", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "INT3", ")", ")", ";", "Changed", "=", "true", ";", "}", "}", "return", "Changed", ";" ]

GCC

arm

CPP

stmt_completion

CPU

3,210

[ "_", "_", "b", "}", ";" ]

[ "union", "{", "uint32x4x2_t", "_", "_", "i", ";", "_", "_", "builtin_neon_oi", "_", "_", "o", ";", "}", "_", "_", "bu", "=", "{" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

3,211

[ "}" ]

[ "MachineOperand", "*", "InitialValue", "=", "nullptr", ";", "MachineInstr", "*", "IV_Phi", "=", "MRI", "->", "getVRegDef", "(", "IVReg", ")", ";", "MachineBasicBlock", "*", "Latch", "=", "L", "->", "getLoopLatch", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "IV_Phi", "->", "getNumOperands", "(", ")", ";", "i", "<", "n", ";", "i", "+=", "<NUM_LIT>", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "IV_Phi", "->", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "MBB", "==", "Preheader", ")", "InitialValue", "=", "&", "IV_Phi", "->", "getOperand", "(", "i", ")", ";", "else", "if", "(", "MBB", "==", "Latch", ")", "IVReg", "=", "IV_Phi", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "}", "if", "(", "!", "InitialValue", ")", "return", "nullptr", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "Cond", ";", "MachineBasicBlock", "*", "TB", "=", "nullptr", ",", "*", "FB", "=", "nullptr", ";", "bool", "NotAnalyzed", "=", "TII", "->", "analyzeBranch", "(", "*", "ExitingBlock", ",", "TB", ",", "FB", ",", "Cond", ",", "false", ")", ";", "if", "(", "NotAnalyzed", ")", "return", "nullptr", ";", "MachineBasicBlock", "*", "Header", "=", "L", "->", "getHeader", "(", ")", ";", "assert", "(", "TB", "&&", "<STR_LIT>", "Exit block without a branch?", "<STR_LIT>", ")", ";", "if", "(", "ExitingBlock", "!=", "Latch", "&&", "(", "TB", "==", "Latch", "||", "FB", "==", "Latch", ")", ")", "{", "MachineBasicBlock", "*", "LTB", "=", "<NUM_LIT>", ",", "*", "LFB", "=", "<NUM_LIT>", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "LCond", ";", "bool", "NotAnalyzed", "=", "TII", "->", "analyzeBranch", "(", "*", "Latch", ",", "LTB", ",", "LFB", ",", "LCond", ",", "false", ")", ";", "if", "(", "NotAnalyzed", ")", "return", "nullptr", ";", "if", "(", "TB", "==", "Latch", ")", "TB", "=", "(", "LTB", "==", "Header", ")", "?", "LTB", ":", "LFB", ";", "else", "FB", "=", "(", "LTB", "==", "Header", ")", "?", "LTB", ":", "LFB", ";", "}", "assert", "(", "(", "!", "FB", "||", "TB", "==", "Header", "||", "FB", "==", "Header", ")", "&&", "<STR_LIT>", "Branches not to header?", "<STR_LIT>", ")", ";", "if", "(", "!", "TB", "||", "(", "FB", "&&", "TB", "!=", "Header", "&&", "FB", "!=", "Header", ")", ")", "return", "nullptr", ";", "bool", "Negated", "=", "TII", "->", "predOpcodeHasNot", "(", "Cond", ")", "^", "(", "TB", "!=", "Header", ")", ";", "unsigned", "PredReg", ",", "PredPos", ",", "PredRegFlags", ";", "if", "(", "!", "TII", "->", "getPredReg", "(", "Cond", ",", "PredReg", ",", "PredPos", ",", "PredRegFlags", ")", ")", "return", "nullptr", ";", "MachineInstr", "*", "CondI", "=", "MRI", "->", "getVRegDef", "(", "PredReg", ")", ";", "unsigned", "CondOpc", "=", "CondI", "->", "getOpcode", "(", ")", ";", "unsigned", "CmpReg1", "=", "<NUM_LIT>", ",", "CmpReg2", "=", "<NUM_LIT>", ";", "int", "Mask", "=", "<NUM_LIT>", ",", "ImmValue", "=", "<NUM_LIT>", ";", "bool", "AnalyzedCmp", "=", "TII", "->", "analyzeCompare", "(", "*", "CondI", ",", "CmpReg1", ",", "CmpReg2", ",", "Mask", ",", "ImmValue", ")", ";", "if", "(", "!", "AnalyzedCmp", ")", "return", "nullptr", ";", "OldInsts", ".", "push_back", "(", "CondI", ")", ";", "OldInsts", ".", "push_back", "(", "IVOp", ")", ";", "Comparison", "::", "Kind", "Cmp", ";", "bool", "isSwapped", "=", "false", ";", "const", "MachineOperand", "&", "Op1", "=", "CondI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "&", "Op2", "=", "CondI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "*", "EndValue", "=", "nullptr", ";", "if", "(", "Op1", ".", "isReg", "(", ")", ")", "{", "if", "(", "Op2", ".", "isImm", "(", ")", "||", "Op1", ".", "getReg", "(", ")", "==", "IVReg", ")", "EndValue", "=", "&", "Op2", ";", "else", "{", "EndValue", "=", "&", "Op1", ";", "isSwapped", "=", "true", ";" ]

LLVM

PowerPC

TD

stmt_completion

CPU

3,212

[ "v2i64", "(", "XXMRGHW", "$", "C", ",", "$", "C", ")", ")", ")", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "v2f64", "(", "PPCsvec2fp", "v4i32", ":", "$", "C", ",", "<NUM_LIT>", ")", ")", ",", "(", "v2f64", "(", "XVCVSXWDP", "(" ]

LLVM

MOS

TD

next_suggestion

MPU

3,213

[ "}" ]

[ "def", "IndirIdx", ":", "MOSBitwiseBase", ",", "PseudoInstExpansion", "<", "(", "!", "cast", "<", "Instruction", ">", "(", "NAME", "#", "<STR_LIT>", ")", "addr8", ":", "$", "addr", ")", ">", "{", "let", "InOperandList", "=", "(", "ins", "Ac", ":", "$", "l", ",", "Imag16", ":", "$", "addr", ",", "Yc", ":", "$", "idx", ")", ";" ]

LLVM

Patmos

CPP

stmt_completion

VLIW

3,214

[ "Changed", ";" ]

[ "FI", "!=", "FE", ";", "++", "FI", ")", "Changed", "|=", "fillDelaySlots", "(", "*", "FI", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "FI", "=", "F", ".", "begin", "(", ")", ",", "FE", "=", "F", ".", "end", "(", ")", ";", "FI", "!=", "FE", ";", "++", "FI", ")", "Changed", "|=", "insertNOPs", "(", "*", "FI", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n********** Finished Patmos Delay Slot Filler **********\\n", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "********** Function: ", "<STR_LIT>", "<<", "F", ".", "getFunction", "(", ")", ".", "getName", "(", ")", "<<", "<STR_LIT>", "**********\\n", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "F", ".", "dump", "(", ")", ")", ";", "return" ]

GCC

v850

CPP

code_generation

MPU

3,215

[ "void", "v850_output_aligned_bss", "(", "FILE", "*", "file", ",", "tree", "decl", ",", "const", "char", "*", "name", ",", "unsigned", "HOST_WIDE_INT", "size", ",", "int", "align", ")", "{", "switch", "(", "v850_get_data_area", "(", "decl", ")", ")", "{", "case", "DATA_AREA_ZDA", ":", "switch_to_section", "(", "zbss_section", ")", ";", "break", ";", "case", "DATA_AREA_SDA", ":", "switch_to_section", "(", "sbss_section", ")", ";", "break", ";", "case", "DATA_AREA_TDA", ":", "switch_to_section", "(", "tdata_section", ")", ";", "break", ";", "default", ":", "switch_to_section", "(", "bss_section", ")", ";", "break", ";", "}", "ASM_OUTPUT_ALIGN", "(", "file", ",", "floor_log2", "(", "align", "/", "BITS_PER_UNIT", ")", ")", ";", "last_assemble_variable_decl", "=", "decl", ";", "ASM_DECLARE_OBJECT_NAME", "(", "file", ",", "name", ",", "decl", ")", ";", "ASM_OUTPUT_LABEL", "(", "file", ",", "name", ")", ";", "ASM_OUTPUT_SKIP", "(", "file", ",", "size", "?", "size", ":", "<NUM_LIT>", ")", ";", "}" ]

[ "A", "version", "of", "asm_output_aligned_bss", "(", ")", "that", "copes", "with", "the", "special", "data", "areas", "of", "the", "v850", "." ]

LLVM

AMDGPU

CPP

code_generation

GPU

3,216

[ "void", "add", "(", "SUnit", "&", "SU", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "For SchedGroup with mask ", "<STR_LIT>", "<<", "format_hex", "(", "(", "int", ")", "SGMask", ",", "<NUM_LIT>", ",", "true", ")", "<<", "<STR_LIT>", " adding ", "<STR_LIT>", "<<", "*", "SU", ".", "getInstr", "(", ")", ")", ";", "Collection", ".", "push_back", "(", "&", "SU", ")", ";", "}" ]

[ "Add", "a", "string", "to", "the", "builder", "." ]

LLVM

X86

CPP

code_generation

CPU

3,217

[ "bool", "X86InstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "bool", "HasAVX", "=", "TM", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ".", "hasAVX", "(", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "X86", "::", "SETB_C8r", ":", "return", "Expand2AddrUndef", "(", "MIB", ",", "get", "(", "X86", "::", "SBB8rr", ")", ")", ";", "case", "X86", "::", "SETB_C16r", ":", "return", "Expand2AddrUndef", "(", "MIB", ",", "get", "(", "X86", "::", "SBB16rr", ")", ")", ";", "case", "X86", "::", "SETB_C32r", ":", "return", "Expand2AddrUndef", "(", "MIB", ",", "get", "(", "X86", "::", "SBB32rr", ")", ")", ";", "case", "X86", "::", "SETB_C64r", ":", "return", "Expand2AddrUndef", "(", "MIB", ",", "get", "(", "X86", "::", "SBB64rr", ")", ")", ";", "case", "X86", "::", "V_SET0", ":", "case", "X86", "::", "FsFLD0SS", ":", "case", "X86", "::", "FsFLD0SD", ":", "return", "Expand2AddrUndef", "(", "MIB", ",", "get", "(", "HasAVX", "?", "X86", "::", "VXORPSrr", ":", "X86", "::", "XORPSrr", ")", ")", ";", "case", "X86", "::", "AVX_SET0", ":", "assert", "(", "HasAVX", "&&", "<STR_LIT>", "AVX not supported", "<STR_LIT>", ")", ";", "return", "Expand2AddrUndef", "(", "MIB", ",", "get", "(", "X86", "::", "VXORPSYrr", ")", ")", ";", "case", "X86", "::", "V_SETALLONES", ":", "return", "Expand2AddrUndef", "(", "MIB", ",", "get", "(", "HasAVX", "?", "X86", "::", "VPCMPEQDrr", ":", "X86", "::", "PCMPEQDrr", ")", ")", ";", "case", "X86", "::", "AVX2_SETALLONES", ":", "return", "Expand2AddrUndef", "(", "MIB", ",", "get", "(", "X86", "::", "VPCMPEQDYrr", ")", ")", ";", "case", "X86", "::", "TEST8ri_NOREX", ":", "MI", "->", "setDesc", "(", "get", "(", "X86", "::", "TEST8ri", ")", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}" ]

[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]

GCC

i386

MD

program_repair

CPU

3,218

[ "<FIXS>", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "<FIXE>", "<FIXS>", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")", "<FIXE>", "<FIXS>", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "<FIXE>", "<FIXS>", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")", ")", "<FIXE>" ]

[ "(", "sign_extend", ":", "V4SI", "(", "vec_select", ":", "V4HI", "(", "match_operand", ":", "V8HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "<BUGE>", "(", "sign_extend", ":", "V4SI", "(", "vec_select", ":", "V4HI", "(", "match_operand", ":", "V8HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")", "<BUGE>", "(", "mult", ":", "V4SI", "(", "sign_extend", ":", "V4SI", "(", "vec_select", ":", "V4HI", "(", "match_dup", "<NUM_LIT>", ")", "<BUGS>", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "<BUGE>", "(", "sign_extend", ":", "V4SI", "(", "vec_select", ":", "V4HI", "(", "match_dup", "<NUM_LIT>", ")", "<BUGS>", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")", ")", "<BUGE>", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

LLVM

Sparc

CPP

stmt_completion

CPU

3,219

[ "::", "i32", ",", "Expand", ")", ";" ]

[ "setOperationAction", "(", "ISD", "::", "SIGN_EXTEND_INREG", ",", "MVT", "::", "i8", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SIGN_EXTEND_INREG", ",", "MVT", "::", "i1", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "UREM", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SREM", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SDIVREM", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "UDIVREM", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FP_TO_SINT", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "SINT_TO_FP", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "FP_TO_UINT", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "BITCAST", ",", "MVT", "::", "f32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "BITCAST", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SELECT", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SELECT", ",", "MVT", "::", "f32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SELECT", ",", "MVT", "::", "f64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SETCC", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SETCC", ",", "MVT", "::", "f32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SETCC", ",", "MVT", "::", "f64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "BRCOND", ",", "MVT", "::", "Other", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "BRIND", ",", "MVT", "::", "Other", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "BR_JT", ",", "MVT", "::", "Other", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "BR_CC", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "BR_CC", ",", "MVT", "::", "f32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "BR_CC", ",", "MVT", "::", "f64", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "SELECT_CC", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "SELECT_CC", ",", "MVT", "::", "f32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "SELECT_CC", ",", "MVT", "::", "f64", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "MEMBARRIER", ",", "MVT", "::", "Other", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_FENCE", ",", "MVT", "::", "Other", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FSIN", ",", "MVT", "::", "f64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FCOS", ",", "MVT", "::", "f64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FREM", ",", "MVT", "::", "f64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FMA", ",", "MVT", "::", "f64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FSIN", ",", "MVT", "::", "f32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FCOS", ",", "MVT", "::", "f32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FREM", ",", "MVT", "::", "f32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FMA", ",", "MVT", "::", "f32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "CTPOP", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "CTTZ", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "CTTZ_ZERO_UNDEF", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "CTLZ", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "CTLZ_ZERO_UNDEF", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "ROTL", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "ROTR", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "BSWAP", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FCOPYSIGN", ",", "MVT", "::", "f64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FCOPYSIGN", ",", "MVT", "::", "f32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FPOW", ",", "MVT", "::", "f64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FPOW", ",", "MVT", "::", "f32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SHL_PARTS", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SRA_PARTS", ",", "MVT" ]

GCC

i386

MD

stmt_completion

CPU

3,220

[ ":", "CCC" ]

[ "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "plus", ":", "SWI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "reg", ":", "CCC", "FLAGS_REG", ")", "(", "compare" ]

LLVM

Hexagon

TD

next_suggestion

DSP

3,221

[ "}" ]

[ "bits", "<", "<NUM_LIT>", ">", "Pd4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pd4", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

3,222

[ "}" ]

[ "if", "(", "!", "DefI", "||", "!", "isPredicable", "(", "DefI", ")", ")", "return", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Source def: ", "<STR_LIT>", "<<", "*", "DefI", ")", ";", "ReferenceMap", "Uses", ",", "Defs", ";", "MachineBasicBlock", "::", "iterator", "DefIt", "=", "DefI", ",", "TfrIt", "=", "TfrI", ";", "bool", "PredValid", "=", "true", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "std", "::", "next", "(", "DefIt", ")", ";", "I", "!=", "TfrIt", ";", "++", "I", ")", "{", "if", "(", "!", "I", "->", "modifiesRegister", "(", "PredR", ",", "<NUM_LIT>", ")", ")", "continue", ";", "PredValid", "=", "false", ";", "break", ";", "}", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "std", "::", "next", "(", "DefIt", ")", ";", "I", "!=", "TfrIt", ";", "++", "I", ")", "{", "MachineInstr", "*", "MI", "=", "&", "*", "I", ";", "unsigned", "Exec", "=", "Exec_Then", "|", "Exec_Else", ";", "if", "(", "PredValid", "&&", "HII", "->", "isPredicated", "(", "MI", ")", "&&", "MI", "->", "readsRegister", "(", "PredR", ")", ")", "Exec", "=", "(", "Cond", "==", "HII", "->", "isPredicatedTrue", "(", "MI", ")", ")", "?", "Exec_Then", ":", "Exec_Else", ";", "for", "(", "auto", "&", "Op", ":", "MI", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", ")", "continue", ";", "RegisterRef", "RR", "=", "Op", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "RR", ".", "Reg", ")", ")", "return", "false", ";", "ReferenceMap", "&", "Map", "=", "Op", ".", "isDef", "(", ")", "?", "Defs", ":", "Uses", ";", "addRefToMap", "(", "RR", ",", "Map", ",", "Exec", ")", ";" ]

GCC

arm

CPP

stmt_completion

CPU

3,223

[ "_", "_", "i", ";" ]

[ "union", "{", "bfloat16x8x4_t", "_", "_", "i", ";", "_", "_", "builtin_neon_xi", "_", "_", "o", ";", "}", "_", "_", "rv", ";", "_", "_", "rv", ".", "_", "_", "o", "=", "_", "_", "builtin_neon_vld4_dupv8bf", "(", "(", "const", "_", "_", "builtin_neon_bf", "*", ")", "_", "_", "ptr", ")", ";", "return", "_", "_", "rv", "." ]

LLVM

X86

CPP

next_suggestion

CPU

3,224

[ "Res13", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "Res13", ")", ";" ]

[ "SDValue", "Z", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "SelVT", ")", ";", "SDValue", "C", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "SelVT", ",", "Z", ",", "Sel", ")", ";", "return", "DAG", ".", "getSelect", "(", "DL", ",", "SelVT", ",", "C", ",", "V0", ",", "V1", ")", ";", "}", ";", "unsigned", "ShiftLHS", "=", "ISD", "::", "SHL", ";", "unsigned", "ShiftRHS", "=", "ISD", "::", "SRL", ";", "if", "(", "HiddenROTRAmt", "&&", "useVPTERNLOG", "(", "Subtarget", ",", "VT", ")", ")", "{", "std", "::", "swap", "(", "ShiftLHS", ",", "ShiftRHS", ")", ";", "Amt", "=", "HiddenROTRAmt", ";", "}", "Amt", "=", "DAG", ".", "getBitcast", "(", "ExtVT", ",", "Amt", ")", ";", "Amt", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SHL", ",", "DL", ",", "ExtVT", ",", "Amt", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "ExtVT", ")", ")", ";", "Amt", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "Amt", ")", ";", "SDValue", "M", ";", "M", "=", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "ShiftLHS", ",", "DL", ",", "VT", ",", "R", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ")", ",", "DAG", ".", "getNode", "(", "ShiftRHS", ",", "DL", ",", "VT", ",", "R", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ")", ")", ";", "R", "=", "SignBitSelect", "(", "VT", ",", "Amt", ",", "M", ",", "R", ")", ";", "Amt", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "VT", ",", "Amt", ",", "Amt", ")", ";", "M", "=", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "ShiftLHS", ",", "DL", ",", "VT", ",", "R", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ")", ",", "DAG", ".", "getNode", "(", "ShiftRHS", ",", "DL", ",", "VT", ",", "R", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ")", ")", ";", "R", "=", "SignBitSelect", "(", "VT", ",", "Amt", ",", "M", ",", "R", ")", ";", "Amt", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "VT", ",", "Amt", ",", "Amt", ")", ";", "M", "=", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "ShiftLHS", ",", "DL", ",", "VT", ",", "R", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ")", ",", "DAG", ".", "getNode", "(", "ShiftRHS", ",", "DL", ",", "VT", ",", "R", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ")", ")", ";", "return", "SignBitSelect", "(", "VT", ",", "Amt", ",", "M", ",", "R", ")", ";", "}", "if", "(", "SDValue", "BaseRotAmt", "=", "DAG", ".", "getSplatValue", "(", "Amt", ")", ")", "{", "Amt", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "DL", ",", "VT", ",", "BaseRotAmt", ")", ";", "Amt", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "VT", ",", "Amt", ",", "AmtMask", ")", ";", "Amt", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "DL", ",", "Amt", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "SmallVector", "<", "int", ">", "(", "NumElts", ",", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "Amt", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "VT", ",", "Amt", ",", "AmtMask", ")", ";", "}", "bool", "ConstantAmt", "=", "ISD", "::", "isBuildVectorOfConstantSDNodes", "(", "Amt", ".", "getNode", "(", ")", ")", ";", "bool", "LegalVarShifts", "=", "supportedVectorVarShift", "(", "VT", ",", "Subtarget", ",", "ISD", "::", "SHL", ")", "&&", "supportedVectorVarShift", "(", "VT", ",", "Subtarget", ",", "ISD", "::", "SRL", ")", ";", "if", "(", "IsSplatAmt", "||", "LegalVarShifts", "||", "(", "Subtarget", ".", "hasAVX2", "(", ")", "&&", "!", "ConstantAmt", ")", ")", "{", "SDValue", "AmtR", "=", "DAG", ".", "getConstant", "(", "EltSizeInBits", ",", "DL", ",", "VT", ")", ";", "AmtR", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SUB", ",", "DL", ",", "VT", ",", "AmtR", ",", "Amt", ")", ";", "SDValue", "SHL", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SHL", ",", "DL", ",", "VT", ",", "R", ",", "Amt", ")", ";", "SDValue", "SRL", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "DL", ",", "VT", ",", "R", ",", "AmtR", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "DL", ",", "VT", ",", "SHL", ",", "SRL", ")", ";", "}", "SDValue", "Scale", "=", "convertShiftLeftToScale", "(", "Amt", ",", "DL", ",", "Subtarget", ",", "DAG", ")", ";", "if", "(", "!", "Scale", ")", "return", "SDValue", "(", ")", ";", "if", "(", "EltSizeInBits", "==", "<NUM_LIT>", ")", "{", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "ISD", "::", "MUL", ",", "DL", ",", "VT", ",", "R", ",", "Scale", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "ISD", "::", "MULHU", ",", "DL", ",", "VT", ",", "R", ",", "Scale", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "DL", ",", "VT", ",", "Lo", ",", "Hi", ")", ";", "}", "assert", "(", "VT", "==", "MVT", "::", "v4i32", "&&", "<STR_LIT>", "Only v4i32 vector rotate expected", "<STR_LIT>", ")", ";", "static", "const", "int", "OddMask", "[", "]", "=", "{", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "SDValue", "R13", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "DL", ",", "R", ",", "R", ",", "OddMask", ")", ";", "SDValue", "Scale13", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "DL", ",", "Scale", ",", "Scale", ",", "OddMask", ")", ";", "SDValue", "Res02", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v2i64", ",", "DAG", ".", "getBitcast", "(", "MVT", "::", "v2i64", ",", "R", ")", ",", "DAG", ".", "getBitcast", "(", "MVT", "::", "v2i64", ",", "Scale", ")", ")", ";", "SDValue", "Res13", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v2i64", ",", "DAG", ".", "getBitcast", "(", "MVT", "::", "v2i64", ",", "R13", ")", ",", "DAG", ".", "getBitcast", "(", "MVT", "::", "v2i64", ",", "Scale13", ")", ")", ";", "Res02", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "Res02", ")", ";" ]

LLVM

ARM64

CPP

next_suggestion

CPU

3,225

[ "return", "true", ";" ]

[ "bool", "allowsUnalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", "AddrSpace", "=", "<NUM_LIT>", ",", "bool", "*", "Fast", "=", "<NUM_LIT>", ")", "const", "override", "{", "if", "(", "RequireStrictAlign", ")", "return", "false", ";", "if", "(", "Fast", ")", "*", "Fast", "=", "true", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

3,226

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "MRm", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "def", "SQRDMULHhhv_4H", ":", "NeonI_ScalarXIndexedElemArith", "<", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "FPR16", ",", "FPR16", ",", "VPR64Lo", ",", "neon_uimm2_bare", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Imm", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Imm", "{", "<NUM_LIT>", "}", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

3,227

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "II", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "II", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "II", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

GCC

arm

MD

stmt_completion

CPU

3,228

[ ")", ")" ]

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

ARM

TD

program_repair

CPU

3,229

[ "<FIXS>", "def", "ARMWrapperPIC", ":", "SDNode", "<STR_LIT>", ",", "SDTIntUnaryOp", ">", ";", "<FIXE>" ]

[ "def", "ARMWrapper", ":", "SDNode", "<STR_LIT>", ",", "SDTIntUnaryOp", ">", ";", "def", "ARMWrapperJT", ":", "SDNode", "<STR_LIT>", ",", "SDTIntBinOp", ">", ";", "<BUGS>", "def", "ARMWrapperPIC", ":", "SDNode", "<STR_LIT>", ",", "SDTIntBinOp", ">", ";", "<BUGE>", "def", "ARMcallseq_start", ":", "SDNode", "<STR_LIT>", ",", "SDT_ARMCallSeqStart", ",", "[", "SDNPHasChain", ",", "SDNPOutGlue", "]", ">", ";" ]

GCC

i386

CPP

stmt_completion

CPU

3,230

[ "_", "B", ")", ";" ]

[ "return", "(", "_", "_", "m256i", ")", "(", "(", "_", "_", "v8su", ")", "_", "_", "A", "-", "(", "_", "_", "v8su", ")", "_" ]

GCC

i386

MD

next_suggestion

CPU

3,231

[ "(", "const_int", "<NUM_LIT>", ")" ]

[ "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", "(", "vec_select", ":", "V8QI", "(", "match_operand", ":", "V8QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

3,232

[ "DstReg", "=", "potentialDuplex", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";" ]

[ "DstReg", "=", "potentialDuplex", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "SrcReg", "=", "potentialDuplex", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "DstReg", "==", "SrcReg", "&&", "HexagonMCInstrInfo", "::", "isIntRegForSubInst", "(", "DstReg", ")", ")", "{", "if", "(", "potentialDuplex", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isExpr", "(", ")", ")", "return", "true", ";", "if", "(", "potentialDuplex", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "!", "(", "isShiftedInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "potentialDuplex", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ")", ")", "return", "true", ";", "}", "break", ";", "case", "Hexagon", "::", "A2_tfrsi", ":" ]

LLVM

AArch64

CPP

code_generation

CPU

3,233

[ "bool", "AArch64CallLowering", "::", "lowerCall", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "CallInst", "&", "CI", ",", "unsigned", "CalleeReg", ",", "unsigned", "ResReg", ",", "ArrayRef", "<", "unsigned", ">", "ArgRegs", ")", "const", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "Function", "&", "F", "=", "*", "MF", ".", "getFunction", "(", ")", ";", "SmallVector", "<", "MVT", ",", "<NUM_LIT>", ">", "ArgTys", ";", "for", "(", "auto", "&", "Arg", ":", "CI", ".", "arg_operands", "(", ")", ")", "ArgTys", ".", "push_back", "(", "MVT", "::", "getVT", "(", "Arg", "->", "getType", "(", ")", ")", ")", ";", "const", "AArch64TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "AArch64TargetLowering", ">", "(", ")", ";", "CCAssignFn", "*", "CallAssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "false", ")", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "PhysRegs", ";", "handleAssignments", "(", "MIRBuilder", ",", "CallAssignFn", ",", "ArgTys", ",", "ArgRegs", ",", "[", "&", "]", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "unsigned", "ValReg", ",", "unsigned", "PhysReg", ")", "{", "MIRBuilder", ".", "buildCopy", "(", "PhysReg", ",", "ValReg", ")", ";", "PhysRegs", ".", "push_back", "(", "PhysReg", ")", ";", "}", ")", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "CalleeReg", ")", "MIB", "=", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addUse", "(", "CalleeReg", ")", ";", "else", "MIB", "=", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addGlobalAddress", "(", "CI", ".", "getCalledFunction", "(", ")", ")", ";", "auto", "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "MIB", ".", "addRegMask", "(", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "F", ".", "getCallingConv", "(", ")", ")", ")", ";", "for", "(", "auto", "Reg", ":", "PhysRegs", ")", "MIB", ".", "addUse", "(", "Reg", ",", "RegState", "::", "Implicit", ")", ";", "CCAssignFn", "*", "RetAssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "F", ".", "getCallingConv", "(", ")", ")", ";", "if", "(", "!", "CI", ".", "getType", "(", ")", "->", "isVoidTy", "(", ")", ")", "handleAssignments", "(", "MIRBuilder", ",", "RetAssignFn", ",", "MVT", "::", "getVT", "(", "CI", ".", "getType", "(", ")", ")", ",", "ResReg", ",", "[", "&", "]", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "unsigned", "ValReg", ",", "unsigned", "PhysReg", ")", "{", "MIRBuilder", ".", "buildCopy", "(", "ValReg", ",", "PhysReg", ")", ";", "MIB", ".", "addDef", "(", "PhysReg", ",", "RegState", "::", "Implicit", ")", ";", "}", ")", ";", "return", "true", ";", "}" ]

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "given", "call", "instruction", ",", "including", "argument", "and", "return", "value", "marshalling", "." ]

LLVM

X86

CPP

next_suggestion

CPU

3,234

[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Call", ".", "getNode", "(", ")", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "Call", ".", "getOperand", "(", "i", ")", ")", ";" ]

[ "CurDAG", "->", "UpdateNodeOperands", "(", "OrigChain", ".", "getNode", "(", ")", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", ".", "size", "(", ")", ")", ";", "CurDAG", "->", "UpdateNodeOperands", "(", "Load", ".", "getNode", "(", ")", ",", "Call", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Load", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Load", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "clear", "(", ")", ";", "Ops", ".", "push_back", "(", "SDValue", "(", "Load", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ")", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

3,235

[ ",", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";" ]

[ "def", "SM3PARTW2", ":", "CryptoRRRTied_4S", "<", "<NUM_LIT>" ]

GCC

rs6000

CPP

next_suggestion

CPU

3,236

[ "return", "(", "res", ".", "as_m64", ")", ";" ]

[ "_", "_", "vector", "signed", "char", "b", ";", "b", "=", "(", "_", "_", "vector", "signed", "char", ")", "vec_splats", "(", "_", "_", "b", ")", ";", "return", "(", "_", "_", "m64", ")", "(", "(", "_", "_", "vector", "long", "long", ")", "b", ")", "[", "<NUM_LIT>", "]", ";", "_", "_", "m64_union", "res", ";", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "_", "_", "b", ";", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "_", "_", "b", ";", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "_", "_", "b", ";", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "_", "_", "b", ";", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "_", "_", "b", ";", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "_", "_", "b", ";", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "_", "_", "b", ";", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "_", "_", "b", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

3,237

[ "TRI", "=", "static_cast", "<", "const", "SIRegisterInfo", "*", ">", "(", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", ";" ]

[ "bool", "GCNRewritePartialRegUses", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

3,238

[ ";" ]

[ "TmpRemReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "Ty", ")", ";", "break", ";", "}", "}", "if", "(", "Ty", "==", "S32", ")", "legalizeUnsignedDIV_REM32Impl", "(", "B", ",", "TmpDivReg", ",", "TmpRemReg", ",", "LHS", ",", "RHS", ")", ";", "else", "legalizeUnsignedDIV_REM64Impl", "(", "B", ",", "TmpDivReg", ",", "TmpRemReg", ",", "LHS", ",", "RHS", ")", ";", "if", "(", "DstDivReg", ")", "{", "auto", "Sign", "=", "B", ".", "buildXor", "(", "Ty", ",", "LHSign", ",", "RHSign", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "auto", "SignXor", "=", "B", ".", "buildXor", "(", "Ty", ",", "TmpDivReg", ",", "Sign", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "B", ".", "buildSub", "(", "DstDivReg", ",", "SignXor", ",", "Sign", ")", ";", "}", "if", "(", "DstRemReg", ")", "{", "auto", "Sign", "=", "LHSign", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "auto", "SignXor", "=", "B", ".", "buildXor", "(", "Ty", ",", "TmpRemReg", ",", "Sign", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "B", ".", "buildSub", "(", "DstRemReg", ",", "SignXor", ",", "Sign", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true" ]

LLVM

Hexagon

TD

next_suggestion

DSP

3,239

[ "}" ]

[ "class", "Enc_9fae8a", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rd32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

3,240

[ "break", ";" ]

[ "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "!", "isStoreImmediate", "(", "Opc", ")", ")", "ED", ".", "Expr", ".", "Rs", "=", "MI", ".", "getOperand", "(", "OpNum", "-", "<NUM_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "ED", ".", "Expr", ".", "Rs", "=", "MI", ".", "getOperand", "(", "OpNum", "-", "<NUM_LIT>", ")", ";", "ED", ".", "Expr", ".", "S", "=", "MI", ".", "getOperand", "(", "OpNum", "-", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unhandled memory instruction", "<STR_LIT>", ")", ";", "}", "}", "else", "{", "switch", "(", "Opc", ")", "{", "case", "Hexagon", "::", "A2_tfrsi", ":", "ED", ".", "Rd", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "ED", ".", "IsDef", "=", "true", ";", "break", ";", "case", "Hexagon", "::", "A2_combineii", ":", "case", "Hexagon", "::", "A4_combineir", ":", "ED", ".", "Rd", "=", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "Hexagon", "::", "isub_hi", "}", ";", "ED", ".", "IsDef", "=", "true", ";", "break", ";", "case", "Hexagon", "::", "A4_combineri", ":", "ED", ".", "Rd", "=", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "Hexagon", "::", "isub_lo", "}", ";", "ED", ".", "IsDef", "=", "true", ";", "break", ";", "case", "Hexagon", "::", "A2_addi", ":", "ED", ".", "Rd", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "ED", ".", "Expr", ".", "Rs", "=", "MI", ".", "getOperand", "(", "OpNum", "-", "<NUM_LIT>", ")", ";", "break", ";", "case", "Hexagon", "::", "M2_accii", ":", "case", "Hexagon", "::", "M2_naccii", ":", "case", "Hexagon", "::", "S4_addaddi", ":", "ED", ".", "Expr", ".", "Rs", "=", "MI", ".", "getOperand", "(", "OpNum", "-", "<NUM_LIT>", ")", ";" ]

LLVM

BPF

CPP

next_suggestion

Virtual ISA

3,241

[ "BTFOffsetReloc", "OffsetReloc", ";" ]

[ "size_t", "FirstColon", "=", "AccessPattern", ".", "find_first_of", "(", "'", ":", "'", ")", ";", "StringRef", "IndexPattern", "=", "AccessPattern", ".", "substr", "(", "FirstDollar", "+", "<NUM_LIT>", ")", ";", "StringRef", "OffsetStr", "=", "AccessPattern", ".", "substr", "(", "FirstColon", "+", "<NUM_LIT>", ",", "FirstDollar", "-", "FirstColon", ")", ";" ]

LLVM

R600

TD

program_repair

GPU

3,242

[ "<FIXS>", "def", "VCC_LO", ":", "SIReg", "<STR_LIT>", ",", "<NUM_LIT>", ">", ";", "def", "VCC_HI", ":", "SIReg", "<STR_LIT>", ",", "<NUM_LIT>", ">", ";", "def", "VCC", ":", "RegisterWithSubRegs", "<STR_LIT>", ",", "[", "VCC_LO", ",", "VCC_HI", "]", ">", "{", "let", "Namespace", "=", "<STR_LIT>", ";", "let", "SubRegIndices", "=", "[", "sub0", ",", "sub1", "]", ";", "let", "HWEncoding", "=", "<NUM_LIT>", ";", "}", "<FIXE>" ]

[ "}", "<BUGS>", "def", "VCC", ":", "SIReg", "<STR_LIT>", ",", "<NUM_LIT>", ">", ";", "<BUGE>", "def", "EXEC", ":", "SIReg", "<STR_LIT>", ",", "<NUM_LIT>", ">", ";", "def", "SCC", ":", "SIReg", "<STR_LIT>", ",", "<NUM_LIT>", ">", ";", "def", "M0", ":", "SIReg", "<STR_LIT>", ",", "<NUM_LIT>", ">", ";" ]

LLVM

AMDGPU

CPP

program_repair

GPU

3,243

[ "<FIXS>", "Intrinsic", "::", "ID", "IID", "=", "cast", "GIntrinsic", ">", "(", "MI", ")", "->", "getIntrinsicID", "(", ")", ";", "switch", "(", "IID", ")", "{", "<FIXE>" ]

[ "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "AMDGPU", "::", "G_INTRINSIC", ":", "case", "AMDGPU", "::", "G_INTRINSIC_CONVERGENT", ":", "{", "<BUGS>", "switch", "(", "cast", "GIntrinsic", ">", "(", "MI", ")", "->", "getIntrinsicID", "(", ")", ")", "{", "<BUGE>", "case", "Intrinsic", "::", "amdgcn_workitem_id_x", ":", "knownBitsForWorkitemID", "(", "*", "getSubtarget", "(", ")", ",", "KB", ",", "Known", ",", "<NUM_LIT>", ")", ";", "break", ";" ]

LLVM

M68k

TD

stmt_completion

MPU

3,244

[ "MxEncEAd_1", ",", "MxExtEmpty", ",", "MxEncEAe_0", ",", "MxExtEmpty", ">", ">", ";" ]

[ "def", "MOV8ed", ":", "MxMove_MR", "<", "MxType8", ".", "EOp", ",", "MxType8", ".", "EPat", ",", "MxType8d", ",", "MxMoveEncoding", "<", "MxMoveSize8", "," ]

LLVM

Hexagon

CPP

stmt_completion

DSP

3,245

[ "Reg", ">=", "Hexagon", "::", "R16", "&&", "Reg", "<=", "Hexagon", "::", "R23", ")", ";" ]

[ "return", "(", "Reg", ">=", "Hexagon", "::", "R0", "&&", "Reg", "<=", "Hexagon", "::", "R7", ")", "||", "(" ]

GCC

mips

CPP

stmt_completion

CPU

3,246

[ ",", "t", ")", ";" ]

[ "return", "_", "_", "builtin_loongson_paddw_s", "(", "s" ]

LLVM

ARM

CPP

stmt_completion

CPU

3,247

[ "(", ")", ")", ";" ]

[ "unsigned", "Hi16", "=", "(", "Imm", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "LO16", "=", "LO16", ".", "addImm", "(", "Lo16", ")", ";", "HI16", "=", "HI16", ".", "addImm", "(", "Hi16", ")", ";", "}", "else", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "LO16", "=", "LO16", ".", "addGlobalAddress", "(", "GV", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "HI16", "=", "HI16", ".", "addGlobalAddress", "(", "GV", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "MO", ".", "isCPI", "(", ")", ")", "{", "int", "i", "=", "MO", ".", "getIndex", "(", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "LO16", "=", "LO16", ".", "addConstantPoolIndex", "(", "i", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "HI16", "=", "HI16", ".", "addConstantPoolIndex", "(", "i", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "MO", ".", "isJTI", "(", ")", ")", "{", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "LO16", "=", "LO16", ".", "addJumpTableIndex", "(", "MO", ".", "getIndex", "(", ")", ",", "TF", "|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "HI16", "=", "HI16", ".", "addJumpTableIndex", "(", "MO", ".", "getIndex", "(", ")", ",", "TF", "|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "{", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", "unexpected operand", "<STR_LIT>", ")", ";", "}", "if", "(", "ShouldUseMOV16PIC", ")", "{", "AddPICADD_MOVi16_PICID", "(", "MI", ",", "MBB", ",", "MBBI", ",", "!", "isThumb2", ",", "PredReg", ",", "Pred", ",", "DstReg", ",", "DstIsDead", ",", "LO16", ",", "HI16", ")", ";", "}", "LO16", "->", "setMemRefs", "(", "MI", ".", "memoperands_begin", "(", ")", ",", "MI", ".", "memoperands_end" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

3,248

[ ")", "<<", "<STR_LIT>", ">", "<STR_LIT>", ";" ]

[ "if", "(", "!", "StubSym", ".", "getPointer", "(", ")", ")", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "getSymbol", "(", "GV", ")", ",", "!", "GV", "->", "hasInternalLinkage", "(", ")", ")", ";", "}", "else", "if", "(", "GV", "->", "isDeclaration", "(", ")", "||", "GV", "->", "hasCommonLinkage", "(", ")", "||", "GV", "->", "hasAvailableExternallyLinkage", "(", ")", ")", "{", "SymToPrint", "=", "getSymbolWithGlobalValueBase", "(", "GV", ",", "<STR_LIT>", "$non_lazy_ptr", "<STR_LIT>", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ".", "getHiddenGVStubEntry", "(", "SymToPrint", ")", ";", "if", "(", "!", "StubSym", ".", "getPointer", "(", ")", ")", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "getSymbol", "(", "GV", ")", ",", "!", "GV", "->", "hasInternalLinkage", "(", ")", ")", ";", "}", "else", "{", "SymToPrint", "=", "getSymbol", "(", "GV", ")", ";", "}", "}", "else", "{", "SymToPrint", "=", "getSymbol", "(", "GV", ")", ";", "}", "SymToPrint", "->", "print", "(", "O", ",", "MAI", ")", ";", "printOffset", "(", "MO", ".", "getOffset", "(", ")", ",", "O", ")", ";", "return", ";", "}", "default", ":", "O", "<<", "<STR_LIT>", "<unknown operand type: ", "<STR_LIT>", "<<", "(", "unsigned", ")", "MO", ".", "getType", "(" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

3,249

[ "(", ")", ";" ]

[ "bool", "PPCSubtarget", "::", "isELFv2ABI", "(", ")", "const", "{", "return", "TM", ".", "isELFv2ABI" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

3,250

[ "PtrVT", ")", ";" ]

[ "int", "FrameIdx", "=", "MFI", ".", "CreateStackObject", "(", "<NUM_LIT>", ",", "Align", "(", "<NUM_LIT>", ")", ",", "false", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "FIdx", "=", "DAG", ".", "getFrameIndex", "(", "FrameIdx", "," ]

GCC

i386

CPP

next_suggestion

CPU

3,251

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_i32gather_epi32", "(", "_", "_", "m512i", "_", "_", "v1_old", ",", "_", "_", "mmask16", "_", "_", "mask", ",", "_", "_", "m512i", "_", "_", "index", ",", "int", "const", "*", "_", "_", "addr", ",", "int", "_", "_", "scale", ")", "{", "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_gathersiv16si", "(", "(", "_", "_", "v16si", ")", "_", "_", "v1_old", ",", "_", "_", "addr", ",", "(", "_", "_", "v16si", ")", "_", "_", "index", ",", "_", "_", "mask", ",", "_", "_", "scale", ")", ";" ]

GCC

arm

MD

stmt_completion

CPU

3,252

[ "(", "const_string", "<STR_LIT>", ")", ")" ]

[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

3,253

[ ")", ")", ";" ]

[ "YamlIO", ".", "mapOptional", "(", "<STR_LIT>", "isEntryFunction", "<STR_LIT>", ",", "MFI", ".", "IsEntryFunction", ",", "false", ")", ";", "YamlIO", ".", "mapOptional", "(", "<STR_LIT>", "noSignedZerosFPMath", "<STR_LIT>", ",", "MFI", ".", "NoSignedZerosFPMath", ",", "false", ")", ";", "YamlIO", ".", "mapOptional", "(", "<STR_LIT>", "memoryBound", "<STR_LIT>", ",", "MFI", ".", "MemoryBound", ",", "false", ")", ";", "YamlIO", ".", "mapOptional", "(", "<STR_LIT>", "waveLimiter", "<STR_LIT>", ",", "MFI", ".", "WaveLimiter", ",", "false", ")", ";", "YamlIO", ".", "mapOptional", "(", "<STR_LIT>", "scratchRSrcReg", "<STR_LIT>", ",", "MFI", ".", "ScratchRSrcReg", ",", "StringValue", "(", "<STR_LIT>", "$private_rsrc_reg", "<STR_LIT>" ]

GCC

rs6000

CPP

next_suggestion

CPU

3,254

[ "}" ]

[ "rs6000_invalid_builtin", "(", "(", "enum", "rs6000_builtins", ")", "code", ")", ";", "return", "error_mark_node", ";", "}", "return", "rs6000_builtin_decls", "[", "code", "]", ";" ]

GCC

ia64

CPP

program_repair

CPU

3,255

[ "<FIXS>", "emit_insn", "(", "gen_rtx_SET", "(", "r2", ",", "plus_constant", "(", "Pmode", ",", "r2", ",", "rounded_size", "-", "size", ")", ")", ")", ";", "<FIXE>" ]

[ "if", "(", "size", "!=", "rounded_size", ")", "{", "<BUGS>", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "r2", ",", "plus_constant", "(", "Pmode", ",", "r2", ",", "rounded_size", "-", "size", ")", ")", ")", ";", "<BUGE>", "emit_stack_probe", "(", "r2", ")", ";", "}", "}" ]

GCC

rs6000

CPP

stmt_completion

CPU

3,256

[ "TOC_REGISTER", ",", "true", ")", ";" ]

[ "if", "(", "TARGET_DEBUG_ADDR", ")", "{", "if", "(", "SYMBOL_REF_P", "(", "symbol", ")", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", "\\ncreate_TOC_reference, (symbol_ref %s)\\n", "<STR_LIT>", ",", "XSTR", "(", "symbol", ",", "<NUM_LIT>", ")", ")", ";", "else", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", "\\ncreate_TOC_reference, code %s:\\n", "<STR_LIT>", ",", "GET_RTX_NAME", "(", "GET_CODE", "(", "symbol", ")", ")", ")", ";", "debug_rtx", "(", "symbol", ")", ";", "}", "}", "if", "(", "!", "can_create_pseudo_p", "(", ")", ")", "df_set_regs_ever_live", "(" ]

LLVM

AArch64

TD

next_suggestion

CPU

3,257

[ "let", "RenderMethod", "=", "<STR_LIT>", ";" ]

[ "class", "SImmOperand", "<", "int", "width", ">", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", "#", "width", ";", "let", "DiagnosticType", "=", "<STR_LIT>", "#", "width", ";" ]

GCC

i386

CPP

stmt_completion

CPU

3,258

[ ",", "_", "_", "mmask8", "_", "_", "U", ",", "void", "const", "*", "_", "_", "P", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m128d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_load_pd", "(", "_", "_", "m128d", "_", "_", "W" ]

LLVM

SPIRV

CPP

next_suggestion

Virtual ISA

3,259

[ "}" ]

[ "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "isTypeFoldingSupported", "(", "MRI", ".", "getVRegDef", "(", "SrcReg", ")", "->", "getOpcode", "(", ")", ")", ")", "{", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "MRI", ".", "getType", "(", "DstReg", ")", ".", "isVector", "(", ")", ")", "MRI", ".", "setRegClass", "(", "DstReg", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MRI", ".", "setType", "(", "DstReg", ",", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", ";" ]

LLVM

X86

TD

program_repair

CPU

3,260

[ "<FIXS>", "def", ":", "InstRW", "[", "SKLWriteResGroup33", "]", ",", "(", "instregex", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ">", ";", "<FIXE>", "<FIXS>", "def", ":", "InstRW", "[", "SKLWriteResGroup34", "]", ",", "(", "instregex", "<STR_LIT>", ",", "<STR_LIT>", ")", ">", ";", "<FIXE>", "<FIXS>", "def", ":", "InstRW", "[", "SKLWriteResGroup35", "]", ",", "(", "instregex", "<STR_LIT>", ",", "<STR_LIT>", ")", ">", ";", "<FIXE>", "<FIXS>", "def", ":", "InstRW", "[", "SKLWriteResGroup36", "]", ",", "(", "instregex", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ">", ";", "<FIXE>", "<FIXS>", "def", ":", "InstRW", "[", "SKLWriteResGroup37", "]", ",", "(", "instregex", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ">", ";", "<FIXE>", "<FIXS>", "def", ":", "InstRW", "[", "SKLWriteResGroup38", "]", ",", "(", "instregex", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ">", ";", "<FIXE>", "<FIXS>", "def", ":", "InstRW", "[", "SKLWriteResGroup39", "]", ",", "(", "instregex", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ">", ";", "<FIXE>" ]

[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", "]", ";", "}", "<BUGS>", "def", ":", "InstRW", "[", "SKLWriteResGroup33", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKLWriteResGroup33", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKLWriteResGroup33", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKLWriteResGroup33", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKLWriteResGroup33", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGE>", "def", "SKLWriteResGroup34", ":", "SchedWriteRes", "[", "SKLPort0156", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", "]", ";", "}", "<BUGS>", "def", ":", "InstRW", "[", "SKLWriteResGroup34", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKLWriteResGroup34", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGE>", "def", "SKLWriteResGroup35", ":", "SchedWriteRes", "[", "SKLPort0", ",", "SKLPort5", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";", "}", "<BUGS>", "def", ":", "InstRW", "[", "SKLWriteResGroup35", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKLWriteResGroup35", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGE>", "def", "SKLWriteResGroup36", ":", "SchedWriteRes", "[", "SKLPort5", ",", "SKLPort01", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";", "}", "<BUGS>", "def", ":", "InstRW", "[", "SKLWriteResGroup36", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKLWriteResGroup36", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKLWriteResGroup36", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKLWriteResGroup36", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKLWriteResGroup36", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKLWriteResGroup36", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGE>", "def", "SKLWriteResGroup37", ":", "SchedWriteRes", "[", "SKLPort5", ",", "SKLPort05", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";", "}", "<BUGS>", "def", ":", "InstRW", "[", "SKLWriteResGroup37", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKLWriteResGroup37", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKLWriteResGroup37", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKLWriteResGroup37", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGE>", "def", "SKLWriteResGroup38", ":", "SchedWriteRes", "[", "SKLPort5", ",", "SKLPort015", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";", "}", "<BUGS>", "def", ":", "InstRW", "[", "SKLWriteResGroup38", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKLWriteResGroup38", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKLWriteResGroup38", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKLWriteResGroup38", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKLWriteResGroup38", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKLWriteResGroup38", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKLWriteResGroup38", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKLWriteResGroup38", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKLWriteResGroup38", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKLWriteResGroup38", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKLWriteResGroup38", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKLWriteResGroup38", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGE>", "def", "SKLWriteResGroup39", ":", "SchedWriteRes", "[", "SKLPort5", ",", "SKLPort0156", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";", "}", "<BUGS>", "def", ":", "InstRW", "[", "SKLWriteResGroup39", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKLWriteResGroup39", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKLWriteResGroup39", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGE>", "def", "SKLWriteResGroup40", ":", "SchedWriteRes", "[", "SKLPort6", ",", "SKLPort0156", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";" ]

GCC

arm

CPP

next_suggestion

CPU

3,261

[ "if", "(", "arm_evpc_neon_vrev", "(", "d", ")", ")", "return", "true", ";" ]

[ "static", "bool", "arm_expand_vec_perm_const_1", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "if", "(", "TARGET_NEON", ")", "if", "(", "arm_evpc_neon_vext", "(", "d", ")", ")", "return", "true", ";", "if", "(", "d", "->", "perm", "[", "<NUM_LIT>", "]", ">=", "d", "->", "nelt", ")", "{", "unsigned", "i", ",", "nelt", "=", "d", "->", "nelt", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "++", "i", ")", "d", "->", "perm", "[", "i", "]", "=", "(", "d", "->", "perm", "[", "i", "]", "+", "nelt", ")", "&", "(", "<NUM_LIT>", "*", "nelt", "-", "<NUM_LIT>", ")", ";", "std", "::", "swap", "(", "d", "->", "op0", ",", "d", "->", "op1", ")", ";", "}", "if", "(", "TARGET_NEON", ")", "{", "if", "(", "arm_evpc_neon_vuzp", "(", "d", ")", ")", "return", "true", ";", "if", "(", "arm_evpc_neon_vzip", "(", "d", ")", ")", "return", "true", ";" ]

LLVM

MSP430

CPP

stmt_completion

MPU

3,262

[ ")", ";" ]

[ "return", "!", "MF", ".", "getFrameInfo", "(", ")", ".", "hasVarSizedObjects", "(" ]

LLVM

X86

CPP

program_repair

CPU

3,263

[ "<FIXS>", "SDValue", "Mask", "=", "DAG", ".", "getLoad", "(", "LogicVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPIdx", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "Alignment", ")", ";", "<FIXE>" ]

[ "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "SDValue", "CPIdx", "=", "DAG", ".", "getConstantPool", "(", "C", ",", "TLI", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "unsigned", "Alignment", "=", "cast", "ConstantPoolSDNode", ">", "(", "CPIdx", ")", "->", "getAlignment", "(", ")", ";", "<BUGS>", "SDValue", "Mask", "=", "DAG", ".", "getLoad", "(", "LogicVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPIdx", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "Alignment", ")", ";", "<BUGE>", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "bool", "IsFNABS", "=", "!", "IsFABS", "&&", "(", "Op0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "FABS", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

3,264

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

i386

CPP

stmt_completion

CPU

3,265

[ "_", "_", "W", ",", "_", "_", "mmask8", "_", "_", "M", ",", "_", "_", "m128i", "_", "_", "A", ",", "_", "_", "m128i", "_", "_", "B", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_max_epu32", "(", "_", "_", "m128i" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

3,266

[ "functions", "(", ")", "const", "{" ]

[ "iterator_range", "<", "function_sym_iterator", ">", "HSACodeObject", "::" ]

GCC

i386

CPP

next_suggestion

CPU

3,267

[ "}" ]

[ "for", "(", "count", "=", "<NUM_LIT>", ";", ";", "count", "++", ")", "{", "_", "_", "cpuid_count", "(", "<NUM_LIT>", ",", "count", ",", "eax", ",", "ebx", ",", "ecx", ",", "edx", ")", ";", "switch", "(", "eax", "&", "<NUM_LIT>", ")", "{", "case", "CACHE_END", ":", "return", ";", "case", "CACHE_DATA", ":", "case", "CACHE_UNIFIED", ":", "{", "switch", "(", "(", "eax", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "{", "case", "<NUM_LIT>", ":", "cache", "=", "level1", ";", "break", ";", "case", "<NUM_LIT>", ":", "cache", "=", "level2", ";", "break", ";", "case", "<NUM_LIT>", ":", "cache", "=", "level3", ";", "break", ";", "default", ":", "cache", "=", "NULL", ";", "}", "if", "(", "cache", ")", "{", "unsigned", "sets", "=", "ecx", "+", "<NUM_LIT>", ";", "unsigned", "part", "=", "(", "(", "ebx", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ";", "cache", "->", "assoc", "=", "(", "(", "ebx", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ";", "cache", "->", "line", "=", "(", "ebx", "&", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ";", "cache", "->", "sizekb", "=", "(", "cache", "->", "assoc", "*", "part", "*", "cache", "->", "line", "*", "sets", ")", "/", "<NUM_LIT>", ";", "}", "}", "default", ":", "break", ";", "}" ]

LLVM

ARM

CPP

stmt_completion

CPU

3,268

[ ",", "MVT", "::", "v2i32", ")", ";" ]

[ "addRegisterClass", "(", "VT", ",", "&", "ARM", "::", "DPRRegClass", ")", ";", "addTypeForNEON", "(", "VT", ",", "MVT", "::", "f64" ]

GCC

rs6000

MD

next_suggestion

CPU

3,269

[ "MEM_VOLATILE_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "=", "<NUM_LIT>" ]

[ "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "unspec", ":", "BLK", "[", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_HTM_FENCE", ")", ")", "]", ")", "]", "<STR_LIT>", "{", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_MEM", "(", "BLKmode", ",", "gen_rtx_SCRATCH", "(", "Pmode", ")", ")" ]

GCC

s390

CPP

stmt_completion

MPU

3,270

[ ")", ";" ]

[ "static", "pad_direction", "s390_function_arg_padding", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "if", "(", "s390_function_arg_vector", "(", "mode", ",", "type", ")", ")", "return", "PAD_UPWARD", ";", "return", "default_function_arg_padding", "(", "mode", ",", "type" ]

LLVM

M88k

CPP

stmt_completion

MPU

3,271

[ ")", "const", "{" ]

[ "bool", "isVec9", "(" ]

LLVM

X86

CPP

stmt_completion

CPU

3,272

[ ")", ")", "return", "Offset", "+", "StackSize", ";" ]

[ "if", "(", "FI", "<", "<NUM_LIT>", ")", "{", "return", "Offset", "+", "RegInfo", "->", "getSlotSize", "(", ")", ";", "}", "else", "{", "assert", "(", "(", "-", "(", "Offset", "+", "StackSize", ")", ")", "%", "MFI", "->", "getObjectAlignment", "(", "FI", ")", "==", "<NUM_LIT>", ")", ";", "return", "Offset", "+", "StackSize", ";", "}", "}", "else", "if", "(", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", ")", "{", "if", "(", "FI", "<", "<NUM_LIT>", ")", "{", "return", "Offset", "+", "RegInfo", "->", "getSlotSize", "(", ")", ";", "}", "else", "{", "assert", "(", "(", "-", "(", "Offset", "+", "StackSize", ")", ")", "%", "MFI", "->", "getObjectAlignment", "(", "FI", ")", "==", "<NUM_LIT>", ")", ";", "return", "Offset", "+", "StackSize", ";", "}", "}", "else", "{", "if", "(", "!", "hasFP", "(", "MF" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

3,273

[ "if", "(", "F", "==", "Masks", ".", "end", "(", ")", ")", "return", "false", ";" ]

[ "if", "(", "NR", ".", "Mask", ".", "none", "(", ")", ")", "return", "true", ";", "auto", "F", "=", "Masks", ".", "find", "(", "NR", ".", "Reg", ")", ";" ]

GCC

i386

CPP

next_suggestion

CPU

3,274

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_cvtps_ph", "(", "_", "_", "m512", "_", "_", "A", ",", "const", "int", "_", "_", "I", ")", "{", "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_vcvtps2ph512_mask", "(", "(", "_", "_", "v16sf", ")", "_", "_", "A", ",", "_", "_", "I", ",", "(", "_", "_", "v16hi", ")", "_", "mm256_undefined_si256", "(", ")", ",", "-", "<NUM_LIT>", ")", ";" ]

GCC

gcn

MD

stmt_completion

GPU

3,275

[ "\t", "<NUM_LIT>", ")" ]

[ "(", "TMA_LO_REG", "\t", "\t", "\t", "<NUM_LIT>", ")", "(", "TMA_HI_REG", "\t", "\t", "\t", "<NUM_LIT>", ")", "(", "TTMP0_REG", "\t", "\t", "\t", "<NUM_LIT>", ")", "(", "TTMP11_REG", "\t", "\t", "\t", "<NUM_LIT>", ")", "(", "M0_REG", "\t", "\t", "\t", "<NUM_LIT>", ")", "(", "EXEC_REG", "\t", "\t", "\t", "<NUM_LIT>", ")", "(", "EXEC_LO_REG", "\t", "\t", "\t", "<NUM_LIT>", ")", "(", "EXEC_HI_REG", "\t", "\t", "\t", "<NUM_LIT>", ")", "(", "EXECZ_REG", "\t", "\t" ]

GCC

i386

CPP

code_generation

CPU

3,276

[ "static", "int", "decide_alignment", "(", "int", "align", ",", "enum", "stringop_alg", "alg", ",", "int", "expected_size", ",", "machine_mode", "move_mode", ")", "{", "int", "desired_align", "=", "<NUM_LIT>", ";", "gcc_assert", "(", "alg", "!=", "no_stringop", ")", ";", "if", "(", "alg", "==", "libcall", ")", "return", "<NUM_LIT>", ";", "if", "(", "move_mode", "==", "VOIDmode", ")", "return", "<NUM_LIT>", ";", "desired_align", "=", "GET_MODE_SIZE", "(", "move_mode", ")", ";", "if", "(", "TARGET_CPU_P", "(", "PENTIUMPRO", ")", "&&", "(", "alg", "==", "rep_prefix_4_byte", "||", "alg", "==", "rep_prefix_1_byte", ")", ")", "desired_align", "=", "<NUM_LIT>", ";", "if", "(", "optimize_size", ")", "desired_align", "=", "<NUM_LIT>", ";", "if", "(", "desired_align", "<", "align", ")", "desired_align", "=", "align", ";", "if", "(", "expected_size", "!=", "-", "<NUM_LIT>", "&&", "expected_size", "<", "<NUM_LIT>", ")", "desired_align", "=", "align", ";", "return", "desired_align", ";", "}" ]

[ "Decide", "on", "alignment", ".", "We", "know", "that", "the", "operand", "is", "already", "aligned", "to", "ALIGN", "(", "ALIGN", "can", "be", "based", "on", "profile", "feedback", "and", "thus", "it", "is", "not", "100", "%", "guaranteed", ")", "." ]

LLVM

ARM

CPP

stmt_completion

CPU

3,277

[ ")", ";" ]

[ "RegisterTargetMachine", "<", "ARMBETargetMachine", ">", "Y", "(", "getTheARMBETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "ARMBETargetMachine", ">", "B", "(", "getTheThumbBETarget", "(", ")", ")", ";", "PassRegistry", "&", "Registry", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeGlobalISel", "(", "Registry", ")", ";", "initializeARMLoadStoreOptPass", "(", "Registry", ")", ";", "initializeARMPreAllocLoadStoreOptPass", "(", "Registry", ")", ";", "initializeARMParallelDSPPass", "(", "Registry", ")", ";", "initializeARMCodeGenPreparePass", "(", "Registry", ")", ";", "initializeARMConstantIslandsPass", "(", "Registry", ")", ";", "initializeARMExecutionDomainFixPass", "(", "Registry", ")", ";", "initializeARMExpandPseudoPass", "(", "Registry" ]

GCC

arm

MD

stmt_completion

CPU

3,278

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>" ]

LLVM

PowerPC

TD

stmt_completion

CPU

3,279

[ ")", ",", "<STR_LIT>", ">", ";" ]

[ "def", "BDNZLAm", ":", "BForm_1", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "abscondbrtarget", ":", "$", "dst" ]

LLVM

AArch64

CPP

next_suggestion

CPU

3,280

[ "return", "true", ";" ]

[ "if", "(", "Subtarget", ".", "hasZeroCycleZeroingFP", "(", ")", ")", "{", "if", "(", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "true", ";", "}", "if", "(", "Subtarget", ".", "hasZeroCycleZeroingGP", "(", ")", ")", "{", "if", "(", "Opcode", "==", "TargetOpcode", "::", "COPY", "&&", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "return", "true", ";", "}", "if", "(", "Subtarget", ".", "hasExynosCheapAsMoveHandling", "(", ")", ")", "{", "if", "(", "isExynosResetFast", "(", "MI", ")", "||", "isExynosShiftLeftFast", "(", "MI", ")", ")", "return", "true", ";", "else", "return", "MI", ".", "isAsCheapAsAMove", "(", ")", ";", "}", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]

GCC

arm

MD

next_suggestion

CPU

3,281

[ "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

CellSPU

TD

stmt_completion

MPU

3,282

[ "<", "v4f32", ">", ";" ]

[ "def", "v4f32", ":", "LoadDFormVec" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

3,283

[ "Op", "->", "EndLoc", "=", "E", ";" ]

[ "Op", "->", "Reg", ".", "TRI", "=", "TRI", ";", "Op", "->", "Reg", ".", "STI", "=", "STI", ";", "Op", "->", "Reg", ".", "Modifiers", "=", "-", "<NUM_LIT>", ";", "Op", "->", "Reg", ".", "IsForcedVOP3", "=", "ForceVOP3", ";", "Op", "->", "StartLoc", "=", "S", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

3,284

[ "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1" ]

LLVM

Hexagon

TD

next_suggestion

DSP

3,285

[ "}" ]

[ "def", "A2_addspl", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_679309b8", ",", "TypeALU64", ">", ",", "Enc_a56825", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

LLVM

X86

TD

stmt_completion

CPU

3,286

[ "<STR_LIT>", ",", "SDTShuff2Op", ">", ";" ]

[ "def", "X86Movhlps", ":", "SDNode", "<" ]

LLVM

AArch64

TD

stmt_completion

CPU

3,287

[ "=", "<STR_LIT>", ";" ]

[ "def", "SystemPStateFieldWithImm0_15Operand", ":", "AsmOperandClass", "{", "let", "Name" ]

LLVM

Hexagon

TD

stmt_completion

DSP

3,288

[ "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";" ]

[ "let", "opExtentBits", "=", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ";", "let", "offsetBits", "=", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "src2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "src2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "src2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "src2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ")", ")", ")", ";", "let", "isNVStorable", "=", "!", "if", "(", "!", "eq", "(", "mnemonic", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "!", "if", "(", "isH", "," ]

LLVM

Hexagon

CPP

next_suggestion

DSP

3,289

[ "return", "MCDisassembler", "::", "Success", ";" ]

[ "static", "DecodeStatus", "s11_2ImmDecoder", "(", "MCInst", "&", "MI", ",", "unsigned", "tmp", ",", "uint64_t", ",", "const", "void", "*", "Decoder", ")", "{", "uint64_t", "imm", "=", "SignExtend64", "<", "<NUM_LIT>", ">", "(", "tmp", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";" ]

GCC

sparc

MD

stmt_completion

CPU

3,290

[ "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "udiv", ":", "SI", "(", "match_operand", ":" ]

GCC

pa

MD

program_repair

CPU

3,291

[ "<FIXS>", "(", "define_delay", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]

[ "(", "const_string", "<STR_LIT>", ")", ")", ")", "<BUGS>", "(", "define_delay", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "[", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "nil", ")", "(", "nil", ")", "]", ")", "(", "define_delay", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "[", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "nil", ")", "(", "nil", ")", "]", ")" ]

LLVM

Hexagon

TD

stmt_completion

DSP

3,292

[ "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "mayStore", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=" ]

GCC

rs6000

MD

program_repair

CPU

3,293

[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

LLVM

X86

CPP

program_repair

CPU

3,294

[ "<FIXS>", "{", "ISD", "::", "MUL", ",", "MVT", "::", "v4i32", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ",", "{", "ISD", "::", "MUL", ",", "MVT", "::", "v8i16", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ",", "<FIXE>" ]

[ "return", "LT", ".", "first", "*", "KindCost", ".", "value", "(", ")", ";", "static", "const", "CostKindTblEntry", "SLMCostTable", "[", "]", "=", "{", "<BUGS>", "{", "ISD", "::", "MUL", ",", "MVT", "::", "v4i32", ",", "{", "<NUM_LIT>", "}", "}", ",", "{", "ISD", "::", "MUL", ",", "MVT", "::", "v8i16", ",", "{", "<NUM_LIT>", "}", "}", ",", "<BUGE>", "{", "ISD", "::", "FMUL", ",", "MVT", "::", "f64", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ",", "{", "ISD", "::", "FMUL", ",", "MVT", "::", "f32", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ",", "{", "ISD", "::", "FMUL", ",", "MVT", "::", "v2f64", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", "," ]

GCC

i386

MD

program_repair

CPU

3,295

[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "V8HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "(", "match_operand", ":", "V8HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]

[ "}", ")", "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "V8HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "vec_select", ":", "V8HI", "<BUGS>", "(", "match_operand", ":", "V8HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")" ]

GCC

h8300

MD

program_repair

MPU

3,296

[ "<FIXS>", "(", "define_insn_and_split", "<STR_LIT>", "<FIXE>" ]

[ "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "truncate", ":", "HI", "(", "udiv", ":", "SI" ]

LLVM

ARM

CPP

next_suggestion

CPU

3,297

[ "}" ]

[ "unsigned", "ExtraBits", "=", "<NUM_LIT>", ";", "unsigned", "ExtraScale", "=", "<NUM_LIT>", ";", "bool", "ExtraNeedsCC", "=", "false", ";", "if", "(", "DestReg", "==", "ARM", "::", "SP", ")", "{", "if", "(", "BaseReg", "==", "ARM", "::", "SP", ")", "{", "}", "else", "{", "CopyOpc", "=", "ARM", "::", "tMOVr", ";", "CopyBits", "=", "<NUM_LIT>", ";", "}", "ExtraOpc", "=", "isSub", "?", "ARM", "::", "tSUBspi", ":", "ARM", "::", "tADDspi", ";", "ExtraBits", "=", "<NUM_LIT>", ";", "ExtraScale", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "isARMLowRegister", "(", "DestReg", ")", ")", "{", "if", "(", "BaseReg", "==", "ARM", "::", "SP", ")", "{", "assert", "(", "!", "isSub", "&&", "<STR_LIT>", "Thumb1 does not have tSUBrSPi", "<STR_LIT>", ")", ";", "CopyOpc", "=", "ARM", "::", "tADDrSPi", ";", "CopyBits", "=", "<NUM_LIT>", ";", "CopyScale", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "DestReg", "==", "BaseReg", ")", "{", "}", "else", "if", "(", "isARMLowRegister", "(", "BaseReg", ")", ")", "{", "CopyOpc", "=", "isSub", "?", "ARM", "::", "tSUBi3", ":", "ARM", "::", "tADDi3", ";", "CopyBits", "=", "<NUM_LIT>", ";", "CopyNeedsCC", "=", "true", ";", "}", "else", "{", "CopyOpc", "=", "ARM", "::", "tMOVr", ";", "CopyBits", "=", "<NUM_LIT>", ";", "}", "ExtraOpc", "=", "isSub", "?", "ARM", "::", "tSUBi8", ":", "ARM", "::", "tADDi8", ";", "ExtraBits", "=", "<NUM_LIT>", ";", "ExtraNeedsCC", "=", "true", ";", "}", "else", "{", "if", "(", "DestReg", "==", "BaseReg", ")", "{", "}", "else", "{", "CopyOpc", "=", "ARM", "::", "tMOVr", ";", "CopyBits", "=", "<NUM_LIT>", ";", "}", "ExtraOpc", "=", "<NUM_LIT>", ";", "}", "assert", "(", "(", "(", "Bytes", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "||", "ExtraScale", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Unaligned offset, but all instructions require alignment", "<STR_LIT>", ")", ";", "unsigned", "CopyRange", "=", "(", "(", "<NUM_LIT>", "<<", "CopyBits", ")", "-", "<NUM_LIT>", ")", "*", "CopyScale", ";", "if", "(", "CopyOpc", "&&", "Bytes", "<", "CopyScale", ")", "{", "CopyOpc", "=", "ARM", "::", "tMOVr", ";", "CopyScale", "=", "<NUM_LIT>", ";", "CopyNeedsCC", "=", "false", ";", "CopyRange", "=", "<NUM_LIT>", ";", "}", "unsigned", "ExtraRange", "=", "(", "(", "<NUM_LIT>", "<<", "ExtraBits", ")", "-", "<NUM_LIT>", ")", "*", "ExtraScale", ";", "unsigned", "RequiredCopyInstrs", "=", "CopyOpc", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "unsigned", "RangeAfterCopy", "=", "(", "CopyRange", ">", "Bytes", ")", "?", "<NUM_LIT>", ":", "(", "Bytes", "-", "CopyRange", ")", ";", "assert", "(", "RangeAfterCopy", "%", "ExtraScale", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Extra instruction requires immediate to be aligned", "<STR_LIT>", ")", ";", "unsigned", "RequiredExtraInstrs", ";", "if", "(", "ExtraRange", ")", "RequiredExtraInstrs", "=", "alignTo", "(", "RangeAfterCopy", ",", "ExtraRange", ")", "/", "ExtraRange", ";", "else", "if", "(", "RangeAfterCopy", ">", "<NUM_LIT>", ")", "RequiredExtraInstrs", "=", "<NUM_LIT>", ";", "else", "RequiredExtraInstrs", "=", "<NUM_LIT>", ";", "unsigned", "RequiredInstrs", "=", "RequiredCopyInstrs", "+", "RequiredExtraInstrs", ";", "unsigned", "Threshold", "=", "(", "DestReg", "==", "ARM", "::", "SP", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "RequiredInstrs", ">", "Threshold", ")", "{", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "MBBI", ",", "dl", ",", "DestReg", ",", "BaseReg", ",", "NumBytes", ",", "true", ",", "TII", ",", "MRI", ",", "MIFlags", ")", ";", "return", ";", "}", "if", "(", "CopyOpc", ")", "{", "unsigned", "CopyImm", "=", "std", "::", "min", "(", "Bytes", ",", "CopyRange", ")", "/", "CopyScale", ";", "Bytes", "-=", "CopyImm", "*", "CopyScale", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "CopyOpc", ")", ",", "DestReg", ")", ";", "if", "(", "CopyNeedsCC", ")", "MIB", "=", "MIB", ".", "add", "(", "t1CondCodeOp", "(", ")", ")", ";", "MIB", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ";", "if", "(", "CopyOpc", "!=", "ARM", "::", "tMOVr", ")", "{", "MIB", ".", "addImm", "(", "CopyImm", ")", ";", "}", "MIB", ".", "setMIFlags", "(", "MIFlags", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "BaseReg", "=", "DestReg", ";" ]

GCC

arm

MD

stmt_completion

CPU

3,298

[ "<STR_LIT>", ")", "(", "V2SI", "<STR_LIT>", ")", "]", ")" ]

[ "(", "define_mode_attr", "V_innermode", "[", "(", "V8QI", "<STR_LIT>", ")", "(", "V4HI" ]

GCC

arm

CPP

stmt_completion

CPU

3,299

[ ",", "mode", ")", ")", "return", "NO_REGS", ";" ]

[ "}", "if", "(", "TARGET_NEON", "&&", "(", "MEM_P", "(", "x", ")", "||", "GET_CODE", "(", "x", ")", "==", "CONST_VECTOR", ")", "&&", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_VECTOR_INT", "||", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_VECTOR_FLOAT", "||", "VALID_NEON_STRUCT_MODE", "(", "mode", ")", ")", ")", "return", "NO_REGS", ";", "if", "(", "arm_coproc_mem_operand", "(", "x", ",", "wb", ")", "||", "s_register_operand", "(", "x" ]