docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
GCC	mips	MD	stmt_completion	CPU	3,000	[ "<STR_LIT>", ")", ")" ]	[ "(", "eq_attr", "<STR_LIT>" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	3,001	[ ")", ";" ]	[ "for", "(", "std", "::", "vector", "<", "SUnit", "", ">", "::", "reverse_iterator", "It", "=", "Q", ".", "rbegin", "(", ")", ",", "E", "=", "Q", ".", "rend", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "SUnit", "", "SU", "=", "", "It", ";", "InstructionsGroupCandidate", ".", "push_back", "(", "SU", "->", "getInstr", "(", ")", ")", ";", "if", "(", "TII", "->", "fitsConstReadLimitations", "(", "InstructionsGroupCandidate", ")", "&&", "(", "!", "AnyALU", "\|\|", "!", "TII", "->", "isVectorOnly", "(", "", "SU", "->", "getInstr", "(", ")", ")", ")", ")", "{", "InstructionsGroupCandidate", ".", "pop_back", "(", ")", ";", "Q", ".", "erase", "(", "(", "It", "+", "<NUM_LIT>", ")", ".", "base", "(", ")", ")", ";", "return", "SU", ";", "}", "else", "{", "InstructionsGroupCandidate", ".", "pop_back", "(" ]
LLVM	Alpha	CPP	program_repair	MPU	3,002	[ "<FIXS>", "AlphaLowering", ".", "restoreRA", "(", "BB", ")", ";", "BuildMI", "(", "BB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "<FIXE>" ]	[ "Select", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "}", "<BUGS>", "BuildMI", "(", "BB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "<BUGE>", "return", ";", "case", "ISD", "::", "TRUNCSTORE", ":" ]
LLVM	Hexagon	TD	next_suggestion	DSP	3,003	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rt32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rd32", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	3,004	[ "VReg_64RegClassID", ",", "Val", ")", ";" ]	[ "return", "createRegOperand", "(", "AMDGPU", "::" ]
LLVM	X86	TD	stmt_completion	CPU	3,005	[ ",", "SKLPort5", "]", ">", "{" ]	[ "def", ":", "WriteRes", "<", "WriteVecExtract", ",", "[", "SKLPort0" ]
LLVM	SystemZ	CPP	stmt_completion	CPU	3,006	[ "<NUM_LIT>", "]", ".", "PartOffset", ";" ]	[ "NumFixedGPRs", "+=", "<NUM_LIT>", ";", "RC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "MVT", "::", "f32", ":", "NumFixedFPRs", "+=", "<NUM_LIT>", ";", "RC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "MVT", "::", "f64", ":", "NumFixedFPRs", "+=", "<NUM_LIT>", ";", "RC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "MVT", "::", "v16i8", ":", "case", "MVT", "::", "v8i16", ":", "case", "MVT", "::", "v4i32", ":", "case", "MVT", "::", "v2i64", ":", "case", "MVT", "::", "v4f32", ":", "case", "MVT", "::", "v2f64", ":", "RC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "Register", "VReg", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "MRI", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "VReg", ")", ";", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "VReg", ",", "LocVT", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", "&&", "<STR_LIT>", "Argument not register or memory", "<STR_LIT>", ")", ";", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "LocVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PtrVT", ")", ";", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "MVT", "::", "i32", "\|\|", "VA", ".", "getLocVT", "(", ")", "==", "MVT", "::", "f32", ")", "FIN", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "PtrVT", ",", "FIN", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getLoad", "(", "LocVT", ",", "DL", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ")", ";", "}", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "Indirect", ")", "{", "InVals", ".", "push_back", "(", "DAG", ".", "getLoad", "(", "VA", ".", "getValVT", "(", ")", ",", "DL", ",", "Chain", ",", "ArgValue", ",", "MachinePointerInfo", "(", ")", ")", ")", ";", "unsigned", "ArgIndex", "=", "Ins", "[", "I", "]", ".", "OrigArgIndex", ";", "assert", "(", "Ins", "[", "I", "]", ".", "PartOffset", "==", "<NUM_LIT>", ")", ";", "while", "(", "I", "+", "<NUM_LIT>", "!=", "E", "&&", "Ins", "[", "I", "+", "<NUM_LIT>", "]", ".", "OrigArgIndex", "==", "ArgIndex", ")", "{", "CCValAssign", "&", "PartVA", "=", "ArgLocs", "[", "I", "+", "<NUM_LIT>", "]", ";", "unsigned", "PartOffset", "=", "Ins", "[", "I", "+" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	3,007	[ "::", "V6_vL32b_nt_tmp_ppu", ":" ]	[ "if", "(", "!", "Subtarget", ".", "usePredicatedCalls", "(", ")", ")", "return", "false", ";", "}", "if", "(", "!", "Subtarget", ".", "hasV62Ops", "(", ")", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "Hexagon", "::", "V6_vL32b_ai", ":", "case", "Hexagon", "::", "V6_vL32b_pi", ":", "case", "Hexagon", "::", "V6_vL32b_ppu", ":", "case", "Hexagon", "::", "V6_vL32b_cur_ai", ":", "case", "Hexagon", "::", "V6_vL32b_cur_pi", ":", "case", "Hexagon", "::", "V6_vL32b_cur_ppu", ":", "case", "Hexagon", "::", "V6_vL32b_nt_ai", ":", "case", "Hexagon", "::", "V6_vL32b_nt_pi", ":", "case", "Hexagon", "::", "V6_vL32b_nt_ppu", ":", "case", "Hexagon", "::", "V6_vL32b_tmp_ai", ":", "case", "Hexagon", "::", "V6_vL32b_tmp_pi", ":", "case", "Hexagon", "::", "V6_vL32b_tmp_ppu", ":", "case", "Hexagon", "::", "V6_vL32b_nt_cur_ai", ":", "case", "Hexagon", "::", "V6_vL32b_nt_cur_pi", ":", "case", "Hexagon", "::", "V6_vL32b_nt_cur_ppu", ":", "case", "Hexagon", "::", "V6_vL32b_nt_tmp_ai", ":", "case", "Hexagon", "::", "V6_vL32b_nt_tmp_pi", ":", "case", "Hexagon" ]
GCC	i386	CPP	stmt_completion	CPU	3,008	[ "mmask16", ")", "-", "<NUM_LIT>", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_broadcast_i32x2", "(", "_", "_", "m128i", "_", "_", "A", ")", "{", "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_broadcasti32x2_512_mask", "(", "(", "_", "_", "v4si", ")", "_", "_", "A", ",", "(", "_", "_", "v16si", ")", "_", "mm512_undefined_epi32", "(", ")", ",", "(", "_", "_" ]
LLVM	Hexagon	TD	next_suggestion	DSP	3,009	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rtt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "class", "Enc_e6abcf", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Rs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rtt32", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	3,010	[ "alignOK", "\|\|", "Memory", ".", "Alignment", "==", "Alignment", ")", ";" ]	[ "if", "(", "!", "ARMMCRegisterClasses", "[", "ARM", "::", "rGPRRegClassID", "]", ".", "contains", "(", "Memory", ".", "BaseRegNum", ")", ")", "return", "false", ";", "return", "Memory", ".", "OffsetRegNum", "==", "<NUM_LIT>", "&&", "Memory", ".", "OffsetImm", "==", "nullptr", "&&", "(" ]
LLVM	AArch64	TD	stmt_completion	CPU	3,011	[ ",", "v4i32", ",", "int_arm_neon_vraddhn", ">", ";" ]	[ "def", ":", "NarrowHighHalfPat", "<", "RADDHN2vvv_8h4s", ",", "v4i16" ]
GCC	i386	MD	stmt_completion	CPU	3,012	[ ")" ]	[ "(", "define_reservation", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_reservation", "<STR_LIT>", "<STR_LIT>" ]
LLVM	PowerPC	TD	next_suggestion	CPU	3,013	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "SH", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "xo", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "SH", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "RC", ";" ]
LLVM	AArch64	CPP	stmt_completion	CPU	3,014	[ "AARCH64_TYPE_PROMO_NAME", ";" ]	[ "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return" ]
LLVM	Hexagon	TD	stmt_completion	DSP	3,015	[ "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=" ]
LLVM	M680x0	CPP	next_suggestion	MPU	3,016	[ "}" ]	[ "void", "SetLoad", "(", ")", "{", "Type", "=", "Load", ";" ]
LLVM	R600	TD	stmt_completion	GPU	3,017	[ "LGKM_CNT", ";" ]	[ "field", "bits", "<", "<NUM_LIT>", ">", "EXP_CNT", "=", "<NUM_LIT>", ";", "field", "bits", "<", "<NUM_LIT>", ">", "LGKM_CNT", "=", "<NUM_LIT>", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "VM_CNT", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "EXP_CNT", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=" ]
GCC	c6x	CPP	stmt_completion	VLIW	3,018	[ ")", ";" ]	[ "static", "rtx", "c6x_libcall_value", "(", "machine_mode", "mode", ",", "const_rtx", "fun", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "mode", ",", "REG_A4" ]
LLVM	X86	CPP	next_suggestion	CPU	3,019	[ "if", "(", "TT", ".", "isKnownWindowsMSVCEnvironment", "(", ")", ")", "return", "make_unique", "<", "X86WindowsTargetObjectFile", ">", "(", ")", ";" ]	[ "if", "(", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", "{", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "x86_64", ")", "return", "make_unique", "<", "X86_64MachoTargetObjectFile", ">", "(", ")", ";", "return", "make_unique", "<", "TargetLoweringObjectFileMachO", ">", "(", ")", ";", "}", "if", "(", "TT", ".", "isOSLinux", "(", ")", ")", "return", "make_unique", "<", "X86LinuxTargetObjectFile", ">", "(", ")", ";", "if", "(", "TT", ".", "isOSBinFormatELF", "(", ")", ")", "return", "make_unique", "<", "TargetLoweringObjectFileELF", ">", "(", ")", ";" ]
LLVM	R600	CPP	stmt_completion	GPU	3,020	[ "Imm", ")", ";" ]	[ "int32_t", "SImm", "=", "static_cast", "<", "int32_t", ">", "(", "Imm", ")", ";", "if", "(", "SImm", ">=", "-", "<NUM_LIT>", "&&", "SImm", "<=", "<NUM_LIT>", ")", "{", "O", "<<", "SImm", ";", "return", ";", "}", "if", "(", "Imm", "==", "FloatToBits", "(", "<NUM_LIT>", ")", "\|\|", "Imm", "==", "FloatToBits", "(", "-", "<NUM_LIT>", ")", "\|\|", "Imm", "==", "FloatToBits", "(", "<NUM_LIT>", ")", "\|\|", "Imm", "==", "FloatToBits", "(", "-", "<NUM_LIT>", ")", "\|\|", "Imm", "==", "FloatToBits", "(", "<NUM_LIT>", ")", "\|\|", "Imm", "==", "FloatToBits", "(", "-", "<NUM_LIT>", ")", "\|\|", "Imm", "==", "FloatToBits", "(", "<NUM_LIT>", ")", "\|\|", "Imm", "==", "FloatToBits", "(", "-", "<NUM_LIT>", ")", ")", "{", "O", "<<", "BitsToFloat", "(" ]
GCC	m68k	MD	stmt_completion	MPU	3,021	[ "<STR_LIT>", ")", ")" ]	[ "(", "and", "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]
LLVM	ARM	TD	stmt_completion	CPU	3,022	[ "<STR_LIT>", ",", "SDTARMVSHX", ">", ";" ]	[ "def", "NEONvqshrnsu", ":", "SDNode", "<" ]
LLVM	X86	CPP	stmt_completion	CPU	3,023	[ "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";" ]	[ "OutRetAddr", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "OutRetAddr", ",", "MachinePointerInfo", "(", ")", "," ]
LLVM	R600	TD	stmt_completion	GPU	3,024	[ "f64", ":", "$", "src2", ")", ")", "]", ">", ";" ]	[ "def", "V_FMA_F64", ":", "VOP3_64", "<", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "f64", ":", "$", "dst", ",", "(", "fma", "f64", ":", "$", "src0", ",", "f64", ":", "$", "src1", "," ]
GCC	ia64	MD	next_suggestion	CPU	3,025	[ "(", "match_dup", "<NUM_LIT>", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "fma", ":", "V2SF", "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	X86	CPP	next_suggestion	CPU	3,026	[ "return", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "N0", ",", "N1", ",", "N2", ")", ";" ]	[ "SDValue", "N0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N2", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "EVT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "\|\|", "EVT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "N2", ")", ")", "{", "unsigned", "Opc", "=", "(", "EVT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "N1", ".", "getValueType", "(", ")", "!=", "MVT", "::", "i32", ")", "N1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ANY_EXTEND", ",", "dl", ",", "MVT", "::", "i32", ",", "N1", ")", ";", "if", "(", "N2", ".", "getValueType", "(", ")", "!=", "MVT", "::", "i32", ")", "N2", "=", "DAG", ".", "getIntPtrConstant", "(", "cast", "<", "ConstantSDNode", ">", "(", "N2", ")", "->", "getZExtValue", "(", ")", ")", ";" ]
GCC	mips	MD	stmt_completion	CPU	3,027	[ "<STR_LIT>", ")", "(", "SA", "<STR_LIT>", ")" ]	[ "(", "V2HA", "<STR_LIT>", ")", "]", ")", "(", "define_mode_attr", "addsubfmt", "[", "(", "HQ", "<STR_LIT>", ")", "(", "SQ", "<STR_LIT>", ")", "(", "HA" ]
GCC	rs6000	CPP	next_suggestion	CPU	3,028	[ "}" ]	[ "ggc_add_rtx_root", "(", "&", "rs6000_compare_op1", ",", "<NUM_LIT>", ")", ";", "toc_hash_table", "=", "htab_create", "(", "<NUM_LIT>", ",", "toc_hash_function", ",", "toc_hash_eq", ",", "NULL", ")", ";", "ggc_add_root", "(", "&", "toc_hash_table", ",", "<NUM_LIT>", ",", "sizeof", "(", "toc_hash_table", ")", ",", "toc_hash_mark_table", ")", ";", "machopic_add_gc_roots", "(", ")", ";" ]
LLVM	TPC	TD	stmt_completion	Virtual ISA	3,029	[ "<STR_LIT>", ";" ]	[ "def", "MovDGPackAsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=" ]
GCC	rs6000	MD	next_suggestion	CPU	3,030	[ "<STR_LIT>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V8HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V8HI", "[", "(", "match_operand", ":", "V8HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VSPLT_DIRECT", ")", ")", "]" ]
LLVM	Mips	CPP	program_repair	CPU	3,031	[ "<FIXS>", "getTargetStreamer", "(", ")", ".", "emitMipsHackSTOCG", "(", "Sym", ",", "Flags", ")", ";", "<FIXE>" ]	[ "if", "(", "Parser", ".", "parseAbsoluteExpression", "(", "Flags", ")", ")", "return", "TokError", "(", "<STR_LIT>", "unexpected token", "<STR_LIT>", ")", ";", "<BUGS>", "Parser", ".", "getStreamer", "(", ")", ".", "emitMipsHackSTOCG", "(", "Sym", ",", "Flags", ")", ";", "<BUGE>", "return", "false", ";", "}" ]
LLVM	SystemZ	CPP	stmt_completion	CPU	3,032	[ ")", ";" ]	[ "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "return", "Ctx", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "static_cast", "<", "uint64_t", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected operand type!", "<STR_LIT>" ]
GCC	arm	CPP	next_suggestion	CPU	3,033	[ "if", "(", "d", "->", "perm", "[", "neon_pair_endian_lane_map", "(", "d", "->", "vmode", ",", "<NUM_LIT>", "*", "i", "+", "!", "is_swapped", ")", "]", "!=", "elt", ")", "return", "false", ";" ]	[ "else", "return", "false", ";", "mask", "=", "(", "d", "->", "one_vector_p", "?", "nelt", "-", "<NUM_LIT>", ":", "<NUM_LIT>", "", "nelt", "-", "<NUM_LIT>", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt", "/", "<NUM_LIT>", ";", "i", "++", ")", "{", "unsigned", "elt", "=", "neon_pair_endian_lane_map", "(", "d", "->", "vmode", ",", "i", "+", "high", ")", "&", "mask", ";", "if", "(", "d", "->", "perm", "[", "neon_pair_endian_lane_map", "(", "d", "->", "vmode", ",", "<NUM_LIT>", "", "i", "+", "is_swapped", ")", "]", "!=", "elt", ")", "return", "false", ";", "elt", "=", "neon_pair_endian_lane_map", "(", "d", "->", "vmode", ",", "i", "+", "nelt", "+", "high", ")", "&", "mask", ";" ]
LLVM	ARM64	TD	next_suggestion	CPU	3,034	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	3,035	[ "else", "Cvt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "MVT", "::", "i32", ",", "MVT", "::", "i32", ")", ",", "Op", ")", ";" ]	[ "static", "SDValue", "ExpandBITCAST", "(", "SDNode", "", "N", ",", "SelectionDAG", "&", "DAG", ",", "const", "ARMSubtarget", "", "Subtarget", ")", "{", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "SrcVT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "DstVT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "const", "bool", "HasFullFP16", "=", "Subtarget", "->", "hasFullFP16", "(", ")", ";", "if", "(", "SrcVT", "==", "MVT", "::", "i16", "&&", "DstVT", "==", "MVT", "::", "f16", ")", "{", "if", "(", "!", "HasFullFP16", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "MVT", "::", "i32", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "MVT", "::", "f16", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "SDValue", "(", ")", ";", "}", "if", "(", "SrcVT", "==", "MVT", "::", "f16", "&&", "DstVT", "==", "MVT", "::", "i16", ")", "{", "if", "(", "!", "HasFullFP16", ")", "return", "SDValue", "(", ")", ";", "auto", "ZeroExtend", "=", "N", "->", "use_begin", "(", ")", ";", "if", "(", "N", "->", "use_size", "(", ")", "!=", "<NUM_LIT>", "\|\|", "ZeroExtend", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "ZERO_EXTEND", "\|\|", "ZeroExtend", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "MVT", "::", "i32", ")", "return", "SDValue", "(", ")", ";", "auto", "Copy", "=", "ZeroExtend", "->", "use_begin", "(", ")", ";", "if", "(", "Copy", "->", "getOpcode", "(", ")", "==", "ISD", "::", "CopyToReg", "&&", "Copy", "->", "use_begin", "(", ")", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "SDValue", "Cvt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "MVT", "::", "i32", ",", "Op", ")", ";", "DAG", ".", "ReplaceAllUsesWith", "(", "*", "ZeroExtend", ",", "&", "Cvt", ")", ";", "return", "Cvt", ";", "}", "return", "SDValue", "(", ")", ";", "}", "if", "(", "!", "(", "SrcVT", "==", "MVT", "::", "i64", "\|\|", "DstVT", "==", "MVT", "::", "i64", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "SrcVT", "==", "MVT", "::", "i64", "&&", "TLI", ".", "isTypeLegal", "(", "DstVT", ")", ")", "{", "if", "(", "SDValue", "Val", "=", "CombineVMOVDRRCandidateWithVecOp", "(", "N", ",", "DAG", ")", ")", "return", "Val", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_ELEMENT", ",", "dl", ",", "MVT", "::", "i32", ",", "Op", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_ELEMENT", ",", "dl", ",", "MVT", "::", "i32", ",", "Op", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "DstVT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "f64", ",", "Lo", ",", "Hi", ")", ")", ";", "}", "if", "(", "DstVT", "==", "MVT", "::", "i64", "&&", "TLI", ".", "isTypeLegal", "(", "SrcVT", ")", ")", "{", "SDValue", "Cvt", ";", "if", "(", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", "&&", "SrcVT", ".", "isVector", "(", ")", "&&", "SrcVT", ".", "getVectorNumElements", "(", ")", ">", "<NUM_LIT>", ")", "Cvt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "MVT", "::", "i32", ",", "MVT", "::", "i32", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "SrcVT", ",", "Op", ")", ")", ";" ]
GCC	visium	MD	next_suggestion	Virtual ISA	3,036	[ "<STR_LIT>", ")" ]	[ "(", "ashift", ":", "I", "(", "match_operand", ":", "I", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
LLVM	AArch64	CPP	next_suggestion	CPU	3,037	[ "}" ]	[ "EmitA64MappingSymbol", "(", ")", ";", "MCELFStreamer", "::", "EmitInstruction", "(", "Inst", ",", "STI", ")", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	3,038	[ "return", "(", "AllowI1", "&&", "VT", "==", "MVT", "::", "i1", ")", "\|\|", "TLI", ".", "isTypeLegal", "(", "VT", ")", ";" ]	[ "if", "(", "VT", "==", "MVT", "::", "f32", "&&", "!", "X86ScalarSSEf32", ")", "return", "false", ";", "if", "(", "VT", "==", "MVT", "::", "f80", ")", "return", "false", ";" ]
GCC	sh	CPP	next_suggestion	CPU	3,039	[ "anon_parm_regs", "=", "NPARM_REGS", "(", "SImode", ")", "-", "named_parm_regs", ";" ]	[ "static", "void", "sh_setup_incoming_varargs", "(", "cumulative_args_t", "ca", ",", "const", "function_arg_info", "&", "arg", ",", "int", "", "pretend_arg_size", ",", "int", "second_time", "ATTRIBUTE_UNUSED", ")", "{", "gcc_assert", "(", "cfun", "->", "stdarg", ")", ";", "if", "(", "TARGET_VARARGS_PRETEND_ARGS", "(", "current_function_decl", ")", ")", "{", "int", "named_parm_regs", "=", "<NUM_LIT>", ",", "anon_parm_regs", ";", "if", "(", "!", "TYPE_NO_NAMED_ARGS_STDARG_P", "(", "TREE_TYPE", "(", "current_function_decl", ")", ")", ")", "named_parm_regs", "=", "(", "sh_round_reg", "(", "", "get_cumulative_args", "(", "ca", ")", ",", "arg", ".", "mode", ")", "+", "CEIL", "(", "arg", ".", "promoted_size_in_bytes", "(", ")", ",", "UNITS_PER_WORD", ")", ")", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	3,040	[ "ARM", "::", "t2DoLoopStartTP", ":", "ARM", "::", "t2WhileLoopStartTP", ";" ]	[ "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " VCTP's are not identical\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "}", "Register", "CountReg", "=", "FirstVCTP", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "CountReg", ".", "isVirtual", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " cannot determine VCTP PHI\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "MachineInstr", "", "Phi", "=", "LookThroughCOPY", "(", "MRI", "->", "getVRegDef", "(", "CountReg", ")", ",", "MRI", ")", ";", "if", "(", "!", "Phi", "\|\|", "Phi", "->", "getOpcode", "(", ")", "!=", "TargetOpcode", "::", "PHI", "\|\|", "Phi", "->", "getNumOperands", "(", ")", "!=", "<NUM_LIT>", "\|\|", "(", "Phi", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", "!=", "ML", "->", "getLoopLatch", "(", ")", "&&", "Phi", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", "!=", "ML", "->", "getLoopLatch", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " cannot determine VCTP Count\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "CountReg", "=", "Phi", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", "==", "ML", "->", "getLoopLatch", "(", ")", "?", "Phi", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ":", "Phi", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "", "MBB", "=", "LoopStart", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "InsertPt", "=", "MBB", "->", "getFirstTerminator", "(", ")", ";", "for", "(", "MachineInstr", "&", "Use", ":", "MRI", "->", "use_instructions", "(", "LoopStart", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "if", "(", "(", "InsertPt", "!=", "MBB", "->", "end", "(", ")", "&&", "!", "DT", "->", "dominates", "(", "&", "*", "InsertPt", ",", "&", "Use", ")", ")", "\|\|", "!", "DT", "->", "dominates", "(", "ML", "->", "getHeader", "(", ")", ",", "Use", ".", "getParent", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " InsertPt could not be a terminator!\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "unsigned", "NewOpc", "=", "LoopStart", "->", "getOpcode", "(", ")", "==", "ARM", "::", "t2DoLoopStart", "?" ]
LLVM	Xtensa	CPP	code_generation	MPU	3,041	[ "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}" ]	[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]
GCC	arm	MD	next_suggestion	CPU	3,042	[ "(", "match_dup", "<NUM_LIT>", ")", "]", ")", ")", "]" ]	[ "[", "(", "ashiftrt", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "]", ")", ")", "(", "clobber", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_op_dup", "<NUM_LIT>", "[", "(", "ashift", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_op_dup", "<NUM_LIT>", "[", "(", "ashiftrt", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")" ]
LLVM	Hexagon	TD	stmt_completion	DSP	3,043	[ "<NUM_LIT>", "}", "=", "MajOp", ";" ]	[ "}", "]", ">", ";", "let", "hasSideEffects", "=", "<NUM_LIT>", ",", "isCompare", "=", "<NUM_LIT>", ",", "InputType", "=", "<STR_LIT>", ",", "isExtendable", "=", "<NUM_LIT>", ",", "opExtendable", "=", "<NUM_LIT>", "in", "class", "T_CMP", "<", "string", "mnemonic", ",", "bits", "<", "<NUM_LIT>", ">", "MajOp", ",", "bit", "isNot", ",", "Operand", "ImmOp", ">", ":", "ALU32Inst", "<", "(", "outs", "PredRegs", ":", "$", "dst", ")", ",", "(", "ins", "IntRegs", ":", "$", "src1", ",", "ImmOp", ":", "$", "src2", ")", ",", "<STR_LIT>", "#", "!", "if", "(", "isNot", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", "#", "mnemonic", "#", "<STR_LIT>", ",", "[", "]", ",", "<STR_LIT>", ",", "ALU32_2op_tc_2early_SLOT0123", ">", ",", "ImmRegRel", "{", "bits", "<", "<NUM_LIT>", ">", "dst", ";", "bits", "<", "<NUM_LIT>", ">", "src1", ";", "bits", "<", "<NUM_LIT>", ">", "src2", ";", "let", "CextOpcode", "=", "mnemonic", ";", "let", "opExtentBits", "=", "!", "if", "(", "!", "eq", "(", "mnemonic", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "let", "isExtentSigned", "=", "!", "if", "(", "!", "eq", "(", "mnemonic", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "let", "IClass", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]
LLVM	Hexagon	TD	stmt_completion	DSP	3,044	[ ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "InputType", "=", "<STR_LIT>" ]
LLVM	AMDGPU	CPP	code_generation	GPU	3,045	[ "bool", "SIFixSGPRCopies", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "SIRegisterInfo", "", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "const", "SIInstrInfo", "", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "MDT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "SmallVector", "<", "MachineInstr", "", ",", "<NUM_LIT>", ">", "Worklist", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "", "BI", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineInstr", "&", "MI", "=", "", "I", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "continue", ";", "case", "AMDGPU", "::", "COPY", ":", "case", "AMDGPU", "::", "WQM", ":", "case", "AMDGPU", "::", "WWM", ":", "{", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "continue", ";", "const", "TargetRegisterClass", "", "SrcRC", ",", "", "DstRC", ";", "std", "::", "tie", "(", "SrcRC", ",", "DstRC", ")", "=", "getCopyRegClasses", "(", "MI", ",", "", "TRI", ",", "MRI", ")", ";", "if", "(", "isVGPRToSGPRCopy", "(", "SrcRC", ",", "DstRC", ",", "", "TRI", ")", ")", "{", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", ")", "{", "TII", "->", "moveToVALU", "(", "MI", ",", "MDT", ")", ";", "break", ";", "}", "MachineInstr", "", "DefMI", "=", "MRI", ".", "getVRegDef", "(", "SrcReg", ")", ";", "unsigned", "SMovOp", ";", "int64_t", "Imm", ";", "if", "(", "isSafeToFoldImmIntoCopy", "(", "&", "MI", ",", "DefMI", ",", "TII", ",", "SMovOp", ",", "Imm", ")", ")", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Imm", ")", ";", "MI", ".", "addImplicitDefUseOperands", "(", "MF", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "SMovOp", ")", ")", ";", "break", ";", "}", "TII", "->", "moveToVALU", "(", "MI", ",", "MDT", ")", ";", "}", "else", "if", "(", "isSGPRToVGPRCopy", "(", "SrcRC", ",", "DstRC", ",", "", "TRI", ")", ")", "{", "tryChangeVGPRtoSGPRinCopy", "(", "MI", ",", "TRI", ",", "TII", ")", ";", "}", "break", ";", "}", "case", "AMDGPU", "::", "PHI", ":", "{", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "Reg", ")", ")", ")", "break", ";", "bool", "HasVGPROperand", "=", "phiHasVGPROperands", "(", "MI", ",", "MRI", ",", "TRI", ",", "TII", ")", ";", "if", "(", "MI", ".", "getNumExplicitOperands", "(", ")", "==", "<NUM_LIT>", "&&", "!", "HasVGPROperand", ")", "{", "MachineBasicBlock", "", "MBB0", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "MachineBasicBlock", "", "MBB1", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "!", "predsHasDivergentTerminator", "(", "MBB0", ",", "TRI", ")", "&&", "!", "predsHasDivergentTerminator", "(", "MBB1", ",", "TRI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Not fixing PHI for uniform branch: ", "<STR_LIT>", "<<", "MI", "<<", "'", "\\n", "'", ")", ";", "break", ";", "}", "}", "SmallSet", "<", "unsigned", ",", "<NUM_LIT>", ">", "Visited", ";", "if", "(", "HasVGPROperand", "\|\|", "!", "phiHasBreakDef", "(", "MI", ",", "MRI", ",", "Visited", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Fixing PHI: ", "<STR_LIT>", "<<", "MI", ")", ";", "TII", "->", "moveToVALU", "(", "MI", ",", "MDT", ")", ";", "}", "break", ";", "}", "case", "AMDGPU", "::", "REG_SEQUENCE", ":", "if", "(", "TRI", "->", "hasVectorRegisters", "(", "TII", "->", "getOpRegClass", "(", "MI", ",", "<NUM_LIT>", ")", ")", "\|\|", "!", "hasVectorOperands", "(", "MI", ",", "TRI", ")", ")", "{", "foldVGPRCopyIntoRegSequence", "(", "MI", ",", "TRI", ",", "TII", ",", "MRI", ")", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Fixing REG_SEQUENCE: ", "<STR_LIT>", "<<", "MI", ")", ";", "TII", "->", "moveToVALU", "(", "MI", ",", "MDT", ")", ";", "break", ";", "case", "AMDGPU", "::", "INSERT_SUBREG", ":", "{", "const", "TargetRegisterClass", "", "DstRC", ",", "", "Src0RC", ",", "", "Src1RC", ";", "DstRC", "=", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "Src0RC", "=", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "Src1RC", "=", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "TRI", "->", "isSGPRClass", "(", "DstRC", ")", "&&", "(", "TRI", "->", "hasVectorRegisters", "(", "Src0RC", ")", "\|\|", "TRI", "->", "hasVectorRegisters", "(", "Src1RC", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " Fixing INSERT_SUBREG: ", "<STR_LIT>", "<<", "MI", ")", ";", "TII", "->", "moveToVALU", "(", "MI", ",", "MDT", ")", ";", "}", "break", ";", "}", "}", "}", "}", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", "&&", "EnableM0Merge", ")", "hoistAndMergeSGPRInits", "(", "AMDGPU", "::", "M0", ",", "MRI", ",", "*", "MDT", ",", "TII", ")", ";", "return", "true", ";", "}" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
LLVM	Mips	CPP	next_suggestion	CPU	3,046	[ "unsigned", "Flags", "=", "MCA", ".", "getELFHeaderEFlags", "(", ")", ";" ]	[ "void", "MipsTargetELFStreamer", "::", "emitDirectiveSetMips16", "(", ")", "{", "MCAssembler", "&", "MCA", "=", "getStreamer", "(", ")", ".", "getAssembler", "(", ")", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	3,047	[ ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]	[ "def", "M2_mpy_sat_rnd_hl_s0", ":", "T_M2_mpy", "<", "<NUM_LIT>", ",", "<NUM_LIT>" ]
LLVM	VE	TD	stmt_completion	CPU	3,048	[ "i64", ":", "$", "sz", ",", "v256f64", ":", "$", "vx", ",", "i32", ":", "$", "vl", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "int_ve_vl_vstu2dncot_vssl", "v256f64", ":", "$", "vx", ",", "i64", ":", "$", "sy", ",", "i64", ":", "$", "sz", ",", "i32", ":", "$", "vl", ")", ",", "(", "VSTU2DNCOTrrvl", "i64", ":", "$", "sy", "," ]
LLVM	X86	CPP	next_suggestion	CPU	3,049	[ "if", "(", "N", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ")", "continue", ";" ]	[ "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", "&&", "!", "Subtarget", "->", "useRetpoline", "(", ")", "&&", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "!", "Subtarget", "->", "callRegIndirect", "(", ")", ")", "\|\|", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "(", "Subtarget", "->", "is64Bit", "(", ")", "\|\|", "!", "getTargetMachine", "(", ")", ".", "isPositionIndependent", "(", ")", ")", ")", ")", ")", "{", "bool", "HasCallSeq", "=", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ";", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Load", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "isCalleeLoad", "(", "Load", ",", "Chain", ",", "HasCallSeq", ")", ")", "continue", ";", "moveBelowOrigChain", "(", "CurDAG", ",", "Load", ",", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "Chain", ")", ";", "++", "NumLoadMoved", ";", "continue", ";", "}", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "FP_ROUND", "&&", "N", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "FP_EXTEND", ")", "continue", ";", "MVT", "SrcVT", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSimpleValueType", "(", ")", ";", "MVT", "DstVT", "=", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "SrcVT", ".", "isVector", "(", ")", "\|\|", "DstVT", ".", "isVector", "(", ")", ")", "continue", ";", "const", "X86TargetLowering", "", "X86Lowering", "=", "static_cast", "<", "const", "X86TargetLowering", "", ">", "(", "TLI", ")", ";", "bool", "SrcIsSSE", "=", "X86Lowering", "->", "isScalarFPTypeInSSEReg", "(", "SrcVT", ")", ";", "bool", "DstIsSSE", "=", "X86Lowering", "->", "isScalarFPTypeInSSEReg", "(", "DstVT", ")", ";", "if", "(", "SrcIsSSE", "&&", "DstIsSSE", ")", "continue", ";", "if", "(", "!", "SrcIsSSE", "&&", "!", "DstIsSSE", ")", "{", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "FP_EXTEND", ")", "continue", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	3,050	[ "}" ]	[ "ARMPLT1", "", "ARMPLT", "::", "create", "(", ")", "{", "ARMPLT1", "", "plt1_entry", "=", "new", "(", "std", "::", "not", "hrow", ")", "ARMPLT1", "(", "*", "m_pSectionData", ")", ";", "if", "(", "!", "plt1_entry", ")", "fatal", "(", "diag", "::", "fail_allocate_memory_plt", ")", ";", "return", "plt1_entry", ";" ]
GCC	lm32	CPP	next_suggestion	MPU	3,051	[ "if", "(", "amount", "<", "<NUM_LIT>", ")", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";" ]	[ "if", "(", "!", "IN_RANGE", "(", "amount", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "rtx", "r10", ";", "r10", "=", "gen_rtx_REG", "(", "word_mode", ",", "<NUM_LIT>", ")", ";", "insn", "=", "emit_move_insn", "(", "r10", ",", "GEN_INT", "(", "amount", ")", ")", ";" ]
GCC	ia64	MD	stmt_completion	CPU	3,052	[ "<STR_LIT>", ")" ]	[ "(", "define_reservation", "<STR_LIT>" ]
GCC	stormy16	CPP	next_suggestion	CPU	3,053	[ "}" ]	[ "ret", "=", "_", "_", "popcount_tab", "[", "x", "&", "<NUM_LIT>", "]", ";", "ret", "+=", "_", "_", "popcount_tab", "[", "(", "x", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", "]", ";", "return", "ret", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	3,054	[ ";" ]	[ "unsigned", "Reg", "=", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "X86", "::", "GR64RegClass", ".", "contains", "(", "Reg", ")", "&&", "!", "X86", "::", "GR32RegClass", ".", "contains", "(", "Reg", ")", ")", "continue", ";", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "<NUM_LIT>", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";", "if", "(", "X86", "::", "GR64RegClass", ".", "contains", "(", "Reg", ")", "\|\|", "X86", "::", "GR32RegClass", ".", "contains", "(", "Reg", ")", ")", "continue", ";", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "TII", ".", "storeRegToStackSlot", "(", "MBB", ",", "MI", ",", "Reg", ",", "true", ",", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";", "--", "MI" ]
LLVM	Hexagon	TD	next_suggestion	DSP	3,055	[ "let", "isCommutable", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "USR_OVF", "]", ";" ]
LLVM	X86	TD	stmt_completion	CPU	3,056	[ "(", "OpcodeStr", ",", "<STR_LIT>", ")", ",", "[", "]", ">", ",", "Sched", "<", "[", "sched", ".", "Folded", "]", ">", ";" ]	[ "def", "rm", ":", "SS48I", "<", "opc", ",", "MRMSrcMem", ",", "(", "outs", "OutRC", ":", "$", "dst", ")", ",", "(", "ins", "MemOp", ":", "$", "src", ")", ",", "!", "strconcat" ]
GCC	or1k	CPP	next_suggestion	CPU	3,057	[ "output_addr_const", "(", "file", ",", "addr", ")", ";" ]	[ "fputc", "(", "'", "<NUM_LIT>", "'", ",", "file", ")", ";", "break", ";", "case", "PLUS", ":", "offset", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "addr", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "CONST_INT_P", "(", "offset", ")", ")", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "LO_SUM", ")", "{", "print_reloc", "(", "file", ",", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "INTVAL", "(", "offset", ")", ",", "RKIND_LO", ")", ";", "addr", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "}", "else", "output_addr_const", "(", "file", ",", "offset", ")", ";", "break", ";", "case", "LO_SUM", ":", "offset", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "addr", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "print_reloc", "(", "file", ",", "offset", ",", "<NUM_LIT>", ",", "RKIND_LO", ")", ";", "break", ";", "default", ":" ]
LLVM	ARM64	TD	next_suggestion	CPU	3,058	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "vi32gpr", ":", "SIMDInsFromMain", "<", "<STR_LIT>", ",", "v4i32", ",", "GPR32", ",", "VectorIndexS", ">", "{", "bits", "<", "<NUM_LIT>", ">", "idx", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "idx", ";" ]
GCC	aarch64	CPP	next_suggestion	CPU	3,059	[ "}" ]	[ "vqdmlslh_lane_s16", "(", "int32_t", "_", "_", "a", ",", "int16_t", "_", "_", "b", ",", "int16x4_t", "_", "_", "c", ",", "const", "int", "_", "_", "d", ")", "{", "return", "_", "_", "builtin_aarch64_sqdmlsl_lanehi", "(", "_", "_", "a", ",", "_", "_", "b", ",", "_", "_", "c", ",", "_", "_", "d", ")", ";" ]
GCC	mips	MD	stmt_completion	CPU	3,060	[ ")", "]" ]	[ "(", "unspec", ":", "IMSA", "[", "(", "match_operand", ":", "IMSA", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "IMSA", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	3,061	[ ")", ",", "std", "::", "end", "(", "MASSVFuncs", ")", ",", "Name", ")", ";" ]	[ "bool", "PPCLowerMASSVEntries", "::", "isMASSVFunc", "(", "StringRef", "Name", ")", "{", "auto", "Iter", "=", "std", "::", "find", "(", "std", "::", "begin", "(", "MASSVFuncs" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	3,062	[ ")", ";" ]	[ "cleanup", "(" ]
GCC	ia64	CPP	program_repair	CPU	3,063	[ "<FIXS>", "static", "void", "<FIXE>" ]	[ "return", "false", ";", "}", "<BUGS>", "void", "<BUGE>", "ia64_encode_section_info", "(", "decl", ",", "first", ")", "tree", "decl", ";", "int", "first", "ATTRIBUTE_UNUSED", ";" ]
LLVM	LoongArch	CPP	program_repair	CPU	3,064	[ "<FIXS>", "fixup_loongarch_b16", "=", "FirstTargetFixupKind", ",", "fixup_loongarch_b21", ",", "fixup_loongarch_b26", ",", "fixup_loongarch_abs_hi20", ",", "fixup_loongarch_abs_lo12", ",", "fixup_loongarch_abs64_lo20", ",", "fixup_loongarch_abs64_hi12", ",", "fixup_loongarch_tls_le_hi20", ",", "fixup_loongarch_tls_le_lo12", ",", "fixup_loongarch_tls_le64_lo20", ",", "fixup_loongarch_tls_le64_hi12", ",", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "NumTargetFixupKinds", "=", "fixup_loongarch_invalid", "-", "FirstTargetFixupKind", ",", "fixup_loongarch_pcala_hi20", "=", "FirstLiteralRelocationKind", "+", "ELF", "::", "R_LARCH_PCALA_HI20", ",", "fixup_loongarch_pcala_lo12", ",", "fixup_loongarch_pcala64_lo20", ",", "fixup_loongarch_pcala64_hi12", ",", "fixup_loongarch_got_pc_hi20", ",", "fixup_loongarch_got_pc_lo12", ",", "fixup_loongarch_got64_pc_lo20", ",", "fixup_loongarch_got64_pc_hi12", ",", "fixup_loongarch_got_hi20", ",", "fixup_loongarch_got_lo12", ",", "fixup_loongarch_got64_lo20", ",", "fixup_loongarch_got64_hi12", ",", "fixup_loongarch_tls_ie_pc_hi20", "=", "FirstLiteralRelocationKind", "+", "ELF", "::", "R_LARCH_TLS_IE_PC_HI20", ",", "fixup_loongarch_tls_ie_pc_lo12", ",", "fixup_loongarch_tls_ie64_pc_lo20", ",", "fixup_loongarch_tls_ie64_pc_hi12", ",", "fixup_loongarch_tls_ie_hi20", ",", "fixup_loongarch_tls_ie_lo12", ",", "fixup_loongarch_tls_ie64_lo20", ",", "fixup_loongarch_tls_ie64_hi12", ",", "fixup_loongarch_tls_ld_pc_hi20", ",", "fixup_loongarch_tls_ld_hi20", ",", "fixup_loongarch_tls_gd_pc_hi20", ",", "fixup_loongarch_tls_gd_hi20", "<FIXE>" ]	[ "enum", "Fixups", "{", "<BUGS>", "fixup_loongarch_b26", "=", "FirstTargetFixupKind", ",", "fixup_loongarch_pcala_hi20", ",", "fixup_loongarch_pcala_lo12", ",", "<BUGE>", "<BUGS>", "<BUGE>", "fixup_loongarch_invalid", ",", "<BUGS>", "NumTargetFixupKinds", "=", "fixup_loongarch_invalid", "-", "FirstTargetFixupKind", "<BUGE>", "}", ";", "}", "}" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	3,065	[ "return", "true", ";" ]	[ "PV", ".", "Inv", "=", "true", ";", "if", "(", "PV", ".", "X", "!=", "PV", ".", "R", ")", "{", "Value", "", "Var", "=", "nullptr", ",", "", "Inv", "=", "nullptr", ",", "", "X1", "=", "nullptr", ",", "", "X2", "=", "nullptr", ";", "if", "(", "!", "match", "(", "PV", ".", "X", ",", "m_Xor", "(", "m_Value", "(", "X1", ")", ",", "m_Value", "(", "X2", ")", ")", ")", ")", "return", "false", ";", "auto", "", "I1", "=", "dyn_cast", "<", "Instruction", ">", "(", "X1", ")", ";", "auto", "", "I2", "=", "dyn_cast", "<", "Instruction", ">", "(", "X2", ")", ";", "if", "(", "!", "I1", "\|\|", "I1", "->", "getParent", "(", ")", "!=", "LoopB", ")", "{", "Var", "=", "X2", ";", "Inv", "=", "X1", ";", "}", "else", "if", "(", "!", "I2", "\|\|", "I2", "->", "getParent", "(", ")", "!=", "LoopB", ")", "{", "Var", "=", "X1", ";", "Inv", "=", "X2", ";", "}", "else", "return", "false", ";", "if", "(", "Var", "!=", "PV", ".", "R", ")", "return", "false", ";", "PV", ".", "M", "=", "Inv", ";", "}", "Value", "*", "EntryP", "=", "RPhi", "->", "getIncomingValueForBlock", "(", "PrehB", ")", ";", "PV", ".", "P", "=", "EntryP", ";", "}", "return", "true", ";", "}", "if", "(", "matchRightShift", "(", "SelI", ",", "PV", ")", ")", "{", "if", "(", "PV", ".", "Inv", "&&", "!", "isa", "<", "ConstantInt", ">", "(", "PV", ".", "Q", ")", ")", "return", "false", ";", "if", "(", "PreScan", ")" ]
LLVM	Mips	TD	next_suggestion	CPU	3,066	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rd", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rs", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", ";" ]
GCC	sh	MD	next_suggestion	CPU	3,067	[ "<STR_LIT>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "reg", ":", "SI", "GBR_REG", ")", ")", "]" ]
LLVM	X86	TD	stmt_completion	CPU	3,068	[ ",", "(", "MOVSHDUPrr", "VR128", ":", "$", "src", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "v4i32", "(", "X86Movshdup", "VR128", ":", "$", "src", ")", ")" ]
LLVM	VE	CPP	stmt_completion	CPU	3,069	[ "}", ")", ";" ]	[ "return", "getNode", "(", "ISD", "::", "SHL", ",", "MVT", "::", "i64", ",", "{", "PackStride", ",", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")" ]
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	3,070	[ "}" ]	[ "}", "}", "if", "(", "MCAI", "->", "getExceptionHandlingType", "(", ")", "==", "ExceptionHandling", "::", "Wasm", "&&", "MF", ".", "getFunction", "(", ")", ".", "hasPersonalityFn", "(", ")", ")", "{", "bool", "Changed", "=", "fixCallUnwindMismatches", "(", "MF", ")", ";", "Changed", "\|=", "fixCatchUnwindMismatches", "(", "MF", ")", ";", "if", "(", "Changed", ")", "recalculateScopeTops", "(", "MF", ")", ";", "}" ]
LLVM	ARM	TD	stmt_completion	CPU	3,071	[ ">", ";" ]	[ "def", "AddLikeOrOp", ":", "ComplexPattern", "<", "i32", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "]", ",", "[", "SDNPWantParent", "]" ]
LLVM	AAP	CPP	next_suggestion	MPU	3,072	[ "break", ";" ]	[ "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "RC", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "getID", "(", ")", ",", "DL", ",", "MVT", "::", "i16", ")", ";", "SDNode", "*", "N", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "COPY_TO_REGCLASS", ",", "DL", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ",", "RC", ")", ";", "SDValue", "Zero", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i16", ")", ";", "OutOps", ".", "push_back", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ")", ";", "OutOps", ".", "push_back", "(", "Zero", ")", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	3,073	[ "Cmp", "=", "DAG", ".", "getSetCC", "(", "DL", ",", "getSetCCResultType", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "TheVT", ")", ",", "Value", ",", "ThreshVal", ",", "ISD", "::", "SETLT", ")", ";" ]	[ "if", "(", "TheVT", "==", "MVT", "::", "f64", ")", "Status", "=", "Thresh", ".", "convert", "(", "APFloat", "::", "IEEEdouble", "(", ")", ",", "APFloat", "::", "rmNearestTiesToEven", ",", "&", "LosesInfo", ")", ";", "else", "if", "(", "TheVT", "==", "MVT", "::", "f80", ")", "Status", "=", "Thresh", ".", "convert", "(", "APFloat", "::", "x87DoubleExtended", "(", ")", ",", "APFloat", "::", "rmNearestTiesToEven", ",", "&", "LosesInfo", ")", ";", "assert", "(", "Status", "==", "APFloat", "::", "opOK", "&&", "!", "LosesInfo", "&&", "<STR_LIT>", "FP conversion should have been exact", "<STR_LIT>", ")", ";", "SDValue", "ThreshVal", "=", "DAG", ".", "getConstantFP", "(", "Thresh", ",", "DL", ",", "TheVT", ")", ";", "SDValue", "Cmp", "=", "DAG", ".", "getSetCC", "(", "DL", ",", "getSetCCResultType", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "TheVT", ")", ",", "Value", ",", "ThreshVal", ",", "ISD", "::", "SETLT", ")", ";", "Adjust", "=", "DAG", ".", "getSelect", "(", "DL", ",", "MVT", "::", "i64", ",", "Cmp", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i64", ")", ",", "DAG", ".", "getConstant", "(", "APInt", "::", "getSignMask", "(", "<NUM_LIT>", ")", ",", "DL", ",", "MVT", "::", "i64", ")", ")", ";", "SDValue", "Sub", ";", "if", "(", "IsStrict", ")", "{", "Sub", "=", "DAG", ".", "getNode", "(", "ISD", "::", "STRICT_FSUB", ",", "DL", ",", "{", "TheVT", ",", "MVT", "::", "Other", "}", ",", "{", "Chain", ",", "Value", ",", "ThreshVal", "}", ")", ";", "Chain", "=", "Sub", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "else", "Sub", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FSUB", ",", "DL", ",", "TheVT", ",", "Value", ",", "ThreshVal", ")", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	3,074	[ "}" ]	[ "SDNode", "", "Use", "=", "", "N", "->", "use_begin", "(", ")", ";", "if", "(", "Use", "->", "getOpcode", "(", ")", "==", "ISD", "::", "CopyToReg", ")", "return", "true", ";", "if", "(", "Use", "->", "isMachineOpcode", "(", ")", ")", "{", "const", "TargetInstrDesc", "&", "TID", "=", "TII", "->", "get", "(", "Use", "->", "getMachineOpcode", "(", ")", ")", ";", "if", "(", "TID", ".", "mayStore", "(", ")", ")", "return", "true", ";", "unsigned", "Opcode", "=", "TID", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "ARM", "::", "VMOVRS", "\|\|", "Opcode", "==", "ARM", "::", "VMOVRRD", ")", "return", "true", ";", "return", "TII", "->", "isFpMLxInstruction", "(", "Opcode", ")", ";" ]
LLVM	ARM64	TD	next_suggestion	CPU	3,075	[ "bits", "<", "<NUM_LIT>", ">", "Rm", ";" ]	[ "class", "MulHi", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asm", ",", "SDNode", "OpNode", ">", ":", "I", "<", "(", "outs", "GPR64", ":", "$", "Rd", ")", ",", "(", "ins", "GPR64", ":", "$", "Rn", ",", "GPR64", ":", "$", "Rm", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "GPR64", ":", "$", "Rd", ",", "(", "OpNode", "GPR64", ":", "$", "Rn", ",", "GPR64", ":", "$", "Rm", ")", ")", "]", ">", ",", "Sched", "<", "[", "WriteIM64", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";" ]
GCC	tilepro	MD	stmt_completion	VLIW	3,076	[ "<STR_LIT>", ")" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>" ]
GCC	spu	MD	next_suggestion	MPU	3,077	[ "<STR_LIT>" ]	[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "SI", "(", "zero_extend", ":", "SI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "zero_extend", ":", "SI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>" ]
GCC	rx	CPP	program_repair	CPU	3,078	[ "<FIXS>", ":", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "<FIXE>" ]	[ "gen_rtx_REG", "(", "SImode", ",", "low", "+", "i", ")", ",", "gen_rtx_MEM", "(", "SImode", ",", "i", "==", "<NUM_LIT>", "?", "stack_pointer_rtx", "<BUGS>", ":", "plus_constant", "(", "stack_pointer_rtx", ",", "<BUGE>", "i", "*", "UNITS_PER_WORD", ")", ")", ")", ";", "return", "vector", ";" ]
LLVM	LC2200	CPP	next_suggestion	CPU	3,079	[ "}" ]	[ "Out", ".", "EmitInstruction", "(", "Inst", ",", "this", "->", "STI", ")", ";", "return", "false", ";", "}", "else", "{", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "Error Parsing Instruction", "<STR_LIT>", ")", ";", "}" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	3,080	[ "<NUM_LIT>", ")", ")", ";" ]	[ "Info", ".", "setWorkItemIDY", "(", "ArgDescriptor", "::", "createRegister", "(", "Reg", ",", "Mask", "<<", "<NUM_LIT>", ")", ")", ";", "Info", ".", "setWorkItemIDZ", "(", "ArgDescriptor", "::", "createRegister", "(", "Reg", ",", "Mask", "<<" ]
LLVM	AArch64	CPP	stmt_completion	CPU	3,081	[ ")", "return", "false", ";" ]	[ "TypeSize", "Scale", "(", "<NUM_LIT>", "U", ",", "false", ")", ";", "int64_t", "Dummy1", ",", "Dummy2", ";", "if", "(", "!", "getMemOpInfo", "(", "LdSt", ".", "getOpcode", "(", ")", ",", "Scale", ",", "Width", ",", "Dummy1", ",", "Dummy2", ")", ")", "return", "false", ";", "if", "(", "LdSt", ".", "getNumExplicitOperands", "(", ")", "==", "<NUM_LIT>", ")", "{", "BaseOp", "=", "&", "LdSt", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "LdSt", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "", "Scale", ".", "getKnownMinValue", "(", ")", ";", "}", "else", "{", "assert", "(", "LdSt", ".", "getNumExplicitOperands", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "invalid number of operands", "<STR_LIT>", ")", ";", "BaseOp", "=", "&", "LdSt", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "LdSt", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "", "Scale", ".", "getKnownMinValue", "(", ")", ";", "}", "OffsetIsScalable", "=", "Scale", ".", "isScalable", "(", ")", ";", "if", "(", "!", "BaseOp", "->", "isReg", "(", ")", "&&", "!", "BaseOp", "->", "isFI", "(", ")" ]
GCC	arm	MD	next_suggestion	CPU	3,082	[ ")" ]	[ "(", "define_reservation", "<STR_LIT>", "<STR_LIT>" ]
LLVM	X86	CPP	program_repair	CPU	3,083	[ "<FIXS>", "DAG", ".", "getConstant", "(", "NumBits", "+", "NumBits", "-", "<NUM_LIT>", ",", "dl", ",", "OpVT", ")", ",", "DAG", ".", "getConstant", "(", "X86", "::", "COND_E", ",", "dl", ",", "MVT", "::", "i8", ")", ",", "<FIXE>", "<FIXS>", "Op", "=", "DAG", ".", "getNode", "(", "ISD", "::", "XOR", ",", "dl", ",", "OpVT", ",", "Op", ",", "DAG", ".", "getConstant", "(", "NumBits", "-", "<NUM_LIT>", ",", "dl", ",", "OpVT", ")", ")", ";", "<FIXE>" ]	[ "SDValue", "Ops", "[", "]", "=", "{", "Op", ",", "<BUGS>", "DAG", ".", "getConstant", "(", "NumBits", "+", "NumBits", "-", "<NUM_LIT>", ",", "OpVT", ")", ",", "DAG", ".", "getConstant", "(", "X86", "::", "COND_E", ",", "MVT", "::", "i8", ")", ",", "<BUGE>", "Op", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "Ops", ")", ";", "<BUGS>", "Op", "=", "DAG", ".", "getNode", "(", "ISD", "::", "XOR", ",", "dl", ",", "OpVT", ",", "Op", ",", "DAG", ".", "getConstant", "(", "NumBits", "-", "<NUM_LIT>", ",", "OpVT", ")", ")", ";", "<BUGE>", "if", "(", "VT", "==", "MVT", "::", "i8", ")", "Op", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "dl", ",", "MVT", "::", "i8", ",", "Op", ")", ";" ]
GCC	i386	CPP	stmt_completion	CPU	3,084	[ "_", "m128i", "_", "_", "B", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_xor_epi64", "(", "_", "_", "m128i", "_", "_", "A", ",", "_" ]
LLVM	ARM	TD	stmt_completion	CPU	3,085	[ "AddrMode6dupAlign64AsmOperand", ";" ]	[ "let", "ParserMatchClass", "=" ]
LLVM	AArch64	TD	next_suggestion	CPU	3,086	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "U", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "size", ";" ]
GCC	arm	MD	stmt_completion	CPU	3,087	[ "<NUM_LIT>", "<STR_LIT>" ]	[ "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_bypass" ]
GCC	s390	MD	program_repair	MPU	3,088	[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]	[ "(", "match_dup", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", "<NUM_LIT>", ")" ]
LLVM	ARM	TD	stmt_completion	CPU	3,089	[ "<", "[", "WriteVST4", "]", ">", ";" ]	[ "def", "VST1d16QPseudo", ":", "VSTQQPseudo", "<", "IIC_VST1x4", ">", ",", "Sched" ]
LLVM	AArch64	CPP	code_generation	CPU	3,090	[ "int", "AArch64AsmParser", "::", "tryParseRegister", "(", ")", "{", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "assert", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", "&&", "<STR_LIT>", "Token is not an Identifier", "<STR_LIT>", ")", ";", "std", "::", "string", "lowerCase", "=", "Tok", ".", "getString", "(", ")", ".", "lower", "(", ")", ";", "unsigned", "RegNum", "=", "matchRegisterNameAlias", "(", "lowerCase", ",", "false", ")", ";", "if", "(", "RegNum", "==", "<NUM_LIT>", ")", "RegNum", "=", "StringSwitch", "<", "unsigned", ">", "(", "lowerCase", ")", ".", "Case", "(", "<STR_LIT>", "fp", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "lr", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "x31", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "w31", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Default", "(", "<NUM_LIT>", ")", ";", "if", "(", "RegNum", "==", "<NUM_LIT>", ")", "return", "-", "<NUM_LIT>", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "RegNum", ";", "}" ]	[ "tryParseRegister", "-", "parse", "one", "register", "if", "possible" ]
GCC	powerpcspe	MD	stmt_completion	CPU	3,091	[ ")", ")" ]	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC	i386	CPP	stmt_completion	CPU	3,092	[ "*", ")", "_", "_", "P", ")", ";" ]	[ "return", "(", "_", "_", "m256i", ")", "(", "*", "(", "_", "_", "v4di_u" ]
GCC	i386	MD	stmt_completion	CPU	3,093	[ "<STR_LIT>", ")" ]	[ "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "match_operand", "<NUM_LIT>" ]
LLVM	X86	TD	stmt_completion	CPU	3,094	[ ",", "v2f64", ">", ",", "SDTCisVT", "<", "<NUM_LIT>", ",", "v4i32", ">", "]", ">", ">", ";" ]	[ "def", "X86cvtudq2pd", ":", "SDNode", "<", "<STR_LIT>", ",", "SDTypeProfile", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "[", "SDTCisVT", "<", "<NUM_LIT>" ]
GCC	aarch64	CPP	stmt_completion	CPU	3,095	[ "b", ")", "{" ]	[ "_", "_", "crc32w", "(", "uint32_t", "_", "_", "a", ",", "uint32_t", "_", "_" ]
LLVM	XCore	CPP	stmt_completion	MPU	3,096	[ ")", ")", ";" ]	[ "SDValue", "High", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "dl", ",", "MVT", "::", "i32", ",", "Value", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ")", ";", "SDValue", "StoreLow", "=", "DAG", ".", "getTruncStore", "(", "Chain", ",", "dl", ",", "Low", ",", "BasePtr", ",", "ST", "->", "getPointerInfo", "(", ")", ",", "MVT", "::", "i16", ",", "ST", "->", "isVolatile", "(", ")", ",", "ST", "->", "isNonTemporal", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "HighAddr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "MVT", "::", "i32", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ")", ";", "SDValue", "StoreHigh", "=", "DAG", ".", "getTruncStore", "(", "Chain", ",", "dl", ",", "High", ",", "HighAddr", ",", "ST", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "<NUM_LIT>", ")", ",", "MVT", "::", "i16", ",", "ST", "->", "isVolatile", "(", ")", ",", "ST", "->", "isNonTemporal", "(", ")", ",", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "dl", ",", "MVT", "::", "Other", ",", "StoreLow", ",", "StoreHigh", ")", ";", "}", "Type", "", "IntPtrTy", "=", "getDataLayout", "(", ")", "->", "getIntPtrType", "(", "", "DAG", ".", "getContext", "(" ]
LLVM	X86	CPP	next_suggestion	CPU	3,097	[ "SDNode", "*", "Res", "=", "DAG", ".", "getMachineNode", "(", "Opc", ",", "dl", ",", "VTs", ",", "Ops", ")", ";" ]	[ "static", "SDValue", "getGatherNode", "(", "unsigned", "Opc", ",", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "SDValue", "Base", ",", "SDValue", "Index", ",", "SDValue", "ScaleOp", ",", "SDValue", "Chain", ",", "const", "X86Subtarget", "", "Subtarget", ")", "{", "SDLoc", "dl", "(", "Op", ")", ";", "ConstantSDNode", "", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ScaleOp", ")", ";", "assert", "(", "C", "&&", "<STR_LIT>", "Invalid scale type", "<STR_LIT>", ")", ";", "SDValue", "Scale", "=", "DAG", ".", "getTargetConstant", "(", "C", "->", "getZExtValue", "(", ")", ",", "MVT", "::", "i8", ")", ";", "SDValue", "Src", "=", "getZeroVector", "(", "Op", ".", "getValueType", "(", ")", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ";", "EVT", "MaskVT", "=", "MVT", "::", "getVectorVT", "(", "MVT", "::", "i1", ",", "Index", ".", "getSimpleValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ")", ";", "SDValue", "MaskInReg", "=", "DAG", ".", "getConstant", "(", "~", "<NUM_LIT>", ",", "MaskVT", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "Op", ".", "getValueType", "(", ")", ",", "MaskVT", ",", "MVT", "::", "Other", ")", ";", "SDValue", "Disp", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "SDValue", "Segment", "=", "DAG", ".", "getRegister", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Src", ",", "MaskInReg", ",", "Base", ",", "Scale", ",", "Index", ",", "Disp", ",", "Segment", ",", "Chain", "}", ";" ]
GCC	arm	CPP	stmt_completion	CPU	3,098	[ ")", "{" ]	[ "vmin_s8", "(", "int8x8_t", "_", "_", "a", ",", "int8x8_t", "_", "_", "b" ]
GCC	mn10300	MD	program_repair	MPU	3,099	[ "<FIXS>", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<FIXE>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "minus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

GCC

mips

MD

stmt_completion

CPU

3,000

[ "<STR_LIT>", ")", ")" ]

[ "(", "eq_attr", "<STR_LIT>" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

3,001

[ ")", ";" ]

[ "for", "(", "std", "::", "vector", "<", "SUnit", "*", ">", "::", "reverse_iterator", "It", "=", "Q", ".", "rbegin", "(", ")", ",", "E", "=", "Q", ".", "rend", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "SUnit", "*", "SU", "=", "*", "It", ";", "InstructionsGroupCandidate", ".", "push_back", "(", "SU", "->", "getInstr", "(", ")", ")", ";", "if", "(", "TII", "->", "fitsConstReadLimitations", "(", "InstructionsGroupCandidate", ")", "&&", "(", "!", "AnyALU", "||", "!", "TII", "->", "isVectorOnly", "(", "*", "SU", "->", "getInstr", "(", ")", ")", ")", ")", "{", "InstructionsGroupCandidate", ".", "pop_back", "(", ")", ";", "Q", ".", "erase", "(", "(", "It", "+", "<NUM_LIT>", ")", ".", "base", "(", ")", ")", ";", "return", "SU", ";", "}", "else", "{", "InstructionsGroupCandidate", ".", "pop_back", "(" ]

LLVM

Alpha

CPP

program_repair

MPU

3,002

[ "<FIXS>", "AlphaLowering", ".", "restoreRA", "(", "BB", ")", ";", "BuildMI", "(", "BB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "<FIXE>" ]

[ "Select", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "}", "<BUGS>", "BuildMI", "(", "BB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "<BUGE>", "return", ";", "case", "ISD", "::", "TRUNCSTORE", ":" ]

LLVM

Hexagon

TD

next_suggestion

DSP

3,003

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rt32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rd32", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

3,004

[ "VReg_64RegClassID", ",", "Val", ")", ";" ]

[ "return", "createRegOperand", "(", "AMDGPU", "::" ]

LLVM

X86

TD

stmt_completion

CPU

3,005

[ ",", "SKLPort5", "]", ">", "{" ]

[ "def", ":", "WriteRes", "<", "WriteVecExtract", ",", "[", "SKLPort0" ]

LLVM

SystemZ

CPP

stmt_completion

CPU

3,006

[ "<NUM_LIT>", "]", ".", "PartOffset", ";" ]

[ "NumFixedGPRs", "+=", "<NUM_LIT>", ";", "RC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "MVT", "::", "f32", ":", "NumFixedFPRs", "+=", "<NUM_LIT>", ";", "RC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "MVT", "::", "f64", ":", "NumFixedFPRs", "+=", "<NUM_LIT>", ";", "RC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "MVT", "::", "v16i8", ":", "case", "MVT", "::", "v8i16", ":", "case", "MVT", "::", "v4i32", ":", "case", "MVT", "::", "v2i64", ":", "case", "MVT", "::", "v4f32", ":", "case", "MVT", "::", "v2f64", ":", "RC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "Register", "VReg", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "MRI", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "VReg", ")", ";", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "VReg", ",", "LocVT", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", "&&", "<STR_LIT>", "Argument not register or memory", "<STR_LIT>", ")", ";", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "LocVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PtrVT", ")", ";", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "MVT", "::", "i32", "||", "VA", ".", "getLocVT", "(", ")", "==", "MVT", "::", "f32", ")", "FIN", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "PtrVT", ",", "FIN", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getLoad", "(", "LocVT", ",", "DL", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ")", ";", "}", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "Indirect", ")", "{", "InVals", ".", "push_back", "(", "DAG", ".", "getLoad", "(", "VA", ".", "getValVT", "(", ")", ",", "DL", ",", "Chain", ",", "ArgValue", ",", "MachinePointerInfo", "(", ")", ")", ")", ";", "unsigned", "ArgIndex", "=", "Ins", "[", "I", "]", ".", "OrigArgIndex", ";", "assert", "(", "Ins", "[", "I", "]", ".", "PartOffset", "==", "<NUM_LIT>", ")", ";", "while", "(", "I", "+", "<NUM_LIT>", "!=", "E", "&&", "Ins", "[", "I", "+", "<NUM_LIT>", "]", ".", "OrigArgIndex", "==", "ArgIndex", ")", "{", "CCValAssign", "&", "PartVA", "=", "ArgLocs", "[", "I", "+", "<NUM_LIT>", "]", ";", "unsigned", "PartOffset", "=", "Ins", "[", "I", "+" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

3,007

[ "::", "V6_vL32b_nt_tmp_ppu", ":" ]

[ "if", "(", "!", "Subtarget", ".", "usePredicatedCalls", "(", ")", ")", "return", "false", ";", "}", "if", "(", "!", "Subtarget", ".", "hasV62Ops", "(", ")", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "Hexagon", "::", "V6_vL32b_ai", ":", "case", "Hexagon", "::", "V6_vL32b_pi", ":", "case", "Hexagon", "::", "V6_vL32b_ppu", ":", "case", "Hexagon", "::", "V6_vL32b_cur_ai", ":", "case", "Hexagon", "::", "V6_vL32b_cur_pi", ":", "case", "Hexagon", "::", "V6_vL32b_cur_ppu", ":", "case", "Hexagon", "::", "V6_vL32b_nt_ai", ":", "case", "Hexagon", "::", "V6_vL32b_nt_pi", ":", "case", "Hexagon", "::", "V6_vL32b_nt_ppu", ":", "case", "Hexagon", "::", "V6_vL32b_tmp_ai", ":", "case", "Hexagon", "::", "V6_vL32b_tmp_pi", ":", "case", "Hexagon", "::", "V6_vL32b_tmp_ppu", ":", "case", "Hexagon", "::", "V6_vL32b_nt_cur_ai", ":", "case", "Hexagon", "::", "V6_vL32b_nt_cur_pi", ":", "case", "Hexagon", "::", "V6_vL32b_nt_cur_ppu", ":", "case", "Hexagon", "::", "V6_vL32b_nt_tmp_ai", ":", "case", "Hexagon", "::", "V6_vL32b_nt_tmp_pi", ":", "case", "Hexagon" ]

GCC

i386

CPP

stmt_completion

CPU

3,008

[ "mmask16", ")", "-", "<NUM_LIT>", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_broadcast_i32x2", "(", "_", "_", "m128i", "_", "_", "A", ")", "{", "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_broadcasti32x2_512_mask", "(", "(", "_", "_", "v4si", ")", "_", "_", "A", ",", "(", "_", "_", "v16si", ")", "_", "mm512_undefined_epi32", "(", ")", ",", "(", "_", "_" ]

LLVM

Hexagon

TD

next_suggestion

DSP

3,009

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rtt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "class", "Enc_e6abcf", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Rs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rtt32", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

3,010

[ "alignOK", "||", "Memory", ".", "Alignment", "==", "Alignment", ")", ";" ]

[ "if", "(", "!", "ARMMCRegisterClasses", "[", "ARM", "::", "rGPRRegClassID", "]", ".", "contains", "(", "Memory", ".", "BaseRegNum", ")", ")", "return", "false", ";", "return", "Memory", ".", "OffsetRegNum", "==", "<NUM_LIT>", "&&", "Memory", ".", "OffsetImm", "==", "nullptr", "&&", "(" ]

LLVM

AArch64

TD

stmt_completion

CPU

3,011

[ ",", "v4i32", ",", "int_arm_neon_vraddhn", ">", ";" ]

[ "def", ":", "NarrowHighHalfPat", "<", "RADDHN2vvv_8h4s", ",", "v4i16" ]

GCC

i386

MD

stmt_completion

CPU

3,012

[ ")" ]

[ "(", "define_reservation", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_reservation", "<STR_LIT>", "<STR_LIT>" ]

LLVM

PowerPC

TD

next_suggestion

CPU

3,013

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "SH", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "xo", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "SH", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "RC", ";" ]

LLVM

AArch64

CPP

stmt_completion

CPU

3,014

[ "AARCH64_TYPE_PROMO_NAME", ";" ]

[ "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return" ]

LLVM

Hexagon

TD

stmt_completion

DSP

3,015

[ "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=" ]

LLVM

M680x0

CPP

next_suggestion

MPU

3,016

[ "}" ]

[ "void", "SetLoad", "(", ")", "{", "Type", "=", "Load", ";" ]

LLVM

R600

TD

stmt_completion

GPU

3,017

[ "LGKM_CNT", ";" ]

[ "field", "bits", "<", "<NUM_LIT>", ">", "EXP_CNT", "=", "<NUM_LIT>", ";", "field", "bits", "<", "<NUM_LIT>", ">", "LGKM_CNT", "=", "<NUM_LIT>", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "VM_CNT", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "EXP_CNT", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=" ]

GCC

c6x

CPP

stmt_completion

VLIW

3,018

[ ")", ";" ]

[ "static", "rtx", "c6x_libcall_value", "(", "machine_mode", "mode", ",", "const_rtx", "fun", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "mode", ",", "REG_A4" ]

LLVM

X86

CPP

next_suggestion

CPU

3,019

[ "if", "(", "TT", ".", "isKnownWindowsMSVCEnvironment", "(", ")", ")", "return", "make_unique", "<", "X86WindowsTargetObjectFile", ">", "(", ")", ";" ]

[ "if", "(", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", "{", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "x86_64", ")", "return", "make_unique", "<", "X86_64MachoTargetObjectFile", ">", "(", ")", ";", "return", "make_unique", "<", "TargetLoweringObjectFileMachO", ">", "(", ")", ";", "}", "if", "(", "TT", ".", "isOSLinux", "(", ")", ")", "return", "make_unique", "<", "X86LinuxTargetObjectFile", ">", "(", ")", ";", "if", "(", "TT", ".", "isOSBinFormatELF", "(", ")", ")", "return", "make_unique", "<", "TargetLoweringObjectFileELF", ">", "(", ")", ";" ]

LLVM

R600

CPP

stmt_completion

GPU

3,020

[ "Imm", ")", ";" ]

[ "int32_t", "SImm", "=", "static_cast", "<", "int32_t", ">", "(", "Imm", ")", ";", "if", "(", "SImm", ">=", "-", "<NUM_LIT>", "&&", "SImm", "<=", "<NUM_LIT>", ")", "{", "O", "<<", "SImm", ";", "return", ";", "}", "if", "(", "Imm", "==", "FloatToBits", "(", "<NUM_LIT>", ")", "||", "Imm", "==", "FloatToBits", "(", "-", "<NUM_LIT>", ")", "||", "Imm", "==", "FloatToBits", "(", "<NUM_LIT>", ")", "||", "Imm", "==", "FloatToBits", "(", "-", "<NUM_LIT>", ")", "||", "Imm", "==", "FloatToBits", "(", "<NUM_LIT>", ")", "||", "Imm", "==", "FloatToBits", "(", "-", "<NUM_LIT>", ")", "||", "Imm", "==", "FloatToBits", "(", "<NUM_LIT>", ")", "||", "Imm", "==", "FloatToBits", "(", "-", "<NUM_LIT>", ")", ")", "{", "O", "<<", "BitsToFloat", "(" ]

GCC

m68k

MD

stmt_completion

MPU

3,021

[ "<STR_LIT>", ")", ")" ]

[ "(", "and", "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]

LLVM

ARM

TD

stmt_completion

CPU

3,022

[ "<STR_LIT>", ",", "SDTARMVSHX", ">", ";" ]

[ "def", "NEONvqshrnsu", ":", "SDNode", "<" ]

LLVM

X86

CPP

stmt_completion

CPU

3,023

[ "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";" ]

[ "OutRetAddr", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "OutRetAddr", ",", "MachinePointerInfo", "(", ")", "," ]

LLVM

R600

TD

stmt_completion

GPU

3,024

[ "f64", ":", "$", "src2", ")", ")", "]", ">", ";" ]

[ "def", "V_FMA_F64", ":", "VOP3_64", "<", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "f64", ":", "$", "dst", ",", "(", "fma", "f64", ":", "$", "src0", ",", "f64", ":", "$", "src1", "," ]

GCC

ia64

MD

next_suggestion

CPU

3,025

[ "(", "match_dup", "<NUM_LIT>", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "fma", ":", "V2SF", "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

X86

CPP

next_suggestion

CPU

3,026

[ "return", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "N0", ",", "N1", ",", "N2", ")", ";" ]

[ "SDValue", "N0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N2", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "EVT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "||", "EVT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "N2", ")", ")", "{", "unsigned", "Opc", "=", "(", "EVT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "N1", ".", "getValueType", "(", ")", "!=", "MVT", "::", "i32", ")", "N1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ANY_EXTEND", ",", "dl", ",", "MVT", "::", "i32", ",", "N1", ")", ";", "if", "(", "N2", ".", "getValueType", "(", ")", "!=", "MVT", "::", "i32", ")", "N2", "=", "DAG", ".", "getIntPtrConstant", "(", "cast", "<", "ConstantSDNode", ">", "(", "N2", ")", "->", "getZExtValue", "(", ")", ")", ";" ]

GCC

mips

MD

stmt_completion

CPU

3,027

[ "<STR_LIT>", ")", "(", "SA", "<STR_LIT>", ")" ]

[ "(", "V2HA", "<STR_LIT>", ")", "]", ")", "(", "define_mode_attr", "addsubfmt", "[", "(", "HQ", "<STR_LIT>", ")", "(", "SQ", "<STR_LIT>", ")", "(", "HA" ]

GCC

rs6000

CPP

next_suggestion

CPU

3,028

[ "}" ]

[ "ggc_add_rtx_root", "(", "&", "rs6000_compare_op1", ",", "<NUM_LIT>", ")", ";", "toc_hash_table", "=", "htab_create", "(", "<NUM_LIT>", ",", "toc_hash_function", ",", "toc_hash_eq", ",", "NULL", ")", ";", "ggc_add_root", "(", "&", "toc_hash_table", ",", "<NUM_LIT>", ",", "sizeof", "(", "toc_hash_table", ")", ",", "toc_hash_mark_table", ")", ";", "machopic_add_gc_roots", "(", ")", ";" ]

LLVM

TPC

TD

stmt_completion

Virtual ISA

3,029

[ "<STR_LIT>", ";" ]

[ "def", "MovDGPackAsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=" ]

GCC

rs6000

MD

next_suggestion

CPU

3,030

[ "<STR_LIT>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V8HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V8HI", "[", "(", "match_operand", ":", "V8HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VSPLT_DIRECT", ")", ")", "]" ]

LLVM

Mips

CPP

program_repair

CPU

3,031

[ "<FIXS>", "getTargetStreamer", "(", ")", ".", "emitMipsHackSTOCG", "(", "Sym", ",", "Flags", ")", ";", "<FIXE>" ]

[ "if", "(", "Parser", ".", "parseAbsoluteExpression", "(", "Flags", ")", ")", "return", "TokError", "(", "<STR_LIT>", "unexpected token", "<STR_LIT>", ")", ";", "<BUGS>", "Parser", ".", "getStreamer", "(", ")", ".", "emitMipsHackSTOCG", "(", "Sym", ",", "Flags", ")", ";", "<BUGE>", "return", "false", ";", "}" ]

LLVM

SystemZ

CPP

stmt_completion

CPU

3,032

[ ")", ";" ]

[ "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "return", "Ctx", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "static_cast", "<", "uint64_t", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected operand type!", "<STR_LIT>" ]

GCC

arm

CPP

next_suggestion

CPU

3,033

[ "if", "(", "d", "->", "perm", "[", "neon_pair_endian_lane_map", "(", "d", "->", "vmode", ",", "<NUM_LIT>", "*", "i", "+", "!", "is_swapped", ")", "]", "!=", "elt", ")", "return", "false", ";" ]

[ "else", "return", "false", ";", "mask", "=", "(", "d", "->", "one_vector_p", "?", "nelt", "-", "<NUM_LIT>", ":", "<NUM_LIT>", "*", "nelt", "-", "<NUM_LIT>", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt", "/", "<NUM_LIT>", ";", "i", "++", ")", "{", "unsigned", "elt", "=", "neon_pair_endian_lane_map", "(", "d", "->", "vmode", ",", "i", "+", "high", ")", "&", "mask", ";", "if", "(", "d", "->", "perm", "[", "neon_pair_endian_lane_map", "(", "d", "->", "vmode", ",", "<NUM_LIT>", "*", "i", "+", "is_swapped", ")", "]", "!=", "elt", ")", "return", "false", ";", "elt", "=", "neon_pair_endian_lane_map", "(", "d", "->", "vmode", ",", "i", "+", "nelt", "+", "high", ")", "&", "mask", ";" ]

LLVM

ARM64

TD

next_suggestion

CPU

3,034

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

3,035

[ "else", "Cvt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "MVT", "::", "i32", ",", "MVT", "::", "i32", ")", ",", "Op", ")", ";" ]

[ "static", "SDValue", "ExpandBITCAST", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "const", "ARMSubtarget", "*", "Subtarget", ")", "{", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "SrcVT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "DstVT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "const", "bool", "HasFullFP16", "=", "Subtarget", "->", "hasFullFP16", "(", ")", ";", "if", "(", "SrcVT", "==", "MVT", "::", "i16", "&&", "DstVT", "==", "MVT", "::", "f16", ")", "{", "if", "(", "!", "HasFullFP16", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "MVT", "::", "i32", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "MVT", "::", "f16", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "SDValue", "(", ")", ";", "}", "if", "(", "SrcVT", "==", "MVT", "::", "f16", "&&", "DstVT", "==", "MVT", "::", "i16", ")", "{", "if", "(", "!", "HasFullFP16", ")", "return", "SDValue", "(", ")", ";", "auto", "ZeroExtend", "=", "N", "->", "use_begin", "(", ")", ";", "if", "(", "N", "->", "use_size", "(", ")", "!=", "<NUM_LIT>", "||", "ZeroExtend", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "ZERO_EXTEND", "||", "ZeroExtend", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "MVT", "::", "i32", ")", "return", "SDValue", "(", ")", ";", "auto", "Copy", "=", "ZeroExtend", "->", "use_begin", "(", ")", ";", "if", "(", "Copy", "->", "getOpcode", "(", ")", "==", "ISD", "::", "CopyToReg", "&&", "Copy", "->", "use_begin", "(", ")", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "SDValue", "Cvt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "MVT", "::", "i32", ",", "Op", ")", ";", "DAG", ".", "ReplaceAllUsesWith", "(", "*", "ZeroExtend", ",", "&", "Cvt", ")", ";", "return", "Cvt", ";", "}", "return", "SDValue", "(", ")", ";", "}", "if", "(", "!", "(", "SrcVT", "==", "MVT", "::", "i64", "||", "DstVT", "==", "MVT", "::", "i64", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "SrcVT", "==", "MVT", "::", "i64", "&&", "TLI", ".", "isTypeLegal", "(", "DstVT", ")", ")", "{", "if", "(", "SDValue", "Val", "=", "CombineVMOVDRRCandidateWithVecOp", "(", "N", ",", "DAG", ")", ")", "return", "Val", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_ELEMENT", ",", "dl", ",", "MVT", "::", "i32", ",", "Op", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_ELEMENT", ",", "dl", ",", "MVT", "::", "i32", ",", "Op", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "DstVT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "f64", ",", "Lo", ",", "Hi", ")", ")", ";", "}", "if", "(", "DstVT", "==", "MVT", "::", "i64", "&&", "TLI", ".", "isTypeLegal", "(", "SrcVT", ")", ")", "{", "SDValue", "Cvt", ";", "if", "(", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", "&&", "SrcVT", ".", "isVector", "(", ")", "&&", "SrcVT", ".", "getVectorNumElements", "(", ")", ">", "<NUM_LIT>", ")", "Cvt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "MVT", "::", "i32", ",", "MVT", "::", "i32", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "SrcVT", ",", "Op", ")", ")", ";" ]

GCC

visium

MD

next_suggestion

Virtual ISA

3,036

[ "<STR_LIT>", ")" ]

[ "(", "ashift", ":", "I", "(", "match_operand", ":", "I", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

LLVM

AArch64

CPP

next_suggestion

CPU

3,037

[ "}" ]

[ "EmitA64MappingSymbol", "(", ")", ";", "MCELFStreamer", "::", "EmitInstruction", "(", "Inst", ",", "STI", ")", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

3,038

[ "return", "(", "AllowI1", "&&", "VT", "==", "MVT", "::", "i1", ")", "||", "TLI", ".", "isTypeLegal", "(", "VT", ")", ";" ]

[ "if", "(", "VT", "==", "MVT", "::", "f32", "&&", "!", "X86ScalarSSEf32", ")", "return", "false", ";", "if", "(", "VT", "==", "MVT", "::", "f80", ")", "return", "false", ";" ]

GCC

sh

CPP

next_suggestion

CPU

3,039

[ "anon_parm_regs", "=", "NPARM_REGS", "(", "SImode", ")", "-", "named_parm_regs", ";" ]

[ "static", "void", "sh_setup_incoming_varargs", "(", "cumulative_args_t", "ca", ",", "const", "function_arg_info", "&", "arg", ",", "int", "*", "pretend_arg_size", ",", "int", "second_time", "ATTRIBUTE_UNUSED", ")", "{", "gcc_assert", "(", "cfun", "->", "stdarg", ")", ";", "if", "(", "TARGET_VARARGS_PRETEND_ARGS", "(", "current_function_decl", ")", ")", "{", "int", "named_parm_regs", "=", "<NUM_LIT>", ",", "anon_parm_regs", ";", "if", "(", "!", "TYPE_NO_NAMED_ARGS_STDARG_P", "(", "TREE_TYPE", "(", "current_function_decl", ")", ")", ")", "named_parm_regs", "=", "(", "sh_round_reg", "(", "*", "get_cumulative_args", "(", "ca", ")", ",", "arg", ".", "mode", ")", "+", "CEIL", "(", "arg", ".", "promoted_size_in_bytes", "(", ")", ",", "UNITS_PER_WORD", ")", ")", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

3,040

[ "ARM", "::", "t2DoLoopStartTP", ":", "ARM", "::", "t2WhileLoopStartTP", ";" ]

[ "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " VCTP's are not identical\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "}", "Register", "CountReg", "=", "FirstVCTP", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "CountReg", ".", "isVirtual", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " cannot determine VCTP PHI\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "MachineInstr", "*", "Phi", "=", "LookThroughCOPY", "(", "MRI", "->", "getVRegDef", "(", "CountReg", ")", ",", "MRI", ")", ";", "if", "(", "!", "Phi", "||", "Phi", "->", "getOpcode", "(", ")", "!=", "TargetOpcode", "::", "PHI", "||", "Phi", "->", "getNumOperands", "(", ")", "!=", "<NUM_LIT>", "||", "(", "Phi", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", "!=", "ML", "->", "getLoopLatch", "(", ")", "&&", "Phi", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", "!=", "ML", "->", "getLoopLatch", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " cannot determine VCTP Count\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "CountReg", "=", "Phi", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", "==", "ML", "->", "getLoopLatch", "(", ")", "?", "Phi", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ":", "Phi", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "LoopStart", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "InsertPt", "=", "MBB", "->", "getFirstTerminator", "(", ")", ";", "for", "(", "MachineInstr", "&", "Use", ":", "MRI", "->", "use_instructions", "(", "LoopStart", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "if", "(", "(", "InsertPt", "!=", "MBB", "->", "end", "(", ")", "&&", "!", "DT", "->", "dominates", "(", "&", "*", "InsertPt", ",", "&", "Use", ")", ")", "||", "!", "DT", "->", "dominates", "(", "ML", "->", "getHeader", "(", ")", ",", "Use", ".", "getParent", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " InsertPt could not be a terminator!\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "unsigned", "NewOpc", "=", "LoopStart", "->", "getOpcode", "(", ")", "==", "ARM", "::", "t2DoLoopStart", "?" ]

LLVM

Xtensa

CPP

code_generation

MPU

3,041

[ "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}" ]

[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]

GCC

arm

MD

next_suggestion

CPU

3,042

[ "(", "match_dup", "<NUM_LIT>", ")", "]", ")", ")", "]" ]

[ "[", "(", "ashiftrt", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "]", ")", ")", "(", "clobber", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_op_dup", "<NUM_LIT>", "[", "(", "ashift", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_op_dup", "<NUM_LIT>", "[", "(", "ashiftrt", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")" ]

LLVM

Hexagon

TD

stmt_completion

DSP

3,043

[ "<NUM_LIT>", "}", "=", "MajOp", ";" ]

[ "}", "]", ">", ";", "let", "hasSideEffects", "=", "<NUM_LIT>", ",", "isCompare", "=", "<NUM_LIT>", ",", "InputType", "=", "<STR_LIT>", ",", "isExtendable", "=", "<NUM_LIT>", ",", "opExtendable", "=", "<NUM_LIT>", "in", "class", "T_CMP", "<", "string", "mnemonic", ",", "bits", "<", "<NUM_LIT>", ">", "MajOp", ",", "bit", "isNot", ",", "Operand", "ImmOp", ">", ":", "ALU32Inst", "<", "(", "outs", "PredRegs", ":", "$", "dst", ")", ",", "(", "ins", "IntRegs", ":", "$", "src1", ",", "ImmOp", ":", "$", "src2", ")", ",", "<STR_LIT>", "#", "!", "if", "(", "isNot", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", "#", "mnemonic", "#", "<STR_LIT>", ",", "[", "]", ",", "<STR_LIT>", ",", "ALU32_2op_tc_2early_SLOT0123", ">", ",", "ImmRegRel", "{", "bits", "<", "<NUM_LIT>", ">", "dst", ";", "bits", "<", "<NUM_LIT>", ">", "src1", ";", "bits", "<", "<NUM_LIT>", ">", "src2", ";", "let", "CextOpcode", "=", "mnemonic", ";", "let", "opExtentBits", "=", "!", "if", "(", "!", "eq", "(", "mnemonic", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "let", "isExtentSigned", "=", "!", "if", "(", "!", "eq", "(", "mnemonic", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "let", "IClass", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]

LLVM

Hexagon

TD

stmt_completion

DSP

3,044

[ ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "InputType", "=", "<STR_LIT>" ]

LLVM

AMDGPU

CPP

code_generation

GPU

3,045

[ "bool", "SIFixSGPRCopies", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "SIRegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "const", "SIInstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "MDT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "Worklist", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "BI", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "continue", ";", "case", "AMDGPU", "::", "COPY", ":", "case", "AMDGPU", "::", "WQM", ":", "case", "AMDGPU", "::", "WWM", ":", "{", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "SrcRC", ",", "*", "DstRC", ";", "std", "::", "tie", "(", "SrcRC", ",", "DstRC", ")", "=", "getCopyRegClasses", "(", "MI", ",", "*", "TRI", ",", "MRI", ")", ";", "if", "(", "isVGPRToSGPRCopy", "(", "SrcRC", ",", "DstRC", ",", "*", "TRI", ")", ")", "{", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", ")", "{", "TII", "->", "moveToVALU", "(", "MI", ",", "MDT", ")", ";", "break", ";", "}", "MachineInstr", "*", "DefMI", "=", "MRI", ".", "getVRegDef", "(", "SrcReg", ")", ";", "unsigned", "SMovOp", ";", "int64_t", "Imm", ";", "if", "(", "isSafeToFoldImmIntoCopy", "(", "&", "MI", ",", "DefMI", ",", "TII", ",", "SMovOp", ",", "Imm", ")", ")", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Imm", ")", ";", "MI", ".", "addImplicitDefUseOperands", "(", "MF", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "SMovOp", ")", ")", ";", "break", ";", "}", "TII", "->", "moveToVALU", "(", "MI", ",", "MDT", ")", ";", "}", "else", "if", "(", "isSGPRToVGPRCopy", "(", "SrcRC", ",", "DstRC", ",", "*", "TRI", ")", ")", "{", "tryChangeVGPRtoSGPRinCopy", "(", "MI", ",", "TRI", ",", "TII", ")", ";", "}", "break", ";", "}", "case", "AMDGPU", "::", "PHI", ":", "{", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "Reg", ")", ")", ")", "break", ";", "bool", "HasVGPROperand", "=", "phiHasVGPROperands", "(", "MI", ",", "MRI", ",", "TRI", ",", "TII", ")", ";", "if", "(", "MI", ".", "getNumExplicitOperands", "(", ")", "==", "<NUM_LIT>", "&&", "!", "HasVGPROperand", ")", "{", "MachineBasicBlock", "*", "MBB0", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "MachineBasicBlock", "*", "MBB1", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "!", "predsHasDivergentTerminator", "(", "MBB0", ",", "TRI", ")", "&&", "!", "predsHasDivergentTerminator", "(", "MBB1", ",", "TRI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Not fixing PHI for uniform branch: ", "<STR_LIT>", "<<", "MI", "<<", "'", "\\n", "'", ")", ";", "break", ";", "}", "}", "SmallSet", "<", "unsigned", ",", "<NUM_LIT>", ">", "Visited", ";", "if", "(", "HasVGPROperand", "||", "!", "phiHasBreakDef", "(", "MI", ",", "MRI", ",", "Visited", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Fixing PHI: ", "<STR_LIT>", "<<", "MI", ")", ";", "TII", "->", "moveToVALU", "(", "MI", ",", "MDT", ")", ";", "}", "break", ";", "}", "case", "AMDGPU", "::", "REG_SEQUENCE", ":", "if", "(", "TRI", "->", "hasVectorRegisters", "(", "TII", "->", "getOpRegClass", "(", "MI", ",", "<NUM_LIT>", ")", ")", "||", "!", "hasVectorOperands", "(", "MI", ",", "TRI", ")", ")", "{", "foldVGPRCopyIntoRegSequence", "(", "MI", ",", "TRI", ",", "TII", ",", "MRI", ")", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Fixing REG_SEQUENCE: ", "<STR_LIT>", "<<", "MI", ")", ";", "TII", "->", "moveToVALU", "(", "MI", ",", "MDT", ")", ";", "break", ";", "case", "AMDGPU", "::", "INSERT_SUBREG", ":", "{", "const", "TargetRegisterClass", "*", "DstRC", ",", "*", "Src0RC", ",", "*", "Src1RC", ";", "DstRC", "=", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "Src0RC", "=", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "Src1RC", "=", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "TRI", "->", "isSGPRClass", "(", "DstRC", ")", "&&", "(", "TRI", "->", "hasVectorRegisters", "(", "Src0RC", ")", "||", "TRI", "->", "hasVectorRegisters", "(", "Src1RC", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " Fixing INSERT_SUBREG: ", "<STR_LIT>", "<<", "MI", ")", ";", "TII", "->", "moveToVALU", "(", "MI", ",", "MDT", ")", ";", "}", "break", ";", "}", "}", "}", "}", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", "&&", "EnableM0Merge", ")", "hoistAndMergeSGPRInits", "(", "AMDGPU", "::", "M0", ",", "MRI", ",", "*", "MDT", ",", "TII", ")", ";", "return", "true", ";", "}" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

LLVM

Mips

CPP

next_suggestion

CPU

3,046

[ "unsigned", "Flags", "=", "MCA", ".", "getELFHeaderEFlags", "(", ")", ";" ]

[ "void", "MipsTargetELFStreamer", "::", "emitDirectiveSetMips16", "(", ")", "{", "MCAssembler", "&", "MCA", "=", "getStreamer", "(", ")", ".", "getAssembler", "(", ")", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

3,047

[ ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]

[ "def", "M2_mpy_sat_rnd_hl_s0", ":", "T_M2_mpy", "<", "<NUM_LIT>", ",", "<NUM_LIT>" ]

LLVM

VE

TD

stmt_completion

CPU

3,048

[ "i64", ":", "$", "sz", ",", "v256f64", ":", "$", "vx", ",", "i32", ":", "$", "vl", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "int_ve_vl_vstu2dncot_vssl", "v256f64", ":", "$", "vx", ",", "i64", ":", "$", "sy", ",", "i64", ":", "$", "sz", ",", "i32", ":", "$", "vl", ")", ",", "(", "VSTU2DNCOTrrvl", "i64", ":", "$", "sy", "," ]

LLVM

X86

CPP

next_suggestion

CPU

3,049

[ "if", "(", "N", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ")", "continue", ";" ]

[ "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", "&&", "!", "Subtarget", "->", "useRetpoline", "(", ")", "&&", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "!", "Subtarget", "->", "callRegIndirect", "(", ")", ")", "||", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "(", "Subtarget", "->", "is64Bit", "(", ")", "||", "!", "getTargetMachine", "(", ")", ".", "isPositionIndependent", "(", ")", ")", ")", ")", ")", "{", "bool", "HasCallSeq", "=", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ";", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Load", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "isCalleeLoad", "(", "Load", ",", "Chain", ",", "HasCallSeq", ")", ")", "continue", ";", "moveBelowOrigChain", "(", "CurDAG", ",", "Load", ",", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "Chain", ")", ";", "++", "NumLoadMoved", ";", "continue", ";", "}", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "FP_ROUND", "&&", "N", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "FP_EXTEND", ")", "continue", ";", "MVT", "SrcVT", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSimpleValueType", "(", ")", ";", "MVT", "DstVT", "=", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "SrcVT", ".", "isVector", "(", ")", "||", "DstVT", ".", "isVector", "(", ")", ")", "continue", ";", "const", "X86TargetLowering", "*", "X86Lowering", "=", "static_cast", "<", "const", "X86TargetLowering", "*", ">", "(", "TLI", ")", ";", "bool", "SrcIsSSE", "=", "X86Lowering", "->", "isScalarFPTypeInSSEReg", "(", "SrcVT", ")", ";", "bool", "DstIsSSE", "=", "X86Lowering", "->", "isScalarFPTypeInSSEReg", "(", "DstVT", ")", ";", "if", "(", "SrcIsSSE", "&&", "DstIsSSE", ")", "continue", ";", "if", "(", "!", "SrcIsSSE", "&&", "!", "DstIsSSE", ")", "{", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "FP_EXTEND", ")", "continue", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

3,050

[ "}" ]

[ "ARMPLT1", "*", "ARMPLT", "::", "create", "(", ")", "{", "ARMPLT1", "*", "plt1_entry", "=", "new", "(", "std", "::", "not", "hrow", ")", "ARMPLT1", "(", "*", "m_pSectionData", ")", ";", "if", "(", "!", "plt1_entry", ")", "fatal", "(", "diag", "::", "fail_allocate_memory_plt", ")", ";", "return", "plt1_entry", ";" ]

GCC

lm32

CPP

next_suggestion

MPU

3,051

[ "if", "(", "amount", "<", "<NUM_LIT>", ")", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";" ]

[ "if", "(", "!", "IN_RANGE", "(", "amount", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "rtx", "r10", ";", "r10", "=", "gen_rtx_REG", "(", "word_mode", ",", "<NUM_LIT>", ")", ";", "insn", "=", "emit_move_insn", "(", "r10", ",", "GEN_INT", "(", "amount", ")", ")", ";" ]

GCC

ia64

MD

stmt_completion

CPU

3,052

[ "<STR_LIT>", ")" ]

[ "(", "define_reservation", "<STR_LIT>" ]

GCC

stormy16

CPP

next_suggestion

CPU

3,053

[ "}" ]

[ "ret", "=", "_", "_", "popcount_tab", "[", "x", "&", "<NUM_LIT>", "]", ";", "ret", "+=", "_", "_", "popcount_tab", "[", "(", "x", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", "]", ";", "return", "ret", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

3,054

[ ";" ]

[ "unsigned", "Reg", "=", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "X86", "::", "GR64RegClass", ".", "contains", "(", "Reg", ")", "&&", "!", "X86", "::", "GR32RegClass", ".", "contains", "(", "Reg", ")", ")", "continue", ";", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "<NUM_LIT>", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";", "if", "(", "X86", "::", "GR64RegClass", ".", "contains", "(", "Reg", ")", "||", "X86", "::", "GR32RegClass", ".", "contains", "(", "Reg", ")", ")", "continue", ";", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "TII", ".", "storeRegToStackSlot", "(", "MBB", ",", "MI", ",", "Reg", ",", "true", ",", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";", "--", "MI" ]

LLVM

Hexagon

TD

next_suggestion

DSP

3,055

[ "let", "isCommutable", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "USR_OVF", "]", ";" ]

LLVM

X86

TD

stmt_completion

CPU

3,056

[ "(", "OpcodeStr", ",", "<STR_LIT>", ")", ",", "[", "]", ">", ",", "Sched", "<", "[", "sched", ".", "Folded", "]", ">", ";" ]

[ "def", "rm", ":", "SS48I", "<", "opc", ",", "MRMSrcMem", ",", "(", "outs", "OutRC", ":", "$", "dst", ")", ",", "(", "ins", "MemOp", ":", "$", "src", ")", ",", "!", "strconcat" ]

GCC

or1k

CPP

next_suggestion

CPU

3,057

[ "output_addr_const", "(", "file", ",", "addr", ")", ";" ]

[ "fputc", "(", "'", "<NUM_LIT>", "'", ",", "file", ")", ";", "break", ";", "case", "PLUS", ":", "offset", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "addr", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "CONST_INT_P", "(", "offset", ")", ")", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "LO_SUM", ")", "{", "print_reloc", "(", "file", ",", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "INTVAL", "(", "offset", ")", ",", "RKIND_LO", ")", ";", "addr", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "}", "else", "output_addr_const", "(", "file", ",", "offset", ")", ";", "break", ";", "case", "LO_SUM", ":", "offset", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "addr", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "print_reloc", "(", "file", ",", "offset", ",", "<NUM_LIT>", ",", "RKIND_LO", ")", ";", "break", ";", "default", ":" ]

LLVM

ARM64

TD

next_suggestion

CPU

3,058

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "vi32gpr", ":", "SIMDInsFromMain", "<", "<STR_LIT>", ",", "v4i32", ",", "GPR32", ",", "VectorIndexS", ">", "{", "bits", "<", "<NUM_LIT>", ">", "idx", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "idx", ";" ]

GCC

aarch64

CPP

next_suggestion

CPU

3,059

[ "}" ]

[ "vqdmlslh_lane_s16", "(", "int32_t", "_", "_", "a", ",", "int16_t", "_", "_", "b", ",", "int16x4_t", "_", "_", "c", ",", "const", "int", "_", "_", "d", ")", "{", "return", "_", "_", "builtin_aarch64_sqdmlsl_lanehi", "(", "_", "_", "a", ",", "_", "_", "b", ",", "_", "_", "c", ",", "_", "_", "d", ")", ";" ]

GCC

mips

MD

stmt_completion

CPU

3,060

[ ")", "]" ]

[ "(", "unspec", ":", "IMSA", "[", "(", "match_operand", ":", "IMSA", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "IMSA", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

3,061

[ ")", ",", "std", "::", "end", "(", "MASSVFuncs", ")", ",", "Name", ")", ";" ]

[ "bool", "PPCLowerMASSVEntries", "::", "isMASSVFunc", "(", "StringRef", "Name", ")", "{", "auto", "Iter", "=", "std", "::", "find", "(", "std", "::", "begin", "(", "MASSVFuncs" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

3,062

[ ")", ";" ]

[ "cleanup", "(" ]

GCC

ia64

CPP

program_repair

CPU

3,063

[ "<FIXS>", "static", "void", "<FIXE>" ]

[ "return", "false", ";", "}", "<BUGS>", "void", "<BUGE>", "ia64_encode_section_info", "(", "decl", ",", "first", ")", "tree", "decl", ";", "int", "first", "ATTRIBUTE_UNUSED", ";" ]

LLVM

LoongArch

CPP

program_repair

CPU

3,064

[ "<FIXS>", "fixup_loongarch_b16", "=", "FirstTargetFixupKind", ",", "fixup_loongarch_b21", ",", "fixup_loongarch_b26", ",", "fixup_loongarch_abs_hi20", ",", "fixup_loongarch_abs_lo12", ",", "fixup_loongarch_abs64_lo20", ",", "fixup_loongarch_abs64_hi12", ",", "fixup_loongarch_tls_le_hi20", ",", "fixup_loongarch_tls_le_lo12", ",", "fixup_loongarch_tls_le64_lo20", ",", "fixup_loongarch_tls_le64_hi12", ",", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "NumTargetFixupKinds", "=", "fixup_loongarch_invalid", "-", "FirstTargetFixupKind", ",", "fixup_loongarch_pcala_hi20", "=", "FirstLiteralRelocationKind", "+", "ELF", "::", "R_LARCH_PCALA_HI20", ",", "fixup_loongarch_pcala_lo12", ",", "fixup_loongarch_pcala64_lo20", ",", "fixup_loongarch_pcala64_hi12", ",", "fixup_loongarch_got_pc_hi20", ",", "fixup_loongarch_got_pc_lo12", ",", "fixup_loongarch_got64_pc_lo20", ",", "fixup_loongarch_got64_pc_hi12", ",", "fixup_loongarch_got_hi20", ",", "fixup_loongarch_got_lo12", ",", "fixup_loongarch_got64_lo20", ",", "fixup_loongarch_got64_hi12", ",", "fixup_loongarch_tls_ie_pc_hi20", "=", "FirstLiteralRelocationKind", "+", "ELF", "::", "R_LARCH_TLS_IE_PC_HI20", ",", "fixup_loongarch_tls_ie_pc_lo12", ",", "fixup_loongarch_tls_ie64_pc_lo20", ",", "fixup_loongarch_tls_ie64_pc_hi12", ",", "fixup_loongarch_tls_ie_hi20", ",", "fixup_loongarch_tls_ie_lo12", ",", "fixup_loongarch_tls_ie64_lo20", ",", "fixup_loongarch_tls_ie64_hi12", ",", "fixup_loongarch_tls_ld_pc_hi20", ",", "fixup_loongarch_tls_ld_hi20", ",", "fixup_loongarch_tls_gd_pc_hi20", ",", "fixup_loongarch_tls_gd_hi20", "<FIXE>" ]

[ "enum", "Fixups", "{", "<BUGS>", "fixup_loongarch_b26", "=", "FirstTargetFixupKind", ",", "fixup_loongarch_pcala_hi20", ",", "fixup_loongarch_pcala_lo12", ",", "<BUGE>", "<BUGS>", "<BUGE>", "fixup_loongarch_invalid", ",", "<BUGS>", "NumTargetFixupKinds", "=", "fixup_loongarch_invalid", "-", "FirstTargetFixupKind", "<BUGE>", "}", ";", "}", "}" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

3,065

[ "return", "true", ";" ]

[ "PV", ".", "Inv", "=", "true", ";", "if", "(", "PV", ".", "X", "!=", "PV", ".", "R", ")", "{", "Value", "*", "Var", "=", "nullptr", ",", "*", "Inv", "=", "nullptr", ",", "*", "X1", "=", "nullptr", ",", "*", "X2", "=", "nullptr", ";", "if", "(", "!", "match", "(", "PV", ".", "X", ",", "m_Xor", "(", "m_Value", "(", "X1", ")", ",", "m_Value", "(", "X2", ")", ")", ")", ")", "return", "false", ";", "auto", "*", "I1", "=", "dyn_cast", "<", "Instruction", ">", "(", "X1", ")", ";", "auto", "*", "I2", "=", "dyn_cast", "<", "Instruction", ">", "(", "X2", ")", ";", "if", "(", "!", "I1", "||", "I1", "->", "getParent", "(", ")", "!=", "LoopB", ")", "{", "Var", "=", "X2", ";", "Inv", "=", "X1", ";", "}", "else", "if", "(", "!", "I2", "||", "I2", "->", "getParent", "(", ")", "!=", "LoopB", ")", "{", "Var", "=", "X1", ";", "Inv", "=", "X2", ";", "}", "else", "return", "false", ";", "if", "(", "Var", "!=", "PV", ".", "R", ")", "return", "false", ";", "PV", ".", "M", "=", "Inv", ";", "}", "Value", "*", "EntryP", "=", "RPhi", "->", "getIncomingValueForBlock", "(", "PrehB", ")", ";", "PV", ".", "P", "=", "EntryP", ";", "}", "return", "true", ";", "}", "if", "(", "matchRightShift", "(", "SelI", ",", "PV", ")", ")", "{", "if", "(", "PV", ".", "Inv", "&&", "!", "isa", "<", "ConstantInt", ">", "(", "PV", ".", "Q", ")", ")", "return", "false", ";", "if", "(", "PreScan", ")" ]

LLVM

Mips

TD

next_suggestion

CPU

3,066

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rd", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rs", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", ";" ]

GCC

sh

MD

next_suggestion

CPU

3,067

[ "<STR_LIT>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "reg", ":", "SI", "GBR_REG", ")", ")", "]" ]

LLVM

X86

TD

stmt_completion

CPU

3,068

[ ",", "(", "MOVSHDUPrr", "VR128", ":", "$", "src", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "v4i32", "(", "X86Movshdup", "VR128", ":", "$", "src", ")", ")" ]

LLVM

VE

CPP

stmt_completion

CPU

3,069

[ "}", ")", ";" ]

[ "return", "getNode", "(", "ISD", "::", "SHL", ",", "MVT", "::", "i64", ",", "{", "PackStride", ",", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")" ]

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

3,070

[ "}" ]

[ "}", "}", "if", "(", "MCAI", "->", "getExceptionHandlingType", "(", ")", "==", "ExceptionHandling", "::", "Wasm", "&&", "MF", ".", "getFunction", "(", ")", ".", "hasPersonalityFn", "(", ")", ")", "{", "bool", "Changed", "=", "fixCallUnwindMismatches", "(", "MF", ")", ";", "Changed", "|=", "fixCatchUnwindMismatches", "(", "MF", ")", ";", "if", "(", "Changed", ")", "recalculateScopeTops", "(", "MF", ")", ";", "}" ]

LLVM

ARM

TD

stmt_completion

CPU

3,071

[ ">", ";" ]

[ "def", "AddLikeOrOp", ":", "ComplexPattern", "<", "i32", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "]", ",", "[", "SDNPWantParent", "]" ]

LLVM

AAP

CPP

next_suggestion

MPU

3,072

[ "break", ";" ]

[ "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "RC", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "getID", "(", ")", ",", "DL", ",", "MVT", "::", "i16", ")", ";", "SDNode", "*", "N", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "COPY_TO_REGCLASS", ",", "DL", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ",", "RC", ")", ";", "SDValue", "Zero", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i16", ")", ";", "OutOps", ".", "push_back", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ")", ";", "OutOps", ".", "push_back", "(", "Zero", ")", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

3,073

[ "Cmp", "=", "DAG", ".", "getSetCC", "(", "DL", ",", "getSetCCResultType", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "TheVT", ")", ",", "Value", ",", "ThreshVal", ",", "ISD", "::", "SETLT", ")", ";" ]

[ "if", "(", "TheVT", "==", "MVT", "::", "f64", ")", "Status", "=", "Thresh", ".", "convert", "(", "APFloat", "::", "IEEEdouble", "(", ")", ",", "APFloat", "::", "rmNearestTiesToEven", ",", "&", "LosesInfo", ")", ";", "else", "if", "(", "TheVT", "==", "MVT", "::", "f80", ")", "Status", "=", "Thresh", ".", "convert", "(", "APFloat", "::", "x87DoubleExtended", "(", ")", ",", "APFloat", "::", "rmNearestTiesToEven", ",", "&", "LosesInfo", ")", ";", "assert", "(", "Status", "==", "APFloat", "::", "opOK", "&&", "!", "LosesInfo", "&&", "<STR_LIT>", "FP conversion should have been exact", "<STR_LIT>", ")", ";", "SDValue", "ThreshVal", "=", "DAG", ".", "getConstantFP", "(", "Thresh", ",", "DL", ",", "TheVT", ")", ";", "SDValue", "Cmp", "=", "DAG", ".", "getSetCC", "(", "DL", ",", "getSetCCResultType", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "TheVT", ")", ",", "Value", ",", "ThreshVal", ",", "ISD", "::", "SETLT", ")", ";", "Adjust", "=", "DAG", ".", "getSelect", "(", "DL", ",", "MVT", "::", "i64", ",", "Cmp", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i64", ")", ",", "DAG", ".", "getConstant", "(", "APInt", "::", "getSignMask", "(", "<NUM_LIT>", ")", ",", "DL", ",", "MVT", "::", "i64", ")", ")", ";", "SDValue", "Sub", ";", "if", "(", "IsStrict", ")", "{", "Sub", "=", "DAG", ".", "getNode", "(", "ISD", "::", "STRICT_FSUB", ",", "DL", ",", "{", "TheVT", ",", "MVT", "::", "Other", "}", ",", "{", "Chain", ",", "Value", ",", "ThreshVal", "}", ")", ";", "Chain", "=", "Sub", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "else", "Sub", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FSUB", ",", "DL", ",", "TheVT", ",", "Value", ",", "ThreshVal", ")", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

3,074

[ "}" ]

[ "SDNode", "*", "Use", "=", "*", "N", "->", "use_begin", "(", ")", ";", "if", "(", "Use", "->", "getOpcode", "(", ")", "==", "ISD", "::", "CopyToReg", ")", "return", "true", ";", "if", "(", "Use", "->", "isMachineOpcode", "(", ")", ")", "{", "const", "TargetInstrDesc", "&", "TID", "=", "TII", "->", "get", "(", "Use", "->", "getMachineOpcode", "(", ")", ")", ";", "if", "(", "TID", ".", "mayStore", "(", ")", ")", "return", "true", ";", "unsigned", "Opcode", "=", "TID", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "ARM", "::", "VMOVRS", "||", "Opcode", "==", "ARM", "::", "VMOVRRD", ")", "return", "true", ";", "return", "TII", "->", "isFpMLxInstruction", "(", "Opcode", ")", ";" ]

LLVM

ARM64

TD

next_suggestion

CPU

3,075

[ "bits", "<", "<NUM_LIT>", ">", "Rm", ";" ]

[ "class", "MulHi", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asm", ",", "SDNode", "OpNode", ">", ":", "I", "<", "(", "outs", "GPR64", ":", "$", "Rd", ")", ",", "(", "ins", "GPR64", ":", "$", "Rn", ",", "GPR64", ":", "$", "Rm", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "GPR64", ":", "$", "Rd", ",", "(", "OpNode", "GPR64", ":", "$", "Rn", ",", "GPR64", ":", "$", "Rm", ")", ")", "]", ">", ",", "Sched", "<", "[", "WriteIM64", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";" ]

GCC

tilepro

MD

stmt_completion

VLIW

3,076

[ "<STR_LIT>", ")" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>" ]

GCC

spu

MD

next_suggestion

MPU

3,077

[ "<STR_LIT>" ]

[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "SI", "(", "zero_extend", ":", "SI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "zero_extend", ":", "SI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>" ]

GCC

rx

CPP

program_repair

CPU

3,078

[ "<FIXS>", ":", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "<FIXE>" ]

[ "gen_rtx_REG", "(", "SImode", ",", "low", "+", "i", ")", ",", "gen_rtx_MEM", "(", "SImode", ",", "i", "==", "<NUM_LIT>", "?", "stack_pointer_rtx", "<BUGS>", ":", "plus_constant", "(", "stack_pointer_rtx", ",", "<BUGE>", "i", "*", "UNITS_PER_WORD", ")", ")", ")", ";", "return", "vector", ";" ]

LLVM

LC2200

CPP

next_suggestion

CPU

3,079

[ "}" ]

[ "Out", ".", "EmitInstruction", "(", "Inst", ",", "this", "->", "STI", ")", ";", "return", "false", ";", "}", "else", "{", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "Error Parsing Instruction", "<STR_LIT>", ")", ";", "}" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

3,080

[ "<NUM_LIT>", ")", ")", ";" ]

[ "Info", ".", "setWorkItemIDY", "(", "ArgDescriptor", "::", "createRegister", "(", "Reg", ",", "Mask", "<<", "<NUM_LIT>", ")", ")", ";", "Info", ".", "setWorkItemIDZ", "(", "ArgDescriptor", "::", "createRegister", "(", "Reg", ",", "Mask", "<<" ]

LLVM

AArch64

CPP

stmt_completion

CPU

3,081

[ ")", "return", "false", ";" ]

[ "TypeSize", "Scale", "(", "<NUM_LIT>", "U", ",", "false", ")", ";", "int64_t", "Dummy1", ",", "Dummy2", ";", "if", "(", "!", "getMemOpInfo", "(", "LdSt", ".", "getOpcode", "(", ")", ",", "Scale", ",", "Width", ",", "Dummy1", ",", "Dummy2", ")", ")", "return", "false", ";", "if", "(", "LdSt", ".", "getNumExplicitOperands", "(", ")", "==", "<NUM_LIT>", ")", "{", "BaseOp", "=", "&", "LdSt", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "LdSt", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "*", "Scale", ".", "getKnownMinValue", "(", ")", ";", "}", "else", "{", "assert", "(", "LdSt", ".", "getNumExplicitOperands", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "invalid number of operands", "<STR_LIT>", ")", ";", "BaseOp", "=", "&", "LdSt", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "LdSt", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "*", "Scale", ".", "getKnownMinValue", "(", ")", ";", "}", "OffsetIsScalable", "=", "Scale", ".", "isScalable", "(", ")", ";", "if", "(", "!", "BaseOp", "->", "isReg", "(", ")", "&&", "!", "BaseOp", "->", "isFI", "(", ")" ]

GCC

arm

MD

next_suggestion

CPU

3,082

[ ")" ]

[ "(", "define_reservation", "<STR_LIT>", "<STR_LIT>" ]

LLVM

X86

CPP

program_repair

CPU

3,083

[ "<FIXS>", "DAG", ".", "getConstant", "(", "NumBits", "+", "NumBits", "-", "<NUM_LIT>", ",", "dl", ",", "OpVT", ")", ",", "DAG", ".", "getConstant", "(", "X86", "::", "COND_E", ",", "dl", ",", "MVT", "::", "i8", ")", ",", "<FIXE>", "<FIXS>", "Op", "=", "DAG", ".", "getNode", "(", "ISD", "::", "XOR", ",", "dl", ",", "OpVT", ",", "Op", ",", "DAG", ".", "getConstant", "(", "NumBits", "-", "<NUM_LIT>", ",", "dl", ",", "OpVT", ")", ")", ";", "<FIXE>" ]

[ "SDValue", "Ops", "[", "]", "=", "{", "Op", ",", "<BUGS>", "DAG", ".", "getConstant", "(", "NumBits", "+", "NumBits", "-", "<NUM_LIT>", ",", "OpVT", ")", ",", "DAG", ".", "getConstant", "(", "X86", "::", "COND_E", ",", "MVT", "::", "i8", ")", ",", "<BUGE>", "Op", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "Ops", ")", ";", "<BUGS>", "Op", "=", "DAG", ".", "getNode", "(", "ISD", "::", "XOR", ",", "dl", ",", "OpVT", ",", "Op", ",", "DAG", ".", "getConstant", "(", "NumBits", "-", "<NUM_LIT>", ",", "OpVT", ")", ")", ";", "<BUGE>", "if", "(", "VT", "==", "MVT", "::", "i8", ")", "Op", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "dl", ",", "MVT", "::", "i8", ",", "Op", ")", ";" ]

GCC

i386

CPP

stmt_completion

CPU

3,084

[ "_", "m128i", "_", "_", "B", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_xor_epi64", "(", "_", "_", "m128i", "_", "_", "A", ",", "_" ]

LLVM

ARM

TD

stmt_completion

CPU

3,085

[ "AddrMode6dupAlign64AsmOperand", ";" ]

[ "let", "ParserMatchClass", "=" ]

LLVM

AArch64

TD

next_suggestion

CPU

3,086

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "U", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "size", ";" ]

GCC

arm

MD

stmt_completion

CPU

3,087

[ "<NUM_LIT>", "<STR_LIT>" ]

[ "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_bypass" ]

GCC

s390

MD

program_repair

MPU

3,088

[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]

[ "(", "match_dup", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", "<NUM_LIT>", ")" ]

LLVM

ARM

TD

stmt_completion

CPU

3,089

[ "<", "[", "WriteVST4", "]", ">", ";" ]

[ "def", "VST1d16QPseudo", ":", "VSTQQPseudo", "<", "IIC_VST1x4", ">", ",", "Sched" ]

LLVM

AArch64

CPP

code_generation

CPU

3,090

[ "int", "AArch64AsmParser", "::", "tryParseRegister", "(", ")", "{", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "assert", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", "&&", "<STR_LIT>", "Token is not an Identifier", "<STR_LIT>", ")", ";", "std", "::", "string", "lowerCase", "=", "Tok", ".", "getString", "(", ")", ".", "lower", "(", ")", ";", "unsigned", "RegNum", "=", "matchRegisterNameAlias", "(", "lowerCase", ",", "false", ")", ";", "if", "(", "RegNum", "==", "<NUM_LIT>", ")", "RegNum", "=", "StringSwitch", "<", "unsigned", ">", "(", "lowerCase", ")", ".", "Case", "(", "<STR_LIT>", "fp", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "lr", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "x31", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "w31", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Default", "(", "<NUM_LIT>", ")", ";", "if", "(", "RegNum", "==", "<NUM_LIT>", ")", "return", "-", "<NUM_LIT>", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "RegNum", ";", "}" ]

[ "tryParseRegister", "-", "parse", "one", "register", "if", "possible" ]

GCC

powerpcspe

MD

stmt_completion

CPU

3,091

[ ")", ")" ]

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

GCC

i386

CPP

stmt_completion

CPU

3,092

[ "*", ")", "_", "_", "P", ")", ";" ]

[ "return", "(", "_", "_", "m256i", ")", "(", "*", "(", "_", "_", "v4di_u" ]

GCC

i386

MD

stmt_completion

CPU

3,093

[ "<STR_LIT>", ")" ]

[ "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "match_operand", "<NUM_LIT>" ]

LLVM

X86

TD

stmt_completion

CPU

3,094

[ ",", "v2f64", ">", ",", "SDTCisVT", "<", "<NUM_LIT>", ",", "v4i32", ">", "]", ">", ">", ";" ]

[ "def", "X86cvtudq2pd", ":", "SDNode", "<", "<STR_LIT>", ",", "SDTypeProfile", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "[", "SDTCisVT", "<", "<NUM_LIT>" ]

GCC

aarch64

CPP

stmt_completion

CPU

3,095

[ "b", ")", "{" ]

[ "_", "_", "crc32w", "(", "uint32_t", "_", "_", "a", ",", "uint32_t", "_", "_" ]

LLVM

XCore

CPP

stmt_completion

MPU

3,096

[ ")", ")", ";" ]

[ "SDValue", "High", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "dl", ",", "MVT", "::", "i32", ",", "Value", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ")", ";", "SDValue", "StoreLow", "=", "DAG", ".", "getTruncStore", "(", "Chain", ",", "dl", ",", "Low", ",", "BasePtr", ",", "ST", "->", "getPointerInfo", "(", ")", ",", "MVT", "::", "i16", ",", "ST", "->", "isVolatile", "(", ")", ",", "ST", "->", "isNonTemporal", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "HighAddr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "MVT", "::", "i32", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ")", ";", "SDValue", "StoreHigh", "=", "DAG", ".", "getTruncStore", "(", "Chain", ",", "dl", ",", "High", ",", "HighAddr", ",", "ST", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "<NUM_LIT>", ")", ",", "MVT", "::", "i16", ",", "ST", "->", "isVolatile", "(", ")", ",", "ST", "->", "isNonTemporal", "(", ")", ",", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "dl", ",", "MVT", "::", "Other", ",", "StoreLow", ",", "StoreHigh", ")", ";", "}", "Type", "*", "IntPtrTy", "=", "getDataLayout", "(", ")", "->", "getIntPtrType", "(", "*", "DAG", ".", "getContext", "(" ]

LLVM

X86

CPP

next_suggestion

CPU

3,097

[ "SDNode", "*", "Res", "=", "DAG", ".", "getMachineNode", "(", "Opc", ",", "dl", ",", "VTs", ",", "Ops", ")", ";" ]

[ "static", "SDValue", "getGatherNode", "(", "unsigned", "Opc", ",", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "SDValue", "Base", ",", "SDValue", "Index", ",", "SDValue", "ScaleOp", ",", "SDValue", "Chain", ",", "const", "X86Subtarget", "*", "Subtarget", ")", "{", "SDLoc", "dl", "(", "Op", ")", ";", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ScaleOp", ")", ";", "assert", "(", "C", "&&", "<STR_LIT>", "Invalid scale type", "<STR_LIT>", ")", ";", "SDValue", "Scale", "=", "DAG", ".", "getTargetConstant", "(", "C", "->", "getZExtValue", "(", ")", ",", "MVT", "::", "i8", ")", ";", "SDValue", "Src", "=", "getZeroVector", "(", "Op", ".", "getValueType", "(", ")", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ";", "EVT", "MaskVT", "=", "MVT", "::", "getVectorVT", "(", "MVT", "::", "i1", ",", "Index", ".", "getSimpleValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ")", ";", "SDValue", "MaskInReg", "=", "DAG", ".", "getConstant", "(", "~", "<NUM_LIT>", ",", "MaskVT", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "Op", ".", "getValueType", "(", ")", ",", "MaskVT", ",", "MVT", "::", "Other", ")", ";", "SDValue", "Disp", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "SDValue", "Segment", "=", "DAG", ".", "getRegister", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Src", ",", "MaskInReg", ",", "Base", ",", "Scale", ",", "Index", ",", "Disp", ",", "Segment", ",", "Chain", "}", ";" ]

GCC

arm

CPP

stmt_completion

CPU

3,098

[ ")", "{" ]

[ "vmin_s8", "(", "int8x8_t", "_", "_", "a", ",", "int8x8_t", "_", "_", "b" ]

GCC

mn10300

MD

program_repair

MPU

3,099

[ "<FIXS>", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<FIXE>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "minus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]