docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
LLVM	X86	CPP	next_suggestion	CPU	3,100	[ "}" ]	[ "assert", "(", "SegReg", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", "Tried to parse a segment override without a segment!", "<STR_LIT>", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "return", "ErrorOperand", "(", "Tok", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "Expected ':' token!", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "int64_t", "ImmDisp", "=", "<NUM_LIT>", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "ImmDisp", "=", "Tok", ".", "getIntVal", "(", ")", ";", "AsmToken", "ImmDispToken", "=", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "isParsingInlineAsm", "(", ")", ")", "InstInfo", "->", "AsmRewrites", "->", "push_back", "(", "AsmRewrite", "(", "AOK_ImmPrefix", ",", "ImmDispToken", ".", "getLoc", "(", ")", ")", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "LBrac", ")", ")", "{", "const", "MCExpr", "", "Disp", "=", "MCConstantExpr", "::", "Create", "(", "ImmDisp", ",", "getContext", "(", ")", ")", ";", "return", "<STR_LIT>", "::", "<STR_LIT>", "(", "getPointerWidth", "(", ")", ",", "SegReg", ",", "Disp", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "Start", ",", "ImmDispToken", ".", "getEndLoc", "(", ")", ",", "Size", ")", ";", "}", "}", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "LBrac", ")", ")", "return", "ParseIntelBracExpression", "(", "SegReg", ",", "Start", ",", "ImmDisp", ",", "Size", ")", ";", "const", "MCExpr", "", "Val", ";", "SMLoc", "End", ";", "if", "(", "!", "isParsingInlineAsm", "(", ")", ")", "{", "if", "(", "getParser", "(", ")", ".", "parsePrimaryExpr", "(", "Val", ",", "End", ")", ")", "return", "ErrorOperand", "(", "Tok", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "unknown token in expression", "<STR_LIT>", ")", ";", "return", "<STR_LIT>", "::", "<STR_LIT>", "(", "getPointerWidth", "(", ")", ",", "Val", ",", "Start", ",", "End", ",", "Size", ")", ";", "}", "InlineAsmIdentifierInfo", "Info", ";", "StringRef", "Identifier", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "ParseIntelIdentifier", "(", "Val", ",", "Identifier", ",", "Info", ",", "false", ",", "End", ")", ")", "return", "nullptr", ";", "return", "CreateMemForInlineAsm", "(", "<NUM_LIT>", ",", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "Start", ",", "End", ",", "Size", ",", "Identifier", ",", "Info", ")", ";" ]
LLVM	Teak	TD	stmt_completion	DSP	3,101	[ ",", "<STR_LIT>", ">", ";" ]	[ "def", "PAGE49", ":", "TeakReg", "<", "<NUM_LIT>" ]
GCC	h8300	MD	next_suggestion	MPU	3,102	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "(", "clobber", "(", "reg", ":", "CC", "CC_REG", ")", ")", "]", "<STR_LIT>", "{", "return", "<", "MODE", ">", "mode", "=", "=", "HImode", "?", "<STR_LIT>", ":", "<STR_LIT>" ]
GCC	aarch64	MD	next_suggestion	CPU	3,103	[ "<STR_LIT>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "if_then_else", ":", "GPI", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "neg", ":", "GPI", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
LLVM	AArch64	CPP	stmt_completion	CPU	3,104	[ "(", ")", ")", ";" ]	[ "const", "MCExpr", "", "Res", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_GOT", ",", "getContext", "(", ")", ")", ";", "MCSymbol", "", "PCSym", "=", "getContext", "(", ")", ".", "createTempSymbol", "(", ")", ";", "Streamer", ".", "EmitLabel", "(", "PCSym", ")", ";", "const", "MCExpr", "*", "PC", "=", "MCSymbolRefExpr", "::", "create", "(", "PCSym", ",", "getContext" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	3,105	[ "unsigned", "Reg", "=", "VA", ".", "getLocReg", "(", ")", ";" ]	[ "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "ArgLocs", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "I", "]", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "Indirect", ")", "return", "false", ";", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";" ]
GCC	aarch64	CPP	program_repair	CPU	3,106	[ "<FIXS>", "machine_mode", "mode", ",", "<FIXE>" ]	[ "char", "*", "aarch64_output_simd_mov_immediate", "(", "rtx", "const_vector", ",", "<BUGS>", "enum", "machine_mode", "mode", ",", "<BUGE>", "unsigned", "width", ")", "{", "bool", "is_valid", ";" ]
LLVM	AMDGPU	CPP	code_generation	GPU	3,107	[ "bool", "AMDGPUAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "Name", "=", "parseMnemonicSuffix", "(", "Name", ")", ";", "Operands", ".", "push_back", "(", "AMDGPUOperand", "::", "CreateToken", "(", "this", ",", "Name", ",", "NameLoc", ")", ")", ";", "bool", "IsMIMG", "=", "Name", ".", "startswith", "(", "<STR_LIT>", "image_", "<STR_LIT>", ")", ";", "while", "(", "!", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "OperandMode", "Mode", "=", "OperandMode_Default", ";", "if", "(", "IsMIMG", "&&", "isGFX10", "(", ")", "&&", "Operands", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "Mode", "=", "OperandMode_NSA", ";", "OperandMatchResultTy", "Res", "=", "parseOperand", "(", "Operands", ",", "Name", ",", "Mode", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "{", "if", "(", "!", "Parser", ".", "hasPendingError", "(", ")", ")", "{", "StringRef", "Msg", "=", "(", "Res", "==", "MatchOperand_ParseFail", ")", "?", "<STR_LIT>", "failed parsing operand.", "<STR_LIT>", ":", "<STR_LIT>", "not a valid operand.", "<STR_LIT>", ";", "Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "Msg", ")", ";", "}", "while", "(", "!", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "}", "return", "true", ";", "}", "}", "return", "false", ";", "}" ]	[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]
GCC	i386	CPP	code_generation	CPU	3,108	[ "static", "bool", "expand_vec_perm_pblendv", "(", "struct", "expand_vec_perm_d", "", "d", ")", "{", "unsigned", "i", ",", "which", ",", "nelt", "=", "d", "->", "nelt", ";", "struct", "expand_vec_perm_d", "dcopy", ",", "dcopy1", ";", "machine_mode", "vmode", "=", "d", "->", "vmode", ";", "bool", "ok", ";", "if", "(", "d", "->", "one_operand_p", ")", "return", "false", ";", "if", "(", "TARGET_AVX2", "&&", "GET_MODE_SIZE", "(", "vmode", ")", "==", "<NUM_LIT>", ")", ";", "else", "if", "(", "TARGET_AVX", "&&", "(", "vmode", "==", "V4DFmode", "\|\|", "vmode", "==", "V8SFmode", ")", ")", ";", "else", "if", "(", "TARGET_SSE4_1", "&&", "(", "GET_MODE_SIZE", "(", "vmode", ")", "==", "<NUM_LIT>", "\|\|", "GET_MODE_SIZE", "(", "vmode", ")", "==", "<NUM_LIT>", "\|\|", "GET_MODE_SIZE", "(", "vmode", ")", "==", "<NUM_LIT>", ")", ")", ";", "else", "return", "false", ";", "for", "(", "i", "=", "<NUM_LIT>", ",", "which", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "++", "i", ")", "{", "unsigned", "e", "=", "d", "->", "perm", "[", "i", "]", ";", "if", "(", "e", "!=", "i", ")", "which", "\|=", "(", "e", "<", "nelt", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "}", "if", "(", "which", "!=", "<NUM_LIT>", "&&", "which", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "d", "->", "testing_p", "&&", "GET_MODE_SIZE", "(", "vmode", ")", "==", "<NUM_LIT>", ")", "return", "true", ";", "dcopy", "=", "", "d", ";", "if", "(", "which", "==", "<NUM_LIT>", ")", "dcopy", ".", "op0", "=", "dcopy", ".", "op1", "=", "d", "->", "op1", ";", "else", "dcopy", ".", "op0", "=", "dcopy", ".", "op1", "=", "d", "->", "op0", ";", "if", "(", "!", "d", "->", "testing_p", ")", "dcopy", ".", "target", "=", "gen_reg_rtx", "(", "vmode", ")", ";", "dcopy", ".", "one_operand_p", "=", "true", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "++", "i", ")", "dcopy", ".", "perm", "[", "i", "]", "=", "d", "->", "perm", "[", "i", "]", "&", "(", "nelt", "-", "<NUM_LIT>", ")", ";", "ok", "=", "expand_vec_perm_1", "(", "&", "dcopy", ")", ";", "if", "(", "GET_MODE_SIZE", "(", "vmode", ")", "!=", "<NUM_LIT>", "&&", "!", "ok", ")", "return", "false", ";", "else", "gcc_assert", "(", "ok", ")", ";", "if", "(", "d", "->", "testing_p", ")", "return", "true", ";", "dcopy1", "=", "*", "d", ";", "if", "(", "which", "==", "<NUM_LIT>", ")", "dcopy1", ".", "op1", "=", "dcopy", ".", "target", ";", "else", "dcopy1", ".", "op0", "=", "dcopy", ".", "target", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "++", "i", ")", "dcopy1", ".", "perm", "[", "i", "]", "=", "(", "(", "d", "->", "perm", "[", "i", "]", ">=", "nelt", ")", "?", "(", "nelt", "+", "i", ")", ":", "i", ")", ";", "ok", "=", "expand_vec_perm_blend", "(", "&", "dcopy1", ")", ";", "gcc_assert", "(", "ok", ")", ";", "return", "true", ";", "}" ]	[ "A", "subroutine", "of", "ix86_expand_vec_perm_const_1", ".", "Try", "to", "simplify", "the", "permutation", "using", "the", "SSE4_1", "pblendv", "instruction", ".", "Potentially", "reduces", "permutation", "from", "2", "pshufb", "and", "or", "to", "1", "pshufb", "and", "pblendv", "." ]
LLVM	ARM	TD	next_suggestion	CPU	3,109	[ "}" ]	[ "def", "r", ":", "AI3ldstidxT", "<", "op", ",", "<NUM_LIT>", ",", "(", "outs", "GPRnopc", ":", "$", "Rt", ",", "GPRnopc", ":", "$", "base_wb", ")", ",", "(", "ins", "addr_offset_none", ":", "$", "addr", ",", "postidx_reg", ":", "$", "Rm", ")", ",", "IndexModePost", ",", "LdMiscFrm", ",", "IIC_iLoad_bh_ru", ",", "opc", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Rm", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Unpredictable", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
LLVM	XCore	CPP	program_repair	MPU	3,110	[ "<FIXS>", "errs", "(", ")", "<<", "<STR_LIT>", "LowerFORMAL_ARGUMENTS Unhandled argument type: ", "<STR_LIT>", "<<", "RegVT", ".", "getSimpleVT", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", "<FIXE>" ]	[ "default", ":", "{", "#", "ifndef", "NDEBUG", "<BUGS>", "cerr", "<<", "<STR_LIT>", "LowerFORMAL_ARGUMENTS Unhandled argument type: ", "<STR_LIT>", "<<", "RegVT", ".", "getSimpleVT", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", "<BUGE>", "#", "endifllvm_unreachable", "(", "<NUM_LIT>", ")", ";", "}" ]
GCC	i386	CPP	next_suggestion	CPU	3,111	[ "_", "_", "MM512_REDUCE_OP", "(", "min_ps", ")", ";" ]	[ "extern", "_", "_", "inline", "float", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_reduce_min_ps", "(", "_", "_", "mmask16", "_", "_", "U", ",", "_", "_", "m512", "_", "_", "A", ")", "{", "_", "_", "A", "=", "_", "mm512_mask_mov_ps", "(", "_", "mm512_set1_ps", "(", "_", "_", "builtin_inff", "(", ")", ")", ",", "_", "_", "U", ",", "_", "_", "A", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	3,112	[ "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";" ]	[ "def", "L4_or_memopw_io", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "u30_2Imm", ":", "$", "Ii", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_7186d325", ",", "TypeV4LDST", ">", ",", "Enc_226535", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "WordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	3,113	[ "return", "OffsetBytes", "/", "(", "getStackWidth", "(", "MF", ")", "*", "<NUM_LIT>", ")", ";" ]	[ "OffsetBytes", "+=", "MFI", ".", "getObjectSize", "(", "i", ")", ";", "OffsetBytes", "=", "alignTo", "(", "OffsetBytes", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "FI", "!=", "-", "<NUM_LIT>", ")", "OffsetBytes", "=", "alignTo", "(", "OffsetBytes", ",", "MFI", ".", "getObjectAlign", "(", "FI", ")", ")", ";" ]
LLVM	MCS51	CPP	next_suggestion	MPU	3,114	[ "RegImm", "=", "{", "RegNo", ",", "nullptr", "}", ";" ]	[ "void", "makeReg", "(", "unsigned", "RegNo", ")", "{", "Kind", "=", "k_Register", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	3,115	[ "default", ":", "LLVM_FALLTHROUGH", ";" ]	[ "void", "AMDGPUAsmPrinter", "::", "EmitProgramInfoR600", "(", "const", "MachineFunction", "&", "MF", ")", "{", "unsigned", "MaxGPR", "=", "<NUM_LIT>", ";", "bool", "killPixel", "=", "false", ";", "const", "R600Subtarget", "&", "STM", "=", "MF", ".", "getSubtarget", "<", "R600Subtarget", ">", "(", ")", ";", "const", "R600RegisterInfo", "", "RI", "=", "STM", ".", "getRegisterInfo", "(", ")", ";", "const", "R600MachineFunctionInfo", "", "MFI", "=", "MF", ".", "getInfo", "<", "R600MachineFunctionInfo", ">", "(", ")", ";", "for", "(", "const", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "const", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "KILLGT", ")", "killPixel", "=", "true", ";", "unsigned", "numOperands", "=", "MI", ".", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "op_idx", "=", "<NUM_LIT>", ";", "op_idx", "<", "numOperands", ";", "op_idx", "++", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "op_idx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "HWReg", "=", "RI", "->", "getHWRegIndex", "(", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "HWReg", ">", "<NUM_LIT>", ")", "continue", ";", "MaxGPR", "=", "std", "::", "max", "(", "MaxGPR", ",", "HWReg", ")", ";", "}", "}", "}", "unsigned", "RsrcReg", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", ">=", "R600Subtarget", "::", "EVERGREEN", ")", "{", "switch", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ")", "{" ]
GCC	mips	CPP	stmt_completion	CPU	3,116	[ "info", "->", "stack_offset", "&", "<NUM_LIT>", ";" ]	[ "case", "ABI_32", ":", "case", "ABI_O64", ":", "info", "->", "fpr_p", "=", "(", "!", "cum", "->", "gp_reg_found", "&&", "cum", "->", "arg_number", "<", "<NUM_LIT>", "&&", "(", "type", "==", "<NUM_LIT>", "\|\|", "SCALAR_FLOAT_TYPE_P", "(", "type", ")", "\|\|", "VECTOR_FLOAT_TYPE_P", "(", "type", ")", ")", "&&", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_FLOAT", "\|\|", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_VECTOR_FLOAT", ")", "&&", "GET_MODE_SIZE", "(", "mode", ")", "<=", "UNITS_PER_FPVALUE", ")", ";", "break", ";", "case", "ABI_N32", ":", "case", "ABI_64", ":", "info", "->", "fpr_p", "=", "(", "named", "&&", "(", "type", "==", "<NUM_LIT>", "\|\|", "FLOAT_TYPE_P", "(", "type", ")", ")", "&&", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_FLOAT", "\|\|", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_COMPLEX_FLOAT", "\|\|", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_VECTOR_FLOAT", ")", "&&", "GET_MODE_UNIT_SIZE", "(", "mode", ")", "<=", "UNITS_PER_FPVALUE", ")", ";", "if", "(", "info", "->", "fpr_p", "&&", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_COMPLEX_FLOAT", "&&", "GET_MODE_UNIT_SIZE", "(", "mode", ")", "<", "UNITS_PER_FPVALUE", ")", "{", "if", "(", "cum", "->", "num_gprs", ">=", "MAX_ARGS_IN_REGISTERS", "-", "<NUM_LIT>", ")", "info", "->", "fpr_p", "=", "false", ";", "else", "num_words", "=", "<NUM_LIT>", ";", "}", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "doubleword_aligned_p", "=", "FUNCTION_ARG_BOUNDARY", "(", "mode", ",", "type", ")", ">", "BITS_PER_WORD", ";", "info", "->", "reg_offset", "=", "(", "mips_abi", "==", "ABI_EABI", "&&", "info", "->", "fpr_p", "?", "cum", "->", "num_fprs", ":", "cum", "->", "num_gprs", ")", ";", "if", "(", "doubleword_aligned_p", ")", "info", "->", "reg_offset", "+=", "info", "->", "reg_offset", "&", "<NUM_LIT>", ";", "info", "->", "stack_offset", "=", "cum", "->", "stack_words", ";", "if", "(", "doubleword_aligned_p", ")", "info", "->", "stack_offset", "+=" ]
LLVM	Hexagon	TD	stmt_completion	DSP	3,117	[ ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>" ]
LLVM	SystemZ	CPP	code_generation	CPU	3,118	[ "StackOffset", "SystemZFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ")", "const", "{", "StackOffset", "Offset", "=", "TargetFrameLowering", "::", "getFrameIndexReference", "(", "MF", ",", "FI", ",", "FrameReg", ")", ";", "return", "Offset", "+", "StackOffset", "::", "getFixed", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}" ]	[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]
LLVM	Hexagon	CPP	code_generation	DSP	3,119	[ "bool", "HexagonRemoveExtendArgs", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "for", "(", "Function", "::", "arg_iterator", "AI", "=", "F", ".", "arg_begin", "(", ")", ",", "AE", "=", "F", ".", "arg_end", "(", ")", ";", "AI", "!=", "AE", ";", "++", "AI", ",", "++", "Idx", ")", "{", "if", "(", "F", ".", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "SExt", ")", ")", "{", "Argument", "", "Arg", "=", "AI", ";", "if", "(", "!", "isa", "<", "PointerType", ">", "(", "Arg", "->", "getType", "(", ")", ")", ")", "{", "for", "(", "Instruction", "::", "use_iterator", "UI", "=", "Arg", "->", "use_begin", "(", ")", ";", "UI", "!=", "Arg", "->", "use_end", "(", ")", ";", ")", "{", "if", "(", "isa", "<", "SExtInst", ">", "(", "", "UI", ")", ")", "{", "Instruction", "", "Use", "=", "cast", "<", "Instruction", ">", "(", "", "UI", ")", ";", "SExtInst", "", "SI", "=", "new", "SExtInst", "(", "Arg", ",", "Use", "->", "getType", "(", ")", ")", ";", "assert", "(", "EVT", "::", "getEVT", "(", "SI", "->", "getType", "(", ")", ")", "==", "(", "EVT", "::", "getEVT", "(", "Use", "->", "getType", "(", ")", ")", ")", ")", ";", "++", "UI", ";", "Use", "->", "replaceAllUsesWith", "(", "SI", ")", ";", "Instruction", "", "First", "=", "F", ".", "getEntryBlock", "(", ")", ".", "begin", "(", ")", ";", "SI", "->", "insertBefore", "(", "First", ")", ";", "Use", "->", "eraseFromParent", "(", ")", ";", "}", "else", "{", "++", "UI", ";", "}", "}", "}", "}", "}", "return", "true", ";", "}" ]	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	3,120	[ ")", ";" ]	[ "bool", "doInitialization", "(", "Module", "&", "M", ")", "override", "{", "CallGraphResourceInfo", ".", "clear", "(" ]
LLVM	ARM	CPP	next_suggestion	CPU	3,121	[ "}" ]	[ "MF", "->", "insert", "(", "++", "MBB", ".", "getIterator", "(", ")", ",", "ClearBB", ")", ";", "MF", "->", "insert", "(", "++", "ClearBB", "->", "getIterator", "(", ")", ",", "DoneBB", ")", ";", "DoneBB", "->", "splice", "(", "DoneBB", "->", "end", "(", ")", ",", "&", "MBB", ",", "MBBI", ",", "MBB", ".", "end", "(", ")", ")", ";", "DoneBB", "->", "transferSuccessors", "(", "&", "MBB", ")", ";", "MBB", ".", "addSuccessor", "(", "ClearBB", ")", ";", "MBB", ".", "addSuccessor", "(", "DoneBB", ")", ";", "ClearBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "for", "(", "const", "MachineOperand", "&", "Op", ":", "RetI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "ARM", "::", "NoRegister", "\|\|", "Reg", "==", "ARM", "::", "LR", ")", "continue", ";", "assert", "(", "Register", "::", "isPhysicalRegister", "(", "Reg", ")", "&&", "<STR_LIT>", "Unallocated register", "<STR_LIT>", ")", ";", "ClearBB", "->", "addLiveIn", "(", "Reg", ")", ";", "DoneBB", "->", "addLiveIn", "(", "Reg", ")", ";", "}", "ClearBB", "->", "addLiveIn", "(", "ARM", "::", "LR", ")", ";", "DoneBB", "->", "addLiveIn", "(", "ARM", "::", "LR", ")", ";", "BuildMI", "(", "MBB", ",", "MBB", ".", "end", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "ARM", "::", "t2MRS_M", ")", ",", "ARM", "::", "R12", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBB", ".", "end", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "ARM", "::", "t2TSTri", ")", ")", ".", "addReg", "(", "ARM", "::", "R12", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBB", ".", "end", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "ARM", "::", "tBcc", ")", ")", ".", "addMBB", "(", "DoneBB", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "ARM", "::", "CPSR", ",", "RegState", "::", "Kill", ")", ";", "}", "for", "(", "unsigned", "D", "=", "<NUM_LIT>", ";", "D", "<", "<NUM_LIT>", ";", "D", "++", ")", "{", "if", "(", "ClearRegs", "[", "D", "", "<NUM_LIT>", "+", "<NUM_LIT>", "]", "&&", "ClearRegs", "[", "D", "", "<NUM_LIT>", "+", "<NUM_LIT>", "]", ")", "{", "unsigned", "Reg", "=", "ARM", "::", "D0", "+", "D", ";", "BuildMI", "(", "ClearBB", ",", "DL", ",", "TII", "->", "get", "(", "ARM", "::", "VMOVDRR", ")", ",", "Reg", ")", ".", "addReg", "(", "ARM", "::", "LR", ")", ".", "addReg", "(", "ARM", "::", "LR", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "}", "else", "{", "if", "(", "ClearRegs", "[", "D", "", "<NUM_LIT>", "+", "<NUM_LIT>", "]", ")", "{", "unsigned", "Reg", "=", "ARM", "::", "S0", "+", "D", "", "<NUM_LIT>", ";", "BuildMI", "(", "ClearBB", ",", "DL", ",", "TII", "->", "get", "(", "ARM", "::", "VMOVSR", ")", ",", "Reg", ")", ".", "addReg", "(", "ARM", "::", "LR", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "}", "if", "(", "ClearRegs", "[", "D", "", "<NUM_LIT>", "+", "<NUM_LIT>", "]", ")", "{", "unsigned", "Reg", "=", "ARM", "::", "S0", "+", "D", "", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "BuildMI", "(", "ClearBB", ",", "DL", ",", "TII", "->", "get", "(", "ARM", "::", "VMOVSR", ")", ",", "Reg", ")", ".", "addReg", "(", "ARM", "::", "LR", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";" ]
LLVM	Mips	TD	stmt_completion	CPU	3,122	[ "vfsetult_v2f64", ",", "MSA128DOpnd", ">", ",", "IsCommutable", ";" ]	[ "class", "FCULT_D_DESC", ":", "MSA_3RF_DESC_BASE", "<", "<STR_LIT>", "," ]
LLVM	WebAssembly	CPP	stmt_completion	Virtual ISA	3,123	[ "(", ")", ";" ]	[ "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "F", ".", "isDeclaration", "(", ")", ")", "continue", ";", "Changed", "\|=", "runEHOnFunction", "(", "F", ")", ";", "}", "}", "if", "(", "DoSjLj", ")", "{", "Changed", "=", "true", ";", "if", "(", "LongjmpF", ")", "{", "EmLongjmpJmpbufF", "=", "Function", "::", "Create", "(", "LongjmpF", "->", "getFunctionType", "(", ")", ",", "GlobalValue", "::", "ExternalLinkage", ",", "<STR_LIT>", "emscripten_longjmp_jmpbuf", "<STR_LIT>", ",", "&", "M", ")", ";", "LongjmpF", "->", "replaceAllUsesWith", "(", "EmLongjmpJmpbufF", ")", ";", "}", "if", "(", "SetjmpF", ")", "{", "FunctionType", "", "SetjmpFTy", "=", "SetjmpF", "->", "getFunctionType", "(", ")", ";", "SmallVector", "<", "Type", "", ",", "<NUM_LIT>", ">", "Params", "=", "{", "SetjmpFTy", "->", "getParamType", "(", "<NUM_LIT>", ")", ",", "IRB", ".", "getInt32Ty", "(", ")", ",", "Type", "::", "getInt32PtrTy", "(", "C", ")", ",", "IRB", ".", "getInt32Ty", "(", ")", "}", ";", "FunctionType", "", "FTy", "=", "FunctionType", "::", "get", "(", "Type", "::", "getInt32PtrTy", "(", "C", ")", ",", "Params", ",", "false", ")", ";", "SaveSetjmpF", "=", "Function", "::", "Create", "(", "FTy", ",", "GlobalValue", "::", "ExternalLinkage", ",", "<STR_LIT>", "saveSetjmp", "<STR_LIT>", ",", "&", "M", ")", ";", "Params", "=", "{", "IRB", ".", "getInt32Ty", "(", ")", ",", "Type", "::", "getInt32PtrTy", "(", "C", ")", ",", "IRB", ".", "getInt32Ty", "(", ")", "}", ";", "FTy", "=", "FunctionType", "::", "get", "(", "IRB", ".", "getInt32Ty", "(", ")", ",", "Params", ",", "false", ")", ";", "TestSetjmpF", "=", "Function", "::", "Create", "(", "FTy", ",", "GlobalValue", "::", "ExternalLinkage", ",", "<STR_LIT>", "testSetjmp", "<STR_LIT>", ",", "&", "M", ")", ";", "FTy", "=", "FunctionType", "::", "get", "(", "IRB", ".", "getVoidTy", "(", ")", ",", "{", "IRB", ".", "getInt32Ty", "(", ")", ",", "IRB", ".", "getInt32Ty", "(", ")", "}", ",", "false", ")", ";", "EmLongjmpF", "=", "Function", "::", "Create", "(", "FTy", ",", "GlobalValue", "::", "ExternalLinkage", ",", "<STR_LIT>", "emscripten_longjmp", "<STR_LIT>", ",", "&", "M", ")", ";", "SmallPtrSet", "<", "Function", "", ",", "<NUM_LIT>", ">", "SetjmpUsers", ";", "for", "(", "User", "", "U", ":", "SetjmpF", "->", "users", "(", ")", ")", "{", "auto", "", "UI", "=", "cast", "<", "Instruction", ">", "(", "U", ")", ";", "SetjmpUsers", ".", "insert", "(", "UI", "->", "getFunction", "(", ")", ")", ";", "}", "for", "(", "Function", "", "F", ":", "SetjmpUsers", ")", "runSjLjOnFunction", "(", "", "F", ")", ";", "}", "}", "if", "(", "!", "Changed", ")", "{", "if", "(", "ResumeF", ")", "ResumeF", "->", "eraseFromParent", "(", ")", ";", "if", "(", "EHTypeIDF", ")", "EHTypeIDF", "->", "eraseFromParent", "(", ")", ";", "if", "(", "EmLongjmpF", ")", "EmLongjmpF", "->", "eraseFromParent", "(", ")", ";", "if", "(", "SaveSetjmpF", ")", "SaveSetjmpF", "->", "eraseFromParent" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	3,124	[ "Src", ",", "Flags", ")", ";" ]	[ "if", "(", "VT", "==", "MVT", "::", "f16", ")", "{", "assert", "(", "!", "Subtarget", "->", "has16BitInsts", "(", ")", ")", ";", "SDValue", "Ext", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FP_EXTEND", ",", "SL", ",", "MVT", "::", "f32", ",", "Src", ",", "Flags", ")", ";", "SDValue", "Log", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SL", ",", "MVT", "::", "f32", ",", "Ext", ",", "Flags", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "FP_ROUND", ",", "SL", ",", "VT", ",", "Log", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "SL", ",", "MVT", "::", "i32", ")", ",", "Flags", ")", ";", "}", "auto", "[", "ScaledInput", ",", "IsLtSmallestNormal", "]", "=", "getScaledLogInput", "(", "DAG", ",", "SL", "," ]
LLVM	PowerPC	CPP	stmt_completion	CPU	3,125	[ ":", "PPC", "::", "R4", ";" ]	[ "Register", "PPCTargetLowering", "::", "getExceptionSelectorRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "{", "return", "Subtarget", ".", "isPPC64", "(", ")", "?", "PPC", "::", "X4" ]
GCC	i386	MD	next_suggestion	CPU	3,126	[ "(", "match_test", "<STR_LIT>", ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "if_then_else", "(", "match_code", "<STR_LIT>", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	3,127	[ "}" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rs16", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs16", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rx16", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rx16", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC	sh	MD	program_repair	CPU	3,128	[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]	[ "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "ashiftrt", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "T_REG", ")", ")", "]" ]
GCC	mips	MD	next_suggestion	CPU	3,129	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	X86	CPP	next_suggestion	CPU	3,130	[ "}" ]	[ "void", "X86PassConfig", "::", "addPreSched2", "(", ")", "{", "addPass", "(", "createX86ExpandPseudoPass", "(", ")", ")", ";", "addPass", "(", "createKCFIPass", "(", ")", ")", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	3,131	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opcode", ";" ]	[ "class", "BaseTwoOperandFPData", "<", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "RegisterClass", "regtype", ",", "string", "asm", ",", "list", "<", "dag", ">", "pat", ">", ":", "I", "<", "(", "outs", "regtype", ":", "$", "Rd", ")", ",", "(", "ins", "regtype", ":", "$", "Rn", ",", "regtype", ":", "$", "Rm", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "pat", ">", ",", "Sched", "<", "[", "WriteF", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";" ]
LLVM	AMDGPU	CPP	code_generation	GPU	3,132	[ "unsigned", "SIInstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "", "BytesRemoved", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "unsigned", "Count", "=", "<NUM_LIT>", ";", "unsigned", "RemovedSize", "=", "<NUM_LIT>", ";", "while", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "if", "(", "I", "->", "isBranch", "(", ")", "\|\|", "I", "->", "isReturn", "(", ")", ")", "{", "RemovedSize", "+=", "getInstSizeInBytes", "(", "", "I", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "++", "Count", ";", "}", "I", "=", "Next", ";", "}", "if", "(", "BytesRemoved", ")", "*", "BytesRemoved", "=", "RemovedSize", ";", "return", "Count", ";", "}" ]	[ "Remove", "the", "branching", "code", "at", "the", "end", "of", "the", "specific", "MBB", "." ]
GCC	mips	MD	stmt_completion	CPU	3,133	[ ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	X86	CPP	stmt_completion	CPU	3,134	[ ")", ".", "getReg", "(", ")", ")", ";" ]	[ "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "const", "TargetInstrInfo", "", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "unsigned", "MemOpc", "=", "Subtarget", ".", "is64Bit", "(", ")", "?", "X86", "::", "LEA64r", ":", "X86", "::", "LEA32r", ";", "unsigned", "MemReg", "=", "Subtarget", ".", "is64Bit", "(", ")", "?", "X86", "::", "RAX", ":", "X86", "::", "EAX", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "MemOpc", ")", ",", "MemReg", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "X86", "::", "AddrNumOperands", ";", "++", "i", ")", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "i", ")", ")", ";", "unsigned", "ValOps", "=", "X86", "::", "AddrNumOperands", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "X86", "::", "ECX", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "ValOps" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	3,135	[ "GFX9", ";" ]	[ "bool", "flatScratchIsPointer", "(", ")", "const", "{", "return", "getGeneration", "(", ")", ">=" ]
GCC	i960	MD	next_suggestion	CPU	3,136	[ "<STR_LIT>", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "le", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM	AArch64	TD	next_suggestion	CPU	3,137	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rt", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";" ]
LLVM	LM32	CPP	next_suggestion	MPU	3,138	[ "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ",", "RVLocs", "[", "i", "]", ".", "getValVT", "(", ")", ",", "InFlag", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";" ]	[ "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "Ins", ",", "RetCC_LM32", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{" ]
LLVM	AArch64	CPP	stmt_completion	CPU	3,139	[ "getBasePtr", "(", ")", ";" ]	[ "StoreSDNode", "", "S", "=", "cast", "<", "StoreSDNode", ">", "(", "N", ")", ";", "if", "(", "S", "->", "isVolatile", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "isCyclone", "(", ")", ")", "return", "SDValue", "(", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "bool", "IsMinSize", "=", "MF", ".", "getFunction", "(", ")", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "MinSize", ")", ";", "if", "(", "IsMinSize", ")", "return", "SDValue", "(", ")", ";", "SDValue", "StVal", "=", "S", "->", "getValue", "(", ")", ";", "EVT", "VT", "=", "StVal", ".", "getValueType", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", "\|\|", "VT", ".", "getVectorNumElements", "(", ")", "<", "<NUM_LIT>", "\|\|", "VT", "==", "MVT", "::", "v2i64", ")", "return", "SDValue", "(", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", "\|\|", "S", "->", "getAlignment", "(", ")", ">=", "<NUM_LIT>", "\|\|", "S", "->", "getAlignment", "(", ")", "<=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "ReplacedSplat", "=", "replaceSplatVectorStore", "(", "DAG", ",", "S", ")", ";", "if", "(", "ReplacedSplat", "!=", "SDValue", "(", ")", ")", "return", "ReplacedSplat", ";", "SDLoc", "DL", "(", "S", ")", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ";", "EVT", "HalfVT", "=", "EVT", "::", "getVectorVT", "(", "", "DAG", ".", "getContext", "(", ")", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "NumElts", ")", ";", "SDValue", "SubVector0", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "HalfVT", ",", "StVal", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i64", ")", ")", ";", "SDValue", "SubVector1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "HalfVT", ",", "StVal", ",", "DAG", ".", "getConstant", "(", "NumElts", ",", "MVT", "::", "i64", ")", ")", ";", "SDValue", "BasePtr", "=", "S", "->" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	3,140	[ "case", "AsmToken", "::", "Integer", ":" ]	[ "case", "AsmToken", "::", "Exclaim", ":", "case", "AsmToken", "::", "Tilde", ":", "if", "(", "!", "ParseExpression", "(", "EVal", ")", ")", "break", ";", "default", ":", "return", "Error", "(", "S", ",", "<STR_LIT>", "unknown operand", "<STR_LIT>", ")", ";", "}", "Operands", ".", "push_back", "(", "PPCOperand", "::", "CreateFromMCExpr", "(", "EVal", ",", "S", ",", "E", ",", "isPPC64", "(", ")", ")", ")", ";", "bool", "TLSCall", "=", "false", ";", "if", "(", "const", "MCSymbolRefExpr", "", "Ref", "=", "dyn_cast", "<", "MCSymbolRefExpr", ">", "(", "EVal", ")", ")", "TLSCall", "=", "Ref", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", "==", "<STR_LIT>", "__tls_get_addr", "<STR_LIT>", ";", "if", "(", "TLSCall", "&&", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "LParen", ")", ")", "{", "const", "MCExpr", "", "TLSSym", ";", "Parser", ".", "Lex", "(", ")", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "ParseExpression", "(", "TLSSym", ")", ")", "return", "Error", "(", "S", ",", "<STR_LIT>", "invalid TLS call expression", "<STR_LIT>", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RParen", ")", ")", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "missing ')'", "<STR_LIT>", ")", ";", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "PPCOperand", "::", "CreateFromMCExpr", "(", "TLSSym", ",", "S", ",", "E", ",", "isPPC64", "(", ")", ")", ")", ";", "}", "if", "(", "!", "TLSCall", "&&", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "LParen", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int64_t", "IntVal", ";", "switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{", "case", "AsmToken", "::", "Percent", ":", "Parser", ".", "Lex", "(", ")", ";", "unsigned", "RegNo", ";", "if", "(", "MatchRegisterName", "(", "Parser", ".", "getTok", "(", ")", ",", "RegNo", ",", "IntVal", ")", ")", "return", "Error", "(", "S", ",", "<STR_LIT>", "invalid register name", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "break", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	3,141	[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	3,142	[ "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	3,143	[ "<NUM_LIT>", "}", ";" ]	[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{" ]
GCC	m32c	CPP	code_generation	MPU	3,144	[ "static", "rtx", "m32c_subreg", "(", "enum", "machine_mode", "outer", ",", "rtx", "x", ",", "enum", "machine_mode", "inner", ",", "int", "byte", ")", "{", "int", "r", ",", "nr", "=", "-", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "SUBREG", "&&", "SUBREG_BYTE", "(", "x", ")", "==", "<NUM_LIT>", "&&", "GET_CODE", "(", "SUBREG_REG", "(", "x", ")", ")", "==", "MEM", "&&", "(", "GET_MODE_SIZE", "(", "GET_MODE", "(", "x", ")", ")", "==", "GET_MODE_SIZE", "(", "GET_MODE", "(", "SUBREG_REG", "(", "x", ")", ")", ")", ")", ")", "{", "rtx", "oldx", "=", "x", ";", "x", "=", "gen_rtx_MEM", "(", "GET_MODE", "(", "x", ")", ",", "XEXP", "(", "SUBREG_REG", "(", "x", ")", ",", "<NUM_LIT>", ")", ")", ";", "MEM_COPY_ATTRIBUTES", "(", "x", ",", "SUBREG_REG", "(", "oldx", ")", ")", ";", "}", "if", "(", "GET_CODE", "(", "x", ")", "==", "MEM", "&&", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "PRE_DEC", "\|\|", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "POST_INC", ")", ")", "return", "gen_rtx_MEM", "(", "outer", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "SUBREG", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "MEM", "&&", "(", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "PRE_DEC", "\|\|", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "POST_INC", ")", ")", "return", "gen_rtx_MEM", "(", "outer", ",", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "!=", "REG", ")", "return", "simplify_gen_subreg", "(", "outer", ",", "x", ",", "inner", ",", "byte", ")", ";", "r", "=", "REGNO", "(", "x", ")", ";", "if", "(", "r", ">=", "FIRST_PSEUDO_REGISTER", "\|\|", "r", "==", "AP_REGNO", ")", "return", "simplify_gen_subreg", "(", "outer", ",", "x", ",", "inner", ",", "byte", ")", ";", "if", "(", "IS_MEM_REGNO", "(", "r", ")", ")", "return", "simplify_gen_subreg", "(", "outer", ",", "x", ",", "inner", ",", "byte", ")", ";", "if", "(", "byte", "==", "<NUM_LIT>", ")", "nr", "=", "r", ";", "else", "if", "(", "outer", "==", "HImode", ")", "{", "if", "(", "r", "==", "R0_REGNO", "&&", "byte", "==", "<NUM_LIT>", ")", "nr", "=", "R2_REGNO", ";", "else", "if", "(", "r", "==", "R0_REGNO", "&&", "byte", "==", "<NUM_LIT>", ")", "nr", "=", "R1_REGNO", ";", "else", "if", "(", "r", "==", "R0_REGNO", "&&", "byte", "==", "<NUM_LIT>", ")", "nr", "=", "R3_REGNO", ";", "else", "if", "(", "r", "==", "R1_REGNO", "&&", "byte", "==", "<NUM_LIT>", ")", "nr", "=", "R3_REGNO", ";", "else", "if", "(", "r", "==", "A0_REGNO", "&&", "byte", "==", "<NUM_LIT>", ")", "nr", "=", "A1_REGNO", ";", "}", "else", "if", "(", "outer", "==", "SImode", ")", "{", "if", "(", "r", "==", "R0_REGNO", "&&", "byte", "==", "<NUM_LIT>", ")", "nr", "=", "R0_REGNO", ";", "else", "if", "(", "r", "==", "R0_REGNO", "&&", "byte", "==", "<NUM_LIT>", ")", "nr", "=", "R1_REGNO", ";", "}", "if", "(", "nr", "==", "-", "<NUM_LIT>", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", "m32c_subreg %s %s %d\\n", "<STR_LIT>", ",", "mode_name", "[", "outer", "]", ",", "mode_name", "[", "inner", "]", ",", "byte", ")", ";", "debug_rtx", "(", "x", ")", ";", "gcc_unreachable", "(", ")", ";", "}", "return", "gen_rtx_REG", "(", "outer", ",", "nr", ")", ";", "}" ]	[ "Subregs", "are", "non-orthogonal", "for", "us", ",", "because", "our", "registers", "are", "all", "different", "sizes", "." ]
GCC	rs6000	CPP	program_repair	CPU	3,145	[ "<FIXS>", "BYTES_BIG_ENDIAN", "?", "CODE_FOR_altivec_vmrglw_direct_v4si_be", ":", "CODE_FOR_altivec_vmrghw_direct_v4si_le", ",", "<FIXE>" ]	[ ":", "CODE_FOR_altivec_vmrghh_direct", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ",", "{", "OPTION_MASK_ALTIVEC", ",", "<BUGS>", "BYTES_BIG_ENDIAN", "?", "CODE_FOR_altivec_vmrglw_direct_v4si", ":", "CODE_FOR_altivec_vmrghw_direct_v4si", ",", "<BUGE>", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ",", "{", "OPTION_MASK_P8_VECTOR", ",", "BYTES_BIG_ENDIAN", "?", "CODE_FOR_p8_vmrgew_v4sf_direct" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	3,146	[ "(", ")", "->", "getSize", "(", ")", ";" ]	[ "if", "(", "!", "MIa", ".", "hasOneMemOperand", "(", ")", "\|\|", "!", "MIb", ".", "hasOneMemOperand", "(", ")", ")", "{", "return", "false", ";", "}", "unsigned", "Width0", "=", "MIa", ".", "memoperands", "(", ")", ".", "front", "(", ")", "->", "getSize", "(", ")", ";", "unsigned", "Width1", "=", "MIb", ".", "memoperands", "(", ")", ".", "front" ]
LLVM	Hexagon	TD	next_suggestion	DSP	3,147	[ "bits", "<", "<NUM_LIT>", ">", "Rs16", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC	powerpcspe	CPP	stmt_completion	CPU	3,148	[ "E_V16QImode", ":" ]	[ "rtx", "num_ele_m1", "=", "GEN_INT", "(", "GET_MODE_NUNITS", "(", "mode", ")", "-", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_anddi3", "(", "tmp_gpr", ",", "element", ",", "num_ele_m1", ")", ")", ";", "emit_insn", "(", "gen_subdi3", "(", "tmp_gpr", ",", "num_ele_m1", ",", "tmp_gpr", ")", ")", ";", "element2", "=", "tmp_gpr", ";", "}", "else", "element2", "=", "element", ";", "emit_insn", "(", "gen_ashldi3", "(", "tmp_gpr", ",", "element2", ",", "GEN_INT", "(", "bit_shift", ")", ")", ")", ";", "}", "if", "(", "TARGET_P9_VECTOR", ")", "emit_insn", "(", "gen_vsx_splat_v2di", "(", "tmp_altivec", ",", "tmp_gpr", ")", ")", ";", "else", "if", "(", "can_create_pseudo_p", "(", ")", ")", "emit_insn", "(", "gen_vsx_concat_v2di", "(", "tmp_altivec", ",", "tmp_gpr", ",", "tmp_gpr", ")", ")", ";", "else", "{", "rtx", "tmp_di", "=", "gen_rtx_REG", "(", "DImode", ",", "REGNO", "(", "tmp_altivec", ")", ")", ";", "emit_move_insn", "(", "tmp_di", ",", "tmp_gpr", ")", ";", "emit_insn", "(", "gen_vsx_concat_v2di", "(", "tmp_altivec", ",", "tmp_di", ",", "tmp_di", ")", ")", ";", "}", "switch", "(", "mode", ")", "{", "case", "E_V2DFmode", ":", "emit_insn", "(", "gen_vsx_vslo_v2df", "(", "dest", ",", "src", ",", "tmp_altivec", ")", ")", ";", "return", ";", "case", "E_V2DImode", ":", "emit_insn", "(", "gen_vsx_vslo_v2di", "(", "dest", ",", "src", ",", "tmp_altivec", ")", ")", ";", "return", ";", "case", "E_V4SFmode", ":", "{", "rtx", "tmp_altivec_di", "=", "gen_rtx_REG", "(", "DImode", ",", "REGNO", "(", "tmp_altivec", ")", ")", ";", "rtx", "tmp_altivec_v4sf", "=", "gen_rtx_REG", "(", "V4SFmode", ",", "REGNO", "(", "tmp_altivec", ")", ")", ";", "rtx", "src_v2di", "=", "gen_rtx_REG", "(", "V2DImode", ",", "REGNO", "(", "src", ")", ")", ";", "emit_insn", "(", "gen_vsx_vslo_v2di", "(", "tmp_altivec_di", ",", "src_v2di", ",", "tmp_altivec", ")", ")", ";", "emit_insn", "(", "gen_vsx_xscvspdp_scalar2", "(", "dest", ",", "tmp_altivec_v4sf", ")", ")", ";", "return", ";", "}", "case", "E_V4SImode", ":", "case", "E_V8HImode", ":", "case" ]
LLVM	ARM	TD	stmt_completion	CPU	3,149	[ "=", "<NUM_LIT>", ";" ]	[ "def", "MVE_VSHRNi16bh", ":", "MVE_VxSHRN", "<", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "shr_imm8", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]
LLVM	Mips	CPP	stmt_completion	CPU	3,150	[ "MF", ")", ")", ";" ]	[ "MCPEs", "=", "&", "MF", ".", "getConstantPool", "(", ")", "->", "getConstants", "(", ")", ";", "MJTEs", "=", "<NUM_LIT>", ";", "if", "(", "MF", ".", "getJumpTableInfo", "(", ")", ")", "MJTEs", "=", "&", "MF", ".", "getJumpTableInfo", "(", ")", "->", "getJumpTables", "(", ")", ";", "JTI", "->", "Initialize", "(", "MF", ",", "IsPIC", ")", ";", "MCE", ".", "setModuleInfo", "(", "&", "getAnalysis", "<", "MachineModuleInfo", ">", "(", ")", ")", ";", "do", "{", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "JITTing function '", "<STR_LIT>", "<<", "MF", ".", "getFunction", "(", ")", "->", "getName", "(", ")", "<<", "<STR_LIT>", "'\\n", "<STR_LIT>", ")", ";", "MCE", ".", "startFunction", "(", "MF", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "MBB", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MBB", "!=", "E", ";", "++", "MBB", ")", "{", "MCE", ".", "StartMachineBasicBlock", "(", "MBB", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", "->", "begin", "(", ")", ",", "E", "=", "MBB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "emitInstruction", "(", "*", "I", ")", ";", "}", "}", "while", "(", "MCE", ".", "finishFunction", "(" ]
LLVM	ARM	TD	next_suggestion	CPU	3,151	[ "}" ]	[ "def", "VLD3LNq32_UPD", ":", "VLD3LNWB", "<", "<NUM_LIT>", ",", "{", "?", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "<STR_LIT>", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "lane", "{", "<NUM_LIT>", "}", ";" ]
LLVM	ARM	CPP	program_repair	CPU	3,152	[ "<FIXS>", "<FIXE>", "<FIXS>", "boolARMDAGToDAGISel", "::", "SelectThumbAddrModeImm5S4", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffImm", ")", "{", "return", "SelectThumbAddrModeImm5S", "(", "N", ",", "<NUM_LIT>", ",", "Base", ",", "OffImm", ")", ";", "<FIXE>", "<FIXS>", "boolARMDAGToDAGISel", "::", "SelectThumbAddrModeImm5S2", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffImm", ")", "{", "return", "SelectThumbAddrModeImm5S", "(", "N", ",", "<NUM_LIT>", ",", "Base", ",", "OffImm", ")", ";", "<FIXE>", "<FIXS>", "boolARMDAGToDAGISel", "::", "SelectThumbAddrModeImm5S1", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffImm", ")", "{", "return", "SelectThumbAddrModeImm5S", "(", "N", ",", "<NUM_LIT>", ",", "Base", ",", "OffImm", ")", ";", "<FIXE>" ]	[ "}", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<BUGS>", "Offset", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<BUGE>", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "return", "true", ";", "}", "<BUGS>", "bool", "ARMDAGToDAGISel", "::", "SelectThumbAddrModeS1", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffImm", ",", "SDValue", "&", "Offset", ")", "{", "return", "SelectThumbAddrModeRI5", "(", "N", ",", "<NUM_LIT>", ",", "Base", ",", "OffImm", ",", "Offset", ")", ";", "<BUGE>", "}", "<BUGS>", "bool", "ARMDAGToDAGISel", "::", "SelectThumbAddrModeS2", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffImm", ",", "SDValue", "&", "Offset", ")", "{", "return", "SelectThumbAddrModeRI5", "(", "N", ",", "<NUM_LIT>", ",", "Base", ",", "OffImm", ",", "Offset", ")", ";", "<BUGE>", "}", "<BUGS>", "bool", "ARMDAGToDAGISel", "::", "SelectThumbAddrModeS4", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffImm", ",", "SDValue", "&", "Offset", ")", "{", "return", "SelectThumbAddrModeRI5", "(", "N", ",", "<NUM_LIT>", ",", "Base", ",", "OffImm", ",", "Offset", ")", ";", "<BUGE>", "}", "bool", "ARMDAGToDAGISel", "::", "SelectThumbAddrModeSP", "(", "SDValue", "N", "," ]
LLVM	Hexagon	TD	next_suggestion	DSP	3,153	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "src", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "!", "if", "(", "!", "eq", "(", "mnemonic", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "dst", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	3,154	[ "LWE", "<STR_LIT>", ";", "break", ";" ]	[ "case", "ImmTySdwaDstSel", ":", "OS", "<<", "<STR_LIT>", "SdwaDstSel", "<STR_LIT>", ";", "break", ";", "case", "ImmTySdwaSrc0Sel", ":", "OS", "<<", "<STR_LIT>", "SdwaSrc0Sel", "<STR_LIT>", ";", "break", ";", "case", "ImmTySdwaSrc1Sel", ":", "OS", "<<", "<STR_LIT>", "SdwaSrc1Sel", "<STR_LIT>", ";", "break", ";", "case", "ImmTySdwaDstUnused", ":", "OS", "<<", "<STR_LIT>", "SdwaDstUnused", "<STR_LIT>", ";", "break", ";", "case", "ImmTyDMask", ":", "OS", "<<", "<STR_LIT>", "DMask", "<STR_LIT>", ";", "break", ";", "case", "ImmTyUNorm", ":", "OS", "<<", "<STR_LIT>", "UNorm", "<STR_LIT>", ";", "break", ";", "case", "ImmTyDA", ":", "OS", "<<", "<STR_LIT>", "DA", "<STR_LIT>", ";", "break", ";", "case", "ImmTyR128", ":", "OS", "<<", "<STR_LIT>", "R128", "<STR_LIT>", ";", "break", ";", "case", "ImmTyLWE", ":", "OS", "<<", "<STR_LIT>" ]
GCC	m32c	MD	stmt_completion	MPU	3,155	[ "<STR_LIT>", ")" ]	[ "(", "ior", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>" ]
GCC	aarch64	CPP	program_repair	CPU	3,156	[ "<FIXS>", "rtx", "reg", "=", "force_reg", "(", "VNx16BImode", ",", "CONSTM1_RTX", "(", "VNx16BImode", ")", ")", ";", "return", "gen_lowpart", "(", "mode", ",", "reg", ")", ";", "<FIXE>" ]	[ "aarch64_ptrue_reg", "(", "machine_mode", "mode", ")", "{", "gcc_assert", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_VECTOR_BOOL", ")", ";", "<BUGS>", "return", "force_reg", "(", "mode", ",", "CONSTM1_RTX", "(", "mode", ")", ")", ";", "<BUGE>", "}" ]
LLVM	AMDGPU	CPP	program_repair	GPU	3,157	[ "<FIXS>", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_BUFFER_LOAD_DWORD_SGPR", ")", ",", "SubReg", ")", "<FIXE>", "<FIXS>", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "RegState", "::", "ImplicitDefine", ")", ";", "<FIXE>" ]	[ ".", "addReg", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", ";", "}", "<BUGS>", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_BUFFER_LOAD_DWORD_SGPR", ")", ",", "SubReg", ")", "<BUGE>", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ".", "addReg", "(", "OffsetReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", "<BUGS>", ".", "addMemOperand", "(", "MMO", ")", ";", "if", "(", "NumSubRegs", ">", "<NUM_LIT>", ")", "MIB", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "RegState", "::", "ImplicitDefine", ")", ";", "<BUGE>", "continue", ";", "}" ]
LLVM	M68k	CPP	stmt_completion	MPU	3,158	[ ";" ]	[ "if", "(", "Return", ")", "return", "RetCC_M68k_C", ";", "else", "return", "CC_M68k_C" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	3,159	[ "let", "Switches", "=", "{", "mask", ",", "MaskInReg", ",", "sw", "{", "<NUM_LIT>", "}", "}", ";" ]	[ "let", "InOperandList", "=", "(", "ins", "IRF", ":", "$", "income", ",", "SRF", ":", "$", "src", ",", "DimMask", ":", "$", "mask", ",", "SwitchSet", ":", "$", "sw", ",", "SPred", ":", "$", "pred", ")", ";", "let", "Pattern", "=", "pattern", ";", "let", "Itinerary", "=", "IIC_ScalarOp", ";", "let", "isNotUsedInDisasm", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "dst", ";", "bits", "<", "<NUM_LIT>", ">", "src", ";", "bits", "<", "<NUM_LIT>", ">", "mask", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dst", ";", "let", "SrcA", "=", "src", ";" ]
LLVM	ARM	CPP	code_generation	CPU	3,160	[ "void", "ARMBaseRegisterInfo", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "prior", "(", "MBB", ".", "end", "(", ")", ")", ";", "assert", "(", "MBBI", "->", "getDesc", "(", ")", ".", "isReturn", "(", ")", "&&", "<STR_LIT>", "Can only insert epilog into returning blocks", "<STR_LIT>", ")", ";", "unsigned", "RetOpcode", "=", "MBBI", "->", "getOpcode", "(", ")", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "MachineFrameInfo", "", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "ARMFunctionInfo", "", "AFI", "=", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "<STR_LIT>", "This emitEpilogue does not support Thumb1!", "<STR_LIT>", ")", ";", "bool", "isARM", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", ";", "unsigned", "VARegSaveSize", "=", "AFI", "->", "getVarArgsRegSaveSize", "(", ")", ";", "int", "NumBytes", "=", "(", "int", ")", "MFI", "->", "getStackSize", "(", ")", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "!=", "<NUM_LIT>", ")", "emitSPUpdate", "(", "isARM", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "}", "else", "{", "const", "unsigned", "", "CSRegs", "=", "getCalleeSavedRegs", "(", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "--", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "if", "(", "isARM", ")", "emitARMRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "ARM", "::", "SP", ",", "FramePtr", ",", "-", "NumBytes", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "TII", ")", ";", "else", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "ARM", "::", "SP", ",", "FramePtr", ",", "-", "NumBytes", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "TII", ")", ";", "}", "else", "{", "if", "(", "isARM", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ARM", "::", "MOVr", ")", ",", "ARM", "::", "SP", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "(", "unsigned", ")", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ARM", "::", "tMOVgpr2gpr", ")", ",", "ARM", "::", "SP", ")", ".", "addReg", "(", "FramePtr", ")", ";", "}", "}", "else", "if", "(", "NumBytes", ")", "emitSPUpdate", "(", "isARM", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "movePastCSLoadStoreOps", "(", "MBB", ",", "MBBI", ",", "ARM", "::", "VLDRD", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "STI", ")", ";", "emitSPUpdate", "(", "isARM", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "movePastCSLoadStoreOps", "(", "MBB", ",", "MBBI", ",", "ARM", "::", "LDR", ",", "ARM", "::", "t2LDRi12", ",", "<NUM_LIT>", ",", "STI", ")", ";", "emitSPUpdate", "(", "isARM", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", ")", ";", "movePastCSLoadStoreOps", "(", "MBB", ",", "MBBI", ",", "ARM", "::", "LDR", ",", "ARM", "::", "t2LDRi12", ",", "<NUM_LIT>", ",", "STI", ")", ";", "emitSPUpdate", "(", "isARM", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", ")", ";", "}", "if", "(", "RetOpcode", "==", "ARM", "::", "TCRETURNdi", "\|\|", "RetOpcode", "==", "ARM", "::", "TCRETURNdiND", "\|\|", "RetOpcode", "==", "ARM", "::", "TCRETURNri", "\|\|", "RetOpcode", "==", "ARM", "::", "TCRETURNriND", ")", "{", "MBBI", "=", "prior", "(", "MBB", ".", "end", "(", ")", ")", ";", "MachineOperand", "&", "JumpTarget", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "RetOpcode", "==", "ARM", "::", "TCRETURNdi", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "STI", ".", "isThumb", "(", ")", "?", "ARM", "::", "TAILJMPdt", ":", "ARM", "::", "TAILJMPd", ")", ")", ".", "addGlobalAddress", "(", "JumpTarget", ".", "getGlobal", "(", ")", ",", "JumpTarget", ".", "getOffset", "(", ")", ",", "JumpTarget", ".", "getTargetFlags", "(", ")", ")", ";", "}", "else", "if", "(", "RetOpcode", "==", "ARM", "::", "TCRETURNdiND", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "STI", ".", "isThumb", "(", ")", "?", "ARM", "::", "TAILJMPdNDt", ":", "ARM", "::", "TAILJMPdND", ")", ")", ".", "addGlobalAddress", "(", "JumpTarget", ".", "getGlobal", "(", ")", ",", "JumpTarget", ".", "getOffset", "(", ")", ",", "JumpTarget", ".", "getTargetFlags", "(", ")", ")", ";", "}", "else", "if", "(", "RetOpcode", "==", "ARM", "::", "TCRETURNri", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ARM", "::", "TAILJMPr", ")", ")", ".", "addReg", "(", "JumpTarget", ".", "getReg", "(", ")", ",", "RegState", "::", "Kill", ")", ";", "}", "else", "if", "(", "RetOpcode", "==", "ARM", "::", "TCRETURNriND", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ARM", "::", "TAILJMPrND", ")", ")", ".", "addReg", "(", "JumpTarget", ".", "getReg", "(", ")", ",", "RegState", "::", "Kill", ")", ";", "}", "MachineInstr", "", "NewMI", "=", "prior", "(", "MBBI", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MBBI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "NewMI", "->", "addOperand", "(", "MBBI", "->", "getOperand", "(", "i", ")", ")", ";", "MBB", ".", "erase", "(", "MBBI", ")", ";", "}", "if", "(", "VARegSaveSize", ")", "emitSPUpdate", "(", "isARM", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "VARegSaveSize", ")", ";", "}" ]	[ "Insert", "epilog", "code", "into", "the", "function", "." ]
GCC	s390	MD	stmt_completion	MPU	3,161	[ ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	X86	CPP	next_suggestion	CPU	3,162	[ "}" ]	[ "void", "printDstIdx16", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "printDstIdx", "(", "MI", ",", "OpNo", ",", "O", ")", ";" ]
GCC	alpha	CPP	next_suggestion	MPU	3,163	[ "}" ]	[ "mem", "=", "adjust_address", "(", "or", "ig_dst", ",", "mode", ",", "ofs", "-", "inv_alignofs", ")", ";", "set_mem_alias_set", "(", "mem", ",", "<NUM_LIT>", ")", ";", "mask", "=", "~", "(", "~", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", "<<", "(", "inv_alignofs", "", "<NUM_LIT>", ")", ")", ";", "if", "(", "bytes", "<", "alignofs", ")", "{", "mask", "\|=", "~", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", "<<", "(", "(", "inv_alignofs", "+", "bytes", ")", "", "<NUM_LIT>", ")", ";", "ofs", "+=", "bytes", ";", "bytes", "=", "<NUM_LIT>", ";", "}", "else", "{", "bytes", "-=", "alignofs", ";", "ofs", "+=", "alignofs", ";", "}", "alignofs", "=", "<NUM_LIT>", ";", "tmp", "=", "expand_binop", "(", "mode", ",", "and", "_", "optab", ",", "mem", ",", "GEN_INT", "(", "mask", ")", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_WIDEN", ")", ";", "emit_move_insn", "(", "mem", ",", "tmp", ")", ";", "}", "if", "(", "TARGET_BWX", "&&", "(", "alignofs", "&", "<NUM_LIT>", ")", "&&", "bytes", ">=", "<NUM_LIT>", ")", "{", "emit_move_insn", "(", "adjust_address", "(", "or", "ig_dst", ",", "QImode", ",", "ofs", ")", ",", "const0_rtx", ")", ";", "bytes", "-=", "<NUM_LIT>", ";", "ofs", "+=", "<NUM_LIT>", ";", "alignofs", "-=", "<NUM_LIT>", ";", "}", "if", "(", "TARGET_BWX", "&&", "align", ">=", "<NUM_LIT>", "&&", "(", "alignofs", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "bytes", ">=", "<NUM_LIT>", ")", "{", "emit_move_insn", "(", "adjust_address", "(", "or", "ig_dst", ",", "HImode", ",", "ofs", ")", ",", "const0_rtx", ")", ";", "bytes", "-=", "<NUM_LIT>", ";", "ofs", "+=", "<NUM_LIT>", ";", "alignofs", "-=", "<NUM_LIT>", ";", "}", "if", "(", "alignofs", "==", "<NUM_LIT>", "&&", "bytes", ">=", "<NUM_LIT>", ")", "{", "emit_move_insn", "(", "adjust_address", "(", "or", "ig_dst", ",", "SImode", ",", "ofs", ")", ",", "const0_rtx", ")", ";", "bytes", "-=", "<NUM_LIT>", ";", "ofs", "+=", "<NUM_LIT>", ";", "alignofs", "=", "<NUM_LIT>", ";", "}", "if", "(", "alignofs", ">", "<NUM_LIT>", ")", "{", "alignofs", "=", "alignofs", "&", "-", "alignofs", ";", "align", "=", "MIN", "(", "align", ",", "alignofs", "", "BITS_PER_UNIT", ")", ";", "}", "}", "if", "(", "align", ">=", "<NUM_LIT>", "&&", "bytes", ">=", "<NUM_LIT>", ")", "{", "words", "=", "bytes", "/", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "words", ";", "++", "i", ")", "emit_move_insn", "(", "adjust_address", "(", "or", "ig_dst", ",", "DImode", ",", "ofs", "+", "i", "", "<NUM_LIT>", ")", ",", "const0_rtx", ")", ";", "bytes", "-=", "words", "", "<NUM_LIT>", ";", "ofs", "+=", "words", "", "<NUM_LIT>", ";", "}", "if", "(", "align", ">=", "<NUM_LIT>", "&&", "bytes", ">", "<NUM_LIT>", ")", "{", "rtx", "or", "ig_dsta", ";", "emit_move_insn", "(", "adjust_address", "(", "or", "ig_dst", ",", "SImode", ",", "ofs", ")", ",", "const0_rtx", ")", ";", "bytes", "-=", "<NUM_LIT>", ";", "ofs", "+=", "<NUM_LIT>", ";", "or", "ig_dsta", "=", "XEXP", "(", "or", "ig_dst", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "or", "ig_dsta", ")", "==", "LO_SUM", ")", "or", "ig_dsta", "=", "force_reg", "(", "Pmode", ",", "or", "ig_dsta", ")", ";", "words", "=", "bytes", "/", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "words", ";", "++", "i", ")", "{", "rtx", "mem", "=", "change_address", "(", "or", "ig_dst", ",", "DImode", ",", "gen_rtx_AND", "(", "DImode", ",", "plus_constant", "(", "or", "ig_dsta", ",", "ofs", "+", "i", "", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ")", ")", ";", "set_mem_alias_set", "(", "mem", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "mem", ",", "const0_rtx", ")", ";", "}", "bytes", "-=", "words", "", "<NUM_LIT>", "-", "<NUM_LIT>", ";", "ofs", "+=", "words", "", "<NUM_LIT>", "-", "<NUM_LIT>", ";", "}", "if", "(", "(", "align", ">=", "<NUM_LIT>", "&&", "bytes", "==", "<NUM_LIT>", ")", "\|\|", "(", "align", "==", "<NUM_LIT>", "&&", "bytes", ">=", "<NUM_LIT>", ")", ")", "{", "words", "=", "bytes", "/", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "words", ";", "++", "i", ")", "emit_move_insn", "(", "adjust_address", "(", "or", "ig_dst", ",", "SImode", ",", "ofs", "+", "i", "", "<NUM_LIT>", ")", ",", "const0_rtx", ")", ";", "bytes", "-=", "words", "", "<NUM_LIT>", ";", "ofs", "+=", "words", "", "<NUM_LIT>", ";", "}", "if", "(", "bytes", ">=", "<NUM_LIT>", ")", "{", "words", "=", "bytes", "/", "<NUM_LIT>", ";", "alpha_expand_unaligned_store_words", "(", "NULL", ",", "or", "ig_dst", ",", "words", ",", "ofs", ")", ";", "bytes", "-=", "words", "", "<NUM_LIT>", ";", "ofs", "+=", "words", "", "<NUM_LIT>", ";", "}", "words", "=", "<NUM_LIT>", ";", "for", "(", "i", "=", "(", "TARGET_BWX", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "i", "", "BITS_PER_UNIT", "<=", "align", ";", "i", "<<=", "<NUM_LIT>", ")", "if", "(", "bytes", "&", "i", ")", "words", "+=", "<NUM_LIT>", ";", "if", "(", "TARGET_BWX", "?", "words", ">", "<NUM_LIT>", ":", "bytes", ">", "<NUM_LIT>", ")", "{", "if", "(", "align", ">=", "<NUM_LIT>", ")", "{", "rtx", "mem", ",", "tmp", ";", "HOST_WIDE_INT", "mask", ";", "mem", "=", "adjust_address", "(", "or", "ig_dst", ",", "DImode", ",", "ofs", ")", ";", "set_mem_alias_set", "(", "mem", ",", "<NUM_LIT>", ")", ";", "mask", "=", "~", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", "<<", "(", "bytes", "", "<NUM_LIT>", ")", ";", "tmp", "=", "expand_binop", "(", "DImode", ",", "and", "_", "optab", ",", "mem", ",", "GEN_INT", "(", "mask", ")", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_WIDEN", ")", ";", "emit_move_insn", "(", "mem", ",", "tmp", ")", ";", "return", "<NUM_LIT>", ";" ]
GCC	arm	CPP	program_repair	CPU	3,164	[ "<FIXS>", "across", "this", "call", ";", "since", "the", "insn", "has", "been", "recognized", "already", "we", "<FIXE>" ]	[ "}", "recog", "(", "PATTERN", "(", "insn", ")", ",", "insn", ",", "NULL_PTR", ")", ";", "}" ]
GCC	i386	CPP	next_suggestion	CPU	3,165	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m512", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_fnmadd_ps", "(", "_", "_", "m512", "_", "_", "A", ",", "_", "_", "m512", "_", "_", "B", ",", "_", "_", "m512", "_", "_", "C", ")", "{", "return", "(", "_", "_", "m512", ")", "_", "_", "builtin_ia32_vfmaddps512_mask", "(", "-", "(", "_", "_", "v16sf", ")", "_", "_", "A", ",", "(", "_", "_", "v16sf", ")", "_", "_", "B", ",", "(", "_", "_", "v16sf", ")", "_", "_", "C", ",", "(", "_", "_", "mmask16", ")", "-", "<NUM_LIT>", ",", "_", "MM_FROUND_CUR_DIRECTION", ")", ";" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	3,166	[ "LEZExt", ":" ]	[ "}", "else", "{", "SDValue", "Addi", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "PPC", "::", "ADDI8", ",", "dl", ",", "MVT", "::", "i64", ",", "LHS", ",", "S", "->", "getI64Imm", "(", "~", "<NUM_LIT>", "ULL", ",", "dl", ")", ")", ",", "<NUM_LIT>", ")", ";", "ToExtend", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "PPC", "::", "OR8", ",", "dl", ",", "MVT", "::", "i64", ",", "Addi", ",", "LHS", ")", ",", "<NUM_LIT>", ")", ";", "}", "break", ";", "}", "}", "if", "(", "!", "Is32Bit", "&&", "(", "CmpTy", "==", "ZeroCompare", "::", "GEZExt", "\|\|", "CmpTy", "==", "ZeroCompare", "::", "LEZExt", ")", ")", "return", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "PPC", "::", "RLDICL", ",", "dl", ",", "MVT", "::", "i64", ",", "ToExtend", ",", "S", "->", "getI64Imm", "(", "<NUM_LIT>", ",", "dl", ")", ",", "S", "->", "getI64Imm", "(", "<NUM_LIT>", ",", "dl", ")", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "Is32Bit", "&&", "(", "CmpTy", "==", "ZeroCompare", "::", "GESExt", "\|\|", "CmpTy", "==", "ZeroCompare", "::", "LESExt", ")", ")", "return", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "PPC", "::", "SRADI", ",", "dl", ",", "MVT", "::", "i64", ",", "ToExtend", ",", "S", "->", "getI64Imm", "(", "<NUM_LIT>", ",", "dl", ")", ")", ",", "<NUM_LIT>", ")", ";", "assert", "(", "Is32Bit", "&&", "<STR_LIT>", "Should have handled the 32-bit sequences above.", "<STR_LIT>", ")", ";", "switch", "(", "CmpTy", ")", "{", "case", "ZeroCompare", "::", "GEZExt", ":", "{", "SDValue", "ShiftOps", "[", "]", "=", "{", "ToExtend", ",", "S", "->", "getI32Imm", "(", "<NUM_LIT>", ",", "dl", ")", ",", "S", "->", "getI32Imm", "(", "<NUM_LIT>", ",", "dl", ")", ",", "S", "->", "getI32Imm", "(", "<NUM_LIT>", ",", "dl", ")", "}", ";", "return", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "PPC", "::", "RLWINM", ",", "dl", ",", "MVT", "::", "i32", ",", "ShiftOps", ")", ",", "<NUM_LIT>", ")", ";", "}", "case", "ZeroCompare", "::", "GESExt", ":", "return", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "PPC", "::", "SRAWI", ",", "dl", ",", "MVT", "::", "i32", ",", "ToExtend", ",", "S", "->", "getI32Imm", "(", "<NUM_LIT>", ",", "dl", ")", ")", ",", "<NUM_LIT>", ")", ";", "case", "ZeroCompare", "::" ]
LLVM	ARM	TD	stmt_completion	CPU	3,167	[ "WriteVLD4", "]", ">", ";" ]	[ "def", "VLD1d64QPseudoWB_fixed", ":", "VLDQQWBfixedPseudo", "<", "IIC_VLD1x4", ">", ",", "Sched", "<", "[" ]
GCC	aarch64	MD	next_suggestion	CPU	3,168	[ "{" ]	[ "(", "match_operand", ":", "GPF", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "GPF", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM	X86	CPP	next_suggestion	CPU	3,169	[ "HasCmpxchg16b", "=", "false", ";" ]	[ "HasRDRAND", "=", "false", ";", "HasF16C", "=", "false", ";", "HasFSGSBase", "=", "false", ";", "HasLZCNT", "=", "false", ";", "HasBMI", "=", "false", ";", "HasBMI2", "=", "false", ";", "HasRTM", "=", "false", ";", "HasADX", "=", "false", ";", "IsBTMemSlow", "=", "false", ";", "IsUAMemFast", "=", "false", ";", "HasVectorUAMem", "=", "false", ";" ]
GCC	arm	CPP	next_suggestion	CPU	3,170	[ "}" ]	[ "_", "_", "arm_vdwdupq_x_u16", "(", "uint32_t", "*", "_", "_", "a", ",", "uint32_t", "_", "_", "b", ",", "const", "int", "_", "_", "imm", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "arm_vdwdupq_x_wb_u16", "(", "_", "_", "a", ",", "_", "_", "b", ",", "_", "_", "imm", ",", "_", "_", "p", ")", ";" ]
GCC	avr	MD	next_suggestion	MPU	3,171	[ "<STR_LIT>" ]	[ "[", "(", "set", "(", "reg", ":", "CC", "REG_CC", ")", "(", "compare", ":", "CC", "(", "match_operand", ":", "ALL1", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "ALL1", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "parallel", "[", "(", "set", "(", "pc", ")", "(", "if_then_else", "(", "eq", "(", "reg", ":", "CC", "REG_CC", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "pc", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "REG_CC", ")", ")", "]", ")", "]" ]
GCC	sh	MD	stmt_completion	CPU	3,172	[ "=", "<NUM_LIT>", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "smin", ":", "SI", "(", "smax", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "if", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "=", "=", "<NUM_LIT>", ")", "return", "<STR_LIT>", "else", "if", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "=" ]
GCC	a29k	MD	stmt_completion	MPU	3,173	[ "const_int", "<NUM_LIT>", ")", ")", ")", ")", ")", "]" ]	[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "ashift", ":", "SI", "(", "zero_extend", ":", "SI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "ashift", ":", "PSI", "(", "match_dup", "<NUM_LIT>", ")", "(" ]
GCC	i386	CPP	next_suggestion	CPU	3,174	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_max_epi64", "(", "_", "_", "mmask8", "_", "_", "M", ",", "_", "_", "m512i", "_", "_", "A", ",", "_", "_", "m512i", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_pmaxsq512_mask", "(", "(", "_", "_", "v8di", ")", "_", "_", "A", ",", "(", "_", "_", "v8di", ")", "_", "_", "B", ",", "(", "_", "_", "v8di", ")", "_", "mm512_setzero_si512", "(", ")", ",", "_", "_", "M", ")", ";" ]
GCC	i386	CPP	stmt_completion	CPU	3,175	[ "A", ")", ";" ]	[ "extern", "_", "_", "inline", "void", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_store_ps1", "(", "float", "*", "_", "_", "P", ",", "_", "_", "m128", "_", "_", "A", ")", "{", "_", "mm_store1_ps", "(", "_", "_", "P", ",", "_", "_" ]
GCC	avr	MD	next_suggestion	MPU	3,176	[ "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", ")" ]	[ "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "ashift", ":", "QI", "(", "match_dup", "<NUM_LIT>", ")" ]
LLVM	Mips	TD	stmt_completion	CPU	3,177	[ ",", "<NUM_LIT>", ">", ";" ]	[ "class", "FRINT_W_ENC", ":", "MSA_2RF_FMT", "<", "<NUM_LIT>", ",", "<NUM_LIT>" ]
LLVM	ARM	CPP	program_repair	CPU	3,178	[ "<FIXS>", "const", "TargetMachine", "&", "TM", "=", "MF", ".", "getTarget", "(", ")", ";", "TII", "=", "static_cast", "const", "ARMBaseInstrInfo", "*", ">", "(", "TM", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "TM", ".", "getRegisterInfo", "(", ")", ";", "STI", "=", "&", "TM", ".", "getSubtarget", "ARMSubtarget", ">", "(", ")", ";", "<FIXE>" ]	[ "}", "bool", "ARMExpandPseudo", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "<BUGS>", "TII", "=", "static_cast", "const", "ARMBaseInstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "STI", "=", "&", "MF", ".", "getTarget", "(", ")", ".", "getSubtarget", "ARMSubtarget", ">", "(", ")", ";", "<BUGE>", "AFI", "=", "MF", ".", "getInfo", "ARMFunctionInfo", ">", "(", ")", ";", "bool", "Modified", "=", "false", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	3,179	[ "raw_svector_ostream", "(", "Name", ")", "<<", "DL", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "SJLJEH", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", ";" ]	[ "const", "DataLayout", "*", "DL", "=", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getDataLayout", "(", ")", ";", "SmallString", "<", "<NUM_LIT>", ">", "Name", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	3,180	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pg", ";" ]	[ "class", "sve_int_pcount_pred", "<", "bits", "<", "<NUM_LIT>", ">", "sz8_64", ",", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asm", ",", "PPRRegOp", "pprty", ">", ":", "I", "<", "(", "outs", "GPR64", ":", "$", "Rd", ")", ",", "(", "ins", "PPRAny", ":", "$", "Pg", ",", "pprty", ":", "$", "Pn", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Sched", "<", "[", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Pg", ";", "bits", "<", "<NUM_LIT>", ">", "Pn", ";", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz8_64", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	i386	CPP	stmt_completion	CPU	3,181	[ ",", "_", "_", "m128bh", "_", "_", "A", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m256", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_cvtpbh_ps", "(", "_", "_", "m256", "_", "_", "S", ",", "_", "_", "mmask8", "_", "_", "U" ]
GCC	microblaze	MD	stmt_completion	MPU	3,182	[ "]", ")" ]	[ "(", "define_code_iterator", "any_return", "[", "return", "simple_return" ]
LLVM	Hexagon	TD	next_suggestion	DSP	3,183	[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]	[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
LLVM	CJG	CPP	stmt_completion	CPU	3,184	[ ";" ]	[ "InitCJGMCInstrInfo", "(", "X", ")", ";", "return", "X" ]
GCC	i386	CPP	stmt_completion	CPU	3,185	[ "_", "m128d", "_", "_", "A", ",", "_", "_", "m128d", "_", "_", "B", ",", "const", "int", "_", "_", "R", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m128d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_sqrt_round_sd", "(", "_", "_", "m128d", "_", "_", "W", ",", "_", "_", "mmask8", "_", "_", "U", ",", "_" ]
LLVM	AArch64	TD	stmt_completion	CPU	3,186	[ "<NUM_LIT>", ";" ]	[ "def", "Hi", ":", "BaseFPMoveImmediate", "<", "FPR16", ",", "fpimm16", ",", "asm", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]
LLVM	ARM	CPP	next_suggestion	CPU	3,187	[ "MIB", ".", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";" ]	[ "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "LoadImmOpc", ")", ",", "Reg", ")", ".", "addGlobalAddress", "(", "GV", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "Subtarget", ".", "isGVIndirectSymbol", "(", "GV", ")", ")", "{", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "LoadOpc", ")", ",", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "unsigned", "Flag", "=", "MachineMemOperand", "::", "MOLoad", "\|", "MachineMemOperand", "::", "MOInvariant", ";", "MachineMemOperand", "", "MMO", "=", "MBB", ".", "getParent", "(", ")", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getGOT", "(", "", "MBB", ".", "getParent", "(", ")", ")", ",", "Flag", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "MIB", ".", "addMemOperand", "(", "MMO", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "}", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "LoadOpc", ")", ",", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";" ]
LLVM	Hexagon	CPP	code_generation	DSP	3,188	[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "Remove sign extends", "<STR_LIT>", ";", "}" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
LLVM	AArch64	TD	stmt_completion	CPU	3,189	[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "class", "sve_mem_32b_gld_vi", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asm", ",", "Operand", "imm_ty", ">", ":", "I", "<", "(", "outs", "Z_s", ":", "$", "Zt", ")", ",", "(", "ins", "PPR3bAny", ":", "$", "Pg", ",", "ZPR32", ":", "$", "Zn", ",", "imm_ty", ":", "$", "imm5", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Sched", "<", "[", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Pg", ";", "bits", "<", "<NUM_LIT>", ">", "Zn", ";", "bits", "<", "<NUM_LIT>", ">", "Zt", ";", "bits", "<", "<NUM_LIT>", ">", "imm5", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]
LLVM	Patmos	CPP	stmt_completion	VLIW	3,190	[ "<STR_LIT>", ">", "<STR_LIT>", ";" ]	[ "std", "::", "string", "tmp", ";", "raw_string_ostream", "s", "(", "tmp", ")", ";", "s", "<<", "<STR_LIT>", "<UNKNOWN-", "<STR_LIT>", "<<", "*", "N", "->", "getType", "(", ")", "<<" ]
LLVM	ARM	CPP	stmt_completion	CPU	3,191	[ ")", "{" ]	[ "addr", "\|=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "addr", "\|=", "Rn", "<<", "<NUM_LIT>", ";", "unsigned", "load", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "load", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "load" ]
GCC	aarch64	MD	program_repair	CPU	3,192	[ "<FIXS>", "<FIXE>", "<FIXS>", "(", "UNSPEC_SSRI", "<STR_LIT>", ")", "(", "UNSPEC_USRI", "<STR_LIT>", ")", "(", "UNSPEC_SQSHL", "<STR_LIT>", ")", "(", "UNSPEC_UQSHL", "<STR_LIT>", ")", "(", "UNSPEC_SQSHLU", "<STR_LIT>", ")", "(", "UNSPEC_SRSHR", "<STR_LIT>", ")", "(", "UNSPEC_URSHR", "<STR_LIT>", ")", "(", "UNSPEC_ASRD", "<STR_LIT>", ")", "(", "UNSPEC_SLI", "<STR_LIT>", ")", "(", "UNSPEC_SRI", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]	[ "(", "UNSPEC_SQRSHRN", "<STR_LIT>", ")", "(", "UNSPEC_UQRSHRN", "<STR_LIT>", ")", "(", "UNSPEC_SQSHL", "<STR_LIT>", ")", "(", "UNSPEC_UQSHL", "<STR_LIT>", ")", "(", "UNSPEC_SQRSHL", "<STR_LIT>", ")", "(", "UNSPEC_UQRSHL", "<STR_LIT>", ")", "<BUGS>", "(", "UNSPEC_SHRNB", "<STR_LIT>", ")", "(", "UNSPEC_SHRNT", "<STR_LIT>", ")", "(", "UNSPEC_RSHRNB", "<STR_LIT>", ")", "(", "UNSPEC_RSHRNT", "<STR_LIT>", ")", "<BUGE>", "(", "UNSPEC_SMULHS", "<STR_LIT>", ")", "(", "UNSPEC_UMULHS", "<STR_LIT>", ")", "(", "UNSPEC_SMULHRS", "<STR_LIT>", ")", "(", "UNSPEC_UMULHRS", "<STR_LIT>", ")", "]", ")", "(", "define_int_attr", "lr", "[", "(", "UNSPEC_SSLI", "<STR_LIT>", ")", "(", "UNSPEC_USLI", "<STR_LIT>", ")", "<BUGS>", "(", "UNSPEC_SSRI", "<STR_LIT>", ")", "(", "UNSPEC_USRI", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_int_attr", "u", "[", "(", "UNSPEC_SQSHLU", "<STR_LIT>", ")", "(", "UNSPEC_SQSHL", "<STR_LIT>", ")", "(", "UNSPEC_UQSHL", "<STR_LIT>", ")", "(", "UNSPEC_SQSHRUN", "<STR_LIT>", ")", "(", "UNSPEC_SQRSHRUN", "<STR_LIT>", ")" ]
GCC	i386	CPP	next_suggestion	CPU	3,193	[ "}" ]	[ "static", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "always_inline__", ")", ")", "_", "mm_setr_epi32", "(", "int", "_", "_", "q0", ",", "int", "_", "_", "q1", ",", "int", "_", "_", "q2", ",", "int", "_", "_", "q3", ")", "{", "return", "_", "mm_set_epi32", "(", "_", "_", "q3", ",", "_", "_", "q2", ",", "_", "_", "q1", ",", "_", "_", "q0", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	3,194	[ "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]	[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]
GCC	sh	MD	next_suggestion	CPU	3,195	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "use", "(", "match_operand", ":", "PSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM	X86	TD	stmt_completion	CPU	3,196	[ ",", "(", "not", "GR32", ":", "$", "src1", ")", ")", "]", ">", ",", "OpSize32", ";" ]	[ "def", "NOT32r", ":", "I", "<", "<NUM_LIT>", ",", "MRM2r", ",", "(", "outs", "GR32", ":", "$", "dst", ")", ",", "(", "ins", "GR32", ":", "$", "src1", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "GR32", ":", "$", "dst" ]
LLVM	X86	CPP	code_generation	CPU	3,197	[ "bool", "OptimizeLEAPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Changed", "=", "false", ";", "if", "(", "!", "EnableX86LEAOpt", "\|\|", "!", "MF", ".", "getFunction", "(", ")", "->", "optForSize", "(", ")", ")", "return", "false", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "TII", "=", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "LEAs", ";", "findLEAs", "(", "MBB", ",", "LEAs", ")", ";", "if", "(", "LEAs", ".", "empty", "(", ")", ")", "continue", ";", "Changed", "\|=", "removeRedundantAddrCalc", "(", "LEAs", ")", ";", "}", "return", "Changed", ";", "}" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
GCC	sh	CPP	stmt_completion	CPU	3,198	[ "v4hi", ")", "mm", ",", "(", "v4hi", ")", "mn", ")", ";" ]	[ "return", "(", "unsigned", "long", "long", ")", "_", "_", "builtin_sh_media_MCNVS_WB", "(", "(" ]
GCC	frv	CPP	program_repair	VLIW	3,199	[ "<FIXS>", "{", "CODE_FOR_mabshs", ",", "<STR_LIT>", "__MABSHS", "<STR_LIT>", ",", "FRV_BUILTIN_MABSHS", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "CODE_FOR_scutss", ",", "<STR_LIT>", "__SCUTSS", "<STR_LIT>", ",", "FRV_BUILTIN_SCUTSS", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "<FIXE>" ]	[ "{", "CODE_FOR_munpackh", ",", "<STR_LIT>", "__MUNPACKH", "<STR_LIT>", ",", "FRV_BUILTIN_MUNPACKH", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "CODE_FOR_mbtoh", ",", "<STR_LIT>", "__MBTOH", "<STR_LIT>", ",", "FRV_BUILTIN_MBTOH", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "CODE_FOR_mhtob", ",", "<STR_LIT>", "__MHTOB", "<STR_LIT>", ",", "FRV_BUILTIN_MHTOB", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "<BUGS>", "{", "CODE_FOR_mabshs", ",", "<STR_LIT>", "__MABSHS", "<STR_LIT>", ",", "FRV_BUILTIN_MABSHS", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "<BUGE>", "}", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

3,100

[ "}" ]

[ "assert", "(", "SegReg", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", "Tried to parse a segment override without a segment!", "<STR_LIT>", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "return", "ErrorOperand", "(", "Tok", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "Expected ':' token!", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "int64_t", "ImmDisp", "=", "<NUM_LIT>", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "ImmDisp", "=", "Tok", ".", "getIntVal", "(", ")", ";", "AsmToken", "ImmDispToken", "=", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "isParsingInlineAsm", "(", ")", ")", "InstInfo", "->", "AsmRewrites", "->", "push_back", "(", "AsmRewrite", "(", "AOK_ImmPrefix", ",", "ImmDispToken", ".", "getLoc", "(", ")", ")", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "LBrac", ")", ")", "{", "const", "MCExpr", "*", "Disp", "=", "MCConstantExpr", "::", "Create", "(", "ImmDisp", ",", "getContext", "(", ")", ")", ";", "return", "<STR_LIT>", "::", "<STR_LIT>", "(", "getPointerWidth", "(", ")", ",", "SegReg", ",", "Disp", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "Start", ",", "ImmDispToken", ".", "getEndLoc", "(", ")", ",", "Size", ")", ";", "}", "}", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "LBrac", ")", ")", "return", "ParseIntelBracExpression", "(", "SegReg", ",", "Start", ",", "ImmDisp", ",", "Size", ")", ";", "const", "MCExpr", "*", "Val", ";", "SMLoc", "End", ";", "if", "(", "!", "isParsingInlineAsm", "(", ")", ")", "{", "if", "(", "getParser", "(", ")", ".", "parsePrimaryExpr", "(", "Val", ",", "End", ")", ")", "return", "ErrorOperand", "(", "Tok", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "unknown token in expression", "<STR_LIT>", ")", ";", "return", "<STR_LIT>", "::", "<STR_LIT>", "(", "getPointerWidth", "(", ")", ",", "Val", ",", "Start", ",", "End", ",", "Size", ")", ";", "}", "InlineAsmIdentifierInfo", "Info", ";", "StringRef", "Identifier", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "ParseIntelIdentifier", "(", "Val", ",", "Identifier", ",", "Info", ",", "false", ",", "End", ")", ")", "return", "nullptr", ";", "return", "CreateMemForInlineAsm", "(", "<NUM_LIT>", ",", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "Start", ",", "End", ",", "Size", ",", "Identifier", ",", "Info", ")", ";" ]

LLVM

Teak

TD

stmt_completion

DSP

3,101

[ ",", "<STR_LIT>", ">", ";" ]

[ "def", "PAGE49", ":", "TeakReg", "<", "<NUM_LIT>" ]

GCC

h8300

MD

next_suggestion

MPU

3,102

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "(", "clobber", "(", "reg", ":", "CC", "CC_REG", ")", ")", "]", "<STR_LIT>", "{", "return", "<", "MODE", ">", "mode", "=", "=", "HImode", "?", "<STR_LIT>", ":", "<STR_LIT>" ]

GCC

aarch64

MD

next_suggestion

CPU

3,103

[ "<STR_LIT>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "if_then_else", ":", "GPI", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "neg", ":", "GPI", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

LLVM

AArch64

CPP

stmt_completion

CPU

3,104

[ "(", ")", ")", ";" ]

[ "const", "MCExpr", "*", "Res", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_GOT", ",", "getContext", "(", ")", ")", ";", "MCSymbol", "*", "PCSym", "=", "getContext", "(", ")", ".", "createTempSymbol", "(", ")", ";", "Streamer", ".", "EmitLabel", "(", "PCSym", ")", ";", "const", "MCExpr", "*", "PC", "=", "MCSymbolRefExpr", "::", "create", "(", "PCSym", ",", "getContext" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

3,105

[ "unsigned", "Reg", "=", "VA", ".", "getLocReg", "(", ")", ";" ]

[ "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "ArgLocs", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "I", "]", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "Indirect", ")", "return", "false", ";", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";" ]

GCC

aarch64

CPP

program_repair

CPU

3,106

[ "<FIXS>", "machine_mode", "mode", ",", "<FIXE>" ]

[ "char", "*", "aarch64_output_simd_mov_immediate", "(", "rtx", "const_vector", ",", "<BUGS>", "enum", "machine_mode", "mode", ",", "<BUGE>", "unsigned", "width", ")", "{", "bool", "is_valid", ";" ]

LLVM

AMDGPU

CPP

code_generation

GPU

3,107

[ "bool", "AMDGPUAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "Name", "=", "parseMnemonicSuffix", "(", "Name", ")", ";", "Operands", ".", "push_back", "(", "AMDGPUOperand", "::", "CreateToken", "(", "this", ",", "Name", ",", "NameLoc", ")", ")", ";", "bool", "IsMIMG", "=", "Name", ".", "startswith", "(", "<STR_LIT>", "image_", "<STR_LIT>", ")", ";", "while", "(", "!", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "OperandMode", "Mode", "=", "OperandMode_Default", ";", "if", "(", "IsMIMG", "&&", "isGFX10", "(", ")", "&&", "Operands", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "Mode", "=", "OperandMode_NSA", ";", "OperandMatchResultTy", "Res", "=", "parseOperand", "(", "Operands", ",", "Name", ",", "Mode", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "{", "if", "(", "!", "Parser", ".", "hasPendingError", "(", ")", ")", "{", "StringRef", "Msg", "=", "(", "Res", "==", "MatchOperand_ParseFail", ")", "?", "<STR_LIT>", "failed parsing operand.", "<STR_LIT>", ":", "<STR_LIT>", "not a valid operand.", "<STR_LIT>", ";", "Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "Msg", ")", ";", "}", "while", "(", "!", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "}", "return", "true", ";", "}", "}", "return", "false", ";", "}" ]

[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]

GCC

i386

CPP

code_generation

CPU

3,108

[ "static", "bool", "expand_vec_perm_pblendv", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "i", ",", "which", ",", "nelt", "=", "d", "->", "nelt", ";", "struct", "expand_vec_perm_d", "dcopy", ",", "dcopy1", ";", "machine_mode", "vmode", "=", "d", "->", "vmode", ";", "bool", "ok", ";", "if", "(", "d", "->", "one_operand_p", ")", "return", "false", ";", "if", "(", "TARGET_AVX2", "&&", "GET_MODE_SIZE", "(", "vmode", ")", "==", "<NUM_LIT>", ")", ";", "else", "if", "(", "TARGET_AVX", "&&", "(", "vmode", "==", "V4DFmode", "||", "vmode", "==", "V8SFmode", ")", ")", ";", "else", "if", "(", "TARGET_SSE4_1", "&&", "(", "GET_MODE_SIZE", "(", "vmode", ")", "==", "<NUM_LIT>", "||", "GET_MODE_SIZE", "(", "vmode", ")", "==", "<NUM_LIT>", "||", "GET_MODE_SIZE", "(", "vmode", ")", "==", "<NUM_LIT>", ")", ")", ";", "else", "return", "false", ";", "for", "(", "i", "=", "<NUM_LIT>", ",", "which", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "++", "i", ")", "{", "unsigned", "e", "=", "d", "->", "perm", "[", "i", "]", ";", "if", "(", "e", "!=", "i", ")", "which", "|=", "(", "e", "<", "nelt", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "}", "if", "(", "which", "!=", "<NUM_LIT>", "&&", "which", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "d", "->", "testing_p", "&&", "GET_MODE_SIZE", "(", "vmode", ")", "==", "<NUM_LIT>", ")", "return", "true", ";", "dcopy", "=", "*", "d", ";", "if", "(", "which", "==", "<NUM_LIT>", ")", "dcopy", ".", "op0", "=", "dcopy", ".", "op1", "=", "d", "->", "op1", ";", "else", "dcopy", ".", "op0", "=", "dcopy", ".", "op1", "=", "d", "->", "op0", ";", "if", "(", "!", "d", "->", "testing_p", ")", "dcopy", ".", "target", "=", "gen_reg_rtx", "(", "vmode", ")", ";", "dcopy", ".", "one_operand_p", "=", "true", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "++", "i", ")", "dcopy", ".", "perm", "[", "i", "]", "=", "d", "->", "perm", "[", "i", "]", "&", "(", "nelt", "-", "<NUM_LIT>", ")", ";", "ok", "=", "expand_vec_perm_1", "(", "&", "dcopy", ")", ";", "if", "(", "GET_MODE_SIZE", "(", "vmode", ")", "!=", "<NUM_LIT>", "&&", "!", "ok", ")", "return", "false", ";", "else", "gcc_assert", "(", "ok", ")", ";", "if", "(", "d", "->", "testing_p", ")", "return", "true", ";", "dcopy1", "=", "*", "d", ";", "if", "(", "which", "==", "<NUM_LIT>", ")", "dcopy1", ".", "op1", "=", "dcopy", ".", "target", ";", "else", "dcopy1", ".", "op0", "=", "dcopy", ".", "target", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "++", "i", ")", "dcopy1", ".", "perm", "[", "i", "]", "=", "(", "(", "d", "->", "perm", "[", "i", "]", ">=", "nelt", ")", "?", "(", "nelt", "+", "i", ")", ":", "i", ")", ";", "ok", "=", "expand_vec_perm_blend", "(", "&", "dcopy1", ")", ";", "gcc_assert", "(", "ok", ")", ";", "return", "true", ";", "}" ]

[ "A", "subroutine", "of", "ix86_expand_vec_perm_const_1", ".", "Try", "to", "simplify", "the", "permutation", "using", "the", "SSE4_1", "pblendv", "instruction", ".", "Potentially", "reduces", "permutation", "from", "2", "pshufb", "and", "or", "to", "1", "pshufb", "and", "pblendv", "." ]

LLVM

ARM

TD

next_suggestion

CPU

3,109

[ "}" ]

[ "def", "r", ":", "AI3ldstidxT", "<", "op", ",", "<NUM_LIT>", ",", "(", "outs", "GPRnopc", ":", "$", "Rt", ",", "GPRnopc", ":", "$", "base_wb", ")", ",", "(", "ins", "addr_offset_none", ":", "$", "addr", ",", "postidx_reg", ":", "$", "Rm", ")", ",", "IndexModePost", ",", "LdMiscFrm", ",", "IIC_iLoad_bh_ru", ",", "opc", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Rm", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Unpredictable", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

LLVM

XCore

CPP

program_repair

MPU

3,110

[ "<FIXS>", "errs", "(", ")", "<<", "<STR_LIT>", "LowerFORMAL_ARGUMENTS Unhandled argument type: ", "<STR_LIT>", "<<", "RegVT", ".", "getSimpleVT", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", "<FIXE>" ]

[ "default", ":", "{", "#", "ifndef", "NDEBUG", "<BUGS>", "cerr", "<<", "<STR_LIT>", "LowerFORMAL_ARGUMENTS Unhandled argument type: ", "<STR_LIT>", "<<", "RegVT", ".", "getSimpleVT", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", "<BUGE>", "#", "endifllvm_unreachable", "(", "<NUM_LIT>", ")", ";", "}" ]

GCC

i386

CPP

next_suggestion

CPU

3,111

[ "_", "_", "MM512_REDUCE_OP", "(", "min_ps", ")", ";" ]

[ "extern", "_", "_", "inline", "float", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_reduce_min_ps", "(", "_", "_", "mmask16", "_", "_", "U", ",", "_", "_", "m512", "_", "_", "A", ")", "{", "_", "_", "A", "=", "_", "mm512_mask_mov_ps", "(", "_", "mm512_set1_ps", "(", "_", "_", "builtin_inff", "(", ")", ")", ",", "_", "_", "U", ",", "_", "_", "A", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

3,112

[ "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";" ]

[ "def", "L4_or_memopw_io", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "u30_2Imm", ":", "$", "Ii", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_7186d325", ",", "TypeV4LDST", ">", ",", "Enc_226535", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "WordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

3,113

[ "return", "OffsetBytes", "/", "(", "getStackWidth", "(", "MF", ")", "*", "<NUM_LIT>", ")", ";" ]

[ "OffsetBytes", "+=", "MFI", ".", "getObjectSize", "(", "i", ")", ";", "OffsetBytes", "=", "alignTo", "(", "OffsetBytes", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "FI", "!=", "-", "<NUM_LIT>", ")", "OffsetBytes", "=", "alignTo", "(", "OffsetBytes", ",", "MFI", ".", "getObjectAlign", "(", "FI", ")", ")", ";" ]

LLVM

MCS51

CPP

next_suggestion

MPU

3,114

[ "RegImm", "=", "{", "RegNo", ",", "nullptr", "}", ";" ]

[ "void", "makeReg", "(", "unsigned", "RegNo", ")", "{", "Kind", "=", "k_Register", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

3,115

[ "default", ":", "LLVM_FALLTHROUGH", ";" ]

[ "void", "AMDGPUAsmPrinter", "::", "EmitProgramInfoR600", "(", "const", "MachineFunction", "&", "MF", ")", "{", "unsigned", "MaxGPR", "=", "<NUM_LIT>", ";", "bool", "killPixel", "=", "false", ";", "const", "R600Subtarget", "&", "STM", "=", "MF", ".", "getSubtarget", "<", "R600Subtarget", ">", "(", ")", ";", "const", "R600RegisterInfo", "*", "RI", "=", "STM", ".", "getRegisterInfo", "(", ")", ";", "const", "R600MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "R600MachineFunctionInfo", ">", "(", ")", ";", "for", "(", "const", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "const", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "KILLGT", ")", "killPixel", "=", "true", ";", "unsigned", "numOperands", "=", "MI", ".", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "op_idx", "=", "<NUM_LIT>", ";", "op_idx", "<", "numOperands", ";", "op_idx", "++", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "op_idx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "HWReg", "=", "RI", "->", "getHWRegIndex", "(", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "HWReg", ">", "<NUM_LIT>", ")", "continue", ";", "MaxGPR", "=", "std", "::", "max", "(", "MaxGPR", ",", "HWReg", ")", ";", "}", "}", "}", "unsigned", "RsrcReg", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", ">=", "R600Subtarget", "::", "EVERGREEN", ")", "{", "switch", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ")", "{" ]

GCC

mips

CPP

stmt_completion

CPU

3,116

[ "info", "->", "stack_offset", "&", "<NUM_LIT>", ";" ]

[ "case", "ABI_32", ":", "case", "ABI_O64", ":", "info", "->", "fpr_p", "=", "(", "!", "cum", "->", "gp_reg_found", "&&", "cum", "->", "arg_number", "<", "<NUM_LIT>", "&&", "(", "type", "==", "<NUM_LIT>", "||", "SCALAR_FLOAT_TYPE_P", "(", "type", ")", "||", "VECTOR_FLOAT_TYPE_P", "(", "type", ")", ")", "&&", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_FLOAT", "||", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_VECTOR_FLOAT", ")", "&&", "GET_MODE_SIZE", "(", "mode", ")", "<=", "UNITS_PER_FPVALUE", ")", ";", "break", ";", "case", "ABI_N32", ":", "case", "ABI_64", ":", "info", "->", "fpr_p", "=", "(", "named", "&&", "(", "type", "==", "<NUM_LIT>", "||", "FLOAT_TYPE_P", "(", "type", ")", ")", "&&", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_FLOAT", "||", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_COMPLEX_FLOAT", "||", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_VECTOR_FLOAT", ")", "&&", "GET_MODE_UNIT_SIZE", "(", "mode", ")", "<=", "UNITS_PER_FPVALUE", ")", ";", "if", "(", "info", "->", "fpr_p", "&&", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_COMPLEX_FLOAT", "&&", "GET_MODE_UNIT_SIZE", "(", "mode", ")", "<", "UNITS_PER_FPVALUE", ")", "{", "if", "(", "cum", "->", "num_gprs", ">=", "MAX_ARGS_IN_REGISTERS", "-", "<NUM_LIT>", ")", "info", "->", "fpr_p", "=", "false", ";", "else", "num_words", "=", "<NUM_LIT>", ";", "}", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "doubleword_aligned_p", "=", "FUNCTION_ARG_BOUNDARY", "(", "mode", ",", "type", ")", ">", "BITS_PER_WORD", ";", "info", "->", "reg_offset", "=", "(", "mips_abi", "==", "ABI_EABI", "&&", "info", "->", "fpr_p", "?", "cum", "->", "num_fprs", ":", "cum", "->", "num_gprs", ")", ";", "if", "(", "doubleword_aligned_p", ")", "info", "->", "reg_offset", "+=", "info", "->", "reg_offset", "&", "<NUM_LIT>", ";", "info", "->", "stack_offset", "=", "cum", "->", "stack_words", ";", "if", "(", "doubleword_aligned_p", ")", "info", "->", "stack_offset", "+=" ]

LLVM

Hexagon

TD

stmt_completion

DSP

3,117

[ ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>" ]

LLVM

SystemZ

CPP

code_generation

CPU

3,118

[ "StackOffset", "SystemZFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ")", "const", "{", "StackOffset", "Offset", "=", "TargetFrameLowering", "::", "getFrameIndexReference", "(", "MF", ",", "FI", ",", "FrameReg", ")", ";", "return", "Offset", "+", "StackOffset", "::", "getFixed", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}" ]

[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]

LLVM

Hexagon

CPP

code_generation

DSP

3,119

[ "bool", "HexagonRemoveExtendArgs", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "for", "(", "Function", "::", "arg_iterator", "AI", "=", "F", ".", "arg_begin", "(", ")", ",", "AE", "=", "F", ".", "arg_end", "(", ")", ";", "AI", "!=", "AE", ";", "++", "AI", ",", "++", "Idx", ")", "{", "if", "(", "F", ".", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "SExt", ")", ")", "{", "Argument", "*", "Arg", "=", "AI", ";", "if", "(", "!", "isa", "<", "PointerType", ">", "(", "Arg", "->", "getType", "(", ")", ")", ")", "{", "for", "(", "Instruction", "::", "use_iterator", "UI", "=", "Arg", "->", "use_begin", "(", ")", ";", "UI", "!=", "Arg", "->", "use_end", "(", ")", ";", ")", "{", "if", "(", "isa", "<", "SExtInst", ">", "(", "*", "UI", ")", ")", "{", "Instruction", "*", "Use", "=", "cast", "<", "Instruction", ">", "(", "*", "UI", ")", ";", "SExtInst", "*", "SI", "=", "new", "SExtInst", "(", "Arg", ",", "Use", "->", "getType", "(", ")", ")", ";", "assert", "(", "EVT", "::", "getEVT", "(", "SI", "->", "getType", "(", ")", ")", "==", "(", "EVT", "::", "getEVT", "(", "Use", "->", "getType", "(", ")", ")", ")", ")", ";", "++", "UI", ";", "Use", "->", "replaceAllUsesWith", "(", "SI", ")", ";", "Instruction", "*", "First", "=", "F", ".", "getEntryBlock", "(", ")", ".", "begin", "(", ")", ";", "SI", "->", "insertBefore", "(", "First", ")", ";", "Use", "->", "eraseFromParent", "(", ")", ";", "}", "else", "{", "++", "UI", ";", "}", "}", "}", "}", "}", "return", "true", ";", "}" ]

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

3,120

[ ")", ";" ]

[ "bool", "doInitialization", "(", "Module", "&", "M", ")", "override", "{", "CallGraphResourceInfo", ".", "clear", "(" ]

LLVM

ARM

CPP

next_suggestion

CPU

3,121

[ "}" ]

[ "MF", "->", "insert", "(", "++", "MBB", ".", "getIterator", "(", ")", ",", "ClearBB", ")", ";", "MF", "->", "insert", "(", "++", "ClearBB", "->", "getIterator", "(", ")", ",", "DoneBB", ")", ";", "DoneBB", "->", "splice", "(", "DoneBB", "->", "end", "(", ")", ",", "&", "MBB", ",", "MBBI", ",", "MBB", ".", "end", "(", ")", ")", ";", "DoneBB", "->", "transferSuccessors", "(", "&", "MBB", ")", ";", "MBB", ".", "addSuccessor", "(", "ClearBB", ")", ";", "MBB", ".", "addSuccessor", "(", "DoneBB", ")", ";", "ClearBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "for", "(", "const", "MachineOperand", "&", "Op", ":", "RetI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "ARM", "::", "NoRegister", "||", "Reg", "==", "ARM", "::", "LR", ")", "continue", ";", "assert", "(", "Register", "::", "isPhysicalRegister", "(", "Reg", ")", "&&", "<STR_LIT>", "Unallocated register", "<STR_LIT>", ")", ";", "ClearBB", "->", "addLiveIn", "(", "Reg", ")", ";", "DoneBB", "->", "addLiveIn", "(", "Reg", ")", ";", "}", "ClearBB", "->", "addLiveIn", "(", "ARM", "::", "LR", ")", ";", "DoneBB", "->", "addLiveIn", "(", "ARM", "::", "LR", ")", ";", "BuildMI", "(", "MBB", ",", "MBB", ".", "end", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "ARM", "::", "t2MRS_M", ")", ",", "ARM", "::", "R12", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBB", ".", "end", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "ARM", "::", "t2TSTri", ")", ")", ".", "addReg", "(", "ARM", "::", "R12", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBB", ".", "end", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "ARM", "::", "tBcc", ")", ")", ".", "addMBB", "(", "DoneBB", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "ARM", "::", "CPSR", ",", "RegState", "::", "Kill", ")", ";", "}", "for", "(", "unsigned", "D", "=", "<NUM_LIT>", ";", "D", "<", "<NUM_LIT>", ";", "D", "++", ")", "{", "if", "(", "ClearRegs", "[", "D", "*", "<NUM_LIT>", "+", "<NUM_LIT>", "]", "&&", "ClearRegs", "[", "D", "*", "<NUM_LIT>", "+", "<NUM_LIT>", "]", ")", "{", "unsigned", "Reg", "=", "ARM", "::", "D0", "+", "D", ";", "BuildMI", "(", "ClearBB", ",", "DL", ",", "TII", "->", "get", "(", "ARM", "::", "VMOVDRR", ")", ",", "Reg", ")", ".", "addReg", "(", "ARM", "::", "LR", ")", ".", "addReg", "(", "ARM", "::", "LR", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "}", "else", "{", "if", "(", "ClearRegs", "[", "D", "*", "<NUM_LIT>", "+", "<NUM_LIT>", "]", ")", "{", "unsigned", "Reg", "=", "ARM", "::", "S0", "+", "D", "*", "<NUM_LIT>", ";", "BuildMI", "(", "ClearBB", ",", "DL", ",", "TII", "->", "get", "(", "ARM", "::", "VMOVSR", ")", ",", "Reg", ")", ".", "addReg", "(", "ARM", "::", "LR", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "}", "if", "(", "ClearRegs", "[", "D", "*", "<NUM_LIT>", "+", "<NUM_LIT>", "]", ")", "{", "unsigned", "Reg", "=", "ARM", "::", "S0", "+", "D", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "BuildMI", "(", "ClearBB", ",", "DL", ",", "TII", "->", "get", "(", "ARM", "::", "VMOVSR", ")", ",", "Reg", ")", ".", "addReg", "(", "ARM", "::", "LR", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";" ]

LLVM

Mips

TD

stmt_completion

CPU

3,122

[ "vfsetult_v2f64", ",", "MSA128DOpnd", ">", ",", "IsCommutable", ";" ]

[ "class", "FCULT_D_DESC", ":", "MSA_3RF_DESC_BASE", "<", "<STR_LIT>", "," ]

LLVM

WebAssembly

CPP

stmt_completion

Virtual ISA

3,123

[ "(", ")", ";" ]

[ "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "F", ".", "isDeclaration", "(", ")", ")", "continue", ";", "Changed", "|=", "runEHOnFunction", "(", "F", ")", ";", "}", "}", "if", "(", "DoSjLj", ")", "{", "Changed", "=", "true", ";", "if", "(", "LongjmpF", ")", "{", "EmLongjmpJmpbufF", "=", "Function", "::", "Create", "(", "LongjmpF", "->", "getFunctionType", "(", ")", ",", "GlobalValue", "::", "ExternalLinkage", ",", "<STR_LIT>", "emscripten_longjmp_jmpbuf", "<STR_LIT>", ",", "&", "M", ")", ";", "LongjmpF", "->", "replaceAllUsesWith", "(", "EmLongjmpJmpbufF", ")", ";", "}", "if", "(", "SetjmpF", ")", "{", "FunctionType", "*", "SetjmpFTy", "=", "SetjmpF", "->", "getFunctionType", "(", ")", ";", "SmallVector", "<", "Type", "*", ",", "<NUM_LIT>", ">", "Params", "=", "{", "SetjmpFTy", "->", "getParamType", "(", "<NUM_LIT>", ")", ",", "IRB", ".", "getInt32Ty", "(", ")", ",", "Type", "::", "getInt32PtrTy", "(", "C", ")", ",", "IRB", ".", "getInt32Ty", "(", ")", "}", ";", "FunctionType", "*", "FTy", "=", "FunctionType", "::", "get", "(", "Type", "::", "getInt32PtrTy", "(", "C", ")", ",", "Params", ",", "false", ")", ";", "SaveSetjmpF", "=", "Function", "::", "Create", "(", "FTy", ",", "GlobalValue", "::", "ExternalLinkage", ",", "<STR_LIT>", "saveSetjmp", "<STR_LIT>", ",", "&", "M", ")", ";", "Params", "=", "{", "IRB", ".", "getInt32Ty", "(", ")", ",", "Type", "::", "getInt32PtrTy", "(", "C", ")", ",", "IRB", ".", "getInt32Ty", "(", ")", "}", ";", "FTy", "=", "FunctionType", "::", "get", "(", "IRB", ".", "getInt32Ty", "(", ")", ",", "Params", ",", "false", ")", ";", "TestSetjmpF", "=", "Function", "::", "Create", "(", "FTy", ",", "GlobalValue", "::", "ExternalLinkage", ",", "<STR_LIT>", "testSetjmp", "<STR_LIT>", ",", "&", "M", ")", ";", "FTy", "=", "FunctionType", "::", "get", "(", "IRB", ".", "getVoidTy", "(", ")", ",", "{", "IRB", ".", "getInt32Ty", "(", ")", ",", "IRB", ".", "getInt32Ty", "(", ")", "}", ",", "false", ")", ";", "EmLongjmpF", "=", "Function", "::", "Create", "(", "FTy", ",", "GlobalValue", "::", "ExternalLinkage", ",", "<STR_LIT>", "emscripten_longjmp", "<STR_LIT>", ",", "&", "M", ")", ";", "SmallPtrSet", "<", "Function", "*", ",", "<NUM_LIT>", ">", "SetjmpUsers", ";", "for", "(", "User", "*", "U", ":", "SetjmpF", "->", "users", "(", ")", ")", "{", "auto", "*", "UI", "=", "cast", "<", "Instruction", ">", "(", "U", ")", ";", "SetjmpUsers", ".", "insert", "(", "UI", "->", "getFunction", "(", ")", ")", ";", "}", "for", "(", "Function", "*", "F", ":", "SetjmpUsers", ")", "runSjLjOnFunction", "(", "*", "F", ")", ";", "}", "}", "if", "(", "!", "Changed", ")", "{", "if", "(", "ResumeF", ")", "ResumeF", "->", "eraseFromParent", "(", ")", ";", "if", "(", "EHTypeIDF", ")", "EHTypeIDF", "->", "eraseFromParent", "(", ")", ";", "if", "(", "EmLongjmpF", ")", "EmLongjmpF", "->", "eraseFromParent", "(", ")", ";", "if", "(", "SaveSetjmpF", ")", "SaveSetjmpF", "->", "eraseFromParent" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

3,124

[ "Src", ",", "Flags", ")", ";" ]

[ "if", "(", "VT", "==", "MVT", "::", "f16", ")", "{", "assert", "(", "!", "Subtarget", "->", "has16BitInsts", "(", ")", ")", ";", "SDValue", "Ext", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FP_EXTEND", ",", "SL", ",", "MVT", "::", "f32", ",", "Src", ",", "Flags", ")", ";", "SDValue", "Log", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SL", ",", "MVT", "::", "f32", ",", "Ext", ",", "Flags", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "FP_ROUND", ",", "SL", ",", "VT", ",", "Log", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "SL", ",", "MVT", "::", "i32", ")", ",", "Flags", ")", ";", "}", "auto", "[", "ScaledInput", ",", "IsLtSmallestNormal", "]", "=", "getScaledLogInput", "(", "DAG", ",", "SL", "," ]

LLVM

PowerPC

CPP

stmt_completion

CPU

3,125

[ ":", "PPC", "::", "R4", ";" ]

[ "Register", "PPCTargetLowering", "::", "getExceptionSelectorRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "{", "return", "Subtarget", ".", "isPPC64", "(", ")", "?", "PPC", "::", "X4" ]

GCC

i386

MD

next_suggestion

CPU

3,126

[ "(", "match_test", "<STR_LIT>", ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "if_then_else", "(", "match_code", "<STR_LIT>", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

3,127

[ "}" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rs16", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs16", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rx16", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rx16", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

GCC

sh

MD

program_repair

CPU

3,128

[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]

[ "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "ashiftrt", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "T_REG", ")", ")", "]" ]

GCC

mips

MD

next_suggestion

CPU

3,129

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

X86

CPP

next_suggestion

CPU

3,130

[ "}" ]

[ "void", "X86PassConfig", "::", "addPreSched2", "(", ")", "{", "addPass", "(", "createX86ExpandPseudoPass", "(", ")", ")", ";", "addPass", "(", "createKCFIPass", "(", ")", ")", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

3,131

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opcode", ";" ]

[ "class", "BaseTwoOperandFPData", "<", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "RegisterClass", "regtype", ",", "string", "asm", ",", "list", "<", "dag", ">", "pat", ">", ":", "I", "<", "(", "outs", "regtype", ":", "$", "Rd", ")", ",", "(", "ins", "regtype", ":", "$", "Rn", ",", "regtype", ":", "$", "Rm", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "pat", ">", ",", "Sched", "<", "[", "WriteF", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";" ]

LLVM

AMDGPU

CPP

code_generation

GPU

3,132

[ "unsigned", "SIInstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "unsigned", "Count", "=", "<NUM_LIT>", ";", "unsigned", "RemovedSize", "=", "<NUM_LIT>", ";", "while", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "if", "(", "I", "->", "isBranch", "(", ")", "||", "I", "->", "isReturn", "(", ")", ")", "{", "RemovedSize", "+=", "getInstSizeInBytes", "(", "*", "I", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "++", "Count", ";", "}", "I", "=", "Next", ";", "}", "if", "(", "BytesRemoved", ")", "*", "BytesRemoved", "=", "RemovedSize", ";", "return", "Count", ";", "}" ]

[ "Remove", "the", "branching", "code", "at", "the", "end", "of", "the", "specific", "MBB", "." ]

GCC

mips

MD

stmt_completion

CPU

3,133

[ ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

X86

CPP

stmt_completion

CPU

3,134

[ ")", ".", "getReg", "(", ")", ")", ";" ]

[ "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "unsigned", "MemOpc", "=", "Subtarget", ".", "is64Bit", "(", ")", "?", "X86", "::", "LEA64r", ":", "X86", "::", "LEA32r", ";", "unsigned", "MemReg", "=", "Subtarget", ".", "is64Bit", "(", ")", "?", "X86", "::", "RAX", ":", "X86", "::", "EAX", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "MemOpc", ")", ",", "MemReg", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "X86", "::", "AddrNumOperands", ";", "++", "i", ")", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "i", ")", ")", ";", "unsigned", "ValOps", "=", "X86", "::", "AddrNumOperands", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "X86", "::", "ECX", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "ValOps" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

3,135

[ "GFX9", ";" ]

[ "bool", "flatScratchIsPointer", "(", ")", "const", "{", "return", "getGeneration", "(", ")", ">=" ]

GCC

i960

MD

next_suggestion

CPU

3,136

[ "<STR_LIT>", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "le", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]

LLVM

AArch64

TD

next_suggestion

CPU

3,137

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rt", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";" ]

LLVM

LM32

CPP

next_suggestion

MPU

3,138

[ "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ",", "RVLocs", "[", "i", "]", ".", "getValVT", "(", ")", ",", "InFlag", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";" ]

[ "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "Ins", ",", "RetCC_LM32", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{" ]

LLVM

AArch64

CPP

stmt_completion

CPU

3,139

[ "getBasePtr", "(", ")", ";" ]

[ "StoreSDNode", "*", "S", "=", "cast", "<", "StoreSDNode", ">", "(", "N", ")", ";", "if", "(", "S", "->", "isVolatile", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "isCyclone", "(", ")", ")", "return", "SDValue", "(", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "bool", "IsMinSize", "=", "MF", ".", "getFunction", "(", ")", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "MinSize", ")", ";", "if", "(", "IsMinSize", ")", "return", "SDValue", "(", ")", ";", "SDValue", "StVal", "=", "S", "->", "getValue", "(", ")", ";", "EVT", "VT", "=", "StVal", ".", "getValueType", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", "||", "VT", ".", "getVectorNumElements", "(", ")", "<", "<NUM_LIT>", "||", "VT", "==", "MVT", "::", "v2i64", ")", "return", "SDValue", "(", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", "||", "S", "->", "getAlignment", "(", ")", ">=", "<NUM_LIT>", "||", "S", "->", "getAlignment", "(", ")", "<=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "ReplacedSplat", "=", "replaceSplatVectorStore", "(", "DAG", ",", "S", ")", ";", "if", "(", "ReplacedSplat", "!=", "SDValue", "(", ")", ")", "return", "ReplacedSplat", ";", "SDLoc", "DL", "(", "S", ")", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ";", "EVT", "HalfVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "NumElts", ")", ";", "SDValue", "SubVector0", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "HalfVT", ",", "StVal", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i64", ")", ")", ";", "SDValue", "SubVector1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "HalfVT", ",", "StVal", ",", "DAG", ".", "getConstant", "(", "NumElts", ",", "MVT", "::", "i64", ")", ")", ";", "SDValue", "BasePtr", "=", "S", "->" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

3,140

[ "case", "AsmToken", "::", "Integer", ":" ]

[ "case", "AsmToken", "::", "Exclaim", ":", "case", "AsmToken", "::", "Tilde", ":", "if", "(", "!", "ParseExpression", "(", "EVal", ")", ")", "break", ";", "default", ":", "return", "Error", "(", "S", ",", "<STR_LIT>", "unknown operand", "<STR_LIT>", ")", ";", "}", "Operands", ".", "push_back", "(", "PPCOperand", "::", "CreateFromMCExpr", "(", "EVal", ",", "S", ",", "E", ",", "isPPC64", "(", ")", ")", ")", ";", "bool", "TLSCall", "=", "false", ";", "if", "(", "const", "MCSymbolRefExpr", "*", "Ref", "=", "dyn_cast", "<", "MCSymbolRefExpr", ">", "(", "EVal", ")", ")", "TLSCall", "=", "Ref", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", "==", "<STR_LIT>", "__tls_get_addr", "<STR_LIT>", ";", "if", "(", "TLSCall", "&&", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "LParen", ")", ")", "{", "const", "MCExpr", "*", "TLSSym", ";", "Parser", ".", "Lex", "(", ")", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "ParseExpression", "(", "TLSSym", ")", ")", "return", "Error", "(", "S", ",", "<STR_LIT>", "invalid TLS call expression", "<STR_LIT>", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RParen", ")", ")", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "missing ')'", "<STR_LIT>", ")", ";", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "PPCOperand", "::", "CreateFromMCExpr", "(", "TLSSym", ",", "S", ",", "E", ",", "isPPC64", "(", ")", ")", ")", ";", "}", "if", "(", "!", "TLSCall", "&&", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "LParen", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int64_t", "IntVal", ";", "switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{", "case", "AsmToken", "::", "Percent", ":", "Parser", ".", "Lex", "(", ")", ";", "unsigned", "RegNo", ";", "if", "(", "MatchRegisterName", "(", "Parser", ".", "getTok", "(", ")", ",", "RegNo", ",", "IntVal", ")", ")", "return", "Error", "(", "S", ",", "<STR_LIT>", "invalid register name", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "break", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

3,141

[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

3,142

[ "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

3,143

[ "<NUM_LIT>", "}", ";" ]

[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{" ]

GCC

m32c

CPP

code_generation

MPU

3,144

[ "static", "rtx", "m32c_subreg", "(", "enum", "machine_mode", "outer", ",", "rtx", "x", ",", "enum", "machine_mode", "inner", ",", "int", "byte", ")", "{", "int", "r", ",", "nr", "=", "-", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "SUBREG", "&&", "SUBREG_BYTE", "(", "x", ")", "==", "<NUM_LIT>", "&&", "GET_CODE", "(", "SUBREG_REG", "(", "x", ")", ")", "==", "MEM", "&&", "(", "GET_MODE_SIZE", "(", "GET_MODE", "(", "x", ")", ")", "==", "GET_MODE_SIZE", "(", "GET_MODE", "(", "SUBREG_REG", "(", "x", ")", ")", ")", ")", ")", "{", "rtx", "oldx", "=", "x", ";", "x", "=", "gen_rtx_MEM", "(", "GET_MODE", "(", "x", ")", ",", "XEXP", "(", "SUBREG_REG", "(", "x", ")", ",", "<NUM_LIT>", ")", ")", ";", "MEM_COPY_ATTRIBUTES", "(", "x", ",", "SUBREG_REG", "(", "oldx", ")", ")", ";", "}", "if", "(", "GET_CODE", "(", "x", ")", "==", "MEM", "&&", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "PRE_DEC", "||", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "POST_INC", ")", ")", "return", "gen_rtx_MEM", "(", "outer", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "SUBREG", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "MEM", "&&", "(", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "PRE_DEC", "||", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "POST_INC", ")", ")", "return", "gen_rtx_MEM", "(", "outer", ",", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "!=", "REG", ")", "return", "simplify_gen_subreg", "(", "outer", ",", "x", ",", "inner", ",", "byte", ")", ";", "r", "=", "REGNO", "(", "x", ")", ";", "if", "(", "r", ">=", "FIRST_PSEUDO_REGISTER", "||", "r", "==", "AP_REGNO", ")", "return", "simplify_gen_subreg", "(", "outer", ",", "x", ",", "inner", ",", "byte", ")", ";", "if", "(", "IS_MEM_REGNO", "(", "r", ")", ")", "return", "simplify_gen_subreg", "(", "outer", ",", "x", ",", "inner", ",", "byte", ")", ";", "if", "(", "byte", "==", "<NUM_LIT>", ")", "nr", "=", "r", ";", "else", "if", "(", "outer", "==", "HImode", ")", "{", "if", "(", "r", "==", "R0_REGNO", "&&", "byte", "==", "<NUM_LIT>", ")", "nr", "=", "R2_REGNO", ";", "else", "if", "(", "r", "==", "R0_REGNO", "&&", "byte", "==", "<NUM_LIT>", ")", "nr", "=", "R1_REGNO", ";", "else", "if", "(", "r", "==", "R0_REGNO", "&&", "byte", "==", "<NUM_LIT>", ")", "nr", "=", "R3_REGNO", ";", "else", "if", "(", "r", "==", "R1_REGNO", "&&", "byte", "==", "<NUM_LIT>", ")", "nr", "=", "R3_REGNO", ";", "else", "if", "(", "r", "==", "A0_REGNO", "&&", "byte", "==", "<NUM_LIT>", ")", "nr", "=", "A1_REGNO", ";", "}", "else", "if", "(", "outer", "==", "SImode", ")", "{", "if", "(", "r", "==", "R0_REGNO", "&&", "byte", "==", "<NUM_LIT>", ")", "nr", "=", "R0_REGNO", ";", "else", "if", "(", "r", "==", "R0_REGNO", "&&", "byte", "==", "<NUM_LIT>", ")", "nr", "=", "R1_REGNO", ";", "}", "if", "(", "nr", "==", "-", "<NUM_LIT>", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", "m32c_subreg %s %s %d\\n", "<STR_LIT>", ",", "mode_name", "[", "outer", "]", ",", "mode_name", "[", "inner", "]", ",", "byte", ")", ";", "debug_rtx", "(", "x", ")", ";", "gcc_unreachable", "(", ")", ";", "}", "return", "gen_rtx_REG", "(", "outer", ",", "nr", ")", ";", "}" ]

[ "Subregs", "are", "non-orthogonal", "for", "us", ",", "because", "our", "registers", "are", "all", "different", "sizes", "." ]

GCC

rs6000

CPP

program_repair

CPU

3,145

[ "<FIXS>", "BYTES_BIG_ENDIAN", "?", "CODE_FOR_altivec_vmrglw_direct_v4si_be", ":", "CODE_FOR_altivec_vmrghw_direct_v4si_le", ",", "<FIXE>" ]

[ ":", "CODE_FOR_altivec_vmrghh_direct", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ",", "{", "OPTION_MASK_ALTIVEC", ",", "<BUGS>", "BYTES_BIG_ENDIAN", "?", "CODE_FOR_altivec_vmrglw_direct_v4si", ":", "CODE_FOR_altivec_vmrghw_direct_v4si", ",", "<BUGE>", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ",", "{", "OPTION_MASK_P8_VECTOR", ",", "BYTES_BIG_ENDIAN", "?", "CODE_FOR_p8_vmrgew_v4sf_direct" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

3,146

[ "(", ")", "->", "getSize", "(", ")", ";" ]

[ "if", "(", "!", "MIa", ".", "hasOneMemOperand", "(", ")", "||", "!", "MIb", ".", "hasOneMemOperand", "(", ")", ")", "{", "return", "false", ";", "}", "unsigned", "Width0", "=", "MIa", ".", "memoperands", "(", ")", ".", "front", "(", ")", "->", "getSize", "(", ")", ";", "unsigned", "Width1", "=", "MIb", ".", "memoperands", "(", ")", ".", "front" ]

LLVM

Hexagon

TD

next_suggestion

DSP

3,147

[ "bits", "<", "<NUM_LIT>", ">", "Rs16", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

GCC

powerpcspe

CPP

stmt_completion

CPU

3,148

[ "E_V16QImode", ":" ]

[ "rtx", "num_ele_m1", "=", "GEN_INT", "(", "GET_MODE_NUNITS", "(", "mode", ")", "-", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_anddi3", "(", "tmp_gpr", ",", "element", ",", "num_ele_m1", ")", ")", ";", "emit_insn", "(", "gen_subdi3", "(", "tmp_gpr", ",", "num_ele_m1", ",", "tmp_gpr", ")", ")", ";", "element2", "=", "tmp_gpr", ";", "}", "else", "element2", "=", "element", ";", "emit_insn", "(", "gen_ashldi3", "(", "tmp_gpr", ",", "element2", ",", "GEN_INT", "(", "bit_shift", ")", ")", ")", ";", "}", "if", "(", "TARGET_P9_VECTOR", ")", "emit_insn", "(", "gen_vsx_splat_v2di", "(", "tmp_altivec", ",", "tmp_gpr", ")", ")", ";", "else", "if", "(", "can_create_pseudo_p", "(", ")", ")", "emit_insn", "(", "gen_vsx_concat_v2di", "(", "tmp_altivec", ",", "tmp_gpr", ",", "tmp_gpr", ")", ")", ";", "else", "{", "rtx", "tmp_di", "=", "gen_rtx_REG", "(", "DImode", ",", "REGNO", "(", "tmp_altivec", ")", ")", ";", "emit_move_insn", "(", "tmp_di", ",", "tmp_gpr", ")", ";", "emit_insn", "(", "gen_vsx_concat_v2di", "(", "tmp_altivec", ",", "tmp_di", ",", "tmp_di", ")", ")", ";", "}", "switch", "(", "mode", ")", "{", "case", "E_V2DFmode", ":", "emit_insn", "(", "gen_vsx_vslo_v2df", "(", "dest", ",", "src", ",", "tmp_altivec", ")", ")", ";", "return", ";", "case", "E_V2DImode", ":", "emit_insn", "(", "gen_vsx_vslo_v2di", "(", "dest", ",", "src", ",", "tmp_altivec", ")", ")", ";", "return", ";", "case", "E_V4SFmode", ":", "{", "rtx", "tmp_altivec_di", "=", "gen_rtx_REG", "(", "DImode", ",", "REGNO", "(", "tmp_altivec", ")", ")", ";", "rtx", "tmp_altivec_v4sf", "=", "gen_rtx_REG", "(", "V4SFmode", ",", "REGNO", "(", "tmp_altivec", ")", ")", ";", "rtx", "src_v2di", "=", "gen_rtx_REG", "(", "V2DImode", ",", "REGNO", "(", "src", ")", ")", ";", "emit_insn", "(", "gen_vsx_vslo_v2di", "(", "tmp_altivec_di", ",", "src_v2di", ",", "tmp_altivec", ")", ")", ";", "emit_insn", "(", "gen_vsx_xscvspdp_scalar2", "(", "dest", ",", "tmp_altivec_v4sf", ")", ")", ";", "return", ";", "}", "case", "E_V4SImode", ":", "case", "E_V8HImode", ":", "case" ]

LLVM

ARM

TD

stmt_completion

CPU

3,149

[ "=", "<NUM_LIT>", ";" ]

[ "def", "MVE_VSHRNi16bh", ":", "MVE_VxSHRN", "<", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "shr_imm8", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]

LLVM

Mips

CPP

stmt_completion

CPU

3,150

[ "MF", ")", ")", ";" ]

[ "MCPEs", "=", "&", "MF", ".", "getConstantPool", "(", ")", "->", "getConstants", "(", ")", ";", "MJTEs", "=", "<NUM_LIT>", ";", "if", "(", "MF", ".", "getJumpTableInfo", "(", ")", ")", "MJTEs", "=", "&", "MF", ".", "getJumpTableInfo", "(", ")", "->", "getJumpTables", "(", ")", ";", "JTI", "->", "Initialize", "(", "MF", ",", "IsPIC", ")", ";", "MCE", ".", "setModuleInfo", "(", "&", "getAnalysis", "<", "MachineModuleInfo", ">", "(", ")", ")", ";", "do", "{", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "JITTing function '", "<STR_LIT>", "<<", "MF", ".", "getFunction", "(", ")", "->", "getName", "(", ")", "<<", "<STR_LIT>", "'\\n", "<STR_LIT>", ")", ";", "MCE", ".", "startFunction", "(", "MF", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "MBB", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MBB", "!=", "E", ";", "++", "MBB", ")", "{", "MCE", ".", "StartMachineBasicBlock", "(", "MBB", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", "->", "begin", "(", ")", ",", "E", "=", "MBB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "emitInstruction", "(", "*", "I", ")", ";", "}", "}", "while", "(", "MCE", ".", "finishFunction", "(" ]

LLVM

ARM

TD

next_suggestion

CPU

3,151

[ "}" ]

[ "def", "VLD3LNq32_UPD", ":", "VLD3LNWB", "<", "<NUM_LIT>", ",", "{", "?", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "<STR_LIT>", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "lane", "{", "<NUM_LIT>", "}", ";" ]

LLVM

ARM

CPP

program_repair

CPU

3,152

[ "<FIXS>", "<FIXE>", "<FIXS>", "boolARMDAGToDAGISel", "::", "SelectThumbAddrModeImm5S4", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffImm", ")", "{", "return", "SelectThumbAddrModeImm5S", "(", "N", ",", "<NUM_LIT>", ",", "Base", ",", "OffImm", ")", ";", "<FIXE>", "<FIXS>", "boolARMDAGToDAGISel", "::", "SelectThumbAddrModeImm5S2", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffImm", ")", "{", "return", "SelectThumbAddrModeImm5S", "(", "N", ",", "<NUM_LIT>", ",", "Base", ",", "OffImm", ")", ";", "<FIXE>", "<FIXS>", "boolARMDAGToDAGISel", "::", "SelectThumbAddrModeImm5S1", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffImm", ")", "{", "return", "SelectThumbAddrModeImm5S", "(", "N", ",", "<NUM_LIT>", ",", "Base", ",", "OffImm", ")", ";", "<FIXE>" ]

[ "}", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<BUGS>", "Offset", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<BUGE>", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "return", "true", ";", "}", "<BUGS>", "bool", "ARMDAGToDAGISel", "::", "SelectThumbAddrModeS1", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffImm", ",", "SDValue", "&", "Offset", ")", "{", "return", "SelectThumbAddrModeRI5", "(", "N", ",", "<NUM_LIT>", ",", "Base", ",", "OffImm", ",", "Offset", ")", ";", "<BUGE>", "}", "<BUGS>", "bool", "ARMDAGToDAGISel", "::", "SelectThumbAddrModeS2", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffImm", ",", "SDValue", "&", "Offset", ")", "{", "return", "SelectThumbAddrModeRI5", "(", "N", ",", "<NUM_LIT>", ",", "Base", ",", "OffImm", ",", "Offset", ")", ";", "<BUGE>", "}", "<BUGS>", "bool", "ARMDAGToDAGISel", "::", "SelectThumbAddrModeS4", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffImm", ",", "SDValue", "&", "Offset", ")", "{", "return", "SelectThumbAddrModeRI5", "(", "N", ",", "<NUM_LIT>", ",", "Base", ",", "OffImm", ",", "Offset", ")", ";", "<BUGE>", "}", "bool", "ARMDAGToDAGISel", "::", "SelectThumbAddrModeSP", "(", "SDValue", "N", "," ]

LLVM

Hexagon

TD

next_suggestion

DSP

3,153

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "src", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "!", "if", "(", "!", "eq", "(", "mnemonic", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "dst", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

3,154

[ "LWE", "<STR_LIT>", ";", "break", ";" ]

[ "case", "ImmTySdwaDstSel", ":", "OS", "<<", "<STR_LIT>", "SdwaDstSel", "<STR_LIT>", ";", "break", ";", "case", "ImmTySdwaSrc0Sel", ":", "OS", "<<", "<STR_LIT>", "SdwaSrc0Sel", "<STR_LIT>", ";", "break", ";", "case", "ImmTySdwaSrc1Sel", ":", "OS", "<<", "<STR_LIT>", "SdwaSrc1Sel", "<STR_LIT>", ";", "break", ";", "case", "ImmTySdwaDstUnused", ":", "OS", "<<", "<STR_LIT>", "SdwaDstUnused", "<STR_LIT>", ";", "break", ";", "case", "ImmTyDMask", ":", "OS", "<<", "<STR_LIT>", "DMask", "<STR_LIT>", ";", "break", ";", "case", "ImmTyUNorm", ":", "OS", "<<", "<STR_LIT>", "UNorm", "<STR_LIT>", ";", "break", ";", "case", "ImmTyDA", ":", "OS", "<<", "<STR_LIT>", "DA", "<STR_LIT>", ";", "break", ";", "case", "ImmTyR128", ":", "OS", "<<", "<STR_LIT>", "R128", "<STR_LIT>", ";", "break", ";", "case", "ImmTyLWE", ":", "OS", "<<", "<STR_LIT>" ]

GCC

m32c

MD

stmt_completion

MPU

3,155

[ "<STR_LIT>", ")" ]

[ "(", "ior", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>" ]

GCC

aarch64

CPP

program_repair

CPU

3,156

[ "<FIXS>", "rtx", "reg", "=", "force_reg", "(", "VNx16BImode", ",", "CONSTM1_RTX", "(", "VNx16BImode", ")", ")", ";", "return", "gen_lowpart", "(", "mode", ",", "reg", ")", ";", "<FIXE>" ]

[ "aarch64_ptrue_reg", "(", "machine_mode", "mode", ")", "{", "gcc_assert", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_VECTOR_BOOL", ")", ";", "<BUGS>", "return", "force_reg", "(", "mode", ",", "CONSTM1_RTX", "(", "mode", ")", ")", ";", "<BUGE>", "}" ]

LLVM

AMDGPU

CPP

program_repair

GPU

3,157

[ "<FIXS>", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_BUFFER_LOAD_DWORD_SGPR", ")", ",", "SubReg", ")", "<FIXE>", "<FIXS>", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "RegState", "::", "ImplicitDefine", ")", ";", "<FIXE>" ]

[ ".", "addReg", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", ";", "}", "<BUGS>", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_BUFFER_LOAD_DWORD_SGPR", ")", ",", "SubReg", ")", "<BUGE>", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ".", "addReg", "(", "OffsetReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", "<BUGS>", ".", "addMemOperand", "(", "MMO", ")", ";", "if", "(", "NumSubRegs", ">", "<NUM_LIT>", ")", "MIB", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "RegState", "::", "ImplicitDefine", ")", ";", "<BUGE>", "continue", ";", "}" ]

LLVM

M68k

CPP

stmt_completion

MPU

3,158

[ ";" ]

[ "if", "(", "Return", ")", "return", "RetCC_M68k_C", ";", "else", "return", "CC_M68k_C" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

3,159

[ "let", "Switches", "=", "{", "mask", ",", "MaskInReg", ",", "sw", "{", "<NUM_LIT>", "}", "}", ";" ]

[ "let", "InOperandList", "=", "(", "ins", "IRF", ":", "$", "income", ",", "SRF", ":", "$", "src", ",", "DimMask", ":", "$", "mask", ",", "SwitchSet", ":", "$", "sw", ",", "SPred", ":", "$", "pred", ")", ";", "let", "Pattern", "=", "pattern", ";", "let", "Itinerary", "=", "IIC_ScalarOp", ";", "let", "isNotUsedInDisasm", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "dst", ";", "bits", "<", "<NUM_LIT>", ">", "src", ";", "bits", "<", "<NUM_LIT>", ">", "mask", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dst", ";", "let", "SrcA", "=", "src", ";" ]

LLVM

ARM

CPP

code_generation

CPU

3,160

[ "void", "ARMBaseRegisterInfo", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "prior", "(", "MBB", ".", "end", "(", ")", ")", ";", "assert", "(", "MBBI", "->", "getDesc", "(", ")", ".", "isReturn", "(", ")", "&&", "<STR_LIT>", "Can only insert epilog into returning blocks", "<STR_LIT>", ")", ";", "unsigned", "RetOpcode", "=", "MBBI", "->", "getOpcode", "(", ")", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "ARMFunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "<STR_LIT>", "This emitEpilogue does not support Thumb1!", "<STR_LIT>", ")", ";", "bool", "isARM", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", ";", "unsigned", "VARegSaveSize", "=", "AFI", "->", "getVarArgsRegSaveSize", "(", ")", ";", "int", "NumBytes", "=", "(", "int", ")", "MFI", "->", "getStackSize", "(", ")", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "!=", "<NUM_LIT>", ")", "emitSPUpdate", "(", "isARM", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "}", "else", "{", "const", "unsigned", "*", "CSRegs", "=", "getCalleeSavedRegs", "(", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "--", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "if", "(", "isARM", ")", "emitARMRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "ARM", "::", "SP", ",", "FramePtr", ",", "-", "NumBytes", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "TII", ")", ";", "else", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "ARM", "::", "SP", ",", "FramePtr", ",", "-", "NumBytes", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "TII", ")", ";", "}", "else", "{", "if", "(", "isARM", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ARM", "::", "MOVr", ")", ",", "ARM", "::", "SP", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "(", "unsigned", ")", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ARM", "::", "tMOVgpr2gpr", ")", ",", "ARM", "::", "SP", ")", ".", "addReg", "(", "FramePtr", ")", ";", "}", "}", "else", "if", "(", "NumBytes", ")", "emitSPUpdate", "(", "isARM", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "movePastCSLoadStoreOps", "(", "MBB", ",", "MBBI", ",", "ARM", "::", "VLDRD", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "STI", ")", ";", "emitSPUpdate", "(", "isARM", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "movePastCSLoadStoreOps", "(", "MBB", ",", "MBBI", ",", "ARM", "::", "LDR", ",", "ARM", "::", "t2LDRi12", ",", "<NUM_LIT>", ",", "STI", ")", ";", "emitSPUpdate", "(", "isARM", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", ")", ";", "movePastCSLoadStoreOps", "(", "MBB", ",", "MBBI", ",", "ARM", "::", "LDR", ",", "ARM", "::", "t2LDRi12", ",", "<NUM_LIT>", ",", "STI", ")", ";", "emitSPUpdate", "(", "isARM", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", ")", ";", "}", "if", "(", "RetOpcode", "==", "ARM", "::", "TCRETURNdi", "||", "RetOpcode", "==", "ARM", "::", "TCRETURNdiND", "||", "RetOpcode", "==", "ARM", "::", "TCRETURNri", "||", "RetOpcode", "==", "ARM", "::", "TCRETURNriND", ")", "{", "MBBI", "=", "prior", "(", "MBB", ".", "end", "(", ")", ")", ";", "MachineOperand", "&", "JumpTarget", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "RetOpcode", "==", "ARM", "::", "TCRETURNdi", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "STI", ".", "isThumb", "(", ")", "?", "ARM", "::", "TAILJMPdt", ":", "ARM", "::", "TAILJMPd", ")", ")", ".", "addGlobalAddress", "(", "JumpTarget", ".", "getGlobal", "(", ")", ",", "JumpTarget", ".", "getOffset", "(", ")", ",", "JumpTarget", ".", "getTargetFlags", "(", ")", ")", ";", "}", "else", "if", "(", "RetOpcode", "==", "ARM", "::", "TCRETURNdiND", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "STI", ".", "isThumb", "(", ")", "?", "ARM", "::", "TAILJMPdNDt", ":", "ARM", "::", "TAILJMPdND", ")", ")", ".", "addGlobalAddress", "(", "JumpTarget", ".", "getGlobal", "(", ")", ",", "JumpTarget", ".", "getOffset", "(", ")", ",", "JumpTarget", ".", "getTargetFlags", "(", ")", ")", ";", "}", "else", "if", "(", "RetOpcode", "==", "ARM", "::", "TCRETURNri", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ARM", "::", "TAILJMPr", ")", ")", ".", "addReg", "(", "JumpTarget", ".", "getReg", "(", ")", ",", "RegState", "::", "Kill", ")", ";", "}", "else", "if", "(", "RetOpcode", "==", "ARM", "::", "TCRETURNriND", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ARM", "::", "TAILJMPrND", ")", ")", ".", "addReg", "(", "JumpTarget", ".", "getReg", "(", ")", ",", "RegState", "::", "Kill", ")", ";", "}", "MachineInstr", "*", "NewMI", "=", "prior", "(", "MBBI", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MBBI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "NewMI", "->", "addOperand", "(", "MBBI", "->", "getOperand", "(", "i", ")", ")", ";", "MBB", ".", "erase", "(", "MBBI", ")", ";", "}", "if", "(", "VARegSaveSize", ")", "emitSPUpdate", "(", "isARM", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "VARegSaveSize", ")", ";", "}" ]

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

GCC

s390

MD

stmt_completion

MPU

3,161

[ ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

X86

CPP

next_suggestion

CPU

3,162

[ "}" ]

[ "void", "printDstIdx16", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "printDstIdx", "(", "MI", ",", "OpNo", ",", "O", ")", ";" ]

GCC

alpha

CPP

next_suggestion

MPU

3,163

[ "}" ]

[ "mem", "=", "adjust_address", "(", "or", "ig_dst", ",", "mode", ",", "ofs", "-", "inv_alignofs", ")", ";", "set_mem_alias_set", "(", "mem", ",", "<NUM_LIT>", ")", ";", "mask", "=", "~", "(", "~", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", "<<", "(", "inv_alignofs", "*", "<NUM_LIT>", ")", ")", ";", "if", "(", "bytes", "<", "alignofs", ")", "{", "mask", "|=", "~", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", "<<", "(", "(", "inv_alignofs", "+", "bytes", ")", "*", "<NUM_LIT>", ")", ";", "ofs", "+=", "bytes", ";", "bytes", "=", "<NUM_LIT>", ";", "}", "else", "{", "bytes", "-=", "alignofs", ";", "ofs", "+=", "alignofs", ";", "}", "alignofs", "=", "<NUM_LIT>", ";", "tmp", "=", "expand_binop", "(", "mode", ",", "and", "_", "optab", ",", "mem", ",", "GEN_INT", "(", "mask", ")", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_WIDEN", ")", ";", "emit_move_insn", "(", "mem", ",", "tmp", ")", ";", "}", "if", "(", "TARGET_BWX", "&&", "(", "alignofs", "&", "<NUM_LIT>", ")", "&&", "bytes", ">=", "<NUM_LIT>", ")", "{", "emit_move_insn", "(", "adjust_address", "(", "or", "ig_dst", ",", "QImode", ",", "ofs", ")", ",", "const0_rtx", ")", ";", "bytes", "-=", "<NUM_LIT>", ";", "ofs", "+=", "<NUM_LIT>", ";", "alignofs", "-=", "<NUM_LIT>", ";", "}", "if", "(", "TARGET_BWX", "&&", "align", ">=", "<NUM_LIT>", "&&", "(", "alignofs", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "bytes", ">=", "<NUM_LIT>", ")", "{", "emit_move_insn", "(", "adjust_address", "(", "or", "ig_dst", ",", "HImode", ",", "ofs", ")", ",", "const0_rtx", ")", ";", "bytes", "-=", "<NUM_LIT>", ";", "ofs", "+=", "<NUM_LIT>", ";", "alignofs", "-=", "<NUM_LIT>", ";", "}", "if", "(", "alignofs", "==", "<NUM_LIT>", "&&", "bytes", ">=", "<NUM_LIT>", ")", "{", "emit_move_insn", "(", "adjust_address", "(", "or", "ig_dst", ",", "SImode", ",", "ofs", ")", ",", "const0_rtx", ")", ";", "bytes", "-=", "<NUM_LIT>", ";", "ofs", "+=", "<NUM_LIT>", ";", "alignofs", "=", "<NUM_LIT>", ";", "}", "if", "(", "alignofs", ">", "<NUM_LIT>", ")", "{", "alignofs", "=", "alignofs", "&", "-", "alignofs", ";", "align", "=", "MIN", "(", "align", ",", "alignofs", "*", "BITS_PER_UNIT", ")", ";", "}", "}", "if", "(", "align", ">=", "<NUM_LIT>", "&&", "bytes", ">=", "<NUM_LIT>", ")", "{", "words", "=", "bytes", "/", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "words", ";", "++", "i", ")", "emit_move_insn", "(", "adjust_address", "(", "or", "ig_dst", ",", "DImode", ",", "ofs", "+", "i", "*", "<NUM_LIT>", ")", ",", "const0_rtx", ")", ";", "bytes", "-=", "words", "*", "<NUM_LIT>", ";", "ofs", "+=", "words", "*", "<NUM_LIT>", ";", "}", "if", "(", "align", ">=", "<NUM_LIT>", "&&", "bytes", ">", "<NUM_LIT>", ")", "{", "rtx", "or", "ig_dsta", ";", "emit_move_insn", "(", "adjust_address", "(", "or", "ig_dst", ",", "SImode", ",", "ofs", ")", ",", "const0_rtx", ")", ";", "bytes", "-=", "<NUM_LIT>", ";", "ofs", "+=", "<NUM_LIT>", ";", "or", "ig_dsta", "=", "XEXP", "(", "or", "ig_dst", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "or", "ig_dsta", ")", "==", "LO_SUM", ")", "or", "ig_dsta", "=", "force_reg", "(", "Pmode", ",", "or", "ig_dsta", ")", ";", "words", "=", "bytes", "/", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "words", ";", "++", "i", ")", "{", "rtx", "mem", "=", "change_address", "(", "or", "ig_dst", ",", "DImode", ",", "gen_rtx_AND", "(", "DImode", ",", "plus_constant", "(", "or", "ig_dsta", ",", "ofs", "+", "i", "*", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ")", ")", ";", "set_mem_alias_set", "(", "mem", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "mem", ",", "const0_rtx", ")", ";", "}", "bytes", "-=", "words", "*", "<NUM_LIT>", "-", "<NUM_LIT>", ";", "ofs", "+=", "words", "*", "<NUM_LIT>", "-", "<NUM_LIT>", ";", "}", "if", "(", "(", "align", ">=", "<NUM_LIT>", "&&", "bytes", "==", "<NUM_LIT>", ")", "||", "(", "align", "==", "<NUM_LIT>", "&&", "bytes", ">=", "<NUM_LIT>", ")", ")", "{", "words", "=", "bytes", "/", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "words", ";", "++", "i", ")", "emit_move_insn", "(", "adjust_address", "(", "or", "ig_dst", ",", "SImode", ",", "ofs", "+", "i", "*", "<NUM_LIT>", ")", ",", "const0_rtx", ")", ";", "bytes", "-=", "words", "*", "<NUM_LIT>", ";", "ofs", "+=", "words", "*", "<NUM_LIT>", ";", "}", "if", "(", "bytes", ">=", "<NUM_LIT>", ")", "{", "words", "=", "bytes", "/", "<NUM_LIT>", ";", "alpha_expand_unaligned_store_words", "(", "NULL", ",", "or", "ig_dst", ",", "words", ",", "ofs", ")", ";", "bytes", "-=", "words", "*", "<NUM_LIT>", ";", "ofs", "+=", "words", "*", "<NUM_LIT>", ";", "}", "words", "=", "<NUM_LIT>", ";", "for", "(", "i", "=", "(", "TARGET_BWX", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "i", "*", "BITS_PER_UNIT", "<=", "align", ";", "i", "<<=", "<NUM_LIT>", ")", "if", "(", "bytes", "&", "i", ")", "words", "+=", "<NUM_LIT>", ";", "if", "(", "TARGET_BWX", "?", "words", ">", "<NUM_LIT>", ":", "bytes", ">", "<NUM_LIT>", ")", "{", "if", "(", "align", ">=", "<NUM_LIT>", ")", "{", "rtx", "mem", ",", "tmp", ";", "HOST_WIDE_INT", "mask", ";", "mem", "=", "adjust_address", "(", "or", "ig_dst", ",", "DImode", ",", "ofs", ")", ";", "set_mem_alias_set", "(", "mem", ",", "<NUM_LIT>", ")", ";", "mask", "=", "~", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", "<<", "(", "bytes", "*", "<NUM_LIT>", ")", ";", "tmp", "=", "expand_binop", "(", "DImode", ",", "and", "_", "optab", ",", "mem", ",", "GEN_INT", "(", "mask", ")", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_WIDEN", ")", ";", "emit_move_insn", "(", "mem", ",", "tmp", ")", ";", "return", "<NUM_LIT>", ";" ]

GCC

arm

CPP

program_repair

CPU

3,164

[ "<FIXS>", "across", "this", "call", ";", "since", "the", "insn", "has", "been", "recognized", "already", "we", "<FIXE>" ]

[ "}", "recog", "(", "PATTERN", "(", "insn", ")", ",", "insn", ",", "NULL_PTR", ")", ";", "}" ]

GCC

i386

CPP

next_suggestion

CPU

3,165

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m512", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_fnmadd_ps", "(", "_", "_", "m512", "_", "_", "A", ",", "_", "_", "m512", "_", "_", "B", ",", "_", "_", "m512", "_", "_", "C", ")", "{", "return", "(", "_", "_", "m512", ")", "_", "_", "builtin_ia32_vfmaddps512_mask", "(", "-", "(", "_", "_", "v16sf", ")", "_", "_", "A", ",", "(", "_", "_", "v16sf", ")", "_", "_", "B", ",", "(", "_", "_", "v16sf", ")", "_", "_", "C", ",", "(", "_", "_", "mmask16", ")", "-", "<NUM_LIT>", ",", "_", "MM_FROUND_CUR_DIRECTION", ")", ";" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

3,166

[ "LEZExt", ":" ]

[ "}", "else", "{", "SDValue", "Addi", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "PPC", "::", "ADDI8", ",", "dl", ",", "MVT", "::", "i64", ",", "LHS", ",", "S", "->", "getI64Imm", "(", "~", "<NUM_LIT>", "ULL", ",", "dl", ")", ")", ",", "<NUM_LIT>", ")", ";", "ToExtend", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "PPC", "::", "OR8", ",", "dl", ",", "MVT", "::", "i64", ",", "Addi", ",", "LHS", ")", ",", "<NUM_LIT>", ")", ";", "}", "break", ";", "}", "}", "if", "(", "!", "Is32Bit", "&&", "(", "CmpTy", "==", "ZeroCompare", "::", "GEZExt", "||", "CmpTy", "==", "ZeroCompare", "::", "LEZExt", ")", ")", "return", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "PPC", "::", "RLDICL", ",", "dl", ",", "MVT", "::", "i64", ",", "ToExtend", ",", "S", "->", "getI64Imm", "(", "<NUM_LIT>", ",", "dl", ")", ",", "S", "->", "getI64Imm", "(", "<NUM_LIT>", ",", "dl", ")", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "Is32Bit", "&&", "(", "CmpTy", "==", "ZeroCompare", "::", "GESExt", "||", "CmpTy", "==", "ZeroCompare", "::", "LESExt", ")", ")", "return", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "PPC", "::", "SRADI", ",", "dl", ",", "MVT", "::", "i64", ",", "ToExtend", ",", "S", "->", "getI64Imm", "(", "<NUM_LIT>", ",", "dl", ")", ")", ",", "<NUM_LIT>", ")", ";", "assert", "(", "Is32Bit", "&&", "<STR_LIT>", "Should have handled the 32-bit sequences above.", "<STR_LIT>", ")", ";", "switch", "(", "CmpTy", ")", "{", "case", "ZeroCompare", "::", "GEZExt", ":", "{", "SDValue", "ShiftOps", "[", "]", "=", "{", "ToExtend", ",", "S", "->", "getI32Imm", "(", "<NUM_LIT>", ",", "dl", ")", ",", "S", "->", "getI32Imm", "(", "<NUM_LIT>", ",", "dl", ")", ",", "S", "->", "getI32Imm", "(", "<NUM_LIT>", ",", "dl", ")", "}", ";", "return", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "PPC", "::", "RLWINM", ",", "dl", ",", "MVT", "::", "i32", ",", "ShiftOps", ")", ",", "<NUM_LIT>", ")", ";", "}", "case", "ZeroCompare", "::", "GESExt", ":", "return", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "PPC", "::", "SRAWI", ",", "dl", ",", "MVT", "::", "i32", ",", "ToExtend", ",", "S", "->", "getI32Imm", "(", "<NUM_LIT>", ",", "dl", ")", ")", ",", "<NUM_LIT>", ")", ";", "case", "ZeroCompare", "::" ]

LLVM

ARM

TD

stmt_completion

CPU

3,167

[ "WriteVLD4", "]", ">", ";" ]

[ "def", "VLD1d64QPseudoWB_fixed", ":", "VLDQQWBfixedPseudo", "<", "IIC_VLD1x4", ">", ",", "Sched", "<", "[" ]

GCC

aarch64

MD

next_suggestion

CPU

3,168

[ "{" ]

[ "(", "match_operand", ":", "GPF", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "GPF", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]

LLVM

X86

CPP

next_suggestion

CPU

3,169

[ "HasCmpxchg16b", "=", "false", ";" ]

[ "HasRDRAND", "=", "false", ";", "HasF16C", "=", "false", ";", "HasFSGSBase", "=", "false", ";", "HasLZCNT", "=", "false", ";", "HasBMI", "=", "false", ";", "HasBMI2", "=", "false", ";", "HasRTM", "=", "false", ";", "HasADX", "=", "false", ";", "IsBTMemSlow", "=", "false", ";", "IsUAMemFast", "=", "false", ";", "HasVectorUAMem", "=", "false", ";" ]

GCC

arm

CPP

next_suggestion

CPU

3,170

[ "}" ]

[ "_", "_", "arm_vdwdupq_x_u16", "(", "uint32_t", "*", "_", "_", "a", ",", "uint32_t", "_", "_", "b", ",", "const", "int", "_", "_", "imm", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "arm_vdwdupq_x_wb_u16", "(", "_", "_", "a", ",", "_", "_", "b", ",", "_", "_", "imm", ",", "_", "_", "p", ")", ";" ]

GCC

avr

MD

next_suggestion

MPU

3,171

[ "<STR_LIT>" ]

[ "[", "(", "set", "(", "reg", ":", "CC", "REG_CC", ")", "(", "compare", ":", "CC", "(", "match_operand", ":", "ALL1", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "ALL1", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "parallel", "[", "(", "set", "(", "pc", ")", "(", "if_then_else", "(", "eq", "(", "reg", ":", "CC", "REG_CC", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "pc", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "REG_CC", ")", ")", "]", ")", "]" ]

GCC

sh

MD

stmt_completion

CPU

3,172

[ "=", "<NUM_LIT>", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "smin", ":", "SI", "(", "smax", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "if", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "=", "=", "<NUM_LIT>", ")", "return", "<STR_LIT>", "else", "if", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "=" ]

GCC

a29k

MD

stmt_completion

MPU

3,173

[ "const_int", "<NUM_LIT>", ")", ")", ")", ")", ")", "]" ]

[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "ashift", ":", "SI", "(", "zero_extend", ":", "SI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "ashift", ":", "PSI", "(", "match_dup", "<NUM_LIT>", ")", "(" ]

GCC

i386

CPP

next_suggestion

CPU

3,174

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_max_epi64", "(", "_", "_", "mmask8", "_", "_", "M", ",", "_", "_", "m512i", "_", "_", "A", ",", "_", "_", "m512i", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_pmaxsq512_mask", "(", "(", "_", "_", "v8di", ")", "_", "_", "A", ",", "(", "_", "_", "v8di", ")", "_", "_", "B", ",", "(", "_", "_", "v8di", ")", "_", "mm512_setzero_si512", "(", ")", ",", "_", "_", "M", ")", ";" ]

GCC

i386

CPP

stmt_completion

CPU

3,175

[ "A", ")", ";" ]

[ "extern", "_", "_", "inline", "void", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_store_ps1", "(", "float", "*", "_", "_", "P", ",", "_", "_", "m128", "_", "_", "A", ")", "{", "_", "mm_store1_ps", "(", "_", "_", "P", ",", "_", "_" ]

GCC

avr

MD

next_suggestion

MPU

3,176

[ "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", ")" ]

[ "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "ashift", ":", "QI", "(", "match_dup", "<NUM_LIT>", ")" ]

LLVM

Mips

TD

stmt_completion

CPU

3,177

[ ",", "<NUM_LIT>", ">", ";" ]

[ "class", "FRINT_W_ENC", ":", "MSA_2RF_FMT", "<", "<NUM_LIT>", ",", "<NUM_LIT>" ]

LLVM

ARM

CPP

program_repair

CPU

3,178

[ "<FIXS>", "const", "TargetMachine", "&", "TM", "=", "MF", ".", "getTarget", "(", ")", ";", "TII", "=", "static_cast", "const", "ARMBaseInstrInfo", "*", ">", "(", "TM", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "TM", ".", "getRegisterInfo", "(", ")", ";", "STI", "=", "&", "TM", ".", "getSubtarget", "ARMSubtarget", ">", "(", ")", ";", "<FIXE>" ]

[ "}", "bool", "ARMExpandPseudo", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "<BUGS>", "TII", "=", "static_cast", "const", "ARMBaseInstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "STI", "=", "&", "MF", ".", "getTarget", "(", ")", ".", "getSubtarget", "ARMSubtarget", ">", "(", ")", ";", "<BUGE>", "AFI", "=", "MF", ".", "getInfo", "ARMFunctionInfo", ">", "(", ")", ";", "bool", "Modified", "=", "false", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

3,179

[ "raw_svector_ostream", "(", "Name", ")", "<<", "DL", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "SJLJEH", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", ";" ]

[ "const", "DataLayout", "*", "DL", "=", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getDataLayout", "(", ")", ";", "SmallString", "<", "<NUM_LIT>", ">", "Name", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

3,180

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pg", ";" ]

[ "class", "sve_int_pcount_pred", "<", "bits", "<", "<NUM_LIT>", ">", "sz8_64", ",", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asm", ",", "PPRRegOp", "pprty", ">", ":", "I", "<", "(", "outs", "GPR64", ":", "$", "Rd", ")", ",", "(", "ins", "PPRAny", ":", "$", "Pg", ",", "pprty", ":", "$", "Pn", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Sched", "<", "[", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Pg", ";", "bits", "<", "<NUM_LIT>", ">", "Pn", ";", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz8_64", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

i386

CPP

stmt_completion

CPU

3,181

[ ",", "_", "_", "m128bh", "_", "_", "A", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m256", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_cvtpbh_ps", "(", "_", "_", "m256", "_", "_", "S", ",", "_", "_", "mmask8", "_", "_", "U" ]

GCC

microblaze

MD

stmt_completion

MPU

3,182

[ "]", ")" ]

[ "(", "define_code_iterator", "any_return", "[", "return", "simple_return" ]

LLVM

Hexagon

TD

next_suggestion

DSP

3,183

[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

LLVM

CJG

CPP

stmt_completion

CPU

3,184

[ ";" ]

[ "InitCJGMCInstrInfo", "(", "X", ")", ";", "return", "X" ]

GCC

i386

CPP

stmt_completion

CPU

3,185

[ "_", "m128d", "_", "_", "A", ",", "_", "_", "m128d", "_", "_", "B", ",", "const", "int", "_", "_", "R", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m128d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_sqrt_round_sd", "(", "_", "_", "m128d", "_", "_", "W", ",", "_", "_", "mmask8", "_", "_", "U", ",", "_" ]

LLVM

AArch64

TD

stmt_completion

CPU

3,186

[ "<NUM_LIT>", ";" ]

[ "def", "Hi", ":", "BaseFPMoveImmediate", "<", "FPR16", ",", "fpimm16", ",", "asm", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]

LLVM

ARM

CPP

next_suggestion

CPU

3,187

[ "MIB", ".", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";" ]

[ "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "LoadImmOpc", ")", ",", "Reg", ")", ".", "addGlobalAddress", "(", "GV", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "Subtarget", ".", "isGVIndirectSymbol", "(", "GV", ")", ")", "{", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "LoadOpc", ")", ",", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "unsigned", "Flag", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", ";", "MachineMemOperand", "*", "MMO", "=", "MBB", ".", "getParent", "(", ")", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getGOT", "(", "*", "MBB", ".", "getParent", "(", ")", ")", ",", "Flag", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "MIB", ".", "addMemOperand", "(", "MMO", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "}", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "LoadOpc", ")", ",", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";" ]

LLVM

Hexagon

CPP

code_generation

DSP

3,188

[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "Remove sign extends", "<STR_LIT>", ";", "}" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

LLVM

AArch64

TD

stmt_completion

CPU

3,189

[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "class", "sve_mem_32b_gld_vi", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asm", ",", "Operand", "imm_ty", ">", ":", "I", "<", "(", "outs", "Z_s", ":", "$", "Zt", ")", ",", "(", "ins", "PPR3bAny", ":", "$", "Pg", ",", "ZPR32", ":", "$", "Zn", ",", "imm_ty", ":", "$", "imm5", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Sched", "<", "[", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Pg", ";", "bits", "<", "<NUM_LIT>", ">", "Zn", ";", "bits", "<", "<NUM_LIT>", ">", "Zt", ";", "bits", "<", "<NUM_LIT>", ">", "imm5", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]

LLVM

Patmos

CPP

stmt_completion

VLIW

3,190

[ "<STR_LIT>", ">", "<STR_LIT>", ";" ]

[ "std", "::", "string", "tmp", ";", "raw_string_ostream", "s", "(", "tmp", ")", ";", "s", "<<", "<STR_LIT>", "<UNKNOWN-", "<STR_LIT>", "<<", "*", "N", "->", "getType", "(", ")", "<<" ]

LLVM

ARM

CPP

stmt_completion

CPU

3,191

[ ")", "{" ]

[ "addr", "|=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "addr", "|=", "Rn", "<<", "<NUM_LIT>", ";", "unsigned", "load", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "load", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "load" ]

GCC

aarch64

MD

program_repair

CPU

3,192

[ "<FIXS>", "<FIXE>", "<FIXS>", "(", "UNSPEC_SSRI", "<STR_LIT>", ")", "(", "UNSPEC_USRI", "<STR_LIT>", ")", "(", "UNSPEC_SQSHL", "<STR_LIT>", ")", "(", "UNSPEC_UQSHL", "<STR_LIT>", ")", "(", "UNSPEC_SQSHLU", "<STR_LIT>", ")", "(", "UNSPEC_SRSHR", "<STR_LIT>", ")", "(", "UNSPEC_URSHR", "<STR_LIT>", ")", "(", "UNSPEC_ASRD", "<STR_LIT>", ")", "(", "UNSPEC_SLI", "<STR_LIT>", ")", "(", "UNSPEC_SRI", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]

[ "(", "UNSPEC_SQRSHRN", "<STR_LIT>", ")", "(", "UNSPEC_UQRSHRN", "<STR_LIT>", ")", "(", "UNSPEC_SQSHL", "<STR_LIT>", ")", "(", "UNSPEC_UQSHL", "<STR_LIT>", ")", "(", "UNSPEC_SQRSHL", "<STR_LIT>", ")", "(", "UNSPEC_UQRSHL", "<STR_LIT>", ")", "<BUGS>", "(", "UNSPEC_SHRNB", "<STR_LIT>", ")", "(", "UNSPEC_SHRNT", "<STR_LIT>", ")", "(", "UNSPEC_RSHRNB", "<STR_LIT>", ")", "(", "UNSPEC_RSHRNT", "<STR_LIT>", ")", "<BUGE>", "(", "UNSPEC_SMULHS", "<STR_LIT>", ")", "(", "UNSPEC_UMULHS", "<STR_LIT>", ")", "(", "UNSPEC_SMULHRS", "<STR_LIT>", ")", "(", "UNSPEC_UMULHRS", "<STR_LIT>", ")", "]", ")", "(", "define_int_attr", "lr", "[", "(", "UNSPEC_SSLI", "<STR_LIT>", ")", "(", "UNSPEC_USLI", "<STR_LIT>", ")", "<BUGS>", "(", "UNSPEC_SSRI", "<STR_LIT>", ")", "(", "UNSPEC_USRI", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_int_attr", "u", "[", "(", "UNSPEC_SQSHLU", "<STR_LIT>", ")", "(", "UNSPEC_SQSHL", "<STR_LIT>", ")", "(", "UNSPEC_UQSHL", "<STR_LIT>", ")", "(", "UNSPEC_SQSHRUN", "<STR_LIT>", ")", "(", "UNSPEC_SQRSHRUN", "<STR_LIT>", ")" ]

GCC

i386

CPP

next_suggestion

CPU

3,193

[ "}" ]

[ "static", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "always_inline__", ")", ")", "_", "mm_setr_epi32", "(", "int", "_", "_", "q0", ",", "int", "_", "_", "q1", ",", "int", "_", "_", "q2", ",", "int", "_", "_", "q3", ")", "{", "return", "_", "mm_set_epi32", "(", "_", "_", "q3", ",", "_", "_", "q2", ",", "_", "_", "q1", ",", "_", "_", "q0", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

3,194

[ "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]

[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

GCC

sh

MD

next_suggestion

CPU

3,195

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "use", "(", "match_operand", ":", "PSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

LLVM

X86

TD

stmt_completion

CPU

3,196

[ ",", "(", "not", "GR32", ":", "$", "src1", ")", ")", "]", ">", ",", "OpSize32", ";" ]

[ "def", "NOT32r", ":", "I", "<", "<NUM_LIT>", ",", "MRM2r", ",", "(", "outs", "GR32", ":", "$", "dst", ")", ",", "(", "ins", "GR32", ":", "$", "src1", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "GR32", ":", "$", "dst" ]

LLVM

X86

CPP

code_generation

CPU

3,197

[ "bool", "OptimizeLEAPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Changed", "=", "false", ";", "if", "(", "!", "EnableX86LEAOpt", "||", "!", "MF", ".", "getFunction", "(", ")", "->", "optForSize", "(", ")", ")", "return", "false", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "TII", "=", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "LEAs", ";", "findLEAs", "(", "MBB", ",", "LEAs", ")", ";", "if", "(", "LEAs", ".", "empty", "(", ")", ")", "continue", ";", "Changed", "|=", "removeRedundantAddrCalc", "(", "LEAs", ")", ";", "}", "return", "Changed", ";", "}" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

GCC

sh

CPP

stmt_completion

CPU

3,198

[ "v4hi", ")", "mm", ",", "(", "v4hi", ")", "mn", ")", ";" ]

[ "return", "(", "unsigned", "long", "long", ")", "_", "_", "builtin_sh_media_MCNVS_WB", "(", "(" ]

GCC

frv

CPP

program_repair

VLIW

3,199

[ "<FIXS>", "{", "CODE_FOR_mabshs", ",", "<STR_LIT>", "__MABSHS", "<STR_LIT>", ",", "FRV_BUILTIN_MABSHS", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "CODE_FOR_scutss", ",", "<STR_LIT>", "__SCUTSS", "<STR_LIT>", ",", "FRV_BUILTIN_SCUTSS", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "<FIXE>" ]

[ "{", "CODE_FOR_munpackh", ",", "<STR_LIT>", "__MUNPACKH", "<STR_LIT>", ",", "FRV_BUILTIN_MUNPACKH", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "CODE_FOR_mbtoh", ",", "<STR_LIT>", "__MBTOH", "<STR_LIT>", ",", "FRV_BUILTIN_MBTOH", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "CODE_FOR_mhtob", ",", "<STR_LIT>", "__MHTOB", "<STR_LIT>", ",", "FRV_BUILTIN_MHTOB", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "<BUGS>", "{", "CODE_FOR_mabshs", ",", "<STR_LIT>", "__MABSHS", "<STR_LIT>", ",", "FRV_BUILTIN_MABSHS", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "<BUGE>", "}", ";" ]