docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
GCC	arm	MD	stmt_completion	CPU	2,900	[ "V2DI", "<STR_LIT>", ")", "]", ")" ]	[ "(", "V4HI", "<STR_LIT>", ")", "(", "V8HI", "<STR_LIT>", ")", "(", "V2SI", "<STR_LIT>", ")", "(", "V4SI", "<STR_LIT>", ")", "(", "V2SF", "<STR_LIT>", ")", "(", "V4SF", "<STR_LIT>", ")", "(", "DI", "<STR_LIT>", ")", "(" ]
LLVM	AArch64	CPP	program_repair	CPU	2,901	[ "<FIXS>", "isa", "ConstantSDNode", ">", "(", "Value", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "Value", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", ")", "{", "<FIXE>" ]	[ "if", "(", "Value", "->", "getOpcode", "(", ")", "==", "ISD", "::", "EXTRACT_VECTOR_ELT", "&&", "<BUGS>", "isa", "ConstantSDNode", ">", "(", "Value", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "<BUGE>", "N", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Value", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Value", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "else" ]
LLVM	ARM64	CPP	stmt_completion	CPU	2,902	[ "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{" ]	[ "void", "ARM64InstPrinter", "::", "printMemoryRegOffset16", "(", "const", "MCInst", "*", "MI", "," ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	2,903	[ "if", "(", "hasXNACK", "(", "*", "STI", ")", ")", "Stream", "<<", "<STR_LIT>", "+xnack", "<STR_LIT>", ";" ]	[ "auto", "TargetTriple", "=", "STI", "->", "getTargetTriple", "(", ")", ";", "auto", "Version", "=", "getIsaVersion", "(", "STI", "->", "getCPU", "(", ")", ")", ";", "Stream", "<<", "TargetTriple", ".", "getArchName", "(", ")", "<<", "'", "-", "'", "<<", "TargetTriple", ".", "getVendorName", "(", ")", "<<", "'", "-", "'", "<<", "TargetTriple", ".", "getOSName", "(", ")", "<<", "'", "-", "'", "<<", "TargetTriple", ".", "getEnvironmentName", "(", ")", "<<", "'", "-", "'", "<<", "<STR_LIT>", "gfx", "<STR_LIT>", "<<", "Version", ".", "Major", "<<", "Version", ".", "Minor", "<<", "Version", ".", "Stepping", ";" ]
LLVM	R600	CPP	stmt_completion	GPU	2,904	[ "]", "<STR_LIT>", ";" ]	[ "void", "AMDGPUInstPrinter", "::", "printSel", "(", "const", "MCInst", "", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "const", "char", "", "chans", "=", "<STR_LIT>", "XYZW", "<STR_LIT>", ";", "int", "sel", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "int", "chan", "=", "sel", "&", "<NUM_LIT>", ";", "sel", ">>=", "<NUM_LIT>", ";", "if", "(", "sel", ">=", "<NUM_LIT>", ")", "{", "sel", "-=", "<NUM_LIT>", ";", "int", "cb", "=", "sel", ">>", "<NUM_LIT>", ";", "sel", "&=", "<NUM_LIT>", ";", "O", "<<", "cb", "<<", "<STR_LIT>", "[", "<STR_LIT>", "<<", "sel", "<<", "<STR_LIT>" ]
GCC	c6x	MD	stmt_completion	VLIW	2,905	[ ")", ")", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	2,906	[ "if", "(", "PromoteToLDS", "&&", "tryPromoteAllocaToLDS", "(", "*", "AI", ",", "SufficientLDS", ")", ")", "Changed", "=", "true", ";" ]	[ "if", "(", "AllocaCost", "<=", "VectorizationBudget", ")", "{", "if", "(", "tryPromoteAllocaToVector", "(", "", "AI", ")", ")", "{", "Changed", "=", "true", ";", "assert", "(", "(", "VectorizationBudget", "-", "AllocaCost", ")", "<", "VectorizationBudget", "&&", "<STR_LIT>", "Underflow!", "<STR_LIT>", ")", ";", "VectorizationBudget", "-=", "AllocaCost", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " Remaining vectorization budget:", "<STR_LIT>", "<<", "VectorizationBudget", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "continue", ";", "}", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Alloca too big for vectorization (size:", "<STR_LIT>", "<<", "AllocaCost", "<<", "<STR_LIT>", ", budget:", "<STR_LIT>", "<<", "VectorizationBudget", "<<", "<STR_LIT>", "): ", "<STR_LIT>", "<<", "", "AI", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "}" ]
GCC	stormy16	CPP	next_suggestion	CPU	2,907	[ "}" ]	[ "poly_int64", "xstormy16_push_rounding", "(", "poly_int64", "bytes", ")", "{", "return", "(", "bytes", "+", "<NUM_LIT>", ")", "&", "~", "<NUM_LIT>", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	2,908	[ "MF", ")", ";" ]	[ "else", "if", "(", "AFI", "->", "isDPRCalleeSavedAreaFrame", "(", "FI", ")", ")", "return", "Offset", "-", "AFI", "->", "getDPRCalleeSavedAreaOffset", "(", ")", ";", "bool", "hasMovingSP", "=", "MFI", "->", "hasVarSizedObjects", "(", ")", "\|\|", "!", "hasReservedCallFrame", "(", "MF", ")", ";", "if", "(", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", ")", "{", "assert", "(", "hasFP", "(", "MF", ")", "&&", "<STR_LIT>", "dynamic stack realignment without a FP!", "<STR_LIT>", ")", ";", "if", "(", "isFixed", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "Offset", "=", "FPOffset", ";", "}", "else", "if", "(", "hasMovingSP", ")", "{", "assert", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", "&&", "<STR_LIT>", "VLAs and dynamic stack alignment, but missing base pointer!", "<STR_LIT>", ")", ";", "FrameReg", "=", "RegInfo", "->", "getBaseRegister", "(", ")", ";", "}", "return", "Offset", ";", "}", "if", "(", "hasFP", "(", "MF", ")", "&&", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "isFixed", "\|\|", "(", "hasMovingSP", "&&", "!", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ")", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(" ]
LLVM	ARM	CPP	program_repair	CPU	2,909	[ "<FIXS>", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "{", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Val", ">=", "<NUM_LIT>", "&&", "Val", "<=", "<NUM_LIT>", "&&", "(", "Val", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "}", "return", "false", ";", "<FIXE>" ]	[ "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "<BUGS>", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "Val", ">=", "<NUM_LIT>", "&&", "Val", "<=", "<NUM_LIT>", "&&", "(", "Val", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "<BUGE>", "}", "bool", "isMemThumbRIs2", "(", ")", "const", "{" ]
GCC	rs6000	CPP	next_suggestion	CPU	2,910	[ "*", "_", "_", "A", "=", "_", "_", "B", ";" ]	[ "_", "_", "asm__", "(", "<STR_LIT>", "dcbtstt 0,%0", "<STR_LIT>", ":", ":", "<STR_LIT>", "b", "<STR_LIT>", "(", "_", "_", "A", ")", ":", "<STR_LIT>", "memory", "<STR_LIT>", ")", ";" ]
LLVM	X86	CPP	program_repair	CPU	2,911	[ "<FIXS>", "addConstantPoolReference", "(", "BuildMI", "(", "MBB", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ",", "MCPOffset", ",", "PICBase", ")", ";", "<FIXE>" ]	[ "Align", "=", "Log2_64", "(", "Align", ")", ";", "}", "unsigned", "MCPOffset", "=", "MCP", ".", "getConstantPoolIndex", "(", "C", ",", "Align", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "<BUGS>", "addConstantPoolReference", "(", "BuildMI", "(", "MBB", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ",", "MCPOffset", ")", ";", "<BUGE>", "return", "ResultReg", ";", "}" ]
GCC	i386	CPP	stmt_completion	CPU	2,912	[ "_", "v16si", ")", "_", "mm512_undefined_epi32", "(", ")", ",", "(", "_", "_", "mmask16", ")", "-", "<NUM_LIT>", ")", ";" ]	[ "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_psrld512_mask", "(", "(", "_", "_", "v16si", ")", "_", "_", "A", ",", "(", "_", "_", "v4si", ")", "_", "_", "B", ",", "(", "_" ]
LLVM	SystemZ	TD	stmt_completion	CPU	2,913	[ "M3", ";" ]	[ "class", "InstRSb", "<", "bits", "<", "<NUM_LIT>", ">", "op", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", ">", ":", "InstSystemZ", "<", "<NUM_LIT>", ",", "outs", ",", "ins", ",", "asmstr", ",", "pattern", ">", "{", "field", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "R1", ";", "bits", "<", "<NUM_LIT>", ">", "M3", ";", "bits", "<", "<NUM_LIT>", ">", "BD2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]
GCC	loongarch	CPP	next_suggestion	CPU	2,914	[ "return", "factor", ";" ]	[ "if", "(", "!", "loongarch_classify_address", "(", "&", "addr", ",", "x", ",", "mode", ",", "false", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "mode", "!=", "BLKmode", "&&", "might_split_p", ")", "factor", "=", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "UNITS_PER_WORD", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_WORD", ";", "else", "factor", "=", "<NUM_LIT>", ";", "if", "(", "loongarch_classify_address", "(", "&", "addr", ",", "x", ",", "mode", ",", "false", ")", ")", "switch", "(", "addr", ".", "type", ")", "{", "case", "ADDRESS_REG", ":", "if", "(", "lsx_p", ")", "{", "if", "(", "IMM12_OPERAND", "(", "INTVAL", "(", "addr", ".", "offset", ")", ")", ")", "return", "<NUM_LIT>", ";", "else", "return", "<NUM_LIT>", ";", "}" ]
GCC	i386	CPP	stmt_completion	CPU	2,915	[ ";" ]	[ "case", "E_V8HImode", ":", "if", "(", "CONST_INT_P", "(", "val", ")", ")", "goto", "widen", ";", "case", "E_V8HFmode", ":", "case", "E_V8BFmode", ":", "if", "(", "TARGET_AVX2", ")", "return", "ix86_vector_duplicate_value", "(", "mode", ",", "target", ",", "val", ")", ";", "if", "(", "TARGET_SSE2", ")", "{", "struct", "expand_vec_perm_d", "dperm", ";", "rtx", "tmp1", ",", "tmp2", ";", "permute", ":", "memset", "(", "&", "dperm", ",", "<NUM_LIT>", ",", "sizeof", "(", "dperm", ")", ")", ";", "dperm", ".", "target", "=", "target", ";", "dperm", ".", "vmode", "=", "mode", ";", "dperm", ".", "nelt", "=", "GET_MODE_NUNITS", "(", "mode", ")", ";", "dperm", ".", "op0", "=", "dperm", ".", "op1", "=", "gen_reg_rtx", "(", "mode", ")", ";", "dperm", ".", "one_operand_p", "=", "true", ";", "if", "(", "mode", "==", "V8HFmode", "\|\|", "mode", "==", "V8BFmode", ")", "{", "tmp1", "=", "force_reg", "(", "GET_MODE_INNER", "(", "mode", ")", ",", "val", ")", ";", "tmp2", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "gen_vec_set_0", "(", "mode", ",", "tmp2", ",", "CONST0_RTX", "(", "mode", ")", ",", "tmp1", ")", ")", ";", "tmp1", "=", "gen_lowpart", "(", "mode", ",", "tmp2", ")", ";", "}", "else", "{", "tmp1", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_move_insn", "(", "tmp1", ",", "gen_lowpart", "(", "SImode", ",", "val", ")", ")", ";", "tmp2", "=", "gen_reg_rtx", "(", "V4SImode", ")", ";", "emit_insn", "(", "gen_vec_setv4si_0", "(", "tmp2", ",", "CONST0_RTX", "(", "V4SImode", ")", ",", "tmp1", ")", ")", ";", "tmp1", "=", "gen_lowpart", "(", "mode", ",", "tmp2", ")", ";", "}", "emit_move_insn", "(", "dperm", ".", "op0", ",", "tmp1", ")", ";", "ok", "=", "(", "expand_vec_perm_1", "(", "&", "dperm", ")", "\|\|", "expand_vec_perm_broadcast_1", "(", "&", "dperm", ")", ")", ";", "gcc_assert", "(", "ok", ")", ";", "return", "ok", ";", "}", "goto", "widen", ";", "case", "E_V16QImode", ":", "if", "(", "CONST_INT_P", "(", "val", ")", ")", "goto", "widen", ";", "if", "(", "TARGET_AVX2", ")", "return", "ix86_vector_duplicate_value", "(", "mode", ",", "target", ",", "val", ")", ";", "if", "(", "TARGET_SSE2", ")", "goto", "permute", ";", "goto", "widen", ";", "widen", ":", "{", "machine_mode", "smode", ",", "wsmode", ",", "wvmode", ";", "rtx", "x", ";", "smode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "wvmode", "=", "get_mode_wider_vector", "(", "mode", ")", ";", "wsmode", "=", "GET_MODE_INNER", "(", "wvmode", ")", ";", "val", "=", "convert_modes", "(", "wsmode", ",", "smode", ",", "val", ",", "true", ")", ";", "if", "(", "CONST_INT_P", "(", "val", ")", ")", "{", "x", "=", "simplify_binary_operation", "(", "ASHIFT", ",", "wsmode", ",", "val", ",", "GEN_INT", "(", "GET_MODE_BITSIZE", "(", "smode", ")", ")", ")", ";", "val", "=", "simplify_binary_operation", "(", "IOR", ",", "wsmode", ",", "val", ",", "x", ")", ";", "}", "else", "if", "(", "smode", "==", "QImode", "&&", "!", "TARGET_PARTIAL_REG_STALL", ")", "emit_insn", "(", "gen_insv_1", "(", "wsmode", ",", "val", ",", "val", ")", ")", ";", "else", "{", "x", "=", "expand_simple_binop", "(", "wsmode", ",", "ASHIFT", ",", "val", ",", "GEN_INT", "(", "GET_MODE_BITSIZE", "(", "smode", ")", ")", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";", "val", "=", "expand_simple_binop", "(", "wsmode", ",", "IOR", ",", "val", ",", "x", ",", "x", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";", "}", "x", "=", "gen_reg_rtx", "(", "wvmode", ")", ";", "ok", "=", "ix86_expand_vector_init_duplicate", "(", "mmx_ok", ",", "wvmode", ",", "x", ",", "val", ")", ";", "if", "(", "!", "ok", ")", "return", "false", ";", "emit_move_insn", "(", "target", ",", "gen_lowpart", "(", "GET_MODE", "(", "target", ")", ",", "x", ")", ")", ";", "return", "true", ";", "}", "case", "E_V16HImode", ":", "case", "E_V32QImode", ":", "if", "(", "CONST_INT_P", "(", "val", ")", ")", "goto", "widen", ";", "case", "E_V16HFmode", ":", "case", "E_V16BFmode", ":", "if", "(", "TARGET_AVX2", ")", "return", "ix86_vector_duplicate_value", "(", "mode", ",", "target", ",", "val", ")", ";", "else", "{", "machine_mode", "hvmode", ";", "switch", "(", "mode", ")", "{", "case", "V16HImode", ":", "hvmode", "=", "V8HImode", ";", "break", ";", "case", "V16HFmode", ":", "hvmode", "=", "V8HFmode", ";", "break", ";", "case", "V16BFmode", ":", "hvmode", "=", "V8BFmode", ";", "break", ";", "case", "V32QImode", ":", "hvmode", "=", "V16QImode", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "rtx", "x", "=", "gen_reg_rtx", "(", "hvmode", ")", ";", "ok", "=", "ix86_expand_vector_init_duplicate", "(", "false", ",", "hvmode", ",", "x", ",", "val", ")", ";", "if", "(", "!", "ok", ")", "return", "false", ";", "x", "=", "gen_rtx_VEC_CONCAT", "(", "mode", ",", "x", ",", "x", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "target", ",", "x", ")", ")", ";", "}", "return", "true", ";", "case", "E_V32HImode", ":", "case", "E_V32HFmode", ":", "case", "E_V32BFmode", ":", "case", "E_V64QImode", ":", "gcc_assert", "(", "TARGET_EVEX512", ")", ";", "if", "(", "TARGET_AVX512BW", ")", "return", "ix86_vector_duplicate_value", "(", "mode", ",", "target", ",", "val", ")", ";", "else", "{", "machine_mode", "hvmode" ]
LLVM	X86	CPP	next_suggestion	CPU	2,916	[ "return", "nullptr", ";" ]	[ "if", "(", "X86", "::", "GR32RegClass", ".", "hasSubClassEq", "(", "SrcRC", ")", ")", "return", "&", "X86", "::", "VK32RegClass", ";", "if", "(", "X86", "::", "GR64RegClass", ".", "hasSubClassEq", "(", "SrcRC", ")", ")", "return", "&", "X86", "::", "VK64RegClass", ";", "llvm_unreachable", "(", "<STR_LIT>", "add register class", "<STR_LIT>", ")", ";" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	2,917	[ "case", "ISD", "::", "SRA_PARTS", ":", "return", "LowerSRA_PARTS", "(", "Op", ",", "DAG", ")", ";" ]	[ "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Wasn't expecting to be able to lower this!", "<STR_LIT>", ")", ";", "case", "ISD", "::", "ConstantPool", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BlockAddress", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GlobalAddress", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GlobalTLSAddress", ":", "return", "LowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "JumpTable", ":", "return", "LowerJumpTable", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SETCC", ":", "return", "LowerSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INIT_TRAMPOLINE", ":", "return", "LowerINIT_TRAMPOLINE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ADJUST_TRAMPOLINE", ":", "return", "LowerADJUST_TRAMPOLINE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VASTART", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VAARG", ":", "return", "LowerVAARG", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VACOPY", ":", "return", "LowerVACOPY", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "STACKRESTORE", ":", "return", "LowerSTACKRESTORE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "DYNAMIC_STACKALLOC", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GET_DYNAMIC_AREA_OFFSET", ":", "return", "LowerGET_DYNAMIC_AREA_OFFSET", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EH_DWARF_CFA", ":", "return", "LowerEH_DWARF_CFA", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EH_SJLJ_SETJMP", ":", "return", "lowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EH_SJLJ_LONGJMP", ":", "return", "lowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "LOAD", ":", "return", "LowerLOAD", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "STORE", ":", "return", "LowerSTORE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "TRUNCATE", ":", "return", "LowerTRUNCATE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SELECT_CC", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FP_TO_UINT", ":", "case", "ISD", "::", "FP_TO_SINT", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ",", "SDLoc", "(", "Op", ")", ")", ";", "case", "ISD", "::", "UINT_TO_FP", ":", "case", "ISD", "::", "SINT_TO_FP", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FLT_ROUNDS_", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SHL_PARTS", ":", "return", "LowerSHL_PARTS", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SRL_PARTS", ":", "return", "LowerSRL_PARTS", "(", "Op", ",", "DAG", ")", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	2,918	[ ";" ]	[ "if", "(", "instr", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "instr", ";", "}", "return", "nullptr" ]
LLVM	Hexagon	TD	program_repair	DSP	2,919	[ "<FIXS>", "<FIXE>", "<FIXS>", "let", "Defs", "=", "[", "USR_OVF", "]", ",", "Itinerary", "=", "S_3op_tc_2_SLOT23", "in", "<FIXE>" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";", "}", "<BUGS>", "let", "isCodeGenOnly", "=", "<NUM_LIT>", "in", "<BUGE>", "def", "S2_asr_r_svw_trun", ":", "T_S3op_8", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";", "<BUGS>", "let", "Defs", "=", "[", "USR_OVF", "]", ",", "Itinerary", "=", "S_3op_tc_2_SLOT23", ",", "isCodeGenOnly", "=", "<NUM_LIT>", "in", "<BUGE>", "def", "S2_vcrotate", ":", "T_S3op_shiftVect", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";", "let", "hasSideEffects", "=", "<NUM_LIT>", "in" ]
LLVM	X86	CPP	next_suggestion	CPU	2,920	[ "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";" ]	[ "return", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "dl", ",", "StoredVal", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "St", "->", "getBasePtr", "(", ")", ",", "St", "->", "getPointerInfo", "(", ")", ",", "St", "->", "getAlignment", "(", ")", ",", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "}", "if", "(", "(", "VT", "==", "MVT", "::", "v2i1", "\|\|", "VT", "==", "MVT", "::", "v4i1", ")", "&&", "VT", "==", "StVT", "&&", "Subtarget", ".", "hasAVX512", "(", ")", ")", "{", "unsigned", "NumConcats", "=", "<NUM_LIT>", "/", "VT", ".", "getVectorNumElements", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", "(", "NumConcats", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "StoredVal", ";", "StoredVal", "=", "DAG", ".", "getNode", "(", "ISD", "::", "CONCAT_VECTORS", ",", "dl", ",", "MVT", "::", "v8i1", ",", "Ops", ")", ";", "return", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "dl", ",", "StoredVal", ",", "St", "->", "getBasePtr", "(", ")", ",", "St", "->", "getPointerInfo", "(", ")", ",", "St", "->", "getAlignment", "(", ")", ",", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "}", "if", "(", "(", "VT", "==", "MVT", "::", "v8i1", "\|\|", "VT", "==", "MVT", "::", "v16i1", "\|\|", "VT", "==", "MVT", "::", "v32i1", "\|\|", "VT", "==", "MVT", "::", "v64i1", ")", "&&", "VT", "==", "StVT", "&&", "TLI", ".", "isTypeLegal", "(", "VT", ")", "&&", "ISD", "::", "isBuildVectorOfConstantSDNodes", "(", "StoredVal", ".", "getNode", "(", ")", ")", ")", "{", "if", "(", "VT", "==", "MVT", "::", "v64i1", "&&", "!", "Subtarget", ".", "is64Bit", "(", ")", ")", "{", "SDValue", "Lo", "=", "DAG", ".", "getBuildVector", "(", "MVT", "::", "v32i1", ",", "dl", ",", "StoredVal", "->", "ops", "(", ")", ".", "slice", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "Lo", "=", "combinevXi1ConstantToInteger", "(", "Lo", ",", "DAG", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getBuildVector", "(", "MVT", "::", "v32i1", ",", "dl", ",", "StoredVal", "->", "ops", "(", ")", ".", "slice", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "Hi", "=", "combinevXi1ConstantToInteger", "(", "Hi", ",", "DAG", ")", ";", "unsigned", "Alignment", "=", "St", "->", "getAlignment", "(", ")", ";", "SDValue", "Ptr0", "=", "St", "->", "getBasePtr", "(", ")", ";", "SDValue", "Ptr1", "=", "DAG", ".", "getMemBasePlusOffset", "(", "Ptr0", ",", "<NUM_LIT>", ",", "dl", ")", ";", "SDValue", "Ch0", "=", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "dl", ",", "Lo", ",", "Ptr0", ",", "St", "->", "getPointerInfo", "(", ")", ",", "Alignment", ",", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "SDValue", "Ch1", "=", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "dl", ",", "Hi", ",", "Ptr1", ",", "St", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "<NUM_LIT>", ")", ",", "MinAlign", "(", "Alignment", ",", "<NUM_LIT>", "U", ")", ",", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "dl", ",", "MVT", "::", "Other", ",", "Ch0", ",", "Ch1", ")", ";", "}", "StoredVal", "=", "combinevXi1ConstantToInteger", "(", "StoredVal", ",", "DAG", ")", ";", "return", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "dl", ",", "StoredVal", ",", "St", "->", "getBasePtr", "(", ")", ",", "St", "->", "getPointerInfo", "(", ")", ",", "St", "->", "getAlignment", "(", ")", ",", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "}", "bool", "Fast", ";", "unsigned", "AddressSpace", "=", "St", "->", "getAddressSpace", "(", ")", ";", "unsigned", "Alignment", "=", "St", "->", "getAlignment", "(", ")", ";", "if", "(", "VT", ".", "is256BitVector", "(", ")", "&&", "StVT", "==", "VT", "&&", "TLI", ".", "allowsMemoryAccess", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "DAG", ".", "getDataLayout", "(", ")", ",", "VT", ",", "AddressSpace", ",", "Alignment", ",", "&", "Fast", ")", "&&", "!", "Fast", ")", "{", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "NumElems", "<", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Value0", "=", "extract128BitVector", "(", "StoredVal", ",", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";", "SDValue", "Value1", "=", "extract128BitVector", "(", "StoredVal", ",", "NumElems", "/", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";", "SDValue", "Ptr0", "=", "St", "->", "getBasePtr", "(", ")", ";", "SDValue", "Ptr1", "=", "DAG", ".", "getMemBasePlusOffset", "(", "Ptr0", ",", "<NUM_LIT>", ",", "dl", ")", ";", "SDValue", "Ch0", "=", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "dl", ",", "Value0", ",", "Ptr0", ",", "St", "->", "getPointerInfo", "(", ")", ",", "Alignment", ",", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "SDValue", "Ch1", "=", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "dl", ",", "Value1", ",", "Ptr1", ",", "St", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "<NUM_LIT>", ")", ",", "MinAlign", "(", "Alignment", ",", "<NUM_LIT>", "U", ")", ",", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "dl", ",", "MVT", "::", "Other", ",", "Ch0", ",", "Ch1", ")", ";", "}", "if", "(", "St", "->", "isTruncatingStore", "(", ")", "&&", "VT", ".", "isVector", "(", ")", ")", "{", "if", "(", "SDValue", "Avg", "=", "detectAVGPattern", "(", "St", "->", "getValue", "(", ")", ",", "St", "->", "getMemoryVT", "(", ")", ",", "DAG", ",", "Subtarget", ",", "dl", ")", ")", "return", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "dl", ",", "Avg", ",", "St", "->", "getBasePtr", "(", ")", ",", "St", "->", "getPointerInfo", "(", ")", ",", "St", "->", "getAlignment", "(", ")", ",", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "SDValue", "Val", "=", "detectAVX512SSatPattern", "(", "St", "->", "getValue", "(", ")", ",", "St", "->", "getMemoryVT", "(", ")", ",", "Subtarget", ",", "TLI", ")", ")", "return", "EmitTruncSStore", "(", "true", ",", "St", "->", "getChain", "(", ")", ",", "dl", ",", "Val", ",", "St", "->", "getBasePtr", "(", ")", ",", "St", "->", "getMemoryVT", "(", ")", ",", "St", "->", "getMemOperand", "(", ")", ",", "DAG", ")", ";", "if", "(", "SDValue", "Val", "=", "detectAVX512USatPattern", "(", "St", "->", "getValue", "(", ")", ",", "St", "->", "getMemoryVT", "(", ")", ",", "DAG", ",", "dl", ",", "Subtarget", ",", "TLI", ")", ")", "return", "EmitTruncSStore", "(", "false", ",", "St", "->", "getChain", "(", ")", ",", "dl", ",", "Val", ",", "St", "->", "getBasePtr", "(", ")", ",", "St", "->", "getMemoryVT", "(", ")", ",", "St", "->", "getMemOperand", "(", ")", ",", "DAG", ")", ";" ]
GCC	rs6000	MD	stmt_completion	CPU	2,921	[ "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(" ]
LLVM	AArch64	TD	next_suggestion	CPU	2,922	[ "let", "DiagnosticType", "=", "<STR_LIT>", ";" ]	[ "class", "BranchTarget", "<", "int", "N", ">", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", "#", "N", ";" ]
LLVM	ARM	TD	next_suggestion	CPU	2,923	[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]	[ "class", "VST3LN", "<", "bits", "<", "<NUM_LIT>", ">", "op11_8", ",", "bits", "<", "<NUM_LIT>", ">", "op7_4", ",", "string", "Dt", ">", ":", "NLdStLn", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op11_8", ",", "op7_4", ",", "(", "outs", ")", ",", "(", "ins", "addrmode6", ":", "$", "Rn", ",", "DPR", ":", "$", "Vd", ",", "DPR", ":", "$", "src2", ",", "DPR", ":", "$", "src3", ",", "nohash_imm", ":", "$", "lane", ")", ",", "IIC_VST3ln", ",", "<STR_LIT>", ",", "Dt", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Sched", "<", "[", "WriteVST2", "]", ">", "{", "let", "Rm", "=", "<NUM_LIT>", ";" ]
LLVM	AArch64	CPP	stmt_completion	CPU	2,924	[ "getCalleeSaveBaseToFrameRecordOffset", "(", ")", ";" ]	[ "static", "StackOffset", "getFPOffset", "(", "const", "MachineFunction", "&", "MF", ",", "int64_t", "ObjectOffset", ")", "{", "const", "auto", "*", "AFI", "=", "MF", ".", "getInfo", "<", "AArch64FunctionInfo", ">", "(", ")", ";", "const", "auto", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "bool", "IsWin64", "=", "Subtarget", ".", "isCallingConvWin64", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "unsigned", "FixedObject", "=", "getFixedObjectSize", "(", "MF", ",", "AFI", ",", "IsWin64", ",", "false", ")", ";", "int64_t", "CalleeSaveSize", "=", "AFI", "->", "getCalleeSavedStackSize", "(", "MF", ".", "getFrameInfo", "(", ")", ")", ";", "int64_t", "FPAdjust", "=", "CalleeSaveSize", "-", "AFI", "->" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	2,925	[ "}" ]	[ "MachineBasicBlock", "::", "iterator", "Ins", "=", "MBB", "->", "begin", "(", ")", ";", "DebugLoc", "DL", ";", "if", "(", "Ins", "!=", "MBB", "->", "end", "(", ")", ")", "DL", "=", "Ins", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "const", "SISubtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "SISubtarget", ">", "(", ")", ";", "const", "SIInstrInfo", "", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "if", "(", "Offset", "==", "<NUM_LIT>", ")", "{", "BuildMI", "(", "*", "MBB", ",", "Ins", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "V_MOV_B32_e32", ")", ",", "BaseReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ";", "return", ";" ]
LLVM	ARM	TD	stmt_completion	CPU	2,926	[ "Requires", "<", "[", "IsBE", "]", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "non_word_alignedstore", "(", "f64", "DPR", ":", "$", "value", ")", ",", "addrmode6", ":", "$", "addr", ")", ",", "(", "VST1d64", "addrmode6", ":", "$", "addr", ",", "DPR", ":", "$", "value", ")", ">", "," ]
LLVM	ARM	TD	next_suggestion	CPU	2,927	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "X", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "bit_8", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "A", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qm", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "bit_0", ";", "let", "horizontalReduction", "=", "<NUM_LIT>", ";", "let", "validForTailPredication", "=", "!", "eq", "(", "X", ",", "<NUM_LIT>", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	2,928	[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]	[ "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
GCC	rs6000	CPP	program_repair	CPU	2,929	[ "<FIXS>", "&&", "(", "(", "(", "DEFAULT_ABI", "==", "ABI_V4", "\|\|", "DEFAULT_ABI", "==", "ABI_SOLARIS", ")", "&&", "flag_pic", "==", "<NUM_LIT>", ")", "\|\|", "(", "DEFAULT_ABI", "==", "ABI_DARWIN", "&&", "flag_pic", ")", ")", ")", ")", "<FIXE>" ]	[ "if", "(", "(", "regs_ever_live", "[", "info", "->", "first_gp_reg_save", "+", "i", "]", "&&", "!", "call_used_regs", "[", "info", "->", "first_gp_reg_save", "+", "i", "]", ")", "\|\|", "(", "i", "+", "info", "->", "first_gp_reg_save", "==", "PIC_OFFSET_TABLE_REGNUM", "<BUGS>", "&&", "(", "DEFAULT_ABI", "==", "ABI_V4", "\|\|", "DEFAULT_ABI", "==", "ABI_SOLARIS", ")", "&&", "flag_pic", "==", "<NUM_LIT>", ")", ")", "<BUGE>", "{", "rtx", "addr", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "frame_reg_rtx", ",", "GEN_INT", "(", "info", "->", "gp_save_offset" ]
LLVM	AArch64	CPP	program_repair	CPU	2,930	[ "<FIXS>", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<FIXE>" ]	[ "break", ";", "case", "TargetOpcode", "::", "COPY", ":", "{", "<BUGS>", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<BUGE>", "return", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DstReg", ")", "\|\|", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DstReg", ")", ")", ";", "}" ]
LLVM	Mips	TD	stmt_completion	CPU	2,931	[ ">", ";" ]	[ "def", ":", "InstRW", "<", "[", "GenericDSPShort", "]", ",", "(", "instregex", "<STR_LIT>", ")" ]
LLVM	ARM64	TD	stmt_completion	CPU	2,932	[ "logical_shift", ":", "$", "sh", ")", ">", ";" ]	[ "def", ":", "InstAlias", "<", "<STR_LIT>", ",", "(", "ANDSWrs", "WZR", ",", "GPR32", ":", "$", "src1", ",", "GPR32", ":", "$", "src2", "," ]
GCC	i386	CPP	next_suggestion	CPU	2,933	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_avx512_max_epu8", "(", "_", "_", "m128i", "_", "_", "A", ",", "_", "_", "m128i", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_pmaxub128", "(", "(", "_", "_", "v16qi", ")", "_", "_", "A", ",", "(", "_", "_", "v16qi", ")", "_", "_", "B", ")", ";" ]
LLVM	X86	CPP	program_repair	CPU	2,934	[ "<FIXS>", "if", "(", "RegOp", "!=", "X86", "::", "FsMOVAPDrr", "&&", "RegOp", "!=", "X86", "::", "FsMOVAPSrr", ")", "if", "(", "!", "MemOp2RegOpTable", ".", "insert", "(", "std", "::", "make_pair", "(", "(", "unsigned", "*", ")", "MemOp", ",", "<FIXE>", "<FIXS>", "AmbEntries", ".", "push_back", "(", "MemOp", ")", ";", "<FIXE>" ]	[ "if", "(", "!", "RegOp2MemOpTable1", ".", "insert", "(", "std", "::", "make_pair", "(", "(", "unsigned", "", ")", "RegOp", ",", "MemOp", ")", ")", ")", "assert", "(", "false", "&&", "<STR_LIT>", "Duplicated entries?", "<STR_LIT>", ")", ";", "unsigned", "AuxInfo", "=", "<NUM_LIT>", "\|", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";", "<BUGS>", "if", "(", "!", "MemOp2RegOpTable", ".", "insert", "(", "std", "::", "make_pair", "(", "(", "unsigned", "", ")", "MemOp", ",", "<BUGE>", "std", "::", "make_pair", "(", "RegOp", ",", "AuxInfo", ")", ")", ")", ")", "<BUGS>", "AmbEntries", ".", "push_back", "(", "MemOp", ")", ";", "<BUGE>", "}", "static", "const", "unsigned", "OpTbl2", "[", "]", "[", "<NUM_LIT>", "]", "=", "{" ]
LLVM	Sparc	CPP	program_repair	CPU	2,935	[ "<FIXS>", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "Offset", ",", "dl", ")", ";", "<FIXE>", "<FIXS>", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "Offset", "+", "<NUM_LIT>", ",", "dl", ")", ";", "<FIXE>" ]	[ "unsigned", "Offset", "=", "VA", ".", "getLocMemOffset", "(", ")", "+", "StackOffset", ";", "SDValue", "StackPtr", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "MVT", "::", "i32", ")", ";", "<BUGS>", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "Offset", ")", ";", "<BUGE>", "PtrOff", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "MVT", "::", "i32", ",", "StackPtr", ",", "PtrOff", ")", ";", "MemOpChains", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Hi", ",", "PtrOff", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "<BUGS>", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "Offset", "+", "<NUM_LIT>", ")", ";", "<BUGE>", "PtrOff", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "MVT", "::", "i32", ",", "StackPtr", ",", "PtrOff", ")", ";", "MemOpChains", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Lo", ",", "PtrOff", ",", "MachinePointerInfo", "(", ")", "," ]
LLVM	AArch64	CPP	stmt_completion	CPU	2,936	[ ")", "return", "None", ";" ]	[ "if", "(", "RootDef", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "None", ";", "MachineInstr", "&", "Adrp", "=", "", "MRI", ".", "getVRegDef", "(", "RootDef", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "Adrp", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "None", ";", "assert", "(", "Adrp", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOffset", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected offset in global", "<STR_LIT>", ")", ";", "auto", "GV", "=", "Adrp", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getGlobal", "(", ")", ";", "if", "(", "GV", "->", "isThreadLocal", "(", ")", ")", "return", "None", ";", "unsigned", "Alignment", "=", "GV", "->", "getAlignment", "(", ")", ";", "Type", "", "Ty", "=", "GV", "->", "getValueType", "(", ")", ";", "auto", "&", "MF", "=", "*", "RootDef", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "if", "(", "Alignment", "==", "<NUM_LIT>", "&&", "Ty", "->", "isSized", "(", ")", ")", "Alignment", "=", "MF", ".", "getDataLayout", "(", ")", ".", "getABITypeAlignment", "(", "Ty", ")", ";", "if", "(", "Alignment", "<", "Size" ]
GCC	h8300	MD	stmt_completion	MPU	2,937	[ "<NUM_LIT>", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operator", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "[", "(", "zero_extract", ":", "HI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup" ]
LLVM	X86	CPP	next_suggestion	CPU	2,938	[ "const", "TargetRegisterClass", "*", "GPRRegClasses", "[", "]", "=", "{" ]	[ "if", "(", "RegBytes", ">", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "RegIdx", "=", "Log2_32", "(", "RegBytes", ")", ";", "assert", "(", "RegIdx", "<", "<NUM_LIT>", "&&", "<STR_LIT>", "Unsupported register size", "<STR_LIT>", ")", ";", "const", "TargetRegisterClass", "*", "NOREXRegClasses", "[", "]", "=", "{", "&", "X86", "::", "GR8_NOREXRegClass", ",", "&", "X86", "::", "GR16_NOREXRegClass", ",", "&", "X86", "::", "GR32_NOREXRegClass", ",", "&", "X86", "::", "GR64_NOREXRegClass", "}", ";", "if", "(", "RC", "==", "NOREXRegClasses", "[", "RegIdx", "]", ")", "return", "false", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	2,939	[ "::", "SETOLT", ")", ";" ]	[ "const", "SDValue", "Zero", "=", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "SL", ",", "MVT", "::", "f64", ")", ";", "const", "SDValue", "NegOne", "=", "DAG", ".", "getConstantFP", "(", "-", "<NUM_LIT>", ",", "SL", ",", "MVT", "::", "f64", ")", ";", "EVT", "SetCCVT", "=", "getSetCCResultType", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "MVT", "::", "f64", ")", ";", "SDValue", "Lt0", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "SetCCVT", ",", "Src", ",", "Zero", ",", "ISD" ]
LLVM	X86	CPP	next_suggestion	CPU	2,940	[ "BuildMI", "(", "mallocMBB", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "mallocPtrVReg", ")", ".", "addReg", "(", "IsLP64", "?", "X86", "::", "RAX", ":", "X86", "::", "EAX", ")", ";" ]	[ "const", "TargetRegisterClass", "", "AddrRegClass", "=", "getRegClassFor", "(", "getPointerTy", "(", ")", ")", ";", "unsigned", "mallocPtrVReg", "=", "MRI", ".", "createVirtualRegister", "(", "AddrRegClass", ")", ",", "bumpSPPtrVReg", "=", "MRI", ".", "createVirtualRegister", "(", "AddrRegClass", ")", ",", "tmpSPVReg", "=", "MRI", ".", "createVirtualRegister", "(", "AddrRegClass", ")", ",", "SPLimitVReg", "=", "MRI", ".", "createVirtualRegister", "(", "AddrRegClass", ")", ",", "sizeVReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "physSPReg", "=", "IsLP64", "\|\|", "Subtarget", "->", "isTargetNaCl64", "(", ")", "?", "X86", "::", "RSP", ":", "X86", "::", "ESP", ";", "MachineFunction", "::", "iterator", "MBBIter", "=", "BB", ";", "++", "MBBIter", ";", "MF", "->", "insert", "(", "MBBIter", ",", "bumpMBB", ")", ";", "MF", "->", "insert", "(", "MBBIter", ",", "mallocMBB", ")", ";", "MF", "->", "insert", "(", "MBBIter", ",", "continueMBB", ")", ";", "continueMBB", "->", "splice", "(", "continueMBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "continueMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "tmpSPVReg", ")", ".", "addReg", "(", "physSPReg", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "IsLP64", "?", "X86", "::", "SUB64rr", ":", "X86", "::", "SUB32rr", ")", ",", "SPLimitVReg", ")", ".", "addReg", "(", "tmpSPVReg", ")", ".", "addReg", "(", "sizeVReg", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "IsLP64", "?", "X86", "::", "CMP64mr", ":", "X86", "::", "CMP32mr", ")", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "TlsOffset", ")", ".", "addReg", "(", "TlsReg", ")", ".", "addReg", "(", "SPLimitVReg", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "JG_1", ")", ")", ".", "addMBB", "(", "mallocMBB", ")", ";", "BuildMI", "(", "bumpMBB", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "physSPReg", ")", ".", "addReg", "(", "SPLimitVReg", ")", ";", "BuildMI", "(", "bumpMBB", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "bumpSPPtrVReg", ")", ".", "addReg", "(", "SPLimitVReg", ")", ";", "BuildMI", "(", "bumpMBB", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "JMP_1", ")", ")", ".", "addMBB", "(", "continueMBB", ")", ";", "const", "uint32_t", "", "RegMask", "=", "MF", "->", "getTarget", "(", ")", ".", "getSubtargetImpl", "(", ")", "->", "getRegisterInfo", "(", ")", "->", "getCallPreservedMask", "(", "CallingConv", "::", "C", ")", ";", "if", "(", "IsLP64", ")", "{", "BuildMI", "(", "mallocMBB", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "MOV64rr", ")", ",", "X86", "::", "RDI", ")", ".", "addReg", "(", "sizeVReg", ")", ";", "BuildMI", "(", "mallocMBB", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "CALL64pcrel32", ")", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", "__morestack_allocate_stack_space", "<STR_LIT>", ")", ".", "addRegMask", "(", "RegMask", ")", ".", "addReg", "(", "X86", "::", "RDI", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "X86", "::", "RAX", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "else", "if", "(", "Is64Bit", ")", "{", "BuildMI", "(", "mallocMBB", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "MOV32rr", ")", ",", "X86", "::", "EDI", ")", ".", "addReg", "(", "sizeVReg", ")", ";", "BuildMI", "(", "mallocMBB", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "CALL64pcrel32", ")", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", "__morestack_allocate_stack_space", "<STR_LIT>", ")", ".", "addRegMask", "(", "RegMask", ")", ".", "addReg", "(", "X86", "::", "EDI", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "X86", "::", "EAX", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "else", "{", "BuildMI", "(", "mallocMBB", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "SUB32ri", ")", ",", "physSPReg", ")", ".", "addReg", "(", "physSPReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "mallocMBB", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "PUSH32r", ")", ")", ".", "addReg", "(", "sizeVReg", ")", ";", "BuildMI", "(", "mallocMBB", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "CALLpcrel32", ")", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", "__morestack_allocate_stack_space", "<STR_LIT>", ")", ".", "addRegMask", "(", "RegMask", ")", ".", "addReg", "(", "X86", "::", "EAX", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "if", "(", "!", "Is64Bit", ")", "BuildMI", "(", "mallocMBB", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "ADD32ri", ")", ",", "physSPReg", ")", ".", "addReg", "(", "physSPReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";" ]
LLVM	Mips	CPP	stmt_completion	CPU	2,941	[ ";" ]	[ "InitMipsMCSubtargetInfo", "(", "X", ",", "TT", ",", "CPU", ",", "FS", ")", ";", "return", "X" ]
LLVM	R600	CPP	code_generation	GPU	2,942	[ "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "R600 Emit Clause Markers Pass", "<STR_LIT>", ";", "}" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
GCC	visium	MD	stmt_completion	Virtual ISA	2,943	[ "<STR_LIT>", ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "ior", "(", "match_operand", "<NUM_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	2,944	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	ft32	MD	next_suggestion	MPU	2,945	[ ")" ]	[ "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
GCC	i386	MD	program_repair	CPU	2,946	[ "<FIXS>", "(", "V8SF", "<STR_LIT>", ")", "(", "V4DF", "<STR_LIT>", ")", "(", "V16SF", "<STR_LIT>", ")", "(", "V8DF", "<STR_LIT>", ")", "(", "V16SI", "<STR_LIT>", ")", "(", "V8DI", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]	[ "[", "V16QI", "V8HI", "V4SI", "V2DI", "V4SF", "V2DF", "(", "V32QI", "<STR_LIT>", ")", "(", "V16HI", "<STR_LIT>", ")", "(", "V8SI", "<STR_LIT>", ")", "(", "V4DI", "<STR_LIT>", ")", "<BUGS>", "(", "V8SF", "<STR_LIT>", ")", "(", "V4DF", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_expand", "<STR_LIT>", "[", "(", "match_operand", ":", "VEC_PERM_AVX2", "<NUM_LIT>", "<STR_LIT>", ")" ]
GCC	aarch64	CPP	next_suggestion	CPU	2,947	[ "}" ]	[ "if", "(", "GET_CODE", "(", "x", ")", "==", "SIGN_EXTEND", "\|\|", "GET_CODE", "(", "x", ")", "==", "ZERO_EXTEND", ")", "return", "REG_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "return", "false", ";" ]
GCC	m32r	CPP	stmt_completion	MPU	2,948	[ "<NUM_LIT>", ";" ]	[ "int", "addr24_operand", "(", "rtx", "op", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "rtx", "sym", ";", "if", "(", "flag_pic", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "LABEL_REF", ")", "return", "TARGET_ADDR24", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "SYMBOL_REF", ")", "sym", "=", "op", ";", "else", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", "&&", "satisfies_constraint_M", "(", "XEXP", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", "sym", "=", "XEXP", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "else", "return" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	2,949	[ "}" ]	[ "StringRef", "R600ClauseMergePass", "::", "getPassName", "(", ")", "const", "{", "return", "<STR_LIT>", "R600 Merge Clause Markers Pass", "<STR_LIT>", ";" ]
LLVM	X86	CPP	program_repair	CPU	2,950	[ "<FIXS>", "unsigned", "basereg", "=", "is64BitMode", "(", ")", "?", "X86", "::", "RDI", ":", "(", "is32BitMode", "(", ")", "?", "X86", "::", "EDI", ":", "X86", "::", "DI", ")", ";", "<FIXE>" ]	[ "}", "bool", "X86AsmParser", "::", "isDstOp", "(", "X86Operand", "&", "Op", ")", "{", "<BUGS>", "unsigned", "basereg", "=", "is64BitMode", "(", ")", "?", "X86", "::", "RDI", ":", "X86", "::", "EDI", ";", "<BUGE>", "return", "Op", ".", "isMem", "(", ")", "&&", "(", "Op", ".", "Mem", ".", "SegReg", "==", "<NUM_LIT>", "\|\|", "Op", ".", "Mem", ".", "SegReg", "==", "X86", "::", "ES", ")", "&&" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	2,951	[ "}" ]	[ "break", ";", "case", "TargetOpcode", "::", "IMPLICIT_DEF", ":", "case", "TargetOpcode", "::", "KILL", ":", "break", ";", "case", "PPC", "::", "MovePCtoLR", ":", "case", "PPC", "::", "MovePCtoLR8", ":", "assert", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", ";", "MovePCtoLROffset", "=", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", ";", "MCE", ".", "emitWordBE", "(", "<NUM_LIT>", ")", ";", "break", ";", "}", "MCE", ".", "processDebugLoc", "(", "MI", ".", "getDebugLoc", "(", ")", ",", "false", ")", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	2,952	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Cm", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "op1", ";", "bits", "<", "<NUM_LIT>", ">", "Cn", ";", "bits", "<", "<NUM_LIT>", ">", "Cm", ";", "bits", "<", "<NUM_LIT>", ">", "op2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Cn", ";" ]
LLVM	CSKY	TD	next_suggestion	CPU	2,953	[ "let", "Defs", "=", "[", "R15", "]", ";" ]	[ "class", "J", "<", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "op", ",", "list", "<", "dag", ">", "pattern", ">", ":", "CSKY32Inst", "<", "AddrModeNone", ",", "opcode", ",", "outs", ",", "ins", ",", "!", "strconcat", "(", "op", ",", "<STR_LIT>", ")", ",", "pattern", ">", "{", "bits", "<", "<NUM_LIT>", ">", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";", "let", "isCall", "=", "<NUM_LIT>", ";" ]
LLVM	AArch64	CPP	stmt_completion	CPU	2,954	[ "(", "RestoreEnd", ")", ")", "&&", "<STR_LIT>", "Unexpected instruction", "<STR_LIT>", ")", ";" ]	[ "bool", "IsFunclet", "=", "false", ";", "auto", "WinCFI", "=", "make_scope_exit", "(", "[", "&", "]", "(", ")", "{", "if", "(", "!", "MF", ".", "hasWinCFI", "(", ")", ")", "MF", ".", "setHasWinCFI", "(", "HasWinCFI", ")", ";", "}", ")", ";", "if", "(", "MBB", ".", "end", "(", ")", "!=", "MBBI", ")", "{", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "RetOpcode", "=", "MBBI", "->", "getOpcode", "(", ")", ";", "IsTailCallReturn", "=", "RetOpcode", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "RetOpcode", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "RetOpcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ";", "IsTailCallReturn", "\|=", "RetOpcode", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "RetOpcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ";", "IsFunclet", "=", "isFuncletReturnInstr", "(", "", "MBBI", ")", ";", "}", "int64_t", "NumBytes", "=", "IsFunclet", "?", "getWinEHFuncletFrameSize", "(", "MF", ")", ":", "MFI", ".", "getStackSize", "(", ")", ";", "AArch64FunctionInfo", "", "AFI", "=", "MF", ".", "getInfo", "<", "AArch64FunctionInfo", ">", "(", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "return", ";", "auto", "InsertAuthLROnExit", "=", "make_scope_exit", "(", "[", "&", "]", "(", ")", "{", "if", "(", "shouldAuthenticateLR", "(", "MF", ")", ")", "{", "if", "(", "LLVM_UNLIKELY", "(", "!", "Subtarget", ".", "hasPA", "(", ")", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "arm64e LR authentication requires ptrauth", "<STR_LIT>", ")", ";", "for", "(", "const", "CalleeSavedInfo", "&", "Info", ":", "MFI", ".", "getCalleeSavedInfo", "(", ")", ")", "{", "if", "(", "Info", ".", "getReg", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "continue", ";", "MachineBasicBlock", "::", "iterator", "TI", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "if", "(", "TI", "!=", "MBB", ".", "end", "(", ")", "&&", "TI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "TI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "copyImplicitOps", "(", "", "TI", ")", ";", "MBB", ".", "erase", "(", "TI", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "TI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "}", "}", "}", "}", ")", ";", "uint64_t", "ArgumentPopSize", "=", "<NUM_LIT>", ";", "if", "(", "IsTailCallReturn", ")", "{", "MachineOperand", "&", "StackAdjust", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "ArgumentPopSize", "=", "StackAdjust", ".", "getImm", "(", ")", ";", "}", "else", "{", "ArgumentPopSize", "=", "AFI", "->", "getArgumentStackToRestore", "(", ")", ";", "}", "auto", "Cleanup", "=", "make_scope_exit", "(", "[", "&", "]", "{", "InsertReturnAddressAuth", "(", "MF", ",", "MBB", ")", ";", "}", ")", ";", "bool", "IsWin64", "=", "Subtarget", ".", "isCallingConvWin64", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ";", "unsigned", "FixedObject", "=", "(", "IsWin64", "&&", "!", "IsFunclet", ")", "?", "alignTo", "(", "AFI", "->", "getVarArgsGPRSize", "(", ")", ",", "<NUM_LIT>", ")", ":", "<NUM_LIT>", ";", "uint64_t", "AfterCSRPopSize", "=", "ArgumentPopSize", ";", "auto", "PrologueSaveSize", "=", "AFI", "->", "getCalleeSavedStackSize", "(", ")", "+", "FixedObject", ";", "if", "(", "MF", ".", "hasEHFunclets", "(", ")", ")", "AFI", "->", "setLocalStackSize", "(", "NumBytes", "-", "PrologueSaveSize", ")", ";", "bool", "CombineSPBump", "=", "shouldCombineCSRLocalStackBump", "(", "MF", ",", "NumBytes", ")", ";", "if", "(", "!", "CombineSPBump", "&&", "PrologueSaveSize", "!=", "<NUM_LIT>", ")", "{", "MachineBasicBlock", "::", "iterator", "Pop", "=", "std", "::", "prev", "(", "MBB", ".", "getFirstTerminator", "(", ")", ")", ";", "while", "(", "AArch64InstrInfo", "::", "isSEHInstruction", "(", "", "Pop", ")", ")", "Pop", "=", "std", "::", "prev", "(", "Pop", ")", ";", "const", "MachineOperand", "&", "OffsetOp", "=", "Pop", "->", "getOperand", "(", "Pop", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "if", "(", "OffsetOp", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "convertCalleeSaveRestoreToSPPrePostIncDec", "(", "MBB", ",", "Pop", ",", "DL", ",", "TII", ",", "PrologueSaveSize", ",", "NeedsWinCFI", ",", "&", "HasWinCFI", ",", "false", ")", ";", "else", "{", "AfterCSRPopSize", "+=", "PrologueSaveSize", ";", "}", "}", "MachineBasicBlock", "::", "iterator", "LastPopI", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "Begin", "=", "MBB", ".", "begin", "(", ")", ";", "while", "(", "LastPopI", "!=", "Begin", ")", "{", "--", "LastPopI", ";", "if", "(", "!", "LastPopI", "->", "getFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", "\|\|", "IsSVECalleeSave", "(", "LastPopI", ")", ")", "{", "++", "LastPopI", ";", "break", ";", "}", "else", "if", "(", "CombineSPBump", ")", "fixupCalleeSaveRestoreStackOffset", "(", "*", "LastPopI", ",", "AFI", "->", "getLocalStackSize", "(", ")", ",", "NeedsWinCFI", ",", "&", "HasWinCFI", ")", ";", "}", "if", "(", "NeedsWinCFI", ")", "{", "HasWinCFI", "=", "true", ";", "BuildMI", "(", "MBB", ",", "LastPopI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "}", "const", "StackOffset", "&", "SVEStackSize", "=", "getSVEStackSize", "(", "MF", ")", ";", "if", "(", "CombineSPBump", ")", "{", "assert", "(", "!", "SVEStackSize", "&&", "<STR_LIT>", "Cannot combine SP bump with SVE", "<STR_LIT>", ")", ";", "emitFrameOffset", "(", "MBB", ",", "MBB", ".", "getFirstTerminator", "(", ")", ",", "DL", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "{", "NumBytes", "+", "(", "int64_t", ")", "AfterCSRPopSize", ",", "MVT", "::", "i8", "}", ",", "TII", ",", "MachineInstr", "::", "FrameDestroy", ",", "false", ",", "NeedsWinCFI", ",", "&", "HasWinCFI", ")", ";", "if", "(", "NeedsWinCFI", "&&", "HasWinCFI", ")", "BuildMI", "(", "MBB", ",", "MBB", ".", "getFirstTerminator", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "return", ";", "}", "NumBytes", "-=", "PrologueSaveSize", ";", "assert", "(", "NumBytes", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", "Negative stack allocation size!?", "<STR_LIT>", ")", ";", "StackOffset", "DeallocateBefore", "=", "{", "}", ",", "DeallocateAfter", "=", "SVEStackSize", ";", "MachineBasicBlock", "::", "iterator", "RestoreBegin", "=", "LastPopI", ",", "RestoreEnd", "=", "LastPopI", ";", "if", "(", "AFI", "->", "getSVECalleeSavedStackSize", "(", ")", ")", "{", "RestoreBegin", "=", "std", "::", "prev", "(", "RestoreEnd", ")", ";", ";", "while", "(", "IsSVECalleeSave", "(", "RestoreBegin", ")", "&&", "RestoreBegin", "!=", "MBB", ".", "begin", "(", ")", ")", "--", "RestoreBegin", ";", "++", "RestoreBegin", ";", "assert", "(", "IsSVECalleeSave", "(", "RestoreBegin", ")", "&&", "IsSVECalleeSave", "(", "std", "::", "prev" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	2,955	[ "N", ")", "{" ]	[ "void", "setName", "(", "StringRef" ]
GCC	i386	MD	program_repair	CPU	2,956	[ "<FIXS>", "<FIXE>", "<FIXS>", "if", "(", "use_ndd", ")", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "return", "widen", "?", "<STR_LIT>", ":", "<STR_LIT>", "<FIXE>", "<FIXS>", "if", "(", "use_ndd", ")", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "return", "widen", "?", "<STR_LIT>", ":", "<STR_LIT>", "<FIXE>", "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "<FIXE>" ]	[ "if", "(", "which_alternative", "=", "=", "<NUM_LIT>", "\|", "\|", "which_alternative", "=", "=", "<NUM_LIT>", ")", "std", ":", ":", "swap", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", "<BUGS>", "gcc_assert", "(", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "<BUGE>", "if", "(", "x86_maybe_negate_const_int", "(", "&", "operands", "[", "<NUM_LIT>", "]", ",", "QImode", ")", ")", "{", "<BUGS>", "if", "(", "widen", ")", "return", "<STR_LIT>", "<BUGE>", "else", "<BUGS>", "return", "<STR_LIT>", "<BUGE>", "}", "<BUGS>", "if", "(", "widen", ")", "return", "<STR_LIT>", "<BUGE>", "else", "<BUGS>", "return", "<STR_LIT>", "<BUGE>", "}", "}", "<BUGS>", "[", "(", "set", "(", "attr", "<STR_LIT>", ")", "<BUGE>", "(", "cond", "[", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", ")" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	2,957	[ "}" ]	[ "case", "MFMASmallGemmOptID", ":", "return", "std", "::", "make_unique", "<", "MFMASmallGemmOpt", ">", "(", "DAG", ",", "TII", ")", ";", "case", "MFMASmallGemmSingleWaveOptID", ":", "return", "std", "::", "make_unique", "<", "MFMASmallGemmSingleWaveOpt", ">", "(", "DAG", ",", "TII", ")", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", "Unknown IGLPStrategyID", "<STR_LIT>", ")", ";" ]
GCC	nds32	MD	stmt_completion	CPU	2,958	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "and", "(", "eq_attr" ]
LLVM	AArch64	TD	stmt_completion	CPU	2,959	[ "ro_Wextend128", ",", "ro_Xextend128", ">", ";" ]	[ "def", "ro128", ":", "ROAddrMode", "<", "ro_Windexed128", ",", "ro_Xindexed128", "," ]
GCC	i386	MD	stmt_completion	CPU	2,960	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>" ]
LLVM	ARM64	TD	next_suggestion	CPU	2,961	[ "let", "ParserMatchClass", "=", "AdrOperand", ";" ]	[ "def", "adrlabel", ":", "Operand", "<", "i64", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	2,962	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "class", "BaseSIMDMixedTwoVector", "<", "bit", "Q", ",", "bit", "U", ",", "bits", "<", "<NUM_LIT>", ">", "size", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "RegisterOperand", "inreg", ",", "RegisterOperand", "outreg", ",", "string", "asm", ",", "string", "outkind", ",", "string", "inkind", ",", "list", "<", "dag", ">", "pattern", ">", ":", "I", "<", "(", "outs", "outreg", ":", "$", "Rd", ")", ",", "(", "ins", "inreg", ":", "$", "Rn", ")", ",", "asm", ",", "<STR_LIT>", "#", "outkind", "#", "<STR_LIT>", "#", "inkind", "#", "<STR_LIT>", "#", "outkind", "#", "<STR_LIT>", ",", "<STR_LIT>", ",", "pattern", ">", ",", "Sched", "<", "[", "WriteVq", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	2,963	[ "<STR_LIT>", ";" ]	[ "def", "UImm6Operand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "let", "DiagnosticType", "=" ]
GCC	aarch64	CPP	stmt_completion	CPU	2,964	[ ")", "const", "override", "{" ]	[ "unsigned", "int", "call_properties", "(", "const", "function_instance", "&" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	2,965	[ "}" ]	[ "else", "{", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "if", "(", "Offset", ")", "{", "const", "MCExpr", "*", "OffsetExpr", "=", "MCConstantExpr", "::", "Create", "(", "Offset", ",", "Ctx", ")", ";", "Expr", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "Expr", ",", "OffsetExpr", ",", "Ctx", ")", ";", "}" ]
GCC	m32c	CPP	code_generation	MPU	2,966	[ "int", "m32c_cannot_change_mode_class", "(", "enum", "machine_mode", "from", ",", "enum", "machine_mode", "to", ",", "int", "rclass", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", "cannot change from %s to %s in %s\\n", "<STR_LIT>", ",", "mode_name", "[", "from", "]", ",", "mode_name", "[", "to", "]", ",", "class_names", "[", "rclass", "]", ")", ";", "if", "(", "to", "==", "QImode", ")", "return", "(", "class_contents", "[", "rclass", "]", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ")", ";", "if", "(", "class_contents", "[", "rclass", "]", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", "&&", "GET_MODE_SIZE", "(", "from", ")", ">", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_MODE_SIZE", "(", "from", ")", ">", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "}" ]	[ "Implements", "CANNOT_CHANGE_MODE_CLASS", ".", "Only", "r0", "and", "r1", "can", "change", "to", "QI", "(", "r0l", ",", "r1l", ")", "because", "the", "chip", "does", "n't", "support", "QI", "ops", "on", "other", "registers", "(", "well", ",", "it", "does", "on", "a0/a1", "but", "if", "we", "let", "gcc", "do", "that", ",", "reload", "suffers", ")", ".", "Otherwise", ",", "we", "allow", "changes", "to", "larger", "modes", "." ]
LLVM	Hexagon	TD	next_suggestion	DSP	2,967	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	2,968	[ ",", "Addr", ",", "Table", ")", ";" ]	[ "JumpTableSDNode", "*", "JT", "=", "cast", "<", "JumpTableSDNode", ">", "(", "Table", ")", ";", "SDValue", "JTI", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PTy", ")", ";", "Table", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "JTI", ")", ";", "Index", "=", "DAG", ".", "getNode", "(", "ISD", "::", "MUL", ",", "dl", ",", "PTy", ",", "Index", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "PTy", ")", ")", ";", "SDValue", "Addr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "PTy", ",", "Index", ",", "Table", ")", ";", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "Chain", ",", "Addr", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "JTI", ")", ";", "}", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "Addr", "=", "DAG", ".", "getLoad", "(", "(", "EVT", ")", "MVT", "::", "i32", ",", "dl", ",", "Chain", ",", "Addr", ",", "MachinePointerInfo", "::", "getJumpTable", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Addr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "PTy" ]
LLVM	X86	CPP	stmt_completion	CPU	2,969	[ "Family", ",", "Model", ")", ";" ]	[ "union", "{", "unsigned", "u", "[", "<NUM_LIT>", "]", ";", "char", "c", "[", "<NUM_LIT>", "]", ";", "}", "text", ";", "if", "(", "GetCpuIDAndInfo", "(", "<NUM_LIT>", ",", "&", "EAX", ",", "text", ".", "u", "+", "<NUM_LIT>", ",", "text", ".", "u", "+", "<NUM_LIT>", ",", "text", ".", "u", "+", "<NUM_LIT>", ")", ")", "return", ";", "GetCpuIDAndInfo", "(", "<NUM_LIT>", ",", "&", "EAX", ",", "&", "EBX", ",", "&", "ECX", ",", "&", "EDX", ")", ";", "if", "(", "(", "EDX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "HasCMov", "=", "true", ";", "if", "(", "(", "EDX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "X86SSELevel", "=", "MMX", ";", "if", "(", "(", "EDX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "X86SSELevel", "=", "SSE1", ";", "if", "(", "(", "EDX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "X86SSELevel", "=", "SSE2", ";", "if", "(", "ECX", "&", "<NUM_LIT>", ")", "X86SSELevel", "=", "SSE3", ";", "if", "(", "(", "ECX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "X86SSELevel", "=", "SSSE3", ";", "if", "(", "(", "ECX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "X86SSELevel", "=", "SSE41", ";", "if", "(", "(", "ECX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "X86SSELevel", "=", "SSE42", ";", "bool", "IsIntel", "=", "memcmp", "(", "text", ".", "c", ",", "<STR_LIT>", "GenuineIntel", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "bool", "IsAMD", "=", "!", "IsIntel", "&&", "memcmp", "(", "text", ".", "c", ",", "<STR_LIT>", "AuthenticAMD", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "HasCLMUL", "=", "IsIntel", "&&", "(", "(", "ECX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";", "HasFMA3", "=", "IsIntel", "&&", "(", "(", "ECX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";", "HasAVX", "=", "(", "(", "ECX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";", "HasAES", "=", "IsIntel", "&&", "(", "(", "ECX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";", "if", "(", "IsIntel", "\|\|", "IsAMD", ")", "{", "unsigned", "Family", "=", "<NUM_LIT>", ";", "unsigned", "Model", "=", "<NUM_LIT>", ";", "DetectFamilyModel", "(", "EAX", "," ]
LLVM	Hexagon	TD	next_suggestion	DSP	2,970	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "A2_vmaxw", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rtt32", ",", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_ea23e4", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	Mips	CPP	next_suggestion	CPU	2,971	[ "return", "<NUM_LIT>", ";" ]	[ "case", "Mips", "::", "SC64", ":", "case", "Mips", "::", "SCD", ":", "case", "Mips", "::", "SCE", ":", "return", "<NUM_LIT>", ";", "case", "Mips", "::", "LLE_MM", ":", "case", "Mips", "::", "LLE_MMR6", ":", "case", "Mips", "::", "LL_MM", ":", "case", "Mips", "::", "SCE_MM", ":", "case", "Mips", "::", "SCE_MMR6", ":", "case", "Mips", "::", "SC_MM", ":", "return", "<NUM_LIT>", ";", "case", "Mips", "::", "LL64_R6", ":", "case", "Mips", "::", "LL_R6", ":", "case", "Mips", "::", "LLD_R6", ":", "case", "Mips", "::", "SC64_R6", ":", "case", "Mips", "::", "SCD_R6", ":", "case", "Mips", "::", "SC_R6", ":", "return", "<NUM_LIT>", ";", "case", "Mips", "::", "INLINEASM", ":", "{", "unsigned", "ConstraintID", "=", "InlineAsm", "::", "getMemoryConstraintID", "(", "MO", ".", "getImm", "(", ")", ")", ";", "switch", "(", "ConstraintID", ")", "{", "case", "InlineAsm", "::", "Constraint_ZC", ":", "{", "const", "MipsSubtarget", "&", "Subtarget", "=", "MO", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", ";", "if", "(", "Subtarget", ".", "inMicroMipsMode", "(", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "Subtarget", ".", "hasMips32r6", "(", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "}", "default", ":" ]
LLVM	PowerPC	TD	stmt_completion	CPU	2,972	[ "i64", ":", "$", "rA", ")", ")", "]", ">", ",", "Requires", "<", "[", "In64BitMode", "]", ">", ";" ]	[ "def", "MTVSRD", ":", "XX1_RS6_RD5_XO", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "vsfrc", ":", "$", "XT", ")", ",", "(", "ins", "g8rc", ":", "$", "rA", ")", ",", "<STR_LIT>", ",", "IIC_VecGeneral", ",", "[", "(", "set", "f64", ":", "$", "XT", ",", "(", "PPCmtvsra" ]
LLVM	Hexagon	TD	next_suggestion	DSP	2,973	[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]
LLVM	Nios2	CPP	next_suggestion	MPU	2,974	[ "return", "CodeModel", "::", "Small", ";" ]	[ "static", "CodeModel", "::", "Model", "getEffectiveCodeModel", "(", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "Reloc", "::", "Model", "RM", ",", "bool", "JIT", ")", "{", "if", "(", "CM", ")", "return", "*", "CM", ";" ]
GCC	i386	CPP	stmt_completion	CPU	2,975	[ "v64qi", ")", "_", "_", "B", ",", "_", "_", "C", ")", ";" ]	[ "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_vgf2p8affineqb_v64qi", "(", "(", "_", "_", "v64qi", ")", "_", "_", "A", ",", "(", "_", "_" ]
LLVM	ARM	TD	next_suggestion	CPU	2,976	[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]	[ "let", "MIOperandInfo", "=", "(", "ops", "GPR", ":", "$", "addr", ",", "i32imm", ":", "$", "align", ")", ";", "let", "EncoderMethod", "=", "<STR_LIT>", ";" ]
GCC	moxie	MD	next_suggestion	CPU	2,977	[ "<STR_LIT>", ")" ]	[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	2,978	[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
GCC	mcore	CPP	code_generation	MPU	2,979	[ "int", "mcore_is_same_reg", "(", "rtx", "x", ",", "rtx", "y", ")", "{", "while", "(", "GET_CODE", "(", "x", ")", "==", "SUBREG", ")", "x", "=", "SUBREG_REG", "(", "x", ")", ";", "while", "(", "GET_CODE", "(", "y", ")", "==", "SUBREG", ")", "y", "=", "SUBREG_REG", "(", "y", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "REG", "&&", "GET_CODE", "(", "y", ")", "==", "REG", "&&", "REGNO", "(", "x", ")", "==", "REGNO", "(", "y", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "}" ]	[ "Tell", "me", "if", "a", "pair", "of", "reg/subreg", "rtx", "'s", "actually", "refer", "to", "the", "same", "register", ".", "Note", "that", "the", "current", "version", "does", "n't", "worry", "about", "whether", "they", "are", "the", "same", "mode", "or", "note", "(", "e.g.", ",", "a", "QImode", "in", "r2", "matches", "an", "HImode", "in", "r2", "matches", "an", "SImode", "in", "r2", ".", "Might", "think", "in", "the", "future", "about", "whether", "we", "want", "to", "be", "able", "to", "say", "something", "about", "modes", "." ]
LLVM	X86	CPP	next_suggestion	CPU	2,980	[ "if", "(", "Is64Bit", ")", "{" ]	[ "if", "(", "HasAVX", "&&", "Is64Bit", ")", "return", "CSR_64_Intel_OCL_BI_AVX_SaveList", ";", "if", "(", "!", "HasAVX", "&&", "!", "IsWin64", "&&", "Is64Bit", ")", "return", "CSR_64_Intel_OCL_BI_SaveList", ";", "break", ";", "}", "CASE_OBF_SAVE", "(", "<NUM_LIT>", ")", "CASE_OBF_SAVE", "(", "<NUM_LIT>", ")", "CASE_OBF_SAVE", "(", "<NUM_LIT>", ")", "CASE_OBF_SAVE", "(", "<NUM_LIT>", ")", "CASE_OBF_SAVE", "(", "<NUM_LIT>", ")", "CASE_OBF_SAVE", "(", "<NUM_LIT>", ")", "CASE_OBF_SAVE", "(", "<NUM_LIT>", ")", "CASE_OBF_SAVE", "(", "<NUM_LIT>", ")", "CASE_OBF_SAVE", "(", "<NUM_LIT>", ")", "CASE_OBF_SAVE", "(", "<NUM_LIT>", ")", "case", "CallingConv", "::", "HHVM", ":", "return", "CSR_64_HHVM_SaveList", ";", "case", "CallingConv", "::", "X86_RegCall", ":", "if", "(", "Is64Bit", ")", "{", "if", "(", "IsWin64", ")", "{", "return", "(", "HasSSE", "?", "CSR_Win64_RegCall_SaveList", ":", "CSR_Win64_RegCall_NoSSE_SaveList", ")", ";", "}", "else", "{", "return", "(", "HasSSE", "?", "CSR_SysV64_RegCall_SaveList", ":", "CSR_SysV64_RegCall_NoSSE_SaveList", ")", ";", "}", "}", "else", "{", "return", "(", "HasSSE", "?", "CSR_32_RegCall_SaveList", ":", "CSR_32_RegCall_NoSSE_SaveList", ")", ";", "}", "case", "CallingConv", "::", "Cold", ":", "if", "(", "Is64Bit", ")", "return", "CSR_64_MostRegs_SaveList", ";", "break", ";", "case", "CallingConv", "::", "Win64", ":", "if", "(", "!", "HasSSE", ")", "return", "CSR_Win64_NoSSE_SaveList", ";", "return", "CSR_Win64_SaveList", ";", "case", "CallingConv", "::", "X86_64_SysV", ":", "if", "(", "CallsEHReturn", ")", "return", "CSR_64EHRet_SaveList", ";", "return", "CSR_64_SaveList", ";", "case", "CallingConv", "::", "X86_INTR", ":", "if", "(", "Is64Bit", ")", "{", "if", "(", "HasAVX512", ")", "return", "CSR_64_AllRegs_AVX512_SaveList", ";", "if", "(", "HasAVX", ")", "return", "CSR_64_AllRegs_AVX_SaveList", ";", "if", "(", "HasSSE", ")", "return", "CSR_64_AllRegs_SaveList", ";", "return", "CSR_64_AllRegs_NoSSE_SaveList", ";", "}", "else", "{", "if", "(", "HasAVX512", ")", "return", "CSR_32_AllRegs_AVX512_SaveList", ";", "if", "(", "HasAVX", ")", "return", "CSR_32_AllRegs_AVX_SaveList", ";", "if", "(", "HasSSE", ")", "return", "CSR_32_AllRegs_SSE_SaveList", ";", "return", "CSR_32_AllRegs_SaveList", ";", "}", "default", ":", "break", ";", "}" ]
LLVM	X86	CPP	next_suggestion	CPU	2,981	[ "R1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "NextVT", ",", "ResNext", ",", "R1", ")", ";" ]	[ "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "DL", ",", "CurrVT", ",", "Op0", ",", "NibbleShift", ")", ";", "SDValue", "HiZ", ";", "if", "(", "CurrVT", ".", "is512BitVector", "(", ")", ")", "{", "MVT", "MaskVT", "=", "MVT", "::", "getVectorVT", "(", "MVT", "::", "i1", ",", "CurrVT", ".", "getVectorNumElements", "(", ")", ")", ";", "HiZ", "=", "DAG", ".", "getSetCC", "(", "DL", ",", "MaskVT", ",", "Hi", ",", "Zero", ",", "ISD", "::", "SETEQ", ")", ";", "HiZ", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND", ",", "DL", ",", "CurrVT", ",", "HiZ", ")", ";", "}", "else", "{", "HiZ", "=", "DAG", ".", "getSetCC", "(", "DL", ",", "CurrVT", ",", "Hi", ",", "Zero", ",", "ISD", "::", "SETEQ", ")", ";", "}", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "CurrVT", ",", "InRegLUT", ",", "Lo", ")", ";", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "CurrVT", ",", "InRegLUT", ",", "Hi", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "CurrVT", ",", "Lo", ",", "HiZ", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "CurrVT", ",", "Lo", ",", "Hi", ")", ";", "while", "(", "CurrVT", "!=", "VT", ")", "{", "int", "CurrScalarSizeInBits", "=", "CurrVT", ".", "getScalarSizeInBits", "(", ")", ";", "int", "CurrNumElts", "=", "CurrVT", ".", "getVectorNumElements", "(", ")", ";", "MVT", "NextSVT", "=", "MVT", "::", "getIntegerVT", "(", "CurrScalarSizeInBits", "*", "<NUM_LIT>", ")", ";", "MVT", "NextVT", "=", "MVT", "::", "getVectorVT", "(", "NextSVT", ",", "CurrNumElts", "/", "<NUM_LIT>", ")", ";", "SDValue", "Shift", "=", "DAG", ".", "getConstant", "(", "CurrScalarSizeInBits", ",", "DL", ",", "NextVT", ")", ";", "if", "(", "CurrVT", ".", "is512BitVector", "(", ")", ")", "{", "MVT", "MaskVT", "=", "MVT", "::", "getVectorVT", "(", "MVT", "::", "i1", ",", "CurrVT", ".", "getVectorNumElements", "(", ")", ")", ";", "HiZ", "=", "DAG", ".", "getSetCC", "(", "DL", ",", "MaskVT", ",", "DAG", ".", "getBitcast", "(", "CurrVT", ",", "Op0", ")", ",", "DAG", ".", "getBitcast", "(", "CurrVT", ",", "Zero", ")", ",", "ISD", "::", "SETEQ", ")", ";", "HiZ", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND", ",", "DL", ",", "CurrVT", ",", "HiZ", ")", ";", "}", "else", "{", "HiZ", "=", "DAG", ".", "getSetCC", "(", "DL", ",", "CurrVT", ",", "DAG", ".", "getBitcast", "(", "CurrVT", ",", "Op0", ")", ",", "DAG", ".", "getBitcast", "(", "CurrVT", ",", "Zero", ")", ",", "ISD", "::", "SETEQ", ")", ";", "}", "HiZ", "=", "DAG", ".", "getBitcast", "(", "NextVT", ",", "HiZ", ")", ";", "SDValue", "ResNext", "=", "Res", "=", "DAG", ".", "getBitcast", "(", "NextVT", ",", "Res", ")", ";", "SDValue", "R0", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "DL", ",", "NextVT", ",", "ResNext", ",", "Shift", ")", ";", "SDValue", "R1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "DL", ",", "NextVT", ",", "HiZ", ",", "Shift", ")", ";" ]
GCC	aarch64	MD	next_suggestion	CPU	2,982	[ "(", "ASHIFT", ":", "GPI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", ")", "]" ]	[ "(", "ASHIFT", ":", "GPI", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "minus", ":", "GPI", "(", "match_dup", "<NUM_LIT>", ")" ]
LLVM	AArch64	TD	next_suggestion	CPU	2,983	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "size", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "size2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opcode", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";" ]
LLVM	X86	CPP	program_repair	CPU	2,984	[ "<FIXS>", "SDValue", "X86TargetLowering", "::", "expandIndirectJTBranch", "(", "const", "SDLoc", "&", "dl", ",", "<FIXE>" ]	[ "return", "true", ";", "}", "<BUGS>", "SDValue", "X86TargetLowering", "::", "expandIndirectJTBranch", "(", "const", "SDLoc", "&", "dl", ",", "<BUGE>", "SDValue", "Value", ",", "SDValue", "Addr", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "const", "Module", "", "M", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getMMI", "(", ")", ".", "getModule", "(", ")", ";", "Metadata", "", "IsCFProtectionSupported", "=", "M", "->", "getModuleFlag", "(", "<STR_LIT>", "cf-protection-branch", "<STR_LIT>", ")", ";" ]
GCC	msp430	MD	stmt_completion	MPU	2,985	[ "<STR_LIT>", ")", ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "match_code" ]
GCC	stormy16	MD	next_suggestion	CPU	2,986	[ ")" ]	[ "(", "CARRY_REG", "<NUM_LIT>", ")", "]" ]
GCC	arm	MD	next_suggestion	CPU	2,987	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	2,988	[ ".", "CONSTANT_ADDRESS_32BIT", ";" ]	[ "bool", "AMDGPUPerfHint", "::", "isConstantAddr", "(", "const", "Value", "*", "V", ")", "const", "{", "if", "(", "auto", "PT", "=", "dyn_cast", "<", "PointerType", ">", "(", "V", "->", "getType", "(", ")", ")", ")", "{", "unsigned", "As", "=", "PT", "->", "getAddressSpace", "(", ")", ";", "return", "As", "==", "AS", ".", "CONSTANT_ADDRESS", "\|\|", "As", "==", "AS" ]
GCC	i386	CPP	stmt_completion	CPU	2,989	[ ",", "_", "_", "R", ")", ";" ]	[ "return", "(", "_", "_", "m512d", ")", "_", "_", "builtin_ia32_cvtqq2pd512_mask", "(", "(", "_", "_", "v8di", ")", "_", "_", "A", ",", "(", "_", "_", "v8df", ")", "_", "mm512_setzero_pd", "(", ")", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U" ]
LLVM	X86	CPP	program_repair	CPU	2,990	[ "<FIXS>", "baseRegNo", "=", "insn", ".", "hasAdSize", "?", "X86", "::", "ESI", ":", "X86", "::", "RSI", ";", "<FIXE>", "<FIXS>", "baseRegNo", "=", "insn", ".", "hasAdSize", "?", "X86", "::", "SI", ":", "X86", "::", "ESI", ";", "<FIXE>", "<FIXS>", "baseRegNo", "=", "insn", ".", "hasAdSize", "?", "X86", "::", "ESI", ":", "X86", "::", "SI", ";", "<FIXE>" ]	[ "unsigned", "baseRegNo", ";", "if", "(", "insn", ".", "mode", "==", "MODE_64BIT", ")", "<BUGS>", "baseRegNo", "=", "insn", ".", "prefixPresent", "[", "<NUM_LIT>", "]", "?", "X86", "::", "ESI", ":", "X86", "::", "RSI", ";", "<BUGE>", "else", "if", "(", "insn", ".", "mode", "==", "MODE_32BIT", ")", "<BUGS>", "baseRegNo", "=", "insn", ".", "prefixPresent", "[", "<NUM_LIT>", "]", "?", "X86", "::", "SI", ":", "X86", "::", "ESI", ";", "<BUGE>", "else", "{", "assert", "(", "insn", ".", "mode", "==", "MODE_16BIT", ")", ";", "<BUGS>", "baseRegNo", "=", "insn", ".", "prefixPresent", "[", "<NUM_LIT>", "]", "?", "X86", "::", "ESI", ":", "X86", "::", "SI", ";", "<BUGE>", "}", "MCOperand", "baseReg", "=", "MCOperand", "::", "createReg", "(", "baseRegNo", ")", ";", "mcInst", ".", "addOperand", "(", "baseReg", ")", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	2,991	[ "SDNode", "*", "N", ")", "{" ]	[ "Value", "*", "X86IREmitter", "::", "visitMOVDQ2Q", "(", "const" ]
LLVM	ARM	TD	next_suggestion	CPU	2,992	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "imm", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qm", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Unpredictable", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Unpredictable", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Unpredictable", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	gcn	MD	stmt_completion	GPU	2,993	[ "<STR_LIT>", ")" ]	[ "(", "define_mode_attr", "SCALAR_MODE", "[", "(", "V64QI", "<STR_LIT>", ")", "(", "V64HI", "<STR_LIT>", ")", "(", "V64SI" ]
LLVM	ARM	CPP	program_repair	CPU	2,994	[ "<FIXS>", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", "::", "i32", ")", ";", "<FIXE>" ]	[ "Base", "=", "N", ";", "<BUGS>", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "<BUGE>", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "ADD", "\|\|", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "return", "true", ";" ]
GCC	aarch64	MD	next_suggestion	CPU	2,995	[ ")" ]	[ "(", "match_operand", ":", "SVE_I", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SVE_I", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
GCC	rs6000	MD	stmt_completion	CPU	2,996	[ ")", "]", ")" ]	[ "(", "define_mode_iterator", "EXTHI", "[", "SI", "(", "DI", "<STR_LIT>" ]
LLVM	X86	CPP	stmt_completion	CPU	2,997	[ ",", "Subtype", ")", ";" ]	[ "return", "createX86MachObjectWriter", "(", "OS", ",", "true", ",", "MachO", "::", "CPU_TYPE_X86_64" ]
GCC	i386	CPP	stmt_completion	CPU	2,998	[ "(", "_", "_", "v32hi", ")", "_", "mm512_setzero_si512", "(", ")", ",", "(", "_", "_", "mmask32", ")", "_", "_", "U", ")", ";" ]	[ "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_psllwi512_mask", "(", "(", "_", "_", "v32hi", ")", "_", "_", "A", ",", "_", "_", "B", "," ]
GCC	arm	MD	next_suggestion	CPU	2,999	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "V4SF", "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V4SF", "[", "(", "match_operand", ":", "V8BF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V8BF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "BF_MA", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

GCC

arm

MD

stmt_completion

CPU

2,900

[ "V2DI", "<STR_LIT>", ")", "]", ")" ]

[ "(", "V4HI", "<STR_LIT>", ")", "(", "V8HI", "<STR_LIT>", ")", "(", "V2SI", "<STR_LIT>", ")", "(", "V4SI", "<STR_LIT>", ")", "(", "V2SF", "<STR_LIT>", ")", "(", "V4SF", "<STR_LIT>", ")", "(", "DI", "<STR_LIT>", ")", "(" ]

LLVM

AArch64

CPP

program_repair

CPU

2,901

[ "<FIXS>", "isa", "ConstantSDNode", ">", "(", "Value", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "Value", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", ")", "{", "<FIXE>" ]

[ "if", "(", "Value", "->", "getOpcode", "(", ")", "==", "ISD", "::", "EXTRACT_VECTOR_ELT", "&&", "<BUGS>", "isa", "ConstantSDNode", ">", "(", "Value", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "<BUGE>", "N", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Value", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Value", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "else" ]

LLVM

ARM64

CPP

stmt_completion

CPU

2,902

[ "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{" ]

[ "void", "ARM64InstPrinter", "::", "printMemoryRegOffset16", "(", "const", "MCInst", "*", "MI", "," ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

2,903

[ "if", "(", "hasXNACK", "(", "*", "STI", ")", ")", "Stream", "<<", "<STR_LIT>", "+xnack", "<STR_LIT>", ";" ]

[ "auto", "TargetTriple", "=", "STI", "->", "getTargetTriple", "(", ")", ";", "auto", "Version", "=", "getIsaVersion", "(", "STI", "->", "getCPU", "(", ")", ")", ";", "Stream", "<<", "TargetTriple", ".", "getArchName", "(", ")", "<<", "'", "-", "'", "<<", "TargetTriple", ".", "getVendorName", "(", ")", "<<", "'", "-", "'", "<<", "TargetTriple", ".", "getOSName", "(", ")", "<<", "'", "-", "'", "<<", "TargetTriple", ".", "getEnvironmentName", "(", ")", "<<", "'", "-", "'", "<<", "<STR_LIT>", "gfx", "<STR_LIT>", "<<", "Version", ".", "Major", "<<", "Version", ".", "Minor", "<<", "Version", ".", "Stepping", ";" ]

LLVM

R600

CPP

stmt_completion

GPU

2,904

[ "]", "<STR_LIT>", ";" ]

[ "void", "AMDGPUInstPrinter", "::", "printSel", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "const", "char", "*", "chans", "=", "<STR_LIT>", "XYZW", "<STR_LIT>", ";", "int", "sel", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "int", "chan", "=", "sel", "&", "<NUM_LIT>", ";", "sel", ">>=", "<NUM_LIT>", ";", "if", "(", "sel", ">=", "<NUM_LIT>", ")", "{", "sel", "-=", "<NUM_LIT>", ";", "int", "cb", "=", "sel", ">>", "<NUM_LIT>", ";", "sel", "&=", "<NUM_LIT>", ";", "O", "<<", "cb", "<<", "<STR_LIT>", "[", "<STR_LIT>", "<<", "sel", "<<", "<STR_LIT>" ]

GCC

c6x

MD

stmt_completion

VLIW

2,905

[ ")", ")", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

2,906

[ "if", "(", "PromoteToLDS", "&&", "tryPromoteAllocaToLDS", "(", "*", "AI", ",", "SufficientLDS", ")", ")", "Changed", "=", "true", ";" ]

[ "if", "(", "AllocaCost", "<=", "VectorizationBudget", ")", "{", "if", "(", "tryPromoteAllocaToVector", "(", "*", "AI", ")", ")", "{", "Changed", "=", "true", ";", "assert", "(", "(", "VectorizationBudget", "-", "AllocaCost", ")", "<", "VectorizationBudget", "&&", "<STR_LIT>", "Underflow!", "<STR_LIT>", ")", ";", "VectorizationBudget", "-=", "AllocaCost", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " Remaining vectorization budget:", "<STR_LIT>", "<<", "VectorizationBudget", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "continue", ";", "}", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Alloca too big for vectorization (size:", "<STR_LIT>", "<<", "AllocaCost", "<<", "<STR_LIT>", ", budget:", "<STR_LIT>", "<<", "VectorizationBudget", "<<", "<STR_LIT>", "): ", "<STR_LIT>", "<<", "*", "AI", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "}" ]

GCC

stormy16

CPP

next_suggestion

CPU

2,907

[ "}" ]

[ "poly_int64", "xstormy16_push_rounding", "(", "poly_int64", "bytes", ")", "{", "return", "(", "bytes", "+", "<NUM_LIT>", ")", "&", "~", "<NUM_LIT>", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

2,908

[ "MF", ")", ";" ]

[ "else", "if", "(", "AFI", "->", "isDPRCalleeSavedAreaFrame", "(", "FI", ")", ")", "return", "Offset", "-", "AFI", "->", "getDPRCalleeSavedAreaOffset", "(", ")", ";", "bool", "hasMovingSP", "=", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "!", "hasReservedCallFrame", "(", "MF", ")", ";", "if", "(", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", ")", "{", "assert", "(", "hasFP", "(", "MF", ")", "&&", "<STR_LIT>", "dynamic stack realignment without a FP!", "<STR_LIT>", ")", ";", "if", "(", "isFixed", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "Offset", "=", "FPOffset", ";", "}", "else", "if", "(", "hasMovingSP", ")", "{", "assert", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", "&&", "<STR_LIT>", "VLAs and dynamic stack alignment, but missing base pointer!", "<STR_LIT>", ")", ";", "FrameReg", "=", "RegInfo", "->", "getBaseRegister", "(", ")", ";", "}", "return", "Offset", ";", "}", "if", "(", "hasFP", "(", "MF", ")", "&&", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "isFixed", "||", "(", "hasMovingSP", "&&", "!", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ")", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(" ]

LLVM

ARM

CPP

program_repair

CPU

2,909

[ "<FIXS>", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "{", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Val", ">=", "<NUM_LIT>", "&&", "Val", "<=", "<NUM_LIT>", "&&", "(", "Val", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "}", "return", "false", ";", "<FIXE>" ]

[ "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "<BUGS>", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "Val", ">=", "<NUM_LIT>", "&&", "Val", "<=", "<NUM_LIT>", "&&", "(", "Val", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "<BUGE>", "}", "bool", "isMemThumbRIs2", "(", ")", "const", "{" ]

GCC

rs6000

CPP

next_suggestion

CPU

2,910

[ "*", "_", "_", "A", "=", "_", "_", "B", ";" ]

[ "_", "_", "asm__", "(", "<STR_LIT>", "dcbtstt 0,%0", "<STR_LIT>", ":", ":", "<STR_LIT>", "b", "<STR_LIT>", "(", "_", "_", "A", ")", ":", "<STR_LIT>", "memory", "<STR_LIT>", ")", ";" ]

LLVM

X86

CPP

program_repair

CPU

2,911

[ "<FIXS>", "addConstantPoolReference", "(", "BuildMI", "(", "MBB", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ",", "MCPOffset", ",", "PICBase", ")", ";", "<FIXE>" ]

[ "Align", "=", "Log2_64", "(", "Align", ")", ";", "}", "unsigned", "MCPOffset", "=", "MCP", ".", "getConstantPoolIndex", "(", "C", ",", "Align", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "<BUGS>", "addConstantPoolReference", "(", "BuildMI", "(", "MBB", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ",", "MCPOffset", ")", ";", "<BUGE>", "return", "ResultReg", ";", "}" ]

GCC

i386

CPP

stmt_completion

CPU

2,912

[ "_", "v16si", ")", "_", "mm512_undefined_epi32", "(", ")", ",", "(", "_", "_", "mmask16", ")", "-", "<NUM_LIT>", ")", ";" ]

[ "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_psrld512_mask", "(", "(", "_", "_", "v16si", ")", "_", "_", "A", ",", "(", "_", "_", "v4si", ")", "_", "_", "B", ",", "(", "_" ]

LLVM

SystemZ

TD

stmt_completion

CPU

2,913

[ "M3", ";" ]

[ "class", "InstRSb", "<", "bits", "<", "<NUM_LIT>", ">", "op", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", ">", ":", "InstSystemZ", "<", "<NUM_LIT>", ",", "outs", ",", "ins", ",", "asmstr", ",", "pattern", ">", "{", "field", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "R1", ";", "bits", "<", "<NUM_LIT>", ">", "M3", ";", "bits", "<", "<NUM_LIT>", ">", "BD2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]

GCC

loongarch

CPP

next_suggestion

CPU

2,914

[ "return", "factor", ";" ]

[ "if", "(", "!", "loongarch_classify_address", "(", "&", "addr", ",", "x", ",", "mode", ",", "false", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "mode", "!=", "BLKmode", "&&", "might_split_p", ")", "factor", "=", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "UNITS_PER_WORD", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_WORD", ";", "else", "factor", "=", "<NUM_LIT>", ";", "if", "(", "loongarch_classify_address", "(", "&", "addr", ",", "x", ",", "mode", ",", "false", ")", ")", "switch", "(", "addr", ".", "type", ")", "{", "case", "ADDRESS_REG", ":", "if", "(", "lsx_p", ")", "{", "if", "(", "IMM12_OPERAND", "(", "INTVAL", "(", "addr", ".", "offset", ")", ")", ")", "return", "<NUM_LIT>", ";", "else", "return", "<NUM_LIT>", ";", "}" ]

GCC

i386

CPP

stmt_completion

CPU

2,915

[ ";" ]

[ "case", "E_V8HImode", ":", "if", "(", "CONST_INT_P", "(", "val", ")", ")", "goto", "widen", ";", "case", "E_V8HFmode", ":", "case", "E_V8BFmode", ":", "if", "(", "TARGET_AVX2", ")", "return", "ix86_vector_duplicate_value", "(", "mode", ",", "target", ",", "val", ")", ";", "if", "(", "TARGET_SSE2", ")", "{", "struct", "expand_vec_perm_d", "dperm", ";", "rtx", "tmp1", ",", "tmp2", ";", "permute", ":", "memset", "(", "&", "dperm", ",", "<NUM_LIT>", ",", "sizeof", "(", "dperm", ")", ")", ";", "dperm", ".", "target", "=", "target", ";", "dperm", ".", "vmode", "=", "mode", ";", "dperm", ".", "nelt", "=", "GET_MODE_NUNITS", "(", "mode", ")", ";", "dperm", ".", "op0", "=", "dperm", ".", "op1", "=", "gen_reg_rtx", "(", "mode", ")", ";", "dperm", ".", "one_operand_p", "=", "true", ";", "if", "(", "mode", "==", "V8HFmode", "||", "mode", "==", "V8BFmode", ")", "{", "tmp1", "=", "force_reg", "(", "GET_MODE_INNER", "(", "mode", ")", ",", "val", ")", ";", "tmp2", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "gen_vec_set_0", "(", "mode", ",", "tmp2", ",", "CONST0_RTX", "(", "mode", ")", ",", "tmp1", ")", ")", ";", "tmp1", "=", "gen_lowpart", "(", "mode", ",", "tmp2", ")", ";", "}", "else", "{", "tmp1", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_move_insn", "(", "tmp1", ",", "gen_lowpart", "(", "SImode", ",", "val", ")", ")", ";", "tmp2", "=", "gen_reg_rtx", "(", "V4SImode", ")", ";", "emit_insn", "(", "gen_vec_setv4si_0", "(", "tmp2", ",", "CONST0_RTX", "(", "V4SImode", ")", ",", "tmp1", ")", ")", ";", "tmp1", "=", "gen_lowpart", "(", "mode", ",", "tmp2", ")", ";", "}", "emit_move_insn", "(", "dperm", ".", "op0", ",", "tmp1", ")", ";", "ok", "=", "(", "expand_vec_perm_1", "(", "&", "dperm", ")", "||", "expand_vec_perm_broadcast_1", "(", "&", "dperm", ")", ")", ";", "gcc_assert", "(", "ok", ")", ";", "return", "ok", ";", "}", "goto", "widen", ";", "case", "E_V16QImode", ":", "if", "(", "CONST_INT_P", "(", "val", ")", ")", "goto", "widen", ";", "if", "(", "TARGET_AVX2", ")", "return", "ix86_vector_duplicate_value", "(", "mode", ",", "target", ",", "val", ")", ";", "if", "(", "TARGET_SSE2", ")", "goto", "permute", ";", "goto", "widen", ";", "widen", ":", "{", "machine_mode", "smode", ",", "wsmode", ",", "wvmode", ";", "rtx", "x", ";", "smode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "wvmode", "=", "get_mode_wider_vector", "(", "mode", ")", ";", "wsmode", "=", "GET_MODE_INNER", "(", "wvmode", ")", ";", "val", "=", "convert_modes", "(", "wsmode", ",", "smode", ",", "val", ",", "true", ")", ";", "if", "(", "CONST_INT_P", "(", "val", ")", ")", "{", "x", "=", "simplify_binary_operation", "(", "ASHIFT", ",", "wsmode", ",", "val", ",", "GEN_INT", "(", "GET_MODE_BITSIZE", "(", "smode", ")", ")", ")", ";", "val", "=", "simplify_binary_operation", "(", "IOR", ",", "wsmode", ",", "val", ",", "x", ")", ";", "}", "else", "if", "(", "smode", "==", "QImode", "&&", "!", "TARGET_PARTIAL_REG_STALL", ")", "emit_insn", "(", "gen_insv_1", "(", "wsmode", ",", "val", ",", "val", ")", ")", ";", "else", "{", "x", "=", "expand_simple_binop", "(", "wsmode", ",", "ASHIFT", ",", "val", ",", "GEN_INT", "(", "GET_MODE_BITSIZE", "(", "smode", ")", ")", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";", "val", "=", "expand_simple_binop", "(", "wsmode", ",", "IOR", ",", "val", ",", "x", ",", "x", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";", "}", "x", "=", "gen_reg_rtx", "(", "wvmode", ")", ";", "ok", "=", "ix86_expand_vector_init_duplicate", "(", "mmx_ok", ",", "wvmode", ",", "x", ",", "val", ")", ";", "if", "(", "!", "ok", ")", "return", "false", ";", "emit_move_insn", "(", "target", ",", "gen_lowpart", "(", "GET_MODE", "(", "target", ")", ",", "x", ")", ")", ";", "return", "true", ";", "}", "case", "E_V16HImode", ":", "case", "E_V32QImode", ":", "if", "(", "CONST_INT_P", "(", "val", ")", ")", "goto", "widen", ";", "case", "E_V16HFmode", ":", "case", "E_V16BFmode", ":", "if", "(", "TARGET_AVX2", ")", "return", "ix86_vector_duplicate_value", "(", "mode", ",", "target", ",", "val", ")", ";", "else", "{", "machine_mode", "hvmode", ";", "switch", "(", "mode", ")", "{", "case", "V16HImode", ":", "hvmode", "=", "V8HImode", ";", "break", ";", "case", "V16HFmode", ":", "hvmode", "=", "V8HFmode", ";", "break", ";", "case", "V16BFmode", ":", "hvmode", "=", "V8BFmode", ";", "break", ";", "case", "V32QImode", ":", "hvmode", "=", "V16QImode", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "rtx", "x", "=", "gen_reg_rtx", "(", "hvmode", ")", ";", "ok", "=", "ix86_expand_vector_init_duplicate", "(", "false", ",", "hvmode", ",", "x", ",", "val", ")", ";", "if", "(", "!", "ok", ")", "return", "false", ";", "x", "=", "gen_rtx_VEC_CONCAT", "(", "mode", ",", "x", ",", "x", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "target", ",", "x", ")", ")", ";", "}", "return", "true", ";", "case", "E_V32HImode", ":", "case", "E_V32HFmode", ":", "case", "E_V32BFmode", ":", "case", "E_V64QImode", ":", "gcc_assert", "(", "TARGET_EVEX512", ")", ";", "if", "(", "TARGET_AVX512BW", ")", "return", "ix86_vector_duplicate_value", "(", "mode", ",", "target", ",", "val", ")", ";", "else", "{", "machine_mode", "hvmode" ]

LLVM

X86

CPP

next_suggestion

CPU

2,916

[ "return", "nullptr", ";" ]

[ "if", "(", "X86", "::", "GR32RegClass", ".", "hasSubClassEq", "(", "SrcRC", ")", ")", "return", "&", "X86", "::", "VK32RegClass", ";", "if", "(", "X86", "::", "GR64RegClass", ".", "hasSubClassEq", "(", "SrcRC", ")", ")", "return", "&", "X86", "::", "VK64RegClass", ";", "llvm_unreachable", "(", "<STR_LIT>", "add register class", "<STR_LIT>", ")", ";" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

2,917

[ "case", "ISD", "::", "SRA_PARTS", ":", "return", "LowerSRA_PARTS", "(", "Op", ",", "DAG", ")", ";" ]

[ "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Wasn't expecting to be able to lower this!", "<STR_LIT>", ")", ";", "case", "ISD", "::", "ConstantPool", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BlockAddress", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GlobalAddress", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GlobalTLSAddress", ":", "return", "LowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "JumpTable", ":", "return", "LowerJumpTable", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SETCC", ":", "return", "LowerSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INIT_TRAMPOLINE", ":", "return", "LowerINIT_TRAMPOLINE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ADJUST_TRAMPOLINE", ":", "return", "LowerADJUST_TRAMPOLINE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VASTART", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VAARG", ":", "return", "LowerVAARG", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VACOPY", ":", "return", "LowerVACOPY", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "STACKRESTORE", ":", "return", "LowerSTACKRESTORE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "DYNAMIC_STACKALLOC", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GET_DYNAMIC_AREA_OFFSET", ":", "return", "LowerGET_DYNAMIC_AREA_OFFSET", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EH_DWARF_CFA", ":", "return", "LowerEH_DWARF_CFA", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EH_SJLJ_SETJMP", ":", "return", "lowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EH_SJLJ_LONGJMP", ":", "return", "lowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "LOAD", ":", "return", "LowerLOAD", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "STORE", ":", "return", "LowerSTORE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "TRUNCATE", ":", "return", "LowerTRUNCATE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SELECT_CC", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FP_TO_UINT", ":", "case", "ISD", "::", "FP_TO_SINT", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ",", "SDLoc", "(", "Op", ")", ")", ";", "case", "ISD", "::", "UINT_TO_FP", ":", "case", "ISD", "::", "SINT_TO_FP", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FLT_ROUNDS_", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SHL_PARTS", ":", "return", "LowerSHL_PARTS", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SRL_PARTS", ":", "return", "LowerSRL_PARTS", "(", "Op", ",", "DAG", ")", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

2,918

[ ";" ]

[ "if", "(", "instr", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "instr", ";", "}", "return", "nullptr" ]

LLVM

Hexagon

TD

program_repair

DSP

2,919

[ "<FIXS>", "<FIXE>", "<FIXS>", "let", "Defs", "=", "[", "USR_OVF", "]", ",", "Itinerary", "=", "S_3op_tc_2_SLOT23", "in", "<FIXE>" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";", "}", "<BUGS>", "let", "isCodeGenOnly", "=", "<NUM_LIT>", "in", "<BUGE>", "def", "S2_asr_r_svw_trun", ":", "T_S3op_8", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";", "<BUGS>", "let", "Defs", "=", "[", "USR_OVF", "]", ",", "Itinerary", "=", "S_3op_tc_2_SLOT23", ",", "isCodeGenOnly", "=", "<NUM_LIT>", "in", "<BUGE>", "def", "S2_vcrotate", ":", "T_S3op_shiftVect", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";", "let", "hasSideEffects", "=", "<NUM_LIT>", "in" ]

LLVM

X86

CPP

next_suggestion

CPU

2,920

[ "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";" ]

[ "return", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "dl", ",", "StoredVal", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "St", "->", "getBasePtr", "(", ")", ",", "St", "->", "getPointerInfo", "(", ")", ",", "St", "->", "getAlignment", "(", ")", ",", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "}", "if", "(", "(", "VT", "==", "MVT", "::", "v2i1", "||", "VT", "==", "MVT", "::", "v4i1", ")", "&&", "VT", "==", "StVT", "&&", "Subtarget", ".", "hasAVX512", "(", ")", ")", "{", "unsigned", "NumConcats", "=", "<NUM_LIT>", "/", "VT", ".", "getVectorNumElements", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", "(", "NumConcats", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "StoredVal", ";", "StoredVal", "=", "DAG", ".", "getNode", "(", "ISD", "::", "CONCAT_VECTORS", ",", "dl", ",", "MVT", "::", "v8i1", ",", "Ops", ")", ";", "return", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "dl", ",", "StoredVal", ",", "St", "->", "getBasePtr", "(", ")", ",", "St", "->", "getPointerInfo", "(", ")", ",", "St", "->", "getAlignment", "(", ")", ",", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "}", "if", "(", "(", "VT", "==", "MVT", "::", "v8i1", "||", "VT", "==", "MVT", "::", "v16i1", "||", "VT", "==", "MVT", "::", "v32i1", "||", "VT", "==", "MVT", "::", "v64i1", ")", "&&", "VT", "==", "StVT", "&&", "TLI", ".", "isTypeLegal", "(", "VT", ")", "&&", "ISD", "::", "isBuildVectorOfConstantSDNodes", "(", "StoredVal", ".", "getNode", "(", ")", ")", ")", "{", "if", "(", "VT", "==", "MVT", "::", "v64i1", "&&", "!", "Subtarget", ".", "is64Bit", "(", ")", ")", "{", "SDValue", "Lo", "=", "DAG", ".", "getBuildVector", "(", "MVT", "::", "v32i1", ",", "dl", ",", "StoredVal", "->", "ops", "(", ")", ".", "slice", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "Lo", "=", "combinevXi1ConstantToInteger", "(", "Lo", ",", "DAG", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getBuildVector", "(", "MVT", "::", "v32i1", ",", "dl", ",", "StoredVal", "->", "ops", "(", ")", ".", "slice", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "Hi", "=", "combinevXi1ConstantToInteger", "(", "Hi", ",", "DAG", ")", ";", "unsigned", "Alignment", "=", "St", "->", "getAlignment", "(", ")", ";", "SDValue", "Ptr0", "=", "St", "->", "getBasePtr", "(", ")", ";", "SDValue", "Ptr1", "=", "DAG", ".", "getMemBasePlusOffset", "(", "Ptr0", ",", "<NUM_LIT>", ",", "dl", ")", ";", "SDValue", "Ch0", "=", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "dl", ",", "Lo", ",", "Ptr0", ",", "St", "->", "getPointerInfo", "(", ")", ",", "Alignment", ",", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "SDValue", "Ch1", "=", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "dl", ",", "Hi", ",", "Ptr1", ",", "St", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "<NUM_LIT>", ")", ",", "MinAlign", "(", "Alignment", ",", "<NUM_LIT>", "U", ")", ",", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "dl", ",", "MVT", "::", "Other", ",", "Ch0", ",", "Ch1", ")", ";", "}", "StoredVal", "=", "combinevXi1ConstantToInteger", "(", "StoredVal", ",", "DAG", ")", ";", "return", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "dl", ",", "StoredVal", ",", "St", "->", "getBasePtr", "(", ")", ",", "St", "->", "getPointerInfo", "(", ")", ",", "St", "->", "getAlignment", "(", ")", ",", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "}", "bool", "Fast", ";", "unsigned", "AddressSpace", "=", "St", "->", "getAddressSpace", "(", ")", ";", "unsigned", "Alignment", "=", "St", "->", "getAlignment", "(", ")", ";", "if", "(", "VT", ".", "is256BitVector", "(", ")", "&&", "StVT", "==", "VT", "&&", "TLI", ".", "allowsMemoryAccess", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "DAG", ".", "getDataLayout", "(", ")", ",", "VT", ",", "AddressSpace", ",", "Alignment", ",", "&", "Fast", ")", "&&", "!", "Fast", ")", "{", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "NumElems", "<", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Value0", "=", "extract128BitVector", "(", "StoredVal", ",", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";", "SDValue", "Value1", "=", "extract128BitVector", "(", "StoredVal", ",", "NumElems", "/", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";", "SDValue", "Ptr0", "=", "St", "->", "getBasePtr", "(", ")", ";", "SDValue", "Ptr1", "=", "DAG", ".", "getMemBasePlusOffset", "(", "Ptr0", ",", "<NUM_LIT>", ",", "dl", ")", ";", "SDValue", "Ch0", "=", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "dl", ",", "Value0", ",", "Ptr0", ",", "St", "->", "getPointerInfo", "(", ")", ",", "Alignment", ",", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "SDValue", "Ch1", "=", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "dl", ",", "Value1", ",", "Ptr1", ",", "St", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "<NUM_LIT>", ")", ",", "MinAlign", "(", "Alignment", ",", "<NUM_LIT>", "U", ")", ",", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "dl", ",", "MVT", "::", "Other", ",", "Ch0", ",", "Ch1", ")", ";", "}", "if", "(", "St", "->", "isTruncatingStore", "(", ")", "&&", "VT", ".", "isVector", "(", ")", ")", "{", "if", "(", "SDValue", "Avg", "=", "detectAVGPattern", "(", "St", "->", "getValue", "(", ")", ",", "St", "->", "getMemoryVT", "(", ")", ",", "DAG", ",", "Subtarget", ",", "dl", ")", ")", "return", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "dl", ",", "Avg", ",", "St", "->", "getBasePtr", "(", ")", ",", "St", "->", "getPointerInfo", "(", ")", ",", "St", "->", "getAlignment", "(", ")", ",", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "SDValue", "Val", "=", "detectAVX512SSatPattern", "(", "St", "->", "getValue", "(", ")", ",", "St", "->", "getMemoryVT", "(", ")", ",", "Subtarget", ",", "TLI", ")", ")", "return", "EmitTruncSStore", "(", "true", ",", "St", "->", "getChain", "(", ")", ",", "dl", ",", "Val", ",", "St", "->", "getBasePtr", "(", ")", ",", "St", "->", "getMemoryVT", "(", ")", ",", "St", "->", "getMemOperand", "(", ")", ",", "DAG", ")", ";", "if", "(", "SDValue", "Val", "=", "detectAVX512USatPattern", "(", "St", "->", "getValue", "(", ")", ",", "St", "->", "getMemoryVT", "(", ")", ",", "DAG", ",", "dl", ",", "Subtarget", ",", "TLI", ")", ")", "return", "EmitTruncSStore", "(", "false", ",", "St", "->", "getChain", "(", ")", ",", "dl", ",", "Val", ",", "St", "->", "getBasePtr", "(", ")", ",", "St", "->", "getMemoryVT", "(", ")", ",", "St", "->", "getMemOperand", "(", ")", ",", "DAG", ")", ";" ]

GCC

rs6000

MD

stmt_completion

CPU

2,921

[ "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(" ]

LLVM

AArch64

TD

next_suggestion

CPU

2,922

[ "let", "DiagnosticType", "=", "<STR_LIT>", ";" ]

[ "class", "BranchTarget", "<", "int", "N", ">", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", "#", "N", ";" ]

LLVM

ARM

TD

next_suggestion

CPU

2,923

[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

[ "class", "VST3LN", "<", "bits", "<", "<NUM_LIT>", ">", "op11_8", ",", "bits", "<", "<NUM_LIT>", ">", "op7_4", ",", "string", "Dt", ">", ":", "NLdStLn", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op11_8", ",", "op7_4", ",", "(", "outs", ")", ",", "(", "ins", "addrmode6", ":", "$", "Rn", ",", "DPR", ":", "$", "Vd", ",", "DPR", ":", "$", "src2", ",", "DPR", ":", "$", "src3", ",", "nohash_imm", ":", "$", "lane", ")", ",", "IIC_VST3ln", ",", "<STR_LIT>", ",", "Dt", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Sched", "<", "[", "WriteVST2", "]", ">", "{", "let", "Rm", "=", "<NUM_LIT>", ";" ]

LLVM

AArch64

CPP

stmt_completion

CPU

2,924

[ "getCalleeSaveBaseToFrameRecordOffset", "(", ")", ";" ]

[ "static", "StackOffset", "getFPOffset", "(", "const", "MachineFunction", "&", "MF", ",", "int64_t", "ObjectOffset", ")", "{", "const", "auto", "*", "AFI", "=", "MF", ".", "getInfo", "<", "AArch64FunctionInfo", ">", "(", ")", ";", "const", "auto", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "bool", "IsWin64", "=", "Subtarget", ".", "isCallingConvWin64", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "unsigned", "FixedObject", "=", "getFixedObjectSize", "(", "MF", ",", "AFI", ",", "IsWin64", ",", "false", ")", ";", "int64_t", "CalleeSaveSize", "=", "AFI", "->", "getCalleeSavedStackSize", "(", "MF", ".", "getFrameInfo", "(", ")", ")", ";", "int64_t", "FPAdjust", "=", "CalleeSaveSize", "-", "AFI", "->" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

2,925

[ "}" ]

[ "MachineBasicBlock", "::", "iterator", "Ins", "=", "MBB", "->", "begin", "(", ")", ";", "DebugLoc", "DL", ";", "if", "(", "Ins", "!=", "MBB", "->", "end", "(", ")", ")", "DL", "=", "Ins", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "const", "SISubtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "SISubtarget", ">", "(", ")", ";", "const", "SIInstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "if", "(", "Offset", "==", "<NUM_LIT>", ")", "{", "BuildMI", "(", "*", "MBB", ",", "Ins", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "V_MOV_B32_e32", ")", ",", "BaseReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ";", "return", ";" ]

LLVM

ARM

TD

stmt_completion

CPU

2,926

[ "Requires", "<", "[", "IsBE", "]", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "non_word_alignedstore", "(", "f64", "DPR", ":", "$", "value", ")", ",", "addrmode6", ":", "$", "addr", ")", ",", "(", "VST1d64", "addrmode6", ":", "$", "addr", ",", "DPR", ":", "$", "value", ")", ">", "," ]

LLVM

ARM

TD

next_suggestion

CPU

2,927

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "X", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "bit_8", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "A", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qm", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "bit_0", ";", "let", "horizontalReduction", "=", "<NUM_LIT>", ";", "let", "validForTailPredication", "=", "!", "eq", "(", "X", ",", "<NUM_LIT>", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

2,928

[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

[ "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

GCC

rs6000

CPP

program_repair

CPU

2,929

[ "<FIXS>", "&&", "(", "(", "(", "DEFAULT_ABI", "==", "ABI_V4", "||", "DEFAULT_ABI", "==", "ABI_SOLARIS", ")", "&&", "flag_pic", "==", "<NUM_LIT>", ")", "||", "(", "DEFAULT_ABI", "==", "ABI_DARWIN", "&&", "flag_pic", ")", ")", ")", ")", "<FIXE>" ]

[ "if", "(", "(", "regs_ever_live", "[", "info", "->", "first_gp_reg_save", "+", "i", "]", "&&", "!", "call_used_regs", "[", "info", "->", "first_gp_reg_save", "+", "i", "]", ")", "||", "(", "i", "+", "info", "->", "first_gp_reg_save", "==", "PIC_OFFSET_TABLE_REGNUM", "<BUGS>", "&&", "(", "DEFAULT_ABI", "==", "ABI_V4", "||", "DEFAULT_ABI", "==", "ABI_SOLARIS", ")", "&&", "flag_pic", "==", "<NUM_LIT>", ")", ")", "<BUGE>", "{", "rtx", "addr", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "frame_reg_rtx", ",", "GEN_INT", "(", "info", "->", "gp_save_offset" ]

LLVM

AArch64

CPP

program_repair

CPU

2,930

[ "<FIXS>", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<FIXE>" ]

[ "break", ";", "case", "TargetOpcode", "::", "COPY", ":", "{", "<BUGS>", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<BUGE>", "return", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DstReg", ")", "||", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DstReg", ")", ")", ";", "}" ]

LLVM

Mips

TD

stmt_completion

CPU

2,931

[ ">", ";" ]

[ "def", ":", "InstRW", "<", "[", "GenericDSPShort", "]", ",", "(", "instregex", "<STR_LIT>", ")" ]

LLVM

ARM64

TD

stmt_completion

CPU

2,932

[ "logical_shift", ":", "$", "sh", ")", ">", ";" ]

[ "def", ":", "InstAlias", "<", "<STR_LIT>", ",", "(", "ANDSWrs", "WZR", ",", "GPR32", ":", "$", "src1", ",", "GPR32", ":", "$", "src2", "," ]

GCC

i386

CPP

next_suggestion

CPU

2,933

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_avx512_max_epu8", "(", "_", "_", "m128i", "_", "_", "A", ",", "_", "_", "m128i", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_pmaxub128", "(", "(", "_", "_", "v16qi", ")", "_", "_", "A", ",", "(", "_", "_", "v16qi", ")", "_", "_", "B", ")", ";" ]

LLVM

X86

CPP

program_repair

CPU

2,934

[ "<FIXS>", "if", "(", "RegOp", "!=", "X86", "::", "FsMOVAPDrr", "&&", "RegOp", "!=", "X86", "::", "FsMOVAPSrr", ")", "if", "(", "!", "MemOp2RegOpTable", ".", "insert", "(", "std", "::", "make_pair", "(", "(", "unsigned", "*", ")", "MemOp", ",", "<FIXE>", "<FIXS>", "AmbEntries", ".", "push_back", "(", "MemOp", ")", ";", "<FIXE>" ]

[ "if", "(", "!", "RegOp2MemOpTable1", ".", "insert", "(", "std", "::", "make_pair", "(", "(", "unsigned", "*", ")", "RegOp", ",", "MemOp", ")", ")", ")", "assert", "(", "false", "&&", "<STR_LIT>", "Duplicated entries?", "<STR_LIT>", ")", ";", "unsigned", "AuxInfo", "=", "<NUM_LIT>", "|", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";", "<BUGS>", "if", "(", "!", "MemOp2RegOpTable", ".", "insert", "(", "std", "::", "make_pair", "(", "(", "unsigned", "*", ")", "MemOp", ",", "<BUGE>", "std", "::", "make_pair", "(", "RegOp", ",", "AuxInfo", ")", ")", ")", ")", "<BUGS>", "AmbEntries", ".", "push_back", "(", "MemOp", ")", ";", "<BUGE>", "}", "static", "const", "unsigned", "OpTbl2", "[", "]", "[", "<NUM_LIT>", "]", "=", "{" ]

LLVM

Sparc

CPP

program_repair

CPU

2,935

[ "<FIXS>", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "Offset", ",", "dl", ")", ";", "<FIXE>", "<FIXS>", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "Offset", "+", "<NUM_LIT>", ",", "dl", ")", ";", "<FIXE>" ]

[ "unsigned", "Offset", "=", "VA", ".", "getLocMemOffset", "(", ")", "+", "StackOffset", ";", "SDValue", "StackPtr", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "MVT", "::", "i32", ")", ";", "<BUGS>", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "Offset", ")", ";", "<BUGE>", "PtrOff", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "MVT", "::", "i32", ",", "StackPtr", ",", "PtrOff", ")", ";", "MemOpChains", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Hi", ",", "PtrOff", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "<BUGS>", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "Offset", "+", "<NUM_LIT>", ")", ";", "<BUGE>", "PtrOff", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "MVT", "::", "i32", ",", "StackPtr", ",", "PtrOff", ")", ";", "MemOpChains", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Lo", ",", "PtrOff", ",", "MachinePointerInfo", "(", ")", "," ]

LLVM

AArch64

CPP

stmt_completion

CPU

2,936

[ ")", "return", "None", ";" ]

[ "if", "(", "RootDef", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "None", ";", "MachineInstr", "&", "Adrp", "=", "*", "MRI", ".", "getVRegDef", "(", "RootDef", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "Adrp", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "None", ";", "assert", "(", "Adrp", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOffset", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected offset in global", "<STR_LIT>", ")", ";", "auto", "GV", "=", "Adrp", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getGlobal", "(", ")", ";", "if", "(", "GV", "->", "isThreadLocal", "(", ")", ")", "return", "None", ";", "unsigned", "Alignment", "=", "GV", "->", "getAlignment", "(", ")", ";", "Type", "*", "Ty", "=", "GV", "->", "getValueType", "(", ")", ";", "auto", "&", "MF", "=", "*", "RootDef", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "if", "(", "Alignment", "==", "<NUM_LIT>", "&&", "Ty", "->", "isSized", "(", ")", ")", "Alignment", "=", "MF", ".", "getDataLayout", "(", ")", ".", "getABITypeAlignment", "(", "Ty", ")", ";", "if", "(", "Alignment", "<", "Size" ]

GCC

h8300

MD

stmt_completion

MPU

2,937

[ "<NUM_LIT>", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operator", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "[", "(", "zero_extract", ":", "HI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup" ]

LLVM

X86

CPP

next_suggestion

CPU

2,938

[ "const", "TargetRegisterClass", "*", "GPRRegClasses", "[", "]", "=", "{" ]

[ "if", "(", "RegBytes", ">", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "RegIdx", "=", "Log2_32", "(", "RegBytes", ")", ";", "assert", "(", "RegIdx", "<", "<NUM_LIT>", "&&", "<STR_LIT>", "Unsupported register size", "<STR_LIT>", ")", ";", "const", "TargetRegisterClass", "*", "NOREXRegClasses", "[", "]", "=", "{", "&", "X86", "::", "GR8_NOREXRegClass", ",", "&", "X86", "::", "GR16_NOREXRegClass", ",", "&", "X86", "::", "GR32_NOREXRegClass", ",", "&", "X86", "::", "GR64_NOREXRegClass", "}", ";", "if", "(", "RC", "==", "NOREXRegClasses", "[", "RegIdx", "]", ")", "return", "false", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

2,939

[ "::", "SETOLT", ")", ";" ]

[ "const", "SDValue", "Zero", "=", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "SL", ",", "MVT", "::", "f64", ")", ";", "const", "SDValue", "NegOne", "=", "DAG", ".", "getConstantFP", "(", "-", "<NUM_LIT>", ",", "SL", ",", "MVT", "::", "f64", ")", ";", "EVT", "SetCCVT", "=", "getSetCCResultType", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "MVT", "::", "f64", ")", ";", "SDValue", "Lt0", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "SetCCVT", ",", "Src", ",", "Zero", ",", "ISD" ]

LLVM

X86

CPP

next_suggestion

CPU

2,940

[ "BuildMI", "(", "mallocMBB", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "mallocPtrVReg", ")", ".", "addReg", "(", "IsLP64", "?", "X86", "::", "RAX", ":", "X86", "::", "EAX", ")", ";" ]

[ "const", "TargetRegisterClass", "*", "AddrRegClass", "=", "getRegClassFor", "(", "getPointerTy", "(", ")", ")", ";", "unsigned", "mallocPtrVReg", "=", "MRI", ".", "createVirtualRegister", "(", "AddrRegClass", ")", ",", "bumpSPPtrVReg", "=", "MRI", ".", "createVirtualRegister", "(", "AddrRegClass", ")", ",", "tmpSPVReg", "=", "MRI", ".", "createVirtualRegister", "(", "AddrRegClass", ")", ",", "SPLimitVReg", "=", "MRI", ".", "createVirtualRegister", "(", "AddrRegClass", ")", ",", "sizeVReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "physSPReg", "=", "IsLP64", "||", "Subtarget", "->", "isTargetNaCl64", "(", ")", "?", "X86", "::", "RSP", ":", "X86", "::", "ESP", ";", "MachineFunction", "::", "iterator", "MBBIter", "=", "BB", ";", "++", "MBBIter", ";", "MF", "->", "insert", "(", "MBBIter", ",", "bumpMBB", ")", ";", "MF", "->", "insert", "(", "MBBIter", ",", "mallocMBB", ")", ";", "MF", "->", "insert", "(", "MBBIter", ",", "continueMBB", ")", ";", "continueMBB", "->", "splice", "(", "continueMBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "continueMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "tmpSPVReg", ")", ".", "addReg", "(", "physSPReg", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "IsLP64", "?", "X86", "::", "SUB64rr", ":", "X86", "::", "SUB32rr", ")", ",", "SPLimitVReg", ")", ".", "addReg", "(", "tmpSPVReg", ")", ".", "addReg", "(", "sizeVReg", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "IsLP64", "?", "X86", "::", "CMP64mr", ":", "X86", "::", "CMP32mr", ")", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "TlsOffset", ")", ".", "addReg", "(", "TlsReg", ")", ".", "addReg", "(", "SPLimitVReg", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "JG_1", ")", ")", ".", "addMBB", "(", "mallocMBB", ")", ";", "BuildMI", "(", "bumpMBB", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "physSPReg", ")", ".", "addReg", "(", "SPLimitVReg", ")", ";", "BuildMI", "(", "bumpMBB", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "bumpSPPtrVReg", ")", ".", "addReg", "(", "SPLimitVReg", ")", ";", "BuildMI", "(", "bumpMBB", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "JMP_1", ")", ")", ".", "addMBB", "(", "continueMBB", ")", ";", "const", "uint32_t", "*", "RegMask", "=", "MF", "->", "getTarget", "(", ")", ".", "getSubtargetImpl", "(", ")", "->", "getRegisterInfo", "(", ")", "->", "getCallPreservedMask", "(", "CallingConv", "::", "C", ")", ";", "if", "(", "IsLP64", ")", "{", "BuildMI", "(", "mallocMBB", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "MOV64rr", ")", ",", "X86", "::", "RDI", ")", ".", "addReg", "(", "sizeVReg", ")", ";", "BuildMI", "(", "mallocMBB", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "CALL64pcrel32", ")", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", "__morestack_allocate_stack_space", "<STR_LIT>", ")", ".", "addRegMask", "(", "RegMask", ")", ".", "addReg", "(", "X86", "::", "RDI", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "X86", "::", "RAX", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "else", "if", "(", "Is64Bit", ")", "{", "BuildMI", "(", "mallocMBB", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "MOV32rr", ")", ",", "X86", "::", "EDI", ")", ".", "addReg", "(", "sizeVReg", ")", ";", "BuildMI", "(", "mallocMBB", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "CALL64pcrel32", ")", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", "__morestack_allocate_stack_space", "<STR_LIT>", ")", ".", "addRegMask", "(", "RegMask", ")", ".", "addReg", "(", "X86", "::", "EDI", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "X86", "::", "EAX", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "else", "{", "BuildMI", "(", "mallocMBB", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "SUB32ri", ")", ",", "physSPReg", ")", ".", "addReg", "(", "physSPReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "mallocMBB", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "PUSH32r", ")", ")", ".", "addReg", "(", "sizeVReg", ")", ";", "BuildMI", "(", "mallocMBB", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "CALLpcrel32", ")", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", "__morestack_allocate_stack_space", "<STR_LIT>", ")", ".", "addRegMask", "(", "RegMask", ")", ".", "addReg", "(", "X86", "::", "EAX", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "if", "(", "!", "Is64Bit", ")", "BuildMI", "(", "mallocMBB", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "ADD32ri", ")", ",", "physSPReg", ")", ".", "addReg", "(", "physSPReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";" ]

LLVM

Mips

CPP

stmt_completion

CPU

2,941

[ ";" ]

[ "InitMipsMCSubtargetInfo", "(", "X", ",", "TT", ",", "CPU", ",", "FS", ")", ";", "return", "X" ]

LLVM

R600

CPP

code_generation

GPU

2,942

[ "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "R600 Emit Clause Markers Pass", "<STR_LIT>", ";", "}" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

GCC

visium

MD

stmt_completion

Virtual ISA

2,943

[ "<STR_LIT>", ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "ior", "(", "match_operand", "<NUM_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

2,944

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

ft32

MD

next_suggestion

MPU

2,945

[ ")" ]

[ "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

GCC

i386

MD

program_repair

CPU

2,946

[ "<FIXS>", "(", "V8SF", "<STR_LIT>", ")", "(", "V4DF", "<STR_LIT>", ")", "(", "V16SF", "<STR_LIT>", ")", "(", "V8DF", "<STR_LIT>", ")", "(", "V16SI", "<STR_LIT>", ")", "(", "V8DI", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]

[ "[", "V16QI", "V8HI", "V4SI", "V2DI", "V4SF", "V2DF", "(", "V32QI", "<STR_LIT>", ")", "(", "V16HI", "<STR_LIT>", ")", "(", "V8SI", "<STR_LIT>", ")", "(", "V4DI", "<STR_LIT>", ")", "<BUGS>", "(", "V8SF", "<STR_LIT>", ")", "(", "V4DF", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_expand", "<STR_LIT>", "[", "(", "match_operand", ":", "VEC_PERM_AVX2", "<NUM_LIT>", "<STR_LIT>", ")" ]

GCC

aarch64

CPP

next_suggestion

CPU

2,947

[ "}" ]

[ "if", "(", "GET_CODE", "(", "x", ")", "==", "SIGN_EXTEND", "||", "GET_CODE", "(", "x", ")", "==", "ZERO_EXTEND", ")", "return", "REG_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "return", "false", ";" ]

GCC

m32r

CPP

stmt_completion

MPU

2,948

[ "<NUM_LIT>", ";" ]

[ "int", "addr24_operand", "(", "rtx", "op", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "rtx", "sym", ";", "if", "(", "flag_pic", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "LABEL_REF", ")", "return", "TARGET_ADDR24", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "SYMBOL_REF", ")", "sym", "=", "op", ";", "else", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", "&&", "satisfies_constraint_M", "(", "XEXP", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", "sym", "=", "XEXP", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "else", "return" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

2,949

[ "}" ]

[ "StringRef", "R600ClauseMergePass", "::", "getPassName", "(", ")", "const", "{", "return", "<STR_LIT>", "R600 Merge Clause Markers Pass", "<STR_LIT>", ";" ]

LLVM

X86

CPP

program_repair

CPU

2,950

[ "<FIXS>", "unsigned", "basereg", "=", "is64BitMode", "(", ")", "?", "X86", "::", "RDI", ":", "(", "is32BitMode", "(", ")", "?", "X86", "::", "EDI", ":", "X86", "::", "DI", ")", ";", "<FIXE>" ]

[ "}", "bool", "X86AsmParser", "::", "isDstOp", "(", "X86Operand", "&", "Op", ")", "{", "<BUGS>", "unsigned", "basereg", "=", "is64BitMode", "(", ")", "?", "X86", "::", "RDI", ":", "X86", "::", "EDI", ";", "<BUGE>", "return", "Op", ".", "isMem", "(", ")", "&&", "(", "Op", ".", "Mem", ".", "SegReg", "==", "<NUM_LIT>", "||", "Op", ".", "Mem", ".", "SegReg", "==", "X86", "::", "ES", ")", "&&" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

2,951

[ "}" ]

[ "break", ";", "case", "TargetOpcode", "::", "IMPLICIT_DEF", ":", "case", "TargetOpcode", "::", "KILL", ":", "break", ";", "case", "PPC", "::", "MovePCtoLR", ":", "case", "PPC", "::", "MovePCtoLR8", ":", "assert", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", ";", "MovePCtoLROffset", "=", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", ";", "MCE", ".", "emitWordBE", "(", "<NUM_LIT>", ")", ";", "break", ";", "}", "MCE", ".", "processDebugLoc", "(", "MI", ".", "getDebugLoc", "(", ")", ",", "false", ")", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

2,952

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Cm", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "op1", ";", "bits", "<", "<NUM_LIT>", ">", "Cn", ";", "bits", "<", "<NUM_LIT>", ">", "Cm", ";", "bits", "<", "<NUM_LIT>", ">", "op2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Cn", ";" ]

LLVM

CSKY

TD

next_suggestion

CPU

2,953

[ "let", "Defs", "=", "[", "R15", "]", ";" ]

[ "class", "J", "<", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "op", ",", "list", "<", "dag", ">", "pattern", ">", ":", "CSKY32Inst", "<", "AddrModeNone", ",", "opcode", ",", "outs", ",", "ins", ",", "!", "strconcat", "(", "op", ",", "<STR_LIT>", ")", ",", "pattern", ">", "{", "bits", "<", "<NUM_LIT>", ">", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";", "let", "isCall", "=", "<NUM_LIT>", ";" ]

LLVM

AArch64

CPP

stmt_completion

CPU

2,954

[ "(", "RestoreEnd", ")", ")", "&&", "<STR_LIT>", "Unexpected instruction", "<STR_LIT>", ")", ";" ]

[ "bool", "IsFunclet", "=", "false", ";", "auto", "WinCFI", "=", "make_scope_exit", "(", "[", "&", "]", "(", ")", "{", "if", "(", "!", "MF", ".", "hasWinCFI", "(", ")", ")", "MF", ".", "setHasWinCFI", "(", "HasWinCFI", ")", ";", "}", ")", ";", "if", "(", "MBB", ".", "end", "(", ")", "!=", "MBBI", ")", "{", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "RetOpcode", "=", "MBBI", "->", "getOpcode", "(", ")", ";", "IsTailCallReturn", "=", "RetOpcode", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "RetOpcode", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "RetOpcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ";", "IsTailCallReturn", "|=", "RetOpcode", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "RetOpcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ";", "IsFunclet", "=", "isFuncletReturnInstr", "(", "*", "MBBI", ")", ";", "}", "int64_t", "NumBytes", "=", "IsFunclet", "?", "getWinEHFuncletFrameSize", "(", "MF", ")", ":", "MFI", ".", "getStackSize", "(", ")", ";", "AArch64FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "AArch64FunctionInfo", ">", "(", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "return", ";", "auto", "InsertAuthLROnExit", "=", "make_scope_exit", "(", "[", "&", "]", "(", ")", "{", "if", "(", "shouldAuthenticateLR", "(", "MF", ")", ")", "{", "if", "(", "LLVM_UNLIKELY", "(", "!", "Subtarget", ".", "hasPA", "(", ")", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "arm64e LR authentication requires ptrauth", "<STR_LIT>", ")", ";", "for", "(", "const", "CalleeSavedInfo", "&", "Info", ":", "MFI", ".", "getCalleeSavedInfo", "(", ")", ")", "{", "if", "(", "Info", ".", "getReg", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "continue", ";", "MachineBasicBlock", "::", "iterator", "TI", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "if", "(", "TI", "!=", "MBB", ".", "end", "(", ")", "&&", "TI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "TI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "copyImplicitOps", "(", "*", "TI", ")", ";", "MBB", ".", "erase", "(", "TI", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "TI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "}", "}", "}", "}", ")", ";", "uint64_t", "ArgumentPopSize", "=", "<NUM_LIT>", ";", "if", "(", "IsTailCallReturn", ")", "{", "MachineOperand", "&", "StackAdjust", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "ArgumentPopSize", "=", "StackAdjust", ".", "getImm", "(", ")", ";", "}", "else", "{", "ArgumentPopSize", "=", "AFI", "->", "getArgumentStackToRestore", "(", ")", ";", "}", "auto", "Cleanup", "=", "make_scope_exit", "(", "[", "&", "]", "{", "InsertReturnAddressAuth", "(", "MF", ",", "MBB", ")", ";", "}", ")", ";", "bool", "IsWin64", "=", "Subtarget", ".", "isCallingConvWin64", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ";", "unsigned", "FixedObject", "=", "(", "IsWin64", "&&", "!", "IsFunclet", ")", "?", "alignTo", "(", "AFI", "->", "getVarArgsGPRSize", "(", ")", ",", "<NUM_LIT>", ")", ":", "<NUM_LIT>", ";", "uint64_t", "AfterCSRPopSize", "=", "ArgumentPopSize", ";", "auto", "PrologueSaveSize", "=", "AFI", "->", "getCalleeSavedStackSize", "(", ")", "+", "FixedObject", ";", "if", "(", "MF", ".", "hasEHFunclets", "(", ")", ")", "AFI", "->", "setLocalStackSize", "(", "NumBytes", "-", "PrologueSaveSize", ")", ";", "bool", "CombineSPBump", "=", "shouldCombineCSRLocalStackBump", "(", "MF", ",", "NumBytes", ")", ";", "if", "(", "!", "CombineSPBump", "&&", "PrologueSaveSize", "!=", "<NUM_LIT>", ")", "{", "MachineBasicBlock", "::", "iterator", "Pop", "=", "std", "::", "prev", "(", "MBB", ".", "getFirstTerminator", "(", ")", ")", ";", "while", "(", "AArch64InstrInfo", "::", "isSEHInstruction", "(", "*", "Pop", ")", ")", "Pop", "=", "std", "::", "prev", "(", "Pop", ")", ";", "const", "MachineOperand", "&", "OffsetOp", "=", "Pop", "->", "getOperand", "(", "Pop", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "if", "(", "OffsetOp", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "convertCalleeSaveRestoreToSPPrePostIncDec", "(", "MBB", ",", "Pop", ",", "DL", ",", "TII", ",", "PrologueSaveSize", ",", "NeedsWinCFI", ",", "&", "HasWinCFI", ",", "false", ")", ";", "else", "{", "AfterCSRPopSize", "+=", "PrologueSaveSize", ";", "}", "}", "MachineBasicBlock", "::", "iterator", "LastPopI", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "Begin", "=", "MBB", ".", "begin", "(", ")", ";", "while", "(", "LastPopI", "!=", "Begin", ")", "{", "--", "LastPopI", ";", "if", "(", "!", "LastPopI", "->", "getFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", "||", "IsSVECalleeSave", "(", "LastPopI", ")", ")", "{", "++", "LastPopI", ";", "break", ";", "}", "else", "if", "(", "CombineSPBump", ")", "fixupCalleeSaveRestoreStackOffset", "(", "*", "LastPopI", ",", "AFI", "->", "getLocalStackSize", "(", ")", ",", "NeedsWinCFI", ",", "&", "HasWinCFI", ")", ";", "}", "if", "(", "NeedsWinCFI", ")", "{", "HasWinCFI", "=", "true", ";", "BuildMI", "(", "MBB", ",", "LastPopI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "}", "const", "StackOffset", "&", "SVEStackSize", "=", "getSVEStackSize", "(", "MF", ")", ";", "if", "(", "CombineSPBump", ")", "{", "assert", "(", "!", "SVEStackSize", "&&", "<STR_LIT>", "Cannot combine SP bump with SVE", "<STR_LIT>", ")", ";", "emitFrameOffset", "(", "MBB", ",", "MBB", ".", "getFirstTerminator", "(", ")", ",", "DL", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "{", "NumBytes", "+", "(", "int64_t", ")", "AfterCSRPopSize", ",", "MVT", "::", "i8", "}", ",", "TII", ",", "MachineInstr", "::", "FrameDestroy", ",", "false", ",", "NeedsWinCFI", ",", "&", "HasWinCFI", ")", ";", "if", "(", "NeedsWinCFI", "&&", "HasWinCFI", ")", "BuildMI", "(", "MBB", ",", "MBB", ".", "getFirstTerminator", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "return", ";", "}", "NumBytes", "-=", "PrologueSaveSize", ";", "assert", "(", "NumBytes", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", "Negative stack allocation size!?", "<STR_LIT>", ")", ";", "StackOffset", "DeallocateBefore", "=", "{", "}", ",", "DeallocateAfter", "=", "SVEStackSize", ";", "MachineBasicBlock", "::", "iterator", "RestoreBegin", "=", "LastPopI", ",", "RestoreEnd", "=", "LastPopI", ";", "if", "(", "AFI", "->", "getSVECalleeSavedStackSize", "(", ")", ")", "{", "RestoreBegin", "=", "std", "::", "prev", "(", "RestoreEnd", ")", ";", ";", "while", "(", "IsSVECalleeSave", "(", "RestoreBegin", ")", "&&", "RestoreBegin", "!=", "MBB", ".", "begin", "(", ")", ")", "--", "RestoreBegin", ";", "++", "RestoreBegin", ";", "assert", "(", "IsSVECalleeSave", "(", "RestoreBegin", ")", "&&", "IsSVECalleeSave", "(", "std", "::", "prev" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

2,955

[ "N", ")", "{" ]

[ "void", "setName", "(", "StringRef" ]

GCC

i386

MD

program_repair

CPU

2,956

[ "<FIXS>", "<FIXE>", "<FIXS>", "if", "(", "use_ndd", ")", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "return", "widen", "?", "<STR_LIT>", ":", "<STR_LIT>", "<FIXE>", "<FIXS>", "if", "(", "use_ndd", ")", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "return", "widen", "?", "<STR_LIT>", ":", "<STR_LIT>", "<FIXE>", "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "<FIXE>" ]

[ "if", "(", "which_alternative", "=", "=", "<NUM_LIT>", "|", "|", "which_alternative", "=", "=", "<NUM_LIT>", ")", "std", ":", ":", "swap", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", "<BUGS>", "gcc_assert", "(", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "<BUGE>", "if", "(", "x86_maybe_negate_const_int", "(", "&", "operands", "[", "<NUM_LIT>", "]", ",", "QImode", ")", ")", "{", "<BUGS>", "if", "(", "widen", ")", "return", "<STR_LIT>", "<BUGE>", "else", "<BUGS>", "return", "<STR_LIT>", "<BUGE>", "}", "<BUGS>", "if", "(", "widen", ")", "return", "<STR_LIT>", "<BUGE>", "else", "<BUGS>", "return", "<STR_LIT>", "<BUGE>", "}", "}", "<BUGS>", "[", "(", "set", "(", "attr", "<STR_LIT>", ")", "<BUGE>", "(", "cond", "[", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", ")" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

2,957

[ "}" ]

[ "case", "MFMASmallGemmOptID", ":", "return", "std", "::", "make_unique", "<", "MFMASmallGemmOpt", ">", "(", "DAG", ",", "TII", ")", ";", "case", "MFMASmallGemmSingleWaveOptID", ":", "return", "std", "::", "make_unique", "<", "MFMASmallGemmSingleWaveOpt", ">", "(", "DAG", ",", "TII", ")", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", "Unknown IGLPStrategyID", "<STR_LIT>", ")", ";" ]

GCC

nds32

MD

stmt_completion

CPU

2,958

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "and", "(", "eq_attr" ]

LLVM

AArch64

TD

stmt_completion

CPU

2,959

[ "ro_Wextend128", ",", "ro_Xextend128", ">", ";" ]

[ "def", "ro128", ":", "ROAddrMode", "<", "ro_Windexed128", ",", "ro_Xindexed128", "," ]

GCC

i386

MD

stmt_completion

CPU

2,960

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>" ]

LLVM

ARM64

TD

next_suggestion

CPU

2,961

[ "let", "ParserMatchClass", "=", "AdrOperand", ";" ]

[ "def", "adrlabel", ":", "Operand", "<", "i64", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

2,962

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "class", "BaseSIMDMixedTwoVector", "<", "bit", "Q", ",", "bit", "U", ",", "bits", "<", "<NUM_LIT>", ">", "size", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "RegisterOperand", "inreg", ",", "RegisterOperand", "outreg", ",", "string", "asm", ",", "string", "outkind", ",", "string", "inkind", ",", "list", "<", "dag", ">", "pattern", ">", ":", "I", "<", "(", "outs", "outreg", ":", "$", "Rd", ")", ",", "(", "ins", "inreg", ":", "$", "Rn", ")", ",", "asm", ",", "<STR_LIT>", "#", "outkind", "#", "<STR_LIT>", "#", "inkind", "#", "<STR_LIT>", "#", "outkind", "#", "<STR_LIT>", ",", "<STR_LIT>", ",", "pattern", ">", ",", "Sched", "<", "[", "WriteVq", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

2,963

[ "<STR_LIT>", ";" ]

[ "def", "UImm6Operand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "let", "DiagnosticType", "=" ]

GCC

aarch64

CPP

stmt_completion

CPU

2,964

[ ")", "const", "override", "{" ]

[ "unsigned", "int", "call_properties", "(", "const", "function_instance", "&" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

2,965

[ "}" ]

[ "else", "{", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "if", "(", "Offset", ")", "{", "const", "MCExpr", "*", "OffsetExpr", "=", "MCConstantExpr", "::", "Create", "(", "Offset", ",", "Ctx", ")", ";", "Expr", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "Expr", ",", "OffsetExpr", ",", "Ctx", ")", ";", "}" ]

GCC

m32c

CPP

code_generation

MPU

2,966

[ "int", "m32c_cannot_change_mode_class", "(", "enum", "machine_mode", "from", ",", "enum", "machine_mode", "to", ",", "int", "rclass", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", "cannot change from %s to %s in %s\\n", "<STR_LIT>", ",", "mode_name", "[", "from", "]", ",", "mode_name", "[", "to", "]", ",", "class_names", "[", "rclass", "]", ")", ";", "if", "(", "to", "==", "QImode", ")", "return", "(", "class_contents", "[", "rclass", "]", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ")", ";", "if", "(", "class_contents", "[", "rclass", "]", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", "&&", "GET_MODE_SIZE", "(", "from", ")", ">", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_MODE_SIZE", "(", "from", ")", ">", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "}" ]

[ "Implements", "CANNOT_CHANGE_MODE_CLASS", ".", "Only", "r0", "and", "r1", "can", "change", "to", "QI", "(", "r0l", ",", "r1l", ")", "because", "the", "chip", "does", "n't", "support", "QI", "ops", "on", "other", "registers", "(", "well", ",", "it", "does", "on", "a0/a1", "but", "if", "we", "let", "gcc", "do", "that", ",", "reload", "suffers", ")", ".", "Otherwise", ",", "we", "allow", "changes", "to", "larger", "modes", "." ]

LLVM

Hexagon

TD

next_suggestion

DSP

2,967

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

2,968

[ ",", "Addr", ",", "Table", ")", ";" ]

[ "JumpTableSDNode", "*", "JT", "=", "cast", "<", "JumpTableSDNode", ">", "(", "Table", ")", ";", "SDValue", "JTI", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PTy", ")", ";", "Table", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "JTI", ")", ";", "Index", "=", "DAG", ".", "getNode", "(", "ISD", "::", "MUL", ",", "dl", ",", "PTy", ",", "Index", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "PTy", ")", ")", ";", "SDValue", "Addr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "PTy", ",", "Index", ",", "Table", ")", ";", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "Chain", ",", "Addr", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "JTI", ")", ";", "}", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "Addr", "=", "DAG", ".", "getLoad", "(", "(", "EVT", ")", "MVT", "::", "i32", ",", "dl", ",", "Chain", ",", "Addr", ",", "MachinePointerInfo", "::", "getJumpTable", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Addr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "PTy" ]

LLVM

X86

CPP

stmt_completion

CPU

2,969

[ "Family", ",", "Model", ")", ";" ]

[ "union", "{", "unsigned", "u", "[", "<NUM_LIT>", "]", ";", "char", "c", "[", "<NUM_LIT>", "]", ";", "}", "text", ";", "if", "(", "GetCpuIDAndInfo", "(", "<NUM_LIT>", ",", "&", "EAX", ",", "text", ".", "u", "+", "<NUM_LIT>", ",", "text", ".", "u", "+", "<NUM_LIT>", ",", "text", ".", "u", "+", "<NUM_LIT>", ")", ")", "return", ";", "GetCpuIDAndInfo", "(", "<NUM_LIT>", ",", "&", "EAX", ",", "&", "EBX", ",", "&", "ECX", ",", "&", "EDX", ")", ";", "if", "(", "(", "EDX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "HasCMov", "=", "true", ";", "if", "(", "(", "EDX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "X86SSELevel", "=", "MMX", ";", "if", "(", "(", "EDX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "X86SSELevel", "=", "SSE1", ";", "if", "(", "(", "EDX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "X86SSELevel", "=", "SSE2", ";", "if", "(", "ECX", "&", "<NUM_LIT>", ")", "X86SSELevel", "=", "SSE3", ";", "if", "(", "(", "ECX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "X86SSELevel", "=", "SSSE3", ";", "if", "(", "(", "ECX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "X86SSELevel", "=", "SSE41", ";", "if", "(", "(", "ECX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "X86SSELevel", "=", "SSE42", ";", "bool", "IsIntel", "=", "memcmp", "(", "text", ".", "c", ",", "<STR_LIT>", "GenuineIntel", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "bool", "IsAMD", "=", "!", "IsIntel", "&&", "memcmp", "(", "text", ".", "c", ",", "<STR_LIT>", "AuthenticAMD", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "HasCLMUL", "=", "IsIntel", "&&", "(", "(", "ECX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";", "HasFMA3", "=", "IsIntel", "&&", "(", "(", "ECX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";", "HasAVX", "=", "(", "(", "ECX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";", "HasAES", "=", "IsIntel", "&&", "(", "(", "ECX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";", "if", "(", "IsIntel", "||", "IsAMD", ")", "{", "unsigned", "Family", "=", "<NUM_LIT>", ";", "unsigned", "Model", "=", "<NUM_LIT>", ";", "DetectFamilyModel", "(", "EAX", "," ]

LLVM

Hexagon

TD

next_suggestion

DSP

2,970

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_vmaxw", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rtt32", ",", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_ea23e4", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

Mips

CPP

next_suggestion

CPU

2,971

[ "return", "<NUM_LIT>", ";" ]

[ "case", "Mips", "::", "SC64", ":", "case", "Mips", "::", "SCD", ":", "case", "Mips", "::", "SCE", ":", "return", "<NUM_LIT>", ";", "case", "Mips", "::", "LLE_MM", ":", "case", "Mips", "::", "LLE_MMR6", ":", "case", "Mips", "::", "LL_MM", ":", "case", "Mips", "::", "SCE_MM", ":", "case", "Mips", "::", "SCE_MMR6", ":", "case", "Mips", "::", "SC_MM", ":", "return", "<NUM_LIT>", ";", "case", "Mips", "::", "LL64_R6", ":", "case", "Mips", "::", "LL_R6", ":", "case", "Mips", "::", "LLD_R6", ":", "case", "Mips", "::", "SC64_R6", ":", "case", "Mips", "::", "SCD_R6", ":", "case", "Mips", "::", "SC_R6", ":", "return", "<NUM_LIT>", ";", "case", "Mips", "::", "INLINEASM", ":", "{", "unsigned", "ConstraintID", "=", "InlineAsm", "::", "getMemoryConstraintID", "(", "MO", ".", "getImm", "(", ")", ")", ";", "switch", "(", "ConstraintID", ")", "{", "case", "InlineAsm", "::", "Constraint_ZC", ":", "{", "const", "MipsSubtarget", "&", "Subtarget", "=", "MO", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", ";", "if", "(", "Subtarget", ".", "inMicroMipsMode", "(", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "Subtarget", ".", "hasMips32r6", "(", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "}", "default", ":" ]

LLVM

PowerPC

TD

stmt_completion

CPU

2,972

[ "i64", ":", "$", "rA", ")", ")", "]", ">", ",", "Requires", "<", "[", "In64BitMode", "]", ">", ";" ]

[ "def", "MTVSRD", ":", "XX1_RS6_RD5_XO", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "vsfrc", ":", "$", "XT", ")", ",", "(", "ins", "g8rc", ":", "$", "rA", ")", ",", "<STR_LIT>", ",", "IIC_VecGeneral", ",", "[", "(", "set", "f64", ":", "$", "XT", ",", "(", "PPCmtvsra" ]

LLVM

Hexagon

TD

next_suggestion

DSP

2,973

[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

LLVM

Nios2

CPP

next_suggestion

MPU

2,974

[ "return", "CodeModel", "::", "Small", ";" ]

[ "static", "CodeModel", "::", "Model", "getEffectiveCodeModel", "(", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "Reloc", "::", "Model", "RM", ",", "bool", "JIT", ")", "{", "if", "(", "CM", ")", "return", "*", "CM", ";" ]

GCC

i386

CPP

stmt_completion

CPU

2,975

[ "v64qi", ")", "_", "_", "B", ",", "_", "_", "C", ")", ";" ]

[ "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_vgf2p8affineqb_v64qi", "(", "(", "_", "_", "v64qi", ")", "_", "_", "A", ",", "(", "_", "_" ]

LLVM

ARM

TD

next_suggestion

CPU

2,976

[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

[ "let", "MIOperandInfo", "=", "(", "ops", "GPR", ":", "$", "addr", ",", "i32imm", ":", "$", "align", ")", ";", "let", "EncoderMethod", "=", "<STR_LIT>", ";" ]

GCC

moxie

MD

next_suggestion

CPU

2,977

[ "<STR_LIT>", ")" ]

[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

2,978

[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

GCC

mcore

CPP

code_generation

MPU

2,979

[ "int", "mcore_is_same_reg", "(", "rtx", "x", ",", "rtx", "y", ")", "{", "while", "(", "GET_CODE", "(", "x", ")", "==", "SUBREG", ")", "x", "=", "SUBREG_REG", "(", "x", ")", ";", "while", "(", "GET_CODE", "(", "y", ")", "==", "SUBREG", ")", "y", "=", "SUBREG_REG", "(", "y", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "REG", "&&", "GET_CODE", "(", "y", ")", "==", "REG", "&&", "REGNO", "(", "x", ")", "==", "REGNO", "(", "y", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "}" ]

[ "Tell", "me", "if", "a", "pair", "of", "reg/subreg", "rtx", "'s", "actually", "refer", "to", "the", "same", "register", ".", "Note", "that", "the", "current", "version", "does", "n't", "worry", "about", "whether", "they", "are", "the", "same", "mode", "or", "note", "(", "e.g.", ",", "a", "QImode", "in", "r2", "matches", "an", "HImode", "in", "r2", "matches", "an", "SImode", "in", "r2", ".", "Might", "think", "in", "the", "future", "about", "whether", "we", "want", "to", "be", "able", "to", "say", "something", "about", "modes", "." ]

LLVM

X86

CPP

next_suggestion

CPU

2,980

[ "if", "(", "Is64Bit", ")", "{" ]

[ "if", "(", "HasAVX", "&&", "Is64Bit", ")", "return", "CSR_64_Intel_OCL_BI_AVX_SaveList", ";", "if", "(", "!", "HasAVX", "&&", "!", "IsWin64", "&&", "Is64Bit", ")", "return", "CSR_64_Intel_OCL_BI_SaveList", ";", "break", ";", "}", "CASE_OBF_SAVE", "(", "<NUM_LIT>", ")", "CASE_OBF_SAVE", "(", "<NUM_LIT>", ")", "CASE_OBF_SAVE", "(", "<NUM_LIT>", ")", "CASE_OBF_SAVE", "(", "<NUM_LIT>", ")", "CASE_OBF_SAVE", "(", "<NUM_LIT>", ")", "CASE_OBF_SAVE", "(", "<NUM_LIT>", ")", "CASE_OBF_SAVE", "(", "<NUM_LIT>", ")", "CASE_OBF_SAVE", "(", "<NUM_LIT>", ")", "CASE_OBF_SAVE", "(", "<NUM_LIT>", ")", "CASE_OBF_SAVE", "(", "<NUM_LIT>", ")", "case", "CallingConv", "::", "HHVM", ":", "return", "CSR_64_HHVM_SaveList", ";", "case", "CallingConv", "::", "X86_RegCall", ":", "if", "(", "Is64Bit", ")", "{", "if", "(", "IsWin64", ")", "{", "return", "(", "HasSSE", "?", "CSR_Win64_RegCall_SaveList", ":", "CSR_Win64_RegCall_NoSSE_SaveList", ")", ";", "}", "else", "{", "return", "(", "HasSSE", "?", "CSR_SysV64_RegCall_SaveList", ":", "CSR_SysV64_RegCall_NoSSE_SaveList", ")", ";", "}", "}", "else", "{", "return", "(", "HasSSE", "?", "CSR_32_RegCall_SaveList", ":", "CSR_32_RegCall_NoSSE_SaveList", ")", ";", "}", "case", "CallingConv", "::", "Cold", ":", "if", "(", "Is64Bit", ")", "return", "CSR_64_MostRegs_SaveList", ";", "break", ";", "case", "CallingConv", "::", "Win64", ":", "if", "(", "!", "HasSSE", ")", "return", "CSR_Win64_NoSSE_SaveList", ";", "return", "CSR_Win64_SaveList", ";", "case", "CallingConv", "::", "X86_64_SysV", ":", "if", "(", "CallsEHReturn", ")", "return", "CSR_64EHRet_SaveList", ";", "return", "CSR_64_SaveList", ";", "case", "CallingConv", "::", "X86_INTR", ":", "if", "(", "Is64Bit", ")", "{", "if", "(", "HasAVX512", ")", "return", "CSR_64_AllRegs_AVX512_SaveList", ";", "if", "(", "HasAVX", ")", "return", "CSR_64_AllRegs_AVX_SaveList", ";", "if", "(", "HasSSE", ")", "return", "CSR_64_AllRegs_SaveList", ";", "return", "CSR_64_AllRegs_NoSSE_SaveList", ";", "}", "else", "{", "if", "(", "HasAVX512", ")", "return", "CSR_32_AllRegs_AVX512_SaveList", ";", "if", "(", "HasAVX", ")", "return", "CSR_32_AllRegs_AVX_SaveList", ";", "if", "(", "HasSSE", ")", "return", "CSR_32_AllRegs_SSE_SaveList", ";", "return", "CSR_32_AllRegs_SaveList", ";", "}", "default", ":", "break", ";", "}" ]

LLVM

X86

CPP

next_suggestion

CPU

2,981

[ "R1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "NextVT", ",", "ResNext", ",", "R1", ")", ";" ]

[ "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "DL", ",", "CurrVT", ",", "Op0", ",", "NibbleShift", ")", ";", "SDValue", "HiZ", ";", "if", "(", "CurrVT", ".", "is512BitVector", "(", ")", ")", "{", "MVT", "MaskVT", "=", "MVT", "::", "getVectorVT", "(", "MVT", "::", "i1", ",", "CurrVT", ".", "getVectorNumElements", "(", ")", ")", ";", "HiZ", "=", "DAG", ".", "getSetCC", "(", "DL", ",", "MaskVT", ",", "Hi", ",", "Zero", ",", "ISD", "::", "SETEQ", ")", ";", "HiZ", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND", ",", "DL", ",", "CurrVT", ",", "HiZ", ")", ";", "}", "else", "{", "HiZ", "=", "DAG", ".", "getSetCC", "(", "DL", ",", "CurrVT", ",", "Hi", ",", "Zero", ",", "ISD", "::", "SETEQ", ")", ";", "}", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "CurrVT", ",", "InRegLUT", ",", "Lo", ")", ";", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "CurrVT", ",", "InRegLUT", ",", "Hi", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "CurrVT", ",", "Lo", ",", "HiZ", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "CurrVT", ",", "Lo", ",", "Hi", ")", ";", "while", "(", "CurrVT", "!=", "VT", ")", "{", "int", "CurrScalarSizeInBits", "=", "CurrVT", ".", "getScalarSizeInBits", "(", ")", ";", "int", "CurrNumElts", "=", "CurrVT", ".", "getVectorNumElements", "(", ")", ";", "MVT", "NextSVT", "=", "MVT", "::", "getIntegerVT", "(", "CurrScalarSizeInBits", "*", "<NUM_LIT>", ")", ";", "MVT", "NextVT", "=", "MVT", "::", "getVectorVT", "(", "NextSVT", ",", "CurrNumElts", "/", "<NUM_LIT>", ")", ";", "SDValue", "Shift", "=", "DAG", ".", "getConstant", "(", "CurrScalarSizeInBits", ",", "DL", ",", "NextVT", ")", ";", "if", "(", "CurrVT", ".", "is512BitVector", "(", ")", ")", "{", "MVT", "MaskVT", "=", "MVT", "::", "getVectorVT", "(", "MVT", "::", "i1", ",", "CurrVT", ".", "getVectorNumElements", "(", ")", ")", ";", "HiZ", "=", "DAG", ".", "getSetCC", "(", "DL", ",", "MaskVT", ",", "DAG", ".", "getBitcast", "(", "CurrVT", ",", "Op0", ")", ",", "DAG", ".", "getBitcast", "(", "CurrVT", ",", "Zero", ")", ",", "ISD", "::", "SETEQ", ")", ";", "HiZ", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND", ",", "DL", ",", "CurrVT", ",", "HiZ", ")", ";", "}", "else", "{", "HiZ", "=", "DAG", ".", "getSetCC", "(", "DL", ",", "CurrVT", ",", "DAG", ".", "getBitcast", "(", "CurrVT", ",", "Op0", ")", ",", "DAG", ".", "getBitcast", "(", "CurrVT", ",", "Zero", ")", ",", "ISD", "::", "SETEQ", ")", ";", "}", "HiZ", "=", "DAG", ".", "getBitcast", "(", "NextVT", ",", "HiZ", ")", ";", "SDValue", "ResNext", "=", "Res", "=", "DAG", ".", "getBitcast", "(", "NextVT", ",", "Res", ")", ";", "SDValue", "R0", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "DL", ",", "NextVT", ",", "ResNext", ",", "Shift", ")", ";", "SDValue", "R1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "DL", ",", "NextVT", ",", "HiZ", ",", "Shift", ")", ";" ]

GCC

aarch64

MD

next_suggestion

CPU

2,982

[ "(", "ASHIFT", ":", "GPI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", ")", "]" ]

[ "(", "ASHIFT", ":", "GPI", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "minus", ":", "GPI", "(", "match_dup", "<NUM_LIT>", ")" ]

LLVM

AArch64

TD

next_suggestion

CPU

2,983

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "size", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "size2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opcode", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";" ]

LLVM

X86

CPP

program_repair

CPU

2,984

[ "<FIXS>", "SDValue", "X86TargetLowering", "::", "expandIndirectJTBranch", "(", "const", "SDLoc", "&", "dl", ",", "<FIXE>" ]

[ "return", "true", ";", "}", "<BUGS>", "SDValue", "X86TargetLowering", "::", "expandIndirectJTBranch", "(", "const", "SDLoc", "&", "dl", ",", "<BUGE>", "SDValue", "Value", ",", "SDValue", "Addr", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "const", "Module", "*", "M", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getMMI", "(", ")", ".", "getModule", "(", ")", ";", "Metadata", "*", "IsCFProtectionSupported", "=", "M", "->", "getModuleFlag", "(", "<STR_LIT>", "cf-protection-branch", "<STR_LIT>", ")", ";" ]

GCC

msp430

MD

stmt_completion

MPU

2,985

[ "<STR_LIT>", ")", ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "match_code" ]

GCC

stormy16

MD

next_suggestion

CPU

2,986

[ ")" ]

[ "(", "CARRY_REG", "<NUM_LIT>", ")", "]" ]

GCC

arm

MD

next_suggestion

CPU

2,987

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

2,988

[ ".", "CONSTANT_ADDRESS_32BIT", ";" ]

[ "bool", "AMDGPUPerfHint", "::", "isConstantAddr", "(", "const", "Value", "*", "V", ")", "const", "{", "if", "(", "auto", "PT", "=", "dyn_cast", "<", "PointerType", ">", "(", "V", "->", "getType", "(", ")", ")", ")", "{", "unsigned", "As", "=", "PT", "->", "getAddressSpace", "(", ")", ";", "return", "As", "==", "AS", ".", "CONSTANT_ADDRESS", "||", "As", "==", "AS" ]

GCC

i386

CPP

stmt_completion

CPU

2,989

[ ",", "_", "_", "R", ")", ";" ]

[ "return", "(", "_", "_", "m512d", ")", "_", "_", "builtin_ia32_cvtqq2pd512_mask", "(", "(", "_", "_", "v8di", ")", "_", "_", "A", ",", "(", "_", "_", "v8df", ")", "_", "mm512_setzero_pd", "(", ")", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U" ]

LLVM

X86

CPP

program_repair

CPU

2,990

[ "<FIXS>", "baseRegNo", "=", "insn", ".", "hasAdSize", "?", "X86", "::", "ESI", ":", "X86", "::", "RSI", ";", "<FIXE>", "<FIXS>", "baseRegNo", "=", "insn", ".", "hasAdSize", "?", "X86", "::", "SI", ":", "X86", "::", "ESI", ";", "<FIXE>", "<FIXS>", "baseRegNo", "=", "insn", ".", "hasAdSize", "?", "X86", "::", "ESI", ":", "X86", "::", "SI", ";", "<FIXE>" ]

[ "unsigned", "baseRegNo", ";", "if", "(", "insn", ".", "mode", "==", "MODE_64BIT", ")", "<BUGS>", "baseRegNo", "=", "insn", ".", "prefixPresent", "[", "<NUM_LIT>", "]", "?", "X86", "::", "ESI", ":", "X86", "::", "RSI", ";", "<BUGE>", "else", "if", "(", "insn", ".", "mode", "==", "MODE_32BIT", ")", "<BUGS>", "baseRegNo", "=", "insn", ".", "prefixPresent", "[", "<NUM_LIT>", "]", "?", "X86", "::", "SI", ":", "X86", "::", "ESI", ";", "<BUGE>", "else", "{", "assert", "(", "insn", ".", "mode", "==", "MODE_16BIT", ")", ";", "<BUGS>", "baseRegNo", "=", "insn", ".", "prefixPresent", "[", "<NUM_LIT>", "]", "?", "X86", "::", "ESI", ":", "X86", "::", "SI", ";", "<BUGE>", "}", "MCOperand", "baseReg", "=", "MCOperand", "::", "createReg", "(", "baseRegNo", ")", ";", "mcInst", ".", "addOperand", "(", "baseReg", ")", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

2,991

[ "SDNode", "*", "N", ")", "{" ]

[ "Value", "*", "X86IREmitter", "::", "visitMOVDQ2Q", "(", "const" ]

LLVM

ARM

TD

next_suggestion

CPU

2,992

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "imm", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qm", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Unpredictable", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Unpredictable", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Unpredictable", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

gcn

MD

stmt_completion

GPU

2,993

[ "<STR_LIT>", ")" ]

[ "(", "define_mode_attr", "SCALAR_MODE", "[", "(", "V64QI", "<STR_LIT>", ")", "(", "V64HI", "<STR_LIT>", ")", "(", "V64SI" ]

LLVM

ARM

CPP

program_repair

CPU

2,994

[ "<FIXS>", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", "::", "i32", ")", ";", "<FIXE>" ]

[ "Base", "=", "N", ";", "<BUGS>", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "<BUGE>", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "ADD", "||", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "return", "true", ";" ]

GCC

aarch64

MD

next_suggestion

CPU

2,995

[ ")" ]

[ "(", "match_operand", ":", "SVE_I", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SVE_I", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

GCC

rs6000

MD

stmt_completion

CPU

2,996

[ ")", "]", ")" ]

[ "(", "define_mode_iterator", "EXTHI", "[", "SI", "(", "DI", "<STR_LIT>" ]

LLVM

X86

CPP

stmt_completion

CPU

2,997

[ ",", "Subtype", ")", ";" ]

[ "return", "createX86MachObjectWriter", "(", "OS", ",", "true", ",", "MachO", "::", "CPU_TYPE_X86_64" ]

GCC

i386

CPP

stmt_completion

CPU

2,998

[ "(", "_", "_", "v32hi", ")", "_", "mm512_setzero_si512", "(", ")", ",", "(", "_", "_", "mmask32", ")", "_", "_", "U", ")", ";" ]

[ "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_psllwi512_mask", "(", "(", "_", "_", "v32hi", ")", "_", "_", "A", ",", "_", "_", "B", "," ]

GCC

arm

MD

next_suggestion

CPU

2,999

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "V4SF", "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V4SF", "[", "(", "match_operand", ":", "V8BF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V8BF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "BF_MA", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]