docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
GCC	arm	MD	program_repair	CPU	2,800	[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>" ]	[ "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "return", "\\\"add\\\\t%2, %\|pc\\\"<BUGS>[(set_attr ", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", ")" ]
GCC	rs6000	MD	stmt_completion	CPU	2,801	[ ")" ]	[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>" ]
LLVM	BPF	CPP	next_suggestion	Virtual ISA	2,802	[ "}" ]	[ "Changed", "=", "removeCompareBuiltin", "(", "M", ")", "\|\|", "Changed", ";", "return", "Changed", ";" ]
LLVM	SystemZ	CPP	stmt_completion	CPU	2,803	[ ")", ";" ]	[ "const", "MachineFrameInfo", "&", "MFI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFrameInfo", "(", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "\|\|", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", "\|\|", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "\|\|", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "int64_t", "Length", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "FI1", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "unsigned", "FI2", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(" ]
LLVM	Sparc	CPP	stmt_completion	CPU	2,804	[ "EndOfStatement", ":" ]	[ "SparcAsmParser", "::", "OperandMatchResultTy", "SparcAsmParser", "::", "parseMEMOperand", "(", "OperandVector", "&", "Operands", ")", "{", "SMLoc", "S", ",", "E", ";", "unsigned", "BaseReg", "=", "<NUM_LIT>", ";", "if", "(", "ParseRegister", "(", "BaseReg", ",", "S", ",", "E", ")", ")", "{", "return", "MatchOperand_NoMatch", ";", "}", "switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{", "default", ":", "return", "MatchOperand_NoMatch", ";", "case", "AsmToken", "::", "Comma", ":", "case", "AsmToken", "::", "RBrac", ":", "case", "AsmToken", "::" ]
LLVM	ARM	TD	program_repair	CPU	2,805	[ "<FIXS>", "(", "ins", "addrmode6", ":", "$", "Rn", ",", "DPR", ":", "$", "Vd", ",", "DPR", ":", "$", "src2", ",", "DPR", ":", "$", "src3", ",", "DPR", ":", "$", "src4", ",", "<FIXE>", "<FIXS>", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "let", "Rm", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Rn", "{", "<NUM_LIT>", "}", ";", "<FIXE>" ]	[ "class", "VST4LN", "bits", "<NUM_LIT>", ">", "op11_8", ",", "bits", "<NUM_LIT>", ">", "op7_4", ",", "string", "Dt", ">", ":", "NLdStLn", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op11_8", ",", "op7_4", ",", "(", "outs", ")", ",", "<BUGS>", "(", "ins", "addrmode6", ":", "$", "addr", ",", "DPR", ":", "$", "Vd", ",", "DPR", ":", "$", "src2", ",", "DPR", ":", "$", "src3", ",", "DPR", ":", "$", "src4", ",", "<BUGE>", "nohash_imm", ":", "$", "lane", ")", ",", "IIC_VST4ln", ",", "<STR_LIT>", ",", "Dt", ",", "<BUGS>", "<STR_LIT>", ",", "<BUGE>", "<STR_LIT>", ",", "[", "]", ">", "{", "<BUGS>", "let", "offset", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "addr", "{", "<NUM_LIT>", "}", ";", "<BUGE>", "}", "def", "VST4LNd8", ":", "VST4LN", "<NUM_LIT>", ",", "{", "?", ",", "?", ",", "?", ",", "?", "}", ",", "<STR_LIT>", ">", "{" ]
LLVM	Hexagon	TD	next_suggestion	DSP	2,806	[ "let", "cofRelax2", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";" ]
GCC	pdp11	CPP	next_suggestion	MPU	2,807	[ "emit_move_insn", "(", "mem", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ";" ]	[ "rtx", "fnaddr", "=", "XEXP", "(", "DECL_RTL", "(", "fndecl", ")", ",", "<NUM_LIT>", ")", ";", "rtx", "mem", ";", "gcc_assert", "(", "!", "TARGET_SPLIT", ")", ";", "mem", "=", "adjust_address", "(", "m_tramp", ",", "HImode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "mem", ",", "GEN_INT", "(", "<NUM_LIT>", "+", "STATIC_CHAIN_REGNUM", ")", ")", ";", "mem", "=", "adjust_address", "(", "m_tramp", ",", "HImode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "mem", ",", "chain_value", ")", ";", "mem", "=", "adjust_address", "(", "m_tramp", ",", "HImode", ",", "<NUM_LIT>", ")", ";" ]
LLVM	AArch64	CPP	next_suggestion	CPU	2,808	[ "if", "(", "(", "NewOp", "=", "tryAdvSIMDModImm32", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "Op", ",", "DAG", ",", "DefBits", ",", "&", "LHS", ")", ")", "\|\|", "(", "NewOp", "=", "tryAdvSIMDModImm16", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "Op", ",", "DAG", ",", "DefBits", ",", "&", "LHS", ")", ")", ")", "return", "NewOp", ";" ]	[ "BuildVectorSDNode", "*", "BVN", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ";", "if", "(", "!", "BVN", ")", "{", "LHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "BVN", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ";", "}", "if", "(", "!", "BVN", ")", "return", "Op", ";", "APInt", "DefBits", "(", "VT", ".", "getSizeInBits", "(", ")", ",", "<NUM_LIT>", ")", ";", "APInt", "UndefBits", "(", "VT", ".", "getSizeInBits", "(", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "resolveBuildVector", "(", "BVN", ",", "DefBits", ",", "UndefBits", ")", ")", "{", "SDValue", "NewOp", ";", "DefBits", "=", "~", "DefBits", ";", "if", "(", "(", "NewOp", "=", "tryAdvSIMDModImm32", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "Op", ",", "DAG", ",", "DefBits", ",", "&", "LHS", ")", ")", "\|\|", "(", "NewOp", "=", "tryAdvSIMDModImm16", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "Op", ",", "DAG", ",", "DefBits", ",", "&", "LHS", ")", ")", ")", "return", "NewOp", ";", "else", "{", "DefBits", "=", "~", "UndefBits", ";" ]
LLVM	MSP430	CPP	stmt_completion	MPU	2,809	[ ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ")", ";" ]	[ "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "DebugLoc", "DL", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BuildMI", "(", "MBB" ]
LLVM	X86	CPP	stmt_completion	CPU	2,810	[ "TRI", ")", ";" ]	[ "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " to stack slot #", "<STR_LIT>", "<<", "FI", "<<", "'", "\\n", "'", ")", ";", "const", "TargetRegisterClass", "&", "RC", "=", "", "MRI", "->", "getRegClass", "(", "VirtReg", ")", ";", "TII", "->", "storeRegToStackSlot", "(", "", "MBB", ",", "Before", ",", "VirtReg", ",", "Kill", ",", "FI", ",", "&", "RC", "," ]
LLVM	ARM	TD	next_suggestion	CPU	2,811	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	AArch64	CPP	next_suggestion	CPU	2,812	[ "}" ]	[ "bool", "Hash", "=", "false", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Hash", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "Hash", "=", "true", ";", "}", "bool", "Negative", "=", "false", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "Negative", "=", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Plus", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Real", ")", ")", "{", "if", "(", "!", "Hash", ")", "return", "MatchOperand_NoMatch", ";", "Error", "(", "S", ",", "<STR_LIT>", "Expected floating-point immediate", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "APFloat", "RealVal", "(", "APFloat", "::", "IEEEdouble", ",", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ")", ";", "if", "(", "Negative", ")", "RealVal", ".", "changeSign", "(", ")", ";", "double", "DblVal", "=", "RealVal", ".", "convertToDouble", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Operands", ".", "push_back", "(", "AArch64Operand", "::", "CreateFPImm", "(", "DblVal", ",", "S", ",", "E", ")", ")", ";", "return", "MatchOperand_Success", ";" ]
GCC	arm	MD	stmt_completion	CPU	2,813	[ ")" ]	[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>" ]
GCC	ia64	CPP	program_repair	CPU	2,814	[ "<FIXS>", "gcc_unreachable", "(", ")", ";", "<FIXE>" ]	[ "emit_insn", "(", "gen_flushrs", "(", ")", ")", ";", "return", "const0_rtx", ";", "default", ":", "<BUGS>", "break", ";", "<BUGE>", "}", "return", "NULL_RTX", ";" ]
LLVM	Mips	CPP	program_repair	CPU	2,815	[ "<FIXS>", ":", "MCTargetStreamer", "(", "S", ")", ",", "canHaveModuleDirective", "(", "true", ")", "{", "GPRInfoSet", "=", "FPRInfoSet", "=", "FrameInfoSet", "=", "false", ";", "}", "<FIXE>" ]	[ "using", "namespace", "llvm", ";", "MipsTargetStreamer", "::", "MipsTargetStreamer", "(", "MCStreamer", "&", "S", ")", "<BUGS>", ":", "MCTargetStreamer", "(", "S", ")", ",", "canHaveModuleDirective", "(", "true", ")", "{", "}", "<BUGE>", "void", "MipsTargetStreamer", "::", "emitDirectiveSetMicroMips", "(", ")", "{", "}", "void", "MipsTargetStreamer", "::", "emitDirectiveSetNoMicroMips", "(", ")", "{", "}", "void", "MipsTargetStreamer", "::", "emitDirectiveSetMips16", "(", ")", "{", "}" ]
LLVM	Hexagon	TD	next_suggestion	DSP	2,816	[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]	[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	2,817	[ "}" ]	[ "let", "ParserMatchClass", "=", "CondCode", ";", "let", "MCOperandPredicate", "=", "[", "{", "return", "MCOp", ".", "isImm", "(", ")", "&", "&", "MCOp", ".", "getImm", "(", ")", "!", "=", "AArch64CC", ":", ":", "AL", "&", "&", "MCOp", ".", "getImm", "(", ")", "!", "=", "AArch64CC", ":", ":", "NV", ";", "}", "]", ";" ]
LLVM	X86	CPP	program_repair	CPU	2,818	[ "<FIXS>", "TSFlags", ",", "Rex", ",", "CurByte", ",", "OS", ",", "Fixups", ",", "STI", ")", ";", "<FIXE>" ]	[ "emitByte", "(", "BaseOpcode", "+", "CC", ",", "CurByte", ",", "OS", ")", ";", "emitMemModRMByte", "(", "MI", ",", "FirstMemOp", ",", "getX86RegNum", "(", "MI", ".", "getOperand", "(", "RegOp", ")", ")", ",", "<BUGS>", "TSFlags", ",", "HasREX", ",", "CurByte", ",", "OS", ",", "Fixups", ",", "STI", ")", ";", "<BUGE>", "break", ";", "}" ]
LLVM	P2	CPP	stmt_completion	MPU	2,819	[ "P2 Expand Pseudos", "<STR_LIT>", ";" ]	[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>" ]
LLVM	SystemZ	CPP	stmt_completion	CPU	2,820	[ "IdxReg", ")", ":" ]	[ "AddressingMode", "(", "bool", "LongDispl", ",", "bool" ]
LLVM	Hexagon	TD	next_suggestion	DSP	2,821	[ "let", "isCompare", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isCommutable", "=", "<NUM_LIT>", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	2,822	[ "}" ]	[ "if", "(", "F", ".", "isDeclaration", "(", ")", "\|\|", "isEntryPoint", "(", "&", "F", ")", ")", "return", "false", ";", "return", "!", "F", ".", "hasLocalLinkage", "(", ")", "\|\|", "F", ".", "hasAddressTaken", "(", "nullptr", ",", "false", ",", "true", ",", "true", ",", "false", ",", "true", ")", ";" ]
GCC	mips	MD	stmt_completion	CPU	2,823	[ ")", ")", ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>" ]
GCC	s390	MD	stmt_completion	MPU	2,824	[ ")", "]", ")" ]	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC	rs6000	CPP	next_suggestion	CPU	2,825	[ "case", "<NUM_LIT>", "U", ":", "return", "<NUM_LIT>", ";" ]	[ "case", "<NUM_LIT>", "U", ":", "return", "<NUM_LIT>", ";", "case", "<NUM_LIT>", "U", ":", "return", "<NUM_LIT>", ";", "case", "<NUM_LIT>", "U", ":", "return", "<NUM_LIT>", ";", "case", "<NUM_LIT>", "U", ":", "return", "<NUM_LIT>", ";", "case", "<NUM_LIT>", "U", ":", "return", "<NUM_LIT>", ";", "case", "<NUM_LIT>", "U", ":", "return", "<NUM_LIT>", ";", "case", "<NUM_LIT>", "U", ":", "return", "<NUM_LIT>", ";", "case", "<NUM_LIT>", "U", ":", "return", "<NUM_LIT>", ";", "case", "<NUM_LIT>", "U", ":", "return", "<NUM_LIT>", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	2,826	[ "}" ]	[ "for", "(", "MCRegUnitIterator", "RegUnit", "(", "Reg", ",", "TRI", ")", ";", "RegUnit", ".", "isValid", "(", ")", ";", "++", "RegUnit", ")", "{", "LiveRange", "&", "LR", "=", "LIS", "->", "getRegUnit", "(", "", "RegUnit", ")", ";", "const", "VNInfo", "", "Value", "=", "LR", ".", "Query", "(", "LIS", "->", "getInstructionIndex", "(", "MI", ")", ")", ".", "valueIn", "(", ")", ";", "if", "(", "!", "Value", ")", "continue", ";", "if", "(", "Value", "->", "isPHIDef", "(", ")", ")", "continue", ";", "markInstruction", "(", "*", "LIS", "->", "getInstructionFromIndex", "(", "Value", "->", "def", ")", ",", "Flag", ",", "Worklist", ")", ";", "}", "continue", ";", "}", "for", "(", "MachineInstr", "&", "DefMI", ":", "MRI", "->", "def_instructions", "(", "Use", ".", "getReg", "(", ")", ")", ")", "markInstruction", "(", "DefMI", ",", "Flag", ",", "Worklist", ")", ";", "}" ]
LLVM	MOS	CPP	next_suggestion	MPU	2,827	[ "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";" ]	[ "bool", "MOSInstructionSelector", "::", "selectAll", "(", "MachineInstrSpan", "MIS", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MIS", ".", "begin", "(", ")", "->", "getMF", "(", ")", "->", "getRegInfo", "(", ")", ";", "for", "(", "MachineInstr", "&", "MI", ":", "MIS", ")", "for", "(", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	2,828	[ "}", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Q", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "U", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Scalar", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "size", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	2,829	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "A2_absp", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_cf8126ae", ",", "TypeS_2op", ">", ",", "Enc_b9c5fb", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	2,830	[ "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "CLI", ")", ";" ]	[ "const", "char", "", "LibcallName", "=", "(", "ArgVT", "==", "MVT", "::", "f64", ")", "?", "<STR_LIT>", "__sincos_stret", "<STR_LIT>", ":", "<STR_LIT>", "__sincosf_stret", "<STR_LIT>", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "LibcallName", ",", "getPointerTy", "(", ")", ")", ";", "StructType", "", "RetTy", "=", "StructType", "::", "get", "(", "ArgTy", ",", "ArgTy", ",", "NULL", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "RetTy", ",", "false", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ",", "CallingConv", "::", "C", ",", "false", ",", "false", ",", "true", ",", "Callee", ",", "Args", ",", "DAG", ",", "dl", ")", ";" ]
GCC	arm	CPP	stmt_completion	CPU	2,831	[ "_", "_", "a", ")", ";" ]	[ "return", "_", "_", "builtin_mve_vclzq_uv4si", "(" ]
LLVM	ARM	CPP	stmt_completion	CPU	2,832	[ "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "StackAlignment", ")", ")", ";" ]	[ "bool", "requiresRealignment", "=", "(", "(", "MFI", "->", "getMaxAlignment", "(", ")", ">", "StackAlign", ")", "\|\|", "F", "->", "getAttributes", "(", ")", "." ]
LLVM	Hexagon	TD	next_suggestion	DSP	2,833	[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]	[ "def", "J4_tstbit0_t_jumpnv_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Ns8", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_8c945be0", ",", "TypeNCJ", ">", ",", "Enc_69d63b", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
GCC	aarch64	CPP	program_repair	CPU	2,834	[ "<FIXS>", "if", "(", "CONST_INT_P", "(", "x", ")", ")", "fprintf", "(", "f", ",", "HOST_WIDE_INT_PRINT_DEC", ",", "INTVAL", "(", "x", ")", ")", ";", "else", "<FIXE>", "<FIXS>", "poly_int64", "offset", ";", "rtx", "base", "=", "strip_offset_and_salt", "(", "x", ",", "&", "offset", ")", ";", "if", "(", "SYMBOL_REF_P", "(", "base", ")", ")", "output_addr_const", "(", "f", ",", "x", ")", ";", "elseoutput_operand_lossage", "(", "<STR_LIT>", "unsupported operand for code '%c'", "<STR_LIT>", ",", "code", ")", ";", "<FIXE>" ]	[ "switch", "(", "code", ")", "{", "case", "'", "c", "'", ":", "<BUGS>", "switch", "(", "GET_CODE", "(", "x", ")", ")", "<BUGE>", "{", "<BUGS>", "case", "CONST_INT", ":", "fprintf", "(", "f", ",", "HOST_WIDE_INT_PRINT_DEC", ",", "INTVAL", "(", "x", ")", ")", ";", "break", ";", "case", "SYMBOL_REF", ":", "output_addr_const", "(", "f", ",", "x", ")", ";", "break", ";", "case", "CONST", ":", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", ")", "{", "output_addr_const", "(", "f", ",", "x", ")", ";", "break", ";", "}", "default", ":", "output_operand_lossage", "(", "<STR_LIT>", "unsupported operand for code '%c'", "<STR_LIT>", ",", "code", ")", ";", "<BUGE>", "}", "break", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	2,835	[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";" ]
GCC	arm	CPP	stmt_completion	CPU	2,836	[ "_", "_", "p", ")", ";" ]	[ "return", "_", "_", "builtin_mve_vshlq_m_r_uv16qi", "(", "_", "_", "a", ",", "_", "_", "b", "," ]
LLVM	Mips	CPP	stmt_completion	CPU	2,837	[ ",", "get", "(", "Mips", "::", "ERET", ")", ")", ";" ]	[ "void", "MipsSEInstrInfo", "::", "expandERet", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")" ]
GCC	i386	CPP	program_repair	CPU	2,838	[ "<FIXS>", "target", "=", "gen_reg_rtx", "(", "V4DImode", ")", ";", "if", "(", "expand_vselect", "(", "target", ",", "gen_lowpart", "(", "V4DImode", ",", "d", "->", "op0", ")", ",", "perm", ",", "<NUM_LIT>", ",", "false", ")", ")", "{", "emit_move_insn", "(", "d", "->", "target", ",", "gen_lowpart", "(", "d", "->", "vmode", ",", "target", ")", ")", ";", "return", "true", ";", "}", "return", "false", ";", "<FIXE>" ]	[ "perm", "[", "i", "]", "=", "(", "d", "->", "perm", "[", "i", "", "nelt", "/", "<NUM_LIT>", "]", "", "<NUM_LIT>", "/", "nelt", ")", "&", "<NUM_LIT>", ";", "if", "(", "d", "->", "testing_p", ")", "return", "true", ";", "<BUGS>", "return", "expand_vselect", "(", "gen_lowpart", "(", "V4DImode", ",", "d", "->", "target", ")", ",", "gen_lowpart", "(", "V4DImode", ",", "d", "->", "op0", ")", ",", "perm", ",", "<NUM_LIT>", ",", "false", ")", ";", "<BUGE>", "}" ]
LLVM	Sparc	CPP	program_repair	CPU	2,839	[ "<FIXS>", "static", "unsigned", "int", "const", "NumOfAvailRegs", "=", "i6", ";", "<FIXE>" ]	[ "}", ";", "<BUGS>", "static", "unsigned", "int", "const", "NumOfAvailRegs", "=", "g0", ";", "<BUGE>", "static", "unsigned", "int", "const", "StartOfNonVolatileRegs", "=", "l0", ";", "static", "unsigned", "int", "const", "StartOfAllRegs", "=", "o0", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	2,840	[ "recordSled", "(", "CurSled", ",", "MI", ",", "SledKind", "::", "CUSTOM_EVENT", ",", "<NUM_LIT>", ")", ";" ]	[ "const", "Register", "DestRegs", "[", "]", "=", "{", "X86", "::", "RDI", ",", "X86", "::", "RSI", "}", ";", "bool", "UsedMask", "[", "]", "=", "{", "false", ",", "false", "}", ";", "Register", "SrcRegs", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "MI", ".", "getNumOperands", "(", ")", ";", "++", "I", ")", "if", "(", "auto", "Op", "=", "MCIL", ".", "LowerMachineOperand", "(", "&", "MI", ",", "MI", ".", "getOperand", "(", "I", ")", ")", ";", "Op", ".", "isValid", "(", ")", ")", "{", "assert", "(", "Op", ".", "isReg", "(", ")", "&&", "<STR_LIT>", "Only support arguments in registers", "<STR_LIT>", ")", ";", "SrcRegs", "[", "I", "]", "=", "getX86SubSuperRegister", "(", "Op", ".", "getReg", "(", ")", ",", "<NUM_LIT>", ")", ";", "assert", "(", "SrcRegs", "[", "I", "]", ".", "isValid", "(", ")", "&&", "<STR_LIT>", "Invalid operand", "<STR_LIT>", ")", ";", "if", "(", "SrcRegs", "[", "I", "]", "!=", "DestRegs", "[", "I", "]", ")", "{", "UsedMask", "[", "I", "]", "=", "true", ";", "EmitAndCountInstruction", "(", "MCInstBuilder", "(", "X86", "::", "PUSH64r", ")", ".", "addReg", "(", "DestRegs", "[", "I", "]", ")", ")", ";", "}", "else", "{", "emitX86Nops", "(", "", "OutStreamer", ",", "<NUM_LIT>", ",", "Subtarget", ")", ";", "}", "}", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "MI", ".", "getNumOperands", "(", ")", ";", "++", "I", ")", "if", "(", "SrcRegs", "[", "I", "]", "!=", "DestRegs", "[", "I", "]", ")", "EmitAndCountInstruction", "(", "MCInstBuilder", "(", "X86", "::", "MOV64rr", ")", ".", "addReg", "(", "DestRegs", "[", "I", "]", ")", ".", "addReg", "(", "SrcRegs", "[", "I", "]", ")", ")", ";", "auto", "TSym", "=", "OutContext", ".", "getOrCreateSymbol", "(", "<STR_LIT>", "__xray_CustomEvent", "<STR_LIT>", ")", ";", "MachineOperand", "TOp", "=", "MachineOperand", "::", "CreateMCSymbol", "(", "TSym", ")", ";", "if", "(", "isPositionIndependent", "(", ")", ")", "TOp", ".", "setTargetFlags", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EmitAndCountInstruction", "(", "MCInstBuilder", "(", "X86", "::", "CALL64pcrel32", ")", ".", "addOperand", "(", "MCIL", ".", "LowerSymbolOperand", "(", "TOp", ",", "TSym", ")", ")", ")", ";", "for", "(", "unsigned", "I", "=", "sizeof", "UsedMask", ";", "I", "--", ">", "<NUM_LIT>", ";", ")", "if", "(", "UsedMask", "[", "I", "]", ")", "EmitAndCountInstruction", "(", "MCInstBuilder", "(", "X86", "::", "POP64r", ")", ".", "addReg", "(", "DestRegs", "[", "I", "]", ")", ")", ";", "else", "emitX86Nops", "(", "", "OutStreamer", ",", "<NUM_LIT>", ",", "Subtarget", ")", ";", "OutStreamer", "->", "AddComment", "(", "<STR_LIT>", "xray custom event end.", "<STR_LIT>", ")", ";" ]
LLVM	SPIRV	CPP	next_suggestion	Virtual ISA	2,841	[ "}" ]	[ "Register", "find", "(", "const", "MachineInstr", "", "MI", ",", "MachineFunction", "", "MF", ")", "{", "return", "DT", ".", "find", "(", "MI", ",", "MF", ")", ";" ]
GCC	rs6000	CPP	stmt_completion	CPU	2,842	[ "_", "_", "A", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_castpd_si128", "(", "_", "_", "m128d", "_", "_", "A", ")", "{", "return", "(", "_", "_", "m128i", ")" ]
GCC	s390	MD	next_suggestion	MPU	2,843	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	2,844	[ "MachineInstr", "*", "Def", "=", "LIS", "->", "getInstructionFromIndex", "(", "DefIdx", ")", ";" ]	[ "break", ";", "}", "}", "}", "else", "{", "V", "=", "LI", ".", "getVNInfoAt", "(", "UseIdx", ")", ";", "}", "if", "(", "!", "V", ")", "return", "nullptr", ";", "DefIdx", "=", "V", "->", "def", ";", "}", "else", "{", "for", "(", "MCRegUnitIterator", "Units", "(", "Reg", ".", "asMCReg", "(", ")", ",", "this", ")", ";", "Units", ".", "isValid", "(", ")", ";", "++", "Units", ")", "{", "LiveRange", "&", "LR", "=", "LIS", "->", "getRegUnit", "(", "", "Units", ")", ";", "if", "(", "VNInfo", "", "V", "=", "LR", ".", "getVNInfoAt", "(", "UseIdx", ")", ")", "{", "if", "(", "!", "DefIdx", ".", "isValid", "(", ")", "\|\|", "MDT", ".", "dominates", "(", "LIS", "->", "getInstructionFromIndex", "(", "DefIdx", ")", ",", "LIS", "->", "getInstructionFromIndex", "(", "V", "->", "def", ")", ")", ")", "DefIdx", "=", "V", "->", "def", ";", "}", "else", "{", "return", "nullptr", ";", "}", "}", "}" ]
LLVM	M68k	CPP	next_suggestion	MPU	2,845	[ "}" ]	[ "unsigned", "getMask", "(", ")", "const", "{", "return", "Mask", ";" ]
GCC	arm	MD	stmt_completion	CPU	2,846	[ ")", ")" ]	[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(", "cond", "[", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	2,847	[ ")", ";" ]	[ "if", "(", "Visited", ".", "has", "(", "R", ")", ")", "continue", ";", "Visited", ".", "insert", "(", "R", ")", ";", "for", "(", "auto", "I", "=", "MRI", ".", "use_begin", "(", "R", ")", ",", "E", "=", "MRI", ".", "use_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "BitTracker", "::", "RegisterRef", "UR", "=", "", "I", ";", "unsigned", "B", ",", "W", ";", "if", "(", "!", "HBS", "::", "getSubregMask", "(", "UR", ",", "B", ",", "W", ",", "MRI", ")", ")", "return", "false", ";", "MachineInstr", "&", "UseI", "=", "", "I", "->", "getParent", "(" ]
LLVM	Hexagon	TD	next_suggestion	DSP	2,848	[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	2,849	[ "NestedEHPad", "->", "setIsEHScopeEntry", "(", ")", ";" ]	[ "}", "assert", "(", "Catch", "&&", "<STR_LIT>", "EH pad does not have a catch", "<STR_LIT>", ")", ";", "assert", "(", "ExnReg", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid register", "<STR_LIT>", ")", ";", "auto", "SplitPos", "=", "std", "::", "next", "(", "Catch", "->", "getIterator", "(", ")", ")", ";", "MachineInstr", "", "BeginTry", "=", "EHPadToTry", "[", "EHPad", "]", ";", "MachineInstr", "", "EndTry", "=", "BeginToEnd", "[", "BeginTry", "]", ";", "MachineBasicBlock", "", "Cont", "=", "EndTry", "->", "getParent", "(", ")", ";", "auto", "", "BrDest", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MF", ".", "insert", "(", "std", "::", "next", "(", "EHPad", "->", "getIterator", "(", ")", ")", ",", "BrDest", ")", ";", "BrDest", "->", "insert", "(", "BrDest", "->", "end", "(", ")", ",", "EndTry", "->", "removeFromParent", "(", ")", ")", ";", "BrDest", "->", "splice", "(", "BrDest", "->", "end", "(", ")", ",", "EHPad", ",", "SplitPos", ",", "EHPad", "->", "end", "(", ")", ")", ";", "BrDest", "->", "transferSuccessors", "(", "EHPad", ")", ";", "EHPad", "->", "addSuccessor", "(", "BrDest", ")", ";", "for", "(", "auto", "Range", ":", "UnwindDestToTryRanges", "[", "EHPad", "]", ")", "BrDestToTryRanges", "[", "BrDest", "]", ".", "push_back", "(", "Range", ")", ";", "BrDestToExnReg", "[", "BrDest", "]", "=", "ExnReg", ";", "MachineBasicBlock", "", "EHPadLayoutPred", "=", "&", "", "std", "::", "prev", "(", "EHPad", "->", "getIterator", "(", ")", ")", ";", "MachineBasicBlock", "", "TBB", "=", "nullptr", ",", "", "FBB", "=", "nullptr", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "Cond", ";", "bool", "Analyzable", "=", "!", "TII", ".", "analyzeBranch", "(", "", "EHPadLayoutPred", ",", "TBB", ",", "FBB", ",", "Cond", ")", ";", "if", "(", "Analyzable", "&&", "!", "TBB", "&&", "!", "FBB", ")", "{", "DebugLoc", "DL", "=", "EHPadLayoutPred", "->", "empty", "(", ")", "?", "DebugLoc", "(", ")", ":", "EHPadLayoutPred", "->", "rbegin", "(", ")", "->", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "EHPadLayoutPred", ",", "DL", ",", "TII", ".", "get", "(", "WebAssembly", "::", "BR", ")", ")", ".", "addMBB", "(", "Cont", ")", ";", "}", "}", "for", "(", "auto", "&", "P", ":", "BrDestToTryRanges", ")", "{", "MachineBasicBlock", "", "BrDest", "=", "P", ".", "first", ";", "auto", "&", "TryRanges", "=", "P", ".", "second", ";", "unsigned", "ExnReg", "=", "BrDestToExnReg", "[", "BrDest", "]", ";", "for", "(", "auto", "Range", ":", "TryRanges", ")", "{", "MachineInstr", "", "RangeBegin", "=", "nullptr", ",", "", "RangeEnd", "=", "nullptr", ";", "std", "::", "tie", "(", "RangeBegin", ",", "RangeEnd", ")", "=", "Range", ";", "auto", "", "MBB", "=", "RangeBegin", "->", "getParent", "(", ")", ";", "if", "(", "RangeBegin", "->", "getIterator", "(", ")", "!=", "MBB", "->", "begin", "(", ")", "&&", "std", "::", "prev", "(", "RangeBegin", "->", "getIterator", "(", ")", ")", "->", "isEHLabel", "(", ")", ")", "RangeBegin", "=", "&", "", "std", "::", "prev", "(", "RangeBegin", "->", "getIterator", "(", ")", ")", ";", "if", "(", "std", "::", "next", "(", "RangeEnd", "->", "getIterator", "(", ")", ")", "!=", "MBB", "->", "end", "(", ")", "&&", "std", "::", "next", "(", "RangeEnd", "->", "getIterator", "(", ")", ")", "->", "isEHLabel", "(", ")", ")", "RangeEnd", "=", "&", "", "std", "::", "next", "(", "RangeEnd", "->", "getIterator", "(", ")", ")", ";", "MachineBasicBlock", "", "EHPad", "=", "nullptr", ";", "for", "(", "auto", "", "Succ", ":", "MBB", "->", "successors", "(", ")", ")", "{", "if", "(", "Succ", "->", "isEHPad", "(", ")", ")", "{", "EHPad", "=", "Succ", ";", "break", ";", "}", "}", "MachineInstr", "", "NestedTry", "=", "BuildMI", "(", "", "MBB", ",", "", "RangeBegin", ",", "RangeBegin", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "WebAssembly", "::", "TRY", ")", ")", ".", "addImm", "(", "int64_t", "(", "WebAssembly", "::", "ExprType", "::", "Void", ")", ")", ";", "MachineBasicBlock", "*", "NestedEHPad", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MF", ".", "insert", "(", "std", "::", "next", "(", "MBB", "->", "getIterator", "(", ")", ")", ",", "NestedEHPad", ")", ";", "NestedEHPad", "->", "setIsEHPad", "(", ")", ";" ]
GCC	aarch64	CPP	program_repair	CPU	2,850	[ "<FIXS>", "emit_insn", "(", "gen_rtx_SET", "(", "subtarget", ",", "<FIXE>" ]	[ "if", "(", "generate", ")", "{", "subtarget", "=", "subtargets", "?", "gen_reg_rtx", "(", "mode", ")", ":", "dest", ";", "<BUGS>", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "subtarget", ",", "<BUGE>", "GEN_INT", "(", "aarch64_bitmasks", "[", "i", "]", ")", ")", ")", ";", "emit_insn", "(", "gen_iordi3", "(", "dest", ",", "subtarget", ",", "GEN_INT", "(", "aarch64_bitmasks", "[", "j", "]", ")", ")", ")", ";" ]
GCC	s390	MD	stmt_completion	MPU	2,851	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>" ]
GCC	i386	CPP	stmt_completion	CPU	2,852	[ "(", "_", "_", "mmask32", "_", "_", "M", ",", "_", "_", "m512i", "_", "_", "A", ",", "_", "_", "m512i", "_", "_", "B", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_packs_epi32" ]
GCC	aarch64	MD	stmt_completion	CPU	2,853	[ "]", ")" ]	[ "(", "define_mode_iterator", "ALLX", "[", "QI", "HI", "SI" ]
LLVM	ARM	CPP	program_repair	CPU	2,854	[ "<FIXS>", "if", "(", "BBIsInBranchRange", "(", "MI", ",", "DestBB", ",", "Br", ".", "MaxDisp", ")", ")", "return", "false", ";", "<FIXE>" ]	[ "MachineInstr", "", "MI", "=", "Br", ".", "MI", ";", "MachineBasicBlock", "", "DestBB", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMachineBasicBlock", "(", ")", ";", "<BUGS>", "unsigned", "BrOffset", "=", "GetOffsetOf", "(", "MI", ")", ";", "unsigned", "DestOffset", "=", "GetOffsetOf", "(", "DestBB", ")", ";", "if", "(", "BrOffset", "DestOffset", ")", "{", "if", "(", "DestOffset", "-", "BrOffset", "Br", ".", "MaxDisp", ")", "return", "false", ";", "}", "else", "{", "if", "(", "BrOffset", "-", "DestOffset", "<=", "Br", ".", "MaxDisp", ")", "return", "false", ";", "}", "<BUGE>", "if", "(", "!", "Br", ".", "isCond", ")", "{" ]
GCC	arm	CPP	stmt_completion	CPU	2,855	[ "builtin_neon_hi", ")", "_", "_", "c", ")", ";" ]	[ "vqdmlsl_n_s16", "(", "int32x4_t", "_", "_", "a", ",", "int16x4_t", "_", "_", "b", ",", "int16_t", "_", "_", "c", ")", "{", "return", "(", "int32x4_t", ")", "_", "_", "builtin_neon_vqdmlsl_nv4hi", "(", "_", "_", "a", ",", "_", "_", "b", ",", "(", "_", "_" ]
GCC	i386	CPP	stmt_completion	CPU	2,856	[ "_", "m256i", "const", "*", "_", "_", "P", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_load_si256", "(", "_" ]
LLVM	X86	CPP	next_suggestion	CPU	2,857	[ "Store", "=", "DAG", ".", "getStore", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DL", ",", "RSFIN", ",", "FIN", ",", "MachinePointerInfo", "(", "SV", ",", "Subtarget", ".", "isTarget64BitLP64", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";" ]	[ "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DL", ",", "DAG", ".", "getConstant", "(", "FuncInfo", "->", "getVarArgsGPOffset", "(", ")", ",", "DL", ",", "MVT", "::", "i32", ")", ",", "FIN", ",", "MachinePointerInfo", "(", "SV", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "MemOps", ".", "push_back", "(", "Store", ")", ";", "FIN", "=", "DAG", ".", "getMemBasePlusOffset", "(", "FIN", ",", "<NUM_LIT>", ",", "DL", ")", ";", "Store", "=", "DAG", ".", "getStore", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DL", ",", "DAG", ".", "getConstant", "(", "FuncInfo", "->", "getVarArgsFPOffset", "(", ")", ",", "DL", ",", "MVT", "::", "i32", ")", ",", "FIN", ",", "MachinePointerInfo", "(", "SV", ",", "<NUM_LIT>", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "MemOps", ".", "push_back", "(", "Store", ")", ";", "FIN", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "PtrVT", ",", "FIN", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "SDValue", "OVFIN", "=", "DAG", ".", "getFrameIndex", "(", "FuncInfo", "->", "getVarArgsFrameIndex", "(", ")", ",", "PtrVT", ")", ";", "Store", "=", "DAG", ".", "getStore", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DL", ",", "OVFIN", ",", "FIN", ",", "MachinePointerInfo", "(", "SV", ",", "<NUM_LIT>", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "MemOps", ".", "push_back", "(", "Store", ")", ";", "FIN", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "PtrVT", ",", "FIN", ",", "DAG", ".", "getIntPtrConstant", "(", "Subtarget", ".", "isTarget64BitLP64", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "DL", ")", ")", ";", "SDValue", "RSFIN", "=", "DAG", ".", "getFrameIndex", "(", "FuncInfo", "->", "getRegSaveFrameIndex", "(", ")", ",", "PtrVT", ")", ";" ]
GCC	i386	MD	stmt_completion	CPU	2,858	[ "[", "<NUM_LIT>", "]", ")" ]	[ "{", "int", "num", "=", "INTVAL", "(", "operands" ]
GCC	s390	MD	stmt_completion	MPU	2,859	[ ")", ")" ]	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	Patmos	CPP	next_suggestion	VLIW	2,860	[ "instrInfo", "->", "insertNoop", "(", "*", "mbb", ",", "instr", ")", ";" ]	[ "auto", "instrInfo", "=", "TM", ".", "getInstrInfo", "(", ")", ";", "auto", "mbb", "=", "instr", "->", "getParent", "(", ")", ";", "if", "(", "instr", "->", "isBranch", "(", ")", "\|\|", "instr", "->", "isCall", "(", ")", "\|\|", "instr", "->", "isReturn", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Inserting 3xNOP after instruction: ", "<STR_LIT>", ";", "instr", "->", "print", "(", "dbgs", "(", ")", ",", "NULL", ",", "false", ")", ")", ";", "instr", "++", ";", "instrInfo", "->", "insertNoop", "(", "", "mbb", ",", "instr", ")", ";", "instrInfo", "->", "insertNoop", "(", "", "mbb", ",", "instr", ")", ";", "instrInfo", "->", "insertNoop", "(", "*", "mbb", ",", "instr", ")", ";", "}", "else", "if", "(", "instr", "->", "mayLoad", "(", ")", "\|\|", "(", "instr", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "\|\|", "(", "instr", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Inserting NOP after instruction: ", "<STR_LIT>", ";", "instr", "->", "print", "(", "dbgs", "(", ")", ",", "NULL", ",", "false", ")", ")", ";", "instr", "++", ";", "auto", "sizebefore", "=", "mbb", "->", "size", "(", ")", ";" ]
GCC	aarch64	CPP	code_generation	CPU	2,861	[ "int", "aarch64_asm_preferred_eh_data_format", "(", "int", "code", "ATTRIBUTE_UNUSED", ",", "int", "global", ")", "{", "int", "type", ";", "switch", "(", "aarch64_cmodel", ")", "{", "case", "AARCH64_CMODEL_TINY", ":", "case", "AARCH64_CMODEL_TINY_PIC", ":", "case", "AARCH64_CMODEL_SMALL", ":", "case", "AARCH64_CMODEL_SMALL_PIC", ":", "case", "AARCH64_CMODEL_SMALL_SPIC", ":", "type", "=", "DW_EH_PE_sdata4", ";", "break", ";", "default", ":", "type", "=", "DW_EH_PE_sdata8", ";", "break", ";", "}", "return", "(", "global", "?", "DW_EH_PE_indirect", ":", "<NUM_LIT>", ")", "\|", "DW_EH_PE_pcrel", "\|", "type", ";", "}" ]	[ "Select", "a", "format", "to", "encode", "pointers", "in", "exception", "handling", "data", "." ]
GCC	sh	CPP	program_repair	CPU	2,862	[ "<FIXS>", "function_symbol", "(", "rtx", "target", ",", "const", "char", "*", "name", ",", "enum", "sh_function_kind", "kind", ")", "<FIXE>", "<FIXS>", "rtx", "sym", ";", "if", "(", "kind", "!=", "FUNCTION_ORDINARY", ")", "name", "=", "IDENTIFIER_POINTER", "(", "get_identifier", "(", "name", ")", ")", ";", "sym", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "name", ")", ";", "<FIXE>" ]	[ "}", "rtx", "<BUGS>", "function_symbol", "(", "const", "char", "*", "name", ")", "<BUGE>", "{", "<BUGS>", "rtx", "sym", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "name", ")", ";", "<BUGE>", "SYMBOL_REF_FLAGS", "(", "sym", ")", "=", "SYMBOL_FLAG_FUNCTION", ";", "return", "sym", ";", "}" ]
LLVM	Hexagon	TD	next_suggestion	DSP	2,863	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ru32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rs32", ";" ]
LLVM	Patmos	CPP	stmt_completion	VLIW	2,864	[ ")", ";" ]	[ "other_scc", ".", "push_back", "(", "header", ")", ";", "}", "}", "}", "for", "(", "aedges", "::", "iterator", "j", "(", "Edges", ".", "begin", "(", ")", ")", ",", "je", "(", "Edges", ".", "end", "(", ")", ")", ";", "j", "!=", "je", ";", ")", "{", "ablock", "", "src", "=", "j", "->", "second", "->", "Src", ";", "ablock", "", "dst", "=", "j", "->", "second", "->", "Dst", ";", "if", "(", "std", "::", "find", "(", "scc", ".", "begin", "(", ")", ",", "scc", ".", "end", "(", ")", ",", "src", ")", "!=", "scc", ".", "end", "(", ")", "&&", "std", "::", "find", "(", "headers", ".", "begin", "(", ")", ",", "headers", ".", "end", "(", ")", ",", "dst", ")", "!=", "headers", ".", "end", "(", ")", ")", "{", "BackEdges", ".", "insert", "(", "std", "::", "make_pair", "(", "j", "->", "first", ",", "j", "->", "second", ")", ")", ";", "Edges", ".", "erase", "(", "j", ")", ";", "j", "=", "Edges", ".", "begin", "(", ")", ";", "changed", "=", "true", ";", "}", "else", "{", "j", "++", ";", "}", "}", "if", "(", "scc", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "{", "unsigned", "int", "scc_size", "=", "<NUM_LIT>", ";", "bool", "has_call_in_scc", "=", "false", ";", "for", "(", "ablocks", "::", "iterator", "i", "(", "scc", ".", "begin", "(", ")", ")", ",", "ie", "(", "scc", ".", "end", "(", ")", ")", ";", "i", "!=", "ie", ";", "i", "++", ")", "{", "assert", "(", "!", "(", "", "i", ")", "->", "isArtificialHeader", "(", ")", "\|\|", "(", "", "i", ")", "->", "isArtificialJumptableHeader", "(", ")", ")", ";", "if", "(", "!", "(", "", "i", ")", "->", "isArtificialHeader", "(", ")", ")", "{", "scc_size", "+=", "(", "", "i", ")", "->", "Size", "+", "getMaxBlockMargin", "(", "PTM", ",", "(", "", "i", ")", "->", "MBB", ")", ";", "has_call_in_scc", "\|=", "(", "", "i", ")", "->", "HasCall", ";", "}", "}", "unsigned", "cnt", "=", "<NUM_LIT>", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Found SCC, header ", "<STR_LIT>", "<<", "header", "->", "getName", "(", ")", "<<", "<STR_LIT>", ", id: ", "<STR_LIT>", "<<", "cnt", "<<", "<STR_LIT>", ", numblocks: ", "<STR_LIT>", "<<", "scc", ".", "size", "(", ")", "<<", "<STR_LIT>", ", size: ", "<STR_LIT>", "<<", "scc_size", "<<", "<STR_LIT>", ", calls: ", "<STR_LIT>", "<<", "has_call_in_scc", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", " Headers:", "<STR_LIT>", ";", "for", "(", "ablock_set", "::", "iterator", "i", "(", "headers", ".", "begin", "(", ")", ")", ",", "ie", "(", "headers", ".", "end", "(", ")", ")", ";", "i", "!=", "ie", ";", "i", "++", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "<STR_LIT>", "<<", "(", "", "i", ")", "->", "getName", "(", ")", ";", "}", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", " Blocks:", "<STR_LIT>", ";", "for", "(", "ablocks", "::", "iterator", "i", "(", "scc", ".", "begin", "(", ")", ")", ",", "ie", "(", "scc", ".", "end", "(", ")", ")", ";", "i", "!=", "ie", ";", "i", "++", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "<STR_LIT>", "<<", "(", "", "i", ")", "->", "getName", "(", ")", ";", "}", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", ")", ";", "assert", "(", "header", "&&", "header", "->", "SCCSize", "==", "<NUM_LIT>", "&&", "scc_size", "!=", "<NUM_LIT>", ")", ";", "header", "->", "HasCallinSCC", "=", "has_call_in_scc", ";", "header", "->", "SCCSize", "=", "scc_size", ";", "header", "->", "SCC", "=", "scc", ";", "all_headers", ".", "insert", "(", "header" ]
LLVM	Patmos	CPP	next_suggestion	VLIW	2,865	[ "for", "(", "MFList", "::", "iterator", "it", "=", "Callees", ".", "begin", "(", ")", ",", "ie", "=", "Callees", ".", "end", "(", ")", ";" ]	[ "const", "MachineOperand", "&", "MO", "(", "Instr", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "{", "CalleeNames", ".", "push_back", "(", "MO", ".", "getGlobal", "(", ")", "->", "getName", "(", ")", ")", ";", "}", "else", "if", "(", "MO", ".", "isSymbol", "(", ")", ")", "{", "CalleeNames", ".", "push_back", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "}", "else", "if", "(", "MCG", ")", "{", "MCGNode", "", "node", "=", "MCG", "->", "makeMCGNode", "(", "&", "Caller", ")", ";", "MCGSite", "", "site", "=", "node", "->", "findSite", "(", "Instr", ")", ";", "if", "(", "site", "&&", "site", "->", "getCallee", "(", ")", ")", "{", "MCGNode", "*", "Callee", "=", "site", "->", "getCallee", "(", ")", ";", "MFList", "Callees", ";", "addCallees", "(", "Callee", ",", "Callees", ")", ";" ]
LLVM	X86	TD	stmt_completion	CPU	2,866	[ ":", "$", "src2", ",", "imm", ":", "$", "cc", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "v2f64", "(", "X86cmpp", "(", "loadv2f64", "addr", ":", "$", "src2", ")", ",", "VR128", ":", "$", "src1", ",", "CommutableCMPCC", ":", "$", "cc", ")", ")", ",", "(", "VCMPPDrmi", "VR128", ":", "$", "src1", ",", "addr" ]
LLVM	X86	CPP	next_suggestion	CPU	2,867	[ "return", "Nop", ";" ]	[ "MCInst", "X86InstrInfo", "::", "getNop", "(", ")", "const", "{", "MCInst", "Nop", ";", "Nop", ".", "setOpcode", "(", "X86", "::", "NOOP", ")", ";" ]
LLVM	XCore	CPP	stmt_completion	MPU	2,868	[ "RegNum", ",", "<NUM_LIT>", ")", ";" ]	[ "int", "XCoreRegisterInfo", "::", "getDwarfRegNum", "(", "unsigned", "RegNum", ",", "bool", "isEH", ")", "const", "{", "return", "XCoreGenRegisterInfo", "::", "getDwarfRegNumFull", "(" ]
LLVM	R600	CPP	code_generation	GPU	2,869	[ "MachineInstrBuilder", "SIInstrInfo", "::", "buildIndirectWrite", "(", "MachineBasicBlock", "*", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "ValueReg", ",", "unsigned", "Address", ",", "unsigned", "OffsetReg", ")", "const", "{", "llvm_unreachable", "(", "<STR_LIT>", "Unimplemented", "<STR_LIT>", ")", ";", "}" ]	[ "Build", "instruction", "(", "s", ")", "for", "an", "indirect", "register", "write", "." ]
LLVM	Mips	TD	stmt_completion	CPU	2,870	[ "len", ")", ",", "<NUM_LIT>", ">", ";" ]	[ "def", ":", "InstAlias", "<", "<STR_LIT>", ",", "(", "CRRL", "GPR64Opnd", ":", "$", "dst", ",", "GPR64Opnd", ":", "$" ]
GCC	alpha	MD	stmt_completion	MPU	2,871	[ ")", ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "match_code", "<STR_LIT>" ]
LLVM	AVR	CPP	stmt_completion	MPU	2,872	[ "ID", ")", "{" ]	[ "AVRExpandPseudo", "(", ")", ":", "MachineFunctionPass", "(" ]
GCC	rs6000	CPP	stmt_completion	CPU	2,873	[ ")", ";" ]	[ "else", "if", "(", "src_regno", ">=", "<NUM_LIT>", "&&", "MEM_P", "(", "dest", ")", ")", "{", "if", "(", "src_gpr_p", ")", "{", "if", "(", "TARGET_QUAD_MEMORY", "&&", "quad_load_store_p", "(", "dest", ",", "src", ")", ")", "return", "<STR_LIT>", "stq %1,%0", "<STR_LIT>", ";", "else", "return", "<STR_LIT>", "#", "<STR_LIT>", ";", "}", "else", "if", "(", "TARGET_ALTIVEC", "&&", "src_vmx_p", "&&", "altivec_indexed_or_indirect_operand", "(", "src", ",", "mode", ")", ")", "return", "<STR_LIT>", "stvx %1,%y0", "<STR_LIT>", ";", "else", "if", "(", "TARGET_VSX", "&&", "src_vsx_p", ")", "{", "if", "(", "mode", "==", "V16QImode", "\|\|", "mode", "==", "V8HImode", "\|\|", "mode", "==", "V4SImode", ")", "return", "<STR_LIT>", "stxvw4x %x1,%y0", "<STR_LIT>", ";", "else", "return", "<STR_LIT>", "stxvd2x %x1,%y0", "<STR_LIT>", ";", "}", "else", "if", "(", "TARGET_ALTIVEC", "&&", "src_vmx_p", ")", "return", "<STR_LIT>", "stvx %1,%y0", "<STR_LIT>", ";", "else", "if", "(", "src_fp_p", ")", "return", "<STR_LIT>", "#", "<STR_LIT>", ";", "}", "else", "if", "(", "dest_regno", ">=", "<NUM_LIT>", "&&", "(", "GET_CODE", "(", "src", ")", "==", "CONST_INT", "\|\|", "GET_CODE", "(", "src", ")", "==", "CONST_WIDE_INT", "\|\|", "GET_CODE", "(", "src", ")", "==", "CONST_DOUBLE", "\|\|", "GET_CODE", "(", "src", ")", "==", "CONST_VECTOR", ")", ")", "{", "if", "(", "dest_gpr_p", ")", "return", "<STR_LIT>", "#", "<STR_LIT>", ";", "else", "if", "(", "TARGET_VSX", "&&", "dest_vsx_p", "&&", "zero_constant", "(", "src", ",", "mode", ")", ")", "return", "<STR_LIT>", "xxlxor %x0,%x0,%x0", "<STR_LIT>", ";", "else", "if", "(", "TARGET_ALTIVEC", "&&", "dest_vmx_p", ")", "return", "output_vec_const_move", "(", "operands", ")", ";", "}", "if", "(", "TARGET_DEBUG_ADDR", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", "\\n===== Bad 128 bit move:\\n", "<STR_LIT>", ")", ";", "debug_rtx", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "dest", ",", "src", ")", ")", ";", "}", "gcc_unreachable", "(" ]
LLVM	Mips	CPP	next_suggestion	CPU	2,874	[ "for", "(", "auto", "&", "R", ":", "Remainder", ")", "{" ]	[ "if", "(", "Relocs", ".", "size", "(", ")", "<", "<NUM_LIT>", ")", "return", ";", "llvm", "::", "sort", "(", "Relocs", ",", "[", "]", "(", "const", "ELFRelocationEntry", "&", "A", ",", "const", "ELFRelocationEntry", "&", "B", ")", "{", "return", "A", ".", "Offset", "<", "B", ".", "Offset", ";", "}", ")", ";", "std", "::", "list", "<", "MipsRelocationEntry", ">", "Sorted", ";", "std", "::", "list", "<", "ELFRelocationEntry", ">", "Remainder", ";", "LLVM_DEBUG", "(", "dumpRelocs", "(", "<STR_LIT>", "R: ", "<STR_LIT>", ",", "Relocs", ")", ")", ";", "copy_if_else", "(", "Relocs", ".", "begin", "(", ")", ",", "Relocs", ".", "end", "(", ")", ",", "std", "::", "back_inserter", "(", "Remainder", ")", ",", "std", "::", "back_inserter", "(", "Sorted", ")", ",", "[", "]", "(", "const", "ELFRelocationEntry", "&", "Reloc", ")", "{", "return", "getMatchingLoType", "(", "Reloc", ")", "!=", "ELF", "::", "R_MIPS_NONE", ";", "}", ")", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	2,875	[ "<STR_LIT>", ";" ]	[ "def", "uimm5s8", ":", "Operand", "<", "i64", ">", ",", "ImmLeaf", "<", "i64", ",", "[", "{", "return", "Imm", ">", "=", "<NUM_LIT>", "&", "&", "Imm", "<", "(", "<NUM_LIT>", "*", "<NUM_LIT>", ")", "&", "&", "(", "(", "Imm", "%", "<NUM_LIT>", ")", "=", "=", "<NUM_LIT>", ")", ";", "}", "]", ",", "UImmS8XForm", ">", "{", "let", "ParserMatchClass", "=", "UImm5s8Operand", ";", "let", "PrintMethod", "=" ]
LLVM	Hexagon	TD	stmt_completion	DSP	2,876	[ "<NUM_LIT>", ";" ]	[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=" ]
GCC	microblaze	CPP	next_suggestion	MPU	2,877	[ "}" ]	[ "if", "(", "!", "tls_get_addr_libfunc", ")", "tls_get_addr_libfunc", "=", "init_one_libfunc", "(", "<STR_LIT>", "__tls_get_addr", "<STR_LIT>", ")", ";", "return", "tls_get_addr_libfunc", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	2,878	[ "ParserMatchClass", "=", "Imm0_1Operand", ";" ]	[ "def", "imm0_1", ":", "Operand", "<", "i64", ">", ",", "ImmLeaf", "<", "i64", ",", "[", "{", "return", "(", "(", "uint64_t", ")", "Imm", ")", "<", "<NUM_LIT>", ";", "}", "]", ">", "{", "let" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	2,879	[ "else", "{" ]	[ "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "PPC", "::", "STW", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "}", "else", "if", "(", "PPC", "::", "G8RCRegClass", ".", "hasSubClassEq", "(", "RC", ")", "\|\|", "PPC", "::", "G8RC_NOX0RegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "PPC", "::", "STD", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "}", "else", "if", "(", "PPC", "::", "F8RCRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "PPC", "::", "STFD", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "}", "else", "if", "(", "PPC", "::", "F4RCRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "PPC", "::", "STFS", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "}", "else", "if", "(", "PPC", "::", "CRRCRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "PPC", "::", "SPILL_CR", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "return", "true", ";", "}", "else", "if", "(", "PPC", "::", "CRBITRCRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "PPC", "::", "SPILL_CRBIT", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "return", "true", ";", "}", "else", "if", "(", "PPC", "::", "VRRCRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "PPC", "::", "STVX", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "NonRI", "=", "true", ";", "}", "else", "if", "(", "PPC", "::", "VSRCRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "PPC", "::", "STXVD2X", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "NonRI", "=", "true", ";", "}", "else", "if", "(", "PPC", "::", "VSFRCRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "PPC", "::", "STXSDX", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "NonRI", "=", "true", ";", "}", "else", "if", "(", "PPC", "::", "VRSAVERCRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "assert", "(", "Subtarget", ".", "isDarwin", "(", ")", "&&", "<STR_LIT>", "VRSAVE only needs spill/restore on Darwin", "<STR_LIT>", ")", ";", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "PPC", "::", "SPILL_VRSAVE", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "SpillsVRS", "=", "true", ";", "}", "else", "if", "(", "PPC", "::", "QFRCRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "PPC", "::", "QVSTFDX", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "NonRI", "=", "true", ";", "}", "else", "if", "(", "PPC", "::", "QSRCRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "PPC", "::", "QVSTFSXs", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "NonRI", "=", "true", ";", "}", "else", "if", "(", "PPC", "::", "QBRCRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "PPC", "::", "QVSTFDXb", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "NonRI", "=", "true", ";", "}" ]
LLVM	ARM	CPP	stmt_completion	CPU	2,880	[ ")", ")", ";" ]	[ "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "<NUM_LIT>", ")", ";", "O", "<<", "markup", "(", "<STR_LIT>", "<mem:", "<STR_LIT>", ")", "<<", "<STR_LIT>", "[", "<STR_LIT>", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	2,881	[ "if", "(", "Info", ".", "hasWorkItemIDZ", "(", ")", ")", "{" ]	[ "MRI", ".", "setType", "(", "MF", ".", "addLiveIn", "(", "Reg", ",", "&", "AMDGPU", "::", "VGPR_32RegClass", ")", ",", "S32", ")", ";", "CCInfo", ".", "AllocateReg", "(", "Reg", ")", ";", "unsigned", "Mask", "=", "(", "Subtarget", "->", "hasPackedTID", "(", ")", "&&", "Info", ".", "hasWorkItemIDY", "(", ")", ")", "?", "<NUM_LIT>", ":", "~", "<NUM_LIT>", "u", ";", "Info", ".", "setWorkItemIDX", "(", "ArgDescriptor", "::", "createRegister", "(", "Reg", ",", "Mask", ")", ")", ";", "}", "if", "(", "Info", ".", "hasWorkItemIDY", "(", ")", ")", "{", "assert", "(", "Info", ".", "hasWorkItemIDX", "(", ")", ")", ";", "if", "(", "Subtarget", "->", "hasPackedTID", "(", ")", ")", "{", "Info", ".", "setWorkItemIDY", "(", "ArgDescriptor", "::", "createRegister", "(", "AMDGPU", "::", "VGPR0", ",", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "unsigned", "Reg", "=", "AMDGPU", "::", "VGPR1", ";", "MRI", ".", "setType", "(", "MF", ".", "addLiveIn", "(", "Reg", ",", "&", "AMDGPU", "::", "VGPR_32RegClass", ")", ",", "S32", ")", ";", "CCInfo", ".", "AllocateReg", "(", "Reg", ")", ";", "Info", ".", "setWorkItemIDY", "(", "ArgDescriptor", "::", "createRegister", "(", "Reg", ")", ")", ";", "}", "}" ]
GCC	arm	CPP	stmt_completion	CPU	2,882	[ ",", "_", "_", "p", ")", ";" ]	[ "_", "_", "arm_vornq_x_f16", "(", "float16x8_t", "_", "_", "a", ",", "float16x8_t", "_", "_", "b", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "builtin_mve_vornq_m_fv8hf", "(", "_", "_", "arm_vuninitializedq_f16", "(", ")", ",", "_", "_", "a", ",", "_", "_", "b" ]
LLVM	SystemZ	CPP	stmt_completion	CPU	2,883	[ ")", ";" ]	[ "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "if", "(", "StackPtr", ".", "getNode", "(", ")", "==", "<NUM_LIT>", ")", "StackPtr", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "(", "TFI", "->", "hasFP", "(", "MF", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "getPointerTy", "(", ")", ")", ";", "unsigned", "Offset", "=", "FirstArgOffset", "+", "VA", ".", "getLocMemOffset", "(", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "getPointerTy", "(", ")", ",", "StackPtr", ",", "DAG", ".", "getIntPtrConstant", "(", "Offset", ")", ")", ";", "MemOpChains", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "}", "}", "if", "(", "!", "MemOpChains", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "dl", ",", "MVT", "::", "Other", ",", "&", "MemOpChains", "[", "<NUM_LIT>", "]", ",", "MemOpChains", ".", "size", "(", ")", ")", ";", "SDValue", "InFlag", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "GlobalAddressSDNode", "", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "Callee", "=", "DAG", ".", "getTargetGlobalAddress", "(", "G", "->", "getGlobal", "(", ")", ",", "dl", ",", "getPointerTy", "(", ")", ")", ";", "else", "if", "(", "ExternalSymbolSDNode", "", "E", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "Callee", "=", "DAG", ".", "getTargetExternalSymbol", "(", "E", "->", "getSymbol", "(", ")", ",", "getPointerTy", "(", ")", ")", ";", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "Other", ",", "MVT", "::", "Flag", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "Ops", ".", "push_back", "(", "Callee" ]
LLVM	Hexagon	TD	next_suggestion	DSP	2,884	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "A4_vcmpbeqi", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "u8_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_643b4717", ",", "TypeALU64", ">", ",", "Enc_0d8adb", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	2,885	[ "PtrLo", ",", "PtrHi", ")", ";" ]	[ "SDValue", "PtrLo", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "MVT", "::", "i32", ",", "Offset", "+", "<NUM_LIT>", ",", "GAFlags", ")", ";", "SDValue", "PtrHi", ";", "if", "(", "GAFlags", "==", "SIInstrInfo", "::", "MO_NONE", ")", "{", "PtrHi", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ";", "}", "else", "{", "PtrHi", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "MVT", "::", "i32", ",", "Offset", "+", "<NUM_LIT>", ",", "GAFlags", "+", "<NUM_LIT>", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "PtrVT", "," ]
GCC	msp430	MD	stmt_completion	MPU	2,886	[ ")", "]" ]	[ "(", "and", ":", "QHI", "(", "match_operand", ":", "QHI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	SystemZ	TD	program_repair	CPU	2,887	[ "<FIXS>", "def", ":", "InstRW", "[", "FXU", ",", "FXU", ",", "LSU", ",", "Lat15", ",", "GroupAlone", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "FXU", ",", "FXU", ",", "Lat9", ",", "GroupAlone", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<FIXE>", "<FIXS>", "def", ":", "InstRW", "[", "FXU", ",", "FXU", ",", "Lat7", ",", "GroupAlone", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "FXU", ",", "FXU", ",", "LSU", ",", "Lat7", ",", "GroupAlone", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<FIXE>" ]	[ "def", ":", "InstRW", "[", "FXU", ",", "LSU", ",", "Lat12", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "FXU", ",", "Lat8", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "FXU", ",", "Lat6", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGS>", "def", ":", "InstRW", "[", "FXU", ",", "LSU", ",", "Lat15", ",", "GroupAlone", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "FXU", ",", "Lat9", ",", "GroupAlone", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGE>", "def", ":", "InstRW", "[", "FXU", ",", "Lat5", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "FXU", ",", "Lat5", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "FXU", ",", "LSU", ",", "Lat9", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGS>", "def", ":", "InstRW", "[", "FXU", ",", "Lat7", ",", "GroupAlone", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "FXU", ",", "LSU", ",", "Lat7", ",", "GroupAlone", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGE>" ]
LLVM	AArch64	CPP	next_suggestion	CPU	2,888	[ "Opc", "=", "NOpc", ";" ]	[ "break", ";", "case", "ISD", "::", "AND", ":", "return", "isBitfieldExtractOpFromAnd", "(", "CurDAG", ",", "N", ",", "Opc", ",", "Opd0", ",", "LSB", ",", "MSB", ",", "NumberOfIgnoredLowBits", ",", "BiggerPattern", ")", ";", "case", "ISD", "::", "SRL", ":", "case", "ISD", "::", "SRA", ":", "return", "isBitfieldExtractOpFromShr", "(", "N", ",", "Opc", ",", "Opd0", ",", "LSB", ",", "MSB", ",", "BiggerPattern", ")", ";", "}", "unsigned", "NOpc", "=", "N", "->", "getMachineOpcode", "(", ")", ";", "switch", "(", "NOpc", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]
GCC	s390	CPP	stmt_completion	MPU	2,889	[ "(", "Pmode", ",", "RETURN_REGNUM", ")", ";" ]	[ "rtx", "addr", ";", "if", "(", "!", "TARGET_BACKCHAIN", "&&", "count", ">", "<NUM_LIT>", ")", "return", "NULL_RTX", ";", "if", "(", "count", "==", "<NUM_LIT>", ")", "return", "get_hard_reg_initial_val" ]
LLVM	X86	CPP	next_suggestion	CPU	2,890	[ "}" ]	[ "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Subtarget", "->", "hasSSE3orAVX", "(", ")", "&&", "(", "VT", "==", "MVT", "::", "v4f32", "\|\|", "VT", "==", "MVT", "::", "v2f64", ")", "&&", "isHorizontalBinOp", "(", "LHS", ",", "RHS", ",", "true", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "N", "->", "getDebugLoc", "(", ")", ",", "VT", ",", "LHS", ",", "RHS", ")", ";", "return", "SDValue", "(", ")", ";" ]
LLVM	Cpu0	CPP	stmt_completion	CPU	2,891	[ ")", ";" ]	[ "O", "<<", "<STR_LIT>", ", ", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "opNum", "+", "<NUM_LIT>", ",", "O" ]
GCC	sh	CPP	program_repair	CPU	2,892	[ "<FIXS>", "target_flags", "&=", "~", "MASK_FPU_SINGLE", ";", "<FIXE>" ]	[ "else", "if", "(", "XD_REGISTER_P", "(", "reg", ")", ")", "{", "<BUGS>", "target_flags", "&=", "~", "FPU_SINGLE_BIT", ";", "<BUGE>", "}", "}", "}" ]
LLVM	TMS320C64X	CPP	next_suggestion	VLIW	2,893	[ "}" ]	[ "ClusterDAG", "::", "~", "ClusterDAG", "(", ")", "{", "for", "(", "std", "::", "vector", "<", "SUnit", "", ">", "::", "iterator", "I", "=", "CopySUs", ".", "begin", "(", ")", ",", "E", "=", "CopySUs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "delete", "", "I", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	2,894	[ ">", "Re32", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rtt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>" ]
LLVM	ARM	TD	next_suggestion	CPU	2,895	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "fc", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC	mips	MD	stmt_completion	CPU	2,896	[ "]", ")" ]	[ "(", "define_split", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "DI", "(", "plus", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "plus", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "mem", ":", "DI", "(", "plus", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", ")", "]", "{", "HOST_WIDE_INT", "val", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>" ]
GCC	i386	CPP	stmt_completion	CPU	2,897	[ "(", ")", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m256", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_maskz_min_ps", "(", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m256", "_", "_", "A", ",", "_", "_", "m256", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m256", ")", "_", "_", "builtin_ia32_minps256_mask", "(", "(", "_", "_", "v8sf", ")", "_", "_", "A", ",", "(", "_", "_", "v8sf", ")", "_", "_", "B", ",", "(", "_", "_", "v8sf", ")", "_", "mm256_avx512_setzero_ps" ]
LLVM	TMS320C64X	CPP	next_suggestion	VLIW	2,898	[ "return", "true", ";" ]	[ "tie", "(", "side", ",", "xuse", ")", "=", "analyzeMove", "(", "SU", ")", ";", "Hzd", "->", "bookMove", "(", "side", ",", "xuse", ")", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	2,899	[ "Or", ",", "Bias", ")", ";" ]	[ "Load", "=", "getShuffleVectorZeroOrUndef", "(", "Load", ",", "<NUM_LIT>", ",", "true", ",", "Subtarget", ",", "DAG", ")", ";", "Load", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "dl", ",", "MVT", "::", "f64", ",", "DAG", ".", "getBitcast", "(", "MVT", "::", "v2f64", ",", "Load", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "SDValue", "Or", "=", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "dl", ",", "MVT", "::", "v2i64", ",", "DAG", ".", "getBitcast", "(", "MVT", "::", "v2i64", ",", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "dl", ",", "MVT", "::", "v2f64", ",", "Load", ")", ")", ",", "DAG", ".", "getBitcast", "(", "MVT", "::", "v2i64", ",", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "dl", ",", "MVT", "::", "v2f64", ",", "Bias", ")", ")", ")", ";", "Or", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "dl", ",", "MVT", "::", "f64", ",", "DAG", ".", "getBitcast", "(", "MVT", "::", "v2f64", ",", "Or", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "SDValue", "Sub", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FSUB", ",", "dl", ",", "MVT", "::", "f64", "," ]

GCC

arm

MD

program_repair

CPU

2,800

[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>" ]

[ "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "return", "\\\"add\\\\t%2, %|pc\\\"<BUGS>[(set_attr ", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", ")" ]

GCC

rs6000

MD

stmt_completion

CPU

2,801

[ ")" ]

[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>" ]

LLVM

BPF

CPP

next_suggestion

Virtual ISA

2,802

[ "}" ]

[ "Changed", "=", "removeCompareBuiltin", "(", "M", ")", "||", "Changed", ";", "return", "Changed", ";" ]

LLVM

SystemZ

CPP

stmt_completion

CPU

2,803

[ ")", ";" ]

[ "const", "MachineFrameInfo", "&", "MFI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFrameInfo", "(", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", "||", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "||", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", "||", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "||", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "int64_t", "Length", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "FI1", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "unsigned", "FI2", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(" ]

LLVM

Sparc

CPP

stmt_completion

CPU

2,804

[ "EndOfStatement", ":" ]

[ "SparcAsmParser", "::", "OperandMatchResultTy", "SparcAsmParser", "::", "parseMEMOperand", "(", "OperandVector", "&", "Operands", ")", "{", "SMLoc", "S", ",", "E", ";", "unsigned", "BaseReg", "=", "<NUM_LIT>", ";", "if", "(", "ParseRegister", "(", "BaseReg", ",", "S", ",", "E", ")", ")", "{", "return", "MatchOperand_NoMatch", ";", "}", "switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{", "default", ":", "return", "MatchOperand_NoMatch", ";", "case", "AsmToken", "::", "Comma", ":", "case", "AsmToken", "::", "RBrac", ":", "case", "AsmToken", "::" ]

LLVM

ARM

TD

program_repair

CPU

2,805

[ "<FIXS>", "(", "ins", "addrmode6", ":", "$", "Rn", ",", "DPR", ":", "$", "Vd", ",", "DPR", ":", "$", "src2", ",", "DPR", ":", "$", "src3", ",", "DPR", ":", "$", "src4", ",", "<FIXE>", "<FIXS>", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "let", "Rm", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Rn", "{", "<NUM_LIT>", "}", ";", "<FIXE>" ]

[ "class", "VST4LN", "bits", "<NUM_LIT>", ">", "op11_8", ",", "bits", "<NUM_LIT>", ">", "op7_4", ",", "string", "Dt", ">", ":", "NLdStLn", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op11_8", ",", "op7_4", ",", "(", "outs", ")", ",", "<BUGS>", "(", "ins", "addrmode6", ":", "$", "addr", ",", "DPR", ":", "$", "Vd", ",", "DPR", ":", "$", "src2", ",", "DPR", ":", "$", "src3", ",", "DPR", ":", "$", "src4", ",", "<BUGE>", "nohash_imm", ":", "$", "lane", ")", ",", "IIC_VST4ln", ",", "<STR_LIT>", ",", "Dt", ",", "<BUGS>", "<STR_LIT>", ",", "<BUGE>", "<STR_LIT>", ",", "[", "]", ">", "{", "<BUGS>", "let", "offset", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "addr", "{", "<NUM_LIT>", "}", ";", "<BUGE>", "}", "def", "VST4LNd8", ":", "VST4LN", "<NUM_LIT>", ",", "{", "?", ",", "?", ",", "?", ",", "?", "}", ",", "<STR_LIT>", ">", "{" ]

LLVM

Hexagon

TD

next_suggestion

DSP

2,806

[ "let", "cofRelax2", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";" ]

GCC

pdp11

CPP

next_suggestion

MPU

2,807

[ "emit_move_insn", "(", "mem", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ";" ]

[ "rtx", "fnaddr", "=", "XEXP", "(", "DECL_RTL", "(", "fndecl", ")", ",", "<NUM_LIT>", ")", ";", "rtx", "mem", ";", "gcc_assert", "(", "!", "TARGET_SPLIT", ")", ";", "mem", "=", "adjust_address", "(", "m_tramp", ",", "HImode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "mem", ",", "GEN_INT", "(", "<NUM_LIT>", "+", "STATIC_CHAIN_REGNUM", ")", ")", ";", "mem", "=", "adjust_address", "(", "m_tramp", ",", "HImode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "mem", ",", "chain_value", ")", ";", "mem", "=", "adjust_address", "(", "m_tramp", ",", "HImode", ",", "<NUM_LIT>", ")", ";" ]

LLVM

AArch64

CPP

next_suggestion

CPU

2,808

[ "if", "(", "(", "NewOp", "=", "tryAdvSIMDModImm32", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "Op", ",", "DAG", ",", "DefBits", ",", "&", "LHS", ")", ")", "||", "(", "NewOp", "=", "tryAdvSIMDModImm16", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "Op", ",", "DAG", ",", "DefBits", ",", "&", "LHS", ")", ")", ")", "return", "NewOp", ";" ]

[ "BuildVectorSDNode", "*", "BVN", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ";", "if", "(", "!", "BVN", ")", "{", "LHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "BVN", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ";", "}", "if", "(", "!", "BVN", ")", "return", "Op", ";", "APInt", "DefBits", "(", "VT", ".", "getSizeInBits", "(", ")", ",", "<NUM_LIT>", ")", ";", "APInt", "UndefBits", "(", "VT", ".", "getSizeInBits", "(", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "resolveBuildVector", "(", "BVN", ",", "DefBits", ",", "UndefBits", ")", ")", "{", "SDValue", "NewOp", ";", "DefBits", "=", "~", "DefBits", ";", "if", "(", "(", "NewOp", "=", "tryAdvSIMDModImm32", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "Op", ",", "DAG", ",", "DefBits", ",", "&", "LHS", ")", ")", "||", "(", "NewOp", "=", "tryAdvSIMDModImm16", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "Op", ",", "DAG", ",", "DefBits", ",", "&", "LHS", ")", ")", ")", "return", "NewOp", ";", "else", "{", "DefBits", "=", "~", "UndefBits", ";" ]

LLVM

MSP430

CPP

stmt_completion

MPU

2,809

[ ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ")", ";" ]

[ "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "DebugLoc", "DL", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BuildMI", "(", "MBB" ]

LLVM

X86

CPP

stmt_completion

CPU

2,810

[ "TRI", ")", ";" ]

[ "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " to stack slot #", "<STR_LIT>", "<<", "FI", "<<", "'", "\\n", "'", ")", ";", "const", "TargetRegisterClass", "&", "RC", "=", "*", "MRI", "->", "getRegClass", "(", "VirtReg", ")", ";", "TII", "->", "storeRegToStackSlot", "(", "*", "MBB", ",", "Before", ",", "VirtReg", ",", "Kill", ",", "FI", ",", "&", "RC", "," ]

LLVM

ARM

TD

next_suggestion

CPU

2,811

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

AArch64

CPP

next_suggestion

CPU

2,812

[ "}" ]

[ "bool", "Hash", "=", "false", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Hash", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "Hash", "=", "true", ";", "}", "bool", "Negative", "=", "false", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "Negative", "=", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Plus", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Real", ")", ")", "{", "if", "(", "!", "Hash", ")", "return", "MatchOperand_NoMatch", ";", "Error", "(", "S", ",", "<STR_LIT>", "Expected floating-point immediate", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "APFloat", "RealVal", "(", "APFloat", "::", "IEEEdouble", ",", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ")", ";", "if", "(", "Negative", ")", "RealVal", ".", "changeSign", "(", ")", ";", "double", "DblVal", "=", "RealVal", ".", "convertToDouble", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Operands", ".", "push_back", "(", "AArch64Operand", "::", "CreateFPImm", "(", "DblVal", ",", "S", ",", "E", ")", ")", ";", "return", "MatchOperand_Success", ";" ]

GCC

arm

MD

stmt_completion

CPU

2,813

[ ")" ]

[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>" ]

GCC

ia64

CPP

program_repair

CPU

2,814

[ "<FIXS>", "gcc_unreachable", "(", ")", ";", "<FIXE>" ]

[ "emit_insn", "(", "gen_flushrs", "(", ")", ")", ";", "return", "const0_rtx", ";", "default", ":", "<BUGS>", "break", ";", "<BUGE>", "}", "return", "NULL_RTX", ";" ]

LLVM

Mips

CPP

program_repair

CPU

2,815

[ "<FIXS>", ":", "MCTargetStreamer", "(", "S", ")", ",", "canHaveModuleDirective", "(", "true", ")", "{", "GPRInfoSet", "=", "FPRInfoSet", "=", "FrameInfoSet", "=", "false", ";", "}", "<FIXE>" ]

[ "using", "namespace", "llvm", ";", "MipsTargetStreamer", "::", "MipsTargetStreamer", "(", "MCStreamer", "&", "S", ")", "<BUGS>", ":", "MCTargetStreamer", "(", "S", ")", ",", "canHaveModuleDirective", "(", "true", ")", "{", "}", "<BUGE>", "void", "MipsTargetStreamer", "::", "emitDirectiveSetMicroMips", "(", ")", "{", "}", "void", "MipsTargetStreamer", "::", "emitDirectiveSetNoMicroMips", "(", ")", "{", "}", "void", "MipsTargetStreamer", "::", "emitDirectiveSetMips16", "(", ")", "{", "}" ]

LLVM

Hexagon

TD

next_suggestion

DSP

2,816

[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

2,817

[ "}" ]

[ "let", "ParserMatchClass", "=", "CondCode", ";", "let", "MCOperandPredicate", "=", "[", "{", "return", "MCOp", ".", "isImm", "(", ")", "&", "&", "MCOp", ".", "getImm", "(", ")", "!", "=", "AArch64CC", ":", ":", "AL", "&", "&", "MCOp", ".", "getImm", "(", ")", "!", "=", "AArch64CC", ":", ":", "NV", ";", "}", "]", ";" ]

LLVM

X86

CPP

program_repair

CPU

2,818

[ "<FIXS>", "TSFlags", ",", "Rex", ",", "CurByte", ",", "OS", ",", "Fixups", ",", "STI", ")", ";", "<FIXE>" ]

[ "emitByte", "(", "BaseOpcode", "+", "CC", ",", "CurByte", ",", "OS", ")", ";", "emitMemModRMByte", "(", "MI", ",", "FirstMemOp", ",", "getX86RegNum", "(", "MI", ".", "getOperand", "(", "RegOp", ")", ")", ",", "<BUGS>", "TSFlags", ",", "HasREX", ",", "CurByte", ",", "OS", ",", "Fixups", ",", "STI", ")", ";", "<BUGE>", "break", ";", "}" ]

LLVM

P2

CPP

stmt_completion

MPU

2,819

[ "P2 Expand Pseudos", "<STR_LIT>", ";" ]

[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>" ]

LLVM

SystemZ

CPP

stmt_completion

CPU

2,820

[ "IdxReg", ")", ":" ]

[ "AddressingMode", "(", "bool", "LongDispl", ",", "bool" ]

LLVM

Hexagon

TD

next_suggestion

DSP

2,821

[ "let", "isCompare", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isCommutable", "=", "<NUM_LIT>", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

2,822

[ "}" ]

[ "if", "(", "F", ".", "isDeclaration", "(", ")", "||", "isEntryPoint", "(", "&", "F", ")", ")", "return", "false", ";", "return", "!", "F", ".", "hasLocalLinkage", "(", ")", "||", "F", ".", "hasAddressTaken", "(", "nullptr", ",", "false", ",", "true", ",", "true", ",", "false", ",", "true", ")", ";" ]

GCC

mips

MD

stmt_completion

CPU

2,823

[ ")", ")", ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>" ]

GCC

s390

MD

stmt_completion

MPU

2,824

[ ")", "]", ")" ]

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]

GCC

rs6000

CPP

next_suggestion

CPU

2,825

[ "case", "<NUM_LIT>", "U", ":", "return", "<NUM_LIT>", ";" ]

[ "case", "<NUM_LIT>", "U", ":", "return", "<NUM_LIT>", ";", "case", "<NUM_LIT>", "U", ":", "return", "<NUM_LIT>", ";", "case", "<NUM_LIT>", "U", ":", "return", "<NUM_LIT>", ";", "case", "<NUM_LIT>", "U", ":", "return", "<NUM_LIT>", ";", "case", "<NUM_LIT>", "U", ":", "return", "<NUM_LIT>", ";", "case", "<NUM_LIT>", "U", ":", "return", "<NUM_LIT>", ";", "case", "<NUM_LIT>", "U", ":", "return", "<NUM_LIT>", ";", "case", "<NUM_LIT>", "U", ":", "return", "<NUM_LIT>", ";", "case", "<NUM_LIT>", "U", ":", "return", "<NUM_LIT>", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

2,826

[ "}" ]

[ "for", "(", "MCRegUnitIterator", "RegUnit", "(", "Reg", ",", "TRI", ")", ";", "RegUnit", ".", "isValid", "(", ")", ";", "++", "RegUnit", ")", "{", "LiveRange", "&", "LR", "=", "LIS", "->", "getRegUnit", "(", "*", "RegUnit", ")", ";", "const", "VNInfo", "*", "Value", "=", "LR", ".", "Query", "(", "LIS", "->", "getInstructionIndex", "(", "MI", ")", ")", ".", "valueIn", "(", ")", ";", "if", "(", "!", "Value", ")", "continue", ";", "if", "(", "Value", "->", "isPHIDef", "(", ")", ")", "continue", ";", "markInstruction", "(", "*", "LIS", "->", "getInstructionFromIndex", "(", "Value", "->", "def", ")", ",", "Flag", ",", "Worklist", ")", ";", "}", "continue", ";", "}", "for", "(", "MachineInstr", "&", "DefMI", ":", "MRI", "->", "def_instructions", "(", "Use", ".", "getReg", "(", ")", ")", ")", "markInstruction", "(", "DefMI", ",", "Flag", ",", "Worklist", ")", ";", "}" ]

LLVM

MOS

CPP

next_suggestion

MPU

2,827

[ "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";" ]

[ "bool", "MOSInstructionSelector", "::", "selectAll", "(", "MachineInstrSpan", "MIS", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MIS", ".", "begin", "(", ")", "->", "getMF", "(", ")", "->", "getRegInfo", "(", ")", ";", "for", "(", "MachineInstr", "&", "MI", ":", "MIS", ")", "for", "(", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

2,828

[ "}", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Q", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "U", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Scalar", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "size", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

2,829

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_absp", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_cf8126ae", ",", "TypeS_2op", ">", ",", "Enc_b9c5fb", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

2,830

[ "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "CLI", ")", ";" ]

[ "const", "char", "*", "LibcallName", "=", "(", "ArgVT", "==", "MVT", "::", "f64", ")", "?", "<STR_LIT>", "__sincos_stret", "<STR_LIT>", ":", "<STR_LIT>", "__sincosf_stret", "<STR_LIT>", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "LibcallName", ",", "getPointerTy", "(", ")", ")", ";", "StructType", "*", "RetTy", "=", "StructType", "::", "get", "(", "ArgTy", ",", "ArgTy", ",", "NULL", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "RetTy", ",", "false", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ",", "CallingConv", "::", "C", ",", "false", ",", "false", ",", "true", ",", "Callee", ",", "Args", ",", "DAG", ",", "dl", ")", ";" ]

GCC

arm

CPP

stmt_completion

CPU

2,831

[ "_", "_", "a", ")", ";" ]

[ "return", "_", "_", "builtin_mve_vclzq_uv4si", "(" ]

LLVM

ARM

CPP

stmt_completion

CPU

2,832

[ "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "StackAlignment", ")", ")", ";" ]

[ "bool", "requiresRealignment", "=", "(", "(", "MFI", "->", "getMaxAlignment", "(", ")", ">", "StackAlign", ")", "||", "F", "->", "getAttributes", "(", ")", "." ]

LLVM

Hexagon

TD

next_suggestion

DSP

2,833

[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

[ "def", "J4_tstbit0_t_jumpnv_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Ns8", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_8c945be0", ",", "TypeNCJ", ">", ",", "Enc_69d63b", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

GCC

aarch64

CPP

program_repair

CPU

2,834

[ "<FIXS>", "if", "(", "CONST_INT_P", "(", "x", ")", ")", "fprintf", "(", "f", ",", "HOST_WIDE_INT_PRINT_DEC", ",", "INTVAL", "(", "x", ")", ")", ";", "else", "<FIXE>", "<FIXS>", "poly_int64", "offset", ";", "rtx", "base", "=", "strip_offset_and_salt", "(", "x", ",", "&", "offset", ")", ";", "if", "(", "SYMBOL_REF_P", "(", "base", ")", ")", "output_addr_const", "(", "f", ",", "x", ")", ";", "elseoutput_operand_lossage", "(", "<STR_LIT>", "unsupported operand for code '%c'", "<STR_LIT>", ",", "code", ")", ";", "<FIXE>" ]

[ "switch", "(", "code", ")", "{", "case", "'", "c", "'", ":", "<BUGS>", "switch", "(", "GET_CODE", "(", "x", ")", ")", "<BUGE>", "{", "<BUGS>", "case", "CONST_INT", ":", "fprintf", "(", "f", ",", "HOST_WIDE_INT_PRINT_DEC", ",", "INTVAL", "(", "x", ")", ")", ";", "break", ";", "case", "SYMBOL_REF", ":", "output_addr_const", "(", "f", ",", "x", ")", ";", "break", ";", "case", "CONST", ":", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", ")", "{", "output_addr_const", "(", "f", ",", "x", ")", ";", "break", ";", "}", "default", ":", "output_operand_lossage", "(", "<STR_LIT>", "unsupported operand for code '%c'", "<STR_LIT>", ",", "code", ")", ";", "<BUGE>", "}", "break", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

2,835

[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";" ]

GCC

arm

CPP

stmt_completion

CPU

2,836

[ "_", "_", "p", ")", ";" ]

[ "return", "_", "_", "builtin_mve_vshlq_m_r_uv16qi", "(", "_", "_", "a", ",", "_", "_", "b", "," ]

LLVM

Mips

CPP

stmt_completion

CPU

2,837

[ ",", "get", "(", "Mips", "::", "ERET", ")", ")", ";" ]

[ "void", "MipsSEInstrInfo", "::", "expandERet", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")" ]

GCC

i386

CPP

program_repair

CPU

2,838

[ "<FIXS>", "target", "=", "gen_reg_rtx", "(", "V4DImode", ")", ";", "if", "(", "expand_vselect", "(", "target", ",", "gen_lowpart", "(", "V4DImode", ",", "d", "->", "op0", ")", ",", "perm", ",", "<NUM_LIT>", ",", "false", ")", ")", "{", "emit_move_insn", "(", "d", "->", "target", ",", "gen_lowpart", "(", "d", "->", "vmode", ",", "target", ")", ")", ";", "return", "true", ";", "}", "return", "false", ";", "<FIXE>" ]

[ "perm", "[", "i", "]", "=", "(", "d", "->", "perm", "[", "i", "*", "nelt", "/", "<NUM_LIT>", "]", "*", "<NUM_LIT>", "/", "nelt", ")", "&", "<NUM_LIT>", ";", "if", "(", "d", "->", "testing_p", ")", "return", "true", ";", "<BUGS>", "return", "expand_vselect", "(", "gen_lowpart", "(", "V4DImode", ",", "d", "->", "target", ")", ",", "gen_lowpart", "(", "V4DImode", ",", "d", "->", "op0", ")", ",", "perm", ",", "<NUM_LIT>", ",", "false", ")", ";", "<BUGE>", "}" ]

LLVM

Sparc

CPP

program_repair

CPU

2,839

[ "<FIXS>", "static", "unsigned", "int", "const", "NumOfAvailRegs", "=", "i6", ";", "<FIXE>" ]

[ "}", ";", "<BUGS>", "static", "unsigned", "int", "const", "NumOfAvailRegs", "=", "g0", ";", "<BUGE>", "static", "unsigned", "int", "const", "StartOfNonVolatileRegs", "=", "l0", ";", "static", "unsigned", "int", "const", "StartOfAllRegs", "=", "o0", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

2,840

[ "recordSled", "(", "CurSled", ",", "MI", ",", "SledKind", "::", "CUSTOM_EVENT", ",", "<NUM_LIT>", ")", ";" ]

[ "const", "Register", "DestRegs", "[", "]", "=", "{", "X86", "::", "RDI", ",", "X86", "::", "RSI", "}", ";", "bool", "UsedMask", "[", "]", "=", "{", "false", ",", "false", "}", ";", "Register", "SrcRegs", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "MI", ".", "getNumOperands", "(", ")", ";", "++", "I", ")", "if", "(", "auto", "Op", "=", "MCIL", ".", "LowerMachineOperand", "(", "&", "MI", ",", "MI", ".", "getOperand", "(", "I", ")", ")", ";", "Op", ".", "isValid", "(", ")", ")", "{", "assert", "(", "Op", ".", "isReg", "(", ")", "&&", "<STR_LIT>", "Only support arguments in registers", "<STR_LIT>", ")", ";", "SrcRegs", "[", "I", "]", "=", "getX86SubSuperRegister", "(", "Op", ".", "getReg", "(", ")", ",", "<NUM_LIT>", ")", ";", "assert", "(", "SrcRegs", "[", "I", "]", ".", "isValid", "(", ")", "&&", "<STR_LIT>", "Invalid operand", "<STR_LIT>", ")", ";", "if", "(", "SrcRegs", "[", "I", "]", "!=", "DestRegs", "[", "I", "]", ")", "{", "UsedMask", "[", "I", "]", "=", "true", ";", "EmitAndCountInstruction", "(", "MCInstBuilder", "(", "X86", "::", "PUSH64r", ")", ".", "addReg", "(", "DestRegs", "[", "I", "]", ")", ")", ";", "}", "else", "{", "emitX86Nops", "(", "*", "OutStreamer", ",", "<NUM_LIT>", ",", "Subtarget", ")", ";", "}", "}", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "MI", ".", "getNumOperands", "(", ")", ";", "++", "I", ")", "if", "(", "SrcRegs", "[", "I", "]", "!=", "DestRegs", "[", "I", "]", ")", "EmitAndCountInstruction", "(", "MCInstBuilder", "(", "X86", "::", "MOV64rr", ")", ".", "addReg", "(", "DestRegs", "[", "I", "]", ")", ".", "addReg", "(", "SrcRegs", "[", "I", "]", ")", ")", ";", "auto", "TSym", "=", "OutContext", ".", "getOrCreateSymbol", "(", "<STR_LIT>", "__xray_CustomEvent", "<STR_LIT>", ")", ";", "MachineOperand", "TOp", "=", "MachineOperand", "::", "CreateMCSymbol", "(", "TSym", ")", ";", "if", "(", "isPositionIndependent", "(", ")", ")", "TOp", ".", "setTargetFlags", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EmitAndCountInstruction", "(", "MCInstBuilder", "(", "X86", "::", "CALL64pcrel32", ")", ".", "addOperand", "(", "MCIL", ".", "LowerSymbolOperand", "(", "TOp", ",", "TSym", ")", ")", ")", ";", "for", "(", "unsigned", "I", "=", "sizeof", "UsedMask", ";", "I", "--", ">", "<NUM_LIT>", ";", ")", "if", "(", "UsedMask", "[", "I", "]", ")", "EmitAndCountInstruction", "(", "MCInstBuilder", "(", "X86", "::", "POP64r", ")", ".", "addReg", "(", "DestRegs", "[", "I", "]", ")", ")", ";", "else", "emitX86Nops", "(", "*", "OutStreamer", ",", "<NUM_LIT>", ",", "Subtarget", ")", ";", "OutStreamer", "->", "AddComment", "(", "<STR_LIT>", "xray custom event end.", "<STR_LIT>", ")", ";" ]

LLVM

SPIRV

CPP

next_suggestion

Virtual ISA

2,841

[ "}" ]

[ "Register", "find", "(", "const", "MachineInstr", "*", "MI", ",", "MachineFunction", "*", "MF", ")", "{", "return", "DT", ".", "find", "(", "MI", ",", "MF", ")", ";" ]

GCC

rs6000

CPP

stmt_completion

CPU

2,842

[ "_", "_", "A", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_castpd_si128", "(", "_", "_", "m128d", "_", "_", "A", ")", "{", "return", "(", "_", "_", "m128i", ")" ]

GCC

s390

MD

next_suggestion

MPU

2,843

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

2,844

[ "MachineInstr", "*", "Def", "=", "LIS", "->", "getInstructionFromIndex", "(", "DefIdx", ")", ";" ]

[ "break", ";", "}", "}", "}", "else", "{", "V", "=", "LI", ".", "getVNInfoAt", "(", "UseIdx", ")", ";", "}", "if", "(", "!", "V", ")", "return", "nullptr", ";", "DefIdx", "=", "V", "->", "def", ";", "}", "else", "{", "for", "(", "MCRegUnitIterator", "Units", "(", "Reg", ".", "asMCReg", "(", ")", ",", "this", ")", ";", "Units", ".", "isValid", "(", ")", ";", "++", "Units", ")", "{", "LiveRange", "&", "LR", "=", "LIS", "->", "getRegUnit", "(", "*", "Units", ")", ";", "if", "(", "VNInfo", "*", "V", "=", "LR", ".", "getVNInfoAt", "(", "UseIdx", ")", ")", "{", "if", "(", "!", "DefIdx", ".", "isValid", "(", ")", "||", "MDT", ".", "dominates", "(", "LIS", "->", "getInstructionFromIndex", "(", "DefIdx", ")", ",", "LIS", "->", "getInstructionFromIndex", "(", "V", "->", "def", ")", ")", ")", "DefIdx", "=", "V", "->", "def", ";", "}", "else", "{", "return", "nullptr", ";", "}", "}", "}" ]

LLVM

M68k

CPP

next_suggestion

MPU

2,845

[ "}" ]

[ "unsigned", "getMask", "(", ")", "const", "{", "return", "Mask", ";" ]

GCC

arm

MD

stmt_completion

CPU

2,846

[ ")", ")" ]

[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(", "cond", "[", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

2,847

[ ")", ";" ]

[ "if", "(", "Visited", ".", "has", "(", "R", ")", ")", "continue", ";", "Visited", ".", "insert", "(", "R", ")", ";", "for", "(", "auto", "I", "=", "MRI", ".", "use_begin", "(", "R", ")", ",", "E", "=", "MRI", ".", "use_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "BitTracker", "::", "RegisterRef", "UR", "=", "*", "I", ";", "unsigned", "B", ",", "W", ";", "if", "(", "!", "HBS", "::", "getSubregMask", "(", "UR", ",", "B", ",", "W", ",", "MRI", ")", ")", "return", "false", ";", "MachineInstr", "&", "UseI", "=", "*", "I", "->", "getParent", "(" ]

LLVM

Hexagon

TD

next_suggestion

DSP

2,848

[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

2,849

[ "NestedEHPad", "->", "setIsEHScopeEntry", "(", ")", ";" ]

[ "}", "assert", "(", "Catch", "&&", "<STR_LIT>", "EH pad does not have a catch", "<STR_LIT>", ")", ";", "assert", "(", "ExnReg", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid register", "<STR_LIT>", ")", ";", "auto", "SplitPos", "=", "std", "::", "next", "(", "Catch", "->", "getIterator", "(", ")", ")", ";", "MachineInstr", "*", "BeginTry", "=", "EHPadToTry", "[", "EHPad", "]", ";", "MachineInstr", "*", "EndTry", "=", "BeginToEnd", "[", "BeginTry", "]", ";", "MachineBasicBlock", "*", "Cont", "=", "EndTry", "->", "getParent", "(", ")", ";", "auto", "*", "BrDest", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MF", ".", "insert", "(", "std", "::", "next", "(", "EHPad", "->", "getIterator", "(", ")", ")", ",", "BrDest", ")", ";", "BrDest", "->", "insert", "(", "BrDest", "->", "end", "(", ")", ",", "EndTry", "->", "removeFromParent", "(", ")", ")", ";", "BrDest", "->", "splice", "(", "BrDest", "->", "end", "(", ")", ",", "EHPad", ",", "SplitPos", ",", "EHPad", "->", "end", "(", ")", ")", ";", "BrDest", "->", "transferSuccessors", "(", "EHPad", ")", ";", "EHPad", "->", "addSuccessor", "(", "BrDest", ")", ";", "for", "(", "auto", "Range", ":", "UnwindDestToTryRanges", "[", "EHPad", "]", ")", "BrDestToTryRanges", "[", "BrDest", "]", ".", "push_back", "(", "Range", ")", ";", "BrDestToExnReg", "[", "BrDest", "]", "=", "ExnReg", ";", "MachineBasicBlock", "*", "EHPadLayoutPred", "=", "&", "*", "std", "::", "prev", "(", "EHPad", "->", "getIterator", "(", ")", ")", ";", "MachineBasicBlock", "*", "TBB", "=", "nullptr", ",", "*", "FBB", "=", "nullptr", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "Cond", ";", "bool", "Analyzable", "=", "!", "TII", ".", "analyzeBranch", "(", "*", "EHPadLayoutPred", ",", "TBB", ",", "FBB", ",", "Cond", ")", ";", "if", "(", "Analyzable", "&&", "!", "TBB", "&&", "!", "FBB", ")", "{", "DebugLoc", "DL", "=", "EHPadLayoutPred", "->", "empty", "(", ")", "?", "DebugLoc", "(", ")", ":", "EHPadLayoutPred", "->", "rbegin", "(", ")", "->", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "EHPadLayoutPred", ",", "DL", ",", "TII", ".", "get", "(", "WebAssembly", "::", "BR", ")", ")", ".", "addMBB", "(", "Cont", ")", ";", "}", "}", "for", "(", "auto", "&", "P", ":", "BrDestToTryRanges", ")", "{", "MachineBasicBlock", "*", "BrDest", "=", "P", ".", "first", ";", "auto", "&", "TryRanges", "=", "P", ".", "second", ";", "unsigned", "ExnReg", "=", "BrDestToExnReg", "[", "BrDest", "]", ";", "for", "(", "auto", "Range", ":", "TryRanges", ")", "{", "MachineInstr", "*", "RangeBegin", "=", "nullptr", ",", "*", "RangeEnd", "=", "nullptr", ";", "std", "::", "tie", "(", "RangeBegin", ",", "RangeEnd", ")", "=", "Range", ";", "auto", "*", "MBB", "=", "RangeBegin", "->", "getParent", "(", ")", ";", "if", "(", "RangeBegin", "->", "getIterator", "(", ")", "!=", "MBB", "->", "begin", "(", ")", "&&", "std", "::", "prev", "(", "RangeBegin", "->", "getIterator", "(", ")", ")", "->", "isEHLabel", "(", ")", ")", "RangeBegin", "=", "&", "*", "std", "::", "prev", "(", "RangeBegin", "->", "getIterator", "(", ")", ")", ";", "if", "(", "std", "::", "next", "(", "RangeEnd", "->", "getIterator", "(", ")", ")", "!=", "MBB", "->", "end", "(", ")", "&&", "std", "::", "next", "(", "RangeEnd", "->", "getIterator", "(", ")", ")", "->", "isEHLabel", "(", ")", ")", "RangeEnd", "=", "&", "*", "std", "::", "next", "(", "RangeEnd", "->", "getIterator", "(", ")", ")", ";", "MachineBasicBlock", "*", "EHPad", "=", "nullptr", ";", "for", "(", "auto", "*", "Succ", ":", "MBB", "->", "successors", "(", ")", ")", "{", "if", "(", "Succ", "->", "isEHPad", "(", ")", ")", "{", "EHPad", "=", "Succ", ";", "break", ";", "}", "}", "MachineInstr", "*", "NestedTry", "=", "BuildMI", "(", "*", "MBB", ",", "*", "RangeBegin", ",", "RangeBegin", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "WebAssembly", "::", "TRY", ")", ")", ".", "addImm", "(", "int64_t", "(", "WebAssembly", "::", "ExprType", "::", "Void", ")", ")", ";", "MachineBasicBlock", "*", "NestedEHPad", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MF", ".", "insert", "(", "std", "::", "next", "(", "MBB", "->", "getIterator", "(", ")", ")", ",", "NestedEHPad", ")", ";", "NestedEHPad", "->", "setIsEHPad", "(", ")", ";" ]

GCC

aarch64

CPP

program_repair

CPU

2,850

[ "<FIXS>", "emit_insn", "(", "gen_rtx_SET", "(", "subtarget", ",", "<FIXE>" ]

[ "if", "(", "generate", ")", "{", "subtarget", "=", "subtargets", "?", "gen_reg_rtx", "(", "mode", ")", ":", "dest", ";", "<BUGS>", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "subtarget", ",", "<BUGE>", "GEN_INT", "(", "aarch64_bitmasks", "[", "i", "]", ")", ")", ")", ";", "emit_insn", "(", "gen_iordi3", "(", "dest", ",", "subtarget", ",", "GEN_INT", "(", "aarch64_bitmasks", "[", "j", "]", ")", ")", ")", ";" ]

GCC

s390

MD

stmt_completion

MPU

2,851

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>" ]

GCC

i386

CPP

stmt_completion

CPU

2,852

[ "(", "_", "_", "mmask32", "_", "_", "M", ",", "_", "_", "m512i", "_", "_", "A", ",", "_", "_", "m512i", "_", "_", "B", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_packs_epi32" ]

GCC

aarch64

MD

stmt_completion

CPU

2,853

[ "]", ")" ]

[ "(", "define_mode_iterator", "ALLX", "[", "QI", "HI", "SI" ]

LLVM

ARM

CPP

program_repair

CPU

2,854

[ "<FIXS>", "if", "(", "BBIsInBranchRange", "(", "MI", ",", "DestBB", ",", "Br", ".", "MaxDisp", ")", ")", "return", "false", ";", "<FIXE>" ]

[ "MachineInstr", "*", "MI", "=", "Br", ".", "MI", ";", "MachineBasicBlock", "*", "DestBB", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMachineBasicBlock", "(", ")", ";", "<BUGS>", "unsigned", "BrOffset", "=", "GetOffsetOf", "(", "MI", ")", ";", "unsigned", "DestOffset", "=", "GetOffsetOf", "(", "DestBB", ")", ";", "if", "(", "BrOffset", "DestOffset", ")", "{", "if", "(", "DestOffset", "-", "BrOffset", "Br", ".", "MaxDisp", ")", "return", "false", ";", "}", "else", "{", "if", "(", "BrOffset", "-", "DestOffset", "<=", "Br", ".", "MaxDisp", ")", "return", "false", ";", "}", "<BUGE>", "if", "(", "!", "Br", ".", "isCond", ")", "{" ]

GCC

arm

CPP

stmt_completion

CPU

2,855

[ "builtin_neon_hi", ")", "_", "_", "c", ")", ";" ]

[ "vqdmlsl_n_s16", "(", "int32x4_t", "_", "_", "a", ",", "int16x4_t", "_", "_", "b", ",", "int16_t", "_", "_", "c", ")", "{", "return", "(", "int32x4_t", ")", "_", "_", "builtin_neon_vqdmlsl_nv4hi", "(", "_", "_", "a", ",", "_", "_", "b", ",", "(", "_", "_" ]

GCC

i386

CPP

stmt_completion

CPU

2,856

[ "_", "m256i", "const", "*", "_", "_", "P", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_load_si256", "(", "_" ]

LLVM

X86

CPP

next_suggestion

CPU

2,857

[ "Store", "=", "DAG", ".", "getStore", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DL", ",", "RSFIN", ",", "FIN", ",", "MachinePointerInfo", "(", "SV", ",", "Subtarget", ".", "isTarget64BitLP64", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";" ]

[ "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DL", ",", "DAG", ".", "getConstant", "(", "FuncInfo", "->", "getVarArgsGPOffset", "(", ")", ",", "DL", ",", "MVT", "::", "i32", ")", ",", "FIN", ",", "MachinePointerInfo", "(", "SV", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "MemOps", ".", "push_back", "(", "Store", ")", ";", "FIN", "=", "DAG", ".", "getMemBasePlusOffset", "(", "FIN", ",", "<NUM_LIT>", ",", "DL", ")", ";", "Store", "=", "DAG", ".", "getStore", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DL", ",", "DAG", ".", "getConstant", "(", "FuncInfo", "->", "getVarArgsFPOffset", "(", ")", ",", "DL", ",", "MVT", "::", "i32", ")", ",", "FIN", ",", "MachinePointerInfo", "(", "SV", ",", "<NUM_LIT>", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "MemOps", ".", "push_back", "(", "Store", ")", ";", "FIN", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "PtrVT", ",", "FIN", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "SDValue", "OVFIN", "=", "DAG", ".", "getFrameIndex", "(", "FuncInfo", "->", "getVarArgsFrameIndex", "(", ")", ",", "PtrVT", ")", ";", "Store", "=", "DAG", ".", "getStore", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DL", ",", "OVFIN", ",", "FIN", ",", "MachinePointerInfo", "(", "SV", ",", "<NUM_LIT>", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "MemOps", ".", "push_back", "(", "Store", ")", ";", "FIN", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "PtrVT", ",", "FIN", ",", "DAG", ".", "getIntPtrConstant", "(", "Subtarget", ".", "isTarget64BitLP64", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "DL", ")", ")", ";", "SDValue", "RSFIN", "=", "DAG", ".", "getFrameIndex", "(", "FuncInfo", "->", "getRegSaveFrameIndex", "(", ")", ",", "PtrVT", ")", ";" ]

GCC

i386

MD

stmt_completion

CPU

2,858

[ "[", "<NUM_LIT>", "]", ")" ]

[ "{", "int", "num", "=", "INTVAL", "(", "operands" ]

GCC

s390

MD

stmt_completion

MPU

2,859

[ ")", ")" ]

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

Patmos

CPP

next_suggestion

VLIW

2,860

[ "instrInfo", "->", "insertNoop", "(", "*", "mbb", ",", "instr", ")", ";" ]

[ "auto", "instrInfo", "=", "TM", ".", "getInstrInfo", "(", ")", ";", "auto", "mbb", "=", "instr", "->", "getParent", "(", ")", ";", "if", "(", "instr", "->", "isBranch", "(", ")", "||", "instr", "->", "isCall", "(", ")", "||", "instr", "->", "isReturn", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Inserting 3xNOP after instruction: ", "<STR_LIT>", ";", "instr", "->", "print", "(", "dbgs", "(", ")", ",", "NULL", ",", "false", ")", ")", ";", "instr", "++", ";", "instrInfo", "->", "insertNoop", "(", "*", "mbb", ",", "instr", ")", ";", "instrInfo", "->", "insertNoop", "(", "*", "mbb", ",", "instr", ")", ";", "instrInfo", "->", "insertNoop", "(", "*", "mbb", ",", "instr", ")", ";", "}", "else", "if", "(", "instr", "->", "mayLoad", "(", ")", "||", "(", "instr", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "||", "(", "instr", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Inserting NOP after instruction: ", "<STR_LIT>", ";", "instr", "->", "print", "(", "dbgs", "(", ")", ",", "NULL", ",", "false", ")", ")", ";", "instr", "++", ";", "auto", "sizebefore", "=", "mbb", "->", "size", "(", ")", ";" ]

GCC

aarch64

CPP

code_generation

CPU

2,861

[ "int", "aarch64_asm_preferred_eh_data_format", "(", "int", "code", "ATTRIBUTE_UNUSED", ",", "int", "global", ")", "{", "int", "type", ";", "switch", "(", "aarch64_cmodel", ")", "{", "case", "AARCH64_CMODEL_TINY", ":", "case", "AARCH64_CMODEL_TINY_PIC", ":", "case", "AARCH64_CMODEL_SMALL", ":", "case", "AARCH64_CMODEL_SMALL_PIC", ":", "case", "AARCH64_CMODEL_SMALL_SPIC", ":", "type", "=", "DW_EH_PE_sdata4", ";", "break", ";", "default", ":", "type", "=", "DW_EH_PE_sdata8", ";", "break", ";", "}", "return", "(", "global", "?", "DW_EH_PE_indirect", ":", "<NUM_LIT>", ")", "|", "DW_EH_PE_pcrel", "|", "type", ";", "}" ]

[ "Select", "a", "format", "to", "encode", "pointers", "in", "exception", "handling", "data", "." ]

GCC

sh

CPP

program_repair

CPU

2,862

[ "<FIXS>", "function_symbol", "(", "rtx", "target", ",", "const", "char", "*", "name", ",", "enum", "sh_function_kind", "kind", ")", "<FIXE>", "<FIXS>", "rtx", "sym", ";", "if", "(", "kind", "!=", "FUNCTION_ORDINARY", ")", "name", "=", "IDENTIFIER_POINTER", "(", "get_identifier", "(", "name", ")", ")", ";", "sym", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "name", ")", ";", "<FIXE>" ]

[ "}", "rtx", "<BUGS>", "function_symbol", "(", "const", "char", "*", "name", ")", "<BUGE>", "{", "<BUGS>", "rtx", "sym", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "name", ")", ";", "<BUGE>", "SYMBOL_REF_FLAGS", "(", "sym", ")", "=", "SYMBOL_FLAG_FUNCTION", ";", "return", "sym", ";", "}" ]

LLVM

Hexagon

TD

next_suggestion

DSP

2,863

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ru32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rs32", ";" ]

LLVM

Patmos

CPP

stmt_completion

VLIW

2,864

[ ")", ";" ]

[ "other_scc", ".", "push_back", "(", "header", ")", ";", "}", "}", "}", "for", "(", "aedges", "::", "iterator", "j", "(", "Edges", ".", "begin", "(", ")", ")", ",", "je", "(", "Edges", ".", "end", "(", ")", ")", ";", "j", "!=", "je", ";", ")", "{", "ablock", "*", "src", "=", "j", "->", "second", "->", "Src", ";", "ablock", "*", "dst", "=", "j", "->", "second", "->", "Dst", ";", "if", "(", "std", "::", "find", "(", "scc", ".", "begin", "(", ")", ",", "scc", ".", "end", "(", ")", ",", "src", ")", "!=", "scc", ".", "end", "(", ")", "&&", "std", "::", "find", "(", "headers", ".", "begin", "(", ")", ",", "headers", ".", "end", "(", ")", ",", "dst", ")", "!=", "headers", ".", "end", "(", ")", ")", "{", "BackEdges", ".", "insert", "(", "std", "::", "make_pair", "(", "j", "->", "first", ",", "j", "->", "second", ")", ")", ";", "Edges", ".", "erase", "(", "j", ")", ";", "j", "=", "Edges", ".", "begin", "(", ")", ";", "changed", "=", "true", ";", "}", "else", "{", "j", "++", ";", "}", "}", "if", "(", "scc", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "{", "unsigned", "int", "scc_size", "=", "<NUM_LIT>", ";", "bool", "has_call_in_scc", "=", "false", ";", "for", "(", "ablocks", "::", "iterator", "i", "(", "scc", ".", "begin", "(", ")", ")", ",", "ie", "(", "scc", ".", "end", "(", ")", ")", ";", "i", "!=", "ie", ";", "i", "++", ")", "{", "assert", "(", "!", "(", "*", "i", ")", "->", "isArtificialHeader", "(", ")", "||", "(", "*", "i", ")", "->", "isArtificialJumptableHeader", "(", ")", ")", ";", "if", "(", "!", "(", "*", "i", ")", "->", "isArtificialHeader", "(", ")", ")", "{", "scc_size", "+=", "(", "*", "i", ")", "->", "Size", "+", "getMaxBlockMargin", "(", "PTM", ",", "(", "*", "i", ")", "->", "MBB", ")", ";", "has_call_in_scc", "|=", "(", "*", "i", ")", "->", "HasCall", ";", "}", "}", "unsigned", "cnt", "=", "<NUM_LIT>", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Found SCC, header ", "<STR_LIT>", "<<", "header", "->", "getName", "(", ")", "<<", "<STR_LIT>", ", id: ", "<STR_LIT>", "<<", "cnt", "<<", "<STR_LIT>", ", numblocks: ", "<STR_LIT>", "<<", "scc", ".", "size", "(", ")", "<<", "<STR_LIT>", ", size: ", "<STR_LIT>", "<<", "scc_size", "<<", "<STR_LIT>", ", calls: ", "<STR_LIT>", "<<", "has_call_in_scc", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", " Headers:", "<STR_LIT>", ";", "for", "(", "ablock_set", "::", "iterator", "i", "(", "headers", ".", "begin", "(", ")", ")", ",", "ie", "(", "headers", ".", "end", "(", ")", ")", ";", "i", "!=", "ie", ";", "i", "++", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "<STR_LIT>", "<<", "(", "*", "i", ")", "->", "getName", "(", ")", ";", "}", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", " Blocks:", "<STR_LIT>", ";", "for", "(", "ablocks", "::", "iterator", "i", "(", "scc", ".", "begin", "(", ")", ")", ",", "ie", "(", "scc", ".", "end", "(", ")", ")", ";", "i", "!=", "ie", ";", "i", "++", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "<STR_LIT>", "<<", "(", "*", "i", ")", "->", "getName", "(", ")", ";", "}", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", ")", ";", "assert", "(", "header", "&&", "header", "->", "SCCSize", "==", "<NUM_LIT>", "&&", "scc_size", "!=", "<NUM_LIT>", ")", ";", "header", "->", "HasCallinSCC", "=", "has_call_in_scc", ";", "header", "->", "SCCSize", "=", "scc_size", ";", "header", "->", "SCC", "=", "scc", ";", "all_headers", ".", "insert", "(", "header" ]

LLVM

Patmos

CPP

next_suggestion

VLIW

2,865

[ "for", "(", "MFList", "::", "iterator", "it", "=", "Callees", ".", "begin", "(", ")", ",", "ie", "=", "Callees", ".", "end", "(", ")", ";" ]

[ "const", "MachineOperand", "&", "MO", "(", "Instr", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "{", "CalleeNames", ".", "push_back", "(", "MO", ".", "getGlobal", "(", ")", "->", "getName", "(", ")", ")", ";", "}", "else", "if", "(", "MO", ".", "isSymbol", "(", ")", ")", "{", "CalleeNames", ".", "push_back", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "}", "else", "if", "(", "MCG", ")", "{", "MCGNode", "*", "node", "=", "MCG", "->", "makeMCGNode", "(", "&", "Caller", ")", ";", "MCGSite", "*", "site", "=", "node", "->", "findSite", "(", "Instr", ")", ";", "if", "(", "site", "&&", "site", "->", "getCallee", "(", ")", ")", "{", "MCGNode", "*", "Callee", "=", "site", "->", "getCallee", "(", ")", ";", "MFList", "Callees", ";", "addCallees", "(", "Callee", ",", "Callees", ")", ";" ]

LLVM

X86

TD

stmt_completion

CPU

2,866

[ ":", "$", "src2", ",", "imm", ":", "$", "cc", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "v2f64", "(", "X86cmpp", "(", "loadv2f64", "addr", ":", "$", "src2", ")", ",", "VR128", ":", "$", "src1", ",", "CommutableCMPCC", ":", "$", "cc", ")", ")", ",", "(", "VCMPPDrmi", "VR128", ":", "$", "src1", ",", "addr" ]

LLVM

X86

CPP

next_suggestion

CPU

2,867

[ "return", "Nop", ";" ]

[ "MCInst", "X86InstrInfo", "::", "getNop", "(", ")", "const", "{", "MCInst", "Nop", ";", "Nop", ".", "setOpcode", "(", "X86", "::", "NOOP", ")", ";" ]

LLVM

XCore

CPP

stmt_completion

MPU

2,868

[ "RegNum", ",", "<NUM_LIT>", ")", ";" ]

[ "int", "XCoreRegisterInfo", "::", "getDwarfRegNum", "(", "unsigned", "RegNum", ",", "bool", "isEH", ")", "const", "{", "return", "XCoreGenRegisterInfo", "::", "getDwarfRegNumFull", "(" ]

LLVM

R600

CPP

code_generation

GPU

2,869

[ "MachineInstrBuilder", "SIInstrInfo", "::", "buildIndirectWrite", "(", "MachineBasicBlock", "*", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "ValueReg", ",", "unsigned", "Address", ",", "unsigned", "OffsetReg", ")", "const", "{", "llvm_unreachable", "(", "<STR_LIT>", "Unimplemented", "<STR_LIT>", ")", ";", "}" ]

[ "Build", "instruction", "(", "s", ")", "for", "an", "indirect", "register", "write", "." ]

LLVM

Mips

TD

stmt_completion

CPU

2,870

[ "len", ")", ",", "<NUM_LIT>", ">", ";" ]

[ "def", ":", "InstAlias", "<", "<STR_LIT>", ",", "(", "CRRL", "GPR64Opnd", ":", "$", "dst", ",", "GPR64Opnd", ":", "$" ]

GCC

alpha

MD

stmt_completion

MPU

2,871

[ ")", ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "match_code", "<STR_LIT>" ]

LLVM

AVR

CPP

stmt_completion

MPU

2,872

[ "ID", ")", "{" ]

[ "AVRExpandPseudo", "(", ")", ":", "MachineFunctionPass", "(" ]

GCC

rs6000

CPP

stmt_completion

CPU

2,873

[ ")", ";" ]

[ "else", "if", "(", "src_regno", ">=", "<NUM_LIT>", "&&", "MEM_P", "(", "dest", ")", ")", "{", "if", "(", "src_gpr_p", ")", "{", "if", "(", "TARGET_QUAD_MEMORY", "&&", "quad_load_store_p", "(", "dest", ",", "src", ")", ")", "return", "<STR_LIT>", "stq %1,%0", "<STR_LIT>", ";", "else", "return", "<STR_LIT>", "#", "<STR_LIT>", ";", "}", "else", "if", "(", "TARGET_ALTIVEC", "&&", "src_vmx_p", "&&", "altivec_indexed_or_indirect_operand", "(", "src", ",", "mode", ")", ")", "return", "<STR_LIT>", "stvx %1,%y0", "<STR_LIT>", ";", "else", "if", "(", "TARGET_VSX", "&&", "src_vsx_p", ")", "{", "if", "(", "mode", "==", "V16QImode", "||", "mode", "==", "V8HImode", "||", "mode", "==", "V4SImode", ")", "return", "<STR_LIT>", "stxvw4x %x1,%y0", "<STR_LIT>", ";", "else", "return", "<STR_LIT>", "stxvd2x %x1,%y0", "<STR_LIT>", ";", "}", "else", "if", "(", "TARGET_ALTIVEC", "&&", "src_vmx_p", ")", "return", "<STR_LIT>", "stvx %1,%y0", "<STR_LIT>", ";", "else", "if", "(", "src_fp_p", ")", "return", "<STR_LIT>", "#", "<STR_LIT>", ";", "}", "else", "if", "(", "dest_regno", ">=", "<NUM_LIT>", "&&", "(", "GET_CODE", "(", "src", ")", "==", "CONST_INT", "||", "GET_CODE", "(", "src", ")", "==", "CONST_WIDE_INT", "||", "GET_CODE", "(", "src", ")", "==", "CONST_DOUBLE", "||", "GET_CODE", "(", "src", ")", "==", "CONST_VECTOR", ")", ")", "{", "if", "(", "dest_gpr_p", ")", "return", "<STR_LIT>", "#", "<STR_LIT>", ";", "else", "if", "(", "TARGET_VSX", "&&", "dest_vsx_p", "&&", "zero_constant", "(", "src", ",", "mode", ")", ")", "return", "<STR_LIT>", "xxlxor %x0,%x0,%x0", "<STR_LIT>", ";", "else", "if", "(", "TARGET_ALTIVEC", "&&", "dest_vmx_p", ")", "return", "output_vec_const_move", "(", "operands", ")", ";", "}", "if", "(", "TARGET_DEBUG_ADDR", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", "\\n===== Bad 128 bit move:\\n", "<STR_LIT>", ")", ";", "debug_rtx", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "dest", ",", "src", ")", ")", ";", "}", "gcc_unreachable", "(" ]

LLVM

Mips

CPP

next_suggestion

CPU

2,874

[ "for", "(", "auto", "&", "R", ":", "Remainder", ")", "{" ]

[ "if", "(", "Relocs", ".", "size", "(", ")", "<", "<NUM_LIT>", ")", "return", ";", "llvm", "::", "sort", "(", "Relocs", ",", "[", "]", "(", "const", "ELFRelocationEntry", "&", "A", ",", "const", "ELFRelocationEntry", "&", "B", ")", "{", "return", "A", ".", "Offset", "<", "B", ".", "Offset", ";", "}", ")", ";", "std", "::", "list", "<", "MipsRelocationEntry", ">", "Sorted", ";", "std", "::", "list", "<", "ELFRelocationEntry", ">", "Remainder", ";", "LLVM_DEBUG", "(", "dumpRelocs", "(", "<STR_LIT>", "R: ", "<STR_LIT>", ",", "Relocs", ")", ")", ";", "copy_if_else", "(", "Relocs", ".", "begin", "(", ")", ",", "Relocs", ".", "end", "(", ")", ",", "std", "::", "back_inserter", "(", "Remainder", ")", ",", "std", "::", "back_inserter", "(", "Sorted", ")", ",", "[", "]", "(", "const", "ELFRelocationEntry", "&", "Reloc", ")", "{", "return", "getMatchingLoType", "(", "Reloc", ")", "!=", "ELF", "::", "R_MIPS_NONE", ";", "}", ")", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

2,875

[ "<STR_LIT>", ";" ]

[ "def", "uimm5s8", ":", "Operand", "<", "i64", ">", ",", "ImmLeaf", "<", "i64", ",", "[", "{", "return", "Imm", ">", "=", "<NUM_LIT>", "&", "&", "Imm", "<", "(", "<NUM_LIT>", "*", "<NUM_LIT>", ")", "&", "&", "(", "(", "Imm", "%", "<NUM_LIT>", ")", "=", "=", "<NUM_LIT>", ")", ";", "}", "]", ",", "UImmS8XForm", ">", "{", "let", "ParserMatchClass", "=", "UImm5s8Operand", ";", "let", "PrintMethod", "=" ]

LLVM

Hexagon

TD

stmt_completion

DSP

2,876

[ "<NUM_LIT>", ";" ]

[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=" ]

GCC

microblaze

CPP

next_suggestion

MPU

2,877

[ "}" ]

[ "if", "(", "!", "tls_get_addr_libfunc", ")", "tls_get_addr_libfunc", "=", "init_one_libfunc", "(", "<STR_LIT>", "__tls_get_addr", "<STR_LIT>", ")", ";", "return", "tls_get_addr_libfunc", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

2,878

[ "ParserMatchClass", "=", "Imm0_1Operand", ";" ]

[ "def", "imm0_1", ":", "Operand", "<", "i64", ">", ",", "ImmLeaf", "<", "i64", ",", "[", "{", "return", "(", "(", "uint64_t", ")", "Imm", ")", "<", "<NUM_LIT>", ";", "}", "]", ">", "{", "let" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

2,879

[ "else", "{" ]

[ "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "PPC", "::", "STW", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "}", "else", "if", "(", "PPC", "::", "G8RCRegClass", ".", "hasSubClassEq", "(", "RC", ")", "||", "PPC", "::", "G8RC_NOX0RegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "PPC", "::", "STD", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "}", "else", "if", "(", "PPC", "::", "F8RCRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "PPC", "::", "STFD", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "}", "else", "if", "(", "PPC", "::", "F4RCRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "PPC", "::", "STFS", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "}", "else", "if", "(", "PPC", "::", "CRRCRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "PPC", "::", "SPILL_CR", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "return", "true", ";", "}", "else", "if", "(", "PPC", "::", "CRBITRCRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "PPC", "::", "SPILL_CRBIT", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "return", "true", ";", "}", "else", "if", "(", "PPC", "::", "VRRCRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "PPC", "::", "STVX", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "NonRI", "=", "true", ";", "}", "else", "if", "(", "PPC", "::", "VSRCRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "PPC", "::", "STXVD2X", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "NonRI", "=", "true", ";", "}", "else", "if", "(", "PPC", "::", "VSFRCRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "PPC", "::", "STXSDX", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "NonRI", "=", "true", ";", "}", "else", "if", "(", "PPC", "::", "VRSAVERCRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "assert", "(", "Subtarget", ".", "isDarwin", "(", ")", "&&", "<STR_LIT>", "VRSAVE only needs spill/restore on Darwin", "<STR_LIT>", ")", ";", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "PPC", "::", "SPILL_VRSAVE", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "SpillsVRS", "=", "true", ";", "}", "else", "if", "(", "PPC", "::", "QFRCRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "PPC", "::", "QVSTFDX", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "NonRI", "=", "true", ";", "}", "else", "if", "(", "PPC", "::", "QSRCRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "PPC", "::", "QVSTFSXs", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "NonRI", "=", "true", ";", "}", "else", "if", "(", "PPC", "::", "QBRCRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "NewMIs", ".", "push_back", "(", "addFrameReference", "(", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "PPC", "::", "QVSTFDXb", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ",", "FrameIdx", ")", ")", ";", "NonRI", "=", "true", ";", "}" ]

LLVM

ARM

CPP

stmt_completion

CPU

2,880

[ ")", ")", ";" ]

[ "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "<NUM_LIT>", ")", ";", "O", "<<", "markup", "(", "<STR_LIT>", "<mem:", "<STR_LIT>", ")", "<<", "<STR_LIT>", "[", "<STR_LIT>", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

2,881

[ "if", "(", "Info", ".", "hasWorkItemIDZ", "(", ")", ")", "{" ]

[ "MRI", ".", "setType", "(", "MF", ".", "addLiveIn", "(", "Reg", ",", "&", "AMDGPU", "::", "VGPR_32RegClass", ")", ",", "S32", ")", ";", "CCInfo", ".", "AllocateReg", "(", "Reg", ")", ";", "unsigned", "Mask", "=", "(", "Subtarget", "->", "hasPackedTID", "(", ")", "&&", "Info", ".", "hasWorkItemIDY", "(", ")", ")", "?", "<NUM_LIT>", ":", "~", "<NUM_LIT>", "u", ";", "Info", ".", "setWorkItemIDX", "(", "ArgDescriptor", "::", "createRegister", "(", "Reg", ",", "Mask", ")", ")", ";", "}", "if", "(", "Info", ".", "hasWorkItemIDY", "(", ")", ")", "{", "assert", "(", "Info", ".", "hasWorkItemIDX", "(", ")", ")", ";", "if", "(", "Subtarget", "->", "hasPackedTID", "(", ")", ")", "{", "Info", ".", "setWorkItemIDY", "(", "ArgDescriptor", "::", "createRegister", "(", "AMDGPU", "::", "VGPR0", ",", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "unsigned", "Reg", "=", "AMDGPU", "::", "VGPR1", ";", "MRI", ".", "setType", "(", "MF", ".", "addLiveIn", "(", "Reg", ",", "&", "AMDGPU", "::", "VGPR_32RegClass", ")", ",", "S32", ")", ";", "CCInfo", ".", "AllocateReg", "(", "Reg", ")", ";", "Info", ".", "setWorkItemIDY", "(", "ArgDescriptor", "::", "createRegister", "(", "Reg", ")", ")", ";", "}", "}" ]

GCC

arm

CPP

stmt_completion

CPU

2,882

[ ",", "_", "_", "p", ")", ";" ]

[ "_", "_", "arm_vornq_x_f16", "(", "float16x8_t", "_", "_", "a", ",", "float16x8_t", "_", "_", "b", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "builtin_mve_vornq_m_fv8hf", "(", "_", "_", "arm_vuninitializedq_f16", "(", ")", ",", "_", "_", "a", ",", "_", "_", "b" ]

LLVM

SystemZ

CPP

stmt_completion

CPU

2,883

[ ")", ";" ]

[ "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "if", "(", "StackPtr", ".", "getNode", "(", ")", "==", "<NUM_LIT>", ")", "StackPtr", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "(", "TFI", "->", "hasFP", "(", "MF", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "getPointerTy", "(", ")", ")", ";", "unsigned", "Offset", "=", "FirstArgOffset", "+", "VA", ".", "getLocMemOffset", "(", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "getPointerTy", "(", ")", ",", "StackPtr", ",", "DAG", ".", "getIntPtrConstant", "(", "Offset", ")", ")", ";", "MemOpChains", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "}", "}", "if", "(", "!", "MemOpChains", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "dl", ",", "MVT", "::", "Other", ",", "&", "MemOpChains", "[", "<NUM_LIT>", "]", ",", "MemOpChains", ".", "size", "(", ")", ")", ";", "SDValue", "InFlag", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "Callee", "=", "DAG", ".", "getTargetGlobalAddress", "(", "G", "->", "getGlobal", "(", ")", ",", "dl", ",", "getPointerTy", "(", ")", ")", ";", "else", "if", "(", "ExternalSymbolSDNode", "*", "E", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "Callee", "=", "DAG", ".", "getTargetExternalSymbol", "(", "E", "->", "getSymbol", "(", ")", ",", "getPointerTy", "(", ")", ")", ";", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "Other", ",", "MVT", "::", "Flag", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "Ops", ".", "push_back", "(", "Callee" ]

LLVM

Hexagon

TD

next_suggestion

DSP

2,884

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "A4_vcmpbeqi", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "u8_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_643b4717", ",", "TypeALU64", ">", ",", "Enc_0d8adb", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

2,885

[ "PtrLo", ",", "PtrHi", ")", ";" ]

[ "SDValue", "PtrLo", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "MVT", "::", "i32", ",", "Offset", "+", "<NUM_LIT>", ",", "GAFlags", ")", ";", "SDValue", "PtrHi", ";", "if", "(", "GAFlags", "==", "SIInstrInfo", "::", "MO_NONE", ")", "{", "PtrHi", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ";", "}", "else", "{", "PtrHi", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "MVT", "::", "i32", ",", "Offset", "+", "<NUM_LIT>", ",", "GAFlags", "+", "<NUM_LIT>", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "PtrVT", "," ]

GCC

msp430

MD

stmt_completion

MPU

2,886

[ ")", "]" ]

[ "(", "and", ":", "QHI", "(", "match_operand", ":", "QHI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

SystemZ

TD

program_repair

CPU

2,887

[ "<FIXS>", "def", ":", "InstRW", "[", "FXU", ",", "FXU", ",", "LSU", ",", "Lat15", ",", "GroupAlone", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "FXU", ",", "FXU", ",", "Lat9", ",", "GroupAlone", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<FIXE>", "<FIXS>", "def", ":", "InstRW", "[", "FXU", ",", "FXU", ",", "Lat7", ",", "GroupAlone", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "FXU", ",", "FXU", ",", "LSU", ",", "Lat7", ",", "GroupAlone", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<FIXE>" ]

[ "def", ":", "InstRW", "[", "FXU", ",", "LSU", ",", "Lat12", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "FXU", ",", "Lat8", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "FXU", ",", "Lat6", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGS>", "def", ":", "InstRW", "[", "FXU", ",", "LSU", ",", "Lat15", ",", "GroupAlone", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "FXU", ",", "Lat9", ",", "GroupAlone", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGE>", "def", ":", "InstRW", "[", "FXU", ",", "Lat5", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "FXU", ",", "Lat5", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "FXU", ",", "LSU", ",", "Lat9", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGS>", "def", ":", "InstRW", "[", "FXU", ",", "Lat7", ",", "GroupAlone", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "FXU", ",", "LSU", ",", "Lat7", ",", "GroupAlone", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGE>" ]

LLVM

AArch64

CPP

next_suggestion

CPU

2,888

[ "Opc", "=", "NOpc", ";" ]

[ "break", ";", "case", "ISD", "::", "AND", ":", "return", "isBitfieldExtractOpFromAnd", "(", "CurDAG", ",", "N", ",", "Opc", ",", "Opd0", ",", "LSB", ",", "MSB", ",", "NumberOfIgnoredLowBits", ",", "BiggerPattern", ")", ";", "case", "ISD", "::", "SRL", ":", "case", "ISD", "::", "SRA", ":", "return", "isBitfieldExtractOpFromShr", "(", "N", ",", "Opc", ",", "Opd0", ",", "LSB", ",", "MSB", ",", "BiggerPattern", ")", ";", "}", "unsigned", "NOpc", "=", "N", "->", "getMachineOpcode", "(", ")", ";", "switch", "(", "NOpc", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]

GCC

s390

CPP

stmt_completion

MPU

2,889

[ "(", "Pmode", ",", "RETURN_REGNUM", ")", ";" ]

[ "rtx", "addr", ";", "if", "(", "!", "TARGET_BACKCHAIN", "&&", "count", ">", "<NUM_LIT>", ")", "return", "NULL_RTX", ";", "if", "(", "count", "==", "<NUM_LIT>", ")", "return", "get_hard_reg_initial_val" ]

LLVM

X86

CPP

next_suggestion

CPU

2,890

[ "}" ]

[ "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Subtarget", "->", "hasSSE3orAVX", "(", ")", "&&", "(", "VT", "==", "MVT", "::", "v4f32", "||", "VT", "==", "MVT", "::", "v2f64", ")", "&&", "isHorizontalBinOp", "(", "LHS", ",", "RHS", ",", "true", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "N", "->", "getDebugLoc", "(", ")", ",", "VT", ",", "LHS", ",", "RHS", ")", ";", "return", "SDValue", "(", ")", ";" ]

LLVM

Cpu0

CPP

stmt_completion

CPU

2,891

[ ")", ";" ]

[ "O", "<<", "<STR_LIT>", ", ", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "opNum", "+", "<NUM_LIT>", ",", "O" ]

GCC

sh

CPP

program_repair

CPU

2,892

[ "<FIXS>", "target_flags", "&=", "~", "MASK_FPU_SINGLE", ";", "<FIXE>" ]

[ "else", "if", "(", "XD_REGISTER_P", "(", "reg", ")", ")", "{", "<BUGS>", "target_flags", "&=", "~", "FPU_SINGLE_BIT", ";", "<BUGE>", "}", "}", "}" ]

LLVM

TMS320C64X

CPP

next_suggestion

VLIW

2,893

[ "}" ]

[ "ClusterDAG", "::", "~", "ClusterDAG", "(", ")", "{", "for", "(", "std", "::", "vector", "<", "SUnit", "*", ">", "::", "iterator", "I", "=", "CopySUs", ".", "begin", "(", ")", ",", "E", "=", "CopySUs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "delete", "*", "I", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

2,894

[ ">", "Re32", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rtt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>" ]

LLVM

ARM

TD

next_suggestion

CPU

2,895

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "fc", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

GCC

mips

MD

stmt_completion

CPU

2,896

[ "]", ")" ]

[ "(", "define_split", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "DI", "(", "plus", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "plus", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "mem", ":", "DI", "(", "plus", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", ")", "]", "{", "HOST_WIDE_INT", "val", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>" ]

GCC

i386

CPP

stmt_completion

CPU

2,897

[ "(", ")", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m256", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_maskz_min_ps", "(", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m256", "_", "_", "A", ",", "_", "_", "m256", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m256", ")", "_", "_", "builtin_ia32_minps256_mask", "(", "(", "_", "_", "v8sf", ")", "_", "_", "A", ",", "(", "_", "_", "v8sf", ")", "_", "_", "B", ",", "(", "_", "_", "v8sf", ")", "_", "mm256_avx512_setzero_ps" ]

LLVM

TMS320C64X

CPP

next_suggestion

VLIW

2,898

[ "return", "true", ";" ]

[ "tie", "(", "side", ",", "xuse", ")", "=", "analyzeMove", "(", "SU", ")", ";", "Hzd", "->", "bookMove", "(", "side", ",", "xuse", ")", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

2,899

[ "Or", ",", "Bias", ")", ";" ]

[ "Load", "=", "getShuffleVectorZeroOrUndef", "(", "Load", ",", "<NUM_LIT>", ",", "true", ",", "Subtarget", ",", "DAG", ")", ";", "Load", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "dl", ",", "MVT", "::", "f64", ",", "DAG", ".", "getBitcast", "(", "MVT", "::", "v2f64", ",", "Load", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "SDValue", "Or", "=", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "dl", ",", "MVT", "::", "v2i64", ",", "DAG", ".", "getBitcast", "(", "MVT", "::", "v2i64", ",", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "dl", ",", "MVT", "::", "v2f64", ",", "Load", ")", ")", ",", "DAG", ".", "getBitcast", "(", "MVT", "::", "v2i64", ",", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "dl", ",", "MVT", "::", "v2f64", ",", "Bias", ")", ")", ")", ";", "Or", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "dl", ",", "MVT", "::", "f64", ",", "DAG", ".", "getBitcast", "(", "MVT", "::", "v2f64", ",", "Or", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "SDValue", "Sub", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FSUB", ",", "dl", ",", "MVT", "::", "f64", "," ]