docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
GCC	arm	MD	stmt_completion	CPU	12,400	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr" ]
GCC	arm	MD	next_suggestion	CPU	12,401	[ "if", "(", "GET_CODE", "(", "op", ")", "=", "=", "SUBREG", ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "match_code", "<STR_LIT>", ")", "{" ]
LLVM	Hexagon	TD	next_suggestion	DSP	12,402	[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]	[ "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "mayStore", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
LLVM	ARM64	TD	next_suggestion	CPU	12,403	[ "let", "EncoderMethod", "=", "<STR_LIT>", ";" ]	[ "def", "logical_vec_hw_shift", ":", "Operand", "<", "i32", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]
LLVM	Mips	CPP	next_suggestion	CPU	12,404	[ "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addFrameIndex", "(", "FI", ")", ";" ]	[ "void", "MipsInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "unsigned", "Opc", ";", "if", "(", "RC", "==", "Mips", "::", "CPURegsRegisterClass", ")", "Opc", "=", "Mips", "::", "LW", ";", "else", "if", "(", "RC", "==", "Mips", "::", "FGR32RegisterClass", ")", "Opc", "=", "Mips", "::", "LWC1", ";", "else", "if", "(", "RC", "==", "Mips", "::", "AFGR64RegisterClass", ")", "Opc", "=", "Mips", "::", "LDC1", ";", "else", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", "Can't load this register from stack slot", "<STR_LIT>", ")", ";", "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";" ]
LLVM	AMDGPU	TD	program_repair	GPU	12,405	[ "<FIXS>", "class", "SOP1_1", "string", "opName", ",", "list", "dag", ">", "pattern", "=", "[", "]", ">", ":", "SOP1_Pseudo", "opName", ",", "(", "outs", ")", ",", "(", "ins", "SReg_64", ":", "$", "src0", ")", ",", "<STR_LIT>", ",", "pattern", ">", "{", "<FIXE>" ]	[ "}", "<BUGS>", "class", "SOP1_1", "string", "opName", ",", "RegisterClass", "rc", "=", "SReg_64", ",", "list", "dag", ">", "pattern", "=", "[", "]", ">", ":", "SOP1_Pseudo", "opName", ",", "(", "outs", ")", ",", "(", "ins", "rc", ":", "$", "src0", ")", ",", "<STR_LIT>", ",", "pattern", ">", "{", "<BUGE>", "let", "has_sdst", "=", "<NUM_LIT>", ";", "}" ]
LLVM	WebAssembly	CPP	stmt_completion	Virtual ISA	12,406	[ ")", ")", ";" ]	[ "static", "MCAsmBackend", "*", "createAsmBackend", "(", "const", "Target", "&", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "const", "MCRegisterInfo", "&", ",", "const", "MCTargetOptions", "&", ")", "{", "return", "createWebAssemblyAsmBackend", "(", "STI", ".", "getTargetTriple", "(" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	12,407	[ "else", "llvm_unreachable", "(", "<STR_LIT>", "Unhandled comparison", "<STR_LIT>", ")", ";" ]	[ "break", ";", "}", "case", "ISD", "::", "SETUEQ", ":", "Invert", "=", "true", ";", "case", "ISD", "::", "SETONE", ":", "{", "assert", "(", "IsFP", "&&", "<STR_LIT>", "Unexpected integer comparison", "<STR_LIT>", ")", ";", "SDValue", "LT", "=", "getVectorCmp", "(", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "CmpOp1", ",", "CmpOp0", ")", ";", "SDValue", "GT", "=", "getVectorCmp", "(", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "CmpOp0", ",", "CmpOp1", ")", ";", "Cmp", "=", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "DL", ",", "VT", ",", "LT", ",", "GT", ")", ";", "break", ";", "}", "default", ":", "if", "(", "unsigned", "Opcode", "=", "getVectorComparisonOrInvert", "(", "CC", ",", "IsFP", ",", "Invert", ")", ")", "Cmp", "=", "getVectorCmp", "(", "DAG", ",", "Opcode", ",", "DL", ",", "VT", ",", "CmpOp0", ",", "CmpOp1", ")", ";", "else", "{", "CC", "=", "ISD", "::", "getSetCCSwappedOperands", "(", "CC", ")", ";", "if", "(", "unsigned", "Opcode", "=", "getVectorComparisonOrInvert", "(", "CC", ",", "IsFP", ",", "Invert", ")", ")", "Cmp", "=", "getVectorCmp", "(", "DAG", ",", "Opcode", ",", "DL", ",", "VT", ",", "CmpOp1", ",", "CmpOp0", ")", ";" ]
GCC	arm	CPP	stmt_completion	CPU	12,408	[ "b", ",", "_", "_", "c", ")", ";" ]	[ "return", "(", "float32x4_t", ")", "_", "_", "builtin_neon_vset_lanev4sf", "(", "(", "_", "_", "builtin_neon_sf", ")", "_", "_", "a", ",", "_", "_" ]
GCC	pru	CPP	next_suggestion	CPU	12,409	[ "return", "param_size", ";" ]	[ "if", "(", "mode", "==", "BLKmode", ")", "param_size", "=", "int_size_in_bytes", "(", "type", ")", ";", "else", "param_size", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "param_size", "=", "(", "UNITS_PER_WORD", "-", "<NUM_LIT>", "+", "param_size", ")", "/", "UNITS_PER_WORD", ";", "gcc_assert", "(", "param_size", ">=", "<NUM_LIT>", ")", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	12,410	[ "=", "FPImmOperand", ";" ]	[ "def", "fpimm32", ":", "Operand", "<", "f32", ">", ",", "FPImmLeaf", "<", "f32", ",", "[", "{", "return", "AArch64_AM", ":", ":", "getFP32Imm", "(", "Imm", ")", "!", "=", "-", "<NUM_LIT>", ";", "}", "]", ",", "fpimm32XForm", ">", "{", "let", "ParserMatchClass" ]
GCC	rs6000	CPP	stmt_completion	CPU	12,411	[ "_", "A", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m128", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_castsi128_ps", "(", "_", "_", "m128i", "_", "_", "A", ")", "{", "return", "(", "_", "_", "m128", ")", "_" ]
LLVM	AArch64	TD	stmt_completion	CPU	12,412	[ ";" ]	[ "return", "(", "(", "(", "uint32_t", ")", "Imm", ")", ">", "<NUM_LIT>", ")", "&", "&", "(", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ")", ";", "}", "]", ">", "{", "let", "ParserMatchClass", "=", "Imm1_16Operand", ";", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>" ]
GCC	rs6000	CPP	stmt_completion	CPU	12,413	[ ";" ]	[ "if", "(", "DEFAULT_ABI", "==", "ABI_ELFv2", "&&", "AGGREGATE_TYPE_P", "(", "type", ")", "&&", "(", "unsigned", "HOST_WIDE_INT", ")", "int_size_in_bytes", "(", "type", ")", "<=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "AGGREGATE_TYPE_P", "(", "type", ")", "&&", "(", "aix_struct_return", "\|\|", "(", "unsigned", "HOST_WIDE_INT", ")", "int_size_in_bytes", "(", "type", ")", ">", "<NUM_LIT>", ")", ")", "return", "true", ";", "if", "(", "TARGET_32BIT", "&&", "!", "TARGET_ALTIVEC_ABI", "&&", "ALTIVEC_VECTOR_MODE", "(", "TYPE_MODE", "(", "type", ")", ")", ")", "return", "false", ";", "if", "(", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TYPE", "&&", "int_size_in_bytes", "(", "type", ")", ">", "(", "TARGET_ALTIVEC_ABI", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", "{", "static", "bool", "warned_for_return_big_vectors", "=", "false", ";", "if", "(", "!", "warned_for_return_big_vectors", ")", "{", "warning", "(", "OPT_Wpsabi", ",", "<STR_LIT>", "GCC vector returned by reference: ", "<STR_LIT>", "<STR_LIT>", "non-standard ABI extension with no compatibility ", "<STR_LIT>", "<STR_LIT>", "guarantee", "<STR_LIT>", ")", ";", "warned_for_return_big_vectors", "=", "true", ";", "}", "return", "true" ]
LLVM	BPF	CPP	next_suggestion	Virtual ISA	12,414	[ "OS", ".", "emitInt32", "(", "FieldRelocSec", ".", "first", ")", ";" ]	[ "MCSectionELF", "", "Sec", "=", "Ctx", ".", "getELFSection", "(", "<STR_LIT>", ".BTF.ext", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "<NUM_LIT>", ")", ";", "Sec", "->", "setAlignment", "(", "Align", "(", "<NUM_LIT>", ")", ")", ";", "OS", ".", "SwitchSection", "(", "Sec", ")", ";", "emitCommonHeader", "(", ")", ";", "OS", ".", "emitInt32", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "uint32_t", "FuncLen", "=", "<NUM_LIT>", ",", "LineLen", "=", "<NUM_LIT>", ";", "uint32_t", "FieldRelocLen", "=", "<NUM_LIT>", ";", "for", "(", "const", "auto", "&", "FuncSec", ":", "FuncInfoTable", ")", "{", "FuncLen", "+=", "<STR_LIT>", "::", "<STR_LIT>", ";", "FuncLen", "+=", "FuncSec", ".", "second", ".", "size", "(", ")", "", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "for", "(", "const", "auto", "&", "LineSec", ":", "LineInfoTable", ")", "{", "LineLen", "+=", "<STR_LIT>", "::", "<STR_LIT>", ";", "LineLen", "+=", "LineSec", ".", "second", ".", "size", "(", ")", "", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "for", "(", "const", "auto", "&", "FieldRelocSec", ":", "FieldRelocTable", ")", "{", "FieldRelocLen", "+=", "<STR_LIT>", "::", "<STR_LIT>", ";", "FieldRelocLen", "+=", "FieldRelocSec", ".", "second", ".", "size", "(", ")", "", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "if", "(", "FieldRelocLen", ")", "FieldRelocLen", "+=", "<NUM_LIT>", ";", "OS", ".", "emitInt32", "(", "<NUM_LIT>", ")", ";", "OS", ".", "emitInt32", "(", "FuncLen", ")", ";", "OS", ".", "emitInt32", "(", "FuncLen", ")", ";", "OS", ".", "emitInt32", "(", "LineLen", ")", ";", "OS", ".", "emitInt32", "(", "FuncLen", "+", "LineLen", ")", ";", "OS", ".", "emitInt32", "(", "FieldRelocLen", ")", ";", "OS", ".", "AddComment", "(", "<STR_LIT>", "FuncInfo", "<STR_LIT>", ")", ";", "OS", ".", "emitInt32", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "for", "(", "const", "auto", "&", "FuncSec", ":", "FuncInfoTable", ")", "{", "OS", ".", "AddComment", "(", "<STR_LIT>", "FuncInfo section string offset=", "<STR_LIT>", "+", "std", "::", "to_string", "(", "FuncSec", ".", "first", ")", ")", ";", "OS", ".", "emitInt32", "(", "FuncSec", ".", "first", ")", ";", "OS", ".", "emitInt32", "(", "FuncSec", ".", "second", ".", "size", "(", ")", ")", ";", "for", "(", "const", "auto", "&", "FuncInfo", ":", "FuncSec", ".", "second", ")", "{", "Asm", "->", "emitLabelReference", "(", "FuncInfo", ".", "Label", ",", "<NUM_LIT>", ")", ";", "OS", ".", "emitInt32", "(", "FuncInfo", ".", "TypeId", ")", ";", "}", "}", "OS", ".", "AddComment", "(", "<STR_LIT>", "LineInfo", "<STR_LIT>", ")", ";", "OS", ".", "emitInt32", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "for", "(", "const", "auto", "&", "LineSec", ":", "LineInfoTable", ")", "{", "OS", ".", "AddComment", "(", "<STR_LIT>", "LineInfo section string offset=", "<STR_LIT>", "+", "std", "::", "to_string", "(", "LineSec", ".", "first", ")", ")", ";", "OS", ".", "emitInt32", "(", "LineSec", ".", "first", ")", ";", "OS", ".", "emitInt32", "(", "LineSec", ".", "second", ".", "size", "(", ")", ")", ";", "for", "(", "const", "auto", "&", "LineInfo", ":", "LineSec", ".", "second", ")", "{", "Asm", "->", "emitLabelReference", "(", "LineInfo", ".", "Label", ",", "<NUM_LIT>", ")", ";", "OS", ".", "emitInt32", "(", "LineInfo", ".", "FileNameOff", ")", ";", "OS", ".", "emitInt32", "(", "LineInfo", ".", "LineOff", ")", ";", "OS", ".", "AddComment", "(", "<STR_LIT>", "Line ", "<STR_LIT>", "+", "std", "::", "to_string", "(", "LineInfo", ".", "LineNum", ")", "+", "<STR_LIT>", " Col ", "<STR_LIT>", "+", "std", "::", "to_string", "(", "LineInfo", ".", "ColumnNum", ")", ")", ";", "OS", ".", "emitInt32", "(", "LineInfo", ".", "LineNum", "<<", "<NUM_LIT>", "\|", "LineInfo", ".", "ColumnNum", ")", ";", "}", "}", "if", "(", "FieldRelocLen", ")", "{", "OS", ".", "AddComment", "(", "<STR_LIT>", "FieldReloc", "<STR_LIT>", ")", ";", "OS", ".", "emitInt32", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "for", "(", "const", "auto", "&", "FieldRelocSec", ":", "FieldRelocTable", ")", "{", "OS", ".", "AddComment", "(", "<STR_LIT>", "Field reloc section string offset=", "<STR_LIT>", "+", "std", "::", "to_string", "(", "FieldRelocSec", ".", "first", ")", ")", ";" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	12,415	[ "(", ")", ";" ]	[ "if", "(", "getAddrMode", "(", "MI", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "getAddrMode", "(", "MI", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "!", "isMemOp", "(", "MI", ")", "&&", "!", "isPostIncrement", "(", "MI", ")", ")", "return", "<NUM_LIT>", ";", "assert", "(", "getMemAccessSize", "(", "MI", ")", "&&", "<STR_LIT>", "BaseImmOffset or BaseLongOffset or MemOp without accessSize", "<STR_LIT>", ")", ";", "AccessSize", "=", "(", "<NUM_LIT>", "U", "<<", "(", "getMemAccessSize", "(", "MI", ")", "-", "<NUM_LIT>", ")", ")", ";", "unsigned", "basePos", "=", "<NUM_LIT>", ",", "offsetPos", "=", "<NUM_LIT>", ";", "if", "(", "!", "getBaseAndOffsetPosition", "(", "MI", ",", "basePos", ",", "offsetPos", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "isPostIncrement", "(", "MI", ")", ")", "Offset", "=", "<NUM_LIT>", ";", "else", "{", "Offset", "=", "MI", "->", "getOperand", "(", "offsetPos", ")", ".", "getImm", "(", ")", ";", "}", "return", "MI", "->", "getOperand", "(", "basePos", ")", ".", "getReg" ]
GCC	m68hc11	CPP	program_repair	MPU	12,416	[ "<FIXS>", "return", "gen_rtx_SUBREG", "(", "mode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "XINT", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "<FIXE>" ]	[ "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "SUBREG", ":", "<BUGS>", "return", "gen_rtx_SUBREG", "(", "mode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "<BUGE>", "case", "REG", ":", "if", "(", "REGNO", "(", "x", ")", "FIRST_PSEUDO_REGISTER", ")", "return", "gen_rtx_REG", "(", "mode", ",", "REGNO", "(", "x", ")", ")", ";" ]
GCC	pa	MD	next_suggestion	CPU	12,417	[ "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	AArch64	CPP	next_suggestion	CPU	12,418	[ "}" ]	[ "DenseMap", "<", "const", "AllocaInst", "", ",", "int", ">", "::", "iterator", "SI", "=", "FuncInfo", ".", "StaticAllocaMap", ".", "find", "(", "AI", ")", ";", "if", "(", "SI", "!=", "FuncInfo", ".", "StaticAllocaMap", ".", "end", "(", ")", ")", "{", "Register", "ResultReg", "=", "createResultReg", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "ResultReg", ")", ".", "addFrameIndex", "(", "SI", "->", "second", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "return", "ResultReg", ";" ]
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	12,419	[ "for", "(", "auto", "I", "=", "Header", "->", "getFirstTerminator", "(", ")", ",", "E", "=", "Header", "->", "begin", "(", ")", ";", "I", "!=", "E", ";" ]	[ "MachineBasicBlock", "", "Bottom", "=", "WebAssembly", "::", "getBottom", "(", "WE", ")", ";", "auto", "Iter", "=", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "Bottom", ")", ")", ";", "if", "(", "Iter", "==", "MF", ".", "end", "(", ")", ")", "{", "MachineBasicBlock", "", "Label", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "Label", "->", "addSuccessor", "(", "Label", ")", ";", "MF", ".", "push_back", "(", "Label", ")", ";", "Iter", "=", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "Bottom", ")", ")", ";", "}", "MachineBasicBlock", "", "AfterTry", "=", "&", "", "Iter", ";", "assert", "(", "AfterTry", "!=", "&", "MF", ".", "front", "(", ")", ")", ";", "MachineBasicBlock", "", "LayoutPred", "=", "&", "", "std", "::", "prev", "(", "MachineFunction", "::", "iterator", "(", "AfterTry", ")", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "I", "(", "LayoutPred", ")", ",", "E", "(", "Header", ")", ";", "I", "!=", "E", ";", "--", "I", ")", "{", "if", "(", "MachineBasicBlock", "", "ScopeTop", "=", "ScopeTops", "[", "I", "->", "getNumber", "(", ")", "]", ")", "{", "if", "(", "ScopeTop", "->", "getNumber", "(", ")", ">", "Header", "->", "getNumber", "(", ")", ")", "{", "I", "=", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "ScopeTop", ")", ")", ";", "}", "else", "{", "Header", "=", "ScopeTop", ";", "break", ";", "}", "}", "}", "SmallPtrSet", "<", "const", "MachineInstr", "", ",", "<NUM_LIT>", ">", "BeforeSet", ";", "SmallPtrSet", "<", "const", "MachineInstr", "", ",", "<NUM_LIT>", ">", "AfterSet", ";", "for", "(", "const", "auto", "&", "MI", ":", "", "Header", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "WebAssembly", "::", "LOOP", ")", "{", "if", "(", "MBB", ".", "getNumber", "(", ")", ">", "Bottom", "->", "getNumber", "(", ")", ")", "AfterSet", ".", "insert", "(", "&", "MI", ")", ";", "else", "BeforeSet", ".", "insert", "(", "&", "MI", ")", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "WebAssembly", "::", "TRY", ")", "AfterSet", ".", "insert", "(", "&", "MI", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "WebAssembly", "::", "END_LOOP", "\|\|", "MI", ".", "getOpcode", "(", ")", "==", "WebAssembly", "::", "END_TRY", ")", "BeforeSet", ".", "insert", "(", "&", "MI", ")", ";", "if", "(", "MI", ".", "isTerminator", "(", ")", ")", "AfterSet", ".", "insert", "(", "&", "MI", ")", ";", "}" ]
LLVM	Hexagon	TD	next_suggestion	DSP	12,420	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	12,421	[ "default", ":" ]	[ "if", "(", "!", "Subtarget", ".", "isPPC64", "(", ")", ")", "return", "TargetLowering", "::", "getPICJumpTableRelocBaseExpr", "(", "MF", ",", "JTI", ",", "Ctx", ")", ";", "switch", "(", "getTargetMachine", "(", ")", ".", "getCodeModel", "(", ")", ")", "{", "case", "CodeModel", "::", "Default", ":", "case", "CodeModel", "::", "Small", ":", "case", "CodeModel", "::", "Medium", ":", "return", "TargetLowering", "::", "getPICJumpTableRelocBaseExpr", "(", "MF", ",", "JTI", ",", "Ctx", ")", ";" ]
GCC	c4x	MD	stmt_completion	DSP	12,422	[ "<STR_LIT>", ")" ]	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]
LLVM	ARM	TD	next_suggestion	CPU	12,423	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "U", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "RdaHi", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "RdaLo", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "A", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qm", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "horizontalReduction", "=", "<NUM_LIT>", ";" ]
GCC	mips	CPP	code_generation	CPU	12,424	[ "void", "mips_va_start", "(", "tree", "valist", ",", "rtx", "nextarg", ")", "{", "if", "(", "EABI_FLOAT_VARARGS_P", ")", "{", "const", "CUMULATIVE_ARGS", "", "cum", ";", "tree", "f_ovfl", ",", "f_gtop", ",", "f_ftop", ",", "f_goff", ",", "f_foff", ";", "tree", "ovfl", ",", "gtop", ",", "ftop", ",", "goff", ",", "foff", ";", "tree", "t", ";", "int", "gpr_save_area_size", ";", "int", "fpr_save_area_size", ";", "int", "fpr_offset", ";", "cum", "=", "&", "current_function_args_info", ";", "gpr_save_area_size", "=", "(", "MAX_ARGS_IN_REGISTERS", "-", "cum", "->", "num_gprs", ")", "", "UNITS_PER_WORD", ";", "fpr_save_area_size", "=", "(", "MAX_ARGS_IN_REGISTERS", "-", "cum", "->", "num_fprs", ")", "", "UNITS_PER_FPREG", ";", "f_ovfl", "=", "TYPE_FIELDS", "(", "va_list_type_node", ")", ";", "f_gtop", "=", "TREE_CHAIN", "(", "f_ovfl", ")", ";", "f_ftop", "=", "TREE_CHAIN", "(", "f_gtop", ")", ";", "f_goff", "=", "TREE_CHAIN", "(", "f_ftop", ")", ";", "f_foff", "=", "TREE_CHAIN", "(", "f_goff", ")", ";", "ovfl", "=", "build", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_ovfl", ")", ",", "valist", ",", "f_ovfl", ",", "NULL_TREE", ")", ";", "gtop", "=", "build", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_gtop", ")", ",", "valist", ",", "f_gtop", ",", "NULL_TREE", ")", ";", "ftop", "=", "build", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_ftop", ")", ",", "valist", ",", "f_ftop", ",", "NULL_TREE", ")", ";", "goff", "=", "build", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_goff", ")", ",", "valist", ",", "f_goff", ",", "NULL_TREE", ")", ";", "foff", "=", "build", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_foff", ")", ",", "valist", ",", "f_foff", ",", "NULL_TREE", ")", ";", "t", "=", "make_tree", "(", "TREE_TYPE", "(", "ovfl", ")", ",", "virtual_incoming_args_rtx", ")", ";", "if", "(", "cum", "->", "stack_words", ">", "<NUM_LIT>", ")", "t", "=", "build", "(", "PLUS_EXPR", ",", "TREE_TYPE", "(", "ovfl", ")", ",", "t", ",", "build_int_cst", "(", "NULL_TREE", ",", "cum", "->", "stack_words", "", "UNITS_PER_WORD", ")", ")", ";", "t", "=", "build", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "ovfl", ")", ",", "ovfl", ",", "t", ")", ";", "expand_expr", "(", "t", ",", "const0_rtx", ",", "VOIDmode", ",", "EXPAND_NORMAL", ")", ";", "t", "=", "make_tree", "(", "TREE_TYPE", "(", "gtop", ")", ",", "virtual_incoming_args_rtx", ")", ";", "t", "=", "build", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "gtop", ")", ",", "gtop", ",", "t", ")", ";", "expand_expr", "(", "t", ",", "const0_rtx", ",", "VOIDmode", ",", "EXPAND_NORMAL", ")", ";", "t", "=", "make_tree", "(", "TREE_TYPE", "(", "ftop", ")", ",", "virtual_incoming_args_rtx", ")", ";", "fpr_offset", "=", "gpr_save_area_size", "+", "UNITS_PER_FPVALUE", "-", "<NUM_LIT>", ";", "fpr_offset", "&=", "~", "(", "UNITS_PER_FPVALUE", "-", "<NUM_LIT>", ")", ";", "if", "(", "fpr_offset", ")", "t", "=", "build", "(", "PLUS_EXPR", ",", "TREE_TYPE", "(", "ftop", ")", ",", "t", ",", "build_int_cst", "(", "NULL_TREE", ",", "-", "fpr_offset", ")", ")", ";", "t", "=", "build", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "ftop", ")", ",", "ftop", ",", "t", ")", ";", "expand_expr", "(", "t", ",", "const0_rtx", ",", "VOIDmode", ",", "EXPAND_NORMAL", ")", ";", "t", "=", "build", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "goff", ")", ",", "goff", ",", "build_int_cst", "(", "NULL_TREE", ",", "gpr_save_area_size", ")", ")", ";", "expand_expr", "(", "t", ",", "const0_rtx", ",", "VOIDmode", ",", "EXPAND_NORMAL", ")", ";", "t", "=", "build", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "foff", ")", ",", "foff", ",", "build_int_cst", "(", "NULL_TREE", ",", "fpr_save_area_size", ")", ")", ";", "expand_expr", "(", "t", ",", "const0_rtx", ",", "VOIDmode", ",", "EXPAND_NORMAL", ")", ";", "}", "else", "{", "nextarg", "=", "plus_constant", "(", "nextarg", ",", "-", "cfun", "->", "machine", "->", "varargs_size", ")", ";", "std_expand_builtin_va_start", "(", "valist", ",", "nextarg", ")", ";", "}", "}" ]	[ "Implement", "va_start", "." ]
GCC	loongarch	CPP	program_repair	CPU	12,425	[ "<FIXS>", "bool", "m_has_avg", "=", "false", ";", "bool", "m_has_recip", "=", "false", ";", "<FIXE>" ]	[ "unsigned", "m_reduc_factor", "=", "<NUM_LIT>", ";", "<BUGS>", "bool", "m_has_avg", "=", "false", ";", "<BUGE>", "}", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	12,426	[ ",", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]	[ "def", "M2_mpy_sat_rnd_lh_s0", ":", "T_M2_mpy", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>" ]
LLVM	Xtensa	CPP	next_suggestion	MPU	12,427	[ "}" ]	[ "bool", "XtensaRegisterInfo", "::", "trackLivenessAfterRegAlloc", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";" ]
LLVM	Mips	CPP	next_suggestion	CPU	12,428	[ "}" ]	[ "bool", "Success", "=", "emitIntExt", "(", "SrcVT", ",", "SrcReg", ",", "DestVT", ",", "DestReg", ",", "isZExt", ")", ";", "return", "Success", "?", "DestReg", ":", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	12,429	[ ";" ]	[ "def", "A2_tfrf", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_4c5ba658", ",", "TypeALU32_2op", ">", ",", "PredNewRel", ",", "ImmRegRel", "{", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>" ]
GCC	sh	MD	next_suggestion	CPU	12,430	[ "<STR_LIT>" ]	[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "T_REG", ")", ")", "]", "<STR_LIT>" ]
LLVM	AMDGPU	CPP	code_generation	GPU	12,431	[ "void", "MetadataStreamerV3", "::", "verify", "(", "StringRef", "HSAMetadataString", ")", "const", "{", "errs", "(", ")", "<<", "<STR_LIT>", "AMDGPU HSA Metadata Parser Test: ", "<STR_LIT>", ";", "std", "::", "shared_ptr", "<", "msgpack", "::", "Node", ">", "FromHSAMetadataString", "=", "std", "::", "make_shared", "<", "msgpack", "::", "MapNode", ">", "(", ")", ";", "yaml", "::", "Input", "YIn", "(", "HSAMetadataString", ")", ";", "YIn", ">>", "FromHSAMetadataString", ";", "if", "(", "YIn", ".", "error", "(", ")", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "FAIL\\n", "<STR_LIT>", ";", "return", ";", "}", "std", "::", "string", "ToHSAMetadataString", ";", "raw_string_ostream", "StrOS", "(", "ToHSAMetadataString", ")", ";", "yaml", "::", "Output", "YOut", "(", "StrOS", ")", ";", "YOut", "<<", "FromHSAMetadataString", ";", "errs", "(", ")", "<<", "(", "HSAMetadataString", "==", "StrOS", ".", "str", "(", ")", "?", "<STR_LIT>", "PASS", "<STR_LIT>", ":", "<STR_LIT>", "FAIL", "<STR_LIT>", ")", "<<", "'", "\\n", "'", ";", "if", "(", "HSAMetadataString", "!=", "ToHSAMetadataString", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "Original input: ", "<STR_LIT>", "<<", "HSAMetadataString", "<<", "'", "\\n", "'", "<<", "<STR_LIT>", "Produced output: ", "<STR_LIT>", "<<", "StrOS", ".", "str", "(", ")", "<<", "'", "\\n", "'", ";", "}", "}" ]	[ "Check", "if", "this", "register", "bank", "is", "valid", "." ]
GCC	i386	MD	stmt_completion	CPU	12,432	[ ")", "]" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "any_logic", ":", "V2SF", "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	F2003f	CPP	next_suggestion	CPU	12,433	[ "Op", ".", "getExpr", "(", ")", "->", "print", "(", "O", ",", "&", "MAI", ")", ";" ]	[ "O", "<<", "(", "uint32_t", ")", "Op", ".", "getImm", "(", ")", ";", "}", "else", "{", "assert", "(", "Op", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", "unknown operand kind in printOperand", "<STR_LIT>", ")", ";" ]
LLVM	Patmos	CPP	stmt_completion	VLIW	12,434	[ "return", "true", ";" ]	[ "bool", "PatmosAsmParser", "::", "isPredSrcOperand", "(", "StringRef", "Mnemonic", ",", "unsigned", "OpNo", ")", "{", "if", "(", "OpNo", "==", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "Mnemonic", "==", "<STR_LIT>", "por", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "pand", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "pxor", "<STR_LIT>", ")", "return", "true", ";", "if", "(", "Mnemonic", "==", "<STR_LIT>", "pmov", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "pnot", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "pset", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "pclr", "<STR_LIT>", ")", "return", "true", ";", "if", "(", "Mnemonic", "==", "<STR_LIT>", "mov", "<STR_LIT>", ")" ]
LLVM	Hexagon	TD	stmt_completion	DSP	12,435	[ "Rd32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rtt32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rtt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rd32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]
LLVM	XCore	CPP	stmt_completion	MPU	12,436	[ ",", "Offset", "(", "o", ")", ",", "Reg", "(", "r", ")", "{", "}" ]	[ "StackSlotInfo", "(", "int", "f", ",", "int", "o", ",", "int", "r", ")", ":", "FI", "(", "f", ")" ]
GCC	rs6000	CPP	next_suggestion	CPU	12,437	[ "}" ]	[ "int", "direct_return", "(", "void", ")", "{", "if", "(", "reload_completed", ")", "{", "rs6000_stack_t", "*", "info", "=", "rs6000_stack_info", "(", ")", ";", "if", "(", "info", "->", "first_gp_reg_save", "==", "<NUM_LIT>", "&&", "info", "->", "first_fp_reg_save", "==", "<NUM_LIT>", "&&", "info", "->", "first_altivec_reg_save", "==", "LAST_ALTIVEC_REGNO", "+", "<NUM_LIT>", "&&", "!", "info", "->", "lr_save_p", "&&", "!", "info", "->", "cr_save_p", "&&", "info", "->", "vrsave_mask", "==", "<NUM_LIT>", "&&", "!", "info", "->", "push_p", ")", "return", "<NUM_LIT>", ";" ]
LLVM	WebAssembly	CPP	stmt_completion	Virtual ISA	12,438	[ "T", ",", "createObjectTargetStreamer", ")", ";" ]	[ "for", "(", "Target", "", "T", ":", "{", "&", "getTheWebAssemblyTarget32", "(", ")", ",", "&", "getTheWebAssemblyTarget64", "(", ")", "}", ")", "{", "RegisterMCAsmInfoFn", "X", "(", "", "T", ",", "createMCAsmInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "", "T", ",", "createMCInstrInfo", ")", ";", "TargetRegistry", "::", "registerMCAdjustCodeGenOpts", "(", "", "T", ",", "adjustCodeGenOpts", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "", "T", ",", "createMCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "", "T", ",", "createMCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "", "T", ",", "createCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "", "T", ",", "createAsmBackend", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "", "T", ",", "createMCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterObjectTargetStreamer", "(", "" ]
GCC	h8300	CPP	next_suggestion	MPU	12,439	[ "return", "NULL_TREE", ";" ]	[ "set_decl_section_name", "(", "decl", ",", "<STR_LIT>", ".tiny", "<STR_LIT>", ")", ";", "}", "else", "{", "warning", "(", "OPT_Wattributes", ",", "<STR_LIT>", "%qE attribute ignored", "<STR_LIT>", ",", "name", ")", ";", "*", "no_add_attrs", "=", "true", ";", "}" ]
GCC	loongarch	CPP	stmt_completion	CPU	12,440	[ "v16i8", ")", "_", "<NUM_LIT>", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "m128i", "_", "_", "lsx_vshuf_b", "(", "_", "_", "m128i", "_", "<NUM_LIT>", ",", "_", "_", "m128i", "_", "<NUM_LIT>", ",", "_", "_", "m128i", "_", "<NUM_LIT>", ")", "{", "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_lsx_vshuf_b", "(", "(", "v16i8", ")", "_", "<NUM_LIT>", ",", "(", "v16i8", ")", "_", "<NUM_LIT>", ",", "(" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	12,441	[ ";" ]	[ "BrOpcode", "=", "AMDGPU", "::", "S_CBRANCH_SCC1", ";", "ConstrainRC", "=", "&", "AMDGPU", "::", "SReg_32RegClass", ";", "}", "else", "{", "if", "(", "!", "isVCmpResult", "(", "CondReg", ",", "", "MRI", ")", ")", "{", "const", "bool", "Is64", "=", "STI", ".", "isWave64", "(", ")", ";", "const", "unsigned", "Opcode", "=", "Is64", "?", "AMDGPU", "::", "S_AND_B64", ":", "AMDGPU", "::", "S_AND_B32", ";", "const", "Register", "Exec", "=", "Is64", "?", "AMDGPU", "::", "EXEC", ":", "AMDGPU", "::", "EXEC_LO", ";", "Register", "TmpReg", "=", "MRI", "->", "createVirtualRegister", "(", "TRI", ".", "getBoolRC", "(", ")", ")", ";", "BuildMI", "(", "", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "TmpReg", ")", ".", "addReg", "(", "CondReg", ")", ".", "addReg", "(", "Exec", ")", ";", "CondReg", "=", "TmpReg", ";", "}", "CondPhysReg", "=", "TRI", ".", "getVCC", "(", ")", ";", "BrOpcode", "=", "AMDGPU", "::", "S_CBRANCH_VCCNZ", ";", "ConstrainRC", "=", "TRI", ".", "getBoolRC", "(", ")", ";", "}", "if", "(", "!", "MRI", "->", "getRegClassOrNull", "(", "CondReg", ")", ")", "MRI", "->", "setRegClass", "(", "CondReg", ",", "ConstrainRC", ")", ";", "BuildMI", "(", "", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "AMDGPU", "::", "COPY", ")", ",", "CondPhysReg", ")", ".", "addReg", "(", "CondReg", ")", ";", "BuildMI", "(", "", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "BrOpcode", ")", ")", ".", "addMBB", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "true" ]
LLVM	Hexagon	TD	stmt_completion	DSP	12,442	[ "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]
LLVM	Mips	CPP	stmt_completion	CPU	12,443	[ ")", ";" ]	[ "CC", "=", "matchCPURegisterName", "(", "Name", ")", ";", "if", "(", "CC", "!=", "-", "<NUM_LIT>", ")", "return", "matchRegisterByNumber", "(", "CC", ",", "is64BitReg", "?", "Mips", "::", "GPR64RegClassID", ":", "Mips", "::", "GPR32RegClassID", ")", ";", "CC", "=", "matchFPURegisterName", "(", "Name", ")", ";", "if", "(", "CC", "!=", "-", "<NUM_LIT>", ")", "return", "matchRegisterByNumber", "(", "CC", ",", "isFP64", "(", ")", "?", "Mips", "::", "FGR64RegClassID", ":", "Mips", "::", "FGR32RegClassID", ")", ";", "return", "matchMSA128RegisterName", "(", "Name" ]
GCC	i386	CPP	stmt_completion	CPU	12,444	[ "_", "_", "m256", "_", "_", "A", ",", "_", "_", "m256i", "_", "_", "I", ",", "_", "_", "m256", "_", "_", "B", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m256", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_permutex2var_ps", "(" ]
LLVM	TPC	TD	stmt_completion	Virtual ISA	12,445	[ "<STR_LIT>", ";" ]	[ "let", "OperandType", "=", "OpType", ".", "FP32", ";", "let", "VectorPred", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Pred", ")", ",", "<STR_LIT>", ")", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";", "let", "Constraints", "=" ]
LLVM	X86	CPP	code_generation	CPU	12,446	[ "void", "X86DAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "OptForSize", "=", "MF", "->", "getFunction", "(", ")", "->", "optForSize", "(", ")", ";", "OptForMinSize", "=", "MF", "->", "getFunction", "(", ")", "->", "optForMinSize", "(", ")", ";", "assert", "(", "(", "!", "OptForMinSize", "\|\|", "OptForSize", ")", "&&", "<STR_LIT>", "OptForMinSize implies OptForSize", "<STR_LIT>", ")", ";", "for", "(", "SelectionDAG", "::", "allnodes_iterator", "I", "=", "CurDAG", "->", "allnodes_begin", "(", ")", ",", "E", "=", "CurDAG", "->", "allnodes_end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "SDNode", "", "N", "=", "&", "", "I", "++", ";", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", "&&", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "!", "Subtarget", "->", "callRegIndirect", "(", ")", ")", "\|\|", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "(", "Subtarget", "->", "is64Bit", "(", ")", "\|\|", "!", "getTargetMachine", "(", ")", ".", "isPositionIndependent", "(", ")", ")", ")", ")", ")", "{", "bool", "HasCallSeq", "=", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ";", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Load", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "isCalleeLoad", "(", "Load", ",", "Chain", ",", "HasCallSeq", ")", ")", "continue", ";", "moveBelowOrigChain", "(", "CurDAG", ",", "Load", ",", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "Chain", ")", ";", "++", "NumLoadMoved", ";", "continue", ";", "}", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "FP_ROUND", "&&", "N", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "FP_EXTEND", ")", "continue", ";", "MVT", "SrcVT", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSimpleValueType", "(", ")", ";", "MVT", "DstVT", "=", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "SrcVT", ".", "isVector", "(", ")", "\|\|", "DstVT", ".", "isVector", "(", ")", ")", "continue", ";", "const", "X86TargetLowering", "", "X86Lowering", "=", "static_cast", "<", "const", "X86TargetLowering", "", ">", "(", "TLI", ")", ";", "bool", "SrcIsSSE", "=", "X86Lowering", "->", "isScalarFPTypeInSSEReg", "(", "SrcVT", ")", ";", "bool", "DstIsSSE", "=", "X86Lowering", "->", "isScalarFPTypeInSSEReg", "(", "DstVT", ")", ";", "if", "(", "SrcIsSSE", "&&", "DstIsSSE", ")", "continue", ";", "if", "(", "!", "SrcIsSSE", "&&", "!", "DstIsSSE", ")", "{", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "FP_EXTEND", ")", "continue", ";", "if", "(", "N", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ")", "continue", ";", "}", "MVT", "MemVT", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "FP_ROUND", ")", "MemVT", "=", "DstVT", ";", "else", "MemVT", "=", "SrcIsSSE", "?", "SrcVT", ":", "DstVT", ";", "SDValue", "MemTmp", "=", "CurDAG", "->", "CreateStackTemporary", "(", "MemVT", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "Store", "=", "CurDAG", "->", "getTruncStore", "(", "CurDAG", "->", "getEntryNode", "(", ")", ",", "dl", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "MemTmp", ",", "MachinePointerInfo", "(", ")", ",", "MemVT", ")", ";", "SDValue", "Result", "=", "CurDAG", "->", "getExtLoad", "(", "ISD", "::", "EXTLOAD", ",", "dl", ",", "DstVT", ",", "Store", ",", "MemTmp", ",", "MachinePointerInfo", "(", ")", ",", "MemVT", ")", ";", "--", "I", ";", "CurDAG", "->", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "Result", ")", ";", "++", "I", ";", "CurDAG", "->", "DeleteNode", "(", "N", ")", ";", "}", "}" ]	[ "PreprocessISelDAG", "-", "This", "hook", "allows", "targets", "to", "hack", "on", "the", "graph", "before", "instruction", "selection", "starts", "." ]
GCC	i386	MD	stmt_completion	CPU	12,447	[ "<STR_LIT>", ")" ]	[ "[", "(", "set", "(", "reg", "FLAGS_REG", ")", "(", "compare", "(", "not", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extend", ":", "DI", "(", "not", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]
GCC	i386	CPP	next_suggestion	CPU	12,448	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m512", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_rsqrt28_round_ps", "(", "_", "_", "m512", "_", "_", "W", ",", "_", "_", "mmask16", "_", "_", "U", ",", "_", "_", "m512", "_", "_", "A", ",", "int", "_", "_", "R", ")", "{", "return", "(", "_", "_", "m512", ")", "_", "_", "builtin_ia32_rsqrt28ps_mask", "(", "(", "_", "_", "v16sf", ")", "_", "_", "A", ",", "(", "_", "_", "v16sf", ")", "_", "_", "W", ",", "(", "_", "_", "mmask16", ")", "_", "_", "U", ",", "_", "_", "R", ")", ";" ]
LLVM	Sparc	CPP	next_suggestion	CPU	12,449	[ "}" ]	[ "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Reg", "=", "FPRegDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";" ]
GCC	iq2000	CPP	code_generation	CPU	12,450	[ "static", "rtx", "iq2000_expand_builtin", "(", "tree", "exp", ",", "rtx", "target", ",", "rtx", "subtarget", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "ignore", "ATTRIBUTE_UNUSED", ")", "{", "tree", "fndecl", "=", "TREE_OPERAND", "(", "CALL_EXPR_FN", "(", "exp", ")", ",", "<NUM_LIT>", ")", ";", "int", "fcode", "=", "DECL_MD_FUNCTION_CODE", "(", "fndecl", ")", ";", "enum", "rtx_code", "code", "[", "<NUM_LIT>", "]", ";", "code", "[", "<NUM_LIT>", "]", "=", "REG", ";", "code", "[", "<NUM_LIT>", "]", "=", "REG", ";", "code", "[", "<NUM_LIT>", "]", "=", "REG", ";", "code", "[", "<NUM_LIT>", "]", "=", "REG", ";", "code", "[", "<NUM_LIT>", "]", "=", "REG", ";", "switch", "(", "fcode", ")", "{", "default", ":", "break", ";", "case", "IQ2000_BUILTIN_ADO16", ":", "return", "expand_one_builtin", "(", "CODE_FOR_ado16", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_RAM", ":", "code", "[", "<NUM_LIT>", "]", "=", "CONST_INT", ";", "code", "[", "<NUM_LIT>", "]", "=", "CONST_INT", ";", "code", "[", "<NUM_LIT>", "]", "=", "CONST_INT", ";", "return", "expand_one_builtin", "(", "CODE_FOR_ram", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_CHKHDR", ":", "return", "expand_one_builtin", "(", "CODE_FOR_chkhdr", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_PKRL", ":", "return", "expand_one_builtin", "(", "CODE_FOR_pkrl", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_CFC0", ":", "code", "[", "<NUM_LIT>", "]", "=", "CONST_INT", ";", "return", "expand_one_builtin", "(", "CODE_FOR_cfc0", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_CFC1", ":", "code", "[", "<NUM_LIT>", "]", "=", "CONST_INT", ";", "return", "expand_one_builtin", "(", "CODE_FOR_cfc1", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_CFC2", ":", "code", "[", "<NUM_LIT>", "]", "=", "CONST_INT", ";", "return", "expand_one_builtin", "(", "CODE_FOR_cfc2", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_CFC3", ":", "code", "[", "<NUM_LIT>", "]", "=", "CONST_INT", ";", "return", "expand_one_builtin", "(", "CODE_FOR_cfc3", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_CTC0", ":", "code", "[", "<NUM_LIT>", "]", "=", "CONST_INT", ";", "return", "expand_one_builtin", "(", "CODE_FOR_ctc0", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_CTC1", ":", "code", "[", "<NUM_LIT>", "]", "=", "CONST_INT", ";", "return", "expand_one_builtin", "(", "CODE_FOR_ctc1", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_CTC2", ":", "code", "[", "<NUM_LIT>", "]", "=", "CONST_INT", ";", "return", "expand_one_builtin", "(", "CODE_FOR_ctc2", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_CTC3", ":", "code", "[", "<NUM_LIT>", "]", "=", "CONST_INT", ";", "return", "expand_one_builtin", "(", "CODE_FOR_ctc3", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_MFC0", ":", "code", "[", "<NUM_LIT>", "]", "=", "CONST_INT", ";", "return", "expand_one_builtin", "(", "CODE_FOR_mfc0", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_MFC1", ":", "code", "[", "<NUM_LIT>", "]", "=", "CONST_INT", ";", "return", "expand_one_builtin", "(", "CODE_FOR_mfc1", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_MFC2", ":", "code", "[", "<NUM_LIT>", "]", "=", "CONST_INT", ";", "return", "expand_one_builtin", "(", "CODE_FOR_mfc2", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_MFC3", ":", "code", "[", "<NUM_LIT>", "]", "=", "CONST_INT", ";", "return", "expand_one_builtin", "(", "CODE_FOR_mfc3", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_MTC0", ":", "code", "[", "<NUM_LIT>", "]", "=", "CONST_INT", ";", "return", "expand_one_builtin", "(", "CODE_FOR_mtc0", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_MTC1", ":", "code", "[", "<NUM_LIT>", "]", "=", "CONST_INT", ";", "return", "expand_one_builtin", "(", "CODE_FOR_mtc1", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_MTC2", ":", "code", "[", "<NUM_LIT>", "]", "=", "CONST_INT", ";", "return", "expand_one_builtin", "(", "CODE_FOR_mtc2", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_MTC3", ":", "code", "[", "<NUM_LIT>", "]", "=", "CONST_INT", ";", "return", "expand_one_builtin", "(", "CODE_FOR_mtc3", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_LUR", ":", "return", "expand_one_builtin", "(", "CODE_FOR_lur", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_RB", ":", "return", "expand_one_builtin", "(", "CODE_FOR_rb", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_RX", ":", "return", "expand_one_builtin", "(", "CODE_FOR_rx", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_SRRD", ":", "return", "expand_one_builtin", "(", "CODE_FOR_srrd", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_SRWR", ":", "return", "expand_one_builtin", "(", "CODE_FOR_srwr", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_WB", ":", "return", "expand_one_builtin", "(", "CODE_FOR_wb", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_WX", ":", "return", "expand_one_builtin", "(", "CODE_FOR_wx", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_LUC32L", ":", "return", "expand_one_builtin", "(", "CODE_FOR_luc32l", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_LUC64", ":", "return", "expand_one_builtin", "(", "CODE_FOR_luc64", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_LUC64L", ":", "return", "expand_one_builtin", "(", "CODE_FOR_luc64l", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_LUK", ":", "return", "expand_one_builtin", "(", "CODE_FOR_luk", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_LULCK", ":", "return", "expand_one_builtin", "(", "CODE_FOR_lulck", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_LUM32", ":", "return", "expand_one_builtin", "(", "CODE_FOR_lum32", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_LUM32L", ":", "return", "expand_one_builtin", "(", "CODE_FOR_lum32l", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_LUM64", ":", "return", "expand_one_builtin", "(", "CODE_FOR_lum64", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_LUM64L", ":", "return", "expand_one_builtin", "(", "CODE_FOR_lum64l", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_LURL", ":", "return", "expand_one_builtin", "(", "CODE_FOR_lurl", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_MRGB", ":", "code", "[", "<NUM_LIT>", "]", "=", "CONST_INT", ";", "return", "expand_one_builtin", "(", "CODE_FOR_mrgb", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_SRRDL", ":", "return", "expand_one_builtin", "(", "CODE_FOR_srrdl", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_SRULCK", ":", "return", "expand_one_builtin", "(", "CODE_FOR_srulck", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_SRWRU", ":", "return", "expand_one_builtin", "(", "CODE_FOR_srwru", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_TRAPQFL", ":", "return", "expand_one_builtin", "(", "CODE_FOR_trapqfl", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_TRAPQNE", ":", "return", "expand_one_builtin", "(", "CODE_FOR_trapqne", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_TRAPREL", ":", "return", "expand_one_builtin", "(", "CODE_FOR_traprel", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_WBU", ":", "return", "expand_one_builtin", "(", "CODE_FOR_wbu", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_SYSCALL", ":", "return", "expand_one_builtin", "(", "CODE_FOR_syscall", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "}", "return", "NULL_RTX", ";", "}" ]	[ "Expand", "an", "expression", "EXP", "that", "calls", "a", "built-in", "function", ",", "with", "result", "going", "to", "TARGET", "if", "that", "'s", "convenient", "(", "and", "in", "mode", "MODE", "if", "that", "'s", "convenient", ")", ".", "SUBTARGET", "may", "be", "used", "as", "the", "target", "for", "computing", "one", "of", "EXP", "'s", "operands", ".", "IGNORE", "is", "nonzero", "if", "the", "value", "is", "to", "be", "ignored", "." ]
LLVM	AArch64	CPP	next_suggestion	CPU	12,451	[ "if", "(", "(", "OrImm", "&", "NotKnownZero", ")", "!=", "<NUM_LIT>", ")", "{" ]	[ "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "OR", "&&", "<STR_LIT>", "Expect a OR operation", "<STR_LIT>", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "VT", "!=", "MVT", "::", "i32", "&&", "VT", "!=", "MVT", "::", "i64", ")", "return", "false", ";", "unsigned", "BitWidth", "=", "VT", ".", "getSizeInBits", "(", ")", ";", "uint64_t", "OrImm", ";", "if", "(", "!", "isOpcWithIntImmediate", "(", "N", ",", "ISD", "::", "OR", ",", "OrImm", ")", ")", "return", "false", ";", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "OrImm", ",", "BitWidth", ")", ")", "return", "false", ";", "uint64_t", "MaskImm", ";", "SDValue", "And", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "And", ".", "hasOneUse", "(", ")", "\|\|", "!", "isOpcWithIntImmediate", "(", "And", ".", "getNode", "(", ")", ",", "ISD", "::", "AND", ",", "MaskImm", ")", ")", "return", "false", ";", "KnownBits", "Known", "=", "CurDAG", "->", "computeKnownBits", "(", "And", ")", ";", "uint64_t", "NotKnownZero", "=", "(", "~", "Known", ".", "Zero", ")", ".", "getZExtValue", "(", ")", ";", "if", "(", "!", "isShiftedMask", "(", "Known", ".", "Zero", ".", "getZExtValue", "(", ")", ",", "VT", ")", ")", "return", "false", ";" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	12,452	[ "<STR_LIT>", ";" ]	[ "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "<STR_LIT>", "Hexagon CFG Optimizer" ]
LLVM	ARM	CPP	next_suggestion	CPU	12,453	[ "if", "(", "Latency", "<=", "<NUM_LIT>", ")", "return", "false", ";" ]	[ "if", "(", "Subtarget", ".", "isCortexA8", "(", ")", "&&", "(", "DDomain", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "UDomain", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "return", "true", ";", "unsigned", "Latency", "=", "SchedModel", ".", "computeOperandLatency", "(", "DefMI", ",", "DefIdx", ",", "UseMI", ",", "UseIdx", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	12,454	[ "}" ]	[ "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "R29", "]", ";", "let", "Defs", "=", "[", "PC", ",", "R31", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "hasSideEffects", "=", "<NUM_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
GCC	i386	CPP	stmt_completion	CPU	12,455	[ "_", "A", ",", "_", "_", "M", ")", ";" ]	[ "extern", "_", "_", "inline", "void", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_cvtusepi64_storeu_epi8", "(", "void", "", "_", "_", "P", ",", "_", "_", "mmask8", "_", "_", "M", ",", "_", "_", "m256i", "_", "_", "A", ")", "{", "_", "_", "builtin_ia32_pmovusqb256mem_mask", "(", "(", "_", "_", "v16qi", "", ")", "_", "_", "P", ",", "(", "_", "_", "v4di", ")", "_" ]
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	12,456	[ "DebugLoc", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";" ]	[ "MachineBasicBlock", "::", "iterator", "WebAssemblyFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "assert", "(", "!", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "&&", "(", "hasFP", "(", "MF", ")", "\|\|", "hasBP", "(", "MF", ")", ")", "&&", "<STR_LIT>", "Call frame pseudos should only be used for dynamic stack adjustment", "<STR_LIT>", ")", ";", "auto", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "WebAssemblySubtarget", ">", "(", ")", ";", "const", "auto", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "TII", "->", "getCallFrameDestroyOpcode", "(", ")", "&&", "needsSPWriteback", "(", "MF", ")", ")", "{" ]
LLVM	AMDGPU	TD	next_suggestion	GPU	12,457	[ "}" ]	[ "bit", "isFP", "=", "!", "if", "(", "!", "eq", "(", "VT", ".", "Value", ",", "f16", ".", "Value", ")", ",", "<NUM_LIT>", ",", "!", "if", "(", "!", "eq", "(", "VT", ".", "Value", ",", "f32", ".", "Value", ")", ",", "<NUM_LIT>", ",", "!", "if", "(", "!", "eq", "(", "VT", ".", "Value", ",", "f64", ".", "Value", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ";", "Operand", "ret", "=", "!", "if", "(", "isFP", ",", "FPVRegInputMods", ",", "IntVRegInputMods", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	12,458	[ "}" ]	[ "def", "C2_or", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pt4", ",", "PredRegs", ":", "$", "Ps4", ")", ",", "<STR_LIT>", ",", "tc_640086b5", ",", "TypeCR", ">", ",", "Enc_454a26", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	pdp11	MD	stmt_completion	MPU	12,459	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_asm_attributes", "[", "(", "set_attr" ]
LLVM	X86	CPP	stmt_completion	CPU	12,460	[ ";", "++", "i", ")", "{" ]	[ "for", "(", "X86COFFMachineModuleInfo", "::", "stub_iterator", "I", "=", "COFFMMI", ".", "stub_begin", "(", ")", ",", "E", "=", "COFFMMI", ".", "stub_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "OutStreamer", ".", "EmitRawText", "(", "<STR_LIT>", "\\t.def\\t ", "<STR_LIT>", "+", "Twine", "(", "I", "->", "getKeyData", "(", ")", ")", "+", "<STR_LIT>", ";\\t.scl\\t", "<STR_LIT>", "+", "Twine", "(", "COFF", "::", "C_EXT", ")", "+", "<STR_LIT>", ";\\t.type\\t", "<STR_LIT>", "+", "Twine", "(", "COFF", "::", "DT_FCN", "<<", "COFF", "::", "N_BTSHFT", ")", "+", "<STR_LIT>", ";\\t.endef", "<STR_LIT>", ")", ";", "}", "if", "(", "Subtarget", "->", "isTargetCygMing", "(", ")", ")", "{", "std", "::", "vector", "<", "const", "MCSymbol", "", ">", "DLLExportedFns", ",", "DLLExportedGlobals", ";", "TargetLoweringObjectFileCOFF", "&", "TLOFCOFF", "=", "static_cast", "<", "TargetLoweringObjectFileCOFF", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "for", "(", "Module", "::", "const_iterator", "I", "=", "M", ".", "begin", "(", ")", ",", "E", "=", "M", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "I", "->", "hasDLLExportLinkage", "(", ")", ")", "DLLExportedFns", ".", "push_back", "(", "Mang", "->", "getSymbol", "(", "I", ")", ")", ";", "for", "(", "Module", "::", "const_global_iterator", "I", "=", "M", ".", "global_begin", "(", ")", ",", "E", "=", "M", ".", "global_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "I", "->", "hasDLLExportLinkage", "(", ")", ")", "DLLExportedGlobals", ".", "push_back", "(", "Mang", "->", "getSymbol", "(", "I", ")", ")", ";", "if", "(", "!", "DLLExportedGlobals", ".", "empty", "(", ")", "\|\|", "!", "DLLExportedFns", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "TLOFCOFF", ".", "getCOFFSection", "(", "<STR_LIT>", ".section .drectve", "<STR_LIT>", ",", "true", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "DLLExportedGlobals", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "OutStreamer", ".", "EmitRawText", "(", "<STR_LIT>", "\\t.ascii \\\" -export:", "<STR_LIT>", "+", "Twine", "(", "DLLExportedGlobals", "[", "i", "]", "->", "getName", "(", ")", ")", "+", "<STR_LIT>", ",data\\\"", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "DLLExportedFns", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "OutStreamer", ".", "EmitRawText", "(", "<STR_LIT>", "\\t.ascii \\\" -export:", "<STR_LIT>", "+", "Twine", "(", "DLLExportedFns", "[", "i", "]", "->", "getName", "(", ")", ")", "+", "<STR_LIT>", "\\\"", "<STR_LIT>", ")", ";", "}", "}", "}", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", ")", "{", "TargetLoweringObjectFileELF", "&", "TLOFELF", "=", "static_cast", "<", "TargetLoweringObjectFileELF", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "MachineModuleInfoELF", "&", "MMIELF", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoELF", ">", "(", ")", ";", "MachineModuleInfoELF", "::", "SymbolListTy", "Stubs", "=", "MMIELF", ".", "GetGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "TLOFELF", ".", "getDataRelSection", "(", ")", ")", ";", "const", "TargetData", "", "TD", "=", "TM", ".", "getTargetData", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e" ]
LLVM	ARM64	TD	stmt_completion	CPU	12,461	[ ":", "$", "sym", ",", "<NUM_LIT>", ")", ">", ";" ]	[ "def", ":", "InstAlias", "<", "<STR_LIT>", ",", "(", "MOVKWi", "GPR32", ":", "$", "Rd", ",", "movk_symbol_g2" ]
LLVM	ARM64	TD	stmt_completion	CPU	12,462	[ ":", "$", "addr", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "v1i64", "(", "scalar_to_vector", "(", "i64", "(", "load", "am_indexed64", ":", "$", "addr", ")", ")", ")", ")", ",", "(", "LDRDui", "am_indexed64" ]
GCC	i386	MD	next_suggestion	CPU	12,463	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_vector", ":", "V2SI", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_vector", ":", "V2SI", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	epiphany	MD	stmt_completion	MPU	12,464	[ ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "SF", "(", "match_operand" ]
LLVM	X86	CPP	program_repair	CPU	12,465	[ "<FIXS>", "bool", "IllegalFPCMov", "=", "!", "(", "(", "X86ScalarSSEf32", "&&", "Op", ".", "getValueType", "(", ")", "==", "MVT", "::", "f32", ")", "\|\|", "(", "X86ScalarSSEf64", "&&", "Op", ".", "getValueType", "(", ")", "==", "MVT", "::", "f64", ")", ")", "&&", "<FIXE>" ]	[ "SDOperand", "Cmp", "=", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Opc", "=", "Cmp", ".", "getOpcode", "(", ")", ";", "<BUGS>", "bool", "IllegalFPCMov", "=", "!", "X86ScalarSSE", "&&", "MVT", "::", "isFloatingPoint", "(", "Op", ".", "getValueType", "(", ")", ")", "&&", "<BUGE>", "!", "hasFPCMov", "(", "cast", "ConstantSDNode", ">", "(", "CC", ")", "->", "getSignExtended", "(", ")", ")", ";", "if", "(", "(", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "!", "IllegalFPCMov", ")", "{" ]
LLVM	Hexagon	TD	stmt_completion	DSP	12,466	[ "}", "=", "<NUM_LIT>", ";" ]	[ "def", "A4_pzxthf", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_2op", ">", ",", "Enc_fb6577", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]
LLVM	AArch64	TD	next_suggestion	CPU	12,467	[ "}" ]	[ "def", "A64FXWrite_4Cyc_GI01", ":", "SchedWriteRes", "<", "[", "A64FXGI01", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";" ]
LLVM	R600	CPP	next_suggestion	GPU	12,468	[ "}" ]	[ "MVT", "SITargetLowering", "::", "getScalarShiftAmountTy", "(", "EVT", "VT", ")", "const", "{", "return", "MVT", "::", "i32", ";" ]
LLVM	Teak	CPP	code_generation	DSP	12,469	[ "SDValue", "TeakTargetLowering", "::", "LowerCall", "(", "TargetLowering", "::", "CallLoweringInfo", "&", "CLI", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "CLI", ".", "DAG", ";", "SDLoc", "&", "Loc", "=", "CLI", ".", "DL", ";", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", "=", "CLI", ".", "Outs", ";", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", "=", "CLI", ".", "OutVals", ";", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", "=", "CLI", ".", "Ins", ";", "SDValue", "Chain", "=", "CLI", ".", "Chain", ";", "SDValue", "Callee", "=", "CLI", ".", "Callee", ";", "CallingConv", "::", "ID", "CallConv", "=", "CLI", ".", "CallConv", ";", "const", "bool", "isVarArg", "=", "CLI", ".", "IsVarArg", ";", "CLI", ".", "IsTailCall", "=", "false", ";", "if", "(", "isVarArg", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", "Unimplemented", "<STR_LIT>", ")", ";", "}", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "ArgLocs", ",", "", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CC_Teak", ")", ";", "const", "unsigned", "NumBytes", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "Chain", "=", "DAG", ".", "getCALLSEQ_START", "(", "Chain", ",", "NumBytes", ",", "<NUM_LIT>", ",", "Loc", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">", ",", "<NUM_LIT>", ">", "RegsToPass", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MemOpChains", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "SDValue", "Arg", "=", "OutVals", "[", "i", "]", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown loc info!", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND", ",", "Loc", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "Loc", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "AExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ANY_EXTEND", ",", "Loc", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "Loc", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ")", ")", ";", "continue", ";", "}", "assert", "(", "VA", ".", "isMemLoc", "(", ")", "&&", "<STR_LIT>", "Only support passing arguments through registers or via the stack", "<STR_LIT>", ")", ";", "SDValue", "StackPtr", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "MVT", "::", "i32", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "VA", ".", "getLocMemOffset", "(", ")", ",", "Loc", ")", ";", "PtrOff", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "Loc", ",", "MVT", "::", "i32", ",", "StackPtr", ",", "PtrOff", ")", ";", "MemOpChains", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "Loc", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "(", ")", ")", ")", ";", "}", "if", "(", "!", "MemOpChains", ".", "empty", "(", ")", ")", "{", "Chain", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "Loc", ",", "MVT", "::", "Other", ",", "MemOpChains", ")", ";", "}", "SDValue", "InFlag", ";", "for", "(", "auto", "&", "Reg", ":", "RegsToPass", ")", "{", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "Loc", ",", "Reg", ".", "first", ",", "Reg", ".", "second", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "const", "GlobalAddressSDNode", "", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "{", "const", "GlobalValue", "", "GV", "=", "G", "->", "getGlobal", "(", ")", ";", "Callee", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "Loc", ",", "MVT", "::", "i40", ")", ";", "}", "else", "if", "(", "const", "ExternalSymbolSDNode", "", "ES", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "Callee", "=", "DAG", ".", "getTargetExternalSymbol", "(", "ES", "->", "getSymbol", "(", ")", ",", "MVT", "::", "i40", ")", ";", "std", "::", "vector", "<", "SDValue", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "Ops", ".", "push_back", "(", "Callee", ")", ";", "for", "(", "auto", "&", "Reg", ":", "RegsToPass", ")", "{", "Ops", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "Reg", ".", "first", ",", "Reg", ".", "second", ".", "getValueType", "(", ")", ")", ")", ";", "}", "const", "uint32_t", "", "Mask", ";", "const", "TargetRegisterInfo", "", "TRI", "=", "DAG", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "Mask", "=", "TRI", "->", "getCallPreservedMask", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "CallConv", ")", ";", "assert", "(", "Mask", "&&", "<STR_LIT>", "Missing call preserved mask for calling convention", "<STR_LIT>", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getRegisterMask", "(", "Mask", ")", ")", ";", "if", "(", "InFlag", ".", "getNode", "(", ")", ")", "{", "Ops", ".", "push_back", "(", "InFlag", ")", ";", "}", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "Other", ",", "MVT", "::", "Glue", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "Loc", ",", "NodeTys", ",", "Ops", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCALLSEQ_END", "(", "Chain", ",", "DAG", ".", "getIntPtrConstant", "(", "NumBytes", ",", "Loc", ",", "true", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "Loc", ",", "true", ")", ",", "InFlag", ",", "Loc", ")", ";", "if", "(", "!", "Ins", ".", "empty", "(", ")", ")", "{", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "return", "LowerCallResult", "(", "Chain", ",", "InFlag", ",", "CallConv", ",", "isVarArg", ",", "Ins", ",", "Loc", ",", "DAG", ",", "InVals", ")", ";", "}" ]	[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]
GCC	fr30	MD	next_suggestion	DSP	12,470	[ "(", "nil", ")", "]" ]	[ "[", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "nil", ")" ]
GCC	arm	CPP	next_suggestion	CPU	12,471	[ "iwmmx2_mbuiltin", "(", "<STR_LIT>", "wmiatbn", "<STR_LIT>", ",", "di_ftype_di_v4hi_v4hi", ",", "WMIATBN", ")", ";" ]	[ "iwmmx_mbuiltin", "(", "<STR_LIT>", "wmaddu", "<STR_LIT>", ",", "v2si_ftype_v4hi_v4hi", ",", "WMADDU", ")", ";", "iwmmx2_mbuiltin", "(", "<STR_LIT>", "wmaddux", "<STR_LIT>", ",", "v2si_ftype_v4hi_v4hi", ",", "WMADDUX", ")", ";", "iwmmx2_mbuiltin", "(", "<STR_LIT>", "wmaddun", "<STR_LIT>", ",", "v2si_ftype_v4hi_v4hi", ",", "WMADDUN", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "wsadbz", "<STR_LIT>", ",", "v2si_ftype_v8qi_v8qi", ",", "WSADBZ", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "wsadhz", "<STR_LIT>", ",", "v2si_ftype_v4hi_v4hi", ",", "WSADHZ", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "textrmsb", "<STR_LIT>", ",", "int_ftype_v8qi_int", ",", "TEXTRMSB", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "textrmsh", "<STR_LIT>", ",", "int_ftype_v4hi_int", ",", "TEXTRMSH", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "textrmsw", "<STR_LIT>", ",", "int_ftype_v2si_int", ",", "TEXTRMSW", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "textrmub", "<STR_LIT>", ",", "int_ftype_v8qi_int", ",", "TEXTRMUB", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "textrmuh", "<STR_LIT>", ",", "int_ftype_v4hi_int", ",", "TEXTRMUH", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "textrmuw", "<STR_LIT>", ",", "int_ftype_v2si_int", ",", "TEXTRMUW", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "tinsrb", "<STR_LIT>", ",", "v8qi_ftype_v8qi_int_int", ",", "TINSRB", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "tinsrh", "<STR_LIT>", ",", "v4hi_ftype_v4hi_int_int", ",", "TINSRH", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "tinsrw", "<STR_LIT>", ",", "v2si_ftype_v2si_int_int", ",", "TINSRW", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "waccb", "<STR_LIT>", ",", "di_ftype_v8qi", ",", "WACCB", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "wacch", "<STR_LIT>", ",", "di_ftype_v4hi", ",", "WACCH", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "waccw", "<STR_LIT>", ",", "di_ftype_v2si", ",", "WACCW", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "tmovmskb", "<STR_LIT>", ",", "int_ftype_v8qi", ",", "TMOVMSKB", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "tmovmskh", "<STR_LIT>", ",", "int_ftype_v4hi", ",", "TMOVMSKH", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "tmovmskw", "<STR_LIT>", ",", "int_ftype_v2si", ",", "TMOVMSKW", ")", ";", "iwmmx2_mbuiltin", "(", "<STR_LIT>", "waddbhusm", "<STR_LIT>", ",", "v8qi_ftype_v4hi_v8qi", ",", "WADDBHUSM", ")", ";", "iwmmx2_mbuiltin", "(", "<STR_LIT>", "waddbhusl", "<STR_LIT>", ",", "v8qi_ftype_v4hi_v8qi", ",", "WADDBHUSL", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "wpackhss", "<STR_LIT>", ",", "v8qi_ftype_v4hi_v4hi", ",", "WPACKHSS", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "wpackhus", "<STR_LIT>", ",", "v8qi_ftype_v4hi_v4hi", ",", "WPACKHUS", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "wpackwus", "<STR_LIT>", ",", "v4hi_ftype_v2si_v2si", ",", "WPACKWUS", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "wpackwss", "<STR_LIT>", ",", "v4hi_ftype_v2si_v2si", ",", "WPACKWSS", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "wpackdus", "<STR_LIT>", ",", "v2si_ftype_di_di", ",", "WPACKDUS", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "wpackdss", "<STR_LIT>", ",", "v2si_ftype_di_di", ",", "WPACKDSS", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "wunpckehub", "<STR_LIT>", ",", "v4hi_ftype_v8qi", ",", "WUNPCKEHUB", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "wunpckehuh", "<STR_LIT>", ",", "v2si_ftype_v4hi", ",", "WUNPCKEHUH", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "wunpckehuw", "<STR_LIT>", ",", "di_ftype_v2si", ",", "WUNPCKEHUW", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "wunpckehsb", "<STR_LIT>", ",", "v4hi_ftype_v8qi", ",", "WUNPCKEHSB", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "wunpckehsh", "<STR_LIT>", ",", "v2si_ftype_v4hi", ",", "WUNPCKEHSH", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "wunpckehsw", "<STR_LIT>", ",", "di_ftype_v2si", ",", "WUNPCKEHSW", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "wunpckelub", "<STR_LIT>", ",", "v4hi_ftype_v8qi", ",", "WUNPCKELUB", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "wunpckeluh", "<STR_LIT>", ",", "v2si_ftype_v4hi", ",", "WUNPCKELUH", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "wunpckeluw", "<STR_LIT>", ",", "di_ftype_v2si", ",", "WUNPCKELUW", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "wunpckelsb", "<STR_LIT>", ",", "v4hi_ftype_v8qi", ",", "WUNPCKELSB", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "wunpckelsh", "<STR_LIT>", ",", "v2si_ftype_v4hi", ",", "WUNPCKELSH", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "wunpckelsw", "<STR_LIT>", ",", "di_ftype_v2si", ",", "WUNPCKELSW", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "wmacs", "<STR_LIT>", ",", "di_ftype_di_v4hi_v4hi", ",", "WMACS", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "wmacsz", "<STR_LIT>", ",", "di_ftype_v4hi_v4hi", ",", "WMACSZ", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "wmacu", "<STR_LIT>", ",", "di_ftype_di_v4hi_v4hi", ",", "WMACU", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "wmacuz", "<STR_LIT>", ",", "di_ftype_v4hi_v4hi", ",", "WMACUZ", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "walign", "<STR_LIT>", ",", "v8qi_ftype_v8qi_v8qi_int", ",", "WALIGNI", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "tmia", "<STR_LIT>", ",", "di_ftype_di_int_int", ",", "TMIA", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "tmiaph", "<STR_LIT>", ",", "di_ftype_di_int_int", ",", "TMIAPH", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "tmiabb", "<STR_LIT>", ",", "di_ftype_di_int_int", ",", "TMIABB", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "tmiabt", "<STR_LIT>", ",", "di_ftype_di_int_int", ",", "TMIABT", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "tmiatb", "<STR_LIT>", ",", "di_ftype_di_int_int", ",", "TMIATB", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "tmiatt", "<STR_LIT>", ",", "di_ftype_di_int_int", ",", "TMIATT", ")", ";", "iwmmx2_mbuiltin", "(", "<STR_LIT>", "wabsb", "<STR_LIT>", ",", "v8qi_ftype_v8qi", ",", "WABSB", ")", ";", "iwmmx2_mbuiltin", "(", "<STR_LIT>", "wabsh", "<STR_LIT>", ",", "v4hi_ftype_v4hi", ",", "WABSH", ")", ";", "iwmmx2_mbuiltin", "(", "<STR_LIT>", "wabsw", "<STR_LIT>", ",", "v2si_ftype_v2si", ",", "WABSW", ")", ";", "iwmmx2_mbuiltin", "(", "<STR_LIT>", "wqmiabb", "<STR_LIT>", ",", "v2si_ftype_v2si_v4hi_v4hi", ",", "WQMIABB", ")", ";", "iwmmx2_mbuiltin", "(", "<STR_LIT>", "wqmiabt", "<STR_LIT>", ",", "v2si_ftype_v2si_v4hi_v4hi", ",", "WQMIABT", ")", ";", "iwmmx2_mbuiltin", "(", "<STR_LIT>", "wqmiatb", "<STR_LIT>", ",", "v2si_ftype_v2si_v4hi_v4hi", ",", "WQMIATB", ")", ";", "iwmmx2_mbuiltin", "(", "<STR_LIT>", "wqmiatt", "<STR_LIT>", ",", "v2si_ftype_v2si_v4hi_v4hi", ",", "WQMIATT", ")", ";", "iwmmx2_mbuiltin", "(", "<STR_LIT>", "wqmiabbn", "<STR_LIT>", ",", "v2si_ftype_v2si_v4hi_v4hi", ",", "WQMIABBN", ")", ";", "iwmmx2_mbuiltin", "(", "<STR_LIT>", "wqmiabtn", "<STR_LIT>", ",", "v2si_ftype_v2si_v4hi_v4hi", ",", "WQMIABTN", ")", ";", "iwmmx2_mbuiltin", "(", "<STR_LIT>", "wqmiatbn", "<STR_LIT>", ",", "v2si_ftype_v2si_v4hi_v4hi", ",", "WQMIATBN", ")", ";", "iwmmx2_mbuiltin", "(", "<STR_LIT>", "wqmiattn", "<STR_LIT>", ",", "v2si_ftype_v2si_v4hi_v4hi", ",", "WQMIATTN", ")", ";", "iwmmx2_mbuiltin", "(", "<STR_LIT>", "wmiabb", "<STR_LIT>", ",", "di_ftype_di_v4hi_v4hi", ",", "WMIABB", ")", ";", "iwmmx2_mbuiltin", "(", "<STR_LIT>", "wmiabt", "<STR_LIT>", ",", "di_ftype_di_v4hi_v4hi", ",", "WMIABT", ")", ";", "iwmmx2_mbuiltin", "(", "<STR_LIT>", "wmiatb", "<STR_LIT>", ",", "di_ftype_di_v4hi_v4hi", ",", "WMIATB", ")", ";", "iwmmx2_mbuiltin", "(", "<STR_LIT>", "wmiatt", "<STR_LIT>", ",", "di_ftype_di_v4hi_v4hi", ",", "WMIATT", ")", ";", "iwmmx2_mbuiltin", "(", "<STR_LIT>", "wmiabbn", "<STR_LIT>", ",", "di_ftype_di_v4hi_v4hi", ",", "WMIABBN", ")", ";", "iwmmx2_mbuiltin", "(", "<STR_LIT>", "wmiabtn", "<STR_LIT>", ",", "di_ftype_di_v4hi_v4hi", ",", "WMIABTN", ")", ";" ]
GCC	sh	CPP	stmt_completion	CPU	12,472	[ "genfun", ")", "(", "op", "[", "<NUM_LIT>", "]", ")", ";" ]	[ "rtx", "op", "[", "<NUM_LIT>", "]", ";", "if", "(", "signature_args", "[", "signature", "]", "[", "<NUM_LIT>", "]", ")", "{", "if", "(", "ignore", ")", "return", "NULL_RTX", ";", "machine_mode", "tmode", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "if", "(", "!", "target", "\|\|", "GET_MODE", "(", "target", ")", "!=", "tmode", "\|\|", "!", "(", "", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "target", ",", "tmode", ")", ")", "target", "=", "gen_reg_rtx", "(", "tmode", ")", ";", "op", "[", "nop", "++", "]", "=", "target", ";", "}", "else", "target", "=", "NULL_RTX", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<=", "<NUM_LIT>", ";", "i", "++", ",", "nop", "++", ")", "{", "if", "(", "!", "signature_args", "[", "signature", "]", "[", "i", "]", ")", "break", ";", "tree", "arg", "=", "CALL_EXPR_ARG", "(", "exp", ",", "i", "-", "<NUM_LIT>", ")", ";", "if", "(", "arg", "==", "error_mark_node", ")", "return", "const0_rtx", ";", "machine_mode", "opmode", ";", "tree", "optype", ";", "if", "(", "signature_args", "[", "signature", "]", "[", "i", "]", "&", "<NUM_LIT>", ")", "{", "opmode", "=", "ptr_mode", ";", "optype", "=", "ptr_type_node", ";", "}", "else", "{", "opmode", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "nop", "]", ".", "mode", ";", "optype", "=", "(", "", "lang_hooks", ".", "types", ".", "type_for_mode", ")", "(", "opmode", ",", "<NUM_LIT>", ")", ";", "}", "machine_mode", "argmode", "=", "TYPE_MODE", "(", "TREE_TYPE", "(", "arg", ")", ")", ";", "if", "(", "argmode", "!=", "opmode", ")", "arg", "=", "build1", "(", "NOP_EXPR", ",", "optype", ",", "arg", ")", ";", "op", "[", "nop", "]", "=", "expand_expr", "(", "arg", ",", "NULL_RTX", ",", "opmode", ",", "EXPAND_NORMAL", ")", ";", "if", "(", "!", "(", "", "insn_data", "[", "icode", "]", ".", "operand", "[", "nop", "]", ".", "predicate", ")", "(", "op", "[", "nop", "]", ",", "opmode", ")", ")", "op", "[", "nop", "]", "=", "copy_to_mode_reg", "(", "opmode", ",", "op", "[", "nop", "]", ")", ";", "}", "rtx", "pat", "=", "NULL_RTX", ";", "switch", "(", "nop", ")", "{", "case", "<NUM_LIT>", ":", "pat", "=", "(", "", "insn_data", "[", "d", "->", "icode", "]", "." ]
GCC	m68k	MD	stmt_completion	MPU	12,473	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>" ]
GCC	mips	MD	stmt_completion	CPU	12,474	[ "<STR_LIT>", ")", ")" ]	[ "(", "eq_attr", "<STR_LIT>" ]
LLVM	VE	TD	stmt_completion	CPU	12,475	[ ";" ]	[ "let", "MIOperandInfo", "=", "(", "ops", "ptr_rc", ",", "ptr_rc", ",", "i32imm", ")", ";", "let", "ParserMatchClass", "=", "VEMEMrriAsmOperand" ]
GCC	pa	MD	next_suggestion	CPU	12,476	[ "(", "clobber", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", ")" ]	[ "(", "clobber", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")" ]
LLVM	Hexagon	TD	stmt_completion	DSP	12,477	[ ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>" ]
GCC	rs6000	MD	program_repair	CPU	12,478	[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]	[ "(", "match_operand", ":", "TD", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DD", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	ARM	CPP	next_suggestion	CPU	12,479	[ "if", "(", "Subtarget", "->", "isSwift", "(", ")", "&&", "Ord", "==", "Release", ")", "{" ]	[ "static", "SDValue", "LowerATOMIC_FENCE", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "const", "ARMSubtarget", "", "Subtarget", ")", "{", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "!", "Subtarget", "->", "hasDataBarrier", "(", ")", ")", "{", "assert", "(", "Subtarget", "->", "hasV6Ops", "(", ")", "&&", "!", "Subtarget", "->", "isThumb", "(", ")", "&&", "<STR_LIT>", "Unexpected ISD::MEMBARRIER encountered. Should be libcall!", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ")", ";", "}", "ConstantSDNode", "", "OrdN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "AtomicOrdering", "Ord", "=", "static_cast", "<", "AtomicOrdering", ">", "(", "OrdN", "->", "getZExtValue", "(", ")", ")", ";", "unsigned", "Domain", "=", "<STR_LIT>", "::", "<STR_LIT>", ";" ]
GCC	arm	CPP	stmt_completion	CPU	12,480	[ "_", "b", ")", ";" ]	[ "return", "_", "_", "builtin_mve_vminq_sv8hi", "(", "_", "_", "a", ",", "_" ]
LLVM	ARM	TD	stmt_completion	CPU	12,481	[ "=", "<NUM_LIT>", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Qn", ";", "bits", "<", "<NUM_LIT>", ">", "Qm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Qd", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qn", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qd", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}" ]
LLVM	AArch64	TD	next_suggestion	CPU	12,482	[ "}" ]	[ "def", "_4H", ":", "N2VShR_Narrow", "<", "<NUM_LIT>", ",", "u", ",", "opcode", ",", "asmop", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "shr_imm16", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	mep	MD	program_repair	CPU	12,483	[ "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "]", "<NUM_LIT>", ")", ")", "]", "<FIXE>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "<BUGS>", "]", "<NUM_LIT>", ")", ")", "]", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	X86	CPP	next_suggestion	CPU	12,484	[ "++", "NumInstsInserted", ";" ]	[ "auto", "ShiftI", "=", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "Loc", ",", "TII", "->", "get", "(", "X86", "::", "SAR64ri", ")", ",", "PredStateReg", ")", ".", "addReg", "(", "TmpReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "TRI", "->", "getRegSizeInBits", "(", "*", "PS", "->", "RC", ")", "-", "<NUM_LIT>", ")", ";", "ShiftI", "->", "addRegisterDead", "(", "X86", "::", "EFLAGS", ",", "TRI", ")", ";" ]
GCC	stormy16	CPP	next_suggestion	CPU	12,485	[ "DECL_FIELD_CONTEXT", "(", "f_1", ")", "=", "record", ";" ]	[ "tree", "f_1", ",", "f_2", ",", "record", ",", "type_decl", ";", "record", "=", "make_lang_type", "(", "RECORD_TYPE", ")", ";", "type_decl", "=", "build_decl", "(", "TYPE_DECL", ",", "get_identifier", "(", "<STR_LIT>", "__va_list_tag", "<STR_LIT>", ")", ",", "record", ")", ";", "f_1", "=", "build_decl", "(", "FIELD_DECL", ",", "get_identifier", "(", "<STR_LIT>", "base", "<STR_LIT>", ")", ",", "ptr_type_node", ")", ";", "f_2", "=", "build_decl", "(", "FIELD_DECL", ",", "get_identifier", "(", "<STR_LIT>", "count", "<STR_LIT>", ")", ",", "unsigned_type_node", ")", ";" ]
LLVM	X86	CPP	program_repair	CPU	12,486	[ "<FIXS>", "}", "else", "if", "(", "(", "Opc", "==", "X86", "::", "SUB64ri32", "\|\|", "Opc", "==", "X86", "::", "SUB64ri8", "\|\|", "Opc", "==", "X86", "::", "SUB32ri", "\|\|", "Opc", "==", "X86", "::", "SUB32ri8", ")", "&&", "<FIXE>" ]	[ "PI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "X86", "::", "NoRegister", ")", "{", "Offset", "=", "PI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "<BUGS>", "}", "else", "if", "(", "(", "Opc", "==", "X86", "::", "SUB64ri32", "\|\|", "Opc", "==", "X86", "::", "SUB32ri", ")", "&&", "<BUGE>", "PI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "StackPtr", ")", "{", "assert", "(", "PI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "StackPtr", ")", ";", "Offset", "=", "-", "PI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";" ]
GCC	i386	CPP	stmt_completion	CPU	12,487	[ "MM_FROUND_CUR_DIRECTION", ")", ";" ]	[ "return", "(", "long", "long", ")", "_", "_", "builtin_ia32_vcvttsd2si64", "(", "(", "_", "_", "v2df", ")", "_", "_", "A", ",", "_" ]
GCC	loongarch	CPP	stmt_completion	CPU	12,488	[ ")", "_", "<NUM_LIT>", ",", "(", "v16u8", ")", "_", "<NUM_LIT>", ")", ";" ]	[ "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_lsx_vor_v", "(", "(", "v16u8" ]
GCC	pa	MD	next_suggestion	CPU	12,489	[ "[", "(", "set", "(", "pc", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "parallel" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	12,490	[ "Register", "(", ")", ")", ";" ]	[ "Incomings", ".", "emplace_back", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ",", "MI", "->", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", "," ]
LLVM	AMDGPU	CPP	code_generation	GPU	12,491	[ "bool", "SIFixSGPRCopies", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "SIRegisterInfo", "", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "const", "SIInstrInfo", "", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "MDT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "SmallVector", "<", "MachineInstr", "", ",", "<NUM_LIT>", ">", "Worklist", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "", "BI", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineInstr", "&", "MI", "=", "", "I", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "continue", ";", "case", "AMDGPU", "::", "COPY", ":", "case", "AMDGPU", "::", "WQM", ":", "case", "AMDGPU", "::", "SOFT_WQM", ":", "case", "AMDGPU", "::", "WWM", ":", "{", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "continue", ";", "const", "TargetRegisterClass", "", "SrcRC", ",", "", "DstRC", ";", "std", "::", "tie", "(", "SrcRC", ",", "DstRC", ")", "=", "getCopyRegClasses", "(", "MI", ",", "", "TRI", ",", "MRI", ")", ";", "if", "(", "isVGPRToSGPRCopy", "(", "SrcRC", ",", "DstRC", ",", "", "TRI", ")", ")", "{", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", ")", "{", "TII", "->", "moveToVALU", "(", "MI", ",", "MDT", ")", ";", "break", ";", "}", "MachineInstr", "", "DefMI", "=", "MRI", ".", "getVRegDef", "(", "SrcReg", ")", ";", "unsigned", "SMovOp", ";", "int64_t", "Imm", ";", "if", "(", "isSafeToFoldImmIntoCopy", "(", "&", "MI", ",", "DefMI", ",", "TII", ",", "SMovOp", ",", "Imm", ")", ")", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Imm", ")", ";", "MI", ".", "addImplicitDefUseOperands", "(", "MF", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "SMovOp", ")", ")", ";", "break", ";", "}", "TII", "->", "moveToVALU", "(", "MI", ",", "MDT", ")", ";", "}", "else", "if", "(", "isSGPRToVGPRCopy", "(", "SrcRC", ",", "DstRC", ",", "", "TRI", ")", ")", "{", "tryChangeVGPRtoSGPRinCopy", "(", "MI", ",", "TRI", ",", "TII", ")", ";", "}", "break", ";", "}", "case", "AMDGPU", "::", "PHI", ":", "{", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "Reg", ")", ")", ")", "break", ";", "bool", "HasVGPROperand", "=", "phiHasVGPROperands", "(", "MI", ",", "MRI", ",", "TRI", ",", "TII", ")", ";", "if", "(", "MI", ".", "getNumExplicitOperands", "(", ")", "==", "<NUM_LIT>", "&&", "!", "HasVGPROperand", ")", "{", "MachineBasicBlock", "", "MBB0", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "MachineBasicBlock", "", "MBB1", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "!", "predsHasDivergentTerminator", "(", "MBB0", ",", "TRI", ")", "&&", "!", "predsHasDivergentTerminator", "(", "MBB1", ",", "TRI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Not fixing PHI for uniform branch: ", "<STR_LIT>", "<<", "MI", "<<", "'", "\\n", "'", ")", ";", "break", ";", "}", "}", "SmallSet", "<", "unsigned", ",", "<NUM_LIT>", ">", "Visited", ";", "if", "(", "HasVGPROperand", "\|\|", "!", "phiHasBreakDef", "(", "MI", ",", "MRI", ",", "Visited", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Fixing PHI: ", "<STR_LIT>", "<<", "MI", ")", ";", "TII", "->", "moveToVALU", "(", "MI", ",", "MDT", ")", ";", "}", "break", ";", "}", "case", "AMDGPU", "::", "REG_SEQUENCE", ":", "if", "(", "TRI", "->", "hasVectorRegisters", "(", "TII", "->", "getOpRegClass", "(", "MI", ",", "<NUM_LIT>", ")", ")", "\|\|", "!", "hasVectorOperands", "(", "MI", ",", "TRI", ")", ")", "{", "foldVGPRCopyIntoRegSequence", "(", "MI", ",", "TRI", ",", "TII", ",", "MRI", ")", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Fixing REG_SEQUENCE: ", "<STR_LIT>", "<<", "MI", ")", ";", "TII", "->", "moveToVALU", "(", "MI", ",", "MDT", ")", ";", "break", ";", "case", "AMDGPU", "::", "INSERT_SUBREG", ":", "{", "const", "TargetRegisterClass", "", "DstRC", ",", "", "Src0RC", ",", "", "Src1RC", ";", "DstRC", "=", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "Src0RC", "=", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "Src1RC", "=", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "TRI", "->", "isSGPRClass", "(", "DstRC", ")", "&&", "(", "TRI", "->", "hasVectorRegisters", "(", "Src0RC", ")", "\|\|", "TRI", "->", "hasVectorRegisters", "(", "Src1RC", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " Fixing INSERT_SUBREG: ", "<STR_LIT>", "<<", "MI", ")", ";", "TII", "->", "moveToVALU", "(", "MI", ",", "MDT", ")", ";", "}", "break", ";", "}", "}", "}", "}", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", "&&", "EnableM0Merge", ")", "hoistAndMergeSGPRInits", "(", "AMDGPU", "::", "M0", ",", "MRI", ",", "*", "MDT", ",", "TII", ")", ";", "return", "true", ";", "}" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
GCC	aarch64	CPP	stmt_completion	CPU	12,492	[ "_", "_", "a", ";" ]	[ "vreinterpretq_p8_u8", "(", "uint8x16_t", "_", "_", "a", ")", "{", "return", "(", "poly8x16_t", ")" ]
LLVM	SPIRV	CPP	stmt_completion	Virtual ISA	12,493	[ ")", ";" ]	[ "addAvailableCaps", "(", "{", "Capability", "::", "ImageBasic", ",", "Capability", "::", "LiteralSampler", ",", "Capability", "::", "Image1D", ",", "Capability", "::", "SampledBuffer", ",", "Capability", "::", "ImageBuffer", "}", ")", ";", "if", "(", "ST", ".", "isAtLeastOpenCLVer", "(", "VersionTuple", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", "addAvailableCaps", "(", "{", "Capability", "::", "ImageReadWrite", "}", ")", ";", "}", "if", "(", "ST", ".", "isAtLeastSPIRVVer", "(", "VersionTuple", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "&&", "ST", ".", "isAtLeastOpenCLVer", "(", "VersionTuple", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", "addAvailableCaps", "(", "{", "Capability", "::", "SubgroupDispatch", ",", "Capability", "::", "PipeStorage", "}", ")", ";", "if", "(", "ST", ".", "isAtLeastSPIRVVer", "(", "VersionTuple", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", "addAvailableCaps", "(", "{", "Capability", "::", "GroupNonUniform", ",", "Capability", "::", "GroupNonUniformVote", ",", "Capability", "::", "GroupNonUniformArithmetic", ",", "Capability", "::", "GroupNonUniformBallot", ",", "Capability", "::", "GroupNonUniformClustered", ",", "Capability", "::", "GroupNonUniformShuffle", ",", "Capability", "::", "GroupNonUniformShuffleRelative", "}", ")", ";", "if", "(", "ST", ".", "isAtLeastSPIRVVer", "(", "VersionTuple", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", "addAvailableCaps", "(", "{", "Capability", "::", "DenormPreserve", ",", "Capability", "::", "DenormFlushToZero", ",", "Capability", "::", "SignedZeroInfNanPreserve", ",", "Capability", "::", "RoundingModeRTE", ",", "Capability", "::", "RoundingModeRTZ", "}", ")", ";", "addAvailableCaps", "(", "{", "Capability", "::", "Float16", ",", "Capability", "::", "Float64", "}", ")", ";", "for", "(", "auto", "Extension", ":", "ST", ".", "getAllAvailableExtensions", "(", ")", ")", "{", "CapabilityList", "EnabledCapabilities", "=", "getCapabilitiesEnabledByExtension", "(", "Extension", ")", ";", "addAvailableCaps", "(", "EnabledCapabilities" ]
LLVM	AArch64	TD	next_suggestion	CPU	12,494	[ "}" ]	[ "def", "imm0_255", ":", "Operand", "<", "i32", ">", ",", "ImmLeaf", "<", "i32", ",", "[", "{", "return", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ";", "}", "]", ">", "{", "let", "ParserMatchClass", "=", "Imm0_255Operand", ";", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]
LLVM	AArch64	CPP	stmt_completion	CPU	12,495	[ ";" ]	[ "Target", "&", "getTheAArch64leTarget", "(", ")", "{", "static", "Target", "TheAArch64leTarget", ";", "return", "TheAArch64leTarget" ]
LLVM	Mips	TD	stmt_completion	CPU	12,496	[ "node", ":", "$", "e0", ",", "node", ":", "$", "e0", ",", "node", ":", "$", "e0", ")", ")", ">", ";" ]	[ "def", "vsplati32", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "e0", ")", ",", "(", "v4i32", "(", "build_vector", "node", ":", "$", "e0", "," ]
LLVM	X86	CPP	program_repair	CPU	12,497	[ "<FIXS>", "Register", "DestReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<FIXE>" ]	[ "static_assert", "(", "X86", "::", "AddrNumOperands", "==", "<NUM_LIT>", ",", "<STR_LIT>", "VAARG_64 assumes 5 address operands", "<STR_LIT>", ")", ";", "<BUGS>", "unsigned", "DestReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<BUGE>", "MachineOperand", "&", "Base", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Scale", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Index", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";" ]
GCC	avr	MD	stmt_completion	MPU	12,498	[ "<STR_LIT>", ")", "]", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "mem", ":", "BLK", "(", "reg", ":", "HI", "REG_X", ")", ")", "(", "mem", ":", "BLK", "(", "lo_sum", ":", "PSI", "(", "reg", ":", "QI", "<NUM_LIT>", ")", "(", "reg", ":", "HI", "REG_Z", ")", ")", ")", ")", "(", "unspec", "[", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_CPYMEM", ")", "(", "use", "(", "reg", ":", "QIHI", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "HI", "REG_X", ")", ")", "(", "clobber", "(", "reg", ":", "HI", "REG_Z", ")", ")", "(", "clobber", "(", "reg", ":", "QI", "LPM_REGNO", ")", ")", "(", "clobber", "(", "reg", ":", "HI", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "QI", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "mem", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "REG_CC", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]
LLVM	ARM64	TD	next_suggestion	CPU	12,499	[ "}" ]	[ "let", "Pattern", "=", "pattern", ";", "let", "Size", "=", "<NUM_LIT>", ";" ]

GCC

arm

MD

stmt_completion

CPU

12,400

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr" ]

GCC

arm

MD

next_suggestion

CPU

12,401

[ "if", "(", "GET_CODE", "(", "op", ")", "=", "=", "SUBREG", ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "match_code", "<STR_LIT>", ")", "{" ]

LLVM

Hexagon

TD

next_suggestion

DSP

12,402

[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

[ "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "mayStore", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

LLVM

ARM64

TD

next_suggestion

CPU

12,403

[ "let", "EncoderMethod", "=", "<STR_LIT>", ";" ]

[ "def", "logical_vec_hw_shift", ":", "Operand", "<", "i32", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]

LLVM

Mips

CPP

next_suggestion

CPU

12,404

[ "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addFrameIndex", "(", "FI", ")", ";" ]

[ "void", "MipsInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "unsigned", "Opc", ";", "if", "(", "RC", "==", "Mips", "::", "CPURegsRegisterClass", ")", "Opc", "=", "Mips", "::", "LW", ";", "else", "if", "(", "RC", "==", "Mips", "::", "FGR32RegisterClass", ")", "Opc", "=", "Mips", "::", "LWC1", ";", "else", "if", "(", "RC", "==", "Mips", "::", "AFGR64RegisterClass", ")", "Opc", "=", "Mips", "::", "LDC1", ";", "else", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", "Can't load this register from stack slot", "<STR_LIT>", ")", ";", "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";" ]

LLVM

AMDGPU

TD

program_repair

GPU

12,405

[ "<FIXS>", "class", "SOP1_1", "string", "opName", ",", "list", "dag", ">", "pattern", "=", "[", "]", ">", ":", "SOP1_Pseudo", "opName", ",", "(", "outs", ")", ",", "(", "ins", "SReg_64", ":", "$", "src0", ")", ",", "<STR_LIT>", ",", "pattern", ">", "{", "<FIXE>" ]

[ "}", "<BUGS>", "class", "SOP1_1", "string", "opName", ",", "RegisterClass", "rc", "=", "SReg_64", ",", "list", "dag", ">", "pattern", "=", "[", "]", ">", ":", "SOP1_Pseudo", "opName", ",", "(", "outs", ")", ",", "(", "ins", "rc", ":", "$", "src0", ")", ",", "<STR_LIT>", ",", "pattern", ">", "{", "<BUGE>", "let", "has_sdst", "=", "<NUM_LIT>", ";", "}" ]

LLVM

WebAssembly

CPP

stmt_completion

Virtual ISA

12,406

[ ")", ")", ";" ]

[ "static", "MCAsmBackend", "*", "createAsmBackend", "(", "const", "Target", "&", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "const", "MCRegisterInfo", "&", ",", "const", "MCTargetOptions", "&", ")", "{", "return", "createWebAssemblyAsmBackend", "(", "STI", ".", "getTargetTriple", "(" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

12,407

[ "else", "llvm_unreachable", "(", "<STR_LIT>", "Unhandled comparison", "<STR_LIT>", ")", ";" ]

[ "break", ";", "}", "case", "ISD", "::", "SETUEQ", ":", "Invert", "=", "true", ";", "case", "ISD", "::", "SETONE", ":", "{", "assert", "(", "IsFP", "&&", "<STR_LIT>", "Unexpected integer comparison", "<STR_LIT>", ")", ";", "SDValue", "LT", "=", "getVectorCmp", "(", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "CmpOp1", ",", "CmpOp0", ")", ";", "SDValue", "GT", "=", "getVectorCmp", "(", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "CmpOp0", ",", "CmpOp1", ")", ";", "Cmp", "=", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "DL", ",", "VT", ",", "LT", ",", "GT", ")", ";", "break", ";", "}", "default", ":", "if", "(", "unsigned", "Opcode", "=", "getVectorComparisonOrInvert", "(", "CC", ",", "IsFP", ",", "Invert", ")", ")", "Cmp", "=", "getVectorCmp", "(", "DAG", ",", "Opcode", ",", "DL", ",", "VT", ",", "CmpOp0", ",", "CmpOp1", ")", ";", "else", "{", "CC", "=", "ISD", "::", "getSetCCSwappedOperands", "(", "CC", ")", ";", "if", "(", "unsigned", "Opcode", "=", "getVectorComparisonOrInvert", "(", "CC", ",", "IsFP", ",", "Invert", ")", ")", "Cmp", "=", "getVectorCmp", "(", "DAG", ",", "Opcode", ",", "DL", ",", "VT", ",", "CmpOp1", ",", "CmpOp0", ")", ";" ]

GCC

arm

CPP

stmt_completion

CPU

12,408

[ "b", ",", "_", "_", "c", ")", ";" ]

[ "return", "(", "float32x4_t", ")", "_", "_", "builtin_neon_vset_lanev4sf", "(", "(", "_", "_", "builtin_neon_sf", ")", "_", "_", "a", ",", "_", "_" ]

GCC

pru

CPP

next_suggestion

CPU

12,409

[ "return", "param_size", ";" ]

[ "if", "(", "mode", "==", "BLKmode", ")", "param_size", "=", "int_size_in_bytes", "(", "type", ")", ";", "else", "param_size", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "param_size", "=", "(", "UNITS_PER_WORD", "-", "<NUM_LIT>", "+", "param_size", ")", "/", "UNITS_PER_WORD", ";", "gcc_assert", "(", "param_size", ">=", "<NUM_LIT>", ")", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

12,410

[ "=", "FPImmOperand", ";" ]

[ "def", "fpimm32", ":", "Operand", "<", "f32", ">", ",", "FPImmLeaf", "<", "f32", ",", "[", "{", "return", "AArch64_AM", ":", ":", "getFP32Imm", "(", "Imm", ")", "!", "=", "-", "<NUM_LIT>", ";", "}", "]", ",", "fpimm32XForm", ">", "{", "let", "ParserMatchClass" ]

GCC

rs6000

CPP

stmt_completion

CPU

12,411

[ "_", "A", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m128", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_castsi128_ps", "(", "_", "_", "m128i", "_", "_", "A", ")", "{", "return", "(", "_", "_", "m128", ")", "_" ]

LLVM

AArch64

TD

stmt_completion

CPU

12,412

[ ";" ]

[ "return", "(", "(", "(", "uint32_t", ")", "Imm", ")", ">", "<NUM_LIT>", ")", "&", "&", "(", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ")", ";", "}", "]", ">", "{", "let", "ParserMatchClass", "=", "Imm1_16Operand", ";", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>" ]

GCC

rs6000

CPP

stmt_completion

CPU

12,413

[ ";" ]

[ "if", "(", "DEFAULT_ABI", "==", "ABI_ELFv2", "&&", "AGGREGATE_TYPE_P", "(", "type", ")", "&&", "(", "unsigned", "HOST_WIDE_INT", ")", "int_size_in_bytes", "(", "type", ")", "<=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "AGGREGATE_TYPE_P", "(", "type", ")", "&&", "(", "aix_struct_return", "||", "(", "unsigned", "HOST_WIDE_INT", ")", "int_size_in_bytes", "(", "type", ")", ">", "<NUM_LIT>", ")", ")", "return", "true", ";", "if", "(", "TARGET_32BIT", "&&", "!", "TARGET_ALTIVEC_ABI", "&&", "ALTIVEC_VECTOR_MODE", "(", "TYPE_MODE", "(", "type", ")", ")", ")", "return", "false", ";", "if", "(", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TYPE", "&&", "int_size_in_bytes", "(", "type", ")", ">", "(", "TARGET_ALTIVEC_ABI", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", "{", "static", "bool", "warned_for_return_big_vectors", "=", "false", ";", "if", "(", "!", "warned_for_return_big_vectors", ")", "{", "warning", "(", "OPT_Wpsabi", ",", "<STR_LIT>", "GCC vector returned by reference: ", "<STR_LIT>", "<STR_LIT>", "non-standard ABI extension with no compatibility ", "<STR_LIT>", "<STR_LIT>", "guarantee", "<STR_LIT>", ")", ";", "warned_for_return_big_vectors", "=", "true", ";", "}", "return", "true" ]

LLVM

BPF

CPP

next_suggestion

Virtual ISA

12,414

[ "OS", ".", "emitInt32", "(", "FieldRelocSec", ".", "first", ")", ";" ]

[ "MCSectionELF", "*", "Sec", "=", "Ctx", ".", "getELFSection", "(", "<STR_LIT>", ".BTF.ext", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "<NUM_LIT>", ")", ";", "Sec", "->", "setAlignment", "(", "Align", "(", "<NUM_LIT>", ")", ")", ";", "OS", ".", "SwitchSection", "(", "Sec", ")", ";", "emitCommonHeader", "(", ")", ";", "OS", ".", "emitInt32", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "uint32_t", "FuncLen", "=", "<NUM_LIT>", ",", "LineLen", "=", "<NUM_LIT>", ";", "uint32_t", "FieldRelocLen", "=", "<NUM_LIT>", ";", "for", "(", "const", "auto", "&", "FuncSec", ":", "FuncInfoTable", ")", "{", "FuncLen", "+=", "<STR_LIT>", "::", "<STR_LIT>", ";", "FuncLen", "+=", "FuncSec", ".", "second", ".", "size", "(", ")", "*", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "for", "(", "const", "auto", "&", "LineSec", ":", "LineInfoTable", ")", "{", "LineLen", "+=", "<STR_LIT>", "::", "<STR_LIT>", ";", "LineLen", "+=", "LineSec", ".", "second", ".", "size", "(", ")", "*", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "for", "(", "const", "auto", "&", "FieldRelocSec", ":", "FieldRelocTable", ")", "{", "FieldRelocLen", "+=", "<STR_LIT>", "::", "<STR_LIT>", ";", "FieldRelocLen", "+=", "FieldRelocSec", ".", "second", ".", "size", "(", ")", "*", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "if", "(", "FieldRelocLen", ")", "FieldRelocLen", "+=", "<NUM_LIT>", ";", "OS", ".", "emitInt32", "(", "<NUM_LIT>", ")", ";", "OS", ".", "emitInt32", "(", "FuncLen", ")", ";", "OS", ".", "emitInt32", "(", "FuncLen", ")", ";", "OS", ".", "emitInt32", "(", "LineLen", ")", ";", "OS", ".", "emitInt32", "(", "FuncLen", "+", "LineLen", ")", ";", "OS", ".", "emitInt32", "(", "FieldRelocLen", ")", ";", "OS", ".", "AddComment", "(", "<STR_LIT>", "FuncInfo", "<STR_LIT>", ")", ";", "OS", ".", "emitInt32", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "for", "(", "const", "auto", "&", "FuncSec", ":", "FuncInfoTable", ")", "{", "OS", ".", "AddComment", "(", "<STR_LIT>", "FuncInfo section string offset=", "<STR_LIT>", "+", "std", "::", "to_string", "(", "FuncSec", ".", "first", ")", ")", ";", "OS", ".", "emitInt32", "(", "FuncSec", ".", "first", ")", ";", "OS", ".", "emitInt32", "(", "FuncSec", ".", "second", ".", "size", "(", ")", ")", ";", "for", "(", "const", "auto", "&", "FuncInfo", ":", "FuncSec", ".", "second", ")", "{", "Asm", "->", "emitLabelReference", "(", "FuncInfo", ".", "Label", ",", "<NUM_LIT>", ")", ";", "OS", ".", "emitInt32", "(", "FuncInfo", ".", "TypeId", ")", ";", "}", "}", "OS", ".", "AddComment", "(", "<STR_LIT>", "LineInfo", "<STR_LIT>", ")", ";", "OS", ".", "emitInt32", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "for", "(", "const", "auto", "&", "LineSec", ":", "LineInfoTable", ")", "{", "OS", ".", "AddComment", "(", "<STR_LIT>", "LineInfo section string offset=", "<STR_LIT>", "+", "std", "::", "to_string", "(", "LineSec", ".", "first", ")", ")", ";", "OS", ".", "emitInt32", "(", "LineSec", ".", "first", ")", ";", "OS", ".", "emitInt32", "(", "LineSec", ".", "second", ".", "size", "(", ")", ")", ";", "for", "(", "const", "auto", "&", "LineInfo", ":", "LineSec", ".", "second", ")", "{", "Asm", "->", "emitLabelReference", "(", "LineInfo", ".", "Label", ",", "<NUM_LIT>", ")", ";", "OS", ".", "emitInt32", "(", "LineInfo", ".", "FileNameOff", ")", ";", "OS", ".", "emitInt32", "(", "LineInfo", ".", "LineOff", ")", ";", "OS", ".", "AddComment", "(", "<STR_LIT>", "Line ", "<STR_LIT>", "+", "std", "::", "to_string", "(", "LineInfo", ".", "LineNum", ")", "+", "<STR_LIT>", " Col ", "<STR_LIT>", "+", "std", "::", "to_string", "(", "LineInfo", ".", "ColumnNum", ")", ")", ";", "OS", ".", "emitInt32", "(", "LineInfo", ".", "LineNum", "<<", "<NUM_LIT>", "|", "LineInfo", ".", "ColumnNum", ")", ";", "}", "}", "if", "(", "FieldRelocLen", ")", "{", "OS", ".", "AddComment", "(", "<STR_LIT>", "FieldReloc", "<STR_LIT>", ")", ";", "OS", ".", "emitInt32", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "for", "(", "const", "auto", "&", "FieldRelocSec", ":", "FieldRelocTable", ")", "{", "OS", ".", "AddComment", "(", "<STR_LIT>", "Field reloc section string offset=", "<STR_LIT>", "+", "std", "::", "to_string", "(", "FieldRelocSec", ".", "first", ")", ")", ";" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

12,415

[ "(", ")", ";" ]

[ "if", "(", "getAddrMode", "(", "MI", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "getAddrMode", "(", "MI", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "!", "isMemOp", "(", "MI", ")", "&&", "!", "isPostIncrement", "(", "MI", ")", ")", "return", "<NUM_LIT>", ";", "assert", "(", "getMemAccessSize", "(", "MI", ")", "&&", "<STR_LIT>", "BaseImmOffset or BaseLongOffset or MemOp without accessSize", "<STR_LIT>", ")", ";", "AccessSize", "=", "(", "<NUM_LIT>", "U", "<<", "(", "getMemAccessSize", "(", "MI", ")", "-", "<NUM_LIT>", ")", ")", ";", "unsigned", "basePos", "=", "<NUM_LIT>", ",", "offsetPos", "=", "<NUM_LIT>", ";", "if", "(", "!", "getBaseAndOffsetPosition", "(", "MI", ",", "basePos", ",", "offsetPos", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "isPostIncrement", "(", "MI", ")", ")", "Offset", "=", "<NUM_LIT>", ";", "else", "{", "Offset", "=", "MI", "->", "getOperand", "(", "offsetPos", ")", ".", "getImm", "(", ")", ";", "}", "return", "MI", "->", "getOperand", "(", "basePos", ")", ".", "getReg" ]

GCC

m68hc11

CPP

program_repair

MPU

12,416

[ "<FIXS>", "return", "gen_rtx_SUBREG", "(", "mode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "XINT", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "<FIXE>" ]

[ "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "SUBREG", ":", "<BUGS>", "return", "gen_rtx_SUBREG", "(", "mode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "<BUGE>", "case", "REG", ":", "if", "(", "REGNO", "(", "x", ")", "FIRST_PSEUDO_REGISTER", ")", "return", "gen_rtx_REG", "(", "mode", ",", "REGNO", "(", "x", ")", ")", ";" ]

GCC

pa

MD

next_suggestion

CPU

12,417

[ "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

AArch64

CPP

next_suggestion

CPU

12,418

[ "}" ]

[ "DenseMap", "<", "const", "AllocaInst", "*", ",", "int", ">", "::", "iterator", "SI", "=", "FuncInfo", ".", "StaticAllocaMap", ".", "find", "(", "AI", ")", ";", "if", "(", "SI", "!=", "FuncInfo", ".", "StaticAllocaMap", ".", "end", "(", ")", ")", "{", "Register", "ResultReg", "=", "createResultReg", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "ResultReg", ")", ".", "addFrameIndex", "(", "SI", "->", "second", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "return", "ResultReg", ";" ]

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

12,419

[ "for", "(", "auto", "I", "=", "Header", "->", "getFirstTerminator", "(", ")", ",", "E", "=", "Header", "->", "begin", "(", ")", ";", "I", "!=", "E", ";" ]

[ "MachineBasicBlock", "*", "Bottom", "=", "WebAssembly", "::", "getBottom", "(", "WE", ")", ";", "auto", "Iter", "=", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "Bottom", ")", ")", ";", "if", "(", "Iter", "==", "MF", ".", "end", "(", ")", ")", "{", "MachineBasicBlock", "*", "Label", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "Label", "->", "addSuccessor", "(", "Label", ")", ";", "MF", ".", "push_back", "(", "Label", ")", ";", "Iter", "=", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "Bottom", ")", ")", ";", "}", "MachineBasicBlock", "*", "AfterTry", "=", "&", "*", "Iter", ";", "assert", "(", "AfterTry", "!=", "&", "MF", ".", "front", "(", ")", ")", ";", "MachineBasicBlock", "*", "LayoutPred", "=", "&", "*", "std", "::", "prev", "(", "MachineFunction", "::", "iterator", "(", "AfterTry", ")", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "I", "(", "LayoutPred", ")", ",", "E", "(", "Header", ")", ";", "I", "!=", "E", ";", "--", "I", ")", "{", "if", "(", "MachineBasicBlock", "*", "ScopeTop", "=", "ScopeTops", "[", "I", "->", "getNumber", "(", ")", "]", ")", "{", "if", "(", "ScopeTop", "->", "getNumber", "(", ")", ">", "Header", "->", "getNumber", "(", ")", ")", "{", "I", "=", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "ScopeTop", ")", ")", ";", "}", "else", "{", "Header", "=", "ScopeTop", ";", "break", ";", "}", "}", "}", "SmallPtrSet", "<", "const", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "BeforeSet", ";", "SmallPtrSet", "<", "const", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "AfterSet", ";", "for", "(", "const", "auto", "&", "MI", ":", "*", "Header", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "WebAssembly", "::", "LOOP", ")", "{", "if", "(", "MBB", ".", "getNumber", "(", ")", ">", "Bottom", "->", "getNumber", "(", ")", ")", "AfterSet", ".", "insert", "(", "&", "MI", ")", ";", "else", "BeforeSet", ".", "insert", "(", "&", "MI", ")", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "WebAssembly", "::", "TRY", ")", "AfterSet", ".", "insert", "(", "&", "MI", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "WebAssembly", "::", "END_LOOP", "||", "MI", ".", "getOpcode", "(", ")", "==", "WebAssembly", "::", "END_TRY", ")", "BeforeSet", ".", "insert", "(", "&", "MI", ")", ";", "if", "(", "MI", ".", "isTerminator", "(", ")", ")", "AfterSet", ".", "insert", "(", "&", "MI", ")", ";", "}" ]

LLVM

Hexagon

TD

next_suggestion

DSP

12,420

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

12,421

[ "default", ":" ]

[ "if", "(", "!", "Subtarget", ".", "isPPC64", "(", ")", ")", "return", "TargetLowering", "::", "getPICJumpTableRelocBaseExpr", "(", "MF", ",", "JTI", ",", "Ctx", ")", ";", "switch", "(", "getTargetMachine", "(", ")", ".", "getCodeModel", "(", ")", ")", "{", "case", "CodeModel", "::", "Default", ":", "case", "CodeModel", "::", "Small", ":", "case", "CodeModel", "::", "Medium", ":", "return", "TargetLowering", "::", "getPICJumpTableRelocBaseExpr", "(", "MF", ",", "JTI", ",", "Ctx", ")", ";" ]

GCC

c4x

MD

stmt_completion

DSP

12,422

[ "<STR_LIT>", ")" ]

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]

LLVM

ARM

TD

next_suggestion

CPU

12,423

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "U", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "RdaHi", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "RdaLo", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "A", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qm", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "horizontalReduction", "=", "<NUM_LIT>", ";" ]

GCC

mips

CPP

code_generation

CPU

12,424

[ "void", "mips_va_start", "(", "tree", "valist", ",", "rtx", "nextarg", ")", "{", "if", "(", "EABI_FLOAT_VARARGS_P", ")", "{", "const", "CUMULATIVE_ARGS", "*", "cum", ";", "tree", "f_ovfl", ",", "f_gtop", ",", "f_ftop", ",", "f_goff", ",", "f_foff", ";", "tree", "ovfl", ",", "gtop", ",", "ftop", ",", "goff", ",", "foff", ";", "tree", "t", ";", "int", "gpr_save_area_size", ";", "int", "fpr_save_area_size", ";", "int", "fpr_offset", ";", "cum", "=", "&", "current_function_args_info", ";", "gpr_save_area_size", "=", "(", "MAX_ARGS_IN_REGISTERS", "-", "cum", "->", "num_gprs", ")", "*", "UNITS_PER_WORD", ";", "fpr_save_area_size", "=", "(", "MAX_ARGS_IN_REGISTERS", "-", "cum", "->", "num_fprs", ")", "*", "UNITS_PER_FPREG", ";", "f_ovfl", "=", "TYPE_FIELDS", "(", "va_list_type_node", ")", ";", "f_gtop", "=", "TREE_CHAIN", "(", "f_ovfl", ")", ";", "f_ftop", "=", "TREE_CHAIN", "(", "f_gtop", ")", ";", "f_goff", "=", "TREE_CHAIN", "(", "f_ftop", ")", ";", "f_foff", "=", "TREE_CHAIN", "(", "f_goff", ")", ";", "ovfl", "=", "build", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_ovfl", ")", ",", "valist", ",", "f_ovfl", ",", "NULL_TREE", ")", ";", "gtop", "=", "build", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_gtop", ")", ",", "valist", ",", "f_gtop", ",", "NULL_TREE", ")", ";", "ftop", "=", "build", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_ftop", ")", ",", "valist", ",", "f_ftop", ",", "NULL_TREE", ")", ";", "goff", "=", "build", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_goff", ")", ",", "valist", ",", "f_goff", ",", "NULL_TREE", ")", ";", "foff", "=", "build", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_foff", ")", ",", "valist", ",", "f_foff", ",", "NULL_TREE", ")", ";", "t", "=", "make_tree", "(", "TREE_TYPE", "(", "ovfl", ")", ",", "virtual_incoming_args_rtx", ")", ";", "if", "(", "cum", "->", "stack_words", ">", "<NUM_LIT>", ")", "t", "=", "build", "(", "PLUS_EXPR", ",", "TREE_TYPE", "(", "ovfl", ")", ",", "t", ",", "build_int_cst", "(", "NULL_TREE", ",", "cum", "->", "stack_words", "*", "UNITS_PER_WORD", ")", ")", ";", "t", "=", "build", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "ovfl", ")", ",", "ovfl", ",", "t", ")", ";", "expand_expr", "(", "t", ",", "const0_rtx", ",", "VOIDmode", ",", "EXPAND_NORMAL", ")", ";", "t", "=", "make_tree", "(", "TREE_TYPE", "(", "gtop", ")", ",", "virtual_incoming_args_rtx", ")", ";", "t", "=", "build", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "gtop", ")", ",", "gtop", ",", "t", ")", ";", "expand_expr", "(", "t", ",", "const0_rtx", ",", "VOIDmode", ",", "EXPAND_NORMAL", ")", ";", "t", "=", "make_tree", "(", "TREE_TYPE", "(", "ftop", ")", ",", "virtual_incoming_args_rtx", ")", ";", "fpr_offset", "=", "gpr_save_area_size", "+", "UNITS_PER_FPVALUE", "-", "<NUM_LIT>", ";", "fpr_offset", "&=", "~", "(", "UNITS_PER_FPVALUE", "-", "<NUM_LIT>", ")", ";", "if", "(", "fpr_offset", ")", "t", "=", "build", "(", "PLUS_EXPR", ",", "TREE_TYPE", "(", "ftop", ")", ",", "t", ",", "build_int_cst", "(", "NULL_TREE", ",", "-", "fpr_offset", ")", ")", ";", "t", "=", "build", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "ftop", ")", ",", "ftop", ",", "t", ")", ";", "expand_expr", "(", "t", ",", "const0_rtx", ",", "VOIDmode", ",", "EXPAND_NORMAL", ")", ";", "t", "=", "build", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "goff", ")", ",", "goff", ",", "build_int_cst", "(", "NULL_TREE", ",", "gpr_save_area_size", ")", ")", ";", "expand_expr", "(", "t", ",", "const0_rtx", ",", "VOIDmode", ",", "EXPAND_NORMAL", ")", ";", "t", "=", "build", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "foff", ")", ",", "foff", ",", "build_int_cst", "(", "NULL_TREE", ",", "fpr_save_area_size", ")", ")", ";", "expand_expr", "(", "t", ",", "const0_rtx", ",", "VOIDmode", ",", "EXPAND_NORMAL", ")", ";", "}", "else", "{", "nextarg", "=", "plus_constant", "(", "nextarg", ",", "-", "cfun", "->", "machine", "->", "varargs_size", ")", ";", "std_expand_builtin_va_start", "(", "valist", ",", "nextarg", ")", ";", "}", "}" ]

[ "Implement", "va_start", "." ]

GCC

loongarch

CPP

program_repair

CPU

12,425

[ "<FIXS>", "bool", "m_has_avg", "=", "false", ";", "bool", "m_has_recip", "=", "false", ";", "<FIXE>" ]

[ "unsigned", "m_reduc_factor", "=", "<NUM_LIT>", ";", "<BUGS>", "bool", "m_has_avg", "=", "false", ";", "<BUGE>", "}", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

12,426

[ ",", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]

[ "def", "M2_mpy_sat_rnd_lh_s0", ":", "T_M2_mpy", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>" ]

LLVM

Xtensa

CPP

next_suggestion

MPU

12,427

[ "}" ]

[ "bool", "XtensaRegisterInfo", "::", "trackLivenessAfterRegAlloc", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";" ]

LLVM

Mips

CPP

next_suggestion

CPU

12,428

[ "}" ]

[ "bool", "Success", "=", "emitIntExt", "(", "SrcVT", ",", "SrcReg", ",", "DestVT", ",", "DestReg", ",", "isZExt", ")", ";", "return", "Success", "?", "DestReg", ":", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

12,429

[ ";" ]

[ "def", "A2_tfrf", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_4c5ba658", ",", "TypeALU32_2op", ">", ",", "PredNewRel", ",", "ImmRegRel", "{", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>" ]

GCC

sh

MD

next_suggestion

CPU

12,430

[ "<STR_LIT>" ]

[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "T_REG", ")", ")", "]", "<STR_LIT>" ]

LLVM

AMDGPU

CPP

code_generation

GPU

12,431

[ "void", "MetadataStreamerV3", "::", "verify", "(", "StringRef", "HSAMetadataString", ")", "const", "{", "errs", "(", ")", "<<", "<STR_LIT>", "AMDGPU HSA Metadata Parser Test: ", "<STR_LIT>", ";", "std", "::", "shared_ptr", "<", "msgpack", "::", "Node", ">", "FromHSAMetadataString", "=", "std", "::", "make_shared", "<", "msgpack", "::", "MapNode", ">", "(", ")", ";", "yaml", "::", "Input", "YIn", "(", "HSAMetadataString", ")", ";", "YIn", ">>", "FromHSAMetadataString", ";", "if", "(", "YIn", ".", "error", "(", ")", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "FAIL\\n", "<STR_LIT>", ";", "return", ";", "}", "std", "::", "string", "ToHSAMetadataString", ";", "raw_string_ostream", "StrOS", "(", "ToHSAMetadataString", ")", ";", "yaml", "::", "Output", "YOut", "(", "StrOS", ")", ";", "YOut", "<<", "FromHSAMetadataString", ";", "errs", "(", ")", "<<", "(", "HSAMetadataString", "==", "StrOS", ".", "str", "(", ")", "?", "<STR_LIT>", "PASS", "<STR_LIT>", ":", "<STR_LIT>", "FAIL", "<STR_LIT>", ")", "<<", "'", "\\n", "'", ";", "if", "(", "HSAMetadataString", "!=", "ToHSAMetadataString", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "Original input: ", "<STR_LIT>", "<<", "HSAMetadataString", "<<", "'", "\\n", "'", "<<", "<STR_LIT>", "Produced output: ", "<STR_LIT>", "<<", "StrOS", ".", "str", "(", ")", "<<", "'", "\\n", "'", ";", "}", "}" ]

[ "Check", "if", "this", "register", "bank", "is", "valid", "." ]

GCC

i386

MD

stmt_completion

CPU

12,432

[ ")", "]" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "any_logic", ":", "V2SF", "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

F2003f

CPP

next_suggestion

CPU

12,433

[ "Op", ".", "getExpr", "(", ")", "->", "print", "(", "O", ",", "&", "MAI", ")", ";" ]

[ "O", "<<", "(", "uint32_t", ")", "Op", ".", "getImm", "(", ")", ";", "}", "else", "{", "assert", "(", "Op", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", "unknown operand kind in printOperand", "<STR_LIT>", ")", ";" ]

LLVM

Patmos

CPP

stmt_completion

VLIW

12,434

[ "return", "true", ";" ]

[ "bool", "PatmosAsmParser", "::", "isPredSrcOperand", "(", "StringRef", "Mnemonic", ",", "unsigned", "OpNo", ")", "{", "if", "(", "OpNo", "==", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "Mnemonic", "==", "<STR_LIT>", "por", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "pand", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "pxor", "<STR_LIT>", ")", "return", "true", ";", "if", "(", "Mnemonic", "==", "<STR_LIT>", "pmov", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "pnot", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "pset", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "pclr", "<STR_LIT>", ")", "return", "true", ";", "if", "(", "Mnemonic", "==", "<STR_LIT>", "mov", "<STR_LIT>", ")" ]

LLVM

Hexagon

TD

stmt_completion

DSP

12,435

[ "Rd32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rtt32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rtt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rd32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]

LLVM

XCore

CPP

stmt_completion

MPU

12,436

[ ",", "Offset", "(", "o", ")", ",", "Reg", "(", "r", ")", "{", "}" ]

[ "StackSlotInfo", "(", "int", "f", ",", "int", "o", ",", "int", "r", ")", ":", "FI", "(", "f", ")" ]

GCC

rs6000

CPP

next_suggestion

CPU

12,437

[ "}" ]

[ "int", "direct_return", "(", "void", ")", "{", "if", "(", "reload_completed", ")", "{", "rs6000_stack_t", "*", "info", "=", "rs6000_stack_info", "(", ")", ";", "if", "(", "info", "->", "first_gp_reg_save", "==", "<NUM_LIT>", "&&", "info", "->", "first_fp_reg_save", "==", "<NUM_LIT>", "&&", "info", "->", "first_altivec_reg_save", "==", "LAST_ALTIVEC_REGNO", "+", "<NUM_LIT>", "&&", "!", "info", "->", "lr_save_p", "&&", "!", "info", "->", "cr_save_p", "&&", "info", "->", "vrsave_mask", "==", "<NUM_LIT>", "&&", "!", "info", "->", "push_p", ")", "return", "<NUM_LIT>", ";" ]

LLVM

WebAssembly

CPP

stmt_completion

Virtual ISA

12,438

[ "T", ",", "createObjectTargetStreamer", ")", ";" ]

[ "for", "(", "Target", "*", "T", ":", "{", "&", "getTheWebAssemblyTarget32", "(", ")", ",", "&", "getTheWebAssemblyTarget64", "(", ")", "}", ")", "{", "RegisterMCAsmInfoFn", "X", "(", "*", "T", ",", "createMCAsmInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "*", "T", ",", "createMCInstrInfo", ")", ";", "TargetRegistry", "::", "registerMCAdjustCodeGenOpts", "(", "*", "T", ",", "adjustCodeGenOpts", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "*", "T", ",", "createMCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "*", "T", ",", "createMCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "createCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "*", "T", ",", "createAsmBackend", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "*", "T", ",", "createMCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterObjectTargetStreamer", "(", "*" ]

GCC

h8300

CPP

next_suggestion

MPU

12,439

[ "return", "NULL_TREE", ";" ]

[ "set_decl_section_name", "(", "decl", ",", "<STR_LIT>", ".tiny", "<STR_LIT>", ")", ";", "}", "else", "{", "warning", "(", "OPT_Wattributes", ",", "<STR_LIT>", "%qE attribute ignored", "<STR_LIT>", ",", "name", ")", ";", "*", "no_add_attrs", "=", "true", ";", "}" ]

GCC

loongarch

CPP

stmt_completion

CPU

12,440

[ "v16i8", ")", "_", "<NUM_LIT>", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "m128i", "_", "_", "lsx_vshuf_b", "(", "_", "_", "m128i", "_", "<NUM_LIT>", ",", "_", "_", "m128i", "_", "<NUM_LIT>", ",", "_", "_", "m128i", "_", "<NUM_LIT>", ")", "{", "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_lsx_vshuf_b", "(", "(", "v16i8", ")", "_", "<NUM_LIT>", ",", "(", "v16i8", ")", "_", "<NUM_LIT>", ",", "(" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

12,441

[ ";" ]

[ "BrOpcode", "=", "AMDGPU", "::", "S_CBRANCH_SCC1", ";", "ConstrainRC", "=", "&", "AMDGPU", "::", "SReg_32RegClass", ";", "}", "else", "{", "if", "(", "!", "isVCmpResult", "(", "CondReg", ",", "*", "MRI", ")", ")", "{", "const", "bool", "Is64", "=", "STI", ".", "isWave64", "(", ")", ";", "const", "unsigned", "Opcode", "=", "Is64", "?", "AMDGPU", "::", "S_AND_B64", ":", "AMDGPU", "::", "S_AND_B32", ";", "const", "Register", "Exec", "=", "Is64", "?", "AMDGPU", "::", "EXEC", ":", "AMDGPU", "::", "EXEC_LO", ";", "Register", "TmpReg", "=", "MRI", "->", "createVirtualRegister", "(", "TRI", ".", "getBoolRC", "(", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "TmpReg", ")", ".", "addReg", "(", "CondReg", ")", ".", "addReg", "(", "Exec", ")", ";", "CondReg", "=", "TmpReg", ";", "}", "CondPhysReg", "=", "TRI", ".", "getVCC", "(", ")", ";", "BrOpcode", "=", "AMDGPU", "::", "S_CBRANCH_VCCNZ", ";", "ConstrainRC", "=", "TRI", ".", "getBoolRC", "(", ")", ";", "}", "if", "(", "!", "MRI", "->", "getRegClassOrNull", "(", "CondReg", ")", ")", "MRI", "->", "setRegClass", "(", "CondReg", ",", "ConstrainRC", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "AMDGPU", "::", "COPY", ")", ",", "CondPhysReg", ")", ".", "addReg", "(", "CondReg", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "BrOpcode", ")", ")", ".", "addMBB", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "true" ]

LLVM

Hexagon

TD

stmt_completion

DSP

12,442

[ "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]

LLVM

Mips

CPP

stmt_completion

CPU

12,443

[ ")", ";" ]

[ "CC", "=", "matchCPURegisterName", "(", "Name", ")", ";", "if", "(", "CC", "!=", "-", "<NUM_LIT>", ")", "return", "matchRegisterByNumber", "(", "CC", ",", "is64BitReg", "?", "Mips", "::", "GPR64RegClassID", ":", "Mips", "::", "GPR32RegClassID", ")", ";", "CC", "=", "matchFPURegisterName", "(", "Name", ")", ";", "if", "(", "CC", "!=", "-", "<NUM_LIT>", ")", "return", "matchRegisterByNumber", "(", "CC", ",", "isFP64", "(", ")", "?", "Mips", "::", "FGR64RegClassID", ":", "Mips", "::", "FGR32RegClassID", ")", ";", "return", "matchMSA128RegisterName", "(", "Name" ]

GCC

i386

CPP

stmt_completion

CPU

12,444

[ "_", "_", "m256", "_", "_", "A", ",", "_", "_", "m256i", "_", "_", "I", ",", "_", "_", "m256", "_", "_", "B", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m256", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_permutex2var_ps", "(" ]

LLVM

TPC

TD

stmt_completion

Virtual ISA

12,445

[ "<STR_LIT>", ";" ]

[ "let", "OperandType", "=", "OpType", ".", "FP32", ";", "let", "VectorPred", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Pred", ")", ",", "<STR_LIT>", ")", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";", "let", "Constraints", "=" ]

LLVM

X86

CPP

code_generation

CPU

12,446

[ "void", "X86DAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "OptForSize", "=", "MF", "->", "getFunction", "(", ")", "->", "optForSize", "(", ")", ";", "OptForMinSize", "=", "MF", "->", "getFunction", "(", ")", "->", "optForMinSize", "(", ")", ";", "assert", "(", "(", "!", "OptForMinSize", "||", "OptForSize", ")", "&&", "<STR_LIT>", "OptForMinSize implies OptForSize", "<STR_LIT>", ")", ";", "for", "(", "SelectionDAG", "::", "allnodes_iterator", "I", "=", "CurDAG", "->", "allnodes_begin", "(", ")", ",", "E", "=", "CurDAG", "->", "allnodes_end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "SDNode", "*", "N", "=", "&", "*", "I", "++", ";", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", "&&", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "!", "Subtarget", "->", "callRegIndirect", "(", ")", ")", "||", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "(", "Subtarget", "->", "is64Bit", "(", ")", "||", "!", "getTargetMachine", "(", ")", ".", "isPositionIndependent", "(", ")", ")", ")", ")", ")", "{", "bool", "HasCallSeq", "=", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ";", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Load", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "isCalleeLoad", "(", "Load", ",", "Chain", ",", "HasCallSeq", ")", ")", "continue", ";", "moveBelowOrigChain", "(", "CurDAG", ",", "Load", ",", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "Chain", ")", ";", "++", "NumLoadMoved", ";", "continue", ";", "}", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "FP_ROUND", "&&", "N", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "FP_EXTEND", ")", "continue", ";", "MVT", "SrcVT", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSimpleValueType", "(", ")", ";", "MVT", "DstVT", "=", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "SrcVT", ".", "isVector", "(", ")", "||", "DstVT", ".", "isVector", "(", ")", ")", "continue", ";", "const", "X86TargetLowering", "*", "X86Lowering", "=", "static_cast", "<", "const", "X86TargetLowering", "*", ">", "(", "TLI", ")", ";", "bool", "SrcIsSSE", "=", "X86Lowering", "->", "isScalarFPTypeInSSEReg", "(", "SrcVT", ")", ";", "bool", "DstIsSSE", "=", "X86Lowering", "->", "isScalarFPTypeInSSEReg", "(", "DstVT", ")", ";", "if", "(", "SrcIsSSE", "&&", "DstIsSSE", ")", "continue", ";", "if", "(", "!", "SrcIsSSE", "&&", "!", "DstIsSSE", ")", "{", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "FP_EXTEND", ")", "continue", ";", "if", "(", "N", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ")", "continue", ";", "}", "MVT", "MemVT", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "FP_ROUND", ")", "MemVT", "=", "DstVT", ";", "else", "MemVT", "=", "SrcIsSSE", "?", "SrcVT", ":", "DstVT", ";", "SDValue", "MemTmp", "=", "CurDAG", "->", "CreateStackTemporary", "(", "MemVT", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "Store", "=", "CurDAG", "->", "getTruncStore", "(", "CurDAG", "->", "getEntryNode", "(", ")", ",", "dl", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "MemTmp", ",", "MachinePointerInfo", "(", ")", ",", "MemVT", ")", ";", "SDValue", "Result", "=", "CurDAG", "->", "getExtLoad", "(", "ISD", "::", "EXTLOAD", ",", "dl", ",", "DstVT", ",", "Store", ",", "MemTmp", ",", "MachinePointerInfo", "(", ")", ",", "MemVT", ")", ";", "--", "I", ";", "CurDAG", "->", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "Result", ")", ";", "++", "I", ";", "CurDAG", "->", "DeleteNode", "(", "N", ")", ";", "}", "}" ]

[ "PreprocessISelDAG", "-", "This", "hook", "allows", "targets", "to", "hack", "on", "the", "graph", "before", "instruction", "selection", "starts", "." ]

GCC

i386

MD

stmt_completion

CPU

12,447

[ "<STR_LIT>", ")" ]

[ "[", "(", "set", "(", "reg", "FLAGS_REG", ")", "(", "compare", "(", "not", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extend", ":", "DI", "(", "not", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]

GCC

i386

CPP

next_suggestion

CPU

12,448

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m512", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_rsqrt28_round_ps", "(", "_", "_", "m512", "_", "_", "W", ",", "_", "_", "mmask16", "_", "_", "U", ",", "_", "_", "m512", "_", "_", "A", ",", "int", "_", "_", "R", ")", "{", "return", "(", "_", "_", "m512", ")", "_", "_", "builtin_ia32_rsqrt28ps_mask", "(", "(", "_", "_", "v16sf", ")", "_", "_", "A", ",", "(", "_", "_", "v16sf", ")", "_", "_", "W", ",", "(", "_", "_", "mmask16", ")", "_", "_", "U", ",", "_", "_", "R", ")", ";" ]

LLVM

Sparc

CPP

next_suggestion

CPU

12,449

[ "}" ]

[ "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Reg", "=", "FPRegDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";" ]

GCC

iq2000

CPP

code_generation

CPU

12,450

[ "static", "rtx", "iq2000_expand_builtin", "(", "tree", "exp", ",", "rtx", "target", ",", "rtx", "subtarget", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "ignore", "ATTRIBUTE_UNUSED", ")", "{", "tree", "fndecl", "=", "TREE_OPERAND", "(", "CALL_EXPR_FN", "(", "exp", ")", ",", "<NUM_LIT>", ")", ";", "int", "fcode", "=", "DECL_MD_FUNCTION_CODE", "(", "fndecl", ")", ";", "enum", "rtx_code", "code", "[", "<NUM_LIT>", "]", ";", "code", "[", "<NUM_LIT>", "]", "=", "REG", ";", "code", "[", "<NUM_LIT>", "]", "=", "REG", ";", "code", "[", "<NUM_LIT>", "]", "=", "REG", ";", "code", "[", "<NUM_LIT>", "]", "=", "REG", ";", "code", "[", "<NUM_LIT>", "]", "=", "REG", ";", "switch", "(", "fcode", ")", "{", "default", ":", "break", ";", "case", "IQ2000_BUILTIN_ADO16", ":", "return", "expand_one_builtin", "(", "CODE_FOR_ado16", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_RAM", ":", "code", "[", "<NUM_LIT>", "]", "=", "CONST_INT", ";", "code", "[", "<NUM_LIT>", "]", "=", "CONST_INT", ";", "code", "[", "<NUM_LIT>", "]", "=", "CONST_INT", ";", "return", "expand_one_builtin", "(", "CODE_FOR_ram", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_CHKHDR", ":", "return", "expand_one_builtin", "(", "CODE_FOR_chkhdr", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_PKRL", ":", "return", "expand_one_builtin", "(", "CODE_FOR_pkrl", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_CFC0", ":", "code", "[", "<NUM_LIT>", "]", "=", "CONST_INT", ";", "return", "expand_one_builtin", "(", "CODE_FOR_cfc0", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_CFC1", ":", "code", "[", "<NUM_LIT>", "]", "=", "CONST_INT", ";", "return", "expand_one_builtin", "(", "CODE_FOR_cfc1", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_CFC2", ":", "code", "[", "<NUM_LIT>", "]", "=", "CONST_INT", ";", "return", "expand_one_builtin", "(", "CODE_FOR_cfc2", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_CFC3", ":", "code", "[", "<NUM_LIT>", "]", "=", "CONST_INT", ";", "return", "expand_one_builtin", "(", "CODE_FOR_cfc3", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_CTC0", ":", "code", "[", "<NUM_LIT>", "]", "=", "CONST_INT", ";", "return", "expand_one_builtin", "(", "CODE_FOR_ctc0", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_CTC1", ":", "code", "[", "<NUM_LIT>", "]", "=", "CONST_INT", ";", "return", "expand_one_builtin", "(", "CODE_FOR_ctc1", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_CTC2", ":", "code", "[", "<NUM_LIT>", "]", "=", "CONST_INT", ";", "return", "expand_one_builtin", "(", "CODE_FOR_ctc2", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_CTC3", ":", "code", "[", "<NUM_LIT>", "]", "=", "CONST_INT", ";", "return", "expand_one_builtin", "(", "CODE_FOR_ctc3", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_MFC0", ":", "code", "[", "<NUM_LIT>", "]", "=", "CONST_INT", ";", "return", "expand_one_builtin", "(", "CODE_FOR_mfc0", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_MFC1", ":", "code", "[", "<NUM_LIT>", "]", "=", "CONST_INT", ";", "return", "expand_one_builtin", "(", "CODE_FOR_mfc1", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_MFC2", ":", "code", "[", "<NUM_LIT>", "]", "=", "CONST_INT", ";", "return", "expand_one_builtin", "(", "CODE_FOR_mfc2", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_MFC3", ":", "code", "[", "<NUM_LIT>", "]", "=", "CONST_INT", ";", "return", "expand_one_builtin", "(", "CODE_FOR_mfc3", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_MTC0", ":", "code", "[", "<NUM_LIT>", "]", "=", "CONST_INT", ";", "return", "expand_one_builtin", "(", "CODE_FOR_mtc0", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_MTC1", ":", "code", "[", "<NUM_LIT>", "]", "=", "CONST_INT", ";", "return", "expand_one_builtin", "(", "CODE_FOR_mtc1", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_MTC2", ":", "code", "[", "<NUM_LIT>", "]", "=", "CONST_INT", ";", "return", "expand_one_builtin", "(", "CODE_FOR_mtc2", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_MTC3", ":", "code", "[", "<NUM_LIT>", "]", "=", "CONST_INT", ";", "return", "expand_one_builtin", "(", "CODE_FOR_mtc3", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_LUR", ":", "return", "expand_one_builtin", "(", "CODE_FOR_lur", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_RB", ":", "return", "expand_one_builtin", "(", "CODE_FOR_rb", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_RX", ":", "return", "expand_one_builtin", "(", "CODE_FOR_rx", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_SRRD", ":", "return", "expand_one_builtin", "(", "CODE_FOR_srrd", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_SRWR", ":", "return", "expand_one_builtin", "(", "CODE_FOR_srwr", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_WB", ":", "return", "expand_one_builtin", "(", "CODE_FOR_wb", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_WX", ":", "return", "expand_one_builtin", "(", "CODE_FOR_wx", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_LUC32L", ":", "return", "expand_one_builtin", "(", "CODE_FOR_luc32l", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_LUC64", ":", "return", "expand_one_builtin", "(", "CODE_FOR_luc64", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_LUC64L", ":", "return", "expand_one_builtin", "(", "CODE_FOR_luc64l", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_LUK", ":", "return", "expand_one_builtin", "(", "CODE_FOR_luk", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_LULCK", ":", "return", "expand_one_builtin", "(", "CODE_FOR_lulck", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_LUM32", ":", "return", "expand_one_builtin", "(", "CODE_FOR_lum32", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_LUM32L", ":", "return", "expand_one_builtin", "(", "CODE_FOR_lum32l", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_LUM64", ":", "return", "expand_one_builtin", "(", "CODE_FOR_lum64", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_LUM64L", ":", "return", "expand_one_builtin", "(", "CODE_FOR_lum64l", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_LURL", ":", "return", "expand_one_builtin", "(", "CODE_FOR_lurl", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_MRGB", ":", "code", "[", "<NUM_LIT>", "]", "=", "CONST_INT", ";", "return", "expand_one_builtin", "(", "CODE_FOR_mrgb", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_SRRDL", ":", "return", "expand_one_builtin", "(", "CODE_FOR_srrdl", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_SRULCK", ":", "return", "expand_one_builtin", "(", "CODE_FOR_srulck", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_SRWRU", ":", "return", "expand_one_builtin", "(", "CODE_FOR_srwru", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_TRAPQFL", ":", "return", "expand_one_builtin", "(", "CODE_FOR_trapqfl", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_TRAPQNE", ":", "return", "expand_one_builtin", "(", "CODE_FOR_trapqne", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_TRAPREL", ":", "return", "expand_one_builtin", "(", "CODE_FOR_traprel", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_WBU", ":", "return", "expand_one_builtin", "(", "CODE_FOR_wbu", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "case", "IQ2000_BUILTIN_SYSCALL", ":", "return", "expand_one_builtin", "(", "CODE_FOR_syscall", ",", "target", ",", "exp", ",", "code", ",", "<NUM_LIT>", ")", ";", "}", "return", "NULL_RTX", ";", "}" ]

[ "Expand", "an", "expression", "EXP", "that", "calls", "a", "built-in", "function", ",", "with", "result", "going", "to", "TARGET", "if", "that", "'s", "convenient", "(", "and", "in", "mode", "MODE", "if", "that", "'s", "convenient", ")", ".", "SUBTARGET", "may", "be", "used", "as", "the", "target", "for", "computing", "one", "of", "EXP", "'s", "operands", ".", "IGNORE", "is", "nonzero", "if", "the", "value", "is", "to", "be", "ignored", "." ]

LLVM

AArch64

CPP

next_suggestion

CPU

12,451

[ "if", "(", "(", "OrImm", "&", "NotKnownZero", ")", "!=", "<NUM_LIT>", ")", "{" ]

[ "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "OR", "&&", "<STR_LIT>", "Expect a OR operation", "<STR_LIT>", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "VT", "!=", "MVT", "::", "i32", "&&", "VT", "!=", "MVT", "::", "i64", ")", "return", "false", ";", "unsigned", "BitWidth", "=", "VT", ".", "getSizeInBits", "(", ")", ";", "uint64_t", "OrImm", ";", "if", "(", "!", "isOpcWithIntImmediate", "(", "N", ",", "ISD", "::", "OR", ",", "OrImm", ")", ")", "return", "false", ";", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "OrImm", ",", "BitWidth", ")", ")", "return", "false", ";", "uint64_t", "MaskImm", ";", "SDValue", "And", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "And", ".", "hasOneUse", "(", ")", "||", "!", "isOpcWithIntImmediate", "(", "And", ".", "getNode", "(", ")", ",", "ISD", "::", "AND", ",", "MaskImm", ")", ")", "return", "false", ";", "KnownBits", "Known", "=", "CurDAG", "->", "computeKnownBits", "(", "And", ")", ";", "uint64_t", "NotKnownZero", "=", "(", "~", "Known", ".", "Zero", ")", ".", "getZExtValue", "(", ")", ";", "if", "(", "!", "isShiftedMask", "(", "Known", ".", "Zero", ".", "getZExtValue", "(", ")", ",", "VT", ")", ")", "return", "false", ";" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

12,452

[ "<STR_LIT>", ";" ]

[ "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "<STR_LIT>", "Hexagon CFG Optimizer" ]

LLVM

ARM

CPP

next_suggestion

CPU

12,453

[ "if", "(", "Latency", "<=", "<NUM_LIT>", ")", "return", "false", ";" ]

[ "if", "(", "Subtarget", ".", "isCortexA8", "(", ")", "&&", "(", "DDomain", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "UDomain", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "return", "true", ";", "unsigned", "Latency", "=", "SchedModel", ".", "computeOperandLatency", "(", "DefMI", ",", "DefIdx", ",", "UseMI", ",", "UseIdx", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

12,454

[ "}" ]

[ "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "R29", "]", ";", "let", "Defs", "=", "[", "PC", ",", "R31", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "hasSideEffects", "=", "<NUM_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

GCC

i386

CPP

stmt_completion

CPU

12,455

[ "_", "A", ",", "_", "_", "M", ")", ";" ]

[ "extern", "_", "_", "inline", "void", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_cvtusepi64_storeu_epi8", "(", "void", "*", "_", "_", "P", ",", "_", "_", "mmask8", "_", "_", "M", ",", "_", "_", "m256i", "_", "_", "A", ")", "{", "_", "_", "builtin_ia32_pmovusqb256mem_mask", "(", "(", "_", "_", "v16qi", "*", ")", "_", "_", "P", ",", "(", "_", "_", "v4di", ")", "_" ]

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

12,456

[ "DebugLoc", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";" ]

[ "MachineBasicBlock", "::", "iterator", "WebAssemblyFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "assert", "(", "!", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "&&", "(", "hasFP", "(", "MF", ")", "||", "hasBP", "(", "MF", ")", ")", "&&", "<STR_LIT>", "Call frame pseudos should only be used for dynamic stack adjustment", "<STR_LIT>", ")", ";", "auto", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "WebAssemblySubtarget", ">", "(", ")", ";", "const", "auto", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "TII", "->", "getCallFrameDestroyOpcode", "(", ")", "&&", "needsSPWriteback", "(", "MF", ")", ")", "{" ]

LLVM

AMDGPU

TD

next_suggestion

GPU

12,457

[ "}" ]

[ "bit", "isFP", "=", "!", "if", "(", "!", "eq", "(", "VT", ".", "Value", ",", "f16", ".", "Value", ")", ",", "<NUM_LIT>", ",", "!", "if", "(", "!", "eq", "(", "VT", ".", "Value", ",", "f32", ".", "Value", ")", ",", "<NUM_LIT>", ",", "!", "if", "(", "!", "eq", "(", "VT", ".", "Value", ",", "f64", ".", "Value", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ";", "Operand", "ret", "=", "!", "if", "(", "isFP", ",", "FPVRegInputMods", ",", "IntVRegInputMods", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

12,458

[ "}" ]

[ "def", "C2_or", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pt4", ",", "PredRegs", ":", "$", "Ps4", ")", ",", "<STR_LIT>", ",", "tc_640086b5", ",", "TypeCR", ">", ",", "Enc_454a26", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

pdp11

MD

stmt_completion

MPU

12,459

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_asm_attributes", "[", "(", "set_attr" ]

LLVM

X86

CPP

stmt_completion

CPU

12,460

[ ";", "++", "i", ")", "{" ]

[ "for", "(", "X86COFFMachineModuleInfo", "::", "stub_iterator", "I", "=", "COFFMMI", ".", "stub_begin", "(", ")", ",", "E", "=", "COFFMMI", ".", "stub_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "OutStreamer", ".", "EmitRawText", "(", "<STR_LIT>", "\\t.def\\t ", "<STR_LIT>", "+", "Twine", "(", "I", "->", "getKeyData", "(", ")", ")", "+", "<STR_LIT>", ";\\t.scl\\t", "<STR_LIT>", "+", "Twine", "(", "COFF", "::", "C_EXT", ")", "+", "<STR_LIT>", ";\\t.type\\t", "<STR_LIT>", "+", "Twine", "(", "COFF", "::", "DT_FCN", "<<", "COFF", "::", "N_BTSHFT", ")", "+", "<STR_LIT>", ";\\t.endef", "<STR_LIT>", ")", ";", "}", "if", "(", "Subtarget", "->", "isTargetCygMing", "(", ")", ")", "{", "std", "::", "vector", "<", "const", "MCSymbol", "*", ">", "DLLExportedFns", ",", "DLLExportedGlobals", ";", "TargetLoweringObjectFileCOFF", "&", "TLOFCOFF", "=", "static_cast", "<", "TargetLoweringObjectFileCOFF", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "for", "(", "Module", "::", "const_iterator", "I", "=", "M", ".", "begin", "(", ")", ",", "E", "=", "M", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "I", "->", "hasDLLExportLinkage", "(", ")", ")", "DLLExportedFns", ".", "push_back", "(", "Mang", "->", "getSymbol", "(", "I", ")", ")", ";", "for", "(", "Module", "::", "const_global_iterator", "I", "=", "M", ".", "global_begin", "(", ")", ",", "E", "=", "M", ".", "global_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "I", "->", "hasDLLExportLinkage", "(", ")", ")", "DLLExportedGlobals", ".", "push_back", "(", "Mang", "->", "getSymbol", "(", "I", ")", ")", ";", "if", "(", "!", "DLLExportedGlobals", ".", "empty", "(", ")", "||", "!", "DLLExportedFns", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "TLOFCOFF", ".", "getCOFFSection", "(", "<STR_LIT>", ".section .drectve", "<STR_LIT>", ",", "true", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "DLLExportedGlobals", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "OutStreamer", ".", "EmitRawText", "(", "<STR_LIT>", "\\t.ascii \\\" -export:", "<STR_LIT>", "+", "Twine", "(", "DLLExportedGlobals", "[", "i", "]", "->", "getName", "(", ")", ")", "+", "<STR_LIT>", ",data\\\"", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "DLLExportedFns", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "OutStreamer", ".", "EmitRawText", "(", "<STR_LIT>", "\\t.ascii \\\" -export:", "<STR_LIT>", "+", "Twine", "(", "DLLExportedFns", "[", "i", "]", "->", "getName", "(", ")", ")", "+", "<STR_LIT>", "\\\"", "<STR_LIT>", ")", ";", "}", "}", "}", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", ")", "{", "TargetLoweringObjectFileELF", "&", "TLOFELF", "=", "static_cast", "<", "TargetLoweringObjectFileELF", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "MachineModuleInfoELF", "&", "MMIELF", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoELF", ">", "(", ")", ";", "MachineModuleInfoELF", "::", "SymbolListTy", "Stubs", "=", "MMIELF", ".", "GetGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "TLOFELF", ".", "getDataRelSection", "(", ")", ")", ";", "const", "TargetData", "*", "TD", "=", "TM", ".", "getTargetData", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e" ]

LLVM

ARM64

TD

stmt_completion

CPU

12,461

[ ":", "$", "sym", ",", "<NUM_LIT>", ")", ">", ";" ]

[ "def", ":", "InstAlias", "<", "<STR_LIT>", ",", "(", "MOVKWi", "GPR32", ":", "$", "Rd", ",", "movk_symbol_g2" ]

LLVM

ARM64

TD

stmt_completion

CPU

12,462

[ ":", "$", "addr", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "v1i64", "(", "scalar_to_vector", "(", "i64", "(", "load", "am_indexed64", ":", "$", "addr", ")", ")", ")", ")", ",", "(", "LDRDui", "am_indexed64" ]

GCC

i386

MD

next_suggestion

CPU

12,463

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_vector", ":", "V2SI", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_vector", ":", "V2SI", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

epiphany

MD

stmt_completion

MPU

12,464

[ ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "SF", "(", "match_operand" ]

LLVM

X86

CPP

program_repair

CPU

12,465

[ "<FIXS>", "bool", "IllegalFPCMov", "=", "!", "(", "(", "X86ScalarSSEf32", "&&", "Op", ".", "getValueType", "(", ")", "==", "MVT", "::", "f32", ")", "||", "(", "X86ScalarSSEf64", "&&", "Op", ".", "getValueType", "(", ")", "==", "MVT", "::", "f64", ")", ")", "&&", "<FIXE>" ]

[ "SDOperand", "Cmp", "=", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Opc", "=", "Cmp", ".", "getOpcode", "(", ")", ";", "<BUGS>", "bool", "IllegalFPCMov", "=", "!", "X86ScalarSSE", "&&", "MVT", "::", "isFloatingPoint", "(", "Op", ".", "getValueType", "(", ")", ")", "&&", "<BUGE>", "!", "hasFPCMov", "(", "cast", "ConstantSDNode", ">", "(", "CC", ")", "->", "getSignExtended", "(", ")", ")", ";", "if", "(", "(", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "!", "IllegalFPCMov", ")", "{" ]

LLVM

Hexagon

TD

stmt_completion

DSP

12,466

[ "}", "=", "<NUM_LIT>", ";" ]

[ "def", "A4_pzxthf", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_2op", ">", ",", "Enc_fb6577", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]

LLVM

AArch64

TD

next_suggestion

CPU

12,467

[ "}" ]

[ "def", "A64FXWrite_4Cyc_GI01", ":", "SchedWriteRes", "<", "[", "A64FXGI01", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";" ]

LLVM

R600

CPP

next_suggestion

GPU

12,468

[ "}" ]

[ "MVT", "SITargetLowering", "::", "getScalarShiftAmountTy", "(", "EVT", "VT", ")", "const", "{", "return", "MVT", "::", "i32", ";" ]

LLVM

Teak

CPP

code_generation

DSP

12,469

[ "SDValue", "TeakTargetLowering", "::", "LowerCall", "(", "TargetLowering", "::", "CallLoweringInfo", "&", "CLI", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "CLI", ".", "DAG", ";", "SDLoc", "&", "Loc", "=", "CLI", ".", "DL", ";", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", "=", "CLI", ".", "Outs", ";", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", "=", "CLI", ".", "OutVals", ";", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", "=", "CLI", ".", "Ins", ";", "SDValue", "Chain", "=", "CLI", ".", "Chain", ";", "SDValue", "Callee", "=", "CLI", ".", "Callee", ";", "CallingConv", "::", "ID", "CallConv", "=", "CLI", ".", "CallConv", ";", "const", "bool", "isVarArg", "=", "CLI", ".", "IsVarArg", ";", "CLI", ".", "IsTailCall", "=", "false", ";", "if", "(", "isVarArg", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", "Unimplemented", "<STR_LIT>", ")", ";", "}", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CC_Teak", ")", ";", "const", "unsigned", "NumBytes", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "Chain", "=", "DAG", ".", "getCALLSEQ_START", "(", "Chain", ",", "NumBytes", ",", "<NUM_LIT>", ",", "Loc", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">", ",", "<NUM_LIT>", ">", "RegsToPass", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MemOpChains", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "SDValue", "Arg", "=", "OutVals", "[", "i", "]", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown loc info!", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND", ",", "Loc", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "Loc", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "AExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ANY_EXTEND", ",", "Loc", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "Loc", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ")", ")", ";", "continue", ";", "}", "assert", "(", "VA", ".", "isMemLoc", "(", ")", "&&", "<STR_LIT>", "Only support passing arguments through registers or via the stack", "<STR_LIT>", ")", ";", "SDValue", "StackPtr", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "MVT", "::", "i32", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "VA", ".", "getLocMemOffset", "(", ")", ",", "Loc", ")", ";", "PtrOff", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "Loc", ",", "MVT", "::", "i32", ",", "StackPtr", ",", "PtrOff", ")", ";", "MemOpChains", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "Loc", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "(", ")", ")", ")", ";", "}", "if", "(", "!", "MemOpChains", ".", "empty", "(", ")", ")", "{", "Chain", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "Loc", ",", "MVT", "::", "Other", ",", "MemOpChains", ")", ";", "}", "SDValue", "InFlag", ";", "for", "(", "auto", "&", "Reg", ":", "RegsToPass", ")", "{", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "Loc", ",", "Reg", ".", "first", ",", "Reg", ".", "second", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "const", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "G", "->", "getGlobal", "(", ")", ";", "Callee", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "Loc", ",", "MVT", "::", "i40", ")", ";", "}", "else", "if", "(", "const", "ExternalSymbolSDNode", "*", "ES", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "Callee", "=", "DAG", ".", "getTargetExternalSymbol", "(", "ES", "->", "getSymbol", "(", ")", ",", "MVT", "::", "i40", ")", ";", "std", "::", "vector", "<", "SDValue", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "Ops", ".", "push_back", "(", "Callee", ")", ";", "for", "(", "auto", "&", "Reg", ":", "RegsToPass", ")", "{", "Ops", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "Reg", ".", "first", ",", "Reg", ".", "second", ".", "getValueType", "(", ")", ")", ")", ";", "}", "const", "uint32_t", "*", "Mask", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "DAG", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "Mask", "=", "TRI", "->", "getCallPreservedMask", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "CallConv", ")", ";", "assert", "(", "Mask", "&&", "<STR_LIT>", "Missing call preserved mask for calling convention", "<STR_LIT>", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getRegisterMask", "(", "Mask", ")", ")", ";", "if", "(", "InFlag", ".", "getNode", "(", ")", ")", "{", "Ops", ".", "push_back", "(", "InFlag", ")", ";", "}", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "Other", ",", "MVT", "::", "Glue", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "Loc", ",", "NodeTys", ",", "Ops", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCALLSEQ_END", "(", "Chain", ",", "DAG", ".", "getIntPtrConstant", "(", "NumBytes", ",", "Loc", ",", "true", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "Loc", ",", "true", ")", ",", "InFlag", ",", "Loc", ")", ";", "if", "(", "!", "Ins", ".", "empty", "(", ")", ")", "{", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "return", "LowerCallResult", "(", "Chain", ",", "InFlag", ",", "CallConv", ",", "isVarArg", ",", "Ins", ",", "Loc", ",", "DAG", ",", "InVals", ")", ";", "}" ]

[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]

GCC

fr30

MD

next_suggestion

DSP

12,470

[ "(", "nil", ")", "]" ]

[ "[", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "nil", ")" ]

GCC

arm

CPP

next_suggestion

CPU

12,471

[ "iwmmx2_mbuiltin", "(", "<STR_LIT>", "wmiatbn", "<STR_LIT>", ",", "di_ftype_di_v4hi_v4hi", ",", "WMIATBN", ")", ";" ]

[ "iwmmx_mbuiltin", "(", "<STR_LIT>", "wmaddu", "<STR_LIT>", ",", "v2si_ftype_v4hi_v4hi", ",", "WMADDU", ")", ";", "iwmmx2_mbuiltin", "(", "<STR_LIT>", "wmaddux", "<STR_LIT>", ",", "v2si_ftype_v4hi_v4hi", ",", "WMADDUX", ")", ";", "iwmmx2_mbuiltin", "(", "<STR_LIT>", "wmaddun", "<STR_LIT>", ",", "v2si_ftype_v4hi_v4hi", ",", "WMADDUN", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "wsadbz", "<STR_LIT>", ",", "v2si_ftype_v8qi_v8qi", ",", "WSADBZ", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "wsadhz", "<STR_LIT>", ",", "v2si_ftype_v4hi_v4hi", ",", "WSADHZ", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "textrmsb", "<STR_LIT>", ",", "int_ftype_v8qi_int", ",", "TEXTRMSB", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "textrmsh", "<STR_LIT>", ",", "int_ftype_v4hi_int", ",", "TEXTRMSH", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "textrmsw", "<STR_LIT>", ",", "int_ftype_v2si_int", ",", "TEXTRMSW", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "textrmub", "<STR_LIT>", ",", "int_ftype_v8qi_int", ",", "TEXTRMUB", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "textrmuh", "<STR_LIT>", ",", "int_ftype_v4hi_int", ",", "TEXTRMUH", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "textrmuw", "<STR_LIT>", ",", "int_ftype_v2si_int", ",", "TEXTRMUW", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "tinsrb", "<STR_LIT>", ",", "v8qi_ftype_v8qi_int_int", ",", "TINSRB", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "tinsrh", "<STR_LIT>", ",", "v4hi_ftype_v4hi_int_int", ",", "TINSRH", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "tinsrw", "<STR_LIT>", ",", "v2si_ftype_v2si_int_int", ",", "TINSRW", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "waccb", "<STR_LIT>", ",", "di_ftype_v8qi", ",", "WACCB", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "wacch", "<STR_LIT>", ",", "di_ftype_v4hi", ",", "WACCH", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "waccw", "<STR_LIT>", ",", "di_ftype_v2si", ",", "WACCW", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "tmovmskb", "<STR_LIT>", ",", "int_ftype_v8qi", ",", "TMOVMSKB", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "tmovmskh", "<STR_LIT>", ",", "int_ftype_v4hi", ",", "TMOVMSKH", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "tmovmskw", "<STR_LIT>", ",", "int_ftype_v2si", ",", "TMOVMSKW", ")", ";", "iwmmx2_mbuiltin", "(", "<STR_LIT>", "waddbhusm", "<STR_LIT>", ",", "v8qi_ftype_v4hi_v8qi", ",", "WADDBHUSM", ")", ";", "iwmmx2_mbuiltin", "(", "<STR_LIT>", "waddbhusl", "<STR_LIT>", ",", "v8qi_ftype_v4hi_v8qi", ",", "WADDBHUSL", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "wpackhss", "<STR_LIT>", ",", "v8qi_ftype_v4hi_v4hi", ",", "WPACKHSS", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "wpackhus", "<STR_LIT>", ",", "v8qi_ftype_v4hi_v4hi", ",", "WPACKHUS", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "wpackwus", "<STR_LIT>", ",", "v4hi_ftype_v2si_v2si", ",", "WPACKWUS", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "wpackwss", "<STR_LIT>", ",", "v4hi_ftype_v2si_v2si", ",", "WPACKWSS", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "wpackdus", "<STR_LIT>", ",", "v2si_ftype_di_di", ",", "WPACKDUS", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "wpackdss", "<STR_LIT>", ",", "v2si_ftype_di_di", ",", "WPACKDSS", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "wunpckehub", "<STR_LIT>", ",", "v4hi_ftype_v8qi", ",", "WUNPCKEHUB", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "wunpckehuh", "<STR_LIT>", ",", "v2si_ftype_v4hi", ",", "WUNPCKEHUH", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "wunpckehuw", "<STR_LIT>", ",", "di_ftype_v2si", ",", "WUNPCKEHUW", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "wunpckehsb", "<STR_LIT>", ",", "v4hi_ftype_v8qi", ",", "WUNPCKEHSB", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "wunpckehsh", "<STR_LIT>", ",", "v2si_ftype_v4hi", ",", "WUNPCKEHSH", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "wunpckehsw", "<STR_LIT>", ",", "di_ftype_v2si", ",", "WUNPCKEHSW", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "wunpckelub", "<STR_LIT>", ",", "v4hi_ftype_v8qi", ",", "WUNPCKELUB", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "wunpckeluh", "<STR_LIT>", ",", "v2si_ftype_v4hi", ",", "WUNPCKELUH", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "wunpckeluw", "<STR_LIT>", ",", "di_ftype_v2si", ",", "WUNPCKELUW", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "wunpckelsb", "<STR_LIT>", ",", "v4hi_ftype_v8qi", ",", "WUNPCKELSB", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "wunpckelsh", "<STR_LIT>", ",", "v2si_ftype_v4hi", ",", "WUNPCKELSH", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "wunpckelsw", "<STR_LIT>", ",", "di_ftype_v2si", ",", "WUNPCKELSW", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "wmacs", "<STR_LIT>", ",", "di_ftype_di_v4hi_v4hi", ",", "WMACS", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "wmacsz", "<STR_LIT>", ",", "di_ftype_v4hi_v4hi", ",", "WMACSZ", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "wmacu", "<STR_LIT>", ",", "di_ftype_di_v4hi_v4hi", ",", "WMACU", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "wmacuz", "<STR_LIT>", ",", "di_ftype_v4hi_v4hi", ",", "WMACUZ", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "walign", "<STR_LIT>", ",", "v8qi_ftype_v8qi_v8qi_int", ",", "WALIGNI", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "tmia", "<STR_LIT>", ",", "di_ftype_di_int_int", ",", "TMIA", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "tmiaph", "<STR_LIT>", ",", "di_ftype_di_int_int", ",", "TMIAPH", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "tmiabb", "<STR_LIT>", ",", "di_ftype_di_int_int", ",", "TMIABB", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "tmiabt", "<STR_LIT>", ",", "di_ftype_di_int_int", ",", "TMIABT", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "tmiatb", "<STR_LIT>", ",", "di_ftype_di_int_int", ",", "TMIATB", ")", ";", "iwmmx_mbuiltin", "(", "<STR_LIT>", "tmiatt", "<STR_LIT>", ",", "di_ftype_di_int_int", ",", "TMIATT", ")", ";", "iwmmx2_mbuiltin", "(", "<STR_LIT>", "wabsb", "<STR_LIT>", ",", "v8qi_ftype_v8qi", ",", "WABSB", ")", ";", "iwmmx2_mbuiltin", "(", "<STR_LIT>", "wabsh", "<STR_LIT>", ",", "v4hi_ftype_v4hi", ",", "WABSH", ")", ";", "iwmmx2_mbuiltin", "(", "<STR_LIT>", "wabsw", "<STR_LIT>", ",", "v2si_ftype_v2si", ",", "WABSW", ")", ";", "iwmmx2_mbuiltin", "(", "<STR_LIT>", "wqmiabb", "<STR_LIT>", ",", "v2si_ftype_v2si_v4hi_v4hi", ",", "WQMIABB", ")", ";", "iwmmx2_mbuiltin", "(", "<STR_LIT>", "wqmiabt", "<STR_LIT>", ",", "v2si_ftype_v2si_v4hi_v4hi", ",", "WQMIABT", ")", ";", "iwmmx2_mbuiltin", "(", "<STR_LIT>", "wqmiatb", "<STR_LIT>", ",", "v2si_ftype_v2si_v4hi_v4hi", ",", "WQMIATB", ")", ";", "iwmmx2_mbuiltin", "(", "<STR_LIT>", "wqmiatt", "<STR_LIT>", ",", "v2si_ftype_v2si_v4hi_v4hi", ",", "WQMIATT", ")", ";", "iwmmx2_mbuiltin", "(", "<STR_LIT>", "wqmiabbn", "<STR_LIT>", ",", "v2si_ftype_v2si_v4hi_v4hi", ",", "WQMIABBN", ")", ";", "iwmmx2_mbuiltin", "(", "<STR_LIT>", "wqmiabtn", "<STR_LIT>", ",", "v2si_ftype_v2si_v4hi_v4hi", ",", "WQMIABTN", ")", ";", "iwmmx2_mbuiltin", "(", "<STR_LIT>", "wqmiatbn", "<STR_LIT>", ",", "v2si_ftype_v2si_v4hi_v4hi", ",", "WQMIATBN", ")", ";", "iwmmx2_mbuiltin", "(", "<STR_LIT>", "wqmiattn", "<STR_LIT>", ",", "v2si_ftype_v2si_v4hi_v4hi", ",", "WQMIATTN", ")", ";", "iwmmx2_mbuiltin", "(", "<STR_LIT>", "wmiabb", "<STR_LIT>", ",", "di_ftype_di_v4hi_v4hi", ",", "WMIABB", ")", ";", "iwmmx2_mbuiltin", "(", "<STR_LIT>", "wmiabt", "<STR_LIT>", ",", "di_ftype_di_v4hi_v4hi", ",", "WMIABT", ")", ";", "iwmmx2_mbuiltin", "(", "<STR_LIT>", "wmiatb", "<STR_LIT>", ",", "di_ftype_di_v4hi_v4hi", ",", "WMIATB", ")", ";", "iwmmx2_mbuiltin", "(", "<STR_LIT>", "wmiatt", "<STR_LIT>", ",", "di_ftype_di_v4hi_v4hi", ",", "WMIATT", ")", ";", "iwmmx2_mbuiltin", "(", "<STR_LIT>", "wmiabbn", "<STR_LIT>", ",", "di_ftype_di_v4hi_v4hi", ",", "WMIABBN", ")", ";", "iwmmx2_mbuiltin", "(", "<STR_LIT>", "wmiabtn", "<STR_LIT>", ",", "di_ftype_di_v4hi_v4hi", ",", "WMIABTN", ")", ";" ]

GCC

sh

CPP

stmt_completion

CPU

12,472

[ "genfun", ")", "(", "op", "[", "<NUM_LIT>", "]", ")", ";" ]

[ "rtx", "op", "[", "<NUM_LIT>", "]", ";", "if", "(", "signature_args", "[", "signature", "]", "[", "<NUM_LIT>", "]", ")", "{", "if", "(", "ignore", ")", "return", "NULL_RTX", ";", "machine_mode", "tmode", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "if", "(", "!", "target", "||", "GET_MODE", "(", "target", ")", "!=", "tmode", "||", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "target", ",", "tmode", ")", ")", "target", "=", "gen_reg_rtx", "(", "tmode", ")", ";", "op", "[", "nop", "++", "]", "=", "target", ";", "}", "else", "target", "=", "NULL_RTX", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<=", "<NUM_LIT>", ";", "i", "++", ",", "nop", "++", ")", "{", "if", "(", "!", "signature_args", "[", "signature", "]", "[", "i", "]", ")", "break", ";", "tree", "arg", "=", "CALL_EXPR_ARG", "(", "exp", ",", "i", "-", "<NUM_LIT>", ")", ";", "if", "(", "arg", "==", "error_mark_node", ")", "return", "const0_rtx", ";", "machine_mode", "opmode", ";", "tree", "optype", ";", "if", "(", "signature_args", "[", "signature", "]", "[", "i", "]", "&", "<NUM_LIT>", ")", "{", "opmode", "=", "ptr_mode", ";", "optype", "=", "ptr_type_node", ";", "}", "else", "{", "opmode", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "nop", "]", ".", "mode", ";", "optype", "=", "(", "*", "lang_hooks", ".", "types", ".", "type_for_mode", ")", "(", "opmode", ",", "<NUM_LIT>", ")", ";", "}", "machine_mode", "argmode", "=", "TYPE_MODE", "(", "TREE_TYPE", "(", "arg", ")", ")", ";", "if", "(", "argmode", "!=", "opmode", ")", "arg", "=", "build1", "(", "NOP_EXPR", ",", "optype", ",", "arg", ")", ";", "op", "[", "nop", "]", "=", "expand_expr", "(", "arg", ",", "NULL_RTX", ",", "opmode", ",", "EXPAND_NORMAL", ")", ";", "if", "(", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "nop", "]", ".", "predicate", ")", "(", "op", "[", "nop", "]", ",", "opmode", ")", ")", "op", "[", "nop", "]", "=", "copy_to_mode_reg", "(", "opmode", ",", "op", "[", "nop", "]", ")", ";", "}", "rtx", "pat", "=", "NULL_RTX", ";", "switch", "(", "nop", ")", "{", "case", "<NUM_LIT>", ":", "pat", "=", "(", "*", "insn_data", "[", "d", "->", "icode", "]", "." ]

GCC

m68k

MD

stmt_completion

MPU

12,473

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>" ]

GCC

mips

MD

stmt_completion

CPU

12,474

[ "<STR_LIT>", ")", ")" ]

[ "(", "eq_attr", "<STR_LIT>" ]

LLVM

VE

TD

stmt_completion

CPU

12,475

[ ";" ]

[ "let", "MIOperandInfo", "=", "(", "ops", "ptr_rc", ",", "ptr_rc", ",", "i32imm", ")", ";", "let", "ParserMatchClass", "=", "VEMEMrriAsmOperand" ]

GCC

pa

MD

next_suggestion

CPU

12,476

[ "(", "clobber", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", ")" ]

[ "(", "clobber", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")" ]

LLVM

Hexagon

TD

stmt_completion

DSP

12,477

[ ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>" ]

GCC

rs6000

MD

program_repair

CPU

12,478

[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]

[ "(", "match_operand", ":", "TD", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DD", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

ARM

CPP

next_suggestion

CPU

12,479

[ "if", "(", "Subtarget", "->", "isSwift", "(", ")", "&&", "Ord", "==", "Release", ")", "{" ]

[ "static", "SDValue", "LowerATOMIC_FENCE", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "const", "ARMSubtarget", "*", "Subtarget", ")", "{", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "!", "Subtarget", "->", "hasDataBarrier", "(", ")", ")", "{", "assert", "(", "Subtarget", "->", "hasV6Ops", "(", ")", "&&", "!", "Subtarget", "->", "isThumb", "(", ")", "&&", "<STR_LIT>", "Unexpected ISD::MEMBARRIER encountered. Should be libcall!", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ")", ";", "}", "ConstantSDNode", "*", "OrdN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "AtomicOrdering", "Ord", "=", "static_cast", "<", "AtomicOrdering", ">", "(", "OrdN", "->", "getZExtValue", "(", ")", ")", ";", "unsigned", "Domain", "=", "<STR_LIT>", "::", "<STR_LIT>", ";" ]

GCC

arm

CPP

stmt_completion

CPU

12,480

[ "_", "b", ")", ";" ]

[ "return", "_", "_", "builtin_mve_vminq_sv8hi", "(", "_", "_", "a", ",", "_" ]

LLVM

ARM

TD

stmt_completion

CPU

12,481

[ "=", "<NUM_LIT>", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Qn", ";", "bits", "<", "<NUM_LIT>", ">", "Qm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Qd", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qn", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qd", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}" ]

LLVM

AArch64

TD

next_suggestion

CPU

12,482

[ "}" ]

[ "def", "_4H", ":", "N2VShR_Narrow", "<", "<NUM_LIT>", ",", "u", ",", "opcode", ",", "asmop", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "shr_imm16", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

mep

MD

program_repair

CPU

12,483

[ "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "]", "<NUM_LIT>", ")", ")", "]", "<FIXE>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "<BUGS>", "]", "<NUM_LIT>", ")", ")", "]", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

X86

CPP

next_suggestion

CPU

12,484

[ "++", "NumInstsInserted", ";" ]

[ "auto", "ShiftI", "=", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "Loc", ",", "TII", "->", "get", "(", "X86", "::", "SAR64ri", ")", ",", "PredStateReg", ")", ".", "addReg", "(", "TmpReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "TRI", "->", "getRegSizeInBits", "(", "*", "PS", "->", "RC", ")", "-", "<NUM_LIT>", ")", ";", "ShiftI", "->", "addRegisterDead", "(", "X86", "::", "EFLAGS", ",", "TRI", ")", ";" ]

GCC

stormy16

CPP

next_suggestion

CPU

12,485

[ "DECL_FIELD_CONTEXT", "(", "f_1", ")", "=", "record", ";" ]

[ "tree", "f_1", ",", "f_2", ",", "record", ",", "type_decl", ";", "record", "=", "make_lang_type", "(", "RECORD_TYPE", ")", ";", "type_decl", "=", "build_decl", "(", "TYPE_DECL", ",", "get_identifier", "(", "<STR_LIT>", "__va_list_tag", "<STR_LIT>", ")", ",", "record", ")", ";", "f_1", "=", "build_decl", "(", "FIELD_DECL", ",", "get_identifier", "(", "<STR_LIT>", "base", "<STR_LIT>", ")", ",", "ptr_type_node", ")", ";", "f_2", "=", "build_decl", "(", "FIELD_DECL", ",", "get_identifier", "(", "<STR_LIT>", "count", "<STR_LIT>", ")", ",", "unsigned_type_node", ")", ";" ]

LLVM

X86

CPP

program_repair

CPU

12,486

[ "<FIXS>", "}", "else", "if", "(", "(", "Opc", "==", "X86", "::", "SUB64ri32", "||", "Opc", "==", "X86", "::", "SUB64ri8", "||", "Opc", "==", "X86", "::", "SUB32ri", "||", "Opc", "==", "X86", "::", "SUB32ri8", ")", "&&", "<FIXE>" ]

[ "PI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "X86", "::", "NoRegister", ")", "{", "Offset", "=", "PI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "<BUGS>", "}", "else", "if", "(", "(", "Opc", "==", "X86", "::", "SUB64ri32", "||", "Opc", "==", "X86", "::", "SUB32ri", ")", "&&", "<BUGE>", "PI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "StackPtr", ")", "{", "assert", "(", "PI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "StackPtr", ")", ";", "Offset", "=", "-", "PI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";" ]

GCC

i386

CPP

stmt_completion

CPU

12,487

[ "MM_FROUND_CUR_DIRECTION", ")", ";" ]

[ "return", "(", "long", "long", ")", "_", "_", "builtin_ia32_vcvttsd2si64", "(", "(", "_", "_", "v2df", ")", "_", "_", "A", ",", "_" ]

GCC

loongarch

CPP

stmt_completion

CPU

12,488

[ ")", "_", "<NUM_LIT>", ",", "(", "v16u8", ")", "_", "<NUM_LIT>", ")", ";" ]

[ "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_lsx_vor_v", "(", "(", "v16u8" ]

GCC

pa

MD

next_suggestion

CPU

12,489

[ "[", "(", "set", "(", "pc", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "parallel" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

12,490

[ "Register", "(", ")", ")", ";" ]

[ "Incomings", ".", "emplace_back", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ",", "MI", "->", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", "," ]

LLVM

AMDGPU

CPP

code_generation

GPU

12,491

[ "bool", "SIFixSGPRCopies", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "SIRegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "const", "SIInstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "MDT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "Worklist", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "BI", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "continue", ";", "case", "AMDGPU", "::", "COPY", ":", "case", "AMDGPU", "::", "WQM", ":", "case", "AMDGPU", "::", "SOFT_WQM", ":", "case", "AMDGPU", "::", "WWM", ":", "{", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "SrcRC", ",", "*", "DstRC", ";", "std", "::", "tie", "(", "SrcRC", ",", "DstRC", ")", "=", "getCopyRegClasses", "(", "MI", ",", "*", "TRI", ",", "MRI", ")", ";", "if", "(", "isVGPRToSGPRCopy", "(", "SrcRC", ",", "DstRC", ",", "*", "TRI", ")", ")", "{", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", ")", "{", "TII", "->", "moveToVALU", "(", "MI", ",", "MDT", ")", ";", "break", ";", "}", "MachineInstr", "*", "DefMI", "=", "MRI", ".", "getVRegDef", "(", "SrcReg", ")", ";", "unsigned", "SMovOp", ";", "int64_t", "Imm", ";", "if", "(", "isSafeToFoldImmIntoCopy", "(", "&", "MI", ",", "DefMI", ",", "TII", ",", "SMovOp", ",", "Imm", ")", ")", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Imm", ")", ";", "MI", ".", "addImplicitDefUseOperands", "(", "MF", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "SMovOp", ")", ")", ";", "break", ";", "}", "TII", "->", "moveToVALU", "(", "MI", ",", "MDT", ")", ";", "}", "else", "if", "(", "isSGPRToVGPRCopy", "(", "SrcRC", ",", "DstRC", ",", "*", "TRI", ")", ")", "{", "tryChangeVGPRtoSGPRinCopy", "(", "MI", ",", "TRI", ",", "TII", ")", ";", "}", "break", ";", "}", "case", "AMDGPU", "::", "PHI", ":", "{", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "Reg", ")", ")", ")", "break", ";", "bool", "HasVGPROperand", "=", "phiHasVGPROperands", "(", "MI", ",", "MRI", ",", "TRI", ",", "TII", ")", ";", "if", "(", "MI", ".", "getNumExplicitOperands", "(", ")", "==", "<NUM_LIT>", "&&", "!", "HasVGPROperand", ")", "{", "MachineBasicBlock", "*", "MBB0", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "MachineBasicBlock", "*", "MBB1", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "!", "predsHasDivergentTerminator", "(", "MBB0", ",", "TRI", ")", "&&", "!", "predsHasDivergentTerminator", "(", "MBB1", ",", "TRI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Not fixing PHI for uniform branch: ", "<STR_LIT>", "<<", "MI", "<<", "'", "\\n", "'", ")", ";", "break", ";", "}", "}", "SmallSet", "<", "unsigned", ",", "<NUM_LIT>", ">", "Visited", ";", "if", "(", "HasVGPROperand", "||", "!", "phiHasBreakDef", "(", "MI", ",", "MRI", ",", "Visited", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Fixing PHI: ", "<STR_LIT>", "<<", "MI", ")", ";", "TII", "->", "moveToVALU", "(", "MI", ",", "MDT", ")", ";", "}", "break", ";", "}", "case", "AMDGPU", "::", "REG_SEQUENCE", ":", "if", "(", "TRI", "->", "hasVectorRegisters", "(", "TII", "->", "getOpRegClass", "(", "MI", ",", "<NUM_LIT>", ")", ")", "||", "!", "hasVectorOperands", "(", "MI", ",", "TRI", ")", ")", "{", "foldVGPRCopyIntoRegSequence", "(", "MI", ",", "TRI", ",", "TII", ",", "MRI", ")", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Fixing REG_SEQUENCE: ", "<STR_LIT>", "<<", "MI", ")", ";", "TII", "->", "moveToVALU", "(", "MI", ",", "MDT", ")", ";", "break", ";", "case", "AMDGPU", "::", "INSERT_SUBREG", ":", "{", "const", "TargetRegisterClass", "*", "DstRC", ",", "*", "Src0RC", ",", "*", "Src1RC", ";", "DstRC", "=", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "Src0RC", "=", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "Src1RC", "=", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "TRI", "->", "isSGPRClass", "(", "DstRC", ")", "&&", "(", "TRI", "->", "hasVectorRegisters", "(", "Src0RC", ")", "||", "TRI", "->", "hasVectorRegisters", "(", "Src1RC", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " Fixing INSERT_SUBREG: ", "<STR_LIT>", "<<", "MI", ")", ";", "TII", "->", "moveToVALU", "(", "MI", ",", "MDT", ")", ";", "}", "break", ";", "}", "}", "}", "}", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", "&&", "EnableM0Merge", ")", "hoistAndMergeSGPRInits", "(", "AMDGPU", "::", "M0", ",", "MRI", ",", "*", "MDT", ",", "TII", ")", ";", "return", "true", ";", "}" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

GCC

aarch64

CPP

stmt_completion

CPU

12,492

[ "_", "_", "a", ";" ]

[ "vreinterpretq_p8_u8", "(", "uint8x16_t", "_", "_", "a", ")", "{", "return", "(", "poly8x16_t", ")" ]

LLVM

SPIRV

CPP

stmt_completion

Virtual ISA

12,493

[ ")", ";" ]

[ "addAvailableCaps", "(", "{", "Capability", "::", "ImageBasic", ",", "Capability", "::", "LiteralSampler", ",", "Capability", "::", "Image1D", ",", "Capability", "::", "SampledBuffer", ",", "Capability", "::", "ImageBuffer", "}", ")", ";", "if", "(", "ST", ".", "isAtLeastOpenCLVer", "(", "VersionTuple", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", "addAvailableCaps", "(", "{", "Capability", "::", "ImageReadWrite", "}", ")", ";", "}", "if", "(", "ST", ".", "isAtLeastSPIRVVer", "(", "VersionTuple", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "&&", "ST", ".", "isAtLeastOpenCLVer", "(", "VersionTuple", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", "addAvailableCaps", "(", "{", "Capability", "::", "SubgroupDispatch", ",", "Capability", "::", "PipeStorage", "}", ")", ";", "if", "(", "ST", ".", "isAtLeastSPIRVVer", "(", "VersionTuple", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", "addAvailableCaps", "(", "{", "Capability", "::", "GroupNonUniform", ",", "Capability", "::", "GroupNonUniformVote", ",", "Capability", "::", "GroupNonUniformArithmetic", ",", "Capability", "::", "GroupNonUniformBallot", ",", "Capability", "::", "GroupNonUniformClustered", ",", "Capability", "::", "GroupNonUniformShuffle", ",", "Capability", "::", "GroupNonUniformShuffleRelative", "}", ")", ";", "if", "(", "ST", ".", "isAtLeastSPIRVVer", "(", "VersionTuple", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", "addAvailableCaps", "(", "{", "Capability", "::", "DenormPreserve", ",", "Capability", "::", "DenormFlushToZero", ",", "Capability", "::", "SignedZeroInfNanPreserve", ",", "Capability", "::", "RoundingModeRTE", ",", "Capability", "::", "RoundingModeRTZ", "}", ")", ";", "addAvailableCaps", "(", "{", "Capability", "::", "Float16", ",", "Capability", "::", "Float64", "}", ")", ";", "for", "(", "auto", "Extension", ":", "ST", ".", "getAllAvailableExtensions", "(", ")", ")", "{", "CapabilityList", "EnabledCapabilities", "=", "getCapabilitiesEnabledByExtension", "(", "Extension", ")", ";", "addAvailableCaps", "(", "EnabledCapabilities" ]

LLVM

AArch64

TD

next_suggestion

CPU

12,494

[ "}" ]

[ "def", "imm0_255", ":", "Operand", "<", "i32", ">", ",", "ImmLeaf", "<", "i32", ",", "[", "{", "return", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ";", "}", "]", ">", "{", "let", "ParserMatchClass", "=", "Imm0_255Operand", ";", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]

LLVM

AArch64

CPP

stmt_completion

CPU

12,495

[ ";" ]

[ "Target", "&", "getTheAArch64leTarget", "(", ")", "{", "static", "Target", "TheAArch64leTarget", ";", "return", "TheAArch64leTarget" ]

LLVM

Mips

TD

stmt_completion

CPU

12,496

[ "node", ":", "$", "e0", ",", "node", ":", "$", "e0", ",", "node", ":", "$", "e0", ")", ")", ">", ";" ]

[ "def", "vsplati32", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "e0", ")", ",", "(", "v4i32", "(", "build_vector", "node", ":", "$", "e0", "," ]

LLVM

X86

CPP

program_repair

CPU

12,497

[ "<FIXS>", "Register", "DestReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<FIXE>" ]

[ "static_assert", "(", "X86", "::", "AddrNumOperands", "==", "<NUM_LIT>", ",", "<STR_LIT>", "VAARG_64 assumes 5 address operands", "<STR_LIT>", ")", ";", "<BUGS>", "unsigned", "DestReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<BUGE>", "MachineOperand", "&", "Base", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Scale", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Index", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";" ]

GCC

avr

MD

stmt_completion

MPU

12,498

[ "<STR_LIT>", ")", "]", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "mem", ":", "BLK", "(", "reg", ":", "HI", "REG_X", ")", ")", "(", "mem", ":", "BLK", "(", "lo_sum", ":", "PSI", "(", "reg", ":", "QI", "<NUM_LIT>", ")", "(", "reg", ":", "HI", "REG_Z", ")", ")", ")", ")", "(", "unspec", "[", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_CPYMEM", ")", "(", "use", "(", "reg", ":", "QIHI", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "HI", "REG_X", ")", ")", "(", "clobber", "(", "reg", ":", "HI", "REG_Z", ")", ")", "(", "clobber", "(", "reg", ":", "QI", "LPM_REGNO", ")", ")", "(", "clobber", "(", "reg", ":", "HI", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "QI", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "mem", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "REG_CC", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]

LLVM

ARM64

TD

next_suggestion

CPU

12,499

[ "}" ]

[ "let", "Pattern", "=", "pattern", ";", "let", "Size", "=", "<NUM_LIT>", ";" ]