Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
GCC
i386
CPP
program_repair
CPU
12,300
[ "<FIXS>", "int", "ieee", "=", "(", "TARGET_IEEE_FP", "&&", "(", "flags", "&", "CC_IN_80387", ")", "&&", "!", "(", "cc_prev_status", ".", "flags", "&", "CC_FCOMI", ")", ")", ";", "<FIXE>" ]
[ "FILE", "*", "file", ";", "{", "int", "flags", "=", "cc_prev_status", ".", "flags", ";", "<BUGS>", "int", "ieee", "=", "(", "TARGET_IEEE_FP", "&&", "(", "flags", "&", "CC_IN_80387", ")", ")", ";", "<BUGE>", "const", "char", "*", "suffix", ";", "if", "(", "flags", "&", "CC_Z_IN_NOT_C", ")" ]
GCC
alpha
MD
stmt_completion
MPU
12,301
[ ")", "]", ")" ]
[ "(", "define_mode_iterator", "RELOAD12", "[", "QI", "HI", "CQI", "]", ")", "(", "define_mode_attr", "reloadmode", "[", "(", "QI", "<STR_LIT>", ")", "(", "HI", "<STR_LIT>", ")", "(", "CQI", "<STR_LIT>" ]
GCC
m32c
CPP
code_generation
MPU
12,302
[ "static", "bool", "m32c_can_change_mode_class", "(", "machine_mode", "from", ",", "machine_mode", "to", ",", "reg_class_t", "rclass", ")", "{", "int", "rn", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", "can change from %s to %s in %s\\n", "<STR_LIT>", ",", "mode_name", "[", "from", "]", ",", "mode_name", "[", "to", "]", ",", "class_names", "[", "rclass", "]", ")", ";", "for", "(", "rn", "=", "<NUM_LIT>", ";", "rn", "<", "FIRST_PSEUDO_REGISTER", ";", "rn", "++", ")", "if", "(", "class_contents", "[", "rclass", "]", "[", "<NUM_LIT>", "]", "&", "(", "<NUM_LIT>", "<<", "rn", ")", ")", "if", "(", "!", "m32c_hard_regno_mode_ok", "(", "rn", ",", "to", ")", ")", "return", "false", ";", "if", "(", "to", "==", "QImode", ")", "return", "(", "class_contents", "[", "rclass", "]", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "if", "(", "class_contents", "[", "rclass", "]", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", "&&", "GET_MODE_SIZE", "(", "from", ")", ">", "<NUM_LIT>", ")", "return", "true", ";", "if", "(", "GET_MODE_SIZE", "(", "from", ")", ">", "<NUM_LIT>", ")", "return", "true", ";", "return", "false", ";", "}" ]
[ "Implements", "TARGET_CAN_CHANGE_MODE_CLASS", ".", "Only", "r0", "and", "r1", "can", "change", "to", "QI", "(", "r0l", ",", "r1l", ")", "because", "the", "chip", "does", "n't", "support", "QI", "ops", "on", "other", "registers", "(", "well", ",", "it", "does", "on", "a0/a1", "but", "if", "we", "let", "gcc", "do", "that", ",", "reload", "suffers", ")", ".", "Otherwise", ",", "we", "allow", "changes", "to", "larger", "modes", "." ]
GCC
avr
MD
stmt_completion
MPU
12,303
[ "<STR_LIT>", ")", ")" ]
[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(", "const_string" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
12,304
[ "<<", "formatHex", "(", "static_cast", "<", "uint64_t", ">", "(", "Imm", "&", "<NUM_LIT>", ")", ")", ";" ]
[ "void", "AMDGPUInstPrinter", "::", "printU16ImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "int64_t", "Imm", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", "||", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "O" ]
GCC
aarch64
MD
stmt_completion
CPU
12,305
[ "XI", "<STR_LIT>", ")", "]", ")" ]
[ "(", "define_mode_attr", "insn_count", "[", "(", "OI", "<STR_LIT>", ")", "(", "CI", "<STR_LIT>", ")", "(" ]
LLVM
X86
CPP
stmt_completion
CPU
12,306
[ "(", "Offset", ")", ";" ]
[ "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "ChangeToImmediate" ]
LLVM
Lanai
CPP
stmt_completion
CPU
12,307
[ "MF", ")", "const", "override", "{" ]
[ "bool", "hasFP", "(", "const", "MachineFunction", "&" ]
LLVM
AArch64
TD
stmt_completion
CPU
12,308
[ ",", "<NUM_LIT>", ">", ";" ]
[ "def", ":", "ROSysReg", "<", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>" ]
LLVM
ARM
TD
stmt_completion
CPU
12,309
[ ">", ";" ]
[ "def", "VST4LNd16Pseudo", ":", "VSTQQLNPseudo", "<", "IIC_VST4ln", ">", ",", "Sched", "<", "[", "WriteVST2", "]" ]
LLVM
TL45
CPP
stmt_completion
MPU
12,310
[ "const", "override", "{" ]
[ "const", "TL45RegisterInfo", "*", "getRegisterInfo", "(", ")" ]
LLVM
X86
CPP
next_suggestion
CPU
12,311
[ "if", "(", "!", "Ld", "->", "isVolatile", "(", ")", "&&", "!", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "isVector", "(", ")", "&&", "ISD", "::", "isNON_EXTLoad", "(", "Op0", ".", "getNode", "(", ")", ")", "&&", "Op0", ".", "hasOneUse", "(", ")", "&&", "!", "XTLI", "->", "getSubtarget", "(", ")", "->", "is64Bit", "(", ")", "&&", "VT", "==", "MVT", "::", "i64", ")", "{" ]
[ "return", "DAG", ".", "getNode", "(", "ISD", "::", "SINT_TO_FP", ",", "dl", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "P", ")", ";", "}", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "LOAD", ")", "{", "LoadSDNode", "*", "Ld", "=", "cast", "<", "LoadSDNode", ">", "(", "Op0", ".", "getNode", "(", ")", ")", ";", "EVT", "VT", "=", "Ld", "->", "getValueType", "(", "<NUM_LIT>", ")", ";" ]
LLVM
VE
CPP
stmt_completion
CPU
12,312
[ ",", "FIOperandNum", ")", ";" ]
[ "prepareReplaceFI", "(", "MI", ",", "FrameReg", ",", "Offset", ",", "<NUM_LIT>", ")", ";", "Register", "DestReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "DestHiReg", "=", "getSubReg", "(", "DestReg", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Register", "DestLoReg", "=", "getSubReg", "(", "DestReg", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MachineInstr", "*", "StMI", "=", "build", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DestLoReg", ")", ".", "addReg", "(", "FrameReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "replaceFI", "(", "*", "StMI", ",", "FrameReg", ",", "Offset", ",", "<NUM_LIT>", ")", ";", "MI", ".", "setDesc", "(", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "DestHiReg", ")", ";", "Offset", "+=", "<NUM_LIT>", ";", "replaceFI", "(", "MI", ",", "FrameReg", ",", "Offset" ]
GCC
v850
MD
next_suggestion
MPU
12,313
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{", "return", "v850_gen_movdi", "(", "operands", ")", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
XCore
CPP
next_suggestion
MPU
12,314
[ "}", "while", "(", "CE", "->", "hasNUsesOrMore", "(", "<NUM_LIT>", ")", ")", ";" ]
[ "do", "{", "SmallVector", "<", "WeakVH", ",", "<NUM_LIT>", ">", "WUsers", ";", "for", "(", "Value", "::", "use_iterator", "I", "=", "CE", "->", "use_begin", "(", ")", ",", "E", "=", "CE", "->", "use_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "WUsers", ".", "push_back", "(", "WeakVH", "(", "*", "I", ")", ")", ";", "while", "(", "!", "WUsers", ".", "empty", "(", ")", ")", "if", "(", "WeakVH", "WU", "=", "WUsers", ".", "pop_back_val", "(", ")", ")", "{", "if", "(", "Instruction", "*", "Instr", "=", "dyn_cast", "<", "Instruction", ">", "(", "WU", ")", ")", "{", "Instruction", "*", "NewInst", "=", "createReplacementInstr", "(", "CE", ",", "Instr", ")", ";", "assert", "(", "NewInst", "&&", "<STR_LIT>", "Must build an instruction\\n", "<STR_LIT>", ")", ";", "Instr", "->", "replaceUsesOfWith", "(", "CE", ",", "NewInst", ")", ";", "}", "else", "{", "ConstantExpr", "*", "CExpr", "=", "dyn_cast", "<", "ConstantExpr", ">", "(", "WU", ")", ";", "if", "(", "!", "CExpr", "||", "!", "replaceConstantExprOp", "(", "CExpr", ")", ")", "return", "false", ";", "}", "}" ]
LLVM
Z80old
CPP
next_suggestion
MPU
12,315
[ "}" ]
[ "const", "uint32_t", "*", "Z80oldRegisterInfo", "::", "getNoPreservedMask", "(", ")", "const", "{", "return", "CSR_NoRegs_RegMask", ";" ]
GCC
msp430
MD
stmt_completion
MPU
12,316
[ ")", ")", "]" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "PSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ashiftrt", ":", "PSI", "(", "match_operand", ":", "PSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")" ]
GCC
m88k
CPP
stmt_completion
MPU
12,317
[ "m88k_fp_offset", "+", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";" ]
[ "fprintf", "(", "stream", ",", "<STR_LIT>", "; size = %d, m88k_fp_offset = %d, m88k_stack_size = %d\\n", "<STR_LIT>", ",", "size", ",", "m88k_fp_offset", ",", "m88k_stack_size", ")", ";", "if", "(", "frame_pointer_needed", ")", "emit_add", "(", "stack_pointer_rtx", ",", "frame_pointer_rtx", ",", "-", "m88k_fp_offset", ")", ";", "if", "(", "nregs", "||", "nxregs", ")", "preserve_registers", "(" ]
GCC
rs6000
MD
next_suggestion
CPU
12,318
[ "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<NUM_LIT>", ")", ")" ]
[ "(", "define_split", "[", "(", "set", "(", "match_operand", ":", "CC", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "compare", ":", "CC", "(", "zero_extend", ":", "DI", "(", "subreg", ":", "SI", "(", "rotate", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
arm
CPP
code_generation
CPU
12,319
[ "bool", "aarch_rev16_p", "(", "rtx", "x", ")", "{", "rtx", "left_sub_rtx", ",", "right_sub_rtx", ";", "bool", "is_rev", "=", "false", ";", "if", "(", "GET_CODE", "(", "x", ")", "!=", "IOR", ")", "return", "false", ";", "left_sub_rtx", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "right_sub_rtx", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "is_rev", "=", "aarch_rev16_p_1", "(", "left_sub_rtx", ",", "right_sub_rtx", ",", "GET_MODE", "(", "x", ")", ")", ";", "if", "(", "!", "is_rev", ")", "is_rev", "=", "aarch_rev16_p_1", "(", "right_sub_rtx", ",", "left_sub_rtx", ",", "GET_MODE", "(", "x", ")", ")", ";", "return", "is_rev", ";", "}" ]
[ "Recognise", "a", "sequence", "of", "bitwise", "operations", "corresponding", "to", "a", "rev16", "operation", ".", "These", "will", "be", "of", "the", "form", ":", "(", "(", "x", ">", ">", "8", ")", "&", "0x00ff00ff", ")", "|", "(", "(", "x", "<", "<", "8", ")", "&", "0xff00ff00", ")", "for", "SImode", "and", "with", "similar", "but", "wider", "bitmasks", "for", "DImode", ".", "The", "two", "sub-expressions", "of", "the", "IOR", "can", "appear", "on", "either", "side", "so", "check", "both", "permutations", "with", "the", "help", "of", "aarch_rev16_p_1", "above", "." ]
LLVM
Mips
TD
stmt_completion
CPU
12,320
[ "iPTR", ">", "{" ]
[ "def", "calltarget_mm", ":", "Operand", "<" ]
LLVM
AArch64
TD
next_suggestion
CPU
12,321
[ "let", "PredicateMethod", "=", "<STR_LIT>", "#", "Width", "#", "<STR_LIT>", ";" ]
[ "let", "Name", "=", "<STR_LIT>", "#", "Width", ";", "let", "DiagnosticType", "=", "<STR_LIT>", ";" ]
LLVM
MOS
CPP
next_suggestion
MPU
12,322
[ "}" ]
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "true", ";", "}" ]
LLVM
VE
CPP
stmt_completion
CPU
12,323
[ "const", "{" ]
[ "inline", "const", "MCInstrDesc", "&", "get", "(", "unsigned", "Opcode", ")" ]
GCC
arm
CPP
program_repair
CPU
12,324
[ "<FIXS>", "emit_move_insn", "(", "mem", ",", "gen_lowpart", "(", "HImode", ",", "part_bytes_reg", ")", ")", ";", "<FIXE>" ]
[ "RTX_UNCHANGING_P", "(", "mem", ")", "=", "dst_unchanging_p", ";", "MEM_IN_STRUCT_P", "(", "mem", ")", "=", "dst_in_struct_p", ";", "MEM_SCALAR_P", "(", "mem", ")", "=", "dst_scalar_p", ";", "<BUGS>", "emit_move_insn", "(", "mem", ",", "gen_rtx_SUBREG", "(", "HImode", ",", "part_bytes_reg", ",", "<NUM_LIT>", ")", ")", ";", "<BUGE>", "last_bytes", "-=", "<NUM_LIT>", ";", "if", "(", "last_bytes", ")", "{" ]
LLVM
Hexagon
TD
next_suggestion
DSP
12,325
[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
GCC
i386
MD
next_suggestion
CPU
12,326
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "UNSPEC_KORTEST", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
PowerPC
CPP
stmt_completion
CPU
12,327
[ "true", ";" ]
[ "bool", "shouldKeepZExtForFP16Conv", "(", ")", "const", "override", "{", "return" ]
GCC
arm
MD
next_suggestion
CPU
12,328
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
[ "[", "(", "set", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V2SI", "[", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_WQMULWMR", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
or1k
CPP
code_generation
CPU
12,329
[ "static", "bool", "or", "<NUM_LIT>", "k_strict_argument_naming", "(", "cumulative_args_t", ")", "{", "return", "true", ";", "}" ]
[ "Worker", "for", "TARGET_STRICT_ARGUMENT_NAMING", ".", "Return", "true", "always", "as", "on", "OpenRISC", "the", "last", "argument", "in", "a", "variatic", "function", "is", "named", "." ]
LLVM
X86
CPP
next_suggestion
CPU
12,330
[ "for", "(", "int", "j", "=", "<NUM_LIT>", ";", "j", "<", "<NUM_LIT>", ";", "++", "j", ")", "if", "(", "Operands", "[", "j", "]", ".", "getValueType", "(", ")", "!=", "VT", ")", "{" ]
[ "if", "(", "!", "IsConstVectorInRange", "(", "RHS", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "LHS", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "ADD", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Operands", "[", "<NUM_LIT>", "]", ";", "Operands", "[", "<NUM_LIT>", "]", "=", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Operands", "[", "<NUM_LIT>", "]", "=", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "AVGBuilder", "=", "[", "]", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "ArrayRef", "<", "SDValue", ">", "Ops", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "Ops", "[", "<NUM_LIT>", "]", ".", "getValueType", "(", ")", ",", "Ops", ")", ";", "}", ";", "auto", "AVGSplitter", "=", "[", "&", "]", "(", "SDValue", "Op0", ",", "SDValue", "Op1", ")", "{", "unsigned", "NumElemsPow2", "=", "PowerOf2Ceil", "(", "NumElems", ")", ";", "EVT", "Pow2VT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "ScalarVT", ",", "NumElemsPow2", ")", ";", "if", "(", "NumElemsPow2", "!=", "NumElems", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops0", "(", "NumElemsPow2", ",", "DAG", ".", "getUNDEF", "(", "ScalarVT", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops1", "(", "NumElemsPow2", ",", "DAG", ".", "getUNDEF", "(", "ScalarVT", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", ";", "++", "i", ")", "{", "SDValue", "Idx", "=", "DAG", ".", "getIntPtrConstant", "(", "i", ",", "DL", ")", ";", "Ops0", "[", "i", "]", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "DL", ",", "ScalarVT", ",", "Op0", ",", "Idx", ")", ";", "Ops1", "[", "i", "]", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "DL", ",", "ScalarVT", ",", "Op1", ",", "Idx", ")", ";", "}", "Op0", "=", "DAG", ".", "getBuildVector", "(", "Pow2VT", ",", "DL", ",", "Ops0", ")", ";", "Op1", "=", "DAG", ".", "getBuildVector", "(", "Pow2VT", ",", "DL", ",", "Ops1", ")", ";", "}", "SDValue", "Res", "=", "SplitOpsAndApply", "(", "DAG", ",", "Subtarget", ",", "DL", ",", "Pow2VT", ",", "{", "Op0", ",", "Op1", "}", ",", "AVGBuilder", ")", ";", "if", "(", "NumElemsPow2", "==", "NumElems", ")", "return", "Res", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "VT", ",", "Res", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "}", ";", "if", "(", "IsConstVectorInRange", "(", "Operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "ScalarVT", "==", "MVT", "::", "i8", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "&&", "Operands", "[", "<NUM_LIT>", "]", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ZERO_EXTEND", "&&", "Operands", "[", "<NUM_LIT>", "]", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "VT", ")", "{", "SDValue", "VecOnes", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "InVT", ")", ";", "Operands", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SUB", ",", "DL", ",", "InVT", ",", "Operands", "[", "<NUM_LIT>", "]", ",", "VecOnes", ")", ";", "Operands", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "DL", ",", "VT", ",", "Operands", "[", "<NUM_LIT>", "]", ")", ";", "return", "AVGSplitter", "(", "Operands", "[", "<NUM_LIT>", "]", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Operands", "[", "<NUM_LIT>", "]", ")", ";", "}", "auto", "FindAddLike", "=", "[", "&", "]", "(", "SDValue", "V", ",", "SDValue", "&", "Op0", ",", "SDValue", "&", "Op1", ")", "{", "if", "(", "ISD", "::", "ADD", "==", "V", ".", "getOpcode", "(", ")", ")", "{", "Op0", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Op1", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "ISD", "::", "ZERO_EXTEND", "!=", "V", ".", "getOpcode", "(", ")", ")", "return", "false", ";", "V", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "V", ".", "getValueType", "(", ")", "!=", "VT", "||", "ISD", "::", "OR", "!=", "V", ".", "getOpcode", "(", ")", "||", "!", "DAG", ".", "haveNoCommonBitsSet", "(", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "Op0", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Op1", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", ";", "SDValue", "Op0", ",", "Op1", ";", "if", "(", "FindAddLike", "(", "Operands", "[", "<NUM_LIT>", "]", ",", "Op0", ",", "Op1", ")", ")", "std", "::", "swap", "(", "Operands", "[", "<NUM_LIT>", "]", ",", "Operands", "[", "<NUM_LIT>", "]", ")", ";", "else", "if", "(", "!", "FindAddLike", "(", "Operands", "[", "<NUM_LIT>", "]", ",", "Op0", ",", "Op1", ")", ")", "return", "SDValue", "(", ")", ";", "Operands", "[", "<NUM_LIT>", "]", "=", "Op0", ";", "Operands", "[", "<NUM_LIT>", "]", "=", "Op1", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "if", "(", "!", "IsConstVectorInRange", "(", "Operands", "[", "i", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "continue", ";", "std", "::", "swap", "(", "Operands", "[", "i", "]", ",", "Operands", "[", "<NUM_LIT>", "]", ")", ";" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
12,331
[ "}" ]
[ "Result", "=", "APInt", "(", "BW", ",", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "BW", "<=", "<NUM_LIT>", ")", "{", "int64_t", "V", "=", "A1", ".", "getZExtValue", "(", ")", ";", "V", "<<=", "(", "<NUM_LIT>", "-", "Bits", "-", "Offset", ")", ";", "if", "(", "Signed", ")", "V", ">>=", "(", "<NUM_LIT>", "-", "Bits", ")", ";", "else", "V", "=", "static_cast", "<", "uint64_t", ">", "(", "V", ")", ">>", "(", "<NUM_LIT>", "-", "Bits", ")", ";", "Result", "=", "APInt", "(", "BW", ",", "V", ",", "Signed", ")", ";", "return", "true", ";" ]
GCC
avr
MD
stmt_completion
MPU
12,332
[ "lshiftrt", "rotate", "]", ")" ]
[ "(", "define_code_iterator", "di_shifts", "[", "ashift", "ashiftrt" ]
LLVM
PowerPC
CPP
stmt_completion
CPU
12,333
[ ":" ]
[ "(", "Subtarget", ".", "hasAltivec", "(", ")", "?", "CSR_Darwin32_Altivec_SaveList", ":", "CSR_Darwin32_SaveList", ")", ";", "return", "Subtarget", ".", "isPPC64", "(", ")", "?", "(", "Subtarget", ".", "hasAltivec", "(", ")", "?", "CSR_SVR464_Altivec_SaveList", ":", "CSR_SVR464_SaveList", ")" ]
LLVM
Hexagon
CPP
code_generation
DSP
12,334
[ "SDValue", "HexagonTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "if", "(", "isHvxOperation", "(", "N", ",", "DCI", ".", "DAG", ")", ")", "{", "if", "(", "SDValue", "V", "=", "PerformHvxDAGCombine", "(", "N", ",", "DCI", ")", ")", "return", "V", ";", "return", "SDValue", "(", ")", ";", "}", "if", "(", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Op", "(", "N", ",", "<NUM_LIT>", ")", ";", "const", "SDLoc", "&", "dl", "(", "Op", ")", ";", "unsigned", "Opc", "=", "Op", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "SDValue", "P", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "switch", "(", "P", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "DCI", ".", "DAG", ".", "getConstant", "(", "-", "<NUM_LIT>", ",", "dl", ",", "ty", "(", "Op", ")", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "getZero", "(", "dl", ",", "ty", "(", "Op", ")", ",", "DCI", ".", "DAG", ")", ";", "default", ":", "break", ";", "}", "}", "else", "if", "(", "Opc", "==", "ISD", "::", "VSELECT", ")", "{", "SDValue", "Cond", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Cond", "->", "getOpcode", "(", ")", "==", "ISD", "::", "XOR", ")", "{", "SDValue", "C0", "=", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "C1", "=", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "C1", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "SDValue", "VSel", "=", "DCI", ".", "DAG", ".", "getNode", "(", "ISD", "::", "VSELECT", ",", "dl", ",", "ty", "(", "Op", ")", ",", "C0", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "VSel", ";", "}", "}", "}", "return", "SDValue", "(", ")", ";", "}" ]
[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]
LLVM
Hexagon
CPP
next_suggestion
DSP
12,335
[ "assert", "(", "MCI", ".", "getOperand", "(", "MCI", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "<STR_LIT>", "Parent pointer", "<STR_LIT>", ")", ";" ]
[ "static", "void", "SanityCheckImplicitOperands", "(", "MCInst", "const", "&", "MCI", ")", "{", "assert", "(", "MCI", ".", "getNumOperands", "(", ")", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", "At least the two implicit operands", "<STR_LIT>", ")", ";", "assert", "(", "MCI", ".", "getOperand", "(", "MCI", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ".", "isInst", "(", ")", "&&", "<STR_LIT>", "Implicit bits and flags", "<STR_LIT>", ")", ";" ]
LLVM
AArch64
TD
next_suggestion
CPU
12,336
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Imm", "{", "<NUM_LIT>", "}", ";" ]
[ "def", "SQRDMULHssv_2S", ":", "NeonI_ScalarXIndexedElemArith", "<", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "FPR32", ",", "FPR32", ",", "VPR64", ",", "neon_uimm1_bare", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC
arm
MD
next_suggestion
CPU
12,337
[ "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC
pa
CPP
next_suggestion
CPU
12,338
[ "}" ]
[ "if", "(", "write_symbols", "!=", "NO_DEBUG", ")", "{", "output_file_directive", "(", "asm_out_file", ",", "main_input_filename", ")", ";", "if", "(", "want_version", ")", "aputs", "(", "<STR_LIT>", "\\t.version\\t\\\"01.01\\\"\\n", "<STR_LIT>", ")", ";", "}" ]
GCC
arm
CPP
next_suggestion
CPU
12,339
[ "_", "_", "rv", ".", "_", "_", "o", "=", "_", "_", "builtin_neon_vld3v4hi", "(", "(", "const", "_", "_", "builtin_neon_hi", "*", ")", "_", "_", "a", ")", ";" ]
[ "vld3_s16", "(", "const", "int16_t", "*", "_", "_", "a", ")", "{", "union", "{", "int16x4x3_t", "_", "_", "i", ";", "_", "_", "builtin_neon_ei", "_", "_", "o", ";", "}", "_", "_", "rv", ";" ]
GCC
alpha
MD
next_suggestion
MPU
12,340
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extract", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ashift", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM
Sparc
CPP
stmt_completion
CPU
12,341
[ "hasVarSizedObjects", "(", ")", ";" ]
[ "return", "!", "MF", ".", "getFrameInfo", "(", ")", "." ]
GCC
i386
MD
program_repair
CPU
12,342
[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]
[ "(", "set", "(", "strict_low_part", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "and", ":", "QI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
GCC
i370
MD
next_suggestion
CPU
12,343
[ "<STR_LIT>" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]
LLVM
TOY
CPP
code_generation
CPU
12,344
[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "TOY Assembly Printer", "<STR_LIT>", ";", "}" ]
[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
LLVM
X86
TD
stmt_completion
CPU
12,345
[ ",", "<NUM_LIT>", "]", ";" ]
[ "def", "ICXWriteResGroup86", ":", "SchedWriteRes", "<", "[", "ICXPort4", ",", "ICXPort23", ",", "ICXPort237", ",", "ICXPort06", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>" ]
LLVM
SystemZ
CPP
stmt_completion
CPU
12,346
[ ")", ";" ]
[ "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "sizeof", "(", "ErrorInfo", ")", "*", "<NUM_LIT>", "-", "<NUM_LIT>", ";", "++", "I", ")", "{", "if", "(", "ErrorInfo", "&", "Mask", ")", "{", "Msg", "+=", "<STR_LIT>", "<STR_LIT>", ";", "Msg", "+=", "getSubtargetFeatureName", "(", "ErrorInfo", "&", "Mask", ")", ";", "}", "Mask", "<<=", "<NUM_LIT>", ";", "}", "return", "Error", "(", "IDLoc", ",", "Msg", ")", ";", "}", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "<NUM_LIT>", "ULL", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "too few operands for instruction", "<STR_LIT>", ")", ";", "ErrorLoc", "=", "(", "(", "SystemZOperand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "<STR_LIT>", "invalid operand for instruction", "<STR_LIT>" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
12,347
[ "}" ]
[ "bool", "isStartPacket", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "return", "(", "PacketInfo", ".", "count", "(", "MI", ")", "&&", "(", "PacketInfo", ".", "find", "(", "MI", ")", "->", "second", "&", "Hexagon", "::", "StartPacket", ")", ")", ";" ]
LLVM
AMDGPU
CPP
program_repair
GPU
12,348
[ "<FIXS>", "return", "isImmTy", "(", "ImmTyOffset", ")", "&&", "isUInt", "<NUM_LIT>", ">", "(", "getImm", "(", ")", ")", ";", "<FIXE>" ]
[ "}", "bool", "AMDGPUOperand", "::", "isMubufOffset", "(", ")", "const", "{", "<BUGS>", "return", "isImm", "(", ")", "&&", "isUInt", "<NUM_LIT>", ">", "(", "getImm", "(", ")", ")", ";", "<BUGE>", "}", "void", "AMDGPUAsmParser", "::", "cvtMubuf", "(", "MCInst", "&", "Inst", "," ]
GCC
m68k
CPP
stmt_completion
MPU
12,349
[ ";" ]
[ "case", "NE", ":", "return", "<STR_LIT>", "fjeq %l3", "<STR_LIT>", ";", "case", "GT", ":", "return", "<STR_LIT>", "fjngt %l3", "<STR_LIT>", ";", "case", "LT", ":", "return", "<STR_LIT>", "fjnlt %l3", "<STR_LIT>", ";", "case", "GE", ":", "return", "<STR_LIT>", "fjnge %l3", "<STR_LIT>", ";", "case", "LE", ":", "return", "<STR_LIT>", "fjnle %l3", "<STR_LIT>", ";", "case", "ORDERED", ":", "return", "<STR_LIT>", "fjun %l3", "<STR_LIT>", ";", "case", "UNORDERED", ":", "return", "<STR_LIT>", "fjor %l3", "<STR_LIT>", ";", "case", "UNEQ", ":", "return", "<STR_LIT>", "fjogl %l3", "<STR_LIT>" ]
GCC
v850
CPP
stmt_completion
MPU
12,350
[ ")", "{" ]
[ "if", "(", "DECL_SECTION_NAME", "(", "decl", ")", ")", "{", "const", "char", "*", "name", "=", "DECL_SECTION_NAME", "(", "decl", ")", ";", "if", "(", "streq", "(", "name", ",", "<STR_LIT>", ".zdata", "<STR_LIT>", ")", "||", "streq", "(", "name", ",", "<STR_LIT>", ".zbss", "<STR_LIT>", ")", ")", "v850_set_data_area", "(", "decl", ",", "DATA_AREA_ZDA", ")", ";", "else", "if", "(", "streq", "(", "name", ",", "<STR_LIT>", ".sdata", "<STR_LIT>", ")", "||", "streq", "(", "name", ",", "<STR_LIT>", ".sbss", "<STR_LIT>", ")", ")", "v850_set_data_area", "(", "decl", ",", "DATA_AREA_SDA", ")", ";", "else", "if", "(", "streq", "(", "name", ",", "<STR_LIT>", ".tdata", "<STR_LIT>", ")", ")", "v850_set_data_area", "(", "decl", ",", "DATA_AREA_TDA", ")", ";", "}", "else", "{", "int", "size", "=", "int_size_in_bytes", "(", "TREE_TYPE", "(", "decl", ")", ")", ";", "if", "(", "size", "<=", "<NUM_LIT>", ")", ";", "else", "if", "(", "size", "<=", "small_memory_max", "[", "(", "int", ")", "SMALL_MEMORY_TDA", "]", ")", "v850_set_data_area", "(", "decl", ",", "DATA_AREA_TDA", ")", ";", "else", "if", "(", "size", "<=", "small_memory_max", "[", "(", "int", ")", "SMALL_MEMORY_SDA", "]", ")", "v850_set_data_area", "(", "decl", ",", "DATA_AREA_SDA", ")", ";", "else", "if", "(", "size", "<=", "small_memory_max", "[", "(", "int", ")", "SMALL_MEMORY_ZDA", "]", ")", "v850_set_data_area", "(", "decl", ",", "DATA_AREA_ZDA", ")", ";", "}", "if", "(", "v850_get_data_area", "(", "decl", ")", "==", "DATA_AREA_NORMAL", ")", "return", ";", "}", "flags", "=", "SYMBOL_REF_FLAGS", "(", "symbol", ")", ";", "switch", "(", "v850_get_data_area", "(", "decl", ")" ]
LLVM
VE
CPP
stmt_completion
CPU
12,351
[ "++", ";" ]
[ "if", "(", "!", "isa", "<", "BuildVectorSDNode", ">", "(", "N", ")", ")", "return", "false", ";", "const", "auto", "*", "BVN", "=", "cast", "<", "BuildVectorSDNode", ">", "(", "N", ")", ";", "unsigned", "Idx", ";", "for", "(", "Idx", "=", "<NUM_LIT>", ";", "Idx", "<", "BVN", "->", "getNumOperands", "(", ")", ";", "++", "Idx", ")", "{", "auto", "ElemV", "=", "BVN", "->", "getOperand", "(", "Idx", ")", ";", "if", "(", "!", "ElemV", "->", "isUndef", "(", ")", ")", "break", ";", "}", "if", "(", "Idx", "==", "BVN", "->", "getNumOperands", "(", ")", ")", "return", "false", ";", "UniqueIdx", "=", "Idx" ]
LLVM
AArch64
TD
next_suggestion
CPU
12,352
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";" ]
LLVM
AArch64
TD
stmt_completion
CPU
12,353
[ ":", "$", "src", ",", "imm0_63", ":", "$", "shift", ",", "<NUM_LIT>", ")", ">", ";" ]
[ "def", ":", "InstAlias", "<", "<STR_LIT>", ",", "(", "SBFMXri", "GPR64", ":", "$", "dst", ",", "GPR64" ]
GCC
stormy16
MD
stmt_completion
CPU
12,354
[ ")", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", ":", "HI", "(", "any_lshift", ":", "HI", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
alpha
MD
program_repair
MPU
12,355
[ "<FIXS>", "might", "coincide", "with", "that", "of", "operands", "[", "<NUM_LIT>", "]", "(", "which", "is", "why", "we", "made", "<FIXE>" ]
[ "{", "extern", "rtx", "get_unaligned_address", "(", ")", "rtx", "addr", "=", "get_unaligned_address", "(", "operands", "[", "<NUM_LIT>", "]", ")", "rtx", "scratch", "=", "gen_rtx", "(", "REG", ",", "DImode", ",", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "=", "=", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")" ]
LLVM
Patmos
CPP
stmt_completion
VLIW
12,356
[ "else", "{" ]
[ "map", "<", "unsigned", ",", "Location", ">", "::", "iterator", "findCurUseLoc", "=", "curLocs", ".", "find", "(", "usePred", ")", ";", "assert", "(", "findCurUseLoc", "!=", "curLocs", ".", "end", "(", ")", ")", ";", "Location", "&", "curUseLoc", "=", "findCurUseLoc", "->", "second", ";", "if", "(", "curUseLoc", ".", "getType", "(", ")", "!=", "Register", ")", "{", "return", "handleIfNotInRegister", "(", "blockIndex", ",", "FreeLocs", ",", "curLocs", ",", "findCurUseLoc", ")", ";", "}" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
12,357
[ "Op", ",", "DAG", ")", ";" ]
[ "case", "ISD", "::", "FNEARBYINT", ":", "return", "LowerFNEARBYINT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FROUND", ":", "return", "LowerFROUND", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FFLOOR", ":", "return", "LowerFFLOOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FLOG", ":", "return", "LowerFLOG", "(", "Op", ",", "DAG", ",", "<NUM_LIT>", "/", "AMDGPU_LOG2E_F", ")", ";", "case", "ISD", "::", "FLOG10", ":", "return", "LowerFLOG", "(", "Op", ",", "DAG", ",", "AMDGPU_LN2_F", "/", "AMDGPU_LN10_F", ")", ";", "case", "ISD", "::", "SINT_TO_FP", ":", "return", "LowerSINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "UINT_TO_FP", ":", "return", "LowerUINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FP_TO_FP16", ":", "return", "LowerFP_TO_FP16", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FP_TO_SINT", ":", "return", "LowerFP_TO_SINT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FP_TO_UINT", ":", "return", "LowerFP_TO_UINT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "CTTZ", ":", "case", "ISD", "::", "CTTZ_ZERO_UNDEF", ":", "case", "ISD", "::", "CTLZ", ":", "case", "ISD", "::", "CTLZ_ZERO_UNDEF", ":", "return", "LowerCTLZ_CTTZ", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "DYNAMIC_STACKALLOC", ":", "return", "LowerDYNAMIC_STACKALLOC", "(" ]
LLVM
X86
CPP
stmt_completion
CPU
12,358
[ ":", "return", "<NUM_LIT>", ";" ]
[ "unsigned", "X86InstrInfo", "::", "sizeOfImm", "(", "const", "TargetInstrDesc", "*", "Desc", ")", "{", "switch", "(", "Desc", "->", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>" ]
GCC
i386
CPP
stmt_completion
CPU
12,359
[ "(", "_", "_", "v32hi", ")", "_", "mm512_setzero_hi", "(", ")", ",", "(", "_", "_", "mmask32", ")", "_", "_", "U", ")", ";" ]
[ "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_paddusw512_mask", "(", "(", "_", "_", "v32hi", ")", "_", "_", "A", ",", "(", "_", "_", "v32hi", ")", "_", "_", "B", "," ]
LLVM
ARM
TD
next_suggestion
CPU
12,360
[ "}" ]
[ "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "PostIdxRegShiftedAsmOperand", ";", "let", "MIOperandInfo", "=", "(", "ops", "GPRnopc", ",", "i32imm", ")", ";" ]
LLVM
SystemZ
TD
next_suggestion
CPU
12,361
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "}", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V3", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "I4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M5", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
12,362
[ "}" ]
[ "def", "L4_loadbsw4_ur", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "u2_0Imm", ":", "$", "Ii", ",", "u32_0Imm", ":", "$", "II", ")", ",", "<STR_LIT>", ",", "tc_bab0eed9", ",", "TypeLD", ">", ",", "Enc_6185fe", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseLongOffset", ";", "let", "accessSize", "=", "WordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isExtended", "=", "<NUM_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "DecoderNamespace", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
LLVM
X86
TD
next_suggestion
CPU
12,363
[ "}" ]
[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";" ]
LLVM
Hexagon
TD
stmt_completion
DSP
12,364
[ "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCompare", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=" ]
GCC
c6x
MD
stmt_completion
VLIW
12,365
[ "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "any_ext", ":", "SI", "(", "match_operand", ":", "QIHIM", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr" ]
LLVM
ARM
CPP
next_suggestion
CPU
12,366
[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Enc", ")", ")", ";" ]
[ "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid number of operands!", "<STR_LIT>", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "uint32_t", "Enc", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "~", "CE", "->", "getValue", "(", ")", ")", ";" ]
GCC
ia64
MD
next_suggestion
CPU
12,367
[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]
[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]
GCC
rs6000
MD
stmt_completion
CPU
12,368
[ "]", ")" ]
[ "(", "define_mode_iterator", "SFDF", "[", "SF", "DF" ]
LLVM
AArch64
CPP
program_repair
CPU
12,369
[ "<FIXS>", "<NUM_LIT>", "U", ",", "<FIXE>" ]
[ "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<BUGS>", "<NUM_LIT>", "U", ",", "<BUGE>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", "," ]
GCC
tilegx
CPP
program_repair
VLIW
12,370
[ "<FIXS>", "<FIXE>", "<FIXS>", "mem_right", ")", ")", ";", "emit_insn", "(", "gen_extendqidi2", "(", "gen_lowpart", "(", "DImode", ",", "left", ")", ",", "mem_left", ")", ")", ";", "<FIXE>", "<FIXS>", "gen_lowpart", "(", "DImode", ",", "left", ")", ")", ")", ";", "<FIXE>", "<FIXS>", "rtx", "right", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "gen_zero_extendqidi2", "(", "gen_lowpart", "(", "DImode", ",", "right", ")", ",", "mem_right", ")", ")", ";", "emit_insn", "(", "gen_zero_extendqidi2", "(", "gen_lowpart", "(", "DImode", ",", "left", ")", ",", "mem_left", ")", ")", ";", "<FIXE>", "<FIXS>", "gen_lowpart", "(", "DImode", ",", "left", ")", ",", "gen_lowpart", "(", "DImode", ",", "right", ")", ")", ")", ";", "<FIXE>" ]
[ "mode", "=", "GET_MODE", "(", "dest_reg", ")", ";", "<BUGS>", "hi", "=", "gen_reg_rtx", "(", "mode", ")", ";", "<BUGE>", "if", "(", "bitsize", "==", "<NUM_LIT>", "*", "BITS_PER_UNIT", "&&", "(", "bit_offset", "%", "BITS_PER_UNIT", ")", "==", "<NUM_LIT>", ")", "{", "mem_lo", "=", "adjust_address", "(", "mem", ",", "QImode", ",", "byte_offset", ")", ";", "mem_hi", "=", "adjust_address", "(", "mem", ",", "QImode", ",", "byte_offset", "+", "<NUM_LIT>", ")", ";", "if", "(", "sign", ")", "{", "emit_insn", "(", "gen_zero_extendqidi2", "(", "gen_lowpart", "(", "DImode", ",", "dest_reg", ")", ",", "<BUGS>", "mem_lo", ")", ")", ";", "emit_insn", "(", "gen_extendqidi2", "(", "gen_lowpart", "(", "DImode", ",", "hi", ")", ",", "mem_hi", ")", ")", ";", "<BUGE>", "emit_insn", "(", "gen_insv", "(", "gen_lowpart", "(", "DImode", ",", "dest_reg", ")", ",", "GEN_INT", "(", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "<BUGS>", "gen_lowpart", "(", "DImode", ",", "hi", ")", ")", ")", ";", "<BUGE>", "}", "else", "{", "<BUGS>", "rtx", "lo", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "gen_zero_extendqidi2", "(", "gen_lowpart", "(", "DImode", ",", "lo", ")", ",", "mem_lo", ")", ")", ";", "emit_insn", "(", "gen_zero_extendqidi2", "(", "gen_lowpart", "(", "DImode", ",", "hi", ")", ",", "mem_hi", ")", ")", ";", "<BUGE>", "emit_insn", "(", "gen_insn_v1int_l", "(", "gen_lowpart", "(", "DImode", ",", "dest_reg", ")", ",", "<BUGS>", "gen_lowpart", "(", "DImode", ",", "hi", ")", ",", "gen_lowpart", "(", "DImode", ",", "lo", ")", ")", ")", ";", "<BUGE>", "}", "return", ";" ]
LLVM
SystemZ
TD
stmt_completion
CPU
12,371
[ "<NUM_LIT>", ";" ]
[ "let", "hasSideEffects", "=", "<NUM_LIT>", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "mayStore", "=", "<NUM_LIT>", ";", "string", "DispKey", "=", "<STR_LIT>", ";", "string", "DispSize", "=", "<STR_LIT>", ";", "string", "OpKey", "=", "<STR_LIT>", ";", "string", "OpType", "=", "<STR_LIT>", ";", "string", "MemKey", "=", "<STR_LIT>", ";", "string", "MemType", "=", "<STR_LIT>", ";", "string", "NumOpsKey", "=", "<STR_LIT>", ";", "string", "NumOpsValue", "=", "<STR_LIT>", ";", "bit", "SimpleBDXLoad", "=", "<NUM_LIT>", ";", "bit", "SimpleBDXStore", "=", "<NUM_LIT>", ";", "bit", "Has20BitOffset", "=", "<NUM_LIT>", ";", "bit", "HasIndex", "=", "<NUM_LIT>", ";", "bit", "Is128Bit", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "AccessBytes", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "CCValues", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "CompareZeroCCMask", "=", "<NUM_LIT>", ";", "bit", "CCMaskFirst", "=", "<NUM_LIT>", ";", "bit", "CCMaskLast", "=" ]
LLVM
AArch64
TD
next_suggestion
CPU
12,372
[ "}" ]
[ "def", "A64FXWrite_LD114", ":", "SchedWriteRes", "<", "[", "A64FXGI56", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]
GCC
i386
CPP
program_repair
CPU
12,373
[ "<FIXS>", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "<FIXE>", "<FIXS>", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "<FIXE>" ]
[ "if", "(", "size", "!=", "rounded_size", ")", "{", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "stack_pointer_rtx", ",", "<BUGS>", "plus_constant", "(", "stack_pointer_rtx", ",", "<BUGE>", "rounded_size", "-", "size", ")", ")", ")", ";", "emit_stack_probe", "(", "stack_pointer_rtx", ")", ";", "}", "last", "=", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "stack_pointer_rtx", ",", "<BUGS>", "plus_constant", "(", "stack_pointer_rtx", ",", "<BUGE>", "PROBE_INTERVAL", "+", "dope", ")", ")", ")", ";", "release_scratch_register_on_entry", "(", "&", "sr", ")", ";" ]
GCC
arm
MD
stmt_completion
CPU
12,374
[ "v", ")" ]
[ "RTVEC_ELT", "(", "v", ",", "i", ")", "=", "GEN_INT", "(", "<", "V_mode_nunits", ">", "/", "<NUM_LIT>", "+", "i", ")", "t1", "=", "gen_rtx_PARALLEL", "(", "<", "MODE", ">", "mode", "," ]
GCC
arm
CPP
stmt_completion
CPU
12,375
[ "_", "p", ")", ";" ]
[ "return", "_", "_", "builtin_mve_vcmpeqq_m_n_fv8hf", "(", "_", "_", "a", ",", "_", "_", "b", ",", "_" ]
LLVM
PowerPC
CPP
program_repair
CPU
12,376
[ "<FIXS>", "initializePPCDAGToDAGISelLegacyPass", "(", "PR", ")", ";", "<FIXE>" ]
[ "initializePPCExpandAtomicPseudoPass", "(", "PR", ")", ";", "initializeGlobalISel", "(", "PR", ")", ";", "initializePPCCTRLoopsPass", "(", "PR", ")", ";", "<BUGS>", "initializePPCDAGToDAGISelPass", "(", "PR", ")", ";", "<BUGE>", "initializePPCMergeStringPoolPass", "(", "PR", ")", ";", "}" ]
LLVM
ARM
TD
next_suggestion
CPU
12,377
[ "}" ]
[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "nImmVMOVI32AsmOperand", ";" ]
LLVM
ARM64
TD
next_suggestion
CPU
12,378
[ "let", "MIOperandInfo", "=", "(", "ops", "GPR64sp", ":", "$", "base", ",", "i32imm", ":", "$", "offset", ")", ";" ]
[ "def", "am_indexed128simm7_wb", ":", "Operand", "<", "i32", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "MemoryIndexed128SImm7", ";" ]
GCC
ia64
MD
stmt_completion
CPU
12,379
[ ")", ")", ")" ]
[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>" ]
GCC
sh
CPP
next_suggestion
CPU
12,380
[ "return", "GET_CODE", "(", "p", ")", "==", "SET", "&&", "GET_CODE", "(", "XEXP", "(", "p", ",", "<NUM_LIT>", ")", ")", "==", "IF_THEN_ELSE", ";" ]
[ "static", "bool", "is_conditional_insn", "(", "rtx_insn", "*", "i", ")", "{", "if", "(", "!", "(", "INSN_P", "(", "i", ")", "&&", "NONDEBUG_INSN_P", "(", "i", ")", ")", ")", "return", "false", ";", "rtx", "p", "=", "PATTERN", "(", "i", ")", ";" ]
GCC
nios2
MD
stmt_completion
MPU
12,381
[ "match_code", "<STR_LIT>", ")" ]
[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>", "(", "and", "(" ]
LLVM
MINA32
CPP
next_suggestion
CPU
12,382
[ "}" ]
[ "MINA32TargetMachine", "&", "getMINA32TargetMachine", "(", ")", "const", "{", "return", "getTM", "<", "MINA32TargetMachine", ">", "(", ")", ";" ]
GCC
mips
CPP
program_repair
CPU
12,383
[ "<FIXS>", "static", "bool", "mips_in_small_data_p", "(", "const_tree", ")", ";", "static", "bool", "mips_use_anchors_for_symbol_p", "(", "const_rtx", ")", ";", "<FIXE>" ]
[ "static", "section", "*", "mips_select_rtx_section", "(", "enum", "machine_mode", ",", "rtx", ",", "unsigned", "HOST_WIDE_INT", ")", ";", "static", "section", "*", "mips_function_rodata_section", "(", "tree", ")", ";", "<BUGS>", "static", "bool", "mips_in_small_data_p", "(", "tree", ")", ";", "static", "bool", "mips_use_anchors_for_symbol_p", "(", "rtx", ")", ";", "<BUGE>", "static", "int", "mips_fpr_return_fields", "(", "const_tree", ",", "tree", "*", ")", ";", "static", "bool", "mips_return_in_msb", "(", "const_tree", ")", ";", "static", "rtx", "mips_return_fpr_pair", "(", "enum", "machine_mode", "mode", "," ]
GCC
rs6000
CPP
next_suggestion
CPU
12,384
[ "return", "(", "(", "qword", ")", "(", "vec_and", "(", "vec_slo", "(", "(", "vec_uchar16", ")", "(", "a", ")", ",", "x", ".", "v", ")", ",", "mask", ")", ")", ")", ";" ]
[ "x", ".", "v", "=", "vec_splat", "(", "(", "vec_uchar16", ")", "(", "count", ")", ",", "<NUM_LIT>", ")", ";", "cnt", "=", "x", ".", "i", "[", "<NUM_LIT>", "]", ";", "mask", "=", "(", "cnt", "&", "<NUM_LIT>", ")", "?", "vec_splat_u8", "(", "<NUM_LIT>", ")", ":", "vec_splat_u8", "(", "-", "<NUM_LIT>", ")", ";" ]
GCC
i386
CPP
next_suggestion
CPU
12,385
[ "if", "(", "TARGET_64BIT", "&&", "(", "GET_CODE", "(", "base", ")", "==", "SYMBOL_REF", "||", "GET_CODE", "(", "base", ")", "==", "LABEL_REF", ")", ")", "base", "=", "force_reg", "(", "mode", ",", "base", ")", ";" ]
[ "set_mem_alias_set", "(", "new", "_", "rtx", ",", "ix86_GOT_alias_set", "(", ")", ")", ";", "}", "new", "_", "rtx", "=", "copy_to_suggested_reg", "(", "new", "_", "rtx", ",", "reg", ",", "Pmode", ")", ";", "}", "else", "{", "if", "(", "CONST_INT_P", "(", "addr", ")", "&&", "!", "x86_64_immediate_operand", "(", "addr", ",", "VOIDmode", ")", ")", "new", "_", "rtx", "=", "copy_to_suggested_reg", "(", "addr", ",", "reg", ",", "Pmode", ")", ";", "else", "if", "(", "GET_CODE", "(", "addr", ")", "==", "CONST", ")", "{", "addr", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "UNSPEC", "||", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "UNSPEC", ")", ")", "return", "or", "ig", ";", "gcc_assert", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", ")", ";", "}", "if", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", ")", "{", "rtx", "op0", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "op1", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "TARGET_PECOFF", "&&", "gotoff_operand", "(", "op0", ",", "Pmode", ")", "&&", "CONST_INT_P", "(", "op1", ")", ")", "{", "if", "(", "!", "TARGET_64BIT", ")", "{", "new", "_", "rtx", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "op0", ")", ",", "UNSPEC_GOTOFF", ")", ";", "new", "_", "rtx", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "new", "_", "rtx", ",", "op1", ")", ";", "new", "_", "rtx", "=", "gen_rtx_CONST", "(", "Pmode", ",", "new", "_", "rtx", ")", ";", "if", "(", "reg", "!=", "<NUM_LIT>", ")", "{", "gcc_assert", "(", "REG_P", "(", "reg", ")", ")", ";", "new", "_", "rtx", "=", "expand_simple_binop", "(", "Pmode", ",", "PLUS", ",", "pic_offset_table_rtx", ",", "new", "_", "rtx", ",", "reg", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "}", "else", "new", "_", "rtx", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "pic_offset_table_rtx", ",", "new", "_", "rtx", ")", ";", "}", "else", "{", "if", "(", "INTVAL", "(", "op1", ")", "<", "-", "<NUM_LIT>", "*", "<NUM_LIT>", "*", "<NUM_LIT>", "||", "INTVAL", "(", "op1", ")", ">=", "<NUM_LIT>", "*", "<NUM_LIT>", "*", "<NUM_LIT>", ")", "{", "if", "(", "!", "x86_64_immediate_operand", "(", "op1", ",", "Pmode", ")", ")", "op1", "=", "force_reg", "(", "Pmode", ",", "op1", ")", ";", "new", "_", "rtx", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "force_reg", "(", "Pmode", ",", "op0", ")", ",", "op1", ")", ";", "}", "}", "}", "else", "{", "rtx", "base", "=", "legitimize_pic_address", "(", "op0", ",", "reg", ")", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "base", ")", ";", "new", "_", "rtx", "=", "legitimize_pic_address", "(", "op1", ",", "base", "==", "reg", "?", "NULL_RTX", ":", "reg", ")", ";", "if", "(", "CONST_INT_P", "(", "new", "_", "rtx", ")", ")", "{", "if", "(", "INTVAL", "(", "new", "_", "rtx", ")", "<", "-", "<NUM_LIT>", "*", "<NUM_LIT>", "*", "<NUM_LIT>", "||", "INTVAL", "(", "new", "_", "rtx", ")", ">=", "<NUM_LIT>", "*", "<NUM_LIT>", "*", "<NUM_LIT>", ")", "{", "if", "(", "!", "x86_64_immediate_operand", "(", "new", "_", "rtx", ",", "mode", ")", ")", "new", "_", "rtx", "=", "force_reg", "(", "mode", ",", "new", "_", "rtx", ")", ";", "new", "_", "rtx", "=", "gen_rtx_PLUS", "(", "mode", ",", "force_reg", "(", "mode", ",", "base", ")", ",", "new", "_", "rtx", ")", ";", "}", "else", "new", "_", "rtx", "=", "plus_constant", "(", "mode", ",", "base", ",", "INTVAL", "(", "new", "_", "rtx", ")", ")", ";", "}", "else", "{" ]
GCC
or1k
CPP
stmt_completion
CPU
12,386
[ ";" ]
[ "mem", "=", "operands", "[", "<NUM_LIT>", "]", ";", "val", "=", "operands", "[", "<NUM_LIT>", "]", ";", "mode", "=", "GET_MODE", "(", "mem", ")", ";", "mem", "=", "or", "<NUM_LIT>", "k_adjust_atomic_subword", "(", "mem", ",", "&", "shift", ",", "&", "mask", ")", ";", "if", "(", "val", "!=", "const0_rtx", ")", "{", "val", "=", "convert_modes", "(", "SImode", ",", "mode", ",", "val", ",", "<NUM_LIT>", ")", ";", "val", "=", "expand_binop", "(", "SImode", ",", "ashl_optab", ",", "val", ",", "shift", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";", "}", "label", "=", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "gen_label_rtx", "(", ")", ")", ";", "emit_label", "(", "XEXP", "(", "label", ",", "<NUM_LIT>", ")", ")", ";", "scratch", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_load_locked", "(", "SImode", ",", "scratch", ",", "mem", ")" ]
LLVM
Nyuzi
CPP
next_suggestion
GPU
12,387
[ "}" ]
[ "if", "(", "Type", "==", "ELF", "::", "R_NYUZI_GOT", ")", "return", "true", ";", "return", "false", ";" ]
LLVM
ARM
TD
program_repair
CPU
12,388
[ "<FIXS>", "IIC_VMOVD", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "IIC_VMOVD", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<FIXE>" ]
[ "def", "VDUPfdf", ":", "N2V", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "{", "?", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "DPR", ":", "$", "dst", ")", ",", "(", "ins", "SPR", ":", "$", "src", ")", ",", "<BUGS>", "IIC_VMOVD", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<BUGE>", "[", "(", "set", "DPR", ":", "$", "dst", ",", "(", "v2f32", "(", "NEONvdup", "(", "f32", "SPR", ":", "$", "src", ")", ")", ")", ")", "]", ">", ";", "def", "VDUPfqf", ":", "N2V", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "{", "?", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "QPR", ":", "$", "dst", ")", ",", "(", "ins", "SPR", ":", "$", "src", ")", ",", "<BUGS>", "IIC_VMOVD", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<BUGE>", "[", "(", "set", "QPR", ":", "$", "dst", ",", "(", "v4f32", "(", "NEONvdup", "(", "f32", "SPR", ":", "$", "src", ")", ")", ")", ")", "]", ">", ";", "def", ":", "Pat", "(", "v2i64", "(", "NEONvduplane", "(", "v2i64", "QPR", ":", "$", "src", ")", ",", "imm", ":", "$", "lane", ")", ")", "," ]
LLVM
SystemZ
TD
stmt_completion
CPU
12,389
[ "I4", ";" ]
[ "field", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "V1", ";", "bits", "<", "<NUM_LIT>", ">", "V2", ";", "bits", "<", "<NUM_LIT>", ">", "I3", ";", "bits", "<", "<NUM_LIT>", ">", "I4", ";", "bits", "<", "<NUM_LIT>", ">", "M5", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
12,390
[ "}" ]
[ "if", "(", "BitWidth", "<=", "<NUM_LIT>", ")", "return", "&", "AMDGPU", "::", "AReg_160RegClass", ";", "if", "(", "BitWidth", "<=", "<NUM_LIT>", ")", "return", "&", "AMDGPU", "::", "AReg_192RegClass", ";", "if", "(", "BitWidth", "<=", "<NUM_LIT>", ")", "return", "&", "AMDGPU", "::", "AReg_256RegClass", ";", "if", "(", "BitWidth", "<=", "<NUM_LIT>", ")", "return", "&", "AMDGPU", "::", "AReg_512RegClass", ";", "if", "(", "BitWidth", "<=", "<NUM_LIT>", ")", "return", "&", "AMDGPU", "::", "AReg_1024RegClass", ";", "return", "nullptr", ";" ]
LLVM
Mips
CPP
next_suggestion
CPU
12,391
[ "}" ]
[ "}", "switch", "(", "Opc", ")", "{", "case", "Mips", "::", "PATCHABLE_FUNCTION_ENTER", ":", "LowerPATCHABLE_FUNCTION_ENTER", "(", "*", "MI", ")", ";", "return", ";", "case", "Mips", "::", "PATCHABLE_FUNCTION_EXIT", ":", "LowerPATCHABLE_FUNCTION_EXIT", "(", "*", "MI", ")", ";", "return", ";", "case", "Mips", "::", "PATCHABLE_TAIL_CALL", ":", "LowerPATCHABLE_TAIL_CALL", "(", "*", "MI", ")", ";", "return", ";", "}", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "MI", "->", "getIterator", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "E", "=", "MI", "->", "getParent", "(", ")", "->", "instr_end", "(", ")", ";", "do", "{", "if", "(", "emitPseudoExpansionLowering", "(", "*", "OutStreamer", ",", "&", "*", "I", ")", ")", "continue", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "Mips", "::", "PseudoReturn", "||", "I", "->", "getOpcode", "(", ")", "==", "Mips", "::", "PseudoReturn64", "||", "I", "->", "getOpcode", "(", ")", "==", "Mips", "::", "PseudoIndirectBranch", "||", "I", "->", "getOpcode", "(", ")", "==", "Mips", "::", "PseudoIndirectBranch64", "||", "I", "->", "getOpcode", "(", ")", "==", "Mips", "::", "TAILCALLREG", "||", "I", "->", "getOpcode", "(", ")", "==", "Mips", "::", "TAILCALLREG64", ")", "{", "emitPseudoIndirectBranch", "(", "*", "OutStreamer", ",", "&", "*", "I", ")", ";", "continue", ";", "}", "if", "(", "I", "->", "isPseudo", "(", ")", "&&", "!", "Subtarget", "->", "inMips16Mode", "(", ")", "&&", "!", "isLongBranchPseudo", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", "Pseudo opcode found in EmitInstruction()", "<STR_LIT>", ")", ";", "MCInst", "TmpInst0", ";", "MCInstLowering", ".", "Lower", "(", "&", "*", "I", ",", "TmpInst0", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "TmpInst0", ")", ";", "}", "while", "(", "(", "++", "I", "!=", "E", ")", "&&", "I", "->", "isInsideBundle", "(", ")", ")", ";" ]
GCC
arm
CPP
stmt_completion
CPU
12,392
[ "_", "A", ",", "(", "_", "_", "v8qi", ")", "_", "_", "B", ")", ";" ]
[ "return", "(", "_", "_", "m64", ")", "_", "_", "builtin_arm_wmaxub", "(", "(", "_", "_", "v8qi", ")", "_" ]
GCC
csky
CPP
stmt_completion
CPU
12,393
[ "infp", "->", "reg_size", ";" ]
[ "infp", "->", "local_offset", "=", "infp", "->", "outbound_size", ";", "infp", "->", "local_size", "=", "CSKY_STACK_ALIGN", "(", "get_frame_size", "(", ")", ")", ";", "infp", "->", "reg_offset", "=", "infp", "->", "local_offset", "+", "infp", "->", "local_size", ";", "infp", "->", "reg_mask", "=", "get_csky_live_regs", "(", "&", "reg_count", ")", ";", "infp", "->", "reg_size", "=", "reg_count", "*", "UNITS_PER_WORD", ";", "infp", "->", "arg_offset", "=", "infp", "->", "reg_offset", "+" ]
GCC
arm
MD
next_suggestion
CPU
12,394
[ "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM
X86
CPP
next_suggestion
CPU
12,395
[ "return", "SDValue", "(", ")", ";" ]
[ "SDValue", "Sub", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "SubVT", "=", "Sub", ".", "getValueType", "(", ")", ";", "unsigned", "NumSubElts", "=", "SubVT", ".", "getVectorNumElements", "(", ")", ";", "uint64_t", "SubIdx", "=", "N", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "if", "(", "SubIdx", "<=", "Index", "&&", "Index", "<", "(", "SubIdx", "+", "NumSubElts", ")", ")", "return", "getShuffleScalarElt", "(", "Sub", ".", "getNode", "(", ")", ",", "Index", "-", "SubIdx", ",", "DAG", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "return", "getShuffleScalarElt", "(", "Vec", ".", "getNode", "(", ")", ",", "Index", ",", "DAG", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "}", "if", "(", "Opcode", "==", "ISD", "::", "EXTRACT_SUBVECTOR", "&&", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "uint64_t", "SrcIdx", "=", "N", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "return", "getShuffleScalarElt", "(", "Src", ".", "getNode", "(", ")", ",", "Index", "+", "SrcIdx", ",", "DAG", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "}", "if", "(", "Opcode", "==", "ISD", "::", "BITCAST", ")", "{", "V", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "SrcVT", "=", "V", ".", "getValueType", "(", ")", ";", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "!", "SrcVT", ".", "isVector", "(", ")", "||", "SrcVT", ".", "getVectorNumElements", "(", ")", "!=", "NumElems", ")", "return", "SDValue", "(", ")", ";", "}", "if", "(", "V", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SCALAR_TO_VECTOR", ")", "return", "(", "Index", "==", "<NUM_LIT>", ")", "?", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ":", "DAG", ".", "getUNDEF", "(", "VT", ".", "getVectorElementType", "(", ")", ")", ";", "if", "(", "V", ".", "getOpcode", "(", ")", "==", "ISD", "::", "BUILD_VECTOR", ")", "return", "V", ".", "getOperand", "(", "Index", ")", ";" ]
GCC
aarch64
CPP
next_suggestion
CPU
12,396
[ "return", "result", ";" ]
[ "uint64x2_t", "result", ";", "_", "_", "asm__", "(", "<STR_LIT>", "umlsl2 %0.2d,%2.4s,%3.4s", "<STR_LIT>", ":", "<STR_LIT>", "=w", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "w", "<STR_LIT>", "(", "b", ")", ",", "<STR_LIT>", "w", "<STR_LIT>", "(", "c", ")", ":", ")", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
12,397
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_vaddws", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_a56825", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC
aarch64
MD
next_suggestion
CPU
12,398
[ "}", ")" ]
[ "(", "match_operand", ":", "<", "VEL", ">", "<NUM_LIT>", "<STR_LIT>", ")", "]", "<STR_LIT>", "{", "rtx", "p", "=", "aarch64_simd_vect_par_cnst_half", "(", "<", "MODE", ">", "mode", ",", "<", "nunits", ">", ",", "true", ")", "emit_insn", "(", "gen_aarch64_sqdmlsl2_n", "<", "mode", ">", "_internal", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "p", ")", ")", "DONE" ]
LLVM
AArch64
TD
next_suggestion
CPU
12,399
[ "}" ]
[ "def", "A64FXWrite_1Cyc_GI2456", ":", "SchedWriteRes", "<", "[", "A64FXGI2456", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";" ]