docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
GCC	mmix	CPP	program_repair	CPU	12,600	[ "<FIXS>", "output_address", "(", "GET_MODE", "(", "modified_x", ")", ",", "XEXP", "(", "modified_x", ",", "<NUM_LIT>", ")", ")", ";", "<FIXE>" ]	[ "return", ";", "case", "MEM", ":", "<BUGS>", "output_address", "(", "XEXP", "(", "modified_x", ",", "<NUM_LIT>", ")", ")", ";", "<BUGE>", "return", ";", "case", "CONST_INT", ":" ]
GCC	arm	CPP	stmt_completion	CPU	12,601	[ ")", ";" ]	[ "return", "(", "uint32x2_t", ")", "(", "_", "_", "a", ">", "_", "_", "b" ]
GCC	aarch64	MD	stmt_completion	CPU	12,602	[ ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ior", ":", "GPI", "(", "and", ":", "GPI", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "and", ":", "GPI", "(", "match_operand" ]
LLVM	Hexagon	TD	next_suggestion	DSP	12,603	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	arm	CPP	stmt_completion	CPU	12,604	[ ")", ";" ]	[ "if", "(", "GET_CODE", "(", "body", ")", "!=", "COND_EXEC", ")", "break", ";", "n", "=", "get_attr_ce_count", "(", "insn", ")", ";", "if", "(", "arm_condexec_masklen", "+", "n", ">", "max", ")", "break", ";", "predicate", "=", "COND_EXEC_TEST", "(", "body", ")", ";", "code", "=", "get_arm_condition_code", "(", "predicate", ")", ";", "mask", "=", "(", "<NUM_LIT>", "<<", "n", ")", "-", "<NUM_LIT>", ";", "if", "(", "arm_current_cc", "==", "code", ")", "arm_condexec_mask", "\|=", "(", "mask", "<<", "arm_condexec_masklen", ")", ";", "else", "if", "(", "arm_current_cc", "!=", "ARM_INVERSE_CONDITION_CODE", "(", "code", ")", ")", "break", ";", "arm_condexec_count", "++", ";", "arm_condexec_masklen", "+=", "n", ";", "if", "(", "JUMP_P", "(", "insn", ")", ")", "break", ";", "}", "extract_constrain_insn_cached", "(", "first_insn" ]
LLVM	AArch64	CPP	stmt_completion	CPU	12,605	[ ",", "Cnt", ")", ")", "return", "false", ";" ]	[ "unsigned", "ElementBits", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "!", "getVShiftImm", "(", "Op", ",", "ElementBits" ]
LLVM	ARM	CPP	next_suggestion	CPU	12,606	[ "RegisterAsmPrinter", "<", "ARMAsmPrinter", ">", "A", "(", "getTheThumbLETarget", "(", ")", ")", ";" ]	[ "RegisterAsmPrinter", "<", "ARMAsmPrinter", ">", "X", "(", "getTheARMLETarget", "(", ")", ")", ";", "RegisterAsmPrinter", "<", "ARMAsmPrinter", ">", "Y", "(", "getTheARMBETarget", "(", ")", ")", ";" ]
GCC	i386	MD	program_repair	CPU	12,607	[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]	[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	AArch64	TD	stmt_completion	CPU	12,608	[ "V64", ",", "v2i32", ",", "v8i8", ",", "OpNode", ">", ";" ]	[ "def", "v8i8", ":", "BaseSIMDThreeSameVectorDotIndex", "<", "<NUM_LIT>", ",", "U", ",", "Mixed", ",", "size", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "," ]
LLVM	X86	CPP	next_suggestion	CPU	12,609	[ "Ops", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "X86", "::", "COND_E", ",", "MVT", "::", "i8", ")", ")", ";" ]	[ "OpVT", "=", "MVT", "::", "i32", ";", "Op", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "dl", ",", "OpVT", ",", "Op", ")", ";", "}", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "OpVT", ",", "MVT", "::", "i32", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "Op", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Op", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "NumBits", "+", "NumBits", "-", "<NUM_LIT>", ",", "OpVT", ")", ")", ";" ]
LLVM	ARM64	TD	stmt_completion	CPU	12,610	[ ",", "zext", ">", ";" ]	[ "def", "UMSUBLrrr", ":", "WideMulAccum", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "sub" ]
LLVM	X86	CPP	stmt_completion	CPU	12,611	[ "MOVSDrm", ":" ]	[ "switch", "(", "Opcode", ")", "{", "default", ":", "return", "false", ";", "case", "X86", "::", "MOV8rm", ":", "case", "X86", "::", "MOV16rm", ":", "case", "X86", "::", "MOV32rm", ":", "case", "X86", "::", "MOV64rm", ":", "case", "X86", "::", "LD_Fp64m", ":", "case", "X86", "::", "MOVSSrm", ":", "case", "X86", "::" ]
LLVM	X86	TD	program_repair	CPU	12,612	[ "<FIXS>", "VEX", ",", "TB", ";", "<FIXE>", "<FIXS>", "EVEX", ",", "TB", ";", "<FIXE>" ]	[ "let", "Predicates", "=", "[", "HasAVX512", ",", "NoEGPR", "]", "indefm", "KMOVW", ":", "avx512_mask_mov", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "VK16", ",", "v16i1", ",", "i16mem", ">", ",", "avx512_mask_mov_gpr", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "VK16", ",", "GR32", ">", ",", "<BUGS>", "VEX", ",", "TB", ",", "PS", ";", "<BUGE>", "let", "Predicates", "=", "[", "HasAVX512", ",", "HasEGPR", ",", "In64BitMode", "]", "indefm", "KMOVW", ":", "avx512_mask_mov", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "VK16", ",", "v16i1", ",", "i16mem", ",", "<STR_LIT>", ">", ",", "avx512_mask_mov_gpr", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "VK16", ",", "GR32", ",", "<STR_LIT>", ">", ",", "<BUGS>", "EVEX", ",", "TB", ",", "PS", ";", "<BUGE>", "let", "Predicates", "=", "[", "HasBWI", ",", "NoEGPR", "]", "in", "{", "defm", "KMOVD", ":", "avx512_mask_mov", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "VK32", ",", "v32i1", ",", "i32mem", ">", "," ]
LLVM	ARM64	TD	stmt_completion	CPU	12,613	[ "i32", ",", "GPR32", ">", ";" ]	[ "def", "arith_shifted_reg32", ":", "arith_shifted_reg", "<" ]
LLVM	OpenRISC	CPP	stmt_completion	CPU	12,614	[ ")", ";" ]	[ "OpenRISCMCInstLower", "MCInstLowering", "(", "OutContext", ",", "", "Mang", ",", "", "this", ")", ";", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "Lower", "(", "MI", ",", "TmpInst", ")", ";", "OutStreamer", ".", "EmitInstruction", "(", "TmpInst" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	12,615	[ "FLAT_ADDRESS", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]	[ "if", "(", "AS", "==", "AMDGPUAS", "::", "CONSTANT_ADDRESS", "\|\|", "AS", "==", "AMDGPUAS", "::", "CONSTANT_ADDRESS_32BIT", "\|\|", "AS", "==", "AMDGPUAS", "::", "BUFFER_FAT_POINTER", "\|\|", "AS", "==", "AMDGPUAS", "::", "BUFFER_RESOURCE", "\|\|", "AS", "==", "AMDGPUAS", "::", "BUFFER_STRIDED_POINTER", ")", "{", "if", "(", "AM", ".", "BaseOffs", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "return", "isLegalMUBUFAddressingMode", "(", "AM", ")", ";", "if", "(", "Ty", "->", "isSized", "(", ")", "&&", "DL", ".", "getTypeStoreSize", "(", "Ty", ")", "<", "<NUM_LIT>", ")", "return", "isLegalGlobalAddressingMode", "(", "AM", ")", ";", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "AMDGPUSubtarget", "::", "SOUTHERN_ISLANDS", ")", "{", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "AM", ".", "BaseOffs", "/", "<NUM_LIT>", ")", ")", "return", "false", ";", "}", "else", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "AMDGPUSubtarget", "::", "SEA_ISLANDS", ")", "{", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "AM", ".", "BaseOffs", "/", "<NUM_LIT>", ")", ")", "return", "false", ";", "}", "else", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "<", "AMDGPUSubtarget", "::", "GFX9", ")", "{", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "AM", ".", "BaseOffs", ")", ")", "return", "false", ";", "}", "else", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "<", "AMDGPUSubtarget", "::", "GFX12", ")", "{", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "AM", ".", "BaseOffs", ")", ")", "return", "false", ";", "}", "else", "{", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "AM", ".", "BaseOffs", ")", ")", "return", "false", ";", "}", "if", "(", "AM", ".", "Scale", "==", "<NUM_LIT>", ")", "return", "true", ";", "if", "(", "AM", ".", "Scale", "==", "<NUM_LIT>", "&&", "AM", ".", "HasBaseReg", ")", "return", "true", ";", "return", "false", ";", "}", "if", "(", "AS", "==", "AMDGPUAS", "::", "PRIVATE_ADDRESS", ")", "return", "Subtarget", "->", "enableFlatScratch", "(", ")", "?", "isLegalFlatAddressingMode", "(", "AM", ",", "AMDGPUAS", "::", "PRIVATE_ADDRESS", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ":", "isLegalMUBUFAddressingMode", "(", "AM", ")", ";", "if", "(", "AS", "==", "AMDGPUAS", "::", "LOCAL_ADDRESS", "\|\|", "(", "AS", "==", "AMDGPUAS", "::", "REGION_ADDRESS", "&&", "Subtarget", "->", "hasGDS", "(", ")", ")", ")", "{", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "AM", ".", "BaseOffs", ")", ")", "return", "false", ";", "if", "(", "AM", ".", "Scale", "==", "<NUM_LIT>", ")", "return", "true", ";", "if", "(", "AM", ".", "Scale", "==", "<NUM_LIT>", "&&", "AM", ".", "HasBaseReg", ")", "return", "true", ";", "return", "false", ";", "}", "if", "(", "AS", "==", "AMDGPUAS", "::", "FLAT_ADDRESS", "\|\|", "AS", "==", "AMDGPUAS", "::", "UNKNOWN_ADDRESS_SPACE", ")", "{", "return", "isLegalFlatAddressingMode", "(", "AM", ",", "AMDGPUAS", "::" ]
LLVM	ARM	TD	stmt_completion	CPU	12,616	[ "ops", ";" ]	[ "dag", "oops", ";", "dag", "iops", ";", "string" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	12,617	[ "}" ]	[ "std", "::", "vector", "<", "const", "SUnit", "", ">", "makeGCNILPScheduler", "(", "ArrayRef", "<", "const", "SUnit", "", ">", "BotRoots", ",", "const", "ScheduleDAG", "&", "DAG", ")", "{", "GCNILPScheduler", "S", ";", "return", "S", ".", "schedule", "(", "BotRoots", ",", "DAG", ")", ";" ]
GCC	ia64	MD	stmt_completion	CPU	12,618	[ "[", "<NUM_LIT>", "]", ",", "NULL", ",", "operands", "[", "<NUM_LIT>", "]", "," ]	[ "(", "match_operand", ":", "IMODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "use", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{", "ia64_expand_atomic_op", "(", "<", "CODE", ">", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands" ]
GCC	aarch64	MD	next_suggestion	CPU	12,619	[ "UNSPEC_PTEST", ")", ")" ]	[ "(", "unspec", ":", "CC_NZC", "[", "(", "match_operand", "<NUM_LIT>", ")", "(", "match_operand", "<NUM_LIT>", ")", "(", "const_int", "SVE_KNOWN_PTRUE", ")", "(", "match_operator", ":", "VNx16BI", "<NUM_LIT>", "<STR_LIT>", "[", "(", "unspec", ":", "VNx16BI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VNx16BI", "<NUM_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_PTRUE", ")", "]", ")", "]" ]
LLVM	TVM	CPP	code_generation	Virtual ISA	12,620	[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "TVM Replace Physical Registers", "<STR_LIT>", ";", "}" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
GCC	h8300	MD	next_suggestion	MPU	12,621	[ "(", "ior", "(", "match_test", "<STR_LIT>", ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]
LLVM	Mips	CPP	next_suggestion	CPU	12,622	[ "}" ]	[ "if", "(", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", "{", "if", "(", "Subtarget", ".", "hasMips32", "(", ")", "&&", "!", "Subtarget", ".", "hasMips32r6", "(", ")", "&&", "!", "Subtarget", ".", "inMips16Mode", "(", ")", "&&", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "MVT", "::", "i64", ")", "return", "performMADD_MSUBCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "return", "SDValue", "(", ")", ";", "}", "return", "SDValue", "(", ")", ";" ]
GCC	tilegx	MD	stmt_completion	VLIW	12,623	[ ")", ")" ]	[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]
LLVM	SIC	CPP	next_suggestion	CPU	12,624	[ "}" ]	[ "byval_iterator", "byval_end", "(", ")", "const", "{", "return", "ByValArgs", ".", "end", "(", ")", ";" ]
LLVM	CellSPU	TD	stmt_completion	MPU	12,625	[ ">", ";" ]	[ "def", "r32", ":", "ILHURegInst", "<", "R32C", ",", "u16imm_i32", ",", "hi16" ]
LLVM	AArch64	TD	next_suggestion	CPU	12,626	[ "let", "ParserMatchClass", "=", "SImm4s16Operand", ";" ]	[ "def", "simm4s16", ":", "Operand", "<", "i64", ">", ",", "ImmLeaf", "<", "i64", ",", "[", "{", "return", "Imm", ">", "=", "-", "<NUM_LIT>", "&", "&", "Imm", "<", "=", "<NUM_LIT>", "&", "&", "(", "Imm", "%", "<NUM_LIT>", ")", "=", "=", "<NUM_LIT>", ";", "}", "]", ",", "SImmS16XForm", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]
LLVM	X86	CPP	code_generation	CPU	12,627	[ "void", "X86TargetLowering", "::", "computeKnownBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "APInt", "&", "KnownZero", ",", "APInt", "&", "KnownOne", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "unsigned", "BitWidth", "=", "KnownZero", ".", "getBitWidth", "(", ")", ";", "unsigned", "Opc", "=", "Op", ".", "getOpcode", "(", ")", ";", "assert", "(", "(", "Opc", ">=", "ISD", "::", "BUILTIN_OP_END", "\|\|", "Opc", "==", "ISD", "::", "INTRINSIC_WO_CHAIN", "\|\|", "Opc", "==", "ISD", "::", "INTRINSIC_W_CHAIN", "\|\|", "Opc", "==", "ISD", "::", "INTRINSIC_VOID", ")", "&&", "<STR_LIT>", "Should use MaskedValueIsZero if you don't know whether Op", "<STR_LIT>", "<STR_LIT>", " is a target node!", "<STR_LIT>", ")", ";", "KnownZero", "=", "KnownOne", "=", "APInt", "(", "BitWidth", ",", "<NUM_LIT>", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "Op", ".", "getResNo", "(", ")", "==", "<NUM_LIT>", ")", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "KnownZero", "\|=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "<NUM_LIT>", ")", ";", "break", ";", "case", "ISD", "::", "INTRINSIC_WO_CHAIN", ":", "{", "unsigned", "IntId", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "NumLoBits", "=", "<NUM_LIT>", ";", "switch", "(", "IntId", ")", "{", "default", ":", "break", ";", "case", "Intrinsic", "::", "x86_sse_movmsk_ps", ":", "case", "Intrinsic", "::", "x86_avx_movmsk_ps_256", ":", "case", "Intrinsic", "::", "x86_sse2_movmsk_pd", ":", "case", "Intrinsic", "::", "x86_avx_movmsk_pd_256", ":", "case", "Intrinsic", "::", "x86_mmx_pmovmskb", ":", "case", "Intrinsic", "::", "x86_sse2_pmovmskb_128", ":", "case", "Intrinsic", "::", "x86_avx2_pmovmskb", ":", "{", "switch", "(", "IntId", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Impossible intrinsic", "<STR_LIT>", ")", ";", "case", "Intrinsic", "::", "x86_sse_movmsk_ps", ":", "NumLoBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "Intrinsic", "::", "x86_avx_movmsk_ps_256", ":", "NumLoBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "Intrinsic", "::", "x86_sse2_movmsk_pd", ":", "NumLoBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "Intrinsic", "::", "x86_avx_movmsk_pd_256", ":", "NumLoBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "Intrinsic", "::", "x86_mmx_pmovmskb", ":", "NumLoBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "Intrinsic", "::", "x86_sse2_pmovmskb_128", ":", "NumLoBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "Intrinsic", "::", "x86_avx2_pmovmskb", ":", "NumLoBits", "=", "<NUM_LIT>", ";", "break", ";", "}", "KnownZero", "=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "NumLoBits", ")", ";", "break", ";", "}", "}", "break", ";", "}", "}", "}" ]	[ "Determine", "which", "of", "the", "bits", "specified", "in", "Mask", "are", "known", "to", "be", "either", "zero", "or", "one", "and", "return", "them", "in", "the", "KnownZero/KnownOne", "bitsets", "." ]
LLVM	Mips	CPP	stmt_completion	CPU	12,628	[ "return", "false", ";" ]	[ "bool", "MipsTargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ",", "bool", "ForCodeSize", ")", "const", "{", "if", "(", "VT", "!=", "MVT", "::", "f32", "&&", "VT", "!=", "MVT", "::", "f64", ")", "return", "false", ";", "if", "(", "Imm", ".", "isNegZero", "(", ")", ")" ]
LLVM	AAP	CPP	code_generation	MPU	12,629	[ "unsigned", "AAPMCCodeEmitter", "::", "getMachineOpValue", "(", "MCInst", "const", "&", "MI", ",", "MCOperand", "const", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "MCSubtargetInfo", "const", "&", "STI", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "return", "MCtx", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCExpr", "::", "ExprKind", "Kind", "=", "Expr", "->", "getKind", "(", ")", ";", "int64_t", "Res", ";", "if", "(", "Expr", "->", "evaluateAsAbsolute", "(", "Res", ")", ")", "return", "Res", ";", "assert", "(", "Kind", "==", "MCExpr", "::", "SymbolRef", "&&", "<STR_LIT>", "Currently only symbol operands are supported", "<STR_LIT>", ")", ";", "<STR_LIT>", "::", "<STR_LIT>", "FixupKind", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "<NUM_LIT>", ")", ";", "const", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "FixupKind", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "{", "assert", "(", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "<STR_LIT>", "Unhandled MCInst for getMachineOpValue", "<STR_LIT>", ")", ";", "FixupKind", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM_LIT>", ",", "Expr", ",", "MCFixupKind", "(", "FixupKind", ")", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "return", "<NUM_LIT>", ";", "}" ]	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]
LLVM	Patmos	CPP	next_suggestion	VLIW	12,630	[ "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";" ]	[ "AU", ".", "setPreservesAll", "(", ")", ";", "AU", ".", "addRequired", "<", "PMLMachineFunctionImport", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineBranchProbabilityInfo", ">", "(", ")", ";" ]
GCC	ia64	MD	next_suggestion	CPU	12,631	[ "(", "define_reservation", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_reservation", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	ARM	TD	stmt_completion	CPU	12,632	[ ",", "(", "bitconvert", "(", "v16i8", "NEONimmAllOnesV", ")", ")", ")", ">", ";" ]	[ "def", "vnotq", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "in", ")", ",", "(", "xor", "node", ":", "$", "in" ]
GCC	frv	CPP	next_suggestion	VLIW	12,633	[ "return", "FALSE", ";" ]	[ "if", "(", "!", "current_function_is_leaf", ")", "return", "TRUE", ";", "if", "(", "get_frame_size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "TRUE", ";", "if", "(", "cfun", "->", "stdarg", ")", "return", "TRUE", ";", "if", "(", "!", "current_function_sp_is_unchanging", ")", "return", "TRUE", ";", "if", "(", "!", "TARGET_FDPIC", "&&", "flag_pic", "&&", "cfun", "->", "uses_pic_offset_table", ")", "return", "TRUE", ";", "if", "(", "profile_flag", ")", "return", "TRUE", ";", "if", "(", "cfun", "->", "machine", "->", "frame_needed", ")", "return", "TRUE", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	12,634	[ ")", ")", ";" ]	[ "}", ")", ")", ";", "addPass", "(", "createMVEGatherScatterLoweringPass", "(", ")", ")", ";", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "if", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "Aggressive", ")", "addPass", "(", "createARMParallelDSPPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createInterleavedAccessPass", "(" ]
LLVM	AArch64	TD	stmt_completion	CPU	12,635	[ ")", ")", ")", ")", ",", "(", "nxv2f32", "ZPR", ":", "$", "Zd", ")", ")", ")", ",", "(", "UCVTF_ZPmZ_StoS", "ZPR", ":", "$", "Zd", ",", "PPR", ":", "$", "Pg", ",", "ZPR", ":", "$", "Zs", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "nxv2f32", "(", "AArch64ucvtf_mt", "(", "nxv2i1", "PPR", ":", "$", "Pg", ")", ",", "(", "and", "(", "nxv2i64", "ZPR", ":", "$", "Zs", ")", ",", "(", "nxv2i64", "(", "AArch64dup", "(", "i64", "<NUM_LIT>" ]
GCC	sh	MD	stmt_completion	CPU	12,636	[ "<NUM_LIT>", "<STR_LIT>", ")", ")", "]" ]	[ "UNSPECV_EH_RETURN", ")", "(", "clobber", "(", "match_scratch", ":", "SI" ]
LLVM	WebAssembly	CPP	stmt_completion	Virtual ISA	12,637	[ ".", "second", ";" ]	[ "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "******** Add Missing Prototypes *******\\n", "<STR_LIT>", ")", ";", "std", "::", "vector", "<", "std", "::", "pair", "<", "Function", "", ",", "Function", "", ">>", "Replacements", ";", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "!", "F", ".", "isDeclaration", "(", ")", "\|\|", "!", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", "no-prototype", "<STR_LIT>", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Found no-prototype function: ", "<STR_LIT>", "<<", "F", ".", "getName", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "if", "(", "!", "F", ".", "isVarArg", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "Functions with 'no-prototype' attribute must take varargs: ", "<STR_LIT>", "+", "F", ".", "getName", "(", ")", ")", ";", "if", "(", "F", ".", "getFunctionType", "(", ")", "->", "getNumParams", "(", ")", "!=", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", "Functions with 'no-prototype' attribute should not have params: ", "<STR_LIT>", "+", "F", ".", "getName", "(", ")", ")", ";", "FunctionType", "", "NewType", "=", "nullptr", ";", "Function", "", "NewF", "=", "nullptr", ";", "for", "(", "Use", "&", "U", ":", "F", ".", "uses", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "prototype-less use: ", "<STR_LIT>", "<<", "F", ".", "getName", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "if", "(", "auto", "", "BC", "=", "dyn_cast", "<", "BitCastOperator", ">", "(", "U", ".", "getUser", "(", ")", ")", ")", "{", "if", "(", "auto", "", "DestType", "=", "dyn_cast", "<", "FunctionType", ">", "(", "BC", "->", "getDestTy", "(", ")", "->", "getPointerElementType", "(", ")", ")", ")", "{", "if", "(", "!", "NewType", ")", "{", "NewType", "=", "DestType", ";", "NewF", "=", "Function", "::", "Create", "(", "NewType", ",", "F", ".", "getLinkage", "(", ")", ",", "F", ".", "getName", "(", ")", ")", ";", "NewF", "->", "setAttributes", "(", "F", ".", "getAttributes", "(", ")", ")", ";", "NewF", "->", "removeFnAttr", "(", "<STR_LIT>", "no-prototype", "<STR_LIT>", ")", ";", "}", "else", "{", "if", "(", "NewType", "!=", "DestType", ")", "{", "report_fatal_error", "(", "<STR_LIT>", "Prototypeless function used with ", "<STR_LIT>", "<STR_LIT>", "conflicting signatures: ", "<STR_LIT>", "+", "F", ".", "getName", "(", ")", ")", ";", "}", "}", "}", "}", "}", "if", "(", "!", "NewType", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "could not derive a function prototype from usage: ", "<STR_LIT>", "+", "F", ".", "getName", "(", ")", "+", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "continue", ";", "}", "SmallVector", "<", "Instruction", "", ",", "<NUM_LIT>", ">", "DeadInsts", ";", "for", "(", "Use", "&", "US", ":", "F", ".", "uses", "(", ")", ")", "{", "User", "", "U", "=", "US", ".", "getUser", "(", ")", ";", "if", "(", "auto", "", "BC", "=", "dyn_cast", "<", "BitCastOperator", ">", "(", "U", ")", ")", "{", "if", "(", "auto", "", "Inst", "=", "dyn_cast", "<", "BitCastInst", ">", "(", "U", ")", ")", "{", "IRBuilder", "<", ">", "Builder", "(", "Inst", ")", ";", "Value", "", "NewCast", "=", "Builder", ".", "CreatePointerCast", "(", "NewF", ",", "BC", "->", "getDestTy", "(", ")", ")", ";", "Inst", "->", "replaceAllUsesWith", "(", "NewCast", ")", ";", "DeadInsts", ".", "push_back", "(", "Inst", ")", ";", "}", "else", "if", "(", "auto", "", "Const", "=", "dyn_cast", "<", "ConstantExpr", ">", "(", "U", ")", ")", "{", "Constant", "", "NewConst", "=", "ConstantExpr", "::", "getPointerCast", "(", "NewF", ",", "BC", "->", "getDestTy", "(", ")", ")", ";", "Const", "->", "replaceAllUsesWith", "(", "NewConst", ")", ";", "}", "else", "{", "dbgs", "(", ")", "<<", "", "U", "->", "getType", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", "U", "->", "dump", "(", ")", ";", "report_fatal_error", "(", "<STR_LIT>", "unexpected use of prototypeless function: ", "<STR_LIT>", "+", "F", ".", "getName", "(", ")", "+", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "}", "}", "}", "for", "(", "auto", "I", ":", "DeadInsts", ")", "I", "->", "eraseFromParent", "(", ")", ";", "Replacements", ".", "emplace_back", "(", "&", "F", ",", "NewF", ")", ";", "}", "for", "(", "auto", "&", "Pair", ":", "Replacements", ")", "{", "Function", "", "Old", "=", "Pair", ".", "first", ";", "Function", "*", "New", "=", "Pair" ]
LLVM	SystemZ	CPP	stmt_completion	CPU	12,638	[ "{" ]	[ "bool", "hasResetDATProtection", "(", ")", "const" ]
GCC	rs6000	CPP	next_suggestion	CPU	12,639	[ "}" ]	[ "static", "HOST_WIDE_INT", "get_stack_clash_protection_guard_size", "(", "void", ")", "{", "return", "(", "HOST_WIDE_INT_1U", "<<", "param_stack_clash_protection_guard_size", ")", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	12,640	[ "}", "=", "DestructiveInstType", ".", "Value", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Form", "=", "F", ".", "Value", ";", "bit", "isWhile", "=", "<NUM_LIT>", ";", "bit", "isPTestLike", "=", "<NUM_LIT>", ";", "FalseLanesEnum", "FalseLanes", "=", "FalseLanesNone", ";", "DestructiveInstTypeEnum", "DestructiveInstType", "=", "NotDestructive", ";", "ElementSizeEnum", "ElementSize", "=", "ElementSizeNone", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "isPTestLike", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "isWhile", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "FalseLanes", ".", "Value", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]
GCC	rs6000	MD	next_suggestion	CPU	12,641	[ "}" ]	[ "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "ashift", ":", "DI", "(", "sign_extend", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "{", "operands", "[", "<NUM_LIT>", "]", "=", "gen_lowpart", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ")" ]
LLVM	ARM	CPP	stmt_completion	CPU	12,642	[ ")", "return", "makeArrayRef", "(", "GPREven2", ")", ";" ]	[ "static", "const", "uint16_t", "GPREven3", "[", "]", "=", "{", "ARM", "::", "R0", ",", "ARM", "::", "R2", ",", "ARM", "::", "R4", ",", "ARM", "::", "R6", ",", "ARM", "::", "R8", ",", "ARM", "::", "R1", ",", "ARM", "::", "R3", ",", "ARM", "::", "R10", ",", "ARM", "::", "R12", ",", "ARM", "::", "LR", ",", "ARM", "::", "R5", ",", "ARM", "::", "R7", ",", "ARM", "::", "R9", "}", ";", "static", "const", "uint16_t", "GPROdd3", "[", "]", "=", "{", "ARM", "::", "R1", ",", "ARM", "::", "R3", ",", "ARM", "::", "R5", ",", "ARM", "::", "R6", ",", "ARM", "::", "R9", ",", "ARM", "::", "R0", ",", "ARM", "::", "R2", ",", "ARM", "::", "R10", ",", "ARM", "::", "R12", ",", "ARM", "::", "LR", ",", "ARM", "::", "R4", ",", "ARM", "::", "R7", ",", "ARM", "::", "R8", "}", ";", "static", "const", "uint16_t", "GPREven4", "[", "]", "=", "{", "ARM", "::", "R0", ",", "ARM", "::", "R2", ",", "ARM", "::", "R4", ",", "ARM", "::", "R6", ",", "ARM", "::", "R10", ",", "ARM", "::", "R1", ",", "ARM", "::", "R3", ",", "ARM", "::", "R12", ",", "ARM", "::", "LR", ",", "ARM", "::", "R5", ",", "ARM", "::", "R7", ",", "ARM", "::", "R8", ",", "ARM", "::", "R11", "}", ";", "static", "const", "uint16_t", "GPROdd4", "[", "]", "=", "{", "ARM", "::", "R1", ",", "ARM", "::", "R3", ",", "ARM", "::", "R5", ",", "ARM", "::", "R7", ",", "ARM", "::", "R11", ",", "ARM", "::", "R0", ",", "ARM", "::", "R2", ",", "ARM", "::", "R12", ",", "ARM", "::", "LR", ",", "ARM", "::", "R4", ",", "ARM", "::", "R6", ",", "ARM", "::", "R8", ",", "ARM", "::", "R10", "}", ";", "static", "const", "uint16_t", "GPREven5", "[", "]", "=", "{", "ARM", "::", "R0", ",", "ARM", "::", "R2", ",", "ARM", "::", "R4", ",", "ARM", "::", "R10", ",", "ARM", "::", "R1", ",", "ARM", "::", "R3", ",", "ARM", "::", "R12", ",", "ARM", "::", "LR", ",", "ARM", "::", "R5", ",", "ARM", "::", "R6", ",", "ARM", "::", "R8", ",", "ARM", "::", "R11", "}", ";", "static", "const", "uint16_t", "GPROdd5", "[", "]", "=", "{", "ARM", "::", "R1", ",", "ARM", "::", "R3", ",", "ARM", "::", "R5", ",", "ARM", "::", "R11", ",", "ARM", "::", "R0", ",", "ARM", "::", "R2", ",", "ARM", "::", "R12", ",", "ARM", "::", "LR", ",", "ARM", "::", "R4", ",", "ARM", "::", "R6", ",", "ARM", "::", "R8", ",", "ARM", "::", "R10", "}", ";", "static", "const", "uint16_t", "GPREven6", "[", "]", "=", "{", "ARM", "::", "R0", ",", "ARM", "::", "R2", ",", "ARM", "::", "R4", ",", "ARM", "::", "R6", ",", "ARM", "::", "R1", ",", "ARM", "::", "R3", ",", "ARM", "::", "R10", ",", "ARM", "::", "R12", ",", "ARM", "::", "LR", ",", "ARM", "::", "R5", ",", "ARM", "::", "R7", ",", "ARM", "::", "R8", "}", ";", "static", "const", "uint16_t", "GPROdd6", "[", "]", "=", "{", "ARM", "::", "R1", ",", "ARM", "::", "R3", ",", "ARM", "::", "R5", ",", "ARM", "::", "R7", ",", "ARM", "::", "R0", ",", "ARM", "::", "R2", ",", "ARM", "::", "R10", ",", "ARM", "::", "R12", ",", "ARM", "::", "LR", ",", "ARM", "::", "R4", ",", "ARM", "::", "R6", ",", "ARM", "::", "R8", "}", ";", "if", "(", "RC", "!=", "ARM", "::", "GPRRegisterClass", "&&", "RC", "!=", "ARM", "::", "rGPRRegisterClass", ")", "return", "RC", "->", "getRawAllocationOrder", "(", "MF", ")", ";", "if", "(", "HintType", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "if", "(", "isPhysicalRegister", "(", "HintReg", ")", "&&", "getRegisterPairEven", "(", "HintReg", ",", "MF", ")", "==", "<NUM_LIT>", ")", "return", "RC", "->", "getRawAllocationOrder", "(", "MF", ")", ";", "if", "(", "!", "TFI", "->", "hasFP", "(", "MF", ")", ")", "{", "if", "(", "!", "STI", ".", "isR9Reserved", "(", ")", ")", "return", "makeArrayRef", "(", "GPREven1", ")", ";", "else", "return", "makeArrayRef", "(", "GPREven4", ")", ";", "}", "else", "if", "(", "FramePtr", "==", "ARM", "::", "R7", ")", "{", "if", "(", "!", "STI", ".", "isR9Reserved", "(", ")" ]
LLVM	SystemZ	TD	next_suggestion	CPU	12,643	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BDL1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BDL2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BDL1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BDL2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	12,644	[ ",", "MajOp", ",", "MinOp", ",", "<NUM_LIT>", ">", ";" ]	[ "class", "T_S2op_1_di", "<", "string", "mnemonic", ",", "bits", "<", "<NUM_LIT>", ">", "MajOp", ",", "bits", "<", "<NUM_LIT>", ">", "MinOp", ">", ":", "T_S2op_1", "<", "mnemonic", ",", "<NUM_LIT>", ",", "DoubleRegs", ",", "IntRegs" ]
LLVM	AMDGPU	TD	next_suggestion	GPU	12,645	[ "let", "Word0", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "type", ";", "bits", "<", "<NUM_LIT>", ">", "gpr", ";", "bits", "<", "<NUM_LIT>", ">", "elem_size", ";", "let", "Word0", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "arraybase", ";", "let", "Word0", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "type", ";", "let", "Word0", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "gpr", ";", "let", "Word0", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	12,646	[ "}" ]	[ "bool", "mayUseThunk", "(", "const", "MachineFunction", "&", "MF", ")", "{", "return", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ".", "useLVIControlFlowIntegrity", "(", ")", ";" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	12,647	[ "Addr", ")", ")", "return", "false", ";" ]	[ "if", "(", "cast", "<", "StoreInst", ">", "(", "I", ")", "->", "isAtomic", "(", ")", ")", "return", "false", ";", "MVT", "VT", ";", "if", "(", "!", "isLoadTypeLegal", "(", "Op0", "->", "getType", "(", ")", ",", "VT", ")", ")", "return", "false", ";", "SrcReg", "=", "getRegForValue", "(", "Op0", ")", ";", "if", "(", "SrcReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "Address", "Addr", ";", "if", "(", "!", "PPCComputeAddress", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Addr", ")", ")", "return", "false", ";", "if", "(", "!", "PPCEmitStore", "(", "VT", ",", "SrcReg", "," ]
GCC	mips	MD	stmt_completion	CPU	12,648	[ "]", ")" ]	[ "(", "define_mode_iterator", "ANYF", "[", "(", "SF", "<STR_LIT>", ")", "(", "DF", "<STR_LIT>", ")", "(", "V2SF", "<STR_LIT>", ")" ]
GCC	i386	CPP	stmt_completion	CPU	12,649	[ ")", ";" ]	[ "extern", "_", "_", "inline", "int", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_cvttss_si32", "(", "_", "_", "m128", "_", "_", "A", ")", "{", "return", "_", "_", "builtin_ia32_cvttss2si", "(", "(", "_", "_", "v4sf", ")", "_", "_", "A" ]
GCC	sparc	CPP	stmt_completion	CPU	12,650	[ "SImode", ")", ")", ")", ";" ]	[ "emit_move_insn", "(", "gen_rtx_MEM", "(", "SImode", ",", "tramp", ")", ",", "GEN_INT", "(", "trunc_int_for_mode", "(", "<NUM_LIT>", ",", "SImode", ")", ")", ")", ";", "emit_move_insn", "(", "gen_rtx_MEM", "(", "SImode", ",", "plus_constant", "(", "tramp", ",", "<NUM_LIT>", ")", ")", ",", "GEN_INT", "(", "trunc_int_for_mode", "(", "<NUM_LIT>", ",", "SImode", ")", ")", ")", ";", "emit_move_insn", "(", "gen_rtx_MEM", "(", "SImode", ",", "plus_constant", "(", "tramp", ",", "<NUM_LIT>", ")", ")", ",", "GEN_INT", "(", "trunc_int_for_mode", "(", "<NUM_LIT>", ",", "SImode", ")", ")", ")", ";", "emit_move_insn", "(", "gen_rtx_MEM", "(", "SImode", ",", "plus_constant", "(", "tramp", ",", "<NUM_LIT>", ")", ")", ",", "GEN_INT", "(", "trunc_int_for_mode", "(", "<NUM_LIT>", "," ]
LLVM	Hexagon	CPP	stmt_completion	DSP	12,651	[ ";" ]	[ "bool", "hasMemNoShuf", "(", ")", "const", "{", "return", "HasMemNoShuf" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	12,652	[ "}" ]	[ "unsigned", "AS", "=", "KernArgSegment", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";", "uint64_t", "ExplicitArgOffset", "=", "<NUM_LIT>", ";", "for", "(", "Argument", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "Type", "", "ArgTy", "=", "Arg", ".", "getType", "(", ")", ";", "unsigned", "Align", "=", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "unsigned", "Size", "=", "DL", ".", "getTypeSizeInBits", "(", "ArgTy", ")", ";", "unsigned", "AllocSize", "=", "DL", ".", "getTypeAllocSize", "(", "ArgTy", ")", ";", "uint64_t", "EltOffset", "=", "alignTo", "(", "ExplicitArgOffset", ",", "Align", ")", "+", "BaseOffset", ";", "ExplicitArgOffset", "=", "alignTo", "(", "ExplicitArgOffset", ",", "Align", ")", "+", "AllocSize", ";", "if", "(", "Arg", ".", "use_empty", "(", ")", ")", "continue", ";", "if", "(", "PointerType", "", "PT", "=", "dyn_cast", "<", "PointerType", ">", "(", "ArgTy", ")", ")", "{", "if", "(", "PT", "->", "getAddressSpace", "(", ")", "==", "AMDGPUAS", "::", "LOCAL_ADDRESS", "&&", "ST", ".", "getGeneration", "(", ")", "==", "AMDGPUSubtarget", "::", "SOUTHERN_ISLANDS", ")", "continue", ";", "if", "(", "Arg", ".", "hasNoAliasAttr", "(", ")", ")", "continue", ";", "}", "VectorType", "", "VT", "=", "dyn_cast", "<", "VectorType", ">", "(", "ArgTy", ")", ";", "bool", "IsV3", "=", "VT", "&&", "VT", "->", "getNumElements", "(", ")", "==", "<NUM_LIT>", ";", "VectorType", "", "V4Ty", "=", "nullptr", ";", "int64_t", "AlignDownOffset", "=", "alignDown", "(", "EltOffset", ",", "<NUM_LIT>", ")", ";", "int64_t", "OffsetDiff", "=", "EltOffset", "-", "AlignDownOffset", ";", "unsigned", "AdjustedAlign", "=", "MinAlign", "(", "KernArgBaseAlign", ",", "AlignDownOffset", ")", ";", "Value", "", "ArgPtr", ";", "if", "(", "Size", "<", "<NUM_LIT>", "&&", "!", "ArgTy", "->", "isAggregateType", "(", ")", ")", "{", "ArgPtr", "=", "Builder", ".", "CreateConstInBoundsGEP1_64", "(", "KernArgSegment", ",", "AlignDownOffset", ",", "Arg", ".", "getName", "(", ")", "+", "<STR_LIT>", ".kernarg.offset.align.down", "<STR_LIT>", ")", ";", "ArgPtr", "=", "Builder", ".", "CreateBitCast", "(", "ArgPtr", ",", "Builder", ".", "getInt32Ty", "(", ")", "->", "getPointerTo", "(", "AS", ")", ",", "ArgPtr", "->", "getName", "(", ")", "+", "<STR_LIT>", ".cast", "<STR_LIT>", ")", ";", "}", "else", "{", "ArgPtr", "=", "Builder", ".", "CreateConstInBoundsGEP1_64", "(", "KernArgSegment", ",", "AlignDownOffset", ",", "Arg", ".", "getName", "(", ")", "+", "<STR_LIT>", ".kernarg.offset", "<STR_LIT>", ")", ";", "ArgPtr", "=", "Builder", ".", "CreateBitCast", "(", "ArgPtr", ",", "ArgTy", "->", "getPointerTo", "(", "AS", ")", ",", "ArgPtr", "->", "getName", "(", ")", "+", "<STR_LIT>", ".cast", "<STR_LIT>", ")", ";", "}", "if", "(", "IsV3", "&&", "Size", ">=", "<NUM_LIT>", ")", "{", "V4Ty", "=", "VectorType", "::", "get", "(", "VT", "->", "getVectorElementType", "(", ")", ",", "<NUM_LIT>", ")", ";", "ArgPtr", "=", "Builder", ".", "CreateBitCast", "(", "ArgPtr", ",", "V4Ty", "->", "getPointerTo", "(", "AS", ")", ")", ";", "}", "LoadInst", "", "Load", "=", "Builder", ".", "CreateAlignedLoad", "(", "ArgPtr", ",", "AdjustedAlign", ")", ";", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_invariant_load", ",", "MDNode", "::", "get", "(", "Ctx", ",", "{", "}", ")", ")", ";", "MDBuilder", "MDB", "(", "Ctx", ")", ";", "if", "(", "isa", "<", "PointerType", ">", "(", "ArgTy", ")", ")", "{", "if", "(", "Arg", ".", "hasNonNullAttr", "(", ")", ")", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_nonnull", ",", "MDNode", "::", "get", "(", "Ctx", ",", "{", "}", ")", ")", ";", "uint64_t", "DerefBytes", "=", "Arg", ".", "getDereferenceableBytes", "(", ")", ";", "if", "(", "DerefBytes", "!=", "<NUM_LIT>", ")", "{", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_dereferenceable", ",", "MDNode", "::", "get", "(", "Ctx", ",", "MDB", ".", "createConstant", "(", "ConstantInt", "::", "get", "(", "Builder", ".", "getInt64Ty", "(", ")", ",", "DerefBytes", ")", ")", ")", ")", ";", "}", "uint64_t", "DerefOrNullBytes", "=", "Arg", ".", "getDereferenceableOrNullBytes", "(", ")", ";", "if", "(", "DerefOrNullBytes", "!=", "<NUM_LIT>", ")", "{", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_dereferenceable_or_null", ",", "MDNode", "::", "get", "(", "Ctx", ",", "MDB", ".", "createConstant", "(", "ConstantInt", "::", "get", "(", "Builder", ".", "getInt64Ty", "(", ")", ",", "DerefOrNullBytes", ")", ")", ")", ")", ";", "}", "unsigned", "ParamAlign", "=", "Arg", ".", "getParamAlignment", "(", ")", ";", "if", "(", "ParamAlign", "!=", "<NUM_LIT>", ")", "{", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_align", ",", "MDNode", "::", "get", "(", "Ctx", ",", "MDB", ".", "createConstant", "(", "ConstantInt", "::", "get", "(", "Builder", ".", "getInt64Ty", "(", ")", ",", "ParamAlign", ")", ")", ")", ")", ";" ]
LLVM	ARM	TD	stmt_completion	CPU	12,653	[ "Sd", "{", "<NUM_LIT>", "}", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Sd", ";", "bits", "<", "<NUM_LIT>", ">", "Dm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Sd", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=" ]
GCC	i386	MD	next_suggestion	CPU	12,654	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	TPC	CPP	stmt_completion	Virtual ISA	12,655	[ "{", "return", "NodeCircle", ";", "}" ]	[ "vector", "<", "CostLeaf", "*", ">", "getNodeCircle", "(", ")" ]
LLVM	WebAssembly	CPP	stmt_completion	Virtual ISA	12,656	[ "Type", "==", "<STR_LIT>", "f64x2", "<STR_LIT>", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", "::", "V128", ";" ]	[ "if", "(", "Type", "==", "<STR_LIT>", "f64", "<STR_LIT>", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", "::", "F64", ";", "if", "(", "Type", "==", "<STR_LIT>", "v128", "<STR_LIT>", "\|\|", "Type", "==", "<STR_LIT>", "i8x16", "<STR_LIT>", "\|\|", "Type", "==", "<STR_LIT>", "i16x8", "<STR_LIT>", "\|\|", "Type", "==", "<STR_LIT>", "i32x4", "<STR_LIT>", "\|\|", "Type", "==", "<STR_LIT>", "i64x2", "<STR_LIT>", "\|\|", "Type", "==", "<STR_LIT>", "f32x4", "<STR_LIT>", "\|\|" ]
LLVM	Mips	TD	stmt_completion	CPU	12,657	[ ";" ]	[ "def", "II_MOVT", ":", "InstrItinClass" ]
GCC	visium	CPP	next_suggestion	Virtual ISA	12,658	[ "gcc_unreachable", "(", ")", ";" ]	[ "case", "GE", ":", "return", "CCFPEmode", ";", "case", "UNEQ", ":", "case", "LTGT", ":", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "if", "(", "op1", "==", "constm1_rtx", ")", "return", "CCCmode", ";", "if", "(", "(", "code", "==", "LTU", "\|\|", "code", "==", "GEU", ")", "&&", "GET_CODE", "(", "op0", ")", "==", "PLUS", "&&", "rtx_equal_p", "(", "XEXP", "(", "op0", ",", "<NUM_LIT>", ")", ",", "op1", ")", ")", "return", "CCCmode", ";", "if", "(", "(", "code", "==", "EQ", "\|\|", "code", "==", "NE", ")", "&&", "GET_CODE", "(", "op1", ")", "==", "UNSPEC", "&&", "(", "XINT", "(", "op1", ",", "<NUM_LIT>", ")", "==", "UNSPEC_ADDV", "\|\|", "XINT", "(", "op1", ",", "<NUM_LIT>", ")", "==", "UNSPEC_SUBV", "\|\|", "XINT", "(", "op1", ",", "<NUM_LIT>", ")", "==", "UNSPEC_NEGV", ")", ")", "return", "CCVmode", ";", "if", "(", "op1", "!=", "const0_rtx", ")", "return", "CCmode", ";", "switch", "(", "GET_CODE", "(", "op0", ")", ")", "{", "case", "PLUS", ":", "case", "MINUS", ":", "case", "NEG", ":", "case", "ASHIFT", ":", "case", "LTU", ":", "case", "LT", ":", "return", "CCNZmode", ";", "case", "ZERO_EXTRACT", ":", "return", "CCCmode", ";", "case", "REG", ":", "case", "AND", ":", "case", "IOR", ":", "case", "XOR", ":", "case", "NOT", ":", "case", "ASHIFTRT", ":", "case", "LSHIFTRT", ":", "case", "TRUNCATE", ":", "case", "SIGN_EXTEND", ":", "return", "CCmode", ";", "case", "ASM_OPERANDS", ":", "case", "CALL", ":", "case", "CONST_INT", ":", "case", "LO_SUM", ":", "case", "HIGH", ":", "case", "MEM", ":", "case", "UNSPEC", ":", "case", "ZERO_EXTEND", ":", "return", "CCmode", ";", "default", ":" ]
GCC	c6x	MD	next_suggestion	VLIW	12,659	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	ARM	CPP	stmt_completion	CPU	12,660	[ ";" ]	[ "assert", "(", "MI", ".", "getNumOperands", "(", ")", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", "expected >= 4 arguments", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "OI", "=", "<NUM_LIT>", ",", "OE", "=", "MI", ".", "getNumOperands", "(", ")", ";", "OI", "<", "OE", ";", "++", "OI", ")", "{", "assert", "(", "MI", ".", "getOperand", "(", "OI", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", "expected register", "<STR_LIT>", ")", ";", "if", "(", "MI", ".", "getOperand", "(", "OI", ")", ".", "getReg", "(", ")", "==", "ARM", "::", "PC", ")", "{", "Info", "=", "<STR_LIT>", "use of PC in the list is deprecated", "<STR_LIT>", ";", "return", "true", ";", "}", "}", "return", "false" ]
LLVM	AArch64	CPP	next_suggestion	CPU	12,661	[ "LLVMContext", "&", "Ctx", "=", "BB", ".", "getContext", "(", ")", ";" ]	[ "auto", "", "MostEncompassingPTrue", "=", "", "llvm", "::", "max_element", "(", "PTrues", ",", "[", "]", "(", "auto", "", "PTrue1", ",", "auto", "", "PTrue2", ")", "{", "auto", "", "PTrue1VTy", "=", "cast", "<", "ScalableVectorType", ">", "(", "PTrue1", "->", "getType", "(", ")", ")", ";", "auto", "", "PTrue2VTy", "=", "cast", "<", "ScalableVectorType", ">", "(", "PTrue2", "->", "getType", "(", ")", ")", ";", "return", "PTrue1VTy", "->", "getElementCount", "(", ")", ".", "getKnownMinValue", "(", ")", "<", "PTrue2VTy", "->", "getElementCount", "(", ")", ".", "getKnownMinValue", "(", ")", ";", "}", ")", ";", "PTrues", ".", "remove", "(", "MostEncompassingPTrue", ")", ";", "PTrues", ".", "remove_if", "(", "isPTruePromoted", ")", ";", "MostEncompassingPTrue", "->", "moveBefore", "(", "BB", ",", "BB", ".", "getFirstInsertionPt", "(", ")", ")", ";" ]
LLVM	X86	CPP	program_repair	CPU	12,662	[ "<FIXS>", "DAG", ".", "getIntPtrConstant", "(", "NumBytes", ",", "true", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "NumBytesForCalleeToPush", ",", "true", ")", ",", "<FIXE>" ]	[ "Chain", "=", "DAG", ".", "getCALLSEQ_END", "(", "Chain", ",", "<BUGS>", "DAG", ".", "getIntPtrConstant", "(", "NumBytes", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "NumBytesForCalleeToPush", ")", ",", "<BUGE>", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	12,663	[ "<STR_LIT>", ";" ]	[ "class", "arith_extended_reg32", "<", "ValueType", "Ty", ">", ":", "Operand", "<", "Ty", ">", ",", "ComplexPattern", "<", "Ty", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", "{", "let", "PrintMethod", "=" ]
GCC	powerpcspe	CPP	next_suggestion	CPU	12,664	[ "}" ]	[ "if", "(", "arch", ")", "cpu", "=", "<STR_LIT>", "powerpc", "<STR_LIT>", ";", "return", "concat", "(", "<STR_LIT>", "-m", "<STR_LIT>", ",", "argv", "[", "<NUM_LIT>", "]", ",", "<STR_LIT>", "=", "<STR_LIT>", ",", "cpu", ",", "NULL", ")", ";" ]
LLVM	ARM	TD	stmt_completion	CPU	12,665	[ ";" ]	[ "class", "VST3LN", "<", "bits", "<", "<NUM_LIT>", ">", "op11_8", ",", "bits", "<", "<NUM_LIT>", ">", "op7_4", ",", "string", "Dt", ">", ":", "NLdStLn", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op11_8", ",", "op7_4", ",", "(", "outs", ")", ",", "(", "ins", "addrmode6", ":", "$", "Rn", ",", "DPR", ":", "$", "Vd", ",", "DPR", ":", "$", "src2", ",", "DPR", ":", "$", "src3", ",", "nohash_imm", ":", "$", "lane", ")", ",", "IIC_VST3ln", ",", "<STR_LIT>", ",", "Dt", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Sched", "<", "[", "WriteVST2", "]", ">", "{", "let", "Rm", "=", "<NUM_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>" ]
LLVM	TPC	CPP	stmt_completion	Virtual ISA	12,666	[ ")", "->", "getRegPressureSetLimit", "(", "i", ")", ";" ]	[ "SchedModel", "=", "DAG", "->", "getSchedModel", "(", ")", ";", "Top", ".", "init", "(", "DAG", ",", "SchedModel", ")", ";", "Bot", ".", "init", "(", "DAG", ",", "SchedModel", ")", ";", "const", "InstrItineraryData", "", "Itin", "=", "DAG", "->", "getSchedModel", "(", ")", "->", "getInstrItineraries", "(", ")", ";", "const", "TargetSubtargetInfo", "&", "STI", "=", "DAG", "->", "MF", ".", "getSubtarget", "(", ")", ";", "const", "TargetInstrInfo", "", "TII", "=", "STI", ".", "getInstrInfo", "(", ")", ";", "if", "(", "!", "TPCUseFullSched", ")", "{", "llvm", "::", "ForceTopDown", "=", "true", ";", "}", "delete", "Top", ".", "HazardRec", ";", "delete", "Bot", ".", "HazardRec", ";", "Top", ".", "HazardRec", "=", "TII", "->", "CreateTargetMIHazardRecognizer", "(", "Itin", ",", "DAG", ")", ";", "Bot", ".", "HazardRec", "=", "TII", "->", "CreateTargetMIHazardRecognizer", "(", "Itin", ",", "DAG", ")", ";", "delete", "Top", ".", "ResourceModel", ";", "delete", "Bot", ".", "ResourceModel", ";", "Top", ".", "ResourceModel", "=", "new", "TPCResourceModel", "(", "STI", ",", "DAG", "->", "getSchedModel", "(", ")", ")", ";", "Bot", ".", "ResourceModel", "=", "new", "TPCResourceModel", "(", "STI", ",", "DAG", "->", "getSchedModel", "(", ")", ")", ";", "if", "(", "!", "isPostRA", ")", "{", "const", "std", "::", "vector", "<", "unsigned", ">", "&", "MaxPressure", "=", "DAG", "->", "getRegPressure", "(", ")", ".", "MaxSetPressure", ";", "HighPressureSets", ".", "assign", "(", "MaxPressure", ".", "size", "(", ")", ",", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MaxPressure", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "unsigned", "Limit", "=", "DAG", "->", "getRegClassInfo", "(" ]
LLVM	ARM	TD	next_suggestion	CPU	12,667	[ "}" ]	[ "def", "VST4LNd8_UPD", ":", "VST4LNWB", "<", "<NUM_LIT>", ",", "{", "?", ",", "?", ",", "?", ",", "?", "}", ",", "<STR_LIT>", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "lane", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC	nios2	MD	next_suggestion	MPU	12,668	[ "<STR_LIT>" ]	[ "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", ")", "]", ")", "]" ]
LLVM	Mips	CPP	stmt_completion	CPU	12,669	[ ")", ";" ]	[ "if", "(", "Option", "==", "<STR_LIT>", "pic2", "<STR_LIT>", ")", "{", "IsPicEnabled", "=", "true", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveOptionPic2", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "unexpected token, expected end of statement", "<STR_LIT>", ")", ";", "}", "return", "false", ";", "}", "Warning", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "unknown option, expected 'pic0' or 'pic2'", "<STR_LIT>", ")", ";", "Parser", ".", "eatToEndOfStatement", "(" ]
LLVM	AArch64	TD	stmt_completion	CPU	12,670	[ ")", ",", "<NUM_LIT>", ">", ";" ]	[ "def", ":", "InstAlias", "<", "<STR_LIT>", ",", "(", "!", "cast", "<", "Instruction", ">", "(", "NAME", "#", "_S", ")", "ZPR32", ":", "$", "Zd", ",", "PPRAny", ":", "$", "Pg", ",", "fpimm32", ":", "$", "imm8" ]
GCC	arm	MD	stmt_completion	CPU	12,671	[ ")", "]" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Hexagon	TD	stmt_completion	DSP	12,672	[ ";" ]	[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>" ]
LLVM	ARM	CPP	next_suggestion	CPU	12,673	[ "return", "BBInfo", "[", "LHS", ".", "getNumber", "(", ")", "]", ".", "postOffset", "(", ")", "<", "BBInfo", "[", "RHS", ".", "getNumber", "(", ")", "]", ".", "postOffset", "(", ")", ";" ]	[ "void", "ARMConstantIslands", "::", "verify", "(", ")", "{", "BBInfoVector", "&", "BBInfo", "=", "BBUtils", "->", "getBBInfo", "(", ")", ";", "assert", "(", "std", "::", "is_sorted", "(", "MF", "->", "begin", "(", ")", ",", "MF", "->", "end", "(", ")", ",", "[", "&", "BBInfo", "]", "(", "const", "MachineBasicBlock", "&", "LHS", ",", "const", "MachineBasicBlock", "&", "RHS", ")", "{" ]
LLVM	Hexagon	CPP	code_generation	DSP	12,674	[ "void", "print", "(", "raw_ostream", "&", "OS", ",", "const", "TargetMachine", "*", "TM", "=", "<NUM_LIT>", ")", "const", "{", "if", "(", "isReg", "(", ")", ")", "{", "OS", "<<", "PrintReg", "(", "getReg", "(", ")", ")", ";", "}", "if", "(", "isImm", "(", ")", ")", "{", "OS", "<<", "getImm", "(", ")", ";", "}", "}" ]	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]
LLVM	PowerPC	CPP	stmt_completion	CPU	12,675	[ ";" ]	[ "bool", "PPCFastISel", "::", "fastLowerArguments", "(", ")", "{", "return", "false" ]
GCC	s390	CPP	next_suggestion	MPU	12,676	[ "gcc_assert", "(", "c", ")", ";" ]	[ "size_t", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "NR_C_MODES", ";", "i", "++", ")", "if", "(", "constant_modes", "[", "i", "]", "==", "mode", ")", "break", ";", "gcc_assert", "(", "i", "!=", "NR_C_MODES", ")", ";", "for", "(", "c", "=", "pool", "->", "constants", "[", "i", "]", ";", "c", "!=", "NULL", ";", "c", "=", "c", "->", "next", ")", "if", "(", "rtx_equal_p", "(", "val", ",", "c", "->", "value", ")", ")", "break", ";" ]
GCC	arm	MD	stmt_completion	CPU	12,677	[ "<STR_LIT>", ")", ")" ]	[ "(", "eq_attr", "<STR_LIT>" ]
LLVM	SIC	CPP	next_suggestion	CPU	12,678	[ "}" ]	[ "void", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "", "RC", ",", "const", "TargetRegisterInfo", "", "TRI", ")", "const", "override", "{", "loadRegFromStack", "(", "MBB", ",", "MBBI", ",", "DestReg", ",", "FrameIndex", ",", "RC", ",", "TRI", ",", "<NUM_LIT>", ")", ";" ]
LLVM	ARM	TD	next_suggestion	CPU	12,679	[ "}", "]", ">", ";" ]	[ "auto", "", "St", "=", "cast", "<", "MaskedStoreSDNode", ">", "(", "N", ")", ";", "EVT", "ScalarVT", "=", "St", "-", ">", "getMemoryVT", "(", ")", ".", "getScalarType", "(", ")", ";", "return", "(", "ScalarVT", "=", "=", "MVT", ":", ":", "i16", "\|", "\|", "ScalarVT", "=", "=", "MVT", ":", ":", "f16", ")", "&", "&", "St", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "aligned_maskedstvi32", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ",", "node", ":", "$", "pred", ")", ",", "(", "masked_st", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ",", "undef", ",", "node", ":", "$", "pred", ")", ",", "[", "{", "auto", "", "St", "=", "cast", "<", "MaskedStoreSDNode", ">", "(", "N", ")", ";", "EVT", "ScalarVT", "=", "St", "-", ">", "getMemoryVT", "(", ")", ".", "getScalarType", "(", ")", ";", "return", "(", "ScalarVT", "=", "=", "MVT", ":", ":", "i32", "\|", "\|", "ScalarVT", "=", "=", "MVT", ":", ":", "f32", ")", "&", "&", "St", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "pre_maskedstore", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "base", ",", "node", ":", "$", "offset", ",", "node", ":", "$", "mask", ")", ",", "(", "masked_st", "node", ":", "$", "val", ",", "node", ":", "$", "base", ",", "node", ":", "$", "offset", ",", "node", ":", "$", "mask", ")", ",", "[", "{", "ISD", ":", ":", "MemIndexedMode", "AM", "=", "cast", "<", "MaskedStoreSDNode", ">", "(", "N", ")", "-", ">", "getAddressingMode", "(", ")", ";", "return", "AM", "=", "=", "ISD", ":", ":", "PRE_INC", "\|", "\|", "AM", "=", "=", "ISD", ":", ":", "PRE_DEC", ";", "}", "]", ">", ";", "def", "post_maskedstore", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "base", ",", "node", ":", "$", "offset", ",", "node", ":", "$", "mask", ")", ",", "(", "masked_st", "node", ":", "$", "val", ",", "node", ":", "$", "base", ",", "node", ":", "$", "offset", ",", "node", ":", "$", "mask", ")", ",", "[", "{", "ISD", ":", ":", "MemIndexedMode", "AM", "=", "cast", "<", "MaskedStoreSDNode", ">", "(", "N", ")", "-", ">", "getAddressingMode", "(", ")", ";", "return", "AM", "=", "=", "ISD", ":", ":", "POST_INC", "\|", "\|", "AM", "=", "=", "ISD", ":", ":", "POST_DEC", ";", "}", "]", ">", ";", "def", "aligned_pre_maskedstorevi8", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ",", "node", ":", "$", "offset", ",", "node", ":", "$", "mask", ")", ",", "(", "pre_maskedstore", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ",", "node", ":", "$", "offset", ",", "node", ":", "$", "mask", ")", ",", "[", "{", "return", "cast", "<", "MaskedStoreSDNode", ">", "(", "N", ")", "-", ">", "getMemoryVT", "(", ")", ".", "getScalarType", "(", ")", "=", "=", "MVT", ":", ":", "i8", ";", "}", "]", ">", ";", "def", "aligned_post_maskedstorevi8", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ",", "node", ":", "$", "offset", ",", "node", ":", "$", "mask", ")", ",", "(", "post_maskedstore", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ",", "node", ":", "$", "offset", ",", "node", ":", "$", "mask", ")", ",", "[", "{", "return", "cast", "<", "MaskedStoreSDNode", ">", "(", "N", ")", "-", ">", "getMemoryVT", "(", ")", ".", "getScalarType", "(", ")", "=", "=", "MVT", ":", ":", "i8", ";", "}", "]", ">", ";", "def", "aligned_pre_maskedstorevi16", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ",", "node", ":", "$", "offset", ",", "node", ":", "$", "mask", ")", ",", "(", "pre_maskedstore", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ",", "node", ":", "$", "offset", ",", "node", ":", "$", "mask", ")", ",", "[", "{", "auto", "", "St", "=", "cast", "<", "MaskedStoreSDNode", ">", "(", "N", ")", ";", "EVT", "ScalarVT", "=", "St", "-", ">", "getMemoryVT", "(", ")", ".", "getScalarType", "(", ")", ";", "return", "(", "ScalarVT", "=", "=", "MVT", ":", ":", "i16", "\|", "\|", "ScalarVT", "=", "=", "MVT", ":", ":", "f16", ")", "&", "&", "St", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "aligned_post_maskedstorevi16", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ",", "node", ":", "$", "offset", ",", "node", ":", "$", "mask", ")", ",", "(", "post_maskedstore", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ",", "node", ":", "$", "offset", ",", "node", ":", "$", "mask", ")", ",", "[", "{", "auto", "", "St", "=", "cast", "<", "MaskedStoreSDNode", ">", "(", "N", ")", ";", "EVT", "ScalarVT", "=", "St", "-", ">", "getMemoryVT", "(", ")", ".", "getScalarType", "(", ")", ";", "return", "(", "ScalarVT", "=", "=", "MVT", ":", ":", "i16", "\|", "\|", "ScalarVT", "=", "=", "MVT", ":", ":", "f16", ")", "&", "&", "St", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "aligned_pre_maskedstorevi32", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ",", "node", ":", "$", "offset", ",", "node", ":", "$", "mask", ")", ",", "(", "pre_maskedstore", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ",", "node", ":", "$", "offset", ",", "node", ":", "$", "mask", ")", ",", "[", "{", "auto", "*", "St", "=", "cast", "<", "MaskedStoreSDNode", ">", "(", "N", ")", ";", "EVT", "ScalarVT", "=", "St", "-", ">", "getMemoryVT", "(", ")", ".", "getScalarType", "(", ")", ";", "return", "(", "ScalarVT", "=", "=", "MVT", ":", ":", "i32", "\|", "\|", "ScalarVT", "=", "=", "MVT", ":", ":", "f32", ")", "&", "&", "St", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", ";" ]
LLVM	ARM64	TD	stmt_completion	CPU	12,680	[ ";" ]	[ "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "Imm1_32Operand" ]
LLVM	X86	TD	next_suggestion	CPU	12,681	[ "}" ]	[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";" ]
GCC	powerpcspe	CPP	stmt_completion	CPU	12,682	[ "<NUM_LIT>", ";" ]	[ "if", "(", "FRAME_GROWS_DOWNWARD", ")", "return" ]
GCC	i386	CPP	stmt_completion	CPU	12,683	[ "NULL_RTX", ";" ]	[ "scale", "=", "parts", ".", "scale", ";", "switch", "(", "parts", ".", "seg", ")", "{", "case", "SEG_DEFAULT", ":", "break", ";", "case", "SEG_FS", ":", "case", "SEG_GS", ":", "if", "(", "ASSEMBLER_DIALECT", "==", "ASM_ATT", ")", "putc", "(", "'", "%", "'", ",", "file", ")", ";", "fputs", "(", "(", "parts", ".", "seg", "==", "SEG_FS", "?", "<STR_LIT>", "fs:", "<STR_LIT>", ":", "<STR_LIT>", "gs:", "<STR_LIT>", ")", ",", "file", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "TARGET_64BIT", "&&", "!", "base", "&&", "!", "index", ")", "{", "rtx", "symbol", "=", "disp", ";", "if", "(", "GET_CODE", "(", "disp", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "disp", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "CONST_INT_P", "(", "XEXP", "(", "XEXP", "(", "disp", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", "symbol", "=", "XEXP", "(", "XEXP", "(", "disp", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "symbol", ")", "==", "LABEL_REF", "\|\|", "(", "GET_CODE", "(", "symbol", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_TLS_MODEL", "(", "symbol", ")", "==", "<NUM_LIT>", ")", ")", "base", "=", "pc_rtx", ";", "}", "if", "(", "!", "base", "&&", "!", "index", ")", "{", "if", "(", "CONST_INT_P", "(", "disp", ")", ")", "{", "if", "(", "ASSEMBLER_DIALECT", "==", "ASM_INTEL", "&&", "parts", ".", "seg", "==", "SEG_DEFAULT", ")", "fputs", "(", "<STR_LIT>", "ds:", "<STR_LIT>", ",", "file", ")", ";", "fprintf", "(", "file", ",", "HOST_WIDE_INT_PRINT_DEC", ",", "INTVAL", "(", "disp", ")", ")", ";", "}", "else", "if", "(", "flag_pic", ")", "output_pic_addr_const", "(", "file", ",", "disp", ",", "<NUM_LIT>", ")", ";", "else", "output_addr_const", "(", "file", ",", "disp", ")", ";", "}", "else", "{", "if", "(", "SImode_address_operand", "(", "addr", ",", "VOIDmode", ")", ")", "{", "gcc_assert", "(", "TARGET_64BIT", ")", ";", "switch", "(", "GET_CODE", "(", "addr", ")", ")", "{", "case", "SUBREG", ":", "gcc_assert", "(", "GET_MODE", "(", "addr", ")", "==", "SImode", ")", ";", "gcc_assert", "(", "GET_MODE", "(", "SUBREG_REG", "(", "addr", ")", ")", "==", "DImode", ")", ";", "break", ";", "case", "ZERO_EXTEND", ":", "case", "AND", ":", "gcc_assert", "(", "GET_MODE", "(", "addr", ")", "==", "DImode", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "gcc_assert", "(", "!", "code", ")", ";", "code", "=", "'", "k", "'", ";", "}", "else", "if", "(", "code", "==", "<NUM_LIT>", "&&", "TARGET_X32", "&&", "disp", "&&", "CONST_INT_P", "(", "disp", ")", "&&", "INTVAL", "(", "disp", ")", "<", "-", "<NUM_LIT>", "", "<NUM_LIT>", "", "<NUM_LIT>", ")", "{", "code", "=", "'", "k", "'", ";", "}", "if", "(", "ASSEMBLER_DIALECT", "==", "ASM_ATT", ")", "{", "if", "(", "disp", ")", "{", "if", "(", "flag_pic", ")", "output_pic_addr_const", "(", "file", ",", "disp", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "GET_CODE", "(", "disp", ")", "==", "LABEL_REF", ")", "output_asm_label", "(", "disp", ")", ";", "else", "output_addr_const", "(", "file", ",", "disp", ")", ";", "}", "putc", "(", "'", "(", "'", ",", "file", ")", ";", "if", "(", "base", ")", "print_reg", "(", "base", ",", "code", ",", "file", ")", ";", "if", "(", "index", ")", "{", "putc", "(", "'", ",", "'", ",", "file", ")", ";", "print_reg", "(", "index", ",", "vsib", "?", "<NUM_LIT>", ":", "code", ",", "file", ")", ";", "if", "(", "scale", "!=", "<NUM_LIT>", "\|\|", "vsib", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",%d", "<STR_LIT>", ",", "scale", ")", ";", "}", "putc", "(", "'", ")", "'", ",", "file", ")", ";", "}", "else", "{", "rtx", "offset", "=" ]
LLVM	SHUXI	CPP	stmt_completion	CPU	12,684	[ ",", "LHS", ",", "RHS", ")", ";" ]	[ "RHS", "=", "DAG", ".", "getConstant", "(", "C", "->", "getSExtValue", "(", ")", "+", "<NUM_LIT>", ",", "dl", ",", "C", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";", "TCC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "TCC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "ISD", "::", "SETGT", ":", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "ISD", "::", "SETLT", ":", "if", "(", "const", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LHS", ")", ")", "{", "LHS", "=", "RHS", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "->", "getSExtValue", "(", ")", "+", "<NUM_LIT>", ",", "dl", ",", "C", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";", "TCC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "TCC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "TargetCC", "=", "DAG", ".", "getConstant", "(", "TCC", ",", "dl", ",", "MVT", "::", "i32", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Glue" ]
LLVM	AArch64	TD	next_suggestion	CPU	12,685	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";" ]	[ "class", "BaseFPCondComparison", "<", "bit", "signalAllNans", ",", "RegisterClass", "regtype", ",", "string", "mnemonic", ",", "list", "<", "dag", ">", "pat", ">", ":", "I", "<", "(", "outs", ")", ",", "(", "ins", "regtype", ":", "$", "Rn", ",", "regtype", ":", "$", "Rm", ",", "imm32_0_15", ":", "$", "nzcv", ",", "ccode", ":", "$", "cond", ")", ",", "mnemonic", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "pat", ">", ",", "Sched", "<", "[", "WriteFCmp", "]", ">", "{", "let", "Uses", "=", "[", "NZCV", "]", ";", "let", "Defs", "=", "[", "NZCV", "]", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "bits", "<", "<NUM_LIT>", ">", "nzcv", ";", "bits", "<", "<NUM_LIT>", ">", "cond", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	rs6000	CPP	next_suggestion	CPU	12,686	[ "}" ]	[ "_", "_", "v2df", "_", "_", "temp", "=", "(", "_", "_", "v2df", ")", "vec_cmpeq", "(", "(", "_", "_", "v2df", ")", "_", "_", "A", ",", "(", "_", "_", "v2df", ")", "_", "_", "B", ")", ";", "return", "(", "(", "_", "_", "m128d", ")", "vec_nor", "(", "_", "_", "temp", ",", "_", "_", "temp", ")", ")", ";" ]
GCC	alpha	MD	stmt_completion	MPU	12,687	[ ")", "]", ")" ]	[ "UNSPEC_LITERAL", ")", ")", "]", "<STR_LIT>", "{", "if", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "=", "=", "<NUM_LIT>", ")", "return", "<STR_LIT>", "else", "return", "<STR_LIT>", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC	arm	CPP	program_repair	CPU	12,688	[ "<FIXS>", "fndecl", "=", "arm_general_add_builtin_function", "(", "namebuf", ",", "ftype", ",", "fcode", ")", ";", "<FIXE>" ]	[ "snprintf", "(", "namebuf", ",", "sizeof", "(", "namebuf", ")", ",", "<STR_LIT>", "%s_%s", "<STR_LIT>", ",", "prefix", ",", "d", "->", "name", ")", ";", "<BUGS>", "fndecl", "=", "add_builtin_function", "(", "namebuf", ",", "ftype", ",", "fcode", ",", "BUILT_IN_MD", ",", "NULL", ",", "NULL_TREE", ")", ";", "<BUGE>", "arm_builtin_decls", "[", "fcode", "]", "=", "fndecl", ";", "}" ]
GCC	powerpcspe	CPP	stmt_completion	CPU	12,689	[ "(", "a", ")", ")", ")", ")", ";" ]	[ "return", "(", "(", "qword", ")", "(", "vec_sub", "(", "(", "vec_ushort8", ")", "(", "b", ")", ",", "(", "vec_ushort8", ")" ]
GCC	i386	MD	next_suggestion	CPU	12,690	[ "}", ")" ]	[ "(", "any_or", ":", "QI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "FLAGS_REG", ")", ")", "]", ")", "]", "{", "operands", "[", "<NUM_LIT>", "]", "=", "gen_lowpart", "(", "QImode", ",", "operands", "[", "<NUM_LIT>", "]", ")", "operands", "[", "<NUM_LIT>", "]", "=", "gen_lowpart", "(", "QImode", ",", "operands", "[", "<NUM_LIT>", "]", ")", "operands", "[", "<NUM_LIT>", "]", "=", "gen_lowpart", "(", "QImode", ",", "operands", "[", "<NUM_LIT>", "]", ")" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	12,691	[ "}" ]	[ "bool", "AMDGPUMCAsmInfo", "::", "shouldOmitSectionDirective", "(", "StringRef", "SectionName", ")", "const", "{", "return", "SectionName", "==", "<STR_LIT>", ".hsatext", "<STR_LIT>", "\|\|", "MCAsmInfo", "::", "shouldOmitSectionDirective", "(", "SectionName", ")", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	12,692	[ "}" ]	[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "X86 Discriminate Memory Operands", "<STR_LIT>", ";" ]
GCC	s390	MD	next_suggestion	MPU	12,693	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	ARM	TD	stmt_completion	CPU	12,694	[ ":", "$", "a", ",", "ssub_0", ")", ")", ",", "DPR_VFP2", ")", ")", ",", "ssub_0", ")", ">", ";" ]	[ "class", "N2VSPat", "<", "SDNode", "OpNode", ",", "NeonI", "Inst", ">", ":", "NEONFPPat", "<", "(", "f32", "(", "OpNode", "SPR", ":", "$", "a", ")", ")", ",", "(", "EXTRACT_SUBREG", "(", "v2f32", "(", "COPY_TO_REGCLASS", "(", "Inst", "(", "INSERT_SUBREG", "(", "v2f32", "(", "COPY_TO_REGCLASS", "(", "v2f32", "(", "IMPLICIT_DEF", ")", ")", ",", "DPR_VFP2", ")", ")", ",", "SPR" ]
LLVM	Hexagon	TD	next_suggestion	DSP	12,695	[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]
LLVM	X86	TD	stmt_completion	CPU	12,696	[ "VR256", ":", "$", "src", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "v8i32", "(", "fp_to_sint", "(", "v8f32", "VR256", ":", "$", "src", ")", ")", ")", ",", "(", "VCVTTPS2DQYrr" ]
LLVM	AArch64	CPP	stmt_completion	CPU	12,697	[ "Opcode", ",", "Dst", ",", "Src", ",", "TTI", "::", "CastContextHint", "::", "None", ",", "CostKind", ")", ";" ]	[ "assert", "(", "isa", "<", "IntegerType", ">", "(", "Dst", ")", "&&", "isa", "<", "IntegerType", ">", "(", "Src", ")", "&&", "<STR_LIT>", "Invalid type", "<STR_LIT>", ")", ";", "TTI", "::", "TargetCostKind", "CostKind", "=", "TTI", "::", "TCK_RecipThroughput", ";", "InstructionCost", "Cost", "=", "getVectorInstrCost", "(", "Instruction", "::", "ExtractElement", ",", "VecTy", ",", "CostKind", ",", "Index", ",", "nullptr", ",", "nullptr", ")", ";", "auto", "VecLT", "=", "getTypeLegalizationCost", "(", "VecTy", ")", ";", "auto", "DstVT", "=", "TLI", "->", "getValueType", "(", "DL", ",", "Dst", ")", ";", "auto", "SrcVT", "=", "TLI", "->", "getValueType", "(", "DL", ",", "Src", ")", ";", "if", "(", "!", "VecLT", ".", "second", ".", "isVector", "(", ")", "\|\|", "!", "TLI", "->", "isTypeLegal", "(", "DstVT", ")", ")", "return", "Cost", "+", "getCastInstrCost", "(" ]
LLVM	AMDGPU	TD	stmt_completion	GPU	12,698	[ "<", "<STR_LIT>", ">", ";" ]	[ "def", "OMOD", ":", "InstFlag" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	12,699	[ "case", "AMDGPU", "::", "DS_WRITE_B64_gfx9", ":" ]	[ "return", "UNKNOWN", ";", "case", "AMDGPU", "::", "BUFFER_LOAD_DWORD_OFFEN", ":", "case", "AMDGPU", "::", "BUFFER_LOAD_DWORD_OFFEN_exact", ":", "case", "AMDGPU", "::", "BUFFER_LOAD_DWORD_OFFSET", ":", "case", "AMDGPU", "::", "BUFFER_LOAD_DWORD_OFFSET_exact", ":", "return", "BUFFER_LOAD", ";", "case", "AMDGPU", "::", "BUFFER_STORE_DWORD_OFFEN", ":", "case", "AMDGPU", "::", "BUFFER_STORE_DWORD_OFFEN_exact", ":", "case", "AMDGPU", "::", "BUFFER_STORE_DWORD_OFFSET", ":", "case", "AMDGPU", "::", "BUFFER_STORE_DWORD_OFFSET_exact", ":", "return", "BUFFER_STORE", ";", "}", "}", "if", "(", "TII", ".", "isMIMG", "(", "Opc", ")", ")", "{", "if", "(", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opc", ",", "AMDGPU", "::", "OpName", "::", "vaddr", ")", "==", "-", "<NUM_LIT>", "&&", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opc", ",", "AMDGPU", "::", "OpName", "::", "vaddr0", ")", "==", "-", "<NUM_LIT>", ")", "return", "UNKNOWN", ";", "if", "(", "AMDGPU", "::", "getMIMGBaseOpcode", "(", "Opc", ")", "->", "BVH", ")", "return", "UNKNOWN", ";", "if", "(", "TII", ".", "get", "(", "Opc", ")", ".", "mayStore", "(", ")", "\|\|", "!", "TII", ".", "get", "(", "Opc", ")", ".", "mayLoad", "(", ")", "\|\|", "TII", ".", "isGather4", "(", "Opc", ")", ")", "return", "UNKNOWN", ";", "return", "MIMG", ";", "}", "if", "(", "TII", ".", "isMTBUF", "(", "Opc", ")", ")", "{", "switch", "(", "AMDGPU", "::", "getMTBUFBaseOpcode", "(", "Opc", ")", ")", "{", "default", ":", "return", "UNKNOWN", ";", "case", "AMDGPU", "::", "TBUFFER_LOAD_FORMAT_X_OFFEN", ":", "case", "AMDGPU", "::", "TBUFFER_LOAD_FORMAT_X_OFFEN_exact", ":", "case", "AMDGPU", "::", "TBUFFER_LOAD_FORMAT_X_OFFSET", ":", "case", "AMDGPU", "::", "TBUFFER_LOAD_FORMAT_X_OFFSET_exact", ":", "return", "TBUFFER_LOAD", ";", "case", "AMDGPU", "::", "TBUFFER_STORE_FORMAT_X_OFFEN", ":", "case", "AMDGPU", "::", "TBUFFER_STORE_FORMAT_X_OFFEN_exact", ":", "case", "AMDGPU", "::", "TBUFFER_STORE_FORMAT_X_OFFSET", ":", "case", "AMDGPU", "::", "TBUFFER_STORE_FORMAT_X_OFFSET_exact", ":", "return", "TBUFFER_STORE", ";", "}", "}", "return", "UNKNOWN", ";", "case", "AMDGPU", "::", "S_BUFFER_LOAD_DWORD_IMM", ":", "case", "AMDGPU", "::", "S_BUFFER_LOAD_DWORDX2_IMM", ":", "case", "AMDGPU", "::", "S_BUFFER_LOAD_DWORDX4_IMM", ":", "case", "AMDGPU", "::", "S_BUFFER_LOAD_DWORDX8_IMM", ":", "return", "S_BUFFER_LOAD_IMM", ";", "case", "AMDGPU", "::", "DS_READ_B32", ":", "case", "AMDGPU", "::", "DS_READ_B32_gfx9", ":", "case", "AMDGPU", "::", "DS_READ_B64", ":", "case", "AMDGPU", "::", "DS_READ_B64_gfx9", ":", "return", "DS_READ", ";", "case", "AMDGPU", "::", "DS_WRITE_B32", ":", "case", "AMDGPU", "::", "DS_WRITE_B32_gfx9", ":", "case", "AMDGPU", "::", "DS_WRITE_B64", ":" ]

GCC

mmix

CPP

program_repair

CPU

12,600

[ "<FIXS>", "output_address", "(", "GET_MODE", "(", "modified_x", ")", ",", "XEXP", "(", "modified_x", ",", "<NUM_LIT>", ")", ")", ";", "<FIXE>" ]

[ "return", ";", "case", "MEM", ":", "<BUGS>", "output_address", "(", "XEXP", "(", "modified_x", ",", "<NUM_LIT>", ")", ")", ";", "<BUGE>", "return", ";", "case", "CONST_INT", ":" ]

GCC

arm

CPP

stmt_completion

CPU

12,601

[ ")", ";" ]

[ "return", "(", "uint32x2_t", ")", "(", "_", "_", "a", ">", "_", "_", "b" ]

GCC

aarch64

MD

stmt_completion

CPU

12,602

[ ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ior", ":", "GPI", "(", "and", ":", "GPI", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "and", ":", "GPI", "(", "match_operand" ]

LLVM

Hexagon

TD

next_suggestion

DSP

12,603

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

arm

CPP

stmt_completion

CPU

12,604

[ ")", ";" ]

[ "if", "(", "GET_CODE", "(", "body", ")", "!=", "COND_EXEC", ")", "break", ";", "n", "=", "get_attr_ce_count", "(", "insn", ")", ";", "if", "(", "arm_condexec_masklen", "+", "n", ">", "max", ")", "break", ";", "predicate", "=", "COND_EXEC_TEST", "(", "body", ")", ";", "code", "=", "get_arm_condition_code", "(", "predicate", ")", ";", "mask", "=", "(", "<NUM_LIT>", "<<", "n", ")", "-", "<NUM_LIT>", ";", "if", "(", "arm_current_cc", "==", "code", ")", "arm_condexec_mask", "|=", "(", "mask", "<<", "arm_condexec_masklen", ")", ";", "else", "if", "(", "arm_current_cc", "!=", "ARM_INVERSE_CONDITION_CODE", "(", "code", ")", ")", "break", ";", "arm_condexec_count", "++", ";", "arm_condexec_masklen", "+=", "n", ";", "if", "(", "JUMP_P", "(", "insn", ")", ")", "break", ";", "}", "extract_constrain_insn_cached", "(", "first_insn" ]

LLVM

AArch64

CPP

stmt_completion

CPU

12,605

[ ",", "Cnt", ")", ")", "return", "false", ";" ]

[ "unsigned", "ElementBits", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "!", "getVShiftImm", "(", "Op", ",", "ElementBits" ]

LLVM

ARM

CPP

next_suggestion

CPU

12,606

[ "RegisterAsmPrinter", "<", "ARMAsmPrinter", ">", "A", "(", "getTheThumbLETarget", "(", ")", ")", ";" ]

[ "RegisterAsmPrinter", "<", "ARMAsmPrinter", ">", "X", "(", "getTheARMLETarget", "(", ")", ")", ";", "RegisterAsmPrinter", "<", "ARMAsmPrinter", ">", "Y", "(", "getTheARMBETarget", "(", ")", ")", ";" ]

GCC

i386

MD

program_repair

CPU

12,607

[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]

[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

AArch64

TD

stmt_completion

CPU

12,608

[ "V64", ",", "v2i32", ",", "v8i8", ",", "OpNode", ">", ";" ]

[ "def", "v8i8", ":", "BaseSIMDThreeSameVectorDotIndex", "<", "<NUM_LIT>", ",", "U", ",", "Mixed", ",", "size", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "," ]

LLVM

X86

CPP

next_suggestion

CPU

12,609

[ "Ops", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "X86", "::", "COND_E", ",", "MVT", "::", "i8", ")", ")", ";" ]

[ "OpVT", "=", "MVT", "::", "i32", ";", "Op", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "dl", ",", "OpVT", ",", "Op", ")", ";", "}", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "OpVT", ",", "MVT", "::", "i32", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "Op", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Op", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "NumBits", "+", "NumBits", "-", "<NUM_LIT>", ",", "OpVT", ")", ")", ";" ]

LLVM

ARM64

TD

stmt_completion

CPU

12,610

[ ",", "zext", ">", ";" ]

[ "def", "UMSUBLrrr", ":", "WideMulAccum", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "sub" ]

LLVM

X86

CPP

stmt_completion

CPU

12,611

[ "MOVSDrm", ":" ]

[ "switch", "(", "Opcode", ")", "{", "default", ":", "return", "false", ";", "case", "X86", "::", "MOV8rm", ":", "case", "X86", "::", "MOV16rm", ":", "case", "X86", "::", "MOV32rm", ":", "case", "X86", "::", "MOV64rm", ":", "case", "X86", "::", "LD_Fp64m", ":", "case", "X86", "::", "MOVSSrm", ":", "case", "X86", "::" ]

LLVM

X86

TD

program_repair

CPU

12,612

[ "<FIXS>", "VEX", ",", "TB", ";", "<FIXE>", "<FIXS>", "EVEX", ",", "TB", ";", "<FIXE>" ]

[ "let", "Predicates", "=", "[", "HasAVX512", ",", "NoEGPR", "]", "indefm", "KMOVW", ":", "avx512_mask_mov", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "VK16", ",", "v16i1", ",", "i16mem", ">", ",", "avx512_mask_mov_gpr", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "VK16", ",", "GR32", ">", ",", "<BUGS>", "VEX", ",", "TB", ",", "PS", ";", "<BUGE>", "let", "Predicates", "=", "[", "HasAVX512", ",", "HasEGPR", ",", "In64BitMode", "]", "indefm", "KMOVW", ":", "avx512_mask_mov", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "VK16", ",", "v16i1", ",", "i16mem", ",", "<STR_LIT>", ">", ",", "avx512_mask_mov_gpr", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "VK16", ",", "GR32", ",", "<STR_LIT>", ">", ",", "<BUGS>", "EVEX", ",", "TB", ",", "PS", ";", "<BUGE>", "let", "Predicates", "=", "[", "HasBWI", ",", "NoEGPR", "]", "in", "{", "defm", "KMOVD", ":", "avx512_mask_mov", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "VK32", ",", "v32i1", ",", "i32mem", ">", "," ]

LLVM

ARM64

TD

stmt_completion

CPU

12,613

[ "i32", ",", "GPR32", ">", ";" ]

[ "def", "arith_shifted_reg32", ":", "arith_shifted_reg", "<" ]

LLVM

OpenRISC

CPP

stmt_completion

CPU

12,614

[ ")", ";" ]

[ "OpenRISCMCInstLower", "MCInstLowering", "(", "OutContext", ",", "*", "Mang", ",", "*", "this", ")", ";", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "Lower", "(", "MI", ",", "TmpInst", ")", ";", "OutStreamer", ".", "EmitInstruction", "(", "TmpInst" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

12,615

[ "FLAT_ADDRESS", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]

[ "if", "(", "AS", "==", "AMDGPUAS", "::", "CONSTANT_ADDRESS", "||", "AS", "==", "AMDGPUAS", "::", "CONSTANT_ADDRESS_32BIT", "||", "AS", "==", "AMDGPUAS", "::", "BUFFER_FAT_POINTER", "||", "AS", "==", "AMDGPUAS", "::", "BUFFER_RESOURCE", "||", "AS", "==", "AMDGPUAS", "::", "BUFFER_STRIDED_POINTER", ")", "{", "if", "(", "AM", ".", "BaseOffs", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "return", "isLegalMUBUFAddressingMode", "(", "AM", ")", ";", "if", "(", "Ty", "->", "isSized", "(", ")", "&&", "DL", ".", "getTypeStoreSize", "(", "Ty", ")", "<", "<NUM_LIT>", ")", "return", "isLegalGlobalAddressingMode", "(", "AM", ")", ";", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "AMDGPUSubtarget", "::", "SOUTHERN_ISLANDS", ")", "{", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "AM", ".", "BaseOffs", "/", "<NUM_LIT>", ")", ")", "return", "false", ";", "}", "else", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "AMDGPUSubtarget", "::", "SEA_ISLANDS", ")", "{", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "AM", ".", "BaseOffs", "/", "<NUM_LIT>", ")", ")", "return", "false", ";", "}", "else", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "<", "AMDGPUSubtarget", "::", "GFX9", ")", "{", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "AM", ".", "BaseOffs", ")", ")", "return", "false", ";", "}", "else", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "<", "AMDGPUSubtarget", "::", "GFX12", ")", "{", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "AM", ".", "BaseOffs", ")", ")", "return", "false", ";", "}", "else", "{", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "AM", ".", "BaseOffs", ")", ")", "return", "false", ";", "}", "if", "(", "AM", ".", "Scale", "==", "<NUM_LIT>", ")", "return", "true", ";", "if", "(", "AM", ".", "Scale", "==", "<NUM_LIT>", "&&", "AM", ".", "HasBaseReg", ")", "return", "true", ";", "return", "false", ";", "}", "if", "(", "AS", "==", "AMDGPUAS", "::", "PRIVATE_ADDRESS", ")", "return", "Subtarget", "->", "enableFlatScratch", "(", ")", "?", "isLegalFlatAddressingMode", "(", "AM", ",", "AMDGPUAS", "::", "PRIVATE_ADDRESS", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ":", "isLegalMUBUFAddressingMode", "(", "AM", ")", ";", "if", "(", "AS", "==", "AMDGPUAS", "::", "LOCAL_ADDRESS", "||", "(", "AS", "==", "AMDGPUAS", "::", "REGION_ADDRESS", "&&", "Subtarget", "->", "hasGDS", "(", ")", ")", ")", "{", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "AM", ".", "BaseOffs", ")", ")", "return", "false", ";", "if", "(", "AM", ".", "Scale", "==", "<NUM_LIT>", ")", "return", "true", ";", "if", "(", "AM", ".", "Scale", "==", "<NUM_LIT>", "&&", "AM", ".", "HasBaseReg", ")", "return", "true", ";", "return", "false", ";", "}", "if", "(", "AS", "==", "AMDGPUAS", "::", "FLAT_ADDRESS", "||", "AS", "==", "AMDGPUAS", "::", "UNKNOWN_ADDRESS_SPACE", ")", "{", "return", "isLegalFlatAddressingMode", "(", "AM", ",", "AMDGPUAS", "::" ]

LLVM

ARM

TD

stmt_completion

CPU

12,616

[ "ops", ";" ]

[ "dag", "oops", ";", "dag", "iops", ";", "string" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

12,617

[ "}" ]

[ "std", "::", "vector", "<", "const", "SUnit", "*", ">", "makeGCNILPScheduler", "(", "ArrayRef", "<", "const", "SUnit", "*", ">", "BotRoots", ",", "const", "ScheduleDAG", "&", "DAG", ")", "{", "GCNILPScheduler", "S", ";", "return", "S", ".", "schedule", "(", "BotRoots", ",", "DAG", ")", ";" ]

GCC

ia64

MD

stmt_completion

CPU

12,618

[ "[", "<NUM_LIT>", "]", ",", "NULL", ",", "operands", "[", "<NUM_LIT>", "]", "," ]

[ "(", "match_operand", ":", "IMODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "use", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{", "ia64_expand_atomic_op", "(", "<", "CODE", ">", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands" ]

GCC

aarch64

MD

next_suggestion

CPU

12,619

[ "UNSPEC_PTEST", ")", ")" ]

[ "(", "unspec", ":", "CC_NZC", "[", "(", "match_operand", "<NUM_LIT>", ")", "(", "match_operand", "<NUM_LIT>", ")", "(", "const_int", "SVE_KNOWN_PTRUE", ")", "(", "match_operator", ":", "VNx16BI", "<NUM_LIT>", "<STR_LIT>", "[", "(", "unspec", ":", "VNx16BI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VNx16BI", "<NUM_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_PTRUE", ")", "]", ")", "]" ]

LLVM

TVM

CPP

code_generation

Virtual ISA

12,620

[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "TVM Replace Physical Registers", "<STR_LIT>", ";", "}" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

GCC

h8300

MD

next_suggestion

MPU

12,621

[ "(", "ior", "(", "match_test", "<STR_LIT>", ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]

LLVM

Mips

CPP

next_suggestion

CPU

12,622

[ "}" ]

[ "if", "(", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", "{", "if", "(", "Subtarget", ".", "hasMips32", "(", ")", "&&", "!", "Subtarget", ".", "hasMips32r6", "(", ")", "&&", "!", "Subtarget", ".", "inMips16Mode", "(", ")", "&&", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "MVT", "::", "i64", ")", "return", "performMADD_MSUBCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "return", "SDValue", "(", ")", ";", "}", "return", "SDValue", "(", ")", ";" ]

GCC

tilegx

MD

stmt_completion

VLIW

12,623

[ ")", ")" ]

[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]

LLVM

SIC

CPP

next_suggestion

CPU

12,624

[ "}" ]

[ "byval_iterator", "byval_end", "(", ")", "const", "{", "return", "ByValArgs", ".", "end", "(", ")", ";" ]

LLVM

CellSPU

TD

stmt_completion

MPU

12,625

[ ">", ";" ]

[ "def", "r32", ":", "ILHURegInst", "<", "R32C", ",", "u16imm_i32", ",", "hi16" ]

LLVM

AArch64

TD

next_suggestion

CPU

12,626

[ "let", "ParserMatchClass", "=", "SImm4s16Operand", ";" ]

[ "def", "simm4s16", ":", "Operand", "<", "i64", ">", ",", "ImmLeaf", "<", "i64", ",", "[", "{", "return", "Imm", ">", "=", "-", "<NUM_LIT>", "&", "&", "Imm", "<", "=", "<NUM_LIT>", "&", "&", "(", "Imm", "%", "<NUM_LIT>", ")", "=", "=", "<NUM_LIT>", ";", "}", "]", ",", "SImmS16XForm", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]

LLVM

X86

CPP

code_generation

CPU

12,627

[ "void", "X86TargetLowering", "::", "computeKnownBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "APInt", "&", "KnownZero", ",", "APInt", "&", "KnownOne", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "unsigned", "BitWidth", "=", "KnownZero", ".", "getBitWidth", "(", ")", ";", "unsigned", "Opc", "=", "Op", ".", "getOpcode", "(", ")", ";", "assert", "(", "(", "Opc", ">=", "ISD", "::", "BUILTIN_OP_END", "||", "Opc", "==", "ISD", "::", "INTRINSIC_WO_CHAIN", "||", "Opc", "==", "ISD", "::", "INTRINSIC_W_CHAIN", "||", "Opc", "==", "ISD", "::", "INTRINSIC_VOID", ")", "&&", "<STR_LIT>", "Should use MaskedValueIsZero if you don't know whether Op", "<STR_LIT>", "<STR_LIT>", " is a target node!", "<STR_LIT>", ")", ";", "KnownZero", "=", "KnownOne", "=", "APInt", "(", "BitWidth", ",", "<NUM_LIT>", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "Op", ".", "getResNo", "(", ")", "==", "<NUM_LIT>", ")", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "KnownZero", "|=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "<NUM_LIT>", ")", ";", "break", ";", "case", "ISD", "::", "INTRINSIC_WO_CHAIN", ":", "{", "unsigned", "IntId", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "NumLoBits", "=", "<NUM_LIT>", ";", "switch", "(", "IntId", ")", "{", "default", ":", "break", ";", "case", "Intrinsic", "::", "x86_sse_movmsk_ps", ":", "case", "Intrinsic", "::", "x86_avx_movmsk_ps_256", ":", "case", "Intrinsic", "::", "x86_sse2_movmsk_pd", ":", "case", "Intrinsic", "::", "x86_avx_movmsk_pd_256", ":", "case", "Intrinsic", "::", "x86_mmx_pmovmskb", ":", "case", "Intrinsic", "::", "x86_sse2_pmovmskb_128", ":", "case", "Intrinsic", "::", "x86_avx2_pmovmskb", ":", "{", "switch", "(", "IntId", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Impossible intrinsic", "<STR_LIT>", ")", ";", "case", "Intrinsic", "::", "x86_sse_movmsk_ps", ":", "NumLoBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "Intrinsic", "::", "x86_avx_movmsk_ps_256", ":", "NumLoBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "Intrinsic", "::", "x86_sse2_movmsk_pd", ":", "NumLoBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "Intrinsic", "::", "x86_avx_movmsk_pd_256", ":", "NumLoBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "Intrinsic", "::", "x86_mmx_pmovmskb", ":", "NumLoBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "Intrinsic", "::", "x86_sse2_pmovmskb_128", ":", "NumLoBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "Intrinsic", "::", "x86_avx2_pmovmskb", ":", "NumLoBits", "=", "<NUM_LIT>", ";", "break", ";", "}", "KnownZero", "=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "NumLoBits", ")", ";", "break", ";", "}", "}", "break", ";", "}", "}", "}" ]

[ "Determine", "which", "of", "the", "bits", "specified", "in", "Mask", "are", "known", "to", "be", "either", "zero", "or", "one", "and", "return", "them", "in", "the", "KnownZero/KnownOne", "bitsets", "." ]

LLVM

Mips

CPP

stmt_completion

CPU

12,628

[ "return", "false", ";" ]

[ "bool", "MipsTargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ",", "bool", "ForCodeSize", ")", "const", "{", "if", "(", "VT", "!=", "MVT", "::", "f32", "&&", "VT", "!=", "MVT", "::", "f64", ")", "return", "false", ";", "if", "(", "Imm", ".", "isNegZero", "(", ")", ")" ]

LLVM

AAP

CPP

code_generation

MPU

12,629

[ "unsigned", "AAPMCCodeEmitter", "::", "getMachineOpValue", "(", "MCInst", "const", "&", "MI", ",", "MCOperand", "const", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "MCSubtargetInfo", "const", "&", "STI", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "return", "MCtx", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCExpr", "::", "ExprKind", "Kind", "=", "Expr", "->", "getKind", "(", ")", ";", "int64_t", "Res", ";", "if", "(", "Expr", "->", "evaluateAsAbsolute", "(", "Res", ")", ")", "return", "Res", ";", "assert", "(", "Kind", "==", "MCExpr", "::", "SymbolRef", "&&", "<STR_LIT>", "Currently only symbol operands are supported", "<STR_LIT>", ")", ";", "<STR_LIT>", "::", "<STR_LIT>", "FixupKind", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "<NUM_LIT>", ")", ";", "const", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "FixupKind", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "{", "assert", "(", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "<STR_LIT>", "Unhandled MCInst for getMachineOpValue", "<STR_LIT>", ")", ";", "FixupKind", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM_LIT>", ",", "Expr", ",", "MCFixupKind", "(", "FixupKind", ")", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "return", "<NUM_LIT>", ";", "}" ]

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

LLVM

Patmos

CPP

next_suggestion

VLIW

12,630

[ "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";" ]

[ "AU", ".", "setPreservesAll", "(", ")", ";", "AU", ".", "addRequired", "<", "PMLMachineFunctionImport", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineBranchProbabilityInfo", ">", "(", ")", ";" ]

GCC

ia64

MD

next_suggestion

CPU

12,631

[ "(", "define_reservation", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

ARM

TD

stmt_completion

CPU

12,632

[ ",", "(", "bitconvert", "(", "v16i8", "NEONimmAllOnesV", ")", ")", ")", ">", ";" ]

[ "def", "vnotq", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "in", ")", ",", "(", "xor", "node", ":", "$", "in" ]

GCC

frv

CPP

next_suggestion

VLIW

12,633

[ "return", "FALSE", ";" ]

[ "if", "(", "!", "current_function_is_leaf", ")", "return", "TRUE", ";", "if", "(", "get_frame_size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "TRUE", ";", "if", "(", "cfun", "->", "stdarg", ")", "return", "TRUE", ";", "if", "(", "!", "current_function_sp_is_unchanging", ")", "return", "TRUE", ";", "if", "(", "!", "TARGET_FDPIC", "&&", "flag_pic", "&&", "cfun", "->", "uses_pic_offset_table", ")", "return", "TRUE", ";", "if", "(", "profile_flag", ")", "return", "TRUE", ";", "if", "(", "cfun", "->", "machine", "->", "frame_needed", ")", "return", "TRUE", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

12,634

[ ")", ")", ";" ]

[ "}", ")", ")", ";", "addPass", "(", "createMVEGatherScatterLoweringPass", "(", ")", ")", ";", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "if", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "Aggressive", ")", "addPass", "(", "createARMParallelDSPPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createInterleavedAccessPass", "(" ]

LLVM

AArch64

TD

stmt_completion

CPU

12,635

[ ")", ")", ")", ")", ",", "(", "nxv2f32", "ZPR", ":", "$", "Zd", ")", ")", ")", ",", "(", "UCVTF_ZPmZ_StoS", "ZPR", ":", "$", "Zd", ",", "PPR", ":", "$", "Pg", ",", "ZPR", ":", "$", "Zs", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "nxv2f32", "(", "AArch64ucvtf_mt", "(", "nxv2i1", "PPR", ":", "$", "Pg", ")", ",", "(", "and", "(", "nxv2i64", "ZPR", ":", "$", "Zs", ")", ",", "(", "nxv2i64", "(", "AArch64dup", "(", "i64", "<NUM_LIT>" ]

GCC

sh

MD

stmt_completion

CPU

12,636

[ "<NUM_LIT>", "<STR_LIT>", ")", ")", "]" ]

[ "UNSPECV_EH_RETURN", ")", "(", "clobber", "(", "match_scratch", ":", "SI" ]

LLVM

WebAssembly

CPP

stmt_completion

Virtual ISA

12,637

[ ".", "second", ";" ]

[ "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "********** Add Missing Prototypes **********\\n", "<STR_LIT>", ")", ";", "std", "::", "vector", "<", "std", "::", "pair", "<", "Function", "*", ",", "Function", "*", ">>", "Replacements", ";", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "!", "F", ".", "isDeclaration", "(", ")", "||", "!", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", "no-prototype", "<STR_LIT>", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Found no-prototype function: ", "<STR_LIT>", "<<", "F", ".", "getName", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "if", "(", "!", "F", ".", "isVarArg", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "Functions with 'no-prototype' attribute must take varargs: ", "<STR_LIT>", "+", "F", ".", "getName", "(", ")", ")", ";", "if", "(", "F", ".", "getFunctionType", "(", ")", "->", "getNumParams", "(", ")", "!=", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", "Functions with 'no-prototype' attribute should not have params: ", "<STR_LIT>", "+", "F", ".", "getName", "(", ")", ")", ";", "FunctionType", "*", "NewType", "=", "nullptr", ";", "Function", "*", "NewF", "=", "nullptr", ";", "for", "(", "Use", "&", "U", ":", "F", ".", "uses", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "prototype-less use: ", "<STR_LIT>", "<<", "F", ".", "getName", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "if", "(", "auto", "*", "BC", "=", "dyn_cast", "<", "BitCastOperator", ">", "(", "U", ".", "getUser", "(", ")", ")", ")", "{", "if", "(", "auto", "*", "DestType", "=", "dyn_cast", "<", "FunctionType", ">", "(", "BC", "->", "getDestTy", "(", ")", "->", "getPointerElementType", "(", ")", ")", ")", "{", "if", "(", "!", "NewType", ")", "{", "NewType", "=", "DestType", ";", "NewF", "=", "Function", "::", "Create", "(", "NewType", ",", "F", ".", "getLinkage", "(", ")", ",", "F", ".", "getName", "(", ")", ")", ";", "NewF", "->", "setAttributes", "(", "F", ".", "getAttributes", "(", ")", ")", ";", "NewF", "->", "removeFnAttr", "(", "<STR_LIT>", "no-prototype", "<STR_LIT>", ")", ";", "}", "else", "{", "if", "(", "NewType", "!=", "DestType", ")", "{", "report_fatal_error", "(", "<STR_LIT>", "Prototypeless function used with ", "<STR_LIT>", "<STR_LIT>", "conflicting signatures: ", "<STR_LIT>", "+", "F", ".", "getName", "(", ")", ")", ";", "}", "}", "}", "}", "}", "if", "(", "!", "NewType", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "could not derive a function prototype from usage: ", "<STR_LIT>", "+", "F", ".", "getName", "(", ")", "+", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "continue", ";", "}", "SmallVector", "<", "Instruction", "*", ",", "<NUM_LIT>", ">", "DeadInsts", ";", "for", "(", "Use", "&", "US", ":", "F", ".", "uses", "(", ")", ")", "{", "User", "*", "U", "=", "US", ".", "getUser", "(", ")", ";", "if", "(", "auto", "*", "BC", "=", "dyn_cast", "<", "BitCastOperator", ">", "(", "U", ")", ")", "{", "if", "(", "auto", "*", "Inst", "=", "dyn_cast", "<", "BitCastInst", ">", "(", "U", ")", ")", "{", "IRBuilder", "<", ">", "Builder", "(", "Inst", ")", ";", "Value", "*", "NewCast", "=", "Builder", ".", "CreatePointerCast", "(", "NewF", ",", "BC", "->", "getDestTy", "(", ")", ")", ";", "Inst", "->", "replaceAllUsesWith", "(", "NewCast", ")", ";", "DeadInsts", ".", "push_back", "(", "Inst", ")", ";", "}", "else", "if", "(", "auto", "*", "Const", "=", "dyn_cast", "<", "ConstantExpr", ">", "(", "U", ")", ")", "{", "Constant", "*", "NewConst", "=", "ConstantExpr", "::", "getPointerCast", "(", "NewF", ",", "BC", "->", "getDestTy", "(", ")", ")", ";", "Const", "->", "replaceAllUsesWith", "(", "NewConst", ")", ";", "}", "else", "{", "dbgs", "(", ")", "<<", "*", "U", "->", "getType", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", "U", "->", "dump", "(", ")", ";", "report_fatal_error", "(", "<STR_LIT>", "unexpected use of prototypeless function: ", "<STR_LIT>", "+", "F", ".", "getName", "(", ")", "+", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "}", "}", "}", "for", "(", "auto", "I", ":", "DeadInsts", ")", "I", "->", "eraseFromParent", "(", ")", ";", "Replacements", ".", "emplace_back", "(", "&", "F", ",", "NewF", ")", ";", "}", "for", "(", "auto", "&", "Pair", ":", "Replacements", ")", "{", "Function", "*", "Old", "=", "Pair", ".", "first", ";", "Function", "*", "New", "=", "Pair" ]

LLVM

SystemZ

CPP

stmt_completion

CPU

12,638

[ "{" ]

[ "bool", "hasResetDATProtection", "(", ")", "const" ]

GCC

rs6000

CPP

next_suggestion

CPU

12,639

[ "}" ]

[ "static", "HOST_WIDE_INT", "get_stack_clash_protection_guard_size", "(", "void", ")", "{", "return", "(", "HOST_WIDE_INT_1U", "<<", "param_stack_clash_protection_guard_size", ")", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

12,640

[ "}", "=", "DestructiveInstType", ".", "Value", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Form", "=", "F", ".", "Value", ";", "bit", "isWhile", "=", "<NUM_LIT>", ";", "bit", "isPTestLike", "=", "<NUM_LIT>", ";", "FalseLanesEnum", "FalseLanes", "=", "FalseLanesNone", ";", "DestructiveInstTypeEnum", "DestructiveInstType", "=", "NotDestructive", ";", "ElementSizeEnum", "ElementSize", "=", "ElementSizeNone", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "isPTestLike", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "isWhile", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "FalseLanes", ".", "Value", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]

GCC

rs6000

MD

next_suggestion

CPU

12,641

[ "}" ]

[ "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "ashift", ":", "DI", "(", "sign_extend", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "{", "operands", "[", "<NUM_LIT>", "]", "=", "gen_lowpart", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ")" ]

LLVM

ARM

CPP

stmt_completion

CPU

12,642

[ ")", "return", "makeArrayRef", "(", "GPREven2", ")", ";" ]

[ "static", "const", "uint16_t", "GPREven3", "[", "]", "=", "{", "ARM", "::", "R0", ",", "ARM", "::", "R2", ",", "ARM", "::", "R4", ",", "ARM", "::", "R6", ",", "ARM", "::", "R8", ",", "ARM", "::", "R1", ",", "ARM", "::", "R3", ",", "ARM", "::", "R10", ",", "ARM", "::", "R12", ",", "ARM", "::", "LR", ",", "ARM", "::", "R5", ",", "ARM", "::", "R7", ",", "ARM", "::", "R9", "}", ";", "static", "const", "uint16_t", "GPROdd3", "[", "]", "=", "{", "ARM", "::", "R1", ",", "ARM", "::", "R3", ",", "ARM", "::", "R5", ",", "ARM", "::", "R6", ",", "ARM", "::", "R9", ",", "ARM", "::", "R0", ",", "ARM", "::", "R2", ",", "ARM", "::", "R10", ",", "ARM", "::", "R12", ",", "ARM", "::", "LR", ",", "ARM", "::", "R4", ",", "ARM", "::", "R7", ",", "ARM", "::", "R8", "}", ";", "static", "const", "uint16_t", "GPREven4", "[", "]", "=", "{", "ARM", "::", "R0", ",", "ARM", "::", "R2", ",", "ARM", "::", "R4", ",", "ARM", "::", "R6", ",", "ARM", "::", "R10", ",", "ARM", "::", "R1", ",", "ARM", "::", "R3", ",", "ARM", "::", "R12", ",", "ARM", "::", "LR", ",", "ARM", "::", "R5", ",", "ARM", "::", "R7", ",", "ARM", "::", "R8", ",", "ARM", "::", "R11", "}", ";", "static", "const", "uint16_t", "GPROdd4", "[", "]", "=", "{", "ARM", "::", "R1", ",", "ARM", "::", "R3", ",", "ARM", "::", "R5", ",", "ARM", "::", "R7", ",", "ARM", "::", "R11", ",", "ARM", "::", "R0", ",", "ARM", "::", "R2", ",", "ARM", "::", "R12", ",", "ARM", "::", "LR", ",", "ARM", "::", "R4", ",", "ARM", "::", "R6", ",", "ARM", "::", "R8", ",", "ARM", "::", "R10", "}", ";", "static", "const", "uint16_t", "GPREven5", "[", "]", "=", "{", "ARM", "::", "R0", ",", "ARM", "::", "R2", ",", "ARM", "::", "R4", ",", "ARM", "::", "R10", ",", "ARM", "::", "R1", ",", "ARM", "::", "R3", ",", "ARM", "::", "R12", ",", "ARM", "::", "LR", ",", "ARM", "::", "R5", ",", "ARM", "::", "R6", ",", "ARM", "::", "R8", ",", "ARM", "::", "R11", "}", ";", "static", "const", "uint16_t", "GPROdd5", "[", "]", "=", "{", "ARM", "::", "R1", ",", "ARM", "::", "R3", ",", "ARM", "::", "R5", ",", "ARM", "::", "R11", ",", "ARM", "::", "R0", ",", "ARM", "::", "R2", ",", "ARM", "::", "R12", ",", "ARM", "::", "LR", ",", "ARM", "::", "R4", ",", "ARM", "::", "R6", ",", "ARM", "::", "R8", ",", "ARM", "::", "R10", "}", ";", "static", "const", "uint16_t", "GPREven6", "[", "]", "=", "{", "ARM", "::", "R0", ",", "ARM", "::", "R2", ",", "ARM", "::", "R4", ",", "ARM", "::", "R6", ",", "ARM", "::", "R1", ",", "ARM", "::", "R3", ",", "ARM", "::", "R10", ",", "ARM", "::", "R12", ",", "ARM", "::", "LR", ",", "ARM", "::", "R5", ",", "ARM", "::", "R7", ",", "ARM", "::", "R8", "}", ";", "static", "const", "uint16_t", "GPROdd6", "[", "]", "=", "{", "ARM", "::", "R1", ",", "ARM", "::", "R3", ",", "ARM", "::", "R5", ",", "ARM", "::", "R7", ",", "ARM", "::", "R0", ",", "ARM", "::", "R2", ",", "ARM", "::", "R10", ",", "ARM", "::", "R12", ",", "ARM", "::", "LR", ",", "ARM", "::", "R4", ",", "ARM", "::", "R6", ",", "ARM", "::", "R8", "}", ";", "if", "(", "RC", "!=", "ARM", "::", "GPRRegisterClass", "&&", "RC", "!=", "ARM", "::", "rGPRRegisterClass", ")", "return", "RC", "->", "getRawAllocationOrder", "(", "MF", ")", ";", "if", "(", "HintType", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "if", "(", "isPhysicalRegister", "(", "HintReg", ")", "&&", "getRegisterPairEven", "(", "HintReg", ",", "MF", ")", "==", "<NUM_LIT>", ")", "return", "RC", "->", "getRawAllocationOrder", "(", "MF", ")", ";", "if", "(", "!", "TFI", "->", "hasFP", "(", "MF", ")", ")", "{", "if", "(", "!", "STI", ".", "isR9Reserved", "(", ")", ")", "return", "makeArrayRef", "(", "GPREven1", ")", ";", "else", "return", "makeArrayRef", "(", "GPREven4", ")", ";", "}", "else", "if", "(", "FramePtr", "==", "ARM", "::", "R7", ")", "{", "if", "(", "!", "STI", ".", "isR9Reserved", "(", ")" ]

LLVM

SystemZ

TD

next_suggestion

CPU

12,643

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BDL1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BDL2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BDL1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BDL2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

12,644

[ ",", "MajOp", ",", "MinOp", ",", "<NUM_LIT>", ">", ";" ]

[ "class", "T_S2op_1_di", "<", "string", "mnemonic", ",", "bits", "<", "<NUM_LIT>", ">", "MajOp", ",", "bits", "<", "<NUM_LIT>", ">", "MinOp", ">", ":", "T_S2op_1", "<", "mnemonic", ",", "<NUM_LIT>", ",", "DoubleRegs", ",", "IntRegs" ]

LLVM

AMDGPU

TD

next_suggestion

GPU

12,645

[ "let", "Word0", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "type", ";", "bits", "<", "<NUM_LIT>", ">", "gpr", ";", "bits", "<", "<NUM_LIT>", ">", "elem_size", ";", "let", "Word0", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "arraybase", ";", "let", "Word0", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "type", ";", "let", "Word0", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "gpr", ";", "let", "Word0", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

12,646

[ "}" ]

[ "bool", "mayUseThunk", "(", "const", "MachineFunction", "&", "MF", ")", "{", "return", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ".", "useLVIControlFlowIntegrity", "(", ")", ";" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

12,647

[ "Addr", ")", ")", "return", "false", ";" ]

[ "if", "(", "cast", "<", "StoreInst", ">", "(", "I", ")", "->", "isAtomic", "(", ")", ")", "return", "false", ";", "MVT", "VT", ";", "if", "(", "!", "isLoadTypeLegal", "(", "Op0", "->", "getType", "(", ")", ",", "VT", ")", ")", "return", "false", ";", "SrcReg", "=", "getRegForValue", "(", "Op0", ")", ";", "if", "(", "SrcReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "Address", "Addr", ";", "if", "(", "!", "PPCComputeAddress", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Addr", ")", ")", "return", "false", ";", "if", "(", "!", "PPCEmitStore", "(", "VT", ",", "SrcReg", "," ]

GCC

mips

MD

stmt_completion

CPU

12,648

[ "]", ")" ]

[ "(", "define_mode_iterator", "ANYF", "[", "(", "SF", "<STR_LIT>", ")", "(", "DF", "<STR_LIT>", ")", "(", "V2SF", "<STR_LIT>", ")" ]

GCC

i386

CPP

stmt_completion

CPU

12,649

[ ")", ";" ]

[ "extern", "_", "_", "inline", "int", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_cvttss_si32", "(", "_", "_", "m128", "_", "_", "A", ")", "{", "return", "_", "_", "builtin_ia32_cvttss2si", "(", "(", "_", "_", "v4sf", ")", "_", "_", "A" ]

GCC

sparc

CPP

stmt_completion

CPU

12,650

[ "SImode", ")", ")", ")", ";" ]

[ "emit_move_insn", "(", "gen_rtx_MEM", "(", "SImode", ",", "tramp", ")", ",", "GEN_INT", "(", "trunc_int_for_mode", "(", "<NUM_LIT>", ",", "SImode", ")", ")", ")", ";", "emit_move_insn", "(", "gen_rtx_MEM", "(", "SImode", ",", "plus_constant", "(", "tramp", ",", "<NUM_LIT>", ")", ")", ",", "GEN_INT", "(", "trunc_int_for_mode", "(", "<NUM_LIT>", ",", "SImode", ")", ")", ")", ";", "emit_move_insn", "(", "gen_rtx_MEM", "(", "SImode", ",", "plus_constant", "(", "tramp", ",", "<NUM_LIT>", ")", ")", ",", "GEN_INT", "(", "trunc_int_for_mode", "(", "<NUM_LIT>", ",", "SImode", ")", ")", ")", ";", "emit_move_insn", "(", "gen_rtx_MEM", "(", "SImode", ",", "plus_constant", "(", "tramp", ",", "<NUM_LIT>", ")", ")", ",", "GEN_INT", "(", "trunc_int_for_mode", "(", "<NUM_LIT>", "," ]

LLVM

Hexagon

CPP

stmt_completion

DSP

12,651

[ ";" ]

[ "bool", "hasMemNoShuf", "(", ")", "const", "{", "return", "HasMemNoShuf" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

12,652

[ "}" ]

[ "unsigned", "AS", "=", "KernArgSegment", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";", "uint64_t", "ExplicitArgOffset", "=", "<NUM_LIT>", ";", "for", "(", "Argument", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "Type", "*", "ArgTy", "=", "Arg", ".", "getType", "(", ")", ";", "unsigned", "Align", "=", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "unsigned", "Size", "=", "DL", ".", "getTypeSizeInBits", "(", "ArgTy", ")", ";", "unsigned", "AllocSize", "=", "DL", ".", "getTypeAllocSize", "(", "ArgTy", ")", ";", "uint64_t", "EltOffset", "=", "alignTo", "(", "ExplicitArgOffset", ",", "Align", ")", "+", "BaseOffset", ";", "ExplicitArgOffset", "=", "alignTo", "(", "ExplicitArgOffset", ",", "Align", ")", "+", "AllocSize", ";", "if", "(", "Arg", ".", "use_empty", "(", ")", ")", "continue", ";", "if", "(", "PointerType", "*", "PT", "=", "dyn_cast", "<", "PointerType", ">", "(", "ArgTy", ")", ")", "{", "if", "(", "PT", "->", "getAddressSpace", "(", ")", "==", "AMDGPUAS", "::", "LOCAL_ADDRESS", "&&", "ST", ".", "getGeneration", "(", ")", "==", "AMDGPUSubtarget", "::", "SOUTHERN_ISLANDS", ")", "continue", ";", "if", "(", "Arg", ".", "hasNoAliasAttr", "(", ")", ")", "continue", ";", "}", "VectorType", "*", "VT", "=", "dyn_cast", "<", "VectorType", ">", "(", "ArgTy", ")", ";", "bool", "IsV3", "=", "VT", "&&", "VT", "->", "getNumElements", "(", ")", "==", "<NUM_LIT>", ";", "VectorType", "*", "V4Ty", "=", "nullptr", ";", "int64_t", "AlignDownOffset", "=", "alignDown", "(", "EltOffset", ",", "<NUM_LIT>", ")", ";", "int64_t", "OffsetDiff", "=", "EltOffset", "-", "AlignDownOffset", ";", "unsigned", "AdjustedAlign", "=", "MinAlign", "(", "KernArgBaseAlign", ",", "AlignDownOffset", ")", ";", "Value", "*", "ArgPtr", ";", "if", "(", "Size", "<", "<NUM_LIT>", "&&", "!", "ArgTy", "->", "isAggregateType", "(", ")", ")", "{", "ArgPtr", "=", "Builder", ".", "CreateConstInBoundsGEP1_64", "(", "KernArgSegment", ",", "AlignDownOffset", ",", "Arg", ".", "getName", "(", ")", "+", "<STR_LIT>", ".kernarg.offset.align.down", "<STR_LIT>", ")", ";", "ArgPtr", "=", "Builder", ".", "CreateBitCast", "(", "ArgPtr", ",", "Builder", ".", "getInt32Ty", "(", ")", "->", "getPointerTo", "(", "AS", ")", ",", "ArgPtr", "->", "getName", "(", ")", "+", "<STR_LIT>", ".cast", "<STR_LIT>", ")", ";", "}", "else", "{", "ArgPtr", "=", "Builder", ".", "CreateConstInBoundsGEP1_64", "(", "KernArgSegment", ",", "AlignDownOffset", ",", "Arg", ".", "getName", "(", ")", "+", "<STR_LIT>", ".kernarg.offset", "<STR_LIT>", ")", ";", "ArgPtr", "=", "Builder", ".", "CreateBitCast", "(", "ArgPtr", ",", "ArgTy", "->", "getPointerTo", "(", "AS", ")", ",", "ArgPtr", "->", "getName", "(", ")", "+", "<STR_LIT>", ".cast", "<STR_LIT>", ")", ";", "}", "if", "(", "IsV3", "&&", "Size", ">=", "<NUM_LIT>", ")", "{", "V4Ty", "=", "VectorType", "::", "get", "(", "VT", "->", "getVectorElementType", "(", ")", ",", "<NUM_LIT>", ")", ";", "ArgPtr", "=", "Builder", ".", "CreateBitCast", "(", "ArgPtr", ",", "V4Ty", "->", "getPointerTo", "(", "AS", ")", ")", ";", "}", "LoadInst", "*", "Load", "=", "Builder", ".", "CreateAlignedLoad", "(", "ArgPtr", ",", "AdjustedAlign", ")", ";", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_invariant_load", ",", "MDNode", "::", "get", "(", "Ctx", ",", "{", "}", ")", ")", ";", "MDBuilder", "MDB", "(", "Ctx", ")", ";", "if", "(", "isa", "<", "PointerType", ">", "(", "ArgTy", ")", ")", "{", "if", "(", "Arg", ".", "hasNonNullAttr", "(", ")", ")", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_nonnull", ",", "MDNode", "::", "get", "(", "Ctx", ",", "{", "}", ")", ")", ";", "uint64_t", "DerefBytes", "=", "Arg", ".", "getDereferenceableBytes", "(", ")", ";", "if", "(", "DerefBytes", "!=", "<NUM_LIT>", ")", "{", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_dereferenceable", ",", "MDNode", "::", "get", "(", "Ctx", ",", "MDB", ".", "createConstant", "(", "ConstantInt", "::", "get", "(", "Builder", ".", "getInt64Ty", "(", ")", ",", "DerefBytes", ")", ")", ")", ")", ";", "}", "uint64_t", "DerefOrNullBytes", "=", "Arg", ".", "getDereferenceableOrNullBytes", "(", ")", ";", "if", "(", "DerefOrNullBytes", "!=", "<NUM_LIT>", ")", "{", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_dereferenceable_or_null", ",", "MDNode", "::", "get", "(", "Ctx", ",", "MDB", ".", "createConstant", "(", "ConstantInt", "::", "get", "(", "Builder", ".", "getInt64Ty", "(", ")", ",", "DerefOrNullBytes", ")", ")", ")", ")", ";", "}", "unsigned", "ParamAlign", "=", "Arg", ".", "getParamAlignment", "(", ")", ";", "if", "(", "ParamAlign", "!=", "<NUM_LIT>", ")", "{", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_align", ",", "MDNode", "::", "get", "(", "Ctx", ",", "MDB", ".", "createConstant", "(", "ConstantInt", "::", "get", "(", "Builder", ".", "getInt64Ty", "(", ")", ",", "ParamAlign", ")", ")", ")", ")", ";" ]

LLVM

ARM

TD

stmt_completion

CPU

12,653

[ "Sd", "{", "<NUM_LIT>", "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Sd", ";", "bits", "<", "<NUM_LIT>", ">", "Dm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Sd", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=" ]

GCC

i386

MD

next_suggestion

CPU

12,654

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

TPC

CPP

stmt_completion

Virtual ISA

12,655

[ "{", "return", "NodeCircle", ";", "}" ]

[ "vector", "<", "CostLeaf", "*", ">", "getNodeCircle", "(", ")" ]

LLVM

WebAssembly

CPP

stmt_completion

Virtual ISA

12,656

[ "Type", "==", "<STR_LIT>", "f64x2", "<STR_LIT>", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", "::", "V128", ";" ]

[ "if", "(", "Type", "==", "<STR_LIT>", "f64", "<STR_LIT>", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", "::", "F64", ";", "if", "(", "Type", "==", "<STR_LIT>", "v128", "<STR_LIT>", "||", "Type", "==", "<STR_LIT>", "i8x16", "<STR_LIT>", "||", "Type", "==", "<STR_LIT>", "i16x8", "<STR_LIT>", "||", "Type", "==", "<STR_LIT>", "i32x4", "<STR_LIT>", "||", "Type", "==", "<STR_LIT>", "i64x2", "<STR_LIT>", "||", "Type", "==", "<STR_LIT>", "f32x4", "<STR_LIT>", "||" ]

LLVM

Mips

TD

stmt_completion

CPU

12,657

[ ";" ]

[ "def", "II_MOVT", ":", "InstrItinClass" ]

GCC

visium

CPP

next_suggestion

Virtual ISA

12,658

[ "gcc_unreachable", "(", ")", ";" ]

[ "case", "GE", ":", "return", "CCFPEmode", ";", "case", "UNEQ", ":", "case", "LTGT", ":", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "if", "(", "op1", "==", "constm1_rtx", ")", "return", "CCCmode", ";", "if", "(", "(", "code", "==", "LTU", "||", "code", "==", "GEU", ")", "&&", "GET_CODE", "(", "op0", ")", "==", "PLUS", "&&", "rtx_equal_p", "(", "XEXP", "(", "op0", ",", "<NUM_LIT>", ")", ",", "op1", ")", ")", "return", "CCCmode", ";", "if", "(", "(", "code", "==", "EQ", "||", "code", "==", "NE", ")", "&&", "GET_CODE", "(", "op1", ")", "==", "UNSPEC", "&&", "(", "XINT", "(", "op1", ",", "<NUM_LIT>", ")", "==", "UNSPEC_ADDV", "||", "XINT", "(", "op1", ",", "<NUM_LIT>", ")", "==", "UNSPEC_SUBV", "||", "XINT", "(", "op1", ",", "<NUM_LIT>", ")", "==", "UNSPEC_NEGV", ")", ")", "return", "CCVmode", ";", "if", "(", "op1", "!=", "const0_rtx", ")", "return", "CCmode", ";", "switch", "(", "GET_CODE", "(", "op0", ")", ")", "{", "case", "PLUS", ":", "case", "MINUS", ":", "case", "NEG", ":", "case", "ASHIFT", ":", "case", "LTU", ":", "case", "LT", ":", "return", "CCNZmode", ";", "case", "ZERO_EXTRACT", ":", "return", "CCCmode", ";", "case", "REG", ":", "case", "AND", ":", "case", "IOR", ":", "case", "XOR", ":", "case", "NOT", ":", "case", "ASHIFTRT", ":", "case", "LSHIFTRT", ":", "case", "TRUNCATE", ":", "case", "SIGN_EXTEND", ":", "return", "CCmode", ";", "case", "ASM_OPERANDS", ":", "case", "CALL", ":", "case", "CONST_INT", ":", "case", "LO_SUM", ":", "case", "HIGH", ":", "case", "MEM", ":", "case", "UNSPEC", ":", "case", "ZERO_EXTEND", ":", "return", "CCmode", ";", "default", ":" ]

GCC

c6x

MD

next_suggestion

VLIW

12,659

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

ARM

CPP

stmt_completion

CPU

12,660

[ ";" ]

[ "assert", "(", "MI", ".", "getNumOperands", "(", ")", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", "expected >= 4 arguments", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "OI", "=", "<NUM_LIT>", ",", "OE", "=", "MI", ".", "getNumOperands", "(", ")", ";", "OI", "<", "OE", ";", "++", "OI", ")", "{", "assert", "(", "MI", ".", "getOperand", "(", "OI", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", "expected register", "<STR_LIT>", ")", ";", "if", "(", "MI", ".", "getOperand", "(", "OI", ")", ".", "getReg", "(", ")", "==", "ARM", "::", "PC", ")", "{", "Info", "=", "<STR_LIT>", "use of PC in the list is deprecated", "<STR_LIT>", ";", "return", "true", ";", "}", "}", "return", "false" ]

LLVM

AArch64

CPP

next_suggestion

CPU

12,661

[ "LLVMContext", "&", "Ctx", "=", "BB", ".", "getContext", "(", ")", ";" ]

[ "auto", "*", "MostEncompassingPTrue", "=", "*", "llvm", "::", "max_element", "(", "PTrues", ",", "[", "]", "(", "auto", "*", "PTrue1", ",", "auto", "*", "PTrue2", ")", "{", "auto", "*", "PTrue1VTy", "=", "cast", "<", "ScalableVectorType", ">", "(", "PTrue1", "->", "getType", "(", ")", ")", ";", "auto", "*", "PTrue2VTy", "=", "cast", "<", "ScalableVectorType", ">", "(", "PTrue2", "->", "getType", "(", ")", ")", ";", "return", "PTrue1VTy", "->", "getElementCount", "(", ")", ".", "getKnownMinValue", "(", ")", "<", "PTrue2VTy", "->", "getElementCount", "(", ")", ".", "getKnownMinValue", "(", ")", ";", "}", ")", ";", "PTrues", ".", "remove", "(", "MostEncompassingPTrue", ")", ";", "PTrues", ".", "remove_if", "(", "isPTruePromoted", ")", ";", "MostEncompassingPTrue", "->", "moveBefore", "(", "BB", ",", "BB", ".", "getFirstInsertionPt", "(", ")", ")", ";" ]

LLVM

X86

CPP

program_repair

CPU

12,662

[ "<FIXS>", "DAG", ".", "getIntPtrConstant", "(", "NumBytes", ",", "true", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "NumBytesForCalleeToPush", ",", "true", ")", ",", "<FIXE>" ]

[ "Chain", "=", "DAG", ".", "getCALLSEQ_END", "(", "Chain", ",", "<BUGS>", "DAG", ".", "getIntPtrConstant", "(", "NumBytes", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "NumBytesForCalleeToPush", ")", ",", "<BUGE>", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

12,663

[ "<STR_LIT>", ";" ]

[ "class", "arith_extended_reg32", "<", "ValueType", "Ty", ">", ":", "Operand", "<", "Ty", ">", ",", "ComplexPattern", "<", "Ty", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", "{", "let", "PrintMethod", "=" ]

GCC

powerpcspe

CPP

next_suggestion

CPU

12,664

[ "}" ]

[ "if", "(", "arch", ")", "cpu", "=", "<STR_LIT>", "powerpc", "<STR_LIT>", ";", "return", "concat", "(", "<STR_LIT>", "-m", "<STR_LIT>", ",", "argv", "[", "<NUM_LIT>", "]", ",", "<STR_LIT>", "=", "<STR_LIT>", ",", "cpu", ",", "NULL", ")", ";" ]

LLVM

ARM

TD

stmt_completion

CPU

12,665

[ ";" ]

[ "class", "VST3LN", "<", "bits", "<", "<NUM_LIT>", ">", "op11_8", ",", "bits", "<", "<NUM_LIT>", ">", "op7_4", ",", "string", "Dt", ">", ":", "NLdStLn", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op11_8", ",", "op7_4", ",", "(", "outs", ")", ",", "(", "ins", "addrmode6", ":", "$", "Rn", ",", "DPR", ":", "$", "Vd", ",", "DPR", ":", "$", "src2", ",", "DPR", ":", "$", "src3", ",", "nohash_imm", ":", "$", "lane", ")", ",", "IIC_VST3ln", ",", "<STR_LIT>", ",", "Dt", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Sched", "<", "[", "WriteVST2", "]", ">", "{", "let", "Rm", "=", "<NUM_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>" ]

LLVM

TPC

CPP

stmt_completion

Virtual ISA

12,666

[ ")", "->", "getRegPressureSetLimit", "(", "i", ")", ";" ]

[ "SchedModel", "=", "DAG", "->", "getSchedModel", "(", ")", ";", "Top", ".", "init", "(", "DAG", ",", "SchedModel", ")", ";", "Bot", ".", "init", "(", "DAG", ",", "SchedModel", ")", ";", "const", "InstrItineraryData", "*", "Itin", "=", "DAG", "->", "getSchedModel", "(", ")", "->", "getInstrItineraries", "(", ")", ";", "const", "TargetSubtargetInfo", "&", "STI", "=", "DAG", "->", "MF", ".", "getSubtarget", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "STI", ".", "getInstrInfo", "(", ")", ";", "if", "(", "!", "TPCUseFullSched", ")", "{", "llvm", "::", "ForceTopDown", "=", "true", ";", "}", "delete", "Top", ".", "HazardRec", ";", "delete", "Bot", ".", "HazardRec", ";", "Top", ".", "HazardRec", "=", "TII", "->", "CreateTargetMIHazardRecognizer", "(", "Itin", ",", "DAG", ")", ";", "Bot", ".", "HazardRec", "=", "TII", "->", "CreateTargetMIHazardRecognizer", "(", "Itin", ",", "DAG", ")", ";", "delete", "Top", ".", "ResourceModel", ";", "delete", "Bot", ".", "ResourceModel", ";", "Top", ".", "ResourceModel", "=", "new", "TPCResourceModel", "(", "STI", ",", "DAG", "->", "getSchedModel", "(", ")", ")", ";", "Bot", ".", "ResourceModel", "=", "new", "TPCResourceModel", "(", "STI", ",", "DAG", "->", "getSchedModel", "(", ")", ")", ";", "if", "(", "!", "isPostRA", ")", "{", "const", "std", "::", "vector", "<", "unsigned", ">", "&", "MaxPressure", "=", "DAG", "->", "getRegPressure", "(", ")", ".", "MaxSetPressure", ";", "HighPressureSets", ".", "assign", "(", "MaxPressure", ".", "size", "(", ")", ",", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MaxPressure", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "unsigned", "Limit", "=", "DAG", "->", "getRegClassInfo", "(" ]

LLVM

ARM

TD

next_suggestion

CPU

12,667

[ "}" ]

[ "def", "VST4LNd8_UPD", ":", "VST4LNWB", "<", "<NUM_LIT>", ",", "{", "?", ",", "?", ",", "?", ",", "?", "}", ",", "<STR_LIT>", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "lane", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

GCC

nios2

MD

next_suggestion

MPU

12,668

[ "<STR_LIT>" ]

[ "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", ")", "]", ")", "]" ]

LLVM

Mips

CPP

stmt_completion

CPU

12,669

[ ")", ";" ]

[ "if", "(", "Option", "==", "<STR_LIT>", "pic2", "<STR_LIT>", ")", "{", "IsPicEnabled", "=", "true", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveOptionPic2", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "unexpected token, expected end of statement", "<STR_LIT>", ")", ";", "}", "return", "false", ";", "}", "Warning", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "unknown option, expected 'pic0' or 'pic2'", "<STR_LIT>", ")", ";", "Parser", ".", "eatToEndOfStatement", "(" ]

LLVM

AArch64

TD

stmt_completion

CPU

12,670

[ ")", ",", "<NUM_LIT>", ">", ";" ]

[ "def", ":", "InstAlias", "<", "<STR_LIT>", ",", "(", "!", "cast", "<", "Instruction", ">", "(", "NAME", "#", "_S", ")", "ZPR32", ":", "$", "Zd", ",", "PPRAny", ":", "$", "Pg", ",", "fpimm32", ":", "$", "imm8" ]

GCC

arm

MD

stmt_completion

CPU

12,671

[ ")", "]" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Hexagon

TD

stmt_completion

DSP

12,672

[ ";" ]

[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>" ]

LLVM

ARM

CPP

next_suggestion

CPU

12,673

[ "return", "BBInfo", "[", "LHS", ".", "getNumber", "(", ")", "]", ".", "postOffset", "(", ")", "<", "BBInfo", "[", "RHS", ".", "getNumber", "(", ")", "]", ".", "postOffset", "(", ")", ";" ]

[ "void", "ARMConstantIslands", "::", "verify", "(", ")", "{", "BBInfoVector", "&", "BBInfo", "=", "BBUtils", "->", "getBBInfo", "(", ")", ";", "assert", "(", "std", "::", "is_sorted", "(", "MF", "->", "begin", "(", ")", ",", "MF", "->", "end", "(", ")", ",", "[", "&", "BBInfo", "]", "(", "const", "MachineBasicBlock", "&", "LHS", ",", "const", "MachineBasicBlock", "&", "RHS", ")", "{" ]

LLVM

Hexagon

CPP

code_generation

DSP

12,674

[ "void", "print", "(", "raw_ostream", "&", "OS", ",", "const", "TargetMachine", "*", "TM", "=", "<NUM_LIT>", ")", "const", "{", "if", "(", "isReg", "(", ")", ")", "{", "OS", "<<", "PrintReg", "(", "getReg", "(", ")", ")", ";", "}", "if", "(", "isImm", "(", ")", ")", "{", "OS", "<<", "getImm", "(", ")", ";", "}", "}" ]

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

LLVM

PowerPC

CPP

stmt_completion

CPU

12,675

[ ";" ]

[ "bool", "PPCFastISel", "::", "fastLowerArguments", "(", ")", "{", "return", "false" ]

GCC

s390

CPP

next_suggestion

MPU

12,676

[ "gcc_assert", "(", "c", ")", ";" ]

[ "size_t", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "NR_C_MODES", ";", "i", "++", ")", "if", "(", "constant_modes", "[", "i", "]", "==", "mode", ")", "break", ";", "gcc_assert", "(", "i", "!=", "NR_C_MODES", ")", ";", "for", "(", "c", "=", "pool", "->", "constants", "[", "i", "]", ";", "c", "!=", "NULL", ";", "c", "=", "c", "->", "next", ")", "if", "(", "rtx_equal_p", "(", "val", ",", "c", "->", "value", ")", ")", "break", ";" ]

GCC

arm

MD

stmt_completion

CPU

12,677

[ "<STR_LIT>", ")", ")" ]

[ "(", "eq_attr", "<STR_LIT>" ]

LLVM

SIC

CPP

next_suggestion

CPU

12,678

[ "}" ]

[ "void", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "override", "{", "loadRegFromStack", "(", "MBB", ",", "MBBI", ",", "DestReg", ",", "FrameIndex", ",", "RC", ",", "TRI", ",", "<NUM_LIT>", ")", ";" ]

LLVM

ARM

TD

next_suggestion

CPU

12,679

[ "}", "]", ">", ";" ]

[ "auto", "*", "St", "=", "cast", "<", "MaskedStoreSDNode", ">", "(", "N", ")", ";", "EVT", "ScalarVT", "=", "St", "-", ">", "getMemoryVT", "(", ")", ".", "getScalarType", "(", ")", ";", "return", "(", "ScalarVT", "=", "=", "MVT", ":", ":", "i16", "|", "|", "ScalarVT", "=", "=", "MVT", ":", ":", "f16", ")", "&", "&", "St", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "aligned_maskedstvi32", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ",", "node", ":", "$", "pred", ")", ",", "(", "masked_st", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ",", "undef", ",", "node", ":", "$", "pred", ")", ",", "[", "{", "auto", "*", "St", "=", "cast", "<", "MaskedStoreSDNode", ">", "(", "N", ")", ";", "EVT", "ScalarVT", "=", "St", "-", ">", "getMemoryVT", "(", ")", ".", "getScalarType", "(", ")", ";", "return", "(", "ScalarVT", "=", "=", "MVT", ":", ":", "i32", "|", "|", "ScalarVT", "=", "=", "MVT", ":", ":", "f32", ")", "&", "&", "St", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "pre_maskedstore", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "base", ",", "node", ":", "$", "offset", ",", "node", ":", "$", "mask", ")", ",", "(", "masked_st", "node", ":", "$", "val", ",", "node", ":", "$", "base", ",", "node", ":", "$", "offset", ",", "node", ":", "$", "mask", ")", ",", "[", "{", "ISD", ":", ":", "MemIndexedMode", "AM", "=", "cast", "<", "MaskedStoreSDNode", ">", "(", "N", ")", "-", ">", "getAddressingMode", "(", ")", ";", "return", "AM", "=", "=", "ISD", ":", ":", "PRE_INC", "|", "|", "AM", "=", "=", "ISD", ":", ":", "PRE_DEC", ";", "}", "]", ">", ";", "def", "post_maskedstore", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "base", ",", "node", ":", "$", "offset", ",", "node", ":", "$", "mask", ")", ",", "(", "masked_st", "node", ":", "$", "val", ",", "node", ":", "$", "base", ",", "node", ":", "$", "offset", ",", "node", ":", "$", "mask", ")", ",", "[", "{", "ISD", ":", ":", "MemIndexedMode", "AM", "=", "cast", "<", "MaskedStoreSDNode", ">", "(", "N", ")", "-", ">", "getAddressingMode", "(", ")", ";", "return", "AM", "=", "=", "ISD", ":", ":", "POST_INC", "|", "|", "AM", "=", "=", "ISD", ":", ":", "POST_DEC", ";", "}", "]", ">", ";", "def", "aligned_pre_maskedstorevi8", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ",", "node", ":", "$", "offset", ",", "node", ":", "$", "mask", ")", ",", "(", "pre_maskedstore", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ",", "node", ":", "$", "offset", ",", "node", ":", "$", "mask", ")", ",", "[", "{", "return", "cast", "<", "MaskedStoreSDNode", ">", "(", "N", ")", "-", ">", "getMemoryVT", "(", ")", ".", "getScalarType", "(", ")", "=", "=", "MVT", ":", ":", "i8", ";", "}", "]", ">", ";", "def", "aligned_post_maskedstorevi8", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ",", "node", ":", "$", "offset", ",", "node", ":", "$", "mask", ")", ",", "(", "post_maskedstore", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ",", "node", ":", "$", "offset", ",", "node", ":", "$", "mask", ")", ",", "[", "{", "return", "cast", "<", "MaskedStoreSDNode", ">", "(", "N", ")", "-", ">", "getMemoryVT", "(", ")", ".", "getScalarType", "(", ")", "=", "=", "MVT", ":", ":", "i8", ";", "}", "]", ">", ";", "def", "aligned_pre_maskedstorevi16", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ",", "node", ":", "$", "offset", ",", "node", ":", "$", "mask", ")", ",", "(", "pre_maskedstore", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ",", "node", ":", "$", "offset", ",", "node", ":", "$", "mask", ")", ",", "[", "{", "auto", "*", "St", "=", "cast", "<", "MaskedStoreSDNode", ">", "(", "N", ")", ";", "EVT", "ScalarVT", "=", "St", "-", ">", "getMemoryVT", "(", ")", ".", "getScalarType", "(", ")", ";", "return", "(", "ScalarVT", "=", "=", "MVT", ":", ":", "i16", "|", "|", "ScalarVT", "=", "=", "MVT", ":", ":", "f16", ")", "&", "&", "St", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "aligned_post_maskedstorevi16", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ",", "node", ":", "$", "offset", ",", "node", ":", "$", "mask", ")", ",", "(", "post_maskedstore", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ",", "node", ":", "$", "offset", ",", "node", ":", "$", "mask", ")", ",", "[", "{", "auto", "*", "St", "=", "cast", "<", "MaskedStoreSDNode", ">", "(", "N", ")", ";", "EVT", "ScalarVT", "=", "St", "-", ">", "getMemoryVT", "(", ")", ".", "getScalarType", "(", ")", ";", "return", "(", "ScalarVT", "=", "=", "MVT", ":", ":", "i16", "|", "|", "ScalarVT", "=", "=", "MVT", ":", ":", "f16", ")", "&", "&", "St", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "aligned_pre_maskedstorevi32", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ",", "node", ":", "$", "offset", ",", "node", ":", "$", "mask", ")", ",", "(", "pre_maskedstore", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ",", "node", ":", "$", "offset", ",", "node", ":", "$", "mask", ")", ",", "[", "{", "auto", "*", "St", "=", "cast", "<", "MaskedStoreSDNode", ">", "(", "N", ")", ";", "EVT", "ScalarVT", "=", "St", "-", ">", "getMemoryVT", "(", ")", ".", "getScalarType", "(", ")", ";", "return", "(", "ScalarVT", "=", "=", "MVT", ":", ":", "i32", "|", "|", "ScalarVT", "=", "=", "MVT", ":", ":", "f32", ")", "&", "&", "St", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", ";" ]

LLVM

ARM64

TD

stmt_completion

CPU

12,680

[ ";" ]

[ "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "Imm1_32Operand" ]

LLVM

X86

TD

next_suggestion

CPU

12,681

[ "}" ]

[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";" ]

GCC

powerpcspe

CPP

stmt_completion

CPU

12,682

[ "<NUM_LIT>", ";" ]

[ "if", "(", "FRAME_GROWS_DOWNWARD", ")", "return" ]

GCC

i386

CPP

stmt_completion

CPU

12,683

[ "NULL_RTX", ";" ]

[ "scale", "=", "parts", ".", "scale", ";", "switch", "(", "parts", ".", "seg", ")", "{", "case", "SEG_DEFAULT", ":", "break", ";", "case", "SEG_FS", ":", "case", "SEG_GS", ":", "if", "(", "ASSEMBLER_DIALECT", "==", "ASM_ATT", ")", "putc", "(", "'", "%", "'", ",", "file", ")", ";", "fputs", "(", "(", "parts", ".", "seg", "==", "SEG_FS", "?", "<STR_LIT>", "fs:", "<STR_LIT>", ":", "<STR_LIT>", "gs:", "<STR_LIT>", ")", ",", "file", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "TARGET_64BIT", "&&", "!", "base", "&&", "!", "index", ")", "{", "rtx", "symbol", "=", "disp", ";", "if", "(", "GET_CODE", "(", "disp", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "disp", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "CONST_INT_P", "(", "XEXP", "(", "XEXP", "(", "disp", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", "symbol", "=", "XEXP", "(", "XEXP", "(", "disp", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "symbol", ")", "==", "LABEL_REF", "||", "(", "GET_CODE", "(", "symbol", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_TLS_MODEL", "(", "symbol", ")", "==", "<NUM_LIT>", ")", ")", "base", "=", "pc_rtx", ";", "}", "if", "(", "!", "base", "&&", "!", "index", ")", "{", "if", "(", "CONST_INT_P", "(", "disp", ")", ")", "{", "if", "(", "ASSEMBLER_DIALECT", "==", "ASM_INTEL", "&&", "parts", ".", "seg", "==", "SEG_DEFAULT", ")", "fputs", "(", "<STR_LIT>", "ds:", "<STR_LIT>", ",", "file", ")", ";", "fprintf", "(", "file", ",", "HOST_WIDE_INT_PRINT_DEC", ",", "INTVAL", "(", "disp", ")", ")", ";", "}", "else", "if", "(", "flag_pic", ")", "output_pic_addr_const", "(", "file", ",", "disp", ",", "<NUM_LIT>", ")", ";", "else", "output_addr_const", "(", "file", ",", "disp", ")", ";", "}", "else", "{", "if", "(", "SImode_address_operand", "(", "addr", ",", "VOIDmode", ")", ")", "{", "gcc_assert", "(", "TARGET_64BIT", ")", ";", "switch", "(", "GET_CODE", "(", "addr", ")", ")", "{", "case", "SUBREG", ":", "gcc_assert", "(", "GET_MODE", "(", "addr", ")", "==", "SImode", ")", ";", "gcc_assert", "(", "GET_MODE", "(", "SUBREG_REG", "(", "addr", ")", ")", "==", "DImode", ")", ";", "break", ";", "case", "ZERO_EXTEND", ":", "case", "AND", ":", "gcc_assert", "(", "GET_MODE", "(", "addr", ")", "==", "DImode", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "gcc_assert", "(", "!", "code", ")", ";", "code", "=", "'", "k", "'", ";", "}", "else", "if", "(", "code", "==", "<NUM_LIT>", "&&", "TARGET_X32", "&&", "disp", "&&", "CONST_INT_P", "(", "disp", ")", "&&", "INTVAL", "(", "disp", ")", "<", "-", "<NUM_LIT>", "*", "<NUM_LIT>", "*", "<NUM_LIT>", ")", "{", "code", "=", "'", "k", "'", ";", "}", "if", "(", "ASSEMBLER_DIALECT", "==", "ASM_ATT", ")", "{", "if", "(", "disp", ")", "{", "if", "(", "flag_pic", ")", "output_pic_addr_const", "(", "file", ",", "disp", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "GET_CODE", "(", "disp", ")", "==", "LABEL_REF", ")", "output_asm_label", "(", "disp", ")", ";", "else", "output_addr_const", "(", "file", ",", "disp", ")", ";", "}", "putc", "(", "'", "(", "'", ",", "file", ")", ";", "if", "(", "base", ")", "print_reg", "(", "base", ",", "code", ",", "file", ")", ";", "if", "(", "index", ")", "{", "putc", "(", "'", ",", "'", ",", "file", ")", ";", "print_reg", "(", "index", ",", "vsib", "?", "<NUM_LIT>", ":", "code", ",", "file", ")", ";", "if", "(", "scale", "!=", "<NUM_LIT>", "||", "vsib", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",%d", "<STR_LIT>", ",", "scale", ")", ";", "}", "putc", "(", "'", ")", "'", ",", "file", ")", ";", "}", "else", "{", "rtx", "offset", "=" ]

LLVM

SHUXI

CPP

stmt_completion

CPU

12,684

[ ",", "LHS", ",", "RHS", ")", ";" ]

[ "RHS", "=", "DAG", ".", "getConstant", "(", "C", "->", "getSExtValue", "(", ")", "+", "<NUM_LIT>", ",", "dl", ",", "C", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";", "TCC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "TCC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "ISD", "::", "SETGT", ":", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "ISD", "::", "SETLT", ":", "if", "(", "const", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LHS", ")", ")", "{", "LHS", "=", "RHS", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "->", "getSExtValue", "(", ")", "+", "<NUM_LIT>", ",", "dl", ",", "C", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";", "TCC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "TCC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "TargetCC", "=", "DAG", ".", "getConstant", "(", "TCC", ",", "dl", ",", "MVT", "::", "i32", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Glue" ]

LLVM

AArch64

TD

next_suggestion

CPU

12,685

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";" ]

[ "class", "BaseFPCondComparison", "<", "bit", "signalAllNans", ",", "RegisterClass", "regtype", ",", "string", "mnemonic", ",", "list", "<", "dag", ">", "pat", ">", ":", "I", "<", "(", "outs", ")", ",", "(", "ins", "regtype", ":", "$", "Rn", ",", "regtype", ":", "$", "Rm", ",", "imm32_0_15", ":", "$", "nzcv", ",", "ccode", ":", "$", "cond", ")", ",", "mnemonic", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "pat", ">", ",", "Sched", "<", "[", "WriteFCmp", "]", ">", "{", "let", "Uses", "=", "[", "NZCV", "]", ";", "let", "Defs", "=", "[", "NZCV", "]", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "bits", "<", "<NUM_LIT>", ">", "nzcv", ";", "bits", "<", "<NUM_LIT>", ">", "cond", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

rs6000

CPP

next_suggestion

CPU

12,686

[ "}" ]

[ "_", "_", "v2df", "_", "_", "temp", "=", "(", "_", "_", "v2df", ")", "vec_cmpeq", "(", "(", "_", "_", "v2df", ")", "_", "_", "A", ",", "(", "_", "_", "v2df", ")", "_", "_", "B", ")", ";", "return", "(", "(", "_", "_", "m128d", ")", "vec_nor", "(", "_", "_", "temp", ",", "_", "_", "temp", ")", ")", ";" ]

GCC

alpha

MD

stmt_completion

MPU

12,687

[ ")", "]", ")" ]

[ "UNSPEC_LITERAL", ")", ")", "]", "<STR_LIT>", "{", "if", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "=", "=", "<NUM_LIT>", ")", "return", "<STR_LIT>", "else", "return", "<STR_LIT>", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]

GCC

arm

CPP

program_repair

CPU

12,688

[ "<FIXS>", "fndecl", "=", "arm_general_add_builtin_function", "(", "namebuf", ",", "ftype", ",", "fcode", ")", ";", "<FIXE>" ]

[ "snprintf", "(", "namebuf", ",", "sizeof", "(", "namebuf", ")", ",", "<STR_LIT>", "%s_%s", "<STR_LIT>", ",", "prefix", ",", "d", "->", "name", ")", ";", "<BUGS>", "fndecl", "=", "add_builtin_function", "(", "namebuf", ",", "ftype", ",", "fcode", ",", "BUILT_IN_MD", ",", "NULL", ",", "NULL_TREE", ")", ";", "<BUGE>", "arm_builtin_decls", "[", "fcode", "]", "=", "fndecl", ";", "}" ]

GCC

powerpcspe

CPP

stmt_completion

CPU

12,689

[ "(", "a", ")", ")", ")", ")", ";" ]

[ "return", "(", "(", "qword", ")", "(", "vec_sub", "(", "(", "vec_ushort8", ")", "(", "b", ")", ",", "(", "vec_ushort8", ")" ]

GCC

i386

MD

next_suggestion

CPU

12,690

[ "}", ")" ]

[ "(", "any_or", ":", "QI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "FLAGS_REG", ")", ")", "]", ")", "]", "{", "operands", "[", "<NUM_LIT>", "]", "=", "gen_lowpart", "(", "QImode", ",", "operands", "[", "<NUM_LIT>", "]", ")", "operands", "[", "<NUM_LIT>", "]", "=", "gen_lowpart", "(", "QImode", ",", "operands", "[", "<NUM_LIT>", "]", ")", "operands", "[", "<NUM_LIT>", "]", "=", "gen_lowpart", "(", "QImode", ",", "operands", "[", "<NUM_LIT>", "]", ")" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

12,691

[ "}" ]

[ "bool", "AMDGPUMCAsmInfo", "::", "shouldOmitSectionDirective", "(", "StringRef", "SectionName", ")", "const", "{", "return", "SectionName", "==", "<STR_LIT>", ".hsatext", "<STR_LIT>", "||", "MCAsmInfo", "::", "shouldOmitSectionDirective", "(", "SectionName", ")", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

12,692

[ "}" ]

[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "X86 Discriminate Memory Operands", "<STR_LIT>", ";" ]

GCC

s390

MD

next_suggestion

MPU

12,693

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

ARM

TD

stmt_completion

CPU

12,694

[ ":", "$", "a", ",", "ssub_0", ")", ")", ",", "DPR_VFP2", ")", ")", ",", "ssub_0", ")", ">", ";" ]

[ "class", "N2VSPat", "<", "SDNode", "OpNode", ",", "NeonI", "Inst", ">", ":", "NEONFPPat", "<", "(", "f32", "(", "OpNode", "SPR", ":", "$", "a", ")", ")", ",", "(", "EXTRACT_SUBREG", "(", "v2f32", "(", "COPY_TO_REGCLASS", "(", "Inst", "(", "INSERT_SUBREG", "(", "v2f32", "(", "COPY_TO_REGCLASS", "(", "v2f32", "(", "IMPLICIT_DEF", ")", ")", ",", "DPR_VFP2", ")", ")", ",", "SPR" ]

LLVM

Hexagon

TD

next_suggestion

DSP

12,695

[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]

LLVM

X86

TD

stmt_completion

CPU

12,696

[ "VR256", ":", "$", "src", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "v8i32", "(", "fp_to_sint", "(", "v8f32", "VR256", ":", "$", "src", ")", ")", ")", ",", "(", "VCVTTPS2DQYrr" ]

LLVM

AArch64

CPP

stmt_completion

CPU

12,697

[ "Opcode", ",", "Dst", ",", "Src", ",", "TTI", "::", "CastContextHint", "::", "None", ",", "CostKind", ")", ";" ]

[ "assert", "(", "isa", "<", "IntegerType", ">", "(", "Dst", ")", "&&", "isa", "<", "IntegerType", ">", "(", "Src", ")", "&&", "<STR_LIT>", "Invalid type", "<STR_LIT>", ")", ";", "TTI", "::", "TargetCostKind", "CostKind", "=", "TTI", "::", "TCK_RecipThroughput", ";", "InstructionCost", "Cost", "=", "getVectorInstrCost", "(", "Instruction", "::", "ExtractElement", ",", "VecTy", ",", "CostKind", ",", "Index", ",", "nullptr", ",", "nullptr", ")", ";", "auto", "VecLT", "=", "getTypeLegalizationCost", "(", "VecTy", ")", ";", "auto", "DstVT", "=", "TLI", "->", "getValueType", "(", "DL", ",", "Dst", ")", ";", "auto", "SrcVT", "=", "TLI", "->", "getValueType", "(", "DL", ",", "Src", ")", ";", "if", "(", "!", "VecLT", ".", "second", ".", "isVector", "(", ")", "||", "!", "TLI", "->", "isTypeLegal", "(", "DstVT", ")", ")", "return", "Cost", "+", "getCastInstrCost", "(" ]

LLVM

AMDGPU

TD

stmt_completion

GPU

12,698

[ "<", "<STR_LIT>", ">", ";" ]

[ "def", "OMOD", ":", "InstFlag" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

12,699

[ "case", "AMDGPU", "::", "DS_WRITE_B64_gfx9", ":" ]

[ "return", "UNKNOWN", ";", "case", "AMDGPU", "::", "BUFFER_LOAD_DWORD_OFFEN", ":", "case", "AMDGPU", "::", "BUFFER_LOAD_DWORD_OFFEN_exact", ":", "case", "AMDGPU", "::", "BUFFER_LOAD_DWORD_OFFSET", ":", "case", "AMDGPU", "::", "BUFFER_LOAD_DWORD_OFFSET_exact", ":", "return", "BUFFER_LOAD", ";", "case", "AMDGPU", "::", "BUFFER_STORE_DWORD_OFFEN", ":", "case", "AMDGPU", "::", "BUFFER_STORE_DWORD_OFFEN_exact", ":", "case", "AMDGPU", "::", "BUFFER_STORE_DWORD_OFFSET", ":", "case", "AMDGPU", "::", "BUFFER_STORE_DWORD_OFFSET_exact", ":", "return", "BUFFER_STORE", ";", "}", "}", "if", "(", "TII", ".", "isMIMG", "(", "Opc", ")", ")", "{", "if", "(", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opc", ",", "AMDGPU", "::", "OpName", "::", "vaddr", ")", "==", "-", "<NUM_LIT>", "&&", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opc", ",", "AMDGPU", "::", "OpName", "::", "vaddr0", ")", "==", "-", "<NUM_LIT>", ")", "return", "UNKNOWN", ";", "if", "(", "AMDGPU", "::", "getMIMGBaseOpcode", "(", "Opc", ")", "->", "BVH", ")", "return", "UNKNOWN", ";", "if", "(", "TII", ".", "get", "(", "Opc", ")", ".", "mayStore", "(", ")", "||", "!", "TII", ".", "get", "(", "Opc", ")", ".", "mayLoad", "(", ")", "||", "TII", ".", "isGather4", "(", "Opc", ")", ")", "return", "UNKNOWN", ";", "return", "MIMG", ";", "}", "if", "(", "TII", ".", "isMTBUF", "(", "Opc", ")", ")", "{", "switch", "(", "AMDGPU", "::", "getMTBUFBaseOpcode", "(", "Opc", ")", ")", "{", "default", ":", "return", "UNKNOWN", ";", "case", "AMDGPU", "::", "TBUFFER_LOAD_FORMAT_X_OFFEN", ":", "case", "AMDGPU", "::", "TBUFFER_LOAD_FORMAT_X_OFFEN_exact", ":", "case", "AMDGPU", "::", "TBUFFER_LOAD_FORMAT_X_OFFSET", ":", "case", "AMDGPU", "::", "TBUFFER_LOAD_FORMAT_X_OFFSET_exact", ":", "return", "TBUFFER_LOAD", ";", "case", "AMDGPU", "::", "TBUFFER_STORE_FORMAT_X_OFFEN", ":", "case", "AMDGPU", "::", "TBUFFER_STORE_FORMAT_X_OFFEN_exact", ":", "case", "AMDGPU", "::", "TBUFFER_STORE_FORMAT_X_OFFSET", ":", "case", "AMDGPU", "::", "TBUFFER_STORE_FORMAT_X_OFFSET_exact", ":", "return", "TBUFFER_STORE", ";", "}", "}", "return", "UNKNOWN", ";", "case", "AMDGPU", "::", "S_BUFFER_LOAD_DWORD_IMM", ":", "case", "AMDGPU", "::", "S_BUFFER_LOAD_DWORDX2_IMM", ":", "case", "AMDGPU", "::", "S_BUFFER_LOAD_DWORDX4_IMM", ":", "case", "AMDGPU", "::", "S_BUFFER_LOAD_DWORDX8_IMM", ":", "return", "S_BUFFER_LOAD_IMM", ";", "case", "AMDGPU", "::", "DS_READ_B32", ":", "case", "AMDGPU", "::", "DS_READ_B32_gfx9", ":", "case", "AMDGPU", "::", "DS_READ_B64", ":", "case", "AMDGPU", "::", "DS_READ_B64_gfx9", ":", "return", "DS_READ", ";", "case", "AMDGPU", "::", "DS_WRITE_B32", ":", "case", "AMDGPU", "::", "DS_WRITE_B32_gfx9", ":", "case", "AMDGPU", "::", "DS_WRITE_B64", ":" ]