Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
GCC
pru
CPP
code_generation
CPU
12,700
[ "void", "pru_expand_epilogue", "(", "bool", "sibcall_p", ")", "{", "int", "total_frame_size", ";", "int", "sp_adjust", ",", "save_offset", ";", "int", "regno_start", ";", "if", "(", "!", "sibcall_p", "&&", "pru_can_use_return_insn", "(", ")", ")", "{", "emit_jump_insn", "(", "gen_return", "(", ")", ")", ";", "return", ";", "}", "emit_insn", "(", "gen_blockage", "(", ")", ")", ";", "total_frame_size", "=", "cfun", "->", "machine", "->", "total_size", ";", "if", "(", "frame_pointer_needed", ")", "{", "pru_add3_frame_adjust", "(", "stack_pointer_rtx", ",", "hard_frame_pointer_rtx", ",", "-", "cfun", "->", "machine", "->", "save_reg_size", ",", "REG_CFA_ADJUST_CFA", ")", ";", "save_offset", "=", "<NUM_LIT>", ";", "sp_adjust", "=", "total_frame_size", "-", "cfun", "->", "machine", "->", "save_regs_offset", ";", "}", "else", "if", "(", "!", "UBYTE_INT", "(", "total_frame_size", ")", ")", "{", "pru_add_to_sp", "(", "cfun", "->", "machine", "->", "save_regs_offset", ",", "REG_CFA_ADJUST_CFA", ")", ";", "save_offset", "=", "<NUM_LIT>", ";", "sp_adjust", "=", "total_frame_size", "-", "cfun", "->", "machine", "->", "save_regs_offset", ";", "}", "else", "{", "save_offset", "=", "cfun", "->", "machine", "->", "save_regs_offset", ";", "sp_adjust", "=", "total_frame_size", ";", "}", "regno_start", "=", "<NUM_LIT>", ";", "do", "regno_start", "=", "xbbo_next_reg_cluster", "(", "regno_start", ",", "&", "save_offset", ",", "false", ")", ";", "while", "(", "regno_start", ">=", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_blockage", "(", ")", ")", ";", "if", "(", "sp_adjust", ")", "pru_add_to_sp", "(", "sp_adjust", ",", "REG_CFA_ADJUST_CFA", ")", ";", "if", "(", "!", "sibcall_p", ")", "emit_jump_insn", "(", "gen_simple_return", "(", ")", ")", ";", "}" ]
[ "Emit", "function", "epilogue", "." ]
LLVM
AMDGPU
CPP
program_repair
GPU
12,701
[ "<FIXS>", "Printable", "llvm", "::", "print", "(", "const", "GCNRegPressure", "&", "RP", ",", "const", "GCNSubtarget", "*", "ST", ")", "{", "return", "Printable", "(", "[", "&", "RP", ",", "ST", "]", "(", "raw_ostream", "&", "OS", ")", "{", "OS", "<<", "<STR_LIT>", "VGPRs: ", "<STR_LIT>", "<<", "RP", ".", "Value", "[", "GCNRegPressure", "::", "VGPR32", "]", "<<", "'", "'", "<<", "<STR_LIT>", "AGPRs: ", "<STR_LIT>", "<<", "RP", ".", "getAGPRNum", "(", ")", ";", "if", "(", "ST", ")", "OS", "<<", "<STR_LIT>", "(O", "<STR_LIT>", "<<", "ST", "->", "getOccupancyWithNumVGPRs", "(", "RP", ".", "getVGPRNum", "(", "ST", "->", "hasGFX90AInsts", "(", ")", ")", ")", "<<", "'", ")", "'", ";", "OS", "<<", "<STR_LIT>", ", SGPRs: ", "<STR_LIT>", "<<", "RP", ".", "getSGPRNum", "(", ")", ";", "if", "(", "ST", ")", "OS", "<<", "<STR_LIT>", "(O", "<STR_LIT>", "<<", "ST", "->", "getOccupancyWithNumSGPRs", "(", "RP", ".", "getSGPRNum", "(", ")", ")", "<<", "'", ")", "'", ";", "OS", "<<", "<STR_LIT>", ", LVGPR WT: ", "<STR_LIT>", "<<", "RP", ".", "getVGPRTuplesWeight", "(", ")", "<<", "<STR_LIT>", ", LSGPR WT: ", "<STR_LIT>", "<<", "RP", ".", "getSGPRTuplesWeight", "(", ")", ";", "if", "(", "ST", ")", "OS", "<<", "<STR_LIT>", " -> Occ: ", "<STR_LIT>", "<<", "RP", ".", "getOccupancy", "(", "*", "ST", ")", ";", "OS", "<<", "'", "\\n", "'", ";", "}", ")", ";", "<FIXE>" ]
[ "#", "if", "!", "defined", "(", "NDEBUG", ")", "||", "defined", "(", "LLVM_ENABLE_DUMP", ")", "LLVM_DUMP_METHOD", "<BUGS>", "void", "GCNRegPressure", "::", "print", "(", "raw_ostream", "&", "OS", ",", "const", "GCNSubtarget", "*", "ST", ")", "const", "{", "OS", "<<", "<STR_LIT>", "VGPRs: ", "<STR_LIT>", "<<", "Value", "[", "VGPR32", "]", "<<", "'", "'", ";", "OS", "<<", "<STR_LIT>", "AGPRs: ", "<STR_LIT>", "<<", "Value", "[", "AGPR32", "]", ";", "if", "(", "ST", ")", "OS", "<<", "<STR_LIT>", "(O", "<STR_LIT>", "<<", "ST", "->", "getOccupancyWithNumVGPRs", "(", "getVGPRNum", "(", "ST", "->", "hasGFX90AInsts", "(", ")", ")", ")", "<<", "'", ")", "'", ";", "OS", "<<", "<STR_LIT>", ", SGPRs: ", "<STR_LIT>", "<<", "getSGPRNum", "(", ")", ";", "if", "(", "ST", ")", "OS", "<<", "<STR_LIT>", "(O", "<STR_LIT>", "<<", "ST", "->", "getOccupancyWithNumSGPRs", "(", "getSGPRNum", "(", ")", ")", "<<", "'", ")", "'", ";", "OS", "<<", "<STR_LIT>", ", LVGPR WT: ", "<STR_LIT>", "<<", "getVGPRTuplesWeight", "(", ")", "<<", "<STR_LIT>", ", LSGPR WT: ", "<STR_LIT>", "<<", "getSGPRTuplesWeight", "(", ")", ";", "if", "(", "ST", ")", "OS", "<<", "<STR_LIT>", " -> Occ: ", "<STR_LIT>", "<<", "getOccupancy", "(", "*", "ST", ")", ";", "OS", "<<", "'", "\\n", "'", ";", "<BUGE>", "}", "#", "endif" ]
LLVM
AMDGPU
CPP
program_repair
GPU
12,702
[ "<FIXS>", "bool", "hasUserInstruction", "(", "const", "GlobalValue", "*", "GV", ")", "{", "SmallPtrSet", "const", "User", "*", ",", "<NUM_LIT>", ">", "Visited", ";", "SmallVector", "const", "User", "*", ",", "<NUM_LIT>", ">", "Stack", "(", "GV", "->", "users", "(", ")", ")", ";", "while", "(", "!", "Stack", ".", "empty", "(", ")", ")", "{", "const", "User", "*", "U", "=", "Stack", ".", "pop_back_val", "(", ")", ";", "if", "(", "!", "Visited", ".", "insert", "(", "U", ")", ".", "second", ")", "continue", ";", "if", "(", "isa", "Instruction", ">", "(", "U", ")", ")", "return", "true", ";", "append_range", "(", "Stack", ",", "U", "->", "users", "(", ")", ")", ";", "}", "return", "false", ";", "}", "bool", "shouldLowerLDSToStruct", "(", "const", "GlobalVariable", "&", "GV", ",", "const", "Function", "*", "F", ")", "{", "if", "(", "F", "&&", "GV", ".", "getName", "(", ")", "==", "<STR_LIT>", "llvm.amdgcn.module.lds", "<STR_LIT>", ")", "return", "false", ";", "<FIXE>" ]
[ "}", "}", "<BUGS>", "bool", "shouldLowerLDSToStruct", "(", "const", "SmallPtrSetImpl", "GlobalValue", "*", ">", "&", "UsedList", ",", "const", "GlobalVariable", "&", "GV", ",", "const", "Function", "*", "F", ")", "{", "<BUGE>", "bool", "Ret", "=", "false", ";", "SmallPtrSet", "const", "User", "*", ",", "<NUM_LIT>", ">", "Visited", ";", "SmallVector", "const", "User", "*", ",", "<NUM_LIT>", ">", "Stack", "(", "GV", ".", "users", "(", ")", ")", ";", "assert", "(", "!", "F", "||", "isKernelCC", "(", "F", ")", ")", ";" ]
LLVM
AArch64
CPP
stmt_completion
CPU
12,703
[ ")", ")", ";" ]
[ "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "bool", "HasELFModifier", "=", "false", ";", "AArch64MCExpr", "::", "VariantKind", "RefKind", ";", "if", "(", "parseOptionalToken", "(", "AsmToken", "::", "Colon", ")", ")", "{", "HasELFModifier", "=", "true", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "TokError", "(", "<STR_LIT>", "expect relocation specifier in operand after ':'", "<STR_LIT>", ")", ";", "std", "::", "string", "LowerCase", "=", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ".", "lower", "(", ")", ";", "RefKind", "=", "StringSwitch", "<", "AArch64MCExpr", "::", "VariantKind", ">", "(", "LowerCase", ")", ".", "Case", "(", "<STR_LIT>", "lo12", "<STR_LIT>", ",", "AArch64MCExpr", "::", "VK_LO12", ")", ".", "Case", "(", "<STR_LIT>", "abs_g3", "<STR_LIT>", ",", "AArch64MCExpr", "::", "VK_ABS_G3", ")", ".", "Case", "(", "<STR_LIT>", "abs_g2", "<STR_LIT>", ",", "AArch64MCExpr", "::", "VK_ABS_G2", ")", ".", "Case", "(", "<STR_LIT>", "abs_g2_s", "<STR_LIT>", ",", "AArch64MCExpr", "::", "VK_ABS_G2_S", ")", ".", "Case", "(", "<STR_LIT>", "abs_g2_nc", "<STR_LIT>", ",", "AArch64MCExpr", "::", "VK_ABS_G2_NC", ")", ".", "Case", "(", "<STR_LIT>", "abs_g1", "<STR_LIT>", ",", "AArch64MCExpr", "::", "VK_ABS_G1", ")", ".", "Case", "(", "<STR_LIT>", "abs_g1_s", "<STR_LIT>", ",", "AArch64MCExpr", "::", "VK_ABS_G1_S", ")", ".", "Case", "(", "<STR_LIT>", "abs_g1_nc", "<STR_LIT>", ",", "AArch64MCExpr", "::", "VK_ABS_G1_NC", ")", ".", "Case", "(", "<STR_LIT>", "abs_g0", "<STR_LIT>", ",", "AArch64MCExpr", "::", "VK_ABS_G0", ")", ".", "Case", "(", "<STR_LIT>", "abs_g0_s", "<STR_LIT>", ",", "AArch64MCExpr", "::", "VK_ABS_G0_S", ")", ".", "Case", "(", "<STR_LIT>", "abs_g0_nc", "<STR_LIT>", ",", "AArch64MCExpr", "::", "VK_ABS_G0_NC", ")", ".", "Case", "(", "<STR_LIT>", "dtprel_g2", "<STR_LIT>", ",", "AArch64MCExpr", "::", "VK_DTPREL_G2", ")", ".", "Case", "(", "<STR_LIT>", "dtprel_g1", "<STR_LIT>", ",", "AArch64MCExpr", "::", "VK_DTPREL_G1", ")", ".", "Case", "(", "<STR_LIT>", "dtprel_g1_nc", "<STR_LIT>", ",", "AArch64MCExpr", "::", "VK_DTPREL_G1_NC", ")", ".", "Case", "(", "<STR_LIT>", "dtprel_g0", "<STR_LIT>", ",", "AArch64MCExpr", "::", "VK_DTPREL_G0", ")", ".", "Case", "(", "<STR_LIT>", "dtprel_g0_nc", "<STR_LIT>", ",", "AArch64MCExpr", "::", "VK_DTPREL_G0_NC", ")", ".", "Case", "(", "<STR_LIT>", "dtprel_hi12", "<STR_LIT>", ",", "AArch64MCExpr", "::", "VK_DTPREL_HI12", ")", ".", "Case", "(", "<STR_LIT>", "dtprel_lo12", "<STR_LIT>", ",", "AArch64MCExpr", "::", "VK_DTPREL_LO12", ")", ".", "Case", "(", "<STR_LIT>", "dtprel_lo12_nc", "<STR_LIT>", ",", "AArch64MCExpr", "::", "VK_DTPREL_LO12_NC", ")", ".", "Case", "(", "<STR_LIT>", "pg_hi21_nc", "<STR_LIT>", ",", "AArch64MCExpr", "::", "VK_ABS_PAGE_NC", ")", ".", "Case", "(", "<STR_LIT>", "tprel_g2", "<STR_LIT>", ",", "AArch64MCExpr", "::", "VK_TPREL_G2", ")", ".", "Case", "(", "<STR_LIT>", "tprel_g1", "<STR_LIT>", ",", "AArch64MCExpr", "::", "VK_TPREL_G1", ")", ".", "Case", "(", "<STR_LIT>", "tprel_g1_nc", "<STR_LIT>", ",", "AArch64MCExpr", "::", "VK_TPREL_G1_NC", ")", ".", "Case", "(", "<STR_LIT>", "tprel_g0", "<STR_LIT>", ",", "AArch64MCExpr", "::", "VK_TPREL_G0", ")", ".", "Case", "(", "<STR_LIT>", "tprel_g0_nc", "<STR_LIT>", ",", "AArch64MCExpr", "::", "VK_TPREL_G0_NC", ")", ".", "Case", "(", "<STR_LIT>", "tprel_hi12", "<STR_LIT>", ",", "AArch64MCExpr", "::", "VK_TPREL_HI12", ")", ".", "Case", "(", "<STR_LIT>", "tprel_lo12", "<STR_LIT>", ",", "AArch64MCExpr", "::", "VK_TPREL_LO12", ")", ".", "Case", "(", "<STR_LIT>", "tprel_lo12_nc", "<STR_LIT>", ",", "AArch64MCExpr", "::", "VK_TPREL_LO12_NC", ")", ".", "Case", "(", "<STR_LIT>", "tlsdesc_lo12", "<STR_LIT>", ",", "AArch64MCExpr", "::", "VK_TLSDESC_LO12", ")", ".", "Case", "(", "<STR_LIT>", "got", "<STR_LIT>", ",", "AArch64MCExpr", "::", "VK_GOT_PAGE", ")", ".", "Case", "(", "<STR_LIT>", "got_lo12", "<STR_LIT>", ",", "AArch64MCExpr", "::", "VK_GOT_LO12", ")", ".", "Case", "(", "<STR_LIT>", "gottprel", "<STR_LIT>", ",", "AArch64MCExpr", "::", "VK_GOTTPREL_PAGE", ")", ".", "Case", "(", "<STR_LIT>", "gottprel_lo12", "<STR_LIT>", ",", "AArch64MCExpr", "::", "VK_GOTTPREL_LO12_NC", ")", ".", "Case", "(", "<STR_LIT>", "gottprel_g1", "<STR_LIT>", ",", "AArch64MCExpr", "::", "VK_GOTTPREL_G1", ")", ".", "Case", "(", "<STR_LIT>", "gottprel_g0_nc", "<STR_LIT>", ",", "AArch64MCExpr", "::", "VK_GOTTPREL_G0_NC", ")", ".", "Case", "(", "<STR_LIT>", "tlsdesc", "<STR_LIT>", ",", "AArch64MCExpr", "::", "VK_TLSDESC_PAGE", ")", ".", "Case", "(", "<STR_LIT>", "secrel_lo12", "<STR_LIT>", ",", "AArch64MCExpr", "::", "VK_SECREL_LO12", ")", ".", "Case", "(", "<STR_LIT>", "secrel_hi12", "<STR_LIT>", ",", "AArch64MCExpr", "::", "VK_SECREL_HI12", ")", ".", "Default", "(", "AArch64MCExpr", "::", "VK_INVALID", ")", ";", "if", "(", "RefKind", "==", "AArch64MCExpr", "::", "VK_INVALID", ")", "return", "TokError", "(", "<STR_LIT>", "expect relocation specifier in operand after ':'", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "parseToken", "(", "AsmToken", "::", "Colon", ",", "<STR_LIT>", "expect ':' after relocation specifier", "<STR_LIT>", ")", ")", "return", "true", ";", "}", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ImmVal", ")", ")", "return", "true", ";", "if", "(", "HasELFModifier", ")", "ImmVal", "=", "AArch64MCExpr", "::", "create", "(", "ImmVal", ",", "RefKind", ",", "getContext", "(" ]
GCC
s390
MD
next_suggestion
MPU
12,704
[ "<STR_LIT>" ]
[ "[", "(", "set", "(", "match_operand", ":", "V16QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V16QI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "BLK", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VEC_LOAD_LEN", ")", ")", "]", "<STR_LIT>" ]
LLVM
MSP430
CPP
next_suggestion
MPU
12,705
[ "break", ";" ]
[ "MCOp", "=", "MCOperand", "::", "CreateReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "MCOp", "=", "MCOperand", "::", "CreateImm", "(", "MO", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "MCOp", "=", "MCOperand", "::", "CreateExpr", "(", "MCSymbolRefExpr", "::", "Create", "(", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ",", "Ctx", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "MCOp", "=", "LowerSymbolOperand", "(", "MO", ",", "GetGlobalAddressSymbol", "(", "MO", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "MCOp", "=", "LowerSymbolOperand", "(", "MO", ",", "GetExternalSymbolSymbol", "(", "MO", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "MCOp", "=", "LowerSymbolOperand", "(", "MO", ",", "GetJumpTableSymbol", "(", "MO", ")", ")", ";" ]
GCC
m32r
MD
stmt_completion
MPU
12,706
[ ")", "]", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extend", ":", "SI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM
AArch64
CPP
program_repair
CPU
12,707
[ "<FIXS>", "X64ArgTypes", ",", "ArgTranslations", ",", "HasSretPtr", ")", ";", "<FIXE>", "<FIXS>", "ArgTranslations", ",", "HasSretPtr", ")", ";", "<FIXE>" ]
[ "bool", "HasSretPtr", "=", "false", ";", "getThunkRetType", "(", "FT", ",", "AttrList", ",", "Out", ",", "Arm64RetTy", ",", "X64RetTy", ",", "Arm64ArgTypes", ",", "<BUGS>", "X64ArgTypes", ",", "HasSretPtr", ")", ";", "<BUGE>", "getThunkArgTypes", "(", "FT", ",", "AttrList", ",", "TT", ",", "Out", ",", "Arm64ArgTypes", ",", "X64ArgTypes", ",", "<BUGS>", "HasSretPtr", ")", ";", "<BUGE>", "Arm64Ty", "=", "FunctionType", "::", "get", "(", "Arm64RetTy", ",", "Arm64ArgTypes", ",", "false", ")", ";" ]
GCC
rs6000
CPP
next_suggestion
CPU
12,708
[ "return", "(", "(", "qword", ")", "(", "vec_and", "(", "vec_slo", "(", "(", "vec_uchar16", ")", "(", "a", ")", ",", "x", ".", "v", ")", ",", "mask", ")", ")", ")", ";" ]
[ "cnt", "=", "x", ".", "i", "[", "<NUM_LIT>", "]", ";", "mask", "=", "(", "cnt", "&", "<NUM_LIT>", ")", "?", "vec_splat_u8", "(", "<NUM_LIT>", ")", ":", "vec_splat_u8", "(", "-", "<NUM_LIT>", ")", ";" ]
GCC
i386
MD
next_suggestion
CPU
12,709
[ "return", "i", "=", "=", "<NUM_LIT>", "|", "|", "(", "i", ">", "=", "<NUM_LIT>", "&", "&", "i", "<", "=", "<NUM_LIT>", ")" ]
[ "(", "match_code", "<STR_LIT>", ")", "{", "HOST_WIDE_INT", "i", "=", "INTVAL", "(", "op", ")" ]
LLVM
ARM
TD
stmt_completion
CPU
12,710
[ "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qd", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Qd", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "E", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]
GCC
pa
MD
stmt_completion
CPU
12,711
[ ")", "]" ]
[ "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "neg", ":", "SF", "(", "mult", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]
LLVM
AArch64
TD
next_suggestion
CPU
12,712
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
AArch64
CPP
code_generation
CPU
12,713
[ "FastISel", "*", "<STR_LIT>", "::", "<STR_LIT>", "(", "FunctionLoweringInfo", "&", "FuncInfo", ",", "const", "TargetLibraryInfo", "*", "LibInfo", ")", "{", "SMEAttrs", "CallerAttrs", "(", "*", "FuncInfo", ".", "Fn", ")", ";", "if", "(", "CallerAttrs", ".", "hasZAState", "(", ")", "||", "CallerAttrs", ".", "hasZT0State", "(", ")", "||", "CallerAttrs", ".", "hasStreamingInterfaceOrBody", "(", ")", "||", "CallerAttrs", ".", "hasStreamingCompatibleInterface", "(", ")", ")", "return", "nullptr", ";", "return", "new", "AArch64FastISel", "(", "FuncInfo", ",", "LibInfo", ")", ";", "}" ]
[ "This", "method", "returns", "a", "target", "specific", "FastISel", "object", ",", "or", "null", "if", "the", "target", "does", "not", "support", "``", "fast", "''", "ISel", "." ]
GCC
i386
MD
program_repair
CPU
12,714
[ "<FIXS>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "<BUGS>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<STR_LIT>", ")" ]
GCC
aarch64
MD
next_suggestion
CPU
12,715
[ "(", "VNx2DI", "<STR_LIT>", ")", "(", "VNx2DF", "<STR_LIT>", ")", "]", ")" ]
[ "(", "define_mode_attr", "v_fp_equiv", "[", "(", "VNx8HI", "<STR_LIT>", ")", "(", "VNx8HF", "<STR_LIT>", ")", "(", "VNx8BF", "<STR_LIT>", ")", "(", "VNx4SI", "<STR_LIT>", ")", "(", "VNx4SF", "<STR_LIT>", ")" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
12,716
[ "getOperand", "(", "<NUM_LIT>", ")", ",", "MRI", ")", ";" ]
[ "I", ".", "addImplicitDefUseOperands", "(", "*", "MF", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "I", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "DebugLoc", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "IsSgpr", "?", "&", "AMDGPU", "::", "SReg_32_XM0RegClass", ":", "&", "AMDGPU", "::", "VGPR_32RegClass", ";", "unsigned", "LoReg", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "HiReg", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "const", "APInt", "&", "Imm", "=", "APInt", "(", "Size", ",", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "LoReg", ")", ".", "addImm", "(", "Imm", ".", "trunc", "(", "<NUM_LIT>", ")", ".", "getZExtValue", "(", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "HiReg", ")", ".", "addImm", "(", "Imm", ".", "ashr", "(", "<NUM_LIT>", ")", ".", "getZExtValue", "(", ")", ")", ";", "const", "MachineInstr", "*", "RS", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "AMDGPU", "::", "REG_SEQUENCE", ")", ",", "DstReg", ")", ".", "addReg", "(", "LoReg", ")", ".", "addImm", "(", "AMDGPU", "::", "sub0", ")", ".", "addReg", "(", "HiReg", ")", ".", "addImm", "(", "AMDGPU", "::", "sub1", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "RS", "->" ]
LLVM
Hexagon
TD
next_suggestion
DSP
12,717
[ "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]
GCC
nios2
CPP
next_suggestion
MPU
12,718
[ "}" ]
[ "HOST_WIDE_INT", "val", "=", "INTVAL", "(", "cst", ")", ";", "return", "SMALL_INT", "(", "val", ")", "||", "SMALL_INT_UNSIGNED", "(", "val", ")", "||", "UPPER16_INT", "(", "val", ")", ";" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
12,719
[ ")", "->", "getPointerAddressSpace", "(", ")", ";" ]
[ "auto", "SrcAddr", "=", "Op", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";", "if", "(", "Op", "->", "isNullValue", "(", ")", "&&", "AT", "->", "getNullPointerValue", "(", "SrcAddr", ")", "==", "<NUM_LIT>", ")", "{", "auto", "DstAddr", "=", "CE", "->", "getType", "(" ]
LLVM
Mips
CPP
stmt_completion
CPU
12,720
[ "(", ")", "const", "{" ]
[ "virtual", "const", "char", "*", "getPassName" ]
LLVM
SystemZ
TD
stmt_completion
CPU
12,721
[ ",", "mnemonic", "#", "<STR_LIT>", ",", "[", "]", ">", ";" ]
[ "class", "CallRI", "<", "string", "mnemonic", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ">", ":", "InstRIb", "<", "opcode", ",", "(", "outs", ")", ",", "(", "ins", "GR64", ":", "$", "R1", ",", "brtarget16tls", ":", "$", "RI2", ")" ]
LLVM
AArch64
TD
next_suggestion
CPU
12,722
[ "}" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "type", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opcode", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]
GCC
aarch64
CPP
next_suggestion
CPU
12,723
[ "builtin_decls_data", "*", "bdd", "=", "bdda", ";" ]
[ "tree", "type_node", ";", "const", "char", "*", "builtin_name", ";", "int", "function_code", ";", "}", ";", "builtin_decls_data", "bdda", "[", "]", "=", "{", "{", "double_type_node", ",", "<STR_LIT>", "__builtin_aarch64_rsqrt_df", "<STR_LIT>", ",", "AARCH64_BUILTIN_RSQRT_DF", "}", ",", "{", "float_type_node", ",", "<STR_LIT>", "__builtin_aarch64_rsqrt_sf", "<STR_LIT>", ",", "AARCH64_BUILTIN_RSQRT_SF", "}", ",", "{", "V2DF_type_node", ",", "<STR_LIT>", "__builtin_aarch64_rsqrt_v2df", "<STR_LIT>", ",", "AARCH64_BUILTIN_RSQRT_V2DF", "}", ",", "{", "V2SF_type_node", ",", "<STR_LIT>", "__builtin_aarch64_rsqrt_v2sf", "<STR_LIT>", ",", "AARCH64_BUILTIN_RSQRT_V2SF", "}", ",", "{", "V4SF_type_node", ",", "<STR_LIT>", "__builtin_aarch64_rsqrt_v4sf", "<STR_LIT>", ",", "AARCH64_BUILTIN_RSQRT_V4SF", "}", "}", ";" ]
LLVM
Hexagon
TD
stmt_completion
DSP
12,724
[ ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>" ]
LLVM
X86
CPP
next_suggestion
CPU
12,725
[ "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "LHS", ",", "RHS", ",", "DAG", ".", "getTargetConstant", "(", "SHUFPMask", ",", "DL", ",", "MVT", "::", "i8", ")", ")", ";" ]
[ "auto", "&", "LaneMask", "=", "(", "i", "&", "<NUM_LIT>", ")", "?", "RHSMask", ":", "LHSMask", ";", "LaneMask", "[", "LaneBase", "+", "(", "M", "&", "<NUM_LIT>", ")", "]", "=", "M", ";", "SHUFPMask", "|=", "(", "M", "&", "<NUM_LIT>", ")", "<<", "i", ";", "}", "SDValue", "LHS", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "DL", ",", "V1", ",", "V2", ",", "LHSMask", ")", ";", "SDValue", "RHS", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "DL", ",", "V1", ",", "V2", ",", "RHSMask", ")", ";" ]
GCC
h8300
MD
next_suggestion
MPU
12,726
[ "<STR_LIT>" ]
[ "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq", ":", "QI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
12,727
[ ".", "VGPRBlocks", ")", ",", "false", ")", ";" ]
[ "SIFunctionResourceInfo", "&", "Info", "=", "I", ".", "first", "->", "second", ";", "assert", "(", "I", ".", "second", "&&", "<STR_LIT>", "should only be called once per function", "<STR_LIT>", ")", ";", "Info", "=", "analyzeResourceUsage", "(", "MF", ")", ";", "}", "if", "(", "STM", ".", "isAmdPalOS", "(", ")", ")", "EmitPALMetadata", "(", "MF", ",", "CurrentProgramInfo", ")", ";", "else", "if", "(", "!", "STM", ".", "isAmdHsaOS", "(", ")", ")", "{", "EmitProgramInfoSI", "(", "MF", ",", "CurrentProgramInfo", ")", ";", "}", "DumpCodeInstEmitter", "=", "nullptr", ";", "if", "(", "STM", ".", "dumpCode", "(", ")", ")", "{", "bool", "SaveFlag", "=", "OutStreamer", "->", "getUseAssemblerInfoForParsing", "(", ")", ";", "OutStreamer", "->", "setUseAssemblerInfoForParsing", "(", "true", ")", ";", "MCAssembler", "*", "Assembler", "=", "OutStreamer", "->", "getAssemblerPtr", "(", ")", ";", "OutStreamer", "->", "setUseAssemblerInfoForParsing", "(", "SaveFlag", ")", ";", "if", "(", "Assembler", ")", "DumpCodeInstEmitter", "=", "Assembler", "->", "getEmitterPtr", "(", ")", ";", "}", "DisasmLines", ".", "clear", "(", ")", ";", "HexLines", ".", "clear", "(", ")", ";", "DisasmLineMaxLen", "=", "<NUM_LIT>", ";", "emitFunctionBody", "(", ")", ";", "if", "(", "isVerbose", "(", ")", ")", "{", "MCSectionELF", "*", "CommentSection", "=", "Context", ".", "getELFSection", "(", "<STR_LIT>", ".AMDGPU.csdata", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "CommentSection", ")", ";", "if", "(", "!", "MFI", "->", "isEntryFunction", "(", ")", ")", "{", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", " Function info:", "<STR_LIT>", ",", "false", ")", ";", "SIFunctionResourceInfo", "&", "Info", "=", "CallGraphResourceInfo", "[", "&", "MF", ".", "getFunction", "(", ")", "]", ";", "emitCommonFunctionComments", "(", "Info", ".", "NumVGPR", ",", "STM", ".", "hasMAIInsts", "(", ")", "?", "Info", ".", "NumAGPR", ":", "Optional", "<", "uint32_t", ">", "(", ")", ",", "Info", ".", "getTotalNumVGPRs", "(", "STM", ")", ",", "Info", ".", "getTotalNumSGPRs", "(", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ")", ",", "Info", ".", "PrivateSegmentSize", ",", "getFunctionCodeSize", "(", "MF", ")", ",", "MFI", ")", ";", "return", "false", ";", "}", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", " Kernel info:", "<STR_LIT>", ",", "false", ")", ";", "emitCommonFunctionComments", "(", "CurrentProgramInfo", ".", "NumArchVGPR", ",", "STM", ".", "hasMAIInsts", "(", ")", "?", "CurrentProgramInfo", ".", "NumAccVGPR", ":", "Optional", "<", "uint32_t", ">", "(", ")", ",", "CurrentProgramInfo", ".", "NumVGPR", ",", "CurrentProgramInfo", ".", "NumSGPR", ",", "CurrentProgramInfo", ".", "ScratchSize", ",", "getFunctionCodeSize", "(", "MF", ")", ",", "MFI", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", " FloatMode: ", "<STR_LIT>", "+", "Twine", "(", "CurrentProgramInfo", ".", "FloatMode", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", " IeeeMode: ", "<STR_LIT>", "+", "Twine", "(", "CurrentProgramInfo", ".", "IEEEMode", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", " LDSByteSize: ", "<STR_LIT>", "+", "Twine", "(", "CurrentProgramInfo", ".", "LDSSize", ")", "+", "<STR_LIT>", " bytes/workgroup (compile time only)", "<STR_LIT>", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", " SGPRBlocks: ", "<STR_LIT>", "+", "Twine", "(", "CurrentProgramInfo", ".", "SGPRBlocks", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", " VGPRBlocks: ", "<STR_LIT>", "+", "Twine", "(", "CurrentProgramInfo" ]
GCC
rs6000
CPP
next_suggestion
CPU
12,728
[ "}" ]
[ "_", "_", "lshift", "=", "vec_splat", "(", "(", "_", "_", "v2du", ")", "_", "_", "B", ",", "<NUM_LIT>", ")", ";", "_", "_", "shmask", "=", "vec_cmplt", "(", "_", "_", "lshift", ",", "_", "_", "shmax", ")", ";", "_", "_", "result", "=", "vec_sl", "(", "(", "_", "_", "v2du", ")", "_", "_", "A", ",", "_", "_", "lshift", ")", ";", "_", "_", "result", "=", "vec_sel", "(", "(", "_", "_", "v2du", ")", "_", "_", "shmask", ",", "_", "_", "result", ",", "_", "_", "shmask", ")", ";", "return", "(", "_", "_", "m128i", ")", "_", "_", "result", ";" ]
LLVM
MOS
CPP
stmt_completion
MPU
12,729
[ "RefMI", ";" ]
[ "if", "(", "RefMI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "continue", ";", "if", "(", "RefMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "Src", ")", "continue", ";", "auto", "ConstAmt", "=", "getIConstantVRegValWithLookThrough", "(", "RefMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MRI", ")", ";", "if", "(", "!", "ConstAmt", "||", "!", "ConstAmt", "->", "Value", ".", "isOne", "(", ")", ")", "continue", ";", "if", "(", "!", "Helper", ".", "dominates", "(", "RefMI", ",", "MI", ")", "&&", "!", "Helper", ".", "dominates", "(", "MI", ",", "RefMI", ")", ")", "continue", ";", "Shift", "=", "&" ]
LLVM
PowerPC
CPP
next_suggestion
CPU
12,730
[ "CRMIB", "=", "BuildMI", "(", "*", "MF", ",", "DL", ",", "TII", ".", "get", "(", "PPC", "::", "MFCR", ")", ",", "PPC", "::", "R12", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "ImplicitKill", ")", ";" ]
[ "bool", "MustSaveTOC", "=", "FI", "->", "mustSaveTOC", "(", ")", ";", "DebugLoc", "DL", ";", "bool", "CRSpilled", "=", "false", ";", "MachineInstrBuilder", "CRMIB", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "bool", "IsCRField", "=", "PPC", "::", "CR2", "<=", "Reg", "&&", "Reg", "<=", "PPC", "::", "CR4", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "bool", "IsLiveIn", "=", "MRI", ".", "isLiveIn", "(", "Reg", ")", ";", "if", "(", "!", "IsLiveIn", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "if", "(", "CRSpilled", "&&", "IsCRField", ")", "{", "CRMIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "ImplicitKill", ")", ";", "continue", ";", "}", "if", "(", "(", "Reg", "==", "PPC", "::", "X2", "||", "Reg", "==", "PPC", "::", "R2", ")", "&&", "MustSaveTOC", ")", "continue", ";", "if", "(", "IsCRField", ")", "{", "PPCFunctionInfo", "*", "FuncInfo", "=", "MF", "->", "getInfo", "<", "PPCFunctionInfo", ">", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "is32BitELFABI", "(", ")", ")", "{", "FuncInfo", "->", "addMustSaveCR", "(", "Reg", ")", ";", "}", "else", "{", "CRSpilled", "=", "true", ";", "FuncInfo", "->", "setSpillsCR", "(", ")", ";" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
12,731
[ ")", ";" ]
[ "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "UA", "=", "&", "getAnalysis", "<", "UniformityInfoWrapperPass", ">", "(", ")", ".", "getUniformityInfo", "(", ")", ";", "TargetPassConfig", "&", "TPC", "=", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ";", "const", "TargetMachine", "&", "TM", "=", "TPC", ".", "getTM", "<", "TargetMachine", ">", "(", ")", ";", "bool", "Changed", "=", "false", ";", "initialize", "(", "*", "F", ".", "getParent", "(", ")", ",", "TM", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", "F", ")", ")", ";", "for", "(", "df_iterator", "<", "BasicBlock", "*", ">", "I", "=", "df_begin", "(", "&", "F", ".", "getEntryBlock", "(", ")", ")", ",", "E", "=", "df_end", "(", "&", "F", ".", "getEntryBlock", "(", ")", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "BasicBlock", "*", "BB", "=", "*", "I", ";", "BranchInst", "*", "Term", "=", "dyn_cast", "<", "BranchInst", ">", "(", "BB", "->", "getTerminator", "(", ")", ")", ";", "if", "(", "!", "Term", "||", "Term", "->", "isUnconditional", "(", ")", ")", "{", "if", "(", "isTopOfStack", "(", "BB", ")", ")", "Changed", "|=", "closeControlFlow", "(", "BB", ")", ";", "continue", ";", "}", "if", "(", "I", ".", "nodeVisited", "(", "Term", "->", "getSuccessor", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "isTopOfStack", "(", "BB", ")", ")", "Changed", "|=", "closeControlFlow", "(", "BB", ")", ";", "if", "(", "DT", "->", "dominates", "(", "Term", "->", "getSuccessor", "(", "<NUM_LIT>", ")", ",", "BB", ")", ")", "Changed", "|=", "handleLoop", "(", "Term", ")", ";", "continue", ";", "}", "if", "(", "isTopOfStack", "(", "BB", ")", ")", "{", "PHINode", "*", "Phi", "=", "dyn_cast", "<", "PHINode", ">", "(", "Term", "->", "getCondition", "(", ")", ")", ";", "if", "(", "Phi", "&&", "Phi", "->", "getParent", "(", ")", "==", "BB", "&&", "isElse", "(", "Phi", ")", "&&", "!", "hasKill", "(", "BB", ")", ")", "{", "Changed", "|=", "insertElse", "(", "Term", ")", ";", "Changed", "|=", "eraseIfUnused", "(", "Phi" ]
GCC
nios2
CPP
stmt_completion
MPU
12,732
[ ")", "flags", "|=", "SECTION_SMALL", ";" ]
[ "static", "unsigned", "int", "nios2_section_type_flags", "(", "tree", "decl", ",", "const", "char", "*", "name", ",", "int", "reloc", ")", "{", "unsigned", "int", "flags", ";", "flags", "=", "default_section_type_flags", "(", "decl", ",", "name", ",", "reloc", ")", ";", "if", "(", "nios2_small_section_name_p", "(", "name", ")" ]
GCC
m68k
MD
next_suggestion
MPU
12,733
[ "<STR_LIT>", ")" ]
[ "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM
AArch64
CPP
next_suggestion
CPU
12,734
[ "return", "MatchOperand_Success", ";" ]
[ "OperandMatchResultTy", "AArch64AsmParser", "::", "tryParseBTIHint", "(", "OperandVector", "&", "Operands", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "SMLoc", "S", "=", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "TokError", "(", "<STR_LIT>", "invalid operand for instruction", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "auto", "BTI", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "Tok", ".", "getString", "(", ")", ")", ";", "if", "(", "!", "BTI", ")", "{", "TokError", "(", "<STR_LIT>", "invalid operand for instruction", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "AArch64Operand", "::", "CreateBTIHint", "(", "BTI", "->", "Encoding", ",", "Tok", ".", "getString", "(", ")", ",", "S", ",", "getContext", "(", ")", ")", ")", ";" ]
LLVM
X86
CPP
program_repair
CPU
12,735
[ "<FIXS>", "SDValue", "Base_Reg", ";", "int", "Base_FrameIndex", ";", "<FIXE>" ]
[ "FrameIndexBase", "}", "BaseType", ";", "<BUGS>", "struct", "{", "SDValue", "Reg", ";", "int", "FrameIndex", ";", "}", "Base", ";", "<BUGE>", "unsigned", "Scale", ";", "SDValue", "IndexReg", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
12,736
[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
GCC
powerpcspe
MD
next_suggestion
CPU
12,737
[ "}", ")" ]
[ "{", "if", "(", "MEM_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "operands", "[", "<NUM_LIT>", "]", "=", "rs6000_address_for_fpconvert", "(", "operands", "[", "<NUM_LIT>", "]", ")" ]
LLVM
AArch64
TD
next_suggestion
CPU
12,738
[ "}" ]
[ "return", "(", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ")", ";", "}", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "Imm0_7Operand", ";" ]
GCC
alpha
CPP
code_generation
MPU
12,739
[ "static", "int", "alpha_adjust_cost", "(", "rtx_insn", "*", "insn", ",", "rtx", "link", ",", "rtx_insn", "*", "dep_insn", ",", "int", "cost", ")", "{", "enum", "attr_type", "dep_insn_type", ";", "if", "(", "REG_NOTE_KIND", "(", "link", ")", "!=", "<NUM_LIT>", ")", "return", "cost", ";", "if", "(", "recog_memoized", "(", "insn", ")", "<", "<NUM_LIT>", "||", "recog_memoized", "(", "dep_insn", ")", "<", "<NUM_LIT>", ")", "return", "cost", ";", "dep_insn_type", "=", "get_attr_type", "(", "dep_insn", ")", ";", "if", "(", "dep_insn_type", "==", "TYPE_ILD", "||", "dep_insn_type", "==", "TYPE_FLD", "||", "dep_insn_type", "==", "TYPE_LDSYM", ")", "cost", "+=", "alpha_memory_latency", "-", "<NUM_LIT>", ";", "return", "cost", ";", "}" ]
[ "Adjust", "the", "cost", "of", "a", "scheduling", "dependency", ".", "Return", "the", "new", "cost", "of", "a", "dependency", "LINK", "or", "INSN", "on", "DEP_INSN", ".", "COST", "is", "the", "current", "cost", "." ]
GCC
rs6000
CPP
code_generation
CPU
12,740
[ "static", "rtx", "spe_synthesize_frame_save", "(", "rtx", "real", ")", "{", "rtx", "synth", ",", "offset", ",", "reg", ",", "real2", ";", "if", "(", "GET_CODE", "(", "real", ")", "!=", "SET", "||", "GET_MODE", "(", "SET_SRC", "(", "real", ")", ")", "!=", "V2SImode", ")", "return", "real", ";", "gcc_assert", "(", "GET_CODE", "(", "SET_DEST", "(", "real", ")", ")", "==", "MEM", "&&", "GET_CODE", "(", "XEXP", "(", "SET_DEST", "(", "real", ")", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "GET_CODE", "(", "SET_SRC", "(", "real", ")", ")", "==", "REG", ")", ";", "real2", "=", "copy_rtx", "(", "real", ")", ";", "PUT_MODE", "(", "SET_DEST", "(", "real2", ")", ",", "SImode", ")", ";", "reg", "=", "SET_SRC", "(", "real2", ")", ";", "real2", "=", "replace_rtx", "(", "real2", ",", "reg", ",", "gen_rtx_REG", "(", "SImode", ",", "REGNO", "(", "reg", ")", ")", ")", ";", "synth", "=", "copy_rtx", "(", "real2", ")", ";", "if", "(", "BYTES_BIG_ENDIAN", ")", "{", "offset", "=", "XEXP", "(", "XEXP", "(", "SET_DEST", "(", "real2", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "real2", "=", "replace_rtx", "(", "real2", ",", "offset", ",", "GEN_INT", "(", "INTVAL", "(", "offset", ")", "+", "<NUM_LIT>", ")", ")", ";", "}", "reg", "=", "SET_SRC", "(", "synth", ")", ";", "synth", "=", "replace_rtx", "(", "synth", ",", "reg", ",", "gen_rtx_REG", "(", "SImode", ",", "REGNO", "(", "reg", ")", "+", "<NUM_LIT>", ")", ")", ";", "offset", "=", "XEXP", "(", "XEXP", "(", "SET_DEST", "(", "synth", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "synth", "=", "replace_rtx", "(", "synth", ",", "offset", ",", "GEN_INT", "(", "INTVAL", "(", "offset", ")", "+", "(", "BYTES_BIG_ENDIAN", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "synth", ")", "=", "<NUM_LIT>", ";", "RTX_FRAME_RELATED_P", "(", "real2", ")", "=", "<NUM_LIT>", ";", "if", "(", "BYTES_BIG_ENDIAN", ")", "real", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "synth", ",", "real2", ")", ")", ";", "else", "real", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "real2", ",", "synth", ")", ")", ";", "return", "real", ";", "}" ]
[ "Given", "an", "SPE", "frame", "note", ",", "return", "a", "PARALLEL", "of", "SETs", "with", "the", "original", "note", ",", "plus", "a", "synthetic", "register", "save", "." ]
GCC
epiphany
MD
stmt_completion
MPU
12,741
[ ")", "]", ")" ]
[ "(", "if_then_else", "(", "match_operator", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>" ]
LLVM
Hexagon
TD
next_suggestion
DSP
12,742
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "F2_conv_df2w", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_3a867367", ",", "TypeS_2op", ">", ",", "Enc_90cd8b", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
R600
CPP
stmt_completion
GPU
12,743
[ "(", "AMDGPU", "::", "AR_X", ",", "RegState", "::", "Implicit", ")", ";" ]
[ "setImmOperand", "(", "MOVA", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "MachineInstrBuilder", "Mov", "=", "buildDefaultInstruction", "(", "*", "MBB", ",", "I", ",", "AMDGPU", "::", "MOV", ",", "AddrReg", ",", "ValueReg", ")", ".", "addReg" ]
LLVM
AArch64
TD
stmt_completion
CPU
12,744
[ ",", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]
[ "def", ":", "ROSysReg", "<", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>" ]
LLVM
Hexagon
TD
next_suggestion
DSP
12,745
[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_vraddub", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_bafaade3", ",", "TypeM", ">", ",", "Enc_a56825", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
12,746
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
AArch64
CPP
program_repair
CPU
12,747
[ "<FIXS>", "assert", "(", "(", "DOPRegIsUnique", "||", "DType", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "DType", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "<FIXE>" ]
[ "if", "(", "FalseZero", ")", "{", "<BUGS>", "assert", "(", "(", "DOPRegIsUnique", "||", "(", "(", "DType", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "||", "(", "DType", "=", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ")", "&&", "<BUGE>", "<STR_LIT>", "The destructive operand should be unique", "<STR_LIT>", ")", ";", "assert", "(", "ElementSize", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "<STR_LIT>", "This instruction is unpredicated", "<STR_LIT>", ")", ";" ]
LLVM
SystemZ
CPP
next_suggestion
CPU
12,748
[ "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "Other", ",", "MVT", "::", "Glue", ")", ";" ]
[ "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getTargetGlobalAddress", "(", "Node", "->", "getGlobal", "(", ")", ",", "DL", ",", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "PtrVT", ")", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "PtrVT", ")", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "const", "uint32_t", "*", "Mask", "=", "TRI", "->", "getCallPreservedMask", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "CallingConv", "::", "C", ")", ";", "assert", "(", "Mask", "&&", "<STR_LIT>", "Missing call preserved mask for calling convention", "<STR_LIT>", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getRegisterMask", "(", "Mask", ")", ")", ";", "Ops", ".", "push_back", "(", "Glue", ")", ";" ]
LLVM
AArch64
TD
next_suggestion
CPU
12,749
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc1", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";" ]
LLVM
R600
CPP
stmt_completion
GPU
12,750
[ ",", "RHS", ",", "HWTrue", ",", "HWFalse", ",", "CC", ")", ";" ]
[ "}", "if", "(", "isZero", "(", "RHS", ")", ")", "{", "SDValue", "Cond", "=", "LHS", ";", "SDValue", "Zero", "=", "RHS", ";", "ISD", "::", "CondCode", "CCOpcode", "=", "cast", "<", "CondCodeSDNode", ">", "(", "CC", ")", "->", "get", "(", ")", ";", "if", "(", "CompareVT", "!=", "VT", ")", "{", "True", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "CompareVT", ",", "True", ")", ";", "False", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "CompareVT", ",", "False", ")", ";", "}", "switch", "(", "CCOpcode", ")", "{", "case", "ISD", "::", "SETONE", ":", "case", "ISD", "::", "SETUNE", ":", "case", "ISD", "::", "SETNE", ":", "CCOpcode", "=", "ISD", "::", "getSetCCInverse", "(", "CCOpcode", ",", "CompareVT", "==", "MVT", "::", "i32", ")", ";", "Temp", "=", "True", ";", "True", "=", "False", ";", "False", "=", "Temp", ";", "break", ";", "default", ":", "break", ";", "}", "SDValue", "SelectNode", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SELECT_CC", ",", "DL", ",", "CompareVT", ",", "Cond", ",", "Zero", ",", "True", ",", "False", ",", "DAG", ".", "getCondCode", "(", "CCOpcode", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "VT", ",", "SelectNode", ")", ";", "}", "SDValue", "HWTrue", ",", "HWFalse", ";", "if", "(", "CompareVT", "==", "MVT", "::", "f32", ")", "{", "HWTrue", "=", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "DL", ",", "CompareVT", ")", ";", "HWFalse", "=", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "DL", ",", "CompareVT", ")", ";", "}", "else", "if", "(", "CompareVT", "==", "MVT", "::", "i32", ")", "{", "HWTrue", "=", "DAG", ".", "getConstant", "(", "-", "<NUM_LIT>", ",", "DL", ",", "CompareVT", ")", ";", "HWFalse", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "CompareVT", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", "Unhandled value type in LowerSELECT_CC", "<STR_LIT>", ")", ";", "}", "SDValue", "Cond", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SELECT_CC", ",", "DL", ",", "CompareVT", ",", "LHS" ]
LLVM
AArch64
CPP
stmt_completion
CPU
12,751
[ "DAG", ")", ";" ]
[ "static", "SDValue", "performXorCombine", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "AArch64Subtarget", "*", "Subtarget", ")", "{", "if", "(", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", "return", "SDValue", "(", ")", ";", "return", "performIntegerAbsCombine", "(", "N", "," ]
GCC
nios2
MD
next_suggestion
MPU
12,752
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "(", "match_operand", ":", "F", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "return", "nios2_fpu_insn_asm", "(", "n2fpu_f", "<", "minmax", ">", "<", "f", ">", ")" ]
GCC
m68k
MD
program_repair
MPU
12,753
[ "<FIXS>", "cc_status", ".", "flags", "|", "=", "CC_REVERSED", "<FIXE>", "<FIXS>", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]
[ "if", "(", "REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "|", "|", "(", "!", "REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&", "&", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "!", "=", "MEM", ")", ")", "{", "<BUGS>", "cc_status", ".", "flags", "|", "=", "CC_REVERSED", "<BUGE>", "return", "<STR_LIT>", "}", "return", "<STR_LIT>", "<BUGS>", "}", ")", "<BUGE>", "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "cc0", ")" ]
GCC
alpha
CPP
next_suggestion
MPU
12,754
[ "}" ]
[ "int", "n", ";", "n", "=", "ARRAY_SIZE", "(", "externs", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "n", ";", "i", "++", ")", "fprintf", "(", "file", ",", "<STR_LIT>", "\\t.extern\\t%s\\n", "<STR_LIT>", ",", "externs", "[", "i", "]", ")", ";" ]
LLVM
AArch64
TD
next_suggestion
CPU
12,755
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zdn", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "pattern", ";", "bits", "<", "<NUM_LIT>", ">", "imm4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "opc", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "pattern", ";" ]
LLVM
X86
CPP
stmt_completion
CPU
12,756
[ ";" ]
[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "X86 Insert Cache Prefetches", "<STR_LIT>" ]
GCC
i386
CPP
stmt_completion
CPU
12,757
[ ",", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m256d", "_", "_", "A", ",", "_", "_", "m256d", "_", "_", "B", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "m256d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_unpacklo_pd", "(", "_", "_", "m256d", "_", "_", "W" ]
GCC
s390
MD
next_suggestion
MPU
12,758
[ "(", "vec_select", ":", "V1DF" ]
[ "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "unspec", ":", "V2DF", "[", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_VEC_MERGEL", ")", ")", "(", "set", "(", "match_operand", ":", "V1TF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "float_extend", ":", "V1TF" ]
LLVM
AArch64
CPP
code_generation
CPU
12,759
[ "bool", "AArch64InstrInfo", "::", "isMBBSafeToOutlineFrom", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "&", "Flags", ")", "const", "{", "if", "(", "!", "TargetInstrInfo", "::", "isMBBSafeToOutlineFrom", "(", "MBB", ",", "Flags", ")", ")", "return", "false", ";", "assert", "(", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ".", "tracksLiveness", "(", ")", "&&", "<STR_LIT>", "Suitable Machine Function for outlining must track liveness", "<STR_LIT>", ")", ";", "LiveRegUnits", "LRU", "(", "getRegisterInfo", "(", ")", ")", ";", "std", "::", "for_each", "(", "MBB", ".", "rbegin", "(", ")", ",", "MBB", ".", "rend", "(", ")", ",", "[", "&", "LRU", "]", "(", "MachineInstr", "&", "MI", ")", "{", "LRU", ".", "accumulate", "(", "MI", ")", ";", "}", ")", ";", "bool", "W16AvailableInBlock", "=", "LRU", ".", "available", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "bool", "W17AvailableInBlock", "=", "LRU", ".", "available", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "bool", "NZCVAvailableInBlock", "=", "LRU", ".", "available", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "W16AvailableInBlock", "&&", "W17AvailableInBlock", "&&", "NZCVAvailableInBlock", ")", "Flags", "|=", "MachineOutlinerMBBFlags", "::", "UnsafeRegsDead", ";", "LRU", ".", "addLiveOuts", "(", "MBB", ")", ";", "if", "(", "W16AvailableInBlock", "&&", "!", "LRU", ".", "available", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "return", "false", ";", "if", "(", "W17AvailableInBlock", "&&", "!", "LRU", ".", "available", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "return", "false", ";", "if", "(", "NZCVAvailableInBlock", "&&", "!", "LRU", ".", "available", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "return", "false", ";", "if", "(", "any_of", "(", "MBB", ",", "[", "]", "(", "MachineInstr", "&", "MI", ")", "{", "return", "MI", ".", "isCall", "(", ")", ";", "}", ")", ")", "Flags", "|=", "MachineOutlinerMBBFlags", "::", "HasCalls", ";", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "bool", "CanSaveLR", "=", "false", ";", "const", "AArch64RegisterInfo", "*", "ARI", "=", "static_cast", "<", "const", "AArch64RegisterInfo", "*", ">", "(", "MF", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "for", "(", "unsigned", "Reg", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "if", "(", "!", "ARI", "->", "isReservedReg", "(", "*", "MF", ",", "Reg", ")", "&&", "Reg", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "Reg", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "Reg", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "LRU", ".", "available", "(", "Reg", ")", ")", "{", "CanSaveLR", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "CanSaveLR", "&&", "!", "LRU", ".", "available", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "Flags", "|=", "MachineOutlinerMBBFlags", "::", "LRUnavailableSomewhere", ";", "return", "true", ";", "}" ]
[ "Optional", "target", "hook", "that", "returns", "true", "if", "MBB", "is", "safe", "to", "outline", "from", ",", "and", "returns", "any", "target-specific", "information", "in", "Flags", "." ]
LLVM
Hexagon
TD
next_suggestion
DSP
12,760
[ "bits", "<", "<NUM_LIT>", ">", "Rdd32", ";" ]
[ "class", "Enc_7eee72", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Mu2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Mu2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM
Hexagon
TD
stmt_completion
DSP
12,761
[ "<NUM_LIT>", "}", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Mu2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Os8", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Os8", "{", "<NUM_LIT>", "-" ]
GCC
rs6000
MD
program_repair
CPU
12,762
[ "<FIXS>", "[", "(", "ge", ":", "CC", "(", "match_operand", ":", "VSX_F", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VSX_F", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<FIXE>", "<FIXS>", "(", "set", "(", "match_operand", ":", "VSX_F", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "CC", "<NUM_LIT>", ")", "(", "unspec", ":", "CC", "<BUGS>", "[", "(", "ge", ":", "CC", "(", "match_operand", ":", "VSX_F", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VSX_F", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<BUGE>", "UNSPEC_PREDICATE", ")", ")", "<BUGS>", "(", "set", "(", "match_operand", ":", "VSX_F", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "ge", ":", "VSX_F", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM
WebAssembly
CPP
code_generation
Virtual ISA
12,763
[ "MVT", "getPointerTy", "(", "const", "DataLayout", "&", "DL", ",", "uint32_t", "AS", "=", "<NUM_LIT>", ")", "const", "override", "{", "if", "(", "AS", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "MVT", "::", "externref", ";", "if", "(", "AS", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "MVT", "::", "funcref", ";", "return", "TargetLowering", "::", "getPointerTy", "(", "DL", ",", "AS", ")", ";", "}" ]
[ "Return", "the", "pointer", "type", "for", "the", "given", "address", "space", ",", "defaults", "to", "the", "pointer", "type", "from", "the", "data", "layout", "." ]
GCC
nds32
MD
stmt_completion
CPU
12,764
[ "<STR_LIT>", ")", ")" ]
[ "(", "eq_attr", "<STR_LIT>" ]
LLVM
AArch64
TD
stmt_completion
CPU
12,765
[ "NumMicroOps", "=", "<NUM_LIT>", ";" ]
[ "let", "Latency", "=", "<NUM_LIT>", ";", "let" ]
GCC
aarch64
MD
next_suggestion
CPU
12,766
[ "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC
rl78
CPP
stmt_completion
MPU
12,767
[ ")", ";" ]
[ "debug_rtx", "(", "insn", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", "\\033[0m", "<STR_LIT>", ")", ";", "if", "(", "SET_P", "(", "pattern", ")", ")", "record_content", "(", "SET_DEST", "(", "pattern", ")", ",", "SET_SRC", "(", "pattern", ")", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "recog_data", ".", "n_operands", ";", "i", "++", ")", "if", "(", "GET_CODE", "(", "OP", "(", "i", ")", ")", "==", "MEM", "&&", "GET_MODE", "(", "XEXP", "(", "OP", "(", "i", ")", ",", "<NUM_LIT>", ")", ")", "==", "SImode", "&&", "GET_CODE", "(", "XEXP", "(", "OP", "(", "i", ")", ",", "<NUM_LIT>", ")", ")", "!=", "UNSPEC", ")", "goto", "not", "_", "ok", ";", "return", "true", ";", "}", "}", "not", "_", "ok", ":", "INSN_CODE", "(", "insn", ")", "=", "-", "<NUM_LIT>", ";", "cfun", "->", "machine", "->", "virt_insns_ok", "=", "<NUM_LIT>", ";", "if", "(", "recog", "(", "pattern", ",", "insn", ",", "<NUM_LIT>", ")", ">", "-", "<NUM_LIT>", ")", "{", "extract_insn", "(", "insn", ")", ";", "if", "(", "constrain_operands", "(", "<NUM_LIT>", ",", "get_preferred_alternatives", "(", "insn", ")", ")", ")", "{", "cfun", "->", "machine", "->", "virt_insns_ok", "=", "<NUM_LIT>", ";", "return", "false", ";", "}", "}", "fprintf", "(", "stderr", ",", "<STR_LIT>", "\\033[41;30m Unrecognized *virtual* insn \\033[0m\\n", "<STR_LIT>", ")", ";", "debug_rtx", "(", "insn", ")", ";", "gcc_unreachable", "(" ]
LLVM
Hexagon
CPP
stmt_completion
DSP
12,768
[ ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "new", "Err", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "NewRec", ",", "<NUM_LIT>", ")", ")", ";" ]
[ "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "SDVTList", "VTs", ";", "VTs", "=", "CurDAG", "->", "getVTList", "(", "MVT", "::", "f32", ",", "MVT", "::", "f32", ")", ";", "SDNode", "*", "ResScale", "=", "CurDAG", "->", "getMachineNode", "(", "Hexagon", "::", "F2_sfrecipa", ",", "dl", ",", "VTs", ",", "Ops", ")", ";", "SDNode", "*", "D", "=", "CurDAG", "->", "getMachineNode", "(", "Hexagon", "::", "F2_sffixupd", ",", "dl", ",", "MVT", "::", "f32", ",", "Ops", ")", ";", "SDValue", "C", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ";", "SDNode", "*", "constNode", "=", "CurDAG", "->", "getMachineNode", "(", "Hexagon", "::", "A2_tfrsi", ",", "dl", ",", "MVT", "::", "f32", ",", "C", ")", ";", "SDNode", "*", "n", "=", "CurDAG", "->", "getMachineNode", "(", "Hexagon", "::", "F2_sffixupn", ",", "dl", ",", "MVT", "::", "f32", ",", "Ops", ")", ";", "SDNode", "*", "Err", "=", "CurDAG", "->", "getMachineNode", "(", "Hexagon", "::", "F2_sffms_lib", ",", "dl", ",", "MVT", "::", "f32", ",", "SDValue", "(", "constNode", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "D", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "ResScale", ",", "<NUM_LIT>", ")", ")", ";", "SDNode", "*", "NewRec", "=", "CurDAG", "->", "getMachineNode", "(", "Hexagon", "::", "F2_sffma_lib", ",", "dl", ",", "MVT", "::", "f32", ",", "SDValue", "(", "ResScale", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "Err", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "ResScale", ",", "<NUM_LIT>", ")", ")", ";", "SDNode", "*", "new", "Err", "=", "CurDAG", "->", "getMachineNode", "(", "Hexagon", "::", "F2_sffms_lib", ",", "dl", ",", "MVT", "::", "f32", ",", "SDValue", "(", "constNode", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "D", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "NewRec", ",", "<NUM_LIT>", ")", ")", ";", "SDNode", "*", "NNewRec", "=", "CurDAG", "->", "getMachineNode", "(", "Hexagon", "::", "F2_sffma_lib", ",", "dl", ",", "MVT", "::", "f32", ",", "SDValue", "(", "NewRec" ]
GCC
csky
CPP
next_suggestion
CPU
12,769
[ "}" ]
[ "if", "(", "regno", "==", "CSKY_FIRST_RET_REGNUM", "||", "(", "TARGET_HARD_FLOAT_ABI", "&&", "regno", "==", "CSKY_FIRST_VFP_REGNUM", ")", ")", "return", "true", ";", "return", "false", ";" ]
GCC
rs6000
MD
next_suggestion
CPU
12,770
[ "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM
X86
CPP
program_repair
CPU
12,771
[ "<FIXS>", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ".", "addReg", "(", "CalleeOp", ")", ";", "<FIXE>" ]
[ "if", "(", "CalleeOp", ")", "{", "unsigned", "CallOpc", "=", "Subtarget", "->", "is64Bit", "(", ")", "?", "X86", "::", "CALL64r", ":", "X86", "::", "CALL32r", ";", "<BUGS>", "MIB", "=", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ".", "addReg", "(", "CalleeOp", ")", ";", "<BUGE>", "}", "else", "{" ]
GCC
sh
MD
stmt_completion
CPU
12,772
[ ":", "SI", "FPSCR_MODES_REG", ")", ")" ]
[ "(", "define_expand", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "reg" ]
LLVM
Hexagon
TD
next_suggestion
DSP
12,773
[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "Absolute", ";", "let", "accessSize", "=", "DoubleWordAccess", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isExtended", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "DecoderNamespace", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]
GCC
nds32
MD
stmt_completion
CPU
12,774
[ ")" ]
[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>" ]
LLVM
Sparc
CPP
next_suggestion
CPU
12,775
[ "ReplaceUses", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "ResultHigh", ")", ";" ]
[ "if", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "SDIV", ")", "{", "TopPart", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "DivLHS", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "TopPart", "=", "CurDAG", "->", "getRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "MVT", "::", "i32", ")", ";", "}", "TopPart", "=", "CurDAG", "->", "getCopyToReg", "(", "CurDAG", "->", "getEntryNode", "(", ")", ",", "dl", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "TopPart", ",", "SDValue", "(", ")", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "unsigned", "Opcode", "=", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "SDIV", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opcode", ",", "MVT", "::", "i32", ",", "DivLHS", ",", "DivRHS", ",", "TopPart", ")", ";", "return", ";", "}", "case", "ISD", "::", "MULHU", ":", "case", "ISD", "::", "MULHS", ":", "{", "SDValue", "MulLHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "MulRHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Opcode", "=", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "MULHU", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "SDNode", "*", "Mul", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "dl", ",", "MVT", "::", "i32", ",", "MVT", "::", "i32", ",", "MulLHS", ",", "MulRHS", ")", ";", "SDValue", "ResultHigh", "=", "SDValue", "(", "Mul", ",", "<NUM_LIT>", ")", ";" ]
LLVM
Mips
CPP
stmt_completion
CPU
12,776
[ "ImplicitDefine", "|", "RegState", "::", "Dead", ")", ".", "addReg", "(", "Mips", "::", "LO0", ",", "RegState", "::", "ImplicitDefine", "|", "RegState", "::", "Dead", ")", ";" ]
[ "Op0", "=", "constrainOperandRegClass", "(", "II", ",", "Op0", ",", "II", ".", "getNumDefs", "(", ")", ")", ";", "Op1", "=", "constrainOperandRegClass", "(", "II", ",", "Op1", ",", "II", ".", "getNumDefs", "(", ")", "+", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "MIMD", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ")", ".", "addReg", "(", "Op1", ")", ".", "addReg", "(", "Mips", "::", "HI0", ",", "RegState", "::" ]
LLVM
PowerPC
CPP
next_suggestion
CPU
12,777
[ "return", ";" ]
[ "std", "::", "string", "Name", "=", "getGlobalLinkName", "(", "GV", ")", ";", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Static", ")", "{", "if", "(", "GV", "->", "hasHiddenVisibility", "(", ")", ")", "HiddenGVStubs", ".", "insert", "(", "Name", ")", ";", "else", "GVStubs", ".", "insert", "(", "Name", ")", ";", "printSuffixedName", "(", "Name", ",", "<STR_LIT>", "$non_lazy_ptr", "<STR_LIT>", ")", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
12,778
[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
[ "def", "J4_cmpgti_tp0_jump_nt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "u5_0Imm", ":", "$", "II", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_3d495a39", ",", "TypeCJ", ">", ",", "Enc_14d27a", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]
GCC
pru
CPP
code_generation
CPU
12,779
[ "pru_byterange", "pru_calc_byterange", "(", "HOST_WIDE_INT", "cval", ",", "machine_mode", "mode", ")", "{", "const", "pru_byterange", "invalid_range", "=", "{", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "pru_byterange", "r", "=", "invalid_range", ";", "enum", "{", "ST_FFS", ",", "ST_INRANGE", ",", "ST_TRAILING_ZEROS", "}", "st", "=", "ST_FFS", ";", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "GET_MODE_SIZE", "(", "mode", ")", ";", "i", "++", ")", "{", "const", "int", "b", "=", "cval", "&", "(", "(", "<NUM_LIT>", "U", "<<", "BITS_PER_UNIT", ")", "-", "<NUM_LIT>", ")", ";", "cval", ">>=", "BITS_PER_UNIT", ";", "if", "(", "b", "==", "<NUM_LIT>", "&&", "(", "st", "==", "ST_FFS", "||", "st", "==", "ST_TRAILING_ZEROS", ")", ")", ";", "else", "if", "(", "b", "==", "<NUM_LIT>", "&&", "st", "==", "ST_INRANGE", ")", "st", "=", "ST_TRAILING_ZEROS", ";", "else", "if", "(", "b", "==", "<NUM_LIT>", "&&", "st", "==", "ST_FFS", ")", "{", "st", "=", "ST_INRANGE", ";", "r", ".", "start", "=", "i", ";", "r", ".", "nbytes", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "b", "==", "<NUM_LIT>", "&&", "st", "==", "ST_INRANGE", ")", "r", ".", "nbytes", "++", ";", "else", "return", "invalid_range", ";", "}", "if", "(", "st", "!=", "ST_TRAILING_ZEROS", "&&", "st", "!=", "ST_INRANGE", ")", "return", "invalid_range", ";", "return", "r", ";", "}" ]
[ "Parse", "the", "given", "CVAL", "integer", "value", ",", "and", "extract", "the", "``", "filling", "''", "byte", "range", "of", "consecutive", "0xff", "byte", "values", ".", "Rest", "of", "bytes", "must", "be", "0x00", ".", "There", "must", "be", "only", "one", "range", "in", "the", "given", "value", ".", "This", "range", "would", "typically", "be", "used", "to", "calculate", "the", "parameters", "of", "PRU", "instructions", "ZERO", "and", "FILL", ".", "The", "parameter", "MODE", "determines", "the", "maximum", "byte", "range", "to", "consider", "in", "the", "given", "input", "constant", ".", "Example", "input", ":", "cval", "=", "0xffffffffffffff00", "=", "-256", "mode", "=", "SImode", "Return", "value", ":", "start", "=", "1", "nbytes", "=", "3", "On", "error", ",", "return", "a", "range", "with", "-1", "for", "START", "and", "NBYTES", "." ]
LLVM
ARM
TD
stmt_completion
CPU
12,780
[ ")", ")", ",", "$", "src", ")", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "i32", "(", "vecreduce_smin", "(", "v4i32", "MQPR", ":", "$", "src", ")", ")", ")", ",", "(", "i32", "(", "MVE_VMINVs32", "(", "t2MVNi", "(", "i32", "-", "<NUM_LIT>" ]
LLVM
X86
TD
stmt_completion
CPU
12,781
[ "<NUM_LIT>", ";" ]
[ "def", "BWWriteResGroup183_4", ":", "SchedWriteRes", "<", "[", "BWPort4", ",", "BWPort5", ",", "BWPort23", ",", "BWPort0156", "]", ">", "{", "let", "Latency", "=" ]
LLVM
ARM
CPP
next_suggestion
CPU
12,782
[ "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";" ]
[ "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", "::", "i32", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "ADD", "||", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "return", "true", ";", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "RHS", ")", "return", "true", ";", "uint32_t", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "RHSC", ">", "<NUM_LIT>", "||", "RHSC", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "return", "true", ";", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "ISD", "::", "FrameIndex", ")", "{" ]
LLVM
AArch64
TD
next_suggestion
CPU
12,783
[ "}" ]
[ "def", "_D", ":", "NeonI_STN_Lane", "<", "r", ",", "<NUM_LIT>", ",", "op0", ",", "!", "cast", "<", "RegisterOperand", ">", "(", "List", "#", "<STR_LIT>", ")", ",", "neon_uimm1_bare", ",", "asmop", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "lane", "{", "<NUM_LIT>", "}", ";" ]
GCC
s390
MD
next_suggestion
MPU
12,784
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
Hexagon
TD
stmt_completion
DSP
12,785
[ "ExtStr", ">", ";" ]
[ "def", "NAME", "#", "new", ":", "T_JMP_c", "<", "PredNot", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "," ]
LLVM
AMDGPU
TD
stmt_completion
GPU
12,786
[ "<NUM_LIT>", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "offen", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "idxen", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "addr64", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "lds", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "has_vdata", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "has_vaddr", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "has_glc", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "has_dlc", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "glc_value", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "dlc_value", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "has_srsrc", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "has_soffset", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "has_offset", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "has_slc", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "has_tfe", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "elements", "=" ]
LLVM
AMDGPU
CPP
code_generation
GPU
12,787
[ "bool", "AMDGPURegBankSelect", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "MF", ".", "getProperties", "(", ")", ".", "hasProperty", "(", "MachineFunctionProperties", "::", "Property", "::", "FailedISel", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Assign register banks for: ", "<STR_LIT>", "<<", "MF", ".", "getName", "(", ")", "<<", "'", "\\n", "'", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "Mode", "SaveOptMode", "=", "OptMode", ";", "if", "(", "F", ".", "hasOptNone", "(", ")", ")", "OptMode", "=", "Mode", "::", "Fast", ";", "init", "(", "MF", ")", ";", "assert", "(", "checkFunctionIsLegal", "(", "MF", ")", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "MachineCycleInfo", "&", "CycleInfo", "=", "getAnalysis", "<", "MachineCycleInfoWrapperPass", ">", "(", ")", ".", "getCycleInfo", "(", ")", ";", "MachineDominatorTree", "&", "DomTree", "=", "getAnalysis", "<", "MachineDominatorTreeWrapperPass", ">", "(", ")", ".", "getDomTree", "(", ")", ";", "MachineUniformityInfo", "Uniformity", "=", "computeMachineUniformityInfo", "(", "MF", ",", "CycleInfo", ",", "DomTree", ".", "getBase", "(", ")", ",", "!", "ST", ".", "isSingleLaneExecution", "(", "F", ")", ")", ";", "(", "void", ")", "Uniformity", ";", "assignRegisterBanks", "(", "MF", ")", ";", "OptMode", "=", "SaveOptMode", ";", "return", "false", ";", "}" ]
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
GCC
aarch64
MD
next_suggestion
CPU
12,788
[ "(", "match_operand", ":", "VQ_HSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "<", "VWIDE", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ss_ashift", ":", "<", "VWIDE", ">", "(", "mult", ":", "<", "VWIDE", ">", "(", "sign_extend", ":", "<", "VWIDE", ">", "(", "vec_select", ":", "<", "VHALF", ">", "(", "match_operand", ":", "VQ_HSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
iq2000
MD
next_suggestion
CPU
12,789
[ "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM
X86
TD
next_suggestion
CPU
12,790
[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]
[ "def", "SKLWriteResGroup29", ":", "SchedWriteRes", "<", "[", "SKLPort1", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";" ]
GCC
rs6000
MD
program_repair
CPU
12,791
[ "<FIXS>", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "]", "<FIXE>" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V4SI", "[", "(", "match_operand", ":", "V8HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "]", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
GCC
a29k
MD
program_repair
MPU
12,792
[ "<FIXS>", "(", "ashift", ":", "PSI", "(", "match_operand", ":", "PSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "]", "<FIXE>", "<FIXS>", "(", "match_operand", ":", "PSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>", "<FIXS>", "(", "ashift", ":", "PSI", "(", "match_operand", ":", "PSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "]", "<FIXE>", "<FIXS>", "(", "ashift", ":", "PSI", "(", "match_operand", ":", "PSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "]", "<FIXE>" ]
[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extract", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "<BUGS>", "(", "ashift", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "]", "<BUGE>", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "zero_extract", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "<BUGS>", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGE>", "(", "zero_extract", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "<BUGS>", "(", "ashift", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "]", "<BUGE>", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "sign_extract", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "<BUGS>", "(", "ashift", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "]", "<BUGE>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
Hexagon
TD
next_suggestion
DSP
12,793
[ "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC
aarch64
CPP
next_suggestion
CPU
12,794
[ "}" ]
[ "vqrshrn_n_u16", "(", "uint16x8_t", "_", "_", "a", ",", "const", "int", "_", "_", "b", ")", "{", "return", "_", "_", "builtin_aarch64_uqrshrn_nv8hi_uus", "(", "_", "_", "a", ",", "_", "_", "b", ")", ";" ]
LLVM
WebAssembly
CPP
code_generation
Virtual ISA
12,795
[ "void", "WebAssemblyInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", "auto", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DestReg", ")", "?", "MRI", ".", "getRegClass", "(", "DestReg", ")", ":", "MRI", ".", "getTargetRegisterInfo", "(", ")", "->", "getMinimalPhysRegClass", "(", "SrcReg", ")", ";", "unsigned", "CopyLocalOpcode", ";", "if", "(", "RC", "==", "&", "WebAssembly", "::", "I32RegClass", ")", "CopyLocalOpcode", "=", "WebAssembly", "::", "COPY_LOCAL_I32", ";", "else", "if", "(", "RC", "==", "&", "WebAssembly", "::", "I64RegClass", ")", "CopyLocalOpcode", "=", "WebAssembly", "::", "COPY_LOCAL_I64", ";", "else", "if", "(", "RC", "==", "&", "WebAssembly", "::", "F32RegClass", ")", "CopyLocalOpcode", "=", "WebAssembly", "::", "COPY_LOCAL_F32", ";", "else", "if", "(", "RC", "==", "&", "WebAssembly", "::", "F64RegClass", ")", "CopyLocalOpcode", "=", "WebAssembly", "::", "COPY_LOCAL_F64", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected register class", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "CopyLocalOpcode", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "KillSrc", "?", "RegState", "::", "Kill", ":", "<NUM_LIT>", ")", ";", "}" ]
[ "}", "Branch", "Analysis", "&", "Modification" ]
GCC
rs6000
MD
next_suggestion
CPU
12,796
[ "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC
arm
CPP
stmt_completion
CPU
12,797
[ "_", "b", ";" ]
[ "unsigned", "int", "_", "_", "w", "=", "(", "unsigned", "char", ")", "_", "_", "b", "<<", "<NUM_LIT>", "|", "(", "unsigned", "char", ")", "_" ]
LLVM
AMDGPU
CPP
code_generation
GPU
12,798
[ "Align", "SITargetLowering", "::", "computeKnownAlignForTargetInstr", "(", "GISelKnownBits", "&", "KB", ",", "Register", "R", ",", "const", "MachineRegisterInfo", "&", "MRI", ",", "unsigned", "Depth", ")", "const", "{", "const", "MachineInstr", "*", "MI", "=", "MRI", ".", "getVRegDef", "(", "R", ")", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "AMDGPU", "::", "G_INTRINSIC", ":", "case", "AMDGPU", "::", "G_INTRINSIC_W_SIDE_EFFECTS", ":", "{", "Intrinsic", "::", "ID", "IID", "=", "MI", "->", "getIntrinsicID", "(", ")", ";", "LLVMContext", "&", "Ctx", "=", "KB", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "AttributeList", "Attrs", "=", "Intrinsic", "::", "getAttributes", "(", "Ctx", ",", "IID", ")", ";", "if", "(", "MaybeAlign", "RetAlign", "=", "Attrs", ".", "getRetAlignment", "(", ")", ")", "return", "*", "RetAlign", ";", "return", "Align", "(", "<NUM_LIT>", ")", ";", "}", "default", ":", "return", "Align", "(", "<NUM_LIT>", ")", ";", "}", "}" ]
[ "Determine", "the", "known", "alignment", "for", "the", "pointer", "value", "R", "." ]
LLVM
SPIRV
TD
next_suggestion
Virtual ISA
12,799
[ "string", "TypeOf_Category", "=", "<STR_LIT>", ";" ]
[ "let", "FilterClass", "=", "<STR_LIT>", ";", "let", "Fields", "=", "[", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "]", ";" ]