docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
LLVM	Mips	CPP	stmt_completion	CPU	12,900	[ "Mips", "::", "GP", ",", "IDLoc", ",", "STI", ")", ";" ]	[ "void", "MipsTargetStreamer", "::", "emitGPRestore", "(", "int", "Offset", ",", "SMLoc", "IDLoc", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "{", "emitLoadWithImmOffset", "(", "Mips", "::", "LW", ",", "Mips", "::", "GP", ",", "Mips", "::", "SP", ",", "Offset", "," ]
LLVM	SystemZ	TD	next_suggestion	CPU	12,901	[ "}" ]	[ "let", "RowFields", "=", "[", "<STR_LIT>", "]", ";", "let", "ColFields", "=", "[", "<STR_LIT>", "]", ";", "let", "KeyCol", "=", "[", "<STR_LIT>", "]", ";", "let", "ValueCols", "=", "[", "[", "<STR_LIT>", "]", "]", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	12,902	[ "expandLoadStackGuardBase", "(", "MI", ",", "ARM", "::", "MOV_ga_pcrel", ",", "ARM", "::", "LDRi12", ",", "RM", ")", ";" ]	[ "if", "(", "!", "Subtarget", ".", "useMovt", "(", "MF", ")", ")", "{", "if", "(", "RM", "==", "Reloc", "::", "PIC_", ")", "expandLoadStackGuardBase", "(", "MI", ",", "ARM", "::", "LDRLIT_ga_pcrel", ",", "ARM", "::", "LDRi12", ",", "RM", ")", ";", "else", "expandLoadStackGuardBase", "(", "MI", ",", "ARM", "::", "LDRLIT_ga_abs", ",", "ARM", "::", "LDRi12", ",", "RM", ")", ";", "return", ";", "}", "if", "(", "RM", "!=", "Reloc", "::", "PIC_", ")", "{", "expandLoadStackGuardBase", "(", "MI", ",", "ARM", "::", "MOVi32imm", ",", "ARM", "::", "LDRi12", ",", "RM", ")", ";", "return", ";", "}", "const", "GlobalValue", "", "GV", "=", "cast", "<", "GlobalValue", ">", "(", "(", "", "MI", "->", "memoperands_begin", "(", ")", ")", "->", "getValue", "(", ")", ")", ";", "if", "(", "!", "Subtarget", ".", "GVIsIndirectSymbol", "(", "GV", ",", "RM", ")", ")", "{" ]
GCC	sh	CPP	program_repair	CPU	12,903	[ "<FIXS>", "trapa_attr", "=", "lookup_attribute", "(", "<STR_LIT>", "trap_exit", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "current_function_decl", ")", ")", ";", "if", "(", "trapa_attr", ")", "fprintf", "(", "stream", ",", "<STR_LIT>", "trapa #%ld", "<STR_LIT>", ",", "(", "long", ")", "TREE_INT_CST_LOW", "(", "TREE_VALUE", "(", "TREE_VALUE", "(", "trapa_attr", ")", ")", ")", ")", ";", "<FIXE>" ]	[ "fprintf", "(", "stream", ",", "<STR_LIT>", "%s", "<STR_LIT>", ",", "LOCAL_LABEL_PREFIX", ")", ";", "break", ";", "case", "'", "@", "'", ":", "<BUGS>", "if", "(", "trap_exit", ")", "fprintf", "(", "stream", ",", "<STR_LIT>", "trapa #%d", "<STR_LIT>", ",", "trap_exit", ")", ";", "<BUGE>", "else", "if", "(", "sh_cfun_interrupt_handler_p", "(", ")", ")", "fprintf", "(", "stream", ",", "<STR_LIT>", "rte", "<STR_LIT>", ")", ";", "else" ]
LLVM	X86	CPP	stmt_completion	CPU	12,904	[ "<NUM_LIT>", ")", ";" ]	[ "static", "bool", "printAsmMRegister", "(", "X86AsmPrinter", "&", "P", ",", "const", "MachineOperand", "&", "MO", ",", "char", "Mode", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "bool", "EmitPercent", "=", "true", ";", "if", "(", "!", "X86", "::", "GR8RegClass", ".", "contains", "(", "Reg", ")", "&&", "!", "X86", "::", "GR16RegClass", ".", "contains", "(", "Reg", ")", "&&", "!", "X86", "::", "GR32RegClass", ".", "contains", "(", "Reg", ")", "&&", "!", "X86", "::", "GR64RegClass", ".", "contains", "(", "Reg", ")", ")", "return", "true", ";", "switch", "(", "Mode", ")", "{", "default", ":", "return", "true", ";", "case", "'", "b", "'", ":", "Reg", "=", "getX86SubSuperRegister", "(", "Reg", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "'", "h", "'", ":", "Reg", "=", "getX86SubSuperRegister", "(", "Reg", ",", "<NUM_LIT>", ",", "true", ")", ";", "break", ";", "case", "'", "w", "'", ":", "Reg", "=", "getX86SubSuperRegister", "(", "Reg", "," ]
GCC	h8300	MD	stmt_completion	MPU	12,905	[ ")", ")", ")", "]" ]	[ "(", "ashiftrt", ":", "DI", "(", "mult", ":", "DI", "(", "zero_extend", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "zero_extend", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "const_int", "<NUM_LIT>", ")" ]
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	12,906	[ "default", ":" ]	[ "MachineBasicBlock", "::", "iterator", "End", "=", "MBB", ".", "end", "(", ")", ";", "--", "End", ";", "assert", "(", "End", "->", "getOpcode", "(", ")", "==", "WebAssembly", "::", "END_FUNCTION", ")", ";", "--", "End", ";", "if", "(", "&", "MI", "!=", "&", "", "End", ")", "return", "false", ";", "for", "(", "auto", "&", "MO", ":", "MI", ".", "explicit_operands", "(", ")", ")", "{", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "MFI", ".", "isVRegStackified", "(", "Reg", ")", ")", "{", "unsigned", "CopyLocalOpc", ";", "const", "TargetRegisterClass", "", "RegClass", "=", "MRI", ".", "getRegClass", "(", "Reg", ")", ";", "switch", "(", "RegClass", "->", "getID", "(", ")", ")", "{", "case", "WebAssembly", "::", "I32RegClassID", ":", "CopyLocalOpc", "=", "WebAssembly", "::", "COPY_I32", ";", "break", ";", "case", "WebAssembly", "::", "I64RegClassID", ":", "CopyLocalOpc", "=", "WebAssembly", "::", "COPY_I64", ";", "break", ";", "case", "WebAssembly", "::", "F32RegClassID", ":", "CopyLocalOpc", "=", "WebAssembly", "::", "COPY_F32", ";", "break", ";", "case", "WebAssembly", "::", "F64RegClassID", ":", "CopyLocalOpc", "=", "WebAssembly", "::", "COPY_F64", ";", "break", ";", "case", "WebAssembly", "::", "V128RegClassID", ":", "CopyLocalOpc", "=", "WebAssembly", "::", "COPY_V128", ";", "break", ";", "case", "WebAssembly", "::", "FUNCREFRegClassID", ":", "CopyLocalOpc", "=", "WebAssembly", "::", "COPY_FUNCREF", ";", "break", ";", "case", "WebAssembly", "::", "EXTERNREFRegClassID", ":", "CopyLocalOpc", "=", "WebAssembly", "::", "COPY_EXTERNREF", ";", "break", ";", "case", "WebAssembly", "::", "EXNREFRegClassID", ":", "CopyLocalOpc", "=", "WebAssembly", "::", "COPY_EXNREF", ";", "break", ";" ]
LLVM	X86	CPP	program_repair	CPU	12,907	[ "<FIXS>", "PICBaseOffset", "=", "(", "intptr_t", ")", "MCE", ".", "getCurrentPCOffset", "(", ")", ";", "<FIXE>" ]	[ "MCE", ".", "emitByte", "(", "BaseOpcode", ")", ";", "emitConstant", "(", "<NUM_LIT>", ",", "X86InstrInfo", "::", "sizeOfImm", "(", "Desc", ")", ")", ";", "<BUGS>", "PICBaseOffset", "=", "MCE", ".", "getCurrentPCOffset", "(", ")", ";", "<BUGE>", "X86JITInfo", "*", "JTI", "=", "TM", ".", "getJITInfo", "(", ")", ";", "JTI", "->", "setPICBase", "(", "MCE", ".", "getCurrentPCValue", "(", ")", ")", ";", "break", ";" ]
GCC	aarch64	MD	stmt_completion	CPU	12,908	[ "<STR_LIT>", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "P", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "GPF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "GPF", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "GPF", "<NUM_LIT>", "<STR_LIT>" ]
GCC	mips	MD	next_suggestion	CPU	12,909	[ "else" ]	[ "{", "if", "(", "BYTES_BIG_ENDIAN", ")", "emit_insn", "(", "gen_vec_perm_const_ps", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "const1_rtx", ",", "const2_rtx", ")", ")" ]
GCC	stormy16	CPP	stmt_completion	CPU	12,910	[ "<STR_LIT>", "b%s %s,.+8 \| jmpf %s", "<STR_LIT>", ";" ]	[ "}", "else", "operands", "=", "<STR_LIT>", "%2,%3", "<STR_LIT>", ";", "if", "(", "really_reversed", ")", "code", "=", "reverse_condition", "(", "code", ")", ";", "switch", "(", "code", ")", "{", "case", "EQ", ":", "ccode", "=", "<STR_LIT>", "z", "<STR_LIT>", ";", "break", ";", "case", "NE", ":", "ccode", "=", "<STR_LIT>", "nz", "<STR_LIT>", ";", "break", ";", "case", "GE", ":", "ccode", "=", "<STR_LIT>", "ge", "<STR_LIT>", ";", "break", ";", "case", "LT", ":", "ccode", "=", "<STR_LIT>", "lt", "<STR_LIT>", ";", "break", ";", "case", "GT", ":", "ccode", "=", "<STR_LIT>", "gt", "<STR_LIT>", ";", "break", ";", "case", "LE", ":", "ccode", "=", "<STR_LIT>", "le", "<STR_LIT>", ";", "break", ";", "case", "GEU", ":", "ccode", "=", "<STR_LIT>", "nc", "<STR_LIT>", ";", "break", ";", "case", "LTU", ":", "ccode", "=", "<STR_LIT>", "c", "<STR_LIT>", ";", "break", ";", "case", "GTU", ":", "ccode", "=", "<STR_LIT>", "hi", "<STR_LIT>", ";", "break", ";", "case", "LEU", ":", "ccode", "=", "<STR_LIT>", "ls", "<STR_LIT>", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "need_longbranch", ")", "templ", "=" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	12,911	[ ")", ";" ]	[ "unsigned", "getUnits", "(", ")", "const", "{", "return", "(", "Slots" ]
GCC	mips	CPP	next_suggestion	CPU	12,912	[ "return", "false", ";" ]	[ "if", "(", "mips_use_pcrel_pool_p", "[", "(", "int", ")", "type", "]", ")", "return", "false", ";", "if", "(", "SMALL_INT", "(", "offset", ")", "&&", "mips_symbol_insns", "(", "type", ",", "MAX_MACHINE_MODE", ")", ">", "<NUM_LIT>", ")", "return", "true", ";", "if", "(", "TARGET_MIPS16_PCREL_LOADS", "&&", "mips_got_symbol_type_p", "(", "type", ")", ")", "return", "true", ";", "}", "if", "(", "tls_referenced_p", "(", "x", ")", ")", "return", "true", ";" ]
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	12,913	[ "case", "MVT", "::", "f64", ":" ]	[ "VTIsi1", "=", "true", ";", "[", "[", "fallthrough", "]", "]", ";", "case", "MVT", "::", "i8", ":", "Opc", "=", "A64", "?", "WebAssembly", "::", "STORE8_I32_A64", ":", "WebAssembly", "::", "STORE8_I32_A32", ";", "break", ";", "case", "MVT", "::", "i16", ":", "Opc", "=", "A64", "?", "WebAssembly", "::", "STORE16_I32_A64", ":", "WebAssembly", "::", "STORE16_I32_A32", ";", "break", ";", "case", "MVT", "::", "i32", ":", "Opc", "=", "A64", "?", "WebAssembly", "::", "STORE_I32_A64", ":", "WebAssembly", "::", "STORE_I32_A32", ";", "break", ";", "case", "MVT", "::", "i64", ":", "Opc", "=", "A64", "?", "WebAssembly", "::", "STORE_I64_A64", ":", "WebAssembly", "::", "STORE_I64_A32", ";", "break", ";", "case", "MVT", "::", "f32", ":", "Opc", "=", "A64", "?", "WebAssembly", "::", "STORE_F32_A64", ":", "WebAssembly", "::", "STORE_F32_A32", ";", "break", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	12,914	[ "let", "isPseudo", "=", "<NUM_LIT>", ";" ]	[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	12,915	[ "<NUM_LIT>", ">", ";" ]	[ "def", "FalseLanesNone", ":", "FalseLanesEnum", "<" ]
LLVM	Hexagon	TD	next_suggestion	DSP	12,916	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rss", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rtt", ";", "let", "IClass", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "MajOp", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rdd", ";" ]
GCC	i386	MD	stmt_completion	CPU	12,917	[ "<STR_LIT>", ")" ]	[ "(", "define_cpu_unit", "<STR_LIT>" ]
LLVM	AArch64	TD	stmt_completion	CPU	12,918	[ "[", "]", ">", ";" ]	[ "def", "ro_Windexed16", ":", "ComplexPattern", "<", "i64", ",", "<NUM_LIT>", ",", "<STR_LIT>", "," ]
LLVM	PowerPC	CPP	program_repair	CPU	12,919	[ "<FIXS>", "makeRelocationInfo", "(", "MRE", ",", "FixupOffset", ",", "Index", ",", "IsPCRel", ",", "Log2Size", ",", "false", ",", "Type", ")", ";", "Writer", "->", "addRelocation", "(", "RelSymbol", ",", "Fragment", "->", "getParent", "(", ")", ",", "MRE", ")", ";", "<FIXE>" ]	[ "MachO", "::", "any_relocation_info", "MRE", ";", "<BUGS>", "makeRelocationInfo", "(", "MRE", ",", "FixupOffset", ",", "Index", ",", "IsPCRel", ",", "Log2Size", ",", "IsExtern", ",", "Type", ")", ";", "Writer", "->", "addRelocation", "(", "Fragment", "->", "getParent", "(", ")", ",", "MRE", ")", ";", "<BUGE>", "}", "MCObjectWriter", "*", "llvm", "::", "createPPCMachObjectWriter", "(", "raw_ostream", "&", "OS", ",", "bool", "Is64Bit", "," ]
LLVM	AArch64	CPP	program_repair	CPU	12,920	[ "<FIXS>", "const", "unsigned", "Opc_rr", ",", "const", "unsigned", "Opc_ri", ")", "{", "<FIXE>", "<FIXS>", "unsigned", "Opc", ";", "SDValue", "Offset", ",", "Base", ";", "std", "::", "tie", "(", "Opc", ",", "Base", ",", "Offset", ")", "=", "findAddrModeSVELoadStore", "Scale", ">", "(", "N", ",", "Opc_rr", ",", "Opc_ri", ",", "N", "->", "getOperand", "(", "NumVecs", "+", "<NUM_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i64", ")", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "RegSeq", ",", "N", "->", "getOperand", "(", "NumVecs", "+", "<NUM_LIT>", ")", ",", "Base", ",", "Offset", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "<FIXE>" ]	[ "ReplaceNode", "(", "N", ",", "St", ")", ";", "}", "void", "AArch64DAGToDAGISel", "::", "SelectPredicatedStore", "(", "SDNode", "", "N", ",", "unsigned", "NumVecs", ",", "<BUGS>", "const", "unsigned", "Opc", ")", "{", "<BUGE>", "SDLoc", "dl", "(", "N", ")", ";", "SmallVector", "SDValue", ",", "<NUM_LIT>", ">", "Regs", "(", "N", "->", "op_begin", "(", ")", "+", "<NUM_LIT>", ",", "N", "->", "op_begin", "(", ")", "+", "<NUM_LIT>", "+", "NumVecs", ")", ";", "SDValue", "RegSeq", "=", "createZTuple", "(", "Regs", ")", ";", "<BUGS>", "SDValue", "Ops", "[", "]", "=", "{", "RegSeq", ",", "N", "->", "getOperand", "(", "NumVecs", "+", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "NumVecs", "+", "<NUM_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i64", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "<BUGE>", "SDNode", "", "St", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Ops", ")", ";", "ReplaceNode", "(", "N", ",", "St", ")", ";" ]
GCC	aarch64	CPP	next_suggestion	CPU	12,921	[ "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "uint64x1_t", ")", "_", "_", "builtin_aarch64_get_dregxidi", "(", "_", "_", "o", ",", "<NUM_LIT>", ")", ";" ]	[ "_", "_", "o", "=", "_", "_", "builtin_aarch64_ld4rdi", "(", "(", "const", "_", "_", "builtin_aarch64_simd_di", "*", ")", "_", "_", "a", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "uint64x1_t", ")", "_", "_", "builtin_aarch64_get_dregxidi", "(", "_", "_", "o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "uint64x1_t", ")", "_", "_", "builtin_aarch64_get_dregxidi", "(", "_", "_", "o", ",", "<NUM_LIT>", ")", ";" ]
LLVM	X86	CPP	program_repair	CPU	12,922	[ "<FIXS>", "int", "NumV2Elements", "=", "std", "::", "count_if", "(", "Mask", ".", "begin", "(", ")", ",", "Mask", ".", "end", "(", ")", ",", "[", "]", "(", "int", "M", ")", "{", "return", "M", ">=", "<NUM_LIT>", ";", "}", ")", ";", "if", "(", "NumV2Elements", "==", "<NUM_LIT>", ")", "<FIXE>" ]	[ "ArrayRef", "int", ">", "Mask", "=", "SVOp", "->", "getMask", "(", ")", ";", "assert", "(", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected mask size for v4 shuffle!", "<STR_LIT>", ")", ";", "<BUGS>", "if", "(", "isSingleInputShuffleMask", "(", "Mask", ")", ")", "<BUGE>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v4i32", ",", "V1", "," ]
GCC	m68k	MD	program_repair	MPU	12,923	[ "<FIXS>", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]	[ "<STR_LIT>", "{", "return", "MOTOROLA", "?", "<STR_LIT>", ":", "<STR_LIT>", "<BUGS>", "}", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "pc", ")" ]
LLVM	X86	TD	stmt_completion	CPU	12,924	[ "<STR_LIT>", ",", "[", "]", ",", "IIC_PUSH_MEM", ">", ",", "OpSize16", ";" ]	[ "def", "PUSH16rmm", ":", "I", "<", "<NUM_LIT>", ",", "MRM6m", ",", "(", "outs", ")", ",", "(", "ins", "i16mem", ":", "$", "src", ")", "," ]
LLVM	Mips	CPP	program_repair	CPU	12,925	[ "<FIXS>", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "#", "include", "<STR_LIT>", "llvm/GlobalValue.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Instructions.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Intrinsics.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Support/CFG.h", "<STR_LIT>", "<FIXE>" ]	[ "#", "define", "DEBUG_TYPE", "<STR_LIT>", "mips-isel", "<STR_LIT>", "#", "include", "<STR_LIT>", "Mips.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "MipsAnalyzeImmediate.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "MipsMachineFunction.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "MipsRegisterInfo.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "MipsSubtarget.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "MipsTargetMachine.h", "<STR_LIT>", "<BUGS>", "#", "include", "<STR_LIT>", "MCTargetDesc/MipsBaseInfo.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/GlobalValue.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Instructions.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Intrinsics.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Support/CFG.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Type.h", "<STR_LIT>", "<BUGE>", "#", "include", "<STR_LIT>", "llvm/CodeGen/MachineConstantPool.h", "<STR_LIT>", "<BUGS>", "#", "include", "<STR_LIT>", "llvm/CodeGen/MachineFunction.h", "<STR_LIT>", "<BUGE>", "#", "include", "<STR_LIT>", "llvm/CodeGen/MachineFrameInfo.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/MachineInstrBuilder.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/MachineRegisterInfo.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/SelectionDAGISel.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/SelectionDAGNodes.h", "<STR_LIT>", "<BUGS>", "#", "include", "<STR_LIT>", "llvm/Target/TargetMachine.h", "<STR_LIT>", "<BUGE>", "#", "include", "<STR_LIT>", "llvm/Support/Debug.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Support/ErrorHandling.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Support/raw_ostream.h", "<STR_LIT>", "using", "namespace", "llvm", ";" ]
GCC	arm	MD	stmt_completion	CPU	12,926	[ "match_code", "<STR_LIT>", ")" ]	[ "(", "and", "(" ]
LLVM	X86	CPP	program_repair	CPU	12,927	[ "<FIXS>", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "TRUNCATE", "&&", "N0", ".", "hasOneUse", "(", ")", "&&", "hasNoSignedComparisonUses", "(", "Node", ")", ")", "<FIXE>" ]	[ "SDValue", "N0", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "<BUGS>", "MVT", "CmpVT", "=", "N0", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "TRUNCATE", "&&", "N0", ".", "hasOneUse", "(", ")", ")", "<BUGE>", "N0", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	12,928	[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
GCC	mep	MD	stmt_completion	CPU	12,929	[ "<STR_LIT>", ")" ]	[ "]", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>" ]
LLVM	PowerPC	CPP	code_generation	CPU	12,930	[ "void", "PPCFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "PPCInstrInfo", "&", "TII", "=", "", "static_cast", "<", "const", "PPCInstrInfo", "", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", "&&", "I", "->", "getOpcode", "(", ")", "==", "PPC", "::", "ADJCALLSTACKUP", ")", "{", "if", "(", "int", "CalleeAmt", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "{", "bool", "is64Bit", "=", "Subtarget", ".", "isPPC64", "(", ")", ";", "CalleeAmt", "=", "-", "<NUM_LIT>", ";", "unsigned", "StackReg", "=", "is64Bit", "?", "PPC", "::", "X1", ":", "PPC", "::", "R1", ";", "unsigned", "TmpReg", "=", "is64Bit", "?", "PPC", "::", "X0", ":", "PPC", "::", "R0", ";", "unsigned", "ADDIInstr", "=", "is64Bit", "?", "PPC", "::", "ADDI8", ":", "PPC", "::", "ADDI", ";", "unsigned", "ADDInstr", "=", "is64Bit", "?", "PPC", "::", "ADD8", ":", "PPC", "::", "ADD4", ";", "unsigned", "LISInstr", "=", "is64Bit", "?", "PPC", "::", "LIS8", ":", "PPC", "::", "LIS", ";", "unsigned", "ORIInstr", "=", "is64Bit", "?", "PPC", "::", "ORI8", ":", "PPC", "::", "ORI", ";", "MachineInstr", "", "MI", "=", "I", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "CalleeAmt", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "dl", ",", "TII", ".", "get", "(", "ADDIInstr", ")", ",", "StackReg", ")", ".", "addReg", "(", "StackReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "CalleeAmt", ")", ";", "}", "else", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "I", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "LISInstr", ")", ",", "TmpReg", ")", ".", "addImm", "(", "CalleeAmt", ">>", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ORIInstr", ")", ",", "TmpReg", ")", ".", "addReg", "(", "TmpReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "CalleeAmt", "&", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ADDInstr", ")", ",", "StackReg", ")", ".", "addReg", "(", "StackReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "TmpReg", ")", ";", "}", "}", "}", "MBB", ".", "erase", "(", "I", ")", ";", "}" ]	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]
LLVM	SystemZ	CPP	next_suggestion	CPU	12,931	[ "for", "(", "auto", "SI", "=", "MBB", "->", "succ_begin", "(", ")", ",", "SE", "=", "MBB", "->", "succ_end", "(", ")", ";", "SI", "!=", "SE", ";", "++", "SI", ")", "if", "(", "(", "*", "SI", ")", "->", "isLiveIn", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "return", "false", ";" ]	[ "static", "bool", "checkCCKill", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "", "MBB", ")", "{", "MachineBasicBlock", "::", "iterator", "miI", "(", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "miE", "=", "MBB", "->", "end", "(", ")", ";", "miI", "!=", "miE", ";", "++", "miI", ")", "{", "const", "MachineInstr", "&", "mi", "=", "", "miI", ";", "if", "(", "mi", ".", "readsRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "return", "false", ";", "if", "(", "mi", ".", "definesRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "break", ";", "}", "if", "(", "miI", "==", "MBB", "->", "end", "(", ")", ")", "{" ]
LLVM	ARM64	TD	next_suggestion	CPU	12,932	[ "let", "ParserMatchClass", "=", "MoveVecShifterOperand", ";" ]	[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "EncoderMethod", "=", "<STR_LIT>", ";" ]
GCC	i386	MD	stmt_completion	CPU	12,933	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>" ]
GCC	arm	CPP	stmt_completion	CPU	12,934	[ ")", "_", "_", "b", ")", ";" ]	[ "vraddhn_u64", "(", "uint64x2_t", "_", "_", "a", ",", "uint64x2_t", "_", "_", "b", ")", "{", "return", "(", "uint32x2_t", ")", "_", "_", "builtin_neon_vraddhnv2di", "(", "(", "int64x2_t", ")", "_", "_", "a", ",", "(", "int64x2_t" ]
LLVM	ARM	TD	next_suggestion	CPU	12,935	[ "}" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "imm8", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm8", ";" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	12,936	[ "let", "Constraints", "=", "<STR_LIT>", ";" ]	[ "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "op", ";", "let", "OperandType", "=", "optype", ";", "let", "Switches", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sw", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "VectorPred", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Pred", ")", ",", "<STR_LIT>", ")", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";", "let", "HasImm", "=", "<NUM_LIT>", ";", "let", "immOpNum", "=", "<NUM_LIT>", ";", "let", "OutOfSlotData", "=", "<NUM_LIT>", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	12,937	[ "if", "(", "Helper", ".", "fewerElementsVector", "(", "MI", ",", "<NUM_LIT>", ",", "LoadSplitTy", ")", "!=", "LegalizerHelper", "::", "Legalized", ")", "return", "false", ";" ]	[ "if", "(", "PtrBank", "==", "&", "AMDGPU", "::", "SGPRRegBank", ")", "{", "if", "(", "LoadSize", "!=", "<NUM_LIT>", ")", "return", "false", ";", "MachineMemOperand", "", "MMO", "=", "", "MI", ".", "memoperands_begin", "(", ")", ";", "Register", "PtrReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "ApplyRegBankMapping", "O", "(", "", "this", ",", "MRI", ",", "&", "AMDGPU", "::", "SGPRRegBank", ")", ";", "MachineIRBuilder", "B", "(", "MI", ",", "O", ")", ";", "if", "(", "MMO", "->", "getAlign", "(", ")", "<", "Align", "(", "<NUM_LIT>", ")", ")", "{", "LLT", "Part64", ",", "Part32", ";", "std", "::", "tie", "(", "Part64", ",", "Part32", ")", "=", "splitUnequalType", "(", "LoadTy", ",", "<NUM_LIT>", ")", ";", "auto", "Load0", "=", "B", ".", "buildLoadFromOffset", "(", "Part64", ",", "PtrReg", ",", "", "MMO", ",", "<NUM_LIT>", ")", ";", "auto", "Load1", "=", "B", ".", "buildLoadFromOffset", "(", "Part32", ",", "PtrReg", ",", "", "MMO", ",", "<NUM_LIT>", ")", ";", "auto", "Undef", "=", "B", ".", "buildUndef", "(", "LoadTy", ")", ";", "auto", "Ins0", "=", "B", ".", "buildInsert", "(", "LoadTy", ",", "Undef", ",", "Load0", ",", "<NUM_LIT>", ")", ";", "B", ".", "buildInsert", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Ins0", ",", "Load1", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "LLT", "WiderTy", "=", "widen96To128", "(", "LoadTy", ")", ";", "auto", "WideLoad", "=", "B", ".", "buildLoadFromOffset", "(", "WiderTy", ",", "PtrReg", ",", "", "MMO", ",", "<NUM_LIT>", ")", ";", "B", ".", "buildExtract", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "WideLoad", ",", "<NUM_LIT>", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "LoadSize", "<=", "MaxNonSmrdLoadSize", ")", "return", "false", ";", "SmallVector", "<", "Register", ",", "<NUM_LIT>", ">", "DefRegs", "(", "OpdMapper", ".", "getVRegs", "(", "<NUM_LIT>", ")", ")", ";", "SmallVector", "<", "Register", ",", "<NUM_LIT>", ">", "SrcRegs", "(", "OpdMapper", ".", "getVRegs", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "SrcRegs", ".", "empty", "(", ")", ")", "SrcRegs", ".", "push_back", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "assert", "(", "LoadSize", "%", "MaxNonSmrdLoadSize", "==", "<NUM_LIT>", ")", ";", "Register", "BasePtrReg", "=", "SrcRegs", "[", "<NUM_LIT>", "]", ";", "LLT", "PtrTy", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "MRI", ".", "setType", "(", "BasePtrReg", ",", "PtrTy", ")", ";", "unsigned", "NumSplitParts", "=", "LoadTy", ".", "getSizeInBits", "(", ")", "/", "MaxNonSmrdLoadSize", ";", "const", "LLT", "LoadSplitTy", "=", "LoadTy", ".", "divide", "(", "NumSplitParts", ")", ";", "ApplyRegBankMapping", "Observer", "(", "*", "this", ",", "MRI", ",", "&", "AMDGPU", "::", "VGPRRegBank", ")", ";", "MachineIRBuilder", "B", "(", "MI", ",", "Observer", ")", ";", "LegalizerHelper", "Helper", "(", "B", ".", "getMF", "(", ")", ",", "Observer", ",", "B", ")", ";", "if", "(", "LoadTy", ".", "isVector", "(", ")", ")", "{" ]
GCC	rs6000	MD	next_suggestion	CPU	12,938	[ "DONE" ]	[ "<STR_LIT>", "{", "if", "(", "BYTES_BIG_ENDIAN", ")", "emit_insn", "(", "gen_altivec_vmuleuw", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "else", "emit_insn", "(", "gen_altivec_vmulouw", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	12,939	[ "bits", "<", "<NUM_LIT>", ">", "Rd32", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "II", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "II", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM	ARM	TD	stmt_completion	CPU	12,940	[ ":", "$", "RdaLoDest", ",", "tGPROdd", ":", "$", "RdaHiDest", ")", ",", "iops", ",", "NoItinerary", ",", "iname", ",", "suffix", ",", "<STR_LIT>", ",", "cstr", ",", "pattern", ">", "{" ]	[ "class", "MVE_VMLALDAVBase", "<", "string", "iname", ",", "string", "suffix", ",", "dag", "iops", ",", "string", "cstr", ",", "bit", "sz", ",", "bit", "bit_28", ",", "bit", "A", ",", "bit", "X", ",", "bit", "bit_8", ",", "bit", "bit_0", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "MVE_rDest", "<", "(", "outs", "tGPREven" ]
LLVM	X86	CPP	stmt_completion	CPU	12,941	[ "CMOV_V64I1", ":" ]	[ "case", "X86", "::", "CMOV_V16F32", ":", "case", "X86", "::", "CMOV_V8F32", ":", "case", "X86", "::", "CMOV_V8F64", ":", "case", "X86", "::", "CMOV_V8I64", ":", "case", "X86", "::", "CMOV_V8I1", ":", "case", "X86", "::", "CMOV_V16I1", ":", "case", "X86", "::", "CMOV_V32I1", ":", "case", "X86", "::" ]
GCC	mips	CPP	stmt_completion	CPU	12,942	[ ")", ";" ]	[ "struct", "mips_multi_member", "*", "member", ";", "va_list", "ap", ";", "unsigned", "int", "i", ";", "rtx", "op", ";", "member", "=", "mips_multi_add", "(", ")", ";", "member", "->", "is_label_p", "=", "false", ";", "member", "->", "format", "=", "format", ";", "va_start", "(", "ap", ",", "format", ")", ";", "i", "=", "<NUM_LIT>", ";", "while", "(", "(", "op", "=", "va_arg", "(", "ap", ",", "rtx", ")", ")", ")", "member", "->", "operands", "[", "i", "++", "]", "=", "op", ";", "va_end", "(", "ap" ]
GCC	s390	MD	next_suggestion	MPU	12,943	[ "<STR_LIT>" ]	[ "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	12,944	[ "return", "DAG", ".", "getMemcpy", "(", "Chain", ",", "dl", ",", "Dst", ",", "Src", ",", "SizeNode", ",", "Flags", ".", "getByValAlign", "(", ")", ",", "false", ",", "false", ",", "NULL", ",", "<NUM_LIT>", ",", "NULL", ",", "<NUM_LIT>", ")", ";" ]	[ "static", "SDValue", "CreateCopyOfByValArgument", "(", "SDValue", "Src", ",", "SDValue", "Dst", ",", "SDValue", "Chain", ",", "ISD", "::", "ArgFlagsTy", "Flags", ",", "SelectionDAG", "&", "DAG", ",", "DebugLoc", "dl", ")", "{", "SDValue", "SizeNode", "=", "DAG", ".", "getConstant", "(", "Flags", ".", "getByValSize", "(", ")", ",", "MVT", "::", "i32", ")", ";" ]
GCC	sh	CPP	code_generation	CPU	12,945	[ "static", "rtx_code_label", "", "add_constant", "(", "rtx", "x", ",", "machine_mode", "mode", ",", "rtx", "last_value", ")", "{", "rtx_code_label", "", "lab", ",", "*", "new", "_", "rtx", ";", "label_ref_list_t", "ref", ",", "new", "ref", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "pool_size", ";", "i", "++", ")", "{", "if", "(", "x", "->", "code", "==", "pool_vector", "[", "i", "]", ".", "value", "->", "code", "&&", "mode", "==", "pool_vector", "[", "i", "]", ".", "mode", ")", "{", "if", "(", "x", "->", "code", "==", "CODE_LABEL", ")", "{", "if", "(", "XINT", "(", "x", ",", "<NUM_LIT>", ")", "!=", "XINT", "(", "pool_vector", "[", "i", "]", ".", "value", ",", "<NUM_LIT>", ")", ")", "continue", ";", "}", "if", "(", "rtx_equal_p", "(", "x", ",", "pool_vector", "[", "i", "]", ".", "value", ")", ")", "{", "lab", "=", "new", "_", "rtx", "=", "<NUM_LIT>", ";", "if", "(", "!", "last_value", "\|\|", "!", "i", "\|\|", "!", "rtx_equal_p", "(", "last_value", ",", "pool_vector", "[", "i", "-", "<NUM_LIT>", "]", ".", "value", ")", ")", "{", "new", "_", "rtx", "=", "gen_label_rtx", "(", ")", ";", "LABEL_REFS", "(", "new", "_", "rtx", ")", "=", "pool_vector", "[", "i", "]", ".", "label", ";", "pool_vector", "[", "i", "]", ".", "label", "=", "lab", "=", "new", "_", "rtx", ";", "}", "if", "(", "lab", "&&", "pool_window_label", ")", "{", "new", "ref", "=", "label_ref_list_d_pool", ".", "allocate", "(", ")", ";", "new", "ref", "->", "label", "=", "pool_window_label", ";", "ref", "=", "pool_vector", "[", "pool_window_last", "]", ".", "wend", ";", "new", "ref", "->", "next", "=", "ref", ";", "pool_vector", "[", "pool_window_last", "]", ".", "wend", "=", "new", "ref", ";", "}", "if", "(", "new", "_", "rtx", ")", "pool_window_label", "=", "new", "_", "rtx", ";", "pool_window_last", "=", "i", ";", "return", "lab", ";", "}", "}", "}", "pool_vector", "[", "pool_size", "]", ".", "value", "=", "x", ";", "if", "(", "last_value", "&&", "rtx_equal_p", "(", "last_value", ",", "pool_vector", "[", "pool_size", "-", "<NUM_LIT>", "]", ".", "value", ")", ")", "{", "lab", "=", "<NUM_LIT>", ";", "pool_vector", "[", "pool_size", "-", "<NUM_LIT>", "]", ".", "part_of_sequence_p", "=", "true", ";", "}", "else", "lab", "=", "gen_label_rtx", "(", ")", ";", "pool_vector", "[", "pool_size", "]", ".", "mode", "=", "mode", ";", "pool_vector", "[", "pool_size", "]", ".", "label", "=", "lab", ";", "pool_vector", "[", "pool_size", "]", ".", "wend", "=", "NULL", ";", "pool_vector", "[", "pool_size", "]", ".", "part_of_sequence_p", "=", "(", "lab", "==", "<NUM_LIT>", ")", ";", "if", "(", "lab", "&&", "pool_window_label", ")", "{", "new", "ref", "=", "label_ref_list_d_pool", ".", "allocate", "(", ")", ";", "new", "ref", "->", "label", "=", "pool_window_label", ";", "ref", "=", "pool_vector", "[", "pool_window_last", "]", ".", "wend", ";", "new", "ref", "->", "next", "=", "ref", ";", "pool_vector", "[", "pool_window_last", "]", ".", "wend", "=", "new", "ref", ";", "}", "if", "(", "lab", ")", "pool_window_label", "=", "lab", ";", "pool_window_last", "=", "pool_size", ";", "pool_size", "++", ";", "return", "lab", ";", "}" ]	[ "Add", "a", "constant", "to", "the", "pool", "and", "return", "its", "label", "." ]
GCC	i386	CPP	next_suggestion	CPU	12,946	[ "}" ]	[ "extern", "_", "_", "inline", "_", "Float16", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_cvtsh_h", "(", "_", "_", "m512h", "_", "_", "A", ")", "{", "return", "_", "_", "A", "[", "<NUM_LIT>", "]", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	12,947	[ "let", "isPredicated", "=", "<NUM_LIT>", ";" ]	[ "def", "J4_cmpgt_tp1_jump_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "GeneralSubRegs", ":", "$", "Rt16", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_56336eb0", ",", "TypeCJ", ">", ",", "Enc_6a5972", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	12,948	[ "}" ]	[ "def", "i64_imm0_65535", ":", "Operand", "<", "i64", ">", ",", "TImmLeaf", "<", "i64", ",", "[", "{", "return", "(", "(", "uint64_t", ")", "Imm", ")", "<", "<NUM_LIT>", ";", "}", "]", ">", ";" ]
GCC	aarch64	CPP	next_suggestion	CPU	12,949	[ "}" ]	[ "return", "AARCH64_BIG_LITTLE", "(", "core", "[", "<NUM_LIT>", "]", ",", "core", "[", "<NUM_LIT>", "]", ")", "==", "bL_core", "\|\|", "AARCH64_BIG_LITTLE", "(", "core", "[", "<NUM_LIT>", "]", ",", "core", "[", "<NUM_LIT>", "]", ")", "==", "bL_core", ";", "}", "static", "bool", "valid_bL_core_p", "(", "unsigned", "int", "*", "core", ",", "unsigned", "int", "bL_core", ")", "{", "return", "AARCH64_BIG_LITTLE", "(", "core", "[", "<NUM_LIT>", "]", ",", "core", "[", "<NUM_LIT>", "]", ")", "==", "bL_core", "\|\|", "AARCH64_BIG_LITTLE", "(", "core", "[", "<NUM_LIT>", "]", ",", "core", "[", "<NUM_LIT>", "]", ")", "==", "bL_core", ";" ]
LLVM	X86	TD	program_repair	CPU	12,950	[ "<FIXS>", "let", "hasSideEffects", "=", "<NUM_LIT>", "indef", "LEA16r", ":", "I", "<NUM_LIT>", ",", "MRMSrcMem", ",", "(", "outs", "GR16", ":", "$", "dst", ")", ",", "(", "ins", "anymem", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "OpSize16", ";", "let", "isReMaterializable", "=", "<NUM_LIT>", "indef", "LEA32r", ":", "I", "<NUM_LIT>", ",", "MRMSrcMem", ",", "(", "outs", "GR32", ":", "$", "dst", ")", ",", "(", "ins", "anymem", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "GR32", ":", "$", "dst", ",", "lea32addr", ":", "$", "src", ")", "]", ">", ",", "OpSize32", ",", "Requires", "[", "Not64BitMode", "]", ">", ";", "def", "LEA64_32r", ":", "I", "<NUM_LIT>", ",", "MRMSrcMem", ",", "(", "outs", "GR32", ":", "$", "dst", ")", ",", "(", "ins", "lea64_32mem", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "GR32", ":", "$", "dst", ",", "lea64_32addr", ":", "$", "src", ")", "]", ">", ",", "OpSize32", ",", "Requires", "[", "In64BitMode", "]", ">", ";", "let", "isReMaterializable", "=", "<NUM_LIT>", "indef", "LEA64r", ":", "RI", "<NUM_LIT>", ",", "MRMSrcMem", ",", "(", "outs", "GR64", ":", "$", "dst", ")", ",", "(", "ins", "lea64mem", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "GR64", ":", "$", "dst", ",", "lea64addr", ":", "$", "src", ")", "]", ">", ";", "<FIXE>", "<FIXS>", "def", "PLEA32r", ":", "PseudoI", "(", "outs", "GR32", ":", "$", "dst", ")", ",", "(", "ins", "anymem", ":", "$", "src", ")", ",", "[", "]", ">", ";", "def", "PLEA64r", ":", "PseudoI", "(", "outs", "GR64", ":", "$", "dst", ")", ",", "(", "ins", "anymem", ":", "$", "src", ")", ",", "[", "]", ">", ";", "<FIXE>" ]	[ "let", "SchedRW", "=", "[", "WriteLEA", "]", "in", "{", "<BUGS>", "let", "hasSideEffects", "=", "<NUM_LIT>", "indef", "LEA16r", ":", "I", "<NUM_LIT>", ",", "MRMSrcMem", ",", "(", "outs", "GR16", ":", "$", "dst", ")", ",", "(", "ins", "anymem", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "OpSize16", ";", "let", "isReMaterializable", "=", "<NUM_LIT>", "indef", "LEA32r", ":", "I", "<NUM_LIT>", ",", "MRMSrcMem", ",", "(", "outs", "GR32", ":", "$", "dst", ")", ",", "(", "ins", "anymem", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "GR32", ":", "$", "dst", ",", "lea32addr", ":", "$", "src", ")", "]", ">", ",", "OpSize32", ",", "Requires", "[", "Not64BitMode", "]", ">", ";", "def", "LEA64_32r", ":", "I", "<NUM_LIT>", ",", "MRMSrcMem", ",", "(", "outs", "GR32", ":", "$", "dst", ")", ",", "(", "ins", "lea64_32mem", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "GR32", ":", "$", "dst", ",", "lea64_32addr", ":", "$", "src", ")", "]", ">", ",", "OpSize32", ",", "Requires", "[", "In64BitMode", "]", ">", ";", "let", "isReMaterializable", "=", "<NUM_LIT>", "indef", "LEA64r", ":", "RI", "<NUM_LIT>", ",", "MRMSrcMem", ",", "(", "outs", "GR64", ":", "$", "dst", ")", ",", "(", "ins", "lea64mem", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "GR64", ":", "$", "dst", ",", "lea64addr", ":", "$", "src", ")", "]", ">", ";", "<BUGE>", "}", "let", "SchedRW", "=", "[", "WriteLEA", "]", ",", "isPseudo", "=", "true", ",", "hasSideEffects", "=", "<NUM_LIT>", "in", "{", "<BUGS>", "def", "PLEA32r", ":", "PseudoI", "(", "outs", "GR32", ":", "$", "dst", ")", ",", "(", "ins", "anymem", ":", "$", "src", ")", ",", "[", "]", ">", ";", "def", "PLEA64r", ":", "PseudoI", "(", "outs", "GR64", ":", "$", "dst", ")", ",", "(", "ins", "anymem", ":", "$", "src", ")", ",", "[", "]", ">", ";", "<BUGE>", "}" ]
LLVM	X86	CPP	next_suggestion	CPU	12,951	[ "case", "X86", "::", "OR16rr", ":", "case", "X86", "::", "OR8rr", ":", "case", "X86", "::", "OR64rm", ":" ]	[ "case", "X86", "::", "ADD32rm", ":", "case", "X86", "::", "ADD16rm", ":", "case", "X86", "::", "ADD8rm", ":", "case", "X86", "::", "INC64r", ":", "case", "X86", "::", "INC32r", ":", "case", "X86", "::", "INC16r", ":", "case", "X86", "::", "INC8r", ":", "case", "X86", "::", "INC64_32r", ":", "case", "X86", "::", "INC64_16r", ":", "case", "X86", "::", "AND64ri32", ":", "case", "X86", "::", "AND64ri8", ":", "case", "X86", "::", "AND32ri", ":", "case", "X86", "::", "AND32ri8", ":", "case", "X86", "::", "AND16ri", ":", "case", "X86", "::", "AND16ri8", ":", "case", "X86", "::", "AND8ri", ":", "case", "X86", "::", "AND64rr", ":", "case", "X86", "::", "AND32rr", ":", "case", "X86", "::", "AND16rr", ":", "case", "X86", "::", "AND8rr", ":", "case", "X86", "::", "AND64rm", ":", "case", "X86", "::", "AND32rm", ":", "case", "X86", "::", "AND16rm", ":", "case", "X86", "::", "AND8rm", ":", "case", "X86", "::", "XOR64ri32", ":", "case", "X86", "::", "XOR64ri8", ":", "case", "X86", "::", "XOR32ri", ":", "case", "X86", "::", "XOR32ri8", ":", "case", "X86", "::", "XOR16ri", ":", "case", "X86", "::", "XOR16ri8", ":", "case", "X86", "::", "XOR8ri", ":", "case", "X86", "::", "XOR64rr", ":", "case", "X86", "::", "XOR32rr", ":", "case", "X86", "::", "XOR16rr", ":", "case", "X86", "::", "XOR8rr", ":", "case", "X86", "::", "XOR64rm", ":", "case", "X86", "::", "XOR32rm", ":", "case", "X86", "::", "XOR16rm", ":", "case", "X86", "::", "XOR8rm", ":", "case", "X86", "::", "OR64ri32", ":", "case", "X86", "::", "OR64ri8", ":", "case", "X86", "::", "OR32ri", ":", "case", "X86", "::", "OR32ri8", ":", "case", "X86", "::", "OR16ri", ":", "case", "X86", "::", "OR16ri8", ":", "case", "X86", "::", "OR8ri", ":", "case", "X86", "::", "OR64rr", ":", "case", "X86", "::", "OR32rr", ":" ]
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	12,952	[ "}" ]	[ "return", "true", ";", "case", "Intrinsic", "::", "wasm_atomic_wait_i32", ":", "Info", ".", "opc", "=", "ISD", "::", "INTRINSIC_W_CHAIN", ";", "Info", ".", "memVT", "=", "MVT", "::", "i32", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "align", "=", "Align", "(", "<NUM_LIT>", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOVolatile", "\|", "MachineMemOperand", "::", "MOLoad", ";", "return", "true", ";", "case", "Intrinsic", "::", "wasm_atomic_wait_i64", ":", "Info", ".", "opc", "=", "ISD", "::", "INTRINSIC_W_CHAIN", ";", "Info", ".", "memVT", "=", "MVT", "::", "i64", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "align", "=", "Align", "(", "<NUM_LIT>", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOVolatile", "\|", "MachineMemOperand", "::", "MOLoad", ";", "return", "true", ";", "case", "Intrinsic", "::", "wasm_load32_zero", ":", "case", "Intrinsic", "::", "wasm_load64_zero", ":", "Info", ".", "opc", "=", "ISD", "::", "INTRINSIC_W_CHAIN", ";", "Info", ".", "memVT", "=", "Intrinsic", "==", "Intrinsic", "::", "wasm_load32_zero", "?", "MVT", "::", "i32", ":", "MVT", "::", "i64", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "align", "=", "Info", ".", "memVT", "==", "MVT", "::", "i32", "?", "Align", "(", "<NUM_LIT>", ")", ":", "Align", "(", "<NUM_LIT>", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", ";", "return", "true", ";", "default", ":", "return", "false", ";", "}" ]
LLVM	Mips	CPP	next_suggestion	CPU	12,953	[ "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "COPY", ")", ",", "Fd", ")", ".", "addReg", "(", "Wt", ",", "<NUM_LIT>", ",", "Mips", "::", "sub_lo", ")", ";" ]	[ "unsigned", "Fd", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Ws", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Lane", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Lane", "==", "<NUM_LIT>", ")", "{", "unsigned", "Wt", "=", "Ws", ";", "if", "(", "!", "Subtarget", ".", "useOddSPReg", "(", ")", ")", "{", "Wt", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "Mips", "::", "MSA128WEvensRegClass", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "COPY", ")", ",", "Wt", ")", ".", "addReg", "(", "Ws", ")", ";", "}" ]
LLVM	Mips	TD	next_suggestion	CPU	12,954	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "funct", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rt", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rs", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "size", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "pos", ";" ]
GCC	m32c	CPP	next_suggestion	MPU	12,955	[ "return", "m32c_legitimize_address", "(", "x", ",", "oldx", ",", "mode", ")", ";" ]	[ "fprintf", "(", "stderr", ",", "<STR_LIT>", "\\033[36mm32c_addr_space_legitimize_address for mode %s\\033[0m\\n", "<STR_LIT>", ",", "mode_name", "[", "mode", "]", ")", ";", "debug_rtx", "(", "x", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "!=", "REG", ")", "{", "x", "=", "force_reg", "(", "SImode", ",", "x", ")", ";", "}", "return", "x", ";", "}" ]
LLVM	Hexagon	TD	stmt_completion	DSP	12,956	[ "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]
GCC	aarch64	MD	next_suggestion	CPU	12,957	[ "(", "match_operand", ":", "VDQ_BHSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "VDQ_BHSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "VDQ_BHSI", "(", "mult", ":", "VDQ_BHSI", "(", "match_operand", ":", "VDQ_BHSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VDQ_BHSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	12,958	[ ";" ]	[ "if", "(", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "VALU", ";", "if", "(", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "SALU", ";", "return", "OTHER" ]
LLVM	SystemZ	TD	stmt_completion	CPU	12,959	[ "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "M4", "{", "<NUM_LIT>", "}", ")", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "M3", ";", "bits", "<", "<NUM_LIT>", ">", "M4", ";", "bits", "<", "<NUM_LIT>", ">", "M5", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M5", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "!", "if", "(", "!", "eq", "(", "m4or", "{", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "M4", "{", "<NUM_LIT>", "}", ")", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "!", "if", "(", "!", "eq", "(", "m4or", "{", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "M4", "{", "<NUM_LIT>", "}", ")", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "!", "if", "(", "!", "eq", "(", "m4or", "{", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "M4", "{", "<NUM_LIT>", "}", ")", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "!", "if", "(", "!", "eq", "(", "m4or", "{", "<NUM_LIT>", "}", "," ]
LLVM	AArch64	CPP	stmt_completion	CPU	12,960	[ "::", "<STR_LIT>", ":" ]	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "true", ";", "}", "}", "if", "(", "SecondOpcode", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "SecondOpcode", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "SecondOpcode", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "SecondOpcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "switch", "(", "First", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>" ]
LLVM	SystemZ	CPP	stmt_completion	CPU	12,961	[ "ATOMIC_LOAD_XOR", ":" ]	[ "case", "ISD", "::", "VACOPY", ":", "return", "lowerVACOPY", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "DYNAMIC_STACKALLOC", ":", "return", "lowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GET_DYNAMIC_AREA_OFFSET", ":", "return", "lowerGET_DYNAMIC_AREA_OFFSET", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SMUL_LOHI", ":", "return", "lowerSMUL_LOHI", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "UMUL_LOHI", ":", "return", "lowerUMUL_LOHI", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SDIVREM", ":", "return", "lowerSDIVREM", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "UDIVREM", ":", "return", "lowerUDIVREM", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "OR", ":", "return", "lowerOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "CTPOP", ":", "return", "lowerCTPOP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ATOMIC_FENCE", ":", "return", "lowerATOMIC_FENCE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ATOMIC_SWAP", ":", "return", "lowerATOMIC_LOAD_OP", "(", "Op", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "case", "ISD", "::", "ATOMIC_STORE", ":", "return", "lowerATOMIC_STORE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ATOMIC_LOAD", ":", "return", "lowerATOMIC_LOAD", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ATOMIC_LOAD_ADD", ":", "return", "lowerATOMIC_LOAD_OP", "(", "Op", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "case", "ISD", "::", "ATOMIC_LOAD_SUB", ":", "return", "lowerATOMIC_LOAD_SUB", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ATOMIC_LOAD_AND", ":", "return", "lowerATOMIC_LOAD_OP", "(", "Op", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "case", "ISD", "::", "ATOMIC_LOAD_OR", ":", "return", "lowerATOMIC_LOAD_OP", "(", "Op", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "case", "ISD", "::" ]
GCC	i386	CPP	stmt_completion	CPU	12,962	[ "_", "M", ")", ";" ]	[ "return", "(", "_", "_", "m256", ")", "_", "_", "builtin_ia32_broadcastss256_mask", "(", "(", "_", "_", "v4sf", ")", "_", "_", "A", ",", "(", "_", "_", "v8sf", ")", "_", "_", "O", ",", "_" ]
GCC	avr	CPP	stmt_completion	MPU	12,963	[ ")", ";" ]	[ "break", ";", "}", "specfile_name", "=", "concat", "(", "argv", "[", "<NUM_LIT>", "]", ",", "dir_separator_str", ",", "<STR_LIT>", "specs-", "<STR_LIT>", ",", "mmcu", ",", "NULL", ")", ";", "if", "(", "verbose_flag", ")", "fnotice", "(", "stderr", ",", "<STR_LIT>", "'%s': mmcu='%s'\\n'%s': specfile='%s'\\n\\n", "<STR_LIT>", ",", "_", "_", "FUNCTION__", ",", "mmcu", ",", "_", "_", "FUNCTION__", ",", "specfile_name", ")", ";", "for", "(", "const", "char", "", "s", "=", "mmcu", ";", "", "s", ";", "s", "++", ")", "if", "(", "!", "ISALNUM", "(", "", "s", ")", "&&", "'", "-", "'", "!=", "", "s", "&&", "'", "_", "'", "!=", "", "s", ")", "{", "error", "(", "<STR_LIT>", "strange device name %qs after %qs: bad character %qc", "<STR_LIT>", ",", "mmcu", ",", "<STR_LIT>", "-mmcu=", "<STR_LIT>", ",", "", "s", ")", ";", "return", "X_NODEVLIB", ";", "}", "if", "(", "(", "<NUM_LIT>", "==", "strncmp", "(", "mmcu", ",", "<STR_LIT>", "avr", "<STR_LIT>", ",", "strlen", "(", "<STR_LIT>", "avr", "<STR_LIT>", ")", ")", "&&", "specfile_name", "[", "<NUM_LIT>", "]", "==", "'", ".", "'", ")", "\|\|", "(", "IS_ABSOLUTE_PATH", "(", "specfile_name", ")", "&&", "!", "access", "(", "specfile_name", ",", "R_OK", ")", ")", ")", "{", "return", "concat", "(", "<STR_LIT>", "-specs=device-specs", "<STR_LIT>", ",", "dir_separator_str", ",", "<STR_LIT>", "specs-", "<STR_LIT>", ",", "mmcu", ",", "<STR_LIT>", "%s", "<STR_LIT>", ",", "<STR_LIT>", " %{mmcu=avr:", "<STR_LIT>", "X_NODEVLIB", "<STR_LIT>", "} %{!mmcu=:", "<STR_LIT>", "X_NODEVLIB", "<STR_LIT>", "}", "<STR_LIT>", ",", "<STR_LIT>", "<STR_LIT>", "X_NODEVLIB", ",", "NULL", ")", ";", "}", "return", "avr_diagnose_devicespecs_error", "(", "mmcu", ",", "specfile_name" ]
GCC	tilegx	CPP	next_suggestion	VLIW	12,964	[ "rtx", "mov", "=", "gen_movdi", "(", "mem", ",", "reg", ")", ";" ]	[ "static", "rtx", "frame_emit_store", "(", "int", "regno", ",", "int", "regno_note", ",", "rtx", "addr", ",", "rtx", "cfa", ",", "int", "cfa_offset", ")", "{", "rtx", "reg", "=", "gen_rtx_REG", "(", "DImode", ",", "regno", ")", ";", "rtx", "mem", "=", "gen_frame_mem", "(", "DImode", ",", "addr", ")", ";" ]
LLVM	X86	CPP	program_repair	CPU	12,965	[ "<FIXS>", "const", "DebugLoc", "&", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "<FIXE>" ]	[ "unsigned", "Op1", "=", "getFPReg", "(", "MI", ".", "getOperand", "(", "NumOperands", "-", "<NUM_LIT>", ")", ")", ";", "bool", "KillsOp0", "=", "MI", ".", "killsRegister", "(", "X86", "::", "FP0", "+", "Op0", ")", ";", "bool", "KillsOp1", "=", "MI", ".", "killsRegister", "(", "X86", "::", "FP0", "+", "Op1", ")", ";", "<BUGS>", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "<BUGE>", "unsigned", "TOS", "=", "getStackEntry", "(", "<NUM_LIT>", ")", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	12,966	[ ")", "{" ]	[ "if", "(", "cast", "<", "RegisterSDNode", ">", "(", "UI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getReg", "(", ")", "!=", "X86", "::", "EFLAGS", ")", "return", "false", ";", "for", "(", "SDNode", "::", "use_iterator", "FlagUI", "=", "UI", "->", "use_begin", "(", ")", ",", "FlagUE", "=", "UI", "->", "use_end", "(", ")", ";", "FlagUI", "!=", "FlagUE", ";", "++", "FlagUI", ")", "{", "if", "(", "FlagUI", ".", "getUse", "(", ")", ".", "getResNo", "(", ")", "!=", "<NUM_LIT>", ")", "continue", ";", "if", "(", "!", "FlagUI", "->", "isMachineOpcode", "(", ")", ")", "return", "false", ";", "X86", "::", "CondCode", "CC", "=", "getCondFromNode", "(", "*", "FlagUI", ")", ";", "if", "(", "mayUseCarryFlag", "(", "CC", ")", ")", "return", "false", ";", "}", "continue", ";", "}", "unsigned", "CCOpNo", ";", "switch", "(", "UIOpc" ]
LLVM	ARM64	TD	next_suggestion	CPU	12,967	[ "bits", "<", "<NUM_LIT>", ">", "cond", ";" ]	[ "class", "BaseFPCondComparison", "<", "bit", "signalAllNans", ",", "RegisterClass", "regtype", ",", "string", "asm", ">", ":", "I", "<", "(", "outs", ")", ",", "(", "ins", "regtype", ":", "$", "Rn", ",", "regtype", ":", "$", "Rm", ",", "imm0_15", ":", "$", "nzcv", ",", "ccode", ":", "$", "cond", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Sched", "<", "[", "WriteFCmp", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "bits", "<", "<NUM_LIT>", ">", "nzcv", ";" ]
GCC	i386	MD	stmt_completion	CPU	12,968	[ "]", ")" ]	[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "symbol_ref", "<STR_LIT>", ")", ")" ]
GCC	i386	CPP	stmt_completion	CPU	12,969	[ ";" ]	[ "insn", "=", "emit_insn", "(", "gen_rtx_SET", "(", "target", ",", "dup", ")", ")", ";", "if", "(", "recog_memoized", "(", "insn", ")", "<", "<NUM_LIT>", ")", "{", "rtx_insn", "*", "seq", ";", "machine_mode", "innermode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "rtx", "reg", ";", "start_sequence", "(", ")", ";", "reg", "=", "force_reg", "(", "innermode", ",", "val", ")", ";", "if", "(", "GET_MODE", "(", "reg", ")", "!=", "innermode", ")", "reg", "=", "gen_lowpart", "(", "innermode", ",", "reg", ")", ";", "XEXP", "(", "dup", ",", "<NUM_LIT>", ")", "=", "reg", ";", "seq", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")" ]
GCC	xtensa	MD	program_repair	MPU	12,970	[ "<FIXS>", "<FIXE>", "<FIXS>", "if", "(", "!", "xtensa_expand_conditional_move", "(", "operands", ",", "<NUM_LIT>", ")", ")", "FAIL", "<FIXE>", "<FIXS>", "}", ")", "<FIXE>" ]	[ "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	SystemZ	TD	next_suggestion	CPU	12,971	[ "}" ]	[ "class", "UnaryRX", "<", "string", "mnemonic", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "SDPatternOperator", "operator", ",", "RegisterOperand", "cls", ",", "bits", "<", "<NUM_LIT>", ">", "bytes", ",", "AddressingMode", "mode", "=", "bdxaddr12only", ">", ":", "InstRXa", "<", "opcode", ",", "(", "outs", "cls", ":", "$", "R1", ")", ",", "(", "ins", "mode", ":", "$", "XBD2", ")", ",", "mnemonic", "#", "<STR_LIT>", ",", "[", "(", "set", "cls", ":", "$", "R1", ",", "(", "operator", "mode", ":", "$", "XBD2", ")", ")", "]", ">", "{", "let", "OpKey", "=", "mnemonic", "#", "<STR_LIT>", "#", "cls", ";", "let", "OpType", "=", "<STR_LIT>", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "AccessBytes", "=", "bytes", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	12,972	[ ",", "TypeALU64", ">", ",", "Enc_fcf7a7", "{" ]	[ "def", "A2_vcmpbeq", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_85d5d03f" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	12,973	[ "isPredicatedNew", "(", "MI", ")", ")", ")", "return", "true", ";" ]	[ "bool", "HexagonInstrInfo", "::", "isDotNewInst", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "isNewValueInst", "(", "MI", ")", "\|\|", "(", "isPredicated", "(", "MI", ")", "&&" ]
LLVM	SystemZ	CPP	stmt_completion	CPU	12,974	[ ")", ";" ]	[ "SystemZSubtarget", "::", "~", "SystemZSubtarget", "(", ")", "{", "delete", "getSpecialRegisters", "(" ]
LLVM	AArch64	TD	next_suggestion	CPU	12,975	[ "return", "CurDAG", "-", ">", "getTargetConstant", "(", "N", "-", ">", "getZExtValue", "(", ")", "/", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i64", ")", ";" ]	[ "def", "UImmS1XForm", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "N", "-", ">", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";", "def", "UImmS2XForm", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "N", "-", ">", "getZExtValue", "(", ")", "/", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";", "def", "UImmS4XForm", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "N", "-", ">", "getZExtValue", "(", ")", "/", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";", "def", "UImmS8XForm", ":", "SDNodeXForm", "<", "imm", ",", "[", "{" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	12,976	[ "(", ")", "<<", "'", ",", "'", ";" ]	[ "unsigned", "H", "=", "node_hash", "(", "N", ")", ";", "MaybeEq", "[", "H", "]", ".", "insert", "(", "N", ")", ";", "}", "NodeSymRel", "EqRel", ";", "NodePairSet", "Eq", ",", "Ne", ";", "for", "(", "auto", "&", "I", ":", "MaybeEq", ")", "{", "NodeSet", "&", "S", "=", "I", ".", "second", ";", "for", "(", "NodeSet", "::", "iterator", "NI", "=", "S", ".", "begin", "(", ")", ",", "NE", "=", "S", ".", "end", "(", ")", ";", "NI", "!=", "NE", ";", "++", "NI", ")", "{", "GepNode", "", "N", "=", "", "NI", ";", "if", "(", "node_class", "(", "N", ",", "EqRel", ")", ")", "continue", ";", "NodeSet", "C", ";", "for", "(", "NodeSet", "::", "iterator", "NJ", "=", "std", "::", "next", "(", "NI", ")", ";", "NJ", "!=", "NE", ";", "++", "NJ", ")", "if", "(", "node_eq", "(", "N", ",", "", "NJ", ",", "Eq", ",", "Ne", ")", ")", "C", ".", "insert", "(", "", "NJ", ")", ";", "if", "(", "!", "C", ".", "empty", "(", ")", ")", "{", "C", ".", "insert", "(", "N", ")", ";", "std", "::", "pair", "<", "NodeSymRel", "::", "iterator", ",", "bool", ">", "Ins", "=", "EqRel", ".", "insert", "(", "C", ")", ";", "(", "void", ")", "Ins", ";", "assert", "(", "Ins", ".", "second", "&&", "<STR_LIT>", "Cannot add a class", "<STR_LIT>", ")", ";", "}", "}", "}", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "Gep node equality:\\n", "<STR_LIT>", ";", "for", "(", "NodePairSet", "::", "iterator", "I", "=", "Eq", ".", "begin", "(", ")", ",", "E", "=", "Eq", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "{ ", "<STR_LIT>", "<<", "I", "->", "first", "<<", "<STR_LIT>", ", ", "<STR_LIT>", "<<", "I", "->", "second", "<<", "<STR_LIT>", " }\\n", "<STR_LIT>", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "Gep equivalence classes:\\n", "<STR_LIT>", ";", "for", "(", "const", "NodeSet", "&", "S", ":", "EqRel", ")", "{", "dbgs", "(", ")", "<<", "'", "{", "'", ";", "for", "(", "NodeSet", "::", "const_iterator", "J", "=", "S", ".", "begin", "(", ")", ",", "F", "=", "S", ".", "end", "(", ")", ";", "J", "!=", "F", ";", "++", "J", ")", "{", "if", "(", "J", "!=", "S", ".", "begin", "(", ")", ")", "dbgs" ]
GCC	epiphany	CPP	next_suggestion	MPU	12,977	[ "if", "(", "!", "TARGET_PREFER_SHORT_INSN_REGS", ")", "CLEAR_HARD_REG_SET", "(", "reg_class_contents", "[", "SHORT_INSN_REGS", "]", ")", ";" ]	[ "static", "void", "epiphany_conditional_register_usage", "(", "void", ")", "{", "int", "i", ";", "if", "(", "PIC_OFFSET_TABLE_REGNUM", "!=", "INVALID_REGNUM", ")", "{", "fixed_regs", "[", "PIC_OFFSET_TABLE_REGNUM", "]", "=", "<NUM_LIT>", ";", "call_used_regs", "[", "PIC_OFFSET_TABLE_REGNUM", "]", "=", "<NUM_LIT>", ";", "}", "if", "(", "TARGET_HALF_REG_FILE", ")", "{", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<=", "<NUM_LIT>", ";", "i", "++", ")", "{", "fixed_regs", "[", "i", "]", "=", "<NUM_LIT>", ";", "call_used_regs", "[", "i", "]", "=", "<NUM_LIT>", ";", "}", "}", "if", "(", "epiphany_m1reg", ">=", "<NUM_LIT>", ")", "{", "fixed_regs", "[", "epiphany_m1reg", "]", "=", "<NUM_LIT>", ";", "call_used_regs", "[", "epiphany_m1reg", "]", "=", "<NUM_LIT>", ";", "}" ]
GCC	rs6000	CPP	stmt_completion	CPU	12,978	[ "shiftl", ";" ]	[ "const", "int", "_", "_", "shiftl", "=", "(", "_", "_", "N", "&", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "const", "_", "_", "m64", "_", "_", "shiftD", "=", "(", "const", "_", "_", "m64", ")", "_", "_", "D", "<<", "_", "_", "shiftl", ";", "const", "_", "_", "m64", "_", "_", "mask", "=", "<NUM_LIT>", "UL", "<<", "_", "_" ]
GCC	m32r	CPP	stmt_completion	MPU	12,979	[ "<NUM_LIT>", ")", ";" ]	[ "gcc_assert", "(", "current_frame_info", ".", "total_size", "\|\|", "!", "gmask", ")", ";", "if", "(", "current_frame_info", ".", "pretend_size", "!=", "<NUM_LIT>", ")", "{", "HOST_WIDE_INT", "pretend_size", "=", "current_frame_info", ".", "pretend_size", ";", "emit_insn", "(", "gen_addsi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "-", "pretend_size", ")", ")", ")", ";", "}", "if", "(", "current_frame_info", ".", "save_fp", ")", "emit_insn", "(", "gen_movsi_push", "(", "stack_pointer_rtx", ",", "frame_pointer_rtx", ")", ")", ";", "gmask", "&=", "~", "(", "FRAME_POINTER_MASK", "\|", "RETURN_ADDR_MASK", ")", ";", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<=", "M32R_MAX_INT_REGS", ";", "++", "regno", ")", "{", "if", "(", "(", "gmask", "&", "(", "<NUM_LIT>", "<<", "regno", ")", ")", "!=", "<NUM_LIT>", ")", "emit_insn", "(", "gen_movsi_push", "(", "stack_pointer_rtx", ",", "gen_rtx_REG", "(", "Pmode", ",", "regno", ")", ")", ")", ";", "}", "if", "(", "current_frame_info", ".", "save_lr", ")", "emit_insn", "(", "gen_movsi_push", "(", "stack_pointer_rtx", ",", "gen_rtx_REG", "(", "Pmode", ",", "RETURN_ADDR_REGNUM", ")", ")", ")", ";", "frame_size", "=", "(", "current_frame_info", ".", "total_size", "-", "(", "current_frame_info", ".", "pretend_size", "+", "current_frame_info", ".", "reg_size", ")", ")", ";", "if", "(", "frame_size", "==" ]
LLVM	Mips	CPP	stmt_completion	CPU	12,980	[ "&", "Base", ",", "SDValue", "&", "Offset", ")", "const", "{" ]	[ "bool", "MipsSEDAGToDAGISel", "::", "selectIntAddrSImm10", "(", "SDValue", "Addr", ",", "SDValue" ]
LLVM	Hexagon	TD	next_suggestion	DSP	12,981	[ "}" ]	[ "let", "IClass", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "PredNot", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "dst", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isTak", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isPredNew", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "src", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	12,982	[ "}" ]	[ "bool", "X86AsmParser", "::", "OmitRegisterFromClobberLists", "(", "unsigned", "RegNo", ")", "{", "return", "X86MCRegisterClasses", "[", "X86", "::", "SEGMENT_REGRegClassID", "]", ".", "contains", "(", "RegNo", ")", ";" ]
LLVM	AArch64	CPP	stmt_completion	CPU	12,983	[ "UMULO", ":" ]	[ "llvm_unreachable", "(", "<STR_LIT>", "unimplemented operand", "<STR_LIT>", ")", ";", "return", "SDValue", "(", ")", ";", "case", "ISD", "::", "GlobalAddress", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GlobalTLSAddress", ":", "return", "LowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SETCC", ":", "return", "LowerSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BR_CC", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SELECT", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SELECT_CC", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "JumpTable", ":", "return", "LowerJumpTable", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ConstantPool", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BlockAddress", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VASTART", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VACOPY", ":", "return", "LowerVACOPY", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VAARG", ":", "return", "LowerVAARG", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ADDC", ":", "case", "ISD", "::", "ADDE", ":", "case", "ISD", "::", "SUBC", ":", "case", "ISD", "::", "SUBE", ":", "return", "LowerADDC_ADDE_SUBC_SUBE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SADDO", ":", "case", "ISD", "::", "UADDO", ":", "case", "ISD", "::", "SSUBO", ":", "case", "ISD", "::", "USUBO", ":", "case", "ISD", "::", "SMULO", ":", "case", "ISD", "::" ]
LLVM	Hexagon	TD	stmt_completion	DSP	12,984	[ ",", "Enc_5e2823", ",", "PredNewRel", "{" ]	[ "def", "A2_sxth", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_57890846", ",", "TypeALU32_2op", ">" ]
LLVM	AMDGPU	TD	program_repair	GPU	12,985	[ "<FIXS>", "field", "Operand", "Src1ModVOP3DPP", "=", "getSrcModVOP3DPP", "Src1VT", ">", ".", "ret", ";", "<FIXE>" ]	[ "field", "Operand", "Src1ModDPP", "=", "getSrcModDPP", "Src1VT", ">", ".", "ret", ";", "field", "Operand", "Src2ModDPP", "=", "getSrcModDPP", "Src2VT", ">", ".", "ret", ";", "field", "Operand", "Src0ModVOP3DPP", "=", "getSrcModDPP", "Src0VT", ">", ".", "ret", ";", "<BUGS>", "field", "Operand", "Src1ModVOP3DPP", "=", "getSrcModDPP", "Src1VT", ">", ".", "ret", ";", "<BUGE>", "field", "Operand", "Src2ModVOP3DPP", "=", "getSrcModVOP3DPP", "Src2VT", ">", ".", "ret", ";", "field", "Operand", "Src0ModSDWA", "=", "getSrcModSDWA", "Src0VT", ">", ".", "ret", ";", "field", "Operand", "Src1ModSDWA", "=", "getSrcModSDWA", "Src1VT", ">", ".", "ret", ";" ]
GCC	rs6000	MD	next_suggestion	CPU	12,986	[ "<STR_LIT>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "mem", ":", "V2SI", "(", "plus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "unspec", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", "]", "<STR_LIT>" ]
LLVM	AArch64	CPP	code_generation	CPU	12,987	[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "AArch64PostLegalizerCombiner", "<STR_LIT>", ";", "}" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
LLVM	ARM64	TD	next_suggestion	CPU	12,988	[ "let", "ParserMatchClass", "=", "MemoryIndexed128SImm7", ";" ]	[ "def", "am_indexed128simm7", ":", "Operand", "<", "i32", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]
LLVM	X86	CPP	program_repair	CPU	12,989	[ "<FIXS>", "return", "(", "!", "translateInstruction", "(", "instr", ",", "internalInstr", ",", "this", ")", ")", "?", "Success", ":", "Fail", ";", "<FIXE>" ]	[ "}", "else", "{", "size", "=", "internalInstr", ".", "length", ";", "<BUGS>", "return", "(", "!", "translateInstruction", "(", "instr", ",", "internalInstr", ")", ")", "?", "Success", ":", "Fail", ";", "<BUGE>", "}", "}" ]
LLVM	MBlaze	CPP	stmt_completion	MPU	12,990	[ ";" ]	[ "if", "(", "!", "ParseOperand", "(", "Operands", ")", ")", "return", "true", ";", "}", "if", "(", "Name", ".", "startswith", "(", "<STR_LIT>", "lw", "<STR_LIT>", ")", "\|\|", "Name", ".", "startswith", "(", "<STR_LIT>", "sw", "<STR_LIT>", ")", "\|\|", "Name", ".", "startswith", "(", "<STR_LIT>", "lh", "<STR_LIT>", ")", "\|\|", "Name", ".", "startswith", "(", "<STR_LIT>", "sh", "<STR_LIT>", ")", "\|\|", "Name", ".", "startswith", "(", "<STR_LIT>", "lb", "<STR_LIT>", ")", "\|\|", "Name", ".", "startswith", "(", "<STR_LIT>", "sb", "<STR_LIT>", ")", ")", "return", "(", "ParseMemory", "(", "Operands", ")", "==", "NULL", ")", ";", "return", "false" ]
LLVM	ARM	TD	next_suggestion	CPU	12,991	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Qm", "{", "<NUM_LIT>", "}", ";" ]	[ "class", "MVE_float", "<", "string", "iname", ",", "string", "suffix", ",", "dag", "oops", ",", "dag", "iops", ",", "string", "ops", ",", "vpred_ops", "vpred", ",", "string", "cstr", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "MVE_f", "<", "oops", ",", "iops", ",", "NoItinerary", ",", "iname", ",", "suffix", ",", "ops", ",", "vpred", ",", "cstr", ",", "pattern", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Qm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	X86	TD	next_suggestion	CPU	12,992	[ "}" ]	[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";" ]
LLVM	Mips	CPP	next_suggestion	CPU	12,993	[ "return", "Align", "(", "cc128_get_required_alignment", "(", "Size", ")", ")", ";" ]	[ "Align", "MipsTargetLowering", "::", "getAlignmentForPreciseBounds", "(", "uint64_t", "Size", ")", "const", "{", "if", "(", "!", "Subtarget", ".", "isCheri", "(", ")", ")", "return", "Align", "(", ")", ";", "if", "(", "Subtarget", ".", "isCheri128", "(", ")", ")", "{" ]
LLVM	ARM	CPP	stmt_completion	CPU	12,994	[ "<STR_LIT>", ";" ]	[ "CommentString", "=", "<STR_LIT>", "@", "<STR_LIT>", ";", "HasLEB128", "=", "true", ";", "PrivateGlobalPrefix", "=", "<STR_LIT>", ".L", "<STR_LIT>", ";", "WeakRefDirective", "=", "<STR_LIT>", "\\t.weak\\t" ]
LLVM	AArch64	TD	stmt_completion	CPU	12,995	[ "VPR64", ":", "$", "src", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "v2i32", "(", "bitconvert", "(", "v4i16", "VPR64", ":", "$", "src", ")", ")", ")", ",", "(", "v2i32" ]
LLVM	SNES	CPP	next_suggestion	DSP	12,996	[ "}" ]	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}" ]
GCC	mips	MD	stmt_completion	CPU	12,997	[ "<STR_LIT>", ")", ")" ]	[ "(", "eq_attr", "<STR_LIT>" ]
LLVM	ARM	TD	stmt_completion	CPU	12,998	[ "<", "shift", ">", "{" ]	[ "class", "t2addrmode_imm7", "<", "int", "shift", ">", ":", "T2AddrMode_Imm7" ]
LLVM	X86	CPP	stmt_completion	CPU	12,999	[ ":", "Intrinsic", "::", "x86_mmx_punpcklbw", ")", ")", ";" ]	[ "if", "(", "Subtarget", ".", "hasSSE1", "(", ")", "&&", "!", "isa", "<", "ConstantFPSDNode", ">", "(", "V", ")", ")", "{", "V", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "DL", ",", "MVT", "::", "v4f32", ",", "V", ")", ";", "V", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v2i64", ",", "V", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "x86mmx", ",", "V", ")", ";", "}", "V", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "i32", ",", "V", ")", ";", "}", "else", "{", "V", "=", "DAG", ".", "getAnyExtOrTrunc", "(", "V", ",", "DL", ",", "MVT", "::", "i32", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "x86mmx", ",", "V", ")", ";", "}", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "if", "(", "Splat", ")", "{", "if", "(", "Splat", ".", "isUndef", "(", ")", ")", "return", "DAG", ".", "getUNDEF", "(", "MVT", "::", "x86mmx", ")", ";", "Splat", "=", "CreateMMXElement", "(", "Splat", ")", ";", "if", "(", "Subtarget", ".", "hasSSE1", "(", ")", ")", "{", "if", "(", "NumElts", "==", "<NUM_LIT>", ")", "Splat", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INTRINSIC_WO_CHAIN", ",", "DL", ",", "MVT", "::", "x86mmx", ",", "DAG", ".", "getConstant", "(", "Intrinsic", "::", "x86_mmx_punpcklbw", ",", "DL", ",", "MVT", "::", "i32", ")", ",", "Splat", ",", "Splat", ")", ";", "unsigned", "ShufMask", "=", "(", "NumElts", ">", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "INTRINSIC_WO_CHAIN", ",", "DL", ",", "MVT", "::", "x86mmx", ",", "DAG", ".", "getConstant", "(", "Intrinsic", "::", "x86_sse_pshuf_w", ",", "DL", ",", "MVT", "::", "i32", ")", ",", "Splat", ",", "DAG", ".", "getConstant", "(", "ShufMask", ",", "DL", ",", "MVT", "::", "i8", ")", ")", ";", "}", "Ops", ".", "append", "(", "NumElts", ",", "Splat", ")", ";", "}", "else", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "CreateMMXElement", "(", "BV", "->", "getOperand", "(", "i", ")", ")", ")", ";", "}", "while", "(", "Ops", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "{", "unsigned", "NumOps", "=", "Ops", ".", "size", "(", ")", ";", "unsigned", "IntrinOp", "=", "(", "NumOps", "==", "<NUM_LIT>", "?", "Intrinsic", "::", "x86_mmx_punpckldq", ":", "(", "NumOps", "==", "<NUM_LIT>", "?", "Intrinsic", "::", "x86_mmx_punpcklwd" ]

LLVM

Mips

CPP

stmt_completion

CPU

12,900

[ "Mips", "::", "GP", ",", "IDLoc", ",", "STI", ")", ";" ]

[ "void", "MipsTargetStreamer", "::", "emitGPRestore", "(", "int", "Offset", ",", "SMLoc", "IDLoc", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "{", "emitLoadWithImmOffset", "(", "Mips", "::", "LW", ",", "Mips", "::", "GP", ",", "Mips", "::", "SP", ",", "Offset", "," ]

LLVM

SystemZ

TD

next_suggestion

CPU

12,901

[ "}" ]

[ "let", "RowFields", "=", "[", "<STR_LIT>", "]", ";", "let", "ColFields", "=", "[", "<STR_LIT>", "]", ";", "let", "KeyCol", "=", "[", "<STR_LIT>", "]", ";", "let", "ValueCols", "=", "[", "[", "<STR_LIT>", "]", "]", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

12,902

[ "expandLoadStackGuardBase", "(", "MI", ",", "ARM", "::", "MOV_ga_pcrel", ",", "ARM", "::", "LDRi12", ",", "RM", ")", ";" ]

[ "if", "(", "!", "Subtarget", ".", "useMovt", "(", "MF", ")", ")", "{", "if", "(", "RM", "==", "Reloc", "::", "PIC_", ")", "expandLoadStackGuardBase", "(", "MI", ",", "ARM", "::", "LDRLIT_ga_pcrel", ",", "ARM", "::", "LDRi12", ",", "RM", ")", ";", "else", "expandLoadStackGuardBase", "(", "MI", ",", "ARM", "::", "LDRLIT_ga_abs", ",", "ARM", "::", "LDRi12", ",", "RM", ")", ";", "return", ";", "}", "if", "(", "RM", "!=", "Reloc", "::", "PIC_", ")", "{", "expandLoadStackGuardBase", "(", "MI", ",", "ARM", "::", "MOVi32imm", ",", "ARM", "::", "LDRi12", ",", "RM", ")", ";", "return", ";", "}", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalValue", ">", "(", "(", "*", "MI", "->", "memoperands_begin", "(", ")", ")", "->", "getValue", "(", ")", ")", ";", "if", "(", "!", "Subtarget", ".", "GVIsIndirectSymbol", "(", "GV", ",", "RM", ")", ")", "{" ]

GCC

sh

CPP

program_repair

CPU

12,903

[ "<FIXS>", "trapa_attr", "=", "lookup_attribute", "(", "<STR_LIT>", "trap_exit", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "current_function_decl", ")", ")", ";", "if", "(", "trapa_attr", ")", "fprintf", "(", "stream", ",", "<STR_LIT>", "trapa #%ld", "<STR_LIT>", ",", "(", "long", ")", "TREE_INT_CST_LOW", "(", "TREE_VALUE", "(", "TREE_VALUE", "(", "trapa_attr", ")", ")", ")", ")", ";", "<FIXE>" ]

[ "fprintf", "(", "stream", ",", "<STR_LIT>", "%s", "<STR_LIT>", ",", "LOCAL_LABEL_PREFIX", ")", ";", "break", ";", "case", "'", "@", "'", ":", "<BUGS>", "if", "(", "trap_exit", ")", "fprintf", "(", "stream", ",", "<STR_LIT>", "trapa #%d", "<STR_LIT>", ",", "trap_exit", ")", ";", "<BUGE>", "else", "if", "(", "sh_cfun_interrupt_handler_p", "(", ")", ")", "fprintf", "(", "stream", ",", "<STR_LIT>", "rte", "<STR_LIT>", ")", ";", "else" ]

LLVM

X86

CPP

stmt_completion

CPU

12,904

[ "<NUM_LIT>", ")", ";" ]

[ "static", "bool", "printAsmMRegister", "(", "X86AsmPrinter", "&", "P", ",", "const", "MachineOperand", "&", "MO", ",", "char", "Mode", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "bool", "EmitPercent", "=", "true", ";", "if", "(", "!", "X86", "::", "GR8RegClass", ".", "contains", "(", "Reg", ")", "&&", "!", "X86", "::", "GR16RegClass", ".", "contains", "(", "Reg", ")", "&&", "!", "X86", "::", "GR32RegClass", ".", "contains", "(", "Reg", ")", "&&", "!", "X86", "::", "GR64RegClass", ".", "contains", "(", "Reg", ")", ")", "return", "true", ";", "switch", "(", "Mode", ")", "{", "default", ":", "return", "true", ";", "case", "'", "b", "'", ":", "Reg", "=", "getX86SubSuperRegister", "(", "Reg", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "'", "h", "'", ":", "Reg", "=", "getX86SubSuperRegister", "(", "Reg", ",", "<NUM_LIT>", ",", "true", ")", ";", "break", ";", "case", "'", "w", "'", ":", "Reg", "=", "getX86SubSuperRegister", "(", "Reg", "," ]

GCC

h8300

MD

stmt_completion

MPU

12,905

[ ")", ")", ")", "]" ]

[ "(", "ashiftrt", ":", "DI", "(", "mult", ":", "DI", "(", "zero_extend", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "zero_extend", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "const_int", "<NUM_LIT>", ")" ]

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

12,906

[ "default", ":" ]

[ "MachineBasicBlock", "::", "iterator", "End", "=", "MBB", ".", "end", "(", ")", ";", "--", "End", ";", "assert", "(", "End", "->", "getOpcode", "(", ")", "==", "WebAssembly", "::", "END_FUNCTION", ")", ";", "--", "End", ";", "if", "(", "&", "MI", "!=", "&", "*", "End", ")", "return", "false", ";", "for", "(", "auto", "&", "MO", ":", "MI", ".", "explicit_operands", "(", ")", ")", "{", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "MFI", ".", "isVRegStackified", "(", "Reg", ")", ")", "{", "unsigned", "CopyLocalOpc", ";", "const", "TargetRegisterClass", "*", "RegClass", "=", "MRI", ".", "getRegClass", "(", "Reg", ")", ";", "switch", "(", "RegClass", "->", "getID", "(", ")", ")", "{", "case", "WebAssembly", "::", "I32RegClassID", ":", "CopyLocalOpc", "=", "WebAssembly", "::", "COPY_I32", ";", "break", ";", "case", "WebAssembly", "::", "I64RegClassID", ":", "CopyLocalOpc", "=", "WebAssembly", "::", "COPY_I64", ";", "break", ";", "case", "WebAssembly", "::", "F32RegClassID", ":", "CopyLocalOpc", "=", "WebAssembly", "::", "COPY_F32", ";", "break", ";", "case", "WebAssembly", "::", "F64RegClassID", ":", "CopyLocalOpc", "=", "WebAssembly", "::", "COPY_F64", ";", "break", ";", "case", "WebAssembly", "::", "V128RegClassID", ":", "CopyLocalOpc", "=", "WebAssembly", "::", "COPY_V128", ";", "break", ";", "case", "WebAssembly", "::", "FUNCREFRegClassID", ":", "CopyLocalOpc", "=", "WebAssembly", "::", "COPY_FUNCREF", ";", "break", ";", "case", "WebAssembly", "::", "EXTERNREFRegClassID", ":", "CopyLocalOpc", "=", "WebAssembly", "::", "COPY_EXTERNREF", ";", "break", ";", "case", "WebAssembly", "::", "EXNREFRegClassID", ":", "CopyLocalOpc", "=", "WebAssembly", "::", "COPY_EXNREF", ";", "break", ";" ]

LLVM

X86

CPP

program_repair

CPU

12,907

[ "<FIXS>", "PICBaseOffset", "=", "(", "intptr_t", ")", "MCE", ".", "getCurrentPCOffset", "(", ")", ";", "<FIXE>" ]

[ "MCE", ".", "emitByte", "(", "BaseOpcode", ")", ";", "emitConstant", "(", "<NUM_LIT>", ",", "X86InstrInfo", "::", "sizeOfImm", "(", "Desc", ")", ")", ";", "<BUGS>", "PICBaseOffset", "=", "MCE", ".", "getCurrentPCOffset", "(", ")", ";", "<BUGE>", "X86JITInfo", "*", "JTI", "=", "TM", ".", "getJITInfo", "(", ")", ";", "JTI", "->", "setPICBase", "(", "MCE", ".", "getCurrentPCValue", "(", ")", ")", ";", "break", ";" ]

GCC

aarch64

MD

stmt_completion

CPU

12,908

[ "<STR_LIT>", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "P", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "GPF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "GPF", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "GPF", "<NUM_LIT>", "<STR_LIT>" ]

GCC

mips

MD

next_suggestion

CPU

12,909

[ "else" ]

[ "{", "if", "(", "BYTES_BIG_ENDIAN", ")", "emit_insn", "(", "gen_vec_perm_const_ps", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "const1_rtx", ",", "const2_rtx", ")", ")" ]

GCC

stormy16

CPP

stmt_completion

CPU

12,910

[ "<STR_LIT>", "b%s %s,.+8 | jmpf %s", "<STR_LIT>", ";" ]

[ "}", "else", "operands", "=", "<STR_LIT>", "%2,%3", "<STR_LIT>", ";", "if", "(", "really_reversed", ")", "code", "=", "reverse_condition", "(", "code", ")", ";", "switch", "(", "code", ")", "{", "case", "EQ", ":", "ccode", "=", "<STR_LIT>", "z", "<STR_LIT>", ";", "break", ";", "case", "NE", ":", "ccode", "=", "<STR_LIT>", "nz", "<STR_LIT>", ";", "break", ";", "case", "GE", ":", "ccode", "=", "<STR_LIT>", "ge", "<STR_LIT>", ";", "break", ";", "case", "LT", ":", "ccode", "=", "<STR_LIT>", "lt", "<STR_LIT>", ";", "break", ";", "case", "GT", ":", "ccode", "=", "<STR_LIT>", "gt", "<STR_LIT>", ";", "break", ";", "case", "LE", ":", "ccode", "=", "<STR_LIT>", "le", "<STR_LIT>", ";", "break", ";", "case", "GEU", ":", "ccode", "=", "<STR_LIT>", "nc", "<STR_LIT>", ";", "break", ";", "case", "LTU", ":", "ccode", "=", "<STR_LIT>", "c", "<STR_LIT>", ";", "break", ";", "case", "GTU", ":", "ccode", "=", "<STR_LIT>", "hi", "<STR_LIT>", ";", "break", ";", "case", "LEU", ":", "ccode", "=", "<STR_LIT>", "ls", "<STR_LIT>", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "need_longbranch", ")", "templ", "=" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

12,911

[ ")", ";" ]

[ "unsigned", "getUnits", "(", ")", "const", "{", "return", "(", "Slots" ]

GCC

mips

CPP

next_suggestion

CPU

12,912

[ "return", "false", ";" ]

[ "if", "(", "mips_use_pcrel_pool_p", "[", "(", "int", ")", "type", "]", ")", "return", "false", ";", "if", "(", "SMALL_INT", "(", "offset", ")", "&&", "mips_symbol_insns", "(", "type", ",", "MAX_MACHINE_MODE", ")", ">", "<NUM_LIT>", ")", "return", "true", ";", "if", "(", "TARGET_MIPS16_PCREL_LOADS", "&&", "mips_got_symbol_type_p", "(", "type", ")", ")", "return", "true", ";", "}", "if", "(", "tls_referenced_p", "(", "x", ")", ")", "return", "true", ";" ]

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

12,913

[ "case", "MVT", "::", "f64", ":" ]

[ "VTIsi1", "=", "true", ";", "[", "[", "fallthrough", "]", "]", ";", "case", "MVT", "::", "i8", ":", "Opc", "=", "A64", "?", "WebAssembly", "::", "STORE8_I32_A64", ":", "WebAssembly", "::", "STORE8_I32_A32", ";", "break", ";", "case", "MVT", "::", "i16", ":", "Opc", "=", "A64", "?", "WebAssembly", "::", "STORE16_I32_A64", ":", "WebAssembly", "::", "STORE16_I32_A32", ";", "break", ";", "case", "MVT", "::", "i32", ":", "Opc", "=", "A64", "?", "WebAssembly", "::", "STORE_I32_A64", ":", "WebAssembly", "::", "STORE_I32_A32", ";", "break", ";", "case", "MVT", "::", "i64", ":", "Opc", "=", "A64", "?", "WebAssembly", "::", "STORE_I64_A64", ":", "WebAssembly", "::", "STORE_I64_A32", ";", "break", ";", "case", "MVT", "::", "f32", ":", "Opc", "=", "A64", "?", "WebAssembly", "::", "STORE_F32_A64", ":", "WebAssembly", "::", "STORE_F32_A32", ";", "break", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

12,914

[ "let", "isPseudo", "=", "<NUM_LIT>", ";" ]

[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

12,915

[ "<NUM_LIT>", ">", ";" ]

[ "def", "FalseLanesNone", ":", "FalseLanesEnum", "<" ]

LLVM

Hexagon

TD

next_suggestion

DSP

12,916

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rss", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rtt", ";", "let", "IClass", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "MajOp", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rdd", ";" ]

GCC

i386

MD

stmt_completion

CPU

12,917

[ "<STR_LIT>", ")" ]

[ "(", "define_cpu_unit", "<STR_LIT>" ]

LLVM

AArch64

TD

stmt_completion

CPU

12,918

[ "[", "]", ">", ";" ]

[ "def", "ro_Windexed16", ":", "ComplexPattern", "<", "i64", ",", "<NUM_LIT>", ",", "<STR_LIT>", "," ]

LLVM

PowerPC

CPP

program_repair

CPU

12,919

[ "<FIXS>", "makeRelocationInfo", "(", "MRE", ",", "FixupOffset", ",", "Index", ",", "IsPCRel", ",", "Log2Size", ",", "false", ",", "Type", ")", ";", "Writer", "->", "addRelocation", "(", "RelSymbol", ",", "Fragment", "->", "getParent", "(", ")", ",", "MRE", ")", ";", "<FIXE>" ]

[ "MachO", "::", "any_relocation_info", "MRE", ";", "<BUGS>", "makeRelocationInfo", "(", "MRE", ",", "FixupOffset", ",", "Index", ",", "IsPCRel", ",", "Log2Size", ",", "IsExtern", ",", "Type", ")", ";", "Writer", "->", "addRelocation", "(", "Fragment", "->", "getParent", "(", ")", ",", "MRE", ")", ";", "<BUGE>", "}", "MCObjectWriter", "*", "llvm", "::", "createPPCMachObjectWriter", "(", "raw_ostream", "&", "OS", ",", "bool", "Is64Bit", "," ]

LLVM

AArch64

CPP

program_repair

CPU

12,920

[ "<FIXS>", "const", "unsigned", "Opc_rr", ",", "const", "unsigned", "Opc_ri", ")", "{", "<FIXE>", "<FIXS>", "unsigned", "Opc", ";", "SDValue", "Offset", ",", "Base", ";", "std", "::", "tie", "(", "Opc", ",", "Base", ",", "Offset", ")", "=", "findAddrModeSVELoadStore", "Scale", ">", "(", "N", ",", "Opc_rr", ",", "Opc_ri", ",", "N", "->", "getOperand", "(", "NumVecs", "+", "<NUM_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i64", ")", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "RegSeq", ",", "N", "->", "getOperand", "(", "NumVecs", "+", "<NUM_LIT>", ")", ",", "Base", ",", "Offset", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "<FIXE>" ]

[ "ReplaceNode", "(", "N", ",", "St", ")", ";", "}", "void", "AArch64DAGToDAGISel", "::", "SelectPredicatedStore", "(", "SDNode", "*", "N", ",", "unsigned", "NumVecs", ",", "<BUGS>", "const", "unsigned", "Opc", ")", "{", "<BUGE>", "SDLoc", "dl", "(", "N", ")", ";", "SmallVector", "SDValue", ",", "<NUM_LIT>", ">", "Regs", "(", "N", "->", "op_begin", "(", ")", "+", "<NUM_LIT>", ",", "N", "->", "op_begin", "(", ")", "+", "<NUM_LIT>", "+", "NumVecs", ")", ";", "SDValue", "RegSeq", "=", "createZTuple", "(", "Regs", ")", ";", "<BUGS>", "SDValue", "Ops", "[", "]", "=", "{", "RegSeq", ",", "N", "->", "getOperand", "(", "NumVecs", "+", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "NumVecs", "+", "<NUM_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i64", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "<BUGE>", "SDNode", "*", "St", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Ops", ")", ";", "ReplaceNode", "(", "N", ",", "St", ")", ";" ]

GCC

aarch64

CPP

next_suggestion

CPU

12,921

[ "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "uint64x1_t", ")", "_", "_", "builtin_aarch64_get_dregxidi", "(", "_", "_", "o", ",", "<NUM_LIT>", ")", ";" ]

[ "_", "_", "o", "=", "_", "_", "builtin_aarch64_ld4rdi", "(", "(", "const", "_", "_", "builtin_aarch64_simd_di", "*", ")", "_", "_", "a", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "uint64x1_t", ")", "_", "_", "builtin_aarch64_get_dregxidi", "(", "_", "_", "o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "uint64x1_t", ")", "_", "_", "builtin_aarch64_get_dregxidi", "(", "_", "_", "o", ",", "<NUM_LIT>", ")", ";" ]

LLVM

X86

CPP

program_repair

CPU

12,922

[ "<FIXS>", "int", "NumV2Elements", "=", "std", "::", "count_if", "(", "Mask", ".", "begin", "(", ")", ",", "Mask", ".", "end", "(", ")", ",", "[", "]", "(", "int", "M", ")", "{", "return", "M", ">=", "<NUM_LIT>", ";", "}", ")", ";", "if", "(", "NumV2Elements", "==", "<NUM_LIT>", ")", "<FIXE>" ]

[ "ArrayRef", "int", ">", "Mask", "=", "SVOp", "->", "getMask", "(", ")", ";", "assert", "(", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected mask size for v4 shuffle!", "<STR_LIT>", ")", ";", "<BUGS>", "if", "(", "isSingleInputShuffleMask", "(", "Mask", ")", ")", "<BUGE>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v4i32", ",", "V1", "," ]

GCC

m68k

MD

program_repair

MPU

12,923

[ "<FIXS>", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]

[ "<STR_LIT>", "{", "return", "MOTOROLA", "?", "<STR_LIT>", ":", "<STR_LIT>", "<BUGS>", "}", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "pc", ")" ]

LLVM

X86

TD

stmt_completion

CPU

12,924

[ "<STR_LIT>", ",", "[", "]", ",", "IIC_PUSH_MEM", ">", ",", "OpSize16", ";" ]

[ "def", "PUSH16rmm", ":", "I", "<", "<NUM_LIT>", ",", "MRM6m", ",", "(", "outs", ")", ",", "(", "ins", "i16mem", ":", "$", "src", ")", "," ]

LLVM

Mips

CPP

program_repair

CPU

12,925

[ "<FIXS>", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "#", "include", "<STR_LIT>", "llvm/GlobalValue.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Instructions.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Intrinsics.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Support/CFG.h", "<STR_LIT>", "<FIXE>" ]

[ "#", "define", "DEBUG_TYPE", "<STR_LIT>", "mips-isel", "<STR_LIT>", "#", "include", "<STR_LIT>", "Mips.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "MipsAnalyzeImmediate.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "MipsMachineFunction.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "MipsRegisterInfo.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "MipsSubtarget.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "MipsTargetMachine.h", "<STR_LIT>", "<BUGS>", "#", "include", "<STR_LIT>", "MCTargetDesc/MipsBaseInfo.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/GlobalValue.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Instructions.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Intrinsics.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Support/CFG.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Type.h", "<STR_LIT>", "<BUGE>", "#", "include", "<STR_LIT>", "llvm/CodeGen/MachineConstantPool.h", "<STR_LIT>", "<BUGS>", "#", "include", "<STR_LIT>", "llvm/CodeGen/MachineFunction.h", "<STR_LIT>", "<BUGE>", "#", "include", "<STR_LIT>", "llvm/CodeGen/MachineFrameInfo.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/MachineInstrBuilder.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/MachineRegisterInfo.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/SelectionDAGISel.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/SelectionDAGNodes.h", "<STR_LIT>", "<BUGS>", "#", "include", "<STR_LIT>", "llvm/Target/TargetMachine.h", "<STR_LIT>", "<BUGE>", "#", "include", "<STR_LIT>", "llvm/Support/Debug.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Support/ErrorHandling.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Support/raw_ostream.h", "<STR_LIT>", "using", "namespace", "llvm", ";" ]

GCC

arm

MD

stmt_completion

CPU

12,926

[ "match_code", "<STR_LIT>", ")" ]

[ "(", "and", "(" ]

LLVM

X86

CPP

program_repair

CPU

12,927

[ "<FIXS>", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "TRUNCATE", "&&", "N0", ".", "hasOneUse", "(", ")", "&&", "hasNoSignedComparisonUses", "(", "Node", ")", ")", "<FIXE>" ]

[ "SDValue", "N0", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "<BUGS>", "MVT", "CmpVT", "=", "N0", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "TRUNCATE", "&&", "N0", ".", "hasOneUse", "(", ")", ")", "<BUGE>", "N0", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

12,928

[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

GCC

mep

MD

stmt_completion

CPU

12,929

[ "<STR_LIT>", ")" ]

[ "]", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>" ]

LLVM

PowerPC

CPP

code_generation

CPU

12,930

[ "void", "PPCFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "PPCInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "PPCInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", "&&", "I", "->", "getOpcode", "(", ")", "==", "PPC", "::", "ADJCALLSTACKUP", ")", "{", "if", "(", "int", "CalleeAmt", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "{", "bool", "is64Bit", "=", "Subtarget", ".", "isPPC64", "(", ")", ";", "CalleeAmt", "*=", "-", "<NUM_LIT>", ";", "unsigned", "StackReg", "=", "is64Bit", "?", "PPC", "::", "X1", ":", "PPC", "::", "R1", ";", "unsigned", "TmpReg", "=", "is64Bit", "?", "PPC", "::", "X0", ":", "PPC", "::", "R0", ";", "unsigned", "ADDIInstr", "=", "is64Bit", "?", "PPC", "::", "ADDI8", ":", "PPC", "::", "ADDI", ";", "unsigned", "ADDInstr", "=", "is64Bit", "?", "PPC", "::", "ADD8", ":", "PPC", "::", "ADD4", ";", "unsigned", "LISInstr", "=", "is64Bit", "?", "PPC", "::", "LIS8", ":", "PPC", "::", "LIS", ";", "unsigned", "ORIInstr", "=", "is64Bit", "?", "PPC", "::", "ORI8", ":", "PPC", "::", "ORI", ";", "MachineInstr", "*", "MI", "=", "I", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "CalleeAmt", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "dl", ",", "TII", ".", "get", "(", "ADDIInstr", ")", ",", "StackReg", ")", ".", "addReg", "(", "StackReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "CalleeAmt", ")", ";", "}", "else", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "I", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "LISInstr", ")", ",", "TmpReg", ")", ".", "addImm", "(", "CalleeAmt", ">>", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ORIInstr", ")", ",", "TmpReg", ")", ".", "addReg", "(", "TmpReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "CalleeAmt", "&", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ADDInstr", ")", ",", "StackReg", ")", ".", "addReg", "(", "StackReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "TmpReg", ")", ";", "}", "}", "}", "MBB", ".", "erase", "(", "I", ")", ";", "}" ]

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

LLVM

SystemZ

CPP

next_suggestion

CPU

12,931

[ "for", "(", "auto", "SI", "=", "MBB", "->", "succ_begin", "(", ")", ",", "SE", "=", "MBB", "->", "succ_end", "(", ")", ";", "SI", "!=", "SE", ";", "++", "SI", ")", "if", "(", "(", "*", "SI", ")", "->", "isLiveIn", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "return", "false", ";" ]

[ "static", "bool", "checkCCKill", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "MBB", ")", "{", "MachineBasicBlock", "::", "iterator", "miI", "(", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "miE", "=", "MBB", "->", "end", "(", ")", ";", "miI", "!=", "miE", ";", "++", "miI", ")", "{", "const", "MachineInstr", "&", "mi", "=", "*", "miI", ";", "if", "(", "mi", ".", "readsRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "return", "false", ";", "if", "(", "mi", ".", "definesRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "break", ";", "}", "if", "(", "miI", "==", "MBB", "->", "end", "(", ")", ")", "{" ]

LLVM

ARM64

TD

next_suggestion

CPU

12,932

[ "let", "ParserMatchClass", "=", "MoveVecShifterOperand", ";" ]

[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "EncoderMethod", "=", "<STR_LIT>", ";" ]

GCC

i386

MD

stmt_completion

CPU

12,933

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>" ]

GCC

arm

CPP

stmt_completion

CPU

12,934

[ ")", "_", "_", "b", ")", ";" ]

[ "vraddhn_u64", "(", "uint64x2_t", "_", "_", "a", ",", "uint64x2_t", "_", "_", "b", ")", "{", "return", "(", "uint32x2_t", ")", "_", "_", "builtin_neon_vraddhnv2di", "(", "(", "int64x2_t", ")", "_", "_", "a", ",", "(", "int64x2_t" ]

LLVM

ARM

TD

next_suggestion

CPU

12,935

[ "}" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "imm8", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm8", ";" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

12,936

[ "let", "Constraints", "=", "<STR_LIT>", ";" ]

[ "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "op", ";", "let", "OperandType", "=", "optype", ";", "let", "Switches", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sw", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "VectorPred", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Pred", ")", ",", "<STR_LIT>", ")", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";", "let", "HasImm", "=", "<NUM_LIT>", ";", "let", "immOpNum", "=", "<NUM_LIT>", ";", "let", "OutOfSlotData", "=", "<NUM_LIT>", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

12,937

[ "if", "(", "Helper", ".", "fewerElementsVector", "(", "MI", ",", "<NUM_LIT>", ",", "LoadSplitTy", ")", "!=", "LegalizerHelper", "::", "Legalized", ")", "return", "false", ";" ]

[ "if", "(", "PtrBank", "==", "&", "AMDGPU", "::", "SGPRRegBank", ")", "{", "if", "(", "LoadSize", "!=", "<NUM_LIT>", ")", "return", "false", ";", "MachineMemOperand", "*", "MMO", "=", "*", "MI", ".", "memoperands_begin", "(", ")", ";", "Register", "PtrReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "ApplyRegBankMapping", "O", "(", "*", "this", ",", "MRI", ",", "&", "AMDGPU", "::", "SGPRRegBank", ")", ";", "MachineIRBuilder", "B", "(", "MI", ",", "O", ")", ";", "if", "(", "MMO", "->", "getAlign", "(", ")", "<", "Align", "(", "<NUM_LIT>", ")", ")", "{", "LLT", "Part64", ",", "Part32", ";", "std", "::", "tie", "(", "Part64", ",", "Part32", ")", "=", "splitUnequalType", "(", "LoadTy", ",", "<NUM_LIT>", ")", ";", "auto", "Load0", "=", "B", ".", "buildLoadFromOffset", "(", "Part64", ",", "PtrReg", ",", "*", "MMO", ",", "<NUM_LIT>", ")", ";", "auto", "Load1", "=", "B", ".", "buildLoadFromOffset", "(", "Part32", ",", "PtrReg", ",", "*", "MMO", ",", "<NUM_LIT>", ")", ";", "auto", "Undef", "=", "B", ".", "buildUndef", "(", "LoadTy", ")", ";", "auto", "Ins0", "=", "B", ".", "buildInsert", "(", "LoadTy", ",", "Undef", ",", "Load0", ",", "<NUM_LIT>", ")", ";", "B", ".", "buildInsert", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Ins0", ",", "Load1", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "LLT", "WiderTy", "=", "widen96To128", "(", "LoadTy", ")", ";", "auto", "WideLoad", "=", "B", ".", "buildLoadFromOffset", "(", "WiderTy", ",", "PtrReg", ",", "*", "MMO", ",", "<NUM_LIT>", ")", ";", "B", ".", "buildExtract", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "WideLoad", ",", "<NUM_LIT>", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "LoadSize", "<=", "MaxNonSmrdLoadSize", ")", "return", "false", ";", "SmallVector", "<", "Register", ",", "<NUM_LIT>", ">", "DefRegs", "(", "OpdMapper", ".", "getVRegs", "(", "<NUM_LIT>", ")", ")", ";", "SmallVector", "<", "Register", ",", "<NUM_LIT>", ">", "SrcRegs", "(", "OpdMapper", ".", "getVRegs", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "SrcRegs", ".", "empty", "(", ")", ")", "SrcRegs", ".", "push_back", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "assert", "(", "LoadSize", "%", "MaxNonSmrdLoadSize", "==", "<NUM_LIT>", ")", ";", "Register", "BasePtrReg", "=", "SrcRegs", "[", "<NUM_LIT>", "]", ";", "LLT", "PtrTy", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "MRI", ".", "setType", "(", "BasePtrReg", ",", "PtrTy", ")", ";", "unsigned", "NumSplitParts", "=", "LoadTy", ".", "getSizeInBits", "(", ")", "/", "MaxNonSmrdLoadSize", ";", "const", "LLT", "LoadSplitTy", "=", "LoadTy", ".", "divide", "(", "NumSplitParts", ")", ";", "ApplyRegBankMapping", "Observer", "(", "*", "this", ",", "MRI", ",", "&", "AMDGPU", "::", "VGPRRegBank", ")", ";", "MachineIRBuilder", "B", "(", "MI", ",", "Observer", ")", ";", "LegalizerHelper", "Helper", "(", "B", ".", "getMF", "(", ")", ",", "Observer", ",", "B", ")", ";", "if", "(", "LoadTy", ".", "isVector", "(", ")", ")", "{" ]

GCC

rs6000

MD

next_suggestion

CPU

12,938

[ "DONE" ]

[ "<STR_LIT>", "{", "if", "(", "BYTES_BIG_ENDIAN", ")", "emit_insn", "(", "gen_altivec_vmuleuw", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "else", "emit_insn", "(", "gen_altivec_vmulouw", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

12,939

[ "bits", "<", "<NUM_LIT>", ">", "Rd32", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "II", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "II", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

LLVM

ARM

TD

stmt_completion

CPU

12,940

[ ":", "$", "RdaLoDest", ",", "tGPROdd", ":", "$", "RdaHiDest", ")", ",", "iops", ",", "NoItinerary", ",", "iname", ",", "suffix", ",", "<STR_LIT>", ",", "cstr", ",", "pattern", ">", "{" ]

[ "class", "MVE_VMLALDAVBase", "<", "string", "iname", ",", "string", "suffix", ",", "dag", "iops", ",", "string", "cstr", ",", "bit", "sz", ",", "bit", "bit_28", ",", "bit", "A", ",", "bit", "X", ",", "bit", "bit_8", ",", "bit", "bit_0", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "MVE_rDest", "<", "(", "outs", "tGPREven" ]

LLVM

X86

CPP

stmt_completion

CPU

12,941

[ "CMOV_V64I1", ":" ]

[ "case", "X86", "::", "CMOV_V16F32", ":", "case", "X86", "::", "CMOV_V8F32", ":", "case", "X86", "::", "CMOV_V8F64", ":", "case", "X86", "::", "CMOV_V8I64", ":", "case", "X86", "::", "CMOV_V8I1", ":", "case", "X86", "::", "CMOV_V16I1", ":", "case", "X86", "::", "CMOV_V32I1", ":", "case", "X86", "::" ]

GCC

mips

CPP

stmt_completion

CPU

12,942

[ ")", ";" ]

[ "struct", "mips_multi_member", "*", "member", ";", "va_list", "ap", ";", "unsigned", "int", "i", ";", "rtx", "op", ";", "member", "=", "mips_multi_add", "(", ")", ";", "member", "->", "is_label_p", "=", "false", ";", "member", "->", "format", "=", "format", ";", "va_start", "(", "ap", ",", "format", ")", ";", "i", "=", "<NUM_LIT>", ";", "while", "(", "(", "op", "=", "va_arg", "(", "ap", ",", "rtx", ")", ")", ")", "member", "->", "operands", "[", "i", "++", "]", "=", "op", ";", "va_end", "(", "ap" ]

GCC

s390

MD

next_suggestion

MPU

12,943

[ "<STR_LIT>" ]

[ "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

12,944

[ "return", "DAG", ".", "getMemcpy", "(", "Chain", ",", "dl", ",", "Dst", ",", "Src", ",", "SizeNode", ",", "Flags", ".", "getByValAlign", "(", ")", ",", "false", ",", "false", ",", "NULL", ",", "<NUM_LIT>", ",", "NULL", ",", "<NUM_LIT>", ")", ";" ]

[ "static", "SDValue", "CreateCopyOfByValArgument", "(", "SDValue", "Src", ",", "SDValue", "Dst", ",", "SDValue", "Chain", ",", "ISD", "::", "ArgFlagsTy", "Flags", ",", "SelectionDAG", "&", "DAG", ",", "DebugLoc", "dl", ")", "{", "SDValue", "SizeNode", "=", "DAG", ".", "getConstant", "(", "Flags", ".", "getByValSize", "(", ")", ",", "MVT", "::", "i32", ")", ";" ]

GCC

sh

CPP

code_generation

CPU

12,945

[ "static", "rtx_code_label", "*", "add_constant", "(", "rtx", "x", ",", "machine_mode", "mode", ",", "rtx", "last_value", ")", "{", "rtx_code_label", "*", "lab", ",", "*", "new", "_", "rtx", ";", "label_ref_list_t", "ref", ",", "new", "ref", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "pool_size", ";", "i", "++", ")", "{", "if", "(", "x", "->", "code", "==", "pool_vector", "[", "i", "]", ".", "value", "->", "code", "&&", "mode", "==", "pool_vector", "[", "i", "]", ".", "mode", ")", "{", "if", "(", "x", "->", "code", "==", "CODE_LABEL", ")", "{", "if", "(", "XINT", "(", "x", ",", "<NUM_LIT>", ")", "!=", "XINT", "(", "pool_vector", "[", "i", "]", ".", "value", ",", "<NUM_LIT>", ")", ")", "continue", ";", "}", "if", "(", "rtx_equal_p", "(", "x", ",", "pool_vector", "[", "i", "]", ".", "value", ")", ")", "{", "lab", "=", "new", "_", "rtx", "=", "<NUM_LIT>", ";", "if", "(", "!", "last_value", "||", "!", "i", "||", "!", "rtx_equal_p", "(", "last_value", ",", "pool_vector", "[", "i", "-", "<NUM_LIT>", "]", ".", "value", ")", ")", "{", "new", "_", "rtx", "=", "gen_label_rtx", "(", ")", ";", "LABEL_REFS", "(", "new", "_", "rtx", ")", "=", "pool_vector", "[", "i", "]", ".", "label", ";", "pool_vector", "[", "i", "]", ".", "label", "=", "lab", "=", "new", "_", "rtx", ";", "}", "if", "(", "lab", "&&", "pool_window_label", ")", "{", "new", "ref", "=", "label_ref_list_d_pool", ".", "allocate", "(", ")", ";", "new", "ref", "->", "label", "=", "pool_window_label", ";", "ref", "=", "pool_vector", "[", "pool_window_last", "]", ".", "wend", ";", "new", "ref", "->", "next", "=", "ref", ";", "pool_vector", "[", "pool_window_last", "]", ".", "wend", "=", "new", "ref", ";", "}", "if", "(", "new", "_", "rtx", ")", "pool_window_label", "=", "new", "_", "rtx", ";", "pool_window_last", "=", "i", ";", "return", "lab", ";", "}", "}", "}", "pool_vector", "[", "pool_size", "]", ".", "value", "=", "x", ";", "if", "(", "last_value", "&&", "rtx_equal_p", "(", "last_value", ",", "pool_vector", "[", "pool_size", "-", "<NUM_LIT>", "]", ".", "value", ")", ")", "{", "lab", "=", "<NUM_LIT>", ";", "pool_vector", "[", "pool_size", "-", "<NUM_LIT>", "]", ".", "part_of_sequence_p", "=", "true", ";", "}", "else", "lab", "=", "gen_label_rtx", "(", ")", ";", "pool_vector", "[", "pool_size", "]", ".", "mode", "=", "mode", ";", "pool_vector", "[", "pool_size", "]", ".", "label", "=", "lab", ";", "pool_vector", "[", "pool_size", "]", ".", "wend", "=", "NULL", ";", "pool_vector", "[", "pool_size", "]", ".", "part_of_sequence_p", "=", "(", "lab", "==", "<NUM_LIT>", ")", ";", "if", "(", "lab", "&&", "pool_window_label", ")", "{", "new", "ref", "=", "label_ref_list_d_pool", ".", "allocate", "(", ")", ";", "new", "ref", "->", "label", "=", "pool_window_label", ";", "ref", "=", "pool_vector", "[", "pool_window_last", "]", ".", "wend", ";", "new", "ref", "->", "next", "=", "ref", ";", "pool_vector", "[", "pool_window_last", "]", ".", "wend", "=", "new", "ref", ";", "}", "if", "(", "lab", ")", "pool_window_label", "=", "lab", ";", "pool_window_last", "=", "pool_size", ";", "pool_size", "++", ";", "return", "lab", ";", "}" ]

[ "Add", "a", "constant", "to", "the", "pool", "and", "return", "its", "label", "." ]

GCC

i386

CPP

next_suggestion

CPU

12,946

[ "}" ]

[ "extern", "_", "_", "inline", "_", "Float16", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_cvtsh_h", "(", "_", "_", "m512h", "_", "_", "A", ")", "{", "return", "_", "_", "A", "[", "<NUM_LIT>", "]", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

12,947

[ "let", "isPredicated", "=", "<NUM_LIT>", ";" ]

[ "def", "J4_cmpgt_tp1_jump_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "GeneralSubRegs", ":", "$", "Rt16", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_56336eb0", ",", "TypeCJ", ">", ",", "Enc_6a5972", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

12,948

[ "}" ]

[ "def", "i64_imm0_65535", ":", "Operand", "<", "i64", ">", ",", "TImmLeaf", "<", "i64", ",", "[", "{", "return", "(", "(", "uint64_t", ")", "Imm", ")", "<", "<NUM_LIT>", ";", "}", "]", ">", ";" ]

GCC

aarch64

CPP

next_suggestion

CPU

12,949

[ "}" ]

[ "return", "AARCH64_BIG_LITTLE", "(", "core", "[", "<NUM_LIT>", "]", ",", "core", "[", "<NUM_LIT>", "]", ")", "==", "bL_core", "||", "AARCH64_BIG_LITTLE", "(", "core", "[", "<NUM_LIT>", "]", ",", "core", "[", "<NUM_LIT>", "]", ")", "==", "bL_core", ";", "}", "static", "bool", "valid_bL_core_p", "(", "unsigned", "int", "*", "core", ",", "unsigned", "int", "bL_core", ")", "{", "return", "AARCH64_BIG_LITTLE", "(", "core", "[", "<NUM_LIT>", "]", ",", "core", "[", "<NUM_LIT>", "]", ")", "==", "bL_core", "||", "AARCH64_BIG_LITTLE", "(", "core", "[", "<NUM_LIT>", "]", ",", "core", "[", "<NUM_LIT>", "]", ")", "==", "bL_core", ";" ]

LLVM

X86

TD

program_repair

CPU

12,950

[ "<FIXS>", "let", "hasSideEffects", "=", "<NUM_LIT>", "indef", "LEA16r", ":", "I", "<NUM_LIT>", ",", "MRMSrcMem", ",", "(", "outs", "GR16", ":", "$", "dst", ")", ",", "(", "ins", "anymem", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "OpSize16", ";", "let", "isReMaterializable", "=", "<NUM_LIT>", "indef", "LEA32r", ":", "I", "<NUM_LIT>", ",", "MRMSrcMem", ",", "(", "outs", "GR32", ":", "$", "dst", ")", ",", "(", "ins", "anymem", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "GR32", ":", "$", "dst", ",", "lea32addr", ":", "$", "src", ")", "]", ">", ",", "OpSize32", ",", "Requires", "[", "Not64BitMode", "]", ">", ";", "def", "LEA64_32r", ":", "I", "<NUM_LIT>", ",", "MRMSrcMem", ",", "(", "outs", "GR32", ":", "$", "dst", ")", ",", "(", "ins", "lea64_32mem", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "GR32", ":", "$", "dst", ",", "lea64_32addr", ":", "$", "src", ")", "]", ">", ",", "OpSize32", ",", "Requires", "[", "In64BitMode", "]", ">", ";", "let", "isReMaterializable", "=", "<NUM_LIT>", "indef", "LEA64r", ":", "RI", "<NUM_LIT>", ",", "MRMSrcMem", ",", "(", "outs", "GR64", ":", "$", "dst", ")", ",", "(", "ins", "lea64mem", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "GR64", ":", "$", "dst", ",", "lea64addr", ":", "$", "src", ")", "]", ">", ";", "<FIXE>", "<FIXS>", "def", "PLEA32r", ":", "PseudoI", "(", "outs", "GR32", ":", "$", "dst", ")", ",", "(", "ins", "anymem", ":", "$", "src", ")", ",", "[", "]", ">", ";", "def", "PLEA64r", ":", "PseudoI", "(", "outs", "GR64", ":", "$", "dst", ")", ",", "(", "ins", "anymem", ":", "$", "src", ")", ",", "[", "]", ">", ";", "<FIXE>" ]

[ "let", "SchedRW", "=", "[", "WriteLEA", "]", "in", "{", "<BUGS>", "let", "hasSideEffects", "=", "<NUM_LIT>", "indef", "LEA16r", ":", "I", "<NUM_LIT>", ",", "MRMSrcMem", ",", "(", "outs", "GR16", ":", "$", "dst", ")", ",", "(", "ins", "anymem", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "OpSize16", ";", "let", "isReMaterializable", "=", "<NUM_LIT>", "indef", "LEA32r", ":", "I", "<NUM_LIT>", ",", "MRMSrcMem", ",", "(", "outs", "GR32", ":", "$", "dst", ")", ",", "(", "ins", "anymem", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "GR32", ":", "$", "dst", ",", "lea32addr", ":", "$", "src", ")", "]", ">", ",", "OpSize32", ",", "Requires", "[", "Not64BitMode", "]", ">", ";", "def", "LEA64_32r", ":", "I", "<NUM_LIT>", ",", "MRMSrcMem", ",", "(", "outs", "GR32", ":", "$", "dst", ")", ",", "(", "ins", "lea64_32mem", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "GR32", ":", "$", "dst", ",", "lea64_32addr", ":", "$", "src", ")", "]", ">", ",", "OpSize32", ",", "Requires", "[", "In64BitMode", "]", ">", ";", "let", "isReMaterializable", "=", "<NUM_LIT>", "indef", "LEA64r", ":", "RI", "<NUM_LIT>", ",", "MRMSrcMem", ",", "(", "outs", "GR64", ":", "$", "dst", ")", ",", "(", "ins", "lea64mem", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "GR64", ":", "$", "dst", ",", "lea64addr", ":", "$", "src", ")", "]", ">", ";", "<BUGE>", "}", "let", "SchedRW", "=", "[", "WriteLEA", "]", ",", "isPseudo", "=", "true", ",", "hasSideEffects", "=", "<NUM_LIT>", "in", "{", "<BUGS>", "def", "PLEA32r", ":", "PseudoI", "(", "outs", "GR32", ":", "$", "dst", ")", ",", "(", "ins", "anymem", ":", "$", "src", ")", ",", "[", "]", ">", ";", "def", "PLEA64r", ":", "PseudoI", "(", "outs", "GR64", ":", "$", "dst", ")", ",", "(", "ins", "anymem", ":", "$", "src", ")", ",", "[", "]", ">", ";", "<BUGE>", "}" ]

LLVM

X86

CPP

next_suggestion

CPU

12,951

[ "case", "X86", "::", "OR16rr", ":", "case", "X86", "::", "OR8rr", ":", "case", "X86", "::", "OR64rm", ":" ]

[ "case", "X86", "::", "ADD32rm", ":", "case", "X86", "::", "ADD16rm", ":", "case", "X86", "::", "ADD8rm", ":", "case", "X86", "::", "INC64r", ":", "case", "X86", "::", "INC32r", ":", "case", "X86", "::", "INC16r", ":", "case", "X86", "::", "INC8r", ":", "case", "X86", "::", "INC64_32r", ":", "case", "X86", "::", "INC64_16r", ":", "case", "X86", "::", "AND64ri32", ":", "case", "X86", "::", "AND64ri8", ":", "case", "X86", "::", "AND32ri", ":", "case", "X86", "::", "AND32ri8", ":", "case", "X86", "::", "AND16ri", ":", "case", "X86", "::", "AND16ri8", ":", "case", "X86", "::", "AND8ri", ":", "case", "X86", "::", "AND64rr", ":", "case", "X86", "::", "AND32rr", ":", "case", "X86", "::", "AND16rr", ":", "case", "X86", "::", "AND8rr", ":", "case", "X86", "::", "AND64rm", ":", "case", "X86", "::", "AND32rm", ":", "case", "X86", "::", "AND16rm", ":", "case", "X86", "::", "AND8rm", ":", "case", "X86", "::", "XOR64ri32", ":", "case", "X86", "::", "XOR64ri8", ":", "case", "X86", "::", "XOR32ri", ":", "case", "X86", "::", "XOR32ri8", ":", "case", "X86", "::", "XOR16ri", ":", "case", "X86", "::", "XOR16ri8", ":", "case", "X86", "::", "XOR8ri", ":", "case", "X86", "::", "XOR64rr", ":", "case", "X86", "::", "XOR32rr", ":", "case", "X86", "::", "XOR16rr", ":", "case", "X86", "::", "XOR8rr", ":", "case", "X86", "::", "XOR64rm", ":", "case", "X86", "::", "XOR32rm", ":", "case", "X86", "::", "XOR16rm", ":", "case", "X86", "::", "XOR8rm", ":", "case", "X86", "::", "OR64ri32", ":", "case", "X86", "::", "OR64ri8", ":", "case", "X86", "::", "OR32ri", ":", "case", "X86", "::", "OR32ri8", ":", "case", "X86", "::", "OR16ri", ":", "case", "X86", "::", "OR16ri8", ":", "case", "X86", "::", "OR8ri", ":", "case", "X86", "::", "OR64rr", ":", "case", "X86", "::", "OR32rr", ":" ]

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

12,952

[ "}" ]

[ "return", "true", ";", "case", "Intrinsic", "::", "wasm_atomic_wait_i32", ":", "Info", ".", "opc", "=", "ISD", "::", "INTRINSIC_W_CHAIN", ";", "Info", ".", "memVT", "=", "MVT", "::", "i32", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "align", "=", "Align", "(", "<NUM_LIT>", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOVolatile", "|", "MachineMemOperand", "::", "MOLoad", ";", "return", "true", ";", "case", "Intrinsic", "::", "wasm_atomic_wait_i64", ":", "Info", ".", "opc", "=", "ISD", "::", "INTRINSIC_W_CHAIN", ";", "Info", ".", "memVT", "=", "MVT", "::", "i64", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "align", "=", "Align", "(", "<NUM_LIT>", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOVolatile", "|", "MachineMemOperand", "::", "MOLoad", ";", "return", "true", ";", "case", "Intrinsic", "::", "wasm_load32_zero", ":", "case", "Intrinsic", "::", "wasm_load64_zero", ":", "Info", ".", "opc", "=", "ISD", "::", "INTRINSIC_W_CHAIN", ";", "Info", ".", "memVT", "=", "Intrinsic", "==", "Intrinsic", "::", "wasm_load32_zero", "?", "MVT", "::", "i32", ":", "MVT", "::", "i64", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "align", "=", "Info", ".", "memVT", "==", "MVT", "::", "i32", "?", "Align", "(", "<NUM_LIT>", ")", ":", "Align", "(", "<NUM_LIT>", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", ";", "return", "true", ";", "default", ":", "return", "false", ";", "}" ]

LLVM

Mips

CPP

next_suggestion

CPU

12,953

[ "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "COPY", ")", ",", "Fd", ")", ".", "addReg", "(", "Wt", ",", "<NUM_LIT>", ",", "Mips", "::", "sub_lo", ")", ";" ]

[ "unsigned", "Fd", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Ws", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Lane", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Lane", "==", "<NUM_LIT>", ")", "{", "unsigned", "Wt", "=", "Ws", ";", "if", "(", "!", "Subtarget", ".", "useOddSPReg", "(", ")", ")", "{", "Wt", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "Mips", "::", "MSA128WEvensRegClass", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "COPY", ")", ",", "Wt", ")", ".", "addReg", "(", "Ws", ")", ";", "}" ]

LLVM

Mips

TD

next_suggestion

CPU

12,954

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "funct", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rt", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rs", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "size", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "pos", ";" ]

GCC

m32c

CPP

next_suggestion

MPU

12,955

[ "return", "m32c_legitimize_address", "(", "x", ",", "oldx", ",", "mode", ")", ";" ]

[ "fprintf", "(", "stderr", ",", "<STR_LIT>", "\\033[36mm32c_addr_space_legitimize_address for mode %s\\033[0m\\n", "<STR_LIT>", ",", "mode_name", "[", "mode", "]", ")", ";", "debug_rtx", "(", "x", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "!=", "REG", ")", "{", "x", "=", "force_reg", "(", "SImode", ",", "x", ")", ";", "}", "return", "x", ";", "}" ]

LLVM

Hexagon

TD

stmt_completion

DSP

12,956

[ "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]

GCC

aarch64

MD

next_suggestion

CPU

12,957

[ "(", "match_operand", ":", "VDQ_BHSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "VDQ_BHSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "VDQ_BHSI", "(", "mult", ":", "VDQ_BHSI", "(", "match_operand", ":", "VDQ_BHSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VDQ_BHSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

12,958

[ ";" ]

[ "if", "(", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "VALU", ";", "if", "(", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "SALU", ";", "return", "OTHER" ]

LLVM

SystemZ

TD

stmt_completion

CPU

12,959

[ "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "M4", "{", "<NUM_LIT>", "}", ")", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "M3", ";", "bits", "<", "<NUM_LIT>", ">", "M4", ";", "bits", "<", "<NUM_LIT>", ">", "M5", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M5", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "!", "if", "(", "!", "eq", "(", "m4or", "{", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "M4", "{", "<NUM_LIT>", "}", ")", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "!", "if", "(", "!", "eq", "(", "m4or", "{", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "M4", "{", "<NUM_LIT>", "}", ")", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "!", "if", "(", "!", "eq", "(", "m4or", "{", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "M4", "{", "<NUM_LIT>", "}", ")", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "!", "if", "(", "!", "eq", "(", "m4or", "{", "<NUM_LIT>", "}", "," ]

LLVM

AArch64

CPP

stmt_completion

CPU

12,960

[ "::", "<STR_LIT>", ":" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "true", ";", "}", "}", "if", "(", "SecondOpcode", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "SecondOpcode", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "SecondOpcode", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "SecondOpcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "switch", "(", "First", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>" ]

LLVM

SystemZ

CPP

stmt_completion

CPU

12,961

[ "ATOMIC_LOAD_XOR", ":" ]

[ "case", "ISD", "::", "VACOPY", ":", "return", "lowerVACOPY", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "DYNAMIC_STACKALLOC", ":", "return", "lowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GET_DYNAMIC_AREA_OFFSET", ":", "return", "lowerGET_DYNAMIC_AREA_OFFSET", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SMUL_LOHI", ":", "return", "lowerSMUL_LOHI", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "UMUL_LOHI", ":", "return", "lowerUMUL_LOHI", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SDIVREM", ":", "return", "lowerSDIVREM", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "UDIVREM", ":", "return", "lowerUDIVREM", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "OR", ":", "return", "lowerOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "CTPOP", ":", "return", "lowerCTPOP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ATOMIC_FENCE", ":", "return", "lowerATOMIC_FENCE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ATOMIC_SWAP", ":", "return", "lowerATOMIC_LOAD_OP", "(", "Op", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "case", "ISD", "::", "ATOMIC_STORE", ":", "return", "lowerATOMIC_STORE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ATOMIC_LOAD", ":", "return", "lowerATOMIC_LOAD", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ATOMIC_LOAD_ADD", ":", "return", "lowerATOMIC_LOAD_OP", "(", "Op", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "case", "ISD", "::", "ATOMIC_LOAD_SUB", ":", "return", "lowerATOMIC_LOAD_SUB", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ATOMIC_LOAD_AND", ":", "return", "lowerATOMIC_LOAD_OP", "(", "Op", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "case", "ISD", "::", "ATOMIC_LOAD_OR", ":", "return", "lowerATOMIC_LOAD_OP", "(", "Op", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "case", "ISD", "::" ]

GCC

i386

CPP

stmt_completion

CPU

12,962

[ "_", "M", ")", ";" ]

[ "return", "(", "_", "_", "m256", ")", "_", "_", "builtin_ia32_broadcastss256_mask", "(", "(", "_", "_", "v4sf", ")", "_", "_", "A", ",", "(", "_", "_", "v8sf", ")", "_", "_", "O", ",", "_" ]

GCC

avr

CPP

stmt_completion

MPU

12,963

[ ")", ";" ]

[ "break", ";", "}", "specfile_name", "=", "concat", "(", "argv", "[", "<NUM_LIT>", "]", ",", "dir_separator_str", ",", "<STR_LIT>", "specs-", "<STR_LIT>", ",", "mmcu", ",", "NULL", ")", ";", "if", "(", "verbose_flag", ")", "fnotice", "(", "stderr", ",", "<STR_LIT>", "'%s': mmcu='%s'\\n'%s': specfile='%s'\\n\\n", "<STR_LIT>", ",", "_", "_", "FUNCTION__", ",", "mmcu", ",", "_", "_", "FUNCTION__", ",", "specfile_name", ")", ";", "for", "(", "const", "char", "*", "s", "=", "mmcu", ";", "*", "s", ";", "s", "++", ")", "if", "(", "!", "ISALNUM", "(", "*", "s", ")", "&&", "'", "-", "'", "!=", "*", "s", "&&", "'", "_", "'", "!=", "*", "s", ")", "{", "error", "(", "<STR_LIT>", "strange device name %qs after %qs: bad character %qc", "<STR_LIT>", ",", "mmcu", ",", "<STR_LIT>", "-mmcu=", "<STR_LIT>", ",", "*", "s", ")", ";", "return", "X_NODEVLIB", ";", "}", "if", "(", "(", "<NUM_LIT>", "==", "strncmp", "(", "mmcu", ",", "<STR_LIT>", "avr", "<STR_LIT>", ",", "strlen", "(", "<STR_LIT>", "avr", "<STR_LIT>", ")", ")", "&&", "specfile_name", "[", "<NUM_LIT>", "]", "==", "'", ".", "'", ")", "||", "(", "IS_ABSOLUTE_PATH", "(", "specfile_name", ")", "&&", "!", "access", "(", "specfile_name", ",", "R_OK", ")", ")", ")", "{", "return", "concat", "(", "<STR_LIT>", "-specs=device-specs", "<STR_LIT>", ",", "dir_separator_str", ",", "<STR_LIT>", "specs-", "<STR_LIT>", ",", "mmcu", ",", "<STR_LIT>", "%s", "<STR_LIT>", ",", "<STR_LIT>", " %{mmcu=avr*:", "<STR_LIT>", "X_NODEVLIB", "<STR_LIT>", "} %{!mmcu=*:", "<STR_LIT>", "X_NODEVLIB", "<STR_LIT>", "}", "<STR_LIT>", ",", "<STR_LIT>", "<STR_LIT>", "X_NODEVLIB", ",", "NULL", ")", ";", "}", "return", "avr_diagnose_devicespecs_error", "(", "mmcu", ",", "specfile_name" ]

GCC

tilegx

CPP

next_suggestion

VLIW

12,964

[ "rtx", "mov", "=", "gen_movdi", "(", "mem", ",", "reg", ")", ";" ]

[ "static", "rtx", "frame_emit_store", "(", "int", "regno", ",", "int", "regno_note", ",", "rtx", "addr", ",", "rtx", "cfa", ",", "int", "cfa_offset", ")", "{", "rtx", "reg", "=", "gen_rtx_REG", "(", "DImode", ",", "regno", ")", ";", "rtx", "mem", "=", "gen_frame_mem", "(", "DImode", ",", "addr", ")", ";" ]

LLVM

X86

CPP

program_repair

CPU

12,965

[ "<FIXS>", "const", "DebugLoc", "&", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "<FIXE>" ]

[ "unsigned", "Op1", "=", "getFPReg", "(", "MI", ".", "getOperand", "(", "NumOperands", "-", "<NUM_LIT>", ")", ")", ";", "bool", "KillsOp0", "=", "MI", ".", "killsRegister", "(", "X86", "::", "FP0", "+", "Op0", ")", ";", "bool", "KillsOp1", "=", "MI", ".", "killsRegister", "(", "X86", "::", "FP0", "+", "Op1", ")", ";", "<BUGS>", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "<BUGE>", "unsigned", "TOS", "=", "getStackEntry", "(", "<NUM_LIT>", ")", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

12,966

[ ")", "{" ]

[ "if", "(", "cast", "<", "RegisterSDNode", ">", "(", "UI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getReg", "(", ")", "!=", "X86", "::", "EFLAGS", ")", "return", "false", ";", "for", "(", "SDNode", "::", "use_iterator", "FlagUI", "=", "UI", "->", "use_begin", "(", ")", ",", "FlagUE", "=", "UI", "->", "use_end", "(", ")", ";", "FlagUI", "!=", "FlagUE", ";", "++", "FlagUI", ")", "{", "if", "(", "FlagUI", ".", "getUse", "(", ")", ".", "getResNo", "(", ")", "!=", "<NUM_LIT>", ")", "continue", ";", "if", "(", "!", "FlagUI", "->", "isMachineOpcode", "(", ")", ")", "return", "false", ";", "X86", "::", "CondCode", "CC", "=", "getCondFromNode", "(", "*", "FlagUI", ")", ";", "if", "(", "mayUseCarryFlag", "(", "CC", ")", ")", "return", "false", ";", "}", "continue", ";", "}", "unsigned", "CCOpNo", ";", "switch", "(", "UIOpc" ]

LLVM

ARM64

TD

next_suggestion

CPU

12,967

[ "bits", "<", "<NUM_LIT>", ">", "cond", ";" ]

[ "class", "BaseFPCondComparison", "<", "bit", "signalAllNans", ",", "RegisterClass", "regtype", ",", "string", "asm", ">", ":", "I", "<", "(", "outs", ")", ",", "(", "ins", "regtype", ":", "$", "Rn", ",", "regtype", ":", "$", "Rm", ",", "imm0_15", ":", "$", "nzcv", ",", "ccode", ":", "$", "cond", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Sched", "<", "[", "WriteFCmp", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "bits", "<", "<NUM_LIT>", ">", "nzcv", ";" ]

GCC

i386

MD

stmt_completion

CPU

12,968

[ "]", ")" ]

[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "symbol_ref", "<STR_LIT>", ")", ")" ]

GCC

i386

CPP

stmt_completion

CPU

12,969

[ ";" ]

[ "insn", "=", "emit_insn", "(", "gen_rtx_SET", "(", "target", ",", "dup", ")", ")", ";", "if", "(", "recog_memoized", "(", "insn", ")", "<", "<NUM_LIT>", ")", "{", "rtx_insn", "*", "seq", ";", "machine_mode", "innermode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "rtx", "reg", ";", "start_sequence", "(", ")", ";", "reg", "=", "force_reg", "(", "innermode", ",", "val", ")", ";", "if", "(", "GET_MODE", "(", "reg", ")", "!=", "innermode", ")", "reg", "=", "gen_lowpart", "(", "innermode", ",", "reg", ")", ";", "XEXP", "(", "dup", ",", "<NUM_LIT>", ")", "=", "reg", ";", "seq", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")" ]

GCC

xtensa

MD

program_repair

MPU

12,970

[ "<FIXS>", "<FIXE>", "<FIXS>", "if", "(", "!", "xtensa_expand_conditional_move", "(", "operands", ",", "<NUM_LIT>", ")", ")", "FAIL", "<FIXE>", "<FIXS>", "}", ")", "<FIXE>" ]

[ "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

SystemZ

TD

next_suggestion

CPU

12,971

[ "}" ]

[ "class", "UnaryRX", "<", "string", "mnemonic", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "SDPatternOperator", "operator", ",", "RegisterOperand", "cls", ",", "bits", "<", "<NUM_LIT>", ">", "bytes", ",", "AddressingMode", "mode", "=", "bdxaddr12only", ">", ":", "InstRXa", "<", "opcode", ",", "(", "outs", "cls", ":", "$", "R1", ")", ",", "(", "ins", "mode", ":", "$", "XBD2", ")", ",", "mnemonic", "#", "<STR_LIT>", ",", "[", "(", "set", "cls", ":", "$", "R1", ",", "(", "operator", "mode", ":", "$", "XBD2", ")", ")", "]", ">", "{", "let", "OpKey", "=", "mnemonic", "#", "<STR_LIT>", "#", "cls", ";", "let", "OpType", "=", "<STR_LIT>", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "AccessBytes", "=", "bytes", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

12,972

[ ",", "TypeALU64", ">", ",", "Enc_fcf7a7", "{" ]

[ "def", "A2_vcmpbeq", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_85d5d03f" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

12,973

[ "isPredicatedNew", "(", "MI", ")", ")", ")", "return", "true", ";" ]

[ "bool", "HexagonInstrInfo", "::", "isDotNewInst", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "isNewValueInst", "(", "MI", ")", "||", "(", "isPredicated", "(", "MI", ")", "&&" ]

LLVM

SystemZ

CPP

stmt_completion

CPU

12,974

[ ")", ";" ]

[ "SystemZSubtarget", "::", "~", "SystemZSubtarget", "(", ")", "{", "delete", "getSpecialRegisters", "(" ]

LLVM

AArch64

TD

next_suggestion

CPU

12,975

[ "return", "CurDAG", "-", ">", "getTargetConstant", "(", "N", "-", ">", "getZExtValue", "(", ")", "/", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i64", ")", ";" ]

[ "def", "UImmS1XForm", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "N", "-", ">", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";", "def", "UImmS2XForm", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "N", "-", ">", "getZExtValue", "(", ")", "/", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";", "def", "UImmS4XForm", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "N", "-", ">", "getZExtValue", "(", ")", "/", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";", "def", "UImmS8XForm", ":", "SDNodeXForm", "<", "imm", ",", "[", "{" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

12,976

[ "(", ")", "<<", "'", ",", "'", ";" ]

[ "unsigned", "H", "=", "node_hash", "(", "N", ")", ";", "MaybeEq", "[", "H", "]", ".", "insert", "(", "N", ")", ";", "}", "NodeSymRel", "EqRel", ";", "NodePairSet", "Eq", ",", "Ne", ";", "for", "(", "auto", "&", "I", ":", "MaybeEq", ")", "{", "NodeSet", "&", "S", "=", "I", ".", "second", ";", "for", "(", "NodeSet", "::", "iterator", "NI", "=", "S", ".", "begin", "(", ")", ",", "NE", "=", "S", ".", "end", "(", ")", ";", "NI", "!=", "NE", ";", "++", "NI", ")", "{", "GepNode", "*", "N", "=", "*", "NI", ";", "if", "(", "node_class", "(", "N", ",", "EqRel", ")", ")", "continue", ";", "NodeSet", "C", ";", "for", "(", "NodeSet", "::", "iterator", "NJ", "=", "std", "::", "next", "(", "NI", ")", ";", "NJ", "!=", "NE", ";", "++", "NJ", ")", "if", "(", "node_eq", "(", "N", ",", "*", "NJ", ",", "Eq", ",", "Ne", ")", ")", "C", ".", "insert", "(", "*", "NJ", ")", ";", "if", "(", "!", "C", ".", "empty", "(", ")", ")", "{", "C", ".", "insert", "(", "N", ")", ";", "std", "::", "pair", "<", "NodeSymRel", "::", "iterator", ",", "bool", ">", "Ins", "=", "EqRel", ".", "insert", "(", "C", ")", ";", "(", "void", ")", "Ins", ";", "assert", "(", "Ins", ".", "second", "&&", "<STR_LIT>", "Cannot add a class", "<STR_LIT>", ")", ";", "}", "}", "}", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "Gep node equality:\\n", "<STR_LIT>", ";", "for", "(", "NodePairSet", "::", "iterator", "I", "=", "Eq", ".", "begin", "(", ")", ",", "E", "=", "Eq", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "{ ", "<STR_LIT>", "<<", "I", "->", "first", "<<", "<STR_LIT>", ", ", "<STR_LIT>", "<<", "I", "->", "second", "<<", "<STR_LIT>", " }\\n", "<STR_LIT>", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "Gep equivalence classes:\\n", "<STR_LIT>", ";", "for", "(", "const", "NodeSet", "&", "S", ":", "EqRel", ")", "{", "dbgs", "(", ")", "<<", "'", "{", "'", ";", "for", "(", "NodeSet", "::", "const_iterator", "J", "=", "S", ".", "begin", "(", ")", ",", "F", "=", "S", ".", "end", "(", ")", ";", "J", "!=", "F", ";", "++", "J", ")", "{", "if", "(", "J", "!=", "S", ".", "begin", "(", ")", ")", "dbgs" ]

GCC

epiphany

CPP

next_suggestion

MPU

12,977

[ "if", "(", "!", "TARGET_PREFER_SHORT_INSN_REGS", ")", "CLEAR_HARD_REG_SET", "(", "reg_class_contents", "[", "SHORT_INSN_REGS", "]", ")", ";" ]

[ "static", "void", "epiphany_conditional_register_usage", "(", "void", ")", "{", "int", "i", ";", "if", "(", "PIC_OFFSET_TABLE_REGNUM", "!=", "INVALID_REGNUM", ")", "{", "fixed_regs", "[", "PIC_OFFSET_TABLE_REGNUM", "]", "=", "<NUM_LIT>", ";", "call_used_regs", "[", "PIC_OFFSET_TABLE_REGNUM", "]", "=", "<NUM_LIT>", ";", "}", "if", "(", "TARGET_HALF_REG_FILE", ")", "{", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<=", "<NUM_LIT>", ";", "i", "++", ")", "{", "fixed_regs", "[", "i", "]", "=", "<NUM_LIT>", ";", "call_used_regs", "[", "i", "]", "=", "<NUM_LIT>", ";", "}", "}", "if", "(", "epiphany_m1reg", ">=", "<NUM_LIT>", ")", "{", "fixed_regs", "[", "epiphany_m1reg", "]", "=", "<NUM_LIT>", ";", "call_used_regs", "[", "epiphany_m1reg", "]", "=", "<NUM_LIT>", ";", "}" ]

GCC

rs6000

CPP

stmt_completion

CPU

12,978

[ "shiftl", ";" ]

[ "const", "int", "_", "_", "shiftl", "=", "(", "_", "_", "N", "&", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "const", "_", "_", "m64", "_", "_", "shiftD", "=", "(", "const", "_", "_", "m64", ")", "_", "_", "D", "<<", "_", "_", "shiftl", ";", "const", "_", "_", "m64", "_", "_", "mask", "=", "<NUM_LIT>", "UL", "<<", "_", "_" ]

GCC

m32r

CPP

stmt_completion

MPU

12,979

[ "<NUM_LIT>", ")", ";" ]

[ "gcc_assert", "(", "current_frame_info", ".", "total_size", "||", "!", "gmask", ")", ";", "if", "(", "current_frame_info", ".", "pretend_size", "!=", "<NUM_LIT>", ")", "{", "HOST_WIDE_INT", "pretend_size", "=", "current_frame_info", ".", "pretend_size", ";", "emit_insn", "(", "gen_addsi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "-", "pretend_size", ")", ")", ")", ";", "}", "if", "(", "current_frame_info", ".", "save_fp", ")", "emit_insn", "(", "gen_movsi_push", "(", "stack_pointer_rtx", ",", "frame_pointer_rtx", ")", ")", ";", "gmask", "&=", "~", "(", "FRAME_POINTER_MASK", "|", "RETURN_ADDR_MASK", ")", ";", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<=", "M32R_MAX_INT_REGS", ";", "++", "regno", ")", "{", "if", "(", "(", "gmask", "&", "(", "<NUM_LIT>", "<<", "regno", ")", ")", "!=", "<NUM_LIT>", ")", "emit_insn", "(", "gen_movsi_push", "(", "stack_pointer_rtx", ",", "gen_rtx_REG", "(", "Pmode", ",", "regno", ")", ")", ")", ";", "}", "if", "(", "current_frame_info", ".", "save_lr", ")", "emit_insn", "(", "gen_movsi_push", "(", "stack_pointer_rtx", ",", "gen_rtx_REG", "(", "Pmode", ",", "RETURN_ADDR_REGNUM", ")", ")", ")", ";", "frame_size", "=", "(", "current_frame_info", ".", "total_size", "-", "(", "current_frame_info", ".", "pretend_size", "+", "current_frame_info", ".", "reg_size", ")", ")", ";", "if", "(", "frame_size", "==" ]

LLVM

Mips

CPP

stmt_completion

CPU

12,980

[ "&", "Base", ",", "SDValue", "&", "Offset", ")", "const", "{" ]

[ "bool", "MipsSEDAGToDAGISel", "::", "selectIntAddrSImm10", "(", "SDValue", "Addr", ",", "SDValue" ]

LLVM

Hexagon

TD

next_suggestion

DSP

12,981

[ "}" ]

[ "let", "IClass", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "PredNot", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "dst", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isTak", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isPredNew", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "src", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

12,982

[ "}" ]

[ "bool", "X86AsmParser", "::", "OmitRegisterFromClobberLists", "(", "unsigned", "RegNo", ")", "{", "return", "X86MCRegisterClasses", "[", "X86", "::", "SEGMENT_REGRegClassID", "]", ".", "contains", "(", "RegNo", ")", ";" ]

LLVM

AArch64

CPP

stmt_completion

CPU

12,983

[ "UMULO", ":" ]

[ "llvm_unreachable", "(", "<STR_LIT>", "unimplemented operand", "<STR_LIT>", ")", ";", "return", "SDValue", "(", ")", ";", "case", "ISD", "::", "GlobalAddress", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GlobalTLSAddress", ":", "return", "LowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SETCC", ":", "return", "LowerSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BR_CC", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SELECT", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SELECT_CC", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "JumpTable", ":", "return", "LowerJumpTable", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ConstantPool", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BlockAddress", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VASTART", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VACOPY", ":", "return", "LowerVACOPY", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VAARG", ":", "return", "LowerVAARG", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ADDC", ":", "case", "ISD", "::", "ADDE", ":", "case", "ISD", "::", "SUBC", ":", "case", "ISD", "::", "SUBE", ":", "return", "LowerADDC_ADDE_SUBC_SUBE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SADDO", ":", "case", "ISD", "::", "UADDO", ":", "case", "ISD", "::", "SSUBO", ":", "case", "ISD", "::", "USUBO", ":", "case", "ISD", "::", "SMULO", ":", "case", "ISD", "::" ]

LLVM

Hexagon

TD

stmt_completion

DSP

12,984

[ ",", "Enc_5e2823", ",", "PredNewRel", "{" ]

[ "def", "A2_sxth", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_57890846", ",", "TypeALU32_2op", ">" ]

LLVM

AMDGPU

TD

program_repair

GPU

12,985

[ "<FIXS>", "field", "Operand", "Src1ModVOP3DPP", "=", "getSrcModVOP3DPP", "Src1VT", ">", ".", "ret", ";", "<FIXE>" ]

[ "field", "Operand", "Src1ModDPP", "=", "getSrcModDPP", "Src1VT", ">", ".", "ret", ";", "field", "Operand", "Src2ModDPP", "=", "getSrcModDPP", "Src2VT", ">", ".", "ret", ";", "field", "Operand", "Src0ModVOP3DPP", "=", "getSrcModDPP", "Src0VT", ">", ".", "ret", ";", "<BUGS>", "field", "Operand", "Src1ModVOP3DPP", "=", "getSrcModDPP", "Src1VT", ">", ".", "ret", ";", "<BUGE>", "field", "Operand", "Src2ModVOP3DPP", "=", "getSrcModVOP3DPP", "Src2VT", ">", ".", "ret", ";", "field", "Operand", "Src0ModSDWA", "=", "getSrcModSDWA", "Src0VT", ">", ".", "ret", ";", "field", "Operand", "Src1ModSDWA", "=", "getSrcModSDWA", "Src1VT", ">", ".", "ret", ";" ]

GCC

rs6000

MD

next_suggestion

CPU

12,986

[ "<STR_LIT>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "mem", ":", "V2SI", "(", "plus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "unspec", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", "]", "<STR_LIT>" ]

LLVM

AArch64

CPP

code_generation

CPU

12,987

[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "AArch64PostLegalizerCombiner", "<STR_LIT>", ";", "}" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

LLVM

ARM64

TD

next_suggestion

CPU

12,988

[ "let", "ParserMatchClass", "=", "MemoryIndexed128SImm7", ";" ]

[ "def", "am_indexed128simm7", ":", "Operand", "<", "i32", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]

LLVM

X86

CPP

program_repair

CPU

12,989

[ "<FIXS>", "return", "(", "!", "translateInstruction", "(", "instr", ",", "internalInstr", ",", "this", ")", ")", "?", "Success", ":", "Fail", ";", "<FIXE>" ]

[ "}", "else", "{", "size", "=", "internalInstr", ".", "length", ";", "<BUGS>", "return", "(", "!", "translateInstruction", "(", "instr", ",", "internalInstr", ")", ")", "?", "Success", ":", "Fail", ";", "<BUGE>", "}", "}" ]

LLVM

MBlaze

CPP

stmt_completion

MPU

12,990

[ ";" ]

[ "if", "(", "!", "ParseOperand", "(", "Operands", ")", ")", "return", "true", ";", "}", "if", "(", "Name", ".", "startswith", "(", "<STR_LIT>", "lw", "<STR_LIT>", ")", "||", "Name", ".", "startswith", "(", "<STR_LIT>", "sw", "<STR_LIT>", ")", "||", "Name", ".", "startswith", "(", "<STR_LIT>", "lh", "<STR_LIT>", ")", "||", "Name", ".", "startswith", "(", "<STR_LIT>", "sh", "<STR_LIT>", ")", "||", "Name", ".", "startswith", "(", "<STR_LIT>", "lb", "<STR_LIT>", ")", "||", "Name", ".", "startswith", "(", "<STR_LIT>", "sb", "<STR_LIT>", ")", ")", "return", "(", "ParseMemory", "(", "Operands", ")", "==", "NULL", ")", ";", "return", "false" ]

LLVM

ARM

TD

next_suggestion

CPU

12,991

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Qm", "{", "<NUM_LIT>", "}", ";" ]

[ "class", "MVE_float", "<", "string", "iname", ",", "string", "suffix", ",", "dag", "oops", ",", "dag", "iops", ",", "string", "ops", ",", "vpred_ops", "vpred", ",", "string", "cstr", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "MVE_f", "<", "oops", ",", "iops", ",", "NoItinerary", ",", "iname", ",", "suffix", ",", "ops", ",", "vpred", ",", "cstr", ",", "pattern", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Qm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

X86

TD

next_suggestion

CPU

12,992

[ "}" ]

[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";" ]

LLVM

Mips

CPP

next_suggestion

CPU

12,993

[ "return", "Align", "(", "cc128_get_required_alignment", "(", "Size", ")", ")", ";" ]

[ "Align", "MipsTargetLowering", "::", "getAlignmentForPreciseBounds", "(", "uint64_t", "Size", ")", "const", "{", "if", "(", "!", "Subtarget", ".", "isCheri", "(", ")", ")", "return", "Align", "(", ")", ";", "if", "(", "Subtarget", ".", "isCheri128", "(", ")", ")", "{" ]

LLVM

ARM

CPP

stmt_completion

CPU

12,994

[ "<STR_LIT>", ";" ]

[ "CommentString", "=", "<STR_LIT>", "@", "<STR_LIT>", ";", "HasLEB128", "=", "true", ";", "PrivateGlobalPrefix", "=", "<STR_LIT>", ".L", "<STR_LIT>", ";", "WeakRefDirective", "=", "<STR_LIT>", "\\t.weak\\t" ]

LLVM

AArch64

TD

stmt_completion

CPU

12,995

[ "VPR64", ":", "$", "src", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "v2i32", "(", "bitconvert", "(", "v4i16", "VPR64", ":", "$", "src", ")", ")", ")", ",", "(", "v2i32" ]

LLVM

SNES

CPP

next_suggestion

DSP

12,996

[ "}" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}" ]

GCC

mips

MD

stmt_completion

CPU

12,997

[ "<STR_LIT>", ")", ")" ]

[ "(", "eq_attr", "<STR_LIT>" ]

LLVM

ARM

TD

stmt_completion

CPU

12,998

[ "<", "shift", ">", "{" ]

[ "class", "t2addrmode_imm7", "<", "int", "shift", ">", ":", "T2AddrMode_Imm7" ]

LLVM

X86

CPP

stmt_completion

CPU

12,999

[ ":", "Intrinsic", "::", "x86_mmx_punpcklbw", ")", ")", ";" ]

[ "if", "(", "Subtarget", ".", "hasSSE1", "(", ")", "&&", "!", "isa", "<", "ConstantFPSDNode", ">", "(", "V", ")", ")", "{", "V", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "DL", ",", "MVT", "::", "v4f32", ",", "V", ")", ";", "V", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v2i64", ",", "V", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "x86mmx", ",", "V", ")", ";", "}", "V", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "i32", ",", "V", ")", ";", "}", "else", "{", "V", "=", "DAG", ".", "getAnyExtOrTrunc", "(", "V", ",", "DL", ",", "MVT", "::", "i32", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "x86mmx", ",", "V", ")", ";", "}", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "if", "(", "Splat", ")", "{", "if", "(", "Splat", ".", "isUndef", "(", ")", ")", "return", "DAG", ".", "getUNDEF", "(", "MVT", "::", "x86mmx", ")", ";", "Splat", "=", "CreateMMXElement", "(", "Splat", ")", ";", "if", "(", "Subtarget", ".", "hasSSE1", "(", ")", ")", "{", "if", "(", "NumElts", "==", "<NUM_LIT>", ")", "Splat", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INTRINSIC_WO_CHAIN", ",", "DL", ",", "MVT", "::", "x86mmx", ",", "DAG", ".", "getConstant", "(", "Intrinsic", "::", "x86_mmx_punpcklbw", ",", "DL", ",", "MVT", "::", "i32", ")", ",", "Splat", ",", "Splat", ")", ";", "unsigned", "ShufMask", "=", "(", "NumElts", ">", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "INTRINSIC_WO_CHAIN", ",", "DL", ",", "MVT", "::", "x86mmx", ",", "DAG", ".", "getConstant", "(", "Intrinsic", "::", "x86_sse_pshuf_w", ",", "DL", ",", "MVT", "::", "i32", ")", ",", "Splat", ",", "DAG", ".", "getConstant", "(", "ShufMask", ",", "DL", ",", "MVT", "::", "i8", ")", ")", ";", "}", "Ops", ".", "append", "(", "NumElts", ",", "Splat", ")", ";", "}", "else", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "CreateMMXElement", "(", "BV", "->", "getOperand", "(", "i", ")", ")", ")", ";", "}", "while", "(", "Ops", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "{", "unsigned", "NumOps", "=", "Ops", ".", "size", "(", ")", ";", "unsigned", "IntrinOp", "=", "(", "NumOps", "==", "<NUM_LIT>", "?", "Intrinsic", "::", "x86_mmx_punpckldq", ":", "(", "NumOps", "==", "<NUM_LIT>", "?", "Intrinsic", "::", "x86_mmx_punpcklwd" ]