docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
LLVM	R600	CPP	stmt_completion	GPU	13,100	[ ")", "->", "getValue", "(", ")", ")", ",", "MemEltVT", ",", "Load", "->", "isVolatile", "(", ")", ",", "Load", "->", "isNonTemporal", "(", ")", ",", "Load", "->", "getAlignment", "(", ")", ")", ")", ";" ]	[ "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "SL", ",", "PtrVT", ",", "Load", "->", "getBasePtr", "(", ")", ",", "DAG", ".", "getConstant", "(", "i", "*", "(", "MemEltVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", ",", "PtrVT", ")", ")", ";", "Loads", ".", "push_back", "(", "DAG", ".", "getExtLoad", "(", "Load", "->", "getExtensionType", "(", ")", ",", "SL", ",", "EltVT", ",", "Load", "->", "getChain", "(", ")", ",", "Ptr", ",", "MachinePointerInfo", "(", "Load", "->", "getMemOperand", "(" ]
GCC	rs6000	MD	stmt_completion	CPU	13,101	[ "<STR_LIT>", ")" ]	[ "(", "define_register_constraint", "<STR_LIT>", "<STR_LIT>" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	13,102	[ "getTotalNumVGPRs", "(", "this", ")", ";" ]	[ "return", "AMDGPU", "::", "IsaInfo", "::" ]
LLVM	Mips	CPP	stmt_completion	CPU	13,103	[ ")", ",", "IDLoc", ",", "Instructions", ")", ";" ]	[ "emitRRX", "(", "Opcode", ",", "DstReg", ",", "SrcReg", ",", "MCOperand", "::", "createReg", "(", "SrcReg2" ]
LLVM	X86	CPP	next_suggestion	CPU	13,104	[ "}" ]	[ "MachineSDNode", "*", "Node", "=", "DAG", ".", "getMachineNode", "(", "XorOp", ",", "DL", ",", "PtrTy", ",", "Val", ")", ";", "return", "SDValue", "(", "Node", ",", "<NUM_LIT>", ")", ";" ]
LLVM	ARM	CPP	program_repair	CPU	13,105	[ "<FIXS>", "Register", "Rt", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Rn", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<FIXE>", "<FIXS>", "Register", "Rm", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<FIXE>" ]	[ "}", "case", "ARM", "::", "t2LDRD_PRE", ":", "{", "<BUGS>", "unsigned", "Rt", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Rn", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<BUGE>", "return", "(", "Rt", "==", "Rn", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "}", "case", "ARM", "::", "STRD_PRE", ":", "{", "<BUGS>", "unsigned", "Rm", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<BUGE>", "if", "(", "Rm", ")", "return", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";" ]
LLVM	AMDGPU	TD	stmt_completion	GPU	13,106	[ "FeatureMadMacF32Insts", ",", "FeatureDLInsts", ",", "FeatureDot1Insts", ",", "FeatureDot2Insts", ",", "FeatureDot7Insts", ",", "FeatureSupportsSRAMECC", ",", "FeatureImageGather4D16Bug", "]", ">", ";" ]	[ "def", "FeatureISAVersion9_0_6", ":", "FeatureSet", "<", "[", "FeatureGFX9", ",", "HalfRate64Ops", ",", "FeatureFmaMixInsts", ",", "FeatureLDSBankCount32", ",", "FeatureDsSrc2Insts", ",", "FeatureExtendedImageInsts", "," ]
LLVM	X86	CPP	next_suggestion	CPU	13,107	[ "if", "(", "selectFrameIndexOrGep", "(", "I", ",", "MRI", ",", "MF", ")", ")", "return", "true", ";" ]	[ "unsigned", "Opcode", "=", "I", ".", "getOpcode", "(", ")", ";", "if", "(", "!", "isPreISelGenericOpcode", "(", "Opcode", ")", ")", "{", "if", "(", "I", ".", "isCopy", "(", ")", ")", "return", "selectCopy", "(", "I", ",", "MRI", ")", ";", "return", "true", ";", "}", "assert", "(", "I", ".", "getNumOperands", "(", ")", "==", "I", ".", "getNumExplicitOperands", "(", ")", "&&", "<STR_LIT>", "Generic instruction has unexpected implicit operands\\n", "<STR_LIT>", ")", ";", "if", "(", "selectImpl", "(", "I", ")", ")", "return", "true", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " C++ instruction selection: ", "<STR_LIT>", ";", "I", ".", "print", "(", "dbgs", "(", ")", ")", ")", ";", "if", "(", "selectLoadStoreOp", "(", "I", ",", "MRI", ",", "MF", ")", ")", "return", "true", ";" ]
GCC	aarch64	CPP	code_generation	CPU	13,108	[ "gimple", "", "fold", "(", "gimple_folder", "&", "f", ")", "const", "OVERRIDE", "{", "if", "(", "tree", "amount", "=", "uniform_integer_cst_p", "(", "gimple_call_arg", "(", "f", ".", "call", ",", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "wi", "::", "to_widest", "(", "amount", ")", ">=", "<NUM_LIT>", ")", "{", "function_instance", "instance", "(", "<STR_LIT>", "svlsl", "<STR_LIT>", ",", "functions", "::", "svlsl", ",", "shapes", "::", "binary_uint_opt_n", ",", "MODE_n", ",", "f", ".", "type_suffix_ids", ",", "f", ".", "pred", ")", ";", "gcall", "", "call", "=", "as_a", "<", "gcall", "", ">", "(", "f", ".", "redirect_call", "(", "instance", ")", ")", ";", "gimple_call_set_arg", "(", "call", ",", "<NUM_LIT>", ",", "amount", ")", ";", "return", "call", ";", "}", "int", "element_bits", "=", "f", ".", "type_suffix", "(", "<NUM_LIT>", ")", ".", "element_bits", ";", "if", "(", "wi", "::", "to_widest", "(", "amount", ")", ">=", "-", "element_bits", ")", "{", "amount", "=", "wide_int_to_tree", "(", "TREE_TYPE", "(", "amount", ")", ",", "-", "wi", "::", "to_wide", "(", "amount", ")", ")", ";", "function_instance", "instance", "(", "<STR_LIT>", "svrshr", "<STR_LIT>", ",", "functions", "::", "svrshr", ",", "shapes", "::", "shift_right_imm", ",", "MODE_n", ",", "f", ".", "type_suffix_ids", ",", "f", ".", "pred", ")", ";", "gcall", "", "call", "=", "as_a", "<", "gcall", "*", ">", "(", "f", ".", "redirect_call", "(", "instance", ")", ")", ";", "gimple_call_set_arg", "(", "call", ",", "<NUM_LIT>", ",", "amount", ")", ";", "return", "call", ";", "}", "}", "return", "NULL", ";", "}" ]	[ "Try", "to", "fold", "the", "call", ".", "Return", "the", "new", "statement", "on", "success", "and", "null", "on", "failure", "." ]
LLVM	Mips	CPP	code_generation	CPU	13,109	[ "void", "Mips16FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "Mips16InstrInfo", "&", "TII", "=", "", "static_cast", "<", "const", "Mips16InstrInfo", "", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "DebugLoc", "dl", ";", "uint64_t", "StackSize", "=", "MFI", ".", "getStackSize", "(", ")", ";", "if", "(", "StackSize", "==", "<NUM_LIT>", "&&", "!", "MFI", ".", "adjustsStack", "(", ")", ")", "return", ";", "MachineModuleInfo", "&", "MMI", "=", "MF", ".", "getMMI", "(", ")", ";", "const", "MCRegisterInfo", "*", "MRI", "=", "MMI", ".", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "TII", ".", "makeFrame", "(", "Mips", "::", "SP", ",", "StackSize", ",", "MBB", ",", "MBBI", ")", ";", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "-", "StackSize", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", ".", "getCalleeSavedInfo", "(", ")", ";", "if", "(", "!", "CSI", ".", "empty", "(", ")", ")", "{", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", ".", "getCalleeSavedInfo", "(", ")", ";", "for", "(", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "::", "const_iterator", "I", "=", "CSI", ".", "begin", "(", ")", ",", "E", "=", "CSI", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "int64_t", "Offset", "=", "MFI", ".", "getObjectOffset", "(", "I", "->", "getFrameIdx", "(", ")", ")", ";", "unsigned", "Reg", "=", "I", "->", "getReg", "(", ")", ";", "unsigned", "DReg", "=", "MRI", "->", "getDwarfRegNum", "(", "Reg", ",", "true", ")", ";", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "DReg", ",", "Offset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "}", "}", "if", "(", "hasFP", "(", "MF", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Mips", "::", "MoveR3216", ")", ",", "Mips", "::", "S0", ")", ".", "addReg", "(", "Mips", "::", "SP", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}" ]	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]
LLVM	PowerPC	TD	stmt_completion	CPU	13,110	[ "B", ")", ",", "<STR_LIT>", ",", "IIC_LdStLoad", ",", "[", "]", ">", ";" ]	[ "def", "STWCIX", ":", "XForm_base_r3xo_memOp", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "gprc", ":", "$", "RST", ",", "gprc", ":", "$", "A", ",", "gprc", ":", "$" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	13,111	[ "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ";" ]	[ "return", "addMappingFromTable", "<", "<NUM_LIT>", ">", "(", "MI", ",", "MRI", ",", "RegSrcOpIdx", ",", "makeArrayRef", "(", "Table", ")", ")", ";", "}", "case", "Intrinsic", "::", "amdgcn_writelane", ":", "{", "static", "const", "OpRegBankEntry", "<", "<NUM_LIT>", ">", "Table", "[", "<NUM_LIT>", "]", "=", "{", "{", "{", "AMDGPU", "::", "VGPRRegBankID", ",", "AMDGPU", "::", "SGPRRegBankID", ",", "AMDGPU", "::", "SGPRRegBankID", ",", "AMDGPU", "::", "VGPRRegBankID", "}", ",", "<NUM_LIT>", "}", ",", "{", "{", "AMDGPU", "::", "VGPRRegBankID", ",", "AMDGPU", "::", "VGPRRegBankID", ",", "AMDGPU", "::", "SGPRRegBankID", ",", "AMDGPU", "::", "VGPRRegBankID", "}", ",", "<NUM_LIT>", "}", ",", "{", "{", "AMDGPU", "::", "VGPRRegBankID", ",", "AMDGPU", "::", "SGPRRegBankID", ",", "AMDGPU", "::", "VGPRRegBankID", ",", "AMDGPU", "::", "VGPRRegBankID", "}", ",", "<NUM_LIT>", "}", ",", "{", "{", "AMDGPU", "::", "VGPRRegBankID", ",", "AMDGPU", "::", "VGPRRegBankID", ",", "AMDGPU", "::", "VGPRRegBankID", ",", "AMDGPU", "::", "VGPRRegBankID", ",", "<NUM_LIT>", "}", "}", ";", "const", "std", "::", "array", "<", "unsigned", ",", "<NUM_LIT>", ">", "RegSrcOpIdx", "=", "{", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "," ]
GCC	i386	CPP	code_generation	CPU	13,112	[ "static", "unsigned", "int", "ix86_autovectorize_vector_modes", "(", "vector_modes", "*", "modes", ",", "bool", "all", ")", "{", "if", "(", "TARGET_AVX512F", "&&", "!", "TARGET_PREFER_AVX256", ")", "{", "modes", "->", "safe_push", "(", "V64QImode", ")", ";", "modes", "->", "safe_push", "(", "V32QImode", ")", ";", "modes", "->", "safe_push", "(", "V16QImode", ")", ";", "}", "else", "if", "(", "TARGET_AVX512F", "&&", "all", ")", "{", "modes", "->", "safe_push", "(", "V32QImode", ")", ";", "modes", "->", "safe_push", "(", "V16QImode", ")", ";", "modes", "->", "safe_push", "(", "V64QImode", ")", ";", "}", "else", "if", "(", "TARGET_AVX", "&&", "!", "TARGET_PREFER_AVX128", ")", "{", "modes", "->", "safe_push", "(", "V32QImode", ")", ";", "modes", "->", "safe_push", "(", "V16QImode", ")", ";", "}", "else", "if", "(", "TARGET_AVX", "&&", "all", ")", "{", "modes", "->", "safe_push", "(", "V16QImode", ")", ";", "modes", "->", "safe_push", "(", "V32QImode", ")", ";", "}", "else", "if", "(", "TARGET_SSE2", ")", "modes", "->", "safe_push", "(", "V16QImode", ")", ";", "if", "(", "TARGET_MMX_WITH_SSE", ")", "modes", "->", "safe_push", "(", "V8QImode", ")", ";", "if", "(", "TARGET_SSE2", ")", "modes", "->", "safe_push", "(", "V4QImode", ")", ";", "return", "<NUM_LIT>", ";", "}" ]	[ "If", "AVX", "is", "enabled", "then", "try", "vectorizing", "with", "both", "256bit", "and", "128bit", "vectors", ".", "If", "AVX512F", "is", "enabled", "then", "try", "vectorizing", "with", "512bit", ",", "256bit", "and", "128bit", "vectors", "." ]
LLVM	Hexagon	TD	stmt_completion	DSP	13,113	[ "}", "=", "dst", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rz", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Mu", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]
LLVM	VE	TD	stmt_completion	CPU	13,114	[ ":", "$", "vl", ",", "v256f64", ":", "$", "pt", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "int_ve_vl_vrcps_vvvl", "v256f64", ":", "$", "vy", ",", "v256f64", ":", "$", "pt", ",", "i32", ":", "$", "vl", ")", ",", "(", "VRCPSvl_v", "v256f64", ":", "$", "vy", ",", "i32" ]
GCC	rx	MD	stmt_completion	CPU	13,115	[ "<NUM_LIT>", ")" ]	[ "(", "zero_extend", ":", "SI", "(", "match_operand", ":", "small_int_modes", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "match_dup" ]
LLVM	Hexagon	TD	stmt_completion	DSP	13,116	[ "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	13,117	[ ":", "<NUM_LIT>", ";" ]	[ "if", "(", "STI", ".", "isAIXABI", "(", ")", ")", "return", "STI", ".", "isPPC64", "(", ")", "?", "<NUM_LIT>" ]
LLVM	R600	CPP	next_suggestion	GPU	13,118	[ "case", "<NUM_LIT>", ":", "Opcode", "=", "AMDGPU", "::", "SI_SPILL_V64_RESTORE", ";", "break", ";" ]	[ "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "int", "Opcode", "=", "-", "<NUM_LIT>", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "switch", "(", "RC", "->", "getSize", "(", ")", "", "<NUM_LIT>", ")", "{", "case", "<NUM_LIT>", ":", "Opcode", "=", "AMDGPU", "::", "SI_SPILL_S32_RESTORE", ";", "break", ";", "case", "<NUM_LIT>", ":", "Opcode", "=", "AMDGPU", "::", "SI_SPILL_S64_RESTORE", ";", "break", ";", "case", "<NUM_LIT>", ":", "Opcode", "=", "AMDGPU", "::", "SI_SPILL_S128_RESTORE", ";", "break", ";", "case", "<NUM_LIT>", ":", "Opcode", "=", "AMDGPU", "::", "SI_SPILL_S256_RESTORE", ";", "break", ";", "case", "<NUM_LIT>", ":", "Opcode", "=", "AMDGPU", "::", "SI_SPILL_S512_RESTORE", ";", "break", ";", "}", "}", "else", "if", "(", "RI", ".", "hasVGPRs", "(", "RC", ")", "&&", "ST", ".", "isVGPRSpillingEnabled", "(", "MFI", ")", ")", "{", "switch", "(", "RC", "->", "getSize", "(", ")", "", "<NUM_LIT>", ")", "{", "case", "<NUM_LIT>", ":", "Opcode", "=", "AMDGPU", "::", "SI_SPILL_V32_RESTORE", ";", "break", ";" ]
LLVM	AMDGPU	CPP	code_generation	GPU	13,119	[ "void", "SIAnnotateControlFlow", "::", "initialize", "(", "Module", "&", "M", ",", "const", "GCNSubtarget", "&", "ST", ")", "{", "LLVMContext", "&", "Context", "=", "M", ".", "getContext", "(", ")", ";", "Void", "=", "Type", "::", "getVoidTy", "(", "Context", ")", ";", "Boolean", "=", "Type", "::", "getInt1Ty", "(", "Context", ")", ";", "IntMask", "=", "ST", ".", "isWave32", "(", ")", "?", "Type", "::", "getInt32Ty", "(", "Context", ")", ":", "Type", "::", "getInt64Ty", "(", "Context", ")", ";", "ReturnStruct", "=", "StructType", "::", "get", "(", "Boolean", ",", "IntMask", ")", ";", "BoolTrue", "=", "ConstantInt", "::", "getTrue", "(", "Context", ")", ";", "BoolFalse", "=", "ConstantInt", "::", "getFalse", "(", "Context", ")", ";", "BoolUndef", "=", "PoisonValue", "::", "get", "(", "Boolean", ")", ";", "IntMaskZero", "=", "ConstantInt", "::", "get", "(", "IntMask", ",", "<NUM_LIT>", ")", ";", "If", "=", "Intrinsic", "::", "getDeclaration", "(", "&", "M", ",", "Intrinsic", "::", "amdgcn_if", ",", "{", "IntMask", "}", ")", ";", "Else", "=", "Intrinsic", "::", "getDeclaration", "(", "&", "M", ",", "Intrinsic", "::", "amdgcn_else", ",", "{", "IntMask", ",", "IntMask", "}", ")", ";", "IfBreak", "=", "Intrinsic", "::", "getDeclaration", "(", "&", "M", ",", "Intrinsic", "::", "amdgcn_if_break", ",", "{", "IntMask", "}", ")", ";", "Loop", "=", "Intrinsic", "::", "getDeclaration", "(", "&", "M", ",", "Intrinsic", "::", "amdgcn_loop", ",", "{", "IntMask", "}", ")", ";", "EndCf", "=", "Intrinsic", "::", "getDeclaration", "(", "&", "M", ",", "Intrinsic", "::", "amdgcn_end_cf", ",", "{", "IntMask", "}", ")", ";", "}" ]	[ "Initialize", "the", "strategy", "after", "building", "the", "DAG", "for", "a", "new", "region", "." ]
LLVM	AArch64	CPP	program_repair	CPU	13,120	[ "<FIXS>", "<FIXE>", "<FIXS>", "#", "define", "GET_SUBTARGETINFO_MACRO", "(", "ATTRIBUTE", ",", "DEFAULT", ",", "GETTER", ")", "\\", "bool", "ATTRIBUTE", "=", "DEFAULT", ";", "#", "include", "<STR_LIT>", "AArch64GenSubtargetInfo.inc", "<STR_LIT>", "<FIXE>" ]	[ "ARMProcFamilyEnum", "ARMProcFamily", "=", "Others", ";", "<BUGS>", "bool", "HasV8_0aOps", "=", "false", ";", "bool", "HasV8_1aOps", "=", "false", ";", "bool", "HasV8_2aOps", "=", "false", ";", "bool", "HasV8_3aOps", "=", "false", ";", "bool", "HasV8_4aOps", "=", "false", ";", "bool", "HasV8_5aOps", "=", "false", ";", "bool", "HasV8_6aOps", "=", "false", ";", "bool", "HasV8_7aOps", "=", "false", ";", "bool", "HasV8_8aOps", "=", "false", ";", "bool", "HasV9_0aOps", "=", "false", ";", "bool", "HasV9_1aOps", "=", "false", ";", "bool", "HasV9_2aOps", "=", "false", ";", "bool", "HasV9_3aOps", "=", "false", ";", "bool", "HasV8_0rOps", "=", "false", ";", "bool", "HasCONTEXTIDREL2", "=", "false", ";", "bool", "HasEL2VMSA", "=", "false", ";", "bool", "HasEL3", "=", "false", ";", "bool", "HasFPARMv8", "=", "false", ";", "bool", "HasNEON", "=", "false", ";", "bool", "HasCrypto", "=", "false", ";", "bool", "HasDotProd", "=", "false", ";", "bool", "HasCRC", "=", "false", ";", "bool", "HasLSE", "=", "false", ";", "bool", "HasLSE2", "=", "false", ";", "bool", "HasRAS", "=", "false", ";", "bool", "HasRDM", "=", "false", ";", "bool", "HasPerfMon", "=", "false", ";", "bool", "HasFullFP16", "=", "false", ";", "bool", "HasFP16FML", "=", "false", ";", "bool", "HasSPE", "=", "false", ";", "bool", "FixCortexA53_835769", "=", "false", ";", "bool", "HasVH", "=", "false", ";", "bool", "HasPAN", "=", "false", ";", "bool", "HasLOR", "=", "false", ";", "bool", "HasPsUAO", "=", "false", ";", "bool", "HasPAN_RWV", "=", "false", ";", "bool", "HasCCPP", "=", "false", ";", "bool", "HasSVE", "=", "false", ";", "bool", "UseExperimentalZeroingPseudos", "=", "false", ";", "bool", "UseScalarIncVL", "=", "false", ";", "bool", "HasSM4", "=", "false", ";", "bool", "HasSHA3", "=", "false", ";", "bool", "HasSHA2", "=", "false", ";", "bool", "HasAES", "=", "false", ";", "bool", "HasPAuth", "=", "false", ";", "bool", "HasJS", "=", "false", ";", "bool", "HasCCIDX", "=", "false", ";", "bool", "HasComplxNum", "=", "false", ";", "bool", "HasNV", "=", "false", ";", "bool", "HasMPAM", "=", "false", ";", "bool", "HasDIT", "=", "false", ";", "bool", "HasTRACEV8_4", "=", "false", ";", "bool", "HasAM", "=", "false", ";", "bool", "HasSEL2", "=", "false", ";", "bool", "HasTLB_RMI", "=", "false", ";", "bool", "HasFlagM", "=", "false", ";", "bool", "HasRCPC_IMMO", "=", "false", ";", "bool", "HasLSLFast", "=", "false", ";", "bool", "HasRCPC", "=", "false", ";", "bool", "HasAggressiveFMA", "=", "false", ";", "bool", "HasAlternativeNZCV", "=", "false", ";", "bool", "HasFRInt3264", "=", "false", ";", "bool", "HasSpecRestrict", "=", "false", ";", "bool", "HasSSBS", "=", "false", ";", "bool", "HasSB", "=", "false", ";", "bool", "HasPredRes", "=", "false", ";", "bool", "HasCCDP", "=", "false", ";", "bool", "HasBTI", "=", "false", ";", "bool", "HasRandGen", "=", "false", ";", "bool", "HasMTE", "=", "false", ";", "bool", "HasTME", "=", "false", ";", "bool", "HasBF16", "=", "false", ";", "bool", "HasMatMulInt8", "=", "false", ";", "bool", "HasMatMulFP32", "=", "false", ";", "bool", "HasMatMulFP64", "=", "false", ";", "bool", "HasAMVS", "=", "false", ";", "bool", "HasFineGrainedTraps", "=", "false", ";", "bool", "HasEnhancedCounterVirtualization", "=", "false", ";", "bool", "HasXS", "=", "false", ";", "bool", "HasWFxT", "=", "false", ";", "bool", "HasHCX", "=", "false", ";", "bool", "HasLS64", "=", "false", ";", "bool", "HasHBC", "=", "false", ";", "bool", "HasMOPS", "=", "false", ";", "bool", "HasSVE2", "=", "false", ";", "bool", "HasSVE2AES", "=", "false", ";", "bool", "HasSVE2SM4", "=", "false", ";", "bool", "HasSVE2SHA3", "=", "false", ";", "bool", "HasSVE2BitPerm", "=", "false", ";", "bool", "HasRME", "=", "false", ";", "bool", "HasSME", "=", "false", ";", "bool", "HasSMEF64", "=", "false", ";", "bool", "HasSMEI64", "=", "false", ";", "bool", "HasStreamingSVE", "=", "false", ";", "bool", "HasAppleA7SysReg", "=", "false", ";", "bool", "HasETE", "=", "false", ";", "bool", "HasTRBE", "=", "false", ";", "bool", "HasBRBE", "=", "false", ";", "bool", "HasSPE_EEF", "=", "false", ";", "bool", "HasZeroCycleRegMove", "=", "false", ";", "bool", "HasZeroCycleZeroing", "=", "false", ";", "bool", "HasZeroCycleZeroingGP", "=", "false", ";", "bool", "HasZeroCycleZeroingFPWorkaround", "=", "false", ";", "bool", "HasZeroCycleZeroingFP", "=", "true", ";", "bool", "StrictAlign", "=", "false", ";", "bool", "NegativeImmediates", "=", "true", ";", "<BUGE>", "unsigned", "MinVectorRegisterBitWidth", "=", "<NUM_LIT>", ";", "<BUGS>", "bool", "OutlineAtomics", "=", "false", ";", "bool", "PredictableSelectIsExpensive", "=", "false", ";", "bool", "BalanceFPOps", "=", "false", ";", "bool", "CustomAsCheapAsMove", "=", "false", ";", "bool", "ExynosAsCheapAsMove", "=", "false", ";", "bool", "UsePostRAScheduler", "=", "false", ";", "bool", "Misaligned128StoreIsSlow", "=", "false", ";", "bool", "Paired128IsSlow", "=", "false", ";", "bool", "STRQroIsSlow", "=", "false", ";", "bool", "UseAlternateSExtLoadCVTF32Pattern", "=", "false", ";", "bool", "HasArithmeticBccFusion", "=", "false", ";", "bool", "HasArithmeticCbzFusion", "=", "false", ";", "bool", "HasCmpBccFusion", "=", "false", ";", "bool", "HasFuseAddress", "=", "false", ";", "bool", "HasFuseAES", "=", "false", ";", "bool", "HasFuseArithmeticLogic", "=", "false", ";", "bool", "HasFuseCCSelect", "=", "false", ";", "bool", "HasFuseCryptoEOR", "=", "false", ";", "bool", "HasFuseLiterals", "=", "false", ";", "bool", "DisableLatencySchedHeuristic", "=", "false", ";", "bool", "UseRSqrt", "=", "false", ";", "bool", "Force32BitJumpTables", "=", "false", ";", "bool", "UseEL1ForTP", "=", "false", ";", "bool", "UseEL2ForTP", "=", "false", ";", "bool", "UseEL3ForTP", "=", "false", ";", "bool", "AllowTaggedGlobals", "=", "false", ";", "bool", "HardenSlsRetBr", "=", "false", ";", "bool", "HardenSlsBlr", "=", "false", ";", "bool", "HardenSlsNoComdat", "=", "false", ";", "<BUGE>", "uint8_t", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "uint8_t", "VectorInsertExtractBaseCost", "=", "<NUM_LIT>", ";", "uint16_t", "CacheLineSize", "=", "<NUM_LIT>", ";" ]
LLVM	ARM	TD	next_suggestion	CPU	13,121	[ "let", "RenderMethod", "=", "<STR_LIT>", ";" ]	[ "def", "VecListTwoQWordIndexAsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";" ]
GCC	i386	CPP	program_repair	CPU	13,122	[ "<FIXS>", "addr_rtx", "=", "XEXP", "(", "assign_temp", "(", "type", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "mem", "=", "gen_rtx_MEM", "(", "BLKmode", ",", "addr_rtx", ")", ";", "<FIXE>", "<FIXS>", "<FIXE>" ]	[ "int", "i", ";", "rtx", "mem", ";", "<BUGS>", "mem", "=", "assign_temp", "(", "type", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "<BUGE>", "set_mem_alias_set", "(", "mem", ",", "get_varargs_alias_set", "(", ")", ")", ";", "<BUGS>", "addr_rtx", "=", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ";", "<BUGE>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "XVECLEN", "(", "container", ",", "<NUM_LIT>", ")", ";", "i", "++", ")", "{", "rtx", "slot", "=", "XVECEXP", "(", "container", ",", "<NUM_LIT>", ",", "i", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	13,123	[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";" ]
GCC	crx	CPP	code_generation	CPU	13,124	[ "int", "crx_memory_move_cost", "(", "enum", "machine_mode", "mode", ",", "enum", "reg_class", "class", "ATTRIBUTE_UNUSED", ",", "int", "in", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "reg_classes_intersect_p", "(", "class", ",", "GENERAL_REGS", ")", ")", "{", "return", "<NUM_LIT>", "", "HARD_REGNO_NREGS", "(", "<NUM_LIT>", ",", "mode", ")", ";", "}", "else", "if", "(", "reg_classes_intersect_p", "(", "class", ",", "HILO_REGS", ")", ")", "{", "return", "(", "REGISTER_MOVE_COST", "(", "mode", ",", "in", "?", "GENERAL_REGS", ":", "HILO_REGS", ",", "in", "?", "HILO_REGS", ":", "GENERAL_REGS", ")", "+", "<NUM_LIT>", ")", "", "HARD_REGNO_NREGS", "(", "<NUM_LIT>", ",", "mode", ")", ";", "}", "else", "{", "return", "<NUM_LIT>", ";", "}", "}" ]	[ "Return", "the", "cost", "of", "moving", "data", "of", "mode", "MODE", "between", "a", "register", "of", "class", "", "CLASS", "and", "memory", ";", "IN", "is", "zero", "if", "the", "value", "is", "to", "be", "written", "to", "memory", ",", "", "nonzero", "if", "it", "is", "to", "be", "read", "in", ".", "This", "cost", "is", "relative", "to", "those", "in", "*", "REGISTER_MOVE_COST", "." ]
LLVM	X86	CPP	next_suggestion	CPU	13,125	[ "}" ]	[ "this", "->", "Options", ".", "Reciprocals", ".", "setDefaults", "(", "<STR_LIT>", "divf", "<STR_LIT>", ",", "false", ",", "<NUM_LIT>", ")", ";", "this", "->", "Options", ".", "Reciprocals", ".", "setDefaults", "(", "<STR_LIT>", "vec-sqrtf", "<STR_LIT>", ",", "true", ",", "<NUM_LIT>", ")", ";", "this", "->", "Options", ".", "Reciprocals", ".", "setDefaults", "(", "<STR_LIT>", "vec-divf", "<STR_LIT>", ",", "true", ",", "<NUM_LIT>", ")", ";", "initAsmInfo", "(", ")", ";" ]
GCC	s390	CPP	next_suggestion	MPU	13,126	[ "return", "vectorize_vec_perm_const_1", "(", "d", ")", ";" ]	[ "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "i", "++", ")", "{", "unsigned", "char", "e", "=", "sel", "[", "i", "]", ";", "lowest", "=", "MIN", "(", "lowest", ",", "e", ")", ";", "highest", "=", "MAX", "(", "highest", ",", "e", ")", ";", "gcc_assert", "(", "e", "<", "<NUM_LIT>", "*", "nelt", ")", ";", "d", ".", "perm", "[", "i", "]", "=", "e", ";", "}", "if", "(", "lowest", "<", "nelt", "&&", "highest", "<", "nelt", ")", "d", ".", "only_op0", "=", "true", ";", "else", "if", "(", "lowest", ">=", "nelt", "&&", "highest", ">=", "nelt", ")", "d", ".", "only_op1", "=", "true", ";" ]
LLVM	Nyuzi	CPP	stmt_completion	GPU	13,127	[ ",", "createNyuziAsmBackend", ")", ";" ]	[ "RegisterMCAsmInfoFn", "A", "(", "TheNyuziTarget", ",", "createNyuziMCAsmInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "TheNyuziTarget", ",", "createNyuziMCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "TheNyuziTarget", ",", "createNyuziMCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "TheNyuziTarget", ",", "createNyuziMCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "TheNyuziTarget", ",", "createNyuziMCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "TheNyuziTarget", ",", "createNyuziMCInstrAnalysis", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "TheNyuziTarget" ]
GCC	nds32	MD	stmt_completion	CPU	13,128	[ ")", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")" ]
LLVM	CSKY	CPP	stmt_completion	CPU	13,129	[ "<NUM_LIT>", ">", "(", ")", ";" ]	[ "bool", "isUImm12Shift1", "(", ")", "{", "return", "isUImm", "<", "<NUM_LIT>", "," ]
LLVM	AArch64	CPP	next_suggestion	CPU	13,130	[ "}" ]	[ "MCSymbol", "*", "AArch64AsmPrinter", "::", "GetCPISymbol", "(", "unsigned", "CPID", ")", "const", "{", "if", "(", "getDataLayout", "(", ")", ".", "getLinkerPrivateGlobalPrefix", "(", ")", "[", "<NUM_LIT>", "]", ")", "return", "OutContext", ".", "getOrCreateSymbol", "(", "Twine", "(", "getDataLayout", "(", ")", ".", "getLinkerPrivateGlobalPrefix", "(", ")", ")", "+", "<STR_LIT>", "CPI", "<STR_LIT>", "+", "Twine", "(", "getFunctionNumber", "(", ")", ")", "+", "<STR_LIT>", "_", "<STR_LIT>", "+", "Twine", "(", "CPID", ")", ")", ";", "return", "OutContext", ".", "getOrCreateSymbol", "(", "Twine", "(", "getDataLayout", "(", ")", ".", "getPrivateGlobalPrefix", "(", ")", ")", "+", "<STR_LIT>", "CPI", "<STR_LIT>", "+", "Twine", "(", "getFunctionNumber", "(", ")", ")", "+", "<STR_LIT>", "_", "<STR_LIT>", "+", "Twine", "(", "CPID", ")", ")", ";" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	13,131	[ "}" ]	[ "def", "RhuSwitch", ":", "Operand", "<", "i8", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "SwitchRhuAsmOperand", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	13,132	[ "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]	[ "def", ":", "RWSysReg", "<", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "," ]
LLVM	X86	CPP	next_suggestion	CPU	13,133	[ "}" ]	[ "bool", "eliminateFrameIndicesBackwards", "(", ")", "const", "override", "{", "return", "false", ";" ]
LLVM	BPF	CPP	stmt_completion	Virtual ISA	13,134	[ "Ops", ")", ";" ]	[ "if", "(", "!", "getHasJmpExt", "(", ")", ")", "NegateCC", "(", "LHS", ",", "RHS", ",", "CC", ")", ";", "SDValue", "TargetCC", "=", "DAG", ".", "getConstant", "(", "CC", ",", "DL", ",", "LHS", ".", "getValueType", "(", ")", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "Op", ".", "getValueType", "(", ")", ",", "MVT", "::", "Glue", ")", ";", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "LHS", ".", "getNode", "(", ")", ")", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "LHS", ",", "RHS", ",", "TargetCC", ",", "TrueV", ",", "FalseV", "}", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VTs", "," ]
GCC	arm	MD	program_repair	CPU	13,135	[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]	[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "UQADDSUB", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	rs6000	CPP	stmt_completion	CPU	13,136	[ "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";" ]	[ "extern", "_", "_", "inline", "int", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_movemask_ps", "(", "_", "_", "m128", "_", "_", "A", ")", "{", "return", "vec_extractm", "(", "(", "_", "_", "vector", "unsigned", "int", ")", "_", "_", "A", ")", ";", "_", "_", "vector", "unsigned", "long", "long", "_", "_", "result", ";", "static", "const", "_", "_", "vector", "unsigned", "int", "_", "_", "perm_mask", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "<NUM_LIT>", "," ]
LLVM	Mips	CPP	next_suggestion	CPU	13,137	[ "return", "false", ";" ]	[ "MipsTargetStreamer", "&", "TOut", "=", "getTargetStreamer", "(", ")", ";", "assert", "(", "Inst", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid operand count", "<STR_LIT>", ")", ";", "assert", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", "Invalid instruction operand.", "<STR_LIT>", ")", ";", "unsigned", "DstReg", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "OpReg", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "warnIfNoMacro", "(", "IDLoc", ")", ";", "if", "(", "SrcReg", "!=", "Mips", "::", "ZERO", "&&", "OpReg", "!=", "Mips", "::", "ZERO", ")", "{", "TOut", ".", "emitRRR", "(", "Mips", "::", "XOR", ",", "DstReg", ",", "SrcReg", ",", "OpReg", ",", "IDLoc", ",", "STI", ")", ";", "TOut", ".", "emitRRI", "(", "Mips", "::", "SLTiu", ",", "DstReg", ",", "DstReg", ",", "<NUM_LIT>", ",", "IDLoc", ",", "STI", ")", ";", "return", "false", ";", "}", "unsigned", "Reg", "=", "SrcReg", "==", "Mips", "::", "ZERO", "?", "OpReg", ":", "SrcReg", ";", "TOut", ".", "emitRRI", "(", "Mips", "::", "SLTiu", ",", "DstReg", ",", "Reg", ",", "<NUM_LIT>", ",", "IDLoc", ",", "STI", ")", ";" ]
GCC	arm	CPP	stmt_completion	CPU	13,138	[ "builtin_neon_vreinterpretv8hiv2di", "(", "_", "_", "a", ")", ";" ]	[ "return", "(", "uint16x8_t", ")", "_", "_" ]
LLVM	AArch64	CPP	next_suggestion	CPU	13,139	[ "for", "(", "auto", "&", "MBB", ":", "MF", ")", "Modified", "\|=", "expandMBB", "(", "MBB", ")", ";" ]	[ "TII", "=", "static_cast", "<", "const", "AArch64InstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "bool", "Modified", "=", "false", ";" ]
GCC	aarch64	MD	next_suggestion	CPU	13,140	[ "(", "<", "max_opp", ">", ":", "VDQ_BHSI" ]	[ "(", "match_operand", ":", "VDQ_BHSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VDQ_BHSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	13,141	[ "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]	[ "def", "G4_tfrgrcr", ":", "HInst", "<", "(", "outs", "GuestRegs", ":", "$", "Gd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_bcf98408", ",", "TypeCR", ">", ",", "Enc_621fba", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	SystemZ	TD	stmt_completion	CPU	13,142	[ "=", "<NUM_LIT>", ";" ]	[ "class", "CompareRRE", "<", "string", "mnemonic", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "SDPatternOperator", "operator", ",", "RegisterOperand", "cls1", ",", "RegisterOperand", "cls2", ">", ":", "InstRRE", "<", "opcode", ",", "(", "outs", ")", ",", "(", "ins", "cls1", ":", "$", "R1", ",", "cls2", ":", "$", "R2", ")", ",", "mnemonic", "#", "<STR_LIT>", ",", "[", "(", "set", "CC", ",", "(", "operator", "cls1", ":", "$", "R1", ",", "cls2", ":", "$", "R2", ")", ")", "]", ">", "{", "let", "OpKey", "=", "mnemonic", "#", "cls1", ";", "let", "OpType", "=", "<STR_LIT>", ";", "let", "isCompare" ]
LLVM	Hexagon	TD	program_repair	DSP	13,143	[ "<FIXS>", "[", "(", "set", "IntRegs", ":", "$", "dst", ",", "(", "add", "(", "mul", "IntRegs", ":", "$", "src2", ",", "IntRegs", ":", "$", "src3", ")", ",", "u6ImmPred", ":", "$", "src1", ")", ")", "]", ">", ",", "<FIXE>", "<FIXS>", "[", "(", "set", "IntRegs", ":", "$", "dst", ",", "(", "add", "IntRegs", ":", "$", "src1", ",", "(", "mul", "IntRegs", ":", "$", "src3", ",", "u6_2ImmPred", ":", "$", "src2", ")", ")", ")", "]", ">", ",", "<FIXE>", "<FIXS>", "[", "(", "set", "IntRegs", ":", "$", "dst", ",", "(", "add", "IntRegs", ":", "$", "src1", ",", "(", "mul", "IntRegs", ":", "$", "src2", ",", "u6ImmPred", ":", "$", "src3", ")", ")", ")", "]", ">", ",", "<FIXE>", "<FIXS>", "[", "(", "set", "IntRegs", ":", "$", "dst", ",", "(", "add", "IntRegs", ":", "$", "src1", ",", "(", "mul", "IntRegs", ":", "$", "src2", ",", "IntRegs", ":", "$", "src3", ")", ")", ")", "]", ",", "<FIXE>" ]	[ "def", "ADDi_MPYrr_V4", ":", "MInst", "(", "outs", "IntRegs", ":", "$", "dst", ")", ",", "(", "ins", "u6Imm", ":", "$", "src1", ",", "IntRegs", ":", "$", "src2", ",", "IntRegs", ":", "$", "src3", ")", ",", "<STR_LIT>", ",", "<BUGS>", "[", "(", "set", "(", "i32", "IntRegs", ":", "$", "dst", ")", ",", "(", "add", "(", "mul", "(", "i32", "IntRegs", ":", "$", "src2", ")", ",", "(", "i32", "IntRegs", ":", "$", "src3", ")", ")", ",", "u6ImmPred", ":", "$", "src1", ")", ")", "]", ">", ",", "<BUGE>", "Requires", "[", "HasV4T", "]", ">", ";", "def", "ADDr_MPYir_V4", ":", "MInst", "(", "outs", "IntRegs", ":", "$", "dst", ")", ",", "(", "ins", "IntRegs", ":", "$", "src1", ",", "u6Imm", ":", "$", "src2", ",", "IntRegs", ":", "$", "src3", ")", ",", "<STR_LIT>", ",", "<BUGS>", "[", "(", "set", "(", "i32", "IntRegs", ":", "$", "dst", ")", ",", "(", "add", "(", "i32", "IntRegs", ":", "$", "src1", ")", ",", "(", "mul", "(", "i32", "IntRegs", ":", "$", "src3", ")", ",", "u6_2ImmPred", ":", "$", "src2", ")", ")", ")", "]", ">", ",", "<BUGE>", "Requires", "[", "HasV4T", "]", ">", ";", "def", "ADDr_MPYri_V4", ":", "MInst", "(", "outs", "IntRegs", ":", "$", "dst", ")", ",", "(", "ins", "IntRegs", ":", "$", "src1", ",", "IntRegs", ":", "$", "src2", ",", "u6Imm", ":", "$", "src3", ")", ",", "<STR_LIT>", ",", "<BUGS>", "[", "(", "set", "(", "i32", "IntRegs", ":", "$", "dst", ")", ",", "(", "add", "(", "i32", "IntRegs", ":", "$", "src1", ")", ",", "(", "mul", "(", "i32", "IntRegs", ":", "$", "src2", ")", ",", "u6ImmPred", ":", "$", "src3", ")", ")", ")", "]", ">", ",", "<BUGE>", "Requires", "[", "HasV4T", "]", ">", ";", "def", "ADDr_MPYrr_V4", ":", "MInst_acc", "(", "outs", "IntRegs", ":", "$", "dst", ")", ",", "(", "ins", "IntRegs", ":", "$", "src1", ",", "IntRegs", ":", "$", "src2", ",", "IntRegs", ":", "$", "src3", ")", ",", "<STR_LIT>", ",", "<BUGS>", "[", "(", "set", "(", "i32", "IntRegs", ":", "$", "dst", ")", ",", "(", "add", "(", "i32", "IntRegs", ":", "$", "src1", ")", ",", "(", "mul", "(", "i32", "IntRegs", ":", "$", "src2", ")", ",", "(", "i32", "IntRegs", ":", "$", "src3", ")", ")", ")", ")", "]", ",", "<BUGE>", "<STR_LIT>", ">", ",", "Requires", "[", "HasV4T", "]", ">", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	13,144	[ "let", "PrintMethod", "=", "<STR_LIT>", ";" ]	[ "let", "ParserMatchClass", "=", "MSRSystemRegisterOperand", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	13,145	[ ")", ";" ]	[ "Packet", ".", "clear", "(" ]
LLVM	X86	CPP	next_suggestion	CPU	13,146	[ "if", "(", "SDValue", "Res", "=", "combineX86ShufflesRecursively", "(", "{", "Op", "}", ",", "<NUM_LIT>", ",", "Op", ",", "{", "<NUM_LIT>", "}", ",", "{", "}", ",", "<NUM_LIT>", ",", "false", ",", "DAG", ",", "Subtarget", ")", ")", "{" ]	[ "static", "SDValue", "combineVectorInsert", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "X86Subtarget", "&", "Subtarget", ")", "{", "assert", "(", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "MVT", "::", "v16i8", ")", "\|\|", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "MVT", "::", "v8i16", ")", ")", "&&", "<STR_LIT>", "Unexpected vector insertion", "<STR_LIT>", ")", ";", "SDValue", "Op", "(", "N", ",", "<NUM_LIT>", ")", ";" ]
GCC	rs6000	MD	next_suggestion	CPU	13,147	[ "DONE" ]	[ "[", "(", "set", "(", "match_operand", ":", "VEC_F", "<NUM_LIT>", "<STR_LIT>", ")", "(", "unsigned_float", ":", "VEC_F", "(", "match_operand", ":", "<", "VEC_INT", ">", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "if", "(", "<", "MODE", ">", "mode", "=", "=", "V4SFmode", "&", "&", "VECTOR_UNIT_ALTIVEC_P", "(", "<", "MODE", ">", "mode", ")", ")", "{", "emit_insn", "(", "gen_altivec_vcfux", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "const0_rtx", ")", ")" ]
LLVM	X86	TD	stmt_completion	CPU	13,148	[ ")", ",", "(", "CVTSI2SDrr_Int", "VR128", ":", "$", "dst", ",", "GR32", ":", "$", "src", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "v2f64", "(", "X86Movsd", "(", "v2f64", "VR128", ":", "$", "dst", ")", ",", "(", "v2f64", "(", "scalar_to_vector", "(", "f64", "(", "sint_to_fp", "GR32", ":", "$", "src", ")", ")", ")", ")", ")" ]
GCC	mips	MD	stmt_completion	CPU	13,149	[ "<NUM_LIT>", "]", ")", ")" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "MSA", "<NUM_LIT>", ")", "(", "match_operand", ":", "MSA", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "{", "if", "(", "mips_legitimize_move", "(", "<", "MODE", ">", "mode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[" ]
GCC	sparc	CPP	stmt_completion	CPU	13,150	[ "mode", ";" ]	[ "return", "mode", ";", "}", "else", "{", "if", "(", "GET_MODE_BITSIZE", "(", "mode", ")", "<", "BITS_PER_WORD", ")", "return", "mode_for_size", "(", "BITS_PER_WORD", ",", "GET_MODE_CLASS", "(", "mode", ")", ",", "<NUM_LIT>", ")", ".", "require", "(", ")", ";", "return" ]
LLVM	Hexagon	TD	next_suggestion	DSP	13,151	[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]	[ "def", "A2_svnavgh", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_1c80410a", ",", "TypeALU32_3op", ">", ",", "Enc_bd6011", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]
GCC	ia64	MD	next_suggestion	CPU	13,152	[ "operands", "[", "<NUM_LIT>", "]", "=", "op1" ]	[ "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{", "rtx", "op1", "=", "ia64_expand_move", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", "if", "(", "!", "op1", ")", "DONE" ]
GCC	h8300	MD	stmt_completion	MPU	13,153	[ "\t", "<NUM_LIT>", ")" ]	[ "(", "define_constants", "[", "(", "UNSPEC_INCDEC" ]
GCC	ia64	MD	stmt_completion	CPU	13,154	[ "<STR_LIT>", ")", "]", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "trap_if", "(", "const_int", "<NUM_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]
GCC	frv	MD	stmt_completion	VLIW	13,155	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_cpu_unit" ]
LLVM	X86	TD	program_repair	CPU	13,156	[ "<FIXS>", "defm", ":", "ZnWriteResFpuPair", "WriteFLogicY", ",", "[", "ZnFPU", "]", ",", "<NUM_LIT>", ",", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ">", ";", "<FIXE>" ]	[ "defm", ":", "ZnWriteResFpuPair", "WriteFRndY", ",", "[", "ZnFPU3", "]", ",", "<NUM_LIT>", ",", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";", "defm", ":", "X86WriteResPairUnsupported", "WriteFRndZ", ">", ";", "defm", ":", "ZnWriteResFpuPair", "WriteFLogic", ",", "[", "ZnFPU", "]", ",", "<NUM_LIT>", ">", ";", "<BUGS>", "defm", ":", "ZnWriteResFpuPair", "WriteFLogicY", ",", "[", "ZnFPU", "]", ",", "<NUM_LIT>", ">", ";", "<BUGE>", "defm", ":", "X86WriteResPairUnsupported", "WriteFLogicZ", ">", ";", "defm", ":", "ZnWriteResFpuPair", "WriteFTest", ",", "[", "ZnFPU12", "]", ",", "<NUM_LIT>", ",", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";", "defm", ":", "ZnWriteResFpuPair", "WriteFTestY", ",", "[", "ZnFPU12", "]", ",", "<NUM_LIT>", ",", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]
LLVM	ARM	TD	next_suggestion	CPU	13,157	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Dm", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Dm", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	13,158	[ "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]	[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]
LLVM	BPF	CPP	stmt_completion	Virtual ISA	13,159	[ "false", ";" ]	[ "BPFOperand", "&", "Op2", "=", "(", "BPFOperand", "&", ")", "", "Operands", "[", "<NUM_LIT>", "]", ";", "BPFOperand", "&", "Op3", "=", "(", "BPFOperand", "&", ")", "", "Operands", "[", "<NUM_LIT>", "]", ";", "if", "(", "Op0", ".", "isReg", "(", ")", "&&", "Op1", ".", "isToken", "(", ")", "&&", "Op2", ".", "isToken", "(", ")", "&&", "Op3", ".", "isReg", "(", ")", "&&", "Op1", ".", "getToken", "(", ")", "==", "<STR_LIT>", "=", "<STR_LIT>", "&&", "(", "Op2", ".", "getToken", "(", ")", "==", "<STR_LIT>", "-", "<STR_LIT>", "\|\|", "Op2", ".", "getToken", "(", ")", "==", "<STR_LIT>", "be16", "<STR_LIT>", "\|\|", "Op2", ".", "getToken", "(", ")", "==", "<STR_LIT>", "be32", "<STR_LIT>", "\|\|", "Op2", ".", "getToken", "(", ")", "==", "<STR_LIT>", "be64", "<STR_LIT>", "\|\|", "Op2", ".", "getToken", "(", ")", "==", "<STR_LIT>", "le16", "<STR_LIT>", "\|\|", "Op2", ".", "getToken", "(", ")", "==", "<STR_LIT>", "le32", "<STR_LIT>", "\|\|", "Op2", ".", "getToken", "(", ")", "==", "<STR_LIT>", "le64", "<STR_LIT>", ")", "&&", "Op0", ".", "getReg", "(", ")", "!=", "Op3", ".", "getReg", "(", ")", ")", "return", "true", ";", "}", "return" ]
GCC	loongarch	MD	next_suggestion	CPU	13,160	[ "(", "const_int", "<NUM_LIT>", ")", ")" ]	[ "(", "if_then_else", ":", "GPR", "(", "equality_op", ":", "GPR2", "(", "match_operand", ":", "GPR2", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	ARM	CPP	program_repair	CPU	13,161	[ "<FIXS>", "(", "!", "STI", "->", "getFeatureBits", "(", ")", "[", "ARM", "::", "FeatureThumb2", "]", "&&", "!", "STI", "->", "getFeatureBits", "(", ")", "[", "ARM", "::", "HasV8MBaselineOps", "]", "&&", "!", "STI", "->", "getFeatureBits", "(", ")", "[", "ARM", "::", "HasV6MOps", "]", "&&", "<FIXE>" ]	[ "}", "case", "ARM", "::", "fixup_arm_thumb_bl", ":", "{", "if", "(", "!", "isInt", "<NUM_LIT>", ">", "(", "Value", "-", "<NUM_LIT>", ")", "\|\|", "<BUGS>", "(", "!", "STI", ".", "getFeatureBits", "(", ")", "[", "ARM", "::", "FeatureThumb2", "]", "&&", "!", "STI", ".", "getFeatureBits", "(", ")", "[", "ARM", "::", "HasV8MBaselineOps", "]", "&&", "!", "STI", ".", "getFeatureBits", "(", ")", "[", "ARM", "::", "HasV6MOps", "]", "&&", "<BUGE>", "!", "isInt", "<NUM_LIT>", ">", "(", "Value", "-", "<NUM_LIT>", ")", ")", ")", "{", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "Relocation out of range", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";" ]
GCC	i386	CPP	stmt_completion	CPU	13,162	[ ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]	[ "return", "(", "_", "_", "m128d", ")", "_", "_", "builtin_ia32_vfnmaddpd128_mask3", "(", "(", "_", "_", "v2df", ")", "_", "_", "A", ",", "(", "_", "_", "v2df", ")", "_", "_", "B", ",", "(", "_", "_", "v2df", ")", "_", "_", "C" ]
GCC	tilegx	MD	stmt_completion	VLIW	13,163	[ ")", ")" ]	[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]
LLVM	Hexagon	TD	stmt_completion	DSP	13,164	[ "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=" ]
GCC	arm	CPP	stmt_completion	CPU	13,165	[ "(", "const", "_", "_", "builtin_neon_bf", "*", ")", "_", "_", "ptr", ")", ";" ]	[ "union", "{", "bfloat16x8x4_t", "_", "_", "i", ";", "_", "_", "builtin_neon_xi", "_", "_", "o", ";", "}", "_", "_", "rv", ";", "_", "_", "rv", ".", "_", "_", "o", "=", "_", "_", "builtin_neon_vld1q_x4v8bf", "(" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	13,166	[ "}" ]	[ "unsigned", "AMDGPUCommonSubtarget", "::", "getOccupancyWithLocalMemSize", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "auto", "*", "MFI", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "return", "getOccupancyWithLocalMemSize", "(", "MFI", "->", "getLDSSize", "(", ")", ",", "MF", ".", "getFunction", "(", ")", ")", ";" ]
GCC	pa	MD	next_suggestion	CPU	13,167	[ "<STR_LIT>" ]	[ "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "float", ":", "SF", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]" ]
GCC	sparc	MD	stmt_completion	CPU	13,168	[ ")", ")", "]" ]	[ "(", "compare", ":", "CC", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	13,169	[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]	[ "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "WordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "mayStore", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]
GCC	arm	MD	next_suggestion	CPU	13,170	[ "<STR_LIT>" ]	[ "(", "subreg", ":", "TI", "(", "vec_concat", ":", "V16QI", "(", "match_operand", ":", "V8QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V8QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<NUM_LIT>", ")", "(", "mult", ":", "SI", "(", "zero_extract", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "<NUM_LIT>", ")", ")", "]" ]
GCC	s390	MD	stmt_completion	MPU	13,171	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "sign_extend", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr" ]
LLVM	rvex	CPP	next_suggestion	VLIW	13,172	[ "SDValue", "InChain", "=", "DAG", ".", "getEntryNode", "(", ")", ";" ]	[ "if", "(", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "Ty", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "unsigned", "LO", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "unsigned", "HI", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "unsigned", "opc", "=", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "SDIVREM", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "DebugLoc", "dl", "=", "N", "->", "getDebugLoc", "(", ")", ";", "SDValue", "DivRem", "=", "DAG", ".", "getNode", "(", "opc", ",", "dl", ",", "MVT", "::", "Glue", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	13,173	[ "let", "Defs", "=", "[", "PC", "]", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";" ]
GCC	iq2000	MD	stmt_completion	CPU	13,174	[ ")" ]	[ "[", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "nil" ]
LLVM	Hexagon	TD	next_suggestion	DSP	13,175	[ "bits", "<", "<NUM_LIT>", ">", "Pe4", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rd32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM	MSP430	CPP	next_suggestion	MPU	13,176	[ "return", "Imm", "-", "<NUM_LIT>", ";" ]	[ "assert", "(", "(", "Imm", ">=", "<NUM_LIT>", "&&", "Imm", "<=", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "invalid repetition count", "<STR_LIT>", ")", ";", "if", "(", "Imm", "==", "<NUM_LIT>", ")", "return", "Imm", ";" ]
GCC	pru	CPP	next_suggestion	CPU	13,177	[ "}" ]	[ "static", "rtx", "pru_function_value", "(", "const_tree", "ret_type", ",", "const_tree", "fn", "ATTRIBUTE_UNUSED", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "TYPE_MODE", "(", "ret_type", ")", ",", "FIRST_RETVAL_REGNUM", ")", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	13,178	[ "<STR_LIT>", "\\n", "<STR_LIT>", ";" ]	[ "DEBUG", "(", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "Couldn't pack :\\n", "<STR_LIT>", ";", "MI", ".", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "with the following packets :\\n", "<STR_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CurrentPacketMIs", ".", "size", "(", ")", "-", "<NUM_LIT>", ";", "i", "<", "e", ";", "i", "++", ")", "{", "CurrentPacketMIs", "[", "i", "]", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<" ]
GCC	i386	MD	program_repair	CPU	13,179	[ "<FIXS>", "(", "const_string", "<STR_LIT>", ")", ")", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]	[ "[", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "<BUGS>", "(", "const_string", "<STR_LIT>", ")", ")", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "CC", "<NUM_LIT>", ")" ]
GCC	arm	MD	next_suggestion	CPU	13,180	[ ")" ]	[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
LLVM	Hexagon	TD	next_suggestion	DSP	13,181	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]
GCC	arm	CPP	stmt_completion	CPU	13,182	[ "preserve_user_namespace", ")", ";" ]	[ "build_all", "(", "b", ",", "<STR_LIT>", "v0,v0,v0,p", "<STR_LIT>", ",", "group", ",", "MODE_none", "," ]
GCC	i386	CPP	stmt_completion	CPU	13,183	[ "_", "m256i", "_", "_", "W", ",", "_", "_", "mmask8", "_", "_", "M", ",", "_", "_", "m256i", "_", "_", "A", ",", "_", "_", "m256i", "_", "_", "B", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_max_epi32", "(", "_" ]
LLVM	ARM	CPP	next_suggestion	CPU	13,184	[ "Type", "", "RetTy", "=", "(", "Type", "", ")", "StructType", "::", "get", "(", "Ty", ",", "Ty", ",", "nullptr", ")", ";" ]	[ "EVT", "VT", "=", "Op", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "Type", "", "Ty", "=", "VT", ".", "getTypeForEVT", "(", "", "DAG", ".", "getContext", "(", ")", ")", ";", "RTLIB", "::", "Libcall", "LC", "=", "getDivRemLibcall", "(", "Op", ".", "getNode", "(", ")", ",", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", ";", "SDValue", "InChain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", "=", "getDivRemArgList", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ".", "getContext", "(", ")", ")", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "getLibcallName", "(", "LC", ")", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	13,185	[ ";" ]	[ "static", "bool", "isPermutation", "(", "ArrayRef", "<", "int", ">", "Mask", ")", "{", "assert", "(", "Mask", ".", "size", "(", ")", "<", "<NUM_LIT>", "&&", "<STR_LIT>", "Overflow failure", "<STR_LIT>", ")", ";", "int", "Sum", "=", "<NUM_LIT>", ";", "for", "(", "int", "Idx", ":", "Mask", ")", "{", "if", "(", "Idx", "==", "-", "<NUM_LIT>", ")", "return", "false", ";", "Sum", "+=", "Idx" ]
GCC	i386	CPP	next_suggestion	CPU	13,186	[ "}" ]	[ "extern", "_", "_", "inline", "int", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_extract_epi16", "(", "_", "_", "m128i", "const", "_", "_", "A", ",", "int", "const", "_", "_", "N", ")", "{", "return", "(", "unsigned", "short", ")", "_", "_", "builtin_ia32_vec_ext_v8hi", "(", "(", "_", "_", "v8hi", ")", "_", "_", "A", ",", "_", "_", "N", ")", ";" ]
GCC	i386	MD	next_suggestion	CPU	13,187	[ "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "and", ":", "<", "MODE", ">", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")" ]	[ "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "lshiftrt", ":", "<", "MODE", ">", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "FLAGS_REG", ")", ")", "]", ")" ]
GCC	aarch64	MD	stmt_completion	CPU	13,188	[ ")", "]" ]	[ "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	ARM	CPP	stmt_completion	CPU	13,189	[ "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "<NUM_LIT>", ",", "Pred", ",", "PredReg", ")", ")", "{" ]	[ "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", "==", "Base", ")", "return", "false", ";", "bool", "DoMerge", "=", "false", ";", "<STR_LIT>", "::", "<STR_LIT>", "Mode", "=", "getLoadStoreMultipleSubMode", "(", "Opcode", ")", ";", "MachineBasicBlock", "::", "iterator", "BeginMBBI", "=", "MBB", ".", "begin", "(", ")", ";", "if", "(", "MBBI", "!=", "BeginMBBI", ")", "{", "MachineBasicBlock", "::", "iterator", "PrevMBBI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "while", "(", "PrevMBBI", "!=", "BeginMBBI", "&&", "PrevMBBI", "->", "isDebugValue", "(", ")", ")", "--", "PrevMBBI", ";", "if", "(", "Mode", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "isMatchingDecrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "<NUM_LIT>", ",", "Pred", ",", "PredReg", ")", ")", "{", "Mode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "DoMerge", "=", "true", ";", "}", "else", "if", "(", "Mode", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "isMatchingDecrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "<NUM_LIT>", ",", "Pred", ",", "PredReg", ")", ")", "{", "Mode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "DoMerge", "=", "true", ";", "}", "if", "(", "DoMerge", ")", "MBB", ".", "erase", "(", "PrevMBBI", ")", ";", "}", "MachineBasicBlock", "::", "iterator", "EndMBBI", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "!", "DoMerge", "&&", "MBBI", "!=", "EndMBBI", ")", "{", "MachineBasicBlock", "::", "iterator", "NextMBBI", "=", "std", "::", "next", "(", "MBBI", ")", ";", "while", "(", "NextMBBI", "!=", "EndMBBI", "&&", "NextMBBI", "->", "isDebugValue", "(", ")", ")", "++", "NextMBBI", ";", "if", "(", "(", "Mode", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "Mode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "isMatchingIncrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "<NUM_LIT>", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "else", "if", "(", "(", "Mode", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "Mode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "isMatchingDecrement" ]
GCC	arm	MD	stmt_completion	CPU	13,190	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_cpu_unit" ]
LLVM	Cpu0	CPP	stmt_completion	CPU	13,191	[ ";" ]	[ "Op", "->", "Imm", ".", "Val", "=", "Val", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E" ]
GCC	rs6000	MD	stmt_completion	CPU	13,192	[ "<STR_LIT>", ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	13,193	[ "}" ]	[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
GCC	i386	CPP	next_suggestion	CPU	13,194	[ "}" ]	[ "_", "mm_fpclass_sh_mask", "(", "_", "_", "m128h", "_", "_", "A", ",", "const", "int", "_", "_", "imm", ")", "{", "return", "(", "_", "_", "mmask8", ")", "_", "_", "builtin_ia32_fpclasssh_mask", "(", "(", "_", "_", "v8hf", ")", "_", "_", "A", ",", "_", "_", "imm", ",", "(", "_", "_", "mmask8", ")", "-", "<NUM_LIT>", ")", ";" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	13,195	[ "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "SecondImmBits", ";" ]	[ "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Slot", ".", "Value", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "HasImm", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "IsPredicated", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "OutOfSlotData", ";", "bits", "<", "<NUM_LIT>", ">", "hasImmField", "=", "<NUM_LIT>", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "hasImmField", ";", "bits", "<", "<NUM_LIT>", ">", "startBit", "=", "<NUM_LIT>", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "startBit", ";", "bits", "<", "<NUM_LIT>", ">", "endBit", "=", "<NUM_LIT>", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "endBit", ";", "bits", "<", "<NUM_LIT>", ">", "immOpNum", "=", "<NUM_LIT>", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "immOpNum", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "OType", ";", "bits", "<", "<NUM_LIT>", ">", "ImmOpCount", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "SecondImmOp", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "ThirdImmOp", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "FirstImmBits", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "SecondImmBits", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "ThirdImmBits", "=", "<NUM_LIT>", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "HasCompositeImm", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "ImmOpCount", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "SecondImmOp", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "ThirdImmOp", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "FirstImmBits", ";" ]
LLVM	ARM	TD	stmt_completion	CPU	13,196	[ ";" ]	[ "let", "DiagnosticType", "=", "<STR_LIT>" ]
GCC	msp430	CPP	code_generation	MPU	13,197	[ "static", "void", "msp430_evaluate_arg", "(", "cumulative_args_t", "cap", ",", "machine_mode", "mode", ",", "const_tree", "type", "ATTRIBUTE_UNUSED", ",", "bool", "named", ")", "{", "CUMULATIVE_ARGS", "*", "ca", "=", "get_cumulative_args", "(", "cap", ")", ";", "int", "nregs", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "int", "i", ";", "ca", "->", "reg_count", "=", "<NUM_LIT>", ";", "ca", "->", "mem_count", "=", "<NUM_LIT>", ";", "if", "(", "!", "named", ")", "return", ";", "if", "(", "mode", "==", "PSImode", ")", "nregs", "=", "<NUM_LIT>", ";", "else", "nregs", "=", "(", "nregs", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "if", "(", "ca", "->", "special_p", ")", "{", "ca", "->", "start_reg", "=", "<NUM_LIT>", ";", "ca", "->", "reg_count", "=", "<NUM_LIT>", ";", "return", ";", "}", "switch", "(", "nregs", ")", "{", "case", "<NUM_LIT>", ":", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "if", "(", "!", "ca", "->", "reg_used", "[", "i", "]", ")", "{", "ca", "->", "reg_count", "=", "<NUM_LIT>", ";", "ca", "->", "start_reg", "=", "CA_FIRST_REG", "+", "i", ";", "return", ";", "}", "break", ";", "case", "<NUM_LIT>", ":", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "if", "(", "!", "ca", "->", "reg_used", "[", "i", "]", "&&", "!", "ca", "->", "reg_used", "[", "i", "+", "<NUM_LIT>", "]", ")", "{", "ca", "->", "reg_count", "=", "<NUM_LIT>", ";", "ca", "->", "start_reg", "=", "CA_FIRST_REG", "+", "i", ";", "return", ";", "}", "if", "(", "!", "ca", "->", "reg_used", "[", "<NUM_LIT>", "]", "&&", "ca", "->", "can_split", ")", "{", "ca", "->", "reg_count", "=", "<NUM_LIT>", ";", "ca", "->", "mem_count", "=", "<NUM_LIT>", ";", "ca", "->", "start_reg", "=", "CA_FIRST_REG", "+", "<NUM_LIT>", ";", "return", ";", "}", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "ca", "->", "can_split", "=", "<NUM_LIT>", ";", "if", "(", "!", "ca", "->", "reg_used", "[", "<NUM_LIT>", "]", "&&", "!", "ca", "->", "reg_used", "[", "<NUM_LIT>", "]", "&&", "!", "ca", "->", "reg_used", "[", "<NUM_LIT>", "]", "&&", "!", "ca", "->", "reg_used", "[", "<NUM_LIT>", "]", ")", "{", "ca", "->", "reg_count", "=", "<NUM_LIT>", ";", "ca", "->", "start_reg", "=", "CA_FIRST_REG", ";", "return", ";", "}", "break", ";", "}", "}" ]	[ "Helper", "function", "for", "argument", "passing", ";", "this", "function", "is", "the", "common", "code", "that", "determines", "where", "an", "argument", "will", "be", "passed", "." ]
GCC	arm	MD	next_suggestion	CPU	13,198	[ "<STR_LIT>", ")", ")", ")" ]	[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test" ]
GCC	arm	MD	stmt_completion	CPU	13,199	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr" ]

LLVM

R600

CPP

stmt_completion

GPU

13,100

[ ")", "->", "getValue", "(", ")", ")", ",", "MemEltVT", ",", "Load", "->", "isVolatile", "(", ")", ",", "Load", "->", "isNonTemporal", "(", ")", ",", "Load", "->", "getAlignment", "(", ")", ")", ")", ";" ]

[ "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "SL", ",", "PtrVT", ",", "Load", "->", "getBasePtr", "(", ")", ",", "DAG", ".", "getConstant", "(", "i", "*", "(", "MemEltVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", ",", "PtrVT", ")", ")", ";", "Loads", ".", "push_back", "(", "DAG", ".", "getExtLoad", "(", "Load", "->", "getExtensionType", "(", ")", ",", "SL", ",", "EltVT", ",", "Load", "->", "getChain", "(", ")", ",", "Ptr", ",", "MachinePointerInfo", "(", "Load", "->", "getMemOperand", "(" ]

GCC

rs6000

MD

stmt_completion

CPU

13,101

[ "<STR_LIT>", ")" ]

[ "(", "define_register_constraint", "<STR_LIT>", "<STR_LIT>" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

13,102

[ "getTotalNumVGPRs", "(", "this", ")", ";" ]

[ "return", "AMDGPU", "::", "IsaInfo", "::" ]

LLVM

Mips

CPP

stmt_completion

CPU

13,103

[ ")", ",", "IDLoc", ",", "Instructions", ")", ";" ]

[ "emitRRX", "(", "Opcode", ",", "DstReg", ",", "SrcReg", ",", "MCOperand", "::", "createReg", "(", "SrcReg2" ]

LLVM

X86

CPP

next_suggestion

CPU

13,104

[ "}" ]

[ "MachineSDNode", "*", "Node", "=", "DAG", ".", "getMachineNode", "(", "XorOp", ",", "DL", ",", "PtrTy", ",", "Val", ")", ";", "return", "SDValue", "(", "Node", ",", "<NUM_LIT>", ")", ";" ]

LLVM

ARM

CPP

program_repair

CPU

13,105

[ "<FIXS>", "Register", "Rt", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Rn", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<FIXE>", "<FIXS>", "Register", "Rm", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<FIXE>" ]

[ "}", "case", "ARM", "::", "t2LDRD_PRE", ":", "{", "<BUGS>", "unsigned", "Rt", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Rn", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<BUGE>", "return", "(", "Rt", "==", "Rn", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "}", "case", "ARM", "::", "STRD_PRE", ":", "{", "<BUGS>", "unsigned", "Rm", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<BUGE>", "if", "(", "Rm", ")", "return", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";" ]

LLVM

AMDGPU

TD

stmt_completion

GPU

13,106

[ "FeatureMadMacF32Insts", ",", "FeatureDLInsts", ",", "FeatureDot1Insts", ",", "FeatureDot2Insts", ",", "FeatureDot7Insts", ",", "FeatureSupportsSRAMECC", ",", "FeatureImageGather4D16Bug", "]", ">", ";" ]

[ "def", "FeatureISAVersion9_0_6", ":", "FeatureSet", "<", "[", "FeatureGFX9", ",", "HalfRate64Ops", ",", "FeatureFmaMixInsts", ",", "FeatureLDSBankCount32", ",", "FeatureDsSrc2Insts", ",", "FeatureExtendedImageInsts", "," ]

LLVM

X86

CPP

next_suggestion

CPU

13,107

[ "if", "(", "selectFrameIndexOrGep", "(", "I", ",", "MRI", ",", "MF", ")", ")", "return", "true", ";" ]

[ "unsigned", "Opcode", "=", "I", ".", "getOpcode", "(", ")", ";", "if", "(", "!", "isPreISelGenericOpcode", "(", "Opcode", ")", ")", "{", "if", "(", "I", ".", "isCopy", "(", ")", ")", "return", "selectCopy", "(", "I", ",", "MRI", ")", ";", "return", "true", ";", "}", "assert", "(", "I", ".", "getNumOperands", "(", ")", "==", "I", ".", "getNumExplicitOperands", "(", ")", "&&", "<STR_LIT>", "Generic instruction has unexpected implicit operands\\n", "<STR_LIT>", ")", ";", "if", "(", "selectImpl", "(", "I", ")", ")", "return", "true", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " C++ instruction selection: ", "<STR_LIT>", ";", "I", ".", "print", "(", "dbgs", "(", ")", ")", ")", ";", "if", "(", "selectLoadStoreOp", "(", "I", ",", "MRI", ",", "MF", ")", ")", "return", "true", ";" ]

GCC

aarch64

CPP

code_generation

CPU

13,108

[ "gimple", "*", "fold", "(", "gimple_folder", "&", "f", ")", "const", "OVERRIDE", "{", "if", "(", "tree", "amount", "=", "uniform_integer_cst_p", "(", "gimple_call_arg", "(", "f", ".", "call", ",", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "wi", "::", "to_widest", "(", "amount", ")", ">=", "<NUM_LIT>", ")", "{", "function_instance", "instance", "(", "<STR_LIT>", "svlsl", "<STR_LIT>", ",", "functions", "::", "svlsl", ",", "shapes", "::", "binary_uint_opt_n", ",", "MODE_n", ",", "f", ".", "type_suffix_ids", ",", "f", ".", "pred", ")", ";", "gcall", "*", "call", "=", "as_a", "<", "gcall", "*", ">", "(", "f", ".", "redirect_call", "(", "instance", ")", ")", ";", "gimple_call_set_arg", "(", "call", ",", "<NUM_LIT>", ",", "amount", ")", ";", "return", "call", ";", "}", "int", "element_bits", "=", "f", ".", "type_suffix", "(", "<NUM_LIT>", ")", ".", "element_bits", ";", "if", "(", "wi", "::", "to_widest", "(", "amount", ")", ">=", "-", "element_bits", ")", "{", "amount", "=", "wide_int_to_tree", "(", "TREE_TYPE", "(", "amount", ")", ",", "-", "wi", "::", "to_wide", "(", "amount", ")", ")", ";", "function_instance", "instance", "(", "<STR_LIT>", "svrshr", "<STR_LIT>", ",", "functions", "::", "svrshr", ",", "shapes", "::", "shift_right_imm", ",", "MODE_n", ",", "f", ".", "type_suffix_ids", ",", "f", ".", "pred", ")", ";", "gcall", "*", "call", "=", "as_a", "<", "gcall", "*", ">", "(", "f", ".", "redirect_call", "(", "instance", ")", ")", ";", "gimple_call_set_arg", "(", "call", ",", "<NUM_LIT>", ",", "amount", ")", ";", "return", "call", ";", "}", "}", "return", "NULL", ";", "}" ]

[ "Try", "to", "fold", "the", "call", ".", "Return", "the", "new", "statement", "on", "success", "and", "null", "on", "failure", "." ]

LLVM

Mips

CPP

code_generation

CPU

13,109

[ "void", "Mips16FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "Mips16InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "Mips16InstrInfo", "*", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "DebugLoc", "dl", ";", "uint64_t", "StackSize", "=", "MFI", ".", "getStackSize", "(", ")", ";", "if", "(", "StackSize", "==", "<NUM_LIT>", "&&", "!", "MFI", ".", "adjustsStack", "(", ")", ")", "return", ";", "MachineModuleInfo", "&", "MMI", "=", "MF", ".", "getMMI", "(", ")", ";", "const", "MCRegisterInfo", "*", "MRI", "=", "MMI", ".", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "TII", ".", "makeFrame", "(", "Mips", "::", "SP", ",", "StackSize", ",", "MBB", ",", "MBBI", ")", ";", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "-", "StackSize", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", ".", "getCalleeSavedInfo", "(", ")", ";", "if", "(", "!", "CSI", ".", "empty", "(", ")", ")", "{", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", ".", "getCalleeSavedInfo", "(", ")", ";", "for", "(", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "::", "const_iterator", "I", "=", "CSI", ".", "begin", "(", ")", ",", "E", "=", "CSI", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "int64_t", "Offset", "=", "MFI", ".", "getObjectOffset", "(", "I", "->", "getFrameIdx", "(", ")", ")", ";", "unsigned", "Reg", "=", "I", "->", "getReg", "(", ")", ";", "unsigned", "DReg", "=", "MRI", "->", "getDwarfRegNum", "(", "Reg", ",", "true", ")", ";", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "DReg", ",", "Offset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "}", "}", "if", "(", "hasFP", "(", "MF", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Mips", "::", "MoveR3216", ")", ",", "Mips", "::", "S0", ")", ".", "addReg", "(", "Mips", "::", "SP", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}" ]

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

LLVM

PowerPC

TD

stmt_completion

CPU

13,110

[ "B", ")", ",", "<STR_LIT>", ",", "IIC_LdStLoad", ",", "[", "]", ">", ";" ]

[ "def", "STWCIX", ":", "XForm_base_r3xo_memOp", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "gprc", ":", "$", "RST", ",", "gprc", ":", "$", "A", ",", "gprc", ":", "$" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

13,111

[ "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ";" ]

[ "return", "addMappingFromTable", "<", "<NUM_LIT>", ">", "(", "MI", ",", "MRI", ",", "RegSrcOpIdx", ",", "makeArrayRef", "(", "Table", ")", ")", ";", "}", "case", "Intrinsic", "::", "amdgcn_writelane", ":", "{", "static", "const", "OpRegBankEntry", "<", "<NUM_LIT>", ">", "Table", "[", "<NUM_LIT>", "]", "=", "{", "{", "{", "AMDGPU", "::", "VGPRRegBankID", ",", "AMDGPU", "::", "SGPRRegBankID", ",", "AMDGPU", "::", "SGPRRegBankID", ",", "AMDGPU", "::", "VGPRRegBankID", "}", ",", "<NUM_LIT>", "}", ",", "{", "{", "AMDGPU", "::", "VGPRRegBankID", ",", "AMDGPU", "::", "VGPRRegBankID", ",", "AMDGPU", "::", "SGPRRegBankID", ",", "AMDGPU", "::", "VGPRRegBankID", "}", ",", "<NUM_LIT>", "}", ",", "{", "{", "AMDGPU", "::", "VGPRRegBankID", ",", "AMDGPU", "::", "SGPRRegBankID", ",", "AMDGPU", "::", "VGPRRegBankID", ",", "AMDGPU", "::", "VGPRRegBankID", "}", ",", "<NUM_LIT>", "}", ",", "{", "{", "AMDGPU", "::", "VGPRRegBankID", ",", "AMDGPU", "::", "VGPRRegBankID", ",", "AMDGPU", "::", "VGPRRegBankID", ",", "AMDGPU", "::", "VGPRRegBankID", ",", "<NUM_LIT>", "}", "}", ";", "const", "std", "::", "array", "<", "unsigned", ",", "<NUM_LIT>", ">", "RegSrcOpIdx", "=", "{", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "," ]

GCC

i386

CPP

code_generation

CPU

13,112

[ "static", "unsigned", "int", "ix86_autovectorize_vector_modes", "(", "vector_modes", "*", "modes", ",", "bool", "all", ")", "{", "if", "(", "TARGET_AVX512F", "&&", "!", "TARGET_PREFER_AVX256", ")", "{", "modes", "->", "safe_push", "(", "V64QImode", ")", ";", "modes", "->", "safe_push", "(", "V32QImode", ")", ";", "modes", "->", "safe_push", "(", "V16QImode", ")", ";", "}", "else", "if", "(", "TARGET_AVX512F", "&&", "all", ")", "{", "modes", "->", "safe_push", "(", "V32QImode", ")", ";", "modes", "->", "safe_push", "(", "V16QImode", ")", ";", "modes", "->", "safe_push", "(", "V64QImode", ")", ";", "}", "else", "if", "(", "TARGET_AVX", "&&", "!", "TARGET_PREFER_AVX128", ")", "{", "modes", "->", "safe_push", "(", "V32QImode", ")", ";", "modes", "->", "safe_push", "(", "V16QImode", ")", ";", "}", "else", "if", "(", "TARGET_AVX", "&&", "all", ")", "{", "modes", "->", "safe_push", "(", "V16QImode", ")", ";", "modes", "->", "safe_push", "(", "V32QImode", ")", ";", "}", "else", "if", "(", "TARGET_SSE2", ")", "modes", "->", "safe_push", "(", "V16QImode", ")", ";", "if", "(", "TARGET_MMX_WITH_SSE", ")", "modes", "->", "safe_push", "(", "V8QImode", ")", ";", "if", "(", "TARGET_SSE2", ")", "modes", "->", "safe_push", "(", "V4QImode", ")", ";", "return", "<NUM_LIT>", ";", "}" ]

[ "If", "AVX", "is", "enabled", "then", "try", "vectorizing", "with", "both", "256bit", "and", "128bit", "vectors", ".", "If", "AVX512F", "is", "enabled", "then", "try", "vectorizing", "with", "512bit", ",", "256bit", "and", "128bit", "vectors", "." ]

LLVM

Hexagon

TD

stmt_completion

DSP

13,113

[ "}", "=", "dst", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rz", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Mu", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]

LLVM

VE

TD

stmt_completion

CPU

13,114

[ ":", "$", "vl", ",", "v256f64", ":", "$", "pt", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "int_ve_vl_vrcps_vvvl", "v256f64", ":", "$", "vy", ",", "v256f64", ":", "$", "pt", ",", "i32", ":", "$", "vl", ")", ",", "(", "VRCPSvl_v", "v256f64", ":", "$", "vy", ",", "i32" ]

GCC

rx

MD

stmt_completion

CPU

13,115

[ "<NUM_LIT>", ")" ]

[ "(", "zero_extend", ":", "SI", "(", "match_operand", ":", "small_int_modes", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "match_dup" ]

LLVM

Hexagon

TD

stmt_completion

DSP

13,116

[ "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

13,117

[ ":", "<NUM_LIT>", ";" ]

[ "if", "(", "STI", ".", "isAIXABI", "(", ")", ")", "return", "STI", ".", "isPPC64", "(", ")", "?", "<NUM_LIT>" ]

LLVM

R600

CPP

next_suggestion

GPU

13,118

[ "case", "<NUM_LIT>", ":", "Opcode", "=", "AMDGPU", "::", "SI_SPILL_V64_RESTORE", ";", "break", ";" ]

[ "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "int", "Opcode", "=", "-", "<NUM_LIT>", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "switch", "(", "RC", "->", "getSize", "(", ")", "*", "<NUM_LIT>", ")", "{", "case", "<NUM_LIT>", ":", "Opcode", "=", "AMDGPU", "::", "SI_SPILL_S32_RESTORE", ";", "break", ";", "case", "<NUM_LIT>", ":", "Opcode", "=", "AMDGPU", "::", "SI_SPILL_S64_RESTORE", ";", "break", ";", "case", "<NUM_LIT>", ":", "Opcode", "=", "AMDGPU", "::", "SI_SPILL_S128_RESTORE", ";", "break", ";", "case", "<NUM_LIT>", ":", "Opcode", "=", "AMDGPU", "::", "SI_SPILL_S256_RESTORE", ";", "break", ";", "case", "<NUM_LIT>", ":", "Opcode", "=", "AMDGPU", "::", "SI_SPILL_S512_RESTORE", ";", "break", ";", "}", "}", "else", "if", "(", "RI", ".", "hasVGPRs", "(", "RC", ")", "&&", "ST", ".", "isVGPRSpillingEnabled", "(", "MFI", ")", ")", "{", "switch", "(", "RC", "->", "getSize", "(", ")", "*", "<NUM_LIT>", ")", "{", "case", "<NUM_LIT>", ":", "Opcode", "=", "AMDGPU", "::", "SI_SPILL_V32_RESTORE", ";", "break", ";" ]

LLVM

AMDGPU

CPP

code_generation

GPU

13,119

[ "void", "SIAnnotateControlFlow", "::", "initialize", "(", "Module", "&", "M", ",", "const", "GCNSubtarget", "&", "ST", ")", "{", "LLVMContext", "&", "Context", "=", "M", ".", "getContext", "(", ")", ";", "Void", "=", "Type", "::", "getVoidTy", "(", "Context", ")", ";", "Boolean", "=", "Type", "::", "getInt1Ty", "(", "Context", ")", ";", "IntMask", "=", "ST", ".", "isWave32", "(", ")", "?", "Type", "::", "getInt32Ty", "(", "Context", ")", ":", "Type", "::", "getInt64Ty", "(", "Context", ")", ";", "ReturnStruct", "=", "StructType", "::", "get", "(", "Boolean", ",", "IntMask", ")", ";", "BoolTrue", "=", "ConstantInt", "::", "getTrue", "(", "Context", ")", ";", "BoolFalse", "=", "ConstantInt", "::", "getFalse", "(", "Context", ")", ";", "BoolUndef", "=", "PoisonValue", "::", "get", "(", "Boolean", ")", ";", "IntMaskZero", "=", "ConstantInt", "::", "get", "(", "IntMask", ",", "<NUM_LIT>", ")", ";", "If", "=", "Intrinsic", "::", "getDeclaration", "(", "&", "M", ",", "Intrinsic", "::", "amdgcn_if", ",", "{", "IntMask", "}", ")", ";", "Else", "=", "Intrinsic", "::", "getDeclaration", "(", "&", "M", ",", "Intrinsic", "::", "amdgcn_else", ",", "{", "IntMask", ",", "IntMask", "}", ")", ";", "IfBreak", "=", "Intrinsic", "::", "getDeclaration", "(", "&", "M", ",", "Intrinsic", "::", "amdgcn_if_break", ",", "{", "IntMask", "}", ")", ";", "Loop", "=", "Intrinsic", "::", "getDeclaration", "(", "&", "M", ",", "Intrinsic", "::", "amdgcn_loop", ",", "{", "IntMask", "}", ")", ";", "EndCf", "=", "Intrinsic", "::", "getDeclaration", "(", "&", "M", ",", "Intrinsic", "::", "amdgcn_end_cf", ",", "{", "IntMask", "}", ")", ";", "}" ]

[ "Initialize", "the", "strategy", "after", "building", "the", "DAG", "for", "a", "new", "region", "." ]

LLVM

AArch64

CPP

program_repair

CPU

13,120

[ "<FIXS>", "<FIXE>", "<FIXS>", "#", "define", "GET_SUBTARGETINFO_MACRO", "(", "ATTRIBUTE", ",", "DEFAULT", ",", "GETTER", ")", "\\", "bool", "ATTRIBUTE", "=", "DEFAULT", ";", "#", "include", "<STR_LIT>", "AArch64GenSubtargetInfo.inc", "<STR_LIT>", "<FIXE>" ]

[ "ARMProcFamilyEnum", "ARMProcFamily", "=", "Others", ";", "<BUGS>", "bool", "HasV8_0aOps", "=", "false", ";", "bool", "HasV8_1aOps", "=", "false", ";", "bool", "HasV8_2aOps", "=", "false", ";", "bool", "HasV8_3aOps", "=", "false", ";", "bool", "HasV8_4aOps", "=", "false", ";", "bool", "HasV8_5aOps", "=", "false", ";", "bool", "HasV8_6aOps", "=", "false", ";", "bool", "HasV8_7aOps", "=", "false", ";", "bool", "HasV8_8aOps", "=", "false", ";", "bool", "HasV9_0aOps", "=", "false", ";", "bool", "HasV9_1aOps", "=", "false", ";", "bool", "HasV9_2aOps", "=", "false", ";", "bool", "HasV9_3aOps", "=", "false", ";", "bool", "HasV8_0rOps", "=", "false", ";", "bool", "HasCONTEXTIDREL2", "=", "false", ";", "bool", "HasEL2VMSA", "=", "false", ";", "bool", "HasEL3", "=", "false", ";", "bool", "HasFPARMv8", "=", "false", ";", "bool", "HasNEON", "=", "false", ";", "bool", "HasCrypto", "=", "false", ";", "bool", "HasDotProd", "=", "false", ";", "bool", "HasCRC", "=", "false", ";", "bool", "HasLSE", "=", "false", ";", "bool", "HasLSE2", "=", "false", ";", "bool", "HasRAS", "=", "false", ";", "bool", "HasRDM", "=", "false", ";", "bool", "HasPerfMon", "=", "false", ";", "bool", "HasFullFP16", "=", "false", ";", "bool", "HasFP16FML", "=", "false", ";", "bool", "HasSPE", "=", "false", ";", "bool", "FixCortexA53_835769", "=", "false", ";", "bool", "HasVH", "=", "false", ";", "bool", "HasPAN", "=", "false", ";", "bool", "HasLOR", "=", "false", ";", "bool", "HasPsUAO", "=", "false", ";", "bool", "HasPAN_RWV", "=", "false", ";", "bool", "HasCCPP", "=", "false", ";", "bool", "HasSVE", "=", "false", ";", "bool", "UseExperimentalZeroingPseudos", "=", "false", ";", "bool", "UseScalarIncVL", "=", "false", ";", "bool", "HasSM4", "=", "false", ";", "bool", "HasSHA3", "=", "false", ";", "bool", "HasSHA2", "=", "false", ";", "bool", "HasAES", "=", "false", ";", "bool", "HasPAuth", "=", "false", ";", "bool", "HasJS", "=", "false", ";", "bool", "HasCCIDX", "=", "false", ";", "bool", "HasComplxNum", "=", "false", ";", "bool", "HasNV", "=", "false", ";", "bool", "HasMPAM", "=", "false", ";", "bool", "HasDIT", "=", "false", ";", "bool", "HasTRACEV8_4", "=", "false", ";", "bool", "HasAM", "=", "false", ";", "bool", "HasSEL2", "=", "false", ";", "bool", "HasTLB_RMI", "=", "false", ";", "bool", "HasFlagM", "=", "false", ";", "bool", "HasRCPC_IMMO", "=", "false", ";", "bool", "HasLSLFast", "=", "false", ";", "bool", "HasRCPC", "=", "false", ";", "bool", "HasAggressiveFMA", "=", "false", ";", "bool", "HasAlternativeNZCV", "=", "false", ";", "bool", "HasFRInt3264", "=", "false", ";", "bool", "HasSpecRestrict", "=", "false", ";", "bool", "HasSSBS", "=", "false", ";", "bool", "HasSB", "=", "false", ";", "bool", "HasPredRes", "=", "false", ";", "bool", "HasCCDP", "=", "false", ";", "bool", "HasBTI", "=", "false", ";", "bool", "HasRandGen", "=", "false", ";", "bool", "HasMTE", "=", "false", ";", "bool", "HasTME", "=", "false", ";", "bool", "HasBF16", "=", "false", ";", "bool", "HasMatMulInt8", "=", "false", ";", "bool", "HasMatMulFP32", "=", "false", ";", "bool", "HasMatMulFP64", "=", "false", ";", "bool", "HasAMVS", "=", "false", ";", "bool", "HasFineGrainedTraps", "=", "false", ";", "bool", "HasEnhancedCounterVirtualization", "=", "false", ";", "bool", "HasXS", "=", "false", ";", "bool", "HasWFxT", "=", "false", ";", "bool", "HasHCX", "=", "false", ";", "bool", "HasLS64", "=", "false", ";", "bool", "HasHBC", "=", "false", ";", "bool", "HasMOPS", "=", "false", ";", "bool", "HasSVE2", "=", "false", ";", "bool", "HasSVE2AES", "=", "false", ";", "bool", "HasSVE2SM4", "=", "false", ";", "bool", "HasSVE2SHA3", "=", "false", ";", "bool", "HasSVE2BitPerm", "=", "false", ";", "bool", "HasRME", "=", "false", ";", "bool", "HasSME", "=", "false", ";", "bool", "HasSMEF64", "=", "false", ";", "bool", "HasSMEI64", "=", "false", ";", "bool", "HasStreamingSVE", "=", "false", ";", "bool", "HasAppleA7SysReg", "=", "false", ";", "bool", "HasETE", "=", "false", ";", "bool", "HasTRBE", "=", "false", ";", "bool", "HasBRBE", "=", "false", ";", "bool", "HasSPE_EEF", "=", "false", ";", "bool", "HasZeroCycleRegMove", "=", "false", ";", "bool", "HasZeroCycleZeroing", "=", "false", ";", "bool", "HasZeroCycleZeroingGP", "=", "false", ";", "bool", "HasZeroCycleZeroingFPWorkaround", "=", "false", ";", "bool", "HasZeroCycleZeroingFP", "=", "true", ";", "bool", "StrictAlign", "=", "false", ";", "bool", "NegativeImmediates", "=", "true", ";", "<BUGE>", "unsigned", "MinVectorRegisterBitWidth", "=", "<NUM_LIT>", ";", "<BUGS>", "bool", "OutlineAtomics", "=", "false", ";", "bool", "PredictableSelectIsExpensive", "=", "false", ";", "bool", "BalanceFPOps", "=", "false", ";", "bool", "CustomAsCheapAsMove", "=", "false", ";", "bool", "ExynosAsCheapAsMove", "=", "false", ";", "bool", "UsePostRAScheduler", "=", "false", ";", "bool", "Misaligned128StoreIsSlow", "=", "false", ";", "bool", "Paired128IsSlow", "=", "false", ";", "bool", "STRQroIsSlow", "=", "false", ";", "bool", "UseAlternateSExtLoadCVTF32Pattern", "=", "false", ";", "bool", "HasArithmeticBccFusion", "=", "false", ";", "bool", "HasArithmeticCbzFusion", "=", "false", ";", "bool", "HasCmpBccFusion", "=", "false", ";", "bool", "HasFuseAddress", "=", "false", ";", "bool", "HasFuseAES", "=", "false", ";", "bool", "HasFuseArithmeticLogic", "=", "false", ";", "bool", "HasFuseCCSelect", "=", "false", ";", "bool", "HasFuseCryptoEOR", "=", "false", ";", "bool", "HasFuseLiterals", "=", "false", ";", "bool", "DisableLatencySchedHeuristic", "=", "false", ";", "bool", "UseRSqrt", "=", "false", ";", "bool", "Force32BitJumpTables", "=", "false", ";", "bool", "UseEL1ForTP", "=", "false", ";", "bool", "UseEL2ForTP", "=", "false", ";", "bool", "UseEL3ForTP", "=", "false", ";", "bool", "AllowTaggedGlobals", "=", "false", ";", "bool", "HardenSlsRetBr", "=", "false", ";", "bool", "HardenSlsBlr", "=", "false", ";", "bool", "HardenSlsNoComdat", "=", "false", ";", "<BUGE>", "uint8_t", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "uint8_t", "VectorInsertExtractBaseCost", "=", "<NUM_LIT>", ";", "uint16_t", "CacheLineSize", "=", "<NUM_LIT>", ";" ]

LLVM

ARM

TD

next_suggestion

CPU

13,121

[ "let", "RenderMethod", "=", "<STR_LIT>", ";" ]

[ "def", "VecListTwoQWordIndexAsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";" ]

GCC

i386

CPP

program_repair

CPU

13,122

[ "<FIXS>", "addr_rtx", "=", "XEXP", "(", "assign_temp", "(", "type", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "mem", "=", "gen_rtx_MEM", "(", "BLKmode", ",", "addr_rtx", ")", ";", "<FIXE>", "<FIXS>", "<FIXE>" ]

[ "int", "i", ";", "rtx", "mem", ";", "<BUGS>", "mem", "=", "assign_temp", "(", "type", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "<BUGE>", "set_mem_alias_set", "(", "mem", ",", "get_varargs_alias_set", "(", ")", ")", ";", "<BUGS>", "addr_rtx", "=", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ";", "<BUGE>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "XVECLEN", "(", "container", ",", "<NUM_LIT>", ")", ";", "i", "++", ")", "{", "rtx", "slot", "=", "XVECEXP", "(", "container", ",", "<NUM_LIT>", ",", "i", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

13,123

[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";" ]

GCC

crx

CPP

code_generation

CPU

13,124

[ "int", "crx_memory_move_cost", "(", "enum", "machine_mode", "mode", ",", "enum", "reg_class", "class", "ATTRIBUTE_UNUSED", ",", "int", "in", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "reg_classes_intersect_p", "(", "class", ",", "GENERAL_REGS", ")", ")", "{", "return", "<NUM_LIT>", "*", "HARD_REGNO_NREGS", "(", "<NUM_LIT>", ",", "mode", ")", ";", "}", "else", "if", "(", "reg_classes_intersect_p", "(", "class", ",", "HILO_REGS", ")", ")", "{", "return", "(", "REGISTER_MOVE_COST", "(", "mode", ",", "in", "?", "GENERAL_REGS", ":", "HILO_REGS", ",", "in", "?", "HILO_REGS", ":", "GENERAL_REGS", ")", "+", "<NUM_LIT>", ")", "*", "HARD_REGNO_NREGS", "(", "<NUM_LIT>", ",", "mode", ")", ";", "}", "else", "{", "return", "<NUM_LIT>", ";", "}", "}" ]

[ "Return", "the", "cost", "of", "moving", "data", "of", "mode", "MODE", "between", "a", "register", "of", "class", "*", "CLASS", "and", "memory", ";", "IN", "is", "zero", "if", "the", "value", "is", "to", "be", "written", "to", "memory", ",", "*", "nonzero", "if", "it", "is", "to", "be", "read", "in", ".", "This", "cost", "is", "relative", "to", "those", "in", "*", "REGISTER_MOVE_COST", "." ]

LLVM

X86

CPP

next_suggestion

CPU

13,125

[ "}" ]

[ "this", "->", "Options", ".", "Reciprocals", ".", "setDefaults", "(", "<STR_LIT>", "divf", "<STR_LIT>", ",", "false", ",", "<NUM_LIT>", ")", ";", "this", "->", "Options", ".", "Reciprocals", ".", "setDefaults", "(", "<STR_LIT>", "vec-sqrtf", "<STR_LIT>", ",", "true", ",", "<NUM_LIT>", ")", ";", "this", "->", "Options", ".", "Reciprocals", ".", "setDefaults", "(", "<STR_LIT>", "vec-divf", "<STR_LIT>", ",", "true", ",", "<NUM_LIT>", ")", ";", "initAsmInfo", "(", ")", ";" ]

GCC

s390

CPP

next_suggestion

MPU

13,126

[ "return", "vectorize_vec_perm_const_1", "(", "d", ")", ";" ]

[ "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "i", "++", ")", "{", "unsigned", "char", "e", "=", "sel", "[", "i", "]", ";", "lowest", "=", "MIN", "(", "lowest", ",", "e", ")", ";", "highest", "=", "MAX", "(", "highest", ",", "e", ")", ";", "gcc_assert", "(", "e", "<", "<NUM_LIT>", "*", "nelt", ")", ";", "d", ".", "perm", "[", "i", "]", "=", "e", ";", "}", "if", "(", "lowest", "<", "nelt", "&&", "highest", "<", "nelt", ")", "d", ".", "only_op0", "=", "true", ";", "else", "if", "(", "lowest", ">=", "nelt", "&&", "highest", ">=", "nelt", ")", "d", ".", "only_op1", "=", "true", ";" ]

LLVM

Nyuzi

CPP

stmt_completion

GPU

13,127

[ ",", "createNyuziAsmBackend", ")", ";" ]

[ "RegisterMCAsmInfoFn", "A", "(", "TheNyuziTarget", ",", "createNyuziMCAsmInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "TheNyuziTarget", ",", "createNyuziMCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "TheNyuziTarget", ",", "createNyuziMCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "TheNyuziTarget", ",", "createNyuziMCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "TheNyuziTarget", ",", "createNyuziMCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "TheNyuziTarget", ",", "createNyuziMCInstrAnalysis", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "TheNyuziTarget" ]

GCC

nds32

MD

stmt_completion

CPU

13,128

[ ")", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")" ]

LLVM

CSKY

CPP

stmt_completion

CPU

13,129

[ "<NUM_LIT>", ">", "(", ")", ";" ]

[ "bool", "isUImm12Shift1", "(", ")", "{", "return", "isUImm", "<", "<NUM_LIT>", "," ]

LLVM

AArch64

CPP

next_suggestion

CPU

13,130

[ "}" ]

[ "MCSymbol", "*", "AArch64AsmPrinter", "::", "GetCPISymbol", "(", "unsigned", "CPID", ")", "const", "{", "if", "(", "getDataLayout", "(", ")", ".", "getLinkerPrivateGlobalPrefix", "(", ")", "[", "<NUM_LIT>", "]", ")", "return", "OutContext", ".", "getOrCreateSymbol", "(", "Twine", "(", "getDataLayout", "(", ")", ".", "getLinkerPrivateGlobalPrefix", "(", ")", ")", "+", "<STR_LIT>", "CPI", "<STR_LIT>", "+", "Twine", "(", "getFunctionNumber", "(", ")", ")", "+", "<STR_LIT>", "_", "<STR_LIT>", "+", "Twine", "(", "CPID", ")", ")", ";", "return", "OutContext", ".", "getOrCreateSymbol", "(", "Twine", "(", "getDataLayout", "(", ")", ".", "getPrivateGlobalPrefix", "(", ")", ")", "+", "<STR_LIT>", "CPI", "<STR_LIT>", "+", "Twine", "(", "getFunctionNumber", "(", ")", ")", "+", "<STR_LIT>", "_", "<STR_LIT>", "+", "Twine", "(", "CPID", ")", ")", ";" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

13,131

[ "}" ]

[ "def", "RhuSwitch", ":", "Operand", "<", "i8", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "SwitchRhuAsmOperand", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

13,132

[ "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]

[ "def", ":", "RWSysReg", "<", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "," ]

LLVM

X86

CPP

next_suggestion

CPU

13,133

[ "}" ]

[ "bool", "eliminateFrameIndicesBackwards", "(", ")", "const", "override", "{", "return", "false", ";" ]

LLVM

BPF

CPP

stmt_completion

Virtual ISA

13,134

[ "Ops", ")", ";" ]

[ "if", "(", "!", "getHasJmpExt", "(", ")", ")", "NegateCC", "(", "LHS", ",", "RHS", ",", "CC", ")", ";", "SDValue", "TargetCC", "=", "DAG", ".", "getConstant", "(", "CC", ",", "DL", ",", "LHS", ".", "getValueType", "(", ")", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "Op", ".", "getValueType", "(", ")", ",", "MVT", "::", "Glue", ")", ";", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "LHS", ".", "getNode", "(", ")", ")", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "LHS", ",", "RHS", ",", "TargetCC", ",", "TrueV", ",", "FalseV", "}", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VTs", "," ]

GCC

arm

MD

program_repair

CPU

13,135

[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]

[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "UQADDSUB", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

rs6000

CPP

stmt_completion

CPU

13,136

[ "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";" ]

[ "extern", "_", "_", "inline", "int", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_movemask_ps", "(", "_", "_", "m128", "_", "_", "A", ")", "{", "return", "vec_extractm", "(", "(", "_", "_", "vector", "unsigned", "int", ")", "_", "_", "A", ")", ";", "_", "_", "vector", "unsigned", "long", "long", "_", "_", "result", ";", "static", "const", "_", "_", "vector", "unsigned", "int", "_", "_", "perm_mask", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "<NUM_LIT>", "," ]

LLVM

Mips

CPP

next_suggestion

CPU

13,137

[ "return", "false", ";" ]

[ "MipsTargetStreamer", "&", "TOut", "=", "getTargetStreamer", "(", ")", ";", "assert", "(", "Inst", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid operand count", "<STR_LIT>", ")", ";", "assert", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", "Invalid instruction operand.", "<STR_LIT>", ")", ";", "unsigned", "DstReg", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "OpReg", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "warnIfNoMacro", "(", "IDLoc", ")", ";", "if", "(", "SrcReg", "!=", "Mips", "::", "ZERO", "&&", "OpReg", "!=", "Mips", "::", "ZERO", ")", "{", "TOut", ".", "emitRRR", "(", "Mips", "::", "XOR", ",", "DstReg", ",", "SrcReg", ",", "OpReg", ",", "IDLoc", ",", "STI", ")", ";", "TOut", ".", "emitRRI", "(", "Mips", "::", "SLTiu", ",", "DstReg", ",", "DstReg", ",", "<NUM_LIT>", ",", "IDLoc", ",", "STI", ")", ";", "return", "false", ";", "}", "unsigned", "Reg", "=", "SrcReg", "==", "Mips", "::", "ZERO", "?", "OpReg", ":", "SrcReg", ";", "TOut", ".", "emitRRI", "(", "Mips", "::", "SLTiu", ",", "DstReg", ",", "Reg", ",", "<NUM_LIT>", ",", "IDLoc", ",", "STI", ")", ";" ]

GCC

arm

CPP

stmt_completion

CPU

13,138

[ "builtin_neon_vreinterpretv8hiv2di", "(", "_", "_", "a", ")", ";" ]

[ "return", "(", "uint16x8_t", ")", "_", "_" ]

LLVM

AArch64

CPP

next_suggestion

CPU

13,139

[ "for", "(", "auto", "&", "MBB", ":", "MF", ")", "Modified", "|=", "expandMBB", "(", "MBB", ")", ";" ]

[ "TII", "=", "static_cast", "<", "const", "AArch64InstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "bool", "Modified", "=", "false", ";" ]

GCC

aarch64

MD

next_suggestion

CPU

13,140

[ "(", "<", "max_opp", ">", ":", "VDQ_BHSI" ]

[ "(", "match_operand", ":", "VDQ_BHSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VDQ_BHSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

13,141

[ "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]

[ "def", "G4_tfrgrcr", ":", "HInst", "<", "(", "outs", "GuestRegs", ":", "$", "Gd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_bcf98408", ",", "TypeCR", ">", ",", "Enc_621fba", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

SystemZ

TD

stmt_completion

CPU

13,142

[ "=", "<NUM_LIT>", ";" ]

[ "class", "CompareRRE", "<", "string", "mnemonic", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "SDPatternOperator", "operator", ",", "RegisterOperand", "cls1", ",", "RegisterOperand", "cls2", ">", ":", "InstRRE", "<", "opcode", ",", "(", "outs", ")", ",", "(", "ins", "cls1", ":", "$", "R1", ",", "cls2", ":", "$", "R2", ")", ",", "mnemonic", "#", "<STR_LIT>", ",", "[", "(", "set", "CC", ",", "(", "operator", "cls1", ":", "$", "R1", ",", "cls2", ":", "$", "R2", ")", ")", "]", ">", "{", "let", "OpKey", "=", "mnemonic", "#", "cls1", ";", "let", "OpType", "=", "<STR_LIT>", ";", "let", "isCompare" ]

LLVM

Hexagon

TD

program_repair

DSP

13,143

[ "<FIXS>", "[", "(", "set", "IntRegs", ":", "$", "dst", ",", "(", "add", "(", "mul", "IntRegs", ":", "$", "src2", ",", "IntRegs", ":", "$", "src3", ")", ",", "u6ImmPred", ":", "$", "src1", ")", ")", "]", ">", ",", "<FIXE>", "<FIXS>", "[", "(", "set", "IntRegs", ":", "$", "dst", ",", "(", "add", "IntRegs", ":", "$", "src1", ",", "(", "mul", "IntRegs", ":", "$", "src3", ",", "u6_2ImmPred", ":", "$", "src2", ")", ")", ")", "]", ">", ",", "<FIXE>", "<FIXS>", "[", "(", "set", "IntRegs", ":", "$", "dst", ",", "(", "add", "IntRegs", ":", "$", "src1", ",", "(", "mul", "IntRegs", ":", "$", "src2", ",", "u6ImmPred", ":", "$", "src3", ")", ")", ")", "]", ">", ",", "<FIXE>", "<FIXS>", "[", "(", "set", "IntRegs", ":", "$", "dst", ",", "(", "add", "IntRegs", ":", "$", "src1", ",", "(", "mul", "IntRegs", ":", "$", "src2", ",", "IntRegs", ":", "$", "src3", ")", ")", ")", "]", ",", "<FIXE>" ]

[ "def", "ADDi_MPYrr_V4", ":", "MInst", "(", "outs", "IntRegs", ":", "$", "dst", ")", ",", "(", "ins", "u6Imm", ":", "$", "src1", ",", "IntRegs", ":", "$", "src2", ",", "IntRegs", ":", "$", "src3", ")", ",", "<STR_LIT>", ",", "<BUGS>", "[", "(", "set", "(", "i32", "IntRegs", ":", "$", "dst", ")", ",", "(", "add", "(", "mul", "(", "i32", "IntRegs", ":", "$", "src2", ")", ",", "(", "i32", "IntRegs", ":", "$", "src3", ")", ")", ",", "u6ImmPred", ":", "$", "src1", ")", ")", "]", ">", ",", "<BUGE>", "Requires", "[", "HasV4T", "]", ">", ";", "def", "ADDr_MPYir_V4", ":", "MInst", "(", "outs", "IntRegs", ":", "$", "dst", ")", ",", "(", "ins", "IntRegs", ":", "$", "src1", ",", "u6Imm", ":", "$", "src2", ",", "IntRegs", ":", "$", "src3", ")", ",", "<STR_LIT>", ",", "<BUGS>", "[", "(", "set", "(", "i32", "IntRegs", ":", "$", "dst", ")", ",", "(", "add", "(", "i32", "IntRegs", ":", "$", "src1", ")", ",", "(", "mul", "(", "i32", "IntRegs", ":", "$", "src3", ")", ",", "u6_2ImmPred", ":", "$", "src2", ")", ")", ")", "]", ">", ",", "<BUGE>", "Requires", "[", "HasV4T", "]", ">", ";", "def", "ADDr_MPYri_V4", ":", "MInst", "(", "outs", "IntRegs", ":", "$", "dst", ")", ",", "(", "ins", "IntRegs", ":", "$", "src1", ",", "IntRegs", ":", "$", "src2", ",", "u6Imm", ":", "$", "src3", ")", ",", "<STR_LIT>", ",", "<BUGS>", "[", "(", "set", "(", "i32", "IntRegs", ":", "$", "dst", ")", ",", "(", "add", "(", "i32", "IntRegs", ":", "$", "src1", ")", ",", "(", "mul", "(", "i32", "IntRegs", ":", "$", "src2", ")", ",", "u6ImmPred", ":", "$", "src3", ")", ")", ")", "]", ">", ",", "<BUGE>", "Requires", "[", "HasV4T", "]", ">", ";", "def", "ADDr_MPYrr_V4", ":", "MInst_acc", "(", "outs", "IntRegs", ":", "$", "dst", ")", ",", "(", "ins", "IntRegs", ":", "$", "src1", ",", "IntRegs", ":", "$", "src2", ",", "IntRegs", ":", "$", "src3", ")", ",", "<STR_LIT>", ",", "<BUGS>", "[", "(", "set", "(", "i32", "IntRegs", ":", "$", "dst", ")", ",", "(", "add", "(", "i32", "IntRegs", ":", "$", "src1", ")", ",", "(", "mul", "(", "i32", "IntRegs", ":", "$", "src2", ")", ",", "(", "i32", "IntRegs", ":", "$", "src3", ")", ")", ")", ")", "]", ",", "<BUGE>", "<STR_LIT>", ">", ",", "Requires", "[", "HasV4T", "]", ">", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

13,144

[ "let", "PrintMethod", "=", "<STR_LIT>", ";" ]

[ "let", "ParserMatchClass", "=", "MSRSystemRegisterOperand", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

13,145

[ ")", ";" ]

[ "Packet", ".", "clear", "(" ]

LLVM

X86

CPP

next_suggestion

CPU

13,146

[ "if", "(", "SDValue", "Res", "=", "combineX86ShufflesRecursively", "(", "{", "Op", "}", ",", "<NUM_LIT>", ",", "Op", ",", "{", "<NUM_LIT>", "}", ",", "{", "}", ",", "<NUM_LIT>", ",", "false", ",", "DAG", ",", "Subtarget", ")", ")", "{" ]

[ "static", "SDValue", "combineVectorInsert", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "X86Subtarget", "&", "Subtarget", ")", "{", "assert", "(", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "MVT", "::", "v16i8", ")", "||", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "MVT", "::", "v8i16", ")", ")", "&&", "<STR_LIT>", "Unexpected vector insertion", "<STR_LIT>", ")", ";", "SDValue", "Op", "(", "N", ",", "<NUM_LIT>", ")", ";" ]

GCC

rs6000

MD

next_suggestion

CPU

13,147

[ "DONE" ]

[ "[", "(", "set", "(", "match_operand", ":", "VEC_F", "<NUM_LIT>", "<STR_LIT>", ")", "(", "unsigned_float", ":", "VEC_F", "(", "match_operand", ":", "<", "VEC_INT", ">", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "if", "(", "<", "MODE", ">", "mode", "=", "=", "V4SFmode", "&", "&", "VECTOR_UNIT_ALTIVEC_P", "(", "<", "MODE", ">", "mode", ")", ")", "{", "emit_insn", "(", "gen_altivec_vcfux", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "const0_rtx", ")", ")" ]

LLVM

X86

TD

stmt_completion

CPU

13,148

[ ")", ",", "(", "CVTSI2SDrr_Int", "VR128", ":", "$", "dst", ",", "GR32", ":", "$", "src", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "v2f64", "(", "X86Movsd", "(", "v2f64", "VR128", ":", "$", "dst", ")", ",", "(", "v2f64", "(", "scalar_to_vector", "(", "f64", "(", "sint_to_fp", "GR32", ":", "$", "src", ")", ")", ")", ")", ")" ]

GCC

mips

MD

stmt_completion

CPU

13,149

[ "<NUM_LIT>", "]", ")", ")" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "MSA", "<NUM_LIT>", ")", "(", "match_operand", ":", "MSA", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "{", "if", "(", "mips_legitimize_move", "(", "<", "MODE", ">", "mode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[" ]

GCC

sparc

CPP

stmt_completion

CPU

13,150

[ "mode", ";" ]

[ "return", "mode", ";", "}", "else", "{", "if", "(", "GET_MODE_BITSIZE", "(", "mode", ")", "<", "BITS_PER_WORD", ")", "return", "mode_for_size", "(", "BITS_PER_WORD", ",", "GET_MODE_CLASS", "(", "mode", ")", ",", "<NUM_LIT>", ")", ".", "require", "(", ")", ";", "return" ]

LLVM

Hexagon

TD

next_suggestion

DSP

13,151

[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_svnavgh", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_1c80410a", ",", "TypeALU32_3op", ">", ",", "Enc_bd6011", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]

GCC

ia64

MD

next_suggestion

CPU

13,152

[ "operands", "[", "<NUM_LIT>", "]", "=", "op1" ]

[ "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{", "rtx", "op1", "=", "ia64_expand_move", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", "if", "(", "!", "op1", ")", "DONE" ]

GCC

h8300

MD

stmt_completion

MPU

13,153

[ "\t", "<NUM_LIT>", ")" ]

[ "(", "define_constants", "[", "(", "UNSPEC_INCDEC" ]

GCC

ia64

MD

stmt_completion

CPU

13,154

[ "<STR_LIT>", ")", "]", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "trap_if", "(", "const_int", "<NUM_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]

GCC

frv

MD

stmt_completion

VLIW

13,155

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_cpu_unit" ]

LLVM

X86

TD

program_repair

CPU

13,156

[ "<FIXS>", "defm", ":", "ZnWriteResFpuPair", "WriteFLogicY", ",", "[", "ZnFPU", "]", ",", "<NUM_LIT>", ",", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ">", ";", "<FIXE>" ]

[ "defm", ":", "ZnWriteResFpuPair", "WriteFRndY", ",", "[", "ZnFPU3", "]", ",", "<NUM_LIT>", ",", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";", "defm", ":", "X86WriteResPairUnsupported", "WriteFRndZ", ">", ";", "defm", ":", "ZnWriteResFpuPair", "WriteFLogic", ",", "[", "ZnFPU", "]", ",", "<NUM_LIT>", ">", ";", "<BUGS>", "defm", ":", "ZnWriteResFpuPair", "WriteFLogicY", ",", "[", "ZnFPU", "]", ",", "<NUM_LIT>", ">", ";", "<BUGE>", "defm", ":", "X86WriteResPairUnsupported", "WriteFLogicZ", ">", ";", "defm", ":", "ZnWriteResFpuPair", "WriteFTest", ",", "[", "ZnFPU12", "]", ",", "<NUM_LIT>", ",", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";", "defm", ":", "ZnWriteResFpuPair", "WriteFTestY", ",", "[", "ZnFPU12", "]", ",", "<NUM_LIT>", ",", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]

LLVM

ARM

TD

next_suggestion

CPU

13,157

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Dm", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Dm", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

13,158

[ "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]

[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

LLVM

BPF

CPP

stmt_completion

Virtual ISA

13,159

[ "false", ";" ]

[ "BPFOperand", "&", "Op2", "=", "(", "BPFOperand", "&", ")", "*", "Operands", "[", "<NUM_LIT>", "]", ";", "BPFOperand", "&", "Op3", "=", "(", "BPFOperand", "&", ")", "*", "Operands", "[", "<NUM_LIT>", "]", ";", "if", "(", "Op0", ".", "isReg", "(", ")", "&&", "Op1", ".", "isToken", "(", ")", "&&", "Op2", ".", "isToken", "(", ")", "&&", "Op3", ".", "isReg", "(", ")", "&&", "Op1", ".", "getToken", "(", ")", "==", "<STR_LIT>", "=", "<STR_LIT>", "&&", "(", "Op2", ".", "getToken", "(", ")", "==", "<STR_LIT>", "-", "<STR_LIT>", "||", "Op2", ".", "getToken", "(", ")", "==", "<STR_LIT>", "be16", "<STR_LIT>", "||", "Op2", ".", "getToken", "(", ")", "==", "<STR_LIT>", "be32", "<STR_LIT>", "||", "Op2", ".", "getToken", "(", ")", "==", "<STR_LIT>", "be64", "<STR_LIT>", "||", "Op2", ".", "getToken", "(", ")", "==", "<STR_LIT>", "le16", "<STR_LIT>", "||", "Op2", ".", "getToken", "(", ")", "==", "<STR_LIT>", "le32", "<STR_LIT>", "||", "Op2", ".", "getToken", "(", ")", "==", "<STR_LIT>", "le64", "<STR_LIT>", ")", "&&", "Op0", ".", "getReg", "(", ")", "!=", "Op3", ".", "getReg", "(", ")", ")", "return", "true", ";", "}", "return" ]

GCC

loongarch

MD

next_suggestion

CPU

13,160

[ "(", "const_int", "<NUM_LIT>", ")", ")" ]

[ "(", "if_then_else", ":", "GPR", "(", "equality_op", ":", "GPR2", "(", "match_operand", ":", "GPR2", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

ARM

CPP

program_repair

CPU

13,161

[ "<FIXS>", "(", "!", "STI", "->", "getFeatureBits", "(", ")", "[", "ARM", "::", "FeatureThumb2", "]", "&&", "!", "STI", "->", "getFeatureBits", "(", ")", "[", "ARM", "::", "HasV8MBaselineOps", "]", "&&", "!", "STI", "->", "getFeatureBits", "(", ")", "[", "ARM", "::", "HasV6MOps", "]", "&&", "<FIXE>" ]

[ "}", "case", "ARM", "::", "fixup_arm_thumb_bl", ":", "{", "if", "(", "!", "isInt", "<NUM_LIT>", ">", "(", "Value", "-", "<NUM_LIT>", ")", "||", "<BUGS>", "(", "!", "STI", ".", "getFeatureBits", "(", ")", "[", "ARM", "::", "FeatureThumb2", "]", "&&", "!", "STI", ".", "getFeatureBits", "(", ")", "[", "ARM", "::", "HasV8MBaselineOps", "]", "&&", "!", "STI", ".", "getFeatureBits", "(", ")", "[", "ARM", "::", "HasV6MOps", "]", "&&", "<BUGE>", "!", "isInt", "<NUM_LIT>", ">", "(", "Value", "-", "<NUM_LIT>", ")", ")", ")", "{", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "Relocation out of range", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";" ]

GCC

i386

CPP

stmt_completion

CPU

13,162

[ ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]

[ "return", "(", "_", "_", "m128d", ")", "_", "_", "builtin_ia32_vfnmaddpd128_mask3", "(", "(", "_", "_", "v2df", ")", "_", "_", "A", ",", "(", "_", "_", "v2df", ")", "_", "_", "B", ",", "(", "_", "_", "v2df", ")", "_", "_", "C" ]

GCC

tilegx

MD

stmt_completion

VLIW

13,163

[ ")", ")" ]

[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]

LLVM

Hexagon

TD

stmt_completion

DSP

13,164

[ "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=" ]

GCC

arm

CPP

stmt_completion

CPU

13,165

[ "(", "const", "_", "_", "builtin_neon_bf", "*", ")", "_", "_", "ptr", ")", ";" ]

[ "union", "{", "bfloat16x8x4_t", "_", "_", "i", ";", "_", "_", "builtin_neon_xi", "_", "_", "o", ";", "}", "_", "_", "rv", ";", "_", "_", "rv", ".", "_", "_", "o", "=", "_", "_", "builtin_neon_vld1q_x4v8bf", "(" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

13,166

[ "}" ]

[ "unsigned", "AMDGPUCommonSubtarget", "::", "getOccupancyWithLocalMemSize", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "auto", "*", "MFI", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "return", "getOccupancyWithLocalMemSize", "(", "MFI", "->", "getLDSSize", "(", ")", ",", "MF", ".", "getFunction", "(", ")", ")", ";" ]

GCC

pa

MD

next_suggestion

CPU

13,167

[ "<STR_LIT>" ]

[ "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "float", ":", "SF", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]" ]

GCC

sparc

MD

stmt_completion

CPU

13,168

[ ")", ")", "]" ]

[ "(", "compare", ":", "CC", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

13,169

[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

[ "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "WordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "mayStore", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

GCC

arm

MD

next_suggestion

CPU

13,170

[ "<STR_LIT>" ]

[ "(", "subreg", ":", "TI", "(", "vec_concat", ":", "V16QI", "(", "match_operand", ":", "V8QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V8QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<NUM_LIT>", ")", "(", "mult", ":", "SI", "(", "zero_extract", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "<NUM_LIT>", ")", ")", "]" ]

GCC

s390

MD

stmt_completion

MPU

13,171

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "sign_extend", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr" ]

LLVM

rvex

CPP

next_suggestion

VLIW

13,172

[ "SDValue", "InChain", "=", "DAG", ".", "getEntryNode", "(", ")", ";" ]

[ "if", "(", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "Ty", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "unsigned", "LO", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "unsigned", "HI", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "unsigned", "opc", "=", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "SDIVREM", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "DebugLoc", "dl", "=", "N", "->", "getDebugLoc", "(", ")", ";", "SDValue", "DivRem", "=", "DAG", ".", "getNode", "(", "opc", ",", "dl", ",", "MVT", "::", "Glue", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

13,173

[ "let", "Defs", "=", "[", "PC", "]", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";" ]

GCC

iq2000

MD

stmt_completion

CPU

13,174

[ ")" ]

[ "[", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "nil" ]

LLVM

Hexagon

TD

next_suggestion

DSP

13,175

[ "bits", "<", "<NUM_LIT>", ">", "Pe4", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rd32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

LLVM

MSP430

CPP

next_suggestion

MPU

13,176

[ "return", "Imm", "-", "<NUM_LIT>", ";" ]

[ "assert", "(", "(", "Imm", ">=", "<NUM_LIT>", "&&", "Imm", "<=", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "invalid repetition count", "<STR_LIT>", ")", ";", "if", "(", "Imm", "==", "<NUM_LIT>", ")", "return", "Imm", ";" ]

GCC

pru

CPP

next_suggestion

CPU

13,177

[ "}" ]

[ "static", "rtx", "pru_function_value", "(", "const_tree", "ret_type", ",", "const_tree", "fn", "ATTRIBUTE_UNUSED", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "TYPE_MODE", "(", "ret_type", ")", ",", "FIRST_RETVAL_REGNUM", ")", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

13,178

[ "<STR_LIT>", "\\n", "<STR_LIT>", ";" ]

[ "DEBUG", "(", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "Couldn't pack :\\n", "<STR_LIT>", ";", "MI", ".", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "with the following packets :\\n", "<STR_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CurrentPacketMIs", ".", "size", "(", ")", "-", "<NUM_LIT>", ";", "i", "<", "e", ";", "i", "++", ")", "{", "CurrentPacketMIs", "[", "i", "]", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<" ]

GCC

i386

MD

program_repair

CPU

13,179

[ "<FIXS>", "(", "const_string", "<STR_LIT>", ")", ")", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]

[ "[", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "<BUGS>", "(", "const_string", "<STR_LIT>", ")", ")", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "CC", "<NUM_LIT>", ")" ]

GCC

arm

MD

next_suggestion

CPU

13,180

[ ")" ]

[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

LLVM

Hexagon

TD

next_suggestion

DSP

13,181

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

GCC

arm

CPP

stmt_completion

CPU

13,182

[ "preserve_user_namespace", ")", ";" ]

[ "build_all", "(", "b", ",", "<STR_LIT>", "v0,v0,v0,p", "<STR_LIT>", ",", "group", ",", "MODE_none", "," ]

GCC

i386

CPP

stmt_completion

CPU

13,183

[ "_", "m256i", "_", "_", "W", ",", "_", "_", "mmask8", "_", "_", "M", ",", "_", "_", "m256i", "_", "_", "A", ",", "_", "_", "m256i", "_", "_", "B", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_max_epi32", "(", "_" ]

LLVM

ARM

CPP

next_suggestion

CPU

13,184

[ "Type", "*", "RetTy", "=", "(", "Type", "*", ")", "StructType", "::", "get", "(", "Ty", ",", "Ty", ",", "nullptr", ")", ";" ]

[ "EVT", "VT", "=", "Op", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "Type", "*", "Ty", "=", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "RTLIB", "::", "Libcall", "LC", "=", "getDivRemLibcall", "(", "Op", ".", "getNode", "(", ")", ",", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", ";", "SDValue", "InChain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", "=", "getDivRemArgList", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ".", "getContext", "(", ")", ")", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "getLibcallName", "(", "LC", ")", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

13,185

[ ";" ]

[ "static", "bool", "isPermutation", "(", "ArrayRef", "<", "int", ">", "Mask", ")", "{", "assert", "(", "Mask", ".", "size", "(", ")", "<", "<NUM_LIT>", "&&", "<STR_LIT>", "Overflow failure", "<STR_LIT>", ")", ";", "int", "Sum", "=", "<NUM_LIT>", ";", "for", "(", "int", "Idx", ":", "Mask", ")", "{", "if", "(", "Idx", "==", "-", "<NUM_LIT>", ")", "return", "false", ";", "Sum", "+=", "Idx" ]

GCC

i386

CPP

next_suggestion

CPU

13,186

[ "}" ]

[ "extern", "_", "_", "inline", "int", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_extract_epi16", "(", "_", "_", "m128i", "const", "_", "_", "A", ",", "int", "const", "_", "_", "N", ")", "{", "return", "(", "unsigned", "short", ")", "_", "_", "builtin_ia32_vec_ext_v8hi", "(", "(", "_", "_", "v8hi", ")", "_", "_", "A", ",", "_", "_", "N", ")", ";" ]

GCC

i386

MD

next_suggestion

CPU

13,187

[ "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "and", ":", "<", "MODE", ">", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")" ]

[ "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "lshiftrt", ":", "<", "MODE", ">", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "FLAGS_REG", ")", ")", "]", ")" ]

GCC

aarch64

MD

stmt_completion

CPU

13,188

[ ")", "]" ]

[ "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

ARM

CPP

stmt_completion

CPU

13,189

[ "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "<NUM_LIT>", ",", "Pred", ",", "PredReg", ")", ")", "{" ]

[ "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", "==", "Base", ")", "return", "false", ";", "bool", "DoMerge", "=", "false", ";", "<STR_LIT>", "::", "<STR_LIT>", "Mode", "=", "getLoadStoreMultipleSubMode", "(", "Opcode", ")", ";", "MachineBasicBlock", "::", "iterator", "BeginMBBI", "=", "MBB", ".", "begin", "(", ")", ";", "if", "(", "MBBI", "!=", "BeginMBBI", ")", "{", "MachineBasicBlock", "::", "iterator", "PrevMBBI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "while", "(", "PrevMBBI", "!=", "BeginMBBI", "&&", "PrevMBBI", "->", "isDebugValue", "(", ")", ")", "--", "PrevMBBI", ";", "if", "(", "Mode", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "isMatchingDecrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "<NUM_LIT>", ",", "Pred", ",", "PredReg", ")", ")", "{", "Mode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "DoMerge", "=", "true", ";", "}", "else", "if", "(", "Mode", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "isMatchingDecrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "<NUM_LIT>", ",", "Pred", ",", "PredReg", ")", ")", "{", "Mode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "DoMerge", "=", "true", ";", "}", "if", "(", "DoMerge", ")", "MBB", ".", "erase", "(", "PrevMBBI", ")", ";", "}", "MachineBasicBlock", "::", "iterator", "EndMBBI", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "!", "DoMerge", "&&", "MBBI", "!=", "EndMBBI", ")", "{", "MachineBasicBlock", "::", "iterator", "NextMBBI", "=", "std", "::", "next", "(", "MBBI", ")", ";", "while", "(", "NextMBBI", "!=", "EndMBBI", "&&", "NextMBBI", "->", "isDebugValue", "(", ")", ")", "++", "NextMBBI", ";", "if", "(", "(", "Mode", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "Mode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "isMatchingIncrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "<NUM_LIT>", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "else", "if", "(", "(", "Mode", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "Mode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "isMatchingDecrement" ]

GCC

arm

MD

stmt_completion

CPU

13,190

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_cpu_unit" ]

LLVM

Cpu0

CPP

stmt_completion

CPU

13,191

[ ";" ]

[ "Op", "->", "Imm", ".", "Val", "=", "Val", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E" ]

GCC

rs6000

MD

stmt_completion

CPU

13,192

[ "<STR_LIT>", ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

13,193

[ "}" ]

[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

GCC

i386

CPP

next_suggestion

CPU

13,194

[ "}" ]

[ "_", "mm_fpclass_sh_mask", "(", "_", "_", "m128h", "_", "_", "A", ",", "const", "int", "_", "_", "imm", ")", "{", "return", "(", "_", "_", "mmask8", ")", "_", "_", "builtin_ia32_fpclasssh_mask", "(", "(", "_", "_", "v8hf", ")", "_", "_", "A", ",", "_", "_", "imm", ",", "(", "_", "_", "mmask8", ")", "-", "<NUM_LIT>", ")", ";" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

13,195

[ "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "SecondImmBits", ";" ]

[ "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Slot", ".", "Value", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "HasImm", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "IsPredicated", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "OutOfSlotData", ";", "bits", "<", "<NUM_LIT>", ">", "hasImmField", "=", "<NUM_LIT>", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "hasImmField", ";", "bits", "<", "<NUM_LIT>", ">", "startBit", "=", "<NUM_LIT>", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "startBit", ";", "bits", "<", "<NUM_LIT>", ">", "endBit", "=", "<NUM_LIT>", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "endBit", ";", "bits", "<", "<NUM_LIT>", ">", "immOpNum", "=", "<NUM_LIT>", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "immOpNum", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "OType", ";", "bits", "<", "<NUM_LIT>", ">", "ImmOpCount", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "SecondImmOp", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "ThirdImmOp", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "FirstImmBits", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "SecondImmBits", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "ThirdImmBits", "=", "<NUM_LIT>", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "HasCompositeImm", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "ImmOpCount", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "SecondImmOp", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "ThirdImmOp", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "FirstImmBits", ";" ]

LLVM

ARM

TD

stmt_completion

CPU

13,196

[ ";" ]

[ "let", "DiagnosticType", "=", "<STR_LIT>" ]

GCC

msp430

CPP

code_generation

MPU

13,197

[ "static", "void", "msp430_evaluate_arg", "(", "cumulative_args_t", "cap", ",", "machine_mode", "mode", ",", "const_tree", "type", "ATTRIBUTE_UNUSED", ",", "bool", "named", ")", "{", "CUMULATIVE_ARGS", "*", "ca", "=", "get_cumulative_args", "(", "cap", ")", ";", "int", "nregs", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "int", "i", ";", "ca", "->", "reg_count", "=", "<NUM_LIT>", ";", "ca", "->", "mem_count", "=", "<NUM_LIT>", ";", "if", "(", "!", "named", ")", "return", ";", "if", "(", "mode", "==", "PSImode", ")", "nregs", "=", "<NUM_LIT>", ";", "else", "nregs", "=", "(", "nregs", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "if", "(", "ca", "->", "special_p", ")", "{", "ca", "->", "start_reg", "=", "<NUM_LIT>", ";", "ca", "->", "reg_count", "=", "<NUM_LIT>", ";", "return", ";", "}", "switch", "(", "nregs", ")", "{", "case", "<NUM_LIT>", ":", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "if", "(", "!", "ca", "->", "reg_used", "[", "i", "]", ")", "{", "ca", "->", "reg_count", "=", "<NUM_LIT>", ";", "ca", "->", "start_reg", "=", "CA_FIRST_REG", "+", "i", ";", "return", ";", "}", "break", ";", "case", "<NUM_LIT>", ":", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "if", "(", "!", "ca", "->", "reg_used", "[", "i", "]", "&&", "!", "ca", "->", "reg_used", "[", "i", "+", "<NUM_LIT>", "]", ")", "{", "ca", "->", "reg_count", "=", "<NUM_LIT>", ";", "ca", "->", "start_reg", "=", "CA_FIRST_REG", "+", "i", ";", "return", ";", "}", "if", "(", "!", "ca", "->", "reg_used", "[", "<NUM_LIT>", "]", "&&", "ca", "->", "can_split", ")", "{", "ca", "->", "reg_count", "=", "<NUM_LIT>", ";", "ca", "->", "mem_count", "=", "<NUM_LIT>", ";", "ca", "->", "start_reg", "=", "CA_FIRST_REG", "+", "<NUM_LIT>", ";", "return", ";", "}", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "ca", "->", "can_split", "=", "<NUM_LIT>", ";", "if", "(", "!", "ca", "->", "reg_used", "[", "<NUM_LIT>", "]", "&&", "!", "ca", "->", "reg_used", "[", "<NUM_LIT>", "]", "&&", "!", "ca", "->", "reg_used", "[", "<NUM_LIT>", "]", "&&", "!", "ca", "->", "reg_used", "[", "<NUM_LIT>", "]", ")", "{", "ca", "->", "reg_count", "=", "<NUM_LIT>", ";", "ca", "->", "start_reg", "=", "CA_FIRST_REG", ";", "return", ";", "}", "break", ";", "}", "}" ]

[ "Helper", "function", "for", "argument", "passing", ";", "this", "function", "is", "the", "common", "code", "that", "determines", "where", "an", "argument", "will", "be", "passed", "." ]

GCC

arm

MD

next_suggestion

CPU

13,198

[ "<STR_LIT>", ")", ")", ")" ]

[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test" ]

GCC

arm

MD

stmt_completion

CPU

13,199

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr" ]