Compiler_Type
stringclasses 2
values | Target
stringclasses 176
values | Programming Language
stringclasses 3
values | Task
stringclasses 4
values | Target_Type
stringclasses 7
values | Idx
int64 0
636k
| Ground_Truth
listlengths 0
2.32k
| Input
listlengths 1
1.02k
|
|---|---|---|---|---|---|---|---|
GCC
|
gcn
|
MD
|
next_suggestion
|
GPU
| 11,800 |
[
"rtx",
"dest",
"=",
"operands",
"[",
"<NUM_LIT>",
"]"
] |
[
"(",
"plus",
":",
"V_noHI",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"match_dup",
"<NUM_LIT>",
")",
")",
"(",
"const_int",
"<NUM_LIT>",
")",
")",
")",
"]",
"<STR_LIT>",
"{",
"rtx",
"even",
"=",
"gen_rtx_REG",
"(",
"DImode",
",",
"EXEC_REG",
")",
"emit_move_insn",
"(",
"even",
",",
"get_exec",
"(",
"<NUM_LIT>",
")",
")"
] |
LLVM
|
R600
|
CPP
|
next_suggestion
|
GPU
| 11,801 |
[
"return",
"<NUM_LIT>",
";"
] |
[
"if",
"(",
"Cond",
".",
"empty",
"(",
")",
")",
"{",
"BuildMI",
"(",
"&",
"MBB",
",",
"DL",
",",
"get",
"(",
"AMDGPU",
"::",
"JUMP",
")",
")",
".",
"addMBB",
"(",
"TBB",
")",
";",
"return",
"<NUM_LIT>",
";",
"}",
"else",
"{",
"MachineInstr",
"*",
"PredSet",
"=",
"findFirstPredicateSetterFrom",
"(",
"MBB",
",",
"MBB",
".",
"end",
"(",
")",
")",
";",
"assert",
"(",
"PredSet",
"&&",
"<STR_LIT>",
"No previous predicate !",
"<STR_LIT>",
")",
";",
"addFlag",
"(",
"PredSet",
",",
"<NUM_LIT>",
",",
"MO_FLAG_PUSH",
")",
";",
"PredSet",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"setImm",
"(",
"Cond",
"[",
"<NUM_LIT>",
"]",
".",
"getImm",
"(",
")",
")",
";",
"BuildMI",
"(",
"&",
"MBB",
",",
"DL",
",",
"get",
"(",
"AMDGPU",
"::",
"JUMP_COND",
")",
")",
".",
"addMBB",
"(",
"TBB",
")",
".",
"addReg",
"(",
"AMDGPU",
"::",
"PREDICATE_BIT",
",",
"RegState",
"::",
"Kill",
")",
";",
"return",
"<NUM_LIT>",
";",
"}",
"}",
"else",
"{",
"MachineInstr",
"*",
"PredSet",
"=",
"findFirstPredicateSetterFrom",
"(",
"MBB",
",",
"MBB",
".",
"end",
"(",
")",
")",
";",
"assert",
"(",
"PredSet",
"&&",
"<STR_LIT>",
"No previous predicate !",
"<STR_LIT>",
")",
";",
"addFlag",
"(",
"PredSet",
",",
"<NUM_LIT>",
",",
"MO_FLAG_PUSH",
")",
";",
"PredSet",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"setImm",
"(",
"Cond",
"[",
"<NUM_LIT>",
"]",
".",
"getImm",
"(",
")",
")",
";",
"BuildMI",
"(",
"&",
"MBB",
",",
"DL",
",",
"get",
"(",
"AMDGPU",
"::",
"JUMP_COND",
")",
")",
".",
"addMBB",
"(",
"TBB",
")",
".",
"addReg",
"(",
"AMDGPU",
"::",
"PREDICATE_BIT",
",",
"RegState",
"::",
"Kill",
")",
";",
"BuildMI",
"(",
"&",
"MBB",
",",
"DL",
",",
"get",
"(",
"AMDGPU",
"::",
"JUMP",
")",
")",
".",
"addMBB",
"(",
"FBB",
")",
";"
] |
LLVM
|
AArch64
|
TD
|
stmt_completion
|
CPU
| 11,802 |
[
">",
"=",
"<NUM_LIT>",
"&",
"&",
"Imm",
"<",
"<NUM_LIT>",
";",
"}",
"]",
">",
";"
] |
[
"def",
"shl_imm32",
":",
"shl_imm",
"<",
"<STR_LIT>",
">",
",",
"ImmLeaf",
"<",
"i32",
",",
"[",
"{",
"return",
"Imm"
] |
LLVM
|
BPF
|
CPP
|
stmt_completion
|
Virtual ISA
| 11,803 |
[
")",
";"
] |
[
"void",
"BPFInstPrinter",
"::",
"printInst",
"(",
"const",
"MCInst",
"*",
"MI",
",",
"raw_ostream",
"&",
"O",
",",
"StringRef",
"Annot",
",",
"const",
"MCSubtargetInfo",
"&",
"STI",
")",
"{",
"printInstruction",
"(",
"MI",
",",
"O",
")",
";",
"printAnnotation",
"(",
"O",
",",
"Annot"
] |
LLVM
|
X86
|
CPP
|
next_suggestion
|
CPU
| 11,804 |
[
"return",
"(",
"Opcode",
"==",
"ISD",
"::",
"SRA",
")",
"?",
"AShift",
":",
"LShift",
";"
] |
[
"static",
"bool",
"SupportedVectorShiftWithImm",
"(",
"MVT",
"VT",
",",
"const",
"X86Subtarget",
"&",
"Subtarget",
",",
"unsigned",
"Opcode",
")",
"{",
"if",
"(",
"VT",
".",
"getScalarSizeInBits",
"(",
")",
"<",
"<NUM_LIT>",
")",
"return",
"false",
";",
"if",
"(",
"VT",
".",
"is512BitVector",
"(",
")",
"&&",
"(",
"VT",
".",
"getScalarSizeInBits",
"(",
")",
">",
"<NUM_LIT>",
"||",
"Subtarget",
".",
"hasBWI",
"(",
")",
")",
")",
"return",
"true",
";",
"bool",
"LShift",
"=",
"VT",
".",
"is128BitVector",
"(",
")",
"||",
"(",
"VT",
".",
"is256BitVector",
"(",
")",
"&&",
"Subtarget",
".",
"hasInt256",
"(",
")",
")",
";",
"bool",
"AShift",
"=",
"LShift",
"&&",
"(",
"Subtarget",
".",
"hasVLX",
"(",
")",
"||",
"(",
"VT",
"!=",
"MVT",
"::",
"v2i64",
"&&",
"VT",
"!=",
"MVT",
"::",
"v4i64",
")",
")",
";"
] |
GCC
|
arm
|
CPP
|
stmt_completion
|
CPU
| 11,805 |
[
"_",
"_",
"c",
")",
"{"
] |
[
"vqdmull_lane_s16",
"(",
"int16x4_t",
"_",
"_",
"a",
",",
"int16x4_t",
"_",
"_",
"b",
",",
"const",
"int"
] |
LLVM
|
X86
|
CPP
|
code_generation
|
CPU
| 11,806 |
[
"bool",
"X86CallLowering",
"::",
"splitToValueTypes",
"(",
"const",
"ArgInfo",
"&",
"OrigArg",
",",
"SmallVectorImpl",
"<",
"ArgInfo",
">",
"&",
"SplitArgs",
",",
"const",
"DataLayout",
"&",
"DL",
",",
"MachineRegisterInfo",
"&",
"MRI",
",",
"SplitArgTy",
"PerformArgSplit",
")",
"const",
"{",
"const",
"X86TargetLowering",
"&",
"TLI",
"=",
"*",
"getTLI",
"<",
"X86TargetLowering",
">",
"(",
")",
";",
"LLVMContext",
"&",
"Context",
"=",
"OrigArg",
".",
"Ty",
"->",
"getContext",
"(",
")",
";",
"SmallVector",
"<",
"EVT",
",",
"<NUM_LIT>",
">",
"SplitVTs",
";",
"SmallVector",
"<",
"uint64_t",
",",
"<NUM_LIT>",
">",
"Offsets",
";",
"ComputeValueVTs",
"(",
"TLI",
",",
"DL",
",",
"OrigArg",
".",
"Ty",
",",
"SplitVTs",
",",
"&",
"Offsets",
",",
"<NUM_LIT>",
")",
";",
"if",
"(",
"SplitVTs",
".",
"size",
"(",
")",
"!=",
"<NUM_LIT>",
")",
"{",
"return",
"false",
";",
"}",
"EVT",
"VT",
"=",
"SplitVTs",
"[",
"<NUM_LIT>",
"]",
";",
"unsigned",
"NumParts",
"=",
"TLI",
".",
"getNumRegisters",
"(",
"Context",
",",
"VT",
")",
";",
"if",
"(",
"NumParts",
"==",
"<NUM_LIT>",
")",
"{",
"SplitArgs",
".",
"emplace_back",
"(",
"OrigArg",
".",
"Reg",
",",
"VT",
".",
"getTypeForEVT",
"(",
"Context",
")",
",",
"OrigArg",
".",
"Flags",
",",
"OrigArg",
".",
"IsFixed",
")",
";",
"return",
"true",
";",
"}",
"SmallVector",
"<",
"unsigned",
",",
"<NUM_LIT>",
">",
"SplitRegs",
";",
"EVT",
"PartVT",
"=",
"TLI",
".",
"getRegisterType",
"(",
"Context",
",",
"VT",
")",
";",
"Type",
"*",
"PartTy",
"=",
"PartVT",
".",
"getTypeForEVT",
"(",
"Context",
")",
";",
"for",
"(",
"unsigned",
"i",
"=",
"<NUM_LIT>",
";",
"i",
"<",
"NumParts",
";",
"++",
"i",
")",
"{",
"ArgInfo",
"Info",
"=",
"ArgInfo",
"{",
"MRI",
".",
"createGenericVirtualRegister",
"(",
"getLLTForType",
"(",
"*",
"PartTy",
",",
"DL",
")",
")",
",",
"PartTy",
",",
"OrigArg",
".",
"Flags",
"}",
";",
"SplitArgs",
".",
"push_back",
"(",
"Info",
")",
";",
"SplitRegs",
".",
"push_back",
"(",
"Info",
".",
"Reg",
")",
";",
"}",
"PerformArgSplit",
"(",
"SplitRegs",
")",
";",
"return",
"true",
";",
"}"
] |
[
"Break",
"OrigArgInfo",
"into",
"one",
"or",
"more",
"pieces",
"the",
"calling",
"convention",
"can",
"process",
",",
"returned",
"in",
"SplitArgs",
"."
] |
LLVM
|
ARM
|
TD
|
next_suggestion
|
CPU
| 11,807 |
[
"let",
"DecoderMethod",
"=",
"<STR_LIT>",
";"
] |
[
"class",
"VST2LN",
"<",
"bits",
"<",
"<NUM_LIT>",
">",
"op11_8",
",",
"bits",
"<",
"<NUM_LIT>",
">",
"op7_4",
",",
"string",
"Dt",
">",
":",
"NLdStLn",
"<",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"op11_8",
",",
"op7_4",
",",
"(",
"outs",
")",
",",
"(",
"ins",
"addrmode6",
":",
"$",
"Rn",
",",
"DPR",
":",
"$",
"Vd",
",",
"DPR",
":",
"$",
"src2",
",",
"nohash_imm",
":",
"$",
"lane",
")",
",",
"IIC_VST2ln",
",",
"<STR_LIT>",
",",
"Dt",
",",
"<STR_LIT>",
",",
"<STR_LIT>",
",",
"[",
"]",
">",
",",
"Sched",
"<",
"[",
"WriteVST1",
"]",
">",
"{",
"let",
"Rm",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"Rn",
"{",
"<NUM_LIT>",
"}",
";"
] |
GCC
|
ia64
|
CPP
|
next_suggestion
|
CPU
| 11,808 |
[
"return",
"true",
";"
] |
[
"static",
"bool",
"ia64_can_change_mode_class",
"(",
"machine_mode",
"from",
",",
"machine_mode",
"to",
",",
"reg_class_t",
"rclass",
")",
"{",
"if",
"(",
"reg_classes_intersect_p",
"(",
"rclass",
",",
"BR_REGS",
")",
")",
"return",
"from",
"==",
"to",
";",
"if",
"(",
"SCALAR_FLOAT_MODE_P",
"(",
"from",
")",
"!=",
"SCALAR_FLOAT_MODE_P",
"(",
"to",
")",
")",
"return",
"!",
"reg_classes_intersect_p",
"(",
"rclass",
",",
"FR_REGS",
")",
";"
] |
LLVM
|
TVM
|
CPP
|
stmt_completion
|
Virtual ISA
| 11,809 |
[
"<STR_LIT>",
"Non-fixed begin in TVMStackBlockInfo",
"<STR_LIT>",
")",
";"
] |
[
"assert",
"(",
"FixedBegin",
"&&"
] |
LLVM
|
Cpu0
|
CPP
|
stmt_completion
|
CPU
| 11,810 |
[
";"
] |
[
"static",
"const",
"uint16_t",
"CalleeSavedRegs",
"[",
"]",
"=",
"{",
"<NUM_LIT>",
"}",
";",
"return",
"CalleeSavedRegs"
] |
GCC
|
i386
|
CPP
|
stmt_completion
|
CPU
| 11,811 |
[
")",
"_",
"_",
"U",
")",
";"
] |
[
"return",
"(",
"_",
"_",
"m256h",
")",
"_",
"_",
"builtin_ia32_vfmsubph256_maskz",
"(",
"(",
"_",
"_",
"v16hf",
")",
"_",
"_",
"A",
",",
"(",
"_",
"_",
"v16hf",
")",
"_",
"_",
"B",
",",
"(",
"_",
"_",
"v16hf",
")",
"_",
"_",
"C",
",",
"(",
"_",
"_",
"mmask16"
] |
GCC
|
xtensa
|
CPP
|
next_suggestion
|
MPU
| 11,812 |
[
"df_insn_rescan",
"(",
"insn",
")",
";"
] |
[
"if",
"(",
"TARGET_WINDOWED_ABI",
")",
"{",
"if",
"(",
"total_size",
"<",
"(",
"<NUM_LIT>",
"<<",
"(",
"<NUM_LIT>",
"+",
"<NUM_LIT>",
")",
")",
")",
"insn",
"=",
"emit_insn",
"(",
"gen_entry",
"(",
"GEN_INT",
"(",
"total_size",
")",
")",
")",
";",
"else",
"{",
"rtx",
"tmp_reg",
"=",
"gen_rtx_REG",
"(",
"Pmode",
",",
"A8_REG",
")",
";",
"emit_insn",
"(",
"gen_entry",
"(",
"GEN_INT",
"(",
"MIN_FRAME_SIZE",
")",
")",
")",
";",
"emit_move_insn",
"(",
"tmp_reg",
",",
"GEN_INT",
"(",
"total_size",
"-",
"MIN_FRAME_SIZE",
")",
")",
";",
"emit_insn",
"(",
"gen_subsi3",
"(",
"tmp_reg",
",",
"stack_pointer_rtx",
",",
"tmp_reg",
")",
")",
";",
"insn",
"=",
"emit_insn",
"(",
"gen_movsi",
"(",
"stack_pointer_rtx",
",",
"tmp_reg",
")",
")",
";",
"}",
"}",
"else",
"{",
"int",
"regno",
";",
"HOST_WIDE_INT",
"offset",
"=",
"<NUM_LIT>",
";",
"if",
"(",
"total_size",
">",
"<NUM_LIT>",
"&&",
"total_size",
"<=",
"<NUM_LIT>",
")",
"{",
"insn",
"=",
"emit_insn",
"(",
"gen_addsi3",
"(",
"stack_pointer_rtx",
",",
"stack_pointer_rtx",
",",
"GEN_INT",
"(",
"-",
"total_size",
")",
")",
")",
";",
"RTX_FRAME_RELATED_P",
"(",
"insn",
")",
"=",
"<NUM_LIT>",
";",
"not",
"e_rtx",
"=",
"gen_rtx_SET",
"(",
"VOIDmode",
",",
"stack_pointer_rtx",
",",
"plus_constant",
"(",
"Pmode",
",",
"stack_pointer_rtx",
",",
"-",
"total_size",
")",
")",
";",
"add_reg_note",
"(",
"insn",
",",
"REG_FRAME_RELATED_EXPR",
",",
"not",
"e_rtx",
")",
";",
"offset",
"=",
"total_size",
"-",
"UNITS_PER_WORD",
";",
"}",
"else",
"if",
"(",
"xtensa_callee_save_size",
")",
"{",
"if",
"(",
"total_size",
">",
"<NUM_LIT>",
")",
"{",
"insn",
"=",
"emit_insn",
"(",
"gen_addsi3",
"(",
"stack_pointer_rtx",
",",
"stack_pointer_rtx",
",",
"GEN_INT",
"(",
"-",
"xtensa_callee_save_size",
")",
")",
")",
";",
"RTX_FRAME_RELATED_P",
"(",
"insn",
")",
"=",
"<NUM_LIT>",
";",
"not",
"e_rtx",
"=",
"gen_rtx_SET",
"(",
"VOIDmode",
",",
"stack_pointer_rtx",
",",
"plus_constant",
"(",
"Pmode",
",",
"stack_pointer_rtx",
",",
"-",
"xtensa_callee_save_size",
")",
")",
";",
"add_reg_note",
"(",
"insn",
",",
"REG_FRAME_RELATED_EXPR",
",",
"not",
"e_rtx",
")",
";",
"offset",
"=",
"xtensa_callee_save_size",
"-",
"UNITS_PER_WORD",
";",
"}",
"else",
"{",
"rtx",
"tmp_reg",
"=",
"gen_rtx_REG",
"(",
"Pmode",
",",
"A9_REG",
")",
";",
"emit_move_insn",
"(",
"tmp_reg",
",",
"GEN_INT",
"(",
"total_size",
")",
")",
";",
"insn",
"=",
"emit_insn",
"(",
"gen_subsi3",
"(",
"stack_pointer_rtx",
",",
"stack_pointer_rtx",
",",
"tmp_reg",
")",
")",
";",
"RTX_FRAME_RELATED_P",
"(",
"insn",
")",
"=",
"<NUM_LIT>",
";",
"not",
"e_rtx",
"=",
"gen_rtx_SET",
"(",
"VOIDmode",
",",
"stack_pointer_rtx",
",",
"plus_constant",
"(",
"Pmode",
",",
"stack_pointer_rtx",
",",
"-",
"total_size",
")",
")",
";",
"add_reg_note",
"(",
"insn",
",",
"REG_FRAME_RELATED_EXPR",
",",
"not",
"e_rtx",
")",
";",
"offset",
"=",
"total_size",
"-",
"UNITS_PER_WORD",
";",
"}",
"}",
"for",
"(",
"regno",
"=",
"<NUM_LIT>",
";",
"regno",
"<",
"FIRST_PSEUDO_REGISTER",
";",
"++",
"regno",
")",
"{",
"if",
"(",
"xtensa_call_save_reg",
"(",
"regno",
")",
")",
"{",
"rtx",
"x",
"=",
"gen_rtx_PLUS",
"(",
"Pmode",
",",
"stack_pointer_rtx",
",",
"GEN_INT",
"(",
"offset",
")",
")",
";",
"rtx",
"mem",
"=",
"gen_frame_mem",
"(",
"SImode",
",",
"x",
")",
";",
"rtx",
"reg",
"=",
"gen_rtx_REG",
"(",
"SImode",
",",
"regno",
")",
";",
"offset",
"-=",
"UNITS_PER_WORD",
";",
"insn",
"=",
"emit_move_insn",
"(",
"mem",
",",
"reg",
")",
";",
"RTX_FRAME_RELATED_P",
"(",
"insn",
")",
"=",
"<NUM_LIT>",
";",
"add_reg_note",
"(",
"insn",
",",
"REG_FRAME_RELATED_EXPR",
",",
"gen_rtx_SET",
"(",
"VOIDmode",
",",
"mem",
",",
"reg",
")",
")",
";",
"}",
"}",
"if",
"(",
"total_size",
">",
"<NUM_LIT>",
")",
"{",
"rtx",
"tmp_reg",
"=",
"gen_rtx_REG",
"(",
"Pmode",
",",
"A9_REG",
")",
";",
"emit_move_insn",
"(",
"tmp_reg",
",",
"GEN_INT",
"(",
"total_size",
"-",
"xtensa_callee_save_size",
")",
")",
";",
"insn",
"=",
"emit_insn",
"(",
"gen_subsi3",
"(",
"stack_pointer_rtx",
",",
"stack_pointer_rtx",
",",
"tmp_reg",
")",
")",
";",
"RTX_FRAME_RELATED_P",
"(",
"insn",
")",
"=",
"<NUM_LIT>",
";",
"not",
"e_rtx",
"=",
"gen_rtx_SET",
"(",
"VOIDmode",
",",
"stack_pointer_rtx",
",",
"plus_constant",
"(",
"Pmode",
",",
"stack_pointer_rtx",
",",
"xtensa_callee_save_size",
"-",
"total_size",
")",
")",
";",
"add_reg_note",
"(",
"insn",
",",
"REG_FRAME_RELATED_EXPR",
",",
"not",
"e_rtx",
")",
";",
"}",
"}",
"if",
"(",
"frame_pointer_needed",
")",
"{",
"if",
"(",
"cfun",
"->",
"machine",
"->",
"set_frame_ptr_insn",
")",
"{",
"rtx_insn",
"*",
"first",
";",
"push_topmost_sequence",
"(",
")",
";",
"first",
"=",
"get_insns",
"(",
")",
";",
"pop_topmost_sequence",
"(",
")",
";",
"for",
"(",
"insn",
"=",
"first",
";",
"insn",
"!=",
"cfun",
"->",
"machine",
"->",
"set_frame_ptr_insn",
";",
"insn",
"=",
"NEXT_INSN",
"(",
"insn",
")",
")",
"{",
"if",
"(",
"INSN_P",
"(",
"insn",
")",
")",
"{",
"PATTERN",
"(",
"insn",
")",
"=",
"replace_rtx",
"(",
"copy_rtx",
"(",
"PATTERN",
"(",
"insn",
")",
")",
",",
"hard_frame_pointer_rtx",
",",
"stack_pointer_rtx",
")",
";"
] |
LLVM
|
PIC16
|
CPP
|
next_suggestion
|
MPU
| 11,813 |
[
"std",
"::",
"string",
"MangMemName",
"=",
"DITy",
".",
"getName",
"(",
")",
".",
"str",
"(",
")",
"+",
"SuffixNo",
";"
] |
[
"void",
"PIC16DbgInfo",
"::",
"EmitCompositeTypeElements",
"(",
"DICompositeType",
"CTy",
",",
"std",
"::",
"string",
"SuffixNo",
")",
"{",
"unsigned",
"long",
"Value",
"=",
"<NUM_LIT>",
";",
"DIArray",
"Elements",
"=",
"CTy",
".",
"getTypeArray",
"(",
")",
";",
"for",
"(",
"unsigned",
"i",
"=",
"<NUM_LIT>",
",",
"N",
"=",
"Elements",
".",
"getNumElements",
"(",
")",
";",
"i",
"<",
"N",
";",
"i",
"++",
")",
"{",
"DIDescriptor",
"Element",
"=",
"Elements",
".",
"getElement",
"(",
"i",
")",
";",
"unsigned",
"short",
"TypeNo",
"=",
"<NUM_LIT>",
";",
"bool",
"HasAux",
"=",
"false",
";",
"int",
"ElementAux",
"[",
"<STR_LIT>",
"::",
"<STR_LIT>",
"]",
"=",
"{",
"<NUM_LIT>",
"}",
";",
"std",
"::",
"string",
"TagName",
"=",
"<STR_LIT>",
"<STR_LIT>",
";",
"DIDerivedType",
"DITy",
"(",
"Element",
")",
";",
"unsigned",
"short",
"ElementSize",
"=",
"DITy",
".",
"getSizeInBits",
"(",
")",
"/",
"<NUM_LIT>",
";"
] |
GCC
|
rs6000
|
CPP
|
stmt_completion
|
CPU
| 11,814 |
[
"vec_uint4",
")",
"(",
"si_from_int",
"(",
"b",
")",
")",
",",
"<NUM_LIT>",
")",
")",
")",
")",
";"
] |
[
"return",
"(",
"(",
"qword",
")",
"(",
"vec_rl",
"(",
"(",
"vec_uint4",
")",
"(",
"a",
")",
",",
"vec_splat",
"(",
"("
] |
LLVM
|
Hexagon
|
TD
|
next_suggestion
|
DSP
| 11,815 |
[
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";"
] |
[
"def",
"L2_loadrub_pci",
":",
"HInst",
"<",
"(",
"outs",
"IntRegs",
":",
"$",
"Rd32",
",",
"IntRegs",
":",
"$",
"Rx32",
")",
",",
"(",
"ins",
"IntRegs",
":",
"$",
"Rx32in",
",",
"s4_0Imm",
":",
"$",
"Ii",
",",
"ModRegs",
":",
"$",
"Mu2",
")",
",",
"<STR_LIT>",
",",
"tc_e93a3d71",
",",
"TypeLD",
">",
",",
"Enc_e0a47a",
"{",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";"
] |
GCC
|
rs6000
|
CPP
|
code_generation
|
CPU
| 11,816 |
[
"static",
"tree",
"get_prev_label",
"(",
"tree",
"function_name",
")",
"{",
"tree",
"branch_island",
";",
"for",
"(",
"branch_island",
"=",
"branch_island_list",
";",
"branch_island",
";",
"branch_island",
"=",
"TREE_CHAIN",
"(",
"branch_island",
")",
")",
"if",
"(",
"function_name",
"==",
"BRANCH_ISLAND_FUNCTION_NAME",
"(",
"branch_island",
")",
")",
"return",
"BRANCH_ISLAND_LABEL_NAME",
"(",
"branch_island",
")",
";",
"return",
"<NUM_LIT>",
";",
"}"
] |
[
"GET_PREV_LABEL",
"gets",
"the",
"label",
"name",
"from",
"the",
"previous",
"definition",
"of",
"the",
"function",
"."
] |
LLVM
|
AArch64
|
CPP
|
stmt_completion
|
CPU
| 11,817 |
[
"&&",
"<STR_LIT>",
"Can't use SP when we have var sized objects.",
"<STR_LIT>",
")",
";"
] |
[
"}",
"}",
"assert",
"(",
"(",
"(",
"isFixed",
"||",
"isCSR",
")",
"||",
"!",
"RegInfo",
"->",
"hasStackRealignment",
"(",
"MF",
")",
"||",
"!",
"UseFP",
")",
"&&",
"<STR_LIT>",
"In the presence of dynamic stack pointer realignment, ",
"<STR_LIT>",
"<STR_LIT>",
"non-argument/CSR objects cannot be accessed through the frame pointer",
"<STR_LIT>",
")",
";",
"if",
"(",
"isSVE",
")",
"{",
"StackOffset",
"FPOffset",
"=",
"StackOffset",
"::",
"get",
"(",
"-",
"AFI",
"->",
"getCalleeSaveBaseToFrameRecordOffset",
"(",
")",
",",
"ObjectOffset",
")",
";",
"StackOffset",
"SPOffset",
"=",
"SVEStackSize",
"+",
"StackOffset",
"::",
"get",
"(",
"MFI",
".",
"getStackSize",
"(",
")",
"-",
"AFI",
"->",
"getCalleeSavedStackSize",
"(",
")",
",",
"ObjectOffset",
")",
";",
"if",
"(",
"hasFP",
"(",
"MF",
")",
"&&",
"(",
"SPOffset",
".",
"getFixed",
"(",
")",
"||",
"FPOffset",
".",
"getScalable",
"(",
")",
"<",
"SPOffset",
".",
"getScalable",
"(",
")",
"||",
"RegInfo",
"->",
"hasStackRealignment",
"(",
"MF",
")",
")",
")",
"{",
"FrameReg",
"=",
"RegInfo",
"->",
"getFrameRegister",
"(",
"MF",
")",
";",
"return",
"FPOffset",
";",
"}",
"FrameReg",
"=",
"RegInfo",
"->",
"hasBasePointer",
"(",
"MF",
")",
"?",
"RegInfo",
"->",
"getBaseRegister",
"(",
")",
":",
"(",
"unsigned",
")",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"return",
"SPOffset",
";",
"}",
"StackOffset",
"ScalableOffset",
"=",
"{",
"}",
";",
"if",
"(",
"UseFP",
"&&",
"!",
"(",
"isFixed",
"||",
"isCSR",
")",
")",
"ScalableOffset",
"=",
"-",
"SVEStackSize",
";",
"if",
"(",
"!",
"UseFP",
"&&",
"(",
"isFixed",
"||",
"isCSR",
")",
")",
"ScalableOffset",
"=",
"SVEStackSize",
";",
"if",
"(",
"UseFP",
")",
"{",
"FrameReg",
"=",
"RegInfo",
"->",
"getFrameRegister",
"(",
"MF",
")",
";",
"return",
"StackOffset",
"::",
"getFixed",
"(",
"FPOffset",
")",
"+",
"ScalableOffset",
";",
"}",
"if",
"(",
"RegInfo",
"->",
"hasBasePointer",
"(",
"MF",
")",
")",
"FrameReg",
"=",
"RegInfo",
"->",
"getBaseRegister",
"(",
")",
";",
"else",
"{",
"assert",
"(",
"!",
"MFI",
".",
"hasVarSizedObjects",
"(",
")"
] |
LLVM
|
CellSPU
|
TD
|
stmt_completion
|
MPU
| 11,818 |
[
",",
"v16i8",
">",
";"
] |
[
"def",
"v8i16",
":",
"SHUFBVecInst",
"<",
"v8i16"
] |
GCC
|
cris
|
CPP
|
program_repair
|
MPU
| 11,819 |
[
"<FIXS>",
"assemble_name",
"(",
"file",
",",
"XSTR",
"(",
"x",
",",
"<NUM_LIT>",
")",
")",
";",
"<FIXE>"
] |
[
"cris_asm_output_symbol_ref",
"(",
"FILE",
"*",
"file",
",",
"rtx",
"x",
")",
"{",
"gcc_assert",
"(",
"GET_CODE",
"(",
"x",
")",
"==",
"SYMBOL_REF",
")",
";",
"<BUGS>",
"if",
"(",
"flag_pic",
"&&",
"in_code",
">",
"<NUM_LIT>",
")",
"{",
"const",
"char",
"*",
"or",
"igstr",
"=",
"XSTR",
"(",
"x",
",",
"<NUM_LIT>",
")",
";",
"const",
"char",
"*",
"str",
";",
"str",
"=",
"(",
"*",
"targetm",
".",
"strip_name_encoding",
")",
"(",
"or",
"igstr",
")",
";",
"assemble_name",
"(",
"file",
",",
"str",
")",
";",
"if",
"(",
"!",
"TARGET_V32",
"&&",
"!",
"crtl",
"->",
"uses_pic_offset_table",
")",
"output_operand_lossage",
"(",
"<STR_LIT>",
"PIC register isn't set up",
"<STR_LIT>",
")",
";",
"}",
"elseassemble_name",
"(",
"file",
",",
"XSTR",
"(",
"x",
",",
"<NUM_LIT>",
")",
")",
";",
"<BUGE>",
"}"
] |
LLVM
|
X86
|
CPP
|
next_suggestion
|
CPU
| 11,820 |
[
"for",
"(",
"int",
"Scale",
"=",
"<NUM_LIT>",
";",
"Scale",
"*",
"ScalarSizeInBits",
"<=",
"MaxWidth",
";",
"Scale",
"*=",
"<NUM_LIT>",
")",
"for",
"(",
"int",
"Shift",
"=",
"<NUM_LIT>",
";",
"Shift",
"!=",
"Scale",
";",
"++",
"Shift",
")",
"for",
"(",
"bool",
"Left",
":",
"{",
"true",
",",
"false",
"}",
")",
"if",
"(",
"CheckZeros",
"(",
"Shift",
",",
"Scale",
",",
"Left",
")",
")",
"{"
] |
[
"unsigned",
"Low",
"=",
"Left",
"?",
"i",
":",
"i",
"+",
"Shift",
";",
"unsigned",
"Len",
"=",
"Scale",
"-",
"Shift",
";",
"if",
"(",
"!",
"isSequentialOrUndefInRange",
"(",
"Mask",
",",
"Pos",
",",
"Len",
",",
"Low",
"+",
"MaskOffset",
")",
")",
"return",
"-",
"<NUM_LIT>",
";",
"}",
"int",
"ShiftEltBits",
"=",
"ScalarSizeInBits",
"*",
"Scale",
";",
"bool",
"ByteShift",
"=",
"ShiftEltBits",
">",
"<NUM_LIT>",
";",
"Opcode",
"=",
"Left",
"?",
"(",
"ByteShift",
"?",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
":",
"(",
"ByteShift",
"?",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
";",
"int",
"ShiftAmt",
"=",
"Shift",
"*",
"ScalarSizeInBits",
"/",
"(",
"ByteShift",
"?",
"<NUM_LIT>",
":",
"<NUM_LIT>",
")",
";",
"Scale",
"=",
"ByteShift",
"?",
"Scale",
"/",
"<NUM_LIT>",
":",
"Scale",
";",
"MVT",
"ShiftSVT",
"=",
"MVT",
"::",
"getIntegerVT",
"(",
"ScalarSizeInBits",
"*",
"Scale",
")",
";",
"ShiftVT",
"=",
"ByteShift",
"?",
"MVT",
"::",
"getVectorVT",
"(",
"MVT",
"::",
"i8",
",",
"SizeInBits",
"/",
"<NUM_LIT>",
")",
":",
"MVT",
"::",
"getVectorVT",
"(",
"ShiftSVT",
",",
"Size",
"/",
"Scale",
")",
";",
"return",
"(",
"int",
")",
"ShiftAmt",
";",
"}",
";",
"unsigned",
"MaxWidth",
"=",
"(",
"(",
"SizeInBits",
"==",
"<NUM_LIT>",
")",
"&&",
"!",
"Subtarget",
".",
"hasBWI",
"(",
")",
"?",
"<NUM_LIT>",
":",
"<NUM_LIT>",
")",
";"
] |
LLVM
|
PowerPC
|
TD
|
program_repair
|
CPU
| 11,821 |
[
"<FIXS>",
"(",
"instregex",
"<STR_LIT>",
")",
",",
"<FIXE>"
] |
[
"(",
"instregex",
"<STR_LIT>",
")",
",",
"(",
"instregex",
"<STR_LIT>",
")",
",",
"(",
"instregex",
"<STR_LIT>",
")",
",",
"<BUGS>",
"(",
"instregex",
"<STR_LIT>",
")",
",",
"<BUGE>",
"(",
"instregex",
"<STR_LIT>",
")",
",",
"(",
"instregex",
"<STR_LIT>",
")",
",",
"(",
"instregex",
"<STR_LIT>",
")",
","
] |
GCC
|
mep
|
MD
|
stmt_completion
|
CPU
| 11,822 |
[
"<STR_LIT>",
"<STR_LIT>",
")"
] |
[
"[",
"(",
"unspec_volatile",
"[",
"(",
"const_int",
"<NUM_LIT>",
")",
"]",
"UNS_BLOCKAGE",
")",
"]",
"<STR_LIT>",
"<STR_LIT>",
"[",
"(",
"set_attr"
] |
LLVM
|
AMDGPU
|
CPP
|
next_suggestion
|
GPU
| 11,823 |
[
"break",
";"
] |
[
"BuildMI",
"(",
"MBB",
",",
"MI",
",",
"DL",
",",
"get",
"(",
"AMDGPU",
"::",
"V_MOV_B32_e32",
")",
",",
"DstHi",
")",
".",
"addImm",
"(",
"Imm",
".",
"getHiBits",
"(",
"<NUM_LIT>",
")",
".",
"getZExtValue",
"(",
")",
")",
".",
"addReg",
"(",
"Dst",
",",
"RegState",
"::",
"Implicit",
")",
";",
"}",
"else",
"{",
"assert",
"(",
"SrcOp",
".",
"isReg",
"(",
")",
")",
";",
"BuildMI",
"(",
"MBB",
",",
"MI",
",",
"DL",
",",
"get",
"(",
"AMDGPU",
"::",
"V_MOV_B32_e32",
")",
",",
"DstLo",
")",
".",
"addReg",
"(",
"RI",
".",
"getSubReg",
"(",
"SrcOp",
".",
"getReg",
"(",
")",
",",
"AMDGPU",
"::",
"sub0",
")",
")",
".",
"addReg",
"(",
"Dst",
",",
"RegState",
"::",
"Implicit",
")",
";",
"BuildMI",
"(",
"MBB",
",",
"MI",
",",
"DL",
",",
"get",
"(",
"AMDGPU",
"::",
"V_MOV_B32_e32",
")",
",",
"DstHi",
")",
".",
"addReg",
"(",
"RI",
".",
"getSubReg",
"(",
"SrcOp",
".",
"getReg",
"(",
")",
",",
"AMDGPU",
"::",
"sub1",
")",
")",
".",
"addReg",
"(",
"Dst",
",",
"RegState",
"::",
"Implicit",
")",
";",
"}",
"MI",
"->",
"eraseFromParent",
"(",
")",
";",
"break",
";",
"}",
"case",
"AMDGPU",
"::",
"V_CNDMASK_B64_PSEUDO",
":",
"{",
"unsigned",
"Dst",
"=",
"MI",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getReg",
"(",
")",
";",
"unsigned",
"DstLo",
"=",
"RI",
".",
"getSubReg",
"(",
"Dst",
",",
"AMDGPU",
"::",
"sub0",
")",
";",
"unsigned",
"DstHi",
"=",
"RI",
".",
"getSubReg",
"(",
"Dst",
",",
"AMDGPU",
"::",
"sub1",
")",
";",
"unsigned",
"Src0",
"=",
"MI",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getReg",
"(",
")",
";",
"unsigned",
"Src1",
"=",
"MI",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getReg",
"(",
")",
";",
"const",
"MachineOperand",
"&",
"SrcCond",
"=",
"MI",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
";",
"BuildMI",
"(",
"MBB",
",",
"MI",
",",
"DL",
",",
"get",
"(",
"AMDGPU",
"::",
"V_CNDMASK_B32_e64",
")",
",",
"DstLo",
")",
".",
"addReg",
"(",
"RI",
".",
"getSubReg",
"(",
"Src0",
",",
"AMDGPU",
"::",
"sub0",
")",
")",
".",
"addReg",
"(",
"RI",
".",
"getSubReg",
"(",
"Src1",
",",
"AMDGPU",
"::",
"sub0",
")",
")",
".",
"addOperand",
"(",
"SrcCond",
")",
";",
"BuildMI",
"(",
"MBB",
",",
"MI",
",",
"DL",
",",
"get",
"(",
"AMDGPU",
"::",
"V_CNDMASK_B32_e64",
")",
",",
"DstHi",
")",
".",
"addReg",
"(",
"RI",
".",
"getSubReg",
"(",
"Src0",
",",
"AMDGPU",
"::",
"sub1",
")",
")",
".",
"addReg",
"(",
"RI",
".",
"getSubReg",
"(",
"Src1",
",",
"AMDGPU",
"::",
"sub1",
")",
")",
".",
"addOperand",
"(",
"SrcCond",
")",
";",
"MI",
"->",
"eraseFromParent",
"(",
")",
";",
"break",
";",
"}",
"case",
"AMDGPU",
"::",
"SI_CONSTDATA_PTR",
":",
"{",
"const",
"SIRegisterInfo",
"*",
"TRI",
"=",
"static_cast",
"<",
"const",
"SIRegisterInfo",
"*",
">",
"(",
"ST",
".",
"getRegisterInfo",
"(",
")",
")",
";",
"MachineFunction",
"&",
"MF",
"=",
"*",
"MBB",
".",
"getParent",
"(",
")",
";",
"unsigned",
"Reg",
"=",
"MI",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getReg",
"(",
")",
";",
"unsigned",
"RegLo",
"=",
"TRI",
"->",
"getSubReg",
"(",
"Reg",
",",
"AMDGPU",
"::",
"sub0",
")",
";",
"unsigned",
"RegHi",
"=",
"TRI",
"->",
"getSubReg",
"(",
"Reg",
",",
"AMDGPU",
"::",
"sub1",
")",
";",
"MIBundleBuilder",
"Bundler",
"(",
"MBB",
",",
"MI",
")",
";",
"Bundler",
".",
"append",
"(",
"BuildMI",
"(",
"MF",
",",
"DL",
",",
"get",
"(",
"AMDGPU",
"::",
"S_GETPC_B64",
")",
",",
"Reg",
")",
")",
";",
"Bundler",
".",
"append",
"(",
"BuildMI",
"(",
"MF",
",",
"DL",
",",
"get",
"(",
"AMDGPU",
"::",
"S_ADD_U32",
")",
",",
"RegLo",
")",
".",
"addReg",
"(",
"RegLo",
")",
".",
"addOperand",
"(",
"MI",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
")",
")",
";",
"Bundler",
".",
"append",
"(",
"BuildMI",
"(",
"MF",
",",
"DL",
",",
"get",
"(",
"AMDGPU",
"::",
"S_ADDC_U32",
")",
",",
"RegHi",
")",
".",
"addReg",
"(",
"RegHi",
")",
".",
"addImm",
"(",
"<NUM_LIT>",
")",
")",
";",
"llvm",
"::",
"finalizeBundle",
"(",
"MBB",
",",
"Bundler",
".",
"begin",
"(",
")",
")",
";",
"MI",
"->",
"eraseFromParent",
"(",
")",
";"
] |
LLVM
|
AArch64
|
CPP
|
next_suggestion
|
CPU
| 11,824 |
[
"MBBI",
"=",
"promoteLoadFromStore",
"(",
"MBBI",
",",
"StoreI",
")",
";"
] |
[
"if",
"(",
"!",
"AArch64InstrInfo",
"::",
"getLdStOffsetOp",
"(",
"MI",
")",
".",
"isImm",
"(",
")",
")",
"return",
"false",
";",
"MachineBasicBlock",
"::",
"iterator",
"StoreI",
";",
"if",
"(",
"findMatchingStore",
"(",
"MBBI",
",",
"LdStLimit",
",",
"StoreI",
")",
")",
"{",
"++",
"NumLoadsFromStoresPromoted",
";"
] |
LLVM
|
ARM
|
TD
|
program_repair
|
CPU
| 11,825 |
[
"<FIXS>",
"def",
"VUSDOTD",
":",
"VDOT",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"DPR",
",",
"<STR_LIT>",
",",
"<STR_LIT>",
",",
"v2i32",
",",
"v8i8",
",",
"int_arm_neon_usdot",
">",
";",
"def",
"VUSDOTQ",
":",
"VDOT",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"QPR",
",",
"<STR_LIT>",
",",
"<STR_LIT>",
",",
"v4i32",
",",
"v16i8",
",",
"int_arm_neon_usdot",
">",
";",
"<FIXE>"
] |
[
"def",
"VSMMLA",
":",
"N3VMatMul",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<STR_LIT>",
",",
"<STR_LIT>",
",",
"int_arm_neon_smmla",
">",
";",
"def",
"VUMMLA",
":",
"N3VMatMul",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<STR_LIT>",
",",
"<STR_LIT>",
",",
"int_arm_neon_ummla",
">",
";",
"def",
"VUSMMLA",
":",
"N3VMatMul",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<STR_LIT>",
",",
"<STR_LIT>",
",",
"int_arm_neon_usmmla",
">",
";",
"<BUGS>",
"def",
"VUSDOTD",
":",
"VUSDOT",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"DPR",
",",
"<STR_LIT>",
",",
"<STR_LIT>",
",",
"v2i32",
",",
"v8i8",
",",
"int_arm_neon_usdot",
">",
";",
"def",
"VUSDOTQ",
":",
"VUSDOT",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"QPR",
",",
"<STR_LIT>",
",",
"<STR_LIT>",
",",
"v4i32",
",",
"v16i8",
",",
"int_arm_neon_usdot",
">",
";",
"<BUGE>",
"defm",
"VUSDOTDI",
":",
"N3VMixedDotLane",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<STR_LIT>",
",",
"<STR_LIT>",
",",
"DPR",
",",
"v2i32",
",",
"v8i8",
",",
"int_arm_neon_usdot",
",",
"(",
"v2i32",
"DPR_VFP2",
":",
"$",
"Vm",
")",
">",
";"
] |
GCC
|
mips
|
MD
|
next_suggestion
|
CPU
| 11,826 |
[
"<STR_LIT>",
")"
] |
[
"(",
"define_insn_reservation",
"<STR_LIT>",
"<NUM_LIT>",
"(",
"and",
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"and",
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
")"
] |
LLVM
|
AArch64
|
CPP
|
code_generation
|
CPU
| 11,827 |
[
"SDValue",
"AArch64TargetLowering",
"::",
"getRecipEstimate",
"(",
"SDValue",
"Operand",
",",
"SelectionDAG",
"&",
"DAG",
",",
"int",
"Enabled",
",",
"int",
"&",
"ExtraSteps",
")",
"const",
"{",
"if",
"(",
"Enabled",
"==",
"ReciprocalEstimate",
"::",
"Enabled",
")",
"if",
"(",
"SDValue",
"Estimate",
"=",
"getEstimate",
"(",
"Subtarget",
",",
"<STR_LIT>",
"::",
"<STR_LIT>",
",",
"Operand",
",",
"DAG",
",",
"ExtraSteps",
")",
")",
"{",
"SDLoc",
"DL",
"(",
"Operand",
")",
";",
"EVT",
"VT",
"=",
"Operand",
".",
"getValueType",
"(",
")",
";",
"SDNodeFlags",
"Flags",
";",
"Flags",
".",
"setUnsafeAlgebra",
"(",
"true",
")",
";",
"for",
"(",
"int",
"i",
"=",
"ExtraSteps",
";",
"i",
">",
"<NUM_LIT>",
";",
"--",
"i",
")",
"{",
"SDValue",
"Step",
"=",
"DAG",
".",
"getNode",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
",",
"DL",
",",
"VT",
",",
"Operand",
",",
"Estimate",
",",
"Flags",
")",
";",
"Estimate",
"=",
"DAG",
".",
"getNode",
"(",
"ISD",
"::",
"FMUL",
",",
"DL",
",",
"VT",
",",
"Estimate",
",",
"Step",
",",
"Flags",
")",
";",
"}",
"ExtraSteps",
"=",
"<NUM_LIT>",
";",
"return",
"Estimate",
";",
"}",
"return",
"SDValue",
"(",
")",
";",
"}"
] |
[
"Return",
"a",
"reciprocal",
"estimate",
"value",
"for",
"the",
"input",
"operand",
"."
] |
LLVM
|
SPIRV
|
CPP
|
next_suggestion
|
Virtual ISA
| 11,828 |
[
"MIB",
".",
"addUse",
"(",
"buildConstantIntReg",
"(",
"DL",
".",
"getTypeStoreSize",
"(",
"PType",
")",
",",
"MIRBuilder",
",",
"GR",
")",
")",
";"
] |
[
"const",
"DataLayout",
"&",
"DL",
"=",
"MIRBuilder",
".",
"getDataLayout",
"(",
")",
";",
"bool",
"IsSpirvOp",
"=",
"Call",
"->",
"isSpirvOp",
"(",
")",
";",
"bool",
"HasEvents",
"=",
"Call",
"->",
"Builtin",
"->",
"Name",
".",
"contains",
"(",
"<STR_LIT>",
"events",
"<STR_LIT>",
")",
"||",
"IsSpirvOp",
";",
"const",
"SPIRVType",
"*",
"Int32Ty",
"=",
"GR",
"->",
"getOrCreateSPIRVIntegerType",
"(",
"<NUM_LIT>",
",",
"MIRBuilder",
")",
";",
"SmallVector",
"<",
"Register",
",",
"<NUM_LIT>",
">",
"LocalSizes",
";",
"if",
"(",
"Call",
"->",
"Builtin",
"->",
"Name",
".",
"contains",
"(",
"<STR_LIT>",
"_varargs",
"<STR_LIT>",
")",
"||",
"IsSpirvOp",
")",
"{",
"const",
"unsigned",
"LocalSizeArrayIdx",
"=",
"HasEvents",
"?",
"<NUM_LIT>",
":",
"<NUM_LIT>",
";",
"Register",
"GepReg",
"=",
"Call",
"->",
"Arguments",
"[",
"LocalSizeArrayIdx",
"]",
";",
"MachineInstr",
"*",
"GepMI",
"=",
"MRI",
"->",
"getUniqueVRegDef",
"(",
"GepReg",
")",
";",
"assert",
"(",
"isSpvIntrinsic",
"(",
"*",
"GepMI",
",",
"Intrinsic",
"::",
"spv_gep",
")",
"&&",
"GepMI",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"isReg",
"(",
")",
")",
";",
"Register",
"ArrayReg",
"=",
"GepMI",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getReg",
"(",
")",
";",
"MachineInstr",
"*",
"ArrayMI",
"=",
"MRI",
"->",
"getUniqueVRegDef",
"(",
"ArrayReg",
")",
";",
"const",
"Type",
"*",
"LocalSizeTy",
"=",
"getMachineInstrType",
"(",
"ArrayMI",
")",
";",
"assert",
"(",
"LocalSizeTy",
"&&",
"<STR_LIT>",
"Local size type is expected",
"<STR_LIT>",
")",
";",
"const",
"uint64_t",
"LocalSizeNum",
"=",
"cast",
"<",
"ArrayType",
">",
"(",
"LocalSizeTy",
")",
"->",
"getNumElements",
"(",
")",
";",
"unsigned",
"SC",
"=",
"storageClassToAddressSpace",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
"::",
"Generic",
")",
";",
"const",
"LLT",
"LLType",
"=",
"LLT",
"::",
"pointer",
"(",
"SC",
",",
"GR",
"->",
"getPointerSize",
"(",
")",
")",
";",
"const",
"SPIRVType",
"*",
"PointerSizeTy",
"=",
"GR",
"->",
"getOrCreateSPIRVPointerType",
"(",
"Int32Ty",
",",
"MIRBuilder",
",",
"<STR_LIT>",
"::",
"<STR_LIT>",
"::",
"Function",
")",
";",
"for",
"(",
"unsigned",
"I",
"=",
"<NUM_LIT>",
";",
"I",
"<",
"LocalSizeNum",
";",
"++",
"I",
")",
"{",
"Register",
"Reg",
"=",
"MRI",
"->",
"createVirtualRegister",
"(",
"&",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
";",
"MRI",
"->",
"setType",
"(",
"Reg",
",",
"LLType",
")",
";",
"GR",
"->",
"assignSPIRVTypeToVReg",
"(",
"PointerSizeTy",
",",
"Reg",
",",
"MIRBuilder",
".",
"getMF",
"(",
")",
")",
";",
"auto",
"GEPInst",
"=",
"MIRBuilder",
".",
"buildIntrinsic",
"(",
"Intrinsic",
"::",
"spv_gep",
",",
"ArrayRef",
"<",
"Register",
">",
"{",
"Reg",
"}",
",",
"true",
",",
"false",
")",
";",
"GEPInst",
".",
"addImm",
"(",
"GepMI",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getImm",
"(",
")",
")",
".",
"addUse",
"(",
"ArrayMI",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getReg",
"(",
")",
")",
".",
"addUse",
"(",
"buildConstantIntReg",
"(",
"<NUM_LIT>",
",",
"MIRBuilder",
",",
"GR",
")",
")",
".",
"addUse",
"(",
"buildConstantIntReg",
"(",
"I",
",",
"MIRBuilder",
",",
"GR",
")",
")",
";",
"LocalSizes",
".",
"push_back",
"(",
"Reg",
")",
";",
"}",
"}",
"auto",
"MIB",
"=",
"MIRBuilder",
".",
"buildInstr",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
".",
"addDef",
"(",
"Call",
"->",
"ReturnRegister",
")",
".",
"addUse",
"(",
"GR",
"->",
"getSPIRVTypeID",
"(",
"Int32Ty",
")",
")",
";",
"const",
"unsigned",
"BlockFIdx",
"=",
"HasEvents",
"?",
"<NUM_LIT>",
":",
"<NUM_LIT>",
";",
"for",
"(",
"unsigned",
"i",
"=",
"<NUM_LIT>",
";",
"i",
"<",
"BlockFIdx",
";",
"i",
"++",
")",
"MIB",
".",
"addUse",
"(",
"Call",
"->",
"Arguments",
"[",
"i",
"]",
")",
";",
"if",
"(",
"!",
"HasEvents",
")",
"{",
"MIB",
".",
"addUse",
"(",
"buildConstantIntReg",
"(",
"<NUM_LIT>",
",",
"MIRBuilder",
",",
"GR",
")",
")",
";",
"Register",
"NullPtr",
"=",
"GR",
"->",
"getOrCreateConstNullPtr",
"(",
"MIRBuilder",
",",
"getOrCreateSPIRVDeviceEventPointer",
"(",
"MIRBuilder",
",",
"GR",
")",
")",
";",
"MIB",
".",
"addUse",
"(",
"NullPtr",
")",
";",
"MIB",
".",
"addUse",
"(",
"NullPtr",
")",
";",
"}",
"MachineInstr",
"*",
"BlockMI",
"=",
"getBlockStructInstr",
"(",
"Call",
"->",
"Arguments",
"[",
"BlockFIdx",
"]",
",",
"MRI",
")",
";",
"assert",
"(",
"BlockMI",
"->",
"getOpcode",
"(",
")",
"==",
"TargetOpcode",
"::",
"G_GLOBAL_VALUE",
")",
";",
"MIB",
".",
"addGlobalAddress",
"(",
"BlockMI",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getGlobal",
"(",
")",
")",
";",
"Register",
"BlockLiteralReg",
"=",
"Call",
"->",
"Arguments",
"[",
"BlockFIdx",
"+",
"<NUM_LIT>",
"]",
";",
"MIB",
".",
"addUse",
"(",
"BlockLiteralReg",
")",
";",
"Type",
"*",
"PType",
"=",
"const_cast",
"<",
"Type",
"*",
">",
"(",
"getBlockStructType",
"(",
"BlockLiteralReg",
",",
"MRI",
")",
")",
";"
] |
GCC
|
visium
|
MD
|
next_suggestion
|
Virtual ISA
| 11,829 |
[
"<STR_LIT>"
] |
[
"[",
"(",
"set",
"(",
"match_operand",
":",
"SI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"minus",
":",
"SI",
"(",
"minus",
":",
"SI",
"(",
"match_operand",
":",
"SI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"match_operand",
":",
"SI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
"(",
"ltu",
":",
"SI",
"(",
"reg",
"R_FLAGS",
")",
"(",
"const_int",
"<NUM_LIT>",
")",
")",
")",
")",
"(",
"clobber",
"(",
"reg",
":",
"CC",
"R_FLAGS",
")",
")",
"]",
"<STR_LIT>"
] |
LLVM
|
AArch64
|
TD
|
stmt_completion
|
CPU
| 11,830 |
[
"<NUM_LIT>",
">",
";"
] |
[
"def",
":",
"ReadAdvance",
"<",
"ReadExtrHi",
","
] |
GCC
|
sh
|
MD
|
stmt_completion
|
CPU
| 11,831 |
[
")",
")"
] |
[
"(",
"and",
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>"
] |
LLVM
|
X86
|
CPP
|
next_suggestion
|
CPU
| 11,832 |
[
"return",
"DAG",
".",
"getNode",
"(",
"ISD",
"::",
"AND",
",",
"dl",
",",
"VT",
",",
"DAG",
".",
"getNode",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
",",
"dl",
",",
"VT",
",",
"N00",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
",",
"N00",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
")",
",",
"DAG",
".",
"getConstant",
"(",
"<NUM_LIT>",
",",
"dl",
",",
"VT",
")",
")",
";"
] |
[
"if",
"(",
"N00",
".",
"getOpcode",
"(",
")",
"==",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
"{",
"if",
"(",
"!",
"isOneConstant",
"(",
"N0",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
")",
")",
"return",
"SDValue",
"(",
")",
";",
"return",
"DAG",
".",
"getNode",
"(",
"ISD",
"::",
"AND",
",",
"dl",
",",
"VT",
",",
"DAG",
".",
"getNode",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
",",
"dl",
",",
"VT",
",",
"N00",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
",",
"N00",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
")",
",",
"DAG",
".",
"getConstant",
"(",
"<NUM_LIT>",
",",
"dl",
",",
"VT",
")",
")",
";",
"}",
"}",
"if",
"(",
"N0",
".",
"getOpcode",
"(",
")",
"==",
"ISD",
"::",
"TRUNCATE",
"&&",
"N0",
".",
"hasOneUse",
"(",
")",
"&&",
"N0",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"hasOneUse",
"(",
")",
")",
"{",
"SDValue",
"N00",
"=",
"N0",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
";",
"if",
"(",
"N00",
".",
"getOpcode",
"(",
")",
"==",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
"{"
] |
GCC
|
rs6000
|
CPP
|
code_generation
|
CPU
| 11,833 |
[
"bool",
"rs6000_pass_by_reference",
"(",
"cumulative_args_t",
",",
"const",
"function_arg_info",
"&",
"arg",
")",
"{",
"if",
"(",
"!",
"arg",
".",
"type",
")",
"return",
"<NUM_LIT>",
";",
"if",
"(",
"DEFAULT_ABI",
"==",
"ABI_V4",
"&&",
"TARGET_IEEEQUAD",
"&&",
"FLOAT128_IEEE_P",
"(",
"TYPE_MODE",
"(",
"arg",
".",
"type",
")",
")",
")",
"{",
"if",
"(",
"TARGET_DEBUG_ARG",
")",
"fprintf",
"(",
"stderr",
",",
"<STR_LIT>",
"function_arg_pass_by_reference: V4 IEEE 128-bit\\n",
"<STR_LIT>",
")",
";",
"return",
"<NUM_LIT>",
";",
"}",
"if",
"(",
"DEFAULT_ABI",
"==",
"ABI_V4",
"&&",
"AGGREGATE_TYPE_P",
"(",
"arg",
".",
"type",
")",
")",
"{",
"if",
"(",
"TARGET_DEBUG_ARG",
")",
"fprintf",
"(",
"stderr",
",",
"<STR_LIT>",
"function_arg_pass_by_reference: V4 aggregate\\n",
"<STR_LIT>",
")",
";",
"return",
"<NUM_LIT>",
";",
"}",
"if",
"(",
"int_size_in_bytes",
"(",
"arg",
".",
"type",
")",
"<",
"<NUM_LIT>",
")",
"{",
"if",
"(",
"TARGET_DEBUG_ARG",
")",
"fprintf",
"(",
"stderr",
",",
"<STR_LIT>",
"function_arg_pass_by_reference: variable size\\n",
"<STR_LIT>",
")",
";",
"return",
"<NUM_LIT>",
";",
"}",
"if",
"(",
"TARGET_32BIT",
"&&",
"!",
"TARGET_ALTIVEC_ABI",
"&&",
"ALTIVEC_VECTOR_MODE",
"(",
"arg",
".",
"mode",
")",
")",
"{",
"if",
"(",
"TARGET_DEBUG_ARG",
")",
"fprintf",
"(",
"stderr",
",",
"<STR_LIT>",
"function_arg_pass_by_reference: AltiVec\\n",
"<STR_LIT>",
")",
";",
"return",
"<NUM_LIT>",
";",
"}",
"if",
"(",
"VECTOR_TYPE_P",
"(",
"arg",
".",
"type",
")",
"&&",
"int_size_in_bytes",
"(",
"arg",
".",
"type",
")",
">",
"(",
"TARGET_ALTIVEC_ABI",
"?",
"<NUM_LIT>",
":",
"<NUM_LIT>",
")",
")",
"{",
"static",
"bool",
"warned_for_pass_big_vectors",
"=",
"false",
";",
"if",
"(",
"TARGET_DEBUG_ARG",
")",
"fprintf",
"(",
"stderr",
",",
"<STR_LIT>",
"function_arg_pass_by_reference: synthetic vector\\n",
"<STR_LIT>",
")",
";",
"if",
"(",
"!",
"warned_for_pass_big_vectors",
")",
"{",
"warning",
"(",
"OPT_Wpsabi",
",",
"<STR_LIT>",
"GCC vector passed by reference: ",
"<STR_LIT>",
"<STR_LIT>",
"non-standard ABI extension with no compatibility ",
"<STR_LIT>",
"<STR_LIT>",
"guarantee",
"<STR_LIT>",
")",
";",
"warned_for_pass_big_vectors",
"=",
"true",
";",
"}",
"return",
"<NUM_LIT>",
";",
"}",
"return",
"<NUM_LIT>",
";",
"}"
] |
[
"A",
"C",
"expression",
"that",
"indicates",
"when",
"an",
"argument",
"must",
"be",
"passed",
"by",
"reference",
".",
"If",
"nonzero",
"for",
"an",
"argument",
",",
"a",
"copy",
"of",
"that",
"argument",
"is",
"made",
"in",
"memory",
"and",
"a",
"pointer",
"to",
"the",
"argument",
"is",
"passed",
"instead",
"of",
"the",
"argument",
"itself",
".",
"The",
"pointer",
"is",
"passed",
"in",
"whatever",
"way",
"is",
"appropriate",
"for",
"passing",
"a",
"pointer",
"to",
"that",
"type",
".",
"Under",
"V.4",
",",
"aggregates",
"and",
"long",
"double",
"are",
"passed",
"by",
"reference",
".",
"As",
"an",
"extension",
"to",
"all",
"32-bit",
"ABIs",
",",
"AltiVec",
"vectors",
"are",
"passed",
"by",
"reference",
"unless",
"the",
"AltiVec",
"vector",
"extension",
"ABI",
"is",
"in",
"force",
".",
"As",
"an",
"extension",
"to",
"all",
"ABIs",
",",
"variable",
"sized",
"types",
"are",
"passed",
"by",
"reference",
"."
] |
GCC
|
i386
|
CPP
|
program_repair
|
CPU
| 11,834 |
[
"<FIXS>",
"dst",
"=",
"expand_set_or_cpymem_prologue",
"(",
"dst",
",",
"src",
",",
"destreg",
",",
"srcreg",
",",
"<FIXE>"
] |
[
"dst",
"=",
"change_address",
"(",
"dst",
",",
"BLKmode",
",",
"destreg",
")",
";",
"if",
"(",
"!",
"issetmem",
")",
"src",
"=",
"change_address",
"(",
"src",
",",
"BLKmode",
",",
"srcreg",
")",
";",
"<BUGS>",
"dst",
"=",
"expand_set_or_movmem_prologue",
"(",
"dst",
",",
"src",
",",
"destreg",
",",
"srcreg",
",",
"<BUGE>",
"promoted_val",
",",
"vec_promoted_val",
",",
"count_exp",
",",
"align",
",",
"desired_align",
",",
"issetmem",
")",
";"
] |
LLVM
|
R600
|
CPP
|
stmt_completion
|
GPU
| 11,835 |
[
"Res",
".",
"getValue",
"(",
"<NUM_LIT>",
")",
",",
"zero",
")",
";"
] |
[
"EVT",
"HalfVT",
"=",
"VT",
".",
"getHalfSizedIntegerVT",
"(",
"*",
"DAG",
".",
"getContext",
"(",
")",
")",
";",
"SDValue",
"one",
"=",
"DAG",
".",
"getConstant",
"(",
"<NUM_LIT>",
",",
"DL",
",",
"HalfVT",
")",
";",
"SDValue",
"zero",
"=",
"DAG",
".",
"getConstant",
"(",
"<NUM_LIT>",
",",
"DL",
",",
"HalfVT",
")",
";",
"SDValue",
"LHS",
"=",
"Op",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
";",
"SDValue",
"LHS_Lo",
"=",
"DAG",
".",
"getNode",
"(",
"ISD",
"::",
"EXTRACT_ELEMENT",
",",
"DL",
",",
"HalfVT",
",",
"LHS",
",",
"zero",
")",
";",
"SDValue",
"LHS_Hi",
"=",
"DAG",
".",
"getNode",
"(",
"ISD",
"::",
"EXTRACT_ELEMENT",
",",
"DL",
",",
"HalfVT",
",",
"LHS",
",",
"one",
")",
";",
"SDValue",
"RHS",
"=",
"Op",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
";",
"SDValue",
"RHS_Lo",
"=",
"DAG",
".",
"getNode",
"(",
"ISD",
"::",
"EXTRACT_ELEMENT",
",",
"DL",
",",
"HalfVT",
",",
"RHS",
",",
"zero",
")",
";",
"SDValue",
"RHS_Hi",
"=",
"DAG",
".",
"getNode",
"(",
"ISD",
"::",
"EXTRACT_ELEMENT",
",",
"DL",
",",
"HalfVT",
",",
"RHS",
",",
"one",
")",
";",
"if",
"(",
"VT",
"==",
"MVT",
"::",
"i64",
"&&",
"DAG",
".",
"MaskedValueIsZero",
"(",
"RHS",
",",
"APInt",
"::",
"getHighBitsSet",
"(",
"<NUM_LIT>",
",",
"<NUM_LIT>",
")",
")",
"&&",
"DAG",
".",
"MaskedValueIsZero",
"(",
"LHS",
",",
"APInt",
"::",
"getHighBitsSet",
"(",
"<NUM_LIT>",
",",
"<NUM_LIT>",
")",
")",
")",
"{",
"SDValue",
"Res",
"=",
"DAG",
".",
"getNode",
"(",
"ISD",
"::",
"UDIVREM",
",",
"DL",
",",
"DAG",
".",
"getVTList",
"(",
"HalfVT",
",",
"HalfVT",
")",
",",
"LHS_Lo",
",",
"RHS_Lo",
")",
";",
"SDValue",
"DIV",
"=",
"DAG",
".",
"getNode",
"(",
"ISD",
"::",
"BUILD_PAIR",
",",
"DL",
",",
"VT",
",",
"Res",
".",
"getValue",
"(",
"<NUM_LIT>",
")",
",",
"zero",
")",
";",
"SDValue",
"REM",
"=",
"DAG",
".",
"getNode",
"(",
"ISD",
"::",
"BUILD_PAIR",
",",
"DL",
",",
"VT",
","
] |
GCC
|
tilegx
|
MD
|
next_suggestion
|
VLIW
| 11,836 |
[
"<STR_LIT>"
] |
[
"(",
"define_expand",
"<STR_LIT>",
"[",
"(",
"set",
"(",
"match_operand",
":",
"VEC248MODE",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"match_operand",
":",
"VEC248MODE",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
"]"
] |
GCC
|
visium
|
CPP
|
code_generation
|
Virtual ISA
| 11,837 |
[
"void",
"visium_expand_copysign",
"(",
"rtx",
"*",
"operands",
",",
"machine_mode",
"mode",
")",
"{",
"rtx",
"op0",
"=",
"operands",
"[",
"<NUM_LIT>",
"]",
";",
"rtx",
"op1",
"=",
"operands",
"[",
"<NUM_LIT>",
"]",
";",
"rtx",
"op2",
"=",
"operands",
"[",
"<NUM_LIT>",
"]",
";",
"rtx",
"mask",
"=",
"force_reg",
"(",
"SImode",
",",
"GEN_INT",
"(",
"<NUM_LIT>",
")",
")",
";",
"rtx",
"x",
";",
"gcc_assert",
"(",
"mode",
"==",
"SFmode",
")",
";",
"if",
"(",
"GET_CODE",
"(",
"op1",
")",
"==",
"CONST_DOUBLE",
")",
"{",
"if",
"(",
"real_isneg",
"(",
"CONST_DOUBLE_REAL_VALUE",
"(",
"op1",
")",
")",
")",
"op1",
"=",
"simplify_unary_operation",
"(",
"ABS",
",",
"mode",
",",
"op1",
",",
"mode",
")",
";",
"if",
"(",
"op1",
"!=",
"CONST0_RTX",
"(",
"mode",
")",
")",
"{",
"long",
"l",
";",
"REAL_VALUE_TO_TARGET_SINGLE",
"(",
"*",
"CONST_DOUBLE_REAL_VALUE",
"(",
"op1",
")",
",",
"l",
")",
";",
"op1",
"=",
"force_reg",
"(",
"SImode",
",",
"gen_int_mode",
"(",
"l",
",",
"SImode",
")",
")",
";",
"}",
"}",
"else",
"{",
"op1",
"=",
"copy_to_mode_reg",
"(",
"SImode",
",",
"gen_lowpart",
"(",
"SImode",
",",
"op1",
")",
")",
";",
"op1",
"=",
"force_reg",
"(",
"SImode",
",",
"gen_rtx_AND",
"(",
"SImode",
",",
"op1",
",",
"mask",
")",
")",
";",
"}",
"mask",
"=",
"force_reg",
"(",
"SImode",
",",
"gen_rtx_NOT",
"(",
"SImode",
",",
"mask",
")",
")",
";",
"op2",
"=",
"copy_to_mode_reg",
"(",
"SImode",
",",
"gen_lowpart",
"(",
"SImode",
",",
"op2",
")",
")",
";",
"op2",
"=",
"force_reg",
"(",
"SImode",
",",
"gen_rtx_AND",
"(",
"SImode",
",",
"op2",
",",
"mask",
")",
")",
";",
"if",
"(",
"op1",
"==",
"CONST0_RTX",
"(",
"SFmode",
")",
")",
"x",
"=",
"op2",
";",
"else",
"x",
"=",
"force_reg",
"(",
"SImode",
",",
"gen_rtx_IOR",
"(",
"SImode",
",",
"op1",
",",
"op2",
")",
")",
";",
"emit_insn",
"(",
"gen_rtx_SET",
"(",
"op0",
",",
"gen_lowpart",
"(",
"SFmode",
",",
"x",
")",
")",
")",
";",
"}"
] |
[
"Expand",
"a",
"copysign",
"of",
"OPERANDS",
"in",
"MODE",
"."
] |
GCC
|
alpha
|
MD
|
next_suggestion
|
MPU
| 11,838 |
[
"(",
"use",
"(",
"match_operand",
"<NUM_LIT>",
")",
")",
"]"
] |
[
"[",
"(",
"use",
"(",
"match_operand",
"<NUM_LIT>",
")",
")",
"(",
"use",
"(",
"match_operand",
":",
"DI",
"<NUM_LIT>",
")",
")",
"(",
"use",
"(",
"match_operand",
"<NUM_LIT>",
")",
")",
"(",
"use",
"(",
"match_operand",
"<NUM_LIT>",
")",
")"
] |
LLVM
|
Hexagon
|
TD
|
next_suggestion
|
DSP
| 11,839 |
[
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";"
] |
[
"def",
"F2_sfsub",
":",
"HInst",
"<",
"(",
"outs",
"IntRegs",
":",
"$",
"Rd32",
")",
",",
"(",
"ins",
"IntRegs",
":",
"$",
"Rs32",
",",
"IntRegs",
":",
"$",
"Rt32",
")",
",",
"<STR_LIT>",
",",
"tc_3b470976",
",",
"TypeM",
">",
",",
"Enc_5ab2be",
"{",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";"
] |
GCC
|
i386
|
MD
|
next_suggestion
|
CPU
| 11,840 |
[
"(",
"if_then_else"
] |
[
"[",
"(",
"set",
"(",
"match_operand",
":",
"SWI12",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"any_shiftrt",
":",
"SWI12",
"(",
"match_operand",
":",
"SWI12",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"match_operand",
":",
"QI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
")",
"(",
"clobber",
"(",
"reg",
":",
"CC",
"FLAGS_REG",
")",
")",
"]",
"<STR_LIT>",
"{",
"if",
"(",
"operands",
"[",
"<NUM_LIT>",
"]",
"=",
"=",
"const1_rtx",
"&",
"&",
"(",
"TARGET_SHIFT1",
"|",
"|",
"optimize_function_for_size_p",
"(",
"cfun",
")",
")",
")",
"return",
"<STR_LIT>",
"else",
"return",
"<STR_LIT>",
"}",
"[",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"set",
"(",
"attr",
"<STR_LIT>",
")"
] |
GCC
|
msp430
|
MD
|
stmt_completion
|
MPU
| 11,841 |
[
"<STR_LIT>",
"<STR_LIT>",
")"
] |
[
"(",
"define_insn",
"<STR_LIT>",
"[",
"(",
"unspec_volatile",
"[",
"(",
"match_operand",
"<NUM_LIT>"
] |
LLVM
|
R600
|
CPP
|
next_suggestion
|
GPU
| 11,842 |
[
"}"
] |
[
"Omod",
"=",
"CurDAG",
"->",
"getTargetConstant",
"(",
"<NUM_LIT>",
",",
"SDLoc",
"(",
"In",
")",
",",
"MVT",
"::",
"i32",
")",
";",
"return",
"SelectVOP3Mods",
"(",
"In",
",",
"Src",
",",
"SrcMods",
")",
";"
] |
LLVM
|
Patmos
|
CPP
|
stmt_completion
|
VLIW
| 11,843 |
[
"+",
"findSourceFunc",
"(",
"F",
")",
"->",
"getName",
"(",
")",
"+",
"<STR_LIT>",
"'!",
"<STR_LIT>",
")",
";"
] |
[
"if",
"(",
"!",
"ClonedFunctions",
".",
"count",
"(",
"Callee",
")",
")",
"{",
"SPCallee",
"=",
"cloneAndMark",
"(",
"Callee",
",",
"fromUsed",
")",
";",
"explore",
"(",
"SPCallee",
",",
"fromUsed",
")",
";",
"}",
"else",
"{",
"SPCallee",
"=",
"ClonedFunctions",
".",
"at",
"(",
"Callee",
")",
";",
"if",
"(",
"!",
"ExploreFinished",
".",
"count",
"(",
"SPCallee",
")",
")",
"{",
"report_fatal_error",
"(",
"<STR_LIT>",
"Single-path code generation failed due to ",
"<STR_LIT>",
"<STR_LIT>",
"recursive call to '",
"<STR_LIT>",
"+",
"findSourceFunc",
"(",
"SPCallee",
")",
"->",
"getName",
"(",
")",
"+",
"<STR_LIT>",
"' in '",
"<STR_LIT>"
] |
LLVM
|
WebAssembly
|
CPP
|
stmt_completion
|
Virtual ISA
| 11,844 |
[
"Instr",
"->",
"explicit_uses",
"(",
")",
")",
";"
] |
[
"Worklist",
".",
"back",
"(",
")",
"=",
"reverse",
"("
] |
LLVM
|
Mips
|
CPP
|
stmt_completion
|
CPU
| 11,845 |
[
")",
"const",
"{"
] |
[
"bool",
"isNaN2008",
"("
] |
LLVM
|
X86
|
CPP
|
program_repair
|
CPU
| 11,846 |
[
"<FIXS>",
"DAG",
".",
"getTargetConstant",
"(",
"<NUM_LIT>",
",",
"dl",
",",
"MaskVT",
")",
",",
"<FIXE>",
"<FIXS>",
"DAG",
".",
"getIntPtrConstant",
"(",
"<NUM_LIT>",
",",
"dl",
")",
")",
";",
"<FIXE>",
"<FIXS>",
"unsigned",
"X86CC",
"=",
"TranslateX86CC",
"(",
"CC",
",",
"dl",
",",
"true",
",",
"LHS",
",",
"RHS",
",",
"DAG",
")",
";",
"<FIXE>",
"<FIXS>",
"DAG",
".",
"getConstant",
"(",
"X86CC",
",",
"dl",
",",
"MVT",
"::",
"i8",
")",
",",
"Cond",
")",
";",
"<FIXE>"
] |
[
"Op",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
")",
";",
"}",
"SDValue",
"CmpMask",
"=",
"getVectorMaskingNode",
"(",
"Cmp",
",",
"Mask",
",",
"<BUGS>",
"DAG",
".",
"getTargetConstant",
"(",
"<NUM_LIT>",
",",
"MaskVT",
")",
",",
"<BUGE>",
"Subtarget",
",",
"DAG",
")",
";",
"SDValue",
"Res",
"=",
"DAG",
".",
"getNode",
"(",
"ISD",
"::",
"INSERT_SUBVECTOR",
",",
"dl",
",",
"BitcastVT",
",",
"DAG",
".",
"getUNDEF",
"(",
"BitcastVT",
")",
",",
"CmpMask",
",",
"<BUGS>",
"DAG",
".",
"getIntPtrConstant",
"(",
"<NUM_LIT>",
")",
")",
";",
"<BUGE>",
"return",
"DAG",
".",
"getNode",
"(",
"ISD",
"::",
"BITCAST",
",",
"dl",
",",
"Op",
".",
"getValueType",
"(",
")",
",",
"Res",
")",
";",
"}",
"case",
"COMI",
":",
"{",
"ISD",
"::",
"CondCode",
"CC",
"=",
"(",
"ISD",
"::",
"CondCode",
")",
"IntrData",
"->",
"Opc1",
";",
"SDValue",
"LHS",
"=",
"Op",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
";",
"SDValue",
"RHS",
"=",
"Op",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
";",
"<BUGS>",
"unsigned",
"X86CC",
"=",
"TranslateX86CC",
"(",
"CC",
",",
"true",
",",
"LHS",
",",
"RHS",
",",
"DAG",
")",
";",
"<BUGE>",
"assert",
"(",
"X86CC",
"!=",
"X86",
"::",
"COND_INVALID",
"&&",
"<STR_LIT>",
"Unexpected illegal condition!",
"<STR_LIT>",
")",
";",
"SDValue",
"Cond",
"=",
"DAG",
".",
"getNode",
"(",
"IntrData",
"->",
"Opc0",
",",
"dl",
",",
"MVT",
"::",
"i32",
",",
"LHS",
",",
"RHS",
")",
";",
"SDValue",
"SetCC",
"=",
"DAG",
".",
"getNode",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
",",
"dl",
",",
"MVT",
"::",
"i8",
",",
"<BUGS>",
"DAG",
".",
"getConstant",
"(",
"X86CC",
",",
"MVT",
"::",
"i8",
")",
",",
"Cond",
")",
";",
"<BUGE>",
"return",
"DAG",
".",
"getNode",
"(",
"ISD",
"::",
"ZERO_EXTEND",
",",
"dl",
",",
"MVT",
"::",
"i32",
",",
"SetCC",
")",
";",
"}",
"case",
"VSHIFT",
":"
] |
GCC
|
rs6000
|
CPP
|
code_generation
|
CPU
| 11,847 |
[
"static",
"rtx",
"rs6000_debug_legitimize_address",
"(",
"rtx",
"x",
",",
"rtx",
"oldx",
",",
"machine_mode",
"mode",
")",
"{",
"rtx",
"ret",
";",
"rtx_insn",
"*",
"insns",
";",
"start_sequence",
"(",
")",
";",
"ret",
"=",
"rs6000_legitimize_address",
"(",
"x",
",",
"oldx",
",",
"mode",
")",
";",
"insns",
"=",
"get_insns",
"(",
")",
";",
"end_sequence",
"(",
")",
";",
"if",
"(",
"ret",
"!=",
"x",
")",
"{",
"fprintf",
"(",
"stderr",
",",
"<STR_LIT>",
"\\nrs6000_legitimize_address: mode %s, old code %s, ",
"<STR_LIT>",
"<STR_LIT>",
"new code %s, modified\\n",
"<STR_LIT>",
",",
"GET_MODE_NAME",
"(",
"mode",
")",
",",
"GET_RTX_NAME",
"(",
"GET_CODE",
"(",
"x",
")",
")",
",",
"GET_RTX_NAME",
"(",
"GET_CODE",
"(",
"ret",
")",
")",
")",
";",
"fprintf",
"(",
"stderr",
",",
"<STR_LIT>",
"Original address:\\n",
"<STR_LIT>",
")",
";",
"debug_rtx",
"(",
"x",
")",
";",
"fprintf",
"(",
"stderr",
",",
"<STR_LIT>",
"oldx:\\n",
"<STR_LIT>",
")",
";",
"debug_rtx",
"(",
"oldx",
")",
";",
"fprintf",
"(",
"stderr",
",",
"<STR_LIT>",
"New address:\\n",
"<STR_LIT>",
")",
";",
"debug_rtx",
"(",
"ret",
")",
";",
"if",
"(",
"insns",
")",
"{",
"fprintf",
"(",
"stderr",
",",
"<STR_LIT>",
"Insns added:\\n",
"<STR_LIT>",
")",
";",
"debug_rtx_list",
"(",
"insns",
",",
"<NUM_LIT>",
")",
";",
"}",
"}",
"else",
"{",
"fprintf",
"(",
"stderr",
",",
"<STR_LIT>",
"\\nrs6000_legitimize_address: mode %s, code %s, no change:\\n",
"<STR_LIT>",
",",
"GET_MODE_NAME",
"(",
"mode",
")",
",",
"GET_RTX_NAME",
"(",
"GET_CODE",
"(",
"x",
")",
")",
")",
";",
"debug_rtx",
"(",
"x",
")",
";",
"}",
"if",
"(",
"insns",
")",
"emit_insn",
"(",
"insns",
")",
";",
"return",
"ret",
";",
"}"
] |
[
"Debug",
"version",
"of",
"rs6000_legitimize_address",
"."
] |
LLVM
|
X86
|
CPP
|
program_repair
|
CPU
| 11,848 |
[
"<FIXS>",
"case",
"X86",
"::",
"VPERMI2",
"#",
"#",
"Suffix",
"#",
"#",
"Z128rr",
":",
"\\",
"case",
"X86",
"::",
"VPERMT2",
"#",
"#",
"Suffix",
"#",
"#",
"Z128rr",
":",
"\\",
"case",
"X86",
"::",
"VPERMI2",
"#",
"#",
"Suffix",
"#",
"#",
"Z256rr",
":",
"\\",
"case",
"X86",
"::",
"VPERMT2",
"#",
"#",
"Suffix",
"#",
"#",
"Z256rr",
":",
"\\",
"case",
"X86",
"::",
"VPERMI2",
"#",
"#",
"Suffix",
"#",
"#",
"Zrr",
":",
"\\",
"case",
"X86",
"::",
"VPERMT2",
"#",
"#",
"Suffix",
"#",
"#",
"Zrr",
":",
"\\",
"case",
"X86",
"::",
"VPERMI2",
"#",
"#",
"Suffix",
"#",
"#",
"Z128rm",
":",
"\\",
"case",
"X86",
"::",
"VPERMT2",
"#",
"#",
"Suffix",
"#",
"#",
"Z128rm",
":",
"\\",
"case",
"X86",
"::",
"VPERMI2",
"#",
"#",
"Suffix",
"#",
"#",
"Z256rm",
":",
"\\",
"case",
"X86",
"::",
"VPERMT2",
"#",
"#",
"Suffix",
"#",
"#",
"Z256rm",
":",
"\\",
"case",
"X86",
"::",
"VPERMI2",
"#",
"#",
"Suffix",
"#",
"#",
"Zrm",
":",
"\\",
"case",
"X86",
"::",
"VPERMT2",
"#",
"#",
"Suffix",
"#",
"#",
"Zrm",
":",
"\\",
"case",
"X86",
"::",
"VPERMI2",
"#",
"#",
"Suffix",
"#",
"#",
"Z128rrkz",
":",
"\\",
"case",
"X86",
"::",
"VPERMT2",
"#",
"#",
"Suffix",
"#",
"#",
"Z128rrkz",
":",
"\\",
"case",
"X86",
"::",
"VPERMI2",
"#",
"#",
"Suffix",
"#",
"#",
"Z256rrkz",
":",
"\\",
"case",
"X86",
"::",
"VPERMT2",
"#",
"#",
"Suffix",
"#",
"#",
"Z256rrkz",
":",
"\\",
"case",
"X86",
"::",
"VPERMI2",
"#",
"#",
"Suffix",
"#",
"#",
"Zrrkz",
":",
"\\",
"case",
"X86",
"::",
"VPERMT2",
"#",
"#",
"Suffix",
"#",
"#",
"Zrrkz",
":",
"\\",
"case",
"X86",
"::",
"VPERMI2",
"#",
"#",
"Suffix",
"#",
"#",
"Z128rmkz",
":",
"\\",
"case",
"X86",
"::",
"VPERMT2",
"#",
"#",
"Suffix",
"#",
"#",
"Z128rmkz",
":",
"\\",
"case",
"X86",
"::",
"VPERMI2",
"#",
"#",
"Suffix",
"#",
"#",
"Z256rmkz",
":",
"\\",
"case",
"X86",
"::",
"VPERMT2",
"#",
"#",
"Suffix",
"#",
"#",
"Z256rmkz",
":",
"\\",
"case",
"X86",
"::",
"VPERMI2",
"#",
"#",
"Suffix",
"#",
"#",
"Zrmkz",
":",
"\\",
"case",
"X86",
"::",
"VPERMT2",
"#",
"#",
"Suffix",
"#",
"#",
"Zrmkz",
":",
"<FIXE>",
"<FIXS>",
"case",
"X86",
"::",
"VPERMI2",
"#",
"#",
"Suffix",
"#",
"#",
"Z128rmb",
":",
"\\",
"case",
"X86",
"::",
"VPERMT2",
"#",
"#",
"Suffix",
"#",
"#",
"Z128rmb",
":",
"\\",
"case",
"X86",
"::",
"VPERMI2",
"#",
"#",
"Suffix",
"#",
"#",
"Z256rmb",
":",
"\\",
"case",
"X86",
"::",
"VPERMT2",
"#",
"#",
"Suffix",
"#",
"#",
"Z256rmb",
":",
"\\",
"case",
"X86",
"::",
"VPERMI2",
"#",
"#",
"Suffix",
"#",
"#",
"Zrmb",
":",
"\\",
"case",
"X86",
"::",
"VPERMT2",
"#",
"#",
"Suffix",
"#",
"#",
"Zrmb",
":",
"\\",
"case",
"X86",
"::",
"VPERMI2",
"#",
"#",
"Suffix",
"#",
"#",
"Z128rmbkz",
":",
"\\",
"case",
"X86",
"::",
"VPERMT2",
"#",
"#",
"Suffix",
"#",
"#",
"Z128rmbkz",
":",
"\\",
"case",
"X86",
"::",
"VPERMI2",
"#",
"#",
"Suffix",
"#",
"#",
"Z256rmbkz",
":",
"\\",
"case",
"X86",
"::",
"VPERMT2",
"#",
"#",
"Suffix",
"#",
"#",
"Z256rmbkz",
":",
"\\",
"case",
"X86",
"::",
"VPERMI2",
"#",
"#",
"Suffix",
"#",
"#",
"Zrmbkz",
":",
"\\",
"case",
"X86",
"::",
"VPERMT2",
"#",
"#",
"Suffix",
"#",
"#",
"Zrmbkz",
":",
"<FIXE>"
] |
[
"static",
"bool",
"isCommutableVPERMV3Instruction",
"(",
"unsigned",
"Opcode",
")",
"{",
"#",
"define",
"VPERM_CASES",
"(",
"Suffix",
")",
"\\",
"<BUGS>",
"case",
"X86",
"::",
"VPERMI2",
"#",
"#",
"Suffix",
"#",
"#",
"<NUM_LIT>",
"rr",
":",
"\\",
"case",
"X86",
"::",
"VPERMT2",
"#",
"#",
"Suffix",
"#",
"#",
"<NUM_LIT>",
"rr",
":",
"\\",
"case",
"X86",
"::",
"VPERMI2",
"#",
"#",
"Suffix",
"#",
"#",
"<NUM_LIT>",
"rr",
":",
"\\",
"case",
"X86",
"::",
"VPERMT2",
"#",
"#",
"Suffix",
"#",
"#",
"<NUM_LIT>",
"rr",
":",
"\\",
"case",
"X86",
"::",
"VPERMI2",
"#",
"#",
"Suffix",
"#",
"#",
"rr",
":",
"\\",
"case",
"X86",
"::",
"VPERMT2",
"#",
"#",
"Suffix",
"#",
"#",
"rr",
":",
"\\",
"case",
"X86",
"::",
"VPERMI2",
"#",
"#",
"Suffix",
"#",
"#",
"<NUM_LIT>",
"rm",
":",
"\\",
"case",
"X86",
"::",
"VPERMT2",
"#",
"#",
"Suffix",
"#",
"#",
"<NUM_LIT>",
"rm",
":",
"\\",
"case",
"X86",
"::",
"VPERMI2",
"#",
"#",
"Suffix",
"#",
"#",
"<NUM_LIT>",
"rm",
":",
"\\",
"case",
"X86",
"::",
"VPERMT2",
"#",
"#",
"Suffix",
"#",
"#",
"<NUM_LIT>",
"rm",
":",
"\\",
"case",
"X86",
"::",
"VPERMI2",
"#",
"#",
"Suffix",
"#",
"#",
"rm",
":",
"\\",
"case",
"X86",
"::",
"VPERMT2",
"#",
"#",
"Suffix",
"#",
"#",
"rm",
":",
"\\",
"case",
"X86",
"::",
"VPERMI2",
"#",
"#",
"Suffix",
"#",
"#",
"<NUM_LIT>",
"rrkz",
":",
"\\",
"case",
"X86",
"::",
"VPERMT2",
"#",
"#",
"Suffix",
"#",
"#",
"<NUM_LIT>",
"rrkz",
":",
"\\",
"case",
"X86",
"::",
"VPERMI2",
"#",
"#",
"Suffix",
"#",
"#",
"<NUM_LIT>",
"rrkz",
":",
"\\",
"case",
"X86",
"::",
"VPERMT2",
"#",
"#",
"Suffix",
"#",
"#",
"<NUM_LIT>",
"rrkz",
":",
"\\",
"case",
"X86",
"::",
"VPERMI2",
"#",
"#",
"Suffix",
"#",
"#",
"rrkz",
":",
"\\",
"case",
"X86",
"::",
"VPERMT2",
"#",
"#",
"Suffix",
"#",
"#",
"rrkz",
":",
"\\",
"case",
"X86",
"::",
"VPERMI2",
"#",
"#",
"Suffix",
"#",
"#",
"<NUM_LIT>",
"rmkz",
":",
"\\",
"case",
"X86",
"::",
"VPERMT2",
"#",
"#",
"Suffix",
"#",
"#",
"<NUM_LIT>",
"rmkz",
":",
"\\",
"case",
"X86",
"::",
"VPERMI2",
"#",
"#",
"Suffix",
"#",
"#",
"<NUM_LIT>",
"rmkz",
":",
"\\",
"case",
"X86",
"::",
"VPERMT2",
"#",
"#",
"Suffix",
"#",
"#",
"<NUM_LIT>",
"rmkz",
":",
"\\",
"case",
"X86",
"::",
"VPERMI2",
"#",
"#",
"Suffix",
"#",
"#",
"rmkz",
":",
"\\",
"case",
"X86",
"::",
"VPERMT2",
"#",
"#",
"Suffix",
"#",
"#",
"rmkz",
":",
"<BUGE>",
"#",
"define",
"VPERM_CASES_BROADCAST",
"(",
"Suffix",
")",
"\\",
"VPERM_CASES",
"(",
"Suffix",
")",
"\\",
"<BUGS>",
"case",
"X86",
"::",
"VPERMI2",
"#",
"#",
"Suffix",
"#",
"#",
"<NUM_LIT>",
"rmb",
":",
"\\",
"case",
"X86",
"::",
"VPERMT2",
"#",
"#",
"Suffix",
"#",
"#",
"<NUM_LIT>",
"rmb",
":",
"\\",
"case",
"X86",
"::",
"VPERMI2",
"#",
"#",
"Suffix",
"#",
"#",
"<NUM_LIT>",
"rmb",
":",
"\\",
"case",
"X86",
"::",
"VPERMT2",
"#",
"#",
"Suffix",
"#",
"#",
"<NUM_LIT>",
"rmb",
":",
"\\",
"case",
"X86",
"::",
"VPERMI2",
"#",
"#",
"Suffix",
"#",
"#",
"rmb",
":",
"\\",
"case",
"X86",
"::",
"VPERMT2",
"#",
"#",
"Suffix",
"#",
"#",
"rmb",
":",
"\\",
"case",
"X86",
"::",
"VPERMI2",
"#",
"#",
"Suffix",
"#",
"#",
"<NUM_LIT>",
"rmbkz",
":",
"\\",
"case",
"X86",
"::",
"VPERMT2",
"#",
"#",
"Suffix",
"#",
"#",
"<NUM_LIT>",
"rmbkz",
":",
"\\",
"case",
"X86",
"::",
"VPERMI2",
"#",
"#",
"Suffix",
"#",
"#",
"<NUM_LIT>",
"rmbkz",
":",
"\\",
"case",
"X86",
"::",
"VPERMT2",
"#",
"#",
"Suffix",
"#",
"#",
"<NUM_LIT>",
"rmbkz",
":",
"\\",
"case",
"X86",
"::",
"VPERMI2",
"#",
"#",
"Suffix",
"#",
"#",
"rmbkz",
":",
"\\",
"case",
"X86",
"::",
"VPERMT2",
"#",
"#",
"Suffix",
"#",
"#",
"rmbkz",
":",
"<BUGE>",
"switch",
"(",
"Opcode",
")",
"{",
"default",
":"
] |
LLVM
|
Hexagon
|
TD
|
next_suggestion
|
DSP
| 11,849 |
[
"let",
"opExtentBits",
"=",
"<NUM_LIT>",
";"
] |
[
"let",
"isBranch",
"=",
"<NUM_LIT>",
";",
"let",
"cofRelax2",
"=",
"<NUM_LIT>",
";",
"let",
"cofMax1",
"=",
"<NUM_LIT>",
";",
"let",
"Defs",
"=",
"[",
"PC",
"]",
";",
"let",
"isExtendable",
"=",
"<NUM_LIT>",
";",
"let",
"opExtendable",
"=",
"<NUM_LIT>",
";",
"let",
"isExtentSigned",
"=",
"<NUM_LIT>",
";"
] |
LLVM
|
ARM
|
TD
|
stmt_completion
|
CPU
| 11,850 |
[
"}",
";"
] |
[
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"lane",
"{",
"<NUM_LIT>"
] |
LLVM
|
ARM
|
CPP
|
code_generation
|
CPU
| 11,851 |
[
"const",
"RegisterBank",
"&",
"ARMRegisterBankInfo",
"::",
"getRegBankFromRegClass",
"(",
"const",
"TargetRegisterClass",
"&",
"RC",
")",
"const",
"{",
"using",
"namespace",
"ARM",
";",
"switch",
"(",
"RC",
".",
"getID",
"(",
")",
")",
"{",
"case",
"GPRRegClassID",
":",
"case",
"GPRnopcRegClassID",
":",
"case",
"tGPR_and_tcGPRRegClassID",
":",
"return",
"getRegBank",
"(",
"ARM",
"::",
"GPRRegBankID",
")",
";",
"default",
":",
"llvm_unreachable",
"(",
"<STR_LIT>",
"Unsupported register kind",
"<STR_LIT>",
")",
";",
"}",
"llvm_unreachable",
"(",
"<STR_LIT>",
"Switch should handle all register classes",
"<STR_LIT>",
")",
";",
"}"
] |
[
"Get",
"a",
"register",
"bank",
"that",
"covers",
"RC",
"."
] |
GCC
|
mips
|
MD
|
stmt_completion
|
CPU
| 11,852 |
[
"\t",
"<STR_LIT>",
")"
] |
[
"(",
"unspec",
":",
"CCDSP",
"[",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"match_dup",
"<NUM_LIT>",
")",
"]",
"UNSPEC_MUL_PH",
")",
")",
"(",
"clobber",
"(",
"match_scratch",
":",
"DI",
"<NUM_LIT>",
"<STR_LIT>",
")",
")",
"]",
"<STR_LIT>",
"<STR_LIT>",
"[",
"(",
"set_attr",
"<STR_LIT>"
] |
GCC
|
arm
|
CPP
|
stmt_completion
|
CPU
| 11,853 |
[
"_",
"c",
")",
";"
] |
[
"return",
"_",
"_",
"arm_vqdmlahq_n_s32",
"(",
"_",
"_",
"a",
",",
"_",
"_",
"b",
",",
"_"
] |
LLVM
|
AArch64
|
CPP
|
stmt_completion
|
CPU
| 11,854 |
[
",",
"<NUM_LIT>",
")",
";"
] |
[
"if",
"(",
"isSVEMaskOfIdenticalElements",
"<",
"int16_t",
">",
"(",
"Imm",
")",
"&&",
"isSVECpyImm",
"(",
"Vec",
".",
"H",
"[",
"<NUM_LIT>",
"]",
")",
")",
"return",
"false",
";",
"if",
"(",
"isSVEMaskOfIdenticalElements",
"<",
"int8_t",
">",
"(",
"Imm",
")",
"&&",
"isSVECpyImm",
"(",
"Vec",
".",
"B",
"[",
"<NUM_LIT>",
"]",
")",
")",
"return",
"false",
";",
"return",
"isLogicalImmediate",
"(",
"Vec",
".",
"D"
] |
LLVM
|
X86
|
CPP
|
stmt_completion
|
CPU
| 11,855 |
[
")",
"const",
"{"
] |
[
"bool",
"hasCRC32",
"("
] |
LLVM
|
Hexagon
|
CPP
|
program_repair
|
DSP
| 11,856 |
[
"<FIXS>",
"auto",
"F",
"=",
"llvm",
"::",
"find_if",
"(",
"Phis",
",",
"LoopInpEq",
")",
";",
"<FIXE>"
] |
[
"auto",
"LoopInpEq",
"=",
"[",
"G",
"]",
"(",
"const",
"PhiInfo",
"&",
"P",
")",
"->",
"bool",
"{",
"return",
"G",
".",
"Out",
".",
"Reg",
"==",
"P",
".",
"LR",
".",
"Reg",
";",
"}",
";",
"<BUGS>",
"auto",
"F",
"=",
"find_if",
"(",
"Phis",
",",
"LoopInpEq",
")",
";",
"<BUGE>",
"if",
"(",
"F",
"==",
"Phis",
".",
"end",
"(",
")",
")",
"continue",
";",
"unsigned",
"PrehR",
"=",
"<NUM_LIT>",
";"
] |
LLVM
|
rvex
|
TD
|
next_suggestion
|
VLIW
| 11,857 |
[
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"ra",
";"
] |
[
"bits",
"<",
"<NUM_LIT>",
">",
"ra",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"rb",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"rc",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"shamt",
";",
"let",
"Opcode",
"=",
"op",
";"
] |
LLVM
|
WebAssembly
|
CPP
|
stmt_completion
|
Virtual ISA
| 11,858 |
[
"prev",
"(",
"MI",
".",
"getIterator",
"(",
")",
")",
"->",
"isEHLabel",
"(",
")",
")",
"{"
] |
[
"MachineFunction",
"&",
"MF",
"=",
"*",
"MBB",
".",
"getParent",
"(",
")",
";",
"auto",
"&",
"MDT",
"=",
"getAnalysis",
"<",
"MachineDominatorTree",
">",
"(",
")",
";",
"const",
"auto",
"&",
"TII",
"=",
"*",
"MF",
".",
"getSubtarget",
"<",
"WebAssemblySubtarget",
">",
"(",
")",
".",
"getInstrInfo",
"(",
")",
";",
"const",
"auto",
"&",
"MLI",
"=",
"getAnalysis",
"<",
"MachineLoopInfo",
">",
"(",
")",
";",
"const",
"auto",
"&",
"WEI",
"=",
"getAnalysis",
"<",
"WebAssemblyExceptionInfo",
">",
"(",
")",
";",
"SortRegionInfo",
"SRI",
"(",
"MLI",
",",
"WEI",
")",
";",
"const",
"auto",
"&",
"MFI",
"=",
"*",
"MF",
".",
"getInfo",
"<",
"WebAssemblyFunctionInfo",
">",
"(",
")",
";",
"MachineBasicBlock",
"*",
"Header",
"=",
"nullptr",
";",
"int",
"MBBNumber",
"=",
"MBB",
".",
"getNumber",
"(",
")",
";",
"for",
"(",
"auto",
"*",
"Pred",
":",
"MBB",
".",
"predecessors",
"(",
")",
")",
"{",
"if",
"(",
"Pred",
"->",
"getNumber",
"(",
")",
"<",
"MBBNumber",
")",
"{",
"Header",
"=",
"Header",
"?",
"MDT",
".",
"findNearestCommonDominator",
"(",
"Header",
",",
"Pred",
")",
":",
"Pred",
";",
"assert",
"(",
"!",
"explicitlyBranchesTo",
"(",
"Pred",
",",
"&",
"MBB",
")",
"&&",
"<STR_LIT>",
"Explicit branch to an EH pad!",
"<STR_LIT>",
")",
";",
"}",
"}",
"if",
"(",
"!",
"Header",
")",
"return",
";",
"WebAssemblyException",
"*",
"WE",
"=",
"WEI",
".",
"getExceptionFor",
"(",
"&",
"MBB",
")",
";",
"assert",
"(",
"WE",
")",
";",
"MachineBasicBlock",
"*",
"Bottom",
"=",
"SRI",
".",
"getBottom",
"(",
"WE",
")",
";",
"auto",
"Iter",
"=",
"std",
"::",
"next",
"(",
"Bottom",
"->",
"getIterator",
"(",
")",
")",
";",
"if",
"(",
"Iter",
"==",
"MF",
".",
"end",
"(",
")",
")",
"{",
"getAppendixBlock",
"(",
"MF",
")",
";",
"Iter",
"=",
"std",
"::",
"next",
"(",
"Bottom",
"->",
"getIterator",
"(",
")",
")",
";",
"}",
"MachineBasicBlock",
"*",
"Cont",
"=",
"&",
"*",
"Iter",
";",
"assert",
"(",
"Cont",
"!=",
"&",
"MF",
".",
"front",
"(",
")",
")",
";",
"MachineBasicBlock",
"*",
"LayoutPred",
"=",
"Cont",
"->",
"getPrevNode",
"(",
")",
";",
"for",
"(",
"MachineFunction",
"::",
"iterator",
"I",
"(",
"LayoutPred",
")",
",",
"E",
"(",
"Header",
")",
";",
"I",
"!=",
"E",
";",
"--",
"I",
")",
"{",
"if",
"(",
"MachineBasicBlock",
"*",
"ScopeTop",
"=",
"ScopeTops",
"[",
"I",
"->",
"getNumber",
"(",
")",
"]",
")",
"{",
"if",
"(",
"ScopeTop",
"->",
"getNumber",
"(",
")",
">",
"Header",
"->",
"getNumber",
"(",
")",
")",
"{",
"I",
"=",
"std",
"::",
"next",
"(",
"ScopeTop",
"->",
"getIterator",
"(",
")",
")",
";",
"}",
"else",
"{",
"Header",
"=",
"ScopeTop",
";",
"break",
";",
"}",
"}",
"}",
"SmallPtrSet",
"<",
"const",
"MachineInstr",
"*",
",",
"<NUM_LIT>",
">",
"BeforeSet",
";",
"SmallPtrSet",
"<",
"const",
"MachineInstr",
"*",
",",
"<NUM_LIT>",
">",
"AfterSet",
";",
"for",
"(",
"const",
"auto",
"&",
"MI",
":",
"*",
"Header",
")",
"{",
"if",
"(",
"MI",
".",
"getOpcode",
"(",
")",
"==",
"WebAssembly",
"::",
"LOOP",
")",
"{",
"auto",
"*",
"LoopBottom",
"=",
"BeginToEnd",
"[",
"&",
"MI",
"]",
"->",
"getParent",
"(",
")",
"->",
"getPrevNode",
"(",
")",
";",
"if",
"(",
"MBB",
".",
"getNumber",
"(",
")",
">",
"LoopBottom",
"->",
"getNumber",
"(",
")",
")",
"AfterSet",
".",
"insert",
"(",
"&",
"MI",
")",
";",
"else",
"BeforeSet",
".",
"insert",
"(",
"&",
"MI",
")",
";",
"}",
"if",
"(",
"MI",
".",
"getOpcode",
"(",
")",
"==",
"WebAssembly",
"::",
"BLOCK",
"||",
"MI",
".",
"getOpcode",
"(",
")",
"==",
"WebAssembly",
"::",
"TRY",
")",
"AfterSet",
".",
"insert",
"(",
"&",
"MI",
")",
";",
"if",
"(",
"MI",
".",
"getOpcode",
"(",
")",
"==",
"WebAssembly",
"::",
"END_BLOCK",
"||",
"MI",
".",
"getOpcode",
"(",
")",
"==",
"WebAssembly",
"::",
"END_LOOP",
"||",
"MI",
".",
"getOpcode",
"(",
")",
"==",
"WebAssembly",
"::",
"END_TRY",
")",
"BeforeSet",
".",
"insert",
"(",
"&",
"MI",
")",
";",
"if",
"(",
"MI",
".",
"isTerminator",
"(",
")",
")",
"AfterSet",
".",
"insert",
"(",
"&",
"MI",
")",
";",
"}",
"MachineInstr",
"*",
"ThrowingCall",
"=",
"nullptr",
";",
"if",
"(",
"MBB",
".",
"isPredecessor",
"(",
"Header",
")",
")",
"{",
"auto",
"TermPos",
"=",
"Header",
"->",
"getFirstTerminator",
"(",
")",
";",
"if",
"(",
"TermPos",
"==",
"Header",
"->",
"end",
"(",
")",
"||",
"TermPos",
"->",
"getOpcode",
"(",
")",
"!=",
"WebAssembly",
"::",
"RETHROW",
")",
"{",
"for",
"(",
"auto",
"&",
"MI",
":",
"reverse",
"(",
"*",
"Header",
")",
")",
"{",
"if",
"(",
"MI",
".",
"isCall",
"(",
")",
")",
"{",
"AfterSet",
".",
"insert",
"(",
"&",
"MI",
")",
";",
"ThrowingCall",
"=",
"&",
"MI",
";",
"if",
"(",
"MI",
".",
"getIterator",
"(",
")",
"!=",
"Header",
"->",
"begin",
"(",
")",
"&&",
"std",
"::"
] |
LLVM
|
Mips
|
CPP
|
stmt_completion
|
CPU
| 11,859 |
[
"RegIdx",
".",
"Index",
")",
";"
] |
[
"unsigned",
"getFCCReg",
"(",
")",
"const",
"{",
"assert",
"(",
"isRegIdx",
"(",
")",
"&&",
"(",
"RegIdx",
".",
"Kind",
"&",
"RegKind_FCC",
")",
"&&",
"<STR_LIT>",
"Invalid access!",
"<STR_LIT>",
")",
";",
"return",
"RegIdx",
".",
"RegInfo",
"->",
"getRegClass",
"(",
"Mips",
"::",
"FCCRegClassID",
")",
".",
"getRegister",
"("
] |
GCC
|
pa
|
MD
|
next_suggestion
|
CPU
| 11,860 |
[
"<STR_LIT>"
] |
[
"(",
"plus",
":",
"SI",
"(",
"mult",
":",
"SI",
"(",
"match_operand",
":",
"SI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"match_operand",
":",
"SI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
"(",
"match_operand",
":",
"SI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
")",
"]",
"<STR_LIT>"
] |
LLVM
|
Hexagon
|
TD
|
stmt_completion
|
DSP
| 11,861 |
[
"Rt32",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
";"
] |
[
"bits",
"<",
"<NUM_LIT>",
">",
"Ii",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"Ii",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"Ii",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"Rt32",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"="
] |
LLVM
|
ARM64
|
TD
|
next_suggestion
|
CPU
| 11,862 |
[
"}"
] |
[
"def",
"Srr",
":",
"BaseTwoOperandFPData",
"<",
"opcode",
",",
"FPR32",
",",
"asm",
",",
"[",
"(",
"set",
"(",
"f32",
"FPR32",
":",
"$",
"Rd",
")",
",",
"(",
"node",
"(",
"f32",
"FPR32",
":",
"$",
"Rn",
")",
",",
"(",
"f32",
"FPR32",
":",
"$",
"Rm",
")",
")",
")",
"]",
">",
"{",
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";"
] |
LLVM
|
TPC
|
TD
|
next_suggestion
|
Virtual ISA
| 11,863 |
[
"bits",
"<",
"<NUM_LIT>",
">",
"op1",
";"
] |
[
"let",
"OutOperandList",
"=",
"(",
"outs",
"VRF",
":",
"$",
"dest",
")",
";",
"let",
"InOperandList",
"=",
"(",
"ins",
"VRF",
":",
"$",
"op1",
",",
"VRF",
":",
"$",
"op2",
",",
"DataType",
":",
"$",
"optype",
",",
"SwitchSet",
":",
"$",
"funcId",
",",
"VRF",
":",
"$",
"income",
",",
"Pred",
":",
"$",
"pred",
")",
";",
"let",
"Pattern",
"=",
"pattern",
";",
"let",
"Itinerary",
"=",
"IIC_VectorOp",
";",
"let",
"isNotUsedInDisasm",
"=",
"<NUM_LIT>",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"dest",
";"
] |
GCC
|
s390
|
CPP
|
next_suggestion
|
MPU
| 11,864 |
[
"output_asm_insn",
"(",
"<STR_LIT>",
"brasl\\t%0,%2%K2",
"<STR_LIT>",
",",
"op",
")",
";"
] |
[
"op",
"[",
"<NUM_LIT>",
"]",
"=",
"gen_rtx_CONST",
"(",
"Pmode",
",",
"op",
"[",
"<NUM_LIT>",
"]",
")",
";",
"}",
"if",
"(",
"flag_record_mcount",
")",
"fprintf",
"(",
"file",
",",
"<STR_LIT>",
"<NUM_LIT>",
"<STR_LIT>",
")",
";",
"if",
"(",
"flag_fentry",
")",
"{",
"if",
"(",
"flag_nop_mcount",
")",
"output_asm_nops",
"(",
"<STR_LIT>",
"-mnop-mcount",
"<STR_LIT>",
",",
"<NUM_LIT>",
")",
";",
"else",
"if",
"(",
"cfun",
"->",
"static_chain_decl",
")",
"warning",
"(",
"OPT_Wcannot_profile",
",",
"<STR_LIT>",
"nested functions cannot be profiled ",
"<STR_LIT>",
"<STR_LIT>",
"with %<-mfentry%> on s390",
"<STR_LIT>",
")",
";",
"else",
"output_asm_insn",
"(",
"<STR_LIT>",
"brasl\\t0,%2%K2",
"<STR_LIT>",
",",
"op",
")",
";",
"}",
"else",
"if",
"(",
"TARGET_64BIT",
")",
"{",
"if",
"(",
"flag_nop_mcount",
")",
"output_asm_nops",
"(",
"<STR_LIT>",
"-mnop-mcount",
"<STR_LIT>",
",",
"<NUM_LIT>",
"+",
"<NUM_LIT>",
"+",
"<NUM_LIT>",
")",
";",
"else",
"{",
"output_asm_insn",
"(",
"<STR_LIT>",
"stg\\t%0,%1",
"<STR_LIT>",
",",
"op",
")",
";",
"if",
"(",
"flag_dwarf2_cfi_asm",
")",
"output_asm_insn",
"(",
"<STR_LIT>",
".cfi_rel_offset\\t%0,%3",
"<STR_LIT>",
",",
"op",
")",
";",
"output_asm_insn",
"(",
"<STR_LIT>",
"brasl\\t%0,%2%K2",
"<STR_LIT>",
",",
"op",
")",
";",
"output_asm_insn",
"(",
"<STR_LIT>",
"lg\\t%0,%1",
"<STR_LIT>",
",",
"op",
")",
";",
"if",
"(",
"flag_dwarf2_cfi_asm",
")",
"output_asm_insn",
"(",
"<STR_LIT>",
".cfi_restore\\t%0",
"<STR_LIT>",
",",
"op",
")",
";",
"}",
"}",
"else",
"{",
"if",
"(",
"flag_nop_mcount",
")",
"output_asm_nops",
"(",
"<STR_LIT>",
"-mnop-mcount",
"<STR_LIT>",
",",
"<NUM_LIT>",
"+",
"<NUM_LIT>",
"+",
"<NUM_LIT>",
")",
";",
"else",
"{",
"output_asm_insn",
"(",
"<STR_LIT>",
"st\\t%0,%1",
"<STR_LIT>",
",",
"op",
")",
";",
"if",
"(",
"flag_dwarf2_cfi_asm",
")",
"output_asm_insn",
"(",
"<STR_LIT>",
".cfi_rel_offset\\t%0,%3",
"<STR_LIT>",
",",
"op",
")",
";"
] |
LLVM
|
ARM
|
CPP
|
stmt_completion
|
CPU
| 11,865 |
[
"::",
"arm_ldrex",
";"
] |
[
"Value",
"*",
"Hi",
"=",
"Builder",
".",
"CreateExtractValue",
"(",
"LoHi",
",",
"<NUM_LIT>",
",",
"<STR_LIT>",
"hi",
"<STR_LIT>",
")",
";",
"if",
"(",
"!",
"Subtarget",
"->",
"isLittle",
"(",
")",
")",
"std",
"::",
"swap",
"(",
"Lo",
",",
"Hi",
")",
";",
"Lo",
"=",
"Builder",
".",
"CreateZExt",
"(",
"Lo",
",",
"ValueTy",
",",
"<STR_LIT>",
"lo64",
"<STR_LIT>",
")",
";",
"Hi",
"=",
"Builder",
".",
"CreateZExt",
"(",
"Hi",
",",
"ValueTy",
",",
"<STR_LIT>",
"hi64",
"<STR_LIT>",
")",
";",
"return",
"Builder",
".",
"CreateOr",
"(",
"Lo",
",",
"Builder",
".",
"CreateShl",
"(",
"Hi",
",",
"ConstantInt",
"::",
"get",
"(",
"ValueTy",
",",
"<NUM_LIT>",
")",
")",
",",
"<STR_LIT>",
"val64",
"<STR_LIT>",
")",
";",
"}",
"Type",
"*",
"Tys",
"[",
"]",
"=",
"{",
"Addr",
"->",
"getType",
"(",
")",
"}",
";",
"Intrinsic",
"::",
"ID",
"Int",
"=",
"IsAcquire",
"?",
"Intrinsic",
"::",
"arm_ldaex",
":",
"Intrinsic"
] |
GCC
|
i386
|
CPP
|
next_suggestion
|
CPU
| 11,866 |
[
"}"
] |
[
"_",
"_",
"attribute__",
"(",
"(",
"_",
"_",
"gnu_inline__",
",",
"_",
"_",
"always_inline__",
",",
"_",
"_",
"artificial__",
")",
")",
"_",
"_",
"blsi_u32",
"(",
"unsigned",
"int",
"_",
"_",
"X",
")",
"{",
"return",
"_",
"_",
"X",
"&",
"-",
"_",
"_",
"X",
";"
] |
LLVM
|
PowerPC
|
CPP
|
next_suggestion
|
CPU
| 11,867 |
[
"}"
] |
[
"unsigned",
"PPCRegisterInfo",
"::",
"getRARegister",
"(",
")",
"const",
"{",
"return",
"!",
"Subtarget",
".",
"isPPC64",
"(",
")",
"?",
"PPC",
"::",
"LR",
":",
"PPC",
"::",
"LR8",
";"
] |
LLVM
|
Mips
|
TD
|
next_suggestion
|
CPU
| 11,868 |
[
"}"
] |
[
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"Operation",
".",
"Value",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"imm",
";"
] |
LLVM
|
X86
|
CPP
|
stmt_completion
|
CPU
| 11,869 |
[
")",
";"
] |
[
"return",
"lookupFoldTableImpl",
"(",
"Table2Addr",
",",
"RegOp"
] |
LLVM
|
AArch64
|
TD
|
next_suggestion
|
CPU
| 11,870 |
[
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"opcode",
";"
] |
[
"class",
"SignAuthZero",
"<",
"bits",
"<",
"<NUM_LIT>",
">",
"opcode_prefix",
",",
"bits",
"<",
"<NUM_LIT>",
">",
"opcode",
",",
"string",
"asm",
">",
":",
"I",
"<",
"(",
"outs",
"GPR64",
":",
"$",
"Rd",
")",
",",
"(",
"ins",
"GPR64",
":",
"$",
"src",
")",
",",
"asm",
",",
"<STR_LIT>",
",",
"<STR_LIT>",
",",
"[",
"]",
">",
",",
"Sched",
"<",
"[",
"]",
">",
"{",
"bits",
"<",
"<NUM_LIT>",
">",
"Rd",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"opcode_prefix",
";"
] |
GCC
|
csky
|
CPP
|
next_suggestion
|
CPU
| 11,871 |
[
"return",
";"
] |
[
"fprintf",
"(",
"f",
",",
"HOST_WIDE_INT_PRINT_HEX",
",",
"INTVAL",
"(",
"x",
")",
")",
";",
"return",
";",
"case",
"CONST_DOUBLE",
":",
"fprintf",
"(",
"f",
",",
"<STR_LIT>",
"<0x%lx,0x%lx>",
"<STR_LIT>",
",",
"(",
"long",
")",
"XWINT",
"(",
"x",
",",
"<NUM_LIT>",
")",
",",
"(",
"long",
")",
"XWINT",
"(",
"x",
",",
"<NUM_LIT>",
")",
")",
";",
"return",
";",
"case",
"CONST_VECTOR",
":",
"{",
"int",
"i",
";",
"fprintf",
"(",
"f",
",",
"<STR_LIT>",
"<",
"<STR_LIT>",
")",
";",
"for",
"(",
"i",
"=",
"<NUM_LIT>",
";",
"i",
"<",
"CONST_VECTOR_NUNITS",
"(",
"x",
")",
";",
"i",
"++",
")",
"{",
"fprintf",
"(",
"f",
",",
"HOST_WIDE_INT_PRINT_HEX",
",",
"INTVAL",
"(",
"CONST_VECTOR_ELT",
"(",
"x",
",",
"i",
")",
")",
")",
";",
"if",
"(",
"i",
"<",
"(",
"CONST_VECTOR_NUNITS",
"(",
"x",
")",
"-",
"<NUM_LIT>",
")",
")",
"fputc",
"(",
"'",
",",
"'",
",",
"f",
")",
";",
"}",
"fprintf",
"(",
"f",
",",
"<STR_LIT>",
">",
"<STR_LIT>",
")",
";",
"}",
"return",
";",
"case",
"CONST_STRING",
":",
"fprintf",
"(",
"f",
",",
"<STR_LIT>",
"\\\"%s\\\"",
"<STR_LIT>",
",",
"XSTR",
"(",
"x",
",",
"<NUM_LIT>",
")",
")",
";",
"return",
";",
"case",
"SYMBOL_REF",
":",
"fprintf",
"(",
"f",
",",
"<STR_LIT>",
"`%s'",
"<STR_LIT>",
",",
"XSTR",
"(",
"x",
",",
"<NUM_LIT>",
")",
")",
";",
"return",
";",
"case",
"LABEL_REF",
":",
"fprintf",
"(",
"f",
",",
"<STR_LIT>",
"L%d",
"<STR_LIT>",
",",
"INSN_UID",
"(",
"XEXP",
"(",
"x",
",",
"<NUM_LIT>",
")",
")",
")",
";",
"return",
";",
"case",
"CONST",
":",
"print_csky_value",
"(",
"f",
",",
"XEXP",
"(",
"x",
",",
"<NUM_LIT>",
")",
")",
";",
"return",
";",
"case",
"PLUS",
":",
"print_csky_value",
"(",
"f",
",",
"XEXP",
"(",
"x",
",",
"<NUM_LIT>",
")",
")",
";",
"fprintf",
"(",
"f",
",",
"<STR_LIT>",
"+",
"<STR_LIT>",
")",
";",
"print_csky_value",
"(",
"f",
",",
"XEXP",
"(",
"x",
",",
"<NUM_LIT>",
")",
")",
";",
"return",
";",
"case",
"PC",
":",
"fprintf",
"(",
"f",
",",
"<STR_LIT>",
"pc",
"<STR_LIT>",
")",
";"
] |
GCC
|
c6x
|
CPP
|
next_suggestion
|
VLIW
| 11,872 |
[
"return",
"false",
";"
] |
[
"static",
"bool",
"c6x_vector_mode_supported_p",
"(",
"machine_mode",
"mode",
")",
"{",
"switch",
"(",
"mode",
")",
"{",
"case",
"V2HImode",
":",
"case",
"V4QImode",
":",
"case",
"V2SImode",
":",
"case",
"V4HImode",
":",
"case",
"V8QImode",
":",
"return",
"true",
";",
"default",
":"
] |
GCC
|
arm
|
MD
|
stmt_completion
|
CPU
| 11,873 |
[
"<STR_LIT>",
")",
"]"
] |
[
"(",
"define_insn",
"<STR_LIT>",
"[",
"(",
"set",
"(",
"match_operand",
":",
"<",
"V_widen",
">",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"unspec",
":",
"<",
"V_widen",
">",
"[",
"(",
"match_operand",
":",
"<",
"V_widen",
">",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"match_operand",
":",
"VW",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"match_operand",
":",
"VW",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"]",
"VMLAL",
")",
")",
"]",
"<STR_LIT>",
"<STR_LIT>",
"[",
"(",
"set_attr",
"<STR_LIT>"
] |
LLVM
|
ARM64
|
TD
|
stmt_completion
|
CPU
| 11,874 |
[
"Rn",
";"
] |
[
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"Q",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"U",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"Scalar",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"size",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"Rm",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"opc",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"="
] |
LLVM
|
Hexagon
|
TD
|
next_suggestion
|
DSP
| 11,875 |
[
"let",
"CextOpcode",
"=",
"<STR_LIT>",
";"
] |
[
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";"
] |
GCC
|
aarch64
|
MD
|
stmt_completion
|
CPU
| 11,876 |
[
")",
")"
] |
[
"(",
"ior",
"(",
"match_operand",
"<NUM_LIT>",
"<STR_LIT>",
")",
"(",
"match_operand",
"<NUM_LIT>",
"<STR_LIT>",
")"
] |
LLVM
|
DirectX
|
CPP
|
stmt_completion
|
Virtual ISA
| 11,877 |
[
"(",
")",
";"
] |
[
"AU",
".",
"addRequired",
"<",
"DXILResourceWrapper",
">",
"(",
")",
";",
"AU",
".",
"addRequired",
"<",
"ShaderFlagsAnalysisWrapper",
">"
] |
GCC
|
pa
|
MD
|
next_suggestion
|
CPU
| 11,878 |
[
"(",
"match_operand",
"<NUM_LIT>",
"<STR_LIT>",
")",
")",
")"
] |
[
"(",
"define_predicate",
"<STR_LIT>",
"(",
"ior",
"(",
"match_operand",
"<NUM_LIT>",
"<STR_LIT>",
")"
] |
LLVM
|
Mips
|
CPP
|
stmt_completion
|
CPU
| 11,879 |
[
"i64",
",",
"Legal",
")",
";"
] |
[
"}",
"setOperationAction",
"(",
"ISD",
"::",
"INTRINSIC_WO_CHAIN",
",",
"MVT",
"::",
"i64",
",",
"Custom",
")",
";",
"setOperationAction",
"(",
"ISD",
"::",
"INTRINSIC_W_CHAIN",
",",
"MVT",
"::",
"i64",
",",
"Custom",
")",
";",
"setOperationAction",
"(",
"ISD",
"::",
"SDIVREM",
",",
"MVT",
"::",
"i32",
",",
"Custom",
")",
";",
"setOperationAction",
"(",
"ISD",
"::",
"UDIVREM",
",",
"MVT",
"::",
"i32",
",",
"Custom",
")",
";",
"setOperationAction",
"(",
"ISD",
"::",
"ATOMIC_FENCE",
",",
"MVT",
"::",
"Other",
",",
"Custom",
")",
";",
"setOperationAction",
"(",
"ISD",
"::",
"LOAD",
",",
"MVT",
"::",
"i32",
",",
"Custom",
")",
";",
"setOperationAction",
"(",
"ISD",
"::",
"STORE",
",",
"MVT",
"::",
"i32",
",",
"Custom",
")",
";",
"setTargetDAGCombine",
"(",
"ISD",
"::",
"MUL",
")",
";",
"setOperationAction",
"(",
"ISD",
"::",
"INTRINSIC_WO_CHAIN",
",",
"MVT",
"::",
"Other",
",",
"Custom",
")",
";",
"setOperationAction",
"(",
"ISD",
"::",
"INTRINSIC_W_CHAIN",
",",
"MVT",
"::",
"Other",
",",
"Custom",
")",
";",
"setOperationAction",
"(",
"ISD",
"::",
"INTRINSIC_VOID",
",",
"MVT",
"::",
"Other",
",",
"Custom",
")",
";",
"if",
"(",
"NoDPLoadStore",
")",
"{",
"setOperationAction",
"(",
"ISD",
"::",
"LOAD",
",",
"MVT",
"::",
"f64",
",",
"Custom",
")",
";",
"setOperationAction",
"(",
"ISD",
"::",
"STORE",
",",
"MVT",
"::",
"f64",
",",
"Custom",
")",
";",
"}",
"if",
"(",
"Subtarget",
".",
"hasMips32r6",
"(",
")",
")",
"{",
"setOperationAction",
"(",
"ISD",
"::",
"SMUL_LOHI",
",",
"MVT",
"::",
"i32",
",",
"Expand",
")",
";",
"setOperationAction",
"(",
"ISD",
"::",
"UMUL_LOHI",
",",
"MVT",
"::",
"i32",
",",
"Expand",
")",
";",
"setOperationAction",
"(",
"ISD",
"::",
"MUL",
",",
"MVT",
"::",
"i32",
",",
"Legal",
")",
";",
"setOperationAction",
"(",
"ISD",
"::",
"MULHS",
",",
"MVT",
"::",
"i32",
",",
"Legal",
")",
";",
"setOperationAction",
"(",
"ISD",
"::",
"MULHU",
",",
"MVT",
"::",
"i32",
",",
"Legal",
")",
";",
"setOperationAction",
"(",
"ISD",
"::",
"SDIVREM",
",",
"MVT",
"::",
"i32",
",",
"Expand",
")",
";",
"setOperationAction",
"(",
"ISD",
"::",
"UDIVREM",
",",
"MVT",
"::",
"i32",
",",
"Expand",
")",
";",
"setOperationAction",
"(",
"ISD",
"::",
"SDIV",
",",
"MVT",
"::",
"i32",
",",
"Legal",
")",
";",
"setOperationAction",
"(",
"ISD",
"::",
"UDIV",
",",
"MVT",
"::",
"i32",
",",
"Legal",
")",
";",
"setOperationAction",
"(",
"ISD",
"::",
"SREM",
",",
"MVT",
"::",
"i32",
",",
"Legal",
")",
";",
"setOperationAction",
"(",
"ISD",
"::",
"UREM",
",",
"MVT",
"::",
"i32",
",",
"Legal",
")",
";",
"setOperationAction",
"(",
"ISD",
"::",
"SETCC",
",",
"MVT",
"::",
"i32",
",",
"Legal",
")",
";",
"setOperationAction",
"(",
"ISD",
"::",
"SELECT",
",",
"MVT",
"::",
"i32",
",",
"Legal",
")",
";",
"setOperationAction",
"(",
"ISD",
"::",
"SELECT_CC",
",",
"MVT",
"::",
"i32",
",",
"Expand",
")",
";",
"setOperationAction",
"(",
"ISD",
"::",
"SETCC",
",",
"MVT",
"::",
"f32",
",",
"Legal",
")",
";",
"setOperationAction",
"(",
"ISD",
"::",
"SELECT",
",",
"MVT",
"::",
"f32",
",",
"Legal",
")",
";",
"setOperationAction",
"(",
"ISD",
"::",
"SELECT_CC",
",",
"MVT",
"::",
"f32",
",",
"Expand",
")",
";",
"assert",
"(",
"Subtarget",
".",
"isFP64bit",
"(",
")",
"&&",
"<STR_LIT>",
"FR=1 is required for MIPS32r6",
"<STR_LIT>",
")",
";",
"setOperationAction",
"(",
"ISD",
"::",
"SETCC",
",",
"MVT",
"::",
"f64",
",",
"Legal",
")",
";",
"setOperationAction",
"(",
"ISD",
"::",
"SELECT",
",",
"MVT",
"::",
"f64",
",",
"Custom",
")",
";",
"setOperationAction",
"(",
"ISD",
"::",
"SELECT_CC",
",",
"MVT",
"::",
"f64",
",",
"Expand",
")",
";",
"setOperationAction",
"(",
"ISD",
"::",
"BRCOND",
",",
"MVT",
"::",
"Other",
",",
"Legal",
")",
";",
"setCondCodeAction",
"(",
"ISD",
"::",
"SETOGE",
",",
"MVT",
"::",
"f32",
",",
"Expand",
")",
";",
"setCondCodeAction",
"(",
"ISD",
"::",
"SETOGT",
",",
"MVT",
"::",
"f32",
",",
"Expand",
")",
";",
"setCondCodeAction",
"(",
"ISD",
"::",
"SETUGE",
",",
"MVT",
"::",
"f32",
",",
"Expand",
")",
";",
"setCondCodeAction",
"(",
"ISD",
"::",
"SETUGT",
",",
"MVT",
"::",
"f32",
",",
"Expand",
")",
";",
"setCondCodeAction",
"(",
"ISD",
"::",
"SETOGE",
",",
"MVT",
"::",
"f64",
",",
"Expand",
")",
";",
"setCondCodeAction",
"(",
"ISD",
"::",
"SETOGT",
",",
"MVT",
"::",
"f64",
",",
"Expand",
")",
";",
"setCondCodeAction",
"(",
"ISD",
"::",
"SETUGE",
",",
"MVT",
"::",
"f64",
",",
"Expand",
")",
";",
"setCondCodeAction",
"(",
"ISD",
"::",
"SETUGT",
",",
"MVT",
"::",
"f64",
",",
"Expand",
")",
";",
"}",
"if",
"(",
"Subtarget",
".",
"hasMips64r6",
"(",
")",
")",
"{",
"setOperationAction",
"(",
"ISD",
"::",
"SMUL_LOHI",
",",
"MVT",
"::",
"i64",
",",
"Expand",
")",
";",
"setOperationAction",
"(",
"ISD",
"::",
"UMUL_LOHI",
",",
"MVT",
"::",
"i64",
",",
"Expand",
")",
";",
"setOperationAction",
"(",
"ISD",
"::",
"MUL",
",",
"MVT",
"::"
] |
GCC
|
i386
|
CPP
|
next_suggestion
|
CPU
| 11,880 |
[
"src",
"=",
"d",
"->",
"op0",
";"
] |
[
"if",
"(",
"cnt_d",
"!=",
"-",
"<NUM_LIT>",
")",
"{",
"cnt_d",
"=",
"-",
"<NUM_LIT>",
";",
"break",
";",
"}",
"cnt_d",
"=",
"i",
";",
"}",
"if",
"(",
"cnt_d",
"==",
"-",
"<NUM_LIT>",
")",
"{",
"for",
"(",
"i",
"=",
"<NUM_LIT>",
";",
"i",
"<",
"nelt",
";",
"++",
"i",
")",
"{",
"if",
"(",
"d",
"->",
"perm",
"[",
"i",
"]",
"==",
"i",
"+",
"nelt",
")",
"continue",
";",
"if",
"(",
"cnt_d",
"!=",
"-",
"<NUM_LIT>",
")",
"return",
"false",
";",
"cnt_d",
"=",
"i",
";",
"}",
"if",
"(",
"cnt_d",
"==",
"-",
"<NUM_LIT>",
")",
"return",
"false",
";",
"}",
"if",
"(",
"d",
"->",
"testing_p",
")",
"return",
"true",
";",
"gcc_assert",
"(",
"cnt_d",
"!=",
"-",
"<NUM_LIT>",
")",
";",
"cnt_s",
"=",
"d",
"->",
"perm",
"[",
"cnt_d",
"]",
";",
"if",
"(",
"cnt_s",
"<",
"nelt",
")",
"{"
] |
GCC
|
m68k
|
MD
|
stmt_completion
|
MPU
| 11,881 |
[
")",
")",
"]"
] |
[
"[",
"(",
"set",
"(",
"zero_extract",
":",
"SI",
"(",
"match_operand",
":",
"QI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"match_operand",
":",
"SI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"match_operand",
":",
"SI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
"(",
"const_int",
"-",
"<NUM_LIT>"
] |
GCC
|
arm
|
CPP
|
stmt_completion
|
CPU
| 11,882 |
[
"a",
",",
"const",
"int",
"_",
"_",
"imm",
")",
"{"
] |
[
"_",
"_",
"arm_vidupq_u32",
"(",
"uint32_t",
"*",
"_",
"_"
] |
LLVM
|
Hexagon
|
TD
|
next_suggestion
|
DSP
| 11,883 |
[
"let",
"isFP",
"=",
"<NUM_LIT>",
";"
] |
[
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";"
] |
GCC
|
pa
|
CPP
|
code_generation
|
CPU
| 11,884 |
[
"int",
"pa_reloc_needed",
"(",
"tree",
"exp",
")",
"{",
"int",
"reloc",
"=",
"<NUM_LIT>",
";",
"switch",
"(",
"TREE_CODE",
"(",
"exp",
")",
")",
"{",
"case",
"ADDR_EXPR",
":",
"return",
"<NUM_LIT>",
";",
"case",
"POINTER_PLUS_EXPR",
":",
"case",
"PLUS_EXPR",
":",
"case",
"MINUS_EXPR",
":",
"reloc",
"=",
"pa_reloc_needed",
"(",
"TREE_OPERAND",
"(",
"exp",
",",
"<NUM_LIT>",
")",
")",
";",
"reloc",
"|=",
"pa_reloc_needed",
"(",
"TREE_OPERAND",
"(",
"exp",
",",
"<NUM_LIT>",
")",
")",
";",
"break",
";",
"CASE_CONVERT",
":",
"case",
"NON_LVALUE_EXPR",
":",
"reloc",
"=",
"pa_reloc_needed",
"(",
"TREE_OPERAND",
"(",
"exp",
",",
"<NUM_LIT>",
")",
")",
";",
"break",
";",
"case",
"CONSTRUCTOR",
":",
"{",
"tree",
"value",
";",
"unsigned",
"HOST_WIDE_INT",
"ix",
";",
"FOR_EACH_CONSTRUCTOR_VALUE",
"(",
"CONSTRUCTOR_ELTS",
"(",
"exp",
")",
",",
"ix",
",",
"value",
")",
"if",
"(",
"value",
")",
"reloc",
"|=",
"pa_reloc_needed",
"(",
"value",
")",
";",
"}",
"break",
";",
"case",
"ERROR_MARK",
":",
"break",
";",
"default",
":",
"break",
";",
"}",
"return",
"reloc",
";",
"}"
] |
[
"Examine",
"EXP",
"and",
"return",
"nonzero",
"if",
"it",
"contains",
"an",
"ADDR_EXPR",
"(",
"meaning",
"it",
"will",
"need",
"a",
"link/runtime",
"reloc",
")",
"."
] |
LLVM
|
AMDGPU
|
CPP
|
stmt_completion
|
GPU
| 11,885 |
[
":"
] |
[
"case",
"MCExpr",
"::",
"Binary",
":",
"{",
"auto",
"*",
"BE",
"=",
"cast",
"<",
"MCBinaryExpr",
">",
"(",
"Expr",
")",
";",
"if",
"(",
"BE",
"->",
"getOpcode",
"(",
")",
"==",
"MCBinaryExpr",
"::",
"Sub",
")",
"return",
"false",
";",
"return",
"needsPCRel",
"(",
"BE",
"->",
"getLHS",
"(",
")",
")",
"||",
"needsPCRel",
"(",
"BE",
"->",
"getRHS",
"(",
")",
")",
";",
"}",
"case",
"MCExpr",
"::",
"Unary",
":",
"return",
"needsPCRel",
"(",
"cast",
"<",
"MCUnaryExpr",
">",
"(",
"Expr",
")",
"->",
"getSubExpr",
"(",
")",
")",
";",
"case",
"MCExpr",
"::",
"Target",
":",
"case",
"MCExpr",
"::",
"Constant"
] |
LLVM
|
Hexagon
|
TD
|
next_suggestion
|
DSP
| 11,886 |
[
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"Rs32",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
";"
] |
[
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"Ii",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"Rs32",
";"
] |
LLVM
|
AArch64
|
TD
|
stmt_completion
|
CPU
| 11,887 |
[
":",
"$",
"imm",
",",
"<NUM_LIT>",
")",
",",
"<NUM_LIT>",
">",
";"
] |
[
"def",
":",
"InstAlias",
"<",
"<STR_LIT>",
",",
"(",
"MOVIv8i16",
"V128",
":",
"$",
"Vd",
",",
"imm0_255"
] |
LLVM
|
Hexagon
|
TD
|
next_suggestion
|
DSP
| 11,888 |
[
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"n1",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
";"
] |
[
"bits",
"<",
"<NUM_LIT>",
">",
"Ii",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"Ii",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"Ii",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"Rs16",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"Rs16",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"n1",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"n1",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
";"
] |
GCC
|
arm
|
CPP
|
stmt_completion
|
CPU
| 11,889 |
[
"int",
"i",
")",
"const",
"{"
] |
[
"inline",
"tree",
"function_instance",
"::",
"vector_type",
"(",
"unsigned"
] |
LLVM
|
AArch64
|
TD
|
stmt_completion
|
CPU
| 11,890 |
[
"=",
"Pd",
";"
] |
[
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"opc",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"Pn",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}"
] |
LLVM
|
AArch64
|
CPP
|
stmt_completion
|
CPU
| 11,891 |
[
"MachineOutlinerDefault",
")",
"return",
";"
] |
[
"BuildMI",
"(",
"MBB",
",",
"It",
",",
"DebugLoc",
"(",
")",
",",
"get",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
")",
".",
"addCFIIndex",
"(",
"LRPosEntry",
")",
".",
"setMIFlags",
"(",
"MachineInstr",
"::",
"FrameSetup",
")",
";",
"}",
"MachineInstr",
"*",
"LDRXpost",
"=",
"BuildMI",
"(",
"MF",
",",
"DebugLoc",
"(",
")",
",",
"get",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
")",
".",
"addReg",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
",",
"RegState",
"::",
"Define",
")",
".",
"addReg",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
",",
"RegState",
"::",
"Define",
")",
".",
"addReg",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
".",
"addImm",
"(",
"<NUM_LIT>",
")",
";",
"Et",
"=",
"MBB",
".",
"insert",
"(",
"Et",
",",
"LDRXpost",
")",
";",
"}",
"bool",
"ShouldSignReturnAddr",
"=",
"FI",
"->",
"shouldSignReturnAddress",
"(",
"!",
"IsLeafFunction",
")",
";",
"if",
"(",
"OF",
".",
"FrameConstructionID",
"==",
"MachineOutlinerTailCall",
"||",
"OF",
".",
"FrameConstructionID",
"==",
"MachineOutlinerThunk",
")",
"{",
"signOutlinedFunction",
"(",
"MF",
",",
"MBB",
",",
"this",
",",
"ShouldSignReturnAddr",
")",
";",
"return",
";",
"}",
"if",
"(",
"!",
"MBB",
".",
"isLiveIn",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
")",
"MBB",
".",
"addLiveIn",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
";",
"MachineInstr",
"*",
"ret",
"=",
"BuildMI",
"(",
"MF",
",",
"DebugLoc",
"(",
")",
",",
"get",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
")",
".",
"addReg",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
";",
"MBB",
".",
"insert",
"(",
"MBB",
".",
"end",
"(",
")",
",",
"ret",
")",
";",
"signOutlinedFunction",
"(",
"MF",
",",
"MBB",
",",
"this",
",",
"ShouldSignReturnAddr",
")",
";",
"FI",
"->",
"setOutliningStyle",
"(",
"<STR_LIT>",
"Function",
"<STR_LIT>",
")",
";",
"if",
"(",
"OF",
".",
"FrameConstructionID",
"!="
] |
LLVM
|
AArch64
|
TD
|
stmt_completion
|
CPU
| 11,892 |
[
",",
"v2i64",
",",
"v2i32",
">",
";"
] |
[
"def",
"_2d2s",
":",
"NeonI_3VD_2Op",
"<",
"<NUM_LIT>",
",",
"u",
",",
"<NUM_LIT>",
",",
"opcode",
",",
"asmop",
",",
"<STR_LIT>",
",",
"<STR_LIT>",
",",
"opnode",
",",
"VPR128",
",",
"VPR64"
] |
LLVM
|
AMDGPU
|
CPP
|
next_suggestion
|
GPU
| 11,893 |
[
"Register",
"FPReg",
"=",
"MFI",
"->",
"getFrameOffsetReg",
"(",
")",
";"
] |
[
"MachineBasicBlock",
"::",
"iterator",
"I",
"=",
"MBB",
".",
"begin",
"(",
")",
";",
"Register",
"ScratchWaveOffsetReg",
";",
"if",
"(",
"TRI",
"->",
"isSubRegisterEq",
"(",
"ScratchRsrcReg",
",",
"PreloadedScratchWaveOffsetReg",
")",
")",
"{",
"ArrayRef",
"<",
"MCPhysReg",
">",
"AllSGPRs",
"=",
"TRI",
"->",
"getAllSGPR32",
"(",
"MF",
")",
";",
"unsigned",
"NumPreloaded",
"=",
"MFI",
"->",
"getNumPreloadedSGPRs",
"(",
")",
";",
"AllSGPRs",
"=",
"AllSGPRs",
".",
"slice",
"(",
"std",
"::",
"min",
"(",
"static_cast",
"<",
"unsigned",
">",
"(",
"AllSGPRs",
".",
"size",
"(",
")",
")",
",",
"NumPreloaded",
")",
")",
";",
"Register",
"GITPtrLoReg",
"=",
"MFI",
"->",
"getGITPtrLoReg",
"(",
"MF",
")",
";",
"for",
"(",
"MCPhysReg",
"Reg",
":",
"AllSGPRs",
")",
"{",
"if",
"(",
"!",
"MRI",
".",
"isPhysRegUsed",
"(",
"Reg",
")",
"&&",
"MRI",
".",
"isAllocatable",
"(",
"Reg",
")",
"&&",
"!",
"TRI",
"->",
"isSubRegisterEq",
"(",
"ScratchRsrcReg",
",",
"Reg",
")",
"&&",
"GITPtrLoReg",
"!=",
"Reg",
")",
"{",
"ScratchWaveOffsetReg",
"=",
"Reg",
";",
"BuildMI",
"(",
"MBB",
",",
"I",
",",
"DL",
",",
"TII",
"->",
"get",
"(",
"AMDGPU",
"::",
"COPY",
")",
",",
"ScratchWaveOffsetReg",
")",
".",
"addReg",
"(",
"PreloadedScratchWaveOffsetReg",
",",
"RegState",
"::",
"Kill",
")",
";",
"break",
";",
"}",
"}",
"}",
"else",
"{",
"ScratchWaveOffsetReg",
"=",
"PreloadedScratchWaveOffsetReg",
";",
"}",
"assert",
"(",
"ScratchWaveOffsetReg",
")",
";",
"if",
"(",
"MF",
".",
"getFrameInfo",
"(",
")",
".",
"hasCalls",
"(",
")",
")",
"{",
"Register",
"SPReg",
"=",
"MFI",
"->",
"getStackPtrOffsetReg",
"(",
")",
";",
"assert",
"(",
"SPReg",
"!=",
"AMDGPU",
"::",
"SP_REG",
")",
";",
"BuildMI",
"(",
"MBB",
",",
"I",
",",
"DL",
",",
"TII",
"->",
"get",
"(",
"AMDGPU",
"::",
"S_MOV_B32",
")",
",",
"SPReg",
")",
".",
"addImm",
"(",
"MF",
".",
"getFrameInfo",
"(",
")",
".",
"getStackSize",
"(",
")",
"*",
"ST",
".",
"getWavefrontSize",
"(",
")",
")",
";",
"}",
"if",
"(",
"hasFP",
"(",
"MF",
")",
")",
"{"
] |
LLVM
|
Hexagon
|
TD
|
next_suggestion
|
DSP
| 11,894 |
[
"let",
"opExtentBits",
"=",
"<NUM_LIT>",
";"
] |
[
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"isPredicated",
"=",
"<NUM_LIT>",
";",
"let",
"isTerminator",
"=",
"<NUM_LIT>",
";",
"let",
"isBranch",
"=",
"<NUM_LIT>",
";",
"let",
"isNewValue",
"=",
"<NUM_LIT>",
";",
"let",
"cofMax1",
"=",
"<NUM_LIT>",
";",
"let",
"isRestrictNoSlot1Store",
"=",
"<NUM_LIT>",
";",
"let",
"Defs",
"=",
"[",
"PC",
"]",
";",
"let",
"BaseOpcode",
"=",
"<STR_LIT>",
";",
"let",
"isTaken",
"=",
"Inst",
"{",
"<NUM_LIT>",
"}",
";",
"let",
"isExtendable",
"=",
"<NUM_LIT>",
";",
"let",
"opExtendable",
"=",
"<NUM_LIT>",
";",
"let",
"isExtentSigned",
"=",
"<NUM_LIT>",
";"
] |
GCC
|
arm
|
CPP
|
stmt_completion
|
CPU
| 11,895 |
[
"_",
"_",
"c",
",",
"const",
"int",
"_",
"_",
"d",
")",
"{"
] |
[
"vmlsl_lane_s32",
"(",
"int64x2_t",
"_",
"_",
"a",
",",
"int32x2_t",
"_",
"_",
"b",
",",
"int32x2_t"
] |
LLVM
|
ARM
|
CPP
|
code_generation
|
CPU
| 11,896 |
[
"bool",
"ARMBaseRegisterInfo",
"::",
"needsFrameBaseReg",
"(",
"MachineInstr",
"*",
"MI",
",",
"int64_t",
"Offset",
")",
"const",
"{",
"for",
"(",
"unsigned",
"i",
"=",
"<NUM_LIT>",
";",
"!",
"MI",
"->",
"getOperand",
"(",
"i",
")",
".",
"isFI",
"(",
")",
";",
"++",
"i",
")",
"{",
"assert",
"(",
"i",
"<",
"MI",
"->",
"getNumOperands",
"(",
")",
"&&",
"<STR_LIT>",
"Instr doesn't have FrameIndex operand!",
"<STR_LIT>",
")",
";",
"}",
"unsigned",
"Opc",
"=",
"MI",
"->",
"getOpcode",
"(",
")",
";",
"switch",
"(",
"Opc",
")",
"{",
"case",
"ARM",
"::",
"LDRi12",
":",
"case",
"ARM",
"::",
"LDRH",
":",
"case",
"ARM",
"::",
"LDRBi12",
":",
"case",
"ARM",
"::",
"STRi12",
":",
"case",
"ARM",
"::",
"STRH",
":",
"case",
"ARM",
"::",
"STRBi12",
":",
"case",
"ARM",
"::",
"t2LDRi12",
":",
"case",
"ARM",
"::",
"t2LDRi8",
":",
"case",
"ARM",
"::",
"t2STRi12",
":",
"case",
"ARM",
"::",
"t2STRi8",
":",
"case",
"ARM",
"::",
"VLDRS",
":",
"case",
"ARM",
"::",
"VLDRD",
":",
"case",
"ARM",
"::",
"VSTRS",
":",
"case",
"ARM",
"::",
"VSTRD",
":",
"case",
"ARM",
"::",
"tSTRspi",
":",
"case",
"ARM",
"::",
"tLDRspi",
":",
"if",
"(",
"ForceAllBaseRegAlloc",
")",
"return",
"true",
";",
"break",
";",
"default",
":",
"return",
"false",
";",
"}",
"MachineFunction",
"&",
"MF",
"=",
"*",
"MI",
"->",
"getParent",
"(",
")",
"->",
"getParent",
"(",
")",
";",
"const",
"TargetFrameLowering",
"*",
"TFI",
"=",
"MF",
".",
"getTarget",
"(",
")",
".",
"getFrameLowering",
"(",
")",
";",
"MachineFrameInfo",
"*",
"MFI",
"=",
"MF",
".",
"getFrameInfo",
"(",
")",
";",
"ARMFunctionInfo",
"*",
"AFI",
"=",
"MF",
".",
"getInfo",
"<",
"ARMFunctionInfo",
">",
"(",
")",
";",
"int64_t",
"FPOffset",
"=",
"Offset",
"-",
"<NUM_LIT>",
";",
"if",
"(",
"!",
"AFI",
"->",
"isThumbFunction",
"(",
")",
"||",
"!",
"AFI",
"->",
"isThumb1OnlyFunction",
"(",
")",
")",
"FPOffset",
"-=",
"<NUM_LIT>",
";",
"Offset",
"=",
"-",
"Offset",
";",
"Offset",
"+=",
"MFI",
"->",
"getLocalFrameSize",
"(",
")",
";",
"Offset",
"+=",
"<NUM_LIT>",
";",
"unsigned",
"StackAlign",
"=",
"TFI",
"->",
"getStackAlignment",
"(",
")",
";",
"if",
"(",
"TFI",
"->",
"hasFP",
"(",
"MF",
")",
"&&",
"!",
"(",
"(",
"MFI",
"->",
"getLocalFrameMaxAlign",
"(",
")",
">",
"StackAlign",
")",
"&&",
"canRealignStack",
"(",
"MF",
")",
")",
")",
"{",
"if",
"(",
"isFrameOffsetLegal",
"(",
"MI",
",",
"FPOffset",
")",
")",
"return",
"false",
";",
"}",
"if",
"(",
"!",
"MFI",
"->",
"hasVarSizedObjects",
"(",
")",
"&&",
"isFrameOffsetLegal",
"(",
"MI",
",",
"Offset",
")",
")",
"return",
"false",
";",
"return",
"true",
";",
"}"
] |
[
"Returns",
"true",
"if",
"the",
"instruction",
"'s",
"frame",
"index",
"reference",
"would",
"be",
"better",
"served",
"by",
"a",
"base",
"register",
"other",
"than",
"FP",
"or",
"SP",
"."
] |
LLVM
|
Hexagon
|
CPP
|
program_repair
|
DSP
| 11,897 |
[
"<FIXS>",
"Register",
"VecR",
"=",
"MI",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getReg",
"(",
")",
";",
"<FIXE>"
] |
[
"unsigned",
"Opc",
"=",
"MI",
".",
"getOpcode",
"(",
")",
";",
"if",
"(",
"Opc",
"!=",
"Hexagon",
"::",
"V6_extractw",
")",
"continue",
";",
"<BUGS>",
"unsigned",
"VecR",
"=",
"MI",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getReg",
"(",
")",
";",
"<BUGE>",
"VExtractMap",
"[",
"VecR",
"]",
".",
"push_back",
"(",
"&",
"MI",
")",
";",
"}",
"}"
] |
GCC
|
i386
|
CPP
|
program_repair
|
CPU
| 11,898 |
[
"<FIXS>",
"struct",
"cgraph_local_info",
"*",
"i",
"=",
"cgraph_local_info",
"(",
"(",
"tree",
")",
"CONST_CAST",
"(",
"decl",
")",
")",
";",
"<FIXE>"
] |
[
"if",
"(",
"decl",
"&&",
"TREE_CODE",
"(",
"decl",
")",
"==",
"FUNCTION_DECL",
"&&",
"flag_unit_at_a_time",
"&&",
"!",
"profile_flag",
")",
"{",
"<BUGS>",
"struct",
"cgraph_local_info",
"*",
"i",
"=",
"cgraph_local_info",
"(",
"decl",
")",
";",
"<BUGE>",
"if",
"(",
"i",
"&&",
"i",
"->",
"local",
")",
"{",
"int",
"local_regparm",
",",
"globals",
"=",
"<NUM_LIT>",
",",
"regno",
";"
] |
GCC
|
rs6000
|
MD
|
next_suggestion
|
CPU
| 11,899 |
[
"<STR_LIT>",
")"
] |
[
"[",
"(",
"set",
"(",
"match_operand",
":",
"DI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"lo_sum",
":",
"DI",
"(",
"match_operand",
":",
"DI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"match_operand",
":",
"DI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
")",
"]",
"<STR_LIT>"
] |
Subsets and Splits
No community queries yet
The top public SQL queries from the community will appear here once available.