docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
LLVM	LM32	TD	stmt_completion	MPU	11,700	[ ",", "SDTIntUnaryOp", ">", ";" ]	[ "def", "LM32Lo", ":", "SDNode", "<", "<STR_LIT>" ]
GCC	i386	CPP	stmt_completion	CPU	11,701	[ "_", "index", ",", "_", "_", "addr", ",", "_", "_", "scale", ",", "_", "_", "hint", ")", ";" ]	[ "extern", "_", "_", "inline", "void", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_prefetch_i64gather_ps", "(", "_", "_", "m512i", "_", "_", "index", ",", "void", "const", "*", "_", "_", "addr", ",", "int", "_", "_", "scale", ",", "int", "_", "_", "hint", ")", "{", "_", "_", "builtin_ia32_gatherpfqps", "(", "(", "_", "_", "mmask8", ")", "<NUM_LIT>", ",", "(", "_", "_", "v8di", ")", "_" ]
LLVM	Mips	CPP	code_generation	CPU	11,702	[ "void", "MipsTargetLowering", "::", "getOpndList", "(", "SmallVectorImpl", "<", "SDValue", ">", "&", "Ops", ",", "std", "::", "deque", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">", ">", "&", "RegsToPass", ",", "bool", "IsPICCall", ",", "bool", "GlobalOrExternal", ",", "bool", "InternalLinkage", ",", "bool", "IsCallReloc", ",", "CallLoweringInfo", "&", "CLI", ",", "SDValue", "Callee", ",", "SDValue", "Chain", ")", "const", "{", "if", "(", "IsPICCall", "&&", "!", "InternalLinkage", "&&", "IsCallReloc", ")", "{", "unsigned", "GPReg", "=", "ABI", ".", "IsN64", "(", ")", "?", "Mips", "::", "GP_64", ":", "Mips", "::", "GP", ";", "EVT", "Ty", "=", "ABI", ".", "IsN64", "(", ")", "?", "MVT", "::", "i64", ":", "MVT", "::", "i32", ";", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "GPReg", ",", "getGlobalReg", "(", "CLI", ".", "DAG", ",", "Ty", ")", ")", ")", ";", "}", "SDValue", "InFlag", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Chain", "=", "CLI", ".", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "CLI", ".", "DL", ",", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "CLI", ".", "DAG", ".", "getRegister", "(", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ".", "getValueType", "(", ")", ")", ")", ";", "const", "TargetRegisterInfo", "", "TRI", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "const", "uint32_t", "", "Mask", "=", "TRI", "->", "getCallPreservedMask", "(", "CLI", ".", "DAG", ".", "getMachineFunction", "(", ")", ",", "CLI", ".", "CallConv", ")", ";", "assert", "(", "Mask", "&&", "<STR_LIT>", "Missing call preserved mask for calling convention", "<STR_LIT>", ")", ";", "if", "(", "Subtarget", ".", "inMips16HardFloat", "(", ")", ")", "{", "if", "(", "GlobalAddressSDNode", "", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "CLI", ".", "Callee", ")", ")", "{", "llvm", "::", "StringRef", "Sym", "=", "G", "->", "getGlobal", "(", ")", "->", "getName", "(", ")", ";", "Function", "", "F", "=", "G", "->", "getGlobal", "(", ")", "->", "getParent", "(", ")", "->", "getFunction", "(", "Sym", ")", ";", "if", "(", "F", "&&", "F", "->", "hasFnAttribute", "(", "<STR_LIT>", "__Mips16RetHelper", "<STR_LIT>", ")", ")", "{", "Mask", "=", "MipsRegisterInfo", "::", "getMips16RetHelperMask", "(", ")", ";", "}", "}", "}", "Ops", ".", "push_back", "(", "CLI", ".", "DAG", ".", "getRegisterMask", "(", "Mask", ")", ")", ";", "if", "(", "InFlag", ".", "getNode", "(", ")", ")", "Ops", ".", "push_back", "(", "InFlag", ")", ";", "}" ]	[ "This", "function", "fills", "Ops", ",", "which", "is", "the", "list", "of", "operands", "that", "will", "later", "be", "used", "when", "a", "function", "call", "node", "is", "created", "." ]
GCC	arm	CPP	next_suggestion	CPU	11,703	[ "}" ]	[ "_", "_", "arm_vreinterpretq_u64_s32", "(", "int32x4_t", "_", "_", "a", ")", "{", "return", "(", "uint64x2_t", ")", "_", "_", "a", ";" ]
LLVM	Patmos	CPP	program_repair	VLIW	11,704	[ "<FIXS>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "#Regions: ", "<STR_LIT>", "<<", "num_regions", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "<FIXE>" ]	[ "assert", "(", "UnassignedBlocks", "==", "<NUM_LIT>", ")", ";", "#", "endif", "<BUGS>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "#Regions: ", "<STR_LIT>", "<<", "num_regions", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "<BUGE>", "if", "(", "EnableShowCFGs", ")", "view", "(", ")", ";" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	11,705	[ "for", "(", "int", "Index", "=", "<NUM_LIT>", ";", "Index", "!=", "NumSectors", "+", "DoAlign", ";", "++", "Index", ")", "{" ]	[ "if", "(", "DoAlign", ")", "{", "for", "(", "int", "Index", "=", "<NUM_LIT>", ";", "Index", "!=", "NumSectors", "+", "<NUM_LIT>", ";", "++", "Index", ")", "{", "Value", "", "PrevV", "=", "ASpanV", "[", "Index", "-", "<NUM_LIT>", "]", ".", "Seg", ".", "Val", ",", "", "ThisV", "=", "ASpanV", "[", "Index", "]", ".", "Seg", ".", "Val", ";", "Value", "", "PrevM", "=", "ASpanM", "[", "Index", "-", "<NUM_LIT>", "]", ".", "Seg", ".", "Val", ",", "", "ThisM", "=", "ASpanM", "[", "Index", "]", ".", "Seg", ".", "Val", ";", "assert", "(", "isSectorTy", "(", "PrevV", "->", "getType", "(", ")", ")", "&&", "isSectorTy", "(", "PrevM", "->", "getType", "(", ")", ")", ")", ";", "ASpanV", "[", "Index", "-", "<NUM_LIT>", "]", ".", "Seg", ".", "Val", "=", "HVC", ".", "vlalignb", "(", "Builder", ",", "PrevV", ",", "ThisV", ",", "AlignVal", ")", ";", "ASpanM", "[", "Index", "-", "<NUM_LIT>", "]", ".", "Seg", ".", "Val", "=", "HVC", ".", "vlalignb", "(", "Builder", ",", "PrevM", ",", "ThisM", ",", "AlignVal", ")", ";", "}", "}", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "ASpanV after vlalign:\\n", "<STR_LIT>", "<<", "ASpanV", "<<", "'", "\\n", "'", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "ASpanM after vlalign:\\n", "<STR_LIT>", "<<", "ASpanM", "<<", "'", "\\n", "'", ";", "}", ")", ";", "auto", "createStore", "=", "[", "&", "]", "(", "IRBuilderBase", "&", "Builder", ",", "const", "ByteSpan", "&", "ASpanV", ",", "const", "ByteSpan", "&", "ASpanM", ",", "int", "Index", ",", "bool", "MakePred", ")", "{", "Value", "", "Val", "=", "ASpanV", "[", "Index", "]", ".", "Seg", ".", "Val", ";", "Value", "", "Mask", "=", "ASpanM", "[", "Index", "]", ".", "Seg", ".", "Val", ";", "if", "(", "HVC", ".", "isUndef", "(", "Val", ")", "\|\|", "HVC", ".", "isZero", "(", "Mask", ")", ")", "return", ";", "Value", "", "Ptr", "=", "createAdjustedPointer", "(", "Builder", ",", "AlignAddr", ",", "SecTy", ",", "Index", "", "ScLen", ")", ";", "Value", "", "Predicate", "=", "MakePred", "?", "makeTestIfUnaligned", "(", "Builder", ",", "AlignVal", ",", "ScLen", ")", ":", "nullptr", ";", "int", "Start", "=", "(", "Index", "-", "DoAlign", ")", "", "ScLen", ";", "int", "Width", "=", "(", "<NUM_LIT>", "+", "DoAlign", ")", "*", "ScLen", ";", "this", "->", "createStore", "(", "Builder", ",", "Val", ",", "Ptr", ",", "Predicate", ",", "ScLen", ",", "HVC", ".", "vlsb", "(", "Builder", ",", "Mask", ")", ",", "VSpan", ".", "section", "(", "Start", ",", "Width", ")", ".", "values", "(", ")", ")", ";", "}", ";" ]
GCC	i386	MD	next_suggestion	CPU	11,706	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	11,707	[ "true", ";" ]	[ "if", "(", "const", "IntrinsicInst", "", "Intrinsic", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "V", ")", ")", "{", "if", "(", "Intrinsic", "->", "getIntrinsicID", "(", ")", "==", "Intrinsic", "::", "read_register", ")", "return", "isReadRegisterSourceOfDivergence", "(", "Intrinsic", ")", ";", "return", "AMDGPU", "::", "isIntrinsicSourceOfDivergence", "(", "Intrinsic", "->", "getIntrinsicID", "(", ")", ")", ";", "}", "if", "(", "const", "CallInst", "", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "V", ")", ")", "{", "if", "(", "CI", "->", "isInlineAsm", "(", ")", ")", "return", "isInlineAsmSourceOfDivergence", "(", "CI", ")", ";", "return" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	11,708	[ ")", ";" ]	[ "addSignedImmOperands", "(", "Inst", ",", "N" ]
GCC	i386	CPP	next_suggestion	CPU	11,709	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_maskz_ternarylogic_epi32", "(", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m128i", "_", "_", "A", ",", "_", "_", "m128i", "_", "_", "B", ",", "_", "_", "m128i", "_", "_", "C", ",", "const", "int", "imm", ")", "{", "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_pternlogd128_maskz", "(", "(", "_", "_", "v4si", ")", "_", "_", "A", ",", "(", "_", "_", "v4si", ")", "_", "_", "B", ",", "(", "_", "_", "v4si", ")", "_", "_", "C", ",", "imm", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]
LLVM	X86	CPP	program_repair	CPU	11,710	[ "<FIXS>", "{", "Constant", "", "Op", "=", "CE", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "Type", "", "OpTy", "=", "Op", "->", "getType", "(", ")", ",", "*", "Ty", "=", "CE", "->", "getType", "(", ")", ";", "assert", "(", "(", "(", "isa", "PointerType", ">", "(", "OpTy", ")", "&&", "(", "Ty", "==", "Type", "::", "LongTy", "\|\|", "Ty", "==", "Type", "::", "ULongTy", ")", ")", "\|\|", "(", "isa", "PointerType", ">", "(", "Ty", ")", "&&", "(", "OpTy", "==", "Type", "::", "LongTy", "\|\|", "OpTy", "==", "Type", "::", "ULongTy", ")", ")", ")", "\|\|", "(", "(", "(", "TD", ".", "getTypeSize", "(", "Ty", ")", ">=", "TD", ".", "getTypeSize", "(", "OpTy", ")", ")", "&&", "(", "OpTy", "->", "isLosslesslyConvertibleTo", "(", "Ty", ")", ")", ")", ")", "&&", "<STR_LIT>", "FIXME: Don't yet support this kind of constant cast expr", "<STR_LIT>", ")", ";", "S", "+=", "<STR_LIT>", "(", "<STR_LIT>", "+", "valToExprString", "(", "Op", ")", "+", "<STR_LIT>", ")", "<STR_LIT>", ";", "}", "<FIXE>" ]	[ "}", "case", "Instruction", "::", "Cast", ":", "<BUGS>", "assert", "(", "TD", ".", "getTypeSize", "(", "CE", "->", "getType", "(", ")", ")", "==", "TD", ".", "getTypeSize", "(", "CE", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ")", ";", "S", "+=", "<STR_LIT>", "(", "<STR_LIT>", "+", "valToExprString", "(", "CE", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "+", "<STR_LIT>", ")", "<STR_LIT>", ";", "<BUGE>", "break", ";", "case", "Instruction", "::", "Add", ":" ]
LLVM	SystemZ	TD	next_suggestion	CPU	11,711	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V3", "{", "<NUM_LIT>", "}", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "I4", ";", "bits", "<", "<NUM_LIT>", ">", "M5", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V3", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "I4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M5", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V2", "{", "<NUM_LIT>", "}", ";" ]
GCC	alpha	MD	next_suggestion	MPU	11,712	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
GCC	rs6000	CPP	stmt_completion	CPU	11,713	[ "signed", "int", "a3", ")", "{" ]	[ "inline", "vector", "signed", "int", "vec_vmsumshm", "(", "vector", "signed", "short", "a1", ",", "vector", "signed", "short", "a2", ",", "vector" ]
LLVM	TriCore	TD	stmt_completion	MPU	11,714	[ "<NUM_LIT>", ">", "(", "N", "-", ">", "getSExtValue", "(", ")", ")", ";", "}", "]", ">", ";" ]	[ "def", "immSExt24", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "return", "isInt", "<" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	11,715	[ "I", ";" ]	[ "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "******* Hexagon Hardware Loops ******\\n", "<STR_LIT>", ")", ";", "bool", "Changed", "=", "false", ";", "MLI", "=", "&", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "MDT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "TII", "=", "MF", ".", "getSubtarget", "<", "HexagonSubtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "for", "(", "MachineLoopInfo", "::", "iterator", "I", "=", "MLI", "->", "begin", "(", ")", ",", "E", "=", "MLI", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineLoop", "", "L", "=", "*" ]
LLVM	TPC	TD	stmt_completion	Virtual ISA	11,716	[ "=", "Opcode", ";" ]	[ "let", "DecoderNamespace", "=", "<STR_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "Switches", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]
GCC	i386	MD	stmt_completion	CPU	11,717	[ ")", ")" ]	[ "(", "and", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]
LLVM	Hexagon	TD	stmt_completion	DSP	11,718	[ "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "ByteAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPredicable", "=", "<NUM_LIT>", ";", "let", "Constraints", "=" ]
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	11,719	[ "if", "(", "RC", "==", "&", "WebAssembly", "::", "V128RegClass", ")", "return", "WebAssembly", "::", "DROP_V128", ";" ]	[ "if", "(", "RC", "==", "&", "WebAssembly", "::", "I64RegClass", ")", "return", "WebAssembly", "::", "DROP_I64", ";", "if", "(", "RC", "==", "&", "WebAssembly", "::", "F32RegClass", ")", "return", "WebAssembly", "::", "DROP_F32", ";", "if", "(", "RC", "==", "&", "WebAssembly", "::", "F64RegClass", ")", "return", "WebAssembly", "::", "DROP_F64", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	11,720	[ "VPTESTM_BROADCAST_CASES", "(", "rmb", ")", "}" ]	[ "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected VT!", "<STR_LIT>", ")", ";", "\\", "VPTESTM_CASE", "(", "v4i32", ",", "DZ128", "#", "#", "SUFFIX", ")", "\\", "VPTESTM_CASE", "(", "v2i64", ",", "QZ128", "#", "#", "SUFFIX", ")", "\\", "VPTESTM_CASE", "(", "v8i32", ",", "DZ256", "#", "#", "SUFFIX", ")", "\\", "VPTESTM_CASE", "(", "v4i64", ",", "QZ256", "#", "#", "SUFFIX", ")", "\\", "VPTESTM_CASE", "(", "v16i32", ",", "DZ", "#", "#", "SUFFIX", ")", "\\", "VPTESTM_CASE", "(", "v8i64", ",", "QZ", "#", "#", "SUFFIX", ")", "VPTESTM_BROADCAST_CASES", "(", "SUFFIX", ")", "\\", "VPTESTM_CASE", "(", "v16i8", ",", "BZ128", "#", "#", "SUFFIX", ")", "\\", "VPTESTM_CASE", "(", "v8i16", ",", "WZ128", "#", "#", "SUFFIX", ")", "\\", "VPTESTM_CASE", "(", "v32i8", ",", "BZ256", "#", "#", "SUFFIX", ")", "\\", "VPTESTM_CASE", "(", "v16i16", ",", "WZ256", "#", "#", "SUFFIX", ")", "\\", "VPTESTM_CASE", "(", "v64i8", ",", "BZ", "#", "#", "SUFFIX", ")", "\\", "VPTESTM_CASE", "(", "v32i16", ",", "WZ", "#", "#", "SUFFIX", ")", "if", "(", "FoldedBCast", ")", "{", "switch", "(", "TestVT", ".", "SimpleTy", ")", "{" ]
LLVM	X86	CPP	program_repair	CPU	11,721	[ "<FIXS>", ":", "FastISel", "(", "mf", ",", "mmi", ",", "vm", ",", "bm", ",", "am", ")", "{", "<FIXE>" ]	[ "public", ":", "explicit", "X86FastISel", "(", "MachineFunction", "&", "mf", ",", "DenseMap", "const", "Value", "", ",", "unsigned", ">", "&", "vm", ",", "DenseMap", "const", "BasicBlock", "", ",", "MachineBasicBlock", "", ">", "&", "bm", ",", "DenseMap", "const", "AllocaInst", "", ",", "int", ">", "&", "am", ")", "<BUGS>", ":", "FastISel", "(", "mf", ",", "vm", ",", "bm", ",", "am", ")", "{", "<BUGE>", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "X86Subtarget", ">", "(", ")", ";", "StackPtr", "=", "Subtarget", "->", "is64Bit", "(", ")", "?", "X86", "::", "RSP", ":", "X86", "::", "ESP", ";", "X86ScalarSSEf64", "=", "Subtarget", "->", "hasSSE2", "(", ")", ";" ]
LLVM	R600	CPP	stmt_completion	GPU	11,722	[ "MachineNode", ",", "*", "CurDAG", ")", ";" ]	[ "void", "AMDGPUDAGToDAGISel", "::", "PostprocessISelDAG", "(", ")", "{", "if", "(", "Subtarget", ".", "getGeneration", "(", ")", "<", "AMDGPUSubtarget", "::", "SOUTHERN_ISLANDS", ")", "{", "return", ";", "}", "const", "AMDGPUTargetLowering", "&", "Lowering", "=", "(", "", "(", "const", "AMDGPUTargetLowering", "", ")", "TLI", ")", ";", "for", "(", "SelectionDAG", "::", "allnodes_iterator", "I", "=", "CurDAG", "->", "allnodes_begin", "(", ")", ",", "E", "=", "CurDAG", "->", "allnodes_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "SDNode", "", "Node", "=", "I", ";", "switch", "(", "Node", "->", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "CopyToReg", ":", "{", "unsigned", "Reg", "=", "cast", "<", "RegisterSDNode", ">", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getReg", "(", ")", ";", "SDValue", "Val", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "TargetRegisterClass", "", "RC", "=", "RegInfo", "->", "getRegClass", "(", "Reg", ")", ";", "if", "(", "RC", "!=", "&", "AMDGPU", "::", "SReg_64RegClass", ")", "{", "continue", ";", "}", "if", "(", "!", "Val", ".", "getNode", "(", ")", "->", "isMachineOpcode", "(", ")", "\|\|", "Val", ".", "getNode", "(", ")", "->", "getMachineOpcode", "(", ")", "==", "AMDGPU", "::", "IMPLICIT_DEF", ")", "{", "continue", ";", "}", "const", "MCInstrDesc", "Desc", "=", "TM", ".", "getInstrInfo", "(", ")", "->", "get", "(", "Val", ".", "getNode", "(", ")", "->", "getMachineOpcode", "(", ")", ")", ";", "const", "TargetRegisterInfo", "", "TRI", "=", "TM", ".", "getRegisterInfo", "(", ")", ";", "RegInfo", "->", "setRegClass", "(", "Reg", ",", "TRI", "->", "getRegClass", "(", "Desc", ".", "OpInfo", "[", "<NUM_LIT>", "]", ".", "RegClass", ")", ")", ";", "continue", ";", "}", "}", "MachineSDNode", "", "MachineNode", "=", "dyn_cast", "<", "MachineSDNode", ">", "(", "I", ")", ";", "if", "(", "!", "MachineNode", ")", "continue", ";", "SDNode", "*", "ResNode", "=", "Lowering", ".", "PostISelFolding", "(" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	11,723	[ "FPreg", ";" ]	[ "NodeTys", ".", "clear", "(", ")", ";", "NodeTys", ".", "push_back", "(", "MVT", "::", "Glue", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "InFlag", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "InFlag", "=", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "NodeTys", ".", "clear", "(", ")", ";", "NodeTys", ".", "push_back", "(", "MVT", "::", "Glue", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "InFlag", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "InFlag", "=", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "NodeTys", ".", "clear", "(", ")", ";", "NodeTys", ".", "push_back", "(", "MVT", "::", "f64", ")", ";", "NodeTys", ".", "push_back", "(", "MVT", "::", "Glue", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "Lo", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "Hi", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "InFlag", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "FPreg", "=", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "NodeTys", ".", "clear", "(", ")", ";", "NodeTys", ".", "push_back", "(", "MVT", "::", "f64", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "MFFSreg", ";", "Ops", "[", "<NUM_LIT>", "]", "=" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	11,724	[ "llvm_unreachable", "(", "<STR_LIT>", "Invalid instruction size", "<STR_LIT>", ")", ";" ]	[ "break", ";", "case", "<NUM_LIT>", ":", "support", "::", "endian", "::", "write", "<", "uint32_t", ">", "(", "OS", ",", "Bits", ",", "E", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "support", "::", "endian", "::", "write", "<", "uint32_t", ">", "(", "OS", ",", "Bits", ">>", "<NUM_LIT>", ",", "E", ")", ";", "support", "::", "endian", "::", "write", "<", "uint32_t", ">", "(", "OS", ",", "Bits", ",", "E", ")", ";", "break", ";", "default", ":" ]
LLVM	ARM	TD	stmt_completion	CPU	11,725	[ "Dt", ",", "<STR_LIT>", ")", ",", "v2i32", ",", "v2i32", ",", "IntOp", ">", ";" ]	[ "def", "v2i32", ":", "N3VDIntSh", "<", "op24", ",", "op23", ",", "<NUM_LIT>", ",", "op11_8", ",", "op4", ",", "f", ",", "itinD32", ",", "OpcodeStr", ",", "!", "strconcat", "(" ]
GCC	m88k	MD	stmt_completion	MPU	11,726	[ "<STR_LIT>", "<STR_LIT>", ")", ")", "<NUM_LIT>", "<NUM_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<NUM_LIT>", "<NUM_LIT>", ")", "(", "define_function_unit", "<STR_LIT>", "<NUM_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr" ]
LLVM	ARM	TD	stmt_completion	CPU	11,727	[ ",", "(", "VBSLd", "DPR", ":", "$", "src1", ",", "DPR", ":", "$", "Vn", ",", "DPR", ":", "$", "Vm", ")", ">", ",", "Requires", "<", "[", "HasNEON", "]", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "v2i32", "(", "int_arm_neon_vbsl", "(", "v2i32", "DPR", ":", "$", "src1", ")", ",", "(", "v2i32", "DPR", ":", "$", "Vn", ")", ",", "(", "v2i32", "DPR", ":", "$", "Vm", ")", ")", ")" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	11,728	[ "AMDGPUPreLegalizerCombinerInfo", "PCInfo", "(", "EnableOpt", ",", "F", ".", "hasOptSize", "(", ")", ",", "F", ".", "hasMinSize", "(", ")", ",", "KB", ",", "MDT", ")", ";" ]	[ "GISelKnownBits", "", "KB", "=", "&", "getAnalysis", "<", "GISelKnownBitsAnalysis", ">", "(", ")", ".", "get", "(", "MF", ")", ";", "MachineDominatorTree", "", "MDT", "=", "IsOptNone", "?", "nullptr", ":", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	11,729	[ "isKill", "=", "true", ";" ]	[ "NewSrc", "=", "getX86SubSuperRegister", "(", "Src", ".", "getReg", "(", ")", ",", "<NUM_LIT>", ")", ";", "MachineBasicBlock", "::", "LivenessQueryResult", "LQR", "=", "MI", ".", "getParent", "(", ")", "->", "computeRegisterLiveness", "(", "&", "getRegisterInfo", "(", ")", ",", "NewSrc", ",", "MI", ")", ";", "switch", "(", "LQR", ")", "{", "case", "MachineBasicBlock", "::", "LQR_Unknown", ":", "return", "false", ";", "case", "MachineBasicBlock", "::", "LQR_Live", ":", "isKill", "=", "MI", ".", "killsRegister", "(", "SrcReg", ")", ";", "isUndef", "=", "false", ";", "break", ";", "default", ":", "isKill", "=", "false", ";", "isUndef", "=", "true", ";", "break", ";", "}", "}", "else", "{", "NewSrc", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "RC", ")", ";", "MachineInstr", "", "Copy", "=", "BuildMI", "(", "", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "TargetOpcode", "::", "COPY", ")", ")", ".", "addReg", "(", "NewSrc", ",", "RegState", "::", "Define", "\|", "RegState", "::", "Undef", ",", "X86", "::", "sub_32bit", ")", ".", "addOperand", "(", "Src", ")", ";" ]
LLVM	ARM64	CPP	next_suggestion	CPU	11,730	[ "}" ]	[ "assert", "(", "I", "!=", "MBB", "->", "end", "(", ")", "&&", "<STR_LIT>", "Didn't find MI in its own basic block?", "<STR_LIT>", ")", ";", "Offset", "+=", "TII", "->", "GetInstSizeInBytes", "(", "I", ")", ";", "}", "return", "Offset", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	11,731	[ "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "NoSignedZerosFPMath", ")", "{" ]	[ "MachineFunctionInfo", "(", ")", ",", "LocalMemoryObjects", "(", ")", ",", "KernArgSize", "(", "<NUM_LIT>", ")", ",", "MaxKernArgAlign", "(", "<NUM_LIT>", ")", ",", "LDSSize", "(", "<NUM_LIT>", ")", ",", "ABIArgOffset", "(", "<NUM_LIT>", ")", ",", "IsEntryFunction", "(", "AMDGPU", "::", "isEntryFunctionCC", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ")", ",", "NoSignedZerosFPMath", "(" ]
LLVM	Hexagon	TD	stmt_completion	DSP	11,732	[ ";" ]	[ "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>" ]
GCC	rs6000	MD	stmt_completion	CPU	11,733	[ ")", ")" ]	[ "(", "pc", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "P", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")" ]
LLVM	X86	CPP	next_suggestion	CPU	11,734	[ "}" ]	[ "case", "ISD", "::", "SUB", ":", "case", "ISD", "::", "MUL", ":", "CanFold", "=", "VT", ".", "isInteger", "(", ")", ";", "break", ";", "case", "ISD", "::", "FADD", ":", "case", "ISD", "::", "FSUB", ":", "case", "ISD", "::", "FMUL", ":", "CanFold", "=", "VT", ".", "isFloatingPoint", "(", ")", ";", "break", ";", "}", "unsigned", "SVTNumElts", "=", "SVT", ".", "getVectorNumElements", "(", ")", ";", "ShuffleVectorSDNode", "", "SVOp", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "N", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "SVTNumElts", ";", "i", "!=", "e", "&&", "CanFold", ";", "++", "i", ")", "CanFold", "=", "SVOp", "->", "getMaskElt", "(", "i", ")", "==", "(", "int", ")", "(", "i", "", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "SVTNumElts", ",", "e", "=", "NumElts", ";", "i", "!=", "e", "&&", "CanFold", ";", "++", "i", ")", "CanFold", "=", "SVOp", "->", "getMaskElt", "(", "i", ")", "<", "<NUM_LIT>", ";", "if", "(", "CanFold", ")", "{", "SDValue", "BC00", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "BC0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "BC01", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "BC0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "NewBinOp", "=", "DAG", ".", "getNode", "(", "BC0", ".", "getOpcode", "(", ")", ",", "dl", ",", "VT", ",", "BC00", ",", "BC01", ")", ";", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "NewBinOp", ",", "N1", ",", "SVOp", "->", "getMask", "(", ")", ")", ";", "}", "}", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Elts", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "SDValue", "Elt", "=", "getShuffleScalarElt", "(", "N", ",", "i", ",", "DAG", ",", "<NUM_LIT>", ")", ")", "{", "Elts", ".", "push_back", "(", "Elt", ")", ";", "continue", ";", "}", "Elts", ".", "clear", "(", ")", ";", "break", ";", "}", "if", "(", "Elts", ".", "size", "(", ")", "==", "VT", ".", "getVectorNumElements", "(", ")", ")", "if", "(", "SDValue", "LD", "=", "EltsFromConsecutiveLoads", "(", "VT", ",", "Elts", ",", "dl", ",", "DAG", ",", "true", ")", ")", "return", "LD", ";", "if", "(", "SDValue", "ShufConcat", "=", "combineShuffleOfConcatUndef", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "ShufConcat", ";", "if", "(", "isTargetShuffle", "(", "N", "->", "getOpcode", "(", ")", ")", ")", "{", "SDValue", "Op", "(", "N", ",", "<NUM_LIT>", ")", ";", "if", "(", "SDValue", "Shuffle", "=", "combineTargetShuffle", "(", "Op", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Shuffle", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "NonceMask", ";", "NonceMask", ".", "push_back", "(", "<NUM_LIT>", ")", ";", "if", "(", "combineX86ShufflesRecursively", "(", "{", "Op", "}", ",", "<NUM_LIT>", ",", "Op", ",", "NonceMask", ",", "{", "}", ",", "<NUM_LIT>", ",", "false", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ")", "return", "SDValue", "(", ")", ";", "}", "return", "SDValue", "(", ")", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	11,735	[ ",", "MVT", "::", "i8", ")", ",", "EFLAGS", ")", ";" ]	[ "unsigned", "size", "=", "<NUM_LIT>", ";", "switch", "(", "T", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Invalid value type!", "<STR_LIT>", ")", ";", "case", "MVT", "::", "i8", ":", "Reg", "=", "X86", "::", "AL", ";", "size", "=", "<NUM_LIT>", ";", "break", ";", "case", "MVT", "::", "i16", ":", "Reg", "=", "X86", "::", "AX", ";", "size", "=", "<NUM_LIT>", ";", "break", ";", "case", "MVT", "::", "i32", ":", "Reg", "=", "X86", "::", "EAX", ";", "size", "=", "<NUM_LIT>", ";", "break", ";", "case", "MVT", "::", "i64", ":", "assert", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "<STR_LIT>", "Node not type legal!", "<STR_LIT>", ")", ";", "Reg", "=", "X86", "::", "RAX", ";", "size", "=", "<NUM_LIT>", ";", "break", ";", "}", "SDValue", "cpIn", "=", "DAG", ".", "getCopyToReg", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DL", ",", "Reg", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "SDValue", "(", ")", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "cpIn", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getTargetConstant", "(", "size", ",", "MVT", "::", "i8", ")", ",", "cpIn", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "Other", ",", "MVT", "::", "Glue", ")", ";", "MachineMemOperand", "*", "MMO", "=", "cast", "<", "AtomicSDNode", ">", "(", "Op", ")", "->", "getMemOperand", "(", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "Tys", ",", "Ops", ",", "T", ",", "MMO", ")", ";", "SDValue", "cpOut", "=", "DAG", ".", "getCopyFromReg", "(", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DL", ",", "Reg", ",", "T", ",", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "EFLAGS", "=", "DAG", ".", "getCopyFromReg", "(", "cpOut", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DL", ",", "X86", "::", "EFLAGS", ",", "MVT", "::", "i32", ",", "cpOut", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Success", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "Op", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "X86", "::", "COND_E" ]
LLVM	AMDGPU	CPP	code_generation	GPU	11,736	[ "bool", "AMDGPUInstructionSelector", "::", "select", "(", "MachineInstr", "&", "I", ")", "{", "if", "(", "I", ".", "isPHI", "(", ")", ")", "return", "selectPHI", "(", "I", ")", ";", "if", "(", "!", "I", ".", "isPreISelOpcode", "(", ")", ")", "{", "if", "(", "I", ".", "isCopy", "(", ")", ")", "return", "selectCOPY", "(", "I", ")", ";", "return", "true", ";", "}", "switch", "(", "I", ".", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "::", "G_AND", ":", "case", "TargetOpcode", "::", "G_OR", ":", "case", "TargetOpcode", "::", "G_XOR", ":", "if", "(", "selectImpl", "(", "I", ",", "", "CoverageInfo", ")", ")", "return", "true", ";", "return", "selectG_AND_OR_XOR", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_ADD", ":", "case", "TargetOpcode", "::", "G_SUB", ":", "if", "(", "selectImpl", "(", "I", ",", "", "CoverageInfo", ")", ")", "return", "true", ";", "return", "selectG_ADD_SUB", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_UADDO", ":", "case", "TargetOpcode", "::", "G_USUBO", ":", "case", "TargetOpcode", "::", "G_UADDE", ":", "case", "TargetOpcode", "::", "G_USUBE", ":", "return", "selectG_UADDO_USUBO_UADDE_USUBE", "(", "I", ")", ";", "case", "AMDGPU", "::", "G_AMDGPU_MAD_U64_U32", ":", "case", "AMDGPU", "::", "G_AMDGPU_MAD_I64_I32", ":", "return", "selectG_AMDGPU_MAD_64_32", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTTOPTR", ":", "case", "TargetOpcode", "::", "G_BITCAST", ":", "case", "TargetOpcode", "::", "G_PTRTOINT", ":", "return", "selectCOPY", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_CONSTANT", ":", "case", "TargetOpcode", "::", "G_FCONSTANT", ":", "return", "selectG_CONSTANT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_FNEG", ":", "if", "(", "selectImpl", "(", "I", ",", "", "CoverageInfo", ")", ")", "return", "true", ";", "return", "selectG_FNEG", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_FABS", ":", "if", "(", "selectImpl", "(", "I", ",", "", "CoverageInfo", ")", ")", "return", "true", ";", "return", "selectG_FABS", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_EXTRACT", ":", "return", "selectG_EXTRACT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_MERGE_VALUES", ":", "case", "TargetOpcode", "::", "G_CONCAT_VECTORS", ":", "return", "selectG_MERGE_VALUES", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_UNMERGE_VALUES", ":", "return", "selectG_UNMERGE_VALUES", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_BUILD_VECTOR", ":", "case", "TargetOpcode", "::", "G_BUILD_VECTOR_TRUNC", ":", "return", "selectG_BUILD_VECTOR", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_PTR_ADD", ":", "if", "(", "selectImpl", "(", "I", ",", "", "CoverageInfo", ")", ")", "return", "true", ";", "return", "selectG_PTR_ADD", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_IMPLICIT_DEF", ":", "return", "selectG_IMPLICIT_DEF", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_FREEZE", ":", "return", "selectCOPY", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INSERT", ":", "return", "selectG_INSERT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTRINSIC", ":", "case", "TargetOpcode", "::", "G_INTRINSIC_CONVERGENT", ":", "return", "selectG_INTRINSIC", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTRINSIC_W_SIDE_EFFECTS", ":", "case", "TargetOpcode", "::", "G_INTRINSIC_CONVERGENT_W_SIDE_EFFECTS", ":", "return", "selectG_INTRINSIC_W_SIDE_EFFECTS", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_ICMP", ":", "case", "TargetOpcode", "::", "G_FCMP", ":", "if", "(", "selectG_ICMP_or_FCMP", "(", "I", ")", ")", "return", "true", ";", "return", "selectImpl", "(", "I", ",", "", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "case", "TargetOpcode", "::", "G_STORE", ":", "case", "TargetOpcode", "::", "G_ATOMIC_CMPXCHG", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_XCHG", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_ADD", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_SUB", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_AND", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_OR", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_XOR", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_MIN", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_MAX", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_UMIN", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_UMAX", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_UINC_WRAP", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_UDEC_WRAP", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_FADD", ":", "case", "AMDGPU", "::", "G_AMDGPU_ATOMIC_FMIN", ":", "case", "AMDGPU", "::", "G_AMDGPU_ATOMIC_FMAX", ":", "return", "selectG_LOAD_STORE_ATOMICRMW", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_SELECT", ":", "return", "selectG_SELECT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_TRUNC", ":", "return", "selectG_TRUNC", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_SEXT", ":", "case", "TargetOpcode", "::", "G_ZEXT", ":", "case", "TargetOpcode", "::", "G_ANYEXT", ":", "case", "TargetOpcode", "::", "G_SEXT_INREG", ":", "if", "(", "MRI", "->", "getType", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "!=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", "&&", "selectImpl", "(", "I", ",", "", "CoverageInfo", ")", ")", "return", "true", ";", "return", "selectG_SZA_EXT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_FPEXT", ":", "if", "(", "selectG_FPEXT", "(", "I", ")", ")", "return", "true", ";", "return", "selectImpl", "(", "I", ",", "", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_BRCOND", ":", "return", "selectG_BRCOND", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_GLOBAL_VALUE", ":", "return", "selectG_GLOBAL_VALUE", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_PTRMASK", ":", "return", "selectG_PTRMASK", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_EXTRACT_VECTOR_ELT", ":", "return", "selectG_EXTRACT_VECTOR_ELT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INSERT_VECTOR_ELT", ":", "return", "selectG_INSERT_VECTOR_ELT", "(", "I", ")", ";", "case", "AMDGPU", "::", "G_AMDGPU_INTRIN_IMAGE_LOAD", ":", "case", "AMDGPU", "::", "G_AMDGPU_INTRIN_IMAGE_LOAD_D16", ":", "case", "AMDGPU", "::", "G_AMDGPU_INTRIN_IMAGE_STORE", ":", "case", "AMDGPU", "::", "G_AMDGPU_INTRIN_IMAGE_STORE_D16", ":", "{", "const", "AMDGPU", "::", "ImageDimIntrinsicInfo", "", "Intr", "=", "AMDGPU", "::", "getImageDimIntrinsicInfo", "(", "AMDGPU", "::", "getIntrinsicID", "(", "I", ")", ")", ";", "assert", "(", "Intr", "&&", "<STR_LIT>", "not an image intrinsic with image pseudo", "<STR_LIT>", ")", ";", "return", "selectImageIntrinsic", "(", "I", ",", "Intr", ")", ";", "}", "case", "AMDGPU", "::", "G_AMDGPU_INTRIN_BVH_INTERSECT_RAY", ":", "return", "selectBVHIntrinsic", "(", "I", ")", ";", "case", "AMDGPU", "::", "G_SBFX", ":", "case", "AMDGPU", "::", "G_UBFX", ":", "return", "selectG_SBFX_UBFX", "(", "I", ")", ";", "case", "AMDGPU", "::", "G_SI_CALL", ":", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "AMDGPU", "::", "SI_CALL", ")", ")", ";", "return", "true", ";", "case", "AMDGPU", "::", "G_AMDGPU_WAVE_ADDRESS", ":", "return", "selectWaveAddress", "(", "I", ")", ";", "case", "AMDGPU", "::", "G_STACKRESTORE", ":", "return", "selectStackRestore", "(", "I", ")", ";", "default", ":", "return", "selectImpl", "(", "I", ",", "", "CoverageInfo", ")", ";", "}", "return", "false", ";", "}" ]	[ "Select", "the", "(", "possibly", "generic", ")", "instruction", "I", "to", "only", "use", "target-specific", "opcodes", "." ]
LLVM	AArch64	TD	next_suggestion	CPU	11,737	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "imm4", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm6", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	11,738	[ "}", "=", "Vdn", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pg", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]
GCC	s390	CPP	program_repair	MPU	11,739	[ "<FIXS>", "return", "false", ";", "<FIXE>" ]	[ "{", "rtx", "subreg", "=", "operand_subword", "(", "dst", ",", "first_subword", ",", "<NUM_LIT>", ",", "mode", ")", ";", "if", "(", "reg_overlap_mentioned_p", "(", "subreg", ",", "src", ")", ")", "<BUGS>", "return", "false", ";", "<BUGE>", "}", "return", "true", ";" ]
GCC	m32c	MD	stmt_completion	MPU	11,740	[ "match_code", "<STR_LIT>", ")" ]	[ "(", "and", "(" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	11,741	[ "O", "<<", "<STR_LIT>", ")", "<STR_LIT>", ";" ]	[ "}", "O", "<<", "<STR_LIT>", ")", "<STR_LIT>", ";", "}", "else", "if", "(", "(", "Imm", "&", "BITMASK_PERM_ENC_MASK", ")", "==", "BITMASK_PERM_ENC", ")", "{", "uint16_t", "AndMask", "=", "(", "Imm", ">>", "BITMASK_AND_SHIFT", ")", "&", "BITMASK_MASK", ";", "uint16_t", "OrMask", "=", "(", "Imm", ">>", "BITMASK_OR_SHIFT", ")", "&", "BITMASK_MASK", ";", "uint16_t", "XorMask", "=", "(", "Imm", ">>", "BITMASK_XOR_SHIFT", ")", "&", "BITMASK_MASK", ";", "if", "(", "AndMask", "==", "BITMASK_MAX", "&&", "OrMask", "==", "<NUM_LIT>", "&&", "countPopulation", "(", "XorMask", ")", "==", "<NUM_LIT>", ")", "{", "O", "<<", "<STR_LIT>", "swizzle(", "<STR_LIT>", "<<", "IdSymbolic", "[", "ID_SWAP", "]", ";", "O", "<<", "<STR_LIT>", ",", "<STR_LIT>", ";", "O", "<<", "formatDec", "(", "XorMask", ")", ";", "O", "<<", "<STR_LIT>", ")", "<STR_LIT>", ";", "}", "else", "if", "(", "AndMask", "==", "BITMASK_MAX", "&&", "OrMask", "==", "<NUM_LIT>", "&&", "XorMask", ">", "<NUM_LIT>", "&&", "isPowerOf2_64", "(", "XorMask", "+", "<NUM_LIT>", ")", ")", "{", "O", "<<", "<STR_LIT>", "swizzle(", "<STR_LIT>", "<<", "IdSymbolic", "[", "ID_REVERSE", "]", ";", "O", "<<", "<STR_LIT>", ",", "<STR_LIT>", ";", "O", "<<", "formatDec", "(", "XorMask", "+", "<NUM_LIT>", ")", ";" ]
LLVM	ARM64	TD	next_suggestion	CPU	11,742	[ "}" ]	[ "def", "Wri", ":", "BaseBitfieldImmWith2RegArgs", "<", "opc", ",", "GPR32", ",", "imm0_31", ",", "asm", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	VE	TD	stmt_completion	CPU	11,743	[ "v256f64", ":", "$", "vz", ",", "i32", ":", "$", "vl", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "int_ve_vl_vsubsl_vvvl", "v256f64", ":", "$", "vy", ",", "v256f64", ":", "$", "vz", ",", "i32", ":", "$", "vl", ")", ",", "(", "VSUBSLvvl", "v256f64", ":", "$", "vy", "," ]
LLVM	Hexagon	TD	next_suggestion	DSP	11,744	[ "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";" ]	[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";" ]
LLVM	ARM64	CPP	code_generation	CPU	11,745	[ "void", "ARM64AppleInstPrinter", "::", "printInst", "(", "const", "MCInst", "", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ")", "{", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "StringRef", "Layout", ",", "Mnemonic", ";", "bool", "IsTbx", ";", "if", "(", "isTblTbxInstruction", "(", "MI", "->", "getOpcode", "(", ")", ",", "Layout", ",", "IsTbx", ")", ")", "{", "O", "<<", "<STR_LIT>", "\\t", "<STR_LIT>", "<<", "(", "IsTbx", "?", "<STR_LIT>", "tbx", "<STR_LIT>", ":", "<STR_LIT>", "tbl", "<STR_LIT>", ")", "<<", "Layout", "<<", "'", "\\t", "'", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", "<<", "<STR_LIT>", ", ", "<STR_LIT>", ";", "unsigned", "ListOpNum", "=", "IsTbx", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "printVectorList", "(", "MI", ",", "ListOpNum", ",", "O", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "O", "<<", "<STR_LIT>", ", ", "<STR_LIT>", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "ListOpNum", "+", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "if", "(", "LdStNInstrDesc", "", "LdStDesc", "=", "getLdStNInstrDesc", "(", "Opcode", ")", ")", "{", "O", "<<", "<STR_LIT>", "\\t", "<STR_LIT>", "<<", "LdStDesc", "->", "Mnemonic", "<<", "LdStDesc", "->", "Layout", "<<", "'", "\\t", "'", ";", "int", "OpNum", "=", "LdStDesc", "->", "ListOperand", ";", "printVectorList", "(", "MI", ",", "OpNum", "++", ",", "O", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "if", "(", "LdStDesc", "->", "HasLane", ")", "O", "<<", "'", "[", "'", "<<", "MI", "->", "getOperand", "(", "OpNum", "++", ")", ".", "getImm", "(", ")", "<<", "'", "]", "'", ";", "unsigned", "AddrReg", "=", "MI", "->", "getOperand", "(", "OpNum", "++", ")", ".", "getReg", "(", ")", ";", "O", "<<", "<STR_LIT>", ", [", "<STR_LIT>", "<<", "getRegisterName", "(", "AddrReg", ")", "<<", "'", "]", "'", ";", "if", "(", "LdStDesc", "->", "NaturalOffset", "!=", "<NUM_LIT>", ")", "{", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "OpNum", "++", ")", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "O", "<<", "<STR_LIT>", ", ", "<STR_LIT>", "<<", "getRegisterName", "(", "Reg", ")", ";", "else", "{", "assert", "(", "LdStDesc", "->", "NaturalOffset", "&&", "<STR_LIT>", "no offset on post-inc instruction?", "<STR_LIT>", ")", ";", "O", "<<", "<STR_LIT>", ", #", "<STR_LIT>", "<<", "LdStDesc", "->", "NaturalOffset", ";", "}", "}", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "ARM64InstPrinter", "::", "printInst", "(", "MI", ",", "O", ",", "Annot", ")", ";", "}" ]	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]
LLVM	ARM	CPP	stmt_completion	CPU	11,746	[ ";" ]	[ "AddOptionalDefs", "(", "BuildMI", "(", "", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "}", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "<NUM_LIT>", "]", ")", ")", ";", "}", "return", "ResultReg" ]
LLVM	Hexagon	TD	next_suggestion	DSP	11,747	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "II", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "II", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	11,748	[ "case", "PPC", "::", "ADDI", ":" ]	[ "if", "(", "MRI", "->", "isSSA", "(", ")", ")", "{", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "<", "e", ";", "i", "++", ")", "{", "if", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isReg", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "Reg", ")", ")", "continue", ";", "unsigned", "TrueReg", "=", "TRI", "->", "lookThruCopyLike", "(", "Reg", ",", "MRI", ")", ";", "if", "(", "Register", "::", "isVirtualRegister", "(", "TrueReg", ")", ")", "{", "DefMI", "=", "MRI", "->", "getVRegDef", "(", "TrueReg", ")", ";", "if", "(", "DefMI", "->", "getOpcode", "(", ")", "==", "PPC", "::", "LI", "\|\|", "DefMI", "->", "getOpcode", "(", ")", "==", "PPC", "::", "LI8", ")", "{", "OpNoForForwarding", "=", "i", ";", "break", ";", "}", "}", "}", "}", "else", "{", "ImmInstrInfo", "III", ";", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "bool", "ConvertibleImmForm", "=", "Opc", "==", "PPC", "::", "CMPWI", "\|\|", "Opc", "==", "PPC", "::", "CMPLWI", "\|\|", "Opc", "==", "PPC", "::", "CMPDI", "\|\|", "Opc", "==", "PPC", "::", "CMPLDI", "\|\|", "Opc", "==", "PPC", "::", "ADDI", "\|\|", "Opc", "==", "PPC", "::", "ADDI8", "\|\|", "Opc", "==", "PPC", "::", "ORI", "\|\|", "Opc", "==", "PPC", "::", "ORI8", "\|\|", "Opc", "==", "PPC", "::", "XORI", "\|\|", "Opc", "==", "PPC", "::", "XORI8", "\|\|", "Opc", "==", "PPC", "::", "RLDICL", "\|\|", "Opc", "==", "PPC", "::", "RLDICLo", "\|\|", "Opc", "==", "PPC", "::", "RLDICL_32", "\|\|", "Opc", "==", "PPC", "::", "RLDICL_32_64", "\|\|", "Opc", "==", "PPC", "::", "RLWINM", "\|\|", "Opc", "==", "PPC", "::", "RLWINMo", "\|\|", "Opc", "==", "PPC", "::", "RLWINM8", "\|\|", "Opc", "==", "PPC", "::", "RLWINM8o", ";", "bool", "IsVFReg", "=", "(", "MI", ".", "getNumOperands", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "?", "isVFRegister", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ":", "false", ";", "if", "(", "!", "ConvertibleImmForm", "&&", "!", "instrHasImmForm", "(", "Opc", ",", "IsVFReg", ",", "III", ",", "true", ")", ")", "return", "nullptr", ";", "if", "(", "(", "Opc", "==", "PPC", "::", "OR", "\|\|", "Opc", "==", "PPC", "::", "OR8", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "return", "nullptr", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "<", "e", ";", "i", "++", ")", "{", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "SeenIntermediateUse", "=", "false", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isUse", "(", ")", "&&", "!", "MO", ".", "isImplicit", "(", ")", ")", "{", "Register", "Reg", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "DefMI", "=", "getDefMIPostRA", "(", "Reg", ",", "MI", ",", "SeenIntermediateUse", ")", ";", "if", "(", "DefMI", ")", "{", "switch", "(", "DefMI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "PPC", "::", "LI", ":", "case", "PPC", "::", "LI8", ":", "case", "PPC", "::", "ADDItocL", ":" ]
GCC	arm	MD	stmt_completion	CPU	11,749	[ "V2SI", "V2SF", "DI", "]", ")" ]	[ "(", "define_mode_iterator", "VDXMOV", "[", "V8QI", "V4HI", "V4HF", "V4BF" ]
GCC	sparc	MD	stmt_completion	CPU	11,750	[ "match_code", "<STR_LIT>", ")" ]	[ "(", "and", "(" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	11,751	[ "MatchOperand_NoMatch", ";" ]	[ "lex", "(", ")", ";", "IsReal", "=", "true", ";", "Negate", "=", "true", ";", "}", "if", "(", "IsReal", ")", "{", "StringRef", "Num", "=", "getTokenStr", "(", ")", ";", "lex", "(", ")", ";", "APFloat", "RealVal", "(", "APFloat", "::", "IEEEdouble", "(", ")", ")", ";", "auto", "roundMode", "=", "APFloat", "::", "rmNearestTiesToEven", ";", "if", "(", "errorToBool", "(", "RealVal", ".", "convertFromString", "(", "Num", ",", "roundMode", ")", ".", "takeError", "(", ")", ")", ")", "{", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "Negate", ")", "RealVal", ".", "changeSign", "(", ")", ";", "Operands", ".", "push_back", "(", "AMDGPUOperand", "::", "CreateImm", "(", "this", ",", "RealVal", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ",", "S", ",", "AMDGPUOperand", "::", "ImmTyNone", ",", "true", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "else", "{", "int64_t", "IntVal", ";", "const", "MCExpr", "*", "Expr", ";", "SMLoc", "S", "=", "getLoc", "(", ")", ";", "if", "(", "HasSP3AbsModifier", ")", "{", "SMLoc", "EndLoc", ";", "if", "(", "getParser", "(", ")", ".", "parsePrimaryExpr", "(", "Expr", ",", "EndLoc", ",", "nullptr", ")", ")", "return", "MatchOperand_ParseFail", ";", "}", "else", "{", "if", "(", "Parser", ".", "parseExpression", "(", "Expr", ")", ")", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "Expr", "->", "evaluateAsAbsolute", "(", "IntVal", ")", ")", "{", "Operands", ".", "push_back", "(", "AMDGPUOperand", "::", "CreateImm", "(", "this", ",", "IntVal", ",", "S", ")", ")", ";", "}", "else", "{", "Operands", ".", "push_back", "(", "AMDGPUOperand", "::", "CreateExpr", "(", "this", ",", "Expr", ",", "S", ")", ")", ";", "}", "return", "MatchOperand_Success", ";", "}", "return" ]
LLVM	SPIRV	CPP	stmt_completion	Virtual ISA	11,752	[ ",", "MF", ",", "R", ")", ";" ]	[ "void", "add", "(", "const", "Argument", "", "Arg", ",", "MachineFunction", "", "MF", ",", "Register", "R", ")", "{", "DT", ".", "add", "(", "Arg" ]
LLVM	R600	CPP	stmt_completion	GPU	11,753	[ ".", "addReg", "(", "AMDGPU", "::", "VGPR0", ")", ".", "addReg", "(", "AMDGPU", "::", "VGPR0", ")", ".", "addReg", "(", "AMDGPU", "::", "VGPR0", ")", ".", "addReg", "(", "AMDGPU", "::", "VGPR0", ")", ";" ]	[ "if", "(", "MBB", ".", "getParent", "(", ")", "->", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", "->", "ShaderType", "!=", "ShaderType", "::", "PIXEL", "\|\|", "!", "shouldSkip", "(", "&", "MBB", ",", "&", "MBB", ".", "getParent", "(", ")", "->", "back", "(", ")", ")", ")", "return", ";", "MachineBasicBlock", "::", "iterator", "Insert", "=", "&", "MI", ";", "++", "Insert", ";", "BuildMI", "(", "MBB", ",", "Insert", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_CBRANCH_EXECNZ", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "AMDGPU", "::", "EXEC", ")", ";", "BuildMI", "(", "MBB", ",", "Insert", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "EXP", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")" ]
GCC	mips	MD	program_repair	CPU	11,754	[ "<FIXS>", "(", "define_insn", "<STR_LIT>", "<FIXE>", "<FIXS>", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "+", "<NUM_LIT>", ")", "<FIXE>", "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>", "<FIXS>", "(", "define_insn", "<STR_LIT>", "<FIXE>", "<FIXS>", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "+", "<NUM_LIT>", ")", "<FIXE>", "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "(", "define_insn", "<STR_LIT>", "<FIXE>", "<FIXS>", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "+", "<NUM_LIT>", ")", "<FIXE>", "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>", "<FIXS>", "(", "define_insn", "<STR_LIT>", "<FIXE>", "<FIXS>", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "+", "<NUM_LIT>", ")", "<FIXE>", "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]	[ "DONE", "}", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "le", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "<BUGS>", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "+", "<NUM_LIT>", ")", "<BUGE>", "return", "<STR_LIT>", "}", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "]", ")", "<BUGE>", "<BUGS>", "(", "define_insn", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "le", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "<BUGS>", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "+", "<NUM_LIT>", ")", "<BUGE>", "return", "<STR_LIT>", "}", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "<BUGE>", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "match_operand", ":", "VOID", "<NUM_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "le", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "<BUGS>", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "+", "<NUM_LIT>", ")", "<BUGE>", "return", "<STR_LIT>", "}", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "]", ")", "<BUGE>", "<BUGS>", "(", "define_insn", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "le", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "<BUGS>", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "+", "<NUM_LIT>", ")", "<BUGE>", "return", "<STR_LIT>", "}", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "<BUGE>", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "match_operand", ":", "VOID", "<NUM_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", ")" ]
LLVM	OR1K	CPP	stmt_completion	CPU	11,755	[ ";" ]	[ "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "assert", "(", "(", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "<STR_LIT>", "Unexpected instr type to insert", "<STR_LIT>", ")", ";", "const", "BasicBlock", "", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "I", "=", "BB", ";", "++", "I", ";", "MachineBasicBlock", "", "thisMBB", "=", "BB", ";", "MachineFunction", "", "F", "=", "BB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "", "copy0MBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "", "copy1MBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "insert", "(", "I", ",", "copy0MBB", ")", ";", "F", "->", "insert", "(", "I", ",", "copy1MBB", ")", ";", "copy1MBB", "->", "splice", "(", "copy1MBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "copy1MBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "copy0MBB", ")", ";", "BB", "->", "addSuccessor", "(", "copy1MBB", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "copy1MBB", ")", ";", "BB", "=", "copy0MBB", ";", "BB", "->", "addSuccessor", "(", "copy1MBB", ")", ";", "BB", "=", "copy1MBB" ]
GCC	i386	MD	program_repair	CPU	11,756	[ "<FIXS>", "(", "match_operand", ":", "VF_128_256", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]	[ "[", "(", "set", "(", "match_operand", ":", "VF_128_256", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "VF_128_256", "[", "(", "match_operand", ":", "VF_128_256", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "match_operand", ":", "VF_128_256", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "match_operand", ":", "VF_128_256", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_BLENDV", ")", ")", "]", "<STR_LIT>" ]
GCC	powerpcspe	CPP	next_suggestion	CPU	11,757	[ "}" ]	[ "static", "_", "_", "inline", "vec_int4", "spu_and", "(", "vec_int4", "a", ",", "signed", "int", "b", ")", "{", "return", "(", "(", "vec_int4", ")", "(", "si_andi", "(", "(", "qword", ")", "(", "a", ")", ",", "b", ")", ")", ")", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	11,758	[ "}" ]	[ "auto", "&", "DL", "=", "Func", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "auto", "Int64Ty", "=", "Type", "::", "getInt64Ty", "(", "Func", ".", "getContext", "(", ")", ")", ";", "if", "(", "HiddenArgNumBytes", ">=", "<NUM_LIT>", ")", "emitKernelArg", "(", "DL", ",", "Int64Ty", ",", "<STR_LIT>", "hidden_global_offset_x", "<STR_LIT>", ",", "Offset", ",", "Args", ")", ";", "if", "(", "HiddenArgNumBytes", ">=", "<NUM_LIT>", ")", "emitKernelArg", "(", "DL", ",", "Int64Ty", ",", "<STR_LIT>", "hidden_global_offset_y", "<STR_LIT>", ",", "Offset", ",", "Args", ")", ";", "if", "(", "HiddenArgNumBytes", ">=", "<NUM_LIT>", ")", "emitKernelArg", "(", "DL", ",", "Int64Ty", ",", "<STR_LIT>", "hidden_global_offset_z", "<STR_LIT>", ",", "Offset", ",", "Args", ")", ";", "auto", "Int8PtrTy", "=", "Type", "::", "getInt8PtrTy", "(", "Func", ".", "getContext", "(", ")", ",", "AMDGPUAS", "::", "GLOBAL_ADDRESS", ")", ";", "if", "(", "HiddenArgNumBytes", ">=", "<NUM_LIT>", ")", "{", "if", "(", "Func", ".", "getParent", "(", ")", "->", "getNamedMetadata", "(", "<STR_LIT>", "llvm.printf.fmts", "<STR_LIT>", ")", ")", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "<STR_LIT>", "hidden_printf_buffer", "<STR_LIT>", ",", "Offset", ",", "Args", ")", ";", "else", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "<STR_LIT>", "hidden_none", "<STR_LIT>", ",", "Offset", ",", "Args", ")", ";", "}", "if", "(", "HiddenArgNumBytes", ">=", "<NUM_LIT>", ")", "{", "if", "(", "Func", ".", "hasFnAttribute", "(", "<STR_LIT>", "calls-enqueue-kernel", "<STR_LIT>", ")", ")", "{", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "<STR_LIT>", "hidden_default_queue", "<STR_LIT>", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "<STR_LIT>", "hidden_completion_action", "<STR_LIT>", ",", "Offset", ",", "Args", ")", ";", "}", "else", "{", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "<STR_LIT>", "hidden_none", "<STR_LIT>", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "<STR_LIT>", "hidden_none", "<STR_LIT>", ",", "Offset", ",", "Args", ")", ";" ]
GCC	arm	CPP	stmt_completion	CPU	11,759	[ "a", ")", "{" ]	[ "vcnt_s8", "(", "int8x8_t", "_", "_" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	11,760	[ "<STR_LIT>", ";" ]	[ "if", "(", "MV5", ")", "return", "<STR_LIT>", "hexagonv5", "<STR_LIT>", ";", "if", "(", "MV55", ")", "return", "<STR_LIT>", "hexagonv55", "<STR_LIT>", ";", "if", "(", "MV60", ")", "return", "<STR_LIT>", "hexagonv60" ]
GCC	i386	CPP	next_suggestion	CPU	11,761	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_unpacklo_epi16", "(", "_", "_", "m256i", "_", "_", "W", ",", "_", "_", "mmask16", "_", "_", "U", ",", "_", "_", "m256i", "_", "_", "A", ",", "_", "_", "m256i", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_punpcklwd256_mask", "(", "(", "_", "_", "v16hi", ")", "_", "_", "A", ",", "(", "_", "_", "v16hi", ")", "_", "_", "B", ",", "(", "_", "_", "v16hi", ")", "_", "_", "W", ",", "(", "_", "_", "mmask16", ")", "_", "_", "U", ")", ";" ]
LLVM	AArch64	CPP	code_generation	CPU	11,762	[ "void", "AArch64TargetLowering", "::", "insertCopiesSplitCSR", "(", "MachineBasicBlock", "", "Entry", ",", "const", "SmallVectorImpl", "<", "MachineBasicBlock", "", ">", "&", "Exits", ")", "const", "{", "const", "AArch64RegisterInfo", "", "TRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "const", "MCPhysReg", "", "IStart", "=", "TRI", "->", "getCalleeSavedRegsViaCopy", "(", "Entry", "->", "getParent", "(", ")", ")", ";", "if", "(", "!", "IStart", ")", "return", ";", "const", "TargetInstrInfo", "", "TII", "=", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "MachineRegisterInfo", "", "MRI", "=", "&", "Entry", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "Entry", "->", "begin", "(", ")", ";", "for", "(", "const", "MCPhysReg", "", "I", "=", "IStart", ";", "", "I", ";", "++", "I", ")", "{", "const", "TargetRegisterClass", "", "RC", "=", "nullptr", ";", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "", "I", ")", ")", "RC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "", "I", ")", ")", "RC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected register class in CSRsViaCopy!", "<STR_LIT>", ")", ";", "unsigned", "NewVR", "=", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ";", "assert", "(", "Entry", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "Attribute", "::", "NoUnwind", ")", "&&", "<STR_LIT>", "Function should be nounwind in insertCopiesSplitCSR!", "<STR_LIT>", ")", ";", "Entry", "->", "addLiveIn", "(", "", "I", ")", ";", "BuildMI", "(", "", "Entry", ",", "MBBI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "NewVR", ")", ".", "addReg", "(", "", "I", ")", ";", "for", "(", "auto", "", "Exit", ":", "Exits", ")", "BuildMI", "(", "", "Exit", ",", "Exit", "->", "getFirstTerminator", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "*", "I", ")", ".", "addReg", "(", "NewVR", ")", ";", "}", "}" ]	[ "Insert", "explicit", "copies", "in", "entry", "and", "exit", "blocks", "." ]
GCC	arm	MD	next_suggestion	CPU	11,763	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "[", "(", "unspec_volatile", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "VUNSPEC_SET_FPSCR", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM	Lanai	CPP	stmt_completion	CPU	11,764	[ "(", "uint8_t", "OSABI", ")", "{" ]	[ "std", "::", "unique_ptr", "<", "MCObjectTargetWriter", ">", "llvm", "::", "createLanaiELFObjectWriter" ]
LLVM	Hexagon	TD	next_suggestion	DSP	11,765	[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "LC1", ",", "SA1", "]", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
LLVM	Mips	CPP	next_suggestion	CPU	11,766	[ "case", "MachineOperand", "::", "MO_BlockAddress", ":" ]	[ "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid target flag!", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Kind", "=", "MipsMCSymbolRefExpr", "::", "VK_Mips_None", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Kind", "=", "MipsMCSymbolRefExpr", "::", "VK_Mips_GPREL", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Kind", "=", "MipsMCSymbolRefExpr", "::", "VK_Mips_GOT_CALL", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Kind", "=", "MipsMCSymbolRefExpr", "::", "VK_Mips_GOT", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Kind", "=", "MipsMCSymbolRefExpr", "::", "VK_Mips_ABS_HI", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Kind", "=", "MipsMCSymbolRefExpr", "::", "VK_Mips_ABS_LO", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Kind", "=", "MipsMCSymbolRefExpr", "::", "VK_Mips_TLSGD", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Kind", "=", "MipsMCSymbolRefExpr", "::", "VK_Mips_GOTTPREL", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Kind", "=", "MipsMCSymbolRefExpr", "::", "VK_Mips_TPREL_HI", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Kind", "=", "MipsMCSymbolRefExpr", "::", "VK_Mips_TPREL_LO", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Kind", "=", "MipsMCSymbolRefExpr", "::", "VK_Mips_GPOFF_HI", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Kind", "=", "MipsMCSymbolRefExpr", "::", "VK_Mips_GPOFF_LO", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Kind", "=", "MipsMCSymbolRefExpr", "::", "VK_Mips_GOT_DISP", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Kind", "=", "MipsMCSymbolRefExpr", "::", "VK_Mips_GOT_PAGE", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Kind", "=", "MipsMCSymbolRefExpr", "::", "VK_Mips_GOT_OFST", ";", "break", ";", "}", "switch", "(", "MOTy", ")", "{", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "Symbol", "=", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "Symbol", "=", "Mang", "->", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ";", "break", ";" ]
GCC	i386	MD	program_repair	CPU	11,767	[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]	[ "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	ARM	TD	next_suggestion	CPU	11,768	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isCommutable", "=", "Commutable", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";" ]
GCC	sparc	CPP	stmt_completion	CPU	11,769	[ "true", ";" ]	[ "static", "bool", "sparc_frame_pointer_required", "(", "void", ")", "{", "if", "(", "cfun", "->", "calls_alloca", ")", "return", "true", ";", "if", "(", "cfun", "->", "has_nonlocal_label", ")", "return" ]
LLVM	Hexagon	TD	next_suggestion	DSP	11,770	[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]	[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]
LLVM	X86	CPP	code_generation	CPU	11,771	[ "SDValue", "X86SelectionDAGInfo", "::", "EmitTargetCodeForMemset", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align", ",", "bool", "isVolatile", ",", "MachinePointerInfo", "DstPtrInfo", ")", "const", "{", "ConstantSDNode", "", "ConstantSize", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Size", ")", ";", "const", "X86Subtarget", "&", "Subtarget", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "const", "MCPhysReg", "ClobberSet", "[", "]", "=", "{", "X86", "::", "RCX", ",", "X86", "::", "RAX", ",", "X86", "::", "RDI", ",", "X86", "::", "ECX", ",", "X86", "::", "EAX", ",", "X86", "::", "EDI", "}", ";", "assert", "(", "!", "isBaseRegConflictPossible", "(", "DAG", ",", "ClobberSet", ")", ")", ";", "if", "(", "DstPtrInfo", ".", "getAddrSpace", "(", ")", ">=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "(", "Align", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", "\|\|", "!", "ConstantSize", "\|\|", "ConstantSize", "->", "getZExtValue", "(", ")", ">", "Subtarget", ".", "getMaxInlineSizeThreshold", "(", ")", ")", "{", "ConstantSDNode", "", "V", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Src", ")", ";", "if", "(", "const", "char", "", "bzeroEntry", "=", "V", "&&", "V", "->", "isNullValue", "(", ")", "?", "Subtarget", ".", "getBZeroEntry", "(", ")", ":", "nullptr", ")", "{", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "EVT", "IntPtr", "=", "TLI", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "Type", "", "IntPtrTy", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "getIntPtrType", "(", "", "DAG", ".", "getContext", "(", ")", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Dst", ";", "Entry", ".", "Ty", "=", "IntPtrTy", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "Chain", ")", ".", "setLibCallee", "(", "CallingConv", "::", "C", ",", "Type", "::", "getVoidTy", "(", "", "DAG", ".", "getContext", "(", ")", ")", ",", "DAG", ".", "getExternalSymbol", "(", "bzeroEntry", ",", "IntPtr", ")", ",", "std", "::", "move", "(", "Args", ")", ")", ".", "setDiscardResult", "(", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "TLI", ".", "LowerCallTo", "(", "CLI", ")", ";", "return", "CallResult", ".", "second", ";", "}", "return", "SDValue", "(", ")", ";", "}", "uint64_t", "SizeVal", "=", "ConstantSize", "->", "getZExtValue", "(", ")", ";", "SDValue", "InFlag", ";", "EVT", "AVT", ";", "SDValue", "Count", ";", "ConstantSDNode", "*", "ValC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Src", ")", ";", "unsigned", "BytesLeft", "=", "<NUM_LIT>", ";", "if", "(", "ValC", ")", "{", "unsigned", "ValReg", ";", "uint64_t", "Val", "=", "ValC", "->", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ";", "switch", "(", "Align", "&", "<NUM_LIT>", ")", "{", "case", "<NUM_LIT>", ":", "AVT", "=", "MVT", "::", "i16", ";", "ValReg", "=", "X86", "::", "AX", ";", "Val", "=", "(", "Val", "<<", "<NUM_LIT>", ")", "\|", "Val", ";", "break", ";", "case", "<NUM_LIT>", ":", "AVT", "=", "MVT", "::", "i32", ";", "ValReg", "=", "X86", "::", "EAX", ";", "Val", "=", "(", "Val", "<<", "<NUM_LIT>", ")", "\|", "Val", ";", "Val", "=", "(", "Val", "<<", "<NUM_LIT>", ")", "\|", "Val", ";", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", "&&", "(", "(", "Align", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", "{", "AVT", "=", "MVT", "::", "i64", ";", "ValReg", "=", "X86", "::", "RAX", ";", "Val", "=", "(", "Val", "<<", "<NUM_LIT>", ")", "\|", "Val", ";", "}", "break", ";", "default", ":", "AVT", "=", "MVT", "::", "i8", ";", "ValReg", "=", "X86", "::", "AL", ";", "Count", "=", "DAG", ".", "getIntPtrConstant", "(", "SizeVal", ",", "dl", ")", ";", "break", ";", "}", "if", "(", "AVT", ".", "bitsGT", "(", "MVT", "::", "i8", ")", ")", "{", "unsigned", "UBytes", "=", "AVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "Count", "=", "DAG", ".", "getIntPtrConstant", "(", "SizeVal", "/", "UBytes", ",", "dl", ")", ";", "BytesLeft", "=", "SizeVal", "%", "UBytes", ";", "}", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "ValReg", ",", "DAG", ".", "getConstant", "(", "Val", ",", "dl", ",", "AVT", ")", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "AVT", "=", "MVT", "::", "i8", ";", "Count", "=", "DAG", ".", "getIntPtrConstant", "(", "SizeVal", ",", "dl", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "X86", "::", "AL", ",", "Src", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Subtarget", ".", "is64Bit", "(", ")", "?", "X86", "::", "RCX", ":", "X86", "::", "ECX", ",", "Count", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Subtarget", ".", "is64Bit", "(", ")", "?", "X86", "::", "RDI", ":", "X86", "::", "EDI", ",", "Dst", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "Other", ",", "MVT", "::", "Glue", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "DAG", ".", "getValueType", "(", "AVT", ")", ",", "InFlag", "}", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Tys", ",", "Ops", ")", ";", "if", "(", "BytesLeft", ")", "{", "unsigned", "Offset", "=", "SizeVal", "-", "BytesLeft", ";", "EVT", "AddrVT", "=", "Dst", ".", "getValueType", "(", ")", ";", "EVT", "SizeVT", "=", "Size", ".", "getValueType", "(", ")", ";", "Chain", "=", "DAG", ".", "getMemset", "(", "Chain", ",", "dl", ",", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "AddrVT", ",", "Dst", ",", "DAG", ".", "getConstant", "(", "Offset", ",", "dl", ",", "AddrVT", ")", ")", ",", "Src", ",", "DAG", ".", "getConstant", "(", "BytesLeft", ",", "dl", ",", "SizeVT", ")", ",", "Align", ",", "isVolatile", ",", "false", ",", "DstPtrInfo", ".", "getWithOffset", "(", "Offset", ")", ")", ";", "}", "return", "Chain", ";", "}" ]	[ "Emit", "target-specific", "code", "that", "performs", "a", "memset", "." ]
GCC	mips	MD	next_suggestion	CPU	11,772	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "match_operand", ":", "IMSA", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "IMSA", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_MSA_BINSR", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
GCC	aarch64	CPP	stmt_completion	CPU	11,773	[ "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";" ]	[ "if", "(", "(", "GET_CODE", "(", "op", ")", "==", "ASHIFT", "\|\|", "GET_CODE", "(", "op", ")", "==", "ASHIFTRT", "\|\|", "GET_CODE", "(", "op", ")", "==", "LSHIFTRT", "\|\|", "GET_CODE", "(", "op", ")", "==", "ROTATERT", "\|\|", "GET_CODE", "(", "op", ")", "==", "ROTATE", ")", "&&", "CONST_INT_P", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ")", "return" ]
GCC	arm	CPP	stmt_completion	CPU	11,774	[ "_", "c", ",", "_", "_", "imm", ")", ";" ]	[ "_", "_", "arm_viwdupq_n_u32", "(", "uint32_t", "_", "_", "a", ",", "uint32_t", "_", "_", "b", ",", "const", "int", "_", "_", "imm", ")", "{", "uint64_t", "_", "_", "c", "=", "(", "(", "uint64_t", ")", "_", "_", "b", ")", "<<", "<NUM_LIT>", ";", "return", "_", "_", "builtin_mve_viwdupq_n_uv4si", "(", "_", "_", "a", ",", "_" ]
LLVM	SystemZ	TD	stmt_completion	CPU	11,775	[ "M4", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V3", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BD2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]
GCC	sh	CPP	next_suggestion	CPU	11,776	[ "if", "(", "align_functions", "==", "<NUM_LIT>", ")", "{" ]	[ "if", "(", "TARGET_SH5", ")", "align_loops", "=", "<NUM_LIT>", ";", "else", "align_loops", "=", "optimize_size", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "}", "if", "(", "align_jumps", "==", "<NUM_LIT>", ")", "{", "if", "(", "TARGET_SHMEDIA", ")", "align_jumps", "=", "<NUM_LIT>", "<<", "CACHE_LOG", ";", "else", "align_jumps", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "align_jumps", "<", "(", "TARGET_SHMEDIA", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", "align_jumps", "=", "TARGET_SHMEDIA", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";" ]
GCC	rs6000	CPP	stmt_completion	CPU	11,777	[ "_", "C", ",", "_", "_", "D", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_hsub_epi32", "(", "_", "_", "m128i", "_", "_", "A", ",", "_", "_", "m128i", "_", "_", "B", ")", "{", "const", "_", "_", "v16qu", "_", "_", "P", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "const", "_", "_", "v16qu", "_", "_", "Q", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "_", "_", "v4si", "_", "_", "C", "=", "vec_perm", "(", "(", "_", "_", "v4si", ")", "_", "_", "A", ",", "(", "_", "_", "v4si", ")", "_", "_", "B", ",", "_", "_", "P", ")", ";", "_", "_", "v4si", "_", "_", "D", "=", "vec_perm", "(", "(", "_", "_", "v4si", ")", "_", "_", "A", ",", "(", "_", "_", "v4si", ")", "_", "_", "B", ",", "_", "_", "Q", ")", ";", "return", "(", "_", "_", "m128i", ")", "vec_sub", "(", "_" ]
LLVM	Hexagon	TD	next_suggestion	DSP	11,778	[ "let", "InputType", "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isIndirectBranch", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";" ]
GCC	nios2	MD	stmt_completion	MPU	11,779	[ ")" ]	[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>" ]
LLVM	ARM	CPP	stmt_completion	CPU	11,780	[ "Address", ",", "const", "void", "*", "Decoder", ")", "{" ]	[ "static", "DecodeStatus", "DecodePowerTwoOperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t" ]
GCC	arm	MD	next_suggestion	CPU	11,781	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	ARM	CPP	next_suggestion	CPU	11,782	[ "}", "else", "if", "(", "Subtarget", "->", "isRWPI", "(", ")", "&&", "!", "IsRO", ")", "{" ]	[ "BaseAddr", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "POTAddr", ",", "MachinePointerInfo", "::", "getPOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "OffsetCPV", "=", "ARMConstantPoolConstant", "::", "Create", "(", "F", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "{", "BaseAddr", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "POTValue", ",", "MachinePointerInfo", "::", "getPOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "OffsetCPV", "=", "ARMConstantPoolConstant", "::", "Create", "(", "GV", ",", "UseGOT", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "SDValue", "OffsetCPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "OffsetCPV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "OffsetCPAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "OffsetCPAddr", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "OffsetCPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "PtrVT", ",", "BaseAddr", ",", "Offset", ")", ";", "if", "(", "UseGOT", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "return", "Result", ";", "}", "else", "if", "(", "isPositionIndependent", "(", ")", "\|\|", "Subtarget", "->", "isPIP", "(", ")", ")", "{", "bool", "UseGOT_PREL", "=", "!", "TM", ".", "shouldAssumeDSOLocal", "(", "*", "GV", "->", "getParent", "(", ")", ",", "GV", ")", ";", "SDValue", "G", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "<NUM_LIT>", ",", "UseGOT_PREL", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<NUM_LIT>", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "G", ")", ";", "if", "(", "UseGOT_PREL", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "return", "Result", ";", "}", "else", "if", "(", "Subtarget", "->", "isROPI", "(", ")", "&&", "IsRO", ")", "{", "SDValue", "G", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "G", ")", ";", "return", "Result", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	11,783	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "A2_subh_h16_ll", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_679309b8", ",", "TypeALU64", ">", ",", "Enc_bd6011", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	powerpcspe	CPP	next_suggestion	CPU	11,784	[ "}" ]	[ "vec_ushort8", "mask", ";", "vec_ushort8", "bv", ";", "bv", "=", "vec_splat", "(", "(", "vec_ushort8", ")", "(", "si_from_int", "(", "b", ")", ")", ",", "<NUM_LIT>", ")", ";", "mask", "=", "(", "vec_ushort8", ")", "vec_sra", "(", "vec_sl", "(", "bv", ",", "vec_splat_u16", "(", "<NUM_LIT>", ")", ")", ",", "vec_splat_u16", "(", "<NUM_LIT>", ")", ")", ";", "return", "(", "(", "qword", ")", "(", "vec_andc", "(", "vec_sl", "(", "(", "vec_ushort8", ")", "(", "a", ")", ",", "bv", ")", ",", "mask", ")", ")", ")", ";" ]
GCC	s390	CPP	stmt_completion	MPU	11,785	[ "return", "false", ";" ]	[ "struct", "s390_address", "addr", ";", "if", "(", "op2", "!=", "const0_rtx", ")", "op1", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "op1", ",", "op2", ")", ";", "if", "(", "!", "s390_decompose_address", "(", "op1", ",", "&", "addr", ")", ")", "return", "false", ";", "if", "(", "addr", ".", "base", "&&", "!", "REGNO_OK_FOR_BASE_P", "(", "REGNO", "(", "addr", ".", "base", ")", ")", ")", "return", "false", ";", "if", "(", "addr", ".", "indx", "&&", "!", "REGNO_OK_FOR_INDEX_P", "(", "REGNO", "(", "addr", ".", "indx", ")", ")", ")", "return", "false", ";", "if", "(", "addr", ".", "indx", "&&", "s390_tune", "==", "PROCESSOR_2817_Z196", ")", "return", "false", ";", "if", "(", "!", "TARGET_64BIT", "&&", "!", "addr", ".", "pointer", ")" ]
GCC	i386	CPP	program_repair	CPU	11,786	[ "<FIXS>", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "<FIXE>" ]	[ "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<BUGS>", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "<BUGE>", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<BUGS>", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "<BUGE>" ]
GCC	m68k	MD	stmt_completion	MPU	11,787	[ "(", "XF", "<STR_LIT>", ")", "]", ")" ]	[ "(", "define_mode_attr", "round", "[", "(", "SF", "<STR_LIT>", ")", "(", "DF", "<STR_LIT>", ")" ]
LLVM	IA64	CPP	stmt_completion	CPU	11,788	[ ")", ";" ]	[ "bool", "IA64TargetMachine", "::", "addInstSelector", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "PM", ".", "add", "(", "createIA64DAGToDAGInstructionSelector", "(", "*", "this", ")" ]
LLVM	X86	TD	program_repair	CPU	11,789	[ "<FIXS>", "<STR_LIT>", ",", "[", "]", ",", "IIC_MOV", ">", ",", "FoldGenData", "<STR_LIT>", ">", ";", "<FIXE>", "<FIXS>", "<STR_LIT>", ",", "[", "]", ",", "IIC_MOV", ">", ",", "OpSize16", ",", "FoldGenData", "<STR_LIT>", ">", ";", "<FIXE>", "<FIXS>", "<STR_LIT>", ",", "[", "]", ",", "IIC_MOV", ">", ",", "OpSize32", ",", "FoldGenData", "<STR_LIT>", ">", ";", "<FIXE>", "<FIXS>", "<STR_LIT>", ",", "[", "]", ",", "IIC_MOV", ">", ",", "FoldGenData", "<STR_LIT>", ">", ";", "<FIXE>" ]	[ "let", "isCodeGenOnly", "=", "<NUM_LIT>", ",", "ForceDisassemble", "=", "<NUM_LIT>", ",", "hasSideEffects", "=", "<NUM_LIT>", ",", "SchedRW", "=", "[", "WriteMove", "]", "in", "{", "def", "MOV8rr_REV", ":", "I", "<NUM_LIT>", ",", "MRMSrcReg", ",", "(", "outs", "GR8", ":", "$", "dst", ")", ",", "(", "ins", "GR8", ":", "$", "src", ")", ",", "<BUGS>", "<STR_LIT>", ",", "[", "]", ",", "IIC_MOV", ">", ";", "<BUGE>", "def", "MOV16rr_REV", ":", "I", "<NUM_LIT>", ",", "MRMSrcReg", ",", "(", "outs", "GR16", ":", "$", "dst", ")", ",", "(", "ins", "GR16", ":", "$", "src", ")", ",", "<BUGS>", "<STR_LIT>", ",", "[", "]", ",", "IIC_MOV", ">", ",", "OpSize16", ";", "<BUGE>", "def", "MOV32rr_REV", ":", "I", "<NUM_LIT>", ",", "MRMSrcReg", ",", "(", "outs", "GR32", ":", "$", "dst", ")", ",", "(", "ins", "GR32", ":", "$", "src", ")", ",", "<BUGS>", "<STR_LIT>", ",", "[", "]", ",", "IIC_MOV", ">", ",", "OpSize32", ";", "<BUGE>", "def", "MOV64rr_REV", ":", "RI", "<NUM_LIT>", ",", "MRMSrcReg", ",", "(", "outs", "GR64", ":", "$", "dst", ")", ",", "(", "ins", "GR64", ":", "$", "src", ")", ",", "<BUGS>", "<STR_LIT>", ",", "[", "]", ",", "IIC_MOV", ">", ";", "<BUGE>", "}", "let", "canFoldAsLoad", "=", "<NUM_LIT>", ",", "isReMaterializable", "=", "<NUM_LIT>", ",", "SchedRW", "=", "[", "WriteLoad", "]", "in", "{" ]
GCC	aarch64	CPP	program_repair	CPU	11,790	[ "<FIXS>", "ops", "->", "dump", "(", ")", ";", "<FIXE>", "<FIXS>", "if", "(", "ops", "->", "pred_ops", ")", "<FIXE>", "<FIXS>", "if", "(", "ops", "->", "pred_ops", "\|\|", "sve_rename_cycles_per_iter", ")", "<FIXE>" ]	[ "if", "(", "dump_enabled_p", "(", ")", ")", "{", "<BUGS>", "m_ops", ".", "dump", "(", ")", ";", "<BUGE>", "dump_printf_loc", "(", "MSG_NOTE", ",", "vect_location", ",", "<STR_LIT>", " estimated cycles per iteration = %f\\n", "<STR_LIT>", ",", "sve_cycles_per_iter", ".", "as_double", "(", ")", ")", ";", "<BUGS>", "if", "(", "m_ops", ".", "pred_ops", ")", "<BUGE>", "dump_printf_loc", "(", "MSG_NOTE", ",", "vect_location", ",", "<STR_LIT>", " predicate issue = %f\\n", "<STR_LIT>", ",", "sve_pred_issue_cycles_per_iter", ".", "as_double", "(", ")", ")", ";", "<BUGS>", "if", "(", "m_ops", ".", "pred_ops", "\|\|", "sve_rename_cycles_per_iter", ")", "<BUGE>", "dump_printf_loc", "(", "MSG_NOTE", ",", "vect_location", ",", "<STR_LIT>", " non-predicate issue = %f\\n", "<STR_LIT>", ",", "sve_nonpred_issue_cycles_per_iter", ".", "as_double", "(", ")", ")", ";" ]
GCC	m32r	MD	stmt_completion	MPU	11,791	[ "<STR_LIT>", ")" ]	[ "<STR_LIT>", "(", "and", "(", "match_code" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	11,792	[ "NewOpcode", "=", "AMDGPU", "::", "S_LOAD_DWORDX4_IMM", ";" ]	[ "if", "(", "!", "CandMO", ".", "isReg", "(", ")", "\|\|", "CandMO", ".", "getReg", "(", ")", "!=", "RegToFind", "\|\|", "CandMO", ".", "isDef", "(", ")", ")", "continue", ";", "if", "(", "UseMO", ")", "{", "UseMO", "=", "nullptr", ";", "break", ";", "}", "UseMO", "=", "&", "CandMO", ";", "}", "if", "(", "!", "UseMO", "\|\|", "UseMO", "->", "getSubReg", "(", ")", "==", "AMDGPU", "::", "NoSubRegister", ")", "break", ";", "unsigned", "Offset", "=", "RI", ".", "getSubRegIdxOffset", "(", "UseMO", "->", "getSubReg", "(", ")", ")", ";", "unsigned", "SubregSize", "=", "RI", ".", "getSubRegIdxSize", "(", "UseMO", "->", "getSubReg", "(", ")", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "assert", "(", "MRI", ".", "use_nodbg_empty", "(", "DestReg", ")", "&&", "<STR_LIT>", "DestReg should have no users yet.", "<STR_LIT>", ")", ";", "unsigned", "NewOpcode", "=", "-", "<NUM_LIT>", ";", "if", "(", "SubregSize", "==", "<NUM_LIT>", ")", "NewOpcode", "=", "AMDGPU", "::", "S_LOAD_DWORDX8_IMM", ";", "else", "if", "(", "SubregSize", "==", "<NUM_LIT>", ")" ]
GCC	i386	CPP	stmt_completion	CPU	11,793	[ "_", "_", "i", ")", "{" ]	[ "static", "_", "_", "inline", "_", "_", "m64", "_", "mm_set1_pi32", "(", "int" ]
LLVM	X86	CPP	next_suggestion	CPU	11,794	[ "return", "lookupFoldTableImpl", "(", "FoldTable", ",", "RegOp", ")", ";" ]	[ "if", "(", "OpNum", "==", "<NUM_LIT>", ")", "FoldTable", "=", "makeArrayRef", "(", "MemoryFoldTable0", ")", ";", "else", "if", "(", "OpNum", "==", "<NUM_LIT>", ")", "FoldTable", "=", "makeArrayRef", "(", "MemoryFoldTable1", ")", ";", "else", "if", "(", "OpNum", "==", "<NUM_LIT>", ")", "FoldTable", "=", "makeArrayRef", "(", "MemoryFoldTable2", ")", ";", "else", "if", "(", "OpNum", "==", "<NUM_LIT>", ")", "FoldTable", "=", "makeArrayRef", "(", "MemoryFoldTable3", ")", ";", "else", "if", "(", "OpNum", "==", "<NUM_LIT>", ")", "FoldTable", "=", "makeArrayRef", "(", "MemoryFoldTable4", ")", ";", "else", "return", "nullptr", ";" ]
GCC	arm	MD	stmt_completion	CPU	11,795	[ ")", "]" ]	[ "[", "(", "clobber", "(", "const_int", "<NUM_LIT>", ")" ]
GCC	arm	MD	stmt_completion	CPU	11,796	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "eq_attr" ]
GCC	loongarch	CPP	stmt_completion	CPU	11,797	[ "v4i32", ")", "_", "<NUM_LIT>", ")", ";" ]	[ "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_lsx_vpickev_w", "(", "(", "v4i32", ")", "_", "<NUM_LIT>", ",", "(" ]
LLVM	R600	CPP	stmt_completion	GPU	11,798	[ ",", "<NUM_LIT>", ")", ";" ]	[ "const", "SIMachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "unsigned", "RsrcReg", "=", "getRsrcReg", "(", "MFI", "->", "getShaderType", "(", ")", ")", ";", "if", "(", "MFI", "->", "getShaderType", "(", ")", "==", "ShaderType", "::", "COMPUTE", ")", "{", "OutStreamer", "->", "EmitIntValue", "(", "R_00B848_COMPUTE_PGM_RSRC1", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "KernelInfo", ".", "ComputePGMRSrc1", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "R_00B84C_COMPUTE_PGM_RSRC2", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "KernelInfo", ".", "ComputePGMRSrc2", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "R_00B860_COMPUTE_TMPRING_SIZE", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "S_00B860_WAVESIZE", "(", "KernelInfo", ".", "ScratchBlocks", ")", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "OutStreamer", "->", "EmitIntValue", "(", "RsrcReg", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "S_00B028_VGPRS", "(", "KernelInfo", ".", "VGPRBlocks", ")", "\|", "S_00B028_SGPRS", "(", "KernelInfo", ".", "SGPRBlocks", ")" ]
LLVM	AArch64	TD	next_suggestion	CPU	11,799	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "addr", ";" ]	[ "class", "BImm", "<", "bit", "op", ",", "dag", "iops", ",", "string", "asm", ",", "list", "<", "dag", ">", "pattern", ">", ":", "I", "<", "(", "outs", ")", ",", "iops", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "pattern", ">", ",", "Sched", "<", "[", "WriteBr", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "addr", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

LM32

TD

stmt_completion

MPU

11,700

[ ",", "SDTIntUnaryOp", ">", ";" ]

[ "def", "LM32Lo", ":", "SDNode", "<", "<STR_LIT>" ]

GCC

i386

CPP

stmt_completion

CPU

11,701

[ "_", "index", ",", "_", "_", "addr", ",", "_", "_", "scale", ",", "_", "_", "hint", ")", ";" ]

[ "extern", "_", "_", "inline", "void", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_prefetch_i64gather_ps", "(", "_", "_", "m512i", "_", "_", "index", ",", "void", "const", "*", "_", "_", "addr", ",", "int", "_", "_", "scale", ",", "int", "_", "_", "hint", ")", "{", "_", "_", "builtin_ia32_gatherpfqps", "(", "(", "_", "_", "mmask8", ")", "<NUM_LIT>", ",", "(", "_", "_", "v8di", ")", "_" ]

LLVM

Mips

CPP

code_generation

CPU

11,702

[ "void", "MipsTargetLowering", "::", "getOpndList", "(", "SmallVectorImpl", "<", "SDValue", ">", "&", "Ops", ",", "std", "::", "deque", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">", ">", "&", "RegsToPass", ",", "bool", "IsPICCall", ",", "bool", "GlobalOrExternal", ",", "bool", "InternalLinkage", ",", "bool", "IsCallReloc", ",", "CallLoweringInfo", "&", "CLI", ",", "SDValue", "Callee", ",", "SDValue", "Chain", ")", "const", "{", "if", "(", "IsPICCall", "&&", "!", "InternalLinkage", "&&", "IsCallReloc", ")", "{", "unsigned", "GPReg", "=", "ABI", ".", "IsN64", "(", ")", "?", "Mips", "::", "GP_64", ":", "Mips", "::", "GP", ";", "EVT", "Ty", "=", "ABI", ".", "IsN64", "(", ")", "?", "MVT", "::", "i64", ":", "MVT", "::", "i32", ";", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "GPReg", ",", "getGlobalReg", "(", "CLI", ".", "DAG", ",", "Ty", ")", ")", ")", ";", "}", "SDValue", "InFlag", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Chain", "=", "CLI", ".", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "CLI", ".", "DL", ",", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "CLI", ".", "DAG", ".", "getRegister", "(", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ".", "getValueType", "(", ")", ")", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "const", "uint32_t", "*", "Mask", "=", "TRI", "->", "getCallPreservedMask", "(", "CLI", ".", "DAG", ".", "getMachineFunction", "(", ")", ",", "CLI", ".", "CallConv", ")", ";", "assert", "(", "Mask", "&&", "<STR_LIT>", "Missing call preserved mask for calling convention", "<STR_LIT>", ")", ";", "if", "(", "Subtarget", ".", "inMips16HardFloat", "(", ")", ")", "{", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "CLI", ".", "Callee", ")", ")", "{", "llvm", "::", "StringRef", "Sym", "=", "G", "->", "getGlobal", "(", ")", "->", "getName", "(", ")", ";", "Function", "*", "F", "=", "G", "->", "getGlobal", "(", ")", "->", "getParent", "(", ")", "->", "getFunction", "(", "Sym", ")", ";", "if", "(", "F", "&&", "F", "->", "hasFnAttribute", "(", "<STR_LIT>", "__Mips16RetHelper", "<STR_LIT>", ")", ")", "{", "Mask", "=", "MipsRegisterInfo", "::", "getMips16RetHelperMask", "(", ")", ";", "}", "}", "}", "Ops", ".", "push_back", "(", "CLI", ".", "DAG", ".", "getRegisterMask", "(", "Mask", ")", ")", ";", "if", "(", "InFlag", ".", "getNode", "(", ")", ")", "Ops", ".", "push_back", "(", "InFlag", ")", ";", "}" ]

[ "This", "function", "fills", "Ops", ",", "which", "is", "the", "list", "of", "operands", "that", "will", "later", "be", "used", "when", "a", "function", "call", "node", "is", "created", "." ]

GCC

arm

CPP

next_suggestion

CPU

11,703

[ "}" ]

[ "_", "_", "arm_vreinterpretq_u64_s32", "(", "int32x4_t", "_", "_", "a", ")", "{", "return", "(", "uint64x2_t", ")", "_", "_", "a", ";" ]

LLVM

Patmos

CPP

program_repair

VLIW

11,704

[ "<FIXS>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "#Regions: ", "<STR_LIT>", "<<", "num_regions", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "<FIXE>" ]

[ "assert", "(", "UnassignedBlocks", "==", "<NUM_LIT>", ")", ";", "#", "endif", "<BUGS>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "#Regions: ", "<STR_LIT>", "<<", "num_regions", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "<BUGE>", "if", "(", "EnableShowCFGs", ")", "view", "(", ")", ";" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

11,705

[ "for", "(", "int", "Index", "=", "<NUM_LIT>", ";", "Index", "!=", "NumSectors", "+", "DoAlign", ";", "++", "Index", ")", "{" ]

[ "if", "(", "DoAlign", ")", "{", "for", "(", "int", "Index", "=", "<NUM_LIT>", ";", "Index", "!=", "NumSectors", "+", "<NUM_LIT>", ";", "++", "Index", ")", "{", "Value", "*", "PrevV", "=", "ASpanV", "[", "Index", "-", "<NUM_LIT>", "]", ".", "Seg", ".", "Val", ",", "*", "ThisV", "=", "ASpanV", "[", "Index", "]", ".", "Seg", ".", "Val", ";", "Value", "*", "PrevM", "=", "ASpanM", "[", "Index", "-", "<NUM_LIT>", "]", ".", "Seg", ".", "Val", ",", "*", "ThisM", "=", "ASpanM", "[", "Index", "]", ".", "Seg", ".", "Val", ";", "assert", "(", "isSectorTy", "(", "PrevV", "->", "getType", "(", ")", ")", "&&", "isSectorTy", "(", "PrevM", "->", "getType", "(", ")", ")", ")", ";", "ASpanV", "[", "Index", "-", "<NUM_LIT>", "]", ".", "Seg", ".", "Val", "=", "HVC", ".", "vlalignb", "(", "Builder", ",", "PrevV", ",", "ThisV", ",", "AlignVal", ")", ";", "ASpanM", "[", "Index", "-", "<NUM_LIT>", "]", ".", "Seg", ".", "Val", "=", "HVC", ".", "vlalignb", "(", "Builder", ",", "PrevM", ",", "ThisM", ",", "AlignVal", ")", ";", "}", "}", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "ASpanV after vlalign:\\n", "<STR_LIT>", "<<", "ASpanV", "<<", "'", "\\n", "'", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "ASpanM after vlalign:\\n", "<STR_LIT>", "<<", "ASpanM", "<<", "'", "\\n", "'", ";", "}", ")", ";", "auto", "createStore", "=", "[", "&", "]", "(", "IRBuilderBase", "&", "Builder", ",", "const", "ByteSpan", "&", "ASpanV", ",", "const", "ByteSpan", "&", "ASpanM", ",", "int", "Index", ",", "bool", "MakePred", ")", "{", "Value", "*", "Val", "=", "ASpanV", "[", "Index", "]", ".", "Seg", ".", "Val", ";", "Value", "*", "Mask", "=", "ASpanM", "[", "Index", "]", ".", "Seg", ".", "Val", ";", "if", "(", "HVC", ".", "isUndef", "(", "Val", ")", "||", "HVC", ".", "isZero", "(", "Mask", ")", ")", "return", ";", "Value", "*", "Ptr", "=", "createAdjustedPointer", "(", "Builder", ",", "AlignAddr", ",", "SecTy", ",", "Index", "*", "ScLen", ")", ";", "Value", "*", "Predicate", "=", "MakePred", "?", "makeTestIfUnaligned", "(", "Builder", ",", "AlignVal", ",", "ScLen", ")", ":", "nullptr", ";", "int", "Start", "=", "(", "Index", "-", "DoAlign", ")", "*", "ScLen", ";", "int", "Width", "=", "(", "<NUM_LIT>", "+", "DoAlign", ")", "*", "ScLen", ";", "this", "->", "createStore", "(", "Builder", ",", "Val", ",", "Ptr", ",", "Predicate", ",", "ScLen", ",", "HVC", ".", "vlsb", "(", "Builder", ",", "Mask", ")", ",", "VSpan", ".", "section", "(", "Start", ",", "Width", ")", ".", "values", "(", ")", ")", ";", "}", ";" ]

GCC

i386

MD

next_suggestion

CPU

11,706

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

11,707

[ "true", ";" ]

[ "if", "(", "const", "IntrinsicInst", "*", "Intrinsic", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "V", ")", ")", "{", "if", "(", "Intrinsic", "->", "getIntrinsicID", "(", ")", "==", "Intrinsic", "::", "read_register", ")", "return", "isReadRegisterSourceOfDivergence", "(", "Intrinsic", ")", ";", "return", "AMDGPU", "::", "isIntrinsicSourceOfDivergence", "(", "Intrinsic", "->", "getIntrinsicID", "(", ")", ")", ";", "}", "if", "(", "const", "CallInst", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "V", ")", ")", "{", "if", "(", "CI", "->", "isInlineAsm", "(", ")", ")", "return", "isInlineAsmSourceOfDivergence", "(", "CI", ")", ";", "return" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

11,708

[ ")", ";" ]

[ "addSignedImmOperands", "(", "Inst", ",", "N" ]

GCC

i386

CPP

next_suggestion

CPU

11,709

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_maskz_ternarylogic_epi32", "(", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m128i", "_", "_", "A", ",", "_", "_", "m128i", "_", "_", "B", ",", "_", "_", "m128i", "_", "_", "C", ",", "const", "int", "imm", ")", "{", "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_pternlogd128_maskz", "(", "(", "_", "_", "v4si", ")", "_", "_", "A", ",", "(", "_", "_", "v4si", ")", "_", "_", "B", ",", "(", "_", "_", "v4si", ")", "_", "_", "C", ",", "imm", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]

LLVM

X86

CPP

program_repair

CPU

11,710

[ "<FIXS>", "{", "Constant", "*", "Op", "=", "CE", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "Type", "*", "OpTy", "=", "Op", "->", "getType", "(", ")", ",", "*", "Ty", "=", "CE", "->", "getType", "(", ")", ";", "assert", "(", "(", "(", "isa", "PointerType", ">", "(", "OpTy", ")", "&&", "(", "Ty", "==", "Type", "::", "LongTy", "||", "Ty", "==", "Type", "::", "ULongTy", ")", ")", "||", "(", "isa", "PointerType", ">", "(", "Ty", ")", "&&", "(", "OpTy", "==", "Type", "::", "LongTy", "||", "OpTy", "==", "Type", "::", "ULongTy", ")", ")", ")", "||", "(", "(", "(", "TD", ".", "getTypeSize", "(", "Ty", ")", ">=", "TD", ".", "getTypeSize", "(", "OpTy", ")", ")", "&&", "(", "OpTy", "->", "isLosslesslyConvertibleTo", "(", "Ty", ")", ")", ")", ")", "&&", "<STR_LIT>", "FIXME: Don't yet support this kind of constant cast expr", "<STR_LIT>", ")", ";", "S", "+=", "<STR_LIT>", "(", "<STR_LIT>", "+", "valToExprString", "(", "Op", ")", "+", "<STR_LIT>", ")", "<STR_LIT>", ";", "}", "<FIXE>" ]

[ "}", "case", "Instruction", "::", "Cast", ":", "<BUGS>", "assert", "(", "TD", ".", "getTypeSize", "(", "CE", "->", "getType", "(", ")", ")", "==", "TD", ".", "getTypeSize", "(", "CE", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ")", ";", "S", "+=", "<STR_LIT>", "(", "<STR_LIT>", "+", "valToExprString", "(", "CE", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "+", "<STR_LIT>", ")", "<STR_LIT>", ";", "<BUGE>", "break", ";", "case", "Instruction", "::", "Add", ":" ]

LLVM

SystemZ

TD

next_suggestion

CPU

11,711

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V3", "{", "<NUM_LIT>", "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "I4", ";", "bits", "<", "<NUM_LIT>", ">", "M5", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V3", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "I4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M5", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V2", "{", "<NUM_LIT>", "}", ";" ]

GCC

alpha

MD

next_suggestion

MPU

11,712

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

GCC

rs6000

CPP

stmt_completion

CPU

11,713

[ "signed", "int", "a3", ")", "{" ]

[ "inline", "vector", "signed", "int", "vec_vmsumshm", "(", "vector", "signed", "short", "a1", ",", "vector", "signed", "short", "a2", ",", "vector" ]

LLVM

TriCore

TD

stmt_completion

MPU

11,714

[ "<NUM_LIT>", ">", "(", "N", "-", ">", "getSExtValue", "(", ")", ")", ";", "}", "]", ">", ";" ]

[ "def", "immSExt24", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "return", "isInt", "<" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

11,715

[ "I", ";" ]

[ "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "********* Hexagon Hardware Loops *********\\n", "<STR_LIT>", ")", ";", "bool", "Changed", "=", "false", ";", "MLI", "=", "&", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "MDT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "TII", "=", "MF", ".", "getSubtarget", "<", "HexagonSubtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "for", "(", "MachineLoopInfo", "::", "iterator", "I", "=", "MLI", "->", "begin", "(", ")", ",", "E", "=", "MLI", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineLoop", "*", "L", "=", "*" ]

LLVM

TPC

TD

stmt_completion

Virtual ISA

11,716

[ "=", "Opcode", ";" ]

[ "let", "DecoderNamespace", "=", "<STR_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "Switches", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]

GCC

i386

MD

stmt_completion

CPU

11,717

[ ")", ")" ]

[ "(", "and", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]

LLVM

Hexagon

TD

stmt_completion

DSP

11,718

[ "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "ByteAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPredicable", "=", "<NUM_LIT>", ";", "let", "Constraints", "=" ]

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

11,719

[ "if", "(", "RC", "==", "&", "WebAssembly", "::", "V128RegClass", ")", "return", "WebAssembly", "::", "DROP_V128", ";" ]

[ "if", "(", "RC", "==", "&", "WebAssembly", "::", "I64RegClass", ")", "return", "WebAssembly", "::", "DROP_I64", ";", "if", "(", "RC", "==", "&", "WebAssembly", "::", "F32RegClass", ")", "return", "WebAssembly", "::", "DROP_F32", ";", "if", "(", "RC", "==", "&", "WebAssembly", "::", "F64RegClass", ")", "return", "WebAssembly", "::", "DROP_F64", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

11,720

[ "VPTESTM_BROADCAST_CASES", "(", "rmb", ")", "}" ]

[ "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected VT!", "<STR_LIT>", ")", ";", "\\", "VPTESTM_CASE", "(", "v4i32", ",", "DZ128", "#", "#", "SUFFIX", ")", "\\", "VPTESTM_CASE", "(", "v2i64", ",", "QZ128", "#", "#", "SUFFIX", ")", "\\", "VPTESTM_CASE", "(", "v8i32", ",", "DZ256", "#", "#", "SUFFIX", ")", "\\", "VPTESTM_CASE", "(", "v4i64", ",", "QZ256", "#", "#", "SUFFIX", ")", "\\", "VPTESTM_CASE", "(", "v16i32", ",", "DZ", "#", "#", "SUFFIX", ")", "\\", "VPTESTM_CASE", "(", "v8i64", ",", "QZ", "#", "#", "SUFFIX", ")", "VPTESTM_BROADCAST_CASES", "(", "SUFFIX", ")", "\\", "VPTESTM_CASE", "(", "v16i8", ",", "BZ128", "#", "#", "SUFFIX", ")", "\\", "VPTESTM_CASE", "(", "v8i16", ",", "WZ128", "#", "#", "SUFFIX", ")", "\\", "VPTESTM_CASE", "(", "v32i8", ",", "BZ256", "#", "#", "SUFFIX", ")", "\\", "VPTESTM_CASE", "(", "v16i16", ",", "WZ256", "#", "#", "SUFFIX", ")", "\\", "VPTESTM_CASE", "(", "v64i8", ",", "BZ", "#", "#", "SUFFIX", ")", "\\", "VPTESTM_CASE", "(", "v32i16", ",", "WZ", "#", "#", "SUFFIX", ")", "if", "(", "FoldedBCast", ")", "{", "switch", "(", "TestVT", ".", "SimpleTy", ")", "{" ]

LLVM

X86

CPP

program_repair

CPU

11,721

[ "<FIXS>", ":", "FastISel", "(", "mf", ",", "mmi", ",", "vm", ",", "bm", ",", "am", ")", "{", "<FIXE>" ]

[ "public", ":", "explicit", "X86FastISel", "(", "MachineFunction", "&", "mf", ",", "DenseMap", "const", "Value", "*", ",", "unsigned", ">", "&", "vm", ",", "DenseMap", "const", "BasicBlock", "*", ",", "MachineBasicBlock", "*", ">", "&", "bm", ",", "DenseMap", "const", "AllocaInst", "*", ",", "int", ">", "&", "am", ")", "<BUGS>", ":", "FastISel", "(", "mf", ",", "vm", ",", "bm", ",", "am", ")", "{", "<BUGE>", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "X86Subtarget", ">", "(", ")", ";", "StackPtr", "=", "Subtarget", "->", "is64Bit", "(", ")", "?", "X86", "::", "RSP", ":", "X86", "::", "ESP", ";", "X86ScalarSSEf64", "=", "Subtarget", "->", "hasSSE2", "(", ")", ";" ]

LLVM

R600

CPP

stmt_completion

GPU

11,722

[ "MachineNode", ",", "*", "CurDAG", ")", ";" ]

[ "void", "AMDGPUDAGToDAGISel", "::", "PostprocessISelDAG", "(", ")", "{", "if", "(", "Subtarget", ".", "getGeneration", "(", ")", "<", "AMDGPUSubtarget", "::", "SOUTHERN_ISLANDS", ")", "{", "return", ";", "}", "const", "AMDGPUTargetLowering", "&", "Lowering", "=", "(", "*", "(", "const", "AMDGPUTargetLowering", "*", ")", "TLI", ")", ";", "for", "(", "SelectionDAG", "::", "allnodes_iterator", "I", "=", "CurDAG", "->", "allnodes_begin", "(", ")", ",", "E", "=", "CurDAG", "->", "allnodes_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "SDNode", "*", "Node", "=", "I", ";", "switch", "(", "Node", "->", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "CopyToReg", ":", "{", "unsigned", "Reg", "=", "cast", "<", "RegisterSDNode", ">", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getReg", "(", ")", ";", "SDValue", "Val", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "RegInfo", "->", "getRegClass", "(", "Reg", ")", ";", "if", "(", "RC", "!=", "&", "AMDGPU", "::", "SReg_64RegClass", ")", "{", "continue", ";", "}", "if", "(", "!", "Val", ".", "getNode", "(", ")", "->", "isMachineOpcode", "(", ")", "||", "Val", ".", "getNode", "(", ")", "->", "getMachineOpcode", "(", ")", "==", "AMDGPU", "::", "IMPLICIT_DEF", ")", "{", "continue", ";", "}", "const", "MCInstrDesc", "Desc", "=", "TM", ".", "getInstrInfo", "(", ")", "->", "get", "(", "Val", ".", "getNode", "(", ")", "->", "getMachineOpcode", "(", ")", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "TM", ".", "getRegisterInfo", "(", ")", ";", "RegInfo", "->", "setRegClass", "(", "Reg", ",", "TRI", "->", "getRegClass", "(", "Desc", ".", "OpInfo", "[", "<NUM_LIT>", "]", ".", "RegClass", ")", ")", ";", "continue", ";", "}", "}", "MachineSDNode", "*", "MachineNode", "=", "dyn_cast", "<", "MachineSDNode", ">", "(", "I", ")", ";", "if", "(", "!", "MachineNode", ")", "continue", ";", "SDNode", "*", "ResNode", "=", "Lowering", ".", "PostISelFolding", "(" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

11,723

[ "FPreg", ";" ]

[ "NodeTys", ".", "clear", "(", ")", ";", "NodeTys", ".", "push_back", "(", "MVT", "::", "Glue", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "InFlag", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "InFlag", "=", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "NodeTys", ".", "clear", "(", ")", ";", "NodeTys", ".", "push_back", "(", "MVT", "::", "Glue", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "InFlag", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "InFlag", "=", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "NodeTys", ".", "clear", "(", ")", ";", "NodeTys", ".", "push_back", "(", "MVT", "::", "f64", ")", ";", "NodeTys", ".", "push_back", "(", "MVT", "::", "Glue", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "Lo", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "Hi", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "InFlag", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "FPreg", "=", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "NodeTys", ".", "clear", "(", ")", ";", "NodeTys", ".", "push_back", "(", "MVT", "::", "f64", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "MFFSreg", ";", "Ops", "[", "<NUM_LIT>", "]", "=" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

11,724

[ "llvm_unreachable", "(", "<STR_LIT>", "Invalid instruction size", "<STR_LIT>", ")", ";" ]

[ "break", ";", "case", "<NUM_LIT>", ":", "support", "::", "endian", "::", "write", "<", "uint32_t", ">", "(", "OS", ",", "Bits", ",", "E", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "support", "::", "endian", "::", "write", "<", "uint32_t", ">", "(", "OS", ",", "Bits", ">>", "<NUM_LIT>", ",", "E", ")", ";", "support", "::", "endian", "::", "write", "<", "uint32_t", ">", "(", "OS", ",", "Bits", ",", "E", ")", ";", "break", ";", "default", ":" ]

LLVM

ARM

TD

stmt_completion

CPU

11,725

[ "Dt", ",", "<STR_LIT>", ")", ",", "v2i32", ",", "v2i32", ",", "IntOp", ">", ";" ]

[ "def", "v2i32", ":", "N3VDIntSh", "<", "op24", ",", "op23", ",", "<NUM_LIT>", ",", "op11_8", ",", "op4", ",", "f", ",", "itinD32", ",", "OpcodeStr", ",", "!", "strconcat", "(" ]

GCC

m88k

MD

stmt_completion

MPU

11,726

[ "<STR_LIT>", "<STR_LIT>", ")", ")", "<NUM_LIT>", "<NUM_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<NUM_LIT>", "<NUM_LIT>", ")", "(", "define_function_unit", "<STR_LIT>", "<NUM_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr" ]

LLVM

ARM

TD

stmt_completion

CPU

11,727

[ ",", "(", "VBSLd", "DPR", ":", "$", "src1", ",", "DPR", ":", "$", "Vn", ",", "DPR", ":", "$", "Vm", ")", ">", ",", "Requires", "<", "[", "HasNEON", "]", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "v2i32", "(", "int_arm_neon_vbsl", "(", "v2i32", "DPR", ":", "$", "src1", ")", ",", "(", "v2i32", "DPR", ":", "$", "Vn", ")", ",", "(", "v2i32", "DPR", ":", "$", "Vm", ")", ")", ")" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

11,728

[ "AMDGPUPreLegalizerCombinerInfo", "PCInfo", "(", "EnableOpt", ",", "F", ".", "hasOptSize", "(", ")", ",", "F", ".", "hasMinSize", "(", ")", ",", "KB", ",", "MDT", ")", ";" ]

[ "GISelKnownBits", "*", "KB", "=", "&", "getAnalysis", "<", "GISelKnownBitsAnalysis", ">", "(", ")", ".", "get", "(", "MF", ")", ";", "MachineDominatorTree", "*", "MDT", "=", "IsOptNone", "?", "nullptr", ":", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

11,729

[ "isKill", "=", "true", ";" ]

[ "NewSrc", "=", "getX86SubSuperRegister", "(", "Src", ".", "getReg", "(", ")", ",", "<NUM_LIT>", ")", ";", "MachineBasicBlock", "::", "LivenessQueryResult", "LQR", "=", "MI", ".", "getParent", "(", ")", "->", "computeRegisterLiveness", "(", "&", "getRegisterInfo", "(", ")", ",", "NewSrc", ",", "MI", ")", ";", "switch", "(", "LQR", ")", "{", "case", "MachineBasicBlock", "::", "LQR_Unknown", ":", "return", "false", ";", "case", "MachineBasicBlock", "::", "LQR_Live", ":", "isKill", "=", "MI", ".", "killsRegister", "(", "SrcReg", ")", ";", "isUndef", "=", "false", ";", "break", ";", "default", ":", "isKill", "=", "false", ";", "isUndef", "=", "true", ";", "break", ";", "}", "}", "else", "{", "NewSrc", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "RC", ")", ";", "MachineInstr", "*", "Copy", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "TargetOpcode", "::", "COPY", ")", ")", ".", "addReg", "(", "NewSrc", ",", "RegState", "::", "Define", "|", "RegState", "::", "Undef", ",", "X86", "::", "sub_32bit", ")", ".", "addOperand", "(", "Src", ")", ";" ]

LLVM

ARM64

CPP

next_suggestion

CPU

11,730

[ "}" ]

[ "assert", "(", "I", "!=", "MBB", "->", "end", "(", ")", "&&", "<STR_LIT>", "Didn't find MI in its own basic block?", "<STR_LIT>", ")", ";", "Offset", "+=", "TII", "->", "GetInstSizeInBytes", "(", "I", ")", ";", "}", "return", "Offset", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

11,731

[ "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "NoSignedZerosFPMath", ")", "{" ]

[ "MachineFunctionInfo", "(", ")", ",", "LocalMemoryObjects", "(", ")", ",", "KernArgSize", "(", "<NUM_LIT>", ")", ",", "MaxKernArgAlign", "(", "<NUM_LIT>", ")", ",", "LDSSize", "(", "<NUM_LIT>", ")", ",", "ABIArgOffset", "(", "<NUM_LIT>", ")", ",", "IsEntryFunction", "(", "AMDGPU", "::", "isEntryFunctionCC", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ")", ",", "NoSignedZerosFPMath", "(" ]

LLVM

Hexagon

TD

stmt_completion

DSP

11,732

[ ";" ]

[ "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>" ]

GCC

rs6000

MD

stmt_completion

CPU

11,733

[ ")", ")" ]

[ "(", "pc", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "P", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")" ]

LLVM

X86

CPP

next_suggestion

CPU

11,734

[ "}" ]

[ "case", "ISD", "::", "SUB", ":", "case", "ISD", "::", "MUL", ":", "CanFold", "=", "VT", ".", "isInteger", "(", ")", ";", "break", ";", "case", "ISD", "::", "FADD", ":", "case", "ISD", "::", "FSUB", ":", "case", "ISD", "::", "FMUL", ":", "CanFold", "=", "VT", ".", "isFloatingPoint", "(", ")", ";", "break", ";", "}", "unsigned", "SVTNumElts", "=", "SVT", ".", "getVectorNumElements", "(", ")", ";", "ShuffleVectorSDNode", "*", "SVOp", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "N", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "SVTNumElts", ";", "i", "!=", "e", "&&", "CanFold", ";", "++", "i", ")", "CanFold", "=", "SVOp", "->", "getMaskElt", "(", "i", ")", "==", "(", "int", ")", "(", "i", "*", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "SVTNumElts", ",", "e", "=", "NumElts", ";", "i", "!=", "e", "&&", "CanFold", ";", "++", "i", ")", "CanFold", "=", "SVOp", "->", "getMaskElt", "(", "i", ")", "<", "<NUM_LIT>", ";", "if", "(", "CanFold", ")", "{", "SDValue", "BC00", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "BC0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "BC01", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "BC0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "NewBinOp", "=", "DAG", ".", "getNode", "(", "BC0", ".", "getOpcode", "(", ")", ",", "dl", ",", "VT", ",", "BC00", ",", "BC01", ")", ";", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "NewBinOp", ",", "N1", ",", "SVOp", "->", "getMask", "(", ")", ")", ";", "}", "}", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Elts", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "SDValue", "Elt", "=", "getShuffleScalarElt", "(", "N", ",", "i", ",", "DAG", ",", "<NUM_LIT>", ")", ")", "{", "Elts", ".", "push_back", "(", "Elt", ")", ";", "continue", ";", "}", "Elts", ".", "clear", "(", ")", ";", "break", ";", "}", "if", "(", "Elts", ".", "size", "(", ")", "==", "VT", ".", "getVectorNumElements", "(", ")", ")", "if", "(", "SDValue", "LD", "=", "EltsFromConsecutiveLoads", "(", "VT", ",", "Elts", ",", "dl", ",", "DAG", ",", "true", ")", ")", "return", "LD", ";", "if", "(", "SDValue", "ShufConcat", "=", "combineShuffleOfConcatUndef", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "ShufConcat", ";", "if", "(", "isTargetShuffle", "(", "N", "->", "getOpcode", "(", ")", ")", ")", "{", "SDValue", "Op", "(", "N", ",", "<NUM_LIT>", ")", ";", "if", "(", "SDValue", "Shuffle", "=", "combineTargetShuffle", "(", "Op", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Shuffle", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "NonceMask", ";", "NonceMask", ".", "push_back", "(", "<NUM_LIT>", ")", ";", "if", "(", "combineX86ShufflesRecursively", "(", "{", "Op", "}", ",", "<NUM_LIT>", ",", "Op", ",", "NonceMask", ",", "{", "}", ",", "<NUM_LIT>", ",", "false", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ")", "return", "SDValue", "(", ")", ";", "}", "return", "SDValue", "(", ")", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

11,735

[ ",", "MVT", "::", "i8", ")", ",", "EFLAGS", ")", ";" ]

[ "unsigned", "size", "=", "<NUM_LIT>", ";", "switch", "(", "T", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Invalid value type!", "<STR_LIT>", ")", ";", "case", "MVT", "::", "i8", ":", "Reg", "=", "X86", "::", "AL", ";", "size", "=", "<NUM_LIT>", ";", "break", ";", "case", "MVT", "::", "i16", ":", "Reg", "=", "X86", "::", "AX", ";", "size", "=", "<NUM_LIT>", ";", "break", ";", "case", "MVT", "::", "i32", ":", "Reg", "=", "X86", "::", "EAX", ";", "size", "=", "<NUM_LIT>", ";", "break", ";", "case", "MVT", "::", "i64", ":", "assert", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "<STR_LIT>", "Node not type legal!", "<STR_LIT>", ")", ";", "Reg", "=", "X86", "::", "RAX", ";", "size", "=", "<NUM_LIT>", ";", "break", ";", "}", "SDValue", "cpIn", "=", "DAG", ".", "getCopyToReg", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DL", ",", "Reg", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "SDValue", "(", ")", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "cpIn", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getTargetConstant", "(", "size", ",", "MVT", "::", "i8", ")", ",", "cpIn", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "Other", ",", "MVT", "::", "Glue", ")", ";", "MachineMemOperand", "*", "MMO", "=", "cast", "<", "AtomicSDNode", ">", "(", "Op", ")", "->", "getMemOperand", "(", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "Tys", ",", "Ops", ",", "T", ",", "MMO", ")", ";", "SDValue", "cpOut", "=", "DAG", ".", "getCopyFromReg", "(", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DL", ",", "Reg", ",", "T", ",", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "EFLAGS", "=", "DAG", ".", "getCopyFromReg", "(", "cpOut", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DL", ",", "X86", "::", "EFLAGS", ",", "MVT", "::", "i32", ",", "cpOut", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Success", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "Op", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "X86", "::", "COND_E" ]

LLVM

AMDGPU

CPP

code_generation

GPU

11,736

[ "bool", "AMDGPUInstructionSelector", "::", "select", "(", "MachineInstr", "&", "I", ")", "{", "if", "(", "I", ".", "isPHI", "(", ")", ")", "return", "selectPHI", "(", "I", ")", ";", "if", "(", "!", "I", ".", "isPreISelOpcode", "(", ")", ")", "{", "if", "(", "I", ".", "isCopy", "(", ")", ")", "return", "selectCOPY", "(", "I", ")", ";", "return", "true", ";", "}", "switch", "(", "I", ".", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "::", "G_AND", ":", "case", "TargetOpcode", "::", "G_OR", ":", "case", "TargetOpcode", "::", "G_XOR", ":", "if", "(", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ")", "return", "true", ";", "return", "selectG_AND_OR_XOR", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_ADD", ":", "case", "TargetOpcode", "::", "G_SUB", ":", "if", "(", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ")", "return", "true", ";", "return", "selectG_ADD_SUB", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_UADDO", ":", "case", "TargetOpcode", "::", "G_USUBO", ":", "case", "TargetOpcode", "::", "G_UADDE", ":", "case", "TargetOpcode", "::", "G_USUBE", ":", "return", "selectG_UADDO_USUBO_UADDE_USUBE", "(", "I", ")", ";", "case", "AMDGPU", "::", "G_AMDGPU_MAD_U64_U32", ":", "case", "AMDGPU", "::", "G_AMDGPU_MAD_I64_I32", ":", "return", "selectG_AMDGPU_MAD_64_32", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTTOPTR", ":", "case", "TargetOpcode", "::", "G_BITCAST", ":", "case", "TargetOpcode", "::", "G_PTRTOINT", ":", "return", "selectCOPY", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_CONSTANT", ":", "case", "TargetOpcode", "::", "G_FCONSTANT", ":", "return", "selectG_CONSTANT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_FNEG", ":", "if", "(", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ")", "return", "true", ";", "return", "selectG_FNEG", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_FABS", ":", "if", "(", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ")", "return", "true", ";", "return", "selectG_FABS", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_EXTRACT", ":", "return", "selectG_EXTRACT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_MERGE_VALUES", ":", "case", "TargetOpcode", "::", "G_CONCAT_VECTORS", ":", "return", "selectG_MERGE_VALUES", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_UNMERGE_VALUES", ":", "return", "selectG_UNMERGE_VALUES", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_BUILD_VECTOR", ":", "case", "TargetOpcode", "::", "G_BUILD_VECTOR_TRUNC", ":", "return", "selectG_BUILD_VECTOR", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_PTR_ADD", ":", "if", "(", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ")", "return", "true", ";", "return", "selectG_PTR_ADD", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_IMPLICIT_DEF", ":", "return", "selectG_IMPLICIT_DEF", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_FREEZE", ":", "return", "selectCOPY", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INSERT", ":", "return", "selectG_INSERT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTRINSIC", ":", "case", "TargetOpcode", "::", "G_INTRINSIC_CONVERGENT", ":", "return", "selectG_INTRINSIC", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTRINSIC_W_SIDE_EFFECTS", ":", "case", "TargetOpcode", "::", "G_INTRINSIC_CONVERGENT_W_SIDE_EFFECTS", ":", "return", "selectG_INTRINSIC_W_SIDE_EFFECTS", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_ICMP", ":", "case", "TargetOpcode", "::", "G_FCMP", ":", "if", "(", "selectG_ICMP_or_FCMP", "(", "I", ")", ")", "return", "true", ";", "return", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "case", "TargetOpcode", "::", "G_STORE", ":", "case", "TargetOpcode", "::", "G_ATOMIC_CMPXCHG", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_XCHG", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_ADD", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_SUB", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_AND", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_OR", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_XOR", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_MIN", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_MAX", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_UMIN", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_UMAX", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_UINC_WRAP", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_UDEC_WRAP", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_FADD", ":", "case", "AMDGPU", "::", "G_AMDGPU_ATOMIC_FMIN", ":", "case", "AMDGPU", "::", "G_AMDGPU_ATOMIC_FMAX", ":", "return", "selectG_LOAD_STORE_ATOMICRMW", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_SELECT", ":", "return", "selectG_SELECT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_TRUNC", ":", "return", "selectG_TRUNC", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_SEXT", ":", "case", "TargetOpcode", "::", "G_ZEXT", ":", "case", "TargetOpcode", "::", "G_ANYEXT", ":", "case", "TargetOpcode", "::", "G_SEXT_INREG", ":", "if", "(", "MRI", "->", "getType", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "!=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", "&&", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ")", "return", "true", ";", "return", "selectG_SZA_EXT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_FPEXT", ":", "if", "(", "selectG_FPEXT", "(", "I", ")", ")", "return", "true", ";", "return", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_BRCOND", ":", "return", "selectG_BRCOND", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_GLOBAL_VALUE", ":", "return", "selectG_GLOBAL_VALUE", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_PTRMASK", ":", "return", "selectG_PTRMASK", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_EXTRACT_VECTOR_ELT", ":", "return", "selectG_EXTRACT_VECTOR_ELT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INSERT_VECTOR_ELT", ":", "return", "selectG_INSERT_VECTOR_ELT", "(", "I", ")", ";", "case", "AMDGPU", "::", "G_AMDGPU_INTRIN_IMAGE_LOAD", ":", "case", "AMDGPU", "::", "G_AMDGPU_INTRIN_IMAGE_LOAD_D16", ":", "case", "AMDGPU", "::", "G_AMDGPU_INTRIN_IMAGE_STORE", ":", "case", "AMDGPU", "::", "G_AMDGPU_INTRIN_IMAGE_STORE_D16", ":", "{", "const", "AMDGPU", "::", "ImageDimIntrinsicInfo", "*", "Intr", "=", "AMDGPU", "::", "getImageDimIntrinsicInfo", "(", "AMDGPU", "::", "getIntrinsicID", "(", "I", ")", ")", ";", "assert", "(", "Intr", "&&", "<STR_LIT>", "not an image intrinsic with image pseudo", "<STR_LIT>", ")", ";", "return", "selectImageIntrinsic", "(", "I", ",", "Intr", ")", ";", "}", "case", "AMDGPU", "::", "G_AMDGPU_INTRIN_BVH_INTERSECT_RAY", ":", "return", "selectBVHIntrinsic", "(", "I", ")", ";", "case", "AMDGPU", "::", "G_SBFX", ":", "case", "AMDGPU", "::", "G_UBFX", ":", "return", "selectG_SBFX_UBFX", "(", "I", ")", ";", "case", "AMDGPU", "::", "G_SI_CALL", ":", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "AMDGPU", "::", "SI_CALL", ")", ")", ";", "return", "true", ";", "case", "AMDGPU", "::", "G_AMDGPU_WAVE_ADDRESS", ":", "return", "selectWaveAddress", "(", "I", ")", ";", "case", "AMDGPU", "::", "G_STACKRESTORE", ":", "return", "selectStackRestore", "(", "I", ")", ";", "default", ":", "return", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ";", "}", "return", "false", ";", "}" ]

[ "Select", "the", "(", "possibly", "generic", ")", "instruction", "I", "to", "only", "use", "target-specific", "opcodes", "." ]

LLVM

AArch64

TD

next_suggestion

CPU

11,737

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "imm4", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm6", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

11,738

[ "}", "=", "Vdn", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pg", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]

GCC

s390

CPP

program_repair

MPU

11,739

[ "<FIXS>", "return", "false", ";", "<FIXE>" ]

[ "{", "rtx", "subreg", "=", "operand_subword", "(", "dst", ",", "first_subword", ",", "<NUM_LIT>", ",", "mode", ")", ";", "if", "(", "reg_overlap_mentioned_p", "(", "subreg", ",", "src", ")", ")", "<BUGS>", "return", "false", ";", "<BUGE>", "}", "return", "true", ";" ]

GCC

m32c

MD

stmt_completion

MPU

11,740

[ "match_code", "<STR_LIT>", ")" ]

[ "(", "and", "(" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

11,741

[ "O", "<<", "<STR_LIT>", ")", "<STR_LIT>", ";" ]

[ "}", "O", "<<", "<STR_LIT>", ")", "<STR_LIT>", ";", "}", "else", "if", "(", "(", "Imm", "&", "BITMASK_PERM_ENC_MASK", ")", "==", "BITMASK_PERM_ENC", ")", "{", "uint16_t", "AndMask", "=", "(", "Imm", ">>", "BITMASK_AND_SHIFT", ")", "&", "BITMASK_MASK", ";", "uint16_t", "OrMask", "=", "(", "Imm", ">>", "BITMASK_OR_SHIFT", ")", "&", "BITMASK_MASK", ";", "uint16_t", "XorMask", "=", "(", "Imm", ">>", "BITMASK_XOR_SHIFT", ")", "&", "BITMASK_MASK", ";", "if", "(", "AndMask", "==", "BITMASK_MAX", "&&", "OrMask", "==", "<NUM_LIT>", "&&", "countPopulation", "(", "XorMask", ")", "==", "<NUM_LIT>", ")", "{", "O", "<<", "<STR_LIT>", "swizzle(", "<STR_LIT>", "<<", "IdSymbolic", "[", "ID_SWAP", "]", ";", "O", "<<", "<STR_LIT>", ",", "<STR_LIT>", ";", "O", "<<", "formatDec", "(", "XorMask", ")", ";", "O", "<<", "<STR_LIT>", ")", "<STR_LIT>", ";", "}", "else", "if", "(", "AndMask", "==", "BITMASK_MAX", "&&", "OrMask", "==", "<NUM_LIT>", "&&", "XorMask", ">", "<NUM_LIT>", "&&", "isPowerOf2_64", "(", "XorMask", "+", "<NUM_LIT>", ")", ")", "{", "O", "<<", "<STR_LIT>", "swizzle(", "<STR_LIT>", "<<", "IdSymbolic", "[", "ID_REVERSE", "]", ";", "O", "<<", "<STR_LIT>", ",", "<STR_LIT>", ";", "O", "<<", "formatDec", "(", "XorMask", "+", "<NUM_LIT>", ")", ";" ]

LLVM

ARM64

TD

next_suggestion

CPU

11,742

[ "}" ]

[ "def", "Wri", ":", "BaseBitfieldImmWith2RegArgs", "<", "opc", ",", "GPR32", ",", "imm0_31", ",", "asm", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

VE

TD

stmt_completion

CPU

11,743

[ "v256f64", ":", "$", "vz", ",", "i32", ":", "$", "vl", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "int_ve_vl_vsubsl_vvvl", "v256f64", ":", "$", "vy", ",", "v256f64", ":", "$", "vz", ",", "i32", ":", "$", "vl", ")", ",", "(", "VSUBSLvvl", "v256f64", ":", "$", "vy", "," ]

LLVM

Hexagon

TD

next_suggestion

DSP

11,744

[ "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";" ]

[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";" ]

LLVM

ARM64

CPP

code_generation

CPU

11,745

[ "void", "ARM64AppleInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ")", "{", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "StringRef", "Layout", ",", "Mnemonic", ";", "bool", "IsTbx", ";", "if", "(", "isTblTbxInstruction", "(", "MI", "->", "getOpcode", "(", ")", ",", "Layout", ",", "IsTbx", ")", ")", "{", "O", "<<", "<STR_LIT>", "\\t", "<STR_LIT>", "<<", "(", "IsTbx", "?", "<STR_LIT>", "tbx", "<STR_LIT>", ":", "<STR_LIT>", "tbl", "<STR_LIT>", ")", "<<", "Layout", "<<", "'", "\\t", "'", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", "<<", "<STR_LIT>", ", ", "<STR_LIT>", ";", "unsigned", "ListOpNum", "=", "IsTbx", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "printVectorList", "(", "MI", ",", "ListOpNum", ",", "O", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "O", "<<", "<STR_LIT>", ", ", "<STR_LIT>", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "ListOpNum", "+", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "if", "(", "LdStNInstrDesc", "*", "LdStDesc", "=", "getLdStNInstrDesc", "(", "Opcode", ")", ")", "{", "O", "<<", "<STR_LIT>", "\\t", "<STR_LIT>", "<<", "LdStDesc", "->", "Mnemonic", "<<", "LdStDesc", "->", "Layout", "<<", "'", "\\t", "'", ";", "int", "OpNum", "=", "LdStDesc", "->", "ListOperand", ";", "printVectorList", "(", "MI", ",", "OpNum", "++", ",", "O", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "if", "(", "LdStDesc", "->", "HasLane", ")", "O", "<<", "'", "[", "'", "<<", "MI", "->", "getOperand", "(", "OpNum", "++", ")", ".", "getImm", "(", ")", "<<", "'", "]", "'", ";", "unsigned", "AddrReg", "=", "MI", "->", "getOperand", "(", "OpNum", "++", ")", ".", "getReg", "(", ")", ";", "O", "<<", "<STR_LIT>", ", [", "<STR_LIT>", "<<", "getRegisterName", "(", "AddrReg", ")", "<<", "'", "]", "'", ";", "if", "(", "LdStDesc", "->", "NaturalOffset", "!=", "<NUM_LIT>", ")", "{", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "OpNum", "++", ")", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "O", "<<", "<STR_LIT>", ", ", "<STR_LIT>", "<<", "getRegisterName", "(", "Reg", ")", ";", "else", "{", "assert", "(", "LdStDesc", "->", "NaturalOffset", "&&", "<STR_LIT>", "no offset on post-inc instruction?", "<STR_LIT>", ")", ";", "O", "<<", "<STR_LIT>", ", #", "<STR_LIT>", "<<", "LdStDesc", "->", "NaturalOffset", ";", "}", "}", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "ARM64InstPrinter", "::", "printInst", "(", "MI", ",", "O", ",", "Annot", ")", ";", "}" ]

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

LLVM

ARM

CPP

stmt_completion

CPU

11,746

[ ";" ]

[ "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "}", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "<NUM_LIT>", "]", ")", ")", ";", "}", "return", "ResultReg" ]

LLVM

Hexagon

TD

next_suggestion

DSP

11,747

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "II", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "II", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

11,748

[ "case", "PPC", "::", "ADDI", ":" ]

[ "if", "(", "MRI", "->", "isSSA", "(", ")", ")", "{", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "<", "e", ";", "i", "++", ")", "{", "if", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isReg", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "Reg", ")", ")", "continue", ";", "unsigned", "TrueReg", "=", "TRI", "->", "lookThruCopyLike", "(", "Reg", ",", "MRI", ")", ";", "if", "(", "Register", "::", "isVirtualRegister", "(", "TrueReg", ")", ")", "{", "DefMI", "=", "MRI", "->", "getVRegDef", "(", "TrueReg", ")", ";", "if", "(", "DefMI", "->", "getOpcode", "(", ")", "==", "PPC", "::", "LI", "||", "DefMI", "->", "getOpcode", "(", ")", "==", "PPC", "::", "LI8", ")", "{", "OpNoForForwarding", "=", "i", ";", "break", ";", "}", "}", "}", "}", "else", "{", "ImmInstrInfo", "III", ";", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "bool", "ConvertibleImmForm", "=", "Opc", "==", "PPC", "::", "CMPWI", "||", "Opc", "==", "PPC", "::", "CMPLWI", "||", "Opc", "==", "PPC", "::", "CMPDI", "||", "Opc", "==", "PPC", "::", "CMPLDI", "||", "Opc", "==", "PPC", "::", "ADDI", "||", "Opc", "==", "PPC", "::", "ADDI8", "||", "Opc", "==", "PPC", "::", "ORI", "||", "Opc", "==", "PPC", "::", "ORI8", "||", "Opc", "==", "PPC", "::", "XORI", "||", "Opc", "==", "PPC", "::", "XORI8", "||", "Opc", "==", "PPC", "::", "RLDICL", "||", "Opc", "==", "PPC", "::", "RLDICLo", "||", "Opc", "==", "PPC", "::", "RLDICL_32", "||", "Opc", "==", "PPC", "::", "RLDICL_32_64", "||", "Opc", "==", "PPC", "::", "RLWINM", "||", "Opc", "==", "PPC", "::", "RLWINMo", "||", "Opc", "==", "PPC", "::", "RLWINM8", "||", "Opc", "==", "PPC", "::", "RLWINM8o", ";", "bool", "IsVFReg", "=", "(", "MI", ".", "getNumOperands", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "?", "isVFRegister", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ":", "false", ";", "if", "(", "!", "ConvertibleImmForm", "&&", "!", "instrHasImmForm", "(", "Opc", ",", "IsVFReg", ",", "III", ",", "true", ")", ")", "return", "nullptr", ";", "if", "(", "(", "Opc", "==", "PPC", "::", "OR", "||", "Opc", "==", "PPC", "::", "OR8", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "return", "nullptr", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "<", "e", ";", "i", "++", ")", "{", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "SeenIntermediateUse", "=", "false", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isUse", "(", ")", "&&", "!", "MO", ".", "isImplicit", "(", ")", ")", "{", "Register", "Reg", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "DefMI", "=", "getDefMIPostRA", "(", "Reg", ",", "MI", ",", "SeenIntermediateUse", ")", ";", "if", "(", "DefMI", ")", "{", "switch", "(", "DefMI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "PPC", "::", "LI", ":", "case", "PPC", "::", "LI8", ":", "case", "PPC", "::", "ADDItocL", ":" ]

GCC

arm

MD

stmt_completion

CPU

11,749

[ "V2SI", "V2SF", "DI", "]", ")" ]

[ "(", "define_mode_iterator", "VDXMOV", "[", "V8QI", "V4HI", "V4HF", "V4BF" ]

GCC

sparc

MD

stmt_completion

CPU

11,750

[ "match_code", "<STR_LIT>", ")" ]

[ "(", "and", "(" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

11,751

[ "MatchOperand_NoMatch", ";" ]

[ "lex", "(", ")", ";", "IsReal", "=", "true", ";", "Negate", "=", "true", ";", "}", "if", "(", "IsReal", ")", "{", "StringRef", "Num", "=", "getTokenStr", "(", ")", ";", "lex", "(", ")", ";", "APFloat", "RealVal", "(", "APFloat", "::", "IEEEdouble", "(", ")", ")", ";", "auto", "roundMode", "=", "APFloat", "::", "rmNearestTiesToEven", ";", "if", "(", "errorToBool", "(", "RealVal", ".", "convertFromString", "(", "Num", ",", "roundMode", ")", ".", "takeError", "(", ")", ")", ")", "{", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "Negate", ")", "RealVal", ".", "changeSign", "(", ")", ";", "Operands", ".", "push_back", "(", "AMDGPUOperand", "::", "CreateImm", "(", "this", ",", "RealVal", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ",", "S", ",", "AMDGPUOperand", "::", "ImmTyNone", ",", "true", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "else", "{", "int64_t", "IntVal", ";", "const", "MCExpr", "*", "Expr", ";", "SMLoc", "S", "=", "getLoc", "(", ")", ";", "if", "(", "HasSP3AbsModifier", ")", "{", "SMLoc", "EndLoc", ";", "if", "(", "getParser", "(", ")", ".", "parsePrimaryExpr", "(", "Expr", ",", "EndLoc", ",", "nullptr", ")", ")", "return", "MatchOperand_ParseFail", ";", "}", "else", "{", "if", "(", "Parser", ".", "parseExpression", "(", "Expr", ")", ")", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "Expr", "->", "evaluateAsAbsolute", "(", "IntVal", ")", ")", "{", "Operands", ".", "push_back", "(", "AMDGPUOperand", "::", "CreateImm", "(", "this", ",", "IntVal", ",", "S", ")", ")", ";", "}", "else", "{", "Operands", ".", "push_back", "(", "AMDGPUOperand", "::", "CreateExpr", "(", "this", ",", "Expr", ",", "S", ")", ")", ";", "}", "return", "MatchOperand_Success", ";", "}", "return" ]

LLVM

SPIRV

CPP

stmt_completion

Virtual ISA

11,752

[ ",", "MF", ",", "R", ")", ";" ]

[ "void", "add", "(", "const", "Argument", "*", "Arg", ",", "MachineFunction", "*", "MF", ",", "Register", "R", ")", "{", "DT", ".", "add", "(", "Arg" ]

LLVM

R600

CPP

stmt_completion

GPU

11,753

[ ".", "addReg", "(", "AMDGPU", "::", "VGPR0", ")", ".", "addReg", "(", "AMDGPU", "::", "VGPR0", ")", ".", "addReg", "(", "AMDGPU", "::", "VGPR0", ")", ".", "addReg", "(", "AMDGPU", "::", "VGPR0", ")", ";" ]

[ "if", "(", "MBB", ".", "getParent", "(", ")", "->", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", "->", "ShaderType", "!=", "ShaderType", "::", "PIXEL", "||", "!", "shouldSkip", "(", "&", "MBB", ",", "&", "MBB", ".", "getParent", "(", ")", "->", "back", "(", ")", ")", ")", "return", ";", "MachineBasicBlock", "::", "iterator", "Insert", "=", "&", "MI", ";", "++", "Insert", ";", "BuildMI", "(", "MBB", ",", "Insert", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_CBRANCH_EXECNZ", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "AMDGPU", "::", "EXEC", ")", ";", "BuildMI", "(", "MBB", ",", "Insert", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "EXP", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")" ]

GCC

mips

MD

program_repair

CPU

11,754

[ "<FIXS>", "(", "define_insn", "<STR_LIT>", "<FIXE>", "<FIXS>", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "+", "<NUM_LIT>", ")", "<FIXE>", "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>", "<FIXS>", "(", "define_insn", "<STR_LIT>", "<FIXE>", "<FIXS>", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "+", "<NUM_LIT>", ")", "<FIXE>", "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "(", "define_insn", "<STR_LIT>", "<FIXE>", "<FIXS>", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "+", "<NUM_LIT>", ")", "<FIXE>", "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>", "<FIXS>", "(", "define_insn", "<STR_LIT>", "<FIXE>", "<FIXS>", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "+", "<NUM_LIT>", ")", "<FIXE>", "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]

[ "DONE", "}", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "le", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "<BUGS>", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "+", "<NUM_LIT>", ")", "<BUGE>", "return", "<STR_LIT>", "}", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "]", ")", "<BUGE>", "<BUGS>", "(", "define_insn", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "le", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "<BUGS>", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "+", "<NUM_LIT>", ")", "<BUGE>", "return", "<STR_LIT>", "}", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "<BUGE>", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "match_operand", ":", "VOID", "<NUM_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "le", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "<BUGS>", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "+", "<NUM_LIT>", ")", "<BUGE>", "return", "<STR_LIT>", "}", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "]", ")", "<BUGE>", "<BUGS>", "(", "define_insn", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "le", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "<BUGS>", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "+", "<NUM_LIT>", ")", "<BUGE>", "return", "<STR_LIT>", "}", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "<BUGE>", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "match_operand", ":", "VOID", "<NUM_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", ")" ]

LLVM

OR1K

CPP

stmt_completion

CPU

11,755

[ ";" ]

[ "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "assert", "(", "(", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "<STR_LIT>", "Unexpected instr type to insert", "<STR_LIT>", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "I", "=", "BB", ";", "++", "I", ";", "MachineBasicBlock", "*", "thisMBB", "=", "BB", ";", "MachineFunction", "*", "F", "=", "BB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "copy0MBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "copy1MBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "insert", "(", "I", ",", "copy0MBB", ")", ";", "F", "->", "insert", "(", "I", ",", "copy1MBB", ")", ";", "copy1MBB", "->", "splice", "(", "copy1MBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "copy1MBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "copy0MBB", ")", ";", "BB", "->", "addSuccessor", "(", "copy1MBB", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "copy1MBB", ")", ";", "BB", "=", "copy0MBB", ";", "BB", "->", "addSuccessor", "(", "copy1MBB", ")", ";", "BB", "=", "copy1MBB" ]

GCC

i386

MD

program_repair

CPU

11,756

[ "<FIXS>", "(", "match_operand", ":", "VF_128_256", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]

[ "[", "(", "set", "(", "match_operand", ":", "VF_128_256", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "VF_128_256", "[", "(", "match_operand", ":", "VF_128_256", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "match_operand", ":", "VF_128_256", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "match_operand", ":", "VF_128_256", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_BLENDV", ")", ")", "]", "<STR_LIT>" ]

GCC

powerpcspe

CPP

next_suggestion

CPU

11,757

[ "}" ]

[ "static", "_", "_", "inline", "vec_int4", "spu_and", "(", "vec_int4", "a", ",", "signed", "int", "b", ")", "{", "return", "(", "(", "vec_int4", ")", "(", "si_andi", "(", "(", "qword", ")", "(", "a", ")", ",", "b", ")", ")", ")", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

11,758

[ "}" ]

[ "auto", "&", "DL", "=", "Func", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "auto", "Int64Ty", "=", "Type", "::", "getInt64Ty", "(", "Func", ".", "getContext", "(", ")", ")", ";", "if", "(", "HiddenArgNumBytes", ">=", "<NUM_LIT>", ")", "emitKernelArg", "(", "DL", ",", "Int64Ty", ",", "<STR_LIT>", "hidden_global_offset_x", "<STR_LIT>", ",", "Offset", ",", "Args", ")", ";", "if", "(", "HiddenArgNumBytes", ">=", "<NUM_LIT>", ")", "emitKernelArg", "(", "DL", ",", "Int64Ty", ",", "<STR_LIT>", "hidden_global_offset_y", "<STR_LIT>", ",", "Offset", ",", "Args", ")", ";", "if", "(", "HiddenArgNumBytes", ">=", "<NUM_LIT>", ")", "emitKernelArg", "(", "DL", ",", "Int64Ty", ",", "<STR_LIT>", "hidden_global_offset_z", "<STR_LIT>", ",", "Offset", ",", "Args", ")", ";", "auto", "Int8PtrTy", "=", "Type", "::", "getInt8PtrTy", "(", "Func", ".", "getContext", "(", ")", ",", "AMDGPUAS", "::", "GLOBAL_ADDRESS", ")", ";", "if", "(", "HiddenArgNumBytes", ">=", "<NUM_LIT>", ")", "{", "if", "(", "Func", ".", "getParent", "(", ")", "->", "getNamedMetadata", "(", "<STR_LIT>", "llvm.printf.fmts", "<STR_LIT>", ")", ")", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "<STR_LIT>", "hidden_printf_buffer", "<STR_LIT>", ",", "Offset", ",", "Args", ")", ";", "else", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "<STR_LIT>", "hidden_none", "<STR_LIT>", ",", "Offset", ",", "Args", ")", ";", "}", "if", "(", "HiddenArgNumBytes", ">=", "<NUM_LIT>", ")", "{", "if", "(", "Func", ".", "hasFnAttribute", "(", "<STR_LIT>", "calls-enqueue-kernel", "<STR_LIT>", ")", ")", "{", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "<STR_LIT>", "hidden_default_queue", "<STR_LIT>", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "<STR_LIT>", "hidden_completion_action", "<STR_LIT>", ",", "Offset", ",", "Args", ")", ";", "}", "else", "{", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "<STR_LIT>", "hidden_none", "<STR_LIT>", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "<STR_LIT>", "hidden_none", "<STR_LIT>", ",", "Offset", ",", "Args", ")", ";" ]

GCC

arm

CPP

stmt_completion

CPU

11,759

[ "a", ")", "{" ]

[ "vcnt_s8", "(", "int8x8_t", "_", "_" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

11,760

[ "<STR_LIT>", ";" ]

[ "if", "(", "MV5", ")", "return", "<STR_LIT>", "hexagonv5", "<STR_LIT>", ";", "if", "(", "MV55", ")", "return", "<STR_LIT>", "hexagonv55", "<STR_LIT>", ";", "if", "(", "MV60", ")", "return", "<STR_LIT>", "hexagonv60" ]

GCC

i386

CPP

next_suggestion

CPU

11,761

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_unpacklo_epi16", "(", "_", "_", "m256i", "_", "_", "W", ",", "_", "_", "mmask16", "_", "_", "U", ",", "_", "_", "m256i", "_", "_", "A", ",", "_", "_", "m256i", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_punpcklwd256_mask", "(", "(", "_", "_", "v16hi", ")", "_", "_", "A", ",", "(", "_", "_", "v16hi", ")", "_", "_", "B", ",", "(", "_", "_", "v16hi", ")", "_", "_", "W", ",", "(", "_", "_", "mmask16", ")", "_", "_", "U", ")", ";" ]

LLVM

AArch64

CPP

code_generation

CPU

11,762

[ "void", "AArch64TargetLowering", "::", "insertCopiesSplitCSR", "(", "MachineBasicBlock", "*", "Entry", ",", "const", "SmallVectorImpl", "<", "MachineBasicBlock", "*", ">", "&", "Exits", ")", "const", "{", "const", "AArch64RegisterInfo", "*", "TRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "const", "MCPhysReg", "*", "IStart", "=", "TRI", "->", "getCalleeSavedRegsViaCopy", "(", "Entry", "->", "getParent", "(", ")", ")", ";", "if", "(", "!", "IStart", ")", "return", ";", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "MachineRegisterInfo", "*", "MRI", "=", "&", "Entry", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "Entry", "->", "begin", "(", ")", ";", "for", "(", "const", "MCPhysReg", "*", "I", "=", "IStart", ";", "*", "I", ";", "++", "I", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "nullptr", ";", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "*", "I", ")", ")", "RC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "*", "I", ")", ")", "RC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected register class in CSRsViaCopy!", "<STR_LIT>", ")", ";", "unsigned", "NewVR", "=", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ";", "assert", "(", "Entry", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "Attribute", "::", "NoUnwind", ")", "&&", "<STR_LIT>", "Function should be nounwind in insertCopiesSplitCSR!", "<STR_LIT>", ")", ";", "Entry", "->", "addLiveIn", "(", "*", "I", ")", ";", "BuildMI", "(", "*", "Entry", ",", "MBBI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "NewVR", ")", ".", "addReg", "(", "*", "I", ")", ";", "for", "(", "auto", "*", "Exit", ":", "Exits", ")", "BuildMI", "(", "*", "Exit", ",", "Exit", "->", "getFirstTerminator", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "*", "I", ")", ".", "addReg", "(", "NewVR", ")", ";", "}", "}" ]

[ "Insert", "explicit", "copies", "in", "entry", "and", "exit", "blocks", "." ]

GCC

arm

MD

next_suggestion

CPU

11,763

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "[", "(", "unspec_volatile", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "VUNSPEC_SET_FPSCR", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

LLVM

Lanai

CPP

stmt_completion

CPU

11,764

[ "(", "uint8_t", "OSABI", ")", "{" ]

[ "std", "::", "unique_ptr", "<", "MCObjectTargetWriter", ">", "llvm", "::", "createLanaiELFObjectWriter" ]

LLVM

Hexagon

TD

next_suggestion

DSP

11,765

[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "LC1", ",", "SA1", "]", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

LLVM

Mips

CPP

next_suggestion

CPU

11,766

[ "case", "MachineOperand", "::", "MO_BlockAddress", ":" ]

[ "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid target flag!", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Kind", "=", "MipsMCSymbolRefExpr", "::", "VK_Mips_None", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Kind", "=", "MipsMCSymbolRefExpr", "::", "VK_Mips_GPREL", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Kind", "=", "MipsMCSymbolRefExpr", "::", "VK_Mips_GOT_CALL", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Kind", "=", "MipsMCSymbolRefExpr", "::", "VK_Mips_GOT", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Kind", "=", "MipsMCSymbolRefExpr", "::", "VK_Mips_ABS_HI", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Kind", "=", "MipsMCSymbolRefExpr", "::", "VK_Mips_ABS_LO", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Kind", "=", "MipsMCSymbolRefExpr", "::", "VK_Mips_TLSGD", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Kind", "=", "MipsMCSymbolRefExpr", "::", "VK_Mips_GOTTPREL", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Kind", "=", "MipsMCSymbolRefExpr", "::", "VK_Mips_TPREL_HI", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Kind", "=", "MipsMCSymbolRefExpr", "::", "VK_Mips_TPREL_LO", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Kind", "=", "MipsMCSymbolRefExpr", "::", "VK_Mips_GPOFF_HI", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Kind", "=", "MipsMCSymbolRefExpr", "::", "VK_Mips_GPOFF_LO", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Kind", "=", "MipsMCSymbolRefExpr", "::", "VK_Mips_GOT_DISP", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Kind", "=", "MipsMCSymbolRefExpr", "::", "VK_Mips_GOT_PAGE", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Kind", "=", "MipsMCSymbolRefExpr", "::", "VK_Mips_GOT_OFST", ";", "break", ";", "}", "switch", "(", "MOTy", ")", "{", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "Symbol", "=", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "Symbol", "=", "Mang", "->", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ";", "break", ";" ]

GCC

i386

MD

program_repair

CPU

11,767

[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]

[ "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

ARM

TD

next_suggestion

CPU

11,768

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isCommutable", "=", "Commutable", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";" ]

GCC

sparc

CPP

stmt_completion

CPU

11,769

[ "true", ";" ]

[ "static", "bool", "sparc_frame_pointer_required", "(", "void", ")", "{", "if", "(", "cfun", "->", "calls_alloca", ")", "return", "true", ";", "if", "(", "cfun", "->", "has_nonlocal_label", ")", "return" ]

LLVM

Hexagon

TD

next_suggestion

DSP

11,770

[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]

[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]

LLVM

X86

CPP

code_generation

CPU

11,771

[ "SDValue", "X86SelectionDAGInfo", "::", "EmitTargetCodeForMemset", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align", ",", "bool", "isVolatile", ",", "MachinePointerInfo", "DstPtrInfo", ")", "const", "{", "ConstantSDNode", "*", "ConstantSize", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Size", ")", ";", "const", "X86Subtarget", "&", "Subtarget", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "const", "MCPhysReg", "ClobberSet", "[", "]", "=", "{", "X86", "::", "RCX", ",", "X86", "::", "RAX", ",", "X86", "::", "RDI", ",", "X86", "::", "ECX", ",", "X86", "::", "EAX", ",", "X86", "::", "EDI", "}", ";", "assert", "(", "!", "isBaseRegConflictPossible", "(", "DAG", ",", "ClobberSet", ")", ")", ";", "if", "(", "DstPtrInfo", ".", "getAddrSpace", "(", ")", ">=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "(", "Align", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", "||", "!", "ConstantSize", "||", "ConstantSize", "->", "getZExtValue", "(", ")", ">", "Subtarget", ".", "getMaxInlineSizeThreshold", "(", ")", ")", "{", "ConstantSDNode", "*", "V", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Src", ")", ";", "if", "(", "const", "char", "*", "bzeroEntry", "=", "V", "&&", "V", "->", "isNullValue", "(", ")", "?", "Subtarget", ".", "getBZeroEntry", "(", ")", ":", "nullptr", ")", "{", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "EVT", "IntPtr", "=", "TLI", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "Type", "*", "IntPtrTy", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "getIntPtrType", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Dst", ";", "Entry", ".", "Ty", "=", "IntPtrTy", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "Chain", ")", ".", "setLibCallee", "(", "CallingConv", "::", "C", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "DAG", ".", "getExternalSymbol", "(", "bzeroEntry", ",", "IntPtr", ")", ",", "std", "::", "move", "(", "Args", ")", ")", ".", "setDiscardResult", "(", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "TLI", ".", "LowerCallTo", "(", "CLI", ")", ";", "return", "CallResult", ".", "second", ";", "}", "return", "SDValue", "(", ")", ";", "}", "uint64_t", "SizeVal", "=", "ConstantSize", "->", "getZExtValue", "(", ")", ";", "SDValue", "InFlag", ";", "EVT", "AVT", ";", "SDValue", "Count", ";", "ConstantSDNode", "*", "ValC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Src", ")", ";", "unsigned", "BytesLeft", "=", "<NUM_LIT>", ";", "if", "(", "ValC", ")", "{", "unsigned", "ValReg", ";", "uint64_t", "Val", "=", "ValC", "->", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ";", "switch", "(", "Align", "&", "<NUM_LIT>", ")", "{", "case", "<NUM_LIT>", ":", "AVT", "=", "MVT", "::", "i16", ";", "ValReg", "=", "X86", "::", "AX", ";", "Val", "=", "(", "Val", "<<", "<NUM_LIT>", ")", "|", "Val", ";", "break", ";", "case", "<NUM_LIT>", ":", "AVT", "=", "MVT", "::", "i32", ";", "ValReg", "=", "X86", "::", "EAX", ";", "Val", "=", "(", "Val", "<<", "<NUM_LIT>", ")", "|", "Val", ";", "Val", "=", "(", "Val", "<<", "<NUM_LIT>", ")", "|", "Val", ";", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", "&&", "(", "(", "Align", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", "{", "AVT", "=", "MVT", "::", "i64", ";", "ValReg", "=", "X86", "::", "RAX", ";", "Val", "=", "(", "Val", "<<", "<NUM_LIT>", ")", "|", "Val", ";", "}", "break", ";", "default", ":", "AVT", "=", "MVT", "::", "i8", ";", "ValReg", "=", "X86", "::", "AL", ";", "Count", "=", "DAG", ".", "getIntPtrConstant", "(", "SizeVal", ",", "dl", ")", ";", "break", ";", "}", "if", "(", "AVT", ".", "bitsGT", "(", "MVT", "::", "i8", ")", ")", "{", "unsigned", "UBytes", "=", "AVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "Count", "=", "DAG", ".", "getIntPtrConstant", "(", "SizeVal", "/", "UBytes", ",", "dl", ")", ";", "BytesLeft", "=", "SizeVal", "%", "UBytes", ";", "}", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "ValReg", ",", "DAG", ".", "getConstant", "(", "Val", ",", "dl", ",", "AVT", ")", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "AVT", "=", "MVT", "::", "i8", ";", "Count", "=", "DAG", ".", "getIntPtrConstant", "(", "SizeVal", ",", "dl", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "X86", "::", "AL", ",", "Src", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Subtarget", ".", "is64Bit", "(", ")", "?", "X86", "::", "RCX", ":", "X86", "::", "ECX", ",", "Count", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Subtarget", ".", "is64Bit", "(", ")", "?", "X86", "::", "RDI", ":", "X86", "::", "EDI", ",", "Dst", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "Other", ",", "MVT", "::", "Glue", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "DAG", ".", "getValueType", "(", "AVT", ")", ",", "InFlag", "}", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Tys", ",", "Ops", ")", ";", "if", "(", "BytesLeft", ")", "{", "unsigned", "Offset", "=", "SizeVal", "-", "BytesLeft", ";", "EVT", "AddrVT", "=", "Dst", ".", "getValueType", "(", ")", ";", "EVT", "SizeVT", "=", "Size", ".", "getValueType", "(", ")", ";", "Chain", "=", "DAG", ".", "getMemset", "(", "Chain", ",", "dl", ",", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "AddrVT", ",", "Dst", ",", "DAG", ".", "getConstant", "(", "Offset", ",", "dl", ",", "AddrVT", ")", ")", ",", "Src", ",", "DAG", ".", "getConstant", "(", "BytesLeft", ",", "dl", ",", "SizeVT", ")", ",", "Align", ",", "isVolatile", ",", "false", ",", "DstPtrInfo", ".", "getWithOffset", "(", "Offset", ")", ")", ";", "}", "return", "Chain", ";", "}" ]

[ "Emit", "target-specific", "code", "that", "performs", "a", "memset", "." ]

GCC

mips

MD

next_suggestion

CPU

11,772

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "match_operand", ":", "IMSA", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "IMSA", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_MSA_BINSR", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

GCC

aarch64

CPP

stmt_completion

CPU

11,773

[ "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";" ]

[ "if", "(", "(", "GET_CODE", "(", "op", ")", "==", "ASHIFT", "||", "GET_CODE", "(", "op", ")", "==", "ASHIFTRT", "||", "GET_CODE", "(", "op", ")", "==", "LSHIFTRT", "||", "GET_CODE", "(", "op", ")", "==", "ROTATERT", "||", "GET_CODE", "(", "op", ")", "==", "ROTATE", ")", "&&", "CONST_INT_P", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ")", "return" ]

GCC

arm

CPP

stmt_completion

CPU

11,774

[ "_", "c", ",", "_", "_", "imm", ")", ";" ]

[ "_", "_", "arm_viwdupq_n_u32", "(", "uint32_t", "_", "_", "a", ",", "uint32_t", "_", "_", "b", ",", "const", "int", "_", "_", "imm", ")", "{", "uint64_t", "_", "_", "c", "=", "(", "(", "uint64_t", ")", "_", "_", "b", ")", "<<", "<NUM_LIT>", ";", "return", "_", "_", "builtin_mve_viwdupq_n_uv4si", "(", "_", "_", "a", ",", "_" ]

LLVM

SystemZ

TD

stmt_completion

CPU

11,775

[ "M4", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V3", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BD2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]

GCC

sh

CPP

next_suggestion

CPU

11,776

[ "if", "(", "align_functions", "==", "<NUM_LIT>", ")", "{" ]

[ "if", "(", "TARGET_SH5", ")", "align_loops", "=", "<NUM_LIT>", ";", "else", "align_loops", "=", "optimize_size", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "}", "if", "(", "align_jumps", "==", "<NUM_LIT>", ")", "{", "if", "(", "TARGET_SHMEDIA", ")", "align_jumps", "=", "<NUM_LIT>", "<<", "CACHE_LOG", ";", "else", "align_jumps", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "align_jumps", "<", "(", "TARGET_SHMEDIA", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", "align_jumps", "=", "TARGET_SHMEDIA", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";" ]

GCC

rs6000

CPP

stmt_completion

CPU

11,777

[ "_", "C", ",", "_", "_", "D", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_hsub_epi32", "(", "_", "_", "m128i", "_", "_", "A", ",", "_", "_", "m128i", "_", "_", "B", ")", "{", "const", "_", "_", "v16qu", "_", "_", "P", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "const", "_", "_", "v16qu", "_", "_", "Q", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "_", "_", "v4si", "_", "_", "C", "=", "vec_perm", "(", "(", "_", "_", "v4si", ")", "_", "_", "A", ",", "(", "_", "_", "v4si", ")", "_", "_", "B", ",", "_", "_", "P", ")", ";", "_", "_", "v4si", "_", "_", "D", "=", "vec_perm", "(", "(", "_", "_", "v4si", ")", "_", "_", "A", ",", "(", "_", "_", "v4si", ")", "_", "_", "B", ",", "_", "_", "Q", ")", ";", "return", "(", "_", "_", "m128i", ")", "vec_sub", "(", "_" ]

LLVM

Hexagon

TD

next_suggestion

DSP

11,778

[ "let", "InputType", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isIndirectBranch", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";" ]

GCC

nios2

MD

stmt_completion

MPU

11,779

[ ")" ]

[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>" ]

LLVM

ARM

CPP

stmt_completion

CPU

11,780

[ "Address", ",", "const", "void", "*", "Decoder", ")", "{" ]

[ "static", "DecodeStatus", "DecodePowerTwoOperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t" ]

GCC

arm

MD

next_suggestion

CPU

11,781

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

ARM

CPP

next_suggestion

CPU

11,782

[ "}", "else", "if", "(", "Subtarget", "->", "isRWPI", "(", ")", "&&", "!", "IsRO", ")", "{" ]

[ "BaseAddr", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "POTAddr", ",", "MachinePointerInfo", "::", "getPOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "OffsetCPV", "=", "ARMConstantPoolConstant", "::", "Create", "(", "F", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "{", "BaseAddr", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "POTValue", ",", "MachinePointerInfo", "::", "getPOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "OffsetCPV", "=", "ARMConstantPoolConstant", "::", "Create", "(", "GV", ",", "UseGOT", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "SDValue", "OffsetCPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "OffsetCPV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "OffsetCPAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "OffsetCPAddr", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "OffsetCPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "PtrVT", ",", "BaseAddr", ",", "Offset", ")", ";", "if", "(", "UseGOT", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "return", "Result", ";", "}", "else", "if", "(", "isPositionIndependent", "(", ")", "||", "Subtarget", "->", "isPIP", "(", ")", ")", "{", "bool", "UseGOT_PREL", "=", "!", "TM", ".", "shouldAssumeDSOLocal", "(", "*", "GV", "->", "getParent", "(", ")", ",", "GV", ")", ";", "SDValue", "G", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "<NUM_LIT>", ",", "UseGOT_PREL", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<NUM_LIT>", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "G", ")", ";", "if", "(", "UseGOT_PREL", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "return", "Result", ";", "}", "else", "if", "(", "Subtarget", "->", "isROPI", "(", ")", "&&", "IsRO", ")", "{", "SDValue", "G", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "G", ")", ";", "return", "Result", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

11,783

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_subh_h16_ll", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_679309b8", ",", "TypeALU64", ">", ",", "Enc_bd6011", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

powerpcspe

CPP

next_suggestion

CPU

11,784

[ "}" ]

[ "vec_ushort8", "mask", ";", "vec_ushort8", "bv", ";", "bv", "=", "vec_splat", "(", "(", "vec_ushort8", ")", "(", "si_from_int", "(", "b", ")", ")", ",", "<NUM_LIT>", ")", ";", "mask", "=", "(", "vec_ushort8", ")", "vec_sra", "(", "vec_sl", "(", "bv", ",", "vec_splat_u16", "(", "<NUM_LIT>", ")", ")", ",", "vec_splat_u16", "(", "<NUM_LIT>", ")", ")", ";", "return", "(", "(", "qword", ")", "(", "vec_andc", "(", "vec_sl", "(", "(", "vec_ushort8", ")", "(", "a", ")", ",", "bv", ")", ",", "mask", ")", ")", ")", ";" ]

GCC

s390

CPP

stmt_completion

MPU

11,785

[ "return", "false", ";" ]

[ "struct", "s390_address", "addr", ";", "if", "(", "op2", "!=", "const0_rtx", ")", "op1", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "op1", ",", "op2", ")", ";", "if", "(", "!", "s390_decompose_address", "(", "op1", ",", "&", "addr", ")", ")", "return", "false", ";", "if", "(", "addr", ".", "base", "&&", "!", "REGNO_OK_FOR_BASE_P", "(", "REGNO", "(", "addr", ".", "base", ")", ")", ")", "return", "false", ";", "if", "(", "addr", ".", "indx", "&&", "!", "REGNO_OK_FOR_INDEX_P", "(", "REGNO", "(", "addr", ".", "indx", ")", ")", ")", "return", "false", ";", "if", "(", "addr", ".", "indx", "&&", "s390_tune", "==", "PROCESSOR_2817_Z196", ")", "return", "false", ";", "if", "(", "!", "TARGET_64BIT", "&&", "!", "addr", ".", "pointer", ")" ]

GCC

i386

CPP

program_repair

CPU

11,786

[ "<FIXS>", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "<FIXE>" ]

[ "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<BUGS>", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "<BUGE>", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<BUGS>", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "<BUGE>" ]

GCC

m68k

MD

stmt_completion

MPU

11,787

[ "(", "XF", "<STR_LIT>", ")", "]", ")" ]

[ "(", "define_mode_attr", "round", "[", "(", "SF", "<STR_LIT>", ")", "(", "DF", "<STR_LIT>", ")" ]

LLVM

IA64

CPP

stmt_completion

CPU

11,788

[ ")", ";" ]

[ "bool", "IA64TargetMachine", "::", "addInstSelector", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "PM", ".", "add", "(", "createIA64DAGToDAGInstructionSelector", "(", "*", "this", ")" ]

LLVM

X86

TD

program_repair

CPU

11,789

[ "<FIXS>", "<STR_LIT>", ",", "[", "]", ",", "IIC_MOV", ">", ",", "FoldGenData", "<STR_LIT>", ">", ";", "<FIXE>", "<FIXS>", "<STR_LIT>", ",", "[", "]", ",", "IIC_MOV", ">", ",", "OpSize16", ",", "FoldGenData", "<STR_LIT>", ">", ";", "<FIXE>", "<FIXS>", "<STR_LIT>", ",", "[", "]", ",", "IIC_MOV", ">", ",", "OpSize32", ",", "FoldGenData", "<STR_LIT>", ">", ";", "<FIXE>", "<FIXS>", "<STR_LIT>", ",", "[", "]", ",", "IIC_MOV", ">", ",", "FoldGenData", "<STR_LIT>", ">", ";", "<FIXE>" ]

[ "let", "isCodeGenOnly", "=", "<NUM_LIT>", ",", "ForceDisassemble", "=", "<NUM_LIT>", ",", "hasSideEffects", "=", "<NUM_LIT>", ",", "SchedRW", "=", "[", "WriteMove", "]", "in", "{", "def", "MOV8rr_REV", ":", "I", "<NUM_LIT>", ",", "MRMSrcReg", ",", "(", "outs", "GR8", ":", "$", "dst", ")", ",", "(", "ins", "GR8", ":", "$", "src", ")", ",", "<BUGS>", "<STR_LIT>", ",", "[", "]", ",", "IIC_MOV", ">", ";", "<BUGE>", "def", "MOV16rr_REV", ":", "I", "<NUM_LIT>", ",", "MRMSrcReg", ",", "(", "outs", "GR16", ":", "$", "dst", ")", ",", "(", "ins", "GR16", ":", "$", "src", ")", ",", "<BUGS>", "<STR_LIT>", ",", "[", "]", ",", "IIC_MOV", ">", ",", "OpSize16", ";", "<BUGE>", "def", "MOV32rr_REV", ":", "I", "<NUM_LIT>", ",", "MRMSrcReg", ",", "(", "outs", "GR32", ":", "$", "dst", ")", ",", "(", "ins", "GR32", ":", "$", "src", ")", ",", "<BUGS>", "<STR_LIT>", ",", "[", "]", ",", "IIC_MOV", ">", ",", "OpSize32", ";", "<BUGE>", "def", "MOV64rr_REV", ":", "RI", "<NUM_LIT>", ",", "MRMSrcReg", ",", "(", "outs", "GR64", ":", "$", "dst", ")", ",", "(", "ins", "GR64", ":", "$", "src", ")", ",", "<BUGS>", "<STR_LIT>", ",", "[", "]", ",", "IIC_MOV", ">", ";", "<BUGE>", "}", "let", "canFoldAsLoad", "=", "<NUM_LIT>", ",", "isReMaterializable", "=", "<NUM_LIT>", ",", "SchedRW", "=", "[", "WriteLoad", "]", "in", "{" ]

GCC

aarch64

CPP

program_repair

CPU

11,790

[ "<FIXS>", "ops", "->", "dump", "(", ")", ";", "<FIXE>", "<FIXS>", "if", "(", "ops", "->", "pred_ops", ")", "<FIXE>", "<FIXS>", "if", "(", "ops", "->", "pred_ops", "||", "sve_rename_cycles_per_iter", ")", "<FIXE>" ]

[ "if", "(", "dump_enabled_p", "(", ")", ")", "{", "<BUGS>", "m_ops", ".", "dump", "(", ")", ";", "<BUGE>", "dump_printf_loc", "(", "MSG_NOTE", ",", "vect_location", ",", "<STR_LIT>", " estimated cycles per iteration = %f\\n", "<STR_LIT>", ",", "sve_cycles_per_iter", ".", "as_double", "(", ")", ")", ";", "<BUGS>", "if", "(", "m_ops", ".", "pred_ops", ")", "<BUGE>", "dump_printf_loc", "(", "MSG_NOTE", ",", "vect_location", ",", "<STR_LIT>", " predicate issue = %f\\n", "<STR_LIT>", ",", "sve_pred_issue_cycles_per_iter", ".", "as_double", "(", ")", ")", ";", "<BUGS>", "if", "(", "m_ops", ".", "pred_ops", "||", "sve_rename_cycles_per_iter", ")", "<BUGE>", "dump_printf_loc", "(", "MSG_NOTE", ",", "vect_location", ",", "<STR_LIT>", " non-predicate issue = %f\\n", "<STR_LIT>", ",", "sve_nonpred_issue_cycles_per_iter", ".", "as_double", "(", ")", ")", ";" ]

GCC

m32r

MD

stmt_completion

MPU

11,791

[ "<STR_LIT>", ")" ]

[ "<STR_LIT>", "(", "and", "(", "match_code" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

11,792

[ "NewOpcode", "=", "AMDGPU", "::", "S_LOAD_DWORDX4_IMM", ";" ]

[ "if", "(", "!", "CandMO", ".", "isReg", "(", ")", "||", "CandMO", ".", "getReg", "(", ")", "!=", "RegToFind", "||", "CandMO", ".", "isDef", "(", ")", ")", "continue", ";", "if", "(", "UseMO", ")", "{", "UseMO", "=", "nullptr", ";", "break", ";", "}", "UseMO", "=", "&", "CandMO", ";", "}", "if", "(", "!", "UseMO", "||", "UseMO", "->", "getSubReg", "(", ")", "==", "AMDGPU", "::", "NoSubRegister", ")", "break", ";", "unsigned", "Offset", "=", "RI", ".", "getSubRegIdxOffset", "(", "UseMO", "->", "getSubReg", "(", ")", ")", ";", "unsigned", "SubregSize", "=", "RI", ".", "getSubRegIdxSize", "(", "UseMO", "->", "getSubReg", "(", ")", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "assert", "(", "MRI", ".", "use_nodbg_empty", "(", "DestReg", ")", "&&", "<STR_LIT>", "DestReg should have no users yet.", "<STR_LIT>", ")", ";", "unsigned", "NewOpcode", "=", "-", "<NUM_LIT>", ";", "if", "(", "SubregSize", "==", "<NUM_LIT>", ")", "NewOpcode", "=", "AMDGPU", "::", "S_LOAD_DWORDX8_IMM", ";", "else", "if", "(", "SubregSize", "==", "<NUM_LIT>", ")" ]

GCC

i386

CPP

stmt_completion

CPU

11,793

[ "_", "_", "i", ")", "{" ]

[ "static", "_", "_", "inline", "_", "_", "m64", "_", "mm_set1_pi32", "(", "int" ]

LLVM

X86

CPP

next_suggestion

CPU

11,794

[ "return", "lookupFoldTableImpl", "(", "FoldTable", ",", "RegOp", ")", ";" ]

[ "if", "(", "OpNum", "==", "<NUM_LIT>", ")", "FoldTable", "=", "makeArrayRef", "(", "MemoryFoldTable0", ")", ";", "else", "if", "(", "OpNum", "==", "<NUM_LIT>", ")", "FoldTable", "=", "makeArrayRef", "(", "MemoryFoldTable1", ")", ";", "else", "if", "(", "OpNum", "==", "<NUM_LIT>", ")", "FoldTable", "=", "makeArrayRef", "(", "MemoryFoldTable2", ")", ";", "else", "if", "(", "OpNum", "==", "<NUM_LIT>", ")", "FoldTable", "=", "makeArrayRef", "(", "MemoryFoldTable3", ")", ";", "else", "if", "(", "OpNum", "==", "<NUM_LIT>", ")", "FoldTable", "=", "makeArrayRef", "(", "MemoryFoldTable4", ")", ";", "else", "return", "nullptr", ";" ]

GCC

arm

MD

stmt_completion

CPU

11,795

[ ")", "]" ]

[ "[", "(", "clobber", "(", "const_int", "<NUM_LIT>", ")" ]

GCC

arm

MD

stmt_completion

CPU

11,796

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "eq_attr" ]

GCC

loongarch

CPP

stmt_completion

CPU

11,797

[ "v4i32", ")", "_", "<NUM_LIT>", ")", ";" ]

[ "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_lsx_vpickev_w", "(", "(", "v4i32", ")", "_", "<NUM_LIT>", ",", "(" ]

LLVM

R600

CPP

stmt_completion

GPU

11,798

[ ",", "<NUM_LIT>", ")", ";" ]

[ "const", "SIMachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "unsigned", "RsrcReg", "=", "getRsrcReg", "(", "MFI", "->", "getShaderType", "(", ")", ")", ";", "if", "(", "MFI", "->", "getShaderType", "(", ")", "==", "ShaderType", "::", "COMPUTE", ")", "{", "OutStreamer", "->", "EmitIntValue", "(", "R_00B848_COMPUTE_PGM_RSRC1", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "KernelInfo", ".", "ComputePGMRSrc1", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "R_00B84C_COMPUTE_PGM_RSRC2", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "KernelInfo", ".", "ComputePGMRSrc2", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "R_00B860_COMPUTE_TMPRING_SIZE", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "S_00B860_WAVESIZE", "(", "KernelInfo", ".", "ScratchBlocks", ")", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "OutStreamer", "->", "EmitIntValue", "(", "RsrcReg", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "S_00B028_VGPRS", "(", "KernelInfo", ".", "VGPRBlocks", ")", "|", "S_00B028_SGPRS", "(", "KernelInfo", ".", "SGPRBlocks", ")" ]

LLVM

AArch64

TD

next_suggestion

CPU

11,799

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "addr", ";" ]

[ "class", "BImm", "<", "bit", "op", ",", "dag", "iops", ",", "string", "asm", ",", "list", "<", "dag", ">", "pattern", ">", ":", "I", "<", "(", "outs", ")", ",", "iops", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "pattern", ">", ",", "Sched", "<", "[", "WriteBr", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "addr", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]