docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
GCC	rs6000	CPP	next_suggestion	CPU	11,500	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m64", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_setzero_si64", "(", "void", ")", "{", "return", "(", "_", "_", "m64", ")", "<NUM_LIT>", ";" ]
LLVM	Mips	TD	stmt_completion	CPU	11,501	[ ",", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]	[ "class", "LDI_W_ENC", ":", "MSA_I10_FMT", "<", "<NUM_LIT>" ]
GCC	arm	CPP	stmt_completion	CPU	11,502	[ ",", "FIRST_IWMMXT_REGNUM", ")", ";" ]	[ "else", "if", "(", "TARGET_IWMMXT_ABI", "&&", "arm_vector_mode_supported_p", "(", "mode", ")", ")", "return", "gen_rtx_REG", "(", "mode" ]
LLVM	ARM64	TD	next_suggestion	CPU	11,503	[ "}" ]	[ "def", "Xrrr", ":", "BaseMulAccum", "<", "isSub", ",", "<NUM_LIT>", ",", "GPR64", ",", "GPR64", ",", "asm", ",", "[", "(", "set", "GPR64", ":", "$", "Rd", ",", "(", "AccNode", "GPR64", ":", "$", "Ra", ",", "(", "mul", "GPR64", ":", "$", "Rn", ",", "GPR64", ":", "$", "Rm", ")", ")", ")", "]", ">", ",", "Sched", "<", "[", "WriteIM64", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	PTX	TD	program_repair	GPU	11,504	[ "<FIXS>", "def", "MOVU64ri", "<FIXE>" ]	[ "def", "MOVU32ri", ":", "InstPTX", "(", "outs", "RRegu32", ":", "$", "d", ")", ",", "(", "ins", "i32imm", ":", "$", "a", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "RRegu32", ":", "$", "d", ",", "imm", ":", "$", "a", ")", "]", ">", ";", "<BUGS>", "def", "MOVU164ri", "<BUGE>", ":", "InstPTX", "(", "outs", "RRegu64", ":", "$", "d", ")", ",", "(", "ins", "i64imm", ":", "$", "a", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "RRegu64", ":", "$", "d", ",", "imm", ":", "$", "a", ")", "]", ">", ";", "def", "MOVF32ri" ]
LLVM	Hexagon	TD	next_suggestion	DSP	11,505	[ "bits", "<", "<NUM_LIT>", ">", "Rd16", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rs16", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs16", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	11,506	[ "}" ]	[ "MCOperand", "MO", "(", "Lower", ".", "lowerOperand", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ")", ")", ";", "SystemZInstPrinter", "::", "printOperand", "(", "MO", ",", "MAI", ",", "OS", ")", ";", "return", "false", ";" ]
LLVM	Mips	CPP	next_suggestion	CPU	11,507	[ "SDValue", "Value", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";" ]	[ "static", "SDValue", "lowerMSAStoreIntr", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "unsigned", "Intr", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "ChainIn", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";" ]
LLVM	ARM	TD	next_suggestion	CPU	11,508	[ "}" ]	[ "def", "addrmode6alignNone", ":", "AddrMode6Align", "{", "let", "ParserMatchClass", "=", "AddrMode6AlignNoneAsmOperand", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	11,509	[ ";" ]	[ "return", "*", "Result" ]
LLVM	ARM	CPP	next_suggestion	CPU	11,510	[ "llvm_unreachable", "(", "<STR_LIT>", "unexpected number of scalar bits", "<STR_LIT>", ")", ";" ]	[ "auto", "Type", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "unsigned", "ScalarBits", "=", "Type", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "ScalarBits", ">", "<NUM_LIT>", ")", "return", "false", ";", "SDNodeFlags", "FMulFlags", "=", "FMul", "->", "getFlags", "(", ")", ";", "if", "(", "ScalarBits", "==", "<NUM_LIT>", "&&", "!", "FMulFlags", ".", "hasNoInfs", "(", ")", "&&", "IsUnsigned", ")", "return", "false", ";", "SDValue", "ImmNode", "=", "FMul", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "VecVal", "=", "FMul", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "VecVal", "->", "getOpcode", "(", ")", "==", "ISD", "::", "UINT_TO_FP", "\|\|", "VecVal", "->", "getOpcode", "(", ")", "==", "ISD", "::", "SINT_TO_FP", ")", "VecVal", "=", "VecVal", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "VecVal", ".", "getValueType", "(", ")", ".", "getScalarSizeInBits", "(", ")", "!=", "ScalarBits", ")", "return", "false", ";", "if", "(", "ImmNode", ".", "getOpcode", "(", ")", "==", "ISD", "::", "BITCAST", ")", "{", "if", "(", "ImmNode", ".", "getValueType", "(", ")", ".", "getScalarSizeInBits", "(", ")", "!=", "ScalarBits", ")", "return", "false", ";", "ImmNode", "=", "ImmNode", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "ImmNode", ".", "getValueType", "(", ")", ".", "getScalarSizeInBits", "(", ")", "!=", "ScalarBits", ")", "return", "false", ";", "APFloat", "ImmAPF", "(", "<NUM_LIT>", ")", ";", "switch", "(", "ImmNode", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "ImmNode", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "unsigned", "Imm", "=", "ImmNode", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "if", "(", "ImmNode", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "Imm", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "Imm", ",", "ScalarBits", ")", ";", "ImmAPF", "=", "APFloat", "(", "ScalarBits", "==", "<NUM_LIT>", "?", "APFloat", "::", "IEEEsingle", "(", ")", ":", "APFloat", "::", "IEEEhalf", "(", ")", ",", "APInt", "(", "ScalarBits", ",", "Imm", ")", ")", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "ImmAPF", "=", "APFloat", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "ImmNode", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ")", ")", ";", "break", ";", "}", "default", ":", "return", "false", ";", "}", "APFloat", "ToConvert", "=", "ImmAPF", ";", "if", "(", "FixedToFloat", ")", "{", "if", "(", "!", "ImmAPF", ".", "getExactInverse", "(", "&", "ToConvert", ")", ")", "return", "false", ";", "}", "APSInt", "Converted", "(", "<NUM_LIT>", ",", "false", ")", ";", "bool", "IsExact", ";", "ToConvert", ".", "convertToInteger", "(", "Converted", ",", "llvm", "::", "RoundingMode", "::", "NearestTiesToEven", ",", "&", "IsExact", ")", ";", "if", "(", "!", "IsExact", "\|\|", "!", "Converted", ".", "isPowerOf2", "(", ")", ")", "return", "false", ";", "unsigned", "FracBits", "=", "Converted", ".", "logBase2", "(", ")", ";", "if", "(", "FracBits", ">", "ScalarBits", ")", "return", "false", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", "{", "VecVal", ",", "CurDAG", "->", "getConstant", "(", "FracBits", ",", "SDLoc", "(", "N", ")", ",", "MVT", "::", "i32", ")", "}", ";", "AddEmptyMVEPredicateToOps", "(", "Ops", ",", "SDLoc", "(", "N", ")", ",", "Type", ")", ";", "unsigned", "int", "Opcode", ";", "switch", "(", "ScalarBits", ")", "{", "case", "<NUM_LIT>", ":", "if", "(", "FixedToFloat", ")", "Opcode", "=", "IsUnsigned", "?", "ARM", "::", "MVE_VCVTf16u16_fix", ":", "ARM", "::", "MVE_VCVTf16s16_fix", ";", "else", "Opcode", "=", "IsUnsigned", "?", "ARM", "::", "MVE_VCVTu16f16_fix", ":", "ARM", "::", "MVE_VCVTs16f16_fix", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "FixedToFloat", ")", "Opcode", "=", "IsUnsigned", "?", "ARM", "::", "MVE_VCVTf32u32_fix", ":", "ARM", "::", "MVE_VCVTf32s32_fix", ";", "else", "Opcode", "=", "IsUnsigned", "?", "ARM", "::", "MVE_VCVTu32f32_fix", ":", "ARM", "::", "MVE_VCVTs32f32_fix", ";", "break", ";", "default", ":" ]
LLVM	CSKY	CPP	next_suggestion	CPU	11,511	[ "}" ]	[ "unsigned", "Depth", "=", "Op", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "if", "(", "Depth", ")", "{", "SDValue", "FrameAddr", "=", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ";", "return", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "VT", ",", "FrameAddr", ",", "Offset", ")", ",", "MachinePointerInfo", "(", ")", ")", ";", "}", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "RI", ".", "getRARegister", "(", ")", ",", "getRegClassFor", "(", "MVT", "::", "i32", ")", ")", ";", "return", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "Reg", ",", "VT", ")", ";" ]
GCC	rs6000	MD	program_repair	CPU	11,512	[ "<FIXS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "<FIXE>" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "ior", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "<BUGE>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<STR_LIT>", ")" ]
LLVM	Lanai	CPP	stmt_completion	CPU	11,513	[ ";" ]	[ "const", "LanaiSelectionDAGInfo", "*", "getSelectionDAGInfo", "(", ")", "const", "override", "{", "return", "&", "TSInfo" ]
GCC	aarch64	MD	stmt_completion	CPU	11,514	[ "<NUM_LIT>", "]", "," ]	[ "[", "(", "match_operand", ":", "VALL_F16", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "<", "VEL", ">", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "]", "<STR_LIT>", "{", "HOST_WIDE_INT", "elem", "=", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", "<", "<", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "emit_insn", "(", "gen_aarch64_simd_vec_set", "<", "mode", ">", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	11,515	[ ")", ";" ]	[ "bool", "isPPC64", "=", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "ppc64", ";", "if", "(", "TheTriple", ".", "getOS", "(", ")", "==", "Triple", "::", "Darwin", ")", "return", "new", "PPCDarwinTargetAsmInfo", "(", "isPPC64", ")", ";", "return", "new", "PPCLinuxTargetAsmInfo", "(", "isPPC64" ]
LLVM	VE	CPP	next_suggestion	CPU	11,516	[ "}" ]	[ "if", "(", "regIdx", "%", "<NUM_LIT>", "\|\|", "regIdx", ">", "<NUM_LIT>", ")", "return", "false", ";", "Op", ".", "Reg", ".", "RegNum", "=", "F128Regs", "[", "regIdx", "/", "<NUM_LIT>", "]", ";", "return", "true", ";" ]
LLVM	MCS51	CPP	stmt_completion	MPU	11,517	[ "false", ";" ]	[ "if", "(", "const", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "int", "RHSC", "=", "RHS", "->", "getSExtValue", "(", ")", ";", "if", "(", "Op", "->", "getOpcode", "(", ")", "==", "ISD", "::", "SUB", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "(", "VT", "==", "MVT", "::", "i16", "&&", "RHSC", "!=", "<NUM_LIT>", ")", "\|\|", "(", "VT", "==", "MVT", "::", "i8", "&&", "RHSC", "!=", "<NUM_LIT>", ")", ")", "{", "return", "false", ";", "}", "Base", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "DAG", ".", "getConstant", "(", "RHSC", ",", "DL", ",", "MVT", "::", "i8", ")", ";", "AM", "=", "ISD", "::", "POST_INC", ";", "return", "true", ";", "}", "return" ]
GCC	arm	CPP	next_suggestion	CPU	11,518	[ "fputs", "(", "<STR_LIT>", "\\t.word\\t", "<STR_LIT>", ",", "file", ")", ";" ]	[ "static", "void", "arm_output_dwarf_dtprel", "(", "FILE", "*", "file", ",", "int", "size", ",", "rtx", "x", ")", "{", "gcc_assert", "(", "size", "==", "<NUM_LIT>", ")", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	11,519	[ "O", "<<", "<STR_LIT>", "}", "<STR_LIT>", ";" ]	[ "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", ";", "O", "<<", "<STR_LIT>", ", ", "<STR_LIT>", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "<NUM_LIT>", ")", ";", "O", "<<", "<STR_LIT>", ", ", "<STR_LIT>", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "<NUM_LIT>", ")", ";" ]
GCC	rs6000	MD	stmt_completion	CPU	11,520	[ "<STR_LIT>", ")" ]	[ "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>" ]
GCC	frv	CPP	code_generation	VLIW	11,521	[ "static", "rtx", "frv_expand_set_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "call", ",", "rtx", "target", ")", "{", "rtx", "pat", ";", "rtx", "op0", "=", "frv_read_argument", "(", "call", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "frv_check_constant_argument", "(", "icode", ",", "<NUM_LIT>", ",", "op0", ")", ")", "return", "NULL_RTX", ";", "target", "=", "frv_legitimize_target", "(", "icode", ",", "target", ")", ";", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "target", ",", "op0", ")", ";", "if", "(", "!", "pat", ")", "return", "NULL_RTX", ";", "emit_insn", "(", "pat", ")", ";", "return", "target", ";", "}" ]	[ "Expand", "builtins", "that", "take", "a", "single", ",", "constant", "argument", ".", "At", "the", "moment", ",", "only", "MHDSETS", "falls", "into", "this", "category", "." ]
LLVM	AArch64	CPP	stmt_completion	CPU	11,522	[ "VT", ")", ";" ]	[ "if", "(", "Op", ".", "getValueType", "(", ")", "!=", "MVT", "::", "nxv16i1", ")", "{", "if", "(", "(", "Cond", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "Cond", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "isZeroingInactiveLanes", "(", "Op", ")", ")", "Pg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "nxv16i1", ",", "Pg", ")", ";", "else", "Pg", "=", "getSVEPredicateBitCast", "(", "MVT", "::", "nxv16i1", ",", "Pg", ",", "DAG", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "nxv16i1", ",", "Op", ")", ";", "}", "SDValue", "Test", "=", "DAG", ".", "getNode", "(", "Cond", "==", "<STR_LIT>", "::", "<STR_LIT>", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "Other", ",", "Pg", ",", "Op", ")", ";", "SDValue", "CC", "=", "DAG", ".", "getConstant", "(", "getInvertedCondCode", "(", "Cond", ")", ",", "DL", ",", "MVT", "::", "i32", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "OutVT", ",", "FVal", ",", "TVal", ",", "CC", ",", "Test", ")", ";", "return", "DAG", ".", "getZExtOrTrunc", "(", "Res", ",", "DL", "," ]
GCC	rl78	MD	next_suggestion	MPU	11,523	[ "operands", "[", "<NUM_LIT>", "]", "=", "copy_to_mode_reg", "(", "HImode", ",", "operands", "[", "<NUM_LIT>", "]", ")" ]	[ "operands", "[", "<NUM_LIT>", "]", "=", "copy_to_mode_reg", "(", "HImode", ",", "operands", "[", "<NUM_LIT>", "]", ")", "if", "(", "rl78_far_p", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&", "&", "rl78_far_p", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]
LLVM	AMDGPU	CPP	code_generation	GPU	11,524	[ "bool", "AMDGPULegalizerInfo", "::", "legalizeImageIntrinsic", "(", "MachineInstr", "&", "MI", ",", "MachineIRBuilder", "&", "B", ",", "GISelChangeObserver", "&", "Observer", ",", "const", "AMDGPU", "::", "ImageDimIntrinsicInfo", "", "ImageDimIntr", ")", "const", "{", "bool", "IsTFE", "=", "MI", ".", "getNumExplicitDefs", "(", ")", "==", "<NUM_LIT>", ";", "if", "(", "!", "IsTFE", "&&", "!", "ST", ".", "hasUnpackedD16VMem", "(", ")", ")", "return", "true", ";", "const", "AMDGPU", "::", "MIMGBaseOpcodeInfo", "", "BaseOpcode", "=", "AMDGPU", "::", "getMIMGBaseOpcodeInfo", "(", "ImageDimIntr", "->", "BaseOpcode", ")", ";", "if", "(", "BaseOpcode", "->", "Atomic", ")", "return", "true", ";", "B", ".", "setInstr", "(", "MI", ")", ";", "MachineRegisterInfo", "", "MRI", "=", "B", ".", "getMRI", "(", ")", ";", "const", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "const", "LLT", "S16", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "if", "(", "BaseOpcode", "->", "Store", ")", "{", "Register", "VData", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "LLT", "Ty", "=", "MRI", "->", "getType", "(", "VData", ")", ";", "if", "(", "!", "Ty", ".", "isVector", "(", ")", "\|\|", "Ty", ".", "getElementType", "(", ")", "!=", "S16", ")", "return", "true", ";", "B", ".", "setInstr", "(", "MI", ")", ";", "Observer", ".", "changingInstr", "(", "MI", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "handleD16VData", "(", "B", ",", "", "MRI", ",", "VData", ")", ")", ";", "Observer", ".", "changedInstr", "(", "MI", ")", ";", "return", "true", ";", "}", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "LLT", "Ty", "=", "MRI", "->", "getType", "(", "DstReg", ")", ";", "const", "LLT", "EltTy", "=", "Ty", ".", "getScalarType", "(", ")", ";", "const", "bool", "IsD16", "=", "Ty", ".", "getScalarType", "(", ")", "==", "S16", ";", "const", "unsigned", "NumElts", "=", "Ty", ".", "isVector", "(", ")", "?", "Ty", ".", "getNumElements", "(", ")", ":", "<NUM_LIT>", ";", "if", "(", "IsTFE", ")", "{", "Register", "Dst1Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "MRI", "->", "getType", "(", "Dst1Reg", ")", "!=", "S32", ")", "return", "false", ";", "LLT", "RoundedTy", ";", "LLT", "TFETy", ";", "if", "(", "IsD16", "&&", "ST", ".", "hasUnpackedD16VMem", "(", ")", ")", "{", "RoundedTy", "=", "LLT", "::", "scalarOrVector", "(", "NumElts", ",", "<NUM_LIT>", ")", ";", "TFETy", "=", "LLT", "::", "vector", "(", "NumElts", "+", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "unsigned", "EltSize", "=", "Ty", ".", "getScalarSizeInBits", "(", ")", ";", "unsigned", "RoundedElts", "=", "(", "Ty", ".", "getSizeInBits", "(", ")", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "unsigned", "RoundedSize", "=", "<NUM_LIT>", "", "RoundedElts", ";", "RoundedTy", "=", "LLT", "::", "scalarOrVector", "(", "RoundedSize", "/", "EltSize", ",", "EltSize", ")", ";", "TFETy", "=", "LLT", "::", "vector", "(", "RoundedSize", "/", "<NUM_LIT>", "+", "<NUM_LIT>", ",", "S32", ")", ";", "}", "Register", "TFEReg", "=", "MRI", "->", "createGenericVirtualRegister", "(", "TFETy", ")", ";", "Observer", ".", "changingInstr", "(", "MI", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "TFEReg", ")", ";", "MI", ".", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "Observer", ".", "changedInstr", "(", "MI", ")", ";", "B", ".", "setInsertPt", "(", "", "MI", ".", "getParent", "(", ")", ",", "++", "MI", ".", "getIterator", "(", ")", ")", ";", "SmallVector", "<", "Register", ",", "<NUM_LIT>", ">", "UnmergeResults", "(", "TFETy", ".", "getNumElements", "(", ")", ",", "Dst1Reg", ")", ";", "int", "NumDataElts", "=", "TFETy", ".", "getNumElements", "(", ")", "-", "<NUM_LIT>", ";", "if", "(", "!", "Ty", ".", "isVector", "(", ")", ")", "{", "UnmergeResults", "[", "<NUM_LIT>", "]", "=", "Ty", "==", "S32", "?", "DstReg", ":", "MRI", "->", "createGenericVirtualRegister", "(", "S32", ")", ";", "B", ".", "buildUnmerge", "(", "UnmergeResults", ",", "TFEReg", ")", ";", "if", "(", "Ty", "!=", "S32", ")", "B", ".", "buildTrunc", "(", "DstReg", ",", "UnmergeResults", "[", "<NUM_LIT>", "]", ")", ";", "return", "true", ";", "}", "for", "(", "int", "I", "=", "<NUM_LIT>", ";", "I", "!=", "NumDataElts", ";", "++", "I", ")", "UnmergeResults", "[", "I", "]", "=", "MRI", "->", "createGenericVirtualRegister", "(", "S32", ")", ";", "B", ".", "buildUnmerge", "(", "UnmergeResults", ",", "TFEReg", ")", ";", "ArrayRef", "<", "Register", ">", "DataPart", "(", "UnmergeResults", ".", "data", "(", ")", ",", "NumDataElts", ")", ";", "if", "(", "EltTy", "==", "S32", ")", "B", ".", "buildBuildVector", "(", "DstReg", ",", "DataPart", ")", ";", "else", "if", "(", "ST", ".", "hasUnpackedD16VMem", "(", ")", ")", "truncToS16Vector", "(", "B", ",", "DstReg", ",", "DataPart", ")", ";", "else", "bitcastToS16Vector", "(", "B", ",", "DstReg", ",", "DataPart", ")", ";", "return", "true", ";", "}", "if", "(", "!", "Ty", ".", "isVector", "(", ")", "\|\|", "Ty", ".", "getElementType", "(", ")", "!=", "S16", ")", "return", "true", ";", "B", ".", "setInsertPt", "(", "*", "MI", ".", "getParent", "(", ")", ",", "++", "MI", ".", "getIterator", "(", ")", ")", ";", "LLT", "WidenedTy", "=", "Ty", ".", "changeElementType", "(", "S32", ")", ";", "Register", "WideDstReg", "=", "MRI", "->", "createGenericVirtualRegister", "(", "WidenedTy", ")", ";", "Observer", ".", "changingInstr", "(", "MI", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "WideDstReg", ")", ";", "Observer", ".", "changedInstr", "(", "MI", ")", ";", "repackUnpackedD16Load", "(", "B", ",", "DstReg", ",", "WideDstReg", ")", ";", "return", "true", ";", "}" ]	[ "Rewrite", "image", "intrinsics", "to", "use", "register", "layouts", "expected", "by", "the", "subtarget", "." ]
GCC	mmix	CPP	code_generation	CPU	11,525	[ "void", "mmix_asm_output_internal_label", "(", "FILE", "", "stream", ",", "const", "char", "", "name", ")", "{", "assemble_name_raw", "(", "stream", ",", "name", ")", ";", "fprintf", "(", "stream", ",", "<STR_LIT>", "\\tIS @\\n", "<STR_LIT>", ")", ";", "}" ]	[ "ASM_OUTPUT_INTERNAL_LABEL", "." ]
LLVM	TL45	CPP	next_suggestion	MPU	11,526	[ "Tok", "=", "o", ".", "Tok", ";" ]	[ "break", ";", "case", "k_Immediate", ":", "Imm", "=", "o", ".", "Imm", ";", "break", ";", "case", "k_Token", ":" ]
GCC	rs6000	MD	stmt_completion	CPU	11,527	[ "[", "<NUM_LIT>", "]", ")", ")" ]	[ "[", "(", "use", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{", "if", "(", "BYTES_BIG_ENDIAN", ")", "emit_insn", "(", "gen_altivec_vmuleuw", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands" ]
LLVM	Mips	CPP	next_suggestion	CPU	11,528	[ "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "Arg", ".", "getValueSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "Offset", ",", "false", ")", ";" ]	[ "return", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "(", ")", ")", ";", "}", "MachineFrameInfo", "&", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";" ]
GCC	arm	CPP	stmt_completion	CPU	11,529	[ "_", "_", "a", ";" ]	[ "return", "(", "int64x1_t", ")" ]
GCC	aarch64	CPP	stmt_completion	CPU	11,530	[ ")", "{" ]	[ "vhsub_u16", "(", "uint16x4_t", "_", "_", "a", ",", "uint16x4_t", "_", "_", "b" ]
LLVM	AArch64	TD	next_suggestion	CPU	11,531	[ "}" ]	[ "class", "BaseSIMDVectorLShiftLongBySize", "<", "bit", "Q", ",", "bits", "<", "<NUM_LIT>", ">", "size", ",", "RegisterOperand", "regtype", ",", "string", "asm", ",", "string", "dstkind", ",", "string", "srckind", ",", "string", "amount", ">", ":", "I", "<", "(", "outs", "V128", ":", "$", "Rd", ")", ",", "(", "ins", "regtype", ":", "$", "Rn", ")", ",", "asm", ",", "<STR_LIT>", "#", "dstkind", "#", "<STR_LIT>", "#", "srckind", "#", "<STR_LIT>", "#", "amount", "#", "<STR_LIT>", "#", "dstkind", "#", "<STR_LIT>", "#", "amount", "#", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Sched", "<", "[", "WriteVq", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Q", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "size", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]
LLVM	DLX	CPP	stmt_completion	CPU	11,532	[ "{" ]	[ "bool", "isMemSpls", "(", ")", "const" ]
GCC	mips	MD	stmt_completion	CPU	11,533	[ "<STR_LIT>", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "IMSA", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ss_plus", ":", "IMSA", "(", "match_operand", ":", "IMSA", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "IMSA", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]
GCC	rs6000	MD	next_suggestion	CPU	11,534	[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]	[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]
LLVM	Hexagon	TD	stmt_completion	DSP	11,535	[ "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=" ]
GCC	ia64	MD	stmt_completion	CPU	11,536	[ ")", ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "match_code", "<STR_LIT>" ]
LLVM	Hexagon	TD	stmt_completion	DSP	11,537	[ "<NUM_LIT>", ";" ]	[ "def", "C2_cmpgti", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "s32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_56f114f4", ",", "TypeALU32_2op", ">", ",", "Enc_bd0b33", ",", "ImmRegRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCompare", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	11,538	[ "return", "AMDGPU", "::", "V_MOVRELD_B32_V16", ";" ]	[ "return", "AMDGPU", "::", "V_MOVRELD_B32_V1", ";", "case", "<NUM_LIT>", ":", "return", "AMDGPU", "::", "V_MOVRELD_B32_V2", ";", "case", "<NUM_LIT>", ":", "return", "AMDGPU", "::", "V_MOVRELD_B32_V4", ";", "case", "<NUM_LIT>", ":", "return", "AMDGPU", "::", "V_MOVRELD_B32_V8", ";", "case", "<NUM_LIT>", ":" ]
GCC	loongarch	CPP	next_suggestion	CPU	11,539	[ "return", "<NUM_LIT>", ";" ]	[ "if", "(", "mode", "!=", "BLKmode", "&&", "might_split_p", ")", "factor", "=", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "UNITS_PER_WORD", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_WORD", ";", "else", "factor", "=", "<NUM_LIT>", ";", "if", "(", "loongarch_classify_address", "(", "&", "addr", ",", "x", ",", "mode", ",", "false", ")", ")", "switch", "(", "addr", ".", "type", ")", "{", "case", "ADDRESS_REG", ":", "case", "ADDRESS_REG_REG", ":", "case", "ADDRESS_CONST_INT", ":", "return", "factor", ";", "case", "ADDRESS_LO_SUM", ":", "return", "factor", "+", "<NUM_LIT>", ";", "case", "ADDRESS_SYMBOLIC", ":", "return", "factor", "*", "loongarch_symbol_insns", "(", "addr", ".", "symbol_type", ",", "mode", ")", ";", "}" ]
GCC	v850	MD	program_repair	MPU	11,540	[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "ior", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	11,541	[ ".", "getLocalMemorySize", "(", ")", ")", ")", "{" ]	[ "LastEna", "=", "InputEna", "?", "findLastSet", "(", "InputEna", ")", "+", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "}", "const", "DataLayout", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "unsigned", "PSArgCount", "=", "<NUM_LIT>", ";", "unsigned", "IntermediateVGPR", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "unsigned", "NumRegs", "=", "(", "DL", ".", "getTypeSizeInBits", "(", "Arg", ".", "getType", "(", ")", ")", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "if", "(", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "InReg", ")", ")", "{", "WaveDispatchNumSGPR", "+=", "NumRegs", ";", "}", "else", "{", "if", "(", "IsPixelShader", "&&", "PSArgCount", "<", "<NUM_LIT>", ")", "{", "if", "(", "(", "<NUM_LIT>", "<<", "PSArgCount", ")", "&", "InputAddr", ")", "{", "if", "(", "PSArgCount", "<", "LastEna", ")", "WaveDispatchNumVGPR", "+=", "NumRegs", ";", "else", "IntermediateVGPR", "+=", "NumRegs", ";", "}", "PSArgCount", "++", ";", "}", "else", "{", "if", "(", "IntermediateVGPR", ")", "{", "WaveDispatchNumVGPR", "+=", "IntermediateVGPR", ";", "IntermediateVGPR", "=", "<NUM_LIT>", ";", "}", "WaveDispatchNumVGPR", "+=", "NumRegs", ";", "}", "}", "}", "ProgInfo", ".", "NumSGPR", "=", "std", "::", "max", "(", "ProgInfo", ".", "NumSGPR", ",", "WaveDispatchNumSGPR", ")", ";", "ProgInfo", ".", "NumArchVGPR", "=", "std", "::", "max", "(", "ProgInfo", ".", "NumVGPR", ",", "WaveDispatchNumVGPR", ")", ";", "ProgInfo", ".", "NumVGPR", "=", "Info", ".", "getTotalNumVGPRs", "(", "STM", ",", "Info", ".", "NumAGPR", ",", "ProgInfo", ".", "NumArchVGPR", ")", ";", "}", "ProgInfo", ".", "NumSGPRsForWavesPerEU", "=", "std", "::", "max", "(", "std", "::", "max", "(", "ProgInfo", ".", "NumSGPR", ",", "<NUM_LIT>", "u", ")", ",", "STM", ".", "getMinNumSGPRs", "(", "MFI", "->", "getMaxWavesPerEU", "(", ")", ")", ")", ";", "ProgInfo", ".", "NumVGPRsForWavesPerEU", "=", "std", "::", "max", "(", "std", "::", "max", "(", "ProgInfo", ".", "NumVGPR", ",", "<NUM_LIT>", "u", ")", ",", "STM", ".", "getMinNumVGPRs", "(", "MFI", "->", "getMaxWavesPerEU", "(", ")", ")", ")", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", "<=", "AMDGPUSubtarget", "::", "SEA_ISLANDS", "\|\|", "STM", ".", "hasSGPRInitBug", "(", ")", ")", "{", "unsigned", "MaxAddressableNumSGPRs", "=", "STM", ".", "getAddressableNumSGPRs", "(", ")", ";", "if", "(", "ProgInfo", ".", "NumSGPR", ">", "MaxAddressableNumSGPRs", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "DiagnosticInfoResourceLimit", "Diag", "(", "MF", ".", "getFunction", "(", ")", ",", "<STR_LIT>", "scalar registers", "<STR_LIT>", ",", "ProgInfo", ".", "NumSGPR", ",", "MaxAddressableNumSGPRs", ",", "DS_Error", ",", "DK_ResourceLimit", ")", ";", "Ctx", ".", "diagnose", "(", "Diag", ")", ";", "ProgInfo", ".", "NumSGPR", "=", "MaxAddressableNumSGPRs", ";", "ProgInfo", ".", "NumSGPRsForWavesPerEU", "=", "MaxAddressableNumSGPRs", ";", "}", "}", "if", "(", "STM", ".", "hasSGPRInitBug", "(", ")", ")", "{", "ProgInfo", ".", "NumSGPR", "=", "AMDGPU", "::", "IsaInfo", "::", "FIXED_NUM_SGPRS_FOR_INIT_BUG", ";", "ProgInfo", ".", "NumSGPRsForWavesPerEU", "=", "AMDGPU", "::", "IsaInfo", "::", "FIXED_NUM_SGPRS_FOR_INIT_BUG", ";", "}", "if", "(", "MFI", "->", "getNumUserSGPRs", "(", ")", ">", "STM", ".", "getMaxNumUserSGPRs", "(", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "DiagnosticInfoResourceLimit", "Diag", "(", "MF", ".", "getFunction", "(", ")", ",", "<STR_LIT>", "user SGPRs", "<STR_LIT>", ",", "MFI", "->", "getNumUserSGPRs", "(", ")", ",", "STM", ".", "getMaxNumUserSGPRs", "(", ")", ",", "DS_Error", ")", ";", "Ctx", ".", "diagnose", "(", "Diag", ")", ";", "}", "if", "(", "MFI", "->", "getLDSSize", "(", ")", ">", "static_cast", "<", "unsigned", ">", "(", "STM" ]
LLVM	Mips	CPP	next_suggestion	CPU	11,542	[ "GPRel32Directive", "=", "<STR_LIT>", "\\t.gpword\\t", "<STR_LIT>", ";" ]	[ "MipsMCAsmInfo", "::", "MipsMCAsmInfo", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ")", "{", "AlignmentIsInBytes", "=", "false", ";", "Data16bitsDirective", "=", "<STR_LIT>", "\\t.half\\t", "<STR_LIT>", ";", "Data32bitsDirective", "=", "<STR_LIT>", "\\t.word\\t", "<STR_LIT>", ";", "Data64bitsDirective", "=", "<NUM_LIT>", ";", "PrivateGlobalPrefix", "=", "<STR_LIT>", "$", "<STR_LIT>", ";", "CommentString", "=", "<STR_LIT>", "#", "<STR_LIT>", ";", "ZeroDirective", "=", "<STR_LIT>", "\\t.space\\t", "<STR_LIT>", ";" ]
GCC	h8300	MD	program_repair	MPU	11,543	[ "<FIXS>", "(", "symbol_ref", "<STR_LIT>", ")", ")", "]", ")", "<FIXE>" ]	[ "return", "output_a_shift", "(", "operands", ")", "}", "[", "(", "set", "(", "attr", "<STR_LIT>", ")", "<BUGS>", "(", "symbol_ref", "<STR_LIT>", ")", ")", "]", ")", "<BUGE>", "(", "define_insn_and_split", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	mips	MD	stmt_completion	CPU	11,544	[ "(", "match_dup", "<NUM_LIT>", ")", ")", "]" ]	[ "(", "clobber", "(", "match_scratch", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_scratch", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "plus", ":", "SI", "(", "mult", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	11,545	[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]	[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]
GCC	i386	CPP	stmt_completion	CPU	11,546	[ ",", "int", "_", "_", "scale", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m512", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_i32gather_ps", "(", "_", "_", "m512i", "_", "_", "index", ",", "void", "const", "*", "_", "_", "addr" ]
GCC	arm	CPP	next_suggestion	CPU	11,547	[ "return", "vreinterpret_u64_u32", "(", "_", "_", "m", ")", ";" ]	[ "uint32x2_t", "_", "_", "t_b", "=", "vreinterpret_u32_p64", "(", "_", "_", "b", ")", ";", "uint32x2_t", "_", "_", "c", "=", "vceq_u32", "(", "_", "_", "t_a", ",", "_", "_", "t_b", ")", ";", "uint32x2_t", "_", "_", "m", "=", "vpmin_u32", "(", "_", "_", "c", ",", "_", "_", "c", ")", ";" ]
GCC	nds32	MD	next_suggestion	CPU	11,548	[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]	[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]
LLVM	Hexagon	TD	stmt_completion	DSP	11,549	[ "=", "<NUM_LIT>", ";" ]	[ "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";", "let", "opNewValue" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	11,550	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]	[ "int", "R600SchedStrategy", "::", "getInstKind", "(", "SUnit", "*", "SU", ")", "{", "int", "Opcode", "=", "SU", "->", "getInstr", "(", ")", "->", "getOpcode", "(", ")", ";", "if", "(", "TII", "->", "usesTextureCache", "(", "Opcode", ")", "\|\|", "TII", "->", "usesVertexCache", "(", "Opcode", ")", ")", "return", "IDFetch", ";", "if", "(", "TII", "->", "isALUInstr", "(", "Opcode", ")", ")", "{", "return", "IDAlu", ";", "}", "switch", "(", "Opcode", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]
LLVM	X86	CPP	next_suggestion	CPU	11,551	[ "MI", "->", "eraseFromParent", "(", ")", ";" ]	[ "}", "BuildMI", "(", "mainMBB", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "TEST32rr", ")", ")", ".", "addReg", "(", "cc", ")", ".", "addReg", "(", "cc", ")", ";", "if", "(", "Subtarget", "->", "hasCMov", "(", ")", ")", "{", "BuildMI", "(", "mainMBB", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "CMOVNE32rr", ")", ",", "t1L", ")", ".", "addReg", "(", "SrcLoReg", ")", ".", "addReg", "(", "LoReg", ")", ";", "BuildMI", "(", "mainMBB", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "CMOVNE32rr", ")", ",", "t1H", ")", ".", "addReg", "(", "SrcHiReg", ")", ".", "addReg", "(", "HiReg", ")", ";", "}", "else", "{", "MIB", "=", "BuildMI", "(", "mainMBB", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "CMOV_GR32", ")", ",", "t1L", ")", ".", "addReg", "(", "SrcLoReg", ")", ".", "addReg", "(", "LoReg", ")", ".", "addImm", "(", "X86", "::", "COND_NE", ")", ";", "mainMBB", "=", "EmitLoweredSelect", "(", "MIB", ",", "mainMBB", ")", ";", "MIB", "=", "BuildMI", "(", "mainMBB", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "CMOV_GR32", ")", ",", "t1H", ")", ".", "addReg", "(", "SrcHiReg", ")", ".", "addReg", "(", "HiReg", ")", ".", "addImm", "(", "X86", "::", "COND_NE", ")", ";", "mainMBB", "=", "EmitLoweredSelect", "(", "MIB", ",", "mainMBB", ")", ";", "}", "break", ";", "}", "case", "X86", "::", "ATOMSWAP6432", ":", "{", "unsigned", "HiOpc", ";", "unsigned", "LoOpc", "=", "getNonAtomic6432Opcode", "(", "Opc", ",", "HiOpc", ")", ";", "BuildMI", "(", "mainMBB", ",", "DL", ",", "TII", "->", "get", "(", "LoOpc", ")", ",", "t1L", ")", ".", "addReg", "(", "SrcLoReg", ")", ";", "BuildMI", "(", "mainMBB", ",", "DL", ",", "TII", "->", "get", "(", "HiOpc", ")", ",", "t1H", ")", ".", "addReg", "(", "SrcHiReg", ")", ";", "break", ";", "}", "}", "BuildMI", "(", "mainMBB", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "X86", "::", "EAX", ")", ".", "addReg", "(", "LoReg", ")", ";", "BuildMI", "(", "mainMBB", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "X86", "::", "EDX", ")", ".", "addReg", "(", "HiReg", ")", ";", "BuildMI", "(", "mainMBB", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "X86", "::", "EBX", ")", ".", "addReg", "(", "t1L", ")", ";", "BuildMI", "(", "mainMBB", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "X86", "::", "ECX", ")", ".", "addReg", "(", "t1H", ")", ";", "MIB", "=", "BuildMI", "(", "mainMBB", ",", "DL", ",", "TII", "->", "get", "(", "LCMPXCHGOpc", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "X86", "::", "AddrNumOperands", ";", "++", "i", ")", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "MemOpndSlot", "+", "i", ")", ")", ";", "MIB", ".", "setMemRefs", "(", "MMOBegin", ",", "MMOEnd", ")", ";", "BuildMI", "(", "mainMBB", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "JNE_4", ")", ")", ".", "addMBB", "(", "or", "igMainMBB", ")", ";", "mainMBB", "->", "addSuccessor", "(", "or", "igMainMBB", ")", ";", "mainMBB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "sinkMBB", "->", "addLiveIn", "(", "X86", "::", "EAX", ")", ";", "sinkMBB", "->", "addLiveIn", "(", "X86", "::", "EDX", ")", ";", "BuildMI", "(", "", "sinkMBB", ",", "sinkMBB", "->", "begin", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "DstLoReg", ")", ".", "addReg", "(", "X86", "::", "EAX", ")", ";", "BuildMI", "(", "", "sinkMBB", ",", "sinkMBB", "->", "begin", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "DstHiReg", ")", ".", "addReg", "(", "X86", "::", "EDX", ")", ";" ]
GCC	c6x	MD	stmt_completion	VLIW	11,552	[ "<STR_LIT>", ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "ior", "(", "match_code" ]
GCC	vax	CPP	next_suggestion	CPU	11,553	[ "}" ]	[ "static", "rtx", "vax_struct_value_rtx", "(", "tree", "fntype", "ATTRIBUTE_UNUSED", ",", "int", "incoming", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "Pmode", ",", "VAX_STRUCT_VALUE_REGNUM", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	11,554	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "USR", "]", ";", "let", "Constraints", "=", "<STR_LIT>", ";" ]
GCC	i386	MD	program_repair	CPU	11,555	[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
GCC	i386	MD	next_suggestion	CPU	11,556	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")" ]
LLVM	X86	CPP	next_suggestion	CPU	11,557	[ "}" ]	[ "MachineInstr", "*", "MI", "=", "I", ";", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "MI", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "MachineOperand", "&", "opnd", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "opnd", ".", "isReg", "(", ")", "&&", "opnd", ".", "getReg", "(", ")", "==", "p", ".", "getReg", "(", ")", ")", "{", "if", "(", "opnd", ".", "isDef", "(", ")", ")", "return", "RU_Write", ";", "RegUsage", "=", "RU_Read", ";" ]
GCC	sh	MD	stmt_completion	CPU	11,558	[ ")", ")", ")" ]	[ "(", "match_code", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>" ]
GCC	bfin	MD	stmt_completion	DSP	11,559	[ ")" ]	[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")", ")" ]
GCC	sh	CPP	next_suggestion	CPU	11,560	[ "}" ]	[ "static", "_", "_", "inline", "unsigned", "long", "long", "sh_media_MSUBS_W", "(", "unsigned", "long", "long", "mm", ",", "unsigned", "long", "long", "mn", ")", "{", "typedef", "float", "v4hi", "_", "_", "attribute__", "(", "(", "mode", "(", "V4HI", ")", ")", ")", ";", "return", "(", "unsigned", "long", "long", ")", "_", "_", "builtin_sssubv4hi3", "(", "(", "v4hi", ")", "mm", ",", "(", "v4hi", ")", "mn", ")", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	11,561	[ ";", "break", ";" ]	[ "case", "X86", "::", "SS", ":", "EmitByte", "(", "<NUM_LIT>", ",", "CurByte", ",", "OS", ")", ";", "break", ";", "case", "X86", "::", "DS", ":", "EmitByte", "(", "<NUM_LIT>", ",", "CurByte", ",", "OS", ")", ";", "break", ";", "case", "X86", "::", "ES", ":", "EmitByte", "(", "<NUM_LIT>", ",", "CurByte", ",", "OS", ")", ";", "break", ";", "case", "X86", "::", "FS", ":", "EmitByte", "(", "<NUM_LIT>", ",", "CurByte", ",", "OS", ")" ]
LLVM	Mips	CPP	next_suggestion	CPU	11,562	[ "Size", "=", "<NUM_LIT>", ";" ]	[ "uint32_t", "Insn", ";", "DecodeStatus", "Result", "=", "readInstruction32", "(", "Region", ",", "Address", ",", "Size", ",", "Insn", ",", "isBigEndian", ")", ";", "if", "(", "Result", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "Result", "=", "decodeMips64Instruction32", "(", "instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "Result", ";", "}", "Result", "=", "decodeMipsInstruction32", "(", "instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{" ]
LLVM	ARM	TD	stmt_completion	CPU	11,563	[ "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "QPR", ":", "$", "Vd", ",", "(", "v8i16", "(", "NEONvbicImm", "QPR", ":", "$", "src", ",", "timm", ":", "$", "SIMM", ")", ")", ")", "]", ">", "{" ]	[ "def", "VBICiv8i16", ":", "N1ModImm", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "?", ",", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "QPR", ":", "$", "Vd", ")", ",", "(", "ins", "nImmSplatI16", ":", "$", "SIMM", ",", "QPR", ":", "$", "src", ")", ",", "IIC_VMOVImm", "," ]
GCC	bpf	CPP	next_suggestion	Virtual ISA	11,564	[ "return", "gen_rtx_REG", "(", "mode", ",", "BPF_R0", ")", ";" ]	[ "mode", "=", "TYPE_MODE", "(", "ret_type", ")", ";", "if", "(", "INTEGRAL_TYPE_P", "(", "ret_type", ")", ")", "mode", "=", "promote_function_mode", "(", "ret_type", ",", "mode", ",", "&", "unsignedp", ",", "fntype_or_decl", ",", "<NUM_LIT>", ")", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	11,565	[ "}" ]	[ "bool", "runOnModule", "(", "Module", "&", "M", ")", "override", "{", "AnalysisGetter", "AG", "(", "this", ")", ";", "return", "runImpl", "(", "M", ",", "AG", ",", "*", "TM", ")", ";" ]
LLVM	Mips	CPP	stmt_completion	CPU	11,566	[ "(", ")", ")", ";" ]	[ "StringRef", "NumString", "=", "Tok", ".", "getIdentifier", "(", ")", ".", "substr", "(", "<NUM_LIT>", ")", ";", "unsigned", "IntVal", ";", "if", "(", "NumString", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "IntVal", ")", ")", "return", "MatchOperand_NoMatch", ";", "unsigned", "Reg", "=", "matchRegisterByNumber", "(", "IntVal", ",", "Mips", "::", "LO32DSPRegClassID", ")", ";", "MipsOperand", "*", "Op", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "Reg", ",", "S", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	11,567	[ "}", ";" ]	[ "if", "(", "!", "QueryTy", ".", "isVector", "(", ")", ")", "return", "false", ";", "const", "LLT", "EltTy", "=", "QueryTy", ".", "getElementType", "(", ")", ";", "return", "EltTy", "==", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", "\|\|", "EltTy", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	11,568	[ "const", "GlobalValue", "*", "GV", "=", "ImmOp", ".", "getGlobal", "(", ")", ";" ]	[ "auto", "UsePos", "=", "MachineBasicBlock", "::", "iterator", "(", "OldMI", ")", ";", "MachineBasicBlock", "::", "instr_iterator", "InsertPt", "=", "UsePos", ".", "getInstrIterator", "(", ")", ";", "++", "InsertPt", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "ImmOpNum", "==", "<NUM_LIT>", ")", "{", "if", "(", "HII", "->", "getAddrMode", "(", "", "OldMI", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "short", "NewOpCode", "=", "HII", "->", "getBaseWithLongOffset", "(", "", "OldMI", ")", ";", "assert", "(", "NewOpCode", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid New opcode\\n", "<STR_LIT>", ")", ";", "MIB", "=", "BuildMI", "(", "", "BB", ",", "InsertPt", ",", "OldMI", "->", "getDebugLoc", "(", ")", ",", "HII", "->", "get", "(", "NewOpCode", ")", ")", ";", "MIB", ".", "addOperand", "(", "OldMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "addOperand", "(", "OldMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "addOperand", "(", "ImmOp", ")", ";", "MIB", ".", "addOperand", "(", "OldMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "OpStart", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "HII", "->", "getAddrMode", "(", "", "OldMI", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "short", "NewOpCode", "=", "HII", "->", "getAbsoluteForm", "(", "", "OldMI", ")", ";", "assert", "(", "NewOpCode", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid New opcode\\n", "<STR_LIT>", ")", ";", "MIB", "=", "BuildMI", "(", "", "BB", ",", "InsertPt", ",", "OldMI", "->", "getDebugLoc", "(", ")", ",", "HII", "->", "get", "(", "NewOpCode", ")", ")", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	11,569	[ "Parser", ".", "Lex", "(", ")", ";" ]	[ "bool", "ARMAsmParser", "::", "ParseDirectiveThumb", "(", "SMLoc", "L", ")", "{", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "Error", "(", "L", ",", "<STR_LIT>", "unexpected token in directive", "<STR_LIT>", ")", ";" ]
LLVM	R600	CPP	stmt_completion	GPU	11,570	[ "::", "VReg_32RegClass", ";" ]	[ "case", "MVT", "::", "i32", ":", "return", "&", "AMDGPU" ]
LLVM	X86	CPP	stmt_completion	CPU	11,571	[ ":", "Op0", ";" ]	[ "}", "unsigned", "EltBits", "=", "EltVT", ".", "getSizeInBits", "(", ")", ";", "LLVMContext", "", "Context", "=", "DAG", ".", "getContext", "(", ")", ";", "APInt", "MaskElt", "=", "IsFABS", "?", "APInt", "::", "getSignedMaxValue", "(", "EltBits", ")", ":", "APInt", "::", "getSignBit", "(", "EltBits", ")", ";", "Constant", "", "C", "=", "ConstantInt", "::", "get", "(", "*", "Context", ",", "MaskElt", ")", ";", "C", "=", "ConstantVector", "::", "getSplat", "(", "NumElts", ",", "C", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "SDValue", "CPIdx", "=", "DAG", ".", "getConstantPool", "(", "C", ",", "TLI", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "unsigned", "Alignment", "=", "cast", "<", "ConstantPoolSDNode", ">", "(", "CPIdx", ")", "->", "getAlignment", "(", ")", ";", "SDValue", "Mask", "=", "DAG", ".", "getLoad", "(", "LogicVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPIdx", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "Alignment", ")", ";", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "bool", "IsFNABS", "=", "!", "IsFABS", "&&", "(", "Op0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "FABS", ")", ";", "unsigned", "LogicOp", "=", "IsFABS", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "IsFNABS", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "SDValue", "Operand", "=", "IsFNABS", "?", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")" ]
GCC	i386	MD	next_suggestion	CPU	11,572	[ "<STR_LIT>" ]	[ "(", "float_truncate", ":", "MODEF", "(", "match_operand", ":", "XF", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "match_operand", ":", "MODEF", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]" ]
LLVM	ARM	CPP	next_suggestion	CPU	11,573	[ "}" ]	[ "}", "if", "(", "A", "&&", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "ARM", "::", "fixup_arm_thumb_blx", "\|\|", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "ARM", "::", "fixup_arm_thumb_bl", "\|\|", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "ARM", "::", "fixup_arm_blx", "\|\|", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "ARM", "::", "fixup_arm_uncondbl", "\|\|", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "ARM", "::", "fixup_arm_condbl", ")", ")", "IsResolved", "=", "false", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	11,574	[ "let", "RenderMethod", "=", "<STR_LIT>", ";" ]	[ "def", "MovWSymbolG1AsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	11,575	[ ")", "{" ]	[ "if", "(", "FBB", "==", "nullptr", ")", "{", "FBB", "=", "getFallThroughMBB", "(", "&", "MBB", ",", "TBB", ")", ";", "assert", "(", "FBB", "&&", "<STR_LIT>", "MBB cannot be the last block in function when the false ", "<STR_LIT>", "<STR_LIT>", "body is a fall-through.", "<STR_LIT>", ")", ";", "}", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "X86", "::", "JNE_1", ")", ")", ".", "addMBB", "(", "FBB", ")", ";", "++", "Count", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "X86", "::", "JNP_1", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "++", "Count", ";", "break", ";", "default", ":", "{", "unsigned", "Opc", "=", "GetCondBranchFromCond", "(", "CC", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "++", "Count", ";", "}", "}", "if", "(", "!", "FallThru" ]
GCC	alpha	MD	stmt_completion	MPU	11,576	[ ")", "]" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "DI", "[", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_PERR", ")" ]
LLVM	X86	CPP	stmt_completion	CPU	11,577	[ "&", "X86", "::", "GR32RegClass", ";" ]	[ "assert", "(", "(", "Subtarget", ".", "hasBWI", "(", ")", ")", "&&", "<STR_LIT>", "Expected AVX512BW target!", "<STR_LIT>", ")", ";", "assert", "(", "Subtarget", ".", "is32Bit", "(", ")", "&&", "<STR_LIT>", "Expecting 32 bit target", "<STR_LIT>", ")", ";", "assert", "(", "VA", ".", "getValVT", "(", ")", "==", "MVT", "::", "v64i1", "&&", "<STR_LIT>", "Expecting first location of 64 bit width type", "<STR_LIT>", ")", ";", "assert", "(", "NextVA", ".", "getValVT", "(", ")", "==", "VA", ".", "getValVT", "(", ")", "&&", "<STR_LIT>", "The locations should have the same type", "<STR_LIT>", ")", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "NextVA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", "The values should reside in two registers", "<STR_LIT>", ")", ";", "SDValue", "Lo", ",", "Hi", ";", "SDValue", "ArgValueLo", ",", "ArgValueHi", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=" ]
GCC	vms	CPP	code_generation	Virtual ISA	11,578	[ "static", "void", "preprocess_args", "(", "int", "argc", ",", "char", "", "", "argv", ")", "{", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "argc", ";", "i", "++", ")", "if", "(", "strcmp", "(", "argv", "[", "i", "]", ",", "<STR_LIT>", "-shared", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "share", "=", "<NUM_LIT>", ";", "break", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "argc", ";", "i", "++", ")", "if", "(", "strcmp", "(", "argv", "[", "i", "]", ",", "<STR_LIT>", "-o", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "int", "len", ";", "i", "++", ";", "exefilename", "=", "lbasename", "(", "argv", "[", "i", "]", ")", ";", "exefullfilename", "=", "xstrdup", "(", "to_host_file_spec", "(", "argv", "[", "i", "]", ")", ")", ";", "if", "(", "share", ")", "addarg", "(", "<STR_LIT>", " /share=", "<STR_LIT>", ")", ";", "else", "addarg", "(", "<STR_LIT>", " /exe=", "<STR_LIT>", ")", ";", "addarg", "(", "exefullfilename", ")", ";", "if", "(", "share", ")", "{", "char", "", "ptr", ";", "ptr", "=", "strchr", "(", "argv", "[", "i", "]", ",", "'", "]", "'", ")", ";", "if", "(", "ptr", "==", "NULL", ")", "ptr", "=", "strchr", "(", "argv", "[", "i", "]", ",", "'", ":", "'", ")", ";", "if", "(", "ptr", "==", "NULL", ")", "ptr", "=", "strchr", "(", "argv", "[", "i", "]", ",", "'", "/", "'", ")", ";", "if", "(", "ptr", "==", "NULL", ")", "sharebasename", "=", "xstrdup", "(", "argv", "[", "i", "]", ")", ";", "else", "sharebasename", "=", "xstrdup", "(", "ptr", "+", "<NUM_LIT>", ")", ";", "len", "=", "strlen", "(", "sharebasename", ")", ";", "if", "(", "strncasecmp", "(", "&", "sharebasename", "[", "len", "-", "<NUM_LIT>", "]", ",", "<STR_LIT>", ".exe", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "sharebasename", "[", "len", "-", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "for", "(", "ptr", "=", "sharebasename", ";", "", "ptr", ";", "ptr", "++", ")", "", "ptr", "=", "TOUPPER", "(", "", "ptr", ")", ";", "}", "}", "if", "(", "exefullfilename", "==", "NULL", "&&", "!", "share", ")", "{", "exefilename", "=", "<STR_LIT>", "a_out.exe", "<STR_LIT>", ";", "exefullfilename", "=", "<STR_LIT>", "a_out.exe", "<STR_LIT>", ";", "addarg", "(", "xstrdup", "(", "<STR_LIT>", " /exe=a_out.exe", "<STR_LIT>", ")", ")", ";", "}", "}" ]	[ "Preprocess", "the", "number", "of", "args", "P_ARGC", "in", "ARGV", ".", "Look", "for", "special", "flags", ",", "etc", ".", "that", "must", "be", "handled", "first", "." ]
LLVM	AAP	CPP	code_generation	MPU	11,579	[ "void", "AAPInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", "assert", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", "&&", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", "&&", "<STR_LIT>", "Impossible register-register copy", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "}" ]	[ "}", "Branch", "Analysis", "&", "Modification" ]
LLVM	ARM	CPP	stmt_completion	CPU	11,580	[ "Ftor", ")", "{" ]	[ "FunctionPass", "*", "llvm", "::", "createThumb2SizeReductionPass", "(", "std", "::", "function", "<", "bool", "(", "const", "Function", "&", ")", ">" ]
LLVM	F2003f	CPP	stmt_completion	CPU	11,581	[ ";" ]	[ "if", "(", "!", "IsVerboseAsm", ")", "return", "nulls", "(", ")", ";", "return", "CommentStream" ]
LLVM	AArch64	TD	program_repair	CPU	11,582	[ "<FIXS>", "multiclass", "sve2_fp_pairwise_pred", "bits", "<NUM_LIT>", ">", "opc", ",", "string", "asm", ",", "SDPatternOperator", "op", ">", "{", "<FIXE>" ]	[ "let", "ElementSize", "=", "zprty", ".", "ElementSize", ";", "}", "<BUGS>", "multiclass", "sve2_fp_pairwise_pred", "bits", "<NUM_LIT>", ">", "opc", ",", "string", "asm", ",", "SDPatternOperator", "op", ">", "{", "<BUGE>", "def", "_H", ":", "sve2_fp_pairwise_pred", "<NUM_LIT>", ",", "opc", ",", "asm", ",", "ZPR16", ">", ";", "def", "_S", ":", "sve2_fp_pairwise_pred", "<NUM_LIT>", ",", "opc", ",", "asm", ",", "ZPR32", ">", ";", "def", "_D", ":", "sve2_fp_pairwise_pred", "<NUM_LIT>", ",", "opc", ",", "asm", ",", "ZPR64", ">", ";" ]
LLVM	AMDGPU	CPP	code_generation	GPU	11,583	[ "void", "AMDGPUAsmPrinter", "::", "emitInstruction", "(", "const", "MachineInstr", "", "MI", ")", "{", "if", "(", "emitPseudoExpansionLowering", "(", "", "OutStreamer", ",", "MI", ")", ")", "return", ";", "const", "GCNSubtarget", "&", "STI", "=", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "AMDGPUMCInstLower", "MCInstLowering", "(", "OutContext", ",", "STI", ",", "", "this", ")", ";", "StringRef", "Err", ";", "if", "(", "!", "STI", ".", "getInstrInfo", "(", ")", "->", "verifyInstruction", "(", "", "MI", ",", "Err", ")", ")", "{", "LLVMContext", "&", "C", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "C", ".", "emitError", "(", "<STR_LIT>", "Illegal instruction detected: ", "<STR_LIT>", "+", "Err", ")", ";", "MI", "->", "print", "(", "errs", "(", ")", ")", ";", "}", "if", "(", "MI", "->", "isBundle", "(", ")", ")", "{", "const", "MachineBasicBlock", "", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "++", "MI", "->", "getIterator", "(", ")", ";", "while", "(", "I", "!=", "MBB", "->", "instr_end", "(", ")", "&&", "I", "->", "isInsideBundle", "(", ")", ")", "{", "emitInstruction", "(", "&", "", "I", ")", ";", "++", "I", ";", "}", "}", "else", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "SI_MASK_BRANCH", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "{", "SmallVector", "<", "char", ",", "<NUM_LIT>", ">", "BBStr", ";", "raw_svector_ostream", "Str", "(", "BBStr", ")", ";", "const", "MachineBasicBlock", "", "MBB", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "const", "MCSymbolRefExpr", "", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ";", "Expr", "->", "print", "(", "Str", ",", "MAI", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "Twine", "(", "<STR_LIT>", " mask branch ", "<STR_LIT>", ")", "+", "BBStr", ")", ";", "}", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "SI_RETURN_TO_EPILOG", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", " return to shader part epilog", "<STR_LIT>", ")", ";", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "WAVE_BARRIER", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", " wave barrier", "<STR_LIT>", ")", ";", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "SI_MASKED_UNREACHABLE", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", " divergent unreachable", "<STR_LIT>", ")", ";", "return", ";", "}", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "lower", "(", "MI", ",", "TmpInst", ")", ";", "EmitToStreamer", "(", "", "OutStreamer", ",", "TmpInst", ")", ";", "if", "(", "!", "MI", "->", "isPseudo", "(", ")", "&&", "STI", ".", "isCPUStringValid", "(", "STI", ".", "getCPU", "(", ")", ")", "&&", "(", "!", "STI", ".", "hasOffset3fBug", "(", ")", "\|\|", "!", "MI", "->", "isBranch", "(", ")", ")", ")", "{", "SmallVector", "<", "MCFixup", ",", "<NUM_LIT>", ">", "Fixups", ";", "SmallVector", "<", "char", ",", "<NUM_LIT>", ">", "CodeBytes", ";", "raw_svector_ostream", "CodeStream", "(", "CodeBytes", ")", ";", "std", "::", "unique_ptr", "<", "MCCodeEmitter", ">", "InstEmitter", "(", "createSIMCCodeEmitter", "(", "", "STI", ".", "getInstrInfo", "(", ")", ",", "", "OutContext", ".", "getRegisterInfo", "(", ")", ",", "OutContext", ")", ")", ";", "InstEmitter", "->", "encodeInstruction", "(", "TmpInst", ",", "CodeStream", ",", "Fixups", ",", "STI", ")", ";", "assert", "(", "CodeBytes", ".", "size", "(", ")", "==", "STI", ".", "getInstrInfo", "(", ")", "->", "getInstSizeInBytes", "(", "", "MI", ")", ")", ";", "}", "if", "(", "DumpCodeInstEmitter", ")", "{", "DisasmLines", ".", "resize", "(", "DisasmLines", ".", "size", "(", ")", "+", "<NUM_LIT>", ")", ";", "std", "::", "string", "&", "DisasmLine", "=", "DisasmLines", ".", "back", "(", ")", ";", "raw_string_ostream", "DisasmStream", "(", "DisasmLine", ")", ";", "AMDGPUInstPrinter", "InstPrinter", "(", "", "TM", ".", "getMCAsmInfo", "(", ")", ",", "", "STI", ".", "getInstrInfo", "(", ")", ",", "", "STI", ".", "getRegisterInfo", "(", ")", ")", ";", "InstPrinter", ".", "printInst", "(", "&", "TmpInst", ",", "<NUM_LIT>", ",", "StringRef", "(", ")", ",", "STI", ",", "DisasmStream", ")", ";", "SmallVector", "<", "MCFixup", ",", "<NUM_LIT>", ">", "Fixups", ";", "SmallVector", "<", "char", ",", "<NUM_LIT>", ">", "CodeBytes", ";", "raw_svector_ostream", "CodeStream", "(", "CodeBytes", ")", ";", "DumpCodeInstEmitter", "->", "encodeInstruction", "(", "TmpInst", ",", "CodeStream", ",", "Fixups", ",", "MF", "->", "getSubtarget", "<", "MCSubtargetInfo", ">", "(", ")", ")", ";", "HexLines", ".", "resize", "(", "HexLines", ".", "size", "(", ")", "+", "<NUM_LIT>", ")", ";", "std", "::", "string", "&", "HexLine", "=", "HexLines", ".", "back", "(", ")", ";", "raw_string_ostream", "HexStream", "(", "HexLine", ")", ";", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "CodeBytes", ".", "size", "(", ")", ";", "i", "+=", "<NUM_LIT>", ")", "{", "unsigned", "int", "CodeDWord", "=", "", "(", "unsigned", "int", "*", ")", "&", "CodeBytes", "[", "i", "]", ";", "HexStream", "<<", "format", "(", "<STR_LIT>", "%s%08X", "<STR_LIT>", ",", "(", "i", ">", "<NUM_LIT>", "?", "<STR_LIT>", "<STR_LIT>", ":", "<STR_LIT>", "<STR_LIT>", ")", ",", "CodeDWord", ")", ";", "}", "DisasmStream", ".", "flush", "(", ")", ";", "DisasmLineMaxLen", "=", "std", "::", "max", "(", "DisasmLineMaxLen", ",", "DisasmLine", ".", "size", "(", ")", ")", ";", "}", "}", "}" ]	[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]
LLVM	ARM	TD	stmt_completion	CPU	11,584	[ "]", ">", ";" ]	[ "def", "VST2LNd8Pseudo_UPD", ":", "VSTQLNWBPseudo", "<", "IIC_VST2lnu", ">", ",", "Sched", "<", "[", "WriteVST1" ]
LLVM	Hexagon	TD	next_suggestion	DSP	11,585	[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]	[ "def", "L4_ploadruht_rr", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pv4", ",", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ",", "u2_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_e4b3cb20", ",", "TypeLD", ">", ",", "Enc_2e1979", ",", "AddrModeRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseRegOffset", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";" ]
GCC	vax	CPP	program_repair	CPU	11,586	[ "<FIXS>", "if", "(", "symbolic_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ")", ")", "<FIXE>", "<FIXS>", "{", "if", "(", "push_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ")", ")", "return", "<STR_LIT>", "pushl %1", "<STR_LIT>", ";", "return", "<STR_LIT>", "clrl %0", "<STR_LIT>", ";", "}", "<FIXE>", "<FIXS>", "&&", "(", "unsigned", "HOST_WIDE_INT", ")", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ">=", "<NUM_LIT>", ")", "<FIXE>", "<FIXS>", "HOST_WIDE_INT", "i", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "int", "n", ";", "if", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "(", "~", "i", ")", "<NUM_LIT>", ")", "<FIXE>", "<FIXS>", "if", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "i", "<NUM_LIT>", ")", "<FIXE>", "<FIXS>", "if", "(", "optimize_size", "&&", "(", "n", "=", "exact_log2", "(", "i", "&", "(", "-", "i", ")", ")", ")", "!=", "-", "<NUM_LIT>", "&&", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "i", ">>", "n", ")", "<NUM_LIT>", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "i", ">>", "n", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "n", ")", ";", "return", "<STR_LIT>", "ashl %2,%1,%0", "<STR_LIT>", ";", "}", "if", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "i", "<NUM_LIT>", ")", "<FIXE>" ]	[ "vax_output_int_move", "(", "rtx", "insn", "ATTRIBUTE_UNUSED", ",", "rtx", "*", "operands", ",", "enum", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "SImode", ":", "<BUGS>", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "SYMBOL_REF", "\|\|", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "CONST", ")", "<BUGE>", "{", "if", "(", "push_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ")", ")", "return", "<STR_LIT>", "pushab %a1", "<STR_LIT>", ";", "return", "<STR_LIT>", "movab %a1,%0", "<STR_LIT>", ";", "}", "if", "(", "operands", "[", "<NUM_LIT>", "]", "==", "const0_rtx", ")", "<BUGS>", "return", "<STR_LIT>", "clrl %0", "<STR_LIT>", ";", "<BUGE>", "if", "(", "CONST_INT_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "<BUGS>", "&&", "(", "unsigned", ")", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ">=", "<NUM_LIT>", ")", "<BUGE>", "{", "<BUGS>", "int", "i", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "(", "unsigned", ")", "(", "~", "i", ")", "<NUM_LIT>", ")", "<BUGE>", "return", "<STR_LIT>", "mcoml %N1,%0", "<STR_LIT>", ";", "<BUGS>", "if", "(", "(", "unsigned", ")", "i", "<NUM_LIT>", ")", "<BUGE>", "return", "<STR_LIT>", "movzbl %1,%0", "<STR_LIT>", ";", "if", "(", "i", ">=", "-", "<NUM_LIT>", "&&", "i", "<NUM_LIT>", ")", "return", "<STR_LIT>", "cvtbl %1,%0", "<STR_LIT>", ";", "<BUGS>", "if", "(", "(", "unsigned", ")", "i", "<NUM_LIT>", ")", "<BUGE>", "return", "<STR_LIT>", "movzwl %1,%0", "<STR_LIT>", ";", "if", "(", "i", ">=", "-", "<NUM_LIT>", "&&", "i", "<NUM_LIT>", ")", "return", "<STR_LIT>", "cvtwl %1,%0", "<STR_LIT>", ";" ]
LLVM	AArch64	CPP	next_suggestion	CPU	11,587	[ "return", "Success", ";" ]	[ "break", ";", "}", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "Inst", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "shift", ")", ")", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	11,588	[ "}", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	11,589	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	mips	MD	stmt_completion	CPU	11,590	[ ")" ]	[ "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")" ]
LLVM	AArch64	TD	stmt_completion	CPU	11,591	[ "<STR_LIT>", ",", "<NUM_LIT>", ">", ";" ]	[ "def", "MemXExtend16Operand", ":", "MemExtendOperand", "<" ]
GCC	mips	MD	program_repair	CPU	11,592	[ "<FIXS>", "(", "call", "(", "mem", ":", "SI", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>", "<FIXS>", "{", "return", "MIPS_CALL", "(", "<STR_LIT>", ",", "operands", ",", "<NUM_LIT>", ")", "<FIXE>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "call", "(", "mem", ":", "SI", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGE>", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
LLVM	ARM	TD	stmt_completion	CPU	11,593	[ "SDTCisSameAs", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "]", ">", ";" ]	[ "def", "SDTARMVMULL", ":", "SDTypeProfile", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "[", "SDTCisInt", "<", "<NUM_LIT>", ">", ",", "SDTCisInt", "<", "<NUM_LIT>", ">", "," ]
GCC	i386	MD	next_suggestion	CPU	11,594	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]
GCC	rs6000	CPP	stmt_completion	CPU	11,595	[ "<NUM_LIT>", ")", ";" ]	[ "static", "void", "rs6000_add_gc_roots", "(", ")", "{", "ggc_add_rtx_root", "(", "&", "rs6000_compare_op0", ",", "<NUM_LIT>", ")", ";", "ggc_add_rtx_root", "(", "&", "rs6000_compare_op1", "," ]
GCC	fr30	MD	stmt_completion	DSP	11,596	[ "<STR_LIT>", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	11,597	[ "return", "<STR_LIT>", "e-p:64:64-p1:64:64-p2:32:32-p3:32:32-p4:64:64-p5:32:32-p6:32:32", "<STR_LIT>", "<STR_LIT>", "-p7:160:256:256:32-p8:128:128-p9:192:256:256:32-i64:64-v16:16-v24:32-", "<STR_LIT>", "<STR_LIT>", "v32:32-v48:64-v96:", "<STR_LIT>", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", "G1-ni:7:8:9", "<STR_LIT>", ";" ]	[ "static", "StringRef", "computeDataLayout", "(", "const", "Triple", "&", "TT", ")", "{", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "r600", ")", "{", "return", "<STR_LIT>", "e-p:32:32-i64:64-v16:16-v24:32-v32:32-v48:64-v96:128", "<STR_LIT>", "<STR_LIT>", "-v192:256-v256:256-v512:512-v1024:1024-v2048:2048-n32:64-S32-A5-G1", "<STR_LIT>", ";", "}" ]
LLVM	X86	CPP	next_suggestion	CPU	11,598	[ "}" ]	[ "NewMask", "=", "DAG", ".", "getVectorShuffle", "(", "WideVecVT", ",", "dl", ",", "NewMask", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "WideVecVT", ")", ",", "ShuffleVec", ")", ";", "}", "else", "{", "assert", "(", "Mask", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "i1", ")", ";", "unsigned", "WidenNumElts", "=", "NumElems", "", "SizeRatio", ";", "unsigned", "MaskNumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "EVT", "NewMaskVT", "=", "EVT", "::", "getVectorVT", "(", "", "DAG", ".", "getContext", "(", ")", ",", "MVT", "::", "i1", ",", "WidenNumElts", ")", ";", "unsigned", "NumConcat", "=", "WidenNumElts", "/", "MaskNumElts", ";", "SDValue", "ZeroVal", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "Mask", ".", "getValueType", "(", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", "(", "NumConcat", ",", "ZeroVal", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "Mask", ";", "NewMask", "=", "DAG", ".", "getNode", "(", "ISD", "::", "CONCAT_VECTORS", ",", "dl", ",", "NewMaskVT", ",", "Ops", ")", ";", "}", "SDValue", "WideLd", "=", "DAG", ".", "getMaskedLoad", "(", "WideVecVT", ",", "dl", ",", "Mld", "->", "getChain", "(", ")", ",", "Mld", "->", "getBasePtr", "(", ")", ",", "NewMask", ",", "WidePassThru", ",", "Mld", "->", "getMemoryVT", "(", ")", ",", "Mld", "->", "getMemOperand", "(", ")", ",", "ISD", "::", "NON_EXTLOAD", ")", ";", "SDValue", "NewVec", "=", "getExtendInVec", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "WideLd", ",", "DAG", ")", ";", "return", "DCI", ".", "CombineTo", "(", "N", ",", "NewVec", ",", "WideLd", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "true", ")", ";" ]
GCC	rs6000	CPP	next_suggestion	CPU	11,599	[ "case", "<NUM_LIT>", ":" ]	[ "if", "(", "len", ">", "<NUM_LIT>", ")", "switch", "(", "proc", ")", "{", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ";" ]

GCC

rs6000

CPP

next_suggestion

CPU

11,500

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m64", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_setzero_si64", "(", "void", ")", "{", "return", "(", "_", "_", "m64", ")", "<NUM_LIT>", ";" ]

LLVM

Mips

TD

stmt_completion

CPU

11,501

[ ",", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]

[ "class", "LDI_W_ENC", ":", "MSA_I10_FMT", "<", "<NUM_LIT>" ]

GCC

arm

CPP

stmt_completion

CPU

11,502

[ ",", "FIRST_IWMMXT_REGNUM", ")", ";" ]

[ "else", "if", "(", "TARGET_IWMMXT_ABI", "&&", "arm_vector_mode_supported_p", "(", "mode", ")", ")", "return", "gen_rtx_REG", "(", "mode" ]

LLVM

ARM64

TD

next_suggestion

CPU

11,503

[ "}" ]

[ "def", "Xrrr", ":", "BaseMulAccum", "<", "isSub", ",", "<NUM_LIT>", ",", "GPR64", ",", "GPR64", ",", "asm", ",", "[", "(", "set", "GPR64", ":", "$", "Rd", ",", "(", "AccNode", "GPR64", ":", "$", "Ra", ",", "(", "mul", "GPR64", ":", "$", "Rn", ",", "GPR64", ":", "$", "Rm", ")", ")", ")", "]", ">", ",", "Sched", "<", "[", "WriteIM64", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

PTX

TD

program_repair

GPU

11,504

[ "<FIXS>", "def", "MOVU64ri", "<FIXE>" ]

[ "def", "MOVU32ri", ":", "InstPTX", "(", "outs", "RRegu32", ":", "$", "d", ")", ",", "(", "ins", "i32imm", ":", "$", "a", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "RRegu32", ":", "$", "d", ",", "imm", ":", "$", "a", ")", "]", ">", ";", "<BUGS>", "def", "MOVU164ri", "<BUGE>", ":", "InstPTX", "(", "outs", "RRegu64", ":", "$", "d", ")", ",", "(", "ins", "i64imm", ":", "$", "a", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "RRegu64", ":", "$", "d", ",", "imm", ":", "$", "a", ")", "]", ">", ";", "def", "MOVF32ri" ]

LLVM

Hexagon

TD

next_suggestion

DSP

11,505

[ "bits", "<", "<NUM_LIT>", ">", "Rd16", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rs16", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs16", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

11,506

[ "}" ]

[ "MCOperand", "MO", "(", "Lower", ".", "lowerOperand", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ")", ")", ";", "SystemZInstPrinter", "::", "printOperand", "(", "MO", ",", "MAI", ",", "OS", ")", ";", "return", "false", ";" ]

LLVM

Mips

CPP

next_suggestion

CPU

11,507

[ "SDValue", "Value", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";" ]

[ "static", "SDValue", "lowerMSAStoreIntr", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "unsigned", "Intr", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "ChainIn", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";" ]

LLVM

ARM

TD

next_suggestion

CPU

11,508

[ "}" ]

[ "def", "addrmode6alignNone", ":", "AddrMode6Align", "{", "let", "ParserMatchClass", "=", "AddrMode6AlignNoneAsmOperand", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

11,509

[ ";" ]

[ "return", "*", "Result" ]

LLVM

ARM

CPP

next_suggestion

CPU

11,510

[ "llvm_unreachable", "(", "<STR_LIT>", "unexpected number of scalar bits", "<STR_LIT>", ")", ";" ]

[ "auto", "Type", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "unsigned", "ScalarBits", "=", "Type", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "ScalarBits", ">", "<NUM_LIT>", ")", "return", "false", ";", "SDNodeFlags", "FMulFlags", "=", "FMul", "->", "getFlags", "(", ")", ";", "if", "(", "ScalarBits", "==", "<NUM_LIT>", "&&", "!", "FMulFlags", ".", "hasNoInfs", "(", ")", "&&", "IsUnsigned", ")", "return", "false", ";", "SDValue", "ImmNode", "=", "FMul", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "VecVal", "=", "FMul", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "VecVal", "->", "getOpcode", "(", ")", "==", "ISD", "::", "UINT_TO_FP", "||", "VecVal", "->", "getOpcode", "(", ")", "==", "ISD", "::", "SINT_TO_FP", ")", "VecVal", "=", "VecVal", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "VecVal", ".", "getValueType", "(", ")", ".", "getScalarSizeInBits", "(", ")", "!=", "ScalarBits", ")", "return", "false", ";", "if", "(", "ImmNode", ".", "getOpcode", "(", ")", "==", "ISD", "::", "BITCAST", ")", "{", "if", "(", "ImmNode", ".", "getValueType", "(", ")", ".", "getScalarSizeInBits", "(", ")", "!=", "ScalarBits", ")", "return", "false", ";", "ImmNode", "=", "ImmNode", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "ImmNode", ".", "getValueType", "(", ")", ".", "getScalarSizeInBits", "(", ")", "!=", "ScalarBits", ")", "return", "false", ";", "APFloat", "ImmAPF", "(", "<NUM_LIT>", ")", ";", "switch", "(", "ImmNode", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "ImmNode", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "unsigned", "Imm", "=", "ImmNode", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "if", "(", "ImmNode", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "Imm", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "Imm", ",", "ScalarBits", ")", ";", "ImmAPF", "=", "APFloat", "(", "ScalarBits", "==", "<NUM_LIT>", "?", "APFloat", "::", "IEEEsingle", "(", ")", ":", "APFloat", "::", "IEEEhalf", "(", ")", ",", "APInt", "(", "ScalarBits", ",", "Imm", ")", ")", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "ImmAPF", "=", "APFloat", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "ImmNode", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ")", ")", ";", "break", ";", "}", "default", ":", "return", "false", ";", "}", "APFloat", "ToConvert", "=", "ImmAPF", ";", "if", "(", "FixedToFloat", ")", "{", "if", "(", "!", "ImmAPF", ".", "getExactInverse", "(", "&", "ToConvert", ")", ")", "return", "false", ";", "}", "APSInt", "Converted", "(", "<NUM_LIT>", ",", "false", ")", ";", "bool", "IsExact", ";", "ToConvert", ".", "convertToInteger", "(", "Converted", ",", "llvm", "::", "RoundingMode", "::", "NearestTiesToEven", ",", "&", "IsExact", ")", ";", "if", "(", "!", "IsExact", "||", "!", "Converted", ".", "isPowerOf2", "(", ")", ")", "return", "false", ";", "unsigned", "FracBits", "=", "Converted", ".", "logBase2", "(", ")", ";", "if", "(", "FracBits", ">", "ScalarBits", ")", "return", "false", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", "{", "VecVal", ",", "CurDAG", "->", "getConstant", "(", "FracBits", ",", "SDLoc", "(", "N", ")", ",", "MVT", "::", "i32", ")", "}", ";", "AddEmptyMVEPredicateToOps", "(", "Ops", ",", "SDLoc", "(", "N", ")", ",", "Type", ")", ";", "unsigned", "int", "Opcode", ";", "switch", "(", "ScalarBits", ")", "{", "case", "<NUM_LIT>", ":", "if", "(", "FixedToFloat", ")", "Opcode", "=", "IsUnsigned", "?", "ARM", "::", "MVE_VCVTf16u16_fix", ":", "ARM", "::", "MVE_VCVTf16s16_fix", ";", "else", "Opcode", "=", "IsUnsigned", "?", "ARM", "::", "MVE_VCVTu16f16_fix", ":", "ARM", "::", "MVE_VCVTs16f16_fix", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "FixedToFloat", ")", "Opcode", "=", "IsUnsigned", "?", "ARM", "::", "MVE_VCVTf32u32_fix", ":", "ARM", "::", "MVE_VCVTf32s32_fix", ";", "else", "Opcode", "=", "IsUnsigned", "?", "ARM", "::", "MVE_VCVTu32f32_fix", ":", "ARM", "::", "MVE_VCVTs32f32_fix", ";", "break", ";", "default", ":" ]

LLVM

CSKY

CPP

next_suggestion

CPU

11,511

[ "}" ]

[ "unsigned", "Depth", "=", "Op", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "if", "(", "Depth", ")", "{", "SDValue", "FrameAddr", "=", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ";", "return", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "VT", ",", "FrameAddr", ",", "Offset", ")", ",", "MachinePointerInfo", "(", ")", ")", ";", "}", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "RI", ".", "getRARegister", "(", ")", ",", "getRegClassFor", "(", "MVT", "::", "i32", ")", ")", ";", "return", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "Reg", ",", "VT", ")", ";" ]

GCC

rs6000

MD

program_repair

CPU

11,512

[ "<FIXS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "<FIXE>" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "ior", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "<BUGE>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<STR_LIT>", ")" ]

LLVM

Lanai

CPP

stmt_completion

CPU

11,513

[ ";" ]

[ "const", "LanaiSelectionDAGInfo", "*", "getSelectionDAGInfo", "(", ")", "const", "override", "{", "return", "&", "TSInfo" ]

GCC

aarch64

MD

stmt_completion

CPU

11,514

[ "<NUM_LIT>", "]", "," ]

[ "[", "(", "match_operand", ":", "VALL_F16", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "<", "VEL", ">", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "]", "<STR_LIT>", "{", "HOST_WIDE_INT", "elem", "=", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", "<", "<", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "emit_insn", "(", "gen_aarch64_simd_vec_set", "<", "mode", ">", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

11,515

[ ")", ";" ]

[ "bool", "isPPC64", "=", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "ppc64", ";", "if", "(", "TheTriple", ".", "getOS", "(", ")", "==", "Triple", "::", "Darwin", ")", "return", "new", "PPCDarwinTargetAsmInfo", "(", "isPPC64", ")", ";", "return", "new", "PPCLinuxTargetAsmInfo", "(", "isPPC64" ]

LLVM

VE

CPP

next_suggestion

CPU

11,516

[ "}" ]

[ "if", "(", "regIdx", "%", "<NUM_LIT>", "||", "regIdx", ">", "<NUM_LIT>", ")", "return", "false", ";", "Op", ".", "Reg", ".", "RegNum", "=", "F128Regs", "[", "regIdx", "/", "<NUM_LIT>", "]", ";", "return", "true", ";" ]

LLVM

MCS51

CPP

stmt_completion

MPU

11,517

[ "false", ";" ]

[ "if", "(", "const", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "int", "RHSC", "=", "RHS", "->", "getSExtValue", "(", ")", ";", "if", "(", "Op", "->", "getOpcode", "(", ")", "==", "ISD", "::", "SUB", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "(", "VT", "==", "MVT", "::", "i16", "&&", "RHSC", "!=", "<NUM_LIT>", ")", "||", "(", "VT", "==", "MVT", "::", "i8", "&&", "RHSC", "!=", "<NUM_LIT>", ")", ")", "{", "return", "false", ";", "}", "Base", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "DAG", ".", "getConstant", "(", "RHSC", ",", "DL", ",", "MVT", "::", "i8", ")", ";", "AM", "=", "ISD", "::", "POST_INC", ";", "return", "true", ";", "}", "return" ]

GCC

arm

CPP

next_suggestion

CPU

11,518

[ "fputs", "(", "<STR_LIT>", "\\t.word\\t", "<STR_LIT>", ",", "file", ")", ";" ]

[ "static", "void", "arm_output_dwarf_dtprel", "(", "FILE", "*", "file", ",", "int", "size", ",", "rtx", "x", ")", "{", "gcc_assert", "(", "size", "==", "<NUM_LIT>", ")", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

11,519

[ "O", "<<", "<STR_LIT>", "}", "<STR_LIT>", ";" ]

[ "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", ";", "O", "<<", "<STR_LIT>", ", ", "<STR_LIT>", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "<NUM_LIT>", ")", ";", "O", "<<", "<STR_LIT>", ", ", "<STR_LIT>", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "<NUM_LIT>", ")", ";" ]

GCC

rs6000

MD

stmt_completion

CPU

11,520

[ "<STR_LIT>", ")" ]

[ "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>" ]

GCC

frv

CPP

code_generation

VLIW

11,521

[ "static", "rtx", "frv_expand_set_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "call", ",", "rtx", "target", ")", "{", "rtx", "pat", ";", "rtx", "op0", "=", "frv_read_argument", "(", "call", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "frv_check_constant_argument", "(", "icode", ",", "<NUM_LIT>", ",", "op0", ")", ")", "return", "NULL_RTX", ";", "target", "=", "frv_legitimize_target", "(", "icode", ",", "target", ")", ";", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "target", ",", "op0", ")", ";", "if", "(", "!", "pat", ")", "return", "NULL_RTX", ";", "emit_insn", "(", "pat", ")", ";", "return", "target", ";", "}" ]

[ "Expand", "builtins", "that", "take", "a", "single", ",", "constant", "argument", ".", "At", "the", "moment", ",", "only", "MHDSETS", "falls", "into", "this", "category", "." ]

LLVM

AArch64

CPP

stmt_completion

CPU

11,522

[ "VT", ")", ";" ]

[ "if", "(", "Op", ".", "getValueType", "(", ")", "!=", "MVT", "::", "nxv16i1", ")", "{", "if", "(", "(", "Cond", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "Cond", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "isZeroingInactiveLanes", "(", "Op", ")", ")", "Pg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "nxv16i1", ",", "Pg", ")", ";", "else", "Pg", "=", "getSVEPredicateBitCast", "(", "MVT", "::", "nxv16i1", ",", "Pg", ",", "DAG", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "nxv16i1", ",", "Op", ")", ";", "}", "SDValue", "Test", "=", "DAG", ".", "getNode", "(", "Cond", "==", "<STR_LIT>", "::", "<STR_LIT>", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "Other", ",", "Pg", ",", "Op", ")", ";", "SDValue", "CC", "=", "DAG", ".", "getConstant", "(", "getInvertedCondCode", "(", "Cond", ")", ",", "DL", ",", "MVT", "::", "i32", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "OutVT", ",", "FVal", ",", "TVal", ",", "CC", ",", "Test", ")", ";", "return", "DAG", ".", "getZExtOrTrunc", "(", "Res", ",", "DL", "," ]

GCC

rl78

MD

next_suggestion

MPU

11,523

[ "operands", "[", "<NUM_LIT>", "]", "=", "copy_to_mode_reg", "(", "HImode", ",", "operands", "[", "<NUM_LIT>", "]", ")" ]

[ "operands", "[", "<NUM_LIT>", "]", "=", "copy_to_mode_reg", "(", "HImode", ",", "operands", "[", "<NUM_LIT>", "]", ")", "if", "(", "rl78_far_p", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&", "&", "rl78_far_p", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]

LLVM

AMDGPU

CPP

code_generation

GPU

11,524

[ "bool", "AMDGPULegalizerInfo", "::", "legalizeImageIntrinsic", "(", "MachineInstr", "&", "MI", ",", "MachineIRBuilder", "&", "B", ",", "GISelChangeObserver", "&", "Observer", ",", "const", "AMDGPU", "::", "ImageDimIntrinsicInfo", "*", "ImageDimIntr", ")", "const", "{", "bool", "IsTFE", "=", "MI", ".", "getNumExplicitDefs", "(", ")", "==", "<NUM_LIT>", ";", "if", "(", "!", "IsTFE", "&&", "!", "ST", ".", "hasUnpackedD16VMem", "(", ")", ")", "return", "true", ";", "const", "AMDGPU", "::", "MIMGBaseOpcodeInfo", "*", "BaseOpcode", "=", "AMDGPU", "::", "getMIMGBaseOpcodeInfo", "(", "ImageDimIntr", "->", "BaseOpcode", ")", ";", "if", "(", "BaseOpcode", "->", "Atomic", ")", "return", "true", ";", "B", ".", "setInstr", "(", "MI", ")", ";", "MachineRegisterInfo", "*", "MRI", "=", "B", ".", "getMRI", "(", ")", ";", "const", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "const", "LLT", "S16", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "if", "(", "BaseOpcode", "->", "Store", ")", "{", "Register", "VData", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "LLT", "Ty", "=", "MRI", "->", "getType", "(", "VData", ")", ";", "if", "(", "!", "Ty", ".", "isVector", "(", ")", "||", "Ty", ".", "getElementType", "(", ")", "!=", "S16", ")", "return", "true", ";", "B", ".", "setInstr", "(", "MI", ")", ";", "Observer", ".", "changingInstr", "(", "MI", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "handleD16VData", "(", "B", ",", "*", "MRI", ",", "VData", ")", ")", ";", "Observer", ".", "changedInstr", "(", "MI", ")", ";", "return", "true", ";", "}", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "LLT", "Ty", "=", "MRI", "->", "getType", "(", "DstReg", ")", ";", "const", "LLT", "EltTy", "=", "Ty", ".", "getScalarType", "(", ")", ";", "const", "bool", "IsD16", "=", "Ty", ".", "getScalarType", "(", ")", "==", "S16", ";", "const", "unsigned", "NumElts", "=", "Ty", ".", "isVector", "(", ")", "?", "Ty", ".", "getNumElements", "(", ")", ":", "<NUM_LIT>", ";", "if", "(", "IsTFE", ")", "{", "Register", "Dst1Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "MRI", "->", "getType", "(", "Dst1Reg", ")", "!=", "S32", ")", "return", "false", ";", "LLT", "RoundedTy", ";", "LLT", "TFETy", ";", "if", "(", "IsD16", "&&", "ST", ".", "hasUnpackedD16VMem", "(", ")", ")", "{", "RoundedTy", "=", "LLT", "::", "scalarOrVector", "(", "NumElts", ",", "<NUM_LIT>", ")", ";", "TFETy", "=", "LLT", "::", "vector", "(", "NumElts", "+", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "unsigned", "EltSize", "=", "Ty", ".", "getScalarSizeInBits", "(", ")", ";", "unsigned", "RoundedElts", "=", "(", "Ty", ".", "getSizeInBits", "(", ")", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "unsigned", "RoundedSize", "=", "<NUM_LIT>", "*", "RoundedElts", ";", "RoundedTy", "=", "LLT", "::", "scalarOrVector", "(", "RoundedSize", "/", "EltSize", ",", "EltSize", ")", ";", "TFETy", "=", "LLT", "::", "vector", "(", "RoundedSize", "/", "<NUM_LIT>", "+", "<NUM_LIT>", ",", "S32", ")", ";", "}", "Register", "TFEReg", "=", "MRI", "->", "createGenericVirtualRegister", "(", "TFETy", ")", ";", "Observer", ".", "changingInstr", "(", "MI", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "TFEReg", ")", ";", "MI", ".", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "Observer", ".", "changedInstr", "(", "MI", ")", ";", "B", ".", "setInsertPt", "(", "*", "MI", ".", "getParent", "(", ")", ",", "++", "MI", ".", "getIterator", "(", ")", ")", ";", "SmallVector", "<", "Register", ",", "<NUM_LIT>", ">", "UnmergeResults", "(", "TFETy", ".", "getNumElements", "(", ")", ",", "Dst1Reg", ")", ";", "int", "NumDataElts", "=", "TFETy", ".", "getNumElements", "(", ")", "-", "<NUM_LIT>", ";", "if", "(", "!", "Ty", ".", "isVector", "(", ")", ")", "{", "UnmergeResults", "[", "<NUM_LIT>", "]", "=", "Ty", "==", "S32", "?", "DstReg", ":", "MRI", "->", "createGenericVirtualRegister", "(", "S32", ")", ";", "B", ".", "buildUnmerge", "(", "UnmergeResults", ",", "TFEReg", ")", ";", "if", "(", "Ty", "!=", "S32", ")", "B", ".", "buildTrunc", "(", "DstReg", ",", "UnmergeResults", "[", "<NUM_LIT>", "]", ")", ";", "return", "true", ";", "}", "for", "(", "int", "I", "=", "<NUM_LIT>", ";", "I", "!=", "NumDataElts", ";", "++", "I", ")", "UnmergeResults", "[", "I", "]", "=", "MRI", "->", "createGenericVirtualRegister", "(", "S32", ")", ";", "B", ".", "buildUnmerge", "(", "UnmergeResults", ",", "TFEReg", ")", ";", "ArrayRef", "<", "Register", ">", "DataPart", "(", "UnmergeResults", ".", "data", "(", ")", ",", "NumDataElts", ")", ";", "if", "(", "EltTy", "==", "S32", ")", "B", ".", "buildBuildVector", "(", "DstReg", ",", "DataPart", ")", ";", "else", "if", "(", "ST", ".", "hasUnpackedD16VMem", "(", ")", ")", "truncToS16Vector", "(", "B", ",", "DstReg", ",", "DataPart", ")", ";", "else", "bitcastToS16Vector", "(", "B", ",", "DstReg", ",", "DataPart", ")", ";", "return", "true", ";", "}", "if", "(", "!", "Ty", ".", "isVector", "(", ")", "||", "Ty", ".", "getElementType", "(", ")", "!=", "S16", ")", "return", "true", ";", "B", ".", "setInsertPt", "(", "*", "MI", ".", "getParent", "(", ")", ",", "++", "MI", ".", "getIterator", "(", ")", ")", ";", "LLT", "WidenedTy", "=", "Ty", ".", "changeElementType", "(", "S32", ")", ";", "Register", "WideDstReg", "=", "MRI", "->", "createGenericVirtualRegister", "(", "WidenedTy", ")", ";", "Observer", ".", "changingInstr", "(", "MI", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "WideDstReg", ")", ";", "Observer", ".", "changedInstr", "(", "MI", ")", ";", "repackUnpackedD16Load", "(", "B", ",", "DstReg", ",", "WideDstReg", ")", ";", "return", "true", ";", "}" ]

[ "Rewrite", "image", "intrinsics", "to", "use", "register", "layouts", "expected", "by", "the", "subtarget", "." ]

GCC

mmix

CPP

code_generation

CPU

11,525

[ "void", "mmix_asm_output_internal_label", "(", "FILE", "*", "stream", ",", "const", "char", "*", "name", ")", "{", "assemble_name_raw", "(", "stream", ",", "name", ")", ";", "fprintf", "(", "stream", ",", "<STR_LIT>", "\\tIS @\\n", "<STR_LIT>", ")", ";", "}" ]

[ "ASM_OUTPUT_INTERNAL_LABEL", "." ]

LLVM

TL45

CPP

next_suggestion

MPU

11,526

[ "Tok", "=", "o", ".", "Tok", ";" ]

[ "break", ";", "case", "k_Immediate", ":", "Imm", "=", "o", ".", "Imm", ";", "break", ";", "case", "k_Token", ":" ]

GCC

rs6000

MD

stmt_completion

CPU

11,527

[ "[", "<NUM_LIT>", "]", ")", ")" ]

[ "[", "(", "use", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{", "if", "(", "BYTES_BIG_ENDIAN", ")", "emit_insn", "(", "gen_altivec_vmuleuw", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands" ]

LLVM

Mips

CPP

next_suggestion

CPU

11,528

[ "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "Arg", ".", "getValueSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "Offset", ",", "false", ")", ";" ]

[ "return", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "(", ")", ")", ";", "}", "MachineFrameInfo", "&", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";" ]

GCC

arm

CPP

stmt_completion

CPU

11,529

[ "_", "_", "a", ";" ]

[ "return", "(", "int64x1_t", ")" ]

GCC

aarch64

CPP

stmt_completion

CPU

11,530

[ ")", "{" ]

[ "vhsub_u16", "(", "uint16x4_t", "_", "_", "a", ",", "uint16x4_t", "_", "_", "b" ]

LLVM

AArch64

TD

next_suggestion

CPU

11,531

[ "}" ]

[ "class", "BaseSIMDVectorLShiftLongBySize", "<", "bit", "Q", ",", "bits", "<", "<NUM_LIT>", ">", "size", ",", "RegisterOperand", "regtype", ",", "string", "asm", ",", "string", "dstkind", ",", "string", "srckind", ",", "string", "amount", ">", ":", "I", "<", "(", "outs", "V128", ":", "$", "Rd", ")", ",", "(", "ins", "regtype", ":", "$", "Rn", ")", ",", "asm", ",", "<STR_LIT>", "#", "dstkind", "#", "<STR_LIT>", "#", "srckind", "#", "<STR_LIT>", "#", "amount", "#", "<STR_LIT>", "#", "dstkind", "#", "<STR_LIT>", "#", "amount", "#", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Sched", "<", "[", "WriteVq", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Q", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "size", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]

LLVM

DLX

CPP

stmt_completion

CPU

11,532

[ "{" ]

[ "bool", "isMemSpls", "(", ")", "const" ]

GCC

mips

MD

stmt_completion

CPU

11,533

[ "<STR_LIT>", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "IMSA", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ss_plus", ":", "IMSA", "(", "match_operand", ":", "IMSA", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "IMSA", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]

GCC

rs6000

MD

next_suggestion

CPU

11,534

[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]

[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]

LLVM

Hexagon

TD

stmt_completion

DSP

11,535

[ "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=" ]

GCC

ia64

MD

stmt_completion

CPU

11,536

[ ")", ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "match_code", "<STR_LIT>" ]

LLVM

Hexagon

TD

stmt_completion

DSP

11,537

[ "<NUM_LIT>", ";" ]

[ "def", "C2_cmpgti", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "s32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_56f114f4", ",", "TypeALU32_2op", ">", ",", "Enc_bd0b33", ",", "ImmRegRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCompare", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

11,538

[ "return", "AMDGPU", "::", "V_MOVRELD_B32_V16", ";" ]

[ "return", "AMDGPU", "::", "V_MOVRELD_B32_V1", ";", "case", "<NUM_LIT>", ":", "return", "AMDGPU", "::", "V_MOVRELD_B32_V2", ";", "case", "<NUM_LIT>", ":", "return", "AMDGPU", "::", "V_MOVRELD_B32_V4", ";", "case", "<NUM_LIT>", ":", "return", "AMDGPU", "::", "V_MOVRELD_B32_V8", ";", "case", "<NUM_LIT>", ":" ]

GCC

loongarch

CPP

next_suggestion

CPU

11,539

[ "return", "<NUM_LIT>", ";" ]

[ "if", "(", "mode", "!=", "BLKmode", "&&", "might_split_p", ")", "factor", "=", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "UNITS_PER_WORD", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_WORD", ";", "else", "factor", "=", "<NUM_LIT>", ";", "if", "(", "loongarch_classify_address", "(", "&", "addr", ",", "x", ",", "mode", ",", "false", ")", ")", "switch", "(", "addr", ".", "type", ")", "{", "case", "ADDRESS_REG", ":", "case", "ADDRESS_REG_REG", ":", "case", "ADDRESS_CONST_INT", ":", "return", "factor", ";", "case", "ADDRESS_LO_SUM", ":", "return", "factor", "+", "<NUM_LIT>", ";", "case", "ADDRESS_SYMBOLIC", ":", "return", "factor", "*", "loongarch_symbol_insns", "(", "addr", ".", "symbol_type", ",", "mode", ")", ";", "}" ]

GCC

v850

MD

program_repair

MPU

11,540

[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "ior", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

11,541

[ ".", "getLocalMemorySize", "(", ")", ")", ")", "{" ]

[ "LastEna", "=", "InputEna", "?", "findLastSet", "(", "InputEna", ")", "+", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "}", "const", "DataLayout", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "unsigned", "PSArgCount", "=", "<NUM_LIT>", ";", "unsigned", "IntermediateVGPR", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "unsigned", "NumRegs", "=", "(", "DL", ".", "getTypeSizeInBits", "(", "Arg", ".", "getType", "(", ")", ")", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "if", "(", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "InReg", ")", ")", "{", "WaveDispatchNumSGPR", "+=", "NumRegs", ";", "}", "else", "{", "if", "(", "IsPixelShader", "&&", "PSArgCount", "<", "<NUM_LIT>", ")", "{", "if", "(", "(", "<NUM_LIT>", "<<", "PSArgCount", ")", "&", "InputAddr", ")", "{", "if", "(", "PSArgCount", "<", "LastEna", ")", "WaveDispatchNumVGPR", "+=", "NumRegs", ";", "else", "IntermediateVGPR", "+=", "NumRegs", ";", "}", "PSArgCount", "++", ";", "}", "else", "{", "if", "(", "IntermediateVGPR", ")", "{", "WaveDispatchNumVGPR", "+=", "IntermediateVGPR", ";", "IntermediateVGPR", "=", "<NUM_LIT>", ";", "}", "WaveDispatchNumVGPR", "+=", "NumRegs", ";", "}", "}", "}", "ProgInfo", ".", "NumSGPR", "=", "std", "::", "max", "(", "ProgInfo", ".", "NumSGPR", ",", "WaveDispatchNumSGPR", ")", ";", "ProgInfo", ".", "NumArchVGPR", "=", "std", "::", "max", "(", "ProgInfo", ".", "NumVGPR", ",", "WaveDispatchNumVGPR", ")", ";", "ProgInfo", ".", "NumVGPR", "=", "Info", ".", "getTotalNumVGPRs", "(", "STM", ",", "Info", ".", "NumAGPR", ",", "ProgInfo", ".", "NumArchVGPR", ")", ";", "}", "ProgInfo", ".", "NumSGPRsForWavesPerEU", "=", "std", "::", "max", "(", "std", "::", "max", "(", "ProgInfo", ".", "NumSGPR", ",", "<NUM_LIT>", "u", ")", ",", "STM", ".", "getMinNumSGPRs", "(", "MFI", "->", "getMaxWavesPerEU", "(", ")", ")", ")", ";", "ProgInfo", ".", "NumVGPRsForWavesPerEU", "=", "std", "::", "max", "(", "std", "::", "max", "(", "ProgInfo", ".", "NumVGPR", ",", "<NUM_LIT>", "u", ")", ",", "STM", ".", "getMinNumVGPRs", "(", "MFI", "->", "getMaxWavesPerEU", "(", ")", ")", ")", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", "<=", "AMDGPUSubtarget", "::", "SEA_ISLANDS", "||", "STM", ".", "hasSGPRInitBug", "(", ")", ")", "{", "unsigned", "MaxAddressableNumSGPRs", "=", "STM", ".", "getAddressableNumSGPRs", "(", ")", ";", "if", "(", "ProgInfo", ".", "NumSGPR", ">", "MaxAddressableNumSGPRs", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "DiagnosticInfoResourceLimit", "Diag", "(", "MF", ".", "getFunction", "(", ")", ",", "<STR_LIT>", "scalar registers", "<STR_LIT>", ",", "ProgInfo", ".", "NumSGPR", ",", "MaxAddressableNumSGPRs", ",", "DS_Error", ",", "DK_ResourceLimit", ")", ";", "Ctx", ".", "diagnose", "(", "Diag", ")", ";", "ProgInfo", ".", "NumSGPR", "=", "MaxAddressableNumSGPRs", ";", "ProgInfo", ".", "NumSGPRsForWavesPerEU", "=", "MaxAddressableNumSGPRs", ";", "}", "}", "if", "(", "STM", ".", "hasSGPRInitBug", "(", ")", ")", "{", "ProgInfo", ".", "NumSGPR", "=", "AMDGPU", "::", "IsaInfo", "::", "FIXED_NUM_SGPRS_FOR_INIT_BUG", ";", "ProgInfo", ".", "NumSGPRsForWavesPerEU", "=", "AMDGPU", "::", "IsaInfo", "::", "FIXED_NUM_SGPRS_FOR_INIT_BUG", ";", "}", "if", "(", "MFI", "->", "getNumUserSGPRs", "(", ")", ">", "STM", ".", "getMaxNumUserSGPRs", "(", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "DiagnosticInfoResourceLimit", "Diag", "(", "MF", ".", "getFunction", "(", ")", ",", "<STR_LIT>", "user SGPRs", "<STR_LIT>", ",", "MFI", "->", "getNumUserSGPRs", "(", ")", ",", "STM", ".", "getMaxNumUserSGPRs", "(", ")", ",", "DS_Error", ")", ";", "Ctx", ".", "diagnose", "(", "Diag", ")", ";", "}", "if", "(", "MFI", "->", "getLDSSize", "(", ")", ">", "static_cast", "<", "unsigned", ">", "(", "STM" ]

LLVM

Mips

CPP

next_suggestion

CPU

11,542

[ "GPRel32Directive", "=", "<STR_LIT>", "\\t.gpword\\t", "<STR_LIT>", ";" ]

[ "MipsMCAsmInfo", "::", "MipsMCAsmInfo", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ")", "{", "AlignmentIsInBytes", "=", "false", ";", "Data16bitsDirective", "=", "<STR_LIT>", "\\t.half\\t", "<STR_LIT>", ";", "Data32bitsDirective", "=", "<STR_LIT>", "\\t.word\\t", "<STR_LIT>", ";", "Data64bitsDirective", "=", "<NUM_LIT>", ";", "PrivateGlobalPrefix", "=", "<STR_LIT>", "$", "<STR_LIT>", ";", "CommentString", "=", "<STR_LIT>", "#", "<STR_LIT>", ";", "ZeroDirective", "=", "<STR_LIT>", "\\t.space\\t", "<STR_LIT>", ";" ]

GCC

h8300

MD

program_repair

MPU

11,543

[ "<FIXS>", "(", "symbol_ref", "<STR_LIT>", ")", ")", "]", ")", "<FIXE>" ]

[ "return", "output_a_shift", "(", "operands", ")", "}", "[", "(", "set", "(", "attr", "<STR_LIT>", ")", "<BUGS>", "(", "symbol_ref", "<STR_LIT>", ")", ")", "]", ")", "<BUGE>", "(", "define_insn_and_split", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

mips

MD

stmt_completion

CPU

11,544

[ "(", "match_dup", "<NUM_LIT>", ")", ")", "]" ]

[ "(", "clobber", "(", "match_scratch", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_scratch", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "plus", ":", "SI", "(", "mult", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

11,545

[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

GCC

i386

CPP

stmt_completion

CPU

11,546

[ ",", "int", "_", "_", "scale", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m512", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_i32gather_ps", "(", "_", "_", "m512i", "_", "_", "index", ",", "void", "const", "*", "_", "_", "addr" ]

GCC

arm

CPP

next_suggestion

CPU

11,547

[ "return", "vreinterpret_u64_u32", "(", "_", "_", "m", ")", ";" ]

[ "uint32x2_t", "_", "_", "t_b", "=", "vreinterpret_u32_p64", "(", "_", "_", "b", ")", ";", "uint32x2_t", "_", "_", "c", "=", "vceq_u32", "(", "_", "_", "t_a", ",", "_", "_", "t_b", ")", ";", "uint32x2_t", "_", "_", "m", "=", "vpmin_u32", "(", "_", "_", "c", ",", "_", "_", "c", ")", ";" ]

GCC

nds32

MD

next_suggestion

CPU

11,548

[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]

[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]

LLVM

Hexagon

TD

stmt_completion

DSP

11,549

[ "=", "<NUM_LIT>", ";" ]

[ "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";", "let", "opNewValue" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

11,550

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]

[ "int", "R600SchedStrategy", "::", "getInstKind", "(", "SUnit", "*", "SU", ")", "{", "int", "Opcode", "=", "SU", "->", "getInstr", "(", ")", "->", "getOpcode", "(", ")", ";", "if", "(", "TII", "->", "usesTextureCache", "(", "Opcode", ")", "||", "TII", "->", "usesVertexCache", "(", "Opcode", ")", ")", "return", "IDFetch", ";", "if", "(", "TII", "->", "isALUInstr", "(", "Opcode", ")", ")", "{", "return", "IDAlu", ";", "}", "switch", "(", "Opcode", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]

LLVM

X86

CPP

next_suggestion

CPU

11,551

[ "MI", "->", "eraseFromParent", "(", ")", ";" ]

[ "}", "BuildMI", "(", "mainMBB", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "TEST32rr", ")", ")", ".", "addReg", "(", "cc", ")", ".", "addReg", "(", "cc", ")", ";", "if", "(", "Subtarget", "->", "hasCMov", "(", ")", ")", "{", "BuildMI", "(", "mainMBB", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "CMOVNE32rr", ")", ",", "t1L", ")", ".", "addReg", "(", "SrcLoReg", ")", ".", "addReg", "(", "LoReg", ")", ";", "BuildMI", "(", "mainMBB", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "CMOVNE32rr", ")", ",", "t1H", ")", ".", "addReg", "(", "SrcHiReg", ")", ".", "addReg", "(", "HiReg", ")", ";", "}", "else", "{", "MIB", "=", "BuildMI", "(", "mainMBB", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "CMOV_GR32", ")", ",", "t1L", ")", ".", "addReg", "(", "SrcLoReg", ")", ".", "addReg", "(", "LoReg", ")", ".", "addImm", "(", "X86", "::", "COND_NE", ")", ";", "mainMBB", "=", "EmitLoweredSelect", "(", "MIB", ",", "mainMBB", ")", ";", "MIB", "=", "BuildMI", "(", "mainMBB", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "CMOV_GR32", ")", ",", "t1H", ")", ".", "addReg", "(", "SrcHiReg", ")", ".", "addReg", "(", "HiReg", ")", ".", "addImm", "(", "X86", "::", "COND_NE", ")", ";", "mainMBB", "=", "EmitLoweredSelect", "(", "MIB", ",", "mainMBB", ")", ";", "}", "break", ";", "}", "case", "X86", "::", "ATOMSWAP6432", ":", "{", "unsigned", "HiOpc", ";", "unsigned", "LoOpc", "=", "getNonAtomic6432Opcode", "(", "Opc", ",", "HiOpc", ")", ";", "BuildMI", "(", "mainMBB", ",", "DL", ",", "TII", "->", "get", "(", "LoOpc", ")", ",", "t1L", ")", ".", "addReg", "(", "SrcLoReg", ")", ";", "BuildMI", "(", "mainMBB", ",", "DL", ",", "TII", "->", "get", "(", "HiOpc", ")", ",", "t1H", ")", ".", "addReg", "(", "SrcHiReg", ")", ";", "break", ";", "}", "}", "BuildMI", "(", "mainMBB", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "X86", "::", "EAX", ")", ".", "addReg", "(", "LoReg", ")", ";", "BuildMI", "(", "mainMBB", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "X86", "::", "EDX", ")", ".", "addReg", "(", "HiReg", ")", ";", "BuildMI", "(", "mainMBB", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "X86", "::", "EBX", ")", ".", "addReg", "(", "t1L", ")", ";", "BuildMI", "(", "mainMBB", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "X86", "::", "ECX", ")", ".", "addReg", "(", "t1H", ")", ";", "MIB", "=", "BuildMI", "(", "mainMBB", ",", "DL", ",", "TII", "->", "get", "(", "LCMPXCHGOpc", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "X86", "::", "AddrNumOperands", ";", "++", "i", ")", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "MemOpndSlot", "+", "i", ")", ")", ";", "MIB", ".", "setMemRefs", "(", "MMOBegin", ",", "MMOEnd", ")", ";", "BuildMI", "(", "mainMBB", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "JNE_4", ")", ")", ".", "addMBB", "(", "or", "igMainMBB", ")", ";", "mainMBB", "->", "addSuccessor", "(", "or", "igMainMBB", ")", ";", "mainMBB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "sinkMBB", "->", "addLiveIn", "(", "X86", "::", "EAX", ")", ";", "sinkMBB", "->", "addLiveIn", "(", "X86", "::", "EDX", ")", ";", "BuildMI", "(", "*", "sinkMBB", ",", "sinkMBB", "->", "begin", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "DstLoReg", ")", ".", "addReg", "(", "X86", "::", "EAX", ")", ";", "BuildMI", "(", "*", "sinkMBB", ",", "sinkMBB", "->", "begin", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "DstHiReg", ")", ".", "addReg", "(", "X86", "::", "EDX", ")", ";" ]

GCC

c6x

MD

stmt_completion

VLIW

11,552

[ "<STR_LIT>", ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "ior", "(", "match_code" ]

GCC

vax

CPP

next_suggestion

CPU

11,553

[ "}" ]

[ "static", "rtx", "vax_struct_value_rtx", "(", "tree", "fntype", "ATTRIBUTE_UNUSED", ",", "int", "incoming", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "Pmode", ",", "VAX_STRUCT_VALUE_REGNUM", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

11,554

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "USR", "]", ";", "let", "Constraints", "=", "<STR_LIT>", ";" ]

GCC

i386

MD

program_repair

CPU

11,555

[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

GCC

i386

MD

next_suggestion

CPU

11,556

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")" ]

LLVM

X86

CPP

next_suggestion

CPU

11,557

[ "}" ]

[ "MachineInstr", "*", "MI", "=", "I", ";", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "MI", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "MachineOperand", "&", "opnd", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "opnd", ".", "isReg", "(", ")", "&&", "opnd", ".", "getReg", "(", ")", "==", "p", ".", "getReg", "(", ")", ")", "{", "if", "(", "opnd", ".", "isDef", "(", ")", ")", "return", "RU_Write", ";", "RegUsage", "=", "RU_Read", ";" ]

GCC

sh

MD

stmt_completion

CPU

11,558

[ ")", ")", ")" ]

[ "(", "match_code", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>" ]

GCC

bfin

MD

stmt_completion

DSP

11,559

[ ")" ]

[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")", ")" ]

GCC

sh

CPP

next_suggestion

CPU

11,560

[ "}" ]

[ "static", "_", "_", "inline", "unsigned", "long", "long", "sh_media_MSUBS_W", "(", "unsigned", "long", "long", "mm", ",", "unsigned", "long", "long", "mn", ")", "{", "typedef", "float", "v4hi", "_", "_", "attribute__", "(", "(", "mode", "(", "V4HI", ")", ")", ")", ";", "return", "(", "unsigned", "long", "long", ")", "_", "_", "builtin_sssubv4hi3", "(", "(", "v4hi", ")", "mm", ",", "(", "v4hi", ")", "mn", ")", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

11,561

[ ";", "break", ";" ]

[ "case", "X86", "::", "SS", ":", "EmitByte", "(", "<NUM_LIT>", ",", "CurByte", ",", "OS", ")", ";", "break", ";", "case", "X86", "::", "DS", ":", "EmitByte", "(", "<NUM_LIT>", ",", "CurByte", ",", "OS", ")", ";", "break", ";", "case", "X86", "::", "ES", ":", "EmitByte", "(", "<NUM_LIT>", ",", "CurByte", ",", "OS", ")", ";", "break", ";", "case", "X86", "::", "FS", ":", "EmitByte", "(", "<NUM_LIT>", ",", "CurByte", ",", "OS", ")" ]

LLVM

Mips

CPP

next_suggestion

CPU

11,562

[ "Size", "=", "<NUM_LIT>", ";" ]

[ "uint32_t", "Insn", ";", "DecodeStatus", "Result", "=", "readInstruction32", "(", "Region", ",", "Address", ",", "Size", ",", "Insn", ",", "isBigEndian", ")", ";", "if", "(", "Result", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "Result", "=", "decodeMips64Instruction32", "(", "instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "Result", ";", "}", "Result", "=", "decodeMipsInstruction32", "(", "instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{" ]

LLVM

ARM

TD

stmt_completion

CPU

11,563

[ "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "QPR", ":", "$", "Vd", ",", "(", "v8i16", "(", "NEONvbicImm", "QPR", ":", "$", "src", ",", "timm", ":", "$", "SIMM", ")", ")", ")", "]", ">", "{" ]

[ "def", "VBICiv8i16", ":", "N1ModImm", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "?", ",", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "QPR", ":", "$", "Vd", ")", ",", "(", "ins", "nImmSplatI16", ":", "$", "SIMM", ",", "QPR", ":", "$", "src", ")", ",", "IIC_VMOVImm", "," ]

GCC

bpf

CPP

next_suggestion

Virtual ISA

11,564

[ "return", "gen_rtx_REG", "(", "mode", ",", "BPF_R0", ")", ";" ]

[ "mode", "=", "TYPE_MODE", "(", "ret_type", ")", ";", "if", "(", "INTEGRAL_TYPE_P", "(", "ret_type", ")", ")", "mode", "=", "promote_function_mode", "(", "ret_type", ",", "mode", ",", "&", "unsignedp", ",", "fntype_or_decl", ",", "<NUM_LIT>", ")", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

11,565

[ "}" ]

[ "bool", "runOnModule", "(", "Module", "&", "M", ")", "override", "{", "AnalysisGetter", "AG", "(", "this", ")", ";", "return", "runImpl", "(", "M", ",", "AG", ",", "*", "TM", ")", ";" ]

LLVM

Mips

CPP

stmt_completion

CPU

11,566

[ "(", ")", ")", ";" ]

[ "StringRef", "NumString", "=", "Tok", ".", "getIdentifier", "(", ")", ".", "substr", "(", "<NUM_LIT>", ")", ";", "unsigned", "IntVal", ";", "if", "(", "NumString", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "IntVal", ")", ")", "return", "MatchOperand_NoMatch", ";", "unsigned", "Reg", "=", "matchRegisterByNumber", "(", "IntVal", ",", "Mips", "::", "LO32DSPRegClassID", ")", ";", "MipsOperand", "*", "Op", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "Reg", ",", "S", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

11,567

[ "}", ";" ]

[ "if", "(", "!", "QueryTy", ".", "isVector", "(", ")", ")", "return", "false", ";", "const", "LLT", "EltTy", "=", "QueryTy", ".", "getElementType", "(", ")", ";", "return", "EltTy", "==", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", "||", "EltTy", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

11,568

[ "const", "GlobalValue", "*", "GV", "=", "ImmOp", ".", "getGlobal", "(", ")", ";" ]

[ "auto", "UsePos", "=", "MachineBasicBlock", "::", "iterator", "(", "OldMI", ")", ";", "MachineBasicBlock", "::", "instr_iterator", "InsertPt", "=", "UsePos", ".", "getInstrIterator", "(", ")", ";", "++", "InsertPt", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "ImmOpNum", "==", "<NUM_LIT>", ")", "{", "if", "(", "HII", "->", "getAddrMode", "(", "*", "OldMI", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "short", "NewOpCode", "=", "HII", "->", "getBaseWithLongOffset", "(", "*", "OldMI", ")", ";", "assert", "(", "NewOpCode", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid New opcode\\n", "<STR_LIT>", ")", ";", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "InsertPt", ",", "OldMI", "->", "getDebugLoc", "(", ")", ",", "HII", "->", "get", "(", "NewOpCode", ")", ")", ";", "MIB", ".", "addOperand", "(", "OldMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "addOperand", "(", "OldMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "addOperand", "(", "ImmOp", ")", ";", "MIB", ".", "addOperand", "(", "OldMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "OpStart", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "HII", "->", "getAddrMode", "(", "*", "OldMI", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "short", "NewOpCode", "=", "HII", "->", "getAbsoluteForm", "(", "*", "OldMI", ")", ";", "assert", "(", "NewOpCode", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid New opcode\\n", "<STR_LIT>", ")", ";", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "InsertPt", ",", "OldMI", "->", "getDebugLoc", "(", ")", ",", "HII", "->", "get", "(", "NewOpCode", ")", ")", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

11,569

[ "Parser", ".", "Lex", "(", ")", ";" ]

[ "bool", "ARMAsmParser", "::", "ParseDirectiveThumb", "(", "SMLoc", "L", ")", "{", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "Error", "(", "L", ",", "<STR_LIT>", "unexpected token in directive", "<STR_LIT>", ")", ";" ]

LLVM

R600

CPP

stmt_completion

GPU

11,570

[ "::", "VReg_32RegClass", ";" ]

[ "case", "MVT", "::", "i32", ":", "return", "&", "AMDGPU" ]

LLVM

X86

CPP

stmt_completion

CPU

11,571

[ ":", "Op0", ";" ]

[ "}", "unsigned", "EltBits", "=", "EltVT", ".", "getSizeInBits", "(", ")", ";", "LLVMContext", "*", "Context", "=", "DAG", ".", "getContext", "(", ")", ";", "APInt", "MaskElt", "=", "IsFABS", "?", "APInt", "::", "getSignedMaxValue", "(", "EltBits", ")", ":", "APInt", "::", "getSignBit", "(", "EltBits", ")", ";", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "*", "Context", ",", "MaskElt", ")", ";", "C", "=", "ConstantVector", "::", "getSplat", "(", "NumElts", ",", "C", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "SDValue", "CPIdx", "=", "DAG", ".", "getConstantPool", "(", "C", ",", "TLI", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "unsigned", "Alignment", "=", "cast", "<", "ConstantPoolSDNode", ">", "(", "CPIdx", ")", "->", "getAlignment", "(", ")", ";", "SDValue", "Mask", "=", "DAG", ".", "getLoad", "(", "LogicVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPIdx", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "Alignment", ")", ";", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "bool", "IsFNABS", "=", "!", "IsFABS", "&&", "(", "Op0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "FABS", ")", ";", "unsigned", "LogicOp", "=", "IsFABS", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "IsFNABS", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "SDValue", "Operand", "=", "IsFNABS", "?", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")" ]

GCC

i386

MD

next_suggestion

CPU

11,572

[ "<STR_LIT>" ]

[ "(", "float_truncate", ":", "MODEF", "(", "match_operand", ":", "XF", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "match_operand", ":", "MODEF", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]" ]

LLVM

ARM

CPP

next_suggestion

CPU

11,573

[ "}" ]

[ "}", "if", "(", "A", "&&", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "ARM", "::", "fixup_arm_thumb_blx", "||", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "ARM", "::", "fixup_arm_thumb_bl", "||", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "ARM", "::", "fixup_arm_blx", "||", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "ARM", "::", "fixup_arm_uncondbl", "||", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "ARM", "::", "fixup_arm_condbl", ")", ")", "IsResolved", "=", "false", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

11,574

[ "let", "RenderMethod", "=", "<STR_LIT>", ";" ]

[ "def", "MovWSymbolG1AsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

11,575

[ ")", "{" ]

[ "if", "(", "FBB", "==", "nullptr", ")", "{", "FBB", "=", "getFallThroughMBB", "(", "&", "MBB", ",", "TBB", ")", ";", "assert", "(", "FBB", "&&", "<STR_LIT>", "MBB cannot be the last block in function when the false ", "<STR_LIT>", "<STR_LIT>", "body is a fall-through.", "<STR_LIT>", ")", ";", "}", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "X86", "::", "JNE_1", ")", ")", ".", "addMBB", "(", "FBB", ")", ";", "++", "Count", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "X86", "::", "JNP_1", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "++", "Count", ";", "break", ";", "default", ":", "{", "unsigned", "Opc", "=", "GetCondBranchFromCond", "(", "CC", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "++", "Count", ";", "}", "}", "if", "(", "!", "FallThru" ]

GCC

alpha

MD

stmt_completion

MPU

11,576

[ ")", "]" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "DI", "[", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_PERR", ")" ]

LLVM

X86

CPP

stmt_completion

CPU

11,577

[ "&", "X86", "::", "GR32RegClass", ";" ]

[ "assert", "(", "(", "Subtarget", ".", "hasBWI", "(", ")", ")", "&&", "<STR_LIT>", "Expected AVX512BW target!", "<STR_LIT>", ")", ";", "assert", "(", "Subtarget", ".", "is32Bit", "(", ")", "&&", "<STR_LIT>", "Expecting 32 bit target", "<STR_LIT>", ")", ";", "assert", "(", "VA", ".", "getValVT", "(", ")", "==", "MVT", "::", "v64i1", "&&", "<STR_LIT>", "Expecting first location of 64 bit width type", "<STR_LIT>", ")", ";", "assert", "(", "NextVA", ".", "getValVT", "(", ")", "==", "VA", ".", "getValVT", "(", ")", "&&", "<STR_LIT>", "The locations should have the same type", "<STR_LIT>", ")", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "NextVA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", "The values should reside in two registers", "<STR_LIT>", ")", ";", "SDValue", "Lo", ",", "Hi", ";", "SDValue", "ArgValueLo", ",", "ArgValueHi", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=" ]

GCC

vms

CPP

code_generation

Virtual ISA

11,578

[ "static", "void", "preprocess_args", "(", "int", "argc", ",", "char", "*", "*", "argv", ")", "{", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "argc", ";", "i", "++", ")", "if", "(", "strcmp", "(", "argv", "[", "i", "]", ",", "<STR_LIT>", "-shared", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "share", "=", "<NUM_LIT>", ";", "break", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "argc", ";", "i", "++", ")", "if", "(", "strcmp", "(", "argv", "[", "i", "]", ",", "<STR_LIT>", "-o", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "int", "len", ";", "i", "++", ";", "exefilename", "=", "lbasename", "(", "argv", "[", "i", "]", ")", ";", "exefullfilename", "=", "xstrdup", "(", "to_host_file_spec", "(", "argv", "[", "i", "]", ")", ")", ";", "if", "(", "share", ")", "addarg", "(", "<STR_LIT>", " /share=", "<STR_LIT>", ")", ";", "else", "addarg", "(", "<STR_LIT>", " /exe=", "<STR_LIT>", ")", ";", "addarg", "(", "exefullfilename", ")", ";", "if", "(", "share", ")", "{", "char", "*", "ptr", ";", "ptr", "=", "strchr", "(", "argv", "[", "i", "]", ",", "'", "]", "'", ")", ";", "if", "(", "ptr", "==", "NULL", ")", "ptr", "=", "strchr", "(", "argv", "[", "i", "]", ",", "'", ":", "'", ")", ";", "if", "(", "ptr", "==", "NULL", ")", "ptr", "=", "strchr", "(", "argv", "[", "i", "]", ",", "'", "/", "'", ")", ";", "if", "(", "ptr", "==", "NULL", ")", "sharebasename", "=", "xstrdup", "(", "argv", "[", "i", "]", ")", ";", "else", "sharebasename", "=", "xstrdup", "(", "ptr", "+", "<NUM_LIT>", ")", ";", "len", "=", "strlen", "(", "sharebasename", ")", ";", "if", "(", "strncasecmp", "(", "&", "sharebasename", "[", "len", "-", "<NUM_LIT>", "]", ",", "<STR_LIT>", ".exe", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "sharebasename", "[", "len", "-", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "for", "(", "ptr", "=", "sharebasename", ";", "*", "ptr", ";", "ptr", "++", ")", "*", "ptr", "=", "TOUPPER", "(", "*", "ptr", ")", ";", "}", "}", "if", "(", "exefullfilename", "==", "NULL", "&&", "!", "share", ")", "{", "exefilename", "=", "<STR_LIT>", "a_out.exe", "<STR_LIT>", ";", "exefullfilename", "=", "<STR_LIT>", "a_out.exe", "<STR_LIT>", ";", "addarg", "(", "xstrdup", "(", "<STR_LIT>", " /exe=a_out.exe", "<STR_LIT>", ")", ")", ";", "}", "}" ]

[ "Preprocess", "the", "number", "of", "args", "P_ARGC", "in", "ARGV", ".", "Look", "for", "special", "flags", ",", "etc", ".", "that", "must", "be", "handled", "first", "." ]

LLVM

AAP

CPP

code_generation

MPU

11,579

[ "void", "AAPInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", "assert", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", "&&", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", "&&", "<STR_LIT>", "Impossible register-register copy", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "}" ]

[ "}", "Branch", "Analysis", "&", "Modification" ]

LLVM

ARM

CPP

stmt_completion

CPU

11,580

[ "Ftor", ")", "{" ]

[ "FunctionPass", "*", "llvm", "::", "createThumb2SizeReductionPass", "(", "std", "::", "function", "<", "bool", "(", "const", "Function", "&", ")", ">" ]

LLVM

F2003f

CPP

stmt_completion

CPU

11,581

[ ";" ]

[ "if", "(", "!", "IsVerboseAsm", ")", "return", "nulls", "(", ")", ";", "return", "CommentStream" ]

LLVM

AArch64

TD

program_repair

CPU

11,582

[ "<FIXS>", "multiclass", "sve2_fp_pairwise_pred", "bits", "<NUM_LIT>", ">", "opc", ",", "string", "asm", ",", "SDPatternOperator", "op", ">", "{", "<FIXE>" ]

[ "let", "ElementSize", "=", "zprty", ".", "ElementSize", ";", "}", "<BUGS>", "multiclass", "sve2_fp_pairwise_pred", "bits", "<NUM_LIT>", ">", "opc", ",", "string", "asm", ",", "SDPatternOperator", "op", ">", "{", "<BUGE>", "def", "_H", ":", "sve2_fp_pairwise_pred", "<NUM_LIT>", ",", "opc", ",", "asm", ",", "ZPR16", ">", ";", "def", "_S", ":", "sve2_fp_pairwise_pred", "<NUM_LIT>", ",", "opc", ",", "asm", ",", "ZPR32", ">", ";", "def", "_D", ":", "sve2_fp_pairwise_pred", "<NUM_LIT>", ",", "opc", ",", "asm", ",", "ZPR64", ">", ";" ]

LLVM

AMDGPU

CPP

code_generation

GPU

11,583

[ "void", "AMDGPUAsmPrinter", "::", "emitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "if", "(", "emitPseudoExpansionLowering", "(", "*", "OutStreamer", ",", "MI", ")", ")", "return", ";", "const", "GCNSubtarget", "&", "STI", "=", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "AMDGPUMCInstLower", "MCInstLowering", "(", "OutContext", ",", "STI", ",", "*", "this", ")", ";", "StringRef", "Err", ";", "if", "(", "!", "STI", ".", "getInstrInfo", "(", ")", "->", "verifyInstruction", "(", "*", "MI", ",", "Err", ")", ")", "{", "LLVMContext", "&", "C", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "C", ".", "emitError", "(", "<STR_LIT>", "Illegal instruction detected: ", "<STR_LIT>", "+", "Err", ")", ";", "MI", "->", "print", "(", "errs", "(", ")", ")", ";", "}", "if", "(", "MI", "->", "isBundle", "(", ")", ")", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "++", "MI", "->", "getIterator", "(", ")", ";", "while", "(", "I", "!=", "MBB", "->", "instr_end", "(", ")", "&&", "I", "->", "isInsideBundle", "(", ")", ")", "{", "emitInstruction", "(", "&", "*", "I", ")", ";", "++", "I", ";", "}", "}", "else", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "SI_MASK_BRANCH", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "{", "SmallVector", "<", "char", ",", "<NUM_LIT>", ">", "BBStr", ";", "raw_svector_ostream", "Str", "(", "BBStr", ")", ";", "const", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "const", "MCSymbolRefExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ";", "Expr", "->", "print", "(", "Str", ",", "MAI", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "Twine", "(", "<STR_LIT>", " mask branch ", "<STR_LIT>", ")", "+", "BBStr", ")", ";", "}", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "SI_RETURN_TO_EPILOG", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", " return to shader part epilog", "<STR_LIT>", ")", ";", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "WAVE_BARRIER", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", " wave barrier", "<STR_LIT>", ")", ";", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "SI_MASKED_UNREACHABLE", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", " divergent unreachable", "<STR_LIT>", ")", ";", "return", ";", "}", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "lower", "(", "MI", ",", "TmpInst", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "TmpInst", ")", ";", "if", "(", "!", "MI", "->", "isPseudo", "(", ")", "&&", "STI", ".", "isCPUStringValid", "(", "STI", ".", "getCPU", "(", ")", ")", "&&", "(", "!", "STI", ".", "hasOffset3fBug", "(", ")", "||", "!", "MI", "->", "isBranch", "(", ")", ")", ")", "{", "SmallVector", "<", "MCFixup", ",", "<NUM_LIT>", ">", "Fixups", ";", "SmallVector", "<", "char", ",", "<NUM_LIT>", ">", "CodeBytes", ";", "raw_svector_ostream", "CodeStream", "(", "CodeBytes", ")", ";", "std", "::", "unique_ptr", "<", "MCCodeEmitter", ">", "InstEmitter", "(", "createSIMCCodeEmitter", "(", "*", "STI", ".", "getInstrInfo", "(", ")", ",", "*", "OutContext", ".", "getRegisterInfo", "(", ")", ",", "OutContext", ")", ")", ";", "InstEmitter", "->", "encodeInstruction", "(", "TmpInst", ",", "CodeStream", ",", "Fixups", ",", "STI", ")", ";", "assert", "(", "CodeBytes", ".", "size", "(", ")", "==", "STI", ".", "getInstrInfo", "(", ")", "->", "getInstSizeInBytes", "(", "*", "MI", ")", ")", ";", "}", "if", "(", "DumpCodeInstEmitter", ")", "{", "DisasmLines", ".", "resize", "(", "DisasmLines", ".", "size", "(", ")", "+", "<NUM_LIT>", ")", ";", "std", "::", "string", "&", "DisasmLine", "=", "DisasmLines", ".", "back", "(", ")", ";", "raw_string_ostream", "DisasmStream", "(", "DisasmLine", ")", ";", "AMDGPUInstPrinter", "InstPrinter", "(", "*", "TM", ".", "getMCAsmInfo", "(", ")", ",", "*", "STI", ".", "getInstrInfo", "(", ")", ",", "*", "STI", ".", "getRegisterInfo", "(", ")", ")", ";", "InstPrinter", ".", "printInst", "(", "&", "TmpInst", ",", "<NUM_LIT>", ",", "StringRef", "(", ")", ",", "STI", ",", "DisasmStream", ")", ";", "SmallVector", "<", "MCFixup", ",", "<NUM_LIT>", ">", "Fixups", ";", "SmallVector", "<", "char", ",", "<NUM_LIT>", ">", "CodeBytes", ";", "raw_svector_ostream", "CodeStream", "(", "CodeBytes", ")", ";", "DumpCodeInstEmitter", "->", "encodeInstruction", "(", "TmpInst", ",", "CodeStream", ",", "Fixups", ",", "MF", "->", "getSubtarget", "<", "MCSubtargetInfo", ">", "(", ")", ")", ";", "HexLines", ".", "resize", "(", "HexLines", ".", "size", "(", ")", "+", "<NUM_LIT>", ")", ";", "std", "::", "string", "&", "HexLine", "=", "HexLines", ".", "back", "(", ")", ";", "raw_string_ostream", "HexStream", "(", "HexLine", ")", ";", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "CodeBytes", ".", "size", "(", ")", ";", "i", "+=", "<NUM_LIT>", ")", "{", "unsigned", "int", "CodeDWord", "=", "*", "(", "unsigned", "int", "*", ")", "&", "CodeBytes", "[", "i", "]", ";", "HexStream", "<<", "format", "(", "<STR_LIT>", "%s%08X", "<STR_LIT>", ",", "(", "i", ">", "<NUM_LIT>", "?", "<STR_LIT>", "<STR_LIT>", ":", "<STR_LIT>", "<STR_LIT>", ")", ",", "CodeDWord", ")", ";", "}", "DisasmStream", ".", "flush", "(", ")", ";", "DisasmLineMaxLen", "=", "std", "::", "max", "(", "DisasmLineMaxLen", ",", "DisasmLine", ".", "size", "(", ")", ")", ";", "}", "}", "}" ]

[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]

LLVM

ARM

TD

stmt_completion

CPU

11,584

[ "]", ">", ";" ]

[ "def", "VST2LNd8Pseudo_UPD", ":", "VSTQLNWBPseudo", "<", "IIC_VST2lnu", ">", ",", "Sched", "<", "[", "WriteVST1" ]

LLVM

Hexagon

TD

next_suggestion

DSP

11,585

[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

[ "def", "L4_ploadruht_rr", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pv4", ",", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ",", "u2_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_e4b3cb20", ",", "TypeLD", ">", ",", "Enc_2e1979", ",", "AddrModeRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseRegOffset", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";" ]

GCC

vax

CPP

program_repair

CPU

11,586

[ "<FIXS>", "if", "(", "symbolic_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ")", ")", "<FIXE>", "<FIXS>", "{", "if", "(", "push_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ")", ")", "return", "<STR_LIT>", "pushl %1", "<STR_LIT>", ";", "return", "<STR_LIT>", "clrl %0", "<STR_LIT>", ";", "}", "<FIXE>", "<FIXS>", "&&", "(", "unsigned", "HOST_WIDE_INT", ")", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ">=", "<NUM_LIT>", ")", "<FIXE>", "<FIXS>", "HOST_WIDE_INT", "i", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "int", "n", ";", "if", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "(", "~", "i", ")", "<NUM_LIT>", ")", "<FIXE>", "<FIXS>", "if", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "i", "<NUM_LIT>", ")", "<FIXE>", "<FIXS>", "if", "(", "optimize_size", "&&", "(", "n", "=", "exact_log2", "(", "i", "&", "(", "-", "i", ")", ")", ")", "!=", "-", "<NUM_LIT>", "&&", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "i", ">>", "n", ")", "<NUM_LIT>", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "i", ">>", "n", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "n", ")", ";", "return", "<STR_LIT>", "ashl %2,%1,%0", "<STR_LIT>", ";", "}", "if", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "i", "<NUM_LIT>", ")", "<FIXE>" ]

[ "vax_output_int_move", "(", "rtx", "insn", "ATTRIBUTE_UNUSED", ",", "rtx", "*", "operands", ",", "enum", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "SImode", ":", "<BUGS>", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "SYMBOL_REF", "||", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "CONST", ")", "<BUGE>", "{", "if", "(", "push_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ")", ")", "return", "<STR_LIT>", "pushab %a1", "<STR_LIT>", ";", "return", "<STR_LIT>", "movab %a1,%0", "<STR_LIT>", ";", "}", "if", "(", "operands", "[", "<NUM_LIT>", "]", "==", "const0_rtx", ")", "<BUGS>", "return", "<STR_LIT>", "clrl %0", "<STR_LIT>", ";", "<BUGE>", "if", "(", "CONST_INT_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "<BUGS>", "&&", "(", "unsigned", ")", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ">=", "<NUM_LIT>", ")", "<BUGE>", "{", "<BUGS>", "int", "i", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "(", "unsigned", ")", "(", "~", "i", ")", "<NUM_LIT>", ")", "<BUGE>", "return", "<STR_LIT>", "mcoml %N1,%0", "<STR_LIT>", ";", "<BUGS>", "if", "(", "(", "unsigned", ")", "i", "<NUM_LIT>", ")", "<BUGE>", "return", "<STR_LIT>", "movzbl %1,%0", "<STR_LIT>", ";", "if", "(", "i", ">=", "-", "<NUM_LIT>", "&&", "i", "<NUM_LIT>", ")", "return", "<STR_LIT>", "cvtbl %1,%0", "<STR_LIT>", ";", "<BUGS>", "if", "(", "(", "unsigned", ")", "i", "<NUM_LIT>", ")", "<BUGE>", "return", "<STR_LIT>", "movzwl %1,%0", "<STR_LIT>", ";", "if", "(", "i", ">=", "-", "<NUM_LIT>", "&&", "i", "<NUM_LIT>", ")", "return", "<STR_LIT>", "cvtwl %1,%0", "<STR_LIT>", ";" ]

LLVM

AArch64

CPP

next_suggestion

CPU

11,587

[ "return", "Success", ";" ]

[ "break", ";", "}", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "Inst", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "shift", ")", ")", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

11,588

[ "}", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

11,589

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

mips

MD

stmt_completion

CPU

11,590

[ ")" ]

[ "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")" ]

LLVM

AArch64

TD

stmt_completion

CPU

11,591

[ "<STR_LIT>", ",", "<NUM_LIT>", ">", ";" ]

[ "def", "MemXExtend16Operand", ":", "MemExtendOperand", "<" ]

GCC

mips

MD

program_repair

CPU

11,592

[ "<FIXS>", "(", "call", "(", "mem", ":", "SI", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>", "<FIXS>", "{", "return", "MIPS_CALL", "(", "<STR_LIT>", ",", "operands", ",", "<NUM_LIT>", ")", "<FIXE>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "call", "(", "mem", ":", "SI", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGE>", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

LLVM

ARM

TD

stmt_completion

CPU

11,593

[ "SDTCisSameAs", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "]", ">", ";" ]

[ "def", "SDTARMVMULL", ":", "SDTypeProfile", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "[", "SDTCisInt", "<", "<NUM_LIT>", ">", ",", "SDTCisInt", "<", "<NUM_LIT>", ">", "," ]

GCC

i386

MD

next_suggestion

CPU

11,594

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]

GCC

rs6000

CPP

stmt_completion

CPU

11,595

[ "<NUM_LIT>", ")", ";" ]

[ "static", "void", "rs6000_add_gc_roots", "(", ")", "{", "ggc_add_rtx_root", "(", "&", "rs6000_compare_op0", ",", "<NUM_LIT>", ")", ";", "ggc_add_rtx_root", "(", "&", "rs6000_compare_op1", "," ]

GCC

fr30

MD

stmt_completion

DSP

11,596

[ "<STR_LIT>", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

11,597

[ "return", "<STR_LIT>", "e-p:64:64-p1:64:64-p2:32:32-p3:32:32-p4:64:64-p5:32:32-p6:32:32", "<STR_LIT>", "<STR_LIT>", "-p7:160:256:256:32-p8:128:128-p9:192:256:256:32-i64:64-v16:16-v24:32-", "<STR_LIT>", "<STR_LIT>", "v32:32-v48:64-v96:", "<STR_LIT>", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", "G1-ni:7:8:9", "<STR_LIT>", ";" ]

[ "static", "StringRef", "computeDataLayout", "(", "const", "Triple", "&", "TT", ")", "{", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "r600", ")", "{", "return", "<STR_LIT>", "e-p:32:32-i64:64-v16:16-v24:32-v32:32-v48:64-v96:128", "<STR_LIT>", "<STR_LIT>", "-v192:256-v256:256-v512:512-v1024:1024-v2048:2048-n32:64-S32-A5-G1", "<STR_LIT>", ";", "}" ]

LLVM

X86

CPP

next_suggestion

CPU

11,598

[ "}" ]

[ "NewMask", "=", "DAG", ".", "getVectorShuffle", "(", "WideVecVT", ",", "dl", ",", "NewMask", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "WideVecVT", ")", ",", "ShuffleVec", ")", ";", "}", "else", "{", "assert", "(", "Mask", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "i1", ")", ";", "unsigned", "WidenNumElts", "=", "NumElems", "*", "SizeRatio", ";", "unsigned", "MaskNumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "EVT", "NewMaskVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "MVT", "::", "i1", ",", "WidenNumElts", ")", ";", "unsigned", "NumConcat", "=", "WidenNumElts", "/", "MaskNumElts", ";", "SDValue", "ZeroVal", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "Mask", ".", "getValueType", "(", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", "(", "NumConcat", ",", "ZeroVal", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "Mask", ";", "NewMask", "=", "DAG", ".", "getNode", "(", "ISD", "::", "CONCAT_VECTORS", ",", "dl", ",", "NewMaskVT", ",", "Ops", ")", ";", "}", "SDValue", "WideLd", "=", "DAG", ".", "getMaskedLoad", "(", "WideVecVT", ",", "dl", ",", "Mld", "->", "getChain", "(", ")", ",", "Mld", "->", "getBasePtr", "(", ")", ",", "NewMask", ",", "WidePassThru", ",", "Mld", "->", "getMemoryVT", "(", ")", ",", "Mld", "->", "getMemOperand", "(", ")", ",", "ISD", "::", "NON_EXTLOAD", ")", ";", "SDValue", "NewVec", "=", "getExtendInVec", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "WideLd", ",", "DAG", ")", ";", "return", "DCI", ".", "CombineTo", "(", "N", ",", "NewVec", ",", "WideLd", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "true", ")", ";" ]

GCC

rs6000

CPP

next_suggestion

CPU

11,599

[ "case", "<NUM_LIT>", ":" ]

[ "if", "(", "len", ">", "<NUM_LIT>", ")", "switch", "(", "proc", ")", "{", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ";" ]