docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
GCC	arm	CPP	stmt_completion	CPU	11,400	[ "_", "b", ")", ";" ]	[ "_", "_", "arm_vqsubq_n_u8", "(", "uint8x16_t", "_", "_", "a", ",", "uint8_t", "_", "_", "b", ")", "{", "return", "_", "_", "builtin_mve_vqsubq_n_uv16qi", "(", "_", "_", "a", ",", "_" ]
GCC	alpha	CPP	program_repair	MPU	11,401	[ "<FIXS>", "data_regs", "[", "nregs", "+", "i", "]", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "<FIXE>" ]	[ "words", "=", "bytes", "/", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "words", ";", "++", "i", ")", "<BUGS>", "data_regs", "[", "nregs", "+", "i", "]", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "<BUGE>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "words", ";", "++", "i", ")", "emit_move_insn", "(", "data_regs", "[", "nregs", "+", "i", "]", "," ]
GCC	s390	MD	stmt_completion	MPU	11,402	[ ")", "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	BPF	CPP	next_suggestion	Virtual ISA	11,403	[ "return", "!", "PassThroughs", ".", "empty", "(", ")", ";" ]	[ "Info", ".", "UsedInst", "->", "setOperand", "(", "Info", ".", "OpIdx", ",", "CI", ")", ";", "}" ]
GCC	aarch64	CPP	code_generation	CPU	11,404	[ "bool", "aarch64_expand_movmem", "(", "rtx", "*", "operands", ")", "{", "unsigned", "int", "n", ";", "rtx", "dst", "=", "operands", "[", "<NUM_LIT>", "]", ";", "rtx", "src", "=", "operands", "[", "<NUM_LIT>", "]", ";", "rtx", "base", ";", "bool", "speed_p", "=", "!", "optimize_function_for_size_p", "(", "cfun", ")", ";", "unsigned", "int", "max_instructions", "=", "(", "speed_p", "?", "<NUM_LIT>", ":", "AARCH64_CALL_RATIO", ")", "/", "<NUM_LIT>", ";", "if", "(", "!", "CONST_INT_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "return", "false", ";", "n", "=", "UINTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "(", "(", "n", "/", "<NUM_LIT>", ")", "+", "(", "n", "%", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ">", "max_instructions", ")", "return", "false", ";", "base", "=", "copy_to_mode_reg", "(", "Pmode", ",", "XEXP", "(", "dst", ",", "<NUM_LIT>", ")", ")", ";", "dst", "=", "adjust_automodify_address", "(", "dst", ",", "VOIDmode", ",", "base", ",", "<NUM_LIT>", ")", ";", "base", "=", "copy_to_mode_reg", "(", "Pmode", ",", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", ";", "src", "=", "adjust_automodify_address", "(", "src", ",", "VOIDmode", ",", "base", ",", "<NUM_LIT>", ")", ";", "if", "(", "n", "<", "<NUM_LIT>", ")", "{", "if", "(", "n", ">=", "<NUM_LIT>", ")", "{", "aarch64_copy_one_block_and_progress_pointers", "(", "&", "src", ",", "&", "dst", ",", "HImode", ")", ";", "n", "-=", "<NUM_LIT>", ";", "}", "if", "(", "n", "==", "<NUM_LIT>", ")", "aarch64_copy_one_block_and_progress_pointers", "(", "&", "src", ",", "&", "dst", ",", "QImode", ")", ";", "return", "true", ";", "}", "if", "(", "n", "<", "<NUM_LIT>", ")", "{", "aarch64_copy_one_block_and_progress_pointers", "(", "&", "src", ",", "&", "dst", ",", "SImode", ")", ";", "n", "-=", "<NUM_LIT>", ";", "if", "(", "n", ">", "<NUM_LIT>", ")", "{", "int", "move", "=", "n", "-", "<NUM_LIT>", ";", "src", "=", "aarch64_move_pointer", "(", "src", ",", "move", ")", ";", "dst", "=", "aarch64_move_pointer", "(", "dst", ",", "move", ")", ";", "aarch64_copy_one_block_and_progress_pointers", "(", "&", "src", ",", "&", "dst", ",", "SImode", ")", ";", "}", "return", "true", ";", "}", "while", "(", "n", ">=", "<NUM_LIT>", ")", "{", "if", "(", "n", "/", "<NUM_LIT>", ")", "{", "aarch64_copy_one_block_and_progress_pointers", "(", "&", "src", ",", "&", "dst", ",", "TImode", ")", ";", "n", "-=", "<NUM_LIT>", ";", "}", "else", "{", "aarch64_copy_one_block_and_progress_pointers", "(", "&", "src", ",", "&", "dst", ",", "DImode", ")", ";", "n", "-=", "<NUM_LIT>", ";", "}", "}", "if", "(", "n", "==", "<NUM_LIT>", ")", "return", "true", ";", "else", "if", "(", "n", "==", "<NUM_LIT>", ")", "aarch64_copy_one_block_and_progress_pointers", "(", "&", "src", ",", "&", "dst", ",", "QImode", ")", ";", "else", "if", "(", "n", "==", "<NUM_LIT>", ")", "aarch64_copy_one_block_and_progress_pointers", "(", "&", "src", ",", "&", "dst", ",", "HImode", ")", ";", "else", "if", "(", "n", "==", "<NUM_LIT>", ")", "aarch64_copy_one_block_and_progress_pointers", "(", "&", "src", ",", "&", "dst", ",", "SImode", ")", ";", "else", "{", "if", "(", "n", "==", "<NUM_LIT>", ")", "{", "src", "=", "aarch64_move_pointer", "(", "src", ",", "-", "<NUM_LIT>", ")", ";", "dst", "=", "aarch64_move_pointer", "(", "dst", ",", "-", "<NUM_LIT>", ")", ";", "aarch64_copy_one_block_and_progress_pointers", "(", "&", "src", ",", "&", "dst", ",", "SImode", ")", ";", "}", "else", "{", "int", "move", "=", "n", "-", "<NUM_LIT>", ";", "src", "=", "aarch64_move_pointer", "(", "src", ",", "move", ")", ";", "dst", "=", "aarch64_move_pointer", "(", "dst", ",", "move", ")", ";", "aarch64_copy_one_block_and_progress_pointers", "(", "&", "src", ",", "&", "dst", ",", "DImode", ")", ";", "}", "}", "return", "true", ";", "}" ]	[ "Expand", "movmem", ",", "as", "if", "from", "a", "__builtin_memcpy", ".", "Return", "true", "if", "we", "succeed", ",", "otherwise", "return", "false", "." ]
GCC	nds32	CPP	next_suggestion	CPU	11,405	[ "}" ]	[ "one_bit_count", "=", "popcount_hwi", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "(", "ival", ")", "&", "mask", ")", ";", "return", "(", "TARGET_EXT_PERF", "&&", "(", "one_bit_count", "==", "<NUM_LIT>", ")", ")", ";" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	11,406	[ "}" ]	[ "}", "for", "(", "iterator", "ISJ", "=", "begin", "(", ")", ";", "ISJ", "!=", "end", "(", ")", ";", "++", "ISJ", ")", "DEBUG", "(", "dbgs", "(", ")", ".", "write_hex", "(", "ISJ", "->", "Core", ".", "getUnits", "(", ")", ")", ";", "if", "(", "ISJ", "->", "CVI", ".", "isValid", "(", ")", ")", "{", "dbgs", "(", ")", "<<", "'", "/", "'", ";", "dbgs", "(", ")", ".", "write_hex", "(", "ISJ", "->", "CVI", ".", "getUnits", "(", ")", ")", "<<", "'", "\|", "'", ";", "dbgs", "(", ")", "<<", "ISJ", "->", "CVI", ".", "getLanes", "(", ")", ";", "}", "dbgs", "(", ")", "<<", "'", ":", "'", "<<", "HexagonMCInstrInfo", "::", "getDesc", "(", "MCII", ",", "ISJ", "->", "getDesc", "(", ")", ")", ".", "getOpcode", "(", ")", ";", "dbgs", "(", ")", "<<", "'", "\\n", "'", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "'", "\\n", "'", ")", ";", "return", "Ok", ";" ]
GCC	avr	CPP	code_generation	MPU	11,407	[ "static", "bool", "avr_class_likely_spilled_p", "(", "reg_class_t", "c", ")", "{", "return", "(", "c", "!=", "ALL_REGS", "&&", "(", "AVR_TINY", "?", "<NUM_LIT>", ":", "c", "!=", "ADDW_REGS", ")", ")", ";", "}" ]	[ "Return", "value", "is", "nonzero", "if", "pseudos", "that", "have", "been", "assigned", "to", "registers", "of", "class", "CLASS", "would", "likely", "be", "spilled", "because", "registers", "of", "CLASS", "are", "needed", "for", "spill", "registers", "." ]
LLVM	AArch64	TD	next_suggestion	CPU	11,408	[ "let", "LoopMicroOpBufferSize", "=", "<NUM_LIT>", ";" ]	[ "def", "A64FXModel", ":", "SchedMachineModel", "{", "let", "IssueWidth", "=", "<NUM_LIT>", ";", "let", "MicroOpBufferSize", "=", "<NUM_LIT>", ";", "let", "LoadLatency", "=", "<NUM_LIT>", ";", "let", "MispredictPenalty", "=", "<NUM_LIT>", ";" ]
GCC	i386	CPP	next_suggestion	CPU	11,409	[ "_", "_", "r", "=", "_", "_", "builtin_ia32_cvtpi2ps", "(", "_", "_", "r", ",", "_", "_", "hisi", ")", ";" ]	[ "_", "_", "v4hi", "_", "_", "sign", ";", "_", "_", "v2si", "_", "_", "hisi", ",", "_", "_", "losi", ";", "_", "_", "v4sf", "_", "_", "r", ";", "_", "_", "sign", "=", "(", "_", "_", "v4hi", ")", "_", "_", "builtin_ia32_mmx_zero", "(", ")", ";", "_", "_", "sign", "=", "_", "_", "builtin_ia32_pcmpgtw", "(", "_", "_", "sign", ",", "(", "_", "_", "v4hi", ")", "_", "_", "A", ")", ";", "_", "_", "hisi", "=", "(", "_", "_", "v2si", ")", "_", "_", "builtin_ia32_punpckhwd", "(", "(", "_", "_", "v4hi", ")", "_", "_", "A", ",", "_", "_", "sign", ")", ";", "_", "_", "losi", "=", "(", "_", "_", "v2si", ")", "_", "_", "builtin_ia32_punpcklwd", "(", "(", "_", "_", "v4hi", ")", "_", "_", "A", ",", "_", "_", "sign", ")", ";", "_", "_", "r", "=", "(", "_", "_", "v4sf", ")", "_", "_", "builtin_ia32_setzerops", "(", ")", ";" ]
LLVM	VE	CPP	stmt_completion	CPU	11,410	[ "<NUM_LIT>", ";" ]	[ "static", "Register", "getVM512Lower", "(", "Register", "reg", ")", "{", "return", "getVM512Upper", "(", "reg", ")", "+" ]
GCC	loongarch	CPP	stmt_completion	CPU	11,411	[ "(", "imode", ")", ";" ]	[ "rtx", "tmp", ",", "dest", ";", "if", "(", "ISA_HAS_LASX", "&&", "GET_MODE_SIZE", "(", "imode", ")", "==", "<NUM_LIT>", ")", "{", "switch", "(", "imode", ")", "{", "case", "E_V8SImode", ":", "if", "(", "unsigned_p", ")", "extend", "=", "gen_lasx_vext2xv_du_wu", ";", "else", "extend", "=", "gen_lasx_vext2xv_d_w", ";", "swap_hi_lo", "=", "gen_lasx_xvpermi_q_v8si", ";", "break", ";", "case", "E_V16HImode", ":", "if", "(", "unsigned_p", ")", "extend", "=", "gen_lasx_vext2xv_wu_hu", ";", "else", "extend", "=", "gen_lasx_vext2xv_w_h", ";", "swap_hi_lo", "=", "gen_lasx_xvpermi_q_v16hi", ";", "break", ";", "case", "E_V32QImode", ":", "if", "(", "unsigned_p", ")", "extend", "=", "gen_lasx_vext2xv_hu_bu", ";", "else", "extend", "=", "gen_lasx_vext2xv_h_b", ";", "swap_hi_lo", "=", "gen_lasx_xvpermi_q_v32qi", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "break", ";", "}", "if", "(", "high_p", ")", "{", "tmp", "=", "gen_reg_rtx", "(", "imode", ")", ";", "emit_insn", "(", "swap_hi_lo", "(", "tmp", ",", "tmp", ",", "operands", "[", "<NUM_LIT>", "]", ",", "const1_rtx", ")", ")", ";", "emit_insn", "(", "extend", "(", "operands", "[", "<NUM_LIT>", "]", ",", "tmp", ")", ")", ";", "return", ";", "}", "emit_insn", "(", "extend", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "return", ";", "}", "else", "if", "(", "ISA_HAS_LSX", ")", "{", "switch", "(", "imode", ")", "{", "case", "E_V4SImode", ":", "if", "(", "high_p", "!=", "<NUM_LIT>", ")", "unpack", "=", "gen_lsx_vilvh_w", ";", "else", "unpack", "=", "gen_lsx_vilvl_w", ";", "cmpFunc", "=", "gen_lsx_vslt_w", ";", "break", ";", "case", "E_V8HImode", ":", "if", "(", "high_p", "!=", "<NUM_LIT>", ")", "unpack", "=", "gen_lsx_vilvh_h", ";", "else", "unpack", "=", "gen_lsx_vilvl_h", ";", "cmpFunc", "=", "gen_lsx_vslt_h", ";", "break", ";", "case", "E_V16QImode", ":", "if", "(", "high_p", "!=", "<NUM_LIT>", ")", "unpack", "=", "gen_lsx_vilvh_b", ";", "else", "unpack", "=", "gen_lsx_vilvl_b", ";", "cmpFunc", "=", "gen_lsx_vslt_b", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "break", ";", "}", "if", "(", "!", "unsigned_p", ")", "{", "tmp", "=", "gen_reg_rtx" ]
GCC	rs6000	MD	program_repair	CPU	11,412	[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "rotate", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "rotate", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")" ]
LLVM	SystemZ	CPP	stmt_completion	CPU	11,413	[ "<=", "MaxValue", ";" ]	[ "static", "bool", "inRange", "(", "const", "MCExpr", "", "Expr", ",", "int64_t", "MinValue", ",", "int64_t", "MaxValue", ")", "{", "if", "(", "auto", "", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ")", "{", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Value", ">=", "MinValue", "&&", "Value" ]
GCC	mips	MD	next_suggestion	CPU	11,414	[ "{", "return", "mips_output_move", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]
LLVM	WebAssembly	CPP	stmt_completion	Virtual ISA	11,415	[ "<STR_LIT>", ";" ]	[ "switch", "(", "unsigned", "(", "Fixup", ".", "getKind", "(", ")", ")", ")", "{", "case", "WebAssembly", "::", "fixup_code_sleb128_i32", ":", "if", "(", "IsFunction", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "WebAssembly", "::", "fixup_code_sleb128_i64", ":", "llvm_unreachable", "(", "<STR_LIT>", "fixup_sleb128_i64 not implemented yet", "<STR_LIT>", ")", ";", "case", "WebAssembly", "::", "fixup_code_uleb128_i32", ":", "if", "(", "isGlobalType", "(", "Target", ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "isFunctionType", "(", "Target", ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "IsFunction", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "isEventType", "(", "Target", ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "FK_Data_4", ":", "if", "(", "IsFunction", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "auto", "Section", "=", "static_cast", "<", "const", "MCSectionWasm", "*", ">", "(", "getFixupSection", "(", "Fixup", ".", "getValue", "(", ")", ")", ")", ")", "{", "if", "(", "Section", "->", "getKind", "(", ")", ".", "isText", "(", ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "!", "Section", "->", "isWasmData", "(", ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "return", "<STR_LIT>", "::" ]
LLVM	ARM64	TD	stmt_completion	CPU	11,416	[ "=", "MovImm32ShifterOperand", ";" ]	[ "def", "movimm32_shift", ":", "Operand", "<", "i32", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass" ]
GCC	arm	CPP	program_repair	CPU	11,417	[ "<FIXS>", "static", "bool", "arm_vectorize_vec_perm_const_ok", "(", "machine_mode", "vmode", ",", "<FIXE>" ]	[ "static", "int", "arm_cortex_a5_branch_cost", "(", "bool", ",", "bool", ")", ";", "static", "int", "arm_cortex_m_branch_cost", "(", "bool", ",", "bool", ")", ";", "<BUGS>", "static", "bool", "arm_vectorize_vec_perm_const_ok", "(", "enum", "machine_mode", "vmode", ",", "<BUGE>", "const", "unsigned", "char", "*", "sel", ")", ";", "static", "int", "arm_builtin_vectorization_cost", "(", "enum", "vect_cost_for_stmt", "type_of_cost", "," ]
GCC	arm	MD	next_suggestion	CPU	11,418	[ "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC	i386	MD	next_suggestion	CPU	11,419	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "HF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "HF", "[", "(", "match_operand", ":", "HF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_RCP", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Z80	CPP	next_suggestion	MPU	11,420	[ "return", "Res", ";" ]	[ "SDValue", "RHS_LO", ",", "RHS_HI", ";", "SDValue", "LO", ",", "HI", ";", "SDValue", "Res", ";", "LHS_LO", "=", "DAG", ".", "getTargetExtractSubreg", "(", "Z80", "::", "subreg_lo", ",", "dl", ",", "HalfVT", ",", "LHS", ")", ";", "LHS_HI", "=", "DAG", ".", "getTargetExtractSubreg", "(", "Z80", "::", "subreg_hi", ",", "dl", ",", "HalfVT", ",", "LHS", ")", ";", "if", "(", "ConstantSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", ")", "{", "RHS_LO", "=", "DAG", ".", "getConstant", "(", "CN", "->", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ",", "HalfVT", ")", ";", "RHS_HI", "=", "DAG", ".", "getConstant", "(", "CN", "->", "getZExtValue", "(", ")", ">>", "<NUM_LIT>", "&", "<NUM_LIT>", ",", "HalfVT", ")", ";", "}", "else", "{", "RHS_LO", "=", "DAG", ".", "getTargetExtractSubreg", "(", "Z80", "::", "subreg_lo", ",", "dl", ",", "HalfVT", ",", "RHS", ")", ";", "RHS_HI", "=", "DAG", ".", "getTargetExtractSubreg", "(", "Z80", "::", "subreg_hi", ",", "dl", ",", "HalfVT", ",", "RHS", ")", ";", "}", "LO", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "HalfVT", ",", "LHS_LO", ",", "RHS_LO", ")", ";", "HI", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "HalfVT", ",", "LHS_HI", ",", "RHS_HI", ")", ";", "Res", "=", "DAG", ".", "getTargetInsertSubreg", "(", "Z80", "::", "subreg_lo", ",", "dl", ",", "VT", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "LO", ")", ";", "Res", "=", "DAG", ".", "getTargetInsertSubreg", "(", "Z80", "::", "subreg_hi", ",", "dl", ",", "VT", ",", "Res", ",", "HI", ")", ";" ]
GCC	arm	CPP	stmt_completion	CPU	11,421	[ "b", ")", ";" ]	[ "vcleq_f16", "(", "float16x8_t", "_", "_", "a", ",", "float16x8_t", "_", "_", "b", ")", "{", "return", "(", "uint16x8_t", ")", "_", "_", "builtin_neon_vclev8hf", "(", "_", "_", "a", ",", "_", "_" ]
GCC	ia64	MD	stmt_completion	CPU	11,422	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_test", "<STR_LIT>", ")", ")", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_test", "<STR_LIT>", ")", ")" ]
LLVM	Hexagon	TD	stmt_completion	DSP	11,423	[ "<NUM_LIT>", ";" ]	[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=" ]
GCC	i386	MD	next_suggestion	CPU	11,424	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "(", "minus", ":", "SWI", "(", "match_operand", ":", "SWI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operator", ":", "SWI", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", "(", "match_operand", ":", "SWI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "FLAGS_REG", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	X86	CPP	stmt_completion	CPU	11,425	[ ")", ")", ";" ]	[ "unsigned", "SVTBits", "=", "SVT", ".", "getSizeInBits", "(", ")", ";", "APInt", "One", "(", "SVTBits", ",", "<NUM_LIT>", ")", ";", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", ";", "++", "i", ")", "{", "SDValue", "Op", "=", "Amt", "->", "getOperand", "(", "i", ")", ";", "if", "(", "Op", "->", "isUndef", "(", ")", ")", "{", "Elts", ".", "push_back", "(", "Op", ")", ";", "continue", ";", "}", "ConstantSDNode", "*", "ND", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ";", "APInt", "C", "(", "SVTBits", ",", "ND", "->", "getAPIntValue", "(", ")", ".", "getZExtValue", "(", ")", ")", ";", "uint64_t", "ShAmt", "=", "C", ".", "getZExtValue", "(", ")", ";", "if", "(", "ShAmt", ">=", "SVTBits", ")", "{", "Elts", ".", "push_back", "(", "DAG", ".", "getUNDEF", "(", "SVT" ]
LLVM	Lanai	CPP	stmt_completion	CPU	11,426	[ "(", "true", ")", ")", ";" ]	[ "MachineOperand", "MemOffset", "=", "MemInstr", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "AluOffset", "=", "AluInstr", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "(", "AluOffset", ".", "isReg", "(", ")", "\|\|", "AluOffset", ".", "isImm", "(", ")", ")", "&&", "<STR_LIT>", "Unsupported operand type in merge", "<STR_LIT>", ")", ";", "LPAC", "::", "AluCode", "AluOpcode", "=", "mergedAluCode", "(", "AluInstr", "->", "getOpcode", "(", ")", ")", ";", "unsigned", "NewOpc", "=", "mergedOpcode", "(", "MemInstr", "->", "getOpcode", "(", ")", ",", "AluOffset", ".", "isImm", "(", ")", ")", ";", "assert", "(", "AluOpcode", "!=", "LPAC", "::", "UNKNOWN", "&&", "<STR_LIT>", "Unknown ALU code in merging", "<STR_LIT>", ")", ";", "assert", "(", "NewOpc", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", "Unknown merged node opcode", "<STR_LIT>", ")", ";", "MachineInstrBuilder", "InstrBuilder", "=", "BuildMI", "(", "*", "BB", ",", "MemInstr", ",", "MemInstr", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "InstrBuilder", ".", "addReg", "(", "Dest", ".", "getReg", "(", ")", ",", "getDefRegState" ]
LLVM	Mips	CPP	stmt_completion	CPU	11,427	[ ":" ]	[ "}", "break", ";", "case", "G_UNMERGE_VALUES", ":", "{", "assert", "(", "MI", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unsupported G_UNMERGE_VALUES", "<STR_LIT>", ")", ";", "unsigned", "Op3Size", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "getSizeInBits", "(", ")", ";", "InstTy", "=", "TI", ".", "determineInstType", "(", "&", "MI", ")", ";", "assert", "(", "(", "isAmbiguousWithMergeOrUnmerge_64", "(", "InstTy", ",", "Op3Size", ")", "\|\|", "isFloatingPoint_64", "(", "InstTy", ",", "Op3Size", ")", ")", "&&", "<STR_LIT>", "Unexpected Inst type", "<STR_LIT>", ")", ";", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", ",", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", ",", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "DPRIdx", "]", "}", ")", ";", "if", "(", "isAmbiguousWithMergeOrUnmerge_64", "(", "InstTy", ",", "Op3Size", ")", ")", "MappingID", "=", "CustomMappingID", ";", "break", ";", "}", "case", "G_MERGE_VALUES", ":", "{", "InstTy", "=", "TI", ".", "determineInstType", "(", "&", "MI", ")", ";", "assert", "(", "(", "isAmbiguousWithMergeOrUnmerge_64", "(", "InstTy", ",", "Op0Size", ")", "\|\|", "isFloatingPoint_64", "(", "InstTy", ",", "Op0Size", ")", ")", "&&", "<STR_LIT>", "Unexpected Inst type", "<STR_LIT>", ")", ";", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "DPRIdx", "]", ",", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", ",", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", "}", ")", ";", "if", "(", "isAmbiguousWithMergeOrUnmerge_64", "(", "InstTy", ",", "Op0Size", ")", ")", "MappingID", "=", "CustomMappingID", ";", "break", ";", "}", "case", "G_FADD", ":", "case", "G_FSUB", ":", "case", "G_FMUL", ":", "case", "G_FDIV", ":", "case", "G_FABS", ":", "case", "G_FSQRT", ":", "OperandsMapping", "=", "getFprbMapping", "(", "Op0Size", ")", ";", "if", "(", "Op0Size", "==", "<NUM_LIT>", ")", "OperandsMapping", "=", "getMSAMapping", "(", "MF", ")", ";", "break", ";", "case", "G_FCONSTANT", ":", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "getFprbMapping", "(", "Op0Size", ")", ",", "nullptr", "}", ")", ";", "break", ";", "case", "G_FCMP", ":", "{", "unsigned", "Op2Size", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "getSizeInBits", "(", ")", ";", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", ",", "nullptr", ",", "getFprbMapping", "(", "Op2Size", ")", ",", "getFprbMapping", "(", "Op2Size", ")", "}", ")", ";", "break", ";", "}", "case", "G_FPEXT", ":", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "DPRIdx", "]", ",", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "SPRIdx", "]", "}", ")", ";", "break", ";", "case", "G_FPTRUNC", ":", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "SPRIdx", "]", ",", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "DPRIdx", "]", "}", ")", ";", "break", ";", "case", "G_FPTOSI", ":", "{", "assert", "(", "(", "Op0Size", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Unsupported integer size", "<STR_LIT>", ")", ";", "unsigned", "SizeFP", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "getSizeInBits", "(", ")", ";", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", ",", "getFprbMapping", "(", "SizeFP", ")", "}", ")", ";", "break", ";", "}", "case", "G_SITOFP", ":", "assert", "(", "(", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Unsupported integer size", "<STR_LIT>", ")", ";", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "getFprbMapping", "(", "Op0Size", ")", ",", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", "}", ")", ";", "break", ";", "case", "G_CONSTANT", ":", "case", "G_FRAME_INDEX", ":", "case", "G_GLOBAL_VALUE" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	11,428	[ "(", "GetImplicitBits", "(", "MCI", ")", ")", ";" ]	[ "std", "::", "bitset", "<", "<NUM_LIT>", ">", "Bits" ]
LLVM	AArch64	CPP	next_suggestion	CPU	11,429	[ "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ";" ]	[ "assert", "(", "Flag", ".", "getResNo", "(", ")", "==", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "Flag", ")", ";" ]
LLVM	SHUXI	CPP	next_suggestion	CPU	11,430	[ "}" ]	[ "void", "emitByte", "(", "unsigned", "char", "C", ",", "raw_ostream", "&", "OS", ")", "const", "{", "OS", "<<", "(", "char", ")", "C", ";" ]
GCC	sh	CPP	next_suggestion	CPU	11,431	[ "}" ]	[ "if", "(", "cmpval", "!=", "<NUM_LIT>", "&&", "cmpval", "!=", "<NUM_LIT>", ")", "return", "-", "<NUM_LIT>", ";", "int", "t", ";", "if", "(", "t_reg_operand", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "GET_MODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ")", ")", "t", "=", "<NUM_LIT>", ";", "else", "if", "(", "negt_reg_operand", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "GET_MODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ")", ")", "t", "=", "<NUM_LIT>", ";", "else", "return", "-", "<NUM_LIT>", ";", "return", "t", "^", "(", "cmpval", "==", "cmpop", ")", ";" ]
LLVM	AArch64	CPP	next_suggestion	CPU	11,432	[ "case", "CmpInst", "::", "FCMP_UGE", ":" ]	[ "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "CmpInst", "::", "ICMP_SGE", ":", "case", "CmpInst", "::", "FCMP_OGE", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "CmpInst", "::", "ICMP_UGT", ":", "case", "CmpInst", "::", "FCMP_UGT", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "CmpInst", "::", "FCMP_OLT", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "CmpInst", "::", "ICMP_ULE", ":", "case", "CmpInst", "::", "FCMP_OLE", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "CmpInst", "::", "FCMP_ORD", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "CmpInst", "::", "FCMP_UNO", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	11,433	[ "&", "AMDGPU", "::", "SGPR_32RegClass", ";" ]	[ "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "MachineOperand", "&", "Dest", "=", "Inst", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Src0", "=", "Inst", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Src1", "=", "Inst", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "DebugLoc", "DL", "=", "Inst", "->", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MII", "=", "Inst", ";", "const", "MCInstrDesc", "&", "InstDesc", "=", "get", "(", "Opcode", ")", ";", "const", "TargetRegisterClass", "", "Src0RC", "=", "Src0", ".", "isReg", "(", ")", "?", "MRI", ".", "getRegClass", "(", "Src0", ".", "getReg", "(", ")", ")", ":", "&", "AMDGPU", "::", "SGPR_32RegClass", ";", "const", "TargetRegisterClass", "", "Src0SubRC", "=", "RI", ".", "getSubRegClass", "(", "Src0RC", ",", "AMDGPU", "::", "sub0", ")", ";", "const", "TargetRegisterClass", "*", "Src1RC", "=", "Src1", ".", "isReg", "(", ")", "?", "MRI", ".", "getRegClass", "(", "Src1", ".", "getReg", "(", ")", ")", ":" ]
GCC	i386	CPP	next_suggestion	CPU	11,434	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_sha_epi32", "(", "_", "_", "m128i", "_", "_", "A", ",", "_", "_", "m128i", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_vpshad", "(", "(", "_", "_", "v4si", ")", "_", "_", "A", ",", "(", "_", "_", "v4si", ")", "_", "_", "B", ")", ";" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	11,435	[ "}" ]	[ "if", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "INTRINSIC_W_CHAIN", ")", "{", "EVT", "VT", ";", "switch", "(", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "Intrinsic", "::", "ppc_altivec_lvx", ":", "case", "Intrinsic", "::", "ppc_altivec_lvxl", ":", "VT", "=", "MVT", "::", "v4i32", ";", "break", ";", "case", "Intrinsic", "::", "ppc_altivec_lvebx", ":", "VT", "=", "MVT", "::", "i8", ";", "break", ";", "case", "Intrinsic", "::", "ppc_altivec_lvehx", ":", "VT", "=", "MVT", "::", "i16", ";", "break", ";", "case", "Intrinsic", "::", "ppc_altivec_lvewx", ":", "VT", "=", "MVT", "::", "i32", ";", "break", ";", "}", "return", "isConsecutiveLSLoc", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "VT", ",", "Base", ",", "Bytes", ",", "Dist", ",", "DAG", ")", ";", "}", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "INTRINSIC_VOID", ")", "{", "EVT", "VT", ";", "switch", "(", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "Intrinsic", "::", "ppc_altivec_stvx", ":", "case", "Intrinsic", "::", "ppc_altivec_stvxl", ":", "VT", "=", "MVT", "::", "v4i32", ";", "break", ";", "case", "Intrinsic", "::", "ppc_altivec_stvebx", ":", "VT", "=", "MVT", "::", "i8", ";", "break", ";", "case", "Intrinsic", "::", "ppc_altivec_stvehx", ":", "VT", "=", "MVT", "::", "i16", ";", "break", ";", "case", "Intrinsic", "::", "ppc_altivec_stvewx", ":", "VT", "=", "MVT", "::", "i32", ";", "break", ";", "}", "return", "isConsecutiveLSLoc", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "VT", ",", "Base", ",", "Bytes", ",", "Dist", ",", "DAG", ")", ";", "}", "return", "false", ";" ]
GCC	sh	CPP	next_suggestion	CPU	11,436	[ "ptrreg", "=", "subreg_regno", "(", "inside", ")", ";" ]	[ "rtx", "src", "=", "operands", "[", "<NUM_LIT>", "]", ";", "if", "(", "MEM_P", "(", "dst", ")", "&&", "GET_CODE", "(", "XEXP", "(", "dst", ",", "<NUM_LIT>", ")", ")", "==", "PRE_DEC", ")", "return", "<STR_LIT>", "mov.l\t%T1,%0", "<STR_LIT>", "<STR_LIT>", "\\n", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ";", "if", "(", "register_operand", "(", "dst", ",", "mode", ")", "&&", "register_operand", "(", "src", ",", "mode", ")", ")", "{", "if", "(", "REGNO", "(", "src", ")", "==", "MACH_REG", ")", "return", "<STR_LIT>", "sts\tmach,%S0", "<STR_LIT>", "<STR_LIT>", "\\n", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ";", "if", "(", "REGNO", "(", "src", ")", "+", "<NUM_LIT>", "==", "REGNO", "(", "dst", ")", ")", "return", "<STR_LIT>", "mov\t%T1,%T0", "<STR_LIT>", "<STR_LIT>", "\\n", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ";", "else", "return", "<STR_LIT>", "mov\t%1,%0", "<STR_LIT>", "<STR_LIT>", "\\n", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ";", "}", "else", "if", "(", "CONST_INT_P", "(", "src", ")", ")", "{", "if", "(", "INTVAL", "(", "src", ")", "<", "<NUM_LIT>", ")", "output_asm_insn", "(", "<STR_LIT>", "mov\t#-1,%S0", "<STR_LIT>", ",", "operands", ")", ";", "else", "output_asm_insn", "(", "<STR_LIT>", "mov\t#0,%S0", "<STR_LIT>", ",", "operands", ")", ";", "return", "<STR_LIT>", "mov\t%1,%R0", "<STR_LIT>", ";", "}", "else", "if", "(", "MEM_P", "(", "src", ")", ")", "{", "int", "ptrreg", "=", "-", "<NUM_LIT>", ";", "int", "dreg", "=", "REGNO", "(", "dst", ")", ";", "rtx", "inside", "=", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ";", "switch", "(", "GET_CODE", "(", "inside", ")", ")", "{", "case", "REG", ":", "ptrreg", "=", "REGNO", "(", "inside", ")", ";", "break", ";", "case", "SUBREG", ":" ]
LLVM	AMDGPU	TD	next_suggestion	GPU	11,437	[ "}" ]	[ "let", "UseNamedOperandTable", "=", "<NUM_LIT>", ";", "string", "Mnemonic", "=", "opName", ";", "string", "AsmOperands", "=", "P", ".", "Asm32", ";", "let", "Size", "=", "<NUM_LIT>", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "mayStore", "=", "<NUM_LIT>", ";", "let", "hasSideEffects", "=", "<NUM_LIT>", ";", "let", "VALU", "=", "<NUM_LIT>", ";", "let", "VOPC", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "EXEC", "]", ";", "let", "Defs", "=", "[", "VCC", "]", ";", "let", "SubtargetPredicate", "=", "isGCN", ";", "VOPProfile", "Pfl", "=", "P", ";" ]
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	11,438	[ "DAG", ".", "getContext", "(", ")", "->", "diagnose", "(", "DiagnosticInfoUnsupported", "(", "DL", ",", "*", "MF", ".", "getFunction", "(", ")", ",", "msg", ",", "SDValue", "(", ")", ")", ")", ";" ]	[ "static", "void", "fail", "(", "SDLoc", "DL", ",", "SelectionDAG", "&", "DAG", ",", "const", "char", "*", "msg", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";" ]
GCC	rs6000	CPP	stmt_completion	CPU	11,439	[ ",", "NULL_RTX", ",", "NULL_RTX", ")", ";" ]	[ "static", "rtx", "emit_frame_save", "(", "rtx", "frame_reg", ",", "machine_mode", "mode", ",", "unsigned", "int", "regno", ",", "int", "offset", ",", "HOST_WIDE_INT", "frame_reg_to_sp", ")", "{", "rtx", "reg", ",", "insn", ";", "gcc_checking_assert", "(", "!", "(", "(", "TARGET_ALTIVEC_ABI", "&&", "ALTIVEC_VECTOR_MODE", "(", "mode", ")", ")", "\|\|", "(", "TARGET_VSX", "&&", "ALTIVEC_OR_VSX_VECTOR_MODE", "(", "mode", ")", ")", "\|\|", "(", "TARGET_E500_DOUBLE", "&&", "mode", "==", "DFmode", ")", "\|\|", "(", "TARGET_SPE_ABI", "&&", "SPE_VECTOR_MODE", "(", "mode", ")", "&&", "!", "SPE_CONST_OFFSET_OK", "(", "offset", ")", ")", ")", ")", ";", "reg", "=", "gen_rtx_REG", "(", "mode", ",", "regno", ")", ";", "insn", "=", "emit_insn", "(", "gen_frame_store", "(", "reg", ",", "frame_reg", ",", "offset", ")", ")", ";", "return", "rs6000_frame_related", "(", "insn", ",", "frame_reg", ",", "frame_reg_to_sp", ",", "NULL_RTX" ]
LLVM	AMDGPU	CPP	program_repair	GPU	11,440	[ "<FIXS>", "std", "::", "tie", "(", "Src", ",", "Mods", ")", "=", "selectVOP3ModsImpl", "(", "Root", ".", "getReg", "(", ")", ",", "<FIXE>" ]	[ "AMDGPUInstructionSelector", "::", "selectVINTERPModsHi", "(", "MachineOperand", "&", "Root", ")", "const", "{", "Register", "Src", ";", "unsigned", "Mods", ";", "<BUGS>", "std", "::", "tie", "(", "Src", ",", "Mods", ")", "=", "selectVOP3ModsImpl", "(", "Root", ",", "<BUGE>", "true", ",", "false", ",", "true", ")", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	11,441	[ "=", "<STR_LIT>", ";" ]	[ "def", "A2_tfrt", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_4c5ba658", ",", "TypeALU32_2op", ">", ",", "PredNewRel", ",", "ImmRegRel", "{", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType" ]
LLVM	AArch64	TD	stmt_completion	CPU	11,442	[ "VPR128", ":", "$", "Ra", ",", "VPR128", ":", "$", "Rn", ",", "VPR128", ":", "$", "Rm", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "v2f64", "(", "fma", "VPR128", ":", "$", "Rn", ",", "VPR128", ":", "$", "Rm", ",", "VPR128", ":", "$", "Ra", ")", ")", ",", "(", "FMLAvvv_2D" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	11,443	[ "return", "Op", ";" ]	[ "PPCOperand", "*", "Op", "=", "new", "PPCOperand", "(", "Token", ")", ";", "Op", "->", "Tok", ".", "Data", "=", "Str", ".", "data", "(", ")", ";", "Op", "->", "Tok", ".", "Length", "=", "Str", ".", "size", "(", ")", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";", "Op", "->", "IsPPC64", "=", "IsPPC64", ";" ]
GCC	i386	MD	stmt_completion	CPU	11,444	[ "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(" ]
LLVM	ARM	CPP	program_repair	CPU	11,445	[ "<FIXS>", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ARM", "::", "VSTRH", ")", ")", "<FIXE>" ]	[ "switch", "(", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ")", "{", "case", "<NUM_LIT>", ":", "if", "(", "ARM", "::", "HPRRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "<BUGS>", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "get", "(", "ARM", "::", "VSTRH", ")", ")", "<BUGE>", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")" ]
LLVM	AArch64	CPP	stmt_completion	CPU	11,446	[ "(", ")", ",", "EC", "*", "NumVecs", ")", ";" ]	[ "const", "EVT", "VT", "=", "TLI", ".", "getMemValueType", "(", "DL", ",", "CI", ".", "getArgOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "ElementCount", "EC", "=", "VT", ".", "getVectorElementCount", "(", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "NumVecs", ";", "++", "I", ")", "assert", "(", "VT", "==", "TLI", ".", "getMemValueType", "(", "DL", ",", "CI", ".", "getArgOperand", "(", "I", ")", "->", "getType", "(", ")", ")", "&&", "<STR_LIT>", "Invalid type.", "<STR_LIT>", ")", ";", "Info", ".", "memVT", "=", "EVT", "::", "getVectorVT", "(", "CI", ".", "getType", "(", ")", "->", "getContext", "(", ")", ",", "VT", ".", "getScalarType" ]
LLVM	AArch64	TD	next_suggestion	CPU	11,447	[ "}" ]	[ "def", "KryoWrite_12cyc_XA_Y_noRSV_120ln", ":", "SchedWriteRes", "<", "[", "KryoUnitXA", ",", "KryoUnitY", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]
GCC	rs6000	CPP	next_suggestion	CPU	11,448	[ "_", "_", "vi4", "=", "(", "_", "_", "vector", "unsigned", "int", ")", "vec_mergeh", "(", "_", "_", "vs8", ",", "(", "_", "_", "vector", "unsigned", "short", ")", "_", "_", "zero", ")", ";" ]	[ "_", "_", "vector", "float", "_", "_", "vf1", ";", "_", "_", "vc16", "=", "(", "_", "_", "vector", "unsigned", "char", ")", "(", "_", "_", "vector", "unsigned", "long", "long", ")", "{", "_", "_", "A", ",", "_", "_", "A", "}", ";", "_", "_", "vs8", "=", "(", "_", "_", "vector", "unsigned", "short", ")", "vec_mergel", "(", "_", "_", "vc16", ",", "_", "_", "zero", ")", ";" ]
GCC	i386	CPP	next_suggestion	CPU	11,449	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_mov_epi8", "(", "_", "_", "m256i", "_", "_", "W", ",", "_", "_", "mmask32", "_", "_", "U", ",", "_", "_", "m256i", "_", "_", "A", ")", "{", "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_movdquqi256_mask", "(", "(", "_", "_", "v32qi", ")", "_", "_", "A", ",", "(", "_", "_", "v32qi", ")", "_", "_", "W", ",", "(", "_", "_", "mmask32", ")", "_", "_", "U", ")", ";" ]
LLVM	AMDGPU	CPP	code_generation	GPU	11,450	[ "MachineInstrBuilder", "SIInstrInfo", "::", "getAddNoCarry", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ")", "const", "{", "if", "(", "ST", ".", "hasAddNoCarry", "(", ")", ")", "return", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "AMDGPU", "::", "V_ADD_U32_e64", ")", ",", "DestReg", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "UnusedCarry", "=", "MRI", ".", "createVirtualRegister", "(", "RI", ".", "getBoolRC", "(", ")", ")", ";", "MRI", ".", "setRegAllocationHint", "(", "UnusedCarry", ",", "<NUM_LIT>", ",", "RI", ".", "getVCC", "(", ")", ")", ";", "return", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "AMDGPU", "::", "V_ADD_I32_e64", ")", ",", "DestReg", ")", ".", "addReg", "(", "UnusedCarry", ",", "RegState", "::", "Define", "\|", "RegState", "::", "Dead", ")", ";", "}" ]	[ "Return", "a", "partially", "built", "integer", "add", "instruction", "without", "carry", "." ]
LLVM	AArch64	TD	stmt_completion	CPU	11,451	[ ">", ";" ]	[ "def", "_S", ":", "sve_int_sel_vvv", "<", "<NUM_LIT>", ",", "asm", ",", "ZPR32" ]
GCC	i386	CPP	next_suggestion	CPU	11,452	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mullo_epi16", "(", "_", "_", "m128i", "_", "_", "A", ",", "_", "_", "m128i", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m128i", ")", "(", "(", "_", "_", "v8hu", ")", "_", "_", "A", "*", "(", "_", "_", "v8hu", ")", "_", "_", "B", ")", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	11,453	[ ",", "VT", ")", ")", "return", "false", ";" ]	[ "MVT", "VT", ";", "if", "(", "!", "isTypeLegal", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")" ]
LLVM	ARM	CPP	next_suggestion	CPU	11,454	[ "case", "ARM", "::", "VLDMDIA", ":" ]	[ "case", "ARM", "::", "LDMIA", ":", "case", "ARM", "::", "LDMDA", ":", "case", "ARM", "::", "LDMDB", ":", "case", "ARM", "::", "LDMIB", ":", "case", "ARM", "::", "STMIA", ":", "case", "ARM", "::", "STMDA", ":", "case", "ARM", "::", "STMDB", ":", "case", "ARM", "::", "STMIB", ":", "case", "ARM", "::", "tLDMIA", ":", "case", "ARM", "::", "tLDMIA_UPD", ":", "case", "ARM", "::", "tSTMIA_UPD", ":", "case", "ARM", "::", "t2LDMIA", ":", "case", "ARM", "::", "t2LDMDB", ":", "case", "ARM", "::", "t2STMIA", ":", "case", "ARM", "::", "t2STMDB", ":", "case", "ARM", "::", "VLDMSIA", ":", "case", "ARM", "::", "VSTMSIA", ":", "return", "(", "MI", "->", "getNumOperands", "(", ")", "-", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";" ]
GCC	aarch64	MD	next_suggestion	CPU	11,455	[ "(", "gt", "<STR_LIT>", ")" ]	[ "(", "eq", "<STR_LIT>", ")", "(", "ne", "<STR_LIT>", ")", "(", "ge", "<STR_LIT>", ")" ]
LLVM	ARM	TD	next_suggestion	CPU	11,456	[ "}" ]	[ "let", "Name", "=", "<STR_LIT>", ";", "let", "DiagnosticType", "=", "<STR_LIT>", ";" ]
LLVM	VE	CPP	next_suggestion	CPU	11,457	[ "}" ]	[ "EVT", "LegalVecVT", "=", "getTypeToTransformTo", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "OpVecVT", ")", ";", "SDValue", "AVL", ";", "SDValue", "Mask", ";", "if", "(", "FromVP", ")", "{", "auto", "MaskIdx", "=", "ISD", "::", "getVPMaskIdx", "(", "Opcode", ")", ".", "getValue", "(", ")", ";", "auto", "AVLIdx", "=", "ISD", "::", "getVPExplicitVectorLengthIdx", "(", "Opcode", ")", ".", "getValue", "(", ")", ";", "Mask", "=", "Op", "->", "getOperand", "(", "MaskIdx", ")", ";", "AVL", "=", "Op", "->", "getOperand", "(", "AVLIdx", ")", ";", "}", "else", "{", "AVL", "=", "CDAG", ".", "getConstant", "(", "OpVecVT", ".", "getVectorNumElements", "(", ")", ",", "MVT", "::", "i32", ")", ";", "SDValue", "ConstTrue", "=", "CDAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "Mask", "=", "CDAG", ".", "getBroadcast", "(", "MaskVT", ",", "ConstTrue", ",", "AVL", ")", ";", "}", "if", "(", "isVVPBinaryOp", "(", "VVPOpcode", ")", ")", "{", "assert", "(", "LegalVecVT", ".", "isSimple", "(", ")", ")", ";", "return", "CDAG", ".", "getNode", "(", "VVPOpcode", ",", "LegalVecVT", ",", "{", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Mask", ",", "AVL", "}", ")", ";", "}", "if", "(", "VVPOpcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "auto", "Mask", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "OnTrue", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "OnFalse", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "CDAG", ".", "getNode", "(", "VVPOpcode", ",", "LegalVecVT", ",", "{", "OnTrue", ",", "OnFalse", ",", "Mask", ",", "AVL", "}", ")", ";" ]
GCC	nios2	MD	next_suggestion	MPU	11,458	[ "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "reg", ":", "SI", "SP_REGNO", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", "]", ")", "]" ]	[ "(", "plus", ":", "SI", "(", "reg", ":", "SI", "SP_REGNO", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "reg", ":", "SI", "SP_REGNO", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "reg", ":", "SI", "RA_REGNO", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "reg", ":", "SI", "SP_REGNO", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "reg", ":", "SI", "FP_REGNO", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "reg", ":", "SI", "SP_REGNO", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "reg", ":", "SI", "SP_REGNO", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "reg", ":", "SI", "SP_REGNO", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "reg", ":", "SI", "SP_REGNO", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")" ]
LLVM	AVR	CPP	next_suggestion	MPU	11,459	[ "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]	[ "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	11,460	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Q", ";" ]	[ "class", "BaseSIMDFPCvtTwoVector", "<", "bit", "Q", ",", "bit", "U", ",", "bits", "<", "<NUM_LIT>", ">", "size", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "RegisterOperand", "outtype", ",", "RegisterOperand", "intype", ",", "string", "asm", ",", "string", "VdTy", ",", "string", "VnTy", ",", "list", "<", "dag", ">", "pattern", ">", ":", "I", "<", "(", "outs", "outtype", ":", "$", "Rd", ")", ",", "(", "ins", "intype", ":", "$", "Rn", ")", ",", "asm", ",", "!", "strconcat", "(", "<STR_LIT>", ",", "VdTy", ",", "<STR_LIT>", ",", "VnTy", ")", ",", "<STR_LIT>", ",", "pattern", ">", ",", "Sched", "<", "[", "WriteVq", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	nds32	MD	stmt_completion	CPU	11,461	[ "<NUM_LIT>", ":" ]	[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "sign_extend", ":", "SI", "(", "match_operand", ":", "QIHI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "switch", "(", "which_alternative", ")", "{", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "case" ]
GCC	moxie	MD	stmt_completion	CPU	11,462	[ "<STR_LIT>", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>" ]
LLVM	AArch64	CPP	next_suggestion	CPU	11,463	[ "else", "CurFrame", "->", "Instructions", ".", "push_back", "(", "Inst", ")", ";" ]	[ "auto", "Inst", "=", "WinEH", "::", "Instruction", "(", "UnwindCode", ",", "Label", ",", "Reg", ",", "Offset", ")", ";", "if", "(", "InEpilogCFI", ")", "CurFrame", "->", "EpilogMap", "[", "CurrentEpilog", "]", ".", "push_back", "(", "Inst", ")", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	11,464	[ "}", "=", "<NUM_LIT>", ";" ]	[ "def", "A2_tfrih", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rx32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rx32in", ",", "u16_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_2op", ">", ",", "Enc_51436c", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]
GCC	csky	CPP	next_suggestion	CPU	11,465	[ "}" ]	[ "FOR_EACH_SUBRTX", "(", "iter", ",", "array", ",", "PATTERN", "(", "insn", ")", ",", "ALL", ")", "{", "const_rtx", "x", "=", "*", "iter", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "UNSPEC", "&&", "(", "XINT", "(", "x", ",", "<NUM_LIT>", ")", "==", "UNSPEC_TLS_LABEL", "\|\|", "XINT", "(", "x", ",", "<NUM_LIT>", ")", "==", "UNSPEC_PIC_SYMBOL_GOTPC_GRS", ")", ")", "return", "true", ";", "}", "return", "false", ";" ]
LLVM	AArch64	CPP	next_suggestion	CPU	11,466	[ "}" ]	[ "MIRBuilder", ".", "buildLoad", "(", "Dst", ",", "DstPtr", ",", "", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "ValSize", ",", "std", "::", "max", "(", "Align", ",", "PtrSize", ")", ")", ")", ";", "auto", "Size", "=", "MIRBuilder", ".", "buildConstant", "(", "IntPtrTy", ",", "alignTo", "(", "ValSize", ",", "PtrSize", ")", ")", ";", "unsigned", "NewList", "=", "MRI", ".", "createGenericVirtualRegister", "(", "PtrTy", ")", ";", "MIRBuilder", ".", "buildGEP", "(", "NewList", ",", "DstPtr", ",", "Size", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "MIRBuilder", ".", "buildStore", "(", "NewList", ",", "ListPtr", ",", "", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "PtrSize", ",", "PtrSize", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";" ]
GCC	i386	CPP	stmt_completion	CPU	11,467	[ "m128d", "_", "_", "W", ",", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m128d", "_", "_", "A", ",", "_", "_", "m128d", "_", "_", "B", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m128d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_div_sd", "(", "_", "_" ]
LLVM	Hexagon	TD	stmt_completion	DSP	11,468	[ "=", "<NUM_LIT>", ";" ]	[ "def", "J4_cmpeqi_t_jumpnv_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Ns8", ",", "u5_0Imm", ":", "$", "II", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_bd8382d1", ",", "TypeNCJ", ">", ",", "Enc_eafd18", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1" ]
LLVM	ARM64	TD	stmt_completion	CPU	11,469	[ "(", "v4i32", "V128", ":", "$", "Rn", ")", ")", ")", "]", ">", ";" ]	[ "def", "v4i32", ":", "BaseSIMDTwoSameVector", "<", "<NUM_LIT>", ",", "U", ",", "<NUM_LIT>", ",", "opc", ",", "V128", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v4i32", "V128", ":", "$", "Rd", ")", ",", "(", "OpNode" ]
LLVM	PowerPC	TD	next_suggestion	CPU	11,470	[ "return", "(", "int64_t", ")", "Imm", "=", "=", "(", "short", ")", "Imm", ";" ]	[ "convertToNonDenormSingle", "(", "APFloatOfN", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "APFloatOfN", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "nzFPImmAsi64", ":", "PatLeaf", "<", "(", "fpimm", ")", ",", "[", "{", "APFloat", "APFloatOfN", "=", "N", "-", ">", "getValueAPF", "(", ")", ";", "return", "!", "N", "-", ">", "isExactlyValue", "(", "+", "<NUM_LIT>", ".", "<NUM_LIT>", ")", "&", "&", "!", "checkConvertToNonDenormSingle", "(", "APFloatOfN", ")", ";", "}", "]", ">", ";", "def", "getFPAs64BitIntHi", ":", "SDNodeXForm", "<", "fpimm", ",", "[", "{", "APFloat", "APFloatOfN", "=", "N", "-", ">", "getValueAPF", "(", ")", ";", "bool", "Unused", ";", "APFloatOfN", ".", "convert", "(", "APFloat", ":", ":", "IEEEdouble", "(", ")", ",", "APFloat", ":", ":", "rmNearestTiesToEven", ",", "&", "Unused", ")", ";", "uint32_t", "Hi", "=", "(", "uint32_t", ")", "(", "(", "APFloatOfN", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ")", ">", ">", "<NUM_LIT>", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "Hi", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "getFPAs64BitIntLo", ":", "SDNodeXForm", "<", "fpimm", ",", "[", "{", "APFloat", "APFloatOfN", "=", "N", "-", ">", "getValueAPF", "(", ")", ";", "bool", "Unused", ";", "APFloatOfN", ".", "convert", "(", "APFloat", ":", ":", "IEEEdouble", "(", ")", ",", "APFloat", ":", ":", "rmNearestTiesToEven", ",", "&", "Unused", ")", ";", "uint32_t", "Lo", "=", "(", "uint32_t", ")", "(", "APFloatOfN", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "Lo", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "imm34", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "return", "isInt", "<", "<NUM_LIT>", ">", "(", "N", "-", ">", "getSExtValue", "(", ")", ")", ";", "}", "]", ">", ";", "def", "getImmAs64BitInt", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "getI64Imm", "(", "N", "-", ">", "getSExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "SHL32", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "getI32Imm", "(", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "SRL32", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "N", "-", ">", "getZExtValue", "(", ")", "?", "getI32Imm", "(", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ")", ":", "getI32Imm", "(", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "LO16", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "getI32Imm", "(", "(", "unsigned", "short", ")", "N", "-", ">", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "HI16", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "getI32Imm", "(", "(", "unsigned", ")", "N", "-", ">", "getZExtValue", "(", ")", ">", ">", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "HA16", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "long", "Val", "=", "N", "-", ">", "getZExtValue", "(", ")", ";", "return", "getI32Imm", "(", "(", "Val", "-", "(", "signed", "short", ")", "Val", ")", ">", ">", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "MB", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "unsigned", "mb", "=", "<NUM_LIT>", ",", "me", ";", "(", "void", ")", "isRunOfOnes", "(", "(", "unsigned", ")", "N", "-", ">", "getZExtValue", "(", ")", ",", "mb", ",", "me", ")", ";", "return", "getI32Imm", "(", "mb", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "ME", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "unsigned", "mb", ",", "me", "=", "<NUM_LIT>", ";", "(", "void", ")", "isRunOfOnes", "(", "(", "unsigned", ")", "N", "-", ">", "getZExtValue", "(", ")", ",", "mb", ",", "me", ")", ";", "return", "getI32Imm", "(", "me", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "maskimm32", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "unsigned", "mb", ",", "me", ";", "if", "(", "N", "-", ">", "getValueType", "(", "<NUM_LIT>", ")", "=", "=", "MVT", ":", ":", "i32", ")", "return", "isRunOfOnes", "(", "(", "unsigned", ")", "N", "-", ">", "getZExtValue", "(", ")", ",", "mb", ",", "me", ")", ";", "else", "return", "false", ";", "}", "]", ">", ";", "def", "imm32SExt16", ":", "Operand", "<", "i32", ">", ",", "ImmLeaf", "<", "i32", ",", "[", "{", "return", "(", "int32_t", ")", "Imm", "=", "=", "(", "short", ")", "Imm", ";", "}", "]", ">", ";", "def", "imm64SExt16", ":", "Operand", "<", "i64", ">", ",", "ImmLeaf", "<", "i64", ",", "[", "{" ]
GCC	moxie	MD	next_suggestion	CPU	11,471	[ "}", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "return", "<STR_LIT>" ]
LLVM	Mips	CPP	stmt_completion	CPU	11,472	[ "return", "<NUM_LIT>", ";" ]	[ "unsigned", "MipsConstantIslands", "::", "getCPELogAlign", "(", "const", "MachineInstr", "*", "CPEMI", ")", "{", "assert", "(", "CPEMI", "&&", "CPEMI", "->", "getOpcode", "(", ")", "==", "Mips", "::", "CONSTPOOL_ENTRY", ")", ";", "if", "(", "!", "AlignConstantIslands", ")" ]
LLVM	AArch64	CPP	next_suggestion	CPU	11,473	[ "}" ]	[ "static", "const", "MachineOperand", "&", "getLdStRegOp", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "PairedRegOp", "=", "<NUM_LIT>", ")", "{", "assert", "(", "PairedRegOp", "<", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected register operand idx.", "<STR_LIT>", ")", ";", "unsigned", "Idx", "=", "isPairedLdSt", "(", "MI", ")", "?", "PairedRegOp", ":", "<NUM_LIT>", ";", "return", "MI", ".", "getOperand", "(", "Idx", ")", ";" ]
LLVM	SPIRV	CPP	next_suggestion	Virtual ISA	11,474	[ "}" ]	[ "void", "Initialize", "(", "MCContext", "&", "ctx", ",", "const", "TargetMachine", "&", "TM", ")", "override", "{", "TargetLoweringObjectFile", "::", "Initialize", "(", "ctx", ",", "TM", ")", ";" ]
LLVM	PowerPC	TD	stmt_completion	CPU	11,475	[ "<NUM_LIT>", ";" ]	[ "class", "X_FRT5_XO2_XO3_XO10", "<", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "bits", "<", "<NUM_LIT>", ">", "xo1", ",", "bits", "<", "<NUM_LIT>", ">", "xo2", ",", "bits", "<", "<NUM_LIT>", ">", "xo", ",", "dag", "OOL", ",", "dag", "IOL", ",", "string", "asmstr", ",", "InstrItinClass", "itin", ",", "list", "<", "dag", ">", "pattern", ">", ":", "XForm_base_r3xo", "<", "opcode", ",", "xo", ",", "OOL", ",", "IOL", ",", "asmstr", ",", "itin", ",", "pattern", ">", "{", "let", "Pattern", "=", "pattern", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "RST", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "xo1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "xo2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]
GCC	aarch64	MD	next_suggestion	CPU	11,476	[ "emit_insn", "(", "gen_aarch64_sve_cmla", "<", "sve_rot2", ">", "<", "mode", ">", "(", "operands", "[", "<NUM_LIT>", "]", ",", "tmp", "," ]	[ "(", "match_operand", ":", "SVE_FULL_I", "<NUM_LIT>", "<STR_LIT>", ")", "]", "SVE2_INT_CMUL_OP", ")", ")", "]", "<STR_LIT>", "{", "rtx", "accum", "=", "force_reg", "(", "<", "MODE", ">", "mode", ",", "CONST0_RTX", "(", "<", "MODE", ">", "mode", ")", ")", "rtx", "tmp", "=", "gen_reg_rtx", "(", "<", "MODE", ">", "mode", ")", "emit_insn", "(", "gen_aarch64_sve_cmla", "<", "sve_rot1", ">", "<", "mode", ">", "(", "tmp", ",", "accum", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]
LLVM	M68k	TD	program_repair	MPU	11,477	[ "<FIXS>", "(", "ADD32di", "MxDRD32", ":", "$", "src", ",", "tconstpool", ":", "$", "opd", ")", ">", ";", "<FIXE>", "<FIXS>", "(", "ADD32ai", "MxARD32", ":", "$", "src", ",", "tjumptable", ":", "$", "opd", ")", ">", ";", "<FIXE>", "<FIXS>", "(", "ADD32ai", "MxARD32", ":", "$", "src", ",", "tglobaladdr", ":", "$", "opd", ")", ">", ";", "<FIXE>", "<FIXS>", "(", "ADD32ai", "MxARD32", ":", "$", "src", ",", "texternalsym", ":", "$", "opd", ")", ">", ";", "<FIXE>", "<FIXS>", "(", "ADD32ai", "MxARD32", ":", "$", "src", ",", "tblockaddress", ":", "$", "opd", ")", ">", ";", "<FIXE>" ]	[ "def", ":", "Pat", "(", "i32", "(", "MxWrapper", "tblockaddress", ":", "$", "src", ")", ")", ",", "(", "MOV32ri", "tblockaddress", ":", "$", "src", ")", ">", ";", "def", ":", "Pat", "(", "add", "MxDRD32", ":", "$", "src", ",", "(", "MxWrapper", "tconstpool", ":", "$", "opd", ")", ")", ",", "<BUGS>", "(", "ADD32ri", "MxDRD32", ":", "$", "src", ",", "tconstpool", ":", "$", "opd", ")", ">", ";", "<BUGE>", "def", ":", "Pat", "(", "add", "MxARD32", ":", "$", "src", ",", "(", "MxWrapper", "tjumptable", ":", "$", "opd", ")", ")", ",", "<BUGS>", "(", "ADD32ri", "MxARD32", ":", "$", "src", ",", "tjumptable", ":", "$", "opd", ")", ">", ";", "<BUGE>", "def", ":", "Pat", "(", "add", "MxARD32", ":", "$", "src", ",", "(", "MxWrapper", "tglobaladdr", ":", "$", "opd", ")", ")", ",", "<BUGS>", "(", "ADD32ri", "MxARD32", ":", "$", "src", ",", "tglobaladdr", ":", "$", "opd", ")", ">", ";", "<BUGE>", "def", ":", "Pat", "(", "add", "MxARD32", ":", "$", "src", ",", "(", "MxWrapper", "texternalsym", ":", "$", "opd", ")", ")", ",", "<BUGS>", "(", "ADD32ri", "MxARD32", ":", "$", "src", ",", "texternalsym", ":", "$", "opd", ")", ">", ";", "<BUGE>", "def", ":", "Pat", "(", "add", "MxARD32", ":", "$", "src", ",", "(", "MxWrapper", "tblockaddress", ":", "$", "opd", ")", ")", ",", "<BUGS>", "(", "ADD32ri", "MxARD32", ":", "$", "src", ",", "tblockaddress", ":", "$", "opd", ")", ">", ";", "<BUGE>", "def", ":", "Pat", "(", "store", "(", "i32", "(", "MxWrapper", "tglobaladdr", ":", "$", "src", ")", ")", ",", "iPTR", ":", "$", "dst", ")", ",", "(", "MOV32ji", "MxARI32", ":", "$", "dst", ",", "tglobaladdr", ":", "$", "src", ")", ">", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	11,478	[ "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	11,479	[ "}" ]	[ "void", "HexagonShuffler", "::", "applySlotRestrictions", "(", ")", "{", "restrictSlot1AOK", "(", ")", ";", "restrictNoSlot1Store", "(", ")", ";" ]
LLVM	AMDGPU	TD	program_repair	GPU	11,480	[ "<FIXS>", "let", "SubtargetPredicate", "=", "isGFX10Plus", "in", "{", "let", "OtherPredicates", "=", "[", "NotHasTrue16BitInsts", "]", "in", "<FIXE>" ]	[ ">", ";", "}", "<BUGS>", "let", "SubtargetPredicate", "=", "isGFX10Plus", "in", "<BUGE>", "def", ":", "GCNPat", "(", "fma", "(", "f16", "(", "VOP3NoMods", "f32", ":", "$", "src0", ")", ")", ",", "(", "f16", "(", "VOP3NoMods", "f32", ":", "$", "src1", ")", ")", "," ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	11,481	[ "<STR_LIT>", ")", ";" ]	[ "case", "AMDGPULibFunc", "::", "I32", ":", "return", "<STR_LIT>", "i", "<STR_LIT>", ";", "case", "AMDGPULibFunc", "::", "I64", ":", "return", "<STR_LIT>", "l", "<STR_LIT>", ";", "case", "AMDGPULibFunc", "::", "F16", ":", "return", "<STR_LIT>", "Dh", "<STR_LIT>", ";", "case", "AMDGPULibFunc", "::", "F32", ":", "return", "<STR_LIT>", "f", "<STR_LIT>", ";", "case", "AMDGPULibFunc", "::", "F64", ":", "return", "<STR_LIT>", "d", "<STR_LIT>", ";", "case", "AMDGPULibFunc", "::", "IMG1DA", ":", "return", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ";", "case", "AMDGPULibFunc", "::", "IMG1DB", ":", "return", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ";", "case", "AMDGPULibFunc", "::", "IMG2DA", ":", "return", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ";", "case", "AMDGPULibFunc", "::", "IMG1D", ":", "return", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ";", "case", "AMDGPULibFunc", "::", "IMG2D", ":", "return", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ";", "case", "AMDGPULibFunc", "::", "IMG3D", ":", "return", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ";", "case", "AMDGPULibFunc", "::", "SAMPLER", ":", "return", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ";", "case", "AMDGPULibFunc", "::", "EVENT", ":", "return", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unhandled param type" ]
GCC	rs6000	CPP	stmt_completion	CPU	11,482	[ "=", "_", "_", "A", ";" ]	[ "extern", "_", "_", "inline", "void", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_storeu_ps", "(", "float", "", "_", "_", "P", ",", "_", "_", "m128", "_", "_", "A", ")", "{", "", "(", "_", "_", "m128_u", "*", ")", "_", "_", "P" ]
GCC	arm	CPP	stmt_completion	CPU	11,483	[ ";" ]	[ "vreinterpretq_bf16_u32", "(", "uint32x4_t", "_", "_", "a", ")", "{", "return", "(", "bfloat16x8_t", ")", "_", "_", "a" ]
LLVM	Sparc	CPP	stmt_completion	CPU	11,484	[ ")", ";" ]	[ "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "SparcSubtarget", ">", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", "=", "DebugLoc", "(", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "auto", "MFI", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "", "MFI", ";", "for", "(", "auto", "MBBI", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "MBBI", "!=", "E", ";", "++", "MBBI", ")", "{", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(" ]
GCC	i386	CPP	next_suggestion	CPU	11,485	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_maskz_loadu_epi8", "(", "_", "_", "mmask16", "_", "_", "U", ",", "void", "const", "", "_", "_", "P", ")", "{", "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_loaddquqi128_mask", "(", "(", "const", "char", "", ")", "_", "_", "P", ",", "(", "_", "_", "v16qi", ")", "_", "mm_setzero_si128", "(", ")", ",", "(", "_", "_", "mmask16", ")", "_", "_", "U", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	11,486	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "A4_cround_rr", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_002cb246", ",", "TypeS_3op", ">", ",", "Enc_5ab2be", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	11,487	[ "}" ]	[ "def", "A4_boundscheck", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_85d5d03f", ",", "TypeALU64", ">", "{", "let", "isPseudo", "=", "<NUM_LIT>", ";" ]
GCC	rs6000	MD	program_repair	CPU	11,488	[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>" ]
LLVM	ARM64	CPP	next_suggestion	CPU	11,489	[ "}" ]	[ "void", "setVarArgsFPRSize", "(", "unsigned", "Size", ")", "{", "VarArgsFPRSize", "=", "Size", ";" ]
LLVM	rvex	CPP	next_suggestion	VLIW	11,490	[ "}" ]	[ "AU", ".", "addPreserved", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineLoopInfo", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineLoopInfo", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";" ]
GCC	i386	CPP	next_suggestion	CPU	11,491	[ "return", "true", ";" ]	[ "break", ";", "}", "if", "(", "num_of_st", "==", "<NUM_LIT>", ")", "return", "false", ";", "bool", "return_with_x87", "=", "false", ";", "return_with_x87", "=", "(", "crtl", "->", "return_rtx", "&&", "(", "STACK_REG_P", "(", "crtl", "->", "return_rtx", ")", ")", ")", ";", "bool", "complex_return", "=", "false", ";", "complex_return", "=", "(", "crtl", "->", "return_rtx", "&&", "COMPLEX_MODE_P", "(", "GET_MODE", "(", "crtl", "->", "return_rtx", ")", ")", ")", ";", "if", "(", "return_with_x87", ")", "if", "(", "complex_return", ")", "num_of_st", "=", "<NUM_LIT>", ";", "else", "num_of_st", "=", "<NUM_LIT>", ";", "else", "num_of_st", "=", "<NUM_LIT>", ";", "rtx", "st_reg", "=", "gen_rtx_REG", "(", "XFmode", ",", "FIRST_STACK_REG", ")", ";", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "num_of_st", ";", "i", "++", ")", "emit_insn", "(", "gen_rtx_SET", "(", "st_reg", ",", "CONST0_RTX", "(", "XFmode", ")", ")", ")", ";", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "num_of_st", ";", "i", "++", ")", "{", "rtx", "insn", ";", "insn", "=", "emit_insn", "(", "gen_rtx_SET", "(", "st_reg", ",", "st_reg", ")", ")", ";", "add_reg_note", "(", "insn", ",", "REG_DEAD", ",", "st_reg", ")", ";", "}" ]
GCC	vax	CPP	next_suggestion	CPU	11,492	[ "return", "<STR_LIT>", "addb2 %2,%0", "<STR_LIT>", ";" ]	[ "if", "(", "CONST_INT_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "(", "unsigned", "HOST_WIDE_INT", ")", "(", "-", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "<", "<NUM_LIT>", ")", "return", "<STR_LIT>", "subl3 $%n2,%1,%0", "<STR_LIT>", ";", "if", "(", "CONST_INT_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "(", "unsigned", "HOST_WIDE_INT", ")", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ">=", "<NUM_LIT>", "&&", "REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "(", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "<", "<NUM_LIT>", "&&", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ">", "-", "<NUM_LIT>", ")", "\|\|", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ">", "<NUM_LIT>", ")", ")", "return", "<STR_LIT>", "movab %c2(%1),%0", "<STR_LIT>", ";", "if", "(", "REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "symbolic_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ")", ")", "{", "if", "(", "push_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ")", ")", "return", "<STR_LIT>", "pushab %a2[%1]", "<STR_LIT>", ";", "return", "<STR_LIT>", "movab %a2[%1],%0", "<STR_LIT>", ";", "}", "if", "(", "REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "symbolic_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ")", ")", "{", "if", "(", "push_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ")", ")", "return", "<STR_LIT>", "pushab %a1[%2]", "<STR_LIT>", ";", "return", "<STR_LIT>", "movab %a1[%2],%0", "<STR_LIT>", ";", "}", "if", "(", "flag_pic", "&&", "REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "symbolic_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ")", ")", "return", "<STR_LIT>", "movab %a2,%0;addl2 %1,%0", "<STR_LIT>", ";", "if", "(", "flag_pic", "&&", "(", "symbolic_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ")", "\|\|", "symbolic_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ")", ")", ")", "debug_rtx", "(", "insn", ")", ";", "return", "<STR_LIT>", "addl3 %1,%2,%0", "<STR_LIT>", ";", "case", "E_HImode", ":", "if", "(", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "if", "(", "operands", "[", "<NUM_LIT>", "]", "==", "const1_rtx", ")", "return", "<STR_LIT>", "incw %0", "<STR_LIT>", ";", "if", "(", "operands", "[", "<NUM_LIT>", "]", "==", "constm1_rtx", ")", "return", "<STR_LIT>", "decw %0", "<STR_LIT>", ";", "if", "(", "CONST_INT_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "(", "unsigned", "HOST_WIDE_INT", ")", "(", "-", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "<", "<NUM_LIT>", ")", "return", "<STR_LIT>", "subw2 $%n2,%0", "<STR_LIT>", ";", "return", "<STR_LIT>", "addw2 %2,%0", "<STR_LIT>", ";", "}", "if", "(", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "return", "<STR_LIT>", "addw2 %1,%0", "<STR_LIT>", ";", "if", "(", "CONST_INT_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "(", "unsigned", "HOST_WIDE_INT", ")", "(", "-", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "<", "<NUM_LIT>", ")", "return", "<STR_LIT>", "subw3 $%n2,%1,%0", "<STR_LIT>", ";", "return", "<STR_LIT>", "addw3 %1,%2,%0", "<STR_LIT>", ";", "case", "E_QImode", ":", "if", "(", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "if", "(", "operands", "[", "<NUM_LIT>", "]", "==", "const1_rtx", ")", "return", "<STR_LIT>", "incb %0", "<STR_LIT>", ";", "if", "(", "operands", "[", "<NUM_LIT>", "]", "==", "constm1_rtx", ")", "return", "<STR_LIT>", "decb %0", "<STR_LIT>", ";", "if", "(", "CONST_INT_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "(", "unsigned", "HOST_WIDE_INT", ")", "(", "-", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "<", "<NUM_LIT>", ")", "return", "<STR_LIT>", "subb2 $%n2,%0", "<STR_LIT>", ";" ]
GCC	rs6000	MD	stmt_completion	CPU	11,493	[ "<STR_LIT>", "<STR_LIT>", ")", "]" ]	[ "(", "unspec", ":", "V8HI", "[", "(", "match_operand", ":", "V8HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V8HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V8HI", "<NUM_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	11,494	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rz", ";" ]	[ "let", "accessSize", "=", "AlignSize", ";", "let", "isNVStorable", "=", "!", "if", "(", "!", "eq", "(", "mnemonic", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "!", "if", "(", "!", "eq", "(", "RegSrc", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "let", "IClass", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "MajOp", ";" ]
LLVM	Hexagon	CPP	program_repair	DSP	11,495	[ "<FIXS>", "if", "(", "(", "!", "MID", ".", "mayLoad", "(", ")", "&&", "!", "MID", ".", "mayStore", "(", ")", ")", "\|\|", "HII", "->", "getAddrMode", "(", "*", "MI", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "false", ";", "<FIXE>" ]	[ "NodeAddr", "StmtNode", "", ">", "SN", "=", "UN", ".", "Addr", "->", "getOwner", "(", "", "DFG", ")", ";", "MachineInstr", "*", "MI", "=", "SN", ".", "Addr", "->", "getCode", "(", ")", ";", "const", "MCInstrDesc", "&", "MID", "=", "MI", "->", "getDesc", "(", ")", ";", "<BUGS>", "if", "(", "(", "!", "MID", ".", "mayLoad", "(", ")", "&&", "!", "MID", ".", "mayStore", "(", ")", ")", ")", "return", "false", ";", "<BUGE>", "MachineOperand", "BaseOp", "=", "MI", "->", "getOperand", "(", "getBaseOpPosition", "(", "MI", ")", ")", ";" ]
LLVM	AMDGPU	TD	program_repair	GPU	11,496	[ "<FIXS>", "[", "FeatureR700", ",", "FeatureWavefrontSize64", ",", "FeatureVertexCache", "]", "<FIXE>" ]	[ ">", ";", "def", ":", "Processor", "<STR_LIT>", ",", "R600_VLIW5_Itin", ",", "<BUGS>", "[", "FeatureR700", ",", "FeatureWavefrontSize64", ",", "FeatureVertexCache", ",", "FeatureFP64", "]", "<BUGE>", ">", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	11,497	[ "SDValue", "Hi", "=", "extract128BitVector", "(", "Rdx", ",", "NumElts", "/", "<NUM_LIT>", ",", "DAG", ",", "DL", ")", ";" ]	[ "assert", "(", "VecVT", "==", "MVT", "::", "v16i8", "&&", "<STR_LIT>", "v16i8 reduction expected", "<STR_LIT>", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getVectorShuffle", "(", "MVT", "::", "v16i8", ",", "DL", ",", "Rdx", ",", "Rdx", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ")", ";", "Rdx", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "MVT", "::", "v16i8", ",", "Rdx", ",", "Hi", ")", ";", "Rdx", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v2i64", ",", "Rdx", ",", "getZeroVector", "(", "MVT", "::", "v16i8", ",", "Subtarget", ",", "DAG", ",", "DL", ")", ")", ";", "Rdx", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v16i8", ",", "Rdx", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "DL", ",", "VT", ",", "Rdx", ",", "Index", ")", ";", "}", "bool", "OptForSize", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ".", "hasOptSize", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "hasFastHorizontalOps", "(", ")", "&&", "!", "OptForSize", ")", "return", "SDValue", "(", ")", ";", "unsigned", "HorizOpcode", "=", "Opc", "==", "ISD", "::", "ADD", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "(", "(", "VecVT", "==", "MVT", "::", "v16i16", "\|\|", "VecVT", "==", "MVT", "::", "v8i32", ")", "&&", "Subtarget", ".", "hasSSSE3", "(", ")", ")", "\|\|", "(", "(", "VecVT", "==", "MVT", "::", "v8f32", "\|\|", "VecVT", "==", "MVT", "::", "v4f64", ")", "&&", "Subtarget", ".", "hasSSE3", "(", ")", ")", ")", "{", "unsigned", "NumElts", "=", "VecVT", ".", "getVectorNumElements", "(", ")", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	11,498	[ "::", "i32", ")", ")", ";" ]	[ "EVT", "FromEltVT", "=", "FromVT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "NumElements", "=", "<NUM_LIT>", ";", "if", "(", "ToEltVT", "==", "MVT", "::", "i32", "&&", "FromEltVT", "==", "MVT", "::", "i8", ")", "NumElements", "=", "<NUM_LIT>", ";", "if", "(", "ToEltVT", "==", "MVT", "::", "f32", "&&", "FromEltVT", "==", "MVT", "::", "f16", ")", "NumElements", "=", "<NUM_LIT>", ";", "if", "(", "NumElements", "==", "<NUM_LIT>", "\|\|", "(", "FromEltVT", "!=", "MVT", "::", "f16", "&&", "FromVT", ".", "getVectorNumElements", "(", ")", "==", "NumElements", ")", "\|\|", "FromVT", ".", "getVectorNumElements", "(", ")", "%", "NumElements", "!=", "<NUM_LIT>", "\|\|", "!", "isPowerOf2_32", "(", "NumElements", ")", ")", "return", "SDValue", "(", ")", ";", "LLVMContext", "&", "C", "=", "", "DAG", ".", "getContext", "(", ")", ";", "SDLoc", "DL", "(", "LD", ")", ";", "SDValue", "Ch", "=", "LD", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "Align", "Alignment", "=", "LD", "->", "getOriginalAlign", "(", ")", ";", "MachineMemOperand", "::", "Flags", "MMOFlags", "=", "LD", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ";", "AAMDNodes", "AAInfo", "=", "LD", "->", "getAAInfo", "(", ")", ";", "ISD", "::", "LoadExtType", "NewExtType", "=", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "SIGN_EXTEND", "?", "ISD", "::", "SEXTLOAD", ":", "ISD", "::", "ZEXTLOAD", ";", "SDValue", "Offset", "=", "DAG", ".", "getUNDEF", "(", "BasePtr", ".", "getValueType", "(", ")", ")", ";", "EVT", "NewFromVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "EVT", "::", "getIntegerVT", "(", "C", ",", "FromEltVT", ".", "getScalarSizeInBits", "(", ")", ")", ",", "NumElements", ")", ";", "EVT", "NewToVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "EVT", "::", "getIntegerVT", "(", "C", ",", "ToEltVT", ".", "getScalarSizeInBits", "(", ")", ")", ",", "NumElements", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Loads", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Chains", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "FromVT", ".", "getVectorNumElements", "(", ")", "/", "NumElements", ";", "i", "++", ")", "{", "unsigned", "NewOffset", "=", "(", "i", "", "NewFromVT", ".", "getSizeInBits", "(", ")", ")", "/", "<NUM_LIT>", ";", "SDValue", "NewPtr", "=", "DAG", ".", "getObjectPtrOffset", "(", "DL", ",", "BasePtr", ",", "TypeSize", "::", "getFixed", "(", "NewOffset", ")", ")", ";", "SDValue", "NewLoad", "=", "DAG", ".", "getLoad", "(", "ISD", "::", "UNINDEXED", ",", "NewExtType", ",", "NewToVT", ",", "DL", ",", "Ch", ",", "NewPtr", ",", "Offset", ",", "LD", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "NewOffset", ")", ",", "NewFromVT", ",", "Alignment", ",", "MMOFlags", ",", "AAInfo", ")", ";", "Loads", ".", "push_back", "(", "NewLoad", ")", ";", "Chains", ".", "push_back", "(", "SDValue", "(", "NewLoad", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "FromEltVT", "==", "MVT", "::", "f16", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Extends", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Loads", ".", "size", "(", ")", ";", "i", "++", ")", "{", "SDValue", "LoadBC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v8f16", ",", "Loads", "[", "i", "]", ")", ";", "SDValue", "FPExt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v4f32", ",", "LoadBC", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT" ]
LLVM	Hexagon	TD	next_suggestion	DSP	11,499	[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]	[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";" ]

GCC

arm

CPP

stmt_completion

CPU

11,400

[ "_", "b", ")", ";" ]

[ "_", "_", "arm_vqsubq_n_u8", "(", "uint8x16_t", "_", "_", "a", ",", "uint8_t", "_", "_", "b", ")", "{", "return", "_", "_", "builtin_mve_vqsubq_n_uv16qi", "(", "_", "_", "a", ",", "_" ]

GCC

alpha

CPP

program_repair

MPU

11,401

[ "<FIXS>", "data_regs", "[", "nregs", "+", "i", "]", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "<FIXE>" ]

[ "words", "=", "bytes", "/", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "words", ";", "++", "i", ")", "<BUGS>", "data_regs", "[", "nregs", "+", "i", "]", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "<BUGE>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "words", ";", "++", "i", ")", "emit_move_insn", "(", "data_regs", "[", "nregs", "+", "i", "]", "," ]

GCC

s390

MD

stmt_completion

MPU

11,402

[ ")", "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

BPF

CPP

next_suggestion

Virtual ISA

11,403

[ "return", "!", "PassThroughs", ".", "empty", "(", ")", ";" ]

[ "Info", ".", "UsedInst", "->", "setOperand", "(", "Info", ".", "OpIdx", ",", "CI", ")", ";", "}" ]

GCC

aarch64

CPP

code_generation

CPU

11,404

[ "bool", "aarch64_expand_movmem", "(", "rtx", "*", "operands", ")", "{", "unsigned", "int", "n", ";", "rtx", "dst", "=", "operands", "[", "<NUM_LIT>", "]", ";", "rtx", "src", "=", "operands", "[", "<NUM_LIT>", "]", ";", "rtx", "base", ";", "bool", "speed_p", "=", "!", "optimize_function_for_size_p", "(", "cfun", ")", ";", "unsigned", "int", "max_instructions", "=", "(", "speed_p", "?", "<NUM_LIT>", ":", "AARCH64_CALL_RATIO", ")", "/", "<NUM_LIT>", ";", "if", "(", "!", "CONST_INT_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "return", "false", ";", "n", "=", "UINTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "(", "(", "n", "/", "<NUM_LIT>", ")", "+", "(", "n", "%", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ">", "max_instructions", ")", "return", "false", ";", "base", "=", "copy_to_mode_reg", "(", "Pmode", ",", "XEXP", "(", "dst", ",", "<NUM_LIT>", ")", ")", ";", "dst", "=", "adjust_automodify_address", "(", "dst", ",", "VOIDmode", ",", "base", ",", "<NUM_LIT>", ")", ";", "base", "=", "copy_to_mode_reg", "(", "Pmode", ",", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", ";", "src", "=", "adjust_automodify_address", "(", "src", ",", "VOIDmode", ",", "base", ",", "<NUM_LIT>", ")", ";", "if", "(", "n", "<", "<NUM_LIT>", ")", "{", "if", "(", "n", ">=", "<NUM_LIT>", ")", "{", "aarch64_copy_one_block_and_progress_pointers", "(", "&", "src", ",", "&", "dst", ",", "HImode", ")", ";", "n", "-=", "<NUM_LIT>", ";", "}", "if", "(", "n", "==", "<NUM_LIT>", ")", "aarch64_copy_one_block_and_progress_pointers", "(", "&", "src", ",", "&", "dst", ",", "QImode", ")", ";", "return", "true", ";", "}", "if", "(", "n", "<", "<NUM_LIT>", ")", "{", "aarch64_copy_one_block_and_progress_pointers", "(", "&", "src", ",", "&", "dst", ",", "SImode", ")", ";", "n", "-=", "<NUM_LIT>", ";", "if", "(", "n", ">", "<NUM_LIT>", ")", "{", "int", "move", "=", "n", "-", "<NUM_LIT>", ";", "src", "=", "aarch64_move_pointer", "(", "src", ",", "move", ")", ";", "dst", "=", "aarch64_move_pointer", "(", "dst", ",", "move", ")", ";", "aarch64_copy_one_block_and_progress_pointers", "(", "&", "src", ",", "&", "dst", ",", "SImode", ")", ";", "}", "return", "true", ";", "}", "while", "(", "n", ">=", "<NUM_LIT>", ")", "{", "if", "(", "n", "/", "<NUM_LIT>", ")", "{", "aarch64_copy_one_block_and_progress_pointers", "(", "&", "src", ",", "&", "dst", ",", "TImode", ")", ";", "n", "-=", "<NUM_LIT>", ";", "}", "else", "{", "aarch64_copy_one_block_and_progress_pointers", "(", "&", "src", ",", "&", "dst", ",", "DImode", ")", ";", "n", "-=", "<NUM_LIT>", ";", "}", "}", "if", "(", "n", "==", "<NUM_LIT>", ")", "return", "true", ";", "else", "if", "(", "n", "==", "<NUM_LIT>", ")", "aarch64_copy_one_block_and_progress_pointers", "(", "&", "src", ",", "&", "dst", ",", "QImode", ")", ";", "else", "if", "(", "n", "==", "<NUM_LIT>", ")", "aarch64_copy_one_block_and_progress_pointers", "(", "&", "src", ",", "&", "dst", ",", "HImode", ")", ";", "else", "if", "(", "n", "==", "<NUM_LIT>", ")", "aarch64_copy_one_block_and_progress_pointers", "(", "&", "src", ",", "&", "dst", ",", "SImode", ")", ";", "else", "{", "if", "(", "n", "==", "<NUM_LIT>", ")", "{", "src", "=", "aarch64_move_pointer", "(", "src", ",", "-", "<NUM_LIT>", ")", ";", "dst", "=", "aarch64_move_pointer", "(", "dst", ",", "-", "<NUM_LIT>", ")", ";", "aarch64_copy_one_block_and_progress_pointers", "(", "&", "src", ",", "&", "dst", ",", "SImode", ")", ";", "}", "else", "{", "int", "move", "=", "n", "-", "<NUM_LIT>", ";", "src", "=", "aarch64_move_pointer", "(", "src", ",", "move", ")", ";", "dst", "=", "aarch64_move_pointer", "(", "dst", ",", "move", ")", ";", "aarch64_copy_one_block_and_progress_pointers", "(", "&", "src", ",", "&", "dst", ",", "DImode", ")", ";", "}", "}", "return", "true", ";", "}" ]

[ "Expand", "movmem", ",", "as", "if", "from", "a", "__builtin_memcpy", ".", "Return", "true", "if", "we", "succeed", ",", "otherwise", "return", "false", "." ]

GCC

nds32

CPP

next_suggestion

CPU

11,405

[ "}" ]

[ "one_bit_count", "=", "popcount_hwi", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "(", "ival", ")", "&", "mask", ")", ";", "return", "(", "TARGET_EXT_PERF", "&&", "(", "one_bit_count", "==", "<NUM_LIT>", ")", ")", ";" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

11,406

[ "}" ]

[ "}", "for", "(", "iterator", "ISJ", "=", "begin", "(", ")", ";", "ISJ", "!=", "end", "(", ")", ";", "++", "ISJ", ")", "DEBUG", "(", "dbgs", "(", ")", ".", "write_hex", "(", "ISJ", "->", "Core", ".", "getUnits", "(", ")", ")", ";", "if", "(", "ISJ", "->", "CVI", ".", "isValid", "(", ")", ")", "{", "dbgs", "(", ")", "<<", "'", "/", "'", ";", "dbgs", "(", ")", ".", "write_hex", "(", "ISJ", "->", "CVI", ".", "getUnits", "(", ")", ")", "<<", "'", "|", "'", ";", "dbgs", "(", ")", "<<", "ISJ", "->", "CVI", ".", "getLanes", "(", ")", ";", "}", "dbgs", "(", ")", "<<", "'", ":", "'", "<<", "HexagonMCInstrInfo", "::", "getDesc", "(", "MCII", ",", "ISJ", "->", "getDesc", "(", ")", ")", ".", "getOpcode", "(", ")", ";", "dbgs", "(", ")", "<<", "'", "\\n", "'", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "'", "\\n", "'", ")", ";", "return", "Ok", ";" ]

GCC

avr

CPP

code_generation

MPU

11,407

[ "static", "bool", "avr_class_likely_spilled_p", "(", "reg_class_t", "c", ")", "{", "return", "(", "c", "!=", "ALL_REGS", "&&", "(", "AVR_TINY", "?", "<NUM_LIT>", ":", "c", "!=", "ADDW_REGS", ")", ")", ";", "}" ]

[ "Return", "value", "is", "nonzero", "if", "pseudos", "that", "have", "been", "assigned", "to", "registers", "of", "class", "CLASS", "would", "likely", "be", "spilled", "because", "registers", "of", "CLASS", "are", "needed", "for", "spill", "registers", "." ]

LLVM

AArch64

TD

next_suggestion

CPU

11,408

[ "let", "LoopMicroOpBufferSize", "=", "<NUM_LIT>", ";" ]

[ "def", "A64FXModel", ":", "SchedMachineModel", "{", "let", "IssueWidth", "=", "<NUM_LIT>", ";", "let", "MicroOpBufferSize", "=", "<NUM_LIT>", ";", "let", "LoadLatency", "=", "<NUM_LIT>", ";", "let", "MispredictPenalty", "=", "<NUM_LIT>", ";" ]

GCC

i386

CPP

next_suggestion

CPU

11,409

[ "_", "_", "r", "=", "_", "_", "builtin_ia32_cvtpi2ps", "(", "_", "_", "r", ",", "_", "_", "hisi", ")", ";" ]

[ "_", "_", "v4hi", "_", "_", "sign", ";", "_", "_", "v2si", "_", "_", "hisi", ",", "_", "_", "losi", ";", "_", "_", "v4sf", "_", "_", "r", ";", "_", "_", "sign", "=", "(", "_", "_", "v4hi", ")", "_", "_", "builtin_ia32_mmx_zero", "(", ")", ";", "_", "_", "sign", "=", "_", "_", "builtin_ia32_pcmpgtw", "(", "_", "_", "sign", ",", "(", "_", "_", "v4hi", ")", "_", "_", "A", ")", ";", "_", "_", "hisi", "=", "(", "_", "_", "v2si", ")", "_", "_", "builtin_ia32_punpckhwd", "(", "(", "_", "_", "v4hi", ")", "_", "_", "A", ",", "_", "_", "sign", ")", ";", "_", "_", "losi", "=", "(", "_", "_", "v2si", ")", "_", "_", "builtin_ia32_punpcklwd", "(", "(", "_", "_", "v4hi", ")", "_", "_", "A", ",", "_", "_", "sign", ")", ";", "_", "_", "r", "=", "(", "_", "_", "v4sf", ")", "_", "_", "builtin_ia32_setzerops", "(", ")", ";" ]

LLVM

VE

CPP

stmt_completion

CPU

11,410

[ "<NUM_LIT>", ";" ]

[ "static", "Register", "getVM512Lower", "(", "Register", "reg", ")", "{", "return", "getVM512Upper", "(", "reg", ")", "+" ]

GCC

loongarch

CPP

stmt_completion

CPU

11,411

[ "(", "imode", ")", ";" ]

[ "rtx", "tmp", ",", "dest", ";", "if", "(", "ISA_HAS_LASX", "&&", "GET_MODE_SIZE", "(", "imode", ")", "==", "<NUM_LIT>", ")", "{", "switch", "(", "imode", ")", "{", "case", "E_V8SImode", ":", "if", "(", "unsigned_p", ")", "extend", "=", "gen_lasx_vext2xv_du_wu", ";", "else", "extend", "=", "gen_lasx_vext2xv_d_w", ";", "swap_hi_lo", "=", "gen_lasx_xvpermi_q_v8si", ";", "break", ";", "case", "E_V16HImode", ":", "if", "(", "unsigned_p", ")", "extend", "=", "gen_lasx_vext2xv_wu_hu", ";", "else", "extend", "=", "gen_lasx_vext2xv_w_h", ";", "swap_hi_lo", "=", "gen_lasx_xvpermi_q_v16hi", ";", "break", ";", "case", "E_V32QImode", ":", "if", "(", "unsigned_p", ")", "extend", "=", "gen_lasx_vext2xv_hu_bu", ";", "else", "extend", "=", "gen_lasx_vext2xv_h_b", ";", "swap_hi_lo", "=", "gen_lasx_xvpermi_q_v32qi", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "break", ";", "}", "if", "(", "high_p", ")", "{", "tmp", "=", "gen_reg_rtx", "(", "imode", ")", ";", "emit_insn", "(", "swap_hi_lo", "(", "tmp", ",", "tmp", ",", "operands", "[", "<NUM_LIT>", "]", ",", "const1_rtx", ")", ")", ";", "emit_insn", "(", "extend", "(", "operands", "[", "<NUM_LIT>", "]", ",", "tmp", ")", ")", ";", "return", ";", "}", "emit_insn", "(", "extend", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "return", ";", "}", "else", "if", "(", "ISA_HAS_LSX", ")", "{", "switch", "(", "imode", ")", "{", "case", "E_V4SImode", ":", "if", "(", "high_p", "!=", "<NUM_LIT>", ")", "unpack", "=", "gen_lsx_vilvh_w", ";", "else", "unpack", "=", "gen_lsx_vilvl_w", ";", "cmpFunc", "=", "gen_lsx_vslt_w", ";", "break", ";", "case", "E_V8HImode", ":", "if", "(", "high_p", "!=", "<NUM_LIT>", ")", "unpack", "=", "gen_lsx_vilvh_h", ";", "else", "unpack", "=", "gen_lsx_vilvl_h", ";", "cmpFunc", "=", "gen_lsx_vslt_h", ";", "break", ";", "case", "E_V16QImode", ":", "if", "(", "high_p", "!=", "<NUM_LIT>", ")", "unpack", "=", "gen_lsx_vilvh_b", ";", "else", "unpack", "=", "gen_lsx_vilvl_b", ";", "cmpFunc", "=", "gen_lsx_vslt_b", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "break", ";", "}", "if", "(", "!", "unsigned_p", ")", "{", "tmp", "=", "gen_reg_rtx" ]

GCC

rs6000

MD

program_repair

CPU

11,412

[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "rotate", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "rotate", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")" ]

LLVM

SystemZ

CPP

stmt_completion

CPU

11,413

[ "<=", "MaxValue", ";" ]

[ "static", "bool", "inRange", "(", "const", "MCExpr", "*", "Expr", ",", "int64_t", "MinValue", ",", "int64_t", "MaxValue", ")", "{", "if", "(", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ")", "{", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Value", ">=", "MinValue", "&&", "Value" ]

GCC

mips

MD

next_suggestion

CPU

11,414

[ "{", "return", "mips_output_move", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]

LLVM

WebAssembly

CPP

stmt_completion

Virtual ISA

11,415

[ "<STR_LIT>", ";" ]

[ "switch", "(", "unsigned", "(", "Fixup", ".", "getKind", "(", ")", ")", ")", "{", "case", "WebAssembly", "::", "fixup_code_sleb128_i32", ":", "if", "(", "IsFunction", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "WebAssembly", "::", "fixup_code_sleb128_i64", ":", "llvm_unreachable", "(", "<STR_LIT>", "fixup_sleb128_i64 not implemented yet", "<STR_LIT>", ")", ";", "case", "WebAssembly", "::", "fixup_code_uleb128_i32", ":", "if", "(", "isGlobalType", "(", "Target", ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "isFunctionType", "(", "Target", ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "IsFunction", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "isEventType", "(", "Target", ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "FK_Data_4", ":", "if", "(", "IsFunction", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "auto", "Section", "=", "static_cast", "<", "const", "MCSectionWasm", "*", ">", "(", "getFixupSection", "(", "Fixup", ".", "getValue", "(", ")", ")", ")", ")", "{", "if", "(", "Section", "->", "getKind", "(", ")", ".", "isText", "(", ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "!", "Section", "->", "isWasmData", "(", ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "return", "<STR_LIT>", "::" ]

LLVM

ARM64

TD

stmt_completion

CPU

11,416

[ "=", "MovImm32ShifterOperand", ";" ]

[ "def", "movimm32_shift", ":", "Operand", "<", "i32", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass" ]

GCC

arm

CPP

program_repair

CPU

11,417

[ "<FIXS>", "static", "bool", "arm_vectorize_vec_perm_const_ok", "(", "machine_mode", "vmode", ",", "<FIXE>" ]

[ "static", "int", "arm_cortex_a5_branch_cost", "(", "bool", ",", "bool", ")", ";", "static", "int", "arm_cortex_m_branch_cost", "(", "bool", ",", "bool", ")", ";", "<BUGS>", "static", "bool", "arm_vectorize_vec_perm_const_ok", "(", "enum", "machine_mode", "vmode", ",", "<BUGE>", "const", "unsigned", "char", "*", "sel", ")", ";", "static", "int", "arm_builtin_vectorization_cost", "(", "enum", "vect_cost_for_stmt", "type_of_cost", "," ]

GCC

arm

MD

next_suggestion

CPU

11,418

[ "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

GCC

i386

MD

next_suggestion

CPU

11,419

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "HF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "HF", "[", "(", "match_operand", ":", "HF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_RCP", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Z80

CPP

next_suggestion

MPU

11,420

[ "return", "Res", ";" ]

[ "SDValue", "RHS_LO", ",", "RHS_HI", ";", "SDValue", "LO", ",", "HI", ";", "SDValue", "Res", ";", "LHS_LO", "=", "DAG", ".", "getTargetExtractSubreg", "(", "Z80", "::", "subreg_lo", ",", "dl", ",", "HalfVT", ",", "LHS", ")", ";", "LHS_HI", "=", "DAG", ".", "getTargetExtractSubreg", "(", "Z80", "::", "subreg_hi", ",", "dl", ",", "HalfVT", ",", "LHS", ")", ";", "if", "(", "ConstantSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", ")", "{", "RHS_LO", "=", "DAG", ".", "getConstant", "(", "CN", "->", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ",", "HalfVT", ")", ";", "RHS_HI", "=", "DAG", ".", "getConstant", "(", "CN", "->", "getZExtValue", "(", ")", ">>", "<NUM_LIT>", "&", "<NUM_LIT>", ",", "HalfVT", ")", ";", "}", "else", "{", "RHS_LO", "=", "DAG", ".", "getTargetExtractSubreg", "(", "Z80", "::", "subreg_lo", ",", "dl", ",", "HalfVT", ",", "RHS", ")", ";", "RHS_HI", "=", "DAG", ".", "getTargetExtractSubreg", "(", "Z80", "::", "subreg_hi", ",", "dl", ",", "HalfVT", ",", "RHS", ")", ";", "}", "LO", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "HalfVT", ",", "LHS_LO", ",", "RHS_LO", ")", ";", "HI", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "HalfVT", ",", "LHS_HI", ",", "RHS_HI", ")", ";", "Res", "=", "DAG", ".", "getTargetInsertSubreg", "(", "Z80", "::", "subreg_lo", ",", "dl", ",", "VT", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "LO", ")", ";", "Res", "=", "DAG", ".", "getTargetInsertSubreg", "(", "Z80", "::", "subreg_hi", ",", "dl", ",", "VT", ",", "Res", ",", "HI", ")", ";" ]

GCC

arm

CPP

stmt_completion

CPU

11,421

[ "b", ")", ";" ]

[ "vcleq_f16", "(", "float16x8_t", "_", "_", "a", ",", "float16x8_t", "_", "_", "b", ")", "{", "return", "(", "uint16x8_t", ")", "_", "_", "builtin_neon_vclev8hf", "(", "_", "_", "a", ",", "_", "_" ]

GCC

ia64

MD

stmt_completion

CPU

11,422

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_test", "<STR_LIT>", ")", ")", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_test", "<STR_LIT>", ")", ")" ]

LLVM

Hexagon

TD

stmt_completion

DSP

11,423

[ "<NUM_LIT>", ";" ]

[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=" ]

GCC

i386

MD

next_suggestion

CPU

11,424

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "(", "minus", ":", "SWI", "(", "match_operand", ":", "SWI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operator", ":", "SWI", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", "(", "match_operand", ":", "SWI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "FLAGS_REG", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

X86

CPP

stmt_completion

CPU

11,425

[ ")", ")", ";" ]

[ "unsigned", "SVTBits", "=", "SVT", ".", "getSizeInBits", "(", ")", ";", "APInt", "One", "(", "SVTBits", ",", "<NUM_LIT>", ")", ";", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", ";", "++", "i", ")", "{", "SDValue", "Op", "=", "Amt", "->", "getOperand", "(", "i", ")", ";", "if", "(", "Op", "->", "isUndef", "(", ")", ")", "{", "Elts", ".", "push_back", "(", "Op", ")", ";", "continue", ";", "}", "ConstantSDNode", "*", "ND", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ";", "APInt", "C", "(", "SVTBits", ",", "ND", "->", "getAPIntValue", "(", ")", ".", "getZExtValue", "(", ")", ")", ";", "uint64_t", "ShAmt", "=", "C", ".", "getZExtValue", "(", ")", ";", "if", "(", "ShAmt", ">=", "SVTBits", ")", "{", "Elts", ".", "push_back", "(", "DAG", ".", "getUNDEF", "(", "SVT" ]

LLVM

Lanai

CPP

stmt_completion

CPU

11,426

[ "(", "true", ")", ")", ";" ]

[ "MachineOperand", "MemOffset", "=", "MemInstr", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "AluOffset", "=", "AluInstr", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "(", "AluOffset", ".", "isReg", "(", ")", "||", "AluOffset", ".", "isImm", "(", ")", ")", "&&", "<STR_LIT>", "Unsupported operand type in merge", "<STR_LIT>", ")", ";", "LPAC", "::", "AluCode", "AluOpcode", "=", "mergedAluCode", "(", "AluInstr", "->", "getOpcode", "(", ")", ")", ";", "unsigned", "NewOpc", "=", "mergedOpcode", "(", "MemInstr", "->", "getOpcode", "(", ")", ",", "AluOffset", ".", "isImm", "(", ")", ")", ";", "assert", "(", "AluOpcode", "!=", "LPAC", "::", "UNKNOWN", "&&", "<STR_LIT>", "Unknown ALU code in merging", "<STR_LIT>", ")", ";", "assert", "(", "NewOpc", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", "Unknown merged node opcode", "<STR_LIT>", ")", ";", "MachineInstrBuilder", "InstrBuilder", "=", "BuildMI", "(", "*", "BB", ",", "MemInstr", ",", "MemInstr", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "InstrBuilder", ".", "addReg", "(", "Dest", ".", "getReg", "(", ")", ",", "getDefRegState" ]

LLVM

Mips

CPP

stmt_completion

CPU

11,427

[ ":" ]

[ "}", "break", ";", "case", "G_UNMERGE_VALUES", ":", "{", "assert", "(", "MI", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unsupported G_UNMERGE_VALUES", "<STR_LIT>", ")", ";", "unsigned", "Op3Size", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "getSizeInBits", "(", ")", ";", "InstTy", "=", "TI", ".", "determineInstType", "(", "&", "MI", ")", ";", "assert", "(", "(", "isAmbiguousWithMergeOrUnmerge_64", "(", "InstTy", ",", "Op3Size", ")", "||", "isFloatingPoint_64", "(", "InstTy", ",", "Op3Size", ")", ")", "&&", "<STR_LIT>", "Unexpected Inst type", "<STR_LIT>", ")", ";", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", ",", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", ",", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "DPRIdx", "]", "}", ")", ";", "if", "(", "isAmbiguousWithMergeOrUnmerge_64", "(", "InstTy", ",", "Op3Size", ")", ")", "MappingID", "=", "CustomMappingID", ";", "break", ";", "}", "case", "G_MERGE_VALUES", ":", "{", "InstTy", "=", "TI", ".", "determineInstType", "(", "&", "MI", ")", ";", "assert", "(", "(", "isAmbiguousWithMergeOrUnmerge_64", "(", "InstTy", ",", "Op0Size", ")", "||", "isFloatingPoint_64", "(", "InstTy", ",", "Op0Size", ")", ")", "&&", "<STR_LIT>", "Unexpected Inst type", "<STR_LIT>", ")", ";", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "DPRIdx", "]", ",", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", ",", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", "}", ")", ";", "if", "(", "isAmbiguousWithMergeOrUnmerge_64", "(", "InstTy", ",", "Op0Size", ")", ")", "MappingID", "=", "CustomMappingID", ";", "break", ";", "}", "case", "G_FADD", ":", "case", "G_FSUB", ":", "case", "G_FMUL", ":", "case", "G_FDIV", ":", "case", "G_FABS", ":", "case", "G_FSQRT", ":", "OperandsMapping", "=", "getFprbMapping", "(", "Op0Size", ")", ";", "if", "(", "Op0Size", "==", "<NUM_LIT>", ")", "OperandsMapping", "=", "getMSAMapping", "(", "MF", ")", ";", "break", ";", "case", "G_FCONSTANT", ":", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "getFprbMapping", "(", "Op0Size", ")", ",", "nullptr", "}", ")", ";", "break", ";", "case", "G_FCMP", ":", "{", "unsigned", "Op2Size", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "getSizeInBits", "(", ")", ";", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", ",", "nullptr", ",", "getFprbMapping", "(", "Op2Size", ")", ",", "getFprbMapping", "(", "Op2Size", ")", "}", ")", ";", "break", ";", "}", "case", "G_FPEXT", ":", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "DPRIdx", "]", ",", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "SPRIdx", "]", "}", ")", ";", "break", ";", "case", "G_FPTRUNC", ":", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "SPRIdx", "]", ",", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "DPRIdx", "]", "}", ")", ";", "break", ";", "case", "G_FPTOSI", ":", "{", "assert", "(", "(", "Op0Size", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Unsupported integer size", "<STR_LIT>", ")", ";", "unsigned", "SizeFP", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "getSizeInBits", "(", ")", ";", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", ",", "getFprbMapping", "(", "SizeFP", ")", "}", ")", ";", "break", ";", "}", "case", "G_SITOFP", ":", "assert", "(", "(", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Unsupported integer size", "<STR_LIT>", ")", ";", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "getFprbMapping", "(", "Op0Size", ")", ",", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", "}", ")", ";", "break", ";", "case", "G_CONSTANT", ":", "case", "G_FRAME_INDEX", ":", "case", "G_GLOBAL_VALUE" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

11,428

[ "(", "GetImplicitBits", "(", "MCI", ")", ")", ";" ]

[ "std", "::", "bitset", "<", "<NUM_LIT>", ">", "Bits" ]

LLVM

AArch64

CPP

next_suggestion

CPU

11,429

[ "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ";" ]

[ "assert", "(", "Flag", ".", "getResNo", "(", ")", "==", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "Flag", ")", ";" ]

LLVM

SHUXI

CPP

next_suggestion

CPU

11,430

[ "}" ]

[ "void", "emitByte", "(", "unsigned", "char", "C", ",", "raw_ostream", "&", "OS", ")", "const", "{", "OS", "<<", "(", "char", ")", "C", ";" ]

GCC

sh

CPP

next_suggestion

CPU

11,431

[ "}" ]

[ "if", "(", "cmpval", "!=", "<NUM_LIT>", "&&", "cmpval", "!=", "<NUM_LIT>", ")", "return", "-", "<NUM_LIT>", ";", "int", "t", ";", "if", "(", "t_reg_operand", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "GET_MODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ")", ")", "t", "=", "<NUM_LIT>", ";", "else", "if", "(", "negt_reg_operand", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "GET_MODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ")", ")", "t", "=", "<NUM_LIT>", ";", "else", "return", "-", "<NUM_LIT>", ";", "return", "t", "^", "(", "cmpval", "==", "cmpop", ")", ";" ]

LLVM

AArch64

CPP

next_suggestion

CPU

11,432

[ "case", "CmpInst", "::", "FCMP_UGE", ":" ]

[ "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "CmpInst", "::", "ICMP_SGE", ":", "case", "CmpInst", "::", "FCMP_OGE", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "CmpInst", "::", "ICMP_UGT", ":", "case", "CmpInst", "::", "FCMP_UGT", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "CmpInst", "::", "FCMP_OLT", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "CmpInst", "::", "ICMP_ULE", ":", "case", "CmpInst", "::", "FCMP_OLE", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "CmpInst", "::", "FCMP_ORD", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "CmpInst", "::", "FCMP_UNO", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

11,433

[ "&", "AMDGPU", "::", "SGPR_32RegClass", ";" ]

[ "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "MachineOperand", "&", "Dest", "=", "Inst", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Src0", "=", "Inst", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Src1", "=", "Inst", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "DebugLoc", "DL", "=", "Inst", "->", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MII", "=", "Inst", ";", "const", "MCInstrDesc", "&", "InstDesc", "=", "get", "(", "Opcode", ")", ";", "const", "TargetRegisterClass", "*", "Src0RC", "=", "Src0", ".", "isReg", "(", ")", "?", "MRI", ".", "getRegClass", "(", "Src0", ".", "getReg", "(", ")", ")", ":", "&", "AMDGPU", "::", "SGPR_32RegClass", ";", "const", "TargetRegisterClass", "*", "Src0SubRC", "=", "RI", ".", "getSubRegClass", "(", "Src0RC", ",", "AMDGPU", "::", "sub0", ")", ";", "const", "TargetRegisterClass", "*", "Src1RC", "=", "Src1", ".", "isReg", "(", ")", "?", "MRI", ".", "getRegClass", "(", "Src1", ".", "getReg", "(", ")", ")", ":" ]

GCC

i386

CPP

next_suggestion

CPU

11,434

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_sha_epi32", "(", "_", "_", "m128i", "_", "_", "A", ",", "_", "_", "m128i", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_vpshad", "(", "(", "_", "_", "v4si", ")", "_", "_", "A", ",", "(", "_", "_", "v4si", ")", "_", "_", "B", ")", ";" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

11,435

[ "}" ]

[ "if", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "INTRINSIC_W_CHAIN", ")", "{", "EVT", "VT", ";", "switch", "(", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "Intrinsic", "::", "ppc_altivec_lvx", ":", "case", "Intrinsic", "::", "ppc_altivec_lvxl", ":", "VT", "=", "MVT", "::", "v4i32", ";", "break", ";", "case", "Intrinsic", "::", "ppc_altivec_lvebx", ":", "VT", "=", "MVT", "::", "i8", ";", "break", ";", "case", "Intrinsic", "::", "ppc_altivec_lvehx", ":", "VT", "=", "MVT", "::", "i16", ";", "break", ";", "case", "Intrinsic", "::", "ppc_altivec_lvewx", ":", "VT", "=", "MVT", "::", "i32", ";", "break", ";", "}", "return", "isConsecutiveLSLoc", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "VT", ",", "Base", ",", "Bytes", ",", "Dist", ",", "DAG", ")", ";", "}", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "INTRINSIC_VOID", ")", "{", "EVT", "VT", ";", "switch", "(", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "Intrinsic", "::", "ppc_altivec_stvx", ":", "case", "Intrinsic", "::", "ppc_altivec_stvxl", ":", "VT", "=", "MVT", "::", "v4i32", ";", "break", ";", "case", "Intrinsic", "::", "ppc_altivec_stvebx", ":", "VT", "=", "MVT", "::", "i8", ";", "break", ";", "case", "Intrinsic", "::", "ppc_altivec_stvehx", ":", "VT", "=", "MVT", "::", "i16", ";", "break", ";", "case", "Intrinsic", "::", "ppc_altivec_stvewx", ":", "VT", "=", "MVT", "::", "i32", ";", "break", ";", "}", "return", "isConsecutiveLSLoc", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "VT", ",", "Base", ",", "Bytes", ",", "Dist", ",", "DAG", ")", ";", "}", "return", "false", ";" ]

GCC

sh

CPP

next_suggestion

CPU

11,436

[ "ptrreg", "=", "subreg_regno", "(", "inside", ")", ";" ]

[ "rtx", "src", "=", "operands", "[", "<NUM_LIT>", "]", ";", "if", "(", "MEM_P", "(", "dst", ")", "&&", "GET_CODE", "(", "XEXP", "(", "dst", ",", "<NUM_LIT>", ")", ")", "==", "PRE_DEC", ")", "return", "<STR_LIT>", "mov.l\t%T1,%0", "<STR_LIT>", "<STR_LIT>", "\\n", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ";", "if", "(", "register_operand", "(", "dst", ",", "mode", ")", "&&", "register_operand", "(", "src", ",", "mode", ")", ")", "{", "if", "(", "REGNO", "(", "src", ")", "==", "MACH_REG", ")", "return", "<STR_LIT>", "sts\tmach,%S0", "<STR_LIT>", "<STR_LIT>", "\\n", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ";", "if", "(", "REGNO", "(", "src", ")", "+", "<NUM_LIT>", "==", "REGNO", "(", "dst", ")", ")", "return", "<STR_LIT>", "mov\t%T1,%T0", "<STR_LIT>", "<STR_LIT>", "\\n", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ";", "else", "return", "<STR_LIT>", "mov\t%1,%0", "<STR_LIT>", "<STR_LIT>", "\\n", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ";", "}", "else", "if", "(", "CONST_INT_P", "(", "src", ")", ")", "{", "if", "(", "INTVAL", "(", "src", ")", "<", "<NUM_LIT>", ")", "output_asm_insn", "(", "<STR_LIT>", "mov\t#-1,%S0", "<STR_LIT>", ",", "operands", ")", ";", "else", "output_asm_insn", "(", "<STR_LIT>", "mov\t#0,%S0", "<STR_LIT>", ",", "operands", ")", ";", "return", "<STR_LIT>", "mov\t%1,%R0", "<STR_LIT>", ";", "}", "else", "if", "(", "MEM_P", "(", "src", ")", ")", "{", "int", "ptrreg", "=", "-", "<NUM_LIT>", ";", "int", "dreg", "=", "REGNO", "(", "dst", ")", ";", "rtx", "inside", "=", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ";", "switch", "(", "GET_CODE", "(", "inside", ")", ")", "{", "case", "REG", ":", "ptrreg", "=", "REGNO", "(", "inside", ")", ";", "break", ";", "case", "SUBREG", ":" ]

LLVM

AMDGPU

TD

next_suggestion

GPU

11,437

[ "}" ]

[ "let", "UseNamedOperandTable", "=", "<NUM_LIT>", ";", "string", "Mnemonic", "=", "opName", ";", "string", "AsmOperands", "=", "P", ".", "Asm32", ";", "let", "Size", "=", "<NUM_LIT>", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "mayStore", "=", "<NUM_LIT>", ";", "let", "hasSideEffects", "=", "<NUM_LIT>", ";", "let", "VALU", "=", "<NUM_LIT>", ";", "let", "VOPC", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "EXEC", "]", ";", "let", "Defs", "=", "[", "VCC", "]", ";", "let", "SubtargetPredicate", "=", "isGCN", ";", "VOPProfile", "Pfl", "=", "P", ";" ]

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

11,438

[ "DAG", ".", "getContext", "(", ")", "->", "diagnose", "(", "DiagnosticInfoUnsupported", "(", "DL", ",", "*", "MF", ".", "getFunction", "(", ")", ",", "msg", ",", "SDValue", "(", ")", ")", ")", ";" ]

[ "static", "void", "fail", "(", "SDLoc", "DL", ",", "SelectionDAG", "&", "DAG", ",", "const", "char", "*", "msg", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";" ]

GCC

rs6000

CPP

stmt_completion

CPU

11,439

[ ",", "NULL_RTX", ",", "NULL_RTX", ")", ";" ]

[ "static", "rtx", "emit_frame_save", "(", "rtx", "frame_reg", ",", "machine_mode", "mode", ",", "unsigned", "int", "regno", ",", "int", "offset", ",", "HOST_WIDE_INT", "frame_reg_to_sp", ")", "{", "rtx", "reg", ",", "insn", ";", "gcc_checking_assert", "(", "!", "(", "(", "TARGET_ALTIVEC_ABI", "&&", "ALTIVEC_VECTOR_MODE", "(", "mode", ")", ")", "||", "(", "TARGET_VSX", "&&", "ALTIVEC_OR_VSX_VECTOR_MODE", "(", "mode", ")", ")", "||", "(", "TARGET_E500_DOUBLE", "&&", "mode", "==", "DFmode", ")", "||", "(", "TARGET_SPE_ABI", "&&", "SPE_VECTOR_MODE", "(", "mode", ")", "&&", "!", "SPE_CONST_OFFSET_OK", "(", "offset", ")", ")", ")", ")", ";", "reg", "=", "gen_rtx_REG", "(", "mode", ",", "regno", ")", ";", "insn", "=", "emit_insn", "(", "gen_frame_store", "(", "reg", ",", "frame_reg", ",", "offset", ")", ")", ";", "return", "rs6000_frame_related", "(", "insn", ",", "frame_reg", ",", "frame_reg_to_sp", ",", "NULL_RTX" ]

LLVM

AMDGPU

CPP

program_repair

GPU

11,440

[ "<FIXS>", "std", "::", "tie", "(", "Src", ",", "Mods", ")", "=", "selectVOP3ModsImpl", "(", "Root", ".", "getReg", "(", ")", ",", "<FIXE>" ]

[ "AMDGPUInstructionSelector", "::", "selectVINTERPModsHi", "(", "MachineOperand", "&", "Root", ")", "const", "{", "Register", "Src", ";", "unsigned", "Mods", ";", "<BUGS>", "std", "::", "tie", "(", "Src", ",", "Mods", ")", "=", "selectVOP3ModsImpl", "(", "Root", ",", "<BUGE>", "true", ",", "false", ",", "true", ")", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

11,441

[ "=", "<STR_LIT>", ";" ]

[ "def", "A2_tfrt", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_4c5ba658", ",", "TypeALU32_2op", ">", ",", "PredNewRel", ",", "ImmRegRel", "{", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType" ]

LLVM

AArch64

TD

stmt_completion

CPU

11,442

[ "VPR128", ":", "$", "Ra", ",", "VPR128", ":", "$", "Rn", ",", "VPR128", ":", "$", "Rm", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "v2f64", "(", "fma", "VPR128", ":", "$", "Rn", ",", "VPR128", ":", "$", "Rm", ",", "VPR128", ":", "$", "Ra", ")", ")", ",", "(", "FMLAvvv_2D" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

11,443

[ "return", "Op", ";" ]

[ "PPCOperand", "*", "Op", "=", "new", "PPCOperand", "(", "Token", ")", ";", "Op", "->", "Tok", ".", "Data", "=", "Str", ".", "data", "(", ")", ";", "Op", "->", "Tok", ".", "Length", "=", "Str", ".", "size", "(", ")", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";", "Op", "->", "IsPPC64", "=", "IsPPC64", ";" ]

GCC

i386

MD

stmt_completion

CPU

11,444

[ "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(" ]

LLVM

ARM

CPP

program_repair

CPU

11,445

[ "<FIXS>", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ARM", "::", "VSTRH", ")", ")", "<FIXE>" ]

[ "switch", "(", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ")", "{", "case", "<NUM_LIT>", ":", "if", "(", "ARM", "::", "HPRRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "<BUGS>", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "get", "(", "ARM", "::", "VSTRH", ")", ")", "<BUGE>", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")" ]

LLVM

AArch64

CPP

stmt_completion

CPU

11,446

[ "(", ")", ",", "EC", "*", "NumVecs", ")", ";" ]

[ "const", "EVT", "VT", "=", "TLI", ".", "getMemValueType", "(", "DL", ",", "CI", ".", "getArgOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "ElementCount", "EC", "=", "VT", ".", "getVectorElementCount", "(", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "NumVecs", ";", "++", "I", ")", "assert", "(", "VT", "==", "TLI", ".", "getMemValueType", "(", "DL", ",", "CI", ".", "getArgOperand", "(", "I", ")", "->", "getType", "(", ")", ")", "&&", "<STR_LIT>", "Invalid type.", "<STR_LIT>", ")", ";", "Info", ".", "memVT", "=", "EVT", "::", "getVectorVT", "(", "CI", ".", "getType", "(", ")", "->", "getContext", "(", ")", ",", "VT", ".", "getScalarType" ]

LLVM

AArch64

TD

next_suggestion

CPU

11,447

[ "}" ]

[ "def", "KryoWrite_12cyc_XA_Y_noRSV_120ln", ":", "SchedWriteRes", "<", "[", "KryoUnitXA", ",", "KryoUnitY", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]

GCC

rs6000

CPP

next_suggestion

CPU

11,448

[ "_", "_", "vi4", "=", "(", "_", "_", "vector", "unsigned", "int", ")", "vec_mergeh", "(", "_", "_", "vs8", ",", "(", "_", "_", "vector", "unsigned", "short", ")", "_", "_", "zero", ")", ";" ]

[ "_", "_", "vector", "float", "_", "_", "vf1", ";", "_", "_", "vc16", "=", "(", "_", "_", "vector", "unsigned", "char", ")", "(", "_", "_", "vector", "unsigned", "long", "long", ")", "{", "_", "_", "A", ",", "_", "_", "A", "}", ";", "_", "_", "vs8", "=", "(", "_", "_", "vector", "unsigned", "short", ")", "vec_mergel", "(", "_", "_", "vc16", ",", "_", "_", "zero", ")", ";" ]

GCC

i386

CPP

next_suggestion

CPU

11,449

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_mov_epi8", "(", "_", "_", "m256i", "_", "_", "W", ",", "_", "_", "mmask32", "_", "_", "U", ",", "_", "_", "m256i", "_", "_", "A", ")", "{", "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_movdquqi256_mask", "(", "(", "_", "_", "v32qi", ")", "_", "_", "A", ",", "(", "_", "_", "v32qi", ")", "_", "_", "W", ",", "(", "_", "_", "mmask32", ")", "_", "_", "U", ")", ";" ]

LLVM

AMDGPU

CPP

code_generation

GPU

11,450

[ "MachineInstrBuilder", "SIInstrInfo", "::", "getAddNoCarry", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ")", "const", "{", "if", "(", "ST", ".", "hasAddNoCarry", "(", ")", ")", "return", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "AMDGPU", "::", "V_ADD_U32_e64", ")", ",", "DestReg", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "UnusedCarry", "=", "MRI", ".", "createVirtualRegister", "(", "RI", ".", "getBoolRC", "(", ")", ")", ";", "MRI", ".", "setRegAllocationHint", "(", "UnusedCarry", ",", "<NUM_LIT>", ",", "RI", ".", "getVCC", "(", ")", ")", ";", "return", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "AMDGPU", "::", "V_ADD_I32_e64", ")", ",", "DestReg", ")", ".", "addReg", "(", "UnusedCarry", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";", "}" ]

[ "Return", "a", "partially", "built", "integer", "add", "instruction", "without", "carry", "." ]

LLVM

AArch64

TD

stmt_completion

CPU

11,451

[ ">", ";" ]

[ "def", "_S", ":", "sve_int_sel_vvv", "<", "<NUM_LIT>", ",", "asm", ",", "ZPR32" ]

GCC

i386

CPP

next_suggestion

CPU

11,452

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mullo_epi16", "(", "_", "_", "m128i", "_", "_", "A", ",", "_", "_", "m128i", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m128i", ")", "(", "(", "_", "_", "v8hu", ")", "_", "_", "A", "*", "(", "_", "_", "v8hu", ")", "_", "_", "B", ")", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

11,453

[ ",", "VT", ")", ")", "return", "false", ";" ]

[ "MVT", "VT", ";", "if", "(", "!", "isTypeLegal", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")" ]

LLVM

ARM

CPP

next_suggestion

CPU

11,454

[ "case", "ARM", "::", "VLDMDIA", ":" ]

[ "case", "ARM", "::", "LDMIA", ":", "case", "ARM", "::", "LDMDA", ":", "case", "ARM", "::", "LDMDB", ":", "case", "ARM", "::", "LDMIB", ":", "case", "ARM", "::", "STMIA", ":", "case", "ARM", "::", "STMDA", ":", "case", "ARM", "::", "STMDB", ":", "case", "ARM", "::", "STMIB", ":", "case", "ARM", "::", "tLDMIA", ":", "case", "ARM", "::", "tLDMIA_UPD", ":", "case", "ARM", "::", "tSTMIA_UPD", ":", "case", "ARM", "::", "t2LDMIA", ":", "case", "ARM", "::", "t2LDMDB", ":", "case", "ARM", "::", "t2STMIA", ":", "case", "ARM", "::", "t2STMDB", ":", "case", "ARM", "::", "VLDMSIA", ":", "case", "ARM", "::", "VSTMSIA", ":", "return", "(", "MI", "->", "getNumOperands", "(", ")", "-", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";" ]

GCC

aarch64

MD

next_suggestion

CPU

11,455

[ "(", "gt", "<STR_LIT>", ")" ]

[ "(", "eq", "<STR_LIT>", ")", "(", "ne", "<STR_LIT>", ")", "(", "ge", "<STR_LIT>", ")" ]

LLVM

ARM

TD

next_suggestion

CPU

11,456

[ "}" ]

[ "let", "Name", "=", "<STR_LIT>", ";", "let", "DiagnosticType", "=", "<STR_LIT>", ";" ]

LLVM

VE

CPP

next_suggestion

CPU

11,457

[ "}" ]

[ "EVT", "LegalVecVT", "=", "getTypeToTransformTo", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "OpVecVT", ")", ";", "SDValue", "AVL", ";", "SDValue", "Mask", ";", "if", "(", "FromVP", ")", "{", "auto", "MaskIdx", "=", "ISD", "::", "getVPMaskIdx", "(", "Opcode", ")", ".", "getValue", "(", ")", ";", "auto", "AVLIdx", "=", "ISD", "::", "getVPExplicitVectorLengthIdx", "(", "Opcode", ")", ".", "getValue", "(", ")", ";", "Mask", "=", "Op", "->", "getOperand", "(", "MaskIdx", ")", ";", "AVL", "=", "Op", "->", "getOperand", "(", "AVLIdx", ")", ";", "}", "else", "{", "AVL", "=", "CDAG", ".", "getConstant", "(", "OpVecVT", ".", "getVectorNumElements", "(", ")", ",", "MVT", "::", "i32", ")", ";", "SDValue", "ConstTrue", "=", "CDAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "Mask", "=", "CDAG", ".", "getBroadcast", "(", "MaskVT", ",", "ConstTrue", ",", "AVL", ")", ";", "}", "if", "(", "isVVPBinaryOp", "(", "VVPOpcode", ")", ")", "{", "assert", "(", "LegalVecVT", ".", "isSimple", "(", ")", ")", ";", "return", "CDAG", ".", "getNode", "(", "VVPOpcode", ",", "LegalVecVT", ",", "{", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Mask", ",", "AVL", "}", ")", ";", "}", "if", "(", "VVPOpcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "auto", "Mask", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "OnTrue", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "OnFalse", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "CDAG", ".", "getNode", "(", "VVPOpcode", ",", "LegalVecVT", ",", "{", "OnTrue", ",", "OnFalse", ",", "Mask", ",", "AVL", "}", ")", ";" ]

GCC

nios2

MD

next_suggestion

MPU

11,458

[ "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "reg", ":", "SI", "SP_REGNO", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", "]", ")", "]" ]

[ "(", "plus", ":", "SI", "(", "reg", ":", "SI", "SP_REGNO", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "reg", ":", "SI", "SP_REGNO", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "reg", ":", "SI", "RA_REGNO", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "reg", ":", "SI", "SP_REGNO", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "reg", ":", "SI", "FP_REGNO", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "reg", ":", "SI", "SP_REGNO", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "reg", ":", "SI", "SP_REGNO", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "reg", ":", "SI", "SP_REGNO", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "reg", ":", "SI", "SP_REGNO", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")" ]

LLVM

AVR

CPP

next_suggestion

MPU

11,459

[ "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]

[ "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

11,460

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Q", ";" ]

[ "class", "BaseSIMDFPCvtTwoVector", "<", "bit", "Q", ",", "bit", "U", ",", "bits", "<", "<NUM_LIT>", ">", "size", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "RegisterOperand", "outtype", ",", "RegisterOperand", "intype", ",", "string", "asm", ",", "string", "VdTy", ",", "string", "VnTy", ",", "list", "<", "dag", ">", "pattern", ">", ":", "I", "<", "(", "outs", "outtype", ":", "$", "Rd", ")", ",", "(", "ins", "intype", ":", "$", "Rn", ")", ",", "asm", ",", "!", "strconcat", "(", "<STR_LIT>", ",", "VdTy", ",", "<STR_LIT>", ",", "VnTy", ")", ",", "<STR_LIT>", ",", "pattern", ">", ",", "Sched", "<", "[", "WriteVq", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

nds32

MD

stmt_completion

CPU

11,461

[ "<NUM_LIT>", ":" ]

[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "sign_extend", ":", "SI", "(", "match_operand", ":", "QIHI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "switch", "(", "which_alternative", ")", "{", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "case" ]

GCC

moxie

MD

stmt_completion

CPU

11,462

[ "<STR_LIT>", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>" ]

LLVM

AArch64

CPP

next_suggestion

CPU

11,463

[ "else", "CurFrame", "->", "Instructions", ".", "push_back", "(", "Inst", ")", ";" ]

[ "auto", "Inst", "=", "WinEH", "::", "Instruction", "(", "UnwindCode", ",", "Label", ",", "Reg", ",", "Offset", ")", ";", "if", "(", "InEpilogCFI", ")", "CurFrame", "->", "EpilogMap", "[", "CurrentEpilog", "]", ".", "push_back", "(", "Inst", ")", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

11,464

[ "}", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_tfrih", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rx32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rx32in", ",", "u16_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_2op", ">", ",", "Enc_51436c", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]

GCC

csky

CPP

next_suggestion

CPU

11,465

[ "}" ]

[ "FOR_EACH_SUBRTX", "(", "iter", ",", "array", ",", "PATTERN", "(", "insn", ")", ",", "ALL", ")", "{", "const_rtx", "x", "=", "*", "iter", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "UNSPEC", "&&", "(", "XINT", "(", "x", ",", "<NUM_LIT>", ")", "==", "UNSPEC_TLS_LABEL", "||", "XINT", "(", "x", ",", "<NUM_LIT>", ")", "==", "UNSPEC_PIC_SYMBOL_GOTPC_GRS", ")", ")", "return", "true", ";", "}", "return", "false", ";" ]

LLVM

AArch64

CPP

next_suggestion

CPU

11,466

[ "}" ]

[ "MIRBuilder", ".", "buildLoad", "(", "Dst", ",", "DstPtr", ",", "*", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "ValSize", ",", "std", "::", "max", "(", "Align", ",", "PtrSize", ")", ")", ")", ";", "auto", "Size", "=", "MIRBuilder", ".", "buildConstant", "(", "IntPtrTy", ",", "alignTo", "(", "ValSize", ",", "PtrSize", ")", ")", ";", "unsigned", "NewList", "=", "MRI", ".", "createGenericVirtualRegister", "(", "PtrTy", ")", ";", "MIRBuilder", ".", "buildGEP", "(", "NewList", ",", "DstPtr", ",", "Size", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "MIRBuilder", ".", "buildStore", "(", "NewList", ",", "ListPtr", ",", "*", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "PtrSize", ",", "PtrSize", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";" ]

GCC

i386

CPP

stmt_completion

CPU

11,467

[ "m128d", "_", "_", "W", ",", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m128d", "_", "_", "A", ",", "_", "_", "m128d", "_", "_", "B", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m128d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_div_sd", "(", "_", "_" ]

LLVM

Hexagon

TD

stmt_completion

DSP

11,468

[ "=", "<NUM_LIT>", ";" ]

[ "def", "J4_cmpeqi_t_jumpnv_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Ns8", ",", "u5_0Imm", ":", "$", "II", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_bd8382d1", ",", "TypeNCJ", ">", ",", "Enc_eafd18", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1" ]

LLVM

ARM64

TD

stmt_completion

CPU

11,469

[ "(", "v4i32", "V128", ":", "$", "Rn", ")", ")", ")", "]", ">", ";" ]

[ "def", "v4i32", ":", "BaseSIMDTwoSameVector", "<", "<NUM_LIT>", ",", "U", ",", "<NUM_LIT>", ",", "opc", ",", "V128", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v4i32", "V128", ":", "$", "Rd", ")", ",", "(", "OpNode" ]

LLVM

PowerPC

TD

next_suggestion

CPU

11,470

[ "return", "(", "int64_t", ")", "Imm", "=", "=", "(", "short", ")", "Imm", ";" ]

[ "convertToNonDenormSingle", "(", "APFloatOfN", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "APFloatOfN", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "nzFPImmAsi64", ":", "PatLeaf", "<", "(", "fpimm", ")", ",", "[", "{", "APFloat", "APFloatOfN", "=", "N", "-", ">", "getValueAPF", "(", ")", ";", "return", "!", "N", "-", ">", "isExactlyValue", "(", "+", "<NUM_LIT>", ".", "<NUM_LIT>", ")", "&", "&", "!", "checkConvertToNonDenormSingle", "(", "APFloatOfN", ")", ";", "}", "]", ">", ";", "def", "getFPAs64BitIntHi", ":", "SDNodeXForm", "<", "fpimm", ",", "[", "{", "APFloat", "APFloatOfN", "=", "N", "-", ">", "getValueAPF", "(", ")", ";", "bool", "Unused", ";", "APFloatOfN", ".", "convert", "(", "APFloat", ":", ":", "IEEEdouble", "(", ")", ",", "APFloat", ":", ":", "rmNearestTiesToEven", ",", "&", "Unused", ")", ";", "uint32_t", "Hi", "=", "(", "uint32_t", ")", "(", "(", "APFloatOfN", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ")", ">", ">", "<NUM_LIT>", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "Hi", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "getFPAs64BitIntLo", ":", "SDNodeXForm", "<", "fpimm", ",", "[", "{", "APFloat", "APFloatOfN", "=", "N", "-", ">", "getValueAPF", "(", ")", ";", "bool", "Unused", ";", "APFloatOfN", ".", "convert", "(", "APFloat", ":", ":", "IEEEdouble", "(", ")", ",", "APFloat", ":", ":", "rmNearestTiesToEven", ",", "&", "Unused", ")", ";", "uint32_t", "Lo", "=", "(", "uint32_t", ")", "(", "APFloatOfN", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "Lo", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "imm34", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "return", "isInt", "<", "<NUM_LIT>", ">", "(", "N", "-", ">", "getSExtValue", "(", ")", ")", ";", "}", "]", ">", ";", "def", "getImmAs64BitInt", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "getI64Imm", "(", "N", "-", ">", "getSExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "SHL32", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "getI32Imm", "(", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "SRL32", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "N", "-", ">", "getZExtValue", "(", ")", "?", "getI32Imm", "(", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ")", ":", "getI32Imm", "(", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "LO16", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "getI32Imm", "(", "(", "unsigned", "short", ")", "N", "-", ">", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "HI16", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "getI32Imm", "(", "(", "unsigned", ")", "N", "-", ">", "getZExtValue", "(", ")", ">", ">", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "HA16", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "long", "Val", "=", "N", "-", ">", "getZExtValue", "(", ")", ";", "return", "getI32Imm", "(", "(", "Val", "-", "(", "signed", "short", ")", "Val", ")", ">", ">", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "MB", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "unsigned", "mb", "=", "<NUM_LIT>", ",", "me", ";", "(", "void", ")", "isRunOfOnes", "(", "(", "unsigned", ")", "N", "-", ">", "getZExtValue", "(", ")", ",", "mb", ",", "me", ")", ";", "return", "getI32Imm", "(", "mb", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "ME", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "unsigned", "mb", ",", "me", "=", "<NUM_LIT>", ";", "(", "void", ")", "isRunOfOnes", "(", "(", "unsigned", ")", "N", "-", ">", "getZExtValue", "(", ")", ",", "mb", ",", "me", ")", ";", "return", "getI32Imm", "(", "me", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "maskimm32", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "unsigned", "mb", ",", "me", ";", "if", "(", "N", "-", ">", "getValueType", "(", "<NUM_LIT>", ")", "=", "=", "MVT", ":", ":", "i32", ")", "return", "isRunOfOnes", "(", "(", "unsigned", ")", "N", "-", ">", "getZExtValue", "(", ")", ",", "mb", ",", "me", ")", ";", "else", "return", "false", ";", "}", "]", ">", ";", "def", "imm32SExt16", ":", "Operand", "<", "i32", ">", ",", "ImmLeaf", "<", "i32", ",", "[", "{", "return", "(", "int32_t", ")", "Imm", "=", "=", "(", "short", ")", "Imm", ";", "}", "]", ">", ";", "def", "imm64SExt16", ":", "Operand", "<", "i64", ">", ",", "ImmLeaf", "<", "i64", ",", "[", "{" ]

GCC

moxie

MD

next_suggestion

CPU

11,471

[ "}", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "return", "<STR_LIT>" ]

LLVM

Mips

CPP

stmt_completion

CPU

11,472

[ "return", "<NUM_LIT>", ";" ]

[ "unsigned", "MipsConstantIslands", "::", "getCPELogAlign", "(", "const", "MachineInstr", "*", "CPEMI", ")", "{", "assert", "(", "CPEMI", "&&", "CPEMI", "->", "getOpcode", "(", ")", "==", "Mips", "::", "CONSTPOOL_ENTRY", ")", ";", "if", "(", "!", "AlignConstantIslands", ")" ]

LLVM

AArch64

CPP

next_suggestion

CPU

11,473

[ "}" ]

[ "static", "const", "MachineOperand", "&", "getLdStRegOp", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "PairedRegOp", "=", "<NUM_LIT>", ")", "{", "assert", "(", "PairedRegOp", "<", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected register operand idx.", "<STR_LIT>", ")", ";", "unsigned", "Idx", "=", "isPairedLdSt", "(", "MI", ")", "?", "PairedRegOp", ":", "<NUM_LIT>", ";", "return", "MI", ".", "getOperand", "(", "Idx", ")", ";" ]

LLVM

SPIRV

CPP

next_suggestion

Virtual ISA

11,474

[ "}" ]

[ "void", "Initialize", "(", "MCContext", "&", "ctx", ",", "const", "TargetMachine", "&", "TM", ")", "override", "{", "TargetLoweringObjectFile", "::", "Initialize", "(", "ctx", ",", "TM", ")", ";" ]

LLVM

PowerPC

TD

stmt_completion

CPU

11,475

[ "<NUM_LIT>", ";" ]

[ "class", "X_FRT5_XO2_XO3_XO10", "<", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "bits", "<", "<NUM_LIT>", ">", "xo1", ",", "bits", "<", "<NUM_LIT>", ">", "xo2", ",", "bits", "<", "<NUM_LIT>", ">", "xo", ",", "dag", "OOL", ",", "dag", "IOL", ",", "string", "asmstr", ",", "InstrItinClass", "itin", ",", "list", "<", "dag", ">", "pattern", ">", ":", "XForm_base_r3xo", "<", "opcode", ",", "xo", ",", "OOL", ",", "IOL", ",", "asmstr", ",", "itin", ",", "pattern", ">", "{", "let", "Pattern", "=", "pattern", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "RST", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "xo1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "xo2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]

GCC

aarch64

MD

next_suggestion

CPU

11,476

[ "emit_insn", "(", "gen_aarch64_sve_cmla", "<", "sve_rot2", ">", "<", "mode", ">", "(", "operands", "[", "<NUM_LIT>", "]", ",", "tmp", "," ]

[ "(", "match_operand", ":", "SVE_FULL_I", "<NUM_LIT>", "<STR_LIT>", ")", "]", "SVE2_INT_CMUL_OP", ")", ")", "]", "<STR_LIT>", "{", "rtx", "accum", "=", "force_reg", "(", "<", "MODE", ">", "mode", ",", "CONST0_RTX", "(", "<", "MODE", ">", "mode", ")", ")", "rtx", "tmp", "=", "gen_reg_rtx", "(", "<", "MODE", ">", "mode", ")", "emit_insn", "(", "gen_aarch64_sve_cmla", "<", "sve_rot1", ">", "<", "mode", ">", "(", "tmp", ",", "accum", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]

LLVM

M68k

TD

program_repair

MPU

11,477

[ "<FIXS>", "(", "ADD32di", "MxDRD32", ":", "$", "src", ",", "tconstpool", ":", "$", "opd", ")", ">", ";", "<FIXE>", "<FIXS>", "(", "ADD32ai", "MxARD32", ":", "$", "src", ",", "tjumptable", ":", "$", "opd", ")", ">", ";", "<FIXE>", "<FIXS>", "(", "ADD32ai", "MxARD32", ":", "$", "src", ",", "tglobaladdr", ":", "$", "opd", ")", ">", ";", "<FIXE>", "<FIXS>", "(", "ADD32ai", "MxARD32", ":", "$", "src", ",", "texternalsym", ":", "$", "opd", ")", ">", ";", "<FIXE>", "<FIXS>", "(", "ADD32ai", "MxARD32", ":", "$", "src", ",", "tblockaddress", ":", "$", "opd", ")", ">", ";", "<FIXE>" ]

[ "def", ":", "Pat", "(", "i32", "(", "MxWrapper", "tblockaddress", ":", "$", "src", ")", ")", ",", "(", "MOV32ri", "tblockaddress", ":", "$", "src", ")", ">", ";", "def", ":", "Pat", "(", "add", "MxDRD32", ":", "$", "src", ",", "(", "MxWrapper", "tconstpool", ":", "$", "opd", ")", ")", ",", "<BUGS>", "(", "ADD32ri", "MxDRD32", ":", "$", "src", ",", "tconstpool", ":", "$", "opd", ")", ">", ";", "<BUGE>", "def", ":", "Pat", "(", "add", "MxARD32", ":", "$", "src", ",", "(", "MxWrapper", "tjumptable", ":", "$", "opd", ")", ")", ",", "<BUGS>", "(", "ADD32ri", "MxARD32", ":", "$", "src", ",", "tjumptable", ":", "$", "opd", ")", ">", ";", "<BUGE>", "def", ":", "Pat", "(", "add", "MxARD32", ":", "$", "src", ",", "(", "MxWrapper", "tglobaladdr", ":", "$", "opd", ")", ")", ",", "<BUGS>", "(", "ADD32ri", "MxARD32", ":", "$", "src", ",", "tglobaladdr", ":", "$", "opd", ")", ">", ";", "<BUGE>", "def", ":", "Pat", "(", "add", "MxARD32", ":", "$", "src", ",", "(", "MxWrapper", "texternalsym", ":", "$", "opd", ")", ")", ",", "<BUGS>", "(", "ADD32ri", "MxARD32", ":", "$", "src", ",", "texternalsym", ":", "$", "opd", ")", ">", ";", "<BUGE>", "def", ":", "Pat", "(", "add", "MxARD32", ":", "$", "src", ",", "(", "MxWrapper", "tblockaddress", ":", "$", "opd", ")", ")", ",", "<BUGS>", "(", "ADD32ri", "MxARD32", ":", "$", "src", ",", "tblockaddress", ":", "$", "opd", ")", ">", ";", "<BUGE>", "def", ":", "Pat", "(", "store", "(", "i32", "(", "MxWrapper", "tglobaladdr", ":", "$", "src", ")", ")", ",", "iPTR", ":", "$", "dst", ")", ",", "(", "MOV32ji", "MxARI32", ":", "$", "dst", ",", "tglobaladdr", ":", "$", "src", ")", ">", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

11,478

[ "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

11,479

[ "}" ]

[ "void", "HexagonShuffler", "::", "applySlotRestrictions", "(", ")", "{", "restrictSlot1AOK", "(", ")", ";", "restrictNoSlot1Store", "(", ")", ";" ]

LLVM

AMDGPU

TD

program_repair

GPU

11,480

[ "<FIXS>", "let", "SubtargetPredicate", "=", "isGFX10Plus", "in", "{", "let", "OtherPredicates", "=", "[", "NotHasTrue16BitInsts", "]", "in", "<FIXE>" ]

[ ">", ";", "}", "<BUGS>", "let", "SubtargetPredicate", "=", "isGFX10Plus", "in", "<BUGE>", "def", ":", "GCNPat", "(", "fma", "(", "f16", "(", "VOP3NoMods", "f32", ":", "$", "src0", ")", ")", ",", "(", "f16", "(", "VOP3NoMods", "f32", ":", "$", "src1", ")", ")", "," ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

11,481

[ "<STR_LIT>", ")", ";" ]

[ "case", "AMDGPULibFunc", "::", "I32", ":", "return", "<STR_LIT>", "i", "<STR_LIT>", ";", "case", "AMDGPULibFunc", "::", "I64", ":", "return", "<STR_LIT>", "l", "<STR_LIT>", ";", "case", "AMDGPULibFunc", "::", "F16", ":", "return", "<STR_LIT>", "Dh", "<STR_LIT>", ";", "case", "AMDGPULibFunc", "::", "F32", ":", "return", "<STR_LIT>", "f", "<STR_LIT>", ";", "case", "AMDGPULibFunc", "::", "F64", ":", "return", "<STR_LIT>", "d", "<STR_LIT>", ";", "case", "AMDGPULibFunc", "::", "IMG1DA", ":", "return", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ";", "case", "AMDGPULibFunc", "::", "IMG1DB", ":", "return", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ";", "case", "AMDGPULibFunc", "::", "IMG2DA", ":", "return", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ";", "case", "AMDGPULibFunc", "::", "IMG1D", ":", "return", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ";", "case", "AMDGPULibFunc", "::", "IMG2D", ":", "return", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ";", "case", "AMDGPULibFunc", "::", "IMG3D", ":", "return", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ";", "case", "AMDGPULibFunc", "::", "SAMPLER", ":", "return", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ";", "case", "AMDGPULibFunc", "::", "EVENT", ":", "return", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unhandled param type" ]

GCC

rs6000

CPP

stmt_completion

CPU

11,482

[ "=", "_", "_", "A", ";" ]

[ "extern", "_", "_", "inline", "void", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_storeu_ps", "(", "float", "*", "_", "_", "P", ",", "_", "_", "m128", "_", "_", "A", ")", "{", "*", "(", "_", "_", "m128_u", "*", ")", "_", "_", "P" ]

GCC

arm

CPP

stmt_completion

CPU

11,483

[ ";" ]

[ "vreinterpretq_bf16_u32", "(", "uint32x4_t", "_", "_", "a", ")", "{", "return", "(", "bfloat16x8_t", ")", "_", "_", "a" ]

LLVM

Sparc

CPP

stmt_completion

CPU

11,484

[ ")", ";" ]

[ "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "SparcSubtarget", ">", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", "=", "DebugLoc", "(", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "auto", "MFI", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MFI", ";", "for", "(", "auto", "MBBI", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "MBBI", "!=", "E", ";", "++", "MBBI", ")", "{", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(" ]

GCC

i386

CPP

next_suggestion

CPU

11,485

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_maskz_loadu_epi8", "(", "_", "_", "mmask16", "_", "_", "U", ",", "void", "const", "*", "_", "_", "P", ")", "{", "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_loaddquqi128_mask", "(", "(", "const", "char", "*", ")", "_", "_", "P", ",", "(", "_", "_", "v16qi", ")", "_", "mm_setzero_si128", "(", ")", ",", "(", "_", "_", "mmask16", ")", "_", "_", "U", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

11,486

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "A4_cround_rr", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_002cb246", ",", "TypeS_3op", ">", ",", "Enc_5ab2be", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

11,487

[ "}" ]

[ "def", "A4_boundscheck", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_85d5d03f", ",", "TypeALU64", ">", "{", "let", "isPseudo", "=", "<NUM_LIT>", ";" ]

GCC

rs6000

MD

program_repair

CPU

11,488

[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>" ]

LLVM

ARM64

CPP

next_suggestion

CPU

11,489

[ "}" ]

[ "void", "setVarArgsFPRSize", "(", "unsigned", "Size", ")", "{", "VarArgsFPRSize", "=", "Size", ";" ]

LLVM

rvex

CPP

next_suggestion

VLIW

11,490

[ "}" ]

[ "AU", ".", "addPreserved", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineLoopInfo", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineLoopInfo", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";" ]

GCC

i386

CPP

next_suggestion

CPU

11,491

[ "return", "true", ";" ]

[ "break", ";", "}", "if", "(", "num_of_st", "==", "<NUM_LIT>", ")", "return", "false", ";", "bool", "return_with_x87", "=", "false", ";", "return_with_x87", "=", "(", "crtl", "->", "return_rtx", "&&", "(", "STACK_REG_P", "(", "crtl", "->", "return_rtx", ")", ")", ")", ";", "bool", "complex_return", "=", "false", ";", "complex_return", "=", "(", "crtl", "->", "return_rtx", "&&", "COMPLEX_MODE_P", "(", "GET_MODE", "(", "crtl", "->", "return_rtx", ")", ")", ")", ";", "if", "(", "return_with_x87", ")", "if", "(", "complex_return", ")", "num_of_st", "=", "<NUM_LIT>", ";", "else", "num_of_st", "=", "<NUM_LIT>", ";", "else", "num_of_st", "=", "<NUM_LIT>", ";", "rtx", "st_reg", "=", "gen_rtx_REG", "(", "XFmode", ",", "FIRST_STACK_REG", ")", ";", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "num_of_st", ";", "i", "++", ")", "emit_insn", "(", "gen_rtx_SET", "(", "st_reg", ",", "CONST0_RTX", "(", "XFmode", ")", ")", ")", ";", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "num_of_st", ";", "i", "++", ")", "{", "rtx", "insn", ";", "insn", "=", "emit_insn", "(", "gen_rtx_SET", "(", "st_reg", ",", "st_reg", ")", ")", ";", "add_reg_note", "(", "insn", ",", "REG_DEAD", ",", "st_reg", ")", ";", "}" ]

GCC

vax

CPP

next_suggestion

CPU

11,492

[ "return", "<STR_LIT>", "addb2 %2,%0", "<STR_LIT>", ";" ]

[ "if", "(", "CONST_INT_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "(", "unsigned", "HOST_WIDE_INT", ")", "(", "-", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "<", "<NUM_LIT>", ")", "return", "<STR_LIT>", "subl3 $%n2,%1,%0", "<STR_LIT>", ";", "if", "(", "CONST_INT_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "(", "unsigned", "HOST_WIDE_INT", ")", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ">=", "<NUM_LIT>", "&&", "REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "(", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "<", "<NUM_LIT>", "&&", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ">", "-", "<NUM_LIT>", ")", "||", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ">", "<NUM_LIT>", ")", ")", "return", "<STR_LIT>", "movab %c2(%1),%0", "<STR_LIT>", ";", "if", "(", "REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "symbolic_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ")", ")", "{", "if", "(", "push_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ")", ")", "return", "<STR_LIT>", "pushab %a2[%1]", "<STR_LIT>", ";", "return", "<STR_LIT>", "movab %a2[%1],%0", "<STR_LIT>", ";", "}", "if", "(", "REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "symbolic_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ")", ")", "{", "if", "(", "push_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ")", ")", "return", "<STR_LIT>", "pushab %a1[%2]", "<STR_LIT>", ";", "return", "<STR_LIT>", "movab %a1[%2],%0", "<STR_LIT>", ";", "}", "if", "(", "flag_pic", "&&", "REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "symbolic_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ")", ")", "return", "<STR_LIT>", "movab %a2,%0;addl2 %1,%0", "<STR_LIT>", ";", "if", "(", "flag_pic", "&&", "(", "symbolic_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ")", "||", "symbolic_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ")", ")", ")", "debug_rtx", "(", "insn", ")", ";", "return", "<STR_LIT>", "addl3 %1,%2,%0", "<STR_LIT>", ";", "case", "E_HImode", ":", "if", "(", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "if", "(", "operands", "[", "<NUM_LIT>", "]", "==", "const1_rtx", ")", "return", "<STR_LIT>", "incw %0", "<STR_LIT>", ";", "if", "(", "operands", "[", "<NUM_LIT>", "]", "==", "constm1_rtx", ")", "return", "<STR_LIT>", "decw %0", "<STR_LIT>", ";", "if", "(", "CONST_INT_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "(", "unsigned", "HOST_WIDE_INT", ")", "(", "-", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "<", "<NUM_LIT>", ")", "return", "<STR_LIT>", "subw2 $%n2,%0", "<STR_LIT>", ";", "return", "<STR_LIT>", "addw2 %2,%0", "<STR_LIT>", ";", "}", "if", "(", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "return", "<STR_LIT>", "addw2 %1,%0", "<STR_LIT>", ";", "if", "(", "CONST_INT_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "(", "unsigned", "HOST_WIDE_INT", ")", "(", "-", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "<", "<NUM_LIT>", ")", "return", "<STR_LIT>", "subw3 $%n2,%1,%0", "<STR_LIT>", ";", "return", "<STR_LIT>", "addw3 %1,%2,%0", "<STR_LIT>", ";", "case", "E_QImode", ":", "if", "(", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "if", "(", "operands", "[", "<NUM_LIT>", "]", "==", "const1_rtx", ")", "return", "<STR_LIT>", "incb %0", "<STR_LIT>", ";", "if", "(", "operands", "[", "<NUM_LIT>", "]", "==", "constm1_rtx", ")", "return", "<STR_LIT>", "decb %0", "<STR_LIT>", ";", "if", "(", "CONST_INT_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "(", "unsigned", "HOST_WIDE_INT", ")", "(", "-", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "<", "<NUM_LIT>", ")", "return", "<STR_LIT>", "subb2 $%n2,%0", "<STR_LIT>", ";" ]

GCC

rs6000

MD

stmt_completion

CPU

11,493

[ "<STR_LIT>", "<STR_LIT>", ")", "]" ]

[ "(", "unspec", ":", "V8HI", "[", "(", "match_operand", ":", "V8HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V8HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V8HI", "<NUM_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

11,494

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rz", ";" ]

[ "let", "accessSize", "=", "AlignSize", ";", "let", "isNVStorable", "=", "!", "if", "(", "!", "eq", "(", "mnemonic", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "!", "if", "(", "!", "eq", "(", "RegSrc", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "let", "IClass", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "MajOp", ";" ]

LLVM

Hexagon

CPP

program_repair

DSP

11,495

[ "<FIXS>", "if", "(", "(", "!", "MID", ".", "mayLoad", "(", ")", "&&", "!", "MID", ".", "mayStore", "(", ")", ")", "||", "HII", "->", "getAddrMode", "(", "*", "MI", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "false", ";", "<FIXE>" ]

[ "NodeAddr", "StmtNode", "*", ">", "SN", "=", "UN", ".", "Addr", "->", "getOwner", "(", "*", "DFG", ")", ";", "MachineInstr", "*", "MI", "=", "SN", ".", "Addr", "->", "getCode", "(", ")", ";", "const", "MCInstrDesc", "&", "MID", "=", "MI", "->", "getDesc", "(", ")", ";", "<BUGS>", "if", "(", "(", "!", "MID", ".", "mayLoad", "(", ")", "&&", "!", "MID", ".", "mayStore", "(", ")", ")", ")", "return", "false", ";", "<BUGE>", "MachineOperand", "BaseOp", "=", "MI", "->", "getOperand", "(", "getBaseOpPosition", "(", "MI", ")", ")", ";" ]

LLVM

AMDGPU

TD

program_repair

GPU

11,496

[ "<FIXS>", "[", "FeatureR700", ",", "FeatureWavefrontSize64", ",", "FeatureVertexCache", "]", "<FIXE>" ]

[ ">", ";", "def", ":", "Processor", "<STR_LIT>", ",", "R600_VLIW5_Itin", ",", "<BUGS>", "[", "FeatureR700", ",", "FeatureWavefrontSize64", ",", "FeatureVertexCache", ",", "FeatureFP64", "]", "<BUGE>", ">", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

11,497

[ "SDValue", "Hi", "=", "extract128BitVector", "(", "Rdx", ",", "NumElts", "/", "<NUM_LIT>", ",", "DAG", ",", "DL", ")", ";" ]

[ "assert", "(", "VecVT", "==", "MVT", "::", "v16i8", "&&", "<STR_LIT>", "v16i8 reduction expected", "<STR_LIT>", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getVectorShuffle", "(", "MVT", "::", "v16i8", ",", "DL", ",", "Rdx", ",", "Rdx", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ")", ";", "Rdx", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "MVT", "::", "v16i8", ",", "Rdx", ",", "Hi", ")", ";", "Rdx", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v2i64", ",", "Rdx", ",", "getZeroVector", "(", "MVT", "::", "v16i8", ",", "Subtarget", ",", "DAG", ",", "DL", ")", ")", ";", "Rdx", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v16i8", ",", "Rdx", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "DL", ",", "VT", ",", "Rdx", ",", "Index", ")", ";", "}", "bool", "OptForSize", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ".", "hasOptSize", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "hasFastHorizontalOps", "(", ")", "&&", "!", "OptForSize", ")", "return", "SDValue", "(", ")", ";", "unsigned", "HorizOpcode", "=", "Opc", "==", "ISD", "::", "ADD", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "(", "(", "VecVT", "==", "MVT", "::", "v16i16", "||", "VecVT", "==", "MVT", "::", "v8i32", ")", "&&", "Subtarget", ".", "hasSSSE3", "(", ")", ")", "||", "(", "(", "VecVT", "==", "MVT", "::", "v8f32", "||", "VecVT", "==", "MVT", "::", "v4f64", ")", "&&", "Subtarget", ".", "hasSSE3", "(", ")", ")", ")", "{", "unsigned", "NumElts", "=", "VecVT", ".", "getVectorNumElements", "(", ")", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

11,498

[ "::", "i32", ")", ")", ";" ]

[ "EVT", "FromEltVT", "=", "FromVT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "NumElements", "=", "<NUM_LIT>", ";", "if", "(", "ToEltVT", "==", "MVT", "::", "i32", "&&", "FromEltVT", "==", "MVT", "::", "i8", ")", "NumElements", "=", "<NUM_LIT>", ";", "if", "(", "ToEltVT", "==", "MVT", "::", "f32", "&&", "FromEltVT", "==", "MVT", "::", "f16", ")", "NumElements", "=", "<NUM_LIT>", ";", "if", "(", "NumElements", "==", "<NUM_LIT>", "||", "(", "FromEltVT", "!=", "MVT", "::", "f16", "&&", "FromVT", ".", "getVectorNumElements", "(", ")", "==", "NumElements", ")", "||", "FromVT", ".", "getVectorNumElements", "(", ")", "%", "NumElements", "!=", "<NUM_LIT>", "||", "!", "isPowerOf2_32", "(", "NumElements", ")", ")", "return", "SDValue", "(", ")", ";", "LLVMContext", "&", "C", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "SDLoc", "DL", "(", "LD", ")", ";", "SDValue", "Ch", "=", "LD", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "Align", "Alignment", "=", "LD", "->", "getOriginalAlign", "(", ")", ";", "MachineMemOperand", "::", "Flags", "MMOFlags", "=", "LD", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ";", "AAMDNodes", "AAInfo", "=", "LD", "->", "getAAInfo", "(", ")", ";", "ISD", "::", "LoadExtType", "NewExtType", "=", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "SIGN_EXTEND", "?", "ISD", "::", "SEXTLOAD", ":", "ISD", "::", "ZEXTLOAD", ";", "SDValue", "Offset", "=", "DAG", ".", "getUNDEF", "(", "BasePtr", ".", "getValueType", "(", ")", ")", ";", "EVT", "NewFromVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "EVT", "::", "getIntegerVT", "(", "C", ",", "FromEltVT", ".", "getScalarSizeInBits", "(", ")", ")", ",", "NumElements", ")", ";", "EVT", "NewToVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "EVT", "::", "getIntegerVT", "(", "C", ",", "ToEltVT", ".", "getScalarSizeInBits", "(", ")", ")", ",", "NumElements", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Loads", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Chains", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "FromVT", ".", "getVectorNumElements", "(", ")", "/", "NumElements", ";", "i", "++", ")", "{", "unsigned", "NewOffset", "=", "(", "i", "*", "NewFromVT", ".", "getSizeInBits", "(", ")", ")", "/", "<NUM_LIT>", ";", "SDValue", "NewPtr", "=", "DAG", ".", "getObjectPtrOffset", "(", "DL", ",", "BasePtr", ",", "TypeSize", "::", "getFixed", "(", "NewOffset", ")", ")", ";", "SDValue", "NewLoad", "=", "DAG", ".", "getLoad", "(", "ISD", "::", "UNINDEXED", ",", "NewExtType", ",", "NewToVT", ",", "DL", ",", "Ch", ",", "NewPtr", ",", "Offset", ",", "LD", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "NewOffset", ")", ",", "NewFromVT", ",", "Alignment", ",", "MMOFlags", ",", "AAInfo", ")", ";", "Loads", ".", "push_back", "(", "NewLoad", ")", ";", "Chains", ".", "push_back", "(", "SDValue", "(", "NewLoad", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "FromEltVT", "==", "MVT", "::", "f16", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Extends", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Loads", ".", "size", "(", ")", ";", "i", "++", ")", "{", "SDValue", "LoadBC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v8f16", ",", "Loads", "[", "i", "]", ")", ";", "SDValue", "FPExt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v4f32", ",", "LoadBC", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT" ]

LLVM

Hexagon

TD

next_suggestion

DSP

11,499

[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";" ]