docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
LLVM	ARM	CPP	stmt_completion	CPU	11,600	[ "(", "I", ")", ";" ]	[ "AddOptionalDefs", "(", "BuildMI", "(", "", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "AddrReg", ")", ")", ";", "const", "IndirectBrInst", "", "IB", "=", "cast", "<", "IndirectBrInst", ">" ]
GCC	i386	MD	program_repair	CPU	11,601	[ "<FIXS>", "(", "const_string", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "(", "const_string", "<STR_LIT>", ")", "<FIXE>" ]	[ "}", "[", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "cond", "[", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "const_string", "<STR_LIT>", ")", "<BUGE>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "const_string", "<STR_LIT>", ")", "<BUGE>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "and", "(", "ne", "(", "symbol_ref", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")" ]
LLVM	Mips	TD	stmt_completion	CPU	11,602	[ ",", "MSA128HOpnd", ">", ";" ]	[ "class", "DIV_U_H_DESC", ":", "MSA_3R_DESC_BASE", "<", "<STR_LIT>", ",", "udiv" ]
LLVM	ARM	CPP	stmt_completion	CPU	11,603	[ "Alignment", "==", "Alignment", ")", ";" ]	[ "if", "(", "!", "isGPRMem", "(", ")", ")", "return", "false", ";", "if", "(", "!", "ARMMCRegisterClasses", "[", "ARM", "::", "tGPRRegClassID", "]", ".", "contains", "(", "Memory", ".", "BaseRegNum", ")", ")", "return", "false", ";", "return", "Memory", ".", "OffsetRegNum", "==", "<NUM_LIT>", "&&", "Memory", ".", "OffsetImm", "==", "nullptr", "&&", "(", "alignOK", "\|\|", "Memory", "." ]
LLVM	ARM	TD	stmt_completion	CPU	11,604	[ "HasFullFP16", ",", "DontUseNEONForFP", ",", "UseFPVMLx", "]", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "fsub_mlx", "HPR", ":", "$", "dstin", ",", "(", "fmul_su", "(", "f16", "HPR", ":", "$", "a", ")", ",", "HPR", ":", "$", "b", ")", ")", ",", "(", "VMLSH", "HPR", ":", "$", "dstin", ",", "(", "f16", "HPR", ":", "$", "a", ")", ",", "HPR", ":", "$", "b", ")", ">", ",", "Requires", "<", "[" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	11,605	[ "(", ")", ";" ]	[ "FunctionPass", "*", "llvm", "::", "createHexagonGatherPacketize", "(", ")", "{", "return", "new", "HexagonGatherPacketize" ]
LLVM	Hexagon	TD	next_suggestion	DSP	11,606	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "A2_psubf", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_4c5ba658", ",", "TypeALU32_3op", ">", ",", "Enc_9b0bc1", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	R600	CPP	next_suggestion	GPU	11,607	[ "if", "(", "ResNode", "!=", "Node", ")", "{" ]	[ "}", "const", "AMDGPUTargetLowering", "&", "Lowering", "=", "(", "", "(", "const", "AMDGPUTargetLowering", "", ")", "getTargetLowering", "(", ")", ")", ";", "for", "(", "SelectionDAG", "::", "allnodes_iterator", "I", "=", "CurDAG", "->", "allnodes_begin", "(", ")", ",", "E", "=", "CurDAG", "->", "allnodes_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "SDNode", "", "Node", "=", "I", ";", "MachineSDNode", "", "MachineNode", "=", "dyn_cast", "<", "MachineSDNode", ">", "(", "I", ")", ";", "if", "(", "!", "MachineNode", ")", "continue", ";", "SDNode", "", "ResNode", "=", "Lowering", ".", "PostISelFolding", "(", "MachineNode", ",", "", "CurDAG", ")", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	11,608	[ "<NUM_LIT>", ")", ";" ]	[ "}", ";", "auto", "IsVectorAllNegativeZero", "=", "[", "]", "(", "const", "SDNode", "", "N", ")", "{", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "false", ";", "assert", "(", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ".", "getScalarType", "(", ")", "==", "MVT", "::", "f32", "&&", "<STR_LIT>", "Unexpected vector type!", "<STR_LIT>", ")", ";", "if", "(", "ConstantPoolSDNode", "", "CP", "=", "dyn_cast", "<", "ConstantPoolSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "APInt", "AI", "=", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ")", ";", "if", "(", "const", "auto", "", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CP", "->", "getConstVal", "(", ")", ")", ")", "return", "CI", "->", "getValue", "(", ")", "==", "AI", ";", "if", "(", "const", "auto", "", "CF", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "CP", "->", "getConstVal", "(", ")", ")", ")", "return", "CF", "->", "getValue", "(", ")", "==", "APFloat", "(", "APFloat", "::", "IEEEsingle", "(", ")", ",", "AI", ")", ";", "}", "return", "false", ";", "}", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "FADD", "\|\|", "!", "Subtarget", ".", "hasFP16", "(", ")", "\|\|", "!", "AllowContract", "(", "N", "->", "getFlags", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "VT", "!=", "MVT", "::", "v8f16", "&&", "VT", "!=", "MVT", "::", "v16f16", "&&", "VT", "!=", "MVT", "::", "v32f16", ")", "return", "SDValue", "(", ")", ";", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "bool", "IsConj", ";", "SDValue", "FAddOp1", ",", "MulOp0", ",", "MulOp1", ";", "auto", "GetCFmulFrom", "=", "[", "&", "MulOp0", ",", "&", "MulOp1", ",", "&", "IsConj", ",", "&", "AllowContract", ",", "&", "IsVectorAllNegativeZero", ",", "&", "HasNoSignedZero", "]", "(", "SDValue", "N", ")", "->", "bool", "{", "if", "(", "!", "N", ".", "hasOneUse", "(", ")", "\|\|", "N", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "BITCAST", ")", "return", "false", ";", "SDValue", "Op0", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Opcode", "=", "Op0", ".", "getOpcode", "(", ")", ";", "if", "(", "Op0", ".", "hasOneUse", "(", ")", "&&", "AllowContract", "(", "Op0", "->", "getFlags", "(", ")", ")", ")", "{", "if", "(", "(", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "{", "MulOp0", "=", "Op0", ".", "getOperand", "(" ]
GCC	mmix	CPP	code_generation	CPU	11,609	[ "static", "HOST_WIDE_INT", "mmix_starting_frame_offset", "(", "void", ")", "{", "return", "(", "-", "<NUM_LIT>", "+", "(", "MMIX_CFUN_HAS_LANDING_PAD", "?", "-", "<NUM_LIT>", ":", "(", "MMIX_CFUN_NEEDS_SAVED_EH_RETURN_ADDRESS", "?", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ")", ";", "}" ]	[ "STARTING_FRAME_OFFSET", "." ]
GCC	i386	CPP	stmt_completion	CPU	11,610	[ "mask", ",", "_", "_", "m128i", "_", "_", "index", ",", "void", "const", "*", "_", "_", "addr", ",", "int", "_", "_", "scale", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mmask_i32gather_epi32", "(", "_", "_", "m128i", "_", "_", "v1_old", ",", "_", "_", "mmask8", "_", "_" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	11,611	[ ";" ]	[ "WaitExp", "->", "setImm", "(", "Wait", ".", "ExpCnt", ")", ";", "Modified", "=", "true", ";", "}", "Wait", ".", "ExpCnt", "=", "~", "<NUM_LIT>", "u", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "generateWaitcnt\\n", "<STR_LIT>", "<<", "<STR_LIT>", "Update Instr: ", "<STR_LIT>", "<<", "*", "It", ")", ";", "}", "if", "(", "WCG", "->", "createNewWaitcnt", "(", "Block", ",", "It", ",", "Wait", ")", ")", "Modified", "=", "true", ";", "return", "Modified" ]
GCC	ft32	MD	next_suggestion	MPU	11,612	[ ")", ")", ")" ]	[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>" ]
LLVM	ARM	CPP	stmt_completion	CPU	11,613	[ "~", "v", ")", ";" ]	[ "if", "(", "v", "==", "<NUM_LIT>", ")", "return", "false", ";", "return", "isShiftedMask_32", "(" ]
GCC	aarch64	MD	program_repair	CPU	11,614	[ "<FIXS>", "(", "compare", ":", "CC_ADC", "<FIXE>" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "<BUGS>", "(", "compare", ":", "CC_C", "<BUGE>", "(", "plus", ":", "DWI", ">", "(", "plus", ":", "DWI", ">", "(", "match_dup", "<NUM_LIT>", ")" ]
LLVM	Hexagon	TD	program_repair	DSP	11,615	[ "<FIXS>", "def", "Hexagon_S2_packhl", ":", "<FIXE>" ]	[ "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "/", "<BUGS>", "def", "HEXAGON_S2_packhl", ":", "<BUGE>", "di_ALU64_sisi", "<STR_LIT>", ",", "int_hexagon_S2_packhl", ">", ";", "/", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "", "*" ]
LLVM	PowerPC	TD	program_repair	CPU	11,616	[ "<FIXS>", ":", "X_VT5_VA5_VB5", "opcode", ",", "xo", ",", "opc", ",", "pattern", ">", ",", "isRecordForm", ";", "<FIXE>" ]	[ "class", "X_VT5_VA5_VB5_Ro", "bits", "<NUM_LIT>", ">", "opcode", ",", "bits", "<NUM_LIT>", ">", "xo", ",", "string", "opc", ",", "list", "dag", ">", "pattern", ">", "<BUGS>", ":", "X_VT5_VA5_VB5", "opcode", ",", "xo", ",", "opc", ",", "pattern", ">", ",", "isDOT", ";", "<BUGE>", "class", "X_VT5_VA5_VB5_FMA", "bits", "<NUM_LIT>", ">", "opcode", ",", "bits", "<NUM_LIT>", ">", "xo", ",", "string", "opc", "," ]
GCC	rs6000	CPP	code_generation	CPU	11,617	[ "void", "rs6000_expand_float128_convert", "(", "rtx", "dest", ",", "rtx", "src", ",", "bool", "unsigned_p", ")", "{", "machine_mode", "dest_mode", "=", "GET_MODE", "(", "dest", ")", ";", "machine_mode", "src_mode", "=", "GET_MODE", "(", "src", ")", ";", "convert_optab", "cvt", "=", "unknown_optab", ";", "bool", "do_move", "=", "false", ";", "rtx", "libfunc", "=", "NULL_RTX", ";", "rtx", "dest2", ";", "typedef", "rtx", "(", "*", "rtx_2func_t", ")", "(", "rtx", ",", "rtx", ")", ";", "rtx_2func_t", "hw_convert", "=", "(", "rtx_2func_t", ")", "<NUM_LIT>", ";", "size_t", "kf_or_tf", ";", "struct", "hw_conv_t", "{", "rtx_2func_t", "from_df", ";", "rtx_2func_t", "from_sf", ";", "rtx_2func_t", "from_si_sign", ";", "rtx_2func_t", "from_si_uns", ";", "rtx_2func_t", "from_di_sign", ";", "rtx_2func_t", "from_di_uns", ";", "rtx_2func_t", "to_df", ";", "rtx_2func_t", "to_sf", ";", "rtx_2func_t", "to_si_sign", ";", "rtx_2func_t", "to_si_uns", ";", "rtx_2func_t", "to_di_sign", ";", "rtx_2func_t", "to_di_uns", ";", "}", "hw_conversions", "[", "<NUM_LIT>", "]", "=", "{", "{", "gen_extenddfkf2_hw", ",", "gen_extendsfkf2_hw", ",", "gen_float_kfsi2_hw", ",", "gen_floatuns_kfsi2_hw", ",", "gen_float_kfdi2_hw", ",", "gen_floatuns_kfdi2_hw", ",", "gen_trunckfdf2_hw", ",", "gen_trunckfsf2_hw", ",", "gen_fix_kfsi2_hw", ",", "gen_fixuns_kfsi2_hw", ",", "gen_fix_kfdi2_hw", ",", "gen_fixuns_kfdi2_hw", ",", "}", ",", "{", "gen_extenddftf2_hw", ",", "gen_extendsftf2_hw", ",", "gen_float_tfsi2_hw", ",", "gen_floatuns_tfsi2_hw", ",", "gen_float_tfdi2_hw", ",", "gen_floatuns_tfdi2_hw", ",", "gen_trunctfdf2_hw", ",", "gen_trunctfsf2_hw", ",", "gen_fix_tfsi2_hw", ",", "gen_fixuns_tfsi2_hw", ",", "gen_fix_tfdi2_hw", ",", "gen_fixuns_tfdi2_hw", ",", "}", ",", "}", ";", "if", "(", "dest_mode", "==", "src_mode", ")", "gcc_unreachable", "(", ")", ";", "if", "(", "MEM_P", "(", "src", ")", ")", "src", "=", "force_reg", "(", "src_mode", ",", "src", ")", ";", "if", "(", "MEM_P", "(", "dest", ")", ")", "{", "rtx", "tmp", "=", "gen_reg_rtx", "(", "dest_mode", ")", ";", "rs6000_expand_float128_convert", "(", "tmp", ",", "src", ",", "unsigned_p", ")", ";", "rs6000_emit_move", "(", "dest", ",", "tmp", ",", "dest_mode", ")", ";", "return", ";", "}", "if", "(", "FLOAT128_IEEE_P", "(", "dest_mode", ")", ")", "{", "if", "(", "dest_mode", "==", "KFmode", ")", "kf_or_tf", "=", "<NUM_LIT>", ";", "else", "if", "(", "dest_mode", "==", "TFmode", ")", "kf_or_tf", "=", "<NUM_LIT>", ";", "else", "gcc_unreachable", "(", ")", ";", "switch", "(", "src_mode", ")", "{", "case", "E_DFmode", ":", "cvt", "=", "sext_optab", ";", "hw_convert", "=", "hw_conversions", "[", "kf_or_tf", "]", ".", "from_df", ";", "break", ";", "case", "E_SFmode", ":", "cvt", "=", "sext_optab", ";", "hw_convert", "=", "hw_conversions", "[", "kf_or_tf", "]", ".", "from_sf", ";", "break", ";", "case", "E_KFmode", ":", "case", "E_IFmode", ":", "case", "E_TFmode", ":", "if", "(", "FLOAT128_IBM_P", "(", "src_mode", ")", ")", "cvt", "=", "sext_optab", ";", "else", "do_move", "=", "true", ";", "break", ";", "case", "E_SImode", ":", "if", "(", "unsigned_p", ")", "{", "cvt", "=", "ufloat_optab", ";", "hw_convert", "=", "hw_conversions", "[", "kf_or_tf", "]", ".", "from_si_uns", ";", "}", "else", "{", "cvt", "=", "sfloat_optab", ";", "hw_convert", "=", "hw_conversions", "[", "kf_or_tf", "]", ".", "from_si_sign", ";", "}", "break", ";", "case", "E_DImode", ":", "if", "(", "unsigned_p", ")", "{", "cvt", "=", "ufloat_optab", ";", "hw_convert", "=", "hw_conversions", "[", "kf_or_tf", "]", ".", "from_di_uns", ";", "}", "else", "{", "cvt", "=", "sfloat_optab", ";", "hw_convert", "=", "hw_conversions", "[", "kf_or_tf", "]", ".", "from_di_sign", ";", "}", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "else", "if", "(", "FLOAT128_IEEE_P", "(", "src_mode", ")", ")", "{", "if", "(", "src_mode", "==", "KFmode", ")", "kf_or_tf", "=", "<NUM_LIT>", ";", "else", "if", "(", "src_mode", "==", "TFmode", ")", "kf_or_tf", "=", "<NUM_LIT>", ";", "else", "gcc_unreachable", "(", ")", ";", "switch", "(", "dest_mode", ")", "{", "case", "E_DFmode", ":", "cvt", "=", "trunc_optab", ";", "hw_convert", "=", "hw_conversions", "[", "kf_or_tf", "]", ".", "to_df", ";", "break", ";", "case", "E_SFmode", ":", "cvt", "=", "trunc_optab", ";", "hw_convert", "=", "hw_conversions", "[", "kf_or_tf", "]", ".", "to_sf", ";", "break", ";", "case", "E_KFmode", ":", "case", "E_IFmode", ":", "case", "E_TFmode", ":", "if", "(", "FLOAT128_IBM_P", "(", "dest_mode", ")", ")", "cvt", "=", "trunc_optab", ";", "else", "do_move", "=", "true", ";", "break", ";", "case", "E_SImode", ":", "if", "(", "unsigned_p", ")", "{", "cvt", "=", "ufix_optab", ";", "hw_convert", "=", "hw_conversions", "[", "kf_or_tf", "]", ".", "to_si_uns", ";", "}", "else", "{", "cvt", "=", "sfix_optab", ";", "hw_convert", "=", "hw_conversions", "[", "kf_or_tf", "]", ".", "to_si_sign", ";", "}", "break", ";", "case", "E_DImode", ":", "if", "(", "unsigned_p", ")", "{", "cvt", "=", "ufix_optab", ";", "hw_convert", "=", "hw_conversions", "[", "kf_or_tf", "]", ".", "to_di_uns", ";", "}", "else", "{", "cvt", "=", "sfix_optab", ";", "hw_convert", "=", "hw_conversions", "[", "kf_or_tf", "]", ".", "to_di_sign", ";", "}", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "else", "if", "(", "FLOAT128_IBM_P", "(", "dest_mode", ")", "&&", "FLOAT128_IBM_P", "(", "src_mode", ")", ")", "do_move", "=", "true", ";", "else", "gcc_unreachable", "(", ")", ";", "if", "(", "do_move", ")", "emit_insn", "(", "gen_rtx_SET", "(", "dest", ",", "gen_rtx_FLOAT_EXTEND", "(", "dest_mode", ",", "src", ")", ")", ")", ";", "else", "if", "(", "TARGET_FLOAT128_HW", "&&", "hw_convert", ")", "emit_insn", "(", "(", "hw_convert", ")", "(", "dest", ",", "src", ")", ")", ";", "else", "if", "(", "cvt", "!=", "unknown_optab", ")", "{", "libfunc", "=", "convert_optab_libfunc", "(", "cvt", ",", "dest_mode", ",", "src_mode", ")", ";", "gcc_assert", "(", "libfunc", "!=", "NULL_RTX", ")", ";", "dest2", "=", "emit_library_call_value", "(", "libfunc", ",", "dest", ",", "LCT_CONST", ",", "dest_mode", ",", "src", ",", "src_mode", ")", ";", "gcc_assert", "(", "dest2", "!=", "NULL_RTX", ")", ";", "if", "(", "!", "rtx_equal_p", "(", "dest", ",", "dest2", ")", ")", "emit_move_insn", "(", "dest", ",", "dest2", ")", ";", "}", "else", "gcc_unreachable", "(", ")", ";", "return", ";", "}" ]	[ "Expand", "floating", "point", "conversion", "to/from", "__float128", "and", "__ibm128", "." ]
GCC	avr	CPP	stmt_completion	MPU	11,618	[ "<STR_LIT>", ")", ";" ]	[ "for", "(", "mcu", "=", "avr_mcu_types", ";", "mcu", "->", "name", ";", "mcu", "++", ")", "{", "if", "(", "mcu", "->", "macro", "==", "NULL", ")", "{", "arch_id", "=", "mcu", "->", "arch_id", ";", "print_mcus", "(", "n_mcus", ")", ";", "n_mcus", "=", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "avr_texinfo", ")", ";", "i", "++", ")", "if", "(", "arch_id", "==", "avr_texinfo", "[", "i", "]", ".", "arch_id", ")", "printf", "(", "<STR_LIT>", "@item %s\\n%s\\n", "<STR_LIT>", ",", "mcu", "->", "name", ",", "avr_texinfo", "[", "i", "]", ".", "texinfo", ")", ";", "}", "else", "if", "(", "arch_id", "==", "(", "enum", "avr_arch_id", ")", "mcu", "->", "arch_id", ")", "{", "mcus", "[", "n_mcus", "++", "]", "=", "mcu", ";", "}", "}", "print_mcus", "(", "n_mcus", ")", ";", "printf", "(", "<STR_LIT>", "@end table\\n" ]
LLVM	CSKY	CPP	program_repair	CPU	11,619	[ "<FIXS>", "llvm_unreachable", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "<FIXE>" ]	[ "Scale", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "<BUGS>", "assert", "(", "<NUM_LIT>", ")", ";", "break", ";", "<BUGE>", "}", "unsigned", "MaxOffs", "=", "(", "(", "<NUM_LIT>", "<<", "(", "Bits", "-", "<NUM_LIT>", ")", ")", "-", "<NUM_LIT>", ")", "*", "Scale", ";" ]
GCC	sh	MD	next_suggestion	CPU	11,620	[ "<STR_LIT>" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "sqrt", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
LLVM	Hexagon	TD	stmt_completion	DSP	11,621	[ "=", "<NUM_LIT>", ";" ]	[ "def", "J4_cmpgtu_f_jumpnv_nt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Ns8", ",", "IntRegs", ":", "$", "Rt32", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_9bfd761f", ",", "TypeNCJ", ">", ",", "Enc_c9a18e", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]
LLVM	Hexagon	TD	next_suggestion	DSP	11,622	[ "let", "Defs", "=", "[", "PC", "]", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	11,623	[ "<NUM_LIT>", ";" ]	[ "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isMoveImm", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=" ]
GCC	rs6000	MD	stmt_completion	CPU	11,624	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_bypass", "<NUM_LIT>" ]
GCC	i386	CPP	stmt_completion	CPU	11,625	[ ")", ")", ">", "<NUM_LIT>", ")", ";" ]	[ "return", "(", "SSE_REG_P", "(", "exp", ")", "&&", "!", "EXT_REX_SSE_REG_P", "(", "exp", ")", "&&", "GET_MODE_BITSIZE", "(", "GET_MODE", "(", "exp" ]
GCC	tilegx	MD	next_suggestion	VLIW	11,626	[ "]", ")" ]	[ "(", "define_constants", "[", "(", "TILEGX_LAST_LATENCY_1_INSN", "<NUM_LIT>", ")", "(", "TILEGX_LAST_LATENCY_2_INSN", "<NUM_LIT>", ")", "(", "TILEGX_LAST_LATENCY_INSN", "<NUM_LIT>", ")" ]
GCC	rs6000	CPP	stmt_completion	CPU	11,627	[ "(", "_", "_", "v16qi", ")", "_", "_", "Y", ")", ";" ]	[ "return", "(", "_", "_", "m128i", ")", "vec_min", "(", "(", "_", "_", "v16qi", ")", "_", "_", "X", "," ]
GCC	nds32	MD	stmt_completion	CPU	11,628	[ "<STR_LIT>", ")" ]	[ "(", "define_automaton" ]
GCC	mcore	MD	stmt_completion	MPU	11,629	[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", ")" ]	[ "(", "define_split", "[", "(", "parallel", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ne", ":", "SI", "(", "gt", ":", "CC", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "CC", "<NUM_LIT>", ")", "(", "lt", ":", "CC", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "eq", ":", "SI", "(", "reg", ":", "CC", "<NUM_LIT>", ")" ]
GCC	sparc	CPP	stmt_completion	CPU	11,630	[ "<NUM_LIT>", ")", "{" ]	[ "high_bits", "=", "(", "(", "INTVAL", "(", "op1", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";", "low_bits", "=", "(", "INTVAL", "(", "op1", ")", "&", "<NUM_LIT>", ")", ";", "analyze_64bit_constant", "(", "high_bits", ",", "low_bits", ",", "&", "highest_bit_set", ",", "&", "lowest_bit_set", ",", "&", "all_bits_between_are_set", ")", ";", "if", "(", "(", "(", "highest_bit_set", "==", "<NUM_LIT>", "\|\|", "lowest_bit_set", "==", "<NUM_LIT>", ")", "&&", "all_bits_between_are_set", "!=", "<NUM_LIT>", ")", "\|\|", "(", "(", "highest_bit_set", "-", "lowest_bit_set", ")", "<", "<NUM_LIT>", ")", ")", "{", "HOST_WIDE_INT", "the_const", "=", "-", "<NUM_LIT>", ";", "int", "shift", "=", "lowest_bit_set", ";", "if", "(", "(", "highest_bit_set", "!=", "<NUM_LIT>", "&&", "lowest_bit_set", "!=", "<NUM_LIT>", ")", "\|\|", "all_bits_between_are_set", "==", "<NUM_LIT>", ")", "{", "the_const", "=", "create_simple_focus_bits", "(", "high_bits", ",", "low_bits", ",", "lowest_bit_set", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "lowest_bit_set", "==", "<NUM_LIT>", ")", "shift", "=", "-", "(", "<NUM_LIT>", "-", "highest_bit_set", ")", ";", "gcc_assert", "(", "SPARC_SIMM13_P", "(", "the_const", ")", ")", ";", "gcc_assert", "(", "shift", "!=", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_safe_SET64", "(", "temp", ",", "the_const", ")", ")", ";", "if", "(", "shift", ">", "<NUM_LIT>", ")", "emit_insn", "(", "gen_rtx_SET", "(", "op0", ",", "gen_rtx_ASHIFT", "(", "DImode", ",", "temp", ",", "GEN_INT", "(", "shift", ")", ")", ")", ")", ";", "else", "if", "(", "shift", "<", "<NUM_LIT>", ")", "emit_insn", "(", "gen_rtx_SET", "(", "op0", ",", "gen_rtx_LSHIFTRT", "(", "DImode", ",", "temp", ",", "GEN_INT", "(", "-", "shift", ")", ")", ")", ")", ";", "return", ";", "}", "if", "(", "(", "highest_bit_set", "-", "lowest_bit_set", ")", "<", "<NUM_LIT>", ")", "{", "unsigned", "HOST_WIDE_INT", "focus_bits", "=", "create_simple_focus_bits", "(", "high_bits", ",", "low_bits", ",", "lowest_bit_set", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "SPARC_SETHI_P", "(", "focus_bits", ")", ")", ";", "gcc_assert", "(", "lowest_bit_set", "!=", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_safe_HIGH64", "(", "temp", ",", "focus_bits", ")", ")", ";", "if", "(", "lowest_bit_set", "<", "<NUM_LIT>", ")", "emit_insn", "(", "gen_rtx_SET", "(", "op0", ",", "gen_rtx_LSHIFTRT", "(", "DImode", ",", "temp", ",", "GEN_INT", "(", "<NUM_LIT>", "-", "lowest_bit_set", ")", ")", ")", ")", ";", "else", "if", "(", "lowest_bit_set", ">", "<NUM_LIT>", ")", "emit_insn", "(", "gen_rtx_SET", "(", "op0", ",", "gen_rtx_ASHIFT", "(", "DImode", ",", "temp", ",", "GEN_INT", "(", "lowest_bit_set", "-", "<NUM_LIT>", ")", ")", ")", ")", ";", "return", ";", "}", "if", "(", "high_bits", "==", "<NUM_LIT>", "\|\|", "high_bits", "==", "<NUM_LIT>", ")", "{", "sparc_emit_set_const64_quick1", "(", "op0", ",", "temp", ",", "low_bits", ",", "(", "high_bits", "==", "<NUM_LIT>", ")", ")", ";", "return", ";", "}", "if", "(", "low_bits", "==" ]
LLVM	X86	CPP	code_generation	CPU	11,631	[ "X86TargetLowering", "::", "ConstraintType", "X86TargetLowering", "::", "getConstraintType", "(", "const", "std", "::", "string", "&", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "case", "'", "A", "'", ":", "return", "C_Register", ";", "case", "'", "f", "'", ":", "case", "'", "r", "'", ":", "case", "'", "R", "'", ":", "case", "'", "l", "'", ":", "case", "'", "q", "'", ":", "case", "'", "Q", "'", ":", "case", "'", "x", "'", ":", "case", "'", "y", "'", ":", "case", "'", "Y", "'", ":", "return", "C_RegisterClass", ";", "case", "'", "e", "'", ":", "case", "'", "Z", "'", ":", "return", "C_Other", ";", "default", ":", "break", ";", "}", "}", "return", "TargetLowering", "::", "getConstraintType", "(", "Constraint", ")", ";", "}" ]	[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]
GCC	mips	MD	next_suggestion	CPU	11,632	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	ia64	MD	program_repair	CPU	11,633	[ "<FIXS>", "int", "mask", "=", "<NUM_LIT>", "<FIXE>", "<FIXS>", "mask", "\|", "=", "(", "<NUM_LIT>", "-", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "<NUM_LIT>", "\|", "=", "(", "<NUM_LIT>", "-", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "<NUM_LIT>", "\|", "=", "(", "<NUM_LIT>", "-", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "<NUM_LIT>", "\|", "=", "<NUM_LIT>", "-", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "<FIXE>", "<FIXS>", "mask", "\|", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "<FIXE>" ]	[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", ")", ")", "]", "<STR_LIT>", "{", "<BUGS>", "int", "mask", "<BUGE>", "if", "(", "TARGET_BIG_ENDIAN", ")", "{", "<BUGS>", "mask", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "<NUM_LIT>", "\|", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "<NUM_LIT>", "\|", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "mask", "\|", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "<NUM_LIT>", "<BUGE>", "}", "else", "{", "<BUGS>", "mask", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "<BUGE>", "mask", "\|", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "<NUM_LIT>", "\|", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "<NUM_LIT>", "\|", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "<NUM_LIT>" ]
LLVM	ARM	CPP	next_suggestion	CPU	11,634	[ "}" ]	[ "if", "(", "Opc", "==", "ARM", "::", "ADJCALLSTACKDOWN", "\|\|", "Opc", "==", "ARM", "::", "tADJCALLSTACKDOWN", ")", "{", "emitCallSPUpdate", "(", "MBB", ",", "I", ",", "TII", ",", "dl", ",", "", "RegInfo", ",", "-", "Amount", ")", ";", "}", "else", "{", "assert", "(", "Opc", "==", "ARM", "::", "ADJCALLSTACKUP", "\|\|", "Opc", "==", "ARM", "::", "tADJCALLSTACKUP", ")", ";", "emitCallSPUpdate", "(", "MBB", ",", "I", ",", "TII", ",", "dl", ",", "", "RegInfo", ",", "Amount", ")", ";", "}", "}", "}", "return", "MBB", ".", "erase", "(", "I", ")", ";" ]
GCC	i386	CPP	stmt_completion	CPU	11,635	[ "_", "_", "A", ";" ]	[ "extern", "_", "_", "inline", "void", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_store1_ps", "(", "float", "*", "_", "_", "P", ",", "_", "_", "m128", "_", "_", "A", ")", "{", "_", "_", "v4sf", "_", "_", "va", "=", "(", "_", "_", "v4sf", ")" ]
GCC	s390	CPP	program_repair	MPU	11,636	[ "<FIXS>", "{", "rtx", "addr", ",", "pool_ref", "=", "NULL_RTX", ";", "find_constant_pool_ref", "(", "PATTERN", "(", "insn", ")", ",", "&", "pool_ref", ")", ";", "if", "(", "pool_ref", ")", "{", "<FIXE>", "<FIXS>", "replace_constant_pool_ref", "(", "&", "PATTERN", "(", "insn", ")", ",", "pool_ref", ",", "addr", ")", ";", "INSN_CODE", "(", "insn", ")", "=", "-", "<NUM_LIT>", ";", "}", "}", "<FIXE>" ]	[ "replace_ltrel_base", "(", "&", "PATTERN", "(", "insn", ")", ")", ";", "if", "(", "NONJUMP_INSN_P", "(", "insn", ")", "\|\|", "CALL_P", "(", "insn", ")", ")", "<BUGS>", "{", "rtx", "addr", ",", "pool_ref", "=", "NULL_RTX", ";", "find_constant_pool_ref", "(", "PATTERN", "(", "insn", ")", ",", "&", "pool_ref", ")", ";", "if", "(", "pool_ref", ")", "{", "<BUGE>", "if", "(", "s390_execute_label", "(", "insn", ")", ")", "addr", "=", "s390_find_execute", "(", "pool", ",", "insn", ")", ";", "elseaddr", "=", "s390_find_constant", "(", "pool", ",", "get_pool_constant", "(", "pool_ref", ")", ",", "get_pool_mode", "(", "pool_ref", ")", ")", ";", "<BUGS>", "replace_constant_pool_ref", "(", "&", "PATTERN", "(", "insn", ")", ",", "pool_ref", ",", "addr", ")", ";", "INSN_CODE", "(", "insn", ")", "=", "-", "<NUM_LIT>", ";", "}", "}", "<BUGE>", "}" ]
LLVM	ARM	CPP	program_repair	CPU	11,637	[ "<FIXS>", "if", "(", "strncmp", "(", "Str", ",", "BaseTAI", "::", "CommentString", ",", "strlen", "(", "BaseTAI", "::", "CommentString", ")", ")", "==", "-", "<NUM_LIT>", ")", "<FIXE>" ]	[ "break", ";", "}", "<BUGS>", "if", "(", "strncmp", "(", "Str", ",", "CommentString", ",", "strlen", "(", "CommentString", ")", ")", "==", "-", "<NUM_LIT>", ")", "<BUGE>", "atInsnStart", "=", "false", ";", "else", "if", "(", "*", "Str", "==", "'", ".", "'", "&&", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "{" ]
GCC	arm	CPP	stmt_completion	CPU	11,638	[ ")", "return", "true", ";" ]	[ "static", "bool", "aarch_macro_fusion_pair_p", "(", "rtx_insn", "", "prev", ",", "rtx_insn", "", "curr", ")", "{", "rtx", "prev_set", "=", "single_set", "(", "prev", ")", ";", "rtx", "curr_set", "=", "single_set", "(", "curr", ")", ";", "if", "(", "!", "prev_set", "\|\|", "!", "curr_set", ")", "return", "false", ";", "if", "(", "any_condjump_p", "(", "curr", ")", ")", "return", "false", ";", "if", "(", "!", "arm_macro_fusion_p", "(", ")", ")", "return", "false", ";", "if", "(", "current_tune", "->", "fusible_ops", "&", "tune_params", "::", "FUSE_AES_AESMC", "&&", "aarch_crypto_can_dual_issue", "(", "prev", ",", "curr", ")" ]
GCC	arm	CPP	stmt_completion	CPU	11,639	[ "_", "bu", "=", "{", "_", "_", "b", "}", ";" ]	[ "vst2_s16", "(", "int16_t", "*", "_", "_", "a", ",", "int16x4x2_t", "_", "_", "b", ")", "{", "union", "{", "int16x4x2_t", "_", "_", "i", ";", "_", "_", "builtin_neon_ti", "_", "_", "o", ";", "}", "_" ]
LLVM	Hexagon	TD	stmt_completion	DSP	11,640	[ ";" ]	[ "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "LC0", ",", "P3", ",", "SA0", ",", "USR", "]", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>" ]
GCC	rs6000	MD	program_repair	CPU	11,641	[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "[", "(", "set", "(", "match_operand", ":", "VEC_F", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "VEC_F", "(", "match_operand", ":", "VEC_F", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VEC_F", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "{", "if", "(", "MODE", ">", "mode", "=", "=", "V4SFmode", "&", "&", "VECTOR_UNIT_ALTIVEC_P", "(", "MODE", ">", "mode", ")", ")", "{" ]
LLVM	AArch64	TD	stmt_completion	CPU	11,642	[ "<NUM_LIT>", ">", ";" ]	[ "def", ":", "PRFM", "<", "<STR_LIT>", "," ]
LLVM	Sparc	CPP	next_suggestion	CPU	11,643	[ "Op", "->", "EndLoc", "=", "E", ";" ]	[ "Op", "->", "Reg", ".", "Kind", "=", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "Kind", ";", "Op", "->", "StartLoc", "=", "S", ";" ]
LLVM	PowerPC	TD	stmt_completion	CPU	11,644	[ "$", "src", ")", ")", ";" ]	[ "def", "ScalarLoads", "{", "dag", "Li8", "=", "(", "i32", "(", "extloadi8", "xoaddr", ":", "$", "src", ")", ")", ";", "dag", "ZELi8", "=", "(", "i32", "(", "zextloadi8", "xoaddr", ":", "$", "src", ")", ")", ";", "dag", "ZELi8i64", "=", "(", "i64", "(", "zextloadi8", "xoaddr", ":", "$", "src", ")", ")", ";", "dag", "SELi8", "=", "(", "i32", "(", "sext_inreg", "(", "extloadi8", "xoaddr", ":", "$", "src", ")", ",", "i8", ")", ")", ";", "dag", "SELi8i64", "=", "(", "i64", "(", "sext_inreg", "(", "extloadi8", "xoaddr", ":", "$", "src", ")", ",", "i8", ")", ")", ";", "dag", "Li16", "=", "(", "i32", "(", "extloadi16", "xoaddr", ":" ]
LLVM	AArch64	TD	stmt_completion	CPU	11,645	[ "simm7s4", ",", "<STR_LIT>", ">", ";" ]	[ "def", "LDPSpost", ":", "LoadPairPostIdx", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "FPR32Op", "," ]
LLVM	SystemZ	CPP	program_repair	CPU	11,646	[ "<FIXS>", "void", "SystemZMCAsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "<FIXE>" ]	[ "return", "Infos", "[", "Kind", "-", "FirstTargetFixupKind", "]", ";", "}", "<BUGS>", "void", "SystemZMCAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "<BUGE>", "MutableArrayRef", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ",", "MCContext", "&", "Ctx", ")", "const", "{", "MCFixupKind", "Kind", "=", "Fixup", ".", "getKind", "(", ")", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	11,647	[ ";" ]	[ "def", "tc_9ad9998f", ":", "InstrItinClass" ]
LLVM	ARM64	CPP	next_suggestion	CPU	11,648	[ "}" ]	[ "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableDeadRegisterElimination", ")", "addPass", "(", "createARM64DeadRegisterDefinitions", "(", ")", ")", ";", "return", "true", ";" ]
GCC	rs6000	MD	stmt_completion	CPU	11,649	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>" ]
GCC	mips	CPP	stmt_completion	CPU	11,650	[ "op1", ")", ")", ";" ]	[ "t1", "=", "gen_reg_rtx", "(", "vmode", ")", ";", "emit_insn", "(", "cmp", "(", "tc", ",", "op0", ",", "op1", ")", ")", ";", "x", "=", "gen_rtx_AND", "(", "vmode", ",", "tc", ",", "(", "min_p", "?", "op1", ":", "op0", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "t0", ",", "x", ")", ")", ";", "x", "=", "gen_rtx_NOT", "(", "vmode", ",", "tc", ")", ";", "x", "=", "gen_rtx_AND", "(", "vmode", ",", "x", ",", "(", "min_p", "?", "op0", ":" ]
GCC	pa	MD	stmt_completion	CPU	11,651	[ ")", ")" ]	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	X86	CPP	next_suggestion	CPU	11,652	[ "SDValue", "ToV2F64", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v2f64", ",", "BV", ")", ";" ]	[ "if", "(", "SrcVT", "==", "MVT", "::", "v2i32", "\|\|", "SrcVT", "==", "MVT", "::", "v4i16", "\|\|", "SrcVT", "==", "MVT", "::", "v8i8", ")", "{", "assert", "(", "Subtarget", "->", "hasSSE2", "(", ")", "&&", "<STR_LIT>", "Requires at least SSE2!", "<STR_LIT>", ")", ";", "if", "(", "DstVT", "!=", "MVT", "::", "f64", ")", "return", "SDValue", "(", ")", ";", "SDValue", "InVec", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "NumElts", "=", "SrcVT", ".", "getVectorNumElements", "(", ")", ";", "MVT", "SVT", "=", "SrcVT", ".", "getVectorElementType", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Elts", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NumElts", ";", "i", "!=", "e", ";", "++", "i", ")", "Elts", ".", "push_back", "(", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "dl", ",", "SVT", ",", "InVec", ",", "DAG", ".", "getIntPtrConstant", "(", "i", ",", "dl", ")", ")", ")", ";", "Elts", ".", "append", "(", "NumElts", ",", "DAG", ".", "getUNDEF", "(", "SVT", ")", ")", ";", "EVT", "NewVT", "=", "EVT", "::", "getVectorVT", "(", "", "DAG", ".", "getContext", "(", ")", ",", "SVT", ",", "NumElts", "", "<NUM_LIT>", ")", ";", "SDValue", "BV", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_VECTOR", ",", "dl", ",", "NewVT", ",", "Elts", ")", ";" ]
GCC	sparc	MD	next_suggestion	CPU	11,653	[ "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]" ]	[ "[", "(", "set", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "P", "[", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	rs6000	MD	next_suggestion	CPU	11,654	[ "<STR_LIT>" ]	[ "[", "(", "set", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_select", ":", "V4SI", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "]", "<STR_LIT>" ]
GCC	pa	MD	program_repair	CPU	11,655	[ "<FIXS>", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", ")", "<FIXE>" ]	[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extend", ":", "SI", "(", "mem", ":", "HI", "(", "plus", ":", "SI", "<BUGS>", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "HI", "(", "plus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "<BUGE>", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	11,656	[ "}" ]	[ "bool", "hasUnalignedBufferAccessEnabled", "(", ")", "const", "{", "return", "UnalignedBufferAccess", "&&", "UnalignedAccessMode", ";" ]
GCC	arm	CPP	next_suggestion	CPU	11,657	[ "arm_emit_multi_reg_pop", "(", "saved_regs_mask", ")", ";" ]	[ "void", "thumb2_expand_return", "(", "bool", "simple_return", ")", "{", "int", "i", ",", "num_regs", ";", "unsigned", "long", "saved_regs_mask", ";", "arm_stack_offsets", "*", "offsets", ";", "offsets", "=", "arm_get_frame_offsets", "(", ")", ";", "saved_regs_mask", "=", "offsets", "->", "saved_regs_mask", ";", "for", "(", "i", "=", "<NUM_LIT>", ",", "num_regs", "=", "<NUM_LIT>", ";", "i", "<=", "LAST_ARM_REGNUM", ";", "i", "++", ")", "if", "(", "saved_regs_mask", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", "num_regs", "++", ";", "if", "(", "!", "simple_return", "&&", "saved_regs_mask", ")", "{", "gcc_assert", "(", "!", "IS_CMSE_ENTRY", "(", "arm_current_func_type", "(", ")", ")", ")", ";", "if", "(", "num_regs", "==", "<NUM_LIT>", ")", "{", "rtx", "par", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "rtvec_alloc", "(", "<NUM_LIT>", ")", ")", ";", "rtx", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "PC_REGNUM", ")", ";", "rtx", "addr", "=", "gen_rtx_MEM", "(", "SImode", ",", "gen_rtx_POST_INC", "(", "SImode", ",", "stack_pointer_rtx", ")", ")", ";", "set_mem_alias_set", "(", "addr", ",", "get_frame_alias_set", "(", ")", ")", ";", "XVECEXP", "(", "par", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "=", "ret_rtx", ";", "XVECEXP", "(", "par", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "=", "gen_rtx_SET", "(", "reg", ",", "addr", ")", ";", "RTX_FRAME_RELATED_P", "(", "XVECEXP", "(", "par", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "=", "<NUM_LIT>", ";", "emit_jump_insn", "(", "par", ")", ";", "}", "else", "{", "saved_regs_mask", "&=", "~", "(", "<NUM_LIT>", "<<", "LR_REGNUM", ")", ";", "saved_regs_mask", "\|=", "(", "<NUM_LIT>", "<<", "PC_REGNUM", ")", ";" ]
GCC	rs6000	CPP	stmt_completion	CPU	11,658	[ "<NUM_LIT>", ";" ]	[ "bool", "res", "=", "can_be_rotated_to_lowbits", "(", "~", "c", ",", "<NUM_LIT>", ",", "&", "rot", ")", ";", "return", "res", "&&", "rot", ">" ]
GCC	arm	CPP	stmt_completion	CPU	11,659	[ "ARM_FUSE_NOTHING", ";" ]	[ "return", "current_tune", "->", "fuseable_ops", "!=" ]
LLVM	AArch64	TD	next_suggestion	CPU	11,660	[ "}" ]	[ "def", "A64FXWrite_4Cyc_NGI24", ":", "SchedWriteRes", "<", "[", "A64FXGI24", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	11,661	[ "if", "(", "MRI", "->", "hasOneUse", "(", "DefMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "DefMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "NewImm", ")", ";" ]	[ "case", "PPC", "::", "CMPLWI", ":", "case", "PPC", "::", "CMPDI", ":", "case", "PPC", "::", "CMPLDI", ":", "{", "if", "(", "PostRA", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "unsigned", "DefReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "int64_t", "Comparand", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "int64_t", "SExtComparand", "=", "(", "(", "uint64_t", ")", "Comparand", "&", "~", "<NUM_LIT>", "uLL", ")", "!=", "<NUM_LIT>", "?", "(", "Comparand", "\|", "<NUM_LIT>", ")", ":", "Comparand", ";", "for", "(", "auto", "&", "CompareUseMI", ":", "MRI", "->", "use_instructions", "(", "DefReg", ")", ")", "{", "unsigned", "UseOpc", "=", "CompareUseMI", ".", "getOpcode", "(", ")", ";", "if", "(", "UseOpc", "!=", "PPC", "::", "ISEL", "&&", "UseOpc", "!=", "PPC", "::", "ISEL8", ")", "continue", ";", "unsigned", "CRSubReg", "=", "CompareUseMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", ";", "unsigned", "TrueReg", "=", "CompareUseMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "FalseReg", "=", "CompareUseMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "RegToCopy", "=", "selectReg", "(", "SExtImm", ",", "SExtComparand", ",", "Opc", ",", "TrueReg", ",", "FalseReg", ",", "CRSubReg", ")", ";", "if", "(", "RegToCopy", "==", "PPC", "::", "NoRegister", ")", "continue", ";", "if", "(", "RegToCopy", "==", "PPC", "::", "ZERO", "\|\|", "RegToCopy", "==", "PPC", "::", "ZERO8", ")", "{", "CompareUseMI", ".", "setDesc", "(", "get", "(", "UseOpc", "==", "PPC", "::", "ISEL8", "?", "PPC", "::", "LI8", ":", "PPC", "::", "LI", ")", ")", ";", "replaceInstrOperandWithImm", "(", "CompareUseMI", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "CompareUseMI", ".", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "CompareUseMI", ".", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Found LI -> CMPI -> ISEL, replacing with a copy.\\n", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "DefMI", "->", "dump", "(", ")", ";", "MI", ".", "dump", "(", ")", ";", "CompareUseMI", ".", "dump", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Is converted to:\\n", "<STR_LIT>", ")", ";", "CompareUseMI", ".", "setDesc", "(", "get", "(", "PPC", "::", "COPY", ")", ")", ";", "CompareUseMI", ".", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "CompareUseMI", ".", "RemoveOperand", "(", "RegToCopy", "==", "TrueReg", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "CmpIselsConverted", "++", ";", "Changed", "=", "true", ";", "LLVM_DEBUG", "(", "CompareUseMI", ".", "dump", "(", ")", ")", ";", "}", "if", "(", "Changed", ")", "return", "true", ";", "MissedConvertibleImmediateInstrs", "++", ";", "return", "false", ";", "}", "case", "PPC", "::", "ADDI", ":", "case", "PPC", "::", "ADDI8", ":", "{", "int64_t", "Addend", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Addend", "+", "SExtImm", ")", ")", "{", "ReplaceWithLI", "=", "true", ";", "Is64BitLI", "=", "Opc", "==", "PPC", "::", "ADDI8", ";", "NewImm", "=", "Addend", "+", "SExtImm", ";", "break", ";", "}", "return", "false", ";", "}", "case", "PPC", "::", "RLDICL", ":", "case", "PPC", "::", "RLDICLo", ":", "case", "PPC", "::", "RLDICL_32", ":", "case", "PPC", "::", "RLDICL_32_64", ":", "{", "int64_t", "SH", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "int64_t", "MB", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "APInt", "InVal", "(", "(", "Opc", "==", "PPC", "::", "RLDICL", "\|\|", "Opc", "==", "PPC", "::", "RLDICLo", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "SExtImm", ",", "true", ")", ";", "InVal", "=", "InVal", ".", "rotl", "(", "SH", ")", ";", "uint64_t", "Mask", "=", "(", "<NUM_LIT>", "LLU", "<<", "(", "<NUM_LIT>", "-", "MB", "+", "<NUM_LIT>", ")", ")", "-", "<NUM_LIT>", ";", "InVal", "&=", "Mask", ";", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "InVal", ".", "getSExtValue", "(", ")", ")", "\|\|", "(", "Opc", "==", "PPC", "::", "RLDICLo", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "InVal", ".", "getSExtValue", "(", ")", ")", ")", ")", "{", "ReplaceWithLI", "=", "true", ";", "Is64BitLI", "=", "Opc", "!=", "PPC", "::", "RLDICL_32", ";", "NewImm", "=", "InVal", ".", "getSExtValue", "(", ")", ";", "SetCR", "=", "Opc", "==", "PPC", "::", "RLDICLo", ";", "break", ";", "}", "return", "false", ";", "}", "case", "PPC", "::", "RLWINM", ":", "case", "PPC", "::", "RLWINM8", ":", "case", "PPC", "::", "RLWINMo", ":", "case", "PPC", "::", "RLWINM8o", ":", "{", "int64_t", "SH", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "int64_t", "MB", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "int64_t", "ME", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "APInt", "InVal", "(", "<NUM_LIT>", ",", "SExtImm", ",", "true", ")", ";", "InVal", "=", "InVal", ".", "rotl", "(", "SH", ")", ";", "uint64_t", "Mask", "=", "(", "(", "<NUM_LIT>", "LLU", "<<", "(", "<NUM_LIT>", "-", "MB", ")", ")", "-", "<NUM_LIT>", ")", "&", "~", "(", "(", "<NUM_LIT>", "LLU", "<<", "(", "<NUM_LIT>", "-", "ME", ")", ")", "-", "<NUM_LIT>", ")", ";", "InVal", "&=", "Mask", ";", "bool", "ValueFits", "=", "isUInt", "<", "<NUM_LIT>", ">", "(", "InVal", ".", "getSExtValue", "(", ")", ")", ";", "ValueFits", "\|=", "(", "(", "Opc", "==", "PPC", "::", "RLWINMo", "\|\|", "Opc", "==", "PPC", "::", "RLWINM8o", ")", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "InVal", ".", "getSExtValue", "(", ")", ")", ")", ";", "if", "(", "ValueFits", ")", "{", "ReplaceWithLI", "=", "true", ";", "Is64BitLI", "=", "Opc", "==", "PPC", "::", "RLWINM8", "\|\|", "Opc", "==", "PPC", "::", "RLWINM8o", ";", "NewImm", "=", "InVal", ".", "getSExtValue", "(", ")", ";", "SetCR", "=", "Opc", "==", "PPC", "::", "RLWINMo", "\|\|", "Opc", "==", "PPC", "::", "RLWINM8o", ";", "break", ";", "}", "return", "false", ";", "}", "case", "PPC", "::", "ORI", ":", "case", "PPC", "::", "ORI8", ":", "case", "PPC", "::", "XORI", ":", "case", "PPC", "::", "XORI8", ":", "{", "int64_t", "LogicalImm", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "int64_t", "Result", "=", "<NUM_LIT>", ";", "if", "(", "Opc", "==", "PPC", "::", "ORI", "\|\|", "Opc", "==", "PPC", "::", "ORI8", ")", "Result", "=", "LogicalImm", "\|", "SExtImm", ";", "else", "Result", "=", "LogicalImm", "^", "SExtImm", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Result", ")", ")", "{", "ReplaceWithLI", "=", "true", ";", "Is64BitLI", "=", "Opc", "==", "PPC", "::", "ORI8", "\|\|", "Opc", "==", "PPC", "::", "XORI8", ";", "NewImm", "=", "Result", ";", "break", ";", "}", "return", "false", ";", "}", "}", "if", "(", "ReplaceWithLI", ")", "{", "if", "(", "SetCR", ")", "{", "bool", "ImmChanged", "=", "(", "SExtImm", "&", "NewImm", ")", "!=", "NewImm", ";", "if", "(", "PostRA", "&&", "ImmChanged", ")", "return", "false", ";", "if", "(", "!", "PostRA", ")", "{" ]
GCC	rs6000	MD	stmt_completion	CPU	11,662	[ "<STR_LIT>", ")", ")" ]	[ "(", "eq_attr", "<STR_LIT>" ]
LLVM	X86	CPP	stmt_completion	CPU	11,663	[ "(", ")", ")", ";" ]	[ "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "Arg", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "ArgVT", "=", "Arg", ".", "getValueType", "(", ")", ";", "Type", "", "ArgTy", "=", "ArgVT", ".", "getTypeForEVT", "(", "", "DAG", ".", "getContext", "(", ")", ")", ";", "ArgListTy", "Args", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Arg", ";", "Entry", ".", "Ty", "=", "ArgTy", ";", "Entry", ".", "isSExt", "=", "false", ";", "Entry", ".", "isZExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "const", "char", "*", "LibcallName", "=", "(", "ArgVT", "==", "MVT", "::", "f64", ")", "?", "<STR_LIT>", "__sincos_stret", "<STR_LIT>", ":", "<STR_LIT>", "__sincosf_stret", "<STR_LIT>", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "LibcallName", ",", "getPointerTy" ]
LLVM	Hexagon	TD	next_suggestion	DSP	11,664	[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]	[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	11,665	[ "(", "NumElts", "*", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ";" ]	[ "if", "(", "!", "extractConstantMask", "(", "C", ",", "ElSize", ",", "UndefElts", ",", "RawMask", ")", ")", "return", ";", "unsigned", "NumElts", "=", "RawMask", ".", "size", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "{", "if", "(", "UndefElts", "[", "i", "]", ")", "{", "ShuffleMask", ".", "push_back", "(", "SM_SentinelUndef", ")", ";", "continue", ";", "}", "int", "Index", "=", "RawMask", "[", "i", "]", "&" ]
LLVM	Mips	CPP	next_suggestion	CPU	11,666	[ "}" ]	[ "bool", "MicroMipsSizeReduce", "::", "ReduceADDIUToADDIUR1SP", "(", "MachineInstr", "*", "MI", ",", "const", "ReduceEntry", "&", "Entry", ")", "{", "if", "(", "!", "ImmInRange", "(", "MI", ",", "Entry", ")", ")", "return", "false", ";", "if", "(", "!", "isMMThreeBitGPRegister", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "\|\|", "!", "IsSP", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "return", "ReplaceInstruction", "(", "MI", ",", "Entry", ")", ";" ]
GCC	mips	CPP	next_suggestion	CPU	11,667	[ "insn", "=", "emit_label_after", "(", "c", "->", "label", ",", "insn", ")", ";" ]	[ "int", "align_log", "=", "floor_log2", "(", "GET_MODE_SIZE", "(", "c", "->", "mode", ")", ")", ";", "insn", "=", "emit_insn_after", "(", "gen_align", "(", "GEN_INT", "(", "align_log", ")", ")", ",", "insn", ")", ";", "}", "align", "=", "GET_MODE_SIZE", "(", "c", "->", "mode", ")", ";" ]
LLVM	SPIRV	CPP	next_suggestion	Virtual ISA	11,668	[ "return", "DefMI2", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getCImm", "(", ")", "->", "getValue", "(", ")", ".", "getZExtValue", "(", ")", ";" ]	[ "assert", "(", "isSpvIntrinsic", "(", "", "DefMI", ",", "Intrinsic", "::", "spv_track_constant", ")", "&&", "DefMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", ";", "MachineInstr", "", "DefMI2", "=", "MRI", "->", "getUniqueVRegDef", "(", "DefMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "assert", "(", "DefMI2", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_CONSTANT", "&&", "DefMI2", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isCImm", "(", ")", ")", ";" ]
LLVM	CSKY	CPP	stmt_completion	CPU	11,669	[ ";" ]	[ "const", "CSKYFrameLowering", "*", "getFrameLowering", "(", ")", "const", "override", "{", "return", "&", "FrameLowering" ]
LLVM	AMDGPU	CPP	program_repair	GPU	11,670	[ "<FIXS>", "if", "(", "!", "PreservesDenormals", ")", "{", "<FIXE>", "<FIXS>", "if", "(", "!", "HasDynamicDenormals", "&&", "Subtarget", "->", "hasDenormModeInst", "(", ")", ")", "{", "<FIXE>" ]	[ "SDValue", "Fma4", "=", "getFPTernOp", "(", "DAG", ",", "ISD", "::", "FMA", ",", "SL", ",", "MVT", "::", "f32", ",", "NegDivScale0", ",", "Fma3", ",", "NumeratorScaled", ",", "Fma3", ",", "Flags", ")", ";", "<BUGS>", "if", "(", "!", "HasFP32Denormals", ")", "{", "<BUGE>", "SDNode", "*", "DisableDenorm", ";", "<BUGS>", "if", "(", "Subtarget", "->", "hasDenormModeInst", "(", ")", ")", "{", "<BUGE>", "const", "SDValue", "DisableDenormValue", "=", "getSPDenormModeValue", "(", "FP_DENORM_FLUSH_IN_FLUSH_OUT", ",", "DAG", ",", "Info", ",", "Subtarget", ")", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	11,671	[ "setAction", "(", "{", "G_SITOFP", ",", "S32", "}", ",", "Legal", ")", ";" ]	[ "const", "LLT", "V9S32", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "V10S32", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "V11S32", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "V12S32", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "V13S32", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "V14S32", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "V15S32", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "V16S32", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "V2S64", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "V3S64", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "V4S64", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "V5S64", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "V6S64", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "V7S64", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "V8S64", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "std", "::", "initializer_list", "<", "LLT", ">", "AllS32Vectors", "=", "{", "V2S32", ",", "V3S32", ",", "V4S32", ",", "V5S32", ",", "V6S32", ",", "V7S32", ",", "V8S32", ",", "V9S32", ",", "V10S32", ",", "V11S32", ",", "V12S32", ",", "V13S32", ",", "V14S32", ",", "V15S32", ",", "V16S32", "}", ";", "std", "::", "initializer_list", "<", "LLT", ">", "AllS64Vectors", "=", "{", "V2S64", ",", "V3S64", ",", "V4S64", ",", "V5S64", ",", "V6S64", ",", "V7S64", ",", "V8S64", "}", ";", "const", "LLT", "GlobalPtr", "=", "GetAddrSpacePtr", "(", "AMDGPUAS", "::", "GLOBAL_ADDRESS", ")", ";", "const", "LLT", "ConstantPtr", "=", "GetAddrSpacePtr", "(", "AMDGPUAS", "::", "CONSTANT_ADDRESS", ")", ";", "const", "LLT", "LocalPtr", "=", "GetAddrSpacePtr", "(", "AMDGPUAS", "::", "LOCAL_ADDRESS", ")", ";", "const", "LLT", "FlatPtr", "=", "GetAddrSpacePtr", "(", "AMDGPUAS", "::", "FLAT_ADDRESS", ")", ";", "const", "LLT", "PrivatePtr", "=", "GetAddrSpacePtr", "(", "AMDGPUAS", "::", "PRIVATE_ADDRESS", ")", ";", "const", "LLT", "CodePtr", "=", "FlatPtr", ";", "const", "LLT", "AddrSpaces", "[", "]", "=", "{", "GlobalPtr", ",", "ConstantPtr", ",", "LocalPtr", ",", "FlatPtr", ",", "PrivatePtr", "}", ";", "setAction", "(", "{", "G_ADD", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_ASHR", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SUB", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_MUL", ",", "S32", "}", ",", "Legal", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_AND", ",", "G_OR", ",", "G_XOR", "}", ")", ".", "legalFor", "(", "{", "S32", ",", "S1", ",", "S64", ",", "V2S32", "}", ")", ";", "setAction", "(", "{", "G_BITCAST", ",", "V2S16", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_BITCAST", ",", "<NUM_LIT>", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_BITCAST", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_BITCAST", ",", "<NUM_LIT>", ",", "V2S16", "}", ",", "Legal", ")", ";", "getActionDefinitionsBuilder", "(", "G_FCONSTANT", ")", ".", "legalFor", "(", "{", "S32", ",", "S64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_IMPLICIT_DEF", ")", ".", "legalIf", "(", "[", "=", "]", "(", "const", "LegalityQuery", "&", "Query", ")", "{", "return", "Query", ".", "Types", "[", "<NUM_LIT>", "]", ".", "getSizeInBits", "(", ")", "<=", "<NUM_LIT>", ";", "}", ")", ".", "clampScalar", "(", "<NUM_LIT>", ",", "S1", ",", "S512", ")", ";", "getActionDefinitionsBuilder", "(", "G_CONSTANT", ")", ".", "legalFor", "(", "{", "S1", ",", "S32", ",", "S64", "}", ")", ";", "setAction", "(", "{", "G_CONSTANT", ",", "S1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FRAME_INDEX", ",", "PrivatePtr", "}", ",", "Legal", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_FADD", ",", "G_FMUL", ",", "G_FNEG", ",", "G_FABS", ",", "G_FMA", "}", ")", ".", "legalFor", "(", "{", "S32", ",", "S64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FPTRUNC", ")", ".", "legalFor", "(", "{", "{", "S32", ",", "S64", "}", "}", ")", ";", "setAction", "(", "{", "G_FSUB", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FSUB", ",", "S64", "}", ",", "Lower", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "S1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "<NUM_LIT>", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "<NUM_LIT>", ",", "S64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_ZEXT", ",", "S64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_ZEXT", ",", "<NUM_LIT>", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SEXT", ",", "S64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SEXT", ",", "<NUM_LIT>", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_ANYEXT", ",", "S64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_ANYEXT", ",", "<NUM_LIT>", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FPTOSI", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FPTOSI", ",", "<NUM_LIT>", ",", "S32", "}", ",", "Legal", ")", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	11,672	[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";" ]	[ "class", "BaseLoadStoreUnprivileged", "<", "bits", "<", "<NUM_LIT>", ">", "sz", ",", "bit", "V", ",", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "dag", "oops", ",", "dag", "iops", ",", "string", "asm", ">", ":", "I", "<", "oops", ",", "iops", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rt", ";" ]
GCC	i386	MD	program_repair	CPU	11,673	[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "(", "match_operand", ":", "V8DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	11,674	[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]
LLVM	TPC	TD	stmt_completion	Virtual ISA	11,675	[ "{", "<NUM_LIT>", "}", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "dst", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "SrcA", "=", "coords", ";", "let", "Dest", "=", "dst", ";", "let", "Switches", "=", "sw", ";", "let", "Switches", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Switches", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "OutOfSlotData", "=", "<NUM_LIT>", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredPolarity", "=", "pred" ]
GCC	alpha	MD	program_repair	MPU	11,676	[ "<FIXS>", "(", "UNSPECV_FORCE_MOV", "\t", "<NUM_LIT>", ")", "(", "UNSPECV_LDGP1", "\t", "<NUM_LIT>", ")", "(", "UNSPECV_PLDGP2", "\t", "<NUM_LIT>", ")", "\t", "<FIXE>" ]	[ "(", "UNSPECV_REALIGN", "\t", "<NUM_LIT>", ")", "(", "UNSPECV_EHR", "\t", "\t", "<NUM_LIT>", ")", "\t", "(", "UNSPECV_MCOUNT", "\t", "<NUM_LIT>", ")", "<BUGS>", "(", "UNSPECV_LDGP1", "\t", "<NUM_LIT>", ")", "(", "UNSPECV_LDGP2", "\t", "<NUM_LIT>", ")", "(", "UNSPECV_FORCE_MOV", "\t", "<NUM_LIT>", ")", "<BUGE>", "]", ")" ]
LLVM	ARM	TD	stmt_completion	CPU	11,677	[ "(", "!", "cast", "<", "Instruction", ">", "(", "<STR_LIT>", "#", "SrcTy", ")", "addrmode6", ":", "$", "addr", ")", ")", ">", ";" ]	[ "def", "_S", ":", "Pat", "<", "(", "!", "cast", "<", "ValueType", ">", "(", "<STR_LIT>", "#", "DestLanes", "#", "DestTy", ")", "(", "!", "cast", "<", "PatFrag", ">", "(", "<STR_LIT>", "#", "SrcTy", ")", "addrmode6", ":", "$", "addr", ")", ")", ",", "(", "!", "cast", "<", "Instruction", ">", "(", "<STR_LIT>", "#", "DestLanes", "#", "DestTy", ")" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	11,678	[ "}" ]	[ "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "end", "(", ")", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "MachineInstr", "*", "MI", "=", "--", "MBBI", ";", "if", "(", "CompleteCCUsers", "&&", "MI", "->", "isCompare", "(", ")", "&&", "(", "optimizeCompareZero", "(", "MI", ",", "CCUsers", ")", "\|\|", "fuseCompareAndBranch", "(", "MI", ",", "CCUsers", ")", ")", ")", "{", "++", "MBBI", ";", "MI", "->", "removeFromParent", "(", ")", ";", "Changed", "=", "true", ";", "CCUsers", ".", "clear", "(", ")", ";", "CompleteCCUsers", "=", "true", ";", "continue", ";", "}", "Reference", "CCRefs", "(", "getRegReferences", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "if", "(", "CCRefs", ".", "Def", ")", "{", "CCUsers", ".", "clear", "(", ")", ";", "CompleteCCUsers", "=", "!", "CCRefs", ".", "IndirectDef", ";" ]
LLVM	AArch64	CPP	code_generation	CPU	11,679	[ "void", "AArch64PassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "if", "(", "EnableSVEIntrinsicOpts", "&&", "TM", "->", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "Aggressive", ")", "addPass", "(", "createSVEIntrinsicOptsPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableAtomicTidy", ")", "addPass", "(", "createCFGSimplificationPass", "(", "<NUM_LIT>", ",", "true", ",", "true", ",", "false", ",", "true", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "EnableLoopDataPrefetch", ")", "addPass", "(", "createLoopDataPrefetchPass", "(", ")", ")", ";", "if", "(", "EnableFalkorHWPFFix", ")", "addPass", "(", "createFalkorMarkStridedAccessesPass", "(", ")", ")", ";", "}", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "addPass", "(", "createAArch64StackTaggingPass", "(", "TM", "->", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createInterleavedLoadCombinePass", "(", ")", ")", ";", "addPass", "(", "createInterleavedAccessPass", "(", ")", ")", ";", "}", "if", "(", "TM", "->", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "Aggressive", "&&", "EnableGEPOpt", ")", "{", "addPass", "(", "createSeparateConstOffsetFromGEPPass", "(", "true", ")", ")", ";", "addPass", "(", "createEarlyCSEPass", "(", ")", ")", ";", "addPass", "(", "createLICMPass", "(", ")", ")", ";", "}", "if", "(", "TM", "->", "getTargetTriple", "(", ")", ".", "isOSWindows", "(", ")", ")", "addPass", "(", "createCFGuardCheckPass", "(", ")", ")", ";", "}" ]	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]
GCC	i386	CPP	stmt_completion	CPU	11,680	[ "_", "U", ",", "_", "MM_FROUND_CUR_DIRECTION", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_cvttps_epu64", "(", "_", "_", "m512i", "_", "_", "W", ",", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m256", "_", "_", "A", ")", "{", "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_cvttps2uqq512_mask", "(", "(", "_", "_", "v8sf", ")", "_", "_", "A", ",", "(", "_", "_", "v8di", ")", "_", "_", "W", ",", "(", "_", "_", "mmask8", ")", "_" ]
GCC	nds32	MD	stmt_completion	CPU	11,681	[ ")" ]	[ "(", "and", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>" ]
LLVM	AArch64	TD	stmt_completion	CPU	11,682	[ "asm", ",", "<STR_LIT>", ")", ")", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pg", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "opc", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pn", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "opc", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pd", ";", "let", "AsmString", "=", "!", "if", "(", "!", "eq", "(", "opc", ",", "<NUM_LIT>", ")", ",", "!", "strconcat", "(", "asm", ",", "<STR_LIT>", ")", ",", "!", "strconcat", "(" ]
GCC	rs6000	CPP	stmt_completion	CPU	11,683	[ "(", "vector", "signed", "int", ")", "a2", ")", ";" ]	[ "inline", "vector", "unsigned", "int", "vec_vmaxuw", "(", "vector", "unsigned", "int", "a1", ",", "vector", "unsigned", "int", "a2", ")", "{", "return", "(", "vector", "unsigned", "int", ")", "_", "_", "builtin_altivec_vmaxuw", "(", "(", "vector", "signed", "int", ")", "a1", "," ]
LLVM	JVM	CPP	stmt_completion	Virtual ISA	11,684	[ ")", ";" ]	[ "Attribute", "FSAttr", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", "target-features", "<STR_LIT>", ")", ";", "std", "::", "string", "CPU", "=", "!", "CPUAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "CPUAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetCPU", ";", "std", "::", "string", "FS", "=", "!", "FSAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "FSAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetFS", ";", "auto", "&", "I", "=", "SubtargetMap", "[", "CPU", "+", "FS", "]", ";", "if", "(", "!", "I", ")", "{", "resetTargetOptions", "(", "F" ]
GCC	arm	CPP	stmt_completion	CPU	11,685	[ ")", ";" ]	[ "vmaxnm_f16", "(", "float16x4_t", "_", "_", "a", ",", "float16x4_t", "_", "_", "b", ")", "{", "return", "_", "_", "builtin_neon_vmaxnmv4hf", "(", "_", "_", "a", ",", "_", "_", "b" ]
GCC	h8300	CPP	stmt_completion	MPU	11,686	[ ":", "<NUM_LIT>", ";" ]	[ "static", "bool", "h8300_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "return", "regno", "==", "MAC_REG", "?", "mode", "==", "SImode" ]
LLVM	AArch64	TD	next_suggestion	CPU	11,687	[ "let", "PrintMethod", "=", "<STR_LIT>", "#", "PREFIX", "#", "<STR_LIT>", "#", "ISHALF", "#", "<STR_LIT>", ";" ]	[ "if", "(", "!", "HasShift", ")", "return", "SDValue", "(", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "ShiftImm", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "defm", "neon_mov_imm_LSL", ":", "neon_mov_imm_shift_asmoperands", "<", "<STR_LIT>", ">", ";", "defm", "neon_mov_imm_MSL", ":", "neon_mov_imm_shift_asmoperands", "<", "<STR_LIT>", ">", ";", "defm", "neon_mov_imm_LSLH", ":", "neon_mov_imm_shift_asmoperands", "<", "<STR_LIT>", ">", ";", "multiclass", "neon_mov_imm_shift_operands", "<", "string", "PREFIX", ",", "string", "HALF", ",", "string", "ISHALF", ",", "code", "pred", ">", "{", "def", "_operand", ":", "Operand", "<", "i32", ">", ",", "ImmLeaf", "<", "i32", ",", "pred", ",", "neon_mod_shift_imm_XFORM", ">", "{" ]
GCC	rs6000	CPP	stmt_completion	CPU	11,688	[ "false", ";" ]	[ "enum", "attr_type", "type", ";", "if", "(", "!", "insn", "\|\|", "!", "NONDEBUG_INSN_P", "(", "insn", ")", "\|\|", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "USE", "\|\|", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "CLOBBER", ")", "return", "false", ";", "type", "=", "get_attr_type", "(", "insn", ")", ";", "if", "(", "type", "==", "TYPE_MUL", "\|\|", "type", "==", "TYPE_DIV", "\|\|", "type", "==", "TYPE_SDIV", "\|\|", "type", "==", "TYPE_DDIV", "\|\|", "type", "==", "TYPE_SSQRT", "\|\|", "type", "==", "TYPE_DSQRT", "\|\|", "type", "==", "TYPE_MFCR", "\|\|", "type", "==", "TYPE_MFCRF", "\|\|", "type", "==", "TYPE_MFJMPR", ")", "{", "return", "true", ";", "}", "return" ]
LLVM	X86	CPP	stmt_completion	CPU	11,689	[ ";" ]	[ "CallingConv", "::", "ID", "CalleeCC", "=", "CS", ".", "getCallingConv", "(", ")", ";", "if", "(", "!", "IsTailCallConvention", "(", "CalleeCC", ")", "&&", "CalleeCC", "!=", "CallingConv", "::", "C", ")", "return", "false", ";", "return", "true" ]
GCC	i386	CPP	stmt_completion	CPU	11,690	[ "(", "_", "_", "v4si", ")", "_", "_", "O", ",", "_", "_", "M", ")", ";" ]	[ "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_pmovsqd128_mask", "(", "(", "_", "_", "v2di", ")", "_", "_", "A", "," ]
GCC	ia64	CPP	stmt_completion	CPU	11,691	[ "true", ";" ]	[ "if", "(", "DEP_TYPE", "(", "dep", ")", "!=", "REG_DEP_TRUE", ")", "continue", ";", "next", "=", "DEP_CON", "(", "dep", ")", ";", "c", "=", "ia64_safe_itanium_class", "(", "next", ")", ";", "if", "(", "(", "c", "==", "ITANIUM_CLASS_ST", "\|\|", "c", "==", "ITANIUM_CLASS_STF", ")", "&&", "ia64_st_address_bypass_p", "(", "insn", ",", "next", ")", ")", "{", "has_mem_op_consumer_p", "=", "true", ";", "break", ";", "}", "else", "if", "(", "(", "c", "==", "ITANIUM_CLASS_LD", "\|\|", "c", "==", "ITANIUM_CLASS_FLD", "\|\|", "c", "==", "ITANIUM_CLASS_FLDP", ")", "&&", "ia64_ld_address_bypass_p", "(", "insn", ",", "next", ")", ")", "{", "has_mem_op_consumer_p", "=" ]
GCC	i386	CPP	next_suggestion	CPU	11,692	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_permutex_epi64", "(", "_", "_", "m256i", "_", "_", "X", ",", "const", "int", "_", "_", "I", ")", "{", "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_permdi256_mask", "(", "(", "_", "_", "v4di", ")", "_", "_", "X", ",", "_", "_", "I", ",", "(", "_", "_", "v4di", ")", "_", "mm256_setzero_si256", "(", ")", ",", "(", "_", "_", "mmask8", ")", "-", "<NUM_LIT>", ")", ";" ]
GCC	sparc	MD	stmt_completion	CPU	11,693	[ ")" ]	[ "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>" ]
LLVM	R600	CPP	next_suggestion	GPU	11,694	[ "}" ]	[ "getSIProgramInfo", "(", "KernelInfo", ",", "MF", ")", ";", "EmitProgramInfoSI", "(", "MF", ",", "KernelInfo", ")", ";", "}", "else", "{", "EmitProgramInfoR600", "(", "MF", ")", ";", "}", "DisasmLines", ".", "clear", "(", ")", ";", "HexLines", ".", "clear", "(", ")", ";", "DisasmLineMaxLen", "=", "<NUM_LIT>", ";", "OutStreamer", ".", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getTextSection", "(", ")", ")", ";", "EmitFunctionBody", "(", ")", ";", "if", "(", "isVerbose", "(", ")", ")", "{", "const", "MCSectionELF", "", "CommentSection", "=", "Context", ".", "getELFSection", "(", "<STR_LIT>", ".AMDGPU.csdata", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "<NUM_LIT>", ",", "SectionKind", "::", "getReadOnly", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "CommentSection", ")", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", ">=", "AMDGPUSubtarget", "::", "SOUTHERN_ISLANDS", ")", "{", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", " Kernel info:", "<STR_LIT>", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", " codeLenInByte = ", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "CodeLen", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", " NumSgprs: ", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "NumSGPR", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", " NumVgprs: ", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "NumVGPR", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", " FloatMode: ", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "FloatMode", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", " IeeeMode: ", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "IEEEMode", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", " ScratchSize: ", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "ScratchSize", ")", ",", "false", ")", ";", "}", "else", "{", "R600MachineFunctionInfo", "", "MFI", "=", "MF", ".", "getInfo", "<", "R600MachineFunctionInfo", ">", "(", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "Twine", "(", "<STR_LIT>", "SQ_PGM_RESOURCES:STACK_SIZE = ", "<STR_LIT>", "+", "Twine", "(", "MFI", "->", "StackSize", ")", ")", ")", ";" ]
LLVM	Z80	CPP	stmt_completion	MPU	11,695	[ "HasUndocOps", ";" ]	[ "ParseSubtargetFeatures", "(", "CPU", ",", "FS", ")", ";", "HasIdxHalfRegs", "=" ]
GCC	i386	CPP	stmt_completion	CPU	11,696	[ "m512i", "_", "_", "X", ",", "_", "_", "m512i", "_", "_", "Y", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_srav_epi32", "(", "_", "_", "mmask16", "_", "_", "U", ",", "_", "_" ]
GCC	i386	MD	stmt_completion	CPU	11,697	[ "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>" ]
LLVM	TVM	CPP	next_suggestion	Virtual ISA	11,698	[ "Head", "->", "splice", "(", "Head", "->", "end", "(", ")", ",", "Succ0", ",", "Succ0", "->", "begin", "(", ")", ",", "Succ0", "->", "end", "(", ")", ")", ";" ]	[ "MachineBasicBlock", "", "Head", "=", "MBB", ";", "MachineBasicBlock", "", "TBB", "=", "nullptr", ",", "", "FBB", "=", "nullptr", ";", "if", "(", "Head", "->", "succ_size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "MachineBasicBlock", "", "Succ0", "=", "Head", "->", "succ_begin", "(", ")", "[", "<NUM_LIT>", "]", ";", "MachineBasicBlock", "", "Succ1", "=", "Head", "->", "succ_begin", "(", ")", "[", "<NUM_LIT>", "]", ";", "if", "(", "Succ0", "->", "pred_size", "(", ")", "!=", "<NUM_LIT>", "\|\|", "Succ1", "->", "pred_size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "Succ0", "->", "succ_empty", "(", ")", "\|\|", "Succ0", "->", "getFirstTerminator", "(", ")", "==", "Succ0", "->", "end", "(", ")", "\|\|", "Succ0", "->", "getFirstTerminator", "(", ")", "->", "getOpcode", "(", ")", "!=", "TVM", "::", "THROW", ")", "std", "::", "swap", "(", "Succ0", ",", "Succ1", ")", ";", "if", "(", "!", "Succ0", "->", "succ_empty", "(", ")", ")", "return", "false", ";", "if", "(", "Succ1", "->", "phis", "(", ")", ".", "begin", "(", ")", "!=", "Succ1", "->", "phis", "(", ")", ".", "end", "(", ")", ")", "return", "false", ";", "if", "(", "Succ0", "->", "size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "auto", "&", "MI", "=", "Succ0", "->", "front", "(", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "TVM", "::", "THROW", ")", "return", "false", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "Cond", ";", "if", "(", "TII", "->", "analyzeBranch", "(", "", "Head", ",", "TBB", ",", "FBB", ",", "Cond", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Branch not analyzable.\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "TBB", "!=", "Succ0", ")", "Cond", "[", "<NUM_LIT>", "]", ".", "setImm", "(", "!", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ";", "if", "(", "!", "TII", "->", "PredicateInstruction", "(", "MI", ",", "Cond", ")", ")", "return", "false", ";", "Head", "->", "removeSuccessor", "(", "TBB", ")", ";", "Head", "->", "removeSuccessor", "(", "FBB", ",", "true", ")", ";", "TII", "->", "removeBranch", "(", "*", "Head", ")", ";", "assert", "(", "Head", "->", "succ_empty", "(", ")", "&&", "<STR_LIT>", "Additional head successors?", "<STR_LIT>", ")", ";" ]
LLVM	Mips	TD	stmt_completion	CPU	11,699	[ "LW_FM_MM", "<", "<NUM_LIT>", ">", ";" ]	[ "def", "LW_MM", ":", "Load", "<", "<STR_LIT>", ",", "GPR32Opnd", ">", ",", "MMRel", "," ]

LLVM

ARM

CPP

stmt_completion

CPU

11,600

[ "(", "I", ")", ";" ]

[ "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "AddrReg", ")", ")", ";", "const", "IndirectBrInst", "*", "IB", "=", "cast", "<", "IndirectBrInst", ">" ]

GCC

i386

MD

program_repair

CPU

11,601

[ "<FIXS>", "(", "const_string", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "(", "const_string", "<STR_LIT>", ")", "<FIXE>" ]

[ "}", "[", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "cond", "[", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "const_string", "<STR_LIT>", ")", "<BUGE>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "const_string", "<STR_LIT>", ")", "<BUGE>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "and", "(", "ne", "(", "symbol_ref", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")" ]

LLVM

Mips

TD

stmt_completion

CPU

11,602

[ ",", "MSA128HOpnd", ">", ";" ]

[ "class", "DIV_U_H_DESC", ":", "MSA_3R_DESC_BASE", "<", "<STR_LIT>", ",", "udiv" ]

LLVM

ARM

CPP

stmt_completion

CPU

11,603

[ "Alignment", "==", "Alignment", ")", ";" ]

[ "if", "(", "!", "isGPRMem", "(", ")", ")", "return", "false", ";", "if", "(", "!", "ARMMCRegisterClasses", "[", "ARM", "::", "tGPRRegClassID", "]", ".", "contains", "(", "Memory", ".", "BaseRegNum", ")", ")", "return", "false", ";", "return", "Memory", ".", "OffsetRegNum", "==", "<NUM_LIT>", "&&", "Memory", ".", "OffsetImm", "==", "nullptr", "&&", "(", "alignOK", "||", "Memory", "." ]

LLVM

ARM

TD

stmt_completion

CPU

11,604

[ "HasFullFP16", ",", "DontUseNEONForFP", ",", "UseFPVMLx", "]", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "fsub_mlx", "HPR", ":", "$", "dstin", ",", "(", "fmul_su", "(", "f16", "HPR", ":", "$", "a", ")", ",", "HPR", ":", "$", "b", ")", ")", ",", "(", "VMLSH", "HPR", ":", "$", "dstin", ",", "(", "f16", "HPR", ":", "$", "a", ")", ",", "HPR", ":", "$", "b", ")", ">", ",", "Requires", "<", "[" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

11,605

[ "(", ")", ";" ]

[ "FunctionPass", "*", "llvm", "::", "createHexagonGatherPacketize", "(", ")", "{", "return", "new", "HexagonGatherPacketize" ]

LLVM

Hexagon

TD

next_suggestion

DSP

11,606

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_psubf", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_4c5ba658", ",", "TypeALU32_3op", ">", ",", "Enc_9b0bc1", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

R600

CPP

next_suggestion

GPU

11,607

[ "if", "(", "ResNode", "!=", "Node", ")", "{" ]

[ "}", "const", "AMDGPUTargetLowering", "&", "Lowering", "=", "(", "*", "(", "const", "AMDGPUTargetLowering", "*", ")", "getTargetLowering", "(", ")", ")", ";", "for", "(", "SelectionDAG", "::", "allnodes_iterator", "I", "=", "CurDAG", "->", "allnodes_begin", "(", ")", ",", "E", "=", "CurDAG", "->", "allnodes_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "SDNode", "*", "Node", "=", "I", ";", "MachineSDNode", "*", "MachineNode", "=", "dyn_cast", "<", "MachineSDNode", ">", "(", "I", ")", ";", "if", "(", "!", "MachineNode", ")", "continue", ";", "SDNode", "*", "ResNode", "=", "Lowering", ".", "PostISelFolding", "(", "MachineNode", ",", "*", "CurDAG", ")", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

11,608

[ "<NUM_LIT>", ")", ";" ]

[ "}", ";", "auto", "IsVectorAllNegativeZero", "=", "[", "]", "(", "const", "SDNode", "*", "N", ")", "{", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "false", ";", "assert", "(", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ".", "getScalarType", "(", ")", "==", "MVT", "::", "f32", "&&", "<STR_LIT>", "Unexpected vector type!", "<STR_LIT>", ")", ";", "if", "(", "ConstantPoolSDNode", "*", "CP", "=", "dyn_cast", "<", "ConstantPoolSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "APInt", "AI", "=", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ")", ";", "if", "(", "const", "auto", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CP", "->", "getConstVal", "(", ")", ")", ")", "return", "CI", "->", "getValue", "(", ")", "==", "AI", ";", "if", "(", "const", "auto", "*", "CF", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "CP", "->", "getConstVal", "(", ")", ")", ")", "return", "CF", "->", "getValue", "(", ")", "==", "APFloat", "(", "APFloat", "::", "IEEEsingle", "(", ")", ",", "AI", ")", ";", "}", "return", "false", ";", "}", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "FADD", "||", "!", "Subtarget", ".", "hasFP16", "(", ")", "||", "!", "AllowContract", "(", "N", "->", "getFlags", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "VT", "!=", "MVT", "::", "v8f16", "&&", "VT", "!=", "MVT", "::", "v16f16", "&&", "VT", "!=", "MVT", "::", "v32f16", ")", "return", "SDValue", "(", ")", ";", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "bool", "IsConj", ";", "SDValue", "FAddOp1", ",", "MulOp0", ",", "MulOp1", ";", "auto", "GetCFmulFrom", "=", "[", "&", "MulOp0", ",", "&", "MulOp1", ",", "&", "IsConj", ",", "&", "AllowContract", ",", "&", "IsVectorAllNegativeZero", ",", "&", "HasNoSignedZero", "]", "(", "SDValue", "N", ")", "->", "bool", "{", "if", "(", "!", "N", ".", "hasOneUse", "(", ")", "||", "N", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "BITCAST", ")", "return", "false", ";", "SDValue", "Op0", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Opcode", "=", "Op0", ".", "getOpcode", "(", ")", ";", "if", "(", "Op0", ".", "hasOneUse", "(", ")", "&&", "AllowContract", "(", "Op0", "->", "getFlags", "(", ")", ")", ")", "{", "if", "(", "(", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "{", "MulOp0", "=", "Op0", ".", "getOperand", "(" ]

GCC

mmix

CPP

code_generation

CPU

11,609

[ "static", "HOST_WIDE_INT", "mmix_starting_frame_offset", "(", "void", ")", "{", "return", "(", "-", "<NUM_LIT>", "+", "(", "MMIX_CFUN_HAS_LANDING_PAD", "?", "-", "<NUM_LIT>", ":", "(", "MMIX_CFUN_NEEDS_SAVED_EH_RETURN_ADDRESS", "?", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ")", ";", "}" ]

[ "STARTING_FRAME_OFFSET", "." ]

GCC

i386

CPP

stmt_completion

CPU

11,610

[ "mask", ",", "_", "_", "m128i", "_", "_", "index", ",", "void", "const", "*", "_", "_", "addr", ",", "int", "_", "_", "scale", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mmask_i32gather_epi32", "(", "_", "_", "m128i", "_", "_", "v1_old", ",", "_", "_", "mmask8", "_", "_" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

11,611

[ ";" ]

[ "WaitExp", "->", "setImm", "(", "Wait", ".", "ExpCnt", ")", ";", "Modified", "=", "true", ";", "}", "Wait", ".", "ExpCnt", "=", "~", "<NUM_LIT>", "u", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "generateWaitcnt\\n", "<STR_LIT>", "<<", "<STR_LIT>", "Update Instr: ", "<STR_LIT>", "<<", "*", "It", ")", ";", "}", "if", "(", "WCG", "->", "createNewWaitcnt", "(", "Block", ",", "It", ",", "Wait", ")", ")", "Modified", "=", "true", ";", "return", "Modified" ]

GCC

ft32

MD

next_suggestion

MPU

11,612

[ ")", ")", ")" ]

[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>" ]

LLVM

ARM

CPP

stmt_completion

CPU

11,613

[ "~", "v", ")", ";" ]

[ "if", "(", "v", "==", "<NUM_LIT>", ")", "return", "false", ";", "return", "isShiftedMask_32", "(" ]

GCC

aarch64

MD

program_repair

CPU

11,614

[ "<FIXS>", "(", "compare", ":", "CC_ADC", "<FIXE>" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "<BUGS>", "(", "compare", ":", "CC_C", "<BUGE>", "(", "plus", ":", "DWI", ">", "(", "plus", ":", "DWI", ">", "(", "match_dup", "<NUM_LIT>", ")" ]

LLVM

Hexagon

TD

program_repair

DSP

11,615

[ "<FIXS>", "def", "Hexagon_S2_packhl", ":", "<FIXE>" ]

[ "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "/", "<BUGS>", "def", "HEXAGON_S2_packhl", ":", "<BUGE>", "di_ALU64_sisi", "<STR_LIT>", ",", "int_hexagon_S2_packhl", ">", ";", "/", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*", "*" ]

LLVM

PowerPC

TD

program_repair

CPU

11,616

[ "<FIXS>", ":", "X_VT5_VA5_VB5", "opcode", ",", "xo", ",", "opc", ",", "pattern", ">", ",", "isRecordForm", ";", "<FIXE>" ]

[ "class", "X_VT5_VA5_VB5_Ro", "bits", "<NUM_LIT>", ">", "opcode", ",", "bits", "<NUM_LIT>", ">", "xo", ",", "string", "opc", ",", "list", "dag", ">", "pattern", ">", "<BUGS>", ":", "X_VT5_VA5_VB5", "opcode", ",", "xo", ",", "opc", ",", "pattern", ">", ",", "isDOT", ";", "<BUGE>", "class", "X_VT5_VA5_VB5_FMA", "bits", "<NUM_LIT>", ">", "opcode", ",", "bits", "<NUM_LIT>", ">", "xo", ",", "string", "opc", "," ]

GCC

rs6000

CPP

code_generation

CPU

11,617

[ "void", "rs6000_expand_float128_convert", "(", "rtx", "dest", ",", "rtx", "src", ",", "bool", "unsigned_p", ")", "{", "machine_mode", "dest_mode", "=", "GET_MODE", "(", "dest", ")", ";", "machine_mode", "src_mode", "=", "GET_MODE", "(", "src", ")", ";", "convert_optab", "cvt", "=", "unknown_optab", ";", "bool", "do_move", "=", "false", ";", "rtx", "libfunc", "=", "NULL_RTX", ";", "rtx", "dest2", ";", "typedef", "rtx", "(", "*", "rtx_2func_t", ")", "(", "rtx", ",", "rtx", ")", ";", "rtx_2func_t", "hw_convert", "=", "(", "rtx_2func_t", ")", "<NUM_LIT>", ";", "size_t", "kf_or_tf", ";", "struct", "hw_conv_t", "{", "rtx_2func_t", "from_df", ";", "rtx_2func_t", "from_sf", ";", "rtx_2func_t", "from_si_sign", ";", "rtx_2func_t", "from_si_uns", ";", "rtx_2func_t", "from_di_sign", ";", "rtx_2func_t", "from_di_uns", ";", "rtx_2func_t", "to_df", ";", "rtx_2func_t", "to_sf", ";", "rtx_2func_t", "to_si_sign", ";", "rtx_2func_t", "to_si_uns", ";", "rtx_2func_t", "to_di_sign", ";", "rtx_2func_t", "to_di_uns", ";", "}", "hw_conversions", "[", "<NUM_LIT>", "]", "=", "{", "{", "gen_extenddfkf2_hw", ",", "gen_extendsfkf2_hw", ",", "gen_float_kfsi2_hw", ",", "gen_floatuns_kfsi2_hw", ",", "gen_float_kfdi2_hw", ",", "gen_floatuns_kfdi2_hw", ",", "gen_trunckfdf2_hw", ",", "gen_trunckfsf2_hw", ",", "gen_fix_kfsi2_hw", ",", "gen_fixuns_kfsi2_hw", ",", "gen_fix_kfdi2_hw", ",", "gen_fixuns_kfdi2_hw", ",", "}", ",", "{", "gen_extenddftf2_hw", ",", "gen_extendsftf2_hw", ",", "gen_float_tfsi2_hw", ",", "gen_floatuns_tfsi2_hw", ",", "gen_float_tfdi2_hw", ",", "gen_floatuns_tfdi2_hw", ",", "gen_trunctfdf2_hw", ",", "gen_trunctfsf2_hw", ",", "gen_fix_tfsi2_hw", ",", "gen_fixuns_tfsi2_hw", ",", "gen_fix_tfdi2_hw", ",", "gen_fixuns_tfdi2_hw", ",", "}", ",", "}", ";", "if", "(", "dest_mode", "==", "src_mode", ")", "gcc_unreachable", "(", ")", ";", "if", "(", "MEM_P", "(", "src", ")", ")", "src", "=", "force_reg", "(", "src_mode", ",", "src", ")", ";", "if", "(", "MEM_P", "(", "dest", ")", ")", "{", "rtx", "tmp", "=", "gen_reg_rtx", "(", "dest_mode", ")", ";", "rs6000_expand_float128_convert", "(", "tmp", ",", "src", ",", "unsigned_p", ")", ";", "rs6000_emit_move", "(", "dest", ",", "tmp", ",", "dest_mode", ")", ";", "return", ";", "}", "if", "(", "FLOAT128_IEEE_P", "(", "dest_mode", ")", ")", "{", "if", "(", "dest_mode", "==", "KFmode", ")", "kf_or_tf", "=", "<NUM_LIT>", ";", "else", "if", "(", "dest_mode", "==", "TFmode", ")", "kf_or_tf", "=", "<NUM_LIT>", ";", "else", "gcc_unreachable", "(", ")", ";", "switch", "(", "src_mode", ")", "{", "case", "E_DFmode", ":", "cvt", "=", "sext_optab", ";", "hw_convert", "=", "hw_conversions", "[", "kf_or_tf", "]", ".", "from_df", ";", "break", ";", "case", "E_SFmode", ":", "cvt", "=", "sext_optab", ";", "hw_convert", "=", "hw_conversions", "[", "kf_or_tf", "]", ".", "from_sf", ";", "break", ";", "case", "E_KFmode", ":", "case", "E_IFmode", ":", "case", "E_TFmode", ":", "if", "(", "FLOAT128_IBM_P", "(", "src_mode", ")", ")", "cvt", "=", "sext_optab", ";", "else", "do_move", "=", "true", ";", "break", ";", "case", "E_SImode", ":", "if", "(", "unsigned_p", ")", "{", "cvt", "=", "ufloat_optab", ";", "hw_convert", "=", "hw_conversions", "[", "kf_or_tf", "]", ".", "from_si_uns", ";", "}", "else", "{", "cvt", "=", "sfloat_optab", ";", "hw_convert", "=", "hw_conversions", "[", "kf_or_tf", "]", ".", "from_si_sign", ";", "}", "break", ";", "case", "E_DImode", ":", "if", "(", "unsigned_p", ")", "{", "cvt", "=", "ufloat_optab", ";", "hw_convert", "=", "hw_conversions", "[", "kf_or_tf", "]", ".", "from_di_uns", ";", "}", "else", "{", "cvt", "=", "sfloat_optab", ";", "hw_convert", "=", "hw_conversions", "[", "kf_or_tf", "]", ".", "from_di_sign", ";", "}", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "else", "if", "(", "FLOAT128_IEEE_P", "(", "src_mode", ")", ")", "{", "if", "(", "src_mode", "==", "KFmode", ")", "kf_or_tf", "=", "<NUM_LIT>", ";", "else", "if", "(", "src_mode", "==", "TFmode", ")", "kf_or_tf", "=", "<NUM_LIT>", ";", "else", "gcc_unreachable", "(", ")", ";", "switch", "(", "dest_mode", ")", "{", "case", "E_DFmode", ":", "cvt", "=", "trunc_optab", ";", "hw_convert", "=", "hw_conversions", "[", "kf_or_tf", "]", ".", "to_df", ";", "break", ";", "case", "E_SFmode", ":", "cvt", "=", "trunc_optab", ";", "hw_convert", "=", "hw_conversions", "[", "kf_or_tf", "]", ".", "to_sf", ";", "break", ";", "case", "E_KFmode", ":", "case", "E_IFmode", ":", "case", "E_TFmode", ":", "if", "(", "FLOAT128_IBM_P", "(", "dest_mode", ")", ")", "cvt", "=", "trunc_optab", ";", "else", "do_move", "=", "true", ";", "break", ";", "case", "E_SImode", ":", "if", "(", "unsigned_p", ")", "{", "cvt", "=", "ufix_optab", ";", "hw_convert", "=", "hw_conversions", "[", "kf_or_tf", "]", ".", "to_si_uns", ";", "}", "else", "{", "cvt", "=", "sfix_optab", ";", "hw_convert", "=", "hw_conversions", "[", "kf_or_tf", "]", ".", "to_si_sign", ";", "}", "break", ";", "case", "E_DImode", ":", "if", "(", "unsigned_p", ")", "{", "cvt", "=", "ufix_optab", ";", "hw_convert", "=", "hw_conversions", "[", "kf_or_tf", "]", ".", "to_di_uns", ";", "}", "else", "{", "cvt", "=", "sfix_optab", ";", "hw_convert", "=", "hw_conversions", "[", "kf_or_tf", "]", ".", "to_di_sign", ";", "}", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "else", "if", "(", "FLOAT128_IBM_P", "(", "dest_mode", ")", "&&", "FLOAT128_IBM_P", "(", "src_mode", ")", ")", "do_move", "=", "true", ";", "else", "gcc_unreachable", "(", ")", ";", "if", "(", "do_move", ")", "emit_insn", "(", "gen_rtx_SET", "(", "dest", ",", "gen_rtx_FLOAT_EXTEND", "(", "dest_mode", ",", "src", ")", ")", ")", ";", "else", "if", "(", "TARGET_FLOAT128_HW", "&&", "hw_convert", ")", "emit_insn", "(", "(", "hw_convert", ")", "(", "dest", ",", "src", ")", ")", ";", "else", "if", "(", "cvt", "!=", "unknown_optab", ")", "{", "libfunc", "=", "convert_optab_libfunc", "(", "cvt", ",", "dest_mode", ",", "src_mode", ")", ";", "gcc_assert", "(", "libfunc", "!=", "NULL_RTX", ")", ";", "dest2", "=", "emit_library_call_value", "(", "libfunc", ",", "dest", ",", "LCT_CONST", ",", "dest_mode", ",", "src", ",", "src_mode", ")", ";", "gcc_assert", "(", "dest2", "!=", "NULL_RTX", ")", ";", "if", "(", "!", "rtx_equal_p", "(", "dest", ",", "dest2", ")", ")", "emit_move_insn", "(", "dest", ",", "dest2", ")", ";", "}", "else", "gcc_unreachable", "(", ")", ";", "return", ";", "}" ]

[ "Expand", "floating", "point", "conversion", "to/from", "__float128", "and", "__ibm128", "." ]

GCC

avr

CPP

stmt_completion

MPU

11,618

[ "<STR_LIT>", ")", ";" ]

[ "for", "(", "mcu", "=", "avr_mcu_types", ";", "mcu", "->", "name", ";", "mcu", "++", ")", "{", "if", "(", "mcu", "->", "macro", "==", "NULL", ")", "{", "arch_id", "=", "mcu", "->", "arch_id", ";", "print_mcus", "(", "n_mcus", ")", ";", "n_mcus", "=", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "avr_texinfo", ")", ";", "i", "++", ")", "if", "(", "arch_id", "==", "avr_texinfo", "[", "i", "]", ".", "arch_id", ")", "printf", "(", "<STR_LIT>", "@item %s\\n%s\\n", "<STR_LIT>", ",", "mcu", "->", "name", ",", "avr_texinfo", "[", "i", "]", ".", "texinfo", ")", ";", "}", "else", "if", "(", "arch_id", "==", "(", "enum", "avr_arch_id", ")", "mcu", "->", "arch_id", ")", "{", "mcus", "[", "n_mcus", "++", "]", "=", "mcu", ";", "}", "}", "print_mcus", "(", "n_mcus", ")", ";", "printf", "(", "<STR_LIT>", "@end table\\n" ]

LLVM

CSKY

CPP

program_repair

CPU

11,619

[ "<FIXS>", "llvm_unreachable", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "<FIXE>" ]

[ "Scale", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "<BUGS>", "assert", "(", "<NUM_LIT>", ")", ";", "break", ";", "<BUGE>", "}", "unsigned", "MaxOffs", "=", "(", "(", "<NUM_LIT>", "<<", "(", "Bits", "-", "<NUM_LIT>", ")", ")", "-", "<NUM_LIT>", ")", "*", "Scale", ";" ]

GCC

sh

MD

next_suggestion

CPU

11,620

[ "<STR_LIT>" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "sqrt", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

LLVM

Hexagon

TD

stmt_completion

DSP

11,621

[ "=", "<NUM_LIT>", ";" ]

[ "def", "J4_cmpgtu_f_jumpnv_nt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Ns8", ",", "IntRegs", ":", "$", "Rt32", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_9bfd761f", ",", "TypeNCJ", ">", ",", "Enc_c9a18e", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]

LLVM

Hexagon

TD

next_suggestion

DSP

11,622

[ "let", "Defs", "=", "[", "PC", "]", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

11,623

[ "<NUM_LIT>", ";" ]

[ "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isMoveImm", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=" ]

GCC

rs6000

MD

stmt_completion

CPU

11,624

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_bypass", "<NUM_LIT>" ]

GCC

i386

CPP

stmt_completion

CPU

11,625

[ ")", ")", ">", "<NUM_LIT>", ")", ";" ]

[ "return", "(", "SSE_REG_P", "(", "exp", ")", "&&", "!", "EXT_REX_SSE_REG_P", "(", "exp", ")", "&&", "GET_MODE_BITSIZE", "(", "GET_MODE", "(", "exp" ]

GCC

tilegx

MD

next_suggestion

VLIW

11,626

[ "]", ")" ]

[ "(", "define_constants", "[", "(", "TILEGX_LAST_LATENCY_1_INSN", "<NUM_LIT>", ")", "(", "TILEGX_LAST_LATENCY_2_INSN", "<NUM_LIT>", ")", "(", "TILEGX_LAST_LATENCY_INSN", "<NUM_LIT>", ")" ]

GCC

rs6000

CPP

stmt_completion

CPU

11,627

[ "(", "_", "_", "v16qi", ")", "_", "_", "Y", ")", ";" ]

[ "return", "(", "_", "_", "m128i", ")", "vec_min", "(", "(", "_", "_", "v16qi", ")", "_", "_", "X", "," ]

GCC

nds32

MD

stmt_completion

CPU

11,628

[ "<STR_LIT>", ")" ]

[ "(", "define_automaton" ]

GCC

mcore

MD

stmt_completion

MPU

11,629

[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", ")" ]

[ "(", "define_split", "[", "(", "parallel", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ne", ":", "SI", "(", "gt", ":", "CC", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "CC", "<NUM_LIT>", ")", "(", "lt", ":", "CC", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "eq", ":", "SI", "(", "reg", ":", "CC", "<NUM_LIT>", ")" ]

GCC

sparc

CPP

stmt_completion

CPU

11,630

[ "<NUM_LIT>", ")", "{" ]

[ "high_bits", "=", "(", "(", "INTVAL", "(", "op1", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";", "low_bits", "=", "(", "INTVAL", "(", "op1", ")", "&", "<NUM_LIT>", ")", ";", "analyze_64bit_constant", "(", "high_bits", ",", "low_bits", ",", "&", "highest_bit_set", ",", "&", "lowest_bit_set", ",", "&", "all_bits_between_are_set", ")", ";", "if", "(", "(", "(", "highest_bit_set", "==", "<NUM_LIT>", "||", "lowest_bit_set", "==", "<NUM_LIT>", ")", "&&", "all_bits_between_are_set", "!=", "<NUM_LIT>", ")", "||", "(", "(", "highest_bit_set", "-", "lowest_bit_set", ")", "<", "<NUM_LIT>", ")", ")", "{", "HOST_WIDE_INT", "the_const", "=", "-", "<NUM_LIT>", ";", "int", "shift", "=", "lowest_bit_set", ";", "if", "(", "(", "highest_bit_set", "!=", "<NUM_LIT>", "&&", "lowest_bit_set", "!=", "<NUM_LIT>", ")", "||", "all_bits_between_are_set", "==", "<NUM_LIT>", ")", "{", "the_const", "=", "create_simple_focus_bits", "(", "high_bits", ",", "low_bits", ",", "lowest_bit_set", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "lowest_bit_set", "==", "<NUM_LIT>", ")", "shift", "=", "-", "(", "<NUM_LIT>", "-", "highest_bit_set", ")", ";", "gcc_assert", "(", "SPARC_SIMM13_P", "(", "the_const", ")", ")", ";", "gcc_assert", "(", "shift", "!=", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_safe_SET64", "(", "temp", ",", "the_const", ")", ")", ";", "if", "(", "shift", ">", "<NUM_LIT>", ")", "emit_insn", "(", "gen_rtx_SET", "(", "op0", ",", "gen_rtx_ASHIFT", "(", "DImode", ",", "temp", ",", "GEN_INT", "(", "shift", ")", ")", ")", ")", ";", "else", "if", "(", "shift", "<", "<NUM_LIT>", ")", "emit_insn", "(", "gen_rtx_SET", "(", "op0", ",", "gen_rtx_LSHIFTRT", "(", "DImode", ",", "temp", ",", "GEN_INT", "(", "-", "shift", ")", ")", ")", ")", ";", "return", ";", "}", "if", "(", "(", "highest_bit_set", "-", "lowest_bit_set", ")", "<", "<NUM_LIT>", ")", "{", "unsigned", "HOST_WIDE_INT", "focus_bits", "=", "create_simple_focus_bits", "(", "high_bits", ",", "low_bits", ",", "lowest_bit_set", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "SPARC_SETHI_P", "(", "focus_bits", ")", ")", ";", "gcc_assert", "(", "lowest_bit_set", "!=", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_safe_HIGH64", "(", "temp", ",", "focus_bits", ")", ")", ";", "if", "(", "lowest_bit_set", "<", "<NUM_LIT>", ")", "emit_insn", "(", "gen_rtx_SET", "(", "op0", ",", "gen_rtx_LSHIFTRT", "(", "DImode", ",", "temp", ",", "GEN_INT", "(", "<NUM_LIT>", "-", "lowest_bit_set", ")", ")", ")", ")", ";", "else", "if", "(", "lowest_bit_set", ">", "<NUM_LIT>", ")", "emit_insn", "(", "gen_rtx_SET", "(", "op0", ",", "gen_rtx_ASHIFT", "(", "DImode", ",", "temp", ",", "GEN_INT", "(", "lowest_bit_set", "-", "<NUM_LIT>", ")", ")", ")", ")", ";", "return", ";", "}", "if", "(", "high_bits", "==", "<NUM_LIT>", "||", "high_bits", "==", "<NUM_LIT>", ")", "{", "sparc_emit_set_const64_quick1", "(", "op0", ",", "temp", ",", "low_bits", ",", "(", "high_bits", "==", "<NUM_LIT>", ")", ")", ";", "return", ";", "}", "if", "(", "low_bits", "==" ]

LLVM

X86

CPP

code_generation

CPU

11,631

[ "X86TargetLowering", "::", "ConstraintType", "X86TargetLowering", "::", "getConstraintType", "(", "const", "std", "::", "string", "&", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "case", "'", "A", "'", ":", "return", "C_Register", ";", "case", "'", "f", "'", ":", "case", "'", "r", "'", ":", "case", "'", "R", "'", ":", "case", "'", "l", "'", ":", "case", "'", "q", "'", ":", "case", "'", "Q", "'", ":", "case", "'", "x", "'", ":", "case", "'", "y", "'", ":", "case", "'", "Y", "'", ":", "return", "C_RegisterClass", ";", "case", "'", "e", "'", ":", "case", "'", "Z", "'", ":", "return", "C_Other", ";", "default", ":", "break", ";", "}", "}", "return", "TargetLowering", "::", "getConstraintType", "(", "Constraint", ")", ";", "}" ]

[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]

GCC

mips

MD

next_suggestion

CPU

11,632

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

ia64

MD

program_repair

CPU

11,633

[ "<FIXS>", "int", "mask", "=", "<NUM_LIT>", "<FIXE>", "<FIXS>", "mask", "|", "=", "(", "<NUM_LIT>", "-", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "<NUM_LIT>", "|", "=", "(", "<NUM_LIT>", "-", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "<NUM_LIT>", "|", "=", "(", "<NUM_LIT>", "-", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "<NUM_LIT>", "|", "=", "<NUM_LIT>", "-", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "<FIXE>", "<FIXS>", "mask", "|", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "<FIXE>" ]

[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", ")", ")", "]", "<STR_LIT>", "{", "<BUGS>", "int", "mask", "<BUGE>", "if", "(", "TARGET_BIG_ENDIAN", ")", "{", "<BUGS>", "mask", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "<NUM_LIT>", "|", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "<NUM_LIT>", "|", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "mask", "|", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "<NUM_LIT>", "<BUGE>", "}", "else", "{", "<BUGS>", "mask", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "<BUGE>", "mask", "|", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "<NUM_LIT>", "|", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "<NUM_LIT>", "|", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "<NUM_LIT>" ]

LLVM

ARM

CPP

next_suggestion

CPU

11,634

[ "}" ]

[ "if", "(", "Opc", "==", "ARM", "::", "ADJCALLSTACKDOWN", "||", "Opc", "==", "ARM", "::", "tADJCALLSTACKDOWN", ")", "{", "emitCallSPUpdate", "(", "MBB", ",", "I", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "-", "Amount", ")", ";", "}", "else", "{", "assert", "(", "Opc", "==", "ARM", "::", "ADJCALLSTACKUP", "||", "Opc", "==", "ARM", "::", "tADJCALLSTACKUP", ")", ";", "emitCallSPUpdate", "(", "MBB", ",", "I", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "Amount", ")", ";", "}", "}", "}", "return", "MBB", ".", "erase", "(", "I", ")", ";" ]

GCC

i386

CPP

stmt_completion

CPU

11,635

[ "_", "_", "A", ";" ]

[ "extern", "_", "_", "inline", "void", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_store1_ps", "(", "float", "*", "_", "_", "P", ",", "_", "_", "m128", "_", "_", "A", ")", "{", "_", "_", "v4sf", "_", "_", "va", "=", "(", "_", "_", "v4sf", ")" ]

GCC

s390

CPP

program_repair

MPU

11,636

[ "<FIXS>", "{", "rtx", "addr", ",", "pool_ref", "=", "NULL_RTX", ";", "find_constant_pool_ref", "(", "PATTERN", "(", "insn", ")", ",", "&", "pool_ref", ")", ";", "if", "(", "pool_ref", ")", "{", "<FIXE>", "<FIXS>", "replace_constant_pool_ref", "(", "&", "PATTERN", "(", "insn", ")", ",", "pool_ref", ",", "addr", ")", ";", "INSN_CODE", "(", "insn", ")", "=", "-", "<NUM_LIT>", ";", "}", "}", "<FIXE>" ]

[ "replace_ltrel_base", "(", "&", "PATTERN", "(", "insn", ")", ")", ";", "if", "(", "NONJUMP_INSN_P", "(", "insn", ")", "||", "CALL_P", "(", "insn", ")", ")", "<BUGS>", "{", "rtx", "addr", ",", "pool_ref", "=", "NULL_RTX", ";", "find_constant_pool_ref", "(", "PATTERN", "(", "insn", ")", ",", "&", "pool_ref", ")", ";", "if", "(", "pool_ref", ")", "{", "<BUGE>", "if", "(", "s390_execute_label", "(", "insn", ")", ")", "addr", "=", "s390_find_execute", "(", "pool", ",", "insn", ")", ";", "elseaddr", "=", "s390_find_constant", "(", "pool", ",", "get_pool_constant", "(", "pool_ref", ")", ",", "get_pool_mode", "(", "pool_ref", ")", ")", ";", "<BUGS>", "replace_constant_pool_ref", "(", "&", "PATTERN", "(", "insn", ")", ",", "pool_ref", ",", "addr", ")", ";", "INSN_CODE", "(", "insn", ")", "=", "-", "<NUM_LIT>", ";", "}", "}", "<BUGE>", "}" ]

LLVM

ARM

CPP

program_repair

CPU

11,637

[ "<FIXS>", "if", "(", "strncmp", "(", "Str", ",", "BaseTAI", "::", "CommentString", ",", "strlen", "(", "BaseTAI", "::", "CommentString", ")", ")", "==", "-", "<NUM_LIT>", ")", "<FIXE>" ]

[ "break", ";", "}", "<BUGS>", "if", "(", "strncmp", "(", "Str", ",", "CommentString", ",", "strlen", "(", "CommentString", ")", ")", "==", "-", "<NUM_LIT>", ")", "<BUGE>", "atInsnStart", "=", "false", ";", "else", "if", "(", "*", "Str", "==", "'", ".", "'", "&&", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "{" ]

GCC

arm

CPP

stmt_completion

CPU

11,638

[ ")", "return", "true", ";" ]

[ "static", "bool", "aarch_macro_fusion_pair_p", "(", "rtx_insn", "*", "prev", ",", "rtx_insn", "*", "curr", ")", "{", "rtx", "prev_set", "=", "single_set", "(", "prev", ")", ";", "rtx", "curr_set", "=", "single_set", "(", "curr", ")", ";", "if", "(", "!", "prev_set", "||", "!", "curr_set", ")", "return", "false", ";", "if", "(", "any_condjump_p", "(", "curr", ")", ")", "return", "false", ";", "if", "(", "!", "arm_macro_fusion_p", "(", ")", ")", "return", "false", ";", "if", "(", "current_tune", "->", "fusible_ops", "&", "tune_params", "::", "FUSE_AES_AESMC", "&&", "aarch_crypto_can_dual_issue", "(", "prev", ",", "curr", ")" ]

GCC

arm

CPP

stmt_completion

CPU

11,639

[ "_", "bu", "=", "{", "_", "_", "b", "}", ";" ]

[ "vst2_s16", "(", "int16_t", "*", "_", "_", "a", ",", "int16x4x2_t", "_", "_", "b", ")", "{", "union", "{", "int16x4x2_t", "_", "_", "i", ";", "_", "_", "builtin_neon_ti", "_", "_", "o", ";", "}", "_" ]

LLVM

Hexagon

TD

stmt_completion

DSP

11,640

[ ";" ]

[ "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "LC0", ",", "P3", ",", "SA0", ",", "USR", "]", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>" ]

GCC

rs6000

MD

program_repair

CPU

11,641

[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "[", "(", "set", "(", "match_operand", ":", "VEC_F", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "VEC_F", "(", "match_operand", ":", "VEC_F", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VEC_F", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "{", "if", "(", "MODE", ">", "mode", "=", "=", "V4SFmode", "&", "&", "VECTOR_UNIT_ALTIVEC_P", "(", "MODE", ">", "mode", ")", ")", "{" ]

LLVM

AArch64

TD

stmt_completion

CPU

11,642

[ "<NUM_LIT>", ">", ";" ]

[ "def", ":", "PRFM", "<", "<STR_LIT>", "," ]

LLVM

Sparc

CPP

next_suggestion

CPU

11,643

[ "Op", "->", "EndLoc", "=", "E", ";" ]

[ "Op", "->", "Reg", ".", "Kind", "=", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "Kind", ";", "Op", "->", "StartLoc", "=", "S", ";" ]

LLVM

PowerPC

TD

stmt_completion

CPU

11,644

[ "$", "src", ")", ")", ";" ]

[ "def", "ScalarLoads", "{", "dag", "Li8", "=", "(", "i32", "(", "extloadi8", "xoaddr", ":", "$", "src", ")", ")", ";", "dag", "ZELi8", "=", "(", "i32", "(", "zextloadi8", "xoaddr", ":", "$", "src", ")", ")", ";", "dag", "ZELi8i64", "=", "(", "i64", "(", "zextloadi8", "xoaddr", ":", "$", "src", ")", ")", ";", "dag", "SELi8", "=", "(", "i32", "(", "sext_inreg", "(", "extloadi8", "xoaddr", ":", "$", "src", ")", ",", "i8", ")", ")", ";", "dag", "SELi8i64", "=", "(", "i64", "(", "sext_inreg", "(", "extloadi8", "xoaddr", ":", "$", "src", ")", ",", "i8", ")", ")", ";", "dag", "Li16", "=", "(", "i32", "(", "extloadi16", "xoaddr", ":" ]

LLVM

AArch64

TD

stmt_completion

CPU

11,645

[ "simm7s4", ",", "<STR_LIT>", ">", ";" ]

[ "def", "LDPSpost", ":", "LoadPairPostIdx", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "FPR32Op", "," ]

LLVM

SystemZ

CPP

program_repair

CPU

11,646

[ "<FIXS>", "void", "SystemZMCAsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "<FIXE>" ]

[ "return", "Infos", "[", "Kind", "-", "FirstTargetFixupKind", "]", ";", "}", "<BUGS>", "void", "SystemZMCAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "<BUGE>", "MutableArrayRef", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ",", "MCContext", "&", "Ctx", ")", "const", "{", "MCFixupKind", "Kind", "=", "Fixup", ".", "getKind", "(", ")", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

11,647

[ ";" ]

[ "def", "tc_9ad9998f", ":", "InstrItinClass" ]

LLVM

ARM64

CPP

next_suggestion

CPU

11,648

[ "}" ]

[ "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableDeadRegisterElimination", ")", "addPass", "(", "createARM64DeadRegisterDefinitions", "(", ")", ")", ";", "return", "true", ";" ]

GCC

rs6000

MD

stmt_completion

CPU

11,649

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>" ]

GCC

mips

CPP

stmt_completion

CPU

11,650

[ "op1", ")", ")", ";" ]

[ "t1", "=", "gen_reg_rtx", "(", "vmode", ")", ";", "emit_insn", "(", "cmp", "(", "tc", ",", "op0", ",", "op1", ")", ")", ";", "x", "=", "gen_rtx_AND", "(", "vmode", ",", "tc", ",", "(", "min_p", "?", "op1", ":", "op0", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "t0", ",", "x", ")", ")", ";", "x", "=", "gen_rtx_NOT", "(", "vmode", ",", "tc", ")", ";", "x", "=", "gen_rtx_AND", "(", "vmode", ",", "x", ",", "(", "min_p", "?", "op0", ":" ]

GCC

pa

MD

stmt_completion

CPU

11,651

[ ")", ")" ]

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

X86

CPP

next_suggestion

CPU

11,652

[ "SDValue", "ToV2F64", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v2f64", ",", "BV", ")", ";" ]

[ "if", "(", "SrcVT", "==", "MVT", "::", "v2i32", "||", "SrcVT", "==", "MVT", "::", "v4i16", "||", "SrcVT", "==", "MVT", "::", "v8i8", ")", "{", "assert", "(", "Subtarget", "->", "hasSSE2", "(", ")", "&&", "<STR_LIT>", "Requires at least SSE2!", "<STR_LIT>", ")", ";", "if", "(", "DstVT", "!=", "MVT", "::", "f64", ")", "return", "SDValue", "(", ")", ";", "SDValue", "InVec", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "NumElts", "=", "SrcVT", ".", "getVectorNumElements", "(", ")", ";", "MVT", "SVT", "=", "SrcVT", ".", "getVectorElementType", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Elts", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NumElts", ";", "i", "!=", "e", ";", "++", "i", ")", "Elts", ".", "push_back", "(", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "dl", ",", "SVT", ",", "InVec", ",", "DAG", ".", "getIntPtrConstant", "(", "i", ",", "dl", ")", ")", ")", ";", "Elts", ".", "append", "(", "NumElts", ",", "DAG", ".", "getUNDEF", "(", "SVT", ")", ")", ";", "EVT", "NewVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "SVT", ",", "NumElts", "*", "<NUM_LIT>", ")", ";", "SDValue", "BV", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_VECTOR", ",", "dl", ",", "NewVT", ",", "Elts", ")", ";" ]

GCC

sparc

MD

next_suggestion

CPU

11,653

[ "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

[ "[", "(", "set", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "P", "[", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

rs6000

MD

next_suggestion

CPU

11,654

[ "<STR_LIT>" ]

[ "[", "(", "set", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_select", ":", "V4SI", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "]", "<STR_LIT>" ]

GCC

pa

MD

program_repair

CPU

11,655

[ "<FIXS>", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", ")", "<FIXE>" ]

[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extend", ":", "SI", "(", "mem", ":", "HI", "(", "plus", ":", "SI", "<BUGS>", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "HI", "(", "plus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "<BUGE>", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

11,656

[ "}" ]

[ "bool", "hasUnalignedBufferAccessEnabled", "(", ")", "const", "{", "return", "UnalignedBufferAccess", "&&", "UnalignedAccessMode", ";" ]

GCC

arm

CPP

next_suggestion

CPU

11,657

[ "arm_emit_multi_reg_pop", "(", "saved_regs_mask", ")", ";" ]

[ "void", "thumb2_expand_return", "(", "bool", "simple_return", ")", "{", "int", "i", ",", "num_regs", ";", "unsigned", "long", "saved_regs_mask", ";", "arm_stack_offsets", "*", "offsets", ";", "offsets", "=", "arm_get_frame_offsets", "(", ")", ";", "saved_regs_mask", "=", "offsets", "->", "saved_regs_mask", ";", "for", "(", "i", "=", "<NUM_LIT>", ",", "num_regs", "=", "<NUM_LIT>", ";", "i", "<=", "LAST_ARM_REGNUM", ";", "i", "++", ")", "if", "(", "saved_regs_mask", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", "num_regs", "++", ";", "if", "(", "!", "simple_return", "&&", "saved_regs_mask", ")", "{", "gcc_assert", "(", "!", "IS_CMSE_ENTRY", "(", "arm_current_func_type", "(", ")", ")", ")", ";", "if", "(", "num_regs", "==", "<NUM_LIT>", ")", "{", "rtx", "par", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "rtvec_alloc", "(", "<NUM_LIT>", ")", ")", ";", "rtx", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "PC_REGNUM", ")", ";", "rtx", "addr", "=", "gen_rtx_MEM", "(", "SImode", ",", "gen_rtx_POST_INC", "(", "SImode", ",", "stack_pointer_rtx", ")", ")", ";", "set_mem_alias_set", "(", "addr", ",", "get_frame_alias_set", "(", ")", ")", ";", "XVECEXP", "(", "par", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "=", "ret_rtx", ";", "XVECEXP", "(", "par", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "=", "gen_rtx_SET", "(", "reg", ",", "addr", ")", ";", "RTX_FRAME_RELATED_P", "(", "XVECEXP", "(", "par", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "=", "<NUM_LIT>", ";", "emit_jump_insn", "(", "par", ")", ";", "}", "else", "{", "saved_regs_mask", "&=", "~", "(", "<NUM_LIT>", "<<", "LR_REGNUM", ")", ";", "saved_regs_mask", "|=", "(", "<NUM_LIT>", "<<", "PC_REGNUM", ")", ";" ]

GCC

rs6000

CPP

stmt_completion

CPU

11,658

[ "<NUM_LIT>", ";" ]

[ "bool", "res", "=", "can_be_rotated_to_lowbits", "(", "~", "c", ",", "<NUM_LIT>", ",", "&", "rot", ")", ";", "return", "res", "&&", "rot", ">" ]

GCC

arm

CPP

stmt_completion

CPU

11,659

[ "ARM_FUSE_NOTHING", ";" ]

[ "return", "current_tune", "->", "fuseable_ops", "!=" ]

LLVM

AArch64

TD

next_suggestion

CPU

11,660

[ "}" ]

[ "def", "A64FXWrite_4Cyc_NGI24", ":", "SchedWriteRes", "<", "[", "A64FXGI24", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

11,661

[ "if", "(", "MRI", "->", "hasOneUse", "(", "DefMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "DefMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "NewImm", ")", ";" ]

[ "case", "PPC", "::", "CMPLWI", ":", "case", "PPC", "::", "CMPDI", ":", "case", "PPC", "::", "CMPLDI", ":", "{", "if", "(", "PostRA", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "unsigned", "DefReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "int64_t", "Comparand", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "int64_t", "SExtComparand", "=", "(", "(", "uint64_t", ")", "Comparand", "&", "~", "<NUM_LIT>", "uLL", ")", "!=", "<NUM_LIT>", "?", "(", "Comparand", "|", "<NUM_LIT>", ")", ":", "Comparand", ";", "for", "(", "auto", "&", "CompareUseMI", ":", "MRI", "->", "use_instructions", "(", "DefReg", ")", ")", "{", "unsigned", "UseOpc", "=", "CompareUseMI", ".", "getOpcode", "(", ")", ";", "if", "(", "UseOpc", "!=", "PPC", "::", "ISEL", "&&", "UseOpc", "!=", "PPC", "::", "ISEL8", ")", "continue", ";", "unsigned", "CRSubReg", "=", "CompareUseMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", ";", "unsigned", "TrueReg", "=", "CompareUseMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "FalseReg", "=", "CompareUseMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "RegToCopy", "=", "selectReg", "(", "SExtImm", ",", "SExtComparand", ",", "Opc", ",", "TrueReg", ",", "FalseReg", ",", "CRSubReg", ")", ";", "if", "(", "RegToCopy", "==", "PPC", "::", "NoRegister", ")", "continue", ";", "if", "(", "RegToCopy", "==", "PPC", "::", "ZERO", "||", "RegToCopy", "==", "PPC", "::", "ZERO8", ")", "{", "CompareUseMI", ".", "setDesc", "(", "get", "(", "UseOpc", "==", "PPC", "::", "ISEL8", "?", "PPC", "::", "LI8", ":", "PPC", "::", "LI", ")", ")", ";", "replaceInstrOperandWithImm", "(", "CompareUseMI", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "CompareUseMI", ".", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "CompareUseMI", ".", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Found LI -> CMPI -> ISEL, replacing with a copy.\\n", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "DefMI", "->", "dump", "(", ")", ";", "MI", ".", "dump", "(", ")", ";", "CompareUseMI", ".", "dump", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Is converted to:\\n", "<STR_LIT>", ")", ";", "CompareUseMI", ".", "setDesc", "(", "get", "(", "PPC", "::", "COPY", ")", ")", ";", "CompareUseMI", ".", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "CompareUseMI", ".", "RemoveOperand", "(", "RegToCopy", "==", "TrueReg", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "CmpIselsConverted", "++", ";", "Changed", "=", "true", ";", "LLVM_DEBUG", "(", "CompareUseMI", ".", "dump", "(", ")", ")", ";", "}", "if", "(", "Changed", ")", "return", "true", ";", "MissedConvertibleImmediateInstrs", "++", ";", "return", "false", ";", "}", "case", "PPC", "::", "ADDI", ":", "case", "PPC", "::", "ADDI8", ":", "{", "int64_t", "Addend", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Addend", "+", "SExtImm", ")", ")", "{", "ReplaceWithLI", "=", "true", ";", "Is64BitLI", "=", "Opc", "==", "PPC", "::", "ADDI8", ";", "NewImm", "=", "Addend", "+", "SExtImm", ";", "break", ";", "}", "return", "false", ";", "}", "case", "PPC", "::", "RLDICL", ":", "case", "PPC", "::", "RLDICLo", ":", "case", "PPC", "::", "RLDICL_32", ":", "case", "PPC", "::", "RLDICL_32_64", ":", "{", "int64_t", "SH", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "int64_t", "MB", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "APInt", "InVal", "(", "(", "Opc", "==", "PPC", "::", "RLDICL", "||", "Opc", "==", "PPC", "::", "RLDICLo", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "SExtImm", ",", "true", ")", ";", "InVal", "=", "InVal", ".", "rotl", "(", "SH", ")", ";", "uint64_t", "Mask", "=", "(", "<NUM_LIT>", "LLU", "<<", "(", "<NUM_LIT>", "-", "MB", "+", "<NUM_LIT>", ")", ")", "-", "<NUM_LIT>", ";", "InVal", "&=", "Mask", ";", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "InVal", ".", "getSExtValue", "(", ")", ")", "||", "(", "Opc", "==", "PPC", "::", "RLDICLo", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "InVal", ".", "getSExtValue", "(", ")", ")", ")", ")", "{", "ReplaceWithLI", "=", "true", ";", "Is64BitLI", "=", "Opc", "!=", "PPC", "::", "RLDICL_32", ";", "NewImm", "=", "InVal", ".", "getSExtValue", "(", ")", ";", "SetCR", "=", "Opc", "==", "PPC", "::", "RLDICLo", ";", "break", ";", "}", "return", "false", ";", "}", "case", "PPC", "::", "RLWINM", ":", "case", "PPC", "::", "RLWINM8", ":", "case", "PPC", "::", "RLWINMo", ":", "case", "PPC", "::", "RLWINM8o", ":", "{", "int64_t", "SH", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "int64_t", "MB", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "int64_t", "ME", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "APInt", "InVal", "(", "<NUM_LIT>", ",", "SExtImm", ",", "true", ")", ";", "InVal", "=", "InVal", ".", "rotl", "(", "SH", ")", ";", "uint64_t", "Mask", "=", "(", "(", "<NUM_LIT>", "LLU", "<<", "(", "<NUM_LIT>", "-", "MB", ")", ")", "-", "<NUM_LIT>", ")", "&", "~", "(", "(", "<NUM_LIT>", "LLU", "<<", "(", "<NUM_LIT>", "-", "ME", ")", ")", "-", "<NUM_LIT>", ")", ";", "InVal", "&=", "Mask", ";", "bool", "ValueFits", "=", "isUInt", "<", "<NUM_LIT>", ">", "(", "InVal", ".", "getSExtValue", "(", ")", ")", ";", "ValueFits", "|=", "(", "(", "Opc", "==", "PPC", "::", "RLWINMo", "||", "Opc", "==", "PPC", "::", "RLWINM8o", ")", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "InVal", ".", "getSExtValue", "(", ")", ")", ")", ";", "if", "(", "ValueFits", ")", "{", "ReplaceWithLI", "=", "true", ";", "Is64BitLI", "=", "Opc", "==", "PPC", "::", "RLWINM8", "||", "Opc", "==", "PPC", "::", "RLWINM8o", ";", "NewImm", "=", "InVal", ".", "getSExtValue", "(", ")", ";", "SetCR", "=", "Opc", "==", "PPC", "::", "RLWINMo", "||", "Opc", "==", "PPC", "::", "RLWINM8o", ";", "break", ";", "}", "return", "false", ";", "}", "case", "PPC", "::", "ORI", ":", "case", "PPC", "::", "ORI8", ":", "case", "PPC", "::", "XORI", ":", "case", "PPC", "::", "XORI8", ":", "{", "int64_t", "LogicalImm", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "int64_t", "Result", "=", "<NUM_LIT>", ";", "if", "(", "Opc", "==", "PPC", "::", "ORI", "||", "Opc", "==", "PPC", "::", "ORI8", ")", "Result", "=", "LogicalImm", "|", "SExtImm", ";", "else", "Result", "=", "LogicalImm", "^", "SExtImm", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Result", ")", ")", "{", "ReplaceWithLI", "=", "true", ";", "Is64BitLI", "=", "Opc", "==", "PPC", "::", "ORI8", "||", "Opc", "==", "PPC", "::", "XORI8", ";", "NewImm", "=", "Result", ";", "break", ";", "}", "return", "false", ";", "}", "}", "if", "(", "ReplaceWithLI", ")", "{", "if", "(", "SetCR", ")", "{", "bool", "ImmChanged", "=", "(", "SExtImm", "&", "NewImm", ")", "!=", "NewImm", ";", "if", "(", "PostRA", "&&", "ImmChanged", ")", "return", "false", ";", "if", "(", "!", "PostRA", ")", "{" ]

GCC

rs6000

MD

stmt_completion

CPU

11,662

[ "<STR_LIT>", ")", ")" ]

[ "(", "eq_attr", "<STR_LIT>" ]

LLVM

X86

CPP

stmt_completion

CPU

11,663

[ "(", ")", ")", ";" ]

[ "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "Arg", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "ArgVT", "=", "Arg", ".", "getValueType", "(", ")", ";", "Type", "*", "ArgTy", "=", "ArgVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "ArgListTy", "Args", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Arg", ";", "Entry", ".", "Ty", "=", "ArgTy", ";", "Entry", ".", "isSExt", "=", "false", ";", "Entry", ".", "isZExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "const", "char", "*", "LibcallName", "=", "(", "ArgVT", "==", "MVT", "::", "f64", ")", "?", "<STR_LIT>", "__sincos_stret", "<STR_LIT>", ":", "<STR_LIT>", "__sincosf_stret", "<STR_LIT>", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "LibcallName", ",", "getPointerTy" ]

LLVM

Hexagon

TD

next_suggestion

DSP

11,664

[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

11,665

[ "(", "NumElts", "*", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ";" ]

[ "if", "(", "!", "extractConstantMask", "(", "C", ",", "ElSize", ",", "UndefElts", ",", "RawMask", ")", ")", "return", ";", "unsigned", "NumElts", "=", "RawMask", ".", "size", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "{", "if", "(", "UndefElts", "[", "i", "]", ")", "{", "ShuffleMask", ".", "push_back", "(", "SM_SentinelUndef", ")", ";", "continue", ";", "}", "int", "Index", "=", "RawMask", "[", "i", "]", "&" ]

LLVM

Mips

CPP

next_suggestion

CPU

11,666

[ "}" ]

[ "bool", "MicroMipsSizeReduce", "::", "ReduceADDIUToADDIUR1SP", "(", "MachineInstr", "*", "MI", ",", "const", "ReduceEntry", "&", "Entry", ")", "{", "if", "(", "!", "ImmInRange", "(", "MI", ",", "Entry", ")", ")", "return", "false", ";", "if", "(", "!", "isMMThreeBitGPRegister", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "||", "!", "IsSP", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "return", "ReplaceInstruction", "(", "MI", ",", "Entry", ")", ";" ]

GCC

mips

CPP

next_suggestion

CPU

11,667

[ "insn", "=", "emit_label_after", "(", "c", "->", "label", ",", "insn", ")", ";" ]

[ "int", "align_log", "=", "floor_log2", "(", "GET_MODE_SIZE", "(", "c", "->", "mode", ")", ")", ";", "insn", "=", "emit_insn_after", "(", "gen_align", "(", "GEN_INT", "(", "align_log", ")", ")", ",", "insn", ")", ";", "}", "align", "=", "GET_MODE_SIZE", "(", "c", "->", "mode", ")", ";" ]

LLVM

SPIRV

CPP

next_suggestion

Virtual ISA

11,668

[ "return", "DefMI2", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getCImm", "(", ")", "->", "getValue", "(", ")", ".", "getZExtValue", "(", ")", ";" ]

[ "assert", "(", "isSpvIntrinsic", "(", "*", "DefMI", ",", "Intrinsic", "::", "spv_track_constant", ")", "&&", "DefMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", ";", "MachineInstr", "*", "DefMI2", "=", "MRI", "->", "getUniqueVRegDef", "(", "DefMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "assert", "(", "DefMI2", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_CONSTANT", "&&", "DefMI2", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isCImm", "(", ")", ")", ";" ]

LLVM

CSKY

CPP

stmt_completion

CPU

11,669

[ ";" ]

[ "const", "CSKYFrameLowering", "*", "getFrameLowering", "(", ")", "const", "override", "{", "return", "&", "FrameLowering" ]

LLVM

AMDGPU

CPP

program_repair

GPU

11,670

[ "<FIXS>", "if", "(", "!", "PreservesDenormals", ")", "{", "<FIXE>", "<FIXS>", "if", "(", "!", "HasDynamicDenormals", "&&", "Subtarget", "->", "hasDenormModeInst", "(", ")", ")", "{", "<FIXE>" ]

[ "SDValue", "Fma4", "=", "getFPTernOp", "(", "DAG", ",", "ISD", "::", "FMA", ",", "SL", ",", "MVT", "::", "f32", ",", "NegDivScale0", ",", "Fma3", ",", "NumeratorScaled", ",", "Fma3", ",", "Flags", ")", ";", "<BUGS>", "if", "(", "!", "HasFP32Denormals", ")", "{", "<BUGE>", "SDNode", "*", "DisableDenorm", ";", "<BUGS>", "if", "(", "Subtarget", "->", "hasDenormModeInst", "(", ")", ")", "{", "<BUGE>", "const", "SDValue", "DisableDenormValue", "=", "getSPDenormModeValue", "(", "FP_DENORM_FLUSH_IN_FLUSH_OUT", ",", "DAG", ",", "Info", ",", "Subtarget", ")", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

11,671

[ "setAction", "(", "{", "G_SITOFP", ",", "S32", "}", ",", "Legal", ")", ";" ]

[ "const", "LLT", "V9S32", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "V10S32", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "V11S32", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "V12S32", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "V13S32", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "V14S32", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "V15S32", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "V16S32", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "V2S64", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "V3S64", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "V4S64", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "V5S64", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "V6S64", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "V7S64", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "V8S64", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "std", "::", "initializer_list", "<", "LLT", ">", "AllS32Vectors", "=", "{", "V2S32", ",", "V3S32", ",", "V4S32", ",", "V5S32", ",", "V6S32", ",", "V7S32", ",", "V8S32", ",", "V9S32", ",", "V10S32", ",", "V11S32", ",", "V12S32", ",", "V13S32", ",", "V14S32", ",", "V15S32", ",", "V16S32", "}", ";", "std", "::", "initializer_list", "<", "LLT", ">", "AllS64Vectors", "=", "{", "V2S64", ",", "V3S64", ",", "V4S64", ",", "V5S64", ",", "V6S64", ",", "V7S64", ",", "V8S64", "}", ";", "const", "LLT", "GlobalPtr", "=", "GetAddrSpacePtr", "(", "AMDGPUAS", "::", "GLOBAL_ADDRESS", ")", ";", "const", "LLT", "ConstantPtr", "=", "GetAddrSpacePtr", "(", "AMDGPUAS", "::", "CONSTANT_ADDRESS", ")", ";", "const", "LLT", "LocalPtr", "=", "GetAddrSpacePtr", "(", "AMDGPUAS", "::", "LOCAL_ADDRESS", ")", ";", "const", "LLT", "FlatPtr", "=", "GetAddrSpacePtr", "(", "AMDGPUAS", "::", "FLAT_ADDRESS", ")", ";", "const", "LLT", "PrivatePtr", "=", "GetAddrSpacePtr", "(", "AMDGPUAS", "::", "PRIVATE_ADDRESS", ")", ";", "const", "LLT", "CodePtr", "=", "FlatPtr", ";", "const", "LLT", "AddrSpaces", "[", "]", "=", "{", "GlobalPtr", ",", "ConstantPtr", ",", "LocalPtr", ",", "FlatPtr", ",", "PrivatePtr", "}", ";", "setAction", "(", "{", "G_ADD", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_ASHR", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SUB", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_MUL", ",", "S32", "}", ",", "Legal", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_AND", ",", "G_OR", ",", "G_XOR", "}", ")", ".", "legalFor", "(", "{", "S32", ",", "S1", ",", "S64", ",", "V2S32", "}", ")", ";", "setAction", "(", "{", "G_BITCAST", ",", "V2S16", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_BITCAST", ",", "<NUM_LIT>", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_BITCAST", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_BITCAST", ",", "<NUM_LIT>", ",", "V2S16", "}", ",", "Legal", ")", ";", "getActionDefinitionsBuilder", "(", "G_FCONSTANT", ")", ".", "legalFor", "(", "{", "S32", ",", "S64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_IMPLICIT_DEF", ")", ".", "legalIf", "(", "[", "=", "]", "(", "const", "LegalityQuery", "&", "Query", ")", "{", "return", "Query", ".", "Types", "[", "<NUM_LIT>", "]", ".", "getSizeInBits", "(", ")", "<=", "<NUM_LIT>", ";", "}", ")", ".", "clampScalar", "(", "<NUM_LIT>", ",", "S1", ",", "S512", ")", ";", "getActionDefinitionsBuilder", "(", "G_CONSTANT", ")", ".", "legalFor", "(", "{", "S1", ",", "S32", ",", "S64", "}", ")", ";", "setAction", "(", "{", "G_CONSTANT", ",", "S1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FRAME_INDEX", ",", "PrivatePtr", "}", ",", "Legal", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_FADD", ",", "G_FMUL", ",", "G_FNEG", ",", "G_FABS", ",", "G_FMA", "}", ")", ".", "legalFor", "(", "{", "S32", ",", "S64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FPTRUNC", ")", ".", "legalFor", "(", "{", "{", "S32", ",", "S64", "}", "}", ")", ";", "setAction", "(", "{", "G_FSUB", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FSUB", ",", "S64", "}", ",", "Lower", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "S1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "<NUM_LIT>", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "<NUM_LIT>", ",", "S64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_ZEXT", ",", "S64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_ZEXT", ",", "<NUM_LIT>", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SEXT", ",", "S64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SEXT", ",", "<NUM_LIT>", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_ANYEXT", ",", "S64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_ANYEXT", ",", "<NUM_LIT>", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FPTOSI", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FPTOSI", ",", "<NUM_LIT>", ",", "S32", "}", ",", "Legal", ")", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

11,672

[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";" ]

[ "class", "BaseLoadStoreUnprivileged", "<", "bits", "<", "<NUM_LIT>", ">", "sz", ",", "bit", "V", ",", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "dag", "oops", ",", "dag", "iops", ",", "string", "asm", ">", ":", "I", "<", "oops", ",", "iops", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rt", ";" ]

GCC

i386

MD

program_repair

CPU

11,673

[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "(", "match_operand", ":", "V8DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

11,674

[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]

LLVM

TPC

TD

stmt_completion

Virtual ISA

11,675

[ "{", "<NUM_LIT>", "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "dst", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "SrcA", "=", "coords", ";", "let", "Dest", "=", "dst", ";", "let", "Switches", "=", "sw", ";", "let", "Switches", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Switches", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "OutOfSlotData", "=", "<NUM_LIT>", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredPolarity", "=", "pred" ]

GCC

alpha

MD

program_repair

MPU

11,676

[ "<FIXS>", "(", "UNSPECV_FORCE_MOV", "\t", "<NUM_LIT>", ")", "(", "UNSPECV_LDGP1", "\t", "<NUM_LIT>", ")", "(", "UNSPECV_PLDGP2", "\t", "<NUM_LIT>", ")", "\t", "<FIXE>" ]

[ "(", "UNSPECV_REALIGN", "\t", "<NUM_LIT>", ")", "(", "UNSPECV_EHR", "\t", "\t", "<NUM_LIT>", ")", "\t", "(", "UNSPECV_MCOUNT", "\t", "<NUM_LIT>", ")", "<BUGS>", "(", "UNSPECV_LDGP1", "\t", "<NUM_LIT>", ")", "(", "UNSPECV_LDGP2", "\t", "<NUM_LIT>", ")", "(", "UNSPECV_FORCE_MOV", "\t", "<NUM_LIT>", ")", "<BUGE>", "]", ")" ]

LLVM

ARM

TD

stmt_completion

CPU

11,677

[ "(", "!", "cast", "<", "Instruction", ">", "(", "<STR_LIT>", "#", "SrcTy", ")", "addrmode6", ":", "$", "addr", ")", ")", ">", ";" ]

[ "def", "_S", ":", "Pat", "<", "(", "!", "cast", "<", "ValueType", ">", "(", "<STR_LIT>", "#", "DestLanes", "#", "DestTy", ")", "(", "!", "cast", "<", "PatFrag", ">", "(", "<STR_LIT>", "#", "SrcTy", ")", "addrmode6", ":", "$", "addr", ")", ")", ",", "(", "!", "cast", "<", "Instruction", ">", "(", "<STR_LIT>", "#", "DestLanes", "#", "DestTy", ")" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

11,678

[ "}" ]

[ "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "end", "(", ")", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "MachineInstr", "*", "MI", "=", "--", "MBBI", ";", "if", "(", "CompleteCCUsers", "&&", "MI", "->", "isCompare", "(", ")", "&&", "(", "optimizeCompareZero", "(", "MI", ",", "CCUsers", ")", "||", "fuseCompareAndBranch", "(", "MI", ",", "CCUsers", ")", ")", ")", "{", "++", "MBBI", ";", "MI", "->", "removeFromParent", "(", ")", ";", "Changed", "=", "true", ";", "CCUsers", ".", "clear", "(", ")", ";", "CompleteCCUsers", "=", "true", ";", "continue", ";", "}", "Reference", "CCRefs", "(", "getRegReferences", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "if", "(", "CCRefs", ".", "Def", ")", "{", "CCUsers", ".", "clear", "(", ")", ";", "CompleteCCUsers", "=", "!", "CCRefs", ".", "IndirectDef", ";" ]

LLVM

AArch64

CPP

code_generation

CPU

11,679

[ "void", "AArch64PassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "if", "(", "EnableSVEIntrinsicOpts", "&&", "TM", "->", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "Aggressive", ")", "addPass", "(", "createSVEIntrinsicOptsPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableAtomicTidy", ")", "addPass", "(", "createCFGSimplificationPass", "(", "<NUM_LIT>", ",", "true", ",", "true", ",", "false", ",", "true", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "EnableLoopDataPrefetch", ")", "addPass", "(", "createLoopDataPrefetchPass", "(", ")", ")", ";", "if", "(", "EnableFalkorHWPFFix", ")", "addPass", "(", "createFalkorMarkStridedAccessesPass", "(", ")", ")", ";", "}", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "addPass", "(", "createAArch64StackTaggingPass", "(", "TM", "->", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createInterleavedLoadCombinePass", "(", ")", ")", ";", "addPass", "(", "createInterleavedAccessPass", "(", ")", ")", ";", "}", "if", "(", "TM", "->", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "Aggressive", "&&", "EnableGEPOpt", ")", "{", "addPass", "(", "createSeparateConstOffsetFromGEPPass", "(", "true", ")", ")", ";", "addPass", "(", "createEarlyCSEPass", "(", ")", ")", ";", "addPass", "(", "createLICMPass", "(", ")", ")", ";", "}", "if", "(", "TM", "->", "getTargetTriple", "(", ")", ".", "isOSWindows", "(", ")", ")", "addPass", "(", "createCFGuardCheckPass", "(", ")", ")", ";", "}" ]

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

GCC

i386

CPP

stmt_completion

CPU

11,680

[ "_", "U", ",", "_", "MM_FROUND_CUR_DIRECTION", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_cvttps_epu64", "(", "_", "_", "m512i", "_", "_", "W", ",", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m256", "_", "_", "A", ")", "{", "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_cvttps2uqq512_mask", "(", "(", "_", "_", "v8sf", ")", "_", "_", "A", ",", "(", "_", "_", "v8di", ")", "_", "_", "W", ",", "(", "_", "_", "mmask8", ")", "_" ]

GCC

nds32

MD

stmt_completion

CPU

11,681

[ ")" ]

[ "(", "and", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>" ]

LLVM

AArch64

TD

stmt_completion

CPU

11,682

[ "asm", ",", "<STR_LIT>", ")", ")", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pg", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "opc", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pn", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "opc", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pd", ";", "let", "AsmString", "=", "!", "if", "(", "!", "eq", "(", "opc", ",", "<NUM_LIT>", ")", ",", "!", "strconcat", "(", "asm", ",", "<STR_LIT>", ")", ",", "!", "strconcat", "(" ]

GCC

rs6000

CPP

stmt_completion

CPU

11,683

[ "(", "vector", "signed", "int", ")", "a2", ")", ";" ]

[ "inline", "vector", "unsigned", "int", "vec_vmaxuw", "(", "vector", "unsigned", "int", "a1", ",", "vector", "unsigned", "int", "a2", ")", "{", "return", "(", "vector", "unsigned", "int", ")", "_", "_", "builtin_altivec_vmaxuw", "(", "(", "vector", "signed", "int", ")", "a1", "," ]

LLVM

JVM

CPP

stmt_completion

Virtual ISA

11,684

[ ")", ";" ]

[ "Attribute", "FSAttr", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", "target-features", "<STR_LIT>", ")", ";", "std", "::", "string", "CPU", "=", "!", "CPUAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "CPUAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetCPU", ";", "std", "::", "string", "FS", "=", "!", "FSAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "FSAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetFS", ";", "auto", "&", "I", "=", "SubtargetMap", "[", "CPU", "+", "FS", "]", ";", "if", "(", "!", "I", ")", "{", "resetTargetOptions", "(", "F" ]

GCC

arm

CPP

stmt_completion

CPU

11,685

[ ")", ";" ]

[ "vmaxnm_f16", "(", "float16x4_t", "_", "_", "a", ",", "float16x4_t", "_", "_", "b", ")", "{", "return", "_", "_", "builtin_neon_vmaxnmv4hf", "(", "_", "_", "a", ",", "_", "_", "b" ]

GCC

h8300

CPP

stmt_completion

MPU

11,686

[ ":", "<NUM_LIT>", ";" ]

[ "static", "bool", "h8300_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "return", "regno", "==", "MAC_REG", "?", "mode", "==", "SImode" ]

LLVM

AArch64

TD

next_suggestion

CPU

11,687

[ "let", "PrintMethod", "=", "<STR_LIT>", "#", "PREFIX", "#", "<STR_LIT>", "#", "ISHALF", "#", "<STR_LIT>", ";" ]

[ "if", "(", "!", "HasShift", ")", "return", "SDValue", "(", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "ShiftImm", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "defm", "neon_mov_imm_LSL", ":", "neon_mov_imm_shift_asmoperands", "<", "<STR_LIT>", ">", ";", "defm", "neon_mov_imm_MSL", ":", "neon_mov_imm_shift_asmoperands", "<", "<STR_LIT>", ">", ";", "defm", "neon_mov_imm_LSLH", ":", "neon_mov_imm_shift_asmoperands", "<", "<STR_LIT>", ">", ";", "multiclass", "neon_mov_imm_shift_operands", "<", "string", "PREFIX", ",", "string", "HALF", ",", "string", "ISHALF", ",", "code", "pred", ">", "{", "def", "_operand", ":", "Operand", "<", "i32", ">", ",", "ImmLeaf", "<", "i32", ",", "pred", ",", "neon_mod_shift_imm_XFORM", ">", "{" ]

GCC

rs6000

CPP

stmt_completion

CPU

11,688

[ "false", ";" ]

[ "enum", "attr_type", "type", ";", "if", "(", "!", "insn", "||", "!", "NONDEBUG_INSN_P", "(", "insn", ")", "||", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "USE", "||", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "CLOBBER", ")", "return", "false", ";", "type", "=", "get_attr_type", "(", "insn", ")", ";", "if", "(", "type", "==", "TYPE_MUL", "||", "type", "==", "TYPE_DIV", "||", "type", "==", "TYPE_SDIV", "||", "type", "==", "TYPE_DDIV", "||", "type", "==", "TYPE_SSQRT", "||", "type", "==", "TYPE_DSQRT", "||", "type", "==", "TYPE_MFCR", "||", "type", "==", "TYPE_MFCRF", "||", "type", "==", "TYPE_MFJMPR", ")", "{", "return", "true", ";", "}", "return" ]

LLVM

X86

CPP

stmt_completion

CPU

11,689

[ ";" ]

[ "CallingConv", "::", "ID", "CalleeCC", "=", "CS", ".", "getCallingConv", "(", ")", ";", "if", "(", "!", "IsTailCallConvention", "(", "CalleeCC", ")", "&&", "CalleeCC", "!=", "CallingConv", "::", "C", ")", "return", "false", ";", "return", "true" ]

GCC

i386

CPP

stmt_completion

CPU

11,690

[ "(", "_", "_", "v4si", ")", "_", "_", "O", ",", "_", "_", "M", ")", ";" ]

[ "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_pmovsqd128_mask", "(", "(", "_", "_", "v2di", ")", "_", "_", "A", "," ]

GCC

ia64

CPP

stmt_completion

CPU

11,691

[ "true", ";" ]

[ "if", "(", "DEP_TYPE", "(", "dep", ")", "!=", "REG_DEP_TRUE", ")", "continue", ";", "next", "=", "DEP_CON", "(", "dep", ")", ";", "c", "=", "ia64_safe_itanium_class", "(", "next", ")", ";", "if", "(", "(", "c", "==", "ITANIUM_CLASS_ST", "||", "c", "==", "ITANIUM_CLASS_STF", ")", "&&", "ia64_st_address_bypass_p", "(", "insn", ",", "next", ")", ")", "{", "has_mem_op_consumer_p", "=", "true", ";", "break", ";", "}", "else", "if", "(", "(", "c", "==", "ITANIUM_CLASS_LD", "||", "c", "==", "ITANIUM_CLASS_FLD", "||", "c", "==", "ITANIUM_CLASS_FLDP", ")", "&&", "ia64_ld_address_bypass_p", "(", "insn", ",", "next", ")", ")", "{", "has_mem_op_consumer_p", "=" ]

GCC

i386

CPP

next_suggestion

CPU

11,692

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_permutex_epi64", "(", "_", "_", "m256i", "_", "_", "X", ",", "const", "int", "_", "_", "I", ")", "{", "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_permdi256_mask", "(", "(", "_", "_", "v4di", ")", "_", "_", "X", ",", "_", "_", "I", ",", "(", "_", "_", "v4di", ")", "_", "mm256_setzero_si256", "(", ")", ",", "(", "_", "_", "mmask8", ")", "-", "<NUM_LIT>", ")", ";" ]

GCC

sparc

MD

stmt_completion

CPU

11,693

[ ")" ]

[ "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>" ]

LLVM

R600

CPP

next_suggestion

GPU

11,694

[ "}" ]

[ "getSIProgramInfo", "(", "KernelInfo", ",", "MF", ")", ";", "EmitProgramInfoSI", "(", "MF", ",", "KernelInfo", ")", ";", "}", "else", "{", "EmitProgramInfoR600", "(", "MF", ")", ";", "}", "DisasmLines", ".", "clear", "(", ")", ";", "HexLines", ".", "clear", "(", ")", ";", "DisasmLineMaxLen", "=", "<NUM_LIT>", ";", "OutStreamer", ".", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getTextSection", "(", ")", ")", ";", "EmitFunctionBody", "(", ")", ";", "if", "(", "isVerbose", "(", ")", ")", "{", "const", "MCSectionELF", "*", "CommentSection", "=", "Context", ".", "getELFSection", "(", "<STR_LIT>", ".AMDGPU.csdata", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "<NUM_LIT>", ",", "SectionKind", "::", "getReadOnly", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "CommentSection", ")", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", ">=", "AMDGPUSubtarget", "::", "SOUTHERN_ISLANDS", ")", "{", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", " Kernel info:", "<STR_LIT>", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", " codeLenInByte = ", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "CodeLen", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", " NumSgprs: ", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "NumSGPR", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", " NumVgprs: ", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "NumVGPR", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", " FloatMode: ", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "FloatMode", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", " IeeeMode: ", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "IEEEMode", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", " ScratchSize: ", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "ScratchSize", ")", ",", "false", ")", ";", "}", "else", "{", "R600MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "R600MachineFunctionInfo", ">", "(", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "Twine", "(", "<STR_LIT>", "SQ_PGM_RESOURCES:STACK_SIZE = ", "<STR_LIT>", "+", "Twine", "(", "MFI", "->", "StackSize", ")", ")", ")", ";" ]

LLVM

Z80

CPP

stmt_completion

MPU

11,695

[ "HasUndocOps", ";" ]

[ "ParseSubtargetFeatures", "(", "CPU", ",", "FS", ")", ";", "HasIdxHalfRegs", "=" ]

GCC

i386

CPP

stmt_completion

CPU

11,696

[ "m512i", "_", "_", "X", ",", "_", "_", "m512i", "_", "_", "Y", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_srav_epi32", "(", "_", "_", "mmask16", "_", "_", "U", ",", "_", "_" ]

GCC

i386

MD

stmt_completion

CPU

11,697

[ "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>" ]

LLVM

TVM

CPP

next_suggestion

Virtual ISA

11,698

[ "Head", "->", "splice", "(", "Head", "->", "end", "(", ")", ",", "Succ0", ",", "Succ0", "->", "begin", "(", ")", ",", "Succ0", "->", "end", "(", ")", ")", ";" ]

[ "MachineBasicBlock", "*", "Head", "=", "MBB", ";", "MachineBasicBlock", "*", "TBB", "=", "nullptr", ",", "*", "FBB", "=", "nullptr", ";", "if", "(", "Head", "->", "succ_size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "MachineBasicBlock", "*", "Succ0", "=", "Head", "->", "succ_begin", "(", ")", "[", "<NUM_LIT>", "]", ";", "MachineBasicBlock", "*", "Succ1", "=", "Head", "->", "succ_begin", "(", ")", "[", "<NUM_LIT>", "]", ";", "if", "(", "Succ0", "->", "pred_size", "(", ")", "!=", "<NUM_LIT>", "||", "Succ1", "->", "pred_size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "Succ0", "->", "succ_empty", "(", ")", "||", "Succ0", "->", "getFirstTerminator", "(", ")", "==", "Succ0", "->", "end", "(", ")", "||", "Succ0", "->", "getFirstTerminator", "(", ")", "->", "getOpcode", "(", ")", "!=", "TVM", "::", "THROW", ")", "std", "::", "swap", "(", "Succ0", ",", "Succ1", ")", ";", "if", "(", "!", "Succ0", "->", "succ_empty", "(", ")", ")", "return", "false", ";", "if", "(", "Succ1", "->", "phis", "(", ")", ".", "begin", "(", ")", "!=", "Succ1", "->", "phis", "(", ")", ".", "end", "(", ")", ")", "return", "false", ";", "if", "(", "Succ0", "->", "size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "auto", "&", "MI", "=", "Succ0", "->", "front", "(", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "TVM", "::", "THROW", ")", "return", "false", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "Cond", ";", "if", "(", "TII", "->", "analyzeBranch", "(", "*", "Head", ",", "TBB", ",", "FBB", ",", "Cond", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Branch not analyzable.\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "TBB", "!=", "Succ0", ")", "Cond", "[", "<NUM_LIT>", "]", ".", "setImm", "(", "!", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ";", "if", "(", "!", "TII", "->", "PredicateInstruction", "(", "MI", ",", "Cond", ")", ")", "return", "false", ";", "Head", "->", "removeSuccessor", "(", "TBB", ")", ";", "Head", "->", "removeSuccessor", "(", "FBB", ",", "true", ")", ";", "TII", "->", "removeBranch", "(", "*", "Head", ")", ";", "assert", "(", "Head", "->", "succ_empty", "(", ")", "&&", "<STR_LIT>", "Additional head successors?", "<STR_LIT>", ")", ";" ]

LLVM

Mips

TD

stmt_completion

CPU

11,699

[ "LW_FM_MM", "<", "<NUM_LIT>", ">", ";" ]

[ "def", "LW_MM", ":", "Load", "<", "<STR_LIT>", ",", "GPR32Opnd", ">", ",", "MMRel", "," ]