docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
GCC	s390	MD	next_suggestion	MPU	11,200	[ "}", ")" ]	[ "s390_expand_vec_compare", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<", "fpcmp", ":", "CODE", ">", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", "DONE" ]
LLVM	Mips	CPP	next_suggestion	CPU	11,201	[ "MEF", ".", "EmitMipsOptionRecords", "(", ")", ";" ]	[ "MCSectionData", "&", "DataSectionData", "=", "MCA", ".", "getOrCreateSectionData", "(", "", "OFI", ".", "getDataSection", "(", ")", ")", ";", "MCSectionData", "&", "BSSSectionData", "=", "MCA", ".", "getOrCreateSectionData", "(", "", "OFI", ".", "getBSSSection", "(", ")", ")", ";", "TextSectionData", ".", "setAlignment", "(", "std", "::", "max", "(", "<NUM_LIT>", "u", ",", "TextSectionData", ".", "getAlignment", "(", ")", ")", ")", ";", "DataSectionData", ".", "setAlignment", "(", "std", "::", "max", "(", "<NUM_LIT>", "u", ",", "DataSectionData", ".", "getAlignment", "(", ")", ")", ")", ";", "BSSSectionData", ".", "setAlignment", "(", "std", "::", "max", "(", "<NUM_LIT>", "u", ",", "BSSSectionData", ".", "getAlignment", "(", ")", ")", ")", ";", "MipsELFStreamer", "&", "MEF", "=", "static_cast", "<", "MipsELFStreamer", "&", ">", "(", "Streamer", ")", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	11,202	[ ",", "Inst", ")", ";" ]	[ "Inst", ".", "setOpcode", "(", "VT", "==", "MVT", "::", "i32", "?", "X86", "::", "LEA32r", ":", "X86", "::", "LEA64r", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getX86SubSuperRegister", "(", "Reg", ",", "VT", ")", ")", ")", ";", "Op", ".", "addMemOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "EmitInstruction", "(", "Out" ]
GCC	mips	CPP	stmt_completion	CPU	11,203	[ ")", ";" ]	[ "pinsrh_1_u", "(", "uint16x4_t", "s", ",", "uint16x4_t", "t", ")", "{", "return", "_", "_", "builtin_loongson_pinsrh_1_u", "(", "s", ",", "t" ]
GCC	sh	MD	next_suggestion	CPU	11,204	[ "(", "const_string", "<STR_LIT>", ")", "]" ]	[ "(", "const_string", "<STR_LIT>", ")", "(", "eq", "(", "symbol_ref", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_string", "<STR_LIT>", ")", "(", "eq", "(", "symbol_ref", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_string", "<STR_LIT>", ")", "(", "eq", "(", "symbol_ref", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_string", "<STR_LIT>", ")", "(", "eq", "(", "symbol_ref", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")" ]
LLVM	X86	CPP	stmt_completion	CPU	11,205	[ ")", "const", "{" ]	[ "long", "int", "X86ELFWriterInfo", "::", "computeRelocation", "(", "unsigned", "SymOffset", ",", "unsigned", "RelOffset", ",", "unsigned", "RelTy" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	11,206	[ "uint32_t", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";" ]	[ "void", "AMDGPUAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "{", "if", "(", "!", "Value", ")", "return", ";", "MCFixupKindInfo", "Info", "=", "getFixupKindInfo", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "Value", "<<=", "Info", ".", "TargetOffset", ";", "unsigned", "NumBytes", "=", "getFixupKindNumBytes", "(", "Fixup", ".", "getKind", "(", ")", ")", ";" ]
LLVM	ARM	TD	next_suggestion	CPU	11,207	[ "let", "RenderMethod", "=", "<STR_LIT>", ";" ]	[ "def", "pred_restricted_i_asmoperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";" ]
LLVM	AArch64	CPP	code_generation	CPU	11,208	[ "bool", "AArch64AdvSIMDScalar", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "mf", ")", "{", "bool", "Changed", "=", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "*** AArch64AdvSIMDScalar **\\n", "<STR_LIT>", ")", ";", "if", "(", "skipFunction", "(", "mf", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "MRI", "=", "&", "mf", ".", "getRegInfo", "(", ")", ";", "TII", "=", "mf", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "I", "=", "mf", ".", "begin", "(", ")", ",", "E", "=", "mf", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "processMachineBasicBlock", "(", "&", "", "I", ")", ")", "Changed", "=", "true", ";", "return", "Changed", ";", "}" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
LLVM	Mips	CPP	stmt_completion	CPU	11,209	[ "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]	[ "static", "SDValue", "performSETCCCombine", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "{", "EVT", "Ty", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "Ty", "!=", "MVT", "::", "v2i16", ")", "&&", "(", "Ty", "!=", "MVT", "::", "v4i8", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "isLegalDSPCondCode", "(", "Ty", ",", "cast", "<", "CondCodeSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "Ty", ",", "N", "->", "getOperand", "(" ]
GCC	rs6000	MD	stmt_completion	CPU	11,210	[ "<STR_LIT>", ")", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]
LLVM	X86	CPP	stmt_completion	CPU	11,211	[ ",", "ImmOffset", ")", ")", "{" ]	[ "unsigned", "FixupKind", "=", "[", "&", "]", "(", ")", "{", "if", "(", "!", "(", "Disp", ".", "isExpr", "(", ")", "&&", "isa", "<", "MCSymbolRefExpr", ">", "(", "Disp", ".", "getExpr", "(", ")", ")", ")", ")", "return", "X86", "::", "reloc_riprel_4byte", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "X86", "::", "reloc_riprel_4byte", ";", "case", "X86", "::", "ADC32rm", ":", "case", "X86", "::", "ADD32rm", ":", "case", "X86", "::", "AND32rm", ":", "case", "X86", "::", "CMP32rm", ":", "case", "X86", "::", "MOV32rm", ":", "case", "X86", "::", "OR32rm", ":", "case", "X86", "::", "SBB32rm", ":", "case", "X86", "::", "SUB32rm", ":", "case", "X86", "::", "TEST32mr", ":", "case", "X86", "::", "XOR32rm", ":", "return", "X86", "::", "reloc_riprel_4byte_relax", ";", "case", "X86", "::", "MOV64rm", ":", "assert", "(", "HasREX", ")", ";", "return", "X86", "::", "reloc_riprel_4byte_movq_load", ";", "case", "X86", "::", "CALL64m", ":", "case", "X86", "::", "JMP64m", ":", "case", "X86", "::", "TAILJMPm64", ":", "case", "X86", "::", "TEST64mr", ":", "case", "X86", "::", "ADC64rm", ":", "case", "X86", "::", "ADD64rm", ":", "case", "X86", "::", "AND64rm", ":", "case", "X86", "::", "CMP64rm", ":", "case", "X86", "::", "OR64rm", ":", "case", "X86", "::", "SBB64rm", ":", "case", "X86", "::", "SUB64rm", ":", "case", "X86", "::", "XOR64rm", ":", "return", "HasREX", "?", "X86", "::", "reloc_riprel_4byte_relax_rex", ":", "X86", "::", "reloc_riprel_4byte_relax", ";", "}", "}", "(", ")", ";", "int", "ImmSize", "=", "!", "Disp", ".", "isImm", "(", ")", "&&", "<STR_LIT>", "::", "<STR_LIT>", "(", "TSFlags", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", "(", "TSFlags", ")", ":", "<NUM_LIT>", ";", "emitImmediate", "(", "Disp", ",", "MI", ".", "getLoc", "(", ")", ",", "<NUM_LIT>", ",", "MCFixupKind", "(", "FixupKind", ")", ",", "StartByte", ",", "OS", ",", "Fixups", ",", "-", "ImmSize", ")", ";", "return", ";", "}", "unsigned", "BaseRegNo", "=", "BaseReg", "?", "getX86RegNum", "(", "Base", ")", ":", "-", "<NUM_LIT>", "U", ";", "if", "(", "is16BitMemOperand", "(", "MI", ",", "Op", ",", "STI", ")", ")", "{", "if", "(", "BaseReg", ")", "{", "static", "const", "unsigned", "R16Table", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "unsigned", "RMfield", "=", "R16Table", "[", "BaseRegNo", "]", ";", "assert", "(", "RMfield", "&&", "<STR_LIT>", "invalid 16-bit base register", "<STR_LIT>", ")", ";", "if", "(", "IndexReg", ".", "getReg", "(", ")", ")", "{", "unsigned", "IndexReg16", "=", "R16Table", "[", "getX86RegNum", "(", "IndexReg", ")", "]", ";", "assert", "(", "IndexReg16", "&&", "<STR_LIT>", "invalid 16-bit index register", "<STR_LIT>", ")", ";", "assert", "(", "(", "(", "IndexReg16", "^", "RMfield", ")", "&", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "invalid 16-bit base/index register combination", "<STR_LIT>", ")", ";", "assert", "(", "Scale", ".", "getImm", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "invalid scale for 16-bit memory reference", "<STR_LIT>", ")", ";", "if", "(", "IndexReg16", "&", "<NUM_LIT>", ")", "RMfield", "=", "(", "RMfield", "&", "<NUM_LIT>", ")", "\|", "(", "(", "<NUM_LIT>", "-", "IndexReg16", ")", "<<", "<NUM_LIT>", ")", ";", "else", "RMfield", "=", "(", "IndexReg16", "&", "<NUM_LIT>", ")", "\|", "(", "(", "<NUM_LIT>", "-", "RMfield", ")", "<<", "<NUM_LIT>", ")", ";", "}", "if", "(", "Disp", ".", "isImm", "(", ")", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "Disp", ".", "getImm", "(", ")", ")", ")", "{", "if", "(", "Disp", ".", "getImm", "(", ")", "==", "<NUM_LIT>", "&&", "RMfield", "!=", "<NUM_LIT>", ")", "{", "emitByte", "(", "modRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField", ",", "RMfield", ")", ",", "OS", ")", ";", "return", ";", "}", "emitByte", "(", "modRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField", ",", "RMfield", ")", ",", "OS", ")", ";", "emitImmediate", "(", "Disp", ",", "MI", ".", "getLoc", "(", ")", ",", "<NUM_LIT>", ",", "FK_Data_1", ",", "StartByte", ",", "OS", ",", "Fixups", ")", ";", "return", ";", "}", "emitByte", "(", "modRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField", ",", "RMfield", ")", ",", "OS", ")", ";", "}", "else", "{", "assert", "(", "IndexReg", ".", "getReg", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected index register!", "<STR_LIT>", ")", ";", "emitByte", "(", "modRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField", ",", "<NUM_LIT>", ")", ",", "OS", ")", ";", "}", "emitImmediate", "(", "Disp", ",", "MI", ".", "getLoc", "(", ")", ",", "<NUM_LIT>", ",", "FK_Data_2", ",", "StartByte", ",", "OS", ",", "Fixups", ")", ";", "return", ";", "}", "bool", "UseDisp8", "=", "MI", ".", "getFlags", "(", ")", "&", "X86", "::", "IP_USE_DISP8", ";", "bool", "UseDisp32", "=", "MI", ".", "getFlags", "(", ")", "&", "X86", "::", "IP_USE_DISP32", ";", "bool", "AllowNoDisp", "=", "!", "UseDisp8", "&&", "!", "UseDisp32", ";", "bool", "AllowDisp8", "=", "!", "UseDisp32", ";", "if", "(", "!", "ForceSIB", "&&", "IndexReg", ".", "getReg", "(", ")", "==", "<NUM_LIT>", "&&", "BaseRegNo", "!=", "N86", "::", "ESP", "&&", "(", "!", "STI", ".", "hasFeature", "(", "X86", "::", "Mode64Bit", ")", "\|\|", "BaseReg", "!=", "<NUM_LIT>", ")", ")", "{", "if", "(", "BaseReg", "==", "<NUM_LIT>", ")", "{", "emitByte", "(", "modRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField", ",", "<NUM_LIT>", ")", ",", "OS", ")", ";", "emitImmediate", "(", "Disp", ",", "MI", ".", "getLoc", "(", ")", ",", "<NUM_LIT>", ",", "FK_Data_4", ",", "StartByte", ",", "OS", ",", "Fixups", ")", ";", "return", ";", "}", "if", "(", "BaseRegNo", "!=", "N86", "::", "EBP", ")", "{", "if", "(", "Disp", ".", "isImm", "(", ")", "&&", "Disp", ".", "getImm", "(", ")", "==", "<NUM_LIT>", "&&", "AllowNoDisp", ")", "{", "emitByte", "(", "modRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField", ",", "BaseRegNo", ")", ",", "OS", ")", ";", "return", ";", "}", "if", "(", "Disp", ".", "isExpr", "(", ")", ")", "{", "auto", "*", "Sym", "=", "dyn_cast", "<", "MCSymbolRefExpr", ">", "(", "Disp", ".", "getExpr", "(", ")", ")", ";", "if", "(", "Sym", "&&", "Sym", "->", "getKind", "(", ")", "==", "MCSymbolRefExpr", "::", "VK_TLSCALL", ")", "{", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM_LIT>", ",", "Sym", ",", "FK_NONE", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "emitByte", "(", "modRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField", ",", "BaseRegNo", ")", ",", "OS", ")", ";", "return", ";", "}", "}", "}", "if", "(", "Disp", ".", "isImm", "(", ")", "&&", "AllowDisp8", ")", "{", "int", "ImmOffset", "=", "<NUM_LIT>", ";", "if", "(", "isDispOrCDisp8", "(", "TSFlags", ",", "Disp", ".", "getImm", "(", ")" ]
LLVM	AArch64	TD	stmt_completion	CPU	11,212	[ "GPR64sp", ":", "$", "Rt", ",", "GPR64sp", ":", "$", "Rn", ",", "<NUM_LIT>", ")", ">", ";" ]	[ "def", ":", "InstAlias", "<", "insn", "#", "<STR_LIT>", ",", "(", "!", "cast", "<", "Instruction", ">", "(", "NAME", "#", "<STR_LIT>", ")" ]
LLVM	ARM	CPP	program_repair	CPU	11,213	[ "<FIXS>", "bool", "ParseMemory", "(", "SmallVectorImpl", "MCParsedAsmOperand", "*", ">", "&", ",", "<STR_LIT>", "::", "<STR_LIT>", "AddrMode", ")", ";", "<FIXE>" ]	[ "bool", "TryParseRegisterWithWriteBack", "(", "SmallVectorImpl", "MCParsedAsmOperand", "", ">", "&", ")", ";", "bool", "TryParseShiftRegister", "(", "SmallVectorImpl", "MCParsedAsmOperand", "", ">", "&", ")", ";", "bool", "ParseRegisterList", "(", "SmallVectorImpl", "MCParsedAsmOperand", "", ">", "&", ")", ";", "<BUGS>", "bool", "ParseMemory", "(", "SmallVectorImpl", "MCParsedAsmOperand", "", ">", "&", ")", ";", "<BUGE>", "bool", "ParseOperand", "(", "SmallVectorImpl", "MCParsedAsmOperand", "", ">", "&", ",", "StringRef", "Mnemonic", ")", ";", "bool", "ParsePrefix", "(", "ARMMCExpr", "::", "VariantKind", "&", "RefKind", ")", ";", "const", "MCExpr", "", "ApplyPrefixToExpr", "(", "const", "MCExpr", "*", "E", "," ]
LLVM	BPF	CPP	next_suggestion	Virtual ISA	11,214	[ "}" ]	[ "MCELFObjectTargetWriter", "*", "MOTW", "=", "new", "BPFELFObjectWriter", "(", "OSABI", ")", ";", "return", "createELFObjectWriter", "(", "MOTW", ",", "OS", ",", "true", ")", ";" ]
LLVM	X86	TD	program_repair	CPU	11,215	[ "<FIXS>", "VR128X", ":", "$", "src1", ",", "VR128X", ":", "$", "src2", ")", ",", "<FIXE>" ]	[ "let", "Constraints", "=", "<STR_LIT>", "indef", "VMOVSDZrrk_REV", ":", "AVX512", "<NUM_LIT>", ",", "MRMDestReg", ",", "(", "outs", "VR128X", ":", "$", "dst", ")", ",", "(", "ins", "f64x_info", ".", "RC", ":", "$", "src0", ",", "f64x_info", ".", "KRCWM", ":", "$", "mask", ",", "<BUGS>", "VR128X", ":", "$", "src1", ",", "FR64X", ":", "$", "src2", ")", ",", "<BUGE>", "<STR_LIT>", "#", "<STR_LIT>", ",", "[", "]", ",", "NoItinerary", ">", ",", "EVEX_K", ",", "XD", ",", "EVEX_4V", ",", "VEX_LIG", "," ]
LLVM	X86	CPP	next_suggestion	CPU	11,216	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]	[ "bool", "HaveMask", "=", "getTargetShuffleMask", "(", "Op", ".", "getNode", "(", ")", ",", "VT", ",", "true", ",", "OpMask", ",", "IsUnary", ")", ";", "if", "(", "!", "HaveMask", "\|\|", "!", "IsUnary", ")", "return", "false", ";", "assert", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "OpMask", ".", "size", "(", ")", "&&", "<STR_LIT>", "Different mask size from vector size!", "<STR_LIT>", ")", ";", "assert", "(", "(", "(", "RootMask", ".", "size", "(", ")", ">", "OpMask", ".", "size", "(", ")", "&&", "RootMask", ".", "size", "(", ")", "%", "OpMask", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "\|\|", "(", "OpMask", ".", "size", "(", ")", ">", "RootMask", ".", "size", "(", ")", "&&", "OpMask", ".", "size", "(", ")", "%", "RootMask", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "\|\|", "OpMask", ".", "size", "(", ")", "==", "RootMask", ".", "size", "(", ")", ")", "&&", "<STR_LIT>", "The smaller number of elements must divide the larger.", "<STR_LIT>", ")", ";", "int", "RootRatio", "=", "std", "::", "max", "<", "int", ">", "(", "<NUM_LIT>", ",", "OpMask", ".", "size", "(", ")", "/", "RootMask", ".", "size", "(", ")", ")", ";", "int", "OpRatio", "=", "std", "::", "max", "<", "int", ">", "(", "<NUM_LIT>", ",", "RootMask", ".", "size", "(", ")", "/", "OpMask", ".", "size", "(", ")", ")", ";", "assert", "(", "(", "(", "RootRatio", "==", "<NUM_LIT>", "&&", "OpRatio", "==", "<NUM_LIT>", ")", "\|\|", "(", "RootRatio", "==", "<NUM_LIT>", ")", "!=", "(", "OpRatio", "==", "<NUM_LIT>", ")", ")", "&&", "<STR_LIT>", "Must not have a ratio for both incoming and op masks!", "<STR_LIT>", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Mask", ";", "Mask", ".", "reserve", "(", "std", "::", "max", "(", "OpMask", ".", "size", "(", ")", ",", "RootMask", ".", "size", "(", ")", ")", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "std", "::", "max", "(", "OpMask", ".", "size", "(", ")", ",", "RootMask", ".", "size", "(", ")", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "int", "RootIdx", "=", "i", "/", "RootRatio", ";", "if", "(", "RootMask", "[", "RootIdx", "]", "<", "<NUM_LIT>", ")", "{", "Mask", ".", "push_back", "(", "RootMask", "[", "RootIdx", "]", ")", ";", "continue", ";", "}", "int", "RootMaskedIdx", "=", "RootMask", "[", "RootIdx", "]", "", "RootRatio", "+", "i", "%", "RootRatio", ";", "int", "OpIdx", "=", "RootMaskedIdx", "/", "OpRatio", ";", "if", "(", "OpMask", "[", "OpIdx", "]", "<", "<NUM_LIT>", ")", "{", "Mask", ".", "push_back", "(", "OpMask", "[", "OpIdx", "]", ")", ";", "continue", ";", "}", "Mask", ".", "push_back", "(", "OpMask", "[", "OpIdx", "]", "", "OpRatio", "+", "RootMaskedIdx", "%", "OpRatio", ")", ";", "}", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "HasPSHUFB", "=", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]
LLVM	Mips	TD	stmt_completion	CPU	11,217	[ "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]
GCC	c4x	MD	stmt_completion	DSP	11,218	[ "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")" ]	[ "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "ashift", ":", "QI" ]
LLVM	WebAssembly	CPP	stmt_completion	Virtual ISA	11,219	[ "(", "G", ".", "getValueType", "(", ")", ")", ";" ]	[ "getTargetStreamer", "(", ")", "->", "emitIndirectFunctionType", "(", "F", ".", "getName", "(", ")", ",", "Params", ",", "Results", ")", ";", "}", "}", "for", "(", "const", "auto", "&", "G", ":", "M", ".", "globals", "(", ")", ")", "{", "if", "(", "!", "G", ".", "hasInitializer", "(", ")", "&&", "G", ".", "hasExternalLinkage", "(", ")", ")", "{", "uint16_t", "Size", "=", "M", ".", "getDataLayout", "(", ")", ".", "getTypeAllocSize" ]
GCC	rs6000	CPP	next_suggestion	CPU	11,220	[ "_", "_", "res", ".", "as_int", "[", "<NUM_LIT>", "]", "=", "_", "_", "mu1", ".", "as_int", "[", "<NUM_LIT>", "]", "-", "_", "_", "mu2", ".", "as_int", "[", "<NUM_LIT>", "]", ";" ]	[ "_", "_", "b", "=", "(", "_", "_", "vector", "signed", "int", ")", "vec_splats", "(", "_", "_", "m2", ")", ";", "_", "_", "c", "=", "vec_sub", "(", "_", "_", "a", ",", "_", "_", "b", ")", ";", "return", "(", "_", "_", "m64", ")", "(", "(", "_", "_", "vector", "long", "long", ")", "_", "_", "c", ")", "[", "<NUM_LIT>", "]", ";", "_", "_", "m64_union", "_", "_", "mu1", ",", "_", "_", "mu2", ",", "_", "_", "res", ";", "_", "_", "mu1", ".", "as_m64", "=", "_", "_", "m1", ";", "_", "_", "mu2", ".", "as_m64", "=", "_", "_", "m2", ";" ]
LLVM	ARM	TD	next_suggestion	CPU	11,221	[ "let", "validForTailPredication", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "bit_21", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qn", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qd", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "bit_8", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Qn", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "bit_4", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	11,222	[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	11,223	[ "if", "(", "isCFAluEnabled", "(", "MI", ")", ")", "break", ";" ]	[ "do", "{", "while", "(", "I", "!=", "E", "&&", "!", "isCFAlu", "(", "", "I", ")", ")", "I", "++", ";", "if", "(", "I", "==", "E", ")", "return", ";", "MachineInstr", "&", "MI", "=", "", "I", "++", ";" ]
LLVM	AMDGPU	CPP	program_repair	GPU	11,224	[ "<FIXS>", "return", "DAG", ".", "getNode", "(", "Opcode", ",", "SL", ",", "VTList", ",", "{", "GlueChain", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "A", ",", "B", ",", "C", ",", "GlueChain", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ",", "Flags", ")", ";", "<FIXE>" ]	[ "break", ";", "}", "<BUGS>", "return", "DAG", ".", "getNode", "(", "Opcode", ",", "SL", ",", "VTList", ",", "GlueChain", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "A", ",", "B", ",", "C", ",", "GlueChain", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "<BUGE>", "}", "SDValue", "SITargetLowering", "::", "LowerFDIV16", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{" ]
GCC	aarch64	CPP	stmt_completion	CPU	11,225	[ "_", "_", "a", ",", "_", "_", "a", ",", "_", "_", "a", ",", "_", "_", "a", "}", ";" ]	[ "return", "(", "poly8x8_t", ")", "{", "_", "_", "a", ",", "_", "_", "a", ",", "_", "_", "a", ",", "_", "_", "a", "," ]
GCC	i386	CPP	next_suggestion	CPU	11,226	[ "gimplify_assign", "(", "sse_addr", ",", "t", ",", "pre_p", ")", ";" ]	[ "lab_false", "=", "create_artificial_label", "(", "UNKNOWN_LOCATION", ")", ";", "lab_over", "=", "create_artificial_label", "(", "UNKNOWN_LOCATION", ")", ";", "examine_argument", "(", "nat_mode", ",", "type", ",", "<NUM_LIT>", ",", "&", "needed_intregs", ",", "&", "needed_sseregs", ")", ";", "need_temp", "=", "(", "!", "REG_P", "(", "container", ")", "&&", "(", "(", "needed_intregs", "&&", "TYPE_ALIGN", "(", "type", ")", ">", "<NUM_LIT>", ")", "\|\|", "TYPE_ALIGN", "(", "type", ")", ">", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "need_temp", "&&", "!", "REG_P", "(", "container", ")", ")", "{", "if", "(", "SSE_REGNO_P", "(", "REGNO", "(", "XEXP", "(", "XVECEXP", "(", "container", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", ")", "{", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "XVECLEN", "(", "container", ",", "<NUM_LIT>", ")", "&&", "!", "need_temp", ";", "i", "++", ")", "{", "rtx", "slot", "=", "XVECEXP", "(", "container", ",", "<NUM_LIT>", ",", "i", ")", ";", "if", "(", "REGNO", "(", "XEXP", "(", "slot", ",", "<NUM_LIT>", ")", ")", "!=", "FIRST_SSE_REG", "+", "(", "unsigned", "int", ")", "i", "\|\|", "INTVAL", "(", "XEXP", "(", "slot", ",", "<NUM_LIT>", ")", ")", "!=", "i", "", "<NUM_LIT>", ")", "need_temp", "=", "true", ";", "}", "}", "else", "{", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "XVECLEN", "(", "container", ",", "<NUM_LIT>", ")", "&&", "!", "need_temp", ";", "i", "++", ")", "{", "rtx", "slot", "=", "XVECEXP", "(", "container", ",", "<NUM_LIT>", ",", "i", ")", ";", "if", "(", "REGNO", "(", "XEXP", "(", "slot", ",", "<NUM_LIT>", ")", ")", "!=", "(", "unsigned", "int", ")", "i", "\|\|", "INTVAL", "(", "XEXP", "(", "slot", ",", "<NUM_LIT>", ")", ")", "!=", "i", "", "<NUM_LIT>", ")", "need_temp", "=", "true", ";", "}", "}", "}", "if", "(", "!", "need_temp", ")", "{", "int_addr", "=", "addr", ";", "sse_addr", "=", "addr", ";", "}", "else", "{", "int_addr", "=", "create_tmp_var", "(", "ptr_type_node", ",", "<STR_LIT>", "int_addr", "<STR_LIT>", ")", ";", "sse_addr", "=", "create_tmp_var", "(", "ptr_type_node", ",", "<STR_LIT>", "sse_addr", "<STR_LIT>", ")", ";", "}", "if", "(", "needed_intregs", ")", "{", "t", "=", "build_int_cst", "(", "TREE_TYPE", "(", "gpr", ")", ",", "(", "X86_64_REGPARM_MAX", "-", "needed_intregs", "+", "<NUM_LIT>", ")", "", "<NUM_LIT>", ")", ";", "t", "=", "build2", "(", "GE_EXPR", ",", "boolean_type_node", ",", "gpr", ",", "t", ")", ";", "t2", "=", "build1", "(", "GOTO_EXPR", ",", "void_type_node", ",", "lab_false", ")", ";", "t", "=", "build3", "(", "COND_EXPR", ",", "void_type_node", ",", "t", ",", "t2", ",", "NULL_TREE", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";", "}", "if", "(", "needed_sseregs", ")", "{", "t", "=", "build_int_cst", "(", "TREE_TYPE", "(", "fpr", ")", ",", "(", "X86_64_SSE_REGPARM_MAX", "-", "needed_sseregs", "+", "<NUM_LIT>", ")", "", "<NUM_LIT>", "+", "X86_64_REGPARM_MAX", "*", "<NUM_LIT>", ")", ";", "t", "=", "build2", "(", "GE_EXPR", ",", "boolean_type_node", ",", "fpr", ",", "t", ")", ";", "t2", "=", "build1", "(", "GOTO_EXPR", ",", "void_type_node", ",", "lab_false", ")", ";", "t", "=", "build3", "(", "COND_EXPR", ",", "void_type_node", ",", "t", ",", "t2", ",", "NULL_TREE", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";", "}", "if", "(", "needed_intregs", ")", "{", "t", "=", "fold_build_pointer_plus", "(", "sav", ",", "gpr", ")", ";", "gimplify_assign", "(", "int_addr", ",", "t", ",", "pre_p", ")", ";", "}", "if", "(", "needed_sseregs", ")", "{", "t", "=", "fold_build_pointer_plus", "(", "sav", ",", "fpr", ")", ";" ]
LLVM	Mips	TD	next_suggestion	CPU	11,227	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rd", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rt", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rs", ";" ]
GCC	microblaze	CPP	stmt_completion	MPU	11,228	[ ",", "stream", ")", ";" ]	[ "static", "void", "microblaze_globalize_label", "(", "FILE", "", "stream", ",", "const", "char", "", "name", ")", "{", "fputs", "(", "<STR_LIT>", "\\t.globl\\t", "<STR_LIT>", ",", "stream", ")", ";", "if", "(", "microblaze_is_interrupt_variant", "(", ")", ")", "{", "if", "(", "interrupt_handler", "&&", "strcmp", "(", "name", ",", "INTERRUPT_HANDLER_NAME", ")", ")", "fputs", "(", "INTERRUPT_HANDLER_NAME", ",", "stream", ")", ";", "else", "if", "(", "break_handler", "&&", "strcmp", "(", "name", ",", "BREAK_HANDLER_NAME", ")", ")", "fputs", "(", "BREAK_HANDLER_NAME", ",", "stream", ")", ";", "else", "if", "(", "fast_interrupt", "&&", "strcmp", "(", "name", ",", "FAST_INTERRUPT_NAME", ")", ")", "fputs", "(", "FAST_INTERRUPT_NAME", ",", "stream", ")", ";", "fputs", "(", "<STR_LIT>", "\\n\\t.globl\\t", "<STR_LIT>" ]
GCC	s390	MD	program_repair	MPU	11,229	[ "<FIXS>", "<FIXE>", "<FIXS>", "s390", "-", "c", ".", "o", ":", "$", "(", "srcdir", ")", "/", "config", "/", "s390", "/", "s390", "-", "c", ".", "cc", "<FIXE>", "<FIXS>", "$", "(", "srcdir", ")", "/", "config", "/", "s390", "/", "s390", "-", "c", ".", "cc", "<FIXE>", "<FIXS>", "s390", "-", "d", ".", "o", ":", "$", "(", "srcdir", ")", "/", "config", "/", "s390", "/", "s390", "-", "d", ".", "cc", "<FIXE>" ]	[ "(", "clobber", "(", "reg", ":", "DF", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "DF", "<NUM_LIT>", ")", ")", "]", "<BUGS>", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "@", "@", "-", "<NUM_LIT>", ",", "<NUM_LIT>", "+", "<NUM_LIT>", ",", "<NUM_LIT>", "@", "@", "TM_H", "+", "=", "$", "(", "srcdir", ")", "/", "config", "/", "s390", "/", "s390", "-", "builtins", ".", "defTM_H", "+", "=", "$", "(", "srcdir", ")", "/", "config", "/", "s390", "/", "s390", "-", "builtin", "-", "types", ".", "defPASSES_EXTRA", "+", "=", "$", "(", "srcdir", ")", "/", "config", "/", "s390", "/", "s390", "-", "passes", ".", "def", "<BUGS>", "s390", "-", "c", ".", "o", ":", "$", "(", "srcdir", ")", "/", "config", "/", "s390", "/", "s390", "-", "c", ".", "c", "<BUGE>", "$", "(", "srcdir", ")", "/", "config", "/", "s390", "/", "s390", "-", "protos", ".", "h", "$", "(", "CONFIG_H", ")", "$", "(", "SYSTEM_H", ")", "coretypes", ".", "h", "$", "(", "TM_H", ")", "$", "(", "TREE_H", ")", "$", "(", "TM_P_H", ")", "$", "(", "FLAGS_H", ")", "$", "(", "C_COMMON_H", ")", "$", "(", "GGC_H", ")", "$", "(", "TARGET_H", ")", "$", "(", "TARGET_DEF_H", ")", "$", "(", "CPPLIB_H", ")", "$", "(", "C_PRAGMA_H", ")", "$", "(", "COMPILER", ")", "-", "c", "$", "(", "ALL_COMPILERFLAGS", ")", "$", "(", "ALL_CPPFLAGS", ")", "$", "(", "INCLUDES", ")", "<BUGS>", "$", "(", "srcdir", ")", "/", "config", "/", "s390", "/", "s390", "-", "c", ".", "c", "<BUGE>", "<BUGS>", "s390", "-", "d", ".", "o", ":", "$", "(", "srcdir", ")", "/", "config", "/", "s390", "/", "s390", "-", "d", ".", "c", "<BUGE>", "$", "(", "COMPILE", ")", "$", "$", "(", "POSTCOMPILE", ")" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	11,230	[ "}" ]	[ "unsigned", "SystemZTTIImpl", "::", "getVectorTruncCost", "(", "Type", "", "SrcTy", ",", "Type", "", "DstTy", ")", "{", "assert", "(", "SrcTy", "->", "isVectorTy", "(", ")", "&&", "DstTy", "->", "isVectorTy", "(", ")", ")", ";", "assert", "(", "SrcTy", "->", "getPrimitiveSizeInBits", "(", ")", ">", "DstTy", "->", "getPrimitiveSizeInBits", "(", ")", "&&", "<STR_LIT>", "Packing must reduce size of vector type.", "<STR_LIT>", ")", ";", "assert", "(", "cast", "<", "VectorType", ">", "(", "SrcTy", ")", "->", "getNumElements", "(", ")", "==", "cast", "<", "VectorType", ">", "(", "DstTy", ")", "->", "getNumElements", "(", ")", "&&", "<STR_LIT>", "Packing should not change number of elements.", "<STR_LIT>", ")", ";", "unsigned", "NumParts", "=", "getNumVectorRegs", "(", "SrcTy", ")", ";", "if", "(", "NumParts", "<=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "unsigned", "Cost", "=", "<NUM_LIT>", ";", "unsigned", "Log2Diff", "=", "getElSizeLog2Diff", "(", "SrcTy", ",", "DstTy", ")", ";", "unsigned", "VF", "=", "cast", "<", "VectorType", ">", "(", "SrcTy", ")", "->", "getNumElements", "(", ")", ";", "for", "(", "unsigned", "P", "=", "<NUM_LIT>", ";", "P", "<", "Log2Diff", ";", "++", "P", ")", "{", "if", "(", "NumParts", ">", "<NUM_LIT>", ")", "NumParts", "/", "=", "<NUM_LIT>", ";", "Cost", "+=", "NumParts", ";", "}", "if", "(", "VF", "==", "<NUM_LIT>", "&&", "SrcTy", "->", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "DstTy", "->", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "Cost", "--", ";", "return", "Cost", ";" ]
LLVM	VE	CPP	next_suggestion	CPU	11,231	[ "if", "(", "Size", ")", "emitSPAdjustment", "(", "MF", ",", "MBB", ",", "I", ",", "Size", ")", ";" ]	[ "MachineBasicBlock", "::", "iterator", "VEFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";", "int64_t", "Size", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "Size", "=", "-", "Size", ";" ]
GCC	aarch64	CPP	stmt_completion	CPU	11,232	[ "_", "a", ";" ]	[ "return", "~", "_" ]
GCC	rs6000	CPP	next_suggestion	CPU	11,233	[ "}" ]	[ "static", "unsigned", "int", "rs6000_hard_regno_nregs_hook", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "return", "rs6000_hard_regno_nregs", "[", "mode", "]", "[", "regno", "]", ";" ]
LLVM	X86	TD	program_repair	CPU	11,234	[ "<FIXS>", "def", "LODSD", ":", "I", "<NUM_LIT>", ",", "RawFrm", ",", "(", "outs", ")", ",", "(", "ins", ")", ",", "<STR_LIT>", ",", "[", "]", ",", "IIC_LODS", ">", ",", "OpSize16", ";", "<FIXE>", "<FIXS>", "def", "OUTSD", ":", "I", "<NUM_LIT>", ",", "RawFrm", ",", "(", "outs", ")", ",", "(", "ins", ")", ",", "<STR_LIT>", ",", "[", "]", ",", "IIC_OUTS", ">", ",", "OpSize16", ";", "<FIXE>" ]	[ "let", "SchedRW", "=", "[", "WriteMicrocoded", "]", "in", "{", "def", "LODSB", ":", "I", "<NUM_LIT>", ",", "RawFrm", ",", "(", "outs", ")", ",", "(", "ins", ")", ",", "<STR_LIT>", ",", "[", "]", ",", "IIC_LODS", ">", ";", "def", "LODSW", ":", "I", "<NUM_LIT>", ",", "RawFrm", ",", "(", "outs", ")", ",", "(", "ins", ")", ",", "<STR_LIT>", ",", "[", "]", ",", "IIC_LODS", ">", ",", "OpSize", ";", "<BUGS>", "def", "LODSD", ":", "I", "<NUM_LIT>", ",", "RawFrm", ",", "(", "outs", ")", ",", "(", "ins", ")", ",", "<STR_LIT>", ",", "[", "]", ",", "IIC_LODS", ">", ";", "<BUGE>", "def", "LODSQ", ":", "RI", "<NUM_LIT>", ",", "RawFrm", ",", "(", "outs", ")", ",", "(", "ins", ")", ",", "<STR_LIT>", ",", "[", "]", ",", "IIC_LODS", ">", ";", "}", "let", "SchedRW", "=", "[", "WriteSystem", "]", "in", "{", "def", "OUTSB", ":", "I", "<NUM_LIT>", ",", "RawFrm", ",", "(", "outs", ")", ",", "(", "ins", ")", ",", "<STR_LIT>", ",", "[", "]", ",", "IIC_OUTS", ">", ";", "def", "OUTSW", ":", "I", "<NUM_LIT>", ",", "RawFrm", ",", "(", "outs", ")", ",", "(", "ins", ")", ",", "<STR_LIT>", ",", "[", "]", ",", "IIC_OUTS", ">", ",", "OpSize", ";", "<BUGS>", "def", "OUTSD", ":", "I", "<NUM_LIT>", ",", "RawFrm", ",", "(", "outs", ")", ",", "(", "ins", ")", ",", "<STR_LIT>", ",", "[", "]", ",", "IIC_OUTS", ">", ";", "<BUGE>", "}" ]
GCC	loongarch	CPP	stmt_completion	CPU	11,235	[ "named", ",", "false", ")", ";" ]	[ "static", "void", "loongarch_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "struct", "loongarch_arg_info", "info", ";", "loongarch_get_arg_info", "(", "&", "info", ",", "cum", ",", "arg", ".", "mode", ",", "arg", ".", "type", ",", "arg", "." ]
GCC	arm	CPP	next_suggestion	CPU	11,236	[ "}" ]	[ "vld1_lane_f32", "(", "const", "float32_t", "", "_", "_", "a", ",", "float32x2_t", "_", "_", "b", ",", "const", "int", "_", "_", "c", ")", "{", "return", "(", "float32x2_t", ")", "_", "_", "builtin_neon_vld1_lanev2sf", "(", "(", "const", "_", "_", "builtin_neon_sf", "", ")", "_", "_", "a", ",", "_", "_", "b", ",", "_", "_", "c", ")", ";" ]
GCC	avr	MD	stmt_completion	MPU	11,237	[ "UQQ", "<NUM_LIT>", ")" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "UQQ", "<NUM_LIT>", ")", "(", "match_operand", ":", "UQQ", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "reg", ":" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	11,238	[ "}" ]	[ "addPass", "(", "createSILowerControlFlowPass", "(", ")", ",", "false", ")", ";", "addPass", "(", "createSIDebuggerInsertNopsPass", "(", ")", ",", "false", ")", ";" ]
LLVM	X86	TD	program_repair	CPU	11,239	[ "<FIXS>", "(", "OpVT256", "(", "bcast_frag", "addr", ":", "$", "src", ")", ")", ")", "]", ">", ",", "<FIXE>" ]	[ "def", "Yrm", ":", "AVX28I", "opc", ",", "MRMSrcMem", ",", "(", "outs", "VR256", ":", "$", "dst", ")", ",", "(", "ins", "x86memop", ":", "$", "src", ")", ",", "!", "strconcat", "(", "OpcodeStr", ",", "<STR_LIT>", ")", ",", "[", "(", "set", "VR256", ":", "$", "dst", ",", "<BUGS>", "(", "OpVT256", "(", "X86VBroadcast", "(", "ld_frag", "addr", ":", "$", "src", ")", ")", ")", ")", "]", ">", ",", "<BUGE>", "Sched", "[", "SchedWriteShuffle", ".", "XMM", ".", "Folded", "]", ">", ",", "VEX", ",", "VEX_L", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	11,240	[ ")", ";" ]	[ "MachineInstr", "", "Branch", "=", "&", "(", "", "TI", ")", ";", "MachineFunction", "", "MF", "=", "IfEntry", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "IfEntry", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "if", "(", "Branch", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "SI_NON_UNIFORM_BRCOND_PSEUDO", ")", "{", "unsigned", "DstReg", "=", "MRI", ".", "createVirtualRegister", "(", "RI", ".", "getBoolRC", "(", ")", ")", ";", "MachineInstr", "", "SIIF", "=", "BuildMI", "(", "", "MF", ",", "Branch", "->", "getDebugLoc", "(", ")", ",", "get", "(", "AMDGPU", "::", "SI_IF", ")", ",", "DstReg", ")", ".", "add", "(", "Branch", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "Branch", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MachineInstr", "", "SIEND", "=", "BuildMI", "(", "*", "MF", ",", "Branch", "->", "getDebugLoc", "(", ")", ",", "get", "(", "AMDGPU", "::", "SI_END_CF", ")", ")", ".", "addReg", "(", "DstReg", ")", ";", "IfEntry", "->", "erase", "(", "TI" ]
LLVM	AArch64	CPP	next_suggestion	CPU	11,241	[ "auto", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "GV", ")", ";" ]	[ "unsigned", "AArch64Subtarget", "::", "classifyGlobalFunctionReference", "(", "const", "GlobalValue", "*", "GV", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "if", "(", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", "&&", "isTargetMachO", "(", ")", "&&", "!", "GV", "->", "hasInternalLinkage", "(", ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";" ]
LLVM	Sparc	CPP	program_repair	CPU	11,242	[ "<FIXS>", "unsigned", "Opc", "=", "LastInst", "->", "getOpcode", "(", ")", ";", "int64_t", "CC", "=", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "Opc", ")", ")", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "CC", ")", ")", ";", "<FIXE>" ]	[ "static", "void", "parseCondBranch", "(", "MachineInstr", "", "LastInst", ",", "MachineBasicBlock", "", "&", "Target", ",", "SmallVectorImpl", "MachineOperand", ">", "&", "Cond", ")", "{", "<BUGS>", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ")", ";", "<BUGE>", "Target", "=", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "}" ]
LLVM	ARM64	CPP	next_suggestion	CPU	11,243	[ "for", "(", "auto", "&", "MBB", ":", "MF", ")", "Modified", "\|=", "expandMBB", "(", "MBB", ")", ";" ]	[ "bool", "ARM64ExpandPseudo", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "TII", "=", "static_cast", "<", "const", "ARM64InstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "bool", "Modified", "=", "false", ";" ]
GCC	arm	MD	stmt_completion	CPU	11,244	[ ")", "(", "DI", "<STR_LIT>", ")", "]", ")" ]	[ "(", "define_mode_attr", "atomic_op_str", "[", "(", "QI", "<STR_LIT>", ")", "(", "HI", "<STR_LIT>", ")", "(", "SI", "<STR_LIT>" ]
GCC	sh	MD	stmt_completion	CPU	11,245	[ "]" ]	[ "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "rotate", ":", "HI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")" ]
LLVM	ARM	CPP	program_repair	CPU	11,246	[ "<FIXS>", "ARMLoadStoreOpt", "(", ")", ":", "MachineFunctionPass", "(", "&", "ID", ")", "{", "}", "<FIXE>" ]	[ "namespace", "{", "struct", "ARMLoadStoreOpt", ":", "public", "MachineFunctionPass", "{", "static", "char", "ID", ";", "<BUGS>", "ARMLoadStoreOpt", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{", "}", "<BUGE>", "const", "TargetInstrInfo", "", "TII", ";", "const", "TargetRegisterInfo", "", "TRI", ";" ]
GCC	gcn	CPP	stmt_completion	GPU	11,247	[ "ctxt", ")", ";" ]	[ "return", "new", "pass_omp_gcn", "(" ]
GCC	aarch64	MD	stmt_completion	CPU	11,248	[ "<STR_LIT>", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "SVE_BH", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "SVE_BH", "[", "(", "match_operand", ":", "VNx4BI", "<NUM_LIT>", "<STR_LIT>" ]
LLVM	PowerPC	TD	stmt_completion	CPU	11,249	[ "VSRC", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "v2f64", "(", "bitconvert", "v4i32", ":", "$", "A", ")", ")", ",", "(", "COPY_TO_REGCLASS", "$", "A", "," ]
LLVM	Mips	TD	next_suggestion	CPU	11,250	[ "string", "AsmString", "=", "!", "strconcat", "(", "instr_asm", ",", "<STR_LIT>", ")", ";" ]	[ "dag", "OutOperandList", "=", "(", "outs", "ROWD", ":", "$", "wd", ")", ";", "dag", "InOperandList", "=", "(", "ins", "ROWS", ":", "$", "ws", ",", "uimm5", ":", "$", "m", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	11,251	[ "let", "Uses", "=", "[", "P0", "]", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";" ]
GCC	arm	MD	stmt_completion	CPU	11,252	[ "<STR_LIT>", ")" ]	[ "(", "minus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operator", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>" ]
LLVM	SystemZ	CPP	stmt_completion	CPU	11,253	[ "NumCycles", ",", "BranchProbability", "Probability", ")", "const", "{" ]	[ "bool", "SystemZInstrInfo", "::", "isProfitableToDupForIfCvt", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned" ]
GCC	alpha	CPP	program_repair	MPU	11,254	[ "<FIXS>", "return", "cost", ";", "<FIXE>" ]	[ "if", "(", "REG_NOTE_KIND", "(", "link", ")", "!=", "<NUM_LIT>", ")", "<BUGS>", "return", "<NUM_LIT>", ";", "<BUGE>", "if", "(", "recog_memoized", "(", "insn", ")", "<NUM_LIT>", "\|\|", "recog_memoized", "(", "dep_insn", ")", "<NUM_LIT>", ")" ]
LLVM	PowerPC	CPP	code_generation	CPU	11,255	[ "SDValue", "PPCTargetLowering", "::", "getRecipEstimate", "(", "SDValue", "Operand", ",", "DAGCombinerInfo", "&", "DCI", ",", "unsigned", "&", "RefinementSteps", ")", "const", "{", "EVT", "VT", "=", "Operand", ".", "getValueType", "(", ")", ";", "if", "(", "(", "VT", "==", "MVT", "::", "f32", "&&", "Subtarget", ".", "hasFRES", "(", ")", ")", "\|\|", "(", "VT", "==", "MVT", "::", "f64", "&&", "Subtarget", ".", "hasFRE", "(", ")", ")", "\|\|", "(", "VT", "==", "MVT", "::", "v4f32", "&&", "Subtarget", ".", "hasAltivec", "(", ")", ")", "\|\|", "(", "VT", "==", "MVT", "::", "v2f64", "&&", "Subtarget", ".", "hasVSX", "(", ")", ")", "\|\|", "(", "VT", "==", "MVT", "::", "v4f32", "&&", "Subtarget", ".", "hasQPX", "(", ")", ")", "\|\|", "(", "VT", "==", "MVT", "::", "v4f64", "&&", "Subtarget", ".", "hasQPX", "(", ")", ")", ")", "{", "TargetRecip", "Recips", "=", "DCI", ".", "DAG", ".", "getTarget", "(", ")", ".", "Options", ".", "Reciprocals", ";", "std", "::", "string", "RecipOp", "=", "getRecipOp", "(", "<STR_LIT>", "div", "<STR_LIT>", ",", "VT", ")", ";", "if", "(", "!", "Recips", ".", "isEnabled", "(", "RecipOp", ")", ")", "return", "SDValue", "(", ")", ";", "RefinementSteps", "=", "Recips", ".", "getRefinementSteps", "(", "RecipOp", ")", ";", "return", "DCI", ".", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SDLoc", "(", "Operand", ")", ",", "VT", ",", "Operand", ")", ";", "}", "return", "SDValue", "(", ")", ";", "}" ]	[ "Return", "a", "reciprocal", "estimate", "value", "for", "the", "input", "operand", "." ]
LLVM	Hexagon	TD	stmt_completion	DSP	11,256	[ "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "AbsoluteSet", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isExtended", "=", "<NUM_LIT>", ";", "let", "DecoderNamespace", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=" ]
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	11,257	[ "}" ]	[ "}", "EVT", "VT", "=", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "switch", "(", "Node", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "(", "void", ")", "VT", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	11,258	[ "]", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "USR_OVF" ]
GCC	bpf	CPP	next_suggestion	Virtual ISA	11,259	[ "if", "(", "!", "register_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "mode", ")", ")", "operands", "[", "<NUM_LIT>", "]", "=", "force_reg", "(", "mode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";" ]	[ "if", "(", "bpf_has_jmpext", ")", "return", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "(", "code", "==", "LT", "\|\|", "code", "==", "LE", "\|\|", "code", "==", "LTU", "\|\|", "code", "==", "LEU", ")", ")", "{", "PUT_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ",", "reverse_condition", "(", "code", ")", ")", ";" ]
LLVM	MMIX	CPP	stmt_completion	CPU	11,260	[ ";" ]	[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "MMIX Assembly Printer", "<STR_LIT>" ]
LLVM	X86	CPP	next_suggestion	CPU	11,261	[ "if", "(", "isReassignmentProfitable", "(", "C", ",", "MaskDomain", ")", ")", "{" ]	[ "EnclosedEdges", ".", "clear", "(", ")", ";", "EnclosedInstrs", ".", "clear", "(", ")", ";", "std", "::", "vector", "<", "Closure", ">", "Closures", ";", "unsigned", "ClosureID", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "Idx", "<", "MRI", "->", "getNumVirtRegs", "(", ")", ";", "++", "Idx", ")", "{", "Register", "Reg", "=", "Register", "::", "index2VirtReg", "(", "Idx", ")", ";", "if", "(", "!", "isGPR", "(", "MRI", "->", "getRegClass", "(", "Reg", ")", ")", ")", "continue", ";", "if", "(", "EnclosedEdges", ".", "count", "(", "Reg", ")", ")", "continue", ";", "Closure", "C", "(", "ClosureID", "++", ",", "{", "MaskDomain", "}", ")", ";", "buildClosure", "(", "C", ",", "Reg", ")", ";", "if", "(", "!", "C", ".", "empty", "(", ")", "&&", "C", ".", "isLegal", "(", "MaskDomain", ")", ")", "Closures", ".", "push_back", "(", "std", "::", "move", "(", "C", ")", ")", ";", "}", "for", "(", "Closure", "&", "C", ":", "Closures", ")", "{", "LLVM_DEBUG", "(", "C", ".", "dump", "(", "MRI", ")", ")", ";" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	11,262	[ "MVT", "::", "f64", ",", "Src", ")", ";" ]	[ "if", "(", "Src", ".", "getValueType", "(", ")", "==", "MVT", "::", "f32", ")", "Src", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FP_EXTEND", ",", "dl", ",", "MVT", "::", "f64", ",", "Src", ")", ";", "SDValue", "Tmp", ";", "switch", "(", "Op", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unhandled FP_TO_INT type in custom expander!", "<STR_LIT>", ")", ";", "case", "MVT", "::", "i32", ":", "Tmp", "=", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", "==", "ISD", "::", "FP_TO_SINT", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "f64", ",", "Src", ")", ";", "break", ";", "case", "MVT", "::", "i64", ":", "Tmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", "," ]
LLVM	ARM	CPP	next_suggestion	CPU	11,263	[ "}" ]	[ "else", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "RBrac", ")", ")", "{", "Postindexed", "=", "true", ";", "Writeback", "=", "true", ";", "E", "=", "Tok", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "int", "OffsetRegNum", "=", "<NUM_LIT>", ";", "bool", "OffsetRegShifted", "=", "false", ";", "enum", "ShiftType", "ShiftType", ";", "const", "MCExpr", "", "ShiftAmount", ";", "const", "MCExpr", "", "Offset", ";", "const", "AsmToken", "&", "NextTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "NextTok", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "if", "(", "NextTok", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "Error", "(", "NextTok", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "',' expected", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "ParseMemoryOffsetReg", "(", "Negative", ",", "OffsetRegShifted", ",", "ShiftType", ",", "ShiftAmount", ",", "Offset", ",", "OffsetIsReg", ",", "OffsetRegNum", ",", "E", ")", ")", "return", "true", ";", "}", "ARMOperand", "::", "CreateMem", "(", "Op", ",", "BaseRegNum", ",", "OffsetIsReg", ",", "Offset", ",", "OffsetRegNum", ",", "OffsetRegShifted", ",", "ShiftType", ",", "ShiftAmount", ",", "Preindexed", ",", "Postindexed", ",", "Negative", ",", "Writeback", ",", "S", ",", "E", ")", ";", "return", "false", ";" ]
GCC	mips	CPP	next_suggestion	CPU	11,264	[ "}" ]	[ "psubh_s", "(", "int16x4_t", "s", ",", "int16x4_t", "t", ")", "{", "return", "_", "_", "builtin_loongson_psubh_s", "(", "s", ",", "t", ")", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	11,265	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "lane", "{", "<NUM_LIT>", "}", ";" ]	[ "def", "_B_fixed", ":", "LDN_WBFx_Lane", "<", "r", ",", "<NUM_LIT>", ",", "op0", ",", "!", "cast", "<", "RegisterOperand", ">", "(", "List", "#", "<STR_LIT>", ")", ",", "uimm_b", ",", "neon_uimm4_bare", ",", "asmop", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "lane", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC	sparc	MD	stmt_completion	CPU	11,266	[ "[", "<NUM_LIT>", "]", ")", ")" ]	[ "operands", "[", "<NUM_LIT>", "]", "=", "widen_mem_for_ldd_peep", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "DImode", ")", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "DImode", ",", "REGNO", "(", "operands" ]
LLVM	AMDGPU	CPP	code_generation	GPU	11,267	[ "unsigned", "getExplicitKernelArgOffset", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "isAmdCodeObjectV2", "(", "MF", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "}" ]	[ "Returns", "the", "offset", "in", "bytes", "from", "the", "start", "of", "the", "input", "buffer", "of", "the", "first", "explicit", "kernel", "argument", "." ]
GCC	arm	CPP	stmt_completion	CPU	11,268	[ "(", "integer_type_node", ",", "new", "_", "fenv_var", ")", ")", ";" ]	[ "const", "unsigned", "ARM_FE_OVERFLOW", "=", "<NUM_LIT>", ";", "const", "unsigned", "ARM_FE_UNDERFLOW", "=", "<NUM_LIT>", ";", "const", "unsigned", "ARM_FE_INEXACT", "=", "<NUM_LIT>", ";", "const", "unsigned", "HOST_WIDE_INT", "ARM_FE_ALL_EXCEPT", "=", "(", "ARM_FE_INVALID", "\|", "ARM_FE_DIVBYZERO", "\|", "ARM_FE_OVERFLOW", "\|", "ARM_FE_UNDERFLOW", "\|", "ARM_FE_INEXACT", ")", ";", "const", "unsigned", "HOST_WIDE_INT", "ARM_FE_EXCEPT_SHIFT", "=", "<NUM_LIT>", ";", "tree", "fenv_var", ",", "get_fpscr", ",", "set_fpscr", ",", "mask", ",", "ld_fenv", ",", "masked_fenv", ";", "tree", "new", "_", "fenv_var", ",", "reload_fenv", ",", "restore_fnenv", ";", "tree", "update_call", ",", "atomic_feraiseexcept", ",", "hold_fnclex", ";", "if", "(", "!", "TARGET_HARD_FLOAT", ")", "return", ";", "fenv_var", "=", "create_tmp_var_raw", "(", "unsigned_type_node", ")", ";", "get_fpscr", "=", "arm_builtin_decls", "[", "ARM_BUILTIN_GET_FPSCR", "]", ";", "set_fpscr", "=", "arm_builtin_decls", "[", "ARM_BUILTIN_SET_FPSCR", "]", ";", "mask", "=", "build_int_cst", "(", "unsigned_type_node", ",", "~", "(", "(", "ARM_FE_ALL_EXCEPT", "<<", "ARM_FE_EXCEPT_SHIFT", ")", "\|", "ARM_FE_ALL_EXCEPT", ")", ")", ";", "ld_fenv", "=", "build4", "(", "TARGET_EXPR", ",", "unsigned_type_node", ",", "fenv_var", ",", "build_call_expr", "(", "get_fpscr", ",", "<NUM_LIT>", ")", ",", "NULL_TREE", ",", "NULL_TREE", ")", ";", "masked_fenv", "=", "build2", "(", "BIT_AND_EXPR", ",", "unsigned_type_node", ",", "fenv_var", ",", "mask", ")", ";", "hold_fnclex", "=", "build_call_expr", "(", "set_fpscr", ",", "<NUM_LIT>", ",", "masked_fenv", ")", ";", "", "hold", "=", "build2", "(", "COMPOUND_EXPR", ",", "void_type_node", ",", "build2", "(", "COMPOUND_EXPR", ",", "void_type_node", ",", "masked_fenv", ",", "ld_fenv", ")", ",", "hold_fnclex", ")", ";", "", "clear", "=", "build_call_expr", "(", "set_fpscr", ",", "<NUM_LIT>", ",", "masked_fenv", ")", ";", "new", "_", "fenv_var", "=", "create_tmp_var_raw", "(", "unsigned_type_node", ")", ";", "reload_fenv", "=", "build4", "(", "TARGET_EXPR", ",", "unsigned_type_node", ",", "new", "_", "fenv_var", ",", "build_call_expr", "(", "get_fpscr", ",", "<NUM_LIT>", ")", ",", "NULL_TREE", ",", "NULL_TREE", ")", ";", "restore_fnenv", "=", "build_call_expr", "(", "set_fpscr", ",", "<NUM_LIT>", ",", "fenv_var", ")", ";", "atomic_feraiseexcept", "=", "builtin_decl_implicit", "(", "BUILT_IN_ATOMIC_FERAISEEXCEPT", ")", ";", "update_call", "=", "build_call_expr", "(", "atomic_feraiseexcept", ",", "<NUM_LIT>", ",", "fold_convert" ]
GCC	c6x	MD	stmt_completion	VLIW	11,269	[ ")", "]", ")" ]	[ "(", "pc", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC	mn10300	MD	stmt_completion	MPU	11,270	[ ")", "]" ]	[ "<STR_LIT>", "[", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	11,271	[ "<NUM_LIT>", "]", ")", "=", "expandUnalignedLoad", "(", "LN", ",", "DAG", ")", ";" ]	[ "if", "(", "!", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "return", "SDValue", "(", ")", ";", "LoadSDNode", "*", "LN", "=", "cast", "<", "LoadSDNode", ">", "(", "N", ")", ";", "if", "(", "!", "LN", "->", "isSimple", "(", ")", "\|\|", "!", "ISD", "::", "isNormalLoad", "(", "LN", ")", "\|\|", "hasVolatileUser", "(", "LN", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "EVT", "VT", "=", "LN", "->", "getMemoryVT", "(", ")", ";", "unsigned", "Size", "=", "VT", ".", "getStoreSize", "(", ")", ";", "Align", "Alignment", "=", "LN", "->", "getAlign", "(", ")", ";", "if", "(", "Alignment", "<", "Size", "&&", "isTypeLegal", "(", "VT", ")", ")", "{", "bool", "IsFast", ";", "unsigned", "AS", "=", "LN", "->", "getAddressSpace", "(", ")", ";", "if", "(", "!", "allowsMisalignedMemoryAccesses", "(", "VT", ",", "AS", ",", "Alignment", ".", "value", "(", ")", ",", "LN", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ",", "&", "IsFast", ")", ")", "{", "SDValue", "Ops", "[", "<NUM_LIT>", "]", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "std", "::", "tie", "(", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ")", "=", "scalarizeVectorLoad", "(", "LN", ",", "DAG", ")", ";", "else", "std", "::", "tie", "(", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[" ]
LLVM	PowerPC	TD	next_suggestion	CPU	11,272	[ "def", "NonDSFormSextLoadi32", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "sextloadi32", "node", ":", "$", "ptr", ")", ",", "[", "{" ]	[ "if", "(", "N", "-", ">", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "N", "-", ">", "getValueType", "(", "<NUM_LIT>", ")", "=", "=", "MVT", ":", ":", "i32", ")", "return", "true", ";", "return", "N", "-", ">", "getZExtValue", "(", ")", "=", "=", "(", "uint64_t", ")", "(", "int", ")", "N", "-", ">", "getZExtValue", "(", ")", ";", "}", "]", ",", "HI16", ">", ";", "def", "imm64ZExt32", ":", "Operand", "<", "i64", ">", ",", "ImmLeaf", "<", "i64", ",", "[", "{", "return", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ";", "}", "]", ">", ";", "def", "DSFormLoad", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "load", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", "\|", "\|", "cast", "<", "LoadSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "DSFormStore", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "(", "store", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", "\|", "\|", "cast", "<", "StoreSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "DSFormSextLoadi32", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "sextloadi32", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", "\|", "\|", "cast", "<", "LoadSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "DSFormPreStore", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "base", ",", "node", ":", "$", "offset", ")", ",", "(", "pre_store", "node", ":", "$", "val", ",", "node", ":", "$", "base", ",", "node", ":", "$", "offset", ")", ",", "[", "{", "return", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", "\|", "\|", "cast", "<", "StoreSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "NonDSFormLoad", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "load", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "LoadSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "<", "<NUM_LIT>", "&", "&", "!", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", ";", "}", "]", ">", ";", "def", "NonDSFormStore", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "(", "store", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "StoreSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "<", "<NUM_LIT>", "&", "&", "!", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", ";", "}", "]", ">", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	11,273	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opcode_prefix", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opcode", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	X86	TD	program_repair	CPU	11,274	[ "<FIXS>", ":", "I", "o", ",", "F", ",", "outs", ",", "ins", ",", "asm", ",", "pattern", ",", "itin", ",", "SSEPackedSingle", ">", ",", "PS", ",", "<FIXE>" ]	[ "Requires", "[", "HasAVX512", "]", ">", ";", "class", "AVX512PSI", "bits", "<NUM_LIT>", ">", "o", ",", "Format", "F", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asm", ",", "list", "dag", ">", "pattern", ",", "InstrItinClass", "itin", "=", "NoItinerary", ">", "<BUGS>", ":", "I", "o", ",", "F", ",", "outs", ",", "ins", ",", "asm", ",", "pattern", ",", "itin", ",", "SSEPackedSingle", ">", ",", "TB", ",", "<BUGE>", "Requires", "[", "HasAVX512", "]", ">", ";", "class", "AVX512PIi8", "bits", "<NUM_LIT>", ">", "o", ",", "Format", "F", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asm", ",", "list", "dag", ">", "pattern", ",", "Domain", "d", ",", "InstrItinClass", "itin", "=", "NoItinerary", ">" ]
LLVM	ARM	TD	stmt_completion	CPU	11,275	[ "Vd", ",", "i32imm", ":", "$", "idx", ")", ";" ]	[ "def", "VecListTwoQWordIndexed", ":", "Operand", "<", "i32", ">", "{", "let", "ParserMatchClass", "=", "VecListTwoQWordIndexAsmOperand", ";", "let", "MIOperandInfo", "=", "(", "ops", "DPR", ":", "$" ]
GCC	sparc	CPP	code_generation	CPU	11,276	[ "static", "void", "sparc_trampoline_init", "(", "rtx", "m_tramp", ",", "tree", "fndecl", ",", "rtx", "cxt", ")", "{", "rtx", "fnaddr", "=", "force_reg", "(", "Pmode", ",", "XEXP", "(", "DECL_RTL", "(", "fndecl", ")", ",", "<NUM_LIT>", ")", ")", ";", "cxt", "=", "force_reg", "(", "Pmode", ",", "cxt", ")", ";", "if", "(", "TARGET_ARCH64", ")", "sparc64_initialize_trampoline", "(", "m_tramp", ",", "fnaddr", ",", "cxt", ")", ";", "else", "sparc32_initialize_trampoline", "(", "m_tramp", ",", "fnaddr", ",", "cxt", ")", ";", "}" ]	[ "Worker", "for", "TARGET_TRAMPOLINE_INIT", "." ]
LLVM	AArch64	CPP	stmt_completion	CPU	11,277	[ "-", "<NUM_LIT>", ";" ]	[ "uint32_t", "AArch64MCCodeEmitter", "::", "getVecShiftL16OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "<STR_LIT>", "Expected an immediate value for the scale amount!", "<STR_LIT>", ")", ";", "return", "MO", ".", "getImm", "(", ")" ]
LLVM	Mips	CPP	program_repair	CPU	11,278	[ "<FIXS>", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::ExtractHI", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::ExtractLO", "<STR_LIT>", ";", "<FIXE>" ]	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::CMovFP_T", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::CMovFP_F", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::TruncIntFP", "<STR_LIT>", ";", "<BUGS>", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::ExtractLOHI", "<STR_LIT>", ";", "<BUGE>", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::InsertLOHI", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::Mult", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::Multu", "<STR_LIT>", ";" ]
GCC	i386	MD	next_suggestion	CPU	11,279	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	VE	CPP	stmt_completion	CPU	11,280	[ ";" ]	[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "VE Assembly Printer", "<STR_LIT>" ]
LLVM	CSKY	CPP	next_suggestion	CPU	11,281	[ "}" ]	[ "setLoadExtAction", "(", "ISD", "::", "SEXTLOAD", ",", "MVT", "::", "i32", ",", "MVT", "::", "i1", ",", "Promote", ")", ";", "setLoadExtAction", "(", "ISD", "::", "ZEXTLOAD", ",", "MVT", "::", "i32", ",", "MVT", "::", "i1", ",", "Promote", ")", ";", "setOperationAction", "(", "ISD", "::", "GlobalAddress", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "ExternalSymbol", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "GlobalTLSAddress", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "BlockAddress", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "if", "(", "!", "Subtarget", ".", "hasE2", "(", ")", ")", "{", "setOperationAction", "(", "ISD", "::", "ConstantPool", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "}", "setOperationAction", "(", "ISD", "::", "JumpTable", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "VASTART", ",", "MVT", "::", "Other", ",", "Custom", ")", ";", "if", "(", "!", "Subtarget", ".", "hasE2", "(", ")", ")", "{", "setLoadExtAction", "(", "ISD", "::", "SEXTLOAD", ",", "MVT", "::", "i32", ",", "MVT", "::", "i8", ",", "Expand", ")", ";", "setLoadExtAction", "(", "ISD", "::", "SEXTLOAD", ",", "MVT", "::", "i32", ",", "MVT", "::", "i16", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "CTLZ", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "BSWAP", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "}", "if", "(", "!", "Subtarget", ".", "has2E3", "(", ")", ")", "{", "setOperationAction", "(", "ISD", "::", "ABS", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "BITREVERSE", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "CTTZ", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SDIV", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "UDIV", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "}", "setOperationAction", "(", "ISD", "::", "ATOMIC_FENCE", ",", "MVT", "::", "Other", ",", "Expand", ")", ";", "ISD", "::", "CondCode", "FPCCToExtend", "[", "]", "=", "{", "ISD", "::", "SETONE", ",", "ISD", "::", "SETUEQ", ",", "ISD", "::", "SETUGT", ",", "ISD", "::", "SETUGE", ",", "ISD", "::", "SETULT", ",", "ISD", "::", "SETULE", ",", "}", ";", "ISD", "::", "NodeType", "FPOpToExpand", "[", "]", "=", "{", "ISD", "::", "FSIN", ",", "ISD", "::", "FCOS", ",", "ISD", "::", "FSINCOS", ",", "ISD", "::", "FPOW", ",", "ISD", "::", "FREM", ",", "ISD", "::", "FCOPYSIGN", ",", "ISD", "::", "FP16_TO_FP", ",", "ISD", "::", "FP_TO_FP16", "}", ";", "if", "(", "STI", ".", "useHardFloat", "(", ")", ")", "{", "MVT", "AllVTy", "[", "]", "=", "{", "MVT", "::", "f32", ",", "MVT", "::", "f64", "}", ";", "for", "(", "auto", "VT", ":", "AllVTy", ")", "{", "setOperationAction", "(", "ISD", "::", "FREM", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SELECT_CC", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "BR_CC", ",", "VT", ",", "Expand", ")", ";", "for", "(", "auto", "CC", ":", "FPCCToExtend", ")", "setCondCodeAction", "(", "CC", ",", "VT", ",", "Expand", ")", ";", "for", "(", "auto", "Op", ":", "FPOpToExpand", ")", "setOperationAction", "(", "Op", ",", "VT", ",", "Expand", ")", ";" ]
GCC	aarch64	MD	stmt_completion	CPU	11,282	[ "VNx8DI", "<STR_LIT>", ")" ]	[ "(", "VNx8HI", "<STR_LIT>", ")", "(", "VNx8HF", "<STR_LIT>", ")", "(", "VNx4SI", "<STR_LIT>", ")", "(", "VNx4SF", "<STR_LIT>", ")", "(", "VNx2DI", "<STR_LIT>", ")", "(", "VNx2DF", "<STR_LIT>", ")", "(", "VNx32QI", "<STR_LIT>", ")", "(", "VNx48QI", "<STR_LIT>", ")", "(", "VNx64QI", "<STR_LIT>", ")", "(", "VNx16HI", "<STR_LIT>", ")", "(", "VNx24HI", "<STR_LIT>", ")", "(", "VNx32HI", "<STR_LIT>", ")", "(", "VNx16HF", "<STR_LIT>", ")", "(", "VNx24HF", "<STR_LIT>", ")", "(", "VNx32HF", "<STR_LIT>", ")", "(", "VNx8SI", "<STR_LIT>", ")", "(", "VNx12SI", "<STR_LIT>", ")", "(", "VNx16SI", "<STR_LIT>", ")", "(", "VNx8SF", "<STR_LIT>", ")", "(", "VNx12SF", "<STR_LIT>", ")", "(", "VNx16SF", "<STR_LIT>", ")", "(", "VNx4DI", "<STR_LIT>", ")", "(", "VNx6DI", "<STR_LIT>", ")", "(" ]
LLVM	R600	CPP	next_suggestion	GPU	11,283	[ "}" ]	[ "default", ":", "return", "nullptr", ";", "NODE_NAME_CASE", "(", "CALL", ")", ";", "NODE_NAME_CASE", "(", "UMUL", ")", ";", "NODE_NAME_CASE", "(", "RET_FLAG", ")", ";", "NODE_NAME_CASE", "(", "BRANCH_COND", ")", ";", "NODE_NAME_CASE", "(", "DWORDADDR", ")", "NODE_NAME_CASE", "(", "FRACT", ")", "NODE_NAME_CASE", "(", "CLAMP", ")", "NODE_NAME_CASE", "(", "FMAX_LEGACY", ")", "NODE_NAME_CASE", "(", "SMAX", ")", "NODE_NAME_CASE", "(", "UMAX", ")", "NODE_NAME_CASE", "(", "FMIN_LEGACY", ")", "NODE_NAME_CASE", "(", "SMIN", ")", "NODE_NAME_CASE", "(", "UMIN", ")", "NODE_NAME_CASE", "(", "FMAX3", ")", "NODE_NAME_CASE", "(", "SMAX3", ")", "NODE_NAME_CASE", "(", "UMAX3", ")", "NODE_NAME_CASE", "(", "FMIN3", ")", "NODE_NAME_CASE", "(", "SMIN3", ")", "NODE_NAME_CASE", "(", "UMIN3", ")", "NODE_NAME_CASE", "(", "URECIP", ")", "NODE_NAME_CASE", "(", "DIV_SCALE", ")", "NODE_NAME_CASE", "(", "DIV_FMAS", ")", "NODE_NAME_CASE", "(", "DIV_FIXUP", ")", "NODE_NAME_CASE", "(", "TRIG_PREOP", ")", "NODE_NAME_CASE", "(", "RCP", ")", "NODE_NAME_CASE", "(", "RSQ", ")", "NODE_NAME_CASE", "(", "RSQ_LEGACY", ")", "NODE_NAME_CASE", "(", "RSQ_CLAMPED", ")", "NODE_NAME_CASE", "(", "LDEXP", ")", "NODE_NAME_CASE", "(", "FP_CLASS", ")", "NODE_NAME_CASE", "(", "DOT4", ")", "NODE_NAME_CASE", "(", "BFE_U32", ")", "NODE_NAME_CASE", "(", "BFE_I32", ")", "NODE_NAME_CASE", "(", "BFI", ")", "NODE_NAME_CASE", "(", "BFM", ")", "NODE_NAME_CASE", "(", "BREV", ")", "NODE_NAME_CASE", "(", "MUL_U24", ")", "NODE_NAME_CASE", "(", "MUL_I24", ")", "NODE_NAME_CASE", "(", "MAD_U24", ")", "NODE_NAME_CASE", "(", "MAD_I24", ")", "NODE_NAME_CASE", "(", "EXPORT", ")", "NODE_NAME_CASE", "(", "CONST_ADDRESS", ")", "NODE_NAME_CASE", "(", "REGISTER_LOAD", ")", "NODE_NAME_CASE", "(", "REGISTER_STORE", ")", "NODE_NAME_CASE", "(", "LOAD_CONSTANT", ")", "NODE_NAME_CASE", "(", "LOAD_INPUT", ")", "NODE_NAME_CASE", "(", "SAMPLE", ")", "NODE_NAME_CASE", "(", "SAMPLEB", ")", "NODE_NAME_CASE", "(", "SAMPLED", ")", "NODE_NAME_CASE", "(", "SAMPLEL", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE0", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE1", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE2", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE3", ")", "NODE_NAME_CASE", "(", "BUILD_VERTICAL_VECTOR", ")", "NODE_NAME_CASE", "(", "CONST_DATA_PTR", ")", "NODE_NAME_CASE", "(", "STORE_MSKOR", ")", "NODE_NAME_CASE", "(", "TBUFFER_STORE_FORMAT", ")", "}" ]
GCC	arm	CPP	code_generation	CPU	11,284	[ "static", "void", "cmse_nonsecure_call_clear_caller_saved", "(", "void", ")", "{", "basic_block", "bb", ";", "FOR_EACH_BB_FN", "(", "bb", ",", "cfun", ")", "{", "rtx_insn", "", "insn", ";", "FOR_BB_INSNS", "(", "bb", ",", "insn", ")", "{", "uint64_t", "to_clear_mask", ",", "float_mask", ";", "rtx_insn", "", "seq", ";", "rtx", "pat", ",", "call", ",", "unspec", ",", "reg", ",", "cleared_reg", ",", "tmp", ";", "unsigned", "int", "regno", ",", "maxregno", ";", "rtx", "address", ";", "CUMULATIVE_ARGS", "args_so_far_v", ";", "cumulative_args_t", "args_so_far", ";", "tree", "arg_type", ",", "fntype", ";", "bool", "using_r4", ",", "first_param", "=", "true", ";", "function_args_iterator", "args_iter", ";", "uint32_t", "padding_bits_to_clear", "[", "<NUM_LIT>", "]", "=", "{", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", "}", ";", "uint32_t", "*", "padding_bits_to_clear_ptr", "=", "&", "padding_bits_to_clear", "[", "<NUM_LIT>", "]", ";", "if", "(", "!", "NONDEBUG_INSN_P", "(", "insn", ")", ")", "continue", ";", "if", "(", "!", "CALL_P", "(", "insn", ")", ")", "continue", ";", "pat", "=", "PATTERN", "(", "insn", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "pat", ")", "==", "PARALLEL", "&&", "XVECLEN", "(", "pat", ",", "<NUM_LIT>", ")", ">", "<NUM_LIT>", ")", ";", "call", "=", "XVECEXP", "(", "pat", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "call", ")", "==", "SET", ")", "call", "=", "SET_SRC", "(", "call", ")", ";", "unspec", "=", "XEXP", "(", "call", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "unspec", ")", "!=", "UNSPEC", "\|\|", "XINT", "(", "unspec", ",", "<NUM_LIT>", ")", "!=", "UNSPEC_NONSECURE_MEM", ")", "continue", ";", "to_clear_mask", "=", "(", "<NUM_LIT>", "LL", "<<", "(", "NUM_ARG_REGS", ")", ")", "-", "<NUM_LIT>", ";", "maxregno", "=", "NUM_ARG_REGS", "-", "<NUM_LIT>", ";", "if", "(", "TARGET_HARD_FLOAT_ABI", ")", "{", "float_mask", "=", "(", "<NUM_LIT>", "LL", "<<", "(", "D7_VFP_REGNUM", "+", "<NUM_LIT>", ")", ")", "-", "<NUM_LIT>", ";", "float_mask", "&=", "~", "(", "(", "<NUM_LIT>", "LL", "<<", "FIRST_VFP_REGNUM", ")", "-", "<NUM_LIT>", ")", ";", "to_clear_mask", "\|=", "float_mask", ";", "maxregno", "=", "D7_VFP_REGNUM", ";", "}", "address", "=", "RTVEC_ELT", "(", "XVEC", "(", "unspec", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "MEM_P", "(", "address", ")", ")", ";", "gcc_assert", "(", "REG_P", "(", "XEXP", "(", "address", ",", "<NUM_LIT>", ")", ")", ")", ";", "to_clear_mask", "&=", "~", "(", "<NUM_LIT>", "LL", "<<", "REGNO", "(", "XEXP", "(", "address", ",", "<NUM_LIT>", ")", ")", ")", ";", "set_block_for_insn", "(", "insn", ",", "bb", ")", ";", "df_set_flags", "(", "DF_DEFER_INSN_RESCAN", ")", ";", "start_sequence", "(", ")", ";", "emit_insn", "(", "gen_blockage", "(", ")", ")", ";", "fntype", "=", "TREE_TYPE", "(", "MEM_EXPR", "(", "address", ")", ")", ";", "arm_init_cumulative_args", "(", "&", "args_so_far_v", ",", "fntype", ",", "NULL_RTX", ",", "NULL_TREE", ")", ";", "args_so_far", "=", "pack_cumulative_args", "(", "&", "args_so_far_v", ")", ";", "FOREACH_FUNCTION_ARGS", "(", "fntype", ",", "arg_type", ",", "args_iter", ")", "{", "rtx", "arg_rtx", ";", "machine_mode", "arg_mode", "=", "TYPE_MODE", "(", "arg_type", ")", ";", "if", "(", "VOID_TYPE_P", "(", "arg_type", ")", ")", "continue", ";", "if", "(", "!", "first_param", ")", "arm_function_arg_advance", "(", "args_so_far", ",", "arg_mode", ",", "arg_type", ",", "true", ")", ";", "arg_rtx", "=", "arm_function_arg", "(", "args_so_far", ",", "arg_mode", ",", "arg_type", ",", "true", ")", ";", "gcc_assert", "(", "REG_P", "(", "arg_rtx", ")", ")", ";", "to_clear_mask", "&=", "~", "compute_not_to_clear_mask", "(", "arg_type", ",", "arg_rtx", ",", "REGNO", "(", "arg_rtx", ")", ",", "padding_bits_to_clear_ptr", ")", ";", "first_param", "=", "false", ";", "}", "cleared_reg", "=", "XEXP", "(", "address", ",", "<NUM_LIT>", ")", ";", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "IP_REGNUM", ")", ";", "using_r4", "=", "false", ";", "for", "(", "regno", "=", "R0_REGNUM", ";", "regno", "<", "NUM_ARG_REGS", ";", "regno", "++", ")", "{", "if", "(", "padding_bits_to_clear", "[", "regno", "]", "==", "<NUM_LIT>", ")", "continue", ";", "if", "(", "TARGET_THUMB1", "&&", "!", "using_r4", ")", "{", "using_r4", "=", "true", ";", "reg", "=", "cleared_reg", ";", "emit_move_insn", "(", "gen_rtx_REG", "(", "SImode", ",", "IP_REGNUM", ")", ",", "reg", ")", ";", "}", "tmp", "=", "GEN_INT", "(", "(", "(", "(", "~", "padding_bits_to_clear", "[", "regno", "]", ")", "<<", "<NUM_LIT>", "u", ")", ">>", "<NUM_LIT>", "u", ")", ")", ";", "emit_move_insn", "(", "reg", ",", "tmp", ")", ";", "if", "(", "(", "(", "~", "padding_bits_to_clear", "[", "regno", "]", ")", ">>", "<NUM_LIT>", ")", ">", "<NUM_LIT>", ")", "{", "tmp", "=", "GEN_INT", "(", "(", "~", "padding_bits_to_clear", "[", "regno", "]", ")", ">>", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "gen_rtx_ZERO_EXTRACT", "(", "SImode", ",", "reg", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ",", "tmp", ")", ")", ";", "}", "emit_insn", "(", "gen_andsi3", "(", "gen_rtx_REG", "(", "SImode", ",", "regno", ")", ",", "gen_rtx_REG", "(", "SImode", ",", "regno", ")", ",", "reg", ")", ")", ";", "}", "if", "(", "using_r4", ")", "emit_move_insn", "(", "cleared_reg", ",", "gen_rtx_REG", "(", "SImode", ",", "IP_REGNUM", ")", ")", ";", "tmp", "=", "gen_rtx_LSHIFTRT", "(", "SImode", ",", "cleared_reg", ",", "const1_rtx", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "cleared_reg", ",", "tmp", ")", ")", ";", "tmp", "=", "gen_rtx_ASHIFT", "(", "SImode", ",", "cleared_reg", ",", "const1_rtx", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "cleared_reg", ",", "tmp", ")", ")", ";", "for", "(", "regno", "=", "R0_REGNUM", ";", "regno", "<=", "maxregno", ";", "regno", "++", ")", "{", "if", "(", "!", "(", "to_clear_mask", "&", "(", "<NUM_LIT>", "LL", "<<", "regno", ")", ")", ")", "continue", ";", "if", "(", "IS_VFP_REGNUM", "(", "regno", ")", ")", "{", "if", "(", "TARGET_VFP_DOUBLE", "&&", "VFP_REGNO_OK_FOR_DOUBLE", "(", "regno", ")", "&&", "to_clear_mask", "&", "(", "<NUM_LIT>", "LL", "<<", "(", "regno", "+", "<NUM_LIT>", ")", ")", ")", "emit_move_insn", "(", "gen_rtx_REG", "(", "DFmode", ",", "regno", "++", ")", ",", "CONST0_RTX", "(", "DFmode", ")", ")", ";", "else", "emit_move_insn", "(", "gen_rtx_REG", "(", "SFmode", ",", "regno", ")", ",", "CONST0_RTX", "(", "SFmode", ")", ")", ";", "}", "else", "emit_move_insn", "(", "gen_rtx_REG", "(", "SImode", ",", "regno", ")", ",", "cleared_reg", ")", ";", "}", "seq", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";", "emit_insn_before", "(", "seq", ",", "insn", ")", ";", "}", "}", "}" ]	[ "Clears", "caller", "saved", "registers", "not", "used", "to", "pass", "arguments", "before", "a", "cmse_nonsecure_call", ".", "Saving", ",", "clearing", "and", "restoring", "of", "callee", "saved", "registers", "is", "done", "in", "__gnu_cmse_nonsecure_call", "libcall", ".", "See", "libgcc/config/arm/cmse_nonsecure_call.S", "." ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	11,285	[ "{" ]	[ "Constant", "", "copr0", "=", "nullptr", ";", "Constant", "", "copr1", "=", "nullptr", ";", "Constant", "", "copr2", "=", "nullptr", ";", "if", "(", "numArgs", ">", "<NUM_LIT>", ")", "{", "if", "(", "(", "copr0", "=", "dyn_cast", "<", "Constant", ">", "(", "aCI", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ")", ")", "==", "nullptr", ")", "return", "false", ";", "}", "if", "(", "numArgs", ">", "<NUM_LIT>", ")", "{", "if", "(", "(", "copr1", "=", "dyn_cast", "<", "Constant", ">", "(", "aCI", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ")", ")", "==", "nullptr", ")", "{", "if", "(", "FInfo", ".", "getId", "(", ")", "!=", "AMDGPULibFunc", "::", "EI_SINCOS", ")", "return", "false", ";", "}", "}", "if", "(", "numArgs", ">", "<NUM_LIT>", ")", "{", "if", "(", "(", "copr2", "=", "dyn_cast", "<", "Constant", ">", "(", "aCI", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ")", ")", "==", "nullptr", ")", "return", "false", ";", "}", "double", "DVal0", "[", "<NUM_LIT>", "]", ",", "DVal1", "[", "<NUM_LIT>", "]", ";", "bool", "hasTwoResults", "=", "(", "FInfo", ".", "getId", "(", ")", "==", "AMDGPULibFunc", "::", "EI_SINCOS", ")", ";", "if", "(", "getVecSize", "(", "FInfo", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "!", "evaluateScalarMathFunc", "(", "FInfo", ",", "DVal0", "[", "<NUM_LIT>", "]", ",", "DVal1", "[", "<NUM_LIT>", "]", ",", "copr0", ",", "copr1", ",", "copr2", ")", ")", "{", "return", "false", ";", "}", "}", "else", "{", "ConstantDataVector", "", "CDV0", "=", "dyn_cast_or_null", "<", "ConstantDataVector", ">", "(", "copr0", ")", ";", "ConstantDataVector", "", "CDV1", "=", "dyn_cast_or_null", "<", "ConstantDataVector", ">", "(", "copr1", ")", ";", "ConstantDataVector", "", "CDV2", "=", "dyn_cast_or_null", "<", "ConstantDataVector", ">", "(", "copr2", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "getVecSize", "(", "FInfo", ")", ";", "++", "i", ")", "{", "Constant", "", "celt0", "=", "CDV0", "?", "CDV0", "->", "getElementAsConstant", "(", "i", ")", ":", "nullptr", ";", "Constant", "", "celt1", "=", "CDV1", "?", "CDV1", "->", "getElementAsConstant", "(", "i", ")", ":", "nullptr", ";", "Constant", "", "celt2", "=", "CDV2", "?", "CDV2", "->", "getElementAsConstant", "(", "i", ")", ":", "nullptr", ";", "if", "(", "!", "evaluateScalarMathFunc", "(", "FInfo", ",", "DVal0", "[", "i", "]", ",", "DVal1", "[", "i", "]", ",", "celt0", ",", "celt1", ",", "celt2", ")", ")", "{", "return", "false", ";", "}", "}", "}", "LLVMContext", "&", "context", "=", "CI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getContext", "(", ")", ";", "Constant", "", "nval0", ",", "*", "nval1", ";", "if", "(", "getVecSize", "(", "FInfo", ")", "==", "<NUM_LIT>", ")", "{", "nval0", "=", "ConstantFP", "::", "get", "(", "CI", "->", "getType", "(", ")", ",", "DVal0", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "hasTwoResults", ")", "nval1", "=", "ConstantFP", "::", "get", "(", "CI", "->", "getType", "(", ")", ",", "DVal1", "[", "<NUM_LIT>", "]", ")", ";", "}", "else", "{", "if", "(", "getArgType", "(", "FInfo", ")", "==", "AMDGPULibFunc", "::", "F32", ")", "{", "SmallVector", "<", "float", ",", "<NUM_LIT>", ">", "FVal0", ",", "FVal1", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "getVecSize", "(", "FInfo", ")", ";", "++", "i", ")", "FVal0", ".", "push_back", "(", "(", "float", ")", "DVal0", "[", "i", "]", ")", ";", "ArrayRef", "<", "float", ">", "tmp0", "(", "FVal0", ")", ";", "nval0", "=", "ConstantDataVector", "::", "get", "(", "context", ",", "tmp0", ")", ";", "if", "(", "hasTwoResults", ")", "{", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "getVecSize", "(", "FInfo", ")", ";", "++", "i", ")", "FVal1", ".", "push_back", "(", "(", "float", ")", "DVal1", "[", "i", "]", ")", ";", "ArrayRef", "<", "float", ">", "tmp1", "(", "FVal1", ")", ";", "nval1", "=", "ConstantDataVector", "::", "get", "(", "context", ",", "tmp1", ")", ";", "}", "}", "else" ]
LLVM	AMDGPU	CPP	code_generation	GPU	11,286	[ "bool", "SITargetLowering", "::", "getTgtMemIntrinsic", "(", "IntrinsicInfo", "&", "Info", ",", "const", "CallInst", "&", "CI", ",", "unsigned", "IntrID", ")", "const", "{", "switch", "(", "IntrID", ")", "{", "case", "Intrinsic", "::", "amdgcn_atomic_inc", ":", "case", "Intrinsic", "::", "amdgcn_atomic_dec", ":", "{", "Info", ".", "opc", "=", "ISD", "::", "INTRINSIC_W_CHAIN", ";", "Info", ".", "memVT", "=", "MVT", "::", "getVT", "(", "CI", ".", "getType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "CI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "align", "=", "<NUM_LIT>", ";", "const", "ConstantInt", "*", "Vol", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Info", ".", "vol", "=", "!", "Vol", "\|\|", "!", "Vol", "->", "isZero", "(", ")", ";", "Info", ".", "readMem", "=", "true", ";", "Info", ".", "writeMem", "=", "true", ";", "return", "true", ";", "}", "default", ":", "return", "false", ";", "}", "}" ]	[ "Given", "an", "intrinsic", ",", "checks", "if", "on", "the", "target", "the", "intrinsic", "will", "need", "to", "map", "to", "a", "MemIntrinsicNode", "(", "touches", "memory", ")", "." ]
LLVM	AArch64	TD	stmt_completion	CPU	11,287	[ ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]	[ "def", ":", "RWSysReg", "<", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>" ]
LLVM	SPIRV	CPP	stmt_completion	Virtual ISA	11,288	[ "=", "AggrUndef", ";" ]	[ "Instruction", "", "I", "=", "Worklist", ".", "front", "(", ")", ";", "Worklist", ".", "pop", "(", ")", ";", "for", "(", "auto", "&", "Op", ":", "I", "->", "operands", "(", ")", ")", "{", "auto", "", "AggrUndef", "=", "dyn_cast", "<", "UndefValue", ">", "(", "Op", ")", ";", "if", "(", "!", "AggrUndef", "\|\|", "!", "Op", "->", "getType", "(", ")", "->", "isAggregateType", "(", ")", ")", "continue", ";", "IRB", "->", "SetInsertPoint", "(", "I", ")", ";", "auto", "*", "IntrUndef", "=", "IRB", "->", "CreateIntrinsic", "(", "Intrinsic", "::", "spv_undef", ",", "{", "}", ",", "{", "}", ")", ";", "Worklist", ".", "push", "(", "IntrUndef", ")", ";", "I", "->", "replaceUsesOfWith", "(", "Op", ",", "IntrUndef", ")", ";", "AggrConsts", "[", "IntrUndef", "]" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	11,289	[ "for", "(", "auto", "*", "User", ":", "Func", ".", "users", "(", ")", ")", "TheUsers", ".", "push_back", "(", "User", ")", ";" ]	[ "for", "(", "Function", "&", "Func", ":", "M", ")", "{", "if", "(", "!", "Func", ".", "isDeclaration", "(", ")", ")", "continue", ";", "auto", "Iter", "=", "ScalarMASSFuncs", ".", "find", "(", "Func", ".", "getName", "(", ")", ")", ";", "if", "(", "Iter", "==", "ScalarMASSFuncs", ".", "end", "(", ")", ")", "continue", ";", "SmallVector", "<", "User", "*", ",", "<NUM_LIT>", ">", "TheUsers", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	11,290	[ "}" ]	[ "def", "Sr", ":", "BaseSingleOperandFPData", "<", "{", "<NUM_LIT>", ",", "opcode", "}", ",", "FPR32", ",", "f32", ",", "asm", ",", "node", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	11,291	[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	11,292	[ "let", "Uses", "=", "[", "FRAMEKEY", "]", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "accessSize", "=", "DoubleWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";" ]
LLVM	LC2200	CPP	code_generation	CPU	11,293	[ "void", "LC2200MCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "Inst", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "uint32_t", "CurByte", "=", "<NUM_LIT>", ";", "unsigned", "Value", "=", "getBinaryCodeForInstr", "(", "Inst", ",", "Fixups", ",", "STI", ")", ";", "EmitBEConstant", "(", "Value", ",", "<NUM_LIT>", ",", "CurByte", ",", "OS", ")", ";", "}" ]	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]
LLVM	Hexagon	CPP	stmt_completion	DSP	11,294	[ "&", "*", "MBBI", ")", ";" ]	[ "void", "HexagonFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "std", "::", "prev", "(", "MBB", ".", "end", "(", ")", ")", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "hasFP", "(", "MF", ")", "\|\|", "MF", ".", "getTarget", "(", ")", ".", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "std", "::", "prev", "(", "MBB", ".", "end", "(", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI_end", "=", "MBB", ".", "end", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "Hexagon", "::", "EH_RETURN_JMPR", ")", "{", "assert", "(", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", "Offset should be in register!", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Hexagon", "::", "L2_deallocframe", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Hexagon", "::", "A2_add", ")", ",", "Hexagon", "::", "R29", ")", ".", "addReg", "(", "Hexagon", "::", "R29", ")", ".", "addReg", "(", "Hexagon", "::", "R28", ")", ";", "return", ";", "}", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "Hexagon", "::", "JMPret", "&&", "!", "DisableDeallocRet", ")", "{", "MachineBasicBlock", "::", "iterator", "BeforeJMPR", "=", "MBB", ".", "begin", "(", ")", "==", "MBBI", "?", "MBBI", ":", "std", "::", "prev", "(", "MBBI", ")", ";", "if", "(", "BeforeJMPR", "!=", "MBBI", "&&", "BeforeJMPR", "->", "getOpcode", "(", ")", "==", "Hexagon", "::", "RESTORE_DEALLOC_RET_JMP_V4", ")", "{", "MBB", ".", "erase", "(", "MBBI", ")", ";", "return", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI_end", ",", "dl", ",", "TII", ".", "get", "(", "Hexagon", "::", "L4_return", ")", ")", ";", "MIB", "->", "copyImplicitOps", "(", "", "MBB", ".", "getParent", "(", ")", "," ]
GCC	aarch64	MD	next_suggestion	CPU	11,295	[ "DONE" ]	[ "if", "(", "BYTES_BIG_ENDIAN", ")", "std", ":", ":", "swap", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", "emit_insn", "(", "gen_aarch64_addp", "<", "mode", ">", "_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "par_even", ",", "par_odd", ")", ")" ]
GCC	arm	MD	stmt_completion	CPU	11,296	[ "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>" ]
LLVM	AArch64	TD	next_suggestion	CPU	11,297	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", ";" ]	[ "def", "v16i8_shift", ":", "BaseSIMDVectorShift", "<", "<NUM_LIT>", ",", "U", ",", "opc", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "?", ",", "?", ",", "?", "}", ",", "V128", ",", "V128", ",", "vecshiftL8", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v16i8", "V128", ":", "$", "Rd", ")", ",", "(", "OpNode", "(", "v16i8", "V128", ":", "$", "Rn", ")", ",", "(", "i32", "vecshiftL8", ":", "$", "imm", ")", ")", ")", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "imm", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	11,298	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	11,299	[ "}" ]	[ "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

GCC

s390

MD

next_suggestion

MPU

11,200

[ "}", ")" ]

[ "s390_expand_vec_compare", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<", "fpcmp", ":", "CODE", ">", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", "DONE" ]

LLVM

Mips

CPP

next_suggestion

CPU

11,201

[ "MEF", ".", "EmitMipsOptionRecords", "(", ")", ";" ]

[ "MCSectionData", "&", "DataSectionData", "=", "MCA", ".", "getOrCreateSectionData", "(", "*", "OFI", ".", "getDataSection", "(", ")", ")", ";", "MCSectionData", "&", "BSSSectionData", "=", "MCA", ".", "getOrCreateSectionData", "(", "*", "OFI", ".", "getBSSSection", "(", ")", ")", ";", "TextSectionData", ".", "setAlignment", "(", "std", "::", "max", "(", "<NUM_LIT>", "u", ",", "TextSectionData", ".", "getAlignment", "(", ")", ")", ")", ";", "DataSectionData", ".", "setAlignment", "(", "std", "::", "max", "(", "<NUM_LIT>", "u", ",", "DataSectionData", ".", "getAlignment", "(", ")", ")", ")", ";", "BSSSectionData", ".", "setAlignment", "(", "std", "::", "max", "(", "<NUM_LIT>", "u", ",", "BSSSectionData", ".", "getAlignment", "(", ")", ")", ")", ";", "MipsELFStreamer", "&", "MEF", "=", "static_cast", "<", "MipsELFStreamer", "&", ">", "(", "Streamer", ")", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

11,202

[ ",", "Inst", ")", ";" ]

[ "Inst", ".", "setOpcode", "(", "VT", "==", "MVT", "::", "i32", "?", "X86", "::", "LEA32r", ":", "X86", "::", "LEA64r", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getX86SubSuperRegister", "(", "Reg", ",", "VT", ")", ")", ")", ";", "Op", ".", "addMemOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "EmitInstruction", "(", "Out" ]

GCC

mips

CPP

stmt_completion

CPU

11,203

[ ")", ";" ]

[ "pinsrh_1_u", "(", "uint16x4_t", "s", ",", "uint16x4_t", "t", ")", "{", "return", "_", "_", "builtin_loongson_pinsrh_1_u", "(", "s", ",", "t" ]

GCC

sh

MD

next_suggestion

CPU

11,204

[ "(", "const_string", "<STR_LIT>", ")", "]" ]

[ "(", "const_string", "<STR_LIT>", ")", "(", "eq", "(", "symbol_ref", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_string", "<STR_LIT>", ")", "(", "eq", "(", "symbol_ref", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_string", "<STR_LIT>", ")", "(", "eq", "(", "symbol_ref", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_string", "<STR_LIT>", ")", "(", "eq", "(", "symbol_ref", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")" ]

LLVM

X86

CPP

stmt_completion

CPU

11,205

[ ")", "const", "{" ]

[ "long", "int", "X86ELFWriterInfo", "::", "computeRelocation", "(", "unsigned", "SymOffset", ",", "unsigned", "RelOffset", ",", "unsigned", "RelTy" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

11,206

[ "uint32_t", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";" ]

[ "void", "AMDGPUAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "{", "if", "(", "!", "Value", ")", "return", ";", "MCFixupKindInfo", "Info", "=", "getFixupKindInfo", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "Value", "<<=", "Info", ".", "TargetOffset", ";", "unsigned", "NumBytes", "=", "getFixupKindNumBytes", "(", "Fixup", ".", "getKind", "(", ")", ")", ";" ]

LLVM

ARM

TD

next_suggestion

CPU

11,207

[ "let", "RenderMethod", "=", "<STR_LIT>", ";" ]

[ "def", "pred_restricted_i_asmoperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";" ]

LLVM

AArch64

CPP

code_generation

CPU

11,208

[ "bool", "AArch64AdvSIMDScalar", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "mf", ")", "{", "bool", "Changed", "=", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "***** AArch64AdvSIMDScalar *****\\n", "<STR_LIT>", ")", ";", "if", "(", "skipFunction", "(", "mf", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "MRI", "=", "&", "mf", ".", "getRegInfo", "(", ")", ";", "TII", "=", "mf", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "I", "=", "mf", ".", "begin", "(", ")", ",", "E", "=", "mf", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "processMachineBasicBlock", "(", "&", "*", "I", ")", ")", "Changed", "=", "true", ";", "return", "Changed", ";", "}" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

LLVM

Mips

CPP

stmt_completion

CPU

11,209

[ "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]

[ "static", "SDValue", "performSETCCCombine", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "{", "EVT", "Ty", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "Ty", "!=", "MVT", "::", "v2i16", ")", "&&", "(", "Ty", "!=", "MVT", "::", "v4i8", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "isLegalDSPCondCode", "(", "Ty", ",", "cast", "<", "CondCodeSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "Ty", ",", "N", "->", "getOperand", "(" ]

GCC

rs6000

MD

stmt_completion

CPU

11,210

[ "<STR_LIT>", ")", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]

LLVM

X86

CPP

stmt_completion

CPU

11,211

[ ",", "ImmOffset", ")", ")", "{" ]

[ "unsigned", "FixupKind", "=", "[", "&", "]", "(", ")", "{", "if", "(", "!", "(", "Disp", ".", "isExpr", "(", ")", "&&", "isa", "<", "MCSymbolRefExpr", ">", "(", "Disp", ".", "getExpr", "(", ")", ")", ")", ")", "return", "X86", "::", "reloc_riprel_4byte", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "X86", "::", "reloc_riprel_4byte", ";", "case", "X86", "::", "ADC32rm", ":", "case", "X86", "::", "ADD32rm", ":", "case", "X86", "::", "AND32rm", ":", "case", "X86", "::", "CMP32rm", ":", "case", "X86", "::", "MOV32rm", ":", "case", "X86", "::", "OR32rm", ":", "case", "X86", "::", "SBB32rm", ":", "case", "X86", "::", "SUB32rm", ":", "case", "X86", "::", "TEST32mr", ":", "case", "X86", "::", "XOR32rm", ":", "return", "X86", "::", "reloc_riprel_4byte_relax", ";", "case", "X86", "::", "MOV64rm", ":", "assert", "(", "HasREX", ")", ";", "return", "X86", "::", "reloc_riprel_4byte_movq_load", ";", "case", "X86", "::", "CALL64m", ":", "case", "X86", "::", "JMP64m", ":", "case", "X86", "::", "TAILJMPm64", ":", "case", "X86", "::", "TEST64mr", ":", "case", "X86", "::", "ADC64rm", ":", "case", "X86", "::", "ADD64rm", ":", "case", "X86", "::", "AND64rm", ":", "case", "X86", "::", "CMP64rm", ":", "case", "X86", "::", "OR64rm", ":", "case", "X86", "::", "SBB64rm", ":", "case", "X86", "::", "SUB64rm", ":", "case", "X86", "::", "XOR64rm", ":", "return", "HasREX", "?", "X86", "::", "reloc_riprel_4byte_relax_rex", ":", "X86", "::", "reloc_riprel_4byte_relax", ";", "}", "}", "(", ")", ";", "int", "ImmSize", "=", "!", "Disp", ".", "isImm", "(", ")", "&&", "<STR_LIT>", "::", "<STR_LIT>", "(", "TSFlags", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", "(", "TSFlags", ")", ":", "<NUM_LIT>", ";", "emitImmediate", "(", "Disp", ",", "MI", ".", "getLoc", "(", ")", ",", "<NUM_LIT>", ",", "MCFixupKind", "(", "FixupKind", ")", ",", "StartByte", ",", "OS", ",", "Fixups", ",", "-", "ImmSize", ")", ";", "return", ";", "}", "unsigned", "BaseRegNo", "=", "BaseReg", "?", "getX86RegNum", "(", "Base", ")", ":", "-", "<NUM_LIT>", "U", ";", "if", "(", "is16BitMemOperand", "(", "MI", ",", "Op", ",", "STI", ")", ")", "{", "if", "(", "BaseReg", ")", "{", "static", "const", "unsigned", "R16Table", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "unsigned", "RMfield", "=", "R16Table", "[", "BaseRegNo", "]", ";", "assert", "(", "RMfield", "&&", "<STR_LIT>", "invalid 16-bit base register", "<STR_LIT>", ")", ";", "if", "(", "IndexReg", ".", "getReg", "(", ")", ")", "{", "unsigned", "IndexReg16", "=", "R16Table", "[", "getX86RegNum", "(", "IndexReg", ")", "]", ";", "assert", "(", "IndexReg16", "&&", "<STR_LIT>", "invalid 16-bit index register", "<STR_LIT>", ")", ";", "assert", "(", "(", "(", "IndexReg16", "^", "RMfield", ")", "&", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "invalid 16-bit base/index register combination", "<STR_LIT>", ")", ";", "assert", "(", "Scale", ".", "getImm", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "invalid scale for 16-bit memory reference", "<STR_LIT>", ")", ";", "if", "(", "IndexReg16", "&", "<NUM_LIT>", ")", "RMfield", "=", "(", "RMfield", "&", "<NUM_LIT>", ")", "|", "(", "(", "<NUM_LIT>", "-", "IndexReg16", ")", "<<", "<NUM_LIT>", ")", ";", "else", "RMfield", "=", "(", "IndexReg16", "&", "<NUM_LIT>", ")", "|", "(", "(", "<NUM_LIT>", "-", "RMfield", ")", "<<", "<NUM_LIT>", ")", ";", "}", "if", "(", "Disp", ".", "isImm", "(", ")", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "Disp", ".", "getImm", "(", ")", ")", ")", "{", "if", "(", "Disp", ".", "getImm", "(", ")", "==", "<NUM_LIT>", "&&", "RMfield", "!=", "<NUM_LIT>", ")", "{", "emitByte", "(", "modRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField", ",", "RMfield", ")", ",", "OS", ")", ";", "return", ";", "}", "emitByte", "(", "modRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField", ",", "RMfield", ")", ",", "OS", ")", ";", "emitImmediate", "(", "Disp", ",", "MI", ".", "getLoc", "(", ")", ",", "<NUM_LIT>", ",", "FK_Data_1", ",", "StartByte", ",", "OS", ",", "Fixups", ")", ";", "return", ";", "}", "emitByte", "(", "modRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField", ",", "RMfield", ")", ",", "OS", ")", ";", "}", "else", "{", "assert", "(", "IndexReg", ".", "getReg", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected index register!", "<STR_LIT>", ")", ";", "emitByte", "(", "modRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField", ",", "<NUM_LIT>", ")", ",", "OS", ")", ";", "}", "emitImmediate", "(", "Disp", ",", "MI", ".", "getLoc", "(", ")", ",", "<NUM_LIT>", ",", "FK_Data_2", ",", "StartByte", ",", "OS", ",", "Fixups", ")", ";", "return", ";", "}", "bool", "UseDisp8", "=", "MI", ".", "getFlags", "(", ")", "&", "X86", "::", "IP_USE_DISP8", ";", "bool", "UseDisp32", "=", "MI", ".", "getFlags", "(", ")", "&", "X86", "::", "IP_USE_DISP32", ";", "bool", "AllowNoDisp", "=", "!", "UseDisp8", "&&", "!", "UseDisp32", ";", "bool", "AllowDisp8", "=", "!", "UseDisp32", ";", "if", "(", "!", "ForceSIB", "&&", "IndexReg", ".", "getReg", "(", ")", "==", "<NUM_LIT>", "&&", "BaseRegNo", "!=", "N86", "::", "ESP", "&&", "(", "!", "STI", ".", "hasFeature", "(", "X86", "::", "Mode64Bit", ")", "||", "BaseReg", "!=", "<NUM_LIT>", ")", ")", "{", "if", "(", "BaseReg", "==", "<NUM_LIT>", ")", "{", "emitByte", "(", "modRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField", ",", "<NUM_LIT>", ")", ",", "OS", ")", ";", "emitImmediate", "(", "Disp", ",", "MI", ".", "getLoc", "(", ")", ",", "<NUM_LIT>", ",", "FK_Data_4", ",", "StartByte", ",", "OS", ",", "Fixups", ")", ";", "return", ";", "}", "if", "(", "BaseRegNo", "!=", "N86", "::", "EBP", ")", "{", "if", "(", "Disp", ".", "isImm", "(", ")", "&&", "Disp", ".", "getImm", "(", ")", "==", "<NUM_LIT>", "&&", "AllowNoDisp", ")", "{", "emitByte", "(", "modRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField", ",", "BaseRegNo", ")", ",", "OS", ")", ";", "return", ";", "}", "if", "(", "Disp", ".", "isExpr", "(", ")", ")", "{", "auto", "*", "Sym", "=", "dyn_cast", "<", "MCSymbolRefExpr", ">", "(", "Disp", ".", "getExpr", "(", ")", ")", ";", "if", "(", "Sym", "&&", "Sym", "->", "getKind", "(", ")", "==", "MCSymbolRefExpr", "::", "VK_TLSCALL", ")", "{", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM_LIT>", ",", "Sym", ",", "FK_NONE", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "emitByte", "(", "modRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField", ",", "BaseRegNo", ")", ",", "OS", ")", ";", "return", ";", "}", "}", "}", "if", "(", "Disp", ".", "isImm", "(", ")", "&&", "AllowDisp8", ")", "{", "int", "ImmOffset", "=", "<NUM_LIT>", ";", "if", "(", "isDispOrCDisp8", "(", "TSFlags", ",", "Disp", ".", "getImm", "(", ")" ]

LLVM

AArch64

TD

stmt_completion

CPU

11,212

[ "GPR64sp", ":", "$", "Rt", ",", "GPR64sp", ":", "$", "Rn", ",", "<NUM_LIT>", ")", ">", ";" ]

[ "def", ":", "InstAlias", "<", "insn", "#", "<STR_LIT>", ",", "(", "!", "cast", "<", "Instruction", ">", "(", "NAME", "#", "<STR_LIT>", ")" ]

LLVM

ARM

CPP

program_repair

CPU

11,213

[ "<FIXS>", "bool", "ParseMemory", "(", "SmallVectorImpl", "MCParsedAsmOperand", "*", ">", "&", ",", "<STR_LIT>", "::", "<STR_LIT>", "AddrMode", ")", ";", "<FIXE>" ]

[ "bool", "TryParseRegisterWithWriteBack", "(", "SmallVectorImpl", "MCParsedAsmOperand", "*", ">", "&", ")", ";", "bool", "TryParseShiftRegister", "(", "SmallVectorImpl", "MCParsedAsmOperand", "*", ">", "&", ")", ";", "bool", "ParseRegisterList", "(", "SmallVectorImpl", "MCParsedAsmOperand", "*", ">", "&", ")", ";", "<BUGS>", "bool", "ParseMemory", "(", "SmallVectorImpl", "MCParsedAsmOperand", "*", ">", "&", ")", ";", "<BUGE>", "bool", "ParseOperand", "(", "SmallVectorImpl", "MCParsedAsmOperand", "*", ">", "&", ",", "StringRef", "Mnemonic", ")", ";", "bool", "ParsePrefix", "(", "ARMMCExpr", "::", "VariantKind", "&", "RefKind", ")", ";", "const", "MCExpr", "*", "ApplyPrefixToExpr", "(", "const", "MCExpr", "*", "E", "," ]

LLVM

BPF

CPP

next_suggestion

Virtual ISA

11,214

[ "}" ]

[ "MCELFObjectTargetWriter", "*", "MOTW", "=", "new", "BPFELFObjectWriter", "(", "OSABI", ")", ";", "return", "createELFObjectWriter", "(", "MOTW", ",", "OS", ",", "true", ")", ";" ]

LLVM

X86

TD

program_repair

CPU

11,215

[ "<FIXS>", "VR128X", ":", "$", "src1", ",", "VR128X", ":", "$", "src2", ")", ",", "<FIXE>" ]

[ "let", "Constraints", "=", "<STR_LIT>", "indef", "VMOVSDZrrk_REV", ":", "AVX512", "<NUM_LIT>", ",", "MRMDestReg", ",", "(", "outs", "VR128X", ":", "$", "dst", ")", ",", "(", "ins", "f64x_info", ".", "RC", ":", "$", "src0", ",", "f64x_info", ".", "KRCWM", ":", "$", "mask", ",", "<BUGS>", "VR128X", ":", "$", "src1", ",", "FR64X", ":", "$", "src2", ")", ",", "<BUGE>", "<STR_LIT>", "#", "<STR_LIT>", ",", "[", "]", ",", "NoItinerary", ">", ",", "EVEX_K", ",", "XD", ",", "EVEX_4V", ",", "VEX_LIG", "," ]

LLVM

X86

CPP

next_suggestion

CPU

11,216

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]

[ "bool", "HaveMask", "=", "getTargetShuffleMask", "(", "Op", ".", "getNode", "(", ")", ",", "VT", ",", "true", ",", "OpMask", ",", "IsUnary", ")", ";", "if", "(", "!", "HaveMask", "||", "!", "IsUnary", ")", "return", "false", ";", "assert", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "OpMask", ".", "size", "(", ")", "&&", "<STR_LIT>", "Different mask size from vector size!", "<STR_LIT>", ")", ";", "assert", "(", "(", "(", "RootMask", ".", "size", "(", ")", ">", "OpMask", ".", "size", "(", ")", "&&", "RootMask", ".", "size", "(", ")", "%", "OpMask", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "||", "(", "OpMask", ".", "size", "(", ")", ">", "RootMask", ".", "size", "(", ")", "&&", "OpMask", ".", "size", "(", ")", "%", "RootMask", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "||", "OpMask", ".", "size", "(", ")", "==", "RootMask", ".", "size", "(", ")", ")", "&&", "<STR_LIT>", "The smaller number of elements must divide the larger.", "<STR_LIT>", ")", ";", "int", "RootRatio", "=", "std", "::", "max", "<", "int", ">", "(", "<NUM_LIT>", ",", "OpMask", ".", "size", "(", ")", "/", "RootMask", ".", "size", "(", ")", ")", ";", "int", "OpRatio", "=", "std", "::", "max", "<", "int", ">", "(", "<NUM_LIT>", ",", "RootMask", ".", "size", "(", ")", "/", "OpMask", ".", "size", "(", ")", ")", ";", "assert", "(", "(", "(", "RootRatio", "==", "<NUM_LIT>", "&&", "OpRatio", "==", "<NUM_LIT>", ")", "||", "(", "RootRatio", "==", "<NUM_LIT>", ")", "!=", "(", "OpRatio", "==", "<NUM_LIT>", ")", ")", "&&", "<STR_LIT>", "Must not have a ratio for both incoming and op masks!", "<STR_LIT>", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Mask", ";", "Mask", ".", "reserve", "(", "std", "::", "max", "(", "OpMask", ".", "size", "(", ")", ",", "RootMask", ".", "size", "(", ")", ")", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "std", "::", "max", "(", "OpMask", ".", "size", "(", ")", ",", "RootMask", ".", "size", "(", ")", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "int", "RootIdx", "=", "i", "/", "RootRatio", ";", "if", "(", "RootMask", "[", "RootIdx", "]", "<", "<NUM_LIT>", ")", "{", "Mask", ".", "push_back", "(", "RootMask", "[", "RootIdx", "]", ")", ";", "continue", ";", "}", "int", "RootMaskedIdx", "=", "RootMask", "[", "RootIdx", "]", "*", "RootRatio", "+", "i", "%", "RootRatio", ";", "int", "OpIdx", "=", "RootMaskedIdx", "/", "OpRatio", ";", "if", "(", "OpMask", "[", "OpIdx", "]", "<", "<NUM_LIT>", ")", "{", "Mask", ".", "push_back", "(", "OpMask", "[", "OpIdx", "]", ")", ";", "continue", ";", "}", "Mask", ".", "push_back", "(", "OpMask", "[", "OpIdx", "]", "*", "OpRatio", "+", "RootMaskedIdx", "%", "OpRatio", ")", ";", "}", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "HasPSHUFB", "=", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]

LLVM

Mips

TD

stmt_completion

CPU

11,217

[ "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]

GCC

c4x

MD

stmt_completion

DSP

11,218

[ "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")" ]

[ "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "ashift", ":", "QI" ]

LLVM

WebAssembly

CPP

stmt_completion

Virtual ISA

11,219

[ "(", "G", ".", "getValueType", "(", ")", ")", ";" ]

[ "getTargetStreamer", "(", ")", "->", "emitIndirectFunctionType", "(", "F", ".", "getName", "(", ")", ",", "Params", ",", "Results", ")", ";", "}", "}", "for", "(", "const", "auto", "&", "G", ":", "M", ".", "globals", "(", ")", ")", "{", "if", "(", "!", "G", ".", "hasInitializer", "(", ")", "&&", "G", ".", "hasExternalLinkage", "(", ")", ")", "{", "uint16_t", "Size", "=", "M", ".", "getDataLayout", "(", ")", ".", "getTypeAllocSize" ]

GCC

rs6000

CPP

next_suggestion

CPU

11,220

[ "_", "_", "res", ".", "as_int", "[", "<NUM_LIT>", "]", "=", "_", "_", "mu1", ".", "as_int", "[", "<NUM_LIT>", "]", "-", "_", "_", "mu2", ".", "as_int", "[", "<NUM_LIT>", "]", ";" ]

[ "_", "_", "b", "=", "(", "_", "_", "vector", "signed", "int", ")", "vec_splats", "(", "_", "_", "m2", ")", ";", "_", "_", "c", "=", "vec_sub", "(", "_", "_", "a", ",", "_", "_", "b", ")", ";", "return", "(", "_", "_", "m64", ")", "(", "(", "_", "_", "vector", "long", "long", ")", "_", "_", "c", ")", "[", "<NUM_LIT>", "]", ";", "_", "_", "m64_union", "_", "_", "mu1", ",", "_", "_", "mu2", ",", "_", "_", "res", ";", "_", "_", "mu1", ".", "as_m64", "=", "_", "_", "m1", ";", "_", "_", "mu2", ".", "as_m64", "=", "_", "_", "m2", ";" ]

LLVM

ARM

TD

next_suggestion

CPU

11,221

[ "let", "validForTailPredication", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "bit_21", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qn", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qd", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "bit_8", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Qn", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "bit_4", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

11,222

[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

11,223

[ "if", "(", "isCFAluEnabled", "(", "MI", ")", ")", "break", ";" ]

[ "do", "{", "while", "(", "I", "!=", "E", "&&", "!", "isCFAlu", "(", "*", "I", ")", ")", "I", "++", ";", "if", "(", "I", "==", "E", ")", "return", ";", "MachineInstr", "&", "MI", "=", "*", "I", "++", ";" ]

LLVM

AMDGPU

CPP

program_repair

GPU

11,224

[ "<FIXS>", "return", "DAG", ".", "getNode", "(", "Opcode", ",", "SL", ",", "VTList", ",", "{", "GlueChain", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "A", ",", "B", ",", "C", ",", "GlueChain", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ",", "Flags", ")", ";", "<FIXE>" ]

[ "break", ";", "}", "<BUGS>", "return", "DAG", ".", "getNode", "(", "Opcode", ",", "SL", ",", "VTList", ",", "GlueChain", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "A", ",", "B", ",", "C", ",", "GlueChain", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "<BUGE>", "}", "SDValue", "SITargetLowering", "::", "LowerFDIV16", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{" ]

GCC

aarch64

CPP

stmt_completion

CPU

11,225

[ "_", "_", "a", ",", "_", "_", "a", ",", "_", "_", "a", ",", "_", "_", "a", "}", ";" ]

[ "return", "(", "poly8x8_t", ")", "{", "_", "_", "a", ",", "_", "_", "a", ",", "_", "_", "a", ",", "_", "_", "a", "," ]

GCC

i386

CPP

next_suggestion

CPU

11,226

[ "gimplify_assign", "(", "sse_addr", ",", "t", ",", "pre_p", ")", ";" ]

[ "lab_false", "=", "create_artificial_label", "(", "UNKNOWN_LOCATION", ")", ";", "lab_over", "=", "create_artificial_label", "(", "UNKNOWN_LOCATION", ")", ";", "examine_argument", "(", "nat_mode", ",", "type", ",", "<NUM_LIT>", ",", "&", "needed_intregs", ",", "&", "needed_sseregs", ")", ";", "need_temp", "=", "(", "!", "REG_P", "(", "container", ")", "&&", "(", "(", "needed_intregs", "&&", "TYPE_ALIGN", "(", "type", ")", ">", "<NUM_LIT>", ")", "||", "TYPE_ALIGN", "(", "type", ")", ">", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "need_temp", "&&", "!", "REG_P", "(", "container", ")", ")", "{", "if", "(", "SSE_REGNO_P", "(", "REGNO", "(", "XEXP", "(", "XVECEXP", "(", "container", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", ")", "{", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "XVECLEN", "(", "container", ",", "<NUM_LIT>", ")", "&&", "!", "need_temp", ";", "i", "++", ")", "{", "rtx", "slot", "=", "XVECEXP", "(", "container", ",", "<NUM_LIT>", ",", "i", ")", ";", "if", "(", "REGNO", "(", "XEXP", "(", "slot", ",", "<NUM_LIT>", ")", ")", "!=", "FIRST_SSE_REG", "+", "(", "unsigned", "int", ")", "i", "||", "INTVAL", "(", "XEXP", "(", "slot", ",", "<NUM_LIT>", ")", ")", "!=", "i", "*", "<NUM_LIT>", ")", "need_temp", "=", "true", ";", "}", "}", "else", "{", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "XVECLEN", "(", "container", ",", "<NUM_LIT>", ")", "&&", "!", "need_temp", ";", "i", "++", ")", "{", "rtx", "slot", "=", "XVECEXP", "(", "container", ",", "<NUM_LIT>", ",", "i", ")", ";", "if", "(", "REGNO", "(", "XEXP", "(", "slot", ",", "<NUM_LIT>", ")", ")", "!=", "(", "unsigned", "int", ")", "i", "||", "INTVAL", "(", "XEXP", "(", "slot", ",", "<NUM_LIT>", ")", ")", "!=", "i", "*", "<NUM_LIT>", ")", "need_temp", "=", "true", ";", "}", "}", "}", "if", "(", "!", "need_temp", ")", "{", "int_addr", "=", "addr", ";", "sse_addr", "=", "addr", ";", "}", "else", "{", "int_addr", "=", "create_tmp_var", "(", "ptr_type_node", ",", "<STR_LIT>", "int_addr", "<STR_LIT>", ")", ";", "sse_addr", "=", "create_tmp_var", "(", "ptr_type_node", ",", "<STR_LIT>", "sse_addr", "<STR_LIT>", ")", ";", "}", "if", "(", "needed_intregs", ")", "{", "t", "=", "build_int_cst", "(", "TREE_TYPE", "(", "gpr", ")", ",", "(", "X86_64_REGPARM_MAX", "-", "needed_intregs", "+", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ")", ";", "t", "=", "build2", "(", "GE_EXPR", ",", "boolean_type_node", ",", "gpr", ",", "t", ")", ";", "t2", "=", "build1", "(", "GOTO_EXPR", ",", "void_type_node", ",", "lab_false", ")", ";", "t", "=", "build3", "(", "COND_EXPR", ",", "void_type_node", ",", "t", ",", "t2", ",", "NULL_TREE", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";", "}", "if", "(", "needed_sseregs", ")", "{", "t", "=", "build_int_cst", "(", "TREE_TYPE", "(", "fpr", ")", ",", "(", "X86_64_SSE_REGPARM_MAX", "-", "needed_sseregs", "+", "<NUM_LIT>", ")", "*", "<NUM_LIT>", "+", "X86_64_REGPARM_MAX", "*", "<NUM_LIT>", ")", ";", "t", "=", "build2", "(", "GE_EXPR", ",", "boolean_type_node", ",", "fpr", ",", "t", ")", ";", "t2", "=", "build1", "(", "GOTO_EXPR", ",", "void_type_node", ",", "lab_false", ")", ";", "t", "=", "build3", "(", "COND_EXPR", ",", "void_type_node", ",", "t", ",", "t2", ",", "NULL_TREE", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";", "}", "if", "(", "needed_intregs", ")", "{", "t", "=", "fold_build_pointer_plus", "(", "sav", ",", "gpr", ")", ";", "gimplify_assign", "(", "int_addr", ",", "t", ",", "pre_p", ")", ";", "}", "if", "(", "needed_sseregs", ")", "{", "t", "=", "fold_build_pointer_plus", "(", "sav", ",", "fpr", ")", ";" ]

LLVM

Mips

TD

next_suggestion

CPU

11,227

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rd", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rt", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rs", ";" ]

GCC

microblaze

CPP

stmt_completion

MPU

11,228

[ ",", "stream", ")", ";" ]

[ "static", "void", "microblaze_globalize_label", "(", "FILE", "*", "stream", ",", "const", "char", "*", "name", ")", "{", "fputs", "(", "<STR_LIT>", "\\t.globl\\t", "<STR_LIT>", ",", "stream", ")", ";", "if", "(", "microblaze_is_interrupt_variant", "(", ")", ")", "{", "if", "(", "interrupt_handler", "&&", "strcmp", "(", "name", ",", "INTERRUPT_HANDLER_NAME", ")", ")", "fputs", "(", "INTERRUPT_HANDLER_NAME", ",", "stream", ")", ";", "else", "if", "(", "break_handler", "&&", "strcmp", "(", "name", ",", "BREAK_HANDLER_NAME", ")", ")", "fputs", "(", "BREAK_HANDLER_NAME", ",", "stream", ")", ";", "else", "if", "(", "fast_interrupt", "&&", "strcmp", "(", "name", ",", "FAST_INTERRUPT_NAME", ")", ")", "fputs", "(", "FAST_INTERRUPT_NAME", ",", "stream", ")", ";", "fputs", "(", "<STR_LIT>", "\\n\\t.globl\\t", "<STR_LIT>" ]

GCC

s390

MD

program_repair

MPU

11,229

[ "<FIXS>", "<FIXE>", "<FIXS>", "s390", "-", "c", ".", "o", ":", "$", "(", "srcdir", ")", "/", "config", "/", "s390", "/", "s390", "-", "c", ".", "cc", "<FIXE>", "<FIXS>", "$", "(", "srcdir", ")", "/", "config", "/", "s390", "/", "s390", "-", "c", ".", "cc", "<FIXE>", "<FIXS>", "s390", "-", "d", ".", "o", ":", "$", "(", "srcdir", ")", "/", "config", "/", "s390", "/", "s390", "-", "d", ".", "cc", "<FIXE>" ]

[ "(", "clobber", "(", "reg", ":", "DF", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "DF", "<NUM_LIT>", ")", ")", "]", "<BUGS>", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "@", "@", "-", "<NUM_LIT>", ",", "<NUM_LIT>", "+", "<NUM_LIT>", ",", "<NUM_LIT>", "@", "@", "TM_H", "+", "=", "$", "(", "srcdir", ")", "/", "config", "/", "s390", "/", "s390", "-", "builtins", ".", "defTM_H", "+", "=", "$", "(", "srcdir", ")", "/", "config", "/", "s390", "/", "s390", "-", "builtin", "-", "types", ".", "defPASSES_EXTRA", "+", "=", "$", "(", "srcdir", ")", "/", "config", "/", "s390", "/", "s390", "-", "passes", ".", "def", "<BUGS>", "s390", "-", "c", ".", "o", ":", "$", "(", "srcdir", ")", "/", "config", "/", "s390", "/", "s390", "-", "c", ".", "c", "<BUGE>", "$", "(", "srcdir", ")", "/", "config", "/", "s390", "/", "s390", "-", "protos", ".", "h", "$", "(", "CONFIG_H", ")", "$", "(", "SYSTEM_H", ")", "coretypes", ".", "h", "$", "(", "TM_H", ")", "$", "(", "TREE_H", ")", "$", "(", "TM_P_H", ")", "$", "(", "FLAGS_H", ")", "$", "(", "C_COMMON_H", ")", "$", "(", "GGC_H", ")", "$", "(", "TARGET_H", ")", "$", "(", "TARGET_DEF_H", ")", "$", "(", "CPPLIB_H", ")", "$", "(", "C_PRAGMA_H", ")", "$", "(", "COMPILER", ")", "-", "c", "$", "(", "ALL_COMPILERFLAGS", ")", "$", "(", "ALL_CPPFLAGS", ")", "$", "(", "INCLUDES", ")", "<BUGS>", "$", "(", "srcdir", ")", "/", "config", "/", "s390", "/", "s390", "-", "c", ".", "c", "<BUGE>", "<BUGS>", "s390", "-", "d", ".", "o", ":", "$", "(", "srcdir", ")", "/", "config", "/", "s390", "/", "s390", "-", "d", ".", "c", "<BUGE>", "$", "(", "COMPILE", ")", "$", "$", "(", "POSTCOMPILE", ")" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

11,230

[ "}" ]

[ "unsigned", "SystemZTTIImpl", "::", "getVectorTruncCost", "(", "Type", "*", "SrcTy", ",", "Type", "*", "DstTy", ")", "{", "assert", "(", "SrcTy", "->", "isVectorTy", "(", ")", "&&", "DstTy", "->", "isVectorTy", "(", ")", ")", ";", "assert", "(", "SrcTy", "->", "getPrimitiveSizeInBits", "(", ")", ">", "DstTy", "->", "getPrimitiveSizeInBits", "(", ")", "&&", "<STR_LIT>", "Packing must reduce size of vector type.", "<STR_LIT>", ")", ";", "assert", "(", "cast", "<", "VectorType", ">", "(", "SrcTy", ")", "->", "getNumElements", "(", ")", "==", "cast", "<", "VectorType", ">", "(", "DstTy", ")", "->", "getNumElements", "(", ")", "&&", "<STR_LIT>", "Packing should not change number of elements.", "<STR_LIT>", ")", ";", "unsigned", "NumParts", "=", "getNumVectorRegs", "(", "SrcTy", ")", ";", "if", "(", "NumParts", "<=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "unsigned", "Cost", "=", "<NUM_LIT>", ";", "unsigned", "Log2Diff", "=", "getElSizeLog2Diff", "(", "SrcTy", ",", "DstTy", ")", ";", "unsigned", "VF", "=", "cast", "<", "VectorType", ">", "(", "SrcTy", ")", "->", "getNumElements", "(", ")", ";", "for", "(", "unsigned", "P", "=", "<NUM_LIT>", ";", "P", "<", "Log2Diff", ";", "++", "P", ")", "{", "if", "(", "NumParts", ">", "<NUM_LIT>", ")", "NumParts", "/", "=", "<NUM_LIT>", ";", "Cost", "+=", "NumParts", ";", "}", "if", "(", "VF", "==", "<NUM_LIT>", "&&", "SrcTy", "->", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "DstTy", "->", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "Cost", "--", ";", "return", "Cost", ";" ]

LLVM

VE

CPP

next_suggestion

CPU

11,231

[ "if", "(", "Size", ")", "emitSPAdjustment", "(", "MF", ",", "MBB", ",", "I", ",", "Size", ")", ";" ]

[ "MachineBasicBlock", "::", "iterator", "VEFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";", "int64_t", "Size", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "Size", "=", "-", "Size", ";" ]

GCC

aarch64

CPP

stmt_completion

CPU

11,232

[ "_", "a", ";" ]

[ "return", "~", "_" ]

GCC

rs6000

CPP

next_suggestion

CPU

11,233

[ "}" ]

[ "static", "unsigned", "int", "rs6000_hard_regno_nregs_hook", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "return", "rs6000_hard_regno_nregs", "[", "mode", "]", "[", "regno", "]", ";" ]

LLVM

X86

TD

program_repair

CPU

11,234

[ "<FIXS>", "def", "LODSD", ":", "I", "<NUM_LIT>", ",", "RawFrm", ",", "(", "outs", ")", ",", "(", "ins", ")", ",", "<STR_LIT>", ",", "[", "]", ",", "IIC_LODS", ">", ",", "OpSize16", ";", "<FIXE>", "<FIXS>", "def", "OUTSD", ":", "I", "<NUM_LIT>", ",", "RawFrm", ",", "(", "outs", ")", ",", "(", "ins", ")", ",", "<STR_LIT>", ",", "[", "]", ",", "IIC_OUTS", ">", ",", "OpSize16", ";", "<FIXE>" ]

[ "let", "SchedRW", "=", "[", "WriteMicrocoded", "]", "in", "{", "def", "LODSB", ":", "I", "<NUM_LIT>", ",", "RawFrm", ",", "(", "outs", ")", ",", "(", "ins", ")", ",", "<STR_LIT>", ",", "[", "]", ",", "IIC_LODS", ">", ";", "def", "LODSW", ":", "I", "<NUM_LIT>", ",", "RawFrm", ",", "(", "outs", ")", ",", "(", "ins", ")", ",", "<STR_LIT>", ",", "[", "]", ",", "IIC_LODS", ">", ",", "OpSize", ";", "<BUGS>", "def", "LODSD", ":", "I", "<NUM_LIT>", ",", "RawFrm", ",", "(", "outs", ")", ",", "(", "ins", ")", ",", "<STR_LIT>", ",", "[", "]", ",", "IIC_LODS", ">", ";", "<BUGE>", "def", "LODSQ", ":", "RI", "<NUM_LIT>", ",", "RawFrm", ",", "(", "outs", ")", ",", "(", "ins", ")", ",", "<STR_LIT>", ",", "[", "]", ",", "IIC_LODS", ">", ";", "}", "let", "SchedRW", "=", "[", "WriteSystem", "]", "in", "{", "def", "OUTSB", ":", "I", "<NUM_LIT>", ",", "RawFrm", ",", "(", "outs", ")", ",", "(", "ins", ")", ",", "<STR_LIT>", ",", "[", "]", ",", "IIC_OUTS", ">", ";", "def", "OUTSW", ":", "I", "<NUM_LIT>", ",", "RawFrm", ",", "(", "outs", ")", ",", "(", "ins", ")", ",", "<STR_LIT>", ",", "[", "]", ",", "IIC_OUTS", ">", ",", "OpSize", ";", "<BUGS>", "def", "OUTSD", ":", "I", "<NUM_LIT>", ",", "RawFrm", ",", "(", "outs", ")", ",", "(", "ins", ")", ",", "<STR_LIT>", ",", "[", "]", ",", "IIC_OUTS", ">", ";", "<BUGE>", "}" ]

GCC

loongarch

CPP

stmt_completion

CPU

11,235

[ "named", ",", "false", ")", ";" ]

[ "static", "void", "loongarch_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "struct", "loongarch_arg_info", "info", ";", "loongarch_get_arg_info", "(", "&", "info", ",", "cum", ",", "arg", ".", "mode", ",", "arg", ".", "type", ",", "arg", "." ]

GCC

arm

CPP

next_suggestion

CPU

11,236

[ "}" ]

[ "vld1_lane_f32", "(", "const", "float32_t", "*", "_", "_", "a", ",", "float32x2_t", "_", "_", "b", ",", "const", "int", "_", "_", "c", ")", "{", "return", "(", "float32x2_t", ")", "_", "_", "builtin_neon_vld1_lanev2sf", "(", "(", "const", "_", "_", "builtin_neon_sf", "*", ")", "_", "_", "a", ",", "_", "_", "b", ",", "_", "_", "c", ")", ";" ]

GCC

avr

MD

stmt_completion

MPU

11,237

[ "UQQ", "<NUM_LIT>", ")" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "UQQ", "<NUM_LIT>", ")", "(", "match_operand", ":", "UQQ", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "reg", ":" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

11,238

[ "}" ]

[ "addPass", "(", "createSILowerControlFlowPass", "(", ")", ",", "false", ")", ";", "addPass", "(", "createSIDebuggerInsertNopsPass", "(", ")", ",", "false", ")", ";" ]

LLVM

X86

TD

program_repair

CPU

11,239

[ "<FIXS>", "(", "OpVT256", "(", "bcast_frag", "addr", ":", "$", "src", ")", ")", ")", "]", ">", ",", "<FIXE>" ]

[ "def", "Yrm", ":", "AVX28I", "opc", ",", "MRMSrcMem", ",", "(", "outs", "VR256", ":", "$", "dst", ")", ",", "(", "ins", "x86memop", ":", "$", "src", ")", ",", "!", "strconcat", "(", "OpcodeStr", ",", "<STR_LIT>", ")", ",", "[", "(", "set", "VR256", ":", "$", "dst", ",", "<BUGS>", "(", "OpVT256", "(", "X86VBroadcast", "(", "ld_frag", "addr", ":", "$", "src", ")", ")", ")", ")", "]", ">", ",", "<BUGE>", "Sched", "[", "SchedWriteShuffle", ".", "XMM", ".", "Folded", "]", ">", ",", "VEX", ",", "VEX_L", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

11,240

[ ")", ";" ]

[ "MachineInstr", "*", "Branch", "=", "&", "(", "*", "TI", ")", ";", "MachineFunction", "*", "MF", "=", "IfEntry", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "IfEntry", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "if", "(", "Branch", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "SI_NON_UNIFORM_BRCOND_PSEUDO", ")", "{", "unsigned", "DstReg", "=", "MRI", ".", "createVirtualRegister", "(", "RI", ".", "getBoolRC", "(", ")", ")", ";", "MachineInstr", "*", "SIIF", "=", "BuildMI", "(", "*", "MF", ",", "Branch", "->", "getDebugLoc", "(", ")", ",", "get", "(", "AMDGPU", "::", "SI_IF", ")", ",", "DstReg", ")", ".", "add", "(", "Branch", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "Branch", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MachineInstr", "*", "SIEND", "=", "BuildMI", "(", "*", "MF", ",", "Branch", "->", "getDebugLoc", "(", ")", ",", "get", "(", "AMDGPU", "::", "SI_END_CF", ")", ")", ".", "addReg", "(", "DstReg", ")", ";", "IfEntry", "->", "erase", "(", "TI" ]

LLVM

AArch64

CPP

next_suggestion

CPU

11,241

[ "auto", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "GV", ")", ";" ]

[ "unsigned", "AArch64Subtarget", "::", "classifyGlobalFunctionReference", "(", "const", "GlobalValue", "*", "GV", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "if", "(", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", "&&", "isTargetMachO", "(", ")", "&&", "!", "GV", "->", "hasInternalLinkage", "(", ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";" ]

LLVM

Sparc

CPP

program_repair

CPU

11,242

[ "<FIXS>", "unsigned", "Opc", "=", "LastInst", "->", "getOpcode", "(", ")", ";", "int64_t", "CC", "=", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "Opc", ")", ")", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "CC", ")", ")", ";", "<FIXE>" ]

[ "static", "void", "parseCondBranch", "(", "MachineInstr", "*", "LastInst", ",", "MachineBasicBlock", "*", "&", "Target", ",", "SmallVectorImpl", "MachineOperand", ">", "&", "Cond", ")", "{", "<BUGS>", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ")", ";", "<BUGE>", "Target", "=", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "}" ]

LLVM

ARM64

CPP

next_suggestion

CPU

11,243

[ "for", "(", "auto", "&", "MBB", ":", "MF", ")", "Modified", "|=", "expandMBB", "(", "MBB", ")", ";" ]

[ "bool", "ARM64ExpandPseudo", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "TII", "=", "static_cast", "<", "const", "ARM64InstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "bool", "Modified", "=", "false", ";" ]

GCC

arm

MD

stmt_completion

CPU

11,244

[ ")", "(", "DI", "<STR_LIT>", ")", "]", ")" ]

[ "(", "define_mode_attr", "atomic_op_str", "[", "(", "QI", "<STR_LIT>", ")", "(", "HI", "<STR_LIT>", ")", "(", "SI", "<STR_LIT>" ]

GCC

sh

MD

stmt_completion

CPU

11,245

[ "]" ]

[ "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "rotate", ":", "HI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")" ]

LLVM

ARM

CPP

program_repair

CPU

11,246

[ "<FIXS>", "ARMLoadStoreOpt", "(", ")", ":", "MachineFunctionPass", "(", "&", "ID", ")", "{", "}", "<FIXE>" ]

[ "namespace", "{", "struct", "ARMLoadStoreOpt", ":", "public", "MachineFunctionPass", "{", "static", "char", "ID", ";", "<BUGS>", "ARMLoadStoreOpt", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{", "}", "<BUGE>", "const", "TargetInstrInfo", "*", "TII", ";", "const", "TargetRegisterInfo", "*", "TRI", ";" ]

GCC

gcn

CPP

stmt_completion

GPU

11,247

[ "ctxt", ")", ";" ]

[ "return", "new", "pass_omp_gcn", "(" ]

GCC

aarch64

MD

stmt_completion

CPU

11,248

[ "<STR_LIT>", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "SVE_BH", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "SVE_BH", "[", "(", "match_operand", ":", "VNx4BI", "<NUM_LIT>", "<STR_LIT>" ]

LLVM

PowerPC

TD

stmt_completion

CPU

11,249

[ "VSRC", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "v2f64", "(", "bitconvert", "v4i32", ":", "$", "A", ")", ")", ",", "(", "COPY_TO_REGCLASS", "$", "A", "," ]

LLVM

Mips

TD

next_suggestion

CPU

11,250

[ "string", "AsmString", "=", "!", "strconcat", "(", "instr_asm", ",", "<STR_LIT>", ")", ";" ]

[ "dag", "OutOperandList", "=", "(", "outs", "ROWD", ":", "$", "wd", ")", ";", "dag", "InOperandList", "=", "(", "ins", "ROWS", ":", "$", "ws", ",", "uimm5", ":", "$", "m", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

11,251

[ "let", "Uses", "=", "[", "P0", "]", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";" ]

GCC

arm

MD

stmt_completion

CPU

11,252

[ "<STR_LIT>", ")" ]

[ "(", "minus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operator", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>" ]

LLVM

SystemZ

CPP

stmt_completion

CPU

11,253

[ "NumCycles", ",", "BranchProbability", "Probability", ")", "const", "{" ]

[ "bool", "SystemZInstrInfo", "::", "isProfitableToDupForIfCvt", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned" ]

GCC

alpha

CPP

program_repair

MPU

11,254

[ "<FIXS>", "return", "cost", ";", "<FIXE>" ]

[ "if", "(", "REG_NOTE_KIND", "(", "link", ")", "!=", "<NUM_LIT>", ")", "<BUGS>", "return", "<NUM_LIT>", ";", "<BUGE>", "if", "(", "recog_memoized", "(", "insn", ")", "<NUM_LIT>", "||", "recog_memoized", "(", "dep_insn", ")", "<NUM_LIT>", ")" ]

LLVM

PowerPC

CPP

code_generation

CPU

11,255

[ "SDValue", "PPCTargetLowering", "::", "getRecipEstimate", "(", "SDValue", "Operand", ",", "DAGCombinerInfo", "&", "DCI", ",", "unsigned", "&", "RefinementSteps", ")", "const", "{", "EVT", "VT", "=", "Operand", ".", "getValueType", "(", ")", ";", "if", "(", "(", "VT", "==", "MVT", "::", "f32", "&&", "Subtarget", ".", "hasFRES", "(", ")", ")", "||", "(", "VT", "==", "MVT", "::", "f64", "&&", "Subtarget", ".", "hasFRE", "(", ")", ")", "||", "(", "VT", "==", "MVT", "::", "v4f32", "&&", "Subtarget", ".", "hasAltivec", "(", ")", ")", "||", "(", "VT", "==", "MVT", "::", "v2f64", "&&", "Subtarget", ".", "hasVSX", "(", ")", ")", "||", "(", "VT", "==", "MVT", "::", "v4f32", "&&", "Subtarget", ".", "hasQPX", "(", ")", ")", "||", "(", "VT", "==", "MVT", "::", "v4f64", "&&", "Subtarget", ".", "hasQPX", "(", ")", ")", ")", "{", "TargetRecip", "Recips", "=", "DCI", ".", "DAG", ".", "getTarget", "(", ")", ".", "Options", ".", "Reciprocals", ";", "std", "::", "string", "RecipOp", "=", "getRecipOp", "(", "<STR_LIT>", "div", "<STR_LIT>", ",", "VT", ")", ";", "if", "(", "!", "Recips", ".", "isEnabled", "(", "RecipOp", ")", ")", "return", "SDValue", "(", ")", ";", "RefinementSteps", "=", "Recips", ".", "getRefinementSteps", "(", "RecipOp", ")", ";", "return", "DCI", ".", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SDLoc", "(", "Operand", ")", ",", "VT", ",", "Operand", ")", ";", "}", "return", "SDValue", "(", ")", ";", "}" ]

[ "Return", "a", "reciprocal", "estimate", "value", "for", "the", "input", "operand", "." ]

LLVM

Hexagon

TD

stmt_completion

DSP

11,256

[ "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "AbsoluteSet", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isExtended", "=", "<NUM_LIT>", ";", "let", "DecoderNamespace", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=" ]

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

11,257

[ "}" ]

[ "}", "EVT", "VT", "=", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "switch", "(", "Node", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "(", "void", ")", "VT", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

11,258

[ "]", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "USR_OVF" ]

GCC

bpf

CPP

next_suggestion

Virtual ISA

11,259

[ "if", "(", "!", "register_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "mode", ")", ")", "operands", "[", "<NUM_LIT>", "]", "=", "force_reg", "(", "mode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";" ]

[ "if", "(", "bpf_has_jmpext", ")", "return", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "(", "code", "==", "LT", "||", "code", "==", "LE", "||", "code", "==", "LTU", "||", "code", "==", "LEU", ")", ")", "{", "PUT_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ",", "reverse_condition", "(", "code", ")", ")", ";" ]

LLVM

MMIX

CPP

stmt_completion

CPU

11,260

[ ";" ]

[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "MMIX Assembly Printer", "<STR_LIT>" ]

LLVM

X86

CPP

next_suggestion

CPU

11,261

[ "if", "(", "isReassignmentProfitable", "(", "C", ",", "MaskDomain", ")", ")", "{" ]

[ "EnclosedEdges", ".", "clear", "(", ")", ";", "EnclosedInstrs", ".", "clear", "(", ")", ";", "std", "::", "vector", "<", "Closure", ">", "Closures", ";", "unsigned", "ClosureID", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "Idx", "<", "MRI", "->", "getNumVirtRegs", "(", ")", ";", "++", "Idx", ")", "{", "Register", "Reg", "=", "Register", "::", "index2VirtReg", "(", "Idx", ")", ";", "if", "(", "!", "isGPR", "(", "MRI", "->", "getRegClass", "(", "Reg", ")", ")", ")", "continue", ";", "if", "(", "EnclosedEdges", ".", "count", "(", "Reg", ")", ")", "continue", ";", "Closure", "C", "(", "ClosureID", "++", ",", "{", "MaskDomain", "}", ")", ";", "buildClosure", "(", "C", ",", "Reg", ")", ";", "if", "(", "!", "C", ".", "empty", "(", ")", "&&", "C", ".", "isLegal", "(", "MaskDomain", ")", ")", "Closures", ".", "push_back", "(", "std", "::", "move", "(", "C", ")", ")", ";", "}", "for", "(", "Closure", "&", "C", ":", "Closures", ")", "{", "LLVM_DEBUG", "(", "C", ".", "dump", "(", "MRI", ")", ")", ";" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

11,262

[ "MVT", "::", "f64", ",", "Src", ")", ";" ]

[ "if", "(", "Src", ".", "getValueType", "(", ")", "==", "MVT", "::", "f32", ")", "Src", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FP_EXTEND", ",", "dl", ",", "MVT", "::", "f64", ",", "Src", ")", ";", "SDValue", "Tmp", ";", "switch", "(", "Op", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unhandled FP_TO_INT type in custom expander!", "<STR_LIT>", ")", ";", "case", "MVT", "::", "i32", ":", "Tmp", "=", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", "==", "ISD", "::", "FP_TO_SINT", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "f64", ",", "Src", ")", ";", "break", ";", "case", "MVT", "::", "i64", ":", "Tmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", "," ]

LLVM

ARM

CPP

next_suggestion

CPU

11,263

[ "}" ]

[ "else", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "RBrac", ")", ")", "{", "Postindexed", "=", "true", ";", "Writeback", "=", "true", ";", "E", "=", "Tok", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "int", "OffsetRegNum", "=", "<NUM_LIT>", ";", "bool", "OffsetRegShifted", "=", "false", ";", "enum", "ShiftType", "ShiftType", ";", "const", "MCExpr", "*", "ShiftAmount", ";", "const", "MCExpr", "*", "Offset", ";", "const", "AsmToken", "&", "NextTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "NextTok", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "if", "(", "NextTok", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "Error", "(", "NextTok", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "',' expected", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "ParseMemoryOffsetReg", "(", "Negative", ",", "OffsetRegShifted", ",", "ShiftType", ",", "ShiftAmount", ",", "Offset", ",", "OffsetIsReg", ",", "OffsetRegNum", ",", "E", ")", ")", "return", "true", ";", "}", "ARMOperand", "::", "CreateMem", "(", "Op", ",", "BaseRegNum", ",", "OffsetIsReg", ",", "Offset", ",", "OffsetRegNum", ",", "OffsetRegShifted", ",", "ShiftType", ",", "ShiftAmount", ",", "Preindexed", ",", "Postindexed", ",", "Negative", ",", "Writeback", ",", "S", ",", "E", ")", ";", "return", "false", ";" ]

GCC

mips

CPP

next_suggestion

CPU

11,264

[ "}" ]

[ "psubh_s", "(", "int16x4_t", "s", ",", "int16x4_t", "t", ")", "{", "return", "_", "_", "builtin_loongson_psubh_s", "(", "s", ",", "t", ")", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

11,265

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "lane", "{", "<NUM_LIT>", "}", ";" ]

[ "def", "_B_fixed", ":", "LDN_WBFx_Lane", "<", "r", ",", "<NUM_LIT>", ",", "op0", ",", "!", "cast", "<", "RegisterOperand", ">", "(", "List", "#", "<STR_LIT>", ")", ",", "uimm_b", ",", "neon_uimm4_bare", ",", "asmop", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "lane", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

GCC

sparc

MD

stmt_completion

CPU

11,266

[ "[", "<NUM_LIT>", "]", ")", ")" ]

[ "operands", "[", "<NUM_LIT>", "]", "=", "widen_mem_for_ldd_peep", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "DImode", ")", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "DImode", ",", "REGNO", "(", "operands" ]

LLVM

AMDGPU

CPP

code_generation

GPU

11,267

[ "unsigned", "getExplicitKernelArgOffset", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "isAmdCodeObjectV2", "(", "MF", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "}" ]

[ "Returns", "the", "offset", "in", "bytes", "from", "the", "start", "of", "the", "input", "buffer", "of", "the", "first", "explicit", "kernel", "argument", "." ]

GCC

arm

CPP

stmt_completion

CPU

11,268

[ "(", "integer_type_node", ",", "new", "_", "fenv_var", ")", ")", ";" ]

[ "const", "unsigned", "ARM_FE_OVERFLOW", "=", "<NUM_LIT>", ";", "const", "unsigned", "ARM_FE_UNDERFLOW", "=", "<NUM_LIT>", ";", "const", "unsigned", "ARM_FE_INEXACT", "=", "<NUM_LIT>", ";", "const", "unsigned", "HOST_WIDE_INT", "ARM_FE_ALL_EXCEPT", "=", "(", "ARM_FE_INVALID", "|", "ARM_FE_DIVBYZERO", "|", "ARM_FE_OVERFLOW", "|", "ARM_FE_UNDERFLOW", "|", "ARM_FE_INEXACT", ")", ";", "const", "unsigned", "HOST_WIDE_INT", "ARM_FE_EXCEPT_SHIFT", "=", "<NUM_LIT>", ";", "tree", "fenv_var", ",", "get_fpscr", ",", "set_fpscr", ",", "mask", ",", "ld_fenv", ",", "masked_fenv", ";", "tree", "new", "_", "fenv_var", ",", "reload_fenv", ",", "restore_fnenv", ";", "tree", "update_call", ",", "atomic_feraiseexcept", ",", "hold_fnclex", ";", "if", "(", "!", "TARGET_HARD_FLOAT", ")", "return", ";", "fenv_var", "=", "create_tmp_var_raw", "(", "unsigned_type_node", ")", ";", "get_fpscr", "=", "arm_builtin_decls", "[", "ARM_BUILTIN_GET_FPSCR", "]", ";", "set_fpscr", "=", "arm_builtin_decls", "[", "ARM_BUILTIN_SET_FPSCR", "]", ";", "mask", "=", "build_int_cst", "(", "unsigned_type_node", ",", "~", "(", "(", "ARM_FE_ALL_EXCEPT", "<<", "ARM_FE_EXCEPT_SHIFT", ")", "|", "ARM_FE_ALL_EXCEPT", ")", ")", ";", "ld_fenv", "=", "build4", "(", "TARGET_EXPR", ",", "unsigned_type_node", ",", "fenv_var", ",", "build_call_expr", "(", "get_fpscr", ",", "<NUM_LIT>", ")", ",", "NULL_TREE", ",", "NULL_TREE", ")", ";", "masked_fenv", "=", "build2", "(", "BIT_AND_EXPR", ",", "unsigned_type_node", ",", "fenv_var", ",", "mask", ")", ";", "hold_fnclex", "=", "build_call_expr", "(", "set_fpscr", ",", "<NUM_LIT>", ",", "masked_fenv", ")", ";", "*", "hold", "=", "build2", "(", "COMPOUND_EXPR", ",", "void_type_node", ",", "build2", "(", "COMPOUND_EXPR", ",", "void_type_node", ",", "masked_fenv", ",", "ld_fenv", ")", ",", "hold_fnclex", ")", ";", "*", "clear", "=", "build_call_expr", "(", "set_fpscr", ",", "<NUM_LIT>", ",", "masked_fenv", ")", ";", "new", "_", "fenv_var", "=", "create_tmp_var_raw", "(", "unsigned_type_node", ")", ";", "reload_fenv", "=", "build4", "(", "TARGET_EXPR", ",", "unsigned_type_node", ",", "new", "_", "fenv_var", ",", "build_call_expr", "(", "get_fpscr", ",", "<NUM_LIT>", ")", ",", "NULL_TREE", ",", "NULL_TREE", ")", ";", "restore_fnenv", "=", "build_call_expr", "(", "set_fpscr", ",", "<NUM_LIT>", ",", "fenv_var", ")", ";", "atomic_feraiseexcept", "=", "builtin_decl_implicit", "(", "BUILT_IN_ATOMIC_FERAISEEXCEPT", ")", ";", "update_call", "=", "build_call_expr", "(", "atomic_feraiseexcept", ",", "<NUM_LIT>", ",", "fold_convert" ]

GCC

c6x

MD

stmt_completion

VLIW

11,269

[ ")", "]", ")" ]

[ "(", "pc", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]

GCC

mn10300

MD

stmt_completion

MPU

11,270

[ ")", "]" ]

[ "<STR_LIT>", "[", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

11,271

[ "<NUM_LIT>", "]", ")", "=", "expandUnalignedLoad", "(", "LN", ",", "DAG", ")", ";" ]

[ "if", "(", "!", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "return", "SDValue", "(", ")", ";", "LoadSDNode", "*", "LN", "=", "cast", "<", "LoadSDNode", ">", "(", "N", ")", ";", "if", "(", "!", "LN", "->", "isSimple", "(", ")", "||", "!", "ISD", "::", "isNormalLoad", "(", "LN", ")", "||", "hasVolatileUser", "(", "LN", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "EVT", "VT", "=", "LN", "->", "getMemoryVT", "(", ")", ";", "unsigned", "Size", "=", "VT", ".", "getStoreSize", "(", ")", ";", "Align", "Alignment", "=", "LN", "->", "getAlign", "(", ")", ";", "if", "(", "Alignment", "<", "Size", "&&", "isTypeLegal", "(", "VT", ")", ")", "{", "bool", "IsFast", ";", "unsigned", "AS", "=", "LN", "->", "getAddressSpace", "(", ")", ";", "if", "(", "!", "allowsMisalignedMemoryAccesses", "(", "VT", ",", "AS", ",", "Alignment", ".", "value", "(", ")", ",", "LN", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ",", "&", "IsFast", ")", ")", "{", "SDValue", "Ops", "[", "<NUM_LIT>", "]", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "std", "::", "tie", "(", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ")", "=", "scalarizeVectorLoad", "(", "LN", ",", "DAG", ")", ";", "else", "std", "::", "tie", "(", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[" ]

LLVM

PowerPC

TD

next_suggestion

CPU

11,272

[ "def", "NonDSFormSextLoadi32", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "sextloadi32", "node", ":", "$", "ptr", ")", ",", "[", "{" ]

[ "if", "(", "N", "-", ">", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "N", "-", ">", "getValueType", "(", "<NUM_LIT>", ")", "=", "=", "MVT", ":", ":", "i32", ")", "return", "true", ";", "return", "N", "-", ">", "getZExtValue", "(", ")", "=", "=", "(", "uint64_t", ")", "(", "int", ")", "N", "-", ">", "getZExtValue", "(", ")", ";", "}", "]", ",", "HI16", ">", ";", "def", "imm64ZExt32", ":", "Operand", "<", "i64", ">", ",", "ImmLeaf", "<", "i64", ",", "[", "{", "return", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ";", "}", "]", ">", ";", "def", "DSFormLoad", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "load", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", "|", "|", "cast", "<", "LoadSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "DSFormStore", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "(", "store", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", "|", "|", "cast", "<", "StoreSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "DSFormSextLoadi32", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "sextloadi32", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", "|", "|", "cast", "<", "LoadSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "DSFormPreStore", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "base", ",", "node", ":", "$", "offset", ")", ",", "(", "pre_store", "node", ":", "$", "val", ",", "node", ":", "$", "base", ",", "node", ":", "$", "offset", ")", ",", "[", "{", "return", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", "|", "|", "cast", "<", "StoreSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "NonDSFormLoad", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "load", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "LoadSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "<", "<NUM_LIT>", "&", "&", "!", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", ";", "}", "]", ">", ";", "def", "NonDSFormStore", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "(", "store", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "StoreSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "<", "<NUM_LIT>", "&", "&", "!", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", ";", "}", "]", ">", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

11,273

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opcode_prefix", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opcode", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

X86

TD

program_repair

CPU

11,274

[ "<FIXS>", ":", "I", "o", ",", "F", ",", "outs", ",", "ins", ",", "asm", ",", "pattern", ",", "itin", ",", "SSEPackedSingle", ">", ",", "PS", ",", "<FIXE>" ]

[ "Requires", "[", "HasAVX512", "]", ">", ";", "class", "AVX512PSI", "bits", "<NUM_LIT>", ">", "o", ",", "Format", "F", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asm", ",", "list", "dag", ">", "pattern", ",", "InstrItinClass", "itin", "=", "NoItinerary", ">", "<BUGS>", ":", "I", "o", ",", "F", ",", "outs", ",", "ins", ",", "asm", ",", "pattern", ",", "itin", ",", "SSEPackedSingle", ">", ",", "TB", ",", "<BUGE>", "Requires", "[", "HasAVX512", "]", ">", ";", "class", "AVX512PIi8", "bits", "<NUM_LIT>", ">", "o", ",", "Format", "F", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asm", ",", "list", "dag", ">", "pattern", ",", "Domain", "d", ",", "InstrItinClass", "itin", "=", "NoItinerary", ">" ]

LLVM

ARM

TD

stmt_completion

CPU

11,275

[ "Vd", ",", "i32imm", ":", "$", "idx", ")", ";" ]

[ "def", "VecListTwoQWordIndexed", ":", "Operand", "<", "i32", ">", "{", "let", "ParserMatchClass", "=", "VecListTwoQWordIndexAsmOperand", ";", "let", "MIOperandInfo", "=", "(", "ops", "DPR", ":", "$" ]

GCC

sparc

CPP

code_generation

CPU

11,276

[ "static", "void", "sparc_trampoline_init", "(", "rtx", "m_tramp", ",", "tree", "fndecl", ",", "rtx", "cxt", ")", "{", "rtx", "fnaddr", "=", "force_reg", "(", "Pmode", ",", "XEXP", "(", "DECL_RTL", "(", "fndecl", ")", ",", "<NUM_LIT>", ")", ")", ";", "cxt", "=", "force_reg", "(", "Pmode", ",", "cxt", ")", ";", "if", "(", "TARGET_ARCH64", ")", "sparc64_initialize_trampoline", "(", "m_tramp", ",", "fnaddr", ",", "cxt", ")", ";", "else", "sparc32_initialize_trampoline", "(", "m_tramp", ",", "fnaddr", ",", "cxt", ")", ";", "}" ]

[ "Worker", "for", "TARGET_TRAMPOLINE_INIT", "." ]

LLVM

AArch64

CPP

stmt_completion

CPU

11,277

[ "-", "<NUM_LIT>", ";" ]

[ "uint32_t", "AArch64MCCodeEmitter", "::", "getVecShiftL16OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "<STR_LIT>", "Expected an immediate value for the scale amount!", "<STR_LIT>", ")", ";", "return", "MO", ".", "getImm", "(", ")" ]

LLVM

Mips

CPP

program_repair

CPU

11,278

[ "<FIXS>", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::ExtractHI", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::ExtractLO", "<STR_LIT>", ";", "<FIXE>" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::CMovFP_T", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::CMovFP_F", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::TruncIntFP", "<STR_LIT>", ";", "<BUGS>", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::ExtractLOHI", "<STR_LIT>", ";", "<BUGE>", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::InsertLOHI", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::Mult", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::Multu", "<STR_LIT>", ";" ]

GCC

i386

MD

next_suggestion

CPU

11,279

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

VE

CPP

stmt_completion

CPU

11,280

[ ";" ]

[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "VE Assembly Printer", "<STR_LIT>" ]

LLVM

CSKY

CPP

next_suggestion

CPU

11,281

[ "}" ]

[ "setLoadExtAction", "(", "ISD", "::", "SEXTLOAD", ",", "MVT", "::", "i32", ",", "MVT", "::", "i1", ",", "Promote", ")", ";", "setLoadExtAction", "(", "ISD", "::", "ZEXTLOAD", ",", "MVT", "::", "i32", ",", "MVT", "::", "i1", ",", "Promote", ")", ";", "setOperationAction", "(", "ISD", "::", "GlobalAddress", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "ExternalSymbol", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "GlobalTLSAddress", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "BlockAddress", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "if", "(", "!", "Subtarget", ".", "hasE2", "(", ")", ")", "{", "setOperationAction", "(", "ISD", "::", "ConstantPool", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "}", "setOperationAction", "(", "ISD", "::", "JumpTable", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "VASTART", ",", "MVT", "::", "Other", ",", "Custom", ")", ";", "if", "(", "!", "Subtarget", ".", "hasE2", "(", ")", ")", "{", "setLoadExtAction", "(", "ISD", "::", "SEXTLOAD", ",", "MVT", "::", "i32", ",", "MVT", "::", "i8", ",", "Expand", ")", ";", "setLoadExtAction", "(", "ISD", "::", "SEXTLOAD", ",", "MVT", "::", "i32", ",", "MVT", "::", "i16", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "CTLZ", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "BSWAP", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "}", "if", "(", "!", "Subtarget", ".", "has2E3", "(", ")", ")", "{", "setOperationAction", "(", "ISD", "::", "ABS", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "BITREVERSE", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "CTTZ", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SDIV", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "UDIV", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "}", "setOperationAction", "(", "ISD", "::", "ATOMIC_FENCE", ",", "MVT", "::", "Other", ",", "Expand", ")", ";", "ISD", "::", "CondCode", "FPCCToExtend", "[", "]", "=", "{", "ISD", "::", "SETONE", ",", "ISD", "::", "SETUEQ", ",", "ISD", "::", "SETUGT", ",", "ISD", "::", "SETUGE", ",", "ISD", "::", "SETULT", ",", "ISD", "::", "SETULE", ",", "}", ";", "ISD", "::", "NodeType", "FPOpToExpand", "[", "]", "=", "{", "ISD", "::", "FSIN", ",", "ISD", "::", "FCOS", ",", "ISD", "::", "FSINCOS", ",", "ISD", "::", "FPOW", ",", "ISD", "::", "FREM", ",", "ISD", "::", "FCOPYSIGN", ",", "ISD", "::", "FP16_TO_FP", ",", "ISD", "::", "FP_TO_FP16", "}", ";", "if", "(", "STI", ".", "useHardFloat", "(", ")", ")", "{", "MVT", "AllVTy", "[", "]", "=", "{", "MVT", "::", "f32", ",", "MVT", "::", "f64", "}", ";", "for", "(", "auto", "VT", ":", "AllVTy", ")", "{", "setOperationAction", "(", "ISD", "::", "FREM", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SELECT_CC", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "BR_CC", ",", "VT", ",", "Expand", ")", ";", "for", "(", "auto", "CC", ":", "FPCCToExtend", ")", "setCondCodeAction", "(", "CC", ",", "VT", ",", "Expand", ")", ";", "for", "(", "auto", "Op", ":", "FPOpToExpand", ")", "setOperationAction", "(", "Op", ",", "VT", ",", "Expand", ")", ";" ]

GCC

aarch64

MD

stmt_completion

CPU

11,282

[ "VNx8DI", "<STR_LIT>", ")" ]

[ "(", "VNx8HI", "<STR_LIT>", ")", "(", "VNx8HF", "<STR_LIT>", ")", "(", "VNx4SI", "<STR_LIT>", ")", "(", "VNx4SF", "<STR_LIT>", ")", "(", "VNx2DI", "<STR_LIT>", ")", "(", "VNx2DF", "<STR_LIT>", ")", "(", "VNx32QI", "<STR_LIT>", ")", "(", "VNx48QI", "<STR_LIT>", ")", "(", "VNx64QI", "<STR_LIT>", ")", "(", "VNx16HI", "<STR_LIT>", ")", "(", "VNx24HI", "<STR_LIT>", ")", "(", "VNx32HI", "<STR_LIT>", ")", "(", "VNx16HF", "<STR_LIT>", ")", "(", "VNx24HF", "<STR_LIT>", ")", "(", "VNx32HF", "<STR_LIT>", ")", "(", "VNx8SI", "<STR_LIT>", ")", "(", "VNx12SI", "<STR_LIT>", ")", "(", "VNx16SI", "<STR_LIT>", ")", "(", "VNx8SF", "<STR_LIT>", ")", "(", "VNx12SF", "<STR_LIT>", ")", "(", "VNx16SF", "<STR_LIT>", ")", "(", "VNx4DI", "<STR_LIT>", ")", "(", "VNx6DI", "<STR_LIT>", ")", "(" ]

LLVM

R600

CPP

next_suggestion

GPU

11,283

[ "}" ]

[ "default", ":", "return", "nullptr", ";", "NODE_NAME_CASE", "(", "CALL", ")", ";", "NODE_NAME_CASE", "(", "UMUL", ")", ";", "NODE_NAME_CASE", "(", "RET_FLAG", ")", ";", "NODE_NAME_CASE", "(", "BRANCH_COND", ")", ";", "NODE_NAME_CASE", "(", "DWORDADDR", ")", "NODE_NAME_CASE", "(", "FRACT", ")", "NODE_NAME_CASE", "(", "CLAMP", ")", "NODE_NAME_CASE", "(", "FMAX_LEGACY", ")", "NODE_NAME_CASE", "(", "SMAX", ")", "NODE_NAME_CASE", "(", "UMAX", ")", "NODE_NAME_CASE", "(", "FMIN_LEGACY", ")", "NODE_NAME_CASE", "(", "SMIN", ")", "NODE_NAME_CASE", "(", "UMIN", ")", "NODE_NAME_CASE", "(", "FMAX3", ")", "NODE_NAME_CASE", "(", "SMAX3", ")", "NODE_NAME_CASE", "(", "UMAX3", ")", "NODE_NAME_CASE", "(", "FMIN3", ")", "NODE_NAME_CASE", "(", "SMIN3", ")", "NODE_NAME_CASE", "(", "UMIN3", ")", "NODE_NAME_CASE", "(", "URECIP", ")", "NODE_NAME_CASE", "(", "DIV_SCALE", ")", "NODE_NAME_CASE", "(", "DIV_FMAS", ")", "NODE_NAME_CASE", "(", "DIV_FIXUP", ")", "NODE_NAME_CASE", "(", "TRIG_PREOP", ")", "NODE_NAME_CASE", "(", "RCP", ")", "NODE_NAME_CASE", "(", "RSQ", ")", "NODE_NAME_CASE", "(", "RSQ_LEGACY", ")", "NODE_NAME_CASE", "(", "RSQ_CLAMPED", ")", "NODE_NAME_CASE", "(", "LDEXP", ")", "NODE_NAME_CASE", "(", "FP_CLASS", ")", "NODE_NAME_CASE", "(", "DOT4", ")", "NODE_NAME_CASE", "(", "BFE_U32", ")", "NODE_NAME_CASE", "(", "BFE_I32", ")", "NODE_NAME_CASE", "(", "BFI", ")", "NODE_NAME_CASE", "(", "BFM", ")", "NODE_NAME_CASE", "(", "BREV", ")", "NODE_NAME_CASE", "(", "MUL_U24", ")", "NODE_NAME_CASE", "(", "MUL_I24", ")", "NODE_NAME_CASE", "(", "MAD_U24", ")", "NODE_NAME_CASE", "(", "MAD_I24", ")", "NODE_NAME_CASE", "(", "EXPORT", ")", "NODE_NAME_CASE", "(", "CONST_ADDRESS", ")", "NODE_NAME_CASE", "(", "REGISTER_LOAD", ")", "NODE_NAME_CASE", "(", "REGISTER_STORE", ")", "NODE_NAME_CASE", "(", "LOAD_CONSTANT", ")", "NODE_NAME_CASE", "(", "LOAD_INPUT", ")", "NODE_NAME_CASE", "(", "SAMPLE", ")", "NODE_NAME_CASE", "(", "SAMPLEB", ")", "NODE_NAME_CASE", "(", "SAMPLED", ")", "NODE_NAME_CASE", "(", "SAMPLEL", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE0", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE1", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE2", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE3", ")", "NODE_NAME_CASE", "(", "BUILD_VERTICAL_VECTOR", ")", "NODE_NAME_CASE", "(", "CONST_DATA_PTR", ")", "NODE_NAME_CASE", "(", "STORE_MSKOR", ")", "NODE_NAME_CASE", "(", "TBUFFER_STORE_FORMAT", ")", "}" ]

GCC

arm

CPP

code_generation

CPU

11,284

[ "static", "void", "cmse_nonsecure_call_clear_caller_saved", "(", "void", ")", "{", "basic_block", "bb", ";", "FOR_EACH_BB_FN", "(", "bb", ",", "cfun", ")", "{", "rtx_insn", "*", "insn", ";", "FOR_BB_INSNS", "(", "bb", ",", "insn", ")", "{", "uint64_t", "to_clear_mask", ",", "float_mask", ";", "rtx_insn", "*", "seq", ";", "rtx", "pat", ",", "call", ",", "unspec", ",", "reg", ",", "cleared_reg", ",", "tmp", ";", "unsigned", "int", "regno", ",", "maxregno", ";", "rtx", "address", ";", "CUMULATIVE_ARGS", "args_so_far_v", ";", "cumulative_args_t", "args_so_far", ";", "tree", "arg_type", ",", "fntype", ";", "bool", "using_r4", ",", "first_param", "=", "true", ";", "function_args_iterator", "args_iter", ";", "uint32_t", "padding_bits_to_clear", "[", "<NUM_LIT>", "]", "=", "{", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", "}", ";", "uint32_t", "*", "padding_bits_to_clear_ptr", "=", "&", "padding_bits_to_clear", "[", "<NUM_LIT>", "]", ";", "if", "(", "!", "NONDEBUG_INSN_P", "(", "insn", ")", ")", "continue", ";", "if", "(", "!", "CALL_P", "(", "insn", ")", ")", "continue", ";", "pat", "=", "PATTERN", "(", "insn", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "pat", ")", "==", "PARALLEL", "&&", "XVECLEN", "(", "pat", ",", "<NUM_LIT>", ")", ">", "<NUM_LIT>", ")", ";", "call", "=", "XVECEXP", "(", "pat", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "call", ")", "==", "SET", ")", "call", "=", "SET_SRC", "(", "call", ")", ";", "unspec", "=", "XEXP", "(", "call", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "unspec", ")", "!=", "UNSPEC", "||", "XINT", "(", "unspec", ",", "<NUM_LIT>", ")", "!=", "UNSPEC_NONSECURE_MEM", ")", "continue", ";", "to_clear_mask", "=", "(", "<NUM_LIT>", "LL", "<<", "(", "NUM_ARG_REGS", ")", ")", "-", "<NUM_LIT>", ";", "maxregno", "=", "NUM_ARG_REGS", "-", "<NUM_LIT>", ";", "if", "(", "TARGET_HARD_FLOAT_ABI", ")", "{", "float_mask", "=", "(", "<NUM_LIT>", "LL", "<<", "(", "D7_VFP_REGNUM", "+", "<NUM_LIT>", ")", ")", "-", "<NUM_LIT>", ";", "float_mask", "&=", "~", "(", "(", "<NUM_LIT>", "LL", "<<", "FIRST_VFP_REGNUM", ")", "-", "<NUM_LIT>", ")", ";", "to_clear_mask", "|=", "float_mask", ";", "maxregno", "=", "D7_VFP_REGNUM", ";", "}", "address", "=", "RTVEC_ELT", "(", "XVEC", "(", "unspec", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "MEM_P", "(", "address", ")", ")", ";", "gcc_assert", "(", "REG_P", "(", "XEXP", "(", "address", ",", "<NUM_LIT>", ")", ")", ")", ";", "to_clear_mask", "&=", "~", "(", "<NUM_LIT>", "LL", "<<", "REGNO", "(", "XEXP", "(", "address", ",", "<NUM_LIT>", ")", ")", ")", ";", "set_block_for_insn", "(", "insn", ",", "bb", ")", ";", "df_set_flags", "(", "DF_DEFER_INSN_RESCAN", ")", ";", "start_sequence", "(", ")", ";", "emit_insn", "(", "gen_blockage", "(", ")", ")", ";", "fntype", "=", "TREE_TYPE", "(", "MEM_EXPR", "(", "address", ")", ")", ";", "arm_init_cumulative_args", "(", "&", "args_so_far_v", ",", "fntype", ",", "NULL_RTX", ",", "NULL_TREE", ")", ";", "args_so_far", "=", "pack_cumulative_args", "(", "&", "args_so_far_v", ")", ";", "FOREACH_FUNCTION_ARGS", "(", "fntype", ",", "arg_type", ",", "args_iter", ")", "{", "rtx", "arg_rtx", ";", "machine_mode", "arg_mode", "=", "TYPE_MODE", "(", "arg_type", ")", ";", "if", "(", "VOID_TYPE_P", "(", "arg_type", ")", ")", "continue", ";", "if", "(", "!", "first_param", ")", "arm_function_arg_advance", "(", "args_so_far", ",", "arg_mode", ",", "arg_type", ",", "true", ")", ";", "arg_rtx", "=", "arm_function_arg", "(", "args_so_far", ",", "arg_mode", ",", "arg_type", ",", "true", ")", ";", "gcc_assert", "(", "REG_P", "(", "arg_rtx", ")", ")", ";", "to_clear_mask", "&=", "~", "compute_not_to_clear_mask", "(", "arg_type", ",", "arg_rtx", ",", "REGNO", "(", "arg_rtx", ")", ",", "padding_bits_to_clear_ptr", ")", ";", "first_param", "=", "false", ";", "}", "cleared_reg", "=", "XEXP", "(", "address", ",", "<NUM_LIT>", ")", ";", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "IP_REGNUM", ")", ";", "using_r4", "=", "false", ";", "for", "(", "regno", "=", "R0_REGNUM", ";", "regno", "<", "NUM_ARG_REGS", ";", "regno", "++", ")", "{", "if", "(", "padding_bits_to_clear", "[", "regno", "]", "==", "<NUM_LIT>", ")", "continue", ";", "if", "(", "TARGET_THUMB1", "&&", "!", "using_r4", ")", "{", "using_r4", "=", "true", ";", "reg", "=", "cleared_reg", ";", "emit_move_insn", "(", "gen_rtx_REG", "(", "SImode", ",", "IP_REGNUM", ")", ",", "reg", ")", ";", "}", "tmp", "=", "GEN_INT", "(", "(", "(", "(", "~", "padding_bits_to_clear", "[", "regno", "]", ")", "<<", "<NUM_LIT>", "u", ")", ">>", "<NUM_LIT>", "u", ")", ")", ";", "emit_move_insn", "(", "reg", ",", "tmp", ")", ";", "if", "(", "(", "(", "~", "padding_bits_to_clear", "[", "regno", "]", ")", ">>", "<NUM_LIT>", ")", ">", "<NUM_LIT>", ")", "{", "tmp", "=", "GEN_INT", "(", "(", "~", "padding_bits_to_clear", "[", "regno", "]", ")", ">>", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "gen_rtx_ZERO_EXTRACT", "(", "SImode", ",", "reg", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ",", "tmp", ")", ")", ";", "}", "emit_insn", "(", "gen_andsi3", "(", "gen_rtx_REG", "(", "SImode", ",", "regno", ")", ",", "gen_rtx_REG", "(", "SImode", ",", "regno", ")", ",", "reg", ")", ")", ";", "}", "if", "(", "using_r4", ")", "emit_move_insn", "(", "cleared_reg", ",", "gen_rtx_REG", "(", "SImode", ",", "IP_REGNUM", ")", ")", ";", "tmp", "=", "gen_rtx_LSHIFTRT", "(", "SImode", ",", "cleared_reg", ",", "const1_rtx", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "cleared_reg", ",", "tmp", ")", ")", ";", "tmp", "=", "gen_rtx_ASHIFT", "(", "SImode", ",", "cleared_reg", ",", "const1_rtx", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "cleared_reg", ",", "tmp", ")", ")", ";", "for", "(", "regno", "=", "R0_REGNUM", ";", "regno", "<=", "maxregno", ";", "regno", "++", ")", "{", "if", "(", "!", "(", "to_clear_mask", "&", "(", "<NUM_LIT>", "LL", "<<", "regno", ")", ")", ")", "continue", ";", "if", "(", "IS_VFP_REGNUM", "(", "regno", ")", ")", "{", "if", "(", "TARGET_VFP_DOUBLE", "&&", "VFP_REGNO_OK_FOR_DOUBLE", "(", "regno", ")", "&&", "to_clear_mask", "&", "(", "<NUM_LIT>", "LL", "<<", "(", "regno", "+", "<NUM_LIT>", ")", ")", ")", "emit_move_insn", "(", "gen_rtx_REG", "(", "DFmode", ",", "regno", "++", ")", ",", "CONST0_RTX", "(", "DFmode", ")", ")", ";", "else", "emit_move_insn", "(", "gen_rtx_REG", "(", "SFmode", ",", "regno", ")", ",", "CONST0_RTX", "(", "SFmode", ")", ")", ";", "}", "else", "emit_move_insn", "(", "gen_rtx_REG", "(", "SImode", ",", "regno", ")", ",", "cleared_reg", ")", ";", "}", "seq", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";", "emit_insn_before", "(", "seq", ",", "insn", ")", ";", "}", "}", "}" ]

[ "Clears", "caller", "saved", "registers", "not", "used", "to", "pass", "arguments", "before", "a", "cmse_nonsecure_call", ".", "Saving", ",", "clearing", "and", "restoring", "of", "callee", "saved", "registers", "is", "done", "in", "__gnu_cmse_nonsecure_call", "libcall", ".", "See", "libgcc/config/arm/cmse_nonsecure_call.S", "." ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

11,285

[ "{" ]

[ "Constant", "*", "copr0", "=", "nullptr", ";", "Constant", "*", "copr1", "=", "nullptr", ";", "Constant", "*", "copr2", "=", "nullptr", ";", "if", "(", "numArgs", ">", "<NUM_LIT>", ")", "{", "if", "(", "(", "copr0", "=", "dyn_cast", "<", "Constant", ">", "(", "aCI", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ")", ")", "==", "nullptr", ")", "return", "false", ";", "}", "if", "(", "numArgs", ">", "<NUM_LIT>", ")", "{", "if", "(", "(", "copr1", "=", "dyn_cast", "<", "Constant", ">", "(", "aCI", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ")", ")", "==", "nullptr", ")", "{", "if", "(", "FInfo", ".", "getId", "(", ")", "!=", "AMDGPULibFunc", "::", "EI_SINCOS", ")", "return", "false", ";", "}", "}", "if", "(", "numArgs", ">", "<NUM_LIT>", ")", "{", "if", "(", "(", "copr2", "=", "dyn_cast", "<", "Constant", ">", "(", "aCI", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ")", ")", "==", "nullptr", ")", "return", "false", ";", "}", "double", "DVal0", "[", "<NUM_LIT>", "]", ",", "DVal1", "[", "<NUM_LIT>", "]", ";", "bool", "hasTwoResults", "=", "(", "FInfo", ".", "getId", "(", ")", "==", "AMDGPULibFunc", "::", "EI_SINCOS", ")", ";", "if", "(", "getVecSize", "(", "FInfo", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "!", "evaluateScalarMathFunc", "(", "FInfo", ",", "DVal0", "[", "<NUM_LIT>", "]", ",", "DVal1", "[", "<NUM_LIT>", "]", ",", "copr0", ",", "copr1", ",", "copr2", ")", ")", "{", "return", "false", ";", "}", "}", "else", "{", "ConstantDataVector", "*", "CDV0", "=", "dyn_cast_or_null", "<", "ConstantDataVector", ">", "(", "copr0", ")", ";", "ConstantDataVector", "*", "CDV1", "=", "dyn_cast_or_null", "<", "ConstantDataVector", ">", "(", "copr1", ")", ";", "ConstantDataVector", "*", "CDV2", "=", "dyn_cast_or_null", "<", "ConstantDataVector", ">", "(", "copr2", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "getVecSize", "(", "FInfo", ")", ";", "++", "i", ")", "{", "Constant", "*", "celt0", "=", "CDV0", "?", "CDV0", "->", "getElementAsConstant", "(", "i", ")", ":", "nullptr", ";", "Constant", "*", "celt1", "=", "CDV1", "?", "CDV1", "->", "getElementAsConstant", "(", "i", ")", ":", "nullptr", ";", "Constant", "*", "celt2", "=", "CDV2", "?", "CDV2", "->", "getElementAsConstant", "(", "i", ")", ":", "nullptr", ";", "if", "(", "!", "evaluateScalarMathFunc", "(", "FInfo", ",", "DVal0", "[", "i", "]", ",", "DVal1", "[", "i", "]", ",", "celt0", ",", "celt1", ",", "celt2", ")", ")", "{", "return", "false", ";", "}", "}", "}", "LLVMContext", "&", "context", "=", "CI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getContext", "(", ")", ";", "Constant", "*", "nval0", ",", "*", "nval1", ";", "if", "(", "getVecSize", "(", "FInfo", ")", "==", "<NUM_LIT>", ")", "{", "nval0", "=", "ConstantFP", "::", "get", "(", "CI", "->", "getType", "(", ")", ",", "DVal0", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "hasTwoResults", ")", "nval1", "=", "ConstantFP", "::", "get", "(", "CI", "->", "getType", "(", ")", ",", "DVal1", "[", "<NUM_LIT>", "]", ")", ";", "}", "else", "{", "if", "(", "getArgType", "(", "FInfo", ")", "==", "AMDGPULibFunc", "::", "F32", ")", "{", "SmallVector", "<", "float", ",", "<NUM_LIT>", ">", "FVal0", ",", "FVal1", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "getVecSize", "(", "FInfo", ")", ";", "++", "i", ")", "FVal0", ".", "push_back", "(", "(", "float", ")", "DVal0", "[", "i", "]", ")", ";", "ArrayRef", "<", "float", ">", "tmp0", "(", "FVal0", ")", ";", "nval0", "=", "ConstantDataVector", "::", "get", "(", "context", ",", "tmp0", ")", ";", "if", "(", "hasTwoResults", ")", "{", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "getVecSize", "(", "FInfo", ")", ";", "++", "i", ")", "FVal1", ".", "push_back", "(", "(", "float", ")", "DVal1", "[", "i", "]", ")", ";", "ArrayRef", "<", "float", ">", "tmp1", "(", "FVal1", ")", ";", "nval1", "=", "ConstantDataVector", "::", "get", "(", "context", ",", "tmp1", ")", ";", "}", "}", "else" ]

LLVM

AMDGPU

CPP

code_generation

GPU

11,286

[ "bool", "SITargetLowering", "::", "getTgtMemIntrinsic", "(", "IntrinsicInfo", "&", "Info", ",", "const", "CallInst", "&", "CI", ",", "unsigned", "IntrID", ")", "const", "{", "switch", "(", "IntrID", ")", "{", "case", "Intrinsic", "::", "amdgcn_atomic_inc", ":", "case", "Intrinsic", "::", "amdgcn_atomic_dec", ":", "{", "Info", ".", "opc", "=", "ISD", "::", "INTRINSIC_W_CHAIN", ";", "Info", ".", "memVT", "=", "MVT", "::", "getVT", "(", "CI", ".", "getType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "CI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "align", "=", "<NUM_LIT>", ";", "const", "ConstantInt", "*", "Vol", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Info", ".", "vol", "=", "!", "Vol", "||", "!", "Vol", "->", "isZero", "(", ")", ";", "Info", ".", "readMem", "=", "true", ";", "Info", ".", "writeMem", "=", "true", ";", "return", "true", ";", "}", "default", ":", "return", "false", ";", "}", "}" ]

[ "Given", "an", "intrinsic", ",", "checks", "if", "on", "the", "target", "the", "intrinsic", "will", "need", "to", "map", "to", "a", "MemIntrinsicNode", "(", "touches", "memory", ")", "." ]

LLVM

AArch64

TD

stmt_completion

CPU

11,287

[ ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]

[ "def", ":", "RWSysReg", "<", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>" ]

LLVM

SPIRV

CPP

stmt_completion

Virtual ISA

11,288

[ "=", "AggrUndef", ";" ]

[ "Instruction", "*", "I", "=", "Worklist", ".", "front", "(", ")", ";", "Worklist", ".", "pop", "(", ")", ";", "for", "(", "auto", "&", "Op", ":", "I", "->", "operands", "(", ")", ")", "{", "auto", "*", "AggrUndef", "=", "dyn_cast", "<", "UndefValue", ">", "(", "Op", ")", ";", "if", "(", "!", "AggrUndef", "||", "!", "Op", "->", "getType", "(", ")", "->", "isAggregateType", "(", ")", ")", "continue", ";", "IRB", "->", "SetInsertPoint", "(", "I", ")", ";", "auto", "*", "IntrUndef", "=", "IRB", "->", "CreateIntrinsic", "(", "Intrinsic", "::", "spv_undef", ",", "{", "}", ",", "{", "}", ")", ";", "Worklist", ".", "push", "(", "IntrUndef", ")", ";", "I", "->", "replaceUsesOfWith", "(", "Op", ",", "IntrUndef", ")", ";", "AggrConsts", "[", "IntrUndef", "]" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

11,289

[ "for", "(", "auto", "*", "User", ":", "Func", ".", "users", "(", ")", ")", "TheUsers", ".", "push_back", "(", "User", ")", ";" ]

[ "for", "(", "Function", "&", "Func", ":", "M", ")", "{", "if", "(", "!", "Func", ".", "isDeclaration", "(", ")", ")", "continue", ";", "auto", "Iter", "=", "ScalarMASSFuncs", ".", "find", "(", "Func", ".", "getName", "(", ")", ")", ";", "if", "(", "Iter", "==", "ScalarMASSFuncs", ".", "end", "(", ")", ")", "continue", ";", "SmallVector", "<", "User", "*", ",", "<NUM_LIT>", ">", "TheUsers", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

11,290

[ "}" ]

[ "def", "Sr", ":", "BaseSingleOperandFPData", "<", "{", "<NUM_LIT>", ",", "opcode", "}", ",", "FPR32", ",", "f32", ",", "asm", ",", "node", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

11,291

[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

11,292

[ "let", "Uses", "=", "[", "FRAMEKEY", "]", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "accessSize", "=", "DoubleWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";" ]

LLVM

LC2200

CPP

code_generation

CPU

11,293

[ "void", "LC2200MCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "Inst", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "uint32_t", "CurByte", "=", "<NUM_LIT>", ";", "unsigned", "Value", "=", "getBinaryCodeForInstr", "(", "Inst", ",", "Fixups", ",", "STI", ")", ";", "EmitBEConstant", "(", "Value", ",", "<NUM_LIT>", ",", "CurByte", ",", "OS", ")", ";", "}" ]

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

LLVM

Hexagon

CPP

stmt_completion

DSP

11,294

[ "&", "*", "MBBI", ")", ";" ]

[ "void", "HexagonFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "std", "::", "prev", "(", "MBB", ".", "end", "(", ")", ")", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "hasFP", "(", "MF", ")", "||", "MF", ".", "getTarget", "(", ")", ".", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "std", "::", "prev", "(", "MBB", ".", "end", "(", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI_end", "=", "MBB", ".", "end", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "Hexagon", "::", "EH_RETURN_JMPR", ")", "{", "assert", "(", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", "Offset should be in register!", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Hexagon", "::", "L2_deallocframe", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Hexagon", "::", "A2_add", ")", ",", "Hexagon", "::", "R29", ")", ".", "addReg", "(", "Hexagon", "::", "R29", ")", ".", "addReg", "(", "Hexagon", "::", "R28", ")", ";", "return", ";", "}", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "Hexagon", "::", "JMPret", "&&", "!", "DisableDeallocRet", ")", "{", "MachineBasicBlock", "::", "iterator", "BeforeJMPR", "=", "MBB", ".", "begin", "(", ")", "==", "MBBI", "?", "MBBI", ":", "std", "::", "prev", "(", "MBBI", ")", ";", "if", "(", "BeforeJMPR", "!=", "MBBI", "&&", "BeforeJMPR", "->", "getOpcode", "(", ")", "==", "Hexagon", "::", "RESTORE_DEALLOC_RET_JMP_V4", ")", "{", "MBB", ".", "erase", "(", "MBBI", ")", ";", "return", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI_end", ",", "dl", ",", "TII", ".", "get", "(", "Hexagon", "::", "L4_return", ")", ")", ";", "MIB", "->", "copyImplicitOps", "(", "*", "MBB", ".", "getParent", "(", ")", "," ]

GCC

aarch64

MD

next_suggestion

CPU

11,295

[ "DONE" ]

[ "if", "(", "BYTES_BIG_ENDIAN", ")", "std", ":", ":", "swap", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", "emit_insn", "(", "gen_aarch64_addp", "<", "mode", ">", "_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "par_even", ",", "par_odd", ")", ")" ]

GCC

arm

MD

stmt_completion

CPU

11,296

[ "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>" ]

LLVM

AArch64

TD

next_suggestion

CPU

11,297

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", ";" ]

[ "def", "v16i8_shift", ":", "BaseSIMDVectorShift", "<", "<NUM_LIT>", ",", "U", ",", "opc", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "?", ",", "?", ",", "?", "}", ",", "V128", ",", "V128", ",", "vecshiftL8", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v16i8", "V128", ":", "$", "Rd", ")", ",", "(", "OpNode", "(", "v16i8", "V128", ":", "$", "Rn", ")", ",", "(", "i32", "vecshiftL8", ":", "$", "imm", ")", ")", ")", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "imm", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

11,298

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

11,299

[ "}" ]

[ "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]