docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
LLVM	AMDGPU	CPP	next_suggestion	GPU	11,000	[ "}" ]	[ "void", "AMDGPUAsmPrinter", "::", "emitStartOfAsmFile", "(", "Module", "&", "M", ")", "{", "IsTargetStreamerInitialized", "=", "false", ";" ]
LLVM	Patmos	CPP	stmt_completion	VLIW	11,001	[ "const", "{" ]	[ "unsigned", "int", "getEffectiveOccupancy", "(", ")" ]
LLVM	CellSPU	TD	program_repair	MPU	11,002	[ "<FIXS>", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "class", "ORCvtFormR32Reg", "RegisterClass", "rclass", ",", "list", "dag", ">", "pattern", "=", "[", "]", ">", ":", "ORCvtForm", "(", "outs", "rclass", ":", "$", "rT", ")", ",", "(", "ins", "R32C", ":", "$", "rA", ")", ",", "pattern", ">", ";", "<FIXE>", "<FIXS>", "class", "ORCvtFormRegR32", "RegisterClass", "rclass", ",", "list", "dag", ">", "pattern", "=", "[", "]", ">", ":", "ORCvtForm", "(", "outs", "R32C", ":", "$", "rT", ")", ",", "(", "ins", "rclass", ":", "$", "rA", ")", ",", "pattern", ">", ";", "<FIXE>", "<FIXS>", "class", "ORCvtFormR64Reg", "RegisterClass", "rclass", ",", "list", "dag", ">", "pattern", "=", "[", "]", ">", ":", "ORCvtForm", "(", "outs", "rclass", ":", "$", "rT", ")", ",", "(", "ins", "R64C", ":", "$", "rA", ")", ",", "pattern", ">", ";", "<FIXE>", "<FIXS>", "class", "ORCvtFormRegR64", "RegisterClass", "rclass", ",", "list", "dag", ">", "pattern", "=", "[", "]", ">", ":", "ORCvtForm", "(", "outs", "R64C", ":", "$", "rT", ")", ",", "(", "ins", "rclass", ":", "$", "rA", ")", ",", "pattern", ">", ";", "<FIXE>", "<FIXS>", "<FIXE>" ]	[ "class", "ORExtractElt", "RegisterClass", "rclass", ">", ":", "ORCvtForm", "(", "outs", "rclass", ":", "$", "rT", ")", ",", "(", "ins", "VECREG", ":", "$", "rA", ")", ">", ";", "<BUGS>", "class", "ORCvtRegGPRC", "RegisterClass", "rclass", ">", ":", "ORCvtForm", "(", "outs", "GPRC", ":", "$", "rT", ")", ",", "(", "ins", "rclass", ":", "$", "rA", ")", ">", ";", "<BUGE>", "<BUGS>", "class", "ORCvtVecGPRC", ":", "ORCvtForm", "(", "outs", "GPRC", ":", "$", "rT", ")", ",", "(", "ins", "VECREG", ":", "$", "rA", ")", ">", ";", "<BUGE>", "<BUGS>", "class", "ORCvtGPRCReg", "RegisterClass", "rclass", ">", ":", "ORCvtForm", "(", "outs", "rclass", ":", "$", "rT", ")", ",", "(", "ins", "GPRC", ":", "$", "rA", ")", ">", ";", "<BUGE>", "<BUGS>", "class", "ORCvtFormR32Reg", "RegisterClass", "rclass", ">", ":", "ORCvtForm", "(", "outs", "rclass", ":", "$", "rT", ")", ",", "(", "ins", "R32C", ":", "$", "rA", ")", ">", ";", "<BUGE>", "<BUGS>", "class", "ORCvtFormRegR32", "RegisterClass", "rclass", ">", ":", "ORCvtForm", "(", "outs", "R32C", ":", "$", "rT", ")", ",", "(", "ins", "rclass", ":", "$", "rA", ")", ">", ";", "<BUGE>", "<BUGS>", "class", "ORCvtFormR64Reg", "RegisterClass", "rclass", ">", ":", "ORCvtForm", "(", "outs", "rclass", ":", "$", "rT", ")", ",", "(", "ins", "R64C", ":", "$", "rA", ")", ">", ";", "<BUGE>", "<BUGS>", "class", "ORCvtFormRegR64", "RegisterClass", "rclass", ">", ":", "ORCvtForm", "(", "outs", "R64C", ":", "$", "rT", ")", ",", "(", "ins", "rclass", ":", "$", "rA", ")", ">", ";", "<BUGE>", "<BUGS>", "class", "ORCvtGPRCVec", ":", "ORCvtForm", "(", "outs", "VECREG", ":", "$", "rT", ")", ",", "(", "ins", "GPRC", ":", "$", "rA", ")", ">", ";", "<BUGE>", "multiclass", "BitwiseOr", "{" ]
LLVM	X86	CPP	stmt_completion	CPU	11,003	[ "(", ")", ",", "PtrVT", ")", ";" ]	[ "MachineFrameInfo", "", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "MFI", "->", "setReturnAddressIsTaken", "(", "true", ")", ";", "if", "(", "verifyReturnAddressArgumentIsConstant", "(", "Op", ",", "DAG", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "if", "(", "Depth", ">", "<NUM_LIT>", ")", "{", "SDValue", "FrameAddr", "=", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "const", "X86RegisterInfo", "", "RegInfo", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getConstant", "(", "RegInfo", "->", "getSlotSize" ]
GCC	i386	CPP	stmt_completion	CPU	11,004	[ "_", "A", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_movm_epi32", "(", "_", "_", "mmask16", "_" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	11,005	[ "(", "Hexagon", "::", "USR", ")", ")", "return", "false", ";" ]	[ "bool", "HexagonInstrInfo", "::", "shouldSink", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "isFloat", "(", "MI", ")", "&&", "MI", ".", "hasRegisterImplicitUseOperand" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	11,006	[ "return", "false", ";" ]	[ "Register", "StackReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "StackReg", "==", "PPC", "::", "X1", "&&", "StackOffset", "==", "TOCSaveOffset", ")", "return", "true", ";" ]
GCC	alpha	MD	next_suggestion	MPU	11,007	[ "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "neg", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", ")", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "neg", ":", "DI", "(", "abs", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM	DirectX	CPP	stmt_completion	Virtual ISA	11,008	[ ")", ";" ]	[ "return", "makeArrayRef", "(", "MDs", ")", ".", "slice", "(", "NumModuleMDs", ")", ".", "slice", "(", "NumMDStrings" ]
GCC	tilegx	CPP	next_suggestion	VLIW	11,009	[ "case", "<NUM_LIT>", ":" ]	[ "if", "(", "arg", "==", "error_mark_node", ")", "return", "NULL_RTX", ";", "if", "(", "opnum", ">", "MAX_BUILTIN_ARGS", ")", "return", "NULL_RTX", ";", "insn_op", "=", "&", "insn_data", "[", "icode", "]", ".", "operand", "[", "opnum", "]", ";", "op", "[", "opnum", "]", "=", "expand_expr", "(", "arg", ",", "NULL_RTX", ",", "insn_op", "->", "mode", ",", "EXPAND_NORMAL", ")", ";", "if", "(", "!", "(", "", "insn_op", "->", "predicate", ")", "(", "op", "[", "opnum", "]", ",", "insn_op", "->", "mode", ")", ")", "{", "machine_mode", "opmode", "=", "insn_op", "->", "mode", ";", "if", "(", "opmode", "==", "VOIDmode", ")", "{", "machine_mode", "m", "=", "GET_MODE", "(", "op", "[", "opnum", "]", ")", ";", "gcc_assert", "(", "m", "==", "Pmode", "\|\|", "m", "==", "VOIDmode", ")", ";", "opmode", "=", "Pmode", ";", "}", "op", "[", "opnum", "]", "=", "copy_to_mode_reg", "(", "opmode", ",", "op", "[", "opnum", "]", ")", ";", "}", "if", "(", "!", "(", "", "insn_op", "->", "predicate", ")", "(", "op", "[", "opnum", "]", ",", "insn_op", "->", "mode", ")", ")", "{", "error_at", "(", "EXPR_LOCATION", "(", "exp", ")", ",", "<STR_LIT>", "operand must be an immediate of the right size", "<STR_LIT>", ")", ";", "return", "const0_rtx", ";", "}", "opnum", "++", ";", "}", "if", "(", "nonvoid", ")", "{", "machine_mode", "tmode", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "if", "(", "!", "target", "\|\|", "GET_MODE", "(", "target", ")", "!=", "tmode", "\|\|", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "target", ",", "tmode", ")", ")", "{", "if", "(", "tmode", "==", "VOIDmode", ")", "{", "tmode", "=", "TYPE_MODE", "(", "TREE_TYPE", "(", "TREE_TYPE", "(", "fndecl", ")", ")", ")", ";", "}", "target", "=", "gen_reg_rtx", "(", "tmode", ")", ";", "}", "op", "[", "<NUM_LIT>", "]", "=", "target", ";", "}", "fn", "=", "GEN_FCN", "(", "icode", ")", ";", "switch", "(", "opnum", ")", "{", "case", "<NUM_LIT>", ":", "pat", "=", "fn", "(", "NULL_RTX", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "pat", "=", "fn", "(", "op", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "pat", "=", "fn", "(", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "pat", "=", "fn", "(", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "pat", "=", "fn", "(", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ")", ";", "break", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	11,010	[ "false", ";" ]	[ "if", "(", "Count", "<", "UB", "&&", "UB", "-", "Count", ">", "LB", ")", "return", "true", ";", "Count", "=", "~", "<NUM_LIT>", "u", ";", "return" ]
LLVM	ARM	CPP	stmt_completion	CPU	11,011	[ ")", ")", "return", "MCDisassembler", "::", "Fail", ";" ]	[ "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")" ]
GCC	arm	MD	stmt_completion	CPU	11,012	[ ")" ]	[ "[", "(", "UNSPEC_VRND", "<STR_LIT>", ")", "(", "UNSPEC_VRNDA", "<STR_LIT>", ")", "(", "UNSPEC_VRNDM", "<STR_LIT>", ")", "(", "UNSPEC_VRNDN", "<STR_LIT>" ]
LLVM	AArch64	CPP	stmt_completion	CPU	11,013	[ ")", ")", ";" ]	[ "O", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(" ]
LLVM	Hexagon	TD	stmt_completion	DSP	11,014	[ ";" ]	[ "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>" ]
LLVM	ARM64	CPP	stmt_completion	CPU	11,015	[ "RC", ";" ]	[ "if", "(", "RC", "==", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "nullptr", ";", "return" ]
LLVM	X86	CPP	next_suggestion	CPU	11,016	[ "return", "Table", ";" ]	[ "if", "(", "usesGlobalOffsetTable", "(", ")", ")", "return", "DAG", ".", "getGLOBAL_OFFSET_TABLE", "(", "getPointerTy", "(", ")", ")", ";", "if", "(", "!", "Subtarget", "->", "is64Bit", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "getPointerTy", "(", ")", ")", ";" ]
GCC	arm	CPP	stmt_completion	CPU	11,017	[ "_", "_", "b", ",", "_", "_", "carry", ")", ";" ]	[ "return", "_", "_", "arm_vsbcq_u32", "(", "_", "_", "a", "," ]
LLVM	Hexagon	TD	next_suggestion	DSP	11,018	[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";" ]
LLVM	VE	CPP	stmt_completion	CPU	11,019	[ "MCSubtargetInfo", "&", "STI", ")", "const", "override", "{" ]	[ "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ",", "const" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	11,020	[ "if", "(", "is64Bit", ")", "Ret", "+=", "<STR_LIT>", "-n32:64", "<STR_LIT>", ";" ]	[ "Ret", "+=", "DataLayout", "::", "getManglingComponent", "(", "T", ")", ";", "if", "(", "!", "is64Bit", "\|\|", "T", ".", "getOS", "(", ")", "==", "Triple", "::", "Lv2", ")", "Ret", "+=", "<STR_LIT>", "-p:32:32", "<STR_LIT>", ";", "if", "(", "is64Bit", "\|\|", "!", "T", ".", "isOSDarwin", "(", ")", ")", "Ret", "+=", "<STR_LIT>", "-i64:64", "<STR_LIT>", ";", "else", "Ret", "+=", "<STR_LIT>", "-f64:32:64-i64:32:64", "<STR_LIT>", ";" ]
LLVM	R600	CPP	next_suggestion	GPU	11,021	[ "callTypes", ".", "push_back", "(", "aType", ")", ";" ]	[ "bool", "isVector", "=", "aType", "->", "isVectorTy", "(", ")", ";", "if", "(", "isVector", ")", "{", "return", "false", ";", "}", "int", "numEle", "=", "<NUM_LIT>", ";", "if", "(", "aType", "->", "getScalarType", "(", ")", "!=", "Type", "::", "getInt32Ty", "(", "inst", "->", "getContext", "(", ")", ")", ")", "{", "return", "false", ";", "}", "if", "(", "isVector", ")", "{", "const", "VectorType", "", "VT", "=", "dyn_cast", "<", "VectorType", ">", "(", "aType", ")", ";", "numEle", "=", "VT", "->", "getNumElements", "(", ")", ";", "if", "(", "numEle", ">", "<NUM_LIT>", "\|\|", "numEle", "==", "<NUM_LIT>", ")", "{", "return", "false", ";", "}", "}", "BinaryOperator", "", "ShiftInst", "=", "dyn_cast", "<", "BinaryOperator", ">", "(", "inst", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "ShiftInst", "\|\|", "!", "ShiftInst", "->", "isShift", "(", ")", ")", "{", "return", "false", ";", "}", "if", "(", "ShiftInst", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Shl", ")", "{", "return", "false", ";", "}", "bool", "isSigned", "=", "ShiftInst", "->", "isArithmeticShift", "(", ")", ";", "Constant", "", "AndMask", "=", "dyn_cast", "<", "Constant", ">", "(", "inst", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Constant", "", "ShrVal", "=", "dyn_cast", "<", "Constant", ">", "(", "ShiftInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "AndMask", "\|\|", "!", "ShrVal", ")", "{", "return", "false", ";", "}", "Constant", "", "new", "MaskConst", ";", "Constant", "", "shiftValConst", ";", "if", "(", "isVector", ")", "{", "std", "::", "vector", "<", "Constant", "", ">", "maskVals", ";", "std", "::", "vector", "<", "Constant", "", ">", "shiftVals", ";", "ConstantVector", "", "AndMaskVec", "=", "dyn_cast", "<", "ConstantVector", ">", "(", "AndMask", ")", ";", "ConstantVector", "", "ShrValVec", "=", "dyn_cast", "<", "ConstantVector", ">", "(", "ShrVal", ")", ";", "Type", "", "scalarType", "=", "AndMaskVec", "->", "getType", "(", ")", "->", "getScalarType", "(", ")", ";", "assert", "(", "AndMaskVec", "->", "getNumOperands", "(", ")", "==", "ShrValVec", "->", "getNumOperands", "(", ")", "&&", "<STR_LIT>", "cannot have a ", "<STR_LIT>", "<STR_LIT>", "combination where the number of elements to a ", "<STR_LIT>", "<STR_LIT>", "shift and an and are different!", "<STR_LIT>", ")", ";", "for", "(", "size_t", "x", "=", "<NUM_LIT>", ",", "y", "=", "AndMaskVec", "->", "getNumOperands", "(", ")", ";", "x", "<", "y", ";", "++", "x", ")", "{", "ConstantInt", "", "AndCI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "AndMaskVec", "->", "getOperand", "(", "x", ")", ")", ";", "ConstantInt", "", "ShiftIC", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "ShrValVec", "->", "getOperand", "(", "x", ")", ")", ";", "if", "(", "!", "AndCI", "\|\|", "!", "ShiftIC", ")", "{", "return", "false", ";", "}", "uint32_t", "maskVal", "=", "(", "uint32_t", ")", "AndCI", "->", "getZExtValue", "(", ")", ";", "if", "(", "!", "isMask_32", "(", "maskVal", ")", ")", "{", "return", "false", ";", "}", "maskVal", "=", "(", "uint32_t", ")", "CountTrailingOnes_32", "(", "maskVal", ")", ";", "uint32_t", "shiftVal", "=", "(", "uint32_t", ")", "ShiftIC", "->", "getZExtValue", "(", ")", ";", "if", "(", "maskVal", ">=", "<NUM_LIT>", "\|\|", "shiftVal", ">=", "<NUM_LIT>", ")", "{", "return", "false", ";", "}", "if", "(", "maskVal", ">", "(", "<NUM_LIT>", "-", "shiftVal", ")", ")", "{", "return", "false", ";", "}", "maskVals", ".", "push_back", "(", "ConstantInt", "::", "get", "(", "scalarType", ",", "maskVal", ",", "isSigned", ")", ")", ";", "shiftVals", ".", "push_back", "(", "ConstantInt", "::", "get", "(", "scalarType", ",", "shiftVal", ",", "isSigned", ")", ")", ";", "}", "new", "MaskConst", "=", "ConstantVector", "::", "get", "(", "maskVals", ")", ";", "shiftValConst", "=", "ConstantVector", "::", "get", "(", "shiftVals", ")", ";", "}", "else", "{", "uint32_t", "maskVal", "=", "(", "uint32_t", ")", "dyn_cast", "<", "ConstantInt", ">", "(", "AndMask", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "!", "isMask_32", "(", "maskVal", ")", ")", "{", "return", "false", ";", "}", "maskVal", "=", "(", "uint32_t", ")", "CountTrailingOnes_32", "(", "maskVal", ")", ";", "uint32_t", "shiftVal", "=", "(", "uint32_t", ")", "dyn_cast", "<", "ConstantInt", ">", "(", "ShrVal", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "maskVal", ">=", "<NUM_LIT>", "\|\|", "shiftVal", ">=", "<NUM_LIT>", ")", "{", "return", "false", ";", "}", "if", "(", "maskVal", ">", "(", "<NUM_LIT>", "-", "shiftVal", ")", ")", "{", "return", "false", ";", "}", "new", "MaskConst", "=", "ConstantInt", "::", "get", "(", "aType", ",", "maskVal", ",", "isSigned", ")", ";", "shiftValConst", "=", "ConstantInt", "::", "get", "(", "aType", ",", "shiftVal", ",", "isSigned", ")", ";", "}", "std", "::", "vector", "<", "Type", "", ">", "callTypes", ";", "callTypes", ".", "push_back", "(", "aType", ")", ";", "callTypes", ".", "push_back", "(", "aType", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	11,022	[ "let", "isCommutable", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "USR_OVF", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	11,023	[ "=", "<NUM_LIT>", ";" ]	[ "def", "F2_conv_df2sf", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_3a867367", ",", "TypeS_2op", ">", ",", "Enc_90cd8b", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isFP" ]
GCC	sparc	MD	program_repair	CPU	11,024	[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]	[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	X86	CPP	next_suggestion	CPU	11,025	[ "if", "(", "matchVectorAddress", "(", "N", ",", "AM", ")", ")", "return", "false", ";" ]	[ "X86ISelAddressMode", "AM", ";", "auto", "*", "Mgs", "=", "cast", "<", "X86MaskedGatherScatterSDNode", ">", "(", "Parent", ")", ";", "AM", ".", "IndexReg", "=", "Mgs", "->", "getIndex", "(", ")", ";", "AM", ".", "Scale", "=", "cast", "<", "ConstantSDNode", ">", "(", "Mgs", "->", "getScale", "(", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "AddrSpace", "=", "cast", "<", "MemSDNode", ">", "(", "Parent", ")", "->", "getPointerInfo", "(", ")", ".", "getAddrSpace", "(", ")", ";", "if", "(", "AddrSpace", "==", "<NUM_LIT>", ")", "AM", ".", "Segment", "=", "CurDAG", "->", "getRegister", "(", "X86", "::", "GS", ",", "MVT", "::", "i16", ")", ";", "if", "(", "AddrSpace", "==", "<NUM_LIT>", ")", "AM", ".", "Segment", "=", "CurDAG", "->", "getRegister", "(", "X86", "::", "FS", ",", "MVT", "::", "i16", ")", ";", "if", "(", "AddrSpace", "==", "<NUM_LIT>", ")", "AM", ".", "Segment", "=", "CurDAG", "->", "getRegister", "(", "X86", "::", "SS", ",", "MVT", "::", "i16", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "MVT", "VT", "=", "N", ".", "getSimpleValueType", "(", ")", ";" ]
GCC	cris	CPP	stmt_completion	MPU	11,026	[ "TARGET_PDEBUG", "?", "<STR_LIT>", "; default", "<STR_LIT>", ":", "<STR_LIT>", "<STR_LIT>", ")", ")", ";" ]	[ "void", "cris_asm_output_case_end", "(", "FILE", "", "stream", ",", "int", "num", ",", "rtx_insn", "", "table", ")", "{", "rtx_insn", "*", "whole_jump_insn", "=", "prev_nonnote_nondebug_insn", "(", "table", ")", ";", "gcc_assert", "(", "whole_jump_insn", "!=", "NULL_RTX", "&&", "LABEL_P", "(", "whole_jump_insn", ")", ")", ";", "whole_jump_insn", "=", "prev_nonnote_nondebug_insn", "(", "whole_jump_insn", ")", ";", "gcc_assert", "(", "whole_jump_insn", "!=", "NULL_RTX", "&&", "JUMP_P", "(", "whole_jump_insn", ")", ")", ";", "rtx", "whole_jump_pat", "=", "PATTERN", "(", "whole_jump_insn", ")", ";", "asm_fprintf", "(", "stream", ",", "<STR_LIT>", "\\t.word %LL%d-%LL%d%s\\n", "<STR_LIT>", ",", "CODE_LABEL_NUMBER", "(", "XEXP", "(", "XEXP", "(", "XEXP", "(", "XVECEXP", "(", "whole_jump_pat", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ",", "num", ",", "(" ]
GCC	i386	CPP	stmt_completion	CPU	11,027	[ "mm512_setzero_ph", "(", ")", ",", "_", "_", "A", ",", "_", "_", "D", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m512h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_min_round_ph", "(", "_", "_", "mmask32", "_", "_", "A", ",", "_", "_", "m512h", "_", "_", "B", ",", "_", "_", "m512h", "_", "_", "C", ",", "const", "int", "_", "_", "D", ")", "{", "return", "_", "_", "builtin_ia32_minph512_mask_round", "(", "_", "_", "B", ",", "_", "_", "C", ",", "_" ]
GCC	s390	MD	stmt_completion	MPU	11,028	[ "]", ")" ]	[ "(", "not", ":", "VT", "(", "xor", ":", "VT", "(", "match_operand", ":", "VT", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VT", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	X86	CPP	stmt_completion	CPU	11,029	[ "(", "<NUM_LIT>", ")", ";" ]	[ "Args", ".", "push_back", "(", "Entry", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "TLI", ".", "LowerCallTo", "(", "Chain", ",", "Type", "::", "getVoidTy", "(", "", "DAG", ".", "getContext", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ",", "CallingConv", "::", "C", ",", "false", ",", "false", ",", "DAG", ".", "getExternalSymbol", "(", "bzeroEntry", ",", "IntPtr", ")", ",", "Args", ",", "DAG", ",", "dl", ")", ";", "return", "CallResult", ".", "second", ";", "}", "return", "SDValue", "(", ")", ";", "}", "uint64_t", "SizeVal", "=", "ConstantSize", "->", "getZExtValue", "(", ")", ";", "SDValue", "InFlag", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "EVT", "AVT", ";", "SDValue", "Count", ";", "ConstantSDNode", "", "ValC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Src", ")", ";", "unsigned", "BytesLeft", "=", "<NUM_LIT>", ";", "bool", "TwoRepStos", "=", "false", ";", "if", "(", "ValC", ")", "{", "unsigned", "ValReg", ";", "uint64_t", "Val", "=", "ValC", "->", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ";", "switch", "(", "Align", "&", "<NUM_LIT>", ")", "{", "case", "<NUM_LIT>", ":", "AVT", "=", "MVT", "::", "i16", ";", "ValReg", "=", "X86", "::", "AX", ";", "Val", "=", "(", "Val", "<<", "<NUM_LIT>", ")", "\|", "Val", ";", "break", ";", "case", "<NUM_LIT>", ":", "AVT", "=", "MVT", "::", "i32", ";", "ValReg", "=", "X86", "::", "EAX", ";", "Val", "=", "(", "Val", "<<", "<NUM_LIT>", ")", "\|", "Val", ";", "Val", "=", "(", "Val", "<<", "<NUM_LIT>", ")", "\|", "Val", ";", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "(", "(", "Align", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", "{", "AVT", "=", "MVT", "::", "i64", ";", "ValReg", "=", "X86", "::", "RAX", ";", "Val", "=", "(", "Val", "<<", "<NUM_LIT>", ")", "\|", "Val", ";", "}", "break", ";", "default", ":", "AVT", "=", "MVT", "::", "i8", ";", "ValReg", "=", "X86", "::", "AL", ";", "Count", "=", "DAG", ".", "getIntPtrConstant", "(", "SizeVal", ")", ";", "break", ";", "}", "if", "(", "AVT", ".", "bitsGT", "(", "MVT", "::", "i8", ")", ")", "{", "unsigned", "UBytes", "=", "AVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "Count", "=", "DAG", ".", "getIntPtrConstant", "(", "SizeVal", "/", "UBytes", ")", ";", "BytesLeft", "=", "SizeVal", "%", "UBytes", ";", "}", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "ValReg", ",", "DAG", ".", "getConstant", "(", "Val", ",", "AVT", ")", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "AVT", "=", "MVT", "::", "i8", ";", "Count", "=", "DAG", ".", "getIntPtrConstant", "(", "SizeVal", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "X86", "::", "AL", ",", "Src", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Subtarget", "->", "is64Bit", "(", ")", "?", "X86", "::", "RCX", ":", "X86", "::", "ECX", ",", "Count", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Subtarget", "->", "is64Bit", "(", ")", "?", "X86", "::", "RDI", ":", "X86", "::", "EDI", ",", "Dst", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "Other", ",", "MVT", "::", "Flag", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "DAG", ".", "getValueType", "(", "AVT", ")", ",", "InFlag", "}", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Tys", ",", "Ops", ",", "array_lengthof", "(", "Ops", ")", ")", ";", "if", "(", "TwoRepStos", ")", "{", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Count", "=", "Size", ";", "EVT", "CVT", "=", "Count", ".", "getValueType", "(", ")", ";", "SDValue", "Left", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "dl", ",", "CVT", ",", "Count", ",", "DAG", ".", "getConstant", "(", "(", "AVT", "==", "MVT", "::", "i64", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "CVT", ")", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "(", "CVT", "==", "MVT", "::", "i64", ")", "?", "X86", "::", "RCX", ":", "X86", "::", "ECX", ",", "Left", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue" ]
LLVM	Hexagon	TD	next_suggestion	DSP	11,030	[ "let", "isPredicated", "=", "<NUM_LIT>", ";" ]	[ "def", "J2_jumprnzpt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "b13_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_d9d43ecb", ",", "TypeCR", ">", ",", "Enc_0fa531", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	AArch64	CPP	stmt_completion	CPU	11,031	[ "{" ]	[ "StringRef", "getPassName", "(", ")", "const", "override" ]
LLVM	XCore	CPP	stmt_completion	MPU	11,032	[ "::", "<STR_LIT>", ";" ]	[ "static", "void", "IfNeededExtSP", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "DebugLoc", "&", "dl", ",", "const", "TargetInstrInfo", "&", "TII", ",", "int", "OffsetFromTop", ",", "int", "&", "Adjusted", ",", "int", "FrameSize", ",", "bool", "emitFrameMoves", ")", "{", "while", "(", "OffsetFromTop", ">", "Adjusted", ")", "{", "assert", "(", "Adjusted", "<", "FrameSize", "&&", "<STR_LIT>", "OffsetFromTop is beyond FrameSize", "<STR_LIT>", ")", ";", "int", "remaining", "=", "FrameSize", "-", "Adjusted", ";", "int", "OpImm", "=", "(", "remaining", ">", "MaxImmU16", ")", "?", "MaxImmU16", ":", "remaining", ";", "int", "Opcode", "=", "isImmU6", "(", "OpImm", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>" ]
LLVM	DirectX	CPP	stmt_completion	Virtual ISA	11,033	[ ";" ]	[ "if", "(", "ValID", ">=", "InstID", ")", "{", "Vals", ".", "push_back", "(", "VE", ".", "getTypeID", "(", "V", "->", "getType", "(", ")", ")", ")", ";", "return", "true" ]
GCC	rx	CPP	program_repair	CPU	11,034	[ "<FIXS>", "rx_memory_move_cost", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "<FIXE>" ]	[ "}", "static", "int", "<BUGS>", "rx_memory_move_cost", "(", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "<BUGE>", "reg_class_t", "regclass", "ATTRIBUTE_UNUSED", ",", "bool", "in", ")", "{" ]
GCC	mips	MD	program_repair	CPU	11,035	[ "<FIXS>", "mips_emit_move", "(", "reg1", ",", "const_double_from_real_value", "(", "offset", ",", "SFmode", ")", ")", "<FIXE>" ]	[ "real_2expN", "(", "&", "offset", ",", "<NUM_LIT>", ",", "SFmode", ")", "<BUGS>", "mips_emit_move", "(", "reg1", ",", "CONST_DOUBLE_FROM_REAL_VALUE", "(", "offset", ",", "SFmode", ")", ")", "<BUGE>", "do_pending_stack_adjust", "(", ")", "test", "=", "gen_rtx_GE", "(", "VOIDmode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "reg1", ")" ]
LLVM	SystemZ	CPP	stmt_completion	CPU	11,036	[ "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";" ]	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "ConvOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "ConvOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "ConvOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "ConvOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "ConvOpc" ]
LLVM	PowerPC	CPP	program_repair	CPU	11,037	[ "<FIXS>", "unsigned", "ALBHReg", "=", "makeAnotherReg", "(", "Type", "::", "UIntTy", ")", ";", "<FIXE>", "<FIXS>", "BuildMI", "(", "BB", ",", "IP", ",", "PPC32", "::", "ADD", ",", "<NUM_LIT>", ",", "<FIXE>" ]	[ "BuildMI", "(", "BB", ",", "IP", ",", "PPC32", "::", "OR", ",", "<NUM_LIT>", ",", "DestReg", "+", "<NUM_LIT>", ")", ".", "addReg", "(", "AHBLplusOverflowReg", ")", ".", "addReg", "(", "AHBLplusOverflowReg", ")", ";", "}", "else", "{", "<BUGS>", "unsigned", "ALBHReg", "=", "makeAnotherReg", "(", "Type", "::", "UIntTy", ")", ";", "<BUGE>", "doMultiplyConst", "(", "&", "BB", ",", "IP", ",", "ALBHReg", ",", "Type", "::", "UIntTy", ",", "Op0Reg", ",", "CHi", ")", ";", "<BUGS>", "BuildMI", "(", "BB", ",", "IP", ",", "PPC32", "::", "ADD", ",", "<NUM_LIT>", ",", "<BUGE>", "DestReg", "+", "<NUM_LIT>", ")", ".", "addReg", "(", "AHBLplusOverflowReg", ")", ".", "addReg", "(", "ALBHReg", ")", ";", "}", "return", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	11,038	[ "<NUM_LIT>", ";" ]	[ "def", "L2_ploadrubfnew_io", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pt4", ",", "IntRegs", ":", "$", "Rs32", ",", "u32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_44d3da28", ",", "TypeV2LDST", ">", ",", "Enc_a21d47", ",", "AddrModeRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "ByteAccess", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=" ]
GCC	mips	CPP	next_suggestion	CPU	11,039	[ "return", "<NUM_LIT>", ";" ]	[ "case", "PROCESSOR_R9000", ":", "return", "<NUM_LIT>", ";", "case", "PROCESSOR_SB1", ":", "return", "<NUM_LIT>", ";", "default", ":" ]
GCC	gcn	CPP	program_repair	GPU	11,040	[ "<FIXS>", "gcc_assert", "(", "offset", "(", "machfun", "->", "reduction_limit", "-", "machfun", "->", "reduction_base", ")", ")", ";", "tree", "ptr_type", "=", "build_pointer_type", "(", "var_type", ")", ";", "tree", "addr", "=", "build_int_cst", "(", "ptr_type", ",", "machfun", "->", "reduction_base", "+", "offset", ")", ";", "<FIXE>", "<FIXS>", "return", "build_simple_mem_ref", "(", "addr", ")", ";", "<FIXE>" ]	[ "(", "TYPE_QUALS", "(", "type", ")", "\|", "ENCODE_QUAL_ADDR_SPACE", "(", "ADDR_SPACE_LDS", ")", ")", ")", ";", "<BUGS>", "if", "(", "machfun", "->", "reduc_decls", "&&", "offset", "machfun", "->", "reduc_decls", "->", "length", "(", ")", "&&", "(", "existing_decl", "=", "(", "", "machfun", "->", "reduc_decls", ")", "[", "offset", "]", ")", ")", "{", "gcc_assert", "(", "TREE_TYPE", "(", "existing_decl", ")", "==", "var_type", ")", ";", "return", "existing_decl", ";", "}", "else", "{", "char", "name", "[", "<NUM_LIT>", "]", ";", "sprintf", "(", "name", ",", "<STR_LIT>", ".oacc_reduction_%u", "<STR_LIT>", ",", "offset", ")", ";", "tree", "decl", "=", "create_tmp_var_raw", "(", "var_type", ",", "name", ")", ";", "DECL_CONTEXT", "(", "decl", ")", "=", "NULL_TREE", ";", "TREE_STATIC", "(", "decl", ")", "=", "<NUM_LIT>", ";", "varpool_node", "::", "finalize_decl", "(", "decl", ")", ";", "vec_safe_grow_cleared", "(", "machfun", "->", "reduc_decls", ",", "offset", "+", "<NUM_LIT>", ",", "true", ")", ";", "(", "", "machfun", "->", "reduc_decls", ")", "[", "offset", "]", "=", "decl", ";", "<BUGE>", "<BUGS>", "return", "decl", ";", "}", "return", "NULL_TREE", ";", "<BUGE>", "}" ]
GCC	nds32	MD	next_suggestion	CPU	11,041	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "not", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM	PowerPC	TD	stmt_completion	CPU	11,042	[ ">", ";" ]	[ "if", "(", "N", "-", ">", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "N", "-", ">", "getValueType", "(", "<NUM_LIT>", ")", "=", "=", "MVT", ":", ":", "i32", ")", "return", "true", ";", "return", "N", "-", ">", "getZExtValue", "(", ")", "=", "=", "(", "uint64_t", ")", "(", "int", ")", "N", "-", ">", "getZExtValue", "(", ")", ";", "}", "]", ",", "HI16", ">", ";", "def", "imm64ZExt32", ":", "Operand", "<", "i64", ">", ",", "ImmLeaf", "<", "i64", ",", "[", "{", "return", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ";", "}", "]", ">", ";", "def", "DSFormLoad", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "load", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", "\|", "\|", "cast", "<", "LoadSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "DSFormStore", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "(", "store", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", "\|", "\|", "cast", "<", "StoreSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "DSFormSextLoadi32", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "sextloadi32", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", "\|", "\|", "cast", "<", "LoadSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "DSFormPreStore", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "base", ",", "node", ":", "$", "offset", ")", ",", "(", "pre_store", "node", ":", "$", "val", ",", "node", ":", "$", "base", ",", "node", ":", "$", "offset", ")", ",", "[", "{", "return", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", "\|", "\|", "cast", "<", "StoreSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "NonDSFormLoad", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "load", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "LoadSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "<", "<NUM_LIT>", "&", "&", "!", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", ";", "}", "]", ">", ";", "def", "NonDSFormStore", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "(", "store", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "StoreSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "<", "<NUM_LIT>", "&", "&", "!", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", ";", "}", "]", ">", ";", "def", "NonDSFormSextLoadi32", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "sextloadi32", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "LoadSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "<", "<NUM_LIT>", "&", "&", "!", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", ";", "}", "]", ">", ";", "def", "quadwOffsetLoad", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "load", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", ";", "}", "]", ">", ";", "def", "quadwOffsetStore", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "(", "store", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", ";", "}", "]", ">", ";", "def", "nonQuadwOffsetLoad", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "load", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "!", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", ";", "}", "]", ">", ";", "def", "nonQuadwOffsetStore", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "(", "store", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "!", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", ";", "}", "]" ]
LLVM	ARM	TD	stmt_completion	CPU	11,043	[ "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "lane", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]
GCC	sparc	CPP	code_generation	CPU	11,044	[ "static", "void", "output_restore", "(", "rtx", "pat", ")", "{", "rtx", "operands", "[", "<NUM_LIT>", "]", ";", "if", "(", "!", "pat", ")", "{", "fputs", "(", "<STR_LIT>", "\\t restore\\n", "<STR_LIT>", ",", "asm_out_file", ")", ";", "return", ";", "}", "gcc_assert", "(", "GET_CODE", "(", "pat", ")", "==", "SET", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "SET_DEST", "(", "pat", ")", ";", "pat", "=", "SET_SRC", "(", "pat", ")", ";", "switch", "(", "GET_CODE", "(", "pat", ")", ")", "{", "case", "PLUS", ":", "operands", "[", "<NUM_LIT>", "]", "=", "XEXP", "(", "pat", ",", "<NUM_LIT>", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "XEXP", "(", "pat", ",", "<NUM_LIT>", ")", ";", "output_asm_insn", "(", "<STR_LIT>", " restore %r1, %2, %Y0", "<STR_LIT>", ",", "operands", ")", ";", "break", ";", "case", "LO_SUM", ":", "operands", "[", "<NUM_LIT>", "]", "=", "XEXP", "(", "pat", ",", "<NUM_LIT>", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "XEXP", "(", "pat", ",", "<NUM_LIT>", ")", ";", "output_asm_insn", "(", "<STR_LIT>", " restore %r1, %%lo(%a2), %Y0", "<STR_LIT>", ",", "operands", ")", ";", "break", ";", "case", "ASHIFT", ":", "operands", "[", "<NUM_LIT>", "]", "=", "XEXP", "(", "pat", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "XEXP", "(", "pat", ",", "<NUM_LIT>", ")", "==", "const1_rtx", ")", ";", "output_asm_insn", "(", "<STR_LIT>", " restore %r1, %r1, %Y0", "<STR_LIT>", ",", "operands", ")", ";", "break", ";", "default", ":", "operands", "[", "<NUM_LIT>", "]", "=", "pat", ";", "output_asm_insn", "(", "<STR_LIT>", " restore %%g0, %1, %Y0", "<STR_LIT>", ",", "operands", ")", ";", "break", ";", "}", "}" ]	[ "Output", "a", "'restore", "'", "instruction", "." ]
GCC	i386	MD	next_suggestion	CPU	11,045	[ "<STR_LIT>" ]	[ "(", "match_operand", ":", "V8HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM	Mips	CPP	next_suggestion	CPU	11,046	[ "return", "<NUM_LIT>", ";" ]	[ "case", "Mips", "::", "BtnezX16", ":", "return", "Mips", "::", "BteqzX16", ";", "case", "Mips", "::", "BtnezT8CmpiX16", ":", "return", "Mips", "::", "BteqzT8CmpiX16", ";", "case", "Mips", "::", "BtnezT8SltuX16", ":", "return", "Mips", "::", "BteqzT8SltuX16", ";", "case", "Mips", "::", "BtnezT8SltiuX16", ":", "return", "Mips", "::", "BteqzT8SltiuX16", ";", "case", "Mips", "::", "BteqzX16", ":", "return", "Mips", "::", "BtnezX16", ";", "case", "Mips", "::", "BteqzT8CmpiX16", ":", "return", "Mips", "::", "BtnezT8CmpiX16", ";", "case", "Mips", "::", "BteqzT8SltuX16", ":", "return", "Mips", "::", "BtnezT8SltuX16", ";", "case", "Mips", "::", "BteqzT8SltiuX16", ":", "return", "Mips", "::", "BtnezT8SltiuX16", ";", "case", "Mips", "::", "BtnezT8CmpX16", ":", "return", "Mips", "::", "BteqzT8CmpX16", ";", "case", "Mips", "::", "BtnezT8SltX16", ":", "return", "Mips", "::", "BteqzT8SltX16", ";", "case", "Mips", "::", "BtnezT8SltiX16", ":", "return", "Mips", "::", "BteqzT8SltiX16", ";", "}", "assert", "(", "false", "&&", "<STR_LIT>", "Implement this function.", "<STR_LIT>", ")", ";" ]
LLVM	TPC	TD	stmt_completion	Virtual ISA	11,047	[ "<STR_LIT>", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "src", ";", "let", "Switches", "=", "sw", ";", "let", "OperandType", "=", "OpType", ".", "FP32", ";", "let", "VectorPred", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Pred", ")", ",", "<STR_LIT>", ")", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";", "let", "Constraints", "=" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	11,048	[ "PALMetadata", "->", "setRegister", "(", "Key", ",", "Value", ")", ";" ]	[ "uint32_t", "Key", ",", "Value", ";", "if", "(", "ParseAsAbsoluteExpression", "(", "Key", ")", ")", "{", "return", "TokError", "(", "Twine", "(", "<STR_LIT>", "invalid value in ", "<STR_LIT>", ")", "+", "Twine", "(", "PALMD", "::", "AssemblerDirective", ")", ")", ";", "}", "if", "(", "!", "trySkipToken", "(", "AsmToken", "::", "Comma", ")", ")", "{", "return", "TokError", "(", "Twine", "(", "<STR_LIT>", "expected an even number of values in ", "<STR_LIT>", ")", "+", "Twine", "(", "PALMD", "::", "AssemblerDirective", ")", ")", ";", "}", "if", "(", "ParseAsAbsoluteExpression", "(", "Value", ")", ")", "{", "return", "TokError", "(", "Twine", "(", "<STR_LIT>", "invalid value in ", "<STR_LIT>", ")", "+", "Twine", "(", "PALMD", "::", "AssemblerDirective", ")", ")", ";", "}" ]
GCC	mips	MD	stmt_completion	CPU	11,049	[ ")", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	iq2000	CPP	stmt_completion	CPU	11,050	[ "{" ]	[ "arg", "[", "i", "]", "=", "TREE_VALUE", "(", "arglist", ")", ";", "arglist", "=", "TREE_CHAIN", "(", "arglist", ")", ";", "op", "[", "i", "]", "=", "expand_expr", "(", "arg", "[", "i", "]", ",", "NULL_RTX", ",", "VOIDmode", ",", "<NUM_LIT>", ")", ";", "mode", "[", "i", "]", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "i", "]", ".", "mode", ";", "if", "(", "code", "[", "i", "]", "==", "CONST_INT", "&&", "GET_CODE", "(", "op", "[", "i", "]", ")", "!=", "CONST_INT", ")", "error", "(", "<STR_LIT>", "argument %qd is not a constant", "<STR_LIT>", ",", "i", "+", "<NUM_LIT>", ")", ";", "if", "(", "code", "[", "i", "]", "==", "REG", "&&", "!", "(", "", "insn_data", "[", "icode", "]", ".", "operand", "[", "i", "]", ".", "predicate", ")", "(", "op", "[", "i", "]", ",", "mode", "[", "i", "]", ")", ")", "op", "[", "i", "]", "=", "copy_to_mode_reg", "(", "mode", "[", "i", "]", ",", "op", "[", "i", "]", ")", ";", "}", "if", "(", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "constraint", "[", "<NUM_LIT>", "]", "==", "'", "=", "'", ")", "{", "if", "(", "target", "==", "<NUM_LIT>", "\|\|", "GET_MODE", "(", "target", ")", "!=", "mode", "[", "<NUM_LIT>", "]", "\|\|", "!", "(", "", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "target", ",", "mode", "[", "<NUM_LIT>", "]", ")", ")", "target", "=", "gen_reg_rtx", "(", "mode", "[", "<NUM_LIT>", "]", ")", ";", "}", "else", "target", "=", "<NUM_LIT>", ";", "switch", "(", "argcount", ")" ]
LLVM	X86	CPP	next_suggestion	CPU	11,051	[ "auto", "HOpBuilder", "=", "[", "HorizOpcode", "]", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "ArrayRef", "<", "SDValue", ">", "Ops", ")", "{" ]	[ "static", "SDValue", "combineAddOrSubToHADDorHSUB", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "const", "X86Subtarget", "&", "Subtarget", ")", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "bool", "IsAdd", "=", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "ADD", ";", "auto", "HorizOpcode", "=", "IsAdd", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "assert", "(", "(", "IsAdd", "\|\|", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "SUB", ")", "&&", "<STR_LIT>", "Wrong opcode", "<STR_LIT>", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "PostShuffleMask", ";", "if", "(", "(", "VT", "==", "MVT", "::", "v8i16", "\|\|", "VT", "==", "MVT", "::", "v4i32", "\|\|", "VT", "==", "MVT", "::", "v16i16", "\|\|", "VT", "==", "MVT", "::", "v8i32", ")", "&&", "Subtarget", ".", "hasSSSE3", "(", ")", "&&", "isHorizontalBinOp", "(", "HorizOpcode", ",", "Op0", ",", "Op1", ",", "DAG", ",", "Subtarget", ",", "IsAdd", ",", "PostShuffleMask", ")", ")", "{" ]
LLVM	ARM	CPP	next_suggestion	CPU	11,052	[ "O", "<<", "<STR_LIT>", "]", "<STR_LIT>", ";" ]	[ "if", "(", "!", "MO1", ".", "isReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "Op", ")", ";", "return", ";", "}", "O", "<<", "<STR_LIT>", "[", "<STR_LIT>", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "MO2", ".", "getReg", "(", ")", ")", "{", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "O", "<<", "<STR_LIT>", ", #", "<STR_LIT>", "<<", "(", "char", ")", "<STR_LIT>", "::", "<STR_LIT>", "(", "MO3", ".", "getImm", "(", ")", ")", "<<", "<STR_LIT>", "::", "<STR_LIT>", "(", "MO3", ".", "getImm", "(", ")", ")", ";" ]
GCC	mips	MD	stmt_completion	CPU	11,053	[ ",", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]	[ "<STR_LIT>", "{", "if", "(", "mips_legitimize_move", "(", "DImode", ",", "operands", "[", "<NUM_LIT>", "]" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	11,054	[ "MO", ".", "getExpr", "(", ")", ")", ")", ";" ]	[ "MCInst", "HexagonMCInstrInfo", "::", "deriveExtender", "(", "MCInstrInfo", "const", "&", "MCII", ",", "MCInst", "const", "&", "Inst", ",", "MCOperand", "const", "&", "MO", ")", "{", "assert", "(", "HexagonMCInstrInfo", "::", "isExtendable", "(", "MCII", ",", "Inst", ")", "\|\|", "HexagonMCInstrInfo", "::", "isExtended", "(", "MCII", ",", "Inst", ")", ")", ";", "MCInst", "XMI", ";", "XMI", ".", "setOpcode", "(", "Hexagon", "::", "A4_ext", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "XMI", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "MO", ".", "getImm", "(", ")", "&", "(", "~", "<NUM_LIT>", ")", ")", ")", ";", "else", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "XMI", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(" ]
LLVM	AMDGPU	CPP	program_repair	GPU	11,055	[ "<FIXS>", "unsigned", "SubReg", "=", "getPhysRegSubReg", "(", "SuperReg", ",", "<FIXE>" ]	[ "unsigned", "NumSubRegs", "=", "getNumSubRegsForSpillOp", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "unsigned", "TmpReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "VGPR_32RegClass", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NumSubRegs", ";", "i", "e", ";", "++", "i", ")", "{", "<BUGS>", "unsigned", "SubReg", "=", "getPhysRegSubReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "<BUGE>", "&", "AMDGPU", "::", "SGPR_32RegClass", ",", "i", ")", ";", "struct", "SIMachineFunctionInfo", "::", "SpilledReg", "Spill", "=", "MFI", "->", "getSpilledReg", "(", "MF", ",", "Index", ",", "i", ")", ";" ]
GCC	visium	CPP	code_generation	Virtual ISA	11,056	[ "void", "visium_split_cstore", "(", "enum", "rtx_code", "op_code", ",", "rtx", "op0", ",", "rtx", "op1", ",", "enum", "rtx_code", "code", ",", "rtx", "op2", ",", "rtx", "op3", ")", "{", "enum", "machine_mode", "cc_mode", "=", "visium_select_cc_mode", "(", "code", ",", "op2", ",", "op3", ")", ";", "if", "(", "cc_mode", "==", "CCFPEmode", "&&", "(", "op_code", "==", "NEG", "\|\|", "op_code", "==", "MINUS", ")", ")", "cc_mode", "=", "CCFPmode", ";", "rtx", "flags", "=", "gen_rtx_REG", "(", "cc_mode", ",", "FLAGS_REGNUM", ")", ";", "rtx", "x", "=", "gen_rtx_COMPARE", "(", "cc_mode", ",", "op2", ",", "op3", ")", ";", "x", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "flags", ",", "x", ")", ";", "emit_insn", "(", "x", ")", ";", "x", "=", "gen_rtx_fmt_ee", "(", "code", ",", "SImode", ",", "flags", ",", "const0_rtx", ")", ";", "switch", "(", "op_code", ")", "{", "case", "SET", ":", "break", ";", "case", "NEG", ":", "x", "=", "gen_rtx_NEG", "(", "SImode", ",", "x", ")", ";", "break", ";", "case", "PLUS", ":", "case", "MINUS", ":", "x", "=", "gen_rtx_fmt_ee", "(", "op_code", ",", "SImode", ",", "op1", ",", "x", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "rtx", "pat", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "rtvec_alloc", "(", "<NUM_LIT>", ")", ")", ";", "XVECEXP", "(", "pat", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "op0", ",", "x", ")", ";", "flags", "=", "gen_rtx_REG", "(", "CCmode", ",", "FLAGS_REGNUM", ")", ";", "XVECEXP", "(", "pat", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "flags", ")", ";", "emit_insn", "(", "pat", ")", ";", "visium_flags_exposed", "=", "true", ";", "}" ]	[ "Split", "a", "compare-and-store", "with", "CODE", ",", "operands", "OP2", "and", "OP3", ",", "combined", "with", "operation", "with", "OP_CODE", ",", "operands", "OP0", "and", "OP1", "." ]
GCC	loongarch	CPP	stmt_completion	CPU	11,057	[ "(", "v16i16", ")", "_", "<NUM_LIT>", ")", ";" ]	[ "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_lasx_xvaddwev_w_h", "(", "(", "v16i16", ")", "_", "<NUM_LIT>", "," ]
LLVM	Hexagon	TD	next_suggestion	DSP	11,058	[ "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]	[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isIndirectBranch", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]
GCC	mips	CPP	program_repair	CPU	11,059	[ "<FIXS>", "else", "if", "(", "TARGET_IRIX", "&&", "TARGET_IRIX6", ")", "<FIXE>" ]	[ "layout_type", "(", "record", ")", ";", "return", "record", ";", "}", "<BUGS>", "else", "if", "(", "TARGET_IRIX", "&&", "!", "TARGET_IRIX5", ")", "<BUGE>", "return", "build_pointer_type", "(", "char_type_node", ")", ";", "else" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	11,060	[ "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Result", ")", ")", "{" ]	[ "Is64BitLI", "=", "Opc", "==", "PPC", "::", "ADDI8", ";", "NewImm", "=", "Addend", "+", "SExtImm", ";", "break", ";", "}", "return", "false", ";", "}", "case", "PPC", "::", "RLDICL", ":", "case", "PPC", "::", "RLDICLo", ":", "case", "PPC", "::", "RLDICL_32", ":", "case", "PPC", "::", "RLDICL_32_64", ":", "{", "int64_t", "SH", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "int64_t", "MB", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "APInt", "InVal", "(", "(", "Opc", "==", "PPC", "::", "RLDICL", "\|\|", "Opc", "==", "PPC", "::", "RLDICLo", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "SExtImm", ",", "true", ")", ";", "InVal", "=", "InVal", ".", "rotl", "(", "SH", ")", ";", "uint64_t", "Mask", "=", "(", "<NUM_LIT>", "LLU", "<<", "(", "<NUM_LIT>", "-", "MB", "+", "<NUM_LIT>", ")", ")", "-", "<NUM_LIT>", ";", "InVal", "&=", "Mask", ";", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "InVal", ".", "getSExtValue", "(", ")", ")", "\|\|", "(", "Opc", "==", "PPC", "::", "RLDICLo", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "InVal", ".", "getSExtValue", "(", ")", ")", ")", ")", "{", "ReplaceWithLI", "=", "true", ";", "Is64BitLI", "=", "Opc", "!=", "PPC", "::", "RLDICL_32", ";", "NewImm", "=", "InVal", ".", "getSExtValue", "(", ")", ";", "SetCR", "=", "Opc", "==", "PPC", "::", "RLDICLo", ";", "break", ";", "}", "return", "false", ";", "}", "case", "PPC", "::", "RLWINM", ":", "case", "PPC", "::", "RLWINM8", ":", "case", "PPC", "::", "RLWINMo", ":", "case", "PPC", "::", "RLWINM8o", ":", "{", "int64_t", "SH", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "int64_t", "MB", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "int64_t", "ME", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "APInt", "InVal", "(", "<NUM_LIT>", ",", "SExtImm", ",", "true", ")", ";", "InVal", "=", "InVal", ".", "rotl", "(", "SH", ")", ";", "uint64_t", "Mask", "=", "(", "(", "<NUM_LIT>", "LLU", "<<", "(", "<NUM_LIT>", "-", "MB", ")", ")", "-", "<NUM_LIT>", ")", "&", "~", "(", "(", "<NUM_LIT>", "LLU", "<<", "(", "<NUM_LIT>", "-", "ME", ")", ")", "-", "<NUM_LIT>", ")", ";", "InVal", "&=", "Mask", ";", "bool", "ValueFits", "=", "isUInt", "<", "<NUM_LIT>", ">", "(", "InVal", ".", "getSExtValue", "(", ")", ")", ";", "ValueFits", "\|=", "(", "(", "Opc", "==", "PPC", "::", "RLWINMo", "\|\|", "Opc", "==", "PPC", "::", "RLWINM8o", ")", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "InVal", ".", "getSExtValue", "(", ")", ")", ")", ";", "if", "(", "ValueFits", ")", "{", "ReplaceWithLI", "=", "true", ";", "Is64BitLI", "=", "Opc", "==", "PPC", "::", "RLWINM8", "\|\|", "Opc", "==", "PPC", "::", "RLWINM8o", ";", "NewImm", "=", "InVal", ".", "getSExtValue", "(", ")", ";", "SetCR", "=", "Opc", "==", "PPC", "::", "RLWINMo", "\|\|", "Opc", "==", "PPC", "::", "RLWINM8o", ";", "break", ";", "}", "return", "false", ";", "}", "case", "PPC", "::", "ORI", ":", "case", "PPC", "::", "ORI8", ":", "case", "PPC", "::", "XORI", ":", "case", "PPC", "::", "XORI8", ":", "{", "int64_t", "LogicalImm", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "int64_t", "Result", "=", "<NUM_LIT>", ";", "if", "(", "Opc", "==", "PPC", "::", "ORI", "\|\|", "Opc", "==", "PPC", "::", "ORI8", ")", "Result", "=", "LogicalImm", "\|", "SExtImm", ";", "else", "Result", "=", "LogicalImm", "^", "SExtImm", ";" ]
GCC	spu	MD	next_suggestion	MPU	11,061	[ "rtx", "hi_promote", "=", "gen_reg_rtx", "(", "TImode", ")" ]	[ "<STR_LIT>", "{", "if", "(", "spu_arch", "=", "=", "PROCESSOR_CELL", ")", "{", "rtx", "ra", "=", "gen_reg_rtx", "(", "V4SImode", ")", "rtx", "rb", "=", "gen_reg_rtx", "(", "V4SImode", ")", "rtx", "zero", "=", "gen_reg_rtx", "(", "V4SImode", ")", "rtx", "temp", "=", "gen_reg_rtx", "(", "TImode", ")", "rtx", "temp_v4si", "=", "spu_gen_subreg", "(", "V4SImode", ",", "temp", ")", "rtx", "temp2", "=", "gen_reg_rtx", "(", "V4SImode", ")", "rtx", "hi_inf", "=", "gen_reg_rtx", "(", "V4SImode", ")", "rtx", "a_nan", "=", "gen_reg_rtx", "(", "V4SImode", ")", "rtx", "b_nan", "=", "gen_reg_rtx", "(", "V4SImode", ")", "rtx", "a_abs", "=", "gen_reg_rtx", "(", "V4SImode", ")", "rtx", "b_abs", "=", "gen_reg_rtx", "(", "V4SImode", ")", "rtx", "asel", "=", "gen_reg_rtx", "(", "V4SImode", ")", "rtx", "bsel", "=", "gen_reg_rtx", "(", "V4SImode", ")", "rtx", "abor", "=", "gen_reg_rtx", "(", "V4SImode", ")", "rtx", "bbor", "=", "gen_reg_rtx", "(", "V4SImode", ")", "rtx", "gt_hi", "=", "gen_reg_rtx", "(", "V4SImode", ")", "rtx", "gt_lo", "=", "gen_reg_rtx", "(", "V4SImode", ")", "rtx", "sign_mask", "=", "gen_reg_rtx", "(", "V4SImode", ")", "rtx", "nan_mask", "=", "gen_reg_rtx", "(", "V4SImode", ")" ]
GCC	s390	CPP	stmt_completion	MPU	11,062	[ "=", "GPR6_REGNUM", ";" ]	[ "if", "(", "s390_preserve_args_p", "&&", "crtl", "->", "args", ".", "info", ".", "gprs", ")", "{", "min_preserve_gpr", "=", "GPR2_REGNUM", ";", "max_preserve_gpr", "=", "MIN", "(", "GPR6_REGNUM", ",", "GPR2_REGNUM", "+", "crtl", "->", "args", ".", "info", ".", "gprs", "-", "<NUM_LIT>", ")", ";", "}", "min_gpr", "=", "MIN", "(", "min_stdarg_gpr", ",", "min_preserve_gpr", ")", ";", "max_gpr", "=", "MAX", "(", "max_stdarg_gpr", ",", "max_preserve_gpr", ")", ";", "if", "(", "max_gpr", "==", "-", "<NUM_LIT>", ")", "return", ";", "if", "(", "FP_REGNO_P", "(", "cfun_gpr_save_slot", "(", "GPR6_REGNUM", ")", ")", "&&", "min_gpr", "<=", "GPR6_REGNUM", "&&", "max_gpr", ">=", "GPR6_REGNUM", ")", "{", "if", "(", "cfun_frame_layout", ".", "first_restore_gpr", "==", "-", "<NUM_LIT>", "\|\|", "cfun_frame_layout", ".", "first_restore_gpr", ">", "GPR6_REGNUM", ")", "cfun_frame_layout", ".", "first_restore_gpr", "=", "GPR6_REGNUM", ";", "if", "(", "cfun_frame_layout", ".", "last_restore_gpr", "==", "-", "<NUM_LIT>", "\|\|", "cfun_frame_layout", ".", "last_restore_gpr", "<", "GPR6_REGNUM", ")", "cfun_frame_layout", ".", "last_restore_gpr" ]
LLVM	X86	CPP	stmt_completion	CPU	11,063	[ "&&", "SrcSubReg", "==", "X86", "::", "sub_32bit", ")", "return", "false", ";" ]	[ "bool", "X86RegisterInfo", "::", "shouldRewriteCopySrc", "(", "const", "TargetRegisterClass", "", "DefRC", ",", "unsigned", "DefSubReg", ",", "const", "TargetRegisterClass", "", "SrcRC", ",", "unsigned", "SrcSubReg", ")", "const", "{", "if", "(", "DefRC", "->", "hasSuperClassEq", "(", "&", "X86", "::", "GR64RegClass", ")", "&&", "DefSubReg", "==", "<NUM_LIT>", "&&", "SrcRC", "->", "hasSuperClassEq", "(", "&", "X86", "::", "GR64RegClass", ")" ]
GCC	loongarch	MD	stmt_completion	CPU	11,064	[ "<STR_LIT>", ")", ")", ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "ior", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>" ]
GCC	nds32	MD	next_suggestion	CPU	11,065	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	11,066	[ "bool", "DoInsertAtI1", "=", "false", ";" ]	[ "if", "(", "IsCombinesDisabled", ")", "return", "false", ";", "bool", "HasChanged", "=", "false", ";", "ST", "=", "&", "MF", ".", "getSubtarget", "<", "HexagonSubtarget", ">", "(", ")", ";", "TRI", "=", "ST", "->", "getRegisterInfo", "(", ")", ";", "TII", "=", "ST", "->", "getInstrInfo", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "bool", "OptForSize", "=", "F", ".", "hasFnAttribute", "(", "Attribute", "::", "OptimizeForSize", ")", ";", "ShouldCombineAggressively", "=", "MF", ".", "getTarget", "(", ")", ".", "getOptLevel", "(", ")", "<=", "CodeGenOpt", "::", "Default", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "PotentiallyNewifiableTFR", ".", "clear", "(", ")", ";", "findPotentialNewifiableTFRs", "(", "", "BI", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "MI", "=", "BI", "->", "begin", "(", ")", ",", "End", "=", "BI", "->", "end", "(", ")", ";", "MI", "!=", "End", ";", ")", "{", "MachineInstr", "&", "I1", "=", "", "MI", "++", ";", "if", "(", "I1", ".", "isDebugInstr", "(", ")", ")", "continue", ";", "if", "(", "ShouldCombineAggressively", "&&", "PotentiallyNewifiableTFR", ".", "count", "(", "&", "I1", ")", ")", "continue", ";", "if", "(", "!", "isCombinableInstType", "(", "I1", ",", "TII", ",", "ShouldCombineAggressively", ")", ")", "continue", ";" ]
LLVM	ARM	TD	stmt_completion	CPU	11,067	[ ",", "v8i16", ",", "v4i16", ",", "IntOp", ">", ";" ]	[ "def", "v8i16", ":", "N3VQIntSL16", "<", "<NUM_LIT>", ",", "op11_8", ",", "itinQ16", ",", "OpcodeStr", ",", "!", "strconcat", "(", "Dt", ",", "<STR_LIT>", ")" ]
GCC	nds32	MD	next_suggestion	CPU	11,068	[ "<STR_LIT>" ]	[ "[", "(", "unspec_volatile", ":", "SI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VOLATILE_CCTL_IDX_WRITE", ")", "]" ]
GCC	c4x	CPP	next_suggestion	DSP	11,069	[ "submode", "=", "mode", ";" ]	[ "if", "(", "mode", "!=", "HImode", "&&", "mode", "!=", "HFmode", ")", "fatal_insn", "(", "<STR_LIT>", "c4x_operand_subword: invalid mode", "<STR_LIT>", ",", "op", ")", ";", "if", "(", "mode", "==", "HFmode", "&&", "REG_P", "(", "op", ")", ")", "fatal_insn", "(", "<STR_LIT>", "c4x_operand_subword: invalid operand", "<STR_LIT>", ",", "op", ")", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "MEM", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ";", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ";", "enum", "machine_mode", "submode", ";" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	11,070	[ "let", "Switches", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sw", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "class", "SpuInstConvertIntGen1", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asmstr", ",", "bit", "hasImm", ">", ":", "ScalarInstBase", "<", "opc", ",", "asmstr", ">", "{", "let", "OutOperandList", "=", "(", "outs", "SRF", ":", "$", "dest", ")", ";", "let", "InOperandList", "=", "!", "if", "(", "hasImm", ",", "(", "ins", "SRF", ":", "$", "op1", ",", "TPCImm", "<", "i32imm", ">", ":", "$", "op2", ",", "SwitchSet", ":", "$", "sw", ",", "SRF", ":", "$", "income", ",", "SPred", ":", "$", "pred", ")", ",", "(", "ins", "SRF", ":", "$", "op1", ",", "SRF", ":", "$", "op2", ",", "SwitchSet", ":", "$", "sw", ",", "SRF", ":", "$", "income", ",", "SPred", ":", "$", "pred", ")", ")", ";", "let", "Itinerary", "=", "IIC_ScalarOp", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "op1", ";", "bits", "<", "<NUM_LIT>", ">", "op2", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "op1", ";", "let", "SrcB", "=", "op2", ";", "let", "OperandType", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sw", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "OperandType", "{", "<NUM_LIT>", "}", "=", "sw", "{", "<NUM_LIT>", "}", ";" ]
GCC	s390	CPP	program_repair	MPU	11,071	[ "<FIXS>", "SYMBOL_REF_FLAGS", "(", "op", "[", "<NUM_LIT>", "]", ")", "\|=", "SYMBOL_FLAG_FUNCTION", ";", "if", "(", "flag_pic", "&&", "!", "TARGET_64BIT", ")", "<FIXE>", "<FIXS>", "op", "[", "<NUM_LIT>", "]", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "op", "[", "<NUM_LIT>", "]", ")", ",", "UNSPEC_PLT31", ")", ";", "<FIXE>" ]	[ "op", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "UNITS_PER_LONG", ")", ";", "op", "[", "<NUM_LIT>", "]", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "flag_fentry", "?", "<STR_LIT>", "__fentry__", "<STR_LIT>", ":", "<STR_LIT>", "_mcount", "<STR_LIT>", ")", ";", "<BUGS>", "if", "(", "flag_pic", ")", "<BUGE>", "{", "<BUGS>", "op", "[", "<NUM_LIT>", "]", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "op", "[", "<NUM_LIT>", "]", ")", ",", "UNSPEC_PLT", ")", ";", "<BUGE>", "op", "[", "<NUM_LIT>", "]", "=", "gen_rtx_CONST", "(", "Pmode", ",", "op", "[", "<NUM_LIT>", "]", ")", ";", "}" ]
GCC	v850	MD	next_suggestion	MPU	11,072	[ "}", ")" ]	[ "v850_compare_op0", "=", "operands", "[", "<NUM_LIT>", "]", "v850_compare_op1", "=", "operands", "[", "<NUM_LIT>", "]", "DONE" ]
GCC	aarch64	CPP	program_repair	CPU	11,073	[ "<FIXS>", "int", "rot", "=", "INTVAL", "(", "e", ".", "args", ".", "pop", "(", ")", ")", ";", "if", "(", "e", ".", "type_suffix", "(", "<NUM_LIT>", ")", ".", "float_p", ")", "{", "e", ".", "rotate_inputs_left", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "return", "e", ".", "map_to_unspecs", "(", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "unspec_cond_fcmla", "(", "rot", ")", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "int", "cmla", "=", "unspec_cmla", "(", "rot", ")", ";", "return", "e", ".", "map_to_unspecs", "(", "cmla", ",", "cmla", ",", "-", "<NUM_LIT>", ")", ";", "}", "<FIXE>" ]	[ "expand", "(", "function_expander", "&", "e", ")", "const", "OVERRIDE", "{", "<BUGS>", "int", "rot", "=", "INTVAL", "(", "e", ".", "args", "[", "<NUM_LIT>", "]", ")", ";", "e", ".", "args", ".", "or", "dered_remove", "(", "<NUM_LIT>", ")", ";", "int", "unspec", "=", "(", "rot", "==", "<NUM_LIT>", "?", "UNSPEC_COND_FCMLA", ":", "rot", "==", "<NUM_LIT>", "?", "UNSPEC_COND_FCMLA90", ":", "rot", "==", "<NUM_LIT>", "?", "UNSPEC_COND_FCMLA180", ":", "rot", "==", "<NUM_LIT>", "?", "UNSPEC_COND_FCMLA270", ":", "(", "gcc_unreachable", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "e", ".", "rotate_inputs_left", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "return", "e", ".", "map_to_unspecs", "(", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "unspec", ",", "<NUM_LIT>", ")", ";", "<BUGE>", "}", "}", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	11,074	[ "return", "DAG", ".", "getNode", "(", "ISD", "::", "MERGE_VALUES", ",", "dl", ",", "VTs", ",", "Value", ",", "Overflow", ")", ";" ]	[ "break", ";", "case", "ISD", "::", "USUBO", ":", "{", "Value", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "LHS", ",", "RHS", ")", ";", "Overflow", "=", "ConvertCarryFlagToBooleanCarry", "(", "Value", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "VT", ",", "DAG", ")", ";", "Overflow", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SUB", ",", "dl", ",", "MVT", "::", "i32", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ",", "Overflow", ")", ";", "break", ";", "}", "}" ]
LLVM	Hexagon	TD	stmt_completion	DSP	11,075	[ "<NUM_LIT>", ";" ]	[ "def", "C2_and", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pt4", ",", "PredRegs", ":", "$", "Ps4", ")", ",", "<STR_LIT>", ",", "tc_640086b5", ",", "TypeCR", ">", ",", "Enc_454a26", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]
LLVM	CSKY	TD	stmt_completion	CPU	11,076	[ "<NUM_LIT>", "}", "=", "indeximm2", ";" ]	[ "def", "JMPIX16", ":", "CSKY16Inst", "<", "AddrModeNone", ",", "(", "outs", ")", ",", "(", "ins", "mGPR", ":", "$", "rx", ",", "uimm2_jmpix", ":", "$", "indeximm2", ")", ",", "<STR_LIT>", ",", "[", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "rx", ";", "bits", "<", "<NUM_LIT>", ">", "indeximm2", ";", "let", "Inst", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rx", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "," ]
LLVM	ARM	TD	stmt_completion	CPU	11,077	[ "=", "RdaDest", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "RdaDest", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "bit_17", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]
GCC	aarch64	MD	next_suggestion	CPU	11,078	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Mips	TD	next_suggestion	CPU	11,079	[ "InstrItinClass", "Itinerary", "=", "itin", ";" ]	[ "class", "MSA_BIT_W_X_DESC_BASE", "<", "string", "instr_asm", ",", "SDPatternOperator", "OpNode", ",", "RegisterOperand", "ROWD", ",", "RegisterOperand", "ROWS", "=", "ROWD", ",", "InstrItinClass", "itin", "=", "NoItinerary", ">", "{", "dag", "OutOperandList", "=", "(", "outs", "ROWD", ":", "$", "wd", ")", ";", "dag", "InOperandList", "=", "(", "ins", "ROWS", ":", "$", "ws", ",", "uimm5", ":", "$", "m", ")", ";", "string", "AsmString", "=", "!", "strconcat", "(", "instr_asm", ",", "<STR_LIT>", ")", ";", "list", "<", "dag", ">", "Pattern", "=", "[", "(", "set", "ROWD", ":", "$", "wd", ",", "(", "OpNode", "ROWS", ":", "$", "ws", ",", "immZExt5", ":", "$", "m", ")", ")", "]", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	11,080	[ "let", "isBranch", "=", "<NUM_LIT>", ";" ]	[ "def", "J4_cmpgtui_tp0_jump_nt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "u5_0Imm", ":", "$", "II", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_3d495a39", ",", "TypeCJ", ">", ",", "Enc_14d27a", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";" ]
LLVM	AArch64	CPP	next_suggestion	CPU	11,081	[ "}" ]	[ "bool", "hasLSE2", "(", ")", "const", "{", "return", "HasLSE2", ";" ]
LLVM	Mips	CPP	code_generation	CPU	11,082	[ "unsigned", "MipsInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "(", "Opc", "==", "Mips", "::", "SW", ")", "\|\|", "(", "Opc", "==", "Mips", "::", "SW_P8", ")", "\|\|", "(", "Opc", "==", "Mips", "::", "SD", ")", "\|\|", "(", "Opc", "==", "Mips", "::", "SD_P8", ")", "\|\|", "(", "Opc", "==", "Mips", "::", "SWC1", ")", "\|\|", "(", "Opc", "==", "Mips", "::", "SWC1_P8", ")", "\|\|", "(", "Opc", "==", "Mips", "::", "SDC1", ")", "\|\|", "(", "Opc", "==", "Mips", "::", "SDC164", ")", "\|\|", "(", "Opc", "==", "Mips", "::", "SDC164_P8", ")", ")", "{", "if", "(", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", ")", "&&", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "&&", "(", "isZeroImm", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "}", "return", "<NUM_LIT>", ";", "}" ]	[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "the", "FrameIndex", "of", "the", "loaded", "stack", "slot", "." ]
GCC	i386	MD	next_suggestion	CPU	11,083	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	AArch64	TD	next_suggestion	CPU	11,084	[ "}" ]	[ "class", "BaseTwoOperandFPComparison", "<", "bit", "signalAllNans", ",", "RegisterClass", "regtype", ",", "string", "asm", ",", "list", "<", "dag", ">", "pat", ">", ":", "I", "<", "(", "outs", ")", ",", "(", "ins", "regtype", ":", "$", "Rn", ",", "regtype", ":", "$", "Rm", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "pat", ">", ",", "Sched", "<", "[", "WriteFCmp", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "signalAllNans", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	cris	MD	program_repair	MPU	11,085	[ "<FIXS>", "(", "define_insn", "<STR_LIT>", "<FIXE>", "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "minus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "\t", "<STR_LIT>", ")", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	11,086	[ "(", ")", "const", "{" ]	[ "ArrayRef", "<", "SGPRSpillVGPR", ">", "getSGPRSpillVGPRs" ]
LLVM	ARM	CPP	next_suggestion	CPU	11,087	[ "Phi", "->", "removeIncomingValue", "(", "(", "unsigned", ")", "<NUM_LIT>", ")", ";" ]	[ "Instruction", "", "InsertionPoint", "=", "&", "cast", "<", "Instruction", ">", "(", "Phi", "->", "getIncomingBlock", "(", "LoopIncrement", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "->", "back", "(", ")", ")", ";", "Value", "", "StartIndex", "=", "BinaryOperator", "::", "Create", "(", "(", "Instruction", "::", "BinaryOps", ")", "Opcode", ",", "Phi", "->", "getIncomingValue", "(", "LoopIncrement", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ",", "OffsSecondOperand", ",", "<STR_LIT>", "PushedOutMul", "<STR_LIT>", ",", "InsertionPoint", ")", ";", "Instruction", "", "Product", "=", "BinaryOperator", "::", "Create", "(", "(", "Instruction", "::", "BinaryOps", ")", "Opcode", ",", "IncrementPerRound", ",", "OffsSecondOperand", ",", "<STR_LIT>", "Product", "<STR_LIT>", ",", "InsertionPoint", ")", ";", "Instruction", "", "NewIncrement", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Add", ",", "Phi", ",", "Product", ",", "<STR_LIT>", "IncrementPushedOutMul", "<STR_LIT>", ",", "cast", "<", "Instruction", ">", "(", "Phi", "->", "getIncomingBlock", "(", "LoopIncrement", ")", "->", "back", "(", ")", ")", ".", "getPrevNode", "(", ")", ")", ";", "Phi", "->", "addIncoming", "(", "StartIndex", ",", "Phi", "->", "getIncomingBlock", "(", "LoopIncrement", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ";", "Phi", "->", "addIncoming", "(", "NewIncrement", ",", "Phi", "->", "getIncomingBlock", "(", "LoopIncrement", ")", ")", ";", "Phi", "->", "removeIncomingValue", "(", "(", "unsigned", ")", "<NUM_LIT>", ")", ";" ]
GCC	mips	CPP	program_repair	CPU	11,088	[ "<FIXS>", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ";", "<FIXE>" ]	[ "intm16_nsimm4_1", "(", "op", ",", "mode", ")", "rtx", "op", ";", "<BUGS>", "enum", "machine_mode", "mode", ";", "<BUGE>", "{", "return", "m16_check_op", "(", "op", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}" ]
GCC	i386	MD	stmt_completion	CPU	11,089	[ "<STR_LIT>", ")" ]	[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>" ]
GCC	mep	MD	next_suggestion	CPU	11,090	[ "<STR_LIT>", ")" ]	[ "(", "use", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
GCC	i386	MD	next_suggestion	CPU	11,091	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	AArch64	CPP	next_suggestion	CPU	11,092	[ "}" ]	[ "static", "inline", "bool", "isAdvSIMDModImmType4", "(", "uint64_t", "Imm", ")", "{", "return", "(", "(", "Imm", ">>", "<NUM_LIT>", ")", "==", "(", "Imm", "&", "<NUM_LIT>", "ULL", ")", ")", "&&", "(", "(", "Imm", "&", "<NUM_LIT>", "ULL", ")", "==", "<NUM_LIT>", ")", ";" ]
GCC	i386	MD	program_repair	CPU	11,093	[ "<FIXS>", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]	[ "(", "vec_merge", ":", "VF_128", "(", "fma", ":", "VF_128", "(", "neg", ":", "VF_128", "<BUGS>", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "neg", ":", "VF_128", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "match_dup", "<NUM_LIT>", ")" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	11,094	[ "}" ]	[ "MachineIRBuilder", "B", "(", "", "Root", ".", "getParent", "(", ")", ")", ";", "selectWMMAModsNegAbs", "(", "ModOpcode", ",", "Mods", ",", "EltsV2F16", ",", "Src", ",", "Root", ".", "getParent", "(", ")", ",", "", "MRI", ")", ";", "}", "}", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "Src", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "Mods", ")", ";", "}", "}", "}", ";" ]
LLVM	AMDGPU	CPP	program_repair	GPU	11,095	[ "<FIXS>", "Inst", "->", "addImplicitDefUseOperands", "(", "*", "Inst", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ")", ";", "<FIXE>" ]	[ "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "}", "<BUGS>", "addDescImplicitUseDef", "(", "NewDesc", ",", "Inst", ")", ";", "<BUGE>", "if", "(", "Opcode", "==", "AMDGPU", "::", "S_BFE_I32", "\|\|", "Opcode", "==", "AMDGPU", "::", "S_BFE_U32", ")", "{", "const", "MachineOperand", "&", "OffsetWidthOp", "=", "Inst", "->", "getOperand", "(", "<NUM_LIT>", ")", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	11,096	[ "break", ";" ]	[ "DecodeStatus", "AMDGPUDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes_", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "WS", ",", "raw_ostream", "&", "CS", ")", "const", "{", "CommentStream", "=", "&", "CS", ";", "bool", "IsSDWA", "=", "false", ";", "if", "(", "!", "STI", ".", "getFeatureBits", "(", ")", "[", "AMDGPU", "::", "FeatureGCN3Encoding", "]", ")", "report_fatal_error", "(", "<STR_LIT>", "Disassembly not yet supported for subtarget", "<STR_LIT>", ")", ";", "const", "unsigned", "MaxInstBytesNum", "=", "(", "std", "::", "min", ")", "(", "(", "size_t", ")", "<NUM_LIT>", ",", "Bytes_", ".", "size", "(", ")", ")", ";", "Bytes", "=", "Bytes_", ".", "slice", "(", "<NUM_LIT>", ",", "MaxInstBytesNum", ")", ";", "DecodeStatus", "Res", "=", "MCDisassembler", "::", "Fail", ";", "do", "{", "if", "(", "Bytes", ".", "size", "(", ")", ">=", "<NUM_LIT>", ")", "{", "const", "uint64_t", "QW", "=", "eatBytes", "<", "uint64_t", ">", "(", "Bytes", ")", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableDPP64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableSDWA64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "{", "IsSDWA", "=", "true", ";", "break", ";", "}", "Res", "=", "tryDecodeInst", "(", "DecoderTableSDWA964", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "{", "IsSDWA", "=", "true", ";", "break", ";", "}", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "AMDGPU", "::", "FeatureUnpackedD16VMem", "]", ")", "{", "Res", "=", "tryDecodeInst", "(", "DecoderTableGFX80_UNPACKED64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")" ]
LLVM	AArch64	CPP	stmt_completion	CPU	11,097	[ ";" ]	[ "break", ";", "case", "ISD", "::", "UREM", ":", "DivOpc", "=", "Is64bit", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "unsigned", "MSubOpc", "=", "Is64bit", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "Register", "Src0Reg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Src0Reg", ")", "return", "false", ";", "Register", "Src1Reg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Src1Reg", ")", "return", "false", ";", "const", "TargetRegisterClass", "*", "RC", "=", "(", "DestVT", "==", "MVT", "::", "i64", ")", "?", "&", "<STR_LIT>", "::", "<STR_LIT>", ":", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "Register", "QuotReg", "=", "fastEmitInst_rr", "(", "DivOpc", ",", "RC", ",", "Src0Reg", ",", "Src1Reg", ")", ";", "assert", "(", "QuotReg", "&&", "<STR_LIT>", "Unexpected DIV instruction emission failure.", "<STR_LIT>", ")", ";", "Register", "ResultReg", "=", "fastEmitInst_rrr", "(", "MSubOpc", ",", "RC", ",", "QuotReg", ",", "Src1Reg", ",", "Src0Reg", ")", ";", "updateValueMap", "(", "I", ",", "ResultReg", ")", ";", "return", "true" ]
LLVM	R600	CPP	next_suggestion	GPU	11,098	[ "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_VECTOR", ",", "SL", ",", "MVT", "::", "v2i32", ",", "Lo", ",", "Hi", ")", ";" ]	[ "SDValue", "Mul", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FMUL", ",", "SL", ",", "MVT", "::", "f64", ",", "Trunc", ",", "K0", ")", ";", "SDValue", "FloorMul", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FFLOOR", ",", "SL", ",", "MVT", "::", "f64", ",", "Mul", ")", ";", "SDValue", "Fma", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FMA", ",", "SL", ",", "MVT", "::", "f64", ",", "FloorMul", ",", "K1", ",", "Trunc", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "Signed", "?", "ISD", "::", "FP_TO_SINT", ":", "ISD", "::", "FP_TO_UINT", ",", "SL", ",", "MVT", "::", "i32", ",", "FloorMul", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FP_TO_UINT", ",", "SL", ",", "MVT", "::", "i32", ",", "Fma", ")", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	11,099	[ "ZPR16", ">", ";" ]	[ "def", "_H", ":", "sve_int_un_pred_arit", "<", "<NUM_LIT>", ",", "{", "opc", ",", "<NUM_LIT>", "}", ",", "asm", "," ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

11,000

[ "}" ]

[ "void", "AMDGPUAsmPrinter", "::", "emitStartOfAsmFile", "(", "Module", "&", "M", ")", "{", "IsTargetStreamerInitialized", "=", "false", ";" ]

LLVM

Patmos

CPP

stmt_completion

VLIW

11,001

[ "const", "{" ]

[ "unsigned", "int", "getEffectiveOccupancy", "(", ")" ]

LLVM

CellSPU

TD

program_repair

MPU

11,002

[ "<FIXS>", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "class", "ORCvtFormR32Reg", "RegisterClass", "rclass", ",", "list", "dag", ">", "pattern", "=", "[", "]", ">", ":", "ORCvtForm", "(", "outs", "rclass", ":", "$", "rT", ")", ",", "(", "ins", "R32C", ":", "$", "rA", ")", ",", "pattern", ">", ";", "<FIXE>", "<FIXS>", "class", "ORCvtFormRegR32", "RegisterClass", "rclass", ",", "list", "dag", ">", "pattern", "=", "[", "]", ">", ":", "ORCvtForm", "(", "outs", "R32C", ":", "$", "rT", ")", ",", "(", "ins", "rclass", ":", "$", "rA", ")", ",", "pattern", ">", ";", "<FIXE>", "<FIXS>", "class", "ORCvtFormR64Reg", "RegisterClass", "rclass", ",", "list", "dag", ">", "pattern", "=", "[", "]", ">", ":", "ORCvtForm", "(", "outs", "rclass", ":", "$", "rT", ")", ",", "(", "ins", "R64C", ":", "$", "rA", ")", ",", "pattern", ">", ";", "<FIXE>", "<FIXS>", "class", "ORCvtFormRegR64", "RegisterClass", "rclass", ",", "list", "dag", ">", "pattern", "=", "[", "]", ">", ":", "ORCvtForm", "(", "outs", "R64C", ":", "$", "rT", ")", ",", "(", "ins", "rclass", ":", "$", "rA", ")", ",", "pattern", ">", ";", "<FIXE>", "<FIXS>", "<FIXE>" ]

[ "class", "ORExtractElt", "RegisterClass", "rclass", ">", ":", "ORCvtForm", "(", "outs", "rclass", ":", "$", "rT", ")", ",", "(", "ins", "VECREG", ":", "$", "rA", ")", ">", ";", "<BUGS>", "class", "ORCvtRegGPRC", "RegisterClass", "rclass", ">", ":", "ORCvtForm", "(", "outs", "GPRC", ":", "$", "rT", ")", ",", "(", "ins", "rclass", ":", "$", "rA", ")", ">", ";", "<BUGE>", "<BUGS>", "class", "ORCvtVecGPRC", ":", "ORCvtForm", "(", "outs", "GPRC", ":", "$", "rT", ")", ",", "(", "ins", "VECREG", ":", "$", "rA", ")", ">", ";", "<BUGE>", "<BUGS>", "class", "ORCvtGPRCReg", "RegisterClass", "rclass", ">", ":", "ORCvtForm", "(", "outs", "rclass", ":", "$", "rT", ")", ",", "(", "ins", "GPRC", ":", "$", "rA", ")", ">", ";", "<BUGE>", "<BUGS>", "class", "ORCvtFormR32Reg", "RegisterClass", "rclass", ">", ":", "ORCvtForm", "(", "outs", "rclass", ":", "$", "rT", ")", ",", "(", "ins", "R32C", ":", "$", "rA", ")", ">", ";", "<BUGE>", "<BUGS>", "class", "ORCvtFormRegR32", "RegisterClass", "rclass", ">", ":", "ORCvtForm", "(", "outs", "R32C", ":", "$", "rT", ")", ",", "(", "ins", "rclass", ":", "$", "rA", ")", ">", ";", "<BUGE>", "<BUGS>", "class", "ORCvtFormR64Reg", "RegisterClass", "rclass", ">", ":", "ORCvtForm", "(", "outs", "rclass", ":", "$", "rT", ")", ",", "(", "ins", "R64C", ":", "$", "rA", ")", ">", ";", "<BUGE>", "<BUGS>", "class", "ORCvtFormRegR64", "RegisterClass", "rclass", ">", ":", "ORCvtForm", "(", "outs", "R64C", ":", "$", "rT", ")", ",", "(", "ins", "rclass", ":", "$", "rA", ")", ">", ";", "<BUGE>", "<BUGS>", "class", "ORCvtGPRCVec", ":", "ORCvtForm", "(", "outs", "VECREG", ":", "$", "rT", ")", ",", "(", "ins", "GPRC", ":", "$", "rA", ")", ">", ";", "<BUGE>", "multiclass", "BitwiseOr", "{" ]

LLVM

X86

CPP

stmt_completion

CPU

11,003

[ "(", ")", ",", "PtrVT", ")", ";" ]

[ "MachineFrameInfo", "*", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "MFI", "->", "setReturnAddressIsTaken", "(", "true", ")", ";", "if", "(", "verifyReturnAddressArgumentIsConstant", "(", "Op", ",", "DAG", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "if", "(", "Depth", ">", "<NUM_LIT>", ")", "{", "SDValue", "FrameAddr", "=", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "const", "X86RegisterInfo", "*", "RegInfo", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getConstant", "(", "RegInfo", "->", "getSlotSize" ]

GCC

i386

CPP

stmt_completion

CPU

11,004

[ "_", "A", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_movm_epi32", "(", "_", "_", "mmask16", "_" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

11,005

[ "(", "Hexagon", "::", "USR", ")", ")", "return", "false", ";" ]

[ "bool", "HexagonInstrInfo", "::", "shouldSink", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "isFloat", "(", "MI", ")", "&&", "MI", ".", "hasRegisterImplicitUseOperand" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

11,006

[ "return", "false", ";" ]

[ "Register", "StackReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "StackReg", "==", "PPC", "::", "X1", "&&", "StackOffset", "==", "TOCSaveOffset", ")", "return", "true", ";" ]

GCC

alpha

MD

next_suggestion

MPU

11,007

[ "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "neg", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", ")", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "neg", ":", "DI", "(", "abs", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>" ]

LLVM

DirectX

CPP

stmt_completion

Virtual ISA

11,008

[ ")", ";" ]

[ "return", "makeArrayRef", "(", "MDs", ")", ".", "slice", "(", "NumModuleMDs", ")", ".", "slice", "(", "NumMDStrings" ]

GCC

tilegx

CPP

next_suggestion

VLIW

11,009

[ "case", "<NUM_LIT>", ":" ]

[ "if", "(", "arg", "==", "error_mark_node", ")", "return", "NULL_RTX", ";", "if", "(", "opnum", ">", "MAX_BUILTIN_ARGS", ")", "return", "NULL_RTX", ";", "insn_op", "=", "&", "insn_data", "[", "icode", "]", ".", "operand", "[", "opnum", "]", ";", "op", "[", "opnum", "]", "=", "expand_expr", "(", "arg", ",", "NULL_RTX", ",", "insn_op", "->", "mode", ",", "EXPAND_NORMAL", ")", ";", "if", "(", "!", "(", "*", "insn_op", "->", "predicate", ")", "(", "op", "[", "opnum", "]", ",", "insn_op", "->", "mode", ")", ")", "{", "machine_mode", "opmode", "=", "insn_op", "->", "mode", ";", "if", "(", "opmode", "==", "VOIDmode", ")", "{", "machine_mode", "m", "=", "GET_MODE", "(", "op", "[", "opnum", "]", ")", ";", "gcc_assert", "(", "m", "==", "Pmode", "||", "m", "==", "VOIDmode", ")", ";", "opmode", "=", "Pmode", ";", "}", "op", "[", "opnum", "]", "=", "copy_to_mode_reg", "(", "opmode", ",", "op", "[", "opnum", "]", ")", ";", "}", "if", "(", "!", "(", "*", "insn_op", "->", "predicate", ")", "(", "op", "[", "opnum", "]", ",", "insn_op", "->", "mode", ")", ")", "{", "error_at", "(", "EXPR_LOCATION", "(", "exp", ")", ",", "<STR_LIT>", "operand must be an immediate of the right size", "<STR_LIT>", ")", ";", "return", "const0_rtx", ";", "}", "opnum", "++", ";", "}", "if", "(", "nonvoid", ")", "{", "machine_mode", "tmode", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "if", "(", "!", "target", "||", "GET_MODE", "(", "target", ")", "!=", "tmode", "||", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "target", ",", "tmode", ")", ")", "{", "if", "(", "tmode", "==", "VOIDmode", ")", "{", "tmode", "=", "TYPE_MODE", "(", "TREE_TYPE", "(", "TREE_TYPE", "(", "fndecl", ")", ")", ")", ";", "}", "target", "=", "gen_reg_rtx", "(", "tmode", ")", ";", "}", "op", "[", "<NUM_LIT>", "]", "=", "target", ";", "}", "fn", "=", "GEN_FCN", "(", "icode", ")", ";", "switch", "(", "opnum", ")", "{", "case", "<NUM_LIT>", ":", "pat", "=", "fn", "(", "NULL_RTX", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "pat", "=", "fn", "(", "op", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "pat", "=", "fn", "(", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "pat", "=", "fn", "(", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "pat", "=", "fn", "(", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ")", ";", "break", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

11,010

[ "false", ";" ]

[ "if", "(", "Count", "<", "UB", "&&", "UB", "-", "Count", ">", "LB", ")", "return", "true", ";", "Count", "=", "~", "<NUM_LIT>", "u", ";", "return" ]

LLVM

ARM

CPP

stmt_completion

CPU

11,011

[ ")", ")", "return", "MCDisassembler", "::", "Fail", ";" ]

[ "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")" ]

GCC

arm

MD

stmt_completion

CPU

11,012

[ ")" ]

[ "[", "(", "UNSPEC_VRND", "<STR_LIT>", ")", "(", "UNSPEC_VRNDA", "<STR_LIT>", ")", "(", "UNSPEC_VRNDM", "<STR_LIT>", ")", "(", "UNSPEC_VRNDN", "<STR_LIT>" ]

LLVM

AArch64

CPP

stmt_completion

CPU

11,013

[ ")", ")", ";" ]

[ "O", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(" ]

LLVM

Hexagon

TD

stmt_completion

DSP

11,014

[ ";" ]

[ "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>" ]

LLVM

ARM64

CPP

stmt_completion

CPU

11,015

[ "RC", ";" ]

[ "if", "(", "RC", "==", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "nullptr", ";", "return" ]

LLVM

X86

CPP

next_suggestion

CPU

11,016

[ "return", "Table", ";" ]

[ "if", "(", "usesGlobalOffsetTable", "(", ")", ")", "return", "DAG", ".", "getGLOBAL_OFFSET_TABLE", "(", "getPointerTy", "(", ")", ")", ";", "if", "(", "!", "Subtarget", "->", "is64Bit", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "getPointerTy", "(", ")", ")", ";" ]

GCC

arm

CPP

stmt_completion

CPU

11,017

[ "_", "_", "b", ",", "_", "_", "carry", ")", ";" ]

[ "return", "_", "_", "arm_vsbcq_u32", "(", "_", "_", "a", "," ]

LLVM

Hexagon

TD

next_suggestion

DSP

11,018

[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";" ]

LLVM

VE

CPP

stmt_completion

CPU

11,019

[ "MCSubtargetInfo", "&", "STI", ")", "const", "override", "{" ]

[ "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ",", "const" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

11,020

[ "if", "(", "is64Bit", ")", "Ret", "+=", "<STR_LIT>", "-n32:64", "<STR_LIT>", ";" ]

[ "Ret", "+=", "DataLayout", "::", "getManglingComponent", "(", "T", ")", ";", "if", "(", "!", "is64Bit", "||", "T", ".", "getOS", "(", ")", "==", "Triple", "::", "Lv2", ")", "Ret", "+=", "<STR_LIT>", "-p:32:32", "<STR_LIT>", ";", "if", "(", "is64Bit", "||", "!", "T", ".", "isOSDarwin", "(", ")", ")", "Ret", "+=", "<STR_LIT>", "-i64:64", "<STR_LIT>", ";", "else", "Ret", "+=", "<STR_LIT>", "-f64:32:64-i64:32:64", "<STR_LIT>", ";" ]

LLVM

R600

CPP

next_suggestion

GPU

11,021

[ "callTypes", ".", "push_back", "(", "aType", ")", ";" ]

[ "bool", "isVector", "=", "aType", "->", "isVectorTy", "(", ")", ";", "if", "(", "isVector", ")", "{", "return", "false", ";", "}", "int", "numEle", "=", "<NUM_LIT>", ";", "if", "(", "aType", "->", "getScalarType", "(", ")", "!=", "Type", "::", "getInt32Ty", "(", "inst", "->", "getContext", "(", ")", ")", ")", "{", "return", "false", ";", "}", "if", "(", "isVector", ")", "{", "const", "VectorType", "*", "VT", "=", "dyn_cast", "<", "VectorType", ">", "(", "aType", ")", ";", "numEle", "=", "VT", "->", "getNumElements", "(", ")", ";", "if", "(", "numEle", ">", "<NUM_LIT>", "||", "numEle", "==", "<NUM_LIT>", ")", "{", "return", "false", ";", "}", "}", "BinaryOperator", "*", "ShiftInst", "=", "dyn_cast", "<", "BinaryOperator", ">", "(", "inst", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "ShiftInst", "||", "!", "ShiftInst", "->", "isShift", "(", ")", ")", "{", "return", "false", ";", "}", "if", "(", "ShiftInst", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Shl", ")", "{", "return", "false", ";", "}", "bool", "isSigned", "=", "ShiftInst", "->", "isArithmeticShift", "(", ")", ";", "Constant", "*", "AndMask", "=", "dyn_cast", "<", "Constant", ">", "(", "inst", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Constant", "*", "ShrVal", "=", "dyn_cast", "<", "Constant", ">", "(", "ShiftInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "AndMask", "||", "!", "ShrVal", ")", "{", "return", "false", ";", "}", "Constant", "*", "new", "MaskConst", ";", "Constant", "*", "shiftValConst", ";", "if", "(", "isVector", ")", "{", "std", "::", "vector", "<", "Constant", "*", ">", "maskVals", ";", "std", "::", "vector", "<", "Constant", "*", ">", "shiftVals", ";", "ConstantVector", "*", "AndMaskVec", "=", "dyn_cast", "<", "ConstantVector", ">", "(", "AndMask", ")", ";", "ConstantVector", "*", "ShrValVec", "=", "dyn_cast", "<", "ConstantVector", ">", "(", "ShrVal", ")", ";", "Type", "*", "scalarType", "=", "AndMaskVec", "->", "getType", "(", ")", "->", "getScalarType", "(", ")", ";", "assert", "(", "AndMaskVec", "->", "getNumOperands", "(", ")", "==", "ShrValVec", "->", "getNumOperands", "(", ")", "&&", "<STR_LIT>", "cannot have a ", "<STR_LIT>", "<STR_LIT>", "combination where the number of elements to a ", "<STR_LIT>", "<STR_LIT>", "shift and an and are different!", "<STR_LIT>", ")", ";", "for", "(", "size_t", "x", "=", "<NUM_LIT>", ",", "y", "=", "AndMaskVec", "->", "getNumOperands", "(", ")", ";", "x", "<", "y", ";", "++", "x", ")", "{", "ConstantInt", "*", "AndCI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "AndMaskVec", "->", "getOperand", "(", "x", ")", ")", ";", "ConstantInt", "*", "ShiftIC", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "ShrValVec", "->", "getOperand", "(", "x", ")", ")", ";", "if", "(", "!", "AndCI", "||", "!", "ShiftIC", ")", "{", "return", "false", ";", "}", "uint32_t", "maskVal", "=", "(", "uint32_t", ")", "AndCI", "->", "getZExtValue", "(", ")", ";", "if", "(", "!", "isMask_32", "(", "maskVal", ")", ")", "{", "return", "false", ";", "}", "maskVal", "=", "(", "uint32_t", ")", "CountTrailingOnes_32", "(", "maskVal", ")", ";", "uint32_t", "shiftVal", "=", "(", "uint32_t", ")", "ShiftIC", "->", "getZExtValue", "(", ")", ";", "if", "(", "maskVal", ">=", "<NUM_LIT>", "||", "shiftVal", ">=", "<NUM_LIT>", ")", "{", "return", "false", ";", "}", "if", "(", "maskVal", ">", "(", "<NUM_LIT>", "-", "shiftVal", ")", ")", "{", "return", "false", ";", "}", "maskVals", ".", "push_back", "(", "ConstantInt", "::", "get", "(", "scalarType", ",", "maskVal", ",", "isSigned", ")", ")", ";", "shiftVals", ".", "push_back", "(", "ConstantInt", "::", "get", "(", "scalarType", ",", "shiftVal", ",", "isSigned", ")", ")", ";", "}", "new", "MaskConst", "=", "ConstantVector", "::", "get", "(", "maskVals", ")", ";", "shiftValConst", "=", "ConstantVector", "::", "get", "(", "shiftVals", ")", ";", "}", "else", "{", "uint32_t", "maskVal", "=", "(", "uint32_t", ")", "dyn_cast", "<", "ConstantInt", ">", "(", "AndMask", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "!", "isMask_32", "(", "maskVal", ")", ")", "{", "return", "false", ";", "}", "maskVal", "=", "(", "uint32_t", ")", "CountTrailingOnes_32", "(", "maskVal", ")", ";", "uint32_t", "shiftVal", "=", "(", "uint32_t", ")", "dyn_cast", "<", "ConstantInt", ">", "(", "ShrVal", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "maskVal", ">=", "<NUM_LIT>", "||", "shiftVal", ">=", "<NUM_LIT>", ")", "{", "return", "false", ";", "}", "if", "(", "maskVal", ">", "(", "<NUM_LIT>", "-", "shiftVal", ")", ")", "{", "return", "false", ";", "}", "new", "MaskConst", "=", "ConstantInt", "::", "get", "(", "aType", ",", "maskVal", ",", "isSigned", ")", ";", "shiftValConst", "=", "ConstantInt", "::", "get", "(", "aType", ",", "shiftVal", ",", "isSigned", ")", ";", "}", "std", "::", "vector", "<", "Type", "*", ">", "callTypes", ";", "callTypes", ".", "push_back", "(", "aType", ")", ";", "callTypes", ".", "push_back", "(", "aType", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

11,022

[ "let", "isCommutable", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "USR_OVF", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

11,023

[ "=", "<NUM_LIT>", ";" ]

[ "def", "F2_conv_df2sf", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_3a867367", ",", "TypeS_2op", ">", ",", "Enc_90cd8b", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isFP" ]

GCC

sparc

MD

program_repair

CPU

11,024

[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

X86

CPP

next_suggestion

CPU

11,025

[ "if", "(", "matchVectorAddress", "(", "N", ",", "AM", ")", ")", "return", "false", ";" ]

[ "X86ISelAddressMode", "AM", ";", "auto", "*", "Mgs", "=", "cast", "<", "X86MaskedGatherScatterSDNode", ">", "(", "Parent", ")", ";", "AM", ".", "IndexReg", "=", "Mgs", "->", "getIndex", "(", ")", ";", "AM", ".", "Scale", "=", "cast", "<", "ConstantSDNode", ">", "(", "Mgs", "->", "getScale", "(", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "AddrSpace", "=", "cast", "<", "MemSDNode", ">", "(", "Parent", ")", "->", "getPointerInfo", "(", ")", ".", "getAddrSpace", "(", ")", ";", "if", "(", "AddrSpace", "==", "<NUM_LIT>", ")", "AM", ".", "Segment", "=", "CurDAG", "->", "getRegister", "(", "X86", "::", "GS", ",", "MVT", "::", "i16", ")", ";", "if", "(", "AddrSpace", "==", "<NUM_LIT>", ")", "AM", ".", "Segment", "=", "CurDAG", "->", "getRegister", "(", "X86", "::", "FS", ",", "MVT", "::", "i16", ")", ";", "if", "(", "AddrSpace", "==", "<NUM_LIT>", ")", "AM", ".", "Segment", "=", "CurDAG", "->", "getRegister", "(", "X86", "::", "SS", ",", "MVT", "::", "i16", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "MVT", "VT", "=", "N", ".", "getSimpleValueType", "(", ")", ";" ]

GCC

cris

CPP

stmt_completion

MPU

11,026

[ "TARGET_PDEBUG", "?", "<STR_LIT>", "; default", "<STR_LIT>", ":", "<STR_LIT>", "<STR_LIT>", ")", ")", ";" ]

[ "void", "cris_asm_output_case_end", "(", "FILE", "*", "stream", ",", "int", "num", ",", "rtx_insn", "*", "table", ")", "{", "rtx_insn", "*", "whole_jump_insn", "=", "prev_nonnote_nondebug_insn", "(", "table", ")", ";", "gcc_assert", "(", "whole_jump_insn", "!=", "NULL_RTX", "&&", "LABEL_P", "(", "whole_jump_insn", ")", ")", ";", "whole_jump_insn", "=", "prev_nonnote_nondebug_insn", "(", "whole_jump_insn", ")", ";", "gcc_assert", "(", "whole_jump_insn", "!=", "NULL_RTX", "&&", "JUMP_P", "(", "whole_jump_insn", ")", ")", ";", "rtx", "whole_jump_pat", "=", "PATTERN", "(", "whole_jump_insn", ")", ";", "asm_fprintf", "(", "stream", ",", "<STR_LIT>", "\\t.word %LL%d-%LL%d%s\\n", "<STR_LIT>", ",", "CODE_LABEL_NUMBER", "(", "XEXP", "(", "XEXP", "(", "XEXP", "(", "XVECEXP", "(", "whole_jump_pat", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ",", "num", ",", "(" ]

GCC

i386

CPP

stmt_completion

CPU

11,027

[ "mm512_setzero_ph", "(", ")", ",", "_", "_", "A", ",", "_", "_", "D", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m512h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_min_round_ph", "(", "_", "_", "mmask32", "_", "_", "A", ",", "_", "_", "m512h", "_", "_", "B", ",", "_", "_", "m512h", "_", "_", "C", ",", "const", "int", "_", "_", "D", ")", "{", "return", "_", "_", "builtin_ia32_minph512_mask_round", "(", "_", "_", "B", ",", "_", "_", "C", ",", "_" ]

GCC

s390

MD

stmt_completion

MPU

11,028

[ "]", ")" ]

[ "(", "not", ":", "VT", "(", "xor", ":", "VT", "(", "match_operand", ":", "VT", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VT", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

X86

CPP

stmt_completion

CPU

11,029

[ "(", "<NUM_LIT>", ")", ";" ]

[ "Args", ".", "push_back", "(", "Entry", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "TLI", ".", "LowerCallTo", "(", "Chain", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ",", "CallingConv", "::", "C", ",", "false", ",", "false", ",", "DAG", ".", "getExternalSymbol", "(", "bzeroEntry", ",", "IntPtr", ")", ",", "Args", ",", "DAG", ",", "dl", ")", ";", "return", "CallResult", ".", "second", ";", "}", "return", "SDValue", "(", ")", ";", "}", "uint64_t", "SizeVal", "=", "ConstantSize", "->", "getZExtValue", "(", ")", ";", "SDValue", "InFlag", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "EVT", "AVT", ";", "SDValue", "Count", ";", "ConstantSDNode", "*", "ValC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Src", ")", ";", "unsigned", "BytesLeft", "=", "<NUM_LIT>", ";", "bool", "TwoRepStos", "=", "false", ";", "if", "(", "ValC", ")", "{", "unsigned", "ValReg", ";", "uint64_t", "Val", "=", "ValC", "->", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ";", "switch", "(", "Align", "&", "<NUM_LIT>", ")", "{", "case", "<NUM_LIT>", ":", "AVT", "=", "MVT", "::", "i16", ";", "ValReg", "=", "X86", "::", "AX", ";", "Val", "=", "(", "Val", "<<", "<NUM_LIT>", ")", "|", "Val", ";", "break", ";", "case", "<NUM_LIT>", ":", "AVT", "=", "MVT", "::", "i32", ";", "ValReg", "=", "X86", "::", "EAX", ";", "Val", "=", "(", "Val", "<<", "<NUM_LIT>", ")", "|", "Val", ";", "Val", "=", "(", "Val", "<<", "<NUM_LIT>", ")", "|", "Val", ";", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "(", "(", "Align", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", "{", "AVT", "=", "MVT", "::", "i64", ";", "ValReg", "=", "X86", "::", "RAX", ";", "Val", "=", "(", "Val", "<<", "<NUM_LIT>", ")", "|", "Val", ";", "}", "break", ";", "default", ":", "AVT", "=", "MVT", "::", "i8", ";", "ValReg", "=", "X86", "::", "AL", ";", "Count", "=", "DAG", ".", "getIntPtrConstant", "(", "SizeVal", ")", ";", "break", ";", "}", "if", "(", "AVT", ".", "bitsGT", "(", "MVT", "::", "i8", ")", ")", "{", "unsigned", "UBytes", "=", "AVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "Count", "=", "DAG", ".", "getIntPtrConstant", "(", "SizeVal", "/", "UBytes", ")", ";", "BytesLeft", "=", "SizeVal", "%", "UBytes", ";", "}", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "ValReg", ",", "DAG", ".", "getConstant", "(", "Val", ",", "AVT", ")", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "AVT", "=", "MVT", "::", "i8", ";", "Count", "=", "DAG", ".", "getIntPtrConstant", "(", "SizeVal", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "X86", "::", "AL", ",", "Src", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Subtarget", "->", "is64Bit", "(", ")", "?", "X86", "::", "RCX", ":", "X86", "::", "ECX", ",", "Count", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Subtarget", "->", "is64Bit", "(", ")", "?", "X86", "::", "RDI", ":", "X86", "::", "EDI", ",", "Dst", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "Other", ",", "MVT", "::", "Flag", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "DAG", ".", "getValueType", "(", "AVT", ")", ",", "InFlag", "}", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Tys", ",", "Ops", ",", "array_lengthof", "(", "Ops", ")", ")", ";", "if", "(", "TwoRepStos", ")", "{", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Count", "=", "Size", ";", "EVT", "CVT", "=", "Count", ".", "getValueType", "(", ")", ";", "SDValue", "Left", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "dl", ",", "CVT", ",", "Count", ",", "DAG", ".", "getConstant", "(", "(", "AVT", "==", "MVT", "::", "i64", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "CVT", ")", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "(", "CVT", "==", "MVT", "::", "i64", ")", "?", "X86", "::", "RCX", ":", "X86", "::", "ECX", ",", "Left", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue" ]

LLVM

Hexagon

TD

next_suggestion

DSP

11,030

[ "let", "isPredicated", "=", "<NUM_LIT>", ";" ]

[ "def", "J2_jumprnzpt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "b13_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_d9d43ecb", ",", "TypeCR", ">", ",", "Enc_0fa531", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

AArch64

CPP

stmt_completion

CPU

11,031

[ "{" ]

[ "StringRef", "getPassName", "(", ")", "const", "override" ]

LLVM

XCore

CPP

stmt_completion

MPU

11,032

[ "::", "<STR_LIT>", ";" ]

[ "static", "void", "IfNeededExtSP", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "DebugLoc", "&", "dl", ",", "const", "TargetInstrInfo", "&", "TII", ",", "int", "OffsetFromTop", ",", "int", "&", "Adjusted", ",", "int", "FrameSize", ",", "bool", "emitFrameMoves", ")", "{", "while", "(", "OffsetFromTop", ">", "Adjusted", ")", "{", "assert", "(", "Adjusted", "<", "FrameSize", "&&", "<STR_LIT>", "OffsetFromTop is beyond FrameSize", "<STR_LIT>", ")", ";", "int", "remaining", "=", "FrameSize", "-", "Adjusted", ";", "int", "OpImm", "=", "(", "remaining", ">", "MaxImmU16", ")", "?", "MaxImmU16", ":", "remaining", ";", "int", "Opcode", "=", "isImmU6", "(", "OpImm", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>" ]

LLVM

DirectX

CPP

stmt_completion

Virtual ISA

11,033

[ ";" ]

[ "if", "(", "ValID", ">=", "InstID", ")", "{", "Vals", ".", "push_back", "(", "VE", ".", "getTypeID", "(", "V", "->", "getType", "(", ")", ")", ")", ";", "return", "true" ]

GCC

rx

CPP

program_repair

CPU

11,034

[ "<FIXS>", "rx_memory_move_cost", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "<FIXE>" ]

[ "}", "static", "int", "<BUGS>", "rx_memory_move_cost", "(", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "<BUGE>", "reg_class_t", "regclass", "ATTRIBUTE_UNUSED", ",", "bool", "in", ")", "{" ]

GCC

mips

MD

program_repair

CPU

11,035

[ "<FIXS>", "mips_emit_move", "(", "reg1", ",", "const_double_from_real_value", "(", "offset", ",", "SFmode", ")", ")", "<FIXE>" ]

[ "real_2expN", "(", "&", "offset", ",", "<NUM_LIT>", ",", "SFmode", ")", "<BUGS>", "mips_emit_move", "(", "reg1", ",", "CONST_DOUBLE_FROM_REAL_VALUE", "(", "offset", ",", "SFmode", ")", ")", "<BUGE>", "do_pending_stack_adjust", "(", ")", "test", "=", "gen_rtx_GE", "(", "VOIDmode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "reg1", ")" ]

LLVM

SystemZ

CPP

stmt_completion

CPU

11,036

[ "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "ConvOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "ConvOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "ConvOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "ConvOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "ConvOpc" ]

LLVM

PowerPC

CPP

program_repair

CPU

11,037

[ "<FIXS>", "unsigned", "ALBHReg", "=", "makeAnotherReg", "(", "Type", "::", "UIntTy", ")", ";", "<FIXE>", "<FIXS>", "BuildMI", "(", "BB", ",", "IP", ",", "PPC32", "::", "ADD", ",", "<NUM_LIT>", ",", "<FIXE>" ]

[ "BuildMI", "(", "BB", ",", "IP", ",", "PPC32", "::", "OR", ",", "<NUM_LIT>", ",", "DestReg", "+", "<NUM_LIT>", ")", ".", "addReg", "(", "AHBLplusOverflowReg", ")", ".", "addReg", "(", "AHBLplusOverflowReg", ")", ";", "}", "else", "{", "<BUGS>", "unsigned", "ALBHReg", "=", "makeAnotherReg", "(", "Type", "::", "UIntTy", ")", ";", "<BUGE>", "doMultiplyConst", "(", "&", "BB", ",", "IP", ",", "ALBHReg", ",", "Type", "::", "UIntTy", ",", "Op0Reg", ",", "CHi", ")", ";", "<BUGS>", "BuildMI", "(", "BB", ",", "IP", ",", "PPC32", "::", "ADD", ",", "<NUM_LIT>", ",", "<BUGE>", "DestReg", "+", "<NUM_LIT>", ")", ".", "addReg", "(", "AHBLplusOverflowReg", ")", ".", "addReg", "(", "ALBHReg", ")", ";", "}", "return", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

11,038

[ "<NUM_LIT>", ";" ]

[ "def", "L2_ploadrubfnew_io", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pt4", ",", "IntRegs", ":", "$", "Rs32", ",", "u32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_44d3da28", ",", "TypeV2LDST", ">", ",", "Enc_a21d47", ",", "AddrModeRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "ByteAccess", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=" ]

GCC

mips

CPP

next_suggestion

CPU

11,039

[ "return", "<NUM_LIT>", ";" ]

[ "case", "PROCESSOR_R9000", ":", "return", "<NUM_LIT>", ";", "case", "PROCESSOR_SB1", ":", "return", "<NUM_LIT>", ";", "default", ":" ]

GCC

gcn

CPP

program_repair

GPU

11,040

[ "<FIXS>", "gcc_assert", "(", "offset", "(", "machfun", "->", "reduction_limit", "-", "machfun", "->", "reduction_base", ")", ")", ";", "tree", "ptr_type", "=", "build_pointer_type", "(", "var_type", ")", ";", "tree", "addr", "=", "build_int_cst", "(", "ptr_type", ",", "machfun", "->", "reduction_base", "+", "offset", ")", ";", "<FIXE>", "<FIXS>", "return", "build_simple_mem_ref", "(", "addr", ")", ";", "<FIXE>" ]

[ "(", "TYPE_QUALS", "(", "type", ")", "|", "ENCODE_QUAL_ADDR_SPACE", "(", "ADDR_SPACE_LDS", ")", ")", ")", ";", "<BUGS>", "if", "(", "machfun", "->", "reduc_decls", "&&", "offset", "machfun", "->", "reduc_decls", "->", "length", "(", ")", "&&", "(", "existing_decl", "=", "(", "*", "machfun", "->", "reduc_decls", ")", "[", "offset", "]", ")", ")", "{", "gcc_assert", "(", "TREE_TYPE", "(", "existing_decl", ")", "==", "var_type", ")", ";", "return", "existing_decl", ";", "}", "else", "{", "char", "name", "[", "<NUM_LIT>", "]", ";", "sprintf", "(", "name", ",", "<STR_LIT>", ".oacc_reduction_%u", "<STR_LIT>", ",", "offset", ")", ";", "tree", "decl", "=", "create_tmp_var_raw", "(", "var_type", ",", "name", ")", ";", "DECL_CONTEXT", "(", "decl", ")", "=", "NULL_TREE", ";", "TREE_STATIC", "(", "decl", ")", "=", "<NUM_LIT>", ";", "varpool_node", "::", "finalize_decl", "(", "decl", ")", ";", "vec_safe_grow_cleared", "(", "machfun", "->", "reduc_decls", ",", "offset", "+", "<NUM_LIT>", ",", "true", ")", ";", "(", "*", "machfun", "->", "reduc_decls", ")", "[", "offset", "]", "=", "decl", ";", "<BUGE>", "<BUGS>", "return", "decl", ";", "}", "return", "NULL_TREE", ";", "<BUGE>", "}" ]

GCC

nds32

MD

next_suggestion

CPU

11,041

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "not", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

LLVM

PowerPC

TD

stmt_completion

CPU

11,042

[ ">", ";" ]

[ "if", "(", "N", "-", ">", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "N", "-", ">", "getValueType", "(", "<NUM_LIT>", ")", "=", "=", "MVT", ":", ":", "i32", ")", "return", "true", ";", "return", "N", "-", ">", "getZExtValue", "(", ")", "=", "=", "(", "uint64_t", ")", "(", "int", ")", "N", "-", ">", "getZExtValue", "(", ")", ";", "}", "]", ",", "HI16", ">", ";", "def", "imm64ZExt32", ":", "Operand", "<", "i64", ">", ",", "ImmLeaf", "<", "i64", ",", "[", "{", "return", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ";", "}", "]", ">", ";", "def", "DSFormLoad", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "load", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", "|", "|", "cast", "<", "LoadSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "DSFormStore", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "(", "store", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", "|", "|", "cast", "<", "StoreSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "DSFormSextLoadi32", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "sextloadi32", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", "|", "|", "cast", "<", "LoadSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "DSFormPreStore", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "base", ",", "node", ":", "$", "offset", ")", ",", "(", "pre_store", "node", ":", "$", "val", ",", "node", ":", "$", "base", ",", "node", ":", "$", "offset", ")", ",", "[", "{", "return", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", "|", "|", "cast", "<", "StoreSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "NonDSFormLoad", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "load", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "LoadSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "<", "<NUM_LIT>", "&", "&", "!", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", ";", "}", "]", ">", ";", "def", "NonDSFormStore", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "(", "store", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "StoreSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "<", "<NUM_LIT>", "&", "&", "!", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", ";", "}", "]", ">", ";", "def", "NonDSFormSextLoadi32", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "sextloadi32", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "LoadSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "<", "<NUM_LIT>", "&", "&", "!", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", ";", "}", "]", ">", ";", "def", "quadwOffsetLoad", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "load", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", ";", "}", "]", ">", ";", "def", "quadwOffsetStore", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "(", "store", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", ";", "}", "]", ">", ";", "def", "nonQuadwOffsetLoad", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "load", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "!", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", ";", "}", "]", ">", ";", "def", "nonQuadwOffsetStore", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "(", "store", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "!", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", ";", "}", "]" ]

LLVM

ARM

TD

stmt_completion

CPU

11,043

[ "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "lane", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]

GCC

sparc

CPP

code_generation

CPU

11,044

[ "static", "void", "output_restore", "(", "rtx", "pat", ")", "{", "rtx", "operands", "[", "<NUM_LIT>", "]", ";", "if", "(", "!", "pat", ")", "{", "fputs", "(", "<STR_LIT>", "\\t restore\\n", "<STR_LIT>", ",", "asm_out_file", ")", ";", "return", ";", "}", "gcc_assert", "(", "GET_CODE", "(", "pat", ")", "==", "SET", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "SET_DEST", "(", "pat", ")", ";", "pat", "=", "SET_SRC", "(", "pat", ")", ";", "switch", "(", "GET_CODE", "(", "pat", ")", ")", "{", "case", "PLUS", ":", "operands", "[", "<NUM_LIT>", "]", "=", "XEXP", "(", "pat", ",", "<NUM_LIT>", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "XEXP", "(", "pat", ",", "<NUM_LIT>", ")", ";", "output_asm_insn", "(", "<STR_LIT>", " restore %r1, %2, %Y0", "<STR_LIT>", ",", "operands", ")", ";", "break", ";", "case", "LO_SUM", ":", "operands", "[", "<NUM_LIT>", "]", "=", "XEXP", "(", "pat", ",", "<NUM_LIT>", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "XEXP", "(", "pat", ",", "<NUM_LIT>", ")", ";", "output_asm_insn", "(", "<STR_LIT>", " restore %r1, %%lo(%a2), %Y0", "<STR_LIT>", ",", "operands", ")", ";", "break", ";", "case", "ASHIFT", ":", "operands", "[", "<NUM_LIT>", "]", "=", "XEXP", "(", "pat", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "XEXP", "(", "pat", ",", "<NUM_LIT>", ")", "==", "const1_rtx", ")", ";", "output_asm_insn", "(", "<STR_LIT>", " restore %r1, %r1, %Y0", "<STR_LIT>", ",", "operands", ")", ";", "break", ";", "default", ":", "operands", "[", "<NUM_LIT>", "]", "=", "pat", ";", "output_asm_insn", "(", "<STR_LIT>", " restore %%g0, %1, %Y0", "<STR_LIT>", ",", "operands", ")", ";", "break", ";", "}", "}" ]

[ "Output", "a", "'restore", "'", "instruction", "." ]

GCC

i386

MD

next_suggestion

CPU

11,045

[ "<STR_LIT>" ]

[ "(", "match_operand", ":", "V8HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")", "]", "<STR_LIT>" ]

LLVM

Mips

CPP

next_suggestion

CPU

11,046

[ "return", "<NUM_LIT>", ";" ]

[ "case", "Mips", "::", "BtnezX16", ":", "return", "Mips", "::", "BteqzX16", ";", "case", "Mips", "::", "BtnezT8CmpiX16", ":", "return", "Mips", "::", "BteqzT8CmpiX16", ";", "case", "Mips", "::", "BtnezT8SltuX16", ":", "return", "Mips", "::", "BteqzT8SltuX16", ";", "case", "Mips", "::", "BtnezT8SltiuX16", ":", "return", "Mips", "::", "BteqzT8SltiuX16", ";", "case", "Mips", "::", "BteqzX16", ":", "return", "Mips", "::", "BtnezX16", ";", "case", "Mips", "::", "BteqzT8CmpiX16", ":", "return", "Mips", "::", "BtnezT8CmpiX16", ";", "case", "Mips", "::", "BteqzT8SltuX16", ":", "return", "Mips", "::", "BtnezT8SltuX16", ";", "case", "Mips", "::", "BteqzT8SltiuX16", ":", "return", "Mips", "::", "BtnezT8SltiuX16", ";", "case", "Mips", "::", "BtnezT8CmpX16", ":", "return", "Mips", "::", "BteqzT8CmpX16", ";", "case", "Mips", "::", "BtnezT8SltX16", ":", "return", "Mips", "::", "BteqzT8SltX16", ";", "case", "Mips", "::", "BtnezT8SltiX16", ":", "return", "Mips", "::", "BteqzT8SltiX16", ";", "}", "assert", "(", "false", "&&", "<STR_LIT>", "Implement this function.", "<STR_LIT>", ")", ";" ]

LLVM

TPC

TD

stmt_completion

Virtual ISA

11,047

[ "<STR_LIT>", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "src", ";", "let", "Switches", "=", "sw", ";", "let", "OperandType", "=", "OpType", ".", "FP32", ";", "let", "VectorPred", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Pred", ")", ",", "<STR_LIT>", ")", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";", "let", "Constraints", "=" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

11,048

[ "PALMetadata", "->", "setRegister", "(", "Key", ",", "Value", ")", ";" ]

[ "uint32_t", "Key", ",", "Value", ";", "if", "(", "ParseAsAbsoluteExpression", "(", "Key", ")", ")", "{", "return", "TokError", "(", "Twine", "(", "<STR_LIT>", "invalid value in ", "<STR_LIT>", ")", "+", "Twine", "(", "PALMD", "::", "AssemblerDirective", ")", ")", ";", "}", "if", "(", "!", "trySkipToken", "(", "AsmToken", "::", "Comma", ")", ")", "{", "return", "TokError", "(", "Twine", "(", "<STR_LIT>", "expected an even number of values in ", "<STR_LIT>", ")", "+", "Twine", "(", "PALMD", "::", "AssemblerDirective", ")", ")", ";", "}", "if", "(", "ParseAsAbsoluteExpression", "(", "Value", ")", ")", "{", "return", "TokError", "(", "Twine", "(", "<STR_LIT>", "invalid value in ", "<STR_LIT>", ")", "+", "Twine", "(", "PALMD", "::", "AssemblerDirective", ")", ")", ";", "}" ]

GCC

mips

MD

stmt_completion

CPU

11,049

[ ")", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

iq2000

CPP

stmt_completion

CPU

11,050

[ "{" ]

[ "arg", "[", "i", "]", "=", "TREE_VALUE", "(", "arglist", ")", ";", "arglist", "=", "TREE_CHAIN", "(", "arglist", ")", ";", "op", "[", "i", "]", "=", "expand_expr", "(", "arg", "[", "i", "]", ",", "NULL_RTX", ",", "VOIDmode", ",", "<NUM_LIT>", ")", ";", "mode", "[", "i", "]", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "i", "]", ".", "mode", ";", "if", "(", "code", "[", "i", "]", "==", "CONST_INT", "&&", "GET_CODE", "(", "op", "[", "i", "]", ")", "!=", "CONST_INT", ")", "error", "(", "<STR_LIT>", "argument %qd is not a constant", "<STR_LIT>", ",", "i", "+", "<NUM_LIT>", ")", ";", "if", "(", "code", "[", "i", "]", "==", "REG", "&&", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "i", "]", ".", "predicate", ")", "(", "op", "[", "i", "]", ",", "mode", "[", "i", "]", ")", ")", "op", "[", "i", "]", "=", "copy_to_mode_reg", "(", "mode", "[", "i", "]", ",", "op", "[", "i", "]", ")", ";", "}", "if", "(", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "constraint", "[", "<NUM_LIT>", "]", "==", "'", "=", "'", ")", "{", "if", "(", "target", "==", "<NUM_LIT>", "||", "GET_MODE", "(", "target", ")", "!=", "mode", "[", "<NUM_LIT>", "]", "||", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "target", ",", "mode", "[", "<NUM_LIT>", "]", ")", ")", "target", "=", "gen_reg_rtx", "(", "mode", "[", "<NUM_LIT>", "]", ")", ";", "}", "else", "target", "=", "<NUM_LIT>", ";", "switch", "(", "argcount", ")" ]

LLVM

X86

CPP

next_suggestion

CPU

11,051

[ "auto", "HOpBuilder", "=", "[", "HorizOpcode", "]", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "ArrayRef", "<", "SDValue", ">", "Ops", ")", "{" ]

[ "static", "SDValue", "combineAddOrSubToHADDorHSUB", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "const", "X86Subtarget", "&", "Subtarget", ")", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "bool", "IsAdd", "=", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "ADD", ";", "auto", "HorizOpcode", "=", "IsAdd", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "assert", "(", "(", "IsAdd", "||", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "SUB", ")", "&&", "<STR_LIT>", "Wrong opcode", "<STR_LIT>", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "PostShuffleMask", ";", "if", "(", "(", "VT", "==", "MVT", "::", "v8i16", "||", "VT", "==", "MVT", "::", "v4i32", "||", "VT", "==", "MVT", "::", "v16i16", "||", "VT", "==", "MVT", "::", "v8i32", ")", "&&", "Subtarget", ".", "hasSSSE3", "(", ")", "&&", "isHorizontalBinOp", "(", "HorizOpcode", ",", "Op0", ",", "Op1", ",", "DAG", ",", "Subtarget", ",", "IsAdd", ",", "PostShuffleMask", ")", ")", "{" ]

LLVM

ARM

CPP

next_suggestion

CPU

11,052

[ "O", "<<", "<STR_LIT>", "]", "<STR_LIT>", ";" ]

[ "if", "(", "!", "MO1", ".", "isReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "Op", ")", ";", "return", ";", "}", "O", "<<", "<STR_LIT>", "[", "<STR_LIT>", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "MO2", ".", "getReg", "(", ")", ")", "{", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "O", "<<", "<STR_LIT>", ", #", "<STR_LIT>", "<<", "(", "char", ")", "<STR_LIT>", "::", "<STR_LIT>", "(", "MO3", ".", "getImm", "(", ")", ")", "<<", "<STR_LIT>", "::", "<STR_LIT>", "(", "MO3", ".", "getImm", "(", ")", ")", ";" ]

GCC

mips

MD

stmt_completion

CPU

11,053

[ ",", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]

[ "<STR_LIT>", "{", "if", "(", "mips_legitimize_move", "(", "DImode", ",", "operands", "[", "<NUM_LIT>", "]" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

11,054

[ "MO", ".", "getExpr", "(", ")", ")", ")", ";" ]

[ "MCInst", "HexagonMCInstrInfo", "::", "deriveExtender", "(", "MCInstrInfo", "const", "&", "MCII", ",", "MCInst", "const", "&", "Inst", ",", "MCOperand", "const", "&", "MO", ")", "{", "assert", "(", "HexagonMCInstrInfo", "::", "isExtendable", "(", "MCII", ",", "Inst", ")", "||", "HexagonMCInstrInfo", "::", "isExtended", "(", "MCII", ",", "Inst", ")", ")", ";", "MCInst", "XMI", ";", "XMI", ".", "setOpcode", "(", "Hexagon", "::", "A4_ext", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "XMI", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "MO", ".", "getImm", "(", ")", "&", "(", "~", "<NUM_LIT>", ")", ")", ")", ";", "else", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "XMI", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(" ]

LLVM

AMDGPU

CPP

program_repair

GPU

11,055

[ "<FIXS>", "unsigned", "SubReg", "=", "getPhysRegSubReg", "(", "SuperReg", ",", "<FIXE>" ]

[ "unsigned", "NumSubRegs", "=", "getNumSubRegsForSpillOp", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "unsigned", "TmpReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "VGPR_32RegClass", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NumSubRegs", ";", "i", "e", ";", "++", "i", ")", "{", "<BUGS>", "unsigned", "SubReg", "=", "getPhysRegSubReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "<BUGE>", "&", "AMDGPU", "::", "SGPR_32RegClass", ",", "i", ")", ";", "struct", "SIMachineFunctionInfo", "::", "SpilledReg", "Spill", "=", "MFI", "->", "getSpilledReg", "(", "MF", ",", "Index", ",", "i", ")", ";" ]

GCC

visium

CPP

code_generation

Virtual ISA

11,056

[ "void", "visium_split_cstore", "(", "enum", "rtx_code", "op_code", ",", "rtx", "op0", ",", "rtx", "op1", ",", "enum", "rtx_code", "code", ",", "rtx", "op2", ",", "rtx", "op3", ")", "{", "enum", "machine_mode", "cc_mode", "=", "visium_select_cc_mode", "(", "code", ",", "op2", ",", "op3", ")", ";", "if", "(", "cc_mode", "==", "CCFPEmode", "&&", "(", "op_code", "==", "NEG", "||", "op_code", "==", "MINUS", ")", ")", "cc_mode", "=", "CCFPmode", ";", "rtx", "flags", "=", "gen_rtx_REG", "(", "cc_mode", ",", "FLAGS_REGNUM", ")", ";", "rtx", "x", "=", "gen_rtx_COMPARE", "(", "cc_mode", ",", "op2", ",", "op3", ")", ";", "x", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "flags", ",", "x", ")", ";", "emit_insn", "(", "x", ")", ";", "x", "=", "gen_rtx_fmt_ee", "(", "code", ",", "SImode", ",", "flags", ",", "const0_rtx", ")", ";", "switch", "(", "op_code", ")", "{", "case", "SET", ":", "break", ";", "case", "NEG", ":", "x", "=", "gen_rtx_NEG", "(", "SImode", ",", "x", ")", ";", "break", ";", "case", "PLUS", ":", "case", "MINUS", ":", "x", "=", "gen_rtx_fmt_ee", "(", "op_code", ",", "SImode", ",", "op1", ",", "x", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "rtx", "pat", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "rtvec_alloc", "(", "<NUM_LIT>", ")", ")", ";", "XVECEXP", "(", "pat", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "op0", ",", "x", ")", ";", "flags", "=", "gen_rtx_REG", "(", "CCmode", ",", "FLAGS_REGNUM", ")", ";", "XVECEXP", "(", "pat", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "flags", ")", ";", "emit_insn", "(", "pat", ")", ";", "visium_flags_exposed", "=", "true", ";", "}" ]

[ "Split", "a", "compare-and-store", "with", "CODE", ",", "operands", "OP2", "and", "OP3", ",", "combined", "with", "operation", "with", "OP_CODE", ",", "operands", "OP0", "and", "OP1", "." ]

GCC

loongarch

CPP

stmt_completion

CPU

11,057

[ "(", "v16i16", ")", "_", "<NUM_LIT>", ")", ";" ]

[ "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_lasx_xvaddwev_w_h", "(", "(", "v16i16", ")", "_", "<NUM_LIT>", "," ]

LLVM

Hexagon

TD

next_suggestion

DSP

11,058

[ "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]

[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isIndirectBranch", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

GCC

mips

CPP

program_repair

CPU

11,059

[ "<FIXS>", "else", "if", "(", "TARGET_IRIX", "&&", "TARGET_IRIX6", ")", "<FIXE>" ]

[ "layout_type", "(", "record", ")", ";", "return", "record", ";", "}", "<BUGS>", "else", "if", "(", "TARGET_IRIX", "&&", "!", "TARGET_IRIX5", ")", "<BUGE>", "return", "build_pointer_type", "(", "char_type_node", ")", ";", "else" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

11,060

[ "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Result", ")", ")", "{" ]

[ "Is64BitLI", "=", "Opc", "==", "PPC", "::", "ADDI8", ";", "NewImm", "=", "Addend", "+", "SExtImm", ";", "break", ";", "}", "return", "false", ";", "}", "case", "PPC", "::", "RLDICL", ":", "case", "PPC", "::", "RLDICLo", ":", "case", "PPC", "::", "RLDICL_32", ":", "case", "PPC", "::", "RLDICL_32_64", ":", "{", "int64_t", "SH", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "int64_t", "MB", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "APInt", "InVal", "(", "(", "Opc", "==", "PPC", "::", "RLDICL", "||", "Opc", "==", "PPC", "::", "RLDICLo", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "SExtImm", ",", "true", ")", ";", "InVal", "=", "InVal", ".", "rotl", "(", "SH", ")", ";", "uint64_t", "Mask", "=", "(", "<NUM_LIT>", "LLU", "<<", "(", "<NUM_LIT>", "-", "MB", "+", "<NUM_LIT>", ")", ")", "-", "<NUM_LIT>", ";", "InVal", "&=", "Mask", ";", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "InVal", ".", "getSExtValue", "(", ")", ")", "||", "(", "Opc", "==", "PPC", "::", "RLDICLo", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "InVal", ".", "getSExtValue", "(", ")", ")", ")", ")", "{", "ReplaceWithLI", "=", "true", ";", "Is64BitLI", "=", "Opc", "!=", "PPC", "::", "RLDICL_32", ";", "NewImm", "=", "InVal", ".", "getSExtValue", "(", ")", ";", "SetCR", "=", "Opc", "==", "PPC", "::", "RLDICLo", ";", "break", ";", "}", "return", "false", ";", "}", "case", "PPC", "::", "RLWINM", ":", "case", "PPC", "::", "RLWINM8", ":", "case", "PPC", "::", "RLWINMo", ":", "case", "PPC", "::", "RLWINM8o", ":", "{", "int64_t", "SH", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "int64_t", "MB", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "int64_t", "ME", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "APInt", "InVal", "(", "<NUM_LIT>", ",", "SExtImm", ",", "true", ")", ";", "InVal", "=", "InVal", ".", "rotl", "(", "SH", ")", ";", "uint64_t", "Mask", "=", "(", "(", "<NUM_LIT>", "LLU", "<<", "(", "<NUM_LIT>", "-", "MB", ")", ")", "-", "<NUM_LIT>", ")", "&", "~", "(", "(", "<NUM_LIT>", "LLU", "<<", "(", "<NUM_LIT>", "-", "ME", ")", ")", "-", "<NUM_LIT>", ")", ";", "InVal", "&=", "Mask", ";", "bool", "ValueFits", "=", "isUInt", "<", "<NUM_LIT>", ">", "(", "InVal", ".", "getSExtValue", "(", ")", ")", ";", "ValueFits", "|=", "(", "(", "Opc", "==", "PPC", "::", "RLWINMo", "||", "Opc", "==", "PPC", "::", "RLWINM8o", ")", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "InVal", ".", "getSExtValue", "(", ")", ")", ")", ";", "if", "(", "ValueFits", ")", "{", "ReplaceWithLI", "=", "true", ";", "Is64BitLI", "=", "Opc", "==", "PPC", "::", "RLWINM8", "||", "Opc", "==", "PPC", "::", "RLWINM8o", ";", "NewImm", "=", "InVal", ".", "getSExtValue", "(", ")", ";", "SetCR", "=", "Opc", "==", "PPC", "::", "RLWINMo", "||", "Opc", "==", "PPC", "::", "RLWINM8o", ";", "break", ";", "}", "return", "false", ";", "}", "case", "PPC", "::", "ORI", ":", "case", "PPC", "::", "ORI8", ":", "case", "PPC", "::", "XORI", ":", "case", "PPC", "::", "XORI8", ":", "{", "int64_t", "LogicalImm", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "int64_t", "Result", "=", "<NUM_LIT>", ";", "if", "(", "Opc", "==", "PPC", "::", "ORI", "||", "Opc", "==", "PPC", "::", "ORI8", ")", "Result", "=", "LogicalImm", "|", "SExtImm", ";", "else", "Result", "=", "LogicalImm", "^", "SExtImm", ";" ]

GCC

spu

MD

next_suggestion

MPU

11,061

[ "rtx", "hi_promote", "=", "gen_reg_rtx", "(", "TImode", ")" ]

[ "<STR_LIT>", "{", "if", "(", "spu_arch", "=", "=", "PROCESSOR_CELL", ")", "{", "rtx", "ra", "=", "gen_reg_rtx", "(", "V4SImode", ")", "rtx", "rb", "=", "gen_reg_rtx", "(", "V4SImode", ")", "rtx", "zero", "=", "gen_reg_rtx", "(", "V4SImode", ")", "rtx", "temp", "=", "gen_reg_rtx", "(", "TImode", ")", "rtx", "temp_v4si", "=", "spu_gen_subreg", "(", "V4SImode", ",", "temp", ")", "rtx", "temp2", "=", "gen_reg_rtx", "(", "V4SImode", ")", "rtx", "hi_inf", "=", "gen_reg_rtx", "(", "V4SImode", ")", "rtx", "a_nan", "=", "gen_reg_rtx", "(", "V4SImode", ")", "rtx", "b_nan", "=", "gen_reg_rtx", "(", "V4SImode", ")", "rtx", "a_abs", "=", "gen_reg_rtx", "(", "V4SImode", ")", "rtx", "b_abs", "=", "gen_reg_rtx", "(", "V4SImode", ")", "rtx", "asel", "=", "gen_reg_rtx", "(", "V4SImode", ")", "rtx", "bsel", "=", "gen_reg_rtx", "(", "V4SImode", ")", "rtx", "abor", "=", "gen_reg_rtx", "(", "V4SImode", ")", "rtx", "bbor", "=", "gen_reg_rtx", "(", "V4SImode", ")", "rtx", "gt_hi", "=", "gen_reg_rtx", "(", "V4SImode", ")", "rtx", "gt_lo", "=", "gen_reg_rtx", "(", "V4SImode", ")", "rtx", "sign_mask", "=", "gen_reg_rtx", "(", "V4SImode", ")", "rtx", "nan_mask", "=", "gen_reg_rtx", "(", "V4SImode", ")" ]

GCC

s390

CPP

stmt_completion

MPU

11,062

[ "=", "GPR6_REGNUM", ";" ]

[ "if", "(", "s390_preserve_args_p", "&&", "crtl", "->", "args", ".", "info", ".", "gprs", ")", "{", "min_preserve_gpr", "=", "GPR2_REGNUM", ";", "max_preserve_gpr", "=", "MIN", "(", "GPR6_REGNUM", ",", "GPR2_REGNUM", "+", "crtl", "->", "args", ".", "info", ".", "gprs", "-", "<NUM_LIT>", ")", ";", "}", "min_gpr", "=", "MIN", "(", "min_stdarg_gpr", ",", "min_preserve_gpr", ")", ";", "max_gpr", "=", "MAX", "(", "max_stdarg_gpr", ",", "max_preserve_gpr", ")", ";", "if", "(", "max_gpr", "==", "-", "<NUM_LIT>", ")", "return", ";", "if", "(", "FP_REGNO_P", "(", "cfun_gpr_save_slot", "(", "GPR6_REGNUM", ")", ")", "&&", "min_gpr", "<=", "GPR6_REGNUM", "&&", "max_gpr", ">=", "GPR6_REGNUM", ")", "{", "if", "(", "cfun_frame_layout", ".", "first_restore_gpr", "==", "-", "<NUM_LIT>", "||", "cfun_frame_layout", ".", "first_restore_gpr", ">", "GPR6_REGNUM", ")", "cfun_frame_layout", ".", "first_restore_gpr", "=", "GPR6_REGNUM", ";", "if", "(", "cfun_frame_layout", ".", "last_restore_gpr", "==", "-", "<NUM_LIT>", "||", "cfun_frame_layout", ".", "last_restore_gpr", "<", "GPR6_REGNUM", ")", "cfun_frame_layout", ".", "last_restore_gpr" ]

LLVM

X86

CPP

stmt_completion

CPU

11,063

[ "&&", "SrcSubReg", "==", "X86", "::", "sub_32bit", ")", "return", "false", ";" ]

[ "bool", "X86RegisterInfo", "::", "shouldRewriteCopySrc", "(", "const", "TargetRegisterClass", "*", "DefRC", ",", "unsigned", "DefSubReg", ",", "const", "TargetRegisterClass", "*", "SrcRC", ",", "unsigned", "SrcSubReg", ")", "const", "{", "if", "(", "DefRC", "->", "hasSuperClassEq", "(", "&", "X86", "::", "GR64RegClass", ")", "&&", "DefSubReg", "==", "<NUM_LIT>", "&&", "SrcRC", "->", "hasSuperClassEq", "(", "&", "X86", "::", "GR64RegClass", ")" ]

GCC

loongarch

MD

stmt_completion

CPU

11,064

[ "<STR_LIT>", ")", ")", ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "ior", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>" ]

GCC

nds32

MD

next_suggestion

CPU

11,065

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

11,066

[ "bool", "DoInsertAtI1", "=", "false", ";" ]

[ "if", "(", "IsCombinesDisabled", ")", "return", "false", ";", "bool", "HasChanged", "=", "false", ";", "ST", "=", "&", "MF", ".", "getSubtarget", "<", "HexagonSubtarget", ">", "(", ")", ";", "TRI", "=", "ST", "->", "getRegisterInfo", "(", ")", ";", "TII", "=", "ST", "->", "getInstrInfo", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "bool", "OptForSize", "=", "F", ".", "hasFnAttribute", "(", "Attribute", "::", "OptimizeForSize", ")", ";", "ShouldCombineAggressively", "=", "MF", ".", "getTarget", "(", ")", ".", "getOptLevel", "(", ")", "<=", "CodeGenOpt", "::", "Default", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "PotentiallyNewifiableTFR", ".", "clear", "(", ")", ";", "findPotentialNewifiableTFRs", "(", "*", "BI", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "MI", "=", "BI", "->", "begin", "(", ")", ",", "End", "=", "BI", "->", "end", "(", ")", ";", "MI", "!=", "End", ";", ")", "{", "MachineInstr", "&", "I1", "=", "*", "MI", "++", ";", "if", "(", "I1", ".", "isDebugInstr", "(", ")", ")", "continue", ";", "if", "(", "ShouldCombineAggressively", "&&", "PotentiallyNewifiableTFR", ".", "count", "(", "&", "I1", ")", ")", "continue", ";", "if", "(", "!", "isCombinableInstType", "(", "I1", ",", "TII", ",", "ShouldCombineAggressively", ")", ")", "continue", ";" ]

LLVM

ARM

TD

stmt_completion

CPU

11,067

[ ",", "v8i16", ",", "v4i16", ",", "IntOp", ">", ";" ]

[ "def", "v8i16", ":", "N3VQIntSL16", "<", "<NUM_LIT>", ",", "op11_8", ",", "itinQ16", ",", "OpcodeStr", ",", "!", "strconcat", "(", "Dt", ",", "<STR_LIT>", ")" ]

GCC

nds32

MD

next_suggestion

CPU

11,068

[ "<STR_LIT>" ]

[ "[", "(", "unspec_volatile", ":", "SI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VOLATILE_CCTL_IDX_WRITE", ")", "]" ]

GCC

c4x

CPP

next_suggestion

DSP

11,069

[ "submode", "=", "mode", ";" ]

[ "if", "(", "mode", "!=", "HImode", "&&", "mode", "!=", "HFmode", ")", "fatal_insn", "(", "<STR_LIT>", "c4x_operand_subword: invalid mode", "<STR_LIT>", ",", "op", ")", ";", "if", "(", "mode", "==", "HFmode", "&&", "REG_P", "(", "op", ")", ")", "fatal_insn", "(", "<STR_LIT>", "c4x_operand_subword: invalid operand", "<STR_LIT>", ",", "op", ")", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "MEM", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ";", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ";", "enum", "machine_mode", "submode", ";" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

11,070

[ "let", "Switches", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sw", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "class", "SpuInstConvertIntGen1", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asmstr", ",", "bit", "hasImm", ">", ":", "ScalarInstBase", "<", "opc", ",", "asmstr", ">", "{", "let", "OutOperandList", "=", "(", "outs", "SRF", ":", "$", "dest", ")", ";", "let", "InOperandList", "=", "!", "if", "(", "hasImm", ",", "(", "ins", "SRF", ":", "$", "op1", ",", "TPCImm", "<", "i32imm", ">", ":", "$", "op2", ",", "SwitchSet", ":", "$", "sw", ",", "SRF", ":", "$", "income", ",", "SPred", ":", "$", "pred", ")", ",", "(", "ins", "SRF", ":", "$", "op1", ",", "SRF", ":", "$", "op2", ",", "SwitchSet", ":", "$", "sw", ",", "SRF", ":", "$", "income", ",", "SPred", ":", "$", "pred", ")", ")", ";", "let", "Itinerary", "=", "IIC_ScalarOp", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "op1", ";", "bits", "<", "<NUM_LIT>", ">", "op2", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "op1", ";", "let", "SrcB", "=", "op2", ";", "let", "OperandType", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sw", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "OperandType", "{", "<NUM_LIT>", "}", "=", "sw", "{", "<NUM_LIT>", "}", ";" ]

GCC

s390

CPP

program_repair

MPU

11,071

[ "<FIXS>", "SYMBOL_REF_FLAGS", "(", "op", "[", "<NUM_LIT>", "]", ")", "|=", "SYMBOL_FLAG_FUNCTION", ";", "if", "(", "flag_pic", "&&", "!", "TARGET_64BIT", ")", "<FIXE>", "<FIXS>", "op", "[", "<NUM_LIT>", "]", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "op", "[", "<NUM_LIT>", "]", ")", ",", "UNSPEC_PLT31", ")", ";", "<FIXE>" ]

[ "op", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "UNITS_PER_LONG", ")", ";", "op", "[", "<NUM_LIT>", "]", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "flag_fentry", "?", "<STR_LIT>", "__fentry__", "<STR_LIT>", ":", "<STR_LIT>", "_mcount", "<STR_LIT>", ")", ";", "<BUGS>", "if", "(", "flag_pic", ")", "<BUGE>", "{", "<BUGS>", "op", "[", "<NUM_LIT>", "]", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "op", "[", "<NUM_LIT>", "]", ")", ",", "UNSPEC_PLT", ")", ";", "<BUGE>", "op", "[", "<NUM_LIT>", "]", "=", "gen_rtx_CONST", "(", "Pmode", ",", "op", "[", "<NUM_LIT>", "]", ")", ";", "}" ]

GCC

v850

MD

next_suggestion

MPU

11,072

[ "}", ")" ]

[ "v850_compare_op0", "=", "operands", "[", "<NUM_LIT>", "]", "v850_compare_op1", "=", "operands", "[", "<NUM_LIT>", "]", "DONE" ]

GCC

aarch64

CPP

program_repair

CPU

11,073

[ "<FIXS>", "int", "rot", "=", "INTVAL", "(", "e", ".", "args", ".", "pop", "(", ")", ")", ";", "if", "(", "e", ".", "type_suffix", "(", "<NUM_LIT>", ")", ".", "float_p", ")", "{", "e", ".", "rotate_inputs_left", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "return", "e", ".", "map_to_unspecs", "(", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "unspec_cond_fcmla", "(", "rot", ")", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "int", "cmla", "=", "unspec_cmla", "(", "rot", ")", ";", "return", "e", ".", "map_to_unspecs", "(", "cmla", ",", "cmla", ",", "-", "<NUM_LIT>", ")", ";", "}", "<FIXE>" ]

[ "expand", "(", "function_expander", "&", "e", ")", "const", "OVERRIDE", "{", "<BUGS>", "int", "rot", "=", "INTVAL", "(", "e", ".", "args", "[", "<NUM_LIT>", "]", ")", ";", "e", ".", "args", ".", "or", "dered_remove", "(", "<NUM_LIT>", ")", ";", "int", "unspec", "=", "(", "rot", "==", "<NUM_LIT>", "?", "UNSPEC_COND_FCMLA", ":", "rot", "==", "<NUM_LIT>", "?", "UNSPEC_COND_FCMLA90", ":", "rot", "==", "<NUM_LIT>", "?", "UNSPEC_COND_FCMLA180", ":", "rot", "==", "<NUM_LIT>", "?", "UNSPEC_COND_FCMLA270", ":", "(", "gcc_unreachable", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "e", ".", "rotate_inputs_left", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "return", "e", ".", "map_to_unspecs", "(", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "unspec", ",", "<NUM_LIT>", ")", ";", "<BUGE>", "}", "}", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

11,074

[ "return", "DAG", ".", "getNode", "(", "ISD", "::", "MERGE_VALUES", ",", "dl", ",", "VTs", ",", "Value", ",", "Overflow", ")", ";" ]

[ "break", ";", "case", "ISD", "::", "USUBO", ":", "{", "Value", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "LHS", ",", "RHS", ")", ";", "Overflow", "=", "ConvertCarryFlagToBooleanCarry", "(", "Value", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "VT", ",", "DAG", ")", ";", "Overflow", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SUB", ",", "dl", ",", "MVT", "::", "i32", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ",", "Overflow", ")", ";", "break", ";", "}", "}" ]

LLVM

Hexagon

TD

stmt_completion

DSP

11,075

[ "<NUM_LIT>", ";" ]

[ "def", "C2_and", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pt4", ",", "PredRegs", ":", "$", "Ps4", ")", ",", "<STR_LIT>", ",", "tc_640086b5", ",", "TypeCR", ">", ",", "Enc_454a26", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]

LLVM

CSKY

TD

stmt_completion

CPU

11,076

[ "<NUM_LIT>", "}", "=", "indeximm2", ";" ]

[ "def", "JMPIX16", ":", "CSKY16Inst", "<", "AddrModeNone", ",", "(", "outs", ")", ",", "(", "ins", "mGPR", ":", "$", "rx", ",", "uimm2_jmpix", ":", "$", "indeximm2", ")", ",", "<STR_LIT>", ",", "[", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "rx", ";", "bits", "<", "<NUM_LIT>", ">", "indeximm2", ";", "let", "Inst", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rx", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "," ]

LLVM

ARM

TD

stmt_completion

CPU

11,077

[ "=", "RdaDest", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "RdaDest", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "bit_17", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]

GCC

aarch64

MD

next_suggestion

CPU

11,078

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Mips

TD

next_suggestion

CPU

11,079

[ "InstrItinClass", "Itinerary", "=", "itin", ";" ]

[ "class", "MSA_BIT_W_X_DESC_BASE", "<", "string", "instr_asm", ",", "SDPatternOperator", "OpNode", ",", "RegisterOperand", "ROWD", ",", "RegisterOperand", "ROWS", "=", "ROWD", ",", "InstrItinClass", "itin", "=", "NoItinerary", ">", "{", "dag", "OutOperandList", "=", "(", "outs", "ROWD", ":", "$", "wd", ")", ";", "dag", "InOperandList", "=", "(", "ins", "ROWS", ":", "$", "ws", ",", "uimm5", ":", "$", "m", ")", ";", "string", "AsmString", "=", "!", "strconcat", "(", "instr_asm", ",", "<STR_LIT>", ")", ";", "list", "<", "dag", ">", "Pattern", "=", "[", "(", "set", "ROWD", ":", "$", "wd", ",", "(", "OpNode", "ROWS", ":", "$", "ws", ",", "immZExt5", ":", "$", "m", ")", ")", "]", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

11,080

[ "let", "isBranch", "=", "<NUM_LIT>", ";" ]

[ "def", "J4_cmpgtui_tp0_jump_nt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "u5_0Imm", ":", "$", "II", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_3d495a39", ",", "TypeCJ", ">", ",", "Enc_14d27a", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";" ]

LLVM

AArch64

CPP

next_suggestion

CPU

11,081

[ "}" ]

[ "bool", "hasLSE2", "(", ")", "const", "{", "return", "HasLSE2", ";" ]

LLVM

Mips

CPP

code_generation

CPU

11,082

[ "unsigned", "MipsInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "(", "Opc", "==", "Mips", "::", "SW", ")", "||", "(", "Opc", "==", "Mips", "::", "SW_P8", ")", "||", "(", "Opc", "==", "Mips", "::", "SD", ")", "||", "(", "Opc", "==", "Mips", "::", "SD_P8", ")", "||", "(", "Opc", "==", "Mips", "::", "SWC1", ")", "||", "(", "Opc", "==", "Mips", "::", "SWC1_P8", ")", "||", "(", "Opc", "==", "Mips", "::", "SDC1", ")", "||", "(", "Opc", "==", "Mips", "::", "SDC164", ")", "||", "(", "Opc", "==", "Mips", "::", "SDC164_P8", ")", ")", "{", "if", "(", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", ")", "&&", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "&&", "(", "isZeroImm", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "}", "return", "<NUM_LIT>", ";", "}" ]

[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "the", "FrameIndex", "of", "the", "loaded", "stack", "slot", "." ]

GCC

i386

MD

next_suggestion

CPU

11,083

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

AArch64

TD

next_suggestion

CPU

11,084

[ "}" ]

[ "class", "BaseTwoOperandFPComparison", "<", "bit", "signalAllNans", ",", "RegisterClass", "regtype", ",", "string", "asm", ",", "list", "<", "dag", ">", "pat", ">", ":", "I", "<", "(", "outs", ")", ",", "(", "ins", "regtype", ":", "$", "Rn", ",", "regtype", ":", "$", "Rm", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "pat", ">", ",", "Sched", "<", "[", "WriteFCmp", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "signalAllNans", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

cris

MD

program_repair

MPU

11,085

[ "<FIXS>", "(", "define_insn", "<STR_LIT>", "<FIXE>", "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "minus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "\t", "<STR_LIT>", ")", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

11,086

[ "(", ")", "const", "{" ]

[ "ArrayRef", "<", "SGPRSpillVGPR", ">", "getSGPRSpillVGPRs" ]

LLVM

ARM

CPP

next_suggestion

CPU

11,087

[ "Phi", "->", "removeIncomingValue", "(", "(", "unsigned", ")", "<NUM_LIT>", ")", ";" ]

[ "Instruction", "*", "InsertionPoint", "=", "&", "cast", "<", "Instruction", ">", "(", "Phi", "->", "getIncomingBlock", "(", "LoopIncrement", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "->", "back", "(", ")", ")", ";", "Value", "*", "StartIndex", "=", "BinaryOperator", "::", "Create", "(", "(", "Instruction", "::", "BinaryOps", ")", "Opcode", ",", "Phi", "->", "getIncomingValue", "(", "LoopIncrement", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ",", "OffsSecondOperand", ",", "<STR_LIT>", "PushedOutMul", "<STR_LIT>", ",", "InsertionPoint", ")", ";", "Instruction", "*", "Product", "=", "BinaryOperator", "::", "Create", "(", "(", "Instruction", "::", "BinaryOps", ")", "Opcode", ",", "IncrementPerRound", ",", "OffsSecondOperand", ",", "<STR_LIT>", "Product", "<STR_LIT>", ",", "InsertionPoint", ")", ";", "Instruction", "*", "NewIncrement", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Add", ",", "Phi", ",", "Product", ",", "<STR_LIT>", "IncrementPushedOutMul", "<STR_LIT>", ",", "cast", "<", "Instruction", ">", "(", "Phi", "->", "getIncomingBlock", "(", "LoopIncrement", ")", "->", "back", "(", ")", ")", ".", "getPrevNode", "(", ")", ")", ";", "Phi", "->", "addIncoming", "(", "StartIndex", ",", "Phi", "->", "getIncomingBlock", "(", "LoopIncrement", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ";", "Phi", "->", "addIncoming", "(", "NewIncrement", ",", "Phi", "->", "getIncomingBlock", "(", "LoopIncrement", ")", ")", ";", "Phi", "->", "removeIncomingValue", "(", "(", "unsigned", ")", "<NUM_LIT>", ")", ";" ]

GCC

mips

CPP

program_repair

CPU

11,088

[ "<FIXS>", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ";", "<FIXE>" ]

[ "intm16_nsimm4_1", "(", "op", ",", "mode", ")", "rtx", "op", ";", "<BUGS>", "enum", "machine_mode", "mode", ";", "<BUGE>", "{", "return", "m16_check_op", "(", "op", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}" ]

GCC

i386

MD

stmt_completion

CPU

11,089

[ "<STR_LIT>", ")" ]

[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>" ]

GCC

mep

MD

next_suggestion

CPU

11,090

[ "<STR_LIT>", ")" ]

[ "(", "use", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]

GCC

i386

MD

next_suggestion

CPU

11,091

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

AArch64

CPP

next_suggestion

CPU

11,092

[ "}" ]

[ "static", "inline", "bool", "isAdvSIMDModImmType4", "(", "uint64_t", "Imm", ")", "{", "return", "(", "(", "Imm", ">>", "<NUM_LIT>", ")", "==", "(", "Imm", "&", "<NUM_LIT>", "ULL", ")", ")", "&&", "(", "(", "Imm", "&", "<NUM_LIT>", "ULL", ")", "==", "<NUM_LIT>", ")", ";" ]

GCC

i386

MD

program_repair

CPU

11,093

[ "<FIXS>", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]

[ "(", "vec_merge", ":", "VF_128", "(", "fma", ":", "VF_128", "(", "neg", ":", "VF_128", "<BUGS>", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "neg", ":", "VF_128", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "match_dup", "<NUM_LIT>", ")" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

11,094

[ "}" ]

[ "MachineIRBuilder", "B", "(", "*", "Root", ".", "getParent", "(", ")", ")", ";", "selectWMMAModsNegAbs", "(", "ModOpcode", ",", "Mods", ",", "EltsV2F16", ",", "Src", ",", "Root", ".", "getParent", "(", ")", ",", "*", "MRI", ")", ";", "}", "}", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "Src", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "Mods", ")", ";", "}", "}", "}", ";" ]

LLVM

AMDGPU

CPP

program_repair

GPU

11,095

[ "<FIXS>", "Inst", "->", "addImplicitDefUseOperands", "(", "*", "Inst", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ")", ";", "<FIXE>" ]

[ "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "}", "<BUGS>", "addDescImplicitUseDef", "(", "NewDesc", ",", "Inst", ")", ";", "<BUGE>", "if", "(", "Opcode", "==", "AMDGPU", "::", "S_BFE_I32", "||", "Opcode", "==", "AMDGPU", "::", "S_BFE_U32", ")", "{", "const", "MachineOperand", "&", "OffsetWidthOp", "=", "Inst", "->", "getOperand", "(", "<NUM_LIT>", ")", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

11,096

[ "break", ";" ]

[ "DecodeStatus", "AMDGPUDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes_", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "WS", ",", "raw_ostream", "&", "CS", ")", "const", "{", "CommentStream", "=", "&", "CS", ";", "bool", "IsSDWA", "=", "false", ";", "if", "(", "!", "STI", ".", "getFeatureBits", "(", ")", "[", "AMDGPU", "::", "FeatureGCN3Encoding", "]", ")", "report_fatal_error", "(", "<STR_LIT>", "Disassembly not yet supported for subtarget", "<STR_LIT>", ")", ";", "const", "unsigned", "MaxInstBytesNum", "=", "(", "std", "::", "min", ")", "(", "(", "size_t", ")", "<NUM_LIT>", ",", "Bytes_", ".", "size", "(", ")", ")", ";", "Bytes", "=", "Bytes_", ".", "slice", "(", "<NUM_LIT>", ",", "MaxInstBytesNum", ")", ";", "DecodeStatus", "Res", "=", "MCDisassembler", "::", "Fail", ";", "do", "{", "if", "(", "Bytes", ".", "size", "(", ")", ">=", "<NUM_LIT>", ")", "{", "const", "uint64_t", "QW", "=", "eatBytes", "<", "uint64_t", ">", "(", "Bytes", ")", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableDPP64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableSDWA64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "{", "IsSDWA", "=", "true", ";", "break", ";", "}", "Res", "=", "tryDecodeInst", "(", "DecoderTableSDWA964", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "{", "IsSDWA", "=", "true", ";", "break", ";", "}", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "AMDGPU", "::", "FeatureUnpackedD16VMem", "]", ")", "{", "Res", "=", "tryDecodeInst", "(", "DecoderTableGFX80_UNPACKED64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")" ]

LLVM

AArch64

CPP

stmt_completion

CPU

11,097

[ ";" ]

[ "break", ";", "case", "ISD", "::", "UREM", ":", "DivOpc", "=", "Is64bit", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "unsigned", "MSubOpc", "=", "Is64bit", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "Register", "Src0Reg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Src0Reg", ")", "return", "false", ";", "Register", "Src1Reg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Src1Reg", ")", "return", "false", ";", "const", "TargetRegisterClass", "*", "RC", "=", "(", "DestVT", "==", "MVT", "::", "i64", ")", "?", "&", "<STR_LIT>", "::", "<STR_LIT>", ":", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "Register", "QuotReg", "=", "fastEmitInst_rr", "(", "DivOpc", ",", "RC", ",", "Src0Reg", ",", "Src1Reg", ")", ";", "assert", "(", "QuotReg", "&&", "<STR_LIT>", "Unexpected DIV instruction emission failure.", "<STR_LIT>", ")", ";", "Register", "ResultReg", "=", "fastEmitInst_rrr", "(", "MSubOpc", ",", "RC", ",", "QuotReg", ",", "Src1Reg", ",", "Src0Reg", ")", ";", "updateValueMap", "(", "I", ",", "ResultReg", ")", ";", "return", "true" ]

LLVM

R600

CPP

next_suggestion

GPU

11,098

[ "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_VECTOR", ",", "SL", ",", "MVT", "::", "v2i32", ",", "Lo", ",", "Hi", ")", ";" ]

[ "SDValue", "Mul", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FMUL", ",", "SL", ",", "MVT", "::", "f64", ",", "Trunc", ",", "K0", ")", ";", "SDValue", "FloorMul", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FFLOOR", ",", "SL", ",", "MVT", "::", "f64", ",", "Mul", ")", ";", "SDValue", "Fma", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FMA", ",", "SL", ",", "MVT", "::", "f64", ",", "FloorMul", ",", "K1", ",", "Trunc", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "Signed", "?", "ISD", "::", "FP_TO_SINT", ":", "ISD", "::", "FP_TO_UINT", ",", "SL", ",", "MVT", "::", "i32", ",", "FloorMul", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FP_TO_UINT", ",", "SL", ",", "MVT", "::", "i32", ",", "Fma", ")", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

11,099

[ "ZPR16", ">", ";" ]

[ "def", "_H", ":", "sve_int_un_pred_arit", "<", "<NUM_LIT>", ",", "{", "opc", ",", "<NUM_LIT>", "}", ",", "asm", "," ]