Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
XCore
CPP
next_suggestion
MPU
10,900
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "XCoreISD::MACCU", "<STR_LIT>", ";" ]
[ "switch", "(", "Opcode", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "XCoreISD::BL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "XCoreISD::PCRelativeWrapper", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "XCoreISD::DPRelativeWrapper", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "XCoreISD::CPRelativeWrapper", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "XCoreISD::LDWSP", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "XCoreISD::STWSP", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "XCoreISD::RETSP", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "XCoreISD::LADD", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "XCoreISD::LSUB", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "XCoreISD::LMUL", "<STR_LIT>", ";" ]
GCC
i386
MD
stmt_completion
CPU
10,901
[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "any_fix", ":", "V2DI", "(", "vec_select", ":", "V2SF", "(", "match_operand", ":", "V4SF" ]
GCC
mips
CPP
code_generation
CPU
10,902
[ "static", "int", "mips_multipass_dfa_lookahead", "(", "void", ")", "{", "if", "(", "TUNE_SB1", ")", "return", "<NUM_LIT>", ";", "if", "(", "TUNE_LOONGSON_2EF", "||", "TUNE_GS464", "||", "TUNE_GS464E", ")", "return", "<NUM_LIT>", ";", "if", "(", "TUNE_OCTEON", "||", "TUNE_GS264E", ")", "return", "<NUM_LIT>", ";", "if", "(", "TUNE_P5600", "||", "TUNE_P6600", "||", "TUNE_I6400", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "}" ]
[ "Implements", "TARGET_SCHED_FIRST_CYCLE_MULTIPASS_DFA_LOOKAHEAD", ".", "This", "should", "be", "as", "wide", "as", "the", "scheduling", "freedom", "in", "the", "DFA", "." ]
LLVM
CellSPU
TD
stmt_completion
MPU
10,903
[ ">", ";" ]
[ "def", "v4f32", ":", "StoreXFormVec", "<", "v4f32" ]
GCC
arm
CPP
code_generation
CPU
10,904
[ "void", "neon_expand_vector_init", "(", "rtx", "target", ",", "rtx", "vals", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "target", ")", ";", "machine_mode", "inner_mode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "int", "n_elts", "=", "GET_MODE_NUNITS", "(", "mode", ")", ";", "int", "n_var", "=", "<NUM_LIT>", ",", "one_var", "=", "-", "<NUM_LIT>", ";", "bool", "all_same", "=", "true", ";", "rtx", "x", ",", "mem", ";", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "n_elts", ";", "++", "i", ")", "{", "x", "=", "XVECEXP", "(", "vals", ",", "<NUM_LIT>", ",", "i", ")", ";", "if", "(", "!", "CONSTANT_P", "(", "x", ")", ")", "++", "n_var", ",", "one_var", "=", "i", ";", "if", "(", "i", ">", "<NUM_LIT>", "&&", "!", "rtx_equal_p", "(", "x", ",", "XVECEXP", "(", "vals", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", "all_same", "=", "false", ";", "}", "if", "(", "n_var", "==", "<NUM_LIT>", ")", "{", "rtx", "constant", "=", "neon_make_constant", "(", "vals", ")", ";", "if", "(", "constant", "!=", "NULL_RTX", ")", "{", "emit_move_insn", "(", "target", ",", "constant", ")", ";", "return", ";", "}", "}", "if", "(", "all_same", "&&", "GET_MODE_SIZE", "(", "inner_mode", ")", "<=", "<NUM_LIT>", ")", "{", "x", "=", "copy_to_mode_reg", "(", "inner_mode", ",", "XVECEXP", "(", "vals", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "target", ",", "gen_vec_duplicate", "(", "mode", ",", "x", ")", ")", ")", ";", "return", ";", "}", "if", "(", "n_var", "==", "<NUM_LIT>", ")", "{", "rtx", "copy", "=", "copy_rtx", "(", "vals", ")", ";", "rtx", "index", "=", "GEN_INT", "(", "one_var", ")", ";", "XVECEXP", "(", "copy", ",", "<NUM_LIT>", ",", "one_var", ")", "=", "XVECEXP", "(", "vals", ",", "<NUM_LIT>", ",", "(", "one_var", "+", "<NUM_LIT>", ")", "%", "n_elts", ")", ";", "neon_expand_vector_init", "(", "target", ",", "copy", ")", ";", "x", "=", "copy_to_mode_reg", "(", "inner_mode", ",", "XVECEXP", "(", "vals", ",", "<NUM_LIT>", ",", "one_var", ")", ")", ";", "switch", "(", "mode", ")", "{", "case", "E_V8QImode", ":", "emit_insn", "(", "gen_neon_vset_lanev8qi", "(", "target", ",", "x", ",", "target", ",", "index", ")", ")", ";", "break", ";", "case", "E_V16QImode", ":", "emit_insn", "(", "gen_neon_vset_lanev16qi", "(", "target", ",", "x", ",", "target", ",", "index", ")", ")", ";", "break", ";", "case", "E_V4HImode", ":", "emit_insn", "(", "gen_neon_vset_lanev4hi", "(", "target", ",", "x", ",", "target", ",", "index", ")", ")", ";", "break", ";", "case", "E_V8HImode", ":", "emit_insn", "(", "gen_neon_vset_lanev8hi", "(", "target", ",", "x", ",", "target", ",", "index", ")", ")", ";", "break", ";", "case", "E_V2SImode", ":", "emit_insn", "(", "gen_neon_vset_lanev2si", "(", "target", ",", "x", ",", "target", ",", "index", ")", ")", ";", "break", ";", "case", "E_V4SImode", ":", "emit_insn", "(", "gen_neon_vset_lanev4si", "(", "target", ",", "x", ",", "target", ",", "index", ")", ")", ";", "break", ";", "case", "E_V2SFmode", ":", "emit_insn", "(", "gen_neon_vset_lanev2sf", "(", "target", ",", "x", ",", "target", ",", "index", ")", ")", ";", "break", ";", "case", "E_V4SFmode", ":", "emit_insn", "(", "gen_neon_vset_lanev4sf", "(", "target", ",", "x", ",", "target", ",", "index", ")", ")", ";", "break", ";", "case", "E_V2DImode", ":", "emit_insn", "(", "gen_neon_vset_lanev2di", "(", "target", ",", "x", ",", "target", ",", "index", ")", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "return", ";", "}", "mem", "=", "assign_stack_temp", "(", "mode", ",", "GET_MODE_SIZE", "(", "mode", ")", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "n_elts", ";", "i", "++", ")", "emit_move_insn", "(", "adjust_address_nv", "(", "mem", ",", "inner_mode", ",", "i", "*", "GET_MODE_SIZE", "(", "inner_mode", ")", ")", ",", "XVECEXP", "(", "vals", ",", "<NUM_LIT>", ",", "i", ")", ")", ";", "emit_move_insn", "(", "target", ",", "mem", ")", ";", "}" ]
[ "Initialize", "vector", "TARGET", "to", "VALS", "." ]
LLVM
AArch64
CPP
stmt_completion
CPU
10,905
[ "||", "parseImmExpr", "(", "Offset", ")", ")", "return", "true", ";" ]
[ "unsigned", "Reg", ";", "int64_t", "Offset", ";", "if", "(", "parseRegisterInRange", "(", "Reg", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", "||", "parseComma", "(", ")" ]
LLVM
PowerPC
CPP
stmt_completion
CPU
10,906
[ "TSInfo", ";" ]
[ "return", "&" ]
LLVM
Hexagon
TD
next_suggestion
DSP
10,907
[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]
[ "def", "L4_loadbsw4_ur", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "u2_0Imm", ":", "$", "Ii", ",", "u32_0Imm", ":", "$", "II", ")", ",", "<STR_LIT>", ",", "tc_bab0eed9", ",", "TypeLD", ">", ",", "Enc_6185fe", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseLongOffset", ";", "let", "accessSize", "=", "WordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isExtended", "=", "<NUM_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "DecoderNamespace", "=", "<STR_LIT>", ";" ]
LLVM
AArch64
TD
stmt_completion
CPU
10,908
[ "<STR_LIT>", ";" ]
[ "let", "Name", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
10,909
[ "PackedAddrs", ".", "push_back", "(", "B", ".", "buildBuildVector", "(", "V2S16", ",", "{", "AddrReg", ",", "B", ".", "buildUndef", "(", "S16", ")", ".", "getReg", "(", "<NUM_LIT>", ")", "}", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";" ]
[ "Register", "AddrReg", "=", "SrcOp", ".", "getReg", "(", ")", ";", "if", "(", "I", "<", "DimIdx", ")", "{", "AddrReg", "=", "B", ".", "buildBitcast", "(", "V2S16", ",", "AddrReg", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "PackedAddrs", ".", "push_back", "(", "AddrReg", ")", ";", "}", "else", "{", "if", "(", "(", "(", "I", "+", "<NUM_LIT>", ")", ">=", "(", "AddrIdx", "+", "NumVAddrs", ")", ")", "||", "(", "(", "NumGradients", "/", "<NUM_LIT>", ")", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "(", "I", "==", "DimIdx", "+", "(", "NumGradients", "/", "<NUM_LIT>", ")", "-", "<NUM_LIT>", "||", "I", "==", "DimIdx", "+", "NumGradients", "-", "<NUM_LIT>", ")", ")", "||", "!", "MI", ".", "getOperand", "(", "I", "+", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "{" ]
LLVM
AArch64
CPP
stmt_completion
CPU
10,910
[ "*", "Scale", ";" ]
[ "uint64_t", "Val", "=", "MCE", "->", "getValue", "(", ")", ";", "uint64_t", "MaxVal", "=", "(", "(", "uint64_t", "(", "<NUM_LIT>", ")", "<<", "Bits", ")", "-", "<NUM_LIT>", ")" ]
LLVM
Hexagon
CPP
stmt_completion
DSP
10,911
[ ":" ]
[ "case", "Hexagon", "::", "LDrih_indexed_cNotPt", ":", "case", "Hexagon", "::", "LDrib_cPt", ":", "case", "Hexagon", "::", "LDrib_cNotPt", ":", "case", "Hexagon", "::", "LDrib_indexed_cPt", ":", "case", "Hexagon", "::", "LDrib_indexed_cNotPt", ":", "case", "Hexagon", "::", "LDriuh_cPt", ":", "case", "Hexagon", "::", "LDriuh_cNotPt", ":", "case", "Hexagon", "::", "LDriuh_indexed_cPt", ":", "case", "Hexagon", "::", "LDriuh_indexed_cNotPt", ":", "case", "Hexagon", "::", "LDriub_cPt", ":", "case", "Hexagon", "::", "LDriub_cNotPt", ":", "case", "Hexagon", "::", "LDriub_indexed_cPt", ":", "case", "Hexagon", "::", "LDriub_indexed_cNotPt", ":", "return", "true", ";", "case", "Hexagon", "::", "POST_LDrid_cPt", ":", "case", "Hexagon", "::", "POST_LDrid_cNotPt", ":", "case", "Hexagon", "::", "POST_LDriw_cPt", ":", "case", "Hexagon", "::", "POST_LDriw_cNotPt", ":", "case", "Hexagon", "::", "POST_LDrih_cPt", ":", "case", "Hexagon", "::", "POST_LDrih_cNotPt", ":", "case", "Hexagon", "::", "POST_LDrib_cPt", ":", "case", "Hexagon", "::", "POST_LDrib_cNotPt", ":", "case", "Hexagon", "::", "POST_LDriuh_cPt", ":", "case", "Hexagon", "::", "POST_LDriuh_cNotPt" ]
LLVM
AArch64
CPP
next_suggestion
CPU
10,912
[ "}" ]
[ "}", "if", "(", "TT", ".", "isOSBinFormatCOFF", "(", ")", ")", "return", "<STR_LIT>", "e-m:w-p:64:64-i32:32-i64:64-i128:128-n32:64-S128", "<STR_LIT>", ";", "std", "::", "string", "Endian", "=", "LittleEndian", "?", "<STR_LIT>", "e", "<STR_LIT>", ":", "<STR_LIT>", "E", "<STR_LIT>", ";", "std", "::", "string", "Ptr32", "=", "TT", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUILP32", "?", "<STR_LIT>", "-p:32:32", "<STR_LIT>", ":", "<STR_LIT>", "<STR_LIT>", ";", "return", "Endian", "+", "<STR_LIT>", "-m:e", "<STR_LIT>", "+", "Ptr32", "+", "<STR_LIT>", "-i8:8:32-i16:16:32-i64:64-i128:128-n32:64-S128", "<STR_LIT>", ";" ]
LLVM
Hexagon
TD
stmt_completion
DSP
10,913
[ "(", "C2_tfrrp", "(", "i32", "$", "Rs", ")", ")", ")", ">", ";" ]
[ "def", "I32toI1", ":", "OutPatFrag", "<", "(", "ops", "node", ":", "$", "Rs", ")", ",", "(", "i1" ]
GCC
rs6000
CPP
next_suggestion
CPU
10,914
[ "(", "void", ")", "rs6000_option_override_internal", "(", "false", ")", ";" ]
[ "opts", "->", "x_rs6000_isa_flags", "=", "ptr", "->", "x_rs6000_isa_flags", ";", "opts", "->", "x_rs6000_isa_flags_explicit", "=", "ptr", "->", "x_rs6000_isa_flags_explicit", ";" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
10,915
[ "const", "{" ]
[ "bool", "useFlatForGlobal", "(", ")" ]
LLVM
PIC16
CPP
stmt_completion
MPU
10,916
[ "ThePIC16Target", ")", ";" ]
[ "void", "LLVMInitializePIC16Target", "(", ")", "{", "RegisterTargetMachine", "<", "PIC16TargetMachine", ">", "X", "(" ]
GCC
i386
MD
program_repair
CPU
10,917
[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]
[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_split", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
PowerPC
CPP
stmt_completion
CPU
10,918
[ ")", ";" ]
[ "static", "DecodeStatus", "decodeMemRIXOperands", "(", "MCInst", "&", "Inst", ",", "uint64_t", "Imm", ",", "int64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "uint64_t", "Base", "=", "Imm", ">>", "<NUM_LIT>", ";", "uint64_t", "Disp", "=", "Imm", "&", "<NUM_LIT>", ";", "assert", "(", "Base", "<", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid base register", "<STR_LIT>" ]
GCC
loongarch
MD
stmt_completion
CPU
10,919
[ "]", ")" ]
[ "(", "define_mode_iterator", "ILASX_HB", "[", "V16HI", "V32QI" ]
GCC
nios2
CPP
next_suggestion
MPU
10,920
[ "}" ]
[ "static", "bool", "nios2_small_section_name_p", "(", "const", "char", "*", "section", ")", "{", "return", "(", "strcmp", "(", "section", ",", "<STR_LIT>", ".sbss", "<STR_LIT>", ")", "==", "<NUM_LIT>", "||", "strncmp", "(", "section", ",", "<STR_LIT>", ".sbss.", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "||", "strcmp", "(", "section", ",", "<STR_LIT>", ".sdata", "<STR_LIT>", ")", "==", "<NUM_LIT>", "||", "strncmp", "(", "section", ",", "<STR_LIT>", ".sdata.", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";" ]
LLVM
ARM
CPP
stmt_completion
CPU
10,921
[ "MIB", ")", ";" ]
[ "void", "llvm", "::", "addUnpredicatedMveVpredROp", "(", "MachineInstrBuilder", "&", "MIB", ",", "Register", "DestReg", ")", "{", "addUnpredicatedMveVpredNOp", "(" ]
LLVM
X86
CPP
program_repair
CPU
10,922
[ "<FIXS>", "LiveUnits", ".", "init", "(", "TII", "->", "getRegisterInfo", "(", ")", ")", ";", "<FIXE>" ]
[ "MBFI", "=", "(", "PSI", "&&", "PSI", "->", "hasProfileSummary", "(", ")", ")", "?", "&", "getAnalysis", "LazyMachineBlockFrequencyInfoPass", ">", "(", ")", ".", "getBFI", "(", ")", ":", "nullptr", ";", "<BUGS>", "LiveRegs", ".", "init", "(", "TII", "->", "getRegisterInfo", "(", ")", ")", ";", "<BUGE>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Start X86FixupBWInsts\\n", "<STR_LIT>", ";", ")", ";" ]
LLVM
AArch64
TD
next_suggestion
CPU
10,923
[ "}" ]
[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "MovImm64ShifterOperand", ";" ]
GCC
csky
CPP
next_suggestion
CPU
10,924
[ "return", "offset", ";" ]
[ "offset", "=", "cfun", "->", "machine", "->", "arg_offset", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "to", "==", "FRAME_POINTER_REGNUM", "||", "to", "==", "HARD_FRAME_POINTER_REGNUM", ")", "offset", "-=", "cfun", "->", "machine", "->", "reg_offset", ";" ]
GCC
i386
CPP
stmt_completion
CPU
10,925
[ ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]
[ "return", "(", "_", "_", "m256d", ")", "_", "_", "builtin_ia32_sqrtpd256_mask", "(", "(", "_", "_", "v4df", ")", "_", "_", "A", ",", "(", "_", "_", "v4df", ")", "_", "_", "W" ]
GCC
rs6000
CPP
next_suggestion
CPU
10,926
[ "else", "if", "(", "reg_classes_intersect_p", "(", "rclass", ",", "ALTIVEC_REGS", ")", ")", "ret", "=", "<NUM_LIT>", "*", "hard_regno_nregs", "[", "FIRST_ALTIVEC_REGNO", "]", "[", "mode", "]", ";" ]
[ "if", "(", "TARGET_DEBUG_COST", ")", "dbg_cost_ctrl", "++", ";", "if", "(", "reg_classes_intersect_p", "(", "rclass", ",", "GENERAL_REGS", ")", ")", "ret", "=", "<NUM_LIT>", "*", "hard_regno_nregs", "[", "<NUM_LIT>", "]", "[", "mode", "]", ";", "else", "if", "(", "(", "reg_classes_intersect_p", "(", "rclass", ",", "FLOAT_REGS", ")", "||", "reg_classes_intersect_p", "(", "rclass", ",", "VSX_REGS", ")", ")", ")", "ret", "=", "<NUM_LIT>", "*", "hard_regno_nregs", "[", "<NUM_LIT>", "]", "[", "mode", "]", ";" ]
GCC
sparc
MD
stmt_completion
CPU
10,927
[ ")", ")", "]" ]
[ "(", "define_expand", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "reg", ":", "CCV", "CC_REG", ")", "(", "compare", ":", "CCV", "(", "plus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_ADDV", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", ")", "(", "set", "(", "pc", ")", "(", "if_then_else", "(", "ne", "(", "reg", ":", "CCV", "CC_REG", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", ")", ")", "(", "pc", ")" ]
GCC
s390
MD
stmt_completion
MPU
10,928
[ "<STR_LIT>", ")", "]", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]
LLVM
AMDGPU
TD
stmt_completion
GPU
10,929
[ ";" ]
[ "let", "simm16", "=", "<NUM_LIT>", ";", "let", "fixed_imm", "=", "<NUM_LIT>" ]
GCC
ia64
CPP
next_suggestion
CPU
10,930
[ "if", "(", "is_attribute_p", "(", "<STR_LIT>", "common_object", "<STR_LIT>", ",", "attr_id", ")", ")", "return", "true", ";" ]
[ "static", "bool", "ia64_attribute_takes_identifier_p", "(", "const_tree", "attr_id", ")", "{", "if", "(", "is_attribute_p", "(", "<STR_LIT>", "model", "<STR_LIT>", ",", "attr_id", ")", ")", "return", "true", ";" ]
GCC
i386
MD
next_suggestion
CPU
10,931
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_merge", ":", "V2DF", "(", "sqrt", ":", "V2DF", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
AArch64
TD
next_suggestion
CPU
10,932
[ "}" ]
[ "def", "KryoWrite_2cyc_XY_noRSV_149ln", ":", "SchedWriteRes", "<", "[", "KryoUnitXY", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]
GCC
aarch64
CPP
code_generation
CPU
10,933
[ "static", "void", "aarch64_pushwb_single_reg", "(", "machine_mode", "mode", ",", "unsigned", "regno", ",", "HOST_WIDE_INT", "adjustment", ")", "{", "rtx", "base_rtx", "=", "stack_pointer_rtx", ";", "rtx", "insn", ",", "reg", ",", "mem", ";", "reg", "=", "gen_rtx_REG", "(", "mode", ",", "regno", ")", ";", "mem", "=", "gen_rtx_PRE_MODIFY", "(", "Pmode", ",", "base_rtx", ",", "plus_constant", "(", "Pmode", ",", "base_rtx", ",", "-", "adjustment", ")", ")", ";", "mem", "=", "gen_frame_mem", "(", "mode", ",", "mem", ")", ";", "insn", "=", "emit_move_insn", "(", "mem", ",", "reg", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}" ]
[ "Push", "the", "register", "number", "REGNO", "of", "mode", "MODE", "to", "the", "stack", "with", "write-back", "adjusting", "the", "stack", "by", "ADJUSTMENT", "." ]
LLVM
AArch64
CPP
next_suggestion
CPU
10,934
[ "}" ]
[ "if", "(", "NZCVDead", "&&", "NZCVDeadAtCurrInstr", "&&", "II", ".", "definesRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "{", "unsigned", "NewOpc", "=", "getNonFlagSettingVariant", "(", "II", ".", "getOpcode", "(", ")", ")", ";", "int", "DeadNZCVIdx", "=", "II", ".", "findRegisterDefOperandIdx", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "DeadNZCVIdx", "!=", "-", "<NUM_LIT>", ")", "{", "if", "(", "InsideCmpRange", "&&", "NewOpc", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Post-select optimizer: converting flag-setting ", "<STR_LIT>", "<STR_LIT>", "op in fcmp range: ", "<STR_LIT>", "<<", "II", ")", ";", "II", ".", "setDesc", "(", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "II", ".", "RemoveOperand", "(", "DeadNZCVIdx", ")", ";", "constrainOperandRegClass", "(", "MF", ",", "*", "TRI", ",", "MRI", ",", "*", "TII", ",", "*", "RBI", ",", "II", ",", "II", ".", "getDesc", "(", ")", ",", "II", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "Changed", "|=", "true", ";", "}", "else", "{", "II", ".", "getOperand", "(", "DeadNZCVIdx", ")", ".", "setIsDead", "(", ")", ";", "}" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
10,935
[ "<NUM_LIT>", ")", ",", "UnmergeRayDir", ".", "getReg", "(", "<NUM_LIT>", ")", "}", ")", ";" ]
[ "Register", "RayOrigin", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "RayDir", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "RayInvDir", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "TDescr", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "IsA16", "=", "MRI", ".", "getType", "(", "RayDir", ")", ".", "getElementType", "(", ")", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ";", "bool", "Is64", "=", "MRI", ".", "getType", "(", "NodePtr", ")", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ";", "unsigned", "Opcode", "=", "IsA16", "?", "Is64", "?", "AMDGPU", "::", "IMAGE_BVH64_INTERSECT_RAY_a16_nsa", ":", "AMDGPU", "::", "IMAGE_BVH_INTERSECT_RAY_a16_nsa", ":", "Is64", "?", "AMDGPU", "::", "IMAGE_BVH64_INTERSECT_RAY_nsa", ":", "AMDGPU", "::", "IMAGE_BVH_INTERSECT_RAY_nsa", ";", "SmallVector", "<", "Register", ",", "<NUM_LIT>", ">", "Ops", ";", "if", "(", "Is64", ")", "{", "auto", "Unmerge", "=", "B", ".", "buildUnmerge", "(", "{", "S32", ",", "S32", "}", ",", "NodePtr", ")", ";", "Ops", ".", "push_back", "(", "Unmerge", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "Unmerge", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "Ops", ".", "push_back", "(", "NodePtr", ")", ";", "}", "Ops", ".", "push_back", "(", "RayExtent", ")", ";", "auto", "packLanes", "=", "[", "&", "Ops", ",", "&", "S32", ",", "&", "B", "]", "(", "Register", "Src", ")", "{", "auto", "Unmerge", "=", "B", ".", "buildUnmerge", "(", "{", "S32", ",", "S32", ",", "S32", ",", "S32", "}", ",", "Src", ")", ";", "Ops", ".", "push_back", "(", "Unmerge", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "Unmerge", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "Unmerge", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "}", ";", "packLanes", "(", "RayOrigin", ")", ";", "if", "(", "IsA16", ")", "{", "auto", "UnmergeRayDir", "=", "B", ".", "buildUnmerge", "(", "{", "S16", ",", "S16", ",", "S16", ",", "S16", "}", ",", "RayDir", ")", ";", "auto", "UnmergeRayInvDir", "=", "B", ".", "buildUnmerge", "(", "{", "S16", ",", "S16", ",", "S16", ",", "S16", "}", ",", "RayInvDir", ")", ";", "Register", "R1", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S32", ")", ";", "Register", "R2", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S32", ")", ";", "Register", "R3", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S32", ")", ";", "B", ".", "buildMerge", "(", "R1", ",", "{", "UnmergeRayDir", ".", "getReg", "(" ]
LLVM
AArch64
TD
next_suggestion
CPU
10,936
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt", ";" ]
[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "Rt", ";", "bits", "<", "<NUM_LIT>", ">", "bit_off", ";", "bits", "<", "<NUM_LIT>", ">", "target", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "bit_off", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "target", ";" ]
GCC
arm
MD
next_suggestion
CPU
10,937
[ "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM
Hexagon
TD
next_suggestion
DSP
10,938
[ "let", "isCommutable", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";" ]
GCC
sparc
MD
program_repair
CPU
10,939
[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]
[ "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
AArch64
CPP
program_repair
CPU
10,940
[ "<FIXS>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Mov", ")", ";", "<FIXE>" ]
[ "SDValue", "Mov", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MovTy", ",", "DAG", ".", "getConstant", "(", "CnstVal", ",", "MVT", "::", "i32", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ")", ";", "<BUGS>", "return", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "VT", ",", "Mov", ")", ";", "<BUGE>", "}", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "CnstVal", ")", ")", "{" ]
GCC
mips
MD
stmt_completion
CPU
10,941
[ "<STR_LIT>", ")", "]", ")" ]
[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t" ]
GCC
aarch64
MD
stmt_completion
CPU
10,942
[ "popcount", "]", ")" ]
[ "(", "define_code_iterator", "SVE_INT_UNARY", "[", "neg", "not" ]
GCC
i386
CPP
program_repair
CPU
10,943
[ "<FIXS>", "if", "(", "JUMP_P", "(", "insn", ")", "||", "CALL_P", "(", "insn", ")", ")", "<FIXE>" ]
[ "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "<STR_LIT>", "Insn %i estimated to %i bytes\\n", "<STR_LIT>", ",", "INSN_UID", "(", "insn", ")", ",", "min_size", ")", ";", "<BUGS>", "if", "(", "(", "JUMP_P", "(", "insn", ")", "&&", "!", "JUMP_TABLE_DATA_P", "(", "insn", ")", ")", "||", "CALL_P", "(", "insn", ")", ")", "<BUGE>", "njumps", "++", ";", "elsecontinue", ";" ]
LLVM
CellSPU
TD
stmt_completion
MPU
10,944
[ ")", ",", "[", "]", ">", ",", "RegConstraint", "<", "<STR_LIT>", ">", ",", "NoEncode", "<", "<STR_LIT>", ">", ";" ]
[ "class", "SFXVecInst", "<", "ValueType", "vectype", ">", ":", "SFXInst", "<", "(", "outs", "VECREG", ":", "$", "rT", ")", ",", "(", "ins", "VECREG", ":", "$", "rA", ",", "VECREG", ":", "$", "rB", ",", "VECREG", ":", "$", "rCarry" ]
GCC
gcn
MD
program_repair
GPU
10,945
[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]
[ "[", "(", "match_operand", ":", "V_noHI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_MOV_DPP_SHR", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "{", "return", "gcn_expand_dpp_shr_insn", "(", "MODE", ">", "mode", ",", "<STR_LIT>", ",", "UNSPEC_MOV_DPP_SHR", ",", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
10,946
[ "}" ]
[ "if", "(", "LS1", ".", "isProperty", "(", ")", ")", "{", "if", "(", "LS1", ".", "properties", "(", ")", "&", "ConstantProperties", "::", "Zero", ")", "return", "!", "(", "Result", "=", "LS2", ")", ".", "isBottom", "(", ")", ";", "return", "false", ";", "}", "if", "(", "LS2", ".", "isProperty", "(", ")", ")", "{", "if", "(", "LS2", ".", "properties", "(", ")", "&", "ConstantProperties", "::", "Zero", ")", "return", "!", "(", "Result", "=", "LS1", ")", ".", "isBottom", "(", ")", ";", "return", "false", ";", "}", "APInt", "A", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "LS2", ".", "size", "(", ")", ";", "++", "i", ")", "{", "LatticeCell", "RC", ";", "bool", "Eval", "=", "constToInt", "(", "LS2", ".", "Values", "[", "i", "]", ",", "A", ")", "&&", "evaluateXORri", "(", "R1", ",", "A", ",", "Inputs", ",", "RC", ")", ";", "if", "(", "!", "Eval", ")", "return", "false", ";", "Result", ".", "meet", "(", "RC", ")", ";", "}", "return", "!", "Result", ".", "isBottom", "(", ")", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
10,947
[ "bits", "<", "<NUM_LIT>", ">", "Ry32", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Ru32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ru32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC
i386
CPP
program_repair
CPU
10,948
[ "<FIXS>", "const", "struct", "builtin_description", "*", "d", ";", "<FIXE>" ]
[ "static", "rtxix86_expand_sse_comi", "(", "d", ",", "arglist", ",", "target", ")", "<BUGS>", "struct", "builtin_description", "*", "d", ";", "<BUGE>", "tree", "arglist", ";", "rtx", "target", ";", "{" ]
GCC
aarch64
MD
stmt_completion
CPU
10,949
[ ")" ]
[ "(", "define_int_attr", "sve_fmla_op", "[", "(", "UNSPEC_COND_FMLA", "<STR_LIT>", ")", "(", "UNSPEC_COND_FMLS", "<STR_LIT>", ")", "(", "UNSPEC_COND_FNMLA", "<STR_LIT>" ]
LLVM
ARM64
TD
next_suggestion
CPU
10,950
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "base", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC
i386
CPP
next_suggestion
CPU
10,951
[ "return", "ret", ";" ]
[ "emit_move_insn", "(", "ret", ",", "GEN_INT", "(", "INTVAL", "(", "op", ")", "&", "<NUM_LIT>", ")", ")", ";", "emit_insn", "(", "gen_ashlsi3", "(", "ret", ",", "ret", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "return", "gen_lowpart", "(", "SFmode", ",", "ret", ")", ";", "}", "ret", "=", "gen_reg_rtx", "(", "SFmode", ")", ";", "emit_insn", "(", "gen_extendbfsf2_1", "(", "ret", ",", "force_reg", "(", "BFmode", ",", "val", ")", ")", ")", ";" ]
LLVM
ARM64
TD
stmt_completion
CPU
10,952
[ "imm4", ";" ]
[ "class", "BaseSIMDMov", "<", "bit", "Q", ",", "string", "size", ",", "bits", "<", "<NUM_LIT>", ">", "imm4", ",", "RegisterClass", "regtype", ",", "Operand", "idxtype", ",", "string", "asm", ",", "list", "<", "dag", ">", "pattern", ">", ":", "BaseSIMDInsDup", "<", "Q", ",", "<NUM_LIT>", ",", "(", "outs", "regtype", ":", "$", "Rd", ")", ",", "(", "ins", "V128", ":", "$", "Rn", ",", "idxtype", ":", "$", "idx", ")", ",", "asm", ",", "<STR_LIT>", "#", "size", "#", "<STR_LIT>", "#", "<STR_LIT>", "#", "size", "#", "<STR_LIT>", ",", "<STR_LIT>", ",", "pattern", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]
LLVM
AArch64
CPP
stmt_completion
CPU
10,953
[ ",", "getImm", "(", ")", ")", ";" ]
[ "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "MCE", ")", "addExpr", "(", "Inst" ]
GCC
i386
CPP
stmt_completion
CPU
10,954
[ "(", "_", "_", "mmask16", ")", "-", "<NUM_LIT>", ",", "_", "_", "R", ")", ";" ]
[ "return", "(", "_", "_", "m512", ")", "_", "_", "builtin_ia32_vfmsubps512_mask", "(", "(", "_", "_", "v16sf", ")", "_", "_", "A", ",", "(", "_", "_", "v16sf", ")", "_", "_", "B", ",", "(", "_", "_", "v16sf", ")", "_", "_", "C", "," ]
LLVM
Hexagon
TD
stmt_completion
DSP
10,955
[ "<NUM_LIT>", "}", ";" ]
[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{" ]
LLVM
M68k
TD
next_suggestion
MPU
10,956
[ "let", "Value", "{", "<NUM_LIT>", "}", "=", "b5", ";" ]
[ "class", "MxBead", "<", "bits", "<", "<NUM_LIT>", ">", "type", ",", "bit", "b4", "=", "<NUM_LIT>", ",", "bit", "b5", "=", "<NUM_LIT>", ",", "bit", "b6", "=", "<NUM_LIT>", ",", "bit", "b7", "=", "<NUM_LIT>", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Value", "=", "<NUM_LIT>", ";", "let", "Value", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "type", ";", "let", "Value", "{", "<NUM_LIT>", "}", "=", "b4", ";" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
10,957
[ "if", "(", "NeedsLiveMask", "||", "(", "GlobalFlags", "&", "StateWQM", ")", ")", "{" ]
[ "XorOpc", "=", "AMDGPU", "::", "S_XOR_B32", ";", "AndSaveExecOpc", "=", "AMDGPU", "::", "S_AND_SAVEEXEC_B32", ";", "OrSaveExecOpc", "=", "AMDGPU", "::", "S_OR_SAVEEXEC_B32", ";", "WQMOpc", "=", "AMDGPU", "::", "S_WQM_B32", ";", "Exec", "=", "AMDGPU", "::", "EXEC_LO", ";", "}", "else", "{", "AndOpc", "=", "AMDGPU", "::", "S_AND_B64", ";", "AndN2Opc", "=", "AMDGPU", "::", "S_ANDN2_B64", ";", "XorOpc", "=", "AMDGPU", "::", "S_XOR_B64", ";", "AndSaveExecOpc", "=", "AMDGPU", "::", "S_AND_SAVEEXEC_B64", ";", "OrSaveExecOpc", "=", "AMDGPU", "::", "S_OR_SAVEEXEC_B64", ";", "WQMOpc", "=", "AMDGPU", "::", "S_WQM_B64", ";", "Exec", "=", "AMDGPU", "::", "EXEC", ";", "}", "const", "char", "GlobalFlags", "=", "analyzeFunction", "(", "MF", ")", ";", "const", "bool", "NeedsLiveMask", "=", "!", "(", "KillInstrs", ".", "empty", "(", ")", "&&", "LiveMaskQueries", ".", "empty", "(", ")", ")", ";", "LiveMaskReg", "=", "Exec", ";", "if", "(", "!", "(", "GlobalFlags", "&", "(", "StateWQM", "|", "StateStrict", ")", ")", "&&", "LowerToCopyInstrs", ".", "empty", "(", ")", "&&", "LowerToMovInstrs", ".", "empty", "(", ")", "&&", "KillInstrs", ".", "empty", "(", ")", ")", "{", "lowerLiveMaskQueries", "(", ")", ";", "return", "!", "LiveMaskQueries", ".", "empty", "(", ")", ";", "}", "MachineBasicBlock", "&", "Entry", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "EntryMI", "=", "Entry", ".", "getFirstNonPHI", "(", ")", ";" ]
LLVM
X86
CPP
stmt_completion
CPU
10,958
[ "+soft-float", "<STR_LIT>", ":", "<STR_LIT>", ",+soft-float", "<STR_LIT>", ";" ]
[ "Attribute", "FSAttr", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", "target-features", "<STR_LIT>", ")", ";", "StringRef", "CPU", "=", "!", "CPUAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "CPUAttr", ".", "getValueAsString", "(", ")", ":", "(", "StringRef", ")", "TargetCPU", ";", "StringRef", "FS", "=", "!", "FSAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "FSAttr", ".", "getValueAsString", "(", ")", ":", "(", "StringRef", ")", "TargetFS", ";", "SmallString", "<", "<NUM_LIT>", ">", "Key", ";", "Key", ".", "reserve", "(", "CPU", ".", "size", "(", ")", "+", "FS", ".", "size", "(", ")", ")", ";", "Key", "+=", "CPU", ";", "Key", "+=", "FS", ";", "bool", "SoftFloat", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", "use-soft-float", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", "==", "<STR_LIT>", "true", "<STR_LIT>", ";", "if", "(", "SoftFloat", ")", "Key", "+=", "FS", ".", "empty", "(", ")", "?", "<STR_LIT>" ]
LLVM
AMDGPU
CPP
program_repair
GPU
10,959
[ "<FIXS>", "*", "BytesAdded", "=", "ST", ".", "hasOffset3fBug", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "<FIXE>" ]
[ "fixImplicitOperands", "(", "*", "CondBr", ")", ";", "if", "(", "BytesAdded", ")", "<BUGS>", "*", "BytesAdded", "=", "<NUM_LIT>", ";", "<BUGE>", "return", "<NUM_LIT>", ";", "}" ]
LLVM
FISC
CPP
code_generation
CPU
10,960
[ "SDValue", "FISCTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "SDLoc", "dl", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", ".", "getRegInfo", "(", ")", ";", "FISCMachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "FISCMachineFunctionInfo", ">", "(", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "AnalyzeArguments", "(", "CCInfo", ",", "ArgLocs", ",", "Ins", ")", ";", "if", "(", "isVarArg", ")", "{", "unsigned", "Offset", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "FuncInfo", "->", "setVarArgsFrameIndex", "(", "MFI", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "Offset", ",", "true", ")", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "switch", "(", "RegVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "{", "errs", "(", ")", "<<", "<STR_LIT>", "LowerFormalArguments Unhandled argument type: ", "<STR_LIT>", "<<", "RegVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", "llvm_unreachable", "(", "nullptr", ")", ";", "}", "case", "MVT", "::", "i64", ":", "unsigned", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "RegInfo", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "VReg", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "RegVT", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AssertSext", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AssertZext", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "SDValue", "InVal", ";", "ISD", "::", "ArgFlagsTy", "Flags", "=", "Ins", "[", "i", "]", ".", "Flags", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "{", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "Flags", ".", "getByValSize", "(", ")", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "InVal", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "}", "else", "{", "unsigned", "ObjSize", "=", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "if", "(", "ObjSize", ">", "<NUM_LIT>", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "LowerFormalArguments Unhandled argument type: ", "<STR_LIT>", "<<", "EVT", "(", "VA", ".", "getLocVT", "(", ")", ")", ".", "getEVTString", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", "}", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "ObjSize", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "MVT", "::", "i64", ")", ";", "InVal", "=", "DAG", ".", "getLoad", "(", "VA", ".", "getLocVT", "(", ")", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "FI", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "}", "InVals", ".", "push_back", "(", "InVal", ")", ";", "}", "}", "return", "Chain", ";", "}" ]
[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]
LLVM
ARM
CPP
stmt_completion
CPU
10,961
[ "<STR_LIT>", ",", "WCharWidth", ")", ";" ]
[ "}", "}", "if", "(", "checkFunctionsAttributeConsistency", "(", "*", "MMI", "->", "getModule", "(", ")", ",", "<STR_LIT>", "no-trapping-math", "<STR_LIT>", ",", "<STR_LIT>", "true", "<STR_LIT>", ")", "||", "TM", ".", "Options", ".", "NoTrappingFPMath", ")", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "else", "if", "(", "!", "TM", ".", "Options", ".", "UnsafeFPMath", ")", "{", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "TM", ".", "Options", ".", "HonorSignDependentRoundingFPMathOption", ")", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "if", "(", "TM", ".", "Options", ".", "NoInfsFPMath", "&&", "TM", ".", "Options", ".", "NoNaNsFPMath", ")", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "else", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "STI", ".", "isAAPCS_ABI", "(", ")", "&&", "TM", ".", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Hard", ")", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "MMI", ")", "{", "if", "(", "const", "Module", "*", "SourceModule", "=", "MMI", "->", "getModule", "(", ")", ")", "{", "if", "(", "auto", "WCharWidthValue", "=", "mdconst", "::", "extract_or_null", "<", "ConstantInt", ">", "(", "SourceModule", "->", "getModuleFlag", "(", "<STR_LIT>", "wchar_size", "<STR_LIT>", ")", ")", ")", "{", "int", "WCharWidth", "=", "WCharWidthValue", "->", "getZExtValue", "(", ")", ";", "assert", "(", "(", "WCharWidth", "==", "<NUM_LIT>", "||", "WCharWidth", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "wchar_t width must be 2 or 4 bytes", "<STR_LIT>", ")", ";", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", "::" ]
GCC
i386
CPP
next_suggestion
CPU
10,962
[ "}" ]
[ "extern", "_", "_", "inline", "_", "_", "m512d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask3_fmadd_pd", "(", "_", "_", "m512d", "_", "_", "A", ",", "_", "_", "m512d", "_", "_", "B", ",", "_", "_", "m512d", "_", "_", "C", ",", "_", "_", "mmask8", "_", "_", "U", ")", "{", "return", "(", "_", "_", "m512d", ")", "_", "_", "builtin_ia32_vfmaddpd512_mask3", "(", "(", "_", "_", "v8df", ")", "_", "_", "A", ",", "(", "_", "_", "v8df", ")", "_", "_", "B", ",", "(", "_", "_", "v8df", ")", "_", "_", "C", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ",", "_", "MM_FROUND_CUR_DIRECTION", ")", ";" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
10,963
[ "return", "false", ";" ]
[ "if", "(", "!", "HBS", "::", "getSubregMask", "(", "RS", ",", "BN", ",", "BW", ",", "MRI", ")", ")", "continue", ";", "if", "(", "BW", "<", "W", "||", "!", "HBS", "::", "isEqual", "(", "RC", ",", "<NUM_LIT>", ",", "SC", ",", "BN", ",", "W", ")", ")", "continue", ";", "if", "(", "!", "validateReg", "(", "RS", ",", "NewOpc", ",", "<NUM_LIT>", ")", ")", "continue", ";", "unsigned", "NewR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "Hexagon", "::", "IntRegsRegClass", ")", ";", "auto", "At", "=", "MI", "->", "isPHI", "(", ")", "?", "B", ".", "getFirstNonPHI", "(", ")", ":", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "B", ",", "At", ",", "DL", ",", "HII", ".", "get", "(", "NewOpc", ")", ",", "NewR", ")", ".", "addReg", "(", "RS", ".", "Reg", ",", "<NUM_LIT>", ",", "RS", ".", "Sub", ")", ";", "if", "(", "NewOpc", "==", "Hexagon", "::", "A2_andir", ")", "MIB", ".", "addImm", "(", "(", "<NUM_LIT>", "<<", "W", ")", "-", "<NUM_LIT>", ")", ";", "else", "if", "(", "NewOpc", "==", "Hexagon", "::", "S2_extractu", ")", "MIB", ".", "addImm", "(", "W", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "HBS", "::", "replaceSubWithSub", "(", "RD", ".", "Reg", ",", "RD", ".", "Sub", ",", "NewR", ",", "<NUM_LIT>", ",", "MRI", ")", ";", "BT", ".", "put", "(", "BitTracker", "::", "RegisterRef", "(", "NewR", ")", ",", "RC", ")", ";", "return", "true", ";", "}" ]
LLVM
SystemZ
TD
next_suggestion
CPU
10,964
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R2", ";" ]
[ "class", "InstRIEb", "<", "bits", "<", "<NUM_LIT>", ">", "op", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", ">", ":", "InstSystemZ", "<", "<NUM_LIT>", ",", "outs", ",", "ins", ",", "asmstr", ",", "pattern", ">", "{", "field", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "R1", ";", "bits", "<", "<NUM_LIT>", ">", "R2", ";", "bits", "<", "<NUM_LIT>", ">", "M3", ";", "bits", "<", "<NUM_LIT>", ">", "RI4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R1", ";" ]
GCC
arm
MD
next_suggestion
CPU
10,965
[ "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM
X86
CPP
next_suggestion
CPU
10,966
[ "if", "(", "TLI", ".", "isTypeLegal", "(", "MatchVT", ")", ")", "{" ]
[ "if", "(", "ExtractVT", "!=", "MVT", "::", "i64", "&&", "ExtractVT", "!=", "MVT", "::", "i32", "&&", "ExtractVT", "!=", "MVT", "::", "i16", "&&", "ExtractVT", "!=", "MVT", "::", "i8", "&&", "ExtractVT", "!=", "MVT", "::", "i1", ")", "return", "SDValue", "(", ")", ";", "ISD", "::", "NodeType", "BinOp", ";", "SDValue", "Match", "=", "DAG", ".", "matchBinOpReduction", "(", "Extract", ",", "BinOp", ",", "{", "ISD", "::", "OR", ",", "ISD", "::", "AND", "}", ")", ";", "if", "(", "!", "Match", "&&", "ExtractVT", "==", "MVT", "::", "i1", ")", "Match", "=", "DAG", ".", "matchBinOpReduction", "(", "Extract", ",", "BinOp", ",", "{", "ISD", "::", "XOR", "}", ")", ";", "if", "(", "!", "Match", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Match", ".", "getScalarValueSizeInBits", "(", ")", "!=", "BitWidth", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Movmsk", ";", "SDLoc", "DL", "(", "Extract", ")", ";", "EVT", "MatchVT", "=", "Match", ".", "getValueType", "(", ")", ";", "unsigned", "NumElts", "=", "MatchVT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "MaxElts", "=", "Subtarget", ".", "hasInt256", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "LLVMContext", "&", "Ctx", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "if", "(", "ExtractVT", "==", "MVT", "::", "i1", ")", "{", "if", "(", "NumElts", ">", "<NUM_LIT>", "||", "!", "isPowerOf2_32", "(", "NumElts", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Match", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SETCC", ")", "{", "ISD", "::", "CondCode", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Match", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "if", "(", "(", "BinOp", "==", "ISD", "::", "AND", "&&", "CC", "==", "ISD", "::", "CondCode", "::", "SETEQ", ")", "||", "(", "BinOp", "==", "ISD", "::", "OR", "&&", "CC", "==", "ISD", "::", "CondCode", "::", "SETNE", ")", ")", "{", "X86", "::", "CondCode", "X86CC", ";", "SDValue", "LHS", "=", "DAG", ".", "getFreeze", "(", "Match", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "RHS", "=", "DAG", ".", "getFreeze", "(", "Match", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "APInt", "Mask", "=", "APInt", "::", "getAllOnes", "(", "LHS", ".", "getScalarValueSizeInBits", "(", ")", ")", ";", "if", "(", "SDValue", "V", "=", "LowerVectorAllEqual", "(", "DL", ",", "LHS", ",", "RHS", ",", "CC", ",", "Mask", ",", "Subtarget", ",", "DAG", ",", "X86CC", ")", ")", "return", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "DL", ",", "ExtractVT", ",", "getSETCC", "(", "X86CC", ",", "V", ",", "DL", ",", "DAG", ")", ")", ";", "}", "}" ]
LLVM
TPC
TD
stmt_completion
Virtual ISA
10,967
[ "}", ";" ]
[ "let", "InOperandList", "=", "(", "ins", "MEMrr", ":", "$", "addr", ",", "Rsrc", ":", "$", "src", ",", "SwitchSet", ":", "$", "sw", ",", "Pred", ":", "$", "pred", ")", ";", "let", "Itinerary", "=", "IIC_StoreVectLocal", ";", "let", "mayStore", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "addr", ";", "bits", "<", "<NUM_LIT>", ">", "src", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Switches", "=", "sw", ";", "let", "SrcA", "=", "addr", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "SrcB", "=", "addr", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "SrcExtra", "=", "src", ";", "let", "VectorPred", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Pred", ")", ",", "<STR_LIT>", ")", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>" ]
GCC
mips
MD
next_suggestion
CPU
10,968
[ "return", "<STR_LIT>" ]
[ "(", "unspec", ":", "V4QI", "[", "(", "match_operand", ":", "V4QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_SHRA_QB", ")", ")", "]", "<STR_LIT>", "{", "if", "(", "which_alternative", "=", "=", "<NUM_LIT>", ")", "{", "if", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&", "~", "(", "unsigned", "HOST_WIDE_INT", ")", "<NUM_LIT>", ")", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&", "<NUM_LIT>", ")" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
10,969
[ "addReg", "(", "CSRegs", "[", "i", "]", ")", ";" ]
[ "const", "GCNSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "SIRegisterInfo", "&", "TRI", "=", "*", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "const", "MCPhysReg", "*", "CSRegs", "=", "TRI", ".", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "CSRegs", "[", "i", "]", ";", "++", "i", ")", "LiveRegs", "." ]
LLVM
PowerPC
CPP
stmt_completion
CPU
10,970
[ ".", "getRegister", "(", "Subtarget", ".", "getTOCPointerRegister", "(", ")", ",", "RegVT", ")", ")", ";" ]
[ "else", "{", "assert", "(", "!", "CFlags", ".", "IsPatchPoint", "&&", "<STR_LIT>", "Patch point calls are not indirect.", "<STR_LIT>", ")", ";", "if", "(", "isTOCSaveRestoreRequired", "(", "Subtarget", ")", ")", "{", "const", "MCRegister", "StackPtrReg", "=", "Subtarget", ".", "getStackPointerRegister", "(", ")", ";", "SDValue", "StackPtr", "=", "DAG", ".", "getRegister", "(", "StackPtrReg", ",", "RegVT", ")", ";", "unsigned", "TOCSaveOffset", "=", "Subtarget", ".", "getFrameLowering", "(", ")", "->", "getTOCSaveOffset", "(", ")", ";", "SDValue", "TOCOff", "=", "DAG", ".", "getIntPtrConstant", "(", "TOCSaveOffset", ",", "dl", ")", ";", "SDValue", "AddTOC", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "RegVT", ",", "StackPtr", ",", "TOCOff", ")", ";", "Ops", ".", "push_back", "(", "AddTOC", ")", ";", "}", "if", "(", "Subtarget", ".", "usesFunctionDescriptors", "(", ")", "&&", "!", "CFlags", ".", "HasNest", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "Subtarget", ".", "getEnvironmentPointerRegister", "(", ")", ",", "RegVT", ")", ")", ";", "if", "(", "CFlags", ".", "IsTailCall", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "IsPPC64", "?", "PPC", "::", "CTR8", ":", "PPC", "::", "CTR", ",", "RegVT", ")", ")", ";", "}", "if", "(", "CFlags", ".", "IsTailCall", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "SPDiff", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ".", "getValueType", "(", ")", ")", ")", ";", "if", "(", "(", "Subtarget", ".", "is64BitELFABI", "(", ")", "||", "Subtarget", ".", "isAIXABI", "(", ")", ")", "&&", "!", "CFlags", ".", "IsPatchPoint", "&&", "!", "Subtarget", ".", "isUsingPCRelativeCalls", "(", ")", ")", "Ops", ".", "push_back", "(", "DAG" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
10,971
[ "}" ]
[ "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "LDS_ACCESS", ",", "Inst", ")", ";", "}", "assert", "(", "FlatASCount", ")", ";", "if", "(", "FlatASCount", ">", "<NUM_LIT>", ")", "ScoreBrackets", "->", "setPendingFlat", "(", ")", ";", "}", "else", "if", "(", "SIInstrInfo", "::", "isVMEM", "(", "Inst", ")", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "BUFFER_WBINVL1", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "BUFFER_WBINVL1_SC", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "BUFFER_WBINVL1_VOL", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "BUFFER_GL0_INV", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "BUFFER_GL1_INV", ")", "{", "if", "(", "!", "ST", "->", "hasVscnt", "(", ")", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_ACCESS", ",", "Inst", ")", ";", "else", "if", "(", "(", "Inst", ".", "mayLoad", "(", ")", "&&", "AMDGPU", "::", "getAtomicRetOp", "(", "Inst", ".", "getOpcode", "(", ")", ")", "==", "-", "<NUM_LIT>", ")", "||", "(", "TII", "->", "isMIMG", "(", "Inst", ")", "&&", "!", "Inst", ".", "mayLoad", "(", ")", "&&", "!", "Inst", ".", "mayStore", "(", ")", ")", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_READ_ACCESS", ",", "Inst", ")", ";", "else", "if", "(", "Inst", ".", "mayStore", "(", ")", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_WRITE_ACCESS", ",", "Inst", ")", ";", "if", "(", "ST", "->", "vmemWriteNeedsExpWaitcnt", "(", ")", "&&", "(", "Inst", ".", "mayStore", "(", ")", "||", "AMDGPU", "::", "getAtomicNoRetOp", "(", "Inst", ".", "getOpcode", "(", ")", ")", "!=", "-", "<NUM_LIT>", ")", ")", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMW_GPR_LOCK", ",", "Inst", ")", ";" ]
LLVM
ARM
CPP
code_generation
CPU
10,972
[ "SDValue", "ARMTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "ISD", "::", "ADD", ":", "return", "PerformADDCombine", "(", "N", ",", "DCI", ")", ";", "case", "ISD", "::", "SUB", ":", "return", "PerformSUBCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "PerformFMRRDCombine", "(", "N", ",", "DCI", ")", ";", "case", "ISD", "::", "INTRINSIC_WO_CHAIN", ":", "return", "PerformIntrinsicCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "ISD", "::", "SHL", ":", "case", "ISD", "::", "SRA", ":", "case", "ISD", "::", "SRL", ":", "return", "PerformShiftCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "SIGN_EXTEND", ":", "case", "ISD", "::", "ZERO_EXTEND", ":", "case", "ISD", "::", "ANY_EXTEND", ":", "return", "PerformExtendCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "}", "return", "SDValue", "(", ")", ";", "}" ]
[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]
GCC
pa
MD
stmt_completion
CPU
10,973
[ "<STR_LIT>", ")", ")", "]" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "mem", ":", "BLK", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "mem", ":", "BLK", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>" ]
GCC
ft32
MD
next_suggestion
MPU
10,974
[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "udiv", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
ARM
TD
next_suggestion
CPU
10,975
[ "let", "RenderMethod", "=", "<STR_LIT>", ";" ]
[ "def", "VecListFourQAllLanesAsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";" ]
LLVM
Mips
CPP
stmt_completion
CPU
10,976
[ "<NUM_LIT>", ")", ";" ]
[ "bool", "MipsGNULDBackend", "::", "readRelocation", "(", "const", "llvm", "::", "ELF", "::", "Elf64_Rela", "&", "pRel", ",", "Relocation", "::", "Type", "&", "pType", ",", "uint32_t", "&", "pSymIdx", ",", "uint64_t", "&", "pOffset", ",", "int64_t", "&", "pAddend", ")", "const", "{", "uint64_t", "r_info", "=", "<NUM_LIT>", ";", "if", "(", "llvm", "::", "sys", "::", "IsLittleEndianHost", ")", "{", "pOffset", "=", "pRel", ".", "r_offset", ";", "r_info", "=", "pRel", ".", "r_info", ";", "pAddend", "=", "pRel", ".", "r_addend", ";", "}", "else", "{", "pOffset", "=", "mcld", "::", "bswap64", "(", "pRel", ".", "r_offset", ")", ";", "r_info", "=", "mcld", "::", "bswap64", "(", "pRel", ".", "r_info", ")", ";", "pAddend", "=", "mcld", "::", "bswap64", "(", "pRel", ".", "r_addend", ")", ";", "}", "pType", "=", "mcld", "::", "bswap32", "(", "r_info", ">>" ]
LLVM
AArch64
CPP
stmt_completion
CPU
10,977
[ "=", "MIB", ";" ]
[ "if", "(", "SymName", ")", "MIB", ".", "addExternalSymbol", "(", "SymName", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "Addr", ".", "getGlobalValue", "(", ")", ")", "MIB", ".", "addGlobalAddress", "(", "Addr", ".", "getGlobalValue", "(", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "Addr", ".", "getReg", "(", ")", ")", "{", "unsigned", "Reg", "=", "constrainOperandRegClass", "(", "II", ",", "Addr", ".", "getReg", "(", ")", ",", "<NUM_LIT>", ")", ";", "MIB", ".", "addReg", "(", "Reg", ")", ";", "}", "else", "return", "false", ";", "}", "else", "{", "unsigned", "CallReg", "=", "<NUM_LIT>", ";", "if", "(", "SymName", ")", "{", "unsigned", "ADRPReg", "=", "createResultReg", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "ADRPReg", ")", ".", "addExternalSymbol", "(", "SymName", ",", "<STR_LIT>", "::", "<STR_LIT>", "|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "CallReg", "=", "createResultReg", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "CallReg", ")", ".", "addReg", "(", "ADRPReg", ")", ".", "addExternalSymbol", "(", "SymName", ",", "<STR_LIT>", "::", "<STR_LIT>", "|", "<STR_LIT>", "::", "<STR_LIT>", "|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "Addr", ".", "getGlobalValue", "(", ")", ")", "CallReg", "=", "materializeGV", "(", "Addr", ".", "getGlobalValue", "(", ")", ")", ";", "else", "if", "(", "Addr", ".", "getReg", "(", ")", ")", "CallReg", "=", "Addr", ".", "getReg", "(", ")", ";", "if", "(", "!", "CallReg", ")", "return", "false", ";", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "CallReg", "=", "constrainOperandRegClass", "(", "II", ",", "CallReg", ",", "<NUM_LIT>", ")", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "CallReg", ")", ";", "}", "for", "(", "auto", "Reg", ":", "CLI", ".", "OutRegs", ")", "MIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Implicit", ")", ";", "MIB", ".", "addRegMask", "(", "TRI", ".", "getCallPreservedMask", "(", "*", "FuncInfo", ".", "MF", ",", "CC", ")", ")", ";", "CLI", ".", "Call" ]
LLVM
CAHP
CPP
stmt_completion
CPU
10,978
[ ".", "getSymbolName", "(", ")", ")", ",", "AP", ")", ";" ]
[ "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "MCOp", "=", "MCOperand", "::", "createExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ",", "AP", ".", "OutContext", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "MCOp", "=", "LowerSymbolOperand", "(", "MO", ",", "AP", ".", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ",", "AP", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "MCOp", "=", "LowerSymbolOperand", "(", "MO", ",", "AP", ".", "GetExternalSymbolSymbol", "(", "MO" ]
GCC
i386
CPP
next_suggestion
CPU
10,979
[ "}" ]
[ "extern", "_", "_", "inline", "_", "_", "m256", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_maskz_fmaddsub_ps", "(", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m256", "_", "_", "A", ",", "_", "_", "m256", "_", "_", "B", ",", "_", "_", "m256", "_", "_", "C", ")", "{", "return", "(", "_", "_", "m256", ")", "_", "_", "builtin_ia32_vfmaddsubps256_maskz", "(", "(", "_", "_", "v8sf", ")", "_", "_", "A", ",", "(", "_", "_", "v8sf", ")", "_", "_", "B", ",", "(", "_", "_", "v8sf", ")", "_", "_", "C", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]
GCC
nds32
MD
next_suggestion
CPU
10,980
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "xor", ":", "SI", "(", "ashift", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
GCC
mips
CPP
stmt_completion
CPU
10,981
[ "src", ",", "false", ")", ")", ";" ]
[ "else", "emit_insn", "(", "gen_mthisi_di", "(", "dest", ",", "mips_subword", "(", "src", ",", "true", ")", ",", "low_dest", ")", ")", ";", "}", "else", "if", "(", "REG_P", "(", "src", ")", "&&", "REGNO", "(", "src", ")", "==", "MD_REG_FIRST", ")", "{", "mips_emit_move", "(", "mips_subword", "(", "dest", ",", "false", ")", ",", "mips_subword", "(", "src", ",", "false", ")", ")", ";", "if", "(", "TARGET_64BIT", ")", "emit_insn", "(", "gen_mfhidi_ti", "(", "mips_subword", "(", "dest", ",", "true", ")", ",", "src", ")", ")", ";", "else", "emit_insn", "(", "gen_mfhisi_di", "(", "mips_subword", "(", "dest", ",", "true", ")", ",", "src", ")", ")", ";", "}", "else", "{", "low_dest", "=", "mips_subword", "(", "dest", ",", "false", ")", ";", "if", "(", "REG_P", "(", "low_dest", ")", "&&", "reg_overlap_mentioned_p", "(", "low_dest", ",", "src", ")", ")", "{", "mips_emit_move", "(", "mips_subword", "(", "dest", ",", "true", ")", ",", "mips_subword", "(", "src", ",", "true", ")", ")", ";", "mips_emit_move", "(", "low_dest", ",", "mips_subword", "(", "src", ",", "false", ")", ")", ";", "}", "else", "{", "mips_emit_move", "(", "low_dest", ",", "mips_subword", "(" ]
LLVM
X86
CPP
stmt_completion
CPU
10,982
[ ";", "return", "NULL", ";" ]
[ "llvm_unreachable", "(", "<STR_LIT>", "visitMOVLPD Unimplemented X86 visit...", "<STR_LIT>", ")" ]
GCC
avr
CPP
program_repair
MPU
10,983
[ "<FIXS>", "insn", "=", "emit_move_insn", "(", "all_regs_rtx", "[", "treg", "]", ",", "sfr", ")", ";", "<FIXE>", "<FIXS>", "emit_push_byte", "(", "treg", ",", "frame_related_p", ")", ";", "<FIXE>" ]
[ "}", "<BUGS>", "static", "void", "<BUGS>", "emit_push_sfr", "(", "rtx", "sfr", ",", "bool", "frame_related_p", ",", "bool", "clr_p", ")", "<BUGE>", "{", "rtx_insn", "*", "insn", ";", "gcc_assert", "(", "MEM_P", "(", "sfr", ")", ")", ";", "<BUGS>", "insn", "=", "emit_move_insn", "(", "tmp_reg_rtx", ",", "sfr", ")", ";", "<BUGE>", "if", "(", "frame_related_p", ")", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "<BUGS>", "emit_push_byte", "(", "AVR_TMP_REGNO", ",", "frame_related_p", ")", ";", "<BUGE>", "if", "(", "clr_p", ")", "{" ]
LLVM
AArch64
TD
stmt_completion
CPU
10,984
[ "[", "(", "set", "(", "Ty", "VPRC", ":", "$", "Rd", ")", ",", "(", "Ty", "(", "OpNode", "(", "Ty", "VPRC", ":", "$", "Rn", ")", ",", "(", "i32", "ImmTy", ":", "$", "Imm", ")", ")", ")", ")", "]", ",", "NoItinerary", ">", ";" ]
[ "class", "N2VShift_RQ", "<", "bit", "q", ",", "bit", "u", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "string", "asmop", ",", "string", "T", ",", "RegisterOperand", "VPRC", ",", "ValueType", "Ty", ",", "Operand", "ImmTy", ",", "SDPatternOperator", "OpNode", ">", ":", "NeonI_2VShiftImm", "<", "q", ",", "u", ",", "opcode", ",", "(", "outs", "VPRC", ":", "$", "Rd", ")", ",", "(", "ins", "VPRC", ":", "$", "Rn", ",", "ImmTy", ":", "$", "Imm", ")", ",", "asmop", "#", "<STR_LIT>", "#", "T", "#", "<STR_LIT>", "#", "T", "#", "<STR_LIT>", "," ]
LLVM
Hexagon
CPP
stmt_completion
DSP
10,985
[ "<STR_LIT>", "Extendable operand must be Immediate type", "<STR_LIT>", ")", ";" ]
[ "if", "(", "!", "isExtendable", ")", "return", "false", ";", "short", "ExtOpNum", "=", "getCExtOpNum", "(", "MI", ")", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "ExtOpNum", ")", ";", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "&&", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "true", ";", "if", "(", "MO", ".", "isMBB", "(", ")", ")", "return", "false", ";", "if", "(", "MO", ".", "isGlobal", "(", ")", "||", "MO", ".", "isSymbol", "(", ")", "||", "MO", ".", "isBlockAddress", "(", ")", "||", "MO", ".", "isJTI", "(", ")", "||", "MO", ".", "isCPI", "(", ")", ")", "return", "true", ";", "assert", "(", "MO", ".", "isImm", "(", ")", "&&" ]
LLVM
Hexagon
TD
next_suggestion
DSP
10,986
[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_minup", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rtt32", ",", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_ea23e4", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC
s390
CPP
next_suggestion
MPU
10,987
[ "}" ]
[ "switch", "(", "type", ")", "{", "case", "EXCESS_PRECISION_TYPE_IMPLICIT", ":", "case", "EXCESS_PRECISION_TYPE_FAST", ":", "return", "FLT_EVAL_METHOD_PROMOTE_TO_FLOAT", ";", "case", "EXCESS_PRECISION_TYPE_STANDARD", ":", "return", "FLT_EVAL_METHOD_PROMOTE_TO_DOUBLE", ";", "case", "EXCESS_PRECISION_TYPE_FLOAT16", ":", "error", "(", "<STR_LIT>", "%<-fexcess-precision=16%> is not supported on this target", "<STR_LIT>", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";" ]
LLVM
AArch64
TD
next_suggestion
CPU
10,988
[ "}" ]
[ "let", "ParserMatchClass", "=", "SVEPreferredLogicalImmOperand", "<", "<NUM_LIT>", ">", ";", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "MCOperandPredicate", "=", "[", "{", "if", "(", "!", "MCOp", ".", "isImm", "(", ")", ")", "return", "false", ";", "int64_t", "Val", "=", "AArch64_AM", ":", ":", "decodeLogicalImmediate", "(", "MCOp", ".", "getImm", "(", ")", ",", "<NUM_LIT>", ")", ";", "return", "AArch64_AM", ":", ":", "isSVEMaskOfIdenticalElements", "<", "int16_t", ">", "(", "Val", ")", "&", "&", "AArch64_AM", ":", ":", "isSVEMoveMaskPreferredLogicalImmediate", "(", "Val", ")", ";", "}", "]", ";" ]
LLVM
X86
CPP
next_suggestion
CPU
10,989
[ "if", "(", "!", "Subtarget", ".", "isCallingConvWin64", "(", "F", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ")", "{" ]
[ "MachineBasicBlock", "*", "EndMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "insert", "(", "MBBIter", ",", "XMMSaveMBB", ")", ";", "F", "->", "insert", "(", "MBBIter", ",", "EndMBB", ")", ";", "EndMBB", "->", "splice", "(", "EndMBB", "->", "begin", "(", ")", ",", "MBB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "MBB", "->", "end", "(", ")", ")", ";", "EndMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "MBB", ")", ";", "MBB", "->", "addSuccessor", "(", "XMMSaveMBB", ")", ";", "XMMSaveMBB", "->", "addSuccessor", "(", "EndMBB", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "Register", "CountReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "int64_t", "RegSaveFrameIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "int64_t", "VarArgsFPOffset", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
10,990
[ "unsigned", "CompatibleGroup", "=", "true", ";" ]
[ "unsigned", "Count", "=", "<NUM_LIT>", ";", "std", "::", "set", "<", "unsigned", ">", "FormingGroup", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "DAGSize", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SUnit", "*", "SU", "=", "&", "DAG", "->", "SUnits", "[", "i", "]", ";", "if", "(", "DAG", "->", "IsHighLatencySU", "[", "SU", "->", "NodeNum", "]", ")", "++", "NumHighLatencies", ";", "}", "if", "(", "NumHighLatencies", "==", "<NUM_LIT>", ")", "return", ";", "if", "(", "NumHighLatencies", "<=", "<NUM_LIT>", ")", "GroupSize", "=", "<NUM_LIT>", ";", "else", "if", "(", "NumHighLatencies", "<=", "<NUM_LIT>", ")", "GroupSize", "=", "<NUM_LIT>", ";", "else", "GroupSize", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "DAGSize", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SUnit", "*", "SU", "=", "&", "DAG", "->", "SUnits", "[", "i", "]", ";", "if", "(", "DAG", "->", "IsHighLatencySU", "[", "SU", "->", "NodeNum", "]", ")", "{" ]
GCC
bfin
CPP
stmt_completion
DSP
10,991
[ "n", "++", ")", "=", "call", ";" ]
[ "int", "caller_in_sram", ",", "callee_in_sram", ";", "caller_in_sram", "=", "callee_in_sram", "=", "<NUM_LIT>", ";", "if", "(", "lookup_attribute", "(", "<STR_LIT>", "l1_text", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "cfun", "->", "decl", ")", ")", "!=", "NULL_TREE", ")", "caller_in_sram", "=", "<NUM_LIT>", ";", "else", "if", "(", "lookup_attribute", "(", "<STR_LIT>", "l2", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "cfun", "->", "decl", ")", ")", "!=", "NULL_TREE", ")", "caller_in_sram", "=", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "callee", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_DECL", "(", "callee", ")", "&&", "DECL_P", "(", "SYMBOL_REF_DECL", "(", "callee", ")", ")", ")", "{", "if", "(", "lookup_attribute", "(", "<STR_LIT>", "l1_text", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "SYMBOL_REF_DECL", "(", "callee", ")", ")", ")", "!=", "NULL_TREE", ")", "callee_in_sram", "=", "<NUM_LIT>", ";", "else", "if", "(", "lookup_attribute", "(", "<STR_LIT>", "l2", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "SYMBOL_REF_DECL", "(", "callee", ")", ")", ")", "!=", "NULL_TREE", ")", "callee_in_sram", "=", "<NUM_LIT>", ";", "}", "if", "(", "GET_CODE", "(", "callee", ")", "!=", "SYMBOL_REF", "||", "bfin_longcall_p", "(", "callee", ",", "INTVAL", "(", "cookie", ")", ")", "||", "(", "GET_CODE", "(", "callee", ")", "==", "SYMBOL_REF", "&&", "!", "SYMBOL_REF_LOCAL_P", "(", "callee", ")", "&&", "TARGET_INLINE_PLT", ")", "||", "caller_in_sram", "!=", "callee_in_sram", "||", "(", "caller_in_sram", "&&", "callee_in_sram", "&&", "(", "GET_CODE", "(", "callee", ")", "!=", "SYMBOL_REF", "||", "!", "SYMBOL_REF_LOCAL_P", "(", "callee", ")", ")", ")", ")", "{", "rtx", "addr", "=", "callee", ";", "if", "(", "!", "address_operand", "(", "addr", ",", "Pmode", ")", ")", "addr", "=", "force_reg", "(", "Pmode", ",", "addr", ")", ";", "fnaddr", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_insn", "(", "gen_load_funcdescsi", "(", "fnaddr", ",", "addr", ")", ")", ";", "fnaddr", "=", "gen_rtx_MEM", "(", "Pmode", ",", "fnaddr", ")", ";", "picreg", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_insn", "(", "gen_load_funcdescsi", "(", "picreg", ",", "plus_constant", "(", "Pmode", ",", "addr", ",", "<NUM_LIT>", ")", ")", ")", ";", "}", "nelts", "++", ";", "}", "else", "if", "(", "(", "!", "register_no_elim_operand", "(", "callee", ",", "Pmode", ")", "&&", "GET_CODE", "(", "callee", ")", "!=", "SYMBOL_REF", ")", "||", "(", "GET_CODE", "(", "callee", ")", "==", "SYMBOL_REF", "&&", "(", "(", "TARGET_ID_SHARED_LIBRARY", "&&", "!", "TARGET_LEAF_ID_SHARED_LIBRARY", ")", "||", "bfin_longcall_p", "(", "callee", ",", "INTVAL", "(", "cookie", ")", ")", ")", ")", ")", "{", "callee", "=", "copy_to_mode_reg", "(", "Pmode", ",", "callee", ")", ";", "fnaddr", "=", "gen_rtx_MEM", "(", "Pmode", ",", "callee", ")", ";", "}", "call", "=", "gen_rtx_CALL", "(", "VOIDmode", ",", "fnaddr", ",", "callarg1", ")", ";", "if", "(", "retval", ")", "call", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "retval", ",", "call", ")", ";", "pat", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "rtvec_alloc", "(", "nelts", ")", ")", ";", "n", "=", "<NUM_LIT>", ";", "XVECEXP", "(", "pat", ",", "<NUM_LIT>", "," ]
GCC
i386
MD
stmt_completion
CPU
10,992
[ "<STR_LIT>", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]
GCC
pa
MD
stmt_completion
CPU
10,993
[ "<NUM_LIT>", ")", "]" ]
[ "(", "const_int", "MAX_12BIT_OFFSET", ")", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "lt", "(", "abs", "(", "minus", "(", "match_dup", "<NUM_LIT>", ")", "(", "plus", "(", "pc", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "const_int", "MAX_17BIT_OFFSET", ")", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "match_test", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "not", "(", "match_test", "<STR_LIT>", ")", ")", "(", "const_int" ]
GCC
aarch64
CPP
next_suggestion
CPU
10,994
[ "}" ]
[ "unsigned", "int", "vec_flags", "=", "aarch64_classify_vector_mode", "(", "mode", ")", ";", "if", "(", "vec_flags", "&", "VEC_SVE_DATA", ")", "return", "aarch64_sve_pred_mode", "(", "mode", ")", ";", "return", "default_get_mask_mode", "(", "mode", ")", ";" ]
LLVM
Hexagon
TD
stmt_completion
DSP
10,995
[ "<NUM_LIT>", ";" ]
[ "def", "A4_pzxthtnew", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_1ae57e39", ",", "TypeALU32_2op", ">", ",", "Enc_fb6577", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=" ]
GCC
arm
CPP
stmt_completion
CPU
10,996
[ ",", "_", "_", "p", ")", ";" ]
[ "_", "_", "arm_vcmpleq_m_n_s16", "(", "int16x8_t", "_", "_", "a", ",", "int16_t", "_", "_", "b", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "builtin_mve_vcmpleq_m_n_sv8hi", "(", "_", "_", "a", ",", "_", "_", "b" ]
GCC
loongarch
CPP
stmt_completion
CPU
10,997
[ "<NUM_LIT>", ",", "(", "v2f64", ")", "_", "<NUM_LIT>", ")", ";" ]
[ "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_lsx_vfcmp_sle_d", "(", "(", "v2f64", ")", "_" ]
LLVM
AArch64
CPP
stmt_completion
CPU
10,998
[ "Dst", ";" ]
[ "const", "char", "*", "bzeroName", "=", "(", "V", "&&", "V", "->", "isNullValue", "(", ")", ")", "?", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getLibcallName", "(", "RTLIB", "::", "BZERO", ")", ":", "nullptr", ";", "if", "(", "bzeroName", "&&", "(", "!", "SizeValue", "||", "SizeValue", "->", "getZExtValue", "(", ")", ">", "<NUM_LIT>", ")", ")", "{", "const", "AArch64TargetLowering", "&", "TLI", "=", "*", "STI", ".", "getTargetLowering", "(", ")", ";", "EVT", "IntPtr", "=", "TLI", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "Type", "*", "IntPtrTy", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "getIntPtrType", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=" ]
GCC
s390
MD
next_suggestion
MPU
10,999
[ "DONE" ]
[ "s390_expand_vcond", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")" ]