docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
LLVM	AArch64	CPP	next_suggestion	CPU	10,700	[ "++", "NumScalarInsnsUsed", ";" ]	[ "}", "}", "}", "if", "(", "!", "Src0", ")", "{", "SubReg0", "=", "<NUM_LIT>", ";", "Src0", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "insertCopy", "(", "TII", ",", "MI", ",", "Src0", ",", "OrigSrc0", ",", "KillSrc0", ")", ";", "KillSrc0", "=", "true", ";", "}", "if", "(", "!", "Src1", ")", "{", "SubReg1", "=", "<NUM_LIT>", ";", "Src1", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "insertCopy", "(", "TII", ",", "MI", ",", "Src1", ",", "OrigSrc1", ",", "KillSrc1", ")", ";", "KillSrc1", "=", "true", ";", "}", "Register", "Dst", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "Dst", ")", ".", "addReg", "(", "Src0", ",", "getKillRegState", "(", "KillSrc0", ")", ",", "SubReg0", ")", ".", "addReg", "(", "Src1", ",", "getKillRegState", "(", "KillSrc1", ")", ",", "SubReg1", ")", ";", "insertCopy", "(", "TII", ",", "MI", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "Dst", ",", "true", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";" ]
LLVM	AMDGPU	CPP	code_generation	GPU	10,701	[ "bool", "SIInstrInfo", "::", "isInlineConstant", "(", "const", "MachineOperand", "&", "MO", ",", "uint8_t", "OperandType", ")", "const", "{", "if", "(", "!", "MO", ".", "isImm", "(", ")", "\|\|", "OperandType", "<", "AMDGPU", "::", "OPERAND_SRC_FIRST", "\|\|", "OperandType", ">", "AMDGPU", "::", "OPERAND_SRC_LAST", ")", "return", "false", ";", "int64_t", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "switch", "(", "OperandType", ")", "{", "case", "AMDGPU", "::", "OPERAND_REG_IMM_INT32", ":", "case", "AMDGPU", "::", "OPERAND_REG_IMM_FP32", ":", "case", "AMDGPU", "::", "OPERAND_REG_INLINE_C_INT32", ":", "case", "AMDGPU", "::", "OPERAND_REG_INLINE_C_FP32", ":", "case", "AMDGPU", "::", "OPERAND_REG_IMM_V2FP32", ":", "case", "AMDGPU", "::", "OPERAND_REG_INLINE_C_V2FP32", ":", "case", "AMDGPU", "::", "OPERAND_REG_IMM_V2INT32", ":", "case", "AMDGPU", "::", "OPERAND_REG_INLINE_C_V2INT32", ":", "case", "AMDGPU", "::", "OPERAND_REG_INLINE_AC_INT32", ":", "case", "AMDGPU", "::", "OPERAND_REG_INLINE_AC_FP32", ":", "{", "int32_t", "Trunc", "=", "static_cast", "<", "int32_t", ">", "(", "Imm", ")", ";", "return", "AMDGPU", "::", "isInlinableLiteral32", "(", "Trunc", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "case", "AMDGPU", "::", "OPERAND_REG_IMM_INT64", ":", "case", "AMDGPU", "::", "OPERAND_REG_IMM_FP64", ":", "case", "AMDGPU", "::", "OPERAND_REG_INLINE_C_INT64", ":", "case", "AMDGPU", "::", "OPERAND_REG_INLINE_C_FP64", ":", "case", "AMDGPU", "::", "OPERAND_REG_INLINE_AC_FP64", ":", "return", "AMDGPU", "::", "isInlinableLiteral64", "(", "MO", ".", "getImm", "(", ")", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ";", "case", "AMDGPU", "::", "OPERAND_REG_IMM_INT16", ":", "case", "AMDGPU", "::", "OPERAND_REG_INLINE_C_INT16", ":", "case", "AMDGPU", "::", "OPERAND_REG_INLINE_AC_INT16", ":", "return", "AMDGPU", "::", "isInlinableIntLiteral", "(", "Imm", ")", ";", "case", "AMDGPU", "::", "OPERAND_REG_IMM_V2INT16", ":", "case", "AMDGPU", "::", "OPERAND_REG_INLINE_C_V2INT16", ":", "case", "AMDGPU", "::", "OPERAND_REG_INLINE_AC_V2INT16", ":", "return", "AMDGPU", "::", "isInlinableIntLiteralV216", "(", "Imm", ")", ";", "case", "AMDGPU", "::", "OPERAND_REG_IMM_FP16", ":", "case", "AMDGPU", "::", "OPERAND_REG_INLINE_C_FP16", ":", "case", "AMDGPU", "::", "OPERAND_REG_INLINE_AC_FP16", ":", "{", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", "\|\|", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "{", "int16_t", "Trunc", "=", "static_cast", "<", "int16_t", ">", "(", "Imm", ")", ";", "return", "ST", ".", "has16BitInsts", "(", ")", "&&", "AMDGPU", "::", "isInlinableLiteral16", "(", "Trunc", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "return", "false", ";", "}", "case", "AMDGPU", "::", "OPERAND_REG_IMM_V2FP16", ":", "case", "AMDGPU", "::", "OPERAND_REG_INLINE_C_V2FP16", ":", "case", "AMDGPU", "::", "OPERAND_REG_INLINE_AC_V2FP16", ":", "{", "uint32_t", "Trunc", "=", "static_cast", "<", "uint32_t", ">", "(", "Imm", ")", ";", "return", "AMDGPU", "::", "isInlinableLiteralV216", "(", "Trunc", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "invalid bitwidth", "<STR_LIT>", ")", ";", "}", "}" ]	[ "returns", "true", "if", "the", "operand", "OpIdx", "in", "MI", "is", "a", "valid", "inline", "immediate", "." ]
LLVM	AMDGPU	CPP	program_repair	GPU	10,702	[ "<FIXS>", "using", "namespace", "llvm", "::", "AMDGPU", "::", "MTBUFFormat", ";", "unsigned", "Val", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "if", "(", "AMDGPU", "::", "isGFX10", "(", "STI", ")", ")", "{", "if", "(", "Val", "==", "UFMT_DEFAULT", ")", "return", ";", "O", "<<", "<STR_LIT>", " format:", "<STR_LIT>", "<<", "Val", ";", "}", "else", "{", "if", "(", "Val", "==", "DFMT_NFMT_DEFAULT", ")", "return", ";", "unsigned", "Dfmt", ";", "unsigned", "Nfmt", ";", "decodeDfmtNfmt", "(", "Val", ",", "Dfmt", ",", "Nfmt", ")", ";", "O", "<<", "<STR_LIT>", " dfmt:", "<STR_LIT>", "<<", "Dfmt", ";", "O", "<<", "<STR_LIT>", ", nfmt:", "<STR_LIT>", "<<", "Nfmt", ";", "<FIXE>" ]	[ "void", "AMDGPUInstPrinter", "::", "printFORMAT", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "<BUGS>", "if", "(", "unsigned", "Val", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", "{", "if", "(", "AMDGPU", "::", "isGFX10", "(", "STI", ")", ")", "O", "<<", "<STR_LIT>", " format:", "<STR_LIT>", "<<", "Val", ";", "else", "{", "O", "<<", "<STR_LIT>", " dfmt:", "<STR_LIT>", "<<", "(", "Val", "&", "<NUM_LIT>", ")", ";", "O", "<<", "<STR_LIT>", ", nfmt:", "<STR_LIT>", "<<", "(", "Val", ">>", "<NUM_LIT>", ")", ";", "}", "<BUGE>", "}", "}", "void", "AMDGPUInstPrinter", "::", "printRegOperand", "(", "unsigned", "RegNo", ",", "raw_ostream", "&", "O", "," ]
GCC	powerpcspe	CPP	stmt_completion	CPU	10,703	[ ",", "NULL", ")", ";" ]	[ "const", "char", "*", "cpu", ";", "bool", "arch", ";", "if", "(", "argc", "<", "<NUM_LIT>", ")", "return", "NULL", ";", "arch", "=", "strcmp", "(", "argv", "[", "<NUM_LIT>", "]", ",", "<STR_LIT>", "cpu", "<STR_LIT>", ")", "==", "<NUM_LIT>", ";", "if", "(", "!", "arch", "&&", "strcmp", "(", "argv", "[", "<NUM_LIT>", "]", ",", "<STR_LIT>", "tune", "<STR_LIT>", ")", ")", "return", "NULL", ";", "if", "(", "arch", ")", "cpu", "=", "<STR_LIT>", "powerpc", "<STR_LIT>", ";", "return", "concat", "(", "<STR_LIT>", "-m", "<STR_LIT>", ",", "argv", "[", "<NUM_LIT>", "]", ",", "<STR_LIT>", "=", "<STR_LIT>", ",", "cpu" ]
GCC	sh	MD	stmt_completion	CPU	10,704	[ "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]	[ "(", "mult", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "emit_insn", "(", "gen_mulsf3_i", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands" ]
GCC	nios2	CPP	stmt_completion	MPU	10,705	[ "=", "<NUM_LIT>", ";" ]	[ "emit_move_insn", "(", "arg", ",", "ti", ")", ";", "fn", "=", "gen_rtx_MEM", "(", "QImode", ",", "nios2_tls_symbol", ")", ";", "insn", "=", "emit_call_insn", "(", "gen_call_value", "(", "ret", ",", "fn", ",", "const0_rtx", ")", ")", ";", "RTL_CONST_CALL_P", "(", "insn", ")" ]
LLVM	X86	CPP	next_suggestion	CPU	10,706	[ "}" ]	[ "case", "Triple", "::", "Win32", ":", "if", "(", "TheTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MachO", ")", "return", "createMachOStreamer", "(", "Ctx", ",", "TAB", ",", "_", "OS", ",", "_", "Emitter", ",", "RelaxAll", ")", ";", "else", "return", "createWinCOFFStreamer", "(", "Ctx", ",", "TAB", ",", "*", "_", "Emitter", ",", "_", "OS", ",", "RelaxAll", ")", ";", "default", ":", "return", "createELFStreamer", "(", "Ctx", ",", "TAB", ",", "_", "OS", ",", "_", "Emitter", ",", "RelaxAll", ",", "NoExecStack", ")", ";" ]
GCC	spu	CPP	next_suggestion	MPU	10,707	[ "if", "(", "isize", "==", "<NUM_LIT>", ")", "shift", "=", "<NUM_LIT>", ";" ]	[ "rtx", "gen_cpat_const", "(", "rtx", "*", "ops", ")", "{", "unsigned", "char", "dst", "[", "<NUM_LIT>", "]", ";", "int", "i", ",", "offset", ",", "shift", ",", "isize", ";", "if", "(", "GET_CODE", "(", "ops", "[", "<NUM_LIT>", "]", ")", "!=", "CONST_INT", "\|\|", "GET_CODE", "(", "ops", "[", "<NUM_LIT>", "]", ")", "!=", "CONST_INT", "\|\|", "(", "GET_CODE", "(", "ops", "[", "<NUM_LIT>", "]", ")", "!=", "CONST_INT", "&&", "GET_CODE", "(", "ops", "[", "<NUM_LIT>", "]", ")", "!=", "REG", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "ops", "[", "<NUM_LIT>", "]", ")", "==", "REG", "&&", "(", "!", "REG_POINTER", "(", "ops", "[", "<NUM_LIT>", "]", ")", "\|\|", "REGNO_POINTER_ALIGN", "(", "ORIGINAL_REGNO", "(", "ops", "[", "<NUM_LIT>", "]", ")", ")", "<", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "dst", "[", "i", "]", "=", "i", "+", "<NUM_LIT>", ";", "isize", "=", "INTVAL", "(", "ops", "[", "<NUM_LIT>", "]", ")", ";" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	10,708	[ "PPC", "::", "X31", ")", ";" ]	[ "Reserved", ".", "set", "(", "PPC", "::", "R2", ")", ";", "}", "if", "(", "Subtarget", ".", "isPPC64", "(", ")", ")", "{", "Reserved", ".", "set", "(", "PPC", "::", "R13", ")", ";", "Reserved", ".", "set", "(", "PPC", "::", "R31", ")", ";", "if", "(", "!", "requiresRegisterScavenging", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "PPC", "::", "R0", ")", ";", "Reserved", ".", "set", "(", "PPC", "::", "X0", ")", ";", "Reserved", ".", "set", "(", "PPC", "::", "X1", ")", ";", "Reserved", ".", "set", "(", "PPC", "::", "X13", ")", ";", "Reserved", ".", "set", "(" ]
LLVM	Hexagon	TD	next_suggestion	DSP	10,709	[ "}" ]	[ "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rdd32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rdd32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC	i386	CPP	program_repair	CPU	10,710	[ "<FIXS>", "const", "char", "", "name", ";", "char", "", "string", ",", "*", "prefix", ";", "<FIXE>" ]	[ "int", "reloc", ";", "{", "int", "len", ";", "<BUGS>", "char", "", "name", ",", "", "string", ",", "*", "prefix", ";", "<BUGE>", "name", "=", "IDENTIFIER_POINTER", "(", "DECL_ASSEMBLER_NAME", "(", "decl", ")", ")", ";" ]
GCC	i386	CPP	stmt_completion	CPU	10,711	[ ")", "_", "_", "C", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]	[ "return", "(", "_", "_", "m256d", ")", "_", "_", "builtin_ia32_vfnmaddpd256_mask", "(", "(", "_", "_", "v4df", ")", "_", "_", "A", ",", "(", "_", "_", "v4df", ")", "_", "_", "B", ",", "(", "_", "_", "v4df" ]
LLVM	X86	CPP	stmt_completion	CPU	10,712	[ ",", "V1", ")", ";" ]	[ "ArrayRef", "<", "int", ">", "Mask", "=", "SVOp", "->", "getMask", "(", ")", ";", "assert", "(", "Subtarget", "->", "hasAVX512", "(", ")", "&&", "<STR_LIT>", "Cannot lower 512-bit vectors w/o basic ISA!", "<STR_LIT>", ")", ";", "EVT", "ExtVT", ";", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "default", ":", "assert", "(", "false", "&&", "<STR_LIT>", "Expected a vector of i1 elements", "<STR_LIT>", ")", ";", "break", ";", "case", "MVT", "::", "v2i1", ":", "ExtVT", "=", "MVT", "::", "v2i64", ";", "break", ";", "case", "MVT", "::", "v4i1", ":", "ExtVT", "=", "MVT", "::", "v4i32", ";", "break", ";", "case", "MVT", "::", "v8i1", ":", "ExtVT", "=", "MVT", "::", "v8i64", ";", "break", ";", "case", "MVT", "::", "v16i1", ":", "ExtVT", "=", "MVT", "::", "v16i32", ";", "break", ";", "case", "MVT", "::", "v32i1", ":", "ExtVT", "=", "MVT", "::", "v32i16", ";", "break", ";", "case", "MVT", "::", "v64i1", ":", "ExtVT", "=", "MVT", "::", "v64i8", ";", "break", ";", "}", "if", "(", "ISD", "::", "isBuildVectorAllZeros", "(", "V1", ".", "getNode", "(", ")", ")", ")", "V1", "=", "getZeroVector", "(", "ExtVT", ",", "Subtarget", ",", "DAG", ",", "DL", ")", ";", "else", "if", "(", "ISD", "::", "isBuildVectorAllOnes", "(", "V1", ".", "getNode", "(", ")", ")", ")", "V1", "=", "getOnesVector", "(", "ExtVT", ",", "Subtarget", ",", "DAG", ",", "DL", ")", ";", "else", "V1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND", ",", "DL", ",", "ExtVT" ]
LLVM	Hexagon	TD	next_suggestion	DSP	10,713	[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]	[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
LLVM	AMDGPU	TD	program_repair	GPU	10,714	[ "<FIXS>", "bits", "<NUM_LIT>", ">", "imm", "=", "!", "if", "(", "ps", ".", "has_offset", ",", "ps", ".", "offset_is_imm", ",", "<NUM_LIT>", ")", ";", "<FIXE>" ]	[ "bits", "<NUM_LIT>", ">", "sbase", ";", "bits", "<NUM_LIT>", ">", "sdst", ";", "bits", "<NUM_LIT>", ">", "offset", ";", "<BUGS>", "bits", "<NUM_LIT>", ">", "imm", "=", "!", "if", "(", "ps", ".", "has_offset", ",", "ps", ".", "offset_is_imm", ",", "<NUM_LIT>", ")", ";", "<BUGE>", "}", "class", "SM_Load_Pseudo", "string", "opName", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asmOps", ",", "list", "dag", ">", "pattern", "=", "[", "]", ">", ":", "SM_Pseudo", "opName", ",", "outs", ",", "ins", ",", "asmOps", ",", "pattern", ">", "{", "RegisterClass", "BaseClass", ";", "}", "multiclass", "SM_Pseudo_Loads", "string", "opName", "," ]
LLVM	Hexagon	CPP	stmt_completion	DSP	10,715	[ "::", "J2_jumpfnew", ":" ]	[ "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "isIntRegForSubInst", "(", "DstReg", ")", "&&", "isIntRegForSubInst", "(", "SrcReg", ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "Hexagon", "::", "A2_tfrsi", ":", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "isIntRegForSubInst", "(", "DstReg", ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "Hexagon", "::", "S2_tstbit_i", ":", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Src1Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "Hexagon", "::", "PredRegsRegClass", ".", "contains", "(", "DstReg", ")", "&&", "(", "Hexagon", "::", "P0", "==", "DstReg", "\|\|", "Hexagon", "::", "P1", "==", "DstReg", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "isIntRegForSubInst", "(", "Src1Reg", ")", "&&", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "Hexagon", "::", "J2_jumptnew", ":", "case", "Hexagon" ]
LLVM	X86	CPP	next_suggestion	CPU	10,716	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "-", "<NUM_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "bool", "HasVEX_4V", "=", "(", "TSFlags", ">>", "<STR_LIT>", "::", "<STR_LIT>", ")", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "unsigned", "FirstMemOp", "=", "<NUM_LIT>", ";", "if", "(", "HasVEX_4V", ")", "++", "FirstMemOp", ";", "return", "FirstMemOp", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "-", "<NUM_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]
GCC	mips	CPP	code_generation	CPU	10,717	[ "bool", "mips_split_symbol", "(", "rtx", "temp", ",", "rtx", "addr", ",", "machine_mode", "mode", ",", "rtx", "", "low_out", ")", "{", "enum", "mips_symbol_context", "context", ";", "enum", "mips_symbol_type", "symbol_type", ";", "rtx", "high", ";", "context", "=", "(", "mode", "==", "MAX_MACHINE_MODE", "?", "SYMBOL_CONTEXT_LEA", ":", "SYMBOL_CONTEXT_MEM", ")", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "HIGH", "&&", "context", "==", "SYMBOL_CONTEXT_LEA", ")", "{", "addr", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "if", "(", "mips_symbolic_constant_p", "(", "addr", ",", "context", ",", "&", "symbol_type", ")", "&&", "mips_symbol_insns", "(", "symbol_type", ",", "mode", ")", ">", "<NUM_LIT>", "&&", "mips_split_hi_p", "[", "symbol_type", "]", ")", "{", "if", "(", "low_out", ")", "switch", "(", "symbol_type", ")", "{", "case", "SYMBOL_GOT_PAGE_OFST", ":", "", "low_out", "=", "mips_got_load", "(", "temp", ",", "addr", ",", "SYMBOL_GOTOFF_PAGE", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "return", "true", ";", "}", "}", "else", "{", "if", "(", "mips_symbolic_constant_p", "(", "addr", ",", "context", ",", "&", "symbol_type", ")", "&&", "mips_symbol_insns", "(", "symbol_type", ",", "mode", ")", ">", "<NUM_LIT>", "&&", "mips_split_p", "[", "symbol_type", "]", ")", "{", "if", "(", "low_out", ")", "switch", "(", "symbol_type", ")", "{", "case", "SYMBOL_GOT_DISP", ":", "", "low_out", "=", "mips_got_load", "(", "temp", ",", "addr", ",", "SYMBOL_GOTOFF_DISP", ")", ";", "break", ";", "case", "SYMBOL_GP_RELATIVE", ":", "high", "=", "mips_pic_base_register", "(", "temp", ")", ";", "", "low_out", "=", "gen_rtx_LO_SUM", "(", "Pmode", ",", "high", ",", "addr", ")", ";", "break", ";", "default", ":", "high", "=", "gen_rtx_HIGH", "(", "Pmode", ",", "copy_rtx", "(", "addr", ")", ")", ";", "high", "=", "mips_force_temporary", "(", "temp", ",", "high", ")", ";", "*", "low_out", "=", "gen_rtx_LO_SUM", "(", "Pmode", ",", "high", ",", "addr", ")", ";", "break", ";", "}", "return", "true", ";", "}", "}", "return", "false", ";", "}" ]	[ "Return", "a", "LO_SUM", "expression", "for", "ADDR", ".", "TEMP", "is", "as", "for", "mips_force_temporary", "and", "is", "used", "to", "load", "the", "high", "part", "into", "a", "register", "." ]
LLVM	Mips	CPP	next_suggestion	CPU	10,718	[ "return", "HasHazard", ";" ]	[ "bool", "HasHazard", "=", "Candidate", ".", "isImplicitDef", "(", ")", ";", "HasHazard", "\|=", "IM", ".", "hasHazard", "(", "Candidate", ")", ";", "HasHazard", "\|=", "RegDU", ".", "update", "(", "Candidate", ",", "<NUM_LIT>", ",", "Candidate", ".", "getNumOperands", "(", ")", ")", ";" ]
GCC	alpha	MD	stmt_completion	MPU	10,719	[ ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	ARM	CPP	next_suggestion	CPU	10,720	[ "Parser", ".", "Lex", "(", ")", ";" ]	[ "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "int", "Num", "=", "MatchCoprocessorOperandName", "(", "Tok", ".", "getString", "(", ")", ",", "'", "p", "'", ")", ";", "if", "(", "Num", "==", "-", "<NUM_LIT>", ")", "return", "MatchOperand_NoMatch", ";" ]
LLVM	X86	CPP	program_repair	CPU	10,721	[ "<FIXS>", "Register", "Reg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<FIXE>" ]	[ "case", "X86", "::", "EH_RETURN", ":", "case", "X86", "::", "EH_RETURN64", ":", "{", "<BUGS>", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<BUGE>", "OutStreamer", "->", "AddComment", "(", "StringRef", "(", "<STR_LIT>", "eh_return, addr: %", "<STR_LIT>", ")", "+", "X86ATTInstPrinter", "::", "getRegisterName", "(", "Reg", ")", ")", ";", "break", ";" ]
LLVM	BPF	CPP	stmt_completion	Virtual ISA	10,722	[ ")", ",", "CTy", ")", ";" ]	[ "const", "DINodeArray", "Elements", "=", "CTy", "->", "getElements", "(", ")", ";", "uint32_t", "VLen", "=", "Elements", ".", "size", "(", ")", ";", "if", "(", "VLen", ">", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", ";", "bool", "HasBitField", "=", "false", ";", "for", "(", "const", "auto", "*", "Element", ":", "Elements", ")", "{", "auto", "E", "=", "cast", "<", "DIDerivedType", ">", "(", "Element", ")", ";", "if", "(", "E", "->", "isBitField", "(", ")", ")", "{", "HasBitField", "=", "true", ";", "break", ";", "}", "}", "auto", "TypeEntry", "=", "std", "::", "make_unique", "<", "BTFTypeStruct", ">", "(", "CTy", ",", "IsStruct", ",", "HasBitField", ",", "VLen", ")", ";", "StructTypes", ".", "push_back", "(", "TypeEntry", ".", "get", "(", ")", ")", ";", "TypeId", "=", "addType", "(", "std", "::", "move", "(", "TypeEntry" ]
GCC	pa	MD	next_suggestion	CPU	10,723	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	aarch64	CPP	next_suggestion	CPU	10,724	[ "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "poly8x16_t", ")", "_", "_", "builtin_aarch64_get_qregxiv16qi", "(", "_", "_", "o", ",", "<NUM_LIT>", ")", ";" ]	[ "vld4q_dup_p8", "(", "const", "poly8_t", "", "_", "_", "a", ")", "{", "poly8x16x4_t", "ret", ";", "_", "_", "builtin_aarch64_simd_xi", "_", "_", "o", ";", "_", "_", "o", "=", "_", "_", "builtin_aarch64_ld4rv16qi", "(", "(", "const", "_", "_", "builtin_aarch64_simd_qi", "", ")", "_", "_", "a", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "poly8x16_t", ")", "_", "_", "builtin_aarch64_get_qregxiv16qi", "(", "_", "_", "o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "poly8x16_t", ")", "_", "_", "builtin_aarch64_get_qregxiv16qi", "(", "_", "_", "o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "poly8x16_t", ")", "_", "_", "builtin_aarch64_get_qregxiv16qi", "(", "_", "_", "o", ",", "<NUM_LIT>", ")", ";" ]
LLVM	AArch64	CPP	next_suggestion	CPU	10,725	[ "return", "constrainSelectedInstRegOperands", "(", "*", "JumpTableInst", ",", "TII", ",", "TRI", ",", "RBI", ")", ";" ]	[ "Register", "JTAddr", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "JTI", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "Register", "Index", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineIRBuilder", "MIB", "(", "I", ")", ";", "Register", "TargetReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Register", "ScratchReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "auto", "JumpTableInst", "=", "MIB", ".", "buildInstr", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "{", "TargetReg", ",", "ScratchReg", "}", ",", "{", "JTAddr", ",", "Index", "}", ")", ".", "addJumpTableIndex", "(", "JTI", ")", ";", "MIB", ".", "buildInstr", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "{", "}", ",", "{", "TargetReg", "}", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";" ]
GCC	sparc	CPP	code_generation	CPU	10,726	[ "static", "void", "vector_init_bshuffle", "(", "rtx", "target", ",", "rtx", "elt", ",", "machine_mode", "mode", ",", "machine_mode", "inner_mode", ")", "{", "rtx", "t1", ",", "final_insn", ",", "sel", ";", "int", "bmask", ";", "t1", "=", "gen_reg_rtx", "(", "mode", ")", ";", "elt", "=", "convert_modes", "(", "SImode", ",", "inner_mode", ",", "elt", ",", "true", ")", ";", "emit_move_insn", "(", "gen_lowpart", "(", "SImode", ",", "t1", ")", ",", "elt", ")", ";", "switch", "(", "mode", ")", "{", "case", "E_V2SImode", ":", "final_insn", "=", "gen_bshufflev2si_vis", "(", "target", ",", "t1", ",", "t1", ")", ";", "bmask", "=", "<NUM_LIT>", ";", "break", ";", "case", "E_V4HImode", ":", "final_insn", "=", "gen_bshufflev4hi_vis", "(", "target", ",", "t1", ",", "t1", ")", ";", "bmask", "=", "<NUM_LIT>", ";", "break", ";", "case", "E_V8QImode", ":", "final_insn", "=", "gen_bshufflev8qi_vis", "(", "target", ",", "t1", ",", "t1", ")", ";", "bmask", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "sel", "=", "force_reg", "(", "SImode", ",", "GEN_INT", "(", "bmask", ")", ")", ";", "emit_insn", "(", "gen_bmasksi_vis", "(", "gen_reg_rtx", "(", "SImode", ")", ",", "sel", ",", "const0_rtx", ")", ")", ";", "emit_insn", "(", "final_insn", ")", ";", "}" ]	[ "Subroutine", "of", "sparc_expand_vector_init", ".", "Emit", "code", "to", "initialize", "all", "fields", "of", "TARGET", "to", "ELT", "by", "means", "of", "VIS2", "BSHUFFLE", "insn", ".", "MODE", "and", "INNER_MODE", "are", "the", "modes", "describing", "TARGET", "." ]
LLVM	X86	TD	next_suggestion	CPU	10,727	[ "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";" ]	[ "def", "HWWriteResGroup104", ":", "SchedWriteRes", "<", "[", "HWPort1", ",", "HWPort5", ",", "HWPort23", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]
LLVM	ARM	TD	next_suggestion	CPU	10,728	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "func", ";", "let", "isBranch", "=", "<NUM_LIT>", ";" ]
GCC	rs6000	MD	stmt_completion	CPU	10,729	[ ")", ")" ]	[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")" ]
LLVM	Hexagon	TD	stmt_completion	DSP	10,730	[ "<NUM_LIT>", ";" ]	[ "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "ByteAccess", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=" ]
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	10,731	[ "if", "(", "Desc", ".", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "{" ]	[ "if", "(", "Pos", "+", "sizeof", "(", "uint64_t", ")", ">", "Bytes", ".", "size", "(", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "uint64_t", "Reg", "=", "support", "::", "endian", "::", "read64le", "(", "Bytes", ".", "data", "(", ")", "+", "Pos", ")", ";", "Pos", "+=", "sizeof", "(", "uint64_t", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";", "break", ";", "}", "case", "WebAssembly", "::", "OPERAND_F32IMM", ":", "case", "WebAssembly", "::", "OPERAND_F64IMM", ":", "{", "if", "(", "Pos", "+", "sizeof", "(", "uint64_t", ")", ">", "Bytes", ".", "size", "(", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "uint64_t", "Bits", "=", "support", "::", "endian", "::", "read64le", "(", "Bytes", ".", "data", "(", ")", "+", "Pos", ")", ";", "Pos", "+=", "sizeof", "(", "uint64_t", ")", ";", "double", "Imm", ";", "memcpy", "(", "&", "Imm", ",", "&", "Bits", ",", "sizeof", "(", "Imm", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "createFPImm", "(", "Imm", ")", ")", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "unimplemented operand kind", "<STR_LIT>", ")", ";", "}", "}", "assert", "(", "NumExtraOperands", "==", "<NUM_LIT>", "\|\|", "Desc", ".", "isVariadic", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumExtraOperands", ";", "++", "i", ")", "{", "if", "(", "Pos", "+", "sizeof", "(", "uint64_t", ")", ">", "Bytes", ".", "size", "(", ")", ")", "return", "MCDisassembler", "::", "Fail", ";" ]
GCC	sparc	MD	stmt_completion	CPU	10,732	[ "]" ]	[ "[", "(", "set", "(", "match_operand", ":", "VM64", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "VM64", "[", "(", "match_operand", ":", "VM64", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VM64", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "reg", ":", "DI", "GSR_REG", ")", "]", "UNSPEC_BSHUFFLE", ")", ")" ]
LLVM	Kudeyar	CPP	stmt_completion	CPU	10,733	[ ")", "return", "SmallBSSSection", ";" ]	[ "const", "MCSection", "", "KudeyarTargetObjectFile", "::", "SelectSectionForGlobal", "(", "const", "GlobalValue", "", "GV", ",", "SectionKind", "Kind", ",", "Mangler", "*", "Mang", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "if", "(", "Kind", ".", "isBSS", "(", ")", "&&", "IsGlobalInSmallSection", "(", "GV", ",", "TM", ",", "Kind", ")" ]
GCC	m68k	CPP	code_generation	MPU	10,734	[ "rtx_code", "m68k_output_compare_fp", "(", "rtx", "op0", ",", "rtx", "op1", ",", "rtx_code", "code", ")", "{", "rtx_code", "tmp", "=", "m68k_find_flags_value", "(", "op0", ",", "op1", ",", "code", ")", ";", "if", "(", "tmp", "!=", "UNKNOWN", ")", "return", "tmp", ";", "rtx", "ops", "[", "<NUM_LIT>", "]", ";", "ops", "[", "<NUM_LIT>", "]", "=", "op0", ";", "ops", "[", "<NUM_LIT>", "]", "=", "op1", ";", "remember_compare_flags", "(", "op0", ",", "op1", ")", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "op0", ")", ";", "std", "::", "string", "prec", "=", "mode", "==", "SFmode", "?", "<STR_LIT>", "s", "<STR_LIT>", ":", "mode", "==", "DFmode", "?", "<STR_LIT>", "d", "<STR_LIT>", ":", "<STR_LIT>", "x", "<STR_LIT>", ";", "if", "(", "op1", "==", "CONST0_RTX", "(", "GET_MODE", "(", "op0", ")", ")", ")", "{", "if", "(", "FP_REG_P", "(", "op0", ")", ")", "{", "if", "(", "TARGET_COLDFIRE_FPU", ")", "output_asm_insn", "(", "<STR_LIT>", "ftst%.d %0", "<STR_LIT>", ",", "ops", ")", ";", "else", "output_asm_insn", "(", "<STR_LIT>", "ftst%.x %0", "<STR_LIT>", ",", "ops", ")", ";", "}", "else", "output_asm_insn", "(", "(", "<STR_LIT>", "ftst%.", "<STR_LIT>", "+", "prec", "+", "<STR_LIT>", " %0", "<STR_LIT>", ")", ".", "c_str", "(", ")", ",", "ops", ")", ";", "return", "code", ";", "}", "switch", "(", "which_alternative", ")", "{", "case", "<NUM_LIT>", ":", "if", "(", "TARGET_COLDFIRE_FPU", ")", "output_asm_insn", "(", "<STR_LIT>", "fcmp%.d %1,%0", "<STR_LIT>", ",", "ops", ")", ";", "else", "output_asm_insn", "(", "<STR_LIT>", "fcmp%.x %1,%0", "<STR_LIT>", ",", "ops", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "output_asm_insn", "(", "(", "<STR_LIT>", "fcmp%.", "<STR_LIT>", "+", "prec", "+", "<STR_LIT>", " %f1,%0", "<STR_LIT>", ")", ".", "c_str", "(", ")", ",", "ops", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "output_asm_insn", "(", "(", "<STR_LIT>", "fcmp%.", "<STR_LIT>", "+", "prec", "+", "<STR_LIT>", " %0,%f1", "<STR_LIT>", ")", ".", "c_str", "(", ")", ",", "ops", ")", ";", "std", "::", "swap", "(", "flags_compare_op0", ",", "flags_compare_op1", ")", ";", "return", "swap_condition", "(", "code", ")", ";", "case", "<NUM_LIT>", ":", "gcc_unreachable", "(", ")", ";", "}", "return", "code", ";", "}" ]	[ "Emit", "a", "comparison", "between", "OP0", "and", "OP1", ".", "CODE", "is", "the", "code", "of", "the", "comparison", ".", "It", "is", "returned", ",", "potentially", "modified", "if", "necessary", "." ]
LLVM	XCore	CPP	next_suggestion	MPU	10,735	[ "SDValue", "CP", "=", "DAG", ".", "getConstantPool", "(", "GAI", ",", "MVT", "::", "i32", ")", ";" ]	[ "int64_t", "Offset", "=", "GN", "->", "getOffset", "(", ")", ";", "if", "(", "IsSmallObject", "(", "GV", ",", "", "this", ")", ")", "{", "int64_t", "FoldedOffset", "=", "std", "::", "max", "(", "Offset", "&", "~", "<NUM_LIT>", ",", "(", "int64_t", ")", "<NUM_LIT>", ")", ";", "SDValue", "GA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "MVT", "::", "i32", ",", "FoldedOffset", ")", ";", "GA", "=", "getGlobalAddressWrapper", "(", "GA", ",", "GV", ",", "DAG", ")", ";", "if", "(", "Offset", "!=", "FoldedOffset", ")", "{", "SDValue", "Remaining", "=", "DAG", ".", "getConstant", "(", "Offset", "-", "FoldedOffset", ",", "MVT", "::", "i32", ")", ";", "GA", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "MVT", "::", "i32", ",", "GA", ",", "Remaining", ")", ";", "}", "return", "GA", ";", "}", "else", "{", "Type", "", "Ty", "=", "Type", "::", "getInt8PtrTy", "(", "", "DAG", ".", "getContext", "(", ")", ")", ";", "Constant", "", "GA", "=", "ConstantExpr", "::", "getBitCast", "(", "const_cast", "<", "GlobalValue", "", ">", "(", "GV", ")", ",", "Ty", ")", ";", "Ty", "=", "Type", "::", "getInt32Ty", "(", "", "DAG", ".", "getContext", "(", ")", ")", ";", "Constant", "", "Idx", "=", "ConstantInt", "::", "get", "(", "Ty", ",", "Offset", ")", ";", "Constant", "", "GAI", "=", "ConstantExpr", "::", "getGetElementPtr", "(", "Type", "::", "getInt8Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "GA", ",", "Idx", ")", ";" ]
GCC	visium	CPP	next_suggestion	Virtual ISA	10,736	[ "default", ":" ]	[ "if", "(", "!", "CONST_INT_P", "(", "op", ")", "\|\|", "INTVAL", "(", "op", ")", "<", "<NUM_LIT>", ")", "return", "false", ";", "switch", "(", "mode", ")", "{", "case", "QImode", ":", "return", "INTVAL", "(", "op", ")", "<=", "<NUM_LIT>", ";", "case", "HImode", ":", "return", "(", "INTVAL", "(", "op", ")", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "INTVAL", "(", "op", ")", "<", "<NUM_LIT>", ";", "case", "SImode", ":", "case", "SFmode", ":", "return", "(", "INTVAL", "(", "op", ")", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "INTVAL", "(", "op", ")", "<", "<NUM_LIT>", ";", "case", "DImode", ":", "case", "DFmode", ":", "return", "(", "INTVAL", "(", "op", ")", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "INTVAL", "(", "op", ")", "<", "<NUM_LIT>", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	10,737	[ "if", "(", "unsigned", "ShImm", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "O", "<<", "<STR_LIT>", ", ", "<STR_LIT>", "<<", "<STR_LIT>", "::", "<STR_LIT>", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "<<", "<STR_LIT>", " #", "<STR_LIT>", "<<", "ShImm", ";" ]	[ "if", "(", "!", "MO1", ".", "getReg", "(", ")", ")", "{", "unsigned", "ImmOffs", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "assert", "(", "ImmOffs", "&&", "<STR_LIT>", "Malformed indexed load / store!", "<STR_LIT>", ")", ";", "O", "<<", "<STR_LIT>", "#", "<STR_LIT>", "<<", "(", "char", ")", "<STR_LIT>", "::", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", "<<", "ImmOffs", ";", "return", ";", "}", "O", "<<", "(", "char", ")", "<STR_LIT>", "::", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", "<<", "TM", ".", "getRegisterInfo", "(", ")", "->", "get", "(", "MO1", ".", "getReg", "(", ")", ")", ".", "AsmName", ";" ]
LLVM	CellSPU	CPP	stmt_completion	MPU	10,738	[ "Static", ")", "{" ]	[ "Constant", "*", "C", "=", "CP", "->", "getConstVal", "(", ")", ";", "SDValue", "CPI", "=", "DAG", ".", "getTargetConstantPool", "(", "C", ",", "PtrVT", ",", "CP", "->", "getAlignment", "(", ")", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "PtrVT", ")", ";", "const", "TargetMachine", "&", "TM", "=", "DAG", ".", "getTarget", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	10,739	[ "unsigned", "ReservedVGPRFirst", "=", "MaxWorkGroupVGPRCount", "-", "MFI", "->", "getDebuggerReservedVGPRCount", "(", ")", ";" ]	[ "reserveRegisterTuples", "(", "Reserved", ",", "AMDGPU", "::", "TTMP10_TTMP11", ")", ";", "unsigned", "MaxWorkGroupSGPRCount", "=", "getMaxWorkGroupSGPRCount", "(", "MF", ")", ";", "unsigned", "MaxWorkGroupVGPRCount", "=", "getMaxWorkGroupVGPRCount", "(", "MF", ")", ";", "unsigned", "NumSGPRs", "=", "AMDGPU", "::", "SGPR_32RegClass", ".", "getNumRegs", "(", ")", ";", "unsigned", "NumVGPRs", "=", "AMDGPU", "::", "VGPR_32RegClass", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxWorkGroupSGPRCount", ";", "i", "<", "NumSGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "AMDGPU", "::", "SGPR_32RegClass", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "for", "(", "unsigned", "i", "=", "MaxWorkGroupVGPRCount", ";", "i", "<", "NumVGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "AMDGPU", "::", "VGPR_32RegClass", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "const", "SIMachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "unsigned", "ScratchWaveOffsetReg", "=", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ";", "if", "(", "ScratchWaveOffsetReg", "!=", "AMDGPU", "::", "NoRegister", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "ScratchWaveOffsetReg", ")", ";", "}", "unsigned", "ScratchRSrcReg", "=", "MFI", "->", "getScratchRSrcReg", "(", ")", ";", "if", "(", "ScratchRSrcReg", "!=", "AMDGPU", "::", "NoRegister", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "ScratchRSrcReg", ")", ";", "assert", "(", "!", "isSubRegister", "(", "ScratchRSrcReg", ",", "ScratchWaveOffsetReg", ")", ")", ";", "}", "const", "SISubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "SISubtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "debuggerReserveRegs", "(", ")", ")", "{" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	10,740	[ "const", "{" ]	[ "bool", "isVOP2", "(", "uint16_t", "Opcode", ")" ]
LLVM	ARM64	TD	next_suggestion	CPU	10,741	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "type", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opcode", ";" ]
GCC	pa	MD	next_suggestion	CPU	10,742	[ "rtx", "addr", "=", "convert_memory_address", "(", "Pmode", ",", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ")" ]	[ "{", "rtx", "libfunc", "=", "optab_libfunc", "(", "sync_lock_test_and_set_optab", ",", "HImode", ")" ]
GCC	i386	CPP	next_suggestion	CPU	10,743	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m128h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_maskz_fnmadd_sh", "(", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m128h", "_", "_", "W", ",", "_", "_", "m128h", "_", "_", "A", ",", "_", "_", "m128h", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m128h", ")", "_", "_", "builtin_ia32_vfnmaddsh3_maskz", "(", "(", "_", "_", "v8hf", ")", "_", "_", "W", ",", "(", "_", "_", "v8hf", ")", "_", "_", "A", ",", "(", "_", "_", "v8hf", ")", "_", "_", "B", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ",", "_", "MM_FROUND_CUR_DIRECTION", ")", ";" ]
GCC	mn10300	MD	next_suggestion	MPU	10,744	[ "(", "CC_REG", "<NUM_LIT>", ")" ]	[ "(", "SP_REG", "<NUM_LIT>", ")", "(", "MDR_REG", "<NUM_LIT>", ")" ]
GCC	rs6000	CPP	stmt_completion	CPU	10,745	[ "(", "fndecl", ")", ";" ]	[ "bool", "rs6000_fndecl_pcrel_p", "(", "const_tree", "fndecl", ")", "{", "if", "(", "DEFAULT_ABI", "!=", "ABI_ELFv2", ")", "return", "false", ";", "struct", "cl_target_option", "*", "opts", "=", "target_opts_for_fn" ]
LLVM	Hexagon	TD	stmt_completion	DSP	10,746	[ "}", "=", "<NUM_LIT>", ";" ]	[ "def", "A2_vaddhs", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_a56825", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	10,747	[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Offset", ")", ")", ";" ]	[ "static", "DecodeStatus", "decodeDirectBrTarget", "(", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t", ",", "const", "MCDisassembler", "*", ")", "{", "int32_t", "Offset", "=", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ";" ]
GCC	arm	MD	stmt_completion	CPU	10,748	[ ")", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	ARM	TD	next_suggestion	CPU	10,749	[ "}" ]	[ "class", "VST2LNWB", "<", "bits", "<", "<NUM_LIT>", ">", "op11_8", ",", "bits", "<", "<NUM_LIT>", ">", "op7_4", ",", "string", "Dt", ">", ":", "NLdStLn", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op11_8", ",", "op7_4", ",", "(", "outs", "GPR", ":", "$", "wb", ")", ",", "(", "ins", "addrmode6", ":", "$", "Rn", ",", "am6offset", ":", "$", "Rm", ",", "DPR", ":", "$", "Vd", ",", "DPR", ":", "$", "src2", ",", "nohash_imm", ":", "$", "lane", ")", ",", "IIC_VST2lnu", ",", "<STR_LIT>", ",", "Dt", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Rn", "{", "<NUM_LIT>", "}", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
LLVM	ARM	CPP	program_repair	CPU	10,750	[ "<FIXS>", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "ARMPCLabelIndex", ",", "dl", ",", "MVT", "::", "i32", ")", ";", "<FIXE>" ]	[ "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "Chain", "=", "Argument", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "<BUGS>", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "ARMPCLabelIndex", ",", "MVT", "::", "i32", ")", ";", "<BUGE>", "Argument", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "Argument", ",", "PICLabel", ")", ";" ]
GCC	aarch64	CPP	stmt_completion	CPU	10,751	[ ")", ":", "<STR_LIT>", "w", "<STR_LIT>", "(", "a", ")", ":", ")", ";" ]	[ "uint16_t", "result", ";", "_", "_", "asm__", "(", "<STR_LIT>", "uaddlv %h0,%1.8b", "<STR_LIT>", ":", "<STR_LIT>", "=w", "<STR_LIT>", "(", "result" ]
LLVM	Mips	CPP	next_suggestion	CPU	10,752	[ "MBB", ".", "addLiveIn", "(", "Mips", "::", "V0", ")", ";" ]	[ "return", ";", "}", "if", "(", "!", "MF", ".", "getTarget", "(", ")", ".", "isPositionIndependent", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "Mips", "::", "LUi", ")", ",", "V0", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", "__gnu_local_gp", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "Mips", "::", "ADDiu", ")", ",", "GlobalBaseReg", ")", ".", "addReg", "(", "V0", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", "__gnu_local_gp", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", ";", "}", "MF", ".", "getRegInfo", "(", ")", ".", "addLiveIn", "(", "Mips", "::", "T9", ")", ";", "MBB", ".", "addLiveIn", "(", "Mips", "::", "T9", ")", ";", "if", "(", "ABI", ".", "IsN32", "(", ")", ")", "{", "const", "GlobalValue", "*", "FName", "=", "&", "MF", ".", "getFunction", "(", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "Mips", "::", "LUi", ")", ",", "V0", ")", ".", "addGlobalAddress", "(", "FName", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "Mips", "::", "ADDu", ")", ",", "V1", ")", ".", "addReg", "(", "V0", ")", ".", "addReg", "(", "Mips", "::", "T9", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "Mips", "::", "ADDiu", ")", ",", "GlobalBaseReg", ")", ".", "addReg", "(", "V1", ")", ".", "addGlobalAddress", "(", "FName", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", ";", "}", "assert", "(", "ABI", ".", "IsO32", "(", ")", ")", ";", "MF", ".", "getRegInfo", "(", ")", ".", "addLiveIn", "(", "Mips", "::", "V0", ")", ";" ]
GCC	rs6000	MD	next_suggestion	CPU	10,753	[ "<STR_LIT>" ]	[ "(", "unspec", ":", "SI", "[", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_IEEE128_MOVE", ")", ")", "]", "<STR_LIT>" ]
GCC	i386	MD	program_repair	CPU	10,754	[ "<FIXS>", "\|", "\|", "REGNO", "(", "SET_DEST", "(", "elt", ")", ")", "!", "=", "GET_SSE_REGNO", "(", "i", ")", "<FIXE>" ]	[ "if", "(", "GET_CODE", "(", "elt", ")", "!", "=", "SET", "\|", "\|", "GET_CODE", "(", "SET_DEST", "(", "elt", ")", ")", "!", "=", "REG", "\|", "\|", "GET_MODE", "(", "SET_DEST", "(", "elt", ")", ")", "!", "=", "V8SImode", "<BUGS>", "\|", "\|", "REGNO", "(", "SET_DEST", "(", "elt", ")", ")", "!", "=", "SSE_REGNO", "(", "i", ")", "<BUGE>", "\|", "\|", "SET_SRC", "(", "elt", ")", "!", "=", "CONST0_RTX", "(", "V8SImode", ")", ")", "return", "false", "}" ]
LLVM	HSAIL	CPP	next_suggestion	Virtual ISA	10,755	[ "}" ]	[ "void", "HSAILMCCodeEmitter", "::", "EmitRegModRMByte", "(", "const", "MCOperand", "&", "ModRMReg", ",", "unsigned", "RegOpcodeFld", ",", "unsigned", "&", "CurByte", ",", "raw_ostream", "&", "OS", ")", "const", "{", "llvm_unreachable", "(", "<STR_LIT>", "When do we hit this?", "<STR_LIT>", ")", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	10,756	[ ")", ",", "$", "Rn", ",", "sub_16", ")", ")", ",", "<NUM_LIT>", ")", ")", ",", "sub_16", ")", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "v1i64", "(", "zext", "(", "v1i16", "FPR16", ":", "$", "Rn", ")", ")", ")", ",", "(", "v1i64", "(", "SUBREG_TO_REG", "(", "i64", "<NUM_LIT>", ")", ",", "(", "v1i16", "(", "DUPhv_H", "(", "v8i16", "(", "SUBREG_TO_REG", "(", "i64", "<NUM_LIT>" ]
LLVM	PowerPC	TD	stmt_completion	CPU	10,757	[ "$", "dst", ")", ",", "<STR_LIT>", ",", "IIC_LdStSTFDU", ",", "[", "]", ">", ",", "RegConstraint", "<", "<STR_LIT>", ">", ",", "NoEncode", "<", "<STR_LIT>", ">", ",", "PPC970_DGroup_Cracked", ";" ]	[ "def", "STFDUX", ":", "XForm_8_memOp", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "ptr_rc_nor0", ":", "$", "ea_res", ")", ",", "(", "ins", "f8rc", ":", "$", "rS", ",", "memrr", ":" ]
LLVM	ARM64	CPP	next_suggestion	CPU	10,758	[ "}" ]	[ "unsigned", "Register", "=", "GPR64DecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Register", ")", ")", ";", "return", "Success", ";" ]
LLVM	LC3	CPP	code_generation	CPU	10,759	[ "SDValue", "LC3TargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unimplemented operand", "<STR_LIT>", ")", ";", "case", "ISD", "::", "GlobalAddress", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "}", "}" ]	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]
LLVM	Mips	TD	stmt_completion	CPU	10,760	[ "{" ]	[ "def", "uimm4_ptr", ":", "Operand", "<", "iPTR", ">" ]
LLVM	MOS	CPP	stmt_completion	MPU	10,761	[ ";" ]	[ "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "MCOp", "=", "MCOperand", "::", "createExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ",", "Ctx", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_Register", ":", "if", "(", "MO", ".", "isImplicit", "(", ")", ")", "return", "false", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "\|\|", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Ctx", ".", "getOrCreateSymbol", "(", "TRI", ".", "getImag8SymbolName", "(", "Reg", ")", ")", ",", "Ctx", ")", ";", "Expr", "=", "MOSMCExpr", "::", "create", "(", "MOSMCExpr", "::", "VK_MOS_ADDR8", ",", "Expr", ",", "false", ",", "Ctx", ")", ";", "MCOp", "=", "MCOperand", "::", "createExpr", "(", "Expr", ")", ";", "}", "else", "MCOp", "=", "MCOperand", "::", "createReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "break", ";", "}", "return", "true" ]
LLVM	X86	CPP	program_repair	CPU	10,762	[ "<FIXS>", "#", "include", "<STR_LIT>", "llvm/CodeGen/GlobalISel/CallLowering.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/GlobalISel/InstructionSelector.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/GlobalISel/LegalizerInfo.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/GlobalISel/RegisterBankInfo.h", "<STR_LIT>", "<FIXE>" ]	[ "#", "include", "<STR_LIT>", "X86SelectionDAGInfo.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/ADT/StringRef.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/ADT/Triple.h", "<STR_LIT>", "<BUGS>", "#", "include", "<STR_LIT>", "llvm/CodeGen/GlobalISel/GISelAccessor.h", "<STR_LIT>", "<BUGE>", "#", "include", "<STR_LIT>", "llvm/IR/CallingConv.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/MC/MCInstrItineraries.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Target/TargetMachine.h", "<STR_LIT>" ]
LLVM	Mips	CPP	stmt_completion	CPU	10,763	[ "String", ":", "{" ]	[ "if", "(", "!", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "RParen", ")", ")", "return", "true", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "<STR_LIT>", ")", "<STR_LIT>", ",", "S", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "return", "false", ";", "}", "StringRef", "Identifier", ";", "if", "(", "Parser", ".", "parseIdentifier", "(", "Identifier", ")", ")", "return", "true", ";", "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "MCSymbol", "", "Sym", "=", "getContext", "(", ")", ".", "GetOrCreateSymbol", "(", "<STR_LIT>", "$", "<STR_LIT>", "+", "Identifier", ")", ";", "const", "MCExpr", "", "Res", "=", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "getContext", "(", ")", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "Res", ",", "S", ",", "E", ")", ")", ";", "return", "false", ";", "}", "case", "AsmToken", "::", "Identifier", ":", "if", "(", "searchSymbolAlias", "(", "Operands", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "return", "false", ";", "case", "AsmToken", "::", "LParen", ":", "case", "AsmToken", "::", "Minus", ":", "case", "AsmToken", "::", "Plus", ":", "case", "AsmToken", "::", "Integer", ":", "case", "AsmToken", "::" ]
LLVM	TPC	TD	stmt_completion	Virtual ISA	10,764	[ "<NUM_LIT>", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "SW_AUTO_INC", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "SW_FORCE_SIGN0", "=", "<NUM_LIT>", ";", "int", "RM_DEFAULT", "=", "<NUM_LIT>", ";", "int", "RM_G1_RHNE", "=", "<NUM_LIT>", ";", "int", "RM_G1_RD", "=", "<NUM_LIT>", ";", "int", "RM_G1_RU", "=", "<NUM_LIT>", ";", "int", "RM_G1_SR", "=", "<NUM_LIT>", ";", "int", "CVT_G1_RZ", "=", "<NUM_LIT>", ";", "int", "RM_RHNE", "=", "<NUM_LIT>", ";", "int", "RM_RZ", "=", "<NUM_LIT>", ";", "int", "RM_RU", "=", "<NUM_LIT>", ";", "int", "RM_RD", "=", "<NUM_LIT>", ";", "int", "RM_SR", "=", "<NUM_LIT>", ";", "int", "RM_RHAZ", "=", "<NUM_LIT>", ";", "int", "TO_FP32", "=", "<NUM_LIT>", ";", "int", "TO_BF16", "=", "<NUM_LIT>", ";", "int", "TO_INT32", "=", "<NUM_LIT>", ";", "int", "TO_UINT32", "=", "<NUM_LIT>", ";", "int", "TO_INT8", "=", "<NUM_LIT>", ";", "int", "TO_UINT8", "=", "<NUM_LIT>", ";", "int", "TO_INT16", "=", "<NUM_LIT>", ";", "int", "TO_UINT16", "=", "<NUM_LIT>", ";", "int", "TO_INT4", "=", "<NUM_LIT>", ";", "int", "TO_UINT4", "=" ]
LLVM	Hexagon	TD	stmt_completion	DSP	10,765	[ "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rtt32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rtt32", "{" ]
LLVM	SPIRV	CPP	next_suggestion	Virtual ISA	10,766	[ "}" ]	[ "MCInstLowering", ".", "lower", "(", "MI", ",", "TmpInst", ",", "MAI", ")", ";", "outputMCInst", "(", "TmpInst", ")", ";" ]
LLVM	ARM64	TD	stmt_completion	CPU	10,767	[ "am_indexed8", ":", "$", "addr", ")", ")", "]", ">", ";" ]	[ "def", "LDRBui", ":", "LoadUI", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "FPR8", ",", "am_indexed8", ",", "<STR_LIT>", ",", "[", "(", "set", "FPR8", ":", "$", "Rt", ",", "(", "load" ]
LLVM	X86	CPP	next_suggestion	CPU	10,768	[ "}" ]	[ "bool", "hoistShapesInBB", "(", "MachineBasicBlock", "", "MBB", ",", "SmallVectorImpl", "<", "MIRef", ">", "&", "Shapes", ")", "{", "MIRef", "&", "FirstAMX", "=", "BBVisitedInfo", "[", "MBB", "]", ".", "FirstAMX", ";", "auto", "FirstShapeBelowAMX", "=", "llvm", "::", "lower_bound", "(", "Shapes", ",", "FirstAMX", ")", ";", "auto", "InsertPoint", "=", "FirstAMX", ".", "MI", "->", "getIterator", "(", ")", ";", "for", "(", "auto", "I", "=", "FirstShapeBelowAMX", ",", "E", "=", "Shapes", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "MI", "->", "mayLoadOrStore", "(", ")", ")", "return", "false", ";", "for", "(", "auto", "&", "MO", ":", "I", "->", "MI", "->", "operands", "(", ")", ")", "{", "if", "(", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MIRef", "(", "MRI", "->", "getVRegDef", "(", "MO", ".", "getReg", "(", ")", ")", ")", ">", "FirstAMX", ")", "return", "false", ";", "}", "MBB", "->", "insert", "(", "InsertPoint", ",", "I", "->", "MI", "->", "removeFromParent", "(", ")", ")", ";", "}", "Shapes", ".", "clear", "(", ")", ";", "Shapes", ".", "push_back", "(", "MIRef", "(", "&", "", "--", "InsertPoint", ",", "MBB", ")", ")", ";", "return", "true", ";" ]
LLVM	R600	CPP	stmt_completion	GPU	10,769	[ ">", "(", "Op", ")", ";" ]	[ "const", "SIInstrInfo", "", "TII", "=", "static_cast", "<", "const", "SIInstrInfo", "", ">", "(", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "const", "SIRegisterInfo", "&", "TRI", "=", "TII", "->", "getRegisterInfo", "(", ")", ";", "FrameIndexSDNode", "*", "FINode", "=", "cast", "<", "FrameIndexSDNode" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	10,770	[ "}" ]	[ "bool", "SICacheControl", "::", "enableNamedBit", "(", "const", "MachineBasicBlock", "::", "iterator", "MI", ",", "AMDGPU", "::", "CPol", "::", "CPol", "Bit", ")", "const", "{", "MachineOperand", "", "CPol", "=", "TII", "->", "getNamedOperand", "(", "", "MI", ",", "AMDGPU", "::", "OpName", "::", "cpol", ")", ";", "if", "(", "!", "CPol", ")", "return", "false", ";", "CPol", "->", "setImm", "(", "CPol", "->", "getImm", "(", ")", "\|", "Bit", ")", ";", "return", "true", ";" ]
LLVM	LoongArch	CPP	stmt_completion	CPU	10,771	[ "<STR_LIT>", ":" ]	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "CSR_ILP32S_LP64S_SaveList", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "CSR_ILP32F_LP64F_SaveList", ";", "case", "<STR_LIT>", "::" ]
LLVM	ARM	CPP	next_suggestion	CPU	10,772	[ "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";" ]	[ "if", "(", "!", "NewMCID", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "}", "else", "{", "SkipPred", "=", "!", "NewMCID", ".", "isPredicable", "(", ")", ";", "}", "bool", "HasCC", "=", "false", ";", "bool", "CCDead", "=", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "HasCC", "=", "(", "MI", "->", "getOperand", "(", "NumOps", "-", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "ARM", "::", "CPSR", ")", ";", "if", "(", "HasCC", "&&", "MI", "->", "getOperand", "(", "NumOps", "-", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ")", "CCDead", "=", "true", ";", "}", "if", "(", "!", "VerifyPredAndCC", "(", "MI", ",", "Entry", ",", "true", ",", "Pred", ",", "LiveCPSR", ",", "HasCC", ",", "CCDead", ")", ")", "return", "false", ";", "if", "(", "Entry", ".", "PartFlag", "&&", "NewMCID", ".", "hasOptionalDef", "(", ")", "&&", "HasCC", "&&", "canAddPseudoFlagDep", "(", "MI", ",", "IsSelfLoop", ")", ")", "return", "false", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "NewMCID", ")", ";", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "NewMCID", ".", "hasOptionalDef", "(", ")", ")", "{", "if", "(", "HasCC", ")", "AddDefaultT1CC", "(", "MIB", ",", "CCDead", ")", ";", "else", "AddNoT1CC", "(", "MIB", ")", ";", "}" ]
LLVM	X86	CPP	next_suggestion	CPU	10,773	[ "for", "(", "int", "Scale", "=", "MinSubLaneScale", ";", "Scale", "<=", "MaxSubLaneScale", ";", "Scale", "*=", "<NUM_LIT>", ")", "if", "(", "SDValue", "Shuffle", "=", "ShuffleSubLanes", "(", "Scale", ")", ")", "return", "Shuffle", ";" ]	[ "}", "if", "(", "SrcLane", "<", "<NUM_LIT>", ")", "continue", ";", "for", "(", "int", "SubLane", "=", "<NUM_LIT>", ";", "SubLane", "!=", "SubLaneScale", ";", "++", "SubLane", ")", "{", "auto", "MatchMasks", "=", "[", "NumSubLaneElts", "]", "(", "ArrayRef", "<", "int", ">", "M1", ",", "ArrayRef", "<", "int", ">", "M2", ")", "{", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumSubLaneElts", ";", "++", "i", ")", "{", "if", "(", "M1", "[", "i", "]", "<", "<NUM_LIT>", "\|\|", "M2", "[", "i", "]", "<", "<NUM_LIT>", ")", "continue", ";", "if", "(", "M1", "[", "i", "]", "!=", "M2", "[", "i", "]", ")", "return", "false", ";", "}", "return", "true", ";", "}", ";", "auto", "&", "RepeatedSubLaneMask", "=", "RepeatedSubLaneMasks", "[", "SubLane", "]", ";", "if", "(", "!", "MatchMasks", "(", "SubLaneMask", ",", "RepeatedSubLaneMask", ")", ")", "continue", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumSubLaneElts", ";", "++", "i", ")", "{", "int", "M", "=", "SubLaneMask", "[", "i", "]", ";", "if", "(", "M", "<", "<NUM_LIT>", ")", "continue", ";", "assert", "(", "(", "RepeatedSubLaneMask", "[", "i", "]", "<", "<NUM_LIT>", "\|\|", "RepeatedSubLaneMask", "[", "i", "]", "==", "M", ")", "&&", "<STR_LIT>", "Unexpected mask element", "<STR_LIT>", ")", ";", "RepeatedSubLaneMask", "[", "i", "]", "=", "M", ";", "}", "int", "SrcSubLane", "=", "(", "SrcLane", "", "SubLaneScale", ")", "+", "SubLane", ";", "TopSrcSubLane", "=", "std", "::", "max", "(", "TopSrcSubLane", ",", "SrcSubLane", ")", ";", "Dst2SrcSubLanes", "[", "DstSubLane", "]", "=", "SrcSubLane", ";", "break", ";", "}", "if", "(", "Dst2SrcSubLanes", "[", "DstSubLane", "]", "<", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "}", "assert", "(", "<NUM_LIT>", "<=", "TopSrcSubLane", "&&", "TopSrcSubLane", "<", "NumSubLanes", "&&", "<STR_LIT>", "Unexpected source lane", "<STR_LIT>", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", "(", "(", "unsigned", ")", "NumElts", ",", "-", "<NUM_LIT>", ")", ";", "for", "(", "int", "SubLane", "=", "<NUM_LIT>", ";", "SubLane", "<=", "TopSrcSubLane", ";", "++", "SubLane", ")", "{", "int", "Lane", "=", "SubLane", "/", "SubLaneScale", ";", "auto", "&", "RepeatedSubLaneMask", "=", "RepeatedSubLaneMasks", "[", "SubLane", "%", "SubLaneScale", "]", ";", "for", "(", "int", "Elt", "=", "<NUM_LIT>", ";", "Elt", "!=", "NumSubLaneElts", ";", "++", "Elt", ")", "{", "int", "M", "=", "RepeatedSubLaneMask", "[", "Elt", "]", ";", "if", "(", "M", "<", "<NUM_LIT>", ")", "continue", ";", "int", "Idx", "=", "(", "SubLane", "", "NumSubLaneElts", ")", "+", "Elt", ";", "RepeatedMask", "[", "Idx", "]", "=", "M", "+", "(", "Lane", "", "NumLaneElts", ")", ";", "}", "}", "SDValue", "RepeatedShuffle", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "DL", ",", "V1", ",", "V2", ",", "RepeatedMask", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "SubLaneMask", "(", "(", "unsigned", ")", "NumElts", ",", "-", "<NUM_LIT>", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "i", "+=", "NumSubLaneElts", ")", "{", "int", "SrcSubLane", "=", "Dst2SrcSubLanes", "[", "i", "/", "NumSubLaneElts", "]", ";", "if", "(", "SrcSubLane", "<", "<NUM_LIT>", ")", "continue", ";", "for", "(", "int", "j", "=", "<NUM_LIT>", ";", "j", "!=", "NumSubLaneElts", ";", "++", "j", ")", "SubLaneMask", "[", "i", "+", "j", "]", "=", "j", "+", "(", "SrcSubLane", "", "NumSubLaneElts", ")", ";", "}", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "DL", ",", "RepeatedShuffle", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "SubLaneMask", ")", ";", "}", ";", "int", "MinSubLaneScale", "=", "<NUM_LIT>", ",", "MaxSubLaneScale", "=", "<NUM_LIT>", ";", "if", "(", "Subtarget", ".", "hasAVX2", "(", ")", "&&", "VT", ".", "is256BitVector", "(", ")", ")", "{", "bool", "OnlyLowestElts", "=", "isUndefOrInRange", "(", "Mask", ",", "<NUM_LIT>", ",", "NumLaneElts", ")", ";", "MinSubLaneScale", "=", "<NUM_LIT>", ";", "MaxSubLaneScale", "=", "(", "!", "OnlyLowestElts", "&&", "V2", ".", "isUndef", "(", ")", "&&", "VT", "==", "MVT", "::", "v32i8", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "}", "if", "(", "Subtarget", ".", "hasBWI", "(", ")", "&&", "VT", "==", "MVT", "::", "v64i8", ")", "MinSubLaneScale", "=", "MaxSubLaneScale", "=", "<NUM_LIT>", ";" ]
GCC	rs6000	MD	program_repair	CPU	10,774	[ "<FIXS>", "emit_insn", "(", "gen_copysign", "mode", ">", "<NUM_LIT>", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "<FIXE>" ]	[ "emit_insn", "(", "gen_copysign", "mode", ">", "<NUM_LIT>", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "else", "<BUGS>", "{", "rtx", "tmp", "=", "gen_reg_rtx", "(", "MODE", ">", "mode", ")", "emit_insn", "(", "gen_copysign", "mode", ">", "<NUM_LIT>", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "tmp", ")", ")", "}", "<BUGE>", "DONE", "}", ")" ]
LLVM	ARM64	TD	next_suggestion	CPU	10,775	[ "let", "isCodeGenOnly", "=", "<NUM_LIT>", ";" ]	[ "dag", "InOperandList", "=", "iops", ";", "let", "Pattern", "=", "pattern", ";" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	10,776	[ "N", ")", ";" ]	[ "addSignedImmOperands", "(", "Inst", "," ]
GCC	arm	CPP	stmt_completion	CPU	10,777	[ ",", "float32x4_t", "_", "_", "b", ")", "{" ]	[ "_", "_", "arm_vcmpneq", "(", "float32x4_t", "_", "_", "a" ]
GCC	iq2000	CPP	stmt_completion	CPU	10,778	[ ")", ";" ]	[ "int_arg_words", "=", "crtl", "->", "args", ".", "info", ".", "arg_words", ";", "if", "(", "int_arg_words", "<", "<NUM_LIT>", ")", "gpr_save_area_size", "=", "(", "<NUM_LIT>", "-", "int_arg_words", ")", "*", "UNITS_PER_WORD", ";", "else", "gpr_save_area_size", "=", "<NUM_LIT>", ";", "nextarg", "=", "plus_constant", "(", "Pmode", ",", "nextarg", ",", "-", "gpr_save_area_size" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	10,779	[ "SDValue", "Vector", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_VECTOR", ",", "DL", ",", "MVT", "::", "v2f32", ",", "MagLo", ",", "HiOp", ")", ";" ]	[ "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "DL", "(", "N", ")", ";", "if", "(", "MagnitudeOp", ".", "getValueType", "(", ")", "==", "MVT", "::", "f64", ")", "{", "SDValue", "MagAsVector", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "MVT", "::", "v2f32", ",", "MagnitudeOp", ")", ";", "SDValue", "MagLo", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "DL", ",", "MVT", "::", "f32", ",", "MagAsVector", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "SDValue", "MagHi", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "DL", ",", "MVT", "::", "f32", ",", "MagAsVector", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "SDValue", "HiOp", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FCOPYSIGN", ",", "DL", ",", "MVT", "::", "f32", ",", "MagHi", ",", "SignOp", ")", ";" ]
GCC	h8300	MD	stmt_completion	MPU	10,780	[ ")", ")", "]" ]	[ "[", "(", "set", "(", "mem", ":", "SI", "(", "pre_dec", ":", "SI", "(", "reg", ":", "SI", "SP_REG", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>" ]
LLVM	Alpha	CPP	program_repair	MPU	10,781	[ "<FIXS>", "SDOperand", "Offset", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SEXTLOAD", ",", "MVT", "::", "i64", ",", "Base", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Tmp", ",", "<FIXE>" ]	[ "SDOperand", "Base", "=", "DAG", ".", "getLoad", "(", "MVT", "::", "i64", ",", "Chain", ",", "VAList", ",", "DAG", ".", "getSrcValue", "(", "NULL", ")", ")", ";", "SDOperand", "Tmp", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "MVT", "::", "i64", ",", "VAList", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i64", ")", ")", ";", "<BUGS>", "SDOperand", "Offset", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SEXTLOAD", ",", "MVT", "::", "i64", ",", "Chain", ",", "Tmp", ",", "<BUGE>", "DAG", ".", "getSrcValue", "(", "NULL", ")", ",", "MVT", "::", "i32", ")", ";", "SDOperand", "DataPtr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "MVT", "::", "i64", ",", "Base", ",", "Offset", ")", ";", "if", "(", "ArgTy", "->", "isFloatingPoint", "(", ")", ")" ]
LLVM	X86	CPP	next_suggestion	CPU	10,782	[ "case", "X86", "::", "SP", ":", "DestReg", "=", "X86", "::", "RSP", ";", "break", ";" ]	[ "case", "'", "l", "'", ":", "if", "(", "VT", "==", "MVT", "::", "i8", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "X86", "::", "GR8RegisterClass", ")", ";", "if", "(", "VT", "==", "MVT", "::", "i16", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "X86", "::", "GR16RegisterClass", ")", ";", "if", "(", "VT", "==", "MVT", "::", "i32", "\|\|", "!", "Subtarget", "->", "is64Bit", "(", ")", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "X86", "::", "GR32RegisterClass", ")", ";", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "X86", "::", "GR64RegisterClass", ")", ";", "case", "'", "f", "'", ":", "if", "(", "VT", "==", "MVT", "::", "f32", "&&", "!", "isScalarFPTypeInSSEReg", "(", "VT", ")", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "X86", "::", "RFP32RegisterClass", ")", ";", "if", "(", "VT", "==", "MVT", "::", "f64", "&&", "!", "isScalarFPTypeInSSEReg", "(", "VT", ")", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "X86", "::", "RFP64RegisterClass", ")", ";", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "X86", "::", "RFP80RegisterClass", ")", ";", "case", "'", "y", "'", ":", "if", "(", "!", "Subtarget", "->", "hasMMX", "(", ")", ")", "break", ";", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "X86", "::", "VR64RegisterClass", ")", ";", "case", "'", "Y", "'", ":", "if", "(", "!", "Subtarget", "->", "hasSSE2", "(", ")", ")", "break", ";", "case", "'", "x", "'", ":", "if", "(", "!", "Subtarget", "->", "hasSSE1", "(", ")", ")", "break", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ")", "{", "default", ":", "break", ";", "case", "MVT", "::", "f32", ":", "case", "MVT", "::", "i32", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "X86", "::", "FR32RegisterClass", ")", ";", "case", "MVT", "::", "f64", ":", "case", "MVT", "::", "i64", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "X86", "::", "FR64RegisterClass", ")", ";", "case", "MVT", "::", "v16i8", ":", "case", "MVT", "::", "v8i16", ":", "case", "MVT", "::", "v4i32", ":", "case", "MVT", "::", "v2i64", ":", "case", "MVT", "::", "v4f32", ":", "case", "MVT", "::", "v2f64", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "X86", "::", "VR128RegisterClass", ")", ";", "}", "break", ";", "}", "}", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "Res", ";", "Res", "=", "TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "Constraint", ",", "VT", ")", ";", "if", "(", "Res", ".", "second", "==", "<NUM_LIT>", ")", "{", "if", "(", "StringsEqualNoCase", "(", "<STR_LIT>", "{st}", "<STR_LIT>", ",", "Constraint", ")", ")", "{", "Res", ".", "first", "=", "X86", "::", "ST0", ";", "Res", ".", "second", "=", "X86", "::", "RFP80RegisterClass", ";", "}", "if", "(", "Constraint", "==", "<STR_LIT>", "A", "<STR_LIT>", ")", "{", "Res", ".", "first", "=", "X86", "::", "EAX", ";", "Res", ".", "second", "=", "X86", "::", "GRADRegisterClass", ";", "}", "return", "Res", ";", "}", "if", "(", "Res", ".", "second", "->", "hasType", "(", "VT", ")", ")", "return", "Res", ";", "if", "(", "Res", ".", "second", "==", "X86", "::", "GR16RegisterClass", ")", "{", "if", "(", "VT", "==", "MVT", "::", "i8", ")", "{", "unsigned", "DestReg", "=", "<NUM_LIT>", ";", "switch", "(", "Res", ".", "first", ")", "{", "default", ":", "break", ";", "case", "X86", "::", "AX", ":", "DestReg", "=", "X86", "::", "AL", ";", "break", ";", "case", "X86", "::", "DX", ":", "DestReg", "=", "X86", "::", "DL", ";", "break", ";", "case", "X86", "::", "CX", ":", "DestReg", "=", "X86", "::", "CL", ";", "break", ";", "case", "X86", "::", "BX", ":", "DestReg", "=", "X86", "::", "BL", ";", "break", ";", "}", "if", "(", "DestReg", ")", "{", "Res", ".", "first", "=", "DestReg", ";", "Res", ".", "second", "=", "X86", "::", "GR8RegisterClass", ";", "}", "}", "else", "if", "(", "VT", "==", "MVT", "::", "i32", ")", "{", "unsigned", "DestReg", "=", "<NUM_LIT>", ";", "switch", "(", "Res", ".", "first", ")", "{", "default", ":", "break", ";", "case", "X86", "::", "AX", ":", "DestReg", "=", "X86", "::", "EAX", ";", "break", ";", "case", "X86", "::", "DX", ":", "DestReg", "=", "X86", "::", "EDX", ";", "break", ";", "case", "X86", "::", "CX", ":", "DestReg", "=", "X86", "::", "ECX", ";", "break", ";", "case", "X86", "::", "BX", ":", "DestReg", "=", "X86", "::", "EBX", ";", "break", ";", "case", "X86", "::", "SI", ":", "DestReg", "=", "X86", "::", "ESI", ";", "break", ";", "case", "X86", "::", "DI", ":", "DestReg", "=", "X86", "::", "EDI", ";", "break", ";", "case", "X86", "::", "BP", ":", "DestReg", "=", "X86", "::", "EBP", ";", "break", ";", "case", "X86", "::", "SP", ":", "DestReg", "=", "X86", "::", "ESP", ";", "break", ";", "}", "if", "(", "DestReg", ")", "{", "Res", ".", "first", "=", "DestReg", ";", "Res", ".", "second", "=", "X86", "::", "GR32RegisterClass", ";", "}", "}", "else", "if", "(", "VT", "==", "MVT", "::", "i64", ")", "{", "unsigned", "DestReg", "=", "<NUM_LIT>", ";", "switch", "(", "Res", ".", "first", ")", "{", "default", ":", "break", ";", "case", "X86", "::", "AX", ":", "DestReg", "=", "X86", "::", "RAX", ";", "break", ";", "case", "X86", "::", "DX", ":", "DestReg", "=", "X86", "::", "RDX", ";", "break", ";", "case", "X86", "::", "CX", ":", "DestReg", "=", "X86", "::", "RCX", ";", "break", ";", "case", "X86", "::", "BX", ":", "DestReg", "=", "X86", "::", "RBX", ";", "break", ";", "case", "X86", "::", "SI", ":", "DestReg", "=", "X86", "::", "RSI", ";", "break", ";", "case", "X86", "::", "DI", ":", "DestReg", "=", "X86", "::", "RDI", ";", "break", ";", "case", "X86", "::", "BP", ":", "DestReg", "=", "X86", "::", "RBP", ";", "break", ";" ]
LLVM	X86	TD	stmt_completion	CPU	10,783	[ ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Sched", "<", "[", "WriteVecStore", "]", ">", ";" ]	[ "def", "MOVPQIto64mr", ":", "RS2I", "<", "<NUM_LIT>", ",", "MRMDestMem", ",", "(", "outs", ")", ",", "(", "ins", "i64mem", ":", "$", "dst", ",", "VR128" ]
LLVM	AArch64	CPP	next_suggestion	CPU	10,784	[ "}" ]	[ "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "TargetOpcode", "::", "G_VAARG", ":", "return", "legalizeVaArg", "(", "MI", ",", "MRI", ",", "MIRBuilder", ")", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "case", "TargetOpcode", "::", "G_STORE", ":", "return", "legalizeLoadStore", "(", "MI", ",", "MRI", ",", "MIRBuilder", ",", "Observer", ")", ";", "case", "TargetOpcode", "::", "G_SHL", ":", "case", "TargetOpcode", "::", "G_ASHR", ":", "case", "TargetOpcode", "::", "G_LSHR", ":", "return", "legalizeShlAshrLshr", "(", "MI", ",", "MRI", ",", "MIRBuilder", ",", "Observer", ")", ";", "case", "TargetOpcode", "::", "G_GLOBAL_VALUE", ":", "return", "legalizeSmallCMGlobalValue", "(", "MI", ",", "MRI", ",", "MIRBuilder", ",", "Observer", ")", ";", "case", "TargetOpcode", "::", "G_TRUNC", ":", "return", "legalizeVectorTrunc", "(", "MI", ",", "Helper", ")", ";", "case", "TargetOpcode", "::", "G_SBFX", ":", "case", "TargetOpcode", "::", "G_UBFX", ":", "return", "legalizeBitfieldExtract", "(", "MI", ",", "MRI", ",", "Helper", ")", ";", "case", "TargetOpcode", "::", "G_ROTR", ":", "return", "legalizeRotate", "(", "MI", ",", "MRI", ",", "Helper", ")", ";", "case", "TargetOpcode", "::", "G_CTPOP", ":", "return", "legalizeCTPOP", "(", "MI", ",", "MRI", ",", "Helper", ")", ";", "case", "TargetOpcode", "::", "G_ATOMIC_CMPXCHG", ":", "return", "legalizeAtomicCmpxchg128", "(", "MI", ",", "MRI", ",", "Helper", ")", ";", "case", "TargetOpcode", "::", "G_CTTZ", ":", "return", "legalizeCTTZ", "(", "MI", ",", "Helper", ")", ";", "case", "TargetOpcode", "::", "G_BZERO", ":", "case", "TargetOpcode", "::", "G_MEMCPY", ":", "case", "TargetOpcode", "::", "G_MEMMOVE", ":", "case", "TargetOpcode", "::", "G_MEMSET", ":", "return", "legalizeMemOps", "(", "MI", ",", "Helper", ")", ";" ]
GCC	i386	CPP	stmt_completion	CPU	10,785	[ "P", "=", "_", "_", "A", ";" ]	[ "extern", "_", "_", "inline", "void", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_store_ph", "(", "void", "", "_", "_", "P", ",", "_", "_", "m512h", "_", "_", "A", ")", "{", "", "(", "_", "_", "m512h", "*", ")", "_", "_" ]
LLVM	ARM64	TD	stmt_completion	CPU	10,786	[ "<NUM_LIT>", ",", "FPR128", ",", "<STR_LIT>", ">", ";" ]	[ "def", "LDRQpre", ":", "LoadPreIdx", "<", "<NUM_LIT>", ",", "<NUM_LIT>", "," ]
LLVM	J2	CPP	next_suggestion	MPU	10,787	[ "}", "(", ")", ";" ]	[ "SDValue", "J2TargetLowering", "::", "LowerConstantPool", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "PtrVT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "auto", "*", "CP", "=", "cast", "<", "ConstantPoolSDNode", ">", "(", "Op", ")", ";", "SDValue", "Res", "=", "[", "&", "]", "{", "if", "(", "CP", "->", "isMachineConstantPoolEntry", "(", ")", ")", "return", "DAG", ".", "getTargetConstantPool", "(", "CP", "->", "getMachineCPVal", "(", ")", ",", "PtrVT", ",", "CP", "->", "getAlignment", "(", ")", ")", ";", "else", "return", "DAG", ".", "getTargetConstantPool", "(", "CP", "->", "getConstVal", "(", ")", ",", "PtrVT", ",", "CP", "->", "getAlignment", "(", ")", ")", ";" ]
GCC	sh	MD	program_repair	CPU	10,788	[ "<FIXS>", "<STR_LIT>", "\t", "\t", "<STR_LIT>", "<FIXE>", "<FIXS>", "<STR_LIT>", "\t", "\t", "<STR_LIT>", "<FIXE>" ]	[ "<STR_LIT>", "\t", "\t", "\t", "<STR_LIT>", "<STR_LIT>", "\t", "\t", "\t", "<STR_LIT>", "<STR_LIT>", "\t", "\t", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "\t", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "\t", "\t", "\t", "<STR_LIT>", "<STR_LIT>", "\t", "\t", "\t", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "\t", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	10,789	[ "}" ]	[ "def", "A2_abs", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_cf8126ae", ",", "TypeS_2op", ">", ",", "Enc_5e2823", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
LLVM	CellSPU	CPP	stmt_completion	MPU	10,790	[ "<STR_LIT>", "Alignment is not power of 2", "<STR_LIT>", ")", ";" ]	[ "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "FrameSize", "=", "MFI", "->", "getStackSize", "(", ")", ";", "unsigned", "TargetAlign", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", "->", "getStackAlignment", "(", ")", ";", "unsigned", "Align", "=", "std", "::", "max", "(", "TargetAlign", ",", "MFI", "->", "getMaxAlignment", "(", ")", ")", ";", "assert", "(", "isPowerOf2_32", "(", "Align", ")", "&&" ]
LLVM	Hexagon	TD	next_suggestion	DSP	10,791	[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	10,792	[ ")", "+", "i", "]", "=", "uint8_t", "(", "Value", ">>", "(", "i", "*", "<NUM_LIT>", ")", ")", ";" ]	[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "Size", ";", "++", "i", ")", "Data", "[", "Fixup", ".", "getOffset", "(" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	10,793	[ ".", "getExplicitKernArgSize", "(", "F", ",", "MaxKernArgAlign", ")", ";" ]	[ "Attribute", "MemBoundAttr", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", "amdgpu-memory-bound", "<STR_LIT>", ")", ";", "MemoryBound", "=", "MemBoundAttr", ".", "isStringAttribute", "(", ")", "&&", "MemBoundAttr", ".", "getValueAsString", "(", ")", "==", "<STR_LIT>", "true", "<STR_LIT>", ";", "Attribute", "WaveLimitAttr", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", "amdgpu-wave-limiter", "<STR_LIT>", ")", ";", "WaveLimiter", "=", "WaveLimitAttr", ".", "isStringAttribute", "(", ")", "&&", "WaveLimitAttr", ".", "getValueAsString", "(", ")", "==", "<STR_LIT>", "true", "<STR_LIT>", ";", "CallingConv", "::", "ID", "CC", "=", "F", ".", "getCallingConv", "(", ")", ";", "if", "(", "CC", "==", "CallingConv", "::", "AMDGPU_KERNEL", "\|\|", "CC", "==", "CallingConv", "::", "SPIR_KERNEL", ")", "ExplicitKernArgSize", "=", "ST" ]
LLVM	SPIRV	CPP	next_suggestion	Virtual ISA	10,794	[ "}" ]	[ "bool", "hasMBBRegister", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "{", "return", "BBNumToRegMap", ".", "contains", "(", "MBB", ".", "getNumber", "(", ")", ")", ";" ]
GCC	c4x	MD	stmt_completion	DSP	10,795	[ ")" ]	[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(", "const_string", "<STR_LIT>", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	10,796	[ "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]
LLVM	ARM	TD	stmt_completion	CPU	10,797	[ ",", "[", "]", ">", ",", "Sched", "<", "[", "WriteVLD4", "]", ">", "{" ]	[ "def", "_fixed", ":", "NLdSt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op7_4", ",", "(", "outs", "VecListFourD", ":", "$", "Vd", ",", "GPR", ":", "$", "wb", ")", ",", "(", "ins", "AddrMode", ":", "$", "Rn", ")", ",", "IIC_VLD1x2u", ",", "<STR_LIT>", ",", "Dt", ",", "<STR_LIT>", ",", "<STR_LIT>" ]
LLVM	AArch64	CPP	code_generation	CPU	10,798	[ "MachineInstr", "", "AArch64InstrInfo", "::", "foldMemoryOperandImpl", "(", "MachineFunction", "&", "MF", ",", "MachineInstr", "", "MI", ",", "ArrayRef", "<", "unsigned", ">", "Ops", ",", "MachineBasicBlock", "::", "iterator", "InsertPt", ",", "int", "FrameIndex", ")", "const", "{", "if", "(", "MI", "->", "isCopy", "(", ")", ")", "{", "unsigned", "DstReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "SrcReg", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DstReg", ")", ")", "{", "MF", ".", "getRegInfo", "(", ")", ".", "constrainRegClass", "(", "DstReg", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "if", "(", "DstReg", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", ")", "{", "MF", ".", "getRegInfo", "(", ")", ".", "constrainRegClass", "(", "SrcReg", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "}", "return", "nullptr", ";", "}" ]	[ "foldMemoryOperand", "-", "Same", "as", "the", "previous", "version", "except", "it", "allows", "folding", "of", "any", "load", "and", "store", "from", "/", "to", "any", "address", ",", "not", "just", "from", "a", "specific", "stack", "slot", "." ]
LLVM	Mips	CPP	program_repair	CPU	10,799	[ "<FIXS>", "MachineBasicBlock", "*", "MipsTargetLowering", "::", "emitFEXT_CCRXI16_ins", "(", "<FIXE>" ]	[ "MI", "->", "eraseFromParent", "(", ")", ";", "return", "BB", ";", "}", "<BUGS>", "MachineBasicBlock", "", "MipsTargetLowering", "::", "EmitFEXT_CCRXI16_ins", "(", "<BUGE>", "unsigned", "SltiOpc", ",", "unsigned", "SltiXOpc", ",", "MachineInstr", "", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "if", "(", "DontExpandCondPseudos16", ")" ]

LLVM

AArch64

CPP

next_suggestion

CPU

10,700

[ "++", "NumScalarInsnsUsed", ";" ]

[ "}", "}", "}", "if", "(", "!", "Src0", ")", "{", "SubReg0", "=", "<NUM_LIT>", ";", "Src0", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "insertCopy", "(", "TII", ",", "MI", ",", "Src0", ",", "OrigSrc0", ",", "KillSrc0", ")", ";", "KillSrc0", "=", "true", ";", "}", "if", "(", "!", "Src1", ")", "{", "SubReg1", "=", "<NUM_LIT>", ";", "Src1", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "insertCopy", "(", "TII", ",", "MI", ",", "Src1", ",", "OrigSrc1", ",", "KillSrc1", ")", ";", "KillSrc1", "=", "true", ";", "}", "Register", "Dst", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "Dst", ")", ".", "addReg", "(", "Src0", ",", "getKillRegState", "(", "KillSrc0", ")", ",", "SubReg0", ")", ".", "addReg", "(", "Src1", ",", "getKillRegState", "(", "KillSrc1", ")", ",", "SubReg1", ")", ";", "insertCopy", "(", "TII", ",", "MI", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "Dst", ",", "true", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";" ]

LLVM

AMDGPU

CPP

code_generation

GPU

10,701

[ "bool", "SIInstrInfo", "::", "isInlineConstant", "(", "const", "MachineOperand", "&", "MO", ",", "uint8_t", "OperandType", ")", "const", "{", "if", "(", "!", "MO", ".", "isImm", "(", ")", "||", "OperandType", "<", "AMDGPU", "::", "OPERAND_SRC_FIRST", "||", "OperandType", ">", "AMDGPU", "::", "OPERAND_SRC_LAST", ")", "return", "false", ";", "int64_t", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "switch", "(", "OperandType", ")", "{", "case", "AMDGPU", "::", "OPERAND_REG_IMM_INT32", ":", "case", "AMDGPU", "::", "OPERAND_REG_IMM_FP32", ":", "case", "AMDGPU", "::", "OPERAND_REG_INLINE_C_INT32", ":", "case", "AMDGPU", "::", "OPERAND_REG_INLINE_C_FP32", ":", "case", "AMDGPU", "::", "OPERAND_REG_IMM_V2FP32", ":", "case", "AMDGPU", "::", "OPERAND_REG_INLINE_C_V2FP32", ":", "case", "AMDGPU", "::", "OPERAND_REG_IMM_V2INT32", ":", "case", "AMDGPU", "::", "OPERAND_REG_INLINE_C_V2INT32", ":", "case", "AMDGPU", "::", "OPERAND_REG_INLINE_AC_INT32", ":", "case", "AMDGPU", "::", "OPERAND_REG_INLINE_AC_FP32", ":", "{", "int32_t", "Trunc", "=", "static_cast", "<", "int32_t", ">", "(", "Imm", ")", ";", "return", "AMDGPU", "::", "isInlinableLiteral32", "(", "Trunc", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "case", "AMDGPU", "::", "OPERAND_REG_IMM_INT64", ":", "case", "AMDGPU", "::", "OPERAND_REG_IMM_FP64", ":", "case", "AMDGPU", "::", "OPERAND_REG_INLINE_C_INT64", ":", "case", "AMDGPU", "::", "OPERAND_REG_INLINE_C_FP64", ":", "case", "AMDGPU", "::", "OPERAND_REG_INLINE_AC_FP64", ":", "return", "AMDGPU", "::", "isInlinableLiteral64", "(", "MO", ".", "getImm", "(", ")", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ";", "case", "AMDGPU", "::", "OPERAND_REG_IMM_INT16", ":", "case", "AMDGPU", "::", "OPERAND_REG_INLINE_C_INT16", ":", "case", "AMDGPU", "::", "OPERAND_REG_INLINE_AC_INT16", ":", "return", "AMDGPU", "::", "isInlinableIntLiteral", "(", "Imm", ")", ";", "case", "AMDGPU", "::", "OPERAND_REG_IMM_V2INT16", ":", "case", "AMDGPU", "::", "OPERAND_REG_INLINE_C_V2INT16", ":", "case", "AMDGPU", "::", "OPERAND_REG_INLINE_AC_V2INT16", ":", "return", "AMDGPU", "::", "isInlinableIntLiteralV216", "(", "Imm", ")", ";", "case", "AMDGPU", "::", "OPERAND_REG_IMM_FP16", ":", "case", "AMDGPU", "::", "OPERAND_REG_INLINE_C_FP16", ":", "case", "AMDGPU", "::", "OPERAND_REG_INLINE_AC_FP16", ":", "{", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", "||", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "{", "int16_t", "Trunc", "=", "static_cast", "<", "int16_t", ">", "(", "Imm", ")", ";", "return", "ST", ".", "has16BitInsts", "(", ")", "&&", "AMDGPU", "::", "isInlinableLiteral16", "(", "Trunc", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "return", "false", ";", "}", "case", "AMDGPU", "::", "OPERAND_REG_IMM_V2FP16", ":", "case", "AMDGPU", "::", "OPERAND_REG_INLINE_C_V2FP16", ":", "case", "AMDGPU", "::", "OPERAND_REG_INLINE_AC_V2FP16", ":", "{", "uint32_t", "Trunc", "=", "static_cast", "<", "uint32_t", ">", "(", "Imm", ")", ";", "return", "AMDGPU", "::", "isInlinableLiteralV216", "(", "Trunc", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "invalid bitwidth", "<STR_LIT>", ")", ";", "}", "}" ]

[ "returns", "true", "if", "the", "operand", "OpIdx", "in", "MI", "is", "a", "valid", "inline", "immediate", "." ]

LLVM

AMDGPU

CPP

program_repair

GPU

10,702

[ "<FIXS>", "using", "namespace", "llvm", "::", "AMDGPU", "::", "MTBUFFormat", ";", "unsigned", "Val", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "if", "(", "AMDGPU", "::", "isGFX10", "(", "STI", ")", ")", "{", "if", "(", "Val", "==", "UFMT_DEFAULT", ")", "return", ";", "O", "<<", "<STR_LIT>", " format:", "<STR_LIT>", "<<", "Val", ";", "}", "else", "{", "if", "(", "Val", "==", "DFMT_NFMT_DEFAULT", ")", "return", ";", "unsigned", "Dfmt", ";", "unsigned", "Nfmt", ";", "decodeDfmtNfmt", "(", "Val", ",", "Dfmt", ",", "Nfmt", ")", ";", "O", "<<", "<STR_LIT>", " dfmt:", "<STR_LIT>", "<<", "Dfmt", ";", "O", "<<", "<STR_LIT>", ", nfmt:", "<STR_LIT>", "<<", "Nfmt", ";", "<FIXE>" ]

[ "void", "AMDGPUInstPrinter", "::", "printFORMAT", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "<BUGS>", "if", "(", "unsigned", "Val", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", "{", "if", "(", "AMDGPU", "::", "isGFX10", "(", "STI", ")", ")", "O", "<<", "<STR_LIT>", " format:", "<STR_LIT>", "<<", "Val", ";", "else", "{", "O", "<<", "<STR_LIT>", " dfmt:", "<STR_LIT>", "<<", "(", "Val", "&", "<NUM_LIT>", ")", ";", "O", "<<", "<STR_LIT>", ", nfmt:", "<STR_LIT>", "<<", "(", "Val", ">>", "<NUM_LIT>", ")", ";", "}", "<BUGE>", "}", "}", "void", "AMDGPUInstPrinter", "::", "printRegOperand", "(", "unsigned", "RegNo", ",", "raw_ostream", "&", "O", "," ]

GCC

powerpcspe

CPP

stmt_completion

CPU

10,703

[ ",", "NULL", ")", ";" ]

[ "const", "char", "*", "cpu", ";", "bool", "arch", ";", "if", "(", "argc", "<", "<NUM_LIT>", ")", "return", "NULL", ";", "arch", "=", "strcmp", "(", "argv", "[", "<NUM_LIT>", "]", ",", "<STR_LIT>", "cpu", "<STR_LIT>", ")", "==", "<NUM_LIT>", ";", "if", "(", "!", "arch", "&&", "strcmp", "(", "argv", "[", "<NUM_LIT>", "]", ",", "<STR_LIT>", "tune", "<STR_LIT>", ")", ")", "return", "NULL", ";", "if", "(", "arch", ")", "cpu", "=", "<STR_LIT>", "powerpc", "<STR_LIT>", ";", "return", "concat", "(", "<STR_LIT>", "-m", "<STR_LIT>", ",", "argv", "[", "<NUM_LIT>", "]", ",", "<STR_LIT>", "=", "<STR_LIT>", ",", "cpu" ]

GCC

sh

MD

stmt_completion

CPU

10,704

[ "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]

[ "(", "mult", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "emit_insn", "(", "gen_mulsf3_i", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands" ]

GCC

nios2

CPP

stmt_completion

MPU

10,705

[ "=", "<NUM_LIT>", ";" ]

[ "emit_move_insn", "(", "arg", ",", "ti", ")", ";", "fn", "=", "gen_rtx_MEM", "(", "QImode", ",", "nios2_tls_symbol", ")", ";", "insn", "=", "emit_call_insn", "(", "gen_call_value", "(", "ret", ",", "fn", ",", "const0_rtx", ")", ")", ";", "RTL_CONST_CALL_P", "(", "insn", ")" ]

LLVM

X86

CPP

next_suggestion

CPU

10,706

[ "}" ]

[ "case", "Triple", "::", "Win32", ":", "if", "(", "TheTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MachO", ")", "return", "createMachOStreamer", "(", "Ctx", ",", "TAB", ",", "_", "OS", ",", "_", "Emitter", ",", "RelaxAll", ")", ";", "else", "return", "createWinCOFFStreamer", "(", "Ctx", ",", "TAB", ",", "*", "_", "Emitter", ",", "_", "OS", ",", "RelaxAll", ")", ";", "default", ":", "return", "createELFStreamer", "(", "Ctx", ",", "TAB", ",", "_", "OS", ",", "_", "Emitter", ",", "RelaxAll", ",", "NoExecStack", ")", ";" ]

GCC

spu

CPP

next_suggestion

MPU

10,707

[ "if", "(", "isize", "==", "<NUM_LIT>", ")", "shift", "=", "<NUM_LIT>", ";" ]

[ "rtx", "gen_cpat_const", "(", "rtx", "*", "ops", ")", "{", "unsigned", "char", "dst", "[", "<NUM_LIT>", "]", ";", "int", "i", ",", "offset", ",", "shift", ",", "isize", ";", "if", "(", "GET_CODE", "(", "ops", "[", "<NUM_LIT>", "]", ")", "!=", "CONST_INT", "||", "GET_CODE", "(", "ops", "[", "<NUM_LIT>", "]", ")", "!=", "CONST_INT", "||", "(", "GET_CODE", "(", "ops", "[", "<NUM_LIT>", "]", ")", "!=", "CONST_INT", "&&", "GET_CODE", "(", "ops", "[", "<NUM_LIT>", "]", ")", "!=", "REG", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "ops", "[", "<NUM_LIT>", "]", ")", "==", "REG", "&&", "(", "!", "REG_POINTER", "(", "ops", "[", "<NUM_LIT>", "]", ")", "||", "REGNO_POINTER_ALIGN", "(", "ORIGINAL_REGNO", "(", "ops", "[", "<NUM_LIT>", "]", ")", ")", "<", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "dst", "[", "i", "]", "=", "i", "+", "<NUM_LIT>", ";", "isize", "=", "INTVAL", "(", "ops", "[", "<NUM_LIT>", "]", ")", ";" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

10,708

[ "PPC", "::", "X31", ")", ";" ]

[ "Reserved", ".", "set", "(", "PPC", "::", "R2", ")", ";", "}", "if", "(", "Subtarget", ".", "isPPC64", "(", ")", ")", "{", "Reserved", ".", "set", "(", "PPC", "::", "R13", ")", ";", "Reserved", ".", "set", "(", "PPC", "::", "R31", ")", ";", "if", "(", "!", "requiresRegisterScavenging", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "PPC", "::", "R0", ")", ";", "Reserved", ".", "set", "(", "PPC", "::", "X0", ")", ";", "Reserved", ".", "set", "(", "PPC", "::", "X1", ")", ";", "Reserved", ".", "set", "(", "PPC", "::", "X13", ")", ";", "Reserved", ".", "set", "(" ]

LLVM

Hexagon

TD

next_suggestion

DSP

10,709

[ "}" ]

[ "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rdd32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rdd32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

GCC

i386

CPP

program_repair

CPU

10,710

[ "<FIXS>", "const", "char", "*", "name", ";", "char", "*", "string", ",", "*", "prefix", ";", "<FIXE>" ]

[ "int", "reloc", ";", "{", "int", "len", ";", "<BUGS>", "char", "*", "name", ",", "*", "string", ",", "*", "prefix", ";", "<BUGE>", "name", "=", "IDENTIFIER_POINTER", "(", "DECL_ASSEMBLER_NAME", "(", "decl", ")", ")", ";" ]

GCC

i386

CPP

stmt_completion

CPU

10,711

[ ")", "_", "_", "C", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]

[ "return", "(", "_", "_", "m256d", ")", "_", "_", "builtin_ia32_vfnmaddpd256_mask", "(", "(", "_", "_", "v4df", ")", "_", "_", "A", ",", "(", "_", "_", "v4df", ")", "_", "_", "B", ",", "(", "_", "_", "v4df" ]

LLVM

X86

CPP

stmt_completion

CPU

10,712

[ ",", "V1", ")", ";" ]

[ "ArrayRef", "<", "int", ">", "Mask", "=", "SVOp", "->", "getMask", "(", ")", ";", "assert", "(", "Subtarget", "->", "hasAVX512", "(", ")", "&&", "<STR_LIT>", "Cannot lower 512-bit vectors w/o basic ISA!", "<STR_LIT>", ")", ";", "EVT", "ExtVT", ";", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "default", ":", "assert", "(", "false", "&&", "<STR_LIT>", "Expected a vector of i1 elements", "<STR_LIT>", ")", ";", "break", ";", "case", "MVT", "::", "v2i1", ":", "ExtVT", "=", "MVT", "::", "v2i64", ";", "break", ";", "case", "MVT", "::", "v4i1", ":", "ExtVT", "=", "MVT", "::", "v4i32", ";", "break", ";", "case", "MVT", "::", "v8i1", ":", "ExtVT", "=", "MVT", "::", "v8i64", ";", "break", ";", "case", "MVT", "::", "v16i1", ":", "ExtVT", "=", "MVT", "::", "v16i32", ";", "break", ";", "case", "MVT", "::", "v32i1", ":", "ExtVT", "=", "MVT", "::", "v32i16", ";", "break", ";", "case", "MVT", "::", "v64i1", ":", "ExtVT", "=", "MVT", "::", "v64i8", ";", "break", ";", "}", "if", "(", "ISD", "::", "isBuildVectorAllZeros", "(", "V1", ".", "getNode", "(", ")", ")", ")", "V1", "=", "getZeroVector", "(", "ExtVT", ",", "Subtarget", ",", "DAG", ",", "DL", ")", ";", "else", "if", "(", "ISD", "::", "isBuildVectorAllOnes", "(", "V1", ".", "getNode", "(", ")", ")", ")", "V1", "=", "getOnesVector", "(", "ExtVT", ",", "Subtarget", ",", "DAG", ",", "DL", ")", ";", "else", "V1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND", ",", "DL", ",", "ExtVT" ]

LLVM

Hexagon

TD

next_suggestion

DSP

10,713

[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

LLVM

AMDGPU

TD

program_repair

GPU

10,714

[ "<FIXS>", "bits", "<NUM_LIT>", ">", "imm", "=", "!", "if", "(", "ps", ".", "has_offset", ",", "ps", ".", "offset_is_imm", ",", "<NUM_LIT>", ")", ";", "<FIXE>" ]

[ "bits", "<NUM_LIT>", ">", "sbase", ";", "bits", "<NUM_LIT>", ">", "sdst", ";", "bits", "<NUM_LIT>", ">", "offset", ";", "<BUGS>", "bits", "<NUM_LIT>", ">", "imm", "=", "!", "if", "(", "ps", ".", "has_offset", ",", "ps", ".", "offset_is_imm", ",", "<NUM_LIT>", ")", ";", "<BUGE>", "}", "class", "SM_Load_Pseudo", "string", "opName", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asmOps", ",", "list", "dag", ">", "pattern", "=", "[", "]", ">", ":", "SM_Pseudo", "opName", ",", "outs", ",", "ins", ",", "asmOps", ",", "pattern", ">", "{", "RegisterClass", "BaseClass", ";", "}", "multiclass", "SM_Pseudo_Loads", "string", "opName", "," ]

LLVM

Hexagon

CPP

stmt_completion

DSP

10,715

[ "::", "J2_jumpfnew", ":" ]

[ "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "isIntRegForSubInst", "(", "DstReg", ")", "&&", "isIntRegForSubInst", "(", "SrcReg", ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "Hexagon", "::", "A2_tfrsi", ":", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "isIntRegForSubInst", "(", "DstReg", ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "Hexagon", "::", "S2_tstbit_i", ":", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Src1Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "Hexagon", "::", "PredRegsRegClass", ".", "contains", "(", "DstReg", ")", "&&", "(", "Hexagon", "::", "P0", "==", "DstReg", "||", "Hexagon", "::", "P1", "==", "DstReg", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "isIntRegForSubInst", "(", "Src1Reg", ")", "&&", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "Hexagon", "::", "J2_jumptnew", ":", "case", "Hexagon" ]

LLVM

X86

CPP

next_suggestion

CPU

10,716

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "-", "<NUM_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "bool", "HasVEX_4V", "=", "(", "TSFlags", ">>", "<STR_LIT>", "::", "<STR_LIT>", ")", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "unsigned", "FirstMemOp", "=", "<NUM_LIT>", ";", "if", "(", "HasVEX_4V", ")", "++", "FirstMemOp", ";", "return", "FirstMemOp", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "-", "<NUM_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]

GCC

mips

CPP

code_generation

CPU

10,717

[ "bool", "mips_split_symbol", "(", "rtx", "temp", ",", "rtx", "addr", ",", "machine_mode", "mode", ",", "rtx", "*", "low_out", ")", "{", "enum", "mips_symbol_context", "context", ";", "enum", "mips_symbol_type", "symbol_type", ";", "rtx", "high", ";", "context", "=", "(", "mode", "==", "MAX_MACHINE_MODE", "?", "SYMBOL_CONTEXT_LEA", ":", "SYMBOL_CONTEXT_MEM", ")", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "HIGH", "&&", "context", "==", "SYMBOL_CONTEXT_LEA", ")", "{", "addr", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "if", "(", "mips_symbolic_constant_p", "(", "addr", ",", "context", ",", "&", "symbol_type", ")", "&&", "mips_symbol_insns", "(", "symbol_type", ",", "mode", ")", ">", "<NUM_LIT>", "&&", "mips_split_hi_p", "[", "symbol_type", "]", ")", "{", "if", "(", "low_out", ")", "switch", "(", "symbol_type", ")", "{", "case", "SYMBOL_GOT_PAGE_OFST", ":", "*", "low_out", "=", "mips_got_load", "(", "temp", ",", "addr", ",", "SYMBOL_GOTOFF_PAGE", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "return", "true", ";", "}", "}", "else", "{", "if", "(", "mips_symbolic_constant_p", "(", "addr", ",", "context", ",", "&", "symbol_type", ")", "&&", "mips_symbol_insns", "(", "symbol_type", ",", "mode", ")", ">", "<NUM_LIT>", "&&", "mips_split_p", "[", "symbol_type", "]", ")", "{", "if", "(", "low_out", ")", "switch", "(", "symbol_type", ")", "{", "case", "SYMBOL_GOT_DISP", ":", "*", "low_out", "=", "mips_got_load", "(", "temp", ",", "addr", ",", "SYMBOL_GOTOFF_DISP", ")", ";", "break", ";", "case", "SYMBOL_GP_RELATIVE", ":", "high", "=", "mips_pic_base_register", "(", "temp", ")", ";", "*", "low_out", "=", "gen_rtx_LO_SUM", "(", "Pmode", ",", "high", ",", "addr", ")", ";", "break", ";", "default", ":", "high", "=", "gen_rtx_HIGH", "(", "Pmode", ",", "copy_rtx", "(", "addr", ")", ")", ";", "high", "=", "mips_force_temporary", "(", "temp", ",", "high", ")", ";", "*", "low_out", "=", "gen_rtx_LO_SUM", "(", "Pmode", ",", "high", ",", "addr", ")", ";", "break", ";", "}", "return", "true", ";", "}", "}", "return", "false", ";", "}" ]

[ "Return", "a", "LO_SUM", "expression", "for", "ADDR", ".", "TEMP", "is", "as", "for", "mips_force_temporary", "and", "is", "used", "to", "load", "the", "high", "part", "into", "a", "register", "." ]

LLVM

Mips

CPP

next_suggestion

CPU

10,718

[ "return", "HasHazard", ";" ]

[ "bool", "HasHazard", "=", "Candidate", ".", "isImplicitDef", "(", ")", ";", "HasHazard", "|=", "IM", ".", "hasHazard", "(", "Candidate", ")", ";", "HasHazard", "|=", "RegDU", ".", "update", "(", "Candidate", ",", "<NUM_LIT>", ",", "Candidate", ".", "getNumOperands", "(", ")", ")", ";" ]

GCC

alpha

MD

stmt_completion

MPU

10,719

[ ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

ARM

CPP

next_suggestion

CPU

10,720

[ "Parser", ".", "Lex", "(", ")", ";" ]

[ "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "int", "Num", "=", "MatchCoprocessorOperandName", "(", "Tok", ".", "getString", "(", ")", ",", "'", "p", "'", ")", ";", "if", "(", "Num", "==", "-", "<NUM_LIT>", ")", "return", "MatchOperand_NoMatch", ";" ]

LLVM

X86

CPP

program_repair

CPU

10,721

[ "<FIXS>", "Register", "Reg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<FIXE>" ]

[ "case", "X86", "::", "EH_RETURN", ":", "case", "X86", "::", "EH_RETURN64", ":", "{", "<BUGS>", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<BUGE>", "OutStreamer", "->", "AddComment", "(", "StringRef", "(", "<STR_LIT>", "eh_return, addr: %", "<STR_LIT>", ")", "+", "X86ATTInstPrinter", "::", "getRegisterName", "(", "Reg", ")", ")", ";", "break", ";" ]

LLVM

BPF

CPP

stmt_completion

Virtual ISA

10,722

[ ")", ",", "CTy", ")", ";" ]

[ "const", "DINodeArray", "Elements", "=", "CTy", "->", "getElements", "(", ")", ";", "uint32_t", "VLen", "=", "Elements", ".", "size", "(", ")", ";", "if", "(", "VLen", ">", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", ";", "bool", "HasBitField", "=", "false", ";", "for", "(", "const", "auto", "*", "Element", ":", "Elements", ")", "{", "auto", "E", "=", "cast", "<", "DIDerivedType", ">", "(", "Element", ")", ";", "if", "(", "E", "->", "isBitField", "(", ")", ")", "{", "HasBitField", "=", "true", ";", "break", ";", "}", "}", "auto", "TypeEntry", "=", "std", "::", "make_unique", "<", "BTFTypeStruct", ">", "(", "CTy", ",", "IsStruct", ",", "HasBitField", ",", "VLen", ")", ";", "StructTypes", ".", "push_back", "(", "TypeEntry", ".", "get", "(", ")", ")", ";", "TypeId", "=", "addType", "(", "std", "::", "move", "(", "TypeEntry" ]

GCC

pa

MD

next_suggestion

CPU

10,723

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

aarch64

CPP

next_suggestion

CPU

10,724

[ "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "poly8x16_t", ")", "_", "_", "builtin_aarch64_get_qregxiv16qi", "(", "_", "_", "o", ",", "<NUM_LIT>", ")", ";" ]

[ "vld4q_dup_p8", "(", "const", "poly8_t", "*", "_", "_", "a", ")", "{", "poly8x16x4_t", "ret", ";", "_", "_", "builtin_aarch64_simd_xi", "_", "_", "o", ";", "_", "_", "o", "=", "_", "_", "builtin_aarch64_ld4rv16qi", "(", "(", "const", "_", "_", "builtin_aarch64_simd_qi", "*", ")", "_", "_", "a", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "poly8x16_t", ")", "_", "_", "builtin_aarch64_get_qregxiv16qi", "(", "_", "_", "o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "poly8x16_t", ")", "_", "_", "builtin_aarch64_get_qregxiv16qi", "(", "_", "_", "o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "poly8x16_t", ")", "_", "_", "builtin_aarch64_get_qregxiv16qi", "(", "_", "_", "o", ",", "<NUM_LIT>", ")", ";" ]

LLVM

AArch64

CPP

next_suggestion

CPU

10,725

[ "return", "constrainSelectedInstRegOperands", "(", "*", "JumpTableInst", ",", "TII", ",", "TRI", ",", "RBI", ")", ";" ]

[ "Register", "JTAddr", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "JTI", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "Register", "Index", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineIRBuilder", "MIB", "(", "I", ")", ";", "Register", "TargetReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Register", "ScratchReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "auto", "JumpTableInst", "=", "MIB", ".", "buildInstr", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "{", "TargetReg", ",", "ScratchReg", "}", ",", "{", "JTAddr", ",", "Index", "}", ")", ".", "addJumpTableIndex", "(", "JTI", ")", ";", "MIB", ".", "buildInstr", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "{", "}", ",", "{", "TargetReg", "}", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";" ]

GCC

sparc

CPP

code_generation

CPU

10,726

[ "static", "void", "vector_init_bshuffle", "(", "rtx", "target", ",", "rtx", "elt", ",", "machine_mode", "mode", ",", "machine_mode", "inner_mode", ")", "{", "rtx", "t1", ",", "final_insn", ",", "sel", ";", "int", "bmask", ";", "t1", "=", "gen_reg_rtx", "(", "mode", ")", ";", "elt", "=", "convert_modes", "(", "SImode", ",", "inner_mode", ",", "elt", ",", "true", ")", ";", "emit_move_insn", "(", "gen_lowpart", "(", "SImode", ",", "t1", ")", ",", "elt", ")", ";", "switch", "(", "mode", ")", "{", "case", "E_V2SImode", ":", "final_insn", "=", "gen_bshufflev2si_vis", "(", "target", ",", "t1", ",", "t1", ")", ";", "bmask", "=", "<NUM_LIT>", ";", "break", ";", "case", "E_V4HImode", ":", "final_insn", "=", "gen_bshufflev4hi_vis", "(", "target", ",", "t1", ",", "t1", ")", ";", "bmask", "=", "<NUM_LIT>", ";", "break", ";", "case", "E_V8QImode", ":", "final_insn", "=", "gen_bshufflev8qi_vis", "(", "target", ",", "t1", ",", "t1", ")", ";", "bmask", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "sel", "=", "force_reg", "(", "SImode", ",", "GEN_INT", "(", "bmask", ")", ")", ";", "emit_insn", "(", "gen_bmasksi_vis", "(", "gen_reg_rtx", "(", "SImode", ")", ",", "sel", ",", "const0_rtx", ")", ")", ";", "emit_insn", "(", "final_insn", ")", ";", "}" ]

[ "Subroutine", "of", "sparc_expand_vector_init", ".", "Emit", "code", "to", "initialize", "all", "fields", "of", "TARGET", "to", "ELT", "by", "means", "of", "VIS2", "BSHUFFLE", "insn", ".", "MODE", "and", "INNER_MODE", "are", "the", "modes", "describing", "TARGET", "." ]

LLVM

X86

TD

next_suggestion

CPU

10,727

[ "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";" ]

[ "def", "HWWriteResGroup104", ":", "SchedWriteRes", "<", "[", "HWPort1", ",", "HWPort5", ",", "HWPort23", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]

LLVM

ARM

TD

next_suggestion

CPU

10,728

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "func", ";", "let", "isBranch", "=", "<NUM_LIT>", ";" ]

GCC

rs6000

MD

stmt_completion

CPU

10,729

[ ")", ")" ]

[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")" ]

LLVM

Hexagon

TD

stmt_completion

DSP

10,730

[ "<NUM_LIT>", ";" ]

[ "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "ByteAccess", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=" ]

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

10,731

[ "if", "(", "Desc", ".", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "{" ]

[ "if", "(", "Pos", "+", "sizeof", "(", "uint64_t", ")", ">", "Bytes", ".", "size", "(", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "uint64_t", "Reg", "=", "support", "::", "endian", "::", "read64le", "(", "Bytes", ".", "data", "(", ")", "+", "Pos", ")", ";", "Pos", "+=", "sizeof", "(", "uint64_t", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";", "break", ";", "}", "case", "WebAssembly", "::", "OPERAND_F32IMM", ":", "case", "WebAssembly", "::", "OPERAND_F64IMM", ":", "{", "if", "(", "Pos", "+", "sizeof", "(", "uint64_t", ")", ">", "Bytes", ".", "size", "(", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "uint64_t", "Bits", "=", "support", "::", "endian", "::", "read64le", "(", "Bytes", ".", "data", "(", ")", "+", "Pos", ")", ";", "Pos", "+=", "sizeof", "(", "uint64_t", ")", ";", "double", "Imm", ";", "memcpy", "(", "&", "Imm", ",", "&", "Bits", ",", "sizeof", "(", "Imm", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "createFPImm", "(", "Imm", ")", ")", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "unimplemented operand kind", "<STR_LIT>", ")", ";", "}", "}", "assert", "(", "NumExtraOperands", "==", "<NUM_LIT>", "||", "Desc", ".", "isVariadic", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumExtraOperands", ";", "++", "i", ")", "{", "if", "(", "Pos", "+", "sizeof", "(", "uint64_t", ")", ">", "Bytes", ".", "size", "(", ")", ")", "return", "MCDisassembler", "::", "Fail", ";" ]

GCC

sparc

MD

stmt_completion

CPU

10,732

[ "]" ]

[ "[", "(", "set", "(", "match_operand", ":", "VM64", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "VM64", "[", "(", "match_operand", ":", "VM64", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VM64", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "reg", ":", "DI", "GSR_REG", ")", "]", "UNSPEC_BSHUFFLE", ")", ")" ]

LLVM

Kudeyar

CPP

stmt_completion

CPU

10,733

[ ")", "return", "SmallBSSSection", ";" ]

[ "const", "MCSection", "*", "KudeyarTargetObjectFile", "::", "SelectSectionForGlobal", "(", "const", "GlobalValue", "*", "GV", ",", "SectionKind", "Kind", ",", "Mangler", "*", "Mang", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "if", "(", "Kind", ".", "isBSS", "(", ")", "&&", "IsGlobalInSmallSection", "(", "GV", ",", "TM", ",", "Kind", ")" ]

GCC

m68k

CPP

code_generation

MPU

10,734

[ "rtx_code", "m68k_output_compare_fp", "(", "rtx", "op0", ",", "rtx", "op1", ",", "rtx_code", "code", ")", "{", "rtx_code", "tmp", "=", "m68k_find_flags_value", "(", "op0", ",", "op1", ",", "code", ")", ";", "if", "(", "tmp", "!=", "UNKNOWN", ")", "return", "tmp", ";", "rtx", "ops", "[", "<NUM_LIT>", "]", ";", "ops", "[", "<NUM_LIT>", "]", "=", "op0", ";", "ops", "[", "<NUM_LIT>", "]", "=", "op1", ";", "remember_compare_flags", "(", "op0", ",", "op1", ")", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "op0", ")", ";", "std", "::", "string", "prec", "=", "mode", "==", "SFmode", "?", "<STR_LIT>", "s", "<STR_LIT>", ":", "mode", "==", "DFmode", "?", "<STR_LIT>", "d", "<STR_LIT>", ":", "<STR_LIT>", "x", "<STR_LIT>", ";", "if", "(", "op1", "==", "CONST0_RTX", "(", "GET_MODE", "(", "op0", ")", ")", ")", "{", "if", "(", "FP_REG_P", "(", "op0", ")", ")", "{", "if", "(", "TARGET_COLDFIRE_FPU", ")", "output_asm_insn", "(", "<STR_LIT>", "ftst%.d %0", "<STR_LIT>", ",", "ops", ")", ";", "else", "output_asm_insn", "(", "<STR_LIT>", "ftst%.x %0", "<STR_LIT>", ",", "ops", ")", ";", "}", "else", "output_asm_insn", "(", "(", "<STR_LIT>", "ftst%.", "<STR_LIT>", "+", "prec", "+", "<STR_LIT>", " %0", "<STR_LIT>", ")", ".", "c_str", "(", ")", ",", "ops", ")", ";", "return", "code", ";", "}", "switch", "(", "which_alternative", ")", "{", "case", "<NUM_LIT>", ":", "if", "(", "TARGET_COLDFIRE_FPU", ")", "output_asm_insn", "(", "<STR_LIT>", "fcmp%.d %1,%0", "<STR_LIT>", ",", "ops", ")", ";", "else", "output_asm_insn", "(", "<STR_LIT>", "fcmp%.x %1,%0", "<STR_LIT>", ",", "ops", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "output_asm_insn", "(", "(", "<STR_LIT>", "fcmp%.", "<STR_LIT>", "+", "prec", "+", "<STR_LIT>", " %f1,%0", "<STR_LIT>", ")", ".", "c_str", "(", ")", ",", "ops", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "output_asm_insn", "(", "(", "<STR_LIT>", "fcmp%.", "<STR_LIT>", "+", "prec", "+", "<STR_LIT>", " %0,%f1", "<STR_LIT>", ")", ".", "c_str", "(", ")", ",", "ops", ")", ";", "std", "::", "swap", "(", "flags_compare_op0", ",", "flags_compare_op1", ")", ";", "return", "swap_condition", "(", "code", ")", ";", "case", "<NUM_LIT>", ":", "gcc_unreachable", "(", ")", ";", "}", "return", "code", ";", "}" ]

[ "Emit", "a", "comparison", "between", "OP0", "and", "OP1", ".", "CODE", "is", "the", "code", "of", "the", "comparison", ".", "It", "is", "returned", ",", "potentially", "modified", "if", "necessary", "." ]

LLVM

XCore

CPP

next_suggestion

MPU

10,735

[ "SDValue", "CP", "=", "DAG", ".", "getConstantPool", "(", "GAI", ",", "MVT", "::", "i32", ")", ";" ]

[ "int64_t", "Offset", "=", "GN", "->", "getOffset", "(", ")", ";", "if", "(", "IsSmallObject", "(", "GV", ",", "*", "this", ")", ")", "{", "int64_t", "FoldedOffset", "=", "std", "::", "max", "(", "Offset", "&", "~", "<NUM_LIT>", ",", "(", "int64_t", ")", "<NUM_LIT>", ")", ";", "SDValue", "GA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "MVT", "::", "i32", ",", "FoldedOffset", ")", ";", "GA", "=", "getGlobalAddressWrapper", "(", "GA", ",", "GV", ",", "DAG", ")", ";", "if", "(", "Offset", "!=", "FoldedOffset", ")", "{", "SDValue", "Remaining", "=", "DAG", ".", "getConstant", "(", "Offset", "-", "FoldedOffset", ",", "MVT", "::", "i32", ")", ";", "GA", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "MVT", "::", "i32", ",", "GA", ",", "Remaining", ")", ";", "}", "return", "GA", ";", "}", "else", "{", "Type", "*", "Ty", "=", "Type", "::", "getInt8PtrTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Constant", "*", "GA", "=", "ConstantExpr", "::", "getBitCast", "(", "const_cast", "<", "GlobalValue", "*", ">", "(", "GV", ")", ",", "Ty", ")", ";", "Ty", "=", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Constant", "*", "Idx", "=", "ConstantInt", "::", "get", "(", "Ty", ",", "Offset", ")", ";", "Constant", "*", "GAI", "=", "ConstantExpr", "::", "getGetElementPtr", "(", "Type", "::", "getInt8Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "GA", ",", "Idx", ")", ";" ]

GCC

visium

CPP

next_suggestion

Virtual ISA

10,736

[ "default", ":" ]

[ "if", "(", "!", "CONST_INT_P", "(", "op", ")", "||", "INTVAL", "(", "op", ")", "<", "<NUM_LIT>", ")", "return", "false", ";", "switch", "(", "mode", ")", "{", "case", "QImode", ":", "return", "INTVAL", "(", "op", ")", "<=", "<NUM_LIT>", ";", "case", "HImode", ":", "return", "(", "INTVAL", "(", "op", ")", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "INTVAL", "(", "op", ")", "<", "<NUM_LIT>", ";", "case", "SImode", ":", "case", "SFmode", ":", "return", "(", "INTVAL", "(", "op", ")", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "INTVAL", "(", "op", ")", "<", "<NUM_LIT>", ";", "case", "DImode", ":", "case", "DFmode", ":", "return", "(", "INTVAL", "(", "op", ")", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "INTVAL", "(", "op", ")", "<", "<NUM_LIT>", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

10,737

[ "if", "(", "unsigned", "ShImm", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "O", "<<", "<STR_LIT>", ", ", "<STR_LIT>", "<<", "<STR_LIT>", "::", "<STR_LIT>", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "<<", "<STR_LIT>", " #", "<STR_LIT>", "<<", "ShImm", ";" ]

[ "if", "(", "!", "MO1", ".", "getReg", "(", ")", ")", "{", "unsigned", "ImmOffs", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "assert", "(", "ImmOffs", "&&", "<STR_LIT>", "Malformed indexed load / store!", "<STR_LIT>", ")", ";", "O", "<<", "<STR_LIT>", "#", "<STR_LIT>", "<<", "(", "char", ")", "<STR_LIT>", "::", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", "<<", "ImmOffs", ";", "return", ";", "}", "O", "<<", "(", "char", ")", "<STR_LIT>", "::", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", "<<", "TM", ".", "getRegisterInfo", "(", ")", "->", "get", "(", "MO1", ".", "getReg", "(", ")", ")", ".", "AsmName", ";" ]

LLVM

CellSPU

CPP

stmt_completion

MPU

10,738

[ "Static", ")", "{" ]

[ "Constant", "*", "C", "=", "CP", "->", "getConstVal", "(", ")", ";", "SDValue", "CPI", "=", "DAG", ".", "getTargetConstantPool", "(", "C", ",", "PtrVT", ",", "CP", "->", "getAlignment", "(", ")", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "PtrVT", ")", ";", "const", "TargetMachine", "&", "TM", "=", "DAG", ".", "getTarget", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

10,739

[ "unsigned", "ReservedVGPRFirst", "=", "MaxWorkGroupVGPRCount", "-", "MFI", "->", "getDebuggerReservedVGPRCount", "(", ")", ";" ]

[ "reserveRegisterTuples", "(", "Reserved", ",", "AMDGPU", "::", "TTMP10_TTMP11", ")", ";", "unsigned", "MaxWorkGroupSGPRCount", "=", "getMaxWorkGroupSGPRCount", "(", "MF", ")", ";", "unsigned", "MaxWorkGroupVGPRCount", "=", "getMaxWorkGroupVGPRCount", "(", "MF", ")", ";", "unsigned", "NumSGPRs", "=", "AMDGPU", "::", "SGPR_32RegClass", ".", "getNumRegs", "(", ")", ";", "unsigned", "NumVGPRs", "=", "AMDGPU", "::", "VGPR_32RegClass", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxWorkGroupSGPRCount", ";", "i", "<", "NumSGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "AMDGPU", "::", "SGPR_32RegClass", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "for", "(", "unsigned", "i", "=", "MaxWorkGroupVGPRCount", ";", "i", "<", "NumVGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "AMDGPU", "::", "VGPR_32RegClass", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "const", "SIMachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "unsigned", "ScratchWaveOffsetReg", "=", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ";", "if", "(", "ScratchWaveOffsetReg", "!=", "AMDGPU", "::", "NoRegister", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "ScratchWaveOffsetReg", ")", ";", "}", "unsigned", "ScratchRSrcReg", "=", "MFI", "->", "getScratchRSrcReg", "(", ")", ";", "if", "(", "ScratchRSrcReg", "!=", "AMDGPU", "::", "NoRegister", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "ScratchRSrcReg", ")", ";", "assert", "(", "!", "isSubRegister", "(", "ScratchRSrcReg", ",", "ScratchWaveOffsetReg", ")", ")", ";", "}", "const", "SISubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "SISubtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "debuggerReserveRegs", "(", ")", ")", "{" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

10,740

[ "const", "{" ]

[ "bool", "isVOP2", "(", "uint16_t", "Opcode", ")" ]

LLVM

ARM64

TD

next_suggestion

CPU

10,741

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "type", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opcode", ";" ]

GCC

pa

MD

next_suggestion

CPU

10,742

[ "rtx", "addr", "=", "convert_memory_address", "(", "Pmode", ",", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ")" ]

[ "{", "rtx", "libfunc", "=", "optab_libfunc", "(", "sync_lock_test_and_set_optab", ",", "HImode", ")" ]

GCC

i386

CPP

next_suggestion

CPU

10,743

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m128h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_maskz_fnmadd_sh", "(", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m128h", "_", "_", "W", ",", "_", "_", "m128h", "_", "_", "A", ",", "_", "_", "m128h", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m128h", ")", "_", "_", "builtin_ia32_vfnmaddsh3_maskz", "(", "(", "_", "_", "v8hf", ")", "_", "_", "W", ",", "(", "_", "_", "v8hf", ")", "_", "_", "A", ",", "(", "_", "_", "v8hf", ")", "_", "_", "B", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ",", "_", "MM_FROUND_CUR_DIRECTION", ")", ";" ]

GCC

mn10300

MD

next_suggestion

MPU

10,744

[ "(", "CC_REG", "<NUM_LIT>", ")" ]

[ "(", "SP_REG", "<NUM_LIT>", ")", "(", "MDR_REG", "<NUM_LIT>", ")" ]

GCC

rs6000

CPP

stmt_completion

CPU

10,745

[ "(", "fndecl", ")", ";" ]

[ "bool", "rs6000_fndecl_pcrel_p", "(", "const_tree", "fndecl", ")", "{", "if", "(", "DEFAULT_ABI", "!=", "ABI_ELFv2", ")", "return", "false", ";", "struct", "cl_target_option", "*", "opts", "=", "target_opts_for_fn" ]

LLVM

Hexagon

TD

stmt_completion

DSP

10,746

[ "}", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_vaddhs", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_a56825", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

10,747

[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Offset", ")", ")", ";" ]

[ "static", "DecodeStatus", "decodeDirectBrTarget", "(", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t", ",", "const", "MCDisassembler", "*", ")", "{", "int32_t", "Offset", "=", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ";" ]

GCC

arm

MD

stmt_completion

CPU

10,748

[ ")", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

ARM

TD

next_suggestion

CPU

10,749

[ "}" ]

[ "class", "VST2LNWB", "<", "bits", "<", "<NUM_LIT>", ">", "op11_8", ",", "bits", "<", "<NUM_LIT>", ">", "op7_4", ",", "string", "Dt", ">", ":", "NLdStLn", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op11_8", ",", "op7_4", ",", "(", "outs", "GPR", ":", "$", "wb", ")", ",", "(", "ins", "addrmode6", ":", "$", "Rn", ",", "am6offset", ":", "$", "Rm", ",", "DPR", ":", "$", "Vd", ",", "DPR", ":", "$", "src2", ",", "nohash_imm", ":", "$", "lane", ")", ",", "IIC_VST2lnu", ",", "<STR_LIT>", ",", "Dt", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Rn", "{", "<NUM_LIT>", "}", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

LLVM

ARM

CPP

program_repair

CPU

10,750

[ "<FIXS>", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "ARMPCLabelIndex", ",", "dl", ",", "MVT", "::", "i32", ")", ";", "<FIXE>" ]

[ "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "Chain", "=", "Argument", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "<BUGS>", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "ARMPCLabelIndex", ",", "MVT", "::", "i32", ")", ";", "<BUGE>", "Argument", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "Argument", ",", "PICLabel", ")", ";" ]

GCC

aarch64

CPP

stmt_completion

CPU

10,751

[ ")", ":", "<STR_LIT>", "w", "<STR_LIT>", "(", "a", ")", ":", ")", ";" ]

[ "uint16_t", "result", ";", "_", "_", "asm__", "(", "<STR_LIT>", "uaddlv %h0,%1.8b", "<STR_LIT>", ":", "<STR_LIT>", "=w", "<STR_LIT>", "(", "result" ]

LLVM

Mips

CPP

next_suggestion

CPU

10,752

[ "MBB", ".", "addLiveIn", "(", "Mips", "::", "V0", ")", ";" ]

[ "return", ";", "}", "if", "(", "!", "MF", ".", "getTarget", "(", ")", ".", "isPositionIndependent", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "Mips", "::", "LUi", ")", ",", "V0", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", "__gnu_local_gp", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "Mips", "::", "ADDiu", ")", ",", "GlobalBaseReg", ")", ".", "addReg", "(", "V0", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", "__gnu_local_gp", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", ";", "}", "MF", ".", "getRegInfo", "(", ")", ".", "addLiveIn", "(", "Mips", "::", "T9", ")", ";", "MBB", ".", "addLiveIn", "(", "Mips", "::", "T9", ")", ";", "if", "(", "ABI", ".", "IsN32", "(", ")", ")", "{", "const", "GlobalValue", "*", "FName", "=", "&", "MF", ".", "getFunction", "(", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "Mips", "::", "LUi", ")", ",", "V0", ")", ".", "addGlobalAddress", "(", "FName", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "Mips", "::", "ADDu", ")", ",", "V1", ")", ".", "addReg", "(", "V0", ")", ".", "addReg", "(", "Mips", "::", "T9", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "Mips", "::", "ADDiu", ")", ",", "GlobalBaseReg", ")", ".", "addReg", "(", "V1", ")", ".", "addGlobalAddress", "(", "FName", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", ";", "}", "assert", "(", "ABI", ".", "IsO32", "(", ")", ")", ";", "MF", ".", "getRegInfo", "(", ")", ".", "addLiveIn", "(", "Mips", "::", "V0", ")", ";" ]

GCC

rs6000

MD

next_suggestion

CPU

10,753

[ "<STR_LIT>" ]

[ "(", "unspec", ":", "SI", "[", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_IEEE128_MOVE", ")", ")", "]", "<STR_LIT>" ]

GCC

i386

MD

program_repair

CPU

10,754

[ "<FIXS>", "|", "|", "REGNO", "(", "SET_DEST", "(", "elt", ")", ")", "!", "=", "GET_SSE_REGNO", "(", "i", ")", "<FIXE>" ]

[ "if", "(", "GET_CODE", "(", "elt", ")", "!", "=", "SET", "|", "|", "GET_CODE", "(", "SET_DEST", "(", "elt", ")", ")", "!", "=", "REG", "|", "|", "GET_MODE", "(", "SET_DEST", "(", "elt", ")", ")", "!", "=", "V8SImode", "<BUGS>", "|", "|", "REGNO", "(", "SET_DEST", "(", "elt", ")", ")", "!", "=", "SSE_REGNO", "(", "i", ")", "<BUGE>", "|", "|", "SET_SRC", "(", "elt", ")", "!", "=", "CONST0_RTX", "(", "V8SImode", ")", ")", "return", "false", "}" ]

LLVM

HSAIL

CPP

next_suggestion

Virtual ISA

10,755

[ "}" ]

[ "void", "HSAILMCCodeEmitter", "::", "EmitRegModRMByte", "(", "const", "MCOperand", "&", "ModRMReg", ",", "unsigned", "RegOpcodeFld", ",", "unsigned", "&", "CurByte", ",", "raw_ostream", "&", "OS", ")", "const", "{", "llvm_unreachable", "(", "<STR_LIT>", "When do we hit this?", "<STR_LIT>", ")", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

10,756

[ ")", ",", "$", "Rn", ",", "sub_16", ")", ")", ",", "<NUM_LIT>", ")", ")", ",", "sub_16", ")", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "v1i64", "(", "zext", "(", "v1i16", "FPR16", ":", "$", "Rn", ")", ")", ")", ",", "(", "v1i64", "(", "SUBREG_TO_REG", "(", "i64", "<NUM_LIT>", ")", ",", "(", "v1i16", "(", "DUPhv_H", "(", "v8i16", "(", "SUBREG_TO_REG", "(", "i64", "<NUM_LIT>" ]

LLVM

PowerPC

TD

stmt_completion

CPU

10,757

[ "$", "dst", ")", ",", "<STR_LIT>", ",", "IIC_LdStSTFDU", ",", "[", "]", ">", ",", "RegConstraint", "<", "<STR_LIT>", ">", ",", "NoEncode", "<", "<STR_LIT>", ">", ",", "PPC970_DGroup_Cracked", ";" ]

[ "def", "STFDUX", ":", "XForm_8_memOp", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "ptr_rc_nor0", ":", "$", "ea_res", ")", ",", "(", "ins", "f8rc", ":", "$", "rS", ",", "memrr", ":" ]

LLVM

ARM64

CPP

next_suggestion

CPU

10,758

[ "}" ]

[ "unsigned", "Register", "=", "GPR64DecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Register", ")", ")", ";", "return", "Success", ";" ]

LLVM

LC3

CPP

code_generation

CPU

10,759

[ "SDValue", "LC3TargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unimplemented operand", "<STR_LIT>", ")", ";", "case", "ISD", "::", "GlobalAddress", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "}", "}" ]

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

LLVM

Mips

TD

stmt_completion

CPU

10,760

[ "{" ]

[ "def", "uimm4_ptr", ":", "Operand", "<", "iPTR", ">" ]

LLVM

MOS

CPP

stmt_completion

MPU

10,761

[ ";" ]

[ "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "MCOp", "=", "MCOperand", "::", "createExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ",", "Ctx", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_Register", ":", "if", "(", "MO", ".", "isImplicit", "(", ")", ")", "return", "false", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "||", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Ctx", ".", "getOrCreateSymbol", "(", "TRI", ".", "getImag8SymbolName", "(", "Reg", ")", ")", ",", "Ctx", ")", ";", "Expr", "=", "MOSMCExpr", "::", "create", "(", "MOSMCExpr", "::", "VK_MOS_ADDR8", ",", "Expr", ",", "false", ",", "Ctx", ")", ";", "MCOp", "=", "MCOperand", "::", "createExpr", "(", "Expr", ")", ";", "}", "else", "MCOp", "=", "MCOperand", "::", "createReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "break", ";", "}", "return", "true" ]

LLVM

X86

CPP

program_repair

CPU

10,762

[ "<FIXS>", "#", "include", "<STR_LIT>", "llvm/CodeGen/GlobalISel/CallLowering.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/GlobalISel/InstructionSelector.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/GlobalISel/LegalizerInfo.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/GlobalISel/RegisterBankInfo.h", "<STR_LIT>", "<FIXE>" ]

[ "#", "include", "<STR_LIT>", "X86SelectionDAGInfo.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/ADT/StringRef.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/ADT/Triple.h", "<STR_LIT>", "<BUGS>", "#", "include", "<STR_LIT>", "llvm/CodeGen/GlobalISel/GISelAccessor.h", "<STR_LIT>", "<BUGE>", "#", "include", "<STR_LIT>", "llvm/IR/CallingConv.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/MC/MCInstrItineraries.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Target/TargetMachine.h", "<STR_LIT>" ]

LLVM

Mips

CPP

stmt_completion

CPU

10,763

[ "String", ":", "{" ]

[ "if", "(", "!", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "RParen", ")", ")", "return", "true", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "<STR_LIT>", ")", "<STR_LIT>", ",", "S", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "return", "false", ";", "}", "StringRef", "Identifier", ";", "if", "(", "Parser", ".", "parseIdentifier", "(", "Identifier", ")", ")", "return", "true", ";", "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "MCSymbol", "*", "Sym", "=", "getContext", "(", ")", ".", "GetOrCreateSymbol", "(", "<STR_LIT>", "$", "<STR_LIT>", "+", "Identifier", ")", ";", "const", "MCExpr", "*", "Res", "=", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "getContext", "(", ")", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "Res", ",", "S", ",", "E", ")", ")", ";", "return", "false", ";", "}", "case", "AsmToken", "::", "Identifier", ":", "if", "(", "searchSymbolAlias", "(", "Operands", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "return", "false", ";", "case", "AsmToken", "::", "LParen", ":", "case", "AsmToken", "::", "Minus", ":", "case", "AsmToken", "::", "Plus", ":", "case", "AsmToken", "::", "Integer", ":", "case", "AsmToken", "::" ]

LLVM

TPC

TD

stmt_completion

Virtual ISA

10,764

[ "<NUM_LIT>", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "SW_AUTO_INC", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "SW_FORCE_SIGN0", "=", "<NUM_LIT>", ";", "int", "RM_DEFAULT", "=", "<NUM_LIT>", ";", "int", "RM_G1_RHNE", "=", "<NUM_LIT>", ";", "int", "RM_G1_RD", "=", "<NUM_LIT>", ";", "int", "RM_G1_RU", "=", "<NUM_LIT>", ";", "int", "RM_G1_SR", "=", "<NUM_LIT>", ";", "int", "CVT_G1_RZ", "=", "<NUM_LIT>", ";", "int", "RM_RHNE", "=", "<NUM_LIT>", ";", "int", "RM_RZ", "=", "<NUM_LIT>", ";", "int", "RM_RU", "=", "<NUM_LIT>", ";", "int", "RM_RD", "=", "<NUM_LIT>", ";", "int", "RM_SR", "=", "<NUM_LIT>", ";", "int", "RM_RHAZ", "=", "<NUM_LIT>", ";", "int", "TO_FP32", "=", "<NUM_LIT>", ";", "int", "TO_BF16", "=", "<NUM_LIT>", ";", "int", "TO_INT32", "=", "<NUM_LIT>", ";", "int", "TO_UINT32", "=", "<NUM_LIT>", ";", "int", "TO_INT8", "=", "<NUM_LIT>", ";", "int", "TO_UINT8", "=", "<NUM_LIT>", ";", "int", "TO_INT16", "=", "<NUM_LIT>", ";", "int", "TO_UINT16", "=", "<NUM_LIT>", ";", "int", "TO_INT4", "=", "<NUM_LIT>", ";", "int", "TO_UINT4", "=" ]

LLVM

Hexagon

TD

stmt_completion

DSP

10,765

[ "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rtt32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rtt32", "{" ]

LLVM

SPIRV

CPP

next_suggestion

Virtual ISA

10,766

[ "}" ]

[ "MCInstLowering", ".", "lower", "(", "MI", ",", "TmpInst", ",", "MAI", ")", ";", "outputMCInst", "(", "TmpInst", ")", ";" ]

LLVM

ARM64

TD

stmt_completion

CPU

10,767

[ "am_indexed8", ":", "$", "addr", ")", ")", "]", ">", ";" ]

[ "def", "LDRBui", ":", "LoadUI", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "FPR8", ",", "am_indexed8", ",", "<STR_LIT>", ",", "[", "(", "set", "FPR8", ":", "$", "Rt", ",", "(", "load" ]

LLVM

X86

CPP

next_suggestion

CPU

10,768

[ "}" ]

[ "bool", "hoistShapesInBB", "(", "MachineBasicBlock", "*", "MBB", ",", "SmallVectorImpl", "<", "MIRef", ">", "&", "Shapes", ")", "{", "MIRef", "&", "FirstAMX", "=", "BBVisitedInfo", "[", "MBB", "]", ".", "FirstAMX", ";", "auto", "FirstShapeBelowAMX", "=", "llvm", "::", "lower_bound", "(", "Shapes", ",", "FirstAMX", ")", ";", "auto", "InsertPoint", "=", "FirstAMX", ".", "MI", "->", "getIterator", "(", ")", ";", "for", "(", "auto", "I", "=", "FirstShapeBelowAMX", ",", "E", "=", "Shapes", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "MI", "->", "mayLoadOrStore", "(", ")", ")", "return", "false", ";", "for", "(", "auto", "&", "MO", ":", "I", "->", "MI", "->", "operands", "(", ")", ")", "{", "if", "(", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MIRef", "(", "MRI", "->", "getVRegDef", "(", "MO", ".", "getReg", "(", ")", ")", ")", ">", "FirstAMX", ")", "return", "false", ";", "}", "MBB", "->", "insert", "(", "InsertPoint", ",", "I", "->", "MI", "->", "removeFromParent", "(", ")", ")", ";", "}", "Shapes", ".", "clear", "(", ")", ";", "Shapes", ".", "push_back", "(", "MIRef", "(", "&", "*", "--", "InsertPoint", ",", "MBB", ")", ")", ";", "return", "true", ";" ]

LLVM

R600

CPP

stmt_completion

GPU

10,769

[ ">", "(", "Op", ")", ";" ]

[ "const", "SIInstrInfo", "*", "TII", "=", "static_cast", "<", "const", "SIInstrInfo", "*", ">", "(", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "const", "SIRegisterInfo", "&", "TRI", "=", "TII", "->", "getRegisterInfo", "(", ")", ";", "FrameIndexSDNode", "*", "FINode", "=", "cast", "<", "FrameIndexSDNode" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

10,770

[ "}" ]

[ "bool", "SICacheControl", "::", "enableNamedBit", "(", "const", "MachineBasicBlock", "::", "iterator", "MI", ",", "AMDGPU", "::", "CPol", "::", "CPol", "Bit", ")", "const", "{", "MachineOperand", "*", "CPol", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "AMDGPU", "::", "OpName", "::", "cpol", ")", ";", "if", "(", "!", "CPol", ")", "return", "false", ";", "CPol", "->", "setImm", "(", "CPol", "->", "getImm", "(", ")", "|", "Bit", ")", ";", "return", "true", ";" ]

LLVM

LoongArch

CPP

stmt_completion

CPU

10,771

[ "<STR_LIT>", ":" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "CSR_ILP32S_LP64S_SaveList", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "CSR_ILP32F_LP64F_SaveList", ";", "case", "<STR_LIT>", "::" ]

LLVM

ARM

CPP

next_suggestion

CPU

10,772

[ "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";" ]

[ "if", "(", "!", "NewMCID", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "}", "else", "{", "SkipPred", "=", "!", "NewMCID", ".", "isPredicable", "(", ")", ";", "}", "bool", "HasCC", "=", "false", ";", "bool", "CCDead", "=", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "HasCC", "=", "(", "MI", "->", "getOperand", "(", "NumOps", "-", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "ARM", "::", "CPSR", ")", ";", "if", "(", "HasCC", "&&", "MI", "->", "getOperand", "(", "NumOps", "-", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ")", "CCDead", "=", "true", ";", "}", "if", "(", "!", "VerifyPredAndCC", "(", "MI", ",", "Entry", ",", "true", ",", "Pred", ",", "LiveCPSR", ",", "HasCC", ",", "CCDead", ")", ")", "return", "false", ";", "if", "(", "Entry", ".", "PartFlag", "&&", "NewMCID", ".", "hasOptionalDef", "(", ")", "&&", "HasCC", "&&", "canAddPseudoFlagDep", "(", "MI", ",", "IsSelfLoop", ")", ")", "return", "false", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "NewMCID", ")", ";", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "NewMCID", ".", "hasOptionalDef", "(", ")", ")", "{", "if", "(", "HasCC", ")", "AddDefaultT1CC", "(", "MIB", ",", "CCDead", ")", ";", "else", "AddNoT1CC", "(", "MIB", ")", ";", "}" ]

LLVM

X86

CPP

next_suggestion

CPU

10,773

[ "for", "(", "int", "Scale", "=", "MinSubLaneScale", ";", "Scale", "<=", "MaxSubLaneScale", ";", "Scale", "*=", "<NUM_LIT>", ")", "if", "(", "SDValue", "Shuffle", "=", "ShuffleSubLanes", "(", "Scale", ")", ")", "return", "Shuffle", ";" ]

[ "}", "if", "(", "SrcLane", "<", "<NUM_LIT>", ")", "continue", ";", "for", "(", "int", "SubLane", "=", "<NUM_LIT>", ";", "SubLane", "!=", "SubLaneScale", ";", "++", "SubLane", ")", "{", "auto", "MatchMasks", "=", "[", "NumSubLaneElts", "]", "(", "ArrayRef", "<", "int", ">", "M1", ",", "ArrayRef", "<", "int", ">", "M2", ")", "{", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumSubLaneElts", ";", "++", "i", ")", "{", "if", "(", "M1", "[", "i", "]", "<", "<NUM_LIT>", "||", "M2", "[", "i", "]", "<", "<NUM_LIT>", ")", "continue", ";", "if", "(", "M1", "[", "i", "]", "!=", "M2", "[", "i", "]", ")", "return", "false", ";", "}", "return", "true", ";", "}", ";", "auto", "&", "RepeatedSubLaneMask", "=", "RepeatedSubLaneMasks", "[", "SubLane", "]", ";", "if", "(", "!", "MatchMasks", "(", "SubLaneMask", ",", "RepeatedSubLaneMask", ")", ")", "continue", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumSubLaneElts", ";", "++", "i", ")", "{", "int", "M", "=", "SubLaneMask", "[", "i", "]", ";", "if", "(", "M", "<", "<NUM_LIT>", ")", "continue", ";", "assert", "(", "(", "RepeatedSubLaneMask", "[", "i", "]", "<", "<NUM_LIT>", "||", "RepeatedSubLaneMask", "[", "i", "]", "==", "M", ")", "&&", "<STR_LIT>", "Unexpected mask element", "<STR_LIT>", ")", ";", "RepeatedSubLaneMask", "[", "i", "]", "=", "M", ";", "}", "int", "SrcSubLane", "=", "(", "SrcLane", "*", "SubLaneScale", ")", "+", "SubLane", ";", "TopSrcSubLane", "=", "std", "::", "max", "(", "TopSrcSubLane", ",", "SrcSubLane", ")", ";", "Dst2SrcSubLanes", "[", "DstSubLane", "]", "=", "SrcSubLane", ";", "break", ";", "}", "if", "(", "Dst2SrcSubLanes", "[", "DstSubLane", "]", "<", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "}", "assert", "(", "<NUM_LIT>", "<=", "TopSrcSubLane", "&&", "TopSrcSubLane", "<", "NumSubLanes", "&&", "<STR_LIT>", "Unexpected source lane", "<STR_LIT>", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", "(", "(", "unsigned", ")", "NumElts", ",", "-", "<NUM_LIT>", ")", ";", "for", "(", "int", "SubLane", "=", "<NUM_LIT>", ";", "SubLane", "<=", "TopSrcSubLane", ";", "++", "SubLane", ")", "{", "int", "Lane", "=", "SubLane", "/", "SubLaneScale", ";", "auto", "&", "RepeatedSubLaneMask", "=", "RepeatedSubLaneMasks", "[", "SubLane", "%", "SubLaneScale", "]", ";", "for", "(", "int", "Elt", "=", "<NUM_LIT>", ";", "Elt", "!=", "NumSubLaneElts", ";", "++", "Elt", ")", "{", "int", "M", "=", "RepeatedSubLaneMask", "[", "Elt", "]", ";", "if", "(", "M", "<", "<NUM_LIT>", ")", "continue", ";", "int", "Idx", "=", "(", "SubLane", "*", "NumSubLaneElts", ")", "+", "Elt", ";", "RepeatedMask", "[", "Idx", "]", "=", "M", "+", "(", "Lane", "*", "NumLaneElts", ")", ";", "}", "}", "SDValue", "RepeatedShuffle", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "DL", ",", "V1", ",", "V2", ",", "RepeatedMask", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "SubLaneMask", "(", "(", "unsigned", ")", "NumElts", ",", "-", "<NUM_LIT>", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "i", "+=", "NumSubLaneElts", ")", "{", "int", "SrcSubLane", "=", "Dst2SrcSubLanes", "[", "i", "/", "NumSubLaneElts", "]", ";", "if", "(", "SrcSubLane", "<", "<NUM_LIT>", ")", "continue", ";", "for", "(", "int", "j", "=", "<NUM_LIT>", ";", "j", "!=", "NumSubLaneElts", ";", "++", "j", ")", "SubLaneMask", "[", "i", "+", "j", "]", "=", "j", "+", "(", "SrcSubLane", "*", "NumSubLaneElts", ")", ";", "}", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "DL", ",", "RepeatedShuffle", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "SubLaneMask", ")", ";", "}", ";", "int", "MinSubLaneScale", "=", "<NUM_LIT>", ",", "MaxSubLaneScale", "=", "<NUM_LIT>", ";", "if", "(", "Subtarget", ".", "hasAVX2", "(", ")", "&&", "VT", ".", "is256BitVector", "(", ")", ")", "{", "bool", "OnlyLowestElts", "=", "isUndefOrInRange", "(", "Mask", ",", "<NUM_LIT>", ",", "NumLaneElts", ")", ";", "MinSubLaneScale", "=", "<NUM_LIT>", ";", "MaxSubLaneScale", "=", "(", "!", "OnlyLowestElts", "&&", "V2", ".", "isUndef", "(", ")", "&&", "VT", "==", "MVT", "::", "v32i8", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "}", "if", "(", "Subtarget", ".", "hasBWI", "(", ")", "&&", "VT", "==", "MVT", "::", "v64i8", ")", "MinSubLaneScale", "=", "MaxSubLaneScale", "=", "<NUM_LIT>", ";" ]

GCC

rs6000

MD

program_repair

CPU

10,774

[ "<FIXS>", "emit_insn", "(", "gen_copysign", "mode", ">", "<NUM_LIT>", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "<FIXE>" ]

[ "emit_insn", "(", "gen_copysign", "mode", ">", "<NUM_LIT>", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "else", "<BUGS>", "{", "rtx", "tmp", "=", "gen_reg_rtx", "(", "MODE", ">", "mode", ")", "emit_insn", "(", "gen_copysign", "mode", ">", "<NUM_LIT>", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "tmp", ")", ")", "}", "<BUGE>", "DONE", "}", ")" ]

LLVM

ARM64

TD

next_suggestion

CPU

10,775

[ "let", "isCodeGenOnly", "=", "<NUM_LIT>", ";" ]

[ "dag", "InOperandList", "=", "iops", ";", "let", "Pattern", "=", "pattern", ";" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

10,776

[ "N", ")", ";" ]

[ "addSignedImmOperands", "(", "Inst", "," ]

GCC

arm

CPP

stmt_completion

CPU

10,777

[ ",", "float32x4_t", "_", "_", "b", ")", "{" ]

[ "_", "_", "arm_vcmpneq", "(", "float32x4_t", "_", "_", "a" ]

GCC

iq2000

CPP

stmt_completion

CPU

10,778

[ ")", ";" ]

[ "int_arg_words", "=", "crtl", "->", "args", ".", "info", ".", "arg_words", ";", "if", "(", "int_arg_words", "<", "<NUM_LIT>", ")", "gpr_save_area_size", "=", "(", "<NUM_LIT>", "-", "int_arg_words", ")", "*", "UNITS_PER_WORD", ";", "else", "gpr_save_area_size", "=", "<NUM_LIT>", ";", "nextarg", "=", "plus_constant", "(", "Pmode", ",", "nextarg", ",", "-", "gpr_save_area_size" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

10,779

[ "SDValue", "Vector", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_VECTOR", ",", "DL", ",", "MVT", "::", "v2f32", ",", "MagLo", ",", "HiOp", ")", ";" ]

[ "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "DL", "(", "N", ")", ";", "if", "(", "MagnitudeOp", ".", "getValueType", "(", ")", "==", "MVT", "::", "f64", ")", "{", "SDValue", "MagAsVector", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "MVT", "::", "v2f32", ",", "MagnitudeOp", ")", ";", "SDValue", "MagLo", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "DL", ",", "MVT", "::", "f32", ",", "MagAsVector", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "SDValue", "MagHi", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "DL", ",", "MVT", "::", "f32", ",", "MagAsVector", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "SDValue", "HiOp", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FCOPYSIGN", ",", "DL", ",", "MVT", "::", "f32", ",", "MagHi", ",", "SignOp", ")", ";" ]

GCC

h8300

MD

stmt_completion

MPU

10,780

[ ")", ")", "]" ]

[ "[", "(", "set", "(", "mem", ":", "SI", "(", "pre_dec", ":", "SI", "(", "reg", ":", "SI", "SP_REG", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>" ]

LLVM

Alpha

CPP

program_repair

MPU

10,781

[ "<FIXS>", "SDOperand", "Offset", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SEXTLOAD", ",", "MVT", "::", "i64", ",", "Base", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Tmp", ",", "<FIXE>" ]

[ "SDOperand", "Base", "=", "DAG", ".", "getLoad", "(", "MVT", "::", "i64", ",", "Chain", ",", "VAList", ",", "DAG", ".", "getSrcValue", "(", "NULL", ")", ")", ";", "SDOperand", "Tmp", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "MVT", "::", "i64", ",", "VAList", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i64", ")", ")", ";", "<BUGS>", "SDOperand", "Offset", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SEXTLOAD", ",", "MVT", "::", "i64", ",", "Chain", ",", "Tmp", ",", "<BUGE>", "DAG", ".", "getSrcValue", "(", "NULL", ")", ",", "MVT", "::", "i32", ")", ";", "SDOperand", "DataPtr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "MVT", "::", "i64", ",", "Base", ",", "Offset", ")", ";", "if", "(", "ArgTy", "->", "isFloatingPoint", "(", ")", ")" ]

LLVM

X86

CPP

next_suggestion

CPU

10,782

[ "case", "X86", "::", "SP", ":", "DestReg", "=", "X86", "::", "RSP", ";", "break", ";" ]

[ "case", "'", "l", "'", ":", "if", "(", "VT", "==", "MVT", "::", "i8", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "X86", "::", "GR8RegisterClass", ")", ";", "if", "(", "VT", "==", "MVT", "::", "i16", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "X86", "::", "GR16RegisterClass", ")", ";", "if", "(", "VT", "==", "MVT", "::", "i32", "||", "!", "Subtarget", "->", "is64Bit", "(", ")", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "X86", "::", "GR32RegisterClass", ")", ";", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "X86", "::", "GR64RegisterClass", ")", ";", "case", "'", "f", "'", ":", "if", "(", "VT", "==", "MVT", "::", "f32", "&&", "!", "isScalarFPTypeInSSEReg", "(", "VT", ")", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "X86", "::", "RFP32RegisterClass", ")", ";", "if", "(", "VT", "==", "MVT", "::", "f64", "&&", "!", "isScalarFPTypeInSSEReg", "(", "VT", ")", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "X86", "::", "RFP64RegisterClass", ")", ";", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "X86", "::", "RFP80RegisterClass", ")", ";", "case", "'", "y", "'", ":", "if", "(", "!", "Subtarget", "->", "hasMMX", "(", ")", ")", "break", ";", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "X86", "::", "VR64RegisterClass", ")", ";", "case", "'", "Y", "'", ":", "if", "(", "!", "Subtarget", "->", "hasSSE2", "(", ")", ")", "break", ";", "case", "'", "x", "'", ":", "if", "(", "!", "Subtarget", "->", "hasSSE1", "(", ")", ")", "break", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ")", "{", "default", ":", "break", ";", "case", "MVT", "::", "f32", ":", "case", "MVT", "::", "i32", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "X86", "::", "FR32RegisterClass", ")", ";", "case", "MVT", "::", "f64", ":", "case", "MVT", "::", "i64", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "X86", "::", "FR64RegisterClass", ")", ";", "case", "MVT", "::", "v16i8", ":", "case", "MVT", "::", "v8i16", ":", "case", "MVT", "::", "v4i32", ":", "case", "MVT", "::", "v2i64", ":", "case", "MVT", "::", "v4f32", ":", "case", "MVT", "::", "v2f64", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "X86", "::", "VR128RegisterClass", ")", ";", "}", "break", ";", "}", "}", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "Res", ";", "Res", "=", "TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "Constraint", ",", "VT", ")", ";", "if", "(", "Res", ".", "second", "==", "<NUM_LIT>", ")", "{", "if", "(", "StringsEqualNoCase", "(", "<STR_LIT>", "{st}", "<STR_LIT>", ",", "Constraint", ")", ")", "{", "Res", ".", "first", "=", "X86", "::", "ST0", ";", "Res", ".", "second", "=", "X86", "::", "RFP80RegisterClass", ";", "}", "if", "(", "Constraint", "==", "<STR_LIT>", "A", "<STR_LIT>", ")", "{", "Res", ".", "first", "=", "X86", "::", "EAX", ";", "Res", ".", "second", "=", "X86", "::", "GRADRegisterClass", ";", "}", "return", "Res", ";", "}", "if", "(", "Res", ".", "second", "->", "hasType", "(", "VT", ")", ")", "return", "Res", ";", "if", "(", "Res", ".", "second", "==", "X86", "::", "GR16RegisterClass", ")", "{", "if", "(", "VT", "==", "MVT", "::", "i8", ")", "{", "unsigned", "DestReg", "=", "<NUM_LIT>", ";", "switch", "(", "Res", ".", "first", ")", "{", "default", ":", "break", ";", "case", "X86", "::", "AX", ":", "DestReg", "=", "X86", "::", "AL", ";", "break", ";", "case", "X86", "::", "DX", ":", "DestReg", "=", "X86", "::", "DL", ";", "break", ";", "case", "X86", "::", "CX", ":", "DestReg", "=", "X86", "::", "CL", ";", "break", ";", "case", "X86", "::", "BX", ":", "DestReg", "=", "X86", "::", "BL", ";", "break", ";", "}", "if", "(", "DestReg", ")", "{", "Res", ".", "first", "=", "DestReg", ";", "Res", ".", "second", "=", "X86", "::", "GR8RegisterClass", ";", "}", "}", "else", "if", "(", "VT", "==", "MVT", "::", "i32", ")", "{", "unsigned", "DestReg", "=", "<NUM_LIT>", ";", "switch", "(", "Res", ".", "first", ")", "{", "default", ":", "break", ";", "case", "X86", "::", "AX", ":", "DestReg", "=", "X86", "::", "EAX", ";", "break", ";", "case", "X86", "::", "DX", ":", "DestReg", "=", "X86", "::", "EDX", ";", "break", ";", "case", "X86", "::", "CX", ":", "DestReg", "=", "X86", "::", "ECX", ";", "break", ";", "case", "X86", "::", "BX", ":", "DestReg", "=", "X86", "::", "EBX", ";", "break", ";", "case", "X86", "::", "SI", ":", "DestReg", "=", "X86", "::", "ESI", ";", "break", ";", "case", "X86", "::", "DI", ":", "DestReg", "=", "X86", "::", "EDI", ";", "break", ";", "case", "X86", "::", "BP", ":", "DestReg", "=", "X86", "::", "EBP", ";", "break", ";", "case", "X86", "::", "SP", ":", "DestReg", "=", "X86", "::", "ESP", ";", "break", ";", "}", "if", "(", "DestReg", ")", "{", "Res", ".", "first", "=", "DestReg", ";", "Res", ".", "second", "=", "X86", "::", "GR32RegisterClass", ";", "}", "}", "else", "if", "(", "VT", "==", "MVT", "::", "i64", ")", "{", "unsigned", "DestReg", "=", "<NUM_LIT>", ";", "switch", "(", "Res", ".", "first", ")", "{", "default", ":", "break", ";", "case", "X86", "::", "AX", ":", "DestReg", "=", "X86", "::", "RAX", ";", "break", ";", "case", "X86", "::", "DX", ":", "DestReg", "=", "X86", "::", "RDX", ";", "break", ";", "case", "X86", "::", "CX", ":", "DestReg", "=", "X86", "::", "RCX", ";", "break", ";", "case", "X86", "::", "BX", ":", "DestReg", "=", "X86", "::", "RBX", ";", "break", ";", "case", "X86", "::", "SI", ":", "DestReg", "=", "X86", "::", "RSI", ";", "break", ";", "case", "X86", "::", "DI", ":", "DestReg", "=", "X86", "::", "RDI", ";", "break", ";", "case", "X86", "::", "BP", ":", "DestReg", "=", "X86", "::", "RBP", ";", "break", ";" ]

LLVM

X86

TD

stmt_completion

CPU

10,783

[ ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Sched", "<", "[", "WriteVecStore", "]", ">", ";" ]

[ "def", "MOVPQIto64mr", ":", "RS2I", "<", "<NUM_LIT>", ",", "MRMDestMem", ",", "(", "outs", ")", ",", "(", "ins", "i64mem", ":", "$", "dst", ",", "VR128" ]

LLVM

AArch64

CPP

next_suggestion

CPU

10,784

[ "}" ]

[ "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "TargetOpcode", "::", "G_VAARG", ":", "return", "legalizeVaArg", "(", "MI", ",", "MRI", ",", "MIRBuilder", ")", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "case", "TargetOpcode", "::", "G_STORE", ":", "return", "legalizeLoadStore", "(", "MI", ",", "MRI", ",", "MIRBuilder", ",", "Observer", ")", ";", "case", "TargetOpcode", "::", "G_SHL", ":", "case", "TargetOpcode", "::", "G_ASHR", ":", "case", "TargetOpcode", "::", "G_LSHR", ":", "return", "legalizeShlAshrLshr", "(", "MI", ",", "MRI", ",", "MIRBuilder", ",", "Observer", ")", ";", "case", "TargetOpcode", "::", "G_GLOBAL_VALUE", ":", "return", "legalizeSmallCMGlobalValue", "(", "MI", ",", "MRI", ",", "MIRBuilder", ",", "Observer", ")", ";", "case", "TargetOpcode", "::", "G_TRUNC", ":", "return", "legalizeVectorTrunc", "(", "MI", ",", "Helper", ")", ";", "case", "TargetOpcode", "::", "G_SBFX", ":", "case", "TargetOpcode", "::", "G_UBFX", ":", "return", "legalizeBitfieldExtract", "(", "MI", ",", "MRI", ",", "Helper", ")", ";", "case", "TargetOpcode", "::", "G_ROTR", ":", "return", "legalizeRotate", "(", "MI", ",", "MRI", ",", "Helper", ")", ";", "case", "TargetOpcode", "::", "G_CTPOP", ":", "return", "legalizeCTPOP", "(", "MI", ",", "MRI", ",", "Helper", ")", ";", "case", "TargetOpcode", "::", "G_ATOMIC_CMPXCHG", ":", "return", "legalizeAtomicCmpxchg128", "(", "MI", ",", "MRI", ",", "Helper", ")", ";", "case", "TargetOpcode", "::", "G_CTTZ", ":", "return", "legalizeCTTZ", "(", "MI", ",", "Helper", ")", ";", "case", "TargetOpcode", "::", "G_BZERO", ":", "case", "TargetOpcode", "::", "G_MEMCPY", ":", "case", "TargetOpcode", "::", "G_MEMMOVE", ":", "case", "TargetOpcode", "::", "G_MEMSET", ":", "return", "legalizeMemOps", "(", "MI", ",", "Helper", ")", ";" ]

GCC

i386

CPP

stmt_completion

CPU

10,785

[ "P", "=", "_", "_", "A", ";" ]

[ "extern", "_", "_", "inline", "void", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_store_ph", "(", "void", "*", "_", "_", "P", ",", "_", "_", "m512h", "_", "_", "A", ")", "{", "*", "(", "_", "_", "m512h", "*", ")", "_", "_" ]

LLVM

ARM64

TD

stmt_completion

CPU

10,786

[ "<NUM_LIT>", ",", "FPR128", ",", "<STR_LIT>", ">", ";" ]

[ "def", "LDRQpre", ":", "LoadPreIdx", "<", "<NUM_LIT>", ",", "<NUM_LIT>", "," ]

LLVM

J2

CPP

next_suggestion

MPU

10,787

[ "}", "(", ")", ";" ]

[ "SDValue", "J2TargetLowering", "::", "LowerConstantPool", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "PtrVT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "auto", "*", "CP", "=", "cast", "<", "ConstantPoolSDNode", ">", "(", "Op", ")", ";", "SDValue", "Res", "=", "[", "&", "]", "{", "if", "(", "CP", "->", "isMachineConstantPoolEntry", "(", ")", ")", "return", "DAG", ".", "getTargetConstantPool", "(", "CP", "->", "getMachineCPVal", "(", ")", ",", "PtrVT", ",", "CP", "->", "getAlignment", "(", ")", ")", ";", "else", "return", "DAG", ".", "getTargetConstantPool", "(", "CP", "->", "getConstVal", "(", ")", ",", "PtrVT", ",", "CP", "->", "getAlignment", "(", ")", ")", ";" ]

GCC

sh

MD

program_repair

CPU

10,788

[ "<FIXS>", "<STR_LIT>", "\t", "\t", "<STR_LIT>", "<FIXE>", "<FIXS>", "<STR_LIT>", "\t", "\t", "<STR_LIT>", "<FIXE>" ]

[ "<STR_LIT>", "\t", "\t", "\t", "<STR_LIT>", "<STR_LIT>", "\t", "\t", "\t", "<STR_LIT>", "<STR_LIT>", "\t", "\t", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "\t", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "\t", "\t", "\t", "<STR_LIT>", "<STR_LIT>", "\t", "\t", "\t", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "\t", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

10,789

[ "}" ]

[ "def", "A2_abs", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_cf8126ae", ",", "TypeS_2op", ">", ",", "Enc_5e2823", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

LLVM

CellSPU

CPP

stmt_completion

MPU

10,790

[ "<STR_LIT>", "Alignment is not power of 2", "<STR_LIT>", ")", ";" ]

[ "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "FrameSize", "=", "MFI", "->", "getStackSize", "(", ")", ";", "unsigned", "TargetAlign", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", "->", "getStackAlignment", "(", ")", ";", "unsigned", "Align", "=", "std", "::", "max", "(", "TargetAlign", ",", "MFI", "->", "getMaxAlignment", "(", ")", ")", ";", "assert", "(", "isPowerOf2_32", "(", "Align", ")", "&&" ]

LLVM

Hexagon

TD

next_suggestion

DSP

10,791

[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

10,792

[ ")", "+", "i", "]", "=", "uint8_t", "(", "Value", ">>", "(", "i", "*", "<NUM_LIT>", ")", ")", ";" ]

[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "Size", ";", "++", "i", ")", "Data", "[", "Fixup", ".", "getOffset", "(" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

10,793

[ ".", "getExplicitKernArgSize", "(", "F", ",", "MaxKernArgAlign", ")", ";" ]

[ "Attribute", "MemBoundAttr", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", "amdgpu-memory-bound", "<STR_LIT>", ")", ";", "MemoryBound", "=", "MemBoundAttr", ".", "isStringAttribute", "(", ")", "&&", "MemBoundAttr", ".", "getValueAsString", "(", ")", "==", "<STR_LIT>", "true", "<STR_LIT>", ";", "Attribute", "WaveLimitAttr", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", "amdgpu-wave-limiter", "<STR_LIT>", ")", ";", "WaveLimiter", "=", "WaveLimitAttr", ".", "isStringAttribute", "(", ")", "&&", "WaveLimitAttr", ".", "getValueAsString", "(", ")", "==", "<STR_LIT>", "true", "<STR_LIT>", ";", "CallingConv", "::", "ID", "CC", "=", "F", ".", "getCallingConv", "(", ")", ";", "if", "(", "CC", "==", "CallingConv", "::", "AMDGPU_KERNEL", "||", "CC", "==", "CallingConv", "::", "SPIR_KERNEL", ")", "ExplicitKernArgSize", "=", "ST" ]

LLVM

SPIRV

CPP

next_suggestion

Virtual ISA

10,794

[ "}" ]

[ "bool", "hasMBBRegister", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "{", "return", "BBNumToRegMap", ".", "contains", "(", "MBB", ".", "getNumber", "(", ")", ")", ";" ]

GCC

c4x

MD

stmt_completion

DSP

10,795

[ ")" ]

[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(", "const_string", "<STR_LIT>", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

10,796

[ "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

LLVM

ARM

TD

stmt_completion

CPU

10,797

[ ",", "[", "]", ">", ",", "Sched", "<", "[", "WriteVLD4", "]", ">", "{" ]

[ "def", "_fixed", ":", "NLdSt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op7_4", ",", "(", "outs", "VecListFourD", ":", "$", "Vd", ",", "GPR", ":", "$", "wb", ")", ",", "(", "ins", "AddrMode", ":", "$", "Rn", ")", ",", "IIC_VLD1x2u", ",", "<STR_LIT>", ",", "Dt", ",", "<STR_LIT>", ",", "<STR_LIT>" ]

LLVM

AArch64

CPP

code_generation

CPU

10,798

[ "MachineInstr", "*", "AArch64InstrInfo", "::", "foldMemoryOperandImpl", "(", "MachineFunction", "&", "MF", ",", "MachineInstr", "*", "MI", ",", "ArrayRef", "<", "unsigned", ">", "Ops", ",", "MachineBasicBlock", "::", "iterator", "InsertPt", ",", "int", "FrameIndex", ")", "const", "{", "if", "(", "MI", "->", "isCopy", "(", ")", ")", "{", "unsigned", "DstReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "SrcReg", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DstReg", ")", ")", "{", "MF", ".", "getRegInfo", "(", ")", ".", "constrainRegClass", "(", "DstReg", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "if", "(", "DstReg", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", ")", "{", "MF", ".", "getRegInfo", "(", ")", ".", "constrainRegClass", "(", "SrcReg", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "}", "return", "nullptr", ";", "}" ]

[ "foldMemoryOperand", "-", "Same", "as", "the", "previous", "version", "except", "it", "allows", "folding", "of", "any", "load", "and", "store", "from", "/", "to", "any", "address", ",", "not", "just", "from", "a", "specific", "stack", "slot", "." ]

LLVM

Mips

CPP

program_repair

CPU

10,799

[ "<FIXS>", "MachineBasicBlock", "*", "MipsTargetLowering", "::", "emitFEXT_CCRXI16_ins", "(", "<FIXE>" ]

[ "MI", "->", "eraseFromParent", "(", ")", ";", "return", "BB", ";", "}", "<BUGS>", "MachineBasicBlock", "*", "MipsTargetLowering", "::", "EmitFEXT_CCRXI16_ins", "(", "<BUGE>", "unsigned", "SltiOpc", ",", "unsigned", "SltiXOpc", ",", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "if", "(", "DontExpandCondPseudos16", ")" ]