Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
X86
TD
stmt_completion
CPU
10,500
[ ";" ]
[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>" ]
LLVM
P2
TD
next_suggestion
MPU
10,501
[ "let", "Pattern", "=", "pattern", ";" ]
[ "let", "condition", "=", "cond", ".", "condition", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "condition", ";", "let", "OutOperandList", "=", "outs", ";", "let", "InOperandList", "=", "ins", ";", "let", "AsmString", "=", "!", "strconcat", "(", "cond", ".", "condition_str", ",", "<STR_LIT>", ",", "asmstr", ")", ";" ]
LLVM
ARM
TD
program_repair
CPU
10,502
[ "<FIXS>", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Rn", "{", "<NUM_LIT>", "}", ";", "<FIXE>" ]
[ "}", "def", "VST4LNd32_UPD", ":", "VST4LNWB", "<NUM_LIT>", ",", "{", "?", ",", "<NUM_LIT>", ",", "?", ",", "?", "}", ",", "<STR_LIT>", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "lane", "{", "<NUM_LIT>", "}", ";", "<BUGS>", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "addr", "{", "<NUM_LIT>", "}", ";", "<BUGE>", "}", "def", "VST4LNd8Pseudo_UPD", ":", "VSTQQLNWBPseudo", "IIC_VST4lnu", ">", ";" ]
LLVM
Hexagon
TD
stmt_completion
DSP
10,503
[ ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]" ]
GCC
i386
CPP
stmt_completion
CPU
10,504
[ ")", ",", "(", "_", "_", "m128i", ")", "_", "_", "A", ")", ";" ]
[ "return", "(", "_", "_", "m128h", ")", "_", "mm_and_si128", "(", "_", "mm_set1_epi32", "(", "<NUM_LIT>" ]
LLVM
ARM
TD
next_suggestion
CPU
10,505
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "C", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC
aarch64
CPP
next_suggestion
CPU
10,506
[ "if", "(", "in_lto_p", ")", "handle_arm_acle_h", "(", ")", ";" ]
[ "aarch64_init_crc32_builtins", "(", ")", ";", "aarch64_init_builtin_rsqrt", "(", ")", ";", "aarch64_init_rng_builtins", "(", ")", ";", "aarch64_init_data_intrinsics", "(", ")", ";", "aarch64_init_rwsr_builtins", "(", ")", ";", "aarch64_init_prefetch_builtin", "(", ")", ";", "tree", "ftype_jcvt", "=", "build_function_type_list", "(", "intSI_type_node", ",", "double_type_node", ",", "NULL", ")", ";", "aarch64_builtin_decls", "[", "AARCH64_JSCVT", "]", "=", "aarch64_general_add_builtin", "(", "<STR_LIT>", "__builtin_aarch64_jcvtzs", "<STR_LIT>", ",", "ftype_jcvt", ",", "AARCH64_JSCVT", ")", ";", "if", "(", "!", "TARGET_ILP32", ")", "aarch64_init_pauth_hint_builtins", "(", ")", ";", "if", "(", "TARGET_TME", ")", "aarch64_init_tme_builtins", "(", ")", ";", "if", "(", "TARGET_MEMTAG", ")", "aarch64_init_memtag_builtins", "(", ")", ";" ]
LLVM
SystemZ
TD
stmt_completion
CPU
10,507
[ "truncstorei16", ">", ";" ]
[ "def", "aligned_truncstorei16", ":", "AlignedStore", "<" ]
LLVM
Hexagon
CPP
stmt_completion
DSP
10,508
[ ",", "cend", "(", ")", ")", ";" ]
[ "return", "make_range", "(", "cbegin", "(", ")" ]
LLVM
ARM64
TD
stmt_completion
CPU
10,509
[ ",", "(", "v2i32", "V64", ":", "$", "Rm", ")", ")", ")", ")", ")", "]", ">", ";" ]
[ "def", "v2i32_v2i64", ":", "BaseSIMDDifferentThreeVector", "<", "U", ",", "<NUM_LIT>", ",", "opc", ",", "V128", ",", "V64", ",", "V64", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v2i64", "V128", ":", "$", "Rd", ")", ",", "(", "zext", "(", "v2i32", "(", "OpNode", "(", "v2i32", "V64", ":", "$", "Rn", ")" ]
GCC
xtensa
MD
stmt_completion
MPU
10,510
[ "Pmode", ")" ]
[ "[", "(", "set", "(", "pc", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{", "rtx", "dest", "=", "operands", "[", "<NUM_LIT>", "]", "if", "(", "GET_CODE", "(", "dest", ")", "!", "=", "REG", "|", "|", "GET_MODE", "(", "dest", ")", "!", "=" ]
GCC
i386
CPP
code_generation
CPU
10,511
[ "void", "ix86_split_copysign_const", "(", "rtx", "operands", "[", "]", ")", "{", "machine_mode", "mode", ",", "vmode", ";", "rtx", "dest", ",", "op0", ",", "mask", ",", "x", ";", "dest", "=", "operands", "[", "<NUM_LIT>", "]", ";", "op0", "=", "operands", "[", "<NUM_LIT>", "]", ";", "mask", "=", "operands", "[", "<NUM_LIT>", "]", ";", "mode", "=", "GET_MODE", "(", "dest", ")", ";", "vmode", "=", "GET_MODE", "(", "mask", ")", ";", "dest", "=", "simplify_gen_subreg", "(", "vmode", ",", "dest", ",", "mode", ",", "<NUM_LIT>", ")", ";", "x", "=", "gen_rtx_AND", "(", "vmode", ",", "dest", ",", "mask", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "dest", ",", "x", ")", ")", ";", "if", "(", "op0", "!=", "CONST0_RTX", "(", "vmode", ")", ")", "{", "x", "=", "gen_rtx_IOR", "(", "vmode", ",", "dest", ",", "op0", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "dest", ",", "x", ")", ")", ";", "}", "}" ]
[ "Deconstruct", "a", "copysign", "operation", "into", "bit", "masks", ".", "Operand", "0", "is", "known", "to", "be", "a", "constant", ",", "and", "so", "has", "already", "been", "expanded", "into", "a", "vector", "constant", "." ]
LLVM
X86
TD
stmt_completion
CPU
10,512
[ "MOVAPSrm", "addr", ":", "$", "src", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "alignedloadv2i64", "addr", ":", "$", "src", ")", ",", "(" ]
LLVM
AArch64
CPP
next_suggestion
CPU
10,513
[ "return", "false", ";" ]
[ "if", "(", "To", "->", "getParent", "(", ")", "!=", "From", "->", "getParent", "(", ")", ")", "return", "true", ";", "assert", "(", "std", "::", "find_if", "(", "++", "To", ".", "getReverse", "(", ")", ",", "To", "->", "getParent", "(", ")", "->", "rend", "(", ")", ",", "[", "From", "]", "(", "MachineInstr", "&", "MI", ")", "{", "return", "MI", ".", "getIterator", "(", ")", "==", "From", ";", "}", ")", "!=", "To", "->", "getParent", "(", ")", "->", "rend", "(", ")", ")", ";", "for", "(", "--", "To", ";", "To", "!=", "From", ";", "--", "To", ")", "{", "const", "MachineInstr", "&", "Instr", "=", "*", "To", ";", "if", "(", "(", "(", "AccessToCheck", "&", "AK_Write", ")", "&&", "Instr", ".", "modifiesRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "TRI", ")", ")", "||", "(", "(", "AccessToCheck", "&", "AK_Read", ")", "&&", "Instr", ".", "readsRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "TRI", ")", ")", ")", "return", "true", ";", "}" ]
LLVM
AMDGPU
CPP
program_repair
GPU
10,514
[ "<FIXS>", "<FIXE>", "<FIXS>", "IsKernel", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "AMDGPU_KERNEL", "||", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "SPIR_KERNEL", ")", "{", "<FIXE>", "<FIXS>", "unsigned", "AMDGPUMachineFunction", "::", "allocateLDSGlobal", "(", "const", "DataLayout", "&", "DL", ",", "const", "GlobalValue", "&", "GV", ")", "{", "auto", "Entry", "=", "LocalMemoryObjects", ".", "insert", "(", "std", "::", "make_pair", "(", "&", "GV", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Entry", ".", "second", ")", "return", "Entry", ".", "first", "->", "second", ";", "unsigned", "Align", "=", "GV", ".", "getAlignment", "(", ")", ";", "if", "(", "Align", "==", "<NUM_LIT>", ")", "Align", "=", "DL", ".", "getABITypeAlignment", "(", "GV", ".", "getValueType", "(", ")", ")", ";", "unsigned", "Offset", "=", "LDSSize", "=", "alignTo", "(", "LDSSize", ",", "Align", ")", ";", "Entry", ".", "first", "->", "second", "=", "Offset", ";", "LDSSize", "+=", "DL", ".", "getTypeAllocSize", "(", "GV", ".", "getValueType", "(", ")", ")", ";", "return", "Offset", ";", "<FIXE>" ]
[ "#", "include", "<STR_LIT>", "AMDGPUMachineFunction.h", "<STR_LIT>", "using", "namespace", "llvm", ";", "<BUGS>", "void", "AMDGPUMachineFunction", "::", "anchor", "(", ")", "{", "}", "<BUGE>", "AMDGPUMachineFunction", "::", "AMDGPUMachineFunction", "(", "const", "MachineFunction", "&", "MF", ")", ":", "MachineFunctionInfo", "(", ")", ",", "KernArgSize", "(", "<NUM_LIT>", ")", ",", "MaxKernArgAlign", "(", "<NUM_LIT>", ")", ",", "LDSSize", "(", "<NUM_LIT>", ")", ",", "ABIArgOffset", "(", "<NUM_LIT>", ")", ",", "<BUGS>", "ScratchSize", "(", "<NUM_LIT>", ")", ",", "IsKernel", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "llvm", "::", "CallingConv", "::", "AMDGPU_KERNEL", "||", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "llvm", "::", "CallingConv", "::", "SPIR_KERNEL", ")", "{", "<BUGE>", "}", "<BUGS>", "bool", "AMDGPUMachineFunction", "::", "isKernel", "(", ")", "const", "{", "return", "IsKernel", ";", "<BUGE>", "}" ]
GCC
i386
CPP
stmt_completion
CPU
10,515
[ "_", "_", "A", ",", "_", "_", "m256d", "_", "_", "B", ",", "_", "_", "m256d", "_", "_", "C", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "m256d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_fnmadd_pd", "(", "_", "_", "m256d" ]
LLVM
Nyuzi
CPP
next_suggestion
GPU
10,516
[ "}" ]
[ "}", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "return", "<NUM_LIT>", ";", "}", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ")", ".", "add", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ".", "addMBB", "(", "TBB", ")", ";", "return", "<NUM_LIT>", ";" ]
LLVM
X86
CPP
stmt_completion
CPU
10,517
[ "?", "ISD", "::", "SIGN_EXTEND", ":", "ISD", "::", "ZERO_EXTEND", ";" ]
[ "SDValue", "ShiftOperand", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ShiftOperand", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "MUL", "||", "!", "ShiftOperand", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", "||", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "<", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "APInt", "ShiftAmt", ";", "if", "(", "!", "ISD", "::", "isConstantSplatVector", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ",", "ShiftAmt", ")", "||", "ShiftAmt", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "LHS", "=", "ShiftOperand", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "ShiftOperand", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "ExtOpc", "=", "LHS", ".", "getOpcode", "(", ")", ";", "if", "(", "(", "ExtOpc", "!=", "ISD", "::", "SIGN_EXTEND", "&&", "ExtOpc", "!=", "ISD", "::", "ZERO_EXTEND", ")", "||", "RHS", ".", "getOpcode", "(", ")", "!=", "ExtOpc", ")", "return", "SDValue", "(", ")", ";", "LHS", "=", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "RHS", "=", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "MulVT", "=", "LHS", ".", "getValueType", "(", ")", ";", "if", "(", "MulVT", ".", "getVectorElementType", "(", ")", "!=", "MVT", "::", "i16", "||", "RHS", ".", "getValueType", "(", ")", "!=", "MulVT", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Opc", "=", "ExtOpc", "==", "ISD", "::", "SIGN_EXTEND", "?", "ISD", "::", "MULHS", ":", "ISD", "::", "MULHU", ";", "SDValue", "Mulh", "=", "DAG", ".", "getNode", "(", "Opc", ",", "DL", ",", "MulVT", ",", "LHS", ",", "RHS", ")", ";", "ExtOpc", "=", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "SRA" ]
LLVM
ARM
TD
next_suggestion
CPU
10,518
[ "}" ]
[ "def", "MemNoOffsetAsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "}", "def", "addr_offset_none", ":", "MemOperand", ",", "ComplexPattern", "<", "i32", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "MemNoOffsetAsmOperand", ";", "let", "MIOperandInfo", "=", "(", "ops", "GPR", ":", "$", "base", ")", ";" ]
LLVM
ARM
CPP
next_suggestion
CPU
10,519
[ "MachineBasicBlock", "*", "MBB", "=", "MLI", "->", "findLoopPreheader", "(", "ML", ",", "true", ")", ";" ]
[ "for", "(", "auto", "&", "PredMI", ":", "Insts", ")", "{", "if", "(", "PredMI", ".", "Predicates", ".", "count", "(", "VCTP", ")", "||", "isVCTP", "(", "PredMI", ".", "MI", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARM Loops: Can't convert: ", "<STR_LIT>", "<<", "*", "PredMI", ".", "MI", "<<", "<STR_LIT>", " - which is predicated on:\\n", "<STR_LIT>", ";", "for", "(", "auto", "*", "MI", ":", "PredMI", ".", "Predicates", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", " - ", "<STR_LIT>", "<<", "*", "MI", ";", ")", ";", "return", "false", ";", "}", "}", "Register", "NumElements", "=", "VCTP", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "RDA", "->", "getReachingDef", "(", "VCTP", ",", "NumElements", ")", ">=", "<NUM_LIT>", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARM Loops: VCTP operand is defined in the loop.\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "MachineBasicBlock", "*", "InsertBB", "=", "InsertPt", "->", "getParent", "(", ")", ";", "if", "(", "!", "RDA", "->", "isReachingDefLiveOut", "(", "InsertPt", ",", "NumElements", ")", ")", "{", "if", "(", "auto", "*", "ElemDef", "=", "RDA", "->", "getLocalLiveOutMIDef", "(", "InsertBB", ",", "NumElements", ")", ")", "{", "if", "(", "IsSafeToMove", "<", "MachineBasicBlock", "::", "reverse_iterator", ">", "(", "ElemDef", ",", "InsertPt", ",", "RDA", ")", ")", "{", "ElemDef", "->", "removeFromParent", "(", ")", ";", "InsertBB", "->", "insert", "(", "MachineBasicBlock", "::", "iterator", "(", "InsertPt", ")", ",", "ElemDef", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARM Loops: Moved element count def: ", "<STR_LIT>", "<<", "*", "ElemDef", ")", ";", "}", "else", "if", "(", "IsSafeToMove", "<", "MachineBasicBlock", "::", "iterator", ">", "(", "InsertPt", ",", "ElemDef", ",", "RDA", ")", ")", "{", "InsertPt", "->", "removeFromParent", "(", ")", ";", "InsertBB", "->", "insertAfter", "(", "MachineBasicBlock", "::", "iterator", "(", "ElemDef", ")", ",", "InsertPt", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARM Loops: Moved start past: ", "<STR_LIT>", "<<", "*", "ElemDef", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARM Loops: Unable to move element count to loop ", "<STR_LIT>", "<<", "<STR_LIT>", "start instruction.\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "}", "}", "auto", "CannotProvideElements", "=", "[", "&", "RDA", "]", "(", "MachineBasicBlock", "*", "MBB", ",", "Register", "NumElements", ")", "{", "if", "(", "RDA", "->", "getReachingDef", "(", "&", "MBB", "->", "back", "(", ")", ",", "NumElements", ")", ">=", "<NUM_LIT>", ")", "return", "true", ";", "if", "(", "MBB", "->", "pred_size", "(", ")", ">", "<NUM_LIT>", ")", "return", "true", ";", "return", "false", ";", "}", ";" ]
LLVM
X86
TD
next_suggestion
CPU
10,520
[ "}" ]
[ "def", "ICXWriteZeroLatency", ":", "SchedWriteRes", "<", "[", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";" ]
GCC
sparc
MD
next_suggestion
CPU
10,521
[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", ")" ]
[ "(", "ior", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "and", "(", "match_test", "<STR_LIT>", ")" ]
LLVM
AArch64
TD
next_suggestion
CPU
10,522
[ "let", "Predicates", "=", "[", "HasFullFP16", "]", ";" ]
[ "def", "UWHri", ":", "BaseIntegerToFPUnscaled", "<", "isUnsigned", ",", "GPR32", ",", "FPR16", ",", "f16", ",", "asm", ",", "node", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC
visium
CPP
code_generation
Virtual ISA
10,523
[ "static", "bool", "visium_rtx_costs", "(", "rtx", "x", ",", "int", "code", ",", "int", "outer_code", "ATTRIBUTE_UNUSED", ",", "int", "opno", "ATTRIBUTE_UNUSED", ",", "int", "*", "total", ",", "bool", "speed", "ATTRIBUTE_UNUSED", ")", "{", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "x", ")", ";", "switch", "(", "code", ")", "{", "case", "CONST_INT", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "!", "satisfies_constraint_J", "(", "x", ")", ")", ";", "return", "true", ";", "case", "CONST", ":", "case", "LABEL_REF", ":", "case", "SYMBOL_REF", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "CONST_DOUBLE", ":", "{", "rtx", "high", ",", "low", ";", "split_double", "(", "x", ",", "&", "high", ",", "&", "low", ")", ";", "*", "total", "=", "COSTS_N_INSNS", "(", "!", "satisfies_constraint_J", "(", "high", ")", "+", "!", "satisfies_constraint_J", "(", "low", ")", ")", ";", "return", "true", ";", "}", "case", "MULT", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "false", ";", "case", "DIV", ":", "case", "UDIV", ":", "case", "MOD", ":", "case", "UMOD", ":", "if", "(", "mode", "==", "DImode", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "else", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "false", ";", "case", "PLUS", ":", "case", "MINUS", ":", "case", "NEG", ":", "if", "(", "mode", "==", "DImode", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "else", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "false", ";", "case", "ASHIFT", ":", "case", "ASHIFTRT", ":", "case", "LSHIFTRT", ":", "if", "(", "mode", "==", "DImode", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "else", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "false", ";", "case", "COMPARE", ":", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "ZERO_EXTRACT", "&&", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", "==", "const0_rtx", "&&", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "==", "const1_rtx", "&&", "satisfies_constraint_K", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "false", ";", "default", ":", "return", "false", ";", "}", "}" ]
[ "Return", "the", "relative", "costs", "of", "expression", "X", "." ]
LLVM
Hexagon
CPP
code_generation
DSP
10,524
[ "bool", "HexagonInstrInfo", "::", "PredicateInstruction", "(", "MachineInstr", "*", "MI", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "if", "(", "Cond", ".", "empty", "(", ")", "||", "isEndLoopN", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\nCannot predicate:", "<STR_LIT>", ";", "MI", "->", "dump", "(", ")", ";", ")", ";", "return", "false", ";", "}", "int", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "assert", "(", "isPredicable", "(", "MI", ")", "&&", "<STR_LIT>", "Expected predicable instruction", "<STR_LIT>", ")", ";", "bool", "invertJump", "=", "predOpcodeHasNot", "(", "Cond", ")", ";", "MachineBasicBlock", "&", "B", "=", "*", "MI", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "PredOpc", "=", "getCondOpcode", "(", "Opc", ",", "invertJump", ")", ";", "MachineInstrBuilder", "T", "=", "BuildMI", "(", "B", ",", "MI", ",", "DL", ",", "get", "(", "PredOpc", ")", ")", ";", "unsigned", "NOp", "=", "<NUM_LIT>", ",", "NumOps", "=", "MI", "->", "getNumOperands", "(", ")", ";", "while", "(", "NOp", "<", "NumOps", ")", "{", "MachineOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "NOp", ")", ";", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "!", "Op", ".", "isDef", "(", ")", "||", "Op", ".", "isImplicit", "(", ")", ")", "break", ";", "T", ".", "addOperand", "(", "Op", ")", ";", "NOp", "++", ";", "}", "unsigned", "PredReg", ",", "PredRegPos", ",", "PredRegFlags", ";", "bool", "GotPredReg", "=", "getPredReg", "(", "Cond", ",", "PredReg", ",", "PredRegPos", ",", "PredRegFlags", ")", ";", "(", "void", ")", "GotPredReg", ";", "assert", "(", "GotPredReg", ")", ";", "T", ".", "addReg", "(", "PredReg", ",", "PredRegFlags", ")", ";", "while", "(", "NOp", "<", "NumOps", ")", "T", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "NOp", "++", ")", ")", ";", "MI", "->", "setDesc", "(", "get", "(", "PredOpc", ")", ")", ";", "while", "(", "unsigned", "n", "=", "MI", "->", "getNumOperands", "(", ")", ")", "MI", "->", "RemoveOperand", "(", "n", "-", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "T", "->", "getNumOperands", "(", ")", ";", "i", "<", "n", ";", "++", "i", ")", "MI", "->", "addOperand", "(", "T", "->", "getOperand", "(", "i", ")", ")", ";", "MachineBasicBlock", "::", "instr_iterator", "TI", "=", "&", "*", "T", ";", "B", ".", "erase", "(", "TI", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "B", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "clearKillFlags", "(", "PredReg", ")", ";", "return", "true", ";", "}" ]
[ "Convert", "the", "instruction", "into", "a", "predicated", "instruction", "." ]
GCC
i386
CPP
stmt_completion
CPU
10,525
[ "_", "_", "v16sf", ")", "_", "_", "W", ",", "(", "_", "_", "mmask16", ")", "_", "_", "U", ")", ";" ]
[ "return", "(", "_", "_", "m512", ")", "_", "_", "builtin_ia32_unpcklps512_mask", "(", "(", "_", "_", "v16sf", ")", "_", "_", "A", ",", "(", "_", "_", "v16sf", ")", "_", "_", "B", ",", "(" ]
GCC
c6x
MD
stmt_completion
VLIW
10,526
[ "<NUM_LIT>", ")" ]
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int" ]
GCC
mips
CPP
program_repair
CPU
10,527
[ "<FIXS>", "else", "if", "(", "TARGET_FLOATXX", ")", "attr", "=", "<NUM_LIT>", ";", "else", "if", "(", "mips_abi", "==", "ABI_32", "&&", "TARGET_FLOAT64", "&&", "TARGET_ODD_SPREG", ")", "attr", "=", "<NUM_LIT>", ";", "else", "if", "(", "mips_abi", "==", "ABI_32", "&&", "TARGET_FLOAT64", ")", "attr", "=", "<NUM_LIT>", ";", "<FIXE>" ]
[ "else", "if", "(", "!", "TARGET_DOUBLE_FLOAT", ")", "attr", "=", "<NUM_LIT>", ";", "<BUGS>", "else", "if", "(", "!", "TARGET_64BIT", "&&", "TARGET_FLOAT64", ")", "attr", "=", "<NUM_LIT>", ";", "<BUGE>", "elseattr", "=", "<NUM_LIT>", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t.gnu_attribute 4, %d\\n", "<STR_LIT>", ",", "attr", ")", ";", "}", "#", "endif" ]
LLVM
PowerPC
CPP
next_suggestion
CPU
10,528
[ "}" ]
[ "if", "(", "!", "MO", ".", "isUse", "(", ")", ")", "continue", ";", "MachineInstr", "*", "DefMI", "=", "MRI", "->", "getVRegDef", "(", "Reg", ")", ";", "assert", "(", "SwapMap", ".", "find", "(", "DefMI", ")", "!=", "SwapMap", ".", "end", "(", ")", "&&", "<STR_LIT>", "Inconsistency: def of vector reg not found in swap map!", "<STR_LIT>", ")", ";", "int", "DefIdx", "=", "SwapMap", "[", "DefMI", "]", ";", "(", "void", ")", "EC", "->", "unionSets", "(", "SwapVector", "[", "DefIdx", "]", ".", "VSEId", ",", "SwapVector", "[", "EntryIdx", "]", ".", "VSEId", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "<STR_LIT>", "Unioning %d with %d\\n", "<STR_LIT>", ",", "SwapVector", "[", "DefIdx", "]", ".", "VSEId", ",", "SwapVector", "[", "EntryIdx", "]", ".", "VSEId", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " Def: ", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "DefMI", "->", "dump", "(", ")", ")", ";", "}" ]
GCC
arm
MD
stmt_completion
CPU
10,529
[ ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V2DI", "[", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "VLDRDGBQ", ")", ")", "]", "<STR_LIT>", "{", "rtx", "ops", "[", "<NUM_LIT>", "]", "ops", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", "ops", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", "ops", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", "output_asm_insn", "(", "<STR_LIT>", ",", "ops" ]
LLVM
X86
CPP
next_suggestion
CPU
10,530
[ "if", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "MemOperand", "+", "X86", "::", "AddrBaseReg", ")", ".", "getReg", "(", ")", ")", ")", "VEX_B", "=", "<NUM_LIT>", ";" ]
[ "VEX_PP", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "VEX_5M", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "VEX_5M", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<NUM_LIT>", ":", "break", ";", "}", "unsigned", "NumOps", "=", "Desc", "->", "getNumOperands", "(", ")", ";", "unsigned", "CurOp", "=", "<NUM_LIT>", ";", "if", "(", "NumOps", ">", "<NUM_LIT>", "&&", "Desc", "->", "getOperandConstraint", "(", "<NUM_LIT>", ",", "MCOI", "::", "TIED_TO", ")", "==", "<NUM_LIT>", ")", "++", "CurOp", ";", "else", "if", "(", "NumOps", ">", "<NUM_LIT>", "&&", "Desc", "->", "getOperandConstraint", "(", "<NUM_LIT>", ",", "MCOI", "::", "TIED_TO", ")", "==", "<NUM_LIT>", ")", "{", "assert", "(", "Desc", "->", "getOperandConstraint", "(", "NumOps", "-", "<NUM_LIT>", ",", "MCOI", "::", "TIED_TO", ")", "==", "<NUM_LIT>", ")", ";", "CurOp", "+=", "<NUM_LIT>", ";", "}", "switch", "(", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "CurOp", ")", ".", "getReg", "(", ")", ")", ")", "VEX_R", "=", "<NUM_LIT>", ";", "if", "(", "HasVEX_4V", ")", "VEX_4V", "=", "getVEXRegisterEncoding", "(", "MI", ",", "CurOp", ")", ";", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "CurOp", ")", ".", "getReg", "(", ")", ")", ")", "VEX_B", "=", "<NUM_LIT>", ";", "if", "(", "HasVEX_4VOp3", ")", "VEX_4V", "=", "getVEXRegisterEncoding", "(", "MI", ",", "CurOp", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "X86", "::", "AddrBaseReg", ")", ".", "getReg", "(", ")", ")", ")", "VEX_B", "=", "<NUM_LIT>", ";", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "X86", "::", "AddrIndexReg", ")", ".", "getReg", "(", ")", ")", ")", "VEX_X", "=", "<NUM_LIT>", ";", "CurOp", "=", "X86", "::", "AddrNumOperands", ";", "if", "(", "HasVEX_4V", ")", "VEX_4V", "=", "getVEXRegisterEncoding", "(", "MI", ",", "CurOp", "++", ")", ";", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "CurOp", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "<STR_LIT>", "::", "<STR_LIT>", "(", "MO", ".", "getReg", "(", ")", ")", ")", "VEX_R", "=", "<NUM_LIT>", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "VEX_R", "=", "<NUM_LIT>", ";", "if", "(", "HasVEX_4V", ")", "VEX_4V", "=", "getVEXRegisterEncoding", "(", "MI", ",", "<NUM_LIT>", ")", ";", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "MemOperand", "+", "X86", "::", "AddrBaseReg", ")", ".", "getReg", "(", ")", ")", ")", "VEX_B", "=", "<NUM_LIT>", ";", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "MemOperand", "+", "X86", "::", "AddrIndexReg", ")", ".", "getReg", "(", ")", ")", ")", "VEX_X", "=", "<NUM_LIT>", ";", "if", "(", "HasVEX_4VOp3", ")", "VEX_4V", "=", "getVEXRegisterEncoding", "(", "MI", ",", "X86", "::", "AddrNumOperands", "+", "<NUM_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "if", "(", "HasVEX_4V", ")", "VEX_4V", "=", "getVEXRegisterEncoding", "(", "MI", ",", "<NUM_LIT>", ")", ";" ]
LLVM
Teak
CPP
stmt_completion
DSP
10,531
[ "=", "RegNo", ";" ]
[ "auto", "Op", "=", "std", "::", "make_unique", "<", "TeakOperand", ">", "(", "Register", ")", ";", "Op", "->", "Reg", ".", "RegNum" ]
GCC
ia64
CPP
program_repair
CPU
10,532
[ "<FIXS>", "fprintf", "(", "dump", ",", "<STR_LIT>", "// Packet needs %s, have %s\\n", "<STR_LIT>", ",", "type_names", "[", "packet", "->", "t", "[", "slot", "]", "]", ",", "type_names", "[", "t", "]", ")", ";", "<FIXE>" ]
[ "if", "(", "slot", ">", "sched_data", ".", "split", ")", "abort", "(", ")", ";", "if", "(", "dump", ")", "<BUGS>", "fprintf", "(", "dump", ",", "<STR_LIT>", "// Packet needs %s, have %s\\n", "<STR_LIT>", ",", "type_names", "[", "packet", "->", "t", "[", "slot", "]", "]", ",", "type_names", "[", "t", "]", ")", ";", "<BUGE>", "sched_data", ".", "types", "[", "slot", "]", "=", "packet", "->", "t", "[", "slot", "]", ";", "sched_data", ".", "insns", "[", "slot", "]", "=", "<NUM_LIT>", ";", "sched_data", ".", "stopbit", "[", "slot", "]", "=", "<NUM_LIT>", ";" ]
GCC
v850
CPP
program_repair
MPU
10,533
[ "<FIXS>", "if", "(", "actual_fsize", ">", "init_stack_free", ")", "<FIXE>" ]
[ "elseinit_stack_free", "=", "actual_fsize", ";", "<BUGS>", "if", "(", "actual_fsize", ">", "init_stack_free", "||", "(", "interrupt_handler", "&&", "actual_fsize", ")", ")", "<BUGE>", "{", "int", "diff", ";", "diff", "=", "actual_fsize", "-", "(", "(", "interrupt_handler", ")", "?", "<NUM_LIT>", ":", "init_stack_free", ")", ";", "if", "(", "CONST_OK_FOR_K", "(", "diff", ")", ")", "emit_insn", "(", "gen_addsi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", "," ]
LLVM
X86
CPP
program_repair
CPU
10,534
[ "<FIXS>", "FIN", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "<FIXE>" ]
[ "FIN", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "getPointerTy", "(", ")", ",", "<BUGS>", "FIN", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "<BUGE>", "SDValue", "RSFIN", "=", "DAG", ".", "getFrameIndex", "(", "FuncInfo", "->", "getRegSaveFrameIndex", "(", ")", ",", "getPointerTy", "(", ")", ")", ";", "Store", "=", "DAG", ".", "getStore", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DL", ",", "RSFIN", ",", "FIN", "," ]
LLVM
ARM
TD
next_suggestion
CPU
10,535
[ "}" ]
[ "class", "nImmVMOVIAsmOperandReplicate", "<", "ValueType", "From", ",", "ValueType", "To", ">", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", "#", "To", ".", "Size", "#", "<STR_LIT>", "#", "From", ".", "Size", "#", "<STR_LIT>", ";", "let", "PredicateMethod", "=", "<STR_LIT>", "#", "From", ".", "Size", "#", "<STR_LIT>", "#", "To", ".", "Size", "#", "<STR_LIT>", ";", "let", "RenderMethod", "=", "<STR_LIT>", "#", "From", ".", "Size", "#", "<STR_LIT>", ";" ]
GCC
i386
CPP
next_suggestion
CPU
10,536
[ "if", "(", "optimize", "||", "target", "==", "<NUM_LIT>", "||", "GET_MODE", "(", "target", ")", "!=", "tmode", "||", "!", "insn_data", "[", "d", "->", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", "(", "target", ",", "tmode", ")", ")", "target", "=", "gen_reg_rtx", "(", "tmode", ")", ";" ]
[ "machine_mode", "tmode", "=", "insn_data", "[", "d", "->", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "machine_mode", "mode0", "=", "insn_data", "[", "d", "->", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "machine_mode", "mode1", "=", "insn_data", "[", "d", "->", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";" ]
GCC
nds32
MD
next_suggestion
CPU
10,537
[ ")" ]
[ "(", "vec_select", ":", "HI", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "vec_duplicate", ":", "V2HI", "(", "truncate", ":", "HI", "(", "ashiftrt", ":", "SI", "(", "plus", ":", "SI", "(", "sign_extend", ":", "SI", "(", "vec_select", ":", "HI", "(", "match_dup", "<NUM_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "(", "sign_extend", ":", "SI", "(", "vec_select", ":", "HI", "(", "match_dup", "<NUM_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
LLVM
SPIRV
CPP
stmt_completion
Virtual ISA
10,538
[ "(", ")", "const", "override", "{" ]
[ "std", "::", "unique_ptr", "<", "MCObjectTargetWriter", ">", "createObjectTargetWriter" ]
LLVM
AArch64
TD
program_repair
CPU
10,539
[ "<FIXS>", "def", "_S_UNDEF", ":", "PredOneOpPassthruPseudo", "NAME", "#", "_S", ",", "ZPR32", ">", ";", "<FIXE>", "<FIXS>", "defm", ":", "SVE_3_Op_Undef_Pat", "nxv4i32", ",", "op", ",", "nxv4i32", ",", "nxv4i1", ",", "nxv4i32", ",", "!", "cast", "Pseudo", ">", "(", "NAME", "#", "_S_UNDEF", ")", ">", ";", "<FIXE>" ]
[ "def", ":", "SVE_3_Op_Pat", "nxv4i32", ",", "op", ",", "nxv4i32", ",", "nxv4i1", ",", "nxv4i32", ",", "!", "cast", "Instruction", ">", "(", "NAME", "#", "_S", ")", ">", ";", "<BUGS>", "def", "_UNDEF_S", ":", "PredOneOpPassthruPseudo", "NAME", "#", "_S", ",", "ZPR32", ">", ";", "<BUGE>", "<BUGS>", "defm", ":", "SVE_3_Op_Undef_Pat", "nxv4i32", ",", "op", ",", "nxv4i32", ",", "nxv4i1", ",", "nxv4i32", ",", "!", "cast", "Pseudo", ">", "(", "NAME", "#", "_UNDEF_S", ")", ">", ";", "<BUGE>", "}", "multiclass", "sve2_int_un_pred_arit", "bits", "<NUM_LIT>", ">", "opc", ",", "string", "asm", ",", "SDPatternOperator", "op", ">", "{" ]
GCC
arm
CPP
stmt_completion
CPU
10,540
[ ",", "(", "uint32x2_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";" ]
[ "_", "_", "rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "_", "_", "builtin_shuffle", "(", "_", "_", "a", ",", "_", "_", "b", ",", "(", "uint32x2_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "_", "_", "rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "_", "_", "builtin_shuffle", "(", "_", "_", "a", ",", "_", "_", "b", ",", "(", "uint32x2_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "_", "_", "rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "_", "_", "builtin_shuffle", "(", "_", "_", "a", ",", "_", "_", "b", ",", "(", "uint32x2_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "_", "_", "rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "_", "_", "builtin_shuffle", "(", "_", "_", "a", ",", "_", "_", "b" ]
LLVM
ARM64
TD
next_suggestion
CPU
10,541
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
10,542
[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
GCC
i386
CPP
stmt_completion
CPU
10,543
[ ",", "(", "_", "_", "mmask32", ")", "_", "_", "M", ")", ";" ]
[ "return", "(", "_", "_", "mmask32", ")", "_", "_", "builtin_ia32_ucmpb256_mask", "(", "(", "_", "_", "v32qi", ")", "_", "_", "X", ",", "(", "_", "_", "v32qi", ")", "_", "_", "Y", ",", "<NUM_LIT>" ]
LLVM
ARM
TD
stmt_completion
CPU
10,544
[ ",", "v16i8", ",", "v16i8", ",", "IntOp", ",", "Commutable", ">", ";" ]
[ "def", "v16i8", ":", "N3VQInt", "<", "op24", ",", "op23", ",", "<NUM_LIT>", ",", "op11_8", ",", "op4", ",", "f", ",", "itinQ16", ",", "OpcodeStr", ",", "!", "strconcat", "(", "Dt", ",", "<STR_LIT>", ")" ]
LLVM
ARM64
TD
stmt_completion
CPU
10,545
[ "mnemonic", ",", "OpNode", ">", "{" ]
[ "def", "Xrx", ":", "BaseAddSubEReg", "<", "isSub", ",", "<NUM_LIT>", ",", "GPR64sp", ",", "GPR64sp", ",", "arith_extended_reg32to64", "<", "i64", ">", "," ]
LLVM
Hexagon
TD
next_suggestion
DSP
10,546
[ "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC
arm
MD
stmt_completion
CPU
10,547
[ "]", ")" ]
[ "(", "define_int_iterator", "NEON_VAGLTE", "[", "UNSPEC_VCAGE", "UNSPEC_VCAGT", "UNSPEC_VCALE", "UNSPEC_VCALT" ]
GCC
m68k
MD
program_repair
MPU
10,548
[ "<FIXS>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]
[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "fix", ":", "SI", "(", "match_operand", ":", "FP", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", ")", "<BUGE>" ]
LLVM
AArch64
TD
next_suggestion
CPU
10,549
[ "}" ]
[ "ComplexPattern", "Xpat", "=", "xindex", ";", "Operand", "Wext", "=", "wextend", ";", "Operand", "Xext", "=", "xextend", ";" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
10,550
[ "IdQuery", "=", "true", ";" ]
[ "unsigned", "MaxSize", "=", "getFlatWorkGroupSizes", "(", "*", "Kernel", ")", ".", "second", ";", "bool", "IdQuery", "=", "false", ";", "if", "(", "auto", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "I", ")", ")", "{", "const", "Function", "*", "F", "=", "CI", "->", "getCalledFunction", "(", ")", ";", "if", "(", "F", ")", "{", "unsigned", "Dim", "=", "UINT_MAX", ";", "switch", "(", "F", "->", "getIntrinsicID", "(", ")", ")", "{", "case", "Intrinsic", "::", "amdgcn_workitem_id_x", ":", "case", "Intrinsic", "::", "r600_read_tidig_x", ":", "IdQuery", "=", "true", ";", "[", "[", "fallthrough", "]", "]", ";", "case", "Intrinsic", "::", "r600_read_local_size_x", ":", "Dim", "=", "<NUM_LIT>", ";", "break", ";", "case", "Intrinsic", "::", "amdgcn_workitem_id_y", ":", "case", "Intrinsic", "::", "r600_read_tidig_y", ":" ]
GCC
arm
MD
program_repair
CPU
10,551
[ "<FIXS>", "(", "subreg", ":", "SI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<NUM_LIT>", ")", "<FIXE>", "<FIXS>", "(", "subreg", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "<NUM_LIT>", ")", "<FIXE>", "<FIXS>", "<STR_LIT>", "<FIXE>" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "MVE_2", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "MVE_2", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "VIWDUPQ", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "<BUGS>", "(", "match_dup", "<NUM_LIT>", ")", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "]", "VIWDUPQ", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", ")" ]
GCC
h8300
CPP
next_suggestion
MPU
10,552
[ "else", "if", "(", "TARGET_H8300H", "||", "TARGET_H8300S", ")", "{" ]
[ "unsigned", "int", "length", "=", "<NUM_LIT>", ";", "switch", "(", "mode", ")", "{", "case", "HImode", ":", "if", "(", "(", "TARGET_H8300H", "||", "TARGET_H8300S", ")", "&&", "b0", "!=", "<NUM_LIT>", "&&", "b1", "!=", "<NUM_LIT>", ")", "{", "length", "=", "h8300_length_from_table", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "&", "logicw_length_table", ")", ";", "}", "else", "{", "if", "(", "b0", "!=", "<NUM_LIT>", ")", "length", "+=", "<NUM_LIT>", ";", "if", "(", "b1", "!=", "<NUM_LIT>", ")", "length", "+=", "<NUM_LIT>", ";", "}", "break", ";", "case", "SImode", ":", "if", "(", "TARGET_H8300H", "||", "TARGET_H8300S", ")", "{", "lower_half_easy_p", "=", "(", "b0", "==", "<NUM_LIT>", "||", "b1", "==", "<NUM_LIT>", "||", "(", "code", "!=", "IOR", "&&", "w0", "==", "<NUM_LIT>", ")", ")", ";", "upper_half_easy_p", "=", "(", "(", "code", "!=", "IOR", "&&", "w1", "==", "<NUM_LIT>", ")", "||", "(", "code", "==", "AND", "&&", "w1", "==", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "(", "TARGET_H8300H", "||", "TARGET_H8300S", ")", "&&", "w0", "!=", "<NUM_LIT>", "&&", "w1", "!=", "<NUM_LIT>", "&&", "!", "(", "lower_half_easy_p", "&&", "upper_half_easy_p", ")", "&&", "!", "(", "code", "==", "IOR", "&&", "w1", "==", "<NUM_LIT>", "&&", "(", "w0", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", "&&", "lower_half_easy_p", ")", ")", "{", "length", "=", "h8300_length_from_table", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "&", "logicl_length_table", ")", ";", "}", "else", "{", "if", "(", "w0", "==", "<NUM_LIT>", "&&", "(", "TARGET_H8300", "?", "(", "code", "==", "AND", ")", ":", "(", "code", "!=", "IOR", ")", ")", ")", "{", "length", "+=", "<NUM_LIT>", ";", "}", "else", "if", "(", "(", "TARGET_H8300H", "||", "TARGET_H8300S", ")", "&&", "(", "b0", "!=", "<NUM_LIT>", ")", "&&", "(", "b1", "!=", "<NUM_LIT>", ")", ")", "{", "length", "+=", "<NUM_LIT>", ";", "}", "else", "{", "if", "(", "b0", "!=", "<NUM_LIT>", ")", "length", "+=", "<NUM_LIT>", ";", "if", "(", "b1", "!=", "<NUM_LIT>", ")", "length", "+=", "<NUM_LIT>", ";", "}", "if", "(", "w1", "==", "<NUM_LIT>", "&&", "(", "TARGET_H8300", "?", "(", "code", "==", "AND", ")", ":", "(", "code", "!=", "IOR", ")", ")", ")", "{", "length", "+=", "<NUM_LIT>", ";", "}", "else", "if", "(", "(", "TARGET_H8300H", "||", "TARGET_H8300S", ")", "&&", "code", "==", "IOR", "&&", "w1", "==", "<NUM_LIT>", "&&", "(", "w0", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "{", "length", "+=", "<NUM_LIT>", ";", "}", "else", "if", "(", "(", "TARGET_H8300H", "||", "TARGET_H8300S", ")", "&&", "code", "==", "AND", "&&", "w1", "==", "<NUM_LIT>", ")", "{", "length", "+=", "<NUM_LIT>", ";", "}" ]
LLVM
PowerPC
CPP
next_suggestion
CPU
10,553
[ "auto", "*", "CN", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", ")", ";" ]
[ "unsigned", "Flags", "=", "computeMOFlags", "(", "Parent", ",", "N", ",", "DAG", ")", ";", "PPC", "::", "AddrMode", "Mode", "=", "getAddrModeForFlags", "(", "Flags", ")", ";", "setXFormForUnalignedFI", "(", "N", ",", "Flags", ",", "Mode", ")", ";", "switch", "(", "Mode", ")", "{", "case", "PPC", "::", "AM_DForm", ":", "case", "PPC", "::", "AM_DSForm", ":", "case", "PPC", "::", "AM_DQForm", ":", "{", "if", "(", "Flags", "&", "PPC", "::", "MOF_RPlusSImm16", ")", "{", "SDValue", "Op0", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "int16_t", "Imm", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op1", ")", "->", "getAPIntValue", "(", ")", ".", "getZExtValue", "(", ")", ";", "if", "(", "!", "Align", "||", "isAligned", "(", "*", "Align", ",", "Imm", ")", ")", "{", "Disp", "=", "DAG", ".", "getTargetConstant", "(", "Imm", ",", "DL", ",", "N", ".", "getValueType", "(", ")", ")", ";", "Base", "=", "Op0", ";", "if", "(", "FrameIndexSDNode", "*", "FI", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Op0", ")", ")", "{", "Base", "=", "DAG", ".", "getTargetFrameIndex", "(", "FI", "->", "getIndex", "(", ")", ",", "N", ".", "getValueType", "(", ")", ")", ";", "fixupFuncForFI", "(", "DAG", ",", "FI", "->", "getIndex", "(", ")", ",", "N", ".", "getValueType", "(", ")", ")", ";", "}", "break", ";", "}", "}", "else", "if", "(", "Flags", "&", "PPC", "::", "MOF_RPlusLo", ")", "{", "Disp", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "Disp", ".", "getOpcode", "(", ")", "==", "ISD", "::", "TargetGlobalAddress", "||", "Disp", ".", "getOpcode", "(", ")", "==", "ISD", "::", "TargetGlobalTLSAddress", "||", "Disp", ".", "getOpcode", "(", ")", "==", "ISD", "::", "TargetConstantPool", "||", "Disp", ".", "getOpcode", "(", ")", "==", "ISD", "::", "TargetJumpTable", ")", ";", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "break", ";", "}", "else", "if", "(", "Flags", "&", "PPC", "::", "MOF_AddrIsSImm32", ")", "{" ]
LLVM
AArch64
TD
stmt_completion
CPU
10,554
[ ",", "OpNode", ">", "{" ]
[ "def", "_2D", ":", "N2VShift", "<", "<NUM_LIT>", ",", "u", ",", "opcode", ",", "asmop", ",", "<STR_LIT>", ",", "VPR128", ",", "v2i64", ",", "shr_imm64" ]
LLVM
Hexagon
TD
next_suggestion
DSP
10,555
[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
LLVM
Hexagon
CPP
stmt_completion
DSP
10,556
[ ".", "Op", "->", "getSubReg", "(", ")", ")", ";" ]
[ "if", "(", "NodeAttrs", "::", "flags", "(", "Attrs", ")", "&", "NodeAttrs", "::", "PhiRef", ")", "return", "G", ".", "unpack", "(", "Ref", ".", "PR", ")", ";", "assert", "(", "Ref", ".", "Op", "!=", "nullptr", ")", ";", "return", "G", ".", "makeRegRef", "(", "Ref", ".", "Op", "->", "getReg", "(", ")", ",", "Ref" ]
GCC
rs6000
MD
stmt_completion
CPU
10,557
[ "<STR_LIT>", ")" ]
[ "(", "define_automaton" ]
LLVM
AArch64
TD
next_suggestion
CPU
10,558
[ "let", "ParserMatchClass", "=", "Imm1_32Operand", ";" ]
[ "}", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
LLVM
ARM
CPP
next_suggestion
CPU
10,559
[ "}" ]
[ "if", "(", "Subtarget", "->", "isTargetMachO", "(", ")", ")", "TF", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "switch", "(", "RelocM", ")", "{", "case", "Reloc", "::", "PIC_", ":", "Opc", "=", "isThumb2", "?", "ARM", "::", "t2MOV_ga_pcrel", ":", "ARM", "::", "MOV_ga_pcrel", ";", "break", ";", "default", ":", "Opc", "=", "isThumb2", "?", "ARM", "::", "t2MOVi32imm", ":", "ARM", "::", "MOVi32imm", ";", "break", ";", "}", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addGlobalAddress", "(", "GV", ",", "<NUM_LIT>", ",", "TF", ")", ")", ";", "}", "else", "{", "unsigned", "Align", "=", "DL", ".", "getPrefTypeAlignment", "(", "GV", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "<NUM_LIT>", ")", "{", "Align", "=", "DL", ".", "getTypeAllocSize", "(", "GV", "->", "getType", "(", ")", ")", ";", "}", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "RelocM", "==", "Reloc", "::", "PIC_", ")", "return", "ARMLowerPICELF", "(", "GV", ",", "Align", ",", "VT", ")", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "<NUM_LIT>", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "unsigned", "Id", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ARMConstantPoolValue", "*", "CPV", "=", "ARMConstantPoolConstant", "::", "Create", "(", "GV", ",", "Id", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "PCAdj", ")", ";", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "CPV", ",", "Align", ")", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "isThumb2", ")", "{", "unsigned", "Opc", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "ARM", "::", "t2LDRpci", ":", "ARM", "::", "t2LDRpci_pic", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "MIB", ".", "addImm", "(", "Id", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "}", "else", "{", "DestReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "ARM", "::", "LDRcp", ")", ",", "DestReg", ",", "<NUM_LIT>", ")", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "ARM", "::", "LDRcp", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "unsigned", "Opc", "=", "IsIndirect", "?", "ARM", "::", "PICLDR", ":", "ARM", "::", "PICADD", ";", "unsigned", "NewDestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "NewDestReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "Id", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "return", "NewDestReg", ";", "}", "}" ]
GCC
aarch64
CPP
next_suggestion
CPU
10,560
[ "}" ]
[ "vcvth_n_f16_u64", "(", "uint64_t", "_", "_", "a", ",", "const", "int", "_", "_", "b", ")", "{", "return", "_", "_", "builtin_aarch64_ucvtfdihf_sus", "(", "_", "_", "a", ",", "_", "_", "b", ")", ";" ]
GCC
rs6000
MD
stmt_completion
CPU
10,561
[ "<STR_LIT>", ")" ]
[ "(", "if_then_else", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "if_then_else", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "const_string" ]
LLVM
X86
CPP
next_suggestion
CPU
10,562
[ "SrcReg", "=", "FastEmit_r", "(", "SrcVT", ".", "getSimpleVT", "(", ")", ",", "DstVT", ".", "getSimpleVT", "(", ")", ",", "Op", ",", "SrcReg", ",", "false", ")", ";" ]
[ "const", "ReturnInst", "*", "Ret", "=", "cast", "<", "ReturnInst", ">", "(", "I", ")", ";", "const", "Function", "&", "F", "=", "*", "I", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "X86MachineFunctionInfo", "*", "X86MFInfo", "=", "FuncInfo", ".", "MF", "->", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "!", "FuncInfo", ".", "CanLowerReturn", ")", "return", "false", ";", "CallingConv", "::", "ID", "CC", "=", "F", ".", "getCallingConv", "(", ")", ";", "if", "(", "CC", "!=", "CallingConv", "::", "C", "&&", "CC", "!=", "CallingConv", "::", "Fast", "&&", "CC", "!=", "CallingConv", "::", "X86_FastCall", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "isTargetWin64", "(", ")", ")", "return", "false", ";", "if", "(", "X86MFInfo", "->", "getBytesToPopOnReturn", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "CC", "==", "CallingConv", "::", "Fast", "&&", "TM", ".", "Options", ".", "GuaranteedTailCallOpt", ")", "return", "false", ";", "if", "(", "F", ".", "isVarArg", "(", ")", ")", "return", "false", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "RetRegs", ";", "if", "(", "Ret", "->", "getNumOperands", "(", ")", ">", "<NUM_LIT>", ")", "{", "SmallVector", "<", "ISD", "::", "OutputArg", ",", "<NUM_LIT>", ">", "Outs", ";", "GetReturnInfo", "(", "F", ".", "getReturnType", "(", ")", ",", "F", ".", "getAttributes", "(", ")", ",", "Outs", ",", "TLI", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ValLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "F", ".", "isVarArg", "(", ")", ",", "*", "FuncInfo", ".", "MF", ",", "TM", ",", "ValLocs", ",", "I", "->", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "RetCC_X86", ")", ";", "const", "Value", "*", "RV", "=", "Ret", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Reg", "=", "getRegForValue", "(", "RV", ")", ";", "if", "(", "Reg", "==", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "ValLocs", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "CCValAssign", "&", "VA", "=", "ValLocs", "[", "<NUM_LIT>", "]", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "return", "false", ";", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "ST0", "||", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "ST1", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "Reg", "+", "VA", ".", "getValNo", "(", ")", ";", "EVT", "SrcVT", "=", "TLI", ".", "getValueType", "(", "RV", "->", "getType", "(", ")", ")", ";", "EVT", "DstVT", "=", "VA", ".", "getValVT", "(", ")", ";", "if", "(", "SrcVT", "!=", "DstVT", ")", "{", "if", "(", "SrcVT", "!=", "MVT", "::", "i1", "&&", "SrcVT", "!=", "MVT", "::", "i8", "&&", "SrcVT", "!=", "MVT", "::", "i16", ")", "return", "false", ";", "if", "(", "!", "Outs", "[", "<NUM_LIT>", "]", ".", "Flags", ".", "isZExt", "(", ")", "&&", "!", "Outs", "[", "<NUM_LIT>", "]", ".", "Flags", ".", "isSExt", "(", ")", ")", "return", "false", ";", "assert", "(", "DstVT", "==", "MVT", "::", "i32", "&&", "<STR_LIT>", "X86 should always ext to i32", "<STR_LIT>", ")", ";", "if", "(", "SrcVT", "==", "MVT", "::", "i1", ")", "{", "if", "(", "Outs", "[", "<NUM_LIT>", "]", ".", "Flags", ".", "isSExt", "(", ")", ")", "return", "false", ";", "SrcReg", "=", "FastEmitZExtFromI1", "(", "MVT", "::", "i8", ",", "SrcReg", ",", "false", ")", ";", "SrcVT", "=", "MVT", "::", "i8", ";", "}", "unsigned", "Op", "=", "Outs", "[", "<NUM_LIT>", "]", ".", "Flags", ".", "isZExt", "(", ")", "?", "ISD", "::", "ZERO_EXTEND", ":", "ISD", "::", "SIGN_EXTEND", ";" ]
GCC
i386
CPP
next_suggestion
CPU
10,563
[ "}" ]
[ "else", "if", "(", "TARGET_COFF", "||", "TARGET_PECOFF", ")", "objfmt", "=", "<STR_LIT>", "coff", "<STR_LIT>", ";", "if", "(", "objfmt", "==", "NULL", ")", "return", "NULL_TREE", ";", "return", "build_string_literal", "(", "strlen", "(", "objfmt", ")", "+", "<NUM_LIT>", ",", "objfmt", ")", ";" ]
GCC
ia64
CPP
code_generation
CPU
10,564
[ "int", "ia64_move_ok", "(", "rtx", "dst", ",", "rtx", "src", ")", "{", "if", "(", "GET_CODE", "(", "dst", ")", "!=", "MEM", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "src", ")", "==", "MEM", ")", "return", "<NUM_LIT>", ";", "if", "(", "register_operand", "(", "src", ",", "VOIDmode", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "INTEGRAL_MODE_P", "(", "GET_MODE", "(", "dst", ")", ")", ")", "return", "src", "==", "const0_rtx", ";", "else", "return", "satisfies_constraint_G", "(", "src", ")", ";", "}" ]
[ "Return", "1", "if", "the", "operands", "of", "a", "move", "are", "ok", "." ]
LLVM
PowerPC
CPP
program_repair
CPU
10,565
[ "<FIXS>", "Writer", "->", "addRelocation", "(", "nullptr", ",", "Fragment", "->", "getParent", "(", ")", ",", "MRE", ")", ";", "<FIXE>" ]
[ "}", "MachO", "::", "any_relocation_info", "MRE", ";", "makeScatteredRelocationInfo", "(", "MRE", ",", "FixupOffset", ",", "Type", ",", "Log2Size", ",", "IsPCRel", ",", "Value", ")", ";", "<BUGS>", "Writer", "->", "addRelocation", "(", "Fragment", "->", "getParent", "(", ")", ",", "MRE", ")", ";", "<BUGE>", "return", "true", ";", "}" ]
GCC
i386
CPP
stmt_completion
CPU
10,566
[ "_", "mmask16", "_", "_", "U", ",", "_", "_", "m512", "_", "_", "B", ",", "_", "_", "m512", "_", "_", "C", ",", "const", "int", "_", "_", "R", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "m512", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_fmadd_round_ps", "(", "_", "_", "m512", "_", "_", "A", ",", "_" ]
LLVM
X86
CPP
next_suggestion
CPU
10,567
[ "return", "SDValue", "(", ")", ";" ]
[ "if", "(", "!", "NewVT", ".", "isVector", "(", ")", "||", "NewVT", ".", "getScalarSizeInBits", "(", ")", "!=", "VT", ".", "getScalarSizeInBits", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "V", ".", "getOpcode", "(", ")", "==", "ISD", "::", "BUILD_VECTOR", "||", "(", "Idx", "==", "<NUM_LIT>", "&&", "V", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SCALAR_TO_VECTOR", ")", ")", "{", "SDValue", "S", "=", "V", ".", "getOperand", "(", "Idx", ")", ";", "if", "(", "EltVT", ".", "getSizeInBits", "(", ")", "==", "S", ".", "getSimpleValueType", "(", ")", ".", "getSizeInBits", "(", ")", ")", "return", "DAG", ".", "getBitcast", "(", "EltVT", ",", "S", ")", ";", "}" ]
GCC
i386
CPP
program_repair
CPU
10,568
[ "<FIXS>", "if", "(", "optimize", "||", "target", "==", "NULL_RTX", "||", "!", "nonimmediate_operand", "(", "target", ",", "word_mode", ")", "<FIXE>" ]
[ "case", "IX86_BUILTIN_READ_FLAGS", ":", "emit_insn", "(", "gen_push", "(", "gen_rtx_REG", "(", "word_mode", ",", "FLAGS_REG", ")", ")", ")", ";", "<BUGS>", "if", "(", "target", "==", "NULL_RTX", "||", "!", "register_operand", "(", "target", ",", "word_mode", ")", "<BUGE>", "||", "GET_MODE", "(", "target", ")", "!=", "word_mode", ")", "target", "=", "gen_reg_rtx", "(", "word_mode", ")", ";" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
10,569
[ "}" ]
[ "if", "(", "!", "Ty", ".", "isVector", "(", ")", ")", "{", "assert", "(", "Ty", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getTargetExtractSubreg", "(", "Hexagon", "::", "isub_lo", ",", "dl", ",", "MVT", "::", "i32", ",", "V", ")", ";" ]
LLVM
ARM64
TD
stmt_completion
CPU
10,570
[ ":", "$", "Rd", ")", ",", "(", "extract_high_v4i32", "V128", ":", "$", "Rn", ")", ",", "(", "extract_high_v4i32", "V128", ":", "$", "Rm", ")", ")", ")", "]", ">", ";" ]
[ "def", "v4i32_v2i64", ":", "BaseSIMDDifferentThreeVectorTied", "<", "U", ",", "<NUM_LIT>", ",", "opc", ",", "V128", ",", "V128", ",", "V128", ",", "asm", "#", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v2i64", "V128", ":", "$", "dst", ")", ",", "(", "OpNode", "(", "v2i64", "V128" ]
LLVM
AArch64
TD
stmt_completion
CPU
10,571
[ "Rn", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "imm6", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]
LLVM
Hexagon
TD
stmt_completion
DSP
10,572
[ "<NUM_LIT>", ";" ]
[ "def", "A2_aslh", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_57890846", ",", "TypeALU32_2op", ">", ",", "Enc_5e2823", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPredicable", "=" ]
LLVM
Hexagon
TD
next_suggestion
DSP
10,573
[ "}" ]
[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
GCC
arm
CPP
stmt_completion
CPU
10,574
[ "_", "_", "a", ",", "_", "_", "b", ")", ";" ]
[ "vfmlslq_high_f16", "(", "float32x4_t", "_", "_", "r", ",", "float16x8_t", "_", "_", "a", ",", "float16x8_t", "_", "_", "b", ")", "{", "return", "_", "_", "builtin_neon_vfmsl_highv4sf", "(", "_", "_", "r", "," ]
LLVM
ARM
TD
next_suggestion
CPU
10,575
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qm", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "class", "MVE_VPTt1", "<", "string", "suffix", ",", "bits", "<", "<NUM_LIT>", ">", "size", ",", "dag", "iops", ">", ":", "MVE_VPT", "<", "suffix", ",", "size", ",", "iops", ",", "<STR_LIT>", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Qm", ";", "bits", "<", "<NUM_LIT>", ">", "Mk", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Qm", "{", "<NUM_LIT>", "}", ";" ]
GCC
rx
CPP
program_repair
CPU
10,576
[ "<FIXS>", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "fixed_regs", "[", "<NUM_LIT>", "]", "=", "call_used_regs", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "<FIXE>" ]
[ "if", "(", "use_fixed_regs", ")", "{", "<BUGS>", "unsigned", "int", "switched", "=", "<NUM_LIT>", ";", "<BUGE>", "unsigned", "int", "r", ";", "<BUGS>", "<BUGE>", "memcpy", "(", "saved_fixed_regs", ",", "fixed_regs", ",", "sizeof", "fixed_regs", ")", ";", "memcpy", "(", "saved_call_used_regs", ",", "call_used_regs", ",", "sizeof", "call_used_regs", ")", ";", "<BUGS>", "for", "(", "r", "=", "<NUM_LIT>", ";", "r", "<NUM_LIT>", ";", "r", "++", ")", "fixed_regs", "[", "r", "]", "=", "call_used_regs", "[", "r", "]", "=", "<NUM_LIT>", ";", "<BUGE>", "for", "(", "r", "=", "<NUM_LIT>", ";", "r", "<=", "<NUM_LIT>", ";", "r", "++", ")", "if", "(", "fixed_regs", "[", "r", "]", ")", "{", "fixed_regs", "[", "r", "]", "=", "<NUM_LIT>", ";", "call_used_regs", "[", "r", "]", "=", "<NUM_LIT>", ";", "<BUGS>", "++", "switched", ";", "}", "else", "{", "fixed_regs", "[", "r", "]", "=", "<NUM_LIT>", ";", "call_used_regs", "[", "r", "]", "=", "<NUM_LIT>", ";", "<BUGE>", "}", "<BUGS>", "fixed_regs", "[", "<NUM_LIT>", "]", "=", "call_used_regs", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "fixed_regs", "[", "<NUM_LIT>", "]", "=", "call_used_regs", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "if", "(", "switched", "==", "<NUM_LIT>", ")", "{", "static", "bool", "warned", "=", "false", ";", "if", "(", "!", "warned", ")", "{", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", "no fixed registers available ", "<STR_LIT>", "<STR_LIT>", "for use by fast interrupt handler", "<STR_LIT>", ")", ";", "warned", "=", "true", ";", "}", "}", "<BUGE>", "}", "else", "{" ]
GCC
mips
MD
stmt_completion
CPU
10,577
[ "V8QI", "]", ")" ]
[ "(", "define_mode_iterator", "VHB", "[", "V4HI" ]
GCC
arm
MD
stmt_completion
CPU
10,578
[ "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>" ]
GCC
rs6000
MD
next_suggestion
CPU
10,579
[ "UNSPEC_VPERM", ")", ")", "]" ]
[ "(", "match_operand", ":", "VM", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V16QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
LLVM
AArch64
TD
stmt_completion
CPU
10,580
[ "signalAllNans", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "bits", "<", "<NUM_LIT>", ">", "nzcv", ";", "bits", "<", "<NUM_LIT>", ">", "cond", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "cond", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=" ]
LLVM
MBlaze
TD
program_repair
MPU
10,581
[ "<FIXS>", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "def", "MBlazeRet", ":", "SDNode", "<STR_LIT>", ",", "SDT_MBlazeRet", ",", "<FIXE>", "<FIXS>", "def", "MBlazeJmpLink", ":", "SDNode", "<STR_LIT>", ",", "SDT_MBlazeJmpLink", ",", "[", "SDNPHasChain", ",", "SDNPOptInFlag", ",", "SDNPOutFlag", "]", ">", ";", "<FIXE>", "<FIXS>", "def", "MBWrapper", ":", "SDNode", "<STR_LIT>", ",", "SDTIntUnaryOp", ">", ";", "<FIXE>", "<FIXS>", "<FIXE>" ]
[ "include", "<STR_LIT>", "<BUGS>", "<BUGE>", "def", "SDT_MBlazeRet", ":", "SDTypeProfile", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "[", "SDTCisInt", "<NUM_LIT>", ">", "]", ">", ";", "def", "SDT_MBlazeJmpLink", ":", "SDTypeProfile", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "[", "SDTCisVT", "<NUM_LIT>", ",", "i32", ">", "]", ">", ";", "<BUGS>", "def", "MBlazeJmpLink", ":", "SDNode", "<STR_LIT>", ",", "SDT_MBlazeJmpLink", ",", "[", "SDNPHasChain", ",", "SDNPOptInFlag", ",", "SDNPOutFlag", "]", ">", ";", "<BUGE>", "<BUGS>", "def", "MBlazeRet", ":", "SDNode", "<STR_LIT>", ",", "SDT_MBlazeRet", ",", "<BUGE>", "[", "SDNPHasChain", ",", "SDNPOptInFlag", "]", ">", ";", "<BUGS>", "def", "MBWrapper", ":", "SDNode", "<STR_LIT>", ",", "SDTIntUnaryOp", ">", ";", "def", "MBlazeGPRel", ":", "SDNode", "<STR_LIT>", ",", "SDTIntUnaryOp", ">", ";", "<BUGE>", "<BUGS>", "def", "SDT_MBCallSeqStart", ":", "SDCallSeqStart", "[", "SDTCisVT", "<NUM_LIT>", ",", "i32", ">", "]", ">", ";", "def", "SDT_MBCallSeqEnd", ":", "SDCallSeqEnd", "[", "SDTCisVT", "<NUM_LIT>", ",", "i32", ">", ",", "SDTCisVT", "<NUM_LIT>", ",", "i32", ">", "]", ">", ";", "<BUGE>", "<BUGS>", "<BUGE>", "def", "callseq_start", ":", "SDNode", "<STR_LIT>", ",", "SDT_MBCallSeqStart", ",", "[", "SDNPHasChain", ",", "SDNPOutFlag", "]", ">", ";", "def", "callseq_end", ":", "SDNode", "<STR_LIT>", ",", "SDT_MBCallSeqEnd", ",", "[", "SDNPHasChain", ",", "SDNPOptInFlag", ",", "SDNPOutFlag", "]", ">", ";", "<BUGS>", "def", "SDTMBlazeSelectCC", ":", "SDTypeProfile", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "[", "SDTCisSameAs", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "]", ">", ";", "<BUGE>" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
10,582
[ "OutStreamer", "->", "emitIntValue", "(", "S_00B028_VGPRS", "(", "CurrentProgramInfo", ".", "VGPRBlocks", ")", "|", "S_00B028_SGPRS", "(", "CurrentProgramInfo", ".", "SGPRBlocks", ")", ",", "<NUM_LIT>", ")", ";" ]
[ "OutStreamer", "->", "emitIntValue", "(", "R_00B848_COMPUTE_PGM_RSRC1", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "emitIntValue", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc1", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "emitIntValue", "(", "R_00B84C_COMPUTE_PGM_RSRC2", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "emitIntValue", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "emitIntValue", "(", "R_00B860_COMPUTE_TMPRING_SIZE", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "emitIntValue", "(", "S_00B860_WAVESIZE", "(", "CurrentProgramInfo", ".", "ScratchBlocks", ")", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "OutStreamer", "->", "emitIntValue", "(", "RsrcReg", ",", "<NUM_LIT>", ")", ";" ]
GCC
sparc
MD
stmt_completion
CPU
10,583
[ ")", ")" ]
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM
WebAssembly
CPP
next_suggestion
Virtual ISA
10,584
[ "}" ]
[ "}", "else", "{", "auto", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "auto", "*", "TII", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "unsigned", "OffsetReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "WebAssembly", "::", "I32RegClass", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "WebAssembly", "::", "CONST_I32", ")", ",", "OffsetReg", ")", ".", "addImm", "(", "FrameOffset", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "WebAssembly", "::", "ADD_I32", ")", ",", "OffsetReg", ")", ".", "addReg", "(", "WebAssembly", "::", "SP32", ")", ".", "addReg", "(", "OffsetReg", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "OffsetReg", ",", "false", ")", ";" ]
LLVM
AMDGPU
TD
program_repair
GPU
10,585
[ "<FIXS>", "Clamp", ":", "$", "clamp", ",", "<FIXE>" ]
[ "let", "HasSrc1FloatMods", "=", "<NUM_LIT>", ";", "let", "InsSDWA", "=", "(", "ins", "FP32SDWAInputMods", ":", "$", "src0_modifiers", ",", "SDWASrc_f32", ":", "$", "src0", ",", "FP32SDWAInputMods", ":", "$", "src1_modifiers", ",", "SDWASrc_f32", ":", "$", "src1", ",", "<BUGS>", "clampmod", ":", "$", "clamp", ",", "<BUGE>", "dst_sel", ":", "$", "dst_sel", ",", "dst_unused", ":", "$", "dst_unused", ",", "src0_sel", ":", "$", "src0_sel", ",", "src1_sel", ":", "$", "src1_sel", ")", ";" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
10,586
[ ",", "PHIInfo", ")", ";" ]
[ "storeLiveOuts", "(", "Region", ",", "MRI", ",", "TRI" ]
GCC
rs6000
CPP
stmt_completion
CPU
10,587
[ "(", "addr", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "==", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ";" ]
[ "}", "gcc_assert", "(", "regno", ">=", "<NUM_LIT>", "&&", "HARD_REGISTER_NUM_P", "(", "regno", ")", ")", ";", "gcc_assert", "(", "MEM_P", "(", "mem", ")", ")", ";", "rclass", "=", "REGNO_REG_CLASS", "(", "regno", ")", ";", "gcc_assert", "(", "rclass", "==", "GENERAL_REGS", "||", "rclass", "==", "BASE_REGS", ")", ";", "addr", "=", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "PRE_MODIFY", ")", "{", "gcc_assert", "(", "REG_P", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "&&", "GET_CODE", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "XEXP", "(", "XEXP" ]
LLVM
WebAssembly
CPP
stmt_completion
Virtual ISA
10,588
[ ";" ]
[ "return", "new", "WebAssemblyExplicitLocals", "(", ")" ]
LLVM
AArch64
CPP
program_repair
CPU
10,589
[ "<FIXS>", "bool", "N", "=", "false", ";", "bool", "Z", "=", "false", ";", "bool", "C", "=", "false", ";", "bool", "V", "=", "false", ";", "UsedNZCV", "(", ")", "=", "default", ";", "<FIXE>" ]
[ "}", "namespace", "{", "struct", "UsedNZCV", "{", "<BUGS>", "bool", "N", ";", "bool", "Z", ";", "bool", "C", ";", "bool", "V", ";", "UsedNZCV", "(", ")", ":", "N", "(", "false", ")", ",", "Z", "(", "false", ")", ",", "C", "(", "false", ")", ",", "V", "(", "false", ")", "{", "}", "<BUGE>", "UsedNZCV", "&", "operator", "|=", "(", "const", "UsedNZCV", "&", "UsedFlags", ")", "{", "this", "->", "N", "|=", "UsedFlags", ".", "N", ";", "this", "->", "Z", "|=", "UsedFlags", ".", "Z", ";" ]
GCC
h8300
MD
stmt_completion
MPU
10,590
[ "(", "op", ")", "<", "=", "<NUM_LIT>", ")" ]
[ "{", "return", "(", "GET_CODE", "(", "op", ")", "=", "=", "CONST_INT", "&", "&", "TARGET_H8300SX", "&", "&", "INTVAL", "(", "op", ")", ">", "=", "<NUM_LIT>", "&", "&", "INTVAL" ]
LLVM
ARM
CPP
next_suggestion
CPU
10,591
[ "break", ";" ]
[ "}", "case", "Fragment", "::", "Region", ":", "{", "const", "RegionFragment", "&", "region_frag", "=", "llvm", "::", "cast", "<", "RegionFragment", ">", "(", "*", "frag_iter", ")", ";", "const", "char", "*", "start", "=", "region_frag", ".", "getRegion", "(", ")", ".", "begin", "(", ")", ";", "memcpy", "(", "out_offset", ",", "start", ",", "size", ")", ";", "break", ";", "}", "case", "Fragment", "::", "Alignment", ":", "{", "const", "AlignFragment", "&", "align_frag", "=", "llvm", "::", "cast", "<", "AlignFragment", ">", "(", "*", "frag_iter", ")", ";", "uint64_t", "count", "=", "size", "/", "align_frag", ".", "getValueSize", "(", ")", ";", "switch", "(", "align_frag", ".", "getValueSize", "(", ")", ")", "{", "case", "<NUM_LIT>", "u", ":", "std", "::", "memset", "(", "out_offset", ",", "align_frag", ".", "getValue", "(", ")", ",", "count", ")", ";", "break", ";", "default", ":", "llvm", "::", "report_fatal_error", "(", "<STR_LIT>", "unsupported value size for align fragment emission yet.\\n", "<STR_LIT>", ")", ";", "break", ";", "}", "break", ";", "}", "case", "Fragment", "::", "Null", ":", "{", "assert", "(", "<NUM_LIT>", "==", "size", ")", ";" ]
LLVM
SystemZ
CPP
stmt_completion
CPU
10,592
[ "(", ")", "const", "{" ]
[ "virtual", "const", "SystemZRegisterInfo", "*", "getRegisterInfo" ]
LLVM
X86
CPP
next_suggestion
CPU
10,593
[ "}" ]
[ "if", "(", "Subtarget", ".", "isOSWindows", "(", ")", "||", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "<STR_LIT>", "no-stack-arg-probe", "<STR_LIT>", ")", ")", "return", "false", ";", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "<STR_LIT>", "probe-stack", "<STR_LIT>", ")", ")", "return", "MF", ".", "getFunction", "(", ")", ".", "getFnAttribute", "(", "<STR_LIT>", "probe-stack", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", "==", "<STR_LIT>", "inline-asm", "<STR_LIT>", ";", "return", "false", ";" ]
LLVM
TPC
TD
next_suggestion
Virtual ISA
10,594
[ "bits", "<", "<NUM_LIT>", ">", "op2", ";" ]
[ "let", "InOperandList", "=", "!", "if", "(", "hasImm", ",", "(", "ins", "SRF", ":", "$", "op1", ",", "TPCImm", "<", "i32imm", ">", ":", "$", "op2", ",", "SwitchSet", ":", "$", "sw", ",", "SRF", ":", "$", "income", ",", "SPred", ":", "$", "pred", ")", ",", "(", "ins", "SRF", ":", "$", "op1", ",", "SRF", ":", "$", "op2", ",", "SwitchSet", ":", "$", "sw", ",", "SRF", ":", "$", "income", ",", "SPred", ":", "$", "pred", ")", ")", ";", "let", "Itinerary", "=", "IIC_ScalarOp", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "op1", ";" ]
LLVM
PIC16
CPP
next_suggestion
MPU
10,595
[ "case", "<NUM_LIT>", ":", "return", "RomData32bitsDirective", ";" ]
[ "switch", "(", "Size", ")", "{", "case", "<NUM_LIT>", ":", "return", "RomData8bitsDirective", ";", "case", "<NUM_LIT>", ":", "return", "RomData16bitsDirective", ";" ]
GCC
rs6000
CPP
stmt_completion
CPU
10,596
[ "_", "_", "A", "[", "<NUM_LIT>", "]", ")", ";" ]
[ "_", "_", "c", "=", "(", "_", "_", "v2df", ")", "vec_cmplt", "(", "_", "_", "a", ",", "_", "_", "b", ")", ";", "return", "(", "_", "_", "m128d", ")", "_", "mm_setr_pd", "(", "_", "_", "c", "[", "<NUM_LIT>", "]", "," ]
LLVM
Hexagon
TD
stmt_completion
DSP
10,597
[ "=", "<NUM_LIT>", ";" ]
[ "def", "C4_and_orn", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "PredRegs", ":", "$", "Ps4", ",", "PredRegs", ":", "$", "Pt4", ",", "PredRegs", ":", "$", "Pu4", ")", ",", "<STR_LIT>", ",", "tc_b31c2e97", ",", "TypeCR", ">", ",", "Enc_9ac432", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]
LLVM
ARM
TD
stmt_completion
CPU
10,598
[ "=", "Rn", "{", "<NUM_LIT>", "}", ";" ]
[ "class", "VLD4DUP", "<", "bits", "<", "<NUM_LIT>", ">", "op7_4", ",", "string", "Dt", ">", ":", "NLdSt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op7_4", ",", "(", "outs", "DPR", ":", "$", "Vd", ",", "DPR", ":", "$", "dst2", ",", "DPR", ":", "$", "dst3", ",", "DPR", ":", "$", "dst4", ")", ",", "(", "ins", "addrmode6dup", ":", "$", "Rn", ")", ",", "IIC_VLD4dup", ",", "<STR_LIT>", ",", "Dt", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", "{", "let", "Rm", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}" ]
LLVM
SystemZ
CPP
next_suggestion
CPU
10,599
[ "Result", "=", "CurDAG", "->", "getNode", "(", "ISD", "::", "SHL", ",", "DL", ",", "VT", ",", "Result", ",", "CurDAG", "->", "getConstant", "(", "ShlAmt", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";" ]
[ "SDValue", "Result", "=", "CurDAG", "->", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "i32", ",", "Glue", ")", ";", "if", "(", "IPM", ".", "XORValue", ")", "Result", "=", "CurDAG", "->", "getNode", "(", "ISD", "::", "XOR", ",", "DL", ",", "MVT", "::", "i32", ",", "Result", ",", "CurDAG", "->", "getConstant", "(", "IPM", ".", "XORValue", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "if", "(", "IPM", ".", "AddValue", ")", "Result", "=", "CurDAG", "->", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "MVT", "::", "i32", ",", "Result", ",", "CurDAG", "->", "getConstant", "(", "IPM", ".", "AddValue", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "EVT", "VT", "=", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "VT", "==", "MVT", "::", "i32", "&&", "IPM", ".", "Bit", "==", "<NUM_LIT>", ")", "{", "unsigned", "ShiftOp", "=", "TrueOp", "->", "getSExtValue", "(", ")", "==", "<NUM_LIT>", "?", "ISD", "::", "SRL", ":", "ISD", "::", "SRA", ";", "Result", "=", "CurDAG", "->", "getNode", "(", "ShiftOp", ",", "DL", ",", "MVT", "::", "i32", ",", "Result", ",", "CurDAG", "->", "getConstant", "(", "IPM", ".", "Bit", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "}", "else", "{", "if", "(", "VT", "!=", "MVT", "::", "i32", ")", "Result", "=", "CurDAG", "->", "getNode", "(", "ISD", "::", "ANY_EXTEND", ",", "DL", ",", "VT", ",", "Result", ")", ";", "if", "(", "TrueOp", "->", "getSExtValue", "(", ")", "==", "<NUM_LIT>", ")", "{", "Result", "=", "CurDAG", "->", "getNode", "(", "ISD", "::", "SRL", ",", "DL", ",", "VT", ",", "Result", ",", "CurDAG", "->", "getConstant", "(", "IPM", ".", "Bit", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "Result", "=", "CurDAG", "->", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "VT", ",", "Result", ",", "CurDAG", "->", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ")", ";", "}", "else", "{", "int", "ShlAmt", "=", "VT", ".", "getSizeInBits", "(", ")", "-", "<NUM_LIT>", "-", "IPM", ".", "Bit", ";", "int", "SraAmt", "=", "VT", ".", "getSizeInBits", "(", ")", "-", "<NUM_LIT>", ";" ]