docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
GCC	aarch64	MD	next_suggestion	CPU	11,100	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	M680x0	CPP	stmt_completion	MPU	11,101	[ ")", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";" ]	[ "if", "(", "getJumpTableEncoding", "(", ")", "==", "MachineJumpTableInfo", "::", "EK_Custom32", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SDLoc", "(" ]
GCC	m32r	CPP	next_suggestion	MPU	11,102	[ "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "NE", ")", "{" ]	[ "static", "char", "buffer", "[", "<NUM_LIT>", "]", ";", "const", "char", "*", "dest", "=", "reg_names", "[", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "]", ";", "buffer", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "gcc_assert", "(", "REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "gcc_assert", "(", "conditional_move_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ")", ")", ";", "gcc_assert", "(", "conditional_move_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ")", ")", ";" ]
LLVM	NMX	CPP	stmt_completion	VLIW	11,103	[ "getRegisterInfo", "(", ")", ")", ";" ]	[ "NMXSETargetLowering", "::", "NMXSETargetLowering", "(", "const", "NMXTargetMachine", "&", "TM", ",", "const", "NMXSubtarget", "&", "STI", ")", ":", "NMXTargetLowering", "(", "TM", ",", "STI", ")", "{", "addRegisterClass", "(", "MVT", "::", "i32", ",", "&", "NMX", "::", "CPURegsRegClass", ")", ";", "computeRegisterProperties", "(", "Subtarget", "." ]
LLVM	Hexagon	TD	next_suggestion	DSP	11,104	[ "}" ]	[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPseudo", "=", "<NUM_LIT>", ";" ]
LLVM	R600	CPP	stmt_completion	GPU	11,105	[ "AMDGPU", "::", "SGPR0_SGPR1", ")", ",", "MVT", "::", "i64", ")", ";" ]	[ "SDValue", "SITargetLowering", "::", "LowerParameter", "(", "SelectionDAG", "&", "DAG", ",", "EVT", "VT", ",", "EVT", "MemVT", ",", "SDLoc", "DL", ",", "SDValue", "Chain", ",", "unsigned", "Offset", ")", "const", "{", "MachineRegisterInfo", "&", "MRI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ";", "PointerType", "", "PtrTy", "=", "PointerType", "::", "get", "(", "VT", ".", "getTypeForEVT", "(", "", "DAG", ".", "getContext", "(", ")", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "SDValue", "BasePtr", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "MRI", ".", "getLiveInVirtReg", "(" ]
LLVM	AArch64	TD	next_suggestion	CPU	11,106	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "setsFlags", ";" ]	[ "class", "SUBP", "<", "bit", "setsFlags", ",", "string", "asm_instr", ",", "SDPatternOperator", "OpNode", ">", ":", "BaseTwoOperand", "<", "<NUM_LIT>", ",", "GPR64", ",", "asm_instr", ",", "OpNode", ",", "GPR64sp", ",", "GPR64sp", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	X86	TD	program_repair	CPU	11,107	[ "<FIXS>", "def", ":", "InstRW", "[", "ADLPWriteResGroup0", "]", ",", "(", "instregex", "<STR_LIT>", ",", "<STR_LIT>", ")", ">", ";", "<FIXE>" ]	[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "}", "<BUGS>", "def", ":", "InstRW", "[", "ADLPWriteResGroup0", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "ADLPWriteResGroup0", "]", ",", "(", "instrs", "AAND64mr", ")", ">", ";", "<BUGE>", "def", "ADLPWriteResGroup1", ":", "SchedWriteRes", "[", "ADLPPort00_01_05_06_10", ",", "ADLPPort00_06", ",", "ADLPPort02_03_11", ",", "ADLPPort04_09", ",", "ADLPPort07_08", "]", ">", "{", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";" ]
GCC	i386	MD	next_suggestion	CPU	11,108	[ "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "]" ]	[ "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")" ]
GCC	xtensa	CPP	next_suggestion	MPU	11,109	[ "default", ":" ]	[ "case", "FRAME_POINTER_REGNUM", ":", "if", "(", "FRAME_GROWS_DOWNWARD", ")", "offset", "=", "frame_size", "-", "(", "WINDOW_SIZE", "*", "UNITS_PER_WORD", ")", "-", "cfun", "->", "machine", "->", "callee_save_size", ";", "else", "offset", "=", "<NUM_LIT>", ";", "break", ";", "case", "ARG_POINTER_REGNUM", ":", "offset", "=", "frame_size", ";", "break", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	11,110	[ "(", ")", ";" ]	[ "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "auto", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "SplitArgs", ";", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "getArgumentList", "(", ")", ")", "{", "ArgInfo", "OrigArg", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ".", "getType", "(", ")", ")", ";", "setArgFlags", "(", "OrigArg", ",", "Idx", "+", "<NUM_LIT>", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "OrigArg", ",", "SplitArgs", ",", "DL", ",", "MRI", ",", "[", "&", "]", "(", "ArrayRef", "<", "unsigned", ">", "Regs", ",", "ArrayRef", "<", "uint64_t", ">", "Offsets", ")", "{", "MIRBuilder", ".", "buildSequence", "(", "VRegs", "[", "Idx", "]", ",", "Regs", ",", "Offsets", ")", ";", "}", ")", ";", "Idx", "++", ";", "}", "MachineBasicBlock", "&", "MBB", "=", "MIRBuilder", ".", "getMBB" ]
GCC	mips	MD	next_suggestion	CPU	11,111	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	MOS	CPP	next_suggestion	MPU	11,112	[ "if", "(", "I", "==", "FirstUseIdx", ")", "continue", ";" ]	[ "}", "else", "{", "First", "=", "Builder", ".", "buildInstr", "(", "IsDec", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "FirstUseIdx", ")", ")", ";", "}", "if", "(", "FirstUseIdx", "==", "MI", ".", "getNumExplicitOperands", "(", ")", "-", "<NUM_LIT>", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "MBB", ";", "}", "if", "(", "IsDec", ")", "Builder", ".", "buildInstr", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addDef", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addUse", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "INT64_C", "(", "<NUM_LIT>", ")", ")", ".", "addDef", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Implicit", ")", ";", "else", "First", ".", "addDef", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Implicit", ")", ";", "MachineBasicBlock", "", "TailMBB", "=", "MBB", "->", "splitAt", "(", "MI", ")", ";", "if", "(", "TailMBB", "==", "MBB", ")", "TailMBB", "=", "&", "", "std", "::", "next", "(", "MBB", "->", "getIterator", "(", ")", ")", ";", "MachineFunction", "", "F", "=", "MBB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "", "RestMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "MBB", "->", "getBasicBlock", "(", ")", ")", ";", "F", "->", "insert", "(", "TailMBB", "->", "getIterator", "(", ")", ",", "RestMBB", ")", ";", "for", "(", "const", "auto", "&", "LiveIn", ":", "TailMBB", "->", "liveins", "(", ")", ")", "RestMBB", "->", "addLiveIn", "(", "LiveIn", ")", ";", "Builder", ".", "buildInstr", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addMBB", "(", "RestMBB", ")", ".", "addUse", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "INT64_C", "(", "-", "<NUM_LIT>", ")", ")", ";", "Builder", ".", "buildInstr", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addMBB", "(", "TailMBB", ")", ";", "MBB", "->", "addSuccessor", "(", "RestMBB", ")", ";", "Builder", ".", "setInsertPt", "(", "*", "RestMBB", ",", "RestMBB", "->", "end", "(", ")", ")", ";", "auto", "Rest", "=", "Builder", ".", "buildInstr", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "IsDec", ")", "Rest", ".", "addDef", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "I", "=", "FirstDefIdx", ",", "E", "=", "MI", ".", "getNumExplicitOperands", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{" ]
LLVM	PowerPC	CPP	program_repair	CPU	11,113	[ "<FIXS>", "args_to_use", ".", "push_back", "(", "Hi", ")", ";", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "args_to_use", ".", "push_back", "(", "Lo", ")", ";", "<FIXE>", "<FIXS>", "<FIXE>" ]	[ "Args", "[", "i", "]", ".", "first", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ")", ";", "SDOperand", "Lo", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_ELEMENT", ",", "MVT", "::", "i32", ",", "Args", "[", "i", "]", ".", "first", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ")", ";", "<BUGS>", "args_to_use", ".", "push_back", "(", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "Hi", ",", "GPR", "[", "GPR_idx", "]", ")", ")", ";", "<BUGE>", "<BUGS>", "-", "GPR_remaining", ";", "++", "GPR_idx", ";", "<BUGE>", "if", "(", "GPR_remaining", ">", "<NUM_LIT>", ")", "{", "<BUGS>", "args_to_use", ".", "push_back", "(", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "Lo", ",", "GPR", "[", "GPR_idx", "]", ")", ")", ";", "<BUGE>", "<BUGS>", "-", "GPR_remaining", ";", "++", "GPR_idx", ";", "<BUGE>", "}", "else", "{", "SDOperand", "ConstFour", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "getPointerTy", "(", ")", ")", ";", "PtrOff", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "MVT", "::", "i32", ",", "PtrOff", ",", "ConstFour", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	11,114	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "II", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "II", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	11,115	[ "}" ]	[ "def", "A2_vraddub_acc", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rxx32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rxx32in", ",", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_d773585a", ",", "TypeM", ">", ",", "Enc_88c16c", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "Constraints", "=", "<STR_LIT>", ";" ]
GCC	loongarch	CPP	stmt_completion	CPU	11,116	[ "_", "_", "lsx_vdiv_h", "(", "_", "_", "m128i", "_", "<NUM_LIT>", ",", "_", "_", "m128i", "_", "<NUM_LIT>", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "m128i" ]
LLVM	ARM	CPP	code_generation	CPU	11,117	[ "Optional", "<", "Instruction", "", ">", "ARMTTIImpl", "::", "instCombineIntrinsic", "(", "InstCombiner", "&", "IC", ",", "IntrinsicInst", "&", "II", ")", "const", "{", "using", "namespace", "PatternMatch", ";", "Intrinsic", "::", "ID", "IID", "=", "II", ".", "getIntrinsicID", "(", ")", ";", "switch", "(", "IID", ")", "{", "default", ":", "break", ";", "case", "Intrinsic", "::", "arm_neon_vld1", ":", "{", "Align", "MemAlign", "=", "getKnownAlignment", "(", "II", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ",", "IC", ".", "getDataLayout", "(", ")", ",", "&", "II", ",", "&", "IC", ".", "getAssumptionCache", "(", ")", ",", "&", "IC", ".", "getDominatorTree", "(", ")", ")", ";", "if", "(", "Value", "", "V", "=", "simplifyNeonVld1", "(", "II", ",", "MemAlign", ".", "value", "(", ")", ",", "IC", ".", "Builder", ")", ")", "{", "return", "IC", ".", "replaceInstUsesWith", "(", "II", ",", "V", ")", ";", "}", "break", ";", "}", "case", "Intrinsic", "::", "arm_neon_vld2", ":", "case", "Intrinsic", "::", "arm_neon_vld3", ":", "case", "Intrinsic", "::", "arm_neon_vld4", ":", "case", "Intrinsic", "::", "arm_neon_vld2lane", ":", "case", "Intrinsic", "::", "arm_neon_vld3lane", ":", "case", "Intrinsic", "::", "arm_neon_vld4lane", ":", "case", "Intrinsic", "::", "arm_neon_vst1", ":", "case", "Intrinsic", "::", "arm_neon_vst2", ":", "case", "Intrinsic", "::", "arm_neon_vst3", ":", "case", "Intrinsic", "::", "arm_neon_vst4", ":", "case", "Intrinsic", "::", "arm_neon_vst2lane", ":", "case", "Intrinsic", "::", "arm_neon_vst3lane", ":", "case", "Intrinsic", "::", "arm_neon_vst4lane", ":", "{", "Align", "MemAlign", "=", "getKnownAlignment", "(", "II", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ",", "IC", ".", "getDataLayout", "(", ")", ",", "&", "II", ",", "&", "IC", ".", "getAssumptionCache", "(", ")", ",", "&", "IC", ".", "getDominatorTree", "(", ")", ")", ";", "unsigned", "AlignArg", "=", "II", ".", "getNumArgOperands", "(", ")", "-", "<NUM_LIT>", ";", "Value", "", "AlignArgOp", "=", "II", ".", "getArgOperand", "(", "AlignArg", ")", ";", "MaybeAlign", "Align", "=", "cast", "<", "ConstantInt", ">", "(", "AlignArgOp", ")", "->", "getMaybeAlignValue", "(", ")", ";", "if", "(", "Align", "&&", "", "Align", "<", "MemAlign", ")", "{", "return", "IC", ".", "replaceOperand", "(", "II", ",", "AlignArg", ",", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "II", ".", "getContext", "(", ")", ")", ",", "MemAlign", ".", "value", "(", ")", ",", "false", ")", ")", ";", "}", "break", ";", "}", "case", "Intrinsic", "::", "arm_mve_pred_i2v", ":", "{", "Value", "", "Arg", "=", "II", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Value", "", "ArgArg", ";", "if", "(", "match", "(", "Arg", ",", "PatternMatch", "::", "m_Intrinsic", "<", "Intrinsic", "::", "arm_mve_pred_v2i", ">", "(", "PatternMatch", "::", "m_Value", "(", "ArgArg", ")", ")", ")", "&&", "II", ".", "getType", "(", ")", "==", "ArgArg", "->", "getType", "(", ")", ")", "{", "return", "IC", ".", "replaceInstUsesWith", "(", "II", ",", "ArgArg", ")", ";", "}", "Constant", "", "XorMask", ";", "if", "(", "match", "(", "Arg", ",", "m_Xor", "(", "PatternMatch", "::", "m_Intrinsic", "<", "Intrinsic", "::", "arm_mve_pred_v2i", ">", "(", "PatternMatch", "::", "m_Value", "(", "ArgArg", ")", ")", ",", "PatternMatch", "::", "m_Constant", "(", "XorMask", ")", ")", ")", "&&", "II", ".", "getType", "(", ")", "==", "ArgArg", "->", "getType", "(", ")", ")", "{", "if", "(", "auto", "", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "XorMask", ")", ")", "{", "if", "(", "CI", "->", "getValue", "(", ")", ".", "trunc", "(", "<NUM_LIT>", ")", ".", "isAllOnesValue", "(", ")", ")", "{", "auto", "TrueVector", "=", "IC", ".", "Builder", ".", "CreateVectorSplat", "(", "cast", "<", "FixedVectorType", ">", "(", "II", ".", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", ",", "IC", ".", "Builder", ".", "getTrue", "(", ")", ")", ";", "return", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Xor", ",", "ArgArg", ",", "TrueVector", ")", ";", "}", "}", "}", "KnownBits", "ScalarKnown", "(", "<NUM_LIT>", ")", ";", "if", "(", "IC", ".", "SimplifyDemandedBits", "(", "&", "II", ",", "<NUM_LIT>", ",", "APInt", "::", "getLowBitsSet", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "ScalarKnown", ",", "<NUM_LIT>", ")", ")", "{", "return", "&", "II", ";", "}", "break", ";", "}", "case", "Intrinsic", "::", "arm_mve_pred_v2i", ":", "{", "Value", "", "Arg", "=", "II", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Value", "", "ArgArg", ";", "if", "(", "match", "(", "Arg", ",", "PatternMatch", "::", "m_Intrinsic", "<", "Intrinsic", "::", "arm_mve_pred_i2v", ">", "(", "PatternMatch", "::", "m_Value", "(", "ArgArg", ")", ")", ")", ")", "{", "return", "IC", ".", "replaceInstUsesWith", "(", "II", ",", "ArgArg", ")", ";", "}", "if", "(", "!", "II", ".", "getMetadata", "(", "LLVMContext", "::", "MD_range", ")", ")", "{", "Type", "", "IntTy32", "=", "Type", "::", "getInt32Ty", "(", "II", ".", "getContext", "(", ")", ")", ";", "Metadata", "", "M", "[", "]", "=", "{", "ConstantAsMetadata", "::", "get", "(", "ConstantInt", "::", "get", "(", "IntTy32", ",", "<NUM_LIT>", ")", ")", ",", "ConstantAsMetadata", "::", "get", "(", "ConstantInt", "::", "get", "(", "IntTy32", ",", "<NUM_LIT>", ")", ")", "}", ";", "II", ".", "setMetadata", "(", "LLVMContext", "::", "MD_range", ",", "MDNode", "::", "get", "(", "II", ".", "getContext", "(", ")", ",", "M", ")", ")", ";", "return", "&", "II", ";", "}", "break", ";", "}", "case", "Intrinsic", "::", "arm_mve_vadc", ":", "case", "Intrinsic", "::", "arm_mve_vadc_predicated", ":", "{", "unsigned", "CarryOp", "=", "(", "II", ".", "getIntrinsicID", "(", ")", "==", "Intrinsic", "::", "arm_mve_vadc_predicated", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "assert", "(", "II", ".", "getArgOperand", "(", "CarryOp", ")", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Bad type for intrinsic!", "<STR_LIT>", ")", ";", "KnownBits", "CarryKnown", "(", "<NUM_LIT>", ")", ";", "if", "(", "IC", ".", "SimplifyDemandedBits", "(", "&", "II", ",", "CarryOp", ",", "APInt", "::", "getOneBitSet", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "CarryKnown", ")", ")", "{", "return", "&", "II", ";", "}", "break", ";", "}", "case", "Intrinsic", "::", "arm_mve_vmldava", ":", "{", "Instruction", "", "I", "=", "cast", "<", "Instruction", ">", "(", "&", "II", ")", ";", "if", "(", "I", "->", "hasOneUse", "(", ")", ")", "{", "auto", "", "User", "=", "cast", "<", "Instruction", ">", "(", "", "I", "->", "user_begin", "(", ")", ")", ";", "Value", "", "OpZ", ";", "if", "(", "match", "(", "User", ",", "m_c_Add", "(", "m_Specific", "(", "I", ")", ",", "m_Value", "(", "OpZ", ")", ")", ")", "&&", "match", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "m_Zero", "(", ")", ")", ")", "{", "Value", "", "OpX", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "", "OpY", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Type", "", "OpTy", "=", "OpX", "->", "getType", "(", ")", ";", "IC", ".", "Builder", ".", "SetInsertPoint", "(", "User", ")", ";", "Value", "", "V", "=", "IC", ".", "Builder", ".", "CreateIntrinsic", "(", "Intrinsic", "::", "arm_mve_vmldava", ",", "{", "OpTy", "}", ",", "{", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "OpZ", ",", "OpX", ",", "OpY", "}", ")", ";", "IC", ".", "replaceInstUsesWith", "(", "", "User", ",", "V", ")", ";", "return", "IC", ".", "eraseInstFromFunction", "(", "", "User", ")", ";", "}", "}", "return", "None", ";", "}", "}", "return", "None", ";", "}" ]	[ "Targets", "can", "implement", "their", "own", "combinations", "for", "target-specific", "intrinsics", "." ]
GCC	frv	CPP	stmt_completion	VLIW	11,118	[ ";" ]	[ "case", "R_FRV_GOTLO", ":", "return", "<STR_LIT>", "gotlo", "<STR_LIT>", ";", "case", "R_FRV_FUNCDESC", ":", "return", "<STR_LIT>", "funcdesc", "<STR_LIT>", ";", "case", "R_FRV_FUNCDESC_GOT12", ":", "return", "<STR_LIT>", "gotfuncdesc12", "<STR_LIT>", ";", "case", "R_FRV_FUNCDESC_GOTHI", ":", "return", "<STR_LIT>", "gotfuncdeschi", "<STR_LIT>", ";", "case", "R_FRV_FUNCDESC_GOTLO", ":", "return", "<STR_LIT>", "gotfuncdesclo", "<STR_LIT>", ";", "case", "R_FRV_FUNCDESC_VALUE", ":", "return", "<STR_LIT>", "funcdescvalue", "<STR_LIT>", ";", "case", "R_FRV_FUNCDESC_GOTOFF12", ":", "return", "<STR_LIT>", "gotofffuncdesc12", "<STR_LIT>", ";", "case", "R_FRV_FUNCDESC_GOTOFFHI", ":", "return", "<STR_LIT>", "gotofffuncdeschi", "<STR_LIT>", ";", "case", "R_FRV_FUNCDESC_GOTOFFLO", ":", "return", "<STR_LIT>", "gotofffuncdesclo", "<STR_LIT>", ";", "case", "R_FRV_GOTOFF12", ":", "return", "<STR_LIT>", "gotoff12", "<STR_LIT>", ";", "case", "R_FRV_GOTOFFHI", ":", "return", "<STR_LIT>", "gotoffhi", "<STR_LIT>", ";", "case", "R_FRV_GOTOFFLO", ":", "return", "<STR_LIT>", "gotofflo", "<STR_LIT>", ";", "case", "R_FRV_GPREL12", ":", "return", "<STR_LIT>", "gprel12", "<STR_LIT>", ";", "case", "R_FRV_GPRELHI", ":", "return", "<STR_LIT>", "gprelhi", "<STR_LIT>", ";", "case", "R_FRV_GPRELLO", ":", "return", "<STR_LIT>", "gprello", "<STR_LIT>", ";", "case", "R_FRV_GOTTLSOFF_HI", ":", "return", "<STR_LIT>", "gottlsoffhi", "<STR_LIT>", ";", "case", "R_FRV_GOTTLSOFF_LO", ":", "return", "<STR_LIT>", "gottlsofflo", "<STR_LIT>", ";", "case", "R_FRV_TLSMOFFHI", ":", "return", "<STR_LIT>", "tlsmoffhi", "<STR_LIT>" ]
LLVM	X86	TD	stmt_completion	CPU	11,119	[ "i32", "<NUM_LIT>", ")", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "v8f32", "(", "ffloor", "(", "loadv8f32", "addr", ":", "$", "src", ")", ")", ")", ",", "(", "VROUNDPSYm", "addr", ":", "$", "src", ",", "(" ]
LLVM	X86	CPP	stmt_completion	CPU	11,120	[ "(", ")", ";" ]	[ "FunctionPass", "*", "llvm", "::", "createX86CallFrameOptimization", "(", ")", "{", "return", "new", "X86CallFrameOptimization" ]
GCC	arm	MD	stmt_completion	CPU	11,121	[ "<STR_LIT>", ")", ")" ]	[ "(", "eq_attr", "<STR_LIT>" ]
GCC	pa	CPP	code_generation	CPU	11,122	[ "static", "int", "pa_arg_partial_bytes", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "unsigned", "int", "max_arg_words", "=", "<NUM_LIT>", ";", "unsigned", "int", "offset", "=", "<NUM_LIT>", ";", "if", "(", "!", "TARGET_64BIT", ")", "return", "<NUM_LIT>", ";", "if", "(", "pa_function_arg_size", "(", "arg", ".", "mode", ",", "arg", ".", "type", ")", ">", "<NUM_LIT>", "&&", "(", "cum", "->", "words", "&", "<NUM_LIT>", ")", ")", "offset", "=", "<NUM_LIT>", ";", "if", "(", "cum", "->", "words", "+", "offset", "+", "pa_function_arg_size", "(", "arg", ".", "mode", ",", "arg", ".", "type", ")", "<=", "max_arg_words", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "cum", "->", "words", "+", "offset", ">=", "max_arg_words", ")", "return", "<NUM_LIT>", ";", "else", "return", "(", "max_arg_words", "-", "cum", "->", "words", "-", "offset", ")", "", "UNITS_PER_WORD", ";", "}" ]	[ "If", "this", "arg", "would", "be", "passed", "totally", "in", "registers", "or", "totally", "on", "the", "stack", ",", "then", "this", "routine", "should", "return", "zero", "." ]
GCC	rs6000	CPP	next_suggestion	CPU	11,123	[ "return", "(", "_", "_", "m128i", ")", "result", ";" ]	[ "if", "(", "_", "_", "builtin_constant_p", "(", "_", "_", "B", ")", ")", "rshift", "=", "(", "_", "_", "v8hu", ")", "vec_splat_s16", "(", "_", "_", "B", ")", ";", "else", "rshift", "=", "vec_splats", "(", "(", "unsigned", "short", ")", "_", "_", "B", ")", ";", "result", "=", "vec_vsrh", "(", "(", "_", "_", "v8hi", ")", "_", "_", "A", ",", "rshift", ")", ";", "}" ]
LLVM	Hexagon	TD	next_suggestion	DSP	11,124	[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]	[ "def", "A2_vavghcr", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_002cb246", ",", "TypeALU64", ">", ",", "Enc_a56825", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	11,125	[ "NewR", "=", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ";" ]	[ "LatticeCell", "LS2", ",", "LS3", ";", "bool", "HasC2", "=", "getCell", "(", "R2", ",", "Inputs", ",", "LS2", ")", ",", "HasC3", "=", "getCell", "(", "R3", ",", "Inputs", ",", "LS3", ")", ";", "if", "(", "!", "HasC2", "&&", "!", "HasC3", ")", "return", "false", ";", "bool", "Zero", "=", "(", "(", "HasC2", "&&", "(", "LS2", ".", "properties", "(", ")", "&", "ConstantProperties", "::", "Zero", ")", ")", "\|\|", "(", "HasC3", "&&", "(", "LS3", ".", "properties", "(", ")", "&", "ConstantProperties", "::", "Zero", ")", ")", ")", ";", "if", "(", "Zero", ")", "{", "MachineOperand", "&", "Acc", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Register", "R1", "(", "Acc", ")", ";", "unsigned", "NewR", "=", "R1", ".", "Reg", ";", "if", "(", "R1", ".", "SubReg", ")", "{", "const", "TargetRegisterClass", "", "RC", "=", "MRI", "->", "getRegClass", "(", "DefR", ".", "Reg", ")", ";", "NewR", "=", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ";", "NewMI", "=", "BuildMI", "(", "B", ",", "At", ",", "DL", ",", "HII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "NewR", ")", ".", "addReg", "(", "R1", ".", "Reg", ",", "getRegState", "(", "Acc", ")", ",", "R1", ".", "SubReg", ")", ";", "}", "replaceAllRegUsesWith", "(", "DefR", ".", "Reg", ",", "NewR", ")", ";", "MRI", "->", "clearKillFlags", "(", "NewR", ")", ";", "Changed", "=", "true", ";", "break", ";", "}", "bool", "Swap", "=", "false", ";", "if", "(", "!", "LS3", ".", "isSingle", "(", ")", ")", "{", "if", "(", "!", "LS2", ".", "isSingle", "(", ")", ")", "return", "false", ";", "Swap", "=", "true", ";", "}", "const", "LatticeCell", "&", "LI", "=", "Swap", "?", "LS2", ":", "LS3", ";", "const", "MachineOperand", "&", "OpR2", "=", "Swap", "?", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ":", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "APInt", "A", ";", "if", "(", "!", "constToInt", "(", "LI", ".", "Value", ",", "A", ")", "\|\|", "!", "A", ".", "isSignedIntN", "(", "<NUM_LIT>", ")", ")", "return", "false", ";", "int64_t", "V", "=", "A", ".", "getSExtValue", "(", ")", ";", "const", "MCInstrDesc", "&", "D", "=", "(", "V", ">=", "<NUM_LIT>", ")", "?", "HII", ".", "get", "(", "Hexagon", "::", "M2_macsip", ")", ":", "HII", ".", "get", "(", "Hexagon", "::", "M2_macsin", ")", ";", "if", "(", "V", "<", "<NUM_LIT>", ")", "V", "=", "-", "V", ";", "const", "TargetRegisterClass", "", "RC", "=", "MRI", "->", "getRegClass", "(", "DefR", ".", "Reg", ")", ";", "unsigned", "NewR", "=", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ";", "const", "MachineOperand", "&", "Src1", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "NewMI", "=", "BuildMI", "(", "B", ",", "At", ",", "DL", ",", "D", ",", "NewR", ")", ".", "addReg", "(", "Src1", ".", "getReg", "(", ")", ",", "getRegState", "(", "Src1", ")", ",", "Src1", ".", "getSubReg", "(", ")", ")", ".", "addReg", "(", "OpR2", ".", "getReg", "(", ")", ",", "getRegState", "(", "OpR2", ")", ",", "OpR2", ".", "getSubReg", "(", ")", ")", ".", "addImm", "(", "V", ")", ";", "replaceAllRegUsesWith", "(", "DefR", ".", "Reg", ",", "NewR", ")", ";", "Changed", "=", "true", ";", "break", ";", "}", "case", "Hexagon", "::", "A2_and", ":", "{", "Register", "R1", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Register", "R2", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "assert", "(", "Inputs", ".", "has", "(", "R1", ".", "Reg", ")", "&&", "Inputs", ".", "has", "(", "R2", ".", "Reg", ")", ")", ";", "LatticeCell", "LS1", ",", "LS2", ";", "unsigned", "CopyOf", "=", "<NUM_LIT>", ";", "if", "(", "getCell", "(", "R1", ",", "Inputs", ",", "LS1", ")", "&&", "LS1", ".", "isSingle", "(", ")", ")", "{", "APInt", "M1", ";", "if", "(", "constToInt", "(", "LS1", ".", "Value", ",", "M1", ")", "&&", "!", "~", "M1", ")", "CopyOf", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "getCell", "(", "R2", ",", "Inputs", ",", "LS2", ")", "&&", "LS2", ".", "isSingle", "(", ")", ")", "{", "APInt", "M1", ";", "if", "(", "constToInt", "(", "LS2", ".", "Value", ",", "M1", ")", "&&", "!", "~", "M1", ")", "CopyOf", "=", "<NUM_LIT>", ";", "}", "if", "(", "!", "CopyOf", ")", "return", "false", ";", "MachineOperand", "&", "SO", "=", "MI", ".", "getOperand", "(", "CopyOf", ")", ";", "Register", "SR", "(", "SO", ")", ";", "Register", "DefR", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "NewR", "=", "SR", ".", "Reg", ";", "if", "(", "SR", ".", "SubReg", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", "->", "getRegClass", "(", "DefR", ".", "Reg", ")", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	11,126	[ "}" ]	[ "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "assert", "(", "VT", ".", "getScalarSizeInBits", "(", ")", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", "Unsupported gather op", "<STR_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Index", "=", "N", "->", "getIndex", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "hasVLX", "(", ")", "&&", "!", "VT", ".", "is512BitVector", "(", ")", "&&", "!", "Index", ".", "getValueType", "(", ")", ".", "is512BitVector", "(", ")", ")", "{", "Index", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND", ",", "dl", ",", "MVT", "::", "v8i64", ",", "Index", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Index", "}", ";", "DAG", ".", "UpdateNodeOperands", "(", "N", ",", "Ops", ")", ";" ]
GCC	avr	MD	stmt_completion	MPU	11,127	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "set", "(", "reg", ":", "HI", "<NUM_LIT>", ")", "(", "mod", ":", "HI", "(", "reg", ":", "HI", "<NUM_LIT>", ")", "(", "reg", ":", "HI", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "HI", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "QI", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	11,128	[ "}" ]	[ "}", "if", "(", "shouldEmitFixup", "(", "GV", ")", ")", "return", "buildPCRelGlobalAddress", "(", "DAG", ",", "GV", ",", "DL", ",", "GSD", "->", "getOffset", "(", ")", ",", "PtrVT", ")", ";", "else", "if", "(", "shouldEmitPCReloc", "(", "GV", ")", ")", "return", "buildPCRelGlobalAddress", "(", "DAG", ",", "GV", ",", "DL", ",", "GSD", "->", "getOffset", "(", ")", ",", "PtrVT", ",", "SIInstrInfo", "::", "MO_REL32", ")", ";", "SDValue", "GOTAddr", "=", "buildPCRelGlobalAddress", "(", "DAG", ",", "GV", ",", "DL", ",", "<NUM_LIT>", ",", "PtrVT", ",", "SIInstrInfo", "::", "MO_GOTPCREL32", ")", ";", "Type", "", "Ty", "=", "PtrVT", ".", "getTypeForEVT", "(", "", "DAG", ".", "getContext", "(", ")", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "Ty", ",", "AMDGPUAS", "::", "CONSTANT_ADDRESS", ")", ";", "const", "DataLayout", "&", "DataLayout", "=", "DAG", ".", "getDataLayout", "(", ")", ";", "unsigned", "Align", "=", "DataLayout", ".", "getABITypeAlignment", "(", "PtrTy", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ";", "return", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "GOTAddr", ",", "PtrInfo", ",", "Align", ",", "MachineMemOperand", "::", "MODereferenceable", "\|", "MachineMemOperand", "::", "MOInvariant", ")", ";" ]
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	11,129	[ "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "WebAssembly", "::", "SHR_S_I32", ")", ",", "Right", ")", ".", "addReg", "(", "Left", ")", ".", "addReg", "(", "Imm", ")", ";" ]	[ "return", "<NUM_LIT>", ";", "}", "Register", "Imm", "=", "createResultReg", "(", "&", "WebAssembly", "::", "I32RegClass", ")", ";", "BuildMI", "(", "", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "WebAssembly", "::", "CONST_I32", ")", ",", "Imm", ")", ".", "addImm", "(", "<NUM_LIT>", "-", "MVT", "(", "From", ")", ".", "getSizeInBits", "(", ")", ")", ";", "Register", "Left", "=", "createResultReg", "(", "&", "WebAssembly", "::", "I32RegClass", ")", ";", "BuildMI", "(", "", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "WebAssembly", "::", "SHL_I32", ")", ",", "Left", ")", ".", "addReg", "(", "Reg", ")", ".", "addReg", "(", "Imm", ")", ";", "Register", "Right", "=", "createResultReg", "(", "&", "WebAssembly", "::", "I32RegClass", ")", ";" ]
LLVM	MBlaze	CPP	next_suggestion	MPU	11,130	[ "return", "MBlazeOperand", "::", "CreateFslImm", "(", "EVal", ",", "S", ",", "E", ")", ";" ]	[ "MBlazeOperand", "", "MBlazeAsmParser", "::", "ParseFsl", "(", ")", "{", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "SMLoc", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{", "default", ":", "return", "<NUM_LIT>", ";", "case", "AsmToken", "::", "Identifier", ":", "unsigned", "reg", "=", "MatchFslRegister", "(", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ")", ";", "if", "(", "reg", ">=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "const", "MCExpr", "", "EVal", "=", "MCConstantExpr", "::", "Create", "(", "reg", ",", "getContext", "(", ")", ")", ";" ]
GCC	mips	CPP	stmt_completion	CPU	11,131	[ "=", "after", ";" ]	[ "static", "void", "mips_avoid_hazard", "(", "rtx_insn", "", "after", ",", "rtx_insn", "", "insn", ",", "int", "", "hilo_delay", ",", "rtx", "", "delayed_reg", ",", "rtx", "lo_reg", ",", "bool", "", "fs_delay", ")", "{", "rtx", "pattern", ",", "set", ";", "int", "nops", ",", "ninsns", ";", "pattern", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "pattern", ")", "==", "ASM_INPUT", "\|\|", "asm_noperands", "(", "pattern", ")", ">=", "<NUM_LIT>", ")", "cfun", "->", "machine", "->", "all_noreorder_p", "=", "false", ";", "ninsns", "=", "get_attr_length", "(", "insn", ")", "/", "<NUM_LIT>", ";", "if", "(", "ninsns", "==", "<NUM_LIT>", ")", "return", ";", "if", "(", "", "hilo_delay", "<", "<NUM_LIT>", "&&", "reg_set_p", "(", "lo_reg", ",", "pattern", ")", ")", "nops", "=", "<NUM_LIT>", "-", "", "hilo_delay", ";", "else", "if", "(", "", "delayed_reg", "!=", "<NUM_LIT>", "&&", "reg_referenced_p", "(", "", "delayed_reg", ",", "pattern", ")", ")", "nops", "=", "<NUM_LIT>", ";", "else", "if", "(", "", "fs_delay", "&&", "get_attr_can_delay", "(", "insn", ")", "==", "CAN_DELAY_NO", "&&", "GET_CODE", "(", "PATTERN", "(", "after", ")", ")", "!=", "SEQUENCE", "&&", "GET_CODE", "(", "pattern", ")", "!=", "ASM_INPUT", "&&", "asm_noperands", "(", "pattern", ")", "<", "<NUM_LIT>", ")", "nops", "=", "<NUM_LIT>", ";", "else", "if", "(", "TUNE_P6600", "&&", "TARGET_CB_MAYBE", "&&", "!", "optimize_size", "&&", "(", "(", "mips_classify_branch_p6600", "(", "after", ")", "==", "UC_BALC", "&&", "mips_classify_branch_p6600", "(", "insn", ")", "==", "UC_OTHER", ")", "\|\|", "(", "mips_classify_branch_p6600", "(", "insn", ")", "==", "UC_BALC", "&&", "mips_classify_branch_p6600", "(", "after", ")", "==", "UC_OTHER", ")", ")", ")", "nops", "=", "<NUM_LIT>", ";", "else", "nops", "=", "<NUM_LIT>", ";", "", "hilo_delay", "+=", "nops", ";", "rtx_insn", "", "real_after" ]
GCC	c6x	MD	next_suggestion	VLIW	11,132	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "truncate", ":", "HQ", "(", "match_operand", ":", "SQ", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "fract_convert", ":", "SQ", "(", "match_operand", ":", "HQ", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "UNSPEC_REAL_MULT", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM	ARM	CPP	next_suggestion	CPU	11,133	[ "SDNode", "*", "VLdA", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes0", "[", "OpcodeIndex", "]", ",", "dl", ",", "ResTys", ",", "OpsA", ")", ";" ]	[ "if", "(", "!", "SelectAddrMode6", "(", "N", ",", "N", "->", "getOperand", "(", "AddrOpIdx", ")", ",", "MemAddr", ",", "Align", ")", ")", "return", ";", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "bool", "is64BitVector", "=", "VT", ".", "is64BitVector", "(", ")", ";", "unsigned", "Alignment", "=", "<NUM_LIT>", ";", "if", "(", "NumVecs", "!=", "<NUM_LIT>", ")", "{", "Alignment", "=", "cast", "<", "ConstantSDNode", ">", "(", "Align", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "NumBytes", "=", "NumVecs", "", "VT", ".", "getScalarSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "if", "(", "Alignment", ">", "NumBytes", ")", "Alignment", "=", "NumBytes", ";", "if", "(", "Alignment", "<", "<NUM_LIT>", "&&", "Alignment", "<", "NumBytes", ")", "Alignment", "=", "<NUM_LIT>", ";", "Alignment", "=", "(", "Alignment", "&", "-", "Alignment", ")", ";", "if", "(", "Alignment", "==", "<NUM_LIT>", ")", "Alignment", "=", "<NUM_LIT>", ";", "}", "Align", "=", "CurDAG", "->", "getTargetConstant", "(", "Alignment", ",", "dl", ",", "MVT", "::", "i32", ")", ";", "unsigned", "OpcodeIndex", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "unhandled vld-dup type", "<STR_LIT>", ")", ";", "case", "MVT", "::", "v8i8", ":", "case", "MVT", "::", "v16i8", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "case", "MVT", "::", "v4i16", ":", "case", "MVT", "::", "v8i16", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "case", "MVT", "::", "v2f32", ":", "case", "MVT", "::", "v2i32", ":", "case", "MVT", "::", "v4f32", ":", "case", "MVT", "::", "v4i32", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "case", "MVT", "::", "v1f64", ":", "case", "MVT", "::", "v1i64", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "}", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "NumVecs", ";", "if", "(", "!", "is64BitVector", ")", "ResTyElts", "=", "<NUM_LIT>", ";", "EVT", "ResTy", "=", "EVT", "::", "getVectorVT", "(", "", "CurDAG", "->", "getContext", "(", ")", ",", "MVT", "::", "i64", ",", "ResTyElts", ")", ";", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "ResTys", ".", "push_back", "(", "ResTy", ")", ";", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "MVT", "::", "i32", ")", ";", "ResTys", ".", "push_back", "(", "MVT", "::", "Other", ")", ";", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ",", "dl", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "SDNode", "", "VLdDup", ";", "if", "(", "is64BitVector", "\|\|", "NumVecs", "==", "<NUM_LIT>", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "unsigned", "Opc", "=", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes0", "[", "OpcodeIndex", "]", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "bool", "IsImmUpdate", "=", "isPerfectIncrement", "(", "Inc", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "NumVecs", ")", ";", "if", "(", "NumVecs", "<=", "<NUM_LIT>", "&&", "!", "IsImmUpdate", ")", "Opc", "=", "getVLDSTRegisterUpdateOpcode", "(", "Opc", ")", ";", "if", "(", "!", "IsImmUpdate", ")", "Ops", ".", "push_back", "(", "Inc", ")", ";", "else", "if", "(", "NumVecs", ">", "<NUM_LIT>", ")", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "}", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "VLdDup", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";", "}", "else", "if", "(", "NumVecs", "==", "<NUM_LIT>", ")", "{", "const", "SDValue", "OpsA", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";" ]
LLVM	ARCompact	CPP	code_generation	MPU	11,134	[ "void", "ARCompactFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "MachineFrameInfo", "", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "ARCompactFunctionInfo", "", "AFI", "=", "MF", ".", "getInfo", "<", "ARCompactFunctionInfo", ">", "(", ")", ";", "const", "ARCompactInstrInfo", "&", "TII", "=", "", "static_cast", "<", "const", "ARCompactInstrInfo", "", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "DebugLoc", "dl", "=", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "EmitComment", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "<STR_LIT>", "PROLOGUE START", "<STR_LIT>", ")", ";", "unsigned", "int", "NumBytes", "=", "MFI", "->", "getStackSize", "(", ")", ";", "NumBytes", "=", "(", "NumBytes", "+", "<NUM_LIT>", ")", "&", "~", "<NUM_LIT>", ";", "unsigned", "VARegSaveSize", "=", "AFI", "->", "getVarArgsRegSaveSize", "(", ")", ";", "if", "(", "VARegSaveSize", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "VARegSaveSize", ")", ";", "}", "if", "(", "MFI", "->", "adjustsStack", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "-", "UNITS_PER_WORD", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "-", "UNITS_PER_WORD", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "NumBytes", ">", "<NUM_LIT>", ")", "{", "assert", "(", "(", "NumBytes", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "NumBytes", ")", ";", "}", "EmitComment", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "<STR_LIT>", "PROLOGUE END", "<STR_LIT>", ")", ";", "}" ]	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]
GCC	nds32	MD	next_suggestion	CPU	11,135	[ "}", ")" ]	[ "{", "if", "(", "TARGET_BIG_ENDIAN", ")", "emit_insn", "(", "gen_kcrsa16_1_be", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "else", "emit_insn", "(", "gen_kcrsa16_1_le", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "DONE" ]
LLVM	ARM	CPP	next_suggestion	CPU	11,136	[ "if", "(", "I", "==", "B", ")", "{" ]	[ "MachineInstr", "", "MI", "=", "MRI", "->", "getUniqueVRegDef", "(", "SrcReg", ")", ";", "if", "(", "!", "MI", ")", "return", "false", ";", "if", "(", "CmpMask", "!=", "~", "<NUM_LIT>", ")", "{", "if", "(", "!", "isSuitableForMask", "(", "MI", ",", "SrcReg", ",", "CmpMask", ",", "false", ")", "\|\|", "isPredicated", "(", "", "MI", ")", ")", "{", "MI", "=", "nullptr", ";", "for", "(", "MachineRegisterInfo", "::", "use_instr_iterator", "UI", "=", "MRI", "->", "use_instr_begin", "(", "SrcReg", ")", ",", "UE", "=", "MRI", "->", "use_instr_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "if", "(", "UI", "->", "getParent", "(", ")", "!=", "CmpInstr", ".", "getParent", "(", ")", ")", "continue", ";", "MachineInstr", "", "PotentialAND", "=", "&", "", "UI", ";", "if", "(", "!", "isSuitableForMask", "(", "PotentialAND", ",", "SrcReg", ",", "CmpMask", ",", "true", ")", "\|\|", "isPredicated", "(", "", "PotentialAND", ")", ")", "continue", ";", "MI", "=", "PotentialAND", ";", "break", ";", "}", "if", "(", "!", "MI", ")", "return", "false", ";", "}", "}", "MachineBasicBlock", "::", "iterator", "I", "=", "CmpInstr", ",", "E", "=", "MI", ",", "B", "=", "CmpInstr", ".", "getParent", "(", ")", "->", "begin", "(", ")", ";", "if", "(", "I", "==", "B", ")", "return", "false", ";", "MachineInstr", "", "SubAdd", "=", "nullptr", ";", "if", "(", "SrcReg2", "!=", "<NUM_LIT>", ")", "MI", "=", "nullptr", ";", "else", "if", "(", "MI", "->", "getParent", "(", ")", "!=", "CmpInstr", ".", "getParent", "(", ")", "\|\|", "CmpValue", "!=", "<NUM_LIT>", ")", "{", "if", "(", "CmpInstr", ".", "getOpcode", "(", ")", "==", "ARM", "::", "CMPri", "\|\|", "CmpInstr", ".", "getOpcode", "(", ")", "==", "ARM", "::", "t2CMPri", "\|\|", "CmpInstr", ".", "getOpcode", "(", ")", "==", "ARM", "::", "tCMPi8", ")", "MI", "=", "nullptr", ";", "else", "return", "false", ";", "}", "bool", "IsThumb1", "=", "false", ";", "if", "(", "MI", "&&", "!", "isOptimizeCompareCandidate", "(", "MI", ",", "IsThumb1", ")", ")", "return", "false", ";", "const", "TargetRegisterInfo", "", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "if", "(", "MI", "&&", "IsThumb1", ")", "{", "--", "I", ";", "if", "(", "I", "!=", "E", "&&", "!", "MI", "->", "readsRegister", "(", "ARM", "::", "CPSR", ",", "TRI", ")", ")", "{", "bool", "CanReorder", "=", "true", ";", "for", "(", ";", "I", "!=", "E", ";", "--", "I", ")", "{", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "ARM", "::", "tMOVi8", ")", "{", "CanReorder", "=", "false", ";", "break", ";", "}", "}", "if", "(", "CanReorder", ")", "{", "MI", "=", "MI", "->", "removeFromParent", "(", ")", ";", "E", "=", "CmpInstr", ";", "CmpInstr", ".", "getParent", "(", ")", "->", "insert", "(", "E", ",", "MI", ")", ";", "}", "}", "I", "=", "CmpInstr", ";", "E", "=", "MI", ";", "}", "bool", "SubAddIsThumb1", "=", "false", ";", "do", "{", "const", "MachineInstr", "&", "Instr", "=", "", "--", "I", ";", "if", "(", "isRedundantFlagInstr", "(", "&", "CmpInstr", ",", "SrcReg", ",", "SrcReg2", ",", "CmpValue", ",", "&", "Instr", ",", "SubAddIsThumb1", ")", ")", "{", "SubAdd", "=", "&", "*", "I", ";", "break", ";", "}", "if", "(", "I", "==", "E", ")", "break", ";", "if", "(", "Instr", ".", "modifiesRegister", "(", "ARM", "::", "CPSR", ",", "TRI", ")", "\|\|", "Instr", ".", "readsRegister", "(", "ARM", "::", "CPSR", ",", "TRI", ")", ")", "return", "false", ";" ]
LLVM	X86	CPP	code_generation	CPU	11,137	[ "int", "X86TTIImpl", "::", "getScalarizationOverhead", "(", "Type", "*", "Ty", ",", "bool", "Insert", ",", "bool", "Extract", ")", "{", "assert", "(", "Ty", "->", "isVectorTy", "(", ")", "&&", "<STR_LIT>", "Can only scalarize vectors", "<STR_LIT>", ")", ";", "int", "Cost", "=", "<NUM_LIT>", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "Ty", "->", "getVectorNumElements", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "if", "(", "Insert", ")", "Cost", "+=", "getVectorInstrCost", "(", "Instruction", "::", "InsertElement", ",", "Ty", ",", "i", ")", ";", "if", "(", "Extract", ")", "Cost", "+=", "getVectorInstrCost", "(", "Instruction", "::", "ExtractElement", ",", "Ty", ",", "i", ")", ";", "}", "return", "Cost", ";", "}" ]	[ "Estimate", "the", "overhead", "of", "scalarizing", "an", "instruction", "." ]
LLVM	Mips	CPP	next_suggestion	CPU	11,138	[ "return", "MCDisassembler", "::", "Success", ";" ]	[ "unsigned", "Base", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Reg", "=", "getReg", "(", "Decoder", ",", "Mips", "::", "COP2RegClassID", ",", "Reg", ")", ";", "Base", "=", "getReg", "(", "Decoder", ",", "Mips", "::", "GPR32RegClassID", ",", "Base", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Base", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Offset", ")", ")", ";" ]
LLVM	Teak	CPP	next_suggestion	DSP	11,139	[ "}" ]	[ "addPass", "(", "createTeakOptimizeMovImmPass", "(", ")", ")", ";", "addPass", "(", "&", "BranchRelaxationPassID", ")", ";" ]
GCC	powerpcspe	MD	next_suggestion	CPU	11,140	[ "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V8HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_select", ":", "V8HI", "(", "match_operand", ":", "V8HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")" ]
LLVM	ARM	CPP	stmt_completion	CPU	11,141	[ "false", ";" ]	[ "}", "else", "if", "(", "NegativeOK", ")", "{", "if", "(", "UserOffset", "-", "TrialOffset", "<=", "MaxDisp", ")", "return", "true", ";", "}", "return" ]
LLVM	JVM	CPP	stmt_completion	Virtual ISA	11,142	[ "<STR_LIT>", "<<", "BB", "->", "getName", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";" ]	[ "for", "(", "BasicBlock", "*", "BB", ":", "RPOT", ")", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Block Name : " ]
LLVM	AArch64	TD	stmt_completion	CPU	11,143	[ "$", "MRm", ")", ",", "OpImm", ":", "$", "Imm", ")", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "ResTy", "(", "fma", "(", "ResTy", "(", "vector_extract", "(", "OpTy", "VPR128", ":", "$", "MRm", ")", ",", "OpImm", ":", "$", "Imm", ")", ")", ",", "(", "ResTy", "FPRC", ":", "$", "Rn", ")", ",", "(", "ResTy", "FPRC", ":", "$", "Ra", ")", ")", ")", ",", "(", "ResTy", "(", "FMLAI", "(", "ResTy", "FPRC", ":", "$", "Ra", ")", ",", "(", "ResTy", "FPRC", ":", "$", "Rn", ")", ",", "(", "OpTy", "VPR128", ":" ]
LLVM	X86	TD	stmt_completion	CPU	11,144	[ "i64immSExt32", ":", "$", "src", ",", "addr", ":", "$", "dst", ")", "]", ">", ";" ]	[ "def", "MOV64mi32", ":", "RIi32", "<", "<NUM_LIT>", ",", "MRM0m", ",", "(", "outs", ")", ",", "(", "ins", "i64mem", ":", "$", "dst", ",", "i64i32imm", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "(", "store" ]
GCC	aarch64	MD	stmt_completion	CPU	11,145	[ ")", ")", ")", "]" ]	[ "(", "if_then_else", ":", "VALLDI", "(", "match_operator", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "VALLDI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VALLDI", "<NUM_LIT>", "<STR_LIT>", ")", "]", ")", "(", "match_operand", ":", "VALLDI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VALLDI", "<NUM_LIT>", "<STR_LIT>" ]
GCC	c6x	MD	next_suggestion	VLIW	11,146	[ "rtx", "t", "=", "c6x_expand_compare", "(", "operands", "[", "<NUM_LIT>", "]", ",", "VOIDmode", ")" ]	[ "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "pc", ")", ")", ")", "]", "<STR_LIT>", "{" ]
LLVM	CellSPU	TD	stmt_completion	MPU	11,147	[ ",", "OOL", ",", "IOL", ",", "<STR_LIT>", ",", "ImmLoad", ",", "pattern", ">", ";" ]	[ "class", "ILHUInst", "<", "dag", "OOL", ",", "dag", "IOL", ",", "list", "<", "dag", ">", "pattern", ">", ":", "RI16Form", "<", "<NUM_LIT>" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	11,148	[ "&&", "(", "Ty", "->", "getPrimitiveSizeInBits", "(", ")", ">", "<NUM_LIT>", ")", ";" ]	[ "return", "Ty", "->", "isVectorTy", "(", ")", "&&", "(", "Ty", "->", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", ")" ]
LLVM	ARM	TD	next_suggestion	CPU	11,149	[ "}" ]	[ "def", "TRAP", ":", "AXI", "<", "(", "outs", ")", ",", "(", "ins", ")", ",", "MiscFrm", ",", "NoItinerary", ",", "<STR_LIT>", ",", "[", "(", "trap", ")", "]", ">", ",", "Requires", "<", "[", "IsARM", ",", "DontUseNaClTrap", "]", ">", "{", "let", "Inst", "=", "<NUM_LIT>", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	11,150	[ "}" ]	[ "default", ":", "break", ";", "case", "Instruction", "::", "Load", ":", "return", "X86SelectLoad", "(", "I", ")", ";", "case", "Instruction", "::", "Store", ":", "return", "X86SelectStore", "(", "I", ")", ";", "case", "Instruction", "::", "ICmp", ":", "case", "Instruction", "::", "FCmp", ":", "return", "X86SelectCmp", "(", "I", ")", ";", "case", "Instruction", "::", "ZExt", ":", "return", "X86SelectZExt", "(", "I", ")", ";", "case", "Instruction", "::", "Br", ":", "return", "X86SelectBranch", "(", "I", ")", ";", "case", "Instruction", "::", "Call", ":", "return", "X86SelectCall", "(", "I", ")", ";", "case", "Instruction", "::", "LShr", ":", "case", "Instruction", "::", "AShr", ":", "case", "Instruction", "::", "Shl", ":", "return", "X86SelectShift", "(", "I", ")", ";", "case", "Instruction", "::", "Select", ":", "return", "X86SelectSelect", "(", "I", ")", ";", "case", "Instruction", "::", "Trunc", ":", "return", "X86SelectTrunc", "(", "I", ")", ";", "case", "Instruction", "::", "FPExt", ":", "return", "X86SelectFPExt", "(", "I", ")", ";", "case", "Instruction", "::", "FPTrunc", ":", "return", "X86SelectFPTrunc", "(", "I", ")", ";", "case", "Instruction", "::", "ExtractValue", ":", "return", "X86SelectExtractValue", "(", "I", ")", ";", "case", "Instruction", "::", "IntToPtr", ":", "case", "Instruction", "::", "PtrToInt", ":", "{", "MVT", "SrcVT", "=", "TLI", ".", "getValueType", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "MVT", "DstVT", "=", "TLI", ".", "getValueType", "(", "I", "->", "getType", "(", ")", ")", ";", "if", "(", "DstVT", ".", "bitsGT", "(", "SrcVT", ")", ")", "return", "X86SelectZExt", "(", "I", ")", ";", "if", "(", "DstVT", ".", "bitsLT", "(", "SrcVT", ")", ")", "return", "X86SelectTrunc", "(", "I", ")", ";", "unsigned", "Reg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "Reg", "==", "<NUM_LIT>", ")", "return", "false", ";", "UpdateValueMap", "(", "I", ",", "Reg", ")", ";", "return", "true", ";" ]
GCC	h8300	CPP	stmt_completion	MPU	11,151	[ "(", "i2", ")", "&&", "onlyjump_p", "(", "i2", ")", ")", ";" ]	[ "i2", "=", "next_nonnote_insn", "(", "i1", ")", ";", "if", "(", "i2", "==", "NULL", ")", "return", "<NUM_LIT>", ";", "i3", "=", "next_nonnote_insn", "(", "i2", ")", ";", "if", "(", "i3", "==", "NULL", ")", "return", "<NUM_LIT>", ";", "return", "(", "INSN_P", "(", "i3", ")", "&&", "rtx_equal_p", "(", "PATTERN", "(", "i1", ")", ",", "PATTERN", "(", "i3", ")", ")", "&&", "any_condjump_p" ]
LLVM	ARM64	TD	next_suggestion	CPU	11,152	[ "}", "]", ",", "logical_imm32_XFORM", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]	[ "def", "logical_imm32_XFORM", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "uint64_t", "enc", "=", "ARM64_AM", ":", ":", "encodeLogicalImmediate", "(", "N", "-", ">", "getZExtValue", "(", ")", ",", "<NUM_LIT>", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "logical_imm64_XFORM", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "uint64_t", "enc", "=", "ARM64_AM", ":", ":", "encodeLogicalImmediate", "(", "N", "-", ">", "getZExtValue", "(", ")", ",", "<NUM_LIT>", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "LogicalImm32Operand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "}", "def", "LogicalImm64Operand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "}", "def", "logical_imm32", ":", "Operand", "<", "i32", ">", ",", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "return", "ARM64_AM", ":", ":", "isLogicalImmediate", "(", "N", "-", ">", "getZExtValue", "(", ")", ",", "<NUM_LIT>", ")", ";" ]
GCC	powerpcspe	CPP	stmt_completion	CPU	11,153	[ ";" ]	[ "static", "rtx", "paired_expand_builtin", "(", "tree", "exp", ",", "rtx", "target", ",", "bool", "", "expandedp", ")", "{", "tree", "fndecl", "=", "TREE_OPERAND", "(", "CALL_EXPR_FN", "(", "exp", ")", ",", "<NUM_LIT>", ")", ";", "enum", "rs6000_builtins", "fcode", "=", "(", "enum", "rs6000_builtins", ")", "DECL_FUNCTION_CODE", "(", "fndecl", ")", ";", "const", "struct", "builtin_description", "", "d", ";", "size_t", "i", ";", "", "expandedp", "=", "true", ";", "switch", "(", "fcode", ")", "{", "case", "PAIRED_BUILTIN_STX", ":", "return", "paired_expand_stv_builtin", "(", "CODE_FOR_paired_stx", ",", "exp", ")", ";", "case", "PAIRED_BUILTIN_LX", ":", "return", "paired_expand_lv_builtin", "(", "CODE_FOR_paired_lx", ",", "exp", ",", "target", ")", ";", "default", ":", "break", ";", "}", "d", "=", "bdesc_paired_preds", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "bdesc_paired_preds", ")", ";", "i", "++", ",", "d", "++", ")", "if", "(", "d", "->", "code", "==", "fcode", ")", "return", "paired_expand_predicate_builtin", "(", "d", "->", "icode", ",", "exp", ",", "target", ")", ";", "", "expandedp", "=", "false", ";", "return", "NULL_RTX" ]
GCC	mips	CPP	code_generation	CPU	11,154	[ "static", "rtx_insn", "", "mips16_emit_constants_1", "(", "machine_mode", "mode", ",", "rtx", "value", ",", "rtx_insn", "", "insn", ")", "{", "if", "(", "SCALAR_INT_MODE_P", "(", "mode", ")", "\|\|", "ALL_SCALAR_FIXED_POINT_MODE_P", "(", "mode", ")", ")", "{", "rtx", "size", "=", "GEN_INT", "(", "GET_MODE_SIZE", "(", "mode", ")", ")", ";", "return", "emit_insn_after", "(", "gen_consttable_int", "(", "value", ",", "size", ")", ",", "insn", ")", ";", "}", "if", "(", "SCALAR_FLOAT_MODE_P", "(", "mode", ")", ")", "return", "emit_insn_after", "(", "gen_consttable_float", "(", "value", ")", ",", "insn", ")", ";", "if", "(", "VECTOR_MODE_P", "(", "mode", ")", ")", "{", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "CONST_VECTOR_NUNITS", "(", "value", ")", ";", "i", "++", ")", "insn", "=", "mips16_emit_constants_1", "(", "GET_MODE_INNER", "(", "mode", ")", ",", "CONST_VECTOR_ELT", "(", "value", ",", "i", ")", ",", "insn", ")", ";", "return", "insn", ";", "}", "gcc_unreachable", "(", ")", ";", "}" ]	[ "Output", "constant", "VALUE", "after", "instruction", "INSN", "and", "return", "the", "last", "instruction", "emitted", ".", "MODE", "is", "the", "mode", "of", "the", "constant", "." ]
LLVM	X86	CPP	next_suggestion	CPU	11,155	[ "SDLoc", "dl", "(", "N", ")", ";" ]	[ "EVT", "SrcSVT", "=", "SrcVT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "NumSrcElts", "=", "SrcVT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "SrcSVT", "==", "MVT", "::", "i1", "\|\|", "!", "isa", "<", "ConstantSDNode", ">", "(", "Idx", ")", ")", "return", "SDValue", "(", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Mask", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "if", "(", "!", "resolveTargetShuffleInputs", "(", "peekThroughBitcasts", "(", "Src", ")", ",", "Ops", ",", "Mask", ",", "DAG", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Mask", ".", "size", "(", ")", "!=", "NumSrcElts", ")", "{", "if", "(", "(", "NumSrcElts", "%", "Mask", ".", "size", "(", ")", ")", "==", "<NUM_LIT>", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ScaledMask", ";", "int", "Scale", "=", "NumSrcElts", "/", "Mask", ".", "size", "(", ")", ";", "scaleShuffleMask", "(", "Scale", ",", "Mask", ",", "ScaledMask", ")", ";", "Mask", "=", "std", "::", "move", "(", "ScaledMask", ")", ";", "}", "else", "if", "(", "(", "Mask", ".", "size", "(", ")", "%", "NumSrcElts", ")", "==", "<NUM_LIT>", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "WidenedMask", ";", "while", "(", "Mask", ".", "size", "(", ")", ">", "NumSrcElts", "&&", "canWidenShuffleElements", "(", "Mask", ",", "WidenedMask", ")", ")", "Mask", "=", "std", "::", "move", "(", "WidenedMask", ")", ";", "}", "}", "if", "(", "Mask", ".", "size", "(", ")", "!=", "NumSrcElts", ")", "return", "SDValue", "(", ")", ";", "int", "SrcIdx", "=", "Mask", "[", "N", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "]", ";" ]
LLVM	BPF	CPP	stmt_completion	Virtual ISA	11,156	[ ")", ";" ]	[ "if", "(", "STI", ".", "getHasAlu32", "(", ")", ")", "{", "setOperationAction", "(", "ISD", "::", "BSWAP", ",", "MVT", "::", "i32", ",", "Promote", ")", ";", "setOperationAction", "(", "ISD", "::", "BR_CC", ",", "MVT", "::", "i32", ",", "STI", ".", "getHasJmp32", "(", ")", "?", "Custom", ":", "Promote", ")", ";", "}", "setOperationAction", "(", "ISD", "::", "CTTZ", ",", "MVT", "::", "i64", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "CTLZ", ",", "MVT", "::", "i64", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "CTTZ_ZERO_UNDEF", ",", "MVT", "::", "i64", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "CTLZ_ZERO_UNDEF", ",", "MVT", "::", "i64", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "SIGN_EXTEND_INREG", ",", "MVT", "::", "i1", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SIGN_EXTEND_INREG", ",", "MVT", "::", "i8", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SIGN_EXTEND_INREG", ",", "MVT", "::", "i16", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SIGN_EXTEND_INREG", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "for", "(", "MVT", "VT", ":", "MVT", "::", "integer_valuetypes", "(", ")", ")", "{", "setLoadExtAction", "(", "ISD", "::", "EXTLOAD", ",", "VT", ",", "MVT", "::", "i1", ",", "Promote", ")", ";", "setLoadExtAction", "(", "ISD", "::", "ZEXTLOAD", ",", "VT", ",", "MVT", "::", "i1", ",", "Promote", ")", ";", "setLoadExtAction", "(", "ISD", "::", "SEXTLOAD", ",", "VT", ",", "MVT", "::", "i1", ",", "Promote", ")", ";", "setLoadExtAction", "(", "ISD", "::", "SEXTLOAD", ",", "VT", ",", "MVT", "::", "i8", ",", "Expand", ")", ";", "setLoadExtAction", "(", "ISD", "::", "SEXTLOAD", ",", "VT", ",", "MVT", "::", "i16", ",", "Expand", ")", ";", "setLoadExtAction", "(", "ISD", "::", "SEXTLOAD", ",", "VT", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "}", "setBooleanContents", "(", "ZeroOrOneBooleanContent", ")", ";", "setMinFunctionAlignment", "(", "Align", "(", "<NUM_LIT>", ")", ")", ";", "setPrefFunctionAlignment", "(", "Align", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "BPFExpandMemcpyInOrder", ")", "{", "MaxStoresPerMemset", "=", "MaxStoresPerMemsetOptSize", "=", "<NUM_LIT>", ";", "MaxStoresPerMemcpy", "=", "MaxStoresPerMemcpyOptSize", "=", "<NUM_LIT>", ";", "MaxStoresPerMemmove", "=", "MaxStoresPerMemmoveOptSize", "=", "<NUM_LIT>", ";", "}", "else", "{", "unsigned", "CommonMaxStores", "=", "STI", ".", "getSelectionDAGInfo", "(", ")", "->", "getCommonMaxStoresPerMemFunc", "(", ")", ";", "MaxStoresPerMemset", "=", "MaxStoresPerMemsetOptSize", "=", "CommonMaxStores", ";", "MaxStoresPerMemcpy", "=", "MaxStoresPerMemcpyOptSize", "=", "CommonMaxStores", ";", "MaxStoresPerMemmove", "=", "MaxStoresPerMemmoveOptSize", "=", "CommonMaxStores", ";", "}", "HasAlu32", "=", "STI", ".", "getHasAlu32", "(", ")", ";", "HasJmp32", "=", "STI", ".", "getHasJmp32", "(", ")", ";", "HasJmpExt", "=", "STI", ".", "getHasJmpExt", "(" ]
LLVM	Hexagon	CPP	code_generation	DSP	11,157	[ "void", "HexagonFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "", "RS", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "bool", "HasAlloca", "=", "MFI", ".", "hasVarSizedObjects", "(", ")", ";", "bool", "NeedsAlign", "=", "(", "MFI", ".", "getMaxAlignment", "(", ")", ">", "getStackAlignment", "(", ")", ")", ";", "if", "(", "!", "HasAlloca", "\|\|", "!", "NeedsAlign", ")", "return", ";", "unsigned", "LFS", "=", "MFI", ".", "getLocalFrameSize", "(", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "MFI", ".", "getObjectIndexEnd", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "!", "MFI", ".", "isSpillSlotObjectIndex", "(", "i", ")", "\|\|", "MFI", ".", "isDeadObjectIndex", "(", "i", ")", ")", "continue", ";", "unsigned", "S", "=", "MFI", ".", "getObjectSize", "(", "i", ")", ";", "unsigned", "A", "=", "std", "::", "max", "(", "MFI", ".", "getObjectAlignment", "(", "i", ")", ",", "<NUM_LIT>", "U", ")", ";", "MFI", ".", "setObjectAlignment", "(", "i", ",", "<NUM_LIT>", ")", ";", "LFS", "=", "alignTo", "(", "LFS", "+", "S", ",", "A", ")", ";", "MFI", ".", "mapLocalFrameObject", "(", "i", ",", "-", "LFS", ")", ";", "}", "MFI", ".", "setLocalFrameSize", "(", "LFS", ")", ";", "Align", "A", "=", "MFI", ".", "getLocalFrameMaxAlign", "(", ")", ";", "assert", "(", "A", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected local frame alignment", "<STR_LIT>", ")", ";", "if", "(", "A", "==", "<NUM_LIT>", ")", "MFI", ".", "setLocalFrameMaxAlign", "(", "llvm", "::", "Align", "(", "<NUM_LIT>", ")", ")", ";", "MFI", ".", "setUseLocalStackAllocationBlock", "(", "true", ")", ";", "unsigned", "AP", "=", "<NUM_LIT>", ";", "if", "(", "const", "MachineInstr", "", "AI", "=", "getAlignaInstr", "(", "MF", ")", ")", "AP", "=", "AI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "auto", "&", "HMFI", "=", "*", "MF", ".", "getInfo", "<", "HexagonMachineFunctionInfo", ">", "(", ")", ";", "HMFI", ".", "setStackAlignBasePhysReg", "(", "AP", ")", ";", "}" ]	[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]
GCC	nds32	CPP	stmt_completion	CPU	11,158	[ "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ";" ]	[ "code", "=", "GET_CODE", "(", "address", ")", ";", "switch", "(", "code", ")", "{", "case", "POST_MODIFY", ":", "case", "POST_INC", ":", "case", "POST_DEC", ":", "return", "<NUM_LIT>", ";", "case", "SYMBOL_REF", ":", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "case", "CONST", ":", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "case", "REG", ":", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "case", "PLUS", ":", "plus0", "=", "XEXP", "(", "address", ",", "<NUM_LIT>", ")", ";", "plus1", "=", "XEXP", "(", "address", ",", "<NUM_LIT>", ")", ";", "if", "(", "REG_P", "(", "plus0", ")", "&&", "CONST_INT_P", "(", "plus1", ")", ")", "{", "if", "(", "satisfies_constraint_Iu03", "(", "plus1", ")", ")", "return", "(", "COSTS_N_INSNS", "(" ]
LLVM	AArch64	CPP	stmt_completion	CPU	11,159	[ "Val", ")", ";" ]	[ "void", "addLogicalImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid number of operands", "<STR_LIT>", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "Imm", "." ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	11,160	[ ";" ]	[ "bool", "has16BitInsts", "(", ")", "const", "{", "return", "Has16BitInsts" ]
LLVM	Mips	CPP	next_suggestion	CPU	11,161	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::DPAQ_SA_L_W", "<STR_LIT>", ";" ]	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::DivRemU", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::DivRem16", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::DivRemU16", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::BuildPairF64", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::ExtractElementF64", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::Wrapper", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::DynAlloc", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::Sync", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::Ext", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::Ins", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::CIns", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::LWL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::LWR", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::SWL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::SWR", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::LDL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::LDR", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::SDL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::SDR", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::EXTP", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::EXTPDP", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::EXTR_S_H", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::EXTR_W", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::EXTR_R_W", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::EXTR_RS_W", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::SHILO", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::MTHLIP", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::MULSAQ_S_W_PH", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::MAQ_S_W_PHL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::MAQ_S_W_PHR", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::MAQ_SA_W_PHL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::MAQ_SA_W_PHR", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::DPAU_H_QBL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::DPAU_H_QBR", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::DPSU_H_QBL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::DPSU_H_QBR", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::DPAQ_S_W_PH", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::DPSQ_S_W_PH", "<STR_LIT>", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	11,162	[ "(", "Mask", ")", ")", ";" ]	[ "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "getPointerTy", "(", ")", ",", "<NUM_LIT>", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "CPAddr", ")", ";", "Callee", "=", "DAG", ".", "getLoad", "(", "getPointerTy", "(", ")", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "ExternalSymbolSDNode", "", "S", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "{", "const", "char", "", "Sym", "=", "S", "->", "getSymbol", "(", ")", ";", "unsigned", "ARMPCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ARMConstantPoolValue", "", "CPV", "=", "ARMConstantPoolSymbol", "::", "Create", "(", "", "DAG", ".", "getContext", "(", ")", ",", "Sym", ",", "ARMPCLabelIndex", ",", "<NUM_LIT>", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "getPointerTy", "(", ")", ",", "<NUM_LIT>", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "CPAddr", ")", ";", "Callee", "=", "DAG", ".", "getLoad", "(", "getPointerTy", "(", ")", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "}", "}", "else", "if", "(", "GlobalAddressSDNode", "", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "{", "const", "GlobalValue", "", "GV", "=", "G", "->", "getGlobal", "(", ")", ";", "isDirect", "=", "true", ";", "bool", "isExt", "=", "GV", "->", "isDeclaration", "(", ")", "\|\|", "GV", "->", "isWeakForLinker", "(", ")", ";", "bool", "isStub", "=", "(", "isExt", "&&", "Subtarget", "->", "isTargetMachO", "(", ")", ")", "&&", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Static", ";", "isARMFunc", "=", "!", "Subtarget", "->", "isThumb", "(", ")", "\|\|", "isStub", ";", "isLocalARMFunc", "=", "!", "Subtarget", "->", "isThumb", "(", ")", "&&", "(", "!", "isExt", "\|\|", "!", "ARMInterworking", ")", ";", "if", "(", "isStub", "&&", "Subtarget", "->", "isThumb1Only", "(", ")", "&&", "!", "Subtarget", "->", "hasV5TOps", "(", ")", ")", "{", "assert", "(", "Subtarget", "->", "isTargetMachO", "(", ")", "&&", "<STR_LIT>", "WrapperPIC use on non-MachO?", "<STR_LIT>", ")", ";", "Callee", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "getPointerTy", "(", ")", ")", ")", ";", "}", "else", "{", "unsigned", "OpFlags", "=", "<NUM_LIT>", ";", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "OpFlags", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "Callee", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "getPointerTy", "(", ")", ",", "<NUM_LIT>", ",", "OpFlags", ")", ";", "}", "}", "else", "if", "(", "ExternalSymbolSDNode", "", "S", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "{", "isDirect", "=", "true", ";", "bool", "isStub", "=", "Subtarget", "->", "isTargetMachO", "(", ")", "&&", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Static", ";", "isARMFunc", "=", "!", "Subtarget", "->", "isThumb", "(", ")", "\|\|", "isStub", ";", "const", "char", "", "Sym", "=", "S", "->", "getSymbol", "(", ")", ";", "if", "(", "isARMFunc", "&&", "Subtarget", "->", "isThumb1Only", "(", ")", "&&", "!", "Subtarget", "->", "hasV5TOps", "(", ")", ")", "{", "unsigned", "ARMPCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ARMConstantPoolValue", "", "CPV", "=", "ARMConstantPoolSymbol", "::", "Create", "(", "", "DAG", ".", "getContext", "(", ")", ",", "Sym", ",", "ARMPCLabelIndex", ",", "<NUM_LIT>", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "getPointerTy", "(", ")", ",", "<NUM_LIT>", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "CPAddr", ")", ";", "Callee", "=", "DAG", ".", "getLoad", "(", "getPointerTy", "(", ")", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "ARMPCLabelIndex", ",", "MVT", "::", "i32", ")", ";", "Callee", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "Callee", ",", "PICLabel", ")", ";", "}", "else", "{", "unsigned", "OpFlags", "=", "<NUM_LIT>", ";", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "OpFlags", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "Callee", "=", "DAG", ".", "getTargetExternalSymbol", "(", "Sym", ",", "getPointerTy", "(", ")", ",", "OpFlags", ")", ";", "}", "}", "unsigned", "CallOpc", ";", "bool", "HasMinSizeAttr", "=", "Subtarget", "->", "isMinSize", "(", ")", ";", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "{", "if", "(", "(", "!", "isDirect", "\|\|", "isARMFunc", ")", "&&", "!", "Subtarget", "->", "hasV5TOps", "(", ")", ")", "CallOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "CallOpc", "=", "isARMFunc", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "{", "if", "(", "!", "isDirect", "&&", "!", "Subtarget", "->", "hasV5TOps", "(", ")", ")", "CallOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "doesNotRet", "&&", "isDirect", "&&", "Subtarget", "->", "hasRAS", "(", ")", "&&", "!", "HasMinSizeAttr", ")", "CallOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "CallOpc", "=", "isLocalARMFunc", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "std", "::", "vector", "<", "SDValue", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "Ops", ".", "push_back", "(", "Callee", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ".", "getValueType", "(", ")", ")", ")", ";", "if", "(", "!", "isTailCall", ")", "{", "const", "uint32_t", "", "Mask", ";", "const", "TargetRegisterInfo", "", "TRI", "=", "getTargetMachine", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "ARMBaseRegisterInfo", "", "ARI", "=", "static_cast", "<", "const", "ARMBaseRegisterInfo", "", ">", "(", "TRI", ")", ";", "if", "(", "isThisReturn", ")", "{", "Mask", "=", "ARI", "->", "getThisReturnPreservedMask", "(", "CallConv", ")", ";", "if", "(", "!", "Mask", ")", "{", "isThisReturn", "=", "false", ";", "Mask", "=", "ARI", "->", "getCallPreservedMask", "(", "CallConv", ")", ";", "}", "}", "else", "Mask", "=", "ARI", "->", "getCallPreservedMask", "(", "CallConv", ")", ";", "assert", "(", "Mask", "&&", "<STR_LIT>", "Missing call preserved mask for calling convention", "<STR_LIT>", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getRegisterMask" ]
LLVM	AArch64	CPP	program_repair	CPU	11,163	[ "<FIXS>", "unsigned", "FPAdjust", "=", "AFI", "->", "getCalleeSavedStackSize", "(", "MF", ".", "getFrameInfo", "(", ")", ")", "-", "AFI", "->", "getCalleeSaveBaseToFrameRecordOffset", "(", ")", ";", "<FIXE>" ]	[ "bool", "IsWin64", "=", "Subtarget", ".", "isCallingConvWin64", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ";", "unsigned", "FixedObject", "=", "IsWin64", "?", "alignTo", "(", "AFI", "->", "getVarArgsGPRSize", "(", ")", ",", "<NUM_LIT>", ")", ":", "<NUM_LIT>", ";", "<BUGS>", "unsigned", "FPAdjust", "=", "isTargetDarwin", "(", "MF", ")", "?", "<NUM_LIT>", ":", "AFI", "->", "getCalleeSavedStackSize", "(", "MF", ".", "getFrameInfo", "(", ")", ")", ";", "<BUGE>", "return", "{", "ObjectOffset", "+", "FixedObject", "+", "FPAdjust", ",", "MVT", "::", "i8", "}", ";", "}" ]
LLVM	AArch64	CPP	next_suggestion	CPU	11,164	[ "for", "(", "auto", "Reg", ":", "Ord", ")", "{" ]	[ "BitVector", "AvailableRegs", "=", "RS", ".", "getRegsAvailable", "(", "TRI", "->", "getRegClass", "(", "RegClassID", ")", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "G", "->", "getStart", "(", ")", ",", "E", "=", "G", "->", "getEnd", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "RS", ".", "forward", "(", "I", ")", ";", "AvailableRegs", "&=", "RS", ".", "getRegsAvailable", "(", "TRI", "->", "getRegClass", "(", "RegClassID", ")", ")", ";", "for", "(", "auto", "J", ":", "I", "->", "operands", "(", ")", ")", "{", "if", "(", "J", ".", "isRegMask", "(", ")", ")", "AvailableRegs", ".", "clearBitsNotInMask", "(", "J", ".", "getRegMask", "(", ")", ")", ";", "}", "}", "auto", "Ord", "=", "RCI", ".", "getOrder", "(", "TRI", "->", "getRegClass", "(", "RegClassID", ")", ")", ";" ]
GCC	h8300	MD	next_suggestion	MPU	11,165	[ "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "sign_extend", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", ")", ")" ]	[ "(", "define_insn_and_split", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "sign_extend", ":", "SI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>" ]
LLVM	Lanai	CPP	stmt_completion	CPU	11,166	[ ",", "MachinePointerInfo", "(", "SV", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";" ]	[ "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "FI", "=", "DAG", ".", "getFrameIndex", "(", "FuncInfo", "->", "getVarArgsFrameIndex", "(", ")", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "return", "DAG", ".", "getStore", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DL", ",", "FI", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	11,167	[ ")", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", "]", ";" ]	[ "const", "unsigned", "*", "PPCInstrInfo", "::", "getLoadOpcodesForSpillArray", "(", ")", "const", "{", "static", "const", "unsigned", "OpcodesForSpill", "[", "<NUM_LIT>", "]", "[", "SOK_LastOpcodeSpill", "]", "=", "{", "{", "PPC", "::", "LWZ", ",", "PPC", "::", "LD", ",", "PPC", "::", "LFD", ",", "PPC", "::", "LFS", ",", "PPC", "::", "RESTORE_CR", ",", "PPC", "::", "RESTORE_CRBIT", ",", "PPC", "::", "LVX", ",", "PPC", "::", "LXVD2X", ",", "PPC", "::", "LXSDX", ",", "PPC", "::", "LXSSPX", ",", "PPC", "::", "RESTORE_VRSAVE", ",", "PPC", "::", "QVLFDX", ",", "PPC", "::", "QVLFSXs", ",", "PPC", "::", "QVLFDXb", ",", "PPC", "::", "SPILLTOVSR_LD", ",", "PPC", "::", "EVLDD", "}", ",", "{", "PPC", "::", "LWZ", ",", "PPC", "::", "LD", ",", "PPC", "::", "LFD", ",", "PPC", "::", "LFS", ",", "PPC", "::", "RESTORE_CR", ",", "PPC", "::", "RESTORE_CRBIT", ",", "PPC", "::", "LVX", ",", "PPC", "::", "LXV", ",", "PPC", "::", "DFLOADf64", ",", "PPC", "::", "DFLOADf32", ",", "PPC", "::", "RESTORE_VRSAVE", ",", "PPC", "::", "QVLFDX", ",", "PPC", "::", "QVLFSXs", ",", "PPC", "::", "QVLFDXb", ",", "PPC", "::", "SPILLTOVSR_LD", "}", "}", ";", "return", "OpcodesForSpill", "[", "(", "Subtarget", ".", "hasP9Vector", "(" ]
LLVM	PIC16	CPP	next_suggestion	MPU	11,168	[ "return", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "MVT", "::", "i8", ",", "Op", ".", "getOperand", "(", "MemOp", "^", "<NUM_LIT>", ")", ",", "NewVal", ")", ";" ]	[ "unsigned", "MemOp", "=", "<NUM_LIT>", ";", "if", "(", "NeedToConvertToMemOp", "(", "Op", ",", "MemOp", ",", "DAG", ")", ")", "{", "SDValue", "NewVal", "=", "ConvertToMemOperand", "(", "Op", ".", "getOperand", "(", "MemOp", ")", ",", "DAG", ",", "dl", ")", ";" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	11,169	[ "raw_ostream", "&", "O", ")", "const", "{" ]	[ "void", "HexagonInstPrinter", "::", "printUnsignedImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", "," ]
GCC	mips	MD	stmt_completion	CPU	11,170	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr" ]
LLVM	AArch64	CPP	next_suggestion	CPU	11,171	[ "if", "(", "UnscaledLdOffset", "==", "UnscaledStOffset", ")", "{" ]	[ "LoadI", "->", "eraseFromParent", "(", ")", ";", "return", "NextI", ";", "}", "BitExtMI", "=", "BuildMI", "(", "", "LoadI", "->", "getParent", "(", ")", ",", "LoadI", ",", "LoadI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "IsStoreXReg", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "LdRt", ")", ".", "addReg", "(", "IsStoreXReg", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "add", "(", "StMO", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ")", ".", "setMIFlags", "(", "LoadI", "->", "getFlags", "(", ")", ")", ";", "}", "else", "{", "if", "(", "!", "Subtarget", "->", "isLittleEndian", "(", ")", ")", "return", "NextI", ";", "bool", "IsUnscaled", "=", "TII", "->", "isUnscaledLdSt", "(", "", "LoadI", ")", ";", "assert", "(", "IsUnscaled", "==", "TII", "->", "isUnscaledLdSt", "(", "", "StoreI", ")", "&&", "<STR_LIT>", "Unsupported ld/st match", "<STR_LIT>", ")", ";", "assert", "(", "LoadSize", "<=", "StoreSize", "&&", "<STR_LIT>", "Invalid load size", "<STR_LIT>", ")", ";", "int", "UnscaledLdOffset", "=", "IsUnscaled", "?", "getLdStOffsetOp", "(", "", "LoadI", ")", ".", "getImm", "(", ")", ":", "getLdStOffsetOp", "(", "", "LoadI", ")", ".", "getImm", "(", ")", "", "LoadSize", ";", "int", "UnscaledStOffset", "=", "IsUnscaled", "?", "getLdStOffsetOp", "(", "", "StoreI", ")", ".", "getImm", "(", ")", ":", "getLdStOffsetOp", "(", "", "StoreI", ")", ".", "getImm", "(", ")", "", "StoreSize", ";", "int", "Width", "=", "LoadSize", "", "<NUM_LIT>", ";", "unsigned", "DestReg", "=", "IsStoreXReg", "?", "Register", "(", "TRI", "->", "getMatchingSuperReg", "(", "LdRt", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ":", "LdRt", ";", "assert", "(", "(", "UnscaledLdOffset", ">=", "UnscaledStOffset", "&&", "(", "UnscaledLdOffset", "+", "LoadSize", ")", "<=", "UnscaledStOffset", "+", "StoreSize", ")", "&&", "<STR_LIT>", "Invalid offset", "<STR_LIT>", ")", ";", "int", "Immr", "=", "<NUM_LIT>", "*", "(", "UnscaledLdOffset", "-", "UnscaledStOffset", ")", ";", "int", "Imms", "=", "Immr", "+", "Width", "-", "<NUM_LIT>", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	11,172	[ "}", "else", "CPEBB", "->", "setAlignment", "(", "getCPELogAlign", "(", "&", "*", "CPEBB", "->", "begin", "(", ")", ")", ")", ";" ]	[ "CPEMI", "->", "eraseFromParent", "(", ")", ";", "BBInfoVector", "&", "BBInfo", "=", "BBUtils", "->", "getBBInfo", "(", ")", ";", "BBUtils", "->", "adjustBBSize", "(", "CPEBB", ",", "-", "Size", ")", ";", "if", "(", "CPEBB", "->", "empty", "(", ")", ")", "{", "BBInfo", "[", "CPEBB", "->", "getNumber", "(", ")", "]", ".", "Size", "=", "<NUM_LIT>", ";", "CPEBB", "->", "setAlignment", "(", "<NUM_LIT>", ")", ";" ]
GCC	i386	CPP	stmt_completion	CPU	11,173	[ "_", "_", "mmask8", ")", "-", "<NUM_LIT>", ")", ";" ]	[ "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_vcvttph2dq256_mask", "(", "_", "_", "A", ",", "(", "_", "_", "v8si", ")", "_", "mm256_setzero_si256", "(", ")", ",", "(" ]
LLVM	Hexagon	TD	next_suggestion	DSP	11,174	[ "let", "addrMode", "=", "BaseImmOffset", ";" ]	[ "def", "L2_ploadrht_io", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pt4", ",", "IntRegs", ":", "$", "Rs32", ",", "u31_1Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_5ef37dc4", ",", "TypeV2LDST", ">", ",", "Enc_a198f6", ",", "AddrModeRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
LLVM	ARM64	CPP	next_suggestion	CPU	11,175	[ "}" ]	[ "if", "(", "Vector", ")", "{", "if", "(", "ST", "->", "hasNEON", "(", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "}", "return", "<NUM_LIT>", ";" ]
LLVM	ARM	TD	stmt_completion	CPU	11,176	[ "}", "=", "<NUM_LIT>", ";" ]	[ "class", "MVE_VCMPqqu", "<", "string", "suffix", ",", "bits", "<", "<NUM_LIT>", ">", "size", ">", ":", "MVE_VCMPqq", "<", "suffix", ",", "<NUM_LIT>", ",", "size", ",", "pred_basic_u", ">", "{", "let", "Inst", "{", "<NUM_LIT>" ]
LLVM	AArch64	TD	next_suggestion	CPU	11,177	[ "}" ]	[ "let", "ParserMatchClass", "=", "BranchTarget26Operand", ";", "let", "OperandType", "=", "<STR_LIT>", ";" ]
GCC	i386	MD	next_suggestion	CPU	11,178	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]
GCC	nios2	MD	stmt_completion	MPU	11,179	[ "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "match_parallel", "<NUM_LIT>", "<STR_LIT>", "[", "(", "return", ")", "(", "set", "(", "reg", ":", "SI", "SP_REGNO", ")", "(", "plus", ":", "SI", "(", "reg", ":", "SI", "SP_REGNO", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "reg", ":", "SI", "RA_REGNO", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>", "{", "rtx", "x", "=", "XEXP", "(", "operands" ]
GCC	aarch64	MD	next_suggestion	CPU	11,180	[ "(", "V4SF", "<STR_LIT>", ")", "(", "V2DF", "<STR_LIT>", ")", "]", ")" ]	[ "(", "V8QI", "<STR_LIT>", ")", "(", "V16QI", "<STR_LIT>", ")", "(", "V4HI", "<STR_LIT>", ")", "(", "V8HI", "<STR_LIT>", ")", "(", "V2SI", "<STR_LIT>", ")", "(", "V4SI", "<STR_LIT>", ")", "(", "V2DI", "<STR_LIT>", ")", "(", "V2SF", "<STR_LIT>", ")" ]
LLVM	PowerPC	TD	stmt_completion	CPU	11,181	[ "<NUM_LIT>", ",", "<STR_LIT>", ",", "int_ppc_qpx_qvfxxcpnmadd", ">", ";" ]	[ "def", "QVFXXCPNMADD", ":", "QPXA1_Int", "<", "<NUM_LIT>", "," ]
LLVM	X86	CPP	next_suggestion	CPU	11,182	[ "}" ]	[ "if", "(", "UseVZeroUpper", ")", "addPass", "(", "createX86IssueVZeroUpperPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createX86FixupBWInsts", "(", ")", ")", ";", "addPass", "(", "createX86PadShortFunctions", "(", ")", ")", ";", "addPass", "(", "createX86FixupLEAs", "(", ")", ")", ";", "addPass", "(", "createX86EvexToVexInsts", "(", ")", ")", ";", "}" ]
LLVM	Hexagon	TD	stmt_completion	DSP	11,183	[ "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=" ]
LLVM	SystemZ	TD	stmt_completion	CPU	11,184	[ ">", ";" ]	[ "def", "Y", ":", "StoreSIY", "<", "mnemonic", "#", "<STR_LIT>", ",", "siyOpcode", ",", "operator", ",", "imm" ]
GCC	mips	MD	next_suggestion	CPU	11,185	[ "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "]", ")" ]	[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")" ]
LLVM	ARM	CPP	program_repair	CPU	11,186	[ "<FIXS>", "<FIXE>", "<FIXS>", "addExpr", "(", "Inst", ",", "Memory", ".", "OffsetImm", ")", ";", "<FIXE>" ]	[ "return", ";", "}", "<BUGS>", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ":", "<NUM_LIT>", ";", "<BUGE>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "<BUGS>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "<BUGE>", "}", "void", "addMemImm7s4OffsetOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{" ]
LLVM	AArch64	TD	next_suggestion	CPU	11,187	[ "}" ]	[ "def", "Wrx", ":", "BaseAddSubEReg", "<", "isSub", ",", "<NUM_LIT>", ",", "GPR32sp", ",", "GPR32sp", ",", "arith_extended_reg32_i32", ",", "mnemonic", ",", "OpNode", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	mips	MD	next_suggestion	CPU	11,188	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	ARM	CPP	program_repair	CPU	11,189	[ "<FIXS>", "<STR_LIT>", "::", "<STR_LIT>", "AddSub", "=", "N", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "SUB", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "<FIXE>" ]	[ "}", "<BUGS>", "<STR_LIT>", "::", "<STR_LIT>", "AddSub", "=", "N", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ADD", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "<BUGE>", "<STR_LIT>", "::", "<STR_LIT>", "ShOpcVal", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "ShAmt", "=", "<NUM_LIT>", ";" ]
GCC	i386	CPP	stmt_completion	CPU	11,190	[ ")", "_", "_", "B", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_shldv_epi16", "(", "_", "_", "m256i", "_", "_", "A", ",", "_", "_", "mmask16", "_", "_", "B", ",", "_", "_", "m256i", "_", "_", "C", ",", "_", "_", "m256i", "_", "_", "D", ")", "{", "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_vpshldv_v16hi_mask", "(", "(", "_", "_", "v16hi", ")", "_", "_", "A", ",", "(", "_", "_", "v16hi", ")", "_", "_", "C", ",", "(", "_", "_", "v16hi", ")", "_", "_", "D", ",", "(", "_", "_", "mmask16" ]
LLVM	PowerPC	TD	stmt_completion	CPU	11,191	[ ",", "InstrItinClass", "itin", ">", ":", "I", "<", "opcode", ",", "OOL", ",", "IOL", ",", "asmstr", ",", "itin", ">", "{" ]	[ "class", "XForm_mbar", "<", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "bits", "<", "<NUM_LIT>", ">", "xo", ",", "dag", "OOL", ",", "dag", "IOL", ",", "string", "asmstr" ]
LLVM	X86	CPP	stmt_completion	CPU	11,192	[ "MODE_32BIT", ")", ";" ]	[ "static", "MCDisassembler", "*", "createX86_32Disassembler", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "return", "new", "X86Disassembler", "::", "X86GenericDisassembler", "(", "STI", "," ]
GCC	aarch64	CPP	stmt_completion	CPU	11,193	[ "_", "b", ")", ";" ]	[ "return", "_", "_", "builtin_aarch64_fcvtzshfdi", "(", "_", "_", "a", ",", "_" ]
GCC	s390	MD	stmt_completion	MPU	11,194	[ "QI", "<STR_LIT>", ")", "]", ")" ]	[ "(", "define_mode_attr", "max_uint", "[", "(", "HI", "<STR_LIT>", ")", "(" ]
LLVM	Hexagon	TD	next_suggestion	DSP	11,195	[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]	[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	11,196	[ ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCommutable", "=", "<NUM_LIT>" ]
GCC	rs6000	MD	next_suggestion	CPU	11,197	[ "[", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPECV_MTVSCR", ")", ")", "]" ]	[ "[", "(", "set", "(", "reg", ":", "SI", "VSCR_REGNO", ")", "(", "unspec_volatile", ":", "SI" ]
GCC	aarch64	CPP	program_repair	CPU	11,198	[ "<FIXS>", "or", "ig_body_cost", ",", "&", "body_cost", ",", "&", "should_disparage", ")", ";", "<FIXE>" ]	[ "<STR_LIT>", "Neoverse V1 estimate:\\n", "<STR_LIT>", ")", ";", "auto", "vf_factor", "=", "m_ops", "[", "<NUM_LIT>", "]", ".", "vf_factor", "(", ")", ";", "adjust_body_cost_sve", "(", "&", "m_ops", "[", "<NUM_LIT>", "]", ",", "scalar_cycles_per_iter", "", "vf_factor", ",", "<BUGS>", "advsimd_cycles_per_iter", "", "vf_factor", ",", "could_use_advsimd", ",", "or", "ig_body_cost", ",", "&", "body_cost", ",", "&", "should_disparage", ")", ";", "<BUGE>", "}", "}", "else" ]
LLVM	AArch64	CPP	program_repair	CPU	11,199	[ "<FIXS>", "assert", "(", "Subtarget", ".", "isSVEorStreamingSVEAvailable", "(", ")", "&&", "<FIXE>" ]	[ "Offset", "=", "false", ";", "}", "else", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", "\|\|", "<STR_LIT>", "::", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "<BUGS>", "assert", "(", "Subtarget", ".", "hasSVEorSME", "(", ")", "&&", "<BUGE>", "<STR_LIT>", "Unexpected register load without SVE load instructions", "<STR_LIT>", ")", ";", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "StackID", "=", "TargetStackID", "::", "ScalableVector", ";" ]

GCC

aarch64

MD

next_suggestion

CPU

11,100

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

M680x0

CPP

stmt_completion

MPU

11,101

[ ")", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";" ]

[ "if", "(", "getJumpTableEncoding", "(", ")", "==", "MachineJumpTableInfo", "::", "EK_Custom32", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SDLoc", "(" ]

GCC

m32r

CPP

next_suggestion

MPU

11,102

[ "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "NE", ")", "{" ]

[ "static", "char", "buffer", "[", "<NUM_LIT>", "]", ";", "const", "char", "*", "dest", "=", "reg_names", "[", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "]", ";", "buffer", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "gcc_assert", "(", "REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "gcc_assert", "(", "conditional_move_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ")", ")", ";", "gcc_assert", "(", "conditional_move_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ")", ")", ";" ]

LLVM

NMX

CPP

stmt_completion

VLIW

11,103

[ "getRegisterInfo", "(", ")", ")", ";" ]

[ "NMXSETargetLowering", "::", "NMXSETargetLowering", "(", "const", "NMXTargetMachine", "&", "TM", ",", "const", "NMXSubtarget", "&", "STI", ")", ":", "NMXTargetLowering", "(", "TM", ",", "STI", ")", "{", "addRegisterClass", "(", "MVT", "::", "i32", ",", "&", "NMX", "::", "CPURegsRegClass", ")", ";", "computeRegisterProperties", "(", "Subtarget", "." ]

LLVM

Hexagon

TD

next_suggestion

DSP

11,104

[ "}" ]

[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPseudo", "=", "<NUM_LIT>", ";" ]

LLVM

R600

CPP

stmt_completion

GPU

11,105

[ "AMDGPU", "::", "SGPR0_SGPR1", ")", ",", "MVT", "::", "i64", ")", ";" ]

[ "SDValue", "SITargetLowering", "::", "LowerParameter", "(", "SelectionDAG", "&", "DAG", ",", "EVT", "VT", ",", "EVT", "MemVT", ",", "SDLoc", "DL", ",", "SDValue", "Chain", ",", "unsigned", "Offset", ")", "const", "{", "MachineRegisterInfo", "&", "MRI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "SDValue", "BasePtr", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "MRI", ".", "getLiveInVirtReg", "(" ]

LLVM

AArch64

TD

next_suggestion

CPU

11,106

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "setsFlags", ";" ]

[ "class", "SUBP", "<", "bit", "setsFlags", ",", "string", "asm_instr", ",", "SDPatternOperator", "OpNode", ">", ":", "BaseTwoOperand", "<", "<NUM_LIT>", ",", "GPR64", ",", "asm_instr", ",", "OpNode", ",", "GPR64sp", ",", "GPR64sp", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

X86

TD

program_repair

CPU

11,107

[ "<FIXS>", "def", ":", "InstRW", "[", "ADLPWriteResGroup0", "]", ",", "(", "instregex", "<STR_LIT>", ",", "<STR_LIT>", ")", ">", ";", "<FIXE>" ]

[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "}", "<BUGS>", "def", ":", "InstRW", "[", "ADLPWriteResGroup0", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "ADLPWriteResGroup0", "]", ",", "(", "instrs", "AAND64mr", ")", ">", ";", "<BUGE>", "def", "ADLPWriteResGroup1", ":", "SchedWriteRes", "[", "ADLPPort00_01_05_06_10", ",", "ADLPPort00_06", ",", "ADLPPort02_03_11", ",", "ADLPPort04_09", ",", "ADLPPort07_08", "]", ">", "{", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";" ]

GCC

i386

MD

next_suggestion

CPU

11,108

[ "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "]" ]

[ "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")" ]

GCC

xtensa

CPP

next_suggestion

MPU

11,109

[ "default", ":" ]

[ "case", "FRAME_POINTER_REGNUM", ":", "if", "(", "FRAME_GROWS_DOWNWARD", ")", "offset", "=", "frame_size", "-", "(", "WINDOW_SIZE", "*", "UNITS_PER_WORD", ")", "-", "cfun", "->", "machine", "->", "callee_save_size", ";", "else", "offset", "=", "<NUM_LIT>", ";", "break", ";", "case", "ARG_POINTER_REGNUM", ":", "offset", "=", "frame_size", ";", "break", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

11,110

[ "(", ")", ";" ]

[ "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "auto", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "SplitArgs", ";", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "getArgumentList", "(", ")", ")", "{", "ArgInfo", "OrigArg", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ".", "getType", "(", ")", ")", ";", "setArgFlags", "(", "OrigArg", ",", "Idx", "+", "<NUM_LIT>", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "OrigArg", ",", "SplitArgs", ",", "DL", ",", "MRI", ",", "[", "&", "]", "(", "ArrayRef", "<", "unsigned", ">", "Regs", ",", "ArrayRef", "<", "uint64_t", ">", "Offsets", ")", "{", "MIRBuilder", ".", "buildSequence", "(", "VRegs", "[", "Idx", "]", ",", "Regs", ",", "Offsets", ")", ";", "}", ")", ";", "Idx", "++", ";", "}", "MachineBasicBlock", "&", "MBB", "=", "MIRBuilder", ".", "getMBB" ]

GCC

mips

MD

next_suggestion

CPU

11,111

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

MOS

CPP

next_suggestion

MPU

11,112

[ "if", "(", "I", "==", "FirstUseIdx", ")", "continue", ";" ]

[ "}", "else", "{", "First", "=", "Builder", ".", "buildInstr", "(", "IsDec", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "FirstUseIdx", ")", ")", ";", "}", "if", "(", "FirstUseIdx", "==", "MI", ".", "getNumExplicitOperands", "(", ")", "-", "<NUM_LIT>", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "MBB", ";", "}", "if", "(", "IsDec", ")", "Builder", ".", "buildInstr", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addDef", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addUse", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "INT64_C", "(", "<NUM_LIT>", ")", ")", ".", "addDef", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Implicit", ")", ";", "else", "First", ".", "addDef", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Implicit", ")", ";", "MachineBasicBlock", "*", "TailMBB", "=", "MBB", "->", "splitAt", "(", "MI", ")", ";", "if", "(", "TailMBB", "==", "MBB", ")", "TailMBB", "=", "&", "*", "std", "::", "next", "(", "MBB", "->", "getIterator", "(", ")", ")", ";", "MachineFunction", "*", "F", "=", "MBB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "RestMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "MBB", "->", "getBasicBlock", "(", ")", ")", ";", "F", "->", "insert", "(", "TailMBB", "->", "getIterator", "(", ")", ",", "RestMBB", ")", ";", "for", "(", "const", "auto", "&", "LiveIn", ":", "TailMBB", "->", "liveins", "(", ")", ")", "RestMBB", "->", "addLiveIn", "(", "LiveIn", ")", ";", "Builder", ".", "buildInstr", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addMBB", "(", "RestMBB", ")", ".", "addUse", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "INT64_C", "(", "-", "<NUM_LIT>", ")", ")", ";", "Builder", ".", "buildInstr", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addMBB", "(", "TailMBB", ")", ";", "MBB", "->", "addSuccessor", "(", "RestMBB", ")", ";", "Builder", ".", "setInsertPt", "(", "*", "RestMBB", ",", "RestMBB", "->", "end", "(", ")", ")", ";", "auto", "Rest", "=", "Builder", ".", "buildInstr", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "IsDec", ")", "Rest", ".", "addDef", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "I", "=", "FirstDefIdx", ",", "E", "=", "MI", ".", "getNumExplicitOperands", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{" ]

LLVM

PowerPC

CPP

program_repair

CPU

11,113

[ "<FIXS>", "args_to_use", ".", "push_back", "(", "Hi", ")", ";", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "args_to_use", ".", "push_back", "(", "Lo", ")", ";", "<FIXE>", "<FIXS>", "<FIXE>" ]

[ "Args", "[", "i", "]", ".", "first", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ")", ";", "SDOperand", "Lo", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_ELEMENT", ",", "MVT", "::", "i32", ",", "Args", "[", "i", "]", ".", "first", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ")", ";", "<BUGS>", "args_to_use", ".", "push_back", "(", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "Hi", ",", "GPR", "[", "GPR_idx", "]", ")", ")", ";", "<BUGE>", "<BUGS>", "-", "GPR_remaining", ";", "++", "GPR_idx", ";", "<BUGE>", "if", "(", "GPR_remaining", ">", "<NUM_LIT>", ")", "{", "<BUGS>", "args_to_use", ".", "push_back", "(", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "Lo", ",", "GPR", "[", "GPR_idx", "]", ")", ")", ";", "<BUGE>", "<BUGS>", "-", "GPR_remaining", ";", "++", "GPR_idx", ";", "<BUGE>", "}", "else", "{", "SDOperand", "ConstFour", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "getPointerTy", "(", ")", ")", ";", "PtrOff", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "MVT", "::", "i32", ",", "PtrOff", ",", "ConstFour", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

11,114

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "II", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "II", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

11,115

[ "}" ]

[ "def", "A2_vraddub_acc", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rxx32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rxx32in", ",", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_d773585a", ",", "TypeM", ">", ",", "Enc_88c16c", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "Constraints", "=", "<STR_LIT>", ";" ]

GCC

loongarch

CPP

stmt_completion

CPU

11,116

[ "_", "_", "lsx_vdiv_h", "(", "_", "_", "m128i", "_", "<NUM_LIT>", ",", "_", "_", "m128i", "_", "<NUM_LIT>", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "m128i" ]

LLVM

ARM

CPP

code_generation

CPU

11,117

[ "Optional", "<", "Instruction", "*", ">", "ARMTTIImpl", "::", "instCombineIntrinsic", "(", "InstCombiner", "&", "IC", ",", "IntrinsicInst", "&", "II", ")", "const", "{", "using", "namespace", "PatternMatch", ";", "Intrinsic", "::", "ID", "IID", "=", "II", ".", "getIntrinsicID", "(", ")", ";", "switch", "(", "IID", ")", "{", "default", ":", "break", ";", "case", "Intrinsic", "::", "arm_neon_vld1", ":", "{", "Align", "MemAlign", "=", "getKnownAlignment", "(", "II", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ",", "IC", ".", "getDataLayout", "(", ")", ",", "&", "II", ",", "&", "IC", ".", "getAssumptionCache", "(", ")", ",", "&", "IC", ".", "getDominatorTree", "(", ")", ")", ";", "if", "(", "Value", "*", "V", "=", "simplifyNeonVld1", "(", "II", ",", "MemAlign", ".", "value", "(", ")", ",", "IC", ".", "Builder", ")", ")", "{", "return", "IC", ".", "replaceInstUsesWith", "(", "II", ",", "V", ")", ";", "}", "break", ";", "}", "case", "Intrinsic", "::", "arm_neon_vld2", ":", "case", "Intrinsic", "::", "arm_neon_vld3", ":", "case", "Intrinsic", "::", "arm_neon_vld4", ":", "case", "Intrinsic", "::", "arm_neon_vld2lane", ":", "case", "Intrinsic", "::", "arm_neon_vld3lane", ":", "case", "Intrinsic", "::", "arm_neon_vld4lane", ":", "case", "Intrinsic", "::", "arm_neon_vst1", ":", "case", "Intrinsic", "::", "arm_neon_vst2", ":", "case", "Intrinsic", "::", "arm_neon_vst3", ":", "case", "Intrinsic", "::", "arm_neon_vst4", ":", "case", "Intrinsic", "::", "arm_neon_vst2lane", ":", "case", "Intrinsic", "::", "arm_neon_vst3lane", ":", "case", "Intrinsic", "::", "arm_neon_vst4lane", ":", "{", "Align", "MemAlign", "=", "getKnownAlignment", "(", "II", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ",", "IC", ".", "getDataLayout", "(", ")", ",", "&", "II", ",", "&", "IC", ".", "getAssumptionCache", "(", ")", ",", "&", "IC", ".", "getDominatorTree", "(", ")", ")", ";", "unsigned", "AlignArg", "=", "II", ".", "getNumArgOperands", "(", ")", "-", "<NUM_LIT>", ";", "Value", "*", "AlignArgOp", "=", "II", ".", "getArgOperand", "(", "AlignArg", ")", ";", "MaybeAlign", "Align", "=", "cast", "<", "ConstantInt", ">", "(", "AlignArgOp", ")", "->", "getMaybeAlignValue", "(", ")", ";", "if", "(", "Align", "&&", "*", "Align", "<", "MemAlign", ")", "{", "return", "IC", ".", "replaceOperand", "(", "II", ",", "AlignArg", ",", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "II", ".", "getContext", "(", ")", ")", ",", "MemAlign", ".", "value", "(", ")", ",", "false", ")", ")", ";", "}", "break", ";", "}", "case", "Intrinsic", "::", "arm_mve_pred_i2v", ":", "{", "Value", "*", "Arg", "=", "II", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "ArgArg", ";", "if", "(", "match", "(", "Arg", ",", "PatternMatch", "::", "m_Intrinsic", "<", "Intrinsic", "::", "arm_mve_pred_v2i", ">", "(", "PatternMatch", "::", "m_Value", "(", "ArgArg", ")", ")", ")", "&&", "II", ".", "getType", "(", ")", "==", "ArgArg", "->", "getType", "(", ")", ")", "{", "return", "IC", ".", "replaceInstUsesWith", "(", "II", ",", "ArgArg", ")", ";", "}", "Constant", "*", "XorMask", ";", "if", "(", "match", "(", "Arg", ",", "m_Xor", "(", "PatternMatch", "::", "m_Intrinsic", "<", "Intrinsic", "::", "arm_mve_pred_v2i", ">", "(", "PatternMatch", "::", "m_Value", "(", "ArgArg", ")", ")", ",", "PatternMatch", "::", "m_Constant", "(", "XorMask", ")", ")", ")", "&&", "II", ".", "getType", "(", ")", "==", "ArgArg", "->", "getType", "(", ")", ")", "{", "if", "(", "auto", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "XorMask", ")", ")", "{", "if", "(", "CI", "->", "getValue", "(", ")", ".", "trunc", "(", "<NUM_LIT>", ")", ".", "isAllOnesValue", "(", ")", ")", "{", "auto", "TrueVector", "=", "IC", ".", "Builder", ".", "CreateVectorSplat", "(", "cast", "<", "FixedVectorType", ">", "(", "II", ".", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", ",", "IC", ".", "Builder", ".", "getTrue", "(", ")", ")", ";", "return", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Xor", ",", "ArgArg", ",", "TrueVector", ")", ";", "}", "}", "}", "KnownBits", "ScalarKnown", "(", "<NUM_LIT>", ")", ";", "if", "(", "IC", ".", "SimplifyDemandedBits", "(", "&", "II", ",", "<NUM_LIT>", ",", "APInt", "::", "getLowBitsSet", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "ScalarKnown", ",", "<NUM_LIT>", ")", ")", "{", "return", "&", "II", ";", "}", "break", ";", "}", "case", "Intrinsic", "::", "arm_mve_pred_v2i", ":", "{", "Value", "*", "Arg", "=", "II", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "ArgArg", ";", "if", "(", "match", "(", "Arg", ",", "PatternMatch", "::", "m_Intrinsic", "<", "Intrinsic", "::", "arm_mve_pred_i2v", ">", "(", "PatternMatch", "::", "m_Value", "(", "ArgArg", ")", ")", ")", ")", "{", "return", "IC", ".", "replaceInstUsesWith", "(", "II", ",", "ArgArg", ")", ";", "}", "if", "(", "!", "II", ".", "getMetadata", "(", "LLVMContext", "::", "MD_range", ")", ")", "{", "Type", "*", "IntTy32", "=", "Type", "::", "getInt32Ty", "(", "II", ".", "getContext", "(", ")", ")", ";", "Metadata", "*", "M", "[", "]", "=", "{", "ConstantAsMetadata", "::", "get", "(", "ConstantInt", "::", "get", "(", "IntTy32", ",", "<NUM_LIT>", ")", ")", ",", "ConstantAsMetadata", "::", "get", "(", "ConstantInt", "::", "get", "(", "IntTy32", ",", "<NUM_LIT>", ")", ")", "}", ";", "II", ".", "setMetadata", "(", "LLVMContext", "::", "MD_range", ",", "MDNode", "::", "get", "(", "II", ".", "getContext", "(", ")", ",", "M", ")", ")", ";", "return", "&", "II", ";", "}", "break", ";", "}", "case", "Intrinsic", "::", "arm_mve_vadc", ":", "case", "Intrinsic", "::", "arm_mve_vadc_predicated", ":", "{", "unsigned", "CarryOp", "=", "(", "II", ".", "getIntrinsicID", "(", ")", "==", "Intrinsic", "::", "arm_mve_vadc_predicated", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "assert", "(", "II", ".", "getArgOperand", "(", "CarryOp", ")", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Bad type for intrinsic!", "<STR_LIT>", ")", ";", "KnownBits", "CarryKnown", "(", "<NUM_LIT>", ")", ";", "if", "(", "IC", ".", "SimplifyDemandedBits", "(", "&", "II", ",", "CarryOp", ",", "APInt", "::", "getOneBitSet", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "CarryKnown", ")", ")", "{", "return", "&", "II", ";", "}", "break", ";", "}", "case", "Intrinsic", "::", "arm_mve_vmldava", ":", "{", "Instruction", "*", "I", "=", "cast", "<", "Instruction", ">", "(", "&", "II", ")", ";", "if", "(", "I", "->", "hasOneUse", "(", ")", ")", "{", "auto", "*", "User", "=", "cast", "<", "Instruction", ">", "(", "*", "I", "->", "user_begin", "(", ")", ")", ";", "Value", "*", "OpZ", ";", "if", "(", "match", "(", "User", ",", "m_c_Add", "(", "m_Specific", "(", "I", ")", ",", "m_Value", "(", "OpZ", ")", ")", ")", "&&", "match", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "m_Zero", "(", ")", ")", ")", "{", "Value", "*", "OpX", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "OpY", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Type", "*", "OpTy", "=", "OpX", "->", "getType", "(", ")", ";", "IC", ".", "Builder", ".", "SetInsertPoint", "(", "User", ")", ";", "Value", "*", "V", "=", "IC", ".", "Builder", ".", "CreateIntrinsic", "(", "Intrinsic", "::", "arm_mve_vmldava", ",", "{", "OpTy", "}", ",", "{", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "OpZ", ",", "OpX", ",", "OpY", "}", ")", ";", "IC", ".", "replaceInstUsesWith", "(", "*", "User", ",", "V", ")", ";", "return", "IC", ".", "eraseInstFromFunction", "(", "*", "User", ")", ";", "}", "}", "return", "None", ";", "}", "}", "return", "None", ";", "}" ]

[ "Targets", "can", "implement", "their", "own", "combinations", "for", "target-specific", "intrinsics", "." ]

GCC

frv

CPP

stmt_completion

VLIW

11,118

[ ";" ]

[ "case", "R_FRV_GOTLO", ":", "return", "<STR_LIT>", "gotlo", "<STR_LIT>", ";", "case", "R_FRV_FUNCDESC", ":", "return", "<STR_LIT>", "funcdesc", "<STR_LIT>", ";", "case", "R_FRV_FUNCDESC_GOT12", ":", "return", "<STR_LIT>", "gotfuncdesc12", "<STR_LIT>", ";", "case", "R_FRV_FUNCDESC_GOTHI", ":", "return", "<STR_LIT>", "gotfuncdeschi", "<STR_LIT>", ";", "case", "R_FRV_FUNCDESC_GOTLO", ":", "return", "<STR_LIT>", "gotfuncdesclo", "<STR_LIT>", ";", "case", "R_FRV_FUNCDESC_VALUE", ":", "return", "<STR_LIT>", "funcdescvalue", "<STR_LIT>", ";", "case", "R_FRV_FUNCDESC_GOTOFF12", ":", "return", "<STR_LIT>", "gotofffuncdesc12", "<STR_LIT>", ";", "case", "R_FRV_FUNCDESC_GOTOFFHI", ":", "return", "<STR_LIT>", "gotofffuncdeschi", "<STR_LIT>", ";", "case", "R_FRV_FUNCDESC_GOTOFFLO", ":", "return", "<STR_LIT>", "gotofffuncdesclo", "<STR_LIT>", ";", "case", "R_FRV_GOTOFF12", ":", "return", "<STR_LIT>", "gotoff12", "<STR_LIT>", ";", "case", "R_FRV_GOTOFFHI", ":", "return", "<STR_LIT>", "gotoffhi", "<STR_LIT>", ";", "case", "R_FRV_GOTOFFLO", ":", "return", "<STR_LIT>", "gotofflo", "<STR_LIT>", ";", "case", "R_FRV_GPREL12", ":", "return", "<STR_LIT>", "gprel12", "<STR_LIT>", ";", "case", "R_FRV_GPRELHI", ":", "return", "<STR_LIT>", "gprelhi", "<STR_LIT>", ";", "case", "R_FRV_GPRELLO", ":", "return", "<STR_LIT>", "gprello", "<STR_LIT>", ";", "case", "R_FRV_GOTTLSOFF_HI", ":", "return", "<STR_LIT>", "gottlsoffhi", "<STR_LIT>", ";", "case", "R_FRV_GOTTLSOFF_LO", ":", "return", "<STR_LIT>", "gottlsofflo", "<STR_LIT>", ";", "case", "R_FRV_TLSMOFFHI", ":", "return", "<STR_LIT>", "tlsmoffhi", "<STR_LIT>" ]

LLVM

X86

TD

stmt_completion

CPU

11,119

[ "i32", "<NUM_LIT>", ")", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "v8f32", "(", "ffloor", "(", "loadv8f32", "addr", ":", "$", "src", ")", ")", ")", ",", "(", "VROUNDPSYm", "addr", ":", "$", "src", ",", "(" ]

LLVM

X86

CPP

stmt_completion

CPU

11,120

[ "(", ")", ";" ]

[ "FunctionPass", "*", "llvm", "::", "createX86CallFrameOptimization", "(", ")", "{", "return", "new", "X86CallFrameOptimization" ]

GCC

arm

MD

stmt_completion

CPU

11,121

[ "<STR_LIT>", ")", ")" ]

[ "(", "eq_attr", "<STR_LIT>" ]

GCC

pa

CPP

code_generation

CPU

11,122

[ "static", "int", "pa_arg_partial_bytes", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "unsigned", "int", "max_arg_words", "=", "<NUM_LIT>", ";", "unsigned", "int", "offset", "=", "<NUM_LIT>", ";", "if", "(", "!", "TARGET_64BIT", ")", "return", "<NUM_LIT>", ";", "if", "(", "pa_function_arg_size", "(", "arg", ".", "mode", ",", "arg", ".", "type", ")", ">", "<NUM_LIT>", "&&", "(", "cum", "->", "words", "&", "<NUM_LIT>", ")", ")", "offset", "=", "<NUM_LIT>", ";", "if", "(", "cum", "->", "words", "+", "offset", "+", "pa_function_arg_size", "(", "arg", ".", "mode", ",", "arg", ".", "type", ")", "<=", "max_arg_words", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "cum", "->", "words", "+", "offset", ">=", "max_arg_words", ")", "return", "<NUM_LIT>", ";", "else", "return", "(", "max_arg_words", "-", "cum", "->", "words", "-", "offset", ")", "*", "UNITS_PER_WORD", ";", "}" ]

[ "If", "this", "arg", "would", "be", "passed", "totally", "in", "registers", "or", "totally", "on", "the", "stack", ",", "then", "this", "routine", "should", "return", "zero", "." ]

GCC

rs6000

CPP

next_suggestion

CPU

11,123

[ "return", "(", "_", "_", "m128i", ")", "result", ";" ]

[ "if", "(", "_", "_", "builtin_constant_p", "(", "_", "_", "B", ")", ")", "rshift", "=", "(", "_", "_", "v8hu", ")", "vec_splat_s16", "(", "_", "_", "B", ")", ";", "else", "rshift", "=", "vec_splats", "(", "(", "unsigned", "short", ")", "_", "_", "B", ")", ";", "result", "=", "vec_vsrh", "(", "(", "_", "_", "v8hi", ")", "_", "_", "A", ",", "rshift", ")", ";", "}" ]

LLVM

Hexagon

TD

next_suggestion

DSP

11,124

[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_vavghcr", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_002cb246", ",", "TypeALU64", ">", ",", "Enc_a56825", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

11,125

[ "NewR", "=", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ";" ]

[ "LatticeCell", "LS2", ",", "LS3", ";", "bool", "HasC2", "=", "getCell", "(", "R2", ",", "Inputs", ",", "LS2", ")", ",", "HasC3", "=", "getCell", "(", "R3", ",", "Inputs", ",", "LS3", ")", ";", "if", "(", "!", "HasC2", "&&", "!", "HasC3", ")", "return", "false", ";", "bool", "Zero", "=", "(", "(", "HasC2", "&&", "(", "LS2", ".", "properties", "(", ")", "&", "ConstantProperties", "::", "Zero", ")", ")", "||", "(", "HasC3", "&&", "(", "LS3", ".", "properties", "(", ")", "&", "ConstantProperties", "::", "Zero", ")", ")", ")", ";", "if", "(", "Zero", ")", "{", "MachineOperand", "&", "Acc", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Register", "R1", "(", "Acc", ")", ";", "unsigned", "NewR", "=", "R1", ".", "Reg", ";", "if", "(", "R1", ".", "SubReg", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", "->", "getRegClass", "(", "DefR", ".", "Reg", ")", ";", "NewR", "=", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ";", "NewMI", "=", "BuildMI", "(", "B", ",", "At", ",", "DL", ",", "HII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "NewR", ")", ".", "addReg", "(", "R1", ".", "Reg", ",", "getRegState", "(", "Acc", ")", ",", "R1", ".", "SubReg", ")", ";", "}", "replaceAllRegUsesWith", "(", "DefR", ".", "Reg", ",", "NewR", ")", ";", "MRI", "->", "clearKillFlags", "(", "NewR", ")", ";", "Changed", "=", "true", ";", "break", ";", "}", "bool", "Swap", "=", "false", ";", "if", "(", "!", "LS3", ".", "isSingle", "(", ")", ")", "{", "if", "(", "!", "LS2", ".", "isSingle", "(", ")", ")", "return", "false", ";", "Swap", "=", "true", ";", "}", "const", "LatticeCell", "&", "LI", "=", "Swap", "?", "LS2", ":", "LS3", ";", "const", "MachineOperand", "&", "OpR2", "=", "Swap", "?", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ":", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "APInt", "A", ";", "if", "(", "!", "constToInt", "(", "LI", ".", "Value", ",", "A", ")", "||", "!", "A", ".", "isSignedIntN", "(", "<NUM_LIT>", ")", ")", "return", "false", ";", "int64_t", "V", "=", "A", ".", "getSExtValue", "(", ")", ";", "const", "MCInstrDesc", "&", "D", "=", "(", "V", ">=", "<NUM_LIT>", ")", "?", "HII", ".", "get", "(", "Hexagon", "::", "M2_macsip", ")", ":", "HII", ".", "get", "(", "Hexagon", "::", "M2_macsin", ")", ";", "if", "(", "V", "<", "<NUM_LIT>", ")", "V", "=", "-", "V", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", "->", "getRegClass", "(", "DefR", ".", "Reg", ")", ";", "unsigned", "NewR", "=", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ";", "const", "MachineOperand", "&", "Src1", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "NewMI", "=", "BuildMI", "(", "B", ",", "At", ",", "DL", ",", "D", ",", "NewR", ")", ".", "addReg", "(", "Src1", ".", "getReg", "(", ")", ",", "getRegState", "(", "Src1", ")", ",", "Src1", ".", "getSubReg", "(", ")", ")", ".", "addReg", "(", "OpR2", ".", "getReg", "(", ")", ",", "getRegState", "(", "OpR2", ")", ",", "OpR2", ".", "getSubReg", "(", ")", ")", ".", "addImm", "(", "V", ")", ";", "replaceAllRegUsesWith", "(", "DefR", ".", "Reg", ",", "NewR", ")", ";", "Changed", "=", "true", ";", "break", ";", "}", "case", "Hexagon", "::", "A2_and", ":", "{", "Register", "R1", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Register", "R2", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "assert", "(", "Inputs", ".", "has", "(", "R1", ".", "Reg", ")", "&&", "Inputs", ".", "has", "(", "R2", ".", "Reg", ")", ")", ";", "LatticeCell", "LS1", ",", "LS2", ";", "unsigned", "CopyOf", "=", "<NUM_LIT>", ";", "if", "(", "getCell", "(", "R1", ",", "Inputs", ",", "LS1", ")", "&&", "LS1", ".", "isSingle", "(", ")", ")", "{", "APInt", "M1", ";", "if", "(", "constToInt", "(", "LS1", ".", "Value", ",", "M1", ")", "&&", "!", "~", "M1", ")", "CopyOf", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "getCell", "(", "R2", ",", "Inputs", ",", "LS2", ")", "&&", "LS2", ".", "isSingle", "(", ")", ")", "{", "APInt", "M1", ";", "if", "(", "constToInt", "(", "LS2", ".", "Value", ",", "M1", ")", "&&", "!", "~", "M1", ")", "CopyOf", "=", "<NUM_LIT>", ";", "}", "if", "(", "!", "CopyOf", ")", "return", "false", ";", "MachineOperand", "&", "SO", "=", "MI", ".", "getOperand", "(", "CopyOf", ")", ";", "Register", "SR", "(", "SO", ")", ";", "Register", "DefR", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "NewR", "=", "SR", ".", "Reg", ";", "if", "(", "SR", ".", "SubReg", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", "->", "getRegClass", "(", "DefR", ".", "Reg", ")", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

11,126

[ "}" ]

[ "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "assert", "(", "VT", ".", "getScalarSizeInBits", "(", ")", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", "Unsupported gather op", "<STR_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Index", "=", "N", "->", "getIndex", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "hasVLX", "(", ")", "&&", "!", "VT", ".", "is512BitVector", "(", ")", "&&", "!", "Index", ".", "getValueType", "(", ")", ".", "is512BitVector", "(", ")", ")", "{", "Index", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND", ",", "dl", ",", "MVT", "::", "v8i64", ",", "Index", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Index", "}", ";", "DAG", ".", "UpdateNodeOperands", "(", "N", ",", "Ops", ")", ";" ]

GCC

avr

MD

stmt_completion

MPU

11,127

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "set", "(", "reg", ":", "HI", "<NUM_LIT>", ")", "(", "mod", ":", "HI", "(", "reg", ":", "HI", "<NUM_LIT>", ")", "(", "reg", ":", "HI", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "HI", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "QI", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

11,128

[ "}" ]

[ "}", "if", "(", "shouldEmitFixup", "(", "GV", ")", ")", "return", "buildPCRelGlobalAddress", "(", "DAG", ",", "GV", ",", "DL", ",", "GSD", "->", "getOffset", "(", ")", ",", "PtrVT", ")", ";", "else", "if", "(", "shouldEmitPCReloc", "(", "GV", ")", ")", "return", "buildPCRelGlobalAddress", "(", "DAG", ",", "GV", ",", "DL", ",", "GSD", "->", "getOffset", "(", ")", ",", "PtrVT", ",", "SIInstrInfo", "::", "MO_REL32", ")", ";", "SDValue", "GOTAddr", "=", "buildPCRelGlobalAddress", "(", "DAG", ",", "GV", ",", "DL", ",", "<NUM_LIT>", ",", "PtrVT", ",", "SIInstrInfo", "::", "MO_GOTPCREL32", ")", ";", "Type", "*", "Ty", "=", "PtrVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "Ty", ",", "AMDGPUAS", "::", "CONSTANT_ADDRESS", ")", ";", "const", "DataLayout", "&", "DataLayout", "=", "DAG", ".", "getDataLayout", "(", ")", ";", "unsigned", "Align", "=", "DataLayout", ".", "getABITypeAlignment", "(", "PtrTy", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ";", "return", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "GOTAddr", ",", "PtrInfo", ",", "Align", ",", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";" ]

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

11,129

[ "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "WebAssembly", "::", "SHR_S_I32", ")", ",", "Right", ")", ".", "addReg", "(", "Left", ")", ".", "addReg", "(", "Imm", ")", ";" ]

[ "return", "<NUM_LIT>", ";", "}", "Register", "Imm", "=", "createResultReg", "(", "&", "WebAssembly", "::", "I32RegClass", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "WebAssembly", "::", "CONST_I32", ")", ",", "Imm", ")", ".", "addImm", "(", "<NUM_LIT>", "-", "MVT", "(", "From", ")", ".", "getSizeInBits", "(", ")", ")", ";", "Register", "Left", "=", "createResultReg", "(", "&", "WebAssembly", "::", "I32RegClass", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "WebAssembly", "::", "SHL_I32", ")", ",", "Left", ")", ".", "addReg", "(", "Reg", ")", ".", "addReg", "(", "Imm", ")", ";", "Register", "Right", "=", "createResultReg", "(", "&", "WebAssembly", "::", "I32RegClass", ")", ";" ]

LLVM

MBlaze

CPP

next_suggestion

MPU

11,130

[ "return", "MBlazeOperand", "::", "CreateFslImm", "(", "EVal", ",", "S", ",", "E", ")", ";" ]

[ "MBlazeOperand", "*", "MBlazeAsmParser", "::", "ParseFsl", "(", ")", "{", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "SMLoc", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{", "default", ":", "return", "<NUM_LIT>", ";", "case", "AsmToken", "::", "Identifier", ":", "unsigned", "reg", "=", "MatchFslRegister", "(", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ")", ";", "if", "(", "reg", ">=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "EVal", "=", "MCConstantExpr", "::", "Create", "(", "reg", ",", "getContext", "(", ")", ")", ";" ]

GCC

mips

CPP

stmt_completion

CPU

11,131

[ "=", "after", ";" ]

[ "static", "void", "mips_avoid_hazard", "(", "rtx_insn", "*", "after", ",", "rtx_insn", "*", "insn", ",", "int", "*", "hilo_delay", ",", "rtx", "*", "delayed_reg", ",", "rtx", "lo_reg", ",", "bool", "*", "fs_delay", ")", "{", "rtx", "pattern", ",", "set", ";", "int", "nops", ",", "ninsns", ";", "pattern", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "pattern", ")", "==", "ASM_INPUT", "||", "asm_noperands", "(", "pattern", ")", ">=", "<NUM_LIT>", ")", "cfun", "->", "machine", "->", "all_noreorder_p", "=", "false", ";", "ninsns", "=", "get_attr_length", "(", "insn", ")", "/", "<NUM_LIT>", ";", "if", "(", "ninsns", "==", "<NUM_LIT>", ")", "return", ";", "if", "(", "*", "hilo_delay", "<", "<NUM_LIT>", "&&", "reg_set_p", "(", "lo_reg", ",", "pattern", ")", ")", "nops", "=", "<NUM_LIT>", "-", "*", "hilo_delay", ";", "else", "if", "(", "*", "delayed_reg", "!=", "<NUM_LIT>", "&&", "reg_referenced_p", "(", "*", "delayed_reg", ",", "pattern", ")", ")", "nops", "=", "<NUM_LIT>", ";", "else", "if", "(", "*", "fs_delay", "&&", "get_attr_can_delay", "(", "insn", ")", "==", "CAN_DELAY_NO", "&&", "GET_CODE", "(", "PATTERN", "(", "after", ")", ")", "!=", "SEQUENCE", "&&", "GET_CODE", "(", "pattern", ")", "!=", "ASM_INPUT", "&&", "asm_noperands", "(", "pattern", ")", "<", "<NUM_LIT>", ")", "nops", "=", "<NUM_LIT>", ";", "else", "if", "(", "TUNE_P6600", "&&", "TARGET_CB_MAYBE", "&&", "!", "optimize_size", "&&", "(", "(", "mips_classify_branch_p6600", "(", "after", ")", "==", "UC_BALC", "&&", "mips_classify_branch_p6600", "(", "insn", ")", "==", "UC_OTHER", ")", "||", "(", "mips_classify_branch_p6600", "(", "insn", ")", "==", "UC_BALC", "&&", "mips_classify_branch_p6600", "(", "after", ")", "==", "UC_OTHER", ")", ")", ")", "nops", "=", "<NUM_LIT>", ";", "else", "nops", "=", "<NUM_LIT>", ";", "*", "hilo_delay", "+=", "nops", ";", "rtx_insn", "*", "real_after" ]

GCC

c6x

MD

next_suggestion

VLIW

11,132

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "truncate", ":", "HQ", "(", "match_operand", ":", "SQ", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "fract_convert", ":", "SQ", "(", "match_operand", ":", "HQ", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "UNSPEC_REAL_MULT", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

LLVM

ARM

CPP

next_suggestion

CPU

11,133

[ "SDNode", "*", "VLdA", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes0", "[", "OpcodeIndex", "]", ",", "dl", ",", "ResTys", ",", "OpsA", ")", ";" ]

[ "if", "(", "!", "SelectAddrMode6", "(", "N", ",", "N", "->", "getOperand", "(", "AddrOpIdx", ")", ",", "MemAddr", ",", "Align", ")", ")", "return", ";", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "bool", "is64BitVector", "=", "VT", ".", "is64BitVector", "(", ")", ";", "unsigned", "Alignment", "=", "<NUM_LIT>", ";", "if", "(", "NumVecs", "!=", "<NUM_LIT>", ")", "{", "Alignment", "=", "cast", "<", "ConstantSDNode", ">", "(", "Align", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "NumBytes", "=", "NumVecs", "*", "VT", ".", "getScalarSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "if", "(", "Alignment", ">", "NumBytes", ")", "Alignment", "=", "NumBytes", ";", "if", "(", "Alignment", "<", "<NUM_LIT>", "&&", "Alignment", "<", "NumBytes", ")", "Alignment", "=", "<NUM_LIT>", ";", "Alignment", "=", "(", "Alignment", "&", "-", "Alignment", ")", ";", "if", "(", "Alignment", "==", "<NUM_LIT>", ")", "Alignment", "=", "<NUM_LIT>", ";", "}", "Align", "=", "CurDAG", "->", "getTargetConstant", "(", "Alignment", ",", "dl", ",", "MVT", "::", "i32", ")", ";", "unsigned", "OpcodeIndex", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "unhandled vld-dup type", "<STR_LIT>", ")", ";", "case", "MVT", "::", "v8i8", ":", "case", "MVT", "::", "v16i8", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "case", "MVT", "::", "v4i16", ":", "case", "MVT", "::", "v8i16", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "case", "MVT", "::", "v2f32", ":", "case", "MVT", "::", "v2i32", ":", "case", "MVT", "::", "v4f32", ":", "case", "MVT", "::", "v4i32", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "case", "MVT", "::", "v1f64", ":", "case", "MVT", "::", "v1i64", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "}", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "NumVecs", ";", "if", "(", "!", "is64BitVector", ")", "ResTyElts", "*=", "<NUM_LIT>", ";", "EVT", "ResTy", "=", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "MVT", "::", "i64", ",", "ResTyElts", ")", ";", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "ResTys", ".", "push_back", "(", "ResTy", ")", ";", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "MVT", "::", "i32", ")", ";", "ResTys", ".", "push_back", "(", "MVT", "::", "Other", ")", ";", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ",", "dl", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "SDNode", "*", "VLdDup", ";", "if", "(", "is64BitVector", "||", "NumVecs", "==", "<NUM_LIT>", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "unsigned", "Opc", "=", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes0", "[", "OpcodeIndex", "]", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "bool", "IsImmUpdate", "=", "isPerfectIncrement", "(", "Inc", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "NumVecs", ")", ";", "if", "(", "NumVecs", "<=", "<NUM_LIT>", "&&", "!", "IsImmUpdate", ")", "Opc", "=", "getVLDSTRegisterUpdateOpcode", "(", "Opc", ")", ";", "if", "(", "!", "IsImmUpdate", ")", "Ops", ".", "push_back", "(", "Inc", ")", ";", "else", "if", "(", "NumVecs", ">", "<NUM_LIT>", ")", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "}", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "VLdDup", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";", "}", "else", "if", "(", "NumVecs", "==", "<NUM_LIT>", ")", "{", "const", "SDValue", "OpsA", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";" ]

LLVM

ARCompact

CPP

code_generation

MPU

11,134

[ "void", "ARCompactFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "ARCompactFunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "ARCompactFunctionInfo", ">", "(", ")", ";", "const", "ARCompactInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "ARCompactInstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "DebugLoc", "dl", "=", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "EmitComment", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "<STR_LIT>", "PROLOGUE START", "<STR_LIT>", ")", ";", "unsigned", "int", "NumBytes", "=", "MFI", "->", "getStackSize", "(", ")", ";", "NumBytes", "=", "(", "NumBytes", "+", "<NUM_LIT>", ")", "&", "~", "<NUM_LIT>", ";", "unsigned", "VARegSaveSize", "=", "AFI", "->", "getVarArgsRegSaveSize", "(", ")", ";", "if", "(", "VARegSaveSize", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "VARegSaveSize", ")", ";", "}", "if", "(", "MFI", "->", "adjustsStack", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "-", "UNITS_PER_WORD", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "-", "UNITS_PER_WORD", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "NumBytes", ">", "<NUM_LIT>", ")", "{", "assert", "(", "(", "NumBytes", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "NumBytes", ")", ";", "}", "EmitComment", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "<STR_LIT>", "PROLOGUE END", "<STR_LIT>", ")", ";", "}" ]

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

GCC

nds32

MD

next_suggestion

CPU

11,135

[ "}", ")" ]

[ "{", "if", "(", "TARGET_BIG_ENDIAN", ")", "emit_insn", "(", "gen_kcrsa16_1_be", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "else", "emit_insn", "(", "gen_kcrsa16_1_le", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "DONE" ]

LLVM

ARM

CPP

next_suggestion

CPU

11,136

[ "if", "(", "I", "==", "B", ")", "{" ]

[ "MachineInstr", "*", "MI", "=", "MRI", "->", "getUniqueVRegDef", "(", "SrcReg", ")", ";", "if", "(", "!", "MI", ")", "return", "false", ";", "if", "(", "CmpMask", "!=", "~", "<NUM_LIT>", ")", "{", "if", "(", "!", "isSuitableForMask", "(", "MI", ",", "SrcReg", ",", "CmpMask", ",", "false", ")", "||", "isPredicated", "(", "*", "MI", ")", ")", "{", "MI", "=", "nullptr", ";", "for", "(", "MachineRegisterInfo", "::", "use_instr_iterator", "UI", "=", "MRI", "->", "use_instr_begin", "(", "SrcReg", ")", ",", "UE", "=", "MRI", "->", "use_instr_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "if", "(", "UI", "->", "getParent", "(", ")", "!=", "CmpInstr", ".", "getParent", "(", ")", ")", "continue", ";", "MachineInstr", "*", "PotentialAND", "=", "&", "*", "UI", ";", "if", "(", "!", "isSuitableForMask", "(", "PotentialAND", ",", "SrcReg", ",", "CmpMask", ",", "true", ")", "||", "isPredicated", "(", "*", "PotentialAND", ")", ")", "continue", ";", "MI", "=", "PotentialAND", ";", "break", ";", "}", "if", "(", "!", "MI", ")", "return", "false", ";", "}", "}", "MachineBasicBlock", "::", "iterator", "I", "=", "CmpInstr", ",", "E", "=", "MI", ",", "B", "=", "CmpInstr", ".", "getParent", "(", ")", "->", "begin", "(", ")", ";", "if", "(", "I", "==", "B", ")", "return", "false", ";", "MachineInstr", "*", "SubAdd", "=", "nullptr", ";", "if", "(", "SrcReg2", "!=", "<NUM_LIT>", ")", "MI", "=", "nullptr", ";", "else", "if", "(", "MI", "->", "getParent", "(", ")", "!=", "CmpInstr", ".", "getParent", "(", ")", "||", "CmpValue", "!=", "<NUM_LIT>", ")", "{", "if", "(", "CmpInstr", ".", "getOpcode", "(", ")", "==", "ARM", "::", "CMPri", "||", "CmpInstr", ".", "getOpcode", "(", ")", "==", "ARM", "::", "t2CMPri", "||", "CmpInstr", ".", "getOpcode", "(", ")", "==", "ARM", "::", "tCMPi8", ")", "MI", "=", "nullptr", ";", "else", "return", "false", ";", "}", "bool", "IsThumb1", "=", "false", ";", "if", "(", "MI", "&&", "!", "isOptimizeCompareCandidate", "(", "MI", ",", "IsThumb1", ")", ")", "return", "false", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "if", "(", "MI", "&&", "IsThumb1", ")", "{", "--", "I", ";", "if", "(", "I", "!=", "E", "&&", "!", "MI", "->", "readsRegister", "(", "ARM", "::", "CPSR", ",", "TRI", ")", ")", "{", "bool", "CanReorder", "=", "true", ";", "for", "(", ";", "I", "!=", "E", ";", "--", "I", ")", "{", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "ARM", "::", "tMOVi8", ")", "{", "CanReorder", "=", "false", ";", "break", ";", "}", "}", "if", "(", "CanReorder", ")", "{", "MI", "=", "MI", "->", "removeFromParent", "(", ")", ";", "E", "=", "CmpInstr", ";", "CmpInstr", ".", "getParent", "(", ")", "->", "insert", "(", "E", ",", "MI", ")", ";", "}", "}", "I", "=", "CmpInstr", ";", "E", "=", "MI", ";", "}", "bool", "SubAddIsThumb1", "=", "false", ";", "do", "{", "const", "MachineInstr", "&", "Instr", "=", "*", "--", "I", ";", "if", "(", "isRedundantFlagInstr", "(", "&", "CmpInstr", ",", "SrcReg", ",", "SrcReg2", ",", "CmpValue", ",", "&", "Instr", ",", "SubAddIsThumb1", ")", ")", "{", "SubAdd", "=", "&", "*", "I", ";", "break", ";", "}", "if", "(", "I", "==", "E", ")", "break", ";", "if", "(", "Instr", ".", "modifiesRegister", "(", "ARM", "::", "CPSR", ",", "TRI", ")", "||", "Instr", ".", "readsRegister", "(", "ARM", "::", "CPSR", ",", "TRI", ")", ")", "return", "false", ";" ]

LLVM

X86

CPP

code_generation

CPU

11,137

[ "int", "X86TTIImpl", "::", "getScalarizationOverhead", "(", "Type", "*", "Ty", ",", "bool", "Insert", ",", "bool", "Extract", ")", "{", "assert", "(", "Ty", "->", "isVectorTy", "(", ")", "&&", "<STR_LIT>", "Can only scalarize vectors", "<STR_LIT>", ")", ";", "int", "Cost", "=", "<NUM_LIT>", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "Ty", "->", "getVectorNumElements", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "if", "(", "Insert", ")", "Cost", "+=", "getVectorInstrCost", "(", "Instruction", "::", "InsertElement", ",", "Ty", ",", "i", ")", ";", "if", "(", "Extract", ")", "Cost", "+=", "getVectorInstrCost", "(", "Instruction", "::", "ExtractElement", ",", "Ty", ",", "i", ")", ";", "}", "return", "Cost", ";", "}" ]

[ "Estimate", "the", "overhead", "of", "scalarizing", "an", "instruction", "." ]

LLVM

Mips

CPP

next_suggestion

CPU

11,138

[ "return", "MCDisassembler", "::", "Success", ";" ]

[ "unsigned", "Base", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Reg", "=", "getReg", "(", "Decoder", ",", "Mips", "::", "COP2RegClassID", ",", "Reg", ")", ";", "Base", "=", "getReg", "(", "Decoder", ",", "Mips", "::", "GPR32RegClassID", ",", "Base", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Base", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Offset", ")", ")", ";" ]

LLVM

Teak

CPP

next_suggestion

DSP

11,139

[ "}" ]

[ "addPass", "(", "createTeakOptimizeMovImmPass", "(", ")", ")", ";", "addPass", "(", "&", "BranchRelaxationPassID", ")", ";" ]

GCC

powerpcspe

MD

next_suggestion

CPU

11,140

[ "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V8HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_select", ":", "V8HI", "(", "match_operand", ":", "V8HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")" ]

LLVM

ARM

CPP

stmt_completion

CPU

11,141

[ "false", ";" ]

[ "}", "else", "if", "(", "NegativeOK", ")", "{", "if", "(", "UserOffset", "-", "TrialOffset", "<=", "MaxDisp", ")", "return", "true", ";", "}", "return" ]

LLVM

JVM

CPP

stmt_completion

Virtual ISA

11,142

[ "<STR_LIT>", "<<", "BB", "->", "getName", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";" ]

[ "for", "(", "BasicBlock", "*", "BB", ":", "RPOT", ")", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Block Name : " ]

LLVM

AArch64

TD

stmt_completion

CPU

11,143

[ "$", "MRm", ")", ",", "OpImm", ":", "$", "Imm", ")", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "ResTy", "(", "fma", "(", "ResTy", "(", "vector_extract", "(", "OpTy", "VPR128", ":", "$", "MRm", ")", ",", "OpImm", ":", "$", "Imm", ")", ")", ",", "(", "ResTy", "FPRC", ":", "$", "Rn", ")", ",", "(", "ResTy", "FPRC", ":", "$", "Ra", ")", ")", ")", ",", "(", "ResTy", "(", "FMLAI", "(", "ResTy", "FPRC", ":", "$", "Ra", ")", ",", "(", "ResTy", "FPRC", ":", "$", "Rn", ")", ",", "(", "OpTy", "VPR128", ":" ]

LLVM

X86

TD

stmt_completion

CPU

11,144

[ "i64immSExt32", ":", "$", "src", ",", "addr", ":", "$", "dst", ")", "]", ">", ";" ]

[ "def", "MOV64mi32", ":", "RIi32", "<", "<NUM_LIT>", ",", "MRM0m", ",", "(", "outs", ")", ",", "(", "ins", "i64mem", ":", "$", "dst", ",", "i64i32imm", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "(", "store" ]

GCC

aarch64

MD

stmt_completion

CPU

11,145

[ ")", ")", ")", "]" ]

[ "(", "if_then_else", ":", "VALLDI", "(", "match_operator", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "VALLDI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VALLDI", "<NUM_LIT>", "<STR_LIT>", ")", "]", ")", "(", "match_operand", ":", "VALLDI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VALLDI", "<NUM_LIT>", "<STR_LIT>" ]

GCC

c6x

MD

next_suggestion

VLIW

11,146

[ "rtx", "t", "=", "c6x_expand_compare", "(", "operands", "[", "<NUM_LIT>", "]", ",", "VOIDmode", ")" ]

[ "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "pc", ")", ")", ")", "]", "<STR_LIT>", "{" ]

LLVM

CellSPU

TD

stmt_completion

MPU

11,147

[ ",", "OOL", ",", "IOL", ",", "<STR_LIT>", ",", "ImmLoad", ",", "pattern", ">", ";" ]

[ "class", "ILHUInst", "<", "dag", "OOL", ",", "dag", "IOL", ",", "list", "<", "dag", ">", "pattern", ">", ":", "RI16Form", "<", "<NUM_LIT>" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

11,148

[ "&&", "(", "Ty", "->", "getPrimitiveSizeInBits", "(", ")", ">", "<NUM_LIT>", ")", ";" ]

[ "return", "Ty", "->", "isVectorTy", "(", ")", "&&", "(", "Ty", "->", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", ")" ]

LLVM

ARM

TD

next_suggestion

CPU

11,149

[ "}" ]

[ "def", "TRAP", ":", "AXI", "<", "(", "outs", ")", ",", "(", "ins", ")", ",", "MiscFrm", ",", "NoItinerary", ",", "<STR_LIT>", ",", "[", "(", "trap", ")", "]", ">", ",", "Requires", "<", "[", "IsARM", ",", "DontUseNaClTrap", "]", ">", "{", "let", "Inst", "=", "<NUM_LIT>", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

11,150

[ "}" ]

[ "default", ":", "break", ";", "case", "Instruction", "::", "Load", ":", "return", "X86SelectLoad", "(", "I", ")", ";", "case", "Instruction", "::", "Store", ":", "return", "X86SelectStore", "(", "I", ")", ";", "case", "Instruction", "::", "ICmp", ":", "case", "Instruction", "::", "FCmp", ":", "return", "X86SelectCmp", "(", "I", ")", ";", "case", "Instruction", "::", "ZExt", ":", "return", "X86SelectZExt", "(", "I", ")", ";", "case", "Instruction", "::", "Br", ":", "return", "X86SelectBranch", "(", "I", ")", ";", "case", "Instruction", "::", "Call", ":", "return", "X86SelectCall", "(", "I", ")", ";", "case", "Instruction", "::", "LShr", ":", "case", "Instruction", "::", "AShr", ":", "case", "Instruction", "::", "Shl", ":", "return", "X86SelectShift", "(", "I", ")", ";", "case", "Instruction", "::", "Select", ":", "return", "X86SelectSelect", "(", "I", ")", ";", "case", "Instruction", "::", "Trunc", ":", "return", "X86SelectTrunc", "(", "I", ")", ";", "case", "Instruction", "::", "FPExt", ":", "return", "X86SelectFPExt", "(", "I", ")", ";", "case", "Instruction", "::", "FPTrunc", ":", "return", "X86SelectFPTrunc", "(", "I", ")", ";", "case", "Instruction", "::", "ExtractValue", ":", "return", "X86SelectExtractValue", "(", "I", ")", ";", "case", "Instruction", "::", "IntToPtr", ":", "case", "Instruction", "::", "PtrToInt", ":", "{", "MVT", "SrcVT", "=", "TLI", ".", "getValueType", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "MVT", "DstVT", "=", "TLI", ".", "getValueType", "(", "I", "->", "getType", "(", ")", ")", ";", "if", "(", "DstVT", ".", "bitsGT", "(", "SrcVT", ")", ")", "return", "X86SelectZExt", "(", "I", ")", ";", "if", "(", "DstVT", ".", "bitsLT", "(", "SrcVT", ")", ")", "return", "X86SelectTrunc", "(", "I", ")", ";", "unsigned", "Reg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "Reg", "==", "<NUM_LIT>", ")", "return", "false", ";", "UpdateValueMap", "(", "I", ",", "Reg", ")", ";", "return", "true", ";" ]

GCC

h8300

CPP

stmt_completion

MPU

11,151

[ "(", "i2", ")", "&&", "onlyjump_p", "(", "i2", ")", ")", ";" ]

[ "i2", "=", "next_nonnote_insn", "(", "i1", ")", ";", "if", "(", "i2", "==", "NULL", ")", "return", "<NUM_LIT>", ";", "i3", "=", "next_nonnote_insn", "(", "i2", ")", ";", "if", "(", "i3", "==", "NULL", ")", "return", "<NUM_LIT>", ";", "return", "(", "INSN_P", "(", "i3", ")", "&&", "rtx_equal_p", "(", "PATTERN", "(", "i1", ")", ",", "PATTERN", "(", "i3", ")", ")", "&&", "any_condjump_p" ]

LLVM

ARM64

TD

next_suggestion

CPU

11,152

[ "}", "]", ",", "logical_imm32_XFORM", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]

[ "def", "logical_imm32_XFORM", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "uint64_t", "enc", "=", "ARM64_AM", ":", ":", "encodeLogicalImmediate", "(", "N", "-", ">", "getZExtValue", "(", ")", ",", "<NUM_LIT>", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "logical_imm64_XFORM", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "uint64_t", "enc", "=", "ARM64_AM", ":", ":", "encodeLogicalImmediate", "(", "N", "-", ">", "getZExtValue", "(", ")", ",", "<NUM_LIT>", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "LogicalImm32Operand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "}", "def", "LogicalImm64Operand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "}", "def", "logical_imm32", ":", "Operand", "<", "i32", ">", ",", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "return", "ARM64_AM", ":", ":", "isLogicalImmediate", "(", "N", "-", ">", "getZExtValue", "(", ")", ",", "<NUM_LIT>", ")", ";" ]

GCC

powerpcspe

CPP

stmt_completion

CPU

11,153

[ ";" ]

[ "static", "rtx", "paired_expand_builtin", "(", "tree", "exp", ",", "rtx", "target", ",", "bool", "*", "expandedp", ")", "{", "tree", "fndecl", "=", "TREE_OPERAND", "(", "CALL_EXPR_FN", "(", "exp", ")", ",", "<NUM_LIT>", ")", ";", "enum", "rs6000_builtins", "fcode", "=", "(", "enum", "rs6000_builtins", ")", "DECL_FUNCTION_CODE", "(", "fndecl", ")", ";", "const", "struct", "builtin_description", "*", "d", ";", "size_t", "i", ";", "*", "expandedp", "=", "true", ";", "switch", "(", "fcode", ")", "{", "case", "PAIRED_BUILTIN_STX", ":", "return", "paired_expand_stv_builtin", "(", "CODE_FOR_paired_stx", ",", "exp", ")", ";", "case", "PAIRED_BUILTIN_LX", ":", "return", "paired_expand_lv_builtin", "(", "CODE_FOR_paired_lx", ",", "exp", ",", "target", ")", ";", "default", ":", "break", ";", "}", "d", "=", "bdesc_paired_preds", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "bdesc_paired_preds", ")", ";", "i", "++", ",", "d", "++", ")", "if", "(", "d", "->", "code", "==", "fcode", ")", "return", "paired_expand_predicate_builtin", "(", "d", "->", "icode", ",", "exp", ",", "target", ")", ";", "*", "expandedp", "=", "false", ";", "return", "NULL_RTX" ]

GCC

mips

CPP

code_generation

CPU

11,154

[ "static", "rtx_insn", "*", "mips16_emit_constants_1", "(", "machine_mode", "mode", ",", "rtx", "value", ",", "rtx_insn", "*", "insn", ")", "{", "if", "(", "SCALAR_INT_MODE_P", "(", "mode", ")", "||", "ALL_SCALAR_FIXED_POINT_MODE_P", "(", "mode", ")", ")", "{", "rtx", "size", "=", "GEN_INT", "(", "GET_MODE_SIZE", "(", "mode", ")", ")", ";", "return", "emit_insn_after", "(", "gen_consttable_int", "(", "value", ",", "size", ")", ",", "insn", ")", ";", "}", "if", "(", "SCALAR_FLOAT_MODE_P", "(", "mode", ")", ")", "return", "emit_insn_after", "(", "gen_consttable_float", "(", "value", ")", ",", "insn", ")", ";", "if", "(", "VECTOR_MODE_P", "(", "mode", ")", ")", "{", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "CONST_VECTOR_NUNITS", "(", "value", ")", ";", "i", "++", ")", "insn", "=", "mips16_emit_constants_1", "(", "GET_MODE_INNER", "(", "mode", ")", ",", "CONST_VECTOR_ELT", "(", "value", ",", "i", ")", ",", "insn", ")", ";", "return", "insn", ";", "}", "gcc_unreachable", "(", ")", ";", "}" ]

[ "Output", "constant", "VALUE", "after", "instruction", "INSN", "and", "return", "the", "last", "instruction", "emitted", ".", "MODE", "is", "the", "mode", "of", "the", "constant", "." ]

LLVM

X86

CPP

next_suggestion

CPU

11,155

[ "SDLoc", "dl", "(", "N", ")", ";" ]

[ "EVT", "SrcSVT", "=", "SrcVT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "NumSrcElts", "=", "SrcVT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "SrcSVT", "==", "MVT", "::", "i1", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "Idx", ")", ")", "return", "SDValue", "(", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Mask", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "if", "(", "!", "resolveTargetShuffleInputs", "(", "peekThroughBitcasts", "(", "Src", ")", ",", "Ops", ",", "Mask", ",", "DAG", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Mask", ".", "size", "(", ")", "!=", "NumSrcElts", ")", "{", "if", "(", "(", "NumSrcElts", "%", "Mask", ".", "size", "(", ")", ")", "==", "<NUM_LIT>", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ScaledMask", ";", "int", "Scale", "=", "NumSrcElts", "/", "Mask", ".", "size", "(", ")", ";", "scaleShuffleMask", "(", "Scale", ",", "Mask", ",", "ScaledMask", ")", ";", "Mask", "=", "std", "::", "move", "(", "ScaledMask", ")", ";", "}", "else", "if", "(", "(", "Mask", ".", "size", "(", ")", "%", "NumSrcElts", ")", "==", "<NUM_LIT>", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "WidenedMask", ";", "while", "(", "Mask", ".", "size", "(", ")", ">", "NumSrcElts", "&&", "canWidenShuffleElements", "(", "Mask", ",", "WidenedMask", ")", ")", "Mask", "=", "std", "::", "move", "(", "WidenedMask", ")", ";", "}", "}", "if", "(", "Mask", ".", "size", "(", ")", "!=", "NumSrcElts", ")", "return", "SDValue", "(", ")", ";", "int", "SrcIdx", "=", "Mask", "[", "N", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "]", ";" ]

LLVM

BPF

CPP

stmt_completion

Virtual ISA

11,156

[ ")", ";" ]

[ "if", "(", "STI", ".", "getHasAlu32", "(", ")", ")", "{", "setOperationAction", "(", "ISD", "::", "BSWAP", ",", "MVT", "::", "i32", ",", "Promote", ")", ";", "setOperationAction", "(", "ISD", "::", "BR_CC", ",", "MVT", "::", "i32", ",", "STI", ".", "getHasJmp32", "(", ")", "?", "Custom", ":", "Promote", ")", ";", "}", "setOperationAction", "(", "ISD", "::", "CTTZ", ",", "MVT", "::", "i64", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "CTLZ", ",", "MVT", "::", "i64", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "CTTZ_ZERO_UNDEF", ",", "MVT", "::", "i64", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "CTLZ_ZERO_UNDEF", ",", "MVT", "::", "i64", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "SIGN_EXTEND_INREG", ",", "MVT", "::", "i1", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SIGN_EXTEND_INREG", ",", "MVT", "::", "i8", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SIGN_EXTEND_INREG", ",", "MVT", "::", "i16", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SIGN_EXTEND_INREG", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "for", "(", "MVT", "VT", ":", "MVT", "::", "integer_valuetypes", "(", ")", ")", "{", "setLoadExtAction", "(", "ISD", "::", "EXTLOAD", ",", "VT", ",", "MVT", "::", "i1", ",", "Promote", ")", ";", "setLoadExtAction", "(", "ISD", "::", "ZEXTLOAD", ",", "VT", ",", "MVT", "::", "i1", ",", "Promote", ")", ";", "setLoadExtAction", "(", "ISD", "::", "SEXTLOAD", ",", "VT", ",", "MVT", "::", "i1", ",", "Promote", ")", ";", "setLoadExtAction", "(", "ISD", "::", "SEXTLOAD", ",", "VT", ",", "MVT", "::", "i8", ",", "Expand", ")", ";", "setLoadExtAction", "(", "ISD", "::", "SEXTLOAD", ",", "VT", ",", "MVT", "::", "i16", ",", "Expand", ")", ";", "setLoadExtAction", "(", "ISD", "::", "SEXTLOAD", ",", "VT", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "}", "setBooleanContents", "(", "ZeroOrOneBooleanContent", ")", ";", "setMinFunctionAlignment", "(", "Align", "(", "<NUM_LIT>", ")", ")", ";", "setPrefFunctionAlignment", "(", "Align", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "BPFExpandMemcpyInOrder", ")", "{", "MaxStoresPerMemset", "=", "MaxStoresPerMemsetOptSize", "=", "<NUM_LIT>", ";", "MaxStoresPerMemcpy", "=", "MaxStoresPerMemcpyOptSize", "=", "<NUM_LIT>", ";", "MaxStoresPerMemmove", "=", "MaxStoresPerMemmoveOptSize", "=", "<NUM_LIT>", ";", "}", "else", "{", "unsigned", "CommonMaxStores", "=", "STI", ".", "getSelectionDAGInfo", "(", ")", "->", "getCommonMaxStoresPerMemFunc", "(", ")", ";", "MaxStoresPerMemset", "=", "MaxStoresPerMemsetOptSize", "=", "CommonMaxStores", ";", "MaxStoresPerMemcpy", "=", "MaxStoresPerMemcpyOptSize", "=", "CommonMaxStores", ";", "MaxStoresPerMemmove", "=", "MaxStoresPerMemmoveOptSize", "=", "CommonMaxStores", ";", "}", "HasAlu32", "=", "STI", ".", "getHasAlu32", "(", ")", ";", "HasJmp32", "=", "STI", ".", "getHasJmp32", "(", ")", ";", "HasJmpExt", "=", "STI", ".", "getHasJmpExt", "(" ]

LLVM

Hexagon

CPP

code_generation

DSP

11,157

[ "void", "HexagonFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "bool", "HasAlloca", "=", "MFI", ".", "hasVarSizedObjects", "(", ")", ";", "bool", "NeedsAlign", "=", "(", "MFI", ".", "getMaxAlignment", "(", ")", ">", "getStackAlignment", "(", ")", ")", ";", "if", "(", "!", "HasAlloca", "||", "!", "NeedsAlign", ")", "return", ";", "unsigned", "LFS", "=", "MFI", ".", "getLocalFrameSize", "(", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "MFI", ".", "getObjectIndexEnd", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "!", "MFI", ".", "isSpillSlotObjectIndex", "(", "i", ")", "||", "MFI", ".", "isDeadObjectIndex", "(", "i", ")", ")", "continue", ";", "unsigned", "S", "=", "MFI", ".", "getObjectSize", "(", "i", ")", ";", "unsigned", "A", "=", "std", "::", "max", "(", "MFI", ".", "getObjectAlignment", "(", "i", ")", ",", "<NUM_LIT>", "U", ")", ";", "MFI", ".", "setObjectAlignment", "(", "i", ",", "<NUM_LIT>", ")", ";", "LFS", "=", "alignTo", "(", "LFS", "+", "S", ",", "A", ")", ";", "MFI", ".", "mapLocalFrameObject", "(", "i", ",", "-", "LFS", ")", ";", "}", "MFI", ".", "setLocalFrameSize", "(", "LFS", ")", ";", "Align", "A", "=", "MFI", ".", "getLocalFrameMaxAlign", "(", ")", ";", "assert", "(", "A", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected local frame alignment", "<STR_LIT>", ")", ";", "if", "(", "A", "==", "<NUM_LIT>", ")", "MFI", ".", "setLocalFrameMaxAlign", "(", "llvm", "::", "Align", "(", "<NUM_LIT>", ")", ")", ";", "MFI", ".", "setUseLocalStackAllocationBlock", "(", "true", ")", ";", "unsigned", "AP", "=", "<NUM_LIT>", ";", "if", "(", "const", "MachineInstr", "*", "AI", "=", "getAlignaInstr", "(", "MF", ")", ")", "AP", "=", "AI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "auto", "&", "HMFI", "=", "*", "MF", ".", "getInfo", "<", "HexagonMachineFunctionInfo", ">", "(", ")", ";", "HMFI", ".", "setStackAlignBasePhysReg", "(", "AP", ")", ";", "}" ]

[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]

GCC

nds32

CPP

stmt_completion

CPU

11,158

[ "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ";" ]

[ "code", "=", "GET_CODE", "(", "address", ")", ";", "switch", "(", "code", ")", "{", "case", "POST_MODIFY", ":", "case", "POST_INC", ":", "case", "POST_DEC", ":", "return", "<NUM_LIT>", ";", "case", "SYMBOL_REF", ":", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "case", "CONST", ":", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "case", "REG", ":", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "case", "PLUS", ":", "plus0", "=", "XEXP", "(", "address", ",", "<NUM_LIT>", ")", ";", "plus1", "=", "XEXP", "(", "address", ",", "<NUM_LIT>", ")", ";", "if", "(", "REG_P", "(", "plus0", ")", "&&", "CONST_INT_P", "(", "plus1", ")", ")", "{", "if", "(", "satisfies_constraint_Iu03", "(", "plus1", ")", ")", "return", "(", "COSTS_N_INSNS", "(" ]

LLVM

AArch64

CPP

stmt_completion

CPU

11,159

[ "Val", ")", ";" ]

[ "void", "addLogicalImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid number of operands", "<STR_LIT>", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "Imm", "." ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

11,160

[ ";" ]

[ "bool", "has16BitInsts", "(", ")", "const", "{", "return", "Has16BitInsts" ]

LLVM

Mips

CPP

next_suggestion

CPU

11,161

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::DPAQ_SA_L_W", "<STR_LIT>", ";" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::DivRemU", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::DivRem16", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::DivRemU16", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::BuildPairF64", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::ExtractElementF64", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::Wrapper", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::DynAlloc", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::Sync", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::Ext", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::Ins", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::CIns", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::LWL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::LWR", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::SWL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::SWR", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::LDL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::LDR", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::SDL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::SDR", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::EXTP", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::EXTPDP", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::EXTR_S_H", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::EXTR_W", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::EXTR_R_W", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::EXTR_RS_W", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::SHILO", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::MTHLIP", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::MULSAQ_S_W_PH", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::MAQ_S_W_PHL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::MAQ_S_W_PHR", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::MAQ_SA_W_PHL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::MAQ_SA_W_PHR", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::DPAU_H_QBL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::DPAU_H_QBR", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::DPSU_H_QBL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::DPSU_H_QBR", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::DPAQ_S_W_PH", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "MipsISD::DPSQ_S_W_PH", "<STR_LIT>", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

11,162

[ "(", "Mask", ")", ")", ";" ]

[ "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "getPointerTy", "(", ")", ",", "<NUM_LIT>", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "CPAddr", ")", ";", "Callee", "=", "DAG", ".", "getLoad", "(", "getPointerTy", "(", ")", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "ExternalSymbolSDNode", "*", "S", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "{", "const", "char", "*", "Sym", "=", "S", "->", "getSymbol", "(", ")", ";", "unsigned", "ARMPCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ARMConstantPoolValue", "*", "CPV", "=", "ARMConstantPoolSymbol", "::", "Create", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "Sym", ",", "ARMPCLabelIndex", ",", "<NUM_LIT>", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "getPointerTy", "(", ")", ",", "<NUM_LIT>", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "CPAddr", ")", ";", "Callee", "=", "DAG", ".", "getLoad", "(", "getPointerTy", "(", ")", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "}", "}", "else", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "G", "->", "getGlobal", "(", ")", ";", "isDirect", "=", "true", ";", "bool", "isExt", "=", "GV", "->", "isDeclaration", "(", ")", "||", "GV", "->", "isWeakForLinker", "(", ")", ";", "bool", "isStub", "=", "(", "isExt", "&&", "Subtarget", "->", "isTargetMachO", "(", ")", ")", "&&", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Static", ";", "isARMFunc", "=", "!", "Subtarget", "->", "isThumb", "(", ")", "||", "isStub", ";", "isLocalARMFunc", "=", "!", "Subtarget", "->", "isThumb", "(", ")", "&&", "(", "!", "isExt", "||", "!", "ARMInterworking", ")", ";", "if", "(", "isStub", "&&", "Subtarget", "->", "isThumb1Only", "(", ")", "&&", "!", "Subtarget", "->", "hasV5TOps", "(", ")", ")", "{", "assert", "(", "Subtarget", "->", "isTargetMachO", "(", ")", "&&", "<STR_LIT>", "WrapperPIC use on non-MachO?", "<STR_LIT>", ")", ";", "Callee", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "getPointerTy", "(", ")", ")", ")", ";", "}", "else", "{", "unsigned", "OpFlags", "=", "<NUM_LIT>", ";", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "OpFlags", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "Callee", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "getPointerTy", "(", ")", ",", "<NUM_LIT>", ",", "OpFlags", ")", ";", "}", "}", "else", "if", "(", "ExternalSymbolSDNode", "*", "S", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "{", "isDirect", "=", "true", ";", "bool", "isStub", "=", "Subtarget", "->", "isTargetMachO", "(", ")", "&&", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Static", ";", "isARMFunc", "=", "!", "Subtarget", "->", "isThumb", "(", ")", "||", "isStub", ";", "const", "char", "*", "Sym", "=", "S", "->", "getSymbol", "(", ")", ";", "if", "(", "isARMFunc", "&&", "Subtarget", "->", "isThumb1Only", "(", ")", "&&", "!", "Subtarget", "->", "hasV5TOps", "(", ")", ")", "{", "unsigned", "ARMPCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ARMConstantPoolValue", "*", "CPV", "=", "ARMConstantPoolSymbol", "::", "Create", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "Sym", ",", "ARMPCLabelIndex", ",", "<NUM_LIT>", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "getPointerTy", "(", ")", ",", "<NUM_LIT>", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "CPAddr", ")", ";", "Callee", "=", "DAG", ".", "getLoad", "(", "getPointerTy", "(", ")", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "ARMPCLabelIndex", ",", "MVT", "::", "i32", ")", ";", "Callee", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "Callee", ",", "PICLabel", ")", ";", "}", "else", "{", "unsigned", "OpFlags", "=", "<NUM_LIT>", ";", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "OpFlags", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "Callee", "=", "DAG", ".", "getTargetExternalSymbol", "(", "Sym", ",", "getPointerTy", "(", ")", ",", "OpFlags", ")", ";", "}", "}", "unsigned", "CallOpc", ";", "bool", "HasMinSizeAttr", "=", "Subtarget", "->", "isMinSize", "(", ")", ";", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "{", "if", "(", "(", "!", "isDirect", "||", "isARMFunc", ")", "&&", "!", "Subtarget", "->", "hasV5TOps", "(", ")", ")", "CallOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "CallOpc", "=", "isARMFunc", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "{", "if", "(", "!", "isDirect", "&&", "!", "Subtarget", "->", "hasV5TOps", "(", ")", ")", "CallOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "doesNotRet", "&&", "isDirect", "&&", "Subtarget", "->", "hasRAS", "(", ")", "&&", "!", "HasMinSizeAttr", ")", "CallOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "CallOpc", "=", "isLocalARMFunc", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "std", "::", "vector", "<", "SDValue", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "Ops", ".", "push_back", "(", "Callee", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ".", "getValueType", "(", ")", ")", ")", ";", "if", "(", "!", "isTailCall", ")", "{", "const", "uint32_t", "*", "Mask", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "getTargetMachine", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "ARMBaseRegisterInfo", "*", "ARI", "=", "static_cast", "<", "const", "ARMBaseRegisterInfo", "*", ">", "(", "TRI", ")", ";", "if", "(", "isThisReturn", ")", "{", "Mask", "=", "ARI", "->", "getThisReturnPreservedMask", "(", "CallConv", ")", ";", "if", "(", "!", "Mask", ")", "{", "isThisReturn", "=", "false", ";", "Mask", "=", "ARI", "->", "getCallPreservedMask", "(", "CallConv", ")", ";", "}", "}", "else", "Mask", "=", "ARI", "->", "getCallPreservedMask", "(", "CallConv", ")", ";", "assert", "(", "Mask", "&&", "<STR_LIT>", "Missing call preserved mask for calling convention", "<STR_LIT>", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getRegisterMask" ]

LLVM

AArch64

CPP

program_repair

CPU

11,163

[ "<FIXS>", "unsigned", "FPAdjust", "=", "AFI", "->", "getCalleeSavedStackSize", "(", "MF", ".", "getFrameInfo", "(", ")", ")", "-", "AFI", "->", "getCalleeSaveBaseToFrameRecordOffset", "(", ")", ";", "<FIXE>" ]

[ "bool", "IsWin64", "=", "Subtarget", ".", "isCallingConvWin64", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ";", "unsigned", "FixedObject", "=", "IsWin64", "?", "alignTo", "(", "AFI", "->", "getVarArgsGPRSize", "(", ")", ",", "<NUM_LIT>", ")", ":", "<NUM_LIT>", ";", "<BUGS>", "unsigned", "FPAdjust", "=", "isTargetDarwin", "(", "MF", ")", "?", "<NUM_LIT>", ":", "AFI", "->", "getCalleeSavedStackSize", "(", "MF", ".", "getFrameInfo", "(", ")", ")", ";", "<BUGE>", "return", "{", "ObjectOffset", "+", "FixedObject", "+", "FPAdjust", ",", "MVT", "::", "i8", "}", ";", "}" ]

LLVM

AArch64

CPP

next_suggestion

CPU

11,164

[ "for", "(", "auto", "Reg", ":", "Ord", ")", "{" ]

[ "BitVector", "AvailableRegs", "=", "RS", ".", "getRegsAvailable", "(", "TRI", "->", "getRegClass", "(", "RegClassID", ")", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "G", "->", "getStart", "(", ")", ",", "E", "=", "G", "->", "getEnd", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "RS", ".", "forward", "(", "I", ")", ";", "AvailableRegs", "&=", "RS", ".", "getRegsAvailable", "(", "TRI", "->", "getRegClass", "(", "RegClassID", ")", ")", ";", "for", "(", "auto", "J", ":", "I", "->", "operands", "(", ")", ")", "{", "if", "(", "J", ".", "isRegMask", "(", ")", ")", "AvailableRegs", ".", "clearBitsNotInMask", "(", "J", ".", "getRegMask", "(", ")", ")", ";", "}", "}", "auto", "Ord", "=", "RCI", ".", "getOrder", "(", "TRI", "->", "getRegClass", "(", "RegClassID", ")", ")", ";" ]

GCC

h8300

MD

next_suggestion

MPU

11,165

[ "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "sign_extend", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", ")", ")" ]

[ "(", "define_insn_and_split", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "sign_extend", ":", "SI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>" ]

LLVM

Lanai

CPP

stmt_completion

CPU

11,166

[ ",", "MachinePointerInfo", "(", "SV", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";" ]

[ "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "FI", "=", "DAG", ".", "getFrameIndex", "(", "FuncInfo", "->", "getVarArgsFrameIndex", "(", ")", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "return", "DAG", ".", "getStore", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DL", ",", "FI", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

11,167

[ ")", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", "]", ";" ]

[ "const", "unsigned", "*", "PPCInstrInfo", "::", "getLoadOpcodesForSpillArray", "(", ")", "const", "{", "static", "const", "unsigned", "OpcodesForSpill", "[", "<NUM_LIT>", "]", "[", "SOK_LastOpcodeSpill", "]", "=", "{", "{", "PPC", "::", "LWZ", ",", "PPC", "::", "LD", ",", "PPC", "::", "LFD", ",", "PPC", "::", "LFS", ",", "PPC", "::", "RESTORE_CR", ",", "PPC", "::", "RESTORE_CRBIT", ",", "PPC", "::", "LVX", ",", "PPC", "::", "LXVD2X", ",", "PPC", "::", "LXSDX", ",", "PPC", "::", "LXSSPX", ",", "PPC", "::", "RESTORE_VRSAVE", ",", "PPC", "::", "QVLFDX", ",", "PPC", "::", "QVLFSXs", ",", "PPC", "::", "QVLFDXb", ",", "PPC", "::", "SPILLTOVSR_LD", ",", "PPC", "::", "EVLDD", "}", ",", "{", "PPC", "::", "LWZ", ",", "PPC", "::", "LD", ",", "PPC", "::", "LFD", ",", "PPC", "::", "LFS", ",", "PPC", "::", "RESTORE_CR", ",", "PPC", "::", "RESTORE_CRBIT", ",", "PPC", "::", "LVX", ",", "PPC", "::", "LXV", ",", "PPC", "::", "DFLOADf64", ",", "PPC", "::", "DFLOADf32", ",", "PPC", "::", "RESTORE_VRSAVE", ",", "PPC", "::", "QVLFDX", ",", "PPC", "::", "QVLFSXs", ",", "PPC", "::", "QVLFDXb", ",", "PPC", "::", "SPILLTOVSR_LD", "}", "}", ";", "return", "OpcodesForSpill", "[", "(", "Subtarget", ".", "hasP9Vector", "(" ]

LLVM

PIC16

CPP

next_suggestion

MPU

11,168

[ "return", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "MVT", "::", "i8", ",", "Op", ".", "getOperand", "(", "MemOp", "^", "<NUM_LIT>", ")", ",", "NewVal", ")", ";" ]

[ "unsigned", "MemOp", "=", "<NUM_LIT>", ";", "if", "(", "NeedToConvertToMemOp", "(", "Op", ",", "MemOp", ",", "DAG", ")", ")", "{", "SDValue", "NewVal", "=", "ConvertToMemOperand", "(", "Op", ".", "getOperand", "(", "MemOp", ")", ",", "DAG", ",", "dl", ")", ";" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

11,169

[ "raw_ostream", "&", "O", ")", "const", "{" ]

[ "void", "HexagonInstPrinter", "::", "printUnsignedImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", "," ]

GCC

mips

MD

stmt_completion

CPU

11,170

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr" ]

LLVM

AArch64

CPP

next_suggestion

CPU

11,171

[ "if", "(", "UnscaledLdOffset", "==", "UnscaledStOffset", ")", "{" ]

[ "LoadI", "->", "eraseFromParent", "(", ")", ";", "return", "NextI", ";", "}", "BitExtMI", "=", "BuildMI", "(", "*", "LoadI", "->", "getParent", "(", ")", ",", "LoadI", ",", "LoadI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "IsStoreXReg", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "LdRt", ")", ".", "addReg", "(", "IsStoreXReg", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "add", "(", "StMO", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ")", ".", "setMIFlags", "(", "LoadI", "->", "getFlags", "(", ")", ")", ";", "}", "else", "{", "if", "(", "!", "Subtarget", "->", "isLittleEndian", "(", ")", ")", "return", "NextI", ";", "bool", "IsUnscaled", "=", "TII", "->", "isUnscaledLdSt", "(", "*", "LoadI", ")", ";", "assert", "(", "IsUnscaled", "==", "TII", "->", "isUnscaledLdSt", "(", "*", "StoreI", ")", "&&", "<STR_LIT>", "Unsupported ld/st match", "<STR_LIT>", ")", ";", "assert", "(", "LoadSize", "<=", "StoreSize", "&&", "<STR_LIT>", "Invalid load size", "<STR_LIT>", ")", ";", "int", "UnscaledLdOffset", "=", "IsUnscaled", "?", "getLdStOffsetOp", "(", "*", "LoadI", ")", ".", "getImm", "(", ")", ":", "getLdStOffsetOp", "(", "*", "LoadI", ")", ".", "getImm", "(", ")", "*", "LoadSize", ";", "int", "UnscaledStOffset", "=", "IsUnscaled", "?", "getLdStOffsetOp", "(", "*", "StoreI", ")", ".", "getImm", "(", ")", ":", "getLdStOffsetOp", "(", "*", "StoreI", ")", ".", "getImm", "(", ")", "*", "StoreSize", ";", "int", "Width", "=", "LoadSize", "*", "<NUM_LIT>", ";", "unsigned", "DestReg", "=", "IsStoreXReg", "?", "Register", "(", "TRI", "->", "getMatchingSuperReg", "(", "LdRt", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ":", "LdRt", ";", "assert", "(", "(", "UnscaledLdOffset", ">=", "UnscaledStOffset", "&&", "(", "UnscaledLdOffset", "+", "LoadSize", ")", "<=", "UnscaledStOffset", "+", "StoreSize", ")", "&&", "<STR_LIT>", "Invalid offset", "<STR_LIT>", ")", ";", "int", "Immr", "=", "<NUM_LIT>", "*", "(", "UnscaledLdOffset", "-", "UnscaledStOffset", ")", ";", "int", "Imms", "=", "Immr", "+", "Width", "-", "<NUM_LIT>", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

11,172

[ "}", "else", "CPEBB", "->", "setAlignment", "(", "getCPELogAlign", "(", "&", "*", "CPEBB", "->", "begin", "(", ")", ")", ")", ";" ]

[ "CPEMI", "->", "eraseFromParent", "(", ")", ";", "BBInfoVector", "&", "BBInfo", "=", "BBUtils", "->", "getBBInfo", "(", ")", ";", "BBUtils", "->", "adjustBBSize", "(", "CPEBB", ",", "-", "Size", ")", ";", "if", "(", "CPEBB", "->", "empty", "(", ")", ")", "{", "BBInfo", "[", "CPEBB", "->", "getNumber", "(", ")", "]", ".", "Size", "=", "<NUM_LIT>", ";", "CPEBB", "->", "setAlignment", "(", "<NUM_LIT>", ")", ";" ]

GCC

i386

CPP

stmt_completion

CPU

11,173

[ "_", "_", "mmask8", ")", "-", "<NUM_LIT>", ")", ";" ]

[ "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_vcvttph2dq256_mask", "(", "_", "_", "A", ",", "(", "_", "_", "v8si", ")", "_", "mm256_setzero_si256", "(", ")", ",", "(" ]

LLVM

Hexagon

TD

next_suggestion

DSP

11,174

[ "let", "addrMode", "=", "BaseImmOffset", ";" ]

[ "def", "L2_ploadrht_io", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pt4", ",", "IntRegs", ":", "$", "Rs32", ",", "u31_1Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_5ef37dc4", ",", "TypeV2LDST", ">", ",", "Enc_a198f6", ",", "AddrModeRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

LLVM

ARM64

CPP

next_suggestion

CPU

11,175

[ "}" ]

[ "if", "(", "Vector", ")", "{", "if", "(", "ST", "->", "hasNEON", "(", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "}", "return", "<NUM_LIT>", ";" ]

LLVM

ARM

TD

stmt_completion

CPU

11,176

[ "}", "=", "<NUM_LIT>", ";" ]

[ "class", "MVE_VCMPqqu", "<", "string", "suffix", ",", "bits", "<", "<NUM_LIT>", ">", "size", ">", ":", "MVE_VCMPqq", "<", "suffix", ",", "<NUM_LIT>", ",", "size", ",", "pred_basic_u", ">", "{", "let", "Inst", "{", "<NUM_LIT>" ]

LLVM

AArch64

TD

next_suggestion

CPU

11,177

[ "}" ]

[ "let", "ParserMatchClass", "=", "BranchTarget26Operand", ";", "let", "OperandType", "=", "<STR_LIT>", ";" ]

GCC

i386

MD

next_suggestion

CPU

11,178

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]

GCC

nios2

MD

stmt_completion

MPU

11,179

[ "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "match_parallel", "<NUM_LIT>", "<STR_LIT>", "[", "(", "return", ")", "(", "set", "(", "reg", ":", "SI", "SP_REGNO", ")", "(", "plus", ":", "SI", "(", "reg", ":", "SI", "SP_REGNO", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "reg", ":", "SI", "RA_REGNO", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>", "{", "rtx", "x", "=", "XEXP", "(", "operands" ]

GCC

aarch64

MD

next_suggestion

CPU

11,180

[ "(", "V4SF", "<STR_LIT>", ")", "(", "V2DF", "<STR_LIT>", ")", "]", ")" ]

[ "(", "V8QI", "<STR_LIT>", ")", "(", "V16QI", "<STR_LIT>", ")", "(", "V4HI", "<STR_LIT>", ")", "(", "V8HI", "<STR_LIT>", ")", "(", "V2SI", "<STR_LIT>", ")", "(", "V4SI", "<STR_LIT>", ")", "(", "V2DI", "<STR_LIT>", ")", "(", "V2SF", "<STR_LIT>", ")" ]

LLVM

PowerPC

TD

stmt_completion

CPU

11,181

[ "<NUM_LIT>", ",", "<STR_LIT>", ",", "int_ppc_qpx_qvfxxcpnmadd", ">", ";" ]

[ "def", "QVFXXCPNMADD", ":", "QPXA1_Int", "<", "<NUM_LIT>", "," ]

LLVM

X86

CPP

next_suggestion

CPU

11,182

[ "}" ]

[ "if", "(", "UseVZeroUpper", ")", "addPass", "(", "createX86IssueVZeroUpperPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createX86FixupBWInsts", "(", ")", ")", ";", "addPass", "(", "createX86PadShortFunctions", "(", ")", ")", ";", "addPass", "(", "createX86FixupLEAs", "(", ")", ")", ";", "addPass", "(", "createX86EvexToVexInsts", "(", ")", ")", ";", "}" ]

LLVM

Hexagon

TD

stmt_completion

DSP

11,183

[ "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=" ]

LLVM

SystemZ

TD

stmt_completion

CPU

11,184

[ ">", ";" ]

[ "def", "Y", ":", "StoreSIY", "<", "mnemonic", "#", "<STR_LIT>", ",", "siyOpcode", ",", "operator", ",", "imm" ]

GCC

mips

MD

next_suggestion

CPU

11,185

[ "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "]", ")" ]

[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")" ]

LLVM

ARM

CPP

program_repair

CPU

11,186

[ "<FIXS>", "<FIXE>", "<FIXS>", "addExpr", "(", "Inst", ",", "Memory", ".", "OffsetImm", ")", ";", "<FIXE>" ]

[ "return", ";", "}", "<BUGS>", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ":", "<NUM_LIT>", ";", "<BUGE>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "<BUGS>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "<BUGE>", "}", "void", "addMemImm7s4OffsetOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{" ]

LLVM

AArch64

TD

next_suggestion

CPU

11,187

[ "}" ]

[ "def", "Wrx", ":", "BaseAddSubEReg", "<", "isSub", ",", "<NUM_LIT>", ",", "GPR32sp", ",", "GPR32sp", ",", "arith_extended_reg32_i32", ",", "mnemonic", ",", "OpNode", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

mips

MD

next_suggestion

CPU

11,188

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

ARM

CPP

program_repair

CPU

11,189

[ "<FIXS>", "<STR_LIT>", "::", "<STR_LIT>", "AddSub", "=", "N", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "SUB", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "<FIXE>" ]

[ "}", "<BUGS>", "<STR_LIT>", "::", "<STR_LIT>", "AddSub", "=", "N", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ADD", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "<BUGE>", "<STR_LIT>", "::", "<STR_LIT>", "ShOpcVal", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "ShAmt", "=", "<NUM_LIT>", ";" ]

GCC

i386

CPP

stmt_completion

CPU

11,190

[ ")", "_", "_", "B", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_shldv_epi16", "(", "_", "_", "m256i", "_", "_", "A", ",", "_", "_", "mmask16", "_", "_", "B", ",", "_", "_", "m256i", "_", "_", "C", ",", "_", "_", "m256i", "_", "_", "D", ")", "{", "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_vpshldv_v16hi_mask", "(", "(", "_", "_", "v16hi", ")", "_", "_", "A", ",", "(", "_", "_", "v16hi", ")", "_", "_", "C", ",", "(", "_", "_", "v16hi", ")", "_", "_", "D", ",", "(", "_", "_", "mmask16" ]

LLVM

PowerPC

TD

stmt_completion

CPU

11,191

[ ",", "InstrItinClass", "itin", ">", ":", "I", "<", "opcode", ",", "OOL", ",", "IOL", ",", "asmstr", ",", "itin", ">", "{" ]

[ "class", "XForm_mbar", "<", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "bits", "<", "<NUM_LIT>", ">", "xo", ",", "dag", "OOL", ",", "dag", "IOL", ",", "string", "asmstr" ]

LLVM

X86

CPP

stmt_completion

CPU

11,192

[ "MODE_32BIT", ")", ";" ]

[ "static", "MCDisassembler", "*", "createX86_32Disassembler", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "return", "new", "X86Disassembler", "::", "X86GenericDisassembler", "(", "STI", "," ]

GCC

aarch64

CPP

stmt_completion

CPU

11,193

[ "_", "b", ")", ";" ]

[ "return", "_", "_", "builtin_aarch64_fcvtzshfdi", "(", "_", "_", "a", ",", "_" ]

GCC

s390

MD

stmt_completion

MPU

11,194

[ "QI", "<STR_LIT>", ")", "]", ")" ]

[ "(", "define_mode_attr", "max_uint", "[", "(", "HI", "<STR_LIT>", ")", "(" ]

LLVM

Hexagon

TD

next_suggestion

DSP

11,195

[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

11,196

[ ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCommutable", "=", "<NUM_LIT>" ]

GCC

rs6000

MD

next_suggestion

CPU

11,197

[ "[", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPECV_MTVSCR", ")", ")", "]" ]

[ "[", "(", "set", "(", "reg", ":", "SI", "VSCR_REGNO", ")", "(", "unspec_volatile", ":", "SI" ]

GCC

aarch64

CPP

program_repair

CPU

11,198

[ "<FIXS>", "or", "ig_body_cost", ",", "&", "body_cost", ",", "&", "should_disparage", ")", ";", "<FIXE>" ]

[ "<STR_LIT>", "Neoverse V1 estimate:\\n", "<STR_LIT>", ")", ";", "auto", "vf_factor", "=", "m_ops", "[", "<NUM_LIT>", "]", ".", "vf_factor", "(", ")", ";", "adjust_body_cost_sve", "(", "&", "m_ops", "[", "<NUM_LIT>", "]", ",", "scalar_cycles_per_iter", "*", "vf_factor", ",", "<BUGS>", "advsimd_cycles_per_iter", "*", "vf_factor", ",", "could_use_advsimd", ",", "or", "ig_body_cost", ",", "&", "body_cost", ",", "&", "should_disparage", ")", ";", "<BUGE>", "}", "}", "else" ]

LLVM

AArch64

CPP

program_repair

CPU

11,199

[ "<FIXS>", "assert", "(", "Subtarget", ".", "isSVEorStreamingSVEAvailable", "(", ")", "&&", "<FIXE>" ]

[ "Offset", "=", "false", ";", "}", "else", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", "||", "<STR_LIT>", "::", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "<BUGS>", "assert", "(", "Subtarget", ".", "hasSVEorSME", "(", ")", "&&", "<BUGE>", "<STR_LIT>", "Unexpected register load without SVE load instructions", "<STR_LIT>", ")", ";", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "StackID", "=", "TargetStackID", "::", "ScalableVector", ";" ]