Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
Mips
TD
stmt_completion
CPU
11,900
[ ",", "IsCommutable", ";" ]
[ "class", "FADD_W_DESC", ":", "MSA_3RF_DESC_BASE", "<", "<STR_LIT>", ",", "fadd", ",", "MSA128WOpnd", ">" ]
LLVM
Hexagon
TD
next_suggestion
DSP
11,901
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "J4_cmpgtn1_fp1_jump_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "n1Const", ":", "$", "n1", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_3d495a39", ",", "TypeCJ", ">", ",", "Enc_b909d2", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC
i386
CPP
stmt_completion
CPU
11,902
[ ")", "_", "mm512_setzero_si512", "(", ")", ",", "(", "_", "_", "mmask16", ")", "_", "_", "U", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_rorv_epi32", "(", "_", "_", "mmask16", "_", "_", "U", ",", "_", "_", "m512i", "_", "_", "A", ",", "_", "_", "m512i", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_prorvd512_mask", "(", "(", "_", "_", "v16si", ")", "_", "_", "A", ",", "(", "_", "_", "v16si", ")", "_", "_", "B", ",", "(", "_", "_", "v16si" ]
LLVM
X86
CPP
program_repair
CPU
11,903
[ "<FIXS>", "case", "X86", "::", "LCMPXCHG16B_NO_RBX", ":", "{", "const", "X86RegisterInfo", "*", "TRI", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "Register", "BasePtr", "=", "TRI", "->", "getBaseRegister", "(", ")", ";", "X86AddressMode", "AM", "=", "getAddressFromInstr", "(", "&", "MI", ",", "<NUM_LIT>", ")", ";", "if", "(", "TRI", "->", "hasBasePointer", "(", "*", "MF", ")", "&&", "(", "BasePtr", "==", "X86", "::", "RBX", "||", "BasePtr", "==", "X86", "::", "EBX", ")", ")", "{", "if", "(", "!", "BB", "->", "isLiveIn", "(", "BasePtr", ")", ")", "BB", "->", "addLiveIn", "(", "BasePtr", ")", ";", "Register", "SaveRBX", "=", "MF", "->", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "X86", "::", "GR64RegClass", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "SaveRBX", ")", ".", "addReg", "(", "X86", "::", "RBX", ")", ";", "Register", "Dst", "=", "MF", "->", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "X86", "::", "GR64RegClass", ")", ";", "addFullAddress", "(", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "LCMPXCHG16B_SAVE_RBX", ")", ",", "Dst", ")", ",", "AM", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "X86", "::", "AddrNumOperands", ")", ")", ".", "addReg", "(", "SaveRBX", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "X86", "::", "RBX", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "X86", "::", "AddrNumOperands", ")", ")", ";", "addFullAddress", "(", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "LCMPXCHG16B", ")", ")", ",", "AM", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "<FIXE>" ]
[ "return", "BB", ";", "}", "<BUGS>", "case", "X86", "::", "LCMPXCHG16B", ":", "return", "BB", ";", "case", "X86", "::", "LCMPXCHG16B_SAVE_RBX", ":", "{", "if", "(", "!", "BB", "->", "isLiveIn", "(", "X86", "::", "RBX", ")", ")", "BB", "->", "addLiveIn", "(", "X86", "::", "RBX", ")", ";", "<BUGE>", "return", "BB", ";", "}", "case", "X86", "::", "MWAITX", ":", "{" ]
GCC
arm
MD
stmt_completion
CPU
11,904
[ ")", ")", ")", ")" ]
[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "ior", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "and", "(", "match_test", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")" ]
GCC
c6x
CPP
program_repair
VLIW
11,905
[ "<FIXS>", "if", "(", "!", "single_succ_p", "(", "entry_bb", ")", "||", "vec_safe_length", "(", "loop", "->", "incoming", ")", ">", "<NUM_LIT>", ")", "<FIXE>" ]
[ "seq", "=", "get_insns", "(", ")", ";", "<BUGS>", "if", "(", "!", "single_succ_p", "(", "entry_bb", ")", "||", "VEC_length", "(", "edge", ",", "loop", "->", "incoming", ")", ">", "<NUM_LIT>", ")", "<BUGE>", "{", "basic_block", "new", "_", "bb", ";", "edge", "e", ";" ]
LLVM
X86
CPP
next_suggestion
CPU
11,906
[ "}" ]
[ "static", "SDValue", "combineFaddFsub", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "const", "X86Subtarget", "&", "Subtarget", ")", "{", "if", "(", "SDValue", "HOp", "=", "combineToHorizontalAddSub", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "HOp", ";", "return", "SDValue", "(", ")", ";" ]
LLVM
OR1K
CPP
code_generation
CPU
11,907
[ "SDValue", "OR1KTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "BR_CC", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ConstantPool", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GlobalAddress", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BlockAddress", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "JumpTable", ":", "return", "LowerJumpTable", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SELECT_CC", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VASTART", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "DYNAMIC_STACKALLOC", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "CTTZ", ":", "return", "LowerCTTZ", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "CTTZ_ZERO_UNDEF", ":", "return", "LowerCTTZ_ZERO_UNDEF", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "CTLZ", ":", "case", "ISD", "::", "CTLZ_ZERO_UNDEF", ":", "return", "LowerCTLZ", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "RETURNADDR", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FRAMEADDR", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "unimplemented operand", "<STR_LIT>", ")", ";", "}", "}" ]
[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]
LLVM
X86
TD
next_suggestion
CPU
11,908
[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]
[ "def", ":", "WriteRes", "<", "WriteVecExtractSt", ",", "[", "SKXPort4", ",", "SKXPort5", ",", "SKXPort237", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";" ]
GCC
cr16
MD
stmt_completion
MPU
11,909
[ "<STR_LIT>", ")" ]
[ "(", "define_expand", "<STR_LIT>", "[", "(", "parallel", "[", "(", "call", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>" ]
LLVM
AArch64
CPP
stmt_completion
CPU
11,910
[ "::", "VK_AARCH64_DTPREL_G0", ",", "AArch64MCExpr", "::", "VK_AARCH64_GOTTPREL_G1", ",", "AArch64MCExpr", "::", "VK_AARCH64_TPREL_G2", ",", "AArch64MCExpr", "::", "VK_AARCH64_TPREL_G1", ",", "AArch64MCExpr", "::", "VK_AARCH64_TPREL_G0", ",", "}", ";" ]
[ "AArch64MCExpr", "::", "VK_AARCH64_SABS_G0", ",", "AArch64MCExpr", "::", "VK_AARCH64_SABS_G1", ",", "AArch64MCExpr", "::", "VK_AARCH64_SABS_G2", ",", "AArch64MCExpr", "::", "VK_AARCH64_DTPREL_G2", ",", "AArch64MCExpr", "::", "VK_AARCH64_DTPREL_G1", ",", "AArch64MCExpr" ]
GCC
c6x
CPP
code_generation
VLIW
11,911
[ "static", "bool", "c6x_return_in_msb", "(", "const_tree", "valtype", ")", "{", "HOST_WIDE_INT", "size", "=", "int_size_in_bytes", "(", "valtype", ")", ";", "return", "TARGET_BIG_ENDIAN", "&&", "AGGREGATE_TYPE_P", "(", "valtype", ")", "&&", "size", "==", "<NUM_LIT>", ";", "}" ]
[ "Values", "which", "must", "be", "returned", "in", "the", "most-significant", "end", "of", "the", "return", "register", "." ]
LLVM
X86
CPP
stmt_completion
CPU
11,912
[ "MachineFunctionPass", "(", "ID", ")", "{" ]
[ "X86CmovConverterPass", "(", ")", ":" ]
LLVM
ARM64
CPP
stmt_completion
CPU
11,913
[ ")", ";" ]
[ "void", "ARM64InstPrinter", "::", "printHexImm", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo" ]
LLVM
Hexagon
TD
stmt_completion
DSP
11,914
[ "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "DoubleWordAccess", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits" ]
LLVM
AArch64
CPP
next_suggestion
CPU
11,915
[ "CurDAG", "->", "RemoveDeadNode", "(", "N", ")", ";" ]
[ "SDNode", "*", "CmpSwap", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "SDLoc", "(", "N", ")", ",", "CurDAG", "->", "getVTList", "(", "RegTy", ",", "MVT", "::", "i32", ",", "MVT", "::", "Other", ")", ",", "Ops", ")", ";", "MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", "->", "allocateMemRefsArray", "(", "<NUM_LIT>", ")", ";", "MemOp", "[", "<NUM_LIT>", "]", "=", "cast", "<", "MemSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "CmpSwap", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "<NUM_LIT>", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "CmpSwap", ",", "<NUM_LIT>", ")", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "CmpSwap", ",", "<NUM_LIT>", ")", ")", ";" ]
GCC
mips
CPP
code_generation
CPU
11,916
[ "static", "unsigned", "int", "mips_multi_last_index", "(", "void", ")", "{", "return", "mips_multi_members", ".", "length", "(", ")", "-", "<NUM_LIT>", ";", "}" ]
[ "Return", "the", "index", "of", "the", "last", "member", "of", "the", "current", "multi-insn", "sequence", "." ]
LLVM
VE
CPP
stmt_completion
CPU
11,917
[ "Val", ")", ")", "{" ]
[ "inline", "static", "bool", "isMImmVal", "(", "uint64_t", "Val", ")", "{", "if", "(", "Val", "==", "<NUM_LIT>", ")", "{", "return", "true", ";", "}", "if", "(", "isMask_64", "(" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
11,918
[ "}" ]
[ "const", "uint32_t", "*", "SIRegisterInfo", "::", "getAllVGPRRegMask", "(", ")", "const", "{", "return", "CSR_AMDGPU_AllVGPRs_RegMask", ";" ]
LLVM
ARM
CPP
stmt_completion
CPU
11,919
[ "isSPVFP", ")", ";" ]
[ "return", "false", ";", "}", "unsigned", "char", "Imm8", "=", "insn", "&", "<NUM_LIT>", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "SubMode", ",", "Imm8", ")", ")", ")", ";", "int64_t", "CondVal", "=", "insn", ">>", "<STR_LIT>", "::", "<STR_LIT>", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "CondVal", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "CondVal", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "ARM", "::", "CPSR", ")", ")", ";", "OpIdx", "+=", "<NUM_LIT>", ";", "bool", "isSPVFP", "=", "(", "Opcode", "==", "ARM", "::", "VLDMS", "||", "Opcode", "==", "ARM", "::", "VLDMS_UPD", "||", "Opcode", "==", "ARM", "::", "VSTMS", "||", "Opcode", "==", "ARM", "::", "VSTMS_UPD", ")", "?", "true", ":", "false", ";", "unsigned", "RegClassID", "=", "isSPVFP", "?", "ARM", "::", "SPRRegClassID", ":", "ARM", "::", "DPRRegClassID", ";", "unsigned", "RegD", "=", "decodeVFPRd", "(", "insn", "," ]
GCC
xtensa
CPP
next_suggestion
MPU
11,920
[ "return", "expand_simple_binop", "(", "SImode", ",", "ASHIFT", ",", "val", ",", "count", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";" ]
[ "static", "inline", "rtx", "xtensa_expand_mask_and_shift", "(", "rtx", "val", ",", "machine_mode", "mode", ",", "rtx", "count", ")", "{", "val", "=", "expand_simple_binop", "(", "SImode", ",", "AND", ",", "val", ",", "GEN_INT", "(", "GET_MODE_MASK", "(", "mode", ")", ")", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";" ]
LLVM
MCS51
CPP
code_generation
MPU
11,921
[ "SDValue", "MCS51TargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", ",", "const", "SDLoc", "&", "dl", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "if", "(", "CallConv", "==", "CallingConv", "::", "MCS51_BUILTIN", ")", "{", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "RetCC_MCS51_BUILTIN", ")", ";", "}", "else", "{", "analyzeReturnValues", "(", "Outs", ",", "CCInfo", ")", ";", "}", "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "RetOps", "(", "<NUM_LIT>", ",", "Chain", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RVLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", "Can only return in registers!", "<STR_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "OutVals", "[", "i", "]", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "getAttributes", "(", ")", ".", "hasAttribute", "(", "AttributeList", "::", "FunctionIndex", ",", "Attribute", "::", "Naked", ")", ")", "{", "return", "Chain", ";", "}", "const", "MCS51MachineFunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "MCS51MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "RetOpc", "=", "AFI", "->", "isInterruptOrSignalHandler", "(", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "RetOps", "[", "<NUM_LIT>", "]", "=", "Chain", ";", "if", "(", "Flag", ".", "getNode", "(", ")", ")", "{", "RetOps", ".", "push_back", "(", "Flag", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "RetOpc", ",", "dl", ",", "MVT", "::", "Other", ",", "RetOps", ")", ";", "}" ]
[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]
GCC
arm
MD
next_suggestion
CPU
11,922
[ "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ashiftrt", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
arm
MD
program_repair
CPU
11,923
[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>" ]
[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", ")", "(", "define_insn", "<STR_LIT>" ]
GCC
i386
CPP
next_suggestion
CPU
11,924
[ "}" ]
[ "insn", "=", "get_ready_element", "(", "n_ready", ")", ";", "insn_size", "=", "ix86_min_insn_size", "(", "insn", ")", ";", "if", "(", "(", "!", "first_cycle_insn_p", "&&", "insn_size", ">", "core2i7_secondary_decoder_max_insn_size", ")", "||", "data", "->", "ifetch_block_len", "+", "insn_size", ">", "core2i7_ifetch_block_size", "||", "data", "->", "ifetch_block_n_insns", "+", "<NUM_LIT>", ">", "core2i7_ifetch_block_max_insns", ")", "{", "ready_try", "[", "n_ready", "]", "=", "<NUM_LIT>", ";", "if", "(", "data", "->", "ready_try_change", ")", "bitmap_set_bit", "(", "data", "->", "ready_try_change", ",", "n_ready", ")", ";" ]
GCC
arm
CPP
next_suggestion
CPU
11,925
[ "}" ]
[ "_", "_", "rv", ".", "_", "_", "o", "=", "_", "_", "builtin_neon_vld3di", "(", "(", "const", "_", "_", "builtin_neon_di", "*", ")", "_", "_", "a", ")", ";", "return", "_", "_", "rv", ".", "_", "_", "i", ";" ]
LLVM
AArch64
CPP
stmt_completion
CPU
11,926
[ "replaceAllUsesWith", "(", "SubVec", ")", ";" ]
[ "auto", "FirstGather", "=", "cast", "<", "IntrinsicInst", ">", "(", "Gathers", "[", "<NUM_LIT>", "]", ")", ";", "const", "DataLayout", "&", "DL", "=", "FirstGather", "->", "getModule", "(", ")", "->", "getDataLayout", "(", ")", ";", "VectorType", "*", "VecTy", "=", "dyn_cast", "<", "VectorType", ">", "(", "FirstGather", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "VecTy", ")", "return", "false", ";", "switch", "(", "Factor", ")", "{", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "break", ";", "default", ":", "return", "false", ";", "}", "if", "(", "!", "Subtarget", "->", "hasSVE", "(", ")", "||", "!", "VecTy", "->", "isScalable", "(", ")", ")", "return", "false", ";", "if", "(", "!", "TTI", "->", "isTypeLegal", "(", "VecTy", ")", ")", "return", "false", ";", "if", "(", "(", "VecTy", "->", "getNumElements", "(", ")", "==", "<NUM_LIT>", ")", "&&", "VecTy", "->", "getElementType", "(", ")", "->", "isFloatTy", "(", ")", ")", "return", "false", ";", "Type", "*", "EltTy", "=", "VecTy", "->", "getElementType", "(", ")", ";", "if", "(", "EltTy", "->", "isPointerTy", "(", ")", ")", "VecTy", "=", "VectorType", "::", "get", "(", "DL", ".", "getIntPtrType", "(", "EltTy", ")", ",", "VecTy", "->", "getElementCount", "(", ")", ")", ";", "Type", "*", "Tys", "=", "{", "VecTy", "}", ";", "static", "const", "Intrinsic", "::", "ID", "LoadInts", "[", "<NUM_LIT>", "]", "=", "{", "Intrinsic", "::", "aarch64_sve_ld2", ",", "Intrinsic", "::", "aarch64_sve_ld3", ",", "Intrinsic", "::", "aarch64_sve_ld4", "}", ";", "bool", "IsNativeStride", "=", "(", "Factor", "<=", "<NUM_LIT>", ")", ";", "auto", "FactorIdx", "=", "IsNativeStride", "?", "Factor", ":", "Factor", "/", "<NUM_LIT>", ";", "Function", "*", "LdNFunc", "=", "Intrinsic", "::", "getDeclaration", "(", "FirstGather", "->", "getModule", "(", ")", ",", "LoadInts", "[", "FactorIdx", "-", "<NUM_LIT>", "]", ",", "Tys", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "ReplaceNode", ")", ";", "auto", "Addrs", "=", "FirstGather", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "FirstAddr", "=", "Builder", ".", "CreateExtractElement", "(", "Addrs", ",", "Builder", ".", "getInt32", "(", "<NUM_LIT>", ")", ")", ";", "auto", "PtrType", "=", "VecTy", "->", "getPointerTo", "(", ")", ";", "auto", "Ptr", "=", "Builder", ".", "CreateBitCast", "(", "FirstAddr", ",", "PtrType", ")", ";", "CallInst", "*", "LdN", ",", "*", "LdN2", ";", "if", "(", "!", "IsNativeStride", ")", "{", "Value", "*", "Pred", "=", "FirstGather", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "ZipPredLo", ",", "*", "ZipPredHi", ";", "std", "::", "tie", "(", "ZipPredLo", ",", "ZipPredHi", ")", "=", "getZip", "(", "Pred", ",", "Pred", ",", "Builder", ")", ";", "Value", "*", "Ops", "[", "]", "=", "{", "ZipPredLo", ",", "Ptr", "}", ";", "LdN", "=", "Builder", ".", "CreateCall", "(", "LdNFunc", ",", "Ops", ",", "<STR_LIT>", "ldN", "<STR_LIT>", ")", ";", "auto", "Ptr2", "=", "Builder", ".", "CreateGEP", "(", "Ptr", ",", "Builder", ".", "getInt64", "(", "Factor", "/", "<NUM_LIT>", ")", ")", ";", "Value", "*", "Ops2", "[", "]", "=", "{", "ZipPredHi", ",", "Ptr2", "}", ";", "LdN2", "=", "Builder", ".", "CreateCall", "(", "LdNFunc", ",", "Ops2", ",", "<STR_LIT>", "ldN", "<STR_LIT>", ")", ";", "}", "else", "{", "Value", "*", "Ops", "[", "]", "=", "{", "FirstGather", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Ptr", "}", ";", "LdN", "=", "Builder", ".", "CreateCall", "(", "LdNFunc", ",", "Ops", ",", "<STR_LIT>", "ldN", "<STR_LIT>", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Gathers", ".", "size", "(", ")", ";", "i", "++", ")", "{", "if", "(", "!", "IsNativeStride", "&&", "i", ">=", "Factor", "/", "<NUM_LIT>", ")", "break", ";", "auto", "Gather1", "=", "Gathers", "[", "i", "]", ";", "auto", "Gather2", "=", "IsNativeStride", "?", "nullptr", ":", "Gathers", "[", "Factor", "/", "<NUM_LIT>", "+", "i", "]", ";", "auto", "ActiveGather", "=", "Gather1", "?", "Gather1", ":", "Gather2", ";", "if", "(", "!", "ActiveGather", ")", "continue", ";", "auto", "II", "=", "cast", "<", "IntrinsicInst", ">", "(", "ActiveGather", ")", ";", "assert", "(", "(", "II", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "FirstGather", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "<STR_LIT>", "Expected gathers to have the same predicate arguments", "<STR_LIT>", ")", ";", "Value", "*", "SubVec", "=", "Builder", ".", "CreateExtractValue", "(", "LdN", ",", "i", ")", ";", "if", "(", "EltTy", "->", "isPointerTy", "(", ")", ")", "SubVec", "=", "Builder", ".", "CreateIntToPtr", "(", "SubVec", ",", "II", "->", "getType", "(", ")", ")", ";", "if", "(", "IsNativeStride", ")", "ActiveGather", "->" ]
GCC
arm
MD
stmt_completion
CPU
11,927
[ "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "and", "(" ]
LLVM
Hexagon
CPP
code_generation
DSP
11,928
[ "int", "HexagonDAGToDAGISel", "::", "getHeight", "(", "SDNode", "*", "N", ")", "{", "if", "(", "!", "isOpcodeHandled", "(", "N", ")", ")", "return", "<NUM_LIT>", ";", "assert", "(", "RootWeights", ".", "count", "(", "N", ")", "&&", "RootWeights", "[", "N", "]", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", "Cannot query height of unvisited/RAUW'd node!", "<STR_LIT>", ")", ";", "return", "RootHeights", "[", "N", "]", ";", "}" ]
[ "The", "height", ",", "in", "the", "dependence", "graph", ",", "for", "a", "node", "." ]
LLVM
Hexagon
TD
next_suggestion
DSP
11,929
[ "}" ]
[ "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "Constraints", "=", "<STR_LIT>", ";" ]
LLVM
SIC
CPP
stmt_completion
CPU
11,930
[ "FI", ")", "const", "{" ]
[ "bool", "isOutArgFI", "(", "int" ]
GCC
aarch64
MD
stmt_completion
CPU
11,931
[ ")", "]" ]
[ "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "CRYPTO_SHA512", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM
AArch64
TD
next_suggestion
CPU
11,932
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "idx", "{", "<NUM_LIT>", "}", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "idx", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "idx", "{", "<NUM_LIT>", "}", ";" ]
GCC
pa
MD
next_suggestion
CPU
11,933
[ "(", "set", "(", "match_dup", "<NUM_LIT>", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "mem", ":", "QI", "(", "plus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC
mips
MD
next_suggestion
CPU
11,934
[ "<STR_LIT>", ")" ]
[ "(", "plus", ":", "SI", "(", "mult", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "SI", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "match_scratch", ":", "SI", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "match_scratch", ":", "SI", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "mult", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]" ]
GCC
i386
CPP
stmt_completion
CPU
11,935
[ "_", "_", "A", ")", ";" ]
[ "return", "(", "_", "_", "m256", ")", "_", "_", "builtin_ia32_vcvtph2ps256", "(", "(", "_", "_", "v8hi", ")" ]
LLVM
Hexagon
TD
next_suggestion
DSP
11,936
[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]
[ "def", "A2_psubtnew", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_05c070ec", ",", "TypeALU32_3op", ">", ",", "Enc_9b0bc1", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";" ]
LLVM
BPF
CPP
stmt_completion
Virtual ISA
11,937
[ "(", "TM", ")", ";" ]
[ "const", "BPFTargetMachine", "&", "getTargetMachine", "(", ")", "{", "return", "static_cast", "<", "const", "BPFTargetMachine", "&", ">" ]
GCC
s390
MD
stmt_completion
MPU
11,938
[ "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>" ]
GCC
s390
CPP
stmt_completion
MPU
11,939
[ "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";" ]
[ "register", "union", "double_long", "dl1", ";", "register", "int", "exp", ";", "register", "UDItype_x", "l", ";", "dl1", ".", "d", "=", "a1", ";", "if", "(", "!", "EXPD", "(", "dl1", ")", "||", "SIGND", "(", "dl1", ")", ")", "return", "<NUM_LIT>", ";", "exp", "=", "EXPD", "(", "dl1", ")", "-", "EXCESSD", "-", "<NUM_LIT>", ";", "if", "(", "exp", "<", "-" ]
GCC
arm
MD
stmt_completion
CPU
11,940
[ ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "VMMX", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "minus", ":", "VMMX", "(", "match_operand", ":", "VMMX", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VMMX", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM
SystemZ
CPP
stmt_completion
CPU
11,941
[ "::", "<STR_LIT>", ";" ]
[ "if", "(", "CmpOp0", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "AND", ")", "return", ";", "SDValue", "AndOp0", "=", "CmpOp0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "AndOp1", "=", "CmpOp0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "ConstantSDNode", "*", "Mask", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "AndOp1", ".", "getNode", "(", ")", ")", ";", "if", "(", "!", "Mask", ")", "return", ";", "uint64_t", "MaskVal", "=", "Mask", "->", "getZExtValue", "(", ")", ";", "unsigned", "BitSize", "=", "CmpOp0", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "unsigned", "NewCCMask", ",", "ShiftVal", ";", "if", "(", "ICmpType", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "AndOp0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SHL", "&&", "isSimpleShift", "(", "AndOp0", ",", "ShiftVal", ")", "&&", "(", "NewCCMask", "=", "getTestUnderMaskCond", "(", "BitSize", ",", "CCMask", ",", "MaskVal", ">>", "ShiftVal", ",", "CmpVal", ">>", "ShiftVal", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ")", "{", "AndOp0", "=", "AndOp0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "AndOp1", "=", "DAG", ".", "getConstant", "(", "MaskVal", ">>", "ShiftVal", ",", "AndOp0", ".", "getValueType", "(", ")", ")", ";", "}", "else", "if", "(", "ICmpType", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "AndOp0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SRL", "&&", "isSimpleShift", "(", "AndOp0", ",", "ShiftVal", ")", "&&", "(", "NewCCMask", "=", "getTestUnderMaskCond", "(", "BitSize", ",", "CCMask", ",", "MaskVal", "<<", "ShiftVal", ",", "CmpVal", "<<", "ShiftVal", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ")", "{", "AndOp0", "=", "AndOp0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "AndOp1", "=", "DAG", ".", "getConstant", "(", "MaskVal", "<<", "ShiftVal", ",", "AndOp0", ".", "getValueType", "(", ")", ")", ";", "}", "else", "{", "NewCCMask", "=", "getTestUnderMaskCond", "(", "BitSize", ",", "CCMask", ",", "MaskVal", ",", "CmpVal", ",", "ICmpType", ")", ";", "if", "(", "!", "NewCCMask", ")", "return", ";", "}", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "CmpOp0", "=", "AndOp0", ";", "CmpOp1", "=", "AndOp1", ";", "ICmpType", "=", "(", "bool", "(", "NewCCMask", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "!=", "bool", "(", "NewCCMask", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "CCValid", "=", "<STR_LIT>" ]
GCC
rs6000
MD
stmt_completion
CPU
11,942
[ ":", "P", "(", "match_dup", "<NUM_LIT>", ")", ")" ]
[ "<STR_LIT>", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "plus", ":", "P", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "reg", ":", "P", "CA_REGNO", ")", "(", "ne", ":", "P", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", ")", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "plus", ":", "P", "(", "plus", ":", "P", "(", "not" ]
LLVM
AArch64
TD
next_suggestion
CPU
11,943
[ "}" ]
[ "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "AddSubImmNegOperand", ";", "let", "MIOperandInfo", "=", "(", "ops", "i32imm", ",", "i32imm", ")", ";" ]
LLVM
SystemZ
CPP
next_suggestion
CPU
11,944
[ "SDValue", "MemOps", "[", "<STR_LIT>", "::", "<STR_LIT>", "]", ";" ]
[ "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "MVT", "::", "i32", "||", "VA", ".", "getLocVT", "(", ")", "==", "MVT", "::", "f32", ")", "FIN", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "PtrVT", ",", "FIN", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getLoad", "(", "LocVT", ",", "DL", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ")", ";", "}", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "Indirect", ")", "{", "InVals", ".", "push_back", "(", "DAG", ".", "getLoad", "(", "VA", ".", "getValVT", "(", ")", ",", "DL", ",", "Chain", ",", "ArgValue", ",", "MachinePointerInfo", "(", ")", ")", ")", ";", "unsigned", "ArgIndex", "=", "Ins", "[", "I", "]", ".", "OrigArgIndex", ";", "assert", "(", "Ins", "[", "I", "]", ".", "PartOffset", "==", "<NUM_LIT>", ")", ";", "while", "(", "I", "+", "<NUM_LIT>", "!=", "E", "&&", "Ins", "[", "I", "+", "<NUM_LIT>", "]", ".", "OrigArgIndex", "==", "ArgIndex", ")", "{", "CCValAssign", "&", "PartVA", "=", "ArgLocs", "[", "I", "+", "<NUM_LIT>", "]", ";", "unsigned", "PartOffset", "=", "Ins", "[", "I", "+", "<NUM_LIT>", "]", ".", "PartOffset", ";", "SDValue", "Address", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "PtrVT", ",", "ArgValue", ",", "DAG", ".", "getIntPtrConstant", "(", "PartOffset", ",", "DL", ")", ")", ";", "InVals", ".", "push_back", "(", "DAG", ".", "getLoad", "(", "PartVA", ".", "getValVT", "(", ")", ",", "DL", ",", "Chain", ",", "Address", ",", "MachinePointerInfo", "(", ")", ")", ")", ";", "++", "I", ";", "}", "}", "else", "InVals", ".", "push_back", "(", "convertLocVTToValVT", "(", "DAG", ",", "DL", ",", "VA", ",", "Chain", ",", "ArgValue", ")", ")", ";", "}", "if", "(", "IsVarArg", "&&", "Subtarget", ".", "isTargetELF", "(", ")", ")", "{", "FuncInfo", "->", "setVarArgsFirstGPR", "(", "NumFixedGPRs", ")", ";", "FuncInfo", "->", "setVarArgsFirstFPR", "(", "NumFixedFPRs", ")", ";", "int64_t", "StackSize", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "FuncInfo", "->", "setVarArgsFrameIndex", "(", "MFI", ".", "CreateFixedObject", "(", "<NUM_LIT>", ",", "StackSize", ",", "true", ")", ")", ";", "int64_t", "RegSaveOffset", "=", "-", "<STR_LIT>", "::", "<STR_LIT>", "+", "TFL", "->", "getRegSpillOffset", "(", "MF", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", "-", "<NUM_LIT>", ";", "unsigned", "RegSaveIndex", "=", "MFI", ".", "CreateFixedObject", "(", "<NUM_LIT>", ",", "RegSaveOffset", ",", "true", ")", ";", "FuncInfo", "->", "setRegSaveFrameIndex", "(", "RegSaveIndex", ")", ";", "if", "(", "NumFixedFPRs", "<", "<STR_LIT>", "::", "<STR_LIT>", "&&", "!", "useSoftFloat", "(", ")", ")", "{" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
11,945
[ ";" ]
[ "HaveCall", "=", "true", ";", "copyFeaturesToFunction", "(", "F", ",", "*", "Callee", ",", "NeedQueuePtr", ")", ";", "Changed", "=", "true", ";", "}", "else", "{", "bool", "NonKernelOnly", "=", "false", ";", "StringRef", "AttrName", "=", "intrinsicToAttrName", "(", "IID", ",", "NonKernelOnly", ",", "NeedQueuePtr", ")", ";", "if", "(", "!", "AttrName", ".", "empty", "(", ")", "&&", "(", "IsFunc", "||", "!", "NonKernelOnly", ")", ")", "{", "F", ".", "addFnAttr", "(", "AttrName", ")", ";", "Changed", "=", "true", ";", "}", "}", "}", "if", "(", "NeedQueuePtr", "||", "HasApertureRegs", ")", "continue", ";", "if", "(", "const", "AddrSpaceCastInst", "*", "ASC", "=", "dyn_cast", "<", "AddrSpaceCastInst", ">", "(", "&", "I", ")", ")", "{", "if", "(", "castRequiresQueuePtr", "(", "ASC", ")", ")", "{", "NeedQueuePtr", "=", "true", ";", "continue", ";", "}", "}", "for", "(", "const", "Use", "&", "U", ":", "I", ".", "operands", "(", ")", ")", "{", "const", "auto", "*", "OpC", "=", "dyn_cast", "<", "Constant", ">", "(", "U", ")", ";", "if", "(", "!", "OpC", ")", "continue", ";", "if", "(", "visitConstantExprsRecursively", "(", "OpC", ",", "ConstantExprVisited", ")", ")", "{", "NeedQueuePtr", "=", "true", ";", "break", ";", "}", "}", "}", "}", "if", "(", "NeedQueuePtr", ")", "{", "F", ".", "addFnAttr", "(", "<STR_LIT>", "amdgpu-queue-ptr", "<STR_LIT>", ")", ";", "Changed", "=", "true", ";", "}", "if", "(", "HasFlat", "&&", "!", "IsFunc", "&&", "HaveCall", ")", "{", "F", ".", "addFnAttr", "(", "<STR_LIT>", "amdgpu-flat-scratch", "<STR_LIT>", ")", ";", "Changed", "=", "true", ";", "}", "return", "Changed" ]
GCC
microblaze
MD
next_suggestion
MPU
11,946
[ "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq", "(", "symbol_ref", "<STR_LIT>", ")", "(", "const_int", "MB_PIPE_5", ")", ")", ")" ]
LLVM
PIC16
CPP
stmt_completion
MPU
11,947
[ ";" ]
[ "return", "TmpSize" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
11,948
[ "return", "Res", ";" ]
[ "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Mask", ";", "for", "(", "unsigned", "K", "=", "Idx", ";", "K", "<", "(", "Idx", "+", "NumElts", ")", ";", "++", "K", ")", "Mask", ".", "push_back", "(", "K", ")", ";", "Res", "=", "B", ".", "CreateShuffleVector", "(", "Inc", ",", "Mask", ",", "NewValName", ")", ";", "}", "else", "Res", "=", "B", ".", "CreateExtractElement", "(", "Inc", ",", "Idx", ",", "NewValName", ")", ";" ]
GCC
i386
MD
next_suggestion
CPU
11,949
[ "<STR_LIT>" ]
[ "[", "(", "set", "(", "match_operand", ":", "V8QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "umin", ":", "V8QI", "(", "match_operand", ":", "V8QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V8QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
GCC
rs6000
CPP
next_suggestion
CPU
11,950
[ "unsigned", "int", "reduc_factor", "=", "m_reduc_factor", ">", "<NUM_LIT>", "?", "m_reduc_factor", ":", "<NUM_LIT>", ";" ]
[ "unsigned", "int", "rs6000_cost_data", "::", "determine_suggested_unroll_factor", "(", "loop_vec_info", "loop_vinfo", ")", "{", "class", "loop", "*", "loop", "=", "LOOP_VINFO_LOOP", "(", "loop_vinfo", ")", ";", "if", "(", "loop", "->", "unroll", "==", "<NUM_LIT>", "||", "(", "OPTION_SET_P", "(", "flag_unroll_loops", ")", "&&", "!", "flag_unroll_loops", ")", "||", "(", "OPTION_SET_P", "(", "flag_unroll_all_loops", ")", "&&", "!", "flag_unroll_all_loops", ")", ")", "return", "<NUM_LIT>", ";", "unsigned", "int", "nstmts_nonldst", "=", "m_nstmts", "-", "m_nloads", "-", "m_nstores", ";", "if", "(", "nstmts_nonldst", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";" ]
LLVM
PowerPC
CPP
next_suggestion
CPU
11,951
[ "Changed", "=", "removeSwaps", "(", ")", ";" ]
[ "bool", "Changed", "=", "false", ";", "initialize", "(", "MF", ")", ";", "if", "(", "gatherVectorInstructions", "(", ")", ")", "{", "formWebs", "(", ")", ";", "recordUnoptimizableWebs", "(", ")", ";", "markSwapsForRemoval", "(", ")", ";" ]
LLVM
AArch64
TD
stmt_completion
CPU
11,952
[ ",", "MADDXrrr", ">", ";" ]
[ "def", ":", "MulAccumXAlias", "<", "<STR_LIT>" ]
GCC
alpha
MD
stmt_completion
MPU
11,953
[ ")", "]", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ior", ":", "I48MODE", "(", "not", ":", "I48MODE", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM
X86
CPP
next_suggestion
CPU
11,954
[ "else", "if", "(", "CC", "!=", "MemOpCC", ")", "SkipGroup", "=", "true", ";" ]
[ "for", "(", "auto", "&", "I", ":", "*", "MBB", ")", "{", "if", "(", "I", ".", "isDebugInstr", "(", ")", ")", "continue", ";", "X86", "::", "CondCode", "CC", "=", "X86", "::", "getCondFromCMov", "(", "I", ")", ";", "if", "(", "CC", "!=", "X86", "::", "COND_INVALID", "&&", "!", "I", ".", "getFlag", "(", "MachineInstr", "::", "MIFlag", "::", "Unpredictable", ")", "&&", "(", "IncludeLoads", "||", "!", "I", ".", "mayLoad", "(", ")", ")", ")", "{", "if", "(", "Group", ".", "empty", "(", ")", ")", "{", "FirstCC", "=", "CC", ";", "FirstOppCC", "=", "X86", "::", "GetOppositeBranchCondition", "(", "CC", ")", ";", "MemOpCC", "=", "X86", "::", "COND_INVALID", ";", "FoundNonCMOVInst", "=", "false", ";", "SkipGroup", "=", "false", ";", "}", "Group", ".", "push_back", "(", "&", "I", ")", ";", "if", "(", "FoundNonCMOVInst", "||", "(", "CC", "!=", "FirstCC", "&&", "CC", "!=", "FirstOppCC", ")", ")", "SkipGroup", "=", "true", ";", "if", "(", "I", ".", "mayLoad", "(", ")", ")", "{", "if", "(", "MemOpCC", "==", "X86", "::", "COND_INVALID", ")", "MemOpCC", "=", "CC", ";" ]
LLVM
X86
CPP
program_repair
CPU
11,955
[ "<FIXS>", "return", "fastEmitInst_extractsubreg", "(", "MVT", "::", "i8", ",", "SrcReg", ",", "true", ",", "<FIXE>", "<FIXS>", "return", "fastEmitInst_extractsubreg", "(", "MVT", "::", "i16", ",", "SrcReg", ",", "true", ",", "<FIXE>" ]
[ "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected value type", "<STR_LIT>", ")", ";", "case", "MVT", "::", "i1", ":", "case", "MVT", "::", "i8", ":", "<BUGS>", "return", "fastEmitInst_extractsubreg", "(", "MVT", "::", "i8", ",", "SrcReg", ",", "true", ",", "<BUGE>", "X86", "::", "sub_8bit", ")", ";", "case", "MVT", "::", "i16", ":", "<BUGS>", "return", "fastEmitInst_extractsubreg", "(", "MVT", "::", "i16", ",", "SrcReg", ",", "true", ",", "<BUGE>", "X86", "::", "sub_16bit", ")", ";", "case", "MVT", "::", "i32", ":", "return", "SrcReg", ";" ]
LLVM
MSP430
CPP
next_suggestion
MPU
11,956
[ "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";" ]
[ "unsigned", "MSP430RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";" ]
LLVM
SystemZ
CPP
stmt_completion
CPU
11,957
[ ",", "ShiftVal", ")", "&&", "(", "NewCCMask", "=", "getTestUnderMaskCond", "(", "BitSize", ",", "NewC", ".", "CCMask", ",", "MaskVal", "<<", "ShiftVal", ",", "CmpVal", "<<", "ShiftVal", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ")", "{" ]
[ "if", "(", "C", ".", "Op0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "AND", ")", "{", "NewC", ".", "Op0", "=", "C", ".", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "NewC", ".", "Op1", "=", "C", ".", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Mask", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "NewC", ".", "Op1", ")", ";", "if", "(", "!", "Mask", ")", "return", ";", "MaskVal", "=", "Mask", "->", "getZExtValue", "(", ")", ";", "}", "else", "{", "if", "(", "NewC", ".", "Op0", ".", "getValueType", "(", ")", "!=", "MVT", "::", "i64", "||", "NewC", ".", "CCMask", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "NewC", ".", "CCMask", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "NewC", ".", "ICmpType", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", ";", "if", "(", "NewC", ".", "CCMask", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "NewC", ".", "CCMask", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "if", "(", "CmpVal", "==", "uint64_t", "(", "-", "<NUM_LIT>", ")", ")", "return", ";", "CmpVal", "+=", "<NUM_LIT>", ";", "NewC", ".", "CCMask", "^=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "MaskVal", "=", "-", "(", "CmpVal", "&", "-", "CmpVal", ")", ";", "NewC", ".", "ICmpType", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "unsigned", "BitSize", "=", "NewC", ".", "Op0", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "unsigned", "NewCCMask", ",", "ShiftVal", ";", "if", "(", "NewC", ".", "ICmpType", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "NewC", ".", "Op0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SHL", "&&", "isSimpleShift", "(", "NewC", ".", "Op0", ",", "ShiftVal", ")", "&&", "(", "NewCCMask", "=", "getTestUnderMaskCond", "(", "BitSize", ",", "NewC", ".", "CCMask", ",", "MaskVal", ">>", "ShiftVal", ",", "CmpVal", ">>", "ShiftVal", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ")", "{", "NewC", ".", "Op0", "=", "NewC", ".", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MaskVal", ">>=", "ShiftVal", ";", "}", "else", "if", "(", "NewC", ".", "ICmpType", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "NewC", ".", "Op0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SRL", "&&", "isSimpleShift", "(", "NewC", ".", "Op0" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
11,958
[ "unsigned", "Element", "=", "Const", "->", "getZExtValue", "(", ")", ";" ]
[ "break", ";", "}", "case", "ISD", "::", "FP_TO_SINT", ":", "{", "SDValue", "FNeg", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "FNeg", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "FNEG", ")", "{", "return", "SDValue", "(", ")", ";", "}", "SDValue", "SelectCC", "=", "FNeg", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "SelectCC", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "SELECT_CC", "||", "SelectCC", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "!=", "MVT", "::", "f32", "||", "SelectCC", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "!=", "MVT", "::", "f32", "||", "!", "isHWTrueValue", "(", "SelectCC", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "||", "!", "isHWFalseValue", "(", "SelectCC", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "return", "SDValue", "(", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "ISD", "::", "SELECT_CC", ",", "DL", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "SelectCC", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "SelectCC", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "-", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ",", "SelectCC", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "}", "case", "ISD", "::", "INSERT_VECTOR_ELT", ":", "{", "SDValue", "InVec", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "InVal", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "EltNo", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "InVal", ".", "isUndef", "(", ")", ")", "return", "InVec", ";", "EVT", "VT", "=", "InVec", ".", "getValueType", "(", ")", ";", "if", "(", "!", "isOperationLegal", "(", "ISD", "::", "BUILD_VECTOR", ",", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "EltNo", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Elt", "=", "cast", "<", "ConstantSDNode", ">", "(", "EltNo", ")", "->", "getZExtValue", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "if", "(", "InVec", ".", "getOpcode", "(", ")", "==", "ISD", "::", "BUILD_VECTOR", ")", "{", "Ops", ".", "append", "(", "InVec", ".", "getNode", "(", ")", "->", "op_begin", "(", ")", ",", "InVec", ".", "getNode", "(", ")", "->", "op_end", "(", ")", ")", ";", "}", "else", "if", "(", "InVec", ".", "isUndef", "(", ")", ")", "{", "unsigned", "NElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "Ops", ".", "append", "(", "NElts", ",", "DAG", ".", "getUNDEF", "(", "InVal", ".", "getValueType", "(", ")", ")", ")", ";", "}", "else", "{", "return", "SDValue", "(", ")", ";", "}", "if", "(", "Elt", "<", "Ops", ".", "size", "(", ")", ")", "{", "EVT", "OpVT", "=", "Ops", "[", "<NUM_LIT>", "]", ".", "getValueType", "(", ")", ";", "if", "(", "InVal", ".", "getValueType", "(", ")", "!=", "OpVT", ")", "InVal", "=", "OpVT", ".", "bitsGT", "(", "InVal", ".", "getValueType", "(", ")", ")", "?", "DAG", ".", "getNode", "(", "ISD", "::", "ANY_EXTEND", ",", "DL", ",", "OpVT", ",", "InVal", ")", ":", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "DL", ",", "OpVT", ",", "InVal", ")", ";", "Ops", "[", "Elt", "]", "=", "InVal", ";", "}", "return", "DAG", ".", "getBuildVector", "(", "VT", ",", "DL", ",", "Ops", ")", ";", "}", "case", "ISD", "::", "EXTRACT_VECTOR_ELT", ":", "{", "SDValue", "Arg", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Arg", ".", "getOpcode", "(", ")", "==", "ISD", "::", "BUILD_VECTOR", ")", "{", "if", "(", "ConstantSDNode", "*", "Const", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "unsigned", "Element", "=", "Const", "->", "getZExtValue", "(", ")", ";", "return", "Arg", "->", "getOperand", "(", "Element", ")", ";", "}", "}", "if", "(", "Arg", ".", "getOpcode", "(", ")", "==", "ISD", "::", "BITCAST", "&&", "Arg", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "BUILD_VECTOR", "&&", "(", "Arg", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", "==", "Arg", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ")", ")", "{", "if", "(", "ConstantSDNode", "*", "Const", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{" ]
LLVM
Mips
CPP
next_suggestion
CPU
11,959
[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Reg", ")", ")", ";" ]
[ "Reg", "=", "getReg", "(", "Decoder", ",", "Mips", "::", "GPR32RegClassID", ",", "Reg", ")", ";", "Base", "=", "getReg", "(", "Decoder", ",", "Mips", "::", "GPR32RegClassID", ",", "Base", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "Mips", "::", "SC", ")", "{" ]
LLVM
X86
TD
program_repair
CPU
11,960
[ "<FIXS>", "defm", "Z", ":", "avx512_shift_packed", "opc", ",", "OpNode", ",", "MRMr", ",", "MRMm", ",", "OpcodeStr", ",", "itins", ",", "v64i8_info", ">", ",", "EVEX_V512", ";", "<FIXE>" ]
[ "Format", "MRMm", ",", "string", "OpcodeStr", ",", "OpndItins", "itins", ",", "Predicate", "prd", ">", "{", "let", "Predicates", "=", "[", "prd", "]", "in", "<BUGS>", "defm", "Z512", ":", "avx512_shift_packed", "opc", ",", "OpNode", ",", "MRMr", ",", "MRMm", ",", "OpcodeStr", ",", "itins", ",", "v64i8_info", ">", ",", "EVEX_V512", ";", "<BUGE>", "let", "Predicates", "=", "[", "prd", ",", "HasVLX", "]", "in", "{", "defm", "Z256", ":", "avx512_shift_packed", "opc", ",", "OpNode", ",", "MRMr", ",", "MRMm", ",", "OpcodeStr", ",", "itins", ",", "v32i8x_info", ">", ",", "EVEX_V256", ";" ]
GCC
i386
MD
stmt_completion
CPU
11,961
[ ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V2DI", "[", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_AESENCLAST", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
LLVM
Hexagon
TD
stmt_completion
DSP
11,962
[ ";" ]
[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>" ]
GCC
rs6000
CPP
code_generation
CPU
11,963
[ "static", "void", "rs6000_set_current_function", "(", "tree", "fndecl", ")", "{", "if", "(", "TARGET_DEBUG_TARGET", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", "\\n==================== rs6000_set_current_function", "<STR_LIT>", ")", ";", "if", "(", "fndecl", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ", fndecl %s (%p)", "<STR_LIT>", ",", "(", "DECL_NAME", "(", "fndecl", ")", "?", "IDENTIFIER_POINTER", "(", "DECL_NAME", "(", "fndecl", ")", ")", ":", "<STR_LIT>", "<unknown>", "<STR_LIT>", ")", ",", "(", "void", "*", ")", "fndecl", ")", ";", "if", "(", "rs6000_previous_fndecl", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ", prev_fndecl (%p)", "<STR_LIT>", ",", "(", "void", "*", ")", "rs6000_previous_fndecl", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "}", "if", "(", "fndecl", "==", "rs6000_previous_fndecl", ")", "return", ";", "tree", "old_tree", ";", "if", "(", "rs6000_previous_fndecl", "==", "NULL_TREE", ")", "old_tree", "=", "target_option_current_node", ";", "else", "if", "(", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "rs6000_previous_fndecl", ")", ")", "old_tree", "=", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "rs6000_previous_fndecl", ")", ";", "else", "old_tree", "=", "target_option_default_node", ";", "tree", "new", "_", "tree", ";", "if", "(", "fndecl", "==", "NULL_TREE", ")", "{", "if", "(", "old_tree", "!=", "target_option_current_node", ")", "new", "_", "tree", "=", "target_option_current_node", ";", "else", "new", "_", "tree", "=", "NULL_TREE", ";", "}", "else", "{", "new", "_", "tree", "=", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "fndecl", ")", ";", "if", "(", "new", "_", "tree", "==", "NULL_TREE", ")", "new", "_", "tree", "=", "target_option_default_node", ";", "}", "if", "(", "TARGET_DEBUG_TARGET", ")", "{", "if", "(", "new", "_", "tree", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", "\\nnew fndecl target specific options:\\n", "<STR_LIT>", ")", ";", "debug_tree", "(", "new", "_", "tree", ")", ";", "}", "if", "(", "old_tree", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", "\\nold fndecl target specific options:\\n", "<STR_LIT>", ")", ";", "debug_tree", "(", "old_tree", ")", ";", "}", "if", "(", "old_tree", "!=", "NULL_TREE", "||", "new", "_", "tree", "!=", "NULL_TREE", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", "--------------------\\n", "<STR_LIT>", ")", ";", "}", "if", "(", "new", "_", "tree", "&&", "old_tree", "!=", "new", "_", "tree", ")", "rs6000_activate_target_options", "(", "new", "_", "tree", ")", ";", "if", "(", "fndecl", ")", "rs6000_previous_fndecl", "=", "fndecl", ";", "}" ]
[ "Establish", "appropriate", "back-end", "context", "for", "processing", "the", "function", "FNDECL", ".", "The", "argument", "might", "be", "NULL", "to", "indicate", "processing", "at", "top", "level", ",", "outside", "of", "any", "function", "scope", "." ]
LLVM
PowerPC
TD
stmt_completion
CPU
11,964
[ "rS", ",", "iaddroff", ":", "$", "ptroff", ",", "$", "ptrreg", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "pre_store", "i32", ":", "$", "rS", ",", "iPTR", ":", "$", "ptrreg", ",", "iaddroff", ":", "$", "ptroff", ")", ",", "(", "STWU", "$" ]
GCC
arm
MD
next_suggestion
CPU
11,965
[ "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "and", ":", "SI", "(", "not", ":", "SI" ]
[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "and", ":", "SI", "(", "not", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")" ]
GCC
sparc
MD
program_repair
CPU
11,966
[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]
[ "UNSPEC_PDISTN", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>" ]
LLVM
PIC16
CPP
next_suggestion
MPU
11,967
[ "else", "return", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "Tys", ",", "NewVal", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]
[ "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "i8", ",", "MVT", "::", "Flag", ")", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SUBE", ")", "return", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "Tys", ",", "NewVal", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]
LLVM
AArch64
CPP
next_suggestion
CPU
11,968
[ "addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";" ]
[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "ShiftedVal", "->", "second", ")", ")", ";", "}", "else", "if", "(", "isShiftedImm", "(", ")", ")", "{", "addExpr", "(", "Inst", ",", "getShiftedImmVal", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "getShiftedImmShift", "(", ")", ")", ")", ";", "}", "else", "{" ]
LLVM
Xtensa
CPP
next_suggestion
MPU
11,969
[ "}" ]
[ "const", "XtensaSubtarget", "*", "XtensaTargetMachine", "::", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";" ]
GCC
avr
CPP
program_repair
MPU
11,970
[ "<FIXS>", "avr_memory_move_cost", "(", "machine_mode", "mode", ",", "reg_class_t", ",", "bool", ")", "<FIXE>" ]
[ "static", "int", "<BUGS>", "avr_memory_move_cost", "(", "machine_mode", "mode", ",", "reg_class_t", "rclass", "ATTRIBUTE_UNUSED", ",", "bool", "in", "ATTRIBUTE_UNUSED", ")", "<BUGE>", "{", "return", "(", "mode", "==", "QImode", "?", "<NUM_LIT>", ":", "mode", "==", "HImode", "?", "<NUM_LIT>" ]
GCC
arm
CPP
stmt_completion
CPU
11,971
[ "o", ";", "}", "_", "_", "bu", "=", "{", "_", "_", "b", "}", ";" ]
[ "union", "{", "poly64x2x4_t", "_", "_", "i", ";", "_", "_", "builtin_neon_xi", "_", "_" ]
GCC
cris
CPP
stmt_completion
MPU
11,972
[ ")", ";" ]
[ "return", "cris_function_arg_1", "(", "ca", ",", "arg", ",", "false" ]
GCC
i386
CPP
code_generation
CPU
11,973
[ "static", "tree", "make_dispatcher_decl", "(", "const", "tree", "decl", ")", "{", "tree", "func_decl", ";", "char", "*", "func_name", ";", "tree", "fn_type", ",", "func_type", ";", "bool", "is_uniq", "=", "false", ";", "if", "(", "TREE_PUBLIC", "(", "decl", ")", "==", "<NUM_LIT>", ")", "is_uniq", "=", "true", ";", "func_name", "=", "make_name", "(", "decl", ",", "<STR_LIT>", "ifunc", "<STR_LIT>", ",", "is_uniq", ")", ";", "fn_type", "=", "TREE_TYPE", "(", "decl", ")", ";", "func_type", "=", "build_function_type", "(", "TREE_TYPE", "(", "fn_type", ")", ",", "TYPE_ARG_TYPES", "(", "fn_type", ")", ")", ";", "func_decl", "=", "build_fn_decl", "(", "func_name", ",", "func_type", ")", ";", "XDELETEVEC", "(", "func_name", ")", ";", "TREE_USED", "(", "func_decl", ")", "=", "<NUM_LIT>", ";", "DECL_CONTEXT", "(", "func_decl", ")", "=", "NULL_TREE", ";", "DECL_INITIAL", "(", "func_decl", ")", "=", "error_mark_node", ";", "DECL_ARTIFICIAL", "(", "func_decl", ")", "=", "<NUM_LIT>", ";", "DECL_EXTERNAL", "(", "func_decl", ")", "=", "<NUM_LIT>", ";", "TREE_PUBLIC", "(", "func_decl", ")", "=", "<NUM_LIT>", ";", "return", "func_decl", ";", "}" ]
[ "Make", "a", "dispatcher", "declaration", "for", "the", "multi-versioned", "function", "DECL", ".", "Calls", "to", "DECL", "function", "will", "be", "replaced", "with", "calls", "to", "the", "dispatcher", "by", "the", "front-end", ".", "Return", "the", "decl", "created", "." ]
LLVM
ARM
TD
stmt_completion
CPU
11,974
[ "WriteVLD4", "]", ">", ";" ]
[ "def", "VLD2q32PseudoWB_fixed", ":", "VLDQQWBfixedPseudo", "<", "IIC_VLD2x2u", ">", ",", "Sched", "<", "[" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
11,975
[ "B", ".", "buildInstr", "(", "Opc", ")", ".", "addDef", "(", "DefRegs", "[", "<NUM_LIT>", "]", ")", ".", "addUse", "(", "Src0Regs", "[", "<NUM_LIT>", "]", ")", ".", "addUse", "(", "Src1Regs", "[", "<NUM_LIT>", "]", ")", ";" ]
[ "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "MRI", ".", "getType", "(", "DstReg", ")", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", ")", "break", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "DefRegs", "(", "OpdMapper", ".", "getVRegs", "(", "<NUM_LIT>", ")", ")", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "Src0Regs", "(", "OpdMapper", ".", "getVRegs", "(", "<NUM_LIT>", ")", ")", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "Src1Regs", "(", "OpdMapper", ".", "getVRegs", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "DefRegs", ".", "empty", "(", ")", ")", "{", "assert", "(", "Src0Regs", ".", "empty", "(", ")", "&&", "Src1Regs", ".", "empty", "(", ")", ")", ";", "break", ";", "}", "assert", "(", "DefRegs", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", ";", "assert", "(", "Src0Regs", ".", "size", "(", ")", "==", "Src1Regs", ".", "size", "(", ")", "&&", "(", "Src0Regs", ".", "empty", "(", ")", "||", "Src0Regs", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", ")", ";", "MachineIRBuilder", "B", "(", "MI", ")", ";", "if", "(", "Src0Regs", ".", "empty", "(", ")", ")", "split64BitValueForMapping", "(", "B", ",", "Src0Regs", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "Src1Regs", ".", "empty", "(", ")", ")", "split64BitValueForMapping", "(", "B", ",", "Src1Regs", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";" ]
LLVM
AArch64
CPP
next_suggestion
CPU
11,976
[ "}" ]
[ "void", "setOutliningStyle", "(", "std", "::", "string", "Style", ")", "{", "OutliningStyle", "=", "Style", ";" ]
GCC
v850
MD
next_suggestion
MPU
11,977
[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ashift", ":", "SI" ]
LLVM
MSP430
TD
stmt_completion
MPU
11,978
[ "<", "<NUM_LIT>", ">", ";" ]
[ "def", "SrcMem", ":", "SourceMode" ]
LLVM
Hexagon
TD
next_suggestion
DSP
11,979
[ "}" ]
[ "def", "A2_sxtw", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_0ae0825c", ",", "TypeS_2op", ">", ",", "Enc_3a3d62", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
ARM
CPP
stmt_completion
CPU
11,980
[ "(", ")", "==", "MVT", "::", "f64", ")", ";" ]
[ "SDValue", "Dest", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "MVT", "::", "i32", ")", "{", "SDValue", "ARMCC", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "ARM", "::", "CPSR", ",", "MVT", "::", "i32", ")", ";", "SDValue", "Cmp", "=", "getARMCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "ARMCC", ",", "DAG", ",", "ST", "->", "isThumb1Only", "(", ")", ",", "dl", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "Chain", ",", "Dest", ",", "ARMCC", ",", "CCR", ",", "Cmp", ")", ";", "}", "assert", "(", "LHS", ".", "getValueType", "(", ")", "==", "MVT", "::", "f32", "||", "LHS", ".", "getValueType" ]
LLVM
MBlaze
CPP
stmt_completion
MPU
11,981
[ "::", "Plus", ":" ]
[ "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "const", "MCExpr", "*", "EVal", ";", "switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{", "default", ":", "return", "<NUM_LIT>", ";", "case", "AsmToken", "::", "LParen", ":", "case", "AsmToken" ]
LLVM
M68k
CPP
stmt_completion
MPU
11,982
[ "Count", ";" ]
[ "M68k", "::", "CondCode", "CC", "=", "(", "M68k", "::", "CondCode", ")", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ";", "unsigned", "Opc", "=", "GetCondBranchFromCond", "(", "CC", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "++", "Count", ";", "if", "(", "!", "FallThru", ")", "{", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "M68k", "::", "BRA8", ")", ")", ".", "addMBB", "(", "FBB", ")", ";", "++", "Count", ";", "}", "return" ]
LLVM
AArch64
TD
program_repair
CPU
11,983
[ "<FIXS>", ":", "A64InstRdnm", "outs", ",", "ins", ",", "asmstr", ",", "patterns", ",", "itin", ">", "{", "<FIXE>" ]
[ "class", "A64I_logicalshift", "bit", "sf", ",", "bits", "<NUM_LIT>", ">", "opc", ",", "bits", "<NUM_LIT>", ">", "shift", ",", "bit", "N", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asmstr", ",", "list", "dag", ">", "patterns", ",", "InstrItinClass", "itin", ">", "<BUGS>", ":", "A64InstRdnm", "outs", ",", "ins", ",", "asmstr", ",", "patterns", ",", "itin", ">", "{", "<BUGE>", "bits", "<NUM_LIT>", ">", "Imm6", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "sf", ";" ]
LLVM
ARM
CPP
stmt_completion
CPU
11,984
[ "<STR_LIT>", "||", "Memory", ".", "ShiftImm", "!=", "shift", ")", ")", "return", "false", ";" ]
[ "if", "(", "!", "isMVEMem", "(", ")", "||", "Memory", ".", "OffsetImm", "!=", "<NUM_LIT>", "||", "Memory", ".", "Alignment", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "ARMMCRegisterClasses", "[", "ARM", "::", "GPRnopcRegClassID", "]", ".", "contains", "(", "Memory", ".", "BaseRegNum", ")", ")", "return", "false", ";", "if", "(", "!", "ARMMCRegisterClasses", "[", "ARM", "::", "MQPRRegClassID", "]", ".", "contains", "(", "Memory", ".", "OffsetRegNum", ")", ")", "return", "false", ";", "if", "(", "shift", "==", "<NUM_LIT>", "&&", "Memory", ".", "ShiftType", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "shift", ">", "<NUM_LIT>", "&&", "(", "Memory", ".", "ShiftType", "!=", "<STR_LIT>", "::" ]
LLVM
X86
CPP
stmt_completion
CPU
11,985
[ ";" ]
[ "bool", "hasVPCLMULQDQ", "(", ")", "const", "{", "return", "HasVPCLMULQDQ" ]
GCC
h8300
MD
stmt_completion
MPU
11,986
[ ")", ")", ")", "]" ]
[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "SI", "(", "sign_extend", ":", "SI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "sign_extend", ":", "SI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
mips
MD
stmt_completion
CPU
11,987
[ "<STR_LIT>", ")", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
11,988
[ "}" ]
[ "uint32_t", "LHSVal", ",", "RHSVal", ";", "if", "(", "getConstantValue", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "LHSVal", ")", "&&", "getConstantValue", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "RHSVal", ")", ")", "{", "SDLoc", "SL", "(", "N", ")", ";", "uint32_t", "K", "=", "Negate", "?", "(", "-", "LHSVal", "&", "<NUM_LIT>", ")", "|", "(", "-", "RHSVal", "<<", "<NUM_LIT>", ")", ":", "(", "LHSVal", "&", "<NUM_LIT>", ")", "|", "(", "RHSVal", "<<", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getMachineNode", "(", "AMDGPU", "::", "S_MOV_B32", ",", "SL", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getTargetConstant", "(", "K", ",", "SL", ",", "MVT", "::", "i32", ")", ")", ";", "}", "return", "nullptr", ";" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
11,989
[ "}" ]
[ "void", "setTIDReg", "(", "unsigned", "Reg", ")", "{", "TIDReg", "=", "Reg", ";" ]
LLVM
ARM
CPP
stmt_completion
CPU
11,990
[ "Ops", ")", ")", ";" ]
[ "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "i", ")", ")", ";", "uint32_t", "RotValue", "=", "GetCMulRotation", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "CurDAG", "->", "getTargetConstant", "(", "RotValue", ",", "Loc", ",", "MVT", "::", "i32", ")", ")", ";", "if", "(", "Predicated", ")", "AddMVEPredicateToOps", "(", "Ops", ",", "Loc", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "else", "AddEmptyMVEPredicateToOps", "(", "Ops", ",", "Loc", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "uint16_t", "Opcode", "=", "SelectFPOpcode", "(", "VT", ",", "OpcodeF16", ",", "OpcodeF32", ")", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opcode", ",", "N", "->", "getVTList", "(", ")", ",", "makeArrayRef", "(" ]
LLVM
X86
CPP
stmt_completion
CPU
11,991
[ "Y", "(", "TheX86_64Target", ")", ";" ]
[ "RegisterAsmParser", "<", "X86_32ATTAsmParser", ">", "X", "(", "TheX86_32Target", ")", ";", "RegisterAsmParser", "<", "X86_64ATTAsmParser", ">" ]
GCC
avr
CPP
next_suggestion
MPU
11,992
[ "}" ]
[ "*", "len", "=", "<NUM_LIT>", ";", "return", "(", "<STR_LIT>", "mov __tmp_reg__,%A0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov %A0,%B0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "lsl __tmp_reg__", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "rol %A0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbc %B0,%B0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "lsl __tmp_reg__", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "rol %A0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "rol %B0", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "*", "len", "=", "<NUM_LIT>", ";", "return", "(", "<STR_LIT>", "lsl %A0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov %A0,%B0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "rol %A0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbc %B0,%B0", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "{", "int", "reg0", "=", "true_regnum", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "int", "reg1", "=", "true_regnum", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "reg0", "==", "reg1", ")", "return", "*", "len", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "mov %A0,%B0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "lsl %B0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbc %B0,%B0", "<STR_LIT>", ")", ";", "else", "return", "*", "len", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "mov %A0,%B1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "clr %B0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbrc %A0,7", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "dec %B0", "<STR_LIT>", ")", ";", "}", "case", "<NUM_LIT>", ":", "*", "len", "=", "<NUM_LIT>", ";", "return", "(", "<STR_LIT>", "mov %A0,%B0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "lsl %B0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbc %B0,%B0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "asr %A0", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "*", "len", "=", "<NUM_LIT>", ";", "return", "(", "<STR_LIT>", "mov %A0,%B0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "lsl %B0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbc %B0,%B0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "asr %A0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "asr %A0", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "if", "(", "AVR_HAVE_MUL", "&&", "ldi_ok", ")", "{", "*", "len", "=", "<NUM_LIT>", ";", "return", "(", "<STR_LIT>", "ldi %A0,0x20", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "muls %B0,%A0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov %A0,r1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbc %B0,%B0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "clr __zero_reg__", "<STR_LIT>", ")", ";", "}", "if", "(", "optimize_size", "&&", "scratch", ")", "break", ";", "*", "len", "=", "<NUM_LIT>", ";", "return", "(", "<STR_LIT>", "mov %A0,%B0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "lsl %B0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbc %B0,%B0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "asr %A0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "asr %A0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "asr %A0", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "if", "(", "AVR_HAVE_MUL", "&&", "ldi_ok", ")", "{", "*", "len", "=", "<NUM_LIT>", ";", "return", "(", "<STR_LIT>", "ldi %A0,0x10", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "muls %B0,%A0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov %A0,r1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbc %B0,%B0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "clr __zero_reg__", "<STR_LIT>", ")", ";", "}", "if", "(", "optimize_size", "&&", "scratch", ")", "break", ";", "*", "len", "=", "<NUM_LIT>", ";", "return", "(", "<STR_LIT>", "mov %A0,%B0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "lsl %B0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbc %B0,%B0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "asr %A0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "asr %A0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "asr %A0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "asr %A0", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "if", "(", "AVR_HAVE_MUL", "&&", "ldi_ok", ")", "{", "*", "len", "=", "<NUM_LIT>", ";", "return", "(", "<STR_LIT>", "ldi %A0,0x08", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "muls %B0,%A0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov %A0,r1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbc %B0,%B0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "clr __zero_reg__", "<STR_LIT>", ")", ";", "}", "if", "(", "optimize_size", ")", "break", ";", "*", "len", "=", "<NUM_LIT>", ";", "return", "(", "<STR_LIT>", "mov %A0,%B0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "lsl %B0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbc %B0,%B0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "asr %A0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "asr %A0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "asr %A0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "asr %A0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "asr %A0", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "*", "len", "=", "<NUM_LIT>", ";", "return", "(", "<STR_LIT>", "lsl %B0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbc %A0,%A0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "lsl %B0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov %B0,%A0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "rol %A0", "<STR_LIT>", ")", ";", "default", ":", "if", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "<", "<NUM_LIT>", ")", "break", ";", "case", "<NUM_LIT>", ":", "return", "*", "len", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "lsl %B0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbc %A0,%A0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov %B0,%A0", "<STR_LIT>", ")", ";", "}", "len", "=", "t", ";" ]
LLVM
Mips
CPP
next_suggestion
CPU
11,993
[ "}" ]
[ "unsigned", "Offset", "=", "BBInfo", "[", "i", "-", "<NUM_LIT>", "]", ".", "Offset", "+", "BBInfo", "[", "i", "-", "<NUM_LIT>", "]", ".", "Size", ";", "BBInfo", "[", "i", "]", ".", "Offset", "=", "Offset", ";" ]
GCC
mips
MD
next_suggestion
CPU
11,994
[ "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM
X86
TD
stmt_completion
CPU
11,995
[ "<NUM_LIT>", ">", "]", ">", ";" ]
[ "def", "SDTX86Wrapper", ":", "SDTypeProfile", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "[", "SDTCisSameAs", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ",", "SDTCisPtrTy", "<" ]
LLVM
PowerPC
CPP
stmt_completion
CPU
11,996
[ "TwoPairs", ")", "{" ]
[ "if", "(", "TwoPairs", ")", "Offset", "=", "IsLittleEndian", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "else", "Offset", "=", "IsLittleEndian", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "Register", "Reg", "=", "(", "SrcReg", ">", "PPC", "::", "VSRp15", ")", "?", "PPC", "::", "V0", "+", "(", "SrcReg", "-", "PPC", "::", "VSRp16", ")", "*", "<NUM_LIT>", ":", "PPC", "::", "VSL0", "+", "(", "SrcReg", "-", "PPC", "::", "VSRp0", ")", "*", "<NUM_LIT>", ";", "addFrameReference", "(", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "TII", ".", "get", "(", "PPC", "::", "STXV", ")", ")", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "IsKilled", ")", ")", ",", "FrameIndex", ",", "Offset", ")", ";", "Offset", "+=", "IsLittleEndian", "?", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "addFrameReference", "(", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "TII", ".", "get", "(", "PPC", "::", "STXV", ")", ")", ".", "addReg", "(", "Reg", "+", "<NUM_LIT>", ",", "getKillRegState", "(", "IsKilled", ")", ")", ",", "FrameIndex", ",", "Offset", ")", ";", "if", "(" ]
GCC
i386
CPP
code_generation
CPU
11,997
[ "int", "ix86_return_pops_args", "(", "tree", "fundecl", ",", "tree", "funtype", ",", "int", "size", ")", "{", "int", "rtd", "=", "TARGET_RTD", "&&", "(", "!", "fundecl", "||", "TREE_CODE", "(", "fundecl", ")", "!=", "IDENTIFIER_NODE", ")", ";", "if", "(", "!", "lookup_attribute", "(", "<STR_LIT>", "cdecl", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "funtype", ")", ")", ")", "{", "if", "(", "lookup_attribute", "(", "<STR_LIT>", "stdcall", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "funtype", ")", ")", "||", "lookup_attribute", "(", "<STR_LIT>", "fastcall", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "funtype", ")", ")", ")", "rtd", "=", "<NUM_LIT>", ";", "if", "(", "rtd", "&&", "(", "TYPE_ARG_TYPES", "(", "funtype", ")", "==", "NULL_TREE", "||", "(", "TREE_VALUE", "(", "tree_last", "(", "TYPE_ARG_TYPES", "(", "funtype", ")", ")", ")", "==", "void_type_node", ")", ")", ")", "return", "size", ";", "}", "if", "(", "aggregate_value_p", "(", "TREE_TYPE", "(", "funtype", ")", ",", "fundecl", ")", "&&", "!", "TARGET_64BIT", "&&", "!", "KEEP_AGGREGATE_RETURN_POINTER", ")", "{", "int", "nregs", "=", "ix86_function_regparm", "(", "funtype", ",", "fundecl", ")", ";", "if", "(", "!", "nregs", ")", "return", "GET_MODE_SIZE", "(", "Pmode", ")", ";", "}", "return", "<NUM_LIT>", ";", "}" ]
[ "Value", "is", "the", "number", "of", "bytes", "of", "arguments", "automatically", "popped", "when", "returning", "from", "a", "subroutine", "call", ".", "FUNDECL", "is", "the", "declaration", "node", "of", "the", "function", "(", "as", "a", "tree", ")", ",", "FUNTYPE", "is", "the", "data", "type", "of", "the", "function", "(", "as", "a", "tree", ")", ",", "or", "for", "a", "library", "call", "it", "is", "an", "identifier", "node", "for", "the", "subroutine", "name", ".", "SIZE", "is", "the", "number", "of", "bytes", "of", "arguments", "passed", "on", "the", "stack", ".", "On", "the", "80386", ",", "the", "RTD", "insn", "may", "be", "used", "to", "pop", "them", "if", "the", "number", "of", "args", "is", "fixed", ",", "but", "if", "the", "number", "is", "variable", "then", "the", "caller", "must", "pop", "them", "all", ".", "RTD", "ca", "n't", "be", "used", "for", "library", "calls", "now", "because", "the", "library", "is", "compiled", "with", "the", "Unix", "compiler", ".", "Use", "of", "RTD", "is", "a", "selectable", "option", ",", "since", "it", "is", "incompatible", "with", "standard", "Unix", "calling", "sequences", ".", "If", "the", "option", "is", "not", "selected", ",", "the", "caller", "must", "always", "pop", "the", "args", ".", "The", "attribute", "stdcall", "is", "equivalent", "to", "RTD", "on", "a", "per", "module", "basis", "." ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
11,998
[ "::", "V_ASHR_I64_e64", ":" ]
[ "case", "AMDGPU", "::", "V_LSHRREV_B64_e64_gfx12", ":", "case", "AMDGPU", "::", "V_LSHR_B64_e64", ":", "case", "AMDGPU", "::", "V_ASHRREV_I64_e64", ":", "case", "AMDGPU", "::", "V_ASHRREV_I64_gfx10", ":", "case", "AMDGPU", "::", "V_ASHRREV_I64_e64_gfx11", ":", "case", "AMDGPU", "::", "V_ASHRREV_I64_e64_gfx12", ":", "case", "AMDGPU" ]
LLVM
XCore
CPP
next_suggestion
MPU
11,999
[ "}" ]
[ "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", ".", "getJumpTableInfo", "(", ")", ";", "SDValue", "TargetJT", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "MVT", "::", "i32", ")", ";", "unsigned", "NumEntries", "=", "MJTI", "->", "getJumpTables", "(", ")", "[", "JTI", "]", ".", "MBBs", ".", "size", "(", ")", ";", "if", "(", "NumEntries", "<=", "<NUM_LIT>", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "Chain", ",", "TargetJT", ",", "Index", ")", ";", "}", "assert", "(", "(", "NumEntries", ">>", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";", "SDValue", "ScaledIndex", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SHL", ",", "dl", ",", "MVT", "::", "i32", ",", "Index", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "Chain", ",", "TargetJT", ",", "ScaledIndex", ")", ";" ]