Kant1/French_Wikiversity_articles · Datasets at Hugging Face

text stringlengths 0 7.83k
donne :
formula_3
Exercices.
Exercice 1.
Utiliser les relations algébriques pour simplifier les équations suivantes et réaliser la synthèse en ET-NON.
formula_4
formula_5
formula_6
formula_7
formula_8
formula_9
Exercice 2.
Complémenter puis simplifier
formula_10
formula_11



Logique (sciences de l'ingénieur)/Exercices/TD6

Les simplifications dans le cas des sorties multiples sont encore plus complexes. Nous n'allons pas aborder ce problème de front mais plutôt des problèmes périphériques.
Du demi-additionneur à l'additionneur 1 bit.
Ce problème est abordé en détail ici : additionneur.
Remarquons comme indiqué par la figure suivante que le schéma de l'additionneur est obtenu en n'utilisant pas les regroupements optimaux dans le tableau de Karnaugh. C’est une propriété des circuits à sorties multiples : la simplification ne consiste pas à simplifier chacune des sorties séparément. Mais nous ne traiterons pas ce problème dans le cas général ici.
Exercice 1.
Implanter l'additionneur avec des OU exclusifs et des ET-NON seulement.
Écrire la table de vérité d’un soustracteur (3 entrées : A, B et Ci et deux sorties D et Co). Le soustracteur sort sur en complément à deux (Co, D) = A - B - Ci.
Implanter ce soustracteur avec des OU exclusifs et des ET-NON seulement.
Implanter un circuit qui fait soit une addition soit une soustraction avec une entrée de sélection.
De l'addition à 1 bit à l'addition à n bits.
Ce problème est abordé en détail dans l’article déjà cité : Additionneur.
Exercice 2.
Quel est le temps de propagation de l'additionneur si un additionneur a lui-même un temps de propagation tp=10 ns
Arithmétique et VHDL.
L'additionneur ci-dessus peut être facilement décrit en VHDL :
En écrivant cela, on n'a aucune indication sur la façon dont il sera implanté : cela dépendra du compilateur VHDL.
Codes et transcodage.
Code de Gray.
Le code Gray est une code ayant une propriété particulière intéressante : il n'y a qu'une variable qui change lorsque l’on passe d’une valeur à une valeur contiguë.
Remarque : Les entités en VHDL pour entrées et sorties multiples sont plutôt déclarées sous la forme :
Exercice 3.
On a besoin d’un circuit combinatoire pour transcoder le code binaire en code Gray. Trouver les formes disjonctives simplifiées de G3, G2, G1, G0. Implanter avec des OU exclusifs. Écrire la partie architecture du programme VHDL correspondant.
Codes décimaux.
Un code décimal permet de représenter les dix valeurs 0 --> 9. On trouve le code DCB (Decimal Codé Binaire) ou BCD en anglais. Le code Exess 3 est aussi présenté ici même s'il est peu utilisé.
Exercice 4.
Un décodeur Excess 3 est un circuit qui entre le code E3 E2 E1 E0 et valide une sortie parmi les 9. On évitera de confondre ce circuit avec un transcodeur BCD Excess 3.
Étudier un tel circuit, l'implanter.
Écrire le programme VHDL correspondant.
Exercice 5.
Trouver la table de vérité d’un transcodeur BCD vers code GRAY (c'est-à-dire un code GRAY cyclique sur 10 valeurs).



Logique (sciences de l'ingénieur)/Exercices/TD7

Caractéristiques des tables de vérité.
Reprenons une table de vérité simple :
Quelles sont ses caractéristiques ?
Tables de vérité généralisées.
On appelle table de vérité généralisée ou table SI-ALORS toute table de vérité pour laquelle on autorise dans la partie ALORS des 0 des 1 et des équations logiques sur les entrées. Les entrées apparaissant dans la partie SI seront appelées entrées de programmation. Elles seront dessinées en général du bas vers le haut (on utilise ici pour simplifier la notation américaine).
Exemple :
Pour trouver une équation à partir d’une table SI-ALORS on fait comme avec une table de vérité : on multiplie la partie alors par la partie SI pour chacune des lignes. Ici on obtient :
formula_1
soit :
formula_2
Remarque : une table de vérité pour ce circuit contiendrait 16 lignes. C’est un des intérêts de la table SI-ALORS de donner une information identique à une table de vérité mais de manière plus compacte.
Exercice 1.
Faire une table si alors du ou exclusif.
Exercice 2 (Le multiplexeur).
C'est un interrupteur programmable qui est décrit ici : Multiplexeur. Pour la suite de l'exercice on s'intéressera au multiplexeur 4/1.
Retour sur VHDL.
Il est important de garder en tête le fait qu'une table de vérité ou une table généralisée doit être réalisée avec une structure with-select-when (même s'il reste possible de faire autrement). Voici un exemple avec la table de vérité du tout début de ce TD.
La table de vérité généralisée de s donnée en exemple précédemment peut s'écrire en VHDL :
-- exemple table de vérité généralisée
LIBRARY ieee;
ENTITY fct IS PORT (
e3,e2 : IN bit;
e : IN bit_vector(1 DOWNTO 0);
s : OUT bit);
END fct;
ARCHITECTURE archfct OF fct IS
BEGIN
WITH e SELECT
s <= '0' WHEN "00",
'1' WHEN "01",
e2 WHEN "10",
e2 OR e3 WHEN OTHERS;
END archfct;
Exercice 3.
Écrire un programme VHDL pour le multiplexeur de l'exercice 2.
Générateur de fonction logique combinatoire.
Un multiplexeur utilisé comme ci-dessus permet de réaliser des fonctions combinatoires.
La notation formula_3 chapeautant des lettres signifie qu'A est poids faible pour la figure de gauche et donc que B est poids faible pour la figure de droite. À gauche la fonction obtenue est :
formula_4
Exercice 4.
Quelle est la fonction réalisée par le schéma de droite de la figure ci-dessus ?



Les personnes en droit français

donne :

formula_3

Exercices.

Exercice 1.

Utiliser les relations algébriques pour simplifier les équations suivantes et réaliser la synthèse en ET-NON.

formula_4

formula_5

formula_6

formula_7

formula_8

formula_9

Exercice 2.

Complémenter puis simplifier

formula_10

formula_11

Logique (sciences de l'ingénieur)/Exercices/TD6

Les simplifications dans le cas des sorties multiples sont encore plus complexes. Nous n'allons pas aborder ce problème de front mais plutôt des problèmes périphériques.

Du demi-additionneur à l'additionneur 1 bit.

Ce problème est abordé en détail ici : additionneur.

Remarquons comme indiqué par la figure suivante que le schéma de l'additionneur est obtenu en n'utilisant pas les regroupements optimaux dans le tableau de Karnaugh. C’est une propriété des circuits à sorties multiples : la simplification ne consiste pas à simplifier chacune des sorties séparément. Mais nous ne traiterons pas ce problème dans le cas général ici.

Exercice 1.

Implanter l'additionneur avec des OU exclusifs et des ET-NON seulement.

Écrire la table de vérité d’un soustracteur (3 entrées : A, B et Ci et deux sorties D et Co). Le soustracteur sort sur en complément à deux (Co, D) = A - B - Ci.

Implanter ce soustracteur avec des OU exclusifs et des ET-NON seulement.

Implanter un circuit qui fait soit une addition soit une soustraction avec une entrée de sélection.

De l'addition à 1 bit à l'addition à n bits.

Ce problème est abordé en détail dans l’article déjà cité : Additionneur.

Exercice 2.

Quel est le temps de propagation de l'additionneur si un additionneur a lui-même un temps de propagation tp=10 ns

Arithmétique et VHDL.

L'additionneur ci-dessus peut être facilement décrit en VHDL :

En écrivant cela, on n'a aucune indication sur la façon dont il sera implanté : cela dépendra du compilateur VHDL.

Codes et transcodage.

Code de Gray.

Le code Gray est une code ayant une propriété particulière intéressante : il n'y a qu'une variable qui change lorsque l’on passe d’une valeur à une valeur contiguë.

Remarque : Les entités en VHDL pour entrées et sorties multiples sont plutôt déclarées sous la forme :

Exercice 3.

On a besoin d’un circuit combinatoire pour transcoder le code binaire en code Gray. Trouver les formes disjonctives simplifiées de G3, G2, G1, G0. Implanter avec des OU exclusifs. Écrire la partie architecture du programme VHDL correspondant.

Codes décimaux.

Un code décimal permet de représenter les dix valeurs 0 --> 9. On trouve le code DCB (Decimal Codé Binaire) ou BCD en anglais. Le code Exess 3 est aussi présenté ici même s'il est peu utilisé.

Exercice 4.

Un décodeur Excess 3 est un circuit qui entre le code E3 E2 E1 E0 et valide une sortie parmi les 9. On évitera de confondre ce circuit avec un transcodeur BCD Excess 3.

Étudier un tel circuit, l'implanter.

Écrire le programme VHDL correspondant.

Exercice 5.

Trouver la table de vérité d’un transcodeur BCD vers code GRAY (c'est-à-dire un code GRAY cyclique sur 10 valeurs).

Logique (sciences de l'ingénieur)/Exercices/TD7

Caractéristiques des tables de vérité.

Reprenons une table de vérité simple :

Quelles sont ses caractéristiques ?

Tables de vérité généralisées.

On appelle table de vérité généralisée ou table SI-ALORS toute table de vérité pour laquelle on autorise dans la partie ALORS des 0 des 1 et des équations logiques sur les entrées. Les entrées apparaissant dans la partie SI seront appelées entrées de programmation. Elles seront dessinées en général du bas vers le haut (on utilise ici pour simplifier la notation américaine).

Exemple :

Pour trouver une équation à partir d’une table SI-ALORS on fait comme avec une table de vérité : on multiplie la partie alors par la partie SI pour chacune des lignes. Ici on obtient :

formula_1

soit :

formula_2

Remarque : une table de vérité pour ce circuit contiendrait 16 lignes. C’est un des intérêts de la table SI-ALORS de donner une information identique à une table de vérité mais de manière plus compacte.

Exercice 1.

Faire une table si alors du ou exclusif.

Exercice 2 (Le multiplexeur).

C'est un interrupteur programmable qui est décrit ici : Multiplexeur. Pour la suite de l'exercice on s'intéressera au multiplexeur 4/1.

Retour sur VHDL.

Il est important de garder en tête le fait qu'une table de vérité ou une table généralisée doit être réalisée avec une structure with-select-when (même s'il reste possible de faire autrement). Voici un exemple avec la table de vérité du tout début de ce TD.

La table de vérité généralisée de s donnée en exemple précédemment peut s'écrire en VHDL :

-- exemple table de vérité généralisée

LIBRARY ieee;

ENTITY fct IS PORT (

e3,e2 : IN bit;

e : IN bit_vector(1 DOWNTO 0);

s : OUT bit);

END fct;

ARCHITECTURE archfct OF fct IS

BEGIN

WITH e SELECT

s <= '0' WHEN "00",

'1' WHEN "01",

e2 WHEN "10",

e2 OR e3 WHEN OTHERS;

END archfct;

Exercice 3.

Écrire un programme VHDL pour le multiplexeur de l'exercice 2.

Générateur de fonction logique combinatoire.

Un multiplexeur utilisé comme ci-dessus permet de réaliser des fonctions combinatoires.

La notation formula_3 chapeautant des lettres signifie qu'A est poids faible pour la figure de gauche et donc que B est poids faible pour la figure de droite. À gauche la fonction obtenue est :

formula_4

Exercice 4.

Quelle est la fonction réalisée par le schéma de droite de la figure ci-dessus ?

Les personnes en droit français