docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
GCC	aarch64	MD	next_suggestion	CPU	6,800	[ "(", "match_dup", "<NUM_LIT>", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "CC_NZ", "CC_REGNUM", ")", "(", "compare", ":", "CC_NZ", "(", "plus", ":", "GPI", "(", "ANY_EXTRACT", ":", "GPI", "(", "mult", ":", "GPI", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "GPI", "(", "ANY_EXTRACT", ":", "GPI", "(", "mult", ":", "GPI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")" ]
GCC	sparc	MD	program_repair	CPU	6,801	[ "<FIXS>", "[", "(", "set", "(", "reg", ":", "CC_NOOV", "<NUM_LIT>", ")", "<FIXE>" ]	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "reg", ":", "CC_NOOV", "<NUM_LIT>", ")", "<BUGE>", "(", "compare", ":", "CC_NOOV", "(", "minus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]" ]
LLVM	Hexagon	TD	next_suggestion	DSP	6,802	[ "let", "cofRelax1", "=", "<NUM_LIT>", ";" ]	[ "def", "J2_loop0i", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "b30_2Imm", ":", "$", "Ii", ",", "u10_0Imm", ":", "$", "II", ")", ",", "<STR_LIT>", ",", "tc_a9d88b22", ",", "TypeCR", ">", ",", "Enc_4dc228", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	arm	CPP	stmt_completion	CPU	6,803	[ "_", "_", "p", ")", ";" ]	[ "return", "_", "_", "builtin_mve_vrmlsldavhxq_p_sv4si", "(", "_", "_", "a", ",", "_", "_", "b", "," ]
LLVM	AMDGPU	CPP	program_repair	GPU	6,804	[ "<FIXS>", ".", "addReg", "(", "ScaledReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "<FIXE>" ]	[ "if", "(", "AMDGPU", "::", "isInlinableLiteral32", "(", "Offset", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "TII", "->", "getAddNoCarry", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "ResultReg", ")", ".", "addImm", "(", "Offset", ")", "<BUGS>", ".", "addReg", "(", "ScaledReg", ",", "RegState", "::", "Kill", ")", ";", "<BUGE>", "}", "else", "{", "unsigned", "ConstOffsetReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SReg_32_XM0RegClass", ")", ";" ]
GCC	frv	MD	next_suggestion	VLIW	6,805	[ "(", "unspec", ":", "V4SI", "[", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	6,806	[ "FMBB", ")", "<=", "<NUM_LIT>", ";" ]	[ "bool", "HexagonInstrInfo", "::", "isProfitableToIfCvt", "(", "MachineBasicBlock", "&", "TMBB", ",", "unsigned", "NumTCycles", ",", "unsigned", "ExtraTCycles", ",", "MachineBasicBlock", "&", "FMBB", ",", "unsigned", "NumFCycles", ",", "unsigned", "ExtraFCycles", ",", "BranchProbability", "Probability", ")", "const", "{", "return", "nonDbgBBSize", "(", "&", "TMBB", ")", "<=", "<NUM_LIT>", "&&", "nonDbgBBSize", "(", "&" ]
LLVM	SystemZ	CPP	stmt_completion	CPU	6,807	[ "!=", "CallingConv", "::", "GHC", ";" ]	[ "bool", "SystemZFrameLowering", "::", "usePackedStack", "(", "MachineFunction", "&", "MF", ")", "const", "{", "bool", "HasPackedStackAttr", "=", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "<STR_LIT>", "packed-stack", "<STR_LIT>", ")", ";", "bool", "BackChain", "=", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "<STR_LIT>", "backchain", "<STR_LIT>", ")", ";", "bool", "SoftFloat", "=", "MF", ".", "getSubtarget", "<", "SystemZSubtarget", ">", "(", ")", ".", "hasSoftFloat", "(", ")", ";", "if", "(", "HasPackedStackAttr", "&&", "BackChain", "&&", "!", "SoftFloat", ")", "report_fatal_error", "(", "<STR_LIT>", "packed-stack + backchain + hard-float is unsupported.", "<STR_LIT>", ")", ";", "bool", "CallConv", "=", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")" ]
LLVM	Mips	CPP	stmt_completion	CPU	6,808	[ "VaArgOffset", ",", "true", ")", ";" ]	[ "unsigned", "Idx", "=", "CCInfo", ".", "getFirstUnallocated", "(", "ArgRegs", ",", "NumRegs", ")", ";", "unsigned", "RegSize", "=", "CC", ".", "regSize", "(", ")", ";", "MVT", "RegTy", "=", "MVT", "::", "getIntegerVT", "(", "RegSize", "", "<NUM_LIT>", ")", ";", "const", "TargetRegisterClass", "", "RC", "=", "getRegClassFor", "(", "RegTy", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MipsFunctionInfo", "", "MipsFI", "=", "MF", ".", "getInfo", "<", "MipsFunctionInfo", ">", "(", ")", ";", "int", "VaArgOffset", ";", "if", "(", "NumRegs", "==", "Idx", ")", "VaArgOffset", "=", "RoundUpToAlignment", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", ",", "RegSize", ")", ";", "else", "VaArgOffset", "=", "(", "int", ")", "CC", ".", "reservedArgArea", "(", ")", "-", "(", "int", ")", "(", "RegSize", "*", "(", "NumRegs", "-", "Idx", ")", ")", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "RegSize", "," ]
LLVM	X86	CPP	next_suggestion	CPU	6,809	[ "}" ]	[ "case", "X86", "::", "GR64RegClassID", ":", "return", "<NUM_LIT>", "-", "FPDiff", ";", "case", "X86", "::", "VR128RegClassID", ":", "return", "TM", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ".", "is64Bit", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "case", "X86", "::", "VR64RegClassID", ":", "return", "<NUM_LIT>", ";", "}" ]
LLVM	ARM	CPP	program_repair	CPU	6,810	[ "<FIXS>", "ParseStatus", "parsePKHImm", "(", "OperandVector", "&", "O", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "int", "Low", ",", "int", "High", ")", ";", "<FIXE>", "<FIXS>", "return", "parsePKHImm", "(", "O", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "<FIXE>", "<FIXS>", "return", "parsePKHImm", "(", "O", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "<FIXE>" ]	[ "ParseStatus", "parseProcIFlagsOperand", "(", "OperandVector", "&", ")", ";", "ParseStatus", "parseMSRMaskOperand", "(", "OperandVector", "&", ")", ";", "ParseStatus", "parseBankedRegOperand", "(", "OperandVector", "&", ")", ";", "<BUGS>", "ParseStatus", "parsePKHImm", "(", "OperandVector", "&", "O", ",", "StringRef", "Op", ",", "int", "Low", ",", "int", "High", ")", ";", "<BUGE>", "ParseStatus", "parsePKHLSLImm", "(", "OperandVector", "&", "O", ")", "{", "<BUGS>", "return", "parsePKHImm", "(", "O", ",", "<STR_LIT>", "lsl", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "<BUGE>", "}", "ParseStatus", "parsePKHASRImm", "(", "OperandVector", "&", "O", ")", "{", "<BUGS>", "return", "parsePKHImm", "(", "O", ",", "<STR_LIT>", "asr", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "<BUGE>", "}", "ParseStatus", "parseSetEndImm", "(", "OperandVector", "&", ")", ";", "ParseStatus", "parseShifterImm", "(", "OperandVector", "&", ")", ";" ]
GCC	rs6000	MD	next_suggestion	CPU	6,811	[ "<STR_LIT>" ]	[ "(", "plus", ":", "SI", "(", "gt", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]
LLVM	Mips	CPP	stmt_completion	CPU	6,812	[ ")", ";" ]	[ "const", "unsigned", "Size", "=", "I", "->", "getOpcode", "(", ")", "==", "Mips", "::", "ATOMIC_CMP_SWAP_I32_POSTRA", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "MachineFunction", "", "MF", "=", "BB", ".", "getParent", "(", ")", ";", "const", "bool", "ArePtrs64bit", "=", "STI", "->", "getABI", "(", ")", ".", "ArePtrs64bit", "(", ")", ";", "DebugLoc", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "unsigned", "LL", ",", "SC", ",", "ZERO", ",", "BNE", ",", "BEQ", ",", "MOVE", ";", "if", "(", "Size", "==", "<NUM_LIT>", ")", "{", "if", "(", "STI", "->", "inMicroMipsMode", "(", ")", ")", "{", "LL", "=", "STI", "->", "hasMips32r6", "(", ")", "?", "Mips", "::", "LL_MMR6", ":", "Mips", "::", "LL_MM", ";", "SC", "=", "STI", "->", "hasMips32r6", "(", ")", "?", "Mips", "::", "SC_MMR6", ":", "Mips", "::", "SC_MM", ";", "BNE", "=", "STI", "->", "hasMips32r6", "(", ")", "?", "Mips", "::", "BNEC_MMR6", ":", "Mips", "::", "BNE_MM", ";", "BEQ", "=", "STI", "->", "hasMips32r6", "(", ")", "?", "Mips", "::", "BEQC_MMR6", ":", "Mips", "::", "BEQ_MM", ";", "}", "else", "{", "LL", "=", "STI", "->", "hasMips32r6", "(", ")", "?", "(", "ArePtrs64bit", "?", "Mips", "::", "LL64_R6", ":", "Mips", "::", "LL_R6", ")", ":", "(", "ArePtrs64bit", "?", "Mips", "::", "LL64", ":", "Mips", "::", "LL", ")", ";", "SC", "=", "STI", "->", "hasMips32r6", "(", ")", "?", "(", "ArePtrs64bit", "?", "Mips", "::", "SC64_R6", ":", "Mips", "::", "SC_R6", ")", ":", "(", "ArePtrs64bit", "?", "Mips", "::", "SC64", ":", "Mips", "::", "SC", ")", ";", "BNE", "=", "Mips", "::", "BNE", ";", "BEQ", "=", "Mips", "::", "BEQ", ";", "}", "ZERO", "=", "Mips", "::", "ZERO", ";", "MOVE", "=", "Mips", "::", "OR", ";", "}", "else", "{", "LL", "=", "STI", "->", "hasMips64r6", "(", ")", "?", "Mips", "::", "LLD_R6", ":", "Mips", "::", "LLD", ";", "SC", "=", "STI", "->", "hasMips64r6", "(", ")", "?", "Mips", "::", "SCD_R6", ":", "Mips", "::", "SCD", ";", "ZERO", "=", "Mips", "::", "ZERO_64", ";", "BNE", "=", "Mips", "::", "BNE64", ";", "BEQ", "=", "Mips", "::", "BEQ64", ";", "MOVE", "=", "Mips", "::", "OR64", ";", "}", "Register", "Dest", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Ptr", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "OldVal", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "NewVal", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Scratch", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "BasicBlock", "", "LLVM_BB", "=", "BB", ".", "getBasicBlock", "(", ")", ";", "MachineBasicBlock", "", "loop1MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "", "loop2MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "++", "BB", ".", "getIterator", "(", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop1MBB" ]
GCC	ia64	CPP	code_generation	CPU	6,813	[ "static", "void", "ia64_output_mi_thunk", "(", "FILE", "", "file", ",", "tree", "thunk", "ATTRIBUTE_UNUSED", ",", "HOST_WIDE_INT", "delta", ",", "HOST_WIDE_INT", "vcall_offset", ",", "tree", "function", ")", "{", "rtx", "this_rtx", ",", "funexp", ";", "rtx_insn", "", "insn", ";", "unsigned", "int", "this_parmno", ";", "unsigned", "int", "this_regno", ";", "rtx", "delta_rtx", ";", "reload_completed", "=", "<NUM_LIT>", ";", "epilogue_completed", "=", "<NUM_LIT>", ";", "last_scratch_gr_reg", "=", "<NUM_LIT>", ";", "memset", "(", "&", "current_frame_info", ",", "<NUM_LIT>", ",", "sizeof", "(", "current_frame_info", ")", ")", ";", "current_frame_info", ".", "spill_cfa_off", "=", "-", "<NUM_LIT>", ";", "current_frame_info", ".", "n_input_regs", "=", "<NUM_LIT>", ";", "current_frame_info", ".", "need_regstk", "=", "(", "TARGET_REG_NAMES", "!=", "<NUM_LIT>", ")", ";", "emit_note", "(", "NOTE_INSN_PROLOGUE_END", ")", ";", "this_parmno", "=", "(", "ia64_struct_retval_addr_is_first_parm_p", "(", "TREE_TYPE", "(", "thunk", ")", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "this_regno", "=", "IN_REG", "(", "this_parmno", ")", ";", "if", "(", "!", "TARGET_REG_NAMES", ")", "reg_names", "[", "this_regno", "]", "=", "ia64_reg_numbers", "[", "this_parmno", "]", ";", "this_rtx", "=", "gen_rtx_REG", "(", "Pmode", ",", "this_regno", ")", ";", "delta_rtx", "=", "GEN_INT", "(", "delta", ")", ";", "if", "(", "TARGET_ILP32", ")", "{", "rtx", "tmp", "=", "gen_rtx_REG", "(", "ptr_mode", ",", "this_regno", ")", ";", "REG_POINTER", "(", "tmp", ")", "=", "<NUM_LIT>", ";", "if", "(", "delta", "&&", "satisfies_constraint_I", "(", "delta_rtx", ")", ")", "{", "emit_insn", "(", "gen_ptr_extend_plus_imm", "(", "this_rtx", ",", "tmp", ",", "delta_rtx", ")", ")", ";", "delta", "=", "<NUM_LIT>", ";", "}", "else", "emit_insn", "(", "gen_ptr_extend", "(", "this_rtx", ",", "tmp", ")", ")", ";", "}", "if", "(", "delta", ")", "{", "if", "(", "!", "satisfies_constraint_I", "(", "delta_rtx", ")", ")", "{", "rtx", "tmp", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "tmp", ",", "delta_rtx", ")", ";", "delta_rtx", "=", "tmp", ";", "}", "emit_insn", "(", "gen_adddi3", "(", "this_rtx", ",", "this_rtx", ",", "delta_rtx", ")", ")", ";", "}", "if", "(", "vcall_offset", ")", "{", "rtx", "vcall_offset_rtx", "=", "GEN_INT", "(", "vcall_offset", ")", ";", "rtx", "tmp", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "if", "(", "TARGET_ILP32", ")", "{", "rtx", "t", "=", "gen_rtx_REG", "(", "ptr_mode", ",", "<NUM_LIT>", ")", ";", "REG_POINTER", "(", "t", ")", "=", "<NUM_LIT>", ";", "emit_move_insn", "(", "t", ",", "gen_rtx_MEM", "(", "ptr_mode", ",", "this_rtx", ")", ")", ";", "if", "(", "satisfies_constraint_I", "(", "vcall_offset_rtx", ")", ")", "{", "emit_insn", "(", "gen_ptr_extend_plus_imm", "(", "tmp", ",", "t", ",", "vcall_offset_rtx", ")", ")", ";", "vcall_offset", "=", "<NUM_LIT>", ";", "}", "else", "emit_insn", "(", "gen_ptr_extend", "(", "tmp", ",", "t", ")", ")", ";", "}", "else", "emit_move_insn", "(", "tmp", ",", "gen_rtx_MEM", "(", "Pmode", ",", "this_rtx", ")", ")", ";", "if", "(", "vcall_offset", ")", "{", "if", "(", "!", "satisfies_constraint_J", "(", "vcall_offset_rtx", ")", ")", "{", "rtx", "tmp2", "=", "gen_rtx_REG", "(", "Pmode", ",", "next_scratch_gr_reg", "(", ")", ")", ";", "emit_move_insn", "(", "tmp2", ",", "vcall_offset_rtx", ")", ";", "vcall_offset_rtx", "=", "tmp2", ";", "}", "emit_insn", "(", "gen_adddi3", "(", "tmp", ",", "tmp", ",", "vcall_offset_rtx", ")", ")", ";", "}", "if", "(", "TARGET_ILP32", ")", "emit_insn", "(", "gen_zero_extendsidi2", "(", "tmp", ",", "gen_rtx_MEM", "(", "ptr_mode", ",", "tmp", ")", ")", ")", ";", "else", "emit_move_insn", "(", "tmp", ",", "gen_rtx_MEM", "(", "Pmode", ",", "tmp", ")", ")", ";", "emit_insn", "(", "gen_adddi3", "(", "this_rtx", ",", "this_rtx", ",", "tmp", ")", ")", ";", "}", "if", "(", "!", "TREE_USED", "(", "function", ")", ")", "{", "assemble_external", "(", "function", ")", ";", "TREE_USED", "(", "function", ")", "=", "<NUM_LIT>", ";", "}", "funexp", "=", "XEXP", "(", "DECL_RTL", "(", "function", ")", ",", "<NUM_LIT>", ")", ";", "funexp", "=", "gen_rtx_MEM", "(", "FUNCTION_MODE", ",", "funexp", ")", ";", "ia64_expand_call", "(", "NULL_RTX", ",", "funexp", ",", "NULL_RTX", ",", "<NUM_LIT>", ")", ";", "insn", "=", "get_last_insn", "(", ")", ";", "SIBLING_CALL_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "reload_completed", "=", "<NUM_LIT>", ";", "epilogue_completed", "=", "<NUM_LIT>", ";", "try_split", "(", "PATTERN", "(", "insn", ")", ",", "insn", ",", "<NUM_LIT>", ")", ";", "emit_barrier", "(", ")", ";", "emit_all_insn_group_barriers", "(", "NULL", ")", ";", "insn", "=", "get_insns", "(", ")", ";", "shorten_branches", "(", "insn", ")", ";", "final_start_function", "(", "insn", ",", "file", ",", "<NUM_LIT>", ")", ";", "final", "(", "insn", ",", "file", ",", "<NUM_LIT>", ")", ";", "final_end_function", "(", ")", ";", "reload_completed", "=", "<NUM_LIT>", ";", "epilogue_completed", "=", "<NUM_LIT>", ";", "}" ]	[ "Output", "the", "assembler", "code", "for", "a", "thunk", "function", ".", "THUNK_DECL", "is", "the", "declaration", "for", "the", "thunk", "function", "itself", ",", "FUNCTION", "is", "the", "decl", "for", "the", "target", "function", ".", "DELTA", "is", "an", "immediate", "constant", "offset", "to", "be", "added", "to", "THIS", ".", "If", "VCALL_OFFSET", "is", "nonzero", ",", "the", "word", "at", "", "(", "", "this", "+", "vcall_offset", ")", "should", "be", "added", "to", "THIS", "." ]
LLVM	BPF	CPP	code_generation	Virtual ISA	6,814	[ "void", "BPFDAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "for", "(", "SelectionDAG", "::", "allnodes_iterator", "I", "=", "CurDAG", "->", "allnodes_begin", "(", ")", ",", "E", "=", "CurDAG", "->", "allnodes_end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "SDNode", "", "Node", "=", "&", "", "I", "++", ";", "unsigned", "Opcode", "=", "Node", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "!=", "ISD", "::", "LOAD", ")", "continue", ";", "union", "{", "uint8_t", "c", "[", "<NUM_LIT>", "]", ";", "uint16_t", "s", ";", "uint32_t", "i", ";", "uint64_t", "d", ";", "}", "new", "_", "val", ";", "bool", "to_replace", "=", "false", ";", "SDLoc", "DL", "(", "Node", ")", ";", "const", "LoadSDNode", "", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "Node", ")", ";", "uint64_t", "size", "=", "LD", "->", "getMemOperand", "(", ")", "->", "getSize", "(", ")", ";", "if", "(", "!", "size", "\|\|", "size", ">", "<NUM_LIT>", "\|\|", "(", "size", "&", "(", "size", "-", "<NUM_LIT>", ")", ")", ")", "continue", ";", "SDNode", "", "LDAddrNode", "=", "LD", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ";", "unsigned", "opcode", "=", "LDAddrNode", "->", "getOpcode", "(", ")", ";", "if", "(", "opcode", "==", "ISD", "::", "ADD", ")", "{", "SDValue", "OP1", "=", "LDAddrNode", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "OP2", "=", "LDAddrNode", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDNode", "", "OP1N", "=", "OP1", ".", "getNode", "(", ")", ";", "if", "(", "OP1N", "->", "getOpcode", "(", ")", "<=", "ISD", "::", "BUILTIN_OP_END", "\|\|", "OP1N", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", "continue", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Check candidate load: ", "<STR_LIT>", ";", "LD", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "'", "\\n", "'", ")", ";", "const", "GlobalAddressSDNode", "", "GADN", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "OP1N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ";", "const", "ConstantSDNode", "", "CDN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "OP2", ".", "getNode", "(", ")", ")", ";", "if", "(", "GADN", "&&", "CDN", ")", "to_replace", "=", "getConstantFieldValue", "(", "GADN", ",", "CDN", "->", "getZExtValue", "(", ")", ",", "size", ",", "new", "_", "val", ".", "c", ")", ";", "}", "else", "if", "(", "LDAddrNode", "->", "getOpcode", "(", ")", ">", "ISD", "::", "BUILTIN_OP_END", "&&", "LDAddrNode", "->", "getNumOperands", "(", ")", ">", "<NUM_LIT>", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Check candidate load: ", "<STR_LIT>", ";", "LD", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "'", "\\n", "'", ")", ";", "SDValue", "OP1", "=", "LDAddrNode", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "const", "GlobalAddressSDNode", "", "GADN", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "OP1", ".", "getNode", "(", ")", ")", ")", "to_replace", "=", "getConstantFieldValue", "(", "GADN", ",", "<NUM_LIT>", ",", "size", ",", "new", "_", "val", ".", "c", ")", ";", "}", "if", "(", "!", "to_replace", ")", "continue", ";", "uint64_t", "val", ";", "if", "(", "size", "==", "<NUM_LIT>", ")", "val", "=", "new", "_", "val", ".", "c", "[", "<NUM_LIT>", "]", ";", "else", "if", "(", "size", "==", "<NUM_LIT>", ")", "val", "=", "new", "_", "val", ".", "s", ";", "else", "if", "(", "size", "==", "<NUM_LIT>", ")", "val", "=", "new", "_", "val", ".", "i", ";", "else", "{", "val", "=", "new", "_", "val", ".", "d", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Replacing load of size ", "<STR_LIT>", "<<", "size", "<<", "<STR_LIT>", " with constant ", "<STR_LIT>", "<<", "val", "<<", "'", "\\n", "'", ")", ";", "SDValue", "NVal", "=", "CurDAG", "->", "getConstant", "(", "val", ",", "DL", ",", "MVT", "::", "i64", ")", ";", "I", "--", ";", "SDValue", "From", "[", "]", "=", "{", "SDValue", "(", "Node", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "Node", ",", "<NUM_LIT>", ")", "}", ";", "SDValue", "To", "[", "]", "=", "{", "NVal", ",", "NVal", "}", ";", "CurDAG", "->", "ReplaceAllUsesOfValuesWith", "(", "From", ",", "To", ",", "<NUM_LIT>", ")", ";", "I", "++", ";", "CurDAG", "->", "DeleteNode", "(", "Node", ")", ";", "}", "}" ]	[ "PreprocessISelDAG", "-", "This", "hook", "allows", "targets", "to", "hack", "on", "the", "graph", "before", "instruction", "selection", "starts", "." ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	6,815	[ "false", ";" ]	[ "AddrOpName", "[", "NumAddresses", "++", "]", "=", "AMDGPU", "::", "OpName", "::", "soffset", ";", "}", "if", "(", "Regs", "&", "VADDR", ")", "{", "AddrOpName", "[", "NumAddresses", "++", "]", "=", "AMDGPU", "::", "OpName", "::", "vaddr", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumAddresses", ";", "i", "++", ")", "{", "AddrIdx", "[", "i", "]", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "CI", ".", "I", "->", "getOpcode", "(", ")", ",", "AddrOpName", "[", "i", "]", ")", ";", "AddrReg", "[", "i", "]", "=", "&", "CI", ".", "I", "->", "getOperand", "(", "AddrIdx", "[", "i", "]", ")", ";", "if", "(", "AddrReg", "[", "i", "]", "->", "isReg", "(", ")", "&&", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "AddrReg", "[", "i", "]", "->", "getReg", "(", ")", ")", "\|\|", "MRI", "->", "hasOneNonDBGUse", "(", "AddrReg", "[", "i", "]", "->", "getReg", "(", ")", ")", ")", ")", "return", "false", ";", "}", "++", "MBBI", ";", "DenseSet", "<", "unsigned", ">", "RegDefsToMove", ";", "DenseSet", "<", "unsigned", ">", "PhysRegUsesToMove", ";", "addDefsUsesToList", "(", "", "CI", ".", "I", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ")", ";", "for", "(", ";", "MBBI", "!=", "E", ";", "++", "MBBI", ")", "{", "const", "bool", "IsDS", "=", "(", "InstClass", "==", "DS_READ", ")", "\|\|", "(", "InstClass", "==", "DS_WRITE", ")", ";", "if", "(", "(", "getInstClass", "(", "MBBI", "->", "getOpcode", "(", ")", ")", "!=", "InstClass", ")", "\|\|", "(", "IsDS", "&&", "(", "MBBI", "->", "getOpcode", "(", ")", "!=", "Opc", ")", ")", ")", "{", "if", "(", "MBBI", "->", "hasUnmodeledSideEffects", "(", ")", ")", "{", "return", "false", ";", "}", "if", "(", "MBBI", "->", "mayLoadOrStore", "(", ")", "&&", "(", "!", "memAccessesCanBeReordered", "(", "", "CI", ".", "I", ",", "", "MBBI", ",", "AA", ")", "\|\|", "!", "canMoveInstsAcrossMemOp", "(", "", "MBBI", ",", "CI", ".", "InstsToMove", ",", "AA", ")", ")", ")", "{", "CI", ".", "InstsToMove", ".", "push_back", "(", "&", "", "MBBI", ")", ";", "addDefsUsesToList", "(", "", "MBBI", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ")", ";", "continue", ";", "}", "addToListsIfDependent", "(", "", "MBBI", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ",", "CI", ".", "InstsToMove", ")", ";", "continue", ";", "}", "if", "(", "MBBI", "->", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "if", "(", "addToListsIfDependent", "(", "", "MBBI", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ",", "CI", ".", "InstsToMove", ")", ")", "continue", ";", "bool", "Match", "=", "true", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumAddresses", ";", "i", "++", ")", "{", "const", "MachineOperand", "&", "AddrRegNext", "=", "MBBI", "->", "getOperand", "(", "AddrIdx", "[", "i", "]", ")", ";", "if", "(", "AddrReg", "[", "i", "]", "->", "isImm", "(", ")", "\|\|", "AddrRegNext", ".", "isImm", "(", ")", ")", "{", "if", "(", "AddrReg", "[", "i", "]", "->", "isImm", "(", ")", "!=", "AddrRegNext", ".", "isImm", "(", ")", "\|\|", "AddrReg", "[", "i", "]", "->", "getImm", "(", ")", "!=", "AddrRegNext", ".", "getImm", "(", ")", ")", "{", "Match", "=", "false", ";", "break", ";", "}", "continue", ";", "}", "if", "(", "AddrReg", "[", "i", "]", "->", "getReg", "(", ")", "!=", "AddrRegNext", ".", "getReg", "(", ")", "\|\|", "AddrReg", "[", "i", "]", "->", "getSubReg", "(", ")", "!=", "AddrRegNext", ".", "getSubReg", "(", ")", ")", "{", "Match", "=" ]
LLVM	ARM	CPP	program_repair	CPU	6,816	[ "<FIXS>", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "<FIXE>" ]	[ "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "<BUGS>", "unsigned", "Rd", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rt", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "<BUGE>", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";" ]
GCC	i386	MD	program_repair	CPU	6,817	[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]	[ "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "subreg", ":", "TI", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<NUM_LIT>", ")" ]
LLVM	ARM	CPP	next_suggestion	CPU	6,818	[ "}" ]	[ "Align", "MemAlign", "=", "getKnownAlignment", "(", "II", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ",", "IC", ".", "getDataLayout", "(", ")", ",", "&", "II", ",", "&", "IC", ".", "getAssumptionCache", "(", ")", ",", "&", "IC", ".", "getDominatorTree", "(", ")", ")", ";", "unsigned", "AlignArg", "=", "II", ".", "arg_size", "(", ")", "-", "<NUM_LIT>", ";", "Value", "", "AlignArgOp", "=", "II", ".", "getArgOperand", "(", "AlignArg", ")", ";", "MaybeAlign", "Align", "=", "cast", "<", "ConstantInt", ">", "(", "AlignArgOp", ")", "->", "getMaybeAlignValue", "(", ")", ";", "if", "(", "Align", "&&", "", "Align", "<", "MemAlign", ")", "{", "return", "IC", ".", "replaceOperand", "(", "II", ",", "AlignArg", ",", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "II", ".", "getContext", "(", ")", ")", ",", "MemAlign", ".", "value", "(", ")", ",", "false", ")", ")", ";", "}", "break", ";", "}", "case", "Intrinsic", "::", "arm_mve_pred_i2v", ":", "{", "Value", "", "Arg", "=", "II", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Value", "", "ArgArg", ";", "if", "(", "match", "(", "Arg", ",", "PatternMatch", "::", "m_Intrinsic", "<", "Intrinsic", "::", "arm_mve_pred_v2i", ">", "(", "PatternMatch", "::", "m_Value", "(", "ArgArg", ")", ")", ")", "&&", "II", ".", "getType", "(", ")", "==", "ArgArg", "->", "getType", "(", ")", ")", "{", "return", "IC", ".", "replaceInstUsesWith", "(", "II", ",", "ArgArg", ")", ";", "}", "Constant", "", "XorMask", ";", "if", "(", "match", "(", "Arg", ",", "m_Xor", "(", "PatternMatch", "::", "m_Intrinsic", "<", "Intrinsic", "::", "arm_mve_pred_v2i", ">", "(", "PatternMatch", "::", "m_Value", "(", "ArgArg", ")", ")", ",", "PatternMatch", "::", "m_Constant", "(", "XorMask", ")", ")", ")", "&&", "II", ".", "getType", "(", ")", "==", "ArgArg", "->", "getType", "(", ")", ")", "{", "if", "(", "auto", "", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "XorMask", ")", ")", "{", "if", "(", "CI", "->", "getValue", "(", ")", ".", "trunc", "(", "<NUM_LIT>", ")", ".", "isAllOnes", "(", ")", ")", "{", "auto", "TrueVector", "=", "IC", ".", "Builder", ".", "CreateVectorSplat", "(", "cast", "<", "FixedVectorType", ">", "(", "II", ".", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", ",", "IC", ".", "Builder", ".", "getTrue", "(", ")", ")", ";", "return", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Xor", ",", "ArgArg", ",", "TrueVector", ")", ";", "}", "}", "}", "KnownBits", "ScalarKnown", "(", "<NUM_LIT>", ")", ";", "if", "(", "IC", ".", "SimplifyDemandedBits", "(", "&", "II", ",", "<NUM_LIT>", ",", "APInt", "::", "getLowBitsSet", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "ScalarKnown", ",", "<NUM_LIT>", ")", ")", "{", "return", "&", "II", ";", "}", "break", ";", "}", "case", "Intrinsic", "::", "arm_mve_pred_v2i", ":", "{", "Value", "", "Arg", "=", "II", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Value", "", "ArgArg", ";", "if", "(", "match", "(", "Arg", ",", "PatternMatch", "::", "m_Intrinsic", "<", "Intrinsic", "::", "arm_mve_pred_i2v", ">", "(", "PatternMatch", "::", "m_Value", "(", "ArgArg", ")", ")", ")", ")", "{", "return", "IC", ".", "replaceInstUsesWith", "(", "II", ",", "ArgArg", ")", ";", "}", "if", "(", "!", "II", ".", "getMetadata", "(", "LLVMContext", "::", "MD_range", ")", ")", "{", "Type", "", "IntTy32", "=", "Type", "::", "getInt32Ty", "(", "II", ".", "getContext", "(", ")", ")", ";", "Metadata", "", "M", "[", "]", "=", "{", "ConstantAsMetadata", "::", "get", "(", "ConstantInt", "::", "get", "(", "IntTy32", ",", "<NUM_LIT>", ")", ")", ",", "ConstantAsMetadata", "::", "get", "(", "ConstantInt", "::", "get", "(", "IntTy32", ",", "<NUM_LIT>", ")", ")", "}", ";", "II", ".", "setMetadata", "(", "LLVMContext", "::", "MD_range", ",", "MDNode", "::", "get", "(", "II", ".", "getContext", "(", ")", ",", "M", ")", ")", ";", "return", "&", "II", ";", "}", "break", ";", "}", "case", "Intrinsic", "::", "arm_mve_vadc", ":", "case", "Intrinsic", "::", "arm_mve_vadc_predicated", ":", "{", "unsigned", "CarryOp", "=", "(", "II", ".", "getIntrinsicID", "(", ")", "==", "Intrinsic", "::", "arm_mve_vadc_predicated", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "assert", "(", "II", ".", "getArgOperand", "(", "CarryOp", ")", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Bad type for intrinsic!", "<STR_LIT>", ")", ";", "KnownBits", "CarryKnown", "(", "<NUM_LIT>", ")", ";", "if", "(", "IC", ".", "SimplifyDemandedBits", "(", "&", "II", ",", "CarryOp", ",", "APInt", "::", "getOneBitSet", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "CarryKnown", ")", ")", "{", "return", "&", "II", ";" ]
GCC	s390	CPP	program_repair	MPU	6,819	[ "<FIXS>", "rtx_code_label", "*", "new", "_", "label", "=", "gen_label_rtx", "(", ")", ";", "<FIXE>" ]	[ "if", "(", "!", "cur_insn", "\|\|", "JUMP_P", "(", "cur_insn", ")", "\|\|", "LABEL_P", "(", "cur_insn", ")", ")", "return", "false", ";", "<BUGS>", "new", "_", "label", "=", "gen_label_rtx", "(", ")", ";", "<BUGE>", "uncond_jump", "=", "emit_jump_insn_after", "(", "gen_rtx_SET", "(", "pc_rtx", ",", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "code_label", ")", ")", "," ]
LLVM	OR1K	CPP	code_generation	CPU	6,820	[ "SDValue", "OR1KTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "DebugLoc", "dl", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "switch", "(", "CallConv", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unsupported calling convention", "<STR_LIT>", ")", ";", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "Fast", ":", "return", "LowerCCCArguments", "(", "Chain", ",", "CallConv", ",", "isVarArg", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ")", ";", "}", "}" ]	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]
LLVM	CellSPU	CPP	next_suggestion	MPU	6,821	[ "std", "::", "string", "msg", ";" ]	[ "int", "FrameSize", "=", "MFI", "->", "getStackSize", "(", ")", ";", "int", "LinkSlotOffset", "=", "SPUFrameInfo", "::", "stackSlotSize", "(", ")", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "assert", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "<STR_LIT>", "Can only insert epilog into returning blocks", "<STR_LIT>", ")", ";", "assert", "(", "(", "FrameSize", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "SPURegisterInfo::emitEpilogue: FrameSize not aligned", "<STR_LIT>", ")", ";", "if", "(", "FrameSize", ">", "<NUM_LIT>", "\|\|", "MFI", "->", "hasCalls", "(", ")", ")", "{", "FrameSize", "=", "FrameSize", "+", "SPUFrameInfo", "::", "minStackSize", "(", ")", ";", "if", "(", "isS10Constant", "(", "FrameSize", "+", "LinkSlotOffset", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "FrameSize", "+", "LinkSlotOffset", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "FrameSize", ")", ";", "}", "else", "if", "(", "FrameSize", "<=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", "&&", "FrameSize", ">=", "-", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "FrameSize", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "{" ]
GCC	i386	CPP	program_repair	CPU	6,822	[ "<FIXS>", "emit_insn", "(", "gen_strset", "(", "destreg", ",", "dst", ",", "(", "TARGET_64BIT", "?", "gen_rtx_SUBREG", "(", "SImode", ",", "zeroreg", ",", "<NUM_LIT>", ")", ":", "zeroreg", ")", ")", ")", ";", "<FIXE>" ]	[ "if", "(", "align", "<=", "<NUM_LIT>", "&&", "desired_alignment", ">", "<NUM_LIT>", ")", "{", "rtx", "label", "=", "ix86_expand_aligntest", "(", "destreg", ",", "<NUM_LIT>", ")", ";", "<BUGS>", "emit_insn", "(", "gen_strsetsi", "(", "destreg", ",", "(", "TARGET_64BIT", "?", "gen_rtx_SUBREG", "(", "SImode", ",", "zeroreg", ",", "<NUM_LIT>", ")", ":", "zeroreg", ")", ")", ")", ";", "<BUGE>", "ix86_adjust_counter", "(", "countreg", ",", "<NUM_LIT>", ")", ";", "emit_label", "(", "label", ")", ";", "LABEL_NUSES", "(", "label", ")", "=", "<NUM_LIT>", ";" ]
GCC	v850	MD	next_suggestion	MPU	6,823	[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]	[ "(", "ior", "(", "match_test", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")", ")" ]
LLVM	X86	CPP	stmt_completion	CPU	6,824	[ ",", "Cycles", ")", ";" ]	[ "ReturnBBs", "[", "MBB", "]", "=", "std", "::", "max", "(", "ReturnBBs", "[", "MBB", "]", ",", "Cycles", ")", ";", "return", ";", "}", "for", "(", "MachineBasicBlock", "::", "succ_iterator", "I", "=", "MBB", "->", "succ_begin", "(", ")", ";", "I", "!=", "MBB", "->", "succ_end", "(", ")", ";", "++", "I", ")", "{", "findReturns", "(", "*", "I" ]
GCC	i386	MD	stmt_completion	CPU	6,825	[ ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "match_code", "<STR_LIT>", ")" ]
LLVM	X86	TD	program_repair	CPU	6,826	[ "<FIXS>", "(", "!", "cast", "Instruction", ">", "(", "NAME", "#", "<STR_LIT>", ")", "VR128X", ":", "$", "dst", ",", "VR128X", ":", "$", "src", ")", ",", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";", "def", ":", "InstAlias", "OpcodeStr", "#", "#", "<STR_LIT>", ",", "(", "!", "cast", "Instruction", ">", "(", "NAME", "#", "<STR_LIT>", ")", "VR128X", ":", "$", "dst", ",", "VK2WM", ":", "$", "mask", ",", "VR128X", ":", "$", "src", ")", ",", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";", "def", ":", "InstAlias", "OpcodeStr", "#", "#", "<STR_LIT>", "<STR_LIT>", ",", "(", "!", "cast", "Instruction", ">", "(", "NAME", "#", "<STR_LIT>", ")", "VR128X", ":", "$", "dst", ",", "VK2WM", ":", "$", "mask", ",", "VR128X", ":", "$", "src", ")", ",", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";", "def", ":", "InstAlias", "OpcodeStr", "#", "#", "<STR_LIT>", ",", "(", "!", "cast", "Instruction", ">", "(", "NAME", "#", "<STR_LIT>", ")", "VR128X", ":", "$", "dst", ",", "f64mem", ":", "$", "src", ")", ",", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";", "def", ":", "InstAlias", "OpcodeStr", "#", "#", "<STR_LIT>", "<STR_LIT>", ",", "(", "!", "cast", "Instruction", ">", "(", "NAME", "#", "<STR_LIT>", ")", "VR128X", ":", "$", "dst", ",", "VK2WM", ":", "$", "mask", ",", "f64mem", ":", "$", "src", ")", ",", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";", "def", ":", "InstAlias", "OpcodeStr", "#", "#", "<STR_LIT>", "<STR_LIT>", ",", "(", "!", "cast", "Instruction", ">", "(", "NAME", "#", "<STR_LIT>", ")", "VR128X", ":", "$", "dst", ",", "VK2WM", ":", "$", "mask", ",", "f64mem", ":", "$", "src", ")", ",", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";", "<FIXE>", "<FIXS>", "(", "!", "cast", "Instruction", ">", "(", "NAME", "#", "<STR_LIT>", ")", "VR128X", ":", "$", "dst", ",", "VR256X", ":", "$", "src", ")", ",", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";", "def", ":", "InstAlias", "OpcodeStr", "#", "#", "<STR_LIT>", ",", "(", "!", "cast", "Instruction", ">", "(", "NAME", "#", "<STR_LIT>", ")", "VR128X", ":", "$", "dst", ",", "VK4WM", ":", "$", "mask", ",", "VR256X", ":", "$", "src", ")", ",", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";", "def", ":", "InstAlias", "OpcodeStr", "#", "#", "<STR_LIT>", "<STR_LIT>", ",", "(", "!", "cast", "Instruction", ">", "(", "NAME", "#", "<STR_LIT>", ")", "VR128X", ":", "$", "dst", ",", "VK4WM", ":", "$", "mask", ",", "VR256X", ":", "$", "src", ")", ",", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";", "def", ":", "InstAlias", "OpcodeStr", "#", "#", "<STR_LIT>", ",", "(", "!", "cast", "Instruction", ">", "(", "NAME", "#", "<STR_LIT>", ")", "VR128X", ":", "$", "dst", ",", "f64mem", ":", "$", "src", ")", ",", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";", "def", ":", "InstAlias", "OpcodeStr", "#", "#", "<STR_LIT>", "<STR_LIT>", ",", "(", "!", "cast", "Instruction", ">", "(", "NAME", "#", "<STR_LIT>", ")", "VR128X", ":", "$", "dst", ",", "VK4WM", ":", "$", "mask", ",", "f64mem", ":", "$", "src", ")", ",", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";", "def", ":", "InstAlias", "OpcodeStr", "#", "#", "<STR_LIT>", "<STR_LIT>", ",", "(", "!", "cast", "Instruction", ">", "(", "NAME", "#", "<STR_LIT>", ")", "VR128X", ":", "$", "dst", ",", "VK4WM", ":", "$", "mask", ",", "f64mem", ":", "$", "src", ")", ",", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";", "<FIXE>" ]	[ "}", "def", ":", "InstAlias", "OpcodeStr", "#", "#", "<STR_LIT>", ",", "<BUGS>", "(", "!", "cast", "Instruction", ">", "(", "NAME", "#", "<STR_LIT>", ")", "VR128X", ":", "$", "dst", ",", "VR128X", ":", "$", "src", ")", ",", "<NUM_LIT>", ">", ";", "def", ":", "InstAlias", "OpcodeStr", "#", "#", "<STR_LIT>", ",", "(", "!", "cast", "Instruction", ">", "(", "NAME", "#", "<STR_LIT>", ")", "VR128X", ":", "$", "dst", ",", "f128mem", ":", "$", "src", ")", ",", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";", "def", ":", "InstAlias", "OpcodeStr", "#", "#", "<STR_LIT>", ",", "(", "!", "cast", "Instruction", ">", "(", "NAME", "#", "<STR_LIT>", ")", "VR128X", ":", "$", "dst", ",", "VR256X", ":", "$", "src", ")", ",", "<NUM_LIT>", ">", ";", "<BUGE>", "def", ":", "InstAlias", "OpcodeStr", "#", "#", "<STR_LIT>", ",", "<BUGS>", "(", "!", "cast", "Instruction", ">", "(", "NAME", "#", "<STR_LIT>", ")", "VR128X", ":", "$", "dst", ",", "f256mem", ":", "$", "src", ")", ",", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";", "<BUGE>", "}", "defm", "VCVTPD2PS", ":", "avx512_cvtpd2ps", "<NUM_LIT>", ",", "<STR_LIT>", ",", "SchedWriteCvtPD2PS", ">", "," ]
LLVM	Hexagon	CPP	stmt_completion	DSP	6,827	[ "this", ";" ]	[ "if", "(", "Min", ">", "Max", ")", "std", "::", "tie", "(", "Min", ",", "Max", ",", "Align", ")", "=", "std", "::", "make_tuple", "(", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "return", "*" ]
LLVM	Hexagon	TD	next_suggestion	DSP	6,828	[ "bits", "<", "<NUM_LIT>", ">", "Rs32", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Pv4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pv4", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC	i386	MD	stmt_completion	CPU	6,829	[ ":", "CCC", "FLAGS_REG", ")" ]	[ "(", "compare", ":", "CCC", "(", "plus", ":", "SWI", "(", "match_operand", ":", "SWI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SWI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "plus", ":", "SWI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "reg" ]
LLVM	ECLair	CPP	code_generation	MPU	6,830	[ "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{", "return", "<NUM_LIT>", ";", "}" ]	[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]
LLVM	HSAIL	CPP	next_suggestion	Virtual ISA	6,831	[ "assert", "(", "alignment", "!=", "<NUM_LIT>", ")", ";" ]	[ "ParamList", "=", "&", "CallRetParams", ";", "DefName", "=", "<STR_LIT>", "__ret_", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "ParamName", ".", "empty", "(", ")", ")", "{", "Name", "=", "DefName", ";", "Name", "+=", "utostr", "(", "ParamList", "->", "size", "(", ")", ")", ";", "}", "else", "{", "Name", "=", "ParamName", ";", "}", "unsigned", "prev_offset", "=", "<NUM_LIT>", ";", "unsigned", "prev_size", "=", "<NUM_LIT>", ";", "if", "(", "ParamList", "->", "size", "(", ")", ">", "<NUM_LIT>", ")", "{", "unsigned", "prev_param", "=", "(", "*", "ParamList", ")", "[", "ParamList", "->", "size", "(", ")", "-", "<NUM_LIT>", "]", ";", "prev_offset", "=", "getParamOffset", "(", "prev_param", ")", ";", "prev_size", "=", "getParamSize", "(", "prev_param", ")", ";", "}", "if", "(", "prev_offset", "==", "UINT_MAX", "\|\|", "GetOpaqueType", "(", "Ty", ")", ")", "{", "Param", ".", "Offset", "=", "UINT_MAX", ";", "}", "else", "{", "unsigned", "alignment", "=", "DL", "->", "getABITypeAlignment", "(", "Ty", ")", ";", "if", "(", "ParamType", "==", "HSAIL_PARAM_TYPE_KERNARG", "&&", "Ty", "->", "isVectorTy", "(", ")", ")", "alignment", "=", "DL", "->", "getABITypeAlignment", "(", "Ty", "->", "getVectorElementType", "(", ")", ")", ";" ]
GCC	rs6000	CPP	program_repair	CPU	6,832	[ "<FIXS>", "gcc_assert", "(", "ndx", "==", "count", ")", ";", "<FIXE>" ]	[ "ndx", "++", ";", "}", "emit_insn", "(", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "p", ")", ")", ";", "<BUGS>", "if", "(", "ndx", "!=", "count", ")", "abort", "(", ")", ";", "<BUGE>", "}", "elsefor", "(", "i", "=", "<NUM_LIT>", ";", "i", "<NUM_LIT>", ";", "i", "++", ")" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	6,833	[ "}" ]	[ "if", "(", "!", "HexagonMCInstrInfo", "::", "isImmext", "(", "MI", ")", ")", "{", "append", "(", "MI", ",", "Extender", ",", "HexagonMCInstrInfo", "::", "getUnits", "(", "MCII", ",", "STI", ",", "MI", ")", ")", ";", "Extender", "=", "nullptr", ";", "}", "else", "Extender", "=", "&", "MI", ";", "}", "if", "(", "!", "bInsertAtFront", ")", "append", "(", "AddMI", ",", "nullptr", ",", "HexagonMCInstrInfo", "::", "getUnits", "(", "MCII", ",", "STI", ",", "AddMI", ")", ")", ";" ]
GCC	pa	CPP	code_generation	CPU	6,834	[ "static", "void", "pa_trampoline_init", "(", "rtx", "m_tramp", ",", "tree", "fndecl", ",", "rtx", "chain_value", ")", "{", "rtx", "fnaddr", "=", "XEXP", "(", "DECL_RTL", "(", "fndecl", ")", ",", "<NUM_LIT>", ")", ";", "rtx", "start_addr", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "rtx", "end_addr", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "rtx", "line_length", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "rtx", "r_tramp", ",", "tmp", ";", "emit_block_move", "(", "m_tramp", ",", "assemble_trampoline_template", "(", ")", ",", "GEN_INT", "(", "TRAMPOLINE_SIZE", ")", ",", "BLOCK_OP_NORMAL", ")", ";", "r_tramp", "=", "force_reg", "(", "Pmode", ",", "XEXP", "(", "m_tramp", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "TARGET_64BIT", ")", "{", "tmp", "=", "adjust_address", "(", "m_tramp", ",", "Pmode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "tmp", ",", "fnaddr", ")", ";", "tmp", "=", "adjust_address", "(", "m_tramp", ",", "Pmode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "tmp", ",", "chain_value", ")", ";", "tmp", "=", "adjust_address", "(", "m_tramp", ",", "Pmode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "tmp", ",", "r_tramp", ")", ";", "tmp", "=", "adjust_address", "(", "m_tramp", ",", "Pmode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "tmp", ",", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ")", ";", "emit_insn", "(", "gen_andsi3", "(", "start_addr", ",", "r_tramp", ",", "GEN_INT", "(", "-", "MIN_CACHELINE_SIZE", ")", ")", ")", ";", "tmp", "=", "force_reg", "(", "Pmode", ",", "plus_constant", "(", "Pmode", ",", "r_tramp", ",", "TRAMPOLINE_CODE_SIZE", "-", "<NUM_LIT>", ")", ")", ";", "emit_insn", "(", "gen_andsi3", "(", "end_addr", ",", "tmp", ",", "GEN_INT", "(", "-", "MIN_CACHELINE_SIZE", ")", ")", ")", ";", "emit_move_insn", "(", "line_length", ",", "GEN_INT", "(", "MIN_CACHELINE_SIZE", ")", ")", ";", "emit_insn", "(", "gen_dcacheflushsi", "(", "start_addr", ",", "end_addr", ",", "line_length", ")", ")", ";", "emit_insn", "(", "gen_icacheflushsi", "(", "start_addr", ",", "end_addr", ",", "line_length", ",", "gen_reg_rtx", "(", "Pmode", ")", ",", "gen_reg_rtx", "(", "Pmode", ")", ")", ")", ";", "}", "else", "{", "tmp", "=", "adjust_address", "(", "m_tramp", ",", "Pmode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "tmp", ",", "fnaddr", ")", ";", "tmp", "=", "adjust_address", "(", "m_tramp", ",", "Pmode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "tmp", ",", "chain_value", ")", ";", "tmp", "=", "adjust_address", "(", "m_tramp", ",", "Pmode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "tmp", ",", "force_reg", "(", "Pmode", ",", "plus_constant", "(", "Pmode", ",", "r_tramp", ",", "<NUM_LIT>", ")", ")", ")", ";", "tmp", "=", "adjust_address", "(", "m_tramp", ",", "Pmode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "tmp", ",", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ")", ";", "tmp", "=", "force_reg", "(", "Pmode", ",", "plus_constant", "(", "Pmode", ",", "r_tramp", ",", "<NUM_LIT>", ")", ")", ";", "emit_insn", "(", "gen_anddi3", "(", "start_addr", ",", "tmp", ",", "GEN_INT", "(", "-", "MIN_CACHELINE_SIZE", ")", ")", ")", ";", "tmp", "=", "force_reg", "(", "Pmode", ",", "plus_constant", "(", "Pmode", ",", "tmp", ",", "TRAMPOLINE_CODE_SIZE", "-", "<NUM_LIT>", ")", ")", ";", "emit_insn", "(", "gen_anddi3", "(", "end_addr", ",", "tmp", ",", "GEN_INT", "(", "-", "MIN_CACHELINE_SIZE", ")", ")", ")", ";", "emit_move_insn", "(", "line_length", ",", "GEN_INT", "(", "MIN_CACHELINE_SIZE", ")", ")", ";", "emit_insn", "(", "gen_dcacheflushdi", "(", "start_addr", ",", "end_addr", ",", "line_length", ")", ")", ";", "emit_insn", "(", "gen_icacheflushdi", "(", "start_addr", ",", "end_addr", ",", "line_length", ",", "gen_reg_rtx", "(", "Pmode", ")", ",", "gen_reg_rtx", "(", "Pmode", ")", ")", ")", ";", "}" ]	[ "Emit", "RTL", "insns", "to", "initialize", "the", "variable", "parts", "of", "a", "trampoline", ".", "FNADDR", "is", "an", "RTX", "for", "the", "address", "of", "the", "function", "'s", "pure", "code", ".", "CXT", "is", "an", "RTX", "for", "the", "static", "chain", "value", "for", "the", "function", ".", "Move", "the", "function", "address", "to", "the", "trampoline", "template", "at", "offset", "36", ".", "Move", "the", "static", "chain", "value", "to", "trampoline", "template", "at", "offset", "40", ".", "Move", "the", "trampoline", "address", "to", "trampoline", "template", "at", "offset", "44", ".", "Move", "r19", "to", "trampoline", "template", "at", "offset", "48", ".", "The", "latter", "two", "words", "create", "a", "plabel", "for", "the", "indirect", "call", "to", "the", "trampoline", ".", "A", "similar", "sequence", "is", "used", "for", "the", "64-bit", "port", "but", "the", "plabel", "is", "at", "the", "beginning", "of", "the", "trampoline", ".", "Finally", ",", "the", "cache", "entries", "for", "the", "trampoline", "code", "are", "flushed", ".", "This", "is", "necessary", "to", "ensure", "that", "the", "trampoline", "instruction", "sequence", "is", "written", "to", "memory", "prior", "to", "any", "attempts", "at", "prefetching", "the", "code", "sequence", "." ]
LLVM	Hexagon	TD	next_suggestion	DSP	6,835	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Nt8", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Nt8", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC	i386	CPP	code_generation	CPU	6,836	[ "static", "void", "ix86_code_end", "(", "void", ")", "{", "rtx", "xops", "[", "<NUM_LIT>", "]", ";", "int", "regno", ";", "for", "(", "regno", "=", "AX_REG", ";", "regno", "<=", "SP_REG", ";", "regno", "++", ")", "{", "char", "name", "[", "<NUM_LIT>", "]", ";", "tree", "decl", ";", "if", "(", "!", "(", "pic_labels_used", "&", "(", "<NUM_LIT>", "<<", "regno", ")", ")", ")", "continue", ";", "get_pc_thunk_name", "(", "name", ",", "regno", ")", ";", "decl", "=", "build_decl", "(", "BUILTINS_LOCATION", ",", "FUNCTION_DECL", ",", "get_identifier", "(", "name", ")", ",", "build_function_type_list", "(", "void_type_node", ",", "NULL_TREE", ")", ")", ";", "DECL_RESULT", "(", "decl", ")", "=", "build_decl", "(", "BUILTINS_LOCATION", ",", "RESULT_DECL", ",", "NULL_TREE", ",", "void_type_node", ")", ";", "TREE_PUBLIC", "(", "decl", ")", "=", "<NUM_LIT>", ";", "TREE_STATIC", "(", "decl", ")", "=", "<NUM_LIT>", ";", "DECL_IGNORED_P", "(", "decl", ")", "=", "<NUM_LIT>", ";", "if", "(", "TARGET_MACHO", ")", "{", "switch_to_section", "(", "darwin_sections", "[", "picbase_thunk_section", "]", ")", ";", "fputs", "(", "<STR_LIT>", "\\t.weak_definition\\t", "<STR_LIT>", ",", "asm_out_file", ")", ";", "assemble_name", "(", "asm_out_file", ",", "name", ")", ";", "fputs", "(", "<STR_LIT>", "\\n\\t.private_extern\\t", "<STR_LIT>", ",", "asm_out_file", ")", ";", "assemble_name", "(", "asm_out_file", ",", "name", ")", ";", "putc", "(", "'", "\\n", "'", ",", "asm_out_file", ")", ";", "ASM_OUTPUT_LABEL", "(", "asm_out_file", ",", "name", ")", ";", "DECL_WEAK", "(", "decl", ")", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "USE_HIDDEN_LINKONCE", ")", "{", "cgraph_node", "::", "create", "(", "decl", ")", "->", "set_comdat_group", "(", "DECL_ASSEMBLER_NAME", "(", "decl", ")", ")", ";", "targetm", ".", "asm_out", ".", "unique_section", "(", "decl", ",", "<NUM_LIT>", ")", ";", "switch_to_section", "(", "get_named_section", "(", "decl", ",", "NULL", ",", "<NUM_LIT>", ")", ")", ";", "targetm", ".", "asm_out", ".", "globalize_label", "(", "asm_out_file", ",", "name", ")", ";", "fputs", "(", "<STR_LIT>", "\\t.hidden\\t", "<STR_LIT>", ",", "asm_out_file", ")", ";", "assemble_name", "(", "asm_out_file", ",", "name", ")", ";", "putc", "(", "'", "\\n", "'", ",", "asm_out_file", ")", ";", "ASM_DECLARE_FUNCTION_NAME", "(", "asm_out_file", ",", "name", ",", "decl", ")", ";", "}", "else", "{", "switch_to_section", "(", "text_section", ")", ";", "ASM_OUTPUT_LABEL", "(", "asm_out_file", ",", "name", ")", ";", "}", "DECL_INITIAL", "(", "decl", ")", "=", "make_node", "(", "BLOCK", ")", ";", "current_function_decl", "=", "decl", ";", "allocate_struct_function", "(", "decl", ",", "false", ")", ";", "init_function_start", "(", "decl", ")", ";", "cfun", "->", "is_thunk", "=", "true", ";", "first_function_block_is_cold", "=", "false", ";", "final_start_function", "(", "emit_barrier", "(", ")", ",", "asm_out_file", ",", "<NUM_LIT>", ")", ";", "if", "(", "TARGET_PAD_SHORT_FUNCTION", ")", "{", "int", "i", "=", "<NUM_LIT>", ";", "while", "(", "i", "--", ")", "fputs", "(", "<STR_LIT>", "\\tnop\\n", "<STR_LIT>", ",", "asm_out_file", ")", ";", "}", "xops", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "Pmode", ",", "regno", ")", ";", "xops", "[", "<NUM_LIT>", "]", "=", "gen_rtx_MEM", "(", "Pmode", ",", "stack_pointer_rtx", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "mov%z0\\t{%1, %0\|%0, %1}", "<STR_LIT>", ",", "xops", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "%!ret", "<STR_LIT>", ",", "NULL", ")", ";", "final_end_function", "(", ")", ";", "init_insn_lengths", "(", ")", ";", "free_after_compilation", "(", "cfun", ")", ";", "set_cfun", "(", "NULL", ")", ";", "current_function_decl", "=", "NULL", ";", "}", "if", "(", "flag_split_stack", ")", "file_end_indicate_split_stack", "(", ")", ";", "}" ]	[ "This", "function", "generates", "code", "for", "-fpic", "that", "loads", "%", "ebx", "with", "the", "return", "address", "of", "the", "caller", "and", "then", "returns", "." ]
GCC	mep	CPP	stmt_completion	CPU	6,837	[ "rss", ";" ]	[ "else", "reg_names", "[", "FP_REGNO", "]", "=", "<STR_LIT>", "$8", "<STR_LIT>", ";", "if", "(", "sp_offset", "==", "<NUM_LIT>", ")", "return", ";", "if", "(", "debug_info_level", "==", "DINFO_LEVEL_NONE", ")", "{", "fprintf", "(", "file", ",", "<STR_LIT>", "\\t# frame: %d", "<STR_LIT>", ",", "sp_offset", ")", ";", "if", "(", "reg_save_size", ")", "fprintf", "(", "file", ",", "<STR_LIT>", " %d regs", "<STR_LIT>", ",", "reg_save_size", ")", ";", "if", "(", "local", ")", "fprintf", "(", "file", ",", "<STR_LIT>", " %d locals", "<STR_LIT>", ",", "local", ")", ";", "if", "(", "crtl", "->", "outgoing_args_size", ")", "fprintf", "(", "file", ",", "<STR_LIT>", " %d args", "<STR_LIT>", ",", "crtl", "->", "outgoing_args_size", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "return", ";", "}", "fprintf", "(", "file", ",", "<STR_LIT>", "\\t#\\n", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", "\\t# Initial Frame Information:\\n", "<STR_LIT>", ")", ";", "if", "(", "sp_offset", "\|\|", "!", "frame_pointer_needed", ")", "fprintf", "(", "file", ",", "<STR_LIT>", "\\t# Entry ---------- 0\\n", "<STR_LIT>", ")", ";", "for", "(", "si", "=", "<NUM_LIT>", ";", "si", "<", "FIRST_PSEUDO_REGISTER", ";", "si", "++", ")", "slot_map", "[", "si", "]", "=", "si", ";", "for", "(", "si", "=", "<NUM_LIT>", ";", "si", "<", "FIRST_PSEUDO_REGISTER", "-", "<NUM_LIT>", ";", "si", "++", ")", "for", "(", "sj", "=", "si", "+", "<NUM_LIT>", ";", "sj", "<", "FIRST_PSEUDO_REGISTER", ";", "sj", "++", ")", "if", "(", "cfun", "->", "machine", "->", "reg_save_slot", "[", "slot_map", "[", "si", "]", "]", ">", "cfun", "->", "machine", "->", "reg_save_slot", "[", "slot_map", "[", "sj", "]", "]", ")", "{", "int", "t", "=", "slot_map", "[", "si", "]", ";", "slot_map", "[", "si", "]", "=", "slot_map", "[", "sj", "]", ";", "slot_map", "[", "sj", "]", "=", "t", ";", "}", "sp", "=", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "FIRST_PSEUDO_REGISTER", ";", "i", "++", ")", "{", "int", "rsize", ";", "int", "r", "=", "slot_map", "[", "i", "]", ";", "int", "rss", "=", "cfun", "->", "machine", "->", "reg_save_slot", "[", "r", "]", ";", "if", "(", "!", "mep_call_saves_register", "(", "r", ")", ")", "continue", ";", "if", "(", "(", "r", "==", "TP_REGNO", "\|\|", "r", "==", "GP_REGNO", "\|\|", "r", "==", "LP_REGNO", ")", "&&", "(", "!", "mep_reg_set_in_function", "(", "r", ")", "&&", "!", "mep_interrupt_p", "(", ")", ")", ")", "continue", ";", "rsize", "=", "mep_reg_size", "(", "r", ")", ";", "skip", "=", "rss", "-", "(", "sp", "+", "rsize", ")", ";", "if", "(", "skip", ")", "fprintf", "(", "file", ",", "<STR_LIT>", "\\t# %3d bytes for alignment\\n", "<STR_LIT>", ",", "skip", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", "\\t# %3d bytes for saved %-3s %3d($sp)\\n", "<STR_LIT>", ",", "rsize", ",", "reg_names", "[", "r", "]", ",", "sp_offset", "-", "rss", ")", ";", "sp", "=" ]
GCC	loongarch	CPP	next_suggestion	CPU	6,838	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "m256i", "_", "_", "lasx_xvavg_h", "(", "_", "_", "m256i", "_", "<NUM_LIT>", ",", "_", "_", "m256i", "_", "<NUM_LIT>", ")", "{", "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_lasx_xvavg_h", "(", "(", "v16i16", ")", "_", "<NUM_LIT>", ",", "(", "v16i16", ")", "_", "<NUM_LIT>", ")", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	6,839	[ "SUBREG_TO_REG", "(", "i64", "<NUM_LIT>", ")", ",", "(", "LDRBBui", "GPR64sp", ":", "$", "Rn", ",", "uimm12s1", ":", "$", "offset", ")", ",", "sub_32", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "i64", "(", "extloadi1", "(", "am_indexed8", "GPR64sp", ":", "$", "Rn", ",", "uimm12s1", ":", "$", "offset", ")", ")", ")", ",", "(" ]
LLVM	AArch64	TD	next_suggestion	CPU	6,840	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "imm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pg", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zdn", ";", "let", "Constraints", "=", "<STR_LIT>", ";", "let", "DestructiveInstType", "=", "Destructive", ";", "let", "ElementSize", "=", "zprty", ".", "ElementSize", ";" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	6,841	[ "for", "(", "auto", "&", "Succ", ":", "MBB", ".", "successors", "(", ")", ")", "if", "(", "Succ", "!=", "Br", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", "{" ]	[ "NumCmpsInPreEmit", "++", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Optimize compare by using record form: ", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "MI", ".", "dump", "(", ")", ")", ";", "InstrsToErase", ".", "push_back", "(", "&", "MI", ")", ";", "}", "}", "auto", "I", "=", "MBB", ".", "getFirstInstrTerminator", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "instr_end", "(", ")", ")", "continue", ";", "MachineInstr", "", "Br", "=", "&", "", "I", ";", "if", "(", "Br", "->", "getOpcode", "(", ")", "!=", "PPC", "::", "BC", "&&", "Br", "->", "getOpcode", "(", ")", "!=", "PPC", "::", "BCn", ")", "continue", ";", "MachineInstr", "", "CRSetMI", "=", "nullptr", ";", "Register", "CRBit", "=", "Br", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "CRReg", "=", "getCRFromCRBit", "(", "CRBit", ")", ";", "bool", "SeenUse", "=", "false", ";", "MachineBasicBlock", "::", "reverse_iterator", "It", "=", "Br", ",", "Er", "=", "MBB", ".", "rend", "(", ")", ";", "for", "(", "It", "++", ";", "It", "!=", "Er", ";", "It", "++", ")", "{", "if", "(", "It", "->", "modifiesRegister", "(", "CRBit", ",", "TRI", ")", ")", "{", "if", "(", "(", "It", "->", "getOpcode", "(", ")", "==", "PPC", "::", "CRUNSET", "\|\|", "It", "->", "getOpcode", "(", ")", "==", "PPC", "::", "CRSET", ")", "&&", "It", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "CRBit", ")", "CRSetMI", "=", "&", "", "It", ";", "break", ";", "}", "if", "(", "It", "->", "readsRegister", "(", "CRBit", ",", "TRI", ")", ")", "SeenUse", "=", "true", ";", "}", "if", "(", "!", "CRSetMI", ")", "continue", ";", "unsigned", "CRSetOp", "=", "CRSetMI", "->", "getOpcode", "(", ")", ";", "if", "(", "(", "Br", "->", "getOpcode", "(", ")", "==", "PPC", "::", "BCn", "&&", "CRSetOp", "==", "PPC", "::", "CRSET", ")", "\|\|", "(", "Br", "->", "getOpcode", "(", ")", "==", "PPC", "::", "BC", "&&", "CRSetOp", "==", "PPC", "::", "CRUNSET", ")", ")", "{", "InstrsToErase", ".", "push_back", "(", "Br", ")", ";", "MBB", ".", "removeSuccessor", "(", "Br", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ";", "}", "else", "{", "MachineBasicBlock", "::", "iterator", "It", "=", "Br", ",", "Er", "=", "MBB", ".", "end", "(", ")", ";", "for", "(", ";", "It", "!=", "Er", ";", "It", "++", ")", "{", "if", "(", "It", "->", "isDebugInstr", "(", ")", ")", "continue", ";", "assert", "(", "It", "->", "isTerminator", "(", ")", "&&", "<STR_LIT>", "Non-terminator after a terminator", "<STR_LIT>", ")", ";", "InstrsToErase", ".", "push_back", "(", "&", "*", "It", ")", ";", "}", "if", "(", "!", "MBB", ".", "isLayoutSuccessor", "(", "Br", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ")", "{", "ArrayRef", "<", "MachineOperand", ">", "NoCond", ";", "TII", "->", "insertBranch", "(", "MBB", ",", "Br", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ",", "nullptr", ",", "NoCond", ",", "Br", "->", "getDebugLoc", "(", ")", ")", ";", "}" ]
GCC	arm	CPP	stmt_completion	CPU	6,842	[ "_", "_", "b", ")", ";" ]	[ "return", "_", "_", "builtin_mve_vqrdmulhq_n_sv16qi", "(", "_", "_", "a", "," ]
GCC	pa	MD	next_suggestion	CPU	6,843	[ "<STR_LIT>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "sign_extend", ":", "DI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
GCC	nds32	CPP	code_generation	CPU	6,844	[ "static", "rtx", "nds32_expand_builtin_null_ftype_reg", "(", "enum", "insn_code", "icode", ",", "tree", "exp", ",", "rtx", "target", ")", "{", "struct", "expand_operand", "ops", "[", "<NUM_LIT>", "]", ";", "tree", "arg0", ";", "rtx", "value0", ";", "arg0", "=", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ";", "value0", "=", "expand_normal", "(", "arg0", ")", ";", "create_input_operand", "(", "&", "ops", "[", "<NUM_LIT>", "]", ",", "value0", ",", "TYPE_MODE", "(", "TREE_TYPE", "(", "arg0", ")", ")", ")", ";", "if", "(", "!", "maybe_expand_insn", "(", "icode", ",", "<NUM_LIT>", ",", "ops", ")", ")", "error", "(", "<STR_LIT>", "invalid argument to built-in function", "<STR_LIT>", ")", ";", "return", "target", ";", "}" ]	[ "Function", "to", "expand", "builtin", "function", "for", "'", "[", "(", "unspec_volatile", "[", "(", "reg", ")", "]", ")", "]", "'", "." ]
LLVM	SystemZ	CPP	next_suggestion	CPU	6,845	[ "}" ]	[ "bool", "IsFunction", "=", "(", "isa", "<", "Function", ">", "(", "GV", ")", ")", "\|\|", "(", "GA", "&&", "isa", "<", "Function", ">", "(", "GA", "->", "getAliaseeObject", "(", ")", ")", ")", ";", "bool", "IsInternal", "=", "(", "GV", "->", "hasInternalLinkage", "(", ")", "\|\|", "GV", "->", "hasPrivateLinkage", "(", ")", ")", ";", "if", "(", "IsFunction", ")", "{", "if", "(", "IsInternal", ")", "{", "ADAtype", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "LoadAddr", "=", "true", ";", "}", "else", "ADAtype", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "{", "ADAtype", "=", "<STR_LIT>", "::", "<STR_LIT>", ";" ]
LLVM	X86	CPP	program_repair	CPU	6,846	[ "<FIXS>", "assert", "(", "!", "(", "isVarArg", "&&", "canGuaranteeTCO", "(", "CallConv", ")", ")", "&&", "<FIXE>" ]	[ "}", "<BUGS>", "assert", "(", "!", "(", "isVarArg", "&&", "IsTailCallConvention", "(", "CallConv", ")", ")", "&&", "<BUGE>", "<STR_LIT>", "Var args not supported with calling convention fastcc, ghc or hipe", "<STR_LIT>", ")", ";" ]
LLVM	F2003f	CPP	stmt_completion	CPU	6,847	[ "MF", ")", ";" ]	[ "return", "TargetFrameLowering", "::", "needsFrameIndexResolution", "(", "MF", ")", "\|\|", "!", "canSimplifyCallFramePseudos", "(" ]
GCC	arm	MD	stmt_completion	CPU	6,848	[ "<STR_LIT>", ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]
GCC	arm	MD	next_suggestion	CPU	6,849	[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	6,850	[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]	[ "def", "A2_vminb", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rtt32", ",", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_ea23e4", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	i386	MD	program_repair	CPU	6,851	[ "<FIXS>", "(", "fix", ":", "DI", "(", "fix", ":", "DF", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "<FIXE>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "fix", ":", "DI", "(", "fix", ":", "DF", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "<BUGE>", "(", "clobber", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC	frv	CPP	stmt_completion	VLIW	6,852	[ "op0", ")", ";" ]	[ "rtx", "pat", ";", "rtx", "op0", "=", "frv_read_argument", "(", "call", ",", "<NUM_LIT>", ")", ";", "rtx", "op1", "=", "frv_read_argument", "(", "call", ",", "<NUM_LIT>", ")", ";", "op0", "=", "frv_int_to_acc", "(", "icode", ",", "<NUM_LIT>", "," ]
GCC	powerpcspe	CPP	next_suggestion	CPU	6,853	[ "case", "TLS_MODEL_LOCAL_EXEC", ":" ]	[ "fputs", "(", "<STR_LIT>", "\\t.long\\t", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "fputs", "(", "DOUBLE_INT_ASM_OP", ",", "file", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "output_addr_const", "(", "file", ",", "x", ")", ";", "if", "(", "TARGET_ELF", ")", "fputs", "(", "<STR_LIT>", "@dtprel+0x8000", "<STR_LIT>", ",", "file", ")", ";", "else", "if", "(", "TARGET_XCOFF", "&&", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", ")", "{", "switch", "(", "SYMBOL_REF_TLS_MODEL", "(", "x", ")", ")", "{", "case", "<NUM_LIT>", ":", "break", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	6,854	[ "}" ]	[ "if", "(", "!", "Subtarget", "->", "hasInt256", "(", ")", "&&", "VT", ".", "is256BitVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "ShuffleVectorSDNode", "", "SVOp", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ")", ";", "DebugLoc", "DL", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "V1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "V2", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "V2", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "UNDEF", "\|\|", "!", "VT", ".", "isInteger", "(", ")", "\|\|", "VT", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "i64", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Shift", "=", "<NUM_LIT>", ";", "while", "(", "(", "<NUM_LIT>", "U", "<<", "Shift", ")", "<", "NumElems", ")", "{", "if", "(", "SVOp", "->", "getMaskElt", "(", "<NUM_LIT>", "U", "<<", "Shift", ")", "==", "<NUM_LIT>", ")", "break", ";", "Shift", "+=", "<NUM_LIT>", ";", "if", "(", "Shift", ">", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "}", "unsigned", "Mask", "=", "(", "<NUM_LIT>", "U", "<<", "Shift", ")", "-", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", ";", "++", "i", ")", "{", "int", "EltIdx", "=", "SVOp", "->", "getMaskElt", "(", "i", ")", ";", "if", "(", "(", "i", "&", "Mask", ")", "!=", "<NUM_LIT>", "&&", "EltIdx", "!=", "-", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "(", "i", "&", "Mask", ")", "==", "<NUM_LIT>", "&&", "(", "unsigned", ")", "EltIdx", "!=", "(", "i", ">>", "Shift", ")", ")", "return", "SDValue", "(", ")", ";", "}", "LLVMContext", "", "Context", "=", "DAG", ".", "getContext", "(", ")", ";", "unsigned", "NBits", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "<<", "Shift", ";", "EVT", "NeVT", "=", "EVT", "::", "getIntegerVT", "(", "", "Context", ",", "NBits", ")", ";", "EVT", "NVT", "=", "EVT", "::", "getVectorVT", "(", "", "Context", ",", "NeVT", ",", "NumElems", ">>", "Shift", ")", ";", "if", "(", "!", "isTypeLegal", "(", "NVT", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "SignificantBits", "=", "NVT", ".", "getSizeInBits", "(", ")", ">>", "Shift", ";", "if", "(", "V1", ".", "getOpcode", "(", ")", "==", "ISD", "::", "BITCAST", "&&", "V1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SCALAR_TO_VECTOR", "&&", "V1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "EXTRACT_VECTOR_ELT", "&&", "V1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", "==", "SignificantBits", ")", "{", "SDValue", "V", "=", "V1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "ConstantSDNode", "", "CIdx", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "V1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "CIdx", "&&", "CIdx", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", "&&", "(", "!", "ISD", "::", "isNormalLoad", "(", "V", ".", "getNode", "(", ")", ")", "\|\|", "!", "V", ".", "hasOneUse", "(", ")", ")", ")", "{", "if", "(", "V", ".", "getValueSizeInBits", "(", ")", ">", "V1", ".", "getValueSizeInBits", "(", ")", ")", "{", "unsigned", "Ratio", "=", "V", ".", "getValueSizeInBits", "(", ")", "/", "V1", ".", "getValueSizeInBits", "(", ")", ";", "EVT", "FullVT", "=", "V", ".", "getValueType", "(", ")", ";", "EVT", "SubVecVT", "=", "EVT", "::", "getVectorVT", "(", "", "Context", ",", "FullVT", ".", "getVectorElementType", "(", ")", ",", "FullVT", ".", "getVectorNumElements", "(", ")", "/", "Ratio", ")", ";", "V", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "SubVecVT", ",", "V", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "}", "V1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "V1", ".", "getValueType", "(", ")", ",", "V", ")", ";" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	6,855	[ "let", "Constraints", "=", "<STR_LIT>", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "op1", ";", "bits", "<", "<NUM_LIT>", ">", "op2", ";", "bits", "<", "<NUM_LIT>", ">", "optype", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "op1", ";", "let", "SrcB", "=", "op2", ";", "let", "OperandType", "=", "optype", ";", "let", "Switches", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sw", ";", "let", "Switches", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "VectorPred", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Pred", ")", ",", "<STR_LIT>", ")", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";" ]
LLVM	Cpu0	CPP	stmt_completion	CPU	6,856	[ "TLInfo", "(", "Cpu0TargetLowering", "::", "create", "(", "TM", ",", "*", "this", ")", ")", "{" ]	[ "Cpu0Subtarget", "::", "Cpu0Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "little", ",", "const", "Cpu0TargetMachine", "&", "_", "TM", ")", ":", "Cpu0GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "IsLittle", "(", "little", ")", ",", "TargetTriple", "(", "TT", ")", ",", "TM", "(", "_", "TM", ")", ",", "TSInfo", "(", ")", ",", "InstrInfo", "(", "Cpu0InstrInfo", "::", "create", "(", "initializeSubtargetDependencies", "(", "CPU", ",", "FS", ",", "TM", ")", ")", ")", ",", "FrameLowering", "(", "Cpu0FrameLowering", "::", "create", "(", "*", "this", ")", ")", "," ]
LLVM	ARM	CPP	program_repair	CPU	6,857	[ "<FIXS>", "<FIXE>", "<FIXS>", "void", "ARMAsmParser", "::", "<FIXE>" ]	[ "(", "(", "ARMOperand", "", ")", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "addPostIdxRegOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "(", "(", "ARMOperand", "", ")", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "addCondCodeOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "<BUGS>", "return", "true", ";", "<BUGE>", "}", "<BUGS>", "bool", "ARMAsmParser", "::", "<BUGE>", "cvtStExtTWriteBackImm", "(", "MCInst", "&", "Inst", ",", "unsigned", "Opcode", ",", "const", "SmallVectorImpl", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{" ]
LLVM	ARM	CPP	stmt_completion	CPU	6,858	[ ",", "DL", ",", "NodeTys", ",", "Chain", ",", "Flag", ")", ";" ]	[ "MaybeAlign", "Align", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getMaybeAlignValue", "(", ")", ";", "SDValue", "SP", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "ARM", "::", "SP", ",", "MVT", "::", "i32", ")", ";", "Chain", "=", "SP", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SP", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SUB", ",", "DL", ",", "MVT", "::", "i32", ",", "SP", ",", "Size", ")", ";", "if", "(", "Align", ")", "SP", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "MVT", "::", "i32", ",", "SP", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "-", "(", "uint64_t", ")", "Align", "->", "value", "(", ")", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "ARM", "::", "SP", ",", "SP", ")", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", "=", "{", "SP", ",", "Chain", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";", "}", "SDValue", "Words", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "DL", ",", "MVT", "::", "i32", ",", "Size", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "SDValue", "Flag", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "ARM", "::", "R4", ",", "Words", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "Other", ",", "MVT", "::", "Glue", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>" ]
GCC	mep	CPP	program_repair	CPU	6,859	[ "<FIXS>", "(", "OPTIONAL_CP_INSN", "ivc2", "-", "p1", "-", "isa", "(", "SLOTS", "P1", ")", "(", "INTRINSIC", "<STR_LIT>", "cpsada1u_b", "<STR_LIT>", ")", "(", "CPTYPE", "V8UQI", ")", "VOLATILE", ")", "<FIXE>" ]	[ ";", "<NUM_LIT>", "<NUM_LIT>", "qqqqq", "ppppp", "<NUM_LIT>", "cpsada1u", ".", "b", "crqp", ",", "crpp", "(", "p0_1", ")", "(", "dni", "cpsada1u_b_P1", "<STR_LIT>", "cpsada1u.b $crqp,$crpp Pn", "<STR_LIT>", "<BUGS>", "(", "OPTIONAL_CP_INSN", "ivc2", "-", "p1", "-", "isa", "(", "SLOTS", "P1", ")", "(", "INTRINSIC", "<STR_LIT>", "cpsada1u_b", "<STR_LIT>", ")", "(", "CPTYPE", "V8UQI", ")", ")", "<BUGE>", "<STR_LIT>", "cpsada1u.b $crqp,$crpp", "<STR_LIT>", "(", "+", "(", "f", "-", "ivc2", "-", "<NUM_LIT>", "u0", "#", "x0", ")", "(", "f", "-", "ivc2", "-", "<NUM_LIT>", "u8", "#", "x18", ")", "crqp", "crpp", "(", "f", "-", "ivc2", "-", "<NUM_LIT>", "u23", "#", "x14", ")", "(", "f", "-", "ivc2", "-", "<NUM_LIT>", "u28", "<NUM_LIT>", ")", ")", "(", "sequence", "(", ")" ]
LLVM	Mips	CPP	stmt_completion	CPU	6,860	[ "(", "RegNo", ")", ";" ]	[ "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "return", "MatchOperand_ParseFail", ";", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "parseAnyRegister", "(", "TmpOperands", ")", "!=", "MatchOperand_Success", ")", "return", "MatchOperand_ParseFail", ";", "MipsOperand", "", "Reg", "=", "&", "static_cast", "<", "MipsOperand", "&", ">", "(", "", "TmpOperands", ".", "back", "(", ")", ")", ";", "unsigned", "RegNo", "=", "isGP64bit", "(", ")", "?", "Reg", "->", "getGPR64Reg", "(", ")", ":", "Reg", "->", "getGPR32Reg", "(", ")", ";", "Regs", ".", "push_back" ]
LLVM	AArch64	TD	next_suggestion	CPU	6,861	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";" ]	[ "class", "BaseLoadStoreUnprivileged", "<", "bits", "<", "<NUM_LIT>", ">", "sz", ",", "bit", "V", ",", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "dag", "oops", ",", "dag", "iops", ",", "string", "asm", ">", ":", "I", "<", "oops", ",", "iops", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rt", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	Mips	CPP	stmt_completion	CPU	6,862	[ ")", ";" ]	[ "if", "(", "!", "SrcEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "if", "(", "!", "DestEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "SrcVT", "=", "SrcEVT", ".", "getSimpleVT", "(", ")", ";", "MVT", "DestVT", "=", "DestEVT", ".", "getSimpleVT", "(", ")", ";", "Register", "ResultReg", "=", "createResultReg", "(", "&", "Mips", "::", "GPR32RegClass", ")", ";", "if", "(", "!", "emitIntExt", "(", "SrcVT", ",", "SrcReg", ",", "DestVT", ",", "ResultReg", ",", "isZExt", ")", ")", "return", "false", ";", "updateValueMap", "(", "I", ",", "ResultReg" ]
LLVM	SPIRV	CPP	next_suggestion	Virtual ISA	6,863	[ "}" ]	[ "PassRegistry", "&", "PR", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeGlobalISel", "(", "PR", ")", ";", "initializeSPIRVModuleAnalysisPass", "(", "PR", ")", ";" ]
GCC	i386	MD	next_suggestion	CPU	6,864	[ "]" ]	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	6,865	[ "}" ]	[ "auto", "&", "TSTargetID", "=", "getTargetStreamer", "(", ")", "->", "getTargetID", "(", ")", ";", "if", "(", "(", "!", "TSTargetID", "->", "isXnackSupported", "(", ")", "\|\|", "TSTargetID", "->", "isXnackOnOrOff", "(", ")", ")", "&&", "(", "!", "TSTargetID", "->", "isSramEccSupported", "(", ")", "\|\|", "TSTargetID", "->", "isSramEccOnOrOff", "(", ")", ")", ")", "break", ";", "const", "GCNSubtarget", "&", "STM", "=", "TM", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", "F", ")", ";", "const", "IsaInfo", "::", "AMDGPUTargetID", "&", "STMTargetID", "=", "STM", ".", "getTargetID", "(", ")", ";", "if", "(", "TSTargetID", "->", "isXnackSupported", "(", ")", ")", "if", "(", "TSTargetID", "->", "getXnackSetting", "(", ")", "==", "IsaInfo", "::", "TargetIDSetting", "::", "Any", ")", "TSTargetID", "->", "setXnackSetting", "(", "STMTargetID", ".", "getXnackSetting", "(", ")", ")", ";", "if", "(", "TSTargetID", "->", "isSramEccSupported", "(", ")", ")", "if", "(", "TSTargetID", "->", "getSramEccSetting", "(", ")", "==", "IsaInfo", "::", "TargetIDSetting", "::", "Any", ")", "TSTargetID", "->", "setSramEccSetting", "(", "STMTargetID", ".", "getSramEccSetting", "(", ")", ")", ";", "}" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	6,866	[ ")", ";" ]	[ "case", "AMDGPU", "::", "SGPR_32RegClassID", ":", "case", "AMDGPU", "::", "TTMP_32RegClassID", ":", "break", ";", "case", "AMDGPU", "::", "SGPR_64RegClassID", ":", "case", "AMDGPU", "::", "TTMP_64RegClassID", ":", "shift", "=", "<NUM_LIT>", ";", "break", ";", "case", "AMDGPU", "::", "SGPR_128RegClassID", ":", "case", "AMDGPU", "::", "TTMP_128RegClassID", ":", "case", "AMDGPU", "::", "SReg_256RegClassID", ":", "case", "AMDGPU", "::", "SReg_512RegClassID", ":", "shift", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "assert", "(", "false" ]
LLVM	ARM	TD	next_suggestion	CPU	6,867	[ "bits", "<", "<NUM_LIT>", ">", "addr", ";" ]	[ "def", "STRBT_POST_REG", ":", "AI2ldstidx", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "GPR", ":", "$", "Rn_wb", ")", ",", "(", "ins", "GPR", ":", "$", "Rt", ",", "addr_offset_none", ":", "$", "addr", ",", "am2offset_reg", ":", "$", "offset", ")", ",", "IndexModePost", ",", "StFrm", ",", "IIC_iStore_bh_ru", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "offset", ";" ]
GCC	cris	MD	next_suggestion	MPU	6,868	[ "<STR_LIT>" ]	[ "(", "match_operand", ":", "BWD", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]
LLVM	Alpha	TD	next_suggestion	MPU	6,869	[ "default", ":", "return", "(", "uint64_t", ")", "N", "-", ">", "getZExtValue", "(", ")", "=", "=", "(", "uint8_t", ")", "N", "-", ">", "getZExtValue", "(", ")", ";" ]	[ "}", "]", ">", ";", "def", "immUExt8ME", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "int64_t", "d", "=", "abs64", "(", "(", "int64_t", ")", "N", "-", ">", "getZExtValue", "(", ")", "-", "(", "int64_t", ")", "getNearPower2", "(", "(", "uint64_t", ")", "N", "-", ">", "getZExtValue", "(", ")", ")", ")", ";", "if", "(", "isPowerOf2_64", "(", "d", ")", ")", "return", "false", ";", "switch", "(", "d", ")", "{", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "return", "false", ";" ]
GCC	rs6000	MD	program_repair	CPU	6,870	[ "<FIXS>", "[", "(", "clobber", "(", "reg", ":", "P", "LR_REGNO", ")", ")", "<FIXE>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "match_parallel", "<NUM_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "clobber", "(", "reg", ":", "P", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "use", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "reg", ":", "P", "<NUM_LIT>", ")", ")", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	ia64	CPP	program_repair	CPU	6,871	[ "<FIXS>", "else", "if", "(", "need_barrier_p", "\|\|", "group_barrier_needed", "(", "insn", ")", ")", "<FIXE>" ]	[ "need_barrier_p", "=", "<NUM_LIT>", ";", "prev_insn", "=", "NULL_RTX", ";", "}", "<BUGS>", "else", "if", "(", "need_barrier_p", "\|\|", "group_barrier_needed_p", "(", "insn", ")", ")", "<BUGE>", "{", "if", "(", "TARGET_EARLY_STOP_BITS", ")", "{" ]
GCC	m32r	MD	stmt_completion	MPU	6,872	[ "\t", "<NUM_LIT>", ")" ]	[ "[", "(", "UNSPECV_BLOCKAGE", "\t" ]
GCC	stormy16	MD	stmt_completion	CPU	6,873	[ "<STR_LIT>", ")", "]", ")" ]	[ "[", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "pc", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "(", "clobber", "(", "reg", ":", "BI", "CARRY_REG", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>" ]
LLVM	X86	CPP	next_suggestion	CPU	6,874	[ "if", "(", "isPositionIndependent", "(", ")", ")", "TOp", ".", "setTargetFlags", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]	[ "void", "X86AsmPrinter", "::", "LowerPATCHABLE_EVENT_CALL", "(", "const", "MachineInstr", "&", "MI", ",", "X86MCInstLower", "&", "MCIL", ")", "{", "assert", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "<STR_LIT>", "XRay custom events only supports X86-64", "<STR_LIT>", ")", ";", "NoAutoPaddingScope", "NoPadScope", "(", "", "OutStreamer", ")", ";", "auto", "CurSled", "=", "OutContext", ".", "createTempSymbol", "(", "<STR_LIT>", "xray_event_sled_", "<STR_LIT>", ",", "true", ")", ";", "OutStreamer", "->", "AddComment", "(", "<STR_LIT>", "# XRay Custom Event Log", "<STR_LIT>", ")", ";", "OutStreamer", "->", "emitCodeAlignment", "(", "<NUM_LIT>", ",", "&", "getSubtargetInfo", "(", ")", ")", ";", "OutStreamer", "->", "emitLabel", "(", "CurSled", ")", ";", "OutStreamer", "->", "emitBinaryData", "(", "<STR_LIT>", "\\xeb\\x0f", "<STR_LIT>", ")", ";", "const", "Register", "DestRegs", "[", "]", "=", "{", "X86", "::", "RDI", ",", "X86", "::", "RSI", "}", ";", "bool", "UsedMask", "[", "]", "=", "{", "false", ",", "false", "}", ";", "Register", "SrcRegs", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "MI", ".", "getNumOperands", "(", ")", ";", "++", "I", ")", "if", "(", "auto", "Op", "=", "MCIL", ".", "LowerMachineOperand", "(", "&", "MI", ",", "MI", ".", "getOperand", "(", "I", ")", ")", ")", "{", "assert", "(", "Op", "->", "isReg", "(", ")", "&&", "<STR_LIT>", "Only support arguments in registers", "<STR_LIT>", ")", ";", "SrcRegs", "[", "I", "]", "=", "getX86SubSuperRegister", "(", "Op", "->", "getReg", "(", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "SrcRegs", "[", "I", "]", "!=", "DestRegs", "[", "I", "]", ")", "{", "UsedMask", "[", "I", "]", "=", "true", ";", "EmitAndCountInstruction", "(", "MCInstBuilder", "(", "X86", "::", "PUSH64r", ")", ".", "addReg", "(", "DestRegs", "[", "I", "]", ")", ")", ";", "}", "else", "{", "emitX86Nops", "(", "", "OutStreamer", ",", "<NUM_LIT>", ",", "Subtarget", ")", ";", "}", "}", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "MI", ".", "getNumOperands", "(", ")", ";", "++", "I", ")", "if", "(", "SrcRegs", "[", "I", "]", "!=", "DestRegs", "[", "I", "]", ")", "EmitAndCountInstruction", "(", "MCInstBuilder", "(", "X86", "::", "MOV64rr", ")", ".", "addReg", "(", "DestRegs", "[", "I", "]", ")", ".", "addReg", "(", "SrcRegs", "[", "I", "]", ")", ")", ";", "auto", "TSym", "=", "OutContext", ".", "getOrCreateSymbol", "(", "<STR_LIT>", "__xray_CustomEvent", "<STR_LIT>", ")", ";", "MachineOperand", "TOp", "=", "MachineOperand", "::", "CreateMCSymbol", "(", "TSym", ")", ";" ]
GCC	arm	CPP	stmt_completion	CPU	6,875	[ "_", "offset", ",", "int16x8_t", "_", "_", "value", ")", "{" ]	[ "_", "_", "arm_vstrhq_scatter_shifted_offset_s16", "(", "int16_t", "*", "_", "_", "base", ",", "uint16x8_t", "_" ]
GCC	sh	MD	next_suggestion	CPU	6,876	[ "<STR_LIT>", ")" ]	[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]
LLVM	X86	CPP	program_repair	CPU	6,877	[ "<FIXS>", "const", "TargetMachine", "&", "TM", ",", "MachineModuleInfo", "", "MMI", ",", "MCStreamer", "&", "Streamer", ")", "const", "{", "<FIXE>", "<FIXS>", "const", "MCSymbol", "", "Sym", "=", "TM", ".", "getTargetLowering", "(", ")", "->", "getSymbol", "(", "GV", ",", "Mang", ")", ";", "<FIXE>" ]	[ "#", "include", "<STR_LIT>", "llvm/MC/MCExpr.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/MC/MCSectionELF.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Support/Dwarf.h", "<STR_LIT>", "using", "namespace", "llvm", ";", "using", "namespace", "dwarf", ";", "const", "MCExpr", "", "X86_64MachoTargetObjectFile", "::", "getTTypeGlobalReference", "(", "const", "GlobalValue", "", "GV", ",", "unsigned", "Encoding", ",", "Mangler", "&", "Mang", ",", "<BUGS>", "MachineModuleInfo", "", "MMI", ",", "MCStreamer", "&", "Streamer", ")", "const", "{", "<BUGE>", "if", "(", "Encoding", "&", "(", "DW_EH_PE_indirect", "\|", "DW_EH_PE_pcrel", ")", ")", "{", "<BUGS>", "const", "MCSymbol", "", "Sym", "=", "getSymbol", "(", "GV", ",", "Mang", ")", ";", "<BUGE>", "const", "MCExpr", "", "Res", "=", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_GOTPCREL", ",", "getContext", "(", ")", ")", ";", "const", "MCExpr", "", "Four", "=", "MCConstantExpr", "::", "Create", "(", "<NUM_LIT>", ",", "getContext", "(", ")", ")", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	6,878	[ ";" ]	[ "def", "A2_minup", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rtt32", ",", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_ea23e4", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>" ]
LLVM	ARM	CPP	program_repair	CPU	6,879	[ "<FIXS>", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "MVT", "::", "i32", ",", "Src", ",", "<FIXE>", "<FIXS>", "SrcSV", ",", "SrcOff", ")", ";", "<FIXE>" ]	[ "}", "Loads", "[", "i", "]", "=", "DAG", ".", "getLoad", "(", "VT", ",", "Chain", ",", "<BUGS>", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "MVT", "::", "i32", ",", "Source", ",", "<BUGE>", "DAG", ".", "getConstant", "(", "SrcOff", ",", "MVT", "::", "i32", ")", ")", ",", "<BUGS>", "NULL", ",", "<NUM_LIT>", ")", ";", "<BUGE>", "TFOps", "[", "i", "]", "=", "Loads", "[", "i", "]", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SrcOff", "+=", "VTSize", ";" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	6,880	[ "let", "hasSrcD", "=", "<NUM_LIT>", ";" ]	[ "class", "VpuInst_Msac", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "RegisterClass", "Rsrc1", ",", "DAGOperand", "Src2", ",", "RegisterClass", "Rsrc3", ",", "DAGOperand", "Src4", ",", "Operand", "Pred", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "VectorInstBase", "<", "opc", ",", "asmstr", ">", "{", "let", "OutOperandList", "=", "(", "outs", "VRF", ":", "$", "dest", ")", ";", "let", "InOperandList", "=", "(", "ins", "Rsrc1", ":", "$", "op1", ",", "Src2", ":", "$", "op2", ",", "Rsrc3", ":", "$", "op3", ",", "Src4", ":", "$", "op4", ",", "DataType", ":", "$", "optype", ",", "SwitchSet", ":", "$", "sw", ",", "VRF", ":", "$", "income", ",", "Pred", ":", "$", "pred", ")", ";", "let", "Pattern", "=", "pattern", ";", "let", "Itinerary", "=", "IIC_VectorComplexOp", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "op1", ";", "bits", "<", "<NUM_LIT>", ">", "op2", ";", "bits", "<", "<NUM_LIT>", ">", "op3", ";", "bits", "<", "<NUM_LIT>", ">", "op4", ";", "bits", "<", "<NUM_LIT>", ">", "optype", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "op1", ";", "let", "SrcB", "=", "op2", ";", "let", "SrcC", "=", "op3", ";", "let", "SrcD", "=", "op4", ";", "let", "OperandType", "=", "optype", ";", "let", "Switches", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sw", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "hasSrcC", "=", "<NUM_LIT>", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	6,881	[ ")", ";" ]	[ "return", "new", "AMDGPULowerIntrinsics", "(", "TM" ]
GCC	vax	MD	next_suggestion	CPU	6,882	[ "<STR_LIT>", ")" ]	[ "(", "clobber", "(", "reg", ":", "CC", "VAX_PSL_REGNUM", ")", ")", "]", "<STR_LIT>" ]
LLVM	BPF	CPP	next_suggestion	Virtual ISA	6,883	[ "Changed", "=", "sinkMinMax", "(", "M", ")", "\|\|", "Changed", ";" ]	[ "bool", "BPFCheckAndAdjustIR", "::", "adjustIR", "(", "Module", "&", "M", ")", "{", "bool", "Changed", "=", "removePassThroughBuiltin", "(", "M", ")", ";", "Changed", "=", "removeCompareBuiltin", "(", "M", ")", "\|\|", "Changed", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	6,884	[ "}" ]	[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "R29", "]", ";", "let", "Defs", "=", "[", "PC", ",", "R31", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPredicable", "=", "<NUM_LIT>", ";", "let", "hasSideEffects", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
GCC	loongarch	CPP	next_suggestion	CPU	6,885	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "m128i", "_", "_", "lsx_vsubwod_d_w", "(", "_", "_", "m128i", "_", "<NUM_LIT>", ",", "_", "_", "m128i", "_", "<NUM_LIT>", ")", "{", "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_lsx_vsubwod_d_w", "(", "(", "v4i32", ")", "_", "<NUM_LIT>", ",", "(", "v4i32", ")", "_", "<NUM_LIT>", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	6,886	[ "let", "InputType", "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";" ]
LLVM	AMDGPU	TD	stmt_completion	GPU	6,887	[ ",", "HasOMod", ",", "DstVT", ">", ".", "ret", ",", "P", ".", "Asm64", ")", ")", ";" ]	[ "let", "HasClamp", "=", "!", "if", "(", "Features", ".", "HasClamp", ",", "<NUM_LIT>", ",", "P", ".", "HasClamp", ")", ";", "let", "HasOpSel", "=", "!", "if", "(", "Features", ".", "HasOpSel", ",", "<NUM_LIT>", ",", "P", ".", "HasOpSel", ")", ";", "let", "IsPacked", "=", "!", "if", "(", "Features", ".", "IsPacked", ",", "<NUM_LIT>", ",", "P", ".", "IsPacked", ")", ";", "let", "HasModifiers", "=", "!", "if", "(", "Features", ".", "IsPacked", ",", "<NUM_LIT>", ",", "P", ".", "HasModifiers", ")", ";", "let", "Outs64", "=", "(", "outs", "DstRC", ".", "RegClass", ":", "$", "vdst", ")", ";", "let", "Asm64", "=", "<STR_LIT>", "#", "!", "if", "(", "Features", ".", "HasOpSel", ",", "getAsmVOP3OpSel", "<", "NumSrcArgs", ",", "HasIntClamp", ",", "HasSrc0FloatMods", ",", "HasSrc1FloatMods", ",", "HasSrc2FloatMods", ">", ".", "ret", ",", "!", "if", "(", "Features", ".", "HasClamp", ",", "getAsm64", "<", "HasDst", ",", "NumSrcArgs", ",", "HasIntClamp", ",", "HasModifiers" ]
GCC	mips	MD	next_suggestion	CPU	6,888	[ "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC	i386	CPP	stmt_completion	CPU	6,889	[ "mm256_cvtpd_epu64", "(", "_", "_", "m256d", "_", "_", "A", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_" ]
LLVM	Hexagon	TD	stmt_completion	DSP	6,890	[ "=", "<NUM_LIT>", ";" ]	[ "def", "L2_ploadrbf_io", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pt4", ",", "IntRegs", ":", "$", "Rs32", ",", "u32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_5ef37dc4", ",", "TypeV2LDST", ">", ",", "Enc_a21d47", ",", "AddrModeRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue" ]
GCC	arm	CPP	next_suggestion	CPU	6,891	[ "}" ]	[ "vmla_f32", "(", "float32x2_t", "_", "_", "a", ",", "float32x2_t", "_", "_", "b", ",", "float32x2_t", "_", "_", "c", ")", "{", "return", "(", "float32x2_t", ")", "_", "_", "builtin_neon_vmlav2sf", "(", "_", "_", "a", ",", "_", "_", "b", ",", "_", "_", "c", ")", ";" ]
LLVM	MSP430	CPP	next_suggestion	MPU	6,892	[ "else", "if", "(", "AM", ".", "ES", ")", "Disp", "=", "CurDAG", "->", "getTargetExternalSymbol", "(", "AM", ".", "ES", ",", "MVT", "::", "i16", ",", "<NUM_LIT>", ")", ";" ]	[ "if", "(", "MatchAddress", "(", "N", ",", "AM", ")", ")", "return", "false", ";", "if", "(", "AM", ".", "BaseType", "==", "MSP430ISelAddressMode", "::", "RegBase", ")", "if", "(", "!", "AM", ".", "Base", ".", "Reg", ".", "getNode", "(", ")", ")", "AM", ".", "Base", ".", "Reg", "=", "CurDAG", "->", "getRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "MVT", "::", "i16", ")", ";", "Base", "=", "(", "AM", ".", "BaseType", "==", "MSP430ISelAddressMode", "::", "FrameIndexBase", ")", "?", "CurDAG", "->", "getTargetFrameIndex", "(", "AM", ".", "Base", ".", "FrameIndex", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ")", ":", "AM", ".", "Base", ".", "Reg", ";", "if", "(", "AM", ".", "GV", ")", "Disp", "=", "CurDAG", "->", "getTargetGlobalAddress", "(", "AM", ".", "GV", ",", "SDLoc", "(", "N", ")", ",", "MVT", "::", "i16", ",", "AM", ".", "Disp", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "AM", ".", "CP", ")", "Disp", "=", "CurDAG", "->", "getTargetConstantPool", "(", "AM", ".", "CP", ",", "MVT", "::", "i16", ",", "Align", "(", "AM", ".", "Align", ")", ",", "AM", ".", "Disp", ",", "<NUM_LIT>", ")", ";" ]
LLVM	Cpu0	CPP	stmt_completion	CPU	6,893	[ "STI", ")", ";" ]	[ "return", "llvm", "::", "createCpu0SEInstrInfo", "(" ]
GCC	rs6000	MD	stmt_completion	CPU	6,894	[ "]", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "CC", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec_volatile", ":", "CC", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "UNSPECV_HTM_TCHECK", ")", ")", "(", "set", "(", "match_operand", ":", "BLK", "<NUM_LIT>", ")", "(", "unspec", ":", "BLK", "[", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_HTM_FENCE", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	ARM	CPP	stmt_completion	CPU	6,895	[ "ARM", "::", "SUBrr", ")", ";" ]	[ "MachineBasicBlock", "", "ARMTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "", "MI", ",", "MachineBasicBlock", "", "BB", ")", "const", "{", "const", "TargetInstrInfo", "", "TII", "=", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "isThumb2", "=", "Subtarget", "->", "isThumb2", "(", ")", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "{", "MI", "->", "dump", "(", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected instr type to insert", "<STR_LIT>", ")", ";", "}", "case", "ARM", "::", "t2STR_preidx", ":", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "ARM", "::", "t2STR_PRE", ")", ")", ";", "return", "BB", ";", "case", "ARM", "::", "t2STRB_preidx", ":", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "ARM", "::", "t2STRB_PRE", ")", ")", ";", "return", "BB", ";", "case", "ARM", "::", "t2STRH_preidx", ":", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "ARM", "::", "t2STRH_PRE", ")", ")", ";", "return", "BB", ";", "case", "ARM", "::", "STRi_preidx", ":", "case", "ARM", "::", "STRBi_preidx", ":", "{", "unsigned", "NewOpc", "=", "MI", "->", "getOpcode", "(", ")", "==", "ARM", "::", "STRi_preidx", "?", "ARM", "::", "STR_PRE_IMM", ":", "ARM", "::", "STRB_PRE_IMM", ";", "unsigned", "Offset", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "bool", "isSub", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "Offset", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ";", "Offset", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "Offset", ")", ";", "if", "(", "isSub", ")", "Offset", "=", "-", "Offset", ";", "MachineMemOperand", "", "MMO", "=", "", "MI", "->", "memoperands_begin", "(", ")", ";", "BuildMI", "(", "", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "return", "BB", ";", "}", "case", "ARM", "::", "STRr_preidx", ":", "case", "ARM", "::", "STRBr_preidx", ":", "case", "ARM", "::", "STRH_preidx", ":", "{", "unsigned", "NewOpc", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "unexpected opcode!", "<STR_LIT>", ")", ";", "case", "ARM", "::", "STRr_preidx", ":", "NewOpc", "=", "ARM", "::", "STR_PRE_REG", ";", "break", ";", "case", "ARM", "::", "STRBr_preidx", ":", "NewOpc", "=", "ARM", "::", "STRB_PRE_REG", ";", "break", ";", "case", "ARM", "::", "STRH_preidx", ":", "NewOpc", "=", "ARM", "::", "STRH_PRE", ";", "break", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "MI", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "i", ")", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "return", "BB", ";", "}", "case", "ARM", "::", "ATOMIC_LOAD_ADD_I8", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "isThumb2", "?", "ARM", "::", "t2ADDrr", ":", "ARM", "::", "ADDrr", ")", ";", "case", "ARM", "::", "ATOMIC_LOAD_ADD_I16", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "isThumb2", "?", "ARM", "::", "t2ADDrr", ":", "ARM", "::", "ADDrr", ")", ";", "case", "ARM", "::", "ATOMIC_LOAD_ADD_I32", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "isThumb2", "?", "ARM", "::", "t2ADDrr", ":", "ARM", "::", "ADDrr", ")", ";", "case", "ARM", "::", "ATOMIC_LOAD_AND_I8", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "isThumb2", "?", "ARM", "::", "t2ANDrr", ":", "ARM", "::", "ANDrr", ")", ";", "case", "ARM", "::", "ATOMIC_LOAD_AND_I16", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "isThumb2", "?", "ARM", "::", "t2ANDrr", ":", "ARM", "::", "ANDrr", ")", ";", "case", "ARM", "::", "ATOMIC_LOAD_AND_I32", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "isThumb2", "?", "ARM", "::", "t2ANDrr", ":", "ARM", "::", "ANDrr", ")", ";", "case", "ARM", "::", "ATOMIC_LOAD_OR_I8", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "isThumb2", "?", "ARM", "::", "t2ORRrr", ":", "ARM", "::", "ORRrr", ")", ";", "case", "ARM", "::", "ATOMIC_LOAD_OR_I16", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "isThumb2", "?", "ARM", "::", "t2ORRrr", ":", "ARM", "::", "ORRrr", ")", ";", "case", "ARM", "::", "ATOMIC_LOAD_OR_I32", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "isThumb2", "?", "ARM", "::", "t2ORRrr", ":", "ARM", "::", "ORRrr", ")", ";", "case", "ARM", "::", "ATOMIC_LOAD_XOR_I8", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "isThumb2", "?", "ARM", "::", "t2EORrr", ":", "ARM", "::", "EORrr", ")", ";", "case", "ARM", "::", "ATOMIC_LOAD_XOR_I16", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "isThumb2", "?", "ARM", "::", "t2EORrr", ":", "ARM", "::", "EORrr", ")", ";", "case", "ARM", "::", "ATOMIC_LOAD_XOR_I32", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "isThumb2", "?", "ARM", "::", "t2EORrr", ":", "ARM", "::", "EORrr", ")", ";", "case", "ARM", "::", "ATOMIC_LOAD_NAND_I8", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "isThumb2", "?", "ARM", "::", "t2BICrr", ":", "ARM", "::", "BICrr", ")", ";", "case", "ARM", "::", "ATOMIC_LOAD_NAND_I16", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "isThumb2", "?", "ARM", "::", "t2BICrr", ":", "ARM", "::", "BICrr", ")", ";", "case", "ARM", "::", "ATOMIC_LOAD_NAND_I32", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "isThumb2", "?", "ARM", "::", "t2BICrr", ":", "ARM", "::", "BICrr", ")", ";", "case", "ARM", "::", "ATOMIC_LOAD_SUB_I8", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "isThumb2", "?", "ARM", "::", "t2SUBrr", ":", "ARM", "::", "SUBrr", ")", ";", "case", "ARM", "::", "ATOMIC_LOAD_SUB_I16", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "isThumb2", "?", "ARM", "::", "t2SUBrr", ":" ]
GCC	vms	CPP	next_suggestion	Virtual ISA	6,896	[ "add_cpp_dir_path", "(", "p", ",", "INC_SYSTEM", ")", ";" ]	[ "void", "vms_c_register_includes", "(", "const", "char", "", "sysroot", ",", "const", "char", "", "iprefix", "ATTRIBUTE_UNUSED", ",", "int", "stdinc", ")", "{", "static", "const", "char", "dir_separator_str", "[", "]", "=", "{", "DIR_SEPARATOR", ",", "<NUM_LIT>", "}", ";", "struct", "cpp_dir", "", "dir", ";", "if", "(", "!", "stdinc", ")", "return", ";", "for", "(", "dir", "=", "get_added_cpp_dirs", "(", "INC_SYSTEM", ")", ";", "dir", "!=", "NULL", ";", "dir", "=", "dir", "->", "next", ")", "{", "const", "char", "", "const", "", "lib", ";", "for", "(", "lib", "=", "vms_std_modules", ";", "", "lib", "!=", "NULL", ";", "lib", "++", ")", "{", "char", "", "path", ";", "struct", "stat", "st", ";", "if", "(", "sysroot", "!=", "NULL", ")", "path", "=", "concat", "(", "sysroot", ",", "dir", "->", "name", ",", "dir_separator_str", ",", "", "lib", ",", "NULL", ")", ";", "else", "path", "=", "concat", "(", "dir", "->", "name", ",", "dir_separator_str", ",", "", "lib", ",", "NULL", ")", ";", "if", "(", "stat", "(", "path", ",", "&", "st", ")", "==", "<NUM_LIT>", "&&", "S_ISDIR", "(", "st", ".", "st_mode", ")", ")", "{", "cpp_dir", "", "p", ";", "p", "=", "XNEW", "(", "cpp_dir", ")", ";", "p", "->", "next", "=", "NULL", ";", "p", "->", "name", "=", "path", ";", "p", "->", "sysp", "=", "<NUM_LIT>", ";", "p", "->", "construct", "=", "vms_construct_include_filename", ";", "p", "->", "user_supplied_p", "=", "<NUM_LIT>", ";" ]
GCC	rs6000	CPP	code_generation	CPU	6,897	[ "void", "emit_fusion_addis", "(", "rtx", "target", ",", "rtx", "addis_value", ")", "{", "rtx", "fuse_ops", "[", "<NUM_LIT>", "]", ";", "const", "char", "*", "addis_str", "=", "NULL", ";", "fuse_ops", "[", "<NUM_LIT>", "]", "=", "target", ";", "if", "(", "satisfies_constraint_L", "(", "addis_value", ")", ")", "{", "fuse_ops", "[", "<NUM_LIT>", "]", "=", "addis_value", ";", "addis_str", "=", "<STR_LIT>", "lis %0,%v1", "<STR_LIT>", ";", "}", "else", "if", "(", "GET_CODE", "(", "addis_value", ")", "==", "PLUS", ")", "{", "rtx", "op0", "=", "XEXP", "(", "addis_value", ",", "<NUM_LIT>", ")", ";", "rtx", "op1", "=", "XEXP", "(", "addis_value", ",", "<NUM_LIT>", ")", ";", "if", "(", "REG_P", "(", "op0", ")", "&&", "CONST_INT_P", "(", "op1", ")", "&&", "satisfies_constraint_L", "(", "op1", ")", ")", "{", "fuse_ops", "[", "<NUM_LIT>", "]", "=", "op0", ";", "fuse_ops", "[", "<NUM_LIT>", "]", "=", "op1", ";", "addis_str", "=", "<STR_LIT>", "addis %0,%1,%v2", "<STR_LIT>", ";", "}", "}", "else", "if", "(", "GET_CODE", "(", "addis_value", ")", "==", "HIGH", ")", "{", "rtx", "value", "=", "XEXP", "(", "addis_value", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "value", ")", "==", "UNSPEC", "&&", "XINT", "(", "value", ",", "<NUM_LIT>", ")", "==", "UNSPEC_TOCREL", ")", "{", "fuse_ops", "[", "<NUM_LIT>", "]", "=", "XVECEXP", "(", "value", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "fuse_ops", "[", "<NUM_LIT>", "]", "=", "XVECEXP", "(", "value", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "TARGET_ELF", ")", "addis_str", "=", "<STR_LIT>", "addis %0,%2,%1@toc@ha", "<STR_LIT>", ";", "else", "if", "(", "TARGET_XCOFF", ")", "addis_str", "=", "<STR_LIT>", "addis %0,%1@u(%2)", "<STR_LIT>", ";", "else", "gcc_unreachable", "(", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "value", ")", "==", "PLUS", ")", "{", "rtx", "op0", "=", "XEXP", "(", "value", ",", "<NUM_LIT>", ")", ";", "rtx", "op1", "=", "XEXP", "(", "value", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "op0", ")", "==", "UNSPEC", "&&", "XINT", "(", "op0", ",", "<NUM_LIT>", ")", "==", "UNSPEC_TOCREL", "&&", "CONST_INT_P", "(", "op1", ")", ")", "{", "fuse_ops", "[", "<NUM_LIT>", "]", "=", "XVECEXP", "(", "op0", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "fuse_ops", "[", "<NUM_LIT>", "]", "=", "XVECEXP", "(", "op0", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "fuse_ops", "[", "<NUM_LIT>", "]", "=", "op1", ";", "if", "(", "TARGET_ELF", ")", "addis_str", "=", "<STR_LIT>", "addis %0,%2,%1+%3@toc@ha", "<STR_LIT>", ";", "else", "if", "(", "TARGET_XCOFF", ")", "addis_str", "=", "<STR_LIT>", "addis %0,%1+%3@u(%2)", "<STR_LIT>", ";", "else", "gcc_unreachable", "(", ")", ";", "}", "}", "else", "if", "(", "satisfies_constraint_L", "(", "value", ")", ")", "{", "fuse_ops", "[", "<NUM_LIT>", "]", "=", "value", ";", "addis_str", "=", "<STR_LIT>", "lis %0,%v1", "<STR_LIT>", ";", "}", "else", "if", "(", "TARGET_ELF", "&&", "!", "TARGET_POWERPC64", "&&", "CONSTANT_P", "(", "value", ")", ")", "{", "fuse_ops", "[", "<NUM_LIT>", "]", "=", "value", ";", "addis_str", "=", "<STR_LIT>", "lis %0,%1@ha", "<STR_LIT>", ";", "}", "}", "if", "(", "!", "addis_str", ")", "fatal_insn", "(", "<STR_LIT>", "Could not generate addis value for fusion", "<STR_LIT>", ",", "addis_value", ")", ";", "output_asm_insn", "(", "addis_str", ",", "fuse_ops", ")", ";", "}" ]	[ "Emit", "the", "addis", "instruction", "that", "will", "be", "part", "of", "a", "fused", "instruction", "sequence", "." ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	6,898	[ "MRI", ",", "MCContext", "&", "Ctx", ")", "{" ]	[ "MCCodeEmitter", "*", "llvm", "::", "createSIMCCodeEmitter", "(", "const", "MCInstrInfo", "&", "MCII", ",", "const", "MCRegisterInfo", "&" ]
LLVM	Hexagon	TD	next_suggestion	DSP	6,899	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

aarch64

MD

next_suggestion

CPU

6,800

[ "(", "match_dup", "<NUM_LIT>", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "CC_NZ", "CC_REGNUM", ")", "(", "compare", ":", "CC_NZ", "(", "plus", ":", "GPI", "(", "ANY_EXTRACT", ":", "GPI", "(", "mult", ":", "GPI", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "GPI", "(", "ANY_EXTRACT", ":", "GPI", "(", "mult", ":", "GPI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")" ]

GCC

sparc

MD

program_repair

CPU

6,801

[ "<FIXS>", "[", "(", "set", "(", "reg", ":", "CC_NOOV", "<NUM_LIT>", ")", "<FIXE>" ]

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "reg", ":", "CC_NOOV", "<NUM_LIT>", ")", "<BUGE>", "(", "compare", ":", "CC_NOOV", "(", "minus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]" ]

LLVM

Hexagon

TD

next_suggestion

DSP

6,802

[ "let", "cofRelax1", "=", "<NUM_LIT>", ";" ]

[ "def", "J2_loop0i", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "b30_2Imm", ":", "$", "Ii", ",", "u10_0Imm", ":", "$", "II", ")", ",", "<STR_LIT>", ",", "tc_a9d88b22", ",", "TypeCR", ">", ",", "Enc_4dc228", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

arm

CPP

stmt_completion

CPU

6,803

[ "_", "_", "p", ")", ";" ]

[ "return", "_", "_", "builtin_mve_vrmlsldavhxq_p_sv4si", "(", "_", "_", "a", ",", "_", "_", "b", "," ]

LLVM

AMDGPU

CPP

program_repair

GPU

6,804

[ "<FIXS>", ".", "addReg", "(", "ScaledReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "<FIXE>" ]

[ "if", "(", "AMDGPU", "::", "isInlinableLiteral32", "(", "Offset", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "TII", "->", "getAddNoCarry", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "ResultReg", ")", ".", "addImm", "(", "Offset", ")", "<BUGS>", ".", "addReg", "(", "ScaledReg", ",", "RegState", "::", "Kill", ")", ";", "<BUGE>", "}", "else", "{", "unsigned", "ConstOffsetReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SReg_32_XM0RegClass", ")", ";" ]

GCC

frv

MD

next_suggestion

VLIW

6,805

[ "(", "unspec", ":", "V4SI", "[", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

6,806

[ "FMBB", ")", "<=", "<NUM_LIT>", ";" ]

[ "bool", "HexagonInstrInfo", "::", "isProfitableToIfCvt", "(", "MachineBasicBlock", "&", "TMBB", ",", "unsigned", "NumTCycles", ",", "unsigned", "ExtraTCycles", ",", "MachineBasicBlock", "&", "FMBB", ",", "unsigned", "NumFCycles", ",", "unsigned", "ExtraFCycles", ",", "BranchProbability", "Probability", ")", "const", "{", "return", "nonDbgBBSize", "(", "&", "TMBB", ")", "<=", "<NUM_LIT>", "&&", "nonDbgBBSize", "(", "&" ]

LLVM

SystemZ

CPP

stmt_completion

CPU

6,807

[ "!=", "CallingConv", "::", "GHC", ";" ]

[ "bool", "SystemZFrameLowering", "::", "usePackedStack", "(", "MachineFunction", "&", "MF", ")", "const", "{", "bool", "HasPackedStackAttr", "=", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "<STR_LIT>", "packed-stack", "<STR_LIT>", ")", ";", "bool", "BackChain", "=", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "<STR_LIT>", "backchain", "<STR_LIT>", ")", ";", "bool", "SoftFloat", "=", "MF", ".", "getSubtarget", "<", "SystemZSubtarget", ">", "(", ")", ".", "hasSoftFloat", "(", ")", ";", "if", "(", "HasPackedStackAttr", "&&", "BackChain", "&&", "!", "SoftFloat", ")", "report_fatal_error", "(", "<STR_LIT>", "packed-stack + backchain + hard-float is unsupported.", "<STR_LIT>", ")", ";", "bool", "CallConv", "=", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")" ]

LLVM

Mips

CPP

stmt_completion

CPU

6,808

[ "VaArgOffset", ",", "true", ")", ";" ]

[ "unsigned", "Idx", "=", "CCInfo", ".", "getFirstUnallocated", "(", "ArgRegs", ",", "NumRegs", ")", ";", "unsigned", "RegSize", "=", "CC", ".", "regSize", "(", ")", ";", "MVT", "RegTy", "=", "MVT", "::", "getIntegerVT", "(", "RegSize", "*", "<NUM_LIT>", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getRegClassFor", "(", "RegTy", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MipsFunctionInfo", "*", "MipsFI", "=", "MF", ".", "getInfo", "<", "MipsFunctionInfo", ">", "(", ")", ";", "int", "VaArgOffset", ";", "if", "(", "NumRegs", "==", "Idx", ")", "VaArgOffset", "=", "RoundUpToAlignment", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", ",", "RegSize", ")", ";", "else", "VaArgOffset", "=", "(", "int", ")", "CC", ".", "reservedArgArea", "(", ")", "-", "(", "int", ")", "(", "RegSize", "*", "(", "NumRegs", "-", "Idx", ")", ")", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "RegSize", "," ]

LLVM

X86

CPP

next_suggestion

CPU

6,809

[ "}" ]

[ "case", "X86", "::", "GR64RegClassID", ":", "return", "<NUM_LIT>", "-", "FPDiff", ";", "case", "X86", "::", "VR128RegClassID", ":", "return", "TM", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ".", "is64Bit", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "case", "X86", "::", "VR64RegClassID", ":", "return", "<NUM_LIT>", ";", "}" ]

LLVM

ARM

CPP

program_repair

CPU

6,810

[ "<FIXS>", "ParseStatus", "parsePKHImm", "(", "OperandVector", "&", "O", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "int", "Low", ",", "int", "High", ")", ";", "<FIXE>", "<FIXS>", "return", "parsePKHImm", "(", "O", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "<FIXE>", "<FIXS>", "return", "parsePKHImm", "(", "O", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "<FIXE>" ]

[ "ParseStatus", "parseProcIFlagsOperand", "(", "OperandVector", "&", ")", ";", "ParseStatus", "parseMSRMaskOperand", "(", "OperandVector", "&", ")", ";", "ParseStatus", "parseBankedRegOperand", "(", "OperandVector", "&", ")", ";", "<BUGS>", "ParseStatus", "parsePKHImm", "(", "OperandVector", "&", "O", ",", "StringRef", "Op", ",", "int", "Low", ",", "int", "High", ")", ";", "<BUGE>", "ParseStatus", "parsePKHLSLImm", "(", "OperandVector", "&", "O", ")", "{", "<BUGS>", "return", "parsePKHImm", "(", "O", ",", "<STR_LIT>", "lsl", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "<BUGE>", "}", "ParseStatus", "parsePKHASRImm", "(", "OperandVector", "&", "O", ")", "{", "<BUGS>", "return", "parsePKHImm", "(", "O", ",", "<STR_LIT>", "asr", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "<BUGE>", "}", "ParseStatus", "parseSetEndImm", "(", "OperandVector", "&", ")", ";", "ParseStatus", "parseShifterImm", "(", "OperandVector", "&", ")", ";" ]

GCC

rs6000

MD

next_suggestion

CPU

6,811

[ "<STR_LIT>" ]

[ "(", "plus", ":", "SI", "(", "gt", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]

LLVM

Mips

CPP

stmt_completion

CPU

6,812

[ ")", ";" ]

[ "const", "unsigned", "Size", "=", "I", "->", "getOpcode", "(", ")", "==", "Mips", "::", "ATOMIC_CMP_SWAP_I32_POSTRA", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "MachineFunction", "*", "MF", "=", "BB", ".", "getParent", "(", ")", ";", "const", "bool", "ArePtrs64bit", "=", "STI", "->", "getABI", "(", ")", ".", "ArePtrs64bit", "(", ")", ";", "DebugLoc", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "unsigned", "LL", ",", "SC", ",", "ZERO", ",", "BNE", ",", "BEQ", ",", "MOVE", ";", "if", "(", "Size", "==", "<NUM_LIT>", ")", "{", "if", "(", "STI", "->", "inMicroMipsMode", "(", ")", ")", "{", "LL", "=", "STI", "->", "hasMips32r6", "(", ")", "?", "Mips", "::", "LL_MMR6", ":", "Mips", "::", "LL_MM", ";", "SC", "=", "STI", "->", "hasMips32r6", "(", ")", "?", "Mips", "::", "SC_MMR6", ":", "Mips", "::", "SC_MM", ";", "BNE", "=", "STI", "->", "hasMips32r6", "(", ")", "?", "Mips", "::", "BNEC_MMR6", ":", "Mips", "::", "BNE_MM", ";", "BEQ", "=", "STI", "->", "hasMips32r6", "(", ")", "?", "Mips", "::", "BEQC_MMR6", ":", "Mips", "::", "BEQ_MM", ";", "}", "else", "{", "LL", "=", "STI", "->", "hasMips32r6", "(", ")", "?", "(", "ArePtrs64bit", "?", "Mips", "::", "LL64_R6", ":", "Mips", "::", "LL_R6", ")", ":", "(", "ArePtrs64bit", "?", "Mips", "::", "LL64", ":", "Mips", "::", "LL", ")", ";", "SC", "=", "STI", "->", "hasMips32r6", "(", ")", "?", "(", "ArePtrs64bit", "?", "Mips", "::", "SC64_R6", ":", "Mips", "::", "SC_R6", ")", ":", "(", "ArePtrs64bit", "?", "Mips", "::", "SC64", ":", "Mips", "::", "SC", ")", ";", "BNE", "=", "Mips", "::", "BNE", ";", "BEQ", "=", "Mips", "::", "BEQ", ";", "}", "ZERO", "=", "Mips", "::", "ZERO", ";", "MOVE", "=", "Mips", "::", "OR", ";", "}", "else", "{", "LL", "=", "STI", "->", "hasMips64r6", "(", ")", "?", "Mips", "::", "LLD_R6", ":", "Mips", "::", "LLD", ";", "SC", "=", "STI", "->", "hasMips64r6", "(", ")", "?", "Mips", "::", "SCD_R6", ":", "Mips", "::", "SCD", ";", "ZERO", "=", "Mips", "::", "ZERO_64", ";", "BNE", "=", "Mips", "::", "BNE64", ";", "BEQ", "=", "Mips", "::", "BEQ64", ";", "MOVE", "=", "Mips", "::", "OR64", ";", "}", "Register", "Dest", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Ptr", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "OldVal", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "NewVal", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Scratch", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", ".", "getBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "loop1MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "loop2MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "++", "BB", ".", "getIterator", "(", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop1MBB" ]

GCC

ia64

CPP

code_generation

CPU

6,813

[ "static", "void", "ia64_output_mi_thunk", "(", "FILE", "*", "file", ",", "tree", "thunk", "ATTRIBUTE_UNUSED", ",", "HOST_WIDE_INT", "delta", ",", "HOST_WIDE_INT", "vcall_offset", ",", "tree", "function", ")", "{", "rtx", "this_rtx", ",", "funexp", ";", "rtx_insn", "*", "insn", ";", "unsigned", "int", "this_parmno", ";", "unsigned", "int", "this_regno", ";", "rtx", "delta_rtx", ";", "reload_completed", "=", "<NUM_LIT>", ";", "epilogue_completed", "=", "<NUM_LIT>", ";", "last_scratch_gr_reg", "=", "<NUM_LIT>", ";", "memset", "(", "&", "current_frame_info", ",", "<NUM_LIT>", ",", "sizeof", "(", "current_frame_info", ")", ")", ";", "current_frame_info", ".", "spill_cfa_off", "=", "-", "<NUM_LIT>", ";", "current_frame_info", ".", "n_input_regs", "=", "<NUM_LIT>", ";", "current_frame_info", ".", "need_regstk", "=", "(", "TARGET_REG_NAMES", "!=", "<NUM_LIT>", ")", ";", "emit_note", "(", "NOTE_INSN_PROLOGUE_END", ")", ";", "this_parmno", "=", "(", "ia64_struct_retval_addr_is_first_parm_p", "(", "TREE_TYPE", "(", "thunk", ")", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "this_regno", "=", "IN_REG", "(", "this_parmno", ")", ";", "if", "(", "!", "TARGET_REG_NAMES", ")", "reg_names", "[", "this_regno", "]", "=", "ia64_reg_numbers", "[", "this_parmno", "]", ";", "this_rtx", "=", "gen_rtx_REG", "(", "Pmode", ",", "this_regno", ")", ";", "delta_rtx", "=", "GEN_INT", "(", "delta", ")", ";", "if", "(", "TARGET_ILP32", ")", "{", "rtx", "tmp", "=", "gen_rtx_REG", "(", "ptr_mode", ",", "this_regno", ")", ";", "REG_POINTER", "(", "tmp", ")", "=", "<NUM_LIT>", ";", "if", "(", "delta", "&&", "satisfies_constraint_I", "(", "delta_rtx", ")", ")", "{", "emit_insn", "(", "gen_ptr_extend_plus_imm", "(", "this_rtx", ",", "tmp", ",", "delta_rtx", ")", ")", ";", "delta", "=", "<NUM_LIT>", ";", "}", "else", "emit_insn", "(", "gen_ptr_extend", "(", "this_rtx", ",", "tmp", ")", ")", ";", "}", "if", "(", "delta", ")", "{", "if", "(", "!", "satisfies_constraint_I", "(", "delta_rtx", ")", ")", "{", "rtx", "tmp", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "tmp", ",", "delta_rtx", ")", ";", "delta_rtx", "=", "tmp", ";", "}", "emit_insn", "(", "gen_adddi3", "(", "this_rtx", ",", "this_rtx", ",", "delta_rtx", ")", ")", ";", "}", "if", "(", "vcall_offset", ")", "{", "rtx", "vcall_offset_rtx", "=", "GEN_INT", "(", "vcall_offset", ")", ";", "rtx", "tmp", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "if", "(", "TARGET_ILP32", ")", "{", "rtx", "t", "=", "gen_rtx_REG", "(", "ptr_mode", ",", "<NUM_LIT>", ")", ";", "REG_POINTER", "(", "t", ")", "=", "<NUM_LIT>", ";", "emit_move_insn", "(", "t", ",", "gen_rtx_MEM", "(", "ptr_mode", ",", "this_rtx", ")", ")", ";", "if", "(", "satisfies_constraint_I", "(", "vcall_offset_rtx", ")", ")", "{", "emit_insn", "(", "gen_ptr_extend_plus_imm", "(", "tmp", ",", "t", ",", "vcall_offset_rtx", ")", ")", ";", "vcall_offset", "=", "<NUM_LIT>", ";", "}", "else", "emit_insn", "(", "gen_ptr_extend", "(", "tmp", ",", "t", ")", ")", ";", "}", "else", "emit_move_insn", "(", "tmp", ",", "gen_rtx_MEM", "(", "Pmode", ",", "this_rtx", ")", ")", ";", "if", "(", "vcall_offset", ")", "{", "if", "(", "!", "satisfies_constraint_J", "(", "vcall_offset_rtx", ")", ")", "{", "rtx", "tmp2", "=", "gen_rtx_REG", "(", "Pmode", ",", "next_scratch_gr_reg", "(", ")", ")", ";", "emit_move_insn", "(", "tmp2", ",", "vcall_offset_rtx", ")", ";", "vcall_offset_rtx", "=", "tmp2", ";", "}", "emit_insn", "(", "gen_adddi3", "(", "tmp", ",", "tmp", ",", "vcall_offset_rtx", ")", ")", ";", "}", "if", "(", "TARGET_ILP32", ")", "emit_insn", "(", "gen_zero_extendsidi2", "(", "tmp", ",", "gen_rtx_MEM", "(", "ptr_mode", ",", "tmp", ")", ")", ")", ";", "else", "emit_move_insn", "(", "tmp", ",", "gen_rtx_MEM", "(", "Pmode", ",", "tmp", ")", ")", ";", "emit_insn", "(", "gen_adddi3", "(", "this_rtx", ",", "this_rtx", ",", "tmp", ")", ")", ";", "}", "if", "(", "!", "TREE_USED", "(", "function", ")", ")", "{", "assemble_external", "(", "function", ")", ";", "TREE_USED", "(", "function", ")", "=", "<NUM_LIT>", ";", "}", "funexp", "=", "XEXP", "(", "DECL_RTL", "(", "function", ")", ",", "<NUM_LIT>", ")", ";", "funexp", "=", "gen_rtx_MEM", "(", "FUNCTION_MODE", ",", "funexp", ")", ";", "ia64_expand_call", "(", "NULL_RTX", ",", "funexp", ",", "NULL_RTX", ",", "<NUM_LIT>", ")", ";", "insn", "=", "get_last_insn", "(", ")", ";", "SIBLING_CALL_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "reload_completed", "=", "<NUM_LIT>", ";", "epilogue_completed", "=", "<NUM_LIT>", ";", "try_split", "(", "PATTERN", "(", "insn", ")", ",", "insn", ",", "<NUM_LIT>", ")", ";", "emit_barrier", "(", ")", ";", "emit_all_insn_group_barriers", "(", "NULL", ")", ";", "insn", "=", "get_insns", "(", ")", ";", "shorten_branches", "(", "insn", ")", ";", "final_start_function", "(", "insn", ",", "file", ",", "<NUM_LIT>", ")", ";", "final", "(", "insn", ",", "file", ",", "<NUM_LIT>", ")", ";", "final_end_function", "(", ")", ";", "reload_completed", "=", "<NUM_LIT>", ";", "epilogue_completed", "=", "<NUM_LIT>", ";", "}" ]

[ "Output", "the", "assembler", "code", "for", "a", "thunk", "function", ".", "THUNK_DECL", "is", "the", "declaration", "for", "the", "thunk", "function", "itself", ",", "FUNCTION", "is", "the", "decl", "for", "the", "target", "function", ".", "DELTA", "is", "an", "immediate", "constant", "offset", "to", "be", "added", "to", "THIS", ".", "If", "VCALL_OFFSET", "is", "nonzero", ",", "the", "word", "at", "*", "(", "*", "this", "+", "vcall_offset", ")", "should", "be", "added", "to", "THIS", "." ]

LLVM

BPF

CPP

code_generation

Virtual ISA

6,814

[ "void", "BPFDAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "for", "(", "SelectionDAG", "::", "allnodes_iterator", "I", "=", "CurDAG", "->", "allnodes_begin", "(", ")", ",", "E", "=", "CurDAG", "->", "allnodes_end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "SDNode", "*", "Node", "=", "&", "*", "I", "++", ";", "unsigned", "Opcode", "=", "Node", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "!=", "ISD", "::", "LOAD", ")", "continue", ";", "union", "{", "uint8_t", "c", "[", "<NUM_LIT>", "]", ";", "uint16_t", "s", ";", "uint32_t", "i", ";", "uint64_t", "d", ";", "}", "new", "_", "val", ";", "bool", "to_replace", "=", "false", ";", "SDLoc", "DL", "(", "Node", ")", ";", "const", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "Node", ")", ";", "uint64_t", "size", "=", "LD", "->", "getMemOperand", "(", ")", "->", "getSize", "(", ")", ";", "if", "(", "!", "size", "||", "size", ">", "<NUM_LIT>", "||", "(", "size", "&", "(", "size", "-", "<NUM_LIT>", ")", ")", ")", "continue", ";", "SDNode", "*", "LDAddrNode", "=", "LD", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ";", "unsigned", "opcode", "=", "LDAddrNode", "->", "getOpcode", "(", ")", ";", "if", "(", "opcode", "==", "ISD", "::", "ADD", ")", "{", "SDValue", "OP1", "=", "LDAddrNode", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "OP2", "=", "LDAddrNode", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDNode", "*", "OP1N", "=", "OP1", ".", "getNode", "(", ")", ";", "if", "(", "OP1N", "->", "getOpcode", "(", ")", "<=", "ISD", "::", "BUILTIN_OP_END", "||", "OP1N", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", "continue", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Check candidate load: ", "<STR_LIT>", ";", "LD", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "'", "\\n", "'", ")", ";", "const", "GlobalAddressSDNode", "*", "GADN", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "OP1N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ";", "const", "ConstantSDNode", "*", "CDN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "OP2", ".", "getNode", "(", ")", ")", ";", "if", "(", "GADN", "&&", "CDN", ")", "to_replace", "=", "getConstantFieldValue", "(", "GADN", ",", "CDN", "->", "getZExtValue", "(", ")", ",", "size", ",", "new", "_", "val", ".", "c", ")", ";", "}", "else", "if", "(", "LDAddrNode", "->", "getOpcode", "(", ")", ">", "ISD", "::", "BUILTIN_OP_END", "&&", "LDAddrNode", "->", "getNumOperands", "(", ")", ">", "<NUM_LIT>", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Check candidate load: ", "<STR_LIT>", ";", "LD", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "'", "\\n", "'", ")", ";", "SDValue", "OP1", "=", "LDAddrNode", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "const", "GlobalAddressSDNode", "*", "GADN", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "OP1", ".", "getNode", "(", ")", ")", ")", "to_replace", "=", "getConstantFieldValue", "(", "GADN", ",", "<NUM_LIT>", ",", "size", ",", "new", "_", "val", ".", "c", ")", ";", "}", "if", "(", "!", "to_replace", ")", "continue", ";", "uint64_t", "val", ";", "if", "(", "size", "==", "<NUM_LIT>", ")", "val", "=", "new", "_", "val", ".", "c", "[", "<NUM_LIT>", "]", ";", "else", "if", "(", "size", "==", "<NUM_LIT>", ")", "val", "=", "new", "_", "val", ".", "s", ";", "else", "if", "(", "size", "==", "<NUM_LIT>", ")", "val", "=", "new", "_", "val", ".", "i", ";", "else", "{", "val", "=", "new", "_", "val", ".", "d", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Replacing load of size ", "<STR_LIT>", "<<", "size", "<<", "<STR_LIT>", " with constant ", "<STR_LIT>", "<<", "val", "<<", "'", "\\n", "'", ")", ";", "SDValue", "NVal", "=", "CurDAG", "->", "getConstant", "(", "val", ",", "DL", ",", "MVT", "::", "i64", ")", ";", "I", "--", ";", "SDValue", "From", "[", "]", "=", "{", "SDValue", "(", "Node", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "Node", ",", "<NUM_LIT>", ")", "}", ";", "SDValue", "To", "[", "]", "=", "{", "NVal", ",", "NVal", "}", ";", "CurDAG", "->", "ReplaceAllUsesOfValuesWith", "(", "From", ",", "To", ",", "<NUM_LIT>", ")", ";", "I", "++", ";", "CurDAG", "->", "DeleteNode", "(", "Node", ")", ";", "}", "}" ]

[ "PreprocessISelDAG", "-", "This", "hook", "allows", "targets", "to", "hack", "on", "the", "graph", "before", "instruction", "selection", "starts", "." ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

6,815

[ "false", ";" ]

[ "AddrOpName", "[", "NumAddresses", "++", "]", "=", "AMDGPU", "::", "OpName", "::", "soffset", ";", "}", "if", "(", "Regs", "&", "VADDR", ")", "{", "AddrOpName", "[", "NumAddresses", "++", "]", "=", "AMDGPU", "::", "OpName", "::", "vaddr", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumAddresses", ";", "i", "++", ")", "{", "AddrIdx", "[", "i", "]", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "CI", ".", "I", "->", "getOpcode", "(", ")", ",", "AddrOpName", "[", "i", "]", ")", ";", "AddrReg", "[", "i", "]", "=", "&", "CI", ".", "I", "->", "getOperand", "(", "AddrIdx", "[", "i", "]", ")", ";", "if", "(", "AddrReg", "[", "i", "]", "->", "isReg", "(", ")", "&&", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "AddrReg", "[", "i", "]", "->", "getReg", "(", ")", ")", "||", "MRI", "->", "hasOneNonDBGUse", "(", "AddrReg", "[", "i", "]", "->", "getReg", "(", ")", ")", ")", ")", "return", "false", ";", "}", "++", "MBBI", ";", "DenseSet", "<", "unsigned", ">", "RegDefsToMove", ";", "DenseSet", "<", "unsigned", ">", "PhysRegUsesToMove", ";", "addDefsUsesToList", "(", "*", "CI", ".", "I", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ")", ";", "for", "(", ";", "MBBI", "!=", "E", ";", "++", "MBBI", ")", "{", "const", "bool", "IsDS", "=", "(", "InstClass", "==", "DS_READ", ")", "||", "(", "InstClass", "==", "DS_WRITE", ")", ";", "if", "(", "(", "getInstClass", "(", "MBBI", "->", "getOpcode", "(", ")", ")", "!=", "InstClass", ")", "||", "(", "IsDS", "&&", "(", "MBBI", "->", "getOpcode", "(", ")", "!=", "Opc", ")", ")", ")", "{", "if", "(", "MBBI", "->", "hasUnmodeledSideEffects", "(", ")", ")", "{", "return", "false", ";", "}", "if", "(", "MBBI", "->", "mayLoadOrStore", "(", ")", "&&", "(", "!", "memAccessesCanBeReordered", "(", "*", "CI", ".", "I", ",", "*", "MBBI", ",", "AA", ")", "||", "!", "canMoveInstsAcrossMemOp", "(", "*", "MBBI", ",", "CI", ".", "InstsToMove", ",", "AA", ")", ")", ")", "{", "CI", ".", "InstsToMove", ".", "push_back", "(", "&", "*", "MBBI", ")", ";", "addDefsUsesToList", "(", "*", "MBBI", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ")", ";", "continue", ";", "}", "addToListsIfDependent", "(", "*", "MBBI", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ",", "CI", ".", "InstsToMove", ")", ";", "continue", ";", "}", "if", "(", "MBBI", "->", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "if", "(", "addToListsIfDependent", "(", "*", "MBBI", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ",", "CI", ".", "InstsToMove", ")", ")", "continue", ";", "bool", "Match", "=", "true", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumAddresses", ";", "i", "++", ")", "{", "const", "MachineOperand", "&", "AddrRegNext", "=", "MBBI", "->", "getOperand", "(", "AddrIdx", "[", "i", "]", ")", ";", "if", "(", "AddrReg", "[", "i", "]", "->", "isImm", "(", ")", "||", "AddrRegNext", ".", "isImm", "(", ")", ")", "{", "if", "(", "AddrReg", "[", "i", "]", "->", "isImm", "(", ")", "!=", "AddrRegNext", ".", "isImm", "(", ")", "||", "AddrReg", "[", "i", "]", "->", "getImm", "(", ")", "!=", "AddrRegNext", ".", "getImm", "(", ")", ")", "{", "Match", "=", "false", ";", "break", ";", "}", "continue", ";", "}", "if", "(", "AddrReg", "[", "i", "]", "->", "getReg", "(", ")", "!=", "AddrRegNext", ".", "getReg", "(", ")", "||", "AddrReg", "[", "i", "]", "->", "getSubReg", "(", ")", "!=", "AddrRegNext", ".", "getSubReg", "(", ")", ")", "{", "Match", "=" ]

LLVM

ARM

CPP

program_repair

CPU

6,816

[ "<FIXS>", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "<FIXE>" ]

[ "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "<BUGS>", "unsigned", "Rd", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rt", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "<BUGE>", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";" ]

GCC

i386

MD

program_repair

CPU

6,817

[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]

[ "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "subreg", ":", "TI", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<NUM_LIT>", ")" ]

LLVM

ARM

CPP

next_suggestion

CPU

6,818

[ "}" ]

[ "Align", "MemAlign", "=", "getKnownAlignment", "(", "II", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ",", "IC", ".", "getDataLayout", "(", ")", ",", "&", "II", ",", "&", "IC", ".", "getAssumptionCache", "(", ")", ",", "&", "IC", ".", "getDominatorTree", "(", ")", ")", ";", "unsigned", "AlignArg", "=", "II", ".", "arg_size", "(", ")", "-", "<NUM_LIT>", ";", "Value", "*", "AlignArgOp", "=", "II", ".", "getArgOperand", "(", "AlignArg", ")", ";", "MaybeAlign", "Align", "=", "cast", "<", "ConstantInt", ">", "(", "AlignArgOp", ")", "->", "getMaybeAlignValue", "(", ")", ";", "if", "(", "Align", "&&", "*", "Align", "<", "MemAlign", ")", "{", "return", "IC", ".", "replaceOperand", "(", "II", ",", "AlignArg", ",", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "II", ".", "getContext", "(", ")", ")", ",", "MemAlign", ".", "value", "(", ")", ",", "false", ")", ")", ";", "}", "break", ";", "}", "case", "Intrinsic", "::", "arm_mve_pred_i2v", ":", "{", "Value", "*", "Arg", "=", "II", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "ArgArg", ";", "if", "(", "match", "(", "Arg", ",", "PatternMatch", "::", "m_Intrinsic", "<", "Intrinsic", "::", "arm_mve_pred_v2i", ">", "(", "PatternMatch", "::", "m_Value", "(", "ArgArg", ")", ")", ")", "&&", "II", ".", "getType", "(", ")", "==", "ArgArg", "->", "getType", "(", ")", ")", "{", "return", "IC", ".", "replaceInstUsesWith", "(", "II", ",", "ArgArg", ")", ";", "}", "Constant", "*", "XorMask", ";", "if", "(", "match", "(", "Arg", ",", "m_Xor", "(", "PatternMatch", "::", "m_Intrinsic", "<", "Intrinsic", "::", "arm_mve_pred_v2i", ">", "(", "PatternMatch", "::", "m_Value", "(", "ArgArg", ")", ")", ",", "PatternMatch", "::", "m_Constant", "(", "XorMask", ")", ")", ")", "&&", "II", ".", "getType", "(", ")", "==", "ArgArg", "->", "getType", "(", ")", ")", "{", "if", "(", "auto", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "XorMask", ")", ")", "{", "if", "(", "CI", "->", "getValue", "(", ")", ".", "trunc", "(", "<NUM_LIT>", ")", ".", "isAllOnes", "(", ")", ")", "{", "auto", "TrueVector", "=", "IC", ".", "Builder", ".", "CreateVectorSplat", "(", "cast", "<", "FixedVectorType", ">", "(", "II", ".", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", ",", "IC", ".", "Builder", ".", "getTrue", "(", ")", ")", ";", "return", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Xor", ",", "ArgArg", ",", "TrueVector", ")", ";", "}", "}", "}", "KnownBits", "ScalarKnown", "(", "<NUM_LIT>", ")", ";", "if", "(", "IC", ".", "SimplifyDemandedBits", "(", "&", "II", ",", "<NUM_LIT>", ",", "APInt", "::", "getLowBitsSet", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "ScalarKnown", ",", "<NUM_LIT>", ")", ")", "{", "return", "&", "II", ";", "}", "break", ";", "}", "case", "Intrinsic", "::", "arm_mve_pred_v2i", ":", "{", "Value", "*", "Arg", "=", "II", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "ArgArg", ";", "if", "(", "match", "(", "Arg", ",", "PatternMatch", "::", "m_Intrinsic", "<", "Intrinsic", "::", "arm_mve_pred_i2v", ">", "(", "PatternMatch", "::", "m_Value", "(", "ArgArg", ")", ")", ")", ")", "{", "return", "IC", ".", "replaceInstUsesWith", "(", "II", ",", "ArgArg", ")", ";", "}", "if", "(", "!", "II", ".", "getMetadata", "(", "LLVMContext", "::", "MD_range", ")", ")", "{", "Type", "*", "IntTy32", "=", "Type", "::", "getInt32Ty", "(", "II", ".", "getContext", "(", ")", ")", ";", "Metadata", "*", "M", "[", "]", "=", "{", "ConstantAsMetadata", "::", "get", "(", "ConstantInt", "::", "get", "(", "IntTy32", ",", "<NUM_LIT>", ")", ")", ",", "ConstantAsMetadata", "::", "get", "(", "ConstantInt", "::", "get", "(", "IntTy32", ",", "<NUM_LIT>", ")", ")", "}", ";", "II", ".", "setMetadata", "(", "LLVMContext", "::", "MD_range", ",", "MDNode", "::", "get", "(", "II", ".", "getContext", "(", ")", ",", "M", ")", ")", ";", "return", "&", "II", ";", "}", "break", ";", "}", "case", "Intrinsic", "::", "arm_mve_vadc", ":", "case", "Intrinsic", "::", "arm_mve_vadc_predicated", ":", "{", "unsigned", "CarryOp", "=", "(", "II", ".", "getIntrinsicID", "(", ")", "==", "Intrinsic", "::", "arm_mve_vadc_predicated", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "assert", "(", "II", ".", "getArgOperand", "(", "CarryOp", ")", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Bad type for intrinsic!", "<STR_LIT>", ")", ";", "KnownBits", "CarryKnown", "(", "<NUM_LIT>", ")", ";", "if", "(", "IC", ".", "SimplifyDemandedBits", "(", "&", "II", ",", "CarryOp", ",", "APInt", "::", "getOneBitSet", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "CarryKnown", ")", ")", "{", "return", "&", "II", ";" ]

GCC

s390

CPP

program_repair

MPU

6,819

[ "<FIXS>", "rtx_code_label", "*", "new", "_", "label", "=", "gen_label_rtx", "(", ")", ";", "<FIXE>" ]

[ "if", "(", "!", "cur_insn", "||", "JUMP_P", "(", "cur_insn", ")", "||", "LABEL_P", "(", "cur_insn", ")", ")", "return", "false", ";", "<BUGS>", "new", "_", "label", "=", "gen_label_rtx", "(", ")", ";", "<BUGE>", "uncond_jump", "=", "emit_jump_insn_after", "(", "gen_rtx_SET", "(", "pc_rtx", ",", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "code_label", ")", ")", "," ]

LLVM

OR1K

CPP

code_generation

CPU

6,820

[ "SDValue", "OR1KTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "DebugLoc", "dl", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "switch", "(", "CallConv", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unsupported calling convention", "<STR_LIT>", ")", ";", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "Fast", ":", "return", "LowerCCCArguments", "(", "Chain", ",", "CallConv", ",", "isVarArg", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ")", ";", "}", "}" ]

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

LLVM

CellSPU

CPP

next_suggestion

MPU

6,821

[ "std", "::", "string", "msg", ";" ]

[ "int", "FrameSize", "=", "MFI", "->", "getStackSize", "(", ")", ";", "int", "LinkSlotOffset", "=", "SPUFrameInfo", "::", "stackSlotSize", "(", ")", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "assert", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "<STR_LIT>", "Can only insert epilog into returning blocks", "<STR_LIT>", ")", ";", "assert", "(", "(", "FrameSize", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "SPURegisterInfo::emitEpilogue: FrameSize not aligned", "<STR_LIT>", ")", ";", "if", "(", "FrameSize", ">", "<NUM_LIT>", "||", "MFI", "->", "hasCalls", "(", ")", ")", "{", "FrameSize", "=", "FrameSize", "+", "SPUFrameInfo", "::", "minStackSize", "(", ")", ";", "if", "(", "isS10Constant", "(", "FrameSize", "+", "LinkSlotOffset", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "FrameSize", "+", "LinkSlotOffset", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "FrameSize", ")", ";", "}", "else", "if", "(", "FrameSize", "<=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", "&&", "FrameSize", ">=", "-", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "FrameSize", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "{" ]

GCC

i386

CPP

program_repair

CPU

6,822

[ "<FIXS>", "emit_insn", "(", "gen_strset", "(", "destreg", ",", "dst", ",", "(", "TARGET_64BIT", "?", "gen_rtx_SUBREG", "(", "SImode", ",", "zeroreg", ",", "<NUM_LIT>", ")", ":", "zeroreg", ")", ")", ")", ";", "<FIXE>" ]

[ "if", "(", "align", "<=", "<NUM_LIT>", "&&", "desired_alignment", ">", "<NUM_LIT>", ")", "{", "rtx", "label", "=", "ix86_expand_aligntest", "(", "destreg", ",", "<NUM_LIT>", ")", ";", "<BUGS>", "emit_insn", "(", "gen_strsetsi", "(", "destreg", ",", "(", "TARGET_64BIT", "?", "gen_rtx_SUBREG", "(", "SImode", ",", "zeroreg", ",", "<NUM_LIT>", ")", ":", "zeroreg", ")", ")", ")", ";", "<BUGE>", "ix86_adjust_counter", "(", "countreg", ",", "<NUM_LIT>", ")", ";", "emit_label", "(", "label", ")", ";", "LABEL_NUSES", "(", "label", ")", "=", "<NUM_LIT>", ";" ]

GCC

v850

MD

next_suggestion

MPU

6,823

[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]

[ "(", "ior", "(", "match_test", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")", ")" ]

LLVM

X86

CPP

stmt_completion

CPU

6,824

[ ",", "Cycles", ")", ";" ]

[ "ReturnBBs", "[", "MBB", "]", "=", "std", "::", "max", "(", "ReturnBBs", "[", "MBB", "]", ",", "Cycles", ")", ";", "return", ";", "}", "for", "(", "MachineBasicBlock", "::", "succ_iterator", "I", "=", "MBB", "->", "succ_begin", "(", ")", ";", "I", "!=", "MBB", "->", "succ_end", "(", ")", ";", "++", "I", ")", "{", "findReturns", "(", "*", "I" ]

GCC

i386

MD

stmt_completion

CPU

6,825

[ ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "match_code", "<STR_LIT>", ")" ]

LLVM

X86

TD

program_repair

CPU

6,826

[ "<FIXS>", "(", "!", "cast", "Instruction", ">", "(", "NAME", "#", "<STR_LIT>", ")", "VR128X", ":", "$", "dst", ",", "VR128X", ":", "$", "src", ")", ",", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";", "def", ":", "InstAlias", "OpcodeStr", "#", "#", "<STR_LIT>", ",", "(", "!", "cast", "Instruction", ">", "(", "NAME", "#", "<STR_LIT>", ")", "VR128X", ":", "$", "dst", ",", "VK2WM", ":", "$", "mask", ",", "VR128X", ":", "$", "src", ")", ",", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";", "def", ":", "InstAlias", "OpcodeStr", "#", "#", "<STR_LIT>", "<STR_LIT>", ",", "(", "!", "cast", "Instruction", ">", "(", "NAME", "#", "<STR_LIT>", ")", "VR128X", ":", "$", "dst", ",", "VK2WM", ":", "$", "mask", ",", "VR128X", ":", "$", "src", ")", ",", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";", "def", ":", "InstAlias", "OpcodeStr", "#", "#", "<STR_LIT>", ",", "(", "!", "cast", "Instruction", ">", "(", "NAME", "#", "<STR_LIT>", ")", "VR128X", ":", "$", "dst", ",", "f64mem", ":", "$", "src", ")", ",", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";", "def", ":", "InstAlias", "OpcodeStr", "#", "#", "<STR_LIT>", "<STR_LIT>", ",", "(", "!", "cast", "Instruction", ">", "(", "NAME", "#", "<STR_LIT>", ")", "VR128X", ":", "$", "dst", ",", "VK2WM", ":", "$", "mask", ",", "f64mem", ":", "$", "src", ")", ",", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";", "def", ":", "InstAlias", "OpcodeStr", "#", "#", "<STR_LIT>", "<STR_LIT>", ",", "(", "!", "cast", "Instruction", ">", "(", "NAME", "#", "<STR_LIT>", ")", "VR128X", ":", "$", "dst", ",", "VK2WM", ":", "$", "mask", ",", "f64mem", ":", "$", "src", ")", ",", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";", "<FIXE>", "<FIXS>", "(", "!", "cast", "Instruction", ">", "(", "NAME", "#", "<STR_LIT>", ")", "VR128X", ":", "$", "dst", ",", "VR256X", ":", "$", "src", ")", ",", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";", "def", ":", "InstAlias", "OpcodeStr", "#", "#", "<STR_LIT>", ",", "(", "!", "cast", "Instruction", ">", "(", "NAME", "#", "<STR_LIT>", ")", "VR128X", ":", "$", "dst", ",", "VK4WM", ":", "$", "mask", ",", "VR256X", ":", "$", "src", ")", ",", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";", "def", ":", "InstAlias", "OpcodeStr", "#", "#", "<STR_LIT>", "<STR_LIT>", ",", "(", "!", "cast", "Instruction", ">", "(", "NAME", "#", "<STR_LIT>", ")", "VR128X", ":", "$", "dst", ",", "VK4WM", ":", "$", "mask", ",", "VR256X", ":", "$", "src", ")", ",", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";", "def", ":", "InstAlias", "OpcodeStr", "#", "#", "<STR_LIT>", ",", "(", "!", "cast", "Instruction", ">", "(", "NAME", "#", "<STR_LIT>", ")", "VR128X", ":", "$", "dst", ",", "f64mem", ":", "$", "src", ")", ",", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";", "def", ":", "InstAlias", "OpcodeStr", "#", "#", "<STR_LIT>", "<STR_LIT>", ",", "(", "!", "cast", "Instruction", ">", "(", "NAME", "#", "<STR_LIT>", ")", "VR128X", ":", "$", "dst", ",", "VK4WM", ":", "$", "mask", ",", "f64mem", ":", "$", "src", ")", ",", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";", "def", ":", "InstAlias", "OpcodeStr", "#", "#", "<STR_LIT>", "<STR_LIT>", ",", "(", "!", "cast", "Instruction", ">", "(", "NAME", "#", "<STR_LIT>", ")", "VR128X", ":", "$", "dst", ",", "VK4WM", ":", "$", "mask", ",", "f64mem", ":", "$", "src", ")", ",", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";", "<FIXE>" ]

[ "}", "def", ":", "InstAlias", "OpcodeStr", "#", "#", "<STR_LIT>", ",", "<BUGS>", "(", "!", "cast", "Instruction", ">", "(", "NAME", "#", "<STR_LIT>", ")", "VR128X", ":", "$", "dst", ",", "VR128X", ":", "$", "src", ")", ",", "<NUM_LIT>", ">", ";", "def", ":", "InstAlias", "OpcodeStr", "#", "#", "<STR_LIT>", ",", "(", "!", "cast", "Instruction", ">", "(", "NAME", "#", "<STR_LIT>", ")", "VR128X", ":", "$", "dst", ",", "f128mem", ":", "$", "src", ")", ",", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";", "def", ":", "InstAlias", "OpcodeStr", "#", "#", "<STR_LIT>", ",", "(", "!", "cast", "Instruction", ">", "(", "NAME", "#", "<STR_LIT>", ")", "VR128X", ":", "$", "dst", ",", "VR256X", ":", "$", "src", ")", ",", "<NUM_LIT>", ">", ";", "<BUGE>", "def", ":", "InstAlias", "OpcodeStr", "#", "#", "<STR_LIT>", ",", "<BUGS>", "(", "!", "cast", "Instruction", ">", "(", "NAME", "#", "<STR_LIT>", ")", "VR128X", ":", "$", "dst", ",", "f256mem", ":", "$", "src", ")", ",", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";", "<BUGE>", "}", "defm", "VCVTPD2PS", ":", "avx512_cvtpd2ps", "<NUM_LIT>", ",", "<STR_LIT>", ",", "SchedWriteCvtPD2PS", ">", "," ]

LLVM

Hexagon

CPP

stmt_completion

DSP

6,827

[ "this", ";" ]

[ "if", "(", "Min", ">", "Max", ")", "std", "::", "tie", "(", "Min", ",", "Max", ",", "Align", ")", "=", "std", "::", "make_tuple", "(", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "return", "*" ]

LLVM

Hexagon

TD

next_suggestion

DSP

6,828

[ "bits", "<", "<NUM_LIT>", ">", "Rs32", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Pv4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pv4", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

GCC

i386

MD

stmt_completion

CPU

6,829

[ ":", "CCC", "FLAGS_REG", ")" ]

[ "(", "compare", ":", "CCC", "(", "plus", ":", "SWI", "(", "match_operand", ":", "SWI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SWI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "plus", ":", "SWI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "reg" ]

LLVM

ECLair

CPP

code_generation

MPU

6,830

[ "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{", "return", "<NUM_LIT>", ";", "}" ]

[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]

LLVM

HSAIL

CPP

next_suggestion

Virtual ISA

6,831

[ "assert", "(", "alignment", "!=", "<NUM_LIT>", ")", ";" ]

[ "ParamList", "=", "&", "CallRetParams", ";", "DefName", "=", "<STR_LIT>", "__ret_", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "ParamName", ".", "empty", "(", ")", ")", "{", "Name", "=", "DefName", ";", "Name", "+=", "utostr", "(", "ParamList", "->", "size", "(", ")", ")", ";", "}", "else", "{", "Name", "=", "ParamName", ";", "}", "unsigned", "prev_offset", "=", "<NUM_LIT>", ";", "unsigned", "prev_size", "=", "<NUM_LIT>", ";", "if", "(", "ParamList", "->", "size", "(", ")", ">", "<NUM_LIT>", ")", "{", "unsigned", "prev_param", "=", "(", "*", "ParamList", ")", "[", "ParamList", "->", "size", "(", ")", "-", "<NUM_LIT>", "]", ";", "prev_offset", "=", "getParamOffset", "(", "prev_param", ")", ";", "prev_size", "=", "getParamSize", "(", "prev_param", ")", ";", "}", "if", "(", "prev_offset", "==", "UINT_MAX", "||", "GetOpaqueType", "(", "Ty", ")", ")", "{", "Param", ".", "Offset", "=", "UINT_MAX", ";", "}", "else", "{", "unsigned", "alignment", "=", "DL", "->", "getABITypeAlignment", "(", "Ty", ")", ";", "if", "(", "ParamType", "==", "HSAIL_PARAM_TYPE_KERNARG", "&&", "Ty", "->", "isVectorTy", "(", ")", ")", "alignment", "=", "DL", "->", "getABITypeAlignment", "(", "Ty", "->", "getVectorElementType", "(", ")", ")", ";" ]

GCC

rs6000

CPP

program_repair

CPU

6,832

[ "<FIXS>", "gcc_assert", "(", "ndx", "==", "count", ")", ";", "<FIXE>" ]

[ "ndx", "++", ";", "}", "emit_insn", "(", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "p", ")", ")", ";", "<BUGS>", "if", "(", "ndx", "!=", "count", ")", "abort", "(", ")", ";", "<BUGE>", "}", "elsefor", "(", "i", "=", "<NUM_LIT>", ";", "i", "<NUM_LIT>", ";", "i", "++", ")" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

6,833

[ "}" ]

[ "if", "(", "!", "HexagonMCInstrInfo", "::", "isImmext", "(", "MI", ")", ")", "{", "append", "(", "MI", ",", "Extender", ",", "HexagonMCInstrInfo", "::", "getUnits", "(", "MCII", ",", "STI", ",", "MI", ")", ")", ";", "Extender", "=", "nullptr", ";", "}", "else", "Extender", "=", "&", "MI", ";", "}", "if", "(", "!", "bInsertAtFront", ")", "append", "(", "AddMI", ",", "nullptr", ",", "HexagonMCInstrInfo", "::", "getUnits", "(", "MCII", ",", "STI", ",", "AddMI", ")", ")", ";" ]

GCC

pa

CPP

code_generation

CPU

6,834

[ "static", "void", "pa_trampoline_init", "(", "rtx", "m_tramp", ",", "tree", "fndecl", ",", "rtx", "chain_value", ")", "{", "rtx", "fnaddr", "=", "XEXP", "(", "DECL_RTL", "(", "fndecl", ")", ",", "<NUM_LIT>", ")", ";", "rtx", "start_addr", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "rtx", "end_addr", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "rtx", "line_length", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "rtx", "r_tramp", ",", "tmp", ";", "emit_block_move", "(", "m_tramp", ",", "assemble_trampoline_template", "(", ")", ",", "GEN_INT", "(", "TRAMPOLINE_SIZE", ")", ",", "BLOCK_OP_NORMAL", ")", ";", "r_tramp", "=", "force_reg", "(", "Pmode", ",", "XEXP", "(", "m_tramp", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "TARGET_64BIT", ")", "{", "tmp", "=", "adjust_address", "(", "m_tramp", ",", "Pmode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "tmp", ",", "fnaddr", ")", ";", "tmp", "=", "adjust_address", "(", "m_tramp", ",", "Pmode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "tmp", ",", "chain_value", ")", ";", "tmp", "=", "adjust_address", "(", "m_tramp", ",", "Pmode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "tmp", ",", "r_tramp", ")", ";", "tmp", "=", "adjust_address", "(", "m_tramp", ",", "Pmode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "tmp", ",", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ")", ";", "emit_insn", "(", "gen_andsi3", "(", "start_addr", ",", "r_tramp", ",", "GEN_INT", "(", "-", "MIN_CACHELINE_SIZE", ")", ")", ")", ";", "tmp", "=", "force_reg", "(", "Pmode", ",", "plus_constant", "(", "Pmode", ",", "r_tramp", ",", "TRAMPOLINE_CODE_SIZE", "-", "<NUM_LIT>", ")", ")", ";", "emit_insn", "(", "gen_andsi3", "(", "end_addr", ",", "tmp", ",", "GEN_INT", "(", "-", "MIN_CACHELINE_SIZE", ")", ")", ")", ";", "emit_move_insn", "(", "line_length", ",", "GEN_INT", "(", "MIN_CACHELINE_SIZE", ")", ")", ";", "emit_insn", "(", "gen_dcacheflushsi", "(", "start_addr", ",", "end_addr", ",", "line_length", ")", ")", ";", "emit_insn", "(", "gen_icacheflushsi", "(", "start_addr", ",", "end_addr", ",", "line_length", ",", "gen_reg_rtx", "(", "Pmode", ")", ",", "gen_reg_rtx", "(", "Pmode", ")", ")", ")", ";", "}", "else", "{", "tmp", "=", "adjust_address", "(", "m_tramp", ",", "Pmode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "tmp", ",", "fnaddr", ")", ";", "tmp", "=", "adjust_address", "(", "m_tramp", ",", "Pmode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "tmp", ",", "chain_value", ")", ";", "tmp", "=", "adjust_address", "(", "m_tramp", ",", "Pmode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "tmp", ",", "force_reg", "(", "Pmode", ",", "plus_constant", "(", "Pmode", ",", "r_tramp", ",", "<NUM_LIT>", ")", ")", ")", ";", "tmp", "=", "adjust_address", "(", "m_tramp", ",", "Pmode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "tmp", ",", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ")", ";", "tmp", "=", "force_reg", "(", "Pmode", ",", "plus_constant", "(", "Pmode", ",", "r_tramp", ",", "<NUM_LIT>", ")", ")", ";", "emit_insn", "(", "gen_anddi3", "(", "start_addr", ",", "tmp", ",", "GEN_INT", "(", "-", "MIN_CACHELINE_SIZE", ")", ")", ")", ";", "tmp", "=", "force_reg", "(", "Pmode", ",", "plus_constant", "(", "Pmode", ",", "tmp", ",", "TRAMPOLINE_CODE_SIZE", "-", "<NUM_LIT>", ")", ")", ";", "emit_insn", "(", "gen_anddi3", "(", "end_addr", ",", "tmp", ",", "GEN_INT", "(", "-", "MIN_CACHELINE_SIZE", ")", ")", ")", ";", "emit_move_insn", "(", "line_length", ",", "GEN_INT", "(", "MIN_CACHELINE_SIZE", ")", ")", ";", "emit_insn", "(", "gen_dcacheflushdi", "(", "start_addr", ",", "end_addr", ",", "line_length", ")", ")", ";", "emit_insn", "(", "gen_icacheflushdi", "(", "start_addr", ",", "end_addr", ",", "line_length", ",", "gen_reg_rtx", "(", "Pmode", ")", ",", "gen_reg_rtx", "(", "Pmode", ")", ")", ")", ";", "}" ]

[ "Emit", "RTL", "insns", "to", "initialize", "the", "variable", "parts", "of", "a", "trampoline", ".", "FNADDR", "is", "an", "RTX", "for", "the", "address", "of", "the", "function", "'s", "pure", "code", ".", "CXT", "is", "an", "RTX", "for", "the", "static", "chain", "value", "for", "the", "function", ".", "Move", "the", "function", "address", "to", "the", "trampoline", "template", "at", "offset", "36", ".", "Move", "the", "static", "chain", "value", "to", "trampoline", "template", "at", "offset", "40", ".", "Move", "the", "trampoline", "address", "to", "trampoline", "template", "at", "offset", "44", ".", "Move", "r19", "to", "trampoline", "template", "at", "offset", "48", ".", "The", "latter", "two", "words", "create", "a", "plabel", "for", "the", "indirect", "call", "to", "the", "trampoline", ".", "A", "similar", "sequence", "is", "used", "for", "the", "64-bit", "port", "but", "the", "plabel", "is", "at", "the", "beginning", "of", "the", "trampoline", ".", "Finally", ",", "the", "cache", "entries", "for", "the", "trampoline", "code", "are", "flushed", ".", "This", "is", "necessary", "to", "ensure", "that", "the", "trampoline", "instruction", "sequence", "is", "written", "to", "memory", "prior", "to", "any", "attempts", "at", "prefetching", "the", "code", "sequence", "." ]

LLVM

Hexagon

TD

next_suggestion

DSP

6,835

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Nt8", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Nt8", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

GCC

i386

CPP

code_generation

CPU

6,836

[ "static", "void", "ix86_code_end", "(", "void", ")", "{", "rtx", "xops", "[", "<NUM_LIT>", "]", ";", "int", "regno", ";", "for", "(", "regno", "=", "AX_REG", ";", "regno", "<=", "SP_REG", ";", "regno", "++", ")", "{", "char", "name", "[", "<NUM_LIT>", "]", ";", "tree", "decl", ";", "if", "(", "!", "(", "pic_labels_used", "&", "(", "<NUM_LIT>", "<<", "regno", ")", ")", ")", "continue", ";", "get_pc_thunk_name", "(", "name", ",", "regno", ")", ";", "decl", "=", "build_decl", "(", "BUILTINS_LOCATION", ",", "FUNCTION_DECL", ",", "get_identifier", "(", "name", ")", ",", "build_function_type_list", "(", "void_type_node", ",", "NULL_TREE", ")", ")", ";", "DECL_RESULT", "(", "decl", ")", "=", "build_decl", "(", "BUILTINS_LOCATION", ",", "RESULT_DECL", ",", "NULL_TREE", ",", "void_type_node", ")", ";", "TREE_PUBLIC", "(", "decl", ")", "=", "<NUM_LIT>", ";", "TREE_STATIC", "(", "decl", ")", "=", "<NUM_LIT>", ";", "DECL_IGNORED_P", "(", "decl", ")", "=", "<NUM_LIT>", ";", "if", "(", "TARGET_MACHO", ")", "{", "switch_to_section", "(", "darwin_sections", "[", "picbase_thunk_section", "]", ")", ";", "fputs", "(", "<STR_LIT>", "\\t.weak_definition\\t", "<STR_LIT>", ",", "asm_out_file", ")", ";", "assemble_name", "(", "asm_out_file", ",", "name", ")", ";", "fputs", "(", "<STR_LIT>", "\\n\\t.private_extern\\t", "<STR_LIT>", ",", "asm_out_file", ")", ";", "assemble_name", "(", "asm_out_file", ",", "name", ")", ";", "putc", "(", "'", "\\n", "'", ",", "asm_out_file", ")", ";", "ASM_OUTPUT_LABEL", "(", "asm_out_file", ",", "name", ")", ";", "DECL_WEAK", "(", "decl", ")", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "USE_HIDDEN_LINKONCE", ")", "{", "cgraph_node", "::", "create", "(", "decl", ")", "->", "set_comdat_group", "(", "DECL_ASSEMBLER_NAME", "(", "decl", ")", ")", ";", "targetm", ".", "asm_out", ".", "unique_section", "(", "decl", ",", "<NUM_LIT>", ")", ";", "switch_to_section", "(", "get_named_section", "(", "decl", ",", "NULL", ",", "<NUM_LIT>", ")", ")", ";", "targetm", ".", "asm_out", ".", "globalize_label", "(", "asm_out_file", ",", "name", ")", ";", "fputs", "(", "<STR_LIT>", "\\t.hidden\\t", "<STR_LIT>", ",", "asm_out_file", ")", ";", "assemble_name", "(", "asm_out_file", ",", "name", ")", ";", "putc", "(", "'", "\\n", "'", ",", "asm_out_file", ")", ";", "ASM_DECLARE_FUNCTION_NAME", "(", "asm_out_file", ",", "name", ",", "decl", ")", ";", "}", "else", "{", "switch_to_section", "(", "text_section", ")", ";", "ASM_OUTPUT_LABEL", "(", "asm_out_file", ",", "name", ")", ";", "}", "DECL_INITIAL", "(", "decl", ")", "=", "make_node", "(", "BLOCK", ")", ";", "current_function_decl", "=", "decl", ";", "allocate_struct_function", "(", "decl", ",", "false", ")", ";", "init_function_start", "(", "decl", ")", ";", "cfun", "->", "is_thunk", "=", "true", ";", "first_function_block_is_cold", "=", "false", ";", "final_start_function", "(", "emit_barrier", "(", ")", ",", "asm_out_file", ",", "<NUM_LIT>", ")", ";", "if", "(", "TARGET_PAD_SHORT_FUNCTION", ")", "{", "int", "i", "=", "<NUM_LIT>", ";", "while", "(", "i", "--", ")", "fputs", "(", "<STR_LIT>", "\\tnop\\n", "<STR_LIT>", ",", "asm_out_file", ")", ";", "}", "xops", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "Pmode", ",", "regno", ")", ";", "xops", "[", "<NUM_LIT>", "]", "=", "gen_rtx_MEM", "(", "Pmode", ",", "stack_pointer_rtx", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "mov%z0\\t{%1, %0|%0, %1}", "<STR_LIT>", ",", "xops", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "%!ret", "<STR_LIT>", ",", "NULL", ")", ";", "final_end_function", "(", ")", ";", "init_insn_lengths", "(", ")", ";", "free_after_compilation", "(", "cfun", ")", ";", "set_cfun", "(", "NULL", ")", ";", "current_function_decl", "=", "NULL", ";", "}", "if", "(", "flag_split_stack", ")", "file_end_indicate_split_stack", "(", ")", ";", "}" ]

[ "This", "function", "generates", "code", "for", "-fpic", "that", "loads", "%", "ebx", "with", "the", "return", "address", "of", "the", "caller", "and", "then", "returns", "." ]

GCC

mep

CPP

stmt_completion

CPU

6,837

[ "rss", ";" ]

[ "else", "reg_names", "[", "FP_REGNO", "]", "=", "<STR_LIT>", "$8", "<STR_LIT>", ";", "if", "(", "sp_offset", "==", "<NUM_LIT>", ")", "return", ";", "if", "(", "debug_info_level", "==", "DINFO_LEVEL_NONE", ")", "{", "fprintf", "(", "file", ",", "<STR_LIT>", "\\t# frame: %d", "<STR_LIT>", ",", "sp_offset", ")", ";", "if", "(", "reg_save_size", ")", "fprintf", "(", "file", ",", "<STR_LIT>", " %d regs", "<STR_LIT>", ",", "reg_save_size", ")", ";", "if", "(", "local", ")", "fprintf", "(", "file", ",", "<STR_LIT>", " %d locals", "<STR_LIT>", ",", "local", ")", ";", "if", "(", "crtl", "->", "outgoing_args_size", ")", "fprintf", "(", "file", ",", "<STR_LIT>", " %d args", "<STR_LIT>", ",", "crtl", "->", "outgoing_args_size", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "return", ";", "}", "fprintf", "(", "file", ",", "<STR_LIT>", "\\t#\\n", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", "\\t# Initial Frame Information:\\n", "<STR_LIT>", ")", ";", "if", "(", "sp_offset", "||", "!", "frame_pointer_needed", ")", "fprintf", "(", "file", ",", "<STR_LIT>", "\\t# Entry ---------- 0\\n", "<STR_LIT>", ")", ";", "for", "(", "si", "=", "<NUM_LIT>", ";", "si", "<", "FIRST_PSEUDO_REGISTER", ";", "si", "++", ")", "slot_map", "[", "si", "]", "=", "si", ";", "for", "(", "si", "=", "<NUM_LIT>", ";", "si", "<", "FIRST_PSEUDO_REGISTER", "-", "<NUM_LIT>", ";", "si", "++", ")", "for", "(", "sj", "=", "si", "+", "<NUM_LIT>", ";", "sj", "<", "FIRST_PSEUDO_REGISTER", ";", "sj", "++", ")", "if", "(", "cfun", "->", "machine", "->", "reg_save_slot", "[", "slot_map", "[", "si", "]", "]", ">", "cfun", "->", "machine", "->", "reg_save_slot", "[", "slot_map", "[", "sj", "]", "]", ")", "{", "int", "t", "=", "slot_map", "[", "si", "]", ";", "slot_map", "[", "si", "]", "=", "slot_map", "[", "sj", "]", ";", "slot_map", "[", "sj", "]", "=", "t", ";", "}", "sp", "=", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "FIRST_PSEUDO_REGISTER", ";", "i", "++", ")", "{", "int", "rsize", ";", "int", "r", "=", "slot_map", "[", "i", "]", ";", "int", "rss", "=", "cfun", "->", "machine", "->", "reg_save_slot", "[", "r", "]", ";", "if", "(", "!", "mep_call_saves_register", "(", "r", ")", ")", "continue", ";", "if", "(", "(", "r", "==", "TP_REGNO", "||", "r", "==", "GP_REGNO", "||", "r", "==", "LP_REGNO", ")", "&&", "(", "!", "mep_reg_set_in_function", "(", "r", ")", "&&", "!", "mep_interrupt_p", "(", ")", ")", ")", "continue", ";", "rsize", "=", "mep_reg_size", "(", "r", ")", ";", "skip", "=", "rss", "-", "(", "sp", "+", "rsize", ")", ";", "if", "(", "skip", ")", "fprintf", "(", "file", ",", "<STR_LIT>", "\\t# %3d bytes for alignment\\n", "<STR_LIT>", ",", "skip", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", "\\t# %3d bytes for saved %-3s %3d($sp)\\n", "<STR_LIT>", ",", "rsize", ",", "reg_names", "[", "r", "]", ",", "sp_offset", "-", "rss", ")", ";", "sp", "=" ]

GCC

loongarch

CPP

next_suggestion

CPU

6,838

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "m256i", "_", "_", "lasx_xvavg_h", "(", "_", "_", "m256i", "_", "<NUM_LIT>", ",", "_", "_", "m256i", "_", "<NUM_LIT>", ")", "{", "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_lasx_xvavg_h", "(", "(", "v16i16", ")", "_", "<NUM_LIT>", ",", "(", "v16i16", ")", "_", "<NUM_LIT>", ")", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

6,839

[ "SUBREG_TO_REG", "(", "i64", "<NUM_LIT>", ")", ",", "(", "LDRBBui", "GPR64sp", ":", "$", "Rn", ",", "uimm12s1", ":", "$", "offset", ")", ",", "sub_32", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "i64", "(", "extloadi1", "(", "am_indexed8", "GPR64sp", ":", "$", "Rn", ",", "uimm12s1", ":", "$", "offset", ")", ")", ")", ",", "(" ]

LLVM

AArch64

TD

next_suggestion

CPU

6,840

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "imm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pg", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zdn", ";", "let", "Constraints", "=", "<STR_LIT>", ";", "let", "DestructiveInstType", "=", "Destructive", ";", "let", "ElementSize", "=", "zprty", ".", "ElementSize", ";" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

6,841

[ "for", "(", "auto", "&", "Succ", ":", "MBB", ".", "successors", "(", ")", ")", "if", "(", "Succ", "!=", "Br", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", "{" ]

[ "NumCmpsInPreEmit", "++", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Optimize compare by using record form: ", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "MI", ".", "dump", "(", ")", ")", ";", "InstrsToErase", ".", "push_back", "(", "&", "MI", ")", ";", "}", "}", "auto", "I", "=", "MBB", ".", "getFirstInstrTerminator", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "instr_end", "(", ")", ")", "continue", ";", "MachineInstr", "*", "Br", "=", "&", "*", "I", ";", "if", "(", "Br", "->", "getOpcode", "(", ")", "!=", "PPC", "::", "BC", "&&", "Br", "->", "getOpcode", "(", ")", "!=", "PPC", "::", "BCn", ")", "continue", ";", "MachineInstr", "*", "CRSetMI", "=", "nullptr", ";", "Register", "CRBit", "=", "Br", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "CRReg", "=", "getCRFromCRBit", "(", "CRBit", ")", ";", "bool", "SeenUse", "=", "false", ";", "MachineBasicBlock", "::", "reverse_iterator", "It", "=", "Br", ",", "Er", "=", "MBB", ".", "rend", "(", ")", ";", "for", "(", "It", "++", ";", "It", "!=", "Er", ";", "It", "++", ")", "{", "if", "(", "It", "->", "modifiesRegister", "(", "CRBit", ",", "TRI", ")", ")", "{", "if", "(", "(", "It", "->", "getOpcode", "(", ")", "==", "PPC", "::", "CRUNSET", "||", "It", "->", "getOpcode", "(", ")", "==", "PPC", "::", "CRSET", ")", "&&", "It", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "CRBit", ")", "CRSetMI", "=", "&", "*", "It", ";", "break", ";", "}", "if", "(", "It", "->", "readsRegister", "(", "CRBit", ",", "TRI", ")", ")", "SeenUse", "=", "true", ";", "}", "if", "(", "!", "CRSetMI", ")", "continue", ";", "unsigned", "CRSetOp", "=", "CRSetMI", "->", "getOpcode", "(", ")", ";", "if", "(", "(", "Br", "->", "getOpcode", "(", ")", "==", "PPC", "::", "BCn", "&&", "CRSetOp", "==", "PPC", "::", "CRSET", ")", "||", "(", "Br", "->", "getOpcode", "(", ")", "==", "PPC", "::", "BC", "&&", "CRSetOp", "==", "PPC", "::", "CRUNSET", ")", ")", "{", "InstrsToErase", ".", "push_back", "(", "Br", ")", ";", "MBB", ".", "removeSuccessor", "(", "Br", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ";", "}", "else", "{", "MachineBasicBlock", "::", "iterator", "It", "=", "Br", ",", "Er", "=", "MBB", ".", "end", "(", ")", ";", "for", "(", ";", "It", "!=", "Er", ";", "It", "++", ")", "{", "if", "(", "It", "->", "isDebugInstr", "(", ")", ")", "continue", ";", "assert", "(", "It", "->", "isTerminator", "(", ")", "&&", "<STR_LIT>", "Non-terminator after a terminator", "<STR_LIT>", ")", ";", "InstrsToErase", ".", "push_back", "(", "&", "*", "It", ")", ";", "}", "if", "(", "!", "MBB", ".", "isLayoutSuccessor", "(", "Br", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ")", "{", "ArrayRef", "<", "MachineOperand", ">", "NoCond", ";", "TII", "->", "insertBranch", "(", "MBB", ",", "Br", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ",", "nullptr", ",", "NoCond", ",", "Br", "->", "getDebugLoc", "(", ")", ")", ";", "}" ]

GCC

arm

CPP

stmt_completion

CPU

6,842

[ "_", "_", "b", ")", ";" ]

[ "return", "_", "_", "builtin_mve_vqrdmulhq_n_sv16qi", "(", "_", "_", "a", "," ]

GCC

pa

MD

next_suggestion

CPU

6,843

[ "<STR_LIT>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "sign_extend", ":", "DI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

GCC

nds32

CPP

code_generation

CPU

6,844

[ "static", "rtx", "nds32_expand_builtin_null_ftype_reg", "(", "enum", "insn_code", "icode", ",", "tree", "exp", ",", "rtx", "target", ")", "{", "struct", "expand_operand", "ops", "[", "<NUM_LIT>", "]", ";", "tree", "arg0", ";", "rtx", "value0", ";", "arg0", "=", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ";", "value0", "=", "expand_normal", "(", "arg0", ")", ";", "create_input_operand", "(", "&", "ops", "[", "<NUM_LIT>", "]", ",", "value0", ",", "TYPE_MODE", "(", "TREE_TYPE", "(", "arg0", ")", ")", ")", ";", "if", "(", "!", "maybe_expand_insn", "(", "icode", ",", "<NUM_LIT>", ",", "ops", ")", ")", "error", "(", "<STR_LIT>", "invalid argument to built-in function", "<STR_LIT>", ")", ";", "return", "target", ";", "}" ]

[ "Function", "to", "expand", "builtin", "function", "for", "'", "[", "(", "unspec_volatile", "[", "(", "reg", ")", "]", ")", "]", "'", "." ]

LLVM

SystemZ

CPP

next_suggestion

CPU

6,845

[ "}" ]

[ "bool", "IsFunction", "=", "(", "isa", "<", "Function", ">", "(", "GV", ")", ")", "||", "(", "GA", "&&", "isa", "<", "Function", ">", "(", "GA", "->", "getAliaseeObject", "(", ")", ")", ")", ";", "bool", "IsInternal", "=", "(", "GV", "->", "hasInternalLinkage", "(", ")", "||", "GV", "->", "hasPrivateLinkage", "(", ")", ")", ";", "if", "(", "IsFunction", ")", "{", "if", "(", "IsInternal", ")", "{", "ADAtype", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "LoadAddr", "=", "true", ";", "}", "else", "ADAtype", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "{", "ADAtype", "=", "<STR_LIT>", "::", "<STR_LIT>", ";" ]

LLVM

X86

CPP

program_repair

CPU

6,846

[ "<FIXS>", "assert", "(", "!", "(", "isVarArg", "&&", "canGuaranteeTCO", "(", "CallConv", ")", ")", "&&", "<FIXE>" ]

[ "}", "<BUGS>", "assert", "(", "!", "(", "isVarArg", "&&", "IsTailCallConvention", "(", "CallConv", ")", ")", "&&", "<BUGE>", "<STR_LIT>", "Var args not supported with calling convention fastcc, ghc or hipe", "<STR_LIT>", ")", ";" ]

LLVM

F2003f

CPP

stmt_completion

CPU

6,847

[ "MF", ")", ";" ]

[ "return", "TargetFrameLowering", "::", "needsFrameIndexResolution", "(", "MF", ")", "||", "!", "canSimplifyCallFramePseudos", "(" ]

GCC

arm

MD

stmt_completion

CPU

6,848

[ "<STR_LIT>", ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]

GCC

arm

MD

next_suggestion

CPU

6,849

[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

6,850

[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_vminb", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rtt32", ",", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_ea23e4", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

i386

MD

program_repair

CPU

6,851

[ "<FIXS>", "(", "fix", ":", "DI", "(", "fix", ":", "DF", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "<FIXE>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "fix", ":", "DI", "(", "fix", ":", "DF", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "<BUGE>", "(", "clobber", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

GCC

frv

CPP

stmt_completion

VLIW

6,852

[ "op0", ")", ";" ]

[ "rtx", "pat", ";", "rtx", "op0", "=", "frv_read_argument", "(", "call", ",", "<NUM_LIT>", ")", ";", "rtx", "op1", "=", "frv_read_argument", "(", "call", ",", "<NUM_LIT>", ")", ";", "op0", "=", "frv_int_to_acc", "(", "icode", ",", "<NUM_LIT>", "," ]

GCC

powerpcspe

CPP

next_suggestion

CPU

6,853

[ "case", "TLS_MODEL_LOCAL_EXEC", ":" ]

[ "fputs", "(", "<STR_LIT>", "\\t.long\\t", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "fputs", "(", "DOUBLE_INT_ASM_OP", ",", "file", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "output_addr_const", "(", "file", ",", "x", ")", ";", "if", "(", "TARGET_ELF", ")", "fputs", "(", "<STR_LIT>", "@dtprel+0x8000", "<STR_LIT>", ",", "file", ")", ";", "else", "if", "(", "TARGET_XCOFF", "&&", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", ")", "{", "switch", "(", "SYMBOL_REF_TLS_MODEL", "(", "x", ")", ")", "{", "case", "<NUM_LIT>", ":", "break", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

6,854

[ "}" ]

[ "if", "(", "!", "Subtarget", "->", "hasInt256", "(", ")", "&&", "VT", ".", "is256BitVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "ShuffleVectorSDNode", "*", "SVOp", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ")", ";", "DebugLoc", "DL", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "V1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "V2", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "V2", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "UNDEF", "||", "!", "VT", ".", "isInteger", "(", ")", "||", "VT", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "i64", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Shift", "=", "<NUM_LIT>", ";", "while", "(", "(", "<NUM_LIT>", "U", "<<", "Shift", ")", "<", "NumElems", ")", "{", "if", "(", "SVOp", "->", "getMaskElt", "(", "<NUM_LIT>", "U", "<<", "Shift", ")", "==", "<NUM_LIT>", ")", "break", ";", "Shift", "+=", "<NUM_LIT>", ";", "if", "(", "Shift", ">", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "}", "unsigned", "Mask", "=", "(", "<NUM_LIT>", "U", "<<", "Shift", ")", "-", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", ";", "++", "i", ")", "{", "int", "EltIdx", "=", "SVOp", "->", "getMaskElt", "(", "i", ")", ";", "if", "(", "(", "i", "&", "Mask", ")", "!=", "<NUM_LIT>", "&&", "EltIdx", "!=", "-", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "(", "i", "&", "Mask", ")", "==", "<NUM_LIT>", "&&", "(", "unsigned", ")", "EltIdx", "!=", "(", "i", ">>", "Shift", ")", ")", "return", "SDValue", "(", ")", ";", "}", "LLVMContext", "*", "Context", "=", "DAG", ".", "getContext", "(", ")", ";", "unsigned", "NBits", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "<<", "Shift", ";", "EVT", "NeVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "Context", ",", "NBits", ")", ";", "EVT", "NVT", "=", "EVT", "::", "getVectorVT", "(", "*", "Context", ",", "NeVT", ",", "NumElems", ">>", "Shift", ")", ";", "if", "(", "!", "isTypeLegal", "(", "NVT", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "SignificantBits", "=", "NVT", ".", "getSizeInBits", "(", ")", ">>", "Shift", ";", "if", "(", "V1", ".", "getOpcode", "(", ")", "==", "ISD", "::", "BITCAST", "&&", "V1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SCALAR_TO_VECTOR", "&&", "V1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "EXTRACT_VECTOR_ELT", "&&", "V1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", "==", "SignificantBits", ")", "{", "SDValue", "V", "=", "V1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "ConstantSDNode", "*", "CIdx", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "V1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "CIdx", "&&", "CIdx", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", "&&", "(", "!", "ISD", "::", "isNormalLoad", "(", "V", ".", "getNode", "(", ")", ")", "||", "!", "V", ".", "hasOneUse", "(", ")", ")", ")", "{", "if", "(", "V", ".", "getValueSizeInBits", "(", ")", ">", "V1", ".", "getValueSizeInBits", "(", ")", ")", "{", "unsigned", "Ratio", "=", "V", ".", "getValueSizeInBits", "(", ")", "/", "V1", ".", "getValueSizeInBits", "(", ")", ";", "EVT", "FullVT", "=", "V", ".", "getValueType", "(", ")", ";", "EVT", "SubVecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "Context", ",", "FullVT", ".", "getVectorElementType", "(", ")", ",", "FullVT", ".", "getVectorNumElements", "(", ")", "/", "Ratio", ")", ";", "V", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "SubVecVT", ",", "V", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "}", "V1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "V1", ".", "getValueType", "(", ")", ",", "V", ")", ";" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

6,855

[ "let", "Constraints", "=", "<STR_LIT>", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "op1", ";", "bits", "<", "<NUM_LIT>", ">", "op2", ";", "bits", "<", "<NUM_LIT>", ">", "optype", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "op1", ";", "let", "SrcB", "=", "op2", ";", "let", "OperandType", "=", "optype", ";", "let", "Switches", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sw", ";", "let", "Switches", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "VectorPred", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Pred", ")", ",", "<STR_LIT>", ")", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";" ]

LLVM

Cpu0

CPP

stmt_completion

CPU

6,856

[ "TLInfo", "(", "Cpu0TargetLowering", "::", "create", "(", "TM", ",", "*", "this", ")", ")", "{" ]

[ "Cpu0Subtarget", "::", "Cpu0Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "little", ",", "const", "Cpu0TargetMachine", "&", "_", "TM", ")", ":", "Cpu0GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "IsLittle", "(", "little", ")", ",", "TargetTriple", "(", "TT", ")", ",", "TM", "(", "_", "TM", ")", ",", "TSInfo", "(", ")", ",", "InstrInfo", "(", "Cpu0InstrInfo", "::", "create", "(", "initializeSubtargetDependencies", "(", "CPU", ",", "FS", ",", "TM", ")", ")", ")", ",", "FrameLowering", "(", "Cpu0FrameLowering", "::", "create", "(", "*", "this", ")", ")", "," ]

LLVM

ARM

CPP

program_repair

CPU

6,857

[ "<FIXS>", "<FIXE>", "<FIXS>", "void", "ARMAsmParser", "::", "<FIXE>" ]

[ "(", "(", "ARMOperand", "*", ")", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "addPostIdxRegOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "(", "(", "ARMOperand", "*", ")", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "addCondCodeOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "<BUGS>", "return", "true", ";", "<BUGE>", "}", "<BUGS>", "bool", "ARMAsmParser", "::", "<BUGE>", "cvtStExtTWriteBackImm", "(", "MCInst", "&", "Inst", ",", "unsigned", "Opcode", ",", "const", "SmallVectorImpl", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{" ]

LLVM

ARM

CPP

stmt_completion

CPU

6,858

[ ",", "DL", ",", "NodeTys", ",", "Chain", ",", "Flag", ")", ";" ]

[ "MaybeAlign", "Align", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getMaybeAlignValue", "(", ")", ";", "SDValue", "SP", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "ARM", "::", "SP", ",", "MVT", "::", "i32", ")", ";", "Chain", "=", "SP", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SP", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SUB", ",", "DL", ",", "MVT", "::", "i32", ",", "SP", ",", "Size", ")", ";", "if", "(", "Align", ")", "SP", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "MVT", "::", "i32", ",", "SP", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "-", "(", "uint64_t", ")", "Align", "->", "value", "(", ")", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "ARM", "::", "SP", ",", "SP", ")", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", "=", "{", "SP", ",", "Chain", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";", "}", "SDValue", "Words", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "DL", ",", "MVT", "::", "i32", ",", "Size", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "SDValue", "Flag", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "ARM", "::", "R4", ",", "Words", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "Other", ",", "MVT", "::", "Glue", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>" ]

GCC

mep

CPP

program_repair

CPU

6,859

[ "<FIXS>", "(", "OPTIONAL_CP_INSN", "ivc2", "-", "p1", "-", "isa", "(", "SLOTS", "P1", ")", "(", "INTRINSIC", "<STR_LIT>", "cpsada1u_b", "<STR_LIT>", ")", "(", "CPTYPE", "V8UQI", ")", "VOLATILE", ")", "<FIXE>" ]

[ ";", "<NUM_LIT>", "<NUM_LIT>", "qqqqq", "ppppp", "<NUM_LIT>", "cpsada1u", ".", "b", "crqp", ",", "crpp", "(", "p0_1", ")", "(", "dni", "cpsada1u_b_P1", "<STR_LIT>", "cpsada1u.b $crqp,$crpp Pn", "<STR_LIT>", "<BUGS>", "(", "OPTIONAL_CP_INSN", "ivc2", "-", "p1", "-", "isa", "(", "SLOTS", "P1", ")", "(", "INTRINSIC", "<STR_LIT>", "cpsada1u_b", "<STR_LIT>", ")", "(", "CPTYPE", "V8UQI", ")", ")", "<BUGE>", "<STR_LIT>", "cpsada1u.b $crqp,$crpp", "<STR_LIT>", "(", "+", "(", "f", "-", "ivc2", "-", "<NUM_LIT>", "u0", "#", "x0", ")", "(", "f", "-", "ivc2", "-", "<NUM_LIT>", "u8", "#", "x18", ")", "crqp", "crpp", "(", "f", "-", "ivc2", "-", "<NUM_LIT>", "u23", "#", "x14", ")", "(", "f", "-", "ivc2", "-", "<NUM_LIT>", "u28", "<NUM_LIT>", ")", ")", "(", "sequence", "(", ")" ]

LLVM

Mips

CPP

stmt_completion

CPU

6,860

[ "(", "RegNo", ")", ";" ]

[ "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "return", "MatchOperand_ParseFail", ";", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "parseAnyRegister", "(", "TmpOperands", ")", "!=", "MatchOperand_Success", ")", "return", "MatchOperand_ParseFail", ";", "MipsOperand", "*", "Reg", "=", "&", "static_cast", "<", "MipsOperand", "&", ">", "(", "*", "TmpOperands", ".", "back", "(", ")", ")", ";", "unsigned", "RegNo", "=", "isGP64bit", "(", ")", "?", "Reg", "->", "getGPR64Reg", "(", ")", ":", "Reg", "->", "getGPR32Reg", "(", ")", ";", "Regs", ".", "push_back" ]

LLVM

AArch64

TD

next_suggestion

CPU

6,861

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";" ]

[ "class", "BaseLoadStoreUnprivileged", "<", "bits", "<", "<NUM_LIT>", ">", "sz", ",", "bit", "V", ",", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "dag", "oops", ",", "dag", "iops", ",", "string", "asm", ">", ":", "I", "<", "oops", ",", "iops", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rt", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

Mips

CPP

stmt_completion

CPU

6,862

[ ")", ";" ]

[ "if", "(", "!", "SrcEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "if", "(", "!", "DestEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "SrcVT", "=", "SrcEVT", ".", "getSimpleVT", "(", ")", ";", "MVT", "DestVT", "=", "DestEVT", ".", "getSimpleVT", "(", ")", ";", "Register", "ResultReg", "=", "createResultReg", "(", "&", "Mips", "::", "GPR32RegClass", ")", ";", "if", "(", "!", "emitIntExt", "(", "SrcVT", ",", "SrcReg", ",", "DestVT", ",", "ResultReg", ",", "isZExt", ")", ")", "return", "false", ";", "updateValueMap", "(", "I", ",", "ResultReg" ]

LLVM

SPIRV

CPP

next_suggestion

Virtual ISA

6,863

[ "}" ]

[ "PassRegistry", "&", "PR", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeGlobalISel", "(", "PR", ")", ";", "initializeSPIRVModuleAnalysisPass", "(", "PR", ")", ";" ]

GCC

i386

MD

next_suggestion

CPU

6,864

[ "]" ]

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

6,865

[ "}" ]

[ "auto", "&", "TSTargetID", "=", "getTargetStreamer", "(", ")", "->", "getTargetID", "(", ")", ";", "if", "(", "(", "!", "TSTargetID", "->", "isXnackSupported", "(", ")", "||", "TSTargetID", "->", "isXnackOnOrOff", "(", ")", ")", "&&", "(", "!", "TSTargetID", "->", "isSramEccSupported", "(", ")", "||", "TSTargetID", "->", "isSramEccOnOrOff", "(", ")", ")", ")", "break", ";", "const", "GCNSubtarget", "&", "STM", "=", "TM", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", "F", ")", ";", "const", "IsaInfo", "::", "AMDGPUTargetID", "&", "STMTargetID", "=", "STM", ".", "getTargetID", "(", ")", ";", "if", "(", "TSTargetID", "->", "isXnackSupported", "(", ")", ")", "if", "(", "TSTargetID", "->", "getXnackSetting", "(", ")", "==", "IsaInfo", "::", "TargetIDSetting", "::", "Any", ")", "TSTargetID", "->", "setXnackSetting", "(", "STMTargetID", ".", "getXnackSetting", "(", ")", ")", ";", "if", "(", "TSTargetID", "->", "isSramEccSupported", "(", ")", ")", "if", "(", "TSTargetID", "->", "getSramEccSetting", "(", ")", "==", "IsaInfo", "::", "TargetIDSetting", "::", "Any", ")", "TSTargetID", "->", "setSramEccSetting", "(", "STMTargetID", ".", "getSramEccSetting", "(", ")", ")", ";", "}" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

6,866

[ ")", ";" ]

[ "case", "AMDGPU", "::", "SGPR_32RegClassID", ":", "case", "AMDGPU", "::", "TTMP_32RegClassID", ":", "break", ";", "case", "AMDGPU", "::", "SGPR_64RegClassID", ":", "case", "AMDGPU", "::", "TTMP_64RegClassID", ":", "shift", "=", "<NUM_LIT>", ";", "break", ";", "case", "AMDGPU", "::", "SGPR_128RegClassID", ":", "case", "AMDGPU", "::", "TTMP_128RegClassID", ":", "case", "AMDGPU", "::", "SReg_256RegClassID", ":", "case", "AMDGPU", "::", "SReg_512RegClassID", ":", "shift", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "assert", "(", "false" ]

LLVM

ARM

TD

next_suggestion

CPU

6,867

[ "bits", "<", "<NUM_LIT>", ">", "addr", ";" ]

[ "def", "STRBT_POST_REG", ":", "AI2ldstidx", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "GPR", ":", "$", "Rn_wb", ")", ",", "(", "ins", "GPR", ":", "$", "Rt", ",", "addr_offset_none", ":", "$", "addr", ",", "am2offset_reg", ":", "$", "offset", ")", ",", "IndexModePost", ",", "StFrm", ",", "IIC_iStore_bh_ru", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "offset", ";" ]

GCC

cris

MD

next_suggestion

MPU

6,868

[ "<STR_LIT>" ]

[ "(", "match_operand", ":", "BWD", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]

LLVM

Alpha

TD

next_suggestion

MPU

6,869

[ "default", ":", "return", "(", "uint64_t", ")", "N", "-", ">", "getZExtValue", "(", ")", "=", "=", "(", "uint8_t", ")", "N", "-", ">", "getZExtValue", "(", ")", ";" ]

[ "}", "]", ">", ";", "def", "immUExt8ME", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "int64_t", "d", "=", "abs64", "(", "(", "int64_t", ")", "N", "-", ">", "getZExtValue", "(", ")", "-", "(", "int64_t", ")", "getNearPower2", "(", "(", "uint64_t", ")", "N", "-", ">", "getZExtValue", "(", ")", ")", ")", ";", "if", "(", "isPowerOf2_64", "(", "d", ")", ")", "return", "false", ";", "switch", "(", "d", ")", "{", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "return", "false", ";" ]

GCC

rs6000

MD

program_repair

CPU

6,870

[ "<FIXS>", "[", "(", "clobber", "(", "reg", ":", "P", "LR_REGNO", ")", ")", "<FIXE>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "match_parallel", "<NUM_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "clobber", "(", "reg", ":", "P", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "use", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "reg", ":", "P", "<NUM_LIT>", ")", ")", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

ia64

CPP

program_repair

CPU

6,871

[ "<FIXS>", "else", "if", "(", "need_barrier_p", "||", "group_barrier_needed", "(", "insn", ")", ")", "<FIXE>" ]

[ "need_barrier_p", "=", "<NUM_LIT>", ";", "prev_insn", "=", "NULL_RTX", ";", "}", "<BUGS>", "else", "if", "(", "need_barrier_p", "||", "group_barrier_needed_p", "(", "insn", ")", ")", "<BUGE>", "{", "if", "(", "TARGET_EARLY_STOP_BITS", ")", "{" ]

GCC

m32r

MD

stmt_completion

MPU

6,872

[ "\t", "<NUM_LIT>", ")" ]

[ "[", "(", "UNSPECV_BLOCKAGE", "\t" ]

GCC

stormy16

MD

stmt_completion

CPU

6,873

[ "<STR_LIT>", ")", "]", ")" ]

[ "[", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "pc", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "(", "clobber", "(", "reg", ":", "BI", "CARRY_REG", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>" ]

LLVM

X86

CPP

next_suggestion

CPU

6,874

[ "if", "(", "isPositionIndependent", "(", ")", ")", "TOp", ".", "setTargetFlags", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]

[ "void", "X86AsmPrinter", "::", "LowerPATCHABLE_EVENT_CALL", "(", "const", "MachineInstr", "&", "MI", ",", "X86MCInstLower", "&", "MCIL", ")", "{", "assert", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "<STR_LIT>", "XRay custom events only supports X86-64", "<STR_LIT>", ")", ";", "NoAutoPaddingScope", "NoPadScope", "(", "*", "OutStreamer", ")", ";", "auto", "CurSled", "=", "OutContext", ".", "createTempSymbol", "(", "<STR_LIT>", "xray_event_sled_", "<STR_LIT>", ",", "true", ")", ";", "OutStreamer", "->", "AddComment", "(", "<STR_LIT>", "# XRay Custom Event Log", "<STR_LIT>", ")", ";", "OutStreamer", "->", "emitCodeAlignment", "(", "<NUM_LIT>", ",", "&", "getSubtargetInfo", "(", ")", ")", ";", "OutStreamer", "->", "emitLabel", "(", "CurSled", ")", ";", "OutStreamer", "->", "emitBinaryData", "(", "<STR_LIT>", "\\xeb\\x0f", "<STR_LIT>", ")", ";", "const", "Register", "DestRegs", "[", "]", "=", "{", "X86", "::", "RDI", ",", "X86", "::", "RSI", "}", ";", "bool", "UsedMask", "[", "]", "=", "{", "false", ",", "false", "}", ";", "Register", "SrcRegs", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "MI", ".", "getNumOperands", "(", ")", ";", "++", "I", ")", "if", "(", "auto", "Op", "=", "MCIL", ".", "LowerMachineOperand", "(", "&", "MI", ",", "MI", ".", "getOperand", "(", "I", ")", ")", ")", "{", "assert", "(", "Op", "->", "isReg", "(", ")", "&&", "<STR_LIT>", "Only support arguments in registers", "<STR_LIT>", ")", ";", "SrcRegs", "[", "I", "]", "=", "getX86SubSuperRegister", "(", "Op", "->", "getReg", "(", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "SrcRegs", "[", "I", "]", "!=", "DestRegs", "[", "I", "]", ")", "{", "UsedMask", "[", "I", "]", "=", "true", ";", "EmitAndCountInstruction", "(", "MCInstBuilder", "(", "X86", "::", "PUSH64r", ")", ".", "addReg", "(", "DestRegs", "[", "I", "]", ")", ")", ";", "}", "else", "{", "emitX86Nops", "(", "*", "OutStreamer", ",", "<NUM_LIT>", ",", "Subtarget", ")", ";", "}", "}", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "MI", ".", "getNumOperands", "(", ")", ";", "++", "I", ")", "if", "(", "SrcRegs", "[", "I", "]", "!=", "DestRegs", "[", "I", "]", ")", "EmitAndCountInstruction", "(", "MCInstBuilder", "(", "X86", "::", "MOV64rr", ")", ".", "addReg", "(", "DestRegs", "[", "I", "]", ")", ".", "addReg", "(", "SrcRegs", "[", "I", "]", ")", ")", ";", "auto", "TSym", "=", "OutContext", ".", "getOrCreateSymbol", "(", "<STR_LIT>", "__xray_CustomEvent", "<STR_LIT>", ")", ";", "MachineOperand", "TOp", "=", "MachineOperand", "::", "CreateMCSymbol", "(", "TSym", ")", ";" ]

GCC

arm

CPP

stmt_completion

CPU

6,875

[ "_", "offset", ",", "int16x8_t", "_", "_", "value", ")", "{" ]

[ "_", "_", "arm_vstrhq_scatter_shifted_offset_s16", "(", "int16_t", "*", "_", "_", "base", ",", "uint16x8_t", "_" ]

GCC

sh

MD

next_suggestion

CPU

6,876

[ "<STR_LIT>", ")" ]

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]

LLVM

X86

CPP

program_repair

CPU

6,877

[ "<FIXS>", "const", "TargetMachine", "&", "TM", ",", "MachineModuleInfo", "*", "MMI", ",", "MCStreamer", "&", "Streamer", ")", "const", "{", "<FIXE>", "<FIXS>", "const", "MCSymbol", "*", "Sym", "=", "TM", ".", "getTargetLowering", "(", ")", "->", "getSymbol", "(", "GV", ",", "Mang", ")", ";", "<FIXE>" ]

[ "#", "include", "<STR_LIT>", "llvm/MC/MCExpr.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/MC/MCSectionELF.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Support/Dwarf.h", "<STR_LIT>", "using", "namespace", "llvm", ";", "using", "namespace", "dwarf", ";", "const", "MCExpr", "*", "X86_64MachoTargetObjectFile", "::", "getTTypeGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "unsigned", "Encoding", ",", "Mangler", "&", "Mang", ",", "<BUGS>", "MachineModuleInfo", "*", "MMI", ",", "MCStreamer", "&", "Streamer", ")", "const", "{", "<BUGE>", "if", "(", "Encoding", "&", "(", "DW_EH_PE_indirect", "|", "DW_EH_PE_pcrel", ")", ")", "{", "<BUGS>", "const", "MCSymbol", "*", "Sym", "=", "getSymbol", "(", "GV", ",", "Mang", ")", ";", "<BUGE>", "const", "MCExpr", "*", "Res", "=", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_GOTPCREL", ",", "getContext", "(", ")", ")", ";", "const", "MCExpr", "*", "Four", "=", "MCConstantExpr", "::", "Create", "(", "<NUM_LIT>", ",", "getContext", "(", ")", ")", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

6,878

[ ";" ]

[ "def", "A2_minup", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rtt32", ",", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_ea23e4", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>" ]

LLVM

ARM

CPP

program_repair

CPU

6,879

[ "<FIXS>", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "MVT", "::", "i32", ",", "Src", ",", "<FIXE>", "<FIXS>", "SrcSV", ",", "SrcOff", ")", ";", "<FIXE>" ]

[ "}", "Loads", "[", "i", "]", "=", "DAG", ".", "getLoad", "(", "VT", ",", "Chain", ",", "<BUGS>", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "MVT", "::", "i32", ",", "Source", ",", "<BUGE>", "DAG", ".", "getConstant", "(", "SrcOff", ",", "MVT", "::", "i32", ")", ")", ",", "<BUGS>", "NULL", ",", "<NUM_LIT>", ")", ";", "<BUGE>", "TFOps", "[", "i", "]", "=", "Loads", "[", "i", "]", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SrcOff", "+=", "VTSize", ";" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

6,880

[ "let", "hasSrcD", "=", "<NUM_LIT>", ";" ]

[ "class", "VpuInst_Msac", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "RegisterClass", "Rsrc1", ",", "DAGOperand", "Src2", ",", "RegisterClass", "Rsrc3", ",", "DAGOperand", "Src4", ",", "Operand", "Pred", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "VectorInstBase", "<", "opc", ",", "asmstr", ">", "{", "let", "OutOperandList", "=", "(", "outs", "VRF", ":", "$", "dest", ")", ";", "let", "InOperandList", "=", "(", "ins", "Rsrc1", ":", "$", "op1", ",", "Src2", ":", "$", "op2", ",", "Rsrc3", ":", "$", "op3", ",", "Src4", ":", "$", "op4", ",", "DataType", ":", "$", "optype", ",", "SwitchSet", ":", "$", "sw", ",", "VRF", ":", "$", "income", ",", "Pred", ":", "$", "pred", ")", ";", "let", "Pattern", "=", "pattern", ";", "let", "Itinerary", "=", "IIC_VectorComplexOp", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "op1", ";", "bits", "<", "<NUM_LIT>", ">", "op2", ";", "bits", "<", "<NUM_LIT>", ">", "op3", ";", "bits", "<", "<NUM_LIT>", ">", "op4", ";", "bits", "<", "<NUM_LIT>", ">", "optype", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "op1", ";", "let", "SrcB", "=", "op2", ";", "let", "SrcC", "=", "op3", ";", "let", "SrcD", "=", "op4", ";", "let", "OperandType", "=", "optype", ";", "let", "Switches", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sw", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "hasSrcC", "=", "<NUM_LIT>", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

6,881

[ ")", ";" ]

[ "return", "new", "AMDGPULowerIntrinsics", "(", "TM" ]

GCC

vax

MD

next_suggestion

CPU

6,882

[ "<STR_LIT>", ")" ]

[ "(", "clobber", "(", "reg", ":", "CC", "VAX_PSL_REGNUM", ")", ")", "]", "<STR_LIT>" ]

LLVM

BPF

CPP

next_suggestion

Virtual ISA

6,883

[ "Changed", "=", "sinkMinMax", "(", "M", ")", "||", "Changed", ";" ]

[ "bool", "BPFCheckAndAdjustIR", "::", "adjustIR", "(", "Module", "&", "M", ")", "{", "bool", "Changed", "=", "removePassThroughBuiltin", "(", "M", ")", ";", "Changed", "=", "removeCompareBuiltin", "(", "M", ")", "||", "Changed", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

6,884

[ "}" ]

[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "R29", "]", ";", "let", "Defs", "=", "[", "PC", ",", "R31", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPredicable", "=", "<NUM_LIT>", ";", "let", "hasSideEffects", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

GCC

loongarch

CPP

next_suggestion

CPU

6,885

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "m128i", "_", "_", "lsx_vsubwod_d_w", "(", "_", "_", "m128i", "_", "<NUM_LIT>", ",", "_", "_", "m128i", "_", "<NUM_LIT>", ")", "{", "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_lsx_vsubwod_d_w", "(", "(", "v4i32", ")", "_", "<NUM_LIT>", ",", "(", "v4i32", ")", "_", "<NUM_LIT>", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

6,886

[ "let", "InputType", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";" ]

LLVM

AMDGPU

TD

stmt_completion

GPU

6,887

[ ",", "HasOMod", ",", "DstVT", ">", ".", "ret", ",", "P", ".", "Asm64", ")", ")", ";" ]

[ "let", "HasClamp", "=", "!", "if", "(", "Features", ".", "HasClamp", ",", "<NUM_LIT>", ",", "P", ".", "HasClamp", ")", ";", "let", "HasOpSel", "=", "!", "if", "(", "Features", ".", "HasOpSel", ",", "<NUM_LIT>", ",", "P", ".", "HasOpSel", ")", ";", "let", "IsPacked", "=", "!", "if", "(", "Features", ".", "IsPacked", ",", "<NUM_LIT>", ",", "P", ".", "IsPacked", ")", ";", "let", "HasModifiers", "=", "!", "if", "(", "Features", ".", "IsPacked", ",", "<NUM_LIT>", ",", "P", ".", "HasModifiers", ")", ";", "let", "Outs64", "=", "(", "outs", "DstRC", ".", "RegClass", ":", "$", "vdst", ")", ";", "let", "Asm64", "=", "<STR_LIT>", "#", "!", "if", "(", "Features", ".", "HasOpSel", ",", "getAsmVOP3OpSel", "<", "NumSrcArgs", ",", "HasIntClamp", ",", "HasSrc0FloatMods", ",", "HasSrc1FloatMods", ",", "HasSrc2FloatMods", ">", ".", "ret", ",", "!", "if", "(", "Features", ".", "HasClamp", ",", "getAsm64", "<", "HasDst", ",", "NumSrcArgs", ",", "HasIntClamp", ",", "HasModifiers" ]

GCC

mips

MD

next_suggestion

CPU

6,888

[ "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

GCC

i386

CPP

stmt_completion

CPU

6,889

[ "mm256_cvtpd_epu64", "(", "_", "_", "m256d", "_", "_", "A", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_" ]

LLVM

Hexagon

TD

stmt_completion

DSP

6,890

[ "=", "<NUM_LIT>", ";" ]

[ "def", "L2_ploadrbf_io", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pt4", ",", "IntRegs", ":", "$", "Rs32", ",", "u32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_5ef37dc4", ",", "TypeV2LDST", ">", ",", "Enc_a21d47", ",", "AddrModeRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue" ]

GCC

arm

CPP

next_suggestion

CPU

6,891

[ "}" ]

[ "vmla_f32", "(", "float32x2_t", "_", "_", "a", ",", "float32x2_t", "_", "_", "b", ",", "float32x2_t", "_", "_", "c", ")", "{", "return", "(", "float32x2_t", ")", "_", "_", "builtin_neon_vmlav2sf", "(", "_", "_", "a", ",", "_", "_", "b", ",", "_", "_", "c", ")", ";" ]

LLVM

MSP430

CPP

next_suggestion

MPU

6,892

[ "else", "if", "(", "AM", ".", "ES", ")", "Disp", "=", "CurDAG", "->", "getTargetExternalSymbol", "(", "AM", ".", "ES", ",", "MVT", "::", "i16", ",", "<NUM_LIT>", ")", ";" ]

[ "if", "(", "MatchAddress", "(", "N", ",", "AM", ")", ")", "return", "false", ";", "if", "(", "AM", ".", "BaseType", "==", "MSP430ISelAddressMode", "::", "RegBase", ")", "if", "(", "!", "AM", ".", "Base", ".", "Reg", ".", "getNode", "(", ")", ")", "AM", ".", "Base", ".", "Reg", "=", "CurDAG", "->", "getRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "MVT", "::", "i16", ")", ";", "Base", "=", "(", "AM", ".", "BaseType", "==", "MSP430ISelAddressMode", "::", "FrameIndexBase", ")", "?", "CurDAG", "->", "getTargetFrameIndex", "(", "AM", ".", "Base", ".", "FrameIndex", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ")", ":", "AM", ".", "Base", ".", "Reg", ";", "if", "(", "AM", ".", "GV", ")", "Disp", "=", "CurDAG", "->", "getTargetGlobalAddress", "(", "AM", ".", "GV", ",", "SDLoc", "(", "N", ")", ",", "MVT", "::", "i16", ",", "AM", ".", "Disp", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "AM", ".", "CP", ")", "Disp", "=", "CurDAG", "->", "getTargetConstantPool", "(", "AM", ".", "CP", ",", "MVT", "::", "i16", ",", "Align", "(", "AM", ".", "Align", ")", ",", "AM", ".", "Disp", ",", "<NUM_LIT>", ")", ";" ]

LLVM

Cpu0

CPP

stmt_completion

CPU

6,893

[ "STI", ")", ";" ]

[ "return", "llvm", "::", "createCpu0SEInstrInfo", "(" ]

GCC

rs6000

MD

stmt_completion

CPU

6,894

[ "]", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "CC", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec_volatile", ":", "CC", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "UNSPECV_HTM_TCHECK", ")", ")", "(", "set", "(", "match_operand", ":", "BLK", "<NUM_LIT>", ")", "(", "unspec", ":", "BLK", "[", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_HTM_FENCE", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

ARM

CPP

stmt_completion

CPU

6,895

[ "ARM", "::", "SUBrr", ")", ";" ]

[ "MachineBasicBlock", "*", "ARMTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "const", "TargetInstrInfo", "*", "TII", "=", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "isThumb2", "=", "Subtarget", "->", "isThumb2", "(", ")", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "{", "MI", "->", "dump", "(", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected instr type to insert", "<STR_LIT>", ")", ";", "}", "case", "ARM", "::", "t2STR_preidx", ":", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "ARM", "::", "t2STR_PRE", ")", ")", ";", "return", "BB", ";", "case", "ARM", "::", "t2STRB_preidx", ":", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "ARM", "::", "t2STRB_PRE", ")", ")", ";", "return", "BB", ";", "case", "ARM", "::", "t2STRH_preidx", ":", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "ARM", "::", "t2STRH_PRE", ")", ")", ";", "return", "BB", ";", "case", "ARM", "::", "STRi_preidx", ":", "case", "ARM", "::", "STRBi_preidx", ":", "{", "unsigned", "NewOpc", "=", "MI", "->", "getOpcode", "(", ")", "==", "ARM", "::", "STRi_preidx", "?", "ARM", "::", "STR_PRE_IMM", ":", "ARM", "::", "STRB_PRE_IMM", ";", "unsigned", "Offset", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "bool", "isSub", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "Offset", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ";", "Offset", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "Offset", ")", ";", "if", "(", "isSub", ")", "Offset", "=", "-", "Offset", ";", "MachineMemOperand", "*", "MMO", "=", "*", "MI", "->", "memoperands_begin", "(", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "return", "BB", ";", "}", "case", "ARM", "::", "STRr_preidx", ":", "case", "ARM", "::", "STRBr_preidx", ":", "case", "ARM", "::", "STRH_preidx", ":", "{", "unsigned", "NewOpc", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "unexpected opcode!", "<STR_LIT>", ")", ";", "case", "ARM", "::", "STRr_preidx", ":", "NewOpc", "=", "ARM", "::", "STR_PRE_REG", ";", "break", ";", "case", "ARM", "::", "STRBr_preidx", ":", "NewOpc", "=", "ARM", "::", "STRB_PRE_REG", ";", "break", ";", "case", "ARM", "::", "STRH_preidx", ":", "NewOpc", "=", "ARM", "::", "STRH_PRE", ";", "break", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "MI", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "i", ")", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "return", "BB", ";", "}", "case", "ARM", "::", "ATOMIC_LOAD_ADD_I8", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "isThumb2", "?", "ARM", "::", "t2ADDrr", ":", "ARM", "::", "ADDrr", ")", ";", "case", "ARM", "::", "ATOMIC_LOAD_ADD_I16", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "isThumb2", "?", "ARM", "::", "t2ADDrr", ":", "ARM", "::", "ADDrr", ")", ";", "case", "ARM", "::", "ATOMIC_LOAD_ADD_I32", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "isThumb2", "?", "ARM", "::", "t2ADDrr", ":", "ARM", "::", "ADDrr", ")", ";", "case", "ARM", "::", "ATOMIC_LOAD_AND_I8", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "isThumb2", "?", "ARM", "::", "t2ANDrr", ":", "ARM", "::", "ANDrr", ")", ";", "case", "ARM", "::", "ATOMIC_LOAD_AND_I16", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "isThumb2", "?", "ARM", "::", "t2ANDrr", ":", "ARM", "::", "ANDrr", ")", ";", "case", "ARM", "::", "ATOMIC_LOAD_AND_I32", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "isThumb2", "?", "ARM", "::", "t2ANDrr", ":", "ARM", "::", "ANDrr", ")", ";", "case", "ARM", "::", "ATOMIC_LOAD_OR_I8", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "isThumb2", "?", "ARM", "::", "t2ORRrr", ":", "ARM", "::", "ORRrr", ")", ";", "case", "ARM", "::", "ATOMIC_LOAD_OR_I16", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "isThumb2", "?", "ARM", "::", "t2ORRrr", ":", "ARM", "::", "ORRrr", ")", ";", "case", "ARM", "::", "ATOMIC_LOAD_OR_I32", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "isThumb2", "?", "ARM", "::", "t2ORRrr", ":", "ARM", "::", "ORRrr", ")", ";", "case", "ARM", "::", "ATOMIC_LOAD_XOR_I8", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "isThumb2", "?", "ARM", "::", "t2EORrr", ":", "ARM", "::", "EORrr", ")", ";", "case", "ARM", "::", "ATOMIC_LOAD_XOR_I16", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "isThumb2", "?", "ARM", "::", "t2EORrr", ":", "ARM", "::", "EORrr", ")", ";", "case", "ARM", "::", "ATOMIC_LOAD_XOR_I32", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "isThumb2", "?", "ARM", "::", "t2EORrr", ":", "ARM", "::", "EORrr", ")", ";", "case", "ARM", "::", "ATOMIC_LOAD_NAND_I8", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "isThumb2", "?", "ARM", "::", "t2BICrr", ":", "ARM", "::", "BICrr", ")", ";", "case", "ARM", "::", "ATOMIC_LOAD_NAND_I16", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "isThumb2", "?", "ARM", "::", "t2BICrr", ":", "ARM", "::", "BICrr", ")", ";", "case", "ARM", "::", "ATOMIC_LOAD_NAND_I32", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "isThumb2", "?", "ARM", "::", "t2BICrr", ":", "ARM", "::", "BICrr", ")", ";", "case", "ARM", "::", "ATOMIC_LOAD_SUB_I8", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "isThumb2", "?", "ARM", "::", "t2SUBrr", ":", "ARM", "::", "SUBrr", ")", ";", "case", "ARM", "::", "ATOMIC_LOAD_SUB_I16", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "isThumb2", "?", "ARM", "::", "t2SUBrr", ":" ]

GCC

vms

CPP

next_suggestion

Virtual ISA

6,896

[ "add_cpp_dir_path", "(", "p", ",", "INC_SYSTEM", ")", ";" ]

[ "void", "vms_c_register_includes", "(", "const", "char", "*", "sysroot", ",", "const", "char", "*", "iprefix", "ATTRIBUTE_UNUSED", ",", "int", "stdinc", ")", "{", "static", "const", "char", "dir_separator_str", "[", "]", "=", "{", "DIR_SEPARATOR", ",", "<NUM_LIT>", "}", ";", "struct", "cpp_dir", "*", "dir", ";", "if", "(", "!", "stdinc", ")", "return", ";", "for", "(", "dir", "=", "get_added_cpp_dirs", "(", "INC_SYSTEM", ")", ";", "dir", "!=", "NULL", ";", "dir", "=", "dir", "->", "next", ")", "{", "const", "char", "*", "const", "*", "lib", ";", "for", "(", "lib", "=", "vms_std_modules", ";", "*", "lib", "!=", "NULL", ";", "lib", "++", ")", "{", "char", "*", "path", ";", "struct", "stat", "st", ";", "if", "(", "sysroot", "!=", "NULL", ")", "path", "=", "concat", "(", "sysroot", ",", "dir", "->", "name", ",", "dir_separator_str", ",", "*", "lib", ",", "NULL", ")", ";", "else", "path", "=", "concat", "(", "dir", "->", "name", ",", "dir_separator_str", ",", "*", "lib", ",", "NULL", ")", ";", "if", "(", "stat", "(", "path", ",", "&", "st", ")", "==", "<NUM_LIT>", "&&", "S_ISDIR", "(", "st", ".", "st_mode", ")", ")", "{", "cpp_dir", "*", "p", ";", "p", "=", "XNEW", "(", "cpp_dir", ")", ";", "p", "->", "next", "=", "NULL", ";", "p", "->", "name", "=", "path", ";", "p", "->", "sysp", "=", "<NUM_LIT>", ";", "p", "->", "construct", "=", "vms_construct_include_filename", ";", "p", "->", "user_supplied_p", "=", "<NUM_LIT>", ";" ]

GCC

rs6000

CPP

code_generation

CPU

6,897

[ "void", "emit_fusion_addis", "(", "rtx", "target", ",", "rtx", "addis_value", ")", "{", "rtx", "fuse_ops", "[", "<NUM_LIT>", "]", ";", "const", "char", "*", "addis_str", "=", "NULL", ";", "fuse_ops", "[", "<NUM_LIT>", "]", "=", "target", ";", "if", "(", "satisfies_constraint_L", "(", "addis_value", ")", ")", "{", "fuse_ops", "[", "<NUM_LIT>", "]", "=", "addis_value", ";", "addis_str", "=", "<STR_LIT>", "lis %0,%v1", "<STR_LIT>", ";", "}", "else", "if", "(", "GET_CODE", "(", "addis_value", ")", "==", "PLUS", ")", "{", "rtx", "op0", "=", "XEXP", "(", "addis_value", ",", "<NUM_LIT>", ")", ";", "rtx", "op1", "=", "XEXP", "(", "addis_value", ",", "<NUM_LIT>", ")", ";", "if", "(", "REG_P", "(", "op0", ")", "&&", "CONST_INT_P", "(", "op1", ")", "&&", "satisfies_constraint_L", "(", "op1", ")", ")", "{", "fuse_ops", "[", "<NUM_LIT>", "]", "=", "op0", ";", "fuse_ops", "[", "<NUM_LIT>", "]", "=", "op1", ";", "addis_str", "=", "<STR_LIT>", "addis %0,%1,%v2", "<STR_LIT>", ";", "}", "}", "else", "if", "(", "GET_CODE", "(", "addis_value", ")", "==", "HIGH", ")", "{", "rtx", "value", "=", "XEXP", "(", "addis_value", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "value", ")", "==", "UNSPEC", "&&", "XINT", "(", "value", ",", "<NUM_LIT>", ")", "==", "UNSPEC_TOCREL", ")", "{", "fuse_ops", "[", "<NUM_LIT>", "]", "=", "XVECEXP", "(", "value", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "fuse_ops", "[", "<NUM_LIT>", "]", "=", "XVECEXP", "(", "value", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "TARGET_ELF", ")", "addis_str", "=", "<STR_LIT>", "addis %0,%2,%1@toc@ha", "<STR_LIT>", ";", "else", "if", "(", "TARGET_XCOFF", ")", "addis_str", "=", "<STR_LIT>", "addis %0,%1@u(%2)", "<STR_LIT>", ";", "else", "gcc_unreachable", "(", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "value", ")", "==", "PLUS", ")", "{", "rtx", "op0", "=", "XEXP", "(", "value", ",", "<NUM_LIT>", ")", ";", "rtx", "op1", "=", "XEXP", "(", "value", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "op0", ")", "==", "UNSPEC", "&&", "XINT", "(", "op0", ",", "<NUM_LIT>", ")", "==", "UNSPEC_TOCREL", "&&", "CONST_INT_P", "(", "op1", ")", ")", "{", "fuse_ops", "[", "<NUM_LIT>", "]", "=", "XVECEXP", "(", "op0", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "fuse_ops", "[", "<NUM_LIT>", "]", "=", "XVECEXP", "(", "op0", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "fuse_ops", "[", "<NUM_LIT>", "]", "=", "op1", ";", "if", "(", "TARGET_ELF", ")", "addis_str", "=", "<STR_LIT>", "addis %0,%2,%1+%3@toc@ha", "<STR_LIT>", ";", "else", "if", "(", "TARGET_XCOFF", ")", "addis_str", "=", "<STR_LIT>", "addis %0,%1+%3@u(%2)", "<STR_LIT>", ";", "else", "gcc_unreachable", "(", ")", ";", "}", "}", "else", "if", "(", "satisfies_constraint_L", "(", "value", ")", ")", "{", "fuse_ops", "[", "<NUM_LIT>", "]", "=", "value", ";", "addis_str", "=", "<STR_LIT>", "lis %0,%v1", "<STR_LIT>", ";", "}", "else", "if", "(", "TARGET_ELF", "&&", "!", "TARGET_POWERPC64", "&&", "CONSTANT_P", "(", "value", ")", ")", "{", "fuse_ops", "[", "<NUM_LIT>", "]", "=", "value", ";", "addis_str", "=", "<STR_LIT>", "lis %0,%1@ha", "<STR_LIT>", ";", "}", "}", "if", "(", "!", "addis_str", ")", "fatal_insn", "(", "<STR_LIT>", "Could not generate addis value for fusion", "<STR_LIT>", ",", "addis_value", ")", ";", "output_asm_insn", "(", "addis_str", ",", "fuse_ops", ")", ";", "}" ]

[ "Emit", "the", "addis", "instruction", "that", "will", "be", "part", "of", "a", "fused", "instruction", "sequence", "." ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

6,898

[ "MRI", ",", "MCContext", "&", "Ctx", ")", "{" ]

[ "MCCodeEmitter", "*", "llvm", "::", "createSIMCCodeEmitter", "(", "const", "MCInstrInfo", "&", "MCII", ",", "const", "MCRegisterInfo", "&" ]

LLVM

Hexagon

TD

next_suggestion

DSP

6,899

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]