Compiler_Type
stringclasses 2
values | Target
stringclasses 176
values | Programming Language
stringclasses 3
values | Task
stringclasses 4
values | Target_Type
stringclasses 7
values | Idx
int64 0
636k
| Ground_Truth
listlengths 0
2.32k
| Input
listlengths 1
1.02k
|
---|---|---|---|---|---|---|---|
GCC | rs6000 | CPP | program_repair | CPU | 4,500 | [
"<FIXS>",
"unsigned",
"char",
"status",
"=",
"_",
"HTM_STATE",
"(",
"_",
"_",
"builtin_tend",
"(",
"<NUM_LIT>",
")",
")",
";",
"if",
"(",
"_",
"_",
"builtin_expect",
"(",
"status",
",",
"_",
"HTM_TRANSACTIONAL",
")",
")",
"<FIXE>",
"<FIXS>",
"#",
"define",
"BU_HTM_V1",
"(",
"ENUM",
",",
"NAME",
",",
"ATTR",
",",
"ICODE",
")",
"\\",
"<FIXE>",
"<FIXS>",
"<FIXE>",
"<FIXS>",
"BU_HTM_1",
"(",
"TABORT",
",",
"<STR_LIT>",
"tabort",
"<STR_LIT>",
",",
"CR",
",",
"tabort",
")",
"BU_HTM_3",
"(",
"TABORTDC",
",",
"<STR_LIT>",
"tabortdc",
"<STR_LIT>",
",",
"CR",
",",
"tabortdc",
")",
"BU_HTM_3",
"(",
"TABORTDCI",
",",
"<STR_LIT>",
"tabortdci",
"<STR_LIT>",
",",
"CR",
",",
"tabortdci",
")",
"BU_HTM_3",
"(",
"TABORTWC",
",",
"<STR_LIT>",
"tabortwc",
"<STR_LIT>",
",",
"CR",
",",
"tabortwc",
")",
"BU_HTM_3",
"(",
"TABORTWCI",
",",
"<STR_LIT>",
"tabortwci",
"<STR_LIT>",
",",
"CR",
",",
"tabortwci",
")",
"BU_HTM_1",
"(",
"TBEGIN",
",",
"<STR_LIT>",
"tbegin",
"<STR_LIT>",
",",
"CR",
",",
"tbegin",
")",
"BU_HTM_0",
"(",
"TCHECK",
",",
"<STR_LIT>",
"tcheck",
"<STR_LIT>",
",",
"CR",
",",
"tcheck",
")",
"BU_HTM_1",
"(",
"TEND",
",",
"<STR_LIT>",
"tend",
"<STR_LIT>",
",",
"CR",
",",
"tend",
")",
"BU_HTM_0",
"(",
"TENDALL",
",",
"<STR_LIT>",
"tendall",
"<STR_LIT>",
",",
"CR",
",",
"tend",
")",
"BU_HTM_0",
"(",
"TRECHKPT",
",",
"<STR_LIT>",
"trechkpt",
"<STR_LIT>",
",",
"CR",
",",
"trechkpt",
")",
"BU_HTM_1",
"(",
"TRECLAIM",
",",
"<STR_LIT>",
"treclaim",
"<STR_LIT>",
",",
"CR",
",",
"treclaim",
")",
"BU_HTM_0",
"(",
"TRESUME",
",",
"<STR_LIT>",
"tresume",
"<STR_LIT>",
",",
"CR",
",",
"tsr",
")",
"BU_HTM_0",
"(",
"TSUSPEND",
",",
"<STR_LIT>",
"tsuspend",
"<STR_LIT>",
",",
"CR",
",",
"tsr",
")",
"BU_HTM_1",
"(",
"TSR",
",",
"<STR_LIT>",
"tsr",
"<STR_LIT>",
",",
"CR",
",",
"tsr",
")",
"BU_HTM_0",
"(",
"TTEST",
",",
"<STR_LIT>",
"ttest",
"<STR_LIT>",
",",
"CR",
",",
"ttest",
")",
"BU_HTM_0",
"(",
"GET_TFHAR",
",",
"<STR_LIT>",
"get_tfhar",
"<STR_LIT>",
",",
"SPR",
",",
"not",
"hing",
")",
"BU_HTM_V1",
"(",
"SET_TFHAR",
",",
"<STR_LIT>",
"set_tfhar",
"<STR_LIT>",
",",
"SPR",
",",
"not",
"hing",
")",
"BU_HTM_0",
"(",
"GET_TFIAR",
",",
"<STR_LIT>",
"get_tfiar",
"<STR_LIT>",
",",
"SPR",
",",
"not",
"hing",
")",
"BU_HTM_V1",
"(",
"SET_TFIAR",
",",
"<STR_LIT>",
"set_tfiar",
"<STR_LIT>",
",",
"SPR",
",",
"not",
"hing",
")",
"BU_HTM_0",
"(",
"GET_TEXASR",
",",
"<STR_LIT>",
"get_texasr",
"<STR_LIT>",
",",
"SPR",
",",
"not",
"hing",
")",
"BU_HTM_V1",
"(",
"SET_TEXASR",
",",
"<STR_LIT>",
"set_texasr",
"<STR_LIT>",
",",
"SPR",
",",
"not",
"hing",
")",
"BU_HTM_0",
"(",
"GET_TEXASRU",
",",
"<STR_LIT>",
"get_texasru",
"<STR_LIT>",
",",
"SPR",
",",
"not",
"hing",
")",
"BU_HTM_V1",
"(",
"SET_TEXASRU",
",",
"<STR_LIT>",
"set_texasru",
"<STR_LIT>",
",",
"SPR",
",",
"not",
"hing",
")",
"<FIXE>"
] | [
"_",
"_",
"attribute__",
"(",
"(",
"_",
"_",
"gnu_inline__",
",",
"_",
"_",
"always_inline__",
",",
"_",
"_",
"artificial__",
")",
")",
"_",
"_",
"TM_end",
"(",
"void",
")",
"{",
"<BUGS>",
"if",
"(",
"_",
"_",
"builtin_expect",
"(",
"_",
"_",
"builtin_tend",
"(",
"<NUM_LIT>",
")",
",",
"<NUM_LIT>",
")",
")",
"<BUGE>",
"return",
"<NUM_LIT>",
";",
"return",
"<NUM_LIT>",
";",
"}",
"@",
"@",
"-",
"<NUM_LIT>",
",",
"<NUM_LIT>",
"+",
"<NUM_LIT>",
",",
"<NUM_LIT>",
"@",
"@",
"|",
"RS6000_BTC_TERNARY",
")",
",",
"\\",
"CODE_FOR_",
"#",
"#",
"ICODE",
")",
"<BUGS>",
"#",
"define",
"BU_HTM_SPR0",
"(",
"ENUM",
",",
"NAME",
",",
"ATTR",
",",
"ICODE",
")",
"\\",
"RS6000_BUILTIN_H",
"(",
"HTM_BUILTIN_",
"#",
"#",
"ENUM",
",",
"\\",
"<STR_LIT>",
"__builtin_",
"<STR_LIT>",
"NAME",
",",
"\\",
"RS6000_BTM_HTM",
",",
"\\",
"(",
"RS6000_BTC_",
"#",
"#",
"ATTR",
"\\",
"|",
"RS6000_BTC_SPR",
")",
",",
"\\",
"CODE_FOR_",
"#",
"#",
"ICODE",
")",
"#",
"define",
"BU_HTM_SPR1",
"(",
"ENUM",
",",
"NAME",
",",
"ATTR",
",",
"ICODE",
")",
"\\",
"<BUGE>",
"RS6000_BUILTIN_H",
"(",
"HTM_BUILTIN_",
"#",
"#",
"ENUM",
",",
"\\",
"<STR_LIT>",
"__builtin_",
"<STR_LIT>",
"NAME",
",",
"\\",
"RS6000_BTM_HTM",
",",
"\\",
"(",
"RS6000_BTC_",
"#",
"#",
"ATTR",
"\\",
"|",
"RS6000_BTC_UNARY",
"\\",
"<BUGS>",
"|",
"RS6000_BTC_SPR",
"\\",
"<BUGE>",
"|",
"RS6000_BTC_VOID",
")",
",",
"\\",
"CODE_FOR_",
"#",
"#",
"ICODE",
")",
"@",
"@",
"-",
"<NUM_LIT>",
",",
"<NUM_LIT>",
"+",
"<NUM_LIT>",
",",
"<NUM_LIT>",
"@",
"@",
"BU_CRYPTO_OVERLOAD_3",
"(",
"VSHASIGMA",
",",
"<STR_LIT>",
"vshasigma",
"<STR_LIT>",
")",
"<BUGS>",
"BU_HTM_1",
"(",
"TABORT",
",",
"<STR_LIT>",
"tabort",
"<STR_LIT>",
",",
"MISC",
",",
"tabort",
")",
"BU_HTM_3",
"(",
"TABORTDC",
",",
"<STR_LIT>",
"tabortdc",
"<STR_LIT>",
",",
"MISC",
",",
"tabortdc",
")",
"BU_HTM_3",
"(",
"TABORTDCI",
",",
"<STR_LIT>",
"tabortdci",
"<STR_LIT>",
",",
"MISC",
",",
"tabortdci",
")",
"BU_HTM_3",
"(",
"TABORTWC",
",",
"<STR_LIT>",
"tabortwc",
"<STR_LIT>",
",",
"MISC",
",",
"tabortwc",
")",
"BU_HTM_3",
"(",
"TABORTWCI",
",",
"<STR_LIT>",
"tabortwci",
"<STR_LIT>",
",",
"MISC",
",",
"tabortwci",
")",
"BU_HTM_1",
"(",
"TBEGIN",
",",
"<STR_LIT>",
"tbegin",
"<STR_LIT>",
",",
"MISC",
",",
"tbegin",
")",
"BU_HTM_1",
"(",
"TCHECK",
",",
"<STR_LIT>",
"tcheck",
"<STR_LIT>",
",",
"MISC",
",",
"tcheck",
")",
"BU_HTM_1",
"(",
"TEND",
",",
"<STR_LIT>",
"tend",
"<STR_LIT>",
",",
"MISC",
",",
"tend",
")",
"BU_HTM_0",
"(",
"TENDALL",
",",
"<STR_LIT>",
"tendall",
"<STR_LIT>",
",",
"MISC",
",",
"tend",
")",
"BU_HTM_0",
"(",
"TRECHKPT",
",",
"<STR_LIT>",
"trechkpt",
"<STR_LIT>",
",",
"MISC",
",",
"trechkpt",
")",
"BU_HTM_1",
"(",
"TRECLAIM",
",",
"<STR_LIT>",
"treclaim",
"<STR_LIT>",
",",
"MISC",
",",
"treclaim",
")",
"BU_HTM_0",
"(",
"TRESUME",
",",
"<STR_LIT>",
"tresume",
"<STR_LIT>",
",",
"MISC",
",",
"tsr",
")",
"BU_HTM_0",
"(",
"TSUSPEND",
",",
"<STR_LIT>",
"tsuspend",
"<STR_LIT>",
",",
"MISC",
",",
"tsr",
")",
"BU_HTM_1",
"(",
"TSR",
",",
"<STR_LIT>",
"tsr",
"<STR_LIT>",
",",
"MISC",
",",
"tsr",
")",
"BU_HTM_0",
"(",
"TTEST",
",",
"<STR_LIT>",
"ttest",
"<STR_LIT>",
",",
"MISC",
",",
"ttest",
")",
"BU_HTM_SPR0",
"(",
"GET_TFHAR",
",",
"<STR_LIT>",
"get_tfhar",
"<STR_LIT>",
",",
"MISC",
",",
"not",
"hing",
")",
"BU_HTM_SPR1",
"(",
"SET_TFHAR",
",",
"<STR_LIT>",
"set_tfhar",
"<STR_LIT>",
",",
"MISC",
",",
"not",
"hing",
")",
"BU_HTM_SPR0",
"(",
"GET_TFIAR",
",",
"<STR_LIT>",
"get_tfiar",
"<STR_LIT>",
",",
"MISC",
",",
"not",
"hing",
")",
"BU_HTM_SPR1",
"(",
"SET_TFIAR",
",",
"<STR_LIT>",
"set_tfiar",
"<STR_LIT>",
",",
"MISC",
",",
"not",
"hing",
")",
"BU_HTM_SPR0",
"(",
"GET_TEXASR",
",",
"<STR_LIT>",
"get_texasr",
"<STR_LIT>",
",",
"MISC",
",",
"not",
"hing",
")",
"BU_HTM_SPR1",
"(",
"SET_TEXASR",
",",
"<STR_LIT>",
"set_texasr",
"<STR_LIT>",
",",
"MISC",
",",
"not",
"hing",
")",
"BU_HTM_SPR0",
"(",
"GET_TEXASRU",
",",
"<STR_LIT>",
"get_texasru",
"<STR_LIT>",
",",
"MISC",
",",
"not",
"hing",
")",
"BU_HTM_SPR1",
"(",
"SET_TEXASRU",
",",
"<STR_LIT>",
"set_texasru",
"<STR_LIT>",
",",
"MISC",
",",
"not",
"hing",
")",
"<BUGE>"
] |
GCC | powerpcspe | MD | next_suggestion | CPU | 4,501 | [
"<STR_LIT>",
")"
] | [
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
")"
] |
GCC | s390 | CPP | program_repair | MPU | 4,502 | [
"<FIXS>",
"if",
"(",
"reg",
"!=",
"NULL_TREE",
")",
"{",
"lab_false",
"=",
"create_artificial_label",
"(",
"UNKNOWN_LOCATION",
")",
";",
"lab_over",
"=",
"create_artificial_label",
"(",
"UNKNOWN_LOCATION",
")",
";",
"t",
"=",
"fold_convert",
"(",
"TREE_TYPE",
"(",
"reg",
")",
",",
"size_int",
"(",
"max_reg",
")",
")",
";",
"t",
"=",
"build2",
"(",
"GT_EXPR",
",",
"boolean_type_node",
",",
"reg",
",",
"t",
")",
";",
"u",
"=",
"build1",
"(",
"GOTO_EXPR",
",",
"void_type_node",
",",
"lab_false",
")",
";",
"t",
"=",
"build3",
"(",
"COND_EXPR",
",",
"void_type_node",
",",
"t",
",",
"u",
",",
"NULL_TREE",
")",
";",
"gimplify_and_add",
"(",
"t",
",",
"pre_p",
")",
";",
"<FIXE>",
"<FIXS>",
"t",
"=",
"fold_build_pointer_plus_hwi",
"(",
"sav",
",",
"sav_ofs",
")",
";",
"u",
"=",
"build2",
"(",
"MULT_EXPR",
",",
"TREE_TYPE",
"(",
"reg",
")",
",",
"reg",
",",
"fold_convert",
"(",
"TREE_TYPE",
"(",
"reg",
")",
",",
"size_int",
"(",
"sav_scale",
")",
")",
")",
";",
"t",
"=",
"fold_build_pointer_plus",
"(",
"t",
",",
"u",
")",
";",
"<FIXE>",
"<FIXS>",
"gimplify_assign",
"(",
"addr",
",",
"t",
",",
"pre_p",
")",
";",
"gimple_seq_add_stmt",
"(",
"pre_p",
",",
"gimple_build_goto",
"(",
"lab_over",
")",
")",
";",
"gimple_seq_add_stmt",
"(",
"pre_p",
",",
"gimple_build_label",
"(",
"lab_false",
")",
")",
";",
"}",
"<FIXE>",
"<FIXS>",
"if",
"(",
"size",
"UNITS_PER_LONG",
"&&",
"!",
"left_align_p",
")",
"<FIXE>",
"<FIXS>",
"if",
"(",
"size",
"UNITS_PER_LONG",
"&&",
"left_align_p",
")",
"t",
"=",
"fold_build_pointer_plus_hwi",
"(",
"t",
",",
"UNITS_PER_LONG",
")",
";",
"elset",
"=",
"fold_build_pointer_plus_hwi",
"(",
"t",
",",
"size",
")",
";",
"<FIXE>",
"<FIXS>",
"if",
"(",
"reg",
"!=",
"NULL_TREE",
")",
"gimple_seq_add_stmt",
"(",
"pre_p",
",",
"gimple_build_label",
"(",
"lab_over",
")",
")",
";",
"<FIXE>",
"<FIXS>",
"if",
"(",
"n_reg",
">",
"<NUM_LIT>",
")",
"{",
"u",
"=",
"build2",
"(",
"PREINCREMENT_EXPR",
",",
"TREE_TYPE",
"(",
"reg",
")",
",",
"reg",
",",
"fold_convert",
"(",
"TREE_TYPE",
"(",
"reg",
")",
",",
"size_int",
"(",
"n_reg",
")",
")",
")",
";",
"gimplify_and_add",
"(",
"u",
",",
"pre_p",
")",
";",
"}",
"<FIXE>"
] | [
"sav_scale",
"=",
"UNITS_PER_LONG",
";",
"max_reg",
"=",
"GP_ARG_NUM_REG",
"-",
"n_reg",
";",
"}",
"<BUGS>",
"lab_false",
"=",
"create_artificial_label",
"(",
"UNKNOWN_LOCATION",
")",
";",
"lab_over",
"=",
"create_artificial_label",
"(",
"UNKNOWN_LOCATION",
")",
";",
"addr",
"=",
"create_tmp_var",
"(",
"ptr_type_node",
",",
"<STR_LIT>",
"addr",
"<STR_LIT>",
")",
";",
"<BUGE>",
"<BUGS>",
"t",
"=",
"fold_convert",
"(",
"TREE_TYPE",
"(",
"reg",
")",
",",
"size_int",
"(",
"max_reg",
")",
")",
";",
"t",
"=",
"build2",
"(",
"GT_EXPR",
",",
"boolean_type_node",
",",
"reg",
",",
"t",
")",
";",
"u",
"=",
"build1",
"(",
"GOTO_EXPR",
",",
"void_type_node",
",",
"lab_false",
")",
";",
"t",
"=",
"build3",
"(",
"COND_EXPR",
",",
"void_type_node",
",",
"t",
",",
"u",
",",
"NULL_TREE",
")",
";",
"gimplify_and_add",
"(",
"t",
",",
"pre_p",
")",
";",
"<BUGE>",
"<BUGS>",
"t",
"=",
"fold_build_pointer_plus_hwi",
"(",
"sav",
",",
"sav_ofs",
")",
";",
"u",
"=",
"build2",
"(",
"MULT_EXPR",
",",
"TREE_TYPE",
"(",
"reg",
")",
",",
"reg",
",",
"fold_convert",
"(",
"TREE_TYPE",
"(",
"reg",
")",
",",
"size_int",
"(",
"sav_scale",
")",
")",
")",
";",
"t",
"=",
"fold_build_pointer_plus",
"(",
"t",
",",
"u",
")",
";",
"<BUGE>",
"<BUGS>",
"gimplify_assign",
"(",
"addr",
",",
"t",
",",
"pre_p",
")",
";",
"<BUGE>",
"<BUGS>",
"gimple_seq_add_stmt",
"(",
"pre_p",
",",
"gimple_build_goto",
"(",
"lab_over",
")",
")",
";",
"<BUGE>",
"<BUGS>",
"gimple_seq_add_stmt",
"(",
"pre_p",
",",
"gimple_build_label",
"(",
"lab_false",
")",
")",
";",
"<BUGE>",
"t",
"=",
"ovf",
";",
"<BUGS>",
"if",
"(",
"size",
"UNITS_PER_LONG",
")",
"<BUGE>",
"t",
"=",
"fold_build_pointer_plus_hwi",
"(",
"t",
",",
"UNITS_PER_LONG",
"-",
"size",
")",
";",
"gimplify_expr",
"(",
"&",
"t",
",",
"pre_p",
",",
"NULL",
",",
"is_gimple_val",
",",
"fb_rvalue",
")",
";",
"gimplify_assign",
"(",
"addr",
",",
"t",
",",
"pre_p",
")",
";",
"<BUGS>",
"t",
"=",
"fold_build_pointer_plus_hwi",
"(",
"t",
",",
"size",
")",
";",
"<BUGE>",
"gimplify_assign",
"(",
"ovf",
",",
"t",
",",
"pre_p",
")",
";",
"<BUGS>",
"gimple_seq_add_stmt",
"(",
"pre_p",
",",
"gimple_build_label",
"(",
"lab_over",
")",
")",
";",
"<BUGE>",
"<BUGS>",
"u",
"=",
"build2",
"(",
"PREINCREMENT_EXPR",
",",
"TREE_TYPE",
"(",
"reg",
")",
",",
"reg",
",",
"fold_convert",
"(",
"TREE_TYPE",
"(",
"reg",
")",
",",
"size_int",
"(",
"n_reg",
")",
")",
")",
";",
"gimplify_and_add",
"(",
"u",
",",
"pre_p",
")",
";",
"<BUGE>",
"if",
"(",
"indirect_p",
")",
"{"
] |
GCC | ia64 | MD | next_suggestion | CPU | 4,503 | [
"[",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"]",
")"
] | [
"(",
"fma",
":",
"DF",
"(",
"match_operand",
":",
"DF",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"match_operand",
":",
"DF",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"neg",
":",
"DF",
"(",
"match_operand",
":",
"DF",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
")",
")",
")",
"]",
"<STR_LIT>",
"<STR_LIT>"
] |
LLVM | CSKY | CPP | stmt_completion | CPU | 4,504 | [
"{"
] | [
"bool",
"isOImm8",
"(",
")",
"const"
] |
LLVM | AMDGPU | CPP | code_generation | GPU | 4,505 | [
"bool",
"AMDGPUPromoteAlloca",
"::",
"runOnFunction",
"(",
"Function",
"&",
"F",
")",
"{",
"if",
"(",
"!",
"TM",
")",
"return",
"false",
";",
"const",
"AMDGPUSubtarget",
"&",
"ST",
"=",
"TM",
"->",
"getSubtarget",
"<",
"AMDGPUSubtarget",
">",
"(",
"F",
")",
";",
"FunctionType",
"*",
"FTy",
"=",
"F",
".",
"getFunctionType",
"(",
")",
";",
"LocalMemAvailable",
"=",
"ST",
".",
"getLocalMemorySize",
"(",
")",
";",
"for",
"(",
"unsigned",
"i",
"=",
"<NUM_LIT>",
",",
"e",
"=",
"FTy",
"->",
"getNumParams",
"(",
")",
";",
"i",
"!=",
"e",
";",
"++",
"i",
")",
"{",
"Type",
"*",
"ParamTy",
"=",
"FTy",
"->",
"getParamType",
"(",
"i",
")",
";",
"if",
"(",
"ParamTy",
"->",
"isPointerTy",
"(",
")",
"&&",
"ParamTy",
"->",
"getPointerAddressSpace",
"(",
")",
"==",
"AMDGPUAS",
"::",
"LOCAL_ADDRESS",
")",
"{",
"LocalMemAvailable",
"=",
"<NUM_LIT>",
";",
"DEBUG",
"(",
"dbgs",
"(",
")",
"<<",
"<STR_LIT>",
"Function has local memory argument. Promoting to ",
"<STR_LIT>",
"<STR_LIT>",
"local memory disabled.\\n",
"<STR_LIT>",
")",
";",
"break",
";",
"}",
"}",
"if",
"(",
"LocalMemAvailable",
">",
"<NUM_LIT>",
")",
"{",
"for",
"(",
"Module",
"::",
"global_iterator",
"I",
"=",
"Mod",
"->",
"global_begin",
"(",
")",
",",
"E",
"=",
"Mod",
"->",
"global_end",
"(",
")",
";",
"I",
"!=",
"E",
";",
"++",
"I",
")",
"{",
"GlobalVariable",
"*",
"GV",
"=",
"&",
"*",
"I",
";",
"PointerType",
"*",
"GVTy",
"=",
"GV",
"->",
"getType",
"(",
")",
";",
"if",
"(",
"GVTy",
"->",
"getAddressSpace",
"(",
")",
"!=",
"AMDGPUAS",
"::",
"LOCAL_ADDRESS",
")",
"continue",
";",
"for",
"(",
"Value",
"::",
"use_iterator",
"U",
"=",
"GV",
"->",
"use_begin",
"(",
")",
",",
"UE",
"=",
"GV",
"->",
"use_end",
"(",
")",
";",
"U",
"!=",
"UE",
";",
"++",
"U",
")",
"{",
"Instruction",
"*",
"Use",
"=",
"dyn_cast",
"<",
"Instruction",
">",
"(",
"*",
"U",
")",
";",
"if",
"(",
"!",
"Use",
")",
"continue",
";",
"if",
"(",
"Use",
"->",
"getParent",
"(",
")",
"->",
"getParent",
"(",
")",
"==",
"&",
"F",
")",
"LocalMemAvailable",
"-=",
"Mod",
"->",
"getDataLayout",
"(",
")",
".",
"getTypeAllocSize",
"(",
"GVTy",
"->",
"getElementType",
"(",
")",
")",
";",
"}",
"}",
"}",
"LocalMemAvailable",
"=",
"std",
"::",
"max",
"(",
"<NUM_LIT>",
",",
"LocalMemAvailable",
")",
";",
"DEBUG",
"(",
"dbgs",
"(",
")",
"<<",
"LocalMemAvailable",
"<<",
"<STR_LIT>",
"bytes free in local memory.\\n",
"<STR_LIT>",
")",
";",
"visit",
"(",
"F",
")",
";",
"return",
"false",
";",
"}"
] | [
"runOnFunction",
"-",
"Virtual",
"method",
"overriden",
"by",
"subclasses",
"to",
"do",
"the",
"per-function",
"processing",
"of",
"the",
"pass",
"."
] |
LLVM | ARM | CPP | code_generation | CPU | 4,506 | [
"void",
"ARMTargetLowering",
"::",
"ReplaceNodeResults",
"(",
"SDNode",
"*",
"N",
",",
"SmallVectorImpl",
"<",
"SDValue",
">",
"&",
"Results",
",",
"SelectionDAG",
"&",
"DAG",
")",
"{",
"SDValue",
"Res",
";",
"switch",
"(",
"N",
"->",
"getOpcode",
"(",
")",
")",
"{",
"default",
":",
"llvm_unreachable",
"(",
"<STR_LIT>",
"Don't know how to custom expand this!",
"<STR_LIT>",
")",
";",
"break",
";",
"case",
"ISD",
"::",
"BIT_CONVERT",
":",
"Res",
"=",
"ExpandBIT_CONVERT",
"(",
"N",
",",
"DAG",
")",
";",
"break",
";",
"case",
"ISD",
"::",
"SRL",
":",
"case",
"ISD",
"::",
"SRA",
":",
"Res",
"=",
"LowerShift",
"(",
"N",
",",
"DAG",
",",
"Subtarget",
")",
";",
"break",
";",
"}",
"if",
"(",
"Res",
".",
"getNode",
"(",
")",
")",
"Results",
".",
"push_back",
"(",
"Res",
")",
";",
"}"
] | [
"ReplaceNodeResults",
"-",
"Replace",
"the",
"results",
"of",
"node",
"with",
"an",
"illegal",
"result",
"type",
"with",
"new",
"values",
"built",
"out",
"of",
"custom",
"code",
"."
] |
LLVM | ARM64 | TD | stmt_completion | CPU | 4,507 | [
"=",
"<STR_LIT>",
";"
] | [
"let",
"ParserMatchClass",
"=",
"Imm0_65535Operand",
";",
"let",
"EncoderMethod"
] |
GCC | aarch64 | CPP | next_suggestion | CPU | 4,508 | [
"return",
"SYMBOL_FORCE_TO_MEM",
";"
] | [
"case",
"AARCH64_CMODEL_SMALL_SPIC",
":",
"case",
"AARCH64_CMODEL_SMALL_PIC",
":",
"case",
"AARCH64_CMODEL_SMALL",
":",
"return",
"SYMBOL_SMALL_ABSOLUTE",
";",
"default",
":",
"gcc_unreachable",
"(",
")",
";",
"}",
"}",
"if",
"(",
"SYMBOL_REF_P",
"(",
"x",
")",
")",
"{",
"if",
"(",
"aarch64_tls_symbol_p",
"(",
"x",
")",
")",
"return",
"aarch64_classify_tls_symbol",
"(",
"x",
")",
";",
"switch",
"(",
"aarch64_cmodel",
")",
"{",
"case",
"AARCH64_CMODEL_TINY",
":",
"if",
"(",
"SYMBOL_REF_WEAK",
"(",
"x",
")",
"&&",
"!",
"aarch64_symbol_binds_local_p",
"(",
"x",
")",
")",
"return",
"SYMBOL_FORCE_TO_MEM",
";",
"if",
"(",
"!",
"(",
"IN_RANGE",
"(",
"offset",
",",
"-",
"<NUM_LIT>",
",",
"<NUM_LIT>",
")",
"||",
"offset_within_block_p",
"(",
"x",
",",
"offset",
")",
")",
")",
"return",
"SYMBOL_FORCE_TO_MEM",
";",
"return",
"SYMBOL_TINY_ABSOLUTE",
";",
"case",
"AARCH64_CMODEL_SMALL",
":",
"if",
"(",
"SYMBOL_REF_WEAK",
"(",
"x",
")",
"&&",
"!",
"aarch64_symbol_binds_local_p",
"(",
"x",
")",
")",
"return",
"SYMBOL_FORCE_TO_MEM",
";",
"if",
"(",
"!",
"(",
"IN_RANGE",
"(",
"offset",
",",
"-",
"<NUM_LIT>",
",",
"<NUM_LIT>",
")",
"||",
"offset_within_block_p",
"(",
"x",
",",
"offset",
")",
")",
")",
"return",
"SYMBOL_FORCE_TO_MEM",
";",
"return",
"SYMBOL_SMALL_ABSOLUTE",
";",
"case",
"AARCH64_CMODEL_TINY_PIC",
":",
"if",
"(",
"!",
"aarch64_symbol_binds_local_p",
"(",
"x",
")",
")",
"return",
"SYMBOL_TINY_GOT",
";",
"return",
"SYMBOL_TINY_ABSOLUTE",
";",
"case",
"AARCH64_CMODEL_SMALL_SPIC",
":",
"case",
"AARCH64_CMODEL_SMALL_PIC",
":",
"if",
"(",
"!",
"aarch64_symbol_binds_local_p",
"(",
"x",
")",
")",
"return",
"(",
"aarch64_cmodel",
"==",
"AARCH64_CMODEL_SMALL_SPIC",
"?",
"SYMBOL_SMALL_GOT_28K",
":",
"SYMBOL_SMALL_GOT_4G",
")",
";",
"return",
"SYMBOL_SMALL_ABSOLUTE",
";",
"case",
"AARCH64_CMODEL_LARGE",
":",
"if",
"(",
"!",
"aarch64_pcrelative_literal_loads",
"&&",
"CONSTANT_POOL_ADDRESS_P",
"(",
"x",
")",
")",
"return",
"SYMBOL_SMALL_ABSOLUTE",
";",
"else",
"return",
"SYMBOL_FORCE_TO_MEM",
";",
"default",
":",
"gcc_unreachable",
"(",
")",
";",
"}",
"}"
] |
GCC | d30v | CPP | stmt_completion | CPU | 4,509 | [
"<NUM_LIT>",
";"
] | [
"int",
"d30v_trampoline_size",
"(",
")",
"{",
"return"
] |
GCC | vax | MD | stmt_completion | CPU | 4,510 | [
")",
"]"
] | [
"(",
"clobber",
"(",
"reg",
":",
"SI",
"<NUM_LIT>",
")",
")",
"(",
"clobber",
"(",
"reg",
":",
"SI",
"<NUM_LIT>",
")",
")",
"(",
"clobber",
"(",
"reg",
":",
"SI",
"<NUM_LIT>",
")",
")",
"(",
"clobber",
"(",
"reg",
":",
"SI",
"<NUM_LIT>",
")",
")",
"(",
"clobber",
"(",
"reg",
":",
"SI",
"<NUM_LIT>",
")",
")",
"(",
"clobber",
"(",
"reg",
":",
"SI",
"<NUM_LIT>",
")"
] |
GCC | i386 | MD | next_suggestion | CPU | 4,511 | [
"rtx",
"op0",
"=",
"gen_reg_rtx",
"(",
"V8HFmode",
")"
] | [
"(",
"match_operand",
":",
"V2SF",
"<NUM_LIT>",
"<STR_LIT>",
")",
")",
")",
"]",
"<STR_LIT>",
"{",
"rtx",
"op1",
"=",
"gen_reg_rtx",
"(",
"V4SFmode",
")"
] |
LLVM | ARM | TD | stmt_completion | CPU | 4,512 | [
"Vec",
"MQPR",
":",
"$",
"src",
")",
",",
"imm_operand_type",
":",
"$",
"imm",
")",
")",
">",
";"
] | [
"def",
":",
"Pat",
"<",
"(",
"VTI",
".",
"Vec",
"(",
"unpred_op",
"(",
"VTI",
".",
"Vec",
"MQPR",
":",
"$",
"src",
")",
",",
"imm_operand_type",
":",
"$",
"imm",
")",
")",
",",
"(",
"VTI",
".",
"Vec",
"(",
"inst",
"(",
"VTI",
"."
] |
GCC | aarch64 | MD | stmt_completion | CPU | 4,513 | [
"match_code",
"<STR_LIT>",
")"
] | [
"(",
"and",
"("
] |
GCC | m68k | MD | program_repair | MPU | 4,514 | [
"<FIXS>",
"<FIXE>",
"<FIXS>",
"}",
")",
"<FIXE>"
] | [
"[",
"(",
"set",
"(",
"match_operand",
":",
"QI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"ne",
":",
"QI",
"(",
"cc0",
")",
"(",
"const_int",
"<NUM_LIT>",
")",
")",
")",
"]",
"<STR_LIT>",
"<BUGS>",
"<STR_LIT>",
")",
"<BUGE>",
"(",
"define_insn",
"<STR_LIT>",
"[",
"(",
"set",
"(",
"match_operand",
":",
"QI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")"
] |
LLVM | ARM | CPP | code_generation | CPU | 4,515 | [
"static",
"SDValue",
"PerformIntrinsicCombine",
"(",
"SDNode",
"*",
"N",
",",
"SelectionDAG",
"&",
"DAG",
")",
"{",
"unsigned",
"IntNo",
"=",
"cast",
"<",
"ConstantSDNode",
">",
"(",
"N",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
")",
"->",
"getZExtValue",
"(",
")",
";",
"switch",
"(",
"IntNo",
")",
"{",
"default",
":",
"break",
";",
"case",
"Intrinsic",
"::",
"arm_neon_vshifts",
":",
"case",
"Intrinsic",
"::",
"arm_neon_vshiftu",
":",
"case",
"Intrinsic",
"::",
"arm_neon_vrshifts",
":",
"case",
"Intrinsic",
"::",
"arm_neon_vrshiftu",
":",
"case",
"Intrinsic",
"::",
"arm_neon_vrshiftn",
":",
"case",
"Intrinsic",
"::",
"arm_neon_vqshifts",
":",
"case",
"Intrinsic",
"::",
"arm_neon_vqshiftu",
":",
"case",
"Intrinsic",
"::",
"arm_neon_vqshiftsu",
":",
"case",
"Intrinsic",
"::",
"arm_neon_vqshiftns",
":",
"case",
"Intrinsic",
"::",
"arm_neon_vqshiftnu",
":",
"case",
"Intrinsic",
"::",
"arm_neon_vqshiftnsu",
":",
"case",
"Intrinsic",
"::",
"arm_neon_vqrshiftns",
":",
"case",
"Intrinsic",
"::",
"arm_neon_vqrshiftnu",
":",
"case",
"Intrinsic",
"::",
"arm_neon_vqrshiftnsu",
":",
"{",
"EVT",
"VT",
"=",
"N",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getValueType",
"(",
")",
";",
"int64_t",
"Cnt",
";",
"unsigned",
"VShiftOpc",
"=",
"<NUM_LIT>",
";",
"switch",
"(",
"IntNo",
")",
"{",
"case",
"Intrinsic",
"::",
"arm_neon_vshifts",
":",
"case",
"Intrinsic",
"::",
"arm_neon_vshiftu",
":",
"if",
"(",
"isVShiftLImm",
"(",
"N",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
",",
"VT",
",",
"false",
",",
"Cnt",
")",
")",
"{",
"VShiftOpc",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"break",
";",
"}",
"if",
"(",
"isVShiftRImm",
"(",
"N",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
",",
"VT",
",",
"false",
",",
"true",
",",
"Cnt",
")",
")",
"{",
"VShiftOpc",
"=",
"(",
"IntNo",
"==",
"Intrinsic",
"::",
"arm_neon_vshifts",
"?",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
";",
"break",
";",
"}",
"return",
"SDValue",
"(",
")",
";",
"case",
"Intrinsic",
"::",
"arm_neon_vrshifts",
":",
"case",
"Intrinsic",
"::",
"arm_neon_vrshiftu",
":",
"if",
"(",
"isVShiftRImm",
"(",
"N",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
",",
"VT",
",",
"false",
",",
"true",
",",
"Cnt",
")",
")",
"break",
";",
"return",
"SDValue",
"(",
")",
";",
"case",
"Intrinsic",
"::",
"arm_neon_vqshifts",
":",
"case",
"Intrinsic",
"::",
"arm_neon_vqshiftu",
":",
"if",
"(",
"isVShiftLImm",
"(",
"N",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
",",
"VT",
",",
"false",
",",
"Cnt",
")",
")",
"break",
";",
"return",
"SDValue",
"(",
")",
";",
"case",
"Intrinsic",
"::",
"arm_neon_vqshiftsu",
":",
"if",
"(",
"isVShiftLImm",
"(",
"N",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
",",
"VT",
",",
"false",
",",
"Cnt",
")",
")",
"break",
";",
"llvm_unreachable",
"(",
"<STR_LIT>",
"invalid shift count for vqshlu intrinsic",
"<STR_LIT>",
")",
";",
"case",
"Intrinsic",
"::",
"arm_neon_vrshiftn",
":",
"case",
"Intrinsic",
"::",
"arm_neon_vqshiftns",
":",
"case",
"Intrinsic",
"::",
"arm_neon_vqshiftnu",
":",
"case",
"Intrinsic",
"::",
"arm_neon_vqshiftnsu",
":",
"case",
"Intrinsic",
"::",
"arm_neon_vqrshiftns",
":",
"case",
"Intrinsic",
"::",
"arm_neon_vqrshiftnu",
":",
"case",
"Intrinsic",
"::",
"arm_neon_vqrshiftnsu",
":",
"if",
"(",
"isVShiftRImm",
"(",
"N",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
",",
"VT",
",",
"true",
",",
"true",
",",
"Cnt",
")",
")",
"break",
";",
"llvm_unreachable",
"(",
"<STR_LIT>",
"invalid shift count for narrowing vector shift ",
"<STR_LIT>",
"<STR_LIT>",
"intrinsic",
"<STR_LIT>",
")",
";",
"default",
":",
"llvm_unreachable",
"(",
"<STR_LIT>",
"unhandled vector shift",
"<STR_LIT>",
")",
";",
"}",
"switch",
"(",
"IntNo",
")",
"{",
"case",
"Intrinsic",
"::",
"arm_neon_vshifts",
":",
"case",
"Intrinsic",
"::",
"arm_neon_vshiftu",
":",
"break",
";",
"case",
"Intrinsic",
"::",
"arm_neon_vrshifts",
":",
"VShiftOpc",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"break",
";",
"case",
"Intrinsic",
"::",
"arm_neon_vrshiftu",
":",
"VShiftOpc",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"break",
";",
"case",
"Intrinsic",
"::",
"arm_neon_vrshiftn",
":",
"VShiftOpc",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"break",
";",
"case",
"Intrinsic",
"::",
"arm_neon_vqshifts",
":",
"VShiftOpc",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"break",
";",
"case",
"Intrinsic",
"::",
"arm_neon_vqshiftu",
":",
"VShiftOpc",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"break",
";",
"case",
"Intrinsic",
"::",
"arm_neon_vqshiftsu",
":",
"VShiftOpc",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"break",
";",
"case",
"Intrinsic",
"::",
"arm_neon_vqshiftns",
":",
"VShiftOpc",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"break",
";",
"case",
"Intrinsic",
"::",
"arm_neon_vqshiftnu",
":",
"VShiftOpc",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"break",
";",
"case",
"Intrinsic",
"::",
"arm_neon_vqshiftnsu",
":",
"VShiftOpc",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"break",
";",
"case",
"Intrinsic",
"::",
"arm_neon_vqrshiftns",
":",
"VShiftOpc",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"break",
";",
"case",
"Intrinsic",
"::",
"arm_neon_vqrshiftnu",
":",
"VShiftOpc",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"break",
";",
"case",
"Intrinsic",
"::",
"arm_neon_vqrshiftnsu",
":",
"VShiftOpc",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"break",
";",
"}",
"SDLoc",
"dl",
"(",
"N",
")",
";",
"return",
"DAG",
".",
"getNode",
"(",
"VShiftOpc",
",",
"dl",
",",
"N",
"->",
"getValueType",
"(",
"<NUM_LIT>",
")",
",",
"N",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
",",
"DAG",
".",
"getConstant",
"(",
"Cnt",
",",
"dl",
",",
"MVT",
"::",
"i32",
")",
")",
";",
"}",
"case",
"Intrinsic",
"::",
"arm_neon_vshiftins",
":",
"{",
"EVT",
"VT",
"=",
"N",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getValueType",
"(",
")",
";",
"int64_t",
"Cnt",
";",
"unsigned",
"VShiftOpc",
"=",
"<NUM_LIT>",
";",
"if",
"(",
"isVShiftLImm",
"(",
"N",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
",",
"VT",
",",
"false",
",",
"Cnt",
")",
")",
"VShiftOpc",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"else",
"if",
"(",
"isVShiftRImm",
"(",
"N",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
",",
"VT",
",",
"false",
",",
"true",
",",
"Cnt",
")",
")",
"VShiftOpc",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"else",
"{",
"llvm_unreachable",
"(",
"<STR_LIT>",
"invalid shift count for vsli/vsri intrinsic",
"<STR_LIT>",
")",
";",
"}",
"SDLoc",
"dl",
"(",
"N",
")",
";",
"return",
"DAG",
".",
"getNode",
"(",
"VShiftOpc",
",",
"dl",
",",
"N",
"->",
"getValueType",
"(",
"<NUM_LIT>",
")",
",",
"N",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
",",
"N",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
",",
"DAG",
".",
"getConstant",
"(",
"Cnt",
",",
"dl",
",",
"MVT",
"::",
"i32",
")",
")",
";",
"}",
"case",
"Intrinsic",
"::",
"arm_neon_vqrshifts",
":",
"case",
"Intrinsic",
"::",
"arm_neon_vqrshiftu",
":",
"break",
";",
"}",
"return",
"SDValue",
"(",
")",
";",
"}"
] | [
"PerformIntrinsicCombine",
"-",
"ARM-specific",
"DAG",
"combining",
"for",
"intrinsics",
"."
] |
GCC | rs6000 | CPP | stmt_completion | CPU | 4,516 | [
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
"}",
")",
")",
";"
] | [
"vec_uint4",
"bytes",
";",
"bits",
"=",
"vec_sl",
"(",
"vec_and",
"(",
"(",
"vec_uchar16",
")",
"(",
"a",
")",
",",
"vec_splat_u8",
"(",
"<NUM_LIT>",
")",
")",
",",
"(",
"(",
"vec_uchar16",
")",
"{",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
","
] |
GCC | alpha | CPP | program_repair | MPU | 4,517 | [
"<FIXS>",
"||",
"INTVAL",
"(",
"op",
")",
"==",
"(",
"HOST_WIDE_INT",
")",
"<NUM_LIT>",
"<FIXE>",
"<FIXS>",
"||",
"INTVAL",
"(",
"op",
")",
"==",
"-",
"<NUM_LIT>",
"<FIXE>"
] | [
"return",
"(",
"GET_CODE",
"(",
"op",
")",
"==",
"CONST_INT",
"&&",
"(",
"INTVAL",
"(",
"op",
")",
"==",
"<NUM_LIT>",
"||",
"INTVAL",
"(",
"op",
")",
"==",
"<NUM_LIT>",
"<BUGS>",
"||",
"INTVAL",
"(",
"op",
")",
"==",
"<NUM_LIT>",
"<BUGE>",
"#",
"if",
"HOST_BITS_PER_WIDE_INT",
"==",
"<NUM_LIT>",
"<BUGS>",
"||",
"INTVAL",
"(",
"op",
")",
"==",
"<NUM_LIT>",
"<BUGE>",
"#",
"endif",
")",
")",
";",
"}"
] |
LLVM | X86 | CPP | next_suggestion | CPU | 4,518 | [
"if",
"(",
"N2",
".",
"getValueType",
"(",
")",
"!=",
"MVT",
"::",
"i32",
")",
"N2",
"=",
"DAG",
".",
"getIntPtrConstant",
"(",
"cast",
"<",
"ConstantSDNode",
">",
"(",
"N2",
")",
"->",
"getZExtValue",
"(",
")",
")",
";"
] | [
"if",
"(",
"(",
"EltVT",
".",
"getSizeInBits",
"(",
")",
"==",
"<NUM_LIT>",
"||",
"EltVT",
".",
"getSizeInBits",
"(",
")",
"==",
"<NUM_LIT>",
")",
"&&",
"isa",
"<",
"ConstantSDNode",
">",
"(",
"N2",
")",
")",
"{",
"unsigned",
"Opc",
";",
"if",
"(",
"VT",
"==",
"MVT",
"::",
"v8i16",
")",
"Opc",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"else",
"if",
"(",
"VT",
"==",
"MVT",
"::",
"v16i8",
")",
"Opc",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"else",
"Opc",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"if",
"(",
"N1",
".",
"getValueType",
"(",
")",
"!=",
"MVT",
"::",
"i32",
")",
"N1",
"=",
"DAG",
".",
"getNode",
"(",
"ISD",
"::",
"ANY_EXTEND",
",",
"dl",
",",
"MVT",
"::",
"i32",
",",
"N1",
")",
";"
] |
LLVM | Hexagon | TD | next_suggestion | DSP | 4,519 | [
"}"
] | [
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"CextOpcode",
"=",
"<STR_LIT>",
";",
"let",
"InputType",
"=",
"<STR_LIT>",
";",
"let",
"isCompare",
"=",
"<NUM_LIT>",
";"
] |
GCC | mcore | CPP | next_suggestion | MPU | 4,520 | [
"default",
":"
] | [
"case",
"'",
"P",
"'",
":",
"fprintf",
"(",
"asm_out_file",
",",
"<STR_LIT>",
"%d",
"<STR_LIT>",
",",
"exact_log2",
"(",
"INTVAL",
"(",
"x",
")",
"&",
"<NUM_LIT>",
")",
")",
";",
"break",
";",
"case",
"'",
"Q",
"'",
":",
"fprintf",
"(",
"asm_out_file",
",",
"<STR_LIT>",
"%d",
"<STR_LIT>",
",",
"exact_log2",
"(",
"~",
"INTVAL",
"(",
"x",
")",
")",
")",
";",
"break",
";",
"case",
"'",
"O",
"'",
":",
"fprintf",
"(",
"asm_out_file",
",",
"HOST_WIDE_INT_PRINT_DEC",
",",
"INTVAL",
"(",
"x",
")",
")",
";",
"break",
";",
"case",
"'",
"M",
"'",
":",
"fprintf",
"(",
"asm_out_file",
",",
"HOST_WIDE_INT_PRINT_DEC",
",",
"-",
"INTVAL",
"(",
"x",
")",
")",
";",
"break",
";",
"case",
"'",
"R",
"'",
":",
"switch",
"(",
"GET_CODE",
"(",
"x",
")",
")",
"{",
"case",
"REG",
":",
"fputs",
"(",
"reg_names",
"[",
"REGNO",
"(",
"x",
")",
"+",
"<NUM_LIT>",
"]",
",",
"(",
"stream",
")",
")",
";",
"break",
";",
"case",
"MEM",
":",
"mcore_print_operand_address",
"(",
"stream",
",",
"GET_MODE",
"(",
"x",
")",
",",
"XEXP",
"(",
"adjust_address",
"(",
"x",
",",
"SImode",
",",
"<NUM_LIT>",
")",
",",
"<NUM_LIT>",
")",
")",
";",
"break",
";",
"default",
":",
"gcc_unreachable",
"(",
")",
";",
"}",
"break",
";",
"case",
"'",
"U",
"'",
":",
"fprintf",
"(",
"asm_out_file",
",",
"<STR_LIT>",
"%s-%s",
"<STR_LIT>",
",",
"reg_names",
"[",
"REGNO",
"(",
"x",
")",
"]",
",",
"reg_names",
"[",
"REGNO",
"(",
"x",
")",
"+",
"<NUM_LIT>",
"]",
")",
";",
"break",
";",
"case",
"'",
"x",
"'",
":",
"fprintf",
"(",
"asm_out_file",
",",
"HOST_WIDE_INT_PRINT_HEX",
",",
"INTVAL",
"(",
"x",
")",
")",
";",
"break",
";",
"case",
"'",
"X",
"'",
":",
"fprintf",
"(",
"asm_out_file",
",",
"HOST_WIDE_INT_PRINT_DEC",
",",
"<NUM_LIT>",
"-",
"INTVAL",
"(",
"x",
")",
"/",
"<NUM_LIT>",
")",
";",
"break",
";"
] |
GCC | aarch64 | MD | stmt_completion | CPU | 4,521 | [
")",
"]",
")"
] | [
"(",
"define_int_attr",
"fn",
"[",
"(",
"UNSPEC_LDFF1",
"<STR_LIT>",
")",
"(",
"UNSPEC_LDNF1",
"<STR_LIT>"
] |
LLVM | ARM64 | TD | stmt_completion | CPU | 4,522 | [
";"
] | [
"let",
"ParserMethod",
"=",
"<STR_LIT>"
] |
GCC | aarch64 | CPP | next_suggestion | CPU | 4,523 | [
"}"
] | [
"vrbitq_u8",
"(",
"uint8x16_t",
"_",
"_",
"a",
")",
"{",
"return",
"(",
"uint8x16_t",
")",
"_",
"_",
"builtin_aarch64_rbitv16qi",
"(",
"(",
"int8x16_t",
")",
"_",
"_",
"a",
")",
";"
] |
GCC | sh | MD | next_suggestion | CPU | 4,524 | [
"<STR_LIT>"
] | [
"(",
"zero_extend",
":",
"DI",
"(",
"match_operand",
":",
"SI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
")",
"]",
"<STR_LIT>"
] |
LLVM | Hexagon | TD | stmt_completion | DSP | 4,525 | [
"CS",
"]",
";"
] | [
"def",
"L2_loadrub_pci",
":",
"HInst",
"<",
"(",
"outs",
"IntRegs",
":",
"$",
"Rd32",
",",
"IntRegs",
":",
"$",
"Rx32",
")",
",",
"(",
"ins",
"IntRegs",
":",
"$",
"Rx32in",
",",
"s4_0Imm",
":",
"$",
"Ii",
",",
"ModRegs",
":",
"$",
"Mu2",
")",
",",
"<STR_LIT>",
",",
"tc_e93a3d71",
",",
"TypeLD",
">",
",",
"Enc_e0a47a",
"{",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"hasNewValue",
"=",
"<NUM_LIT>",
";",
"let",
"opNewValue",
"=",
"<NUM_LIT>",
";",
"let",
"addrMode",
"=",
"PostInc",
";",
"let",
"accessSize",
"=",
"ByteAccess",
";",
"let",
"mayLoad",
"=",
"<NUM_LIT>",
";",
"let",
"Uses",
"=",
"["
] |
LLVM | MSP430 | CPP | stmt_completion | MPU | 4,526 | [
"Expr",
")",
";"
] | [
"if",
"(",
"!",
"MO",
".",
"isJTI",
"(",
")",
"&&",
"MO",
".",
"getOffset",
"(",
")",
")",
"Expr",
"=",
"MCBinaryExpr",
"::",
"createAdd",
"(",
"Expr",
",",
"MCConstantExpr",
"::",
"create",
"(",
"MO",
".",
"getOffset",
"(",
")",
",",
"Ctx",
")",
",",
"Ctx",
")",
";",
"return",
"MCOperand",
"::",
"createExpr",
"("
] |
LLVM | ARM | CPP | stmt_completion | CPU | 4,527 | [
"{"
] | [
"if",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
"(",
"Amt",
")",
"==",
"-",
"<NUM_LIT>",
")",
"return",
"nullptr",
";",
"UpdateMI",
"=",
"BuildMI",
"(",
"MF",
",",
"MI",
".",
"getDebugLoc",
"(",
")",
",",
"get",
"(",
"isSub",
"?",
"ARM",
"::",
"SUBri",
":",
"ARM",
"::",
"ADDri",
")",
",",
"WBReg",
")",
".",
"addReg",
"(",
"BaseReg",
")",
".",
"addImm",
"(",
"Amt",
")",
".",
"add",
"(",
"predOps",
"(",
"Pred",
")",
")",
".",
"add",
"(",
"condCodeOp",
"(",
")",
")",
";",
"}",
"else",
"if",
"(",
"Amt",
"!=",
"<NUM_LIT>",
")",
"{",
"<STR_LIT>",
"::",
"<STR_LIT>",
"ShOpc",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
"(",
"OffImm",
")",
";",
"unsigned",
"SOOpc",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
"(",
"ShOpc",
",",
"Amt",
")",
";",
"UpdateMI",
"=",
"BuildMI",
"(",
"MF",
",",
"MI",
".",
"getDebugLoc",
"(",
")",
",",
"get",
"(",
"isSub",
"?",
"ARM",
"::",
"SUBrsi",
":",
"ARM",
"::",
"ADDrsi",
")",
",",
"WBReg",
")",
".",
"addReg",
"(",
"BaseReg",
")",
".",
"addReg",
"(",
"OffReg",
")",
".",
"addReg",
"(",
"<NUM_LIT>",
")",
".",
"addImm",
"(",
"SOOpc",
")",
".",
"add",
"(",
"predOps",
"(",
"Pred",
")",
")",
".",
"add",
"(",
"condCodeOp",
"(",
")",
")",
";",
"}",
"else",
"UpdateMI",
"=",
"BuildMI",
"(",
"MF",
",",
"MI",
".",
"getDebugLoc",
"(",
")",
",",
"get",
"(",
"isSub",
"?",
"ARM",
"::",
"SUBrr",
":",
"ARM",
"::",
"ADDrr",
")",
",",
"WBReg",
")",
".",
"addReg",
"(",
"BaseReg",
")",
".",
"addReg",
"(",
"OffReg",
")",
".",
"add",
"(",
"predOps",
"(",
"Pred",
")",
")",
".",
"add",
"(",
"condCodeOp",
"(",
")",
")",
";",
"break",
";",
"}",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"{",
"bool",
"isSub",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
"(",
"OffImm",
")",
"==",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"unsigned",
"Amt",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
"(",
"OffImm",
")",
";",
"if",
"(",
"OffReg",
"==",
"<NUM_LIT>",
")",
"UpdateMI",
"=",
"BuildMI",
"(",
"MF",
",",
"MI",
".",
"getDebugLoc",
"(",
")",
",",
"get",
"(",
"isSub",
"?",
"ARM",
"::",
"SUBri",
":",
"ARM",
"::",
"ADDri",
")",
",",
"WBReg",
")",
".",
"addReg",
"(",
"BaseReg",
")",
".",
"addImm",
"(",
"Amt",
")",
".",
"add",
"(",
"predOps",
"(",
"Pred",
")",
")",
".",
"add",
"(",
"condCodeOp",
"(",
")",
")",
";",
"else",
"UpdateMI",
"=",
"BuildMI",
"(",
"MF",
",",
"MI",
".",
"getDebugLoc",
"(",
")",
",",
"get",
"(",
"isSub",
"?",
"ARM",
"::",
"SUBrr",
":",
"ARM",
"::",
"ADDrr",
")",
",",
"WBReg",
")",
".",
"addReg",
"(",
"BaseReg",
")",
".",
"addReg",
"(",
"OffReg",
")",
".",
"add",
"(",
"predOps",
"(",
"Pred",
")",
")",
".",
"add",
"(",
"condCodeOp",
"(",
")",
")",
";",
"break",
";",
"}",
"}",
"std",
"::",
"vector",
"<",
"MachineInstr",
"*",
">",
"NewMIs",
";",
"if",
"(",
"isPre",
")",
"{",
"if",
"(",
"isLoad",
")",
"MemMI",
"=",
"BuildMI",
"(",
"MF",
",",
"MI",
".",
"getDebugLoc",
"(",
")",
",",
"get",
"(",
"MemOpc",
")",
",",
"MI",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getReg",
"(",
")",
")",
".",
"addReg",
"(",
"WBReg",
")",
".",
"addImm",
"(",
"<NUM_LIT>",
")",
".",
"addImm",
"(",
"Pred",
")",
";",
"else",
"MemMI",
"=",
"BuildMI",
"(",
"MF",
",",
"MI",
".",
"getDebugLoc",
"(",
")",
",",
"get",
"(",
"MemOpc",
")",
")",
".",
"addReg",
"(",
"MI",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getReg",
"(",
")",
")",
".",
"addReg",
"(",
"WBReg",
")",
".",
"addReg",
"(",
"<NUM_LIT>",
")",
".",
"addImm",
"(",
"<NUM_LIT>",
")",
".",
"addImm",
"(",
"Pred",
")",
";",
"NewMIs",
".",
"push_back",
"(",
"MemMI",
")",
";",
"NewMIs",
".",
"push_back",
"(",
"UpdateMI",
")",
";",
"}",
"else"
] |
GCC | arm | MD | stmt_completion | CPU | 4,528 | [
"(",
"operands",
"[",
"<NUM_LIT>",
"]",
","
] | [
"(",
"match_operand",
":",
"SI",
"<NUM_LIT>",
"<STR_LIT>",
")",
")",
")",
"]",
"<STR_LIT>",
"{",
"if",
"(",
"ARM_Q_BIT_READ",
")",
"emit_insn",
"(",
"gen_arm_",
"<",
"ss_op",
">",
"_setq_insn"
] |
LLVM | ARM | CPP | code_generation | CPU | 4,529 | [
"static",
"SDValue",
"PerformIntrinsicCombine",
"(",
"SDNode",
"*",
"N",
",",
"SelectionDAG",
"&",
"DAG",
")",
"{",
"unsigned",
"IntNo",
"=",
"cast",
"<",
"ConstantSDNode",
">",
"(",
"N",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
")",
"->",
"getZExtValue",
"(",
")",
";",
"switch",
"(",
"IntNo",
")",
"{",
"default",
":",
"break",
";",
"case",
"Intrinsic",
"::",
"arm_neon_vshifts",
":",
"case",
"Intrinsic",
"::",
"arm_neon_vshiftu",
":",
"case",
"Intrinsic",
"::",
"arm_neon_vshiftls",
":",
"case",
"Intrinsic",
"::",
"arm_neon_vshiftlu",
":",
"case",
"Intrinsic",
"::",
"arm_neon_vshiftn",
":",
"case",
"Intrinsic",
"::",
"arm_neon_vrshifts",
":",
"case",
"Intrinsic",
"::",
"arm_neon_vrshiftu",
":",
"case",
"Intrinsic",
"::",
"arm_neon_vrshiftn",
":",
"case",
"Intrinsic",
"::",
"arm_neon_vqshifts",
":",
"case",
"Intrinsic",
"::",
"arm_neon_vqshiftu",
":",
"case",
"Intrinsic",
"::",
"arm_neon_vqshiftsu",
":",
"case",
"Intrinsic",
"::",
"arm_neon_vqshiftns",
":",
"case",
"Intrinsic",
"::",
"arm_neon_vqshiftnu",
":",
"case",
"Intrinsic",
"::",
"arm_neon_vqshiftnsu",
":",
"case",
"Intrinsic",
"::",
"arm_neon_vqrshiftns",
":",
"case",
"Intrinsic",
"::",
"arm_neon_vqrshiftnu",
":",
"case",
"Intrinsic",
"::",
"arm_neon_vqrshiftnsu",
":",
"{",
"EVT",
"VT",
"=",
"N",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getValueType",
"(",
")",
";",
"int64_t",
"Cnt",
";",
"unsigned",
"VShiftOpc",
"=",
"<NUM_LIT>",
";",
"switch",
"(",
"IntNo",
")",
"{",
"case",
"Intrinsic",
"::",
"arm_neon_vshifts",
":",
"case",
"Intrinsic",
"::",
"arm_neon_vshiftu",
":",
"if",
"(",
"isVShiftLImm",
"(",
"N",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
",",
"VT",
",",
"false",
",",
"Cnt",
")",
")",
"{",
"VShiftOpc",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"break",
";",
"}",
"if",
"(",
"isVShiftRImm",
"(",
"N",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
",",
"VT",
",",
"false",
",",
"true",
",",
"Cnt",
")",
")",
"{",
"VShiftOpc",
"=",
"(",
"IntNo",
"==",
"Intrinsic",
"::",
"arm_neon_vshifts",
"?",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
";",
"break",
";",
"}",
"return",
"SDValue",
"(",
")",
";",
"case",
"Intrinsic",
"::",
"arm_neon_vshiftls",
":",
"case",
"Intrinsic",
"::",
"arm_neon_vshiftlu",
":",
"if",
"(",
"isVShiftLImm",
"(",
"N",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
",",
"VT",
",",
"true",
",",
"Cnt",
")",
")",
"break",
";",
"llvm_unreachable",
"(",
"<STR_LIT>",
"invalid shift count for vshll intrinsic",
"<STR_LIT>",
")",
";",
"case",
"Intrinsic",
"::",
"arm_neon_vrshifts",
":",
"case",
"Intrinsic",
"::",
"arm_neon_vrshiftu",
":",
"if",
"(",
"isVShiftRImm",
"(",
"N",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
",",
"VT",
",",
"false",
",",
"true",
",",
"Cnt",
")",
")",
"break",
";",
"return",
"SDValue",
"(",
")",
";",
"case",
"Intrinsic",
"::",
"arm_neon_vqshifts",
":",
"case",
"Intrinsic",
"::",
"arm_neon_vqshiftu",
":",
"if",
"(",
"isVShiftLImm",
"(",
"N",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
",",
"VT",
",",
"false",
",",
"Cnt",
")",
")",
"break",
";",
"return",
"SDValue",
"(",
")",
";",
"case",
"Intrinsic",
"::",
"arm_neon_vqshiftsu",
":",
"if",
"(",
"isVShiftLImm",
"(",
"N",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
",",
"VT",
",",
"false",
",",
"Cnt",
")",
")",
"break",
";",
"llvm_unreachable",
"(",
"<STR_LIT>",
"invalid shift count for vqshlu intrinsic",
"<STR_LIT>",
")",
";",
"case",
"Intrinsic",
"::",
"arm_neon_vshiftn",
":",
"case",
"Intrinsic",
"::",
"arm_neon_vrshiftn",
":",
"case",
"Intrinsic",
"::",
"arm_neon_vqshiftns",
":",
"case",
"Intrinsic",
"::",
"arm_neon_vqshiftnu",
":",
"case",
"Intrinsic",
"::",
"arm_neon_vqshiftnsu",
":",
"case",
"Intrinsic",
"::",
"arm_neon_vqrshiftns",
":",
"case",
"Intrinsic",
"::",
"arm_neon_vqrshiftnu",
":",
"case",
"Intrinsic",
"::",
"arm_neon_vqrshiftnsu",
":",
"if",
"(",
"isVShiftRImm",
"(",
"N",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
",",
"VT",
",",
"true",
",",
"true",
",",
"Cnt",
")",
")",
"break",
";",
"llvm_unreachable",
"(",
"<STR_LIT>",
"invalid shift count for narrowing vector shift ",
"<STR_LIT>",
"<STR_LIT>",
"intrinsic",
"<STR_LIT>",
")",
";",
"default",
":",
"llvm_unreachable",
"(",
"<STR_LIT>",
"unhandled vector shift",
"<STR_LIT>",
")",
";",
"}",
"switch",
"(",
"IntNo",
")",
"{",
"case",
"Intrinsic",
"::",
"arm_neon_vshifts",
":",
"case",
"Intrinsic",
"::",
"arm_neon_vshiftu",
":",
"break",
";",
"case",
"Intrinsic",
"::",
"arm_neon_vshiftls",
":",
"case",
"Intrinsic",
"::",
"arm_neon_vshiftlu",
":",
"if",
"(",
"Cnt",
"==",
"VT",
".",
"getVectorElementType",
"(",
")",
".",
"getSizeInBits",
"(",
")",
")",
"VShiftOpc",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"else",
"VShiftOpc",
"=",
"(",
"IntNo",
"==",
"Intrinsic",
"::",
"arm_neon_vshiftls",
"?",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
";",
"break",
";",
"case",
"Intrinsic",
"::",
"arm_neon_vshiftn",
":",
"VShiftOpc",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"break",
";",
"case",
"Intrinsic",
"::",
"arm_neon_vrshifts",
":",
"VShiftOpc",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"break",
";",
"case",
"Intrinsic",
"::",
"arm_neon_vrshiftu",
":",
"VShiftOpc",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"break",
";",
"case",
"Intrinsic",
"::",
"arm_neon_vrshiftn",
":",
"VShiftOpc",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"break",
";",
"case",
"Intrinsic",
"::",
"arm_neon_vqshifts",
":",
"VShiftOpc",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"break",
";",
"case",
"Intrinsic",
"::",
"arm_neon_vqshiftu",
":",
"VShiftOpc",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"break",
";",
"case",
"Intrinsic",
"::",
"arm_neon_vqshiftsu",
":",
"VShiftOpc",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"break",
";",
"case",
"Intrinsic",
"::",
"arm_neon_vqshiftns",
":",
"VShiftOpc",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"break",
";",
"case",
"Intrinsic",
"::",
"arm_neon_vqshiftnu",
":",
"VShiftOpc",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"break",
";",
"case",
"Intrinsic",
"::",
"arm_neon_vqshiftnsu",
":",
"VShiftOpc",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"break",
";",
"case",
"Intrinsic",
"::",
"arm_neon_vqrshiftns",
":",
"VShiftOpc",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"break",
";",
"case",
"Intrinsic",
"::",
"arm_neon_vqrshiftnu",
":",
"VShiftOpc",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"break",
";",
"case",
"Intrinsic",
"::",
"arm_neon_vqrshiftnsu",
":",
"VShiftOpc",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"break",
";",
"}",
"return",
"DAG",
".",
"getNode",
"(",
"VShiftOpc",
",",
"SDLoc",
"(",
"N",
")",
",",
"N",
"->",
"getValueType",
"(",
"<NUM_LIT>",
")",
",",
"N",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
",",
"DAG",
".",
"getConstant",
"(",
"Cnt",
",",
"MVT",
"::",
"i32",
")",
")",
";",
"}",
"case",
"Intrinsic",
"::",
"arm_neon_vshiftins",
":",
"{",
"EVT",
"VT",
"=",
"N",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getValueType",
"(",
")",
";",
"int64_t",
"Cnt",
";",
"unsigned",
"VShiftOpc",
"=",
"<NUM_LIT>",
";",
"if",
"(",
"isVShiftLImm",
"(",
"N",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
",",
"VT",
",",
"false",
",",
"Cnt",
")",
")",
"VShiftOpc",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"else",
"if",
"(",
"isVShiftRImm",
"(",
"N",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
",",
"VT",
",",
"false",
",",
"true",
",",
"Cnt",
")",
")",
"VShiftOpc",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"else",
"{",
"llvm_unreachable",
"(",
"<STR_LIT>",
"invalid shift count for vsli/vsri intrinsic",
"<STR_LIT>",
")",
";",
"}",
"return",
"DAG",
".",
"getNode",
"(",
"VShiftOpc",
",",
"SDLoc",
"(",
"N",
")",
",",
"N",
"->",
"getValueType",
"(",
"<NUM_LIT>",
")",
",",
"N",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
",",
"N",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
",",
"DAG",
".",
"getConstant",
"(",
"Cnt",
",",
"MVT",
"::",
"i32",
")",
")",
";",
"}",
"case",
"Intrinsic",
"::",
"arm_neon_vqrshifts",
":",
"case",
"Intrinsic",
"::",
"arm_neon_vqrshiftu",
":",
"break",
";",
"}",
"return",
"SDValue",
"(",
")",
";",
"}"
] | [
"PerformIntrinsicCombine",
"-",
"ARM-specific",
"DAG",
"combining",
"for",
"intrinsics",
"."
] |
LLVM | ARM | CPP | stmt_completion | CPU | 4,530 | [
"(",
")",
";"
] | [
"std",
"::",
"tie",
"(",
"Value",
",",
"OverflowCmp",
")",
"=",
"getARMXALUOOp",
"(",
"Op",
",",
"DAG",
",",
"ARMcc",
")",
";",
"SDValue",
"CCR",
"=",
"DAG",
".",
"getRegister",
"(",
"ARM",
"::",
"CPSR",
",",
"MVT",
"::",
"i32",
")",
";",
"SDLoc",
"dl",
"(",
"Op",
")",
";",
"SDValue",
"TVal",
"=",
"DAG",
".",
"getConstant",
"(",
"<NUM_LIT>",
",",
"dl",
",",
"MVT",
"::",
"i32",
")",
";",
"SDValue",
"FVal",
"=",
"DAG",
".",
"getConstant",
"(",
"<NUM_LIT>",
",",
"dl",
",",
"MVT",
"::",
"i32",
")",
";",
"EVT",
"VT",
"=",
"Op",
".",
"getValueType"
] |
GCC | sparc | CPP | program_repair | CPU | 4,531 | [
"<FIXS>",
"if",
"(",
"get_attr_in_branch_delay",
"(",
"trial",
")",
"==",
"IN_BRANCH_DELAY_FALSE",
")",
"<FIXE>",
"<FIXS>",
"if",
"(",
"!",
"NONJUMP_INSN_P",
"(",
"trial",
")",
")",
"<FIXE>"
] | [
"{",
"rtx",
"pat",
";",
"<BUGS>",
"if",
"(",
"!",
"NONJUMP_INSN_P",
"(",
"trial",
")",
"||",
"GET_CODE",
"(",
"PATTERN",
"(",
"trial",
")",
")",
"!=",
"SET",
")",
"<BUGE>",
"return",
"<NUM_LIT>",
";",
"<BUGS>",
"if",
"(",
"get_attr_length",
"(",
"trial",
")",
"!=",
"<NUM_LIT>",
")",
"<BUGE>",
"return",
"<NUM_LIT>",
";",
"pat",
"=",
"PATTERN",
"(",
"trial",
")",
";"
] |
LLVM | Hexagon | CPP | next_suggestion | DSP | 4,532 | [
"ReplaceUses",
"(",
"SDValue",
"(",
"IntN",
",",
"<NUM_LIT>",
")",
",",
"SDValue",
"(",
"Res",
",",
"<NUM_LIT>",
")",
")",
";"
] | [
"MachineSDNode",
"*",
"Res",
"=",
"CurDAG",
"->",
"getMachineNode",
"(",
"FLI",
"->",
"second",
",",
"dl",
",",
"RTys",
",",
"{",
"IntN",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
",",
"IntN",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
",",
"IntN",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
"}",
")",
";",
"MachineMemOperand",
"*",
"MemOp",
"=",
"cast",
"<",
"MemIntrinsicSDNode",
">",
"(",
"IntN",
")",
"->",
"getMemOperand",
"(",
")",
";",
"CurDAG",
"->",
"setNodeMemRefs",
"(",
"Res",
",",
"{",
"MemOp",
"}",
")",
";",
"ReplaceUses",
"(",
"SDValue",
"(",
"IntN",
",",
"<NUM_LIT>",
")",
",",
"SDValue",
"(",
"Res",
",",
"<NUM_LIT>",
")",
")",
";",
"ReplaceUses",
"(",
"SDValue",
"(",
"IntN",
",",
"<NUM_LIT>",
")",
",",
"SDValue",
"(",
"Res",
",",
"<NUM_LIT>",
")",
")",
";"
] |
LLVM | X86 | CPP | next_suggestion | CPU | 4,533 | [
"MIRBuilder",
".",
"buildCopy",
"(",
"PhysReg",
",",
"ExtReg",
")",
";"
] | [
"unsigned",
"LocSize",
"=",
"VA",
".",
"getLocVT",
"(",
")",
".",
"getSizeInBits",
"(",
")",
";",
"if",
"(",
"PhysRegSize",
">",
"ValSize",
"&&",
"LocSize",
"==",
"ValSize",
")",
"{",
"assert",
"(",
"(",
"PhysRegSize",
"==",
"<NUM_LIT>",
"||",
"PhysRegSize",
"==",
"<NUM_LIT>",
")",
"&&",
"<STR_LIT>",
"We expect that to be 128 bit",
"<STR_LIT>",
")",
";",
"ExtReg",
"=",
"MIRBuilder",
".",
"buildAnyExt",
"(",
"LLT",
"::",
"scalar",
"(",
"PhysRegSize",
")",
",",
"ValVReg",
")",
".",
"getReg",
"(",
"<NUM_LIT>",
")",
";",
"}",
"else",
"ExtReg",
"=",
"extendRegister",
"(",
"ValVReg",
",",
"VA",
")",
";"
] |
GCC | rs6000 | MD | stmt_completion | CPU | 4,534 | [
")"
] | [
"(",
"define_mode_attr",
"VSI",
"[",
"(",
"V4SF",
"<STR_LIT>",
")",
"(",
"V2DF",
"<STR_LIT>",
")",
"(",
"DF",
"<STR_LIT>",
")",
"]"
] |
LLVM | PowerPC | CPP | program_repair | CPU | 4,535 | [
"<FIXS>",
"PPCTargetMachine",
"*",
"TM",
"=",
"nullptr",
";",
"<FIXE>"
] | [
"bool",
"rotateLoop",
"(",
"Loop",
"*",
"L",
")",
";",
"private",
":",
"<BUGS>",
"PPCTargetMachine",
"*",
"TM",
";",
"<BUGE>",
"DominatorTree",
"*",
"DT",
";",
"LoopInfo",
"*",
"LI",
";",
"ScalarEvolution",
"*",
"SE",
";"
] |
LLVM | AArch64 | TD | next_suggestion | CPU | 4,536 | [
"}"
] | [
"def",
"_4S",
":",
"NeonI_1VModImm",
"<",
"<NUM_LIT>",
",",
"op",
",",
"(",
"outs",
"VPR128",
":",
"$",
"Rd",
")",
",",
"(",
"ins",
"neon_uimm8",
":",
"$",
"Imm",
",",
"neon_mov_imm_MSL_operand",
":",
"$",
"Simm",
")",
",",
"!",
"strconcat",
"(",
"asmop",
",",
"<STR_LIT>",
")",
",",
"[",
"(",
"set",
"(",
"v4i32",
"VPR128",
":",
"$",
"Rd",
")",
",",
"(",
"v4i32",
"(",
"opnode",
"(",
"timm",
":",
"$",
"Imm",
")",
",",
"(",
"neon_mov_imm_MSL_operand",
":",
"$",
"Simm",
")",
")",
")",
")",
"]",
",",
"NoItinerary",
">",
"{",
"bit",
"Simm",
";",
"let",
"cmode",
"=",
"{",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"Simm",
"}",
";"
] |
LLVM | Patmos | CPP | next_suggestion | VLIW | 4,537 | [
"}"
] | [
"bool",
"isDef",
"(",
"long",
"pos",
")",
"const",
"{",
"return",
"defs",
".",
"test",
"(",
"pos",
")",
";"
] |
LLVM | HSAIL | TD | stmt_completion | Virtual ISA | 4,538 | [
";"
] | [
"def",
"WidthAttrValues",
":",
"WidthAttrValues_"
] |
GCC | avr | MD | program_repair | MPU | 4,539 | [
"<FIXS>",
"[",
"(",
"ACC_A",
"<NUM_LIT>",
")",
"(",
"ACC_B",
"<NUM_LIT>",
")",
"]",
")",
"<FIXE>"
] | [
"(",
"define_constants",
"<BUGS>",
"[",
"(",
"ACC_A",
"\t",
"<NUM_LIT>",
")",
"(",
"ACC_B",
"\t",
"<NUM_LIT>",
")",
"]",
")",
"<BUGE>",
"(",
"define_mode_iterator",
"ALL8",
"[",
"DI",
"DQ",
"UDQ",
"DA",
"UDA",
"TA",
"UTA",
"]",
")"
] |
GCC | i386 | MD | stmt_completion | CPU | 4,540 | [
"<NUM_LIT>",
"]",
",",
"operands",
"[",
"<NUM_LIT>",
"]",
","
] | [
"(",
"plus",
":",
"SI",
"(",
"reg",
":",
"SI",
"SP_REG",
")",
"(",
"match_operand",
":",
"SI",
"<NUM_LIT>",
")",
")",
")",
"]",
")",
"]",
"<STR_LIT>",
"{",
"ix86_expand_call",
"(",
"operands",
"[",
"<NUM_LIT>",
"]",
",",
"operands",
"["
] |
GCC | i386 | MD | program_repair | CPU | 4,541 | [
"<FIXS>",
"(",
"define_expand",
"<STR_LIT>",
"[",
"(",
"match_operand",
":",
"ssequartermode",
">",
"<NUM_LIT>",
"<STR_LIT>",
")",
"(",
"match_operand",
":",
"V16FI",
"<NUM_LIT>",
"<STR_LIT>",
")",
"(",
"match_operand",
":",
"SI",
"<NUM_LIT>",
"<STR_LIT>",
")",
"(",
"match_operand",
":",
"ssequartermode",
">",
"<NUM_LIT>",
"<STR_LIT>",
")",
"(",
"match_operand",
":",
"QI",
"<NUM_LIT>",
"<STR_LIT>",
")",
"]",
"<STR_LIT>",
"{",
"if",
"(",
"MEM_P",
"(",
"operands",
"[",
"<NUM_LIT>",
"]",
")",
"&",
"&",
"GET_CODE",
"(",
"operands",
"[",
"<NUM_LIT>",
"]",
")",
"=",
"=",
"CONST_VECTOR",
")",
"operands",
"[",
"<NUM_LIT>",
"]",
"=",
"force_reg",
"(",
"ssequartermode",
">",
"mode",
",",
"operands",
"[",
"<NUM_LIT>",
"]",
")",
"switch",
"(",
"INTVAL",
"(",
"operands",
"[",
"<NUM_LIT>",
"]",
")",
")",
"{",
"case",
"<NUM_LIT>",
":",
"emit_insn",
"(",
"gen_avx512f_vextract",
"shuffletype",
">",
"<NUM_LIT>",
"(",
"operands",
"[",
"<NUM_LIT>",
"]",
",",
"operands",
"[",
"<NUM_LIT>",
"]",
",",
"GEN_INT",
"(",
"<NUM_LIT>",
")",
",",
"GEN_INT",
"(",
"<NUM_LIT>",
")",
",",
"GEN_INT",
"(",
"<NUM_LIT>",
")",
",",
"GEN_INT",
"(",
"<NUM_LIT>",
")",
",",
"operands",
"[",
"<NUM_LIT>",
"]",
",",
"operands",
"[",
"<NUM_LIT>",
"]",
")",
")",
"breakcase",
"<NUM_LIT>",
":",
"emit_insn",
"(",
"gen_avx512f_vextract",
"shuffletype",
">",
"<NUM_LIT>",
"(",
"operands",
"[",
"<NUM_LIT>",
"]",
",",
"operands",
"[",
"<NUM_LIT>",
"]",
",",
"GEN_INT",
"(",
"<NUM_LIT>",
")",
",",
"GEN_INT",
"(",
"<NUM_LIT>",
")",
",",
"GEN_INT",
"(",
"<NUM_LIT>",
")",
",",
"GEN_INT",
"(",
"<NUM_LIT>",
")",
",",
"operands",
"[",
"<NUM_LIT>",
"]",
",",
"operands",
"[",
"<NUM_LIT>",
"]",
")",
")",
"breakcase",
"<NUM_LIT>",
":",
"emit_insn",
"(",
"gen_avx512f_vextract",
"shuffletype",
">",
"<NUM_LIT>",
"(",
"operands",
"[",
"<NUM_LIT>",
"]",
",",
"operands",
"[",
"<NUM_LIT>",
"]",
",",
"GEN_INT",
"(",
"<NUM_LIT>",
")",
",",
"GEN_INT",
"(",
"<NUM_LIT>",
")",
",",
"GEN_INT",
"(",
"<NUM_LIT>",
")",
",",
"GEN_INT",
"(",
"<NUM_LIT>",
")",
",",
"operands",
"[",
"<NUM_LIT>",
"]",
",",
"operands",
"[",
"<NUM_LIT>",
"]",
")",
")",
"breakcase",
"<NUM_LIT>",
":",
"emit_insn",
"(",
"gen_avx512f_vextract",
"shuffletype",
">",
"<NUM_LIT>",
"(",
"operands",
"[",
"<NUM_LIT>",
"]",
",",
"operands",
"[",
"<NUM_LIT>",
"]",
",",
"GEN_INT",
"(",
"<NUM_LIT>",
")",
",",
"GEN_INT",
"(",
"<NUM_LIT>",
")",
",",
"GEN_INT",
"(",
"<NUM_LIT>",
")",
",",
"GEN_INT",
"(",
"<NUM_LIT>",
")",
",",
"operands",
"[",
"<NUM_LIT>",
"]",
",",
"operands",
"[",
"<NUM_LIT>",
"]",
")",
")",
"breakdefault",
":",
"gcc_unreachable",
"(",
")",
"}",
"DONE",
"}",
")",
"(",
"define_insn",
"<STR_LIT>",
"[",
"(",
"set",
"(",
"match_operand",
":",
"ssequartermode",
">",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"vec_merge",
":",
"ssequartermode",
">",
"(",
"vec_select",
":",
"ssequartermode",
">",
"(",
"match_operand",
":",
"V16FI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"parallel",
"[",
"(",
"match_operand",
"<NUM_LIT>",
"<STR_LIT>",
")",
"(",
"match_operand",
"<NUM_LIT>",
"<STR_LIT>",
")",
"(",
"match_operand",
"<NUM_LIT>",
"<STR_LIT>",
")",
"(",
"match_operand",
"<NUM_LIT>",
"<STR_LIT>",
")",
"]",
")",
")",
"(",
"match_operand",
":",
"ssequartermode",
">",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"match_operand",
":",
"QI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
")",
"]",
"<STR_LIT>",
"{",
"operands",
"[",
"<NUM_LIT>",
"]",
"=",
"GEN_INT",
"(",
"(",
"INTVAL",
"(",
"operands",
"[",
"<NUM_LIT>",
"]",
")",
")",
">",
">",
"<NUM_LIT>",
")",
"return",
"<STR_LIT>",
"}",
"[",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"]",
")",
"(",
"define_insn",
"<STR_LIT>",
"[",
"(",
"set",
"(",
"match_operand",
":",
"ssequartermode",
">",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"<FIXE>"
] | [
"operands",
"[",
"<NUM_LIT>",
"]",
"=",
"adjust_address",
"(",
"operands",
"[",
"<NUM_LIT>",
"]",
",",
"SFmode",
",",
"INTVAL",
"(",
"operands",
"[",
"<NUM_LIT>",
"]",
")",
"*",
"<NUM_LIT>",
")",
"}",
")",
"<BUGS>",
"(",
"define_insn",
"<STR_LIT>",
"[",
"(",
"set",
"(",
"match_operand",
":",
"ssequartermode",
">",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"<BUGE>",
"(",
"vec_select",
":",
"ssequartermode",
">",
"(",
"match_operand",
":",
"V16FI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"parallel",
"[",
"(",
"match_operand",
"<NUM_LIT>",
"<STR_LIT>",
")"
] |
GCC | csky | MD | stmt_completion | CPU | 4,542 | [
"<STR_LIT>",
"<STR_LIT>",
")",
")"
] | [
"(",
"define_insn",
"<STR_LIT>",
"[",
"(",
"set",
"(",
"match_operand",
":",
"DF",
"\t",
"\t",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"plus",
":",
"DF",
"(",
"mult",
":",
"DF",
"(",
"match_operand",
":",
"DF",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"match_operand",
":",
"DF",
"<NUM_LIT>"
] |
LLVM | X86 | CPP | next_suggestion | CPU | 4,543 | [
"}"
] | [
"if",
"(",
"SDValue",
"R",
"=",
"combineCompareEqual",
"(",
"N",
",",
"DAG",
",",
"DCI",
",",
"Subtarget",
")",
")",
"return",
"R",
";",
"if",
"(",
"SDValue",
"R",
"=",
"canonicalizeBitSelect",
"(",
"N",
",",
"DAG",
",",
"Subtarget",
")",
")",
"return",
"R",
";",
"if",
"(",
"SDValue",
"R",
"=",
"combineLogicBlendIntoPBLENDV",
"(",
"N",
",",
"DAG",
",",
"Subtarget",
")",
")",
"return",
"R",
";",
"if",
"(",
"N0",
".",
"getOpcode",
"(",
")",
"==",
"<STR_LIT>",
"::",
"<STR_LIT>",
"||",
"N1",
".",
"getOpcode",
"(",
")",
"==",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
"{",
"unsigned",
"NumElts",
"=",
"VT",
".",
"getVectorNumElements",
"(",
")",
";",
"unsigned",
"HalfElts",
"=",
"NumElts",
"/",
"<NUM_LIT>",
";",
"APInt",
"UpperElts",
"=",
"APInt",
"::",
"getHighBitsSet",
"(",
"NumElts",
",",
"HalfElts",
")",
";",
"if",
"(",
"NumElts",
">=",
"<NUM_LIT>",
"&&",
"N1",
".",
"getOpcode",
"(",
")",
"==",
"<STR_LIT>",
"::",
"<STR_LIT>",
"&&",
"N1",
".",
"getConstantOperandAPInt",
"(",
"<NUM_LIT>",
")",
"==",
"HalfElts",
"&&",
"DAG",
".",
"MaskedValueIsZero",
"(",
"N0",
",",
"APInt",
"(",
"<NUM_LIT>",
",",
"<NUM_LIT>",
")",
",",
"UpperElts",
")",
")",
"{",
"return",
"DAG",
".",
"getNode",
"(",
"ISD",
"::",
"CONCAT_VECTORS",
",",
"dl",
",",
"VT",
",",
"extractSubVector",
"(",
"N0",
",",
"<NUM_LIT>",
",",
"DAG",
",",
"dl",
",",
"HalfElts",
")",
",",
"extractSubVector",
"(",
"N1",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
",",
"<NUM_LIT>",
",",
"DAG",
",",
"dl",
",",
"HalfElts",
")",
")",
";",
"}",
"if",
"(",
"NumElts",
">=",
"<NUM_LIT>",
"&&",
"N0",
".",
"getOpcode",
"(",
")",
"==",
"<STR_LIT>",
"::",
"<STR_LIT>",
"&&",
"N0",
".",
"getConstantOperandAPInt",
"(",
"<NUM_LIT>",
")",
"==",
"HalfElts",
"&&",
"DAG",
".",
"MaskedValueIsZero",
"(",
"N1",
",",
"APInt",
"(",
"<NUM_LIT>",
",",
"<NUM_LIT>",
")",
",",
"UpperElts",
")",
")",
"{",
"return",
"DAG",
".",
"getNode",
"(",
"ISD",
"::",
"CONCAT_VECTORS",
",",
"dl",
",",
"VT",
",",
"extractSubVector",
"(",
"N1",
",",
"<NUM_LIT>",
",",
"DAG",
",",
"dl",
",",
"HalfElts",
")",
",",
"extractSubVector",
"(",
"N0",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
",",
"<NUM_LIT>",
",",
"DAG",
",",
"dl",
",",
"HalfElts",
")",
")",
";",
"}",
"}",
"if",
"(",
"VT",
".",
"isVector",
"(",
")",
"&&",
"(",
"VT",
".",
"getScalarSizeInBits",
"(",
")",
"%",
"<NUM_LIT>",
")",
"==",
"<NUM_LIT>",
")",
"{",
"SDValue",
"Op",
"(",
"N",
",",
"<NUM_LIT>",
")",
";",
"if",
"(",
"SDValue",
"Res",
"=",
"combineX86ShufflesRecursively",
"(",
"Op",
",",
"DAG",
",",
"Subtarget",
")",
")",
"return",
"Res",
";",
"auto",
"SimplifyUndemandedElts",
"=",
"[",
"&",
"]",
"(",
"SDValue",
"Op",
",",
"SDValue",
"OtherOp",
")",
"{",
"APInt",
"UndefElts",
";",
"SmallVector",
"<",
"APInt",
">",
"EltBits",
";",
"int",
"NumElts",
"=",
"VT",
".",
"getVectorNumElements",
"(",
")",
";",
"int",
"EltSizeInBits",
"=",
"VT",
".",
"getScalarSizeInBits",
"(",
")",
";",
"if",
"(",
"!",
"getTargetConstantBitsFromNode",
"(",
"Op",
",",
"EltSizeInBits",
",",
"UndefElts",
",",
"EltBits",
")",
")",
"return",
"false",
";",
"APInt",
"DemandedElts",
"=",
"APInt",
"::",
"getZero",
"(",
"NumElts",
")",
";",
"for",
"(",
"int",
"I",
"=",
"<NUM_LIT>",
";",
"I",
"!=",
"NumElts",
";",
"++",
"I",
")",
"if",
"(",
"!",
"EltBits",
"[",
"I",
"]",
".",
"isAllOnes",
"(",
")",
")",
"DemandedElts",
".",
"setBit",
"(",
"I",
")",
";",
"APInt",
"KnownUndef",
",",
"KnownZero",
";",
"return",
"TLI",
".",
"SimplifyDemandedVectorElts",
"(",
"OtherOp",
",",
"DemandedElts",
",",
"KnownUndef",
",",
"KnownZero",
",",
"DCI",
")",
";",
"}",
";",
"if",
"(",
"SimplifyUndemandedElts",
"(",
"N0",
",",
"N1",
")",
"||",
"SimplifyUndemandedElts",
"(",
"N1",
",",
"N0",
")",
")",
"{",
"if",
"(",
"N",
"->",
"getOpcode",
"(",
")",
"!=",
"ISD",
"::",
"DELETED_NODE",
")",
"DCI",
".",
"AddToWorklist",
"(",
"N",
")",
";",
"return",
"SDValue",
"(",
"N",
",",
"<NUM_LIT>",
")",
";",
"}",
"}",
"if",
"(",
"!",
"Subtarget",
".",
"hasBMI",
"(",
")",
"&&",
"VT",
".",
"isScalarInteger",
"(",
")",
"&&",
"VT",
"!=",
"MVT",
"::",
"i1",
")",
"if",
"(",
"SDValue",
"R",
"=",
"foldMaskedMerge",
"(",
"N",
",",
"DAG",
")",
")",
"return",
"R",
";",
"return",
"SDValue",
"(",
")",
";"
] |
LLVM | XCore | CPP | stmt_completion | MPU | 4,544 | [
"<=",
"<NUM_LIT>",
";"
] | [
"static",
"inline",
"bool",
"isImmUs",
"(",
"unsigned",
"val",
")",
"{",
"return",
"val"
] |
LLVM | Hexagon | TD | next_suggestion | DSP | 4,545 | [
"}"
] | [
"let",
"isBranch",
"=",
"<NUM_LIT>",
";",
"let",
"isPredicatedNew",
"=",
"<NUM_LIT>",
";",
"let",
"cofRelax1",
"=",
"<NUM_LIT>",
";",
"let",
"cofRelax2",
"=",
"<NUM_LIT>",
";",
"let",
"cofMax1",
"=",
"<NUM_LIT>",
";",
"let",
"Defs",
"=",
"[",
"PC",
"]",
";",
"let",
"isTaken",
"=",
"Inst",
"{",
"<NUM_LIT>",
"}",
";"
] |
LLVM | ARM | TD | stmt_completion | CPU | 4,546 | [
"<STR_LIT>",
";"
] | [
"class",
"VLD1D",
"<",
"bits",
"<",
"<NUM_LIT>",
">",
"op7_4",
",",
"string",
"Dt",
",",
"Operand",
"AddrMode",
">",
":",
"NLdSt",
"<",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"op7_4",
",",
"(",
"outs",
"VecListOneD",
":",
"$",
"Vd",
")",
",",
"(",
"ins",
"AddrMode",
":",
"$",
"Rn",
")",
",",
"IIC_VLD1",
",",
"<STR_LIT>",
",",
"Dt",
",",
"<STR_LIT>",
",",
"<STR_LIT>",
",",
"[",
"]",
">",
",",
"Sched",
"<",
"[",
"WriteVLD1",
"]",
">",
"{",
"let",
"Rm",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"Rn",
"{",
"<NUM_LIT>",
"}",
";",
"let",
"DecoderMethod",
"="
] |
LLVM | Hexagon | TD | next_suggestion | DSP | 4,547 | [
"let",
"accessSize",
"=",
"HalfWordAccess",
";"
] | [
"def",
"L4_loadruh_ur",
":",
"HInst",
"<",
"(",
"outs",
"IntRegs",
":",
"$",
"Rd32",
")",
",",
"(",
"ins",
"IntRegs",
":",
"$",
"Rt32",
",",
"u2_0Imm",
":",
"$",
"Ii",
",",
"u32_0Imm",
":",
"$",
"II",
")",
",",
"<STR_LIT>",
",",
"tc_bab0eed9",
",",
"TypeLD",
">",
",",
"Enc_4f677b",
",",
"AddrModeRel",
",",
"ImmRegShl",
"{",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"hasNewValue",
"=",
"<NUM_LIT>",
";",
"let",
"opNewValue",
"=",
"<NUM_LIT>",
";",
"let",
"addrMode",
"=",
"BaseLongOffset",
";"
] |
LLVM | Hexagon | TD | next_suggestion | DSP | 4,548 | [
"let",
"isExtentSigned",
"=",
"<NUM_LIT>",
";"
] | [
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"isPredicated",
"=",
"<NUM_LIT>",
";",
"let",
"isPredicatedFalse",
"=",
"<NUM_LIT>",
";",
"let",
"isTerminator",
"=",
"<NUM_LIT>",
";",
"let",
"isBranch",
"=",
"<NUM_LIT>",
";",
"let",
"isNewValue",
"=",
"<NUM_LIT>",
";",
"let",
"cofMax1",
"=",
"<NUM_LIT>",
";",
"let",
"isRestrictNoSlot1Store",
"=",
"<NUM_LIT>",
";",
"let",
"Defs",
"=",
"[",
"PC",
"]",
";",
"let",
"isTaken",
"=",
"Inst",
"{",
"<NUM_LIT>",
"}",
";",
"let",
"isExtendable",
"=",
"<NUM_LIT>",
";",
"let",
"opExtendable",
"=",
"<NUM_LIT>",
";"
] |
LLVM | AArch64 | TD | program_repair | CPU | 4,549 | [
"<FIXS>",
"ValueType",
"sty",
">",
"{",
"<FIXE>"
] | [
"multiclass",
"ls_atomic_pats",
"Instruction",
"LOAD",
",",
"Instruction",
"STORE",
",",
"dag",
"Base",
",",
"dag",
"Offset",
",",
"dag",
"address",
",",
"RegisterClass",
"TPR",
",",
"<BUGS>",
"ValueType",
"sty",
">",
"{",
"<BUGE>",
"def",
":",
"Pat",
"(",
"!",
"cast",
"PatFrag",
">",
"(",
"<STR_LIT>",
"#",
"sty",
")",
"address",
")",
",",
"(",
"LOAD",
"Base",
",",
"Offset",
")",
">",
";"
] |
GCC | crx | CPP | next_suggestion | CPU | 4,550 | [
"emit_insn",
"(",
"gen_rtx_SET",
"(",
"VOIDmode",
",",
"cc_reg",
",",
"ret",
")",
")",
";"
] | [
"op1",
"=",
"crx_compare_op1",
";",
"cc_reg",
"=",
"gen_rtx_REG",
"(",
"CCmode",
",",
"CC_REGNUM",
")",
";",
"ret",
"=",
"gen_rtx_COMPARE",
"(",
"CCmode",
",",
"op0",
",",
"op1",
")",
";"
] |
LLVM | X86 | CPP | next_suggestion | CPU | 4,551 | [
"}"
] | [
"if",
"(",
"Subtarget",
".",
"isTarget64BitILP32",
"(",
")",
")",
"StackReg",
"=",
"getX86SubSuperRegister",
"(",
"StackReg",
",",
"<NUM_LIT>",
")",
";",
"return",
"StackReg",
";"
] |
LLVM | X86 | CPP | code_generation | CPU | 4,552 | [
"MachineBasicBlock",
"::",
"iterator",
"X86FrameLowering",
"::",
"restoreWin32EHStackPointers",
"(",
"MachineBasicBlock",
"&",
"MBB",
",",
"MachineBasicBlock",
"::",
"iterator",
"MBBI",
",",
"const",
"DebugLoc",
"&",
"DL",
",",
"bool",
"RestoreSP",
")",
"const",
"{",
"assert",
"(",
"STI",
".",
"isTargetWindowsMSVC",
"(",
")",
"&&",
"<STR_LIT>",
"funclets only supported in MSVC env",
"<STR_LIT>",
")",
";",
"assert",
"(",
"STI",
".",
"isTargetWin32",
"(",
")",
"&&",
"<STR_LIT>",
"EBP/ESI restoration only required on win32",
"<STR_LIT>",
")",
";",
"assert",
"(",
"STI",
".",
"is32Bit",
"(",
")",
"&&",
"!",
"Uses64BitFramePtr",
"&&",
"<STR_LIT>",
"restoring EBP/ESI on non-32-bit target",
"<STR_LIT>",
")",
";",
"MachineFunction",
"&",
"MF",
"=",
"*",
"MBB",
".",
"getParent",
"(",
")",
";",
"unsigned",
"FramePtr",
"=",
"TRI",
"->",
"getFrameRegister",
"(",
"MF",
")",
";",
"unsigned",
"BasePtr",
"=",
"TRI",
"->",
"getBaseRegister",
"(",
")",
";",
"WinEHFuncInfo",
"&",
"FuncInfo",
"=",
"*",
"MF",
".",
"getWinEHFuncInfo",
"(",
")",
";",
"X86MachineFunctionInfo",
"*",
"X86FI",
"=",
"MF",
".",
"getInfo",
"<",
"X86MachineFunctionInfo",
">",
"(",
")",
";",
"MachineFrameInfo",
"*",
"MFI",
"=",
"MF",
".",
"getFrameInfo",
"(",
")",
";",
"int",
"FI",
"=",
"FuncInfo",
".",
"EHRegNodeFrameIndex",
";",
"int",
"EHRegSize",
"=",
"MFI",
"->",
"getObjectSize",
"(",
"FI",
")",
";",
"if",
"(",
"RestoreSP",
")",
"{",
"addRegOffset",
"(",
"BuildMI",
"(",
"MBB",
",",
"MBBI",
",",
"DL",
",",
"TII",
".",
"get",
"(",
"X86",
"::",
"MOV32rm",
")",
",",
"X86",
"::",
"ESP",
")",
",",
"X86",
"::",
"EBP",
",",
"true",
",",
"-",
"EHRegSize",
")",
".",
"setMIFlag",
"(",
"MachineInstr",
"::",
"FrameSetup",
")",
";",
"}",
"unsigned",
"UsedReg",
";",
"int",
"EHRegOffset",
"=",
"getFrameIndexReference",
"(",
"MF",
",",
"FI",
",",
"UsedReg",
")",
";",
"int",
"EndOffset",
"=",
"-",
"EHRegOffset",
"-",
"EHRegSize",
";",
"FuncInfo",
".",
"EHRegNodeEndOffset",
"=",
"EndOffset",
";",
"if",
"(",
"UsedReg",
"==",
"FramePtr",
")",
"{",
"unsigned",
"ADDri",
"=",
"getADDriOpcode",
"(",
"false",
",",
"EndOffset",
")",
";",
"BuildMI",
"(",
"MBB",
",",
"MBBI",
",",
"DL",
",",
"TII",
".",
"get",
"(",
"ADDri",
")",
",",
"FramePtr",
")",
".",
"addReg",
"(",
"FramePtr",
")",
".",
"addImm",
"(",
"EndOffset",
")",
".",
"setMIFlag",
"(",
"MachineInstr",
"::",
"FrameSetup",
")",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"setIsDead",
"(",
")",
";",
"assert",
"(",
"EndOffset",
">=",
"<NUM_LIT>",
"&&",
"<STR_LIT>",
"end of registration object above normal EBP position!",
"<STR_LIT>",
")",
";",
"}",
"else",
"if",
"(",
"UsedReg",
"==",
"BasePtr",
")",
"{",
"addRegOffset",
"(",
"BuildMI",
"(",
"MBB",
",",
"MBBI",
",",
"DL",
",",
"TII",
".",
"get",
"(",
"X86",
"::",
"LEA32r",
")",
",",
"BasePtr",
")",
",",
"FramePtr",
",",
"false",
",",
"EndOffset",
")",
".",
"setMIFlag",
"(",
"MachineInstr",
"::",
"FrameSetup",
")",
";",
"assert",
"(",
"X86FI",
"->",
"getHasSEHFramePtrSave",
"(",
")",
")",
";",
"int",
"Offset",
"=",
"getFrameIndexReference",
"(",
"MF",
",",
"X86FI",
"->",
"getSEHFramePtrSaveIndex",
"(",
")",
",",
"UsedReg",
")",
";",
"assert",
"(",
"UsedReg",
"==",
"BasePtr",
")",
";",
"addRegOffset",
"(",
"BuildMI",
"(",
"MBB",
",",
"MBBI",
",",
"DL",
",",
"TII",
".",
"get",
"(",
"X86",
"::",
"MOV32rm",
")",
",",
"FramePtr",
")",
",",
"UsedReg",
",",
"true",
",",
"Offset",
")",
".",
"setMIFlag",
"(",
"MachineInstr",
"::",
"FrameSetup",
")",
";",
"}",
"else",
"{",
"llvm_unreachable",
"(",
"<STR_LIT>",
"<NUM_LIT>",
"<STR_LIT>",
")",
";",
"}",
"return",
"MBBI",
";",
"}"
] | [
"Sets",
"up",
"EBP",
"and",
"optionally",
"ESI",
"based",
"on",
"the",
"incoming",
"EBP",
"value",
"."
] |
GCC | i386 | CPP | next_suggestion | CPU | 4,553 | [
"}"
] | [
"return",
"TARGET_AVX512DQ",
"?",
"<STR_LIT>",
"vxorpd\\t%g0, %g0, %g0",
"<STR_LIT>",
":",
"<STR_LIT>",
"vpxorq\\t%g0, %g0, %g0",
"<STR_LIT>",
";",
"case",
"MODE_TI",
":",
"return",
"TARGET_AVX512VL",
"?",
"<STR_LIT>",
"vpxord\\t%t0, %t0, %t0",
"<STR_LIT>",
":",
"<STR_LIT>",
"%vpxor\\t%0, %d0",
"<STR_LIT>",
";",
"case",
"MODE_V2DF",
":",
"return",
"<STR_LIT>",
"%vxorpd\\t%0, %d0",
"<STR_LIT>",
";",
"case",
"MODE_V4SF",
":",
"return",
"<STR_LIT>",
"%vxorps\\t%0, %d0",
"<STR_LIT>",
";",
"case",
"MODE_OI",
":",
"return",
"TARGET_AVX512VL",
"?",
"<STR_LIT>",
"vpxord\\t%x0, %x0, %x0",
"<STR_LIT>",
":",
"<STR_LIT>",
"vpxor\\t%x0, %x0, %x0",
"<STR_LIT>",
";",
"case",
"MODE_V4DF",
":",
"return",
"<STR_LIT>",
"vxorpd\\t%x0, %x0, %x0",
"<STR_LIT>",
";",
"case",
"MODE_V8SF",
":",
"return",
"<STR_LIT>",
"vxorps\\t%x0, %x0, %x0",
"<STR_LIT>",
";",
"default",
":",
"break",
";",
"}",
"case",
"<NUM_LIT>",
":",
"if",
"(",
"TARGET_AVX512VL",
"||",
"get_attr_mode",
"(",
"insn",
")",
"==",
"MODE_XI",
"||",
"get_attr_mode",
"(",
"insn",
")",
"==",
"MODE_V8DF",
"||",
"get_attr_mode",
"(",
"insn",
")",
"==",
"MODE_V16SF",
")",
"return",
"<STR_LIT>",
"vpternlogd\\t{$0xFF, %g0, %g0, %g0|%g0, %g0, %g0, 0xFF}",
"<STR_LIT>",
";",
"if",
"(",
"TARGET_AVX",
")",
"return",
"<STR_LIT>",
"vpcmpeqd\\t%0, %0, %0",
"<STR_LIT>",
";",
"else",
"return",
"<STR_LIT>",
"pcmpeqd\\t%0, %0",
"<STR_LIT>",
";",
"default",
":",
"break",
";",
"}",
"gcc_unreachable",
"(",
")",
";"
] |
LLVM | TPC | TD | next_suggestion | Virtual ISA | 4,554 | [
"let",
"PredPolarity",
"=",
"pred",
"{",
"<NUM_LIT>",
"}",
";"
] | [
"let",
"Pattern",
"=",
"pattern",
";",
"let",
"Itinerary",
"=",
"IIC_VectorOp",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"dest",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"op1",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"op2",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"dt",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"sw",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"pred",
";",
"let",
"Dest",
"=",
"dest",
";",
"let",
"SrcA",
"=",
"op1",
";",
"let",
"SrcB",
"=",
"op2",
";",
"let",
"OperandType",
"=",
"optype",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
";",
"let",
"Switches",
"=",
"sw",
";",
"let",
"VectorPred",
"=",
"!",
"eq",
"(",
"!",
"cast",
"<",
"string",
">",
"(",
"Pred",
")",
",",
"<STR_LIT>",
")",
";",
"let",
"PredAddress",
"=",
"pred",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
";"
] |
LLVM | X86 | CPP | next_suggestion | CPU | 4,555 | [
"MVT",
"IntegerType",
"=",
"MVT",
"::",
"getIntegerVT",
"(",
"std",
"::",
"max",
"(",
"(",
"int",
")",
"VT",
".",
"getVectorNumElements",
"(",
")",
",",
"<NUM_LIT>",
")",
")",
";"
] | [
"static",
"SDValue",
"lowerVectorShuffleToEXPAND",
"(",
"const",
"SDLoc",
"&",
"DL",
",",
"MVT",
"VT",
",",
"const",
"APInt",
"&",
"Zeroable",
",",
"ArrayRef",
"<",
"int",
">",
"Mask",
",",
"SDValue",
"&",
"V1",
",",
"SDValue",
"&",
"V2",
",",
"SelectionDAG",
"&",
"DAG",
",",
"const",
"X86Subtarget",
"&",
"Subtarget",
")",
"{",
"bool",
"IsLeftZeroSide",
"=",
"true",
";",
"if",
"(",
"!",
"isNonZeroElementsInOrder",
"(",
"Zeroable",
",",
"Mask",
",",
"V1",
".",
"getValueType",
"(",
")",
",",
"IsLeftZeroSide",
")",
")",
"return",
"SDValue",
"(",
")",
";",
"unsigned",
"VEXPANDMask",
"=",
"(",
"~",
"Zeroable",
")",
".",
"getZExtValue",
"(",
")",
";"
] |
LLVM | ARM | TD | next_suggestion | CPU | 4,556 | [
"}",
"]",
">",
"{",
"let",
"ParserMatchClass",
"=",
"Imm0_65535AsmOperand",
";"
] | [
"def",
"Imm0_65535AsmOperand",
":",
"ImmAsmOperand",
"{",
"let",
"Name",
"=",
"<STR_LIT>",
";",
"}",
"def",
"imm0_65535",
":",
"Operand",
"<",
"i32",
">",
",",
"ImmLeaf",
"<",
"i32",
",",
"[",
"{",
"return",
"Imm",
">",
"=",
"<NUM_LIT>",
"&",
"&",
"Imm",
"<",
"<NUM_LIT>",
";"
] |
GCC | arm | CPP | code_generation | CPU | 4,557 | [
"static",
"rtx",
"aapcs_vfp_allocate_return_reg",
"(",
"enum",
"arm_pcs",
"pcs_variant",
"ATTRIBUTE_UNUSED",
",",
"machine_mode",
"mode",
",",
"const_tree",
"type",
"ATTRIBUTE_UNUSED",
")",
"{",
"if",
"(",
"!",
"use_vfp_abi",
"(",
"pcs_variant",
",",
"false",
")",
")",
"return",
"NULL",
";",
"if",
"(",
"mode",
"==",
"BLKmode",
"||",
"(",
"mode",
"==",
"TImode",
"&&",
"!",
"TARGET_NEON",
")",
")",
"{",
"int",
"count",
";",
"machine_mode",
"ag_mode",
";",
"int",
"i",
";",
"rtx",
"par",
";",
"int",
"shift",
";",
"aapcs_vfp_is_call_or_return_candidate",
"(",
"pcs_variant",
",",
"mode",
",",
"type",
",",
"&",
"ag_mode",
",",
"&",
"count",
")",
";",
"if",
"(",
"!",
"TARGET_NEON",
")",
"{",
"if",
"(",
"ag_mode",
"==",
"V2SImode",
")",
"ag_mode",
"=",
"DImode",
";",
"else",
"if",
"(",
"ag_mode",
"==",
"V4SImode",
")",
"{",
"ag_mode",
"=",
"DImode",
";",
"count",
"*=",
"<NUM_LIT>",
";",
"}",
"}",
"shift",
"=",
"GET_MODE_SIZE",
"(",
"ag_mode",
")",
"/",
"GET_MODE_SIZE",
"(",
"SFmode",
")",
";",
"par",
"=",
"gen_rtx_PARALLEL",
"(",
"mode",
",",
"rtvec_alloc",
"(",
"count",
")",
")",
";",
"for",
"(",
"i",
"=",
"<NUM_LIT>",
";",
"i",
"<",
"count",
";",
"i",
"++",
")",
"{",
"rtx",
"tmp",
"=",
"gen_rtx_REG",
"(",
"ag_mode",
",",
"FIRST_VFP_REGNUM",
"+",
"i",
"*",
"shift",
")",
";",
"tmp",
"=",
"gen_rtx_EXPR_LIST",
"(",
"VOIDmode",
",",
"tmp",
",",
"GEN_INT",
"(",
"i",
"*",
"GET_MODE_SIZE",
"(",
"ag_mode",
")",
")",
")",
";",
"XVECEXP",
"(",
"par",
",",
"<NUM_LIT>",
",",
"i",
")",
"=",
"tmp",
";",
"}",
"return",
"par",
";",
"}",
"return",
"gen_rtx_REG",
"(",
"mode",
",",
"FIRST_VFP_REGNUM",
")",
";",
"}"
] | [
"Implement",
"the",
"allocate_return_reg",
"field",
"in",
"aapcs_cp_arg_layout",
".",
"See",
"the",
"comment",
"there",
"for",
"the",
"behaviour",
"of",
"this",
"function",
"."
] |
LLVM | Sparc | TD | stmt_completion | CPU | 4,558 | [
"[",
"(",
"set",
"Ty",
":",
"$",
"dst",
",",
"(",
"OpNode",
"ADDRri",
":",
"$",
"addr",
")",
")",
"]",
",",
"itin",
">",
";"
] | [
"def",
"ri",
":",
"F3_2",
"<",
"<NUM_LIT>",
",",
"Op3Val",
",",
"(",
"outs",
"RC",
":",
"$",
"dst",
")",
",",
"(",
"ins",
"MEMri",
":",
"$",
"addr",
")",
",",
"!",
"strconcat",
"(",
"OpcStr",
",",
"<STR_LIT>",
")",
","
] |
LLVM | M68k | CPP | next_suggestion | MPU | 4,559 | [
"}"
] | [
"SDValue",
"M68kTargetLowering",
"::",
"LowerToBT",
"(",
"SDValue",
"Op",
",",
"ISD",
"::",
"CondCode",
"CC",
",",
"const",
"SDLoc",
"&",
"DL",
",",
"SelectionDAG",
"&",
"DAG",
")",
"const",
"{",
"if",
"(",
"Op",
".",
"getOpcode",
"(",
")",
"==",
"ISD",
"::",
"AND",
")",
"return",
"LowerAndToBT",
"(",
"Op",
",",
"CC",
",",
"DL",
",",
"DAG",
")",
";",
"if",
"(",
"Op",
".",
"getOpcode",
"(",
")",
"==",
"ISD",
"::",
"TRUNCATE",
"&&",
"Op",
".",
"getValueType",
"(",
")",
"==",
"MVT",
"::",
"i1",
")",
"return",
"LowerTruncateToBT",
"(",
"Op",
",",
"CC",
",",
"DL",
",",
"DAG",
")",
";",
"return",
"SDValue",
"(",
")",
";"
] |
LLVM | ARM | CPP | next_suggestion | CPU | 4,560 | [
"if",
"(",
"Total",
".",
"zext",
"(",
"Max",
".",
"getBitWidth",
"(",
")",
")",
".",
"ugt",
"(",
"Max",
")",
")",
"return",
"false",
";"
] | [
"else",
"if",
"(",
"auto",
"*",
"Const",
"=",
"dyn_cast",
"<",
"ConstantInt",
">",
"(",
"CI",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
")",
")",
"ICmpConst",
"=",
"Const",
";",
"else",
"return",
"false",
";",
"APInt",
"Total",
"=",
"ICmpConst",
"->",
"getValue",
"(",
")",
".",
"getBitWidth",
"(",
")",
"<",
"<NUM_LIT>",
"?",
"ICmpConst",
"->",
"getValue",
"(",
")",
".",
"zext",
"(",
"<NUM_LIT>",
")",
":",
"ICmpConst",
"->",
"getValue",
"(",
")",
";",
"Total",
"+=",
"OverflowConst",
"->",
"getValue",
"(",
")",
".",
"getBitWidth",
"(",
")",
"<",
"<NUM_LIT>",
"?",
"OverflowConst",
"->",
"getValue",
"(",
")",
".",
"abs",
"(",
")",
".",
"zext",
"(",
"<NUM_LIT>",
")",
":",
"OverflowConst",
"->",
"getValue",
"(",
")",
".",
"abs",
"(",
")",
";",
"APInt",
"Max",
"=",
"APInt",
"::",
"getAllOnesValue",
"(",
"ARMCodeGenPrepare",
"::",
"TypeSize",
")",
";",
"if",
"(",
"Total",
".",
"getBitWidth",
"(",
")",
">",
"Max",
".",
"getBitWidth",
"(",
")",
")",
"{",
"if",
"(",
"Total",
".",
"ugt",
"(",
"Max",
".",
"zext",
"(",
"Total",
".",
"getBitWidth",
"(",
")",
")",
")",
")",
"return",
"false",
";",
"}",
"else",
"if",
"(",
"Max",
".",
"getBitWidth",
"(",
")",
">",
"Total",
".",
"getBitWidth",
"(",
")",
")",
"{"
] |
LLVM | AArch64 | CPP | stmt_completion | CPU | 4,561 | [
";"
] | [
"int",
"getCalleeSaveBaseToFrameRecordOffset",
"(",
")",
"const",
"{",
"return",
"CalleeSaveBaseToFrameRecordOffset"
] |
GCC | i386 | MD | next_suggestion | CPU | 4,562 | [
"<STR_LIT>",
")"
] | [
"(",
"define_insn_reservation",
"<STR_LIT>",
"<NUM_LIT>",
"(",
"and",
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"and",
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
")"
] |
GCC | arm | MD | next_suggestion | CPU | 4,563 | [
"(",
"set",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"lshiftrt",
":",
"SI",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"const_int",
"<NUM_LIT>",
")",
")",
")",
"]"
] | [
"(",
"compare",
":",
"CC",
"(",
"match_operand",
":",
"SI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"match_operand",
":",
"SI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
")",
"(",
"cond_exec",
"(",
"ne",
"(",
"reg",
":",
"CC",
"CC_REGNUM",
")",
"(",
"const_int",
"<NUM_LIT>",
")",
")",
"(",
"set",
"(",
"match_operand",
":",
"SI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"const_int",
"<NUM_LIT>",
")",
")",
")",
"(",
"cond_exec",
"(",
"eq",
"(",
"reg",
":",
"CC",
"CC_REGNUM",
")",
"(",
"const_int",
"<NUM_LIT>",
")",
")",
"(",
"set",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"const_int",
"<NUM_LIT>",
")",
")",
")",
"]",
"<STR_LIT>",
"[",
"(",
"set",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"minus",
":",
"SI",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"match_dup",
"<NUM_LIT>",
")",
")",
")",
"(",
"set",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"clz",
":",
"SI",
"(",
"match_dup",
"<NUM_LIT>",
")",
")",
")"
] |
LLVM | X86 | TD | program_repair | CPU | 4,564 | [
"<FIXS>",
"(",
"ins",
"_",
".",
"KRCWM",
":",
"$",
"mask",
",",
"_",
".",
"RC",
":",
"$",
"src1",
",",
"_",
".",
"FRC",
":",
"$",
"src2",
")",
",",
"<FIXE>",
"<FIXS>",
"(",
"_",
".",
"VT",
"(",
"OpNode",
"_",
".",
"RC",
":",
"$",
"src1",
",",
"(",
"scalar_to_vector",
"_",
".",
"FRC",
":",
"$",
"src2",
")",
")",
")",
",",
"<FIXE>",
"<FIXS>",
"(",
"ins",
"_",
".",
"RC",
":",
"$",
"src0",
",",
"_",
".",
"KRCWM",
":",
"$",
"mask",
",",
"_",
".",
"RC",
":",
"$",
"src1",
",",
"_",
".",
"FRC",
":",
"$",
"src2",
")",
",",
"<FIXE>",
"<FIXS>",
"(",
"_",
".",
"VT",
"(",
"OpNode",
"_",
".",
"RC",
":",
"$",
"src1",
",",
"(",
"scalar_to_vector",
"_",
".",
"FRC",
":",
"$",
"src2",
")",
")",
")",
",",
"<FIXE>"
] | [
"(",
"scalar_to_vector",
"_",
".",
"FRC",
":",
"$",
"src2",
")",
")",
")",
")",
"]",
",",
"_",
".",
"ExeDomain",
",",
"IIC_SSE_MOV_S_RR",
">",
",",
"EVEX_4V",
";",
"def",
"rrkz",
":",
"AVX512PI",
"<NUM_LIT>",
",",
"MRMSrcReg",
",",
"(",
"outs",
"_",
".",
"RC",
":",
"$",
"dst",
")",
",",
"<BUGS>",
"(",
"ins",
"_",
".",
"KRCWM",
":",
"$",
"mask",
",",
"_",
".",
"RC",
":",
"$",
"src1",
",",
"_",
".",
"RC",
":",
"$",
"src2",
")",
",",
"<BUGE>",
"!",
"strconcat",
"(",
"asm",
",",
"<STR_LIT>",
",",
"<STR_LIT>",
")",
",",
"[",
"(",
"set",
"_",
".",
"RC",
":",
"$",
"dst",
",",
"(",
"_",
".",
"VT",
"(",
"X86selects",
"_",
".",
"KRCWM",
":",
"$",
"mask",
",",
"<BUGS>",
"(",
"_",
".",
"VT",
"(",
"OpNode",
"_",
".",
"RC",
":",
"$",
"src1",
",",
"_",
".",
"RC",
":",
"$",
"src2",
")",
")",
",",
"<BUGE>",
"_",
".",
"ImmAllZerosV",
")",
")",
")",
"]",
",",
"_",
".",
"ExeDomain",
",",
"IIC_SSE_MOV_S_RR",
">",
",",
"EVEX_4V",
",",
"EVEX_KZ",
";",
"let",
"Constraints",
"=",
"<STR_LIT>",
"indef",
"rrk",
":",
"AVX512PI",
"<NUM_LIT>",
",",
"MRMSrcReg",
",",
"(",
"outs",
"_",
".",
"RC",
":",
"$",
"dst",
")",
",",
"<BUGS>",
"(",
"ins",
"_",
".",
"RC",
":",
"$",
"src0",
",",
"_",
".",
"KRCWM",
":",
"$",
"mask",
",",
"_",
".",
"RC",
":",
"$",
"src1",
",",
"_",
".",
"RC",
":",
"$",
"src2",
")",
",",
"<BUGE>",
"!",
"strconcat",
"(",
"asm",
",",
"<STR_LIT>",
",",
"<STR_LIT>",
")",
",",
"[",
"(",
"set",
"_",
".",
"RC",
":",
"$",
"dst",
",",
"(",
"_",
".",
"VT",
"(",
"X86selects",
"_",
".",
"KRCWM",
":",
"$",
"mask",
",",
"<BUGS>",
"(",
"_",
".",
"VT",
"(",
"OpNode",
"_",
".",
"RC",
":",
"$",
"src1",
",",
"_",
".",
"RC",
":",
"$",
"src2",
")",
")",
",",
"<BUGE>",
"(",
"_",
".",
"VT",
"_",
".",
"RC",
":",
"$",
"src0",
")",
")",
")",
")",
"]",
",",
"_",
".",
"ExeDomain",
",",
"IIC_SSE_MOV_S_RR",
">",
",",
"EVEX_4V",
",",
"EVEX_K",
";",
"let",
"canFoldAsLoad",
"=",
"<NUM_LIT>",
",",
"isReMaterializable",
"=",
"<NUM_LIT>",
"in"
] |
LLVM | TVM | CPP | next_suggestion | Virtual ISA | 4,565 | [
"}"
] | [
"for",
"(",
"unsigned",
"i",
"=",
"OpNum",
",",
"e",
"=",
"MI",
"->",
"getNumOperands",
"(",
")",
";",
"i",
"!=",
"e",
";",
"++",
"i",
")",
"{",
"if",
"(",
"i",
"!=",
"OpNum",
")",
"O",
"<<",
"<STR_LIT>",
", ",
"<STR_LIT>",
";",
"printRegName",
"(",
"O",
",",
"MI",
"->",
"getOperand",
"(",
"i",
")",
".",
"getReg",
"(",
")",
")",
";",
"}",
"O",
"<<",
"<STR_LIT>",
"}",
"<STR_LIT>",
";"
] |
LLVM | PowerPC | CPP | next_suggestion | CPU | 4,566 | [
"}"
] | [
"if",
"(",
"MCID",
"&&",
"mustComeFirst",
"(",
"MCID",
",",
"NSlots",
")",
"&&",
"CurSlots",
")",
"return",
"true",
";",
"return",
"ScoreboardHazardRecognizer",
"::",
"ShouldPreferAnother",
"(",
"SU",
")",
";"
] |
LLVM | Mips | CPP | next_suggestion | CPU | 4,567 | [
"return",
"false",
";"
] | [
"if",
"(",
"++",
"I",
"!=",
"REnd",
")",
"{",
"SecondLastInst",
"=",
"&",
"*",
"I",
";",
"SecondLastOpc",
"=",
"GetAnalyzableBrOpc",
"(",
"SecondLastInst",
"->",
"getOpcode",
"(",
")",
")",
";",
"if",
"(",
"isUnpredicatedTerminator",
"(",
"SecondLastInst",
")",
"&&",
"!",
"SecondLastOpc",
")",
"return",
"true",
";",
"}",
"if",
"(",
"!",
"SecondLastOpc",
")",
"{",
"if",
"(",
"LastOpc",
"==",
"UncondBrOpc",
")",
"{",
"TBB",
"=",
"LastInst",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getMBB",
"(",
")",
";",
"return",
"false",
";",
"}",
"AnalyzeCondBr",
"(",
"LastInst",
",",
"LastOpc",
",",
"TBB",
",",
"Cond",
")",
";",
"return",
"false",
";",
"}",
"if",
"(",
"++",
"I",
"!=",
"REnd",
"&&",
"isUnpredicatedTerminator",
"(",
"&",
"*",
"I",
")",
")",
"return",
"true",
";",
"if",
"(",
"SecondLastOpc",
"==",
"UncondBrOpc",
")",
"{",
"if",
"(",
"!",
"AllowModify",
")",
"return",
"true",
";",
"TBB",
"=",
"SecondLastInst",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getMBB",
"(",
")",
";",
"LastInst",
"->",
"eraseFromParent",
"(",
")",
";"
] |
LLVM | AArch64 | CPP | stmt_completion | CPU | 4,568 | [
"elt",
">>",
"<NUM_LIT>",
")",
";"
] | [
"return",
"(",
"(",
"elt",
"&",
"<NUM_LIT>",
")",
"<<",
"(",
"size",
"-",
"<NUM_LIT>",
")",
")",
"|",
"("
] |
GCC | cris | CPP | stmt_completion | MPU | 4,569 | [
")",
")",
";"
] | [
"regno",
"<",
"FIRST_PSEUDO_REGISTER",
";",
"regno",
"++",
")",
"if",
"(",
"cris_reg_saved_in_regsave_area",
"(",
"regno",
")",
")",
"{",
"n_movem_regs",
"++",
";",
"if",
"(",
"regno",
"==",
"last_movem_reg",
"+",
"<NUM_LIT>",
")",
"last_movem_reg",
"=",
"regno",
";",
"else",
"break",
";",
"}",
"if",
"(",
"n_movem_regs",
"==",
"<NUM_LIT>",
")",
"last_movem_reg",
"=",
"-",
"<NUM_LIT>",
";",
"for",
"(",
"regno",
"=",
"FIRST_PSEUDO_REGISTER",
"-",
"<NUM_LIT>",
";",
"regno",
">",
"last_movem_reg",
";",
"regno",
"--",
")",
"if",
"(",
"cris_reg_saved_in_regsave_area",
"(",
"regno",
")",
")",
"{",
"rtx",
"insn",
";",
"if",
"(",
"argspace_offset",
")",
"{",
"emit_insn",
"(",
"gen_add2_insn",
"(",
"stack_pointer_rtx",
",",
"GEN_INT",
"(",
"argspace_offset",
")",
")",
")",
";",
"argspace_offset",
"=",
"<NUM_LIT>",
";",
"}",
"mem",
"=",
"gen_rtx_MEM",
"(",
"SImode",
",",
"gen_rtx_POST_INC",
"(",
"SImode",
",",
"stack_pointer_rtx",
")",
")",
";",
"set_mem_alias_set",
"(",
"mem",
",",
"get_frame_alias_set",
"(",
")",
")",
";",
"insn",
"=",
"emit_move_insn",
"(",
"gen_raw_REG",
"(",
"SImode",
",",
"regno",
")",
",",
"mem",
")",
";",
"REG_NOTES",
"(",
"insn",
")",
"=",
"alloc_EXPR_LIST",
"(",
"REG_INC",
",",
"stack_pointer_rtx",
",",
"REG_NOTES",
"(",
"insn",
")",
")",
";",
"}",
"if",
"(",
"last_movem_reg",
"!=",
"-",
"<NUM_LIT>",
")",
"{",
"rtx",
"insn",
";",
"if",
"(",
"argspace_offset",
")",
"{",
"emit_insn",
"(",
"gen_add2_insn",
"(",
"stack_pointer_rtx",
",",
"GEN_INT",
"(",
"argspace_offset",
")",
")",
")",
";",
"argspace_offset",
"=",
"<NUM_LIT>",
";",
"}",
"mem",
"=",
"gen_rtx_MEM",
"(",
"SImode",
",",
"gen_rtx_POST_INC",
"(",
"SImode",
",",
"stack_pointer_rtx",
")",
")",
";",
"set_mem_alias_set",
"(",
"mem",
",",
"get_frame_alias_set",
"(",
")",
")",
";",
"insn",
"=",
"emit_insn",
"(",
"cris_gen_movem_load",
"(",
"mem",
",",
"GEN_INT",
"(",
"last_movem_reg",
"+",
"<NUM_LIT>",
")",
")",
")",
";",
"if",
"(",
"side_effects_p",
"(",
"PATTERN",
"(",
"insn",
")",
")",
")",
"REG_NOTES",
"(",
"insn",
")",
"=",
"alloc_EXPR_LIST",
"(",
"REG_INC",
",",
"stack_pointer_rtx",
",",
"REG_NOTES",
"(",
"insn",
")",
")",
";",
"}",
"if",
"(",
"frame_pointer_needed",
")",
"{",
"rtx",
"insn",
";",
"emit_insn",
"(",
"gen_cris_frame_deallocated_barrier",
"(",
")",
")",
";",
"emit_move_insn",
"(",
"stack_pointer_rtx",
",",
"hard_frame_pointer_rtx",
")",
";",
"mem",
"=",
"gen_rtx_MEM",
"(",
"SImode",
",",
"gen_rtx_POST_INC",
"(",
"SImode",
",",
"stack_pointer_rtx"
] |
GCC | i386 | MD | stmt_completion | CPU | 4,570 | [
")"
] | [
"(",
"and",
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"and",
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
")"
] |
LLVM | Hexagon | CPP | next_suggestion | DSP | 4,571 | [
"}"
] | [
"const",
"auto",
"&",
"MFI",
"=",
"MF",
".",
"getFrameInfo",
"(",
")",
";",
"const",
"auto",
"&",
"HST",
"=",
"MF",
".",
"getSubtarget",
"<",
"HexagonSubtarget",
">",
"(",
")",
";",
"assert",
"(",
"!",
"MFI",
".",
"hasVarSizedObjects",
"(",
")",
"&&",
"!",
"HST",
".",
"getRegisterInfo",
"(",
")",
"->",
"hasStackRealignment",
"(",
"MF",
")",
")",
";",
"return",
"F",
".",
"hasFnAttribute",
"(",
"Attribute",
"::",
"NoReturn",
")",
"&&",
"F",
".",
"hasFnAttribute",
"(",
"Attribute",
"::",
"NoUnwind",
")",
"&&",
"!",
"F",
".",
"hasFnAttribute",
"(",
"Attribute",
"::",
"UWTable",
")",
"&&",
"HST",
".",
"noreturnStackElim",
"(",
")",
"&&",
"MFI",
".",
"getStackSize",
"(",
")",
"==",
"<NUM_LIT>",
";"
] |
GCC | s390 | MD | stmt_completion | MPU | 4,572 | [
"<STR_LIT>",
"<STR_LIT>",
")",
")",
")",
"]"
] | [
"(",
"define_insn",
"<STR_LIT>",
"[",
"(",
"set",
"(",
"match_operand",
":",
"VI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"neg",
":",
"VI",
"(",
"match_operand",
":",
"VI",
"<NUM_LIT>"
] |
GCC | rs6000 | CPP | program_repair | CPU | 4,573 | [
"<FIXS>",
"if",
"(",
"CONST_INT_P",
"(",
"XEXP",
"(",
"x",
",",
"<NUM_LIT>",
")",
")",
"<FIXE>"
] | [
"return",
"false",
";",
"case",
"MULT",
":",
"<BUGS>",
"if",
"(",
"GET_CODE",
"(",
"XEXP",
"(",
"x",
",",
"<NUM_LIT>",
")",
")",
"==",
"CONST_INT",
"<BUGE>",
"&&",
"satisfies_constraint_I",
"(",
"XEXP",
"(",
"x",
",",
"<NUM_LIT>",
")",
")",
")",
"{",
"if",
"(",
"INTVAL",
"(",
"XEXP",
"(",
"x",
",",
"<NUM_LIT>",
")",
")",
">=",
"-",
"<NUM_LIT>"
] |
LLVM | ARM64 | TD | next_suggestion | CPU | 4,574 | [
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"base",
";"
] | [
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"opc",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"offset",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"extend",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"extend",
"{",
"<NUM_LIT>",
"}",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";"
] |
LLVM | Hexagon | TD | next_suggestion | DSP | 4,575 | [
"let",
"isTerminator",
"=",
"<NUM_LIT>",
";"
] | [
"def",
"J4_cmpeqi_f_jumpnv_t",
":",
"HInst",
"<",
"(",
"outs",
")",
",",
"(",
"ins",
"IntRegs",
":",
"$",
"Ns8",
",",
"u5_0Imm",
":",
"$",
"II",
",",
"b30_2Imm",
":",
"$",
"Ii",
")",
",",
"<STR_LIT>",
",",
"tc_bd8382d1",
",",
"TypeNCJ",
">",
",",
"Enc_eafd18",
",",
"PredRel",
"{",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"isPredicated",
"=",
"<NUM_LIT>",
";",
"let",
"isPredicatedFalse",
"=",
"<NUM_LIT>",
";"
] |
LLVM | AMDGPU | CPP | stmt_completion | GPU | 4,576 | [
";"
] | [
"if",
"(",
"AccessTy",
"->",
"isPtrOrPtrVectorTy",
"(",
")",
")",
"CurVal",
"=",
"CreateTempPtrIntCast",
"(",
"CurVal",
",",
"AccessTy",
")",
";",
"else",
"if",
"(",
"CurVal",
"->",
"getType",
"(",
")",
"->",
"isPtrOrPtrVectorTy",
"(",
")",
")",
"CurVal",
"=",
"CreateTempPtrIntCast",
"(",
"CurVal",
",",
"CurVal",
"->",
"getType",
"(",
")",
")",
";",
"Value",
"*",
"NewVal",
"=",
"Builder",
".",
"CreateBitOrPointerCast",
"(",
"CurVal",
",",
"AccessTy",
")",
";",
"Inst",
"->",
"replaceAllUsesWith",
"(",
"NewVal",
")",
";",
"return",
"nullptr",
";",
"}",
"if",
"(",
"isa",
"<",
"FixedVectorType",
">",
"(",
"AccessTy",
")",
")",
"{",
"assert",
"(",
"AccessSize",
".",
"isKnownMultipleOf",
"(",
"DL",
".",
"getTypeStoreSize",
"(",
"VecEltTy",
")",
")",
")",
";",
"const",
"unsigned",
"NumLoadedElts",
"=",
"AccessSize",
"/",
"DL",
".",
"getTypeStoreSize",
"(",
"VecEltTy",
")",
";",
"auto",
"*",
"SubVecTy",
"=",
"FixedVectorType",
"::",
"get",
"(",
"VecEltTy",
",",
"NumLoadedElts",
")",
";",
"assert",
"(",
"DL",
".",
"getTypeStoreSize",
"(",
"SubVecTy",
")",
"==",
"DL",
".",
"getTypeStoreSize",
"(",
"AccessTy",
")",
")",
";",
"Value",
"*",
"SubVec",
"=",
"PoisonValue",
"::",
"get",
"(",
"SubVecTy",
")",
";",
"for",
"(",
"unsigned",
"K",
"=",
"<NUM_LIT>",
";",
"K",
"<",
"NumLoadedElts",
";",
"++",
"K",
")",
"{",
"Value",
"*",
"CurIdx",
"=",
"Builder",
".",
"CreateAdd",
"(",
"Index",
",",
"ConstantInt",
"::",
"get",
"(",
"Index",
"->",
"getType",
"(",
")",
",",
"K",
")",
")",
";",
"SubVec",
"=",
"Builder",
".",
"CreateInsertElement",
"(",
"SubVec",
",",
"Builder",
".",
"CreateExtractElement",
"(",
"CurVal",
",",
"CurIdx",
")",
",",
"K",
")",
";",
"}",
"if",
"(",
"AccessTy",
"->",
"isPtrOrPtrVectorTy",
"(",
")",
")",
"SubVec",
"=",
"CreateTempPtrIntCast",
"(",
"SubVec",
",",
"AccessTy",
")",
";",
"else",
"if",
"(",
"SubVecTy",
"->",
"isPtrOrPtrVectorTy",
"(",
")",
")",
"SubVec",
"=",
"CreateTempPtrIntCast",
"(",
"SubVec",
",",
"SubVecTy",
")",
";",
"SubVec",
"=",
"Builder",
".",
"CreateBitOrPointerCast",
"(",
"SubVec",
",",
"AccessTy",
")",
";",
"Inst",
"->",
"replaceAllUsesWith",
"(",
"SubVec",
")",
";",
"return",
"nullptr",
";",
"}",
"Value",
"*",
"ExtractElement",
"=",
"Builder",
".",
"CreateExtractElement",
"(",
"CurVal",
",",
"Index",
")",
";",
"if",
"(",
"AccessTy",
"!=",
"VecEltTy",
")",
"ExtractElement",
"=",
"Builder",
".",
"CreateBitOrPointerCast",
"(",
"ExtractElement",
",",
"AccessTy",
")",
";",
"Inst",
"->",
"replaceAllUsesWith",
"(",
"ExtractElement",
")",
";",
"return",
"nullptr",
";",
"}",
"case",
"Instruction",
"::",
"Store",
":",
"{",
"StoreInst",
"*",
"SI",
"=",
"cast",
"<",
"StoreInst",
">",
"(",
"Inst",
")",
";",
"Value",
"*",
"Index",
"=",
"calculateVectorIndex",
"(",
"SI",
"->",
"getPointerOperand",
"(",
")",
",",
"GEPVectorIdx",
")",
";",
"Value",
"*",
"Val",
"=",
"SI",
"->",
"getValueOperand",
"(",
")",
";",
"Type",
"*",
"AccessTy",
"=",
"Val",
"->",
"getType",
"(",
")",
";",
"TypeSize",
"AccessSize",
"=",
"DL",
".",
"getTypeStoreSize",
"(",
"AccessTy",
")",
";",
"if",
"(",
"AccessSize",
"==",
"VecStoreSize",
"&&",
"cast",
"<",
"Constant",
">",
"(",
"Index",
")",
"->",
"isZeroValue",
"(",
")",
")",
"{",
"if",
"(",
"AccessTy",
"->",
"isPtrOrPtrVectorTy",
"(",
")",
")",
"Val",
"=",
"CreateTempPtrIntCast",
"(",
"Val",
",",
"AccessTy",
")",
";",
"else",
"if",
"(",
"VectorTy",
"->",
"isPtrOrPtrVectorTy",
"(",
")",
")",
"Val",
"=",
"CreateTempPtrIntCast",
"(",
"Val",
",",
"VectorTy",
")",
";",
"return",
"Builder",
".",
"CreateBitOrPointerCast",
"(",
"Val",
",",
"VectorTy",
")",
";",
"}",
"if",
"(",
"isa",
"<",
"FixedVectorType",
">",
"(",
"AccessTy",
")",
")",
"{",
"assert",
"(",
"AccessSize",
".",
"isKnownMultipleOf",
"(",
"DL",
".",
"getTypeStoreSize",
"(",
"VecEltTy",
")",
")",
")",
";",
"const",
"unsigned",
"NumWrittenElts",
"=",
"AccessSize",
"/",
"DL",
".",
"getTypeStoreSize",
"(",
"VecEltTy",
")",
";",
"const",
"unsigned",
"NumVecElts",
"=",
"VectorTy",
"->",
"getNumElements",
"(",
")",
";",
"auto",
"*",
"SubVecTy",
"=",
"FixedVectorType",
"::",
"get",
"(",
"VecEltTy",
",",
"NumWrittenElts",
")",
";",
"assert",
"(",
"DL",
".",
"getTypeStoreSize",
"(",
"SubVecTy",
")",
"==",
"DL",
".",
"getTypeStoreSize",
"(",
"AccessTy",
")",
")",
";",
"if",
"(",
"SubVecTy",
"->",
"isPtrOrPtrVectorTy",
"(",
")",
")",
"Val",
"=",
"CreateTempPtrIntCast",
"(",
"Val",
",",
"SubVecTy",
")",
";",
"else",
"if",
"(",
"AccessTy",
"->",
"isPtrOrPtrVectorTy",
"(",
")",
")",
"Val",
"=",
"CreateTempPtrIntCast",
"(",
"Val",
",",
"AccessTy",
")",
";",
"Val",
"=",
"Builder",
".",
"CreateBitOrPointerCast",
"(",
"Val",
",",
"SubVecTy",
")",
";",
"Value",
"*",
"CurVec",
"=",
"GetOrLoadCurrentVectorValue",
"(",
")",
";",
"for",
"(",
"unsigned",
"K",
"=",
"<NUM_LIT>",
",",
"NumElts",
"=",
"std",
"::",
"min",
"(",
"NumWrittenElts",
",",
"NumVecElts",
")",
";",
"K",
"<",
"NumElts",
";",
"++",
"K",
")",
"{",
"Value",
"*",
"CurIdx",
"=",
"Builder",
".",
"CreateAdd",
"(",
"Index",
",",
"ConstantInt",
"::",
"get",
"(",
"Index",
"->",
"getType",
"(",
")",
",",
"K",
")",
")",
";",
"CurVec",
"=",
"Builder",
".",
"CreateInsertElement",
"(",
"CurVec",
",",
"Builder",
".",
"CreateExtractElement",
"(",
"Val",
",",
"K",
")",
",",
"CurIdx",
")",
";",
"}",
"return",
"CurVec"
] |
LLVM | WebAssembly | CPP | next_suggestion | Virtual ISA | 4,577 | [
"COMMDirectiveAlignmentIsInBytes",
"=",
"false",
";"
] | [
"WebAssemblyMCAsmInfo",
"::",
"WebAssemblyMCAsmInfo",
"(",
"const",
"Triple",
"&",
"T",
")",
"{",
"PointerSize",
"=",
"CalleeSaveStackSlotSize",
"=",
"T",
".",
"isArch64Bit",
"(",
")",
"?",
"<NUM_LIT>",
":",
"<NUM_LIT>",
";",
"UseDataRegionDirectives",
"=",
"true",
";",
"ZeroDirective",
"=",
"<STR_LIT>",
"\\t.skip\\t",
"<STR_LIT>",
";",
"Data8bitsDirective",
"=",
"<STR_LIT>",
"\\t.int8\\t",
"<STR_LIT>",
";",
"Data16bitsDirective",
"=",
"<STR_LIT>",
"\\t.int16\\t",
"<STR_LIT>",
";",
"Data32bitsDirective",
"=",
"<STR_LIT>",
"\\t.int32\\t",
"<STR_LIT>",
";",
"Data64bitsDirective",
"=",
"<STR_LIT>",
"\\t.int64\\t",
"<STR_LIT>",
";",
"AlignmentIsInBytes",
"=",
"false",
";"
] |
LLVM | AArch64 | TD | next_suggestion | CPU | 4,578 | [
"}"
] | [
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"U",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"size",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"size2",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"opcode",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"Rn",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"Rd",
";"
] |
LLVM | AMDGPU | CPP | stmt_completion | GPU | 4,579 | [
")",
"return",
"false",
";"
] | [
"bool",
"AMDGPUPromoteKernelArguments",
"::",
"promoteLoad",
"(",
"LoadInst",
"*",
"LI",
")",
"{",
"if",
"(",
"!",
"LI",
"->",
"isSimple",
"(",
")"
] |
GCC | i386 | MD | stmt_completion | CPU | 4,580 | [
")"
] | [
"(",
"match_operand",
":",
"HF",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"]",
"IEEE_MAXMIN",
")",
")",
"]",
"<STR_LIT>",
"<STR_LIT>",
"[",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>"
] |
GCC | rs6000 | MD | next_suggestion | CPU | 4,581 | [
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"]",
")"
] | [
"<STR_LIT>",
"[",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")"
] |
GCC | i386 | MD | next_suggestion | CPU | 4,582 | [
"<STR_LIT>",
")"
] | [
"(",
"and",
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"and",
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
")"
] |
GCC | arm | CPP | next_suggestion | CPU | 4,583 | [
"}"
] | [
"_",
"_",
"arm_vmlaq_m_n_u32",
"(",
"uint32x4_t",
"_",
"_",
"a",
",",
"uint32x4_t",
"_",
"_",
"b",
",",
"uint32_t",
"_",
"_",
"c",
",",
"mve_pred16_t",
"_",
"_",
"p",
")",
"{",
"return",
"_",
"_",
"builtin_mve_vmlaq_m_n_uv4si",
"(",
"_",
"_",
"a",
",",
"_",
"_",
"b",
",",
"_",
"_",
"c",
",",
"_",
"_",
"p",
")",
";"
] |
LLVM | ARM | TD | next_suggestion | CPU | 4,584 | [
"}"
] | [
"def",
"addrmode6oneL32",
":",
"MemOperand",
",",
"ComplexPattern",
"<",
"i32",
",",
"<NUM_LIT>",
",",
"<STR_LIT>",
",",
"[",
"]",
",",
"[",
"SDNPWantParent",
"]",
">",
"{",
"let",
"PrintMethod",
"=",
"<STR_LIT>",
";",
"let",
"MIOperandInfo",
"=",
"(",
"ops",
"GPR",
":",
"$",
"addr",
",",
"i32imm",
")",
";",
"let",
"EncoderMethod",
"=",
"<STR_LIT>",
";"
] |
GCC | aarch64 | MD | next_suggestion | CPU | 4,585 | [
"(",
"V2SI",
"<STR_LIT>",
")",
"(",
"V2SF",
"<STR_LIT>",
")"
] | [
"(",
"define_mode_attr",
"VRL2",
"[",
"(",
"V8QI",
"<STR_LIT>",
")",
"(",
"V4HI",
"<STR_LIT>",
")",
"(",
"V4HF",
"<STR_LIT>",
")"
] |
GCC | i386 | CPP | program_repair | CPU | 4,586 | [
"<FIXS>",
"#",
"define",
"STR",
"<STR_LIT>",
"-foffload-abi=",
"<STR_LIT>",
"if",
"(",
"startswith",
"(",
"argv",
"[",
"i",
"]",
",",
"STR",
")",
")",
"<FIXE>"
] | [
"for",
"(",
"int",
"i",
"=",
"<NUM_LIT>",
";",
"i",
"argc",
";",
"i",
"++",
")",
"{",
"<BUGS>",
"if",
"(",
"startswith",
"(",
"argv",
"[",
"i",
"]",
",",
"<STR_LIT>",
"-foffload-abi=",
"<STR_LIT>",
")",
")",
"<BUGE>",
"{",
"if",
"(",
"strcmp",
"(",
"argv",
"[",
"i",
"]",
"+",
"strlen",
"(",
"STR",
")",
",",
"<STR_LIT>",
"lp64",
"<STR_LIT>",
")",
"==",
"<NUM_LIT>",
")",
"offload_abi",
"=",
"OFFLOAD_ABI_LP64",
";"
] |
GCC | c6x | MD | stmt_completion | VLIW | 4,587 | [
"<STR_LIT>",
")",
")"
] | [
"(",
"define_attr",
"<STR_LIT>",
"<STR_LIT>",
"(",
"const_string"
] |
LLVM | AVR | CPP | stmt_completion | MPU | 4,588 | [
"(",
")",
";"
] | [
"RegisterTargetMachine",
"<",
"AVRTargetMachine",
">",
"X",
"(",
"getTheAVRTarget",
"(",
")",
")",
";",
"auto",
"&",
"PR",
"=",
"*",
"PassRegistry",
"::",
"getPassRegistry"
] |
GCC | i386 | MD | stmt_completion | CPU | 4,589 | [
")",
"]"
] | [
"[",
"(",
"unspec_volatile",
"[",
"(",
"match_operand",
":",
"SWI48",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"]",
"UNSPECV_INCSSP"
] |
LLVM | Mips | CPP | next_suggestion | CPU | 4,590 | [
"}"
] | [
"EmitInstruction",
"(",
"Val",
",",
"<NUM_LIT>",
",",
"OS",
")",
";",
"}",
"else",
"{",
"for",
"(",
"unsigned",
"i",
"=",
"<NUM_LIT>",
";",
"i",
"<",
"Size",
";",
"++",
"i",
")",
"{",
"unsigned",
"Shift",
"=",
"IsLittleEndian",
"?",
"i",
"*",
"<NUM_LIT>",
":",
"(",
"Size",
"-",
"<NUM_LIT>",
"-",
"i",
")",
"*",
"<NUM_LIT>",
";",
"EmitByte",
"(",
"(",
"Val",
">>",
"Shift",
")",
"&",
"<NUM_LIT>",
",",
"OS",
")",
";",
"}",
"}"
] |
LLVM | AArch64 | TD | next_suggestion | CPU | 4,591 | [
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";"
] | [
"bits",
"<",
"<NUM_LIT>",
">",
"Zt",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"sz",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"nregs",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"Rm",
";"
] |
LLVM | Lanai | CPP | next_suggestion | CPU | 4,592 | [
"if",
"(",
"isSPLSOpcode",
"(",
"MI",
".",
"getOpcode",
"(",
")",
")",
"||",
"isRMOpcode",
"(",
"MI",
".",
"getOpcode",
"(",
")",
")",
")",
"{"
] | [
"int",
"Offset",
"=",
"MF",
".",
"getFrameInfo",
"(",
")",
".",
"getObjectOffset",
"(",
"FrameIndex",
")",
"+",
"MI",
".",
"getOperand",
"(",
"FIOperandNum",
"+",
"<NUM_LIT>",
")",
".",
"getImm",
"(",
")",
";",
"if",
"(",
"!",
"HasFP",
"||",
"(",
"hasStackRealignment",
"(",
"MF",
")",
"&&",
"FrameIndex",
">=",
"<NUM_LIT>",
")",
")",
"Offset",
"+=",
"MF",
".",
"getFrameInfo",
"(",
")",
".",
"getStackSize",
"(",
")",
";",
"Register",
"FrameReg",
"=",
"getFrameRegister",
"(",
"MF",
")",
";",
"if",
"(",
"FrameIndex",
">=",
"<NUM_LIT>",
")",
"{",
"if",
"(",
"hasBasePointer",
"(",
"MF",
")",
")",
"FrameReg",
"=",
"getBaseRegister",
"(",
")",
";",
"else",
"if",
"(",
"hasStackRealignment",
"(",
"MF",
")",
")",
"FrameReg",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"}",
"if",
"(",
"(",
"isSPLSOpcode",
"(",
"MI",
".",
"getOpcode",
"(",
")",
")",
"&&",
"!",
"isInt",
"<",
"<NUM_LIT>",
">",
"(",
"Offset",
")",
")",
"||",
"!",
"isInt",
"<",
"<NUM_LIT>",
">",
"(",
"Offset",
")",
")",
"{",
"assert",
"(",
"RS",
"&&",
"<STR_LIT>",
"Register scavenging must be on",
"<STR_LIT>",
")",
";",
"unsigned",
"Reg",
"=",
"RS",
"->",
"FindUnusedReg",
"(",
"&",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
";",
"if",
"(",
"!",
"Reg",
")",
"Reg",
"=",
"RS",
"->",
"scavengeRegister",
"(",
"&",
"<STR_LIT>",
"::",
"<STR_LIT>",
",",
"II",
",",
"SPAdj",
")",
";",
"assert",
"(",
"Reg",
"&&",
"<STR_LIT>",
"Register scavenger failed",
"<STR_LIT>",
")",
";",
"bool",
"HasNegOffset",
"=",
"false",
";",
"if",
"(",
"Offset",
"<",
"<NUM_LIT>",
")",
"{",
"HasNegOffset",
"=",
"true",
";",
"Offset",
"=",
"-",
"Offset",
";",
"}",
"if",
"(",
"!",
"isInt",
"<",
"<NUM_LIT>",
">",
"(",
"Offset",
")",
")",
"{",
"BuildMI",
"(",
"*",
"MI",
".",
"getParent",
"(",
")",
",",
"II",
",",
"DL",
",",
"TII",
"->",
"get",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
",",
"Reg",
")",
".",
"addImm",
"(",
"static_cast",
"<",
"uint32_t",
">",
"(",
"Offset",
")",
">>",
"<NUM_LIT>",
")",
";",
"BuildMI",
"(",
"*",
"MI",
".",
"getParent",
"(",
")",
",",
"II",
",",
"DL",
",",
"TII",
"->",
"get",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
",",
"Reg",
")",
".",
"addReg",
"(",
"Reg",
")",
".",
"addImm",
"(",
"Offset",
"&",
"<NUM_LIT>",
"U",
")",
";",
"}",
"else",
"{",
"BuildMI",
"(",
"*",
"MI",
".",
"getParent",
"(",
")",
",",
"II",
",",
"DL",
",",
"TII",
"->",
"get",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
",",
"Reg",
")",
".",
"addImm",
"(",
"<NUM_LIT>",
")",
".",
"addImm",
"(",
"Offset",
")",
";",
"}",
"if",
"(",
"MI",
".",
"getOpcode",
"(",
")",
"==",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
"{",
"BuildMI",
"(",
"*",
"MI",
".",
"getParent",
"(",
")",
",",
"II",
",",
"DL",
",",
"HasNegOffset",
"?",
"TII",
"->",
"get",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
":",
"TII",
"->",
"get",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
",",
"MI",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getReg",
"(",
")",
")",
".",
"addReg",
"(",
"FrameReg",
")",
".",
"addReg",
"(",
"Reg",
")",
".",
"addImm",
"(",
"LPCC",
"::",
"ICC_T",
")",
";",
"MI",
".",
"eraseFromParent",
"(",
")",
";",
"return",
";",
"}"
] |
LLVM | Hexagon | TD | next_suggestion | DSP | 4,593 | [
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"Rd32",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
";"
] | [
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"Rt32",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"Rs32",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"Rs32",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"Rd32",
";"
] |
LLVM | AMDGPU | CPP | program_repair | GPU | 4,594 | [
"<FIXS>",
"MachineInstr",
"*",
"NewMI",
"=",
"BuildMI",
"(",
"MBB",
",",
"Pos",
",",
"DL",
",",
"TII",
"->",
"get",
"(",
"AMDGPU",
"::",
"COPY",
")",
",",
"Reg",
")",
".",
"addReg",
"(",
"SrcVec",
")",
";",
"DEBUG",
"(",
"dbgs",
"(",
")",
"<<",
"<STR_LIT>",
" ->",
"<STR_LIT>",
";",
"NewMI",
"->",
"dump",
"(",
")",
";",
")",
";",
"<FIXE>"
] | [
"(",
"void",
")",
"Tmp",
";",
"SrcVec",
"=",
"DstReg",
";",
"}",
"<BUGS>",
"Pos",
"=",
"BuildMI",
"(",
"MBB",
",",
"Pos",
",",
"DL",
",",
"TII",
"->",
"get",
"(",
"AMDGPU",
"::",
"COPY",
")",
",",
"Reg",
")",
".",
"addReg",
"(",
"SrcVec",
")",
";",
"DEBUG",
"(",
"dbgs",
"(",
")",
"<<",
"<STR_LIT>",
" ->",
"<STR_LIT>",
";",
"Pos",
"->",
"dump",
"(",
")",
";",
")",
";",
"<BUGE>",
"DEBUG",
"(",
"dbgs",
"(",
")",
"<<",
"<STR_LIT>",
" Updating Swizzle:\\n",
"<STR_LIT>",
")",
";",
"for",
"(",
"MachineRegisterInfo",
"::",
"use_instr_iterator",
"It",
"=",
"MRI",
"->",
"use_instr_begin",
"(",
"Reg",
")",
","
] |
LLVM | ARM | TD | program_repair | CPU | 4,595 | [
"<FIXS>",
"def",
"FeatureVFP2_D16_SP",
":",
"SubtargetFeature",
"<STR_LIT>",
",",
"<STR_LIT>",
",",
"<STR_LIT>",
",",
"<STR_LIT>",
"<STR_LIT>",
",",
"[",
"FeatureFPRegs",
"]",
">",
";",
"def",
"FeatureVFP2_SP",
":",
"SubtargetFeature",
"<STR_LIT>",
",",
"<STR_LIT>",
",",
"<STR_LIT>",
",",
"<STR_LIT>",
"<STR_LIT>",
",",
"[",
"FeatureVFP2_D16_SP",
"]",
">",
";",
"def",
"FeatureVFP2_D16",
":",
"SubtargetFeature",
"<STR_LIT>",
",",
"<STR_LIT>",
",",
"<STR_LIT>",
",",
"<STR_LIT>",
",",
"[",
"FeatureFP64",
",",
"FeatureVFP2_D16_SP",
"]",
">",
";",
"def",
"FeatureVFP2",
":",
"SubtargetFeature",
"<STR_LIT>",
",",
"<STR_LIT>",
",",
"<STR_LIT>",
",",
"<STR_LIT>",
",",
"[",
"FeatureVFP2_D16",
",",
"FeatureVFP2_SP",
"]",
">",
";",
"<FIXE>",
"<FIXS>",
"[",
"]",
",",
"[",
"]",
",",
"[",
"FeatureVFP2",
"]",
">",
";",
"<FIXE>"
] | [
"!",
"cast",
"SubtargetFeature",
">",
"(",
"NAME",
"#",
"<STR_LIT>",
")",
"]",
">",
";",
"}",
"<BUGS>",
"defm",
"FeatureVFP2",
":",
"VFPver",
"<STR_LIT>",
",",
"<STR_LIT>",
",",
"<STR_LIT>",
",",
"[",
"]",
",",
"[",
"FeatureFPRegs",
"]",
">",
";",
"<BUGE>",
"defm",
"FeatureVFP3",
":",
"VFPver",
"<STR_LIT>",
",",
"<STR_LIT>",
",",
"<STR_LIT>",
",",
"<BUGS>",
"[",
"FeatureVFP2",
"]",
">",
";",
"<BUGE>",
"def",
"FeatureNEON",
":",
"SubtargetFeature",
"<STR_LIT>",
",",
"<STR_LIT>",
",",
"<STR_LIT>",
",",
"<STR_LIT>",
","
] |
LLVM | CellSPU | TD | stmt_completion | MPU | 4,596 | [
"i128",
",",
"GPRC",
">",
";"
] | [
"def",
"i128",
":",
"ROTQBYGenInst",
"<"
] |
LLVM | TPC | TD | next_suggestion | Virtual ISA | 4,597 | [
"let",
"TSFlags",
"{",
"<NUM_LIT>",
"}",
"=",
"hasSrcD",
";"
] | [
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"PredPolarity",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"PredAddress",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"VectorPred",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"srcCIsStoreSrcC",
"=",
"<NUM_LIT>",
";",
"let",
"TSFlags",
"{",
"<NUM_LIT>",
"}",
"=",
"srcCIsStoreSrcC",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"hasSrcC",
"=",
"<NUM_LIT>",
";",
"let",
"TSFlags",
"{",
"<NUM_LIT>",
"}",
"=",
"hasSrcC",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"hasSrcD",
"=",
"<NUM_LIT>",
";"
] |
LLVM | ARM | CPP | next_suggestion | CPU | 4,598 | [
"}"
] | [
"if",
"(",
"VT",
"==",
"MVT",
"::",
"f32",
")",
"return",
"std",
"::",
"make_pair",
"(",
"<NUM_LIT>",
"U",
",",
"ARM",
"::",
"SPRRegisterClass",
")",
";",
"if",
"(",
"VT",
"==",
"MVT",
"::",
"f64",
")",
"return",
"std",
"::",
"make_pair",
"(",
"<NUM_LIT>",
"U",
",",
"ARM",
"::",
"DPRRegisterClass",
")",
";",
"break",
";",
"}"
] |
GCC | arm | MD | stmt_completion | CPU | 4,599 | [
")"
] | [
"<STR_LIT>",
"[",
"(",
"set",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"ashiftrt",
":",
"SI",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"const_int",
"<NUM_LIT>",
")",
")",
")",
"(",
"set",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"plus",
":",
"SI",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"match_dup",
"<NUM_LIT>",
")",
")",
")",
"(",
"set",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"xor",
":",
"SI",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"match_dup",
"<NUM_LIT>",
")",
")",
")",
"]",
"<STR_LIT>",
"[",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>"
] |
Subsets and Splits
No community queries yet
The top public SQL queries from the community will appear here once available.