docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
GCC	arm	CPP	code_generation	CPU	4,300	[ "static", "int", "arm_sched_variable_issue", "(", "FILE", "", ",", "int", ",", "rtx_insn", "", "insn", ",", "int", "more", ")", "{", "if", "(", "DEBUG_INSN_P", "(", "insn", ")", ")", "return", "more", ";", "rtx_code", "code", "=", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", ";", "if", "(", "code", "==", "USE", "\|\|", "code", "==", "CLOBBER", ")", "return", "more", ";", "if", "(", "get_attr_type", "(", "insn", ")", "==", "TYPE_NO_INSN", ")", "return", "more", ";", "return", "more", "-", "<NUM_LIT>", ";", "}" ]	[ "Implement", "TARGET_SCHED_VARIABLE_ISSUE", "." ]
LLVM	X86	CPP	next_suggestion	CPU	4,301	[ "return", "combineVectorTruncation", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";" ]	[ "if", "(", "SDValue", "Avg", "=", "detectAVGPattern", "(", "Src", ",", "VT", ",", "DAG", ",", "Subtarget", ",", "DL", ")", ")", "return", "Avg", ";", "if", "(", "Src", ".", "getOpcode", "(", ")", "==", "ISD", "::", "BITCAST", "&&", "VT", "==", "MVT", "::", "i32", ")", "{", "SDValue", "BCSrc", "=", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "BCSrc", ".", "getValueType", "(", ")", "==", "MVT", "::", "x86mmx", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "i32", ",", "BCSrc", ")", ";", "}", "if", "(", "SDValue", "V", "=", "combineVectorSignBitsTruncation", "(", "N", ",", "DL", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";" ]
GCC	sh	CPP	program_repair	CPU	4,302	[ "<FIXS>", "rtx", "(", "*", "fun", ")", "PARAMS", "(", "(", "rtx", ",", "rtx", ",", "rtx", ",", "rtx", ")", ")", ";", "<FIXE>" ]	[ "voidexpand_df_binop", "(", "fun", ",", "operands", ")", "<BUGS>", "rtx", "(", "", "fun", ")", "(", ")", ";", "<BUGE>", "rtx", "", "operands", ";", "{", "emit_df_insn", "(", "(", "*", "fun", ")", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", "," ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	4,303	[ "F", ".", "addFnAttr", "(", "AttrName", ")", ";" ]	[ "const", "GCNSubtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", "F", ")", ";", "bool", "HasApertureRegs", "=", "ST", ".", "hasApertureRegs", "(", ")", ";", "SmallPtrSet", "<", "const", "Constant", "", ",", "<NUM_LIT>", ">", "ConstantExprVisited", ";", "bool", "Changed", "=", "false", ";", "bool", "NeedQueuePtr", "=", "false", ";", "bool", "HaveCall", "=", "false", ";", "bool", "IsFunc", "=", "!", "AMDGPU", "::", "isEntryFunctionCC", "(", "F", ".", "getCallingConv", "(", ")", ")", ";", "for", "(", "BasicBlock", "&", "BB", ":", "F", ")", "{", "for", "(", "Instruction", "&", "I", ":", "BB", ")", "{", "CallSite", "CS", "(", "&", "I", ")", ";", "if", "(", "CS", ")", "{", "const", "Function", "", "Callee", "=", "dyn_cast", "<", "Function", ">", "(", "CS", ".", "getCalledValue", "(", ")", "->", "stripPointerCasts", "(", ")", ")", ";", "if", "(", "!", "Callee", ")", "{", "if", "(", "!", "CS", ".", "isInlineAsm", "(", ")", ")", "HaveCall", "=", "true", ";", "continue", ";", "}", "Intrinsic", "::", "ID", "IID", "=", "Callee", "->", "getIntrinsicID", "(", ")", ";", "if", "(", "IID", "==", "Intrinsic", "::", "not", "_", "intrinsic", ")", "{", "HaveCall", "=", "true", ";", "copyFeaturesToFunction", "(", "F", ",", "*", "Callee", ",", "NeedQueuePtr", ")", ";", "Changed", "=", "true", ";", "}", "else", "{", "bool", "NonKernelOnly", "=", "false", ";", "if", "(", "!", "IsFunc", "&&", "IID", "==", "Intrinsic", "::", "amdgcn_kernarg_segment_ptr", ")", "{", "F", ".", "addFnAttr", "(", "<STR_LIT>", "amdgpu-kernarg-segment-ptr", "<STR_LIT>", ")", ";", "}", "else", "{", "StringRef", "AttrName", "=", "intrinsicToAttrName", "(", "IID", ",", "NonKernelOnly", ",", "NeedQueuePtr", ")", ";", "if", "(", "!", "AttrName", ".", "empty", "(", ")", "&&", "(", "IsFunc", "\|\|", "!", "NonKernelOnly", ")", ")", "{" ]
LLVM	X86	TD	stmt_completion	CPU	4,304	[ "<STR_LIT>", ">", ";" ]	[ "def", "HasRTM", ":", "Predicate", "<" ]
LLVM	Hexagon	TD	next_suggestion	DSP	4,305	[ "let", "isPredicated", "=", "<NUM_LIT>", ";" ]	[ "def", "A2_portnew", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_05c070ec", ",", "TypeALU32_3op", ">", ",", "Enc_ea4c54", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	mips	MD	stmt_completion	CPU	4,306	[ ")", "]", ")" ]	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	PowerPC	TD	program_repair	CPU	4,307	[ "<FIXS>", "[", "(", "set", "f64", ":", "$", "XT", ",", "(", "PPClxsizx", "ForceXForm", ":", "$", "src", ",", "<NUM_LIT>", ")", ")", "]", ">", ";", "<FIXE>", "<FIXS>", "[", "(", "set", "f64", ":", "$", "XT", ",", "(", "PPClxsizx", "ForceXForm", ":", "$", "src", ",", "<NUM_LIT>", ")", ")", "]", ">", ";", "<FIXE>" ]	[ "def", "LXSIBZX", ":", "X_XT6_RA5_RB5", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "vsfrc", ",", "<BUGS>", "[", "(", "set", "f64", ":", "$", "XT", ",", "(", "PPClxsizx", "xoaddr", ":", "$", "src", ",", "<NUM_LIT>", ")", ")", "]", ">", ";", "<BUGE>", "def", "LXSIHZX", ":", "X_XT6_RA5_RB5", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "vsfrc", ",", "<BUGS>", "[", "(", "set", "f64", ":", "$", "XT", ",", "(", "PPClxsizx", "xoaddr", ":", "$", "src", ",", "<NUM_LIT>", ")", ")", "]", ">", ";", "<BUGE>", "def", "LXVH8X", ":", "X_XT6_RA5_RB5", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "vsrc", ",", "[", "]", ">", ";" ]
GCC	tilegx	MD	next_suggestion	VLIW	4,308	[ "(", "umax", "<STR_LIT>", ")" ]	[ "(", "ne", "<STR_LIT>", ")", "(", "lt", "<STR_LIT>", ")", "(", "ltu", "<STR_LIT>", ")", "(", "le", "<STR_LIT>", ")", "(", "leu", "<STR_LIT>", ")", "(", "minus", "<STR_LIT>", ")", "(", "plus", "<STR_LIT>", ")", "(", "mult", "<STR_LIT>", ")", "(", "smax", "<STR_LIT>", ")", "(", "smin", "<STR_LIT>", ")", "(", "ss_minus", "<STR_LIT>", ")", "(", "ss_plus", "<STR_LIT>", ")" ]
LLVM	X86	CPP	stmt_completion	CPU	4,309	[ "X86", "::", "CMP16ri", ";" ]	[ "case", "X86", "::", "XOR32ri8", ":", "return", "X86", "::", "XOR32ri", ";", "case", "X86", "::", "XOR32mi8", ":", "return", "X86", "::", "XOR32mi", ";", "case", "X86", "::", "XOR64ri8", ":", "return", "X86", "::", "XOR64ri32", ";", "case", "X86", "::", "XOR64mi8", ":", "return", "X86", "::", "XOR64mi32", ";", "case", "X86", "::", "ADD16ri8", ":", "return", "X86", "::", "ADD16ri", ";", "case", "X86", "::", "ADD16mi8", ":", "return", "X86", "::", "ADD16mi", ";", "case", "X86", "::", "ADD32ri8", ":", "return", "X86", "::", "ADD32ri", ";", "case", "X86", "::", "ADD32mi8", ":", "return", "X86", "::", "ADD32mi", ";", "case", "X86", "::", "ADD64ri8", ":", "return", "X86", "::", "ADD64ri32", ";", "case", "X86", "::", "ADD64mi8", ":", "return", "X86", "::", "ADD64mi32", ";", "case", "X86", "::", "SUB16ri8", ":", "return", "X86", "::", "SUB16ri", ";", "case", "X86", "::", "SUB16mi8", ":", "return", "X86", "::", "SUB16mi", ";", "case", "X86", "::", "SUB32ri8", ":", "return", "X86", "::", "SUB32ri", ";", "case", "X86", "::", "SUB32mi8", ":", "return", "X86", "::", "SUB32mi", ";", "case", "X86", "::", "SUB64ri8", ":", "return", "X86", "::", "SUB64ri32", ";", "case", "X86", "::", "SUB64mi8", ":", "return", "X86", "::", "SUB64mi32", ";", "case", "X86", "::", "CMP16ri8", ":", "return" ]
GCC	arm	CPP	next_suggestion	CPU	4,310	[ "}" ]	[ "union", "{", "float32x2x2_t", "_", "_", "i", ";", "_", "_", "builtin_neon_ti", "_", "_", "o", ";", "}", "_", "_", "rv", ";", "_", "_", "rv", ".", "_", "_", "o", "=", "_", "_", "builtin_neon_vld2v2sf", "(", "(", "const", "_", "_", "builtin_neon_sf", "*", ")", "_", "_", "a", ")", ";", "return", "_", "_", "rv", ".", "_", "_", "i", ";" ]
GCC	mips	MD	stmt_completion	CPU	4,311	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr" ]
GCC	i386	CPP	stmt_completion	CPU	4,312	[ "_", "mmask8", "_", "_", "U", ",", "_", "_", "m128i", "_", "_", "A", ",", "_", "_", "m128i", "_", "_", "B", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_rolv_epi32", "(", "_", "_", "m128i", "_", "_", "W", ",", "_" ]
GCC	arm	CPP	stmt_completion	CPU	4,313	[ "_", "rv", ".", "_", "_", "o", ")", ";" ]	[ "union", "{", "int16x8x2_t", "_", "_", "i", ";", "_", "_", "builtin_neon_oi", "_", "_", "o", ";", "}", "_", "_", "rv", ";", "_", "_", "rv", ".", "_", "_", "i", "=", "_", "_", "value", ";", "_", "_", "builtin_mve_vst2qv8hi", "(", "(", "_", "_", "builtin_neon_hi", "*", ")", "_", "_", "addr", ",", "_" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	4,314	[ "::", "R11", ";" ]	[ "return", "IsPPC64", "?", "PPC", "::", "X11", ":", "PPC" ]
LLVM	AArch64	CPP	stmt_completion	CPU	4,315	[ ":" ]	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>" ]
LLVM	ARM	CPP	next_suggestion	CPU	4,316	[ "TargetPassConfig", "::", "addIRPasses", "(", ")", ";" ]	[ "addPass", "(", "createInsertDivideCheckPass", "(", ")", ")", ";", "}" ]
LLVM	ARM64	TD	stmt_completion	CPU	4,317	[ ";" ]	[ "def", "BranchTarget14Operand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>" ]
GCC	i386	MD	program_repair	CPU	4,318	[ "<FIXS>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "}", "<FIXE>" ]	[ "(", "clobber", "(", "reg", ":", "CC", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "cond", "[", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")" ]
GCC	s390	MD	next_suggestion	MPU	4,319	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Mips	CPP	stmt_completion	CPU	4,320	[ "IDLoc", ")", ";" ]	[ "MCInst", "tmpInst", ";", "tmpInst", ".", "setOpcode", "(", "Opcode", ")", ";", "tmpInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "DstReg", ")", ")", ";", "tmpInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "SrcReg", ")", ")", ";", "tmpInst", ".", "addOperand", "(", "Imm", ")", ";", "tmpInst", ".", "setLoc", "(" ]
GCC	arm	CPP	stmt_completion	CPU	4,321	[ "b", ")", ";" ]	[ "return", "_", "_", "builtin_mve_vqmovnbq_sv4si", "(", "_", "_", "a", ",", "_", "_" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	4,322	[ "<", "const", "RegisterBank", "*", ">", "(", ")", ";" ]	[ "const", "RegClassOrRegBank", "&", "RegClassOrBank", "=", "MRI", ".", "getRegClassOrRegBank", "(", "DefReg", ")", ";", "const", "TargetRegisterClass", "", "DefRC", "=", "RegClassOrBank", ".", "dyn_cast", "<", "const", "TargetRegisterClass", "", ">", "(", ")", ";", "if", "(", "!", "DefRC", ")", "{", "if", "(", "!", "DefTy", ".", "isValid", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "PHI operand has no type, not a gvreg?\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "const", "RegisterBank", "&", "RB", "=", "*", "RegClassOrBank", ".", "get" ]
LLVM	X86	TD	program_repair	CPU	4,323	[ "<FIXS>", "class", "ExplicitOpPrefix", "bits", "<NUM_LIT>", ">", "val", ">", "{", "bits", "<NUM_LIT>", ">", "Value", "=", "val", ";", "}", "def", "NoExplicitOpPrefix", ":", "ExplicitOpPrefix", "<NUM_LIT>", ">", ";", "def", "ExplicitREX2", ":", "ExplicitOpPrefix", "<NUM_LIT>", ">", ";", "def", "ExplicitVEX", ":", "ExplicitOpPrefix", "<NUM_LIT>", ">", ";", "def", "ExplicitEVEX", ":", "ExplicitOpPrefix", "<NUM_LIT>", ">", ";", "class", "ExplicitREX2Prefix", "{", "ExplicitOpPrefix", "explicitOpPrefix", "=", "ExplicitREX2", ";", "}", "class", "ExplicitVEXPrefix", "{", "ExplicitOpPrefix", "explicitOpPrefix", "=", "ExplicitVEX", ";", "}", "class", "ExplicitEVEXPrefix", "{", "ExplicitOpPrefix", "explicitOpPrefix", "=", "ExplicitEVEX", ";", "}", "<FIXE>" ]	[ "class", "NotEVEX2VEXConvertible", "{", "bit", "notEVEX2VEXConvertible", "=", "<NUM_LIT>", ";", "}", "<BUGS>", "class", "ExplicitVEXPrefix", "{", "bit", "ExplicitVEXPrefix", "=", "<NUM_LIT>", ";", "}", "<BUGE>", "class", "X86Inst", "bits", "<NUM_LIT>", ">", "opcod", ",", "Format", "f", ",", "ImmType", "i", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "AsmStr", ",", "Domain", "d", "=", "GenericDomain", ">" ]
GCC	arm	MD	program_repair	CPU	4,324	[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>", "<FIXS>", "(", "if_then_else", ":", "SI", "(", "match_operator", "<NUM_LIT>", "<STR_LIT>", "<FIXE>" ]	[ "(", "clobber", "(", "reg", ":", "CC", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "if_then_else", ":", "SI", "(", "match_operator", "<NUM_LIT>", "<STR_LIT>", "<BUGE>", "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", "(", "match_operator", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Mips	CPP	program_repair	CPU	4,325	[ "<FIXS>", "Chain", "=", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "Lo", ",", "Ptr", ",", "MachinePointerInfo", "(", ")", ",", "Nd", ".", "getAlignment", "(", ")", ",", "Nd", ".", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ",", "Nd", ".", "getAAInfo", "(", ")", ")", ";", "<FIXE>", "<FIXS>", "std", "::", "min", "(", "Nd", ".", "getAlignment", "(", ")", ",", "<NUM_LIT>", "U", ")", ",", "Nd", ".", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ",", "Nd", ".", "getAAInfo", "(", ")", ")", ";", "<FIXE>" ]	[ "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";", "<BUGS>", "Chain", "=", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "Lo", ",", "Ptr", ",", "MachinePointerInfo", "(", ")", ",", "Nd", ".", "isVolatile", "(", ")", ",", "Nd", ".", "isNonTemporal", "(", ")", ",", "Nd", ".", "getAlignment", "(", ")", ",", "Nd", ".", "getAAInfo", "(", ")", ")", ";", "<BUGE>", "Ptr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "PtrVT", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "PtrVT", ")", ")", ";", "return", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "Hi", ",", "Ptr", ",", "MachinePointerInfo", "(", ")", ",", "<BUGS>", "Nd", ".", "isVolatile", "(", ")", ",", "Nd", ".", "isNonTemporal", "(", ")", ",", "std", "::", "min", "(", "Nd", ".", "getAlignment", "(", ")", ",", "<NUM_LIT>", "U", ")", ",", "Nd", ".", "getAAInfo", "(", ")", ")", ";", "<BUGE>", "}", "SDValue", "MipsSETargetLowering", "::", "lowerMulDiv", "(", "SDValue", "Op", ",", "unsigned", "NewOpc", "," ]
GCC	mn10300	CPP	stmt_completion	MPU	4,326	[ "timings", "%", "<NUM_LIT>", ")", ";" ]	[ "rtx", "dep_set", ";", "int", "timings", ";", "if", "(", "!", "TARGET_AM33", ")", "return", "<NUM_LIT>", ";", "insn_set", "=", "single_set", "(", "insn", ")", ";", "if", "(", "!", "insn_set", ")", "return", "cost", ";", "dep_set", "=", "single_set", "(", "dep", ")", ";", "if", "(", "!", "dep_set", ")", "return", "cost", ";", "if", "(", "mn10300_tune_cpu", "==", "PROCESSOR_AM34", "&&", "set_is_load_p", "(", "dep_set", ")", "&&", "set_is_store_p", "(", "insn_set", ")", ")", "cost", "+=", "<NUM_LIT>", ";", "else", "if", "(", "mn10300_tune_cpu", "==", "PROCESSOR_AM34", "&&", "!", "set_is_store_p", "(", "insn_set", ")", "&&", "!", "JUMP_P", "(", "insn", ")", "&&", "GET_MODE_CLASS", "(", "GET_MODE", "(", "SET_SRC", "(", "dep_set", ")", ")", ")", "==", "MODE_FLOAT", "&&", "GET_MODE_CLASS", "(", "GET_MODE", "(", "SET_SRC", "(", "insn_set", ")", ")", ")", "==", "MODE_FLOAT", ")", "cost", "+=", "<NUM_LIT>", ";", "if", "(", "!", "TARGET_AM33_2", ")", "return", "cost", ";", "if", "(", "REG_NOTE_KIND", "(", "link", ")", "==", "<NUM_LIT>", ")", "return", "cost", ";", "if", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "SET_SRC", "(", "dep_set", ")", ")", ")", "!=", "MODE_FLOAT", ")", "return", "cost", ";", "if", "(", "!", "set_is_load_p", "(", "insn_set", ")", "&&", "!", "set_is_store_p", "(", "insn_set", ")", ")", "return", "cost", ";", "if", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "SET_SRC", "(", "insn_set", ")", ")", ")", "!=", "MODE_INT", ")", "return", "cost", ";", "timings", "=", "get_attr_timings", "(", "insn", ")", ";", "return", "timings", "<", "<NUM_LIT>", "?", "(", "timings", "%", "<NUM_LIT>", ")", ":", "(" ]
GCC	nds32	MD	next_suggestion	CPU	4,327	[ ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "unspec_volatile", ":", "SI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VOLATILE_TNEZ", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
LLVM	ARM	TD	next_suggestion	CPU	4,328	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "addr", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "addr", "{", "<NUM_LIT>", "}", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	4,329	[ "SDValue", "StackSlot", "=", "DAG", ".", "getFrameIndex", "(", "SSFI", ",", "PtrVT", ")", ";" ]	[ "}", "else", "{", "MMO", "=", "cast", "<", "LoadSDNode", ">", "(", "StackSlot", ")", "->", "getMemOperand", "(", ")", ";", "StackSlot", "=", "StackSlot", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "StackSlot", ",", "DAG", ".", "getValueType", "(", "SrcVT", ")", "}", ";", "SDValue", "Result", "=", "DAG", ".", "getMemIntrinsicNode", "(", "useSSE", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "Tys", ",", "Ops", ",", "SrcVT", ",", "MMO", ")", ";", "if", "(", "useSSE", ")", "{", "Chain", "=", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "InFlag", "=", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "unsigned", "SSFISize", "=", "Op", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "int", "SSFI", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateStackObject", "(", "SSFISize", ",", "SSFISize", ",", "false", ")", ";", "auto", "PtrVT", "=", "getPointerTy", "(", "MF", ".", "getDataLayout", "(", ")", ")", ";" ]
GCC	i386	CPP	stmt_completion	CPU	4,330	[ ")", ";" ]	[ "mem", "=", "XEXP", "(", "set", ",", "opnum", ")", ";", "while", "(", "SUBREG_P", "(", "mem", ")", ")", "mem", "=", "SUBREG_REG", "(", "mem", ")", ";", "gcc_assert", "(", "MEM_P", "(", "mem", ")", ")", ";", "return", "volatile_ok", "\|\|", "!", "MEM_VOLATILE_P", "(", "mem" ]
GCC	bfin	MD	stmt_completion	DSP	4,331	[ ")", ")", ")", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ss_truncate", ":", "SI", "(", "ss_plus", ":", "PDI", "(", "match_operand", ":", "PDI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "PDI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>" ]
LLVM	ARM	TD	stmt_completion	CPU	4,332	[ "<STR_LIT>", ";" ]	[ "class", "N3VW", "<", "bit", "op24", ",", "bit", "op23", ",", "bits", "<", "<NUM_LIT>", ">", "op21_20", ",", "bits", "<", "<NUM_LIT>", ">", "op11_8", ",", "bit", "op4", ",", "string", "OpcodeStr", ",", "string", "Dt", ",", "ValueType", "TyQ", ",", "ValueType", "TyD", ",", "SDNode", "OpNode", ",", "SDNode", "ExtOp", ",", "bit", "Commutable", ">", ":", "N3V", "<", "op24", ",", "op23", ",", "op21_20", ",", "op11_8", ",", "<NUM_LIT>", ",", "op4", ",", "(", "outs", "QPR", ":", "$", "Vd", ")", ",", "(", "ins", "QPR", ":", "$", "Vn", ",", "DPR", ":", "$", "Vm", ")", ",", "N3RegFrm", ",", "IIC_VSUBiD", ",", "OpcodeStr", ",", "Dt", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "QPR", ":", "$", "Vd", ",", "(", "OpNode", "(", "TyQ", "QPR", ":", "$", "Vn", ")", ",", "(", "TyQ", "(", "ExtOp", "(", "TyD", "DPR", ":", "$", "Vm", ")", ")", ")", ")", ")", "]", ">", "{", "let", "TwoOperandAliasConstraint", "=" ]
LLVM	AArch64	CPP	stmt_completion	CPU	4,333	[ ":" ]	[ "default", ":", "return", "false", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>" ]
LLVM	ARM64	CPP	stmt_completion	CPU	4,334	[ "return", "false", ";" ]	[ "unsigned", "EltSz", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "EltSz", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "BlockElts", "=", "M", "[", "<NUM_LIT>", "]", "+", "<NUM_LIT>", ";", "if", "(", "M", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", ")", "BlockElts", "=", "BlockSize", "/", "EltSz", ";", "if", "(", "BlockSize", "<=", "EltSz", "\|\|", "BlockSize", "!=", "BlockElts", "*", "EltSz", ")" ]
LLVM	ARM	CPP	next_suggestion	CPU	4,335	[ "if", "(", "OffsetWidth", "==", "<NUM_LIT>", ")", "{" ]	[ "const", "MachineJumpTableInfo", "", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "unsigned", "OffsetWidth", "=", "<NUM_LIT>", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "ARM", "::", "t2TBB_JT", ")", "{", "OffsetWidth", "=", "<NUM_LIT>", ";", "OutStreamer", ".", "EmitDataRegion", "(", "MCDR_DataRegionJT8", ")", ";", "}", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "ARM", "::", "t2TBH_JT", ")", "{", "OffsetWidth", "=", "<NUM_LIT>", ";", "OutStreamer", ".", "EmitDataRegion", "(", "MCDR_DataRegionJT16", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "JTBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineBasicBlock", "", "MBB", "=", "JTBBs", "[", "i", "]", ";", "const", "MCExpr", "", "MBBSymbolExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ";" ]
LLVM	AArch64	CPP	program_repair	CPU	4,336	[ "<FIXS>", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "<FIXE>", "<FIXS>", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "<FIXE>", "<FIXS>", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "<FIXE>" ]	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "<BUGS>", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "<BUGE>", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "<BUGS>", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "<BUGE>", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "<BUGS>", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "<BUGE>", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "DecodeGPR32RegisterClass", "(", "Inst", ",", "Rt", ",", "Addr", ",", "Decoder", ")", ";", "break", ";" ]
GCC	aarch64	CPP	next_suggestion	CPU	4,337	[ "}" ]	[ "vcvt_n_f64_u64", "(", "uint64x1_t", "_", "_", "a", ",", "const", "int", "_", "_", "b", ")", "{", "return", "(", "float64x1_t", ")", "{", "_", "_", "builtin_aarch64_ucvtfdi_sus", "(", "vget_lane_u64", "(", "_", "_", "a", ",", "<NUM_LIT>", ")", ",", "_", "_", "b", ")", "}", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	4,338	[ "let", "isCodeGenOnly", "=", "<NUM_LIT>", ";" ]	[ "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPseudo", "=", "<NUM_LIT>", ";" ]
GCC	aarch64	CPP	code_generation	CPU	4,339	[ "static", "int", "aarch64_unspec_may_trap_p", "(", "const_rtx", "x", ",", "unsigned", "flags", ")", "{", "switch", "(", "XINT", "(", "x", ",", "<NUM_LIT>", ")", ")", "{", "case", "UNSPEC_GOTSMALLPIC", ":", "case", "UNSPEC_GOTSMALLPIC28K", ":", "case", "UNSPEC_GOTTINYPIC", ":", "return", "<NUM_LIT>", ";", "default", ":", "break", ";", "}", "return", "default_unspec_may_trap_p", "(", "x", ",", "flags", ")", ";", "}" ]	[ "Implement", "TARGET_UNSPEC_MAY_TRAP_P", "." ]
LLVM	Patmos	CPP	stmt_completion	VLIW	4,340	[ ")", ";" ]	[ "static", "MCStreamer", "", "createPatmosMCAsmStreamer", "(", "MCContext", "&", "Ctx", ",", "formatted_raw_ostream", "&", "OS", ",", "bool", "isVerboseAsm", ",", "bool", "useLoc", ",", "bool", "useCFI", ",", "bool", "useDwarfDirectory", ",", "MCInstPrinter", "", "InstPrint", ",", "MCCodeEmitter", "", "CE", ",", "MCAsmBackend", "", "TAB", ",", "bool", "ShowInst", ")", "{", "PatmosTargetStreamer", "*", "S", "=", "new", "PatmosTargetAsmStreamer", "(", "OS" ]
LLVM	ARM	CPP	code_generation	CPU	4,341	[ "BitVector", "ARMBaseRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "ARMSubtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ";", "const", "ARMFrameLowering", "", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "markSuperRegs", "(", "Reserved", ",", "ARM", "::", "SP", ")", ";", "markSuperRegs", "(", "Reserved", ",", "ARM", "::", "PC", ")", ";", "markSuperRegs", "(", "Reserved", ",", "ARM", "::", "FPSCR", ")", ";", "markSuperRegs", "(", "Reserved", ",", "ARM", "::", "APSR_NZCV", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", "\|\|", "STI", ".", "isTargetDarwin", "(", ")", ")", "markSuperRegs", "(", "Reserved", ",", "getFramePointerReg", "(", "STI", ")", ")", ";", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "markSuperRegs", "(", "Reserved", ",", "BasePtr", ")", ";", "for", "(", "size_t", "R", "=", "<NUM_LIT>", ";", "R", "<", "ARM", "::", "GPRRegClass", ".", "getNumRegs", "(", ")", ";", "++", "R", ")", "{", "if", "(", "STI", ".", "isGPRegisterReserved", "(", "R", ")", ")", "{", "markSuperRegs", "(", "Reserved", ",", "ARM", "::", "R0", "+", "R", ")", ";", "}", "}", "if", "(", "!", "STI", ".", "hasD32", "(", ")", ")", "{", "static_assert", "(", "ARM", "::", "D31", "==", "ARM", "::", "D16", "+", "<NUM_LIT>", ",", "<STR_LIT>", "Register list not consecutive!", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "R", "=", "<NUM_LIT>", ";", "R", "<", "<NUM_LIT>", ";", "++", "R", ")", "markSuperRegs", "(", "Reserved", ",", "ARM", "::", "D16", "+", "R", ")", ";", "}", "const", "TargetRegisterClass", "&", "RC", "=", "ARM", "::", "GPRPairRegClass", ";", "for", "(", "unsigned", "Reg", ":", "RC", ")", "for", "(", "MCSubRegIterator", "SI", "(", "Reg", ",", "this", ")", ";", "SI", ".", "isValid", "(", ")", ";", "++", "SI", ")", "if", "(", "Reserved", ".", "test", "(", "", "SI", ")", ")", "markSuperRegs", "(", "Reserved", ",", "Reg", ")", ";", "markSuperRegs", "(", "Reserved", ",", "ARM", "::", "ZR", ")", ";", "assert", "(", "checkAllSuperRegsMarked", "(", "Reserved", ")", ")", ";", "return", "Reserved", ";", "}" ]	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "at", "all", "times", ",", "e.g", "." ]
GCC	arm	MD	stmt_completion	CPU	4,342	[ "<STR_LIT>", ")", ")" ]	[ "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]
GCC	i386	CPP	next_suggestion	CPU	4,343	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m512d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_unpackhi_pd", "(", "_", "_", "m512d", "_", "_", "A", ",", "_", "_", "m512d", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m512d", ")", "_", "_", "builtin_ia32_unpckhpd512_mask", "(", "(", "_", "_", "v8df", ")", "_", "_", "A", ",", "(", "_", "_", "v8df", ")", "_", "_", "B", ",", "(", "_", "_", "v8df", ")", "_", "mm512_undefined_pd", "(", ")", ",", "(", "_", "_", "mmask8", ")", "-", "<NUM_LIT>", ")", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	4,344	[ ")", "const", "{" ]	[ "bool", "hasNoDomainDelayShuffle", "(" ]
LLVM	DLX	CPP	next_suggestion	CPU	4,345	[ "}" ]	[ "bool", "isBrTarget", "(", ")", "{", "return", "isBrImm", "(", ")", "\|\|", "isToken", "(", ")", ";" ]
GCC	i386	MD	stmt_completion	CPU	4,346	[ "<STR_LIT>", ")", ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "match_code" ]
LLVM	ARM	CPP	stmt_completion	CPU	4,347	[ "(", ")", "const", "{" ]	[ "virtual", "const", "char", "*", "getPassName" ]
LLVM	AVR	CPP	next_suggestion	MPU	4,348	[ "UseIntegratedAssembler", "=", "true", ";" ]	[ "PrivateGlobalPrefix", "=", "<STR_LIT>", ".L", "<STR_LIT>", ";", "UsesELFSectionDirectiveForBSS", "=", "true", ";" ]
LLVM	X86	CPP	program_repair	CPU	4,349	[ "<FIXS>", "Mask", "=", "getZeroVector", "(", "MVT", "::", "v4i32", ",", "DAG", ")", ";", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "SmallVector", "SDOperand", ",", "<NUM_LIT>", ">", "MaskVec", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", ";", "++", "i", ")", "if", "(", "i", "==", "Idx", ")", "MaskVec", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "NumElems", ",", "EVT", ")", ")", ";", "elseMaskVec", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "i", ",", "EVT", ")", ")", ";", "<FIXE>" ]	[ "}", "V1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BIT_CONVERT", ",", "MVT", "::", "v4i32", ",", "V1", ")", ";", "<BUGS>", "MVT", "::", "ValueType", "MaskVT", "=", "MVT", "::", "getIntVectorWithNumElements", "(", "<NUM_LIT>", ")", ";", "Mask", "=", "getZeroVector", "(", "MaskVT", ",", "DAG", ")", ";", "<BUGE>", "SDOperand", "Shuffle", "=", "DAG", ".", "getNode", "(", "ISD", "::", "VECTOR_SHUFFLE", ",", "MVT", "::", "v4i32", ",", "V1", ",", "DAG", ".", "getNode", "(", "ISD", "::", "UNDEF", ",", "MVT", "::", "v4i32", ")", ",", "Mask", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "BIT_CONVERT", ",", "VT", ",", "Shuffle", ")", ";", "}", "<BUGS>", "<BUGE>", "static", "SDOperand", "getShuffleVectorZeroOrUndef", "(", "SDOperand", "V2", ",", "MVT", "::", "ValueType", "VT", ",", "unsigned", "NumElems", ",", "unsigned", "Idx", ",", "bool", "isZero", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDOperand", "V1", "=", "isZero", "?", "getZeroVector", "(", "VT", ",", "DAG", ")", ":", "DAG", ".", "getNode", "(", "ISD", "::", "UNDEF", ",", "VT", ")", ";", "MVT", "::", "ValueType", "MaskVT", "=", "MVT", "::", "getIntVectorWithNumElements", "(", "NumElems", ")", ";", "MVT", "::", "ValueType", "EVT", "=", "MVT", "::", "getVectorElementType", "(", "MaskVT", ")", ";", "<BUGS>", "SDOperand", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "EVT", ")", ";", "SmallVector", "SDOperand", ",", "<NUM_LIT>", ">", "MaskVec", "(", "NumElems", ",", "Zero", ")", ";", "MaskVec", "[", "Idx", "]", "=", "DAG", ".", "getConstant", "(", "NumElems", ",", "EVT", ")", ";", "<BUGE>", "SDOperand", "Mask", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_VECTOR", ",", "MaskVT", ",", "&", "MaskVec", "[", "<NUM_LIT>", "]", ",", "MaskVec", ".", "size", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "VECTOR_SHUFFLE", ",", "VT", ",", "V1", ",", "V2", ",", "Mask", ")", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	4,350	[ ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Undef", ")", ";" ]	[ "if", "(", "X86", "::", "VR128RegClass", ".", "contains", "(", "Reg", ")", ")", "{", "bool", "HasAVX", "=", "TM", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ".", "hasAVX", "(", ")", ";", "unsigned", "Opc", "=", "HasAVX", "?", "X86", "::", "VXORPSrr", ":", "X86", "::", "XORPSrr", ";", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg" ]
LLVM	ARM	TD	stmt_completion	CPU	4,351	[ ">", ";" ]	[ "def", "VST2LNd32Pseudo_UPD", ":", "VSTQLNWBPseudo", "<", "IIC_VST2lnu", ">", ",", "Sched", "<", "[", "WriteVST1", "]" ]
LLVM	Hexagon	TD	next_suggestion	DSP	4,352	[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicateLate", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "LC0", ",", "P3", ",", "SA0", ",", "USR", "]", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	4,353	[ ")", ",", "DstVT", ",", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getBitcast", "(", "DstVT", ",", "RHS", ")", ")", ";" ]	[ "static", "SDValue", "combineCastedMaskArithmetic", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "X86Subtarget", "&", "Subtarget", ")", "{", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "BITCAST", "&&", "<STR_LIT>", "Expected a bitcast", "<STR_LIT>", ")", ";", "if", "(", "!", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "hasAVX512", "(", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "DstVT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "SrcVT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "!", "Op", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "AND", "&&", "Op", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "OR", "&&", "Op", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "XOR", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "(", "SrcVT", ".", "isVector", "(", ")", "&&", "SrcVT", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "i1", "&&", "DstVT", ".", "isScalarInteger", "(", ")", ")", "&&", "!", "(", "DstVT", ".", "isVector", "(", ")", "&&", "DstVT", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "i1", "&&", "SrcVT", ".", "isScalarInteger", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "LHS", ".", "hasOneUse", "(", ")", "&&", "LHS", ".", "getOpcode", "(", ")", "==", "ISD", "::", "BITCAST", "&&", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "DstVT", ")", "return", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "SDLoc", "(", "N" ]
GCC	alpha	MD	next_suggestion	MPU	4,354	[ "}", ")" ]	[ "{", "operands", "[", "<NUM_LIT>", "]", "=", "gen_lowpart", "(", "V8QImode", ",", "operands", "[", "<NUM_LIT>", "]", ")", "operands", "[", "<NUM_LIT>", "]", "=", "gen_lowpart", "(", "V2SImode", ",", "operands", "[", "<NUM_LIT>", "]", ")", "operands", "[", "<NUM_LIT>", "]", "=", "CONST0_RTX", "(", "V2QImode", ")", "operands", "[", "<NUM_LIT>", "]", "=", "CONST0_RTX", "(", "V4QImode", ")" ]
LLVM	Hexagon	TD	stmt_completion	DSP	4,355	[ "<NUM_LIT>", ";" ]	[ "def", "A4_psxtbt", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_2op", ">", ",", "Enc_fb6577", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=" ]
GCC	aarch64	CPP	next_suggestion	CPU	4,356	[ "case", "E_QImode", ":" ]	[ "return", "V2DFmode", ";", "case", "E_SFmode", ":", "return", "V4SFmode", ";", "case", "E_HFmode", ":", "return", "V8HFmode", ";", "case", "E_SImode", ":", "return", "V4SImode", ";", "case", "E_HImode", ":", "return", "V8HImode", ";", "case", "E_QImode", ":", "return", "V16QImode", ";", "case", "E_DImode", ":", "return", "V2DImode", ";", "default", ":", "break", ";", "}", "else", "switch", "(", "mode", ")", "{", "case", "E_SFmode", ":", "return", "V2SFmode", ";", "case", "E_HFmode", ":", "return", "V4HFmode", ";", "case", "E_SImode", ":", "return", "V2SImode", ";", "case", "E_HImode", ":", "return", "V4HImode", ";" ]
GCC	i386	MD	program_repair	CPU	4,357	[ "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "<FIXE>" ]	[ "switch", "(", "get_attr_mode", "(", "insn", ")", ")", "{", "case", "MODE_V4SF", ":", "<BUGS>", "return", "<STR_LIT>", "<BUGE>", "case", "MODE_V2DF", ":", "if", "(", "TARGET_SSE_PACKED_SINGLE_INSN_OPTIMAL", ")", "<BUGS>", "return", "<STR_LIT>", "<BUGE>", "else", "<BUGS>", "return", "<STR_LIT>", "<BUGE>", "case", "MODE_TI", ":", "if", "(", "TARGET_SSE_PACKED_SINGLE_INSN_OPTIMAL", ")", "<BUGS>", "return", "<STR_LIT>", "<BUGE>", "else", "<BUGS>", "return", "<STR_LIT>", "<BUGE>", "default", ":", "gcc_unreachable", "(", ")", "}" ]
GCC	i386	CPP	program_repair	CPU	4,358	[ "<FIXS>", "p", "=", "<STR_LIT>", "%Z2\\t%2", "<STR_LIT>", ";", "<FIXE>" ]	[ "if", "(", "MEM_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "<BUGS>", "p", "=", "<STR_LIT>", "%z2\\t%2", "<STR_LIT>", ";", "<BUGE>", "break", ";", "}" ]
LLVM	AArch64	TD	stmt_completion	CPU	4,359	[ "<NUM_LIT>", "}", "=", "target", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rt", ";", "bits", "<", "<NUM_LIT>", ">", "target", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]
LLVM	XCore	CPP	stmt_completion	MPU	4,360	[ "dl", ")", ")", ";" ]	[ "SDValue", "VAListPtr", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "PtrVT", "=", "VAListPtr", ".", "getValueType", "(", ")", ";", "const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "SDLoc", "dl", "(", "Node", ")", ";", "SDValue", "VAList", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "InChain", ",", "VAListPtr", ",", "MachinePointerInfo", "(", "SV", ")", ")", ";", "SDValue", "nextPtr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "PtrVT", ",", "VAList", ",", "DAG", ".", "getIntPtrConstant", "(", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", "," ]
GCC	i386	MD	stmt_completion	CPU	4,361	[ ")", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	AArch64	TD	next_suggestion	CPU	4,362	[ "let", "Predicates", "=", "[", "HasFullFP16", "]", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	4,363	[ "}" ]	[ "bool", "PPCTargetLowering", "::", "isTruncateFree", "(", "EVT", "VT1", ",", "EVT", "VT2", ")", "const", "{", "if", "(", "!", "VT1", ".", "isInteger", "(", ")", "\|\|", "!", "VT2", ".", "isInteger", "(", ")", ")", "return", "false", ";", "unsigned", "NumBits1", "=", "VT1", ".", "getSizeInBits", "(", ")", ";", "unsigned", "NumBits2", "=", "VT2", ".", "getSizeInBits", "(", ")", ";", "return", "NumBits1", "==", "<NUM_LIT>", "&&", "NumBits2", "==", "<NUM_LIT>", ";" ]
LLVM	ARM	TD	stmt_completion	CPU	4,364	[ "<STR_LIT>", ",", "?", ">", ";" ]	[ "def", "MVE_v8i16", ":", "MVEVectorVTInfo", "<", "v8i16", ",", "v4i32", ",", "v8i1", ",", "v4i1", ",", "<NUM_LIT>", "," ]
LLVM	AArch64	TD	stmt_completion	CPU	4,365	[ ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ">", ";" ]	[ "def", "v8i8", ":", "BaseSIMDVectorLShiftLongBySize", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "V64" ]
LLVM	X86	CPP	stmt_completion	CPU	4,366	[ ".", "HandlerArray", ")", "{" ]	[ "const", "Function", "", "Fn", "=", "MF", ".", "getFunction", "(", ")", ";", "if", "(", "!", "STI", ".", "is64Bit", "(", ")", "\|\|", "!", "MF", ".", "hasEHFunclets", "(", ")", "\|\|", "classifyEHPersonality", "(", "Fn", "->", "getPersonalityFn", "(", ")", ")", "!=", "EHPersonality", "::", "MSVC_CXX", ")", "return", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "WinEHFuncInfo", "&", "EHInfo", "=", "", "MF", ".", "getWinEHFuncInfo", "(", ")", ";", "int64_t", "MinFixedObjOffset", "=", "-", "SlotSize", ";", "for", "(", "int", "I", "=", "MFI", ".", "getObjectIndexBegin", "(", ")", ";", "I", "<", "<NUM_LIT>", ";", "++", "I", ")", "MinFixedObjOffset", "=", "std", "::", "min", "(", "MinFixedObjOffset", ",", "MFI", ".", "getObjectOffset", "(", "I", ")", ")", ";", "for", "(", "WinEHTryBlockMapEntry", "&", "TBME", ":", "EHInfo", ".", "TryBlockMap", ")", "{", "for", "(", "WinEHHandlerType", "&", "H", ":", "TBME" ]
GCC	stormy16	CPP	next_suggestion	CPU	4,367	[ "x", "&=", "<NUM_LIT>", ";" ]	[ "x", "^=", "x", ">>", "<NUM_LIT>", ";", "x", "^=", "x", ">>", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	4,368	[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]
LLVM	Mips	CPP	next_suggestion	CPU	4,369	[ "return", ";" ]	[ "const", "TargetRegisterClass", "", "RC", ";", "const", "MipsABIInfo", "&", "ABI", "=", "static_cast", "<", "const", "MipsTargetMachine", "&", ">", "(", "TM", ")", ".", "getABI", "(", ")", ";", "RC", "=", "(", "ABI", ".", "IsN64", "(", ")", ")", "?", "&", "Mips", "::", "GPR64RegClass", ":", "&", "Mips", "::", "GPR32RegClass", ";", "V0", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "V1", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "if", "(", "ABI", ".", "IsN64", "(", ")", ")", "{", "MF", ".", "getRegInfo", "(", ")", ".", "addLiveIn", "(", "Mips", "::", "T9_64", ")", ";", "MBB", ".", "addLiveIn", "(", "Mips", "::", "T9_64", ")", ";", "const", "GlobalValue", "", "FName", "=", "MF", ".", "getFunction", "(", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "Mips", "::", "LUi64", ")", ",", "V0", ")", ".", "addGlobalAddress", "(", "FName", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "Mips", "::", "DADDu", ")", ",", "V1", ")", ".", "addReg", "(", "V0", ")", ".", "addReg", "(", "Mips", "::", "T9_64", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "Mips", "::", "DADDiu", ")", ",", "GlobalBaseReg", ")", ".", "addReg", "(", "V1", ")", ".", "addGlobalAddress", "(", "FName", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", ";", "}", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "Static", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "Mips", "::", "LUi", ")", ",", "V0", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", "__gnu_local_gp", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "Mips", "::", "ADDiu", ")", ",", "GlobalBaseReg", ")", ".", "addReg", "(", "V0", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", "__gnu_local_gp", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", ";", "}", "MF", ".", "getRegInfo", "(", ")", ".", "addLiveIn", "(", "Mips", "::", "T9", ")", ";", "MBB", ".", "addLiveIn", "(", "Mips", "::", "T9", ")", ";", "if", "(", "ABI", ".", "IsN32", "(", ")", ")", "{", "const", "GlobalValue", "*", "FName", "=", "MF", ".", "getFunction", "(", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "Mips", "::", "LUi", ")", ",", "V0", ")", ".", "addGlobalAddress", "(", "FName", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "Mips", "::", "ADDu", ")", ",", "V1", ")", ".", "addReg", "(", "V0", ")", ".", "addReg", "(", "Mips", "::", "T9", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "Mips", "::", "ADDiu", ")", ",", "GlobalBaseReg", ")", ".", "addReg", "(", "V1", ")", ".", "addGlobalAddress", "(", "FName", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	4,370	[ "return", "false", ";" ]	[ "return", "false", ";", "}", "else", "if", "(", "IDVal", ".", "startswith", "(", "<STR_LIT>", ".intel_syntax", "<STR_LIT>", ")", ")", "{", "getParser", "(", ")", ".", "setAssemblerDialect", "(", "<NUM_LIT>", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", "==", "<STR_LIT>", "noprefix", "<STR_LIT>", ")", "Parser", ".", "Lex", "(", ")", ";", "else", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", "==", "<STR_LIT>", "prefix", "<STR_LIT>", ")", "return", "Error", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "'.intel_syntax prefix' is not ", "<STR_LIT>", "<STR_LIT>", "supported: registers must not have ", "<STR_LIT>", "<STR_LIT>", "a '%' prefix in .intel_syntax", "<STR_LIT>", ")", ";", "}" ]
GCC	arm	CPP	code_generation	CPU	4,371	[ "static", "bool", "arm_block_set_aligned_non_vect", "(", "rtx", "dstbase", ",", "unsigned", "HOST_WIDE_INT", "length", ",", "unsigned", "HOST_WIDE_INT", "value", ",", "unsigned", "HOST_WIDE_INT", "align", ")", "{", "unsigned", "int", "i", ";", "rtx", "dst", ",", "addr", ",", "mem", ";", "rtx", "val_exp", ",", "val_reg", ",", "reg", ";", "unsigned", "HOST_WIDE_INT", "v", ";", "bool", "use_strd_p", ";", "use_strd_p", "=", "(", "length", ">=", "<NUM_LIT>", "", "UNITS_PER_WORD", "&&", "(", "align", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "TARGET_LDRD", "&&", "current_tune", "->", "prefer_ldrd_strd", ")", ";", "v", "=", "(", "value", "\|", "(", "value", "<<", "<NUM_LIT>", ")", "\|", "(", "value", "<<", "<NUM_LIT>", ")", "\|", "(", "value", "<<", "<NUM_LIT>", ")", ")", ";", "if", "(", "length", "<", "UNITS_PER_WORD", ")", "v", "&=", "(", "<NUM_LIT>", ">>", "(", "UNITS_PER_WORD", "-", "length", ")", "", "BITS_PER_UNIT", ")", ";", "if", "(", "use_strd_p", ")", "v", "\|=", "(", "v", "<<", "BITS_PER_WORD", ")", ";", "else", "v", "=", "sext_hwi", "(", "v", ",", "BITS_PER_WORD", ")", ";", "val_exp", "=", "GEN_INT", "(", "v", ")", ";", "if", "(", "!", "arm_block_set_non_vect_profit_p", "(", "val_exp", ",", "length", ",", "align", ",", "false", ",", "use_strd_p", ")", ")", "{", "if", "(", "!", "use_strd_p", ")", "return", "false", ";", "v", "=", "(", "v", ">>", "BITS_PER_WORD", ")", ";", "v", "=", "sext_hwi", "(", "v", ",", "BITS_PER_WORD", ")", ";", "val_exp", "=", "GEN_INT", "(", "v", ")", ";", "use_strd_p", "=", "false", ";", "if", "(", "!", "arm_block_set_non_vect_profit_p", "(", "val_exp", ",", "length", ",", "align", ",", "false", ",", "use_strd_p", ")", ")", "return", "false", ";", "}", "i", "=", "<NUM_LIT>", ";", "dst", "=", "copy_addr_to_reg", "(", "XEXP", "(", "dstbase", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "use_strd_p", ")", "{", "val_reg", "=", "force_reg", "(", "DImode", ",", "val_exp", ")", ";", "reg", "=", "val_reg", ";", "for", "(", ";", "(", "i", "+", "<NUM_LIT>", "<=", "length", ")", ";", "i", "+=", "<NUM_LIT>", ")", "{", "addr", "=", "plus_constant", "(", "Pmode", ",", "dst", ",", "i", ")", ";", "mem", "=", "adjust_automodify_address", "(", "dstbase", ",", "DImode", ",", "addr", ",", "i", ")", ";", "emit_move_insn", "(", "mem", ",", "reg", ")", ";", "}", "}", "else", "val_reg", "=", "force_reg", "(", "SImode", ",", "val_exp", ")", ";", "reg", "=", "(", "use_strd_p", "?", "gen_lowpart", "(", "SImode", ",", "val_reg", ")", ":", "val_reg", ")", ";", "for", "(", ";", "(", "i", "+", "<NUM_LIT>", "<=", "length", ")", ";", "i", "+=", "<NUM_LIT>", ")", "{", "addr", "=", "plus_constant", "(", "Pmode", ",", "dst", ",", "i", ")", ";", "mem", "=", "adjust_automodify_address", "(", "dstbase", ",", "SImode", ",", "addr", ",", "i", ")", ";", "if", "(", "(", "align", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "emit_move_insn", "(", "mem", ",", "reg", ")", ";", "else", "emit_insn", "(", "gen_unaligned_storesi", "(", "mem", ",", "reg", ")", ")", ";", "}", "if", "(", "unaligned_access", "&&", "i", ">", "<NUM_LIT>", "&&", "(", "i", "+", "<NUM_LIT>", ")", "==", "length", ")", "{", "addr", "=", "plus_constant", "(", "Pmode", ",", "dst", ",", "i", "-", "<NUM_LIT>", ")", ";", "mem", "=", "adjust_automodify_address", "(", "dstbase", ",", "SImode", ",", "addr", ",", "i", "-", "<NUM_LIT>", ")", ";", "if", "(", "(", "align", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "set_mem_align", "(", "mem", ",", "BITS_PER_UNIT", ")", ";", "emit_insn", "(", "gen_unaligned_storesi", "(", "mem", ",", "reg", ")", ")", ";", "return", "true", ";", "}", "if", "(", "i", "+", "<NUM_LIT>", "<=", "length", ")", "{", "reg", "=", "gen_lowpart", "(", "HImode", ",", "val_reg", ")", ";", "addr", "=", "plus_constant", "(", "Pmode", ",", "dst", ",", "i", ")", ";", "mem", "=", "adjust_automodify_address", "(", "dstbase", ",", "HImode", ",", "addr", ",", "i", ")", ";", "if", "(", "(", "align", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "emit_move_insn", "(", "mem", ",", "reg", ")", ";", "else", "emit_insn", "(", "gen_unaligned_storehi", "(", "mem", ",", "reg", ")", ")", ";", "i", "+=", "<NUM_LIT>", ";", "}", "if", "(", "i", "+", "<NUM_LIT>", "==", "length", ")", "{", "reg", "=", "gen_lowpart", "(", "QImode", ",", "val_reg", ")", ";", "addr", "=", "plus_constant", "(", "Pmode", ",", "dst", ",", "i", ")", ";", "mem", "=", "adjust_automodify_address", "(", "dstbase", ",", "QImode", ",", "addr", ",", "i", ")", ";", "emit_move_insn", "(", "mem", ",", "reg", ")", ";", "}", "return", "true", ";", "}" ]	[ "Set", "a", "block", "of", "memory", "using", "plain", "strd/str/strh/strb", "instructions", ",", "to", "permit", "unaligned", "copies", "on", "processors", "which", "support", "unaligned", "semantics", "for", "those", "instructions", ".", "We", "fill", "the", "first", "LENGTH", "bytes", "of", "the", "memory", "area", "starting", "from", "DSTBASE", "with", "byte", "constant", "VALUE", ".", "ALIGN", "is", "the", "alignment", "requirement", "of", "memory", "." ]
LLVM	AArch64	CPP	stmt_completion	CPU	4,372	[ "getLoc", "(", ")", ",", "getContext", "(", ")", ")", ")", ";" ]	[ "auto", "Pat", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "TokE", ".", "getString", "(", ")", ")", ";", "if", "(", "!", "Pat", ")", "return", "MatchOperand_NoMatch", ";", "Lex", "(", ")", ";", "Pattern", "=", "Pat", "->", "Encoding", ";", "assert", "(", "Pattern", ">=", "<NUM_LIT>", "&&", "Pattern", "<", "<NUM_LIT>", ")", ";", "}", "Operands", ".", "push_back", "(", "AArch64Operand", "::", "CreateImm", "(", "MCConstantExpr", "::", "create", "(", "Pattern", ",", "getContext", "(", ")", ")", ",", "SS", "," ]
LLVM	SystemZ	TD	program_repair	CPU	4,373	[ "<FIXS>", "def", "SDT_ZBRCCMask", ":", "SDTypeProfile", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<FIXE>", "<FIXS>", "SDTCisVT", "<NUM_LIT>", ",", "i8", ">", ",", "SDTCisVT", "<NUM_LIT>", ",", "OtherVT", ">", "]", ">", ";", "def", "SDT_ZSelectCCMask", ":", "SDTypeProfile", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<FIXE>", "<FIXS>", "SDTCisVT", "<NUM_LIT>", ",", "i8", ">", ",", "SDTCisVT", "<NUM_LIT>", ",", "i8", ">", "]", ">", ";", "<FIXE>" ]	[ "SDTCisVT", "<NUM_LIT>", ",", "i64", ">", "]", ">", ";", "def", "SDT_ZCall", ":", "SDTypeProfile", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "[", "SDTCisPtrTy", "<NUM_LIT>", ">", "]", ">", ";", "def", "SDT_ZCmp", ":", "SDTypeProfile", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "[", "SDTCisSameAs", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "]", ">", ";", "<BUGS>", "def", "SDT_ZBRCCMask", ":", "SDTypeProfile", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<BUGE>", "[", "SDTCisVT", "<NUM_LIT>", ",", "i8", ">", ",", "<BUGS>", "SDTCisVT", "<NUM_LIT>", ",", "OtherVT", ">", "]", ">", ";", "def", "SDT_ZSelectCCMask", ":", "SDTypeProfile", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<BUGE>", "[", "SDTCisSameAs", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ",", "SDTCisSameAs", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ",", "<BUGS>", "SDTCisVT", "<NUM_LIT>", ",", "i8", ">", "]", ">", ";", "<BUGE>", "def", "SDT_ZWrapPtr", ":", "SDTypeProfile", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "[", "SDTCisSameAs", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ",", "SDTCisPtrTy", "<NUM_LIT>", ">", "]", ">", ";" ]
LLVM	CellSPU	TD	next_suggestion	MPU	4,374	[ "}" ]	[ "if", "(", "N", "-", ">", "getValueType", "(", "<NUM_LIT>", ")", "=", "=", "MVT", ":", ":", "i32", ")", "{", "uint32_t", "val", "=", "uint32_t", "(", "N", "-", ">", "getZExtValue", "(", ")", ")", ";", "return", "(", "(", "val", "&", "<NUM_LIT>", ")", "=", "=", "val", ")", ";", "}", "else", "if", "(", "N", "-", ">", "getValueType", "(", "<NUM_LIT>", ")", "=", "=", "MVT", ":", ":", "i64", ")", "{", "uint64_t", "val", "=", "N", "-", ">", "getZExtValue", "(", ")", ";", "return", "(", "(", "val", "&", "<NUM_LIT>", ")", "=", "=", "val", ")", ";" ]
LLVM	AArch64	CPP	next_suggestion	CPU	4,375	[ "}" ]	[ "assert", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO", ".", "isUse", "(", ")", ")", "UseMI", ".", "add", "(", "MO", ")", ";", "else", "DefMI", ".", "add", "(", "MO", ")", ";" ]
GCC	i386	MD	stmt_completion	CPU	4,376	[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand" ]
GCC	arm	MD	stmt_completion	CPU	4,377	[ ")", "]" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "OI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "OI", "[", "(", "match_operand", ":", "OI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "VDX", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "UNSPEC_VSTRUCTDUMMY", ")", "]", "UNSPEC_VLD4", ")" ]
GCC	i386	MD	stmt_completion	CPU	4,378	[ ")", ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	rs6000	MD	next_suggestion	CPU	4,379	[ "(", "unspec", ":", "VI", "[", "(", "match_dup", "<NUM_LIT>", ")" ]	[ "(", "match_operand", ":", "VI", "<NUM_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_NEZ_P", ")", "]", "UNSPEC_PREDICATE", ")", ")", "(", "set", "(", "match_operand", ":", "VI", "<NUM_LIT>", "<STR_LIT>", ")" ]
LLVM	Hexagon	TD	stmt_completion	DSP	4,380	[ "<NUM_LIT>", ";" ]	[ "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPseudo", "=" ]
LLVM	Hexagon	TD	stmt_completion	DSP	4,381	[ "-", "<NUM_LIT>", "}", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rs16", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs16", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "n1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>" ]
GCC	loongarch	CPP	next_suggestion	CPU	4,382	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "m128i", "_", "_", "lsx_vmaddwod_q_du_d", "(", "_", "_", "m128i", "_", "<NUM_LIT>", ",", "_", "_", "m128i", "_", "<NUM_LIT>", ",", "_", "_", "m128i", "_", "<NUM_LIT>", ")", "{", "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_lsx_vmaddwod_q_du_d", "(", "(", "v2i64", ")", "_", "<NUM_LIT>", ",", "(", "v2u64", ")", "_", "<NUM_LIT>", ",", "(", "v2i64", ")", "_", "<NUM_LIT>", ")", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	4,383	[ "}" ]	[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]
GCC	arm	CPP	stmt_completion	CPU	4,384	[ ")", ";" ]	[ "return", "(", "float32_t", ")", "_", "_", "builtin_neon_vget_lanev4sf", "(", "_", "_", "a", ",", "_", "_", "b" ]
GCC	v850	MD	next_suggestion	MPU	4,385	[ "else" ]	[ "\|", "\|", "TARGET_LONG_CALLS", ")", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", "=", "force_reg", "(", "SImode", ",", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ")", "if", "(", "TARGET_LONG_CALLS", ")", "emit_call_insn", "(", "gen_call_internal_long", "(", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]
LLVM	X86	CPP	program_repair	CPU	4,386	[ "<FIXS>", "}", "else", "if", "(", "byte", "==", "<NUM_LIT>", ")", "{", "<FIXE>" ]	[ "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ",", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ",", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ",", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", ";", "}", "<BUGS>", "}", "else", "if", "(", "byte", "==", "<NUM_LIT>", ")", "{", "<BUGE>", "uint8_t", "byte1", ";", "if", "(", "lookAtByte", "(", "insn", ",", "&", "byte1", ")", ")", "{" ]
GCC	arm	MD	stmt_completion	CPU	4,387	[ "define_reservation", "<STR_LIT>" ]	[ "(", "define_reservation", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_reservation", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_reservation", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_reservation", "<STR_LIT>", "<STR_LIT>", ")", "(" ]
LLVM	AArch64	CPP	program_repair	CPU	4,388	[ "<FIXS>", "unsigned", "ANDReg", "=", "emitAnd_ri", "(", "MVT", "::", "i32", ",", "SrcReg", ",", "false", ",", "<NUM_LIT>", ")", ";", "<FIXE>" ]	[ "if", "(", "VTIsi1", "&&", "SrcReg", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "<BUGS>", "unsigned", "ANDReg", "=", "emitAND_ri", "(", "MVT", "::", "i32", ",", "SrcReg", ",", "false", ",", "<NUM_LIT>", ")", ";", "<BUGE>", "assert", "(", "ANDReg", "&&", "<STR_LIT>", "Unexpected AND instruction emission failure.", "<STR_LIT>", ")", ";", "SrcReg", "=", "ANDReg", ";", "}" ]
GCC	fr30	MD	next_suggestion	DSP	4,389	[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]	[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]
LLVM	X86	CPP	stmt_completion	CPU	4,390	[ "<NUM_LIT>", ",", "DAG", ",", "DL", ")", ";" ]	[ "In", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SHL", ",", "DL", ",", "ExtVT", ",", "DAG", ".", "getBitcast", "(", "ExtVT", ",", "In", ")", ",", "DAG", ".", "getConstant", "(", "ShiftInx", ",", "DL", ",", "ExtVT", ")", ")", ";", "In", "=", "DAG", ".", "getBitcast", "(", "InVT", ",", "In", ")", ";", "}", "return", "DAG", ".", "getSetCC", "(", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "InVT", ")", ",", "In", ",", "ISD", "::", "SETGT", ")", ";", "}", "assert", "(", "(", "InVT", ".", "is256BitVector", "(", ")", "\|\|", "InVT", ".", "is128BitVector", "(", ")", ")", "&&", "<STR_LIT>", "Unexpected vector type.", "<STR_LIT>", ")", ";", "unsigned", "NumElts", "=", "InVT", ".", "getVectorNumElements", "(", ")", ";", "assert", "(", "(", "NumElts", "==", "<NUM_LIT>", "\|\|", "NumElts", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Unexpected number of elements", "<STR_LIT>", ")", ";", "if", "(", "NumElts", "==", "<NUM_LIT>", "&&", "!", "Subtarget", ".", "canExtendTo512DQ", "(", ")", ")", "{", "if", "(", "InVT", "==", "MVT", "::", "v16i8", ")", "{", "InVT", "=", "MVT", "::", "v16i16", ";", "In", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND", ",", "DL", ",", "InVT", ",", "In", ")", ";", "}", "SDValue", "Lo", "=", "extract128BitVector", "(", "In", "," ]
GCC	arm	CPP	next_suggestion	CPU	4,391	[ "}" ]	[ "vreinterpretq_p16_s64", "(", "int64x2_t", "_", "_", "a", ")", "{", "return", "(", "poly16x8_t", ")", "_", "_", "a", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	4,392	[ "if", "(", "getTargetConstantBitsFromNode", "(", "Op1", ",", "ScalarSize", ",", "UndefElts", ",", "EltBits", ",", "true", ",", "false", ")", ")", "{" ]	[ "SDValue", "InsVector", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "InsVal", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "InsVector", ".", "isUndef", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "SDValue", "NegInsVal", "=", "isFNEG", "(", "DAG", ",", "InsVal", ".", "getNode", "(", ")", ")", ")", "if", "(", "NegInsVal", ".", "getValueType", "(", ")", "==", "VT", ".", "getVectorElementType", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_VECTOR_ELT", ",", "SDLoc", "(", "Op", ")", ",", "VT", ",", "InsVector", ",", "NegInsVal", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "SDValue", "(", ")", ";", "}", "if", "(", "Opc", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "Opc", "!=", "ISD", "::", "XOR", "&&", "Opc", "!=", "ISD", "::", "FSUB", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Op1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Opc", "==", "ISD", "::", "FSUB", ")", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "APInt", "UndefElts", ";", "SmallVector", "<", "APInt", ",", "<NUM_LIT>", ">", "EltBits", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	4,393	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	4,394	[ "return", "Res", ";" ]	[ "auto", "I", "=", "llvm", "::", "find_if", "(", "Res", ",", "[", "Reg", "]", "(", "const", "RegisterMaskPair", "&", "RM", ")", "{", "return", "RM", ".", "RegUnit", "==", "Reg", ";", "}", ")", ";", "if", "(", "I", "!=", "Res", ".", "end", "(", ")", ")", "I", "->", "LaneMask", "\|=", "UsedMask", ";", "else", "Res", ".", "push_back", "(", "RegisterMaskPair", "(", "Reg", ",", "UsedMask", ")", ")", ";", "}" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	4,395	[ "return", "FromBits", ">", "ToBits", ";" ]	[ "unsigned", "FromBits", "=", "FromVT", ".", "getFixedSizeInBits", "(", ")", ";", "unsigned", "ToBits", "=", "ToVT", ".", "getFixedSizeInBits", "(", ")", ";" ]
LLVM	X86	TD	program_repair	CPU	4,396	[ "<FIXS>", "IIC_SSE_MOV_S_RM", ",", "d", ">", ",", "VEX", ",", "VEX_LIG", ",", "Sched", "[", "WriteLoad", "]", ">", ",", "VEX_WIG", ";", "<FIXE>" ]	[ "def", "V", "#", "NAME", "#", "rm", ":", "SI", "<NUM_LIT>", ",", "MRMSrcMem", ",", "(", "outs", "RC", ":", "$", "dst", ")", ",", "(", "ins", "x86memop", ":", "$", "src", ")", ",", "!", "strconcat", "(", "OpcodeStr", ",", "<STR_LIT>", ")", ",", "[", "(", "set", "RC", ":", "$", "dst", ",", "(", "mem_pat", "addr", ":", "$", "src", ")", ")", "]", ",", "<BUGS>", "IIC_SSE_MOV_S_RM", ",", "d", ">", ",", "VEX", ",", "VEX_LIG", ",", "Sched", "[", "WriteLoad", "]", ">", ";", "<BUGE>", "def", "NAME", "#", "rm", ":", "SI", "<NUM_LIT>", ",", "MRMSrcMem", ",", "(", "outs", "RC", ":", "$", "dst", ")", ",", "(", "ins", "x86memop", ":", "$", "src", ")", ",", "!", "strconcat", "(", "OpcodeStr", ",", "<STR_LIT>", ")", ",", "[", "(", "set", "RC", ":", "$", "dst", ",", "(", "mem_pat", "addr", ":", "$", "src", ")", ")", "]", "," ]
GCC	i386	CPP	stmt_completion	CPU	4,397	[ "v16hi", ")", "_", "_", "B", ",", "_", "_", "U", ")", ";" ]	[ "return", "(", "_", "_", "mmask16", ")", "_", "_", "builtin_ia32_ptestnmw256", "(", "(", "_", "_", "v16hi", ")", "_", "_", "A", ",", "(", "_", "_" ]
LLVM	PIC16	CPP	program_repair	MPU	4,398	[ "<FIXS>", "SDValue", "&", "NewPtr", ",", "unsigned", "&", "Offset", ",", "DebugLoc", "dl", ")", ";", "<FIXE>" ]	[ "void", "LegalizeAddress", "(", "SDValue", "Ptr", ",", "SelectionDAG", "&", "DAG", ",", "SDValue", "&", "Chain", ",", "<BUGS>", "SDValue", "&", "NewPtr", ",", "unsigned", "&", "Offset", ")", ";", "<BUGE>", "void", "LegalizeFrameIndex", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "SDValue", "&", "ES", "," ]
LLVM	Hexagon	TD	next_suggestion	DSP	4,399	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "F2_conv_sf2w_chop", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_3a867367", ",", "TypeS_2op", ">", ",", "Enc_5e2823", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

arm

CPP

code_generation

CPU

4,300

[ "static", "int", "arm_sched_variable_issue", "(", "FILE", "*", ",", "int", ",", "rtx_insn", "*", "insn", ",", "int", "more", ")", "{", "if", "(", "DEBUG_INSN_P", "(", "insn", ")", ")", "return", "more", ";", "rtx_code", "code", "=", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", ";", "if", "(", "code", "==", "USE", "||", "code", "==", "CLOBBER", ")", "return", "more", ";", "if", "(", "get_attr_type", "(", "insn", ")", "==", "TYPE_NO_INSN", ")", "return", "more", ";", "return", "more", "-", "<NUM_LIT>", ";", "}" ]

[ "Implement", "TARGET_SCHED_VARIABLE_ISSUE", "." ]

LLVM

X86

CPP

next_suggestion

CPU

4,301

[ "return", "combineVectorTruncation", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";" ]

[ "if", "(", "SDValue", "Avg", "=", "detectAVGPattern", "(", "Src", ",", "VT", ",", "DAG", ",", "Subtarget", ",", "DL", ")", ")", "return", "Avg", ";", "if", "(", "Src", ".", "getOpcode", "(", ")", "==", "ISD", "::", "BITCAST", "&&", "VT", "==", "MVT", "::", "i32", ")", "{", "SDValue", "BCSrc", "=", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "BCSrc", ".", "getValueType", "(", ")", "==", "MVT", "::", "x86mmx", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "i32", ",", "BCSrc", ")", ";", "}", "if", "(", "SDValue", "V", "=", "combineVectorSignBitsTruncation", "(", "N", ",", "DL", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";" ]

GCC

sh

CPP

program_repair

CPU

4,302

[ "<FIXS>", "rtx", "(", "*", "fun", ")", "PARAMS", "(", "(", "rtx", ",", "rtx", ",", "rtx", ",", "rtx", ")", ")", ";", "<FIXE>" ]

[ "voidexpand_df_binop", "(", "fun", ",", "operands", ")", "<BUGS>", "rtx", "(", "*", "fun", ")", "(", ")", ";", "<BUGE>", "rtx", "*", "operands", ";", "{", "emit_df_insn", "(", "(", "*", "fun", ")", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", "," ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

4,303

[ "F", ".", "addFnAttr", "(", "AttrName", ")", ";" ]

[ "const", "GCNSubtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", "F", ")", ";", "bool", "HasApertureRegs", "=", "ST", ".", "hasApertureRegs", "(", ")", ";", "SmallPtrSet", "<", "const", "Constant", "*", ",", "<NUM_LIT>", ">", "ConstantExprVisited", ";", "bool", "Changed", "=", "false", ";", "bool", "NeedQueuePtr", "=", "false", ";", "bool", "HaveCall", "=", "false", ";", "bool", "IsFunc", "=", "!", "AMDGPU", "::", "isEntryFunctionCC", "(", "F", ".", "getCallingConv", "(", ")", ")", ";", "for", "(", "BasicBlock", "&", "BB", ":", "F", ")", "{", "for", "(", "Instruction", "&", "I", ":", "BB", ")", "{", "CallSite", "CS", "(", "&", "I", ")", ";", "if", "(", "CS", ")", "{", "const", "Function", "*", "Callee", "=", "dyn_cast", "<", "Function", ">", "(", "CS", ".", "getCalledValue", "(", ")", "->", "stripPointerCasts", "(", ")", ")", ";", "if", "(", "!", "Callee", ")", "{", "if", "(", "!", "CS", ".", "isInlineAsm", "(", ")", ")", "HaveCall", "=", "true", ";", "continue", ";", "}", "Intrinsic", "::", "ID", "IID", "=", "Callee", "->", "getIntrinsicID", "(", ")", ";", "if", "(", "IID", "==", "Intrinsic", "::", "not", "_", "intrinsic", ")", "{", "HaveCall", "=", "true", ";", "copyFeaturesToFunction", "(", "F", ",", "*", "Callee", ",", "NeedQueuePtr", ")", ";", "Changed", "=", "true", ";", "}", "else", "{", "bool", "NonKernelOnly", "=", "false", ";", "if", "(", "!", "IsFunc", "&&", "IID", "==", "Intrinsic", "::", "amdgcn_kernarg_segment_ptr", ")", "{", "F", ".", "addFnAttr", "(", "<STR_LIT>", "amdgpu-kernarg-segment-ptr", "<STR_LIT>", ")", ";", "}", "else", "{", "StringRef", "AttrName", "=", "intrinsicToAttrName", "(", "IID", ",", "NonKernelOnly", ",", "NeedQueuePtr", ")", ";", "if", "(", "!", "AttrName", ".", "empty", "(", ")", "&&", "(", "IsFunc", "||", "!", "NonKernelOnly", ")", ")", "{" ]

LLVM

X86

TD

stmt_completion

CPU

4,304

[ "<STR_LIT>", ">", ";" ]

[ "def", "HasRTM", ":", "Predicate", "<" ]

LLVM

Hexagon

TD

next_suggestion

DSP

4,305

[ "let", "isPredicated", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_portnew", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_05c070ec", ",", "TypeALU32_3op", ">", ",", "Enc_ea4c54", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

mips

MD

stmt_completion

CPU

4,306

[ ")", "]", ")" ]

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

PowerPC

TD

program_repair

CPU

4,307

[ "<FIXS>", "[", "(", "set", "f64", ":", "$", "XT", ",", "(", "PPClxsizx", "ForceXForm", ":", "$", "src", ",", "<NUM_LIT>", ")", ")", "]", ">", ";", "<FIXE>", "<FIXS>", "[", "(", "set", "f64", ":", "$", "XT", ",", "(", "PPClxsizx", "ForceXForm", ":", "$", "src", ",", "<NUM_LIT>", ")", ")", "]", ">", ";", "<FIXE>" ]

[ "def", "LXSIBZX", ":", "X_XT6_RA5_RB5", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "vsfrc", ",", "<BUGS>", "[", "(", "set", "f64", ":", "$", "XT", ",", "(", "PPClxsizx", "xoaddr", ":", "$", "src", ",", "<NUM_LIT>", ")", ")", "]", ">", ";", "<BUGE>", "def", "LXSIHZX", ":", "X_XT6_RA5_RB5", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "vsfrc", ",", "<BUGS>", "[", "(", "set", "f64", ":", "$", "XT", ",", "(", "PPClxsizx", "xoaddr", ":", "$", "src", ",", "<NUM_LIT>", ")", ")", "]", ">", ";", "<BUGE>", "def", "LXVH8X", ":", "X_XT6_RA5_RB5", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "vsrc", ",", "[", "]", ">", ";" ]

GCC

tilegx

MD

next_suggestion

VLIW

4,308

[ "(", "umax", "<STR_LIT>", ")" ]

[ "(", "ne", "<STR_LIT>", ")", "(", "lt", "<STR_LIT>", ")", "(", "ltu", "<STR_LIT>", ")", "(", "le", "<STR_LIT>", ")", "(", "leu", "<STR_LIT>", ")", "(", "minus", "<STR_LIT>", ")", "(", "plus", "<STR_LIT>", ")", "(", "mult", "<STR_LIT>", ")", "(", "smax", "<STR_LIT>", ")", "(", "smin", "<STR_LIT>", ")", "(", "ss_minus", "<STR_LIT>", ")", "(", "ss_plus", "<STR_LIT>", ")" ]

LLVM

X86

CPP

stmt_completion

CPU

4,309

[ "X86", "::", "CMP16ri", ";" ]

[ "case", "X86", "::", "XOR32ri8", ":", "return", "X86", "::", "XOR32ri", ";", "case", "X86", "::", "XOR32mi8", ":", "return", "X86", "::", "XOR32mi", ";", "case", "X86", "::", "XOR64ri8", ":", "return", "X86", "::", "XOR64ri32", ";", "case", "X86", "::", "XOR64mi8", ":", "return", "X86", "::", "XOR64mi32", ";", "case", "X86", "::", "ADD16ri8", ":", "return", "X86", "::", "ADD16ri", ";", "case", "X86", "::", "ADD16mi8", ":", "return", "X86", "::", "ADD16mi", ";", "case", "X86", "::", "ADD32ri8", ":", "return", "X86", "::", "ADD32ri", ";", "case", "X86", "::", "ADD32mi8", ":", "return", "X86", "::", "ADD32mi", ";", "case", "X86", "::", "ADD64ri8", ":", "return", "X86", "::", "ADD64ri32", ";", "case", "X86", "::", "ADD64mi8", ":", "return", "X86", "::", "ADD64mi32", ";", "case", "X86", "::", "SUB16ri8", ":", "return", "X86", "::", "SUB16ri", ";", "case", "X86", "::", "SUB16mi8", ":", "return", "X86", "::", "SUB16mi", ";", "case", "X86", "::", "SUB32ri8", ":", "return", "X86", "::", "SUB32ri", ";", "case", "X86", "::", "SUB32mi8", ":", "return", "X86", "::", "SUB32mi", ";", "case", "X86", "::", "SUB64ri8", ":", "return", "X86", "::", "SUB64ri32", ";", "case", "X86", "::", "SUB64mi8", ":", "return", "X86", "::", "SUB64mi32", ";", "case", "X86", "::", "CMP16ri8", ":", "return" ]

GCC

arm

CPP

next_suggestion

CPU

4,310

[ "}" ]

[ "union", "{", "float32x2x2_t", "_", "_", "i", ";", "_", "_", "builtin_neon_ti", "_", "_", "o", ";", "}", "_", "_", "rv", ";", "_", "_", "rv", ".", "_", "_", "o", "=", "_", "_", "builtin_neon_vld2v2sf", "(", "(", "const", "_", "_", "builtin_neon_sf", "*", ")", "_", "_", "a", ")", ";", "return", "_", "_", "rv", ".", "_", "_", "i", ";" ]

GCC

mips

MD

stmt_completion

CPU

4,311

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr" ]

GCC

i386

CPP

stmt_completion

CPU

4,312

[ "_", "mmask8", "_", "_", "U", ",", "_", "_", "m128i", "_", "_", "A", ",", "_", "_", "m128i", "_", "_", "B", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_rolv_epi32", "(", "_", "_", "m128i", "_", "_", "W", ",", "_" ]

GCC

arm

CPP

stmt_completion

CPU

4,313

[ "_", "rv", ".", "_", "_", "o", ")", ";" ]

[ "union", "{", "int16x8x2_t", "_", "_", "i", ";", "_", "_", "builtin_neon_oi", "_", "_", "o", ";", "}", "_", "_", "rv", ";", "_", "_", "rv", ".", "_", "_", "i", "=", "_", "_", "value", ";", "_", "_", "builtin_mve_vst2qv8hi", "(", "(", "_", "_", "builtin_neon_hi", "*", ")", "_", "_", "addr", ",", "_" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

4,314

[ "::", "R11", ";" ]

[ "return", "IsPPC64", "?", "PPC", "::", "X11", ":", "PPC" ]

LLVM

AArch64

CPP

stmt_completion

CPU

4,315

[ ":" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>" ]

LLVM

ARM

CPP

next_suggestion

CPU

4,316

[ "TargetPassConfig", "::", "addIRPasses", "(", ")", ";" ]

[ "addPass", "(", "createInsertDivideCheckPass", "(", ")", ")", ";", "}" ]

LLVM

ARM64

TD

stmt_completion

CPU

4,317

[ ";" ]

[ "def", "BranchTarget14Operand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>" ]

GCC

i386

MD

program_repair

CPU

4,318

[ "<FIXS>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "}", "<FIXE>" ]

[ "(", "clobber", "(", "reg", ":", "CC", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "cond", "[", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")" ]

GCC

s390

MD

next_suggestion

MPU

4,319

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Mips

CPP

stmt_completion

CPU

4,320

[ "IDLoc", ")", ";" ]

[ "MCInst", "tmpInst", ";", "tmpInst", ".", "setOpcode", "(", "Opcode", ")", ";", "tmpInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "DstReg", ")", ")", ";", "tmpInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "SrcReg", ")", ")", ";", "tmpInst", ".", "addOperand", "(", "Imm", ")", ";", "tmpInst", ".", "setLoc", "(" ]

GCC

arm

CPP

stmt_completion

CPU

4,321

[ "b", ")", ";" ]

[ "return", "_", "_", "builtin_mve_vqmovnbq_sv4si", "(", "_", "_", "a", ",", "_", "_" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

4,322

[ "<", "const", "RegisterBank", "*", ">", "(", ")", ";" ]

[ "const", "RegClassOrRegBank", "&", "RegClassOrBank", "=", "MRI", ".", "getRegClassOrRegBank", "(", "DefReg", ")", ";", "const", "TargetRegisterClass", "*", "DefRC", "=", "RegClassOrBank", ".", "dyn_cast", "<", "const", "TargetRegisterClass", "*", ">", "(", ")", ";", "if", "(", "!", "DefRC", ")", "{", "if", "(", "!", "DefTy", ".", "isValid", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "PHI operand has no type, not a gvreg?\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "const", "RegisterBank", "&", "RB", "=", "*", "RegClassOrBank", ".", "get" ]

LLVM

X86

TD

program_repair

CPU

4,323

[ "<FIXS>", "class", "ExplicitOpPrefix", "bits", "<NUM_LIT>", ">", "val", ">", "{", "bits", "<NUM_LIT>", ">", "Value", "=", "val", ";", "}", "def", "NoExplicitOpPrefix", ":", "ExplicitOpPrefix", "<NUM_LIT>", ">", ";", "def", "ExplicitREX2", ":", "ExplicitOpPrefix", "<NUM_LIT>", ">", ";", "def", "ExplicitVEX", ":", "ExplicitOpPrefix", "<NUM_LIT>", ">", ";", "def", "ExplicitEVEX", ":", "ExplicitOpPrefix", "<NUM_LIT>", ">", ";", "class", "ExplicitREX2Prefix", "{", "ExplicitOpPrefix", "explicitOpPrefix", "=", "ExplicitREX2", ";", "}", "class", "ExplicitVEXPrefix", "{", "ExplicitOpPrefix", "explicitOpPrefix", "=", "ExplicitVEX", ";", "}", "class", "ExplicitEVEXPrefix", "{", "ExplicitOpPrefix", "explicitOpPrefix", "=", "ExplicitEVEX", ";", "}", "<FIXE>" ]

[ "class", "NotEVEX2VEXConvertible", "{", "bit", "notEVEX2VEXConvertible", "=", "<NUM_LIT>", ";", "}", "<BUGS>", "class", "ExplicitVEXPrefix", "{", "bit", "ExplicitVEXPrefix", "=", "<NUM_LIT>", ";", "}", "<BUGE>", "class", "X86Inst", "bits", "<NUM_LIT>", ">", "opcod", ",", "Format", "f", ",", "ImmType", "i", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "AsmStr", ",", "Domain", "d", "=", "GenericDomain", ">" ]

GCC

arm

MD

program_repair

CPU

4,324

[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>", "<FIXS>", "(", "if_then_else", ":", "SI", "(", "match_operator", "<NUM_LIT>", "<STR_LIT>", "<FIXE>" ]

[ "(", "clobber", "(", "reg", ":", "CC", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "if_then_else", ":", "SI", "(", "match_operator", "<NUM_LIT>", "<STR_LIT>", "<BUGE>", "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", "(", "match_operator", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Mips

CPP

program_repair

CPU

4,325

[ "<FIXS>", "Chain", "=", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "Lo", ",", "Ptr", ",", "MachinePointerInfo", "(", ")", ",", "Nd", ".", "getAlignment", "(", ")", ",", "Nd", ".", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ",", "Nd", ".", "getAAInfo", "(", ")", ")", ";", "<FIXE>", "<FIXS>", "std", "::", "min", "(", "Nd", ".", "getAlignment", "(", ")", ",", "<NUM_LIT>", "U", ")", ",", "Nd", ".", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ",", "Nd", ".", "getAAInfo", "(", ")", ")", ";", "<FIXE>" ]

[ "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";", "<BUGS>", "Chain", "=", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "Lo", ",", "Ptr", ",", "MachinePointerInfo", "(", ")", ",", "Nd", ".", "isVolatile", "(", ")", ",", "Nd", ".", "isNonTemporal", "(", ")", ",", "Nd", ".", "getAlignment", "(", ")", ",", "Nd", ".", "getAAInfo", "(", ")", ")", ";", "<BUGE>", "Ptr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "PtrVT", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "PtrVT", ")", ")", ";", "return", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "Hi", ",", "Ptr", ",", "MachinePointerInfo", "(", ")", ",", "<BUGS>", "Nd", ".", "isVolatile", "(", ")", ",", "Nd", ".", "isNonTemporal", "(", ")", ",", "std", "::", "min", "(", "Nd", ".", "getAlignment", "(", ")", ",", "<NUM_LIT>", "U", ")", ",", "Nd", ".", "getAAInfo", "(", ")", ")", ";", "<BUGE>", "}", "SDValue", "MipsSETargetLowering", "::", "lowerMulDiv", "(", "SDValue", "Op", ",", "unsigned", "NewOpc", "," ]

GCC

mn10300

CPP

stmt_completion

MPU

4,326

[ "timings", "%", "<NUM_LIT>", ")", ";" ]

[ "rtx", "dep_set", ";", "int", "timings", ";", "if", "(", "!", "TARGET_AM33", ")", "return", "<NUM_LIT>", ";", "insn_set", "=", "single_set", "(", "insn", ")", ";", "if", "(", "!", "insn_set", ")", "return", "cost", ";", "dep_set", "=", "single_set", "(", "dep", ")", ";", "if", "(", "!", "dep_set", ")", "return", "cost", ";", "if", "(", "mn10300_tune_cpu", "==", "PROCESSOR_AM34", "&&", "set_is_load_p", "(", "dep_set", ")", "&&", "set_is_store_p", "(", "insn_set", ")", ")", "cost", "+=", "<NUM_LIT>", ";", "else", "if", "(", "mn10300_tune_cpu", "==", "PROCESSOR_AM34", "&&", "!", "set_is_store_p", "(", "insn_set", ")", "&&", "!", "JUMP_P", "(", "insn", ")", "&&", "GET_MODE_CLASS", "(", "GET_MODE", "(", "SET_SRC", "(", "dep_set", ")", ")", ")", "==", "MODE_FLOAT", "&&", "GET_MODE_CLASS", "(", "GET_MODE", "(", "SET_SRC", "(", "insn_set", ")", ")", ")", "==", "MODE_FLOAT", ")", "cost", "+=", "<NUM_LIT>", ";", "if", "(", "!", "TARGET_AM33_2", ")", "return", "cost", ";", "if", "(", "REG_NOTE_KIND", "(", "link", ")", "==", "<NUM_LIT>", ")", "return", "cost", ";", "if", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "SET_SRC", "(", "dep_set", ")", ")", ")", "!=", "MODE_FLOAT", ")", "return", "cost", ";", "if", "(", "!", "set_is_load_p", "(", "insn_set", ")", "&&", "!", "set_is_store_p", "(", "insn_set", ")", ")", "return", "cost", ";", "if", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "SET_SRC", "(", "insn_set", ")", ")", ")", "!=", "MODE_INT", ")", "return", "cost", ";", "timings", "=", "get_attr_timings", "(", "insn", ")", ";", "return", "timings", "<", "<NUM_LIT>", "?", "(", "timings", "%", "<NUM_LIT>", ")", ":", "(" ]

GCC

nds32

MD

next_suggestion

CPU

4,327

[ ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "unspec_volatile", ":", "SI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VOLATILE_TNEZ", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

LLVM

ARM

TD

next_suggestion

CPU

4,328

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "addr", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "addr", "{", "<NUM_LIT>", "}", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

4,329

[ "SDValue", "StackSlot", "=", "DAG", ".", "getFrameIndex", "(", "SSFI", ",", "PtrVT", ")", ";" ]

[ "}", "else", "{", "MMO", "=", "cast", "<", "LoadSDNode", ">", "(", "StackSlot", ")", "->", "getMemOperand", "(", ")", ";", "StackSlot", "=", "StackSlot", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "StackSlot", ",", "DAG", ".", "getValueType", "(", "SrcVT", ")", "}", ";", "SDValue", "Result", "=", "DAG", ".", "getMemIntrinsicNode", "(", "useSSE", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "Tys", ",", "Ops", ",", "SrcVT", ",", "MMO", ")", ";", "if", "(", "useSSE", ")", "{", "Chain", "=", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "InFlag", "=", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "unsigned", "SSFISize", "=", "Op", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "int", "SSFI", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateStackObject", "(", "SSFISize", ",", "SSFISize", ",", "false", ")", ";", "auto", "PtrVT", "=", "getPointerTy", "(", "MF", ".", "getDataLayout", "(", ")", ")", ";" ]

GCC

i386

CPP

stmt_completion

CPU

4,330

[ ")", ";" ]

[ "mem", "=", "XEXP", "(", "set", ",", "opnum", ")", ";", "while", "(", "SUBREG_P", "(", "mem", ")", ")", "mem", "=", "SUBREG_REG", "(", "mem", ")", ";", "gcc_assert", "(", "MEM_P", "(", "mem", ")", ")", ";", "return", "volatile_ok", "||", "!", "MEM_VOLATILE_P", "(", "mem" ]

GCC

bfin

MD

stmt_completion

DSP

4,331

[ ")", ")", ")", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ss_truncate", ":", "SI", "(", "ss_plus", ":", "PDI", "(", "match_operand", ":", "PDI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "PDI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>" ]

LLVM

ARM

TD

stmt_completion

CPU

4,332

[ "<STR_LIT>", ";" ]

[ "class", "N3VW", "<", "bit", "op24", ",", "bit", "op23", ",", "bits", "<", "<NUM_LIT>", ">", "op21_20", ",", "bits", "<", "<NUM_LIT>", ">", "op11_8", ",", "bit", "op4", ",", "string", "OpcodeStr", ",", "string", "Dt", ",", "ValueType", "TyQ", ",", "ValueType", "TyD", ",", "SDNode", "OpNode", ",", "SDNode", "ExtOp", ",", "bit", "Commutable", ">", ":", "N3V", "<", "op24", ",", "op23", ",", "op21_20", ",", "op11_8", ",", "<NUM_LIT>", ",", "op4", ",", "(", "outs", "QPR", ":", "$", "Vd", ")", ",", "(", "ins", "QPR", ":", "$", "Vn", ",", "DPR", ":", "$", "Vm", ")", ",", "N3RegFrm", ",", "IIC_VSUBiD", ",", "OpcodeStr", ",", "Dt", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "QPR", ":", "$", "Vd", ",", "(", "OpNode", "(", "TyQ", "QPR", ":", "$", "Vn", ")", ",", "(", "TyQ", "(", "ExtOp", "(", "TyD", "DPR", ":", "$", "Vm", ")", ")", ")", ")", ")", "]", ">", "{", "let", "TwoOperandAliasConstraint", "=" ]

LLVM

AArch64

CPP

stmt_completion

CPU

4,333

[ ":" ]

[ "default", ":", "return", "false", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>" ]

LLVM

ARM64

CPP

stmt_completion

CPU

4,334

[ "return", "false", ";" ]

[ "unsigned", "EltSz", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "EltSz", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "BlockElts", "=", "M", "[", "<NUM_LIT>", "]", "+", "<NUM_LIT>", ";", "if", "(", "M", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", ")", "BlockElts", "=", "BlockSize", "/", "EltSz", ";", "if", "(", "BlockSize", "<=", "EltSz", "||", "BlockSize", "!=", "BlockElts", "*", "EltSz", ")" ]

LLVM

ARM

CPP

next_suggestion

CPU

4,335

[ "if", "(", "OffsetWidth", "==", "<NUM_LIT>", ")", "{" ]

[ "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "unsigned", "OffsetWidth", "=", "<NUM_LIT>", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "ARM", "::", "t2TBB_JT", ")", "{", "OffsetWidth", "=", "<NUM_LIT>", ";", "OutStreamer", ".", "EmitDataRegion", "(", "MCDR_DataRegionJT8", ")", ";", "}", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "ARM", "::", "t2TBH_JT", ")", "{", "OffsetWidth", "=", "<NUM_LIT>", ";", "OutStreamer", ".", "EmitDataRegion", "(", "MCDR_DataRegionJT16", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "JTBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "i", "]", ";", "const", "MCExpr", "*", "MBBSymbolExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ";" ]

LLVM

AArch64

CPP

program_repair

CPU

4,336

[ "<FIXS>", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "<FIXE>", "<FIXS>", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "<FIXE>", "<FIXS>", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "<FIXE>" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "<BUGS>", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "<BUGE>", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "<BUGS>", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "<BUGE>", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "<BUGS>", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "<BUGE>", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "DecodeGPR32RegisterClass", "(", "Inst", ",", "Rt", ",", "Addr", ",", "Decoder", ")", ";", "break", ";" ]

GCC

aarch64

CPP

next_suggestion

CPU

4,337

[ "}" ]

[ "vcvt_n_f64_u64", "(", "uint64x1_t", "_", "_", "a", ",", "const", "int", "_", "_", "b", ")", "{", "return", "(", "float64x1_t", ")", "{", "_", "_", "builtin_aarch64_ucvtfdi_sus", "(", "vget_lane_u64", "(", "_", "_", "a", ",", "<NUM_LIT>", ")", ",", "_", "_", "b", ")", "}", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

4,338

[ "let", "isCodeGenOnly", "=", "<NUM_LIT>", ";" ]

[ "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPseudo", "=", "<NUM_LIT>", ";" ]

GCC

aarch64

CPP

code_generation

CPU

4,339

[ "static", "int", "aarch64_unspec_may_trap_p", "(", "const_rtx", "x", ",", "unsigned", "flags", ")", "{", "switch", "(", "XINT", "(", "x", ",", "<NUM_LIT>", ")", ")", "{", "case", "UNSPEC_GOTSMALLPIC", ":", "case", "UNSPEC_GOTSMALLPIC28K", ":", "case", "UNSPEC_GOTTINYPIC", ":", "return", "<NUM_LIT>", ";", "default", ":", "break", ";", "}", "return", "default_unspec_may_trap_p", "(", "x", ",", "flags", ")", ";", "}" ]

[ "Implement", "TARGET_UNSPEC_MAY_TRAP_P", "." ]

LLVM

Patmos

CPP

stmt_completion

VLIW

4,340

[ ")", ";" ]

[ "static", "MCStreamer", "*", "createPatmosMCAsmStreamer", "(", "MCContext", "&", "Ctx", ",", "formatted_raw_ostream", "&", "OS", ",", "bool", "isVerboseAsm", ",", "bool", "useLoc", ",", "bool", "useCFI", ",", "bool", "useDwarfDirectory", ",", "MCInstPrinter", "*", "InstPrint", ",", "MCCodeEmitter", "*", "CE", ",", "MCAsmBackend", "*", "TAB", ",", "bool", "ShowInst", ")", "{", "PatmosTargetStreamer", "*", "S", "=", "new", "PatmosTargetAsmStreamer", "(", "OS" ]

LLVM

ARM

CPP

code_generation

CPU

4,341

[ "BitVector", "ARMBaseRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "ARMSubtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ";", "const", "ARMFrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "markSuperRegs", "(", "Reserved", ",", "ARM", "::", "SP", ")", ";", "markSuperRegs", "(", "Reserved", ",", "ARM", "::", "PC", ")", ";", "markSuperRegs", "(", "Reserved", ",", "ARM", "::", "FPSCR", ")", ";", "markSuperRegs", "(", "Reserved", ",", "ARM", "::", "APSR_NZCV", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", "||", "STI", ".", "isTargetDarwin", "(", ")", ")", "markSuperRegs", "(", "Reserved", ",", "getFramePointerReg", "(", "STI", ")", ")", ";", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "markSuperRegs", "(", "Reserved", ",", "BasePtr", ")", ";", "for", "(", "size_t", "R", "=", "<NUM_LIT>", ";", "R", "<", "ARM", "::", "GPRRegClass", ".", "getNumRegs", "(", ")", ";", "++", "R", ")", "{", "if", "(", "STI", ".", "isGPRegisterReserved", "(", "R", ")", ")", "{", "markSuperRegs", "(", "Reserved", ",", "ARM", "::", "R0", "+", "R", ")", ";", "}", "}", "if", "(", "!", "STI", ".", "hasD32", "(", ")", ")", "{", "static_assert", "(", "ARM", "::", "D31", "==", "ARM", "::", "D16", "+", "<NUM_LIT>", ",", "<STR_LIT>", "Register list not consecutive!", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "R", "=", "<NUM_LIT>", ";", "R", "<", "<NUM_LIT>", ";", "++", "R", ")", "markSuperRegs", "(", "Reserved", ",", "ARM", "::", "D16", "+", "R", ")", ";", "}", "const", "TargetRegisterClass", "&", "RC", "=", "ARM", "::", "GPRPairRegClass", ";", "for", "(", "unsigned", "Reg", ":", "RC", ")", "for", "(", "MCSubRegIterator", "SI", "(", "Reg", ",", "this", ")", ";", "SI", ".", "isValid", "(", ")", ";", "++", "SI", ")", "if", "(", "Reserved", ".", "test", "(", "*", "SI", ")", ")", "markSuperRegs", "(", "Reserved", ",", "Reg", ")", ";", "markSuperRegs", "(", "Reserved", ",", "ARM", "::", "ZR", ")", ";", "assert", "(", "checkAllSuperRegsMarked", "(", "Reserved", ")", ")", ";", "return", "Reserved", ";", "}" ]

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "at", "all", "times", ",", "e.g", "." ]

GCC

arm

MD

stmt_completion

CPU

4,342

[ "<STR_LIT>", ")", ")" ]

[ "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]

GCC

i386

CPP

next_suggestion

CPU

4,343

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m512d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_unpackhi_pd", "(", "_", "_", "m512d", "_", "_", "A", ",", "_", "_", "m512d", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m512d", ")", "_", "_", "builtin_ia32_unpckhpd512_mask", "(", "(", "_", "_", "v8df", ")", "_", "_", "A", ",", "(", "_", "_", "v8df", ")", "_", "_", "B", ",", "(", "_", "_", "v8df", ")", "_", "mm512_undefined_pd", "(", ")", ",", "(", "_", "_", "mmask8", ")", "-", "<NUM_LIT>", ")", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

4,344

[ ")", "const", "{" ]

[ "bool", "hasNoDomainDelayShuffle", "(" ]

LLVM

DLX

CPP

next_suggestion

CPU

4,345

[ "}" ]

[ "bool", "isBrTarget", "(", ")", "{", "return", "isBrImm", "(", ")", "||", "isToken", "(", ")", ";" ]

GCC

i386

MD

stmt_completion

CPU

4,346

[ "<STR_LIT>", ")", ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "match_code" ]

LLVM

ARM

CPP

stmt_completion

CPU

4,347

[ "(", ")", "const", "{" ]

[ "virtual", "const", "char", "*", "getPassName" ]

LLVM

AVR

CPP

next_suggestion

MPU

4,348

[ "UseIntegratedAssembler", "=", "true", ";" ]

[ "PrivateGlobalPrefix", "=", "<STR_LIT>", ".L", "<STR_LIT>", ";", "UsesELFSectionDirectiveForBSS", "=", "true", ";" ]

LLVM

X86

CPP

program_repair

CPU

4,349

[ "<FIXS>", "Mask", "=", "getZeroVector", "(", "MVT", "::", "v4i32", ",", "DAG", ")", ";", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "SmallVector", "SDOperand", ",", "<NUM_LIT>", ">", "MaskVec", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", ";", "++", "i", ")", "if", "(", "i", "==", "Idx", ")", "MaskVec", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "NumElems", ",", "EVT", ")", ")", ";", "elseMaskVec", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "i", ",", "EVT", ")", ")", ";", "<FIXE>" ]

[ "}", "V1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BIT_CONVERT", ",", "MVT", "::", "v4i32", ",", "V1", ")", ";", "<BUGS>", "MVT", "::", "ValueType", "MaskVT", "=", "MVT", "::", "getIntVectorWithNumElements", "(", "<NUM_LIT>", ")", ";", "Mask", "=", "getZeroVector", "(", "MaskVT", ",", "DAG", ")", ";", "<BUGE>", "SDOperand", "Shuffle", "=", "DAG", ".", "getNode", "(", "ISD", "::", "VECTOR_SHUFFLE", ",", "MVT", "::", "v4i32", ",", "V1", ",", "DAG", ".", "getNode", "(", "ISD", "::", "UNDEF", ",", "MVT", "::", "v4i32", ")", ",", "Mask", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "BIT_CONVERT", ",", "VT", ",", "Shuffle", ")", ";", "}", "<BUGS>", "<BUGE>", "static", "SDOperand", "getShuffleVectorZeroOrUndef", "(", "SDOperand", "V2", ",", "MVT", "::", "ValueType", "VT", ",", "unsigned", "NumElems", ",", "unsigned", "Idx", ",", "bool", "isZero", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDOperand", "V1", "=", "isZero", "?", "getZeroVector", "(", "VT", ",", "DAG", ")", ":", "DAG", ".", "getNode", "(", "ISD", "::", "UNDEF", ",", "VT", ")", ";", "MVT", "::", "ValueType", "MaskVT", "=", "MVT", "::", "getIntVectorWithNumElements", "(", "NumElems", ")", ";", "MVT", "::", "ValueType", "EVT", "=", "MVT", "::", "getVectorElementType", "(", "MaskVT", ")", ";", "<BUGS>", "SDOperand", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "EVT", ")", ";", "SmallVector", "SDOperand", ",", "<NUM_LIT>", ">", "MaskVec", "(", "NumElems", ",", "Zero", ")", ";", "MaskVec", "[", "Idx", "]", "=", "DAG", ".", "getConstant", "(", "NumElems", ",", "EVT", ")", ";", "<BUGE>", "SDOperand", "Mask", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_VECTOR", ",", "MaskVT", ",", "&", "MaskVec", "[", "<NUM_LIT>", "]", ",", "MaskVec", ".", "size", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "VECTOR_SHUFFLE", ",", "VT", ",", "V1", ",", "V2", ",", "Mask", ")", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

4,350

[ ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Undef", ")", ";" ]

[ "if", "(", "X86", "::", "VR128RegClass", ".", "contains", "(", "Reg", ")", ")", "{", "bool", "HasAVX", "=", "TM", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ".", "hasAVX", "(", ")", ";", "unsigned", "Opc", "=", "HasAVX", "?", "X86", "::", "VXORPSrr", ":", "X86", "::", "XORPSrr", ";", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg" ]

LLVM

ARM

TD

stmt_completion

CPU

4,351

[ ">", ";" ]

[ "def", "VST2LNd32Pseudo_UPD", ":", "VSTQLNWBPseudo", "<", "IIC_VST2lnu", ">", ",", "Sched", "<", "[", "WriteVST1", "]" ]

LLVM

Hexagon

TD

next_suggestion

DSP

4,352

[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicateLate", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "LC0", ",", "P3", ",", "SA0", ",", "USR", "]", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

4,353

[ ")", ",", "DstVT", ",", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getBitcast", "(", "DstVT", ",", "RHS", ")", ")", ";" ]

[ "static", "SDValue", "combineCastedMaskArithmetic", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "X86Subtarget", "&", "Subtarget", ")", "{", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "BITCAST", "&&", "<STR_LIT>", "Expected a bitcast", "<STR_LIT>", ")", ";", "if", "(", "!", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "hasAVX512", "(", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "DstVT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "SrcVT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "!", "Op", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "AND", "&&", "Op", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "OR", "&&", "Op", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "XOR", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "(", "SrcVT", ".", "isVector", "(", ")", "&&", "SrcVT", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "i1", "&&", "DstVT", ".", "isScalarInteger", "(", ")", ")", "&&", "!", "(", "DstVT", ".", "isVector", "(", ")", "&&", "DstVT", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "i1", "&&", "SrcVT", ".", "isScalarInteger", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "LHS", ".", "hasOneUse", "(", ")", "&&", "LHS", ".", "getOpcode", "(", ")", "==", "ISD", "::", "BITCAST", "&&", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "DstVT", ")", "return", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "SDLoc", "(", "N" ]

GCC

alpha

MD

next_suggestion

MPU

4,354

[ "}", ")" ]

[ "{", "operands", "[", "<NUM_LIT>", "]", "=", "gen_lowpart", "(", "V8QImode", ",", "operands", "[", "<NUM_LIT>", "]", ")", "operands", "[", "<NUM_LIT>", "]", "=", "gen_lowpart", "(", "V2SImode", ",", "operands", "[", "<NUM_LIT>", "]", ")", "operands", "[", "<NUM_LIT>", "]", "=", "CONST0_RTX", "(", "V2QImode", ")", "operands", "[", "<NUM_LIT>", "]", "=", "CONST0_RTX", "(", "V4QImode", ")" ]

LLVM

Hexagon

TD

stmt_completion

DSP

4,355

[ "<NUM_LIT>", ";" ]

[ "def", "A4_psxtbt", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_2op", ">", ",", "Enc_fb6577", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=" ]

GCC

aarch64

CPP

next_suggestion

CPU

4,356

[ "case", "E_QImode", ":" ]

[ "return", "V2DFmode", ";", "case", "E_SFmode", ":", "return", "V4SFmode", ";", "case", "E_HFmode", ":", "return", "V8HFmode", ";", "case", "E_SImode", ":", "return", "V4SImode", ";", "case", "E_HImode", ":", "return", "V8HImode", ";", "case", "E_QImode", ":", "return", "V16QImode", ";", "case", "E_DImode", ":", "return", "V2DImode", ";", "default", ":", "break", ";", "}", "else", "switch", "(", "mode", ")", "{", "case", "E_SFmode", ":", "return", "V2SFmode", ";", "case", "E_HFmode", ":", "return", "V4HFmode", ";", "case", "E_SImode", ":", "return", "V2SImode", ";", "case", "E_HImode", ":", "return", "V4HImode", ";" ]

GCC

i386

MD

program_repair

CPU

4,357

[ "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "<FIXE>" ]

[ "switch", "(", "get_attr_mode", "(", "insn", ")", ")", "{", "case", "MODE_V4SF", ":", "<BUGS>", "return", "<STR_LIT>", "<BUGE>", "case", "MODE_V2DF", ":", "if", "(", "TARGET_SSE_PACKED_SINGLE_INSN_OPTIMAL", ")", "<BUGS>", "return", "<STR_LIT>", "<BUGE>", "else", "<BUGS>", "return", "<STR_LIT>", "<BUGE>", "case", "MODE_TI", ":", "if", "(", "TARGET_SSE_PACKED_SINGLE_INSN_OPTIMAL", ")", "<BUGS>", "return", "<STR_LIT>", "<BUGE>", "else", "<BUGS>", "return", "<STR_LIT>", "<BUGE>", "default", ":", "gcc_unreachable", "(", ")", "}" ]

GCC

i386

CPP

program_repair

CPU

4,358

[ "<FIXS>", "p", "=", "<STR_LIT>", "%Z2\\t%2", "<STR_LIT>", ";", "<FIXE>" ]

[ "if", "(", "MEM_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "<BUGS>", "p", "=", "<STR_LIT>", "%z2\\t%2", "<STR_LIT>", ";", "<BUGE>", "break", ";", "}" ]

LLVM

AArch64

TD

stmt_completion

CPU

4,359

[ "<NUM_LIT>", "}", "=", "target", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rt", ";", "bits", "<", "<NUM_LIT>", ">", "target", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]

LLVM

XCore

CPP

stmt_completion

MPU

4,360

[ "dl", ")", ")", ";" ]

[ "SDValue", "VAListPtr", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "PtrVT", "=", "VAListPtr", ".", "getValueType", "(", ")", ";", "const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "SDLoc", "dl", "(", "Node", ")", ";", "SDValue", "VAList", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "InChain", ",", "VAListPtr", ",", "MachinePointerInfo", "(", "SV", ")", ")", ";", "SDValue", "nextPtr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "PtrVT", ",", "VAList", ",", "DAG", ".", "getIntPtrConstant", "(", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", "," ]

GCC

i386

MD

stmt_completion

CPU

4,361

[ ")", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

AArch64

TD

next_suggestion

CPU

4,362

[ "let", "Predicates", "=", "[", "HasFullFP16", "]", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

4,363

[ "}" ]

[ "bool", "PPCTargetLowering", "::", "isTruncateFree", "(", "EVT", "VT1", ",", "EVT", "VT2", ")", "const", "{", "if", "(", "!", "VT1", ".", "isInteger", "(", ")", "||", "!", "VT2", ".", "isInteger", "(", ")", ")", "return", "false", ";", "unsigned", "NumBits1", "=", "VT1", ".", "getSizeInBits", "(", ")", ";", "unsigned", "NumBits2", "=", "VT2", ".", "getSizeInBits", "(", ")", ";", "return", "NumBits1", "==", "<NUM_LIT>", "&&", "NumBits2", "==", "<NUM_LIT>", ";" ]

LLVM

ARM

TD

stmt_completion

CPU

4,364

[ "<STR_LIT>", ",", "?", ">", ";" ]

[ "def", "MVE_v8i16", ":", "MVEVectorVTInfo", "<", "v8i16", ",", "v4i32", ",", "v8i1", ",", "v4i1", ",", "<NUM_LIT>", "," ]

LLVM

AArch64

TD

stmt_completion

CPU

4,365

[ ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ">", ";" ]

[ "def", "v8i8", ":", "BaseSIMDVectorLShiftLongBySize", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "V64" ]

LLVM

X86

CPP

stmt_completion

CPU

4,366

[ ".", "HandlerArray", ")", "{" ]

[ "const", "Function", "*", "Fn", "=", "MF", ".", "getFunction", "(", ")", ";", "if", "(", "!", "STI", ".", "is64Bit", "(", ")", "||", "!", "MF", ".", "hasEHFunclets", "(", ")", "||", "classifyEHPersonality", "(", "Fn", "->", "getPersonalityFn", "(", ")", ")", "!=", "EHPersonality", "::", "MSVC_CXX", ")", "return", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "WinEHFuncInfo", "&", "EHInfo", "=", "*", "MF", ".", "getWinEHFuncInfo", "(", ")", ";", "int64_t", "MinFixedObjOffset", "=", "-", "SlotSize", ";", "for", "(", "int", "I", "=", "MFI", ".", "getObjectIndexBegin", "(", ")", ";", "I", "<", "<NUM_LIT>", ";", "++", "I", ")", "MinFixedObjOffset", "=", "std", "::", "min", "(", "MinFixedObjOffset", ",", "MFI", ".", "getObjectOffset", "(", "I", ")", ")", ";", "for", "(", "WinEHTryBlockMapEntry", "&", "TBME", ":", "EHInfo", ".", "TryBlockMap", ")", "{", "for", "(", "WinEHHandlerType", "&", "H", ":", "TBME" ]

GCC

stormy16

CPP

next_suggestion

CPU

4,367

[ "x", "&=", "<NUM_LIT>", ";" ]

[ "x", "^=", "x", ">>", "<NUM_LIT>", ";", "x", "^=", "x", ">>", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

4,368

[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

LLVM

Mips

CPP

next_suggestion

CPU

4,369

[ "return", ";" ]

[ "const", "TargetRegisterClass", "*", "RC", ";", "const", "MipsABIInfo", "&", "ABI", "=", "static_cast", "<", "const", "MipsTargetMachine", "&", ">", "(", "TM", ")", ".", "getABI", "(", ")", ";", "RC", "=", "(", "ABI", ".", "IsN64", "(", ")", ")", "?", "&", "Mips", "::", "GPR64RegClass", ":", "&", "Mips", "::", "GPR32RegClass", ";", "V0", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "V1", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "if", "(", "ABI", ".", "IsN64", "(", ")", ")", "{", "MF", ".", "getRegInfo", "(", ")", ".", "addLiveIn", "(", "Mips", "::", "T9_64", ")", ";", "MBB", ".", "addLiveIn", "(", "Mips", "::", "T9_64", ")", ";", "const", "GlobalValue", "*", "FName", "=", "MF", ".", "getFunction", "(", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "Mips", "::", "LUi64", ")", ",", "V0", ")", ".", "addGlobalAddress", "(", "FName", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "Mips", "::", "DADDu", ")", ",", "V1", ")", ".", "addReg", "(", "V0", ")", ".", "addReg", "(", "Mips", "::", "T9_64", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "Mips", "::", "DADDiu", ")", ",", "GlobalBaseReg", ")", ".", "addReg", "(", "V1", ")", ".", "addGlobalAddress", "(", "FName", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", ";", "}", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "Static", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "Mips", "::", "LUi", ")", ",", "V0", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", "__gnu_local_gp", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "Mips", "::", "ADDiu", ")", ",", "GlobalBaseReg", ")", ".", "addReg", "(", "V0", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", "__gnu_local_gp", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", ";", "}", "MF", ".", "getRegInfo", "(", ")", ".", "addLiveIn", "(", "Mips", "::", "T9", ")", ";", "MBB", ".", "addLiveIn", "(", "Mips", "::", "T9", ")", ";", "if", "(", "ABI", ".", "IsN32", "(", ")", ")", "{", "const", "GlobalValue", "*", "FName", "=", "MF", ".", "getFunction", "(", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "Mips", "::", "LUi", ")", ",", "V0", ")", ".", "addGlobalAddress", "(", "FName", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "Mips", "::", "ADDu", ")", ",", "V1", ")", ".", "addReg", "(", "V0", ")", ".", "addReg", "(", "Mips", "::", "T9", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "Mips", "::", "ADDiu", ")", ",", "GlobalBaseReg", ")", ".", "addReg", "(", "V1", ")", ".", "addGlobalAddress", "(", "FName", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

4,370

[ "return", "false", ";" ]

[ "return", "false", ";", "}", "else", "if", "(", "IDVal", ".", "startswith", "(", "<STR_LIT>", ".intel_syntax", "<STR_LIT>", ")", ")", "{", "getParser", "(", ")", ".", "setAssemblerDialect", "(", "<NUM_LIT>", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", "==", "<STR_LIT>", "noprefix", "<STR_LIT>", ")", "Parser", ".", "Lex", "(", ")", ";", "else", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", "==", "<STR_LIT>", "prefix", "<STR_LIT>", ")", "return", "Error", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "'.intel_syntax prefix' is not ", "<STR_LIT>", "<STR_LIT>", "supported: registers must not have ", "<STR_LIT>", "<STR_LIT>", "a '%' prefix in .intel_syntax", "<STR_LIT>", ")", ";", "}" ]

GCC

arm

CPP

code_generation

CPU

4,371

[ "static", "bool", "arm_block_set_aligned_non_vect", "(", "rtx", "dstbase", ",", "unsigned", "HOST_WIDE_INT", "length", ",", "unsigned", "HOST_WIDE_INT", "value", ",", "unsigned", "HOST_WIDE_INT", "align", ")", "{", "unsigned", "int", "i", ";", "rtx", "dst", ",", "addr", ",", "mem", ";", "rtx", "val_exp", ",", "val_reg", ",", "reg", ";", "unsigned", "HOST_WIDE_INT", "v", ";", "bool", "use_strd_p", ";", "use_strd_p", "=", "(", "length", ">=", "<NUM_LIT>", "*", "UNITS_PER_WORD", "&&", "(", "align", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "TARGET_LDRD", "&&", "current_tune", "->", "prefer_ldrd_strd", ")", ";", "v", "=", "(", "value", "|", "(", "value", "<<", "<NUM_LIT>", ")", "|", "(", "value", "<<", "<NUM_LIT>", ")", "|", "(", "value", "<<", "<NUM_LIT>", ")", ")", ";", "if", "(", "length", "<", "UNITS_PER_WORD", ")", "v", "&=", "(", "<NUM_LIT>", ">>", "(", "UNITS_PER_WORD", "-", "length", ")", "*", "BITS_PER_UNIT", ")", ";", "if", "(", "use_strd_p", ")", "v", "|=", "(", "v", "<<", "BITS_PER_WORD", ")", ";", "else", "v", "=", "sext_hwi", "(", "v", ",", "BITS_PER_WORD", ")", ";", "val_exp", "=", "GEN_INT", "(", "v", ")", ";", "if", "(", "!", "arm_block_set_non_vect_profit_p", "(", "val_exp", ",", "length", ",", "align", ",", "false", ",", "use_strd_p", ")", ")", "{", "if", "(", "!", "use_strd_p", ")", "return", "false", ";", "v", "=", "(", "v", ">>", "BITS_PER_WORD", ")", ";", "v", "=", "sext_hwi", "(", "v", ",", "BITS_PER_WORD", ")", ";", "val_exp", "=", "GEN_INT", "(", "v", ")", ";", "use_strd_p", "=", "false", ";", "if", "(", "!", "arm_block_set_non_vect_profit_p", "(", "val_exp", ",", "length", ",", "align", ",", "false", ",", "use_strd_p", ")", ")", "return", "false", ";", "}", "i", "=", "<NUM_LIT>", ";", "dst", "=", "copy_addr_to_reg", "(", "XEXP", "(", "dstbase", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "use_strd_p", ")", "{", "val_reg", "=", "force_reg", "(", "DImode", ",", "val_exp", ")", ";", "reg", "=", "val_reg", ";", "for", "(", ";", "(", "i", "+", "<NUM_LIT>", "<=", "length", ")", ";", "i", "+=", "<NUM_LIT>", ")", "{", "addr", "=", "plus_constant", "(", "Pmode", ",", "dst", ",", "i", ")", ";", "mem", "=", "adjust_automodify_address", "(", "dstbase", ",", "DImode", ",", "addr", ",", "i", ")", ";", "emit_move_insn", "(", "mem", ",", "reg", ")", ";", "}", "}", "else", "val_reg", "=", "force_reg", "(", "SImode", ",", "val_exp", ")", ";", "reg", "=", "(", "use_strd_p", "?", "gen_lowpart", "(", "SImode", ",", "val_reg", ")", ":", "val_reg", ")", ";", "for", "(", ";", "(", "i", "+", "<NUM_LIT>", "<=", "length", ")", ";", "i", "+=", "<NUM_LIT>", ")", "{", "addr", "=", "plus_constant", "(", "Pmode", ",", "dst", ",", "i", ")", ";", "mem", "=", "adjust_automodify_address", "(", "dstbase", ",", "SImode", ",", "addr", ",", "i", ")", ";", "if", "(", "(", "align", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "emit_move_insn", "(", "mem", ",", "reg", ")", ";", "else", "emit_insn", "(", "gen_unaligned_storesi", "(", "mem", ",", "reg", ")", ")", ";", "}", "if", "(", "unaligned_access", "&&", "i", ">", "<NUM_LIT>", "&&", "(", "i", "+", "<NUM_LIT>", ")", "==", "length", ")", "{", "addr", "=", "plus_constant", "(", "Pmode", ",", "dst", ",", "i", "-", "<NUM_LIT>", ")", ";", "mem", "=", "adjust_automodify_address", "(", "dstbase", ",", "SImode", ",", "addr", ",", "i", "-", "<NUM_LIT>", ")", ";", "if", "(", "(", "align", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "set_mem_align", "(", "mem", ",", "BITS_PER_UNIT", ")", ";", "emit_insn", "(", "gen_unaligned_storesi", "(", "mem", ",", "reg", ")", ")", ";", "return", "true", ";", "}", "if", "(", "i", "+", "<NUM_LIT>", "<=", "length", ")", "{", "reg", "=", "gen_lowpart", "(", "HImode", ",", "val_reg", ")", ";", "addr", "=", "plus_constant", "(", "Pmode", ",", "dst", ",", "i", ")", ";", "mem", "=", "adjust_automodify_address", "(", "dstbase", ",", "HImode", ",", "addr", ",", "i", ")", ";", "if", "(", "(", "align", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "emit_move_insn", "(", "mem", ",", "reg", ")", ";", "else", "emit_insn", "(", "gen_unaligned_storehi", "(", "mem", ",", "reg", ")", ")", ";", "i", "+=", "<NUM_LIT>", ";", "}", "if", "(", "i", "+", "<NUM_LIT>", "==", "length", ")", "{", "reg", "=", "gen_lowpart", "(", "QImode", ",", "val_reg", ")", ";", "addr", "=", "plus_constant", "(", "Pmode", ",", "dst", ",", "i", ")", ";", "mem", "=", "adjust_automodify_address", "(", "dstbase", ",", "QImode", ",", "addr", ",", "i", ")", ";", "emit_move_insn", "(", "mem", ",", "reg", ")", ";", "}", "return", "true", ";", "}" ]

[ "Set", "a", "block", "of", "memory", "using", "plain", "strd/str/strh/strb", "instructions", ",", "to", "permit", "unaligned", "copies", "on", "processors", "which", "support", "unaligned", "semantics", "for", "those", "instructions", ".", "We", "fill", "the", "first", "LENGTH", "bytes", "of", "the", "memory", "area", "starting", "from", "DSTBASE", "with", "byte", "constant", "VALUE", ".", "ALIGN", "is", "the", "alignment", "requirement", "of", "memory", "." ]

LLVM

AArch64

CPP

stmt_completion

CPU

4,372

[ "getLoc", "(", ")", ",", "getContext", "(", ")", ")", ")", ";" ]

[ "auto", "Pat", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "TokE", ".", "getString", "(", ")", ")", ";", "if", "(", "!", "Pat", ")", "return", "MatchOperand_NoMatch", ";", "Lex", "(", ")", ";", "Pattern", "=", "Pat", "->", "Encoding", ";", "assert", "(", "Pattern", ">=", "<NUM_LIT>", "&&", "Pattern", "<", "<NUM_LIT>", ")", ";", "}", "Operands", ".", "push_back", "(", "AArch64Operand", "::", "CreateImm", "(", "MCConstantExpr", "::", "create", "(", "Pattern", ",", "getContext", "(", ")", ")", ",", "SS", "," ]

LLVM

SystemZ

TD

program_repair

CPU

4,373

[ "<FIXS>", "def", "SDT_ZBRCCMask", ":", "SDTypeProfile", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<FIXE>", "<FIXS>", "SDTCisVT", "<NUM_LIT>", ",", "i8", ">", ",", "SDTCisVT", "<NUM_LIT>", ",", "OtherVT", ">", "]", ">", ";", "def", "SDT_ZSelectCCMask", ":", "SDTypeProfile", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<FIXE>", "<FIXS>", "SDTCisVT", "<NUM_LIT>", ",", "i8", ">", ",", "SDTCisVT", "<NUM_LIT>", ",", "i8", ">", "]", ">", ";", "<FIXE>" ]

[ "SDTCisVT", "<NUM_LIT>", ",", "i64", ">", "]", ">", ";", "def", "SDT_ZCall", ":", "SDTypeProfile", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "[", "SDTCisPtrTy", "<NUM_LIT>", ">", "]", ">", ";", "def", "SDT_ZCmp", ":", "SDTypeProfile", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "[", "SDTCisSameAs", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "]", ">", ";", "<BUGS>", "def", "SDT_ZBRCCMask", ":", "SDTypeProfile", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<BUGE>", "[", "SDTCisVT", "<NUM_LIT>", ",", "i8", ">", ",", "<BUGS>", "SDTCisVT", "<NUM_LIT>", ",", "OtherVT", ">", "]", ">", ";", "def", "SDT_ZSelectCCMask", ":", "SDTypeProfile", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<BUGE>", "[", "SDTCisSameAs", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ",", "SDTCisSameAs", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ",", "<BUGS>", "SDTCisVT", "<NUM_LIT>", ",", "i8", ">", "]", ">", ";", "<BUGE>", "def", "SDT_ZWrapPtr", ":", "SDTypeProfile", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "[", "SDTCisSameAs", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ",", "SDTCisPtrTy", "<NUM_LIT>", ">", "]", ">", ";" ]

LLVM

CellSPU

TD

next_suggestion

MPU

4,374

[ "}" ]

[ "if", "(", "N", "-", ">", "getValueType", "(", "<NUM_LIT>", ")", "=", "=", "MVT", ":", ":", "i32", ")", "{", "uint32_t", "val", "=", "uint32_t", "(", "N", "-", ">", "getZExtValue", "(", ")", ")", ";", "return", "(", "(", "val", "&", "<NUM_LIT>", ")", "=", "=", "val", ")", ";", "}", "else", "if", "(", "N", "-", ">", "getValueType", "(", "<NUM_LIT>", ")", "=", "=", "MVT", ":", ":", "i64", ")", "{", "uint64_t", "val", "=", "N", "-", ">", "getZExtValue", "(", ")", ";", "return", "(", "(", "val", "&", "<NUM_LIT>", ")", "=", "=", "val", ")", ";" ]

LLVM

AArch64

CPP

next_suggestion

CPU

4,375

[ "}" ]

[ "assert", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO", ".", "isUse", "(", ")", ")", "UseMI", ".", "add", "(", "MO", ")", ";", "else", "DefMI", ".", "add", "(", "MO", ")", ";" ]

GCC

i386

MD

stmt_completion

CPU

4,376

[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand" ]

GCC

arm

MD

stmt_completion

CPU

4,377

[ ")", "]" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "OI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "OI", "[", "(", "match_operand", ":", "OI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "VDX", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "UNSPEC_VSTRUCTDUMMY", ")", "]", "UNSPEC_VLD4", ")" ]

GCC

i386

MD

stmt_completion

CPU

4,378

[ ")", ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

rs6000

MD

next_suggestion

CPU

4,379

[ "(", "unspec", ":", "VI", "[", "(", "match_dup", "<NUM_LIT>", ")" ]

[ "(", "match_operand", ":", "VI", "<NUM_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_NEZ_P", ")", "]", "UNSPEC_PREDICATE", ")", ")", "(", "set", "(", "match_operand", ":", "VI", "<NUM_LIT>", "<STR_LIT>", ")" ]

LLVM

Hexagon

TD

stmt_completion

DSP

4,380

[ "<NUM_LIT>", ";" ]

[ "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPseudo", "=" ]

LLVM

Hexagon

TD

stmt_completion

DSP

4,381

[ "-", "<NUM_LIT>", "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rs16", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs16", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "n1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>" ]

GCC

loongarch

CPP

next_suggestion

CPU

4,382

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "m128i", "_", "_", "lsx_vmaddwod_q_du_d", "(", "_", "_", "m128i", "_", "<NUM_LIT>", ",", "_", "_", "m128i", "_", "<NUM_LIT>", ",", "_", "_", "m128i", "_", "<NUM_LIT>", ")", "{", "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_lsx_vmaddwod_q_du_d", "(", "(", "v2i64", ")", "_", "<NUM_LIT>", ",", "(", "v2u64", ")", "_", "<NUM_LIT>", ",", "(", "v2i64", ")", "_", "<NUM_LIT>", ")", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

4,383

[ "}" ]

[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]

GCC

arm

CPP

stmt_completion

CPU

4,384

[ ")", ";" ]

[ "return", "(", "float32_t", ")", "_", "_", "builtin_neon_vget_lanev4sf", "(", "_", "_", "a", ",", "_", "_", "b" ]

GCC

v850

MD

next_suggestion

MPU

4,385

[ "else" ]

[ "|", "|", "TARGET_LONG_CALLS", ")", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", "=", "force_reg", "(", "SImode", ",", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ")", "if", "(", "TARGET_LONG_CALLS", ")", "emit_call_insn", "(", "gen_call_internal_long", "(", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]

LLVM

X86

CPP

program_repair

CPU

4,386

[ "<FIXS>", "}", "else", "if", "(", "byte", "==", "<NUM_LIT>", ")", "{", "<FIXE>" ]

[ "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ",", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ",", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ",", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", ";", "}", "<BUGS>", "}", "else", "if", "(", "byte", "==", "<NUM_LIT>", ")", "{", "<BUGE>", "uint8_t", "byte1", ";", "if", "(", "lookAtByte", "(", "insn", ",", "&", "byte1", ")", ")", "{" ]

GCC

arm

MD

stmt_completion

CPU

4,387

[ "define_reservation", "<STR_LIT>" ]

[ "(", "define_reservation", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_reservation", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_reservation", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_reservation", "<STR_LIT>", "<STR_LIT>", ")", "(" ]

LLVM

AArch64

CPP

program_repair

CPU

4,388

[ "<FIXS>", "unsigned", "ANDReg", "=", "emitAnd_ri", "(", "MVT", "::", "i32", ",", "SrcReg", ",", "false", ",", "<NUM_LIT>", ")", ";", "<FIXE>" ]

[ "if", "(", "VTIsi1", "&&", "SrcReg", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "<BUGS>", "unsigned", "ANDReg", "=", "emitAND_ri", "(", "MVT", "::", "i32", ",", "SrcReg", ",", "false", ",", "<NUM_LIT>", ")", ";", "<BUGE>", "assert", "(", "ANDReg", "&&", "<STR_LIT>", "Unexpected AND instruction emission failure.", "<STR_LIT>", ")", ";", "SrcReg", "=", "ANDReg", ";", "}" ]

GCC

fr30

MD

next_suggestion

DSP

4,389

[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]

[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]

LLVM

X86

CPP

stmt_completion

CPU

4,390

[ "<NUM_LIT>", ",", "DAG", ",", "DL", ")", ";" ]

[ "In", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SHL", ",", "DL", ",", "ExtVT", ",", "DAG", ".", "getBitcast", "(", "ExtVT", ",", "In", ")", ",", "DAG", ".", "getConstant", "(", "ShiftInx", ",", "DL", ",", "ExtVT", ")", ")", ";", "In", "=", "DAG", ".", "getBitcast", "(", "InVT", ",", "In", ")", ";", "}", "return", "DAG", ".", "getSetCC", "(", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "InVT", ")", ",", "In", ",", "ISD", "::", "SETGT", ")", ";", "}", "assert", "(", "(", "InVT", ".", "is256BitVector", "(", ")", "||", "InVT", ".", "is128BitVector", "(", ")", ")", "&&", "<STR_LIT>", "Unexpected vector type.", "<STR_LIT>", ")", ";", "unsigned", "NumElts", "=", "InVT", ".", "getVectorNumElements", "(", ")", ";", "assert", "(", "(", "NumElts", "==", "<NUM_LIT>", "||", "NumElts", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Unexpected number of elements", "<STR_LIT>", ")", ";", "if", "(", "NumElts", "==", "<NUM_LIT>", "&&", "!", "Subtarget", ".", "canExtendTo512DQ", "(", ")", ")", "{", "if", "(", "InVT", "==", "MVT", "::", "v16i8", ")", "{", "InVT", "=", "MVT", "::", "v16i16", ";", "In", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND", ",", "DL", ",", "InVT", ",", "In", ")", ";", "}", "SDValue", "Lo", "=", "extract128BitVector", "(", "In", "," ]

GCC

arm

CPP

next_suggestion

CPU

4,391

[ "}" ]

[ "vreinterpretq_p16_s64", "(", "int64x2_t", "_", "_", "a", ")", "{", "return", "(", "poly16x8_t", ")", "_", "_", "a", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

4,392

[ "if", "(", "getTargetConstantBitsFromNode", "(", "Op1", ",", "ScalarSize", ",", "UndefElts", ",", "EltBits", ",", "true", ",", "false", ")", ")", "{" ]

[ "SDValue", "InsVector", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "InsVal", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "InsVector", ".", "isUndef", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "SDValue", "NegInsVal", "=", "isFNEG", "(", "DAG", ",", "InsVal", ".", "getNode", "(", ")", ")", ")", "if", "(", "NegInsVal", ".", "getValueType", "(", ")", "==", "VT", ".", "getVectorElementType", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_VECTOR_ELT", ",", "SDLoc", "(", "Op", ")", ",", "VT", ",", "InsVector", ",", "NegInsVal", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "SDValue", "(", ")", ";", "}", "if", "(", "Opc", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "Opc", "!=", "ISD", "::", "XOR", "&&", "Opc", "!=", "ISD", "::", "FSUB", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Op1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Opc", "==", "ISD", "::", "FSUB", ")", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "APInt", "UndefElts", ";", "SmallVector", "<", "APInt", ",", "<NUM_LIT>", ">", "EltBits", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

4,393

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

4,394

[ "return", "Res", ";" ]

[ "auto", "I", "=", "llvm", "::", "find_if", "(", "Res", ",", "[", "Reg", "]", "(", "const", "RegisterMaskPair", "&", "RM", ")", "{", "return", "RM", ".", "RegUnit", "==", "Reg", ";", "}", ")", ";", "if", "(", "I", "!=", "Res", ".", "end", "(", ")", ")", "I", "->", "LaneMask", "|=", "UsedMask", ";", "else", "Res", ".", "push_back", "(", "RegisterMaskPair", "(", "Reg", ",", "UsedMask", ")", ")", ";", "}" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

4,395

[ "return", "FromBits", ">", "ToBits", ";" ]

[ "unsigned", "FromBits", "=", "FromVT", ".", "getFixedSizeInBits", "(", ")", ";", "unsigned", "ToBits", "=", "ToVT", ".", "getFixedSizeInBits", "(", ")", ";" ]

LLVM

X86

TD

program_repair

CPU

4,396

[ "<FIXS>", "IIC_SSE_MOV_S_RM", ",", "d", ">", ",", "VEX", ",", "VEX_LIG", ",", "Sched", "[", "WriteLoad", "]", ">", ",", "VEX_WIG", ";", "<FIXE>" ]

[ "def", "V", "#", "NAME", "#", "rm", ":", "SI", "<NUM_LIT>", ",", "MRMSrcMem", ",", "(", "outs", "RC", ":", "$", "dst", ")", ",", "(", "ins", "x86memop", ":", "$", "src", ")", ",", "!", "strconcat", "(", "OpcodeStr", ",", "<STR_LIT>", ")", ",", "[", "(", "set", "RC", ":", "$", "dst", ",", "(", "mem_pat", "addr", ":", "$", "src", ")", ")", "]", ",", "<BUGS>", "IIC_SSE_MOV_S_RM", ",", "d", ">", ",", "VEX", ",", "VEX_LIG", ",", "Sched", "[", "WriteLoad", "]", ">", ";", "<BUGE>", "def", "NAME", "#", "rm", ":", "SI", "<NUM_LIT>", ",", "MRMSrcMem", ",", "(", "outs", "RC", ":", "$", "dst", ")", ",", "(", "ins", "x86memop", ":", "$", "src", ")", ",", "!", "strconcat", "(", "OpcodeStr", ",", "<STR_LIT>", ")", ",", "[", "(", "set", "RC", ":", "$", "dst", ",", "(", "mem_pat", "addr", ":", "$", "src", ")", ")", "]", "," ]

GCC

i386

CPP

stmt_completion

CPU

4,397

[ "v16hi", ")", "_", "_", "B", ",", "_", "_", "U", ")", ";" ]

[ "return", "(", "_", "_", "mmask16", ")", "_", "_", "builtin_ia32_ptestnmw256", "(", "(", "_", "_", "v16hi", ")", "_", "_", "A", ",", "(", "_", "_" ]

LLVM

PIC16

CPP

program_repair

MPU

4,398

[ "<FIXS>", "SDValue", "&", "NewPtr", ",", "unsigned", "&", "Offset", ",", "DebugLoc", "dl", ")", ";", "<FIXE>" ]

[ "void", "LegalizeAddress", "(", "SDValue", "Ptr", ",", "SelectionDAG", "&", "DAG", ",", "SDValue", "&", "Chain", ",", "<BUGS>", "SDValue", "&", "NewPtr", ",", "unsigned", "&", "Offset", ")", ";", "<BUGE>", "void", "LegalizeFrameIndex", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "SDValue", "&", "ES", "," ]

LLVM

Hexagon

TD

next_suggestion

DSP

4,399

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "F2_conv_sf2w_chop", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_3a867367", ",", "TypeS_2op", ">", ",", "Enc_5e2823", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]