docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	4,100	[ "assert", "(", "(", "!", "ScopeTops", "[", "AfterLoop", "->", "getNumber", "(", ")", "]", "\|\|", "ScopeTops", "[", "AfterLoop", "->", "getNumber", "(", ")", "]", "->", "getNumber", "(", ")", "<", "MBB", ".", "getNumber", "(", ")", ")", "&&", "<STR_LIT>", "With block sorting the outermost loop for a block should be first.", "<STR_LIT>", ")", ";" ]	[ "Iter", "=", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "Bottom", ")", ")", ";", "}", "MachineBasicBlock", "", "AfterLoop", "=", "&", "", "Iter", ";", "auto", "InsertPos", "=", "MBB", ".", "begin", "(", ")", ";", "while", "(", "InsertPos", "!=", "MBB", ".", "end", "(", ")", "&&", "InsertPos", "->", "getOpcode", "(", ")", "==", "WebAssembly", "::", "END_LOOP", ")", "++", "InsertPos", ";", "MachineInstr", "", "Begin", "=", "BuildMI", "(", "MBB", ",", "InsertPos", ",", "DebugLoc", "(", ")", ",", "TII", ".", "get", "(", "WebAssembly", "::", "LOOP", ")", ")", ".", "addImm", "(", "int64_t", "(", "WebAssembly", "::", "ExprType", "::", "Void", ")", ")", ";", "MachineInstr", "", "End", "=", "BuildMI", "(", "*", "AfterLoop", ",", "AfterLoop", "->", "begin", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", ".", "get", "(", "WebAssembly", "::", "END_LOOP", ")", ")", ";", "LoopTops", "[", "End", "]", "=", "Begin", ";" ]
LLVM	ARM	TD	next_suggestion	CPU	4,101	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "halfword", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "imm", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Qd", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qd", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	4,102	[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isIndirectBranch", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";" ]
GCC	pa	CPP	code_generation	CPU	4,103	[ "int", "fmpyaddoperands", "(", "rtx", "*", "operands", ")", "{", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "mode", "!=", "SFmode", "&&", "mode", "!=", "DFmode", ")", "return", "<NUM_LIT>", ";", "if", "(", "!", "(", "mode", "==", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "mode", "==", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "mode", "==", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "mode", "==", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "mode", "==", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "!", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "REG", "&&", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "REG", "&&", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "REG", "&&", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "REG", "&&", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "REG", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "!", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "!", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", "\|\|", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", "\|\|", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", "\|\|", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "mode", "==", "SFmode", "&&", "(", "REGNO_REG_CLASS", "(", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "!=", "FPUPPER_REGS", "\|\|", "REGNO_REG_CLASS", "(", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "!=", "FPUPPER_REGS", "\|\|", "REGNO_REG_CLASS", "(", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "!=", "FPUPPER_REGS", "\|\|", "REGNO_REG_CLASS", "(", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "!=", "FPUPPER_REGS", "\|\|", "REGNO_REG_CLASS", "(", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "!=", "FPUPPER_REGS", "\|\|", "REGNO_REG_CLASS", "(", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "!=", "FPUPPER_REGS", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "}" ]	[ "Returns", "1", "if", "the", "6", "operands", "specified", "in", "OPERANDS", "are", "suitable", "for", "use", "in", "fmpyadd", "instructions", "." ]
LLVM	Mips	CPP	next_suggestion	CPU	4,104	[ "return", "&", "MO", ";" ]	[ "if", "(", "MI", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "\|\|", "!", "MO", ".", "isUse", "(", ")", "\|\|", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "return", "<NUM_LIT>", ";" ]
LLVM	Lanai	CPP	next_suggestion	CPU	4,105	[ "}" ]	[ "}", "if", "(", "isPostIncrementForm", "(", "MI", ",", "AddOffset", ")", ")", "{", "OS", "<<", "<STR_LIT>", "\\t", "<STR_LIT>", "<<", "Opcode", "<<", "<STR_LIT>", "\\t[%", "<STR_LIT>", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "<<", "decIncOperator", "(", "MI", ")", "<<", "<STR_LIT>", "], %", "<STR_LIT>", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "return", "true", ";", "}", "return", "false", ";" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	4,106	[ "PredRegsRegClass", ".", "contains", "(", "DestReg", ")", ")", "{" ]	[ "if", "(", "Hexagon", "::", "PredRegsRegClass", ".", "contains", "(", "SrcReg", ",", "DestReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Hexagon", "::", "C2_or", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addReg", "(", "SrcReg", ",", "KillFlag", ")", ";", "return", ";", "}", "if", "(", "Hexagon", "::", "CtrRegsRegClass", ".", "contains", "(", "DestReg", ")", "&&", "Hexagon", "::", "IntRegsRegClass", ".", "contains", "(", "SrcReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Hexagon", "::", "A2_tfrrcr", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "KillFlag", ")", ";", "return", ";", "}", "if", "(", "Hexagon", "::", "IntRegsRegClass", ".", "contains", "(", "DestReg", ")", "&&", "Hexagon", "::", "CtrRegsRegClass", ".", "contains", "(", "SrcReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Hexagon", "::", "A2_tfrcrr", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "KillFlag", ")", ";", "return", ";", "}", "if", "(", "Hexagon", "::", "ModRegsRegClass", ".", "contains", "(", "DestReg", ")", "&&", "Hexagon", "::", "IntRegsRegClass", ".", "contains", "(", "SrcReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Hexagon", "::", "A2_tfrrcr", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "KillFlag", ")", ";", "return", ";", "}", "if", "(", "Hexagon", "::", "PredRegsRegClass", ".", "contains", "(", "SrcReg", ")", "&&", "Hexagon", "::", "IntRegsRegClass", ".", "contains", "(", "DestReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Hexagon", "::", "C2_tfrpr", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "KillFlag", ")", ";", "return", ";", "}", "if", "(", "Hexagon", "::", "IntRegsRegClass", ".", "contains", "(", "SrcReg", ")", "&&", "Hexagon", "::" ]
LLVM	AArch64	TD	next_suggestion	CPU	4,107	[ "}" ]	[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]
GCC	i386	CPP	next_suggestion	CPU	4,108	[ "else", "{" ]	[ "v", "[", "<NUM_LIT>", "]", "=", "", "op", ";", "vec_cst", "=", "gen_rtx_CONST_VECTOR", "(", "V1TImode", ",", "gen_rtvec_v", "(", "<NUM_LIT>", ",", "v", ")", ")", ";", "}", "if", "(", "!", "standard_sse_constant_p", "(", "vec_cst", ",", "V1TImode", ")", ")", "{", "start_sequence", "(", ")", ";", "vec_cst", "=", "validize_mem", "(", "force_const_mem", "(", "V1TImode", ",", "vec_cst", ")", ")", ";", "rtx_insn", "", "seq", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";", "emit_insn_before", "(", "seq", ",", "insn", ")", ";", "}", "emit_insn_before", "(", "gen_move_insn", "(", "tmp", ",", "vec_cst", ")", ",", "insn", ")", ";", "*", "op", "=", "tmp", ";", "}" ]
GCC	aarch64	MD	stmt_completion	CPU	4,109	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "parallel", "[", "(", "call", "(", "match_operand", "<NUM_LIT>" ]
GCC	i386	MD	next_suggestion	CPU	4,110	[ "gcc_assert", "(", "ok", ")" ]	[ "(", "match_operator", ":", "<", "sseintvecmode", ">", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "VI124_128", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VI124_128", "<NUM_LIT>", "<STR_LIT>", ")", "]", ")", ")", "]", "<STR_LIT>", "{", "bool", "ok", "=", "ix86_expand_int_vec_cmp", "(", "operands", ")" ]
GCC	mips	CPP	code_generation	CPU	4,111	[ "void", "mips_gen_conditional_trap", "(", "rtx", "*", "operands", ")", "{", "rtx", "op0", ",", "op1", ";", "enum", "rtx_code", "cmp_code", "=", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "cmp_operands", "[", "<NUM_LIT>", "]", ")", ";", "switch", "(", "cmp_code", ")", "{", "case", "GT", ":", "cmp_code", "=", "LT", ";", "break", ";", "case", "LE", ":", "cmp_code", "=", "GE", ";", "break", ";", "case", "GTU", ":", "cmp_code", "=", "LTU", ";", "break", ";", "case", "LEU", ":", "cmp_code", "=", "GEU", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "cmp_code", "==", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "op0", "=", "cmp_operands", "[", "<NUM_LIT>", "]", ";", "op1", "=", "cmp_operands", "[", "<NUM_LIT>", "]", ";", "}", "else", "{", "op0", "=", "cmp_operands", "[", "<NUM_LIT>", "]", ";", "op1", "=", "cmp_operands", "[", "<NUM_LIT>", "]", ";", "}", "op0", "=", "force_reg", "(", "mode", ",", "op0", ")", ";", "if", "(", "!", "arith_operand", "(", "op1", ",", "mode", ")", ")", "op1", "=", "force_reg", "(", "mode", ",", "op1", ")", ";", "emit_insn", "(", "gen_rtx_TRAP_IF", "(", "VOIDmode", ",", "gen_rtx_fmt_ee", "(", "cmp_code", ",", "mode", ",", "op0", ",", "op1", ")", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "}" ]	[ "Emit", "a", "conditional", "trap", ".", "OPERANDS", "is", "the", "array", "of", "operands", "passed", "to", "the", "conditional_trap", "expander", "." ]
LLVM	Hexagon	TD	stmt_completion	DSP	4,112	[ "=", "<NUM_LIT>", ";" ]	[ "def", "A2_paddit", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ",", "s32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_4c5ba658", ",", "TypeALU32_2op", ">", ",", "Enc_e38e1f", ",", "PredNewRel", ",", "ImmRegRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated" ]
LLVM	FISC	CPP	next_suggestion	CPU	4,113	[ "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";" ]	[ "if", "(", "isOperandRegister", "(", "Parser", ".", "getTok", "(", ")", ")", ")", "return", "ParseRegisterOperand", "(", "&", "Operands", ",", "Mnemonic", ")", ";", "if", "(", "token_str", "==", "<STR_LIT>", "lsl", "<STR_LIT>", ")", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "", "IdVal", ";", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "IdVal", ")", ")", "return", "true", ";", "if", "(", "IdVal", "->", "getKind", "(", ")", "==", "MCExpr", "::", "ExprKind", "::", "SymbolRef", ")", "{", "StringRef", "Opcode", "=", "StringRef", "(", "(", "(", "FISCOperand", "", ")", "(", "Operands", "[", "<NUM_LIT>", "]", ".", "get", "(", ")", ")", ")", "->", "Tok", ".", "Data", ",", "(", "(", "FISCOperand", "*", ")", "(", "Operands", "[", "<NUM_LIT>", "]", ".", "get", "(", ")", ")", ")", "->", "Tok", ".", "Length", ")", ";", "}" ]
GCC	alpha	CPP	stmt_completion	MPU	4,114	[ ",", "<NUM_LIT>", ")", ")", ";" ]	[ "base", "=", "gimple_assign_rhs1", "(", "stmt", ")", ";", "if", "(", "TREE_CODE", "(", "base", ")", "==", "SSA_NAME", ")", "{", "base_stmt", "=", "va_list_skip_additions", "(", "base", ")", ";", "if", "(", "base_stmt", "&&", "is_gimple_assign", "(", "base_stmt", ")", "&&", "gimple_assign_rhs_code", "(", "base_stmt", ")", "==", "COMPONENT_REF", ")", "base", "=", "gimple_assign_rhs1", "(", "base_stmt", ")", ";", "}", "if", "(", "TREE_CODE", "(", "base", ")", "!=", "COMPONENT_REF", "\|\|", "TREE_OPERAND", "(", "base", ",", "<NUM_LIT>", ")", "!=", "TYPE_FIELDS", "(", "va_list_type_node", ")", ")", "{", "base", "=", "gimple_assign_rhs2", "(", "stmt", ")", ";", "if", "(", "TREE_CODE", "(", "base", ")", "==", "SSA_NAME", ")", "{", "base_stmt", "=", "va_list_skip_additions", "(", "base", ")", ";", "if", "(", "base_stmt", "&&", "is_gimple_assign", "(", "base_stmt", ")", "&&", "gimple_assign_rhs_code", "(", "base_stmt", ")", "==", "COMPONENT_REF", ")", "base", "=", "gimple_assign_rhs1", "(", "base_stmt", ")", ";", "}", "if", "(", "TREE_CODE", "(", "base", ")", "!=", "COMPONENT_REF", "\|\|", "TREE_OPERAND", "(", "base", ",", "<NUM_LIT>", ")", "!=", "TYPE_FIELDS", "(", "va_list_type_node", ")", ")", "return", "false", ";", "offset_arg", "=", "<NUM_LIT>", ";", "}", "base", "=", "get_base_address", "(", "base", ")", ";", "if", "(", "TREE_CODE", "(", "base", ")", "!=", "VAR_DECL", "\|\|", "!", "bitmap_bit_p", "(", "si", "->", "va_list_vars", ",", "DECL_UID", "(", "base", ")", "+", "num_ssa_names", ")", ")", "return", "false", ";", "offset", "=", "gimple_op", "(", "stmt", ",", "<NUM_LIT>", "+", "offset_arg", ")", ";", "if", "(", "TREE_CODE", "(", "offset", ")", "==", "SSA_NAME", ")", "{", "gimple", "", "offset_stmt", "=", "va_list_skip_additions", "(", "offset", ")", ";", "if", "(", "offset_stmt", "&&", "gimple_code", "(", "offset_stmt", ")", "==", "GIMPLE_PHI", ")", "{", "HOST_WIDE_INT", "sub", ";", "gimple", "", "arg1_stmt", ",", "*", "arg2_stmt", ";", "tree", "arg1", ",", "arg2", ";", "enum", "tree_code", "code1", ",", "code2", ";", "if", "(", "gimple_phi_num_args", "(", "offset_stmt", ")", "!=", "<NUM_LIT>", ")", "goto", "escapes", ";", "arg1_stmt", "=", "va_list_skip_additions", "(", "gimple_phi_arg_def", "(", "offset_stmt" ]
LLVM	X86	CPP	code_generation	CPU	4,115	[ "bool", "X86FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", "", "TRI", ")", "const", "{", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "unsigned", "Opc", "=", "STI", ".", "is64Bit", "(", ")", "?", "X86", "::", "PUSH64r", ":", "X86", "::", "PUSH32r", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "<NUM_LIT>", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "X86", "::", "GR64RegClass", ".", "contains", "(", "Reg", ")", "&&", "!", "X86", "::", "GR32RegClass", ".", "contains", "(", "Reg", ")", ")", "continue", ";", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "<NUM_LIT>", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";", "if", "(", "X86", "::", "GR64RegClass", ".", "contains", "(", "Reg", ")", "\|\|", "X86", "::", "GR32RegClass", ".", "contains", "(", "Reg", ")", ")", "continue", ";", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "const", "TargetRegisterClass", "", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "TII", ".", "storeRegToStackSlot", "(", "MBB", ",", "MI", ",", "Reg", ",", "true", ",", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";", "--", "MI", ";", "MI", "->", "setFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "++", "MI", ";", "}", "return", "true", ";", "}" ]	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series", "of", "store", "instructions", "via", "storeRegToStackSlot", "(", ")", "." ]
LLVM	SystemZ	CPP	stmt_completion	CPU	4,116	[ "true", ";" ]	[ "bool", "useLoadStackGuardNode", "(", ")", "const", "override", "{", "return" ]
LLVM	ARM	CPP	stmt_completion	CPU	4,117	[ "++", ")", "{" ]	[ "unsigned", "Vtmp", "=", "varEnd", ";", "if", "(", "(", "LoopSize", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "Vtmp", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "IsThumb", "?", "ARM", "::", "t2MOVi16", ":", "ARM", "::", "MOVi16", ")", ",", "Vtmp", ")", ".", "addImm", "(", "LoopSize", "&", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "if", "(", "(", "LoopSize", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "IsThumb", "?", "ARM", "::", "t2MOVTi16", ":", "ARM", "::", "MOVTi16", ")", ",", "varEnd", ")", ".", "addReg", "(", "Vtmp", ")", ".", "addImm", "(", "LoopSize", ">>", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "}", "else", "{", "MachineConstantPool", "", "ConstantPool", "=", "MF", "->", "getConstantPool", "(", ")", ";", "Type", "", "Int32Ty", "=", "Type", "::", "getInt32Ty", "(", "MF", "->", "getFunction", "(", ")", ".", "getContext", "(", ")", ")", ";", "const", "Constant", "", "C", "=", "ConstantInt", "::", "get", "(", "Int32Ty", ",", "LoopSize", ")", ";", "unsigned", "Align", "=", "MF", "->", "getDataLayout", "(", ")", ".", "getPrefTypeAlignment", "(", "Int32Ty", ")", ";", "if", "(", "Align", "==", "<NUM_LIT>", ")", "Align", "=", "MF", "->", "getDataLayout", "(", ")", ".", "getTypeAllocSize", "(", "C", "->", "getType", "(", ")", ")", ";", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "Align", ")", ";", "MachineMemOperand", "", "CPMMO", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getConstantPool", "(", "", "MF", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "IsThumb", ")", "BuildMI", "(", "", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "tLDRpci", ")", ")", ".", "addReg", "(", "varEnd", ",", "RegState", "::", "Define", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addMemOperand", "(", "CPMMO", ")", ";", "else", "BuildMI", "(", "", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "LDRcp", ")", ")", ".", "addReg", "(", "varEnd", ",", "RegState", "::", "Define", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addMemOperand", "(", "CPMMO", ")", ";", "}", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "MachineBasicBlock", "", "entryBB", "=", "BB", ";", "BB", "=", "loopMBB", ";", "Register", "varLoop", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "Register", "varPhi", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "Register", "srcLoop", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "Register", "srcPhi", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "Register", "destLoop", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "Register", "destPhi", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "", "BB", ",", "BB", "->", "begin", "(", ")", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "PHI", ")", ",", "varPhi", ")", ".", "addReg", "(", "varLoop", ")", ".", "addMBB", "(", "loopMBB", ")", ".", "addReg", "(", "varEnd", ")", ".", "addMBB", "(", "entryBB", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "PHI", ")", ",", "srcPhi", ")", ".", "addReg", "(", "srcLoop", ")", ".", "addMBB", "(", "loopMBB", ")", ".", "addReg", "(", "src", ")", ".", "addMBB", "(", "entryBB", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "PHI", ")", ",", "destPhi", ")", ".", "addReg", "(", "destLoop", ")", ".", "addMBB", "(", "loopMBB", ")", ".", "addReg", "(", "dest", ")", ".", "addMBB", "(", "entryBB", ")", ";", "Register", "scratch", "=", "MRI", ".", "createVirtualRegister", "(", "IsNeon", "?", "VecTRC", ":", "TRC", ")", ";", "emitPostLd", "(", "BB", ",", "BB", "->", "end", "(", ")", ",", "TII", ",", "dl", ",", "UnitSize", ",", "scratch", ",", "srcPhi", ",", "srcLoop", ",", "IsThumb1", ",", "IsThumb2", ")", ";", "emitPostSt", "(", "BB", ",", "BB", "->", "end", "(", ")", ",", "TII", ",", "dl", ",", "UnitSize", ",", "scratch", ",", "destPhi", ",", "destLoop", ",", "IsThumb1", ",", "IsThumb2", ")", ";", "if", "(", "IsThumb1", ")", "{", "BuildMI", "(", "", "BB", ",", "BB", "->", "end", "(", ")", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "tSUBi8", ")", ",", "varLoop", ")", ".", "add", "(", "t1CondCodeOp", "(", ")", ")", ".", "addReg", "(", "varPhi", ")", ".", "addImm", "(", "UnitSize", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "", "BB", ",", "BB", "->", "end", "(", ")", ",", "dl", ",", "TII", "->", "get", "(", "IsThumb2", "?", "ARM", "::", "t2SUBri", ":", "ARM", "::", "SUBri", ")", ",", "varLoop", ")", ";", "MIB", ".", "addReg", "(", "varPhi", ")", ".", "addImm", "(", "UnitSize", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "ARM", "::", "CPSR", ")", ";", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDef", "(", "true", ")", ";", "}", "BuildMI", "(", "", "BB", ",", "BB", "->", "end", "(", ")", ",", "dl", ",", "TII", "->", "get", "(", "IsThumb1", "?", "ARM", "::", "tBcc", ":", "IsThumb2", "?", "ARM", "::", "t2Bcc", ":", "ARM", "::", "Bcc", ")", ")", ".", "addMBB", "(", "loopMBB", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "ARM", "::", "CPSR", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "BB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "BB", "=", "exitMBB", ";", "auto", "StartOfExit", "=", "exitMBB", "->", "begin", "(", ")", ";", "unsigned", "srcIn", "=", "srcLoop", ";", "unsigned", "destIn", "=", "destLoop", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "BytesLeft", ";", "i" ]
LLVM	AArch64	TD	next_suggestion	CPU	4,118	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "class", "BaseBranchReg", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "dag", "oops", ",", "dag", "iops", ",", "string", "asm", ",", "string", "operands", ",", "list", "<", "dag", ">", "pattern", ">", ":", "I", "<", "oops", ",", "iops", ",", "asm", ",", "operands", ",", "<STR_LIT>", ",", "pattern", ">", ",", "Sched", "<", "[", "WriteBrReg", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	X86	CPP	code_generation	CPU	4,119	[ "bool", "X86InstrInfo", "::", "areLoadsFromSameBasePtr", "(", "SDNode", "", "Load1", ",", "SDNode", "", "Load2", ",", "int64_t", "&", "Offset1", ",", "int64_t", "&", "Offset2", ")", "const", "{", "if", "(", "!", "Load1", "->", "isMachineOpcode", "(", ")", "\|\|", "!", "Load2", "->", "isMachineOpcode", "(", ")", ")", "return", "false", ";", "auto", "IsLoadOpcode", "=", "[", "&", "]", "(", "unsigned", "Opcode", ")", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "false", ";", "case", "X86", "::", "MOV8rm", ":", "case", "X86", "::", "MOV16rm", ":", "case", "X86", "::", "MOV32rm", ":", "case", "X86", "::", "MOV64rm", ":", "case", "X86", "::", "LD_Fp32m", ":", "case", "X86", "::", "LD_Fp64m", ":", "case", "X86", "::", "LD_Fp80m", ":", "case", "X86", "::", "MOVSSrm", ":", "case", "X86", "::", "MOVSSrm_alt", ":", "case", "X86", "::", "MOVSDrm", ":", "case", "X86", "::", "MOVSDrm_alt", ":", "case", "X86", "::", "MMX_MOVD64rm", ":", "case", "X86", "::", "MMX_MOVQ64rm", ":", "case", "X86", "::", "MOVAPSrm", ":", "case", "X86", "::", "MOVUPSrm", ":", "case", "X86", "::", "MOVAPDrm", ":", "case", "X86", "::", "MOVUPDrm", ":", "case", "X86", "::", "MOVDQArm", ":", "case", "X86", "::", "MOVDQUrm", ":", "case", "X86", "::", "VMOVSSrm", ":", "case", "X86", "::", "VMOVSSrm_alt", ":", "case", "X86", "::", "VMOVSDrm", ":", "case", "X86", "::", "VMOVSDrm_alt", ":", "case", "X86", "::", "VMOVAPSrm", ":", "case", "X86", "::", "VMOVUPSrm", ":", "case", "X86", "::", "VMOVAPDrm", ":", "case", "X86", "::", "VMOVUPDrm", ":", "case", "X86", "::", "VMOVDQArm", ":", "case", "X86", "::", "VMOVDQUrm", ":", "case", "X86", "::", "VMOVAPSYrm", ":", "case", "X86", "::", "VMOVUPSYrm", ":", "case", "X86", "::", "VMOVAPDYrm", ":", "case", "X86", "::", "VMOVUPDYrm", ":", "case", "X86", "::", "VMOVDQAYrm", ":", "case", "X86", "::", "VMOVDQUYrm", ":", "case", "X86", "::", "VMOVSSZrm", ":", "case", "X86", "::", "VMOVSSZrm_alt", ":", "case", "X86", "::", "VMOVSDZrm", ":", "case", "X86", "::", "VMOVSDZrm_alt", ":", "case", "X86", "::", "VMOVAPSZ128rm", ":", "case", "X86", "::", "VMOVUPSZ128rm", ":", "case", "X86", "::", "VMOVAPSZ128rm_NOVLX", ":", "case", "X86", "::", "VMOVUPSZ128rm_NOVLX", ":", "case", "X86", "::", "VMOVAPDZ128rm", ":", "case", "X86", "::", "VMOVUPDZ128rm", ":", "case", "X86", "::", "VMOVDQU8Z128rm", ":", "case", "X86", "::", "VMOVDQU16Z128rm", ":", "case", "X86", "::", "VMOVDQA32Z128rm", ":", "case", "X86", "::", "VMOVDQU32Z128rm", ":", "case", "X86", "::", "VMOVDQA64Z128rm", ":", "case", "X86", "::", "VMOVDQU64Z128rm", ":", "case", "X86", "::", "VMOVAPSZ256rm", ":", "case", "X86", "::", "VMOVUPSZ256rm", ":", "case", "X86", "::", "VMOVAPSZ256rm_NOVLX", ":", "case", "X86", "::", "VMOVUPSZ256rm_NOVLX", ":", "case", "X86", "::", "VMOVAPDZ256rm", ":", "case", "X86", "::", "VMOVUPDZ256rm", ":", "case", "X86", "::", "VMOVDQU8Z256rm", ":", "case", "X86", "::", "VMOVDQU16Z256rm", ":", "case", "X86", "::", "VMOVDQA32Z256rm", ":", "case", "X86", "::", "VMOVDQU32Z256rm", ":", "case", "X86", "::", "VMOVDQA64Z256rm", ":", "case", "X86", "::", "VMOVDQU64Z256rm", ":", "case", "X86", "::", "VMOVAPSZrm", ":", "case", "X86", "::", "VMOVUPSZrm", ":", "case", "X86", "::", "VMOVAPDZrm", ":", "case", "X86", "::", "VMOVUPDZrm", ":", "case", "X86", "::", "VMOVDQU8Zrm", ":", "case", "X86", "::", "VMOVDQU16Zrm", ":", "case", "X86", "::", "VMOVDQA32Zrm", ":", "case", "X86", "::", "VMOVDQU32Zrm", ":", "case", "X86", "::", "VMOVDQA64Zrm", ":", "case", "X86", "::", "VMOVDQU64Zrm", ":", "case", "X86", "::", "KMOVBkm", ":", "case", "X86", "::", "KMOVBkm_EVEX", ":", "case", "X86", "::", "KMOVWkm", ":", "case", "X86", "::", "KMOVWkm_EVEX", ":", "case", "X86", "::", "KMOVDkm", ":", "case", "X86", "::", "KMOVDkm_EVEX", ":", "case", "X86", "::", "KMOVQkm", ":", "case", "X86", "::", "KMOVQkm_EVEX", ":", "return", "true", ";", "}", "}", ";", "if", "(", "!", "IsLoadOpcode", "(", "Load1", "->", "getMachineOpcode", "(", ")", ")", "\|\|", "!", "IsLoadOpcode", "(", "Load2", "->", "getMachineOpcode", "(", ")", ")", ")", "return", "false", ";", "auto", "HasSameOp", "=", "[", "&", "]", "(", "int", "I", ")", "{", "return", "Load1", "->", "getOperand", "(", "I", ")", "==", "Load2", "->", "getOperand", "(", "I", ")", ";", "}", ";", "if", "(", "!", "HasSameOp", "(", "X86", "::", "AddrBaseReg", ")", "\|\|", "!", "HasSameOp", "(", "X86", "::", "AddrScaleAmt", ")", "\|\|", "!", "HasSameOp", "(", "X86", "::", "AddrIndexReg", ")", "\|\|", "!", "HasSameOp", "(", "X86", "::", "AddrSegmentReg", ")", ")", "return", "false", ";", "if", "(", "!", "HasSameOp", "(", "<NUM_LIT>", ")", ")", "return", "false", ";", "auto", "Disp1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Load1", "->", "getOperand", "(", "X86", "::", "AddrDisp", ")", ")", ";", "auto", "Disp2", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Load2", "->", "getOperand", "(", "X86", "::", "AddrDisp", ")", ")", ";", "if", "(", "!", "Disp1", "\|\|", "!", "Disp2", ")", "return", "false", ";", "Offset1", "=", "Disp1", "->", "getSExtValue", "(", ")", ";", "Offset2", "=", "Disp2", "->", "getSExtValue", "(", ")", ";", "return", "true", ";", "}" ]	[ "areLoadsFromSameBasePtr", "-", "This", "is", "used", "by", "the", "pre-regalloc", "scheduler", "to", "determine", "if", "two", "loads", "are", "loading", "from", "the", "same", "base", "address", "." ]
GCC	s390	MD	stmt_completion	MPU	4,120	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>" ]
GCC	mapip	CPP	next_suggestion	Virtual ISA	4,121	[ "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "reg_alloc_order", "[", "regno", "]", "=", "regno", ";" ]	[ "int", "i", ";", "rtx", "insn", ";", "int", "regno", ";" ]
GCC	tilegx	MD	stmt_completion	VLIW	4,122	[ ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	4,123	[ "<STR_LIT>", ",", "<STR_LIT>", "PPC", "<STR_LIT>", ")", ";" ]	[ "RegisterTarget", "<", "Triple", "::", "ppc64", ",", "true", ">", "Y", "(", "getThePPC64Target", "(", ")", ",", "<STR_LIT>", "ppc64", "<STR_LIT>", ",", "<STR_LIT>", "PowerPC 64" ]
GCC	arm	CPP	next_suggestion	CPU	4,124	[ "}" ]	[ "_", "_", "arm_vshlltq_m_n_u16", "(", "uint32x4_t", "_", "_", "inactive", ",", "uint16x8_t", "_", "_", "a", ",", "const", "int", "_", "_", "imm", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "builtin_mve_vshlltq_m_n_uv8hi", "(", "_", "_", "inactive", ",", "_", "_", "a", ",", "_", "_", "imm", ",", "_", "_", "p", ")", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	4,125	[ "P0", "]", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[" ]
LLVM	SystemZ	CPP	stmt_completion	CPU	4,126	[ "Opcode", "==", "PCREL_OFFSET", ";" ]	[ "return", "Opcode", "==", "PCREL_WRAPPER", "\|\|" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	4,127	[ ")", ";" ]	[ "case", "ISD", "::", "EXTRACT_SUBVECTOR", ":", "return", "LowerEXTRACT_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EXTRACT_VECTOR_ELT", ":", "return", "LowerEXTRACT_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BUILD_VECTOR", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VECTOR_SHUFFLE", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SRA", ":", "case", "ISD", "::", "SHL", ":", "case", "ISD", "::", "SRL", ":", "return", "LowerVECTOR_SHIFT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ConstantPool", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "JumpTable", ":", "return", "LowerJumpTable", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EH_RETURN", ":", "return", "LowerEH_RETURN", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "RETURNADDR", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FRAMEADDR", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GlobalTLSAddress", ":", "return", "LowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ATOMIC_FENCE", ":", "return", "LowerATOMIC_FENCE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GlobalAddress", ":", "return", "LowerGLOBALADDRESS", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BlockAddress", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GLOBAL_OFFSET_TABLE", ":", "return", "LowerGLOBAL_OFFSET_TABLE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VASTART", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "LOAD", ":", "return", "LowerLOAD", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "DYNAMIC_STACKALLOC", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG" ]
LLVM	Hexagon	TD	next_suggestion	DSP	4,128	[ "let", "Uses", "=", "[", "USR", "]", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";" ]
GCC	i386	CPP	program_repair	CPU	4,129	[ "<FIXS>", "set_feature", "(", "FEATURE_CMOV", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_MMX", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_SSE", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_SSE2", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_POPCNT", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_AES", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_PCLMUL", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_SSE3", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_SSSE3", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_SSE4_1", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_SSE4_2", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_AVX", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_FMA", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_BMI", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_AVX2", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_BMI2", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_AVX512F", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_AVX512VL", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_AVX512BW", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_AVX512DQ", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_AVX512CD", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_AVX512PF", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_AVX512ER", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_AVX512IFMA", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_AVX512VBMI", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_AVX512VBMI2", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_GFNI", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_VPCLMULQDQ", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_AVX512VNNI", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_AVX512BITALG", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_AVX512VPOPCNTDQ", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_AVX5124VNNIW", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_AVX5124FMAPS", ")", ";", "<FIXE>" ]	[ "unsigned", "int", "ext_level", ";", "unsigned", "int", "features", "=", "<NUM_LIT>", ";", "if", "(", "edx", "&", "bit_CMOV", ")", "<BUGS>", "features", "\|=", "(", "<NUM_LIT>", "<<", "FEATURE_CMOV", ")", ";", "<BUGE>", "if", "(", "edx", "&", "bit_MMX", ")", "<BUGS>", "features", "\|=", "(", "<NUM_LIT>", "<<", "FEATURE_MMX", ")", ";", "<BUGE>", "if", "(", "edx", "&", "bit_SSE", ")", "<BUGS>", "features", "\|=", "(", "<NUM_LIT>", "<<", "FEATURE_SSE", ")", ";", "<BUGE>", "if", "(", "edx", "&", "bit_SSE2", ")", "<BUGS>", "features", "\|=", "(", "<NUM_LIT>", "<<", "FEATURE_SSE2", ")", ";", "<BUGE>", "if", "(", "ecx", "&", "bit_POPCNT", ")", "<BUGS>", "features", "\|=", "(", "<NUM_LIT>", "<<", "FEATURE_POPCNT", ")", ";", "<BUGE>", "if", "(", "ecx", "&", "bit_AES", ")", "<BUGS>", "features", "\|=", "(", "<NUM_LIT>", "<<", "FEATURE_AES", ")", ";", "<BUGE>", "if", "(", "ecx", "&", "bit_PCLMUL", ")", "<BUGS>", "features", "\|=", "(", "<NUM_LIT>", "<<", "FEATURE_PCLMUL", ")", ";", "<BUGE>", "if", "(", "ecx", "&", "bit_SSE3", ")", "<BUGS>", "features", "\|=", "(", "<NUM_LIT>", "<<", "FEATURE_SSE3", ")", ";", "<BUGE>", "if", "(", "ecx", "&", "bit_SSSE3", ")", "<BUGS>", "features", "\|=", "(", "<NUM_LIT>", "<<", "FEATURE_SSSE3", ")", ";", "<BUGE>", "if", "(", "ecx", "&", "bit_SSE4_1", ")", "<BUGS>", "features", "\|=", "(", "<NUM_LIT>", "<<", "FEATURE_SSE4_1", ")", ";", "<BUGE>", "if", "(", "ecx", "&", "bit_SSE4_2", ")", "<BUGS>", "features", "\|=", "(", "<NUM_LIT>", "<<", "FEATURE_SSE4_2", ")", ";", "<BUGE>", "if", "(", "ecx", "&", "bit_AVX", ")", "<BUGS>", "features", "\|=", "(", "<NUM_LIT>", "<<", "FEATURE_AVX", ")", ";", "<BUGE>", "if", "(", "ecx", "&", "bit_FMA", ")", "<BUGS>", "features", "\|=", "(", "<NUM_LIT>", "<<", "FEATURE_FMA", ")", ";", "<BUGE>", "if", "(", "max_cpuid_level", ">=", "<NUM_LIT>", ")", "{", "_", "_", "cpuid_count", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "eax", ",", "ebx", ",", "ecx", ",", "edx", ")", ";", "if", "(", "ebx", "&", "bit_BMI", ")", "<BUGS>", "features", "\|=", "(", "<NUM_LIT>", "<<", "FEATURE_BMI", ")", ";", "<BUGE>", "if", "(", "ebx", "&", "bit_AVX2", ")", "<BUGS>", "features", "\|=", "(", "<NUM_LIT>", "<<", "FEATURE_AVX2", ")", ";", "<BUGE>", "if", "(", "ebx", "&", "bit_BMI2", ")", "<BUGS>", "features", "\|=", "(", "<NUM_LIT>", "<<", "FEATURE_BMI2", ")", ";", "<BUGE>", "if", "(", "ebx", "&", "bit_AVX512F", ")", "<BUGS>", "features", "\|=", "(", "<NUM_LIT>", "<<", "FEATURE_AVX512F", ")", ";", "<BUGE>", "if", "(", "ebx", "&", "bit_AVX512VL", ")", "<BUGS>", "features", "\|=", "(", "<NUM_LIT>", "<<", "FEATURE_AVX512VL", ")", ";", "<BUGE>", "if", "(", "ebx", "&", "bit_AVX512BW", ")", "<BUGS>", "features", "\|=", "(", "<NUM_LIT>", "<<", "FEATURE_AVX512BW", ")", ";", "<BUGE>", "if", "(", "ebx", "&", "bit_AVX512DQ", ")", "<BUGS>", "features", "\|=", "(", "<NUM_LIT>", "<<", "FEATURE_AVX512DQ", ")", ";", "<BUGE>", "if", "(", "ebx", "&", "bit_AVX512CD", ")", "<BUGS>", "features", "\|=", "(", "<NUM_LIT>", "<<", "FEATURE_AVX512CD", ")", ";", "<BUGE>", "if", "(", "ebx", "&", "bit_AVX512PF", ")", "<BUGS>", "features", "\|=", "(", "<NUM_LIT>", "<<", "FEATURE_AVX512PF", ")", ";", "<BUGE>", "if", "(", "ebx", "&", "bit_AVX512ER", ")", "<BUGS>", "features", "\|=", "(", "<NUM_LIT>", "<<", "FEATURE_AVX512ER", ")", ";", "<BUGE>", "if", "(", "ebx", "&", "bit_AVX512IFMA", ")", "<BUGS>", "features", "\|=", "(", "<NUM_LIT>", "<<", "FEATURE_AVX512IFMA", ")", ";", "<BUGE>", "if", "(", "ecx", "&", "bit_AVX512VBMI", ")", "<BUGS>", "features", "\|=", "(", "<NUM_LIT>", "<<", "FEATURE_AVX512VBMI", ")", ";", "<BUGE>", "if", "(", "ecx", "&", "bit_AVX512VBMI2", ")", "<BUGS>", "features", "\|=", "(", "<NUM_LIT>", "<<", "FEATURE_AVX512VBMI2", ")", ";", "<BUGE>", "if", "(", "ecx", "&", "bit_GFNI", ")", "<BUGS>", "features", "\|=", "(", "<NUM_LIT>", "<<", "FEATURE_GFNI", ")", ";", "<BUGE>", "if", "(", "ecx", "&", "bit_VPCLMULQDQ", ")", "<BUGS>", "features", "\|=", "(", "<NUM_LIT>", "<<", "FEATURE_VPCLMULQDQ", ")", ";", "<BUGE>", "if", "(", "ecx", "&", "bit_AVX512VNNI", ")", "<BUGS>", "features", "\|=", "(", "<NUM_LIT>", "<<", "FEATURE_AVX512VNNI", ")", ";", "<BUGE>", "if", "(", "ecx", "&", "bit_AVX512BITALG", ")", "<BUGS>", "features", "\|=", "(", "<NUM_LIT>", "<<", "FEATURE_AVX512BITALG", ")", ";", "<BUGE>", "if", "(", "ecx", "&", "bit_AVX512VPOPCNTDQ", ")", "<BUGS>", "features", "\|=", "(", "<NUM_LIT>", "<<", "FEATURE_AVX512VPOPCNTDQ", ")", ";", "<BUGE>", "if", "(", "edx", "&", "bit_AVX5124VNNIW", ")", "<BUGS>", "features", "\|=", "(", "<NUM_LIT>", "<<", "FEATURE_AVX5124VNNIW", ")", ";", "<BUGE>", "if", "(", "edx", "&", "bit_AVX5124FMAPS", ")", "<BUGS>", "features", "\|=", "(", "<NUM_LIT>", "<<", "FEATURE_AVX5124FMAPS", ")", ";", "<BUGE>", "}" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	4,130	[ "IncludeLoopPHIs", ")", ";" ]	[ "void", "LinearizedRegion", "::", "replaceRegisterInsideRegion", "(", "unsigned", "Register", ",", "unsigned", "NewRegister", ",", "bool", "IncludeLoopPHIs", ",", "MachineRegisterInfo", "*", "MRI", ")", "{", "replaceRegister", "(", "Register", ",", "NewRegister", ",", "MRI", ",", "true", ",", "false", "," ]
LLVM	HSAIL	TD	stmt_completion	Virtual ISA	4,131	[ "[", "IntrNoMem", "]", ">", ";" ]	[ "def", "int_HSAIL_cvt_s64_upi_f32", ":", "GCCBuiltin", "<", "<STR_LIT>", ">", ",", "Intrinsic", "<", "[", "llvm_i64_ty", "]", ",", "[", "llvm_float_ty", "]", "," ]
LLVM	SystemZ	TD	stmt_completion	CPU	4,132	[ "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "XBD2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op" ]
GCC	arm	CPP	stmt_completion	CPU	4,133	[ ";" ]	[ "if", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "INTVAL", "(", "x", ")", "<", "<NUM_LIT>", ")", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "if", "(", "INTVAL", "(", "x", ")", ">=", "-", "<NUM_LIT>", "&&", "INTVAL", "(", "x", ")", "<=", "-", "<NUM_LIT>", ")", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "if", "(", "thumb_shiftable_const", "(", "INTVAL", "(", "x", ")", ")", ")", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "(", "outer", "==", "PLUS", "\|\|", "outer", "==", "COMPARE", ")", "&&", "INTVAL", "(", "x", ")", "<", "<NUM_LIT>", "&&", "INTVAL", "(", "x", ")", ">", "-", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "(", "outer", "==", "IOR", "\|\|", "outer", "==", "XOR", "\|\|", "outer", "==", "AND", ")", "&&", "INTVAL", "(", "x", ")", "<", "<NUM_LIT>", "&&", "INTVAL", "(", "x", ")", ">=", "-", "<NUM_LIT>", ")", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "else", "if", "(", "outer", "==", "AND", ")", "{", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<=", "<NUM_LIT>", ";", "i", "++", ")", "if", "(", "(", "(", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", ")", "<<", "i", ")", "-", "<NUM_LIT>", "==", "INTVAL", "(", "x", ")", "\|\|", "(", "(", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", ")", "<<", "i", ")", "-", "<NUM_LIT>", "==", "~", "INTVAL", "(", "x", ")", ")", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "outer", "==", "ASHIFT", "\|\|", "outer", "==", "ASHIFTRT", "\|\|", "outer", "==", "LSHIFTRT", ")", "return", "<NUM_LIT>", ";", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "case", "CONST", ":", "case", "CONST_DOUBLE", ":", "case", "LABEL_REF", ":", "case", "SYMBOL_REF", ":", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "case", "UDIV", ":", "case", "UMOD", ":", "case", "DIV", ":", "case", "MOD", ":", "return", "<NUM_LIT>", ";", "case", "TRUNCATE", ":", "return", "<NUM_LIT>", ";", "case", "AND", ":", "case", "XOR", ":", "case", "IOR", ":", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "case", "MEM", ":", "return", "(", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", "+", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", "*", "(", "(", "GET_MODE_SIZE", "(", "mode", ")", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_WORD", ")", "+", "(", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "CONSTANT_POOL_ADDRESS_P", "(", "x", ")", ")", "?", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ":", "<NUM_LIT>", ")", ")", ";", "case", "IF_THEN_ELSE", ":", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "PC", "\|\|", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "PC", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>" ]
LLVM	ARM	TD	next_suggestion	CPU	4,134	[ "let", "ParserMethod", "=", "<STR_LIT>", ";" ]	[ "def", "VecListThreeQWordIndexAsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	4,135	[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
GCC	i386	MD	program_repair	CPU	4,136	[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "(", "clobber", "(", "reg", ":", "CC", "FLAGS_REG", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "ashiftrt", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "FLAGS_REG", ")", ")", "]", ")" ]
GCC	visium	CPP	stmt_completion	Virtual ISA	4,137	[ "NULL_RTX", ";" ]	[ "XEXP", "(", "last", ",", "<NUM_LIT>", ")", "=", "REG_NOTES", "(", "insn", ")", ";", "REG_NOTES", "(", "insn", ")", "=", "cfa_restores", ";", "cfa_restores", "=" ]
LLVM	WebAssembly	CPP	stmt_completion	Virtual ISA	4,138	[ "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";" ]	[ "if", "(", "GA", "->", "getGlobal", "(", ")", "->", "getThreadLocalMode", "(", ")", "!=", "GlobalValue", "::", "LocalExecTLSModel", "&&", "!", "Subtarget", "->", "getTargetTriple", "(", ")", ".", "isOSEmscripten", "(", ")", ")", "{", "report_fatal_error", "(", "<STR_LIT>", "only -ftls-model=local-exec is supported for now on ", "<STR_LIT>", "<STR_LIT>", "non-Emscripten OSes: variable ", "<STR_LIT>", "+", "GA", "->", "getGlobal", "(", ")", "->", "getName", "(", ")", ",", "false", ")", ";", "}", "MVT", "PtrVT", "=", "TLI", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ";", "assert", "(", "PtrVT", "==", "MVT", "::", "i32", "&&", "<STR_LIT>", "only wasm32 is supported for now", "<STR_LIT>", ")", ";", "SDValue", "TLSBaseSym", "=", "CurDAG", "->", "getTargetExternalSymbol", "(", "<STR_LIT>", "__tls_base", "<STR_LIT>", ",", "PtrVT", ")", ";", "SDValue", "TLSOffsetSym", "=", "CurDAG", "->", "getTargetGlobalAddress", "(", "GA", "->", "getGlobal", "(", ")", ",", "DL", ",", "PtrVT", ",", "GA", "->", "getOffset", "(", ")", ",", "<NUM_LIT>", ")", ";", "MachineSDNode", "", "TLSBase", "=", "CurDAG", "->", "getMachineNode", "(", "WebAssembly", "::", "GLOBAL_GET_I32", ",", "DL", ",", "MVT", "::", "i32", ",", "TLSBaseSym", ")", ";", "MachineSDNode", "", "TLSOffset", "=", "CurDAG", "->", "getMachineNode", "(", "WebAssembly", "::", "CONST_I32", ",", "DL", ",", "MVT", "::", "i32", ",", "TLSOffsetSym", ")", ";", "MachineSDNode", "", "TLSAddress", "=", "CurDAG", "->", "getMachineNode", "(", "WebAssembly", "::", "ADD_I32", ",", "DL", ",", "MVT", "::", "i32", ",", "SDValue", "(", "TLSBase", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "TLSOffset", ",", "<NUM_LIT>", ")", ")", ";", "ReplaceNode", "(", "Node", ",", "TLSAddress", ")", ";", "return", ";", "}", "case", "ISD", "::", "INTRINSIC_WO_CHAIN", ":", "{", "unsigned", "IntNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "switch", "(", "IntNo", ")", "{", "case", "Intrinsic", "::", "wasm_tls_size", ":", "{", "MVT", "PtrVT", "=", "TLI", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ";", "assert", "(", "PtrVT", "==", "MVT", "::", "i32", "&&", "<STR_LIT>", "only wasm32 is supported for now", "<STR_LIT>", ")", ";", "MachineSDNode", "", "TLSSize", "=", "CurDAG", "->", "getMachineNode", "(", "WebAssembly", "::", "GLOBAL_GET_I32", ",", "DL", ",", "PtrVT", ",", "CurDAG", "->", "getTargetExternalSymbol", "(", "<STR_LIT>", "__tls_size", "<STR_LIT>", ",", "MVT", "::", "i32", ")", ")", ";", "ReplaceNode", "(", "Node", ",", "TLSSize", ")", ";", "return", ";", "}", "case", "Intrinsic", "::", "wasm_tls_align", ":", "{", "MVT", "PtrVT", "=", "TLI", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ";", "assert", "(", "PtrVT", "==", "MVT", "::", "i32", "&&", "<STR_LIT>", "only wasm32 is supported for now", "<STR_LIT>", ")", ";", "MachineSDNode", "*", "TLSAlign", "=", "CurDAG", "->", "getMachineNode", "(", "WebAssembly", "::", "GLOBAL_GET_I32", ",", "DL", ",", "PtrVT", ",", "CurDAG", "->", "getTargetExternalSymbol", "(", "<STR_LIT>", "__tls_align", "<STR_LIT>", ",", "MVT", "::", "i32", ")", ")", ";", "ReplaceNode", "(", "Node", ",", "TLSAlign", ")", ";", "return", ";", "}", "}", "break", ";", "}", "case", "ISD", "::", "INTRINSIC_W_CHAIN", ":", "{", "unsigned", "IntNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "Node", "->" ]
LLVM	AArch64	CPP	next_suggestion	CPU	4,139	[ "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";" ]	[ "static", "SDValue", "tryCombineToEXTR", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ")", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "OR", "&&", "<STR_LIT>", "Unexpected root", "<STR_LIT>", ")", ";", "if", "(", "VT", "!=", "MVT", "::", "i32", "&&", "VT", "!=", "MVT", "::", "i64", ")", "return", "SDValue", "(", ")", ";", "SDValue", "LHS", ";", "uint32_t", "ShiftLHS", "=", "<NUM_LIT>", ";", "bool", "LHSFromHi", "=", "false", ";", "if", "(", "!", "findEXTRHalf", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "LHS", ",", "ShiftLHS", ",", "LHSFromHi", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "RHS", ";", "uint32_t", "ShiftRHS", "=", "<NUM_LIT>", ";", "bool", "RHSFromHi", "=", "false", ";", "if", "(", "!", "findEXTRHalf", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "RHS", ",", "ShiftRHS", ",", "RHSFromHi", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "LHSFromHi", "==", "RHSFromHi", ")", "return", "SDValue", "(", ")", ";", "if", "(", "ShiftLHS", "+", "ShiftRHS", "!=", "VT", ".", "getSizeInBits", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "LHSFromHi", ")", "{" ]
GCC	lm32	MD	stmt_completion	MPU	4,140	[ ")", ")", ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "ior", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_code", "<STR_LIT>" ]
LLVM	WebAssembly	CPP	stmt_completion	Virtual ISA	4,141	[ "==", "MBB", ")", "return", "true", ";" ]	[ "static", "bool", "ExplicitlyBranchesTo", "(", "MachineBasicBlock", "", "Pred", ",", "MachineBasicBlock", "", "MBB", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "Pred", "->", "terminators", "(", ")", ")", "for", "(", "MachineOperand", "&", "MO", ":", "MI", ".", "explicit_operands", "(", ")", ")", "if", "(", "MO", ".", "isMBB", "(", ")", "&&", "MO", ".", "getMBB", "(", ")" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	4,142	[ "}" ]	[ "if", "(", "Op", ".", "getValueType", "(", ")", "==", "MVT", "::", "v2i64", ")", "{", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "MVT", "::", "v2i64", ")", "{", "if", "(", "CC", "!=", "ISD", "::", "SETEQ", "&&", "CC", "!=", "ISD", "::", "SETNE", ")", "return", "SDValue", "(", ")", ";", "SDValue", "SetCC32", "=", "DAG", ".", "getSetCC", "(", "dl", ",", "MVT", "::", "v4i32", ",", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "MVT", "::", "v4i32", ",", "LHS", ")", ",", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "MVT", "::", "v4i32", ",", "RHS", ")", ",", "CC", ")", ";", "int", "ShuffV", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "SDValue", "Shuff", "=", "DAG", ".", "getVectorShuffle", "(", "MVT", "::", "v4i32", ",", "dl", ",", "SetCC32", ",", "SetCC32", ",", "ShuffV", ")", ";", "return", "DAG", ".", "getBitcast", "(", "MVT", "::", "v2i64", ",", "DAG", ".", "getNode", "(", "CC", "==", "ISD", "::", "SETEQ", "?", "ISD", "::", "AND", ":", "ISD", "::", "OR", ",", "dl", ",", "MVT", "::", "v4i32", ",", "Shuff", ",", "SetCC32", ")", ")", ";" ]
GCC	visium	MD	program_repair	Virtual ISA	4,143	[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "(", "truncate", ":", "QI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "truncate", ":", "QI", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "R_FLAGS", ")", ")", "]", ")", "]", "<STR_LIT>" ]
LLVM	Hexagon	TD	stmt_completion	DSP	4,144	[ ";" ]	[ "def", "tc_f8e23f0b", ":", "InstrItinClass" ]
LLVM	AArch64	CPP	next_suggestion	CPU	4,145	[ "return", "SDValue", "(", ")", ";" ]	[ "IsRightShift", "=", "true", ";", "break", ";", "case", "Intrinsic", "::", "aarch64_neon_urshl", ":", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "IsRightShift", "=", "true", ";", "break", ";", "case", "Intrinsic", "::", "aarch64_neon_sqshlu", ":", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "IsRightShift", "=", "false", ";", "break", ";", "}", "if", "(", "IsRightShift", "&&", "ShiftAmount", "<=", "-", "<NUM_LIT>", "&&", "ShiftAmount", ">=", "-", "(", "int", ")", "ElemBits", ")", "return", "DAG", ".", "getNode", "(", "Opcode", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "-", "ShiftAmount", ",", "MVT", "::", "i32", ")", ")", ";", "else", "if", "(", "!", "IsRightShift", "&&", "ShiftAmount", ">=", "<NUM_LIT>", "&&", "ShiftAmount", "<=", "ElemBits", ")", "return", "DAG", ".", "getNode", "(", "Opcode", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "ShiftAmount", ",", "MVT", "::", "i32", ")", ")", ";" ]
LLVM	AArch64	TD	program_repair	CPU	4,146	[ "<FIXS>", "def", ":", "WriteRes", "WriteFDiv", ",", "[", "TSV110UnitFSU1", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", "]", ";", "}", "<FIXE>", "<FIXS>", "<FIXE>" ]	[ "def", ":", "WriteRes", "WriteFMul", ",", "[", "TSV110UnitF", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "}", "<BUGS>", "def", ":", "WriteRes", "WriteFDiv", ",", "[", "TSV110UnitFSU1", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "}", "<BUGE>", "def", ":", "WriteRes", "WriteVd", ",", "[", "TSV110UnitF", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "}", "def", ":", "WriteRes", "WriteVq", ",", "[", "TSV110UnitF", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "}", "<BUGS>", "def", ":", "WriteRes", "WriteVLD", ",", "[", "TSV110UnitFLdSt", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "}", "<BUGE>", "def", ":", "WriteRes", "WriteVST", ",", "[", "TSV110UnitF", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "}" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	4,147	[ "MachineInstr", "::", "MIFlag", "::", "FmNsz", ")", ";" ]	[ "const", "TargetOptions", "&", "Options", "=", "MI", ".", "getMF", "(", ")", "->", "getTarget", "(", ")", ".", "Options", ";", "return", "Options", ".", "NoSignedZerosFPMath", "\|\|", "MI", ".", "getFlag", "(" ]
GCC	m68k	CPP	program_repair	MPU	4,148	[ "<FIXS>", "fprintf", "(", "stream", ",", "<STR_LIT>", "\\tadd.w $%d,sp\\n", "<STR_LIT>", ",", "-", "(", "fsize", "+", "<NUM_LIT>", ")", ")", ";", "<FIXE>", "<FIXS>", "fprintf", "(", "stream", ",", "<STR_LIT>", "\\tadd.l $%d,sp\\n", "<STR_LIT>", ",", "-", "(", "fsize", "+", "<NUM_LIT>", ")", ")", ";", "<FIXE>", "<FIXS>", "if", "(", "m68k_save_reg", "(", "regno", ")", ")", "<FIXE>" ]	[ "{", "if", "(", "fsize", "+", "<NUM_LIT>", "<NUM_LIT>", ")", "<BUGS>", "fprintf", "(", "stream", ",", "<STR_LIT>", "\\tadd.w #%d,sp\\n", "<STR_LIT>", ",", "-", "(", "fsize", "+", "<NUM_LIT>", ")", ")", ";", "<BUGE>", "else", "<BUGS>", "fprintf", "(", "stream", ",", "<STR_LIT>", "\\tadd.l #%d,sp\\n", "<STR_LIT>", ",", "-", "(", "fsize", "+", "<NUM_LIT>", ")", ")", ";", "<BUGE>", "}", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<NUM_LIT>", ";", "regno", "++", ")", "<BUGS>", "if", "(", "regs_ever_live", "[", "regno", "]", "&&", "!", "call_used_regs", "[", "regno", "]", ")", "<BUGE>", "mask", "\|=", "<NUM_LIT>", "<<", "(", "regno", "-", "<NUM_LIT>", ")", ";", "if", "(", "(", "mask", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")" ]
GCC	s390	CPP	next_suggestion	MPU	4,149	[ "if", "(", "m2", "==", "CCZmode", ")", "return", "m1", ";" ]	[ "case", "E_CCZmode", ":", "if", "(", "m2", "==", "CCUmode", "\|\|", "m2", "==", "CCTmode", "\|\|", "m2", "==", "CCZ1mode", "\|\|", "m2", "==", "CCSmode", "\|\|", "m2", "==", "CCSRmode", "\|\|", "m2", "==", "CCURmode", ")", "return", "m2", ";", "return", "VOIDmode", ";", "case", "E_CCSmode", ":", "case", "E_CCUmode", ":", "case", "E_CCTmode", ":", "case", "E_CCSRmode", ":", "case", "E_CCURmode", ":", "case", "E_CCZ1mode", ":" ]
GCC	sparc	MD	stmt_completion	CPU	4,150	[ "<STR_LIT>", ")" ]	[ "(", "define_automaton" ]
GCC	pa	CPP	code_generation	CPU	4,151	[ "const", "char", "", "pa_output_call", "(", "rtx_insn", "", "insn", ",", "rtx", "call_dest", ",", "int", "sibcall", ")", "{", "int", "seq_length", "=", "dbr_sequence_length", "(", ")", ";", "tree", "call_decl", "=", "SYMBOL_REF_DECL", "(", "call_dest", ")", ";", "int", "local_call", "=", "call_decl", "&&", "targetm", ".", "binds_local_p", "(", "call_decl", ")", ";", "rtx", "xoperands", "[", "<NUM_LIT>", "]", ";", "xoperands", "[", "<NUM_LIT>", "]", "=", "call_dest", ";", "if", "(", "!", "TARGET_LONG_CALLS", "&&", "pa_attr_length_call", "(", "insn", ",", "sibcall", ")", "==", "<NUM_LIT>", ")", "{", "xoperands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "word_mode", ",", "sibcall", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "{bl\|b,l} %0,%1", "<STR_LIT>", ",", "xoperands", ")", ";", "}", "else", "{", "if", "(", "TARGET_64BIT", "&&", "!", "local_call", ")", "{", "xoperands", "[", "<NUM_LIT>", "]", "=", "pa_get_deferred_plabel", "(", "call_dest", ")", ";", "xoperands", "[", "<NUM_LIT>", "]", "=", "gen_label_rtx", "(", ")", ";", "if", "(", "seq_length", "!=", "<NUM_LIT>", ")", "{", "final_scan_insn", "(", "NEXT_INSN", "(", "insn", ")", ",", "asm_out_file", ",", "optimize", ",", "<NUM_LIT>", ",", "NULL", ")", ";", "SET_INSN_DELETED", "(", "NEXT_INSN", "(", "insn", ")", ")", ";", "}", "output_asm_insn", "(", "<STR_LIT>", "addil LT'%0,%%r27", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "ldd RT'%0(%%r1),%%r1", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "ldd 0(%%r1),%%r1", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "ldd 16(%%r1),%%r2", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "bve,l (%%r2),%%r2", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "ldd 24(%%r1),%%r27", "<STR_LIT>", ",", "xoperands", ")", ";", "seq_length", "=", "<NUM_LIT>", ";", "}", "else", "{", "int", "indirect_call", "=", "<NUM_LIT>", ";", "if", "(", "!", "(", "(", "TARGET_LONG_ABS_CALL", "\|\|", "local_call", ")", "&&", "!", "flag_pic", ")", "&&", "!", "TARGET_LONG_PIC_SDIFF_CALL", "&&", "!", "(", "TARGET_GAS", "&&", "!", "TARGET_SOM", "&&", "local_call", ")", "&&", "!", "TARGET_64BIT", ")", "indirect_call", "=", "<NUM_LIT>", ";", "if", "(", "seq_length", "!=", "<NUM_LIT>", "&&", "!", "sibcall", "&&", "(", "!", "TARGET_PA_20", "\|\|", "indirect_call", "\|\|", "(", "(", "TARGET_LONG_ABS_CALL", "\|\|", "local_call", ")", "&&", "!", "flag_pic", ")", ")", ")", "{", "final_scan_insn", "(", "NEXT_INSN", "(", "insn", ")", ",", "asm_out_file", ",", "optimize", ",", "<NUM_LIT>", ",", "NULL", ")", ";", "SET_INSN_DELETED", "(", "NEXT_INSN", "(", "insn", ")", ")", ";", "seq_length", "=", "<NUM_LIT>", ";", "}", "if", "(", "(", "TARGET_LONG_ABS_CALL", "\|\|", "local_call", ")", "&&", "!", "flag_pic", ")", "{", "output_asm_insn", "(", "<STR_LIT>", "ldil L'%0,%%r1", "<STR_LIT>", ",", "xoperands", ")", ";", "if", "(", "sibcall", ")", "output_asm_insn", "(", "<STR_LIT>", "be R'%0(%%sr4,%%r1)", "<STR_LIT>", ",", "xoperands", ")", ";", "else", "{", "if", "(", "TARGET_PA_20", ")", "output_asm_insn", "(", "<STR_LIT>", "be,l R'%0(%%sr4,%%r1),%%sr0,%%r31", "<STR_LIT>", ",", "xoperands", ")", ";", "else", "output_asm_insn", "(", "<STR_LIT>", "ble R'%0(%%sr4,%%r1)", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "copy %%r31,%%r2", "<STR_LIT>", ",", "xoperands", ")", ";", "seq_length", "=", "<NUM_LIT>", ";", "}", "}", "else", "{", "if", "(", "TARGET_LONG_PIC_SDIFF_CALL", "\|\|", "(", "TARGET_GAS", "&&", "!", "TARGET_SOM", "&&", "local_call", ")", ")", "{", "xoperands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "xoperands", "[", "<NUM_LIT>", "]", "=", "xoperands", "[", "<NUM_LIT>", "]", ";", "pa_output_pic_pcrel_sequence", "(", "xoperands", ")", ";", "}", "else", "{", "xoperands", "[", "<NUM_LIT>", "]", "=", "pa_get_deferred_plabel", "(", "call_dest", ")", ";", "xoperands", "[", "<NUM_LIT>", "]", "=", "gen_label_rtx", "(", ")", ";", "if", "(", "TARGET_SOM", ")", "copy_fp_args", "(", "insn", ")", ";", "if", "(", "flag_pic", ")", "{", "output_asm_insn", "(", "<STR_LIT>", "addil LT'%0,%%r19", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "ldw RT'%0(%%r1),%%r1", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "ldw 0(%%r1),%%r22", "<STR_LIT>", ",", "xoperands", ")", ";", "}", "else", "{", "output_asm_insn", "(", "<STR_LIT>", "addil LR'%0-$global$,%%r27", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "ldw RR'%0-$global$(%%r1),%%r22", "<STR_LIT>", ",", "xoperands", ")", ";", "}", "output_asm_insn", "(", "<STR_LIT>", "bb,>=,n %%r22,30,.+16", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "depi 0,31,2,%%r22", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "ldw 0(%%r22),%%r1", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "ldw 4(%%r22),%%r19", "<STR_LIT>", ",", "xoperands", ")", ";", "if", "(", "!", "sibcall", "&&", "!", "TARGET_PA_20", ")", "{", "output_asm_insn", "(", "<STR_LIT>", "{bl\|b,l} .+8,%%r2", "<STR_LIT>", ",", "xoperands", ")", ";", "if", "(", "TARGET_NO_SPACE_REGS", "\|\|", "(", "local_call", "&&", "!", "flag_pic", ")", ")", "output_asm_insn", "(", "<STR_LIT>", "addi 8,%%r2,%%r2", "<STR_LIT>", ",", "xoperands", ")", ";", "else", "output_asm_insn", "(", "<STR_LIT>", "addi 16,%%r2,%%r2", "<STR_LIT>", ",", "xoperands", ")", ";", "}", "}", "if", "(", "TARGET_PA_20", ")", "{", "if", "(", "sibcall", ")", "output_asm_insn", "(", "<STR_LIT>", "bve (%%r1)", "<STR_LIT>", ",", "xoperands", ")", ";", "else", "{", "if", "(", "indirect_call", ")", "{", "output_asm_insn", "(", "<STR_LIT>", "bve,l (%%r1),%%r2", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "stw %%r2,-24(%%sp)", "<STR_LIT>", ",", "xoperands", ")", ";", "seq_length", "=", "<NUM_LIT>", ";", "}", "else", "output_asm_insn", "(", "<STR_LIT>", "bve,l (%%r1),%%r2", "<STR_LIT>", ",", "xoperands", ")", ";", "}", "}", "else", "{", "if", "(", "!", "TARGET_NO_SPACE_REGS", "&&", "(", "!", "local_call", "\|\|", "flag_pic", ")", ")", "output_asm_insn", "(", "<STR_LIT>", "ldsid (%%r1),%%r31\\n\\tmtsp %%r31,%%sr0", "<STR_LIT>", ",", "xoperands", ")", ";", "if", "(", "sibcall", ")", "{", "if", "(", "TARGET_NO_SPACE_REGS", "\|\|", "(", "local_call", "&&", "!", "flag_pic", ")", ")", "output_asm_insn", "(", "<STR_LIT>", "be 0(%%sr4,%%r1)", "<STR_LIT>", ",", "xoperands", ")", ";", "else", "output_asm_insn", "(", "<STR_LIT>", "be 0(%%sr0,%%r1)", "<STR_LIT>", ",", "xoperands", ")", ";", "}", "else", "{", "if", "(", "TARGET_NO_SPACE_REGS", "\|\|", "(", "local_call", "&&", "!", "flag_pic", ")", ")", "output_asm_insn", "(", "<STR_LIT>", "ble 0(%%sr4,%%r1)", "<STR_LIT>", ",", "xoperands", ")", ";", "else", "output_asm_insn", "(", "<STR_LIT>", "ble 0(%%sr0,%%r1)", "<STR_LIT>", ",", "xoperands", ")", ";", "if", "(", "indirect_call", ")", "output_asm_insn", "(", "<STR_LIT>", "stw %%r31,-24(%%sp)", "<STR_LIT>", ",", "xoperands", ")", ";", "else", "output_asm_insn", "(", "<STR_LIT>", "copy %%r31,%%r2", "<STR_LIT>", ",", "xoperands", ")", ";", "seq_length", "=", "<NUM_LIT>", ";", "}", "}", "}", "}", "}", "if", "(", "seq_length", "==", "<NUM_LIT>", ")", "output_asm_insn", "(", "<STR_LIT>", "nop", "<STR_LIT>", ",", "xoperands", ")", ";", "return", "<STR_LIT>", "<STR_LIT>", ";", "}" ]	[ "INSN", "is", "a", "function", "call", ".", "CALL_DEST", "is", "the", "routine", "we", "are", "calling", "." ]
GCC	rs6000	MD	stmt_completion	CPU	4,152	[ ")", ")" ]	[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "{", "if", "(", "SUBREG_P", "(", "op" ]
GCC	rs6000	CPP	stmt_completion	CPU	4,153	[ "a1", ",", "vector", "unsigned", "int", "a2", ")", "{" ]	[ "inline", "vector", "unsigned", "int", "vec_vmrglw", "(", "vector", "unsigned", "int" ]
LLVM	AArch64	TD	next_suggestion	CPU	4,154	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "size", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opcode", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	4,155	[ ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]	[ "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Invalid code", "<STR_LIT>", ")", ";", "case", "ISD", "::", "ADDC", ":", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "ISD", "::", "ADDE", ":", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "ExtraOp", "=", "true", ";", "break", ";", "case", "ISD", "::", "SUBC", ":", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "ISD", "::", "SUBE", ":", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "ExtraOp", "=", "true", ";", "break", ";", "}", "if", "(", "!", "ExtraOp", ")", "return", "DAG", ".", "getNode", "(", "Opc", ",", "Op", "->", "getDebugLoc", "(", ")", ",", "VTs", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "Op", "->", "getDebugLoc", "(", ")", ",", "VTs", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op" ]
LLVM	TPC	CPP	stmt_completion	Virtual ISA	4,156	[ "GlobalValue", "::", "ExternalLinkage", ",", "ConstantArray", "::", "get", "(", "ATy", ",", "Init", ")", ",", "Name", ")", ";" ]	[ "ArrayType", "", "ATy", "=", "ArrayType", "::", "get", "(", "Int8Ty", ",", "Init", ".", "size", "(", ")", ")", ";", "llvm", "::", "GlobalVariable", "", "GV0", "=", "new", "llvm", "::", "GlobalVariable", "(", "*", "p_func", "->", "getParent", "(", ")", ",", "ATy", ",", "true", "," ]
LLVM	R600	CPP	stmt_completion	GPU	4,157	[ "SDValue", "Val", ",", "uint32_t", "Offset", ",", "uint32_t", "Width", ")", "{" ]	[ "SDNode", "*", "AMDGPUDAGToDAGISel", "::", "getS_BFE", "(", "unsigned", "Opcode", ",", "SDLoc", "DL", "," ]
LLVM	X86	CPP	stmt_completion	CPU	4,158	[ ";" ]	[ "initSubtargetFeatures", "(", "CPU", ",", "TuneCPU", ",", "FS", ")", ";", "return", "*", "this" ]
LLVM	Cpu0	CPP	next_suggestion	CPU	4,159	[ "}" ]	[ "SDLoc", "DL", "=", "SDLoc", "(", "Op", ")", ";", "SDValue", "FI", "=", "DAG", ".", "getFrameIndex", "(", "FuncInfo", "->", "getVarArgsFrameIndex", "(", ")", ",", "getPointerTy", "(", "MF", ".", "getDataLayout", "(", ")", ")", ")", ";", "const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "return", "DAG", ".", "getStore", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DL", ",", "FI", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "MachinePointerInfo", "(", "SV", ")", ")", ";" ]
LLVM	AVR	CPP	code_generation	MPU	4,160	[ "void", "AVRTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "Base", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "ProgmemDataSection", "=", "Ctx", ".", "getELFSection", "(", "<STR_LIT>", ".progmem.data", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_ALLOC", ")", ";", "Progmem1DataSection", "=", "Ctx", ".", "getELFSection", "(", "<STR_LIT>", ".progmem1.data", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_ALLOC", ")", ";", "Progmem2DataSection", "=", "Ctx", ".", "getELFSection", "(", "<STR_LIT>", ".progmem2.data", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_ALLOC", ")", ";", "Progmem3DataSection", "=", "Ctx", ".", "getELFSection", "(", "<STR_LIT>", ".progmem3.data", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_ALLOC", ")", ";", "Progmem4DataSection", "=", "Ctx", ".", "getELFSection", "(", "<STR_LIT>", ".progmem4.data", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_ALLOC", ")", ";", "Progmem5DataSection", "=", "Ctx", ".", "getELFSection", "(", "<STR_LIT>", ".progmem5.data", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_ALLOC", ")", ";", "}" ]	[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]
GCC	cr16	CPP	next_suggestion	MPU	4,161	[ "{" ]	[ "hi0_op", "[", "<NUM_LIT>", "]", "=", "simplify_gen_subreg", "(", "HImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "DImode", ",", "<NUM_LIT>", ")", ";", "hi1_op", "[", "<NUM_LIT>", "]", "=", "simplify_gen_subreg", "(", "HImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "DImode", ",", "<NUM_LIT>", ")", ";", "switch", "(", "code", ")", "{", "case", "PLUS", ":", "{", "output_asm_insn", "(", "<STR_LIT>", "addd\\t%1, %0", "<STR_LIT>", ",", "lo_op", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "addcw\\t%1, %0", "<STR_LIT>", ",", "hi0_op", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "addcw\\t%1, %0", "<STR_LIT>", ",", "hi1_op", ")", ";", "break", ";", "}", "case", "MINUS", ":" ]
LLVM	AArch64	TD	next_suggestion	CPU	4,162	[ "let", "ParserMatchClass", "=", "Imm1_8Operand", ";" ]	[ "return", "(", "(", "(", "uint32_t", ")", "Imm", ")", ">", "<NUM_LIT>", ")", "&", "&", "(", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ")", ";", "}", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	4,163	[ "return", "DAG", ".", "getNode", "(", "ISD", "::", "CONCAT_VECTORS", ",", "dl", ",", "VT", ",", "OpLo", ",", "OpHi", ")", ";" ]	[ "assert", "(", "(", "InVT", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "i8", "\|\|", "InVT", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "i16", "\|\|", "InVT", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "i32", ")", "&&", "<STR_LIT>", "Unexpected element type", "<STR_LIT>", ")", ";", "if", "(", "InVT", "==", "MVT", "::", "v8i8", ")", "{", "if", "(", "!", "ExperimentalVectorWideningLegalization", "\|\|", "VT", "!=", "MVT", "::", "v8i64", ")", "return", "SDValue", "(", ")", ";", "In", "=", "DAG", ".", "getNode", "(", "ISD", "::", "CONCAT_VECTORS", ",", "SDLoc", "(", "Op", ")", ",", "MVT", "::", "v16i8", ",", "In", ",", "DAG", ".", "getUNDEF", "(", "MVT", "::", "v8i8", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND_VECTOR_INREG", ",", "dl", ",", "VT", ",", "In", ")", ";", "}", "if", "(", "Subtarget", ".", "hasInt256", "(", ")", ")", "return", "Op", ";", "MVT", "HalfVT", "=", "MVT", "::", "getVectorVT", "(", "VT", ".", "getVectorElementType", "(", ")", ",", "VT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ")", ";", "SDValue", "OpLo", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND_VECTOR_INREG", ",", "dl", ",", "HalfVT", ",", "In", ")", ";", "if", "(", "auto", "*", "Shuf", "=", "dyn_cast", "<", "ShuffleVectorSDNode", ">", "(", "In", ")", ")", "if", "(", "hasIdenticalHalvesShuffleMask", "(", "Shuf", "->", "getMask", "(", ")", ")", ")", "return", "DAG", ".", "getNode", "(", "ISD", "::", "CONCAT_VECTORS", ",", "dl", ",", "VT", ",", "OpLo", ",", "OpLo", ")", ";", "SDValue", "ZeroVec", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "InVT", ")", ";", "SDValue", "Undef", "=", "DAG", ".", "getUNDEF", "(", "InVT", ")", ";", "bool", "NeedZero", "=", "Op", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ZERO_EXTEND", ";", "SDValue", "OpHi", "=", "getUnpackh", "(", "DAG", ",", "dl", ",", "InVT", ",", "In", ",", "NeedZero", "?", "ZeroVec", ":", "Undef", ")", ";", "OpHi", "=", "DAG", ".", "getBitcast", "(", "HalfVT", ",", "OpHi", ")", ";" ]
LLVM	PowerPC	CPP	program_repair	CPU	4,164	[ "<FIXS>", ".", "addReg", "(", "PPC", "::", "R1", ")", ";", "<FIXE>" ]	[ "if", "(", "isVarArg", ")", "{", "BuildMI", "(", "BB", ",", "PPC", "::", "STFS", ",", "<NUM_LIT>", ")", ".", "addReg", "(", "ArgReg", ")", ".", "addSImm", "(", "ArgOffset", ")", "<BUGS>", ".", "addReg", "(", "PPC", "::", "R1", ")", ";", "<BUGE>", "if", "(", "GPR_remaining", ">", "<NUM_LIT>", ")", "{", "BuildMI", "(", "BB", ",", "PPC", "::", "LWZ", ",", "<NUM_LIT>", ",", "GPR", "[", "GPR_idx", "]", ")", ".", "addSImm", "(", "ArgOffset", ")", ".", "addReg", "(", "ArgReg", ")", ";" ]
GCC	arm	CPP	program_repair	CPU	4,165	[ "<FIXS>", "arm_output_fldmx", "(", "f", ",", "IP_REGNUM", ",", "(", "start_reg", "-", "FIRST_VFP_REGNUM", ")", "/", "<NUM_LIT>", ",", "(", "reg", "-", "start_reg", ")", "/", "<NUM_LIT>", ")", ";", "<FIXE>", "<FIXS>", "arm_output_fldmx", "(", "f", ",", "IP_REGNUM", ",", "(", "start_reg", "-", "FIRST_VFP_REGNUM", ")", "/", "<NUM_LIT>", ",", "(", "reg", "-", "start_reg", ")", "/", "<NUM_LIT>", ")", ";", "<FIXE>" ]	[ "&&", "(", "!", "regs_ever_live", "[", "reg", "+", "<NUM_LIT>", "]", "\|\|", "call_used_regs", "[", "reg", "+", "<NUM_LIT>", "]", ")", ")", "{", "if", "(", "start_reg", "!=", "reg", ")", "<BUGS>", "{", "vfp_print_multi", "(", "f", ",", "<STR_LIT>", "fldmfdx\\t%r!", "<STR_LIT>", ",", "IP_REGNUM", ",", "<STR_LIT>", "d%d", "<STR_LIT>", ",", "(", "start_reg", "-", "FIRST_VFP_REGNUM", ")", "/", "<NUM_LIT>", ",", "(", "reg", "-", "start_reg", ")", "/", "<NUM_LIT>", ")", ";", "}", "<BUGE>", "start_reg", "=", "reg", "+", "<NUM_LIT>", ";", "}", "}", "if", "(", "start_reg", "!=", "reg", ")", "<BUGS>", "{", "vfp_print_multi", "(", "f", ",", "<STR_LIT>", "fldmfdx\\t%r!", "<STR_LIT>", ",", "IP_REGNUM", ",", "<STR_LIT>", "d%d", "<STR_LIT>", ",", "(", "start_reg", "-", "FIRST_VFP_REGNUM", ")", "/", "<NUM_LIT>", ",", "(", "reg", "-", "start_reg", ")", "/", "<NUM_LIT>", ")", ";", "}", "<BUGE>", "}", "if", "(", "TARGET_IWMMXT", ")" ]
LLVM	X86	CPP	stmt_completion	CPU	4,166	[ "Row", ",", "Col", ",", "Ptr", ",", "Stride", "}", ";" ]	[ "IntrinsicInst", "", "II", "=", "nullptr", ";", "if", "(", "IsPHI", ")", "{", "Value", "", "PhiOp", "=", "cast", "<", "PHINode", ">", "(", "V", ")", "->", "getIncomingValue", "(", "<NUM_LIT>", ")", ";", "II", "=", "cast", "<", "IntrinsicInst", ">", "(", "PhiOp", ")", ";", "}", "else", "{", "II", "=", "cast", "<", "IntrinsicInst", ">", "(", "V", ")", ";", "}", "Value", "", "Row", "=", "II", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "", "Col", "=", "II", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Instruction", "", "UserI", "=", "cast", "<", "Instruction", ">", "(", "U", ".", "getUser", "(", ")", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "UserI", ")", ";", "Value", "", "Stride", "=", "Builder", ".", "getInt64", "(", "<NUM_LIT>", ")", ";", "std", "::", "array", "<", "Value", "*", ",", "<NUM_LIT>", ">", "Args", "=", "{" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	4,167	[ "}" ]	[ "assert", "(", "&", "MF", ".", "front", "(", ")", "==", "&", "MBB", "&&", "<STR_LIT>", "Shrink-wrapping not yet supported", "<STR_LIT>", ")", ";", "MachineFrameInfo", "", "MFFrame", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "auto", "", "ZII", "=", "static_cast", "<", "const", "SystemZInstrInfo", "", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "SystemZMachineFunctionInfo", "", "ZFI", "=", "MF", ".", "getInfo", "<", "SystemZMachineFunctionInfo", ">", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "MachineModuleInfo", "&", "MMI", "=", "MF", ".", "getMMI", "(", ")", ";", "const", "MCRegisterInfo", "*", "MRI", "=", "MMI", ".", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFFrame", "->", "getCalleeSavedInfo", "(", ")", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "DebugLoc", "DL", "=", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "int64_t", "SPOffsetFromCFA", "=", "-", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "ZFI", "->", "getLowSavedGPR", "(", ")", ")", "{", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "++", "MBBI", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", "Couldn't skip over GPR saves", "<STR_LIT>", ")", ";", "for", "(", "auto", "&", "Save", ":", "CSI", ")", "{", "unsigned", "Reg", "=", "Save", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "int64_t", "Offset", "=", "SPOffsetFromCFA", "+", "RegSpillOffsets", "[", "Reg", "]", ";", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "MRI", "->", "getDwarfRegNum", "(", "Reg", ",", "true", ")", ",", "Offset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "ZII", "->", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "}" ]
LLVM	SystemZ	TD	stmt_completion	CPU	4,168	[ "<STR_LIT>", ";" ]	[ "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=" ]
GCC	i386	CPP	stmt_completion	CPU	4,169	[ "pat", ")", ";" ]	[ "case", "V4SImode", ":", "case", "V2DImode", ":", "case", "V1TImode", ":", "case", "TImode", ":", "{", "machine_mode", "srcmode", ",", "dstmode", ";", "rtx", "d", ",", "pat", ";", "dstmode", "=", "mode_for_size", "(", "size", ",", "MODE_INT", ",", "<NUM_LIT>", ")", ";", "switch", "(", "dstmode", ")", "{", "case", "QImode", ":", "if", "(", "!", "TARGET_SSE4_1", ")", "return", "false", ";", "srcmode", "=", "V16QImode", ";", "break", ";", "case", "HImode", ":", "if", "(", "!", "TARGET_SSE2", ")", "return", "false", ";", "srcmode", "=", "V8HImode", ";", "break", ";", "case", "SImode", ":", "if", "(", "!", "TARGET_SSE4_1", ")", "return", "false", ";", "srcmode", "=", "V4SImode", ";", "break", ";", "case", "DImode", ":", "gcc_assert", "(", "TARGET_64BIT", ")", ";", "if", "(", "!", "TARGET_SSE4_1", ")", "return", "false", ";", "srcmode", "=", "V2DImode", ";", "break", ";", "default", ":", "return", "false", ";", "}", "if", "(", "pos", "&", "(", "size", "-", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "GET_MODE", "(", "dst", ")", "==", "dstmode", ")", "d", "=", "dst", ";", "else", "d", "=", "gen_reg_rtx", "(", "dstmode", ")", ";", "pat", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "GEN_INT", "(", "pos", "/", "size", ")", ")", ")", ";", "pat", "=", "gen_rtx_VEC_SELECT", "(", "dstmode", ",", "gen_lowpart", "(", "srcmode", ",", "src", ")", "," ]
LLVM	SystemZ	TD	stmt_completion	CPU	4,170	[ "=", "RI2", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BD3", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]
LLVM	Hexagon	TD	stmt_completion	DSP	4,171	[ "<NUM_LIT>", ";" ]	[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=" ]
LLVM	Hexagon	TD	next_suggestion	DSP	4,172	[ "let", "isSolo", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	4,173	[ "FPR128", ":", "$", "src", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "v2i64", "(", "bitconvert", "(", "f128", "FPR128", ":", "$", "src", ")", ")", ")", ",", "(", "v2i64" ]
GCC	spu	CPP	stmt_completion	MPU	4,174	[ "val", ",", "HImode", ")", ";" ]	[ "if", "(", "val", ">=", "-", "<NUM_LIT>", "&&", "val", "<=", "<NUM_LIT>", ")", "return", "SPU_ORI", ";", "if", "(", "val", ">=", "<NUM_LIT>", "&&", "val", "<=", "<NUM_LIT>", ")", "return", "SPU_IOHL", ";", "if", "(", "(", "val", "&", "<NUM_LIT>", ")", "==", "(", "(", "val", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ")", "{", "val", "=", "trunc_int_for_mode", "(" ]
LLVM	X86	CPP	next_suggestion	CPU	4,175	[ "if", "(", "SDValue", "Result", "=", "lowerVectorShuffleByMerging128BitLanes", "(", "DL", ",", "MVT", "::", "v32i8", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Result", ";" ]	[ "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsByteRotate", "(", "DL", ",", "MVT", "::", "v32i8", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleAsRepeatedMaskAndLanePermute", "(", "DL", ",", "MVT", "::", "v32i8", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "V2", ".", "isUndef", "(", ")", "&&", "is128BitLaneCrossingShuffleMask", "(", "MVT", "::", "v32i8", ",", "Mask", ")", ")", "return", "lowerVectorShuffleAsLanePermuteAndBlend", "(", "DL", ",", "MVT", "::", "v32i8", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ",", "Subtarget", ")", ";", "if", "(", "SDValue", "PSHUFB", "=", "lowerVectorShuffleWithPSHUFB", "(", "DL", ",", "MVT", "::", "v32i8", ",", "Mask", ",", "V1", ",", "V2", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "PSHUFB", ";" ]
LLVM	X86	TD	next_suggestion	CPU	4,176	[ "}" ]	[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", "]", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	4,177	[ "=", "I", ";" ]	[ "DenseSet", "<", "unsigned", "int", ">", "UsedRegs", ";", "while", "(", "(", "Classification", "=", "classifyInstruction", "(", "MBB", ",", "I", ",", "RegInfo", ",", "UsedRegs", ")", ")", "!=", "Exit", ")", "{", "if", "(", "Classification", "==", "Skip", ")", "{", "++", "I", ";", "continue", ";", "}", "if", "(", "!", "I", "->", "getOperand", "(", "X86", "::", "AddrBaseReg", ")", ".", "isReg", "(", ")", "\|\|", "(", "I", "->", "getOperand", "(", "X86", "::", "AddrBaseReg", ")", ".", "getReg", "(", ")", "!=", "StackPtr", ")", "\|\|", "!", "I", "->", "getOperand", "(", "X86", "::", "AddrScaleAmt", ")", ".", "isImm", "(", ")", "\|\|", "(", "I", "->", "getOperand", "(", "X86", "::", "AddrScaleAmt", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "\|\|", "(", "I", "->", "getOperand", "(", "X86", "::", "AddrIndexReg", ")", ".", "getReg", "(", ")", "!=", "X86", "::", "NoRegister", ")", "\|\|", "(", "I", "->", "getOperand", "(", "X86", "::", "AddrSegmentReg", ")", ".", "getReg", "(", ")", "!=", "X86", "::", "NoRegister", ")", "\|\|", "!", "I", "->", "getOperand", "(", "X86", "::", "AddrDisp", ")", ".", "isImm", "(", ")", ")", "return", ";", "int64_t", "StackDisp", "=", "I", "->", "getOperand", "(", "X86", "::", "AddrDisp", ")", ".", "getImm", "(", ")", ";", "assert", "(", "StackDisp", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", "Negative stack displacement when passing parameters", "<STR_LIT>", ")", ";", "if", "(", "StackDisp", "%", "<NUM_LIT>", ")", "return", ";", "StackDisp", "/", "=", "<NUM_LIT>", ";", "assert", "(", "(", "size_t", ")", "StackDisp", "<", "Context", ".", "MovVector", ".", "size", "(", ")", "&&", "<STR_LIT>", "Function call has more parameters than the stack is adjusted for.", "<STR_LIT>", ")", ";", "if", "(", "Context", ".", "MovVector", "[", "StackDisp", "]", "!=", "nullptr", ")", "return", ";", "Context", ".", "MovVector", "[", "StackDisp", "]", "=", "I", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "I", "->", "uses", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "int", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "RegInfo", ".", "isPhysicalRegister", "(", "Reg", ")", ")", "UsedRegs", ".", "insert", "(", "Reg", ")", ";", "}", "++", "I", ";", "}", "if", "(", "I", "==", "MBB", ".", "end", "(", ")", "\|\|", "!", "I", "->", "isCall", "(", ")", ")", "return", ";", "Context", ".", "Call" ]
GCC	i386	MD	next_suggestion	CPU	4,178	[ "(", "match_operand", ":", "VI1_AVX512", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]	[ "[", "(", "set", "(", "match_operand", ":", "VI1_AVX512", "<NUM_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "VI1_AVX512", "(", "match_operand", ":", "VI1_AVX512", "<NUM_LIT>", "<STR_LIT>", ")" ]
LLVM	CJG	CPP	stmt_completion	CPU	4,179	[ ",", "Custom", ")", ";" ]	[ "CJGTargetLowering", "::", "CJGTargetLowering", "(", "const", "CJGTargetMachine", "&", "TM", ",", "const", "CJGSubtarget", "&", "STI", ")", ":", "TargetLowering", "(", "TM", ")", "{", "addRegisterClass", "(", "MVT", "::", "i32", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "computeRegisterProperties", "(", "STI", ".", "getRegisterInfo", "(", ")", ")", ";", "setStackPointerRegisterToSaveRestore", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "setBooleanContents", "(", "ZeroOrOneBooleanContent", ")", ";", "setOperationAction", "(", "ISD", "::", "BR_JT", ",", "MVT", "::", "Other", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "BR_CC", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "BRCOND", ",", "MVT", "::", "Other", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SELECT", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SELECT_CC", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "GlobalAddress", ",", "MVT", "::", "i32" ]
LLVM	X86	CPP	program_repair	CPU	4,180	[ "<FIXS>", "void", "printConstantPool", "(", "MachineConstantPool", "", "MCP", ")", ";", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", ";", "std", "::", "string", "ConstantExprToString", "(", "const", "ConstantExpr", "", "CE", ")", ";", "std", "::", "string", "valToExprString", "(", "const", "Value", "*", "V", ")", ";", "<FIXE>" ]	[ "#", "include", "<STR_LIT>", "llvm/CodeGen/MachineConstantPool.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/MachineInstr.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "Support/Statistic.h", "<STR_LIT>", "namespace", "{", "struct", "Printer", ":", "public", "MachineFunctionPass", "{", "std", "::", "ostream", "&", "O", ";", "unsigned", "ConstIdx", ";", "Printer", "(", "std", "::", "ostream", "&", "o", ")", ":", "O", "(", "o", ")", ",", "ConstIdx", "(", "<NUM_LIT>", ")", "{", "}", "virtual", "const", "char", "", "getPassName", "(", ")", "const", "{", "return", "<STR_LIT>", "X86 Assembly Printer", "<STR_LIT>", ";", "}", "<BUGS>", "void", "printConstantPool", "(", "MachineConstantPool", "", "MCP", ",", "const", "TargetData", "&", "TD", ")", ";", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", ";", "<BUGE>", "bool", "doInitialization", "(", "Module", "&", "M", ")", ";", "bool", "doFinalization", "(", "Module", "&", "M", ")", ";", "}", ";", "}" ]
LLVM	Hexagon	TD	stmt_completion	DSP	4,181	[ "<NUM_LIT>", ";" ]	[ "def", "A2_vavghcr", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_002cb246", ",", "TypeALU64", ">", ",", "Enc_a56825", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=" ]
GCC	i386	CPP	stmt_completion	CPU	4,182	[ ")", "_", "_", "i", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m64", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "m_from_int64", "(", "long", "long", "_", "_", "i", ")", "{", "return", "(", "_", "_", "m64" ]
LLVM	PTX	CPP	stmt_completion	GPU	4,183	[ "Reg", ")", ";" ]	[ "bool", "PTXMFInfoExtract", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "PTXMachineFunctionInfo", "", "MFI", "=", "MF", ".", "getInfo", "<", "PTXMachineFunctionInfo", ">", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "MRI", ".", "getNumVirtRegs", "(", ")", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "TargetRegisterInfo", "::", "index2VirtReg", "(", "i", ")", ";", "const", "TargetRegisterClass", "", "TRC", "=", "MRI", ".", "getRegClass", "(" ]
LLVM	Hexagon	TD	next_suggestion	DSP	4,184	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "Constraints", "=", "<STR_LIT>", ";" ]
GCC	arm	CPP	code_generation	CPU	4,185	[ "const", "char", "", "host_detect_local_cpu", "(", "int", "argc", ",", "const", "char", "", "", "argv", ")", "{", "const", "char", "", "val", "=", "NULL", ";", "char", "buf", "[", "<NUM_LIT>", "]", ";", "FILE", "", "f", "=", "NULL", ";", "bool", "arch", ";", "const", "struct", "vendor_cpu", "", "cpu_table", "=", "NULL", ";", "if", "(", "argc", "<", "<NUM_LIT>", ")", "goto", "not", "_", "found", ";", "arch", "=", "strcmp", "(", "argv", "[", "<NUM_LIT>", "]", ",", "<STR_LIT>", "arch", "<STR_LIT>", ")", "==", "<NUM_LIT>", ";", "if", "(", "!", "arch", "&&", "strcmp", "(", "argv", "[", "<NUM_LIT>", "]", ",", "<STR_LIT>", "cpu", "<STR_LIT>", ")", "!=", "<NUM_LIT>", "&&", "strcmp", "(", "argv", "[", "<NUM_LIT>", "]", ",", "<STR_LIT>", "tune", "<STR_LIT>", ")", ")", "goto", "not", "_", "found", ";", "f", "=", "fopen", "(", "<STR_LIT>", "/proc/cpuinfo", "<STR_LIT>", ",", "<STR_LIT>", "r", "<STR_LIT>", ")", ";", "if", "(", "f", "==", "NULL", ")", "goto", "not", "_", "found", ";", "while", "(", "fgets", "(", "buf", ",", "sizeof", "(", "buf", ")", ",", "f", ")", "!=", "NULL", ")", "{", "if", "(", "strncmp", "(", "buf", ",", "<STR_LIT>", "CPU implementer", "<STR_LIT>", ",", "sizeof", "(", "<STR_LIT>", "CPU implementer", "<STR_LIT>", ")", "-", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "vendors", "[", "i", "]", ".", "vendor_no", "!=", "NULL", ";", "i", "++", ")", "if", "(", "strstr", "(", "buf", ",", "vendors", "[", "i", "]", ".", "vendor_no", ")", "!=", "NULL", ")", "{", "cpu_table", "=", "vendors", "[", "i", "]", ".", "vendor_parts", ";", "break", ";", "}", "}", "if", "(", "strncmp", "(", "buf", ",", "<STR_LIT>", "CPU part", "<STR_LIT>", ",", "sizeof", "(", "<STR_LIT>", "CPU part", "<STR_LIT>", ")", "-", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "int", "i", ";", "if", "(", "cpu_table", "==", "NULL", ")", "goto", "not", "_", "found", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "cpu_table", "[", "i", "]", ".", "part_no", "!=", "NULL", ";", "i", "++", ")", "if", "(", "strstr", "(", "buf", ",", "cpu_table", "[", "i", "]", ".", "part_no", ")", "!=", "NULL", ")", "{", "val", "=", "arch", "?", "cpu_table", "[", "i", "]", ".", "arch_name", ":", "cpu_table", "[", "i", "]", ".", "cpu_name", ";", "break", ";", "}", "break", ";", "}", "}", "fclose", "(", "f", ")", ";", "if", "(", "val", "==", "NULL", ")", "goto", "not", "_", "found", ";", "return", "concat", "(", "<STR_LIT>", "-m", "<STR_LIT>", ",", "argv", "[", "<NUM_LIT>", "]", ",", "<STR_LIT>", "=", "<STR_LIT>", ",", "val", ",", "NULL", ")", ";", "not", "_", "found", ":", "{", "unsigned", "int", "i", ";", "unsigned", "int", "opt", ";", "const", "char", "*", "search", "[", "]", "=", "{", "NULL", ",", "<STR_LIT>", "arch", "<STR_LIT>", "}", ";", "if", "(", "f", ")", "fclose", "(", "f", ")", ";", "search", "[", "<NUM_LIT>", "]", "=", "argv", "[", "<NUM_LIT>", "]", ";", "for", "(", "opt", "=", "<NUM_LIT>", ";", "opt", "<", "ARRAY_SIZE", "(", "search", ")", ";", "opt", "++", ")", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "configure_default_options", ")", ";", "i", "++", ")", "if", "(", "strcmp", "(", "configure_default_options", "[", "i", "]", ".", "name", ",", "search", "[", "opt", "]", ")", "==", "<NUM_LIT>", ")", "return", "concat", "(", "<STR_LIT>", "-m", "<STR_LIT>", ",", "search", "[", "opt", "]", ",", "<STR_LIT>", "=", "<STR_LIT>", ",", "configure_default_options", "[", "i", "]", ".", "value", ",", "NULL", ")", ";", "return", "NULL", ";", "}", "}" ]	[ "This", "will", "be", "called", "by", "the", "spec", "parser", "in", "gcc.cc", "when", "it", "sees", "a", "%", ":", "local_cpu_detect", "(", "args", ")", "construct", ".", "Currently", "it", "will", "be", "called", "with", "either", "``", "cpu", "''", "or", "``", "tune", "''", "as", "argument", "depending", "on", "if", "-mcpu=native", "or", "-mtune=native", "is", "to", "be", "substituted", ".", "It", "returns", "a", "string", "containing", "new", "command", "line", "parameters", "to", "be", "put", "at", "the", "place", "of", "the", "above", "two", "options", ",", "depending", "on", "what", "CPU", "this", "is", "executed", ".", "E.g", ".", "``", "-mcpu=ultrasparc3", "''", "on", "an", "UltraSPARC", "III", "for", "-mcpu=native", ".", "If", "the", "routine", "ca", "n't", "detect", "a", "known", "processor", ",", "the", "-mcpu", "or", "-mtune", "option", "is", "discarded", ".", "ARGC", "and", "ARGV", "are", "set", "depending", "on", "the", "actual", "arguments", "given", "in", "the", "spec", "." ]
GCC	avr	CPP	next_suggestion	MPU	4,186	[ "return", "avr_asm_len", "(", "<STR_LIT>", "ldd %0,%1", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";" ]	[ "rtx", "x", "=", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ";", "if", "(", "CONSTANT_ADDRESS_P", "(", "x", ")", ")", "{", "int", "n_words", "=", "AVR_TINY", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "return", "optimize", ">", "<NUM_LIT>", "&&", "io_address_operand", "(", "x", ",", "QImode", ")", "?", "avr_asm_len", "(", "<STR_LIT>", "in %0,%i1", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ":", "avr_asm_len", "(", "<STR_LIT>", "lds %0,%m1", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "n_words", ")", ";", "}", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "REG_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "{", "int", "disp", "=", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "AVR_TINY", ")", "return", "avr_out_movqi_r_mr_reg_disp_tiny", "(", "insn", ",", "op", ",", "plen", ")", ";", "if", "(", "disp", "-", "GET_MODE_SIZE", "(", "GET_MODE", "(", "src", ")", ")", ">=", "<NUM_LIT>", ")", "{", "if", "(", "REGNO", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "!=", "REG_Y", ")", "fatal_insn", "(", "<STR_LIT>", "incorrect insn:", "<STR_LIT>", ",", "insn", ")", ";", "if", "(", "disp", "<=", "<NUM_LIT>", "+", "MAX_LD_OFFSET", "(", "GET_MODE", "(", "src", ")", ")", ")", "return", "avr_asm_len", "(", "<STR_LIT>", "adiw r28,%o1-63", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ldd %0,Y+63", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbiw r28,%o1-63", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "return", "avr_asm_len", "(", "<STR_LIT>", "subi r28,lo8(-%o1)", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbci r29,hi8(-%o1)", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ld %0,Y", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "subi r28,lo8(%o1)", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbci r29,hi8(%o1)", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "REGNO", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "REG_X", ")", "{", "avr_asm_len", "(", "<STR_LIT>", "adiw r26,%o1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ld %0,X", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "if", "(", "!", "reg_overlap_mentioned_p", "(", "dest", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "!", "reg_unused_after", "(", "insn", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "{", "avr_asm_len", "(", "<STR_LIT>", "sbiw r26,%o1", "<STR_LIT>", ",", "op", ",", "plen", ",", "<NUM_LIT>", ")", ";", "}", "return", "<STR_LIT>", "<STR_LIT>", ";", "}" ]
GCC	i386	CPP	code_generation	CPU	4,187	[ "void", "ix86_expand_convert_uns_didf_sse", "(", "rtx", "target", ",", "rtx", "input", ")", "{", "REAL_VALUE_TYPE", "bias_lo_rvt", ",", "bias_hi_rvt", ";", "rtx", "int_xmm", ",", "fp_xmm", ";", "rtx", "biases", ",", "exponents", ";", "rtx", "x", ";", "int_xmm", "=", "gen_reg_rtx", "(", "V4SImode", ")", ";", "if", "(", "TARGET_INTER_UNIT_MOVES_TO_VEC", ")", "emit_insn", "(", "gen_movdi_to_sse", "(", "int_xmm", ",", "input", ")", ")", ";", "else", "if", "(", "TARGET_SSE_SPLIT_REGS", ")", "{", "emit_clobber", "(", "int_xmm", ")", ";", "emit_move_insn", "(", "gen_lowpart", "(", "DImode", ",", "int_xmm", ")", ",", "input", ")", ";", "}", "else", "{", "x", "=", "gen_reg_rtx", "(", "V2DImode", ")", ";", "ix86_expand_vector_init_one_nonzero", "(", "false", ",", "V2DImode", ",", "x", ",", "input", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "int_xmm", ",", "gen_lowpart", "(", "V4SImode", ",", "x", ")", ")", ";", "}", "x", "=", "gen_rtx_CONST_VECTOR", "(", "V4SImode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "GEN_INT", "(", "<NUM_LIT>", "UL", ")", ",", "GEN_INT", "(", "<NUM_LIT>", "UL", ")", ",", "const0_rtx", ",", "const0_rtx", ")", ")", ";", "exponents", "=", "validize_mem", "(", "force_const_mem", "(", "V4SImode", ",", "x", ")", ")", ";", "emit_insn", "(", "gen_vec_interleave_lowv4si", "(", "int_xmm", ",", "int_xmm", ",", "exponents", ")", ")", ";", "fp_xmm", "=", "copy_to_mode_reg", "(", "V2DFmode", ",", "gen_lowpart", "(", "V2DFmode", ",", "int_xmm", ")", ")", ";", "real_ldexp", "(", "&", "bias_lo_rvt", ",", "&", "dconst1", ",", "<NUM_LIT>", ")", ";", "real_ldexp", "(", "&", "bias_hi_rvt", ",", "&", "dconst1", ",", "<NUM_LIT>", ")", ";", "biases", "=", "const_double_from_real_value", "(", "bias_lo_rvt", ",", "DFmode", ")", ";", "x", "=", "const_double_from_real_value", "(", "bias_hi_rvt", ",", "DFmode", ")", ";", "biases", "=", "gen_rtx_CONST_VECTOR", "(", "V2DFmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "biases", ",", "x", ")", ")", ";", "biases", "=", "validize_mem", "(", "force_const_mem", "(", "V2DFmode", ",", "biases", ")", ")", ";", "emit_insn", "(", "gen_subv2df3", "(", "fp_xmm", ",", "fp_xmm", ",", "biases", ")", ")", ";", "if", "(", "TARGET_SSE3", ")", "emit_insn", "(", "gen_sse3_haddv2df3", "(", "fp_xmm", ",", "fp_xmm", ",", "fp_xmm", ")", ")", ";", "else", "{", "x", "=", "copy_to_mode_reg", "(", "V2DFmode", ",", "fp_xmm", ")", ";", "emit_insn", "(", "gen_vec_interleave_highv2df", "(", "fp_xmm", ",", "fp_xmm", ",", "fp_xmm", ")", ")", ";", "emit_insn", "(", "gen_addv2df3", "(", "fp_xmm", ",", "fp_xmm", ",", "x", ")", ")", ";", "}", "ix86_expand_vector_extract", "(", "false", ",", "target", ",", "fp_xmm", ",", "<NUM_LIT>", ")", ";", "}" ]	[ "Convert", "an", "unsigned", "DImode", "value", "into", "a", "DFmode", ",", "using", "only", "SSE", ".", "Expects", "the", "64-bit", "DImode", "to", "be", "supplied", "in", "a", "pair", "of", "integral", "registers", ".", "Requires", "SSE2", ";", "will", "use", "SSE3", "if", "available", ".", "For", "x86_32", ",", "-mfpmath=sse", ",", "!", "optimize_size", "only", "." ]
LLVM	X86	TD	stmt_completion	CPU	4,188	[ "VR256", ":", "$", "src", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "store", "(", "v8i32", "VR256", ":", "$", "src", ")", ",", "addr", ":", "$", "dst", ")", ",", "(", "VMOVUPSYmr", "addr", ":", "$", "dst", "," ]
LLVM	Hexagon	TD	stmt_completion	DSP	4,189	[ "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=" ]
GCC	powerpcspe	CPP	stmt_completion	CPU	4,190	[ ";" ]	[ "static", "rtx", "rs6000_debug_legitimize_reload_address", "(", "rtx", "x", ",", "machine_mode", "mode", ",", "int", "opnum", ",", "int", "type", ",", "int", "ind_levels", ",", "int", "", "win", ")", "{", "rtx", "ret", "=", "rs6000_legitimize_reload_address", "(", "x", ",", "mode", ",", "opnum", ",", "type", ",", "ind_levels", ",", "win", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", "\\nrs6000_legitimize_reload_address: mode = %s, opnum = %d, ", "<STR_LIT>", "<STR_LIT>", "type = %d, ind_levels = %d, win = %d, original addr:\\n", "<STR_LIT>", ",", "GET_MODE_NAME", "(", "mode", ")", ",", "opnum", ",", "type", ",", "ind_levels", ",", "", "win", ")", ";", "debug_rtx", "(", "x", ")", ";", "if", "(", "x", "==", "ret", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", "Same address returned\\n", "<STR_LIT>", ")", ";", "else", "if", "(", "!", "ret", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", "NULL returned\\n", "<STR_LIT>", ")", ";", "else", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", "New address:\\n", "<STR_LIT>", ")", ";", "debug_rtx", "(", "ret", ")", ";", "}", "return", "ret" ]
LLVM	X86	CPP	next_suggestion	CPU	4,191	[ "if", "(", "OldImm", "&", "<NUM_LIT>", ")", "Imm", "\|=", "<NUM_LIT>", ";" ]	[ "L", "=", "L", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "L", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "false", ";", "auto", "*", "MemIntr", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "L", ")", ";", "unsigned", "Size", "=", "MemIntr", "->", "getMemoryVT", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "Size", "!=", "<NUM_LIT>", "&&", "Size", "!=", "<NUM_LIT>", ")", "return", "false", ";", "return", "tryFoldBroadcast", "(", "Root", ",", "P", ",", "L", ",", "Base", ",", "Scale", ",", "Index", ",", "Disp", ",", "Segment", ")", ";", "}", ";", "bool", "FoldedLoad", "=", "false", ";", "SDValue", "Tmp0", ",", "Tmp1", ",", "Tmp2", ",", "Tmp3", ",", "Tmp4", ";", "if", "(", "tryFoldLoadOrBCast", "(", "Root", ",", "ParentBC", ",", "C", ",", "Tmp0", ",", "Tmp1", ",", "Tmp2", ",", "Tmp3", ",", "Tmp4", ")", ")", "{", "FoldedLoad", "=", "true", ";", "}", "else", "if", "(", "tryFoldLoadOrBCast", "(", "Root", ",", "ParentA", ",", "A", ",", "Tmp0", ",", "Tmp1", ",", "Tmp2", ",", "Tmp3", ",", "Tmp4", ")", ")", "{", "FoldedLoad", "=", "true", ";", "std", "::", "swap", "(", "A", ",", "C", ")", ";", "uint8_t", "OldImm", "=", "Imm", ";", "Imm", "=", "OldImm", "&", "<NUM_LIT>", ";", "if", "(", "OldImm", "&", "<NUM_LIT>", ")", "Imm", "\|=", "<NUM_LIT>", ";", "if", "(", "OldImm", "&", "<NUM_LIT>", ")", "Imm", "\|=", "<NUM_LIT>", ";", "if", "(", "OldImm", "&", "<NUM_LIT>", ")", "Imm", "\|=", "<NUM_LIT>", ";", "if", "(", "OldImm", "&", "<NUM_LIT>", ")", "Imm", "\|=", "<NUM_LIT>", ";", "}", "else", "if", "(", "tryFoldLoadOrBCast", "(", "Root", ",", "ParentBC", ",", "B", ",", "Tmp0", ",", "Tmp1", ",", "Tmp2", ",", "Tmp3", ",", "Tmp4", ")", ")", "{", "FoldedLoad", "=", "true", ";", "std", "::", "swap", "(", "B", ",", "C", ")", ";", "uint8_t", "OldImm", "=", "Imm", ";", "Imm", "=", "OldImm", "&", "<NUM_LIT>", ";", "if", "(", "OldImm", "&", "<NUM_LIT>", ")", "Imm", "\|=", "<NUM_LIT>", ";", "if", "(", "OldImm", "&", "<NUM_LIT>", ")", "Imm", "\|=", "<NUM_LIT>", ";", "if", "(", "OldImm", "&", "<NUM_LIT>", ")", "Imm", "\|=", "<NUM_LIT>", ";" ]
LLVM	R600	CPP	next_suggestion	GPU	4,192	[ "}" ]	[ "bool", "isRegKind", "(", ")", "const", "{", "return", "Kind", "==", "Register", ";" ]
GCC	stormy16	CPP	program_repair	CPU	4,193	[ "<FIXS>", "if", "(", "GET_CODE", "(", "w_src1", ")", "==", "CONST_INT", "<FIXE>" ]	[ "case", "IOR", ":", "case", "XOR", ":", "case", "AND", ":", "<BUGS>", "if", "(", "GET_CODE", "(", "w_src1", ")", "==", "CONST_INT", "<BUGE>", "&&", "INTVAL", "(", "w_src1", ")", "==", "-", "(", "code", "==", "AND", ")", ")", "continue", ";", "insn", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "w_dest", ",", "gen_rtx_fmt_ee", "(", "code", ",", "mode", ",", "w_src0", ",", "w_src1", ")", ")", ";", "break", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	4,194	[ "VRNDSCALESSm", ":" ]	[ "static", "bool", "hasUndefRegUpdate", "(", "unsigned", "Opcode", ")", "{", "switch", "(", "Opcode", ")", "{", "case", "X86", "::", "VCVTSI2SSrr", ":", "case", "X86", "::", "VCVTSI2SSrm", ":", "case", "X86", "::", "Int_VCVTSI2SSrr", ":", "case", "X86", "::", "Int_VCVTSI2SSrm", ":", "case", "X86", "::", "VCVTSI2SS64rr", ":", "case", "X86", "::", "VCVTSI2SS64rm", ":", "case", "X86", "::", "Int_VCVTSI2SS64rr", ":", "case", "X86", "::", "Int_VCVTSI2SS64rm", ":", "case", "X86", "::", "VCVTSI2SDrr", ":", "case", "X86", "::", "VCVTSI2SDrm", ":", "case", "X86", "::", "Int_VCVTSI2SDrr", ":", "case", "X86", "::", "Int_VCVTSI2SDrm", ":", "case", "X86", "::", "VCVTSI2SD64rr", ":", "case", "X86", "::", "VCVTSI2SD64rm", ":", "case", "X86", "::", "Int_VCVTSI2SD64rr", ":", "case", "X86", "::", "Int_VCVTSI2SD64rm", ":", "case", "X86", "::", "VCVTSD2SSrr", ":", "case", "X86", "::", "VCVTSD2SSrm", ":", "case", "X86", "::", "Int_VCVTSD2SSrr", ":", "case", "X86", "::", "Int_VCVTSD2SSrm", ":", "case", "X86", "::", "VCVTSS2SDrr", ":", "case", "X86", "::", "VCVTSS2SDrm", ":", "case", "X86", "::", "Int_VCVTSS2SDrr", ":", "case", "X86", "::", "Int_VCVTSS2SDrm", ":", "case", "X86", "::", "VRCPSSr", ":", "case", "X86", "::", "VRCPSSr_Int", ":", "case", "X86", "::", "VRCPSSm", ":", "case", "X86", "::", "VRCPSSm_Int", ":", "case", "X86", "::", "VROUNDSDr", ":", "case", "X86", "::", "VROUNDSDm", ":", "case", "X86", "::", "VROUNDSDr_Int", ":", "case", "X86", "::", "VROUNDSSr", ":", "case", "X86", "::", "VROUNDSSm", ":", "case", "X86", "::", "VROUNDSSr_Int", ":", "case", "X86", "::", "VRSQRTSSr", ":", "case", "X86", "::", "VRSQRTSSr_Int", ":", "case", "X86", "::", "VRSQRTSSm", ":", "case", "X86", "::", "VRSQRTSSm_Int", ":", "case", "X86", "::", "VSQRTSSr", ":", "case", "X86", "::", "VSQRTSSr_Int", ":", "case", "X86", "::", "VSQRTSSm", ":", "case", "X86", "::", "VSQRTSSm_Int", ":", "case", "X86", "::", "VSQRTSDr", ":", "case", "X86", "::", "VSQRTSDr_Int", ":", "case", "X86", "::", "VSQRTSDm", ":", "case", "X86", "::", "VSQRTSDm_Int", ":", "case", "X86", "::", "VCVTSI2SSZrr", ":", "case", "X86", "::", "VCVTSI2SSZrm", ":", "case", "X86", "::", "Int_VCVTSI2SSZrr", ":", "case", "X86", "::", "Int_VCVTSI2SSZrm", ":", "case", "X86", "::", "VCVTSI2SSZrr_Int", ":", "case", "X86", "::", "VCVTSI2SSZrm_Int", ":", "case", "X86", "::", "VCVTSI642SSZrr", ":", "case", "X86", "::", "VCVTSI642SSZrm", ":", "case", "X86", "::", "Int_VCVTSI2SS64Zrr", ":", "case", "X86", "::", "Int_VCVTSI2SS64Zrm", ":", "case", "X86", "::", "VCVTSI642SSZrr_Int", ":", "case", "X86", "::", "VCVTSI642SSZrm_Int", ":", "case", "X86", "::", "VCVTSI2SDZrr", ":", "case", "X86", "::", "VCVTSI2SDZrm", ":", "case", "X86", "::", "Int_VCVTSI2SDZrr", ":", "case", "X86", "::", "Int_VCVTSI2SDZrm", ":", "case", "X86", "::", "VCVTSI2SDZrr_Int", ":", "case", "X86", "::", "VCVTSI2SDZrm_Int", ":", "case", "X86", "::", "VCVTSI642SDZrr", ":", "case", "X86", "::", "VCVTSI642SDZrm", ":", "case", "X86", "::", "Int_VCVTSI2SD64Zrr", ":", "case", "X86", "::", "Int_VCVTSI2SD64Zrm", ":", "case", "X86", "::", "VCVTSI642SDZrr_Int", ":", "case", "X86", "::", "VCVTSI642SDZrm_Int", ":", "case", "X86", "::", "VCVTSD2SSZrr", ":", "case", "X86", "::", "VCVTSD2SSZrm", ":", "case", "X86", "::", "VCVTSS2SDZrr", ":", "case", "X86", "::", "VCVTSS2SDZrm", ":", "case", "X86", "::", "VRNDSCALESDr", ":", "case", "X86", "::", "VRNDSCALESDm", ":", "case", "X86", "::", "VRNDSCALESSr", ":", "case", "X86", "::" ]
GCC	avr	MD	stmt_completion	MPU	4,195	[ ")", "]" ]	[ "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	4,196	[ "let", "isFP", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	4,197	[ ";" ]	[ "AM", ".", "SymbolFlags", "=", "GA", "->", "getTargetFlags", "(", ")", ";", "if", "(", "N", ".", "getValueType", "(", ")", "==", "MVT", "::", "i32", ")", "{", "AM", ".", "Scale", "=", "<NUM_LIT>", ";", "AM", ".", "IndexReg", "=", "CurDAG", "->", "getRegister", "(", "X86", "::", "EBX", ",", "MVT", "::", "i32", ")", ";", "}", "else", "{", "AM", ".", "IndexReg", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "MVT", "::", "i64", ")", ";", "}", "getAddressOperands", "(", "AM", ",", "Base", ",", "Scale", ",", "Index", ",", "Disp", ",", "Segment", ")", ";", "return", "true" ]
LLVM	ARM	CPP	program_repair	CPU	4,198	[ "<FIXS>", "Padding", "+", "ArgOffset", ",", "<FIXE>" ]	[ "if", "(", "ArgRegsSaveSize", ")", "{", "int", "FrameIndex", "=", "MFI", "->", "CreateFixedObject", "(", "ArgRegsSaveSize", ",", "<BUGS>", "ArgOffset", "+", "ArgRegsSaveSize", "-", "ArgRegsSize", ",", "<BUGE>", "false", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FrameIndex", ",", "getPointerTy", "(", ")", ")", ";" ]
GCC	v850	MD	next_suggestion	MPU	4,199	[ "<STR_LIT>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "div", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mod", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

4,100

[ "assert", "(", "(", "!", "ScopeTops", "[", "AfterLoop", "->", "getNumber", "(", ")", "]", "||", "ScopeTops", "[", "AfterLoop", "->", "getNumber", "(", ")", "]", "->", "getNumber", "(", ")", "<", "MBB", ".", "getNumber", "(", ")", ")", "&&", "<STR_LIT>", "With block sorting the outermost loop for a block should be first.", "<STR_LIT>", ")", ";" ]

[ "Iter", "=", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "Bottom", ")", ")", ";", "}", "MachineBasicBlock", "*", "AfterLoop", "=", "&", "*", "Iter", ";", "auto", "InsertPos", "=", "MBB", ".", "begin", "(", ")", ";", "while", "(", "InsertPos", "!=", "MBB", ".", "end", "(", ")", "&&", "InsertPos", "->", "getOpcode", "(", ")", "==", "WebAssembly", "::", "END_LOOP", ")", "++", "InsertPos", ";", "MachineInstr", "*", "Begin", "=", "BuildMI", "(", "MBB", ",", "InsertPos", ",", "DebugLoc", "(", ")", ",", "TII", ".", "get", "(", "WebAssembly", "::", "LOOP", ")", ")", ".", "addImm", "(", "int64_t", "(", "WebAssembly", "::", "ExprType", "::", "Void", ")", ")", ";", "MachineInstr", "*", "End", "=", "BuildMI", "(", "*", "AfterLoop", ",", "AfterLoop", "->", "begin", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", ".", "get", "(", "WebAssembly", "::", "END_LOOP", ")", ")", ";", "LoopTops", "[", "End", "]", "=", "Begin", ";" ]

LLVM

ARM

TD

next_suggestion

CPU

4,101

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "halfword", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "imm", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Qd", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qd", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

4,102

[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isIndirectBranch", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";" ]

GCC

pa

CPP

code_generation

CPU

4,103

[ "int", "fmpyaddoperands", "(", "rtx", "*", "operands", ")", "{", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "mode", "!=", "SFmode", "&&", "mode", "!=", "DFmode", ")", "return", "<NUM_LIT>", ";", "if", "(", "!", "(", "mode", "==", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "mode", "==", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "mode", "==", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "mode", "==", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "mode", "==", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "!", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "REG", "&&", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "REG", "&&", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "REG", "&&", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "REG", "&&", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "REG", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "!", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "!", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", "||", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", "||", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", "||", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "mode", "==", "SFmode", "&&", "(", "REGNO_REG_CLASS", "(", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "!=", "FPUPPER_REGS", "||", "REGNO_REG_CLASS", "(", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "!=", "FPUPPER_REGS", "||", "REGNO_REG_CLASS", "(", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "!=", "FPUPPER_REGS", "||", "REGNO_REG_CLASS", "(", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "!=", "FPUPPER_REGS", "||", "REGNO_REG_CLASS", "(", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "!=", "FPUPPER_REGS", "||", "REGNO_REG_CLASS", "(", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "!=", "FPUPPER_REGS", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "}" ]

[ "Returns", "1", "if", "the", "6", "operands", "specified", "in", "OPERANDS", "are", "suitable", "for", "use", "in", "fmpyadd", "instructions", "." ]

LLVM

Mips

CPP

next_suggestion

CPU

4,104

[ "return", "&", "MO", ";" ]

[ "if", "(", "MI", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isUse", "(", ")", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "return", "<NUM_LIT>", ";" ]

LLVM

Lanai

CPP

next_suggestion

CPU

4,105

[ "}" ]

[ "}", "if", "(", "isPostIncrementForm", "(", "MI", ",", "AddOffset", ")", ")", "{", "OS", "<<", "<STR_LIT>", "\\t", "<STR_LIT>", "<<", "Opcode", "<<", "<STR_LIT>", "\\t[%", "<STR_LIT>", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "<<", "decIncOperator", "(", "MI", ")", "<<", "<STR_LIT>", "], %", "<STR_LIT>", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "return", "true", ";", "}", "return", "false", ";" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

4,106

[ "PredRegsRegClass", ".", "contains", "(", "DestReg", ")", ")", "{" ]

[ "if", "(", "Hexagon", "::", "PredRegsRegClass", ".", "contains", "(", "SrcReg", ",", "DestReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Hexagon", "::", "C2_or", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addReg", "(", "SrcReg", ",", "KillFlag", ")", ";", "return", ";", "}", "if", "(", "Hexagon", "::", "CtrRegsRegClass", ".", "contains", "(", "DestReg", ")", "&&", "Hexagon", "::", "IntRegsRegClass", ".", "contains", "(", "SrcReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Hexagon", "::", "A2_tfrrcr", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "KillFlag", ")", ";", "return", ";", "}", "if", "(", "Hexagon", "::", "IntRegsRegClass", ".", "contains", "(", "DestReg", ")", "&&", "Hexagon", "::", "CtrRegsRegClass", ".", "contains", "(", "SrcReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Hexagon", "::", "A2_tfrcrr", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "KillFlag", ")", ";", "return", ";", "}", "if", "(", "Hexagon", "::", "ModRegsRegClass", ".", "contains", "(", "DestReg", ")", "&&", "Hexagon", "::", "IntRegsRegClass", ".", "contains", "(", "SrcReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Hexagon", "::", "A2_tfrrcr", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "KillFlag", ")", ";", "return", ";", "}", "if", "(", "Hexagon", "::", "PredRegsRegClass", ".", "contains", "(", "SrcReg", ")", "&&", "Hexagon", "::", "IntRegsRegClass", ".", "contains", "(", "DestReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Hexagon", "::", "C2_tfrpr", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "KillFlag", ")", ";", "return", ";", "}", "if", "(", "Hexagon", "::", "IntRegsRegClass", ".", "contains", "(", "SrcReg", ")", "&&", "Hexagon", "::" ]

LLVM

AArch64

TD

next_suggestion

CPU

4,107

[ "}" ]

[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]

GCC

i386

CPP

next_suggestion

CPU

4,108

[ "else", "{" ]

[ "v", "[", "<NUM_LIT>", "]", "=", "*", "op", ";", "vec_cst", "=", "gen_rtx_CONST_VECTOR", "(", "V1TImode", ",", "gen_rtvec_v", "(", "<NUM_LIT>", ",", "v", ")", ")", ";", "}", "if", "(", "!", "standard_sse_constant_p", "(", "vec_cst", ",", "V1TImode", ")", ")", "{", "start_sequence", "(", ")", ";", "vec_cst", "=", "validize_mem", "(", "force_const_mem", "(", "V1TImode", ",", "vec_cst", ")", ")", ";", "rtx_insn", "*", "seq", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";", "emit_insn_before", "(", "seq", ",", "insn", ")", ";", "}", "emit_insn_before", "(", "gen_move_insn", "(", "tmp", ",", "vec_cst", ")", ",", "insn", ")", ";", "*", "op", "=", "tmp", ";", "}" ]

GCC

aarch64

MD

stmt_completion

CPU

4,109

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "parallel", "[", "(", "call", "(", "match_operand", "<NUM_LIT>" ]

GCC

i386

MD

next_suggestion

CPU

4,110

[ "gcc_assert", "(", "ok", ")" ]

[ "(", "match_operator", ":", "<", "sseintvecmode", ">", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "VI124_128", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VI124_128", "<NUM_LIT>", "<STR_LIT>", ")", "]", ")", ")", "]", "<STR_LIT>", "{", "bool", "ok", "=", "ix86_expand_int_vec_cmp", "(", "operands", ")" ]

GCC

mips

CPP

code_generation

CPU

4,111

[ "void", "mips_gen_conditional_trap", "(", "rtx", "*", "operands", ")", "{", "rtx", "op0", ",", "op1", ";", "enum", "rtx_code", "cmp_code", "=", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "cmp_operands", "[", "<NUM_LIT>", "]", ")", ";", "switch", "(", "cmp_code", ")", "{", "case", "GT", ":", "cmp_code", "=", "LT", ";", "break", ";", "case", "LE", ":", "cmp_code", "=", "GE", ";", "break", ";", "case", "GTU", ":", "cmp_code", "=", "LTU", ";", "break", ";", "case", "LEU", ":", "cmp_code", "=", "GEU", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "cmp_code", "==", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "op0", "=", "cmp_operands", "[", "<NUM_LIT>", "]", ";", "op1", "=", "cmp_operands", "[", "<NUM_LIT>", "]", ";", "}", "else", "{", "op0", "=", "cmp_operands", "[", "<NUM_LIT>", "]", ";", "op1", "=", "cmp_operands", "[", "<NUM_LIT>", "]", ";", "}", "op0", "=", "force_reg", "(", "mode", ",", "op0", ")", ";", "if", "(", "!", "arith_operand", "(", "op1", ",", "mode", ")", ")", "op1", "=", "force_reg", "(", "mode", ",", "op1", ")", ";", "emit_insn", "(", "gen_rtx_TRAP_IF", "(", "VOIDmode", ",", "gen_rtx_fmt_ee", "(", "cmp_code", ",", "mode", ",", "op0", ",", "op1", ")", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "}" ]

[ "Emit", "a", "conditional", "trap", ".", "OPERANDS", "is", "the", "array", "of", "operands", "passed", "to", "the", "conditional_trap", "expander", "." ]

LLVM

Hexagon

TD

stmt_completion

DSP

4,112

[ "=", "<NUM_LIT>", ";" ]

[ "def", "A2_paddit", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ",", "s32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_4c5ba658", ",", "TypeALU32_2op", ">", ",", "Enc_e38e1f", ",", "PredNewRel", ",", "ImmRegRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated" ]

LLVM

FISC

CPP

next_suggestion

CPU

4,113

[ "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";" ]

[ "if", "(", "isOperandRegister", "(", "Parser", ".", "getTok", "(", ")", ")", ")", "return", "ParseRegisterOperand", "(", "&", "Operands", ",", "Mnemonic", ")", ";", "if", "(", "token_str", "==", "<STR_LIT>", "lsl", "<STR_LIT>", ")", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "IdVal", ";", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "IdVal", ")", ")", "return", "true", ";", "if", "(", "IdVal", "->", "getKind", "(", ")", "==", "MCExpr", "::", "ExprKind", "::", "SymbolRef", ")", "{", "StringRef", "Opcode", "=", "StringRef", "(", "(", "(", "FISCOperand", "*", ")", "(", "Operands", "[", "<NUM_LIT>", "]", ".", "get", "(", ")", ")", ")", "->", "Tok", ".", "Data", ",", "(", "(", "FISCOperand", "*", ")", "(", "Operands", "[", "<NUM_LIT>", "]", ".", "get", "(", ")", ")", ")", "->", "Tok", ".", "Length", ")", ";", "}" ]

GCC

alpha

CPP

stmt_completion

MPU

4,114

[ ",", "<NUM_LIT>", ")", ")", ";" ]

[ "base", "=", "gimple_assign_rhs1", "(", "stmt", ")", ";", "if", "(", "TREE_CODE", "(", "base", ")", "==", "SSA_NAME", ")", "{", "base_stmt", "=", "va_list_skip_additions", "(", "base", ")", ";", "if", "(", "base_stmt", "&&", "is_gimple_assign", "(", "base_stmt", ")", "&&", "gimple_assign_rhs_code", "(", "base_stmt", ")", "==", "COMPONENT_REF", ")", "base", "=", "gimple_assign_rhs1", "(", "base_stmt", ")", ";", "}", "if", "(", "TREE_CODE", "(", "base", ")", "!=", "COMPONENT_REF", "||", "TREE_OPERAND", "(", "base", ",", "<NUM_LIT>", ")", "!=", "TYPE_FIELDS", "(", "va_list_type_node", ")", ")", "{", "base", "=", "gimple_assign_rhs2", "(", "stmt", ")", ";", "if", "(", "TREE_CODE", "(", "base", ")", "==", "SSA_NAME", ")", "{", "base_stmt", "=", "va_list_skip_additions", "(", "base", ")", ";", "if", "(", "base_stmt", "&&", "is_gimple_assign", "(", "base_stmt", ")", "&&", "gimple_assign_rhs_code", "(", "base_stmt", ")", "==", "COMPONENT_REF", ")", "base", "=", "gimple_assign_rhs1", "(", "base_stmt", ")", ";", "}", "if", "(", "TREE_CODE", "(", "base", ")", "!=", "COMPONENT_REF", "||", "TREE_OPERAND", "(", "base", ",", "<NUM_LIT>", ")", "!=", "TYPE_FIELDS", "(", "va_list_type_node", ")", ")", "return", "false", ";", "offset_arg", "=", "<NUM_LIT>", ";", "}", "base", "=", "get_base_address", "(", "base", ")", ";", "if", "(", "TREE_CODE", "(", "base", ")", "!=", "VAR_DECL", "||", "!", "bitmap_bit_p", "(", "si", "->", "va_list_vars", ",", "DECL_UID", "(", "base", ")", "+", "num_ssa_names", ")", ")", "return", "false", ";", "offset", "=", "gimple_op", "(", "stmt", ",", "<NUM_LIT>", "+", "offset_arg", ")", ";", "if", "(", "TREE_CODE", "(", "offset", ")", "==", "SSA_NAME", ")", "{", "gimple", "*", "offset_stmt", "=", "va_list_skip_additions", "(", "offset", ")", ";", "if", "(", "offset_stmt", "&&", "gimple_code", "(", "offset_stmt", ")", "==", "GIMPLE_PHI", ")", "{", "HOST_WIDE_INT", "sub", ";", "gimple", "*", "arg1_stmt", ",", "*", "arg2_stmt", ";", "tree", "arg1", ",", "arg2", ";", "enum", "tree_code", "code1", ",", "code2", ";", "if", "(", "gimple_phi_num_args", "(", "offset_stmt", ")", "!=", "<NUM_LIT>", ")", "goto", "escapes", ";", "arg1_stmt", "=", "va_list_skip_additions", "(", "gimple_phi_arg_def", "(", "offset_stmt" ]

LLVM

X86

CPP

code_generation

CPU

4,115

[ "bool", "X86FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "unsigned", "Opc", "=", "STI", ".", "is64Bit", "(", ")", "?", "X86", "::", "PUSH64r", ":", "X86", "::", "PUSH32r", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "<NUM_LIT>", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "X86", "::", "GR64RegClass", ".", "contains", "(", "Reg", ")", "&&", "!", "X86", "::", "GR32RegClass", ".", "contains", "(", "Reg", ")", ")", "continue", ";", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "<NUM_LIT>", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";", "if", "(", "X86", "::", "GR64RegClass", ".", "contains", "(", "Reg", ")", "||", "X86", "::", "GR32RegClass", ".", "contains", "(", "Reg", ")", ")", "continue", ";", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "TII", ".", "storeRegToStackSlot", "(", "MBB", ",", "MI", ",", "Reg", ",", "true", ",", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";", "--", "MI", ";", "MI", "->", "setFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "++", "MI", ";", "}", "return", "true", ";", "}" ]

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series", "of", "store", "instructions", "via", "storeRegToStackSlot", "(", ")", "." ]

LLVM

SystemZ

CPP

stmt_completion

CPU

4,116

[ "true", ";" ]

[ "bool", "useLoadStackGuardNode", "(", ")", "const", "override", "{", "return" ]

LLVM

ARM

CPP

stmt_completion

CPU

4,117

[ "++", ")", "{" ]

[ "unsigned", "Vtmp", "=", "varEnd", ";", "if", "(", "(", "LoopSize", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "Vtmp", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "IsThumb", "?", "ARM", "::", "t2MOVi16", ":", "ARM", "::", "MOVi16", ")", ",", "Vtmp", ")", ".", "addImm", "(", "LoopSize", "&", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "if", "(", "(", "LoopSize", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "IsThumb", "?", "ARM", "::", "t2MOVTi16", ":", "ARM", "::", "MOVTi16", ")", ",", "varEnd", ")", ".", "addReg", "(", "Vtmp", ")", ".", "addImm", "(", "LoopSize", ">>", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "}", "else", "{", "MachineConstantPool", "*", "ConstantPool", "=", "MF", "->", "getConstantPool", "(", ")", ";", "Type", "*", "Int32Ty", "=", "Type", "::", "getInt32Ty", "(", "MF", "->", "getFunction", "(", ")", ".", "getContext", "(", ")", ")", ";", "const", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "Int32Ty", ",", "LoopSize", ")", ";", "unsigned", "Align", "=", "MF", "->", "getDataLayout", "(", ")", ".", "getPrefTypeAlignment", "(", "Int32Ty", ")", ";", "if", "(", "Align", "==", "<NUM_LIT>", ")", "Align", "=", "MF", "->", "getDataLayout", "(", ")", ".", "getTypeAllocSize", "(", "C", "->", "getType", "(", ")", ")", ";", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "Align", ")", ";", "MachineMemOperand", "*", "CPMMO", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getConstantPool", "(", "*", "MF", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "IsThumb", ")", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "tLDRpci", ")", ")", ".", "addReg", "(", "varEnd", ",", "RegState", "::", "Define", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addMemOperand", "(", "CPMMO", ")", ";", "else", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "LDRcp", ")", ")", ".", "addReg", "(", "varEnd", ",", "RegState", "::", "Define", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addMemOperand", "(", "CPMMO", ")", ";", "}", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "MachineBasicBlock", "*", "entryBB", "=", "BB", ";", "BB", "=", "loopMBB", ";", "Register", "varLoop", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "Register", "varPhi", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "Register", "srcLoop", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "Register", "srcPhi", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "Register", "destLoop", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "Register", "destPhi", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "BB", ",", "BB", "->", "begin", "(", ")", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "PHI", ")", ",", "varPhi", ")", ".", "addReg", "(", "varLoop", ")", ".", "addMBB", "(", "loopMBB", ")", ".", "addReg", "(", "varEnd", ")", ".", "addMBB", "(", "entryBB", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "PHI", ")", ",", "srcPhi", ")", ".", "addReg", "(", "srcLoop", ")", ".", "addMBB", "(", "loopMBB", ")", ".", "addReg", "(", "src", ")", ".", "addMBB", "(", "entryBB", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "PHI", ")", ",", "destPhi", ")", ".", "addReg", "(", "destLoop", ")", ".", "addMBB", "(", "loopMBB", ")", ".", "addReg", "(", "dest", ")", ".", "addMBB", "(", "entryBB", ")", ";", "Register", "scratch", "=", "MRI", ".", "createVirtualRegister", "(", "IsNeon", "?", "VecTRC", ":", "TRC", ")", ";", "emitPostLd", "(", "BB", ",", "BB", "->", "end", "(", ")", ",", "TII", ",", "dl", ",", "UnitSize", ",", "scratch", ",", "srcPhi", ",", "srcLoop", ",", "IsThumb1", ",", "IsThumb2", ")", ";", "emitPostSt", "(", "BB", ",", "BB", "->", "end", "(", ")", ",", "TII", ",", "dl", ",", "UnitSize", ",", "scratch", ",", "destPhi", ",", "destLoop", ",", "IsThumb1", ",", "IsThumb2", ")", ";", "if", "(", "IsThumb1", ")", "{", "BuildMI", "(", "*", "BB", ",", "BB", "->", "end", "(", ")", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "tSUBi8", ")", ",", "varLoop", ")", ".", "add", "(", "t1CondCodeOp", "(", ")", ")", ".", "addReg", "(", "varPhi", ")", ".", "addImm", "(", "UnitSize", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "BB", "->", "end", "(", ")", ",", "dl", ",", "TII", "->", "get", "(", "IsThumb2", "?", "ARM", "::", "t2SUBri", ":", "ARM", "::", "SUBri", ")", ",", "varLoop", ")", ";", "MIB", ".", "addReg", "(", "varPhi", ")", ".", "addImm", "(", "UnitSize", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "ARM", "::", "CPSR", ")", ";", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDef", "(", "true", ")", ";", "}", "BuildMI", "(", "*", "BB", ",", "BB", "->", "end", "(", ")", ",", "dl", ",", "TII", "->", "get", "(", "IsThumb1", "?", "ARM", "::", "tBcc", ":", "IsThumb2", "?", "ARM", "::", "t2Bcc", ":", "ARM", "::", "Bcc", ")", ")", ".", "addMBB", "(", "loopMBB", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "ARM", "::", "CPSR", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "BB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "BB", "=", "exitMBB", ";", "auto", "StartOfExit", "=", "exitMBB", "->", "begin", "(", ")", ";", "unsigned", "srcIn", "=", "srcLoop", ";", "unsigned", "destIn", "=", "destLoop", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "BytesLeft", ";", "i" ]

LLVM

AArch64

TD

next_suggestion

CPU

4,118

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "class", "BaseBranchReg", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "dag", "oops", ",", "dag", "iops", ",", "string", "asm", ",", "string", "operands", ",", "list", "<", "dag", ">", "pattern", ">", ":", "I", "<", "oops", ",", "iops", ",", "asm", ",", "operands", ",", "<STR_LIT>", ",", "pattern", ">", ",", "Sched", "<", "[", "WriteBrReg", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

X86

CPP

code_generation

CPU

4,119

[ "bool", "X86InstrInfo", "::", "areLoadsFromSameBasePtr", "(", "SDNode", "*", "Load1", ",", "SDNode", "*", "Load2", ",", "int64_t", "&", "Offset1", ",", "int64_t", "&", "Offset2", ")", "const", "{", "if", "(", "!", "Load1", "->", "isMachineOpcode", "(", ")", "||", "!", "Load2", "->", "isMachineOpcode", "(", ")", ")", "return", "false", ";", "auto", "IsLoadOpcode", "=", "[", "&", "]", "(", "unsigned", "Opcode", ")", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "false", ";", "case", "X86", "::", "MOV8rm", ":", "case", "X86", "::", "MOV16rm", ":", "case", "X86", "::", "MOV32rm", ":", "case", "X86", "::", "MOV64rm", ":", "case", "X86", "::", "LD_Fp32m", ":", "case", "X86", "::", "LD_Fp64m", ":", "case", "X86", "::", "LD_Fp80m", ":", "case", "X86", "::", "MOVSSrm", ":", "case", "X86", "::", "MOVSSrm_alt", ":", "case", "X86", "::", "MOVSDrm", ":", "case", "X86", "::", "MOVSDrm_alt", ":", "case", "X86", "::", "MMX_MOVD64rm", ":", "case", "X86", "::", "MMX_MOVQ64rm", ":", "case", "X86", "::", "MOVAPSrm", ":", "case", "X86", "::", "MOVUPSrm", ":", "case", "X86", "::", "MOVAPDrm", ":", "case", "X86", "::", "MOVUPDrm", ":", "case", "X86", "::", "MOVDQArm", ":", "case", "X86", "::", "MOVDQUrm", ":", "case", "X86", "::", "VMOVSSrm", ":", "case", "X86", "::", "VMOVSSrm_alt", ":", "case", "X86", "::", "VMOVSDrm", ":", "case", "X86", "::", "VMOVSDrm_alt", ":", "case", "X86", "::", "VMOVAPSrm", ":", "case", "X86", "::", "VMOVUPSrm", ":", "case", "X86", "::", "VMOVAPDrm", ":", "case", "X86", "::", "VMOVUPDrm", ":", "case", "X86", "::", "VMOVDQArm", ":", "case", "X86", "::", "VMOVDQUrm", ":", "case", "X86", "::", "VMOVAPSYrm", ":", "case", "X86", "::", "VMOVUPSYrm", ":", "case", "X86", "::", "VMOVAPDYrm", ":", "case", "X86", "::", "VMOVUPDYrm", ":", "case", "X86", "::", "VMOVDQAYrm", ":", "case", "X86", "::", "VMOVDQUYrm", ":", "case", "X86", "::", "VMOVSSZrm", ":", "case", "X86", "::", "VMOVSSZrm_alt", ":", "case", "X86", "::", "VMOVSDZrm", ":", "case", "X86", "::", "VMOVSDZrm_alt", ":", "case", "X86", "::", "VMOVAPSZ128rm", ":", "case", "X86", "::", "VMOVUPSZ128rm", ":", "case", "X86", "::", "VMOVAPSZ128rm_NOVLX", ":", "case", "X86", "::", "VMOVUPSZ128rm_NOVLX", ":", "case", "X86", "::", "VMOVAPDZ128rm", ":", "case", "X86", "::", "VMOVUPDZ128rm", ":", "case", "X86", "::", "VMOVDQU8Z128rm", ":", "case", "X86", "::", "VMOVDQU16Z128rm", ":", "case", "X86", "::", "VMOVDQA32Z128rm", ":", "case", "X86", "::", "VMOVDQU32Z128rm", ":", "case", "X86", "::", "VMOVDQA64Z128rm", ":", "case", "X86", "::", "VMOVDQU64Z128rm", ":", "case", "X86", "::", "VMOVAPSZ256rm", ":", "case", "X86", "::", "VMOVUPSZ256rm", ":", "case", "X86", "::", "VMOVAPSZ256rm_NOVLX", ":", "case", "X86", "::", "VMOVUPSZ256rm_NOVLX", ":", "case", "X86", "::", "VMOVAPDZ256rm", ":", "case", "X86", "::", "VMOVUPDZ256rm", ":", "case", "X86", "::", "VMOVDQU8Z256rm", ":", "case", "X86", "::", "VMOVDQU16Z256rm", ":", "case", "X86", "::", "VMOVDQA32Z256rm", ":", "case", "X86", "::", "VMOVDQU32Z256rm", ":", "case", "X86", "::", "VMOVDQA64Z256rm", ":", "case", "X86", "::", "VMOVDQU64Z256rm", ":", "case", "X86", "::", "VMOVAPSZrm", ":", "case", "X86", "::", "VMOVUPSZrm", ":", "case", "X86", "::", "VMOVAPDZrm", ":", "case", "X86", "::", "VMOVUPDZrm", ":", "case", "X86", "::", "VMOVDQU8Zrm", ":", "case", "X86", "::", "VMOVDQU16Zrm", ":", "case", "X86", "::", "VMOVDQA32Zrm", ":", "case", "X86", "::", "VMOVDQU32Zrm", ":", "case", "X86", "::", "VMOVDQA64Zrm", ":", "case", "X86", "::", "VMOVDQU64Zrm", ":", "case", "X86", "::", "KMOVBkm", ":", "case", "X86", "::", "KMOVBkm_EVEX", ":", "case", "X86", "::", "KMOVWkm", ":", "case", "X86", "::", "KMOVWkm_EVEX", ":", "case", "X86", "::", "KMOVDkm", ":", "case", "X86", "::", "KMOVDkm_EVEX", ":", "case", "X86", "::", "KMOVQkm", ":", "case", "X86", "::", "KMOVQkm_EVEX", ":", "return", "true", ";", "}", "}", ";", "if", "(", "!", "IsLoadOpcode", "(", "Load1", "->", "getMachineOpcode", "(", ")", ")", "||", "!", "IsLoadOpcode", "(", "Load2", "->", "getMachineOpcode", "(", ")", ")", ")", "return", "false", ";", "auto", "HasSameOp", "=", "[", "&", "]", "(", "int", "I", ")", "{", "return", "Load1", "->", "getOperand", "(", "I", ")", "==", "Load2", "->", "getOperand", "(", "I", ")", ";", "}", ";", "if", "(", "!", "HasSameOp", "(", "X86", "::", "AddrBaseReg", ")", "||", "!", "HasSameOp", "(", "X86", "::", "AddrScaleAmt", ")", "||", "!", "HasSameOp", "(", "X86", "::", "AddrIndexReg", ")", "||", "!", "HasSameOp", "(", "X86", "::", "AddrSegmentReg", ")", ")", "return", "false", ";", "if", "(", "!", "HasSameOp", "(", "<NUM_LIT>", ")", ")", "return", "false", ";", "auto", "Disp1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Load1", "->", "getOperand", "(", "X86", "::", "AddrDisp", ")", ")", ";", "auto", "Disp2", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Load2", "->", "getOperand", "(", "X86", "::", "AddrDisp", ")", ")", ";", "if", "(", "!", "Disp1", "||", "!", "Disp2", ")", "return", "false", ";", "Offset1", "=", "Disp1", "->", "getSExtValue", "(", ")", ";", "Offset2", "=", "Disp2", "->", "getSExtValue", "(", ")", ";", "return", "true", ";", "}" ]

[ "areLoadsFromSameBasePtr", "-", "This", "is", "used", "by", "the", "pre-regalloc", "scheduler", "to", "determine", "if", "two", "loads", "are", "loading", "from", "the", "same", "base", "address", "." ]

GCC

s390

MD

stmt_completion

MPU

4,120

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>" ]

GCC

mapip

CPP

next_suggestion

Virtual ISA

4,121

[ "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "reg_alloc_order", "[", "regno", "]", "=", "regno", ";" ]

[ "int", "i", ";", "rtx", "insn", ";", "int", "regno", ";" ]

GCC

tilegx

MD

stmt_completion

VLIW

4,122

[ ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

4,123

[ "<STR_LIT>", ",", "<STR_LIT>", "PPC", "<STR_LIT>", ")", ";" ]

[ "RegisterTarget", "<", "Triple", "::", "ppc64", ",", "true", ">", "Y", "(", "getThePPC64Target", "(", ")", ",", "<STR_LIT>", "ppc64", "<STR_LIT>", ",", "<STR_LIT>", "PowerPC 64" ]

GCC

arm

CPP

next_suggestion

CPU

4,124

[ "}" ]

[ "_", "_", "arm_vshlltq_m_n_u16", "(", "uint32x4_t", "_", "_", "inactive", ",", "uint16x8_t", "_", "_", "a", ",", "const", "int", "_", "_", "imm", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "builtin_mve_vshlltq_m_n_uv8hi", "(", "_", "_", "inactive", ",", "_", "_", "a", ",", "_", "_", "imm", ",", "_", "_", "p", ")", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

4,125

[ "P0", "]", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[" ]

LLVM

SystemZ

CPP

stmt_completion

CPU

4,126

[ "Opcode", "==", "PCREL_OFFSET", ";" ]

[ "return", "Opcode", "==", "PCREL_WRAPPER", "||" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

4,127

[ ")", ";" ]

[ "case", "ISD", "::", "EXTRACT_SUBVECTOR", ":", "return", "LowerEXTRACT_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EXTRACT_VECTOR_ELT", ":", "return", "LowerEXTRACT_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BUILD_VECTOR", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VECTOR_SHUFFLE", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SRA", ":", "case", "ISD", "::", "SHL", ":", "case", "ISD", "::", "SRL", ":", "return", "LowerVECTOR_SHIFT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ConstantPool", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "JumpTable", ":", "return", "LowerJumpTable", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EH_RETURN", ":", "return", "LowerEH_RETURN", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "RETURNADDR", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FRAMEADDR", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GlobalTLSAddress", ":", "return", "LowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ATOMIC_FENCE", ":", "return", "LowerATOMIC_FENCE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GlobalAddress", ":", "return", "LowerGLOBALADDRESS", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BlockAddress", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GLOBAL_OFFSET_TABLE", ":", "return", "LowerGLOBAL_OFFSET_TABLE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VASTART", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "LOAD", ":", "return", "LowerLOAD", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "DYNAMIC_STACKALLOC", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG" ]

LLVM

Hexagon

TD

next_suggestion

DSP

4,128

[ "let", "Uses", "=", "[", "USR", "]", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";" ]

GCC

i386

CPP

program_repair

CPU

4,129

[ "<FIXS>", "set_feature", "(", "FEATURE_CMOV", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_MMX", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_SSE", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_SSE2", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_POPCNT", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_AES", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_PCLMUL", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_SSE3", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_SSSE3", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_SSE4_1", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_SSE4_2", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_AVX", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_FMA", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_BMI", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_AVX2", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_BMI2", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_AVX512F", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_AVX512VL", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_AVX512BW", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_AVX512DQ", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_AVX512CD", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_AVX512PF", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_AVX512ER", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_AVX512IFMA", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_AVX512VBMI", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_AVX512VBMI2", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_GFNI", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_VPCLMULQDQ", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_AVX512VNNI", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_AVX512BITALG", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_AVX512VPOPCNTDQ", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_AVX5124VNNIW", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_AVX5124FMAPS", ")", ";", "<FIXE>" ]

[ "unsigned", "int", "ext_level", ";", "unsigned", "int", "features", "=", "<NUM_LIT>", ";", "if", "(", "edx", "&", "bit_CMOV", ")", "<BUGS>", "features", "|=", "(", "<NUM_LIT>", "<<", "FEATURE_CMOV", ")", ";", "<BUGE>", "if", "(", "edx", "&", "bit_MMX", ")", "<BUGS>", "features", "|=", "(", "<NUM_LIT>", "<<", "FEATURE_MMX", ")", ";", "<BUGE>", "if", "(", "edx", "&", "bit_SSE", ")", "<BUGS>", "features", "|=", "(", "<NUM_LIT>", "<<", "FEATURE_SSE", ")", ";", "<BUGE>", "if", "(", "edx", "&", "bit_SSE2", ")", "<BUGS>", "features", "|=", "(", "<NUM_LIT>", "<<", "FEATURE_SSE2", ")", ";", "<BUGE>", "if", "(", "ecx", "&", "bit_POPCNT", ")", "<BUGS>", "features", "|=", "(", "<NUM_LIT>", "<<", "FEATURE_POPCNT", ")", ";", "<BUGE>", "if", "(", "ecx", "&", "bit_AES", ")", "<BUGS>", "features", "|=", "(", "<NUM_LIT>", "<<", "FEATURE_AES", ")", ";", "<BUGE>", "if", "(", "ecx", "&", "bit_PCLMUL", ")", "<BUGS>", "features", "|=", "(", "<NUM_LIT>", "<<", "FEATURE_PCLMUL", ")", ";", "<BUGE>", "if", "(", "ecx", "&", "bit_SSE3", ")", "<BUGS>", "features", "|=", "(", "<NUM_LIT>", "<<", "FEATURE_SSE3", ")", ";", "<BUGE>", "if", "(", "ecx", "&", "bit_SSSE3", ")", "<BUGS>", "features", "|=", "(", "<NUM_LIT>", "<<", "FEATURE_SSSE3", ")", ";", "<BUGE>", "if", "(", "ecx", "&", "bit_SSE4_1", ")", "<BUGS>", "features", "|=", "(", "<NUM_LIT>", "<<", "FEATURE_SSE4_1", ")", ";", "<BUGE>", "if", "(", "ecx", "&", "bit_SSE4_2", ")", "<BUGS>", "features", "|=", "(", "<NUM_LIT>", "<<", "FEATURE_SSE4_2", ")", ";", "<BUGE>", "if", "(", "ecx", "&", "bit_AVX", ")", "<BUGS>", "features", "|=", "(", "<NUM_LIT>", "<<", "FEATURE_AVX", ")", ";", "<BUGE>", "if", "(", "ecx", "&", "bit_FMA", ")", "<BUGS>", "features", "|=", "(", "<NUM_LIT>", "<<", "FEATURE_FMA", ")", ";", "<BUGE>", "if", "(", "max_cpuid_level", ">=", "<NUM_LIT>", ")", "{", "_", "_", "cpuid_count", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "eax", ",", "ebx", ",", "ecx", ",", "edx", ")", ";", "if", "(", "ebx", "&", "bit_BMI", ")", "<BUGS>", "features", "|=", "(", "<NUM_LIT>", "<<", "FEATURE_BMI", ")", ";", "<BUGE>", "if", "(", "ebx", "&", "bit_AVX2", ")", "<BUGS>", "features", "|=", "(", "<NUM_LIT>", "<<", "FEATURE_AVX2", ")", ";", "<BUGE>", "if", "(", "ebx", "&", "bit_BMI2", ")", "<BUGS>", "features", "|=", "(", "<NUM_LIT>", "<<", "FEATURE_BMI2", ")", ";", "<BUGE>", "if", "(", "ebx", "&", "bit_AVX512F", ")", "<BUGS>", "features", "|=", "(", "<NUM_LIT>", "<<", "FEATURE_AVX512F", ")", ";", "<BUGE>", "if", "(", "ebx", "&", "bit_AVX512VL", ")", "<BUGS>", "features", "|=", "(", "<NUM_LIT>", "<<", "FEATURE_AVX512VL", ")", ";", "<BUGE>", "if", "(", "ebx", "&", "bit_AVX512BW", ")", "<BUGS>", "features", "|=", "(", "<NUM_LIT>", "<<", "FEATURE_AVX512BW", ")", ";", "<BUGE>", "if", "(", "ebx", "&", "bit_AVX512DQ", ")", "<BUGS>", "features", "|=", "(", "<NUM_LIT>", "<<", "FEATURE_AVX512DQ", ")", ";", "<BUGE>", "if", "(", "ebx", "&", "bit_AVX512CD", ")", "<BUGS>", "features", "|=", "(", "<NUM_LIT>", "<<", "FEATURE_AVX512CD", ")", ";", "<BUGE>", "if", "(", "ebx", "&", "bit_AVX512PF", ")", "<BUGS>", "features", "|=", "(", "<NUM_LIT>", "<<", "FEATURE_AVX512PF", ")", ";", "<BUGE>", "if", "(", "ebx", "&", "bit_AVX512ER", ")", "<BUGS>", "features", "|=", "(", "<NUM_LIT>", "<<", "FEATURE_AVX512ER", ")", ";", "<BUGE>", "if", "(", "ebx", "&", "bit_AVX512IFMA", ")", "<BUGS>", "features", "|=", "(", "<NUM_LIT>", "<<", "FEATURE_AVX512IFMA", ")", ";", "<BUGE>", "if", "(", "ecx", "&", "bit_AVX512VBMI", ")", "<BUGS>", "features", "|=", "(", "<NUM_LIT>", "<<", "FEATURE_AVX512VBMI", ")", ";", "<BUGE>", "if", "(", "ecx", "&", "bit_AVX512VBMI2", ")", "<BUGS>", "features", "|=", "(", "<NUM_LIT>", "<<", "FEATURE_AVX512VBMI2", ")", ";", "<BUGE>", "if", "(", "ecx", "&", "bit_GFNI", ")", "<BUGS>", "features", "|=", "(", "<NUM_LIT>", "<<", "FEATURE_GFNI", ")", ";", "<BUGE>", "if", "(", "ecx", "&", "bit_VPCLMULQDQ", ")", "<BUGS>", "features", "|=", "(", "<NUM_LIT>", "<<", "FEATURE_VPCLMULQDQ", ")", ";", "<BUGE>", "if", "(", "ecx", "&", "bit_AVX512VNNI", ")", "<BUGS>", "features", "|=", "(", "<NUM_LIT>", "<<", "FEATURE_AVX512VNNI", ")", ";", "<BUGE>", "if", "(", "ecx", "&", "bit_AVX512BITALG", ")", "<BUGS>", "features", "|=", "(", "<NUM_LIT>", "<<", "FEATURE_AVX512BITALG", ")", ";", "<BUGE>", "if", "(", "ecx", "&", "bit_AVX512VPOPCNTDQ", ")", "<BUGS>", "features", "|=", "(", "<NUM_LIT>", "<<", "FEATURE_AVX512VPOPCNTDQ", ")", ";", "<BUGE>", "if", "(", "edx", "&", "bit_AVX5124VNNIW", ")", "<BUGS>", "features", "|=", "(", "<NUM_LIT>", "<<", "FEATURE_AVX5124VNNIW", ")", ";", "<BUGE>", "if", "(", "edx", "&", "bit_AVX5124FMAPS", ")", "<BUGS>", "features", "|=", "(", "<NUM_LIT>", "<<", "FEATURE_AVX5124FMAPS", ")", ";", "<BUGE>", "}" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

4,130

[ "IncludeLoopPHIs", ")", ";" ]

[ "void", "LinearizedRegion", "::", "replaceRegisterInsideRegion", "(", "unsigned", "Register", ",", "unsigned", "NewRegister", ",", "bool", "IncludeLoopPHIs", ",", "MachineRegisterInfo", "*", "MRI", ")", "{", "replaceRegister", "(", "Register", ",", "NewRegister", ",", "MRI", ",", "true", ",", "false", "," ]

LLVM

HSAIL

TD

stmt_completion

Virtual ISA

4,131

[ "[", "IntrNoMem", "]", ">", ";" ]

[ "def", "int_HSAIL_cvt_s64_upi_f32", ":", "GCCBuiltin", "<", "<STR_LIT>", ">", ",", "Intrinsic", "<", "[", "llvm_i64_ty", "]", ",", "[", "llvm_float_ty", "]", "," ]

LLVM

SystemZ

TD

stmt_completion

CPU

4,132

[ "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "XBD2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op" ]

GCC

arm

CPP

stmt_completion

CPU

4,133

[ ";" ]

[ "if", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "INTVAL", "(", "x", ")", "<", "<NUM_LIT>", ")", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "if", "(", "INTVAL", "(", "x", ")", ">=", "-", "<NUM_LIT>", "&&", "INTVAL", "(", "x", ")", "<=", "-", "<NUM_LIT>", ")", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "if", "(", "thumb_shiftable_const", "(", "INTVAL", "(", "x", ")", ")", ")", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "(", "outer", "==", "PLUS", "||", "outer", "==", "COMPARE", ")", "&&", "INTVAL", "(", "x", ")", "<", "<NUM_LIT>", "&&", "INTVAL", "(", "x", ")", ">", "-", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "(", "outer", "==", "IOR", "||", "outer", "==", "XOR", "||", "outer", "==", "AND", ")", "&&", "INTVAL", "(", "x", ")", "<", "<NUM_LIT>", "&&", "INTVAL", "(", "x", ")", ">=", "-", "<NUM_LIT>", ")", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "else", "if", "(", "outer", "==", "AND", ")", "{", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<=", "<NUM_LIT>", ";", "i", "++", ")", "if", "(", "(", "(", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", ")", "<<", "i", ")", "-", "<NUM_LIT>", "==", "INTVAL", "(", "x", ")", "||", "(", "(", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", ")", "<<", "i", ")", "-", "<NUM_LIT>", "==", "~", "INTVAL", "(", "x", ")", ")", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "outer", "==", "ASHIFT", "||", "outer", "==", "ASHIFTRT", "||", "outer", "==", "LSHIFTRT", ")", "return", "<NUM_LIT>", ";", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "case", "CONST", ":", "case", "CONST_DOUBLE", ":", "case", "LABEL_REF", ":", "case", "SYMBOL_REF", ":", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "case", "UDIV", ":", "case", "UMOD", ":", "case", "DIV", ":", "case", "MOD", ":", "return", "<NUM_LIT>", ";", "case", "TRUNCATE", ":", "return", "<NUM_LIT>", ";", "case", "AND", ":", "case", "XOR", ":", "case", "IOR", ":", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "case", "MEM", ":", "return", "(", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", "+", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", "*", "(", "(", "GET_MODE_SIZE", "(", "mode", ")", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_WORD", ")", "+", "(", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "CONSTANT_POOL_ADDRESS_P", "(", "x", ")", ")", "?", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ":", "<NUM_LIT>", ")", ")", ";", "case", "IF_THEN_ELSE", ":", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "PC", "||", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "PC", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>" ]

LLVM

ARM

TD

next_suggestion

CPU

4,134

[ "let", "ParserMethod", "=", "<STR_LIT>", ";" ]

[ "def", "VecListThreeQWordIndexAsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

4,135

[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

GCC

i386

MD

program_repair

CPU

4,136

[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "(", "clobber", "(", "reg", ":", "CC", "FLAGS_REG", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "ashiftrt", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "FLAGS_REG", ")", ")", "]", ")" ]

GCC

visium

CPP

stmt_completion

Virtual ISA

4,137

[ "NULL_RTX", ";" ]

[ "XEXP", "(", "last", ",", "<NUM_LIT>", ")", "=", "REG_NOTES", "(", "insn", ")", ";", "REG_NOTES", "(", "insn", ")", "=", "cfa_restores", ";", "cfa_restores", "=" ]

LLVM

WebAssembly

CPP

stmt_completion

Virtual ISA

4,138

[ "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";" ]

[ "if", "(", "GA", "->", "getGlobal", "(", ")", "->", "getThreadLocalMode", "(", ")", "!=", "GlobalValue", "::", "LocalExecTLSModel", "&&", "!", "Subtarget", "->", "getTargetTriple", "(", ")", ".", "isOSEmscripten", "(", ")", ")", "{", "report_fatal_error", "(", "<STR_LIT>", "only -ftls-model=local-exec is supported for now on ", "<STR_LIT>", "<STR_LIT>", "non-Emscripten OSes: variable ", "<STR_LIT>", "+", "GA", "->", "getGlobal", "(", ")", "->", "getName", "(", ")", ",", "false", ")", ";", "}", "MVT", "PtrVT", "=", "TLI", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ";", "assert", "(", "PtrVT", "==", "MVT", "::", "i32", "&&", "<STR_LIT>", "only wasm32 is supported for now", "<STR_LIT>", ")", ";", "SDValue", "TLSBaseSym", "=", "CurDAG", "->", "getTargetExternalSymbol", "(", "<STR_LIT>", "__tls_base", "<STR_LIT>", ",", "PtrVT", ")", ";", "SDValue", "TLSOffsetSym", "=", "CurDAG", "->", "getTargetGlobalAddress", "(", "GA", "->", "getGlobal", "(", ")", ",", "DL", ",", "PtrVT", ",", "GA", "->", "getOffset", "(", ")", ",", "<NUM_LIT>", ")", ";", "MachineSDNode", "*", "TLSBase", "=", "CurDAG", "->", "getMachineNode", "(", "WebAssembly", "::", "GLOBAL_GET_I32", ",", "DL", ",", "MVT", "::", "i32", ",", "TLSBaseSym", ")", ";", "MachineSDNode", "*", "TLSOffset", "=", "CurDAG", "->", "getMachineNode", "(", "WebAssembly", "::", "CONST_I32", ",", "DL", ",", "MVT", "::", "i32", ",", "TLSOffsetSym", ")", ";", "MachineSDNode", "*", "TLSAddress", "=", "CurDAG", "->", "getMachineNode", "(", "WebAssembly", "::", "ADD_I32", ",", "DL", ",", "MVT", "::", "i32", ",", "SDValue", "(", "TLSBase", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "TLSOffset", ",", "<NUM_LIT>", ")", ")", ";", "ReplaceNode", "(", "Node", ",", "TLSAddress", ")", ";", "return", ";", "}", "case", "ISD", "::", "INTRINSIC_WO_CHAIN", ":", "{", "unsigned", "IntNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "switch", "(", "IntNo", ")", "{", "case", "Intrinsic", "::", "wasm_tls_size", ":", "{", "MVT", "PtrVT", "=", "TLI", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ";", "assert", "(", "PtrVT", "==", "MVT", "::", "i32", "&&", "<STR_LIT>", "only wasm32 is supported for now", "<STR_LIT>", ")", ";", "MachineSDNode", "*", "TLSSize", "=", "CurDAG", "->", "getMachineNode", "(", "WebAssembly", "::", "GLOBAL_GET_I32", ",", "DL", ",", "PtrVT", ",", "CurDAG", "->", "getTargetExternalSymbol", "(", "<STR_LIT>", "__tls_size", "<STR_LIT>", ",", "MVT", "::", "i32", ")", ")", ";", "ReplaceNode", "(", "Node", ",", "TLSSize", ")", ";", "return", ";", "}", "case", "Intrinsic", "::", "wasm_tls_align", ":", "{", "MVT", "PtrVT", "=", "TLI", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ";", "assert", "(", "PtrVT", "==", "MVT", "::", "i32", "&&", "<STR_LIT>", "only wasm32 is supported for now", "<STR_LIT>", ")", ";", "MachineSDNode", "*", "TLSAlign", "=", "CurDAG", "->", "getMachineNode", "(", "WebAssembly", "::", "GLOBAL_GET_I32", ",", "DL", ",", "PtrVT", ",", "CurDAG", "->", "getTargetExternalSymbol", "(", "<STR_LIT>", "__tls_align", "<STR_LIT>", ",", "MVT", "::", "i32", ")", ")", ";", "ReplaceNode", "(", "Node", ",", "TLSAlign", ")", ";", "return", ";", "}", "}", "break", ";", "}", "case", "ISD", "::", "INTRINSIC_W_CHAIN", ":", "{", "unsigned", "IntNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "Node", "->" ]

LLVM

AArch64

CPP

next_suggestion

CPU

4,139

[ "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";" ]

[ "static", "SDValue", "tryCombineToEXTR", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ")", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "OR", "&&", "<STR_LIT>", "Unexpected root", "<STR_LIT>", ")", ";", "if", "(", "VT", "!=", "MVT", "::", "i32", "&&", "VT", "!=", "MVT", "::", "i64", ")", "return", "SDValue", "(", ")", ";", "SDValue", "LHS", ";", "uint32_t", "ShiftLHS", "=", "<NUM_LIT>", ";", "bool", "LHSFromHi", "=", "false", ";", "if", "(", "!", "findEXTRHalf", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "LHS", ",", "ShiftLHS", ",", "LHSFromHi", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "RHS", ";", "uint32_t", "ShiftRHS", "=", "<NUM_LIT>", ";", "bool", "RHSFromHi", "=", "false", ";", "if", "(", "!", "findEXTRHalf", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "RHS", ",", "ShiftRHS", ",", "RHSFromHi", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "LHSFromHi", "==", "RHSFromHi", ")", "return", "SDValue", "(", ")", ";", "if", "(", "ShiftLHS", "+", "ShiftRHS", "!=", "VT", ".", "getSizeInBits", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "LHSFromHi", ")", "{" ]

GCC

lm32

MD

stmt_completion

MPU

4,140

[ ")", ")", ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "ior", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_code", "<STR_LIT>" ]

LLVM

WebAssembly

CPP

stmt_completion

Virtual ISA

4,141

[ "==", "MBB", ")", "return", "true", ";" ]

[ "static", "bool", "ExplicitlyBranchesTo", "(", "MachineBasicBlock", "*", "Pred", ",", "MachineBasicBlock", "*", "MBB", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "Pred", "->", "terminators", "(", ")", ")", "for", "(", "MachineOperand", "&", "MO", ":", "MI", ".", "explicit_operands", "(", ")", ")", "if", "(", "MO", ".", "isMBB", "(", ")", "&&", "MO", ".", "getMBB", "(", ")" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

4,142

[ "}" ]

[ "if", "(", "Op", ".", "getValueType", "(", ")", "==", "MVT", "::", "v2i64", ")", "{", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "MVT", "::", "v2i64", ")", "{", "if", "(", "CC", "!=", "ISD", "::", "SETEQ", "&&", "CC", "!=", "ISD", "::", "SETNE", ")", "return", "SDValue", "(", ")", ";", "SDValue", "SetCC32", "=", "DAG", ".", "getSetCC", "(", "dl", ",", "MVT", "::", "v4i32", ",", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "MVT", "::", "v4i32", ",", "LHS", ")", ",", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "MVT", "::", "v4i32", ",", "RHS", ")", ",", "CC", ")", ";", "int", "ShuffV", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "SDValue", "Shuff", "=", "DAG", ".", "getVectorShuffle", "(", "MVT", "::", "v4i32", ",", "dl", ",", "SetCC32", ",", "SetCC32", ",", "ShuffV", ")", ";", "return", "DAG", ".", "getBitcast", "(", "MVT", "::", "v2i64", ",", "DAG", ".", "getNode", "(", "CC", "==", "ISD", "::", "SETEQ", "?", "ISD", "::", "AND", ":", "ISD", "::", "OR", ",", "dl", ",", "MVT", "::", "v4i32", ",", "Shuff", ",", "SetCC32", ")", ")", ";" ]

GCC

visium

MD

program_repair

Virtual ISA

4,143

[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "(", "truncate", ":", "QI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "truncate", ":", "QI", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "R_FLAGS", ")", ")", "]", ")", "]", "<STR_LIT>" ]

LLVM

Hexagon

TD

stmt_completion

DSP

4,144

[ ";" ]

[ "def", "tc_f8e23f0b", ":", "InstrItinClass" ]

LLVM

AArch64

CPP

next_suggestion

CPU

4,145

[ "return", "SDValue", "(", ")", ";" ]

[ "IsRightShift", "=", "true", ";", "break", ";", "case", "Intrinsic", "::", "aarch64_neon_urshl", ":", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "IsRightShift", "=", "true", ";", "break", ";", "case", "Intrinsic", "::", "aarch64_neon_sqshlu", ":", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "IsRightShift", "=", "false", ";", "break", ";", "}", "if", "(", "IsRightShift", "&&", "ShiftAmount", "<=", "-", "<NUM_LIT>", "&&", "ShiftAmount", ">=", "-", "(", "int", ")", "ElemBits", ")", "return", "DAG", ".", "getNode", "(", "Opcode", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "-", "ShiftAmount", ",", "MVT", "::", "i32", ")", ")", ";", "else", "if", "(", "!", "IsRightShift", "&&", "ShiftAmount", ">=", "<NUM_LIT>", "&&", "ShiftAmount", "<=", "ElemBits", ")", "return", "DAG", ".", "getNode", "(", "Opcode", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "ShiftAmount", ",", "MVT", "::", "i32", ")", ")", ";" ]

LLVM

AArch64

TD

program_repair

CPU

4,146

[ "<FIXS>", "def", ":", "WriteRes", "WriteFDiv", ",", "[", "TSV110UnitFSU1", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", "]", ";", "}", "<FIXE>", "<FIXS>", "<FIXE>" ]

[ "def", ":", "WriteRes", "WriteFMul", ",", "[", "TSV110UnitF", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "}", "<BUGS>", "def", ":", "WriteRes", "WriteFDiv", ",", "[", "TSV110UnitFSU1", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "}", "<BUGE>", "def", ":", "WriteRes", "WriteVd", ",", "[", "TSV110UnitF", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "}", "def", ":", "WriteRes", "WriteVq", ",", "[", "TSV110UnitF", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "}", "<BUGS>", "def", ":", "WriteRes", "WriteVLD", ",", "[", "TSV110UnitFLdSt", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "}", "<BUGE>", "def", ":", "WriteRes", "WriteVST", ",", "[", "TSV110UnitF", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "}" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

4,147

[ "MachineInstr", "::", "MIFlag", "::", "FmNsz", ")", ";" ]

[ "const", "TargetOptions", "&", "Options", "=", "MI", ".", "getMF", "(", ")", "->", "getTarget", "(", ")", ".", "Options", ";", "return", "Options", ".", "NoSignedZerosFPMath", "||", "MI", ".", "getFlag", "(" ]

GCC

m68k

CPP

program_repair

MPU

4,148

[ "<FIXS>", "fprintf", "(", "stream", ",", "<STR_LIT>", "\\tadd.w $%d,sp\\n", "<STR_LIT>", ",", "-", "(", "fsize", "+", "<NUM_LIT>", ")", ")", ";", "<FIXE>", "<FIXS>", "fprintf", "(", "stream", ",", "<STR_LIT>", "\\tadd.l $%d,sp\\n", "<STR_LIT>", ",", "-", "(", "fsize", "+", "<NUM_LIT>", ")", ")", ";", "<FIXE>", "<FIXS>", "if", "(", "m68k_save_reg", "(", "regno", ")", ")", "<FIXE>" ]

[ "{", "if", "(", "fsize", "+", "<NUM_LIT>", "<NUM_LIT>", ")", "<BUGS>", "fprintf", "(", "stream", ",", "<STR_LIT>", "\\tadd.w #%d,sp\\n", "<STR_LIT>", ",", "-", "(", "fsize", "+", "<NUM_LIT>", ")", ")", ";", "<BUGE>", "else", "<BUGS>", "fprintf", "(", "stream", ",", "<STR_LIT>", "\\tadd.l #%d,sp\\n", "<STR_LIT>", ",", "-", "(", "fsize", "+", "<NUM_LIT>", ")", ")", ";", "<BUGE>", "}", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<NUM_LIT>", ";", "regno", "++", ")", "<BUGS>", "if", "(", "regs_ever_live", "[", "regno", "]", "&&", "!", "call_used_regs", "[", "regno", "]", ")", "<BUGE>", "mask", "|=", "<NUM_LIT>", "<<", "(", "regno", "-", "<NUM_LIT>", ")", ";", "if", "(", "(", "mask", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")" ]

GCC

s390

CPP

next_suggestion

MPU

4,149

[ "if", "(", "m2", "==", "CCZmode", ")", "return", "m1", ";" ]

[ "case", "E_CCZmode", ":", "if", "(", "m2", "==", "CCUmode", "||", "m2", "==", "CCTmode", "||", "m2", "==", "CCZ1mode", "||", "m2", "==", "CCSmode", "||", "m2", "==", "CCSRmode", "||", "m2", "==", "CCURmode", ")", "return", "m2", ";", "return", "VOIDmode", ";", "case", "E_CCSmode", ":", "case", "E_CCUmode", ":", "case", "E_CCTmode", ":", "case", "E_CCSRmode", ":", "case", "E_CCURmode", ":", "case", "E_CCZ1mode", ":" ]

GCC

sparc

MD

stmt_completion

CPU

4,150

[ "<STR_LIT>", ")" ]

[ "(", "define_automaton" ]

GCC

pa

CPP

code_generation

CPU

4,151

[ "const", "char", "*", "pa_output_call", "(", "rtx_insn", "*", "insn", ",", "rtx", "call_dest", ",", "int", "sibcall", ")", "{", "int", "seq_length", "=", "dbr_sequence_length", "(", ")", ";", "tree", "call_decl", "=", "SYMBOL_REF_DECL", "(", "call_dest", ")", ";", "int", "local_call", "=", "call_decl", "&&", "targetm", ".", "binds_local_p", "(", "call_decl", ")", ";", "rtx", "xoperands", "[", "<NUM_LIT>", "]", ";", "xoperands", "[", "<NUM_LIT>", "]", "=", "call_dest", ";", "if", "(", "!", "TARGET_LONG_CALLS", "&&", "pa_attr_length_call", "(", "insn", ",", "sibcall", ")", "==", "<NUM_LIT>", ")", "{", "xoperands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "word_mode", ",", "sibcall", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "{bl|b,l} %0,%1", "<STR_LIT>", ",", "xoperands", ")", ";", "}", "else", "{", "if", "(", "TARGET_64BIT", "&&", "!", "local_call", ")", "{", "xoperands", "[", "<NUM_LIT>", "]", "=", "pa_get_deferred_plabel", "(", "call_dest", ")", ";", "xoperands", "[", "<NUM_LIT>", "]", "=", "gen_label_rtx", "(", ")", ";", "if", "(", "seq_length", "!=", "<NUM_LIT>", ")", "{", "final_scan_insn", "(", "NEXT_INSN", "(", "insn", ")", ",", "asm_out_file", ",", "optimize", ",", "<NUM_LIT>", ",", "NULL", ")", ";", "SET_INSN_DELETED", "(", "NEXT_INSN", "(", "insn", ")", ")", ";", "}", "output_asm_insn", "(", "<STR_LIT>", "addil LT'%0,%%r27", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "ldd RT'%0(%%r1),%%r1", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "ldd 0(%%r1),%%r1", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "ldd 16(%%r1),%%r2", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "bve,l (%%r2),%%r2", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "ldd 24(%%r1),%%r27", "<STR_LIT>", ",", "xoperands", ")", ";", "seq_length", "=", "<NUM_LIT>", ";", "}", "else", "{", "int", "indirect_call", "=", "<NUM_LIT>", ";", "if", "(", "!", "(", "(", "TARGET_LONG_ABS_CALL", "||", "local_call", ")", "&&", "!", "flag_pic", ")", "&&", "!", "TARGET_LONG_PIC_SDIFF_CALL", "&&", "!", "(", "TARGET_GAS", "&&", "!", "TARGET_SOM", "&&", "local_call", ")", "&&", "!", "TARGET_64BIT", ")", "indirect_call", "=", "<NUM_LIT>", ";", "if", "(", "seq_length", "!=", "<NUM_LIT>", "&&", "!", "sibcall", "&&", "(", "!", "TARGET_PA_20", "||", "indirect_call", "||", "(", "(", "TARGET_LONG_ABS_CALL", "||", "local_call", ")", "&&", "!", "flag_pic", ")", ")", ")", "{", "final_scan_insn", "(", "NEXT_INSN", "(", "insn", ")", ",", "asm_out_file", ",", "optimize", ",", "<NUM_LIT>", ",", "NULL", ")", ";", "SET_INSN_DELETED", "(", "NEXT_INSN", "(", "insn", ")", ")", ";", "seq_length", "=", "<NUM_LIT>", ";", "}", "if", "(", "(", "TARGET_LONG_ABS_CALL", "||", "local_call", ")", "&&", "!", "flag_pic", ")", "{", "output_asm_insn", "(", "<STR_LIT>", "ldil L'%0,%%r1", "<STR_LIT>", ",", "xoperands", ")", ";", "if", "(", "sibcall", ")", "output_asm_insn", "(", "<STR_LIT>", "be R'%0(%%sr4,%%r1)", "<STR_LIT>", ",", "xoperands", ")", ";", "else", "{", "if", "(", "TARGET_PA_20", ")", "output_asm_insn", "(", "<STR_LIT>", "be,l R'%0(%%sr4,%%r1),%%sr0,%%r31", "<STR_LIT>", ",", "xoperands", ")", ";", "else", "output_asm_insn", "(", "<STR_LIT>", "ble R'%0(%%sr4,%%r1)", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "copy %%r31,%%r2", "<STR_LIT>", ",", "xoperands", ")", ";", "seq_length", "=", "<NUM_LIT>", ";", "}", "}", "else", "{", "if", "(", "TARGET_LONG_PIC_SDIFF_CALL", "||", "(", "TARGET_GAS", "&&", "!", "TARGET_SOM", "&&", "local_call", ")", ")", "{", "xoperands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "xoperands", "[", "<NUM_LIT>", "]", "=", "xoperands", "[", "<NUM_LIT>", "]", ";", "pa_output_pic_pcrel_sequence", "(", "xoperands", ")", ";", "}", "else", "{", "xoperands", "[", "<NUM_LIT>", "]", "=", "pa_get_deferred_plabel", "(", "call_dest", ")", ";", "xoperands", "[", "<NUM_LIT>", "]", "=", "gen_label_rtx", "(", ")", ";", "if", "(", "TARGET_SOM", ")", "copy_fp_args", "(", "insn", ")", ";", "if", "(", "flag_pic", ")", "{", "output_asm_insn", "(", "<STR_LIT>", "addil LT'%0,%%r19", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "ldw RT'%0(%%r1),%%r1", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "ldw 0(%%r1),%%r22", "<STR_LIT>", ",", "xoperands", ")", ";", "}", "else", "{", "output_asm_insn", "(", "<STR_LIT>", "addil LR'%0-$global$,%%r27", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "ldw RR'%0-$global$(%%r1),%%r22", "<STR_LIT>", ",", "xoperands", ")", ";", "}", "output_asm_insn", "(", "<STR_LIT>", "bb,>=,n %%r22,30,.+16", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "depi 0,31,2,%%r22", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "ldw 0(%%r22),%%r1", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "ldw 4(%%r22),%%r19", "<STR_LIT>", ",", "xoperands", ")", ";", "if", "(", "!", "sibcall", "&&", "!", "TARGET_PA_20", ")", "{", "output_asm_insn", "(", "<STR_LIT>", "{bl|b,l} .+8,%%r2", "<STR_LIT>", ",", "xoperands", ")", ";", "if", "(", "TARGET_NO_SPACE_REGS", "||", "(", "local_call", "&&", "!", "flag_pic", ")", ")", "output_asm_insn", "(", "<STR_LIT>", "addi 8,%%r2,%%r2", "<STR_LIT>", ",", "xoperands", ")", ";", "else", "output_asm_insn", "(", "<STR_LIT>", "addi 16,%%r2,%%r2", "<STR_LIT>", ",", "xoperands", ")", ";", "}", "}", "if", "(", "TARGET_PA_20", ")", "{", "if", "(", "sibcall", ")", "output_asm_insn", "(", "<STR_LIT>", "bve (%%r1)", "<STR_LIT>", ",", "xoperands", ")", ";", "else", "{", "if", "(", "indirect_call", ")", "{", "output_asm_insn", "(", "<STR_LIT>", "bve,l (%%r1),%%r2", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "stw %%r2,-24(%%sp)", "<STR_LIT>", ",", "xoperands", ")", ";", "seq_length", "=", "<NUM_LIT>", ";", "}", "else", "output_asm_insn", "(", "<STR_LIT>", "bve,l (%%r1),%%r2", "<STR_LIT>", ",", "xoperands", ")", ";", "}", "}", "else", "{", "if", "(", "!", "TARGET_NO_SPACE_REGS", "&&", "(", "!", "local_call", "||", "flag_pic", ")", ")", "output_asm_insn", "(", "<STR_LIT>", "ldsid (%%r1),%%r31\\n\\tmtsp %%r31,%%sr0", "<STR_LIT>", ",", "xoperands", ")", ";", "if", "(", "sibcall", ")", "{", "if", "(", "TARGET_NO_SPACE_REGS", "||", "(", "local_call", "&&", "!", "flag_pic", ")", ")", "output_asm_insn", "(", "<STR_LIT>", "be 0(%%sr4,%%r1)", "<STR_LIT>", ",", "xoperands", ")", ";", "else", "output_asm_insn", "(", "<STR_LIT>", "be 0(%%sr0,%%r1)", "<STR_LIT>", ",", "xoperands", ")", ";", "}", "else", "{", "if", "(", "TARGET_NO_SPACE_REGS", "||", "(", "local_call", "&&", "!", "flag_pic", ")", ")", "output_asm_insn", "(", "<STR_LIT>", "ble 0(%%sr4,%%r1)", "<STR_LIT>", ",", "xoperands", ")", ";", "else", "output_asm_insn", "(", "<STR_LIT>", "ble 0(%%sr0,%%r1)", "<STR_LIT>", ",", "xoperands", ")", ";", "if", "(", "indirect_call", ")", "output_asm_insn", "(", "<STR_LIT>", "stw %%r31,-24(%%sp)", "<STR_LIT>", ",", "xoperands", ")", ";", "else", "output_asm_insn", "(", "<STR_LIT>", "copy %%r31,%%r2", "<STR_LIT>", ",", "xoperands", ")", ";", "seq_length", "=", "<NUM_LIT>", ";", "}", "}", "}", "}", "}", "if", "(", "seq_length", "==", "<NUM_LIT>", ")", "output_asm_insn", "(", "<STR_LIT>", "nop", "<STR_LIT>", ",", "xoperands", ")", ";", "return", "<STR_LIT>", "<STR_LIT>", ";", "}" ]

[ "INSN", "is", "a", "function", "call", ".", "CALL_DEST", "is", "the", "routine", "we", "are", "calling", "." ]

GCC

rs6000

MD

stmt_completion

CPU

4,152

[ ")", ")" ]

[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "{", "if", "(", "SUBREG_P", "(", "op" ]

GCC

rs6000

CPP

stmt_completion

CPU

4,153

[ "a1", ",", "vector", "unsigned", "int", "a2", ")", "{" ]

[ "inline", "vector", "unsigned", "int", "vec_vmrglw", "(", "vector", "unsigned", "int" ]

LLVM

AArch64

TD

next_suggestion

CPU

4,154

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "size", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opcode", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

4,155

[ ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]

[ "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Invalid code", "<STR_LIT>", ")", ";", "case", "ISD", "::", "ADDC", ":", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "ISD", "::", "ADDE", ":", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "ExtraOp", "=", "true", ";", "break", ";", "case", "ISD", "::", "SUBC", ":", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "ISD", "::", "SUBE", ":", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "ExtraOp", "=", "true", ";", "break", ";", "}", "if", "(", "!", "ExtraOp", ")", "return", "DAG", ".", "getNode", "(", "Opc", ",", "Op", "->", "getDebugLoc", "(", ")", ",", "VTs", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "Op", "->", "getDebugLoc", "(", ")", ",", "VTs", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op" ]

LLVM

TPC

CPP

stmt_completion

Virtual ISA

4,156

[ "GlobalValue", "::", "ExternalLinkage", ",", "ConstantArray", "::", "get", "(", "ATy", ",", "Init", ")", ",", "Name", ")", ";" ]

[ "ArrayType", "*", "ATy", "=", "ArrayType", "::", "get", "(", "Int8Ty", ",", "Init", ".", "size", "(", ")", ")", ";", "llvm", "::", "GlobalVariable", "*", "GV0", "=", "new", "llvm", "::", "GlobalVariable", "(", "*", "p_func", "->", "getParent", "(", ")", ",", "ATy", ",", "true", "," ]

LLVM

R600

CPP

stmt_completion

GPU

4,157

[ "SDValue", "Val", ",", "uint32_t", "Offset", ",", "uint32_t", "Width", ")", "{" ]

[ "SDNode", "*", "AMDGPUDAGToDAGISel", "::", "getS_BFE", "(", "unsigned", "Opcode", ",", "SDLoc", "DL", "," ]

LLVM

X86

CPP

stmt_completion

CPU

4,158

[ ";" ]

[ "initSubtargetFeatures", "(", "CPU", ",", "TuneCPU", ",", "FS", ")", ";", "return", "*", "this" ]

LLVM

Cpu0

CPP

next_suggestion

CPU

4,159

[ "}" ]

[ "SDLoc", "DL", "=", "SDLoc", "(", "Op", ")", ";", "SDValue", "FI", "=", "DAG", ".", "getFrameIndex", "(", "FuncInfo", "->", "getVarArgsFrameIndex", "(", ")", ",", "getPointerTy", "(", "MF", ".", "getDataLayout", "(", ")", ")", ")", ";", "const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "return", "DAG", ".", "getStore", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DL", ",", "FI", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "MachinePointerInfo", "(", "SV", ")", ")", ";" ]

LLVM

AVR

CPP

code_generation

MPU

4,160

[ "void", "AVRTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "Base", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "ProgmemDataSection", "=", "Ctx", ".", "getELFSection", "(", "<STR_LIT>", ".progmem.data", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_ALLOC", ")", ";", "Progmem1DataSection", "=", "Ctx", ".", "getELFSection", "(", "<STR_LIT>", ".progmem1.data", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_ALLOC", ")", ";", "Progmem2DataSection", "=", "Ctx", ".", "getELFSection", "(", "<STR_LIT>", ".progmem2.data", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_ALLOC", ")", ";", "Progmem3DataSection", "=", "Ctx", ".", "getELFSection", "(", "<STR_LIT>", ".progmem3.data", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_ALLOC", ")", ";", "Progmem4DataSection", "=", "Ctx", ".", "getELFSection", "(", "<STR_LIT>", ".progmem4.data", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_ALLOC", ")", ";", "Progmem5DataSection", "=", "Ctx", ".", "getELFSection", "(", "<STR_LIT>", ".progmem5.data", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_ALLOC", ")", ";", "}" ]

[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]

GCC

cr16

CPP

next_suggestion

MPU

4,161

[ "{" ]

[ "hi0_op", "[", "<NUM_LIT>", "]", "=", "simplify_gen_subreg", "(", "HImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "DImode", ",", "<NUM_LIT>", ")", ";", "hi1_op", "[", "<NUM_LIT>", "]", "=", "simplify_gen_subreg", "(", "HImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "DImode", ",", "<NUM_LIT>", ")", ";", "switch", "(", "code", ")", "{", "case", "PLUS", ":", "{", "output_asm_insn", "(", "<STR_LIT>", "addd\\t%1, %0", "<STR_LIT>", ",", "lo_op", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "addcw\\t%1, %0", "<STR_LIT>", ",", "hi0_op", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "addcw\\t%1, %0", "<STR_LIT>", ",", "hi1_op", ")", ";", "break", ";", "}", "case", "MINUS", ":" ]

LLVM

AArch64

TD

next_suggestion

CPU

4,162

[ "let", "ParserMatchClass", "=", "Imm1_8Operand", ";" ]

[ "return", "(", "(", "(", "uint32_t", ")", "Imm", ")", ">", "<NUM_LIT>", ")", "&", "&", "(", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ")", ";", "}", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

4,163

[ "return", "DAG", ".", "getNode", "(", "ISD", "::", "CONCAT_VECTORS", ",", "dl", ",", "VT", ",", "OpLo", ",", "OpHi", ")", ";" ]

[ "assert", "(", "(", "InVT", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "i8", "||", "InVT", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "i16", "||", "InVT", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "i32", ")", "&&", "<STR_LIT>", "Unexpected element type", "<STR_LIT>", ")", ";", "if", "(", "InVT", "==", "MVT", "::", "v8i8", ")", "{", "if", "(", "!", "ExperimentalVectorWideningLegalization", "||", "VT", "!=", "MVT", "::", "v8i64", ")", "return", "SDValue", "(", ")", ";", "In", "=", "DAG", ".", "getNode", "(", "ISD", "::", "CONCAT_VECTORS", ",", "SDLoc", "(", "Op", ")", ",", "MVT", "::", "v16i8", ",", "In", ",", "DAG", ".", "getUNDEF", "(", "MVT", "::", "v8i8", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND_VECTOR_INREG", ",", "dl", ",", "VT", ",", "In", ")", ";", "}", "if", "(", "Subtarget", ".", "hasInt256", "(", ")", ")", "return", "Op", ";", "MVT", "HalfVT", "=", "MVT", "::", "getVectorVT", "(", "VT", ".", "getVectorElementType", "(", ")", ",", "VT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ")", ";", "SDValue", "OpLo", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND_VECTOR_INREG", ",", "dl", ",", "HalfVT", ",", "In", ")", ";", "if", "(", "auto", "*", "Shuf", "=", "dyn_cast", "<", "ShuffleVectorSDNode", ">", "(", "In", ")", ")", "if", "(", "hasIdenticalHalvesShuffleMask", "(", "Shuf", "->", "getMask", "(", ")", ")", ")", "return", "DAG", ".", "getNode", "(", "ISD", "::", "CONCAT_VECTORS", ",", "dl", ",", "VT", ",", "OpLo", ",", "OpLo", ")", ";", "SDValue", "ZeroVec", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "InVT", ")", ";", "SDValue", "Undef", "=", "DAG", ".", "getUNDEF", "(", "InVT", ")", ";", "bool", "NeedZero", "=", "Op", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ZERO_EXTEND", ";", "SDValue", "OpHi", "=", "getUnpackh", "(", "DAG", ",", "dl", ",", "InVT", ",", "In", ",", "NeedZero", "?", "ZeroVec", ":", "Undef", ")", ";", "OpHi", "=", "DAG", ".", "getBitcast", "(", "HalfVT", ",", "OpHi", ")", ";" ]

LLVM

PowerPC

CPP

program_repair

CPU

4,164

[ "<FIXS>", ".", "addReg", "(", "PPC", "::", "R1", ")", ";", "<FIXE>" ]

[ "if", "(", "isVarArg", ")", "{", "BuildMI", "(", "BB", ",", "PPC", "::", "STFS", ",", "<NUM_LIT>", ")", ".", "addReg", "(", "ArgReg", ")", ".", "addSImm", "(", "ArgOffset", ")", "<BUGS>", ".", "addReg", "(", "PPC", "::", "R1", ")", ";", "<BUGE>", "if", "(", "GPR_remaining", ">", "<NUM_LIT>", ")", "{", "BuildMI", "(", "BB", ",", "PPC", "::", "LWZ", ",", "<NUM_LIT>", ",", "GPR", "[", "GPR_idx", "]", ")", ".", "addSImm", "(", "ArgOffset", ")", ".", "addReg", "(", "ArgReg", ")", ";" ]

GCC

arm

CPP

program_repair

CPU

4,165

[ "<FIXS>", "arm_output_fldmx", "(", "f", ",", "IP_REGNUM", ",", "(", "start_reg", "-", "FIRST_VFP_REGNUM", ")", "/", "<NUM_LIT>", ",", "(", "reg", "-", "start_reg", ")", "/", "<NUM_LIT>", ")", ";", "<FIXE>", "<FIXS>", "arm_output_fldmx", "(", "f", ",", "IP_REGNUM", ",", "(", "start_reg", "-", "FIRST_VFP_REGNUM", ")", "/", "<NUM_LIT>", ",", "(", "reg", "-", "start_reg", ")", "/", "<NUM_LIT>", ")", ";", "<FIXE>" ]

[ "&&", "(", "!", "regs_ever_live", "[", "reg", "+", "<NUM_LIT>", "]", "||", "call_used_regs", "[", "reg", "+", "<NUM_LIT>", "]", ")", ")", "{", "if", "(", "start_reg", "!=", "reg", ")", "<BUGS>", "{", "vfp_print_multi", "(", "f", ",", "<STR_LIT>", "fldmfdx\\t%r!", "<STR_LIT>", ",", "IP_REGNUM", ",", "<STR_LIT>", "d%d", "<STR_LIT>", ",", "(", "start_reg", "-", "FIRST_VFP_REGNUM", ")", "/", "<NUM_LIT>", ",", "(", "reg", "-", "start_reg", ")", "/", "<NUM_LIT>", ")", ";", "}", "<BUGE>", "start_reg", "=", "reg", "+", "<NUM_LIT>", ";", "}", "}", "if", "(", "start_reg", "!=", "reg", ")", "<BUGS>", "{", "vfp_print_multi", "(", "f", ",", "<STR_LIT>", "fldmfdx\\t%r!", "<STR_LIT>", ",", "IP_REGNUM", ",", "<STR_LIT>", "d%d", "<STR_LIT>", ",", "(", "start_reg", "-", "FIRST_VFP_REGNUM", ")", "/", "<NUM_LIT>", ",", "(", "reg", "-", "start_reg", ")", "/", "<NUM_LIT>", ")", ";", "}", "<BUGE>", "}", "if", "(", "TARGET_IWMMXT", ")" ]

LLVM

X86

CPP

stmt_completion

CPU

4,166

[ "Row", ",", "Col", ",", "Ptr", ",", "Stride", "}", ";" ]

[ "IntrinsicInst", "*", "II", "=", "nullptr", ";", "if", "(", "IsPHI", ")", "{", "Value", "*", "PhiOp", "=", "cast", "<", "PHINode", ">", "(", "V", ")", "->", "getIncomingValue", "(", "<NUM_LIT>", ")", ";", "II", "=", "cast", "<", "IntrinsicInst", ">", "(", "PhiOp", ")", ";", "}", "else", "{", "II", "=", "cast", "<", "IntrinsicInst", ">", "(", "V", ")", ";", "}", "Value", "*", "Row", "=", "II", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "Col", "=", "II", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Instruction", "*", "UserI", "=", "cast", "<", "Instruction", ">", "(", "U", ".", "getUser", "(", ")", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "UserI", ")", ";", "Value", "*", "Stride", "=", "Builder", ".", "getInt64", "(", "<NUM_LIT>", ")", ";", "std", "::", "array", "<", "Value", "*", ",", "<NUM_LIT>", ">", "Args", "=", "{" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

4,167

[ "}" ]

[ "assert", "(", "&", "MF", ".", "front", "(", ")", "==", "&", "MBB", "&&", "<STR_LIT>", "Shrink-wrapping not yet supported", "<STR_LIT>", ")", ";", "MachineFrameInfo", "*", "MFFrame", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "auto", "*", "ZII", "=", "static_cast", "<", "const", "SystemZInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "SystemZMachineFunctionInfo", "*", "ZFI", "=", "MF", ".", "getInfo", "<", "SystemZMachineFunctionInfo", ">", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "MachineModuleInfo", "&", "MMI", "=", "MF", ".", "getMMI", "(", ")", ";", "const", "MCRegisterInfo", "*", "MRI", "=", "MMI", ".", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFFrame", "->", "getCalleeSavedInfo", "(", ")", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "DebugLoc", "DL", "=", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "int64_t", "SPOffsetFromCFA", "=", "-", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "ZFI", "->", "getLowSavedGPR", "(", ")", ")", "{", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "++", "MBBI", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", "Couldn't skip over GPR saves", "<STR_LIT>", ")", ";", "for", "(", "auto", "&", "Save", ":", "CSI", ")", "{", "unsigned", "Reg", "=", "Save", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "int64_t", "Offset", "=", "SPOffsetFromCFA", "+", "RegSpillOffsets", "[", "Reg", "]", ";", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "MRI", "->", "getDwarfRegNum", "(", "Reg", ",", "true", ")", ",", "Offset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "ZII", "->", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "}" ]

LLVM

SystemZ

TD

stmt_completion

CPU

4,168

[ "<STR_LIT>", ";" ]

[ "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=" ]

GCC

i386

CPP

stmt_completion

CPU

4,169

[ "pat", ")", ";" ]

[ "case", "V4SImode", ":", "case", "V2DImode", ":", "case", "V1TImode", ":", "case", "TImode", ":", "{", "machine_mode", "srcmode", ",", "dstmode", ";", "rtx", "d", ",", "pat", ";", "dstmode", "=", "mode_for_size", "(", "size", ",", "MODE_INT", ",", "<NUM_LIT>", ")", ";", "switch", "(", "dstmode", ")", "{", "case", "QImode", ":", "if", "(", "!", "TARGET_SSE4_1", ")", "return", "false", ";", "srcmode", "=", "V16QImode", ";", "break", ";", "case", "HImode", ":", "if", "(", "!", "TARGET_SSE2", ")", "return", "false", ";", "srcmode", "=", "V8HImode", ";", "break", ";", "case", "SImode", ":", "if", "(", "!", "TARGET_SSE4_1", ")", "return", "false", ";", "srcmode", "=", "V4SImode", ";", "break", ";", "case", "DImode", ":", "gcc_assert", "(", "TARGET_64BIT", ")", ";", "if", "(", "!", "TARGET_SSE4_1", ")", "return", "false", ";", "srcmode", "=", "V2DImode", ";", "break", ";", "default", ":", "return", "false", ";", "}", "if", "(", "pos", "&", "(", "size", "-", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "GET_MODE", "(", "dst", ")", "==", "dstmode", ")", "d", "=", "dst", ";", "else", "d", "=", "gen_reg_rtx", "(", "dstmode", ")", ";", "pat", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "GEN_INT", "(", "pos", "/", "size", ")", ")", ")", ";", "pat", "=", "gen_rtx_VEC_SELECT", "(", "dstmode", ",", "gen_lowpart", "(", "srcmode", ",", "src", ")", "," ]

LLVM

SystemZ

TD

stmt_completion

CPU

4,170

[ "=", "RI2", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BD3", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]

LLVM

Hexagon

TD

stmt_completion

DSP

4,171

[ "<NUM_LIT>", ";" ]

[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=" ]

LLVM

Hexagon

TD

next_suggestion

DSP

4,172

[ "let", "isSolo", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

4,173

[ "FPR128", ":", "$", "src", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "v2i64", "(", "bitconvert", "(", "f128", "FPR128", ":", "$", "src", ")", ")", ")", ",", "(", "v2i64" ]

GCC

spu

CPP

stmt_completion

MPU

4,174

[ "val", ",", "HImode", ")", ";" ]

[ "if", "(", "val", ">=", "-", "<NUM_LIT>", "&&", "val", "<=", "<NUM_LIT>", ")", "return", "SPU_ORI", ";", "if", "(", "val", ">=", "<NUM_LIT>", "&&", "val", "<=", "<NUM_LIT>", ")", "return", "SPU_IOHL", ";", "if", "(", "(", "val", "&", "<NUM_LIT>", ")", "==", "(", "(", "val", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ")", "{", "val", "=", "trunc_int_for_mode", "(" ]

LLVM

X86

CPP

next_suggestion

CPU

4,175

[ "if", "(", "SDValue", "Result", "=", "lowerVectorShuffleByMerging128BitLanes", "(", "DL", ",", "MVT", "::", "v32i8", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Result", ";" ]

[ "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsByteRotate", "(", "DL", ",", "MVT", "::", "v32i8", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleAsRepeatedMaskAndLanePermute", "(", "DL", ",", "MVT", "::", "v32i8", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "V2", ".", "isUndef", "(", ")", "&&", "is128BitLaneCrossingShuffleMask", "(", "MVT", "::", "v32i8", ",", "Mask", ")", ")", "return", "lowerVectorShuffleAsLanePermuteAndBlend", "(", "DL", ",", "MVT", "::", "v32i8", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ",", "Subtarget", ")", ";", "if", "(", "SDValue", "PSHUFB", "=", "lowerVectorShuffleWithPSHUFB", "(", "DL", ",", "MVT", "::", "v32i8", ",", "Mask", ",", "V1", ",", "V2", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "PSHUFB", ";" ]

LLVM

X86

TD

next_suggestion

CPU

4,176

[ "}" ]

[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", "]", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

4,177

[ "=", "I", ";" ]

[ "DenseSet", "<", "unsigned", "int", ">", "UsedRegs", ";", "while", "(", "(", "Classification", "=", "classifyInstruction", "(", "MBB", ",", "I", ",", "RegInfo", ",", "UsedRegs", ")", ")", "!=", "Exit", ")", "{", "if", "(", "Classification", "==", "Skip", ")", "{", "++", "I", ";", "continue", ";", "}", "if", "(", "!", "I", "->", "getOperand", "(", "X86", "::", "AddrBaseReg", ")", ".", "isReg", "(", ")", "||", "(", "I", "->", "getOperand", "(", "X86", "::", "AddrBaseReg", ")", ".", "getReg", "(", ")", "!=", "StackPtr", ")", "||", "!", "I", "->", "getOperand", "(", "X86", "::", "AddrScaleAmt", ")", ".", "isImm", "(", ")", "||", "(", "I", "->", "getOperand", "(", "X86", "::", "AddrScaleAmt", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "||", "(", "I", "->", "getOperand", "(", "X86", "::", "AddrIndexReg", ")", ".", "getReg", "(", ")", "!=", "X86", "::", "NoRegister", ")", "||", "(", "I", "->", "getOperand", "(", "X86", "::", "AddrSegmentReg", ")", ".", "getReg", "(", ")", "!=", "X86", "::", "NoRegister", ")", "||", "!", "I", "->", "getOperand", "(", "X86", "::", "AddrDisp", ")", ".", "isImm", "(", ")", ")", "return", ";", "int64_t", "StackDisp", "=", "I", "->", "getOperand", "(", "X86", "::", "AddrDisp", ")", ".", "getImm", "(", ")", ";", "assert", "(", "StackDisp", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", "Negative stack displacement when passing parameters", "<STR_LIT>", ")", ";", "if", "(", "StackDisp", "%", "<NUM_LIT>", ")", "return", ";", "StackDisp", "/", "=", "<NUM_LIT>", ";", "assert", "(", "(", "size_t", ")", "StackDisp", "<", "Context", ".", "MovVector", ".", "size", "(", ")", "&&", "<STR_LIT>", "Function call has more parameters than the stack is adjusted for.", "<STR_LIT>", ")", ";", "if", "(", "Context", ".", "MovVector", "[", "StackDisp", "]", "!=", "nullptr", ")", "return", ";", "Context", ".", "MovVector", "[", "StackDisp", "]", "=", "I", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "I", "->", "uses", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "int", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "RegInfo", ".", "isPhysicalRegister", "(", "Reg", ")", ")", "UsedRegs", ".", "insert", "(", "Reg", ")", ";", "}", "++", "I", ";", "}", "if", "(", "I", "==", "MBB", ".", "end", "(", ")", "||", "!", "I", "->", "isCall", "(", ")", ")", "return", ";", "Context", ".", "Call" ]

GCC

i386

MD

next_suggestion

CPU

4,178

[ "(", "match_operand", ":", "VI1_AVX512", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

[ "[", "(", "set", "(", "match_operand", ":", "VI1_AVX512", "<NUM_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "VI1_AVX512", "(", "match_operand", ":", "VI1_AVX512", "<NUM_LIT>", "<STR_LIT>", ")" ]

LLVM

CJG

CPP

stmt_completion

CPU

4,179

[ ",", "Custom", ")", ";" ]

[ "CJGTargetLowering", "::", "CJGTargetLowering", "(", "const", "CJGTargetMachine", "&", "TM", ",", "const", "CJGSubtarget", "&", "STI", ")", ":", "TargetLowering", "(", "TM", ")", "{", "addRegisterClass", "(", "MVT", "::", "i32", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "computeRegisterProperties", "(", "STI", ".", "getRegisterInfo", "(", ")", ")", ";", "setStackPointerRegisterToSaveRestore", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "setBooleanContents", "(", "ZeroOrOneBooleanContent", ")", ";", "setOperationAction", "(", "ISD", "::", "BR_JT", ",", "MVT", "::", "Other", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "BR_CC", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "BRCOND", ",", "MVT", "::", "Other", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SELECT", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SELECT_CC", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "GlobalAddress", ",", "MVT", "::", "i32" ]

LLVM

X86

CPP

program_repair

CPU

4,180

[ "<FIXS>", "void", "printConstantPool", "(", "MachineConstantPool", "*", "MCP", ")", ";", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", ";", "std", "::", "string", "ConstantExprToString", "(", "const", "ConstantExpr", "*", "CE", ")", ";", "std", "::", "string", "valToExprString", "(", "const", "Value", "*", "V", ")", ";", "<FIXE>" ]

[ "#", "include", "<STR_LIT>", "llvm/CodeGen/MachineConstantPool.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/MachineInstr.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "Support/Statistic.h", "<STR_LIT>", "namespace", "{", "struct", "Printer", ":", "public", "MachineFunctionPass", "{", "std", "::", "ostream", "&", "O", ";", "unsigned", "ConstIdx", ";", "Printer", "(", "std", "::", "ostream", "&", "o", ")", ":", "O", "(", "o", ")", ",", "ConstIdx", "(", "<NUM_LIT>", ")", "{", "}", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "<STR_LIT>", "X86 Assembly Printer", "<STR_LIT>", ";", "}", "<BUGS>", "void", "printConstantPool", "(", "MachineConstantPool", "*", "MCP", ",", "const", "TargetData", "&", "TD", ")", ";", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", ";", "<BUGE>", "bool", "doInitialization", "(", "Module", "&", "M", ")", ";", "bool", "doFinalization", "(", "Module", "&", "M", ")", ";", "}", ";", "}" ]

LLVM

Hexagon

TD

stmt_completion

DSP

4,181

[ "<NUM_LIT>", ";" ]

[ "def", "A2_vavghcr", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_002cb246", ",", "TypeALU64", ">", ",", "Enc_a56825", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=" ]

GCC

i386

CPP

stmt_completion

CPU

4,182

[ ")", "_", "_", "i", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m64", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "m_from_int64", "(", "long", "long", "_", "_", "i", ")", "{", "return", "(", "_", "_", "m64" ]

LLVM

PTX

CPP

stmt_completion

GPU

4,183

[ "Reg", ")", ";" ]

[ "bool", "PTXMFInfoExtract", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "PTXMachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "PTXMachineFunctionInfo", ">", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "MRI", ".", "getNumVirtRegs", "(", ")", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "TargetRegisterInfo", "::", "index2VirtReg", "(", "i", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "MRI", ".", "getRegClass", "(" ]

LLVM

Hexagon

TD

next_suggestion

DSP

4,184

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "Constraints", "=", "<STR_LIT>", ";" ]

GCC

arm

CPP

code_generation

CPU

4,185

[ "const", "char", "*", "host_detect_local_cpu", "(", "int", "argc", ",", "const", "char", "*", "*", "argv", ")", "{", "const", "char", "*", "val", "=", "NULL", ";", "char", "buf", "[", "<NUM_LIT>", "]", ";", "FILE", "*", "f", "=", "NULL", ";", "bool", "arch", ";", "const", "struct", "vendor_cpu", "*", "cpu_table", "=", "NULL", ";", "if", "(", "argc", "<", "<NUM_LIT>", ")", "goto", "not", "_", "found", ";", "arch", "=", "strcmp", "(", "argv", "[", "<NUM_LIT>", "]", ",", "<STR_LIT>", "arch", "<STR_LIT>", ")", "==", "<NUM_LIT>", ";", "if", "(", "!", "arch", "&&", "strcmp", "(", "argv", "[", "<NUM_LIT>", "]", ",", "<STR_LIT>", "cpu", "<STR_LIT>", ")", "!=", "<NUM_LIT>", "&&", "strcmp", "(", "argv", "[", "<NUM_LIT>", "]", ",", "<STR_LIT>", "tune", "<STR_LIT>", ")", ")", "goto", "not", "_", "found", ";", "f", "=", "fopen", "(", "<STR_LIT>", "/proc/cpuinfo", "<STR_LIT>", ",", "<STR_LIT>", "r", "<STR_LIT>", ")", ";", "if", "(", "f", "==", "NULL", ")", "goto", "not", "_", "found", ";", "while", "(", "fgets", "(", "buf", ",", "sizeof", "(", "buf", ")", ",", "f", ")", "!=", "NULL", ")", "{", "if", "(", "strncmp", "(", "buf", ",", "<STR_LIT>", "CPU implementer", "<STR_LIT>", ",", "sizeof", "(", "<STR_LIT>", "CPU implementer", "<STR_LIT>", ")", "-", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "vendors", "[", "i", "]", ".", "vendor_no", "!=", "NULL", ";", "i", "++", ")", "if", "(", "strstr", "(", "buf", ",", "vendors", "[", "i", "]", ".", "vendor_no", ")", "!=", "NULL", ")", "{", "cpu_table", "=", "vendors", "[", "i", "]", ".", "vendor_parts", ";", "break", ";", "}", "}", "if", "(", "strncmp", "(", "buf", ",", "<STR_LIT>", "CPU part", "<STR_LIT>", ",", "sizeof", "(", "<STR_LIT>", "CPU part", "<STR_LIT>", ")", "-", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "int", "i", ";", "if", "(", "cpu_table", "==", "NULL", ")", "goto", "not", "_", "found", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "cpu_table", "[", "i", "]", ".", "part_no", "!=", "NULL", ";", "i", "++", ")", "if", "(", "strstr", "(", "buf", ",", "cpu_table", "[", "i", "]", ".", "part_no", ")", "!=", "NULL", ")", "{", "val", "=", "arch", "?", "cpu_table", "[", "i", "]", ".", "arch_name", ":", "cpu_table", "[", "i", "]", ".", "cpu_name", ";", "break", ";", "}", "break", ";", "}", "}", "fclose", "(", "f", ")", ";", "if", "(", "val", "==", "NULL", ")", "goto", "not", "_", "found", ";", "return", "concat", "(", "<STR_LIT>", "-m", "<STR_LIT>", ",", "argv", "[", "<NUM_LIT>", "]", ",", "<STR_LIT>", "=", "<STR_LIT>", ",", "val", ",", "NULL", ")", ";", "not", "_", "found", ":", "{", "unsigned", "int", "i", ";", "unsigned", "int", "opt", ";", "const", "char", "*", "search", "[", "]", "=", "{", "NULL", ",", "<STR_LIT>", "arch", "<STR_LIT>", "}", ";", "if", "(", "f", ")", "fclose", "(", "f", ")", ";", "search", "[", "<NUM_LIT>", "]", "=", "argv", "[", "<NUM_LIT>", "]", ";", "for", "(", "opt", "=", "<NUM_LIT>", ";", "opt", "<", "ARRAY_SIZE", "(", "search", ")", ";", "opt", "++", ")", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "configure_default_options", ")", ";", "i", "++", ")", "if", "(", "strcmp", "(", "configure_default_options", "[", "i", "]", ".", "name", ",", "search", "[", "opt", "]", ")", "==", "<NUM_LIT>", ")", "return", "concat", "(", "<STR_LIT>", "-m", "<STR_LIT>", ",", "search", "[", "opt", "]", ",", "<STR_LIT>", "=", "<STR_LIT>", ",", "configure_default_options", "[", "i", "]", ".", "value", ",", "NULL", ")", ";", "return", "NULL", ";", "}", "}" ]

[ "This", "will", "be", "called", "by", "the", "spec", "parser", "in", "gcc.cc", "when", "it", "sees", "a", "%", ":", "local_cpu_detect", "(", "args", ")", "construct", ".", "Currently", "it", "will", "be", "called", "with", "either", "``", "cpu", "''", "or", "``", "tune", "''", "as", "argument", "depending", "on", "if", "-mcpu=native", "or", "-mtune=native", "is", "to", "be", "substituted", ".", "It", "returns", "a", "string", "containing", "new", "command", "line", "parameters", "to", "be", "put", "at", "the", "place", "of", "the", "above", "two", "options", ",", "depending", "on", "what", "CPU", "this", "is", "executed", ".", "E.g", ".", "``", "-mcpu=ultrasparc3", "''", "on", "an", "UltraSPARC", "III", "for", "-mcpu=native", ".", "If", "the", "routine", "ca", "n't", "detect", "a", "known", "processor", ",", "the", "-mcpu", "or", "-mtune", "option", "is", "discarded", ".", "ARGC", "and", "ARGV", "are", "set", "depending", "on", "the", "actual", "arguments", "given", "in", "the", "spec", "." ]

GCC

avr

CPP

next_suggestion

MPU

4,186

[ "return", "avr_asm_len", "(", "<STR_LIT>", "ldd %0,%1", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";" ]

[ "rtx", "x", "=", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ";", "if", "(", "CONSTANT_ADDRESS_P", "(", "x", ")", ")", "{", "int", "n_words", "=", "AVR_TINY", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "return", "optimize", ">", "<NUM_LIT>", "&&", "io_address_operand", "(", "x", ",", "QImode", ")", "?", "avr_asm_len", "(", "<STR_LIT>", "in %0,%i1", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ":", "avr_asm_len", "(", "<STR_LIT>", "lds %0,%m1", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "n_words", ")", ";", "}", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "REG_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "{", "int", "disp", "=", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "AVR_TINY", ")", "return", "avr_out_movqi_r_mr_reg_disp_tiny", "(", "insn", ",", "op", ",", "plen", ")", ";", "if", "(", "disp", "-", "GET_MODE_SIZE", "(", "GET_MODE", "(", "src", ")", ")", ">=", "<NUM_LIT>", ")", "{", "if", "(", "REGNO", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "!=", "REG_Y", ")", "fatal_insn", "(", "<STR_LIT>", "incorrect insn:", "<STR_LIT>", ",", "insn", ")", ";", "if", "(", "disp", "<=", "<NUM_LIT>", "+", "MAX_LD_OFFSET", "(", "GET_MODE", "(", "src", ")", ")", ")", "return", "avr_asm_len", "(", "<STR_LIT>", "adiw r28,%o1-63", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ldd %0,Y+63", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbiw r28,%o1-63", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "return", "avr_asm_len", "(", "<STR_LIT>", "subi r28,lo8(-%o1)", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbci r29,hi8(-%o1)", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ld %0,Y", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "subi r28,lo8(%o1)", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbci r29,hi8(%o1)", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "REGNO", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "REG_X", ")", "{", "avr_asm_len", "(", "<STR_LIT>", "adiw r26,%o1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ld %0,X", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "if", "(", "!", "reg_overlap_mentioned_p", "(", "dest", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "!", "reg_unused_after", "(", "insn", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "{", "avr_asm_len", "(", "<STR_LIT>", "sbiw r26,%o1", "<STR_LIT>", ",", "op", ",", "plen", ",", "<NUM_LIT>", ")", ";", "}", "return", "<STR_LIT>", "<STR_LIT>", ";", "}" ]

GCC

i386

CPP

code_generation

CPU

4,187

[ "void", "ix86_expand_convert_uns_didf_sse", "(", "rtx", "target", ",", "rtx", "input", ")", "{", "REAL_VALUE_TYPE", "bias_lo_rvt", ",", "bias_hi_rvt", ";", "rtx", "int_xmm", ",", "fp_xmm", ";", "rtx", "biases", ",", "exponents", ";", "rtx", "x", ";", "int_xmm", "=", "gen_reg_rtx", "(", "V4SImode", ")", ";", "if", "(", "TARGET_INTER_UNIT_MOVES_TO_VEC", ")", "emit_insn", "(", "gen_movdi_to_sse", "(", "int_xmm", ",", "input", ")", ")", ";", "else", "if", "(", "TARGET_SSE_SPLIT_REGS", ")", "{", "emit_clobber", "(", "int_xmm", ")", ";", "emit_move_insn", "(", "gen_lowpart", "(", "DImode", ",", "int_xmm", ")", ",", "input", ")", ";", "}", "else", "{", "x", "=", "gen_reg_rtx", "(", "V2DImode", ")", ";", "ix86_expand_vector_init_one_nonzero", "(", "false", ",", "V2DImode", ",", "x", ",", "input", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "int_xmm", ",", "gen_lowpart", "(", "V4SImode", ",", "x", ")", ")", ";", "}", "x", "=", "gen_rtx_CONST_VECTOR", "(", "V4SImode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "GEN_INT", "(", "<NUM_LIT>", "UL", ")", ",", "GEN_INT", "(", "<NUM_LIT>", "UL", ")", ",", "const0_rtx", ",", "const0_rtx", ")", ")", ";", "exponents", "=", "validize_mem", "(", "force_const_mem", "(", "V4SImode", ",", "x", ")", ")", ";", "emit_insn", "(", "gen_vec_interleave_lowv4si", "(", "int_xmm", ",", "int_xmm", ",", "exponents", ")", ")", ";", "fp_xmm", "=", "copy_to_mode_reg", "(", "V2DFmode", ",", "gen_lowpart", "(", "V2DFmode", ",", "int_xmm", ")", ")", ";", "real_ldexp", "(", "&", "bias_lo_rvt", ",", "&", "dconst1", ",", "<NUM_LIT>", ")", ";", "real_ldexp", "(", "&", "bias_hi_rvt", ",", "&", "dconst1", ",", "<NUM_LIT>", ")", ";", "biases", "=", "const_double_from_real_value", "(", "bias_lo_rvt", ",", "DFmode", ")", ";", "x", "=", "const_double_from_real_value", "(", "bias_hi_rvt", ",", "DFmode", ")", ";", "biases", "=", "gen_rtx_CONST_VECTOR", "(", "V2DFmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "biases", ",", "x", ")", ")", ";", "biases", "=", "validize_mem", "(", "force_const_mem", "(", "V2DFmode", ",", "biases", ")", ")", ";", "emit_insn", "(", "gen_subv2df3", "(", "fp_xmm", ",", "fp_xmm", ",", "biases", ")", ")", ";", "if", "(", "TARGET_SSE3", ")", "emit_insn", "(", "gen_sse3_haddv2df3", "(", "fp_xmm", ",", "fp_xmm", ",", "fp_xmm", ")", ")", ";", "else", "{", "x", "=", "copy_to_mode_reg", "(", "V2DFmode", ",", "fp_xmm", ")", ";", "emit_insn", "(", "gen_vec_interleave_highv2df", "(", "fp_xmm", ",", "fp_xmm", ",", "fp_xmm", ")", ")", ";", "emit_insn", "(", "gen_addv2df3", "(", "fp_xmm", ",", "fp_xmm", ",", "x", ")", ")", ";", "}", "ix86_expand_vector_extract", "(", "false", ",", "target", ",", "fp_xmm", ",", "<NUM_LIT>", ")", ";", "}" ]

[ "Convert", "an", "unsigned", "DImode", "value", "into", "a", "DFmode", ",", "using", "only", "SSE", ".", "Expects", "the", "64-bit", "DImode", "to", "be", "supplied", "in", "a", "pair", "of", "integral", "registers", ".", "Requires", "SSE2", ";", "will", "use", "SSE3", "if", "available", ".", "For", "x86_32", ",", "-mfpmath=sse", ",", "!", "optimize_size", "only", "." ]

LLVM

X86

TD

stmt_completion

CPU

4,188

[ "VR256", ":", "$", "src", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "store", "(", "v8i32", "VR256", ":", "$", "src", ")", ",", "addr", ":", "$", "dst", ")", ",", "(", "VMOVUPSYmr", "addr", ":", "$", "dst", "," ]

LLVM

Hexagon

TD

stmt_completion

DSP

4,189

[ "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=" ]

GCC

powerpcspe

CPP

stmt_completion

CPU

4,190

[ ";" ]

[ "static", "rtx", "rs6000_debug_legitimize_reload_address", "(", "rtx", "x", ",", "machine_mode", "mode", ",", "int", "opnum", ",", "int", "type", ",", "int", "ind_levels", ",", "int", "*", "win", ")", "{", "rtx", "ret", "=", "rs6000_legitimize_reload_address", "(", "x", ",", "mode", ",", "opnum", ",", "type", ",", "ind_levels", ",", "win", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", "\\nrs6000_legitimize_reload_address: mode = %s, opnum = %d, ", "<STR_LIT>", "<STR_LIT>", "type = %d, ind_levels = %d, win = %d, original addr:\\n", "<STR_LIT>", ",", "GET_MODE_NAME", "(", "mode", ")", ",", "opnum", ",", "type", ",", "ind_levels", ",", "*", "win", ")", ";", "debug_rtx", "(", "x", ")", ";", "if", "(", "x", "==", "ret", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", "Same address returned\\n", "<STR_LIT>", ")", ";", "else", "if", "(", "!", "ret", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", "NULL returned\\n", "<STR_LIT>", ")", ";", "else", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", "New address:\\n", "<STR_LIT>", ")", ";", "debug_rtx", "(", "ret", ")", ";", "}", "return", "ret" ]

LLVM

X86

CPP

next_suggestion

CPU

4,191

[ "if", "(", "OldImm", "&", "<NUM_LIT>", ")", "Imm", "|=", "<NUM_LIT>", ";" ]

[ "L", "=", "L", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "L", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "false", ";", "auto", "*", "MemIntr", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "L", ")", ";", "unsigned", "Size", "=", "MemIntr", "->", "getMemoryVT", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "Size", "!=", "<NUM_LIT>", "&&", "Size", "!=", "<NUM_LIT>", ")", "return", "false", ";", "return", "tryFoldBroadcast", "(", "Root", ",", "P", ",", "L", ",", "Base", ",", "Scale", ",", "Index", ",", "Disp", ",", "Segment", ")", ";", "}", ";", "bool", "FoldedLoad", "=", "false", ";", "SDValue", "Tmp0", ",", "Tmp1", ",", "Tmp2", ",", "Tmp3", ",", "Tmp4", ";", "if", "(", "tryFoldLoadOrBCast", "(", "Root", ",", "ParentBC", ",", "C", ",", "Tmp0", ",", "Tmp1", ",", "Tmp2", ",", "Tmp3", ",", "Tmp4", ")", ")", "{", "FoldedLoad", "=", "true", ";", "}", "else", "if", "(", "tryFoldLoadOrBCast", "(", "Root", ",", "ParentA", ",", "A", ",", "Tmp0", ",", "Tmp1", ",", "Tmp2", ",", "Tmp3", ",", "Tmp4", ")", ")", "{", "FoldedLoad", "=", "true", ";", "std", "::", "swap", "(", "A", ",", "C", ")", ";", "uint8_t", "OldImm", "=", "Imm", ";", "Imm", "=", "OldImm", "&", "<NUM_LIT>", ";", "if", "(", "OldImm", "&", "<NUM_LIT>", ")", "Imm", "|=", "<NUM_LIT>", ";", "if", "(", "OldImm", "&", "<NUM_LIT>", ")", "Imm", "|=", "<NUM_LIT>", ";", "if", "(", "OldImm", "&", "<NUM_LIT>", ")", "Imm", "|=", "<NUM_LIT>", ";", "if", "(", "OldImm", "&", "<NUM_LIT>", ")", "Imm", "|=", "<NUM_LIT>", ";", "}", "else", "if", "(", "tryFoldLoadOrBCast", "(", "Root", ",", "ParentBC", ",", "B", ",", "Tmp0", ",", "Tmp1", ",", "Tmp2", ",", "Tmp3", ",", "Tmp4", ")", ")", "{", "FoldedLoad", "=", "true", ";", "std", "::", "swap", "(", "B", ",", "C", ")", ";", "uint8_t", "OldImm", "=", "Imm", ";", "Imm", "=", "OldImm", "&", "<NUM_LIT>", ";", "if", "(", "OldImm", "&", "<NUM_LIT>", ")", "Imm", "|=", "<NUM_LIT>", ";", "if", "(", "OldImm", "&", "<NUM_LIT>", ")", "Imm", "|=", "<NUM_LIT>", ";", "if", "(", "OldImm", "&", "<NUM_LIT>", ")", "Imm", "|=", "<NUM_LIT>", ";" ]

LLVM

R600

CPP

next_suggestion

GPU

4,192

[ "}" ]

[ "bool", "isRegKind", "(", ")", "const", "{", "return", "Kind", "==", "Register", ";" ]

GCC

stormy16

CPP

program_repair

CPU

4,193

[ "<FIXS>", "if", "(", "GET_CODE", "(", "w_src1", ")", "==", "CONST_INT", "<FIXE>" ]

[ "case", "IOR", ":", "case", "XOR", ":", "case", "AND", ":", "<BUGS>", "if", "(", "GET_CODE", "(", "w_src1", ")", "==", "CONST_INT", "<BUGE>", "&&", "INTVAL", "(", "w_src1", ")", "==", "-", "(", "code", "==", "AND", ")", ")", "continue", ";", "insn", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "w_dest", ",", "gen_rtx_fmt_ee", "(", "code", ",", "mode", ",", "w_src0", ",", "w_src1", ")", ")", ";", "break", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

4,194

[ "VRNDSCALESSm", ":" ]

[ "static", "bool", "hasUndefRegUpdate", "(", "unsigned", "Opcode", ")", "{", "switch", "(", "Opcode", ")", "{", "case", "X86", "::", "VCVTSI2SSrr", ":", "case", "X86", "::", "VCVTSI2SSrm", ":", "case", "X86", "::", "Int_VCVTSI2SSrr", ":", "case", "X86", "::", "Int_VCVTSI2SSrm", ":", "case", "X86", "::", "VCVTSI2SS64rr", ":", "case", "X86", "::", "VCVTSI2SS64rm", ":", "case", "X86", "::", "Int_VCVTSI2SS64rr", ":", "case", "X86", "::", "Int_VCVTSI2SS64rm", ":", "case", "X86", "::", "VCVTSI2SDrr", ":", "case", "X86", "::", "VCVTSI2SDrm", ":", "case", "X86", "::", "Int_VCVTSI2SDrr", ":", "case", "X86", "::", "Int_VCVTSI2SDrm", ":", "case", "X86", "::", "VCVTSI2SD64rr", ":", "case", "X86", "::", "VCVTSI2SD64rm", ":", "case", "X86", "::", "Int_VCVTSI2SD64rr", ":", "case", "X86", "::", "Int_VCVTSI2SD64rm", ":", "case", "X86", "::", "VCVTSD2SSrr", ":", "case", "X86", "::", "VCVTSD2SSrm", ":", "case", "X86", "::", "Int_VCVTSD2SSrr", ":", "case", "X86", "::", "Int_VCVTSD2SSrm", ":", "case", "X86", "::", "VCVTSS2SDrr", ":", "case", "X86", "::", "VCVTSS2SDrm", ":", "case", "X86", "::", "Int_VCVTSS2SDrr", ":", "case", "X86", "::", "Int_VCVTSS2SDrm", ":", "case", "X86", "::", "VRCPSSr", ":", "case", "X86", "::", "VRCPSSr_Int", ":", "case", "X86", "::", "VRCPSSm", ":", "case", "X86", "::", "VRCPSSm_Int", ":", "case", "X86", "::", "VROUNDSDr", ":", "case", "X86", "::", "VROUNDSDm", ":", "case", "X86", "::", "VROUNDSDr_Int", ":", "case", "X86", "::", "VROUNDSSr", ":", "case", "X86", "::", "VROUNDSSm", ":", "case", "X86", "::", "VROUNDSSr_Int", ":", "case", "X86", "::", "VRSQRTSSr", ":", "case", "X86", "::", "VRSQRTSSr_Int", ":", "case", "X86", "::", "VRSQRTSSm", ":", "case", "X86", "::", "VRSQRTSSm_Int", ":", "case", "X86", "::", "VSQRTSSr", ":", "case", "X86", "::", "VSQRTSSr_Int", ":", "case", "X86", "::", "VSQRTSSm", ":", "case", "X86", "::", "VSQRTSSm_Int", ":", "case", "X86", "::", "VSQRTSDr", ":", "case", "X86", "::", "VSQRTSDr_Int", ":", "case", "X86", "::", "VSQRTSDm", ":", "case", "X86", "::", "VSQRTSDm_Int", ":", "case", "X86", "::", "VCVTSI2SSZrr", ":", "case", "X86", "::", "VCVTSI2SSZrm", ":", "case", "X86", "::", "Int_VCVTSI2SSZrr", ":", "case", "X86", "::", "Int_VCVTSI2SSZrm", ":", "case", "X86", "::", "VCVTSI2SSZrr_Int", ":", "case", "X86", "::", "VCVTSI2SSZrm_Int", ":", "case", "X86", "::", "VCVTSI642SSZrr", ":", "case", "X86", "::", "VCVTSI642SSZrm", ":", "case", "X86", "::", "Int_VCVTSI2SS64Zrr", ":", "case", "X86", "::", "Int_VCVTSI2SS64Zrm", ":", "case", "X86", "::", "VCVTSI642SSZrr_Int", ":", "case", "X86", "::", "VCVTSI642SSZrm_Int", ":", "case", "X86", "::", "VCVTSI2SDZrr", ":", "case", "X86", "::", "VCVTSI2SDZrm", ":", "case", "X86", "::", "Int_VCVTSI2SDZrr", ":", "case", "X86", "::", "Int_VCVTSI2SDZrm", ":", "case", "X86", "::", "VCVTSI2SDZrr_Int", ":", "case", "X86", "::", "VCVTSI2SDZrm_Int", ":", "case", "X86", "::", "VCVTSI642SDZrr", ":", "case", "X86", "::", "VCVTSI642SDZrm", ":", "case", "X86", "::", "Int_VCVTSI2SD64Zrr", ":", "case", "X86", "::", "Int_VCVTSI2SD64Zrm", ":", "case", "X86", "::", "VCVTSI642SDZrr_Int", ":", "case", "X86", "::", "VCVTSI642SDZrm_Int", ":", "case", "X86", "::", "VCVTSD2SSZrr", ":", "case", "X86", "::", "VCVTSD2SSZrm", ":", "case", "X86", "::", "VCVTSS2SDZrr", ":", "case", "X86", "::", "VCVTSS2SDZrm", ":", "case", "X86", "::", "VRNDSCALESDr", ":", "case", "X86", "::", "VRNDSCALESDm", ":", "case", "X86", "::", "VRNDSCALESSr", ":", "case", "X86", "::" ]

GCC

avr

MD

stmt_completion

MPU

4,195

[ ")", "]" ]

[ "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

4,196

[ "let", "isFP", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

4,197

[ ";" ]

[ "AM", ".", "SymbolFlags", "=", "GA", "->", "getTargetFlags", "(", ")", ";", "if", "(", "N", ".", "getValueType", "(", ")", "==", "MVT", "::", "i32", ")", "{", "AM", ".", "Scale", "=", "<NUM_LIT>", ";", "AM", ".", "IndexReg", "=", "CurDAG", "->", "getRegister", "(", "X86", "::", "EBX", ",", "MVT", "::", "i32", ")", ";", "}", "else", "{", "AM", ".", "IndexReg", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "MVT", "::", "i64", ")", ";", "}", "getAddressOperands", "(", "AM", ",", "Base", ",", "Scale", ",", "Index", ",", "Disp", ",", "Segment", ")", ";", "return", "true" ]

LLVM

ARM

CPP

program_repair

CPU

4,198

[ "<FIXS>", "Padding", "+", "ArgOffset", ",", "<FIXE>" ]

[ "if", "(", "ArgRegsSaveSize", ")", "{", "int", "FrameIndex", "=", "MFI", "->", "CreateFixedObject", "(", "ArgRegsSaveSize", ",", "<BUGS>", "ArgOffset", "+", "ArgRegsSaveSize", "-", "ArgRegsSize", ",", "<BUGE>", "false", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FrameIndex", ",", "getPointerTy", "(", ")", ")", ";" ]

GCC

v850

MD

next_suggestion

MPU

4,199

[ "<STR_LIT>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "div", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mod", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]