Compiler_Type
stringclasses 2
values | Target
stringclasses 176
values | Programming Language
stringclasses 3
values | Task
stringclasses 4
values | Target_Type
stringclasses 7
values | Idx
int64 0
636k
| Ground_Truth
listlengths 0
2.32k
| Input
listlengths 1
1.02k
|
---|---|---|---|---|---|---|---|
LLVM | Hexagon | TD | next_suggestion | DSP | 3,900 | [
"let",
"isCodeGenOnly",
"=",
"<NUM_LIT>",
";"
] | [
"def",
"L2_ploadrifnew_zomap",
":",
"HInst",
"<",
"(",
"outs",
"IntRegs",
":",
"$",
"Rd32",
")",
",",
"(",
"ins",
"PredRegs",
":",
"$",
"Pt4",
",",
"IntRegs",
":",
"$",
"Rs32",
")",
",",
"<STR_LIT>",
",",
"tc_44d3da28",
",",
"TypeMAPPING",
">",
"{",
"let",
"hasNewValue",
"=",
"<NUM_LIT>",
";",
"let",
"opNewValue",
"=",
"<NUM_LIT>",
";",
"let",
"isPseudo",
"=",
"<NUM_LIT>",
";"
] |
LLVM | AArch64 | TD | next_suggestion | CPU | 3,901 | [
"}"
] | [
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"op1",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"imm",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"ll",
";"
] |
GCC | aarch64 | MD | program_repair | CPU | 3,902 | [
"<FIXS>",
"<STR_LIT>",
"<FIXE>"
] | [
"[",
"(",
"set",
"(",
"reg",
":",
"DI",
"R30_REGNUM",
")",
"(",
"unspec",
":",
"DI",
"[",
"(",
"reg",
":",
"DI",
"R30_REGNUM",
")",
"(",
"reg",
":",
"DI",
"SP_REGNUM",
")",
"]",
"PAUTH_LR_SP",
")",
")",
"]",
"<STR_LIT>",
"<BUGS>",
"<STR_LIT>",
"<BUGE>",
")"
] |
LLVM | X86 | CPP | stmt_completion | CPU | 3,903 | [
"'",
";"
] | [
"const",
"bool",
"IsATT",
"=",
"MI",
"->",
"getInlineAsmDialect",
"(",
")",
"==",
"InlineAsm",
"::",
"AD_ATT",
";",
"switch",
"(",
"MO",
".",
"getType",
"(",
")",
")",
"{",
"default",
":",
"llvm_unreachable",
"(",
"<STR_LIT>",
"unknown operand type!",
"<STR_LIT>",
")",
";",
"case",
"MachineOperand",
"::",
"MO_Register",
":",
"{",
"if",
"(",
"IsATT",
")",
"O",
"<<",
"'",
"%",
"'",
";",
"O",
"<<",
"X86ATTInstPrinter",
"::",
"getRegisterName",
"(",
"MO",
".",
"getReg",
"(",
")",
")",
";",
"return",
";",
"}",
"case",
"MachineOperand",
"::",
"MO_Immediate",
":",
"if",
"(",
"IsATT",
")",
"O",
"<<",
"'",
"$",
"'",
";",
"O",
"<<",
"MO",
".",
"getImm",
"(",
")",
";",
"return",
";",
"case",
"MachineOperand",
"::",
"MO_ConstantPoolIndex",
":",
"case",
"MachineOperand",
"::",
"MO_GlobalAddress",
":",
"{",
"switch",
"(",
"MI",
"->",
"getInlineAsmDialect",
"(",
")",
")",
"{",
"case",
"InlineAsm",
"::",
"AD_ATT",
":",
"O",
"<<",
"'",
"$"
] |
LLVM | TPC | CPP | next_suggestion | Virtual ISA | 3,904 | [
"return",
"result",
";"
] | [
"if",
"(",
"NodeCircle",
".",
"size",
"(",
")",
">",
"<NUM_LIT>",
")",
"{",
"for",
"(",
"auto",
"Node",
"=",
"NodeCircle",
".",
"begin",
"(",
")",
";",
"Node",
"!=",
"NodeCircle",
".",
"end",
"(",
")",
";",
"Node",
"++",
")",
"{",
"if",
"(",
"!",
"(",
"*",
"Node",
")",
"->",
"getTaken",
"(",
")",
")",
"{",
"if",
"(",
"!",
"isDominator",
"(",
"(",
"*",
"Node",
")",
"->",
"getSCEVValue",
"(",
")",
",",
"first",
",",
"DT",
")",
")",
"return",
"nullptr",
";",
"first",
"=",
"SE",
".",
"getAddExpr",
"(",
"first",
",",
"(",
"*",
"Node",
")",
"->",
"getSCEVValue",
"(",
")",
")",
";",
"const",
"SCEV",
"*",
"zero",
"=",
"SE",
".",
"getConstant",
"(",
"ConstantInt",
"::",
"get",
"(",
"Type",
"::",
"getInt32Ty",
"(",
"LoopHead",
"->",
"getBasicBlock",
"(",
")",
"->",
"getContext",
"(",
")",
")",
",",
"<NUM_LIT>",
")",
")",
";",
"(",
"*",
"Node",
")",
"->",
"setSCEVValue",
"(",
"zero",
")",
";",
"(",
"*",
"Node",
")",
"->",
"setTaken",
"(",
"true",
")",
";",
"}",
"}",
"}",
"const",
"SCEV",
"*",
"LoopCycle",
"=",
"SE",
".",
"getConstant",
"(",
"ConstantInt",
"::",
"get",
"(",
"Type",
"::",
"getInt32Ty",
"(",
"LoopHead",
"->",
"getBasicBlock",
"(",
")",
"->",
"getContext",
"(",
")",
")",
",",
"this",
"->",
"LoopHead",
"->",
"getCycle",
"(",
")",
")",
")",
";",
"const",
"SCEV",
"*",
"LHS",
"=",
"SE",
".",
"getAddExpr",
"(",
"LoopCycle",
",",
"first",
")",
";",
"if",
"(",
"LHS",
"->",
"getType",
"(",
")",
">",
"LoopHead",
"->",
"getSCEVValue",
"(",
")",
"->",
"getType",
"(",
")",
")",
"{",
"LoopHead",
"->",
"setSCEVValue",
"(",
"SE",
".",
"getZeroExtendExpr",
"(",
"LoopHead",
"->",
"getSCEVValue",
"(",
")",
",",
"LHS",
"->",
"getType",
"(",
")",
")",
")",
";",
"}",
"const",
"SCEV",
"*",
"result",
"=",
"SE",
".",
"getMulExpr",
"(",
"LHS",
",",
"LoopHead",
"->",
"getSCEVValue",
"(",
")",
")",
";"
] |
LLVM | ARM | CPP | next_suggestion | CPU | 3,905 | [
"MRE",
".",
"Word1",
"=",
"Value",
";"
] | [
"ThumbBit",
"=",
"<NUM_LIT>",
";",
"break",
";",
"}",
"if",
"(",
"Type",
"==",
"macho",
"::",
"RIT_ARM_HalfDifference",
")",
"{",
"uint32_t",
"OtherHalf",
"=",
"MovtBit",
"?",
"(",
"FixedValue",
"&",
"<NUM_LIT>",
")",
":",
"(",
"(",
"FixedValue",
"&",
"<NUM_LIT>",
")",
">>",
"<NUM_LIT>",
")",
";",
"macho",
"::",
"RelocationEntry",
"MRE",
";",
"MRE",
".",
"Word0",
"=",
"(",
"(",
"OtherHalf",
"<<",
"<NUM_LIT>",
")",
"|",
"(",
"macho",
"::",
"RIT_Pair",
"<<",
"<NUM_LIT>",
")",
"|",
"(",
"MovtBit",
"<<",
"<NUM_LIT>",
")",
"|",
"(",
"ThumbBit",
"<<",
"<NUM_LIT>",
")",
"|",
"(",
"IsPCRel",
"<<",
"<NUM_LIT>",
")",
"|",
"macho",
"::",
"RF_Scattered",
")",
";",
"MRE",
".",
"Word1",
"=",
"Value2",
";",
"Writer",
"->",
"addRelocation",
"(",
"Fragment",
"->",
"getParent",
"(",
")",
",",
"MRE",
")",
";",
"}",
"macho",
"::",
"RelocationEntry",
"MRE",
";",
"MRE",
".",
"Word0",
"=",
"(",
"(",
"FixupOffset",
"<<",
"<NUM_LIT>",
")",
"|",
"(",
"Type",
"<<",
"<NUM_LIT>",
")",
"|",
"(",
"MovtBit",
"<<",
"<NUM_LIT>",
")",
"|",
"(",
"ThumbBit",
"<<",
"<NUM_LIT>",
")",
"|",
"(",
"IsPCRel",
"<<",
"<NUM_LIT>",
")",
"|",
"macho",
"::",
"RF_Scattered",
")",
";"
] |
LLVM | Hexagon | TD | next_suggestion | DSP | 3,906 | [
"let",
"prefersSlot3",
"=",
"<NUM_LIT>",
";"
] | [
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"hasNewValue",
"=",
"<NUM_LIT>",
";",
"let",
"opNewValue",
"=",
"<NUM_LIT>",
";",
"let",
"isFP",
"=",
"<NUM_LIT>",
";"
] |
LLVM | Sparc | CPP | program_repair | CPU | 3,907 | [
"<FIXS>",
"const",
"SmallVectorImpl",
"MachineOperand",
">",
"&",
"Cond",
",",
"DebugLoc",
"DL",
")",
"const",
"{",
"<FIXE>",
"<FIXS>",
"BuildMI",
"(",
"&",
"MBB",
",",
"DL",
",",
"get",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
")",
".",
"addMBB",
"(",
"TBB",
")",
";",
"<FIXE>"
] | [
"unsignedSparcInstrInfo",
"::",
"InsertBranch",
"(",
"MachineBasicBlock",
"&",
"MBB",
",",
"MachineBasicBlock",
"*",
"TBB",
",",
"MachineBasicBlock",
"*",
"FBB",
",",
"<BUGS>",
"const",
"SmallVectorImpl",
"MachineOperand",
">",
"&",
"Cond",
")",
"const",
"{",
"DebugLoc",
"dl",
";",
"<BUGE>",
"assert",
"(",
"Cond",
".",
"empty",
"(",
")",
"&&",
"!",
"FBB",
"&&",
"TBB",
"&&",
"<STR_LIT>",
"Can only handle uncond branches!",
"<STR_LIT>",
")",
";",
"<BUGS>",
"BuildMI",
"(",
"&",
"MBB",
",",
"dl",
",",
"get",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
")",
".",
"addMBB",
"(",
"TBB",
")",
";",
"<BUGE>",
"return",
"<NUM_LIT>",
";",
"}"
] |
LLVM | AVR | CPP | program_repair | MPU | 3,908 | [
"<FIXS>",
"namespace",
"llvm",
"{",
"<FIXE>"
] | [
"#",
"include",
"<STR_LIT>",
"AVRTargetStreamer.h",
"<STR_LIT>",
"<BUGS>",
"#",
"include",
"<STR_LIT>",
"llvm/MC/MCELFStreamer.h",
"<STR_LIT>",
"<BUGE>",
"class",
"AVRELFStreamer",
":",
"public",
"AVRTargetStreamer",
"{"
] |
GCC | aarch64 | MD | stmt_completion | CPU | 3,909 | [
"<STR_LIT>",
"<STR_LIT>",
")"
] | [
"(",
"define_insn_reservation",
"<STR_LIT>",
"<NUM_LIT>",
"(",
"and",
"(",
"eq_attr"
] |
LLVM | PowerPC | CPP | next_suggestion | CPU | 3,910 | [
"for",
"(",
"unsigned",
"i",
"=",
"<NUM_LIT>",
",",
"e",
"=",
"NewMIs",
".",
"size",
"(",
")",
";",
"i",
"!=",
"e",
";",
"++",
"i",
")",
"MBB",
".",
"insert",
"(",
"MI",
",",
"NewMIs",
"[",
"i",
"]",
")",
";"
] | [
"MachineFunction",
"&",
"MF",
"=",
"*",
"MBB",
".",
"getParent",
"(",
")",
";",
"SmallVector",
"<",
"MachineInstr",
"*",
",",
"<NUM_LIT>",
">",
"NewMIs",
";",
"DebugLoc",
"DL",
";",
"if",
"(",
"MI",
"!=",
"MBB",
".",
"end",
"(",
")",
")",
"DL",
"=",
"MI",
"->",
"getDebugLoc",
"(",
")",
";",
"PPCFunctionInfo",
"*",
"FuncInfo",
"=",
"MF",
".",
"getInfo",
"<",
"PPCFunctionInfo",
">",
"(",
")",
";",
"FuncInfo",
"->",
"setHasSpills",
"(",
")",
";",
"bool",
"NonRI",
"=",
"false",
",",
"SpillsVRS",
"=",
"false",
";",
"if",
"(",
"LoadRegFromStackSlot",
"(",
"MF",
",",
"DL",
",",
"DestReg",
",",
"FrameIdx",
",",
"RC",
",",
"NewMIs",
",",
"NonRI",
",",
"SpillsVRS",
")",
")",
"FuncInfo",
"->",
"setSpillsCR",
"(",
")",
";",
"if",
"(",
"SpillsVRS",
")",
"FuncInfo",
"->",
"setSpillsVRSAVE",
"(",
")",
";",
"if",
"(",
"NonRI",
")",
"FuncInfo",
"->",
"setHasNonRISpills",
"(",
")",
";"
] |
LLVM | AArch64 | CPP | next_suggestion | CPU | 3,911 | [
"AFI",
"->",
"setIsSplitCSR",
"(",
"true",
")",
";"
] | [
"void",
"AArch64TargetLowering",
"::",
"initializeSplitCSR",
"(",
"MachineBasicBlock",
"*",
"Entry",
")",
"const",
"{",
"AArch64FunctionInfo",
"*",
"AFI",
"=",
"Entry",
"->",
"getParent",
"(",
")",
"->",
"getInfo",
"<",
"AArch64FunctionInfo",
">",
"(",
")",
";"
] |
GCC | rs6000 | CPP | code_generation | CPU | 3,912 | [
"static",
"void",
"rs6000_darwin64_record_arg_flush",
"(",
"CUMULATIVE_ARGS",
"*",
"cum",
",",
"HOST_WIDE_INT",
"bitpos",
",",
"rtx",
"rvec",
"[",
"]",
",",
"int",
"*",
"k",
")",
"{",
"machine_mode",
"mode",
";",
"unsigned",
"int",
"regno",
";",
"unsigned",
"int",
"startbit",
",",
"endbit",
";",
"int",
"this_regno",
",",
"intregs",
",",
"intoffset",
";",
"rtx",
"reg",
";",
"if",
"(",
"cum",
"->",
"intoffset",
"==",
"-",
"<NUM_LIT>",
")",
"return",
";",
"intoffset",
"=",
"cum",
"->",
"intoffset",
";",
"cum",
"->",
"intoffset",
"=",
"-",
"<NUM_LIT>",
";",
"if",
"(",
"intoffset",
"%",
"BITS_PER_WORD",
"!=",
"<NUM_LIT>",
")",
"{",
"mode",
"=",
"mode_for_size",
"(",
"BITS_PER_WORD",
"-",
"intoffset",
"%",
"BITS_PER_WORD",
",",
"MODE_INT",
",",
"<NUM_LIT>",
")",
";",
"if",
"(",
"mode",
"==",
"BLKmode",
")",
"{",
"intoffset",
"=",
"ROUND_DOWN",
"(",
"intoffset",
",",
"BITS_PER_WORD",
")",
";",
"mode",
"=",
"word_mode",
";",
"}",
"}",
"else",
"mode",
"=",
"word_mode",
";",
"startbit",
"=",
"ROUND_DOWN",
"(",
"intoffset",
",",
"BITS_PER_WORD",
")",
";",
"endbit",
"=",
"ROUND_UP",
"(",
"bitpos",
",",
"BITS_PER_WORD",
")",
";",
"intregs",
"=",
"(",
"endbit",
"-",
"startbit",
")",
"/",
"BITS_PER_WORD",
";",
"this_regno",
"=",
"cum",
"->",
"words",
"+",
"intoffset",
"/",
"BITS_PER_WORD",
";",
"if",
"(",
"intregs",
">",
"<NUM_LIT>",
"&&",
"intregs",
">",
"GP_ARG_NUM_REG",
"-",
"this_regno",
")",
"cum",
"->",
"use_stack",
"=",
"<NUM_LIT>",
";",
"intregs",
"=",
"MIN",
"(",
"intregs",
",",
"GP_ARG_NUM_REG",
"-",
"this_regno",
")",
";",
"if",
"(",
"intregs",
"<=",
"<NUM_LIT>",
")",
"return",
";",
"intoffset",
"/",
"=",
"BITS_PER_UNIT",
";",
"do",
"{",
"regno",
"=",
"GP_ARG_MIN_REG",
"+",
"this_regno",
";",
"reg",
"=",
"gen_rtx_REG",
"(",
"mode",
",",
"regno",
")",
";",
"rvec",
"[",
"(",
"*",
"k",
")",
"++",
"]",
"=",
"gen_rtx_EXPR_LIST",
"(",
"VOIDmode",
",",
"reg",
",",
"GEN_INT",
"(",
"intoffset",
")",
")",
";",
"this_regno",
"+=",
"<NUM_LIT>",
";",
"intoffset",
"=",
"(",
"intoffset",
"|",
"(",
"UNITS_PER_WORD",
"-",
"<NUM_LIT>",
")",
")",
"+",
"<NUM_LIT>",
";",
"mode",
"=",
"word_mode",
";",
"intregs",
"-=",
"<NUM_LIT>",
";",
"}",
"while",
"(",
"intregs",
">",
"<NUM_LIT>",
")",
";",
"}"
] | [
"A",
"subroutine",
"of",
"rs6000_darwin64_record_arg",
".",
"Assign",
"the",
"bits",
"of",
"the",
"structure",
"between",
"cum-",
">",
"intoffset",
"and",
"bitpos",
"to",
"integer",
"registers",
"."
] |
LLVM | AMDGPU | CPP | stmt_completion | GPU | 3,913 | [
";"
] | [
"bool",
"mayNeedRelaxation",
"(",
"const",
"MCInst",
"&",
"Inst",
")",
"const",
"override",
"{",
"return",
"false"
] |
LLVM | AMDGPU | CPP | next_suggestion | GPU | 3,914 | [
"}"
] | [
"if",
"(",
"VT",
"==",
"MVT",
"::",
"i16",
")",
"{",
"MVT",
"NVT",
"=",
"MVT",
"::",
"i32",
";",
"unsigned",
"ExtOp",
"=",
"Signed",
"?",
"ISD",
"::",
"SIGN_EXTEND",
":",
"ISD",
"::",
"ZERO_EXTEND",
";",
"SDValue",
"Tmp1",
"=",
"DAG",
".",
"getNode",
"(",
"ExtOp",
",",
"SL",
",",
"NVT",
",",
"Op0",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
")",
";",
"SDValue",
"Tmp2",
"=",
"DAG",
".",
"getNode",
"(",
"ExtOp",
",",
"SL",
",",
"NVT",
",",
"Op0",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
")",
";",
"SDValue",
"Tmp3",
"=",
"DAG",
".",
"getNode",
"(",
"ExtOp",
",",
"SL",
",",
"NVT",
",",
"Op1",
")",
";",
"SDValue",
"Med3",
"=",
"DAG",
".",
"getNode",
"(",
"Med3Opc",
",",
"SL",
",",
"NVT",
",",
"Tmp1",
",",
"Tmp2",
",",
"Tmp3",
")",
";",
"return",
"DAG",
".",
"getNode",
"(",
"ISD",
"::",
"TRUNCATE",
",",
"SL",
",",
"VT",
",",
"Med3",
")",
";",
"}",
"return",
"SDValue",
"(",
")",
";"
] |
LLVM | ARM | CPP | stmt_completion | CPU | 3,915 | [
")",
";"
] | [
"O",
"<<",
"MI",
"->",
"getOperand",
"(",
"OpNum",
")",
".",
"getImm",
"("
] |
LLVM | Mips | TD | next_suggestion | CPU | 3,916 | [
"}"
] | [
"bits",
"<",
"<NUM_LIT>",
">",
"Inst",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"rt",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"rs",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"code_",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"funct",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";"
] |
LLVM | AMDGPU | CPP | code_generation | GPU | 3,917 | [
"void",
"SIRegisterInfo",
"::",
"resolveFrameIndex",
"(",
"MachineInstr",
"&",
"MI",
",",
"Register",
"BaseReg",
",",
"int64_t",
"Offset",
")",
"const",
"{",
"const",
"SIInstrInfo",
"*",
"TII",
"=",
"ST",
".",
"getInstrInfo",
"(",
")",
";",
"bool",
"IsFlat",
"=",
"TII",
"->",
"isFLATScratch",
"(",
"MI",
")",
";",
"bool",
"SeenFI",
"=",
"false",
";",
"for",
"(",
"const",
"MachineOperand",
"&",
"MO",
":",
"MI",
".",
"operands",
"(",
")",
")",
"{",
"if",
"(",
"MO",
".",
"isFI",
"(",
")",
")",
"{",
"if",
"(",
"SeenFI",
")",
"llvm_unreachable",
"(",
"<STR_LIT>",
"should not see multiple frame indices",
"<STR_LIT>",
")",
";",
"SeenFI",
"=",
"true",
";",
"}",
"}",
"MachineOperand",
"*",
"FIOp",
"=",
"TII",
"->",
"getNamedOperand",
"(",
"MI",
",",
"IsFlat",
"?",
"AMDGPU",
"::",
"OpName",
"::",
"saddr",
":",
"AMDGPU",
"::",
"OpName",
"::",
"vaddr",
")",
";",
"MachineOperand",
"*",
"OffsetOp",
"=",
"TII",
"->",
"getNamedOperand",
"(",
"MI",
",",
"AMDGPU",
"::",
"OpName",
"::",
"offset",
")",
";",
"int64_t",
"NewOffset",
"=",
"OffsetOp",
"->",
"getImm",
"(",
")",
"+",
"Offset",
";",
"assert",
"(",
"FIOp",
"&&",
"FIOp",
"->",
"isFI",
"(",
")",
"&&",
"<STR_LIT>",
"frame index must be address operand",
"<STR_LIT>",
")",
";",
"assert",
"(",
"TII",
"->",
"isMUBUF",
"(",
"MI",
")",
"||",
"TII",
"->",
"isFLATScratch",
"(",
"MI",
")",
")",
";",
"if",
"(",
"IsFlat",
")",
"{",
"assert",
"(",
"TII",
"->",
"isLegalFLATOffset",
"(",
"NewOffset",
",",
"AMDGPUAS",
"::",
"PRIVATE_ADDRESS",
",",
"true",
")",
"&&",
"<STR_LIT>",
"offset should be legal",
"<STR_LIT>",
")",
";",
"FIOp",
"->",
"ChangeToRegister",
"(",
"BaseReg",
",",
"false",
")",
";",
"OffsetOp",
"->",
"setImm",
"(",
"NewOffset",
")",
";",
"return",
";",
"}",
"MachineOperand",
"*",
"SOffset",
"=",
"TII",
"->",
"getNamedOperand",
"(",
"MI",
",",
"AMDGPU",
"::",
"OpName",
"::",
"soffset",
")",
";",
"assert",
"(",
"SOffset",
"->",
"isImm",
"(",
")",
"&&",
"SOffset",
"->",
"getImm",
"(",
")",
"==",
"<NUM_LIT>",
")",
";",
"assert",
"(",
"SIInstrInfo",
"::",
"isLegalMUBUFImmOffset",
"(",
"NewOffset",
")",
"&&",
"<STR_LIT>",
"offset should be legal",
"<STR_LIT>",
")",
";",
"FIOp",
"->",
"ChangeToRegister",
"(",
"BaseReg",
",",
"false",
")",
";",
"OffsetOp",
"->",
"setImm",
"(",
"NewOffset",
")",
";",
"}"
] | [
"Resolve",
"a",
"frame",
"index",
"operand",
"of",
"an",
"instruction",
"to",
"reference",
"the",
"indicated",
"base",
"register",
"plus",
"offset",
"instead",
"."
] |
GCC | mips | CPP | next_suggestion | CPU | 3,918 | [
"if",
"(",
"!",
"cfun",
"->",
"machine",
"->",
"must_restore_gp_when_clobbered_p",
")",
"{"
] | [
"void",
"mips_restore_gp_from_cprestore_slot",
"(",
"rtx",
"temp",
")",
"{",
"gcc_assert",
"(",
"TARGET_ABICALLS",
"&&",
"TARGET_OLDABI",
"&&",
"epilogue_completed",
")",
";"
] |
LLVM | Mips | CPP | stmt_completion | CPU | 3,919 | [
";"
] | [
"if",
"(",
"InstTy",
"==",
"InstType",
"::",
"Ambiguous",
"&&",
"OpSize",
"==",
"<NUM_LIT>",
")",
"return",
"true",
";",
"return",
"false"
] |
LLVM | MBlaze | CPP | program_repair | MPU | 3,920 | [
"<FIXS>",
"void",
"EmitIMM",
"(",
"const",
"MCInst",
"&",
"MI",
",",
"unsigned",
"op",
",",
"unsigned",
"&",
"CurByte",
",",
"<FIXE>"
] | [
"}",
"void",
"EmitIMM",
"(",
"const",
"MCOperand",
"&",
"imm",
",",
"unsigned",
"&",
"CurByte",
",",
"raw_ostream",
"&",
"OS",
")",
"const",
";",
"<BUGS>",
"void",
"EmitIMM",
"(",
"const",
"MCInst",
"&",
"MI",
",",
"unsigned",
"op",
",",
"unsigned",
"&",
"CurByte",
",",
"<BUGE>",
"raw_ostream",
"&",
"OS",
")",
"const",
";",
"void",
"EmitImmediate",
"(",
"const",
"MCInst",
"&",
"MI",
","
] |
GCC | rs6000 | CPP | next_suggestion | CPU | 3,921 | [
"}"
] | [
"void",
"optimization_options",
"(",
"int",
"level",
"ATTRIBUTE_UNUSED",
",",
"int",
"size",
"ATTRIBUTE_UNUSED",
")",
"{",
"if",
"(",
"DEFAULT_ABI",
"==",
"ABI_DARWIN",
")",
"flag_errno_math",
"=",
"<NUM_LIT>",
";",
"set_param_value",
"(",
"<STR_LIT>",
"max-grow-copy-bb-insns",
"<STR_LIT>",
",",
"<NUM_LIT>",
")",
";"
] |
GCC | pdp10 | CPP | stmt_completion | MPU | 3,922 | [
"sizeof",
"src",
"[",
"<NUM_LIT>",
"]",
";",
"j",
"++",
")",
"define_insn",
"(",
"&",
"dest",
"[",
"i",
"]",
",",
"&",
"src",
"[",
"j",
"]",
",",
"<STR_LIT>",
"*return pdp10_output_halfword_move (insn);",
"<STR_LIT>",
")",
";"
] | [
"int",
"main",
"(",
"void",
")",
"{",
"op",
"dest",
"[",
"]",
"=",
"{",
"{",
"<STR_LIT>",
"(zero_extract:SI %s\\n\\t\\t\\t (const_int 18)\\n\\t\\t\\t (const_int 0))",
"<STR_LIT>",
",",
"<STR_LIT>",
"SI",
"<STR_LIT>",
",",
"<STR_LIT>",
"reg_or_mem_operand",
"<STR_LIT>",
",",
"<STR_LIT>",
"+r,m",
"<STR_LIT>",
"}",
",",
"{",
"<STR_LIT>",
"(zero_extract:SI %s\\n\\t\\t\\t (const_int 18)\\n\\t\\t\\t (const_int 18))",
"<STR_LIT>",
",",
"<STR_LIT>",
"SI",
"<STR_LIT>",
",",
"<STR_LIT>",
"reg_or_mem_operand",
"<STR_LIT>",
",",
"<STR_LIT>",
"+r,m",
"<STR_LIT>",
"}",
",",
"{",
"<STR_LIT>",
"(subreg:SI %s)",
"<STR_LIT>",
",",
"<STR_LIT>",
"HI",
"<STR_LIT>",
",",
"<STR_LIT>",
"reg_or_mem_operand",
"<STR_LIT>",
",",
"<STR_LIT>",
"=r,m",
"<STR_LIT>",
"}",
",",
"}",
";",
"op",
"src",
"[",
"]",
"=",
"{",
"{",
"<STR_LIT>",
"(zero_extract:SI %s\\n\\t\\t\\t (const_int 18)\\n\\t\\t\\t (const_int 0))",
"<STR_LIT>",
",",
"<STR_LIT>",
"SI",
"<STR_LIT>",
",",
"<STR_LIT>",
"reg_or_mem_operand",
"<STR_LIT>",
",",
"<STR_LIT>",
"rm,r",
"<STR_LIT>",
"}",
",",
"{",
"<STR_LIT>",
"(zero_extract:SI %s\\n\\t\\t\\t (const_int 18)\\n\\t\\t\\t (const_int 18))",
"<STR_LIT>",
",",
"<STR_LIT>",
"SI",
"<STR_LIT>",
",",
"<STR_LIT>",
"reg_or_mem_operand",
"<STR_LIT>",
",",
"<STR_LIT>",
"rm,r",
"<STR_LIT>",
"}",
",",
"{",
"<STR_LIT>",
"(sign_extract:SI %s\\n\\t\\t\\t (const_int 18)\\n\\t\\t\\t (const_int 0))",
"<STR_LIT>",
",",
"<STR_LIT>",
"SI",
"<STR_LIT>",
",",
"<STR_LIT>",
"reg_or_mem_operand",
"<STR_LIT>",
",",
"<STR_LIT>",
"rm,r",
"<STR_LIT>",
"}",
",",
"{",
"<STR_LIT>",
"(sign_extract:SI %s\\n\\t\\t\\t (const_int 18)\\n\\t\\t\\t (const_int 18))",
"<STR_LIT>",
",",
"<STR_LIT>",
"SI",
"<STR_LIT>",
",",
"<STR_LIT>",
"reg_or_mem_operand",
"<STR_LIT>",
",",
"<STR_LIT>",
"rm,r",
"<STR_LIT>",
"}",
",",
"{",
"<STR_LIT>",
"(subreg:SI %s)",
"<STR_LIT>",
",",
"<STR_LIT>",
"HI",
"<STR_LIT>",
",",
"<STR_LIT>",
"reg_or_mem_operand",
"<STR_LIT>",
",",
"<STR_LIT>",
"rm,r",
"<STR_LIT>",
"}",
",",
"{",
"<STR_LIT>",
"(and:SI %s\\n\\t\\t(const_int RIGHT_HALF))",
"<STR_LIT>",
",",
"<STR_LIT>",
"SI",
"<STR_LIT>",
",",
"<STR_LIT>",
"reg_or_mem_operand",
"<STR_LIT>",
",",
"<STR_LIT>",
"rm,r",
"<STR_LIT>",
"}",
",",
"{",
"<STR_LIT>",
"(lshiftrt:SI %s\\n\\t\\t (const_int 18))",
"<STR_LIT>",
",",
"<STR_LIT>",
"SI",
"<STR_LIT>",
",",
"<STR_LIT>",
"reg_or_mem_operand",
"<STR_LIT>",
",",
"<STR_LIT>",
"rm,r",
"<STR_LIT>",
"}",
",",
"{",
"<STR_LIT>",
"(ashiftrt:SI %s\\n\\t\\t (const_int 18))",
"<STR_LIT>",
",",
"<STR_LIT>",
"SI",
"<STR_LIT>",
",",
"<STR_LIT>",
"reg_or_mem_operand",
"<STR_LIT>",
",",
"<STR_LIT>",
"rm,r",
"<STR_LIT>",
"}",
",",
"}",
";",
"int",
"i",
",",
"j",
";",
"for",
"(",
"i",
"=",
"<NUM_LIT>",
";",
"i",
"<",
"sizeof",
"dest",
"/",
"sizeof",
"dest",
"[",
"<NUM_LIT>",
"]",
";",
"i",
"++",
")",
"for",
"(",
"j",
"=",
"<NUM_LIT>",
";",
"j",
"<",
"sizeof",
"src",
"/"
] |
GCC | rl78 | CPP | stmt_completion | MPU | 3,923 | [
"file",
",",
"<STR_LIT>",
"\\t; uses ES register\\n",
"<STR_LIT>",
")",
";"
] | [
"fprintf",
"(",
"file",
",",
"<STR_LIT>",
"\\t; push %d:",
"<STR_LIT>",
",",
"cfun",
"->",
"machine",
"->",
"framesize_regs",
")",
";",
"for",
"(",
"i",
"=",
"<NUM_LIT>",
";",
"i",
"<",
"<NUM_LIT>",
";",
"i",
"++",
")",
"if",
"(",
"cfun",
"->",
"machine",
"->",
"need_to_push",
"[",
"i",
"]",
")",
"fprintf",
"(",
"file",
",",
"<STR_LIT>",
" %s",
"<STR_LIT>",
",",
"word_regnames",
"[",
"i",
"*",
"<NUM_LIT>",
"]",
")",
";",
"fprintf",
"(",
"file",
",",
"<STR_LIT>",
"\\n",
"<STR_LIT>",
")",
";",
"}",
"if",
"(",
"frame_pointer_needed",
")",
"fprintf",
"(",
"file",
",",
"<STR_LIT>",
"\\t; $fp points here (r22)\\n",
"<STR_LIT>",
")",
";",
"if",
"(",
"cfun",
"->",
"machine",
"->",
"framesize_locals",
")",
"fprintf",
"(",
"file",
",",
"<STR_LIT>",
"\\t; locals: %d byte%s\\n",
"<STR_LIT>",
",",
"cfun",
"->",
"machine",
"->",
"framesize_locals",
",",
"cfun",
"->",
"machine",
"->",
"framesize_locals",
"==",
"<NUM_LIT>",
"?",
"<STR_LIT>",
"<STR_LIT>",
":",
"<STR_LIT>",
"s",
"<STR_LIT>",
")",
";",
"if",
"(",
"cfun",
"->",
"machine",
"->",
"framesize_outgoing",
")",
"fprintf",
"(",
"file",
",",
"<STR_LIT>",
"\\t; outgoing: %d byte%s\\n",
"<STR_LIT>",
",",
"cfun",
"->",
"machine",
"->",
"framesize_outgoing",
",",
"cfun",
"->",
"machine",
"->",
"framesize_outgoing",
"==",
"<NUM_LIT>",
"?",
"<STR_LIT>",
"<STR_LIT>",
":",
"<STR_LIT>",
"s",
"<STR_LIT>",
")",
";",
"if",
"(",
"cfun",
"->",
"machine",
"->",
"uses_es",
")",
"fprintf",
"("
] |
LLVM | AMDGPU | CPP | next_suggestion | GPU | 3,924 | [
"return",
"AMDGPU",
"::",
"BUFFER_LOAD_SBYTE_D16_OFFEN",
";"
] | [
"return",
"AMDGPU",
"::",
"BUFFER_LOAD_UBYTE_OFFEN",
";",
"case",
"AMDGPU",
"::",
"BUFFER_LOAD_SBYTE_OFFSET",
":",
"return",
"AMDGPU",
"::",
"BUFFER_LOAD_SBYTE_OFFEN",
";",
"case",
"AMDGPU",
"::",
"BUFFER_LOAD_USHORT_OFFSET",
":",
"return",
"AMDGPU",
"::",
"BUFFER_LOAD_USHORT_OFFEN",
";",
"case",
"AMDGPU",
"::",
"BUFFER_LOAD_SSHORT_OFFSET",
":",
"return",
"AMDGPU",
"::",
"BUFFER_LOAD_SSHORT_OFFEN",
";",
"case",
"AMDGPU",
"::",
"BUFFER_LOAD_DWORDX2_OFFSET",
":",
"return",
"AMDGPU",
"::",
"BUFFER_LOAD_DWORDX2_OFFEN",
";",
"case",
"AMDGPU",
"::",
"BUFFER_LOAD_DWORDX3_OFFSET",
":",
"return",
"AMDGPU",
"::",
"BUFFER_LOAD_DWORDX3_OFFEN",
";",
"case",
"AMDGPU",
"::",
"BUFFER_LOAD_DWORDX4_OFFSET",
":",
"return",
"AMDGPU",
"::",
"BUFFER_LOAD_DWORDX4_OFFEN",
";",
"case",
"AMDGPU",
"::",
"BUFFER_LOAD_UBYTE_D16_OFFSET",
":",
"return",
"AMDGPU",
"::",
"BUFFER_LOAD_UBYTE_D16_OFFEN",
";",
"case",
"AMDGPU",
"::",
"BUFFER_LOAD_UBYTE_D16_HI_OFFSET",
":",
"return",
"AMDGPU",
"::",
"BUFFER_LOAD_UBYTE_D16_HI_OFFEN",
";",
"case",
"AMDGPU",
"::",
"BUFFER_LOAD_SBYTE_D16_OFFSET",
":"
] |
LLVM | AArch64 | CPP | next_suggestion | CPU | 3,925 | [
"return",
"<STR_LIT>",
"AArch64ISD::NEON_VDUP",
"<STR_LIT>",
";"
] | [
"return",
"<STR_LIT>",
"AArch64ISD::NEON_BSL",
"<STR_LIT>",
";",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"return",
"<STR_LIT>",
"AArch64ISD::NEON_MOVIMM",
"<STR_LIT>",
";",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"return",
"<STR_LIT>",
"AArch64ISD::NEON_MVNIMM",
"<STR_LIT>",
";",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"return",
"<STR_LIT>",
"AArch64ISD::NEON_FMOVIMM",
"<STR_LIT>",
";",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"return",
"<STR_LIT>",
"AArch64ISD::NEON_CMP",
"<STR_LIT>",
";",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"return",
"<STR_LIT>",
"AArch64ISD::NEON_CMPZ",
"<STR_LIT>",
";",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"return",
"<STR_LIT>",
"AArch64ISD::NEON_TST",
"<STR_LIT>",
";",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"return",
"<STR_LIT>",
"AArch64ISD::NEON_QSHLs",
"<STR_LIT>",
";",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"return",
"<STR_LIT>",
"AArch64ISD::NEON_QSHLu",
"<STR_LIT>",
";",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":"
] |
GCC | arm | MD | next_suggestion | CPU | 3,926 | [
")"
] | [
"(",
"define_insn",
"<STR_LIT>",
"[",
"(",
"set",
"(",
"reg",
":",
"CC_NOOV",
"CC_REGNUM",
")",
"(",
"compare",
":",
"CC_NOOV",
"(",
"minus",
":",
"SI",
"(",
"match_operand",
":",
"SI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"match_operand",
":",
"SI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
"(",
"const_int",
"<NUM_LIT>",
")",
")",
")",
"(",
"set",
"(",
"match_operand",
":",
"SI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"minus",
":",
"SI",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"match_dup",
"<NUM_LIT>",
")",
")",
")",
"]",
"<STR_LIT>",
"<STR_LIT>",
"[",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"]"
] |
LLVM | X86 | CPP | stmt_completion | CPU | 3,927 | [
"(",
"<NUM_LIT>",
")",
";"
] | [
"bool",
"doInitialization",
"(",
"Module",
"&",
"M",
")",
"override",
"{",
"SMShadowTracker",
".",
"reset"
] |
GCC | mips | MD | stmt_completion | CPU | 3,928 | [
")",
")",
")"
] | [
"(",
"and",
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"and",
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>"
] |
LLVM | AArch64 | CPP | next_suggestion | CPU | 3,929 | [
"TokError",
"(",
"<STR_LIT>",
"immediate value expected for prefetch operand",
"<STR_LIT>",
")",
";"
] | [
"}",
"else",
"if",
"(",
"auto",
"Res",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
"(",
"N",
")",
")",
"return",
"Optional",
"<",
"unsigned",
">",
"(",
"Res",
"->",
"Encoding",
")",
";",
"return",
"Optional",
"<",
"unsigned",
">",
"(",
")",
";",
"}",
";",
"auto",
"LookupByEncoding",
"=",
"[",
"]",
"(",
"unsigned",
"E",
")",
"{",
"if",
"(",
"IsSVEPrefetch",
")",
"{",
"if",
"(",
"auto",
"Res",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
"(",
"E",
")",
")",
"return",
"Optional",
"<",
"StringRef",
">",
"(",
"Res",
"->",
"Name",
")",
";",
"}",
"else",
"if",
"(",
"auto",
"Res",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
"(",
"E",
")",
")",
"return",
"Optional",
"<",
"StringRef",
">",
"(",
"Res",
"->",
"Name",
")",
";",
"return",
"Optional",
"<",
"StringRef",
">",
"(",
")",
";",
"}",
";",
"unsigned",
"MaxVal",
"=",
"IsSVEPrefetch",
"?",
"<NUM_LIT>",
":",
"<NUM_LIT>",
";",
"if",
"(",
"parseOptionalToken",
"(",
"AsmToken",
"::",
"Hash",
")",
"||",
"Tok",
".",
"is",
"(",
"AsmToken",
"::",
"Integer",
")",
")",
"{",
"const",
"MCExpr",
"*",
"ImmVal",
";",
"if",
"(",
"getParser",
"(",
")",
".",
"parseExpression",
"(",
"ImmVal",
")",
")",
"return",
"MatchOperand_ParseFail",
";",
"const",
"MCConstantExpr",
"*",
"MCE",
"=",
"dyn_cast",
"<",
"MCConstantExpr",
">",
"(",
"ImmVal",
")",
";",
"if",
"(",
"!",
"MCE",
")",
"{"
] |
LLVM | AArch64 | TD | next_suggestion | CPU | 3,930 | [
"}"
] | [
"let",
"Name",
"=",
"<STR_LIT>",
";",
"let",
"PredicateMethod",
"=",
"<STR_LIT>",
";",
"let",
"RenderMethod",
"=",
"<STR_LIT>",
";"
] |
LLVM | ARM | TD | next_suggestion | CPU | 3,931 | [
"}"
] | [
"bits",
"<",
"<NUM_LIT>",
">",
"Rt",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"addr",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"addr",
"{",
"<NUM_LIT>",
"}",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"Rt",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"addr",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
";"
] |
LLVM | AArch64 | TD | stmt_completion | CPU | 3,932 | [
"SDT_AArch64UnaryVec",
">",
";"
] | [
"def",
"AArch64rev64",
":",
"SDNode",
"<",
"<STR_LIT>",
","
] |
LLVM | Hexagon | TD | next_suggestion | DSP | 3,933 | [
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";"
] | [
"def",
"A2_vnavgwcr",
":",
"HInst",
"<",
"(",
"outs",
"DoubleRegs",
":",
"$",
"Rdd32",
")",
",",
"(",
"ins",
"DoubleRegs",
":",
"$",
"Rtt32",
",",
"DoubleRegs",
":",
"$",
"Rss32",
")",
",",
"<STR_LIT>",
",",
"tc_002cb246",
",",
"TypeALU64",
">",
",",
"Enc_ea23e4",
"{",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";"
] |
LLVM | X86 | CPP | stmt_completion | CPU | 3,934 | [
"createX86Disassembler",
")",
";"
] | [
"TargetRegistry",
"::",
"RegisterMCDisassembler",
"(",
"getTheX86_64Target",
"(",
")",
","
] |
LLVM | Sparc | CPP | stmt_completion | CPU | 3,935 | [
"(",
"Reg",
")",
")",
";"
] | [
"unsigned",
"Reg",
"=",
"QFPRegDecoderTable",
"[",
"RegNo",
"]",
";",
"if",
"(",
"Reg",
"==",
"~",
"<NUM_LIT>",
"U",
")",
"return",
"MCDisassembler",
"::",
"Fail",
";",
"Inst",
".",
"addOperand",
"(",
"MCOperand",
"::",
"createReg"
] |
LLVM | X86 | CPP | stmt_completion | CPU | 3,936 | [
"i",
")",
"ShuffleMask",
".",
"push_back",
"(",
"i",
")",
";"
] | [
"if",
"(",
"Imm",
"&",
"<NUM_LIT>",
")",
"return",
";",
"unsigned",
"HalfSize",
"=",
"VT",
".",
"getVectorNumElements",
"(",
")",
"/",
"<NUM_LIT>",
";",
"unsigned",
"FstHalfBegin",
"=",
"(",
"Imm",
"&",
"<NUM_LIT>",
")",
"*",
"HalfSize",
";",
"unsigned",
"SndHalfBegin",
"=",
"(",
"(",
"Imm",
">>",
"<NUM_LIT>",
")",
"&",
"<NUM_LIT>",
")",
"*",
"HalfSize",
";",
"for",
"(",
"int",
"i",
"=",
"FstHalfBegin",
",",
"e",
"=",
"FstHalfBegin",
"+",
"HalfSize",
";",
"i",
"!=",
"e",
";",
"++",
"i",
")",
"ShuffleMask",
".",
"push_back",
"(",
"i",
")",
";",
"for",
"(",
"int",
"i",
"=",
"SndHalfBegin",
",",
"e",
"=",
"SndHalfBegin",
"+",
"HalfSize",
";",
"i",
"!=",
"e",
";",
"++"
] |
LLVM | Hexagon | TD | next_suggestion | DSP | 3,937 | [
"let",
"opExtentBits",
"=",
"<NUM_LIT>",
";"
] | [
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"isPredicated",
"=",
"<NUM_LIT>",
";",
"let",
"isTerminator",
"=",
"<NUM_LIT>",
";",
"let",
"isBranch",
"=",
"<NUM_LIT>",
";",
"let",
"isNewValue",
"=",
"<NUM_LIT>",
";",
"let",
"cofMax1",
"=",
"<NUM_LIT>",
";",
"let",
"isRestrictNoSlot1Store",
"=",
"<NUM_LIT>",
";",
"let",
"Defs",
"=",
"[",
"PC",
"]",
";",
"let",
"BaseOpcode",
"=",
"<STR_LIT>",
";",
"let",
"isTaken",
"=",
"Inst",
"{",
"<NUM_LIT>",
"}",
";",
"let",
"isExtendable",
"=",
"<NUM_LIT>",
";",
"let",
"opExtendable",
"=",
"<NUM_LIT>",
";",
"let",
"isExtentSigned",
"=",
"<NUM_LIT>",
";"
] |
GCC | nios2 | MD | next_suggestion | MPU | 3,938 | [
"[",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"]",
")"
] | [
"<STR_LIT>",
"<STR_LIT>"
] |
LLVM | Hexagon | TD | stmt_completion | DSP | 3,939 | [
"tc_44d3da28",
",",
"TypeV2LDST",
">",
",",
"Enc_a198f6",
",",
"AddrModeRel",
"{"
] | [
"def",
"L2_ploadrhtnew_io",
":",
"HInst",
"<",
"(",
"outs",
"IntRegs",
":",
"$",
"Rd32",
")",
",",
"(",
"ins",
"PredRegs",
":",
"$",
"Pt4",
",",
"IntRegs",
":",
"$",
"Rs32",
",",
"u31_1Imm",
":",
"$",
"Ii",
")",
",",
"<STR_LIT>",
","
] |
LLVM | TPC | TD | next_suggestion | Virtual ISA | 3,940 | [
"let",
"OutOfSlotData",
"=",
"<NUM_LIT>",
";"
] | [
"let",
"SrcExtra",
"=",
"{",
"<NUM_LIT>",
",",
"addr",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"}",
";",
"let",
"PredAddress",
"=",
"pred",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
";",
"let",
"VectorPred",
"=",
"!",
"eq",
"(",
"!",
"cast",
"<",
"string",
">",
"(",
"Pred",
")",
",",
"<STR_LIT>",
")",
";",
"let",
"PredPolarity",
"=",
"pred",
"{",
"<NUM_LIT>",
"}",
";",
"let",
"HasImm",
"=",
"<NUM_LIT>",
";",
"let",
"immOpNum",
"=",
"<NUM_LIT>",
";"
] |
LLVM | Hexagon | TD | stmt_completion | DSP | 3,941 | [
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";"
] | [
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-"
] |
LLVM | M680x0 | CPP | stmt_completion | MPU | 3,942 | [
"<STR_LIT>",
")",
";"
] | [
"bool",
"M680x0DAGToDAGISel",
"::",
"SelectARIPI",
"(",
"SDNode",
"*",
"Parent",
",",
"SDValue",
"N",
",",
"SDValue",
"&",
"Base",
")",
"{",
"LLVM_DEBUG",
"(",
"dbgs",
"(",
")",
"<<",
"<STR_LIT>",
"Selecting ARIPI: ",
"<STR_LIT>",
")",
";",
"LLVM_DEBUG",
"(",
"dbgs",
"(",
")",
"<<",
"<STR_LIT>",
"NOT IMPLEMENTED\\n"
] |
GCC | alpha | MD | stmt_completion | MPU | 3,943 | [
")",
")",
")"
] | [
"(",
"and",
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>"
] |
GCC | arm | CPP | stmt_completion | CPU | 3,944 | [
"(",
"uint32x4_t",
")",
"{",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
"}",
")",
";"
] | [
"_",
"_",
"rv",
".",
"val",
"[",
"<NUM_LIT>",
"]",
"=",
"_",
"_",
"builtin_shuffle",
"(",
"_",
"_",
"a",
",",
"_",
"_",
"b",
",",
"(",
"uint32x4_t",
")",
"{",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
"}",
")",
";",
"_",
"_",
"rv",
".",
"val",
"[",
"<NUM_LIT>",
"]",
"=",
"_",
"_",
"builtin_shuffle",
"(",
"_",
"_",
"a",
",",
"_",
"_",
"b",
",",
"(",
"uint32x4_t",
")",
"{",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
"}",
")",
";",
"_",
"_",
"rv",
".",
"val",
"[",
"<NUM_LIT>",
"]",
"=",
"_",
"_",
"builtin_shuffle",
"(",
"_",
"_",
"a",
",",
"_",
"_",
"b",
","
] |
GCC | arm | CPP | stmt_completion | CPU | 3,945 | [
"_",
"_",
"index",
")",
";"
] | [
"vfmlslq_lane_low_u32",
"(",
"float32x4_t",
"_",
"_",
"r",
",",
"float16x8_t",
"_",
"_",
"a",
",",
"float16x4_t",
"_",
"_",
"b",
",",
"const",
"int",
"_",
"_",
"index",
")",
"{",
"_",
"_",
"builtin_arm_lane_check",
"(",
"<NUM_LIT>",
","
] |
LLVM | Mips | TD | stmt_completion | CPU | 3,946 | [
"<NUM_LIT>",
">",
";"
] | [
"class",
"DPADD_S_H_ENC",
":",
"MSA_3R_FMT",
"<",
"<NUM_LIT>",
",",
"<NUM_LIT>",
","
] |
LLVM | AMDGPU | CPP | next_suggestion | GPU | 3,947 | [
"resetTargetOptions",
"(",
"F",
")",
";"
] | [
"SmallString",
"<",
"<NUM_LIT>",
">",
"SubtargetKey",
"(",
"GPU",
")",
";",
"SubtargetKey",
".",
"append",
"(",
"FS",
")",
";",
"auto",
"&",
"I",
"=",
"SubtargetMap",
"[",
"SubtargetKey",
"]",
";",
"if",
"(",
"!",
"I",
")",
"{"
] |
LLVM | AArch64 | CPP | stmt_completion | CPU | 3,948 | [
"const",
"override",
"{"
] | [
"StringRef",
"getPassName",
"(",
")"
] |
LLVM | AArch64 | CPP | next_suggestion | CPU | 3,949 | [
"int",
"UnscaledOffset",
"=",
"getLdStOffsetOp",
"(",
"MI",
")",
".",
"getImm",
"(",
")",
"*",
"TII",
"->",
"getMemScale",
"(",
"MI",
")",
";"
] | [
"}",
"if",
"(",
"TII",
"->",
"hasUnscaledLdStOffset",
"(",
"MI",
".",
"getOpcode",
"(",
")",
")",
")",
"return",
"false",
";",
"Update",
"=",
"findMatchingUpdateInsnBackward",
"(",
"MBBI",
",",
"UpdateLimit",
")",
";",
"if",
"(",
"Update",
"!=",
"E",
")",
"{",
"MBBI",
"=",
"mergeUpdateInsn",
"(",
"MBBI",
",",
"Update",
",",
"true",
")",
";",
"return",
"true",
";",
"}"
] |
LLVM | ARM | CPP | stmt_completion | CPU | 3,950 | [
")",
";"
] | [
"CurDAG",
"->",
"RepositionNode",
"(",
"N",
".",
"getNode",
"(",
")",
"->",
"getIterator",
"(",
")",
",",
"M",
".",
"getNode",
"(",
")",
")",
";",
"ReplaceUses",
"(",
"N",
",",
"M"
] |
GCC | gcn | MD | next_suggestion | GPU | 3,951 | [
"<STR_LIT>"
] | [
"(",
"gtu",
":",
"DI",
"(",
"minus",
":",
"V_SI",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"match_dup",
"<NUM_LIT>",
")",
")",
"(",
"match_dup",
"<NUM_LIT>",
")",
")",
")",
"]",
"<STR_LIT>"
] |
GCC | i386 | CPP | stmt_completion | CPU | 3,952 | [
"_",
"_",
"m128d",
"_",
"_",
"B",
")",
"{"
] | [
"extern",
"_",
"_",
"inline",
"_",
"_",
"m128d",
"_",
"_",
"attribute__",
"(",
"(",
"_",
"_",
"gnu_inline__",
",",
"_",
"_",
"always_inline__",
",",
"_",
"_",
"artificial__",
")",
")",
"_",
"mm_frcz_sd",
"(",
"_",
"_",
"m128d",
"_",
"_",
"A",
","
] |
LLVM | Hexagon | CPP | program_repair | DSP | 3,953 | [
"<FIXS>",
"Taken",
"=",
"getEdgeProbability",
"(",
"Src",
",",
"SB",
")",
"OneHalf",
";",
"<FIXE>"
] | [
"for",
"(",
"const",
"MachineBasicBlock",
"*",
"SB",
":",
"B",
".",
"successors",
"(",
")",
")",
"{",
"if",
"(",
"!",
"B",
".",
"isLayoutSuccessor",
"(",
"SB",
")",
")",
"continue",
";",
"<BUGS>",
"Taken",
"=",
"MBPI",
"->",
"getEdgeProbability",
"(",
"Src",
",",
"SB",
")",
"OneHalf",
";",
"<BUGE>",
"break",
";",
"}",
"}",
"else",
"{"
] |
LLVM | ARM | CPP | next_suggestion | CPU | 3,954 | [
"case",
"Intrinsic",
"::",
"arm_neon_vld4",
":"
] | [
"case",
"ISD",
"::",
"STORE",
":",
"return",
"PerformSTORECombine",
"(",
"N",
",",
"DCI",
")",
";",
"case",
"ISD",
"::",
"BUILD_VECTOR",
":",
"return",
"PerformBUILD_VECTORCombine",
"(",
"N",
",",
"DCI",
")",
";",
"case",
"ISD",
"::",
"INSERT_VECTOR_ELT",
":",
"return",
"PerformInsertEltCombine",
"(",
"N",
",",
"DCI",
")",
";",
"case",
"ISD",
"::",
"VECTOR_SHUFFLE",
":",
"return",
"PerformVECTOR_SHUFFLECombine",
"(",
"N",
",",
"DCI",
".",
"DAG",
")",
";",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"return",
"PerformVDUPLANECombine",
"(",
"N",
",",
"DCI",
")",
";",
"case",
"ISD",
"::",
"FP_TO_SINT",
":",
"case",
"ISD",
"::",
"FP_TO_UINT",
":",
"return",
"PerformVCVTCombine",
"(",
"N",
",",
"DCI",
",",
"Subtarget",
")",
";",
"case",
"ISD",
"::",
"FDIV",
":",
"return",
"PerformVDIVCombine",
"(",
"N",
",",
"DCI",
",",
"Subtarget",
")",
";",
"case",
"ISD",
"::",
"INTRINSIC_WO_CHAIN",
":",
"return",
"PerformIntrinsicCombine",
"(",
"N",
",",
"DCI",
".",
"DAG",
")",
";",
"case",
"ISD",
"::",
"SHL",
":",
"case",
"ISD",
"::",
"SRA",
":",
"case",
"ISD",
"::",
"SRL",
":",
"return",
"PerformShiftCombine",
"(",
"N",
",",
"DCI",
".",
"DAG",
",",
"Subtarget",
")",
";",
"case",
"ISD",
"::",
"SIGN_EXTEND",
":",
"case",
"ISD",
"::",
"ZERO_EXTEND",
":",
"case",
"ISD",
"::",
"ANY_EXTEND",
":",
"return",
"PerformExtendCombine",
"(",
"N",
",",
"DCI",
".",
"DAG",
",",
"Subtarget",
")",
";",
"case",
"ISD",
"::",
"SELECT_CC",
":",
"return",
"PerformSELECT_CCCombine",
"(",
"N",
",",
"DCI",
".",
"DAG",
",",
"Subtarget",
")",
";",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"return",
"PerformCMOVCombine",
"(",
"N",
",",
"DCI",
".",
"DAG",
")",
";",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"return",
"CombineBaseUpdate",
"(",
"N",
",",
"DCI",
")",
";",
"case",
"ISD",
"::",
"INTRINSIC_VOID",
":",
"case",
"ISD",
"::",
"INTRINSIC_W_CHAIN",
":",
"switch",
"(",
"cast",
"<",
"ConstantSDNode",
">",
"(",
"N",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
")",
"->",
"getZExtValue",
"(",
")",
")",
"{",
"case",
"Intrinsic",
"::",
"arm_neon_vld1",
":",
"case",
"Intrinsic",
"::",
"arm_neon_vld2",
":",
"case",
"Intrinsic",
"::",
"arm_neon_vld3",
":"
] |
LLVM | X86 | CPP | code_generation | CPU | 3,955 | [
"bool",
"X86DAGToDAGISel",
"::",
"SelectInlineAsmMemoryOperand",
"(",
"const",
"SDValue",
"&",
"Op",
",",
"unsigned",
"ConstraintID",
",",
"std",
"::",
"vector",
"<",
"SDValue",
">",
"&",
"OutOps",
")",
"{",
"SDValue",
"Op0",
",",
"Op1",
",",
"Op2",
",",
"Op3",
",",
"Op4",
";",
"switch",
"(",
"ConstraintID",
")",
"{",
"default",
":",
"llvm_unreachable",
"(",
"<STR_LIT>",
"Unexpected asm memory constraint",
"<STR_LIT>",
")",
";",
"case",
"InlineAsm",
"::",
"Constraint_i",
":",
"case",
"InlineAsm",
"::",
"Constraint_o",
":",
"case",
"InlineAsm",
"::",
"Constraint_v",
":",
"case",
"InlineAsm",
"::",
"Constraint_m",
":",
"case",
"InlineAsm",
"::",
"Constraint_X",
":",
"if",
"(",
"!",
"selectAddr",
"(",
"nullptr",
",",
"Op",
",",
"Op0",
",",
"Op1",
",",
"Op2",
",",
"Op3",
",",
"Op4",
")",
")",
"return",
"true",
";",
"break",
";",
"}",
"OutOps",
".",
"push_back",
"(",
"Op0",
")",
";",
"OutOps",
".",
"push_back",
"(",
"Op1",
")",
";",
"OutOps",
".",
"push_back",
"(",
"Op2",
")",
";",
"OutOps",
".",
"push_back",
"(",
"Op3",
")",
";",
"OutOps",
".",
"push_back",
"(",
"Op4",
")",
";",
"return",
"false",
";",
"}"
] | [
"SelectInlineAsmMemoryOperand",
"-",
"Select",
"the",
"specified",
"address",
"as",
"a",
"target",
"addressing",
"mode",
",",
"according",
"to",
"the",
"specified",
"constraint",
"."
] |
LLVM | Hexagon | TD | next_suggestion | DSP | 3,956 | [
"let",
"isCompare",
"=",
"<NUM_LIT>",
";"
] | [
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"isFP",
"=",
"<NUM_LIT>",
";",
"let",
"Uses",
"=",
"[",
"USR",
"]",
";"
] |
GCC | i386 | MD | stmt_completion | CPU | 3,957 | [
"<STR_LIT>",
")"
] | [
"(",
"and",
"(",
"eq_attr",
"<STR_LIT>"
] |
LLVM | AMDGPU | CPP | stmt_completion | GPU | 3,958 | [
")",
";"
] | [
"while",
"(",
"getLexer",
"(",
")",
".",
"is",
"(",
"AsmToken",
"::",
"EndOfStatement",
")",
")",
"Lex",
"(",
")",
";",
"if",
"(",
"getLexer",
"(",
")",
".",
"isNot",
"(",
"AsmToken",
"::",
"Identifier",
")",
")",
"return",
"TokError",
"(",
"<STR_LIT>",
"expected value identifier or .end_amd_kernel_code_t",
"<STR_LIT>",
")",
";",
"StringRef",
"ID",
"=",
"getLexer",
"(",
")",
".",
"getTok",
"(",
")",
".",
"getIdentifier",
"(",
")",
";",
"Lex",
"("
] |
GCC | powerpcspe | MD | stmt_completion | CPU | 3,959 | [
")",
")"
] | [
"(",
"define_insn_reservation",
"<STR_LIT>",
"<NUM_LIT>",
"(",
"and",
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>"
] |
LLVM | Mips | CPP | program_repair | CPU | 3,960 | [
"<FIXS>",
"ATUsed",
"=",
"expandRegLargeImmPair",
"(",
"SP",
",",
"-",
"StackSize",
",",
"NewReg",
",",
"NewImm",
",",
"MBB",
",",
"MBBI",
")",
";",
"BuildMI",
"(",
"MBB",
",",
"MBBI",
",",
"dl",
",",
"TII",
".",
"get",
"(",
"ADDiu",
")",
",",
"SP",
")",
".",
"addReg",
"(",
"NewReg",
")",
".",
"addImm",
"(",
"NewImm",
")",
";",
"<FIXE>"
] | [
"MachineLocation",
"DstML",
",",
"SrcML",
";",
"<BUGS>",
"ATUsed",
"=",
"expandRegLargeImmPair",
"(",
"Mips",
"::",
"SP",
",",
"-",
"StackSize",
",",
"NewReg",
",",
"NewImm",
",",
"MBB",
",",
"MBBI",
")",
";",
"BuildMI",
"(",
"MBB",
",",
"MBBI",
",",
"dl",
",",
"TII",
".",
"get",
"(",
"Mips",
"::",
"ADDiu",
")",
",",
"Mips",
"::",
"SP",
")",
".",
"addReg",
"(",
"NewReg",
")",
".",
"addImm",
"(",
"NewImm",
")",
";",
"<BUGE>",
"if",
"(",
"ATUsed",
")"
] |
LLVM | Hexagon | TD | next_suggestion | DSP | 3,961 | [
"let",
"opExtentAlign",
"=",
"<NUM_LIT>",
";"
] | [
"def",
"J4_cmpeqi_fp1_jump_nt",
":",
"HInst",
"<",
"(",
"outs",
")",
",",
"(",
"ins",
"GeneralSubRegs",
":",
"$",
"Rs16",
",",
"u5_0Imm",
":",
"$",
"II",
",",
"b30_2Imm",
":",
"$",
"Ii",
")",
",",
"<STR_LIT>",
",",
"tc_3d495a39",
",",
"TypeCJ",
">",
",",
"Enc_14d27a",
",",
"PredRel",
"{",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"isPredicated",
"=",
"<NUM_LIT>",
";",
"let",
"isPredicatedFalse",
"=",
"<NUM_LIT>",
";",
"let",
"isTerminator",
"=",
"<NUM_LIT>",
";",
"let",
"isBranch",
"=",
"<NUM_LIT>",
";",
"let",
"isPredicatedNew",
"=",
"<NUM_LIT>",
";",
"let",
"cofRelax1",
"=",
"<NUM_LIT>",
";",
"let",
"cofRelax2",
"=",
"<NUM_LIT>",
";",
"let",
"cofMax1",
"=",
"<NUM_LIT>",
";",
"let",
"Uses",
"=",
"[",
"P1",
"]",
";",
"let",
"Defs",
"=",
"[",
"P1",
",",
"PC",
"]",
";",
"let",
"BaseOpcode",
"=",
"<STR_LIT>",
";",
"let",
"isTaken",
"=",
"Inst",
"{",
"<NUM_LIT>",
"}",
";",
"let",
"isExtendable",
"=",
"<NUM_LIT>",
";",
"let",
"opExtendable",
"=",
"<NUM_LIT>",
";",
"let",
"isExtentSigned",
"=",
"<NUM_LIT>",
";",
"let",
"opExtentBits",
"=",
"<NUM_LIT>",
";"
] |
LLVM | AArch64 | TD | stmt_completion | CPU | 3,962 | [
";"
] | [
"def",
"simm4s2",
":",
"Operand",
"<",
"i64",
">",
",",
"ImmLeaf",
"<",
"i64",
",",
"[",
"{",
"return",
"Imm",
">",
"=",
"-",
"<NUM_LIT>",
"&",
"&",
"Imm",
"<",
"=",
"<NUM_LIT>",
"&",
"&",
"(",
"Imm",
"%",
"<NUM_LIT>",
")",
"=",
"=",
"<NUM_LIT>",
";",
"}",
"]",
",",
"SImmS2XForm",
">",
"{",
"let",
"PrintMethod",
"=",
"<STR_LIT>",
";",
"let",
"ParserMatchClass",
"=",
"SImm4s2Operand",
";",
"let",
"DecoderMethod",
"=",
"<STR_LIT>"
] |
LLVM | Hexagon | TD | stmt_completion | DSP | 3,963 | [
"<NUM_LIT>",
";"
] | [
"let",
"opNewValue",
"=",
"<NUM_LIT>",
";",
"let",
"CextOpcode",
"=",
"<STR_LIT>",
";",
"let",
"InputType",
"=",
"<STR_LIT>",
";",
"let",
"isExtendable",
"=",
"<NUM_LIT>",
";",
"let",
"opExtendable",
"=",
"<NUM_LIT>",
";",
"let",
"isExtentSigned",
"="
] |
LLVM | AMDGPU | CPP | stmt_completion | GPU | 3,964 | [
",",
"ParamTy",
",",
"Offset",
")",
";"
] | [
"const",
"Function",
"&",
"F",
"=",
"MF",
".",
"getFunction",
"(",
")",
";",
"const",
"DataLayout",
"&",
"DL",
"=",
"F",
".",
"getParent",
"(",
")",
"->",
"getDataLayout",
"(",
")",
";",
"PointerType",
"*",
"PtrTy",
"=",
"PointerType",
"::",
"get",
"(",
"ParamTy",
",",
"AMDGPUAS",
"::",
"CONSTANT_ADDRESS",
")",
";",
"MachinePointerInfo",
"PtrInfo",
"(",
"UndefValue",
"::",
"get",
"(",
"PtrTy",
")",
")",
";",
"unsigned",
"TypeSize",
"=",
"DL",
".",
"getTypeStoreSize",
"(",
"ParamTy",
")",
";",
"unsigned",
"PtrReg",
"=",
"lowerParameterPtr",
"(",
"MIRBuilder"
] |
LLVM | Mips | CPP | code_generation | CPU | 3,965 | [
"bool",
"Mips16HardFloat",
"::",
"runOnModule",
"(",
"Module",
"&",
"M",
")",
"{",
"DEBUG",
"(",
"errs",
"(",
")",
"<<",
"<STR_LIT>",
"Run on Module Mips16HardFloat\\n",
"<STR_LIT>",
")",
";",
"bool",
"Modified",
"=",
"false",
";",
"for",
"(",
"Module",
"::",
"iterator",
"F",
"=",
"M",
".",
"begin",
"(",
")",
",",
"E",
"=",
"M",
".",
"end",
"(",
")",
";",
"F",
"!=",
"E",
";",
"++",
"F",
")",
"{",
"if",
"(",
"F",
"->",
"hasFnAttribute",
"(",
"<STR_LIT>",
"nomips16",
"<STR_LIT>",
")",
"&&",
"F",
"->",
"hasFnAttribute",
"(",
"<STR_LIT>",
"use-soft-float",
"<STR_LIT>",
")",
")",
"{",
"removeUseSoftFloat",
"(",
"*",
"F",
")",
";",
"continue",
";",
"}",
"if",
"(",
"F",
"->",
"isDeclaration",
"(",
")",
"||",
"F",
"->",
"hasFnAttribute",
"(",
"<STR_LIT>",
"mips16_fp_stub",
"<STR_LIT>",
")",
"||",
"F",
"->",
"hasFnAttribute",
"(",
"<STR_LIT>",
"nomips16",
"<STR_LIT>",
")",
")",
"continue",
";",
"Modified",
"|=",
"fixupFPReturnAndCall",
"(",
"*",
"F",
",",
"&",
"M",
",",
"TM",
")",
";",
"FPParamVariant",
"V",
"=",
"whichFPParamVariantNeeded",
"(",
"*",
"F",
")",
";",
"if",
"(",
"V",
"!=",
"NoSig",
")",
"{",
"Modified",
"=",
"true",
";",
"createFPFnStub",
"(",
"F",
",",
"&",
"M",
",",
"V",
",",
"TM",
")",
";",
"}",
"}",
"return",
"Modified",
";",
"}"
] | [
"runOnModule",
"-",
"Virtual",
"method",
"overriden",
"by",
"subclasses",
"to",
"process",
"the",
"module",
"being",
"operated",
"on",
"."
] |
LLVM | WebAssembly | CPP | stmt_completion | Virtual ISA | 3,966 | [
"I64_TRUNC_U_F64",
")",
";"
] | [
"case",
"WebAssembly",
"::",
"FP_TO_SINT_I32_F64",
":",
"return",
"LowerFPToInt",
"(",
"MI",
",",
"DL",
",",
"BB",
",",
"TII",
",",
"false",
",",
"false",
",",
"true",
",",
"WebAssembly",
"::",
"I32_TRUNC_S_F64",
")",
";",
"case",
"WebAssembly",
"::",
"FP_TO_UINT_I32_F64",
":",
"return",
"LowerFPToInt",
"(",
"MI",
",",
"DL",
",",
"BB",
",",
"TII",
",",
"true",
",",
"false",
",",
"true",
",",
"WebAssembly",
"::",
"I32_TRUNC_U_F64",
")",
";",
"case",
"WebAssembly",
"::",
"FP_TO_SINT_I64_F64",
":",
"return",
"LowerFPToInt",
"(",
"MI",
",",
"DL",
",",
"BB",
",",
"TII",
",",
"false",
",",
"true",
",",
"true",
",",
"WebAssembly",
"::",
"I64_TRUNC_S_F64",
")",
";",
"case",
"WebAssembly",
"::",
"FP_TO_UINT_I64_F64",
":",
"return",
"LowerFPToInt",
"(",
"MI",
",",
"DL",
",",
"BB",
",",
"TII",
",",
"true",
",",
"true",
",",
"true",
",",
"WebAssembly",
"::"
] |
GCC | i386 | MD | stmt_completion | CPU | 3,967 | [
"<STR_LIT>",
")",
")"
] | [
"(",
"if_then_else",
"(",
"match_test",
"<STR_LIT>",
")",
"(",
"ior",
"(",
"match_operand",
"<NUM_LIT>",
"<STR_LIT>",
")",
"(",
"match_operand",
"<NUM_LIT>",
"<STR_LIT>",
")",
"(",
"match_operand",
"<NUM_LIT>"
] |
GCC | nds32 | CPP | stmt_completion | CPU | 3,968 | [
"target",
",",
"op0",
",",
"op1",
")",
";"
] | [
"rtx",
"op1",
"=",
"nds32_read_argument",
"(",
"exp",
",",
"<NUM_LIT>",
")",
";",
"int",
"op0_num",
"=",
"return_p",
"?",
"<NUM_LIT>",
":",
"<NUM_LIT>",
";",
"int",
"op1_num",
"=",
"return_p",
"?",
"<NUM_LIT>",
":",
"<NUM_LIT>",
";",
"if",
"(",
"return_p",
")",
"target",
"=",
"nds32_legitimize_target",
"(",
"icode",
",",
"target",
")",
";",
"if",
"(",
"!",
"nds32_check_constant_argument",
"(",
"icode",
",",
"op1_num",
",",
"op1",
",",
"name",
")",
")",
"return",
"NULL_RTX",
";",
"op0",
"=",
"nds32_legitimize_argument",
"(",
"icode",
",",
"op0_num",
",",
"op0",
")",
";",
"op1",
"=",
"nds32_legitimize_argument",
"(",
"icode",
",",
"op1_num",
",",
"op1",
")",
";",
"if",
"(",
"return_p",
")",
"pat",
"=",
"GEN_FCN",
"(",
"icode",
")",
"("
] |
GCC | i386 | MD | program_repair | CPU | 3,969 | [
"<FIXS>",
"(",
"match_operand",
":",
"V8HI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"<FIXE>"
] | [
"[",
"(",
"set",
"(",
"match_operand",
":",
"V8HI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"vec_select",
":",
"V8HI",
"(",
"vec_concat",
":",
"V16HI",
"<BUGS>",
"(",
"match_operand",
":",
"V8HI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"<BUGE>",
"(",
"match_operand",
":",
"V8HI",
"<NUM_LIT>",
"<STR_LIT>",
")",
")",
"(",
"match_parallel",
"<NUM_LIT>",
"<STR_LIT>",
"[",
"(",
"match_operand",
"<NUM_LIT>",
"<STR_LIT>",
")",
"]",
")",
")",
")",
"]"
] |
GCC | mips | MD | stmt_completion | CPU | 3,970 | [
")",
")",
")"
] | [
"(",
"define_predicate",
"<STR_LIT>",
"(",
"and",
"(",
"match_code",
"<STR_LIT>",
")",
"(",
"match_test",
"<STR_LIT>"
] |
GCC | rs6000 | MD | next_suggestion | CPU | 3,971 | [
"(",
"V2DI",
"<STR_LIT>",
")",
"]",
")"
] | [
"(",
"DI",
"<STR_LIT>",
")",
"(",
"V16QI",
"<STR_LIT>",
")",
"(",
"V8HI",
"<STR_LIT>",
")",
"(",
"V4SI",
"<STR_LIT>",
")"
] |
LLVM | PowerPC | CPP | next_suggestion | CPU | 3,972 | [
"nextOffset",
"+=",
"StackOffset",
";"
] | [
"SDValue",
"ArgGPR",
"=",
"DAG",
".",
"getConstant",
"(",
"FuncInfo",
"->",
"getVarArgsNumGPR",
"(",
")",
",",
"dl",
",",
"MVT",
"::",
"i32",
")",
";",
"SDValue",
"ArgFPR",
"=",
"DAG",
".",
"getConstant",
"(",
"FuncInfo",
"->",
"getVarArgsNumFPR",
"(",
")",
",",
"dl",
",",
"MVT",
"::",
"i32",
")",
";",
"SDValue",
"StackOffsetFI",
"=",
"DAG",
".",
"getFrameIndex",
"(",
"FuncInfo",
"->",
"getVarArgsStackOffset",
"(",
")",
",",
"PtrVT",
")",
";",
"SDValue",
"FR",
"=",
"DAG",
".",
"getFrameIndex",
"(",
"FuncInfo",
"->",
"getVarArgsFrameIndex",
"(",
")",
",",
"PtrVT",
")",
";",
"uint64_t",
"FrameOffset",
"=",
"PtrVT",
".",
"getSizeInBits",
"(",
")",
"/",
"<NUM_LIT>",
";",
"SDValue",
"ConstFrameOffset",
"=",
"DAG",
".",
"getConstant",
"(",
"FrameOffset",
",",
"dl",
",",
"PtrVT",
")",
";",
"uint64_t",
"StackOffset",
"=",
"PtrVT",
".",
"getSizeInBits",
"(",
")",
"/",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
";",
"SDValue",
"ConstStackOffset",
"=",
"DAG",
".",
"getConstant",
"(",
"StackOffset",
",",
"dl",
",",
"PtrVT",
")",
";",
"uint64_t",
"FPROffset",
"=",
"<NUM_LIT>",
";",
"SDValue",
"ConstFPROffset",
"=",
"DAG",
".",
"getConstant",
"(",
"FPROffset",
",",
"dl",
",",
"PtrVT",
")",
";",
"const",
"Value",
"*",
"SV",
"=",
"cast",
"<",
"SrcValueSDNode",
">",
"(",
"Op",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
")",
"->",
"getValue",
"(",
")",
";",
"SDValue",
"firstStore",
"=",
"DAG",
".",
"getTruncStore",
"(",
"Op",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
",",
"dl",
",",
"ArgGPR",
",",
"Op",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
",",
"MachinePointerInfo",
"(",
"SV",
")",
",",
"MVT",
"::",
"i8",
")",
";",
"uint64_t",
"nextOffset",
"=",
"FPROffset",
";",
"SDValue",
"nextPtr",
"=",
"DAG",
".",
"getNode",
"(",
"ISD",
"::",
"ADD",
",",
"dl",
",",
"PtrVT",
",",
"Op",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
",",
"ConstFPROffset",
")",
";",
"SDValue",
"secondStore",
"=",
"DAG",
".",
"getTruncStore",
"(",
"firstStore",
",",
"dl",
",",
"ArgFPR",
",",
"nextPtr",
",",
"MachinePointerInfo",
"(",
"SV",
",",
"nextOffset",
")",
",",
"MVT",
"::",
"i8",
")",
";"
] |
GCC | nds32 | CPP | code_generation | CPU | 3,973 | [
"bool",
"nds32_n13_last_two_load_to_e1_p",
"(",
"rtx_insn",
"*",
"producer",
",",
"rtx_insn",
"*",
"consumer",
")",
"{",
"rtx",
"last_two_def_reg",
"=",
"extract_nth_access_reg",
"(",
"producer",
",",
"-",
"<NUM_LIT>",
")",
";",
"if",
"(",
"last_two_def_reg",
"==",
"NULL_RTX",
")",
"return",
"false",
";",
"return",
"n13_consumed_by_e1_dep_p",
"(",
"consumer",
",",
"last_two_def_reg",
")",
";",
"}"
] | [
"Check",
"dependencies",
"from",
"LMW",
"(",
"N",
",",
"N-1",
")",
"to",
"E2",
"."
] |
LLVM | ARM64 | TD | stmt_completion | CPU | 3,974 | [
"DwarfRegNum",
"<",
"[",
"<NUM_LIT>",
"]",
">",
";"
] | [
"def",
"B14",
":",
"ARM64Reg",
"<",
"<NUM_LIT>",
",",
"<STR_LIT>",
">",
","
] |
GCC | ia64 | MD | stmt_completion | CPU | 3,975 | [
")",
")"
] | [
"(",
"define_predicate",
"<STR_LIT>",
"(",
"match_code",
"<STR_LIT>"
] |
LLVM | Hexagon | TD | stmt_completion | DSP | 3,976 | [
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";"
] | [
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-"
] |
LLVM | AMDGPU | CPP | next_suggestion | GPU | 3,977 | [
"}"
] | [
"for",
"(",
"unsigned",
"N",
"=",
"<NUM_LIT>",
";",
"N",
"<",
"NumRegs",
";",
"++",
"N",
")",
"if",
"(",
"LRM",
"->",
"checkInterference",
"(",
"*",
"Intervals",
"[",
"N",
"]",
",",
"StartReg",
"+",
"N",
")",
")",
"return",
"false",
";",
"for",
"(",
"unsigned",
"N",
"=",
"<NUM_LIT>",
";",
"N",
"<",
"NumRegs",
";",
"++",
"N",
")",
"LRM",
"->",
"assign",
"(",
"*",
"Intervals",
"[",
"N",
"]",
",",
"StartReg",
"+",
"N",
")",
";",
"return",
"true",
";"
] |
LLVM | ARM | TD | stmt_completion | CPU | 3,978 | [
"QPR",
":",
"$",
"Vd",
")",
",",
"(",
"ResTy",
"(",
"IntOp",
"(",
"ResTy",
"QPR",
":",
"$",
"src1",
")",
",",
"(",
"OpTy",
"DPR",
":",
"$",
"Vn",
")",
",",
"(",
"OpTy",
"(",
"NEONvduplane",
"(",
"OpTy",
"DPR_VFP2",
":",
"$",
"Vm",
")",
",",
"imm",
":",
"$",
"lane",
")",
")",
")",
")",
")",
"]",
">",
";"
] | [
"class",
"N3VLInt3SL",
"<",
"bit",
"op24",
",",
"bits",
"<",
"<NUM_LIT>",
">",
"op21_20",
",",
"bits",
"<",
"<NUM_LIT>",
">",
"op11_8",
",",
"InstrItinClass",
"itin",
",",
"string",
"OpcodeStr",
",",
"string",
"Dt",
",",
"ValueType",
"ResTy",
",",
"ValueType",
"OpTy",
",",
"SDPatternOperator",
"IntOp",
">",
":",
"N3VLane32",
"<",
"op24",
",",
"<NUM_LIT>",
",",
"op21_20",
",",
"op11_8",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"(",
"outs",
"QPR",
":",
"$",
"Vd",
")",
",",
"(",
"ins",
"QPR",
":",
"$",
"src1",
",",
"DPR",
":",
"$",
"Vn",
",",
"DPR_VFP2",
":",
"$",
"Vm",
",",
"VectorIndex32",
":",
"$",
"lane",
")",
",",
"NVMulSLFrm",
",",
"itin",
",",
"OpcodeStr",
",",
"Dt",
",",
"<STR_LIT>",
",",
"<STR_LIT>",
",",
"[",
"(",
"set",
"(",
"ResTy"
] |
GCC | loongarch | MD | next_suggestion | CPU | 3,979 | [
"<STR_LIT>"
] | [
"(",
"define_insn",
"<STR_LIT>",
"[",
"(",
"set",
"(",
"match_operand",
":",
"ILASX",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"minus",
":",
"ILASX",
"(",
"match_operand",
":",
"ILASX",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"match_operand",
":",
"ILASX",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
")",
"]"
] |
GCC | i386 | CPP | stmt_completion | CPU | 3,980 | [
"W",
",",
"_",
"_",
"mmask8",
"_",
"_",
"U",
",",
"_",
"_",
"m128i",
"_",
"_",
"A",
")",
"{"
] | [
"extern",
"_",
"_",
"inline",
"_",
"_",
"m128i",
"_",
"_",
"attribute__",
"(",
"(",
"_",
"_",
"gnu_inline__",
",",
"_",
"_",
"always_inline__",
",",
"_",
"_",
"artificial__",
")",
")",
"_",
"mm_mask_mov_epi16",
"(",
"_",
"_",
"m128i",
"_",
"_"
] |
LLVM | AArch64 | TD | stmt_completion | CPU | 3,981 | [
"}",
"=",
"ll",
";"
] | [
"class",
"ExceptionGeneration",
"<",
"bits",
"<",
"<NUM_LIT>",
">",
"op1",
",",
"bits",
"<",
"<NUM_LIT>",
">",
"ll",
",",
"string",
"asm",
">",
":",
"I",
"<",
"(",
"outs",
")",
",",
"(",
"ins",
"i32_imm0_65535",
":",
"$",
"imm",
")",
",",
"asm",
",",
"<STR_LIT>",
",",
"<STR_LIT>",
",",
"[",
"]",
">",
",",
"Sched",
"<",
"[",
"WriteSys",
"]",
">",
"{",
"bits",
"<",
"<NUM_LIT>",
">",
"imm",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"op1",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"imm",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>"
] |
LLVM | SystemZ | TD | stmt_completion | CPU | 3,982 | [
"<STR_LIT>",
",",
"[",
"]",
">",
";"
] | [
"def",
"Align",
":",
"InstVRX",
"<",
"opcode",
",",
"(",
"outs",
"VR128",
":",
"$",
"V1",
")",
",",
"(",
"ins",
"bdxaddr12only",
":",
"$",
"XBD2",
",",
"imm32zx4",
":",
"$",
"M3",
")",
",",
"mnemonic",
"#"
] |
LLVM | M680x0 | CPP | stmt_completion | MPU | 3,983 | [
"Bhi8",
";"
] | [
"return",
"M680x0",
"::",
"Bne8",
";",
"case",
"M680x0",
"::",
"COND_LT",
":",
"return",
"M680x0",
"::",
"Blt8",
";",
"case",
"M680x0",
"::",
"COND_LE",
":",
"return",
"M680x0",
"::",
"Ble8",
";",
"case",
"M680x0",
"::",
"COND_GT",
":",
"return",
"M680x0",
"::",
"Bgt8",
";",
"case",
"M680x0",
"::",
"COND_GE",
":",
"return",
"M680x0",
"::",
"Bge8",
";",
"case",
"M680x0",
"::",
"COND_CS",
":",
"return",
"M680x0",
"::",
"Bcs8",
";",
"case",
"M680x0",
"::",
"COND_LS",
":",
"return",
"M680x0",
"::",
"Bls8",
";",
"case",
"M680x0",
"::",
"COND_HI",
":",
"return",
"M680x0",
"::"
] |
LLVM | Mips | CPP | program_repair | CPU | 3,984 | [
"<FIXS>",
"InspectMemInstr",
"(",
"bool",
"ForbidMemInstr_",
")",
":",
"ForbidMemInstr",
"(",
"ForbidMemInstr_",
")",
"{",
"}",
"virtual",
"~",
"InspectMemInstr",
"(",
")",
"=",
"default",
";",
"<FIXE>",
"<FIXS>",
"<FIXE>",
"<FIXS>",
"bool",
"OrigSeenLoad",
"=",
"false",
";",
"bool",
"OrigSeenStore",
"=",
"false",
";",
"bool",
"SeenLoad",
"=",
"false",
";",
"bool",
"SeenStore",
"=",
"false",
";",
"<FIXE>"
] | [
"class",
"InspectMemInstr",
"{",
"public",
":",
"<BUGS>",
"InspectMemInstr",
"(",
"bool",
"ForbidMemInstr_",
")",
":",
"OrigSeenLoad",
"(",
"false",
")",
",",
"OrigSeenStore",
"(",
"false",
")",
",",
"SeenLoad",
"(",
"false",
")",
",",
"SeenStore",
"(",
"false",
")",
",",
"ForbidMemInstr",
"(",
"ForbidMemInstr_",
")",
"{",
"}",
"<BUGE>",
"bool",
"hasHazard",
"(",
"const",
"MachineInstr",
"&",
"MI",
")",
";",
"<BUGS>",
"virtual",
"~",
"InspectMemInstr",
"(",
")",
"{",
"}",
"<BUGE>",
"protected",
":",
"<BUGS>",
"bool",
"OrigSeenLoad",
",",
"OrigSeenStore",
",",
"SeenLoad",
",",
"SeenStore",
";",
"<BUGE>"
] |
GCC | arm | MD | stmt_completion | CPU | 3,985 | [
")",
")"
] | [
"(",
"and",
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>"
] |
LLVM | AMDGPU | CPP | stmt_completion | GPU | 3,986 | [
"]",
")",
"{"
] | [
"for",
"(",
"GlobalVariable",
"*",
"GV",
":",
"Sorted",
")",
"{",
"OptimizedStructLayoutField",
"F",
"(",
"GV",
",",
"DL",
".",
"getTypeAllocSize",
"(",
"GV",
"->",
"getValueType",
"(",
")",
")",
",",
"AMDGPU",
"::",
"getAlign",
"(",
"DL",
",",
"GV",
")",
")",
";",
"LayoutFields",
".",
"emplace_back",
"(",
"F",
")",
";",
"}",
"}",
"performOptimizedStructLayout",
"(",
"LayoutFields",
")",
";",
"std",
"::",
"vector",
"<",
"GlobalVariable",
"*",
">",
"LocalVars",
";",
"BitVector",
"IsPaddingField",
";",
"LocalVars",
".",
"reserve",
"(",
"LDSVarsToTransform",
".",
"size",
"(",
")",
")",
";",
"IsPaddingField",
".",
"reserve",
"(",
"LDSVarsToTransform",
".",
"size",
"(",
")",
")",
";",
"{",
"uint64_t",
"CurrentOffset",
"=",
"<NUM_LIT>",
";",
"for",
"(",
"size_t",
"I",
"=",
"<NUM_LIT>",
";",
"I",
"<",
"LayoutFields",
".",
"size",
"(",
")",
";",
"I",
"++",
")",
"{",
"GlobalVariable",
"*",
"FGV",
"=",
"static_cast",
"<",
"GlobalVariable",
"*",
">",
"(",
"const_cast",
"<",
"void",
"*",
">",
"(",
"LayoutFields",
"[",
"I",
"]",
".",
"Id",
")",
")",
";",
"Align",
"DataAlign",
"=",
"LayoutFields",
"[",
"I",
"]",
".",
"Alignment",
";",
"uint64_t",
"DataAlignV",
"=",
"DataAlign",
".",
"value",
"(",
")",
";",
"if",
"(",
"uint64_t",
"Rem",
"=",
"CurrentOffset",
"%",
"DataAlignV",
")",
"{",
"uint64_t",
"Padding",
"=",
"DataAlignV",
"-",
"Rem",
";",
"Type",
"*",
"ATy",
"=",
"ArrayType",
"::",
"get",
"(",
"Type",
"::",
"getInt8Ty",
"(",
"Ctx",
")",
",",
"Padding",
")",
";",
"LocalVars",
".",
"push_back",
"(",
"new",
"GlobalVariable",
"(",
"M",
",",
"ATy",
",",
"false",
",",
"GlobalValue",
"::",
"InternalLinkage",
",",
"PoisonValue",
"::",
"get",
"(",
"ATy",
")",
",",
"<STR_LIT>",
"<STR_LIT>",
",",
"nullptr",
",",
"GlobalValue",
"::",
"NotThreadLocal",
",",
"AMDGPUAS",
"::",
"LOCAL_ADDRESS",
",",
"false",
")",
")",
";",
"IsPaddingField",
".",
"push_back",
"(",
"true",
")",
";",
"CurrentOffset",
"+=",
"Padding",
";",
"}",
"LocalVars",
".",
"push_back",
"(",
"FGV",
")",
";",
"IsPaddingField",
".",
"push_back",
"(",
"false",
")",
";",
"CurrentOffset",
"+=",
"LayoutFields",
"[",
"I",
"]",
".",
"Size",
";",
"}",
"}",
"std",
"::",
"vector",
"<",
"Type",
"*",
">",
"LocalVarTypes",
";",
"LocalVarTypes",
".",
"reserve",
"(",
"LocalVars",
".",
"size",
"(",
")",
")",
";",
"std",
"::",
"transform",
"(",
"LocalVars",
".",
"cbegin",
"(",
")",
",",
"LocalVars",
".",
"cend",
"(",
")",
",",
"std",
"::",
"back_inserter",
"(",
"LocalVarTypes",
")",
",",
"[",
"]",
"(",
"const",
"GlobalVariable",
"*",
"V",
")",
"->",
"Type",
"*",
"{",
"return",
"V",
"->",
"getValueType",
"(",
")",
";",
"}",
")",
";",
"StructType",
"*",
"LDSTy",
"=",
"StructType",
"::",
"create",
"(",
"Ctx",
",",
"LocalVarTypes",
",",
"VarName",
"+",
"<STR_LIT>",
".t",
"<STR_LIT>",
")",
";",
"Align",
"StructAlign",
"=",
"AMDGPU",
"::",
"getAlign",
"(",
"DL",
",",
"LocalVars",
"[",
"<NUM_LIT>",
"]",
")",
";",
"GlobalVariable",
"*",
"SGV",
"=",
"new",
"GlobalVariable",
"(",
"M",
",",
"LDSTy",
",",
"false",
",",
"GlobalValue",
"::",
"InternalLinkage",
",",
"PoisonValue",
"::",
"get",
"(",
"LDSTy",
")",
",",
"VarName",
",",
"nullptr",
",",
"GlobalValue",
"::",
"NotThreadLocal",
",",
"AMDGPUAS",
"::",
"LOCAL_ADDRESS",
",",
"false",
")",
";",
"SGV",
"->",
"setAlignment",
"(",
"StructAlign",
")",
";",
"DenseMap",
"<",
"GlobalVariable",
"*",
",",
"Constant",
"*",
">",
"Map",
";",
"Type",
"*",
"I32",
"=",
"Type",
"::",
"getInt32Ty",
"(",
"Ctx",
")",
";",
"for",
"(",
"size_t",
"I",
"=",
"<NUM_LIT>",
";",
"I",
"<",
"LocalVars",
".",
"size",
"(",
")",
";",
"I",
"++",
")",
"{",
"GlobalVariable",
"*",
"GV",
"=",
"LocalVars",
"[",
"I",
"]",
";",
"Constant",
"*",
"GEPIdx",
"[",
"]",
"=",
"{",
"ConstantInt",
"::",
"get",
"(",
"I32",
",",
"<NUM_LIT>",
")",
",",
"ConstantInt",
"::",
"get",
"(",
"I32",
",",
"I",
")",
"}",
";",
"Constant",
"*",
"GEP",
"=",
"ConstantExpr",
"::",
"getGetElementPtr",
"(",
"LDSTy",
",",
"SGV",
",",
"GEPIdx",
",",
"true",
")",
";",
"if",
"(",
"IsPaddingField",
"[",
"I"
] |
LLVM | Hexagon | TD | next_suggestion | DSP | 3,987 | [
"let",
"isCompare",
"=",
"<NUM_LIT>",
";"
] | [
"def",
"A4_cmphgt",
":",
"HInst",
"<",
"(",
"outs",
"PredRegs",
":",
"$",
"Pd4",
")",
",",
"(",
"ins",
"IntRegs",
":",
"$",
"Rs32",
",",
"IntRegs",
":",
"$",
"Rt32",
")",
",",
"<STR_LIT>",
",",
"tc_85d5d03f",
",",
"TypeS_3op",
">",
",",
"Enc_c2b48e",
",",
"ImmRegRel",
"{",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"CextOpcode",
"=",
"<STR_LIT>",
";",
"let",
"InputType",
"=",
"<STR_LIT>",
";"
] |
LLVM | Hexagon | TD | stmt_completion | DSP | 3,988 | [
"<NUM_LIT>",
";"
] | [
"let",
"addrMode",
"=",
"BaseLongOffset",
";",
"let",
"accessSize",
"=",
"HalfWordAccess",
";",
"let",
"mayLoad",
"=",
"<NUM_LIT>",
";",
"let",
"isExtended",
"=",
"<NUM_LIT>",
";",
"let",
"InputType",
"=",
"<STR_LIT>",
";",
"let",
"DecoderNamespace",
"=",
"<STR_LIT>",
";",
"let",
"isExtendable",
"=",
"<NUM_LIT>",
";",
"let",
"opExtendable",
"=",
"<NUM_LIT>",
";",
"let",
"isExtentSigned",
"=",
"<NUM_LIT>",
";",
"let",
"opExtentBits",
"="
] |
LLVM | Hexagon | TD | next_suggestion | DSP | 3,989 | [
"let",
"isExtentSigned",
"=",
"<NUM_LIT>",
";"
] | [
"def",
"L2_loadbsw2_io",
":",
"HInst",
"<",
"(",
"outs",
"IntRegs",
":",
"$",
"Rd32",
")",
",",
"(",
"ins",
"IntRegs",
":",
"$",
"Rs32",
",",
"s31_1Imm",
":",
"$",
"Ii",
")",
",",
"<STR_LIT>",
",",
"tc_17e0d2cd",
",",
"TypeLD",
">",
",",
"Enc_de0214",
"{",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"hasNewValue",
"=",
"<NUM_LIT>",
";",
"let",
"opNewValue",
"=",
"<NUM_LIT>",
";",
"let",
"addrMode",
"=",
"BaseImmOffset",
";",
"let",
"accessSize",
"=",
"HalfWordAccess",
";",
"let",
"mayLoad",
"=",
"<NUM_LIT>",
";",
"let",
"isExtendable",
"=",
"<NUM_LIT>",
";",
"let",
"opExtendable",
"=",
"<NUM_LIT>",
";"
] |
LLVM | Hexagon | TD | stmt_completion | DSP | 3,990 | [
"<NUM_LIT>",
";"
] | [
"let",
"cofRelax2",
"=",
"<NUM_LIT>",
";",
"let",
"cofMax1",
"=",
"<NUM_LIT>",
";",
"let",
"Uses",
"=",
"[",
"P1",
"]",
";",
"let",
"Defs",
"=",
"[",
"P1",
",",
"PC",
"]",
";",
"let",
"BaseOpcode",
"=",
"<STR_LIT>",
";",
"let",
"isTaken",
"=",
"Inst",
"{",
"<NUM_LIT>",
"}",
";",
"let",
"isExtendable",
"=",
"<NUM_LIT>",
";",
"let",
"opExtendable",
"=",
"<NUM_LIT>",
";",
"let",
"isExtentSigned",
"=",
"<NUM_LIT>",
";",
"let",
"opExtentBits",
"="
] |
GCC | powerpcspe | CPP | stmt_completion | CPU | 3,991 | [
"(",
"vec_short8",
")",
"(",
"b",
")",
")",
")",
")",
";"
] | [
"return",
"(",
"(",
"qword",
")",
"(",
"vec_mulo",
"(",
"(",
"vec_short8",
")",
"(",
"a",
")",
","
] |
LLVM | Hexagon | TD | stmt_completion | DSP | 3,992 | [
"<NUM_LIT>",
";"
] | [
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"hasNewValue",
"=",
"<NUM_LIT>",
";",
"let",
"opNewValue",
"=",
"<NUM_LIT>",
";",
"let",
"isFP",
"="
] |
GCC | rs6000 | CPP | next_suggestion | CPU | 3,993 | [
"typemap",
"*",
"entry",
"=",
"(",
"typemap",
"*",
")",
"bsearch",
"(",
"tok",
",",
"type_map",
",",
"sizeof",
"type_map",
"/",
"sizeof",
"type_map",
"[",
"<NUM_LIT>",
"]",
",",
"sizeof",
"(",
"typemap",
")",
",",
"typemap_cmp",
")",
";"
] | [
"static",
"void",
"write_type_node",
"(",
"char",
"*",
"tok",
",",
"bool",
"indent",
")",
"{",
"if",
"(",
"indent",
")",
"fprintf",
"(",
"init_file",
",",
"<STR_LIT>",
" ",
"<STR_LIT>",
")",
";"
] |
LLVM | AArch64 | CPP | next_suggestion | CPU | 3,994 | [
"BaseOp",
"=",
"&",
"LdSt",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
";"
] | [
"if",
"(",
"(",
"!",
"LdSt",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"isReg",
"(",
")",
"&&",
"!",
"LdSt",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"isFI",
"(",
")",
")",
"||",
"!",
"LdSt",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"isImm",
"(",
")",
")",
"return",
"false",
";",
"}",
"else",
"if",
"(",
"LdSt",
".",
"getNumExplicitOperands",
"(",
")",
"==",
"<NUM_LIT>",
")",
"{",
"if",
"(",
"!",
"LdSt",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"isReg",
"(",
")",
"||",
"(",
"!",
"LdSt",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"isReg",
"(",
")",
"&&",
"!",
"LdSt",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"isFI",
"(",
")",
")",
"||",
"!",
"LdSt",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"isImm",
"(",
")",
")",
"return",
"false",
";",
"}",
"else",
"return",
"false",
";",
"TypeSize",
"Scale",
"(",
"<NUM_LIT>",
"U",
",",
"false",
")",
";",
"int64_t",
"Dummy1",
",",
"Dummy2",
";",
"if",
"(",
"!",
"getMemOpInfo",
"(",
"LdSt",
".",
"getOpcode",
"(",
")",
",",
"Scale",
",",
"Width",
",",
"Dummy1",
",",
"Dummy2",
")",
")",
"return",
"false",
";",
"if",
"(",
"LdSt",
".",
"getNumExplicitOperands",
"(",
")",
"==",
"<NUM_LIT>",
")",
"{",
"BaseOp",
"=",
"&",
"LdSt",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
";",
"Offset",
"=",
"LdSt",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getImm",
"(",
")",
"*",
"Scale",
".",
"getKnownMinSize",
"(",
")",
";",
"}",
"else",
"{",
"assert",
"(",
"LdSt",
".",
"getNumExplicitOperands",
"(",
")",
"==",
"<NUM_LIT>",
"&&",
"<STR_LIT>",
"invalid number of operands",
"<STR_LIT>",
")",
";"
] |
LLVM | AMDGPU | TD | stmt_completion | GPU | 3,995 | [
"=",
"<NUM_LIT>",
";"
] | [
"let",
"comp_mask",
"=",
"mask",
";",
"let",
"burst_count",
"=",
"<NUM_LIT>",
";",
"let",
"vpm",
"=",
"<NUM_LIT>",
";",
"let",
"cf_inst",
"=",
"cfinst",
";",
"let",
"mark",
"=",
"<NUM_LIT>",
";",
"let",
"barrier",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"Word0",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"Word1",
";",
"let",
"IsExport"
] |
GCC | i386 | MD | stmt_completion | CPU | 3,996 | [
"]",
",",
"operands",
"[",
"<NUM_LIT>",
"]",
",",
"reg",
")",
")"
] | [
"rtx",
"reg",
"=",
"gen_reg_rtx",
"(",
"<",
"MODE",
">",
"mode",
")",
"emit_insn",
"(",
"gen_neg",
"<",
"mode",
">",
"<NUM_LIT>",
"(",
"reg",
",",
"operands",
"[",
"<NUM_LIT>",
"]",
")",
")",
"emit_insn",
"(",
"gen_xop_vrotl",
"<",
"mode",
">",
"<NUM_LIT>",
"(",
"operands",
"[",
"<NUM_LIT>"
] |
LLVM | AMDGPU | CPP | stmt_completion | GPU | 3,997 | [
"Offset",
")",
";"
] | [
"unsigned",
"Value",
"=",
"(",
"InstrMode",
".",
"Mode",
">>",
"Offset",
")",
"&",
"(",
"(",
"<NUM_LIT>",
"<<",
"Width",
")",
"-",
"<NUM_LIT>",
")",
";",
"BuildMI",
"(",
"MBB",
",",
"MI",
",",
"<NUM_LIT>",
",",
"TII",
"->",
"get",
"(",
"AMDGPU",
"::",
"S_SETREG_IMM32_B32",
")",
")",
".",
"addImm",
"(",
"Value",
")",
".",
"addImm",
"(",
"(",
"(",
"Width",
"-",
"<NUM_LIT>",
")",
"<<",
"AMDGPU",
"::",
"Hwreg",
"::",
"WIDTH_M1_SHIFT_",
")",
"|",
"(",
"Offset",
"<<",
"AMDGPU",
"::",
"Hwreg",
"::",
"OFFSET_SHIFT_",
")",
"|",
"(",
"AMDGPU",
"::",
"Hwreg",
"::",
"ID_MODE",
"<<",
"AMDGPU",
"::",
"Hwreg",
"::",
"ID_SHIFT_",
")",
")",
";",
"++",
"NumSetregInserted",
";",
"InstrMode",
".",
"Mask",
"&=",
"~",
"(",
"(",
"(",
"<NUM_LIT>",
"<<",
"Width",
")",
"-",
"<NUM_LIT>",
")",
"<<"
] |
LLVM | Hexagon | TD | next_suggestion | DSP | 3,998 | [
"}"
] | [
"let",
"isPredicated",
"=",
"<NUM_LIT>",
";",
"let",
"isPredicatedFalse",
"=",
"<NUM_LIT>",
";",
"let",
"BaseOpcode",
"=",
"<STR_LIT>",
";",
"let",
"isPseudo",
"=",
"<NUM_LIT>",
";"
] |
LLVM | ARM | TD | stmt_completion | CPU | 3,999 | [
"cde_cx_params_single_noacc",
">",
";"
] | [
"def",
"CDE_CX3",
":",
"CDE_CX3_Instr",
"<",
"<STR_LIT>",
","
] |
Subsets and Splits
No community queries yet
The top public SQL queries from the community will appear here once available.