docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
GCC	arm	MD	stmt_completion	CPU	3,800	[ "<STR_LIT>", ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]
GCC	i386	MD	stmt_completion	CPU	3,801	[ "<STR_LIT>", ")" ]	[ "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "and", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "ior", "(", "match_test", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")", ")", ")", "(", "const_string" ]
GCC	arm	MD	next_suggestion	CPU	3,802	[ "(", "and", "(", "match_code", "<STR_LIT>", ")" ]	[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>" ]
GCC	loongarch	MD	next_suggestion	CPU	3,803	[ "return", "loongarch_output_conditional_branch", "(", "insn", ",", "operands", "," ]	[ "(", "if_then_else", "(", "match_operator", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "FCC", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", "(", "pc", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "{" ]
GCC	msp430	CPP	stmt_completion	MPU	3,804	[ "<NUM_LIT>", ")", ";" ]	[ "return", "gen_rtx_REG", "(", "mode", "," ]
GCC	microblaze	CPP	code_generation	MPU	3,805	[ "void", "microblaze_expand_prologue", "(", "void", ")", "{", "int", "regno", ";", "HOST_WIDE_INT", "fsiz", ";", "const", "char", "", "arg_name", "=", "<NUM_LIT>", ";", "tree", "fndecl", "=", "current_function_decl", ";", "tree", "fntype", "=", "TREE_TYPE", "(", "fndecl", ")", ";", "tree", "fnargs", "=", "DECL_ARGUMENTS", "(", "fndecl", ")", ";", "rtx", "next_arg_reg", ";", "int", "i", ";", "tree", "next_arg", ";", "tree", "cur_arg", ";", "CUMULATIVE_ARGS", "args_so_far_v", ";", "cumulative_args_t", "args_so_far", ";", "rtx", "mem_rtx", ",", "reg_rtx", ";", "if", "(", "aggregate_value_p", "(", "DECL_RESULT", "(", "fndecl", ")", ",", "fntype", ")", "&&", "!", "cfun", "->", "returns_pcc_struct", ")", "{", "tree", "type", "=", "build_pointer_type", "(", "fntype", ")", ";", "tree", "function_result_decl", "=", "build_decl", "(", "BUILTINS_LOCATION", ",", "PARM_DECL", ",", "NULL_TREE", ",", "type", ")", ";", "DECL_ARG_TYPE", "(", "function_result_decl", ")", "=", "type", ";", "TREE_CHAIN", "(", "function_result_decl", ")", "=", "fnargs", ";", "fnargs", "=", "function_result_decl", ";", "}", "INIT_CUMULATIVE_ARGS", "(", "args_so_far_v", ",", "fntype", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "args_so_far", "=", "pack_cumulative_args", "(", "&", "args_so_far_v", ")", ";", "regno", "=", "GP_ARG_FIRST", ";", "for", "(", "cur_arg", "=", "fnargs", ";", "cur_arg", "!=", "<NUM_LIT>", ";", "cur_arg", "=", "next_arg", ")", "{", "tree", "passed_type", "=", "DECL_ARG_TYPE", "(", "cur_arg", ")", ";", "machine_mode", "passed_mode", "=", "TYPE_MODE", "(", "passed_type", ")", ";", "rtx", "entry_parm", ";", "if", "(", "TREE_ADDRESSABLE", "(", "passed_type", ")", ")", "{", "passed_type", "=", "build_pointer_type", "(", "passed_type", ")", ";", "passed_mode", "=", "Pmode", ";", "}", "function_arg_info", "arg", "(", "passed_type", ",", "passed_mode", ",", "true", ")", ";", "entry_parm", "=", "targetm", ".", "calls", ".", "function_arg", "(", "args_so_far", ",", "arg", ")", ";", "if", "(", "entry_parm", ")", "{", "int", "words", ";", "if", "(", "GET_MODE", "(", "entry_parm", ")", "==", "BLKmode", ")", "words", "=", "(", "int_size_in_bytes", "(", "passed_type", ")", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "else", "words", "=", "(", "GET_MODE_SIZE", "(", "GET_MODE", "(", "entry_parm", ")", ")", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "regno", "=", "REGNO", "(", "entry_parm", ")", "+", "words", "-", "<NUM_LIT>", ";", "}", "else", "{", "regno", "=", "GP_ARG_LAST", "+", "<NUM_LIT>", ";", "break", ";", "}", "targetm", ".", "calls", ".", "function_arg_advance", "(", "args_so_far", ",", "arg", ")", ";", "next_arg", "=", "TREE_CHAIN", "(", "cur_arg", ")", ";", "if", "(", "next_arg", "==", "<NUM_LIT>", ")", "{", "if", "(", "DECL_NAME", "(", "cur_arg", ")", ")", "arg_name", "=", "IDENTIFIER_POINTER", "(", "DECL_NAME", "(", "cur_arg", ")", ")", ";", "break", ";", "}", "}", "next_arg_reg", "=", "targetm", ".", "calls", ".", "function_arg", "(", "args_so_far", ",", "function_arg_info", "::", "end_marker", "(", ")", ")", ";", "if", "(", "next_arg_reg", "!=", "<NUM_LIT>", "&&", "GET_CODE", "(", "next_arg_reg", ")", "==", "PARALLEL", ")", "{", "rtvec", "adjust", "=", "XVEC", "(", "next_arg_reg", ",", "<NUM_LIT>", ")", ";", "int", "num", "=", "GET_NUM_ELEM", "(", "adjust", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "num", ";", "i", "++", ")", "{", "rtx", "pattern", "=", "RTVEC_ELT", "(", "adjust", ",", "i", ")", ";", "emit_insn", "(", "pattern", ")", ";", "}", "}", "fsiz", "=", "compute_frame_size", "(", "get_frame_size", "(", ")", ")", ";", "if", "(", "flag_stack_usage_info", ")", "current_function_static_stack_size", "=", "fsiz", ";", "if", "(", "(", "(", "TYPE_ARG_TYPES", "(", "fntype", ")", "!=", "<NUM_LIT>", "&&", "(", "TREE_VALUE", "(", "tree_last", "(", "TYPE_ARG_TYPES", "(", "fntype", ")", ")", ")", "!=", "void_type_node", ")", ")", "\|\|", "(", "arg_name", "!=", "<NUM_LIT>", "&&", "(", "(", "arg_name", "[", "<NUM_LIT>", "]", "==", "'", "_", "'", "&&", "strcmp", "(", "arg_name", ",", "<STR_LIT>", "__builtin_va_alist", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "\|\|", "(", "arg_name", "[", "<NUM_LIT>", "]", "==", "'", "v", "'", "&&", "strcmp", "(", "arg_name", ",", "<STR_LIT>", "va_alist", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", ")", ")", ")", ")", "{", "int", "offset", "=", "(", "regno", "-", "GP_ARG_FIRST", "+", "<NUM_LIT>", ")", "", "UNITS_PER_WORD", ";", "rtx", "ptr", "=", "stack_pointer_rtx", ";", "for", "(", ";", "regno", "<=", "GP_ARG_LAST", ";", "regno", "++", ")", "{", "if", "(", "offset", "!=", "<NUM_LIT>", ")", "ptr", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "offset", ")", ")", ";", "emit_move_insn", "(", "gen_rtx_MEM", "(", "SImode", ",", "ptr", ")", ",", "gen_rtx_REG", "(", "SImode", ",", "regno", ")", ")", ";", "offset", "+=", "GET_MODE_SIZE", "(", "SImode", ")", ";", "}", "}", "if", "(", "fsiz", ">", "<NUM_LIT>", ")", "{", "rtx", "fsiz_rtx", "=", "GEN_INT", "(", "fsiz", ")", ";", "rtx_insn", "", "insn", "=", "NULL", ";", "insn", "=", "emit_insn", "(", "gen_subsi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "fsiz_rtx", ")", ")", ";", "if", "(", "insn", ")", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "if", "(", "!", "crtl", "->", "is_leaf", "\|\|", "interrupt_handler", ")", "{", "mem_rtx", "=", "gen_rtx_MEM", "(", "SImode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "const0_rtx", ")", ")", ";", "if", "(", "interrupt_handler", ")", "MEM_VOLATILE_P", "(", "mem_rtx", ")", "=", "<NUM_LIT>", ";", "reg_rtx", "=", "gen_rtx_REG", "(", "SImode", ",", "MB_ABI_SUB_RETURN_ADDR_REGNUM", ")", ";", "insn", "=", "emit_move_insn", "(", "mem_rtx", ",", "reg_rtx", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "save_restore_insns", "(", "<NUM_LIT>", ")", ";", "if", "(", "frame_pointer_needed", ")", "{", "rtx_insn", "", "insn", "=", "<NUM_LIT>", ";", "insn", "=", "emit_insn", "(", "gen_movsi", "(", "hard_frame_pointer_rtx", ",", "stack_pointer_rtx", ")", ")", ";", "if", "(", "insn", ")", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "}", "if", "(", "(", "flag_pic", "==", "<NUM_LIT>", "\|\|", "TLS_NEEDS_GOT", ")", "&&", "df_regs_ever_live_p", "(", "MB_ABI_PIC_ADDR_REGNUM", ")", ")", "{", "if", "(", "(", "flag_pic", "==", "<NUM_LIT>", "&&", "!", "TARGET_PIC_DATA_TEXT_REL", ")", "\|\|", "TLS_NEEDS_GOT", ")", "{", "SET_REGNO", "(", "pic_offset_table_rtx", ",", "MB_ABI_PIC_ADDR_REGNUM", ")", ";", "emit_insn", "(", "gen_set_got", "(", "pic_offset_table_rtx", ")", ")", ";", "}", "else", "{", "SET_REGNO", "(", "pic_offset_table_rtx", ",", "MB_ABI_PIC_ADDR_REGNUM", ")", ";", "emit_insn", "(", "gen_set_text", "(", "pic_offset_table_rtx", ")", ")", ";", "}", "}", "if", "(", "profile_flag", ")", "emit_insn", "(", "gen_blockage", "(", ")", ")", ";", "}" ]	[ "Expand", "the", "prologue", "into", "a", "bunch", "of", "separate", "insns", "." ]
LLVM	Hexagon	CPP	next_suggestion	DSP	3,806	[ "if", "(", "SB", "->", "pred_size", "(", ")", "!=", "<NUM_LIT>", ")", "return", ";" ]	[ "if", "(", "FP", ".", "SplitB", "->", "succ_size", "(", ")", "!=", "<NUM_LIT>", ")", "return", ";", "MachineBasicBlock", "", "SB", "=", "", "FP", ".", "SplitB", "->", "succ_begin", "(", ")", ";" ]
LLVM	AArch64	CPP	next_suggestion	CPU	3,807	[ "if", "(", "V1", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{" ]	[ "EVT", "CastVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "VT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ")", ";", "if", "(", "SplitV0", ")", "{", "V0", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "CastVT", ",", "V0", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i64", ")", ")", ";", "}" ]
LLVM	SystemZ	CPP	code_generation	CPU	3,808	[ "SUnit", "", "SystemZPostRASchedStrategy", "::", "pickNode", "(", "bool", "&", "IsTopNode", ")", "{", "IsTopNode", "=", "true", ";", "if", "(", "Available", ".", "empty", "(", ")", ")", "return", "nullptr", ";", "if", "(", "Available", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "+++ Only one: ", "<STR_LIT>", ";", "HazardRec", "->", "dumpSU", "(", "", "Available", ".", "begin", "(", ")", ",", "dbgs", "(", ")", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", ")", ";", "return", "", "Available", ".", "begin", "(", ")", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "+++ Available: ", "<STR_LIT>", ";", "Available", ".", "dump", "(", "", "HazardRec", ")", ";", ")", ";", "Candidate", "Best", ";", "for", "(", "auto", "", "SU", ":", "Available", ")", "{", "Candidate", "c", "(", "SU", ",", "", "HazardRec", ")", ";", "if", "(", "Best", ".", "SU", "==", "nullptr", "\|\|", "c", "<", "Best", ")", "{", "Best", "=", "c", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "+++ Best sofar: ", "<STR_LIT>", ";", "HazardRec", "->", "dumpSU", "(", "Best", ".", "SU", ",", "dbgs", "(", ")", ")", ";", "if", "(", "Best", ".", "GroupingCost", "!=", "<NUM_LIT>", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\tGrouping cost:", "<STR_LIT>", "<<", "Best", ".", "GroupingCost", ";", "if", "(", "Best", ".", "ResourcesCost", "!=", "<NUM_LIT>", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", " Resource cost:", "<STR_LIT>", "<<", "Best", ".", "ResourcesCost", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", " Height:", "<STR_LIT>", "<<", "Best", ".", "SU", "->", "getHeight", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", ")", ";", "}", "if", "(", "!", "SU", "->", "isScheduleHigh", "&&", "Best", ".", "noCost", "(", ")", ")", "break", ";", "}", "assert", "(", "Best", ".", "SU", "!=", "nullptr", ")", ";", "return", "Best", ".", "SU", ";", "}" ]	[ "Pick", "the", "next", "node", "to", "schedule", ",", "or", "return", "NULL", "." ]
GCC	aarch64	MD	stmt_completion	CPU	3,809	[ "VNx2DI", "<STR_LIT>", ")", "]", ")" ]	[ "(", "define_mode_iterator", "SME_ZA_I", "[", "VNx16QI", "VNx8HI", "VNx4SI", "VNx2DI", "VNx1TI", "]", ")", "(", "define_mode_iterator", "SME_ZA_SDI", "[", "VNx4SI", "(" ]
GCC	i386	CPP	stmt_completion	CPU	3,810	[ ",", "_", "_", "B", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m128h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_cvtpd_ph", "(", "_", "_", "m128h", "_", "_", "A", ",", "_", "_", "mmask8", "_", "_", "B", ",", "_", "_", "m128d", "_", "_", "C", ")", "{", "return", "_", "_", "builtin_ia32_vcvtpd2ph128_mask", "(", "(", "_", "_", "v2df", ")", "_", "_", "C", ",", "_", "_", "A" ]
GCC	arm	CPP	stmt_completion	CPU	3,811	[ ",", "uint32x4_t", "_", "_", "b", ")", "{" ]	[ "vhaddq_u32", "(", "uint32x4_t", "_", "_", "a" ]
GCC	i386	MD	stmt_completion	CPU	3,812	[ ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SWI48", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SWI48", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	ARM	CPP	next_suggestion	CPU	3,813	[ "case", "ISD", "::", "DYNAMIC_STACKALLOC", ":" ]	[ "case", "ISD", "::", "SRL_PARTS", ":", "case", "ISD", "::", "SRA_PARTS", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "CTTZ", ":", "case", "ISD", "::", "CTTZ_ZERO_UNDEF", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "CTPOP", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "SETCC", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SETCCE", ":", "return", "LowerSETCCE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ConstantFP", ":", "return", "LowerConstantFP", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "BUILD_VECTOR", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "VECTOR_SHUFFLE", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INSERT_VECTOR_ELT", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EXTRACT_VECTOR_ELT", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "CONCAT_VECTORS", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FLT_ROUNDS_", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "MUL", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SDIV", ":", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "!", "Op", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "LowerDIV_Windows", "(", "Op", ",", "DAG", ",", "true", ")", ";", "return", "LowerSDIV", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "UDIV", ":", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "!", "Op", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "LowerDIV_Windows", "(", "Op", ",", "DAG", ",", "false", ")", ";", "return", "LowerUDIV", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ADDC", ":", "case", "ISD", "::", "ADDE", ":", "case", "ISD", "::", "SUBC", ":", "case", "ISD", "::", "SUBE", ":", "return", "LowerADDC_ADDE_SUBC_SUBE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ADDCARRY", ":", "case", "ISD", "::", "SUBCARRY", ":", "return", "LowerADDSUBCARRY", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SADDO", ":", "case", "ISD", "::", "SSUBO", ":", "return", "LowerSignedALUO", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "UADDO", ":", "case", "ISD", "::", "USUBO", ":", "return", "LowerUnsignedALUO", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ATOMIC_LOAD", ":", "case", "ISD", "::", "ATOMIC_STORE", ":", "return", "LowerAtomicLoadStore", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FSINCOS", ":", "return", "LowerFSINCOS", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SDIVREM", ":", "case", "ISD", "::", "UDIVREM", ":", "return", "LowerDivRem", "(", "Op", ",", "DAG", ")", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	3,814	[ "break", ";" ]	[ "break", ";", "case", "<NUM_LIT>", ":", "NopSize", "=", "<NUM_LIT>", ";", "Opc", "=", "X86", "::", "NOOP", ";", "break", ";", "case", "<NUM_LIT>", ":", "NopSize", "=", "<NUM_LIT>", ";", "Opc", "=", "X86", "::", "XCHG16ar", ";", "break", ";", "case", "<NUM_LIT>", ":", "NopSize", "=", "<NUM_LIT>", ";", "Opc", "=", "X86", "::", "NOOPL", ";", "break", ";", "case", "<NUM_LIT>", ":", "NopSize", "=", "<NUM_LIT>", ";", "Opc", "=", "X86", "::", "NOOPL", ";", "Displacement", "=", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "NopSize", "=", "<NUM_LIT>", ";", "Opc", "=", "X86", "::", "NOOPL", ";", "Displacement", "=", "<NUM_LIT>", ";", "IndexReg", "=", "X86", "::", "RAX", ";", "break", ";", "case", "<NUM_LIT>", ":", "NopSize", "=", "<NUM_LIT>", ";", "Opc", "=", "X86", "::", "NOOPW", ";", "Displacement", "=", "<NUM_LIT>", ";", "IndexReg", "=", "X86", "::", "RAX", ";", "break", ";", "case", "<NUM_LIT>", ":", "NopSize", "=", "<NUM_LIT>", ";", "Opc", "=", "X86", "::", "NOOPL", ";", "Displacement", "=", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "NopSize", "=", "<NUM_LIT>", ";", "Opc", "=", "X86", "::", "NOOPL", ";", "Displacement", "=", "<NUM_LIT>", ";", "IndexReg", "=", "X86", "::", "RAX", ";", "break", ";", "case", "<NUM_LIT>", ":", "NopSize", "=", "<NUM_LIT>", ";", "Opc", "=", "X86", "::", "NOOPW", ";", "Displacement", "=", "<NUM_LIT>", ";", "IndexReg", "=", "X86", "::", "RAX", ";", "break", ";", "default", ":", "NopSize", "=", "<NUM_LIT>", ";", "Opc", "=", "X86", "::", "NOOPW", ";", "Displacement", "=", "<NUM_LIT>", ";", "IndexReg", "=", "X86", "::", "RAX", ";", "SegmentReg", "=", "X86", "::", "CS", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	3,815	[ "(", ")", ";" ]	[ "SDValue", "Res", "=", "LowerAVXExtend", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "if", "(", "Res", ".", "getNode", "(", ")", ")", "return", "Res", ";", "}", "return", "SDValue" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	3,816	[ "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "internal error", "<STR_LIT>", ")", ";" ]	[ "case", "AMDGPU", "::", "JUMP", ":", "return", "AMDGPU", "::", "IF_PREDICATE_SET", ";", "case", "AMDGPU", "::", "BRANCH_COND_i32", ":", "case", "AMDGPU", "::", "BRANCH_COND_f32", ":", "return", "AMDGPU", "::", "IF_LOGICALZ_f32", ";" ]
GCC	i386	CPP	stmt_completion	CPU	3,817	[ ",", "_", "_", "m128i", "_", "_", "B", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_cmpgt_epi32", "(", "_", "_", "m128i", "_", "_", "A" ]
GCC	aarch64	MD	next_suggestion	CPU	3,818	[ "<STR_LIT>" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SHORT", "<NUM_LIT>", "<STR_LIT>", ")", "(", "ashift", ":", "SHORT", "(", "match_operand", ":", "SHORT", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
LLVM	Hexagon	TD	stmt_completion	DSP	3,819	[ "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable" ]
LLVM	ARM	TD	next_suggestion	CPU	3,820	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "MVE_VSHR_immu8", ":", "MVE_VSHR_imm", "<", "<STR_LIT>", ",", "(", "ins", "shr_imm8", ":", "$", "imm", ")", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	rs6000	MD	stmt_completion	CPU	3,821	[ ")" ]	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	AMDGPU	CPP	program_repair	GPU	3,822	[ "<FIXS>", "bool", "canSwizzle", "(", "const", "MachineInstr", "&", "MI", ")", "const", ";", "<FIXE>", "<FIXS>", "const", "std", "::", "vector", "std", "::", "pair", "unsigned", ",", "unsigned", ">>", "&", "RemapChan", ")", "const", ";", "bool", "tryMergeVector", "(", "const", "RegSeqInfo", "", "Untouched", ",", "RegSeqInfo", "", "ToMerge", ",", "std", "::", "vector", "std", "::", "pair", "unsigned", ",", "unsigned", ">>", "&", "Remap", ")", "const", ";", "<FIXE>", "<FIXS>", "std", "::", "vector", "std", "::", "pair", "unsigned", ",", "unsigned", ">>", "&", "RemapChan", ")", ";", "<FIXE>", "<FIXS>", "std", "::", "vector", "std", "::", "pair", "unsigned", ",", "unsigned", ">>", "&", "RemapChan", ")", ";", "MachineInstr", "", "RebuildVector", "(", "RegSeqInfo", "", "MI", ",", "const", "RegSeqInfo", "", "BaseVec", ",", "const", "std", "::", "vector", "std", "::", "pair", "unsigned", ",", "unsigned", ">>", "&", "RemapChan", ")", "const", ";", "<FIXE>", "<FIXS>", "typedef", "DenseMap", "unsigned", ",", "std", "::", "vector", "MachineInstr", "", ">>", "InstructionSetMap", ";", "<FIXE>" ]	[ "private", ":", "MachineRegisterInfo", "", "MRI", ";", "const", "R600InstrInfo", "", "TII", ";", "<BUGS>", "bool", "canSwizzle", "(", "const", "MachineInstr", "&", ")", "const", ";", "<BUGE>", "bool", "areAllUsesSwizzeable", "(", "unsigned", "Reg", ")", "const", ";", "void", "SwizzleInput", "(", "MachineInstr", "&", ",", "<BUGS>", "const", "std", "::", "vector", "std", "::", "pair", "unsigned", ",", "unsigned", ">", ">", "&", ")", "const", ";", "bool", "tryMergeVector", "(", "const", "RegSeqInfo", "", ",", "RegSeqInfo", "", ",", "std", "::", "vector", "std", "::", "pair", "unsigned", ",", "unsigned", ">", ">", "&", "Remap", ")", "const", ";", "<BUGE>", "bool", "tryMergeUsingCommonSlot", "(", "RegSeqInfo", "&", "RSI", ",", "RegSeqInfo", "&", "CompatibleRSI", ",", "<BUGS>", "std", "::", "vector", "std", "::", "pair", "unsigned", ",", "unsigned", ">", ">", "&", "RemapChan", ")", ";", "<BUGE>", "bool", "tryMergeUsingFreeSlot", "(", "RegSeqInfo", "&", "RSI", ",", "RegSeqInfo", "&", "CompatibleRSI", ",", "<BUGS>", "std", "::", "vector", "std", "::", "pair", "unsigned", ",", "unsigned", ">", ">", "&", "RemapChan", ")", ";", "MachineInstr", "", "RebuildVector", "(", "RegSeqInfo", "", "MI", ",", "const", "RegSeqInfo", "", "BaseVec", ",", "const", "std", "::", "vector", "std", "::", "pair", "unsigned", ",", "unsigned", ">", ">", "&", "RemapChan", ")", "const", ";", "<BUGE>", "void", "RemoveMI", "(", "MachineInstr", "", ")", ";", "void", "trackRSI", "(", "const", "RegSeqInfo", "&", "RSI", ")", ";", "<BUGS>", "typedef", "DenseMap", "unsigned", ",", "std", "::", "vector", "MachineInstr", "", ">", ">", "InstructionSetMap", ";", "<BUGE>", "DenseMap", "MachineInstr", "", ",", "RegSeqInfo", ">", "PreviousRegSeq", ";", "InstructionSetMap", "PreviousRegSeqByReg", ";", "InstructionSetMap", "PreviousRegSeqByUndefCount", ";", "public", ":", "static", "char", "ID", ";", "R600VectorRegMerger", "(", "TargetMachine", "&", "tm", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "TII", "(", "nullptr", ")", "{", "}" ]
LLVM	X86	CPP	code_generation	CPU	3,823	[ "Optional", "<", "Value", "", ">", "X86TTIImpl", "::", "simplifyDemandedUseBitsIntrinsic", "(", "InstCombiner", "&", "IC", ",", "IntrinsicInst", "&", "II", ",", "APInt", "DemandedMask", ",", "KnownBits", "&", "Known", ",", "bool", "&", "KnownBitsComputed", ")", "const", "{", "switch", "(", "II", ".", "getIntrinsicID", "(", ")", ")", "{", "default", ":", "break", ";", "case", "Intrinsic", "::", "x86_mmx_pmovmskb", ":", "case", "Intrinsic", "::", "x86_sse_movmsk_ps", ":", "case", "Intrinsic", "::", "x86_sse2_movmsk_pd", ":", "case", "Intrinsic", "::", "x86_sse2_pmovmskb_128", ":", "case", "Intrinsic", "::", "x86_avx_movmsk_ps_256", ":", "case", "Intrinsic", "::", "x86_avx_movmsk_pd_256", ":", "case", "Intrinsic", "::", "x86_avx2_pmovmskb", ":", "{", "unsigned", "ArgWidth", ";", "if", "(", "II", ".", "getIntrinsicID", "(", ")", "==", "Intrinsic", "::", "x86_mmx_pmovmskb", ")", "{", "ArgWidth", "=", "<NUM_LIT>", ";", "}", "else", "{", "auto", "", "ArgType", "=", "cast", "<", "FixedVectorType", ">", "(", "II", ".", "getArgOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "ArgWidth", "=", "ArgType", "->", "getNumElements", "(", ")", ";", "}", "APInt", "DemandedElts", "=", "DemandedMask", ".", "zextOrTrunc", "(", "ArgWidth", ")", ";", "Type", "*", "VTy", "=", "II", ".", "getType", "(", ")", ";", "if", "(", "DemandedElts", ".", "isZero", "(", ")", ")", "{", "return", "ConstantInt", "::", "getNullValue", "(", "VTy", ")", ";", "}", "Known", ".", "Zero", ".", "setBitsFrom", "(", "ArgWidth", ")", ";", "KnownBitsComputed", "=", "true", ";", "break", ";", "}", "}", "return", "None", ";", "}" ]	[ "Can", "be", "used", "to", "implement", "target-specific", "instruction", "combining", "." ]
GCC	rs6000	MD	next_suggestion	CPU	3,824	[ "DONE" ]	[ "if", "(", "VECTOR_ELT_ORDER_BIG", ")", "emit_insn", "(", "gen_altivec_vmuleuh", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "else", "emit_insn", "(", "gen_altivec_vmulouh", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]
GCC	mips	MD	stmt_completion	CPU	3,825	[ ")", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	AArch64	CPP	stmt_completion	CPU	3,826	[ ")", ";" ]	[ "Register", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "NumElts", "=", "MRI", ".", "getType", "(", "Dst", ")", ".", "getNumElements", "(", ")", ";", "if", "(", "!", "isUZPMask", "(", "ShuffleMask", ",", "NumElts", ",", "WhichResult", ")", ")", "return", "false", ";", "unsigned", "Opc", "=", "(", "WhichResult", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "Register", "V1", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "V2", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	3,827	[ "}" ]	[ "SmallVector", "<", "const", "MachineInstr", "", ",", "<NUM_LIT>", ">", "Users", ";", "SmallVector", "<", "Register", ",", "<NUM_LIT>", ">", "MoveRegs", ";", "for", "(", "const", "MachineInstr", "&", "I", ":", "MRI", "->", "use_nodbg_instructions", "(", "DefReg", ")", ")", "{", "Users", ".", "push_back", "(", "&", "I", ")", ";", "}", "if", "(", "Users", ".", "empty", "(", ")", ")", "return", "false", ";", "while", "(", "!", "Users", ".", "empty", "(", ")", ")", "{", "const", "MachineInstr", "", "I", "=", "Users", ".", "pop_back_val", "(", ")", ";", "if", "(", "!", "I", "->", "isCopy", "(", ")", "&&", "!", "I", "->", "isRegSequence", "(", ")", ")", "return", "false", ";", "Register", "DstReg", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "TRI", "->", "isAGPR", "(", "", "MRI", ",", "DstReg", ")", ")", "continue", ";", "MoveRegs", ".", "push_back", "(", "DstReg", ")", ";", "for", "(", "const", "MachineInstr", "&", "U", ":", "MRI", "->", "use_nodbg_instructions", "(", "DstReg", ")", ")", "{", "Users", ".", "push_back", "(", "&", "U", ")", ";", "}", "}", "const", "TargetRegisterClass", "", "RC", "=", "MRI", "->", "getRegClass", "(", "DefReg", ")", ";", "MRI", "->", "setRegClass", "(", "DefReg", ",", "TRI", "->", "getEquivalentAGPRClass", "(", "RC", ")", ")", ";", "if", "(", "!", "TII", "->", "isOperandLegal", "(", "MI", ",", "<NUM_LIT>", ",", "&", "Def", ")", ")", "{", "MRI", "->", "setRegClass", "(", "DefReg", ",", "RC", ")", ";", "return", "false", ";", "}", "while", "(", "!", "MoveRegs", ".", "empty", "(", ")", ")", "{", "Register", "Reg", "=", "MoveRegs", ".", "pop_back_val", "(", ")", ";", "MRI", "->", "setRegClass", "(", "Reg", ",", "TRI", "->", "getEquivalentAGPRClass", "(", "MRI", "->", "getRegClass", "(", "Reg", ")", ")", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Folded ", "<STR_LIT>", "<<", "MI", ")", ";", "return", "true", ";" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	3,828	[ "SDNode", "*", "Res", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "DL", ",", "VT", ",", "MVT", "::", "Other", ",", "Ops", ")", ";" ]	[ "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "Elem", ">=", "VT", ".", "getVectorNumElements", "(", ")", ")", "return", "false", ";", "auto", "*", "Load", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Load", "\|\|", "!", "Load", "->", "hasNUsesOfValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "Load", "->", "getMemoryVT", "(", ")", ".", "getSizeInBits", "(", ")", "!=", "Load", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSizeInBits", "(", ")", ")", "return", "false", ";", "SDValue", "Base", ",", "Disp", ",", "Index", ";", "if", "(", "!", "selectBDVAddr12Only", "(", "Load", "->", "getBasePtr", "(", ")", ",", "ElemV", ",", "Base", ",", "Disp", ",", "Index", ")", "\|\|", "Index", ".", "getValueType", "(", ")", "!=", "VT", ".", "changeVectorElementTypeToInteger", "(", ")", ")", "return", "false", ";", "SDLoc", "DL", "(", "Load", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Base", ",", "Disp", ",", "Index", ",", "CurDAG", "->", "getTargetConstant", "(", "Elem", ",", "DL", ",", "MVT", "::", "i32", ")", ",", "Load", "->", "getChain", "(", ")", "}", ";" ]
GCC	i386	CPP	stmt_completion	CPU	3,829	[ "_", "_", "artificial__", ")", ")", "_", "mm_set1_pch", "(", "_", "Float16", "_", "Complex", "_", "_", "A", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m128h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", "," ]
GCC	m68k	MD	stmt_completion	MPU	3,830	[ ")", ")" ]	[ "(", "and", "(", "and", "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	3,831	[ ")", ")", ";" ]	[ "return", "getNumCoveredRegs", "(", "getSubRegIndexLaneMask", "(", "SubReg" ]
LLVM	ARM	TD	next_suggestion	CPU	3,832	[ "return", "CurDAG", "-", ">", "getTargetConstant", "(", "(", "uint32_t", ")", "N", "-", ">", "getZExtValue", "(", ")", ">", ">", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";" ]	[ "return", "(", "int32_t", ")", "Imm", ">", "=", "<NUM_LIT>", "&", "&", "(", "int32_t", ")", "Imm", "<", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "sext_16_node", ":", "PatLeaf", "<", "(", "i32", "GPR", ":", "$", "a", ")", ",", "[", "{", "return", "CurDAG", "-", ">", "ComputeNumSignBits", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ")", ">", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "hi16", ":", "SDNodeXForm", "<", "imm", ",", "[", "{" ]
LLVM	AArch64	CPP	next_suggestion	CPU	3,833	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]	[ "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	3,834	[ ")", ";" ]	[ "size_t", "size", "(", ")", "const", "{", "return", "Vector", ".", "size", "(" ]
LLVM	AArch64	TD	next_suggestion	CPU	3,835	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "L", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";" ]
GCC	i386	CPP	next_suggestion	CPU	3,836	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m512h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_fmul_round_pch", "(", "_", "_", "m512h", "_", "_", "A", ",", "_", "_", "m512h", "_", "_", "B", ",", "const", "int", "_", "_", "D", ")", "{", "return", "(", "_", "_", "m512h", ")", "_", "_", "builtin_ia32_vfmulcph512_round", "(", "(", "_", "_", "v32hf", ")", "_", "_", "A", ",", "(", "_", "_", "v32hf", ")", "_", "_", "B", ",", "_", "_", "D", ")", ";" ]
LLVM	SystemZ	CPP	stmt_completion	CPU	3,837	[ "Disp", ",", "SDValue", "&", "Index", ")", "const", "{" ]	[ "bool", "selectLAAddr20Pair", "(", "SDValue", "Addr", ",", "SDValue", "&", "Base", ",", "SDValue", "&" ]
GCC	arm	MD	next_suggestion	CPU	3,838	[ "<STR_LIT>" ]	[ "[", "(", "set", "(", "pc", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	3,839	[ "}" ]	[ "assert", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "MVT", "::", "Other", "&&", "<STR_LIT>", "Expected chain", "<STR_LIT>", ")", ";", "SDValue", "M0", "=", "Lowering", ".", "copyToM0", "(", "*", "CurDAG", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "SDLoc", "(", "N", ")", ",", "Val", ")", ";", "return", "glueCopyToOp", "(", "N", ",", "M0", ",", "M0", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";" ]
GCC	alpha	MD	next_suggestion	MPU	3,840	[ "{" ]	[ "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_op_dup", "<NUM_LIT>", "[", "(", "match_dup", "<NUM_LIT>", ")", "]", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "unspec", ":", "SF", "[", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_CVTQL", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "]" ]
LLVM	ARM64	TD	stmt_completion	CPU	3,841	[ ">", "Rd", ";" ]	[ "class", "BaseSIMDDifferentThreeVector", "<", "bit", "U", ",", "bits", "<", "<NUM_LIT>", ">", "size", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "RegisterOperand", "outtype", ",", "RegisterOperand", "intype1", ",", "RegisterOperand", "intype2", ",", "string", "asm", ",", "string", "outkind", ",", "string", "inkind1", ",", "string", "inkind2", ",", "list", "<", "dag", ">", "pattern", ">", ":", "I", "<", "(", "outs", "outtype", ":", "$", "Rd", ")", ",", "(", "ins", "intype1", ":", "$", "Rn", ",", "intype2", ":", "$", "Rm", ")", ",", "asm", ",", "<STR_LIT>", "#", "outkind", "#", "<STR_LIT>", "#", "inkind1", "#", "<STR_LIT>", "#", "inkind2", "#", "<STR_LIT>", "#", "outkind", "#", "<STR_LIT>", ",", "<STR_LIT>", ",", "pattern", ">", ",", "Sched", "<", "[", "WriteV", "]", ">", "{", "bits", "<", "<NUM_LIT>" ]
LLVM	WebAssembly	CPP	code_generation	Virtual ISA	3,842	[ "void", "WebAssemblyFrameLowering", "::", "writeSPToGlobal", "(", "unsigned", "SrcReg", ",", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "InsertStore", ",", "const", "DebugLoc", "&", "DL", ")", "const", "{", "const", "auto", "", "TII", "=", "MF", ".", "getSubtarget", "<", "WebAssemblySubtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "char", "", "ES", "=", "<STR_LIT>", "__stack_pointer", "<STR_LIT>", ";", "auto", "*", "SPSymbol", "=", "MF", ".", "createExternalSymbolName", "(", "ES", ")", ";", "BuildMI", "(", "MBB", ",", "InsertStore", ",", "DL", ",", "TII", "->", "get", "(", "getOpcGlobSet", "(", "MF", ")", ")", ")", ".", "addExternalSymbol", "(", "SPSymbol", ")", ".", "addReg", "(", "SrcReg", ")", ";", "}" ]	[ "Write", "SP", "back", "to", "__stack_pointer", "global", "." ]
LLVM	XCore	CPP	next_suggestion	MPU	3,843	[ "printOperand", "(", "MI", ",", "opNum", "+", "<NUM_LIT>", ")", ";" ]	[ "void", "XCoreAsmPrinter", "::", "printMemOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "opNum", ")", "{", "printOperand", "(", "MI", ",", "opNum", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "opNum", "+", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "opNum", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "return", ";", "O", "<<", "<STR_LIT>", "+", "<STR_LIT>", ";" ]
LLVM	X86	CPP	program_repair	CPU	3,844	[ "<FIXS>", "if", "(", "!", "SelectAddr", "(", "LD", ",", "LD", "->", "getBasePtr", "(", ")", ",", "Base", ",", "Scale", ",", "Index", ",", "Disp", ",", "Segment", ")", ")", "<FIXE>" ]	[ "IsLegalToFold", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", ".", "getNode", "(", ")", ",", "Root", ",", "OptLevel", ")", ")", "{", "LoadSDNode", "*", "LD", "=", "cast", "LoadSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "<BUGS>", "if", "(", "!", "SelectAddr", "(", "LD", "->", "getBasePtr", "(", ")", ",", "Base", ",", "Scale", ",", "Index", ",", "Disp", ",", "Segment", ")", ")", "<BUGE>", "return", "false", ";", "PatternNodeWithChain", "=", "SDValue", "(", "LD", ",", "<NUM_LIT>", ")", ";", "return", "true", ";" ]
GCC	aarch64	CPP	next_suggestion	CPU	3,845	[ "return", "result", ";" ]	[ "vabdq_f64", "(", "float64x2_t", "a", ",", "float64x2_t", "b", ")", "{", "float64x2_t", "result", ";", "_", "_", "asm__", "(", "<STR_LIT>", "fabd %0.2d, %1.2d, %2.2d", "<STR_LIT>", ":", "<STR_LIT>", "=w", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "w", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "w", "<STR_LIT>", "(", "b", ")", ":", ")", ";" ]
GCC	s390	MD	next_suggestion	MPU	3,846	[ "(", "and", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", ")", "]" ]	[ "[", "(", "set", "(", "reg", "CC_REGNUM", ")", "(", "compare", "(", "ior", ":", "DI", "(", "and", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "and", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ior", ":", "DI", "(", "and", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")" ]
LLVM	ARM	CPP	stmt_completion	CPU	3,847	[ ")", "<NUM_LIT>", ")", ";" ]	[ "std", "::", "fill", "(", "LastMIs", ",", "LastMIs", "+", "<NUM_LIT>", ",", "(", "MachineInstr", "*" ]
LLVM	WebAssembly	TD	stmt_completion	Virtual ISA	3,848	[ "ATOMIC_STORE_I64", ">", ";" ]	[ "def", ":", "AStorePatExternalSym", "<", "i64", ",", "atomic_store_64", "," ]
GCC	stormy16	CPP	stmt_completion	CPU	3,849	[ "retval", ")", ";" ]	[ "gcc_assert", "(", "MEM_P", "(", "dest", ")", ")", ";", "dest", "=", "XEXP", "(", "dest", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "CONSTANT_P", "(", "dest", ")", "&&", "!", "REG_P", "(", "dest", ")", ")", "dest", "=", "force_reg", "(", "Pmode", ",", "dest", ")", ";", "if", "(", "retval", "==", "NULL", ")", "mode", "=", "VOIDmode", ";", "else", "mode", "=", "GET_MODE", "(" ]
LLVM	WebAssembly	CPP	stmt_completion	Virtual ISA	3,850	[ "emitExternalDecls", "(", "*", "MMI", "->", "getModule", "(", ")", ")", ";" ]	[ "void", "WebAssemblyAsmPrinter", "::", "emitLinkage", "(", "const", "GlobalValue", "", "GV", ",", "MCSymbol", "", "Sym", ")", "const", "{", "AsmPrinter", "::", "emitLinkage", "(", "GV", ",", "Sym", ")", ";", "const_cast", "<", "WebAssemblyAsmPrinter", "*", ">", "(", "this", ")", "->" ]
GCC	i386	CPP	stmt_completion	CPU	3,851	[ "=", "<NUM_LIT>", ";" ]	[ "ix86_incoming_stack_boundary", "=", "ix86_minimum_incoming_stack_boundary", "(", "false", ")", ";", "if", "(", "TARGET_64BIT", "&&", "cfun", "->", "stdarg", "&&", "crtl", "->", "stack_alignment_estimated", "<", "<NUM_LIT>", ")", "crtl", "->", "stack_alignment_estimated" ]
GCC	powerpcspe	CPP	stmt_completion	CPU	3,852	[ "(", "vec_int4", ")", "(", "a", ")", ")", ")", ")", ";" ]	[ "static", "_", "_", "inline", "qword", "si_sfi", "(", "qword", "a", ",", "int", "b", ")", "{", "return", "(", "(", "qword", ")", "(", "vec_sub", "(", "vec_splat", "(", "(", "vec_int4", ")", "(", "si_from_int", "(", "b", ")", ")", ",", "<NUM_LIT>", ")", "," ]
LLVM	Hexagon	TD	next_suggestion	DSP	3,853	[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]	[ "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	3,854	[ "MI", ",", "unsigned", "OpNo", ")", "{" ]	[ "void", "printf80mem", "(", "const", "MachineInstr", "*" ]
GCC	m68k	CPP	stmt_completion	MPU	3,855	[ "ATTRIBUTE_UNUSED", ",", "rtx", "x", ")", "{" ]	[ "static", "bool", "m68k_cannot_force_const_mem", "(", "machine_mode", "mode" ]
LLVM	Mips	TD	stmt_completion	CPU	3,856	[ ",", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]	[ "class", "HADD_U_H_ENC", ":", "MSA_3R_FMT", "<", "<NUM_LIT>" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	3,857	[ "addReg", "(", "SrcReg", ")", ";" ]	[ "}", "else", "if", "(", "DestRC", "==", "PPC", "::", "F4RCRegisterClass", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "PPC", "::", "FMRS", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "}", "else", "if", "(", "DestRC", "==", "PPC", "::", "F8RCRegisterClass", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "PPC", "::", "FMRD", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "}", "else", "if", "(", "DestRC", "==", "PPC", "::", "CRRCRegisterClass", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "PPC", "::", "MCRF", ")", ",", "DestReg", ")", "." ]
LLVM	ARM	TD	next_suggestion	CPU	3,858	[ "}" ]	[ "bits", "<", "<NUM_LIT>", ">", "RdaDest", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "RdaDest", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM	HSAIL	TD	stmt_completion	Virtual ISA	3,859	[ ",", "BrigVal", ",", "Inst_B1_B1_U32_B1_B1", ">", ";" ]	[ "def", "_B1", ":", "HSAILInstLane_ActiveLanePermute", "<", "opName" ]
GCC	rs6000	CPP	program_repair	CPU	3,860	[ "<FIXS>", "if", "(", "(", "TARGET_P9_DFORM_SCALAR", "\|\|", "TARGET_P9_DFORM_VECTOR", ")", "&&", "!", "TARGET_P9_VECTOR", ")", "<FIXE>", "<FIXS>", "rs6000_isa_flags", "&=", "~", "(", "OPTION_MASK_P9_DFORM_SCALAR", "\|", "OPTION_MASK_P9_DFORM_VECTOR", ")", ";", "<FIXE>", "<FIXS>", "if", "(", "TARGET_P9_DFORM_SCALAR", "&&", "!", "TARGET_UPPER_REGS_DF", ")", "<FIXE>", "<FIXS>", "rs6000_isa_flags", "&=", "~", "OPTION_MASK_P9_DFORM_SCALAR", ";", "<FIXE>", "<FIXS>", "if", "(", "TARGET_P9_DFORM_SCALAR", "&&", "!", "TARGET_UPPER_REGS_SF", ")", "<FIXE>", "<FIXS>", "rs6000_isa_flags", "&=", "~", "OPTION_MASK_P9_DFORM_SCALAR", ";", "<FIXE>" ]	[ "&&", "!", "(", "rs6000_isa_flags_explicit", "&", "OPTION_MASK_TOC_FUSION", ")", ")", "rs6000_isa_flags", "\|=", "OPTION_MASK_TOC_FUSION", ";", "<BUGS>", "if", "(", "TARGET_P9_DFORM", "&&", "!", "TARGET_P9_VECTOR", ")", "<BUGE>", "{", "if", "(", "rs6000_isa_flags_explicit", "&", "OPTION_MASK_P9_VECTOR", ")", "error", "(", "<STR_LIT>", "-mpower9-dform requires -mpower9-vector", "<STR_LIT>", ")", ";", "<BUGS>", "rs6000_isa_flags", "&=", "~", "OPTION_MASK_P9_DFORM", ";", "<BUGE>", "}", "<BUGS>", "if", "(", "TARGET_P9_DFORM", "&&", "!", "TARGET_UPPER_REGS_DF", ")", "<BUGE>", "{", "if", "(", "rs6000_isa_flags_explicit", "&", "OPTION_MASK_UPPER_REGS_DF", ")", "error", "(", "<STR_LIT>", "-mpower9-dform requires -mupper-regs-df", "<STR_LIT>", ")", ";", "<BUGS>", "rs6000_isa_flags", "&=", "~", "OPTION_MASK_P9_DFORM", ";", "<BUGE>", "}", "<BUGS>", "if", "(", "TARGET_P9_DFORM", "&&", "!", "TARGET_UPPER_REGS_SF", ")", "<BUGE>", "{", "if", "(", "rs6000_isa_flags_explicit", "&", "OPTION_MASK_UPPER_REGS_SF", ")", "error", "(", "<STR_LIT>", "-mpower9-dform requires -mupper-regs-sf", "<STR_LIT>", ")", ";", "<BUGS>", "rs6000_isa_flags", "&=", "~", "OPTION_MASK_P9_DFORM", ";", "<BUGE>", "}" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	3,861	[ "return", "flags", "\|", "<STR_LIT>", "::", "<STR_LIT>", ";" ]	[ "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "if", "(", "!", "GV", "->", "hasLocalLinkage", "(", ")", "&&", "GV", "->", "hasDefaultVisibility", "(", ")", ")", "{", "flags", "\|=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "return", "flags", ";", "}", "if", "(", "GV", "->", "isStrongDefinitionForLinker", "(", ")", ")", "return", "flags", ";" ]
LLVM	CellSPU	CPP	code_generation	MPU	3,862	[ "void", "SPURegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "RegScavenger", "", "RS", ")", "const", "{", "unsigned", "i", "=", "<NUM_LIT>", ";", "MachineInstr", "&", "MI", "=", "", "II", ";", "MachineBasicBlock", "&", "MBB", "=", "", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "<STR_LIT>", "Instr doesn't have FrameIndex operand!", "<STR_LIT>", ")", ";", "}", "MachineOperand", "&", "SPOp", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "int", "FrameIndex", "=", "SPOp", ".", "getIndex", "(", ")", ";", "int", "Offset", "=", "MFI", "->", "getObjectOffset", "(", "FrameIndex", ")", ";", "unsigned", "OpNo", "=", "<NUM_LIT>", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "OpNo", "=", "<NUM_LIT>", ";", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "Offset", "+=", "MO", ".", "getImm", "(", ")", "+", "MFI", "->", "getStackSize", "(", ")", "+", "SPUFrameInfo", "::", "minStackSize", "(", ")", ";", "assert", "(", "(", "Offset", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ")", ";", "SPOp", ".", "ChangeToRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "false", ")", ";", "if", "(", "Offset", ">", "SPUFrameInfo", "::", "maxFrameOffset", "(", ")", "\|\|", "Offset", "<", "SPUFrameInfo", "::", "minFrameOffset", "(", ")", ")", "{", "cerr", "<<", "<STR_LIT>", "Large stack adjustment (", "<STR_LIT>", "<<", "Offset", "<<", "<STR_LIT>", ") in SPURegisterInfo::eliminateFrameIndex.", "<STR_LIT>", ";", "}", "else", "{", "MO", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "}", "}" ]	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]
LLVM	Mips	TD	next_suggestion	CPU	3,863	[ "string", "AsmString", "=", "!", "strconcat", "(", "instr_asm", ",", "<STR_LIT>", ")", ";" ]	[ "class", "DAHI_DATI_DESC_BASE", "<", "string", "instr_asm", ",", "RegisterOperand", "GPROpnd", ">", ":", "MMR6Arch", "<", "instr_asm", ">", ",", "MipsR6Inst", "{", "dag", "OutOperandList", "=", "(", "outs", "GPROpnd", ":", "$", "rs", ")", ";", "dag", "InOperandList", "=", "(", "ins", "GPROpnd", ":", "$", "rt", ",", "simm16", ":", "$", "imm", ")", ";" ]
LLVM	CAHP	CPP	stmt_completion	CPU	3,864	[ "true", ";" ]	[ "bool", "enableMachineScheduler", "(", ")", "const", "override", "{", "return" ]
LLVM	Hexagon	TD	next_suggestion	DSP	3,865	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "J2_jumprgtez", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "b13_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_d9d43ecb", ",", "TypeCR", ">", ",", "Enc_0fa531", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	i386	CPP	stmt_completion	CPU	3,866	[ "artificial__", ")", ")", "_", "mm256_reduce_or_epi8", "(", "_", "_", "m256i", "_", "_", "W", ")", "{" ]	[ "extern", "_", "_", "inline", "char", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_" ]
GCC	alpha	MD	stmt_completion	MPU	3,867	[ ")", "]" ]	[ "[", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
GCC	s390	MD	stmt_completion	MPU	3,868	[ ")", "]", ")" ]	[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	3,869	[ "glueCopyToM0", "(", "N", ",", "SDValue", "(", "M0Base", ",", "<NUM_LIT>", ")", ")", ";" ]	[ "if", "(", "IntrID", "==", "Intrinsic", "::", "amdgcn_ds_gws_sema_release_all", "&&", "!", "Subtarget", "->", "hasGWSSemaReleaseAll", "(", ")", ")", "{", "SelectCode", "(", "N", ")", ";", "return", ";", "}", "const", "bool", "HasVSrc", "=", "N", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ";", "assert", "(", "HasVSrc", "\|\|", "N", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "BaseOffset", "=", "N", "->", "getOperand", "(", "HasVSrc", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "int", "ImmOffset", "=", "<NUM_LIT>", ";", "MemIntrinsicSDNode", "", "M", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", ";", "MachineMemOperand", "", "MMO", "=", "M", "->", "getMemOperand", "(", ")", ";", "if", "(", "ConstantSDNode", "", "ConstOffset", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BaseOffset", ")", ")", "{", "glueCopyToM0", "(", "N", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "SL", ",", "MVT", "::", "i32", ")", ")", ";", "ImmOffset", "=", "ConstOffset", "->", "getZExtValue", "(", ")", ";", "}", "else", "{", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "BaseOffset", ")", ")", "{", "ImmOffset", "=", "BaseOffset", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "BaseOffset", "=", "BaseOffset", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "SDNode", "", "SGPROffset", "=", "CurDAG", "->", "getMachineNode", "(", "AMDGPU", "::", "V_READFIRSTLANE_B32", ",", "SL", ",", "MVT", "::", "i32", ",", "BaseOffset", ")", ";", "SDNode", "*", "M0Base", "=", "CurDAG", "->", "getMachineNode", "(", "AMDGPU", "::", "S_LSHL_B32", ",", "SL", ",", "MVT", "::", "i32", ",", "SDValue", "(", "SGPROffset", ",", "<NUM_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "SL", ",", "MVT", "::", "i32", ")", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	3,870	[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCompare", "=", "<NUM_LIT>", ";" ]
GCC	ia64	CPP	stmt_completion	CPU	3,871	[ "x", ")", ";" ]	[ "static", "void", "ia64_output_dwarf_dtprel", "(", "FILE", "*", "file", ",", "int", "size", ",", "rtx", "x", ")", "{", "gcc_assert", "(", "size", "==", "<NUM_LIT>", "\|\|", "size", "==", "<NUM_LIT>", ")", ";", "if", "(", "size", "==", "<NUM_LIT>", ")", "fputs", "(", "<STR_LIT>", "\\tdata4.ua\\t@dtprel(", "<STR_LIT>", ",", "file", ")", ";", "else", "fputs", "(", "<STR_LIT>", "\\tdata8.ua\\t@dtprel(", "<STR_LIT>", ",", "file", ")", ";", "output_addr_const", "(", "file", "," ]
GCC	i386	CPP	stmt_completion	CPU	3,872	[ "mmask32", "_", "_", "U", ",", "_", "_", "m256i", "_", "_", "A", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_mov_epi8", "(", "_", "_", "m256i", "_", "_", "W", ",", "_", "_" ]
GCC	s390	CPP	program_repair	MPU	3,873	[ "<FIXS>", "reg_class_t", "from", ",", "reg_class_t", "to", ")", "<FIXE>" ]	[ "static", "ints390_register_move_cost", "(", "machine_mode", "mode", ",", "<BUGS>", "reg_class_t", "from", ",", "reg_class_t", "to", ")", "<BUGE>", "{" ]
GCC	sparc	CPP	next_suggestion	CPU	3,874	[ "while", "(", "!", "SPARC_SIMM13_P", "(", "vcall_offset", ")", ")", "{" ]	[ "sparc_leaf_function_p", "=", "crtl", "->", "uses_only_leaf_regs", "=", "<NUM_LIT>", ";", "int_arg_first", "=", "SPARC_INCOMING_INT_ARG_FIRST", ";", "}", "else", "{", "sparc_leaf_function_p", "=", "crtl", "->", "uses_only_leaf_regs", "=", "<NUM_LIT>", ";", "int_arg_first", "=", "SPARC_OUTGOING_INT_ARG_FIRST", ";", "}", "if", "(", "TARGET_ARCH64", "&&", "aggregate_value_p", "(", "TREE_TYPE", "(", "TREE_TYPE", "(", "function", ")", ")", ",", "function", ")", ")", "this_rtx", "=", "gen_rtx_REG", "(", "Pmode", ",", "int_arg_first", "+", "<NUM_LIT>", ")", ";", "else", "this_rtx", "=", "gen_rtx_REG", "(", "Pmode", ",", "int_arg_first", ")", ";", "if", "(", "delta", ")", "{", "rtx", "delta_rtx", "=", "GEN_INT", "(", "delta", ")", ";", "if", "(", "!", "SPARC_SIMM13_P", "(", "delta", ")", ")", "{", "rtx", "scratch", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "scratch", ",", "delta_rtx", ")", ";", "delta_rtx", "=", "scratch", ";", "}", "emit_insn", "(", "gen_add2_insn", "(", "this_rtx", ",", "delta_rtx", ")", ")", ";", "}", "if", "(", "vcall_offset", ")", "{", "rtx", "vcall_offset_rtx", "=", "GEN_INT", "(", "vcall_offset", ")", ";", "rtx", "scratch", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "vcall_offset", "<", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "scratch", ",", "gen_rtx_MEM", "(", "Pmode", ",", "this_rtx", ")", ")", ";", "if", "(", "SPARC_SIMM13_P", "(", "vcall_offset", ")", ")", ";", "else", "if", "(", "!", "fixed_regs", "[", "<NUM_LIT>", "]", "&&", "vcall_offset", "<", "-", "<NUM_LIT>", ")", "{", "rtx", "scratch2", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "scratch2", ",", "vcall_offset_rtx", ")", ";", "vcall_offset_rtx", "=", "scratch2", ";", "}", "else", "{", "rtx", "increment", "=", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ";" ]
LLVM	AArch64	CPP	stmt_completion	CPU	3,875	[ "(", "MF", ")", ";" ]	[ "bool", "AArch64FrameLowering", "::", "producePairRegisters", "(", "MachineFunction", "&", "MF", ")", "const", "{", "return", "produceCompactUnwindFrame", "(", "MF", ")", "\|\|", "homogeneousPrologEpilog" ]
LLVM	Mips	CPP	stmt_completion	CPU	3,876	[ "\|\|", "Opc", "==", "Mips", "::", "B", "\|\|", "Opc", "==", "Mips", "::", "J", ")", "?", "Opc", ":", "<NUM_LIT>", ";" ]	[ "unsigned", "MipsSEInstrInfo", "::", "getAnalyzableBrOpc", "(", "unsigned", "Opc", ")", "const", "{", "return", "(", "Opc", "==", "Mips", "::", "BEQ", "\|\|", "Opc", "==", "Mips", "::", "BNE", "\|\|", "Opc", "==", "Mips", "::", "BGTZ", "\|\|", "Opc", "==", "Mips", "::", "BGEZ", "\|\|", "Opc", "==", "Mips", "::", "BLTZ", "\|\|", "Opc", "==", "Mips", "::", "BLEZ", "\|\|", "Opc", "==", "Mips", "::", "BC1T", "\|\|", "Opc", "==", "Mips", "::", "BC1F" ]
GCC	msp430	CPP	next_suggestion	MPU	3,877	[ "}" ]	[ "else", "if", "(", "startswith", "(", "name", ",", "either_prefix", ")", ")", "name", "+=", "strlen", "(", "either_prefix", ")", ";", "return", "default_section_type_flags", "(", "decl", ",", "name", ",", "reloc", ")", ";" ]
GCC	i386	MD	next_suggestion	CPU	3,878	[ "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "vec_duplicate", ":", "VF_256", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]" ]	[ "(", "define_insn_and_split", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "VF_256", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_select", ":", "VF_256", "(", "match_operand", ":", "VF_256", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_parallel", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>" ]
GCC	cr16	CPP	code_generation	MPU	3,879	[ "static", "rtx", "cr16_function_arg", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "cum", "->", "last_parm_in_reg", "=", "<NUM_LIT>", ";", "if", "(", "type", "==", "void_type_node", ")", "return", "NULL_RTX", ";", "if", "(", "targetm", ".", "calls", ".", "must_pass_in_stack", "(", "mode", ",", "type", ")", "\|\|", "(", "cum", "->", "ints", "<", "<NUM_LIT>", ")", ")", "return", "NULL_RTX", ";", "if", "(", "mode", "==", "BLKmode", ")", "{", "if", "(", "enough_regs_for_param", "(", "cum", ",", "type", ",", "mode", ")", "!=", "<NUM_LIT>", ")", "{", "cum", "->", "last_parm_in_reg", "=", "<NUM_LIT>", ";", "return", "gen_rtx_REG", "(", "mode", ",", "MIN_REG_FOR_PASSING_ARGS", "+", "cum", "->", "ints", ")", ";", "}", "}", "if", "(", "(", "MIN_REG_FOR_PASSING_ARGS", "+", "cum", "->", "ints", ")", ">", "MAX_REG_FOR_PASSING_ARGS", ")", "return", "NULL_RTX", ";", "else", "{", "if", "(", "enough_regs_for_param", "(", "cum", ",", "type", ",", "mode", ")", "!=", "<NUM_LIT>", ")", "{", "cum", "->", "last_parm_in_reg", "=", "<NUM_LIT>", ";", "return", "gen_rtx_REG", "(", "mode", ",", "MIN_REG_FOR_PASSING_ARGS", "+", "cum", "->", "ints", ")", ";", "}", "}", "return", "NULL_RTX", ";", "}" ]	[ "Implements", "the", "macro", "FUNCTION_ARG", "defined", "in", "cr16.h", "." ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	3,880	[ "}" ]	[ "const", "unsigned", "FractBits", "=", "<NUM_LIT>", ";", "const", "unsigned", "ExpBits", "=", "<NUM_LIT>", ";", "SDValue", "ExpPart", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SL", ",", "MVT", "::", "i32", ",", "Hi", ",", "DAG", ".", "getConstant", "(", "FractBits", "-", "<NUM_LIT>", ",", "SL", ",", "MVT", "::", "i32", ")", ",", "DAG", ".", "getConstant", "(", "ExpBits", ",", "SL", ",", "MVT", "::", "i32", ")", ")", ";", "SDValue", "Exp", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SUB", ",", "SL", ",", "MVT", "::", "i32", ",", "ExpPart", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SL", ",", "MVT", "::", "i32", ")", ")", ";", "return", "Exp", ";" ]
LLVM	AArch64	CPP	stmt_completion	CPU	3,881	[ ")", ";" ]	[ "AU", ".", "addRequired", "<", "DominatorTreeWrapperPass", ">", "(" ]
LLVM	AAP	CPP	next_suggestion	MPU	3,882	[ "}" ]	[ "unsigned", "AAPMCCodeEmitter", "::", "encodeImm6", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "return", "encodeImmN", "(", "MI", ",", "Op", ",", "Fixups", ",", "STI", ",", "MCFixupKind", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";" ]
GCC	sparc	MD	next_suggestion	CPU	3,883	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "truncate", ":", "SI", "(", "lshiftrt", ":", "DI", "(", "mult", ":", "DI", "(", "sign_extend", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "sign_extend", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM	VE	TD	stmt_completion	CPU	3,884	[ ":", "$", "vl", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "int_ve_vl_vbrdw_vsl", "i32", ":", "$", "sy", ",", "i32", ":", "$", "vl", ")", ",", "(", "VBRDLrl", "i32", ":", "$", "sy", ",", "i32" ]
LLVM	AArch64	TD	stmt_completion	CPU	3,885	[ ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]	[ "def", ":", "RWSysReg", "<", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	3,886	[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";" ]	[ "def", "J4_cmpgt_tp0_jump_nt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "GeneralSubRegs", ":", "$", "Rt16", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_56336eb0", ",", "TypeCJ", ">", ",", "Enc_6a5972", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	3,887	[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]	[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]
GCC	arm	CPP	stmt_completion	CPU	3,888	[ "a", ";" ]	[ "return", "(", "bfloat16x8_t", ")", "_", "_" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	3,889	[ "TotalStallCycles", "+=", "StallCycles", ";" ]	[ "SmallSet", "<", "const", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "Visited", ";", "for", "(", "auto", "&", "MI", ":", "MRI", "->", "use_nodbg_instructions", "(", "SrcReg", ")", ")", "{", "if", "(", "MI", ".", "isBundle", "(", ")", ")", "continue", ";", "if", "(", "!", "Visited", ".", "insert", "(", "&", "MI", ")", ".", "second", ")", "continue", ";", "unsigned", "StallCycles", ";", "unsigned", "UsedBanks", ";", "std", "::", "tie", "(", "StallCycles", ",", "UsedBanks", ")", "=", "analyzeInst", "(", "MI", ",", "Reg", ",", "Bank", ")", ";" ]
LLVM	Cpu0	CPP	stmt_completion	CPU	3,890	[ "TargetSize", ")", ")", ";" ]	[ "switch", "(", "(", "unsigned", ")", "Kind", ")", "{", "default", ":", "FullSize", "=", "<NUM_LIT>", ";", "break", ";", "}", "uint64_t", "CurVal", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{", "unsigned", "Idx", "=", "IsLittle", "?", "i", ":", "(", "FullSize", "-", "<NUM_LIT>", "-", "i", ")", ";", "CurVal", "\|=", "(", "uint64_t", ")", "(", "(", "uint8_t", ")", "Data", "[", "Offset", "+", "Idx", "]", ")", "<<", "(", "i", "*", "<NUM_LIT>", ")", ";", "}", "uint64_t", "Mask", "=", "(", "(", "uint64_t", ")", "(", "-", "<NUM_LIT>", ")", ">>", "(", "<NUM_LIT>", "-", "getFixupKindInfo", "(", "Kind", ")", "." ]
LLVM	ARM	TD	next_suggestion	CPU	3,891	[ "}" ]	[ "def", "MVE_VQSHLimmu8", ":", "MVE_VQSHL_imm", "<", "MVE_v16u8", ",", "imm0_7", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	avr	MD	program_repair	MPU	3,892	[ "<FIXS>", "<STR_LIT>", "{", "avr_fix_inputs", "(", "operands", ",", "<NUM_LIT>", "<NUM_LIT>", ",", "regmask", "(", "MODE", ">", "mode", ",", "<NUM_LIT>", ")", ")", "}", ")", "<FIXE>" ]	[ "(", "reg", ":", "ALL4A", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "ALL4A", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "reg", ":", "ALL4A", "<NUM_LIT>", ")", ")", "]", "<BUGS>", "<STR_LIT>", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>" ]
GCC	rs6000	MD	next_suggestion	CPU	3,893	[ "<STR_LIT>" ]	[ "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "(", "set", "(", "reg", ":", "V2SI", "SPE_ACC_REGNO", ")", "(", "unspec", ":", "V2SI", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	3,894	[ "idx", ";" ]	[ "ReturnAddrSaveIndex", "=" ]
LLVM	SystemZ	TD	next_suggestion	CPU	3,895	[ "bits", "<", "<NUM_LIT>", ">", "CCValues", "=", "<NUM_LIT>", ";" ]	[ "let", "Namespace", "=", "<STR_LIT>", ";", "dag", "OutOperandList", "=", "outs", ";", "dag", "InOperandList", "=", "ins", ";", "let", "Size", "=", "size", ";", "let", "Pattern", "=", "pattern", ";", "let", "AsmString", "=", "asmstr", ";", "let", "hasSideEffects", "=", "<NUM_LIT>", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "mayStore", "=", "<NUM_LIT>", ";", "string", "DispKey", "=", "<STR_LIT>", ";", "string", "DispSize", "=", "<STR_LIT>", ";", "string", "OpKey", "=", "<STR_LIT>", ";", "string", "OpType", "=", "<STR_LIT>", ";", "string", "MemKey", "=", "<STR_LIT>", ";", "string", "MemType", "=", "<STR_LIT>", ";", "string", "NumOpsKey", "=", "<STR_LIT>", ";", "string", "NumOpsValue", "=", "<STR_LIT>", ";", "bit", "SimpleBDXLoad", "=", "<NUM_LIT>", ";", "bit", "SimpleBDXStore", "=", "<NUM_LIT>", ";", "bit", "Has20BitOffset", "=", "<NUM_LIT>", ";", "bit", "HasIndex", "=", "<NUM_LIT>", ";", "bit", "Is128Bit", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "AccessBytes", "=", "<NUM_LIT>", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	3,896	[ "}" ]	[ "static", "bool", "isNoUnsignedWrap", "(", "SDValue", "Addr", ")", "{", "return", "(", "Addr", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ADD", "&&", "Addr", "->", "getFlags", "(", ")", ".", "hasNoUnsignedWrap", "(", ")", ")", "\|\|", "Addr", "->", "getOpcode", "(", ")", "==", "ISD", "::", "OR", ";" ]
LLVM	SystemZ	TD	next_suggestion	CPU	3,897	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BD2", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "BD2", ";", "bits", "<", "<NUM_LIT>", ">", "V3", ";", "bits", "<", "<NUM_LIT>", ">", "M4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V3", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM	AArch64	CPP	code_generation	CPU	3,898	[ "SDValue", "AArch64TargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "SDLoc", "DL", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ",", "bool", "isThisReturn", ",", "SDValue", "ThisVal", ")", "const", "{", "CCAssignFn", "", "RetCC", "=", "CallConv", "==", "CallingConv", "::", "WebKit_JS", "?", "RetCC_AArch64_WebKit_JS", ":", "RetCC_AArch64_AAPCS", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ",", "", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "Ins", ",", "RetCC", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "CCValAssign", "VA", "=", "RVLocs", "[", "i", "]", ";", "if", "(", "i", "==", "<NUM_LIT>", "&&", "isThisReturn", ")", "{", "assert", "(", "!", "VA", ".", "needsCustom", "(", ")", "&&", "VA", ".", "getLocVT", "(", ")", "==", "MVT", "::", "i64", "&&", "<STR_LIT>", "unexpected return calling convention register assignment", "<STR_LIT>", ")", ";", "InVals", ".", "push_back", "(", "ThisVal", ")", ";", "continue", ";", "}", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ",", "InFlag", ")", ";", "Chain", "=", "Val", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Val", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown loc info!", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ")", ";", "break", ";", "}", "InVals", ".", "push_back", "(", "Val", ")", ";", "}", "return", "Chain", ";", "}" ]	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]
GCC	mips	MD	stmt_completion	CPU	3,899	[ ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

GCC

arm

MD

stmt_completion

CPU

3,800

[ "<STR_LIT>", ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]

GCC

i386

MD

stmt_completion

CPU

3,801

[ "<STR_LIT>", ")" ]

[ "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "and", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "ior", "(", "match_test", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")", ")", ")", "(", "const_string" ]

GCC

arm

MD

next_suggestion

CPU

3,802

[ "(", "and", "(", "match_code", "<STR_LIT>", ")" ]

[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>" ]

GCC

loongarch

MD

next_suggestion

CPU

3,803

[ "return", "loongarch_output_conditional_branch", "(", "insn", ",", "operands", "," ]

[ "(", "if_then_else", "(", "match_operator", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "FCC", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", "(", "pc", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "{" ]

GCC

msp430

CPP

stmt_completion

MPU

3,804

[ "<NUM_LIT>", ")", ";" ]

[ "return", "gen_rtx_REG", "(", "mode", "," ]

GCC

microblaze

CPP

code_generation

MPU

3,805

[ "void", "microblaze_expand_prologue", "(", "void", ")", "{", "int", "regno", ";", "HOST_WIDE_INT", "fsiz", ";", "const", "char", "*", "arg_name", "=", "<NUM_LIT>", ";", "tree", "fndecl", "=", "current_function_decl", ";", "tree", "fntype", "=", "TREE_TYPE", "(", "fndecl", ")", ";", "tree", "fnargs", "=", "DECL_ARGUMENTS", "(", "fndecl", ")", ";", "rtx", "next_arg_reg", ";", "int", "i", ";", "tree", "next_arg", ";", "tree", "cur_arg", ";", "CUMULATIVE_ARGS", "args_so_far_v", ";", "cumulative_args_t", "args_so_far", ";", "rtx", "mem_rtx", ",", "reg_rtx", ";", "if", "(", "aggregate_value_p", "(", "DECL_RESULT", "(", "fndecl", ")", ",", "fntype", ")", "&&", "!", "cfun", "->", "returns_pcc_struct", ")", "{", "tree", "type", "=", "build_pointer_type", "(", "fntype", ")", ";", "tree", "function_result_decl", "=", "build_decl", "(", "BUILTINS_LOCATION", ",", "PARM_DECL", ",", "NULL_TREE", ",", "type", ")", ";", "DECL_ARG_TYPE", "(", "function_result_decl", ")", "=", "type", ";", "TREE_CHAIN", "(", "function_result_decl", ")", "=", "fnargs", ";", "fnargs", "=", "function_result_decl", ";", "}", "INIT_CUMULATIVE_ARGS", "(", "args_so_far_v", ",", "fntype", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "args_so_far", "=", "pack_cumulative_args", "(", "&", "args_so_far_v", ")", ";", "regno", "=", "GP_ARG_FIRST", ";", "for", "(", "cur_arg", "=", "fnargs", ";", "cur_arg", "!=", "<NUM_LIT>", ";", "cur_arg", "=", "next_arg", ")", "{", "tree", "passed_type", "=", "DECL_ARG_TYPE", "(", "cur_arg", ")", ";", "machine_mode", "passed_mode", "=", "TYPE_MODE", "(", "passed_type", ")", ";", "rtx", "entry_parm", ";", "if", "(", "TREE_ADDRESSABLE", "(", "passed_type", ")", ")", "{", "passed_type", "=", "build_pointer_type", "(", "passed_type", ")", ";", "passed_mode", "=", "Pmode", ";", "}", "function_arg_info", "arg", "(", "passed_type", ",", "passed_mode", ",", "true", ")", ";", "entry_parm", "=", "targetm", ".", "calls", ".", "function_arg", "(", "args_so_far", ",", "arg", ")", ";", "if", "(", "entry_parm", ")", "{", "int", "words", ";", "if", "(", "GET_MODE", "(", "entry_parm", ")", "==", "BLKmode", ")", "words", "=", "(", "int_size_in_bytes", "(", "passed_type", ")", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "else", "words", "=", "(", "GET_MODE_SIZE", "(", "GET_MODE", "(", "entry_parm", ")", ")", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "regno", "=", "REGNO", "(", "entry_parm", ")", "+", "words", "-", "<NUM_LIT>", ";", "}", "else", "{", "regno", "=", "GP_ARG_LAST", "+", "<NUM_LIT>", ";", "break", ";", "}", "targetm", ".", "calls", ".", "function_arg_advance", "(", "args_so_far", ",", "arg", ")", ";", "next_arg", "=", "TREE_CHAIN", "(", "cur_arg", ")", ";", "if", "(", "next_arg", "==", "<NUM_LIT>", ")", "{", "if", "(", "DECL_NAME", "(", "cur_arg", ")", ")", "arg_name", "=", "IDENTIFIER_POINTER", "(", "DECL_NAME", "(", "cur_arg", ")", ")", ";", "break", ";", "}", "}", "next_arg_reg", "=", "targetm", ".", "calls", ".", "function_arg", "(", "args_so_far", ",", "function_arg_info", "::", "end_marker", "(", ")", ")", ";", "if", "(", "next_arg_reg", "!=", "<NUM_LIT>", "&&", "GET_CODE", "(", "next_arg_reg", ")", "==", "PARALLEL", ")", "{", "rtvec", "adjust", "=", "XVEC", "(", "next_arg_reg", ",", "<NUM_LIT>", ")", ";", "int", "num", "=", "GET_NUM_ELEM", "(", "adjust", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "num", ";", "i", "++", ")", "{", "rtx", "pattern", "=", "RTVEC_ELT", "(", "adjust", ",", "i", ")", ";", "emit_insn", "(", "pattern", ")", ";", "}", "}", "fsiz", "=", "compute_frame_size", "(", "get_frame_size", "(", ")", ")", ";", "if", "(", "flag_stack_usage_info", ")", "current_function_static_stack_size", "=", "fsiz", ";", "if", "(", "(", "(", "TYPE_ARG_TYPES", "(", "fntype", ")", "!=", "<NUM_LIT>", "&&", "(", "TREE_VALUE", "(", "tree_last", "(", "TYPE_ARG_TYPES", "(", "fntype", ")", ")", ")", "!=", "void_type_node", ")", ")", "||", "(", "arg_name", "!=", "<NUM_LIT>", "&&", "(", "(", "arg_name", "[", "<NUM_LIT>", "]", "==", "'", "_", "'", "&&", "strcmp", "(", "arg_name", ",", "<STR_LIT>", "__builtin_va_alist", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "||", "(", "arg_name", "[", "<NUM_LIT>", "]", "==", "'", "v", "'", "&&", "strcmp", "(", "arg_name", ",", "<STR_LIT>", "va_alist", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", ")", ")", ")", ")", "{", "int", "offset", "=", "(", "regno", "-", "GP_ARG_FIRST", "+", "<NUM_LIT>", ")", "*", "UNITS_PER_WORD", ";", "rtx", "ptr", "=", "stack_pointer_rtx", ";", "for", "(", ";", "regno", "<=", "GP_ARG_LAST", ";", "regno", "++", ")", "{", "if", "(", "offset", "!=", "<NUM_LIT>", ")", "ptr", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "offset", ")", ")", ";", "emit_move_insn", "(", "gen_rtx_MEM", "(", "SImode", ",", "ptr", ")", ",", "gen_rtx_REG", "(", "SImode", ",", "regno", ")", ")", ";", "offset", "+=", "GET_MODE_SIZE", "(", "SImode", ")", ";", "}", "}", "if", "(", "fsiz", ">", "<NUM_LIT>", ")", "{", "rtx", "fsiz_rtx", "=", "GEN_INT", "(", "fsiz", ")", ";", "rtx_insn", "*", "insn", "=", "NULL", ";", "insn", "=", "emit_insn", "(", "gen_subsi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "fsiz_rtx", ")", ")", ";", "if", "(", "insn", ")", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "if", "(", "!", "crtl", "->", "is_leaf", "||", "interrupt_handler", ")", "{", "mem_rtx", "=", "gen_rtx_MEM", "(", "SImode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "const0_rtx", ")", ")", ";", "if", "(", "interrupt_handler", ")", "MEM_VOLATILE_P", "(", "mem_rtx", ")", "=", "<NUM_LIT>", ";", "reg_rtx", "=", "gen_rtx_REG", "(", "SImode", ",", "MB_ABI_SUB_RETURN_ADDR_REGNUM", ")", ";", "insn", "=", "emit_move_insn", "(", "mem_rtx", ",", "reg_rtx", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "save_restore_insns", "(", "<NUM_LIT>", ")", ";", "if", "(", "frame_pointer_needed", ")", "{", "rtx_insn", "*", "insn", "=", "<NUM_LIT>", ";", "insn", "=", "emit_insn", "(", "gen_movsi", "(", "hard_frame_pointer_rtx", ",", "stack_pointer_rtx", ")", ")", ";", "if", "(", "insn", ")", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "}", "if", "(", "(", "flag_pic", "==", "<NUM_LIT>", "||", "TLS_NEEDS_GOT", ")", "&&", "df_regs_ever_live_p", "(", "MB_ABI_PIC_ADDR_REGNUM", ")", ")", "{", "if", "(", "(", "flag_pic", "==", "<NUM_LIT>", "&&", "!", "TARGET_PIC_DATA_TEXT_REL", ")", "||", "TLS_NEEDS_GOT", ")", "{", "SET_REGNO", "(", "pic_offset_table_rtx", ",", "MB_ABI_PIC_ADDR_REGNUM", ")", ";", "emit_insn", "(", "gen_set_got", "(", "pic_offset_table_rtx", ")", ")", ";", "}", "else", "{", "SET_REGNO", "(", "pic_offset_table_rtx", ",", "MB_ABI_PIC_ADDR_REGNUM", ")", ";", "emit_insn", "(", "gen_set_text", "(", "pic_offset_table_rtx", ")", ")", ";", "}", "}", "if", "(", "profile_flag", ")", "emit_insn", "(", "gen_blockage", "(", ")", ")", ";", "}" ]

[ "Expand", "the", "prologue", "into", "a", "bunch", "of", "separate", "insns", "." ]

LLVM

Hexagon

CPP

next_suggestion

DSP

3,806

[ "if", "(", "SB", "->", "pred_size", "(", ")", "!=", "<NUM_LIT>", ")", "return", ";" ]

[ "if", "(", "FP", ".", "SplitB", "->", "succ_size", "(", ")", "!=", "<NUM_LIT>", ")", "return", ";", "MachineBasicBlock", "*", "SB", "=", "*", "FP", ".", "SplitB", "->", "succ_begin", "(", ")", ";" ]

LLVM

AArch64

CPP

next_suggestion

CPU

3,807

[ "if", "(", "V1", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{" ]

[ "EVT", "CastVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "VT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ")", ";", "if", "(", "SplitV0", ")", "{", "V0", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "CastVT", ",", "V0", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i64", ")", ")", ";", "}" ]

LLVM

SystemZ

CPP

code_generation

CPU

3,808

[ "SUnit", "*", "SystemZPostRASchedStrategy", "::", "pickNode", "(", "bool", "&", "IsTopNode", ")", "{", "IsTopNode", "=", "true", ";", "if", "(", "Available", ".", "empty", "(", ")", ")", "return", "nullptr", ";", "if", "(", "Available", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "+++ Only one: ", "<STR_LIT>", ";", "HazardRec", "->", "dumpSU", "(", "*", "Available", ".", "begin", "(", ")", ",", "dbgs", "(", ")", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", ")", ";", "return", "*", "Available", ".", "begin", "(", ")", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "+++ Available: ", "<STR_LIT>", ";", "Available", ".", "dump", "(", "*", "HazardRec", ")", ";", ")", ";", "Candidate", "Best", ";", "for", "(", "auto", "*", "SU", ":", "Available", ")", "{", "Candidate", "c", "(", "SU", ",", "*", "HazardRec", ")", ";", "if", "(", "Best", ".", "SU", "==", "nullptr", "||", "c", "<", "Best", ")", "{", "Best", "=", "c", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "+++ Best sofar: ", "<STR_LIT>", ";", "HazardRec", "->", "dumpSU", "(", "Best", ".", "SU", ",", "dbgs", "(", ")", ")", ";", "if", "(", "Best", ".", "GroupingCost", "!=", "<NUM_LIT>", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\tGrouping cost:", "<STR_LIT>", "<<", "Best", ".", "GroupingCost", ";", "if", "(", "Best", ".", "ResourcesCost", "!=", "<NUM_LIT>", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", " Resource cost:", "<STR_LIT>", "<<", "Best", ".", "ResourcesCost", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", " Height:", "<STR_LIT>", "<<", "Best", ".", "SU", "->", "getHeight", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", ")", ";", "}", "if", "(", "!", "SU", "->", "isScheduleHigh", "&&", "Best", ".", "noCost", "(", ")", ")", "break", ";", "}", "assert", "(", "Best", ".", "SU", "!=", "nullptr", ")", ";", "return", "Best", ".", "SU", ";", "}" ]

[ "Pick", "the", "next", "node", "to", "schedule", ",", "or", "return", "NULL", "." ]

GCC

aarch64

MD

stmt_completion

CPU

3,809

[ "VNx2DI", "<STR_LIT>", ")", "]", ")" ]

[ "(", "define_mode_iterator", "SME_ZA_I", "[", "VNx16QI", "VNx8HI", "VNx4SI", "VNx2DI", "VNx1TI", "]", ")", "(", "define_mode_iterator", "SME_ZA_SDI", "[", "VNx4SI", "(" ]

GCC

i386

CPP

stmt_completion

CPU

3,810

[ ",", "_", "_", "B", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m128h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_cvtpd_ph", "(", "_", "_", "m128h", "_", "_", "A", ",", "_", "_", "mmask8", "_", "_", "B", ",", "_", "_", "m128d", "_", "_", "C", ")", "{", "return", "_", "_", "builtin_ia32_vcvtpd2ph128_mask", "(", "(", "_", "_", "v2df", ")", "_", "_", "C", ",", "_", "_", "A" ]

GCC

arm

CPP

stmt_completion

CPU

3,811

[ ",", "uint32x4_t", "_", "_", "b", ")", "{" ]

[ "vhaddq_u32", "(", "uint32x4_t", "_", "_", "a" ]

GCC

i386

MD

stmt_completion

CPU

3,812

[ ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SWI48", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SWI48", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

ARM

CPP

next_suggestion

CPU

3,813

[ "case", "ISD", "::", "DYNAMIC_STACKALLOC", ":" ]

[ "case", "ISD", "::", "SRL_PARTS", ":", "case", "ISD", "::", "SRA_PARTS", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "CTTZ", ":", "case", "ISD", "::", "CTTZ_ZERO_UNDEF", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "CTPOP", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "SETCC", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SETCCE", ":", "return", "LowerSETCCE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ConstantFP", ":", "return", "LowerConstantFP", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "BUILD_VECTOR", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "VECTOR_SHUFFLE", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INSERT_VECTOR_ELT", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EXTRACT_VECTOR_ELT", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "CONCAT_VECTORS", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FLT_ROUNDS_", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "MUL", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SDIV", ":", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "!", "Op", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "LowerDIV_Windows", "(", "Op", ",", "DAG", ",", "true", ")", ";", "return", "LowerSDIV", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "UDIV", ":", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "!", "Op", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "LowerDIV_Windows", "(", "Op", ",", "DAG", ",", "false", ")", ";", "return", "LowerUDIV", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ADDC", ":", "case", "ISD", "::", "ADDE", ":", "case", "ISD", "::", "SUBC", ":", "case", "ISD", "::", "SUBE", ":", "return", "LowerADDC_ADDE_SUBC_SUBE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ADDCARRY", ":", "case", "ISD", "::", "SUBCARRY", ":", "return", "LowerADDSUBCARRY", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SADDO", ":", "case", "ISD", "::", "SSUBO", ":", "return", "LowerSignedALUO", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "UADDO", ":", "case", "ISD", "::", "USUBO", ":", "return", "LowerUnsignedALUO", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ATOMIC_LOAD", ":", "case", "ISD", "::", "ATOMIC_STORE", ":", "return", "LowerAtomicLoadStore", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FSINCOS", ":", "return", "LowerFSINCOS", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SDIVREM", ":", "case", "ISD", "::", "UDIVREM", ":", "return", "LowerDivRem", "(", "Op", ",", "DAG", ")", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

3,814

[ "break", ";" ]

[ "break", ";", "case", "<NUM_LIT>", ":", "NopSize", "=", "<NUM_LIT>", ";", "Opc", "=", "X86", "::", "NOOP", ";", "break", ";", "case", "<NUM_LIT>", ":", "NopSize", "=", "<NUM_LIT>", ";", "Opc", "=", "X86", "::", "XCHG16ar", ";", "break", ";", "case", "<NUM_LIT>", ":", "NopSize", "=", "<NUM_LIT>", ";", "Opc", "=", "X86", "::", "NOOPL", ";", "break", ";", "case", "<NUM_LIT>", ":", "NopSize", "=", "<NUM_LIT>", ";", "Opc", "=", "X86", "::", "NOOPL", ";", "Displacement", "=", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "NopSize", "=", "<NUM_LIT>", ";", "Opc", "=", "X86", "::", "NOOPL", ";", "Displacement", "=", "<NUM_LIT>", ";", "IndexReg", "=", "X86", "::", "RAX", ";", "break", ";", "case", "<NUM_LIT>", ":", "NopSize", "=", "<NUM_LIT>", ";", "Opc", "=", "X86", "::", "NOOPW", ";", "Displacement", "=", "<NUM_LIT>", ";", "IndexReg", "=", "X86", "::", "RAX", ";", "break", ";", "case", "<NUM_LIT>", ":", "NopSize", "=", "<NUM_LIT>", ";", "Opc", "=", "X86", "::", "NOOPL", ";", "Displacement", "=", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "NopSize", "=", "<NUM_LIT>", ";", "Opc", "=", "X86", "::", "NOOPL", ";", "Displacement", "=", "<NUM_LIT>", ";", "IndexReg", "=", "X86", "::", "RAX", ";", "break", ";", "case", "<NUM_LIT>", ":", "NopSize", "=", "<NUM_LIT>", ";", "Opc", "=", "X86", "::", "NOOPW", ";", "Displacement", "=", "<NUM_LIT>", ";", "IndexReg", "=", "X86", "::", "RAX", ";", "break", ";", "default", ":", "NopSize", "=", "<NUM_LIT>", ";", "Opc", "=", "X86", "::", "NOOPW", ";", "Displacement", "=", "<NUM_LIT>", ";", "IndexReg", "=", "X86", "::", "RAX", ";", "SegmentReg", "=", "X86", "::", "CS", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

3,815

[ "(", ")", ";" ]

[ "SDValue", "Res", "=", "LowerAVXExtend", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "if", "(", "Res", ".", "getNode", "(", ")", ")", "return", "Res", ";", "}", "return", "SDValue" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

3,816

[ "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "internal error", "<STR_LIT>", ")", ";" ]

[ "case", "AMDGPU", "::", "JUMP", ":", "return", "AMDGPU", "::", "IF_PREDICATE_SET", ";", "case", "AMDGPU", "::", "BRANCH_COND_i32", ":", "case", "AMDGPU", "::", "BRANCH_COND_f32", ":", "return", "AMDGPU", "::", "IF_LOGICALZ_f32", ";" ]

GCC

i386

CPP

stmt_completion

CPU

3,817

[ ",", "_", "_", "m128i", "_", "_", "B", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_cmpgt_epi32", "(", "_", "_", "m128i", "_", "_", "A" ]

GCC

aarch64

MD

next_suggestion

CPU

3,818

[ "<STR_LIT>" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SHORT", "<NUM_LIT>", "<STR_LIT>", ")", "(", "ashift", ":", "SHORT", "(", "match_operand", ":", "SHORT", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

LLVM

Hexagon

TD

stmt_completion

DSP

3,819

[ "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable" ]

LLVM

ARM

TD

next_suggestion

CPU

3,820

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "MVE_VSHR_immu8", ":", "MVE_VSHR_imm", "<", "<STR_LIT>", ",", "(", "ins", "shr_imm8", ":", "$", "imm", ")", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

rs6000

MD

stmt_completion

CPU

3,821

[ ")" ]

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

AMDGPU

CPP

program_repair

GPU

3,822

[ "<FIXS>", "bool", "canSwizzle", "(", "const", "MachineInstr", "&", "MI", ")", "const", ";", "<FIXE>", "<FIXS>", "const", "std", "::", "vector", "std", "::", "pair", "unsigned", ",", "unsigned", ">>", "&", "RemapChan", ")", "const", ";", "bool", "tryMergeVector", "(", "const", "RegSeqInfo", "*", "Untouched", ",", "RegSeqInfo", "*", "ToMerge", ",", "std", "::", "vector", "std", "::", "pair", "unsigned", ",", "unsigned", ">>", "&", "Remap", ")", "const", ";", "<FIXE>", "<FIXS>", "std", "::", "vector", "std", "::", "pair", "unsigned", ",", "unsigned", ">>", "&", "RemapChan", ")", ";", "<FIXE>", "<FIXS>", "std", "::", "vector", "std", "::", "pair", "unsigned", ",", "unsigned", ">>", "&", "RemapChan", ")", ";", "MachineInstr", "*", "RebuildVector", "(", "RegSeqInfo", "*", "MI", ",", "const", "RegSeqInfo", "*", "BaseVec", ",", "const", "std", "::", "vector", "std", "::", "pair", "unsigned", ",", "unsigned", ">>", "&", "RemapChan", ")", "const", ";", "<FIXE>", "<FIXS>", "typedef", "DenseMap", "unsigned", ",", "std", "::", "vector", "MachineInstr", "*", ">>", "InstructionSetMap", ";", "<FIXE>" ]

[ "private", ":", "MachineRegisterInfo", "*", "MRI", ";", "const", "R600InstrInfo", "*", "TII", ";", "<BUGS>", "bool", "canSwizzle", "(", "const", "MachineInstr", "&", ")", "const", ";", "<BUGE>", "bool", "areAllUsesSwizzeable", "(", "unsigned", "Reg", ")", "const", ";", "void", "SwizzleInput", "(", "MachineInstr", "&", ",", "<BUGS>", "const", "std", "::", "vector", "std", "::", "pair", "unsigned", ",", "unsigned", ">", ">", "&", ")", "const", ";", "bool", "tryMergeVector", "(", "const", "RegSeqInfo", "*", ",", "RegSeqInfo", "*", ",", "std", "::", "vector", "std", "::", "pair", "unsigned", ",", "unsigned", ">", ">", "&", "Remap", ")", "const", ";", "<BUGE>", "bool", "tryMergeUsingCommonSlot", "(", "RegSeqInfo", "&", "RSI", ",", "RegSeqInfo", "&", "CompatibleRSI", ",", "<BUGS>", "std", "::", "vector", "std", "::", "pair", "unsigned", ",", "unsigned", ">", ">", "&", "RemapChan", ")", ";", "<BUGE>", "bool", "tryMergeUsingFreeSlot", "(", "RegSeqInfo", "&", "RSI", ",", "RegSeqInfo", "&", "CompatibleRSI", ",", "<BUGS>", "std", "::", "vector", "std", "::", "pair", "unsigned", ",", "unsigned", ">", ">", "&", "RemapChan", ")", ";", "MachineInstr", "*", "RebuildVector", "(", "RegSeqInfo", "*", "MI", ",", "const", "RegSeqInfo", "*", "BaseVec", ",", "const", "std", "::", "vector", "std", "::", "pair", "unsigned", ",", "unsigned", ">", ">", "&", "RemapChan", ")", "const", ";", "<BUGE>", "void", "RemoveMI", "(", "MachineInstr", "*", ")", ";", "void", "trackRSI", "(", "const", "RegSeqInfo", "&", "RSI", ")", ";", "<BUGS>", "typedef", "DenseMap", "unsigned", ",", "std", "::", "vector", "MachineInstr", "*", ">", ">", "InstructionSetMap", ";", "<BUGE>", "DenseMap", "MachineInstr", "*", ",", "RegSeqInfo", ">", "PreviousRegSeq", ";", "InstructionSetMap", "PreviousRegSeqByReg", ";", "InstructionSetMap", "PreviousRegSeqByUndefCount", ";", "public", ":", "static", "char", "ID", ";", "R600VectorRegMerger", "(", "TargetMachine", "&", "tm", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "TII", "(", "nullptr", ")", "{", "}" ]

LLVM

X86

CPP

code_generation

CPU

3,823

[ "Optional", "<", "Value", "*", ">", "X86TTIImpl", "::", "simplifyDemandedUseBitsIntrinsic", "(", "InstCombiner", "&", "IC", ",", "IntrinsicInst", "&", "II", ",", "APInt", "DemandedMask", ",", "KnownBits", "&", "Known", ",", "bool", "&", "KnownBitsComputed", ")", "const", "{", "switch", "(", "II", ".", "getIntrinsicID", "(", ")", ")", "{", "default", ":", "break", ";", "case", "Intrinsic", "::", "x86_mmx_pmovmskb", ":", "case", "Intrinsic", "::", "x86_sse_movmsk_ps", ":", "case", "Intrinsic", "::", "x86_sse2_movmsk_pd", ":", "case", "Intrinsic", "::", "x86_sse2_pmovmskb_128", ":", "case", "Intrinsic", "::", "x86_avx_movmsk_ps_256", ":", "case", "Intrinsic", "::", "x86_avx_movmsk_pd_256", ":", "case", "Intrinsic", "::", "x86_avx2_pmovmskb", ":", "{", "unsigned", "ArgWidth", ";", "if", "(", "II", ".", "getIntrinsicID", "(", ")", "==", "Intrinsic", "::", "x86_mmx_pmovmskb", ")", "{", "ArgWidth", "=", "<NUM_LIT>", ";", "}", "else", "{", "auto", "*", "ArgType", "=", "cast", "<", "FixedVectorType", ">", "(", "II", ".", "getArgOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "ArgWidth", "=", "ArgType", "->", "getNumElements", "(", ")", ";", "}", "APInt", "DemandedElts", "=", "DemandedMask", ".", "zextOrTrunc", "(", "ArgWidth", ")", ";", "Type", "*", "VTy", "=", "II", ".", "getType", "(", ")", ";", "if", "(", "DemandedElts", ".", "isZero", "(", ")", ")", "{", "return", "ConstantInt", "::", "getNullValue", "(", "VTy", ")", ";", "}", "Known", ".", "Zero", ".", "setBitsFrom", "(", "ArgWidth", ")", ";", "KnownBitsComputed", "=", "true", ";", "break", ";", "}", "}", "return", "None", ";", "}" ]

[ "Can", "be", "used", "to", "implement", "target-specific", "instruction", "combining", "." ]

GCC

rs6000

MD

next_suggestion

CPU

3,824

[ "DONE" ]

[ "if", "(", "VECTOR_ELT_ORDER_BIG", ")", "emit_insn", "(", "gen_altivec_vmuleuh", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "else", "emit_insn", "(", "gen_altivec_vmulouh", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]

GCC

mips

MD

stmt_completion

CPU

3,825

[ ")", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

AArch64

CPP

stmt_completion

CPU

3,826

[ ")", ";" ]

[ "Register", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "NumElts", "=", "MRI", ".", "getType", "(", "Dst", ")", ".", "getNumElements", "(", ")", ";", "if", "(", "!", "isUZPMask", "(", "ShuffleMask", ",", "NumElts", ",", "WhichResult", ")", ")", "return", "false", ";", "unsigned", "Opc", "=", "(", "WhichResult", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "Register", "V1", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "V2", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

3,827

[ "}" ]

[ "SmallVector", "<", "const", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "Users", ";", "SmallVector", "<", "Register", ",", "<NUM_LIT>", ">", "MoveRegs", ";", "for", "(", "const", "MachineInstr", "&", "I", ":", "MRI", "->", "use_nodbg_instructions", "(", "DefReg", ")", ")", "{", "Users", ".", "push_back", "(", "&", "I", ")", ";", "}", "if", "(", "Users", ".", "empty", "(", ")", ")", "return", "false", ";", "while", "(", "!", "Users", ".", "empty", "(", ")", ")", "{", "const", "MachineInstr", "*", "I", "=", "Users", ".", "pop_back_val", "(", ")", ";", "if", "(", "!", "I", "->", "isCopy", "(", ")", "&&", "!", "I", "->", "isRegSequence", "(", ")", ")", "return", "false", ";", "Register", "DstReg", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "TRI", "->", "isAGPR", "(", "*", "MRI", ",", "DstReg", ")", ")", "continue", ";", "MoveRegs", ".", "push_back", "(", "DstReg", ")", ";", "for", "(", "const", "MachineInstr", "&", "U", ":", "MRI", "->", "use_nodbg_instructions", "(", "DstReg", ")", ")", "{", "Users", ".", "push_back", "(", "&", "U", ")", ";", "}", "}", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", "->", "getRegClass", "(", "DefReg", ")", ";", "MRI", "->", "setRegClass", "(", "DefReg", ",", "TRI", "->", "getEquivalentAGPRClass", "(", "RC", ")", ")", ";", "if", "(", "!", "TII", "->", "isOperandLegal", "(", "MI", ",", "<NUM_LIT>", ",", "&", "Def", ")", ")", "{", "MRI", "->", "setRegClass", "(", "DefReg", ",", "RC", ")", ";", "return", "false", ";", "}", "while", "(", "!", "MoveRegs", ".", "empty", "(", ")", ")", "{", "Register", "Reg", "=", "MoveRegs", ".", "pop_back_val", "(", ")", ";", "MRI", "->", "setRegClass", "(", "Reg", ",", "TRI", "->", "getEquivalentAGPRClass", "(", "MRI", "->", "getRegClass", "(", "Reg", ")", ")", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Folded ", "<STR_LIT>", "<<", "MI", ")", ";", "return", "true", ";" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

3,828

[ "SDNode", "*", "Res", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "DL", ",", "VT", ",", "MVT", "::", "Other", ",", "Ops", ")", ";" ]

[ "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "Elem", ">=", "VT", ".", "getVectorNumElements", "(", ")", ")", "return", "false", ";", "auto", "*", "Load", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Load", "||", "!", "Load", "->", "hasNUsesOfValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "Load", "->", "getMemoryVT", "(", ")", ".", "getSizeInBits", "(", ")", "!=", "Load", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSizeInBits", "(", ")", ")", "return", "false", ";", "SDValue", "Base", ",", "Disp", ",", "Index", ";", "if", "(", "!", "selectBDVAddr12Only", "(", "Load", "->", "getBasePtr", "(", ")", ",", "ElemV", ",", "Base", ",", "Disp", ",", "Index", ")", "||", "Index", ".", "getValueType", "(", ")", "!=", "VT", ".", "changeVectorElementTypeToInteger", "(", ")", ")", "return", "false", ";", "SDLoc", "DL", "(", "Load", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Base", ",", "Disp", ",", "Index", ",", "CurDAG", "->", "getTargetConstant", "(", "Elem", ",", "DL", ",", "MVT", "::", "i32", ")", ",", "Load", "->", "getChain", "(", ")", "}", ";" ]

GCC

i386

CPP

stmt_completion

CPU

3,829

[ "_", "_", "artificial__", ")", ")", "_", "mm_set1_pch", "(", "_", "Float16", "_", "Complex", "_", "_", "A", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m128h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", "," ]

GCC

m68k

MD

stmt_completion

MPU

3,830

[ ")", ")" ]

[ "(", "and", "(", "and", "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

3,831

[ ")", ")", ";" ]

[ "return", "getNumCoveredRegs", "(", "getSubRegIndexLaneMask", "(", "SubReg" ]

LLVM

ARM

TD

next_suggestion

CPU

3,832

[ "return", "CurDAG", "-", ">", "getTargetConstant", "(", "(", "uint32_t", ")", "N", "-", ">", "getZExtValue", "(", ")", ">", ">", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";" ]

[ "return", "(", "int32_t", ")", "Imm", ">", "=", "<NUM_LIT>", "&", "&", "(", "int32_t", ")", "Imm", "<", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "sext_16_node", ":", "PatLeaf", "<", "(", "i32", "GPR", ":", "$", "a", ")", ",", "[", "{", "return", "CurDAG", "-", ">", "ComputeNumSignBits", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ")", ">", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "hi16", ":", "SDNodeXForm", "<", "imm", ",", "[", "{" ]

LLVM

AArch64

CPP

next_suggestion

CPU

3,833

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]

[ "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

3,834

[ ")", ";" ]

[ "size_t", "size", "(", ")", "const", "{", "return", "Vector", ".", "size", "(" ]

LLVM

AArch64

TD

next_suggestion

CPU

3,835

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "L", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";" ]

GCC

i386

CPP

next_suggestion

CPU

3,836

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m512h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_fmul_round_pch", "(", "_", "_", "m512h", "_", "_", "A", ",", "_", "_", "m512h", "_", "_", "B", ",", "const", "int", "_", "_", "D", ")", "{", "return", "(", "_", "_", "m512h", ")", "_", "_", "builtin_ia32_vfmulcph512_round", "(", "(", "_", "_", "v32hf", ")", "_", "_", "A", ",", "(", "_", "_", "v32hf", ")", "_", "_", "B", ",", "_", "_", "D", ")", ";" ]

LLVM

SystemZ

CPP

stmt_completion

CPU

3,837

[ "Disp", ",", "SDValue", "&", "Index", ")", "const", "{" ]

[ "bool", "selectLAAddr20Pair", "(", "SDValue", "Addr", ",", "SDValue", "&", "Base", ",", "SDValue", "&" ]

GCC

arm

MD

next_suggestion

CPU

3,838

[ "<STR_LIT>" ]

[ "[", "(", "set", "(", "pc", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

3,839

[ "}" ]

[ "assert", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "MVT", "::", "Other", "&&", "<STR_LIT>", "Expected chain", "<STR_LIT>", ")", ";", "SDValue", "M0", "=", "Lowering", ".", "copyToM0", "(", "*", "CurDAG", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "SDLoc", "(", "N", ")", ",", "Val", ")", ";", "return", "glueCopyToOp", "(", "N", ",", "M0", ",", "M0", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";" ]

GCC

alpha

MD

next_suggestion

MPU

3,840

[ "{" ]

[ "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_op_dup", "<NUM_LIT>", "[", "(", "match_dup", "<NUM_LIT>", ")", "]", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "unspec", ":", "SF", "[", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_CVTQL", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "]" ]

LLVM

ARM64

TD

stmt_completion

CPU

3,841

[ ">", "Rd", ";" ]

[ "class", "BaseSIMDDifferentThreeVector", "<", "bit", "U", ",", "bits", "<", "<NUM_LIT>", ">", "size", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "RegisterOperand", "outtype", ",", "RegisterOperand", "intype1", ",", "RegisterOperand", "intype2", ",", "string", "asm", ",", "string", "outkind", ",", "string", "inkind1", ",", "string", "inkind2", ",", "list", "<", "dag", ">", "pattern", ">", ":", "I", "<", "(", "outs", "outtype", ":", "$", "Rd", ")", ",", "(", "ins", "intype1", ":", "$", "Rn", ",", "intype2", ":", "$", "Rm", ")", ",", "asm", ",", "<STR_LIT>", "#", "outkind", "#", "<STR_LIT>", "#", "inkind1", "#", "<STR_LIT>", "#", "inkind2", "#", "<STR_LIT>", "#", "outkind", "#", "<STR_LIT>", ",", "<STR_LIT>", ",", "pattern", ">", ",", "Sched", "<", "[", "WriteV", "]", ">", "{", "bits", "<", "<NUM_LIT>" ]

LLVM

WebAssembly

CPP

code_generation

Virtual ISA

3,842

[ "void", "WebAssemblyFrameLowering", "::", "writeSPToGlobal", "(", "unsigned", "SrcReg", ",", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "InsertStore", ",", "const", "DebugLoc", "&", "DL", ")", "const", "{", "const", "auto", "*", "TII", "=", "MF", ".", "getSubtarget", "<", "WebAssemblySubtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "char", "*", "ES", "=", "<STR_LIT>", "__stack_pointer", "<STR_LIT>", ";", "auto", "*", "SPSymbol", "=", "MF", ".", "createExternalSymbolName", "(", "ES", ")", ";", "BuildMI", "(", "MBB", ",", "InsertStore", ",", "DL", ",", "TII", "->", "get", "(", "getOpcGlobSet", "(", "MF", ")", ")", ")", ".", "addExternalSymbol", "(", "SPSymbol", ")", ".", "addReg", "(", "SrcReg", ")", ";", "}" ]

[ "Write", "SP", "back", "to", "__stack_pointer", "global", "." ]

LLVM

XCore

CPP

next_suggestion

MPU

3,843

[ "printOperand", "(", "MI", ",", "opNum", "+", "<NUM_LIT>", ")", ";" ]

[ "void", "XCoreAsmPrinter", "::", "printMemOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "opNum", ")", "{", "printOperand", "(", "MI", ",", "opNum", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "opNum", "+", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "opNum", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "return", ";", "O", "<<", "<STR_LIT>", "+", "<STR_LIT>", ";" ]

LLVM

X86

CPP

program_repair

CPU

3,844

[ "<FIXS>", "if", "(", "!", "SelectAddr", "(", "LD", ",", "LD", "->", "getBasePtr", "(", ")", ",", "Base", ",", "Scale", ",", "Index", ",", "Disp", ",", "Segment", ")", ")", "<FIXE>" ]

[ "IsLegalToFold", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", ".", "getNode", "(", ")", ",", "Root", ",", "OptLevel", ")", ")", "{", "LoadSDNode", "*", "LD", "=", "cast", "LoadSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "<BUGS>", "if", "(", "!", "SelectAddr", "(", "LD", "->", "getBasePtr", "(", ")", ",", "Base", ",", "Scale", ",", "Index", ",", "Disp", ",", "Segment", ")", ")", "<BUGE>", "return", "false", ";", "PatternNodeWithChain", "=", "SDValue", "(", "LD", ",", "<NUM_LIT>", ")", ";", "return", "true", ";" ]

GCC

aarch64

CPP

next_suggestion

CPU

3,845

[ "return", "result", ";" ]

[ "vabdq_f64", "(", "float64x2_t", "a", ",", "float64x2_t", "b", ")", "{", "float64x2_t", "result", ";", "_", "_", "asm__", "(", "<STR_LIT>", "fabd %0.2d, %1.2d, %2.2d", "<STR_LIT>", ":", "<STR_LIT>", "=w", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "w", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "w", "<STR_LIT>", "(", "b", ")", ":", ")", ";" ]

GCC

s390

MD

next_suggestion

MPU

3,846

[ "(", "and", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", ")", "]" ]

[ "[", "(", "set", "(", "reg", "CC_REGNUM", ")", "(", "compare", "(", "ior", ":", "DI", "(", "and", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "and", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ior", ":", "DI", "(", "and", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")" ]

LLVM

ARM

CPP

stmt_completion

CPU

3,847

[ ")", "<NUM_LIT>", ")", ";" ]

[ "std", "::", "fill", "(", "LastMIs", ",", "LastMIs", "+", "<NUM_LIT>", ",", "(", "MachineInstr", "*" ]

LLVM

WebAssembly

TD

stmt_completion

Virtual ISA

3,848

[ "ATOMIC_STORE_I64", ">", ";" ]

[ "def", ":", "AStorePatExternalSym", "<", "i64", ",", "atomic_store_64", "," ]

GCC

stormy16

CPP

stmt_completion

CPU

3,849

[ "retval", ")", ";" ]

[ "gcc_assert", "(", "MEM_P", "(", "dest", ")", ")", ";", "dest", "=", "XEXP", "(", "dest", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "CONSTANT_P", "(", "dest", ")", "&&", "!", "REG_P", "(", "dest", ")", ")", "dest", "=", "force_reg", "(", "Pmode", ",", "dest", ")", ";", "if", "(", "retval", "==", "NULL", ")", "mode", "=", "VOIDmode", ";", "else", "mode", "=", "GET_MODE", "(" ]

LLVM

WebAssembly

CPP

stmt_completion

Virtual ISA

3,850

[ "emitExternalDecls", "(", "*", "MMI", "->", "getModule", "(", ")", ")", ";" ]

[ "void", "WebAssemblyAsmPrinter", "::", "emitLinkage", "(", "const", "GlobalValue", "*", "GV", ",", "MCSymbol", "*", "Sym", ")", "const", "{", "AsmPrinter", "::", "emitLinkage", "(", "GV", ",", "Sym", ")", ";", "const_cast", "<", "WebAssemblyAsmPrinter", "*", ">", "(", "this", ")", "->" ]

GCC

i386

CPP

stmt_completion

CPU

3,851

[ "=", "<NUM_LIT>", ";" ]

[ "ix86_incoming_stack_boundary", "=", "ix86_minimum_incoming_stack_boundary", "(", "false", ")", ";", "if", "(", "TARGET_64BIT", "&&", "cfun", "->", "stdarg", "&&", "crtl", "->", "stack_alignment_estimated", "<", "<NUM_LIT>", ")", "crtl", "->", "stack_alignment_estimated" ]

GCC

powerpcspe

CPP

stmt_completion

CPU

3,852

[ "(", "vec_int4", ")", "(", "a", ")", ")", ")", ")", ";" ]

[ "static", "_", "_", "inline", "qword", "si_sfi", "(", "qword", "a", ",", "int", "b", ")", "{", "return", "(", "(", "qword", ")", "(", "vec_sub", "(", "vec_splat", "(", "(", "vec_int4", ")", "(", "si_from_int", "(", "b", ")", ")", ",", "<NUM_LIT>", ")", "," ]

LLVM

Hexagon

TD

next_suggestion

DSP

3,853

[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

[ "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

3,854

[ "MI", ",", "unsigned", "OpNo", ")", "{" ]

[ "void", "printf80mem", "(", "const", "MachineInstr", "*" ]

GCC

m68k

CPP

stmt_completion

MPU

3,855

[ "ATTRIBUTE_UNUSED", ",", "rtx", "x", ")", "{" ]

[ "static", "bool", "m68k_cannot_force_const_mem", "(", "machine_mode", "mode" ]

LLVM

Mips

TD

stmt_completion

CPU

3,856

[ ",", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]

[ "class", "HADD_U_H_ENC", ":", "MSA_3R_FMT", "<", "<NUM_LIT>" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

3,857

[ "addReg", "(", "SrcReg", ")", ";" ]

[ "}", "else", "if", "(", "DestRC", "==", "PPC", "::", "F4RCRegisterClass", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "PPC", "::", "FMRS", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "}", "else", "if", "(", "DestRC", "==", "PPC", "::", "F8RCRegisterClass", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "PPC", "::", "FMRD", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "}", "else", "if", "(", "DestRC", "==", "PPC", "::", "CRRCRegisterClass", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "PPC", "::", "MCRF", ")", ",", "DestReg", ")", "." ]

LLVM

ARM

TD

next_suggestion

CPU

3,858

[ "}" ]

[ "bits", "<", "<NUM_LIT>", ">", "RdaDest", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "RdaDest", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

LLVM

HSAIL

TD

stmt_completion

Virtual ISA

3,859

[ ",", "BrigVal", ",", "Inst_B1_B1_U32_B1_B1", ">", ";" ]

[ "def", "_B1", ":", "HSAILInstLane_ActiveLanePermute", "<", "opName" ]

GCC

rs6000

CPP

program_repair

CPU

3,860

[ "<FIXS>", "if", "(", "(", "TARGET_P9_DFORM_SCALAR", "||", "TARGET_P9_DFORM_VECTOR", ")", "&&", "!", "TARGET_P9_VECTOR", ")", "<FIXE>", "<FIXS>", "rs6000_isa_flags", "&=", "~", "(", "OPTION_MASK_P9_DFORM_SCALAR", "|", "OPTION_MASK_P9_DFORM_VECTOR", ")", ";", "<FIXE>", "<FIXS>", "if", "(", "TARGET_P9_DFORM_SCALAR", "&&", "!", "TARGET_UPPER_REGS_DF", ")", "<FIXE>", "<FIXS>", "rs6000_isa_flags", "&=", "~", "OPTION_MASK_P9_DFORM_SCALAR", ";", "<FIXE>", "<FIXS>", "if", "(", "TARGET_P9_DFORM_SCALAR", "&&", "!", "TARGET_UPPER_REGS_SF", ")", "<FIXE>", "<FIXS>", "rs6000_isa_flags", "&=", "~", "OPTION_MASK_P9_DFORM_SCALAR", ";", "<FIXE>" ]

[ "&&", "!", "(", "rs6000_isa_flags_explicit", "&", "OPTION_MASK_TOC_FUSION", ")", ")", "rs6000_isa_flags", "|=", "OPTION_MASK_TOC_FUSION", ";", "<BUGS>", "if", "(", "TARGET_P9_DFORM", "&&", "!", "TARGET_P9_VECTOR", ")", "<BUGE>", "{", "if", "(", "rs6000_isa_flags_explicit", "&", "OPTION_MASK_P9_VECTOR", ")", "error", "(", "<STR_LIT>", "-mpower9-dform requires -mpower9-vector", "<STR_LIT>", ")", ";", "<BUGS>", "rs6000_isa_flags", "&=", "~", "OPTION_MASK_P9_DFORM", ";", "<BUGE>", "}", "<BUGS>", "if", "(", "TARGET_P9_DFORM", "&&", "!", "TARGET_UPPER_REGS_DF", ")", "<BUGE>", "{", "if", "(", "rs6000_isa_flags_explicit", "&", "OPTION_MASK_UPPER_REGS_DF", ")", "error", "(", "<STR_LIT>", "-mpower9-dform requires -mupper-regs-df", "<STR_LIT>", ")", ";", "<BUGS>", "rs6000_isa_flags", "&=", "~", "OPTION_MASK_P9_DFORM", ";", "<BUGE>", "}", "<BUGS>", "if", "(", "TARGET_P9_DFORM", "&&", "!", "TARGET_UPPER_REGS_SF", ")", "<BUGE>", "{", "if", "(", "rs6000_isa_flags_explicit", "&", "OPTION_MASK_UPPER_REGS_SF", ")", "error", "(", "<STR_LIT>", "-mpower9-dform requires -mupper-regs-sf", "<STR_LIT>", ")", ";", "<BUGS>", "rs6000_isa_flags", "&=", "~", "OPTION_MASK_P9_DFORM", ";", "<BUGE>", "}" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

3,861

[ "return", "flags", "|", "<STR_LIT>", "::", "<STR_LIT>", ";" ]

[ "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "if", "(", "!", "GV", "->", "hasLocalLinkage", "(", ")", "&&", "GV", "->", "hasDefaultVisibility", "(", ")", ")", "{", "flags", "|=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "return", "flags", ";", "}", "if", "(", "GV", "->", "isStrongDefinitionForLinker", "(", ")", ")", "return", "flags", ";" ]

LLVM

CellSPU

CPP

code_generation

MPU

3,862

[ "void", "SPURegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "RegScavenger", "*", "RS", ")", "const", "{", "unsigned", "i", "=", "<NUM_LIT>", ";", "MachineInstr", "&", "MI", "=", "*", "II", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "<STR_LIT>", "Instr doesn't have FrameIndex operand!", "<STR_LIT>", ")", ";", "}", "MachineOperand", "&", "SPOp", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "int", "FrameIndex", "=", "SPOp", ".", "getIndex", "(", ")", ";", "int", "Offset", "=", "MFI", "->", "getObjectOffset", "(", "FrameIndex", ")", ";", "unsigned", "OpNo", "=", "<NUM_LIT>", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "OpNo", "=", "<NUM_LIT>", ";", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "Offset", "+=", "MO", ".", "getImm", "(", ")", "+", "MFI", "->", "getStackSize", "(", ")", "+", "SPUFrameInfo", "::", "minStackSize", "(", ")", ";", "assert", "(", "(", "Offset", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ")", ";", "SPOp", ".", "ChangeToRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "false", ")", ";", "if", "(", "Offset", ">", "SPUFrameInfo", "::", "maxFrameOffset", "(", ")", "||", "Offset", "<", "SPUFrameInfo", "::", "minFrameOffset", "(", ")", ")", "{", "cerr", "<<", "<STR_LIT>", "Large stack adjustment (", "<STR_LIT>", "<<", "Offset", "<<", "<STR_LIT>", ") in SPURegisterInfo::eliminateFrameIndex.", "<STR_LIT>", ";", "}", "else", "{", "MO", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "}", "}" ]

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

LLVM

Mips

TD

next_suggestion

CPU

3,863

[ "string", "AsmString", "=", "!", "strconcat", "(", "instr_asm", ",", "<STR_LIT>", ")", ";" ]

[ "class", "DAHI_DATI_DESC_BASE", "<", "string", "instr_asm", ",", "RegisterOperand", "GPROpnd", ">", ":", "MMR6Arch", "<", "instr_asm", ">", ",", "MipsR6Inst", "{", "dag", "OutOperandList", "=", "(", "outs", "GPROpnd", ":", "$", "rs", ")", ";", "dag", "InOperandList", "=", "(", "ins", "GPROpnd", ":", "$", "rt", ",", "simm16", ":", "$", "imm", ")", ";" ]

LLVM

CAHP

CPP

stmt_completion

CPU

3,864

[ "true", ";" ]

[ "bool", "enableMachineScheduler", "(", ")", "const", "override", "{", "return" ]

LLVM

Hexagon

TD

next_suggestion

DSP

3,865

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "J2_jumprgtez", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "b13_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_d9d43ecb", ",", "TypeCR", ">", ",", "Enc_0fa531", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

i386

CPP

stmt_completion

CPU

3,866

[ "artificial__", ")", ")", "_", "mm256_reduce_or_epi8", "(", "_", "_", "m256i", "_", "_", "W", ")", "{" ]

[ "extern", "_", "_", "inline", "char", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_" ]

GCC

alpha

MD

stmt_completion

MPU

3,867

[ ")", "]" ]

[ "[", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

GCC

s390

MD

stmt_completion

MPU

3,868

[ ")", "]", ")" ]

[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

3,869

[ "glueCopyToM0", "(", "N", ",", "SDValue", "(", "M0Base", ",", "<NUM_LIT>", ")", ")", ";" ]

[ "if", "(", "IntrID", "==", "Intrinsic", "::", "amdgcn_ds_gws_sema_release_all", "&&", "!", "Subtarget", "->", "hasGWSSemaReleaseAll", "(", ")", ")", "{", "SelectCode", "(", "N", ")", ";", "return", ";", "}", "const", "bool", "HasVSrc", "=", "N", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ";", "assert", "(", "HasVSrc", "||", "N", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "BaseOffset", "=", "N", "->", "getOperand", "(", "HasVSrc", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "int", "ImmOffset", "=", "<NUM_LIT>", ";", "MemIntrinsicSDNode", "*", "M", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", ";", "MachineMemOperand", "*", "MMO", "=", "M", "->", "getMemOperand", "(", ")", ";", "if", "(", "ConstantSDNode", "*", "ConstOffset", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BaseOffset", ")", ")", "{", "glueCopyToM0", "(", "N", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "SL", ",", "MVT", "::", "i32", ")", ")", ";", "ImmOffset", "=", "ConstOffset", "->", "getZExtValue", "(", ")", ";", "}", "else", "{", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "BaseOffset", ")", ")", "{", "ImmOffset", "=", "BaseOffset", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "BaseOffset", "=", "BaseOffset", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "SDNode", "*", "SGPROffset", "=", "CurDAG", "->", "getMachineNode", "(", "AMDGPU", "::", "V_READFIRSTLANE_B32", ",", "SL", ",", "MVT", "::", "i32", ",", "BaseOffset", ")", ";", "SDNode", "*", "M0Base", "=", "CurDAG", "->", "getMachineNode", "(", "AMDGPU", "::", "S_LSHL_B32", ",", "SL", ",", "MVT", "::", "i32", ",", "SDValue", "(", "SGPROffset", ",", "<NUM_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "SL", ",", "MVT", "::", "i32", ")", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

3,870

[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCompare", "=", "<NUM_LIT>", ";" ]

GCC

ia64

CPP

stmt_completion

CPU

3,871

[ "x", ")", ";" ]

[ "static", "void", "ia64_output_dwarf_dtprel", "(", "FILE", "*", "file", ",", "int", "size", ",", "rtx", "x", ")", "{", "gcc_assert", "(", "size", "==", "<NUM_LIT>", "||", "size", "==", "<NUM_LIT>", ")", ";", "if", "(", "size", "==", "<NUM_LIT>", ")", "fputs", "(", "<STR_LIT>", "\\tdata4.ua\\t@dtprel(", "<STR_LIT>", ",", "file", ")", ";", "else", "fputs", "(", "<STR_LIT>", "\\tdata8.ua\\t@dtprel(", "<STR_LIT>", ",", "file", ")", ";", "output_addr_const", "(", "file", "," ]

GCC

i386

CPP

stmt_completion

CPU

3,872

[ "mmask32", "_", "_", "U", ",", "_", "_", "m256i", "_", "_", "A", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_mov_epi8", "(", "_", "_", "m256i", "_", "_", "W", ",", "_", "_" ]

GCC

s390

CPP

program_repair

MPU

3,873

[ "<FIXS>", "reg_class_t", "from", ",", "reg_class_t", "to", ")", "<FIXE>" ]

[ "static", "ints390_register_move_cost", "(", "machine_mode", "mode", ",", "<BUGS>", "reg_class_t", "from", ",", "reg_class_t", "to", ")", "<BUGE>", "{" ]

GCC

sparc

CPP

next_suggestion

CPU

3,874

[ "while", "(", "!", "SPARC_SIMM13_P", "(", "vcall_offset", ")", ")", "{" ]

[ "sparc_leaf_function_p", "=", "crtl", "->", "uses_only_leaf_regs", "=", "<NUM_LIT>", ";", "int_arg_first", "=", "SPARC_INCOMING_INT_ARG_FIRST", ";", "}", "else", "{", "sparc_leaf_function_p", "=", "crtl", "->", "uses_only_leaf_regs", "=", "<NUM_LIT>", ";", "int_arg_first", "=", "SPARC_OUTGOING_INT_ARG_FIRST", ";", "}", "if", "(", "TARGET_ARCH64", "&&", "aggregate_value_p", "(", "TREE_TYPE", "(", "TREE_TYPE", "(", "function", ")", ")", ",", "function", ")", ")", "this_rtx", "=", "gen_rtx_REG", "(", "Pmode", ",", "int_arg_first", "+", "<NUM_LIT>", ")", ";", "else", "this_rtx", "=", "gen_rtx_REG", "(", "Pmode", ",", "int_arg_first", ")", ";", "if", "(", "delta", ")", "{", "rtx", "delta_rtx", "=", "GEN_INT", "(", "delta", ")", ";", "if", "(", "!", "SPARC_SIMM13_P", "(", "delta", ")", ")", "{", "rtx", "scratch", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "scratch", ",", "delta_rtx", ")", ";", "delta_rtx", "=", "scratch", ";", "}", "emit_insn", "(", "gen_add2_insn", "(", "this_rtx", ",", "delta_rtx", ")", ")", ";", "}", "if", "(", "vcall_offset", ")", "{", "rtx", "vcall_offset_rtx", "=", "GEN_INT", "(", "vcall_offset", ")", ";", "rtx", "scratch", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "vcall_offset", "<", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "scratch", ",", "gen_rtx_MEM", "(", "Pmode", ",", "this_rtx", ")", ")", ";", "if", "(", "SPARC_SIMM13_P", "(", "vcall_offset", ")", ")", ";", "else", "if", "(", "!", "fixed_regs", "[", "<NUM_LIT>", "]", "&&", "vcall_offset", "<", "-", "<NUM_LIT>", ")", "{", "rtx", "scratch2", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "scratch2", ",", "vcall_offset_rtx", ")", ";", "vcall_offset_rtx", "=", "scratch2", ";", "}", "else", "{", "rtx", "increment", "=", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ";" ]

LLVM

AArch64

CPP

stmt_completion

CPU

3,875

[ "(", "MF", ")", ";" ]

[ "bool", "AArch64FrameLowering", "::", "producePairRegisters", "(", "MachineFunction", "&", "MF", ")", "const", "{", "return", "produceCompactUnwindFrame", "(", "MF", ")", "||", "homogeneousPrologEpilog" ]

LLVM

Mips

CPP

stmt_completion

CPU

3,876

[ "||", "Opc", "==", "Mips", "::", "B", "||", "Opc", "==", "Mips", "::", "J", ")", "?", "Opc", ":", "<NUM_LIT>", ";" ]

[ "unsigned", "MipsSEInstrInfo", "::", "getAnalyzableBrOpc", "(", "unsigned", "Opc", ")", "const", "{", "return", "(", "Opc", "==", "Mips", "::", "BEQ", "||", "Opc", "==", "Mips", "::", "BNE", "||", "Opc", "==", "Mips", "::", "BGTZ", "||", "Opc", "==", "Mips", "::", "BGEZ", "||", "Opc", "==", "Mips", "::", "BLTZ", "||", "Opc", "==", "Mips", "::", "BLEZ", "||", "Opc", "==", "Mips", "::", "BC1T", "||", "Opc", "==", "Mips", "::", "BC1F" ]

GCC

msp430

CPP

next_suggestion

MPU

3,877

[ "}" ]

[ "else", "if", "(", "startswith", "(", "name", ",", "either_prefix", ")", ")", "name", "+=", "strlen", "(", "either_prefix", ")", ";", "return", "default_section_type_flags", "(", "decl", ",", "name", ",", "reloc", ")", ";" ]

GCC

i386

MD

next_suggestion

CPU

3,878

[ "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "vec_duplicate", ":", "VF_256", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]" ]

[ "(", "define_insn_and_split", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "VF_256", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_select", ":", "VF_256", "(", "match_operand", ":", "VF_256", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_parallel", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>" ]

GCC

cr16

CPP

code_generation

MPU

3,879

[ "static", "rtx", "cr16_function_arg", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "cum", "->", "last_parm_in_reg", "=", "<NUM_LIT>", ";", "if", "(", "type", "==", "void_type_node", ")", "return", "NULL_RTX", ";", "if", "(", "targetm", ".", "calls", ".", "must_pass_in_stack", "(", "mode", ",", "type", ")", "||", "(", "cum", "->", "ints", "<", "<NUM_LIT>", ")", ")", "return", "NULL_RTX", ";", "if", "(", "mode", "==", "BLKmode", ")", "{", "if", "(", "enough_regs_for_param", "(", "cum", ",", "type", ",", "mode", ")", "!=", "<NUM_LIT>", ")", "{", "cum", "->", "last_parm_in_reg", "=", "<NUM_LIT>", ";", "return", "gen_rtx_REG", "(", "mode", ",", "MIN_REG_FOR_PASSING_ARGS", "+", "cum", "->", "ints", ")", ";", "}", "}", "if", "(", "(", "MIN_REG_FOR_PASSING_ARGS", "+", "cum", "->", "ints", ")", ">", "MAX_REG_FOR_PASSING_ARGS", ")", "return", "NULL_RTX", ";", "else", "{", "if", "(", "enough_regs_for_param", "(", "cum", ",", "type", ",", "mode", ")", "!=", "<NUM_LIT>", ")", "{", "cum", "->", "last_parm_in_reg", "=", "<NUM_LIT>", ";", "return", "gen_rtx_REG", "(", "mode", ",", "MIN_REG_FOR_PASSING_ARGS", "+", "cum", "->", "ints", ")", ";", "}", "}", "return", "NULL_RTX", ";", "}" ]

[ "Implements", "the", "macro", "FUNCTION_ARG", "defined", "in", "cr16.h", "." ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

3,880

[ "}" ]

[ "const", "unsigned", "FractBits", "=", "<NUM_LIT>", ";", "const", "unsigned", "ExpBits", "=", "<NUM_LIT>", ";", "SDValue", "ExpPart", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SL", ",", "MVT", "::", "i32", ",", "Hi", ",", "DAG", ".", "getConstant", "(", "FractBits", "-", "<NUM_LIT>", ",", "SL", ",", "MVT", "::", "i32", ")", ",", "DAG", ".", "getConstant", "(", "ExpBits", ",", "SL", ",", "MVT", "::", "i32", ")", ")", ";", "SDValue", "Exp", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SUB", ",", "SL", ",", "MVT", "::", "i32", ",", "ExpPart", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SL", ",", "MVT", "::", "i32", ")", ")", ";", "return", "Exp", ";" ]

LLVM

AArch64

CPP

stmt_completion

CPU

3,881

[ ")", ";" ]

[ "AU", ".", "addRequired", "<", "DominatorTreeWrapperPass", ">", "(" ]

LLVM

AAP

CPP

next_suggestion

MPU

3,882

[ "}" ]

[ "unsigned", "AAPMCCodeEmitter", "::", "encodeImm6", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "return", "encodeImmN", "(", "MI", ",", "Op", ",", "Fixups", ",", "STI", ",", "MCFixupKind", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";" ]

GCC

sparc

MD

next_suggestion

CPU

3,883

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "truncate", ":", "SI", "(", "lshiftrt", ":", "DI", "(", "mult", ":", "DI", "(", "sign_extend", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "sign_extend", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

LLVM

VE

TD

stmt_completion

CPU

3,884

[ ":", "$", "vl", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "int_ve_vl_vbrdw_vsl", "i32", ":", "$", "sy", ",", "i32", ":", "$", "vl", ")", ",", "(", "VBRDLrl", "i32", ":", "$", "sy", ",", "i32" ]

LLVM

AArch64

TD

stmt_completion

CPU

3,885

[ ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]

[ "def", ":", "RWSysReg", "<", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

3,886

[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";" ]

[ "def", "J4_cmpgt_tp0_jump_nt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "GeneralSubRegs", ":", "$", "Rt16", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_56336eb0", ",", "TypeCJ", ">", ",", "Enc_6a5972", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

3,887

[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

GCC

arm

CPP

stmt_completion

CPU

3,888

[ "a", ";" ]

[ "return", "(", "bfloat16x8_t", ")", "_", "_" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

3,889

[ "TotalStallCycles", "+=", "StallCycles", ";" ]

[ "SmallSet", "<", "const", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "Visited", ";", "for", "(", "auto", "&", "MI", ":", "MRI", "->", "use_nodbg_instructions", "(", "SrcReg", ")", ")", "{", "if", "(", "MI", ".", "isBundle", "(", ")", ")", "continue", ";", "if", "(", "!", "Visited", ".", "insert", "(", "&", "MI", ")", ".", "second", ")", "continue", ";", "unsigned", "StallCycles", ";", "unsigned", "UsedBanks", ";", "std", "::", "tie", "(", "StallCycles", ",", "UsedBanks", ")", "=", "analyzeInst", "(", "MI", ",", "Reg", ",", "Bank", ")", ";" ]

LLVM

Cpu0

CPP

stmt_completion

CPU

3,890

[ "TargetSize", ")", ")", ";" ]

[ "switch", "(", "(", "unsigned", ")", "Kind", ")", "{", "default", ":", "FullSize", "=", "<NUM_LIT>", ";", "break", ";", "}", "uint64_t", "CurVal", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{", "unsigned", "Idx", "=", "IsLittle", "?", "i", ":", "(", "FullSize", "-", "<NUM_LIT>", "-", "i", ")", ";", "CurVal", "|=", "(", "uint64_t", ")", "(", "(", "uint8_t", ")", "Data", "[", "Offset", "+", "Idx", "]", ")", "<<", "(", "i", "*", "<NUM_LIT>", ")", ";", "}", "uint64_t", "Mask", "=", "(", "(", "uint64_t", ")", "(", "-", "<NUM_LIT>", ")", ">>", "(", "<NUM_LIT>", "-", "getFixupKindInfo", "(", "Kind", ")", "." ]

LLVM

ARM

TD

next_suggestion

CPU

3,891

[ "}" ]

[ "def", "MVE_VQSHLimmu8", ":", "MVE_VQSHL_imm", "<", "MVE_v16u8", ",", "imm0_7", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

avr

MD

program_repair

MPU

3,892

[ "<FIXS>", "<STR_LIT>", "{", "avr_fix_inputs", "(", "operands", ",", "<NUM_LIT>", "<NUM_LIT>", ",", "regmask", "(", "MODE", ">", "mode", ",", "<NUM_LIT>", ")", ")", "}", ")", "<FIXE>" ]

[ "(", "reg", ":", "ALL4A", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "ALL4A", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "reg", ":", "ALL4A", "<NUM_LIT>", ")", ")", "]", "<BUGS>", "<STR_LIT>", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>" ]

GCC

rs6000

MD

next_suggestion

CPU

3,893

[ "<STR_LIT>" ]

[ "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "(", "set", "(", "reg", ":", "V2SI", "SPE_ACC_REGNO", ")", "(", "unspec", ":", "V2SI", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

3,894

[ "idx", ";" ]

[ "ReturnAddrSaveIndex", "=" ]

LLVM

SystemZ

TD

next_suggestion

CPU

3,895

[ "bits", "<", "<NUM_LIT>", ">", "CCValues", "=", "<NUM_LIT>", ";" ]

[ "let", "Namespace", "=", "<STR_LIT>", ";", "dag", "OutOperandList", "=", "outs", ";", "dag", "InOperandList", "=", "ins", ";", "let", "Size", "=", "size", ";", "let", "Pattern", "=", "pattern", ";", "let", "AsmString", "=", "asmstr", ";", "let", "hasSideEffects", "=", "<NUM_LIT>", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "mayStore", "=", "<NUM_LIT>", ";", "string", "DispKey", "=", "<STR_LIT>", ";", "string", "DispSize", "=", "<STR_LIT>", ";", "string", "OpKey", "=", "<STR_LIT>", ";", "string", "OpType", "=", "<STR_LIT>", ";", "string", "MemKey", "=", "<STR_LIT>", ";", "string", "MemType", "=", "<STR_LIT>", ";", "string", "NumOpsKey", "=", "<STR_LIT>", ";", "string", "NumOpsValue", "=", "<STR_LIT>", ";", "bit", "SimpleBDXLoad", "=", "<NUM_LIT>", ";", "bit", "SimpleBDXStore", "=", "<NUM_LIT>", ";", "bit", "Has20BitOffset", "=", "<NUM_LIT>", ";", "bit", "HasIndex", "=", "<NUM_LIT>", ";", "bit", "Is128Bit", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "AccessBytes", "=", "<NUM_LIT>", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

3,896

[ "}" ]

[ "static", "bool", "isNoUnsignedWrap", "(", "SDValue", "Addr", ")", "{", "return", "(", "Addr", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ADD", "&&", "Addr", "->", "getFlags", "(", ")", ".", "hasNoUnsignedWrap", "(", ")", ")", "||", "Addr", "->", "getOpcode", "(", ")", "==", "ISD", "::", "OR", ";" ]

LLVM

SystemZ

TD

next_suggestion

CPU

3,897

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BD2", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "BD2", ";", "bits", "<", "<NUM_LIT>", ">", "V3", ";", "bits", "<", "<NUM_LIT>", ">", "M4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V3", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

LLVM

AArch64

CPP

code_generation

CPU

3,898

[ "SDValue", "AArch64TargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "SDLoc", "DL", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ",", "bool", "isThisReturn", ",", "SDValue", "ThisVal", ")", "const", "{", "CCAssignFn", "*", "RetCC", "=", "CallConv", "==", "CallingConv", "::", "WebKit_JS", "?", "RetCC_AArch64_WebKit_JS", ":", "RetCC_AArch64_AAPCS", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "Ins", ",", "RetCC", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "CCValAssign", "VA", "=", "RVLocs", "[", "i", "]", ";", "if", "(", "i", "==", "<NUM_LIT>", "&&", "isThisReturn", ")", "{", "assert", "(", "!", "VA", ".", "needsCustom", "(", ")", "&&", "VA", ".", "getLocVT", "(", ")", "==", "MVT", "::", "i64", "&&", "<STR_LIT>", "unexpected return calling convention register assignment", "<STR_LIT>", ")", ";", "InVals", ".", "push_back", "(", "ThisVal", ")", ";", "continue", ";", "}", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ",", "InFlag", ")", ";", "Chain", "=", "Val", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Val", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown loc info!", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ")", ";", "break", ";", "}", "InVals", ".", "push_back", "(", "Val", ")", ";", "}", "return", "Chain", ";", "}" ]

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

GCC

mips

MD

stmt_completion

CPU

3,899

[ ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]