docz1105/ComBack · Datasets at Hugging Face

ground_truth sequencelengths 8 512	natrual_language sequencelengths 1 243	TS_V_token sequencelengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token sequencelengths 0 0
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Mips Delay Slot Filler\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Mips", "\"Mips Delay Slot Filler\"" ]	MipsDelaySlotFiller12	getPassName	Mips	CPU	LLVM	18,100	11	1	[]
[ "<s>", "unsigned", "AArch64TargetLowering", "::", "getVaListSizeInBits", "(", "const", "DataLayout", "&", "DL", ")", "const", "{", "if", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "return", "getPointerTy", "(", "DL", ")", ".", "getSizeInBits", "(", ")", ";", "return", "3", "", "getPointerTy", "(", "DL", ")", ".", "getSizeInBits", "(", ")", "+", "2", "", "32", ";", "}", "</s>" ]	[ "Returns", "the", "size", "of", "the", "platform", "'s", "va_list", "object", "." ]	[ "AArch64", "AArch64", "3", "2", "32" ]	AArch64ISelLowering120	getVaListSizeInBits	AArch64	CPU	LLVM	18,101	47	1	[]
[ "<s>", "void", "XtensaPassConfig", "::", "addPreEmitPass", "(", ")", "{", "}", "</s>" ]	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "Xtensa", "Xtensa" ]	XtensaTargetMachine1	addPreEmitPass	Xtensa	MPU	LLVM	18,102	8	1	[]
[ "<s>", "static", "void", "alpha_output_mi_thunk_osf", "(", "FILE", "", "file", ",", "tree", "thunk_fndecl", "ATTRIBUTE_UNUSED", ",", "HOST_WIDE_INT", "delta", ",", "HOST_WIDE_INT", "vcall_offset", ",", "tree", "function", ")", "{", "HOST_WIDE_INT", "hi", ",", "lo", ";", "rtx", "this_rtx", ",", "funexp", ";", "rtx_insn", "", "insn", ";", "emit_insn", "(", "gen_prologue_ldgp", "(", ")", ")", ";", "emit_note", "(", "NOTE_INSN_PROLOGUE_END", ")", ";", "if", "(", "aggregate_value_p", "(", "TREE_TYPE", "(", "TREE_TYPE", "(", "function", ")", ")", ",", "function", ")", ")", "this_rtx", "=", "gen_rtx_REG", "(", "Pmode", ",", "17", ")", ";", "else", "this_rtx", "=", "gen_rtx_REG", "(", "Pmode", ",", "16", ")", ";", "lo", "=", "(", "(", "delta", "&", "0xffff", ")", "^", "0x8000", ")", "-", "0x8000", ";", "hi", "=", "(", "(", "(", "delta", "-", "lo", ")", "&", "0xffffffff", ")", "^", "0x80000000", ")", "-", "0x80000000", ";", "if", "(", "hi", "+", "lo", "==", "delta", ")", "{", "if", "(", "hi", ")", "emit_insn", "(", "gen_adddi3", "(", "this_rtx", ",", "this_rtx", ",", "GEN_INT", "(", "hi", ")", ")", ")", ";", "if", "(", "lo", ")", "emit_insn", "(", "gen_adddi3", "(", "this_rtx", ",", "this_rtx", ",", "GEN_INT", "(", "lo", ")", ")", ")", ";", "}", "else", "{", "rtx", "tmp", "=", "alpha_emit_set_long_const", "(", "gen_rtx_REG", "(", "Pmode", ",", "0", ")", ",", "delta", ",", "-", "(", "delta", "<", "0", ")", ")", ";", "emit_insn", "(", "gen_adddi3", "(", "this_rtx", ",", "this_rtx", ",", "tmp", ")", ")", ";", "}", "if", "(", "vcall_offset", ")", "{", "rtx", "tmp", ",", "tmp2", ";", "tmp", "=", "gen_rtx_REG", "(", "Pmode", ",", "0", ")", ";", "emit_move_insn", "(", "tmp", ",", "gen_rtx_MEM", "(", "Pmode", ",", "this_rtx", ")", ")", ";", "lo", "=", "(", "(", "vcall_offset", "&", "0xffff", ")", "^", "0x8000", ")", "-", "0x8000", ";", "hi", "=", "(", "(", "(", "vcall_offset", "-", "lo", ")", "&", "0xffffffff", ")", "^", "0x80000000", ")", "-", "0x80000000", ";", "if", "(", "hi", "+", "lo", "==", "vcall_offset", ")", "{", "if", "(", "hi", ")", "emit_insn", "(", "gen_adddi3", "(", "tmp", ",", "tmp", ",", "GEN_INT", "(", "hi", ")", ")", ")", ";", "}", "else", "{", "tmp2", "=", "alpha_emit_set_long_const", "(", "gen_rtx_REG", "(", "Pmode", ",", "1", ")", ",", "vcall_offset", ",", "-", "(", "vcall_offset", "<", "0", ")", ")", ";", "emit_insn", "(", "gen_adddi3", "(", "tmp", ",", "tmp", ",", "tmp2", ")", ")", ";", "lo", "=", "0", ";", "}", "if", "(", "lo", ")", "tmp2", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "tmp", ",", "GEN_INT", "(", "lo", ")", ")", ";", "else", "tmp2", "=", "tmp", ";", "emit_move_insn", "(", "tmp", ",", "gen_rtx_MEM", "(", "Pmode", ",", "tmp2", ")", ")", ";", "emit_insn", "(", "gen_adddi3", "(", "this_rtx", ",", "this_rtx", ",", "tmp", ")", ")", ";", "}", "if", "(", "!", "TREE_USED", "(", "function", ")", ")", "{", "assemble_external", "(", "function", ")", ";", "TREE_USED", "(", "function", ")", "=", "1", ";", "}", "funexp", "=", "XEXP", "(", "DECL_RTL", "(", "function", ")", ",", "0", ")", ";", "funexp", "=", "gen_rtx_MEM", "(", "FUNCTION_MODE", ",", "funexp", ")", ";", "insn", "=", "emit_call_insn", "(", "gen_sibcall", "(", "funexp", ",", "const0_rtx", ")", ")", ";", "SIBLING_CALL_P", "(", "insn", ")", "=", "1", ";", "insn", "=", "get_insns", "(", ")", ";", "shorten_branches", "(", "insn", ")", ";", "final_start_function", "(", "insn", ",", "file", ",", "1", ")", ";", "final", "(", "insn", ",", "file", ",", "1", ")", ";", "final_end_function", "(", ")", ";", "}", "</s>" ]	[ "Emit", "a", "tail", "call", "to", "FUNCTION", "after", "adjusting", "THIS", "by", "DELTA", ".", "In", "order", "to", "avoid", "the", "hordes", "of", "differences", "between", "generated", "code", "with", "and", "without", "TARGET_EXPLICIT_RELOCS", ",", "and", "to", "avoid", "duplicating", "lots", "of", "code", "loading", "up", "large", "constants", ",", "generate", "rtl", "and", "emit", "it", "instead", "of", "going", "straight", "to", "text", ".", "Not", "sure", "why", "this", "idea", "has", "n't", "been", "explored", "before", "..." ]	[ "alpha", "17", "16", "0xffff", "0x8000", "0x8000", "0xffffffff", "0x80000000", "0x80000000", "0", "0", "0", "0xffff", "0x8000", "0x8000", "0xffffffff", "0x80000000", "0x80000000", "1", "0", "0", "1", "0", "1", "1", "1" ]	alpha4	alpha_output_mi_thunk_osf	alpha	MPU	GCC	18,103	475	1	[]
[ "<s>", "void", "Hexagon_CCState", "::", "AnalyzeFormalArguments", "(", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "Hexagon_CCAssignFn", "Fn", ",", "unsigned", "SretValueInRegs", ")", "{", "unsigned", "NumArgs", "=", "Ins", ".", "size", "(", ")", ";", "unsigned", "i", "=", "0", ";", "if", "(", "SretValueInRegs", "!=", "0", ")", "{", "++", "i", ";", "}", "for", "(", ";", "i", "!=", "NumArgs", ";", "++", "i", ")", "{", "EVT", "ArgVT", "=", "Ins", "[", "i", "]", ".", "VT", ";", "ISD", "::", "ArgFlagsTy", "ArgFlags", "=", "Ins", "[", "i", "]", ".", "Flags", ";", "if", "(", "Fn", "(", "i", ",", "ArgVT", ",", "ArgVT", ",", "CCValAssign", "::", "Full", ",", "ArgFlags", ",", "*", "this", ",", "0", ",", "0", ",", "false", ")", ")", "{", "dbgs", "(", ")", "<<", "\"Formal argument #\"", "<<", "i", "<<", "\" has unhandled type \"", "<<", "ArgVT", ".", "getEVTString", "(", ")", "<<", "\"\\n\"", ";", "abort", "(", ")", ";", "}", "}", "}", "</s>" ]	[ "AnalyzeFormalArguments", "-", "Analyze", "an", "array", "of", "argument", "values", ",", "incorporating", "info", "about", "the", "formals", "into", "this", "state", "." ]	[ "Hexagon", "Hexagon", "ISD::InputArg", "Hexagon", "0", "0", "ISD::ArgFlagsTy", "0", "0", "\"Formal argument #\"", "\" has unhandled type \"", "\"\\n\"" ]	HexagonCallingConvLower	AnalyzeFormalArguments	Hexagon	DSP	LLVM	18,104	132	1	[]
[ "<s>", "machreg_t", "semctl", "(", "machreg_t", "semid", ",", "machreg_t", "semnum", ",", "machreg_t", "cmd", ",", "machreg_t", "arg", ")", "{", "return", "_semctl", "(", "semid", ",", "semnum", ",", "cmd", ",", "arg", "<<", "SHIFT_BITS", ")", ";", "}", "</s>" ]	[ "<", "sys/sem.h", ">", "has", "int", "semctl", "(", "int", ",", "int", ",", "int", ",", "...", ")", ";", "where", "the", "variadic", "argument", "is", "union", "semun", "if", "used", ".", "union", "semun", "contains", "an", "int", "and", "two", "pointers", ",", "so", "the", "union", "is", "already", "64", "bits", "wide", "under", "the", "N64", "ABI", "and", "alignment", "is", "not", "an", "issue", "." ]	[ "mips" ]	irix6-libc-compat	semctl	mips	CPU	GCC	18,105	31	1	[]
[ "<s>", "void", "X86RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "RegScavenger", "", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", "\"Unexpected\"", ")", ";", "unsigned", "i", "=", "0", ";", "MachineInstr", "&", "MI", "=", "", "II", ";", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "\"Instr doesn't have FrameIndex operand!\"", ")", ";", "}", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getIndex", "(", ")", ";", "unsigned", "BasePtr", ";", "if", "(", "needsStackRealignment", "(", "MF", ")", ")", "BasePtr", "=", "(", "FrameIndex", "<", "0", "?", "FramePtr", ":", "StackPtr", ")", ";", "else", "BasePtr", "=", "(", "hasFP", "(", "MF", ")", "?", "FramePtr", ":", "StackPtr", ")", ";", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "BasePtr", ",", "false", ")", ";", "if", "(", "MI", ".", "getOperand", "(", "i", "+", "3", ")", ".", "isImm", "(", ")", ")", "{", "int", "Offset", "=", "getFrameIndexOffset", "(", "MF", ",", "FrameIndex", ")", "+", "(", "int", ")", "(", "MI", ".", "getOperand", "(", "i", "+", "3", ")", ".", "getImm", "(", ")", ")", ";", "MI", ".", "getOperand", "(", "i", "+", "3", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "}", "else", "{", "uint64_t", "Offset", "=", "getFrameIndexOffset", "(", "MF", ",", "FrameIndex", ")", "+", "(", "uint64_t", ")", "MI", ".", "getOperand", "(", "i", "+", "3", ")", ".", "getOffset", "(", ")", ";", "MI", ".", "getOperand", "(", "i", "+", "3", ")", ".", "setOffset", "(", "Offset", ")", ";", "}", "}", "</s>" ]	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "X86", "X86", "0", "\"Unexpected\"", "0", "\"Instr doesn't have FrameIndex operand!\"", "0", "3", "3", "3", "3", "3" ]	X86RegisterInfo41	eliminateFrameIndex	X86	CPU	LLVM	18,106	254	1	[]
[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "override", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "MMIX", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_mmix_rel_16\"", ",", "0", ",", "32", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "\"fixup_mmix_rel_24\"", ",", "0", ",", "32", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "\"fixup_mmix_h\"", ",", "0", ",", "16", ",", "0", "}", ",", "{", "\"fixup_mmix_mh\"", ",", "0", ",", "16", ",", "0", "}", ",", "{", "\"fixup_mmix_ml\"", ",", "0", ",", "16", ",", "0", "}", ",", "{", "\"fixup_mmix_l\"", ",", "0", ",", "16", ",", "0", "}", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "(", ")", "&&", "\"Invalid kind!\"", ")", ";", "return", "Infos", "[", "Kind", "-", "FirstTargetFixupKind", "]", ";", "}", "</s>" ]	[ "Get", "information", "on", "a", "fixup", "kind", "." ]	[ "MMIX", "MMIX::NumTargetFixupKinds", "\"fixup_mmix_rel_16\"", "0", "32", "\"fixup_mmix_rel_24\"", "0", "32", "\"fixup_mmix_h\"", "0", "16", "0", "\"fixup_mmix_mh\"", "0", "16", "0", "\"fixup_mmix_ml\"", "0", "16", "0", "\"fixup_mmix_l\"", "0", "16", "0", "\"Invalid kind!\"" ]	MMIXAsmBackend	getFixupKindInfo	MMIX	CPU	LLVM	18,107	126	1	[]
[ "<s>", "static", "rtx", "gen_and_emit_move", "(", "rtx", "to", ",", "rtx", "from", ",", "rtx", "where", ",", "bool", "before", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "to", ")", ";", "if", "(", "optimize", "&&", "before", "&&", "already_contains", "(", "to", ",", "from", ")", ")", "{", "display_content_memory", "(", "stderr", ")", ";", "if", "(", "dump_file", ")", "{", "fprintf", "(", "dump_file", ",", "\" Omit move of %s into \"", ",", "get_content_name", "(", "get_content_index", "(", "from", ")", ",", "mode", ")", ")", ";", "fprintf", "(", "dump_file", ",", "\"%s as it already contains this value\\n\"", ",", "get_content_name", "(", "get_content_index", "(", "to", ")", ",", "mode", ")", ")", ";", "}", "}", "else", "{", "rtx", "move", "=", "mode", "==", "QImode", "?", "gen_movqi", "(", "to", ",", "from", ")", ":", "gen_movhi", "(", "to", ",", "from", ")", ";", "EM", "(", "move", ")", ";", "if", "(", "where", "==", "NULL_RTX", ")", "emit_insn", "(", "move", ")", ";", "else", "if", "(", "before", ")", "emit_insn_before", "(", "move", ",", "where", ")", ";", "else", "{", "rtx", "note", "=", "find_reg_note", "(", "where", ",", "REG_EH_REGION", ",", "NULL_RTX", ")", ";", "if", "(", "note", "!=", "NULL_RTX", ")", "{", "add_reg_note", "(", "move", ",", "REG_EH_REGION", ",", "XEXP", "(", "note", ",", "0", ")", ")", ";", "remove_note", "(", "where", ",", "note", ")", ";", "}", "emit_insn_after", "(", "move", ",", "where", ")", ";", "}", "if", "(", "before", ")", "record_content", "(", "to", ",", "from", ")", ";", "else", "add_postponed_content_update", "(", "to", ",", "from", ")", ";", "}", "return", "before", "?", "to", ":", "from", ";", "}", "</s>" ]	[ "Generate", "and", "emit", "a", "move", "of", "(", "register", ")", "FROM", "into", "TO", ".", "if", "WHERE", "is", "not", "NULL", "then", "if", "BEFORE", "is", "true", "then", "emit", "the", "insn", "before", "WHERE", ",", "otherwise", "emit", "it", "after", "WHERE", ".", "If", "TO", "already", "contains", "FROM", "then", "do", "nothing", ".", "Returns", "TO", "if", "BEFORE", "is", "true", ",", "FROM", "otherwise", "." ]	[ "rl78", "\" Omit move of %s into \"", "\"%s as it already contains this value\\n\"", "0" ]	rl782	gen_and_emit_move	rl78	MPU	GCC	18,108	215	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"ARC Expand Pseudos\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "ARC", "\"ARC Expand Pseudos\"" ]	ARCExpandPseudos	getPassName	ARC	MPU	LLVM	18,109	11	1	[]
[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "return", "createARMMachObjectWriter", "(", "OS", ",", "false", ",", "MachO", "::", "CPU_TYPE_ARM", ",", "Subtype", ")", ";", "}", "</s>" ]	[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]	[ "ARM", "ARM", "ARM" ]	ARMAsmBackend23	createObjectWriter	ARM	CPU	LLVM	18,110	26	1	[]
[ "<s>", "static", "void", "ix86_finish_cost", "(", "void", "", "data", ",", "unsigned", "", "prologue_cost", ",", "unsigned", "", "body_cost", ",", "unsigned", "", "epilogue_cost", ")", "{", "unsigned", "", "cost", "=", "(", "unsigned", "", ")", "data", ";", "", "prologue_cost", "=", "cost", "[", "vect_prologue", "]", ";", "", "body_cost", "=", "cost", "[", "vect_body", "]", ";", "*", "epilogue_cost", "=", "cost", "[", "vect_epilogue", "]", ";", "}", "</s>" ]	[ "Implement", "targetm.vectorize.finish_cost", "." ]	[ "i386" ]	i386	ix86_finish_cost	i386	CPU	GCC	18,111	56	1	[]
[ "<s>", "static", "bool", "rs6000_discover_homogeneous_aggregate", "(", "machine_mode", "mode", ",", "const_tree", "type", ",", "machine_mode", "", "elt_mode", ",", "int", "", "n_elts", ")", "{", "if", "(", "DEFAULT_ABI", "==", "ABI_ELFv2", "&&", "type", "&&", "AGGREGATE_TYPE_P", "(", "type", ")", ")", "{", "machine_mode", "field_mode", "=", "VOIDmode", ";", "int", "field_count", "=", "rs6000_aggregate_candidate", "(", "type", ",", "&", "field_mode", ")", ";", "if", "(", "field_count", ">", "0", ")", "{", "int", "n_regs", "=", "(", "SCALAR_FLOAT_MODE_P", "(", "field_mode", ")", "?", "(", "GET_MODE_SIZE", "(", "field_mode", ")", "+", "7", ")", ">>", "3", ":", "1", ")", ";", "if", "(", "field_count", "", "n_regs", "<=", "AGGR_ARG_NUM_REG", ")", "{", "if", "(", "elt_mode", ")", "", "elt_mode", "=", "field_mode", ";", "if", "(", "n_elts", ")", "", "n_elts", "=", "field_count", ";", "return", "true", ";", "}", "}", "}", "if", "(", "elt_mode", ")", "", "elt_mode", "=", "mode", ";", "if", "(", "n_elts", ")", "*", "n_elts", "=", "1", ";", "return", "false", ";", "}", "</s>" ]	[ "If", "an", "argument", ",", "whose", "type", "is", "described", "by", "TYPE", "and", "MODE", ",", "is", "a", "homogeneous", "float", "or", "vector", "aggregate", "that", "shall", "be", "passed", "in", "FP/vector", "registers", "according", "to", "the", "ELFv2", "ABI", ",", "return", "the", "homogeneous", "element", "mode", "in", "", "ELT_MODE", "and", "the", "number", "of", "elements", "in", "", "N_ELTS", ",", "and", "return", "TRUE", ".", "Otherwise", ",", "set", "", "ELT_MODE", "to", "MODE", "and", "", "N_ELTS", "to", "1", ",", "and", "return", "FALSE", "." ]	[ "rs6000", "0", "7", "3", "1", "1" ]	rs60005	rs6000_discover_homogeneous_aggregate	rs6000	CPU	GCC	18,112	134	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"TOY DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "TOY", "\"TOY DAG->DAG Pattern Instruction Selection\"" ]	TOYISelDAGToDAG	getPassName	TOY	CPU	LLVM	18,113	13	1	[]
[ "<s>", "virtual", "int", "getInstrLatency", "(", "const", "InstrItineraryData", "", "ItinData", ",", "SDNode", "", "Node", ")", "const", "{", "return", "1", ";", "}", "</s>" ]	[ "Compute", "the", "instruction", "latency", "of", "a", "given", "instruction", "." ]	[ "R600", "1" ]	R600InstrInfo10	getInstrLatency	R600	GPU	LLVM	18,114	19	1	[]
[ "<s>", "bool", "X86ATTAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ";", "if", "(", "IDVal", "==", "\".word\"", ")", "return", "ParseDirectiveWord", "(", "2", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", ".", "startswith", "(", "\".code\"", ")", ")", "return", "ParseDirectiveCode", "(", "IDVal", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]	[ "X86", "X86", "\".word\"", "2", "\".code\"" ]	X86AsmParser14	ParseDirective	X86	CPU	LLVM	18,115	62	1	[]
[ "<s>", "bool", "Error", "(", "SMLoc", "L", ",", "const", "Twine", "&", "Msg", ")", "{", "return", "Parser", ".", "Error", "(", "L", ",", "Msg", ")", ";", "}", "</s>" ]	[ "Return", "an", "error", "at", "the", "location", "L", ",", "with", "the", "message", "Msg", "." ]	[ "ARM" ]	ARMAsmParser111	Error	ARM	CPU	LLVM	18,116	23	1	[]
[ "<s>", "void", "SparcInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "", "RC", ",", "const", "TargetRegisterInfo", "", "TRI", ")", "const", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "", "MF", "->", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "if", "(", "RC", "==", "&", "SP", "::", "I64RegsRegClass", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "SP", "::", "STXri", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "0", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "else", "if", "(", "RC", "==", "&", "SP", "::", "IntRegsRegClass", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "SP", "::", "STri", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "0", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "else", "if", "(", "RC", "==", "&", "SP", "::", "FPRegsRegClass", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "SP", "::", "STFri", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "0", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "else", "if", "(", "RC", "==", "&", "SP", "::", "DFPRegsRegClass", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "SP", "::", "STDFri", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "0", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "else", "llvm_unreachable", "(", "\"Can't store this register to stack slot\"", ")", ";", "}", "</s>" ]	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "Sparc", "Sparc", "SP::I64RegsRegClass", "SP::STXri", "0", "SP::IntRegsRegClass", "SP::STri", "0", "SP::FPRegsRegClass", "SP::STFri", "0", "SP::DFPRegsRegClass", "SP::STDFri", "0", "\"Can't store this register to stack slot\"" ]	SparcInstrInfo2	storeRegToStackSlot	Sparc	CPU	LLVM	18,117	322	1	[]
[ "<s>", "MachineInstrBuilder", "SIInstrInfo", "::", "getAddNoCarry", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ")", "const", "{", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "UnusedCarry", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SReg_64RegClass", ")", ";", "return", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "AMDGPU", "::", "V_ADD_I32_e64", ")", ",", "DestReg", ")", ".", "addReg", "(", "UnusedCarry", ",", "RegState", "::", "Define", "\|", "RegState", "::", "Dead", ")", ";", "}", "</s>" ]	[ "Return", "a", "partially", "built", "integer", "add", "instruction", "without", "carry", "." ]	[ "AMDGPU", "SI", "AMDGPU::SReg_64RegClass", "AMDGPU::V_ADD_I32_e64" ]	SIInstrInfo103	getAddNoCarry	AMDGPU	GPU	LLVM	18,118	84	1	[]
[ "<s>", "const", "char", "", "lshrqi3_out", "(", "rtx_insn", "", "insn", ",", "rtx", "operands", "[", "]", ",", "int", "", "len", ")", "{", "if", "(", "CONST_INT_P", "(", "operands", "[", "2", "]", ")", ")", "{", "int", "k", ";", "if", "(", "!", "len", ")", "len", "=", "&", "k", ";", "switch", "(", "INTVAL", "(", "operands", "[", "2", "]", ")", ")", "{", "default", ":", "if", "(", "INTVAL", "(", "operands", "[", "2", "]", ")", "<", "8", ")", "break", ";", "", "len", "=", "1", ";", "return", "\"clr %0\"", ";", "case", "1", ":", "", "len", "=", "1", ";", "return", "\"lsr %0\"", ";", "case", "2", ":", "", "len", "=", "2", ";", "return", "(", "\"lsr %0\"", "CR_TAB", "\"lsr %0\"", ")", ";", "case", "3", ":", "", "len", "=", "3", ";", "return", "(", "\"lsr %0\"", "CR_TAB", "\"lsr %0\"", "CR_TAB", "\"lsr %0\"", ")", ";", "case", "4", ":", "if", "(", "test_hard_reg_class", "(", "LD_REGS", ",", "operands", "[", "0", "]", ")", ")", "{", "", "len", "=", "2", ";", "return", "(", "\"swap %0\"", "CR_TAB", "\"andi %0,0x0f\"", ")", ";", "}", "", "len", "=", "4", ";", "return", "(", "\"lsr %0\"", "CR_TAB", "\"lsr %0\"", "CR_TAB", "\"lsr %0\"", "CR_TAB", "\"lsr %0\"", ")", ";", "case", "5", ":", "if", "(", "test_hard_reg_class", "(", "LD_REGS", ",", "operands", "[", "0", "]", ")", ")", "{", "", "len", "=", "3", ";", "return", "(", "\"swap %0\"", "CR_TAB", "\"lsr %0\"", "CR_TAB", "\"andi %0,0x7\"", ")", ";", "}", "", "len", "=", "5", ";", "return", "(", "\"lsr %0\"", "CR_TAB", "\"lsr %0\"", "CR_TAB", "\"lsr %0\"", "CR_TAB", "\"lsr %0\"", "CR_TAB", "\"lsr %0\"", ")", ";", "case", "6", ":", "if", "(", "test_hard_reg_class", "(", "LD_REGS", ",", "operands", "[", "0", "]", ")", ")", "{", "", "len", "=", "4", ";", "return", "(", "\"swap %0\"", "CR_TAB", "\"lsr %0\"", "CR_TAB", "\"lsr %0\"", "CR_TAB", "\"andi %0,0x3\"", ")", ";", "}", "", "len", "=", "6", ";", "return", "(", "\"lsr %0\"", "CR_TAB", "\"lsr %0\"", "CR_TAB", "\"lsr %0\"", "CR_TAB", "\"lsr %0\"", "CR_TAB", "\"lsr %0\"", "CR_TAB", "\"lsr %0\"", ")", ";", "case", "7", ":", "", "len", "=", "3", ";", "return", "(", "\"rol %0\"", "CR_TAB", "\"clr %0\"", "CR_TAB", "\"rol %0\"", ")", ";", "}", "}", "else", "if", "(", "CONSTANT_P", "(", "operands", "[", "2", "]", ")", ")", "fatal_insn", "(", "\"internal compiler error. Incorrect shift:\"", ",", "insn", ")", ";", "out_shift_with_cnt", "(", "\"lsr %0\"", ",", "insn", ",", "operands", ",", "len", ",", "1", ")", ";", "return", "\"\"", ";", "}", "</s>" ]	[ "8bit", "logic", "shift", "right", "(", "(", "unsigned", "char", ")", "x", ">", ">", "i", ")" ]	[ "avr", "2", "2", "2", "8", "1", "\"clr %0\"", "1", "1", "\"lsr %0\"", "2", "2", "\"lsr %0\"", "\"lsr %0\"", "3", "3", "\"lsr %0\"", "\"lsr %0\"", "\"lsr %0\"", "4", "0", "2", "\"swap %0\"", "\"andi %0,0x0f\"", "4", "\"lsr %0\"", "\"lsr %0\"", "\"lsr %0\"", "\"lsr %0\"", "5", "0", "3", "\"swap %0\"", "\"lsr %0\"", "\"andi %0,0x7\"", "5", "\"lsr %0\"", "\"lsr %0\"", "\"lsr %0\"", "\"lsr %0\"", "\"lsr %0\"", "6", "0", "4", "\"swap %0\"", "\"lsr %0\"", "\"lsr %0\"", "\"andi %0,0x3\"", "6", "\"lsr %0\"", "\"lsr %0\"", "\"lsr %0\"", "\"lsr %0\"", "\"lsr %0\"", "\"lsr %0\"", "7", "3", "\"rol %0\"", "\"clr %0\"", "\"rol %0\"", "2", "\"internal compiler error. Incorrect shift:\"", "\"lsr %0\"", "1", "\"\"" ]	avr	lshrqi3_out	avr	MPU	GCC	18,119	322	1	[]
[ "<s>", "static", "void", "emit_unlikely_jump", "(", "rtx", "cond", ",", "rtx", "label", ")", "{", "rtx", "x", "=", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "cond", ",", "label", ",", "pc_rtx", ")", ";", "rtx_insn", "*", "insn", "=", "emit_jump_insn", "(", "gen_rtx_SET", "(", "pc_rtx", ",", "x", ")", ")", ";", "add_reg_br_prob_note", "(", "insn", ",", "profile_probability", "::", "very_unlikely", "(", ")", ")", ";", "}", "</s>" ]	[ "Mark", "the", "previous", "jump", "instruction", "as", "unlikely", "." ]	[ "rs6000" ]	rs6000	emit_unlikely_jump	rs6000	CPU	GCC	18,120	51	1	[]
[ "<s>", "TargetLowering", "::", "ConstraintWeight", "AArch64TargetLowering", "::", "getSingleConstraintMatchWeight", "(", "AsmOperandInfo", "&", "info", ",", "const", "char", "", "constraint", ")", "const", "{", "ConstraintWeight", "weight", "=", "CW_Invalid", ";", "Value", "", "CallOperandVal", "=", "info", ".", "CallOperandVal", ";", "if", "(", "!", "CallOperandVal", ")", "return", "CW_Default", ";", "Type", "", "type", "=", "CallOperandVal", "->", "getType", "(", ")", ";", "switch", "(", "", "constraint", ")", "{", "default", ":", "weight", "=", "TargetLowering", "::", "getSingleConstraintMatchWeight", "(", "info", ",", "constraint", ")", ";", "break", ";", "case", "'x'", ":", "case", "'w'", ":", "case", "'y'", ":", "if", "(", "type", "->", "isFloatingPointTy", "(", ")", "\|\|", "type", "->", "isVectorTy", "(", ")", ")", "weight", "=", "CW_Register", ";", "break", ";", "case", "'z'", ":", "weight", "=", "CW_Constant", ";", "break", ";", "case", "'U'", ":", "if", "(", "parsePredicateConstraint", "(", "constraint", ")", "!=", "PredicateConstraint", "::", "Invalid", ")", "weight", "=", "CW_Register", ";", "break", ";", "}", "return", "weight", ";", "}", "</s>" ]	[ "Examine", "constraint", "string", "and", "operand", "type", "and", "determine", "a", "weight", "value", "." ]	[ "AArch64", "AArch64" ]	AArch64ISelLowering (2)2	getSingleConstraintMatchWeight	AArch64	CPU	LLVM	18,121	133	1	[]
[ "<s>", "Type", "*", "getParamType", "(", "unsigned", "Param", ")", "const", "{", "assert", "(", "AllParams", ".", "count", "(", "Param", ")", "==", "1", "&&", "\"Param has not been defined!\"", ")", ";", "return", "ParamTypes", ".", "find", "(", "Param", ")", "->", "second", ";", "}", "</s>" ]	[ "Parameter", "type", "accessors", "." ]	[ "HSAIL", "1", "\"Param has not been defined!\"" ]	HSAILParamManager	getParamType	HSAIL	Virtual ISA	LLVM	18,122	34	1	[]
[ "<s>", "Register", "X86TargetLowering", "::", "getExceptionSelectorRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "{", "if", "(", "isFuncletEHPersonality", "(", "classifyEHPersonality", "(", "PersonalityFn", ")", ")", ")", "return", "X86", "::", "NoRegister", ";", "return", "Subtarget", ".", "isTarget64BitLP64", "(", ")", "?", "X86", "::", "RDX", ":", "X86", "::", "EDX", ";", "}", "</s>" ]	[ "If", "a", "physical", "register", ",", "this", "returns", "the", "register", "that", "receives", "the", "exception", "typeid", "on", "entry", "to", "a", "landing", "pad", "." ]	[ "X86", "X86", "X86::NoRegister", "X86::RDX", "X86::EDX" ]	X86ISelLowering (2)5	getExceptionSelectorRegister	X86	CPU	LLVM	18,123	43	1	[]
[ "<s>", "bool", "rs6000_output_addr_const_extra", "(", "FILE", "*", "file", ",", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "UNSPEC", ")", "switch", "(", "XINT", "(", "x", ",", "1", ")", ")", "{", "case", "UNSPEC_TOCREL", ":", "gcc_checking_assert", "(", "SYMBOL_REF_P", "(", "XVECEXP", "(", "x", ",", "0", ",", "0", ")", ")", "&&", "REG_P", "(", "XVECEXP", "(", "x", ",", "0", ",", "1", ")", ")", "&&", "REGNO", "(", "XVECEXP", "(", "x", ",", "0", ",", "1", ")", ")", "==", "TOC_REGISTER", ")", ";", "output_addr_const", "(", "file", ",", "XVECEXP", "(", "x", ",", "0", ",", "0", ")", ")", ";", "if", "(", "x", "==", "tocrel_base_oac", "&&", "tocrel_offset_oac", "!=", "const0_rtx", ")", "{", "if", "(", "INTVAL", "(", "tocrel_offset_oac", ")", ">=", "0", ")", "fprintf", "(", "file", ",", "\"+\"", ")", ";", "output_addr_const", "(", "file", ",", "CONST_CAST_RTX", "(", "tocrel_offset_oac", ")", ")", ";", "}", "if", "(", "!", "TARGET_AIX", "\|\|", "(", "TARGET_ELF", "&&", "TARGET_MINIMAL_TOC", ")", ")", "{", "putc", "(", "'-'", ",", "file", ")", ";", "assemble_name", "(", "file", ",", "toc_label_name", ")", ";", "need_toc_init", "=", "1", ";", "}", "else", "if", "(", "TARGET_ELF", ")", "fputs", "(", "\"@toc\"", ",", "file", ")", ";", "return", "true", ";", "case", "UNSPEC_MACHOPIC_OFFSET", ":", "output_addr_const", "(", "file", ",", "XVECEXP", "(", "x", ",", "0", ",", "0", ")", ")", ";", "putc", "(", "'-'", ",", "file", ")", ";", "machopic_output_function_base_name", "(", "file", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "</s>" ]	[ "Implement", "TARGET_ASM_OUTPUT_ADDR_CONST_EXTRA", "." ]	[ "rs6000", "1", "0", "0", "0", "1", "0", "1", "0", "0", "0", "\"+\"", "1", "\"@toc\"", "0", "0" ]	rs6000	rs6000_output_addr_const_extra	rs6000	CPU	GCC	18,124	209	1	[]
[ "<s>", "Register", "VERegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "VE", "::", "SX9", ";", "}", "</s>" ]	[ "Debug", "information", "queries", "." ]	[ "VE", "VE", "VE::SX9" ]	VERegisterInfo	getFrameRegister	VE	CPU	LLVM	18,125	18	1	[]
[ "<s>", "void", "R600SchedStrategy", "::", "schedNode", "(", "SUnit", "", "SU", ",", "bool", "IsTopNode", ")", "{", "if", "(", "NextInstKind", "!=", "CurInstKind", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Instruction Type Switch\\n\"", ")", ";", "if", "(", "NextInstKind", "!=", "IDAlu", ")", "OccupedSlotsMask", "=", "15", ";", "CurEmitted", "=", "0", ";", "CurInstKind", "=", "NextInstKind", ";", "}", "if", "(", "CurInstKind", "==", "IDAlu", ")", "{", "AluInstCount", "++", ";", "switch", "(", "getAluKind", "(", "SU", ")", ")", "{", "case", "AluT_XYZW", ":", "CurEmitted", "+=", "4", ";", "break", ";", "case", "AluDiscarded", ":", "break", ";", "default", ":", "{", "++", "CurEmitted", ";", "for", "(", "MachineInstr", "::", "mop_iterator", "It", "=", "SU", "->", "getInstr", "(", ")", "->", "operands_begin", "(", ")", ",", "E", "=", "SU", "->", "getInstr", "(", ")", "->", "operands_end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "MachineOperand", "&", "MO", "=", "", "It", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "AMDGPU", "::", "ALU_LITERAL_X", ")", "++", "CurEmitted", ";", "}", "}", "}", "}", "else", "{", "++", "CurEmitted", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "CurEmitted", "<<", "\" Instructions Emitted in this clause\\n\"", ")", ";", "if", "(", "CurInstKind", "!=", "IDFetch", ")", "{", "MoveUnits", "(", "Pending", "[", "IDFetch", "]", ",", "Available", "[", "IDFetch", "]", ")", ";", "}", "else", "FetchInstCount", "++", ";", "}", "</s>" ]	[ "ScheduleDAGMI", "has", "scheduled", "an", "instruction", "-", "tell", "HazardRec", "about", "it", "." ]	[ "R600", "\"Instruction Type Switch\\n\"", "15", "0", "4", "\" Instructions Emitted in this clause\\n\"" ]	R600MachineScheduler34	schedNode	R600	GPU	LLVM	18,126	198	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "getInsertSubregLikeInputs", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "DefIdx", ",", "RegSubRegPair", "&", "BaseReg", ",", "RegSubRegPairAndIdx", "&", "InsertedReg", ")", "const", "{", "assert", "(", "DefIdx", "<", "MI", ".", "getDesc", "(", ")", ".", "getNumDefs", "(", ")", "&&", "\"Invalid definition index\"", ")", ";", "assert", "(", "MI", ".", "isInsertSubregLike", "(", ")", "&&", "\"Invalid kind of instruction\"", ")", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "ARM", "::", "VSETLNi32", ":", "const", "MachineOperand", "&", "MOBaseReg", "=", "MI", ".", "getOperand", "(", "1", ")", ";", "const", "MachineOperand", "&", "MOInsertedReg", "=", "MI", ".", "getOperand", "(", "2", ")", ";", "const", "MachineOperand", "&", "MOIndex", "=", "MI", ".", "getOperand", "(", "3", ")", ";", "BaseReg", ".", "Reg", "=", "MOBaseReg", ".", "getReg", "(", ")", ";", "BaseReg", ".", "SubReg", "=", "MOBaseReg", ".", "getSubReg", "(", ")", ";", "InsertedReg", ".", "Reg", "=", "MOInsertedReg", ".", "getReg", "(", ")", ";", "InsertedReg", ".", "SubReg", "=", "MOInsertedReg", ".", "getSubReg", "(", ")", ";", "InsertedReg", ".", "SubIdx", "=", "MOIndex", ".", "getImm", "(", ")", "==", "0", "?", "ARM", "::", "ssub_0", ":", "ARM", "::", "ssub_1", ";", "return", "true", ";", "}", "llvm_unreachable", "(", "\"Target dependent opcode missing\"", ")", ";", "}", "</s>" ]	[ "Target-dependent", "implementation", "of", "getInsertSubregInputs", "." ]	[ "ARM", "ARM", "\"Invalid definition index\"", "\"Invalid kind of instruction\"", "ARM::VSETLNi32", "1", "2", "3", "0", "ARM::ssub_0", "ARM::ssub_1", "\"Target dependent opcode missing\"" ]	ARMBaseInstrInfo (2)2	getInsertSubregLikeInputs	ARM	CPU	LLVM	18,127	171	1	[]
[ "<s>", "int", "X86TTIImpl", "::", "getGatherScatterOpCost", "(", "unsigned", "Opcode", ",", "Type", "", "SrcVTy", ",", "Value", "", "Ptr", ",", "bool", "VariableMask", ",", "unsigned", "Alignment", ")", "{", "assert", "(", "SrcVTy", "->", "isVectorTy", "(", ")", "&&", "\"Unexpected data type for Gather/Scatter\"", ")", ";", "unsigned", "VF", "=", "SrcVTy", "->", "getVectorNumElements", "(", ")", ";", "PointerType", "*", "PtrTy", "=", "dyn_cast", "<", "PointerType", ">", "(", "Ptr", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "PtrTy", "&&", "Ptr", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", ")", "PtrTy", "=", "dyn_cast", "<", "PointerType", ">", "(", "Ptr", "->", "getType", "(", ")", "->", "getVectorElementType", "(", ")", ")", ";", "assert", "(", "PtrTy", "&&", "\"Unexpected type for Ptr argument\"", ")", ";", "unsigned", "AddressSpace", "=", "PtrTy", "->", "getAddressSpace", "(", ")", ";", "bool", "Scalarize", "=", "false", ";", "if", "(", "(", "Opcode", "==", "Instruction", "::", "Load", "&&", "!", "isLegalMaskedGather", "(", "SrcVTy", ")", ")", "\|\|", "(", "Opcode", "==", "Instruction", "::", "Store", "&&", "!", "isLegalMaskedScatter", "(", "SrcVTy", ")", ")", ")", "Scalarize", "=", "true", ";", "if", "(", "VF", "==", "2", "\|\|", "(", "VF", "==", "4", "&&", "!", "ST", "->", "hasVLX", "(", ")", ")", ")", "Scalarize", "=", "true", ";", "if", "(", "Scalarize", ")", "return", "getGSScalarCost", "(", "Opcode", ",", "SrcVTy", ",", "VariableMask", ",", "Alignment", ",", "AddressSpace", ")", ";", "return", "getGSVectorCost", "(", "Opcode", ",", "SrcVTy", ",", "Ptr", ",", "Alignment", ",", "AddressSpace", ")", ";", "}", "</s>" ]	[ "Calculate", "the", "cost", "of", "Gather", "/", "Scatter", "operation", "." ]	[ "X86", "X86", "\"Unexpected data type for Gather/Scatter\"", "\"Unexpected type for Ptr argument\"", "2", "4" ]	X86TargetTransformInfo105	getGatherScatterOpCost	X86	CPU	LLVM	18,128	203	1	[]
[ "<s>", "static", "vector_costs", "", "rs6000_vectorize_create_costs", "(", "vec_info", "", "vinfo", ",", "bool", "costing_for_scalar", ")", "{", "return", "new", "rs6000_cost_data", "(", "vinfo", ",", "costing_for_scalar", ")", ";", "}", "</s>" ]	[ "Implement", "targetm.vectorize.create_costs", "." ]	[ "rs6000" ]	rs6000	rs6000_vectorize_create_costs	rs6000	CPU	GCC	18,129	23	1	[]
[ "<s>", "static", "const", "char", "*", "get_round_mode_suffix", "(", ")", "{", "enum", "attr_round_suffix", "s", "=", "get_attr_round_suffix", "(", "current_output_insn", ")", ";", "switch", "(", "s", ")", "{", "case", "ROUND_SUFFIX_NONE", ":", "return", "NULL", ";", "case", "ROUND_SUFFIX_NORMAL", ":", "switch", "(", "alpha_fprm", ")", "{", "case", "ALPHA_FPRM_NORM", ":", "return", "NULL", ";", "case", "ALPHA_FPRM_MINF", ":", "return", "\"m\"", ";", "case", "ALPHA_FPRM_CHOP", ":", "return", "\"c\"", ";", "case", "ALPHA_FPRM_DYN", ":", "return", "\"d\"", ";", "}", "break", ";", "case", "ROUND_SUFFIX_C", ":", "return", "\"c\"", ";", "}", "abort", "(", ")", ";", "}", "</s>" ]	[ "Return", "the", "rounding", "mode", "suffix", "applicable", "to", "the", "current", "instruction", ",", "or", "NULL", "." ]	[ "alpha", "\"m\"", "\"c\"", "\"d\"", "\"c\"" ]	alpha2	get_round_mode_suffix	alpha	MPU	GCC	18,130	75	1	[]
[ "<s>", "static", "rtx", "safe_vector_operand", "(", "rtx", "x", ",", "enum", "machine_mode", "mode", ")", "{", "if", "(", "x", "!=", "const0_rtx", ")", "return", "x", ";", "x", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "gen_iwmmxt_clrdi", "(", "mode", "==", "DImode", "?", "x", ":", "gen_rtx_SUBREG", "(", "DImode", ",", "x", ",", "0", ")", ")", ")", ";", "return", "x", ";", "}", "</s>" ]	[ "Errors", "in", "the", "source", "file", "can", "cause", "expand_expr", "to", "return", "const0_rtx", "where", "we", "expect", "a", "vector", ".", "To", "avoid", "crashing", ",", "use", "one", "of", "the", "vector", "clear", "instructions", "." ]	[ "arm", "0" ]	arm3	safe_vector_operand	arm	CPU	GCC	18,131	53	1	[]
[ "<s>", "void", "LEGInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "StringRef", "(", "getRegisterName", "(", "RegNo", ")", ")", ".", "lower", "(", ")", ";", "}", "</s>" ]	[ "Print", "the", "assembler", "register", "name", "." ]	[ "LEG", "LEG" ]	LEGInstPrinter	printRegName	LEG	CPU	LLVM	18,132	29	1	[]
[ "<s>", "int", "MipsSEFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MipsABIInfo", "ABI", "=", "STI", ".", "getABI", "(", ")", ";", "if", "(", "MFI", ".", "isFixedObjectIndex", "(", "FI", ")", ")", "FrameReg", "=", "hasFP", "(", "MF", ")", "?", "ABI", ".", "GetFramePtr", "(", ")", ":", "ABI", ".", "GetStackPtr", "(", ")", ";", "else", "FrameReg", "=", "hasBP", "(", "MF", ")", "?", "ABI", ".", "GetBasePtr", "(", ")", ":", "ABI", ".", "GetStackPtr", "(", ")", ";", "return", "MFI", ".", "getObjectOffset", "(", "FI", ")", "+", "MFI", ".", "getStackSize", "(", ")", "-", "getOffsetOfLocalArea", "(", ")", "+", "MFI", ".", "getOffsetAdjustment", "(", ")", ";", "}", "</s>" ]	[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]	[ "Mips", "Mips", "Mips" ]	MipsSEFrameLowering11	getFrameIndexReference	Mips	CPU	LLVM	18,133	112	1	[]
[ "<s>", "bool", "doInitialization", "(", "Module", "&", "M", ")", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]	[ "TPC" ]	AttributeAdjuster	doInitialization	TPC	Virtual ISA	LLVM	18,134	13	1	[]
[ "<s>", "void", "TGSIInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", "if", "(", "TGSI", "::", "IRegsRegClass", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "TGSI", "::", "MOVis", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "else", "if", "(", "TGSI", "::", "IVRegsRegClass", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "TGSI", "::", "MOViv", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "else", "assert", "(", "0", ")", ";", "}", "</s>" ]	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "TGSI", "TGSI", "TGSI::IRegsRegClass", "TGSI::MOVis", "TGSI::IVRegsRegClass", "TGSI::MOViv", "0" ]	TGSIInstrInfo	copyPhysReg	TGSI	Virtual ISA	LLVM	18,135	120	1	[]
[ "<s>", "void", "aarch64_expand_sve_vcond", "(", "machine_mode", "data_mode", ",", "machine_mode", "cmp_mode", ",", "rtx", "*", "ops", ")", "{", "machine_mode", "pred_mode", "=", "aarch64_get_mask_mode", "(", "cmp_mode", ")", ".", "require", "(", ")", ";", "rtx", "pred", "=", "gen_reg_rtx", "(", "pred_mode", ")", ";", "if", "(", "FLOAT_MODE_P", "(", "cmp_mode", ")", ")", "{", "if", "(", "aarch64_expand_sve_vec_cmp_float", "(", "pred", ",", "GET_CODE", "(", "ops", "[", "3", "]", ")", ",", "ops", "[", "4", "]", ",", "ops", "[", "5", "]", ",", "true", ")", ")", "std", "::", "swap", "(", "ops", "[", "1", "]", ",", "ops", "[", "2", "]", ")", ";", "}", "else", "aarch64_expand_sve_vec_cmp_int", "(", "pred", ",", "GET_CODE", "(", "ops", "[", "3", "]", ")", ",", "ops", "[", "4", "]", ",", "ops", "[", "5", "]", ")", ";", "if", "(", "!", "aarch64_sve_reg_or_dup_imm", "(", "ops", "[", "1", "]", ",", "data_mode", ")", ")", "ops", "[", "1", "]", "=", "force_reg", "(", "data_mode", ",", "ops", "[", "1", "]", ")", ";", "if", "(", "register_operand", "(", "ops", "[", "1", "]", ",", "data_mode", ")", "\|\|", "!", "aarch64_simd_reg_or_zero", "(", "ops", "[", "2", "]", ",", "data_mode", ")", ")", "ops", "[", "2", "]", "=", "force_reg", "(", "data_mode", ",", "ops", "[", "2", "]", ")", ";", "rtvec", "vec", "=", "gen_rtvec", "(", "3", ",", "pred", ",", "ops", "[", "1", "]", ",", "ops", "[", "2", "]", ")", ";", "emit_set_insn", "(", "ops", "[", "0", "]", ",", "gen_rtx_UNSPEC", "(", "data_mode", ",", "vec", ",", "UNSPEC_SEL", ")", ")", ";", "}", "</s>" ]	[ "Expand", "an", "SVE", "vcond", "pattern", "with", "operands", "OPS", ".", "DATA_MODE", "is", "the", "mode", "of", "the", "data", "being", "selected", "and", "CMP_MODE", "is", "the", "mode", "of", "the", "values", "being", "compared", "." ]	[ "aarch64", "3", "4", "5", "1", "2", "3", "4", "5", "1", "1", "1", "1", "2", "2", "2", "3", "1", "2", "0" ]	aarch64	aarch64_expand_sve_vcond	aarch64	CPU	GCC	18,136	213	1	[]
[ "<s>", "EVT", "X86TargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "if", "(", "(", "!", "IsMemset", "\|\|", "ZeroMemset", ")", "&&", "!", "F", "->", "hasFnAttribute", "(", "Attribute", "::", "NoImplicitFloat", ")", ")", "{", "if", "(", "Size", ">=", "16", "&&", "(", "!", "Subtarget", ".", "isUnalignedMem16Slow", "(", ")", "\|\|", "(", "(", "DstAlign", "==", "0", "\|\|", "DstAlign", ">=", "16", ")", "&&", "(", "SrcAlign", "==", "0", "\|\|", "SrcAlign", ">=", "16", ")", ")", ")", ")", "{", "if", "(", "Size", ">=", "32", ")", "{", "if", "(", "Subtarget", ".", "hasInt256", "(", ")", ")", "return", "MVT", "::", "v8i32", ";", "if", "(", "Subtarget", ".", "hasFp256", "(", ")", ")", "return", "MVT", "::", "v8f32", ";", "}", "if", "(", "Subtarget", ".", "hasSSE2", "(", ")", ")", "return", "MVT", "::", "v4i32", ";", "if", "(", "Subtarget", ".", "hasSSE1", "(", ")", ")", "return", "MVT", "::", "v4f32", ";", "}", "else", "if", "(", "!", "MemcpyStrSrc", "&&", "Size", ">=", "8", "&&", "!", "Subtarget", ".", "is64Bit", "(", ")", "&&", "Subtarget", ".", "hasSSE2", "(", ")", ")", "{", "return", "MVT", "::", "f64", ";", "}", "}", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", "&&", "Size", ">=", "8", ")", "return", "MVT", "::", "i64", ";", "return", "MVT", "::", "i32", ";", "}", "</s>" ]	[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]	[ "X86", "X86", "16", "0", "16", "0", "16", "32", "MVT::v8i32", "MVT::v8f32", "MVT::v4i32", "MVT::v4f32", "8", "MVT::f64", "8", "MVT::i64", "MVT::i32" ]	X86ISelLowering149	getOptimalMemOpType	X86	CPU	LLVM	18,137	213	1	[]
[ "<s>", "bool", "R600TargetLowering", "::", "canMergeStoresTo", "(", "unsigned", "AS", ",", "EVT", "MemVT", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "(", "AS", "==", "AMDGPUAS", "::", "LOCAL_ADDRESS", "\|\|", "AS", "==", "AMDGPUAS", "::", "PRIVATE_ADDRESS", ")", ")", "{", "return", "(", "MemVT", ".", "getSizeInBits", "(", ")", "<=", "32", ")", ";", "}", "return", "true", ";", "}", "</s>" ]	[ "Returns", "if", "it", "'s", "reasonable", "to", "merge", "stores", "to", "MemVT", "size", "." ]	[ "AMDGPU", "R600", "AMDGPU", "AMDGPU", "32" ]	R600ISelLowering17	canMergeStoresTo	AMDGPU	GPU	LLVM	18,138	51	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"SystemZ Long Branch\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "SystemZ", "\"SystemZ Long Branch\"" ]	SystemZLongBranch	getPassName	SystemZ	CPU	LLVM	18,139	11	1	[]
[ "<s>", "bool", "MSP430InstrInfo", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "DebugLoc", "DL", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "MSP430", "::", "POP16r", ")", ",", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series", "of", "load", "instructions", "via", "loadRegToStackSlot", "(", ")", "." ]	[ "MSP430", "MSP430", "0", "MSP430::POP16r" ]	MSP430InstrInfo13	restoreCalleeSavedRegisters	MSP430	MPU	LLVM	18,140	114	1	[]
[ "<s>", "unsigned", "MipsCodeEmitter", "::", "getJumpOffset16OpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpNo", ")", "const", "{", "llvm_unreachable", "(", "\"Unimplemented function.\"", ")", ";", "return", "0", ";", "}", "</s>" ]	[ "getJumpOffset16OpValue", "-", "Return", "binary", "encoding", "of", "the", "jump", "target", "operand", "." ]	[ "Mips", "Mips", "\"Unimplemented function.\"", "0" ]	MipsCodeEmitter11	getJumpOffset16OpValue	Mips	CPU	LLVM	18,141	24	1	[]
[ "<s>", "static", "bool", "rs6000_aix_precompute_tls_p", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "x", ")", "{", "return", "tls_referenced_p", "(", "x", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_PRECOMPUTE_TLS_P", ".", "On", "the", "AIX", ",", "TLS", "symbols", "are", "in", "the", "TOC", ",", "which", "is", "maintained", "in", "the", "constant", "pool", ".", "AIX", "TOC", "TLS", "symbols", "need", "to", "be", "pre-computed", ",", "but", "must", "be", "considered", "legitimate", "constants", "." ]	[ "rs6000" ]	rs6000	rs6000_aix_precompute_tls_p	rs6000	CPU	GCC	18,142	19	1	[]
[ "<s>", "bool", "hasDelayAlu", "(", ")", "const", "{", "return", "GFX11Insts", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "target", "has", "the", "S_DELAY_ALU", "instruction", "." ]	[ "AMDGPU" ]	GCNSubtarget7	hasDelayAlu	AMDGPU	GPU	LLVM	18,143	10	1	[]
[ "<s>", "static", "void", "loongarch_legitimize_const_move", "(", "machine_mode", "mode", ",", "rtx", "dest", ",", "rtx", "src", ")", "{", "rtx", "base", ",", "offset", ";", "if", "(", "splittable_const_int_operand", "(", "src", ",", "mode", ")", ")", "{", "loongarch_move_integer", "(", "dest", ",", "dest", ",", "INTVAL", "(", "src", ")", ")", ";", "return", ";", "}", "if", "(", "loongarch_tls_symbol_p", "(", "src", ")", ")", "{", "loongarch_emit_move", "(", "dest", ",", "loongarch_legitimize_tls_address", "(", "src", ")", ")", ";", "return", ";", "}", "split_const", "(", "src", ",", "&", "base", ",", "&", "offset", ")", ";", "if", "(", "offset", "!=", "const0_rtx", "&&", "(", "targetm", ".", "cannot_force_const_mem", "(", "mode", ",", "src", ")", "\|\|", "(", "can_create_pseudo_p", "(", ")", ")", ")", ")", "{", "base", "=", "loongarch_force_temporary", "(", "dest", ",", "base", ")", ";", "loongarch_emit_move", "(", "dest", ",", "loongarch_add_offset", "(", "NULL", ",", "base", ",", "INTVAL", "(", "offset", ")", ")", ")", ";", "return", ";", "}", "src", "=", "force_const_mem", "(", "mode", ",", "src", ")", ";", "loongarch_emit_move", "(", "dest", ",", "src", ")", ";", "}", "</s>" ]	[ "Subroutine", "of", "loongarch_legitimize_move", ".", "Move", "constant", "SRC", "into", "register", "DEST", "given", "that", "SRC", "satisfies", "immediate_operand", "but", "does", "n't", "satisfy", "move_operand", "." ]	[ "loongarch" ]	loongarch	loongarch_legitimize_const_move	loongarch	CPU	GCC	18,144	146	1	[]
[ "<s>", "tree", "ix86_veclibabi_svml", "(", "combined_fn", "fn", ",", "tree", "type_out", ",", "tree", "type_in", ")", "{", "char", "name", "[", "20", "]", ";", "tree", "fntype", ",", "new_fndecl", ",", "args", ";", "unsigned", "arity", ";", "const", "char", "*", "bname", ";", "machine_mode", "el_mode", ",", "in_mode", ";", "int", "n", ",", "in_n", ";", "if", "(", "!", "flag_unsafe_math_optimizations", ")", "return", "NULL_TREE", ";", "el_mode", "=", "TYPE_MODE", "(", "TREE_TYPE", "(", "type_out", ")", ")", ";", "n", "=", "TYPE_VECTOR_SUBPARTS", "(", "type_out", ")", ";", "in_mode", "=", "TYPE_MODE", "(", "TREE_TYPE", "(", "type_in", ")", ")", ";", "in_n", "=", "TYPE_VECTOR_SUBPARTS", "(", "type_in", ")", ";", "if", "(", "el_mode", "!=", "in_mode", "\|\|", "n", "!=", "in_n", ")", "return", "NULL_TREE", ";", "switch", "(", "fn", ")", "{", "CASE_CFN_EXP", ":", "CASE_CFN_LOG", ":", "CASE_CFN_LOG10", ":", "CASE_CFN_POW", ":", "CASE_CFN_TANH", ":", "CASE_CFN_TAN", ":", "CASE_CFN_ATAN", ":", "CASE_CFN_ATAN2", ":", "CASE_CFN_ATANH", ":", "CASE_CFN_CBRT", ":", "CASE_CFN_SINH", ":", "CASE_CFN_SIN", ":", "CASE_CFN_ASINH", ":", "CASE_CFN_ASIN", ":", "CASE_CFN_COSH", ":", "CASE_CFN_COS", ":", "CASE_CFN_ACOSH", ":", "CASE_CFN_ACOS", ":", "if", "(", "(", "el_mode", "!=", "DFmode", "\|\|", "n", "!=", "2", ")", "&&", "(", "el_mode", "!=", "SFmode", "\|\|", "n", "!=", "4", ")", ")", "return", "NULL_TREE", ";", "break", ";", "default", ":", "return", "NULL_TREE", ";", "}", "tree", "fndecl", "=", "mathfn_built_in", "(", "el_mode", "==", "DFmode", "?", "double_type_node", ":", "float_type_node", ",", "fn", ")", ";", "bname", "=", "IDENTIFIER_POINTER", "(", "DECL_NAME", "(", "fndecl", ")", ")", ";", "if", "(", "DECL_FUNCTION_CODE", "(", "fndecl", ")", "==", "BUILT_IN_LOGF", ")", "strcpy", "(", "name", ",", "\"vmlsLn4\"", ")", ";", "else", "if", "(", "DECL_FUNCTION_CODE", "(", "fndecl", ")", "==", "BUILT_IN_LOG", ")", "strcpy", "(", "name", ",", "\"vmldLn2\"", ")", ";", "else", "if", "(", "n", "==", "4", ")", "{", "sprintf", "(", "name", ",", "\"vmls%s\"", ",", "bname", "+", "10", ")", ";", "name", "[", "strlen", "(", "name", ")", "-", "1", "]", "=", "'4'", ";", "}", "else", "sprintf", "(", "name", ",", "\"vmld%s2\"", ",", "bname", "+", "10", ")", ";", "name", "[", "4", "]", "&=", "~", "0x20", ";", "arity", "=", "0", ";", "for", "(", "args", "=", "DECL_ARGUMENTS", "(", "fndecl", ")", ";", "args", ";", "args", "=", "TREE_CHAIN", "(", "args", ")", ")", "arity", "++", ";", "if", "(", "arity", "==", "1", ")", "fntype", "=", "build_function_type_list", "(", "type_out", ",", "type_in", ",", "NULL", ")", ";", "else", "fntype", "=", "build_function_type_list", "(", "type_out", ",", "type_in", ",", "type_in", ",", "NULL", ")", ";", "new_fndecl", "=", "build_decl", "(", "BUILTINS_LOCATION", ",", "FUNCTION_DECL", ",", "get_identifier", "(", "name", ")", ",", "fntype", ")", ";", "TREE_PUBLIC", "(", "new_fndecl", ")", "=", "1", ";", "DECL_EXTERNAL", "(", "new_fndecl", ")", "=", "1", ";", "DECL_IS_NOVOPS", "(", "new_fndecl", ")", "=", "1", ";", "TREE_READONLY", "(", "new_fndecl", ")", "=", "1", ";", "return", "new_fndecl", ";", "}", "</s>" ]	[ "Handler", "for", "an", "SVML-style", "interface", "to", "a", "library", "with", "vectorized", "intrinsics", "." ]	[ "i386", "20", "2", "4", "\"vmlsLn4\"", "\"vmldLn2\"", "4", "\"vmls%s\"", "10", "1", "\"vmld%s2\"", "10", "4", "0x20", "0", "1", "1", "1", "1", "1" ]	i386	ix86_veclibabi_svml	i386	CPU	GCC	18,145	388	1	[]
[ "<s>", "SDValue", "ARM64TargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "ISD", "::", "ADD", ":", "case", "ISD", "::", "SUB", ":", "return", "performAddSubLongCombine", "(", "N", ",", "DCI", ",", "DAG", ")", ";", "case", "ISD", "::", "XOR", ":", "return", "performXorCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "MUL", ":", "return", "performMulCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "SINT_TO_FP", ":", "case", "ISD", "::", "UINT_TO_FP", ":", "return", "performIntToFpCombine", "(", "N", ",", "DAG", ")", ";", "case", "ISD", "::", "OR", ":", "return", "performORCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "INTRINSIC_WO_CHAIN", ":", "return", "performIntrinsicCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "ANY_EXTEND", ":", "case", "ISD", "::", "ZERO_EXTEND", ":", "case", "ISD", "::", "SIGN_EXTEND", ":", "return", "performExtendCombine", "(", "N", ",", "DCI", ",", "DAG", ")", ";", "case", "ISD", "::", "BITCAST", ":", "return", "performBitcastCombine", "(", "N", ",", "DCI", ",", "DAG", ")", ";", "case", "ISD", "::", "CONCAT_VECTORS", ":", "return", "performConcatVectorsCombine", "(", "N", ",", "DCI", ",", "DAG", ")", ";", "case", "ISD", "::", "VSELECT", ":", "return", "performVSelectCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "ISD", "::", "STORE", ":", "return", "performSTORECombine", "(", "N", ",", "DCI", ",", "DAG", ",", "Subtarget", ")", ";", "case", "ARM64ISD", "::", "BRCOND", ":", "return", "performBRCONDCombine", "(", "N", ",", "DCI", ",", "DAG", ")", ";", "}", "return", "SDValue", "(", ")", ";", "}", "</s>" ]	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "ARM64", "ARM64", "ISD::ADD", "ISD::SUB", "ISD::XOR", "ISD::MUL", "ISD::SINT_TO_FP", "ISD::UINT_TO_FP", "ISD::OR", "ISD::INTRINSIC_WO_CHAIN", "ISD::ANY_EXTEND", "ISD::ZERO_EXTEND", "ISD::SIGN_EXTEND", "ISD::BITCAST", "ISD::CONCAT_VECTORS", "ISD::VSELECT", "ISD::STORE", "ARM64ISD::BRCOND" ]	ARM64ISelLowering	PerformDAGCombine	ARM64	CPU	LLVM	18,146	247	1	[]
[ "<s>", "bool", "Z80PassConfig", "::", "addGlobalInstructionSelect", "(", ")", "{", "return", "true", ";", "}", "</s>" ]	[ "This", "method", "should", "install", "a", "(", "global", ")", "instruction", "selector", "pass", ",", "which", "converts", "possibly", "generic", "instructions", "to", "fully", "target-specific", "instructions", ",", "thereby", "constraining", "all", "generic", "virtual", "registers", "to", "register", "classes", "." ]	[ "Z80", "Z80" ]	Z80TargetMachine (3)	addGlobalInstructionSelect	Z80	MPU	LLVM	18,147	11	1	[]
[ "<s>", "unsigned", "PPCAsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "AsmOp", ",", "unsigned", "Kind", ")", "{", "int64_t", "ImmVal", ";", "switch", "(", "Kind", ")", "{", "case", "MCK_0", ":", "ImmVal", "=", "0", ";", "break", ";", "case", "MCK_1", ":", "ImmVal", "=", "1", ";", "break", ";", "case", "MCK_2", ":", "ImmVal", "=", "2", ";", "break", ";", "case", "MCK_3", ":", "ImmVal", "=", "3", ";", "break", ";", "case", "MCK_4", ":", "ImmVal", "=", "4", ";", "break", ";", "case", "MCK_5", ":", "ImmVal", "=", "5", ";", "break", ";", "case", "MCK_6", ":", "ImmVal", "=", "6", ";", "break", ";", "case", "MCK_7", ":", "ImmVal", "=", "7", ";", "break", ";", "default", ":", "return", "Match_InvalidOperand", ";", "}", "PPCOperand", "&", "Op", "=", "static_cast", "<", "PPCOperand", "&", ">", "(", "AsmOp", ")", ";", "if", "(", "Op", ".", "isImm", "(", ")", "&&", "Op", ".", "getImm", "(", ")", "==", "ImmVal", ")", "return", "Match_Success", ";", "return", "Match_InvalidOperand", ";", "}", "</s>" ]	[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]	[ "PowerPC", "PPC", "0", "1", "2", "3", "4", "5", "6", "7", "PPC", "PPC" ]	PPCAsmParser (2)1	validateTargetOperandClass	PowerPC	CPU	LLVM	18,148	135	1	[]
[ "<s>", "static", "void", "nvptx_print_operand_address", "(", "FILE", "*", "file", ",", "rtx", "addr", ")", "{", "nvptx_print_address_operand", "(", "file", ",", "addr", ",", "VOIDmode", ")", ";", "}", "</s>" ]	[ "Write", "assembly", "language", "output", "for", "the", "address", "ADDR", "to", "FILE", "." ]	[ "nvptx" ]	nvptx2	nvptx_print_operand_address	nvptx	GPU	GCC	18,149	22	1	[]
[ "<s>", "static", "bool", "arm_needs_doubleword_align", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "return", "(", "GET_MODE_ALIGNMENT", "(", "mode", ")", ">", "PARM_BOUNDARY", "\|\|", "(", "type", "&&", "TYPE_ALIGN", "(", "type", ")", ">", "PARM_BOUNDARY", ")", ")", ";", "}", "</s>" ]	[ "Return", "1", "if", "double", "word", "alignment", "is", "required", "for", "argument", "passing", ".", "Return", "-1", "if", "double", "word", "alignment", "used", "to", "be", "required", "for", "argument", "passing", "before", "PR77728", "ABI", "fix", ",", "but", "is", "not", "required", "anymore", ".", "Return", "0", "if", "double", "word", "alignment", "is", "not", "required", "and", "was", "n't", "requried", "before", "either", "." ]	[ "arm" ]	arm4	arm_needs_doubleword_align	arm	CPU	GCC	18,150	33	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "AMDGPUSubtarget", "::", "getWavesPerEU", "(", "const", "Function", "&", "F", ")", "const", "{", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "Default", "(", "1", ",", "getMaxWavesPerEU", "(", ")", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "FlatWorkGroupSizes", "=", "getFlatWorkGroupSizes", "(", "F", ")", ";", "unsigned", "MinImpliedByFlatWorkGroupSize", "=", "getWavesPerEUForWorkGroup", "(", "FlatWorkGroupSizes", ".", "second", ")", ";", "Default", ".", "first", "=", "MinImpliedByFlatWorkGroupSize", ";", "bool", "RequestedFlatWorkGroupSize", "=", "F", ".", "hasFnAttribute", "(", "\"amdgpu-flat-work-group-size\"", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "Requested", "=", "AMDGPU", "::", "getIntegerPairAttribute", "(", "F", ",", "\"amdgpu-waves-per-eu\"", ",", "Default", ",", "true", ")", ";", "if", "(", "Requested", ".", "second", "&&", "Requested", ".", "first", ">", "Requested", ".", "second", ")", "return", "Default", ";", "if", "(", "Requested", ".", "first", "<", "getMinWavesPerEU", "(", ")", "\|\|", "Requested", ".", "second", ">", "getMaxWavesPerEU", "(", ")", ")", "return", "Default", ";", "if", "(", "RequestedFlatWorkGroupSize", "&&", "Requested", ".", "first", "<", "MinImpliedByFlatWorkGroupSize", ")", "return", "Default", ";", "return", "Requested", ";", "}", "</s>" ]	[ "Overload", "which", "uses", "the", "specified", "values", "for", "the", "flat", "work", "group", "sizes", ",", "rather", "than", "querying", "the", "function", "itself", "." ]	[ "AMDGPU", "AMDGPU", "1", "\"amdgpu-flat-work-group-size\"", "AMDGPU::getIntegerPairAttribute", "\"amdgpu-waves-per-eu\"" ]	AMDGPUSubtarget104	getWavesPerEU	AMDGPU	GPU	LLVM	18,151	155	1	[]
[ "<s>", "void", "a29k_compute_reg_names", "(", ")", "{", "int", "i", ";", "compute_regstack_size", "(", ")", ";", "for", "(", "i", "=", "0", ";", "i", "<", "FIRST_PSEUDO_REGISTER", ";", "i", "++", ")", "a29k_debug_reg_map", "[", "i", "]", "=", "i", ";", "reg_names", "[", "FRAME_POINTER_REGNUM", "]", "=", "reg_names", "[", "R_LR", "(", "a29k_regstack_size", "-", "1", ")", "]", ";", "a29k_debug_reg_map", "[", "FRAME_POINTER_REGNUM", "]", "=", "R_LR", "(", "a29k_regstack_size", "-", "1", ")", ";", "for", "(", "i", "=", "0", ";", "i", "<", "16", ";", "i", "++", ")", "{", "reg_names", "[", "R_AR", "(", "i", ")", "]", "=", "reg_names", "[", "R_LR", "(", "a29k_regstack_size", "+", "i", "+", "2", ")", "]", ";", "a29k_debug_reg_map", "[", "R_AR", "(", "i", ")", "]", "=", "R_LR", "(", "a29k_regstack_size", "+", "i", "+", "2", ")", ";", "}", "if", "(", "TARGET_KERNEL_REGISTERS", ")", "for", "(", "i", "=", "0", ";", "i", "<", "32", ";", "i", "++", ")", "{", "int", "tem", "=", "a29k_debug_reg_map", "[", "i", "]", ";", "a29k_debug_reg_map", "[", "i", "]", "=", "a29k_debug_reg_map", "[", "R_KR", "(", "i", ")", "]", ";", "a29k_debug_reg_map", "[", "R_KR", "(", "i", ")", "]", "=", "tem", ";", "}", "}", "</s>" ]	[ "Sets", "register", "names", "for", "incoming", "arguments", "and", "frame", "pointer", ".", "This", "ca", "n't", "be", "computed", "until", "after", "register", "allocation", "." ]	[ "a29k", "0", "1", "1", "0", "16", "2", "2", "0", "32" ]	a29k	a29k_compute_reg_names	a29k	MPU	GCC	18,152	162	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "LiveIntervals", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineBlockFrequencyInfo", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "SlotIndexes", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "LiveIntervals", ">", "(", ")", ";", "AU", ".", "addPreservedID", "(", "LiveVariablesID", ")", ";", "AU", ".", "addPreservedID", "(", "MachineDominatorsID", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "WebAssembly" ]	WebAssemblyOptimizeLiveIntervals	getAnalysisUsage	WebAssembly	Virtual ISA	LLVM	18,153	74	1	[]
[ "<s>", "void", "SparcInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "RC", "==", "SP", "::", "IntRegsRegisterClass", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "SP", "::", "LDri", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "0", ")", ";", "else", "if", "(", "RC", "==", "SP", "::", "FPRegsRegisterClass", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "SP", "::", "LDFri", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "0", ")", ";", "else", "if", "(", "RC", "==", "SP", "::", "DFPRegsRegisterClass", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "SP", "::", "LDDFri", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "0", ")", ";", "else", "llvm_unreachable", "(", "\"Can't load this register from stack slot\"", ")", ";", "}", "</s>" ]	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "Sparc", "Sparc", "SP::IntRegsRegisterClass", "SP::LDri", "0", "SP::FPRegsRegisterClass", "SP::LDFri", "0", "SP::DFPRegsRegisterClass", "SP::LDDFri", "0", "\"Can't load this register from stack slot\"" ]	SparcInstrInfo7	loadRegFromStackSlot	Sparc	CPU	LLVM	18,154	165	1	[]
[ "<s>", "static", "rtx", "nvptx_expand_builtin", "(", "tree", "exp", ",", "rtx", "target", ",", "rtx", "ARG_UNUSED", "(", "subtarget", ")", ",", "machine_mode", "mode", ",", "int", "ignore", ")", "{", "tree", "fndecl", "=", "TREE_OPERAND", "(", "CALL_EXPR_FN", "(", "exp", ")", ",", "0", ")", ";", "switch", "(", "DECL_MD_FUNCTION_CODE", "(", "fndecl", ")", ")", "{", "case", "NVPTX_BUILTIN_SHUFFLE", ":", "case", "NVPTX_BUILTIN_SHUFFLELL", ":", "return", "nvptx_expand_shuffle", "(", "exp", ",", "target", ",", "mode", ",", "ignore", ")", ";", "case", "NVPTX_BUILTIN_WORKER_ADDR", ":", "return", "nvptx_expand_shared_addr", "(", "exp", ",", "target", ",", "mode", ",", "ignore", ",", "false", ")", ";", "case", "NVPTX_BUILTIN_VECTOR_ADDR", ":", "return", "nvptx_expand_shared_addr", "(", "exp", ",", "target", ",", "mode", ",", "ignore", ",", "true", ")", ";", "case", "NVPTX_BUILTIN_CMP_SWAP", ":", "case", "NVPTX_BUILTIN_CMP_SWAPLL", ":", "return", "nvptx_expand_cmp_swap", "(", "exp", ",", "target", ",", "mode", ",", "ignore", ")", ";", "case", "NVPTX_BUILTIN_MEMBAR_GL", ":", "emit_insn", "(", "gen_nvptx_membar_gl", "(", ")", ")", ";", "return", "NULL_RTX", ";", "case", "NVPTX_BUILTIN_MEMBAR_CTA", ":", "emit_insn", "(", "gen_nvptx_membar_cta", "(", ")", ")", ";", "return", "NULL_RTX", ";", "case", "NVPTX_BUILTIN_BAR_RED_AND", ":", "case", "NVPTX_BUILTIN_BAR_RED_OR", ":", "case", "NVPTX_BUILTIN_BAR_RED_POPC", ":", "return", "nvptx_expand_bar_red", "(", "exp", ",", "target", ",", "mode", ",", "ignore", ")", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "</s>" ]	[ "Expand", "an", "expression", "EXP", "that", "calls", "a", "built-in", "function", ",", "with", "result", "going", "to", "TARGET", "if", "that", "'s", "convenient", "(", "and", "in", "mode", "MODE", "if", "that", "'s", "convenient", ")", ".", "SUBTARGET", "may", "be", "used", "as", "the", "target", "for", "computing", "one", "of", "EXP", "'s", "operands", ".", "IGNORE", "is", "nonzero", "if", "the", "value", "is", "to", "be", "ignored", "." ]	[ "nvptx", "0" ]	nvptx1	nvptx_expand_builtin	nvptx	GPU	GCC	18,155	169	1	[]
[ "<s>", "void", "mips_split_move_insn", "(", "rtx", "dest", ",", "rtx", "src", ",", "rtx", "insn", ")", "{", "mips_split_move", "(", "dest", ",", "src", ",", "mips_insn_split_type", "(", "insn", ")", ")", ";", "}", "</s>" ]	[ "Split", "a", "move", "from", "SRC", "to", "DEST", "in", "INSN", ",", "given", "that", "mips_split_move_insn_p", "holds", "." ]	[ "mips" ]	mips4	mips_split_move_insn	mips	CPU	GCC	18,156	26	1	[]
[ "<s>", "static", "tree", "mips_std_gimplify_va_arg_expr", "(", "tree", "valist", ",", "tree", "type", ",", "gimple_seq", "", "pre_p", ",", "gimple_seq", "", "post_p", ")", "{", "tree", "addr", ",", "t", ",", "type_size", ",", "rounded_size", ",", "valist_tmp", ";", "unsigned", "HOST_WIDE_INT", "align", ",", "boundary", ";", "bool", "indirect", ";", "indirect", "=", "pass_by_reference", "(", "NULL", ",", "TYPE_MODE", "(", "type", ")", ",", "type", ",", "false", ")", ";", "if", "(", "indirect", ")", "type", "=", "build_pointer_type", "(", "type", ")", ";", "align", "=", "PARM_BOUNDARY", "/", "BITS_PER_UNIT", ";", "boundary", "=", "targetm", ".", "calls", ".", "function_arg_boundary", "(", "TYPE_MODE", "(", "type", ")", ",", "type", ")", ";", "if", "(", "boundary", ">", "MAX_SUPPORTED_STACK_ALIGNMENT", ")", "boundary", "=", "MAX_SUPPORTED_STACK_ALIGNMENT", ";", "boundary", "/=", "BITS_PER_UNIT", ";", "valist_tmp", "=", "get_initialized_tmp_var", "(", "valist", ",", "pre_p", ",", "NULL", ")", ";", "if", "(", "boundary", ">", "align", ")", "{", "t", "=", "build2", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "valist", ")", ",", "valist_tmp", ",", "fold_build_pointer_plus_hwi", "(", "valist_tmp", ",", "boundary", "-", "1", ")", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";", "t", "=", "build2", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "valist", ")", ",", "valist_tmp", ",", "fold_build2", "(", "BIT_AND_EXPR", ",", "TREE_TYPE", "(", "valist", ")", ",", "valist_tmp", ",", "build_int_cst", "(", "TREE_TYPE", "(", "valist", ")", ",", "-", "boundary", ")", ")", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";", "}", "else", "boundary", "=", "align", ";", "boundary", "*=", "BITS_PER_UNIT", ";", "if", "(", "boundary", "<", "TYPE_ALIGN", "(", "type", ")", ")", "{", "type", "=", "build_variant_type_copy", "(", "type", ")", ";", "TYPE_ALIGN", "(", "type", ")", "=", "boundary", ";", "}", "type_size", "=", "size_in_bytes", "(", "type", ")", ";", "rounded_size", "=", "round_up", "(", "type_size", ",", "align", ")", ";", "gimplify_expr", "(", "&", "rounded_size", ",", "pre_p", ",", "post_p", ",", "is_gimple_val", ",", "fb_rvalue", ")", ";", "addr", "=", "valist_tmp", ";", "if", "(", "PAD_VARARGS_DOWN", "&&", "!", "integer_zerop", "(", "rounded_size", ")", ")", "{", "t", "=", "fold_build2_loc", "(", "input_location", ",", "GT_EXPR", ",", "sizetype", ",", "rounded_size", ",", "size_int", "(", "align", ")", ")", ";", "t", "=", "fold_build3", "(", "COND_EXPR", ",", "sizetype", ",", "t", ",", "size_zero_node", ",", "size_binop", "(", "MINUS_EXPR", ",", "rounded_size", ",", "type_size", ")", ")", ";", "addr", "=", "fold_build_pointer_plus", "(", "addr", ",", "t", ")", ";", "}", "t", "=", "fold_build_pointer_plus", "(", "valist_tmp", ",", "rounded_size", ")", ";", "t", "=", "build2", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "valist", ")", ",", "valist", ",", "t", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";", "addr", "=", "fold_convert", "(", "build_pointer_type", "(", "type", ")", ",", "addr", ")", ";", "if", "(", "indirect", ")", "addr", "=", "build_va_arg_indirect_ref", "(", "addr", ")", ";", "return", "build_va_arg_indirect_ref", "(", "addr", ")", ";", "}", "</s>" ]	[ "Like", "std_gimplify_va_arg_expr", ",", "but", "apply", "alignment", "to", "zero-sized", "types", "as", "well", "." ]	[ "mips", "1" ]	mips4	mips_std_gimplify_va_arg_expr	mips	CPU	GCC	18,157	386	1	[]
[ "<s>", "EVT", "X86TargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "if", "(", "!", "F", "->", "hasFnAttribute", "(", "Attribute", "::", "NoImplicitFloat", ")", ")", "{", "if", "(", "Size", ">=", "16", "&&", "(", "!", "Subtarget", ".", "isUnalignedMem16Slow", "(", ")", "\|\|", "(", "(", "DstAlign", "==", "0", "\|\|", "DstAlign", ">=", "16", ")", "&&", "(", "SrcAlign", "==", "0", "\|\|", "SrcAlign", ">=", "16", ")", ")", ")", ")", "{", "if", "(", "Size", ">=", "32", "&&", "Subtarget", ".", "hasAVX", "(", ")", ")", "{", "return", "MVT", "::", "v32i8", ";", "}", "if", "(", "Subtarget", ".", "hasSSE2", "(", ")", ")", "return", "MVT", "::", "v16i8", ";", "if", "(", "Subtarget", ".", "hasSSE1", "(", ")", ")", "return", "MVT", "::", "v4f32", ";", "}", "else", "if", "(", "(", "!", "IsMemset", "\|\|", "ZeroMemset", ")", "&&", "!", "MemcpyStrSrc", "&&", "Size", ">=", "8", "&&", "!", "Subtarget", ".", "is64Bit", "(", ")", "&&", "Subtarget", ".", "hasSSE2", "(", ")", ")", "{", "return", "MVT", "::", "f64", ";", "}", "}", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", "&&", "Size", ">=", "8", ")", "return", "MVT", "::", "i64", ";", "return", "MVT", "::", "i32", ";", "}", "</s>" ]	[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]	[ "X86", "X86", "16", "0", "16", "0", "16", "32", "MVT::v32i8", "MVT::v16i8", "MVT::v4f32", "8", "MVT::f64", "8", "MVT::i64", "MVT::i32" ]	X86ISelLowering (3)	getOptimalMemOpType	X86	CPU	LLVM	18,158	198	1	[]
[ "<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "{", "return", "&", "DL", ";", "}", "</s>" ]	[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]	[ "Patmos" ]	PatmosTargetMachine1	getDataLayout	Patmos	VLIW	LLVM	18,159	13	1	[]
[ "<s>", "void", "MipsInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "", "RC", ")", "const", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "RC", "==", "Mips", "::", "CPURegsRegisterClass", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Mips", "::", "LW", ")", ",", "DestReg", ")", ".", "addImm", "(", "0", ")", ".", "addFrameIndex", "(", "FI", ")", ";", "else", "if", "(", "RC", "==", "Mips", "::", "FGR32RegisterClass", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Mips", "::", "LWC1", ")", ",", "DestReg", ")", ".", "addImm", "(", "0", ")", ".", "addFrameIndex", "(", "FI", ")", ";", "else", "if", "(", "RC", "==", "Mips", "::", "AFGR64RegisterClass", ")", "{", "if", "(", "!", "TM", ".", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", ".", "isMips1", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Mips", "::", "LDC1", ")", ",", "DestReg", ")", ".", "addImm", "(", "0", ")", ".", "addFrameIndex", "(", "FI", ")", ";", "}", "else", "{", "const", "TargetRegisterInfo", "", "TRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "unsigned", "*", "SubSet", "=", "TRI", "->", "getSubRegisters", "(", "DestReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Mips", "::", "LWC1", ")", ",", "SubSet", "[", "0", "]", ")", ".", "addImm", "(", "0", ")", ".", "addFrameIndex", "(", "FI", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Mips", "::", "LWC1", ")", ",", "SubSet", "[", "1", "]", ")", ".", "addImm", "(", "4", ")", ".", "addFrameIndex", "(", "FI", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "\"Register class not handled!\"", ")", ";", "}", "</s>" ]	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "Mips", "Mips", "Mips::CPURegsRegisterClass", "Mips::LW", "0", "Mips::FGR32RegisterClass", "Mips::LWC1", "0", "Mips::AFGR64RegisterClass", "Mips", "Mips", "Mips::LDC1", "0", "Mips::LWC1", "0", "0", "Mips::LWC1", "1", "4", "\"Register class not handled!\"" ]	MipsInstrInfo8	loadRegFromStackSlot	Mips	CPU	LLVM	18,160	281	1	[]
[ "<s>", "static", "int", "c_prefix", "(", "const", "char", "", "str", ")", "{", "static", "const", "char", "", "const", "prefixes", "[", "]", "=", "{", "\"attiny\"", ",", "\"atmega\"", ",", "\"atxmega\"", ",", "\"ata\"", ",", "\"at90\"", ",", "\"avr\"", "}", ";", "int", "i", ",", "n", "=", "(", "int", ")", "(", "ARRAY_SIZE", "(", "prefixes", ")", ")", ";", "for", "(", "i", "=", "0", ";", "i", "<", "n", ";", "i", "++", ")", "if", "(", "str_prefix_p", "(", "str", ",", "prefixes", "[", "i", "]", ")", ")", "return", "i", ";", "return", "n", ";", "}", "</s>" ]	[ "Used", "by", "string", "comparator", "to", "group", "MCUs", "by", "their", "name", "prefix", "like", "``", "attiny", "''", "or", "``", "atmega", "''", "." ]	[ "avr", "\"attiny\"", "\"atmega\"", "\"atxmega\"", "\"ata\"", "\"at90\"", "\"avr\"", "0" ]	gen-avr-mmcu-texi1	c_prefix	avr	MPU	GCC	18,161	80	1	[]
[ "<s>", "static", "void", "mips_setup_incoming_varargs", "(", "cumulative_args_t", "cum", ",", "machine_mode", "mode", ",", "tree", "type", ",", "int", "", "pretend_size", "ATTRIBUTE_UNUSED", ",", "int", "no_rtl", ")", "{", "CUMULATIVE_ARGS", "local_cum", ";", "int", "gp_saved", ",", "fp_saved", ";", "local_cum", "=", "", "get_cumulative_args", "(", "cum", ")", ";", "mips_function_arg_advance", "(", "pack_cumulative_args", "(", "&", "local_cum", ")", ",", "mode", ",", "type", ",", "true", ")", ";", "gp_saved", "=", "MAX_ARGS_IN_REGISTERS", "-", "local_cum", ".", "num_gprs", ";", "fp_saved", "=", "(", "EABI_FLOAT_VARARGS_P", "?", "MAX_ARGS_IN_REGISTERS", "-", "local_cum", ".", "num_fprs", ":", "0", ")", ";", "if", "(", "!", "no_rtl", ")", "{", "if", "(", "gp_saved", ">", "0", ")", "{", "rtx", "ptr", ",", "mem", ";", "ptr", "=", "plus_constant", "(", "Pmode", ",", "virtual_incoming_args_rtx", ",", "REG_PARM_STACK_SPACE", "(", "cfun", "->", "decl", ")", "-", "gp_saved", "", "UNITS_PER_WORD", ")", ";", "mem", "=", "gen_frame_mem", "(", "BLKmode", ",", "ptr", ")", ";", "set_mem_alias_set", "(", "mem", ",", "get_varargs_alias_set", "(", ")", ")", ";", "move_block_from_reg", "(", "local_cum", ".", "num_gprs", "+", "GP_ARG_FIRST", ",", "mem", ",", "gp_saved", ")", ";", "}", "if", "(", "fp_saved", ">", "0", ")", "{", "machine_mode", "mode", ";", "int", "off", ",", "i", ";", "off", "=", "(", "-", "gp_saved", "", "UNITS_PER_WORD", ")", "&", "-", "UNITS_PER_FPVALUE", ";", "off", "-=", "fp_saved", "", "UNITS_PER_FPREG", ";", "mode", "=", "TARGET_SINGLE_FLOAT", "?", "SFmode", ":", "DFmode", ";", "for", "(", "i", "=", "local_cum", ".", "num_fprs", ";", "i", "<", "MAX_ARGS_IN_REGISTERS", ";", "i", "+=", "MAX_FPRS_PER_FMT", ")", "{", "rtx", "ptr", ",", "mem", ";", "ptr", "=", "plus_constant", "(", "Pmode", ",", "virtual_incoming_args_rtx", ",", "off", ")", ";", "mem", "=", "gen_frame_mem", "(", "mode", ",", "ptr", ")", ";", "set_mem_alias_set", "(", "mem", ",", "get_varargs_alias_set", "(", ")", ")", ";", "mips_emit_move", "(", "mem", ",", "gen_rtx_REG", "(", "mode", ",", "FP_ARG_FIRST", "+", "i", ")", ")", ";", "off", "+=", "UNITS_PER_HWFPVALUE", ";", "}", "}", "}", "if", "(", "REG_PARM_STACK_SPACE", "(", "cfun", "->", "decl", ")", "==", "0", ")", "cfun", "->", "machine", "->", "varargs_size", "=", "(", "gp_saved", "", "UNITS_PER_WORD", "+", "fp_saved", "*", "UNITS_PER_FPREG", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_SETUP_INCOMING_VARARGS", "." ]	[ "mips", "0", "0", "0", "0" ]	mips4	mips_setup_incoming_varargs	mips	CPU	GCC	18,162	286	1	[]
[ "<s>", "static", "void", "rs6000_va_start", "(", "tree", "valist", ",", "rtx", "nextarg", ")", "{", "HOST_WIDE_INT", "words", ",", "n_gpr", ",", "n_fpr", ";", "tree", "f_gpr", ",", "f_fpr", ",", "f_res", ",", "f_ovf", ",", "f_sav", ";", "tree", "gpr", ",", "fpr", ",", "ovf", ",", "sav", ",", "t", ";", "if", "(", "DEFAULT_ABI", "!=", "ABI_V4", ")", "{", "std_expand_builtin_va_start", "(", "valist", ",", "nextarg", ")", ";", "return", ";", "}", "f_gpr", "=", "TYPE_FIELDS", "(", "TREE_TYPE", "(", "va_list_type_node", ")", ")", ";", "f_fpr", "=", "DECL_CHAIN", "(", "f_gpr", ")", ";", "f_res", "=", "DECL_CHAIN", "(", "f_fpr", ")", ";", "f_ovf", "=", "DECL_CHAIN", "(", "f_res", ")", ";", "f_sav", "=", "DECL_CHAIN", "(", "f_ovf", ")", ";", "valist", "=", "build_simple_mem_ref", "(", "valist", ")", ";", "gpr", "=", "build3", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_gpr", ")", ",", "valist", ",", "f_gpr", ",", "NULL_TREE", ")", ";", "fpr", "=", "build3", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_fpr", ")", ",", "unshare_expr", "(", "valist", ")", ",", "f_fpr", ",", "NULL_TREE", ")", ";", "ovf", "=", "build3", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_ovf", ")", ",", "unshare_expr", "(", "valist", ")", ",", "f_ovf", ",", "NULL_TREE", ")", ";", "sav", "=", "build3", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_sav", ")", ",", "unshare_expr", "(", "valist", ")", ",", "f_sav", ",", "NULL_TREE", ")", ";", "words", "=", "crtl", "->", "args", ".", "info", ".", "words", ";", "n_gpr", "=", "MIN", "(", "crtl", "->", "args", ".", "info", ".", "sysv_gregno", "-", "GP_ARG_MIN_REG", ",", "GP_ARG_NUM_REG", ")", ";", "n_fpr", "=", "MIN", "(", "crtl", "->", "args", ".", "info", ".", "fregno", "-", "FP_ARG_MIN_REG", ",", "FP_ARG_NUM_REG", ")", ";", "if", "(", "TARGET_DEBUG_ARG", ")", "fprintf", "(", "stderr", ",", "\"va_start: words = \"", "HOST_WIDE_INT_PRINT_DEC", "\", n_gpr = \"", "HOST_WIDE_INT_PRINT_DEC", "\", n_fpr = \"", "HOST_WIDE_INT_PRINT_DEC", "\"\\n\"", ",", "words", ",", "n_gpr", ",", "n_fpr", ")", ";", "if", "(", "cfun", "->", "va_list_gpr_size", ")", "{", "t", "=", "build2", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "gpr", ")", ",", "gpr", ",", "build_int_cst", "(", "NULL_TREE", ",", "n_gpr", ")", ")", ";", "TREE_SIDE_EFFECTS", "(", "t", ")", "=", "1", ";", "expand_expr", "(", "t", ",", "const0_rtx", ",", "VOIDmode", ",", "EXPAND_NORMAL", ")", ";", "}", "if", "(", "cfun", "->", "va_list_fpr_size", ")", "{", "t", "=", "build2", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "fpr", ")", ",", "fpr", ",", "build_int_cst", "(", "NULL_TREE", ",", "n_fpr", ")", ")", ";", "TREE_SIDE_EFFECTS", "(", "t", ")", "=", "1", ";", "expand_expr", "(", "t", ",", "const0_rtx", ",", "VOIDmode", ",", "EXPAND_NORMAL", ")", ";", "if", "(", "call_ABI_of_interest", "(", "cfun", "->", "decl", ")", ")", "rs6000_passes_float", "=", "true", ";", "}", "t", "=", "make_tree", "(", "TREE_TYPE", "(", "ovf", ")", ",", "virtual_incoming_args_rtx", ")", ";", "if", "(", "words", "!=", "0", ")", "t", "=", "fold_build_pointer_plus_hwi", "(", "t", ",", "words", "*", "MIN_UNITS_PER_WORD", ")", ";", "t", "=", "build2", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "ovf", ")", ",", "ovf", ",", "t", ")", ";", "TREE_SIDE_EFFECTS", "(", "t", ")", "=", "1", ";", "expand_expr", "(", "t", ",", "const0_rtx", ",", "VOIDmode", ",", "EXPAND_NORMAL", ")", ";", "if", "(", "!", "cfun", "->", "va_list_gpr_size", "&&", "!", "cfun", "->", "va_list_fpr_size", "&&", "n_gpr", "<", "GP_ARG_NUM_REG", "&&", "n_fpr", "<", "FP_ARG_V4_MAX_REG", ")", "return", ";", "t", "=", "make_tree", "(", "TREE_TYPE", "(", "sav", ")", ",", "virtual_stack_vars_rtx", ")", ";", "if", "(", "cfun", "->", "machine", "->", "varargs_save_offset", ")", "t", "=", "fold_build_pointer_plus_hwi", "(", "t", ",", "cfun", "->", "machine", "->", "varargs_save_offset", ")", ";", "t", "=", "build2", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "sav", ")", ",", "sav", ",", "t", ")", ";", "TREE_SIDE_EFFECTS", "(", "t", ")", "=", "1", ";", "expand_expr", "(", "t", ",", "const0_rtx", ",", "VOIDmode", ",", "EXPAND_NORMAL", ")", ";", "}", "</s>" ]	[ "Implement", "va_start", "." ]	[ "rs6000", "\"va_start: words = \"", "\", n_gpr = \"", "\", n_fpr = \"", "\"\\n\"", "1", "1", "0", "1", "1" ]	rs60004	rs6000_va_start	rs6000	CPU	GCC	18,163	510	1	[]
[ "<s>", "static", "bool", "arm_evpc_neon_vzip", "(", "struct", "expand_vec_perm_d", "", "d", ")", "{", "unsigned", "int", "i", ",", "high", ",", "mask", ",", "nelt", "=", "d", "->", "perm", ".", "length", "(", ")", ";", "rtx", "out0", ",", "out1", ",", "in0", ",", "in1", ";", "int", "first_elem", ";", "bool", "is_swapped", ";", "if", "(", "GET_MODE_UNIT_SIZE", "(", "d", "->", "vmode", ")", ">=", "8", ")", "return", "false", ";", "is_swapped", "=", "BYTES_BIG_ENDIAN", ";", "first_elem", "=", "d", "->", "perm", "[", "neon_endian_lane_map", "(", "d", "->", "vmode", ",", "0", ")", "^", "is_swapped", "]", ";", "high", "=", "nelt", "/", "2", ";", "if", "(", "first_elem", "==", "neon_endian_lane_map", "(", "d", "->", "vmode", ",", "high", ")", ")", ";", "else", "if", "(", "first_elem", "==", "neon_endian_lane_map", "(", "d", "->", "vmode", ",", "0", ")", ")", "high", "=", "0", ";", "else", "return", "false", ";", "mask", "=", "(", "d", "->", "one_vector_p", "?", "nelt", "-", "1", ":", "2", "", "nelt", "-", "1", ")", ";", "for", "(", "i", "=", "0", ";", "i", "<", "nelt", "/", "2", ";", "i", "++", ")", "{", "unsigned", "elt", "=", "neon_pair_endian_lane_map", "(", "d", "->", "vmode", ",", "i", "+", "high", ")", "&", "mask", ";", "if", "(", "d", "->", "perm", "[", "neon_pair_endian_lane_map", "(", "d", "->", "vmode", ",", "2", "", "i", "+", "is_swapped", ")", "]", "!=", "elt", ")", "return", "false", ";", "elt", "=", "neon_pair_endian_lane_map", "(", "d", "->", "vmode", ",", "i", "+", "nelt", "+", "high", ")", "&", "mask", ";", "if", "(", "d", "->", "perm", "[", "neon_pair_endian_lane_map", "(", "d", "->", "vmode", ",", "2", "", "i", "+", "!", "is_swapped", ")", "]", "!=", "elt", ")", "return", "false", ";", "}", "if", "(", "d", "->", "testing_p", ")", "return", "true", ";", "in0", "=", "d", "->", "op0", ";", "in1", "=", "d", "->", "op1", ";", "if", "(", "is_swapped", ")", "std", "::", "swap", "(", "in0", ",", "in1", ")", ";", "out0", "=", "d", "->", "target", ";", "out1", "=", "gen_reg_rtx", "(", "d", "->", "vmode", ")", ";", "if", "(", "high", ")", "std", "::", "swap", "(", "out0", ",", "out1", ")", ";", "emit_insn", "(", "gen_neon_vzip_internal", "(", "d", "->", "vmode", ",", "out0", ",", "in0", ",", "in1", ",", "out1", ")", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "Recognize", "patterns", "for", "the", "VZIP", "insns", "." ]	[ "arm", "8", "0", "2", "0", "0", "1", "2", "1", "0", "2", "2", "2" ]	arm	arm_evpc_neon_vzip	arm	CPU	GCC	18,164	324	1	[]
[ "<s>", "bool", "Mips16FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", "", "TRI", ")", "const", "{", "MachineFunction", "", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "EntryBlock", "=", "MF", "->", "begin", "(", ")", ";", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "bool", "IsRAAndRetAddrIsTaken", "=", "(", "Reg", "==", "Mips", "::", "RA", ")", "&&", "MF", "->", "getFrameInfo", "(", ")", "->", "isReturnAddressTaken", "(", ")", ";", "if", "(", "!", "IsRAAndRetAddrIsTaken", ")", "EntryBlock", "->", "addLiveIn", "(", "Reg", ")", ";", "}", "return", "true", ";", "}", "</s>" ]	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series", "of", "store", "instructions", "via", "storeRegToStackSlot", "(", ")", "." ]	[ "Mips", "Mips", "0", "Mips::RA" ]	Mips16FrameLowering	spillCalleeSavedRegisters	Mips	CPU	LLVM	18,165	124	1	[]
[ "<s>", "static", "inline", "bool", "quad_address_offset_p", "(", "HOST_WIDE_INT", "offset", ")", "{", "return", "(", "IN_RANGE", "(", "offset", ",", "-", "32768", ",", "32767", ")", "&&", "(", "(", "offset", ")", "&", "0xf", ")", "==", "0", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "OFFSET", "is", "valid", "for", "the", "quad", "address", "instructions", "that", "use", "d-form", "(", "register", "+", "offset", ")", "addressing", "." ]	[ "powerpcspe", "32768", "32767", "0xf", "0" ]	powerpcspe	quad_address_offset_p	powerpcspe	CPU	GCC	18,166	33	1	[]
[ "<s>", "void", "MipsAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ",", "MCContext", "&", "Ctx", ")", "const", "{", "MCFixupKind", "Kind", "=", "Fixup", ".", "getKind", "(", ")", ";", "Value", "=", "adjustFixupValue", "(", "Fixup", ",", "Value", ",", "Ctx", ")", ";", "if", "(", "!", "Value", ")", "return", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "NumBytes", "=", "(", "getFixupKindInfo", "(", "Kind", ")", ".", "TargetSize", "+", "7", ")", "/", "8", ";", "unsigned", "FullSize", ";", "switch", "(", "(", "unsigned", ")", "Kind", ")", "{", "case", "FK_Data_2", ":", "case", "Mips", "::", "fixup_Mips_16", ":", "case", "Mips", "::", "fixup_MICROMIPS_PC10_S1", ":", "FullSize", "=", "2", ";", "break", ";", "case", "FK_Data_8", ":", "case", "Mips", "::", "fixup_Mips_64", ":", "FullSize", "=", "8", ";", "break", ";", "case", "FK_Data_4", ":", "default", ":", "FullSize", "=", "4", ";", "break", ";", "}", "uint64_t", "CurVal", "=", "0", ";", "bool", "microMipsLEByteOrder", "=", "needsMMLEByteOrder", "(", "(", "unsigned", ")", "Kind", ")", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{", "unsigned", "Idx", "=", "IsLittle", "?", "(", "microMipsLEByteOrder", "?", "calculateMMLEIndex", "(", "i", ")", ":", "i", ")", ":", "(", "FullSize", "-", "1", "-", "i", ")", ";", "CurVal", "\|=", "(", "uint64_t", ")", "(", "(", "uint8_t", ")", "Data", "[", "Offset", "+", "Idx", "]", ")", "<<", "(", "i", "", "8", ")", ";", "}", "uint64_t", "Mask", "=", "(", "(", "uint64_t", ")", "(", "-", "1", ")", ">>", "(", "64", "-", "getFixupKindInfo", "(", "Kind", ")", ".", "TargetSize", ")", ")", ";", "CurVal", "\|=", "Value", "&", "Mask", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{", "unsigned", "Idx", "=", "IsLittle", "?", "(", "microMipsLEByteOrder", "?", "calculateMMLEIndex", "(", "i", ")", ":", "i", ")", ":", "(", "FullSize", "-", "1", "-", "i", ")", ";", "Data", "[", "Offset", "+", "Idx", "]", "=", "(", "uint8_t", ")", "(", "(", "CurVal", ">>", "(", "i", "*", "8", ")", ")", "&", "0xff", ")", ";", "}", "}", "</s>" ]	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "Mips", "Mips", "7", "8", "Mips::fixup_Mips_16", "Mips::fixup_MICROMIPS_PC10_S1", "2", "Mips::fixup_Mips_64", "8", "4", "0", "Mips", "0", "Mips", "1", "8", "1", "64", "0", "Mips", "1", "8", "0xff" ]	MipsAsmBackend10	applyFixup	Mips	CPU	LLVM	18,167	311	1	[]
[ "<s>", "bool", "NVPTXAsmPrinter", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "SmallString", "<", "128", ">", "Str1", ";", "raw_svector_ostream", "OS1", "(", "Str1", ")", ";", "MMI", "=", "getAnalysisIfAvailable", "<", "MachineModuleInfo", ">", "(", ")", ";", "MMI", "->", "AnalyzeModule", "(", "M", ")", ";", "const_cast", "<", "TargetLoweringObjectFile", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ".", "Initialize", "(", "OutContext", ",", "TM", ")", ";", "Mang", "=", "new", "Mangler", "(", "&", "TM", ")", ";", "emitHeader", "(", "M", ",", "OS1", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "OS1", ".", "str", "(", ")", ")", ";", "if", "(", "!", "M", ".", "getModuleInlineAsm", "(", ")", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "AddComment", "(", "\"Start of file scope inline assembly\"", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "M", ".", "getModuleInlineAsm", "(", ")", ")", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "OutStreamer", ".", "AddComment", "(", "\"End of file scope inline assembly\"", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "}", "if", "(", "nvptxSubtarget", ".", "getDrvInterface", "(", ")", "==", "NVPTX", "::", "CUDA", ")", "recordAndEmitFilenames", "(", "M", ")", ";", "GlobalsEmitted", "=", "false", ";", "return", "false", ";", "}", "</s>" ]	[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]	[ "NVPTX", "NVPTX", "128", "\"Start of file scope inline assembly\"", "\"End of file scope inline assembly\"", "NVPTX::CUDA" ]	NVPTXAsmPrinter58	doInitialization	NVPTX	GPU	LLVM	18,168	169	1	[]
[ "<s>", "static", "bool", "zero_all_mm_registers", "(", "HARD_REG_SET", "need_zeroed_hardregs", ",", "unsigned", "int", "ret_mmx_regno", ")", "{", "bool", "need_zero_all_mm", "=", "false", ";", "for", "(", "unsigned", "int", "regno", "=", "0", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "if", "(", "STACK_REGNO_P", "(", "regno", ")", "&&", "TEST_HARD_REG_BIT", "(", "need_zeroed_hardregs", ",", "regno", ")", ")", "{", "need_zero_all_mm", "=", "true", ";", "break", ";", "}", "if", "(", "!", "need_zero_all_mm", ")", "return", "false", ";", "rtx", "zero_mmx", "=", "NULL_RTX", ";", "machine_mode", "mode", "=", "V4HImode", ";", "for", "(", "unsigned", "int", "regno", "=", "FIRST_MMX_REG", ";", "regno", "<=", "LAST_MMX_REG", ";", "regno", "++", ")", "if", "(", "regno", "!=", "ret_mmx_regno", ")", "{", "rtx", "reg", "=", "gen_rtx_REG", "(", "mode", ",", "regno", ")", ";", "if", "(", "zero_mmx", "==", "NULL_RTX", ")", "{", "zero_mmx", "=", "reg", ";", "emit_insn", "(", "gen_rtx_SET", "(", "reg", ",", "CONST0_RTX", "(", "mode", ")", ")", ")", ";", "}", "else", "emit_move_insn", "(", "reg", ",", "zero_mmx", ")", ";", "}", "return", "true", ";", "}", "</s>" ]	[ "When", "the", "routine", "exit", "in", "MMX", "mode", ",", "if", "any", "ST", "register", "needs", "to", "be", "zeroed", ",", "we", "should", "clear", "all", "MMX", "registers", "except", "the", "RET_MMX_REGNO", "that", "holds", "the", "return", "value", "." ]	[ "i386", "0" ]	i386	zero_all_mm_registers	i386	CPU	GCC	18,169	142	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "getTgtMemIntrinsic", "(", "IntrinsicInfo", "&", "Info", ",", "const", "CallInst", "&", "I", ",", "MachineFunction", "&", "MF", ",", "unsigned", "Intrinsic", ")", "const", "{", "const", "IntrinsicData", "*", "IntrData", "=", "getIntrinsicWithChain", "(", "Intrinsic", ")", ";", "if", "(", "!", "IntrData", ")", "return", "false", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MONone", ";", "Info", ".", "offset", "=", "0", ";", "switch", "(", "IntrData", "->", "Type", ")", "{", "case", "TRUNCATE_TO_MEM_VI8", ":", "case", "TRUNCATE_TO_MEM_VI16", ":", "case", "TRUNCATE_TO_MEM_VI32", ":", "{", "Info", ".", "opc", "=", "ISD", "::", "INTRINSIC_VOID", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "0", ")", ";", "MVT", "VT", "=", "MVT", "::", "getVT", "(", "I", ".", "getArgOperand", "(", "1", ")", "->", "getType", "(", ")", ")", ";", "MVT", "ScalarVT", "=", "MVT", "::", "INVALID_SIMPLE_VALUE_TYPE", ";", "if", "(", "IntrData", "->", "Type", "==", "TRUNCATE_TO_MEM_VI8", ")", "ScalarVT", "=", "MVT", "::", "i8", ";", "else", "if", "(", "IntrData", "->", "Type", "==", "TRUNCATE_TO_MEM_VI16", ")", "ScalarVT", "=", "MVT", "::", "i16", ";", "else", "if", "(", "IntrData", "->", "Type", "==", "TRUNCATE_TO_MEM_VI32", ")", "ScalarVT", "=", "MVT", "::", "i32", ";", "Info", ".", "memVT", "=", "MVT", "::", "getVectorVT", "(", "ScalarVT", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";", "Info", ".", "align", "=", "Align", "(", "1", ")", ";", "Info", ".", "flags", "\|=", "MachineMemOperand", "::", "MOStore", ";", "break", ";", "}", "case", "GATHER", ":", "case", "GATHER_AVX2", ":", "{", "Info", ".", "opc", "=", "ISD", "::", "INTRINSIC_W_CHAIN", ";", "Info", ".", "ptrVal", "=", "nullptr", ";", "MVT", "DataVT", "=", "MVT", "::", "getVT", "(", "I", ".", "getType", "(", ")", ")", ";", "MVT", "IndexVT", "=", "MVT", "::", "getVT", "(", "I", ".", "getArgOperand", "(", "2", ")", "->", "getType", "(", ")", ")", ";", "unsigned", "NumElts", "=", "std", "::", "min", "(", "DataVT", ".", "getVectorNumElements", "(", ")", ",", "IndexVT", ".", "getVectorNumElements", "(", ")", ")", ";", "Info", ".", "memVT", "=", "MVT", "::", "getVectorVT", "(", "DataVT", ".", "getVectorElementType", "(", ")", ",", "NumElts", ")", ";", "Info", ".", "align", "=", "Align", "(", "1", ")", ";", "Info", ".", "flags", "\|=", "MachineMemOperand", "::", "MOLoad", ";", "break", ";", "}", "case", "SCATTER", ":", "{", "Info", ".", "opc", "=", "ISD", "::", "INTRINSIC_VOID", ";", "Info", ".", "ptrVal", "=", "nullptr", ";", "MVT", "DataVT", "=", "MVT", "::", "getVT", "(", "I", ".", "getArgOperand", "(", "3", ")", "->", "getType", "(", ")", ")", ";", "MVT", "IndexVT", "=", "MVT", "::", "getVT", "(", "I", ".", "getArgOperand", "(", "2", ")", "->", "getType", "(", ")", ")", ";", "unsigned", "NumElts", "=", "std", "::", "min", "(", "DataVT", ".", "getVectorNumElements", "(", ")", ",", "IndexVT", ".", "getVectorNumElements", "(", ")", ")", ";", "Info", ".", "memVT", "=", "MVT", "::", "getVectorVT", "(", "DataVT", ".", "getVectorElementType", "(", ")", ",", "NumElts", ")", ";", "Info", ".", "align", "=", "Align", "(", "1", ")", ";", "Info", ".", "flags", "\|=", "MachineMemOperand", "::", "MOStore", ";", "break", ";", "}", "default", ":", "return", "false", ";", "}", "return", "true", ";", "}", "</s>" ]	[ "Given", "an", "intrinsic", ",", "checks", "if", "on", "the", "target", "the", "intrinsic", "will", "need", "to", "map", "to", "a", "MemIntrinsicNode", "(", "touches", "memory", ")", "." ]	[ "X86", "X86", "0", "ISD::INTRINSIC_VOID", "0", "MVT::getVT", "1", "MVT::INVALID_SIMPLE_VALUE_TYPE", "MVT::i8", "MVT::i16", "MVT::i32", "MVT::getVectorVT", "1", "ISD::INTRINSIC_W_CHAIN", "MVT::getVT", "MVT::getVT", "2", "MVT::getVectorVT", "1", "ISD::INTRINSIC_VOID", "MVT::getVT", "3", "MVT::getVT", "2", "MVT::getVectorVT", "1" ]	X86ISelLowering125	getTgtMemIntrinsic	X86	CPU	LLVM	18,170	432	1	[]
[ "<s>", "void", "PPCAIXAsmPrinter", "::", "emitXXStructorList", "(", "const", "DataLayout", "&", "DL", ",", "const", "Constant", "", "List", ",", "bool", "IsCtor", ")", "{", "SmallVector", "<", "Structor", ",", "8", ">", "Structors", ";", "preprocessXXStructorList", "(", "DL", ",", "List", ",", "Structors", ")", ";", "if", "(", "Structors", ".", "empty", "(", ")", ")", "return", ";", "unsigned", "Index", "=", "0", ";", "for", "(", "Structor", "&", "S", ":", "Structors", ")", "{", "if", "(", "const", "ConstantExpr", "", "CE", "=", "dyn_cast", "<", "ConstantExpr", ">", "(", "S", ".", "Func", ")", ")", "S", ".", "Func", "=", "CE", "->", "getOperand", "(", "0", ")", ";", "llvm", "::", "GlobalAlias", "::", "create", "(", "GlobalValue", "::", "ExternalLinkage", ",", "(", "IsCtor", "?", "llvm", "::", "Twine", "(", "\"__sinit\"", ")", ":", "llvm", "::", "Twine", "(", "\"__sterm\"", ")", ")", "+", "llvm", "::", "Twine", "(", "convertToSinitPriority", "(", "S", ".", "Priority", ")", ")", "+", "llvm", "::", "Twine", "(", "\"_\"", ",", "FormatIndicatorAndUniqueModId", ")", "+", "llvm", "::", "Twine", "(", "\"_\"", ",", "llvm", "::", "utostr", "(", "Index", "++", ")", ")", ",", "cast", "<", "Function", ">", "(", "S", ".", "Func", ")", ")", ";", "}", "}", "</s>" ]	[ "This", "method", "emits", "llvm.global_ctors", "or", "llvm.global_dtors", "list", "." ]	[ "PowerPC", "PPC", "8", "0", "0", "\"__sinit\"", "\"__sterm\"", "\"_\"", "\"_\"" ]	PPCAsmPrinter (2)3	emitXXStructorList	PowerPC	CPU	LLVM	18,171	165	1	[]
[ "<s>", "bool", "LanaiMemAluCombiner", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "DisableMemAluCombiner", ")", "return", "false", ";", "TII", "=", "MF", ".", "getSubtarget", "<", "LanaiSubtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "Modified", "\|=", "combineMemAluInBasicBlock", "(", "&", "MBB", ")", ";", "return", "Modified", ";", "}", "</s>" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Lanai", "Lanai", "Lanai" ]	LanaiMemAluCombiner3	runOnMachineFunction	Lanai	CPU	LLVM	18,172	57	1	[]
[ "<s>", "unsigned", "SIRegisterInfo", "::", "getRegPressureSetLimit", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Idx", ")", "const", "{", "const", "AMDGPUSubtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ")", ";", "unsigned", "SGPRLimit", "=", "getNumSGPRsAllowed", "(", "STI", ".", "getGeneration", "(", ")", ",", "STI", ".", "getMaxWavesPerCU", "(", ")", ")", ";", "unsigned", "VGPRLimit", "=", "getNumVGPRsAllowed", "(", "STI", ".", "getMaxWavesPerCU", "(", ")", ")", ";", "unsigned", "VSLimit", "=", "SGPRLimit", "+", "VGPRLimit", ";", "for", "(", "regclass_iterator", "I", "=", "regclass_begin", "(", ")", ",", "E", "=", "regclass_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "TargetRegisterClass", "", "RC", "=", "", "I", ";", "unsigned", "NumSubRegs", "=", "std", "::", "max", "(", "(", "int", ")", "RC", "->", "getSize", "(", ")", "/", "4", ",", "1", ")", ";", "unsigned", "Limit", ";", "if", "(", "isPseudoRegClass", "(", "RC", ")", ")", "{", "Limit", "=", "VSLimit", ";", "}", "else", "if", "(", "isSGPRClass", "(", "RC", ")", ")", "{", "Limit", "=", "SGPRLimit", "/", "NumSubRegs", ";", "}", "else", "{", "Limit", "=", "VGPRLimit", "/", "NumSubRegs", ";", "}", "const", "int", "*", "Sets", "=", "getRegClassPressureSets", "(", "RC", ")", ";", "assert", "(", "Sets", ")", ";", "for", "(", "unsigned", "i", "=", "0", ";", "Sets", "[", "i", "]", "!=", "-", "1", ";", "++", "i", ")", "{", "if", "(", "Sets", "[", "i", "]", "==", "(", "int", ")", "Idx", ")", "return", "Limit", ";", "}", "}", "return", "256", ";", "}", "</s>" ]	[ "Get", "the", "register", "unit", "pressure", "limit", "for", "this", "dimension", "." ]	[ "AMDGPU", "SI", "AMDGPU", "AMDGPU", "4", "1", "0", "1", "256" ]	SIRegisterInfo (2)	getRegPressureSetLimit	AMDGPU	GPU	LLVM	18,173	214	1	[]
[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "override", "{", "assert", "(", "!", "\"Not implemented\"", ")", ";", "}", "</s>" ]	[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]	[ "AMDGPU", "\"Not implemented\"" ]	AMDGPUAsmBackend (2)	relaxInstruction	AMDGPU	GPU	LLVM	18,174	22	1	[]
[ "<s>", "bool", "aarch64_sve_pred_dominates_p", "(", "rtx", "*", "pred1", ",", "rtx", "pred2", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "pred2", ")", ";", "gcc_assert", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_VECTOR_BOOL", "&&", "mode", "==", "GET_MODE", "(", "pred1", "[", "0", "]", ")", "&&", "aarch64_sve_gp_strictness", "(", "pred1", "[", "1", "]", ",", "SImode", ")", ")", ";", "return", "(", "pred1", "[", "0", "]", "==", "CONSTM1_RTX", "(", "mode", ")", "\|\|", "INTVAL", "(", "pred1", "[", "1", "]", ")", "==", "SVE_RELAXED_GP", "\|\|", "rtx_equal_p", "(", "pred1", "[", "0", "]", ",", "pred2", ")", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "predicate", "PRED1", "[", "0", "]", "is", "true", "whenever", "predicate", "PRED2", "is", "true", ",", "or", "alternatively", "if", "we", "know", "that", "the", "operation", "predicated", "by", "PRED1", "[", "0", "]", "is", "safe", "to", "perform", "whenever", "PRED2", "is", "true", ".", "PRED1", "[", "1", "]", "is", "a", "aarch64_sve_gp_strictness", "operand", "that", "describes", "the", "operation", "predicated", "by", "PRED1", "[", "0", "]", "." ]	[ "aarch64", "0", "1", "0", "1", "0" ]	aarch64	aarch64_sve_pred_dominates_p	aarch64	CPU	GCC	18,175	83	1	[]
[ "<s>", "void", "SIInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", "assert", "(", "DestReg", "!=", "AMDGPU", "::", "SCC", "&&", "SrcReg", "!=", "AMDGPU", "::", "SCC", ")", ";", "if", "(", "AMDGPU", "::", "VReg_64RegClass", ".", "contains", "(", "DestReg", ")", ")", "{", "assert", "(", "AMDGPU", "::", "VReg_64RegClass", ".", "contains", "(", "SrcReg", ")", "\|\|", "AMDGPU", "::", "SReg_64RegClass", ".", "contains", "(", "SrcReg", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "AMDGPU", "::", "V_MOV_B32_e32", ")", ",", "RI", ".", "getSubReg", "(", "DestReg", ",", "AMDGPU", "::", "sub0", ")", ")", ".", "addReg", "(", "RI", ".", "getSubReg", "(", "SrcReg", ",", "AMDGPU", "::", "sub0", ")", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Define", "\|", "RegState", "::", "Implicit", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "AMDGPU", "::", "V_MOV_B32_e32", ")", ",", "RI", ".", "getSubReg", "(", "DestReg", ",", "AMDGPU", "::", "sub1", ")", ")", ".", "addReg", "(", "RI", ".", "getSubReg", "(", "SrcReg", ",", "AMDGPU", "::", "sub1", ")", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "}", "else", "if", "(", "AMDGPU", "::", "SReg_64RegClass", ".", "contains", "(", "DestReg", ")", ")", "{", "assert", "(", "AMDGPU", "::", "SReg_64RegClass", ".", "contains", "(", "SrcReg", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "AMDGPU", "::", "S_MOV_B64", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "}", "else", "if", "(", "AMDGPU", "::", "VReg_32RegClass", ".", "contains", "(", "DestReg", ")", ")", "{", "assert", "(", "AMDGPU", "::", "VReg_32RegClass", ".", "contains", "(", "SrcReg", ")", "\|\|", "AMDGPU", "::", "SReg_32RegClass", ".", "contains", "(", "SrcReg", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "AMDGPU", "::", "V_MOV_B32_e32", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "}", "else", "{", "assert", "(", "AMDGPU", "::", "SReg_32RegClass", ".", "contains", "(", "DestReg", ")", ")", ";", "assert", "(", "AMDGPU", "::", "SReg_32RegClass", ".", "contains", "(", "SrcReg", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "AMDGPU", "::", "S_MOV_B32", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "}", "}", "</s>" ]	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "R600", "SI" ]	SIInstrInfo32	copyPhysReg	R600	GPU	LLVM	18,176	355	1	[]
[ "<s>", "static", "void", "mmix_setup_incoming_varargs", "(", "cumulative_args_t", "args_so_farp_v", ",", "machine_mode", "mode", ",", "tree", "vartype", ",", "int", "", "pretend_sizep", ",", "int", "second_time", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "", "args_so_farp", "=", "get_cumulative_args", "(", "args_so_farp_v", ")", ";", "if", "(", "args_so_farp", "->", "regs", "+", "1", "<", "MMIX_MAX_ARGS_IN_REGS", ")", "", "pretend_sizep", "=", "(", "MMIX_MAX_ARGS_IN_REGS", "-", "(", "args_so_farp", "->", "regs", "+", "1", ")", ")", "", "8", ";", "if", "(", "(", "7", "+", "(", "MMIX_FUNCTION_ARG_SIZE", "(", "mode", ",", "vartype", ")", ")", ")", "/", "8", "!=", "1", ")", "internal_error", "(", "\"MMIX Internal: Last named vararg would not fit in a register\"", ")", ";", "}", "</s>" ]	[ "SETUP_INCOMING_VARARGS", "." ]	[ "mmix", "1", "1", "8", "7", "8", "1", "\"MMIX Internal: Last named vararg would not fit in a register\"" ]	mmix4	mmix_setup_incoming_varargs	mmix	CPU	GCC	18,177	83	1	[]
[ "<s>", "ARMBaseTargetMachine", "::", "ARMBaseTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "isLittle", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "TT", ",", "CPU", ",", "Options", ",", "isLittle", ")", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "getEffectiveRelocModel", "(", "TT", ",", "RM", ")", ",", "getEffectiveCodeModel", "(", "CM", ",", "CodeModel", "::", "Small", ")", ",", "OL", ")", ",", "TargetABI", "(", "computeTargetABI", "(", "TT", ",", "CPU", ",", "Options", ")", ")", ",", "TLOF", "(", "createTLOF", "(", "getTargetTriple", "(", ")", ")", ")", ",", "isLittle", "(", "isLittle", ")", "{", "if", "(", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Default", ")", "{", "if", "(", "isTargetHardFloat", "(", ")", ")", "this", "->", "Options", ".", "FloatABIType", "=", "FloatABI", "::", "Hard", ";", "else", "this", "->", "Options", ".", "FloatABIType", "=", "FloatABI", "::", "Soft", ";", "}", "if", "(", "Options", ".", "EABIVersion", "==", "EABI", "::", "Default", "\|\|", "Options", ".", "EABIVersion", "==", "EABI", "::", "Unknown", ")", "{", "if", "(", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABI", "\|\|", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABIHF", "\|\|", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABI", "\|\|", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABIHF", ")", "&&", "!", "(", "TargetTriple", ".", "isOSWindows", "(", ")", "\|\|", "TargetTriple", ".", "isOSDarwin", "(", ")", ")", ")", "this", "->", "Options", ".", "EABIVersion", "=", "EABI", "::", "GNU", ";", "else", "this", "->", "Options", ".", "EABIVersion", "=", "EABI", "::", "EABI5", ";", "}", "if", "(", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", "{", "this", "->", "Options", ".", "TrapUnreachable", "=", "true", ";", "this", "->", "Options", ".", "NoTrapAfterNoreturn", "=", "true", ";", "}", "setSupportsDebugEntryValues", "(", "true", ")", ";", "initAsmInfo", "(", ")", ";", "setMachineOutliner", "(", "true", ")", ";", "setSupportsDefaultOutlining", "(", "true", ")", ";", "}", "</s>" ]	[ "Create", "an", "ARM", "architecture", "model", "." ]	[ "ARM", "ARM", "ARM" ]	ARMTargetMachine1	ARMBaseTargetMachine	ARM	CPU	LLVM	18,178	304	1	[]
[ "<s>", "static", "std", "::", "unique_ptr", "<", "MSP430Operand", ">", "CreateReg", "(", "unsigned", "RegNum", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "return", "std", "::", "make_unique", "<", "MSP430Operand", ">", "(", "k_Reg", ",", "RegNum", ",", "S", ",", "E", ")", ";", "}", "</s>" ]	[ "CreateReg", "-", "Allocate", "a", "single", "virtual", "register", "for", "the", "given", "type", "." ]	[ "MSP430", "MSP430", "MSP430" ]	MSP430AsmParser1	CreateReg	MSP430	MPU	LLVM	18,179	37	1	[]
[ "<s>", "bool", "rs6000_sum_of_two_registers_p", "(", "const_rtx", "expr", ")", "{", "if", "(", "GET_CODE", "(", "expr", ")", "==", "PLUS", ")", "{", "const_rtx", "operand1", "=", "XEXP", "(", "expr", ",", "0", ")", ";", "const_rtx", "operand2", "=", "XEXP", "(", "expr", ",", "1", ")", ";", "return", "(", "REG_P", "(", "operand1", ")", "&&", "REG_P", "(", "operand2", ")", ")", ";", "}", "return", "false", ";", "}", "</s>" ]	[ "Return", "true", "iff", "EXPR", "represents", "the", "sum", "of", "two", "registers", "." ]	[ "rs6000", "0", "1" ]	rs6000-p8swap	rs6000_sum_of_two_registers_p	rs6000	CPU	GCC	18,180	55	1	[]
[ "<s>", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "SystemZSelectionDAGInfo", "::", "EmitTargetCodeForMemcmp", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "SDValue", "Chain", ",", "SDValue", "Src1", ",", "SDValue", "Src2", ",", "SDValue", "Size", ",", "MachinePointerInfo", "Op1PtrInfo", ",", "MachinePointerInfo", "Op2PtrInfo", ")", "const", "{", "if", "(", "auto", "*", "CSize", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Size", ")", ")", "{", "uint64_t", "Bytes", "=", "CSize", "->", "getZExtValue", "(", ")", ";", "assert", "(", "Bytes", ">", "0", "&&", "\"Caller should have handled 0-size case\"", ")", ";", "SDValue", "CCReg", "=", "emitCLC", "(", "DAG", ",", "DL", ",", "Chain", ",", "Src1", ",", "Src2", ",", "Bytes", ")", ";", "Chain", "=", "CCReg", ".", "getValue", "(", "1", ")", ";", "return", "std", "::", "make_pair", "(", "addIPMSequence", "(", "DL", ",", "CCReg", ",", "DAG", ")", ",", "Chain", ")", ";", "}", "return", "std", "::", "make_pair", "(", "SDValue", "(", ")", ",", "SDValue", "(", ")", ")", ";", "}", "</s>" ]	[ "Emit", "target-specific", "code", "that", "performs", "a", "memcmp/bcmp", ",", "in", "cases", "where", "that", "is", "faster", "than", "a", "libcall", "." ]	[ "SystemZ", "SystemZ", "0", "\"Caller should have handled 0-size case\"", "1" ]	SystemZSelectionDAGInfo2	EmitTargetCodeForMemcmp	SystemZ	CPU	LLVM	18,181	134	1	[]
[ "<s>", "void", "WebAssemblyPassConfig", "::", "addPreEmitPass", "(", ")", "{", "TargetPassConfig", "::", "addPreEmitPass", "(", ")", ";", "addPass", "(", "createWebAssemblyFixIrreducibleControlFlow", "(", ")", ")", ";", "addPass", "(", "createWebAssemblyLateEHPrepare", "(", ")", ")", ";", "addPass", "(", "createWebAssemblyReplacePhysRegs", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createWebAssemblyPrepareForLiveIntervals", "(", ")", ")", ";", "addPass", "(", "createWebAssemblyOptimizeLiveIntervals", "(", ")", ")", ";", "addPass", "(", "createWebAssemblyMemIntrinsicResults", "(", ")", ")", ";", "addPass", "(", "createWebAssemblyRegStackify", "(", ")", ")", ";", "addPass", "(", "createWebAssemblyRegColoring", "(", ")", ")", ";", "}", "addPass", "(", "createWebAssemblyCFGSort", "(", ")", ")", ";", "addPass", "(", "createWebAssemblyCFGStackify", "(", ")", ")", ";", "addPass", "(", "createWebAssemblyExplicitLocals", "(", ")", ")", ";", "addPass", "(", "createWebAssemblyLowerBrUnless", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createWebAssemblyPeephole", "(", ")", ")", ";", "addPass", "(", "createWebAssemblyRegNumbering", "(", ")", ")", ";", "}", "</s>" ]	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly" ]	WebAssemblyTargetMachine35	addPreEmitPass	WebAssembly	Virtual ISA	LLVM	18,182	134	1	[]
[ "<s>", "void", "ARM64Subtarget", "::", "overrideSchedPolicy", "(", "MachineSchedPolicy", "&", "Policy", ",", "MachineInstr", "", "begin", ",", "MachineInstr", "", "end", ",", "unsigned", "NumRegionInstrs", ")", "const", "{", "Policy", ".", "OnlyTopDown", "=", "false", ";", "Policy", ".", "OnlyBottomUp", "=", "false", ";", "}", "</s>" ]	[ "Override", "generic", "scheduling", "policy", "within", "a", "region", "." ]	[ "ARM64", "ARM64" ]	ARM64Subtarget	overrideSchedPolicy	ARM64	CPU	LLVM	18,183	35	1	[]
[ "<s>", "void", "AArch64CallLowering", "::", "splitToValueTypes", "(", "const", "ArgInfo", "&", "OrigArg", ",", "SmallVectorImpl", "<", "ArgInfo", ">", "&", "SplitArgs", ",", "const", "DataLayout", "&", "DL", ",", "MachineRegisterInfo", "&", "MRI", ",", "CallingConv", "::", "ID", "CallConv", ",", "const", "SplitArgTy", "&", "PerformArgSplit", ")", "const", "{", "const", "AArch64TargetLowering", "&", "TLI", "=", "", "getTLI", "<", "AArch64TargetLowering", ">", "(", ")", ";", "LLVMContext", "&", "Ctx", "=", "OrigArg", ".", "Ty", "->", "getContext", "(", ")", ";", "SmallVector", "<", "EVT", ",", "4", ">", "SplitVTs", ";", "SmallVector", "<", "uint64_t", ",", "4", ">", "Offsets", ";", "ComputeValueVTs", "(", "TLI", ",", "DL", ",", "OrigArg", ".", "Ty", ",", "SplitVTs", ",", "&", "Offsets", ",", "0", ")", ";", "if", "(", "SplitVTs", ".", "size", "(", ")", "==", "1", ")", "{", "SplitArgs", ".", "emplace_back", "(", "OrigArg", ".", "Reg", ",", "SplitVTs", "[", "0", "]", ".", "getTypeForEVT", "(", "Ctx", ")", ",", "OrigArg", ".", "Flags", ",", "OrigArg", ".", "IsFixed", ")", ";", "return", ";", "}", "unsigned", "FirstRegIdx", "=", "SplitArgs", ".", "size", "(", ")", ";", "bool", "NeedsRegBlock", "=", "TLI", ".", "functionArgumentNeedsConsecutiveRegisters", "(", "OrigArg", ".", "Ty", ",", "CallConv", ",", "false", ")", ";", "for", "(", "auto", "SplitVT", ":", "SplitVTs", ")", "{", "Type", "", "SplitTy", "=", "SplitVT", ".", "getTypeForEVT", "(", "Ctx", ")", ";", "SplitArgs", ".", "push_back", "(", "ArgInfo", "{", "MRI", ".", "createGenericVirtualRegister", "(", "getLLTForType", "(", "", "SplitTy", ",", "DL", ")", ")", ",", "SplitTy", ",", "OrigArg", ".", "Flags", ",", "OrigArg", ".", "IsFixed", "}", ")", ";", "if", "(", "NeedsRegBlock", ")", "SplitArgs", ".", "back", "(", ")", ".", "Flags", ".", "setInConsecutiveRegs", "(", ")", ";", "}", "SplitArgs", ".", "back", "(", ")", ".", "Flags", ".", "setInConsecutiveRegsLast", "(", ")", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "Offsets", ".", "size", "(", ")", ";", "++", "i", ")", "PerformArgSplit", "(", "SplitArgs", "[", "FirstRegIdx", "+", "i", "]", ".", "Reg", ",", "Offsets", "[", "i", "]", "", "8", ")", ";", "}", "</s>" ]	[ "Break", "OrigArgInfo", "into", "one", "or", "more", "pieces", "the", "calling", "convention", "can", "process", ",", "returned", "in", "SplitArgs", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "4", "4", "0", "1", "0", "0", "8" ]	AArch64CallLowering (2)	splitToValueTypes	AArch64	CPU	LLVM	18,184	280	1	[]
[ "<s>", "FastISel", "", "X86TargetLowering", "::", "createFastISel", "(", "MachineFunction", "&", "mf", ",", "DenseMap", "<", "const", "Value", "", ",", "unsigned", ">", "&", "vm", ",", "DenseMap", "<", "const", "BasicBlock", "", ",", "MachineBasicBlock", "", ">", "&", "bm", ",", "DenseMap", "<", "const", "AllocaInst", "", ",", "int", ">", "&", "am", ",", "SmallSet", "<", "const", "Instruction", "", ",", "8", ">", "&", "cil", ")", "{", "return", "X86", "::", "createFastISel", "(", "mf", ",", "vm", ",", "bm", ",", "am", ",", "cil", ")", ";", "}", "</s>" ]	[ "This", "method", "returns", "a", "target", "specific", "FastISel", "object", ",", "or", "null", "if", "the", "target", "does", "not", "support", "``", "fast", "''", "ISel", "." ]	[ "X86", "X86", "8", "X86::createFastISel" ]	X86ISelLowering21	createFastISel	X86	CPU	LLVM	18,185	73	1	[]
[ "<s>", "static", "bool", "nios2_large_constant_allowed", "(", "void", ")", "{", "return", "!", "(", "cfun", "->", "curr_properties", "&", "PROP_rtl_split_insns", ")", "&&", "!", "reload_completed", ";", "}", "</s>" ]	[ "Symbol", "references", "and", "other", "32-bit", "constants", "are", "split", "into", "high/lo_sum", "pairs", "during", "the", "split1", "pass", ".", "After", "that", ",", "they", "are", "not", "considered", "legitimate", "addresses", ".", "This", "function", "returns", "true", "if", "in", "a", "pre-split", "context", "where", "these", "constants", "are", "allowed", "." ]	[ "nios2" ]	nios2	nios2_large_constant_allowed	nios2	MPU	GCC	18,186	21	1	[]
[ "<s>", "void", "AArch64TargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Don't know how to custom expand this\"", ")", ";", "case", "ISD", "::", "BITCAST", ":", "ReplaceBITCASTResults", "(", "N", ",", "Results", ",", "DAG", ")", ";", "return", ";", "case", "ISD", "::", "VECREDUCE_ADD", ":", "case", "ISD", "::", "VECREDUCE_SMAX", ":", "case", "ISD", "::", "VECREDUCE_SMIN", ":", "case", "ISD", "::", "VECREDUCE_UMAX", ":", "case", "ISD", "::", "VECREDUCE_UMIN", ":", "Results", ".", "push_back", "(", "LowerVECREDUCE", "(", "SDValue", "(", "N", ",", "0", ")", ",", "DAG", ")", ")", ";", "return", ";", "case", "AArch64ISD", "::", "SADDV", ":", "ReplaceReductionResults", "(", "N", ",", "Results", ",", "DAG", ",", "ISD", "::", "ADD", ",", "AArch64ISD", "::", "SADDV", ")", ";", "return", ";", "case", "AArch64ISD", "::", "UADDV", ":", "ReplaceReductionResults", "(", "N", ",", "Results", ",", "DAG", ",", "ISD", "::", "ADD", ",", "AArch64ISD", "::", "UADDV", ")", ";", "return", ";", "case", "AArch64ISD", "::", "SMINV", ":", "ReplaceReductionResults", "(", "N", ",", "Results", ",", "DAG", ",", "ISD", "::", "SMIN", ",", "AArch64ISD", "::", "SMINV", ")", ";", "return", ";", "case", "AArch64ISD", "::", "UMINV", ":", "ReplaceReductionResults", "(", "N", ",", "Results", ",", "DAG", ",", "ISD", "::", "UMIN", ",", "AArch64ISD", "::", "UMINV", ")", ";", "return", ";", "case", "AArch64ISD", "::", "SMAXV", ":", "ReplaceReductionResults", "(", "N", ",", "Results", ",", "DAG", ",", "ISD", "::", "SMAX", ",", "AArch64ISD", "::", "SMAXV", ")", ";", "return", ";", "case", "AArch64ISD", "::", "UMAXV", ":", "ReplaceReductionResults", "(", "N", ",", "Results", ",", "DAG", ",", "ISD", "::", "UMAX", ",", "AArch64ISD", "::", "UMAXV", ")", ";", "return", ";", "case", "ISD", "::", "FP_TO_UINT", ":", "case", "ISD", "::", "FP_TO_SINT", ":", "assert", "(", "N", "->", "getValueType", "(", "0", ")", "==", "MVT", "::", "i128", "&&", "\"unexpected illegal conversion\"", ")", ";", "return", ";", "case", "ISD", "::", "ATOMIC_CMP_SWAP", ":", "ReplaceCMP_SWAP_128Results", "(", "N", ",", "Results", ",", "DAG", ",", "Subtarget", ")", ";", "return", ";", "}", "}", "</s>" ]	[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]	[ "AArch64", "AArch64", "\"Don't know how to custom expand this\"", "ISD::BITCAST", "ISD::VECREDUCE_ADD", "ISD::VECREDUCE_SMAX", "ISD::VECREDUCE_SMIN", "ISD::VECREDUCE_UMAX", "ISD::VECREDUCE_UMIN", "0", "AArch64ISD::SADDV", "ISD::ADD", "AArch64ISD::SADDV", "AArch64ISD::UADDV", "ISD::ADD", "AArch64ISD::UADDV", "AArch64ISD::SMINV", "ISD::SMIN", "AArch64ISD::SMINV", "AArch64ISD::UMINV", "ISD::UMIN", "AArch64ISD::UMINV", "AArch64ISD::SMAXV", "ISD::SMAX", "AArch64ISD::SMAXV", "AArch64ISD::UMAXV", "ISD::UMAX", "AArch64ISD::UMAXV", "ISD::FP_TO_UINT", "ISD::FP_TO_SINT", "0", "MVT::i128", "\"unexpected illegal conversion\"", "ISD::ATOMIC_CMP_SWAP" ]	AArch64ISelLowering (2)3	ReplaceNodeResults	AArch64	CPU	LLVM	18,187	290	1	[]
[ "<s>", "void", "NVPTXInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "", "DestRC", "=", "MRI", ".", "getRegClass", "(", "DestReg", ")", ";", "const", "TargetRegisterClass", "", "SrcRC", "=", "MRI", ".", "getRegClass", "(", "SrcReg", ")", ";", "if", "(", "DestRC", "->", "getSize", "(", ")", "!=", "SrcRC", "->", "getSize", "(", ")", ")", "report_fatal_error", "(", "\"Copy one register into another with a different width\"", ")", ";", "unsigned", "Op", ";", "if", "(", "DestRC", "==", "&", "NVPTX", "::", "Int1RegsRegClass", ")", "{", "Op", "=", "NVPTX", "::", "IMOV1rr", ";", "}", "else", "if", "(", "DestRC", "==", "&", "NVPTX", "::", "Int16RegsRegClass", ")", "{", "Op", "=", "NVPTX", "::", "IMOV16rr", ";", "}", "else", "if", "(", "DestRC", "==", "&", "NVPTX", "::", "Int32RegsRegClass", ")", "{", "Op", "=", "(", "SrcRC", "==", "&", "NVPTX", "::", "Int32RegsRegClass", "?", "NVPTX", "::", "IMOV32rr", ":", "NVPTX", "::", "BITCONVERT_32_F2I", ")", ";", "}", "else", "if", "(", "DestRC", "==", "&", "NVPTX", "::", "Int64RegsRegClass", ")", "{", "Op", "=", "(", "SrcRC", "==", "&", "NVPTX", "::", "Int64RegsRegClass", "?", "NVPTX", "::", "IMOV64rr", ":", "NVPTX", "::", "BITCONVERT_64_F2I", ")", ";", "}", "else", "if", "(", "DestRC", "==", "&", "NVPTX", "::", "Float16RegsRegClass", ")", "{", "Op", "=", "(", "SrcRC", "==", "&", "NVPTX", "::", "Float16RegsRegClass", "?", "NVPTX", "::", "FMOV16rr", ":", "NVPTX", "::", "BITCONVERT_16_I2F", ")", ";", "}", "else", "if", "(", "DestRC", "==", "&", "NVPTX", "::", "Float16x2RegsRegClass", ")", "{", "Op", "=", "NVPTX", "::", "IMOV32rr", ";", "}", "else", "if", "(", "DestRC", "==", "&", "NVPTX", "::", "Float32RegsRegClass", ")", "{", "Op", "=", "(", "SrcRC", "==", "&", "NVPTX", "::", "Float32RegsRegClass", "?", "NVPTX", "::", "FMOV32rr", ":", "NVPTX", "::", "BITCONVERT_32_I2F", ")", ";", "}", "else", "if", "(", "DestRC", "==", "&", "NVPTX", "::", "Float64RegsRegClass", ")", "{", "Op", "=", "(", "SrcRC", "==", "&", "NVPTX", "::", "Float64RegsRegClass", "?", "NVPTX", "::", "FMOV64rr", ":", "NVPTX", "::", "BITCONVERT_64_I2F", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "\"Bad register copy\"", ")", ";", "}", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Op", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "}", "</s>" ]	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "NVPTX", "NVPTX", "\"Copy one register into another with a different width\"", "NVPTX::Int1RegsRegClass", "NVPTX::IMOV1rr", "NVPTX::Int16RegsRegClass", "NVPTX::IMOV16rr", "NVPTX::Int32RegsRegClass", "NVPTX::Int32RegsRegClass", "NVPTX::IMOV32rr", "NVPTX::BITCONVERT_32_F2I", "NVPTX::Int64RegsRegClass", "NVPTX::Int64RegsRegClass", "NVPTX::IMOV64rr", "NVPTX::BITCONVERT_64_F2I", "NVPTX::Float16RegsRegClass", "NVPTX::Float16RegsRegClass", "NVPTX::FMOV16rr", "NVPTX::BITCONVERT_16_I2F", "NVPTX::Float16x2RegsRegClass", "NVPTX::IMOV32rr", "NVPTX::Float32RegsRegClass", "NVPTX::Float32RegsRegClass", "NVPTX::FMOV32rr", "NVPTX::BITCONVERT_32_I2F", "NVPTX::Float64RegsRegClass", "NVPTX::Float64RegsRegClass", "NVPTX::FMOV64rr", "NVPTX::BITCONVERT_64_I2F", "\"Bad register copy\"" ]	NVPTXInstrInfo23	copyPhysReg	NVPTX	GPU	LLVM	18,188	334	1	[]
[ "<s>", "bool", "MipsSEInstrInfo", "::", "isBranchWithImm", "(", "unsigned", "Opc", ")", "const", "{", "switch", "(", "Opc", ")", "{", "default", ":", "return", "false", ";", "case", "Mips", "::", "BBIT0", ":", "case", "Mips", "::", "BBIT1", ":", "case", "Mips", "::", "BBIT032", ":", "case", "Mips", "::", "BBIT132", ":", "return", "true", ";", "}", "}", "</s>" ]	[ "isBranchWithImm", "-", "Return", "true", "if", "the", "branch", "contains", "an", "immediate", "operand", "(" ]	[ "Mips", "Mips", "Mips::BBIT0", "Mips::BBIT1", "Mips::BBIT032", "Mips::BBIT132" ]	MipsSEInstrInfo23	isBranchWithImm	Mips	CPU	LLVM	18,189	45	1	[]
[ "<s>", "const", "InstrItineraryData", "*", "getInstrItineraryData", "(", ")", "const", "override", "{", "return", "Subtarget", ".", "inMips16Mode", "(", ")", "?", "nullptr", ":", "&", "InstrItins", ";", "}", "</s>" ]	[ "getInstrItineraryData", "-", "Returns", "instruction", "itinerary", "data", "for", "the", "target", "or", "specific", "subtarget", "." ]	[ "Mips", "Mips" ]	MipsTargetMachine26	getInstrItineraryData	Mips	CPU	LLVM	18,190	22	1	[]
[ "<s>", "static", "void", "alpha_builtin_function", "(", "const", "char", "*", "name", ",", "tree", "ftype", ",", "enum", "alpha_builtin", "code", ",", "unsigned", "ecf", ")", "{", "tree", "decl", "=", "add_builtin_function", "(", "name", ",", "ftype", ",", "(", "int", ")", "code", ",", "BUILT_IN_MD", ",", "NULL", ",", "NULL_TREE", ")", ";", "if", "(", "ecf", "&", "ECF_CONST", ")", "TREE_READONLY", "(", "decl", ")", "=", "1", ";", "if", "(", "ecf", "&", "ECF_NOTHROW", ")", "TREE_NOTHROW", "(", "decl", ")", "=", "1", ";", "alpha_builtins", "[", "(", "int", ")", "code", "]", "=", "decl", ";", "}", "</s>" ]	[ "Helper", "function", "of", "alpha_init_builtins", ".", "Add", "the", "built-in", "specified", "by", "NAME", ",", "TYPE", ",", "CODE", ",", "and", "ECF", "." ]	[ "alpha", "1", "1" ]	alpha	alpha_builtin_function	alpha	MPU	GCC	18,191	78	1	[]
[ "<s>", "void", "thumb2_expand_return", "(", "bool", "simple_return", ")", "{", "int", "i", ",", "num_regs", ";", "unsigned", "long", "saved_regs_mask", ";", "arm_stack_offsets", "*", "offsets", ";", "offsets", "=", "arm_get_frame_offsets", "(", ")", ";", "saved_regs_mask", "=", "offsets", "->", "saved_regs_mask", ";", "for", "(", "i", "=", "0", ",", "num_regs", "=", "0", ";", "i", "<=", "LAST_ARM_REGNUM", ";", "i", "++", ")", "if", "(", "saved_regs_mask", "&", "(", "1", "<<", "i", ")", ")", "num_regs", "++", ";", "if", "(", "!", "simple_return", "&&", "saved_regs_mask", ")", "{", "gcc_assert", "(", "!", "IS_CMSE_ENTRY", "(", "arm_current_func_type", "(", ")", ")", ")", ";", "if", "(", "arm_current_function_pac_enabled_p", "(", ")", ")", "{", "gcc_assert", "(", "!", "(", "saved_regs_mask", "&", "(", "1", "<<", "PC_REGNUM", ")", ")", ")", ";", "arm_emit_multi_reg_pop", "(", "saved_regs_mask", ")", ";", "emit_insn", "(", "gen_aut_nop", "(", ")", ")", ";", "emit_jump_insn", "(", "simple_return_rtx", ")", ";", "}", "else", "if", "(", "num_regs", "==", "1", ")", "{", "rtx", "par", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "rtvec_alloc", "(", "2", ")", ")", ";", "rtx", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "PC_REGNUM", ")", ";", "rtx", "addr", "=", "gen_rtx_MEM", "(", "SImode", ",", "gen_rtx_POST_INC", "(", "SImode", ",", "stack_pointer_rtx", ")", ")", ";", "set_mem_alias_set", "(", "addr", ",", "get_frame_alias_set", "(", ")", ")", ";", "XVECEXP", "(", "par", ",", "0", ",", "0", ")", "=", "ret_rtx", ";", "XVECEXP", "(", "par", ",", "0", ",", "1", ")", "=", "gen_rtx_SET", "(", "reg", ",", "addr", ")", ";", "RTX_FRAME_RELATED_P", "(", "XVECEXP", "(", "par", ",", "0", ",", "1", ")", ")", "=", "1", ";", "emit_jump_insn", "(", "par", ")", ";", "}", "else", "{", "saved_regs_mask", "&=", "~", "(", "1", "<<", "LR_REGNUM", ")", ";", "saved_regs_mask", "\|=", "(", "1", "<<", "PC_REGNUM", ")", ";", "arm_emit_multi_reg_pop", "(", "saved_regs_mask", ")", ";", "}", "}", "else", "{", "if", "(", "IS_CMSE_ENTRY", "(", "arm_current_func_type", "(", ")", ")", ")", "cmse_nonsecure_entry_clear_before_return", "(", ")", ";", "emit_jump_insn", "(", "simple_return_rtx", ")", ";", "}", "}", "</s>" ]	[ "Generate", "pattern", "*", "pop_multiple_with_stack_update_and_return", "if", "single", "POP", "instruction", "can", "be", "generated", ".", "LR", "should", "be", "replaced", "by", "PC", ".", "All", "the", "checks", "required", "are", "already", "done", "by", "USE_RETURN_INSN", "(", ")", ".", "Hence", ",", "all", "we", "really", "need", "to", "check", "here", "is", "if", "single", "register", "is", "to", "be", "returned", ",", "or", "multiple", "register", "return", "." ]	[ "arm", "0", "0", "1", "1", "1", "2", "0", "0", "0", "1", "0", "1", "1", "1", "1" ]	arm1	thumb2_expand_return	arm	CPU	GCC	18,192	270	1	[]
[ "<s>", "unsigned", "SystemZTTIImpl", "::", "getMinPrefetchStride", "(", "unsigned", "NumMemAccesses", ",", "unsigned", "NumStridedMemAccesses", ",", "unsigned", "NumPrefetches", ",", "bool", "HasCall", ")", "const", "{", "if", "(", "NumPrefetches", ">", "16", ")", "return", "UINT_MAX", ";", "if", "(", "NumStridedMemAccesses", ">", "32", "&&", "NumStridedMemAccesses", "==", "NumMemAccesses", "&&", "!", "HasCall", ")", "return", "1", ";", "return", "ST", "->", "hasMiscellaneousExtensions3", "(", ")", "?", "8192", ":", "2048", ";", "}", "</s>" ]	[ "Some", "HW", "prefetchers", "can", "handle", "accesses", "up", "to", "a", "certain", "constant", "stride", "." ]	[ "SystemZ", "SystemZ", "16", "32", "1", "8192", "2048" ]	SystemZTargetTransformInfo	getMinPrefetchStride	SystemZ	CPU	LLVM	18,193	56	1	[]
[ "<s>", "bool", "TVMInstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "Cond", ".", "size", "(", ")", "==", "2", "&&", "\"Wrong Cond args size\"", ")", ";", "Cond", "[", "0", "]", ".", "setImm", "(", "!", "Cond", "[", "0", "]", ".", "getImm", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]	[ "TVM", "TVM", "2", "\"Wrong Cond args size\"", "0", "0" ]	TVMInstrInfo	reverseBranchCondition	TVM	Virtual ISA	LLVM	18,194	49	1	[]
[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineDominatorTree", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "Hexagon" ]	HexagonBitSimplify (2)	getAnalysisUsage	Hexagon	DSP	LLVM	18,195	36	1	[]
[ "<s>", "unsigned", "DLXRegisterInfo", "::", "getRARegister", "(", ")", "const", "{", "return", "DLX", "::", "RA", ";", "}", "</s>" ]	[ "This", "method", "should", "return", "the", "register", "where", "the", "return", "address", "can", "be", "found", "." ]	[ "DLX", "DLX", "DLX::RA" ]	DLXRegisterInfo	getRARegister	DLX	CPU	LLVM	18,196	14	1	[]
[ "<s>", "XtensaSubtarget", "&", "XtensaSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "FS", ",", "StringRef", "CPUString", ")", "{", "ParseSubtargetFeatures", "(", "CPUString", ",", "FS", ")", ";", "return", "*", "this", ";", "}", "</s>" ]	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "Xtensa", "Xtensa", "Xtensa" ]	XtensaSubtarget	initializeSubtargetDependencies	Xtensa	MPU	LLVM	18,197	25	1	[]
[ "<s>", "static", "void", "rs6000_invalid_builtin", "(", "enum", "rs6000_builtins", "fncode", ")", "{", "size_t", "uns_fncode", "=", "(", "size_t", ")", "fncode", ";", "const", "char", "*", "name", "=", "rs6000_builtin_info", "[", "uns_fncode", "]", ".", "name", ";", "HOST_WIDE_INT", "fnmask", "=", "rs6000_builtin_info", "[", "uns_fncode", "]", ".", "mask", ";", "gcc_assert", "(", "name", "!=", "NULL", ")", ";", "if", "(", "(", "fnmask", "&", "RS6000_BTM_CELL", ")", "!=", "0", ")", "error", "(", "\"builtin function %qs is only valid for the cell processor\"", ",", "name", ")", ";", "else", "if", "(", "(", "fnmask", "&", "RS6000_BTM_VSX", ")", "!=", "0", ")", "error", "(", "\"builtin function %qs requires the %qs option\"", ",", "name", ",", "\"-mvsx\"", ")", ";", "else", "if", "(", "(", "fnmask", "&", "RS6000_BTM_HTM", ")", "!=", "0", ")", "error", "(", "\"builtin function %qs requires the %qs option\"", ",", "name", ",", "\"-mhtm\"", ")", ";", "else", "if", "(", "(", "fnmask", "&", "RS6000_BTM_ALTIVEC", ")", "!=", "0", ")", "error", "(", "\"builtin function %qs requires the %qs option\"", ",", "name", ",", "\"-maltivec\"", ")", ";", "else", "if", "(", "(", "fnmask", "&", "(", "RS6000_BTM_DFP", "\|", "RS6000_BTM_P8_VECTOR", ")", ")", "==", "(", "RS6000_BTM_DFP", "\|", "RS6000_BTM_P8_VECTOR", ")", ")", "error", "(", "\"builtin function %qs requires the %qs and %qs options\"", ",", "name", ",", "\"-mhard-dfp\"", ",", "\"-mpower8-vector\"", ")", ";", "else", "if", "(", "(", "fnmask", "&", "RS6000_BTM_DFP", ")", "!=", "0", ")", "error", "(", "\"builtin function %qs requires the %qs option\"", ",", "name", ",", "\"-mhard-dfp\"", ")", ";", "else", "if", "(", "(", "fnmask", "&", "RS6000_BTM_P8_VECTOR", ")", "!=", "0", ")", "error", "(", "\"builtin function %qs requires the %qs option\"", ",", "name", ",", "\"-mpower8-vector\"", ")", ";", "else", "if", "(", "(", "fnmask", "&", "(", "RS6000_BTM_P9_VECTOR", "\|", "RS6000_BTM_64BIT", ")", ")", "==", "(", "RS6000_BTM_P9_VECTOR", "\|", "RS6000_BTM_64BIT", ")", ")", "error", "(", "\"builtin function %qs requires the %qs and %qs options\"", ",", "name", ",", "\"-mcpu=power9\"", ",", "\"-m64\"", ")", ";", "else", "if", "(", "(", "fnmask", "&", "RS6000_BTM_P9_VECTOR", ")", "!=", "0", ")", "error", "(", "\"builtin function %qs requires the %qs option\"", ",", "name", ",", "\"-mcpu=power9\"", ")", ";", "else", "if", "(", "(", "fnmask", "&", "(", "RS6000_BTM_P9_MISC", "\|", "RS6000_BTM_64BIT", ")", ")", "==", "(", "RS6000_BTM_P9_MISC", "\|", "RS6000_BTM_64BIT", ")", ")", "error", "(", "\"builtin function %qs requires the %qs and %qs options\"", ",", "name", ",", "\"-mcpu=power9\"", ",", "\"-m64\"", ")", ";", "else", "if", "(", "(", "fnmask", "&", "RS6000_BTM_P9_MISC", ")", "==", "RS6000_BTM_P9_MISC", ")", "error", "(", "\"builtin function %qs requires the %qs option\"", ",", "name", ",", "\"-mcpu=power9\"", ")", ";", "else", "if", "(", "(", "fnmask", "&", "RS6000_BTM_LDBL128", ")", "==", "RS6000_BTM_LDBL128", ")", "{", "if", "(", "!", "TARGET_HARD_FLOAT", ")", "error", "(", "\"builtin function %qs requires the %qs option\"", ",", "name", ",", "\"-mhard-float\"", ")", ";", "else", "error", "(", "\"builtin function %qs requires the %qs option\"", ",", "name", ",", "TARGET_IEEEQUAD", "?", "\"-mabi=ibmlongdouble\"", ":", "\"-mlong-double-128\"", ")", ";", "}", "else", "if", "(", "(", "fnmask", "&", "RS6000_BTM_HARD_FLOAT", ")", "!=", "0", ")", "error", "(", "\"builtin function %qs requires the %qs option\"", ",", "name", ",", "\"-mhard-float\"", ")", ";", "else", "if", "(", "(", "fnmask", "&", "RS6000_BTM_FLOAT128_HW", ")", "!=", "0", ")", "error", "(", "\"builtin function %qs requires ISA 3.0 IEEE 128-bit floating point\"", ",", "name", ")", ";", "else", "if", "(", "(", "fnmask", "&", "RS6000_BTM_FLOAT128", ")", "!=", "0", ")", "error", "(", "\"builtin function %qs requires the %qs option\"", ",", "name", ",", "\"%<-mfloat128%>\"", ")", ";", "else", "if", "(", "(", "fnmask", "&", "(", "RS6000_BTM_POPCNTD", "\|", "RS6000_BTM_POWERPC64", ")", ")", "==", "(", "RS6000_BTM_POPCNTD", "\|", "RS6000_BTM_POWERPC64", ")", ")", "error", "(", "\"builtin function %qs requires the %qs (or newer), and \"", "\"%qs or %qs options\"", ",", "name", ",", "\"-mcpu=power7\"", ",", "\"-m64\"", ",", "\"-mpowerpc64\"", ")", ";", "else", "error", "(", "\"builtin function %qs is not supported with the current options\"", ",", "name", ")", ";", "}", "</s>" ]	[ "Raise", "an", "error", "message", "for", "a", "builtin", "function", "that", "is", "called", "without", "the", "appropriate", "target", "options", "being", "set", "." ]	[ "rs6000", "0", "\"builtin function %qs is only valid for the cell processor\"", "0", "\"builtin function %qs requires the %qs option\"", "\"-mvsx\"", "0", "\"builtin function %qs requires the %qs option\"", "\"-mhtm\"", "0", "\"builtin function %qs requires the %qs option\"", "\"-maltivec\"", "\"builtin function %qs requires the %qs and %qs options\"", "\"-mhard-dfp\"", "\"-mpower8-vector\"", "0", "\"builtin function %qs requires the %qs option\"", "\"-mhard-dfp\"", "0", "\"builtin function %qs requires the %qs option\"", "\"-mpower8-vector\"", "\"builtin function %qs requires the %qs and %qs options\"", "\"-mcpu=power9\"", "\"-m64\"", "0", "\"builtin function %qs requires the %qs option\"", "\"-mcpu=power9\"", "\"builtin function %qs requires the %qs and %qs options\"", "\"-mcpu=power9\"", "\"-m64\"", "\"builtin function %qs requires the %qs option\"", "\"-mcpu=power9\"", "\"builtin function %qs requires the %qs option\"", "\"-mhard-float\"", "\"builtin function %qs requires the %qs option\"", "\"-mabi=ibmlongdouble\"", "\"-mlong-double-128\"", "0", "\"builtin function %qs requires the %qs option\"", "\"-mhard-float\"", "0", "\"builtin function %qs requires ISA 3.0 IEEE 128-bit floating point\"", "0", "\"builtin function %qs requires the %qs option\"", "\"%<-mfloat128%>\"", "\"builtin function %qs requires the %qs (or newer), and \"", "\"%qs or %qs options\"", "\"-mcpu=power7\"", "\"-m64\"", "\"-mpowerpc64\"", "\"builtin function %qs is not supported with the current options\"" ]	rs60008	rs6000_invalid_builtin	rs6000	CPU	GCC	18,198	434	1	[]
[ "<s>", "unsigned", "AArch64RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "AArch64", "::", "FP", ":", "AArch64", "::", "SP", ";", "}", "</s>" ]	[ "Debug", "information", "queries", "." ]	[ "AArch64", "AArch64", "AArch64::FP", "AArch64::SP" ]	AArch64RegisterInfo34	getFrameRegister	AArch64	CPU	LLVM	18,199	44	1	[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Mips Delay Slot Filler\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Mips", "\"Mips Delay Slot Filler\"" ]

MipsDelaySlotFiller12

getPassName

Mips

CPU

LLVM

18,100

11

1

[]

[ "<s>", "unsigned", "AArch64TargetLowering", "::", "getVaListSizeInBits", "(", "const", "DataLayout", "&", "DL", ")", "const", "{", "if", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "return", "getPointerTy", "(", "DL", ")", ".", "getSizeInBits", "(", ")", ";", "return", "3", "*", "getPointerTy", "(", "DL", ")", ".", "getSizeInBits", "(", ")", "+", "2", "*", "32", ";", "}", "</s>" ]

[ "Returns", "the", "size", "of", "the", "platform", "'s", "va_list", "object", "." ]

[ "AArch64", "AArch64", "3", "2", "32" ]

AArch64ISelLowering120

getVaListSizeInBits

AArch64

CPU

LLVM

18,101

47

1

[]

[ "<s>", "void", "XtensaPassConfig", "::", "addPreEmitPass", "(", ")", "{", "}", "</s>" ]

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "Xtensa", "Xtensa" ]

XtensaTargetMachine1

addPreEmitPass

Xtensa

MPU

LLVM

18,102

8

1

[]

[ "<s>", "static", "void", "alpha_output_mi_thunk_osf", "(", "FILE", "*", "file", ",", "tree", "thunk_fndecl", "ATTRIBUTE_UNUSED", ",", "HOST_WIDE_INT", "delta", ",", "HOST_WIDE_INT", "vcall_offset", ",", "tree", "function", ")", "{", "HOST_WIDE_INT", "hi", ",", "lo", ";", "rtx", "this_rtx", ",", "funexp", ";", "rtx_insn", "*", "insn", ";", "emit_insn", "(", "gen_prologue_ldgp", "(", ")", ")", ";", "emit_note", "(", "NOTE_INSN_PROLOGUE_END", ")", ";", "if", "(", "aggregate_value_p", "(", "TREE_TYPE", "(", "TREE_TYPE", "(", "function", ")", ")", ",", "function", ")", ")", "this_rtx", "=", "gen_rtx_REG", "(", "Pmode", ",", "17", ")", ";", "else", "this_rtx", "=", "gen_rtx_REG", "(", "Pmode", ",", "16", ")", ";", "lo", "=", "(", "(", "delta", "&", "0xffff", ")", "^", "0x8000", ")", "-", "0x8000", ";", "hi", "=", "(", "(", "(", "delta", "-", "lo", ")", "&", "0xffffffff", ")", "^", "0x80000000", ")", "-", "0x80000000", ";", "if", "(", "hi", "+", "lo", "==", "delta", ")", "{", "if", "(", "hi", ")", "emit_insn", "(", "gen_adddi3", "(", "this_rtx", ",", "this_rtx", ",", "GEN_INT", "(", "hi", ")", ")", ")", ";", "if", "(", "lo", ")", "emit_insn", "(", "gen_adddi3", "(", "this_rtx", ",", "this_rtx", ",", "GEN_INT", "(", "lo", ")", ")", ")", ";", "}", "else", "{", "rtx", "tmp", "=", "alpha_emit_set_long_const", "(", "gen_rtx_REG", "(", "Pmode", ",", "0", ")", ",", "delta", ",", "-", "(", "delta", "<", "0", ")", ")", ";", "emit_insn", "(", "gen_adddi3", "(", "this_rtx", ",", "this_rtx", ",", "tmp", ")", ")", ";", "}", "if", "(", "vcall_offset", ")", "{", "rtx", "tmp", ",", "tmp2", ";", "tmp", "=", "gen_rtx_REG", "(", "Pmode", ",", "0", ")", ";", "emit_move_insn", "(", "tmp", ",", "gen_rtx_MEM", "(", "Pmode", ",", "this_rtx", ")", ")", ";", "lo", "=", "(", "(", "vcall_offset", "&", "0xffff", ")", "^", "0x8000", ")", "-", "0x8000", ";", "hi", "=", "(", "(", "(", "vcall_offset", "-", "lo", ")", "&", "0xffffffff", ")", "^", "0x80000000", ")", "-", "0x80000000", ";", "if", "(", "hi", "+", "lo", "==", "vcall_offset", ")", "{", "if", "(", "hi", ")", "emit_insn", "(", "gen_adddi3", "(", "tmp", ",", "tmp", ",", "GEN_INT", "(", "hi", ")", ")", ")", ";", "}", "else", "{", "tmp2", "=", "alpha_emit_set_long_const", "(", "gen_rtx_REG", "(", "Pmode", ",", "1", ")", ",", "vcall_offset", ",", "-", "(", "vcall_offset", "<", "0", ")", ")", ";", "emit_insn", "(", "gen_adddi3", "(", "tmp", ",", "tmp", ",", "tmp2", ")", ")", ";", "lo", "=", "0", ";", "}", "if", "(", "lo", ")", "tmp2", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "tmp", ",", "GEN_INT", "(", "lo", ")", ")", ";", "else", "tmp2", "=", "tmp", ";", "emit_move_insn", "(", "tmp", ",", "gen_rtx_MEM", "(", "Pmode", ",", "tmp2", ")", ")", ";", "emit_insn", "(", "gen_adddi3", "(", "this_rtx", ",", "this_rtx", ",", "tmp", ")", ")", ";", "}", "if", "(", "!", "TREE_USED", "(", "function", ")", ")", "{", "assemble_external", "(", "function", ")", ";", "TREE_USED", "(", "function", ")", "=", "1", ";", "}", "funexp", "=", "XEXP", "(", "DECL_RTL", "(", "function", ")", ",", "0", ")", ";", "funexp", "=", "gen_rtx_MEM", "(", "FUNCTION_MODE", ",", "funexp", ")", ";", "insn", "=", "emit_call_insn", "(", "gen_sibcall", "(", "funexp", ",", "const0_rtx", ")", ")", ";", "SIBLING_CALL_P", "(", "insn", ")", "=", "1", ";", "insn", "=", "get_insns", "(", ")", ";", "shorten_branches", "(", "insn", ")", ";", "final_start_function", "(", "insn", ",", "file", ",", "1", ")", ";", "final", "(", "insn", ",", "file", ",", "1", ")", ";", "final_end_function", "(", ")", ";", "}", "</s>" ]

[ "Emit", "a", "tail", "call", "to", "FUNCTION", "after", "adjusting", "THIS", "by", "DELTA", ".", "In", "order", "to", "avoid", "the", "hordes", "of", "differences", "between", "generated", "code", "with", "and", "without", "TARGET_EXPLICIT_RELOCS", ",", "and", "to", "avoid", "duplicating", "lots", "of", "code", "loading", "up", "large", "constants", ",", "generate", "rtl", "and", "emit", "it", "instead", "of", "going", "straight", "to", "text", ".", "Not", "sure", "why", "this", "idea", "has", "n't", "been", "explored", "before", "..." ]

[ "alpha", "17", "16", "0xffff", "0x8000", "0x8000", "0xffffffff", "0x80000000", "0x80000000", "0", "0", "0", "0xffff", "0x8000", "0x8000", "0xffffffff", "0x80000000", "0x80000000", "1", "0", "0", "1", "0", "1", "1", "1" ]

alpha4

alpha_output_mi_thunk_osf

alpha

MPU

GCC

18,103

475

1

[]

[ "<s>", "void", "Hexagon_CCState", "::", "AnalyzeFormalArguments", "(", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "Hexagon_CCAssignFn", "Fn", ",", "unsigned", "SretValueInRegs", ")", "{", "unsigned", "NumArgs", "=", "Ins", ".", "size", "(", ")", ";", "unsigned", "i", "=", "0", ";", "if", "(", "SretValueInRegs", "!=", "0", ")", "{", "++", "i", ";", "}", "for", "(", ";", "i", "!=", "NumArgs", ";", "++", "i", ")", "{", "EVT", "ArgVT", "=", "Ins", "[", "i", "]", ".", "VT", ";", "ISD", "::", "ArgFlagsTy", "ArgFlags", "=", "Ins", "[", "i", "]", ".", "Flags", ";", "if", "(", "Fn", "(", "i", ",", "ArgVT", ",", "ArgVT", ",", "CCValAssign", "::", "Full", ",", "ArgFlags", ",", "*", "this", ",", "0", ",", "0", ",", "false", ")", ")", "{", "dbgs", "(", ")", "<<", "\"Formal argument #\"", "<<", "i", "<<", "\" has unhandled type \"", "<<", "ArgVT", ".", "getEVTString", "(", ")", "<<", "\"\\n\"", ";", "abort", "(", ")", ";", "}", "}", "}", "</s>" ]

[ "AnalyzeFormalArguments", "-", "Analyze", "an", "array", "of", "argument", "values", ",", "incorporating", "info", "about", "the", "formals", "into", "this", "state", "." ]

[ "Hexagon", "Hexagon", "ISD::InputArg", "Hexagon", "0", "0", "ISD::ArgFlagsTy", "0", "0", "\"Formal argument #\"", "\" has unhandled type \"", "\"\\n\"" ]

HexagonCallingConvLower

AnalyzeFormalArguments

Hexagon

DSP

LLVM

18,104

132

1

[]

[ "<s>", "machreg_t", "semctl", "(", "machreg_t", "semid", ",", "machreg_t", "semnum", ",", "machreg_t", "cmd", ",", "machreg_t", "arg", ")", "{", "return", "_semctl", "(", "semid", ",", "semnum", ",", "cmd", ",", "arg", "<<", "SHIFT_BITS", ")", ";", "}", "</s>" ]

[ "<", "sys/sem.h", ">", "has", "int", "semctl", "(", "int", ",", "int", ",", "int", ",", "...", ")", ";", "where", "the", "variadic", "argument", "is", "union", "semun", "if", "used", ".", "union", "semun", "contains", "an", "int", "and", "two", "pointers", ",", "so", "the", "union", "is", "already", "64", "bits", "wide", "under", "the", "N64", "ABI", "and", "alignment", "is", "not", "an", "issue", "." ]

[ "mips" ]

irix6-libc-compat

semctl

mips

CPU

GCC

18,105

31

1

[]

[ "<s>", "void", "X86RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", "\"Unexpected\"", ")", ";", "unsigned", "i", "=", "0", ";", "MachineInstr", "&", "MI", "=", "*", "II", ";", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "\"Instr doesn't have FrameIndex operand!\"", ")", ";", "}", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getIndex", "(", ")", ";", "unsigned", "BasePtr", ";", "if", "(", "needsStackRealignment", "(", "MF", ")", ")", "BasePtr", "=", "(", "FrameIndex", "<", "0", "?", "FramePtr", ":", "StackPtr", ")", ";", "else", "BasePtr", "=", "(", "hasFP", "(", "MF", ")", "?", "FramePtr", ":", "StackPtr", ")", ";", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "BasePtr", ",", "false", ")", ";", "if", "(", "MI", ".", "getOperand", "(", "i", "+", "3", ")", ".", "isImm", "(", ")", ")", "{", "int", "Offset", "=", "getFrameIndexOffset", "(", "MF", ",", "FrameIndex", ")", "+", "(", "int", ")", "(", "MI", ".", "getOperand", "(", "i", "+", "3", ")", ".", "getImm", "(", ")", ")", ";", "MI", ".", "getOperand", "(", "i", "+", "3", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "}", "else", "{", "uint64_t", "Offset", "=", "getFrameIndexOffset", "(", "MF", ",", "FrameIndex", ")", "+", "(", "uint64_t", ")", "MI", ".", "getOperand", "(", "i", "+", "3", ")", ".", "getOffset", "(", ")", ";", "MI", ".", "getOperand", "(", "i", "+", "3", ")", ".", "setOffset", "(", "Offset", ")", ";", "}", "}", "</s>" ]

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "X86", "X86", "0", "\"Unexpected\"", "0", "\"Instr doesn't have FrameIndex operand!\"", "0", "3", "3", "3", "3", "3" ]

X86RegisterInfo41

eliminateFrameIndex

X86

CPU

LLVM

18,106

254

1

[]

[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "override", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "MMIX", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_mmix_rel_16\"", ",", "0", ",", "32", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "\"fixup_mmix_rel_24\"", ",", "0", ",", "32", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "\"fixup_mmix_h\"", ",", "0", ",", "16", ",", "0", "}", ",", "{", "\"fixup_mmix_mh\"", ",", "0", ",", "16", ",", "0", "}", ",", "{", "\"fixup_mmix_ml\"", ",", "0", ",", "16", ",", "0", "}", ",", "{", "\"fixup_mmix_l\"", ",", "0", ",", "16", ",", "0", "}", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "(", ")", "&&", "\"Invalid kind!\"", ")", ";", "return", "Infos", "[", "Kind", "-", "FirstTargetFixupKind", "]", ";", "}", "</s>" ]

[ "Get", "information", "on", "a", "fixup", "kind", "." ]

[ "MMIX", "MMIX::NumTargetFixupKinds", "\"fixup_mmix_rel_16\"", "0", "32", "\"fixup_mmix_rel_24\"", "0", "32", "\"fixup_mmix_h\"", "0", "16", "0", "\"fixup_mmix_mh\"", "0", "16", "0", "\"fixup_mmix_ml\"", "0", "16", "0", "\"fixup_mmix_l\"", "0", "16", "0", "\"Invalid kind!\"" ]

MMIXAsmBackend

getFixupKindInfo

MMIX

CPU

LLVM

18,107

126

1

[]

[ "<s>", "static", "rtx", "gen_and_emit_move", "(", "rtx", "to", ",", "rtx", "from", ",", "rtx", "where", ",", "bool", "before", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "to", ")", ";", "if", "(", "optimize", "&&", "before", "&&", "already_contains", "(", "to", ",", "from", ")", ")", "{", "display_content_memory", "(", "stderr", ")", ";", "if", "(", "dump_file", ")", "{", "fprintf", "(", "dump_file", ",", "\" Omit move of %s into \"", ",", "get_content_name", "(", "get_content_index", "(", "from", ")", ",", "mode", ")", ")", ";", "fprintf", "(", "dump_file", ",", "\"%s as it already contains this value\\n\"", ",", "get_content_name", "(", "get_content_index", "(", "to", ")", ",", "mode", ")", ")", ";", "}", "}", "else", "{", "rtx", "move", "=", "mode", "==", "QImode", "?", "gen_movqi", "(", "to", ",", "from", ")", ":", "gen_movhi", "(", "to", ",", "from", ")", ";", "EM", "(", "move", ")", ";", "if", "(", "where", "==", "NULL_RTX", ")", "emit_insn", "(", "move", ")", ";", "else", "if", "(", "before", ")", "emit_insn_before", "(", "move", ",", "where", ")", ";", "else", "{", "rtx", "note", "=", "find_reg_note", "(", "where", ",", "REG_EH_REGION", ",", "NULL_RTX", ")", ";", "if", "(", "note", "!=", "NULL_RTX", ")", "{", "add_reg_note", "(", "move", ",", "REG_EH_REGION", ",", "XEXP", "(", "note", ",", "0", ")", ")", ";", "remove_note", "(", "where", ",", "note", ")", ";", "}", "emit_insn_after", "(", "move", ",", "where", ")", ";", "}", "if", "(", "before", ")", "record_content", "(", "to", ",", "from", ")", ";", "else", "add_postponed_content_update", "(", "to", ",", "from", ")", ";", "}", "return", "before", "?", "to", ":", "from", ";", "}", "</s>" ]

[ "Generate", "and", "emit", "a", "move", "of", "(", "register", ")", "FROM", "into", "TO", ".", "if", "WHERE", "is", "not", "NULL", "then", "if", "BEFORE", "is", "true", "then", "emit", "the", "insn", "before", "WHERE", ",", "otherwise", "emit", "it", "after", "WHERE", ".", "If", "TO", "already", "contains", "FROM", "then", "do", "nothing", ".", "Returns", "TO", "if", "BEFORE", "is", "true", ",", "FROM", "otherwise", "." ]

[ "rl78", "\" Omit move of %s into \"", "\"%s as it already contains this value\\n\"", "0" ]

rl782

gen_and_emit_move

rl78

MPU

GCC

18,108

215

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"ARC Expand Pseudos\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "ARC", "\"ARC Expand Pseudos\"" ]

ARCExpandPseudos

getPassName

ARC

MPU

LLVM

18,109

11

1

[]

[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "return", "createARMMachObjectWriter", "(", "OS", ",", "false", ",", "MachO", "::", "CPU_TYPE_ARM", ",", "Subtype", ")", ";", "}", "</s>" ]

[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]

[ "ARM", "ARM", "ARM" ]

ARMAsmBackend23

createObjectWriter

ARM

CPU

LLVM

18,110

26

1

[]

[ "<s>", "static", "void", "ix86_finish_cost", "(", "void", "*", "data", ",", "unsigned", "*", "prologue_cost", ",", "unsigned", "*", "body_cost", ",", "unsigned", "*", "epilogue_cost", ")", "{", "unsigned", "*", "cost", "=", "(", "unsigned", "*", ")", "data", ";", "*", "prologue_cost", "=", "cost", "[", "vect_prologue", "]", ";", "*", "body_cost", "=", "cost", "[", "vect_body", "]", ";", "*", "epilogue_cost", "=", "cost", "[", "vect_epilogue", "]", ";", "}", "</s>" ]

[ "Implement", "targetm.vectorize.finish_cost", "." ]

[ "i386" ]

i386

ix86_finish_cost

i386

CPU

GCC

18,111

56

1

[]

[ "<s>", "static", "bool", "rs6000_discover_homogeneous_aggregate", "(", "machine_mode", "mode", ",", "const_tree", "type", ",", "machine_mode", "*", "elt_mode", ",", "int", "*", "n_elts", ")", "{", "if", "(", "DEFAULT_ABI", "==", "ABI_ELFv2", "&&", "type", "&&", "AGGREGATE_TYPE_P", "(", "type", ")", ")", "{", "machine_mode", "field_mode", "=", "VOIDmode", ";", "int", "field_count", "=", "rs6000_aggregate_candidate", "(", "type", ",", "&", "field_mode", ")", ";", "if", "(", "field_count", ">", "0", ")", "{", "int", "n_regs", "=", "(", "SCALAR_FLOAT_MODE_P", "(", "field_mode", ")", "?", "(", "GET_MODE_SIZE", "(", "field_mode", ")", "+", "7", ")", ">>", "3", ":", "1", ")", ";", "if", "(", "field_count", "*", "n_regs", "<=", "AGGR_ARG_NUM_REG", ")", "{", "if", "(", "elt_mode", ")", "*", "elt_mode", "=", "field_mode", ";", "if", "(", "n_elts", ")", "*", "n_elts", "=", "field_count", ";", "return", "true", ";", "}", "}", "}", "if", "(", "elt_mode", ")", "*", "elt_mode", "=", "mode", ";", "if", "(", "n_elts", ")", "*", "n_elts", "=", "1", ";", "return", "false", ";", "}", "</s>" ]

[ "If", "an", "argument", ",", "whose", "type", "is", "described", "by", "TYPE", "and", "MODE", ",", "is", "a", "homogeneous", "float", "or", "vector", "aggregate", "that", "shall", "be", "passed", "in", "FP/vector", "registers", "according", "to", "the", "ELFv2", "ABI", ",", "return", "the", "homogeneous", "element", "mode", "in", "*", "ELT_MODE", "and", "the", "number", "of", "elements", "in", "*", "N_ELTS", ",", "and", "return", "TRUE", ".", "Otherwise", ",", "set", "*", "ELT_MODE", "to", "MODE", "and", "*", "N_ELTS", "to", "1", ",", "and", "return", "FALSE", "." ]

[ "rs6000", "0", "7", "3", "1", "1" ]

rs60005

rs6000_discover_homogeneous_aggregate

rs6000

CPU

GCC

18,112

134

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"TOY DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "TOY", "\"TOY DAG->DAG Pattern Instruction Selection\"" ]

TOYISelDAGToDAG

getPassName

TOY

CPU

LLVM

18,113

13

1

[]

[ "<s>", "virtual", "int", "getInstrLatency", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "SDNode", "*", "Node", ")", "const", "{", "return", "1", ";", "}", "</s>" ]

[ "Compute", "the", "instruction", "latency", "of", "a", "given", "instruction", "." ]

[ "R600", "1" ]

R600InstrInfo10

getInstrLatency

R600

GPU

LLVM

18,114

19

1

[]

[ "<s>", "bool", "X86ATTAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ";", "if", "(", "IDVal", "==", "\".word\"", ")", "return", "ParseDirectiveWord", "(", "2", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", ".", "startswith", "(", "\".code\"", ")", ")", "return", "ParseDirectiveCode", "(", "IDVal", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]

[ "X86", "X86", "\".word\"", "2", "\".code\"" ]

X86AsmParser14

ParseDirective

X86

CPU

LLVM

18,115

62

1

[]

[ "<s>", "bool", "Error", "(", "SMLoc", "L", ",", "const", "Twine", "&", "Msg", ")", "{", "return", "Parser", ".", "Error", "(", "L", ",", "Msg", ")", ";", "}", "</s>" ]

[ "Return", "an", "error", "at", "the", "location", "L", ",", "with", "the", "message", "Msg", "." ]

[ "ARM" ]

ARMAsmParser111

Error

ARM

CPU

LLVM

18,116

23

1

[]

[ "<s>", "void", "SparcInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", "->", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "if", "(", "RC", "==", "&", "SP", "::", "I64RegsRegClass", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "SP", "::", "STXri", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "0", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "else", "if", "(", "RC", "==", "&", "SP", "::", "IntRegsRegClass", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "SP", "::", "STri", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "0", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "else", "if", "(", "RC", "==", "&", "SP", "::", "FPRegsRegClass", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "SP", "::", "STFri", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "0", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "else", "if", "(", "RC", "==", "&", "SP", "::", "DFPRegsRegClass", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "SP", "::", "STDFri", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "0", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "else", "llvm_unreachable", "(", "\"Can't store this register to stack slot\"", ")", ";", "}", "</s>" ]

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "Sparc", "Sparc", "SP::I64RegsRegClass", "SP::STXri", "0", "SP::IntRegsRegClass", "SP::STri", "0", "SP::FPRegsRegClass", "SP::STFri", "0", "SP::DFPRegsRegClass", "SP::STDFri", "0", "\"Can't store this register to stack slot\"" ]

SparcInstrInfo2

storeRegToStackSlot

Sparc

CPU

LLVM

18,117

322

1

[]

[ "<s>", "MachineInstrBuilder", "SIInstrInfo", "::", "getAddNoCarry", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ")", "const", "{", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "UnusedCarry", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SReg_64RegClass", ")", ";", "return", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "AMDGPU", "::", "V_ADD_I32_e64", ")", ",", "DestReg", ")", ".", "addReg", "(", "UnusedCarry", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";", "}", "</s>" ]

[ "Return", "a", "partially", "built", "integer", "add", "instruction", "without", "carry", "." ]

[ "AMDGPU", "SI", "AMDGPU::SReg_64RegClass", "AMDGPU::V_ADD_I32_e64" ]

SIInstrInfo103

getAddNoCarry

AMDGPU

GPU

LLVM

18,118

84

1

[]

[ "<s>", "const", "char", "*", "lshrqi3_out", "(", "rtx_insn", "*", "insn", ",", "rtx", "operands", "[", "]", ",", "int", "*", "len", ")", "{", "if", "(", "CONST_INT_P", "(", "operands", "[", "2", "]", ")", ")", "{", "int", "k", ";", "if", "(", "!", "len", ")", "len", "=", "&", "k", ";", "switch", "(", "INTVAL", "(", "operands", "[", "2", "]", ")", ")", "{", "default", ":", "if", "(", "INTVAL", "(", "operands", "[", "2", "]", ")", "<", "8", ")", "break", ";", "*", "len", "=", "1", ";", "return", "\"clr %0\"", ";", "case", "1", ":", "*", "len", "=", "1", ";", "return", "\"lsr %0\"", ";", "case", "2", ":", "*", "len", "=", "2", ";", "return", "(", "\"lsr %0\"", "CR_TAB", "\"lsr %0\"", ")", ";", "case", "3", ":", "*", "len", "=", "3", ";", "return", "(", "\"lsr %0\"", "CR_TAB", "\"lsr %0\"", "CR_TAB", "\"lsr %0\"", ")", ";", "case", "4", ":", "if", "(", "test_hard_reg_class", "(", "LD_REGS", ",", "operands", "[", "0", "]", ")", ")", "{", "*", "len", "=", "2", ";", "return", "(", "\"swap %0\"", "CR_TAB", "\"andi %0,0x0f\"", ")", ";", "}", "*", "len", "=", "4", ";", "return", "(", "\"lsr %0\"", "CR_TAB", "\"lsr %0\"", "CR_TAB", "\"lsr %0\"", "CR_TAB", "\"lsr %0\"", ")", ";", "case", "5", ":", "if", "(", "test_hard_reg_class", "(", "LD_REGS", ",", "operands", "[", "0", "]", ")", ")", "{", "*", "len", "=", "3", ";", "return", "(", "\"swap %0\"", "CR_TAB", "\"lsr %0\"", "CR_TAB", "\"andi %0,0x7\"", ")", ";", "}", "*", "len", "=", "5", ";", "return", "(", "\"lsr %0\"", "CR_TAB", "\"lsr %0\"", "CR_TAB", "\"lsr %0\"", "CR_TAB", "\"lsr %0\"", "CR_TAB", "\"lsr %0\"", ")", ";", "case", "6", ":", "if", "(", "test_hard_reg_class", "(", "LD_REGS", ",", "operands", "[", "0", "]", ")", ")", "{", "*", "len", "=", "4", ";", "return", "(", "\"swap %0\"", "CR_TAB", "\"lsr %0\"", "CR_TAB", "\"lsr %0\"", "CR_TAB", "\"andi %0,0x3\"", ")", ";", "}", "*", "len", "=", "6", ";", "return", "(", "\"lsr %0\"", "CR_TAB", "\"lsr %0\"", "CR_TAB", "\"lsr %0\"", "CR_TAB", "\"lsr %0\"", "CR_TAB", "\"lsr %0\"", "CR_TAB", "\"lsr %0\"", ")", ";", "case", "7", ":", "*", "len", "=", "3", ";", "return", "(", "\"rol %0\"", "CR_TAB", "\"clr %0\"", "CR_TAB", "\"rol %0\"", ")", ";", "}", "}", "else", "if", "(", "CONSTANT_P", "(", "operands", "[", "2", "]", ")", ")", "fatal_insn", "(", "\"internal compiler error. Incorrect shift:\"", ",", "insn", ")", ";", "out_shift_with_cnt", "(", "\"lsr %0\"", ",", "insn", ",", "operands", ",", "len", ",", "1", ")", ";", "return", "\"\"", ";", "}", "</s>" ]

[ "8bit", "logic", "shift", "right", "(", "(", "unsigned", "char", ")", "x", ">", ">", "i", ")" ]

[ "avr", "2", "2", "2", "8", "1", "\"clr %0\"", "1", "1", "\"lsr %0\"", "2", "2", "\"lsr %0\"", "\"lsr %0\"", "3", "3", "\"lsr %0\"", "\"lsr %0\"", "\"lsr %0\"", "4", "0", "2", "\"swap %0\"", "\"andi %0,0x0f\"", "4", "\"lsr %0\"", "\"lsr %0\"", "\"lsr %0\"", "\"lsr %0\"", "5", "0", "3", "\"swap %0\"", "\"lsr %0\"", "\"andi %0,0x7\"", "5", "\"lsr %0\"", "\"lsr %0\"", "\"lsr %0\"", "\"lsr %0\"", "\"lsr %0\"", "6", "0", "4", "\"swap %0\"", "\"lsr %0\"", "\"lsr %0\"", "\"andi %0,0x3\"", "6", "\"lsr %0\"", "\"lsr %0\"", "\"lsr %0\"", "\"lsr %0\"", "\"lsr %0\"", "\"lsr %0\"", "7", "3", "\"rol %0\"", "\"clr %0\"", "\"rol %0\"", "2", "\"internal compiler error. Incorrect shift:\"", "\"lsr %0\"", "1", "\"\"" ]

avr

lshrqi3_out

avr

MPU

GCC

18,119

322

1

[]

[ "<s>", "static", "void", "emit_unlikely_jump", "(", "rtx", "cond", ",", "rtx", "label", ")", "{", "rtx", "x", "=", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "cond", ",", "label", ",", "pc_rtx", ")", ";", "rtx_insn", "*", "insn", "=", "emit_jump_insn", "(", "gen_rtx_SET", "(", "pc_rtx", ",", "x", ")", ")", ";", "add_reg_br_prob_note", "(", "insn", ",", "profile_probability", "::", "very_unlikely", "(", ")", ")", ";", "}", "</s>" ]

[ "Mark", "the", "previous", "jump", "instruction", "as", "unlikely", "." ]

[ "rs6000" ]

rs6000

emit_unlikely_jump

rs6000

CPU

GCC

18,120

51

1

[]

[ "<s>", "TargetLowering", "::", "ConstraintWeight", "AArch64TargetLowering", "::", "getSingleConstraintMatchWeight", "(", "AsmOperandInfo", "&", "info", ",", "const", "char", "*", "constraint", ")", "const", "{", "ConstraintWeight", "weight", "=", "CW_Invalid", ";", "Value", "*", "CallOperandVal", "=", "info", ".", "CallOperandVal", ";", "if", "(", "!", "CallOperandVal", ")", "return", "CW_Default", ";", "Type", "*", "type", "=", "CallOperandVal", "->", "getType", "(", ")", ";", "switch", "(", "*", "constraint", ")", "{", "default", ":", "weight", "=", "TargetLowering", "::", "getSingleConstraintMatchWeight", "(", "info", ",", "constraint", ")", ";", "break", ";", "case", "'x'", ":", "case", "'w'", ":", "case", "'y'", ":", "if", "(", "type", "->", "isFloatingPointTy", "(", ")", "||", "type", "->", "isVectorTy", "(", ")", ")", "weight", "=", "CW_Register", ";", "break", ";", "case", "'z'", ":", "weight", "=", "CW_Constant", ";", "break", ";", "case", "'U'", ":", "if", "(", "parsePredicateConstraint", "(", "constraint", ")", "!=", "PredicateConstraint", "::", "Invalid", ")", "weight", "=", "CW_Register", ";", "break", ";", "}", "return", "weight", ";", "}", "</s>" ]

[ "Examine", "constraint", "string", "and", "operand", "type", "and", "determine", "a", "weight", "value", "." ]

[ "AArch64", "AArch64" ]

AArch64ISelLowering (2)2

getSingleConstraintMatchWeight

AArch64

CPU

LLVM

18,121

133

1

[]

[ "<s>", "Type", "*", "getParamType", "(", "unsigned", "Param", ")", "const", "{", "assert", "(", "AllParams", ".", "count", "(", "Param", ")", "==", "1", "&&", "\"Param has not been defined!\"", ")", ";", "return", "ParamTypes", ".", "find", "(", "Param", ")", "->", "second", ";", "}", "</s>" ]

[ "Parameter", "type", "accessors", "." ]

[ "HSAIL", "1", "\"Param has not been defined!\"" ]

HSAILParamManager

getParamType

HSAIL

Virtual ISA

LLVM

18,122

34

1

[]

[ "<s>", "Register", "X86TargetLowering", "::", "getExceptionSelectorRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "{", "if", "(", "isFuncletEHPersonality", "(", "classifyEHPersonality", "(", "PersonalityFn", ")", ")", ")", "return", "X86", "::", "NoRegister", ";", "return", "Subtarget", ".", "isTarget64BitLP64", "(", ")", "?", "X86", "::", "RDX", ":", "X86", "::", "EDX", ";", "}", "</s>" ]

[ "If", "a", "physical", "register", ",", "this", "returns", "the", "register", "that", "receives", "the", "exception", "typeid", "on", "entry", "to", "a", "landing", "pad", "." ]

[ "X86", "X86", "X86::NoRegister", "X86::RDX", "X86::EDX" ]

X86ISelLowering (2)5

getExceptionSelectorRegister

X86

CPU

LLVM

18,123

43

1

[]

[ "<s>", "bool", "rs6000_output_addr_const_extra", "(", "FILE", "*", "file", ",", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "UNSPEC", ")", "switch", "(", "XINT", "(", "x", ",", "1", ")", ")", "{", "case", "UNSPEC_TOCREL", ":", "gcc_checking_assert", "(", "SYMBOL_REF_P", "(", "XVECEXP", "(", "x", ",", "0", ",", "0", ")", ")", "&&", "REG_P", "(", "XVECEXP", "(", "x", ",", "0", ",", "1", ")", ")", "&&", "REGNO", "(", "XVECEXP", "(", "x", ",", "0", ",", "1", ")", ")", "==", "TOC_REGISTER", ")", ";", "output_addr_const", "(", "file", ",", "XVECEXP", "(", "x", ",", "0", ",", "0", ")", ")", ";", "if", "(", "x", "==", "tocrel_base_oac", "&&", "tocrel_offset_oac", "!=", "const0_rtx", ")", "{", "if", "(", "INTVAL", "(", "tocrel_offset_oac", ")", ">=", "0", ")", "fprintf", "(", "file", ",", "\"+\"", ")", ";", "output_addr_const", "(", "file", ",", "CONST_CAST_RTX", "(", "tocrel_offset_oac", ")", ")", ";", "}", "if", "(", "!", "TARGET_AIX", "||", "(", "TARGET_ELF", "&&", "TARGET_MINIMAL_TOC", ")", ")", "{", "putc", "(", "'-'", ",", "file", ")", ";", "assemble_name", "(", "file", ",", "toc_label_name", ")", ";", "need_toc_init", "=", "1", ";", "}", "else", "if", "(", "TARGET_ELF", ")", "fputs", "(", "\"@toc\"", ",", "file", ")", ";", "return", "true", ";", "case", "UNSPEC_MACHOPIC_OFFSET", ":", "output_addr_const", "(", "file", ",", "XVECEXP", "(", "x", ",", "0", ",", "0", ")", ")", ";", "putc", "(", "'-'", ",", "file", ")", ";", "machopic_output_function_base_name", "(", "file", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "</s>" ]

[ "Implement", "TARGET_ASM_OUTPUT_ADDR_CONST_EXTRA", "." ]

[ "rs6000", "1", "0", "0", "0", "1", "0", "1", "0", "0", "0", "\"+\"", "1", "\"@toc\"", "0", "0" ]

rs6000

rs6000_output_addr_const_extra

rs6000

CPU

GCC

18,124

209

1

[]

[ "<s>", "Register", "VERegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "VE", "::", "SX9", ";", "}", "</s>" ]

[ "Debug", "information", "queries", "." ]

[ "VE", "VE", "VE::SX9" ]

VERegisterInfo

getFrameRegister

VE

CPU

LLVM

18,125

18

1

[]

[ "<s>", "void", "R600SchedStrategy", "::", "schedNode", "(", "SUnit", "*", "SU", ",", "bool", "IsTopNode", ")", "{", "if", "(", "NextInstKind", "!=", "CurInstKind", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Instruction Type Switch\\n\"", ")", ";", "if", "(", "NextInstKind", "!=", "IDAlu", ")", "OccupedSlotsMask", "=", "15", ";", "CurEmitted", "=", "0", ";", "CurInstKind", "=", "NextInstKind", ";", "}", "if", "(", "CurInstKind", "==", "IDAlu", ")", "{", "AluInstCount", "++", ";", "switch", "(", "getAluKind", "(", "SU", ")", ")", "{", "case", "AluT_XYZW", ":", "CurEmitted", "+=", "4", ";", "break", ";", "case", "AluDiscarded", ":", "break", ";", "default", ":", "{", "++", "CurEmitted", ";", "for", "(", "MachineInstr", "::", "mop_iterator", "It", "=", "SU", "->", "getInstr", "(", ")", "->", "operands_begin", "(", ")", ",", "E", "=", "SU", "->", "getInstr", "(", ")", "->", "operands_end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "MachineOperand", "&", "MO", "=", "*", "It", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "AMDGPU", "::", "ALU_LITERAL_X", ")", "++", "CurEmitted", ";", "}", "}", "}", "}", "else", "{", "++", "CurEmitted", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "CurEmitted", "<<", "\" Instructions Emitted in this clause\\n\"", ")", ";", "if", "(", "CurInstKind", "!=", "IDFetch", ")", "{", "MoveUnits", "(", "Pending", "[", "IDFetch", "]", ",", "Available", "[", "IDFetch", "]", ")", ";", "}", "else", "FetchInstCount", "++", ";", "}", "</s>" ]

[ "ScheduleDAGMI", "has", "scheduled", "an", "instruction", "-", "tell", "HazardRec", "about", "it", "." ]

[ "R600", "\"Instruction Type Switch\\n\"", "15", "0", "4", "\" Instructions Emitted in this clause\\n\"" ]

R600MachineScheduler34

schedNode

R600

GPU

LLVM

18,126

198

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "getInsertSubregLikeInputs", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "DefIdx", ",", "RegSubRegPair", "&", "BaseReg", ",", "RegSubRegPairAndIdx", "&", "InsertedReg", ")", "const", "{", "assert", "(", "DefIdx", "<", "MI", ".", "getDesc", "(", ")", ".", "getNumDefs", "(", ")", "&&", "\"Invalid definition index\"", ")", ";", "assert", "(", "MI", ".", "isInsertSubregLike", "(", ")", "&&", "\"Invalid kind of instruction\"", ")", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "ARM", "::", "VSETLNi32", ":", "const", "MachineOperand", "&", "MOBaseReg", "=", "MI", ".", "getOperand", "(", "1", ")", ";", "const", "MachineOperand", "&", "MOInsertedReg", "=", "MI", ".", "getOperand", "(", "2", ")", ";", "const", "MachineOperand", "&", "MOIndex", "=", "MI", ".", "getOperand", "(", "3", ")", ";", "BaseReg", ".", "Reg", "=", "MOBaseReg", ".", "getReg", "(", ")", ";", "BaseReg", ".", "SubReg", "=", "MOBaseReg", ".", "getSubReg", "(", ")", ";", "InsertedReg", ".", "Reg", "=", "MOInsertedReg", ".", "getReg", "(", ")", ";", "InsertedReg", ".", "SubReg", "=", "MOInsertedReg", ".", "getSubReg", "(", ")", ";", "InsertedReg", ".", "SubIdx", "=", "MOIndex", ".", "getImm", "(", ")", "==", "0", "?", "ARM", "::", "ssub_0", ":", "ARM", "::", "ssub_1", ";", "return", "true", ";", "}", "llvm_unreachable", "(", "\"Target dependent opcode missing\"", ")", ";", "}", "</s>" ]

[ "Target-dependent", "implementation", "of", "getInsertSubregInputs", "." ]

[ "ARM", "ARM", "\"Invalid definition index\"", "\"Invalid kind of instruction\"", "ARM::VSETLNi32", "1", "2", "3", "0", "ARM::ssub_0", "ARM::ssub_1", "\"Target dependent opcode missing\"" ]

ARMBaseInstrInfo (2)2

getInsertSubregLikeInputs

ARM

CPU

LLVM

18,127

171

1

[]

[ "<s>", "int", "X86TTIImpl", "::", "getGatherScatterOpCost", "(", "unsigned", "Opcode", ",", "Type", "*", "SrcVTy", ",", "Value", "*", "Ptr", ",", "bool", "VariableMask", ",", "unsigned", "Alignment", ")", "{", "assert", "(", "SrcVTy", "->", "isVectorTy", "(", ")", "&&", "\"Unexpected data type for Gather/Scatter\"", ")", ";", "unsigned", "VF", "=", "SrcVTy", "->", "getVectorNumElements", "(", ")", ";", "PointerType", "*", "PtrTy", "=", "dyn_cast", "<", "PointerType", ">", "(", "Ptr", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "PtrTy", "&&", "Ptr", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", ")", "PtrTy", "=", "dyn_cast", "<", "PointerType", ">", "(", "Ptr", "->", "getType", "(", ")", "->", "getVectorElementType", "(", ")", ")", ";", "assert", "(", "PtrTy", "&&", "\"Unexpected type for Ptr argument\"", ")", ";", "unsigned", "AddressSpace", "=", "PtrTy", "->", "getAddressSpace", "(", ")", ";", "bool", "Scalarize", "=", "false", ";", "if", "(", "(", "Opcode", "==", "Instruction", "::", "Load", "&&", "!", "isLegalMaskedGather", "(", "SrcVTy", ")", ")", "||", "(", "Opcode", "==", "Instruction", "::", "Store", "&&", "!", "isLegalMaskedScatter", "(", "SrcVTy", ")", ")", ")", "Scalarize", "=", "true", ";", "if", "(", "VF", "==", "2", "||", "(", "VF", "==", "4", "&&", "!", "ST", "->", "hasVLX", "(", ")", ")", ")", "Scalarize", "=", "true", ";", "if", "(", "Scalarize", ")", "return", "getGSScalarCost", "(", "Opcode", ",", "SrcVTy", ",", "VariableMask", ",", "Alignment", ",", "AddressSpace", ")", ";", "return", "getGSVectorCost", "(", "Opcode", ",", "SrcVTy", ",", "Ptr", ",", "Alignment", ",", "AddressSpace", ")", ";", "}", "</s>" ]

[ "Calculate", "the", "cost", "of", "Gather", "/", "Scatter", "operation", "." ]

[ "X86", "X86", "\"Unexpected data type for Gather/Scatter\"", "\"Unexpected type for Ptr argument\"", "2", "4" ]

X86TargetTransformInfo105

getGatherScatterOpCost

X86

CPU

LLVM

18,128

203

1

[]

[ "<s>", "static", "vector_costs", "*", "rs6000_vectorize_create_costs", "(", "vec_info", "*", "vinfo", ",", "bool", "costing_for_scalar", ")", "{", "return", "new", "rs6000_cost_data", "(", "vinfo", ",", "costing_for_scalar", ")", ";", "}", "</s>" ]

[ "Implement", "targetm.vectorize.create_costs", "." ]

[ "rs6000" ]

rs6000

rs6000_vectorize_create_costs

rs6000

CPU

GCC

18,129

23

1

[]

[ "<s>", "static", "const", "char", "*", "get_round_mode_suffix", "(", ")", "{", "enum", "attr_round_suffix", "s", "=", "get_attr_round_suffix", "(", "current_output_insn", ")", ";", "switch", "(", "s", ")", "{", "case", "ROUND_SUFFIX_NONE", ":", "return", "NULL", ";", "case", "ROUND_SUFFIX_NORMAL", ":", "switch", "(", "alpha_fprm", ")", "{", "case", "ALPHA_FPRM_NORM", ":", "return", "NULL", ";", "case", "ALPHA_FPRM_MINF", ":", "return", "\"m\"", ";", "case", "ALPHA_FPRM_CHOP", ":", "return", "\"c\"", ";", "case", "ALPHA_FPRM_DYN", ":", "return", "\"d\"", ";", "}", "break", ";", "case", "ROUND_SUFFIX_C", ":", "return", "\"c\"", ";", "}", "abort", "(", ")", ";", "}", "</s>" ]

[ "Return", "the", "rounding", "mode", "suffix", "applicable", "to", "the", "current", "instruction", ",", "or", "NULL", "." ]

[ "alpha", "\"m\"", "\"c\"", "\"d\"", "\"c\"" ]

alpha2

get_round_mode_suffix

alpha

MPU

GCC

18,130

75

1

[]

[ "<s>", "static", "rtx", "safe_vector_operand", "(", "rtx", "x", ",", "enum", "machine_mode", "mode", ")", "{", "if", "(", "x", "!=", "const0_rtx", ")", "return", "x", ";", "x", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "gen_iwmmxt_clrdi", "(", "mode", "==", "DImode", "?", "x", ":", "gen_rtx_SUBREG", "(", "DImode", ",", "x", ",", "0", ")", ")", ")", ";", "return", "x", ";", "}", "</s>" ]

[ "Errors", "in", "the", "source", "file", "can", "cause", "expand_expr", "to", "return", "const0_rtx", "where", "we", "expect", "a", "vector", ".", "To", "avoid", "crashing", ",", "use", "one", "of", "the", "vector", "clear", "instructions", "." ]

[ "arm", "0" ]

arm3

safe_vector_operand

arm

CPU

GCC

18,131

53

1

[]

[ "<s>", "void", "LEGInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "StringRef", "(", "getRegisterName", "(", "RegNo", ")", ")", ".", "lower", "(", ")", ";", "}", "</s>" ]

[ "Print", "the", "assembler", "register", "name", "." ]

[ "LEG", "LEG" ]

LEGInstPrinter

printRegName

LEG

CPU

LLVM

18,132

29

1

[]

[ "<s>", "int", "MipsSEFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MipsABIInfo", "ABI", "=", "STI", ".", "getABI", "(", ")", ";", "if", "(", "MFI", ".", "isFixedObjectIndex", "(", "FI", ")", ")", "FrameReg", "=", "hasFP", "(", "MF", ")", "?", "ABI", ".", "GetFramePtr", "(", ")", ":", "ABI", ".", "GetStackPtr", "(", ")", ";", "else", "FrameReg", "=", "hasBP", "(", "MF", ")", "?", "ABI", ".", "GetBasePtr", "(", ")", ":", "ABI", ".", "GetStackPtr", "(", ")", ";", "return", "MFI", ".", "getObjectOffset", "(", "FI", ")", "+", "MFI", ".", "getStackSize", "(", ")", "-", "getOffsetOfLocalArea", "(", ")", "+", "MFI", ".", "getOffsetAdjustment", "(", ")", ";", "}", "</s>" ]

[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]

[ "Mips", "Mips", "Mips" ]

MipsSEFrameLowering11

getFrameIndexReference

Mips

CPU

LLVM

18,133

112

1

[]

[ "<s>", "bool", "doInitialization", "(", "Module", "&", "M", ")", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]

[ "TPC" ]

AttributeAdjuster

doInitialization

TPC

Virtual ISA

LLVM

18,134

13

1

[]

[ "<s>", "void", "TGSIInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", "if", "(", "TGSI", "::", "IRegsRegClass", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "TGSI", "::", "MOVis", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "else", "if", "(", "TGSI", "::", "IVRegsRegClass", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "TGSI", "::", "MOViv", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "else", "assert", "(", "0", ")", ";", "}", "</s>" ]

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "TGSI", "TGSI", "TGSI::IRegsRegClass", "TGSI::MOVis", "TGSI::IVRegsRegClass", "TGSI::MOViv", "0" ]

TGSIInstrInfo

copyPhysReg

TGSI

Virtual ISA

LLVM

18,135

120

1

[]

[ "<s>", "void", "aarch64_expand_sve_vcond", "(", "machine_mode", "data_mode", ",", "machine_mode", "cmp_mode", ",", "rtx", "*", "ops", ")", "{", "machine_mode", "pred_mode", "=", "aarch64_get_mask_mode", "(", "cmp_mode", ")", ".", "require", "(", ")", ";", "rtx", "pred", "=", "gen_reg_rtx", "(", "pred_mode", ")", ";", "if", "(", "FLOAT_MODE_P", "(", "cmp_mode", ")", ")", "{", "if", "(", "aarch64_expand_sve_vec_cmp_float", "(", "pred", ",", "GET_CODE", "(", "ops", "[", "3", "]", ")", ",", "ops", "[", "4", "]", ",", "ops", "[", "5", "]", ",", "true", ")", ")", "std", "::", "swap", "(", "ops", "[", "1", "]", ",", "ops", "[", "2", "]", ")", ";", "}", "else", "aarch64_expand_sve_vec_cmp_int", "(", "pred", ",", "GET_CODE", "(", "ops", "[", "3", "]", ")", ",", "ops", "[", "4", "]", ",", "ops", "[", "5", "]", ")", ";", "if", "(", "!", "aarch64_sve_reg_or_dup_imm", "(", "ops", "[", "1", "]", ",", "data_mode", ")", ")", "ops", "[", "1", "]", "=", "force_reg", "(", "data_mode", ",", "ops", "[", "1", "]", ")", ";", "if", "(", "register_operand", "(", "ops", "[", "1", "]", ",", "data_mode", ")", "||", "!", "aarch64_simd_reg_or_zero", "(", "ops", "[", "2", "]", ",", "data_mode", ")", ")", "ops", "[", "2", "]", "=", "force_reg", "(", "data_mode", ",", "ops", "[", "2", "]", ")", ";", "rtvec", "vec", "=", "gen_rtvec", "(", "3", ",", "pred", ",", "ops", "[", "1", "]", ",", "ops", "[", "2", "]", ")", ";", "emit_set_insn", "(", "ops", "[", "0", "]", ",", "gen_rtx_UNSPEC", "(", "data_mode", ",", "vec", ",", "UNSPEC_SEL", ")", ")", ";", "}", "</s>" ]

[ "Expand", "an", "SVE", "vcond", "pattern", "with", "operands", "OPS", ".", "DATA_MODE", "is", "the", "mode", "of", "the", "data", "being", "selected", "and", "CMP_MODE", "is", "the", "mode", "of", "the", "values", "being", "compared", "." ]

[ "aarch64", "3", "4", "5", "1", "2", "3", "4", "5", "1", "1", "1", "1", "2", "2", "2", "3", "1", "2", "0" ]

aarch64

aarch64_expand_sve_vcond

aarch64

CPU

GCC

18,136

213

1

[]

[ "<s>", "EVT", "X86TargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "if", "(", "(", "!", "IsMemset", "||", "ZeroMemset", ")", "&&", "!", "F", "->", "hasFnAttribute", "(", "Attribute", "::", "NoImplicitFloat", ")", ")", "{", "if", "(", "Size", ">=", "16", "&&", "(", "!", "Subtarget", ".", "isUnalignedMem16Slow", "(", ")", "||", "(", "(", "DstAlign", "==", "0", "||", "DstAlign", ">=", "16", ")", "&&", "(", "SrcAlign", "==", "0", "||", "SrcAlign", ">=", "16", ")", ")", ")", ")", "{", "if", "(", "Size", ">=", "32", ")", "{", "if", "(", "Subtarget", ".", "hasInt256", "(", ")", ")", "return", "MVT", "::", "v8i32", ";", "if", "(", "Subtarget", ".", "hasFp256", "(", ")", ")", "return", "MVT", "::", "v8f32", ";", "}", "if", "(", "Subtarget", ".", "hasSSE2", "(", ")", ")", "return", "MVT", "::", "v4i32", ";", "if", "(", "Subtarget", ".", "hasSSE1", "(", ")", ")", "return", "MVT", "::", "v4f32", ";", "}", "else", "if", "(", "!", "MemcpyStrSrc", "&&", "Size", ">=", "8", "&&", "!", "Subtarget", ".", "is64Bit", "(", ")", "&&", "Subtarget", ".", "hasSSE2", "(", ")", ")", "{", "return", "MVT", "::", "f64", ";", "}", "}", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", "&&", "Size", ">=", "8", ")", "return", "MVT", "::", "i64", ";", "return", "MVT", "::", "i32", ";", "}", "</s>" ]

[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]

[ "X86", "X86", "16", "0", "16", "0", "16", "32", "MVT::v8i32", "MVT::v8f32", "MVT::v4i32", "MVT::v4f32", "8", "MVT::f64", "8", "MVT::i64", "MVT::i32" ]

X86ISelLowering149

getOptimalMemOpType

X86

CPU

LLVM

18,137

213

1

[]

[ "<s>", "bool", "R600TargetLowering", "::", "canMergeStoresTo", "(", "unsigned", "AS", ",", "EVT", "MemVT", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "(", "AS", "==", "AMDGPUAS", "::", "LOCAL_ADDRESS", "||", "AS", "==", "AMDGPUAS", "::", "PRIVATE_ADDRESS", ")", ")", "{", "return", "(", "MemVT", ".", "getSizeInBits", "(", ")", "<=", "32", ")", ";", "}", "return", "true", ";", "}", "</s>" ]

[ "Returns", "if", "it", "'s", "reasonable", "to", "merge", "stores", "to", "MemVT", "size", "." ]

[ "AMDGPU", "R600", "AMDGPU", "AMDGPU", "32" ]

R600ISelLowering17

canMergeStoresTo

AMDGPU

GPU

LLVM

18,138

51

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"SystemZ Long Branch\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "SystemZ", "\"SystemZ Long Branch\"" ]

SystemZLongBranch

getPassName

SystemZ

CPU

LLVM

18,139

11

1

[]

[ "<s>", "bool", "MSP430InstrInfo", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "DebugLoc", "DL", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "MSP430", "::", "POP16r", ")", ",", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series", "of", "load", "instructions", "via", "loadRegToStackSlot", "(", ")", "." ]

[ "MSP430", "MSP430", "0", "MSP430::POP16r" ]

MSP430InstrInfo13

restoreCalleeSavedRegisters

MSP430

MPU

LLVM

18,140

114

1

[]

[ "<s>", "unsigned", "MipsCodeEmitter", "::", "getJumpOffset16OpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpNo", ")", "const", "{", "llvm_unreachable", "(", "\"Unimplemented function.\"", ")", ";", "return", "0", ";", "}", "</s>" ]

[ "getJumpOffset16OpValue", "-", "Return", "binary", "encoding", "of", "the", "jump", "target", "operand", "." ]

[ "Mips", "Mips", "\"Unimplemented function.\"", "0" ]

MipsCodeEmitter11

getJumpOffset16OpValue

Mips

CPU

LLVM

18,141

24

1

[]

[ "<s>", "static", "bool", "rs6000_aix_precompute_tls_p", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "x", ")", "{", "return", "tls_referenced_p", "(", "x", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_PRECOMPUTE_TLS_P", ".", "On", "the", "AIX", ",", "TLS", "symbols", "are", "in", "the", "TOC", ",", "which", "is", "maintained", "in", "the", "constant", "pool", ".", "AIX", "TOC", "TLS", "symbols", "need", "to", "be", "pre-computed", ",", "but", "must", "be", "considered", "legitimate", "constants", "." ]

[ "rs6000" ]

rs6000

rs6000_aix_precompute_tls_p

rs6000

CPU

GCC

18,142

19

1

[]

[ "<s>", "bool", "hasDelayAlu", "(", ")", "const", "{", "return", "GFX11Insts", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "target", "has", "the", "S_DELAY_ALU", "instruction", "." ]

[ "AMDGPU" ]

GCNSubtarget7

hasDelayAlu

AMDGPU

GPU

LLVM

18,143

10

1

[]

[ "<s>", "static", "void", "loongarch_legitimize_const_move", "(", "machine_mode", "mode", ",", "rtx", "dest", ",", "rtx", "src", ")", "{", "rtx", "base", ",", "offset", ";", "if", "(", "splittable_const_int_operand", "(", "src", ",", "mode", ")", ")", "{", "loongarch_move_integer", "(", "dest", ",", "dest", ",", "INTVAL", "(", "src", ")", ")", ";", "return", ";", "}", "if", "(", "loongarch_tls_symbol_p", "(", "src", ")", ")", "{", "loongarch_emit_move", "(", "dest", ",", "loongarch_legitimize_tls_address", "(", "src", ")", ")", ";", "return", ";", "}", "split_const", "(", "src", ",", "&", "base", ",", "&", "offset", ")", ";", "if", "(", "offset", "!=", "const0_rtx", "&&", "(", "targetm", ".", "cannot_force_const_mem", "(", "mode", ",", "src", ")", "||", "(", "can_create_pseudo_p", "(", ")", ")", ")", ")", "{", "base", "=", "loongarch_force_temporary", "(", "dest", ",", "base", ")", ";", "loongarch_emit_move", "(", "dest", ",", "loongarch_add_offset", "(", "NULL", ",", "base", ",", "INTVAL", "(", "offset", ")", ")", ")", ";", "return", ";", "}", "src", "=", "force_const_mem", "(", "mode", ",", "src", ")", ";", "loongarch_emit_move", "(", "dest", ",", "src", ")", ";", "}", "</s>" ]

[ "Subroutine", "of", "loongarch_legitimize_move", ".", "Move", "constant", "SRC", "into", "register", "DEST", "given", "that", "SRC", "satisfies", "immediate_operand", "but", "does", "n't", "satisfy", "move_operand", "." ]

[ "loongarch" ]

loongarch

loongarch_legitimize_const_move

loongarch

CPU

GCC

18,144

146

1

[]

[ "<s>", "tree", "ix86_veclibabi_svml", "(", "combined_fn", "fn", ",", "tree", "type_out", ",", "tree", "type_in", ")", "{", "char", "name", "[", "20", "]", ";", "tree", "fntype", ",", "new_fndecl", ",", "args", ";", "unsigned", "arity", ";", "const", "char", "*", "bname", ";", "machine_mode", "el_mode", ",", "in_mode", ";", "int", "n", ",", "in_n", ";", "if", "(", "!", "flag_unsafe_math_optimizations", ")", "return", "NULL_TREE", ";", "el_mode", "=", "TYPE_MODE", "(", "TREE_TYPE", "(", "type_out", ")", ")", ";", "n", "=", "TYPE_VECTOR_SUBPARTS", "(", "type_out", ")", ";", "in_mode", "=", "TYPE_MODE", "(", "TREE_TYPE", "(", "type_in", ")", ")", ";", "in_n", "=", "TYPE_VECTOR_SUBPARTS", "(", "type_in", ")", ";", "if", "(", "el_mode", "!=", "in_mode", "||", "n", "!=", "in_n", ")", "return", "NULL_TREE", ";", "switch", "(", "fn", ")", "{", "CASE_CFN_EXP", ":", "CASE_CFN_LOG", ":", "CASE_CFN_LOG10", ":", "CASE_CFN_POW", ":", "CASE_CFN_TANH", ":", "CASE_CFN_TAN", ":", "CASE_CFN_ATAN", ":", "CASE_CFN_ATAN2", ":", "CASE_CFN_ATANH", ":", "CASE_CFN_CBRT", ":", "CASE_CFN_SINH", ":", "CASE_CFN_SIN", ":", "CASE_CFN_ASINH", ":", "CASE_CFN_ASIN", ":", "CASE_CFN_COSH", ":", "CASE_CFN_COS", ":", "CASE_CFN_ACOSH", ":", "CASE_CFN_ACOS", ":", "if", "(", "(", "el_mode", "!=", "DFmode", "||", "n", "!=", "2", ")", "&&", "(", "el_mode", "!=", "SFmode", "||", "n", "!=", "4", ")", ")", "return", "NULL_TREE", ";", "break", ";", "default", ":", "return", "NULL_TREE", ";", "}", "tree", "fndecl", "=", "mathfn_built_in", "(", "el_mode", "==", "DFmode", "?", "double_type_node", ":", "float_type_node", ",", "fn", ")", ";", "bname", "=", "IDENTIFIER_POINTER", "(", "DECL_NAME", "(", "fndecl", ")", ")", ";", "if", "(", "DECL_FUNCTION_CODE", "(", "fndecl", ")", "==", "BUILT_IN_LOGF", ")", "strcpy", "(", "name", ",", "\"vmlsLn4\"", ")", ";", "else", "if", "(", "DECL_FUNCTION_CODE", "(", "fndecl", ")", "==", "BUILT_IN_LOG", ")", "strcpy", "(", "name", ",", "\"vmldLn2\"", ")", ";", "else", "if", "(", "n", "==", "4", ")", "{", "sprintf", "(", "name", ",", "\"vmls%s\"", ",", "bname", "+", "10", ")", ";", "name", "[", "strlen", "(", "name", ")", "-", "1", "]", "=", "'4'", ";", "}", "else", "sprintf", "(", "name", ",", "\"vmld%s2\"", ",", "bname", "+", "10", ")", ";", "name", "[", "4", "]", "&=", "~", "0x20", ";", "arity", "=", "0", ";", "for", "(", "args", "=", "DECL_ARGUMENTS", "(", "fndecl", ")", ";", "args", ";", "args", "=", "TREE_CHAIN", "(", "args", ")", ")", "arity", "++", ";", "if", "(", "arity", "==", "1", ")", "fntype", "=", "build_function_type_list", "(", "type_out", ",", "type_in", ",", "NULL", ")", ";", "else", "fntype", "=", "build_function_type_list", "(", "type_out", ",", "type_in", ",", "type_in", ",", "NULL", ")", ";", "new_fndecl", "=", "build_decl", "(", "BUILTINS_LOCATION", ",", "FUNCTION_DECL", ",", "get_identifier", "(", "name", ")", ",", "fntype", ")", ";", "TREE_PUBLIC", "(", "new_fndecl", ")", "=", "1", ";", "DECL_EXTERNAL", "(", "new_fndecl", ")", "=", "1", ";", "DECL_IS_NOVOPS", "(", "new_fndecl", ")", "=", "1", ";", "TREE_READONLY", "(", "new_fndecl", ")", "=", "1", ";", "return", "new_fndecl", ";", "}", "</s>" ]

[ "Handler", "for", "an", "SVML-style", "interface", "to", "a", "library", "with", "vectorized", "intrinsics", "." ]

[ "i386", "20", "2", "4", "\"vmlsLn4\"", "\"vmldLn2\"", "4", "\"vmls%s\"", "10", "1", "\"vmld%s2\"", "10", "4", "0x20", "0", "1", "1", "1", "1", "1" ]

i386

ix86_veclibabi_svml

i386

CPU

GCC

18,145

388

1

[]

[ "<s>", "SDValue", "ARM64TargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "ISD", "::", "ADD", ":", "case", "ISD", "::", "SUB", ":", "return", "performAddSubLongCombine", "(", "N", ",", "DCI", ",", "DAG", ")", ";", "case", "ISD", "::", "XOR", ":", "return", "performXorCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "MUL", ":", "return", "performMulCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "SINT_TO_FP", ":", "case", "ISD", "::", "UINT_TO_FP", ":", "return", "performIntToFpCombine", "(", "N", ",", "DAG", ")", ";", "case", "ISD", "::", "OR", ":", "return", "performORCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "INTRINSIC_WO_CHAIN", ":", "return", "performIntrinsicCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "ANY_EXTEND", ":", "case", "ISD", "::", "ZERO_EXTEND", ":", "case", "ISD", "::", "SIGN_EXTEND", ":", "return", "performExtendCombine", "(", "N", ",", "DCI", ",", "DAG", ")", ";", "case", "ISD", "::", "BITCAST", ":", "return", "performBitcastCombine", "(", "N", ",", "DCI", ",", "DAG", ")", ";", "case", "ISD", "::", "CONCAT_VECTORS", ":", "return", "performConcatVectorsCombine", "(", "N", ",", "DCI", ",", "DAG", ")", ";", "case", "ISD", "::", "VSELECT", ":", "return", "performVSelectCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "ISD", "::", "STORE", ":", "return", "performSTORECombine", "(", "N", ",", "DCI", ",", "DAG", ",", "Subtarget", ")", ";", "case", "ARM64ISD", "::", "BRCOND", ":", "return", "performBRCONDCombine", "(", "N", ",", "DCI", ",", "DAG", ")", ";", "}", "return", "SDValue", "(", ")", ";", "}", "</s>" ]

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "ARM64", "ARM64", "ISD::ADD", "ISD::SUB", "ISD::XOR", "ISD::MUL", "ISD::SINT_TO_FP", "ISD::UINT_TO_FP", "ISD::OR", "ISD::INTRINSIC_WO_CHAIN", "ISD::ANY_EXTEND", "ISD::ZERO_EXTEND", "ISD::SIGN_EXTEND", "ISD::BITCAST", "ISD::CONCAT_VECTORS", "ISD::VSELECT", "ISD::STORE", "ARM64ISD::BRCOND" ]

ARM64ISelLowering

PerformDAGCombine

ARM64

CPU

LLVM

18,146

247

1

[]

[ "<s>", "bool", "Z80PassConfig", "::", "addGlobalInstructionSelect", "(", ")", "{", "return", "true", ";", "}", "</s>" ]

[ "This", "method", "should", "install", "a", "(", "global", ")", "instruction", "selector", "pass", ",", "which", "converts", "possibly", "generic", "instructions", "to", "fully", "target-specific", "instructions", ",", "thereby", "constraining", "all", "generic", "virtual", "registers", "to", "register", "classes", "." ]

[ "Z80", "Z80" ]

Z80TargetMachine (3)

addGlobalInstructionSelect

Z80

MPU

LLVM

18,147

11

1

[]

[ "<s>", "unsigned", "PPCAsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "AsmOp", ",", "unsigned", "Kind", ")", "{", "int64_t", "ImmVal", ";", "switch", "(", "Kind", ")", "{", "case", "MCK_0", ":", "ImmVal", "=", "0", ";", "break", ";", "case", "MCK_1", ":", "ImmVal", "=", "1", ";", "break", ";", "case", "MCK_2", ":", "ImmVal", "=", "2", ";", "break", ";", "case", "MCK_3", ":", "ImmVal", "=", "3", ";", "break", ";", "case", "MCK_4", ":", "ImmVal", "=", "4", ";", "break", ";", "case", "MCK_5", ":", "ImmVal", "=", "5", ";", "break", ";", "case", "MCK_6", ":", "ImmVal", "=", "6", ";", "break", ";", "case", "MCK_7", ":", "ImmVal", "=", "7", ";", "break", ";", "default", ":", "return", "Match_InvalidOperand", ";", "}", "PPCOperand", "&", "Op", "=", "static_cast", "<", "PPCOperand", "&", ">", "(", "AsmOp", ")", ";", "if", "(", "Op", ".", "isImm", "(", ")", "&&", "Op", ".", "getImm", "(", ")", "==", "ImmVal", ")", "return", "Match_Success", ";", "return", "Match_InvalidOperand", ";", "}", "</s>" ]

[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]

[ "PowerPC", "PPC", "0", "1", "2", "3", "4", "5", "6", "7", "PPC", "PPC" ]

PPCAsmParser (2)1

validateTargetOperandClass

PowerPC

CPU

LLVM

18,148

135

1

[]

[ "<s>", "static", "void", "nvptx_print_operand_address", "(", "FILE", "*", "file", ",", "rtx", "addr", ")", "{", "nvptx_print_address_operand", "(", "file", ",", "addr", ",", "VOIDmode", ")", ";", "}", "</s>" ]

[ "Write", "assembly", "language", "output", "for", "the", "address", "ADDR", "to", "FILE", "." ]

[ "nvptx" ]

nvptx2

nvptx_print_operand_address

nvptx

GPU

GCC

18,149

22

1

[]

[ "<s>", "static", "bool", "arm_needs_doubleword_align", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "return", "(", "GET_MODE_ALIGNMENT", "(", "mode", ")", ">", "PARM_BOUNDARY", "||", "(", "type", "&&", "TYPE_ALIGN", "(", "type", ")", ">", "PARM_BOUNDARY", ")", ")", ";", "}", "</s>" ]

[ "Return", "1", "if", "double", "word", "alignment", "is", "required", "for", "argument", "passing", ".", "Return", "-1", "if", "double", "word", "alignment", "used", "to", "be", "required", "for", "argument", "passing", "before", "PR77728", "ABI", "fix", ",", "but", "is", "not", "required", "anymore", ".", "Return", "0", "if", "double", "word", "alignment", "is", "not", "required", "and", "was", "n't", "requried", "before", "either", "." ]

[ "arm" ]

arm4

arm_needs_doubleword_align

arm

CPU

GCC

18,150

33

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "AMDGPUSubtarget", "::", "getWavesPerEU", "(", "const", "Function", "&", "F", ")", "const", "{", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "Default", "(", "1", ",", "getMaxWavesPerEU", "(", ")", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "FlatWorkGroupSizes", "=", "getFlatWorkGroupSizes", "(", "F", ")", ";", "unsigned", "MinImpliedByFlatWorkGroupSize", "=", "getWavesPerEUForWorkGroup", "(", "FlatWorkGroupSizes", ".", "second", ")", ";", "Default", ".", "first", "=", "MinImpliedByFlatWorkGroupSize", ";", "bool", "RequestedFlatWorkGroupSize", "=", "F", ".", "hasFnAttribute", "(", "\"amdgpu-flat-work-group-size\"", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "Requested", "=", "AMDGPU", "::", "getIntegerPairAttribute", "(", "F", ",", "\"amdgpu-waves-per-eu\"", ",", "Default", ",", "true", ")", ";", "if", "(", "Requested", ".", "second", "&&", "Requested", ".", "first", ">", "Requested", ".", "second", ")", "return", "Default", ";", "if", "(", "Requested", ".", "first", "<", "getMinWavesPerEU", "(", ")", "||", "Requested", ".", "second", ">", "getMaxWavesPerEU", "(", ")", ")", "return", "Default", ";", "if", "(", "RequestedFlatWorkGroupSize", "&&", "Requested", ".", "first", "<", "MinImpliedByFlatWorkGroupSize", ")", "return", "Default", ";", "return", "Requested", ";", "}", "</s>" ]

[ "Overload", "which", "uses", "the", "specified", "values", "for", "the", "flat", "work", "group", "sizes", ",", "rather", "than", "querying", "the", "function", "itself", "." ]

[ "AMDGPU", "AMDGPU", "1", "\"amdgpu-flat-work-group-size\"", "AMDGPU::getIntegerPairAttribute", "\"amdgpu-waves-per-eu\"" ]

AMDGPUSubtarget104

getWavesPerEU

AMDGPU

GPU

LLVM

18,151

155

1

[]

[ "<s>", "void", "a29k_compute_reg_names", "(", ")", "{", "int", "i", ";", "compute_regstack_size", "(", ")", ";", "for", "(", "i", "=", "0", ";", "i", "<", "FIRST_PSEUDO_REGISTER", ";", "i", "++", ")", "a29k_debug_reg_map", "[", "i", "]", "=", "i", ";", "reg_names", "[", "FRAME_POINTER_REGNUM", "]", "=", "reg_names", "[", "R_LR", "(", "a29k_regstack_size", "-", "1", ")", "]", ";", "a29k_debug_reg_map", "[", "FRAME_POINTER_REGNUM", "]", "=", "R_LR", "(", "a29k_regstack_size", "-", "1", ")", ";", "for", "(", "i", "=", "0", ";", "i", "<", "16", ";", "i", "++", ")", "{", "reg_names", "[", "R_AR", "(", "i", ")", "]", "=", "reg_names", "[", "R_LR", "(", "a29k_regstack_size", "+", "i", "+", "2", ")", "]", ";", "a29k_debug_reg_map", "[", "R_AR", "(", "i", ")", "]", "=", "R_LR", "(", "a29k_regstack_size", "+", "i", "+", "2", ")", ";", "}", "if", "(", "TARGET_KERNEL_REGISTERS", ")", "for", "(", "i", "=", "0", ";", "i", "<", "32", ";", "i", "++", ")", "{", "int", "tem", "=", "a29k_debug_reg_map", "[", "i", "]", ";", "a29k_debug_reg_map", "[", "i", "]", "=", "a29k_debug_reg_map", "[", "R_KR", "(", "i", ")", "]", ";", "a29k_debug_reg_map", "[", "R_KR", "(", "i", ")", "]", "=", "tem", ";", "}", "}", "</s>" ]

[ "Sets", "register", "names", "for", "incoming", "arguments", "and", "frame", "pointer", ".", "This", "ca", "n't", "be", "computed", "until", "after", "register", "allocation", "." ]

[ "a29k", "0", "1", "1", "0", "16", "2", "2", "0", "32" ]

a29k

a29k_compute_reg_names

a29k

MPU

GCC

18,152

162

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "LiveIntervals", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineBlockFrequencyInfo", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "SlotIndexes", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "LiveIntervals", ">", "(", ")", ";", "AU", ".", "addPreservedID", "(", "LiveVariablesID", ")", ";", "AU", ".", "addPreservedID", "(", "MachineDominatorsID", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "WebAssembly" ]

WebAssemblyOptimizeLiveIntervals

getAnalysisUsage

WebAssembly

Virtual ISA

LLVM

18,153

74

1

[]

[ "<s>", "void", "SparcInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "RC", "==", "SP", "::", "IntRegsRegisterClass", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "SP", "::", "LDri", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "0", ")", ";", "else", "if", "(", "RC", "==", "SP", "::", "FPRegsRegisterClass", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "SP", "::", "LDFri", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "0", ")", ";", "else", "if", "(", "RC", "==", "SP", "::", "DFPRegsRegisterClass", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "SP", "::", "LDDFri", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "0", ")", ";", "else", "llvm_unreachable", "(", "\"Can't load this register from stack slot\"", ")", ";", "}", "</s>" ]

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "Sparc", "Sparc", "SP::IntRegsRegisterClass", "SP::LDri", "0", "SP::FPRegsRegisterClass", "SP::LDFri", "0", "SP::DFPRegsRegisterClass", "SP::LDDFri", "0", "\"Can't load this register from stack slot\"" ]

SparcInstrInfo7

loadRegFromStackSlot

Sparc

CPU

LLVM

18,154

165

1

[]

[ "<s>", "static", "rtx", "nvptx_expand_builtin", "(", "tree", "exp", ",", "rtx", "target", ",", "rtx", "ARG_UNUSED", "(", "subtarget", ")", ",", "machine_mode", "mode", ",", "int", "ignore", ")", "{", "tree", "fndecl", "=", "TREE_OPERAND", "(", "CALL_EXPR_FN", "(", "exp", ")", ",", "0", ")", ";", "switch", "(", "DECL_MD_FUNCTION_CODE", "(", "fndecl", ")", ")", "{", "case", "NVPTX_BUILTIN_SHUFFLE", ":", "case", "NVPTX_BUILTIN_SHUFFLELL", ":", "return", "nvptx_expand_shuffle", "(", "exp", ",", "target", ",", "mode", ",", "ignore", ")", ";", "case", "NVPTX_BUILTIN_WORKER_ADDR", ":", "return", "nvptx_expand_shared_addr", "(", "exp", ",", "target", ",", "mode", ",", "ignore", ",", "false", ")", ";", "case", "NVPTX_BUILTIN_VECTOR_ADDR", ":", "return", "nvptx_expand_shared_addr", "(", "exp", ",", "target", ",", "mode", ",", "ignore", ",", "true", ")", ";", "case", "NVPTX_BUILTIN_CMP_SWAP", ":", "case", "NVPTX_BUILTIN_CMP_SWAPLL", ":", "return", "nvptx_expand_cmp_swap", "(", "exp", ",", "target", ",", "mode", ",", "ignore", ")", ";", "case", "NVPTX_BUILTIN_MEMBAR_GL", ":", "emit_insn", "(", "gen_nvptx_membar_gl", "(", ")", ")", ";", "return", "NULL_RTX", ";", "case", "NVPTX_BUILTIN_MEMBAR_CTA", ":", "emit_insn", "(", "gen_nvptx_membar_cta", "(", ")", ")", ";", "return", "NULL_RTX", ";", "case", "NVPTX_BUILTIN_BAR_RED_AND", ":", "case", "NVPTX_BUILTIN_BAR_RED_OR", ":", "case", "NVPTX_BUILTIN_BAR_RED_POPC", ":", "return", "nvptx_expand_bar_red", "(", "exp", ",", "target", ",", "mode", ",", "ignore", ")", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "</s>" ]

[ "Expand", "an", "expression", "EXP", "that", "calls", "a", "built-in", "function", ",", "with", "result", "going", "to", "TARGET", "if", "that", "'s", "convenient", "(", "and", "in", "mode", "MODE", "if", "that", "'s", "convenient", ")", ".", "SUBTARGET", "may", "be", "used", "as", "the", "target", "for", "computing", "one", "of", "EXP", "'s", "operands", ".", "IGNORE", "is", "nonzero", "if", "the", "value", "is", "to", "be", "ignored", "." ]

[ "nvptx", "0" ]

nvptx1

nvptx_expand_builtin

nvptx

GPU

GCC

18,155

169

1

[]

[ "<s>", "void", "mips_split_move_insn", "(", "rtx", "dest", ",", "rtx", "src", ",", "rtx", "insn", ")", "{", "mips_split_move", "(", "dest", ",", "src", ",", "mips_insn_split_type", "(", "insn", ")", ")", ";", "}", "</s>" ]

[ "Split", "a", "move", "from", "SRC", "to", "DEST", "in", "INSN", ",", "given", "that", "mips_split_move_insn_p", "holds", "." ]

[ "mips" ]

mips4

mips_split_move_insn

mips

CPU

GCC

18,156

26

1

[]

[ "<s>", "static", "tree", "mips_std_gimplify_va_arg_expr", "(", "tree", "valist", ",", "tree", "type", ",", "gimple_seq", "*", "pre_p", ",", "gimple_seq", "*", "post_p", ")", "{", "tree", "addr", ",", "t", ",", "type_size", ",", "rounded_size", ",", "valist_tmp", ";", "unsigned", "HOST_WIDE_INT", "align", ",", "boundary", ";", "bool", "indirect", ";", "indirect", "=", "pass_by_reference", "(", "NULL", ",", "TYPE_MODE", "(", "type", ")", ",", "type", ",", "false", ")", ";", "if", "(", "indirect", ")", "type", "=", "build_pointer_type", "(", "type", ")", ";", "align", "=", "PARM_BOUNDARY", "/", "BITS_PER_UNIT", ";", "boundary", "=", "targetm", ".", "calls", ".", "function_arg_boundary", "(", "TYPE_MODE", "(", "type", ")", ",", "type", ")", ";", "if", "(", "boundary", ">", "MAX_SUPPORTED_STACK_ALIGNMENT", ")", "boundary", "=", "MAX_SUPPORTED_STACK_ALIGNMENT", ";", "boundary", "/=", "BITS_PER_UNIT", ";", "valist_tmp", "=", "get_initialized_tmp_var", "(", "valist", ",", "pre_p", ",", "NULL", ")", ";", "if", "(", "boundary", ">", "align", ")", "{", "t", "=", "build2", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "valist", ")", ",", "valist_tmp", ",", "fold_build_pointer_plus_hwi", "(", "valist_tmp", ",", "boundary", "-", "1", ")", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";", "t", "=", "build2", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "valist", ")", ",", "valist_tmp", ",", "fold_build2", "(", "BIT_AND_EXPR", ",", "TREE_TYPE", "(", "valist", ")", ",", "valist_tmp", ",", "build_int_cst", "(", "TREE_TYPE", "(", "valist", ")", ",", "-", "boundary", ")", ")", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";", "}", "else", "boundary", "=", "align", ";", "boundary", "*=", "BITS_PER_UNIT", ";", "if", "(", "boundary", "<", "TYPE_ALIGN", "(", "type", ")", ")", "{", "type", "=", "build_variant_type_copy", "(", "type", ")", ";", "TYPE_ALIGN", "(", "type", ")", "=", "boundary", ";", "}", "type_size", "=", "size_in_bytes", "(", "type", ")", ";", "rounded_size", "=", "round_up", "(", "type_size", ",", "align", ")", ";", "gimplify_expr", "(", "&", "rounded_size", ",", "pre_p", ",", "post_p", ",", "is_gimple_val", ",", "fb_rvalue", ")", ";", "addr", "=", "valist_tmp", ";", "if", "(", "PAD_VARARGS_DOWN", "&&", "!", "integer_zerop", "(", "rounded_size", ")", ")", "{", "t", "=", "fold_build2_loc", "(", "input_location", ",", "GT_EXPR", ",", "sizetype", ",", "rounded_size", ",", "size_int", "(", "align", ")", ")", ";", "t", "=", "fold_build3", "(", "COND_EXPR", ",", "sizetype", ",", "t", ",", "size_zero_node", ",", "size_binop", "(", "MINUS_EXPR", ",", "rounded_size", ",", "type_size", ")", ")", ";", "addr", "=", "fold_build_pointer_plus", "(", "addr", ",", "t", ")", ";", "}", "t", "=", "fold_build_pointer_plus", "(", "valist_tmp", ",", "rounded_size", ")", ";", "t", "=", "build2", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "valist", ")", ",", "valist", ",", "t", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";", "addr", "=", "fold_convert", "(", "build_pointer_type", "(", "type", ")", ",", "addr", ")", ";", "if", "(", "indirect", ")", "addr", "=", "build_va_arg_indirect_ref", "(", "addr", ")", ";", "return", "build_va_arg_indirect_ref", "(", "addr", ")", ";", "}", "</s>" ]

[ "Like", "std_gimplify_va_arg_expr", ",", "but", "apply", "alignment", "to", "zero-sized", "types", "as", "well", "." ]

[ "mips", "1" ]

mips4

mips_std_gimplify_va_arg_expr

mips

CPU

GCC

18,157

386

1

[]

[ "<s>", "EVT", "X86TargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "if", "(", "!", "F", "->", "hasFnAttribute", "(", "Attribute", "::", "NoImplicitFloat", ")", ")", "{", "if", "(", "Size", ">=", "16", "&&", "(", "!", "Subtarget", ".", "isUnalignedMem16Slow", "(", ")", "||", "(", "(", "DstAlign", "==", "0", "||", "DstAlign", ">=", "16", ")", "&&", "(", "SrcAlign", "==", "0", "||", "SrcAlign", ">=", "16", ")", ")", ")", ")", "{", "if", "(", "Size", ">=", "32", "&&", "Subtarget", ".", "hasAVX", "(", ")", ")", "{", "return", "MVT", "::", "v32i8", ";", "}", "if", "(", "Subtarget", ".", "hasSSE2", "(", ")", ")", "return", "MVT", "::", "v16i8", ";", "if", "(", "Subtarget", ".", "hasSSE1", "(", ")", ")", "return", "MVT", "::", "v4f32", ";", "}", "else", "if", "(", "(", "!", "IsMemset", "||", "ZeroMemset", ")", "&&", "!", "MemcpyStrSrc", "&&", "Size", ">=", "8", "&&", "!", "Subtarget", ".", "is64Bit", "(", ")", "&&", "Subtarget", ".", "hasSSE2", "(", ")", ")", "{", "return", "MVT", "::", "f64", ";", "}", "}", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", "&&", "Size", ">=", "8", ")", "return", "MVT", "::", "i64", ";", "return", "MVT", "::", "i32", ";", "}", "</s>" ]

[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]

[ "X86", "X86", "16", "0", "16", "0", "16", "32", "MVT::v32i8", "MVT::v16i8", "MVT::v4f32", "8", "MVT::f64", "8", "MVT::i64", "MVT::i32" ]

X86ISelLowering (3)

getOptimalMemOpType

X86

CPU

LLVM

18,158

198

1

[]

[ "<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "{", "return", "&", "DL", ";", "}", "</s>" ]

[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]

[ "Patmos" ]

PatmosTargetMachine1

getDataLayout

Patmos

VLIW

LLVM

18,159

13

1

[]

[ "<s>", "void", "MipsInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "RC", "==", "Mips", "::", "CPURegsRegisterClass", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Mips", "::", "LW", ")", ",", "DestReg", ")", ".", "addImm", "(", "0", ")", ".", "addFrameIndex", "(", "FI", ")", ";", "else", "if", "(", "RC", "==", "Mips", "::", "FGR32RegisterClass", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Mips", "::", "LWC1", ")", ",", "DestReg", ")", ".", "addImm", "(", "0", ")", ".", "addFrameIndex", "(", "FI", ")", ";", "else", "if", "(", "RC", "==", "Mips", "::", "AFGR64RegisterClass", ")", "{", "if", "(", "!", "TM", ".", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", ".", "isMips1", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Mips", "::", "LDC1", ")", ",", "DestReg", ")", ".", "addImm", "(", "0", ")", ".", "addFrameIndex", "(", "FI", ")", ";", "}", "else", "{", "const", "TargetRegisterInfo", "*", "TRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "unsigned", "*", "SubSet", "=", "TRI", "->", "getSubRegisters", "(", "DestReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Mips", "::", "LWC1", ")", ",", "SubSet", "[", "0", "]", ")", ".", "addImm", "(", "0", ")", ".", "addFrameIndex", "(", "FI", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Mips", "::", "LWC1", ")", ",", "SubSet", "[", "1", "]", ")", ".", "addImm", "(", "4", ")", ".", "addFrameIndex", "(", "FI", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "\"Register class not handled!\"", ")", ";", "}", "</s>" ]

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "Mips", "Mips", "Mips::CPURegsRegisterClass", "Mips::LW", "0", "Mips::FGR32RegisterClass", "Mips::LWC1", "0", "Mips::AFGR64RegisterClass", "Mips", "Mips", "Mips::LDC1", "0", "Mips::LWC1", "0", "0", "Mips::LWC1", "1", "4", "\"Register class not handled!\"" ]

MipsInstrInfo8

loadRegFromStackSlot

Mips

CPU

LLVM

18,160

281

1

[]

[ "<s>", "static", "int", "c_prefix", "(", "const", "char", "*", "str", ")", "{", "static", "const", "char", "*", "const", "prefixes", "[", "]", "=", "{", "\"attiny\"", ",", "\"atmega\"", ",", "\"atxmega\"", ",", "\"ata\"", ",", "\"at90\"", ",", "\"avr\"", "}", ";", "int", "i", ",", "n", "=", "(", "int", ")", "(", "ARRAY_SIZE", "(", "prefixes", ")", ")", ";", "for", "(", "i", "=", "0", ";", "i", "<", "n", ";", "i", "++", ")", "if", "(", "str_prefix_p", "(", "str", ",", "prefixes", "[", "i", "]", ")", ")", "return", "i", ";", "return", "n", ";", "}", "</s>" ]

[ "Used", "by", "string", "comparator", "to", "group", "MCUs", "by", "their", "name", "prefix", "like", "``", "attiny", "''", "or", "``", "atmega", "''", "." ]

[ "avr", "\"attiny\"", "\"atmega\"", "\"atxmega\"", "\"ata\"", "\"at90\"", "\"avr\"", "0" ]

gen-avr-mmcu-texi1

c_prefix

avr

MPU

GCC

18,161

80

1

[]

[ "<s>", "static", "void", "mips_setup_incoming_varargs", "(", "cumulative_args_t", "cum", ",", "machine_mode", "mode", ",", "tree", "type", ",", "int", "*", "pretend_size", "ATTRIBUTE_UNUSED", ",", "int", "no_rtl", ")", "{", "CUMULATIVE_ARGS", "local_cum", ";", "int", "gp_saved", ",", "fp_saved", ";", "local_cum", "=", "*", "get_cumulative_args", "(", "cum", ")", ";", "mips_function_arg_advance", "(", "pack_cumulative_args", "(", "&", "local_cum", ")", ",", "mode", ",", "type", ",", "true", ")", ";", "gp_saved", "=", "MAX_ARGS_IN_REGISTERS", "-", "local_cum", ".", "num_gprs", ";", "fp_saved", "=", "(", "EABI_FLOAT_VARARGS_P", "?", "MAX_ARGS_IN_REGISTERS", "-", "local_cum", ".", "num_fprs", ":", "0", ")", ";", "if", "(", "!", "no_rtl", ")", "{", "if", "(", "gp_saved", ">", "0", ")", "{", "rtx", "ptr", ",", "mem", ";", "ptr", "=", "plus_constant", "(", "Pmode", ",", "virtual_incoming_args_rtx", ",", "REG_PARM_STACK_SPACE", "(", "cfun", "->", "decl", ")", "-", "gp_saved", "*", "UNITS_PER_WORD", ")", ";", "mem", "=", "gen_frame_mem", "(", "BLKmode", ",", "ptr", ")", ";", "set_mem_alias_set", "(", "mem", ",", "get_varargs_alias_set", "(", ")", ")", ";", "move_block_from_reg", "(", "local_cum", ".", "num_gprs", "+", "GP_ARG_FIRST", ",", "mem", ",", "gp_saved", ")", ";", "}", "if", "(", "fp_saved", ">", "0", ")", "{", "machine_mode", "mode", ";", "int", "off", ",", "i", ";", "off", "=", "(", "-", "gp_saved", "*", "UNITS_PER_WORD", ")", "&", "-", "UNITS_PER_FPVALUE", ";", "off", "-=", "fp_saved", "*", "UNITS_PER_FPREG", ";", "mode", "=", "TARGET_SINGLE_FLOAT", "?", "SFmode", ":", "DFmode", ";", "for", "(", "i", "=", "local_cum", ".", "num_fprs", ";", "i", "<", "MAX_ARGS_IN_REGISTERS", ";", "i", "+=", "MAX_FPRS_PER_FMT", ")", "{", "rtx", "ptr", ",", "mem", ";", "ptr", "=", "plus_constant", "(", "Pmode", ",", "virtual_incoming_args_rtx", ",", "off", ")", ";", "mem", "=", "gen_frame_mem", "(", "mode", ",", "ptr", ")", ";", "set_mem_alias_set", "(", "mem", ",", "get_varargs_alias_set", "(", ")", ")", ";", "mips_emit_move", "(", "mem", ",", "gen_rtx_REG", "(", "mode", ",", "FP_ARG_FIRST", "+", "i", ")", ")", ";", "off", "+=", "UNITS_PER_HWFPVALUE", ";", "}", "}", "}", "if", "(", "REG_PARM_STACK_SPACE", "(", "cfun", "->", "decl", ")", "==", "0", ")", "cfun", "->", "machine", "->", "varargs_size", "=", "(", "gp_saved", "*", "UNITS_PER_WORD", "+", "fp_saved", "*", "UNITS_PER_FPREG", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_SETUP_INCOMING_VARARGS", "." ]

[ "mips", "0", "0", "0", "0" ]

mips4

mips_setup_incoming_varargs

mips

CPU

GCC

18,162

286

1

[]

[ "<s>", "static", "void", "rs6000_va_start", "(", "tree", "valist", ",", "rtx", "nextarg", ")", "{", "HOST_WIDE_INT", "words", ",", "n_gpr", ",", "n_fpr", ";", "tree", "f_gpr", ",", "f_fpr", ",", "f_res", ",", "f_ovf", ",", "f_sav", ";", "tree", "gpr", ",", "fpr", ",", "ovf", ",", "sav", ",", "t", ";", "if", "(", "DEFAULT_ABI", "!=", "ABI_V4", ")", "{", "std_expand_builtin_va_start", "(", "valist", ",", "nextarg", ")", ";", "return", ";", "}", "f_gpr", "=", "TYPE_FIELDS", "(", "TREE_TYPE", "(", "va_list_type_node", ")", ")", ";", "f_fpr", "=", "DECL_CHAIN", "(", "f_gpr", ")", ";", "f_res", "=", "DECL_CHAIN", "(", "f_fpr", ")", ";", "f_ovf", "=", "DECL_CHAIN", "(", "f_res", ")", ";", "f_sav", "=", "DECL_CHAIN", "(", "f_ovf", ")", ";", "valist", "=", "build_simple_mem_ref", "(", "valist", ")", ";", "gpr", "=", "build3", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_gpr", ")", ",", "valist", ",", "f_gpr", ",", "NULL_TREE", ")", ";", "fpr", "=", "build3", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_fpr", ")", ",", "unshare_expr", "(", "valist", ")", ",", "f_fpr", ",", "NULL_TREE", ")", ";", "ovf", "=", "build3", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_ovf", ")", ",", "unshare_expr", "(", "valist", ")", ",", "f_ovf", ",", "NULL_TREE", ")", ";", "sav", "=", "build3", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_sav", ")", ",", "unshare_expr", "(", "valist", ")", ",", "f_sav", ",", "NULL_TREE", ")", ";", "words", "=", "crtl", "->", "args", ".", "info", ".", "words", ";", "n_gpr", "=", "MIN", "(", "crtl", "->", "args", ".", "info", ".", "sysv_gregno", "-", "GP_ARG_MIN_REG", ",", "GP_ARG_NUM_REG", ")", ";", "n_fpr", "=", "MIN", "(", "crtl", "->", "args", ".", "info", ".", "fregno", "-", "FP_ARG_MIN_REG", ",", "FP_ARG_NUM_REG", ")", ";", "if", "(", "TARGET_DEBUG_ARG", ")", "fprintf", "(", "stderr", ",", "\"va_start: words = \"", "HOST_WIDE_INT_PRINT_DEC", "\", n_gpr = \"", "HOST_WIDE_INT_PRINT_DEC", "\", n_fpr = \"", "HOST_WIDE_INT_PRINT_DEC", "\"\\n\"", ",", "words", ",", "n_gpr", ",", "n_fpr", ")", ";", "if", "(", "cfun", "->", "va_list_gpr_size", ")", "{", "t", "=", "build2", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "gpr", ")", ",", "gpr", ",", "build_int_cst", "(", "NULL_TREE", ",", "n_gpr", ")", ")", ";", "TREE_SIDE_EFFECTS", "(", "t", ")", "=", "1", ";", "expand_expr", "(", "t", ",", "const0_rtx", ",", "VOIDmode", ",", "EXPAND_NORMAL", ")", ";", "}", "if", "(", "cfun", "->", "va_list_fpr_size", ")", "{", "t", "=", "build2", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "fpr", ")", ",", "fpr", ",", "build_int_cst", "(", "NULL_TREE", ",", "n_fpr", ")", ")", ";", "TREE_SIDE_EFFECTS", "(", "t", ")", "=", "1", ";", "expand_expr", "(", "t", ",", "const0_rtx", ",", "VOIDmode", ",", "EXPAND_NORMAL", ")", ";", "if", "(", "call_ABI_of_interest", "(", "cfun", "->", "decl", ")", ")", "rs6000_passes_float", "=", "true", ";", "}", "t", "=", "make_tree", "(", "TREE_TYPE", "(", "ovf", ")", ",", "virtual_incoming_args_rtx", ")", ";", "if", "(", "words", "!=", "0", ")", "t", "=", "fold_build_pointer_plus_hwi", "(", "t", ",", "words", "*", "MIN_UNITS_PER_WORD", ")", ";", "t", "=", "build2", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "ovf", ")", ",", "ovf", ",", "t", ")", ";", "TREE_SIDE_EFFECTS", "(", "t", ")", "=", "1", ";", "expand_expr", "(", "t", ",", "const0_rtx", ",", "VOIDmode", ",", "EXPAND_NORMAL", ")", ";", "if", "(", "!", "cfun", "->", "va_list_gpr_size", "&&", "!", "cfun", "->", "va_list_fpr_size", "&&", "n_gpr", "<", "GP_ARG_NUM_REG", "&&", "n_fpr", "<", "FP_ARG_V4_MAX_REG", ")", "return", ";", "t", "=", "make_tree", "(", "TREE_TYPE", "(", "sav", ")", ",", "virtual_stack_vars_rtx", ")", ";", "if", "(", "cfun", "->", "machine", "->", "varargs_save_offset", ")", "t", "=", "fold_build_pointer_plus_hwi", "(", "t", ",", "cfun", "->", "machine", "->", "varargs_save_offset", ")", ";", "t", "=", "build2", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "sav", ")", ",", "sav", ",", "t", ")", ";", "TREE_SIDE_EFFECTS", "(", "t", ")", "=", "1", ";", "expand_expr", "(", "t", ",", "const0_rtx", ",", "VOIDmode", ",", "EXPAND_NORMAL", ")", ";", "}", "</s>" ]

[ "Implement", "va_start", "." ]

[ "rs6000", "\"va_start: words = \"", "\", n_gpr = \"", "\", n_fpr = \"", "\"\\n\"", "1", "1", "0", "1", "1" ]

rs60004

rs6000_va_start

rs6000

CPU

GCC

18,163

510

1

[]

[ "<s>", "static", "bool", "arm_evpc_neon_vzip", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "int", "i", ",", "high", ",", "mask", ",", "nelt", "=", "d", "->", "perm", ".", "length", "(", ")", ";", "rtx", "out0", ",", "out1", ",", "in0", ",", "in1", ";", "int", "first_elem", ";", "bool", "is_swapped", ";", "if", "(", "GET_MODE_UNIT_SIZE", "(", "d", "->", "vmode", ")", ">=", "8", ")", "return", "false", ";", "is_swapped", "=", "BYTES_BIG_ENDIAN", ";", "first_elem", "=", "d", "->", "perm", "[", "neon_endian_lane_map", "(", "d", "->", "vmode", ",", "0", ")", "^", "is_swapped", "]", ";", "high", "=", "nelt", "/", "2", ";", "if", "(", "first_elem", "==", "neon_endian_lane_map", "(", "d", "->", "vmode", ",", "high", ")", ")", ";", "else", "if", "(", "first_elem", "==", "neon_endian_lane_map", "(", "d", "->", "vmode", ",", "0", ")", ")", "high", "=", "0", ";", "else", "return", "false", ";", "mask", "=", "(", "d", "->", "one_vector_p", "?", "nelt", "-", "1", ":", "2", "*", "nelt", "-", "1", ")", ";", "for", "(", "i", "=", "0", ";", "i", "<", "nelt", "/", "2", ";", "i", "++", ")", "{", "unsigned", "elt", "=", "neon_pair_endian_lane_map", "(", "d", "->", "vmode", ",", "i", "+", "high", ")", "&", "mask", ";", "if", "(", "d", "->", "perm", "[", "neon_pair_endian_lane_map", "(", "d", "->", "vmode", ",", "2", "*", "i", "+", "is_swapped", ")", "]", "!=", "elt", ")", "return", "false", ";", "elt", "=", "neon_pair_endian_lane_map", "(", "d", "->", "vmode", ",", "i", "+", "nelt", "+", "high", ")", "&", "mask", ";", "if", "(", "d", "->", "perm", "[", "neon_pair_endian_lane_map", "(", "d", "->", "vmode", ",", "2", "*", "i", "+", "!", "is_swapped", ")", "]", "!=", "elt", ")", "return", "false", ";", "}", "if", "(", "d", "->", "testing_p", ")", "return", "true", ";", "in0", "=", "d", "->", "op0", ";", "in1", "=", "d", "->", "op1", ";", "if", "(", "is_swapped", ")", "std", "::", "swap", "(", "in0", ",", "in1", ")", ";", "out0", "=", "d", "->", "target", ";", "out1", "=", "gen_reg_rtx", "(", "d", "->", "vmode", ")", ";", "if", "(", "high", ")", "std", "::", "swap", "(", "out0", ",", "out1", ")", ";", "emit_insn", "(", "gen_neon_vzip_internal", "(", "d", "->", "vmode", ",", "out0", ",", "in0", ",", "in1", ",", "out1", ")", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "Recognize", "patterns", "for", "the", "VZIP", "insns", "." ]

[ "arm", "8", "0", "2", "0", "0", "1", "2", "1", "0", "2", "2", "2" ]

arm

arm_evpc_neon_vzip

arm

CPU

GCC

18,164

324

1

[]

[ "<s>", "bool", "Mips16FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "EntryBlock", "=", "MF", "->", "begin", "(", ")", ";", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "bool", "IsRAAndRetAddrIsTaken", "=", "(", "Reg", "==", "Mips", "::", "RA", ")", "&&", "MF", "->", "getFrameInfo", "(", ")", "->", "isReturnAddressTaken", "(", ")", ";", "if", "(", "!", "IsRAAndRetAddrIsTaken", ")", "EntryBlock", "->", "addLiveIn", "(", "Reg", ")", ";", "}", "return", "true", ";", "}", "</s>" ]

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series", "of", "store", "instructions", "via", "storeRegToStackSlot", "(", ")", "." ]

[ "Mips", "Mips", "0", "Mips::RA" ]

Mips16FrameLowering

spillCalleeSavedRegisters

Mips

CPU

LLVM

18,165

124

1

[]

[ "<s>", "static", "inline", "bool", "quad_address_offset_p", "(", "HOST_WIDE_INT", "offset", ")", "{", "return", "(", "IN_RANGE", "(", "offset", ",", "-", "32768", ",", "32767", ")", "&&", "(", "(", "offset", ")", "&", "0xf", ")", "==", "0", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "OFFSET", "is", "valid", "for", "the", "quad", "address", "instructions", "that", "use", "d-form", "(", "register", "+", "offset", ")", "addressing", "." ]

[ "powerpcspe", "32768", "32767", "0xf", "0" ]

powerpcspe

quad_address_offset_p

powerpcspe

CPU

GCC

18,166

33

1

[]

[ "<s>", "void", "MipsAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ",", "MCContext", "&", "Ctx", ")", "const", "{", "MCFixupKind", "Kind", "=", "Fixup", ".", "getKind", "(", ")", ";", "Value", "=", "adjustFixupValue", "(", "Fixup", ",", "Value", ",", "Ctx", ")", ";", "if", "(", "!", "Value", ")", "return", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "NumBytes", "=", "(", "getFixupKindInfo", "(", "Kind", ")", ".", "TargetSize", "+", "7", ")", "/", "8", ";", "unsigned", "FullSize", ";", "switch", "(", "(", "unsigned", ")", "Kind", ")", "{", "case", "FK_Data_2", ":", "case", "Mips", "::", "fixup_Mips_16", ":", "case", "Mips", "::", "fixup_MICROMIPS_PC10_S1", ":", "FullSize", "=", "2", ";", "break", ";", "case", "FK_Data_8", ":", "case", "Mips", "::", "fixup_Mips_64", ":", "FullSize", "=", "8", ";", "break", ";", "case", "FK_Data_4", ":", "default", ":", "FullSize", "=", "4", ";", "break", ";", "}", "uint64_t", "CurVal", "=", "0", ";", "bool", "microMipsLEByteOrder", "=", "needsMMLEByteOrder", "(", "(", "unsigned", ")", "Kind", ")", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{", "unsigned", "Idx", "=", "IsLittle", "?", "(", "microMipsLEByteOrder", "?", "calculateMMLEIndex", "(", "i", ")", ":", "i", ")", ":", "(", "FullSize", "-", "1", "-", "i", ")", ";", "CurVal", "|=", "(", "uint64_t", ")", "(", "(", "uint8_t", ")", "Data", "[", "Offset", "+", "Idx", "]", ")", "<<", "(", "i", "*", "8", ")", ";", "}", "uint64_t", "Mask", "=", "(", "(", "uint64_t", ")", "(", "-", "1", ")", ">>", "(", "64", "-", "getFixupKindInfo", "(", "Kind", ")", ".", "TargetSize", ")", ")", ";", "CurVal", "|=", "Value", "&", "Mask", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{", "unsigned", "Idx", "=", "IsLittle", "?", "(", "microMipsLEByteOrder", "?", "calculateMMLEIndex", "(", "i", ")", ":", "i", ")", ":", "(", "FullSize", "-", "1", "-", "i", ")", ";", "Data", "[", "Offset", "+", "Idx", "]", "=", "(", "uint8_t", ")", "(", "(", "CurVal", ">>", "(", "i", "*", "8", ")", ")", "&", "0xff", ")", ";", "}", "}", "</s>" ]

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "Mips", "Mips", "7", "8", "Mips::fixup_Mips_16", "Mips::fixup_MICROMIPS_PC10_S1", "2", "Mips::fixup_Mips_64", "8", "4", "0", "Mips", "0", "Mips", "1", "8", "1", "64", "0", "Mips", "1", "8", "0xff" ]

MipsAsmBackend10

applyFixup

Mips

CPU

LLVM

18,167

311

1

[]

[ "<s>", "bool", "NVPTXAsmPrinter", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "SmallString", "<", "128", ">", "Str1", ";", "raw_svector_ostream", "OS1", "(", "Str1", ")", ";", "MMI", "=", "getAnalysisIfAvailable", "<", "MachineModuleInfo", ">", "(", ")", ";", "MMI", "->", "AnalyzeModule", "(", "M", ")", ";", "const_cast", "<", "TargetLoweringObjectFile", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ".", "Initialize", "(", "OutContext", ",", "TM", ")", ";", "Mang", "=", "new", "Mangler", "(", "&", "TM", ")", ";", "emitHeader", "(", "M", ",", "OS1", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "OS1", ".", "str", "(", ")", ")", ";", "if", "(", "!", "M", ".", "getModuleInlineAsm", "(", ")", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "AddComment", "(", "\"Start of file scope inline assembly\"", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "M", ".", "getModuleInlineAsm", "(", ")", ")", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "OutStreamer", ".", "AddComment", "(", "\"End of file scope inline assembly\"", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "}", "if", "(", "nvptxSubtarget", ".", "getDrvInterface", "(", ")", "==", "NVPTX", "::", "CUDA", ")", "recordAndEmitFilenames", "(", "M", ")", ";", "GlobalsEmitted", "=", "false", ";", "return", "false", ";", "}", "</s>" ]

[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]

[ "NVPTX", "NVPTX", "128", "\"Start of file scope inline assembly\"", "\"End of file scope inline assembly\"", "NVPTX::CUDA" ]

NVPTXAsmPrinter58

doInitialization

NVPTX

GPU

LLVM

18,168

169

1

[]

[ "<s>", "static", "bool", "zero_all_mm_registers", "(", "HARD_REG_SET", "need_zeroed_hardregs", ",", "unsigned", "int", "ret_mmx_regno", ")", "{", "bool", "need_zero_all_mm", "=", "false", ";", "for", "(", "unsigned", "int", "regno", "=", "0", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "if", "(", "STACK_REGNO_P", "(", "regno", ")", "&&", "TEST_HARD_REG_BIT", "(", "need_zeroed_hardregs", ",", "regno", ")", ")", "{", "need_zero_all_mm", "=", "true", ";", "break", ";", "}", "if", "(", "!", "need_zero_all_mm", ")", "return", "false", ";", "rtx", "zero_mmx", "=", "NULL_RTX", ";", "machine_mode", "mode", "=", "V4HImode", ";", "for", "(", "unsigned", "int", "regno", "=", "FIRST_MMX_REG", ";", "regno", "<=", "LAST_MMX_REG", ";", "regno", "++", ")", "if", "(", "regno", "!=", "ret_mmx_regno", ")", "{", "rtx", "reg", "=", "gen_rtx_REG", "(", "mode", ",", "regno", ")", ";", "if", "(", "zero_mmx", "==", "NULL_RTX", ")", "{", "zero_mmx", "=", "reg", ";", "emit_insn", "(", "gen_rtx_SET", "(", "reg", ",", "CONST0_RTX", "(", "mode", ")", ")", ")", ";", "}", "else", "emit_move_insn", "(", "reg", ",", "zero_mmx", ")", ";", "}", "return", "true", ";", "}", "</s>" ]

[ "When", "the", "routine", "exit", "in", "MMX", "mode", ",", "if", "any", "ST", "register", "needs", "to", "be", "zeroed", ",", "we", "should", "clear", "all", "MMX", "registers", "except", "the", "RET_MMX_REGNO", "that", "holds", "the", "return", "value", "." ]

[ "i386", "0" ]

i386

zero_all_mm_registers

i386

CPU

GCC

18,169

142

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "getTgtMemIntrinsic", "(", "IntrinsicInfo", "&", "Info", ",", "const", "CallInst", "&", "I", ",", "MachineFunction", "&", "MF", ",", "unsigned", "Intrinsic", ")", "const", "{", "const", "IntrinsicData", "*", "IntrData", "=", "getIntrinsicWithChain", "(", "Intrinsic", ")", ";", "if", "(", "!", "IntrData", ")", "return", "false", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MONone", ";", "Info", ".", "offset", "=", "0", ";", "switch", "(", "IntrData", "->", "Type", ")", "{", "case", "TRUNCATE_TO_MEM_VI8", ":", "case", "TRUNCATE_TO_MEM_VI16", ":", "case", "TRUNCATE_TO_MEM_VI32", ":", "{", "Info", ".", "opc", "=", "ISD", "::", "INTRINSIC_VOID", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "0", ")", ";", "MVT", "VT", "=", "MVT", "::", "getVT", "(", "I", ".", "getArgOperand", "(", "1", ")", "->", "getType", "(", ")", ")", ";", "MVT", "ScalarVT", "=", "MVT", "::", "INVALID_SIMPLE_VALUE_TYPE", ";", "if", "(", "IntrData", "->", "Type", "==", "TRUNCATE_TO_MEM_VI8", ")", "ScalarVT", "=", "MVT", "::", "i8", ";", "else", "if", "(", "IntrData", "->", "Type", "==", "TRUNCATE_TO_MEM_VI16", ")", "ScalarVT", "=", "MVT", "::", "i16", ";", "else", "if", "(", "IntrData", "->", "Type", "==", "TRUNCATE_TO_MEM_VI32", ")", "ScalarVT", "=", "MVT", "::", "i32", ";", "Info", ".", "memVT", "=", "MVT", "::", "getVectorVT", "(", "ScalarVT", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";", "Info", ".", "align", "=", "Align", "(", "1", ")", ";", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOStore", ";", "break", ";", "}", "case", "GATHER", ":", "case", "GATHER_AVX2", ":", "{", "Info", ".", "opc", "=", "ISD", "::", "INTRINSIC_W_CHAIN", ";", "Info", ".", "ptrVal", "=", "nullptr", ";", "MVT", "DataVT", "=", "MVT", "::", "getVT", "(", "I", ".", "getType", "(", ")", ")", ";", "MVT", "IndexVT", "=", "MVT", "::", "getVT", "(", "I", ".", "getArgOperand", "(", "2", ")", "->", "getType", "(", ")", ")", ";", "unsigned", "NumElts", "=", "std", "::", "min", "(", "DataVT", ".", "getVectorNumElements", "(", ")", ",", "IndexVT", ".", "getVectorNumElements", "(", ")", ")", ";", "Info", ".", "memVT", "=", "MVT", "::", "getVectorVT", "(", "DataVT", ".", "getVectorElementType", "(", ")", ",", "NumElts", ")", ";", "Info", ".", "align", "=", "Align", "(", "1", ")", ";", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOLoad", ";", "break", ";", "}", "case", "SCATTER", ":", "{", "Info", ".", "opc", "=", "ISD", "::", "INTRINSIC_VOID", ";", "Info", ".", "ptrVal", "=", "nullptr", ";", "MVT", "DataVT", "=", "MVT", "::", "getVT", "(", "I", ".", "getArgOperand", "(", "3", ")", "->", "getType", "(", ")", ")", ";", "MVT", "IndexVT", "=", "MVT", "::", "getVT", "(", "I", ".", "getArgOperand", "(", "2", ")", "->", "getType", "(", ")", ")", ";", "unsigned", "NumElts", "=", "std", "::", "min", "(", "DataVT", ".", "getVectorNumElements", "(", ")", ",", "IndexVT", ".", "getVectorNumElements", "(", ")", ")", ";", "Info", ".", "memVT", "=", "MVT", "::", "getVectorVT", "(", "DataVT", ".", "getVectorElementType", "(", ")", ",", "NumElts", ")", ";", "Info", ".", "align", "=", "Align", "(", "1", ")", ";", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOStore", ";", "break", ";", "}", "default", ":", "return", "false", ";", "}", "return", "true", ";", "}", "</s>" ]

[ "Given", "an", "intrinsic", ",", "checks", "if", "on", "the", "target", "the", "intrinsic", "will", "need", "to", "map", "to", "a", "MemIntrinsicNode", "(", "touches", "memory", ")", "." ]

[ "X86", "X86", "0", "ISD::INTRINSIC_VOID", "0", "MVT::getVT", "1", "MVT::INVALID_SIMPLE_VALUE_TYPE", "MVT::i8", "MVT::i16", "MVT::i32", "MVT::getVectorVT", "1", "ISD::INTRINSIC_W_CHAIN", "MVT::getVT", "MVT::getVT", "2", "MVT::getVectorVT", "1", "ISD::INTRINSIC_VOID", "MVT::getVT", "3", "MVT::getVT", "2", "MVT::getVectorVT", "1" ]

X86ISelLowering125

getTgtMemIntrinsic

X86

CPU

LLVM

18,170

432

1

[]

[ "<s>", "void", "PPCAIXAsmPrinter", "::", "emitXXStructorList", "(", "const", "DataLayout", "&", "DL", ",", "const", "Constant", "*", "List", ",", "bool", "IsCtor", ")", "{", "SmallVector", "<", "Structor", ",", "8", ">", "Structors", ";", "preprocessXXStructorList", "(", "DL", ",", "List", ",", "Structors", ")", ";", "if", "(", "Structors", ".", "empty", "(", ")", ")", "return", ";", "unsigned", "Index", "=", "0", ";", "for", "(", "Structor", "&", "S", ":", "Structors", ")", "{", "if", "(", "const", "ConstantExpr", "*", "CE", "=", "dyn_cast", "<", "ConstantExpr", ">", "(", "S", ".", "Func", ")", ")", "S", ".", "Func", "=", "CE", "->", "getOperand", "(", "0", ")", ";", "llvm", "::", "GlobalAlias", "::", "create", "(", "GlobalValue", "::", "ExternalLinkage", ",", "(", "IsCtor", "?", "llvm", "::", "Twine", "(", "\"__sinit\"", ")", ":", "llvm", "::", "Twine", "(", "\"__sterm\"", ")", ")", "+", "llvm", "::", "Twine", "(", "convertToSinitPriority", "(", "S", ".", "Priority", ")", ")", "+", "llvm", "::", "Twine", "(", "\"_\"", ",", "FormatIndicatorAndUniqueModId", ")", "+", "llvm", "::", "Twine", "(", "\"_\"", ",", "llvm", "::", "utostr", "(", "Index", "++", ")", ")", ",", "cast", "<", "Function", ">", "(", "S", ".", "Func", ")", ")", ";", "}", "}", "</s>" ]

[ "This", "method", "emits", "llvm.global_ctors", "or", "llvm.global_dtors", "list", "." ]

[ "PowerPC", "PPC", "8", "0", "0", "\"__sinit\"", "\"__sterm\"", "\"_\"", "\"_\"" ]

PPCAsmPrinter (2)3

emitXXStructorList

PowerPC

CPU

LLVM

18,171

165

1

[]

[ "<s>", "bool", "LanaiMemAluCombiner", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "DisableMemAluCombiner", ")", "return", "false", ";", "TII", "=", "MF", ".", "getSubtarget", "<", "LanaiSubtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "Modified", "|=", "combineMemAluInBasicBlock", "(", "&", "MBB", ")", ";", "return", "Modified", ";", "}", "</s>" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Lanai", "Lanai", "Lanai" ]

LanaiMemAluCombiner3

runOnMachineFunction

Lanai

CPU

LLVM

18,172

57

1

[]

[ "<s>", "unsigned", "SIRegisterInfo", "::", "getRegPressureSetLimit", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Idx", ")", "const", "{", "const", "AMDGPUSubtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ")", ";", "unsigned", "SGPRLimit", "=", "getNumSGPRsAllowed", "(", "STI", ".", "getGeneration", "(", ")", ",", "STI", ".", "getMaxWavesPerCU", "(", ")", ")", ";", "unsigned", "VGPRLimit", "=", "getNumVGPRsAllowed", "(", "STI", ".", "getMaxWavesPerCU", "(", ")", ")", ";", "unsigned", "VSLimit", "=", "SGPRLimit", "+", "VGPRLimit", ";", "for", "(", "regclass_iterator", "I", "=", "regclass_begin", "(", ")", ",", "E", "=", "regclass_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "*", "I", ";", "unsigned", "NumSubRegs", "=", "std", "::", "max", "(", "(", "int", ")", "RC", "->", "getSize", "(", ")", "/", "4", ",", "1", ")", ";", "unsigned", "Limit", ";", "if", "(", "isPseudoRegClass", "(", "RC", ")", ")", "{", "Limit", "=", "VSLimit", ";", "}", "else", "if", "(", "isSGPRClass", "(", "RC", ")", ")", "{", "Limit", "=", "SGPRLimit", "/", "NumSubRegs", ";", "}", "else", "{", "Limit", "=", "VGPRLimit", "/", "NumSubRegs", ";", "}", "const", "int", "*", "Sets", "=", "getRegClassPressureSets", "(", "RC", ")", ";", "assert", "(", "Sets", ")", ";", "for", "(", "unsigned", "i", "=", "0", ";", "Sets", "[", "i", "]", "!=", "-", "1", ";", "++", "i", ")", "{", "if", "(", "Sets", "[", "i", "]", "==", "(", "int", ")", "Idx", ")", "return", "Limit", ";", "}", "}", "return", "256", ";", "}", "</s>" ]

[ "Get", "the", "register", "unit", "pressure", "limit", "for", "this", "dimension", "." ]

[ "AMDGPU", "SI", "AMDGPU", "AMDGPU", "4", "1", "0", "1", "256" ]

SIRegisterInfo (2)

getRegPressureSetLimit

AMDGPU

GPU

LLVM

18,173

214

1

[]

[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "override", "{", "assert", "(", "!", "\"Not implemented\"", ")", ";", "}", "</s>" ]

[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]

[ "AMDGPU", "\"Not implemented\"" ]

AMDGPUAsmBackend (2)

relaxInstruction

AMDGPU

GPU

LLVM

18,174

22

1

[]

[ "<s>", "bool", "aarch64_sve_pred_dominates_p", "(", "rtx", "*", "pred1", ",", "rtx", "pred2", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "pred2", ")", ";", "gcc_assert", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_VECTOR_BOOL", "&&", "mode", "==", "GET_MODE", "(", "pred1", "[", "0", "]", ")", "&&", "aarch64_sve_gp_strictness", "(", "pred1", "[", "1", "]", ",", "SImode", ")", ")", ";", "return", "(", "pred1", "[", "0", "]", "==", "CONSTM1_RTX", "(", "mode", ")", "||", "INTVAL", "(", "pred1", "[", "1", "]", ")", "==", "SVE_RELAXED_GP", "||", "rtx_equal_p", "(", "pred1", "[", "0", "]", ",", "pred2", ")", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "predicate", "PRED1", "[", "0", "]", "is", "true", "whenever", "predicate", "PRED2", "is", "true", ",", "or", "alternatively", "if", "we", "know", "that", "the", "operation", "predicated", "by", "PRED1", "[", "0", "]", "is", "safe", "to", "perform", "whenever", "PRED2", "is", "true", ".", "PRED1", "[", "1", "]", "is", "a", "aarch64_sve_gp_strictness", "operand", "that", "describes", "the", "operation", "predicated", "by", "PRED1", "[", "0", "]", "." ]

[ "aarch64", "0", "1", "0", "1", "0" ]

aarch64

aarch64_sve_pred_dominates_p

aarch64

CPU

GCC

18,175

83

1

[]

[ "<s>", "void", "SIInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", "assert", "(", "DestReg", "!=", "AMDGPU", "::", "SCC", "&&", "SrcReg", "!=", "AMDGPU", "::", "SCC", ")", ";", "if", "(", "AMDGPU", "::", "VReg_64RegClass", ".", "contains", "(", "DestReg", ")", ")", "{", "assert", "(", "AMDGPU", "::", "VReg_64RegClass", ".", "contains", "(", "SrcReg", ")", "||", "AMDGPU", "::", "SReg_64RegClass", ".", "contains", "(", "SrcReg", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "AMDGPU", "::", "V_MOV_B32_e32", ")", ",", "RI", ".", "getSubReg", "(", "DestReg", ",", "AMDGPU", "::", "sub0", ")", ")", ".", "addReg", "(", "RI", ".", "getSubReg", "(", "SrcReg", ",", "AMDGPU", "::", "sub0", ")", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Define", "|", "RegState", "::", "Implicit", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "AMDGPU", "::", "V_MOV_B32_e32", ")", ",", "RI", ".", "getSubReg", "(", "DestReg", ",", "AMDGPU", "::", "sub1", ")", ")", ".", "addReg", "(", "RI", ".", "getSubReg", "(", "SrcReg", ",", "AMDGPU", "::", "sub1", ")", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "}", "else", "if", "(", "AMDGPU", "::", "SReg_64RegClass", ".", "contains", "(", "DestReg", ")", ")", "{", "assert", "(", "AMDGPU", "::", "SReg_64RegClass", ".", "contains", "(", "SrcReg", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "AMDGPU", "::", "S_MOV_B64", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "}", "else", "if", "(", "AMDGPU", "::", "VReg_32RegClass", ".", "contains", "(", "DestReg", ")", ")", "{", "assert", "(", "AMDGPU", "::", "VReg_32RegClass", ".", "contains", "(", "SrcReg", ")", "||", "AMDGPU", "::", "SReg_32RegClass", ".", "contains", "(", "SrcReg", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "AMDGPU", "::", "V_MOV_B32_e32", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "}", "else", "{", "assert", "(", "AMDGPU", "::", "SReg_32RegClass", ".", "contains", "(", "DestReg", ")", ")", ";", "assert", "(", "AMDGPU", "::", "SReg_32RegClass", ".", "contains", "(", "SrcReg", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "AMDGPU", "::", "S_MOV_B32", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "}", "}", "</s>" ]

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "R600", "SI" ]

SIInstrInfo32

copyPhysReg

R600

GPU

LLVM

18,176

355

1

[]

[ "<s>", "static", "void", "mmix_setup_incoming_varargs", "(", "cumulative_args_t", "args_so_farp_v", ",", "machine_mode", "mode", ",", "tree", "vartype", ",", "int", "*", "pretend_sizep", ",", "int", "second_time", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "args_so_farp", "=", "get_cumulative_args", "(", "args_so_farp_v", ")", ";", "if", "(", "args_so_farp", "->", "regs", "+", "1", "<", "MMIX_MAX_ARGS_IN_REGS", ")", "*", "pretend_sizep", "=", "(", "MMIX_MAX_ARGS_IN_REGS", "-", "(", "args_so_farp", "->", "regs", "+", "1", ")", ")", "*", "8", ";", "if", "(", "(", "7", "+", "(", "MMIX_FUNCTION_ARG_SIZE", "(", "mode", ",", "vartype", ")", ")", ")", "/", "8", "!=", "1", ")", "internal_error", "(", "\"MMIX Internal: Last named vararg would not fit in a register\"", ")", ";", "}", "</s>" ]

[ "SETUP_INCOMING_VARARGS", "." ]

[ "mmix", "1", "1", "8", "7", "8", "1", "\"MMIX Internal: Last named vararg would not fit in a register\"" ]

mmix4

mmix_setup_incoming_varargs

mmix

CPU

GCC

18,177

83

1

[]

[ "<s>", "ARMBaseTargetMachine", "::", "ARMBaseTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "isLittle", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "TT", ",", "CPU", ",", "Options", ",", "isLittle", ")", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "getEffectiveRelocModel", "(", "TT", ",", "RM", ")", ",", "getEffectiveCodeModel", "(", "CM", ",", "CodeModel", "::", "Small", ")", ",", "OL", ")", ",", "TargetABI", "(", "computeTargetABI", "(", "TT", ",", "CPU", ",", "Options", ")", ")", ",", "TLOF", "(", "createTLOF", "(", "getTargetTriple", "(", ")", ")", ")", ",", "isLittle", "(", "isLittle", ")", "{", "if", "(", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Default", ")", "{", "if", "(", "isTargetHardFloat", "(", ")", ")", "this", "->", "Options", ".", "FloatABIType", "=", "FloatABI", "::", "Hard", ";", "else", "this", "->", "Options", ".", "FloatABIType", "=", "FloatABI", "::", "Soft", ";", "}", "if", "(", "Options", ".", "EABIVersion", "==", "EABI", "::", "Default", "||", "Options", ".", "EABIVersion", "==", "EABI", "::", "Unknown", ")", "{", "if", "(", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABIHF", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABIHF", ")", "&&", "!", "(", "TargetTriple", ".", "isOSWindows", "(", ")", "||", "TargetTriple", ".", "isOSDarwin", "(", ")", ")", ")", "this", "->", "Options", ".", "EABIVersion", "=", "EABI", "::", "GNU", ";", "else", "this", "->", "Options", ".", "EABIVersion", "=", "EABI", "::", "EABI5", ";", "}", "if", "(", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", "{", "this", "->", "Options", ".", "TrapUnreachable", "=", "true", ";", "this", "->", "Options", ".", "NoTrapAfterNoreturn", "=", "true", ";", "}", "setSupportsDebugEntryValues", "(", "true", ")", ";", "initAsmInfo", "(", ")", ";", "setMachineOutliner", "(", "true", ")", ";", "setSupportsDefaultOutlining", "(", "true", ")", ";", "}", "</s>" ]

[ "Create", "an", "ARM", "architecture", "model", "." ]

[ "ARM", "ARM", "ARM" ]

ARMTargetMachine1

ARMBaseTargetMachine

ARM

CPU

LLVM

18,178

304

1

[]

[ "<s>", "static", "std", "::", "unique_ptr", "<", "MSP430Operand", ">", "CreateReg", "(", "unsigned", "RegNum", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "return", "std", "::", "make_unique", "<", "MSP430Operand", ">", "(", "k_Reg", ",", "RegNum", ",", "S", ",", "E", ")", ";", "}", "</s>" ]

[ "CreateReg", "-", "Allocate", "a", "single", "virtual", "register", "for", "the", "given", "type", "." ]

[ "MSP430", "MSP430", "MSP430" ]

MSP430AsmParser1

CreateReg

MSP430

MPU

LLVM

18,179

37

1

[]

[ "<s>", "bool", "rs6000_sum_of_two_registers_p", "(", "const_rtx", "expr", ")", "{", "if", "(", "GET_CODE", "(", "expr", ")", "==", "PLUS", ")", "{", "const_rtx", "operand1", "=", "XEXP", "(", "expr", ",", "0", ")", ";", "const_rtx", "operand2", "=", "XEXP", "(", "expr", ",", "1", ")", ";", "return", "(", "REG_P", "(", "operand1", ")", "&&", "REG_P", "(", "operand2", ")", ")", ";", "}", "return", "false", ";", "}", "</s>" ]

[ "Return", "true", "iff", "EXPR", "represents", "the", "sum", "of", "two", "registers", "." ]

[ "rs6000", "0", "1" ]

rs6000-p8swap

rs6000_sum_of_two_registers_p

rs6000

CPU

GCC

18,180

55

1

[]

[ "<s>", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "SystemZSelectionDAGInfo", "::", "EmitTargetCodeForMemcmp", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "SDValue", "Chain", ",", "SDValue", "Src1", ",", "SDValue", "Src2", ",", "SDValue", "Size", ",", "MachinePointerInfo", "Op1PtrInfo", ",", "MachinePointerInfo", "Op2PtrInfo", ")", "const", "{", "if", "(", "auto", "*", "CSize", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Size", ")", ")", "{", "uint64_t", "Bytes", "=", "CSize", "->", "getZExtValue", "(", ")", ";", "assert", "(", "Bytes", ">", "0", "&&", "\"Caller should have handled 0-size case\"", ")", ";", "SDValue", "CCReg", "=", "emitCLC", "(", "DAG", ",", "DL", ",", "Chain", ",", "Src1", ",", "Src2", ",", "Bytes", ")", ";", "Chain", "=", "CCReg", ".", "getValue", "(", "1", ")", ";", "return", "std", "::", "make_pair", "(", "addIPMSequence", "(", "DL", ",", "CCReg", ",", "DAG", ")", ",", "Chain", ")", ";", "}", "return", "std", "::", "make_pair", "(", "SDValue", "(", ")", ",", "SDValue", "(", ")", ")", ";", "}", "</s>" ]

[ "Emit", "target-specific", "code", "that", "performs", "a", "memcmp/bcmp", ",", "in", "cases", "where", "that", "is", "faster", "than", "a", "libcall", "." ]

[ "SystemZ", "SystemZ", "0", "\"Caller should have handled 0-size case\"", "1" ]

SystemZSelectionDAGInfo2

EmitTargetCodeForMemcmp

SystemZ

CPU

LLVM

18,181

134

1

[]

[ "<s>", "void", "WebAssemblyPassConfig", "::", "addPreEmitPass", "(", ")", "{", "TargetPassConfig", "::", "addPreEmitPass", "(", ")", ";", "addPass", "(", "createWebAssemblyFixIrreducibleControlFlow", "(", ")", ")", ";", "addPass", "(", "createWebAssemblyLateEHPrepare", "(", ")", ")", ";", "addPass", "(", "createWebAssemblyReplacePhysRegs", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createWebAssemblyPrepareForLiveIntervals", "(", ")", ")", ";", "addPass", "(", "createWebAssemblyOptimizeLiveIntervals", "(", ")", ")", ";", "addPass", "(", "createWebAssemblyMemIntrinsicResults", "(", ")", ")", ";", "addPass", "(", "createWebAssemblyRegStackify", "(", ")", ")", ";", "addPass", "(", "createWebAssemblyRegColoring", "(", ")", ")", ";", "}", "addPass", "(", "createWebAssemblyCFGSort", "(", ")", ")", ";", "addPass", "(", "createWebAssemblyCFGStackify", "(", ")", ")", ";", "addPass", "(", "createWebAssemblyExplicitLocals", "(", ")", ")", ";", "addPass", "(", "createWebAssemblyLowerBrUnless", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createWebAssemblyPeephole", "(", ")", ")", ";", "addPass", "(", "createWebAssemblyRegNumbering", "(", ")", ")", ";", "}", "</s>" ]

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly" ]

WebAssemblyTargetMachine35

addPreEmitPass

WebAssembly

Virtual ISA

LLVM

18,182

134

1

[]

[ "<s>", "void", "ARM64Subtarget", "::", "overrideSchedPolicy", "(", "MachineSchedPolicy", "&", "Policy", ",", "MachineInstr", "*", "begin", ",", "MachineInstr", "*", "end", ",", "unsigned", "NumRegionInstrs", ")", "const", "{", "Policy", ".", "OnlyTopDown", "=", "false", ";", "Policy", ".", "OnlyBottomUp", "=", "false", ";", "}", "</s>" ]

[ "Override", "generic", "scheduling", "policy", "within", "a", "region", "." ]

[ "ARM64", "ARM64" ]

ARM64Subtarget

overrideSchedPolicy

ARM64

CPU

LLVM

18,183

35

1

[]

[ "<s>", "void", "AArch64CallLowering", "::", "splitToValueTypes", "(", "const", "ArgInfo", "&", "OrigArg", ",", "SmallVectorImpl", "<", "ArgInfo", ">", "&", "SplitArgs", ",", "const", "DataLayout", "&", "DL", ",", "MachineRegisterInfo", "&", "MRI", ",", "CallingConv", "::", "ID", "CallConv", ",", "const", "SplitArgTy", "&", "PerformArgSplit", ")", "const", "{", "const", "AArch64TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "AArch64TargetLowering", ">", "(", ")", ";", "LLVMContext", "&", "Ctx", "=", "OrigArg", ".", "Ty", "->", "getContext", "(", ")", ";", "SmallVector", "<", "EVT", ",", "4", ">", "SplitVTs", ";", "SmallVector", "<", "uint64_t", ",", "4", ">", "Offsets", ";", "ComputeValueVTs", "(", "TLI", ",", "DL", ",", "OrigArg", ".", "Ty", ",", "SplitVTs", ",", "&", "Offsets", ",", "0", ")", ";", "if", "(", "SplitVTs", ".", "size", "(", ")", "==", "1", ")", "{", "SplitArgs", ".", "emplace_back", "(", "OrigArg", ".", "Reg", ",", "SplitVTs", "[", "0", "]", ".", "getTypeForEVT", "(", "Ctx", ")", ",", "OrigArg", ".", "Flags", ",", "OrigArg", ".", "IsFixed", ")", ";", "return", ";", "}", "unsigned", "FirstRegIdx", "=", "SplitArgs", ".", "size", "(", ")", ";", "bool", "NeedsRegBlock", "=", "TLI", ".", "functionArgumentNeedsConsecutiveRegisters", "(", "OrigArg", ".", "Ty", ",", "CallConv", ",", "false", ")", ";", "for", "(", "auto", "SplitVT", ":", "SplitVTs", ")", "{", "Type", "*", "SplitTy", "=", "SplitVT", ".", "getTypeForEVT", "(", "Ctx", ")", ";", "SplitArgs", ".", "push_back", "(", "ArgInfo", "{", "MRI", ".", "createGenericVirtualRegister", "(", "getLLTForType", "(", "*", "SplitTy", ",", "DL", ")", ")", ",", "SplitTy", ",", "OrigArg", ".", "Flags", ",", "OrigArg", ".", "IsFixed", "}", ")", ";", "if", "(", "NeedsRegBlock", ")", "SplitArgs", ".", "back", "(", ")", ".", "Flags", ".", "setInConsecutiveRegs", "(", ")", ";", "}", "SplitArgs", ".", "back", "(", ")", ".", "Flags", ".", "setInConsecutiveRegsLast", "(", ")", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "Offsets", ".", "size", "(", ")", ";", "++", "i", ")", "PerformArgSplit", "(", "SplitArgs", "[", "FirstRegIdx", "+", "i", "]", ".", "Reg", ",", "Offsets", "[", "i", "]", "*", "8", ")", ";", "}", "</s>" ]

[ "Break", "OrigArgInfo", "into", "one", "or", "more", "pieces", "the", "calling", "convention", "can", "process", ",", "returned", "in", "SplitArgs", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "4", "4", "0", "1", "0", "0", "8" ]

AArch64CallLowering (2)

splitToValueTypes

AArch64

CPU

LLVM

18,184

280

1

[]

[ "<s>", "FastISel", "*", "X86TargetLowering", "::", "createFastISel", "(", "MachineFunction", "&", "mf", ",", "DenseMap", "<", "const", "Value", "*", ",", "unsigned", ">", "&", "vm", ",", "DenseMap", "<", "const", "BasicBlock", "*", ",", "MachineBasicBlock", "*", ">", "&", "bm", ",", "DenseMap", "<", "const", "AllocaInst", "*", ",", "int", ">", "&", "am", ",", "SmallSet", "<", "const", "Instruction", "*", ",", "8", ">", "&", "cil", ")", "{", "return", "X86", "::", "createFastISel", "(", "mf", ",", "vm", ",", "bm", ",", "am", ",", "cil", ")", ";", "}", "</s>" ]

[ "This", "method", "returns", "a", "target", "specific", "FastISel", "object", ",", "or", "null", "if", "the", "target", "does", "not", "support", "``", "fast", "''", "ISel", "." ]

[ "X86", "X86", "8", "X86::createFastISel" ]

X86ISelLowering21

createFastISel

X86

CPU

LLVM

18,185

73

1

[]

[ "<s>", "static", "bool", "nios2_large_constant_allowed", "(", "void", ")", "{", "return", "!", "(", "cfun", "->", "curr_properties", "&", "PROP_rtl_split_insns", ")", "&&", "!", "reload_completed", ";", "}", "</s>" ]

[ "Symbol", "references", "and", "other", "32-bit", "constants", "are", "split", "into", "high/lo_sum", "pairs", "during", "the", "split1", "pass", ".", "After", "that", ",", "they", "are", "not", "considered", "legitimate", "addresses", ".", "This", "function", "returns", "true", "if", "in", "a", "pre-split", "context", "where", "these", "constants", "are", "allowed", "." ]

[ "nios2" ]

nios2

nios2_large_constant_allowed

nios2

MPU

GCC

18,186

21

1

[]

[ "<s>", "void", "AArch64TargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Don't know how to custom expand this\"", ")", ";", "case", "ISD", "::", "BITCAST", ":", "ReplaceBITCASTResults", "(", "N", ",", "Results", ",", "DAG", ")", ";", "return", ";", "case", "ISD", "::", "VECREDUCE_ADD", ":", "case", "ISD", "::", "VECREDUCE_SMAX", ":", "case", "ISD", "::", "VECREDUCE_SMIN", ":", "case", "ISD", "::", "VECREDUCE_UMAX", ":", "case", "ISD", "::", "VECREDUCE_UMIN", ":", "Results", ".", "push_back", "(", "LowerVECREDUCE", "(", "SDValue", "(", "N", ",", "0", ")", ",", "DAG", ")", ")", ";", "return", ";", "case", "AArch64ISD", "::", "SADDV", ":", "ReplaceReductionResults", "(", "N", ",", "Results", ",", "DAG", ",", "ISD", "::", "ADD", ",", "AArch64ISD", "::", "SADDV", ")", ";", "return", ";", "case", "AArch64ISD", "::", "UADDV", ":", "ReplaceReductionResults", "(", "N", ",", "Results", ",", "DAG", ",", "ISD", "::", "ADD", ",", "AArch64ISD", "::", "UADDV", ")", ";", "return", ";", "case", "AArch64ISD", "::", "SMINV", ":", "ReplaceReductionResults", "(", "N", ",", "Results", ",", "DAG", ",", "ISD", "::", "SMIN", ",", "AArch64ISD", "::", "SMINV", ")", ";", "return", ";", "case", "AArch64ISD", "::", "UMINV", ":", "ReplaceReductionResults", "(", "N", ",", "Results", ",", "DAG", ",", "ISD", "::", "UMIN", ",", "AArch64ISD", "::", "UMINV", ")", ";", "return", ";", "case", "AArch64ISD", "::", "SMAXV", ":", "ReplaceReductionResults", "(", "N", ",", "Results", ",", "DAG", ",", "ISD", "::", "SMAX", ",", "AArch64ISD", "::", "SMAXV", ")", ";", "return", ";", "case", "AArch64ISD", "::", "UMAXV", ":", "ReplaceReductionResults", "(", "N", ",", "Results", ",", "DAG", ",", "ISD", "::", "UMAX", ",", "AArch64ISD", "::", "UMAXV", ")", ";", "return", ";", "case", "ISD", "::", "FP_TO_UINT", ":", "case", "ISD", "::", "FP_TO_SINT", ":", "assert", "(", "N", "->", "getValueType", "(", "0", ")", "==", "MVT", "::", "i128", "&&", "\"unexpected illegal conversion\"", ")", ";", "return", ";", "case", "ISD", "::", "ATOMIC_CMP_SWAP", ":", "ReplaceCMP_SWAP_128Results", "(", "N", ",", "Results", ",", "DAG", ",", "Subtarget", ")", ";", "return", ";", "}", "}", "</s>" ]

[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]

[ "AArch64", "AArch64", "\"Don't know how to custom expand this\"", "ISD::BITCAST", "ISD::VECREDUCE_ADD", "ISD::VECREDUCE_SMAX", "ISD::VECREDUCE_SMIN", "ISD::VECREDUCE_UMAX", "ISD::VECREDUCE_UMIN", "0", "AArch64ISD::SADDV", "ISD::ADD", "AArch64ISD::SADDV", "AArch64ISD::UADDV", "ISD::ADD", "AArch64ISD::UADDV", "AArch64ISD::SMINV", "ISD::SMIN", "AArch64ISD::SMINV", "AArch64ISD::UMINV", "ISD::UMIN", "AArch64ISD::UMINV", "AArch64ISD::SMAXV", "ISD::SMAX", "AArch64ISD::SMAXV", "AArch64ISD::UMAXV", "ISD::UMAX", "AArch64ISD::UMAXV", "ISD::FP_TO_UINT", "ISD::FP_TO_SINT", "0", "MVT::i128", "\"unexpected illegal conversion\"", "ISD::ATOMIC_CMP_SWAP" ]

AArch64ISelLowering (2)3

ReplaceNodeResults

AArch64

CPU

LLVM

18,187

290

1

[]

[ "<s>", "void", "NVPTXInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "*", "DestRC", "=", "MRI", ".", "getRegClass", "(", "DestReg", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "MRI", ".", "getRegClass", "(", "SrcReg", ")", ";", "if", "(", "DestRC", "->", "getSize", "(", ")", "!=", "SrcRC", "->", "getSize", "(", ")", ")", "report_fatal_error", "(", "\"Copy one register into another with a different width\"", ")", ";", "unsigned", "Op", ";", "if", "(", "DestRC", "==", "&", "NVPTX", "::", "Int1RegsRegClass", ")", "{", "Op", "=", "NVPTX", "::", "IMOV1rr", ";", "}", "else", "if", "(", "DestRC", "==", "&", "NVPTX", "::", "Int16RegsRegClass", ")", "{", "Op", "=", "NVPTX", "::", "IMOV16rr", ";", "}", "else", "if", "(", "DestRC", "==", "&", "NVPTX", "::", "Int32RegsRegClass", ")", "{", "Op", "=", "(", "SrcRC", "==", "&", "NVPTX", "::", "Int32RegsRegClass", "?", "NVPTX", "::", "IMOV32rr", ":", "NVPTX", "::", "BITCONVERT_32_F2I", ")", ";", "}", "else", "if", "(", "DestRC", "==", "&", "NVPTX", "::", "Int64RegsRegClass", ")", "{", "Op", "=", "(", "SrcRC", "==", "&", "NVPTX", "::", "Int64RegsRegClass", "?", "NVPTX", "::", "IMOV64rr", ":", "NVPTX", "::", "BITCONVERT_64_F2I", ")", ";", "}", "else", "if", "(", "DestRC", "==", "&", "NVPTX", "::", "Float16RegsRegClass", ")", "{", "Op", "=", "(", "SrcRC", "==", "&", "NVPTX", "::", "Float16RegsRegClass", "?", "NVPTX", "::", "FMOV16rr", ":", "NVPTX", "::", "BITCONVERT_16_I2F", ")", ";", "}", "else", "if", "(", "DestRC", "==", "&", "NVPTX", "::", "Float16x2RegsRegClass", ")", "{", "Op", "=", "NVPTX", "::", "IMOV32rr", ";", "}", "else", "if", "(", "DestRC", "==", "&", "NVPTX", "::", "Float32RegsRegClass", ")", "{", "Op", "=", "(", "SrcRC", "==", "&", "NVPTX", "::", "Float32RegsRegClass", "?", "NVPTX", "::", "FMOV32rr", ":", "NVPTX", "::", "BITCONVERT_32_I2F", ")", ";", "}", "else", "if", "(", "DestRC", "==", "&", "NVPTX", "::", "Float64RegsRegClass", ")", "{", "Op", "=", "(", "SrcRC", "==", "&", "NVPTX", "::", "Float64RegsRegClass", "?", "NVPTX", "::", "FMOV64rr", ":", "NVPTX", "::", "BITCONVERT_64_I2F", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "\"Bad register copy\"", ")", ";", "}", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Op", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "}", "</s>" ]

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "NVPTX", "NVPTX", "\"Copy one register into another with a different width\"", "NVPTX::Int1RegsRegClass", "NVPTX::IMOV1rr", "NVPTX::Int16RegsRegClass", "NVPTX::IMOV16rr", "NVPTX::Int32RegsRegClass", "NVPTX::Int32RegsRegClass", "NVPTX::IMOV32rr", "NVPTX::BITCONVERT_32_F2I", "NVPTX::Int64RegsRegClass", "NVPTX::Int64RegsRegClass", "NVPTX::IMOV64rr", "NVPTX::BITCONVERT_64_F2I", "NVPTX::Float16RegsRegClass", "NVPTX::Float16RegsRegClass", "NVPTX::FMOV16rr", "NVPTX::BITCONVERT_16_I2F", "NVPTX::Float16x2RegsRegClass", "NVPTX::IMOV32rr", "NVPTX::Float32RegsRegClass", "NVPTX::Float32RegsRegClass", "NVPTX::FMOV32rr", "NVPTX::BITCONVERT_32_I2F", "NVPTX::Float64RegsRegClass", "NVPTX::Float64RegsRegClass", "NVPTX::FMOV64rr", "NVPTX::BITCONVERT_64_I2F", "\"Bad register copy\"" ]

NVPTXInstrInfo23

copyPhysReg

NVPTX

GPU

LLVM

18,188

334

1

[]

[ "<s>", "bool", "MipsSEInstrInfo", "::", "isBranchWithImm", "(", "unsigned", "Opc", ")", "const", "{", "switch", "(", "Opc", ")", "{", "default", ":", "return", "false", ";", "case", "Mips", "::", "BBIT0", ":", "case", "Mips", "::", "BBIT1", ":", "case", "Mips", "::", "BBIT032", ":", "case", "Mips", "::", "BBIT132", ":", "return", "true", ";", "}", "}", "</s>" ]

[ "isBranchWithImm", "-", "Return", "true", "if", "the", "branch", "contains", "an", "immediate", "operand", "(" ]

[ "Mips", "Mips", "Mips::BBIT0", "Mips::BBIT1", "Mips::BBIT032", "Mips::BBIT132" ]

MipsSEInstrInfo23

isBranchWithImm

Mips

CPU

LLVM

18,189

45

1

[]

[ "<s>", "const", "InstrItineraryData", "*", "getInstrItineraryData", "(", ")", "const", "override", "{", "return", "Subtarget", ".", "inMips16Mode", "(", ")", "?", "nullptr", ":", "&", "InstrItins", ";", "}", "</s>" ]

[ "getInstrItineraryData", "-", "Returns", "instruction", "itinerary", "data", "for", "the", "target", "or", "specific", "subtarget", "." ]

[ "Mips", "Mips" ]

MipsTargetMachine26

getInstrItineraryData

Mips

CPU

LLVM

18,190

22

1

[]

[ "<s>", "static", "void", "alpha_builtin_function", "(", "const", "char", "*", "name", ",", "tree", "ftype", ",", "enum", "alpha_builtin", "code", ",", "unsigned", "ecf", ")", "{", "tree", "decl", "=", "add_builtin_function", "(", "name", ",", "ftype", ",", "(", "int", ")", "code", ",", "BUILT_IN_MD", ",", "NULL", ",", "NULL_TREE", ")", ";", "if", "(", "ecf", "&", "ECF_CONST", ")", "TREE_READONLY", "(", "decl", ")", "=", "1", ";", "if", "(", "ecf", "&", "ECF_NOTHROW", ")", "TREE_NOTHROW", "(", "decl", ")", "=", "1", ";", "alpha_builtins", "[", "(", "int", ")", "code", "]", "=", "decl", ";", "}", "</s>" ]

[ "Helper", "function", "of", "alpha_init_builtins", ".", "Add", "the", "built-in", "specified", "by", "NAME", ",", "TYPE", ",", "CODE", ",", "and", "ECF", "." ]

[ "alpha", "1", "1" ]

alpha

alpha_builtin_function

alpha

MPU

GCC

18,191

78

1

[]

[ "<s>", "void", "thumb2_expand_return", "(", "bool", "simple_return", ")", "{", "int", "i", ",", "num_regs", ";", "unsigned", "long", "saved_regs_mask", ";", "arm_stack_offsets", "*", "offsets", ";", "offsets", "=", "arm_get_frame_offsets", "(", ")", ";", "saved_regs_mask", "=", "offsets", "->", "saved_regs_mask", ";", "for", "(", "i", "=", "0", ",", "num_regs", "=", "0", ";", "i", "<=", "LAST_ARM_REGNUM", ";", "i", "++", ")", "if", "(", "saved_regs_mask", "&", "(", "1", "<<", "i", ")", ")", "num_regs", "++", ";", "if", "(", "!", "simple_return", "&&", "saved_regs_mask", ")", "{", "gcc_assert", "(", "!", "IS_CMSE_ENTRY", "(", "arm_current_func_type", "(", ")", ")", ")", ";", "if", "(", "arm_current_function_pac_enabled_p", "(", ")", ")", "{", "gcc_assert", "(", "!", "(", "saved_regs_mask", "&", "(", "1", "<<", "PC_REGNUM", ")", ")", ")", ";", "arm_emit_multi_reg_pop", "(", "saved_regs_mask", ")", ";", "emit_insn", "(", "gen_aut_nop", "(", ")", ")", ";", "emit_jump_insn", "(", "simple_return_rtx", ")", ";", "}", "else", "if", "(", "num_regs", "==", "1", ")", "{", "rtx", "par", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "rtvec_alloc", "(", "2", ")", ")", ";", "rtx", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "PC_REGNUM", ")", ";", "rtx", "addr", "=", "gen_rtx_MEM", "(", "SImode", ",", "gen_rtx_POST_INC", "(", "SImode", ",", "stack_pointer_rtx", ")", ")", ";", "set_mem_alias_set", "(", "addr", ",", "get_frame_alias_set", "(", ")", ")", ";", "XVECEXP", "(", "par", ",", "0", ",", "0", ")", "=", "ret_rtx", ";", "XVECEXP", "(", "par", ",", "0", ",", "1", ")", "=", "gen_rtx_SET", "(", "reg", ",", "addr", ")", ";", "RTX_FRAME_RELATED_P", "(", "XVECEXP", "(", "par", ",", "0", ",", "1", ")", ")", "=", "1", ";", "emit_jump_insn", "(", "par", ")", ";", "}", "else", "{", "saved_regs_mask", "&=", "~", "(", "1", "<<", "LR_REGNUM", ")", ";", "saved_regs_mask", "|=", "(", "1", "<<", "PC_REGNUM", ")", ";", "arm_emit_multi_reg_pop", "(", "saved_regs_mask", ")", ";", "}", "}", "else", "{", "if", "(", "IS_CMSE_ENTRY", "(", "arm_current_func_type", "(", ")", ")", ")", "cmse_nonsecure_entry_clear_before_return", "(", ")", ";", "emit_jump_insn", "(", "simple_return_rtx", ")", ";", "}", "}", "</s>" ]

[ "Generate", "pattern", "*", "pop_multiple_with_stack_update_and_return", "if", "single", "POP", "instruction", "can", "be", "generated", ".", "LR", "should", "be", "replaced", "by", "PC", ".", "All", "the", "checks", "required", "are", "already", "done", "by", "USE_RETURN_INSN", "(", ")", ".", "Hence", ",", "all", "we", "really", "need", "to", "check", "here", "is", "if", "single", "register", "is", "to", "be", "returned", ",", "or", "multiple", "register", "return", "." ]

[ "arm", "0", "0", "1", "1", "1", "2", "0", "0", "0", "1", "0", "1", "1", "1", "1" ]

arm1

thumb2_expand_return

arm

CPU

GCC

18,192

270

1

[]

[ "<s>", "unsigned", "SystemZTTIImpl", "::", "getMinPrefetchStride", "(", "unsigned", "NumMemAccesses", ",", "unsigned", "NumStridedMemAccesses", ",", "unsigned", "NumPrefetches", ",", "bool", "HasCall", ")", "const", "{", "if", "(", "NumPrefetches", ">", "16", ")", "return", "UINT_MAX", ";", "if", "(", "NumStridedMemAccesses", ">", "32", "&&", "NumStridedMemAccesses", "==", "NumMemAccesses", "&&", "!", "HasCall", ")", "return", "1", ";", "return", "ST", "->", "hasMiscellaneousExtensions3", "(", ")", "?", "8192", ":", "2048", ";", "}", "</s>" ]

[ "Some", "HW", "prefetchers", "can", "handle", "accesses", "up", "to", "a", "certain", "constant", "stride", "." ]

[ "SystemZ", "SystemZ", "16", "32", "1", "8192", "2048" ]

SystemZTargetTransformInfo

getMinPrefetchStride

SystemZ

CPU

LLVM

18,193

56

1

[]

[ "<s>", "bool", "TVMInstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "Cond", ".", "size", "(", ")", "==", "2", "&&", "\"Wrong Cond args size\"", ")", ";", "Cond", "[", "0", "]", ".", "setImm", "(", "!", "Cond", "[", "0", "]", ".", "getImm", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]

[ "TVM", "TVM", "2", "\"Wrong Cond args size\"", "0", "0" ]

TVMInstrInfo

reverseBranchCondition

TVM

Virtual ISA

LLVM

18,194

49

1

[]

[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineDominatorTree", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "Hexagon" ]

HexagonBitSimplify (2)

getAnalysisUsage

Hexagon

DSP

LLVM

18,195

36

1

[]

[ "<s>", "unsigned", "DLXRegisterInfo", "::", "getRARegister", "(", ")", "const", "{", "return", "DLX", "::", "RA", ";", "}", "</s>" ]

[ "This", "method", "should", "return", "the", "register", "where", "the", "return", "address", "can", "be", "found", "." ]

[ "DLX", "DLX", "DLX::RA" ]

DLXRegisterInfo

getRARegister

DLX

CPU

LLVM

18,196

14

1

[]

[ "<s>", "XtensaSubtarget", "&", "XtensaSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "FS", ",", "StringRef", "CPUString", ")", "{", "ParseSubtargetFeatures", "(", "CPUString", ",", "FS", ")", ";", "return", "*", "this", ";", "}", "</s>" ]

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "Xtensa", "Xtensa", "Xtensa" ]

XtensaSubtarget

initializeSubtargetDependencies

Xtensa

MPU

LLVM

18,197

25

1

[]

[ "<s>", "static", "void", "rs6000_invalid_builtin", "(", "enum", "rs6000_builtins", "fncode", ")", "{", "size_t", "uns_fncode", "=", "(", "size_t", ")", "fncode", ";", "const", "char", "*", "name", "=", "rs6000_builtin_info", "[", "uns_fncode", "]", ".", "name", ";", "HOST_WIDE_INT", "fnmask", "=", "rs6000_builtin_info", "[", "uns_fncode", "]", ".", "mask", ";", "gcc_assert", "(", "name", "!=", "NULL", ")", ";", "if", "(", "(", "fnmask", "&", "RS6000_BTM_CELL", ")", "!=", "0", ")", "error", "(", "\"builtin function %qs is only valid for the cell processor\"", ",", "name", ")", ";", "else", "if", "(", "(", "fnmask", "&", "RS6000_BTM_VSX", ")", "!=", "0", ")", "error", "(", "\"builtin function %qs requires the %qs option\"", ",", "name", ",", "\"-mvsx\"", ")", ";", "else", "if", "(", "(", "fnmask", "&", "RS6000_BTM_HTM", ")", "!=", "0", ")", "error", "(", "\"builtin function %qs requires the %qs option\"", ",", "name", ",", "\"-mhtm\"", ")", ";", "else", "if", "(", "(", "fnmask", "&", "RS6000_BTM_ALTIVEC", ")", "!=", "0", ")", "error", "(", "\"builtin function %qs requires the %qs option\"", ",", "name", ",", "\"-maltivec\"", ")", ";", "else", "if", "(", "(", "fnmask", "&", "(", "RS6000_BTM_DFP", "|", "RS6000_BTM_P8_VECTOR", ")", ")", "==", "(", "RS6000_BTM_DFP", "|", "RS6000_BTM_P8_VECTOR", ")", ")", "error", "(", "\"builtin function %qs requires the %qs and %qs options\"", ",", "name", ",", "\"-mhard-dfp\"", ",", "\"-mpower8-vector\"", ")", ";", "else", "if", "(", "(", "fnmask", "&", "RS6000_BTM_DFP", ")", "!=", "0", ")", "error", "(", "\"builtin function %qs requires the %qs option\"", ",", "name", ",", "\"-mhard-dfp\"", ")", ";", "else", "if", "(", "(", "fnmask", "&", "RS6000_BTM_P8_VECTOR", ")", "!=", "0", ")", "error", "(", "\"builtin function %qs requires the %qs option\"", ",", "name", ",", "\"-mpower8-vector\"", ")", ";", "else", "if", "(", "(", "fnmask", "&", "(", "RS6000_BTM_P9_VECTOR", "|", "RS6000_BTM_64BIT", ")", ")", "==", "(", "RS6000_BTM_P9_VECTOR", "|", "RS6000_BTM_64BIT", ")", ")", "error", "(", "\"builtin function %qs requires the %qs and %qs options\"", ",", "name", ",", "\"-mcpu=power9\"", ",", "\"-m64\"", ")", ";", "else", "if", "(", "(", "fnmask", "&", "RS6000_BTM_P9_VECTOR", ")", "!=", "0", ")", "error", "(", "\"builtin function %qs requires the %qs option\"", ",", "name", ",", "\"-mcpu=power9\"", ")", ";", "else", "if", "(", "(", "fnmask", "&", "(", "RS6000_BTM_P9_MISC", "|", "RS6000_BTM_64BIT", ")", ")", "==", "(", "RS6000_BTM_P9_MISC", "|", "RS6000_BTM_64BIT", ")", ")", "error", "(", "\"builtin function %qs requires the %qs and %qs options\"", ",", "name", ",", "\"-mcpu=power9\"", ",", "\"-m64\"", ")", ";", "else", "if", "(", "(", "fnmask", "&", "RS6000_BTM_P9_MISC", ")", "==", "RS6000_BTM_P9_MISC", ")", "error", "(", "\"builtin function %qs requires the %qs option\"", ",", "name", ",", "\"-mcpu=power9\"", ")", ";", "else", "if", "(", "(", "fnmask", "&", "RS6000_BTM_LDBL128", ")", "==", "RS6000_BTM_LDBL128", ")", "{", "if", "(", "!", "TARGET_HARD_FLOAT", ")", "error", "(", "\"builtin function %qs requires the %qs option\"", ",", "name", ",", "\"-mhard-float\"", ")", ";", "else", "error", "(", "\"builtin function %qs requires the %qs option\"", ",", "name", ",", "TARGET_IEEEQUAD", "?", "\"-mabi=ibmlongdouble\"", ":", "\"-mlong-double-128\"", ")", ";", "}", "else", "if", "(", "(", "fnmask", "&", "RS6000_BTM_HARD_FLOAT", ")", "!=", "0", ")", "error", "(", "\"builtin function %qs requires the %qs option\"", ",", "name", ",", "\"-mhard-float\"", ")", ";", "else", "if", "(", "(", "fnmask", "&", "RS6000_BTM_FLOAT128_HW", ")", "!=", "0", ")", "error", "(", "\"builtin function %qs requires ISA 3.0 IEEE 128-bit floating point\"", ",", "name", ")", ";", "else", "if", "(", "(", "fnmask", "&", "RS6000_BTM_FLOAT128", ")", "!=", "0", ")", "error", "(", "\"builtin function %qs requires the %qs option\"", ",", "name", ",", "\"%<-mfloat128%>\"", ")", ";", "else", "if", "(", "(", "fnmask", "&", "(", "RS6000_BTM_POPCNTD", "|", "RS6000_BTM_POWERPC64", ")", ")", "==", "(", "RS6000_BTM_POPCNTD", "|", "RS6000_BTM_POWERPC64", ")", ")", "error", "(", "\"builtin function %qs requires the %qs (or newer), and \"", "\"%qs or %qs options\"", ",", "name", ",", "\"-mcpu=power7\"", ",", "\"-m64\"", ",", "\"-mpowerpc64\"", ")", ";", "else", "error", "(", "\"builtin function %qs is not supported with the current options\"", ",", "name", ")", ";", "}", "</s>" ]

[ "Raise", "an", "error", "message", "for", "a", "builtin", "function", "that", "is", "called", "without", "the", "appropriate", "target", "options", "being", "set", "." ]

[ "rs6000", "0", "\"builtin function %qs is only valid for the cell processor\"", "0", "\"builtin function %qs requires the %qs option\"", "\"-mvsx\"", "0", "\"builtin function %qs requires the %qs option\"", "\"-mhtm\"", "0", "\"builtin function %qs requires the %qs option\"", "\"-maltivec\"", "\"builtin function %qs requires the %qs and %qs options\"", "\"-mhard-dfp\"", "\"-mpower8-vector\"", "0", "\"builtin function %qs requires the %qs option\"", "\"-mhard-dfp\"", "0", "\"builtin function %qs requires the %qs option\"", "\"-mpower8-vector\"", "\"builtin function %qs requires the %qs and %qs options\"", "\"-mcpu=power9\"", "\"-m64\"", "0", "\"builtin function %qs requires the %qs option\"", "\"-mcpu=power9\"", "\"builtin function %qs requires the %qs and %qs options\"", "\"-mcpu=power9\"", "\"-m64\"", "\"builtin function %qs requires the %qs option\"", "\"-mcpu=power9\"", "\"builtin function %qs requires the %qs option\"", "\"-mhard-float\"", "\"builtin function %qs requires the %qs option\"", "\"-mabi=ibmlongdouble\"", "\"-mlong-double-128\"", "0", "\"builtin function %qs requires the %qs option\"", "\"-mhard-float\"", "0", "\"builtin function %qs requires ISA 3.0 IEEE 128-bit floating point\"", "0", "\"builtin function %qs requires the %qs option\"", "\"%<-mfloat128%>\"", "\"builtin function %qs requires the %qs (or newer), and \"", "\"%qs or %qs options\"", "\"-mcpu=power7\"", "\"-m64\"", "\"-mpowerpc64\"", "\"builtin function %qs is not supported with the current options\"" ]

rs60008

rs6000_invalid_builtin

rs6000

CPU

GCC

18,198

434

1

[]

[ "<s>", "unsigned", "AArch64RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "AArch64", "::", "FP", ":", "AArch64", "::", "SP", ";", "}", "</s>" ]

[ "Debug", "information", "queries", "." ]

[ "AArch64", "AArch64", "AArch64::FP", "AArch64::SP" ]

AArch64RegisterInfo34

getFrameRegister

AArch64

CPU

LLVM

18,199

44

1

[]