docz1105/ComBack · Datasets at Hugging Face

ground_truth sequencelengths 8 512	natrual_language sequencelengths 1 243	TS_V_token sequencelengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token sequencelengths 0 0
[ "<s>", "MachineInstr", "", "foldMemoryOperandImpl", "(", "MachineFunction", "&", "MF", ",", "MachineInstr", "", "MI", ",", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "Ops", ",", "MachineInstr", "*", "LoadMI", ")", "const", "override", "{", "return", "nullptr", ";", "}", "</s>" ]	[ "foldMemoryOperand", "-", "Same", "as", "the", "previous", "version", "except", "it", "allows", "folding", "of", "any", "load", "and", "store", "from", "/", "to", "any", "address", ",", "not", "just", "from", "a", "specific", "stack", "slot", "." ]	[ "Hexagon" ]	HexagonInstrInfo	foldMemoryOperandImpl	Hexagon	DSP	LLVM	18,200	31	1	[]
[ "<s>", "bool", "PPCTTIImpl", "::", "enableAggressiveInterleaving", "(", "bool", "LoopHasReductions", ")", "{", "if", "(", "ST", "->", "getMcpu", "(", ")", "==", "PPC", "::", "MCPU_A2", ")", "return", "true", ";", "return", "LoopHasReductions", ";", "}", "</s>" ]	[ "Do", "n't", "restrict", "interleaved", "unrolling", "to", "small", "loops", "." ]	[ "PowerPC", "PPC", "PPC::MCPU_A2" ]	PPCTargetTransformInfo15	enableAggressiveInterleaving	PowerPC	CPU	LLVM	18,201	28	1	[]
[ "<s>", "void", "LanaiTargetLowering", "::", "computeKnownBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "KnownBits", "&", "Known", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "unsigned", "BitWidth", "=", "Known", ".", "getBitWidth", "(", ")", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "LanaiISD", "::", "SETCC", ":", "Known", "=", "KnownBits", "(", "BitWidth", ")", ";", "Known", ".", "Zero", ".", "setBits", "(", "1", ",", "BitWidth", ")", ";", "break", ";", "case", "LanaiISD", "::", "SELECT_CC", ":", "KnownBits", "Known2", ";", "Known", "=", "DAG", ".", "computeKnownBits", "(", "Op", "->", "getOperand", "(", "0", ")", ",", "Depth", "+", "1", ")", ";", "Known2", "=", "DAG", ".", "computeKnownBits", "(", "Op", "->", "getOperand", "(", "1", ")", ",", "Depth", "+", "1", ")", ";", "Known", "=", "KnownBits", "::", "commonBits", "(", "Known", ",", "Known2", ")", ";", "break", ";", "}", "}", "</s>" ]	[ "Determine", "which", "of", "the", "bits", "specified", "in", "Mask", "are", "known", "to", "be", "either", "zero", "or", "one", "and", "return", "them", "in", "the", "KnownZero/KnownOne", "bitsets", "." ]	[ "Lanai", "Lanai", "LanaiISD::SETCC", "1", "LanaiISD::SELECT_CC", "0", "1", "1", "1" ]	LanaiISelLowering	computeKnownBitsForTargetNode	Lanai	CPU	LLVM	18,202	134	1	[]
[ "<s>", "static", "bool", "pdp11_rtx_costs", "(", "rtx", "x", ",", "int", "code", ",", "int", "outer_code", "ATTRIBUTE_UNUSED", ",", "int", "opno", "ATTRIBUTE_UNUSED", ",", "int", "", "total", ",", "bool", "speed", "ATTRIBUTE_UNUSED", ")", "{", "switch", "(", "code", ")", "{", "case", "CONST_INT", ":", "if", "(", "INTVAL", "(", "x", ")", "==", "0", "\|\|", "INTVAL", "(", "x", ")", "==", "-", "1", "\|\|", "INTVAL", "(", "x", ")", "==", "1", ")", "{", "", "total", "=", "0", ";", "return", "true", ";", "}", "case", "CONST", ":", "case", "LABEL_REF", ":", "case", "SYMBOL_REF", ":", "", "total", "=", "2", ";", "return", "true", ";", "case", "CONST_DOUBLE", ":", "", "total", "=", "4", ";", "return", "true", ";", "case", "MULT", ":", "if", "(", "optimize_size", ")", "", "total", "=", "COSTS_N_INSNS", "(", "2", ")", ";", "else", "", "total", "=", "COSTS_N_INSNS", "(", "11", ")", ";", "return", "false", ";", "case", "DIV", ":", "if", "(", "optimize_size", ")", "", "total", "=", "COSTS_N_INSNS", "(", "2", ")", ";", "else", "", "total", "=", "COSTS_N_INSNS", "(", "25", ")", ";", "return", "false", ";", "case", "MOD", ":", "if", "(", "optimize_size", ")", "", "total", "=", "COSTS_N_INSNS", "(", "2", ")", ";", "else", "", "total", "=", "COSTS_N_INSNS", "(", "26", ")", ";", "return", "false", ";", "case", "ABS", ":", "", "total", "=", "COSTS_N_INSNS", "(", "3", ")", ";", "return", "false", ";", "case", "ZERO_EXTEND", ":", "", "total", "=", "COSTS_N_INSNS", "(", "1", ")", ";", "return", "false", ";", "case", "SIGN_EXTEND", ":", "if", "(", "GET_MODE", "(", "x", ")", "==", "HImode", ")", "", "total", "=", "COSTS_N_INSNS", "(", "1", ")", ";", "else", "if", "(", "GET_MODE", "(", "x", ")", "==", "SImode", ")", "", "total", "=", "COSTS_N_INSNS", "(", "6", ")", ";", "else", "", "total", "=", "COSTS_N_INSNS", "(", "2", ")", ";", "return", "false", ";", "case", "ASHIFT", ":", "case", "LSHIFTRT", ":", "case", "ASHIFTRT", ":", "if", "(", "optimize_size", ")", "", "total", "=", "COSTS_N_INSNS", "(", "1", ")", ";", "else", "if", "(", "GET_MODE", "(", "x", ")", "==", "QImode", ")", "{", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "1", ")", ")", "!=", "CONST_INT", ")", "", "total", "=", "COSTS_N_INSNS", "(", "8", ")", ";", "else", "", "total", "=", "COSTS_N_INSNS", "(", "INTVAL", "(", "XEXP", "(", "x", ",", "1", ")", ")", ")", ";", "}", "else", "if", "(", "GET_MODE", "(", "x", ")", "==", "HImode", ")", "{", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "1", ")", ")", "==", "CONST_INT", ")", "{", "if", "(", "abs", "(", "INTVAL", "(", "XEXP", "(", "x", ",", "1", ")", ")", ")", "==", "1", ")", "", "total", "=", "COSTS_N_INSNS", "(", "1", ")", ";", "else", "", "total", "=", "COSTS_N_INSNS", "(", "2.5", "+", "0.5", "", "INTVAL", "(", "XEXP", "(", "x", ",", "1", ")", ")", ")", ";", "}", "else", "", "total", "=", "COSTS_N_INSNS", "(", "10", ")", ";", "}", "else", "if", "(", "GET_MODE", "(", "x", ")", "==", "SImode", ")", "{", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "1", ")", ")", "==", "CONST_INT", ")", "", "total", "=", "COSTS_N_INSNS", "(", "2.5", "+", "0.5", "", "INTVAL", "(", "XEXP", "(", "x", ",", "1", ")", ")", ")", ";", "else", "*", "total", "=", "COSTS_N_INSNS", "(", "18", ")", ";", "}", "return", "false", ";", "default", ":", "return", "false", ";", "}", "}", "</s>" ]	[ "This", "tries", "to", "approximate", "what", "pdp11_insn_cost", "would", "do", ",", "but", "without", "visibility", "into", "the", "actual", "instruction", "being", "generated", "it", "'s", "inevitably", "a", "rough", "approximation", "." ]	[ "pdp11", "0", "1", "1", "0", "2", "4", "2", "11", "2", "25", "2", "26", "3", "1", "1", "6", "2", "1", "1", "8", "1", "1", "1", "1", "1", "2.5", "0.5", "1", "10", "1", "2.5", "0.5", "1", "18" ]	pdp114	pdp11_rtx_costs	pdp11	MPU	GCC	18,203	476	1	[]
[ "<s>", "const", "uint32_t", "*", "CSKYRegisterInfo", "::", "getNoPreservedMask", "(", ")", "const", "{", "return", "CSR_NoRegs_RegMask", ";", "}", "</s>" ]	[ "Return", "a", "register", "mask", "that", "clobbers", "everything", "." ]	[ "CSKY", "CSKY" ]	CSKYRegisterInfo	getNoPreservedMask	CSKY	CPU	LLVM	18,204	14	1	[]
[ "<s>", "void", "ARMBaseInstrInfo", "::", "reMaterialize", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "const", "MachineInstr", "", "Orig", ",", "const", "TargetRegisterInfo", "&", "TRI", ")", "const", "{", "unsigned", "Opcode", "=", "Orig", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "{", "MachineInstr", "", "MI", "=", "MBB", ".", "getParent", "(", ")", "->", "CloneMachineInstr", "(", "Orig", ")", ";", "MI", "->", "substituteRegister", "(", "Orig", "->", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ",", "DestReg", ",", "SubIdx", ",", "TRI", ")", ";", "MBB", ".", "insert", "(", "I", ",", "MI", ")", ";", "break", ";", "}", "case", "ARM", "::", "tLDRpci_pic", ":", "case", "ARM", "::", "t2LDRpci_pic", ":", "{", "MachineFunction", "&", "MF", "=", "", "MBB", ".", "getParent", "(", ")", ";", "unsigned", "CPI", "=", "Orig", "->", "getOperand", "(", "1", ")", ".", "getIndex", "(", ")", ";", "unsigned", "PCLabelId", "=", "duplicateCPV", "(", "MF", ",", "CPI", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "Orig", "->", "getDebugLoc", "(", ")", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addImm", "(", "PCLabelId", ")", ";", "(", "", "MIB", ")", ".", "setMemRefs", "(", "Orig", "->", "memoperands_begin", "(", ")", ",", "Orig", "->", "memoperands_end", "(", ")", ")", ";", "break", ";", "}", "}", "}", "</s>" ]	[ "Re-issue", "the", "specified", "'original", "'", "instruction", "at", "the", "specific", "location", "targeting", "a", "new", "destination", "register", "." ]	[ "ARM", "ARM", "0", "ARM::tLDRpci_pic", "ARM::t2LDRpci_pic", "1" ]	ARMBaseInstrInfo11	reMaterialize	ARM	CPU	LLVM	18,205	202	1	[]
[ "<s>", "static", "bool", "address", "(", "rtx", "op", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST", ")", "op", "=", "XEXP", "(", "op", ",", "0", ")", ";", "if", "(", "TARGET_SMALL", "&&", "GET_CODE", "(", "op", ")", "==", "CONST_INT", ")", "return", "true", ";", "if", "(", "GET_MODE", "(", "op", ")", "!=", "Pmode", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "PLUS", "&&", "address", "(", "XEXP", "(", "op", ",", "0", ")", ")", ")", "return", "true", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "SYMBOL_REF", ")", "return", "true", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "LABEL_REF", ")", "return", "true", ";", "return", "false", ";", "}", "</s>" ]	[ "return", "non", "zero", "if", "the", "rtx", "supplied", "can", "be", "used", "as", "an", "effective", "address", "calculation" ]	[ "z8k", "0", "0" ]	z8k	address	z8k	MPU	GCC	18,206	102	1	[]
[ "<s>", "void", "sparc_expand_epilogue", "(", "bool", "for_eh", ")", "{", "HOST_WIDE_INT", "size", "=", "sparc_frame_size", ";", "if", "(", "cfun", "->", "calls_alloca", ")", "emit_insn", "(", "gen_frame_blockage", "(", ")", ")", ";", "if", "(", "sparc_n_global_fp_regs", ">", "0", ")", "emit_save_or_restore_global_fp_regs", "(", "sparc_frame_base_reg", ",", "sparc_frame_base_offset", "-", "sparc_apparent_frame_size", ",", "SORR_RESTORE", ")", ";", "if", "(", "size", "==", "0", "\|\|", "for_eh", ")", ";", "else", "if", "(", "sparc_leaf_function_p", ")", "{", "emit_insn", "(", "gen_frame_blockage", "(", ")", ")", ";", "if", "(", "size", "<=", "4096", ")", "emit_insn", "(", "gen_stack_pointer_inc", "(", "GEN_INT", "(", "size", ")", ")", ")", ";", "else", "if", "(", "size", "<=", "8192", ")", "{", "emit_insn", "(", "gen_stack_pointer_inc", "(", "GEN_INT", "(", "4096", ")", ")", ")", ";", "emit_insn", "(", "gen_stack_pointer_inc", "(", "GEN_INT", "(", "size", "-", "4096", ")", ")", ")", ";", "}", "else", "{", "rtx", "reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "1", ")", ";", "emit_move_insn", "(", "reg", ",", "GEN_INT", "(", "size", ")", ")", ";", "emit_insn", "(", "gen_stack_pointer_inc", "(", "reg", ")", ")", ";", "}", "}", "}", "</s>" ]	[ "Expand", "the", "function", "epilogue", ",", "either", "normal", "or", "part", "of", "a", "sibcall", ".", "We", "emit", "all", "the", "instructions", "except", "the", "return", "or", "the", "call", "." ]	[ "sparc", "0", "0", "4096", "8192", "4096", "4096", "1" ]	sparc1	sparc_expand_epilogue	sparc	CPU	GCC	18,207	147	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "isShuffleMaskLegal", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "M", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "4", "&&", "(", "VT", ".", "is128BitVector", "(", ")", "\|\|", "VT", ".", "is64BitVector", "(", ")", ")", ")", "{", "unsigned", "PFIndexes", "[", "4", "]", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "!=", "4", ";", "++", "i", ")", "{", "if", "(", "M", "[", "i", "]", "<", "0", ")", "PFIndexes", "[", "i", "]", "=", "8", ";", "else", "PFIndexes", "[", "i", "]", "=", "M", "[", "i", "]", ";", "}", "unsigned", "PFTableIndex", "=", "PFIndexes", "[", "0", "]", "", "9", "", "9", "", "9", "+", "PFIndexes", "[", "1", "]", "", "9", "", "9", "+", "PFIndexes", "[", "2", "]", "", "9", "+", "PFIndexes", "[", "3", "]", ";", "unsigned", "PFEntry", "=", "PerfectShuffleTable", "[", "PFTableIndex", "]", ";", "unsigned", "Cost", "=", "(", "PFEntry", ">>", "30", ")", ";", "if", "(", "Cost", "<=", "4", ")", "return", "true", ";", "}", "bool", "ReverseVEXT", ";", "unsigned", "Imm", ",", "WhichResult", ";", "unsigned", "EltSize", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "return", "(", "EltSize", ">=", "32", "\|\|", "ShuffleVectorSDNode", "::", "isSplatMask", "(", "&", "M", "[", "0", "]", ",", "VT", ")", "\|\|", "isVREVMask", "(", "M", ",", "VT", ",", "64", ")", "\|\|", "isVREVMask", "(", "M", ",", "VT", ",", "32", ")", "\|\|", "isVREVMask", "(", "M", ",", "VT", ",", "16", ")", "\|\|", "isVEXTMask", "(", "M", ",", "VT", ",", "ReverseVEXT", ",", "Imm", ")", "\|\|", "isVTRNMask", "(", "M", ",", "VT", ",", "WhichResult", ")", "\|\|", "isVUZPMask", "(", "M", ",", "VT", ",", "WhichResult", ")", "\|\|", "isVZIPMask", "(", "M", ",", "VT", ",", "WhichResult", ")", "\|\|", "isVTRN_v_undef_Mask", "(", "M", ",", "VT", ",", "WhichResult", ")", "\|\|", "isVUZP_v_undef_Mask", "(", "M", ",", "VT", ",", "WhichResult", ")", "\|\|", "isVZIP_v_undef_Mask", "(", "M", ",", "VT", ",", "WhichResult", ")", ")", ";", "}", "</s>" ]	[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]	[ "ARM", "ARM", "4", "4", "0", "4", "0", "8", "0", "9", "9", "9", "1", "9", "9", "2", "9", "3", "30", "4", "32", "0", "64", "32", "16" ]	ARMISelLowering131	isShuffleMaskLegal	ARM	CPU	LLVM	18,208	288	1	[]
[ "<s>", "static", "bool", "ix86_legitimate_constant_p", "(", "machine_mode", "mode", ",", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "CONST", ":", "x", "=", "XEXP", "(", "x", ",", "0", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", ")", "{", "if", "(", "!", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "1", ")", ")", ")", "return", "false", ";", "x", "=", "XEXP", "(", "x", ",", "0", ")", ";", "}", "if", "(", "TARGET_MACHO", "&&", "darwin_local_data_pic", "(", "x", ")", ")", "return", "true", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "UNSPEC", ")", "switch", "(", "XINT", "(", "x", ",", "1", ")", ")", "{", "case", "UNSPEC_GOT", ":", "case", "UNSPEC_GOTOFF", ":", "case", "UNSPEC_PLTOFF", ":", "return", "TARGET_64BIT", ";", "case", "UNSPEC_TPOFF", ":", "case", "UNSPEC_NTPOFF", ":", "x", "=", "XVECEXP", "(", "x", ",", "0", ",", "0", ")", ";", "return", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_TLS_MODEL", "(", "x", ")", "==", "TLS_MODEL_LOCAL_EXEC", ")", ";", "case", "UNSPEC_DTPOFF", ":", "x", "=", "XVECEXP", "(", "x", ",", "0", ",", "0", ")", ";", "return", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_TLS_MODEL", "(", "x", ")", "==", "TLS_MODEL_LOCAL_DYNAMIC", ")", ";", "default", ":", "return", "false", ";", "}", "if", "(", "GET_CODE", "(", "x", ")", "==", "LABEL_REF", ")", "return", "true", ";", "if", "(", "GET_CODE", "(", "x", ")", "!=", "SYMBOL_REF", ")", "return", "false", ";", "case", "SYMBOL_REF", ":", "if", "(", "SYMBOL_REF_TLS_MODEL", "(", "x", ")", ")", "return", "false", ";", "if", "(", "TARGET_DLLIMPORT_DECL_ATTRIBUTES", "&&", "SYMBOL_REF_DLLIMPORT_P", "(", "x", ")", ")", "return", "false", ";", "if", "(", "MACHO_DYNAMIC_NO_PIC_P", ")", "return", "machopic_symbol_defined_p", "(", "x", ")", ";", "if", "(", "ix86_force_load_from_GOT_p", "(", "x", ")", ")", "return", "false", ";", "break", ";", "CASE_CONST_SCALAR_INT", ":", "if", "(", "ix86_endbr_immediate_operand", "(", "x", ",", "VOIDmode", ")", ")", "return", "false", ";", "switch", "(", "mode", ")", "{", "case", "E_TImode", ":", "if", "(", "TARGET_64BIT", ")", "return", "true", ";", "case", "E_OImode", ":", "case", "E_XImode", ":", "if", "(", "!", "standard_sse_constant_p", "(", "x", ",", "mode", ")", "&&", "GET_MODE_SIZE", "(", "TARGET_AVX512F", "?", "XImode", ":", "(", "TARGET_AVX", "?", "OImode", ":", "(", "TARGET_SSE2", "?", "TImode", ":", "DImode", ")", ")", ")", "<", "GET_MODE_SIZE", "(", "mode", ")", ")", "return", "false", ";", "default", ":", "break", ";", "}", "break", ";", "case", "CONST_VECTOR", ":", "if", "(", "!", "standard_sse_constant_p", "(", "x", ",", "mode", ")", ")", "return", "false", ";", "break", ";", "case", "CONST_DOUBLE", ":", "if", "(", "mode", "==", "E_BFmode", ")", "return", "false", ";", "default", ":", "break", ";", "}", "return", "true", ";", "}", "</s>" ]	[ "Determine", "if", "a", "given", "RTX", "is", "a", "valid", "constant", ".", "We", "already", "know", "this", "satisfies", "CONSTANT_P", "." ]	[ "i386", "0", "1", "0", "1", "0", "0", "0", "0" ]	i3861	ix86_legitimate_constant_p	i386	CPU	GCC	18,209	372	1	[]
[ "<s>", "virtual", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "{", "return", "&", "DL", ";", "}", "</s>" ]	[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]	[ "ARM" ]	ARMTargetMachine22	getDataLayout	ARM	CPU	LLVM	18,210	14	1	[]
[ "<s>", "SDValue", "PPCTargetLowering", "::", "LowerCall", "(", "TargetLowering", "::", "CallLoweringInfo", "&", "CLI", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "CLI", ".", "DAG", ";", "SDLoc", "&", "dl", "=", "CLI", ".", "DL", ";", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", "=", "CLI", ".", "Outs", ";", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", "=", "CLI", ".", "OutVals", ";", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", "=", "CLI", ".", "Ins", ";", "SDValue", "Chain", "=", "CLI", ".", "Chain", ";", "SDValue", "Callee", "=", "CLI", ".", "Callee", ";", "bool", "&", "isTailCall", "=", "CLI", ".", "IsTailCall", ";", "CallingConv", "::", "ID", "CallConv", "=", "CLI", ".", "CallConv", ";", "bool", "isVarArg", "=", "CLI", ".", "IsVarArg", ";", "bool", "isPatchPoint", "=", "CLI", ".", "IsPatchPoint", ";", "const", "CallBase", "*", "CB", "=", "CLI", ".", "CB", ";", "if", "(", "isTailCall", ")", "{", "if", "(", "Subtarget", ".", "useLongCalls", "(", ")", "&&", "!", "(", "CB", "&&", "CB", "->", "isMustTailCall", "(", ")", ")", ")", "isTailCall", "=", "false", ";", "else", "if", "(", "Subtarget", ".", "isSVR4ABI", "(", ")", "&&", "Subtarget", ".", "isPPC64", "(", ")", ")", "isTailCall", "=", "IsEligibleForTailCallOptimization_64SVR4", "(", "Callee", ",", "CallConv", ",", "CB", ",", "isVarArg", ",", "Outs", ",", "Ins", ",", "DAG", ")", ";", "else", "isTailCall", "=", "IsEligibleForTailCallOptimization", "(", "Callee", ",", "CallConv", ",", "isVarArg", ",", "Ins", ",", "DAG", ")", ";", "if", "(", "isTailCall", ")", "{", "++", "NumTailCalls", ";", "if", "(", "!", "getTargetMachine", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", ")", "++", "NumSiblingCalls", ";", "assert", "(", "(", "Subtarget", ".", "isUsingPCRelativeCalls", "(", ")", "\|\|", "isa", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "&&", "\"Callee should be an llvm::Function object.\"", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"TCO caller: \"", "<<", "DAG", ".", "getMachineFunction", "(", ")", ".", "getName", "(", ")", "<<", "\"\\nTCO callee: \"", ")", ";", "LLVM_DEBUG", "(", "Callee", ".", "dump", "(", ")", ")", ";", "}", "}", "if", "(", "!", "isTailCall", "&&", "CB", "&&", "CB", "->", "isMustTailCall", "(", ")", ")", "report_fatal_error", "(", "\"failed to perform tail call elimination on a call \"", "\"site marked musttail\"", ")", ";", "if", "(", "Subtarget", ".", "useLongCalls", "(", ")", "&&", "isa", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", "&&", "!", "isTailCall", ")", "Callee", "=", "LowerGlobalAddress", "(", "Callee", ",", "DAG", ")", ";", "CallFlags", "CFlags", "(", "CallConv", ",", "isTailCall", ",", "isVarArg", ",", "isPatchPoint", ",", "isIndirectCall", "(", "Callee", ",", "DAG", ",", "Subtarget", ",", "isPatchPoint", ")", ",", "Subtarget", ".", "is64BitELFABI", "(", ")", "&&", "any_of", "(", "Outs", ",", "[", "]", "(", "ISD", "::", "OutputArg", "Arg", ")", "{", "return", "Arg", ".", "Flags", ".", "isNest", "(", ")", ";", "}", ")", ")", ";", "if", "(", "Subtarget", ".", "isSVR4ABI", "(", ")", "&&", "Subtarget", ".", "isPPC64", "(", ")", ")", "return", "LowerCall_64SVR4", "(", "Chain", ",", "Callee", ",", "CFlags", ",", "Outs", ",", "OutVals", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ",", "CB", ")", ";", "if", "(", "Subtarget", ".", "isSVR4ABI", "(", ")", ")", "return", "LowerCall_32SVR4", "(", "Chain", ",", "Callee", ",", "CFlags", ",", "Outs", ",", "OutVals", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ",", "CB", ")", ";", "if", "(", "Subtarget", ".", "isAIXABI", "(", ")", ")", "return", "LowerCall_AIX", "(", "Chain", ",", "Callee", ",", "CFlags", ",", "Outs", ",", "OutVals", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ",", "CB", ")", ";", "return", "LowerCall_Darwin", "(", "Chain", ",", "Callee", ",", "CFlags", ",", "Outs", ",", "OutVals", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ",", "CB", ")", ";", "}", "</s>" ]	[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]	[ "PowerPC", "PPC", "ISD::OutputArg", "ISD::InputArg", "PPC", "\"Callee should be an llvm::Function object.\"", "\"TCO caller: \"", "\"\\nTCO callee: \"", "\"failed to perform tail call elimination on a call \"", "\"site marked musttail\"", "ISD::OutputArg", "PPC" ]	PPCISelLowering101	LowerCall	PowerPC	CPU	LLVM	18,211	508	1	[]
[ "<s>", "TargetRegisterClass", "*", "ARMTargetLowering", "::", "getRegClassFor", "(", "EVT", "VT", ")", "const", "{", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "if", "(", "VT", "==", "MVT", "::", "v4i64", ")", "return", "ARM", "::", "QQPRRegisterClass", ";", "else", "if", "(", "VT", "==", "MVT", "::", "v8i64", ")", "return", "ARM", "::", "QQQQPRRegisterClass", ";", "}", "return", "TargetLowering", "::", "getRegClassFor", "(", "VT", ")", ";", "}", "</s>" ]	[ "Return", "the", "register", "class", "that", "should", "be", "used", "for", "the", "specified", "value", "type", "." ]	[ "ARM", "ARM", "MVT::v4i64", "ARM::QQPRRegisterClass", "MVT::v8i64", "ARM::QQQQPRRegisterClass" ]	ARMISelLowering114	getRegClassFor	ARM	CPU	LLVM	18,212	57	1	[]
[ "<s>", "bool", "MipsAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "Subtarget", "->", "allowMixed16_32", "(", ")", ")", "const_cast", "<", "TargetLoweringObjectFile", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ".", "Initialize", "(", "OutContext", ",", "TM", ")", ";", "MipsFI", "=", "MF", ".", "getInfo", "<", "MipsFunctionInfo", ">", "(", ")", ";", "if", "(", "Subtarget", "->", "inMips16Mode", "(", ")", ")", "for", "(", "std", "::", "map", "<", "const", "char", "", ",", "const", "llvm", "::", "Mips16HardFloatInfo", "::", "FuncSignature", "", ">", "::", "const_iterator", "it", "=", "MipsFI", "->", "StubsNeeded", ".", "begin", "(", ")", ";", "it", "!=", "MipsFI", "->", "StubsNeeded", ".", "end", "(", ")", ";", "++", "it", ")", "{", "const", "char", "", "Symbol", "=", "it", "->", "first", ";", "const", "llvm", "::", "Mips16HardFloatInfo", "::", "FuncSignature", "", "Signature", "=", "it", "->", "second", ";", "if", "(", "StubsNeeded", ".", "find", "(", "Symbol", ")", "==", "StubsNeeded", ".", "end", "(", ")", ")", "StubsNeeded", "[", "Symbol", "]", "=", "Signature", ";", "}", "MCP", "=", "MF", ".", "getConstantPool", "(", ")", ";", "if", "(", "Subtarget", "->", "isTargetNaCl", "(", ")", ")", "NaClAlignIndirectJumpTargets", "(", "MF", ")", ";", "AsmPrinter", "::", "runOnMachineFunction", "(", "MF", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips16HardFloatInfo::FuncSignature", "Mips", "Mips", "Mips16HardFloatInfo::FuncSignature" ]	MipsAsmPrinter46	runOnMachineFunction	Mips	CPU	LLVM	18,213	176	1	[]
[ "<s>", "uint64_t", "PPCFrameLowering", "::", "determineFrameLayoutAndUpdate", "(", "MachineFunction", "&", "MF", ",", "bool", "UseEstimate", ")", "const", "{", "unsigned", "NewMaxCallFrameSize", "=", "0", ";", "uint64_t", "FrameSize", "=", "determineFrameLayout", "(", "MF", ",", "UseEstimate", ",", "&", "NewMaxCallFrameSize", ")", ";", "MF", ".", "getFrameInfo", "(", ")", ".", "setStackSize", "(", "FrameSize", ")", ";", "MF", ".", "getFrameInfo", "(", ")", ".", "setMaxCallFrameSize", "(", "NewMaxCallFrameSize", ")", ";", "return", "FrameSize", ";", "}", "</s>" ]	[ "Determine", "the", "frame", "layout", "and", "update", "the", "machine", "function", "." ]	[ "PowerPC", "PPC", "0" ]	PPCFrameLowering16	determineFrameLayoutAndUpdate	PowerPC	CPU	LLVM	18,214	58	1	[]
[ "<s>", "static", "void", "addarg", "(", "const", "char", "", "str", ")", "{", "int", "i", ";", "if", "(", "++", "link_arg_index", ">=", "link_arg_max", ")", "{", "const", "char", "", "", "new_link_args", "=", "(", "const", "char", "", "", ")", "xcalloc", "(", "link_arg_max", "+", "1000", ",", "sizeof", "(", "char", "", ")", ")", ";", "for", "(", "i", "=", "0", ";", "i", "<=", "link_arg_max", ";", "i", "++", ")", "new_link_args", "[", "i", "]", "=", "link_args", "[", "i", "]", ";", "if", "(", "link_args", ")", "free", "(", "link_args", ")", ";", "link_arg_max", "+=", "1000", ";", "link_args", "=", "new_link_args", ";", "}", "link_args", "[", "link_arg_index", "]", "=", "str", ";", "}", "</s>" ]	[ "Append", "STR", "to", "the", "command", "line", "to", "invoke", "the", "linker", ".", "Expand", "the", "line", "as", "necessary", "to", "accommodate", "." ]	[ "alpha", "1000", "0", "1000" ]	vms-ld1	addarg	alpha	MPU	GCC	18,215	95	1	[]
[ "<s>", "bool", "cris_output_addr_const_extra", "(", "FILE", "*", "file", ",", "rtx", "xconst", ")", "{", "switch", "(", "GET_CODE", "(", "xconst", ")", ")", "{", "rtx", "x", ";", "case", "UNSPEC", ":", "x", "=", "XVECEXP", "(", "xconst", ",", "0", ",", "0", ")", ";", "CRIS_ASSERT", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "\|\|", "GET_CODE", "(", "x", ")", "==", "LABEL_REF", "\|\|", "GET_CODE", "(", "x", ")", "==", "CONST", ")", ";", "output_addr_const", "(", "file", ",", "x", ")", ";", "switch", "(", "XINT", "(", "xconst", ",", "1", ")", ")", "{", "case", "CRIS_UNSPEC_PLT", ":", "fprintf", "(", "file", ",", "\":PLTG\"", ")", ";", "break", ";", "case", "CRIS_UNSPEC_GOTREL", ":", "fprintf", "(", "file", ",", "\":GOTOFF\"", ")", ";", "break", ";", "case", "CRIS_UNSPEC_GOTREAD", ":", "if", "(", "flag_pic", "==", "1", ")", "fprintf", "(", "file", ",", "\":GOT16\"", ")", ";", "else", "fprintf", "(", "file", ",", "\":GOT\"", ")", ";", "break", ";", "case", "CRIS_UNSPEC_PLTGOTREAD", ":", "if", "(", "flag_pic", "==", "1", ")", "fprintf", "(", "file", ",", "CRIS_GOTPLT_SUFFIX", "\"16\"", ")", ";", "else", "fprintf", "(", "file", ",", "CRIS_GOTPLT_SUFFIX", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "return", "true", ";", "default", ":", "return", "false", ";", "}", "}", "</s>" ]	[ "Worker", "function", "for", "OUTPUT_ADDR_CONST_EXTRA", "." ]	[ "cris", "0", "0", "1", "\":PLTG\"", "\":GOTOFF\"", "1", "\":GOT16\"", "\":GOT\"", "1", "\"16\"" ]	cris3	cris_output_addr_const_extra	cris	MPU	GCC	18,216	171	1	[]
[ "<s>", "Optional", "<", "MCFixupKind", ">", "ARMAsmBackend", "::", "getFixupKind", "(", "StringRef", "Name", ")", "const", "{", "if", "(", "!", "STI", ".", "getTargetTriple", "(", ")", ".", "isOSBinFormatELF", "(", ")", ")", "return", "None", ";", "unsigned", "Type", "=", "llvm", "::", "StringSwitch", "<", "unsigned", ">", "(", "Name", ")", ".", "Default", "(", "-", "1u", ")", ";", "if", "(", "Type", "==", "-", "1u", ")", "return", "None", ";", "return", "static_cast", "<", "MCFixupKind", ">", "(", "FirstLiteralRelocationKind", "+", "Type", ")", ";", "}", "</s>" ]	[ "getFixupKind", "-", "Get", "the", "fixup", "kind", "of", "this", "expression", "." ]	[ "ARM", "ARM", "1u", "1u" ]	ARMAsmBackend10	getFixupKind	ARM	CPU	LLVM	18,217	70	1	[]
[ "<s>", "bool", "isVolatile", "(", ")", "const", "{", "return", "IsVolatile", ";", "}", "</s>" ]	[ "Return", "true", "if", "this", "is", "a", "store", "to", "a", "volatile", "memory", "location", "." ]	[ "AMDGPU" ]	SIMemoryLegalizer	isVolatile	AMDGPU	GPU	LLVM	18,218	10	1	[]
[ "<s>", "bool", "runOnModule", "(", "Module", "&", "M", ")", "override", "{", "for", "(", "auto", "&", "GV", ":", "M", ".", "globals", "(", ")", ")", "GV", ".", "setThreadLocalMode", "(", "GlobalValue", "::", "ThreadLocalMode", "::", "NotThreadLocal", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "WebAssembly" ]	WebAssemblyTargetMachine	runOnModule	WebAssembly	Virtual ISA	LLVM	18,219	36	1	[]
[ "<s>", "unsigned", "getFirstUnallocated", "(", "const", "unsigned", "*", "Regs", ",", "unsigned", "NumRegs", ")", "const", "{", "for", "(", "unsigned", "i", "=", "0", ";", "i", "!=", "NumRegs", ";", "++", "i", ")", "if", "(", "!", "isAllocated", "(", "Regs", "[", "i", "]", ")", ")", "return", "i", ";", "return", "NumRegs", ";", "}", "</s>" ]	[ "getFirstUnallocated", "-", "Return", "the", "index", "of", "the", "first", "unallocated", "register", "in", "the", "set", ",", "or", "Regs.size", "(", ")", "if", "they", "are", "all", "allocated", "." ]	[ "Hexagon", "0" ]	HexagonCallingConvLower	getFirstUnallocated	Hexagon	DSP	LLVM	18,220	45	1	[]
[ "<s>", "bool", "OR1KDAGToDAGISel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "static_cast", "<", "const", "OR1KSubtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ";", "return", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";", "}", "</s>" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "OR1K", "OR1K", "OR1K" ]	OR1KISelDAGToDAG1	runOnMachineFunction	OR1K	CPU	LLVM	18,221	36	1	[]
[ "<s>", "bool", "MipsAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNum", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "int", "Offset", "=", "0", ";", "if", "(", "ExtraCode", ")", "{", "if", "(", "ExtraCode", "[", "0", "]", "==", "'D'", ")", "Offset", "=", "4", ";", "else", "return", "true", ";", "}", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "assert", "(", "MO", ".", "isReg", "(", ")", "&&", "\"unexpected inline asm memory operand\"", ")", ";", "O", "<<", "Offset", "<<", "\"($\"", "<<", "MipsInstPrinter", "::", "getRegisterName", "(", "MO", ".", "getReg", "(", ")", ")", "<<", "\")\"", ";", "return", "false", ";", "}", "</s>" ]	[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]	[ "Mips", "Mips", "0", "0", "4", "\"unexpected inline asm memory operand\"", "\"($\"", "Mips", "\")\"" ]	MipsAsmPrinter11	PrintAsmMemoryOperand	Mips	CPU	LLVM	18,222	100	1	[]
[ "<s>", "virtual", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "{", "return", "&", "DL", ";", "}", "</s>" ]	[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]	[ "Videocore" ]	VideocoreTargetMachine	getDataLayout	Videocore	DSP	LLVM	18,223	14	1	[]
[ "<s>", "static", "int", "write_header_file", "(", "void", ")", "{", "write_autogenerated_header", "(", "header_file", ")", ";", "fprintf", "(", "header_file", ",", "\"#ifndef _RS6000_BUILTINS_H\\n\"", ")", ";", "fprintf", "(", "header_file", ",", "\"#define _RS6000_BUILTINS_H 1\\n\\n\"", ")", ";", "write_decls", "(", ")", ";", "fprintf", "(", "header_file", ",", "\"\\n\"", ")", ";", "fprintf", "(", "header_file", ",", "\"\\n#endif\\n\"", ")", ";", "return", "1", ";", "}", "</s>" ]	[ "Write", "everything", "to", "the", "header", "file", "(", "rs6000-builtins.h", ")", ".", "Return", "1", "if", "successful", ",", "0", "otherwise", "." ]	[ "rs6000", "\"#ifndef _RS6000_BUILTINS_H\\n\"", "\"#define _RS6000_BUILTINS_H 1\\n\\n\"", "\"\\n\"", "\"\\n#endif\\n\"", "1" ]	rs6000-gen-builtins	write_header_file	rs6000	CPU	GCC	18,224	48	1	[]
[ "<s>", "int", "ia64_st_address_bypass_p", "(", "rtx_insn", "", "producer", ",", "rtx_insn", "", "consumer", ")", "{", "rtx", "dest", ",", "reg", ",", "mem", ";", "gcc_assert", "(", "producer", "&&", "consumer", ")", ";", "dest", "=", "ia64_single_set", "(", "producer", ")", ";", "gcc_assert", "(", "dest", ")", ";", "reg", "=", "SET_DEST", "(", "dest", ")", ";", "gcc_assert", "(", "reg", ")", ";", "if", "(", "GET_CODE", "(", "reg", ")", "==", "SUBREG", ")", "reg", "=", "SUBREG_REG", "(", "reg", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "reg", ")", "==", "REG", ")", ";", "dest", "=", "ia64_single_set", "(", "consumer", ")", ";", "gcc_assert", "(", "dest", ")", ";", "mem", "=", "SET_DEST", "(", "dest", ")", ";", "gcc_assert", "(", "mem", "&&", "GET_CODE", "(", "mem", ")", "==", "MEM", ")", ";", "return", "reg_mentioned_p", "(", "reg", ",", "mem", ")", ";", "}", "</s>" ]	[ "The", "following", "function", "returns", "TRUE", "if", "PRODUCER", "(", "of", "type", "ilog", "or", "ld", ")", "produces", "address", "for", "CONSUMER", "(", "of", "type", "st", "or", "stf", ")", "." ]	[ "ia64" ]	ia64	ia64_st_address_bypass_p	ia64	CPU	GCC	18,225	116	1	[]
[ "<s>", "void", "aarch64_split_sve_subreg_move", "(", "rtx", "dest", ",", "rtx", "ptrue", ",", "rtx", "src", ")", "{", "machine_mode", "mode_with_wider_elts", "=", "GET_MODE", "(", "dest", ")", ";", "machine_mode", "mode_with_narrower_elts", "=", "GET_MODE", "(", "src", ")", ";", "if", "(", "GET_MODE_UNIT_SIZE", "(", "mode_with_wider_elts", ")", "<", "GET_MODE_UNIT_SIZE", "(", "mode_with_narrower_elts", ")", ")", "std", "::", "swap", "(", "mode_with_wider_elts", ",", "mode_with_narrower_elts", ")", ";", "unsigned", "int", "wider_bytes", "=", "GET_MODE_UNIT_SIZE", "(", "mode_with_wider_elts", ")", ";", "unsigned", "int", "unspec", ";", "if", "(", "wider_bytes", "==", "8", ")", "unspec", "=", "UNSPEC_REV64", ";", "else", "if", "(", "wider_bytes", "==", "4", ")", "unspec", "=", "UNSPEC_REV32", ";", "else", "if", "(", "wider_bytes", "==", "2", ")", "unspec", "=", "UNSPEC_REV16", ";", "else", "gcc_unreachable", "(", ")", ";", "machine_mode", "pred_mode", "=", "aarch64_sve_pred_mode", "(", "wider_bytes", ")", ".", "require", "(", ")", ";", "ptrue", "=", "gen_lowpart", "(", "pred_mode", ",", "ptrue", ")", ";", "dest", "=", "aarch64_replace_reg_mode", "(", "dest", ",", "mode_with_narrower_elts", ")", ";", "src", "=", "aarch64_replace_reg_mode", "(", "src", ",", "mode_with_narrower_elts", ")", ";", "src", "=", "gen_rtx_UNSPEC", "(", "mode_with_narrower_elts", ",", "gen_rtvec", "(", "1", ",", "src", ")", ",", "unspec", ")", ";", "src", "=", "gen_rtx_UNSPEC", "(", "mode_with_narrower_elts", ",", "gen_rtvec", "(", "2", ",", "ptrue", ",", "src", ")", ",", "UNSPEC_MERGE_PTRUE", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "dest", ",", "src", ")", ")", ";", "}", "</s>" ]	[ "Split", "a", "*", "aarch64_sve_mov", "<", "mode", ">", "_subreg_be", "pattern", "with", "the", "given", "operands", "." ]	[ "aarch64", "8", "4", "2", "1", "2" ]	aarch645	aarch64_split_sve_subreg_move	aarch64	CPU	GCC	18,226	184	1	[]
[ "<s>", "void", "MachineConstPropagator", "::", "propagate", "(", "MachineFunction", "&", "MF", ")", "{", "MachineBasicBlock", "", "Entry", "=", "GraphTraits", "<", "MachineFunction", "", ">", "::", "getEntryNode", "(", "&", "MF", ")", ";", "unsigned", "EntryNum", "=", "Entry", "->", "getNumber", "(", ")", ";", "FlowQ", ".", "push", "(", "CFGEdge", "(", "EntryNum", ",", "EntryNum", ")", ")", ";", "while", "(", "!", "FlowQ", ".", "empty", "(", ")", ")", "{", "CFGEdge", "Edge", "=", "FlowQ", ".", "front", "(", ")", ";", "FlowQ", ".", "pop", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Picked edge \"", "<<", "printMBBReference", "(", "", "MF", ".", "getBlockNumbered", "(", "Edge", ".", "first", ")", ")", "<<", "\"->\"", "<<", "printMBBReference", "(", "", "MF", ".", "getBlockNumbered", "(", "Edge", ".", "second", ")", ")", "<<", "'\\n'", ")", ";", "if", "(", "Edge", ".", "first", "!=", "EntryNum", ")", "if", "(", "EdgeExec", ".", "count", "(", "Edge", ")", ")", "continue", ";", "EdgeExec", ".", "insert", "(", "Edge", ")", ";", "MachineBasicBlock", "", "SB", "=", "MF", ".", "getBlockNumbered", "(", "Edge", ".", "second", ")", ";", "MachineBasicBlock", "::", "const_iterator", "It", "=", "SB", "->", "begin", "(", ")", ",", "End", "=", "SB", "->", "end", "(", ")", ";", "while", "(", "It", "!=", "End", "&&", "It", "->", "isPHI", "(", ")", ")", "{", "InstrExec", ".", "insert", "(", "&", "", "It", ")", ";", "visitPHI", "(", "", "It", ")", ";", "++", "It", ";", "}", "while", "(", "It", "!=", "End", "&&", "It", "->", "isDebugInstr", "(", ")", ")", "++", "It", ";", "assert", "(", "It", "==", "End", "\|\|", "!", "It", "->", "isPHI", "(", ")", ")", ";", "if", "(", "It", "!=", "End", "&&", "InstrExec", ".", "count", "(", "&", "", "It", ")", ")", "continue", ";", "while", "(", "It", "!=", "End", "&&", "!", "It", "->", "isBranch", "(", ")", ")", "{", "if", "(", "!", "It", "->", "isDebugInstr", "(", ")", ")", "{", "InstrExec", ".", "insert", "(", "&", "", "It", ")", ";", "visitNonBranch", "(", "", "It", ")", ";", "}", "++", "It", ";", "}", "if", "(", "It", "!=", "End", ")", "{", "visitBranchesFrom", "(", "", "It", ")", ";", "}", "else", "{", "unsigned", "SBN", "=", "SB", "->", "getNumber", "(", ")", ";", "for", "(", "const", "MachineBasicBlock", "", "SSB", ":", "SB", "->", "successors", "(", ")", ")", "FlowQ", ".", "push", "(", "CFGEdge", "(", "SBN", ",", "SSB", "->", "getNumber", "(", ")", ")", ")", ";", "}", "}", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "\"Cells after propagation:\\n\"", ";", "Cells", ".", "print", "(", "dbgs", "(", ")", ",", "MCE", ".", "TRI", ")", ";", "dbgs", "(", ")", "<<", "\"Dead CFG edges:\\n\"", ";", "for", "(", "const", "MachineBasicBlock", "&", "B", ":", "MF", ")", "{", "unsigned", "BN", "=", "B", ".", "getNumber", "(", ")", ";", "for", "(", "const", "MachineBasicBlock", "", "SB", ":", "B", ".", "successors", "(", ")", ")", "{", "unsigned", "SN", "=", "SB", "->", "getNumber", "(", ")", ";", "if", "(", "!", "EdgeExec", ".", "count", "(", "CFGEdge", "(", "BN", ",", "SN", ")", ")", ")", "dbgs", "(", ")", "<<", "\" \"", "<<", "printMBBReference", "(", "B", ")", "<<", "\" -> \"", "<<", "printMBBReference", "(", "", "SB", ")", "<<", "'\\n'", ";", "}", "}", "}", ")", ";", "}", "</s>" ]	[ "Propgate", "synthetic", "entry", "counts", "on", "a", "callgraph", "CG", "." ]	[ "Hexagon", "\"Picked edge \"", "\"->\"", "\"Cells after propagation:\\n\"", "\"Dead CFG edges:\\n\"", "\" \"", "\" -> \"" ]	HexagonConstPropagation10	propagate	Hexagon	DSP	LLVM	18,227	459	1	[]
[ "<s>", "static", "unsigned", "int", "aarch64_sve_in_loop_reduction_latency", "(", "vec_info", "", "vinfo", ",", "stmt_vec_info", "stmt_info", ",", "tree", "vectype", ",", "const", "sve_vec_cost", "", "sve_costs", ")", "{", "switch", "(", "aarch64_reduc_type", "(", "vinfo", ",", "stmt_info", ")", ")", "{", "case", "EXTRACT_LAST_REDUCTION", ":", "return", "sve_costs", "->", "clast_cost", ";", "case", "FOLD_LEFT_REDUCTION", ":", "switch", "(", "GET_MODE_INNER", "(", "TYPE_MODE", "(", "vectype", ")", ")", ")", "{", "case", "E_HFmode", ":", "case", "E_BFmode", ":", "return", "sve_costs", "->", "fadda_f16_cost", ";", "case", "E_SFmode", ":", "return", "sve_costs", "->", "fadda_f32_cost", ";", "case", "E_DFmode", ":", "return", "sve_costs", "->", "fadda_f64_cost", ";", "default", ":", "break", ";", "}", "break", ";", "}", "return", "0", ";", "}", "</s>" ]	[ "We", "are", "considering", "implementing", "STMT_INFO", "using", "SVE", "vector", "type", "VECTYPE", ".", "If", "STMT_INFO", "is", "an", "in-loop", "reduction", "that", "SVE", "supports", "directly", ",", "return", "its", "latency", "in", "cycles", ",", "otherwise", "return", "zero", ".", "SVE_COSTS", "specifies", "the", "latencies", "of", "the", "relevant", "instructions", "." ]	[ "aarch64", "0" ]	aarch641	aarch64_sve_in_loop_reduction_latency	aarch64	CPU	GCC	18,228	92	1	[]
[ "<s>", "const", "char", "*", "M680x0TargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "M680x0ISD", "::", "CALL", ":", "return", "\"M680x0ISD::CALL\"", ";", "case", "M680x0ISD", "::", "TAIL_CALL", ":", "return", "\"M680x0ISD::TAIL_CALL\"", ";", "case", "M680x0ISD", "::", "RET", ":", "return", "\"M680x0ISD::RET\"", ";", "case", "M680x0ISD", "::", "TC_RETURN", ":", "return", "\"M680x0ISD::TC_RETURN\"", ";", "case", "M680x0ISD", "::", "ADD", ":", "return", "\"M680x0ISD::ADD\"", ";", "case", "M680x0ISD", "::", "SUB", ":", "return", "\"M680x0ISD::SUB\"", ";", "case", "M680x0ISD", "::", "ADDX", ":", "return", "\"M680x0ISD::ADDX\"", ";", "case", "M680x0ISD", "::", "SUBX", ":", "return", "\"M680x0ISD::SUBX\"", ";", "case", "M680x0ISD", "::", "SMUL", ":", "return", "\"M680x0ISD::SMUL\"", ";", "case", "M680x0ISD", "::", "UMUL", ":", "return", "\"M680x0ISD::UMUL\"", ";", "case", "M680x0ISD", "::", "OR", ":", "return", "\"M680x0ISD::OR\"", ";", "case", "M680x0ISD", "::", "XOR", ":", "return", "\"M680x0ISD::XOR\"", ";", "case", "M680x0ISD", "::", "AND", ":", "return", "\"M680x0ISD::AND\"", ";", "case", "M680x0ISD", "::", "CMP", ":", "return", "\"M680x0ISD::CMP\"", ";", "case", "M680x0ISD", "::", "BT", ":", "return", "\"M680x0ISD::BT\"", ";", "case", "M680x0ISD", "::", "SELECT", ":", "return", "\"M680x0ISD::SELECT\"", ";", "case", "M680x0ISD", "::", "CMOV", ":", "return", "\"M680x0ISD::CMOV\"", ";", "case", "M680x0ISD", "::", "BRCOND", ":", "return", "\"M680x0ISD::BRCOND\"", ";", "case", "M680x0ISD", "::", "SETCC", ":", "return", "\"M680x0ISD::SETCC\"", ";", "case", "M680x0ISD", "::", "SETCC_CARRY", ":", "return", "\"M680x0ISD::SETCC_CARRY\"", ";", "case", "M680x0ISD", "::", "GlobalBaseReg", ":", "return", "\"M680x0ISD::GlobalBaseReg\"", ";", "case", "M680x0ISD", "::", "Wrapper", ":", "return", "\"M680x0ISD::Wrapper\"", ";", "case", "M680x0ISD", "::", "WrapperPC", ":", "return", "\"M680x0ISD::WrapperPC\"", ";", "case", "M680x0ISD", "::", "SEG_ALLOCA", ":", "return", "\"M680x0ISD::SEG_ALLOCA\"", ";", "default", ":", "return", "NULL", ";", "}", "}", "</s>" ]	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "M680x0", "M680x0", "M680x0ISD::CALL", "\"M680x0ISD::CALL\"", "M680x0ISD::TAIL_CALL", "\"M680x0ISD::TAIL_CALL\"", "M680x0ISD::RET", "\"M680x0ISD::RET\"", "M680x0ISD::TC_RETURN", "\"M680x0ISD::TC_RETURN\"", "M680x0ISD::ADD", "\"M680x0ISD::ADD\"", "M680x0ISD::SUB", "\"M680x0ISD::SUB\"", "M680x0ISD::ADDX", "\"M680x0ISD::ADDX\"", "M680x0ISD::SUBX", "\"M680x0ISD::SUBX\"", "M680x0ISD::SMUL", "\"M680x0ISD::SMUL\"", "M680x0ISD::UMUL", "\"M680x0ISD::UMUL\"", "M680x0ISD::OR", "\"M680x0ISD::OR\"", "M680x0ISD::XOR", "\"M680x0ISD::XOR\"", "M680x0ISD::AND", "\"M680x0ISD::AND\"", "M680x0ISD::CMP", "\"M680x0ISD::CMP\"", "M680x0ISD::BT", "\"M680x0ISD::BT\"", "M680x0ISD::SELECT", "\"M680x0ISD::SELECT\"", "M680x0ISD::CMOV", "\"M680x0ISD::CMOV\"", "M680x0ISD::BRCOND", "\"M680x0ISD::BRCOND\"", "M680x0ISD::SETCC", "\"M680x0ISD::SETCC\"", "M680x0ISD::SETCC_CARRY", "\"M680x0ISD::SETCC_CARRY\"", "M680x0ISD::GlobalBaseReg", "\"M680x0ISD::GlobalBaseReg\"", "M680x0ISD::Wrapper", "\"M680x0ISD::Wrapper\"", "M680x0ISD::WrapperPC", "\"M680x0ISD::WrapperPC\"", "M680x0ISD::SEG_ALLOCA", "\"M680x0ISD::SEG_ALLOCA\"" ]	M680x0ISelLowering	getTargetNodeName	M680x0	MPU	LLVM	18,229	216	1	[]
[ "<s>", "void", "relaxInstruction", "(", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "override", "{", "assert", "(", "HexagonMCInstrInfo", "::", "isBundle", "(", "Inst", ")", "&&", "\"Hexagon relaxInstruction only works on bundles\"", ")", ";", "MCInst", "Res", ";", "Res", ".", "setOpcode", "(", "Hexagon", "::", "BUNDLE", ")", ";", "Res", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Inst", ".", "getOperand", "(", "0", ")", ".", "getImm", "(", ")", ")", ")", ";", "bool", "Update", "=", "false", ";", "for", "(", "auto", "&", "I", ":", "HexagonMCInstrInfo", "::", "bundleInstructions", "(", "Inst", ")", ")", "{", "MCInst", "&", "CrntHMI", "=", "const_cast", "<", "MCInst", "&", ">", "(", "", "I", ".", "getInst", "(", ")", ")", ";", "if", "(", "", "RelaxTarget", "==", "&", "CrntHMI", ")", "{", "Update", "=", "true", ";", "assert", "(", "(", "HexagonMCInstrInfo", "::", "bundleSize", "(", "Res", ")", "<", "HEXAGON_PACKET_SIZE", ")", "&&", "\"No room to insert extender for relaxation\"", ")", ";", "MCInst", "", "HMIx", "=", "takeExtender", "(", ")", ";", "", "HMIx", "=", "HexagonMCInstrInfo", "::", "deriveExtender", "(", "", "MCII", ",", "CrntHMI", ",", "HexagonMCInstrInfo", "::", "getExtendableOperand", "(", "", "MCII", ",", "CrntHMI", ")", ")", ";", "Res", ".", "addOperand", "(", "MCOperand", "::", "createInst", "(", "HMIx", ")", ")", ";", "*", "RelaxTarget", "=", "nullptr", ";", "}", "Res", ".", "addOperand", "(", "MCOperand", "::", "createInst", "(", "I", ".", "getInst", "(", ")", ")", ")", ";", "}", "Inst", "=", "std", "::", "move", "(", "Res", ")", ";", "(", "void", ")", "Update", ";", "assert", "(", "Update", "&&", "\"Didn't find relaxation target\"", ")", ";", "}", "</s>" ]	[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]	[ "Hexagon", "Hexagon", "\"Hexagon relaxInstruction only works on bundles\"", "Hexagon::BUNDLE", "0", "Hexagon", "Hexagon", "\"No room to insert extender for relaxation\"", "Hexagon", "Hexagon", "\"Didn't find relaxation target\"" ]	HexagonAsmBackend14	relaxInstruction	Hexagon	DSP	LLVM	18,230	214	1	[]
[ "<s>", "void", "SIInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "", "RC", ",", "const", "TargetRegisterInfo", "", "TRI", ")", "const", "{", "MachineFunction", "", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "SIMachineFunctionInfo", "", "MFI", "=", "MF", "->", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "unsigned", "Size", "=", "FrameInfo", ".", "getObjectSize", "(", "FrameIndex", ")", ";", "unsigned", "Align", "=", "FrameInfo", ".", "getObjectAlignment", "(", "FrameIndex", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "", "MF", ",", "FrameIndex", ")", ";", "MachineMemOperand", "", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOStore", ",", "Size", ",", "Align", ")", ";", "unsigned", "SpillSize", "=", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "MFI", "->", "setHasSpilledSGPRs", "(", ")", ";", "const", "MCInstrDesc", "&", "OpDesc", "=", "get", "(", "getSGPRSpillSaveOpcode", "(", "SpillSize", ")", ")", ";", "if", "(", "Register", "::", "isVirtualRegister", "(", "SrcReg", ")", "&&", "SpillSize", "==", "4", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "SrcReg", ",", "&", "AMDGPU", "::", "SReg_32_XM0RegClass", ")", ";", "}", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";", "if", "(", "RI", ".", "spillSGPRToVGPR", "(", ")", ")", "FrameInfo", ".", "setStackID", "(", "FrameIndex", ",", "TargetStackID", "::", "SGPRSpill", ")", ";", "return", ";", "}", "unsigned", "Opcode", "=", "RI", ".", "hasAGPRs", "(", "RC", ")", "?", "getAGPRSpillSaveOpcode", "(", "SpillSize", ")", ":", "getVGPRSpillSaveOpcode", "(", "SpillSize", ")", ";", "MFI", "->", "setHasSpilledVGPRs", "(", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ")", ";", "if", "(", "RI", ".", "hasAGPRs", "(", "RC", ")", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "Register", "Tmp", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "VGPR_32RegClass", ")", ";", "MIB", ".", "addReg", "(", "Tmp", ",", "RegState", "::", "Define", ")", ";", "}", "MIB", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ".", "addReg", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ")", ".", "addImm", "(", "0", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "</s>" ]	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "AMDGPU", "SI", "SI", "SI", "4", "AMDGPU::SReg_32_XM0RegClass", "AMDGPU::VGPR_32RegClass", "0" ]	SIInstrInfo34	storeRegToStackSlot	AMDGPU	GPU	LLVM	18,231	422	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "NyuziFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ")", "const", "{", "MachineInstr", "&", "MI", "=", "", "MBBI", ";", "const", "NyuziInstrInfo", "&", "TII", "=", "", "static_cast", "<", "const", "NyuziInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "int", "Amount", "=", "TII", ".", "getFrameSize", "(", "MI", ")", ";", "if", "(", "Amount", "!=", "0", "&&", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "assert", "(", "hasFP", "(", "MF", ")", "&&", "\"Cannot adjust stack mid-function without a frame pointer\"", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "Nyuzi", "::", "ADJCALLSTACKDOWN", ")", "Amount", "=", "-", "Amount", ";", "TII", ".", "adjustStackPointer", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "Amount", ")", ";", "}", "return", "MBB", ".", "erase", "(", "MBBI", ")", ";", "}", "</s>" ]	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "Nyuzi", "Nyuzi", "Nyuzi", "Nyuzi", "0", "\"Cannot adjust stack mid-function without a frame pointer\"", "Nyuzi::ADJCALLSTACKDOWN" ]	NyuziFrameLowering	eliminateCallFramePseudoInstr	Nyuzi	GPU	LLVM	18,232	130	1	[]
[ "<s>", "static", "void", "swap_const_vector_halves", "(", "rtx", "op", ")", "{", "int", "i", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "op", ")", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST_VECTOR", ")", "{", "int", "half_units", "=", "GET_MODE_NUNITS", "(", "GET_MODE", "(", "op", ")", ")", "/", "2", ";", "for", "(", "i", "=", "0", ";", "i", "<", "half_units", ";", "++", "i", ")", "{", "rtx", "temp", "=", "CONST_VECTOR_ELT", "(", "op", ",", "i", ")", ";", "CONST_VECTOR_ELT", "(", "op", ",", "i", ")", "=", "CONST_VECTOR_ELT", "(", "op", ",", "i", "+", "half_units", ")", ";", "CONST_VECTOR_ELT", "(", "op", ",", "i", "+", "half_units", ")", "=", "temp", ";", "}", "}", "else", "{", "int", "j", ";", "const", "char", "*", "fmt", "=", "GET_RTX_FORMAT", "(", "code", ")", ";", "for", "(", "i", "=", "0", ";", "i", "<", "GET_RTX_LENGTH", "(", "code", ")", ";", "++", "i", ")", "if", "(", "fmt", "[", "i", "]", "==", "'e'", "\|\|", "fmt", "[", "i", "]", "==", "'u'", ")", "swap_const_vector_halves", "(", "XEXP", "(", "op", ",", "i", ")", ")", ";", "else", "if", "(", "fmt", "[", "i", "]", "==", "'E'", ")", "for", "(", "j", "=", "0", ";", "j", "<", "XVECLEN", "(", "op", ",", "i", ")", ";", "++", "j", ")", "swap_const_vector_halves", "(", "XVECEXP", "(", "op", ",", "i", ",", "j", ")", ")", ";", "}", "}", "</s>" ]	[ "OP", "is", "either", "a", "CONST_VECTOR", "or", "an", "expression", "containing", "one", ".", "Swap", "the", "first", "half", "of", "the", "vector", "with", "the", "second", "in", "the", "first", "case", ".", "Recurse", "to", "find", "it", "in", "the", "second", "." ]	[ "rs6000", "2", "0", "0", "0" ]	rs60004	swap_const_vector_halves	rs6000	CPU	GCC	18,233	195	1	[]
[ "<s>", "static", "void", "replace_swap_with_copy", "(", "swap_web_entry", "", "insn_entry", ",", "unsigned", "i", ")", "{", "rtx_insn", "", "insn", "=", "insn_entry", "[", "i", "]", ".", "insn", ";", "rtx", "body", "=", "PATTERN", "(", "insn", ")", ";", "rtx", "src_reg", "=", "XEXP", "(", "SET_SRC", "(", "body", ")", ",", "0", ")", ";", "rtx", "copy", "=", "gen_rtx_SET", "(", "SET_DEST", "(", "body", ")", ",", "src_reg", ")", ";", "rtx_insn", "*", "new_insn", "=", "emit_insn_before", "(", "copy", ",", "insn", ")", ";", "set_block_for_insn", "(", "new_insn", ",", "BLOCK_FOR_INSN", "(", "insn", ")", ")", ";", "df_insn_rescan", "(", "new_insn", ")", ";", "if", "(", "dump_file", ")", "{", "unsigned", "int", "new_uid", "=", "INSN_UID", "(", "new_insn", ")", ";", "fprintf", "(", "dump_file", ",", "\"Replacing swap %d with copy %d\\n\"", ",", "i", ",", "new_uid", ")", ";", "}", "df_insn_delete", "(", "insn", ")", ";", "remove_insn", "(", "insn", ")", ";", "insn", "->", "set_deleted", "(", ")", ";", "}", "</s>" ]	[ "Find", "the", "insn", "from", "the", "Ith", "table", "entry", ",", "which", "is", "known", "to", "be", "a", "register", "swap", "Y", "=", "SWAP", "(", "X", ")", ".", "Replace", "it", "with", "a", "copy", "Y", "=", "X", "." ]	[ "rs6000", "0", "\"Replacing swap %d with copy %d\\n\"" ]	rs6000-p8swap	replace_swap_with_copy	rs6000	CPU	GCC	18,234	126	1	[]
[ "<s>", "static", "tree", "nios2_valid_target_attribute_tree", "(", "tree", "args", ")", "{", "if", "(", "!", "nios2_valid_target_attribute_rec", "(", "args", ")", ")", "return", "NULL_TREE", ";", "nios2_custom_check_insns", "(", ")", ";", "return", "build_target_option_node", "(", "&", "global_options", ",", "&", "global_options_set", ")", ";", "}", "</s>" ]	[ "Return", "a", "TARGET_OPTION_NODE", "tree", "of", "the", "target", "options", "listed", "or", "NULL", "." ]	[ "nios2" ]	nios2	nios2_valid_target_attribute_tree	nios2	MPU	GCC	18,235	34	1	[]
[ "<s>", "bool", "RISCVInstrInfo", "::", "shouldOutlineFromFunctionByDefault", "(", "MachineFunction", "&", "MF", ")", "const", "{", "return", "MF", ".", "getFunction", "(", ")", ".", "hasMinSize", "(", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "function", "should", "be", "outlined", "from", "by", "default", "." ]	[ "RISCV", "RISCV" ]	RISCVInstrInfo24	shouldOutlineFromFunctionByDefault	RISCV	CPU	LLVM	18,236	23	1	[]
[ "<s>", "void", "JVMPassConfig", "::", "addPreEmitPass", "(", ")", "{", "TargetPassConfig", "::", "addPreEmitPass", "(", ")", ";", "if", "(", "JvmLSOpt", ")", "addPass", "(", "createJVMLoadStoreEliminationOpt", "(", ")", ")", ";", "addPass", "(", "createJVMOffsetAllocator", "(", ")", ")", ";", "addPass", "(", "createJVMPostAllocationFixups", "(", ")", ")", ";", "}", "</s>" ]	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "JVM", "JVM", "JVM", "JVM", "JVM" ]	JVMTargetMachine	addPreEmitPass	JVM	Virtual ISA	LLVM	18,237	39	1	[]
[ "<s>", "static", "void", "avr_print_operand_address", "(", "FILE", "", "file", ",", "machine_mode", ",", "rtx", "addr", ")", "{", "if", "(", "AVR_TINY", "&&", "avr_address_tiny_pm_p", "(", "addr", ")", ")", "{", "addr", "=", "plus_constant", "(", "Pmode", ",", "addr", ",", "avr_arch", "->", "flash_pm_offset", ")", ";", "}", "switch", "(", "GET_CODE", "(", "addr", ")", ")", "{", "case", "REG", ":", "fprintf", "(", "file", ",", "\"%s\"", ",", "ptrreg_to_str", "(", "REGNO", "(", "addr", ")", ")", ")", ";", "break", ";", "case", "PRE_DEC", ":", "fprintf", "(", "file", ",", "\"-%s\"", ",", "ptrreg_to_str", "(", "REGNO", "(", "XEXP", "(", "addr", ",", "0", ")", ")", ")", ")", ";", "break", ";", "case", "POST_INC", ":", "fprintf", "(", "file", ",", "\"%s+\"", ",", "ptrreg_to_str", "(", "REGNO", "(", "XEXP", "(", "addr", ",", "0", ")", ")", ")", ")", ";", "break", ";", "default", ":", "if", "(", "CONSTANT_ADDRESS_P", "(", "addr", ")", "&&", "text_segment_operand", "(", "addr", ",", "VOIDmode", ")", ")", "{", "rtx", "x", "=", "addr", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST", ")", "x", "=", "XEXP", "(", "x", ",", "0", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "1", ")", ")", ")", "{", "fprintf", "(", "file", ",", "\"gs(\"", ")", ";", "output_addr_const", "(", "file", ",", "XEXP", "(", "x", ",", "0", ")", ")", ";", "fprintf", "(", "file", ",", "\"+\"", "HOST_WIDE_INT_PRINT_DEC", "\")\"", ",", "2", "", "INTVAL", "(", "XEXP", "(", "x", ",", "1", ")", ")", ")", ";", "if", "(", "AVR_3_BYTE_PC", ")", "if", "(", "warning", "(", "0", ",", "\"pointer offset from symbol maybe incorrect\"", ")", ")", "{", "output_addr_const", "(", "stderr", ",", "addr", ")", ";", "fprintf", "(", "stderr", ",", "\"\\n\"", ")", ";", "}", "}", "else", "{", "fprintf", "(", "file", ",", "\"gs(\"", ")", ";", "output_addr_const", "(", "file", ",", "addr", ")", ";", "fprintf", "(", "file", ",", "\")\"", ")", ";", "}", "}", "else", "output_addr_const", "(", "file", ",", "addr", ")", ";", "}", "}", "</s>" ]	[ "Output", "ADDR", "to", "FILE", "as", "address", "." ]	[ "avr", "\"%s\"", "\"-%s\"", "0", "\"%s+\"", "0", "0", "1", "\"gs(\"", "0", "\"+\"", "\")\"", "2", "1", "0", "\"pointer offset from symbol maybe incorrect\"", "\"\\n\"", "\"gs(\"", "\")\"" ]	avr	avr_print_operand_address	avr	MPU	GCC	18,238	281	1	[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "isOffsetFoldingLegal", "(", "const", "GlobalAddressSDNode", "*", "GA", ")", "const", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Skipping offset folding global address: \"", ")", ";", "DEBUG", "(", "GA", "->", "dump", "(", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"AArch64 doesn't support folding offsets into global \"", "\"addresses\\n\"", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "Return", "true", "if", "folding", "a", "constant", "offset", "with", "the", "given", "GlobalAddress", "is", "legal", "." ]	[ "AArch64", "AArch64", "\"Skipping offset folding global address: \"", "\"AArch64 doesn't support folding offsets into global \"", "\"addresses\\n\"" ]	AArch64ISelLowering106	isOffsetFoldingLegal	AArch64	CPU	LLVM	18,239	44	1	[]
[ "<s>", "virtual", "EVT", "getSetCCResultType", "(", "LLVMContext", "&", ",", "EVT", ")", "const", "{", "return", "MVT", "::", "i1", ";", "}", "</s>" ]	[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]	[ "Hexagon", "MVT::i1" ]	HexagonISelLowering11	getSetCCResultType	Hexagon	DSP	LLVM	18,240	17	1	[]
[ "<s>", "bool", "AMDGPUTTIImpl", "::", "isSourceOfDivergence", "(", "const", "Value", "", "V", ")", "const", "{", "if", "(", "const", "Argument", "", "A", "=", "dyn_cast", "<", "Argument", ">", "(", "V", ")", ")", "return", "!", "isArgPassedInSGPR", "(", "A", ")", ";", "if", "(", "const", "LoadInst", "", "Load", "=", "dyn_cast", "<", "LoadInst", ">", "(", "V", ")", ")", "return", "Load", "->", "getPointerAddressSpace", "(", ")", "==", "ST", "->", "getAMDGPUAS", "(", ")", ".", "PRIVATE_ADDRESS", ";", "if", "(", "isa", "<", "AtomicRMWInst", ">", "(", "V", ")", "\|\|", "isa", "<", "AtomicCmpXchgInst", ">", "(", "V", ")", ")", "return", "true", ";", "if", "(", "const", "IntrinsicInst", "", "Intrinsic", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "V", ")", ")", "return", "isIntrinsicSourceOfDivergence", "(", "Intrinsic", ")", ";", "if", "(", "isa", "<", "CallInst", ">", "(", "V", ")", "\|\|", "isa", "<", "InvokeInst", ">", "(", "V", ")", ")", "return", "true", ";", "return", "false", ";", "}", "</s>" ]	[ "Returns", "whether", "V", "is", "a", "source", "of", "divergence", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUTargetTransformInfo11	isSourceOfDivergence	AMDGPU	GPU	LLVM	18,241	131	1	[]
[ "<s>", "int", "X86InstrInfo", "::", "getSPAdjust", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "MachineFunction", "", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetFrameLowering", "", "TFI", "=", "MF", "->", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "if", "(", "isFrameInstr", "(", "MI", ")", ")", "{", "unsigned", "StackAlign", "=", "TFI", "->", "getStackAlignment", "(", ")", ";", "int", "SPAdj", "=", "alignTo", "(", "getFrameSize", "(", "MI", ")", ",", "StackAlign", ")", ";", "SPAdj", "-=", "getFrameAdjustment", "(", "MI", ")", ";", "if", "(", "!", "isFrameSetup", "(", "MI", ")", ")", "SPAdj", "=", "-", "SPAdj", ";", "return", "SPAdj", ";", "}", "if", "(", "MI", ".", "isCall", "(", ")", ")", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "auto", "I", "=", "++", "MachineBasicBlock", "::", "const_iterator", "(", "MI", ")", ";", "for", "(", "auto", "E", "=", "MBB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "getCallFrameDestroyOpcode", "(", ")", "\|\|", "I", "->", "isCall", "(", ")", ")", "break", ";", "}", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "getCallFrameDestroyOpcode", "(", ")", ")", "return", "0", ";", "return", "-", "(", "I", "->", "getOperand", "(", "1", ")", ".", "getImm", "(", ")", ")", ";", "}", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "0", ";", "case", "X86", "::", "PUSH32i8", ":", "case", "X86", "::", "PUSH32r", ":", "case", "X86", "::", "PUSH32rmm", ":", "case", "X86", "::", "PUSH32rmr", ":", "case", "X86", "::", "PUSHi32", ":", "return", "4", ";", "case", "X86", "::", "PUSH64i8", ":", "case", "X86", "::", "PUSH64r", ":", "case", "X86", "::", "PUSH64rmm", ":", "case", "X86", "::", "PUSH64rmr", ":", "case", "X86", "::", "PUSH64i32", ":", "return", "8", ";", "}", "}", "</s>" ]	[ "getSPAdjust", "-", "This", "returns", "the", "stack", "pointer", "adjustment", "made", "by", "this", "instruction", "." ]	[ "X86", "X86", "0", "1", "0", "X86::PUSH32i8", "X86::PUSH32r", "X86::PUSH32rmm", "X86::PUSH32rmr", "X86::PUSHi32", "4", "X86::PUSH64i8", "X86::PUSH64r", "X86::PUSH64rmm", "X86::PUSH64rmr", "X86::PUSH64i32", "8" ]	X86InstrInfo	getSPAdjust	X86	CPU	LLVM	18,242	270	1	[]
[ "<s>", "static", "int", "pa_adjust_priority", "(", "rtx", "insn", ",", "int", "priority", ")", "{", "rtx", "set", "=", "single_set", "(", "insn", ")", ";", "rtx", "src", ",", "dest", ";", "if", "(", "set", ")", "{", "src", "=", "SET_SRC", "(", "set", ")", ";", "dest", "=", "SET_DEST", "(", "set", ")", ";", "if", "(", "GET_CODE", "(", "src", ")", "==", "LO_SUM", "&&", "symbolic_operand", "(", "XEXP", "(", "src", ",", "1", ")", ",", "VOIDmode", ")", "&&", "!", "read_only_operand", "(", "XEXP", "(", "src", ",", "1", ")", ",", "VOIDmode", ")", ")", "priority", ">>=", "3", ";", "else", "if", "(", "GET_CODE", "(", "src", ")", "==", "MEM", "&&", "GET_CODE", "(", "XEXP", "(", "src", ",", "0", ")", ")", "==", "LO_SUM", "&&", "symbolic_operand", "(", "XEXP", "(", "XEXP", "(", "src", ",", "0", ")", ",", "1", ")", ",", "VOIDmode", ")", "&&", "!", "read_only_operand", "(", "XEXP", "(", "XEXP", "(", "src", ",", "0", ")", ",", "1", ")", ",", "VOIDmode", ")", ")", "priority", ">>=", "1", ";", "else", "if", "(", "GET_CODE", "(", "dest", ")", "==", "MEM", "&&", "GET_CODE", "(", "XEXP", "(", "dest", ",", "0", ")", ")", "==", "LO_SUM", "&&", "symbolic_operand", "(", "XEXP", "(", "XEXP", "(", "dest", ",", "0", ")", ",", "1", ")", ",", "VOIDmode", ")", "&&", "!", "read_only_operand", "(", "XEXP", "(", "XEXP", "(", "dest", ",", "0", ")", ",", "1", ")", ",", "VOIDmode", ")", ")", "priority", ">>=", "3", ";", "}", "return", "priority", ";", "}", "</s>" ]	[ "Adjust", "scheduling", "priorities", ".", "We", "use", "this", "to", "try", "and", "keep", "addil", "and", "the", "next", "use", "of", "%", "r1", "close", "together", "." ]	[ "pa", "1", "1", "3", "0", "0", "1", "0", "1", "1", "0", "0", "1", "0", "1", "3" ]	pa3	pa_adjust_priority	pa	CPU	GCC	18,243	208	1	[]
[ "<s>", "bool", "SITargetLowering", "::", "supportSplitCSR", "(", "MachineFunction", "", "MF", ")", "const", "{", "const", "SIMachineFunctionInfo", "", "Info", "=", "MF", "->", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "return", "!", "Info", "->", "isEntryFunction", "(", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "target", "supports", "that", "a", "subset", "of", "CSRs", "for", "the", "given", "machine", "function", "is", "handled", "explicitly", "via", "copies", "." ]	[ "AMDGPU", "SI", "SI", "SI" ]	SIISelLowering (2)3	supportSplitCSR	AMDGPU	GPU	LLVM	18,244	34	1	[]
[ "<s>", "void", "P2MCCodeEmitter", "::", "emitInstruction", "(", "uint64_t", "Val", ",", "unsigned", "Size", ",", "raw_ostream", "&", "OS", ")", "const", "{", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "Size", ";", "++", "i", ")", "{", "emitByte", "(", "(", "Val", ">>", "i", "*", "8", ")", "&", "0xff", ",", "OS", ")", ";", "}", "}", "</s>" ]	[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]	[ "P2", "P2", "0", "8", "0xff" ]	P2MCCodeEmitter	emitInstruction	P2	MPU	LLVM	18,245	49	1	[]
[ "<s>", "void", "AVRPassConfig", "::", "addPreEmitPass", "(", ")", "{", "}", "</s>" ]	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "AVR", "AVR" ]	AVRTargetMachine2	addPreEmitPass	AVR	MPU	LLVM	18,246	8	1	[]
[ "<s>", "bool", "HexagonVLIWResourceModel", "::", "hasDependence", "(", "const", "SUnit", "", "SUd", ",", "const", "SUnit", "", "SUu", ")", "{", "const", "auto", "", "QII", "=", "static_cast", "<", "const", "HexagonInstrInfo", "", ">", "(", "TII", ")", ";", "if", "(", "QII", "->", "mayBeCurLoad", "(", "", "SUd", "->", "getInstr", "(", ")", ")", ")", "return", "false", ";", "if", "(", "QII", "->", "canExecuteInBundle", "(", "", "SUd", "->", "getInstr", "(", ")", ",", "*", "SUu", "->", "getInstr", "(", ")", ")", ")", "return", "false", ";", "return", "VLIWResourceModel", "::", "hasDependence", "(", "SUd", ",", "SUu", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "there", "is", "a", "dependence", "between", "SUd", "and", "SUu", "." ]	[ "Hexagon", "Hexagon", "Hexagon" ]	HexagonMachineScheduler17	hasDependence	Hexagon	DSP	LLVM	18,247	83	1	[]
[ "<s>", "bool", "mep_expand_binary_intrinsic", "(", "int", "ATTRIBUTE_UNUSED", "immediate", ",", "int", "ATTRIBUTE_UNUSED", "immediate3", ",", "int", "ATTRIBUTE_UNUSED", "reg", ",", "int", "ATTRIBUTE_UNUSED", "reg3", ",", "rtx", "*", "operands", "ATTRIBUTE_UNUSED", ")", "{", "return", "false", ";", "}", "</s>" ]	[ "Likewise", ",", "but", "apply", "a", "binary", "operation", "to", "OPERANDS", "[", "1", "]", "and", "OPERANDS", "[", "2", "]", ".", "OPERANDS", "[", "1", "]", "is", "a", "register_operand", ",", "OPERANDS", "[", "2", "]", "can", "be", "a", "general_operand", ".", "IMMEDIATE", "and", "IMMEDIATE3", "are", "intrinsics", "that", "take", "an", "immediate", "third", "operand", ".", "REG", "and", "REG3", "take", "register", "operands", "only", "." ]	[ "mep" ]	mep	mep_expand_binary_intrinsic	mep	CPU	GCC	18,248	29	1	[]
[ "<s>", "bool", "AMDGPUInstructionSelector", "::", "select", "(", "MachineInstr", "&", "I", ",", "CodeGenCoverage", "&", "CoverageInfo", ")", "const", "{", "if", "(", "!", "isPreISelGenericOpcode", "(", "I", ".", "getOpcode", "(", ")", ")", ")", "return", "true", ";", "switch", "(", "I", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "TargetOpcode", "::", "G_ADD", ":", "return", "selectG_ADD", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_CONSTANT", ":", "return", "selectG_CONSTANT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_GEP", ":", "return", "selectG_GEP", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "return", "selectG_LOAD", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_STORE", ":", "return", "selectG_STORE", "(", "I", ")", ";", "}", "return", "false", ";", "}", "</s>" ]	[ "Select", "the", "(", "possibly", "generic", ")", "instruction", "I", "to", "only", "use", "target-specific", "opcodes", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUInstructionSelector13	select	AMDGPU	GPU	LLVM	18,249	103	1	[]
[ "<s>", "void", "BTFTypeTag", "::", "completeType", "(", "BTFDebug", "&", "BDebug", ")", "{", "if", "(", "IsCompleted", ")", "return", ";", "IsCompleted", "=", "true", ";", "BTFType", ".", "NameOff", "=", "BDebug", ".", "addString", "(", "Tag", ")", ";", "}", "</s>" ]	[ "Complete", "BTF", "type", "generation", "after", "all", "related", "DebugInfo", "types", "have", "been", "visited", "so", "their", "BTF", "type", "id", "'s", "are", "available", "for", "cross", "referece", "." ]	[ "BPF" ]	BTFDebug19	completeType	BPF	Virtual ISA	LLVM	18,250	32	1	[]
[ "<s>", "static", "tree", "bpf_resolve_overloaded_builtin", "(", "location_t", "loc", ",", "tree", "fndecl", ",", "void", "", "arglist", ")", "{", "enum", "bpf_builtins", "which", "=", "(", "enum", "bpf_builtins", ")", "DECL_MD_FUNCTION_CODE", "(", "fndecl", ")", ";", "if", "(", "which", "<", "BPF_BUILTIN_PRESERVE_ACCESS_INDEX", "\|\|", "which", ">=", "BPF_BUILTIN_MAX", ")", "return", "NULL_TREE", ";", "vec", "<", "tree", ",", "va_gc", ">", "", "params", "=", "static_cast", "<", "vec", "<", "tree", ",", "va_gc", ">", "", ">", "(", "arglist", ")", ";", "unsigned", "n_params", "=", "params", "?", "params", "->", "length", "(", ")", ":", "0", ";", "if", "(", "!", "(", "which", "==", "BPF_BUILTIN_PRESERVE_ACCESS_INDEX", "&&", "n_params", "==", "1", ")", "&&", "n_params", "!=", "2", ")", "{", "error_at", "(", "loc", ",", "\"wrong number of arguments\"", ")", ";", "return", "error_mark_node", ";", "}", "tree", "param", "=", "(", "", "params", ")", "[", "0", "]", ";", "if", "(", "which", "==", "BPF_BUILTIN_PRESERVE_ACCESS_INDEX", "&&", "!", "TARGET_BPF_CORE", ")", "return", "param", ";", "else", "if", "(", "which", "==", "BPF_BUILTIN_PRESERVE_FIELD_INFO", "&&", "!", "bpf_is_valid_preserve_field_info_arg", "(", "param", ")", ")", "{", "error_at", "(", "EXPR_LOC_OR_LOC", "(", "param", ",", "loc", ")", ",", "\"argument is not a field access\"", ")", ";", "return", "error_mark_node", ";", "}", "if", "(", "TREE_CODE", "(", "param", ")", "==", "C_MAYBE_CONST_EXPR", ")", "param", "=", "C_MAYBE_CONST_EXPR_EXPR", "(", "param", ")", ";", "struct", "core_walk_data", "data", ";", "data", ".", "loc", "=", "loc", ";", "data", ".", "which", "=", "which", ";", "if", "(", "which", "==", "BPF_BUILTIN_PRESERVE_ACCESS_INDEX", ")", "data", ".", "arg", "=", "NULL_TREE", ";", "else", "data", ".", "arg", "=", "(", "", "params", ")", "[", "1", "]", ";", "walk_tree", "(", "&", "param", ",", "bpf_core_walk", ",", "(", "void", "", ")", "&", "data", ",", "NULL", ")", ";", "return", "param", ";", "}", "</s>" ]	[ "Implement", "TARGET_RESOLVE_OVERLOADED_BUILTIN", "(", "see", "gccint", "manual", "section", "Target", "Macros", ":", ":Misc.", ")", ".", "Used", "for", "CO-RE", "support", "builtins", "such", "as", "__builtin_preserve_access_index", "and", "__builtin_preserve_field_info", ".", "FNDECL", "is", "the", "declaration", "of", "the", "builtin", ",", "and", "ARGLIST", "is", "the", "list", "of", "arguments", "passed", "to", "it", ",", "and", "is", "really", "a", "vec", "<", "tree", ",", "_", ">", "*", "." ]	[ "bpf", "0", "1", "2", "\"wrong number of arguments\"", "0", "\"argument is not a field access\"", "1" ]	bpf1	bpf_resolve_overloaded_builtin	bpf	Virtual ISA	GCC	18,251	237	1	[]
[ "<s>", "static", "int", "mips_mode_rep_extended", "(", "machine_mode", "mode", ",", "machine_mode", "mode_rep", ")", "{", "if", "(", "TARGET_64BIT", "&&", "mode", "==", "SImode", "&&", "mode_rep", "==", "DImode", ")", "return", "SIGN_EXTEND", ";", "return", "UNKNOWN", ";", "}", "</s>" ]	[ "Implement", "TARGET_MODE_REP_EXTENDED", "." ]	[ "mips" ]	mips4	mips_mode_rep_extended	mips	CPU	GCC	18,252	30	1	[]
[ "<s>", "SDValue", "HexagonTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Should not custom lower this!\"", ")", ";", "case", "ISD", "::", "CONCAT_VECTORS", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INSERT_SUBVECTOR", ":", "return", "LowerINSERT_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INSERT_VECTOR_ELT", ":", "return", "LowerINSERT_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EXTRACT_SUBVECTOR", ":", "return", "LowerEXTRACT_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EXTRACT_VECTOR_ELT", ":", "return", "LowerEXTRACT_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BUILD_VECTOR", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VECTOR_SHUFFLE", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SRA", ":", "case", "ISD", "::", "SHL", ":", "case", "ISD", "::", "SRL", ":", "return", "LowerVECTOR_SHIFT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ConstantPool", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EH_RETURN", ":", "return", "LowerEH_RETURN", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "RETURNADDR", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FRAMEADDR", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GlobalTLSAddress", ":", "llvm_unreachable", "(", "\"TLS not implemented for Hexagon.\"", ")", ";", "case", "ISD", "::", "ATOMIC_FENCE", ":", "return", "LowerATOMIC_FENCE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GlobalAddress", ":", "return", "LowerGLOBALADDRESS", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BlockAddress", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VASTART", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BR_JT", ":", "return", "LowerBR_JT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "LOAD", ":", "return", "LowerLOAD", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "DYNAMIC_STACKALLOC", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SELECT", ":", "return", "Op", ";", "case", "ISD", "::", "SETCC", ":", "return", "LowerSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VSELECT", ":", "return", "LowerVSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "CTPOP", ":", "return", "LowerCTPOP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INTRINSIC_WO_CHAIN", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INLINEASM", ":", "return", "LowerINLINEASM", "(", "Op", ",", "DAG", ")", ";", "}", "}", "</s>" ]	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "Hexagon", "Hexagon", "\"Should not custom lower this!\"", "ISD::CONCAT_VECTORS", "ISD::INSERT_SUBVECTOR", "ISD::INSERT_VECTOR_ELT", "ISD::EXTRACT_SUBVECTOR", "ISD::EXTRACT_VECTOR_ELT", "ISD::BUILD_VECTOR", "ISD::VECTOR_SHUFFLE", "ISD::SRA", "ISD::SHL", "ISD::SRL", "ISD::ConstantPool", "ISD::EH_RETURN", "ISD::RETURNADDR", "ISD::FRAMEADDR", "ISD::GlobalTLSAddress", "\"TLS not implemented for Hexagon.\"", "ISD::ATOMIC_FENCE", "ISD::GlobalAddress", "ISD::BlockAddress", "ISD::VASTART", "ISD::BR_JT", "ISD::LOAD", "ISD::DYNAMIC_STACKALLOC", "ISD::SELECT", "ISD::SETCC", "ISD::VSELECT", "ISD::CTPOP", "ISD::INTRINSIC_WO_CHAIN", "ISD::INLINEASM" ]	HexagonISelLowering61	LowerOperation	Hexagon	DSP	LLVM	18,253	372	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", "", "TRI", ")", "const", "{", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "DebugLoc", "DL", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "bool", "isKill", "=", "true", ";", "if", "(", "Reg", "==", "ARM", "::", "LR", ")", "{", "MachineFunction", "&", "MF", "=", "", "MBB", ".", "getParent", "(", ")", ";", "if", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "isReturnAddressTaken", "(", ")", "&&", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "Reg", ")", ")", "isKill", "=", "false", ";", "}", "if", "(", "isKill", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "storeRegToStackSlot", "(", "MBB", ",", "MI", ",", "Reg", ",", "isKill", ",", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";", "}", "return", "true", ";", "}", "</s>" ]	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series", "of", "store", "instructions", "via", "storeRegToStackSlot", "(", ")", "." ]	[ "ARM", "ARM", "0", "ARM::LR" ]	ARMBaseInstrInfo43	spillCalleeSavedRegisters	ARM	CPU	LLVM	18,254	203	1	[]
[ "<s>", "static", "void", "ix86_avoid_jump_mispredicts", "(", "void", ")", "{", "rtx_insn", "", "insn", ",", "", "start", "=", "get_insns", "(", ")", ";", "int", "nbytes", "=", "0", ",", "njumps", "=", "0", ";", "bool", "isjump", "=", "false", ";", "for", "(", "insn", "=", "start", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "int", "min_size", ";", "if", "(", "LABEL_P", "(", "insn", ")", ")", "{", "int", "align", "=", "label_to_alignment", "(", "insn", ")", ";", "int", "max_skip", "=", "label_to_max_skip", "(", "insn", ")", ";", "if", "(", "max_skip", ">", "15", ")", "max_skip", "=", "15", ";", "if", "(", "align", "<=", "0", "\|\|", "(", "align", "<=", "3", "&&", "max_skip", "!=", "(", "1", "<<", "align", ")", "-", "1", ")", ")", "max_skip", "=", "0", ";", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "\"Label %i with max_skip %i\\n\"", ",", "INSN_UID", "(", "insn", ")", ",", "max_skip", ")", ";", "if", "(", "max_skip", ")", "{", "while", "(", "nbytes", "+", "max_skip", ">=", "16", ")", "{", "start", "=", "NEXT_INSN", "(", "start", ")", ";", "if", "(", "(", "JUMP_P", "(", "start", ")", "&&", "asm_noperands", "(", "PATTERN", "(", "start", ")", ")", "<", "0", ")", "\|\|", "CALL_P", "(", "start", ")", ")", "njumps", "--", ",", "isjump", "=", "true", ";", "else", "isjump", "=", "false", ";", "nbytes", "-=", "min_insn_size", "(", "start", ")", ";", "}", "}", "continue", ";", "}", "min_size", "=", "min_insn_size", "(", "insn", ")", ";", "nbytes", "+=", "min_size", ";", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "\"Insn %i estimated to %i bytes\\n\"", ",", "INSN_UID", "(", "insn", ")", ",", "min_size", ")", ";", "if", "(", "(", "JUMP_P", "(", "insn", ")", "&&", "asm_noperands", "(", "PATTERN", "(", "insn", ")", ")", "<", "0", ")", "\|\|", "CALL_P", "(", "insn", ")", ")", "njumps", "++", ";", "else", "continue", ";", "while", "(", "njumps", ">", "3", ")", "{", "start", "=", "NEXT_INSN", "(", "start", ")", ";", "if", "(", "(", "JUMP_P", "(", "start", ")", "&&", "asm_noperands", "(", "PATTERN", "(", "start", ")", ")", "<", "0", ")", "\|\|", "CALL_P", "(", "start", ")", ")", "njumps", "--", ",", "isjump", "=", "true", ";", "else", "isjump", "=", "false", ";", "nbytes", "-=", "min_insn_size", "(", "start", ")", ";", "}", "gcc_assert", "(", "njumps", ">=", "0", ")", ";", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "\"Interval %i to %i has %i bytes\\n\"", ",", "INSN_UID", "(", "start", ")", ",", "INSN_UID", "(", "insn", ")", ",", "nbytes", ")", ";", "if", "(", "njumps", "==", "3", "&&", "isjump", "&&", "nbytes", "<", "16", ")", "{", "int", "padsize", "=", "15", "-", "nbytes", "+", "min_insn_size", "(", "insn", ")", ";", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "\"Padding insn %i by %i bytes!\\n\"", ",", "INSN_UID", "(", "insn", ")", ",", "padsize", ")", ";", "emit_insn_before", "(", "gen_pad", "(", "GEN_INT", "(", "padsize", ")", ")", ",", "insn", ")", ";", "}", "}", "}", "</s>" ]	[ "AMD", "K8", "core", "mispredicts", "jumps", "when", "there", "are", "more", "than", "3", "jumps", "in", "16", "byte", "window", "." ]	[ "i386", "0", "0", "15", "15", "0", "3", "1", "1", "0", "\"Label %i with max_skip %i\\n\"", "16", "0", "\"Insn %i estimated to %i bytes\\n\"", "0", "3", "0", "0", "\"Interval %i to %i has %i bytes\\n\"", "3", "16", "15", "\"Padding insn %i by %i bytes!\\n\"" ]	i3864	ix86_avoid_jump_mispredicts	i386	CPU	GCC	18,255	404	1	[]
[ "<s>", "static", "int", "find_gr_spill", "(", "int", "try_locals", ")", "{", "int", "regno", ";", "if", "(", "current_function_is_leaf", ")", "{", "for", "(", "regno", "=", "GR_REG", "(", "1", ")", ";", "regno", "<=", "GR_REG", "(", "31", ")", ";", "regno", "++", ")", "if", "(", "!", "regs_ever_live", "[", "regno", "]", "&&", "call_used_regs", "[", "regno", "]", "&&", "!", "fixed_regs", "[", "regno", "]", "&&", "!", "global_regs", "[", "regno", "]", "&&", "(", "(", "current_frame_info", ".", "gr_used_mask", ">>", "regno", ")", "&", "1", ")", "==", "0", ")", "{", "current_frame_info", ".", "gr_used_mask", "\|=", "1", "<<", "regno", ";", "return", "regno", ";", "}", "}", "if", "(", "try_locals", ")", "{", "regno", "=", "current_frame_info", ".", "n_local_regs", ";", "if", "(", "regno", "<", "(", "80", "-", "frame_pointer_needed", ")", ")", "{", "current_frame_info", ".", "n_local_regs", "=", "regno", "+", "1", ";", "return", "LOC_REG", "(", "0", ")", "+", "regno", ";", "}", "}", "return", "0", ";", "}", "</s>" ]	[ "Helper", "function", "for", "ia64_compute_frame_size", ":", "find", "an", "appropriate", "general", "register", "to", "spill", "some", "special", "register", "to", ".", "SPECIAL_SPILL_MASK", "contains", "bits", "in", "GR0", "to", "GR31", "that", "have", "already", "been", "allocated", "by", "this", "routine", ".", "TRY_LOCALS", "is", "true", "if", "we", "should", "attempt", "to", "locate", "a", "local", "regnum", "." ]	[ "ia64", "1", "31", "1", "0", "1", "80", "1", "0", "0" ]	ia643	find_gr_spill	ia64	CPU	GCC	18,256	132	1	[]
[ "<s>", "static", "rtx", "altivec_expand_vec_set_builtin", "(", "tree", "exp", ")", "{", "machine_mode", "tmode", ",", "mode1", ";", "tree", "arg0", ",", "arg1", ",", "arg2", ";", "int", "elt", ";", "rtx", "op0", ",", "op1", ";", "arg0", "=", "CALL_EXPR_ARG", "(", "exp", ",", "0", ")", ";", "arg1", "=", "CALL_EXPR_ARG", "(", "exp", ",", "1", ")", ";", "arg2", "=", "CALL_EXPR_ARG", "(", "exp", ",", "2", ")", ";", "tmode", "=", "TYPE_MODE", "(", "TREE_TYPE", "(", "arg0", ")", ")", ";", "mode1", "=", "TYPE_MODE", "(", "TREE_TYPE", "(", "TREE_TYPE", "(", "arg0", ")", ")", ")", ";", "gcc_assert", "(", "VECTOR_MODE_P", "(", "tmode", ")", ")", ";", "op0", "=", "expand_expr", "(", "arg0", ",", "NULL_RTX", ",", "tmode", ",", "EXPAND_NORMAL", ")", ";", "op1", "=", "expand_expr", "(", "arg1", ",", "NULL_RTX", ",", "mode1", ",", "EXPAND_NORMAL", ")", ";", "elt", "=", "get_element_number", "(", "TREE_TYPE", "(", "arg0", ")", ",", "arg2", ")", ";", "if", "(", "GET_MODE", "(", "op1", ")", "!=", "mode1", "&&", "GET_MODE", "(", "op1", ")", "!=", "VOIDmode", ")", "op1", "=", "convert_modes", "(", "mode1", ",", "GET_MODE", "(", "op1", ")", ",", "op1", ",", "true", ")", ";", "op0", "=", "force_reg", "(", "tmode", ",", "op0", ")", ";", "op1", "=", "force_reg", "(", "mode1", ",", "op1", ")", ";", "rs6000_expand_vector_set", "(", "op0", ",", "op1", ",", "elt", ")", ";", "return", "op0", ";", "}", "</s>" ]	[ "Expand", "vec_set", "builtin", "." ]	[ "powerpcspe", "0", "1", "2" ]	powerpcspe	altivec_expand_vec_set_builtin	powerpcspe	CPU	GCC	18,257	187	1	[]
[ "<s>", "int", "arm_float_words_big_endian", "(", "void", ")", "{", "if", "(", "TARGET_MAVERICK", ")", "return", "0", ";", "if", "(", "TARGET_FPA", ")", "{", "return", "1", ";", "}", "if", "(", "TARGET_VFP", ")", "return", "(", "TARGET_BIG_END", "?", "1", ":", "0", ")", ";", "return", "1", ";", "}", "</s>" ]	[ "Indicate", "whether", "or", "not", "words", "of", "a", "double", "are", "in", "big-endian", "order", "." ]	[ "arm", "0", "1", "1", "0", "1" ]	arm3	arm_float_words_big_endian	arm	CPU	GCC	18,258	39	1	[]
[ "<s>", "BitVector", "PPCRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "PPCSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ";", "const", "PPCFrameLowering", "", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "Reserved", ".", "set", "(", "PPC", "::", "ZERO", ")", ";", "Reserved", ".", "set", "(", "PPC", "::", "ZERO8", ")", ";", "Reserved", ".", "set", "(", "PPC", "::", "FP", ")", ";", "Reserved", ".", "set", "(", "PPC", "::", "FP8", ")", ";", "Reserved", ".", "set", "(", "PPC", "::", "BP", ")", ";", "Reserved", ".", "set", "(", "PPC", "::", "BP8", ")", ";", "Reserved", ".", "set", "(", "PPC", "::", "CTR", ")", ";", "Reserved", ".", "set", "(", "PPC", "::", "CTR8", ")", ";", "Reserved", ".", "set", "(", "PPC", "::", "R1", ")", ";", "Reserved", ".", "set", "(", "PPC", "::", "LR", ")", ";", "Reserved", ".", "set", "(", "PPC", "::", "LR8", ")", ";", "Reserved", ".", "set", "(", "PPC", "::", "RM", ")", ";", "if", "(", "!", "Subtarget", ".", "isDarwinABI", "(", ")", "\|\|", "!", "Subtarget", ".", "hasAltivec", "(", ")", ")", "Reserved", ".", "set", "(", "PPC", "::", "VRSAVE", ")", ";", "if", "(", "Subtarget", ".", "isSVR4ABI", "(", ")", ")", "{", "Reserved", ".", "set", "(", "PPC", "::", "R2", ")", ";", "Reserved", ".", "set", "(", "PPC", "::", "R13", ")", ";", "}", "if", "(", "TM", ".", "isPPC64", "(", ")", ")", "{", "Reserved", ".", "set", "(", "PPC", "::", "R13", ")", ";", "Reserved", ".", "set", "(", "PPC", "::", "X1", ")", ";", "Reserved", ".", "set", "(", "PPC", "::", "X13", ")", ";", "if", "(", "TFI", "->", "needsFP", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "PPC", "::", "X31", ")", ";", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "PPC", "::", "X30", ")", ";", "if", "(", "Subtarget", ".", "isSVR4ABI", "(", ")", ")", "{", "const", "PPCFunctionInfo", "", "FuncInfo", "=", "MF", ".", "getInfo", "<", "PPCFunctionInfo", ">", "(", ")", ";", "if", "(", "FuncInfo", "->", "usesTOCBasePtr", "(", ")", "\|\|", "MF", ".", "hasInlineAsm", "(", ")", ")", "Reserved", ".", "set", "(", "PPC", "::", "X2", ")", ";", "else", "Reserved", ".", "reset", "(", "PPC", "::", "R2", ")", ";", "}", "}", "if", "(", "TFI", "->", "needsFP", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "PPC", "::", "R31", ")", ";", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "{", "if", "(", "Subtarget", ".", "isSVR4ABI", "(", ")", "&&", "!", "TM", ".", "isPPC64", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "Reserved", ".", "set", "(", "PPC", "::", "R29", ")", ";", "else", "Reserved", ".", "set", "(", "PPC", "::", "R30", ")", ";", "}", "if", "(", "Subtarget", ".", "isSVR4ABI", "(", ")", "&&", "!", "TM", ".", "isPPC64", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "Reserved", ".", "set", "(", "PPC", "::", "R30", ")", ";", "if", "(", "!", "Subtarget", ".", "hasAltivec", "(", ")", ")", "for", "(", "TargetRegisterClass", "::", "iterator", "I", "=", "PPC", "::", "VRRCRegClass", ".", "begin", "(", ")", ",", "IE", "=", "PPC", "::", "VRRCRegClass", ".", "end", "(", ")", ";", "I", "!=", "IE", ";", "++", "I", ")", "Reserved", ".", "set", "(", "*", "I", ")", ";", "return", "Reserved", ";", "}", "</s>" ]	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "at", "all", "times", ",", "e.g", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC::ZERO", "PPC::ZERO8", "PPC::FP", "PPC::FP8", "PPC::BP", "PPC::BP8", "PPC::CTR", "PPC::CTR8", "PPC::R1", "PPC::LR", "PPC::LR8", "PPC::RM", "PPC::VRSAVE", "PPC::R2", "PPC::R13", "PPC", "PPC::R13", "PPC::X1", "PPC::X13", "PPC::X31", "PPC::X30", "PPC", "PPC", "PPC::X2", "PPC::R2", "PPC::R31", "PPC", "PPC::R29", "PPC::R30", "PPC", "PPC::R30", "PPC::VRRCRegClass", "PPC::VRRCRegClass" ]	PPCRegisterInfo (2)1	getReservedRegs	PowerPC	CPU	LLVM	18,259	491	1	[]
[ "<s>", "unsigned", "RISCVRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "(", "Subtarget", ".", "isRV64", "(", ")", "?", "RISCV", "::", "fp_64", ":", "RISCV", "::", "fp", ")", ":", "(", "Subtarget", ".", "isRV64", "(", ")", "?", "RISCV", "::", "sp_64", ":", "RISCV", "::", "sp", ")", ";", "}", "</s>" ]	[ "Debug", "information", "queries", "." ]	[ "RISCV", "RISCV", "RISCV::fp_64", "RISCV::fp", "RISCV::sp_64", "RISCV::sp" ]	RISCVRegisterInfo32	getFrameRegister	RISCV	CPU	LLVM	18,260	68	1	[]
[ "<s>", "SDValue", "ARMSelectionDAGInfo", "::", "EmitTargetCodeForMemset", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "Align", "Alignment", ",", "bool", "isVolatile", ",", "MachinePointerInfo", "DstPtrInfo", ")", "const", "{", "return", "EmitSpecializedLibcall", "(", "DAG", ",", "dl", ",", "Chain", ",", "Dst", ",", "Src", ",", "Size", ",", "Alignment", ".", "value", "(", ")", ",", "RTLIB", "::", "MEMSET", ")", ";", "}", "</s>" ]	[ "Emit", "target-specific", "code", "that", "performs", "a", "memset", "." ]	[ "ARM", "ARM" ]	ARMSelectionDAGInfo18	EmitTargetCodeForMemset	ARM	CPU	LLVM	18,261	64	1	[]
[ "<s>", "virtual", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "{", "return", "&", "DL", ";", "}", "</s>" ]	[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]	[ "XCore" ]	XCoreTargetMachine14	getDataLayout	XCore	MPU	LLVM	18,262	14	1	[]
[ "<s>", "int", "GCNTTIImpl", "::", "getArithmeticReductionCost", "(", "unsigned", "Opcode", ",", "VectorType", "", "Ty", ",", "bool", "IsPairwise", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "EVT", "OrigTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "Ty", ")", ";", "if", "(", "IsPairwise", "\|\|", "!", "ST", "->", "hasVOP3PInsts", "(", ")", "\|\|", "OrigTy", ".", "getScalarSizeInBits", "(", ")", "!=", "16", ")", "return", "BaseT", "::", "getArithmeticReductionCost", "(", "Opcode", ",", "Ty", ",", "IsPairwise", ",", "CostKind", ")", ";", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Ty", ")", ";", "return", "LT", ".", "first", "", "getFullRateInstrCost", "(", ")", ";", "}", "</s>" ]	[ "Calculate", "the", "cost", "of", "vector", "reduction", "intrinsics", "." ]	[ "AMDGPU", "16" ]	AMDGPUTargetTransformInfo1	getArithmeticReductionCost	AMDGPU	GPU	LLVM	18,263	95	1	[]
[ "<s>", "bool", "MVEGatherScatterLowering", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "!", "EnableMaskedGatherScatters", ")", "return", "false", ";", "auto", "&", "TPC", "=", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ";", "auto", "&", "TM", "=", "TPC", ".", "getTM", "<", "TargetMachine", ">", "(", ")", ";", "auto", "", "ST", "=", "&", "TM", ".", "getSubtarget", "<", "ARMSubtarget", ">", "(", "F", ")", ";", "if", "(", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "SmallVector", "<", "IntrinsicInst", "", ",", "4", ">", "Gathers", ";", "SmallVector", "<", "IntrinsicInst", "", ",", "4", ">", "Scatters", ";", "for", "(", "BasicBlock", "&", "BB", ":", "F", ")", "{", "for", "(", "Instruction", "&", "I", ":", "BB", ")", "{", "IntrinsicInst", "", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";", "if", "(", "II", "&&", "II", "->", "getIntrinsicID", "(", ")", "==", "Intrinsic", "::", "masked_gather", ")", "{", "Gathers", ".", "push_back", "(", "II", ")", ";", "if", "(", "isa", "<", "GetElementPtrInst", ">", "(", "II", "->", "getArgOperand", "(", "0", ")", ")", ")", "optimiseOffsets", "(", "cast", "<", "Instruction", ">", "(", "II", "->", "getArgOperand", "(", "0", ")", ")", "->", "getOperand", "(", "1", ")", ",", "II", "->", "getParent", "(", ")", ",", "LI", ")", ";", "}", "else", "if", "(", "II", "&&", "II", "->", "getIntrinsicID", "(", ")", "==", "Intrinsic", "::", "masked_scatter", ")", "{", "Scatters", ".", "push_back", "(", "II", ")", ";", "if", "(", "isa", "<", "GetElementPtrInst", ">", "(", "II", "->", "getArgOperand", "(", "1", ")", ")", ")", "optimiseOffsets", "(", "cast", "<", "Instruction", ">", "(", "II", "->", "getArgOperand", "(", "1", ")", ")", "->", "getOperand", "(", "1", ")", ",", "II", "->", "getParent", "(", ")", ",", "LI", ")", ";", "}", "}", "}", "bool", "Changed", "=", "false", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "Gathers", ".", "size", "(", ")", ";", "i", "++", ")", "{", "IntrinsicInst", "", "I", "=", "Gathers", "[", "i", "]", ";", "Value", "", "L", "=", "lowerGather", "(", "I", ")", ";", "if", "(", "L", "==", "nullptr", ")", "continue", ";", "SimplifyInstructionsInBlock", "(", "cast", "<", "Instruction", ">", "(", "L", ")", "->", "getParent", "(", ")", ")", ";", "Changed", "=", "true", ";", "}", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "Scatters", ".", "size", "(", ")", ";", "i", "++", ")", "{", "IntrinsicInst", "", "I", "=", "Scatters", "[", "i", "]", ";", "Value", "", "S", "=", "lowerScatter", "(", "I", ")", ";", "if", "(", "S", "==", "nullptr", ")", "continue", ";", "SimplifyInstructionsInBlock", "(", "cast", "<", "Instruction", ">", "(", "S", ")", "->", "getParent", "(", ")", ")", ";", "Changed", "=", "true", ";", "}", "return", "Changed", ";", "}", "</s>" ]	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "ARM", "ARM", "4", "4", "Intrinsic::masked_gather", "0", "0", "1", "Intrinsic::masked_scatter", "1", "1", "1", "0", "0" ]	MVEGatherScatterLowering5	runOnFunction	ARM	CPU	LLVM	18,264	408	1	[]
[ "<s>", "bool", "R600InstrInfo", "::", "fitsReadPortLimitations", "(", "const", "std", "::", "vector", "<", "MachineInstr", "", ">", "&", "IG", ",", "const", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "&", "PV", ",", "std", "::", "vector", "<", "BankSwizzle", ">", "&", "ValidSwizzle", ",", "bool", "isLastAluTrans", ")", "const", "{", "std", "::", "vector", "<", "std", "::", "vector", "<", "std", "::", "pair", "<", "int", ",", "unsigned", ">>", ">", "IGSrcs", ";", "ValidSwizzle", ".", "clear", "(", ")", ";", "unsigned", "ConstCount", ";", "BankSwizzle", "TransBS", "=", "ALU_VEC_012_SCL_210", ";", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "IG", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "IGSrcs", ".", "push_back", "(", "ExtractSrcs", "(", "", "IG", "[", "i", "]", ",", "PV", ",", "ConstCount", ")", ")", ";", "unsigned", "Op", "=", "getOperandIdx", "(", "IG", "[", "i", "]", "->", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "bank_swizzle", ")", ";", "ValidSwizzle", ".", "push_back", "(", "(", "R600InstrInfo", "::", "BankSwizzle", ")", "IG", "[", "i", "]", "->", "getOperand", "(", "Op", ")", ".", "getImm", "(", ")", ")", ";", "}", "std", "::", "vector", "<", "std", "::", "pair", "<", "int", ",", "unsigned", ">>", "TransOps", ";", "if", "(", "!", "isLastAluTrans", ")", "return", "FindSwizzleForVectorSlot", "(", "IGSrcs", ",", "ValidSwizzle", ",", "TransOps", ",", "TransBS", ")", ";", "TransOps", "=", "std", "::", "move", "(", "IGSrcs", ".", "back", "(", ")", ")", ";", "IGSrcs", ".", "pop_back", "(", ")", ";", "ValidSwizzle", ".", "pop_back", "(", ")", ";", "static", "const", "R600InstrInfo", "::", "BankSwizzle", "TransSwz", "[", "]", "=", "{", "ALU_VEC_012_SCL_210", ",", "ALU_VEC_021_SCL_122", ",", "ALU_VEC_120_SCL_212", ",", "ALU_VEC_102_SCL_221", "}", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "4", ";", "i", "++", ")", "{", "TransBS", "=", "TransSwz", "[", "i", "]", ";", "if", "(", "!", "isConstCompatible", "(", "TransBS", ",", "TransOps", ",", "ConstCount", ")", ")", "continue", ";", "bool", "Result", "=", "FindSwizzleForVectorSlot", "(", "IGSrcs", ",", "ValidSwizzle", ",", "TransOps", ",", "TransBS", ")", ";", "if", "(", "Result", ")", "{", "ValidSwizzle", ".", "push_back", "(", "TransBS", ")", ";", "return", "true", ";", "}", "}", "return", "false", ";", "}", "</s>" ]	[ "Given", "the", "order", "VEC_012", "<", "VEC_021", "<", "VEC_120", "<", "VEC_102", "<", "VEC_201", "<", "VEC_210", "returns", "true", "and", "the", "first", "(", "in", "lexical", "order", ")", "BankSwizzle", "affectation", "starting", "from", "the", "one", "already", "provided", "in", "the", "Instruction", "Group", "MIs", "that", "fits", "Read", "Port", "limitations", "in", "BS", "if", "available", "." ]	[ "AMDGPU", "R600", "0", "AMDGPU::OpName", "R600", "R600", "0", "4" ]	R600InstrInfo21	fitsReadPortLimitations	AMDGPU	GPU	LLVM	18,265	306	1	[]
[ "<s>", "const", "InstrItineraryData", "*", "getInstrItineraryData", "(", ")", "const", "override", "{", "return", "&", "InstrItins", ";", "}", "</s>" ]	[ "getInstrItineraryData", "-", "Returns", "instruction", "itinerary", "data", "for", "the", "target", "or", "specific", "subtarget", "." ]	[ "Nyuzi" ]	NyuziSubtarget	getInstrItineraryData	Nyuzi	GPU	LLVM	18,266	14	1	[]
[ "<s>", "void", "ix86_split_convert_uns_si_sse", "(", "rtx", "operands", "[", "]", ")", "{", "machine_mode", "vecmode", ";", "rtx", "value", ",", "large", ",", "zero_or_two31", ",", "input", ",", "two31", ",", "x", ";", "large", "=", "operands", "[", "1", "]", ";", "zero_or_two31", "=", "operands", "[", "2", "]", ";", "input", "=", "operands", "[", "3", "]", ";", "two31", "=", "operands", "[", "4", "]", ";", "vecmode", "=", "GET_MODE", "(", "large", ")", ";", "value", "=", "gen_rtx_REG", "(", "vecmode", ",", "REGNO", "(", "operands", "[", "0", "]", ")", ")", ";", "if", "(", "MEM_P", "(", "input", ")", ")", "{", "if", "(", "vecmode", "==", "V4SFmode", ")", "emit_insn", "(", "gen_vec_setv4sf_0", "(", "value", ",", "CONST0_RTX", "(", "V4SFmode", ")", ",", "input", ")", ")", ";", "else", "emit_insn", "(", "gen_sse2_loadlpd", "(", "value", ",", "CONST0_RTX", "(", "V2DFmode", ")", ",", "input", ")", ")", ";", "}", "else", "{", "input", "=", "gen_rtx_REG", "(", "vecmode", ",", "REGNO", "(", "input", ")", ")", ";", "emit_move_insn", "(", "value", ",", "CONST0_RTX", "(", "vecmode", ")", ")", ";", "if", "(", "vecmode", "==", "V4SFmode", ")", "emit_insn", "(", "gen_sse_movss", "(", "value", ",", "value", ",", "input", ")", ")", ";", "else", "emit_insn", "(", "gen_sse2_movsd", "(", "value", ",", "value", ",", "input", ")", ")", ";", "}", "emit_move_insn", "(", "large", ",", "two31", ")", ";", "emit_move_insn", "(", "zero_or_two31", ",", "MEM_P", "(", "two31", ")", "?", "large", ":", "two31", ")", ";", "x", "=", "gen_rtx_fmt_ee", "(", "LE", ",", "vecmode", ",", "large", ",", "value", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "large", ",", "x", ")", ")", ";", "x", "=", "gen_rtx_AND", "(", "vecmode", ",", "zero_or_two31", ",", "large", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "zero_or_two31", ",", "x", ")", ")", ";", "x", "=", "gen_rtx_MINUS", "(", "vecmode", ",", "value", ",", "zero_or_two31", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "value", ",", "x", ")", ")", ";", "large", "=", "gen_rtx_REG", "(", "V4SImode", ",", "REGNO", "(", "large", ")", ")", ";", "emit_insn", "(", "gen_ashlv4si3", "(", "large", ",", "large", ",", "GEN_INT", "(", "31", ")", ")", ")", ";", "x", "=", "gen_rtx_REG", "(", "V4SImode", ",", "REGNO", "(", "value", ")", ")", ";", "if", "(", "vecmode", "==", "V4SFmode", ")", "emit_insn", "(", "gen_fix_truncv4sfv4si2", "(", "x", ",", "value", ")", ")", ";", "else", "emit_insn", "(", "gen_sse2_cvttpd2dq", "(", "x", ",", "value", ")", ")", ";", "value", "=", "x", ";", "emit_insn", "(", "gen_xorv4si3", "(", "value", ",", "value", ",", "large", ")", ")", ";", "}", "</s>" ]	[ "Post-reload", "splitter", "for", "converting", "an", "SF", "or", "DFmode", "value", "in", "an", "SSE", "register", "into", "an", "unsigned", "SImode", "." ]	[ "i386", "1", "2", "3", "4", "0", "31" ]	i3864	ix86_split_convert_uns_si_sse	i386	CPU	GCC	18,267	352	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"ARM64 Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "ARM64", "\"ARM64 Instruction Selection\"" ]	ARM64ISelDAGToDAG1	getPassName	ARM64	CPU	LLVM	18,268	13	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MachineLoopInfo", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "ARM" ]	ARMBlockPlacement (2)	getAnalysisUsage	ARM	CPU	LLVM	18,269	27	1	[]
[ "<s>", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]	[ "MSP430" ]	MSP430AsmBackend4	mayNeedRelaxation	MSP430	MPU	LLVM	18,270	20	1	[]
[ "<s>", "static", "bool", "aarch64_print_vector_float_operand", "(", "FILE", "", "f", ",", "rtx", "x", ",", "bool", "negate", ")", "{", "rtx", "elt", ";", "if", "(", "!", "const_vec_duplicate_p", "(", "x", ",", "&", "elt", ")", ")", "return", "false", ";", "REAL_VALUE_TYPE", "r", "=", "", "CONST_DOUBLE_REAL_VALUE", "(", "elt", ")", ";", "if", "(", "negate", ")", "r", "=", "real_value_negate", "(", "&", "r", ")", ";", "if", "(", "real_equal", "(", "&", "r", ",", "&", "dconst0", ")", ")", "asm_fprintf", "(", "f", ",", "\"0.0\"", ")", ";", "else", "if", "(", "real_equal", "(", "&", "r", ",", "&", "dconst2", ")", ")", "asm_fprintf", "(", "f", ",", "\"2.0\"", ")", ";", "else", "if", "(", "real_equal", "(", "&", "r", ",", "&", "dconst1", ")", ")", "asm_fprintf", "(", "f", ",", "\"1.0\"", ")", ";", "else", "if", "(", "real_equal", "(", "&", "r", ",", "&", "dconsthalf", ")", ")", "asm_fprintf", "(", "f", ",", "\"0.5\"", ")", ";", "else", "{", "const", "int", "buf_size", "=", "20", ";", "char", "float_buf", "[", "buf_size", "]", "=", "{", "'\\0'", "}", ";", "real_to_decimal_for_mode", "(", "float_buf", ",", "&", "r", ",", "buf_size", ",", "buf_size", ",", "1", ",", "GET_MODE", "(", "elt", ")", ")", ";", "asm_fprintf", "(", "f", ",", "\"%s\"", ",", "float_buf", ")", ";", "}", "return", "true", ";", "}", "</s>" ]	[ "Print", "floating-point", "vector", "immediate", "operand", "X", "to", "F", ",", "negating", "it", "first", "if", "NEGATE", "is", "true", ".", "Return", "true", "on", "success", ",", "false", "if", "it", "is", "n't", "a", "constant", "we", "can", "handle", "." ]	[ "aarch64", "\"0.0\"", "\"2.0\"", "\"1.0\"", "\"0.5\"", "20", "1", "\"%s\"" ]	aarch64	aarch64_print_vector_float_operand	aarch64	CPU	GCC	18,271	179	1	[]
[ "<s>", "static", "void", "avr_output_data_section_asm_op", "(", "const", "char", "*", "data", ")", "{", "avr_need_copy_data_p", "=", "true", ";", "output_section_asm_op", "(", "data", ")", ";", "}", "</s>" ]	[ "Unnamed", "section", "callback", "for", "data_section", "to", "track", "need", "of", "__do_copy_data", "." ]	[ "avr" ]	avr	avr_output_data_section_asm_op	avr	MPU	GCC	18,272	20	1	[]
[ "<s>", "void", "mips_expand_conditional_move", "(", "rtx", "*", "operands", ")", "{", "rtx", "cond", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "1", "]", ")", ";", "rtx", "op0", "=", "XEXP", "(", "operands", "[", "1", "]", ",", "0", ")", ";", "rtx", "op1", "=", "XEXP", "(", "operands", "[", "1", "]", ",", "1", ")", ";", "mips_emit_compare", "(", "&", "code", ",", "&", "op0", ",", "&", "op1", ",", "true", ")", ";", "cond", "=", "gen_rtx_fmt_ee", "(", "code", ",", "GET_MODE", "(", "op0", ")", ",", "op0", ",", "op1", ")", ";", "if", "(", "ISA_HAS_SEL", "&&", "INTEGRAL_MODE_P", "(", "GET_MODE", "(", "operands", "[", "2", "]", ")", ")", "&&", "register_operand", "(", "operands", "[", "2", "]", ",", "VOIDmode", ")", "&&", "register_operand", "(", "operands", "[", "3", "]", ",", "VOIDmode", ")", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "operands", "[", "0", "]", ")", ";", "rtx", "temp", "=", "gen_reg_rtx", "(", "mode", ")", ";", "rtx", "temp2", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "temp", ",", "gen_rtx_IF_THEN_ELSE", "(", "mode", ",", "cond", ",", "operands", "[", "2", "]", ",", "const0_rtx", ")", ")", ")", ";", "cond", "=", "gen_rtx_fmt_ee", "(", "(", "code", "==", "EQ", ")", "?", "NE", ":", "EQ", ",", "GET_MODE", "(", "op0", ")", ",", "op0", ",", "op1", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "temp2", ",", "gen_rtx_IF_THEN_ELSE", "(", "mode", ",", "cond", ",", "operands", "[", "3", "]", ",", "const0_rtx", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "operands", "[", "0", "]", ",", "gen_rtx_IOR", "(", "mode", ",", "temp", ",", "temp2", ")", ")", ")", ";", "}", "else", "{", "if", "(", "FLOAT_MODE_P", "(", "GET_MODE", "(", "operands", "[", "2", "]", ")", ")", "&&", "!", "ISA_HAS_SEL", ")", "{", "operands", "[", "2", "]", "=", "force_reg", "(", "GET_MODE", "(", "operands", "[", "0", "]", ")", ",", "operands", "[", "2", "]", ")", ";", "operands", "[", "3", "]", "=", "force_reg", "(", "GET_MODE", "(", "operands", "[", "0", "]", ")", ",", "operands", "[", "3", "]", ")", ";", "}", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "operands", "[", "0", "]", ",", "gen_rtx_IF_THEN_ELSE", "(", "GET_MODE", "(", "operands", "[", "0", "]", ")", ",", "cond", ",", "operands", "[", "2", "]", ",", "operands", "[", "3", "]", ")", ")", ")", ";", "}", "}", "</s>" ]	[ "Perform", "the", "comparison", "in", "OPERANDS", "[", "1", "]", ".", "Move", "OPERANDS", "[", "2", "]", "into", "OPERANDS", "[", "0", "]", "if", "the", "condition", "holds", ",", "otherwise", "move", "OPERANDS", "[", "3", "]", "into", "OPERANDS", "[", "0", "]", "." ]	[ "mips", "1", "1", "0", "1", "1", "2", "2", "3", "0", "2", "3", "0", "2", "2", "0", "2", "3", "0", "3", "0", "0", "2", "3" ]	mips4	mips_expand_conditional_move	mips	CPU	GCC	18,273	337	1	[]
[ "<s>", "bool", "isToken", "(", ")", "const", "{", "return", "Kind", "==", "k_Token", ";", "}", "</s>" ]	[ "isToken", "-", "Is", "this", "a", "token", "operand", "?" ]	[ "Sparc" ]	SparcAsmParser11	isToken	Sparc	CPU	LLVM	18,274	12	1	[]
[ "<s>", "bool", "h8300_move_ok", "(", "rtx", "dest", ",", "rtx", "src", ")", "{", "rtx", "addr", ",", "other", ";", "if", "(", "MEM_P", "(", "dest", ")", ")", "{", "if", "(", "MEM_P", "(", "src", ")", "\|\|", "CONSTANT_P", "(", "src", ")", ")", "return", "false", ";", "addr", "=", "XEXP", "(", "dest", ",", "0", ")", ";", "other", "=", "src", ";", "}", "else", "if", "(", "MEM_P", "(", "src", ")", ")", "{", "addr", "=", "XEXP", "(", "src", ",", "0", ")", ";", "other", "=", "dest", ";", "}", "else", "return", "true", ";", "if", "(", "GET_RTX_CLASS", "(", "GET_CODE", "(", "addr", ")", ")", "!=", "RTX_AUTOINC", ")", "return", "true", ";", "addr", "=", "XEXP", "(", "addr", ",", "0", ")", ";", "if", "(", "addr", "==", "stack_pointer_rtx", ")", "return", "register_no_sp_elim_operand", "(", "other", ",", "VOIDmode", ")", ";", "else", "return", "!", "reg_overlap_mentioned_p", "(", "other", ",", "addr", ")", ";", "}", "</s>" ]	[ "Helper", "function", "for", "the", "move", "patterns", ".", "Make", "sure", "a", "move", "is", "legitimate", "." ]	[ "h8300", "0", "0", "0" ]	h8300	h8300_move_ok	h8300	MPU	GCC	18,275	128	1	[]
[ "<s>", "bool", "WebAssemblyRegNumbering", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"******** Register Numbering ******\\n\"", "\"******** Function: \"", "<<", "MF", ".", "getName", "(", ")", "<<", "'\\n'", ")", ";", "WebAssemblyFunctionInfo", "&", "MFI", "=", "", "MF", ".", "getInfo", "<", "WebAssemblyFunctionInfo", ">", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "MachineFrameInfo", "&", "FrameInfo", "=", "", "MF", ".", "getFrameInfo", "(", ")", ";", "MFI", ".", "initWARegs", "(", ")", ";", "MachineBasicBlock", "&", "EntryMBB", "=", "MF", ".", "front", "(", ")", ";", "for", "(", "MachineInstr", "&", "MI", ":", "EntryMBB", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "WebAssembly", "::", "ARGUMENT_I32", ":", "case", "WebAssembly", "::", "ARGUMENT_I64", ":", "case", "WebAssembly", "::", "ARGUMENT_F32", ":", "case", "WebAssembly", "::", "ARGUMENT_F64", ":", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Arg VReg \"", "<<", "MI", ".", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", "<<", "\" -> WAReg \"", "<<", "MI", ".", "getOperand", "(", "1", ")", ".", "getImm", "(", ")", "<<", "\"\\n\"", ")", ";", "MFI", ".", "setWAReg", "(", "MI", ".", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ",", "MI", ".", "getOperand", "(", "1", ")", ".", "getImm", "(", ")", ")", ";", "break", ";", "default", ":", "break", ";", "}", "}", "unsigned", "NumVRegs", "=", "MF", ".", "getRegInfo", "(", ")", ".", "getNumVirtRegs", "(", ")", ";", "unsigned", "NumStackRegs", "=", "0", ";", "unsigned", "CurReg", "=", "MFI", ".", "getParams", "(", ")", ".", "size", "(", ")", ";", "for", "(", "unsigned", "VRegIdx", "=", "0", ";", "VRegIdx", "<", "NumVRegs", ";", "++", "VRegIdx", ")", "{", "unsigned", "VReg", "=", "TargetRegisterInfo", "::", "index2VirtReg", "(", "VRegIdx", ")", ";", "if", "(", "MRI", ".", "use_empty", "(", "VReg", ")", ")", "continue", ";", "if", "(", "MFI", ".", "isVRegStackified", "(", "VReg", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"VReg \"", "<<", "VReg", "<<", "\" -> WAReg \"", "<<", "(", "INT32_MIN", "\|", "NumStackRegs", ")", "<<", "\"\\n\"", ")", ";", "MFI", ".", "setWAReg", "(", "VReg", ",", "INT32_MIN", "\|", "NumStackRegs", "++", ")", ";", "continue", ";", "}", "if", "(", "MFI", ".", "getWAReg", "(", "VReg", ")", "==", "WebAssemblyFunctionInfo", "::", "UnusedReg", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"VReg \"", "<<", "VReg", "<<", "\" -> WAReg \"", "<<", "CurReg", "<<", "\"\\n\"", ")", ";", "MFI", ".", "setWAReg", "(", "VReg", ",", "CurReg", "++", ")", ";", "}", "}", "if", "(", "FrameInfo", ".", "getStackSize", "(", ")", ">", "0", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"PReg SP \"", "<<", "CurReg", "<<", "\"\\n\"", ")", ";", "MFI", ".", "addPReg", "(", "WebAssembly", "::", "SP32", ",", "CurReg", "++", ")", ";", "}", "return", "true", ";", "}", "</s>" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "WebAssembly", "WebAssembly", "\"******** Register Numbering ******\\n\"", "\"******** Function: \"", "WebAssembly", "WebAssembly", "WebAssembly::ARGUMENT_I32", "WebAssembly::ARGUMENT_I64", "WebAssembly::ARGUMENT_F32", "WebAssembly::ARGUMENT_F64", "\"Arg VReg \"", "0", "\" -> WAReg \"", "1", "\"\\n\"", "0", "1", "0", "0", "\"VReg \"", "\" -> WAReg \"", "\"\\n\"", "WebAssembly", "\"VReg \"", "\" -> WAReg \"", "\"\\n\"", "0", "\"PReg SP \"", "\"\\n\"", "WebAssembly::SP32" ]	WebAssemblyRegNumbering13	runOnMachineFunction	WebAssembly	Virtual ISA	LLVM	18,276	385	1	[]
[ "<s>", "bool", "RISCVMCAsmBackend", "::", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "Fragment", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "{", "Value", "=", "extractBitsForFixup", "(", "Fixup", ".", "getKind", "(", ")", ",", "Value", ")", ";", "return", "(", "int16_t", ")", "Value", "!=", "(", "int64_t", ")", "Value", ";", "}", "</s>" ]	[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]	[ "RISCV", "RISCV" ]	RISCVMCAsmBackend	fixupNeedsRelaxation	RISCV	CPU	LLVM	18,277	50	1	[]
[ "<s>", "static", "void", "rs6000_emit_probe_stack_range", "(", "HOST_WIDE_INT", "first", ",", "HOST_WIDE_INT", "size", ")", "{", "if", "(", "first", "+", "size", "<=", "32768", ")", "{", "HOST_WIDE_INT", "i", ";", "for", "(", "i", "=", "PROBE_INTERVAL", ";", "i", "<", "size", ";", "i", "+=", "PROBE_INTERVAL", ")", "emit_stack_probe", "(", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "(", "first", "+", "i", ")", ")", ")", ";", "emit_stack_probe", "(", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "(", "first", "+", "size", ")", ")", ")", ";", "}", "else", "{", "HOST_WIDE_INT", "rounded_size", ";", "rtx", "r12", "=", "gen_rtx_REG", "(", "Pmode", ",", "12", ")", ";", "rtx", "r0", "=", "gen_rtx_REG", "(", "Pmode", ",", "0", ")", ";", "gcc_assert", "(", "first", "<=", "32768", ")", ";", "rounded_size", "=", "size", "&", "-", "PROBE_INTERVAL", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "r12", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "first", ")", ")", ")", ";", "if", "(", "rounded_size", ">", "32768", ")", "{", "emit_move_insn", "(", "r0", ",", "GEN_INT", "(", "-", "rounded_size", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "r0", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "r12", ",", "r0", ")", ")", ")", ";", "}", "else", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "r0", ",", "plus_constant", "(", "Pmode", ",", "r12", ",", "-", "rounded_size", ")", ")", ")", ";", "if", "(", "TARGET_64BIT", ")", "emit_insn", "(", "gen_probe_stack_rangedi", "(", "r12", ",", "r12", ",", "r0", ")", ")", ";", "else", "emit_insn", "(", "gen_probe_stack_rangesi", "(", "r12", ",", "r12", ",", "r0", ")", ")", ";", "if", "(", "size", "!=", "rounded_size", ")", "emit_stack_probe", "(", "plus_constant", "(", "Pmode", ",", "r12", ",", "rounded_size", "-", "size", ")", ")", ";", "}", "}", "</s>" ]	[ "Emit", "code", "to", "probe", "a", "range", "of", "stack", "addresses", "from", "FIRST", "to", "FIRST+SIZE", ",", "inclusive", ".", "These", "are", "offsets", "from", "the", "current", "stack", "pointer", "." ]	[ "rs6000", "32768", "12", "0", "32768", "32768" ]	rs60004	rs6000_emit_probe_stack_range	rs6000	CPU	GCC	18,278	241	1	[]
[ "<s>", "unsigned", "ARMBaseInstrInfo", "::", "isLoadFromStackSlotPostFE", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "SmallVector", "<", "const", "MachineMemOperand", "*", ",", "1", ">", "Accesses", ";", "if", "(", "MI", ".", "mayLoad", "(", ")", "&&", "hasLoadFromStackSlot", "(", "MI", ",", "Accesses", ")", ")", "{", "FrameIndex", "=", "cast", "<", "FixedStackPseudoSourceValue", ">", "(", "Accesses", ".", "front", "(", ")", "->", "getPseudoValue", "(", ")", ")", "->", "getFrameIndex", "(", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "</s>" ]	[ "isLoadFromStackSlotPostFE", "-", "Check", "for", "post-frame", "ptr", "elimination", "stack", "locations", "as", "well", "." ]	[ "ARM", "ARM", "1" ]	ARMBaseInstrInfo1	isLoadFromStackSlotPostFE	ARM	CPU	LLVM	18,279	72	1	[]
[ "<s>", "void", "aarch64_simd_emit_reg_reg_move", "(", "rtx", "*", "operands", ",", "enum", "machine_mode", "mode", ",", "unsigned", "int", "count", ")", "{", "unsigned", "int", "i", ";", "int", "rdest", "=", "REGNO", "(", "operands", "[", "0", "]", ")", ";", "int", "rsrc", "=", "REGNO", "(", "operands", "[", "1", "]", ")", ";", "if", "(", "!", "reg_overlap_mentioned_p", "(", "operands", "[", "0", "]", ",", "operands", "[", "1", "]", ")", "\|\|", "rdest", "<", "rsrc", ")", "for", "(", "i", "=", "0", ";", "i", "<", "count", ";", "i", "++", ")", "emit_move_insn", "(", "gen_rtx_REG", "(", "mode", ",", "rdest", "+", "i", ")", ",", "gen_rtx_REG", "(", "mode", ",", "rsrc", "+", "i", ")", ")", ";", "else", "for", "(", "i", "=", "0", ";", "i", "<", "count", ";", "i", "++", ")", "emit_move_insn", "(", "gen_rtx_REG", "(", "mode", ",", "rdest", "+", "count", "-", "i", "-", "1", ")", ",", "gen_rtx_REG", "(", "mode", ",", "rsrc", "+", "count", "-", "i", "-", "1", ")", ")", ";", "}", "</s>" ]	[ "Emit", "a", "register", "copy", "from", "operand", "to", "operand", ",", "taking", "care", "not", "to", "early-clobber", "source", "registers", "in", "the", "process", ".", "COUNT", "is", "the", "number", "of", "components", "into", "which", "the", "copy", "needs", "to", "be", "decomposed", "." ]	[ "aarch64", "0", "1", "0", "1", "0", "0", "1", "1" ]	aarch642	aarch64_simd_emit_reg_reg_move	aarch64	CPU	GCC	18,280	140	1	[]
[ "<s>", "static", "machine_mode", "aarch64_preferred_simd_mode", "(", "machine_mode", "mode", ")", "{", "return", "aarch64_simd_container_mode", "(", "mode", ",", "128", ")", ";", "}", "</s>" ]	[ "Return", "128-bit", "container", "as", "the", "preferred", "SIMD", "mode", "for", "MODE", "." ]	[ "aarch64", "128" ]	aarch642	aarch64_preferred_simd_mode	aarch64	CPU	GCC	18,281	17	1	[]
[ "<s>", "void", "assignValueToAddress", "(", "Register", "ValVReg", ",", "Register", "Addr", ",", "uint64_t", "Size", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{", "assert", "(", "(", "Size", "==", "1", "\|\|", "Size", "==", "2", "\|\|", "Size", "==", "4", "\|\|", "Size", "==", "8", ")", "&&", "\"Unsupported size\"", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", "\|\|", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "{", "Size", "=", "4", ";", "assert", "(", "MRI", ".", "getType", "(", "ValVReg", ")", ".", "isScalar", "(", ")", "&&", "\"Only scalars supported atm\"", ")", ";", "auto", "LoadVReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "32", ")", ")", ";", "buildLoad", "(", "LoadVReg", ",", "Addr", ",", "Size", ",", "1", ",", "MPO", ")", ";", "MIRBuilder", ".", "buildTrunc", "(", "ValVReg", ",", "LoadVReg", ")", ";", "}", "else", "{", "buildLoad", "(", "ValVReg", ",", "Addr", ",", "Size", ",", "1", ",", "MPO", ")", ";", "}", "}", "</s>" ]	[ "An", "overload", "which", "takes", "an", "ArgInfo", "if", "additional", "information", "about", "the", "arg", "is", "needed", "." ]	[ "ARM", "1", "2", "4", "8", "\"Unsupported size\"", "4", "\"Only scalars supported atm\"", "32", "1", "1" ]	ARMCallLowering1	assignValueToAddress	ARM	CPU	LLVM	18,282	143	1	[]
[ "<s>", "void", "JVMAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "", "MI", ")", "{", "if", "(", "IsSkipInstruction", "(", "", "MI", ")", ")", "return", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"EmitInstruction: \"", "<<", "", "MI", "<<", "'\\n'", ")", ";", "JVMMCInstLower", "InstLower", "(", "OutContext", ",", "", "this", ")", ";", "MCInst", "TmpInst", ";", "InstLower", ".", "Lower", "(", "MI", ",", "TmpInst", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "TmpInst", ")", ";", "}", "</s>" ]	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "JVM", "JVM", "\"EmitInstruction: \"", "JVM" ]	JVMAsmPrinter	EmitInstruction	JVM	Virtual ISA	LLVM	18,283	65	1	[]
[ "<s>", "static", "tree", "ix86_handle_struct_attribute", "(", "tree", "", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "", "no_add_attrs", ")", "{", "tree", "", "type", "=", "NULL", ";", "if", "(", "DECL_P", "(", "", "node", ")", ")", "{", "if", "(", "TREE_CODE", "(", "", "node", ")", "==", "TYPE_DECL", ")", "type", "=", "&", "TREE_TYPE", "(", "", "node", ")", ";", "}", "else", "type", "=", "node", ";", "if", "(", "!", "(", "type", "&&", "(", "TREE_CODE", "(", "", "type", ")", "==", "RECORD_TYPE", "\|\|", "TREE_CODE", "(", "", "type", ")", "==", "UNION_TYPE", ")", ")", ")", "{", "warning", "(", "OPT_Wattributes", ",", "\"%qs attribute ignored\"", ",", "IDENTIFIER_POINTER", "(", "name", ")", ")", ";", "", "no_add_attrs", "=", "true", ";", "}", "else", "if", "(", "(", "is_attribute_p", "(", "\"ms_struct\"", ",", "name", ")", "&&", "lookup_attribute", "(", "\"gcc_struct\"", ",", "TYPE_ATTRIBUTES", "(", "", "type", ")", ")", ")", "\|\|", "(", "(", "is_attribute_p", "(", "\"gcc_struct\"", ",", "name", ")", "&&", "lookup_attribute", "(", "\"ms_struct\"", ",", "TYPE_ATTRIBUTES", "(", "", "type", ")", ")", ")", ")", ")", "{", "warning", "(", "OPT_Wattributes", ",", "\"%qs incompatible attribute ignored\"", ",", "IDENTIFIER_POINTER", "(", "name", ")", ")", ";", "", "no_add_attrs", "=", "true", ";", "}", "return", "NULL_TREE", ";", "}", "</s>" ]	[ "Handle", "a", "``", "ms_struct", "''", "or", "``", "gcc_struct", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]	[ "i386", "\"%qs attribute ignored\"", "\"ms_struct\"", "\"gcc_struct\"", "\"gcc_struct\"", "\"ms_struct\"", "\"%qs incompatible attribute ignored\"" ]	i3863	ix86_handle_struct_attribute	i386	CPU	GCC	18,284	176	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "verifyInstruction", "(", "const", "MachineInstr", "&", "MI", ",", "StringRef", "&", "ErrInfo", ")", "const", "{", "if", "(", "convertAddSubFlagsOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "{", "ErrInfo", "=", "\"Pseudo flag setting opcodes only exist in Selection DAG\"", ";", "return", "false", ";", "}", "return", "true", ";", "}", "</s>" ]	[ "Perform", "target-specific", "instruction", "verification", "." ]	[ "ARM", "ARM", "\"Pseudo flag setting opcodes only exist in Selection DAG\"" ]	ARMBaseInstrInfo (2)2	verifyInstruction	ARM	CPU	LLVM	18,285	40	1	[]
[ "<s>", "static", "void", "fusion_split_address", "(", "rtx", "addr", ",", "rtx", "", "p_hi", ",", "rtx", "", "p_lo", ")", "{", "rtx", "hi", ",", "lo", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "UNSPEC", "&&", "XINT", "(", "addr", ",", "1", ")", "==", "UNSPEC_FUSION_ADDIS", ")", "{", "lo", "=", "XVECEXP", "(", "addr", ",", "0", ",", "0", ")", ";", "hi", "=", "gen_rtx_HIGH", "(", "Pmode", ",", "lo", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", "\|\|", "GET_CODE", "(", "addr", ")", "==", "LO_SUM", ")", "{", "hi", "=", "XEXP", "(", "addr", ",", "0", ")", ";", "lo", "=", "XEXP", "(", "addr", ",", "1", ")", ";", "}", "else", "gcc_unreachable", "(", ")", ";", "", "p_hi", "=", "hi", ";", "", "p_lo", "=", "lo", ";", "}", "</s>" ]	[ "Given", "an", "address", ",", "convert", "it", "into", "the", "addis", "and", "load", "offset", "parts", ".", "Addresses", "created", "during", "the", "peephole2", "process", "look", "like", ":", "(", "lo_sum", "(", "high", "(", "unspec", "[", "(", "sym", ")", "]", "UNSPEC_TOCREL", ")", ")", "(", "unspec", "[", "(", "...", ")", "]", "UNSPEC_TOCREL", ")", ")" ]	[ "rs6000", "1", "0", "0", "0", "1" ]	rs60005	fusion_split_address	rs6000	CPU	GCC	18,286	114	1	[]
[ "<s>", "bool", "PPCPassConfig", "::", "addPreSched2", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "&", "IfConverterID", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]	[ "PowerPC", "PPC" ]	PPCTargetMachine (2)	addPreSched2	PowerPC	CPU	LLVM	18,287	27	1	[]
[ "<s>", "bool", "doInitialization", "(", "Module", "&", ")", "override", "{", "auto", "*", "TPC", "=", "getAnalysisIfAvailable", "<", "TargetPassConfig", ">", "(", ")", ";", "if", "(", "!", "TPC", ")", "report_fatal_error", "(", "\"TargetMachine is required\"", ")", ";", "TM", "=", "&", "TPC", "->", "getTM", "<", "TargetMachine", ">", "(", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]	[ "AMDGPU", "\"TargetMachine is required\"" ]	AMDGPUAttributor	doInitialization	AMDGPU	GPU	LLVM	18,288	45	1	[]
[ "<s>", "BitVector", "HexagonRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "HEXAGON_RESERVED_REG_1", ")", ";", "Reserved", ".", "set", "(", "HEXAGON_RESERVED_REG_2", ")", ";", "Reserved", ".", "set", "(", "Hexagon", "::", "R29", ")", ";", "Reserved", ".", "set", "(", "Hexagon", "::", "R30", ")", ";", "Reserved", ".", "set", "(", "Hexagon", "::", "R31", ")", ";", "Reserved", ".", "set", "(", "Hexagon", "::", "D14", ")", ";", "Reserved", ".", "set", "(", "Hexagon", "::", "D15", ")", ";", "Reserved", ".", "set", "(", "Hexagon", "::", "LC0", ")", ";", "Reserved", ".", "set", "(", "Hexagon", "::", "LC1", ")", ";", "Reserved", ".", "set", "(", "Hexagon", "::", "SA0", ")", ";", "Reserved", ".", "set", "(", "Hexagon", "::", "SA1", ")", ";", "return", "Reserved", ";", "}", "</s>" ]	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "at", "all", "times", ",", "e.g", "." ]	[ "Hexagon", "Hexagon", "Hexagon::R29", "Hexagon::R30", "Hexagon::R31", "Hexagon::D14", "Hexagon::D15", "Hexagon::LC0", "Hexagon::LC1", "Hexagon::SA0", "Hexagon::SA1" ]	HexagonRegisterInfo1	getReservedRegs	Hexagon	DSP	LLVM	18,289	119	1	[]
[ "<s>", "MCDisassembler", "::", "DecodeStatus", "XCoreDisassembler", "::", "getInstruction", "(", "MCInst", "&", "instr", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "vStream", ",", "raw_ostream", "&", "cStream", ")", "const", "{", "uint16_t", "insn16", ";", "if", "(", "!", "readInstruction16", "(", "Bytes", ",", "Address", ",", "Size", ",", "insn16", ")", ")", "{", "return", "Fail", ";", "}", "DecodeStatus", "Result", "=", "decodeInstruction", "(", "DecoderTable16", ",", "instr", ",", "insn16", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "Fail", ")", "{", "Size", "=", "2", ";", "return", "Result", ";", "}", "uint32_t", "insn32", ";", "if", "(", "!", "readInstruction32", "(", "Bytes", ",", "Address", ",", "Size", ",", "insn32", ")", ")", "{", "return", "Fail", ";", "}", "Result", "=", "decodeInstruction", "(", "DecoderTable32", ",", "instr", ",", "insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "Fail", ")", "{", "Size", "=", "4", ";", "return", "Result", ";", "}", "return", "Fail", ";", "}", "</s>" ]	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "XCore", "XCore", "2", "4" ]	XCoreDisassembler1	getInstruction	XCore	MPU	LLVM	18,290	147	1	[]
[ "<s>", "bool", "SPIRVModuleAnalysis", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "SPIRVTargetMachine", "&", "TM", "=", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ".", "getTM", "<", "SPIRVTargetMachine", ">", "(", ")", ";", "ST", "=", "TM", ".", "getSubtargetImpl", "(", ")", ";", "GR", "=", "ST", "->", "getSPIRVGlobalRegistry", "(", ")", ";", "TII", "=", "ST", "->", "getInstrInfo", "(", ")", ";", "MMI", "=", "&", "getAnalysis", "<", "MachineModuleInfoWrapperPass", ">", "(", ")", ".", "getMMI", "(", ")", ";", "setBaseInfo", "(", "M", ")", ";", "numberRegistersGlobally", "(", "M", ")", ";", "processOtherInstrs", "(", "M", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "SPIRV", "SPIRV", "SPIRV", "SPIRV", "SPIRV" ]	SPIRVModuleAnalysis	runOnModule	SPIRV	Virtual ISA	LLVM	18,291	85	1	[]
[ "<s>", "bool", "PPCTargetLowering", "::", "getPreIndexedAddressParts", "(", "SDNode", "", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "DisablePPCPreinc", ")", "return", "false", ";", "bool", "isLoad", "=", "true", ";", "SDValue", "Ptr", ";", "EVT", "VT", ";", "unsigned", "Alignment", ";", "if", "(", "LoadSDNode", "", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ")", "{", "Ptr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "Alignment", "=", "LD", "->", "getAlignment", "(", ")", ";", "}", "else", "if", "(", "StoreSDNode", "", "ST", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "N", ")", ")", "{", "Ptr", "=", "ST", "->", "getBasePtr", "(", ")", ";", "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "Alignment", "=", "ST", "->", "getAlignment", "(", ")", ";", "isLoad", "=", "false", ";", "}", "else", "return", "false", ";", "if", "(", "isLoad", "&&", "usePartialVectorLoads", "(", "N", ",", "Subtarget", ")", ")", "{", "return", "false", ";", "}", "if", "(", "VT", ".", "isVector", "(", ")", ")", "{", "if", "(", "!", "Subtarget", ".", "hasQPX", "(", ")", "\|\|", "(", "VT", "!=", "MVT", "::", "v4f64", "&&", "VT", "!=", "MVT", "::", "v4f32", ")", ")", "{", "return", "false", ";", "}", "else", "if", "(", "SelectAddressRegRegOnly", "(", "Ptr", ",", "Offset", ",", "Base", ",", "DAG", ")", ")", "{", "AM", "=", "ISD", "::", "PRE_INC", ";", "return", "true", ";", "}", "}", "if", "(", "SelectAddressRegReg", "(", "Ptr", ",", "Base", ",", "Offset", ",", "DAG", ")", ")", "{", "bool", "Swap", "=", "false", ";", "if", "(", "isa", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "\|\|", "isa", "<", "RegisterSDNode", ">", "(", "Base", ")", ")", "Swap", "=", "true", ";", "else", "if", "(", "!", "isLoad", ")", "{", "SDValue", "Val", "=", "cast", "<", "StoreSDNode", ">", "(", "N", ")", "->", "getValue", "(", ")", ";", "if", "(", "Val", "==", "Base", "\|\|", "Base", ".", "getNode", "(", ")", "->", "isPredecessorOf", "(", "Val", ".", "getNode", "(", ")", ")", ")", "Swap", "=", "true", ";", "}", "if", "(", "Swap", ")", "std", "::", "swap", "(", "Base", ",", "Offset", ")", ";", "AM", "=", "ISD", "::", "PRE_INC", ";", "return", "true", ";", "}", "if", "(", "VT", "!=", "MVT", "::", "i64", ")", "{", "if", "(", "!", "SelectAddressRegImm", "(", "Ptr", ",", "Offset", ",", "Base", ",", "DAG", ",", "0", ")", ")", "return", "false", ";", "}", "else", "{", "if", "(", "Alignment", "<", "4", ")", "return", "false", ";", "if", "(", "!", "SelectAddressRegImm", "(", "Ptr", ",", "Offset", ",", "Base", ",", "DAG", ",", "4", ")", ")", "return", "false", ";", "}", "if", "(", "LoadSDNode", "", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ")", "{", "if", "(", "LD", "->", "getValueType", "(", "0", ")", "==", "MVT", "::", "i64", "&&", "LD", "->", "getMemoryVT", "(", ")", "==", "MVT", "::", "i32", "&&", "LD", "->", "getExtensionType", "(", ")", "==", "ISD", "::", "SEXTLOAD", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Offset", ")", ")", "return", "false", ";", "}", "AM", "=", "ISD", "::", "PRE_INC", ";", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "the", "node", "'s", "address", "can", "be", "legally", "represented", "as", "pre-indexed", "load", "/", "store", "address", "." ]	[ "PowerPC", "PPC", "ISD::MemIndexedMode", "PPC", "MVT::v4f64", "MVT::v4f32", "ISD::PRE_INC", "ISD::PRE_INC", "MVT::i64", "0", "4", "4", "0", "MVT::i64", "MVT::i32", "ISD::SEXTLOAD", "ISD::PRE_INC" ]	PPCISelLowering101	getPreIndexedAddressParts	PowerPC	CPU	LLVM	18,292	460	1	[]
[ "<s>", "static", "void", "process_cfa_adjust_cfa", "(", "FILE", "*", "out_file", ",", "rtx", "pat", ",", "rtx", "insn", ",", "bool", "unwind", ",", "bool", "frame", ")", "{", "rtx", "dest", "=", "SET_DEST", "(", "pat", ")", ";", "rtx", "src", "=", "SET_SRC", "(", "pat", ")", ";", "if", "(", "dest", "==", "stack_pointer_rtx", ")", "{", "if", "(", "GET_CODE", "(", "src", ")", "==", "PLUS", ")", "{", "rtx", "op0", "=", "XEXP", "(", "src", ",", "0", ")", ";", "rtx", "op1", "=", "XEXP", "(", "src", ",", "1", ")", ";", "gcc_assert", "(", "op0", "==", "dest", "&&", "GET_CODE", "(", "op1", ")", "==", "CONST_INT", ")", ";", "if", "(", "INTVAL", "(", "op1", ")", "<", "0", ")", "{", "gcc_assert", "(", "!", "frame_pointer_needed", ")", ";", "if", "(", "unwind", ")", "fprintf", "(", "out_file", ",", "\"\\t.fframe \"", "HOST_WIDE_INT_PRINT_DEC", "\"\\n\"", ",", "-", "INTVAL", "(", "op1", ")", ")", ";", "}", "else", "process_epilogue", "(", "out_file", ",", "insn", ",", "unwind", ",", "frame", ")", ";", "}", "else", "{", "gcc_assert", "(", "src", "==", "hard_frame_pointer_rtx", ")", ";", "process_epilogue", "(", "out_file", ",", "insn", ",", "unwind", ",", "frame", ")", ";", "}", "}", "else", "if", "(", "dest", "==", "hard_frame_pointer_rtx", ")", "{", "gcc_assert", "(", "src", "==", "stack_pointer_rtx", ")", ";", "gcc_assert", "(", "frame_pointer_needed", ")", ";", "if", "(", "unwind", ")", "fprintf", "(", "out_file", ",", "\"\\t.vframe r%d\\n\"", ",", "ia64_dbx_register_number", "(", "REGNO", "(", "dest", ")", ")", ")", ";", "}", "else", "gcc_unreachable", "(", ")", ";", "}", "</s>" ]	[ "This", "function", "processes", "a", "SET", "pattern", "for", "REG_CFA_ADJUST_CFA", "." ]	[ "ia64", "0", "1", "0", "\"\\t.fframe \"", "\"\\n\"", "\"\\t.vframe r%d\\n\"" ]	ia64	process_cfa_adjust_cfa	ia64	CPU	GCC	18,293	205	1	[]
[ "<s>", "void", "MSP430FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "assert", "(", "&", "MF", ".", "front", "(", ")", "==", "&", "MBB", "&&", "\"Shrink-wrapping not yet supported\"", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MSP430MachineFunctionInfo", "", "MSP430FI", "=", "MF", ".", "getInfo", "<", "MSP430MachineFunctionInfo", ">", "(", ")", ";", "const", "MSP430InstrInfo", "&", "TII", "=", "", "static_cast", "<", "const", "MSP430InstrInfo", "", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "DebugLoc", "DL", "=", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "uint64_t", "StackSize", "=", "MFI", ".", "getStackSize", "(", ")", ";", "uint64_t", "NumBytes", "=", "0", ";", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "uint64_t", "FrameSize", "=", "StackSize", "-", "2", ";", "NumBytes", "=", "FrameSize", "-", "MSP430FI", "->", "getCalleeSavedFrameSize", "(", ")", ";", "MFI", ".", "setOffsetAdjustment", "(", "-", "NumBytes", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "MSP430", "::", "PUSH16r", ")", ")", ".", "addReg", "(", "MSP430", "::", "R4", ",", "RegState", "::", "Kill", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "MSP430", "::", "MOV16rr", ")", ",", "MSP430", "::", "R4", ")", ".", "addReg", "(", "MSP430", "::", "SP", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBBJ", ":", "llvm", "::", "drop_begin", "(", "MF", ")", ")", "MBBJ", ".", "addLiveIn", "(", "MSP430", "::", "R4", ")", ";", "}", "else", "NumBytes", "=", "StackSize", "-", "MSP430FI", "->", "getCalleeSavedFrameSize", "(", ")", ";", "while", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "MSP430", "::", "PUSH16r", ")", ")", "++", "MBBI", ";", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "NumBytes", ")", "{", "if", "(", "NumBytes", ")", "{", "MachineInstr", "", "MI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "MSP430", "::", "SUB16ri", ")", ",", "MSP430", "::", "SP", ")", ".", "addReg", "(", "MSP430", "::", "SP", ")", ".", "addImm", "(", "NumBytes", ")", ";", "MI", "->", "getOperand", "(", "3", ")", ".", "setIsDead", "(", ")", ";", "}", "}", "}", "</s>" ]	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "MSP430", "MSP430", "\"Shrink-wrapping not yet supported\"", "MSP430", "MSP430", "MSP430", "MSP430", "MSP430", "0", "2", "MSP430", "MSP430::PUSH16r", "MSP430::R4", "MSP430::MOV16rr", "MSP430::R4", "MSP430::SP", "MSP430::R4", "MSP430", "MSP430::PUSH16r", "MSP430::SUB16ri", "MSP430::SP", "MSP430::SP", "3" ]	MSP430FrameLowering (2)	emitPrologue	MSP430	MPU	LLVM	18,294	353	1	[]
[ "<s>", "static", "bool", "originalTypeIsF128", "(", "const", "Type", "", "Ty", ",", "const", "SDNode", "", "CallNode", ")", "{", "if", "(", "Ty", "->", "isFP128Ty", "(", ")", ")", "return", "true", ";", "const", "ExternalSymbolSDNode", "*", "ES", "=", "dyn_cast_or_null", "<", "const", "ExternalSymbolSDNode", ">", "(", "CallNode", ")", ";", "return", "(", "ES", "&&", "Ty", "->", "isIntegerTy", "(", "128", ")", "&&", "isF128SoftLibCall", "(", "ES", "->", "getSymbol", "(", ")", ")", ")", ";", "}", "</s>" ]	[ "This", "function", "returns", "true", "if", "Ty", "is", "fp128", ",", "{", "f128", "}", "or", "i128", "which", "was", "originally", "a", "fp128", "." ]	[ "Mips", "128" ]	MipsISelLowering (2)	originalTypeIsF128	Mips	CPU	LLVM	18,295	62	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "", ">", "ARM64TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0", "]", ")", "{", "case", "'r'", ":", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "64", ")", "return", "std", "::", "make_pair", "(", "0U", ",", "&", "ARM64", "::", "GPR64commonRegClass", ")", ";", "return", "std", "::", "make_pair", "(", "0U", ",", "&", "ARM64", "::", "GPR32commonRegClass", ")", ";", "case", "'w'", ":", "if", "(", "VT", "==", "MVT", "::", "f32", ")", "return", "std", "::", "make_pair", "(", "0U", ",", "&", "ARM64", "::", "FPR32RegClass", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "64", ")", "return", "std", "::", "make_pair", "(", "0U", ",", "&", "ARM64", "::", "FPR64RegClass", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "128", ")", "return", "std", "::", "make_pair", "(", "0U", ",", "&", "ARM64", "::", "FPR128RegClass", ")", ";", "break", ";", "case", "'x'", ":", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "128", ")", "return", "std", "::", "make_pair", "(", "0U", ",", "&", "ARM64", "::", "FPR128_loRegClass", ")", ";", "break", ";", "}", "}", "if", "(", "StringRef", "(", "\"{cc}\"", ")", ".", "equals_lower", "(", "Constraint", ")", ")", "return", "std", "::", "make_pair", "(", "unsigned", "(", "ARM64", "::", "CPSR", ")", ",", "&", "ARM64", "::", "CCRRegClass", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "", ">", "Res", ";", "Res", "=", "TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "Constraint", ",", "VT", ")", ";", "if", "(", "!", "Res", ".", "second", ")", "{", "unsigned", "Size", "=", "Constraint", ".", "size", "(", ")", ";", "if", "(", "(", "Size", "==", "4", "\|\|", "Size", "==", "5", ")", "&&", "Constraint", "[", "0", "]", "==", "'{'", "&&", "tolower", "(", "Constraint", "[", "1", "]", ")", "==", "'v'", "&&", "Constraint", "[", "Size", "-", "1", "]", "==", "'}'", ")", "{", "const", "std", "::", "string", "Reg", "=", "std", "::", "string", "(", "&", "Constraint", "[", "2", "]", ",", "&", "Constraint", "[", "Size", "-", "1", "]", ")", ";", "int", "RegNo", "=", "atoi", "(", "Reg", ".", "c_str", "(", ")", ")", ";", "if", "(", "RegNo", ">=", "0", "&&", "RegNo", "<=", "31", ")", "{", "Res", ".", "first", "=", "ARM64", "::", "FPR128RegClass", ".", "getRegister", "(", "RegNo", ")", ";", "Res", ".", "second", "=", "&", "ARM64", "::", "FPR128RegClass", ";", "}", "}", "}", "return", "Res", ";", "}", "</s>" ]	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "ARM64", "ARM64", "1", "0", "64", "0U", "ARM64::GPR64commonRegClass", "0U", "ARM64::GPR32commonRegClass", "MVT::f32", "0U", "ARM64::FPR32RegClass", "64", "0U", "ARM64::FPR64RegClass", "128", "0U", "ARM64::FPR128RegClass", "128", "0U", "ARM64::FPR128_loRegClass", "\"{cc}\"", "ARM64::CPSR", "ARM64::CCRRegClass", "4", "5", "0", "1", "1", "2", "1", "0", "31", "ARM64::FPR128RegClass", "ARM64::FPR128RegClass" ]	ARM64ISelLowering	getRegForInlineAsmConstraint	ARM64	CPU	LLVM	18,296	372	1	[]
[ "<s>", "std", "::", "pair", "<", "uint16_t", ",", "uint16_t", ">", "ARMBaseInstrInfo", "::", "getExecutionDomain", "(", "const", "MachineInstr", "", "MI", ")", "const", "{", "if", "(", "Subtarget", ".", "hasNEON", "(", ")", ")", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "ARM", "::", "VMOVD", "&&", "!", "isPredicated", "(", "", "MI", ")", ")", "return", "std", "::", "make_pair", "(", "ExeVFP", ",", "(", "1", "<<", "ExeVFP", ")", "\|", "(", "1", "<<", "ExeNEON", ")", ")", ";", "if", "(", "Subtarget", ".", "isCortexA9", "(", ")", "&&", "!", "isPredicated", "(", "*", "MI", ")", "&&", "(", "MI", "->", "getOpcode", "(", ")", "==", "ARM", "::", "VMOVRS", "\|\|", "MI", "->", "getOpcode", "(", ")", "==", "ARM", "::", "VMOVSR", "\|\|", "MI", "->", "getOpcode", "(", ")", "==", "ARM", "::", "VMOVS", ")", ")", "return", "std", "::", "make_pair", "(", "ExeVFP", ",", "(", "1", "<<", "ExeVFP", ")", "\|", "(", "1", "<<", "ExeNEON", ")", ")", ";", "}", "unsigned", "Domain", "=", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "ARMII", "::", "DomainMask", ";", "if", "(", "Domain", "&", "ARMII", "::", "DomainNEON", ")", "return", "std", "::", "make_pair", "(", "ExeNEON", ",", "0", ")", ";", "if", "(", "(", "Domain", "&", "ARMII", "::", "DomainNEONA8", ")", "&&", "Subtarget", ".", "isCortexA8", "(", ")", ")", "return", "std", "::", "make_pair", "(", "ExeNEON", ",", "0", ")", ";", "if", "(", "Domain", "&", "ARMII", "::", "DomainVFP", ")", "return", "std", "::", "make_pair", "(", "ExeVFP", ",", "0", ")", ";", "return", "std", "::", "make_pair", "(", "ExeGeneric", ",", "0", ")", ";", "}", "</s>" ]	[ "Return", "the", "current", "execution", "domain", "and", "bit", "mask", "of", "possible", "domains", "for", "instruction", "." ]	[ "ARM", "ARM", "ARM::VMOVD", "1", "1", "ARM::VMOVRS", "ARM::VMOVSR", "ARM::VMOVS", "1", "1", "ARMII::DomainMask", "ARMII::DomainNEON", "0", "ARMII::DomainNEONA8", "0", "ARMII::DomainVFP", "0", "0" ]	ARMBaseInstrInfo120	getExecutionDomain	ARM	CPU	LLVM	18,297	223	1	[]
[ "<s>", "int", "HexagonMCInst", "::", "getMaxValue", "(", "void", ")", "const", "{", "const", "uint64_t", "F", "=", "MCID", ".", "TSFlags", ";", "unsigned", "isSigned", "=", "(", "F", ">>", "HexagonII", "::", "ExtentSignedPos", ")", "&", "HexagonII", "::", "ExtentSignedMask", ";", "unsigned", "bits", "=", "(", "F", ">>", "HexagonII", "::", "ExtentBitsPos", ")", "&", "HexagonII", "::", "ExtentBitsMask", ";", "if", "(", "isSigned", ")", "return", "~", "(", "-", "1U", "<<", "(", "bits", "-", "1", ")", ")", ";", "else", "return", "~", "(", "-", "1U", "<<", "bits", ")", ";", "}", "</s>" ]	[ "Return", "the", "maximal", "unsigned", "value", "possible", "given", "these", "KnownBits", "." ]	[ "Hexagon", "Hexagon", "HexagonII::ExtentSignedPos", "HexagonII::ExtentSignedMask", "HexagonII::ExtentBitsPos", "HexagonII::ExtentBitsMask", "1U", "1", "1U" ]	HexagonMCInst4	getMaxValue	Hexagon	DSP	LLVM	18,298	75	1	[]
[ "<s>", "void", "split_di", "(", "rtx", "operands", "[", "]", ",", "int", "num", ",", "rtx", "lo_half", "[", "]", ",", "rtx", "hi_half", "[", "]", ")", "{", "while", "(", "num", "--", ")", "{", "rtx", "op", "=", "operands", "[", "num", "]", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "MEM", ")", "{", "lo_half", "[", "num", "]", "=", "adjust_address", "(", "op", ",", "SImode", ",", "0", ")", ";", "hi_half", "[", "num", "]", "=", "adjust_address", "(", "op", ",", "SImode", ",", "4", ")", ";", "}", "else", "{", "lo_half", "[", "num", "]", "=", "simplify_gen_subreg", "(", "SImode", ",", "op", ",", "GET_MODE", "(", "op", ")", "==", "VOIDmode", "?", "DImode", ":", "GET_MODE", "(", "op", ")", ",", "0", ")", ";", "hi_half", "[", "num", "]", "=", "simplify_gen_subreg", "(", "SImode", ",", "op", ",", "GET_MODE", "(", "op", ")", "==", "VOIDmode", "?", "DImode", ":", "GET_MODE", "(", "op", ")", ",", "4", ")", ";", "}", "}", "}", "</s>" ]	[ "Split", "one", "or", "more", "DImode", "RTL", "references", "into", "pairs", "of", "SImode", "references", ".", "The", "RTL", "can", "be", "REG", ",", "offsettable", "MEM", ",", "integer", "constant", ",", "or", "CONST_DOUBLE", ".", "``", "operands", "''", "is", "a", "pointer", "to", "an", "array", "of", "DImode", "RTL", "to", "split", "and", "``", "num", "''", "is", "its", "length", ".", "lo_half", "and", "hi_half", "are", "output", "arrays", "that", "parallel", "``", "operands", "''", "." ]	[ "bfin", "0", "4", "0", "4" ]	bfin	split_di	bfin	DSP	GCC	18,299	136	1	[]

[ "<s>", "MachineInstr", "*", "foldMemoryOperandImpl", "(", "MachineFunction", "&", "MF", ",", "MachineInstr", "*", "MI", ",", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "Ops", ",", "MachineInstr", "*", "LoadMI", ")", "const", "override", "{", "return", "nullptr", ";", "}", "</s>" ]

[ "foldMemoryOperand", "-", "Same", "as", "the", "previous", "version", "except", "it", "allows", "folding", "of", "any", "load", "and", "store", "from", "/", "to", "any", "address", ",", "not", "just", "from", "a", "specific", "stack", "slot", "." ]

[ "Hexagon" ]

HexagonInstrInfo

foldMemoryOperandImpl

Hexagon

DSP

LLVM

18,200

31

1

[]

[ "<s>", "bool", "PPCTTIImpl", "::", "enableAggressiveInterleaving", "(", "bool", "LoopHasReductions", ")", "{", "if", "(", "ST", "->", "getMcpu", "(", ")", "==", "PPC", "::", "MCPU_A2", ")", "return", "true", ";", "return", "LoopHasReductions", ";", "}", "</s>" ]

[ "Do", "n't", "restrict", "interleaved", "unrolling", "to", "small", "loops", "." ]

[ "PowerPC", "PPC", "PPC::MCPU_A2" ]

PPCTargetTransformInfo15

enableAggressiveInterleaving

PowerPC

CPU

LLVM

18,201

28

1

[]

[ "<s>", "void", "LanaiTargetLowering", "::", "computeKnownBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "KnownBits", "&", "Known", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "unsigned", "BitWidth", "=", "Known", ".", "getBitWidth", "(", ")", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "LanaiISD", "::", "SETCC", ":", "Known", "=", "KnownBits", "(", "BitWidth", ")", ";", "Known", ".", "Zero", ".", "setBits", "(", "1", ",", "BitWidth", ")", ";", "break", ";", "case", "LanaiISD", "::", "SELECT_CC", ":", "KnownBits", "Known2", ";", "Known", "=", "DAG", ".", "computeKnownBits", "(", "Op", "->", "getOperand", "(", "0", ")", ",", "Depth", "+", "1", ")", ";", "Known2", "=", "DAG", ".", "computeKnownBits", "(", "Op", "->", "getOperand", "(", "1", ")", ",", "Depth", "+", "1", ")", ";", "Known", "=", "KnownBits", "::", "commonBits", "(", "Known", ",", "Known2", ")", ";", "break", ";", "}", "}", "</s>" ]

[ "Determine", "which", "of", "the", "bits", "specified", "in", "Mask", "are", "known", "to", "be", "either", "zero", "or", "one", "and", "return", "them", "in", "the", "KnownZero/KnownOne", "bitsets", "." ]

[ "Lanai", "Lanai", "LanaiISD::SETCC", "1", "LanaiISD::SELECT_CC", "0", "1", "1", "1" ]

LanaiISelLowering

computeKnownBitsForTargetNode

Lanai

CPU

LLVM

18,202

134

1

[]

[ "<s>", "static", "bool", "pdp11_rtx_costs", "(", "rtx", "x", ",", "int", "code", ",", "int", "outer_code", "ATTRIBUTE_UNUSED", ",", "int", "opno", "ATTRIBUTE_UNUSED", ",", "int", "*", "total", ",", "bool", "speed", "ATTRIBUTE_UNUSED", ")", "{", "switch", "(", "code", ")", "{", "case", "CONST_INT", ":", "if", "(", "INTVAL", "(", "x", ")", "==", "0", "||", "INTVAL", "(", "x", ")", "==", "-", "1", "||", "INTVAL", "(", "x", ")", "==", "1", ")", "{", "*", "total", "=", "0", ";", "return", "true", ";", "}", "case", "CONST", ":", "case", "LABEL_REF", ":", "case", "SYMBOL_REF", ":", "*", "total", "=", "2", ";", "return", "true", ";", "case", "CONST_DOUBLE", ":", "*", "total", "=", "4", ";", "return", "true", ";", "case", "MULT", ":", "if", "(", "optimize_size", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "2", ")", ";", "else", "*", "total", "=", "COSTS_N_INSNS", "(", "11", ")", ";", "return", "false", ";", "case", "DIV", ":", "if", "(", "optimize_size", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "2", ")", ";", "else", "*", "total", "=", "COSTS_N_INSNS", "(", "25", ")", ";", "return", "false", ";", "case", "MOD", ":", "if", "(", "optimize_size", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "2", ")", ";", "else", "*", "total", "=", "COSTS_N_INSNS", "(", "26", ")", ";", "return", "false", ";", "case", "ABS", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "3", ")", ";", "return", "false", ";", "case", "ZERO_EXTEND", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "1", ")", ";", "return", "false", ";", "case", "SIGN_EXTEND", ":", "if", "(", "GET_MODE", "(", "x", ")", "==", "HImode", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "1", ")", ";", "else", "if", "(", "GET_MODE", "(", "x", ")", "==", "SImode", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "6", ")", ";", "else", "*", "total", "=", "COSTS_N_INSNS", "(", "2", ")", ";", "return", "false", ";", "case", "ASHIFT", ":", "case", "LSHIFTRT", ":", "case", "ASHIFTRT", ":", "if", "(", "optimize_size", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "1", ")", ";", "else", "if", "(", "GET_MODE", "(", "x", ")", "==", "QImode", ")", "{", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "1", ")", ")", "!=", "CONST_INT", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "8", ")", ";", "else", "*", "total", "=", "COSTS_N_INSNS", "(", "INTVAL", "(", "XEXP", "(", "x", ",", "1", ")", ")", ")", ";", "}", "else", "if", "(", "GET_MODE", "(", "x", ")", "==", "HImode", ")", "{", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "1", ")", ")", "==", "CONST_INT", ")", "{", "if", "(", "abs", "(", "INTVAL", "(", "XEXP", "(", "x", ",", "1", ")", ")", ")", "==", "1", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "1", ")", ";", "else", "*", "total", "=", "COSTS_N_INSNS", "(", "2.5", "+", "0.5", "*", "INTVAL", "(", "XEXP", "(", "x", ",", "1", ")", ")", ")", ";", "}", "else", "*", "total", "=", "COSTS_N_INSNS", "(", "10", ")", ";", "}", "else", "if", "(", "GET_MODE", "(", "x", ")", "==", "SImode", ")", "{", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "1", ")", ")", "==", "CONST_INT", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "2.5", "+", "0.5", "*", "INTVAL", "(", "XEXP", "(", "x", ",", "1", ")", ")", ")", ";", "else", "*", "total", "=", "COSTS_N_INSNS", "(", "18", ")", ";", "}", "return", "false", ";", "default", ":", "return", "false", ";", "}", "}", "</s>" ]

[ "This", "tries", "to", "approximate", "what", "pdp11_insn_cost", "would", "do", ",", "but", "without", "visibility", "into", "the", "actual", "instruction", "being", "generated", "it", "'s", "inevitably", "a", "rough", "approximation", "." ]

[ "pdp11", "0", "1", "1", "0", "2", "4", "2", "11", "2", "25", "2", "26", "3", "1", "1", "6", "2", "1", "1", "8", "1", "1", "1", "1", "1", "2.5", "0.5", "1", "10", "1", "2.5", "0.5", "1", "18" ]

pdp114

pdp11_rtx_costs

pdp11

MPU

GCC

18,203

476

1

[]

[ "<s>", "const", "uint32_t", "*", "CSKYRegisterInfo", "::", "getNoPreservedMask", "(", ")", "const", "{", "return", "CSR_NoRegs_RegMask", ";", "}", "</s>" ]

[ "Return", "a", "register", "mask", "that", "clobbers", "everything", "." ]

[ "CSKY", "CSKY" ]

CSKYRegisterInfo

getNoPreservedMask

CSKY

CPU

LLVM

18,204

14

1

[]

[ "<s>", "void", "ARMBaseInstrInfo", "::", "reMaterialize", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "const", "MachineInstr", "*", "Orig", ",", "const", "TargetRegisterInfo", "&", "TRI", ")", "const", "{", "unsigned", "Opcode", "=", "Orig", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "{", "MachineInstr", "*", "MI", "=", "MBB", ".", "getParent", "(", ")", "->", "CloneMachineInstr", "(", "Orig", ")", ";", "MI", "->", "substituteRegister", "(", "Orig", "->", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ",", "DestReg", ",", "SubIdx", ",", "TRI", ")", ";", "MBB", ".", "insert", "(", "I", ",", "MI", ")", ";", "break", ";", "}", "case", "ARM", "::", "tLDRpci_pic", ":", "case", "ARM", "::", "t2LDRpci_pic", ":", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "unsigned", "CPI", "=", "Orig", "->", "getOperand", "(", "1", ")", ".", "getIndex", "(", ")", ";", "unsigned", "PCLabelId", "=", "duplicateCPV", "(", "MF", ",", "CPI", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "Orig", "->", "getDebugLoc", "(", ")", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addImm", "(", "PCLabelId", ")", ";", "(", "*", "MIB", ")", ".", "setMemRefs", "(", "Orig", "->", "memoperands_begin", "(", ")", ",", "Orig", "->", "memoperands_end", "(", ")", ")", ";", "break", ";", "}", "}", "}", "</s>" ]

[ "Re-issue", "the", "specified", "'original", "'", "instruction", "at", "the", "specific", "location", "targeting", "a", "new", "destination", "register", "." ]

[ "ARM", "ARM", "0", "ARM::tLDRpci_pic", "ARM::t2LDRpci_pic", "1" ]

ARMBaseInstrInfo11

reMaterialize

ARM

CPU

LLVM

18,205

202

1

[]

[ "<s>", "static", "bool", "address", "(", "rtx", "op", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST", ")", "op", "=", "XEXP", "(", "op", ",", "0", ")", ";", "if", "(", "TARGET_SMALL", "&&", "GET_CODE", "(", "op", ")", "==", "CONST_INT", ")", "return", "true", ";", "if", "(", "GET_MODE", "(", "op", ")", "!=", "Pmode", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "PLUS", "&&", "address", "(", "XEXP", "(", "op", ",", "0", ")", ")", ")", "return", "true", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "SYMBOL_REF", ")", "return", "true", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "LABEL_REF", ")", "return", "true", ";", "return", "false", ";", "}", "</s>" ]

[ "return", "non", "zero", "if", "the", "rtx", "supplied", "can", "be", "used", "as", "an", "effective", "address", "calculation" ]

[ "z8k", "0", "0" ]

z8k

address

z8k

MPU

GCC

18,206

102

1

[]

[ "<s>", "void", "sparc_expand_epilogue", "(", "bool", "for_eh", ")", "{", "HOST_WIDE_INT", "size", "=", "sparc_frame_size", ";", "if", "(", "cfun", "->", "calls_alloca", ")", "emit_insn", "(", "gen_frame_blockage", "(", ")", ")", ";", "if", "(", "sparc_n_global_fp_regs", ">", "0", ")", "emit_save_or_restore_global_fp_regs", "(", "sparc_frame_base_reg", ",", "sparc_frame_base_offset", "-", "sparc_apparent_frame_size", ",", "SORR_RESTORE", ")", ";", "if", "(", "size", "==", "0", "||", "for_eh", ")", ";", "else", "if", "(", "sparc_leaf_function_p", ")", "{", "emit_insn", "(", "gen_frame_blockage", "(", ")", ")", ";", "if", "(", "size", "<=", "4096", ")", "emit_insn", "(", "gen_stack_pointer_inc", "(", "GEN_INT", "(", "size", ")", ")", ")", ";", "else", "if", "(", "size", "<=", "8192", ")", "{", "emit_insn", "(", "gen_stack_pointer_inc", "(", "GEN_INT", "(", "4096", ")", ")", ")", ";", "emit_insn", "(", "gen_stack_pointer_inc", "(", "GEN_INT", "(", "size", "-", "4096", ")", ")", ")", ";", "}", "else", "{", "rtx", "reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "1", ")", ";", "emit_move_insn", "(", "reg", ",", "GEN_INT", "(", "size", ")", ")", ";", "emit_insn", "(", "gen_stack_pointer_inc", "(", "reg", ")", ")", ";", "}", "}", "}", "</s>" ]

[ "Expand", "the", "function", "epilogue", ",", "either", "normal", "or", "part", "of", "a", "sibcall", ".", "We", "emit", "all", "the", "instructions", "except", "the", "return", "or", "the", "call", "." ]

[ "sparc", "0", "0", "4096", "8192", "4096", "4096", "1" ]

sparc1

sparc_expand_epilogue

sparc

CPU

GCC

18,207

147

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "isShuffleMaskLegal", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "M", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "4", "&&", "(", "VT", ".", "is128BitVector", "(", ")", "||", "VT", ".", "is64BitVector", "(", ")", ")", ")", "{", "unsigned", "PFIndexes", "[", "4", "]", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "!=", "4", ";", "++", "i", ")", "{", "if", "(", "M", "[", "i", "]", "<", "0", ")", "PFIndexes", "[", "i", "]", "=", "8", ";", "else", "PFIndexes", "[", "i", "]", "=", "M", "[", "i", "]", ";", "}", "unsigned", "PFTableIndex", "=", "PFIndexes", "[", "0", "]", "*", "9", "*", "9", "*", "9", "+", "PFIndexes", "[", "1", "]", "*", "9", "*", "9", "+", "PFIndexes", "[", "2", "]", "*", "9", "+", "PFIndexes", "[", "3", "]", ";", "unsigned", "PFEntry", "=", "PerfectShuffleTable", "[", "PFTableIndex", "]", ";", "unsigned", "Cost", "=", "(", "PFEntry", ">>", "30", ")", ";", "if", "(", "Cost", "<=", "4", ")", "return", "true", ";", "}", "bool", "ReverseVEXT", ";", "unsigned", "Imm", ",", "WhichResult", ";", "unsigned", "EltSize", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "return", "(", "EltSize", ">=", "32", "||", "ShuffleVectorSDNode", "::", "isSplatMask", "(", "&", "M", "[", "0", "]", ",", "VT", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "64", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "32", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "16", ")", "||", "isVEXTMask", "(", "M", ",", "VT", ",", "ReverseVEXT", ",", "Imm", ")", "||", "isVTRNMask", "(", "M", ",", "VT", ",", "WhichResult", ")", "||", "isVUZPMask", "(", "M", ",", "VT", ",", "WhichResult", ")", "||", "isVZIPMask", "(", "M", ",", "VT", ",", "WhichResult", ")", "||", "isVTRN_v_undef_Mask", "(", "M", ",", "VT", ",", "WhichResult", ")", "||", "isVUZP_v_undef_Mask", "(", "M", ",", "VT", ",", "WhichResult", ")", "||", "isVZIP_v_undef_Mask", "(", "M", ",", "VT", ",", "WhichResult", ")", ")", ";", "}", "</s>" ]

[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]

[ "ARM", "ARM", "4", "4", "0", "4", "0", "8", "0", "9", "9", "9", "1", "9", "9", "2", "9", "3", "30", "4", "32", "0", "64", "32", "16" ]

ARMISelLowering131

isShuffleMaskLegal

ARM

CPU

LLVM

18,208

288

1

[]

[ "<s>", "static", "bool", "ix86_legitimate_constant_p", "(", "machine_mode", "mode", ",", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "CONST", ":", "x", "=", "XEXP", "(", "x", ",", "0", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", ")", "{", "if", "(", "!", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "1", ")", ")", ")", "return", "false", ";", "x", "=", "XEXP", "(", "x", ",", "0", ")", ";", "}", "if", "(", "TARGET_MACHO", "&&", "darwin_local_data_pic", "(", "x", ")", ")", "return", "true", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "UNSPEC", ")", "switch", "(", "XINT", "(", "x", ",", "1", ")", ")", "{", "case", "UNSPEC_GOT", ":", "case", "UNSPEC_GOTOFF", ":", "case", "UNSPEC_PLTOFF", ":", "return", "TARGET_64BIT", ";", "case", "UNSPEC_TPOFF", ":", "case", "UNSPEC_NTPOFF", ":", "x", "=", "XVECEXP", "(", "x", ",", "0", ",", "0", ")", ";", "return", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_TLS_MODEL", "(", "x", ")", "==", "TLS_MODEL_LOCAL_EXEC", ")", ";", "case", "UNSPEC_DTPOFF", ":", "x", "=", "XVECEXP", "(", "x", ",", "0", ",", "0", ")", ";", "return", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_TLS_MODEL", "(", "x", ")", "==", "TLS_MODEL_LOCAL_DYNAMIC", ")", ";", "default", ":", "return", "false", ";", "}", "if", "(", "GET_CODE", "(", "x", ")", "==", "LABEL_REF", ")", "return", "true", ";", "if", "(", "GET_CODE", "(", "x", ")", "!=", "SYMBOL_REF", ")", "return", "false", ";", "case", "SYMBOL_REF", ":", "if", "(", "SYMBOL_REF_TLS_MODEL", "(", "x", ")", ")", "return", "false", ";", "if", "(", "TARGET_DLLIMPORT_DECL_ATTRIBUTES", "&&", "SYMBOL_REF_DLLIMPORT_P", "(", "x", ")", ")", "return", "false", ";", "if", "(", "MACHO_DYNAMIC_NO_PIC_P", ")", "return", "machopic_symbol_defined_p", "(", "x", ")", ";", "if", "(", "ix86_force_load_from_GOT_p", "(", "x", ")", ")", "return", "false", ";", "break", ";", "CASE_CONST_SCALAR_INT", ":", "if", "(", "ix86_endbr_immediate_operand", "(", "x", ",", "VOIDmode", ")", ")", "return", "false", ";", "switch", "(", "mode", ")", "{", "case", "E_TImode", ":", "if", "(", "TARGET_64BIT", ")", "return", "true", ";", "case", "E_OImode", ":", "case", "E_XImode", ":", "if", "(", "!", "standard_sse_constant_p", "(", "x", ",", "mode", ")", "&&", "GET_MODE_SIZE", "(", "TARGET_AVX512F", "?", "XImode", ":", "(", "TARGET_AVX", "?", "OImode", ":", "(", "TARGET_SSE2", "?", "TImode", ":", "DImode", ")", ")", ")", "<", "GET_MODE_SIZE", "(", "mode", ")", ")", "return", "false", ";", "default", ":", "break", ";", "}", "break", ";", "case", "CONST_VECTOR", ":", "if", "(", "!", "standard_sse_constant_p", "(", "x", ",", "mode", ")", ")", "return", "false", ";", "break", ";", "case", "CONST_DOUBLE", ":", "if", "(", "mode", "==", "E_BFmode", ")", "return", "false", ";", "default", ":", "break", ";", "}", "return", "true", ";", "}", "</s>" ]

[ "Determine", "if", "a", "given", "RTX", "is", "a", "valid", "constant", ".", "We", "already", "know", "this", "satisfies", "CONSTANT_P", "." ]

[ "i386", "0", "1", "0", "1", "0", "0", "0", "0" ]

i3861

ix86_legitimate_constant_p

i386

CPU

GCC

18,209

372

1

[]

[ "<s>", "virtual", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "{", "return", "&", "DL", ";", "}", "</s>" ]

[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]

[ "ARM" ]

ARMTargetMachine22

getDataLayout

ARM

CPU

LLVM

18,210

14

1

[]

[ "<s>", "SDValue", "PPCTargetLowering", "::", "LowerCall", "(", "TargetLowering", "::", "CallLoweringInfo", "&", "CLI", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "CLI", ".", "DAG", ";", "SDLoc", "&", "dl", "=", "CLI", ".", "DL", ";", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", "=", "CLI", ".", "Outs", ";", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", "=", "CLI", ".", "OutVals", ";", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", "=", "CLI", ".", "Ins", ";", "SDValue", "Chain", "=", "CLI", ".", "Chain", ";", "SDValue", "Callee", "=", "CLI", ".", "Callee", ";", "bool", "&", "isTailCall", "=", "CLI", ".", "IsTailCall", ";", "CallingConv", "::", "ID", "CallConv", "=", "CLI", ".", "CallConv", ";", "bool", "isVarArg", "=", "CLI", ".", "IsVarArg", ";", "bool", "isPatchPoint", "=", "CLI", ".", "IsPatchPoint", ";", "const", "CallBase", "*", "CB", "=", "CLI", ".", "CB", ";", "if", "(", "isTailCall", ")", "{", "if", "(", "Subtarget", ".", "useLongCalls", "(", ")", "&&", "!", "(", "CB", "&&", "CB", "->", "isMustTailCall", "(", ")", ")", ")", "isTailCall", "=", "false", ";", "else", "if", "(", "Subtarget", ".", "isSVR4ABI", "(", ")", "&&", "Subtarget", ".", "isPPC64", "(", ")", ")", "isTailCall", "=", "IsEligibleForTailCallOptimization_64SVR4", "(", "Callee", ",", "CallConv", ",", "CB", ",", "isVarArg", ",", "Outs", ",", "Ins", ",", "DAG", ")", ";", "else", "isTailCall", "=", "IsEligibleForTailCallOptimization", "(", "Callee", ",", "CallConv", ",", "isVarArg", ",", "Ins", ",", "DAG", ")", ";", "if", "(", "isTailCall", ")", "{", "++", "NumTailCalls", ";", "if", "(", "!", "getTargetMachine", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", ")", "++", "NumSiblingCalls", ";", "assert", "(", "(", "Subtarget", ".", "isUsingPCRelativeCalls", "(", ")", "||", "isa", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "&&", "\"Callee should be an llvm::Function object.\"", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"TCO caller: \"", "<<", "DAG", ".", "getMachineFunction", "(", ")", ".", "getName", "(", ")", "<<", "\"\\nTCO callee: \"", ")", ";", "LLVM_DEBUG", "(", "Callee", ".", "dump", "(", ")", ")", ";", "}", "}", "if", "(", "!", "isTailCall", "&&", "CB", "&&", "CB", "->", "isMustTailCall", "(", ")", ")", "report_fatal_error", "(", "\"failed to perform tail call elimination on a call \"", "\"site marked musttail\"", ")", ";", "if", "(", "Subtarget", ".", "useLongCalls", "(", ")", "&&", "isa", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", "&&", "!", "isTailCall", ")", "Callee", "=", "LowerGlobalAddress", "(", "Callee", ",", "DAG", ")", ";", "CallFlags", "CFlags", "(", "CallConv", ",", "isTailCall", ",", "isVarArg", ",", "isPatchPoint", ",", "isIndirectCall", "(", "Callee", ",", "DAG", ",", "Subtarget", ",", "isPatchPoint", ")", ",", "Subtarget", ".", "is64BitELFABI", "(", ")", "&&", "any_of", "(", "Outs", ",", "[", "]", "(", "ISD", "::", "OutputArg", "Arg", ")", "{", "return", "Arg", ".", "Flags", ".", "isNest", "(", ")", ";", "}", ")", ")", ";", "if", "(", "Subtarget", ".", "isSVR4ABI", "(", ")", "&&", "Subtarget", ".", "isPPC64", "(", ")", ")", "return", "LowerCall_64SVR4", "(", "Chain", ",", "Callee", ",", "CFlags", ",", "Outs", ",", "OutVals", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ",", "CB", ")", ";", "if", "(", "Subtarget", ".", "isSVR4ABI", "(", ")", ")", "return", "LowerCall_32SVR4", "(", "Chain", ",", "Callee", ",", "CFlags", ",", "Outs", ",", "OutVals", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ",", "CB", ")", ";", "if", "(", "Subtarget", ".", "isAIXABI", "(", ")", ")", "return", "LowerCall_AIX", "(", "Chain", ",", "Callee", ",", "CFlags", ",", "Outs", ",", "OutVals", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ",", "CB", ")", ";", "return", "LowerCall_Darwin", "(", "Chain", ",", "Callee", ",", "CFlags", ",", "Outs", ",", "OutVals", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ",", "CB", ")", ";", "}", "</s>" ]

[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]

[ "PowerPC", "PPC", "ISD::OutputArg", "ISD::InputArg", "PPC", "\"Callee should be an llvm::Function object.\"", "\"TCO caller: \"", "\"\\nTCO callee: \"", "\"failed to perform tail call elimination on a call \"", "\"site marked musttail\"", "ISD::OutputArg", "PPC" ]

PPCISelLowering101

LowerCall

PowerPC

CPU

LLVM

18,211

508

1

[]

[ "<s>", "TargetRegisterClass", "*", "ARMTargetLowering", "::", "getRegClassFor", "(", "EVT", "VT", ")", "const", "{", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "if", "(", "VT", "==", "MVT", "::", "v4i64", ")", "return", "ARM", "::", "QQPRRegisterClass", ";", "else", "if", "(", "VT", "==", "MVT", "::", "v8i64", ")", "return", "ARM", "::", "QQQQPRRegisterClass", ";", "}", "return", "TargetLowering", "::", "getRegClassFor", "(", "VT", ")", ";", "}", "</s>" ]

[ "Return", "the", "register", "class", "that", "should", "be", "used", "for", "the", "specified", "value", "type", "." ]

[ "ARM", "ARM", "MVT::v4i64", "ARM::QQPRRegisterClass", "MVT::v8i64", "ARM::QQQQPRRegisterClass" ]

ARMISelLowering114

getRegClassFor

ARM

CPU

LLVM

18,212

57

1

[]

[ "<s>", "bool", "MipsAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "Subtarget", "->", "allowMixed16_32", "(", ")", ")", "const_cast", "<", "TargetLoweringObjectFile", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ".", "Initialize", "(", "OutContext", ",", "TM", ")", ";", "MipsFI", "=", "MF", ".", "getInfo", "<", "MipsFunctionInfo", ">", "(", ")", ";", "if", "(", "Subtarget", "->", "inMips16Mode", "(", ")", ")", "for", "(", "std", "::", "map", "<", "const", "char", "*", ",", "const", "llvm", "::", "Mips16HardFloatInfo", "::", "FuncSignature", "*", ">", "::", "const_iterator", "it", "=", "MipsFI", "->", "StubsNeeded", ".", "begin", "(", ")", ";", "it", "!=", "MipsFI", "->", "StubsNeeded", ".", "end", "(", ")", ";", "++", "it", ")", "{", "const", "char", "*", "Symbol", "=", "it", "->", "first", ";", "const", "llvm", "::", "Mips16HardFloatInfo", "::", "FuncSignature", "*", "Signature", "=", "it", "->", "second", ";", "if", "(", "StubsNeeded", ".", "find", "(", "Symbol", ")", "==", "StubsNeeded", ".", "end", "(", ")", ")", "StubsNeeded", "[", "Symbol", "]", "=", "Signature", ";", "}", "MCP", "=", "MF", ".", "getConstantPool", "(", ")", ";", "if", "(", "Subtarget", "->", "isTargetNaCl", "(", ")", ")", "NaClAlignIndirectJumpTargets", "(", "MF", ")", ";", "AsmPrinter", "::", "runOnMachineFunction", "(", "MF", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips16HardFloatInfo::FuncSignature", "Mips", "Mips", "Mips16HardFloatInfo::FuncSignature" ]

MipsAsmPrinter46

runOnMachineFunction

Mips

CPU

LLVM

18,213

176

1

[]

[ "<s>", "uint64_t", "PPCFrameLowering", "::", "determineFrameLayoutAndUpdate", "(", "MachineFunction", "&", "MF", ",", "bool", "UseEstimate", ")", "const", "{", "unsigned", "NewMaxCallFrameSize", "=", "0", ";", "uint64_t", "FrameSize", "=", "determineFrameLayout", "(", "MF", ",", "UseEstimate", ",", "&", "NewMaxCallFrameSize", ")", ";", "MF", ".", "getFrameInfo", "(", ")", ".", "setStackSize", "(", "FrameSize", ")", ";", "MF", ".", "getFrameInfo", "(", ")", ".", "setMaxCallFrameSize", "(", "NewMaxCallFrameSize", ")", ";", "return", "FrameSize", ";", "}", "</s>" ]

[ "Determine", "the", "frame", "layout", "and", "update", "the", "machine", "function", "." ]

[ "PowerPC", "PPC", "0" ]

PPCFrameLowering16

determineFrameLayoutAndUpdate

PowerPC

CPU

LLVM

18,214

58

1

[]

[ "<s>", "static", "void", "addarg", "(", "const", "char", "*", "str", ")", "{", "int", "i", ";", "if", "(", "++", "link_arg_index", ">=", "link_arg_max", ")", "{", "const", "char", "*", "*", "new_link_args", "=", "(", "const", "char", "*", "*", ")", "xcalloc", "(", "link_arg_max", "+", "1000", ",", "sizeof", "(", "char", "*", ")", ")", ";", "for", "(", "i", "=", "0", ";", "i", "<=", "link_arg_max", ";", "i", "++", ")", "new_link_args", "[", "i", "]", "=", "link_args", "[", "i", "]", ";", "if", "(", "link_args", ")", "free", "(", "link_args", ")", ";", "link_arg_max", "+=", "1000", ";", "link_args", "=", "new_link_args", ";", "}", "link_args", "[", "link_arg_index", "]", "=", "str", ";", "}", "</s>" ]

[ "Append", "STR", "to", "the", "command", "line", "to", "invoke", "the", "linker", ".", "Expand", "the", "line", "as", "necessary", "to", "accommodate", "." ]

[ "alpha", "1000", "0", "1000" ]

vms-ld1

addarg

alpha

MPU

GCC

18,215

95

1

[]

[ "<s>", "bool", "cris_output_addr_const_extra", "(", "FILE", "*", "file", ",", "rtx", "xconst", ")", "{", "switch", "(", "GET_CODE", "(", "xconst", ")", ")", "{", "rtx", "x", ";", "case", "UNSPEC", ":", "x", "=", "XVECEXP", "(", "xconst", ",", "0", ",", "0", ")", ";", "CRIS_ASSERT", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "||", "GET_CODE", "(", "x", ")", "==", "LABEL_REF", "||", "GET_CODE", "(", "x", ")", "==", "CONST", ")", ";", "output_addr_const", "(", "file", ",", "x", ")", ";", "switch", "(", "XINT", "(", "xconst", ",", "1", ")", ")", "{", "case", "CRIS_UNSPEC_PLT", ":", "fprintf", "(", "file", ",", "\":PLTG\"", ")", ";", "break", ";", "case", "CRIS_UNSPEC_GOTREL", ":", "fprintf", "(", "file", ",", "\":GOTOFF\"", ")", ";", "break", ";", "case", "CRIS_UNSPEC_GOTREAD", ":", "if", "(", "flag_pic", "==", "1", ")", "fprintf", "(", "file", ",", "\":GOT16\"", ")", ";", "else", "fprintf", "(", "file", ",", "\":GOT\"", ")", ";", "break", ";", "case", "CRIS_UNSPEC_PLTGOTREAD", ":", "if", "(", "flag_pic", "==", "1", ")", "fprintf", "(", "file", ",", "CRIS_GOTPLT_SUFFIX", "\"16\"", ")", ";", "else", "fprintf", "(", "file", ",", "CRIS_GOTPLT_SUFFIX", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "return", "true", ";", "default", ":", "return", "false", ";", "}", "}", "</s>" ]

[ "Worker", "function", "for", "OUTPUT_ADDR_CONST_EXTRA", "." ]

[ "cris", "0", "0", "1", "\":PLTG\"", "\":GOTOFF\"", "1", "\":GOT16\"", "\":GOT\"", "1", "\"16\"" ]

cris3

cris_output_addr_const_extra

cris

MPU

GCC

18,216

171

1

[]

[ "<s>", "Optional", "<", "MCFixupKind", ">", "ARMAsmBackend", "::", "getFixupKind", "(", "StringRef", "Name", ")", "const", "{", "if", "(", "!", "STI", ".", "getTargetTriple", "(", ")", ".", "isOSBinFormatELF", "(", ")", ")", "return", "None", ";", "unsigned", "Type", "=", "llvm", "::", "StringSwitch", "<", "unsigned", ">", "(", "Name", ")", ".", "Default", "(", "-", "1u", ")", ";", "if", "(", "Type", "==", "-", "1u", ")", "return", "None", ";", "return", "static_cast", "<", "MCFixupKind", ">", "(", "FirstLiteralRelocationKind", "+", "Type", ")", ";", "}", "</s>" ]

[ "getFixupKind", "-", "Get", "the", "fixup", "kind", "of", "this", "expression", "." ]

[ "ARM", "ARM", "1u", "1u" ]

ARMAsmBackend10

getFixupKind

ARM

CPU

LLVM

18,217

70

1

[]

[ "<s>", "bool", "isVolatile", "(", ")", "const", "{", "return", "IsVolatile", ";", "}", "</s>" ]

[ "Return", "true", "if", "this", "is", "a", "store", "to", "a", "volatile", "memory", "location", "." ]

[ "AMDGPU" ]

SIMemoryLegalizer

isVolatile

AMDGPU

GPU

LLVM

18,218

10

1

[]

[ "<s>", "bool", "runOnModule", "(", "Module", "&", "M", ")", "override", "{", "for", "(", "auto", "&", "GV", ":", "M", ".", "globals", "(", ")", ")", "GV", ".", "setThreadLocalMode", "(", "GlobalValue", "::", "ThreadLocalMode", "::", "NotThreadLocal", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "WebAssembly" ]

WebAssemblyTargetMachine

runOnModule

WebAssembly

Virtual ISA

LLVM

18,219

36

1

[]

[ "<s>", "unsigned", "getFirstUnallocated", "(", "const", "unsigned", "*", "Regs", ",", "unsigned", "NumRegs", ")", "const", "{", "for", "(", "unsigned", "i", "=", "0", ";", "i", "!=", "NumRegs", ";", "++", "i", ")", "if", "(", "!", "isAllocated", "(", "Regs", "[", "i", "]", ")", ")", "return", "i", ";", "return", "NumRegs", ";", "}", "</s>" ]

[ "getFirstUnallocated", "-", "Return", "the", "index", "of", "the", "first", "unallocated", "register", "in", "the", "set", ",", "or", "Regs.size", "(", ")", "if", "they", "are", "all", "allocated", "." ]

[ "Hexagon", "0" ]

HexagonCallingConvLower

getFirstUnallocated

Hexagon

DSP

LLVM

18,220

45

1

[]

[ "<s>", "bool", "OR1KDAGToDAGISel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "static_cast", "<", "const", "OR1KSubtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ";", "return", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";", "}", "</s>" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "OR1K", "OR1K", "OR1K" ]

OR1KISelDAGToDAG1

runOnMachineFunction

OR1K

CPU

LLVM

18,221

36

1

[]

[ "<s>", "bool", "MipsAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNum", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "int", "Offset", "=", "0", ";", "if", "(", "ExtraCode", ")", "{", "if", "(", "ExtraCode", "[", "0", "]", "==", "'D'", ")", "Offset", "=", "4", ";", "else", "return", "true", ";", "}", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "assert", "(", "MO", ".", "isReg", "(", ")", "&&", "\"unexpected inline asm memory operand\"", ")", ";", "O", "<<", "Offset", "<<", "\"($\"", "<<", "MipsInstPrinter", "::", "getRegisterName", "(", "MO", ".", "getReg", "(", ")", ")", "<<", "\")\"", ";", "return", "false", ";", "}", "</s>" ]

[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]

[ "Mips", "Mips", "0", "0", "4", "\"unexpected inline asm memory operand\"", "\"($\"", "Mips", "\")\"" ]

MipsAsmPrinter11

PrintAsmMemoryOperand

Mips

CPU

LLVM

18,222

100

1

[]

[ "<s>", "virtual", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "{", "return", "&", "DL", ";", "}", "</s>" ]

[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]

[ "Videocore" ]

VideocoreTargetMachine

getDataLayout

Videocore

DSP

LLVM

18,223

14

1

[]

[ "<s>", "static", "int", "write_header_file", "(", "void", ")", "{", "write_autogenerated_header", "(", "header_file", ")", ";", "fprintf", "(", "header_file", ",", "\"#ifndef _RS6000_BUILTINS_H\\n\"", ")", ";", "fprintf", "(", "header_file", ",", "\"#define _RS6000_BUILTINS_H 1\\n\\n\"", ")", ";", "write_decls", "(", ")", ";", "fprintf", "(", "header_file", ",", "\"\\n\"", ")", ";", "fprintf", "(", "header_file", ",", "\"\\n#endif\\n\"", ")", ";", "return", "1", ";", "}", "</s>" ]

[ "Write", "everything", "to", "the", "header", "file", "(", "rs6000-builtins.h", ")", ".", "Return", "1", "if", "successful", ",", "0", "otherwise", "." ]

[ "rs6000", "\"#ifndef _RS6000_BUILTINS_H\\n\"", "\"#define _RS6000_BUILTINS_H 1\\n\\n\"", "\"\\n\"", "\"\\n#endif\\n\"", "1" ]

rs6000-gen-builtins

write_header_file

rs6000

CPU

GCC

18,224

48

1

[]

[ "<s>", "int", "ia64_st_address_bypass_p", "(", "rtx_insn", "*", "producer", ",", "rtx_insn", "*", "consumer", ")", "{", "rtx", "dest", ",", "reg", ",", "mem", ";", "gcc_assert", "(", "producer", "&&", "consumer", ")", ";", "dest", "=", "ia64_single_set", "(", "producer", ")", ";", "gcc_assert", "(", "dest", ")", ";", "reg", "=", "SET_DEST", "(", "dest", ")", ";", "gcc_assert", "(", "reg", ")", ";", "if", "(", "GET_CODE", "(", "reg", ")", "==", "SUBREG", ")", "reg", "=", "SUBREG_REG", "(", "reg", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "reg", ")", "==", "REG", ")", ";", "dest", "=", "ia64_single_set", "(", "consumer", ")", ";", "gcc_assert", "(", "dest", ")", ";", "mem", "=", "SET_DEST", "(", "dest", ")", ";", "gcc_assert", "(", "mem", "&&", "GET_CODE", "(", "mem", ")", "==", "MEM", ")", ";", "return", "reg_mentioned_p", "(", "reg", ",", "mem", ")", ";", "}", "</s>" ]

[ "The", "following", "function", "returns", "TRUE", "if", "PRODUCER", "(", "of", "type", "ilog", "or", "ld", ")", "produces", "address", "for", "CONSUMER", "(", "of", "type", "st", "or", "stf", ")", "." ]

[ "ia64" ]

ia64

ia64_st_address_bypass_p

ia64

CPU

GCC

18,225

116

1

[]

[ "<s>", "void", "aarch64_split_sve_subreg_move", "(", "rtx", "dest", ",", "rtx", "ptrue", ",", "rtx", "src", ")", "{", "machine_mode", "mode_with_wider_elts", "=", "GET_MODE", "(", "dest", ")", ";", "machine_mode", "mode_with_narrower_elts", "=", "GET_MODE", "(", "src", ")", ";", "if", "(", "GET_MODE_UNIT_SIZE", "(", "mode_with_wider_elts", ")", "<", "GET_MODE_UNIT_SIZE", "(", "mode_with_narrower_elts", ")", ")", "std", "::", "swap", "(", "mode_with_wider_elts", ",", "mode_with_narrower_elts", ")", ";", "unsigned", "int", "wider_bytes", "=", "GET_MODE_UNIT_SIZE", "(", "mode_with_wider_elts", ")", ";", "unsigned", "int", "unspec", ";", "if", "(", "wider_bytes", "==", "8", ")", "unspec", "=", "UNSPEC_REV64", ";", "else", "if", "(", "wider_bytes", "==", "4", ")", "unspec", "=", "UNSPEC_REV32", ";", "else", "if", "(", "wider_bytes", "==", "2", ")", "unspec", "=", "UNSPEC_REV16", ";", "else", "gcc_unreachable", "(", ")", ";", "machine_mode", "pred_mode", "=", "aarch64_sve_pred_mode", "(", "wider_bytes", ")", ".", "require", "(", ")", ";", "ptrue", "=", "gen_lowpart", "(", "pred_mode", ",", "ptrue", ")", ";", "dest", "=", "aarch64_replace_reg_mode", "(", "dest", ",", "mode_with_narrower_elts", ")", ";", "src", "=", "aarch64_replace_reg_mode", "(", "src", ",", "mode_with_narrower_elts", ")", ";", "src", "=", "gen_rtx_UNSPEC", "(", "mode_with_narrower_elts", ",", "gen_rtvec", "(", "1", ",", "src", ")", ",", "unspec", ")", ";", "src", "=", "gen_rtx_UNSPEC", "(", "mode_with_narrower_elts", ",", "gen_rtvec", "(", "2", ",", "ptrue", ",", "src", ")", ",", "UNSPEC_MERGE_PTRUE", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "dest", ",", "src", ")", ")", ";", "}", "</s>" ]

[ "Split", "a", "*", "aarch64_sve_mov", "<", "mode", ">", "_subreg_be", "pattern", "with", "the", "given", "operands", "." ]

[ "aarch64", "8", "4", "2", "1", "2" ]

aarch645

aarch64_split_sve_subreg_move

aarch64

CPU

GCC

18,226

184

1

[]

[ "<s>", "void", "MachineConstPropagator", "::", "propagate", "(", "MachineFunction", "&", "MF", ")", "{", "MachineBasicBlock", "*", "Entry", "=", "GraphTraits", "<", "MachineFunction", "*", ">", "::", "getEntryNode", "(", "&", "MF", ")", ";", "unsigned", "EntryNum", "=", "Entry", "->", "getNumber", "(", ")", ";", "FlowQ", ".", "push", "(", "CFGEdge", "(", "EntryNum", ",", "EntryNum", ")", ")", ";", "while", "(", "!", "FlowQ", ".", "empty", "(", ")", ")", "{", "CFGEdge", "Edge", "=", "FlowQ", ".", "front", "(", ")", ";", "FlowQ", ".", "pop", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Picked edge \"", "<<", "printMBBReference", "(", "*", "MF", ".", "getBlockNumbered", "(", "Edge", ".", "first", ")", ")", "<<", "\"->\"", "<<", "printMBBReference", "(", "*", "MF", ".", "getBlockNumbered", "(", "Edge", ".", "second", ")", ")", "<<", "'\\n'", ")", ";", "if", "(", "Edge", ".", "first", "!=", "EntryNum", ")", "if", "(", "EdgeExec", ".", "count", "(", "Edge", ")", ")", "continue", ";", "EdgeExec", ".", "insert", "(", "Edge", ")", ";", "MachineBasicBlock", "*", "SB", "=", "MF", ".", "getBlockNumbered", "(", "Edge", ".", "second", ")", ";", "MachineBasicBlock", "::", "const_iterator", "It", "=", "SB", "->", "begin", "(", ")", ",", "End", "=", "SB", "->", "end", "(", ")", ";", "while", "(", "It", "!=", "End", "&&", "It", "->", "isPHI", "(", ")", ")", "{", "InstrExec", ".", "insert", "(", "&", "*", "It", ")", ";", "visitPHI", "(", "*", "It", ")", ";", "++", "It", ";", "}", "while", "(", "It", "!=", "End", "&&", "It", "->", "isDebugInstr", "(", ")", ")", "++", "It", ";", "assert", "(", "It", "==", "End", "||", "!", "It", "->", "isPHI", "(", ")", ")", ";", "if", "(", "It", "!=", "End", "&&", "InstrExec", ".", "count", "(", "&", "*", "It", ")", ")", "continue", ";", "while", "(", "It", "!=", "End", "&&", "!", "It", "->", "isBranch", "(", ")", ")", "{", "if", "(", "!", "It", "->", "isDebugInstr", "(", ")", ")", "{", "InstrExec", ".", "insert", "(", "&", "*", "It", ")", ";", "visitNonBranch", "(", "*", "It", ")", ";", "}", "++", "It", ";", "}", "if", "(", "It", "!=", "End", ")", "{", "visitBranchesFrom", "(", "*", "It", ")", ";", "}", "else", "{", "unsigned", "SBN", "=", "SB", "->", "getNumber", "(", ")", ";", "for", "(", "const", "MachineBasicBlock", "*", "SSB", ":", "SB", "->", "successors", "(", ")", ")", "FlowQ", ".", "push", "(", "CFGEdge", "(", "SBN", ",", "SSB", "->", "getNumber", "(", ")", ")", ")", ";", "}", "}", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "\"Cells after propagation:\\n\"", ";", "Cells", ".", "print", "(", "dbgs", "(", ")", ",", "MCE", ".", "TRI", ")", ";", "dbgs", "(", ")", "<<", "\"Dead CFG edges:\\n\"", ";", "for", "(", "const", "MachineBasicBlock", "&", "B", ":", "MF", ")", "{", "unsigned", "BN", "=", "B", ".", "getNumber", "(", ")", ";", "for", "(", "const", "MachineBasicBlock", "*", "SB", ":", "B", ".", "successors", "(", ")", ")", "{", "unsigned", "SN", "=", "SB", "->", "getNumber", "(", ")", ";", "if", "(", "!", "EdgeExec", ".", "count", "(", "CFGEdge", "(", "BN", ",", "SN", ")", ")", ")", "dbgs", "(", ")", "<<", "\" \"", "<<", "printMBBReference", "(", "B", ")", "<<", "\" -> \"", "<<", "printMBBReference", "(", "*", "SB", ")", "<<", "'\\n'", ";", "}", "}", "}", ")", ";", "}", "</s>" ]

[ "Propgate", "synthetic", "entry", "counts", "on", "a", "callgraph", "CG", "." ]

[ "Hexagon", "\"Picked edge \"", "\"->\"", "\"Cells after propagation:\\n\"", "\"Dead CFG edges:\\n\"", "\" \"", "\" -> \"" ]

HexagonConstPropagation10

propagate

Hexagon

DSP

LLVM

18,227

459

1

[]

[ "<s>", "static", "unsigned", "int", "aarch64_sve_in_loop_reduction_latency", "(", "vec_info", "*", "vinfo", ",", "stmt_vec_info", "stmt_info", ",", "tree", "vectype", ",", "const", "sve_vec_cost", "*", "sve_costs", ")", "{", "switch", "(", "aarch64_reduc_type", "(", "vinfo", ",", "stmt_info", ")", ")", "{", "case", "EXTRACT_LAST_REDUCTION", ":", "return", "sve_costs", "->", "clast_cost", ";", "case", "FOLD_LEFT_REDUCTION", ":", "switch", "(", "GET_MODE_INNER", "(", "TYPE_MODE", "(", "vectype", ")", ")", ")", "{", "case", "E_HFmode", ":", "case", "E_BFmode", ":", "return", "sve_costs", "->", "fadda_f16_cost", ";", "case", "E_SFmode", ":", "return", "sve_costs", "->", "fadda_f32_cost", ";", "case", "E_DFmode", ":", "return", "sve_costs", "->", "fadda_f64_cost", ";", "default", ":", "break", ";", "}", "break", ";", "}", "return", "0", ";", "}", "</s>" ]

[ "We", "are", "considering", "implementing", "STMT_INFO", "using", "SVE", "vector", "type", "VECTYPE", ".", "If", "STMT_INFO", "is", "an", "in-loop", "reduction", "that", "SVE", "supports", "directly", ",", "return", "its", "latency", "in", "cycles", ",", "otherwise", "return", "zero", ".", "SVE_COSTS", "specifies", "the", "latencies", "of", "the", "relevant", "instructions", "." ]

[ "aarch64", "0" ]

aarch641

aarch64_sve_in_loop_reduction_latency

aarch64

CPU

GCC

18,228

92

1

[]

[ "<s>", "const", "char", "*", "M680x0TargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "M680x0ISD", "::", "CALL", ":", "return", "\"M680x0ISD::CALL\"", ";", "case", "M680x0ISD", "::", "TAIL_CALL", ":", "return", "\"M680x0ISD::TAIL_CALL\"", ";", "case", "M680x0ISD", "::", "RET", ":", "return", "\"M680x0ISD::RET\"", ";", "case", "M680x0ISD", "::", "TC_RETURN", ":", "return", "\"M680x0ISD::TC_RETURN\"", ";", "case", "M680x0ISD", "::", "ADD", ":", "return", "\"M680x0ISD::ADD\"", ";", "case", "M680x0ISD", "::", "SUB", ":", "return", "\"M680x0ISD::SUB\"", ";", "case", "M680x0ISD", "::", "ADDX", ":", "return", "\"M680x0ISD::ADDX\"", ";", "case", "M680x0ISD", "::", "SUBX", ":", "return", "\"M680x0ISD::SUBX\"", ";", "case", "M680x0ISD", "::", "SMUL", ":", "return", "\"M680x0ISD::SMUL\"", ";", "case", "M680x0ISD", "::", "UMUL", ":", "return", "\"M680x0ISD::UMUL\"", ";", "case", "M680x0ISD", "::", "OR", ":", "return", "\"M680x0ISD::OR\"", ";", "case", "M680x0ISD", "::", "XOR", ":", "return", "\"M680x0ISD::XOR\"", ";", "case", "M680x0ISD", "::", "AND", ":", "return", "\"M680x0ISD::AND\"", ";", "case", "M680x0ISD", "::", "CMP", ":", "return", "\"M680x0ISD::CMP\"", ";", "case", "M680x0ISD", "::", "BT", ":", "return", "\"M680x0ISD::BT\"", ";", "case", "M680x0ISD", "::", "SELECT", ":", "return", "\"M680x0ISD::SELECT\"", ";", "case", "M680x0ISD", "::", "CMOV", ":", "return", "\"M680x0ISD::CMOV\"", ";", "case", "M680x0ISD", "::", "BRCOND", ":", "return", "\"M680x0ISD::BRCOND\"", ";", "case", "M680x0ISD", "::", "SETCC", ":", "return", "\"M680x0ISD::SETCC\"", ";", "case", "M680x0ISD", "::", "SETCC_CARRY", ":", "return", "\"M680x0ISD::SETCC_CARRY\"", ";", "case", "M680x0ISD", "::", "GlobalBaseReg", ":", "return", "\"M680x0ISD::GlobalBaseReg\"", ";", "case", "M680x0ISD", "::", "Wrapper", ":", "return", "\"M680x0ISD::Wrapper\"", ";", "case", "M680x0ISD", "::", "WrapperPC", ":", "return", "\"M680x0ISD::WrapperPC\"", ";", "case", "M680x0ISD", "::", "SEG_ALLOCA", ":", "return", "\"M680x0ISD::SEG_ALLOCA\"", ";", "default", ":", "return", "NULL", ";", "}", "}", "</s>" ]

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "M680x0", "M680x0", "M680x0ISD::CALL", "\"M680x0ISD::CALL\"", "M680x0ISD::TAIL_CALL", "\"M680x0ISD::TAIL_CALL\"", "M680x0ISD::RET", "\"M680x0ISD::RET\"", "M680x0ISD::TC_RETURN", "\"M680x0ISD::TC_RETURN\"", "M680x0ISD::ADD", "\"M680x0ISD::ADD\"", "M680x0ISD::SUB", "\"M680x0ISD::SUB\"", "M680x0ISD::ADDX", "\"M680x0ISD::ADDX\"", "M680x0ISD::SUBX", "\"M680x0ISD::SUBX\"", "M680x0ISD::SMUL", "\"M680x0ISD::SMUL\"", "M680x0ISD::UMUL", "\"M680x0ISD::UMUL\"", "M680x0ISD::OR", "\"M680x0ISD::OR\"", "M680x0ISD::XOR", "\"M680x0ISD::XOR\"", "M680x0ISD::AND", "\"M680x0ISD::AND\"", "M680x0ISD::CMP", "\"M680x0ISD::CMP\"", "M680x0ISD::BT", "\"M680x0ISD::BT\"", "M680x0ISD::SELECT", "\"M680x0ISD::SELECT\"", "M680x0ISD::CMOV", "\"M680x0ISD::CMOV\"", "M680x0ISD::BRCOND", "\"M680x0ISD::BRCOND\"", "M680x0ISD::SETCC", "\"M680x0ISD::SETCC\"", "M680x0ISD::SETCC_CARRY", "\"M680x0ISD::SETCC_CARRY\"", "M680x0ISD::GlobalBaseReg", "\"M680x0ISD::GlobalBaseReg\"", "M680x0ISD::Wrapper", "\"M680x0ISD::Wrapper\"", "M680x0ISD::WrapperPC", "\"M680x0ISD::WrapperPC\"", "M680x0ISD::SEG_ALLOCA", "\"M680x0ISD::SEG_ALLOCA\"" ]

M680x0ISelLowering

getTargetNodeName

M680x0

MPU

LLVM

18,229

216

1

[]

[ "<s>", "void", "relaxInstruction", "(", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "override", "{", "assert", "(", "HexagonMCInstrInfo", "::", "isBundle", "(", "Inst", ")", "&&", "\"Hexagon relaxInstruction only works on bundles\"", ")", ";", "MCInst", "Res", ";", "Res", ".", "setOpcode", "(", "Hexagon", "::", "BUNDLE", ")", ";", "Res", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Inst", ".", "getOperand", "(", "0", ")", ".", "getImm", "(", ")", ")", ")", ";", "bool", "Update", "=", "false", ";", "for", "(", "auto", "&", "I", ":", "HexagonMCInstrInfo", "::", "bundleInstructions", "(", "Inst", ")", ")", "{", "MCInst", "&", "CrntHMI", "=", "const_cast", "<", "MCInst", "&", ">", "(", "*", "I", ".", "getInst", "(", ")", ")", ";", "if", "(", "*", "RelaxTarget", "==", "&", "CrntHMI", ")", "{", "Update", "=", "true", ";", "assert", "(", "(", "HexagonMCInstrInfo", "::", "bundleSize", "(", "Res", ")", "<", "HEXAGON_PACKET_SIZE", ")", "&&", "\"No room to insert extender for relaxation\"", ")", ";", "MCInst", "*", "HMIx", "=", "takeExtender", "(", ")", ";", "*", "HMIx", "=", "HexagonMCInstrInfo", "::", "deriveExtender", "(", "*", "MCII", ",", "CrntHMI", ",", "HexagonMCInstrInfo", "::", "getExtendableOperand", "(", "*", "MCII", ",", "CrntHMI", ")", ")", ";", "Res", ".", "addOperand", "(", "MCOperand", "::", "createInst", "(", "HMIx", ")", ")", ";", "*", "RelaxTarget", "=", "nullptr", ";", "}", "Res", ".", "addOperand", "(", "MCOperand", "::", "createInst", "(", "I", ".", "getInst", "(", ")", ")", ")", ";", "}", "Inst", "=", "std", "::", "move", "(", "Res", ")", ";", "(", "void", ")", "Update", ";", "assert", "(", "Update", "&&", "\"Didn't find relaxation target\"", ")", ";", "}", "</s>" ]

[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]

[ "Hexagon", "Hexagon", "\"Hexagon relaxInstruction only works on bundles\"", "Hexagon::BUNDLE", "0", "Hexagon", "Hexagon", "\"No room to insert extender for relaxation\"", "Hexagon", "Hexagon", "\"Didn't find relaxation target\"" ]

HexagonAsmBackend14

relaxInstruction

Hexagon

DSP

LLVM

18,230

214

1

[]

[ "<s>", "void", "SIInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "SIMachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "unsigned", "Size", "=", "FrameInfo", ".", "getObjectSize", "(", "FrameIndex", ")", ";", "unsigned", "Align", "=", "FrameInfo", ".", "getObjectAlignment", "(", "FrameIndex", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FrameIndex", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOStore", ",", "Size", ",", "Align", ")", ";", "unsigned", "SpillSize", "=", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "MFI", "->", "setHasSpilledSGPRs", "(", ")", ";", "const", "MCInstrDesc", "&", "OpDesc", "=", "get", "(", "getSGPRSpillSaveOpcode", "(", "SpillSize", ")", ")", ";", "if", "(", "Register", "::", "isVirtualRegister", "(", "SrcReg", ")", "&&", "SpillSize", "==", "4", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "SrcReg", ",", "&", "AMDGPU", "::", "SReg_32_XM0RegClass", ")", ";", "}", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";", "if", "(", "RI", ".", "spillSGPRToVGPR", "(", ")", ")", "FrameInfo", ".", "setStackID", "(", "FrameIndex", ",", "TargetStackID", "::", "SGPRSpill", ")", ";", "return", ";", "}", "unsigned", "Opcode", "=", "RI", ".", "hasAGPRs", "(", "RC", ")", "?", "getAGPRSpillSaveOpcode", "(", "SpillSize", ")", ":", "getVGPRSpillSaveOpcode", "(", "SpillSize", ")", ";", "MFI", "->", "setHasSpilledVGPRs", "(", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ")", ";", "if", "(", "RI", ".", "hasAGPRs", "(", "RC", ")", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "Register", "Tmp", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "VGPR_32RegClass", ")", ";", "MIB", ".", "addReg", "(", "Tmp", ",", "RegState", "::", "Define", ")", ";", "}", "MIB", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ".", "addReg", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ")", ".", "addImm", "(", "0", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "</s>" ]

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "AMDGPU", "SI", "SI", "SI", "4", "AMDGPU::SReg_32_XM0RegClass", "AMDGPU::VGPR_32RegClass", "0" ]

SIInstrInfo34

storeRegToStackSlot

AMDGPU

GPU

LLVM

18,231

422

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "NyuziFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "const", "NyuziInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "NyuziInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "int", "Amount", "=", "TII", ".", "getFrameSize", "(", "MI", ")", ";", "if", "(", "Amount", "!=", "0", "&&", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "assert", "(", "hasFP", "(", "MF", ")", "&&", "\"Cannot adjust stack mid-function without a frame pointer\"", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "Nyuzi", "::", "ADJCALLSTACKDOWN", ")", "Amount", "=", "-", "Amount", ";", "TII", ".", "adjustStackPointer", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "Amount", ")", ";", "}", "return", "MBB", ".", "erase", "(", "MBBI", ")", ";", "}", "</s>" ]

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "Nyuzi", "Nyuzi", "Nyuzi", "Nyuzi", "0", "\"Cannot adjust stack mid-function without a frame pointer\"", "Nyuzi::ADJCALLSTACKDOWN" ]

NyuziFrameLowering

eliminateCallFramePseudoInstr

Nyuzi

GPU

LLVM

18,232

130

1

[]

[ "<s>", "static", "void", "swap_const_vector_halves", "(", "rtx", "op", ")", "{", "int", "i", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "op", ")", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST_VECTOR", ")", "{", "int", "half_units", "=", "GET_MODE_NUNITS", "(", "GET_MODE", "(", "op", ")", ")", "/", "2", ";", "for", "(", "i", "=", "0", ";", "i", "<", "half_units", ";", "++", "i", ")", "{", "rtx", "temp", "=", "CONST_VECTOR_ELT", "(", "op", ",", "i", ")", ";", "CONST_VECTOR_ELT", "(", "op", ",", "i", ")", "=", "CONST_VECTOR_ELT", "(", "op", ",", "i", "+", "half_units", ")", ";", "CONST_VECTOR_ELT", "(", "op", ",", "i", "+", "half_units", ")", "=", "temp", ";", "}", "}", "else", "{", "int", "j", ";", "const", "char", "*", "fmt", "=", "GET_RTX_FORMAT", "(", "code", ")", ";", "for", "(", "i", "=", "0", ";", "i", "<", "GET_RTX_LENGTH", "(", "code", ")", ";", "++", "i", ")", "if", "(", "fmt", "[", "i", "]", "==", "'e'", "||", "fmt", "[", "i", "]", "==", "'u'", ")", "swap_const_vector_halves", "(", "XEXP", "(", "op", ",", "i", ")", ")", ";", "else", "if", "(", "fmt", "[", "i", "]", "==", "'E'", ")", "for", "(", "j", "=", "0", ";", "j", "<", "XVECLEN", "(", "op", ",", "i", ")", ";", "++", "j", ")", "swap_const_vector_halves", "(", "XVECEXP", "(", "op", ",", "i", ",", "j", ")", ")", ";", "}", "}", "</s>" ]

[ "OP", "is", "either", "a", "CONST_VECTOR", "or", "an", "expression", "containing", "one", ".", "Swap", "the", "first", "half", "of", "the", "vector", "with", "the", "second", "in", "the", "first", "case", ".", "Recurse", "to", "find", "it", "in", "the", "second", "." ]

[ "rs6000", "2", "0", "0", "0" ]

rs60004

swap_const_vector_halves

rs6000

CPU

GCC

18,233

195

1

[]

[ "<s>", "static", "void", "replace_swap_with_copy", "(", "swap_web_entry", "*", "insn_entry", ",", "unsigned", "i", ")", "{", "rtx_insn", "*", "insn", "=", "insn_entry", "[", "i", "]", ".", "insn", ";", "rtx", "body", "=", "PATTERN", "(", "insn", ")", ";", "rtx", "src_reg", "=", "XEXP", "(", "SET_SRC", "(", "body", ")", ",", "0", ")", ";", "rtx", "copy", "=", "gen_rtx_SET", "(", "SET_DEST", "(", "body", ")", ",", "src_reg", ")", ";", "rtx_insn", "*", "new_insn", "=", "emit_insn_before", "(", "copy", ",", "insn", ")", ";", "set_block_for_insn", "(", "new_insn", ",", "BLOCK_FOR_INSN", "(", "insn", ")", ")", ";", "df_insn_rescan", "(", "new_insn", ")", ";", "if", "(", "dump_file", ")", "{", "unsigned", "int", "new_uid", "=", "INSN_UID", "(", "new_insn", ")", ";", "fprintf", "(", "dump_file", ",", "\"Replacing swap %d with copy %d\\n\"", ",", "i", ",", "new_uid", ")", ";", "}", "df_insn_delete", "(", "insn", ")", ";", "remove_insn", "(", "insn", ")", ";", "insn", "->", "set_deleted", "(", ")", ";", "}", "</s>" ]

[ "Find", "the", "insn", "from", "the", "Ith", "table", "entry", ",", "which", "is", "known", "to", "be", "a", "register", "swap", "Y", "=", "SWAP", "(", "X", ")", ".", "Replace", "it", "with", "a", "copy", "Y", "=", "X", "." ]

[ "rs6000", "0", "\"Replacing swap %d with copy %d\\n\"" ]

rs6000-p8swap

replace_swap_with_copy

rs6000

CPU

GCC

18,234

126

1

[]

[ "<s>", "static", "tree", "nios2_valid_target_attribute_tree", "(", "tree", "args", ")", "{", "if", "(", "!", "nios2_valid_target_attribute_rec", "(", "args", ")", ")", "return", "NULL_TREE", ";", "nios2_custom_check_insns", "(", ")", ";", "return", "build_target_option_node", "(", "&", "global_options", ",", "&", "global_options_set", ")", ";", "}", "</s>" ]

[ "Return", "a", "TARGET_OPTION_NODE", "tree", "of", "the", "target", "options", "listed", "or", "NULL", "." ]

[ "nios2" ]

nios2

nios2_valid_target_attribute_tree

nios2

MPU

GCC

18,235

34

1

[]

[ "<s>", "bool", "RISCVInstrInfo", "::", "shouldOutlineFromFunctionByDefault", "(", "MachineFunction", "&", "MF", ")", "const", "{", "return", "MF", ".", "getFunction", "(", ")", ".", "hasMinSize", "(", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "function", "should", "be", "outlined", "from", "by", "default", "." ]

[ "RISCV", "RISCV" ]

RISCVInstrInfo24

shouldOutlineFromFunctionByDefault

RISCV

CPU

LLVM

18,236

23

1

[]

[ "<s>", "void", "JVMPassConfig", "::", "addPreEmitPass", "(", ")", "{", "TargetPassConfig", "::", "addPreEmitPass", "(", ")", ";", "if", "(", "JvmLSOpt", ")", "addPass", "(", "createJVMLoadStoreEliminationOpt", "(", ")", ")", ";", "addPass", "(", "createJVMOffsetAllocator", "(", ")", ")", ";", "addPass", "(", "createJVMPostAllocationFixups", "(", ")", ")", ";", "}", "</s>" ]

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "JVM", "JVM", "JVM", "JVM", "JVM" ]

JVMTargetMachine

addPreEmitPass

JVM

Virtual ISA

LLVM

18,237

39

1

[]

[ "<s>", "static", "void", "avr_print_operand_address", "(", "FILE", "*", "file", ",", "machine_mode", ",", "rtx", "addr", ")", "{", "if", "(", "AVR_TINY", "&&", "avr_address_tiny_pm_p", "(", "addr", ")", ")", "{", "addr", "=", "plus_constant", "(", "Pmode", ",", "addr", ",", "avr_arch", "->", "flash_pm_offset", ")", ";", "}", "switch", "(", "GET_CODE", "(", "addr", ")", ")", "{", "case", "REG", ":", "fprintf", "(", "file", ",", "\"%s\"", ",", "ptrreg_to_str", "(", "REGNO", "(", "addr", ")", ")", ")", ";", "break", ";", "case", "PRE_DEC", ":", "fprintf", "(", "file", ",", "\"-%s\"", ",", "ptrreg_to_str", "(", "REGNO", "(", "XEXP", "(", "addr", ",", "0", ")", ")", ")", ")", ";", "break", ";", "case", "POST_INC", ":", "fprintf", "(", "file", ",", "\"%s+\"", ",", "ptrreg_to_str", "(", "REGNO", "(", "XEXP", "(", "addr", ",", "0", ")", ")", ")", ")", ";", "break", ";", "default", ":", "if", "(", "CONSTANT_ADDRESS_P", "(", "addr", ")", "&&", "text_segment_operand", "(", "addr", ",", "VOIDmode", ")", ")", "{", "rtx", "x", "=", "addr", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST", ")", "x", "=", "XEXP", "(", "x", ",", "0", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "1", ")", ")", ")", "{", "fprintf", "(", "file", ",", "\"gs(\"", ")", ";", "output_addr_const", "(", "file", ",", "XEXP", "(", "x", ",", "0", ")", ")", ";", "fprintf", "(", "file", ",", "\"+\"", "HOST_WIDE_INT_PRINT_DEC", "\")\"", ",", "2", "*", "INTVAL", "(", "XEXP", "(", "x", ",", "1", ")", ")", ")", ";", "if", "(", "AVR_3_BYTE_PC", ")", "if", "(", "warning", "(", "0", ",", "\"pointer offset from symbol maybe incorrect\"", ")", ")", "{", "output_addr_const", "(", "stderr", ",", "addr", ")", ";", "fprintf", "(", "stderr", ",", "\"\\n\"", ")", ";", "}", "}", "else", "{", "fprintf", "(", "file", ",", "\"gs(\"", ")", ";", "output_addr_const", "(", "file", ",", "addr", ")", ";", "fprintf", "(", "file", ",", "\")\"", ")", ";", "}", "}", "else", "output_addr_const", "(", "file", ",", "addr", ")", ";", "}", "}", "</s>" ]

[ "Output", "ADDR", "to", "FILE", "as", "address", "." ]

[ "avr", "\"%s\"", "\"-%s\"", "0", "\"%s+\"", "0", "0", "1", "\"gs(\"", "0", "\"+\"", "\")\"", "2", "1", "0", "\"pointer offset from symbol maybe incorrect\"", "\"\\n\"", "\"gs(\"", "\")\"" ]

avr

avr_print_operand_address

avr

MPU

GCC

18,238

281

1

[]

[ "<s>", "bool", "AArch64TargetLowering", "::", "isOffsetFoldingLegal", "(", "const", "GlobalAddressSDNode", "*", "GA", ")", "const", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Skipping offset folding global address: \"", ")", ";", "DEBUG", "(", "GA", "->", "dump", "(", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"AArch64 doesn't support folding offsets into global \"", "\"addresses\\n\"", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "Return", "true", "if", "folding", "a", "constant", "offset", "with", "the", "given", "GlobalAddress", "is", "legal", "." ]

[ "AArch64", "AArch64", "\"Skipping offset folding global address: \"", "\"AArch64 doesn't support folding offsets into global \"", "\"addresses\\n\"" ]

AArch64ISelLowering106

isOffsetFoldingLegal

AArch64

CPU

LLVM

18,239

44

1

[]

[ "<s>", "virtual", "EVT", "getSetCCResultType", "(", "LLVMContext", "&", ",", "EVT", ")", "const", "{", "return", "MVT", "::", "i1", ";", "}", "</s>" ]

[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]

[ "Hexagon", "MVT::i1" ]

HexagonISelLowering11

getSetCCResultType

Hexagon

DSP

LLVM

18,240

17

1

[]

[ "<s>", "bool", "AMDGPUTTIImpl", "::", "isSourceOfDivergence", "(", "const", "Value", "*", "V", ")", "const", "{", "if", "(", "const", "Argument", "*", "A", "=", "dyn_cast", "<", "Argument", ">", "(", "V", ")", ")", "return", "!", "isArgPassedInSGPR", "(", "A", ")", ";", "if", "(", "const", "LoadInst", "*", "Load", "=", "dyn_cast", "<", "LoadInst", ">", "(", "V", ")", ")", "return", "Load", "->", "getPointerAddressSpace", "(", ")", "==", "ST", "->", "getAMDGPUAS", "(", ")", ".", "PRIVATE_ADDRESS", ";", "if", "(", "isa", "<", "AtomicRMWInst", ">", "(", "V", ")", "||", "isa", "<", "AtomicCmpXchgInst", ">", "(", "V", ")", ")", "return", "true", ";", "if", "(", "const", "IntrinsicInst", "*", "Intrinsic", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "V", ")", ")", "return", "isIntrinsicSourceOfDivergence", "(", "Intrinsic", ")", ";", "if", "(", "isa", "<", "CallInst", ">", "(", "V", ")", "||", "isa", "<", "InvokeInst", ">", "(", "V", ")", ")", "return", "true", ";", "return", "false", ";", "}", "</s>" ]

[ "Returns", "whether", "V", "is", "a", "source", "of", "divergence", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUTargetTransformInfo11

isSourceOfDivergence

AMDGPU

GPU

LLVM

18,241

131

1

[]

[ "<s>", "int", "X86InstrInfo", "::", "getSPAdjust", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", "->", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "if", "(", "isFrameInstr", "(", "MI", ")", ")", "{", "unsigned", "StackAlign", "=", "TFI", "->", "getStackAlignment", "(", ")", ";", "int", "SPAdj", "=", "alignTo", "(", "getFrameSize", "(", "MI", ")", ",", "StackAlign", ")", ";", "SPAdj", "-=", "getFrameAdjustment", "(", "MI", ")", ";", "if", "(", "!", "isFrameSetup", "(", "MI", ")", ")", "SPAdj", "=", "-", "SPAdj", ";", "return", "SPAdj", ";", "}", "if", "(", "MI", ".", "isCall", "(", ")", ")", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "auto", "I", "=", "++", "MachineBasicBlock", "::", "const_iterator", "(", "MI", ")", ";", "for", "(", "auto", "E", "=", "MBB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "getCallFrameDestroyOpcode", "(", ")", "||", "I", "->", "isCall", "(", ")", ")", "break", ";", "}", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "getCallFrameDestroyOpcode", "(", ")", ")", "return", "0", ";", "return", "-", "(", "I", "->", "getOperand", "(", "1", ")", ".", "getImm", "(", ")", ")", ";", "}", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "0", ";", "case", "X86", "::", "PUSH32i8", ":", "case", "X86", "::", "PUSH32r", ":", "case", "X86", "::", "PUSH32rmm", ":", "case", "X86", "::", "PUSH32rmr", ":", "case", "X86", "::", "PUSHi32", ":", "return", "4", ";", "case", "X86", "::", "PUSH64i8", ":", "case", "X86", "::", "PUSH64r", ":", "case", "X86", "::", "PUSH64rmm", ":", "case", "X86", "::", "PUSH64rmr", ":", "case", "X86", "::", "PUSH64i32", ":", "return", "8", ";", "}", "}", "</s>" ]

[ "getSPAdjust", "-", "This", "returns", "the", "stack", "pointer", "adjustment", "made", "by", "this", "instruction", "." ]

[ "X86", "X86", "0", "1", "0", "X86::PUSH32i8", "X86::PUSH32r", "X86::PUSH32rmm", "X86::PUSH32rmr", "X86::PUSHi32", "4", "X86::PUSH64i8", "X86::PUSH64r", "X86::PUSH64rmm", "X86::PUSH64rmr", "X86::PUSH64i32", "8" ]

X86InstrInfo

getSPAdjust

X86

CPU

LLVM

18,242

270

1

[]

[ "<s>", "static", "int", "pa_adjust_priority", "(", "rtx", "insn", ",", "int", "priority", ")", "{", "rtx", "set", "=", "single_set", "(", "insn", ")", ";", "rtx", "src", ",", "dest", ";", "if", "(", "set", ")", "{", "src", "=", "SET_SRC", "(", "set", ")", ";", "dest", "=", "SET_DEST", "(", "set", ")", ";", "if", "(", "GET_CODE", "(", "src", ")", "==", "LO_SUM", "&&", "symbolic_operand", "(", "XEXP", "(", "src", ",", "1", ")", ",", "VOIDmode", ")", "&&", "!", "read_only_operand", "(", "XEXP", "(", "src", ",", "1", ")", ",", "VOIDmode", ")", ")", "priority", ">>=", "3", ";", "else", "if", "(", "GET_CODE", "(", "src", ")", "==", "MEM", "&&", "GET_CODE", "(", "XEXP", "(", "src", ",", "0", ")", ")", "==", "LO_SUM", "&&", "symbolic_operand", "(", "XEXP", "(", "XEXP", "(", "src", ",", "0", ")", ",", "1", ")", ",", "VOIDmode", ")", "&&", "!", "read_only_operand", "(", "XEXP", "(", "XEXP", "(", "src", ",", "0", ")", ",", "1", ")", ",", "VOIDmode", ")", ")", "priority", ">>=", "1", ";", "else", "if", "(", "GET_CODE", "(", "dest", ")", "==", "MEM", "&&", "GET_CODE", "(", "XEXP", "(", "dest", ",", "0", ")", ")", "==", "LO_SUM", "&&", "symbolic_operand", "(", "XEXP", "(", "XEXP", "(", "dest", ",", "0", ")", ",", "1", ")", ",", "VOIDmode", ")", "&&", "!", "read_only_operand", "(", "XEXP", "(", "XEXP", "(", "dest", ",", "0", ")", ",", "1", ")", ",", "VOIDmode", ")", ")", "priority", ">>=", "3", ";", "}", "return", "priority", ";", "}", "</s>" ]

[ "Adjust", "scheduling", "priorities", ".", "We", "use", "this", "to", "try", "and", "keep", "addil", "and", "the", "next", "use", "of", "%", "r1", "close", "together", "." ]

[ "pa", "1", "1", "3", "0", "0", "1", "0", "1", "1", "0", "0", "1", "0", "1", "3" ]

pa3

pa_adjust_priority

pa

CPU

GCC

18,243

208

1

[]

[ "<s>", "bool", "SITargetLowering", "::", "supportSplitCSR", "(", "MachineFunction", "*", "MF", ")", "const", "{", "const", "SIMachineFunctionInfo", "*", "Info", "=", "MF", "->", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "return", "!", "Info", "->", "isEntryFunction", "(", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "target", "supports", "that", "a", "subset", "of", "CSRs", "for", "the", "given", "machine", "function", "is", "handled", "explicitly", "via", "copies", "." ]

[ "AMDGPU", "SI", "SI", "SI" ]

SIISelLowering (2)3

supportSplitCSR

AMDGPU

GPU

LLVM

18,244

34

1

[]

[ "<s>", "void", "P2MCCodeEmitter", "::", "emitInstruction", "(", "uint64_t", "Val", ",", "unsigned", "Size", ",", "raw_ostream", "&", "OS", ")", "const", "{", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "Size", ";", "++", "i", ")", "{", "emitByte", "(", "(", "Val", ">>", "i", "*", "8", ")", "&", "0xff", ",", "OS", ")", ";", "}", "}", "</s>" ]

[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]

[ "P2", "P2", "0", "8", "0xff" ]

P2MCCodeEmitter

emitInstruction

P2

MPU

LLVM

18,245

49

1

[]

[ "<s>", "void", "AVRPassConfig", "::", "addPreEmitPass", "(", ")", "{", "}", "</s>" ]

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "AVR", "AVR" ]

AVRTargetMachine2

addPreEmitPass

AVR

MPU

LLVM

18,246

8

1

[]

[ "<s>", "bool", "HexagonVLIWResourceModel", "::", "hasDependence", "(", "const", "SUnit", "*", "SUd", ",", "const", "SUnit", "*", "SUu", ")", "{", "const", "auto", "*", "QII", "=", "static_cast", "<", "const", "HexagonInstrInfo", "*", ">", "(", "TII", ")", ";", "if", "(", "QII", "->", "mayBeCurLoad", "(", "*", "SUd", "->", "getInstr", "(", ")", ")", ")", "return", "false", ";", "if", "(", "QII", "->", "canExecuteInBundle", "(", "*", "SUd", "->", "getInstr", "(", ")", ",", "*", "SUu", "->", "getInstr", "(", ")", ")", ")", "return", "false", ";", "return", "VLIWResourceModel", "::", "hasDependence", "(", "SUd", ",", "SUu", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "there", "is", "a", "dependence", "between", "SUd", "and", "SUu", "." ]

[ "Hexagon", "Hexagon", "Hexagon" ]

HexagonMachineScheduler17

hasDependence

Hexagon

DSP

LLVM

18,247

83

1

[]

[ "<s>", "bool", "mep_expand_binary_intrinsic", "(", "int", "ATTRIBUTE_UNUSED", "immediate", ",", "int", "ATTRIBUTE_UNUSED", "immediate3", ",", "int", "ATTRIBUTE_UNUSED", "reg", ",", "int", "ATTRIBUTE_UNUSED", "reg3", ",", "rtx", "*", "operands", "ATTRIBUTE_UNUSED", ")", "{", "return", "false", ";", "}", "</s>" ]

[ "Likewise", ",", "but", "apply", "a", "binary", "operation", "to", "OPERANDS", "[", "1", "]", "and", "OPERANDS", "[", "2", "]", ".", "OPERANDS", "[", "1", "]", "is", "a", "register_operand", ",", "OPERANDS", "[", "2", "]", "can", "be", "a", "general_operand", ".", "IMMEDIATE", "and", "IMMEDIATE3", "are", "intrinsics", "that", "take", "an", "immediate", "third", "operand", ".", "REG", "and", "REG3", "take", "register", "operands", "only", "." ]

[ "mep" ]

mep

mep_expand_binary_intrinsic

mep

CPU

GCC

18,248

29

1

[]

[ "<s>", "bool", "AMDGPUInstructionSelector", "::", "select", "(", "MachineInstr", "&", "I", ",", "CodeGenCoverage", "&", "CoverageInfo", ")", "const", "{", "if", "(", "!", "isPreISelGenericOpcode", "(", "I", ".", "getOpcode", "(", ")", ")", ")", "return", "true", ";", "switch", "(", "I", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "TargetOpcode", "::", "G_ADD", ":", "return", "selectG_ADD", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_CONSTANT", ":", "return", "selectG_CONSTANT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_GEP", ":", "return", "selectG_GEP", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "return", "selectG_LOAD", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_STORE", ":", "return", "selectG_STORE", "(", "I", ")", ";", "}", "return", "false", ";", "}", "</s>" ]

[ "Select", "the", "(", "possibly", "generic", ")", "instruction", "I", "to", "only", "use", "target-specific", "opcodes", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUInstructionSelector13

select

AMDGPU

GPU

LLVM

18,249

103

1

[]

[ "<s>", "void", "BTFTypeTag", "::", "completeType", "(", "BTFDebug", "&", "BDebug", ")", "{", "if", "(", "IsCompleted", ")", "return", ";", "IsCompleted", "=", "true", ";", "BTFType", ".", "NameOff", "=", "BDebug", ".", "addString", "(", "Tag", ")", ";", "}", "</s>" ]

[ "Complete", "BTF", "type", "generation", "after", "all", "related", "DebugInfo", "types", "have", "been", "visited", "so", "their", "BTF", "type", "id", "'s", "are", "available", "for", "cross", "referece", "." ]

[ "BPF" ]

BTFDebug19

completeType

BPF

Virtual ISA

LLVM

18,250

32

1

[]

[ "<s>", "static", "tree", "bpf_resolve_overloaded_builtin", "(", "location_t", "loc", ",", "tree", "fndecl", ",", "void", "*", "arglist", ")", "{", "enum", "bpf_builtins", "which", "=", "(", "enum", "bpf_builtins", ")", "DECL_MD_FUNCTION_CODE", "(", "fndecl", ")", ";", "if", "(", "which", "<", "BPF_BUILTIN_PRESERVE_ACCESS_INDEX", "||", "which", ">=", "BPF_BUILTIN_MAX", ")", "return", "NULL_TREE", ";", "vec", "<", "tree", ",", "va_gc", ">", "*", "params", "=", "static_cast", "<", "vec", "<", "tree", ",", "va_gc", ">", "*", ">", "(", "arglist", ")", ";", "unsigned", "n_params", "=", "params", "?", "params", "->", "length", "(", ")", ":", "0", ";", "if", "(", "!", "(", "which", "==", "BPF_BUILTIN_PRESERVE_ACCESS_INDEX", "&&", "n_params", "==", "1", ")", "&&", "n_params", "!=", "2", ")", "{", "error_at", "(", "loc", ",", "\"wrong number of arguments\"", ")", ";", "return", "error_mark_node", ";", "}", "tree", "param", "=", "(", "*", "params", ")", "[", "0", "]", ";", "if", "(", "which", "==", "BPF_BUILTIN_PRESERVE_ACCESS_INDEX", "&&", "!", "TARGET_BPF_CORE", ")", "return", "param", ";", "else", "if", "(", "which", "==", "BPF_BUILTIN_PRESERVE_FIELD_INFO", "&&", "!", "bpf_is_valid_preserve_field_info_arg", "(", "param", ")", ")", "{", "error_at", "(", "EXPR_LOC_OR_LOC", "(", "param", ",", "loc", ")", ",", "\"argument is not a field access\"", ")", ";", "return", "error_mark_node", ";", "}", "if", "(", "TREE_CODE", "(", "param", ")", "==", "C_MAYBE_CONST_EXPR", ")", "param", "=", "C_MAYBE_CONST_EXPR_EXPR", "(", "param", ")", ";", "struct", "core_walk_data", "data", ";", "data", ".", "loc", "=", "loc", ";", "data", ".", "which", "=", "which", ";", "if", "(", "which", "==", "BPF_BUILTIN_PRESERVE_ACCESS_INDEX", ")", "data", ".", "arg", "=", "NULL_TREE", ";", "else", "data", ".", "arg", "=", "(", "*", "params", ")", "[", "1", "]", ";", "walk_tree", "(", "&", "param", ",", "bpf_core_walk", ",", "(", "void", "*", ")", "&", "data", ",", "NULL", ")", ";", "return", "param", ";", "}", "</s>" ]

[ "Implement", "TARGET_RESOLVE_OVERLOADED_BUILTIN", "(", "see", "gccint", "manual", "section", "Target", "Macros", ":", ":Misc.", ")", ".", "Used", "for", "CO-RE", "support", "builtins", "such", "as", "__builtin_preserve_access_index", "and", "__builtin_preserve_field_info", ".", "FNDECL", "is", "the", "declaration", "of", "the", "builtin", ",", "and", "ARGLIST", "is", "the", "list", "of", "arguments", "passed", "to", "it", ",", "and", "is", "really", "a", "vec", "<", "tree", ",", "_", ">", "*", "." ]

[ "bpf", "0", "1", "2", "\"wrong number of arguments\"", "0", "\"argument is not a field access\"", "1" ]

bpf1

bpf_resolve_overloaded_builtin

bpf

Virtual ISA

GCC

18,251

237

1

[]

[ "<s>", "static", "int", "mips_mode_rep_extended", "(", "machine_mode", "mode", ",", "machine_mode", "mode_rep", ")", "{", "if", "(", "TARGET_64BIT", "&&", "mode", "==", "SImode", "&&", "mode_rep", "==", "DImode", ")", "return", "SIGN_EXTEND", ";", "return", "UNKNOWN", ";", "}", "</s>" ]

[ "Implement", "TARGET_MODE_REP_EXTENDED", "." ]

[ "mips" ]

mips4

mips_mode_rep_extended

mips

CPU

GCC

18,252

30

1

[]

[ "<s>", "SDValue", "HexagonTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Should not custom lower this!\"", ")", ";", "case", "ISD", "::", "CONCAT_VECTORS", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INSERT_SUBVECTOR", ":", "return", "LowerINSERT_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INSERT_VECTOR_ELT", ":", "return", "LowerINSERT_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EXTRACT_SUBVECTOR", ":", "return", "LowerEXTRACT_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EXTRACT_VECTOR_ELT", ":", "return", "LowerEXTRACT_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BUILD_VECTOR", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VECTOR_SHUFFLE", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SRA", ":", "case", "ISD", "::", "SHL", ":", "case", "ISD", "::", "SRL", ":", "return", "LowerVECTOR_SHIFT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ConstantPool", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EH_RETURN", ":", "return", "LowerEH_RETURN", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "RETURNADDR", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FRAMEADDR", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GlobalTLSAddress", ":", "llvm_unreachable", "(", "\"TLS not implemented for Hexagon.\"", ")", ";", "case", "ISD", "::", "ATOMIC_FENCE", ":", "return", "LowerATOMIC_FENCE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GlobalAddress", ":", "return", "LowerGLOBALADDRESS", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BlockAddress", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VASTART", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BR_JT", ":", "return", "LowerBR_JT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "LOAD", ":", "return", "LowerLOAD", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "DYNAMIC_STACKALLOC", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SELECT", ":", "return", "Op", ";", "case", "ISD", "::", "SETCC", ":", "return", "LowerSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VSELECT", ":", "return", "LowerVSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "CTPOP", ":", "return", "LowerCTPOP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INTRINSIC_WO_CHAIN", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INLINEASM", ":", "return", "LowerINLINEASM", "(", "Op", ",", "DAG", ")", ";", "}", "}", "</s>" ]

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "Hexagon", "Hexagon", "\"Should not custom lower this!\"", "ISD::CONCAT_VECTORS", "ISD::INSERT_SUBVECTOR", "ISD::INSERT_VECTOR_ELT", "ISD::EXTRACT_SUBVECTOR", "ISD::EXTRACT_VECTOR_ELT", "ISD::BUILD_VECTOR", "ISD::VECTOR_SHUFFLE", "ISD::SRA", "ISD::SHL", "ISD::SRL", "ISD::ConstantPool", "ISD::EH_RETURN", "ISD::RETURNADDR", "ISD::FRAMEADDR", "ISD::GlobalTLSAddress", "\"TLS not implemented for Hexagon.\"", "ISD::ATOMIC_FENCE", "ISD::GlobalAddress", "ISD::BlockAddress", "ISD::VASTART", "ISD::BR_JT", "ISD::LOAD", "ISD::DYNAMIC_STACKALLOC", "ISD::SELECT", "ISD::SETCC", "ISD::VSELECT", "ISD::CTPOP", "ISD::INTRINSIC_WO_CHAIN", "ISD::INLINEASM" ]

HexagonISelLowering61

LowerOperation

Hexagon

DSP

LLVM

18,253

372

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "DebugLoc", "DL", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "bool", "isKill", "=", "true", ";", "if", "(", "Reg", "==", "ARM", "::", "LR", ")", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "if", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "isReturnAddressTaken", "(", ")", "&&", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "Reg", ")", ")", "isKill", "=", "false", ";", "}", "if", "(", "isKill", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "storeRegToStackSlot", "(", "MBB", ",", "MI", ",", "Reg", ",", "isKill", ",", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";", "}", "return", "true", ";", "}", "</s>" ]

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series", "of", "store", "instructions", "via", "storeRegToStackSlot", "(", ")", "." ]

[ "ARM", "ARM", "0", "ARM::LR" ]

ARMBaseInstrInfo43

spillCalleeSavedRegisters

ARM

CPU

LLVM

18,254

203

1

[]

[ "<s>", "static", "void", "ix86_avoid_jump_mispredicts", "(", "void", ")", "{", "rtx_insn", "*", "insn", ",", "*", "start", "=", "get_insns", "(", ")", ";", "int", "nbytes", "=", "0", ",", "njumps", "=", "0", ";", "bool", "isjump", "=", "false", ";", "for", "(", "insn", "=", "start", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "int", "min_size", ";", "if", "(", "LABEL_P", "(", "insn", ")", ")", "{", "int", "align", "=", "label_to_alignment", "(", "insn", ")", ";", "int", "max_skip", "=", "label_to_max_skip", "(", "insn", ")", ";", "if", "(", "max_skip", ">", "15", ")", "max_skip", "=", "15", ";", "if", "(", "align", "<=", "0", "||", "(", "align", "<=", "3", "&&", "max_skip", "!=", "(", "1", "<<", "align", ")", "-", "1", ")", ")", "max_skip", "=", "0", ";", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "\"Label %i with max_skip %i\\n\"", ",", "INSN_UID", "(", "insn", ")", ",", "max_skip", ")", ";", "if", "(", "max_skip", ")", "{", "while", "(", "nbytes", "+", "max_skip", ">=", "16", ")", "{", "start", "=", "NEXT_INSN", "(", "start", ")", ";", "if", "(", "(", "JUMP_P", "(", "start", ")", "&&", "asm_noperands", "(", "PATTERN", "(", "start", ")", ")", "<", "0", ")", "||", "CALL_P", "(", "start", ")", ")", "njumps", "--", ",", "isjump", "=", "true", ";", "else", "isjump", "=", "false", ";", "nbytes", "-=", "min_insn_size", "(", "start", ")", ";", "}", "}", "continue", ";", "}", "min_size", "=", "min_insn_size", "(", "insn", ")", ";", "nbytes", "+=", "min_size", ";", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "\"Insn %i estimated to %i bytes\\n\"", ",", "INSN_UID", "(", "insn", ")", ",", "min_size", ")", ";", "if", "(", "(", "JUMP_P", "(", "insn", ")", "&&", "asm_noperands", "(", "PATTERN", "(", "insn", ")", ")", "<", "0", ")", "||", "CALL_P", "(", "insn", ")", ")", "njumps", "++", ";", "else", "continue", ";", "while", "(", "njumps", ">", "3", ")", "{", "start", "=", "NEXT_INSN", "(", "start", ")", ";", "if", "(", "(", "JUMP_P", "(", "start", ")", "&&", "asm_noperands", "(", "PATTERN", "(", "start", ")", ")", "<", "0", ")", "||", "CALL_P", "(", "start", ")", ")", "njumps", "--", ",", "isjump", "=", "true", ";", "else", "isjump", "=", "false", ";", "nbytes", "-=", "min_insn_size", "(", "start", ")", ";", "}", "gcc_assert", "(", "njumps", ">=", "0", ")", ";", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "\"Interval %i to %i has %i bytes\\n\"", ",", "INSN_UID", "(", "start", ")", ",", "INSN_UID", "(", "insn", ")", ",", "nbytes", ")", ";", "if", "(", "njumps", "==", "3", "&&", "isjump", "&&", "nbytes", "<", "16", ")", "{", "int", "padsize", "=", "15", "-", "nbytes", "+", "min_insn_size", "(", "insn", ")", ";", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "\"Padding insn %i by %i bytes!\\n\"", ",", "INSN_UID", "(", "insn", ")", ",", "padsize", ")", ";", "emit_insn_before", "(", "gen_pad", "(", "GEN_INT", "(", "padsize", ")", ")", ",", "insn", ")", ";", "}", "}", "}", "</s>" ]

[ "AMD", "K8", "core", "mispredicts", "jumps", "when", "there", "are", "more", "than", "3", "jumps", "in", "16", "byte", "window", "." ]

[ "i386", "0", "0", "15", "15", "0", "3", "1", "1", "0", "\"Label %i with max_skip %i\\n\"", "16", "0", "\"Insn %i estimated to %i bytes\\n\"", "0", "3", "0", "0", "\"Interval %i to %i has %i bytes\\n\"", "3", "16", "15", "\"Padding insn %i by %i bytes!\\n\"" ]

i3864

ix86_avoid_jump_mispredicts

i386

CPU

GCC

18,255

404

1

[]

[ "<s>", "static", "int", "find_gr_spill", "(", "int", "try_locals", ")", "{", "int", "regno", ";", "if", "(", "current_function_is_leaf", ")", "{", "for", "(", "regno", "=", "GR_REG", "(", "1", ")", ";", "regno", "<=", "GR_REG", "(", "31", ")", ";", "regno", "++", ")", "if", "(", "!", "regs_ever_live", "[", "regno", "]", "&&", "call_used_regs", "[", "regno", "]", "&&", "!", "fixed_regs", "[", "regno", "]", "&&", "!", "global_regs", "[", "regno", "]", "&&", "(", "(", "current_frame_info", ".", "gr_used_mask", ">>", "regno", ")", "&", "1", ")", "==", "0", ")", "{", "current_frame_info", ".", "gr_used_mask", "|=", "1", "<<", "regno", ";", "return", "regno", ";", "}", "}", "if", "(", "try_locals", ")", "{", "regno", "=", "current_frame_info", ".", "n_local_regs", ";", "if", "(", "regno", "<", "(", "80", "-", "frame_pointer_needed", ")", ")", "{", "current_frame_info", ".", "n_local_regs", "=", "regno", "+", "1", ";", "return", "LOC_REG", "(", "0", ")", "+", "regno", ";", "}", "}", "return", "0", ";", "}", "</s>" ]

[ "Helper", "function", "for", "ia64_compute_frame_size", ":", "find", "an", "appropriate", "general", "register", "to", "spill", "some", "special", "register", "to", ".", "SPECIAL_SPILL_MASK", "contains", "bits", "in", "GR0", "to", "GR31", "that", "have", "already", "been", "allocated", "by", "this", "routine", ".", "TRY_LOCALS", "is", "true", "if", "we", "should", "attempt", "to", "locate", "a", "local", "regnum", "." ]

[ "ia64", "1", "31", "1", "0", "1", "80", "1", "0", "0" ]

ia643

find_gr_spill

ia64

CPU

GCC

18,256

132

1

[]

[ "<s>", "static", "rtx", "altivec_expand_vec_set_builtin", "(", "tree", "exp", ")", "{", "machine_mode", "tmode", ",", "mode1", ";", "tree", "arg0", ",", "arg1", ",", "arg2", ";", "int", "elt", ";", "rtx", "op0", ",", "op1", ";", "arg0", "=", "CALL_EXPR_ARG", "(", "exp", ",", "0", ")", ";", "arg1", "=", "CALL_EXPR_ARG", "(", "exp", ",", "1", ")", ";", "arg2", "=", "CALL_EXPR_ARG", "(", "exp", ",", "2", ")", ";", "tmode", "=", "TYPE_MODE", "(", "TREE_TYPE", "(", "arg0", ")", ")", ";", "mode1", "=", "TYPE_MODE", "(", "TREE_TYPE", "(", "TREE_TYPE", "(", "arg0", ")", ")", ")", ";", "gcc_assert", "(", "VECTOR_MODE_P", "(", "tmode", ")", ")", ";", "op0", "=", "expand_expr", "(", "arg0", ",", "NULL_RTX", ",", "tmode", ",", "EXPAND_NORMAL", ")", ";", "op1", "=", "expand_expr", "(", "arg1", ",", "NULL_RTX", ",", "mode1", ",", "EXPAND_NORMAL", ")", ";", "elt", "=", "get_element_number", "(", "TREE_TYPE", "(", "arg0", ")", ",", "arg2", ")", ";", "if", "(", "GET_MODE", "(", "op1", ")", "!=", "mode1", "&&", "GET_MODE", "(", "op1", ")", "!=", "VOIDmode", ")", "op1", "=", "convert_modes", "(", "mode1", ",", "GET_MODE", "(", "op1", ")", ",", "op1", ",", "true", ")", ";", "op0", "=", "force_reg", "(", "tmode", ",", "op0", ")", ";", "op1", "=", "force_reg", "(", "mode1", ",", "op1", ")", ";", "rs6000_expand_vector_set", "(", "op0", ",", "op1", ",", "elt", ")", ";", "return", "op0", ";", "}", "</s>" ]

[ "Expand", "vec_set", "builtin", "." ]

[ "powerpcspe", "0", "1", "2" ]

powerpcspe

altivec_expand_vec_set_builtin

powerpcspe

CPU

GCC

18,257

187

1

[]

[ "<s>", "int", "arm_float_words_big_endian", "(", "void", ")", "{", "if", "(", "TARGET_MAVERICK", ")", "return", "0", ";", "if", "(", "TARGET_FPA", ")", "{", "return", "1", ";", "}", "if", "(", "TARGET_VFP", ")", "return", "(", "TARGET_BIG_END", "?", "1", ":", "0", ")", ";", "return", "1", ";", "}", "</s>" ]

[ "Indicate", "whether", "or", "not", "words", "of", "a", "double", "are", "in", "big-endian", "order", "." ]

[ "arm", "0", "1", "1", "0", "1" ]

arm3

arm_float_words_big_endian

arm

CPU

GCC

18,258

39

1

[]

[ "<s>", "BitVector", "PPCRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "PPCSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ";", "const", "PPCFrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "Reserved", ".", "set", "(", "PPC", "::", "ZERO", ")", ";", "Reserved", ".", "set", "(", "PPC", "::", "ZERO8", ")", ";", "Reserved", ".", "set", "(", "PPC", "::", "FP", ")", ";", "Reserved", ".", "set", "(", "PPC", "::", "FP8", ")", ";", "Reserved", ".", "set", "(", "PPC", "::", "BP", ")", ";", "Reserved", ".", "set", "(", "PPC", "::", "BP8", ")", ";", "Reserved", ".", "set", "(", "PPC", "::", "CTR", ")", ";", "Reserved", ".", "set", "(", "PPC", "::", "CTR8", ")", ";", "Reserved", ".", "set", "(", "PPC", "::", "R1", ")", ";", "Reserved", ".", "set", "(", "PPC", "::", "LR", ")", ";", "Reserved", ".", "set", "(", "PPC", "::", "LR8", ")", ";", "Reserved", ".", "set", "(", "PPC", "::", "RM", ")", ";", "if", "(", "!", "Subtarget", ".", "isDarwinABI", "(", ")", "||", "!", "Subtarget", ".", "hasAltivec", "(", ")", ")", "Reserved", ".", "set", "(", "PPC", "::", "VRSAVE", ")", ";", "if", "(", "Subtarget", ".", "isSVR4ABI", "(", ")", ")", "{", "Reserved", ".", "set", "(", "PPC", "::", "R2", ")", ";", "Reserved", ".", "set", "(", "PPC", "::", "R13", ")", ";", "}", "if", "(", "TM", ".", "isPPC64", "(", ")", ")", "{", "Reserved", ".", "set", "(", "PPC", "::", "R13", ")", ";", "Reserved", ".", "set", "(", "PPC", "::", "X1", ")", ";", "Reserved", ".", "set", "(", "PPC", "::", "X13", ")", ";", "if", "(", "TFI", "->", "needsFP", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "PPC", "::", "X31", ")", ";", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "PPC", "::", "X30", ")", ";", "if", "(", "Subtarget", ".", "isSVR4ABI", "(", ")", ")", "{", "const", "PPCFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "PPCFunctionInfo", ">", "(", ")", ";", "if", "(", "FuncInfo", "->", "usesTOCBasePtr", "(", ")", "||", "MF", ".", "hasInlineAsm", "(", ")", ")", "Reserved", ".", "set", "(", "PPC", "::", "X2", ")", ";", "else", "Reserved", ".", "reset", "(", "PPC", "::", "R2", ")", ";", "}", "}", "if", "(", "TFI", "->", "needsFP", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "PPC", "::", "R31", ")", ";", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "{", "if", "(", "Subtarget", ".", "isSVR4ABI", "(", ")", "&&", "!", "TM", ".", "isPPC64", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "Reserved", ".", "set", "(", "PPC", "::", "R29", ")", ";", "else", "Reserved", ".", "set", "(", "PPC", "::", "R30", ")", ";", "}", "if", "(", "Subtarget", ".", "isSVR4ABI", "(", ")", "&&", "!", "TM", ".", "isPPC64", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "Reserved", ".", "set", "(", "PPC", "::", "R30", ")", ";", "if", "(", "!", "Subtarget", ".", "hasAltivec", "(", ")", ")", "for", "(", "TargetRegisterClass", "::", "iterator", "I", "=", "PPC", "::", "VRRCRegClass", ".", "begin", "(", ")", ",", "IE", "=", "PPC", "::", "VRRCRegClass", ".", "end", "(", ")", ";", "I", "!=", "IE", ";", "++", "I", ")", "Reserved", ".", "set", "(", "*", "I", ")", ";", "return", "Reserved", ";", "}", "</s>" ]

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "at", "all", "times", ",", "e.g", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC::ZERO", "PPC::ZERO8", "PPC::FP", "PPC::FP8", "PPC::BP", "PPC::BP8", "PPC::CTR", "PPC::CTR8", "PPC::R1", "PPC::LR", "PPC::LR8", "PPC::RM", "PPC::VRSAVE", "PPC::R2", "PPC::R13", "PPC", "PPC::R13", "PPC::X1", "PPC::X13", "PPC::X31", "PPC::X30", "PPC", "PPC", "PPC::X2", "PPC::R2", "PPC::R31", "PPC", "PPC::R29", "PPC::R30", "PPC", "PPC::R30", "PPC::VRRCRegClass", "PPC::VRRCRegClass" ]

PPCRegisterInfo (2)1

getReservedRegs

PowerPC

CPU

LLVM

18,259

491

1

[]

[ "<s>", "unsigned", "RISCVRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "(", "Subtarget", ".", "isRV64", "(", ")", "?", "RISCV", "::", "fp_64", ":", "RISCV", "::", "fp", ")", ":", "(", "Subtarget", ".", "isRV64", "(", ")", "?", "RISCV", "::", "sp_64", ":", "RISCV", "::", "sp", ")", ";", "}", "</s>" ]

[ "Debug", "information", "queries", "." ]

[ "RISCV", "RISCV", "RISCV::fp_64", "RISCV::fp", "RISCV::sp_64", "RISCV::sp" ]

RISCVRegisterInfo32

getFrameRegister

RISCV

CPU

LLVM

18,260

68

1

[]

[ "<s>", "SDValue", "ARMSelectionDAGInfo", "::", "EmitTargetCodeForMemset", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "Align", "Alignment", ",", "bool", "isVolatile", ",", "MachinePointerInfo", "DstPtrInfo", ")", "const", "{", "return", "EmitSpecializedLibcall", "(", "DAG", ",", "dl", ",", "Chain", ",", "Dst", ",", "Src", ",", "Size", ",", "Alignment", ".", "value", "(", ")", ",", "RTLIB", "::", "MEMSET", ")", ";", "}", "</s>" ]

[ "Emit", "target-specific", "code", "that", "performs", "a", "memset", "." ]

[ "ARM", "ARM" ]

ARMSelectionDAGInfo18

EmitTargetCodeForMemset

ARM

CPU

LLVM

18,261

64

1

[]

[ "<s>", "virtual", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "{", "return", "&", "DL", ";", "}", "</s>" ]

[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]

[ "XCore" ]

XCoreTargetMachine14

getDataLayout

XCore

MPU

LLVM

18,262

14

1

[]

[ "<s>", "int", "GCNTTIImpl", "::", "getArithmeticReductionCost", "(", "unsigned", "Opcode", ",", "VectorType", "*", "Ty", ",", "bool", "IsPairwise", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "EVT", "OrigTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "Ty", ")", ";", "if", "(", "IsPairwise", "||", "!", "ST", "->", "hasVOP3PInsts", "(", ")", "||", "OrigTy", ".", "getScalarSizeInBits", "(", ")", "!=", "16", ")", "return", "BaseT", "::", "getArithmeticReductionCost", "(", "Opcode", ",", "Ty", ",", "IsPairwise", ",", "CostKind", ")", ";", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Ty", ")", ";", "return", "LT", ".", "first", "*", "getFullRateInstrCost", "(", ")", ";", "}", "</s>" ]

[ "Calculate", "the", "cost", "of", "vector", "reduction", "intrinsics", "." ]

[ "AMDGPU", "16" ]

AMDGPUTargetTransformInfo1

getArithmeticReductionCost

AMDGPU

GPU

LLVM

18,263

95

1

[]

[ "<s>", "bool", "MVEGatherScatterLowering", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "!", "EnableMaskedGatherScatters", ")", "return", "false", ";", "auto", "&", "TPC", "=", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ";", "auto", "&", "TM", "=", "TPC", ".", "getTM", "<", "TargetMachine", ">", "(", ")", ";", "auto", "*", "ST", "=", "&", "TM", ".", "getSubtarget", "<", "ARMSubtarget", ">", "(", "F", ")", ";", "if", "(", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "SmallVector", "<", "IntrinsicInst", "*", ",", "4", ">", "Gathers", ";", "SmallVector", "<", "IntrinsicInst", "*", ",", "4", ">", "Scatters", ";", "for", "(", "BasicBlock", "&", "BB", ":", "F", ")", "{", "for", "(", "Instruction", "&", "I", ":", "BB", ")", "{", "IntrinsicInst", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";", "if", "(", "II", "&&", "II", "->", "getIntrinsicID", "(", ")", "==", "Intrinsic", "::", "masked_gather", ")", "{", "Gathers", ".", "push_back", "(", "II", ")", ";", "if", "(", "isa", "<", "GetElementPtrInst", ">", "(", "II", "->", "getArgOperand", "(", "0", ")", ")", ")", "optimiseOffsets", "(", "cast", "<", "Instruction", ">", "(", "II", "->", "getArgOperand", "(", "0", ")", ")", "->", "getOperand", "(", "1", ")", ",", "II", "->", "getParent", "(", ")", ",", "LI", ")", ";", "}", "else", "if", "(", "II", "&&", "II", "->", "getIntrinsicID", "(", ")", "==", "Intrinsic", "::", "masked_scatter", ")", "{", "Scatters", ".", "push_back", "(", "II", ")", ";", "if", "(", "isa", "<", "GetElementPtrInst", ">", "(", "II", "->", "getArgOperand", "(", "1", ")", ")", ")", "optimiseOffsets", "(", "cast", "<", "Instruction", ">", "(", "II", "->", "getArgOperand", "(", "1", ")", ")", "->", "getOperand", "(", "1", ")", ",", "II", "->", "getParent", "(", ")", ",", "LI", ")", ";", "}", "}", "}", "bool", "Changed", "=", "false", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "Gathers", ".", "size", "(", ")", ";", "i", "++", ")", "{", "IntrinsicInst", "*", "I", "=", "Gathers", "[", "i", "]", ";", "Value", "*", "L", "=", "lowerGather", "(", "I", ")", ";", "if", "(", "L", "==", "nullptr", ")", "continue", ";", "SimplifyInstructionsInBlock", "(", "cast", "<", "Instruction", ">", "(", "L", ")", "->", "getParent", "(", ")", ")", ";", "Changed", "=", "true", ";", "}", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "Scatters", ".", "size", "(", ")", ";", "i", "++", ")", "{", "IntrinsicInst", "*", "I", "=", "Scatters", "[", "i", "]", ";", "Value", "*", "S", "=", "lowerScatter", "(", "I", ")", ";", "if", "(", "S", "==", "nullptr", ")", "continue", ";", "SimplifyInstructionsInBlock", "(", "cast", "<", "Instruction", ">", "(", "S", ")", "->", "getParent", "(", ")", ")", ";", "Changed", "=", "true", ";", "}", "return", "Changed", ";", "}", "</s>" ]

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "ARM", "ARM", "4", "4", "Intrinsic::masked_gather", "0", "0", "1", "Intrinsic::masked_scatter", "1", "1", "1", "0", "0" ]

MVEGatherScatterLowering5

runOnFunction

ARM

CPU

LLVM

18,264

408

1

[]

[ "<s>", "bool", "R600InstrInfo", "::", "fitsReadPortLimitations", "(", "const", "std", "::", "vector", "<", "MachineInstr", "*", ">", "&", "IG", ",", "const", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "&", "PV", ",", "std", "::", "vector", "<", "BankSwizzle", ">", "&", "ValidSwizzle", ",", "bool", "isLastAluTrans", ")", "const", "{", "std", "::", "vector", "<", "std", "::", "vector", "<", "std", "::", "pair", "<", "int", ",", "unsigned", ">>", ">", "IGSrcs", ";", "ValidSwizzle", ".", "clear", "(", ")", ";", "unsigned", "ConstCount", ";", "BankSwizzle", "TransBS", "=", "ALU_VEC_012_SCL_210", ";", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "IG", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "IGSrcs", ".", "push_back", "(", "ExtractSrcs", "(", "*", "IG", "[", "i", "]", ",", "PV", ",", "ConstCount", ")", ")", ";", "unsigned", "Op", "=", "getOperandIdx", "(", "IG", "[", "i", "]", "->", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "bank_swizzle", ")", ";", "ValidSwizzle", ".", "push_back", "(", "(", "R600InstrInfo", "::", "BankSwizzle", ")", "IG", "[", "i", "]", "->", "getOperand", "(", "Op", ")", ".", "getImm", "(", ")", ")", ";", "}", "std", "::", "vector", "<", "std", "::", "pair", "<", "int", ",", "unsigned", ">>", "TransOps", ";", "if", "(", "!", "isLastAluTrans", ")", "return", "FindSwizzleForVectorSlot", "(", "IGSrcs", ",", "ValidSwizzle", ",", "TransOps", ",", "TransBS", ")", ";", "TransOps", "=", "std", "::", "move", "(", "IGSrcs", ".", "back", "(", ")", ")", ";", "IGSrcs", ".", "pop_back", "(", ")", ";", "ValidSwizzle", ".", "pop_back", "(", ")", ";", "static", "const", "R600InstrInfo", "::", "BankSwizzle", "TransSwz", "[", "]", "=", "{", "ALU_VEC_012_SCL_210", ",", "ALU_VEC_021_SCL_122", ",", "ALU_VEC_120_SCL_212", ",", "ALU_VEC_102_SCL_221", "}", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "4", ";", "i", "++", ")", "{", "TransBS", "=", "TransSwz", "[", "i", "]", ";", "if", "(", "!", "isConstCompatible", "(", "TransBS", ",", "TransOps", ",", "ConstCount", ")", ")", "continue", ";", "bool", "Result", "=", "FindSwizzleForVectorSlot", "(", "IGSrcs", ",", "ValidSwizzle", ",", "TransOps", ",", "TransBS", ")", ";", "if", "(", "Result", ")", "{", "ValidSwizzle", ".", "push_back", "(", "TransBS", ")", ";", "return", "true", ";", "}", "}", "return", "false", ";", "}", "</s>" ]

[ "Given", "the", "order", "VEC_012", "<", "VEC_021", "<", "VEC_120", "<", "VEC_102", "<", "VEC_201", "<", "VEC_210", "returns", "true", "and", "the", "first", "(", "in", "lexical", "order", ")", "BankSwizzle", "affectation", "starting", "from", "the", "one", "already", "provided", "in", "the", "Instruction", "Group", "MIs", "that", "fits", "Read", "Port", "limitations", "in", "BS", "if", "available", "." ]

[ "AMDGPU", "R600", "0", "AMDGPU::OpName", "R600", "R600", "0", "4" ]

R600InstrInfo21

fitsReadPortLimitations

AMDGPU

GPU

LLVM

18,265

306

1

[]

[ "<s>", "const", "InstrItineraryData", "*", "getInstrItineraryData", "(", ")", "const", "override", "{", "return", "&", "InstrItins", ";", "}", "</s>" ]

[ "getInstrItineraryData", "-", "Returns", "instruction", "itinerary", "data", "for", "the", "target", "or", "specific", "subtarget", "." ]

[ "Nyuzi" ]

NyuziSubtarget

getInstrItineraryData

Nyuzi

GPU

LLVM

18,266

14

1

[]

[ "<s>", "void", "ix86_split_convert_uns_si_sse", "(", "rtx", "operands", "[", "]", ")", "{", "machine_mode", "vecmode", ";", "rtx", "value", ",", "large", ",", "zero_or_two31", ",", "input", ",", "two31", ",", "x", ";", "large", "=", "operands", "[", "1", "]", ";", "zero_or_two31", "=", "operands", "[", "2", "]", ";", "input", "=", "operands", "[", "3", "]", ";", "two31", "=", "operands", "[", "4", "]", ";", "vecmode", "=", "GET_MODE", "(", "large", ")", ";", "value", "=", "gen_rtx_REG", "(", "vecmode", ",", "REGNO", "(", "operands", "[", "0", "]", ")", ")", ";", "if", "(", "MEM_P", "(", "input", ")", ")", "{", "if", "(", "vecmode", "==", "V4SFmode", ")", "emit_insn", "(", "gen_vec_setv4sf_0", "(", "value", ",", "CONST0_RTX", "(", "V4SFmode", ")", ",", "input", ")", ")", ";", "else", "emit_insn", "(", "gen_sse2_loadlpd", "(", "value", ",", "CONST0_RTX", "(", "V2DFmode", ")", ",", "input", ")", ")", ";", "}", "else", "{", "input", "=", "gen_rtx_REG", "(", "vecmode", ",", "REGNO", "(", "input", ")", ")", ";", "emit_move_insn", "(", "value", ",", "CONST0_RTX", "(", "vecmode", ")", ")", ";", "if", "(", "vecmode", "==", "V4SFmode", ")", "emit_insn", "(", "gen_sse_movss", "(", "value", ",", "value", ",", "input", ")", ")", ";", "else", "emit_insn", "(", "gen_sse2_movsd", "(", "value", ",", "value", ",", "input", ")", ")", ";", "}", "emit_move_insn", "(", "large", ",", "two31", ")", ";", "emit_move_insn", "(", "zero_or_two31", ",", "MEM_P", "(", "two31", ")", "?", "large", ":", "two31", ")", ";", "x", "=", "gen_rtx_fmt_ee", "(", "LE", ",", "vecmode", ",", "large", ",", "value", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "large", ",", "x", ")", ")", ";", "x", "=", "gen_rtx_AND", "(", "vecmode", ",", "zero_or_two31", ",", "large", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "zero_or_two31", ",", "x", ")", ")", ";", "x", "=", "gen_rtx_MINUS", "(", "vecmode", ",", "value", ",", "zero_or_two31", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "value", ",", "x", ")", ")", ";", "large", "=", "gen_rtx_REG", "(", "V4SImode", ",", "REGNO", "(", "large", ")", ")", ";", "emit_insn", "(", "gen_ashlv4si3", "(", "large", ",", "large", ",", "GEN_INT", "(", "31", ")", ")", ")", ";", "x", "=", "gen_rtx_REG", "(", "V4SImode", ",", "REGNO", "(", "value", ")", ")", ";", "if", "(", "vecmode", "==", "V4SFmode", ")", "emit_insn", "(", "gen_fix_truncv4sfv4si2", "(", "x", ",", "value", ")", ")", ";", "else", "emit_insn", "(", "gen_sse2_cvttpd2dq", "(", "x", ",", "value", ")", ")", ";", "value", "=", "x", ";", "emit_insn", "(", "gen_xorv4si3", "(", "value", ",", "value", ",", "large", ")", ")", ";", "}", "</s>" ]

[ "Post-reload", "splitter", "for", "converting", "an", "SF", "or", "DFmode", "value", "in", "an", "SSE", "register", "into", "an", "unsigned", "SImode", "." ]

[ "i386", "1", "2", "3", "4", "0", "31" ]

i3864

ix86_split_convert_uns_si_sse

i386

CPU

GCC

18,267

352

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"ARM64 Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "ARM64", "\"ARM64 Instruction Selection\"" ]

ARM64ISelDAGToDAG1

getPassName

ARM64

CPU

LLVM

18,268

13

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MachineLoopInfo", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "ARM" ]

ARMBlockPlacement (2)

getAnalysisUsage

ARM

CPU

LLVM

18,269

27

1

[]

[ "<s>", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]

[ "MSP430" ]

MSP430AsmBackend4

mayNeedRelaxation

MSP430

MPU

LLVM

18,270

20

1

[]

[ "<s>", "static", "bool", "aarch64_print_vector_float_operand", "(", "FILE", "*", "f", ",", "rtx", "x", ",", "bool", "negate", ")", "{", "rtx", "elt", ";", "if", "(", "!", "const_vec_duplicate_p", "(", "x", ",", "&", "elt", ")", ")", "return", "false", ";", "REAL_VALUE_TYPE", "r", "=", "*", "CONST_DOUBLE_REAL_VALUE", "(", "elt", ")", ";", "if", "(", "negate", ")", "r", "=", "real_value_negate", "(", "&", "r", ")", ";", "if", "(", "real_equal", "(", "&", "r", ",", "&", "dconst0", ")", ")", "asm_fprintf", "(", "f", ",", "\"0.0\"", ")", ";", "else", "if", "(", "real_equal", "(", "&", "r", ",", "&", "dconst2", ")", ")", "asm_fprintf", "(", "f", ",", "\"2.0\"", ")", ";", "else", "if", "(", "real_equal", "(", "&", "r", ",", "&", "dconst1", ")", ")", "asm_fprintf", "(", "f", ",", "\"1.0\"", ")", ";", "else", "if", "(", "real_equal", "(", "&", "r", ",", "&", "dconsthalf", ")", ")", "asm_fprintf", "(", "f", ",", "\"0.5\"", ")", ";", "else", "{", "const", "int", "buf_size", "=", "20", ";", "char", "float_buf", "[", "buf_size", "]", "=", "{", "'\\0'", "}", ";", "real_to_decimal_for_mode", "(", "float_buf", ",", "&", "r", ",", "buf_size", ",", "buf_size", ",", "1", ",", "GET_MODE", "(", "elt", ")", ")", ";", "asm_fprintf", "(", "f", ",", "\"%s\"", ",", "float_buf", ")", ";", "}", "return", "true", ";", "}", "</s>" ]

[ "Print", "floating-point", "vector", "immediate", "operand", "X", "to", "F", ",", "negating", "it", "first", "if", "NEGATE", "is", "true", ".", "Return", "true", "on", "success", ",", "false", "if", "it", "is", "n't", "a", "constant", "we", "can", "handle", "." ]

[ "aarch64", "\"0.0\"", "\"2.0\"", "\"1.0\"", "\"0.5\"", "20", "1", "\"%s\"" ]

aarch64

aarch64_print_vector_float_operand

aarch64

CPU

GCC

18,271

179

1

[]

[ "<s>", "static", "void", "avr_output_data_section_asm_op", "(", "const", "char", "*", "data", ")", "{", "avr_need_copy_data_p", "=", "true", ";", "output_section_asm_op", "(", "data", ")", ";", "}", "</s>" ]

[ "Unnamed", "section", "callback", "for", "data_section", "to", "track", "need", "of", "__do_copy_data", "." ]

[ "avr" ]

avr

avr_output_data_section_asm_op

avr

MPU

GCC

18,272

20

1

[]

[ "<s>", "void", "mips_expand_conditional_move", "(", "rtx", "*", "operands", ")", "{", "rtx", "cond", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "1", "]", ")", ";", "rtx", "op0", "=", "XEXP", "(", "operands", "[", "1", "]", ",", "0", ")", ";", "rtx", "op1", "=", "XEXP", "(", "operands", "[", "1", "]", ",", "1", ")", ";", "mips_emit_compare", "(", "&", "code", ",", "&", "op0", ",", "&", "op1", ",", "true", ")", ";", "cond", "=", "gen_rtx_fmt_ee", "(", "code", ",", "GET_MODE", "(", "op0", ")", ",", "op0", ",", "op1", ")", ";", "if", "(", "ISA_HAS_SEL", "&&", "INTEGRAL_MODE_P", "(", "GET_MODE", "(", "operands", "[", "2", "]", ")", ")", "&&", "register_operand", "(", "operands", "[", "2", "]", ",", "VOIDmode", ")", "&&", "register_operand", "(", "operands", "[", "3", "]", ",", "VOIDmode", ")", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "operands", "[", "0", "]", ")", ";", "rtx", "temp", "=", "gen_reg_rtx", "(", "mode", ")", ";", "rtx", "temp2", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "temp", ",", "gen_rtx_IF_THEN_ELSE", "(", "mode", ",", "cond", ",", "operands", "[", "2", "]", ",", "const0_rtx", ")", ")", ")", ";", "cond", "=", "gen_rtx_fmt_ee", "(", "(", "code", "==", "EQ", ")", "?", "NE", ":", "EQ", ",", "GET_MODE", "(", "op0", ")", ",", "op0", ",", "op1", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "temp2", ",", "gen_rtx_IF_THEN_ELSE", "(", "mode", ",", "cond", ",", "operands", "[", "3", "]", ",", "const0_rtx", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "operands", "[", "0", "]", ",", "gen_rtx_IOR", "(", "mode", ",", "temp", ",", "temp2", ")", ")", ")", ";", "}", "else", "{", "if", "(", "FLOAT_MODE_P", "(", "GET_MODE", "(", "operands", "[", "2", "]", ")", ")", "&&", "!", "ISA_HAS_SEL", ")", "{", "operands", "[", "2", "]", "=", "force_reg", "(", "GET_MODE", "(", "operands", "[", "0", "]", ")", ",", "operands", "[", "2", "]", ")", ";", "operands", "[", "3", "]", "=", "force_reg", "(", "GET_MODE", "(", "operands", "[", "0", "]", ")", ",", "operands", "[", "3", "]", ")", ";", "}", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "operands", "[", "0", "]", ",", "gen_rtx_IF_THEN_ELSE", "(", "GET_MODE", "(", "operands", "[", "0", "]", ")", ",", "cond", ",", "operands", "[", "2", "]", ",", "operands", "[", "3", "]", ")", ")", ")", ";", "}", "}", "</s>" ]

[ "Perform", "the", "comparison", "in", "OPERANDS", "[", "1", "]", ".", "Move", "OPERANDS", "[", "2", "]", "into", "OPERANDS", "[", "0", "]", "if", "the", "condition", "holds", ",", "otherwise", "move", "OPERANDS", "[", "3", "]", "into", "OPERANDS", "[", "0", "]", "." ]

[ "mips", "1", "1", "0", "1", "1", "2", "2", "3", "0", "2", "3", "0", "2", "2", "0", "2", "3", "0", "3", "0", "0", "2", "3" ]

mips4

mips_expand_conditional_move

mips

CPU

GCC

18,273

337

1

[]

[ "<s>", "bool", "isToken", "(", ")", "const", "{", "return", "Kind", "==", "k_Token", ";", "}", "</s>" ]

[ "isToken", "-", "Is", "this", "a", "token", "operand", "?" ]

[ "Sparc" ]

SparcAsmParser11

isToken

Sparc

CPU

LLVM

18,274

12

1

[]

[ "<s>", "bool", "h8300_move_ok", "(", "rtx", "dest", ",", "rtx", "src", ")", "{", "rtx", "addr", ",", "other", ";", "if", "(", "MEM_P", "(", "dest", ")", ")", "{", "if", "(", "MEM_P", "(", "src", ")", "||", "CONSTANT_P", "(", "src", ")", ")", "return", "false", ";", "addr", "=", "XEXP", "(", "dest", ",", "0", ")", ";", "other", "=", "src", ";", "}", "else", "if", "(", "MEM_P", "(", "src", ")", ")", "{", "addr", "=", "XEXP", "(", "src", ",", "0", ")", ";", "other", "=", "dest", ";", "}", "else", "return", "true", ";", "if", "(", "GET_RTX_CLASS", "(", "GET_CODE", "(", "addr", ")", ")", "!=", "RTX_AUTOINC", ")", "return", "true", ";", "addr", "=", "XEXP", "(", "addr", ",", "0", ")", ";", "if", "(", "addr", "==", "stack_pointer_rtx", ")", "return", "register_no_sp_elim_operand", "(", "other", ",", "VOIDmode", ")", ";", "else", "return", "!", "reg_overlap_mentioned_p", "(", "other", ",", "addr", ")", ";", "}", "</s>" ]

[ "Helper", "function", "for", "the", "move", "patterns", ".", "Make", "sure", "a", "move", "is", "legitimate", "." ]

[ "h8300", "0", "0", "0" ]

h8300

h8300_move_ok

h8300

MPU

GCC

18,275

128

1

[]

[ "<s>", "bool", "WebAssemblyRegNumbering", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"********** Register Numbering **********\\n\"", "\"********** Function: \"", "<<", "MF", ".", "getName", "(", ")", "<<", "'\\n'", ")", ";", "WebAssemblyFunctionInfo", "&", "MFI", "=", "*", "MF", ".", "getInfo", "<", "WebAssemblyFunctionInfo", ">", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "MachineFrameInfo", "&", "FrameInfo", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MFI", ".", "initWARegs", "(", ")", ";", "MachineBasicBlock", "&", "EntryMBB", "=", "MF", ".", "front", "(", ")", ";", "for", "(", "MachineInstr", "&", "MI", ":", "EntryMBB", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "WebAssembly", "::", "ARGUMENT_I32", ":", "case", "WebAssembly", "::", "ARGUMENT_I64", ":", "case", "WebAssembly", "::", "ARGUMENT_F32", ":", "case", "WebAssembly", "::", "ARGUMENT_F64", ":", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Arg VReg \"", "<<", "MI", ".", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", "<<", "\" -> WAReg \"", "<<", "MI", ".", "getOperand", "(", "1", ")", ".", "getImm", "(", ")", "<<", "\"\\n\"", ")", ";", "MFI", ".", "setWAReg", "(", "MI", ".", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ",", "MI", ".", "getOperand", "(", "1", ")", ".", "getImm", "(", ")", ")", ";", "break", ";", "default", ":", "break", ";", "}", "}", "unsigned", "NumVRegs", "=", "MF", ".", "getRegInfo", "(", ")", ".", "getNumVirtRegs", "(", ")", ";", "unsigned", "NumStackRegs", "=", "0", ";", "unsigned", "CurReg", "=", "MFI", ".", "getParams", "(", ")", ".", "size", "(", ")", ";", "for", "(", "unsigned", "VRegIdx", "=", "0", ";", "VRegIdx", "<", "NumVRegs", ";", "++", "VRegIdx", ")", "{", "unsigned", "VReg", "=", "TargetRegisterInfo", "::", "index2VirtReg", "(", "VRegIdx", ")", ";", "if", "(", "MRI", ".", "use_empty", "(", "VReg", ")", ")", "continue", ";", "if", "(", "MFI", ".", "isVRegStackified", "(", "VReg", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"VReg \"", "<<", "VReg", "<<", "\" -> WAReg \"", "<<", "(", "INT32_MIN", "|", "NumStackRegs", ")", "<<", "\"\\n\"", ")", ";", "MFI", ".", "setWAReg", "(", "VReg", ",", "INT32_MIN", "|", "NumStackRegs", "++", ")", ";", "continue", ";", "}", "if", "(", "MFI", ".", "getWAReg", "(", "VReg", ")", "==", "WebAssemblyFunctionInfo", "::", "UnusedReg", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"VReg \"", "<<", "VReg", "<<", "\" -> WAReg \"", "<<", "CurReg", "<<", "\"\\n\"", ")", ";", "MFI", ".", "setWAReg", "(", "VReg", ",", "CurReg", "++", ")", ";", "}", "}", "if", "(", "FrameInfo", ".", "getStackSize", "(", ")", ">", "0", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"PReg SP \"", "<<", "CurReg", "<<", "\"\\n\"", ")", ";", "MFI", ".", "addPReg", "(", "WebAssembly", "::", "SP32", ",", "CurReg", "++", ")", ";", "}", "return", "true", ";", "}", "</s>" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "WebAssembly", "WebAssembly", "\"********** Register Numbering **********\\n\"", "\"********** Function: \"", "WebAssembly", "WebAssembly", "WebAssembly::ARGUMENT_I32", "WebAssembly::ARGUMENT_I64", "WebAssembly::ARGUMENT_F32", "WebAssembly::ARGUMENT_F64", "\"Arg VReg \"", "0", "\" -> WAReg \"", "1", "\"\\n\"", "0", "1", "0", "0", "\"VReg \"", "\" -> WAReg \"", "\"\\n\"", "WebAssembly", "\"VReg \"", "\" -> WAReg \"", "\"\\n\"", "0", "\"PReg SP \"", "\"\\n\"", "WebAssembly::SP32" ]

WebAssemblyRegNumbering13

runOnMachineFunction

WebAssembly

Virtual ISA

LLVM

18,276

385

1

[]

[ "<s>", "bool", "RISCVMCAsmBackend", "::", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "Fragment", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "{", "Value", "=", "extractBitsForFixup", "(", "Fixup", ".", "getKind", "(", ")", ",", "Value", ")", ";", "return", "(", "int16_t", ")", "Value", "!=", "(", "int64_t", ")", "Value", ";", "}", "</s>" ]

[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]

[ "RISCV", "RISCV" ]

RISCVMCAsmBackend

fixupNeedsRelaxation

RISCV

CPU

LLVM

18,277

50

1

[]

[ "<s>", "static", "void", "rs6000_emit_probe_stack_range", "(", "HOST_WIDE_INT", "first", ",", "HOST_WIDE_INT", "size", ")", "{", "if", "(", "first", "+", "size", "<=", "32768", ")", "{", "HOST_WIDE_INT", "i", ";", "for", "(", "i", "=", "PROBE_INTERVAL", ";", "i", "<", "size", ";", "i", "+=", "PROBE_INTERVAL", ")", "emit_stack_probe", "(", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "(", "first", "+", "i", ")", ")", ")", ";", "emit_stack_probe", "(", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "(", "first", "+", "size", ")", ")", ")", ";", "}", "else", "{", "HOST_WIDE_INT", "rounded_size", ";", "rtx", "r12", "=", "gen_rtx_REG", "(", "Pmode", ",", "12", ")", ";", "rtx", "r0", "=", "gen_rtx_REG", "(", "Pmode", ",", "0", ")", ";", "gcc_assert", "(", "first", "<=", "32768", ")", ";", "rounded_size", "=", "size", "&", "-", "PROBE_INTERVAL", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "r12", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "first", ")", ")", ")", ";", "if", "(", "rounded_size", ">", "32768", ")", "{", "emit_move_insn", "(", "r0", ",", "GEN_INT", "(", "-", "rounded_size", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "r0", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "r12", ",", "r0", ")", ")", ")", ";", "}", "else", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "r0", ",", "plus_constant", "(", "Pmode", ",", "r12", ",", "-", "rounded_size", ")", ")", ")", ";", "if", "(", "TARGET_64BIT", ")", "emit_insn", "(", "gen_probe_stack_rangedi", "(", "r12", ",", "r12", ",", "r0", ")", ")", ";", "else", "emit_insn", "(", "gen_probe_stack_rangesi", "(", "r12", ",", "r12", ",", "r0", ")", ")", ";", "if", "(", "size", "!=", "rounded_size", ")", "emit_stack_probe", "(", "plus_constant", "(", "Pmode", ",", "r12", ",", "rounded_size", "-", "size", ")", ")", ";", "}", "}", "</s>" ]

[ "Emit", "code", "to", "probe", "a", "range", "of", "stack", "addresses", "from", "FIRST", "to", "FIRST+SIZE", ",", "inclusive", ".", "These", "are", "offsets", "from", "the", "current", "stack", "pointer", "." ]

[ "rs6000", "32768", "12", "0", "32768", "32768" ]

rs60004

rs6000_emit_probe_stack_range

rs6000

CPU

GCC

18,278

241

1

[]

[ "<s>", "unsigned", "ARMBaseInstrInfo", "::", "isLoadFromStackSlotPostFE", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "SmallVector", "<", "const", "MachineMemOperand", "*", ",", "1", ">", "Accesses", ";", "if", "(", "MI", ".", "mayLoad", "(", ")", "&&", "hasLoadFromStackSlot", "(", "MI", ",", "Accesses", ")", ")", "{", "FrameIndex", "=", "cast", "<", "FixedStackPseudoSourceValue", ">", "(", "Accesses", ".", "front", "(", ")", "->", "getPseudoValue", "(", ")", ")", "->", "getFrameIndex", "(", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "</s>" ]

[ "isLoadFromStackSlotPostFE", "-", "Check", "for", "post-frame", "ptr", "elimination", "stack", "locations", "as", "well", "." ]

[ "ARM", "ARM", "1" ]

ARMBaseInstrInfo1

isLoadFromStackSlotPostFE

ARM

CPU

LLVM

18,279

72

1

[]

[ "<s>", "void", "aarch64_simd_emit_reg_reg_move", "(", "rtx", "*", "operands", ",", "enum", "machine_mode", "mode", ",", "unsigned", "int", "count", ")", "{", "unsigned", "int", "i", ";", "int", "rdest", "=", "REGNO", "(", "operands", "[", "0", "]", ")", ";", "int", "rsrc", "=", "REGNO", "(", "operands", "[", "1", "]", ")", ";", "if", "(", "!", "reg_overlap_mentioned_p", "(", "operands", "[", "0", "]", ",", "operands", "[", "1", "]", ")", "||", "rdest", "<", "rsrc", ")", "for", "(", "i", "=", "0", ";", "i", "<", "count", ";", "i", "++", ")", "emit_move_insn", "(", "gen_rtx_REG", "(", "mode", ",", "rdest", "+", "i", ")", ",", "gen_rtx_REG", "(", "mode", ",", "rsrc", "+", "i", ")", ")", ";", "else", "for", "(", "i", "=", "0", ";", "i", "<", "count", ";", "i", "++", ")", "emit_move_insn", "(", "gen_rtx_REG", "(", "mode", ",", "rdest", "+", "count", "-", "i", "-", "1", ")", ",", "gen_rtx_REG", "(", "mode", ",", "rsrc", "+", "count", "-", "i", "-", "1", ")", ")", ";", "}", "</s>" ]

[ "Emit", "a", "register", "copy", "from", "operand", "to", "operand", ",", "taking", "care", "not", "to", "early-clobber", "source", "registers", "in", "the", "process", ".", "COUNT", "is", "the", "number", "of", "components", "into", "which", "the", "copy", "needs", "to", "be", "decomposed", "." ]

[ "aarch64", "0", "1", "0", "1", "0", "0", "1", "1" ]

aarch642

aarch64_simd_emit_reg_reg_move

aarch64

CPU

GCC

18,280

140

1

[]

[ "<s>", "static", "machine_mode", "aarch64_preferred_simd_mode", "(", "machine_mode", "mode", ")", "{", "return", "aarch64_simd_container_mode", "(", "mode", ",", "128", ")", ";", "}", "</s>" ]

[ "Return", "128-bit", "container", "as", "the", "preferred", "SIMD", "mode", "for", "MODE", "." ]

[ "aarch64", "128" ]

aarch642

aarch64_preferred_simd_mode

aarch64

CPU

GCC

18,281

17

1

[]

[ "<s>", "void", "assignValueToAddress", "(", "Register", "ValVReg", ",", "Register", "Addr", ",", "uint64_t", "Size", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{", "assert", "(", "(", "Size", "==", "1", "||", "Size", "==", "2", "||", "Size", "==", "4", "||", "Size", "==", "8", ")", "&&", "\"Unsupported size\"", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", "||", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "{", "Size", "=", "4", ";", "assert", "(", "MRI", ".", "getType", "(", "ValVReg", ")", ".", "isScalar", "(", ")", "&&", "\"Only scalars supported atm\"", ")", ";", "auto", "LoadVReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "32", ")", ")", ";", "buildLoad", "(", "LoadVReg", ",", "Addr", ",", "Size", ",", "1", ",", "MPO", ")", ";", "MIRBuilder", ".", "buildTrunc", "(", "ValVReg", ",", "LoadVReg", ")", ";", "}", "else", "{", "buildLoad", "(", "ValVReg", ",", "Addr", ",", "Size", ",", "1", ",", "MPO", ")", ";", "}", "}", "</s>" ]

[ "An", "overload", "which", "takes", "an", "ArgInfo", "if", "additional", "information", "about", "the", "arg", "is", "needed", "." ]

[ "ARM", "1", "2", "4", "8", "\"Unsupported size\"", "4", "\"Only scalars supported atm\"", "32", "1", "1" ]

ARMCallLowering1

assignValueToAddress

ARM

CPU

LLVM

18,282

143

1

[]

[ "<s>", "void", "JVMAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "if", "(", "IsSkipInstruction", "(", "*", "MI", ")", ")", "return", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"EmitInstruction: \"", "<<", "*", "MI", "<<", "'\\n'", ")", ";", "JVMMCInstLower", "InstLower", "(", "OutContext", ",", "*", "this", ")", ";", "MCInst", "TmpInst", ";", "InstLower", ".", "Lower", "(", "MI", ",", "TmpInst", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "TmpInst", ")", ";", "}", "</s>" ]

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "JVM", "JVM", "\"EmitInstruction: \"", "JVM" ]

JVMAsmPrinter

EmitInstruction

JVM

Virtual ISA

LLVM

18,283

65

1

[]

[ "<s>", "static", "tree", "ix86_handle_struct_attribute", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "*", "no_add_attrs", ")", "{", "tree", "*", "type", "=", "NULL", ";", "if", "(", "DECL_P", "(", "*", "node", ")", ")", "{", "if", "(", "TREE_CODE", "(", "*", "node", ")", "==", "TYPE_DECL", ")", "type", "=", "&", "TREE_TYPE", "(", "*", "node", ")", ";", "}", "else", "type", "=", "node", ";", "if", "(", "!", "(", "type", "&&", "(", "TREE_CODE", "(", "*", "type", ")", "==", "RECORD_TYPE", "||", "TREE_CODE", "(", "*", "type", ")", "==", "UNION_TYPE", ")", ")", ")", "{", "warning", "(", "OPT_Wattributes", ",", "\"%qs attribute ignored\"", ",", "IDENTIFIER_POINTER", "(", "name", ")", ")", ";", "*", "no_add_attrs", "=", "true", ";", "}", "else", "if", "(", "(", "is_attribute_p", "(", "\"ms_struct\"", ",", "name", ")", "&&", "lookup_attribute", "(", "\"gcc_struct\"", ",", "TYPE_ATTRIBUTES", "(", "*", "type", ")", ")", ")", "||", "(", "(", "is_attribute_p", "(", "\"gcc_struct\"", ",", "name", ")", "&&", "lookup_attribute", "(", "\"ms_struct\"", ",", "TYPE_ATTRIBUTES", "(", "*", "type", ")", ")", ")", ")", ")", "{", "warning", "(", "OPT_Wattributes", ",", "\"%qs incompatible attribute ignored\"", ",", "IDENTIFIER_POINTER", "(", "name", ")", ")", ";", "*", "no_add_attrs", "=", "true", ";", "}", "return", "NULL_TREE", ";", "}", "</s>" ]

[ "Handle", "a", "``", "ms_struct", "''", "or", "``", "gcc_struct", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]

[ "i386", "\"%qs attribute ignored\"", "\"ms_struct\"", "\"gcc_struct\"", "\"gcc_struct\"", "\"ms_struct\"", "\"%qs incompatible attribute ignored\"" ]

i3863

ix86_handle_struct_attribute

i386

CPU

GCC

18,284

176

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "verifyInstruction", "(", "const", "MachineInstr", "&", "MI", ",", "StringRef", "&", "ErrInfo", ")", "const", "{", "if", "(", "convertAddSubFlagsOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "{", "ErrInfo", "=", "\"Pseudo flag setting opcodes only exist in Selection DAG\"", ";", "return", "false", ";", "}", "return", "true", ";", "}", "</s>" ]

[ "Perform", "target-specific", "instruction", "verification", "." ]

[ "ARM", "ARM", "\"Pseudo flag setting opcodes only exist in Selection DAG\"" ]

ARMBaseInstrInfo (2)2

verifyInstruction

ARM

CPU

LLVM

18,285

40

1

[]

[ "<s>", "static", "void", "fusion_split_address", "(", "rtx", "addr", ",", "rtx", "*", "p_hi", ",", "rtx", "*", "p_lo", ")", "{", "rtx", "hi", ",", "lo", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "UNSPEC", "&&", "XINT", "(", "addr", ",", "1", ")", "==", "UNSPEC_FUSION_ADDIS", ")", "{", "lo", "=", "XVECEXP", "(", "addr", ",", "0", ",", "0", ")", ";", "hi", "=", "gen_rtx_HIGH", "(", "Pmode", ",", "lo", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", "||", "GET_CODE", "(", "addr", ")", "==", "LO_SUM", ")", "{", "hi", "=", "XEXP", "(", "addr", ",", "0", ")", ";", "lo", "=", "XEXP", "(", "addr", ",", "1", ")", ";", "}", "else", "gcc_unreachable", "(", ")", ";", "*", "p_hi", "=", "hi", ";", "*", "p_lo", "=", "lo", ";", "}", "</s>" ]

[ "Given", "an", "address", ",", "convert", "it", "into", "the", "addis", "and", "load", "offset", "parts", ".", "Addresses", "created", "during", "the", "peephole2", "process", "look", "like", ":", "(", "lo_sum", "(", "high", "(", "unspec", "[", "(", "sym", ")", "]", "UNSPEC_TOCREL", ")", ")", "(", "unspec", "[", "(", "...", ")", "]", "UNSPEC_TOCREL", ")", ")" ]

[ "rs6000", "1", "0", "0", "0", "1" ]

rs60005

fusion_split_address

rs6000

CPU

GCC

18,286

114

1

[]

[ "<s>", "bool", "PPCPassConfig", "::", "addPreSched2", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "&", "IfConverterID", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]

[ "PowerPC", "PPC" ]

PPCTargetMachine (2)

addPreSched2

PowerPC

CPU

LLVM

18,287

27

1

[]

[ "<s>", "bool", "doInitialization", "(", "Module", "&", ")", "override", "{", "auto", "*", "TPC", "=", "getAnalysisIfAvailable", "<", "TargetPassConfig", ">", "(", ")", ";", "if", "(", "!", "TPC", ")", "report_fatal_error", "(", "\"TargetMachine is required\"", ")", ";", "TM", "=", "&", "TPC", "->", "getTM", "<", "TargetMachine", ">", "(", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]

[ "AMDGPU", "\"TargetMachine is required\"" ]

AMDGPUAttributor

doInitialization

AMDGPU

GPU

LLVM

18,288

45

1

[]

[ "<s>", "BitVector", "HexagonRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "HEXAGON_RESERVED_REG_1", ")", ";", "Reserved", ".", "set", "(", "HEXAGON_RESERVED_REG_2", ")", ";", "Reserved", ".", "set", "(", "Hexagon", "::", "R29", ")", ";", "Reserved", ".", "set", "(", "Hexagon", "::", "R30", ")", ";", "Reserved", ".", "set", "(", "Hexagon", "::", "R31", ")", ";", "Reserved", ".", "set", "(", "Hexagon", "::", "D14", ")", ";", "Reserved", ".", "set", "(", "Hexagon", "::", "D15", ")", ";", "Reserved", ".", "set", "(", "Hexagon", "::", "LC0", ")", ";", "Reserved", ".", "set", "(", "Hexagon", "::", "LC1", ")", ";", "Reserved", ".", "set", "(", "Hexagon", "::", "SA0", ")", ";", "Reserved", ".", "set", "(", "Hexagon", "::", "SA1", ")", ";", "return", "Reserved", ";", "}", "</s>" ]

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "at", "all", "times", ",", "e.g", "." ]

[ "Hexagon", "Hexagon", "Hexagon::R29", "Hexagon::R30", "Hexagon::R31", "Hexagon::D14", "Hexagon::D15", "Hexagon::LC0", "Hexagon::LC1", "Hexagon::SA0", "Hexagon::SA1" ]

HexagonRegisterInfo1

getReservedRegs

Hexagon

DSP

LLVM

18,289

119

1

[]

[ "<s>", "MCDisassembler", "::", "DecodeStatus", "XCoreDisassembler", "::", "getInstruction", "(", "MCInst", "&", "instr", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "vStream", ",", "raw_ostream", "&", "cStream", ")", "const", "{", "uint16_t", "insn16", ";", "if", "(", "!", "readInstruction16", "(", "Bytes", ",", "Address", ",", "Size", ",", "insn16", ")", ")", "{", "return", "Fail", ";", "}", "DecodeStatus", "Result", "=", "decodeInstruction", "(", "DecoderTable16", ",", "instr", ",", "insn16", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "Fail", ")", "{", "Size", "=", "2", ";", "return", "Result", ";", "}", "uint32_t", "insn32", ";", "if", "(", "!", "readInstruction32", "(", "Bytes", ",", "Address", ",", "Size", ",", "insn32", ")", ")", "{", "return", "Fail", ";", "}", "Result", "=", "decodeInstruction", "(", "DecoderTable32", ",", "instr", ",", "insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "Fail", ")", "{", "Size", "=", "4", ";", "return", "Result", ";", "}", "return", "Fail", ";", "}", "</s>" ]

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "XCore", "XCore", "2", "4" ]

XCoreDisassembler1

getInstruction

XCore

MPU

LLVM

18,290

147

1

[]

[ "<s>", "bool", "SPIRVModuleAnalysis", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "SPIRVTargetMachine", "&", "TM", "=", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ".", "getTM", "<", "SPIRVTargetMachine", ">", "(", ")", ";", "ST", "=", "TM", ".", "getSubtargetImpl", "(", ")", ";", "GR", "=", "ST", "->", "getSPIRVGlobalRegistry", "(", ")", ";", "TII", "=", "ST", "->", "getInstrInfo", "(", ")", ";", "MMI", "=", "&", "getAnalysis", "<", "MachineModuleInfoWrapperPass", ">", "(", ")", ".", "getMMI", "(", ")", ";", "setBaseInfo", "(", "M", ")", ";", "numberRegistersGlobally", "(", "M", ")", ";", "processOtherInstrs", "(", "M", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "SPIRV", "SPIRV", "SPIRV", "SPIRV", "SPIRV" ]

SPIRVModuleAnalysis

runOnModule

SPIRV

Virtual ISA

LLVM

18,291

85

1

[]

[ "<s>", "bool", "PPCTargetLowering", "::", "getPreIndexedAddressParts", "(", "SDNode", "*", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "DisablePPCPreinc", ")", "return", "false", ";", "bool", "isLoad", "=", "true", ";", "SDValue", "Ptr", ";", "EVT", "VT", ";", "unsigned", "Alignment", ";", "if", "(", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ")", "{", "Ptr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "Alignment", "=", "LD", "->", "getAlignment", "(", ")", ";", "}", "else", "if", "(", "StoreSDNode", "*", "ST", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "N", ")", ")", "{", "Ptr", "=", "ST", "->", "getBasePtr", "(", ")", ";", "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "Alignment", "=", "ST", "->", "getAlignment", "(", ")", ";", "isLoad", "=", "false", ";", "}", "else", "return", "false", ";", "if", "(", "isLoad", "&&", "usePartialVectorLoads", "(", "N", ",", "Subtarget", ")", ")", "{", "return", "false", ";", "}", "if", "(", "VT", ".", "isVector", "(", ")", ")", "{", "if", "(", "!", "Subtarget", ".", "hasQPX", "(", ")", "||", "(", "VT", "!=", "MVT", "::", "v4f64", "&&", "VT", "!=", "MVT", "::", "v4f32", ")", ")", "{", "return", "false", ";", "}", "else", "if", "(", "SelectAddressRegRegOnly", "(", "Ptr", ",", "Offset", ",", "Base", ",", "DAG", ")", ")", "{", "AM", "=", "ISD", "::", "PRE_INC", ";", "return", "true", ";", "}", "}", "if", "(", "SelectAddressRegReg", "(", "Ptr", ",", "Base", ",", "Offset", ",", "DAG", ")", ")", "{", "bool", "Swap", "=", "false", ";", "if", "(", "isa", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "||", "isa", "<", "RegisterSDNode", ">", "(", "Base", ")", ")", "Swap", "=", "true", ";", "else", "if", "(", "!", "isLoad", ")", "{", "SDValue", "Val", "=", "cast", "<", "StoreSDNode", ">", "(", "N", ")", "->", "getValue", "(", ")", ";", "if", "(", "Val", "==", "Base", "||", "Base", ".", "getNode", "(", ")", "->", "isPredecessorOf", "(", "Val", ".", "getNode", "(", ")", ")", ")", "Swap", "=", "true", ";", "}", "if", "(", "Swap", ")", "std", "::", "swap", "(", "Base", ",", "Offset", ")", ";", "AM", "=", "ISD", "::", "PRE_INC", ";", "return", "true", ";", "}", "if", "(", "VT", "!=", "MVT", "::", "i64", ")", "{", "if", "(", "!", "SelectAddressRegImm", "(", "Ptr", ",", "Offset", ",", "Base", ",", "DAG", ",", "0", ")", ")", "return", "false", ";", "}", "else", "{", "if", "(", "Alignment", "<", "4", ")", "return", "false", ";", "if", "(", "!", "SelectAddressRegImm", "(", "Ptr", ",", "Offset", ",", "Base", ",", "DAG", ",", "4", ")", ")", "return", "false", ";", "}", "if", "(", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ")", "{", "if", "(", "LD", "->", "getValueType", "(", "0", ")", "==", "MVT", "::", "i64", "&&", "LD", "->", "getMemoryVT", "(", ")", "==", "MVT", "::", "i32", "&&", "LD", "->", "getExtensionType", "(", ")", "==", "ISD", "::", "SEXTLOAD", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Offset", ")", ")", "return", "false", ";", "}", "AM", "=", "ISD", "::", "PRE_INC", ";", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "the", "node", "'s", "address", "can", "be", "legally", "represented", "as", "pre-indexed", "load", "/", "store", "address", "." ]

[ "PowerPC", "PPC", "ISD::MemIndexedMode", "PPC", "MVT::v4f64", "MVT::v4f32", "ISD::PRE_INC", "ISD::PRE_INC", "MVT::i64", "0", "4", "4", "0", "MVT::i64", "MVT::i32", "ISD::SEXTLOAD", "ISD::PRE_INC" ]

PPCISelLowering101

getPreIndexedAddressParts

PowerPC

CPU

LLVM

18,292

460

1

[]

[ "<s>", "static", "void", "process_cfa_adjust_cfa", "(", "FILE", "*", "out_file", ",", "rtx", "pat", ",", "rtx", "insn", ",", "bool", "unwind", ",", "bool", "frame", ")", "{", "rtx", "dest", "=", "SET_DEST", "(", "pat", ")", ";", "rtx", "src", "=", "SET_SRC", "(", "pat", ")", ";", "if", "(", "dest", "==", "stack_pointer_rtx", ")", "{", "if", "(", "GET_CODE", "(", "src", ")", "==", "PLUS", ")", "{", "rtx", "op0", "=", "XEXP", "(", "src", ",", "0", ")", ";", "rtx", "op1", "=", "XEXP", "(", "src", ",", "1", ")", ";", "gcc_assert", "(", "op0", "==", "dest", "&&", "GET_CODE", "(", "op1", ")", "==", "CONST_INT", ")", ";", "if", "(", "INTVAL", "(", "op1", ")", "<", "0", ")", "{", "gcc_assert", "(", "!", "frame_pointer_needed", ")", ";", "if", "(", "unwind", ")", "fprintf", "(", "out_file", ",", "\"\\t.fframe \"", "HOST_WIDE_INT_PRINT_DEC", "\"\\n\"", ",", "-", "INTVAL", "(", "op1", ")", ")", ";", "}", "else", "process_epilogue", "(", "out_file", ",", "insn", ",", "unwind", ",", "frame", ")", ";", "}", "else", "{", "gcc_assert", "(", "src", "==", "hard_frame_pointer_rtx", ")", ";", "process_epilogue", "(", "out_file", ",", "insn", ",", "unwind", ",", "frame", ")", ";", "}", "}", "else", "if", "(", "dest", "==", "hard_frame_pointer_rtx", ")", "{", "gcc_assert", "(", "src", "==", "stack_pointer_rtx", ")", ";", "gcc_assert", "(", "frame_pointer_needed", ")", ";", "if", "(", "unwind", ")", "fprintf", "(", "out_file", ",", "\"\\t.vframe r%d\\n\"", ",", "ia64_dbx_register_number", "(", "REGNO", "(", "dest", ")", ")", ")", ";", "}", "else", "gcc_unreachable", "(", ")", ";", "}", "</s>" ]

[ "This", "function", "processes", "a", "SET", "pattern", "for", "REG_CFA_ADJUST_CFA", "." ]

[ "ia64", "0", "1", "0", "\"\\t.fframe \"", "\"\\n\"", "\"\\t.vframe r%d\\n\"" ]

ia64

process_cfa_adjust_cfa

ia64

CPU

GCC

18,293

205

1

[]

[ "<s>", "void", "MSP430FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "assert", "(", "&", "MF", ".", "front", "(", ")", "==", "&", "MBB", "&&", "\"Shrink-wrapping not yet supported\"", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MSP430MachineFunctionInfo", "*", "MSP430FI", "=", "MF", ".", "getInfo", "<", "MSP430MachineFunctionInfo", ">", "(", ")", ";", "const", "MSP430InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "MSP430InstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "DebugLoc", "DL", "=", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "uint64_t", "StackSize", "=", "MFI", ".", "getStackSize", "(", ")", ";", "uint64_t", "NumBytes", "=", "0", ";", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "uint64_t", "FrameSize", "=", "StackSize", "-", "2", ";", "NumBytes", "=", "FrameSize", "-", "MSP430FI", "->", "getCalleeSavedFrameSize", "(", ")", ";", "MFI", ".", "setOffsetAdjustment", "(", "-", "NumBytes", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "MSP430", "::", "PUSH16r", ")", ")", ".", "addReg", "(", "MSP430", "::", "R4", ",", "RegState", "::", "Kill", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "MSP430", "::", "MOV16rr", ")", ",", "MSP430", "::", "R4", ")", ".", "addReg", "(", "MSP430", "::", "SP", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBBJ", ":", "llvm", "::", "drop_begin", "(", "MF", ")", ")", "MBBJ", ".", "addLiveIn", "(", "MSP430", "::", "R4", ")", ";", "}", "else", "NumBytes", "=", "StackSize", "-", "MSP430FI", "->", "getCalleeSavedFrameSize", "(", ")", ";", "while", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "MSP430", "::", "PUSH16r", ")", ")", "++", "MBBI", ";", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "NumBytes", ")", "{", "if", "(", "NumBytes", ")", "{", "MachineInstr", "*", "MI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "MSP430", "::", "SUB16ri", ")", ",", "MSP430", "::", "SP", ")", ".", "addReg", "(", "MSP430", "::", "SP", ")", ".", "addImm", "(", "NumBytes", ")", ";", "MI", "->", "getOperand", "(", "3", ")", ".", "setIsDead", "(", ")", ";", "}", "}", "}", "</s>" ]

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "MSP430", "MSP430", "\"Shrink-wrapping not yet supported\"", "MSP430", "MSP430", "MSP430", "MSP430", "MSP430", "0", "2", "MSP430", "MSP430::PUSH16r", "MSP430::R4", "MSP430::MOV16rr", "MSP430::R4", "MSP430::SP", "MSP430::R4", "MSP430", "MSP430::PUSH16r", "MSP430::SUB16ri", "MSP430::SP", "MSP430::SP", "3" ]

MSP430FrameLowering (2)

emitPrologue

MSP430

MPU

LLVM

18,294

353

1

[]

[ "<s>", "static", "bool", "originalTypeIsF128", "(", "const", "Type", "*", "Ty", ",", "const", "SDNode", "*", "CallNode", ")", "{", "if", "(", "Ty", "->", "isFP128Ty", "(", ")", ")", "return", "true", ";", "const", "ExternalSymbolSDNode", "*", "ES", "=", "dyn_cast_or_null", "<", "const", "ExternalSymbolSDNode", ">", "(", "CallNode", ")", ";", "return", "(", "ES", "&&", "Ty", "->", "isIntegerTy", "(", "128", ")", "&&", "isF128SoftLibCall", "(", "ES", "->", "getSymbol", "(", ")", ")", ")", ";", "}", "</s>" ]

[ "This", "function", "returns", "true", "if", "Ty", "is", "fp128", ",", "{", "f128", "}", "or", "i128", "which", "was", "originally", "a", "fp128", "." ]

[ "Mips", "128" ]

MipsISelLowering (2)

originalTypeIsF128

Mips

CPU

LLVM

18,295

62

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "ARM64TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0", "]", ")", "{", "case", "'r'", ":", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "64", ")", "return", "std", "::", "make_pair", "(", "0U", ",", "&", "ARM64", "::", "GPR64commonRegClass", ")", ";", "return", "std", "::", "make_pair", "(", "0U", ",", "&", "ARM64", "::", "GPR32commonRegClass", ")", ";", "case", "'w'", ":", "if", "(", "VT", "==", "MVT", "::", "f32", ")", "return", "std", "::", "make_pair", "(", "0U", ",", "&", "ARM64", "::", "FPR32RegClass", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "64", ")", "return", "std", "::", "make_pair", "(", "0U", ",", "&", "ARM64", "::", "FPR64RegClass", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "128", ")", "return", "std", "::", "make_pair", "(", "0U", ",", "&", "ARM64", "::", "FPR128RegClass", ")", ";", "break", ";", "case", "'x'", ":", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "128", ")", "return", "std", "::", "make_pair", "(", "0U", ",", "&", "ARM64", "::", "FPR128_loRegClass", ")", ";", "break", ";", "}", "}", "if", "(", "StringRef", "(", "\"{cc}\"", ")", ".", "equals_lower", "(", "Constraint", ")", ")", "return", "std", "::", "make_pair", "(", "unsigned", "(", "ARM64", "::", "CPSR", ")", ",", "&", "ARM64", "::", "CCRRegClass", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "Res", ";", "Res", "=", "TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "Constraint", ",", "VT", ")", ";", "if", "(", "!", "Res", ".", "second", ")", "{", "unsigned", "Size", "=", "Constraint", ".", "size", "(", ")", ";", "if", "(", "(", "Size", "==", "4", "||", "Size", "==", "5", ")", "&&", "Constraint", "[", "0", "]", "==", "'{'", "&&", "tolower", "(", "Constraint", "[", "1", "]", ")", "==", "'v'", "&&", "Constraint", "[", "Size", "-", "1", "]", "==", "'}'", ")", "{", "const", "std", "::", "string", "Reg", "=", "std", "::", "string", "(", "&", "Constraint", "[", "2", "]", ",", "&", "Constraint", "[", "Size", "-", "1", "]", ")", ";", "int", "RegNo", "=", "atoi", "(", "Reg", ".", "c_str", "(", ")", ")", ";", "if", "(", "RegNo", ">=", "0", "&&", "RegNo", "<=", "31", ")", "{", "Res", ".", "first", "=", "ARM64", "::", "FPR128RegClass", ".", "getRegister", "(", "RegNo", ")", ";", "Res", ".", "second", "=", "&", "ARM64", "::", "FPR128RegClass", ";", "}", "}", "}", "return", "Res", ";", "}", "</s>" ]

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "ARM64", "ARM64", "1", "0", "64", "0U", "ARM64::GPR64commonRegClass", "0U", "ARM64::GPR32commonRegClass", "MVT::f32", "0U", "ARM64::FPR32RegClass", "64", "0U", "ARM64::FPR64RegClass", "128", "0U", "ARM64::FPR128RegClass", "128", "0U", "ARM64::FPR128_loRegClass", "\"{cc}\"", "ARM64::CPSR", "ARM64::CCRRegClass", "4", "5", "0", "1", "1", "2", "1", "0", "31", "ARM64::FPR128RegClass", "ARM64::FPR128RegClass" ]

ARM64ISelLowering

getRegForInlineAsmConstraint

ARM64

CPU

LLVM

18,296

372

1

[]

[ "<s>", "std", "::", "pair", "<", "uint16_t", ",", "uint16_t", ">", "ARMBaseInstrInfo", "::", "getExecutionDomain", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "Subtarget", ".", "hasNEON", "(", ")", ")", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "ARM", "::", "VMOVD", "&&", "!", "isPredicated", "(", "*", "MI", ")", ")", "return", "std", "::", "make_pair", "(", "ExeVFP", ",", "(", "1", "<<", "ExeVFP", ")", "|", "(", "1", "<<", "ExeNEON", ")", ")", ";", "if", "(", "Subtarget", ".", "isCortexA9", "(", ")", "&&", "!", "isPredicated", "(", "*", "MI", ")", "&&", "(", "MI", "->", "getOpcode", "(", ")", "==", "ARM", "::", "VMOVRS", "||", "MI", "->", "getOpcode", "(", ")", "==", "ARM", "::", "VMOVSR", "||", "MI", "->", "getOpcode", "(", ")", "==", "ARM", "::", "VMOVS", ")", ")", "return", "std", "::", "make_pair", "(", "ExeVFP", ",", "(", "1", "<<", "ExeVFP", ")", "|", "(", "1", "<<", "ExeNEON", ")", ")", ";", "}", "unsigned", "Domain", "=", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "ARMII", "::", "DomainMask", ";", "if", "(", "Domain", "&", "ARMII", "::", "DomainNEON", ")", "return", "std", "::", "make_pair", "(", "ExeNEON", ",", "0", ")", ";", "if", "(", "(", "Domain", "&", "ARMII", "::", "DomainNEONA8", ")", "&&", "Subtarget", ".", "isCortexA8", "(", ")", ")", "return", "std", "::", "make_pair", "(", "ExeNEON", ",", "0", ")", ";", "if", "(", "Domain", "&", "ARMII", "::", "DomainVFP", ")", "return", "std", "::", "make_pair", "(", "ExeVFP", ",", "0", ")", ";", "return", "std", "::", "make_pair", "(", "ExeGeneric", ",", "0", ")", ";", "}", "</s>" ]

[ "Return", "the", "current", "execution", "domain", "and", "bit", "mask", "of", "possible", "domains", "for", "instruction", "." ]

[ "ARM", "ARM", "ARM::VMOVD", "1", "1", "ARM::VMOVRS", "ARM::VMOVSR", "ARM::VMOVS", "1", "1", "ARMII::DomainMask", "ARMII::DomainNEON", "0", "ARMII::DomainNEONA8", "0", "ARMII::DomainVFP", "0", "0" ]

ARMBaseInstrInfo120

getExecutionDomain

ARM

CPU

LLVM

18,297

223

1

[]

[ "<s>", "int", "HexagonMCInst", "::", "getMaxValue", "(", "void", ")", "const", "{", "const", "uint64_t", "F", "=", "MCID", ".", "TSFlags", ";", "unsigned", "isSigned", "=", "(", "F", ">>", "HexagonII", "::", "ExtentSignedPos", ")", "&", "HexagonII", "::", "ExtentSignedMask", ";", "unsigned", "bits", "=", "(", "F", ">>", "HexagonII", "::", "ExtentBitsPos", ")", "&", "HexagonII", "::", "ExtentBitsMask", ";", "if", "(", "isSigned", ")", "return", "~", "(", "-", "1U", "<<", "(", "bits", "-", "1", ")", ")", ";", "else", "return", "~", "(", "-", "1U", "<<", "bits", ")", ";", "}", "</s>" ]

[ "Return", "the", "maximal", "unsigned", "value", "possible", "given", "these", "KnownBits", "." ]

[ "Hexagon", "Hexagon", "HexagonII::ExtentSignedPos", "HexagonII::ExtentSignedMask", "HexagonII::ExtentBitsPos", "HexagonII::ExtentBitsMask", "1U", "1", "1U" ]

HexagonMCInst4

getMaxValue

Hexagon

DSP

LLVM

18,298

75

1

[]

[ "<s>", "void", "split_di", "(", "rtx", "operands", "[", "]", ",", "int", "num", ",", "rtx", "lo_half", "[", "]", ",", "rtx", "hi_half", "[", "]", ")", "{", "while", "(", "num", "--", ")", "{", "rtx", "op", "=", "operands", "[", "num", "]", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "MEM", ")", "{", "lo_half", "[", "num", "]", "=", "adjust_address", "(", "op", ",", "SImode", ",", "0", ")", ";", "hi_half", "[", "num", "]", "=", "adjust_address", "(", "op", ",", "SImode", ",", "4", ")", ";", "}", "else", "{", "lo_half", "[", "num", "]", "=", "simplify_gen_subreg", "(", "SImode", ",", "op", ",", "GET_MODE", "(", "op", ")", "==", "VOIDmode", "?", "DImode", ":", "GET_MODE", "(", "op", ")", ",", "0", ")", ";", "hi_half", "[", "num", "]", "=", "simplify_gen_subreg", "(", "SImode", ",", "op", ",", "GET_MODE", "(", "op", ")", "==", "VOIDmode", "?", "DImode", ":", "GET_MODE", "(", "op", ")", ",", "4", ")", ";", "}", "}", "}", "</s>" ]

[ "Split", "one", "or", "more", "DImode", "RTL", "references", "into", "pairs", "of", "SImode", "references", ".", "The", "RTL", "can", "be", "REG", ",", "offsettable", "MEM", ",", "integer", "constant", ",", "or", "CONST_DOUBLE", ".", "``", "operands", "''", "is", "a", "pointer", "to", "an", "array", "of", "DImode", "RTL", "to", "split", "and", "``", "num", "''", "is", "its", "length", ".", "lo_half", "and", "hi_half", "are", "output", "arrays", "that", "parallel", "``", "operands", "''", "." ]

[ "bfin", "0", "4", "0", "4" ]

bfin

split_di

bfin

DSP

GCC

18,299

136

1

[]