Datasets:
docz1105
/
ComBack

Dataset card Data Studio Files
ground_truth
sequencelengths
8
512
natrual_language
sequencelengths
1
243
TS_V_token
sequencelengths
1
182
File
stringlengths
2
45
Func
stringlengths
1
56
Target
stringclasses
175 values
Target_Clf
stringclasses
6 values
Compiler_Type
stringclasses
2 values
Idx
int64
0
36.2k
Length
int64
6
510
Cover_Rate
float64
1
1
Template_token
sequencelengths
0
0
[ "<s>", "static", "void", "s390_save_gprs_to_fprs", "(", "void", ")", "{", "int", "i", ";", "if", "(", "!", "TARGET_Z10", "||", "!", "TARGET_HARD_FLOAT", "||", "!", "crtl", "->", "is_leaf", ")", "return", ";", "for", "(", "i", "=", "6", ";", "i", "<", "16", ";", "i", "++", ")", "{", "if", "(", "FP_REGNO_P", "(", "cfun_gpr_save_slot", "(", "i", ")", ")", ")", "{", "rtx_insn", "*", "insn", "=", "emit_move_insn", "(", "gen_rtx_REG", "(", "DImode", ",", "cfun_gpr_save_slot", "(", "i", ")", ")", ",", "gen_rtx_REG", "(", "DImode", ",", "i", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "1", ";", "}", "}", "}", "</s>" ]
[ "Copy", "GPRS", "into", "FPR", "save", "slots", "." ]
[ "s390", "6", "16", "1" ]
s3904
s390_save_gprs_to_fprs
s390
MPU
GCC
18,000
84
1
[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"CSKY Assembly Printer\"", ";", "}", "</s>" ]
[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
[ "CSKY", "\"CSKY Assembly Printer\"" ]
CSKYAsmPrinter
getPassName
CSKY
CPU
LLVM
18,001
11
1
[]
[ "<s>", "static", "int", "pa_arg_partial_bytes", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "unsigned", "int", "max_arg_words", "=", "8", ";", "unsigned", "int", "offset", "=", "0", ";", "if", "(", "!", "TARGET_64BIT", ")", "return", "0", ";", "if", "(", "pa_function_arg_size", "(", "arg", ".", "mode", ",", "arg", ".", "type", ")", ">", "1", "&&", "(", "cum", "->", "words", "&", "1", ")", ")", "offset", "=", "1", ";", "if", "(", "cum", "->", "words", "+", "offset", "+", "pa_function_arg_size", "(", "arg", ".", "mode", ",", "arg", ".", "type", ")", "<=", "max_arg_words", ")", "return", "0", ";", "else", "if", "(", "cum", "->", "words", "+", "offset", ">=", "max_arg_words", ")", "return", "0", ";", "else", "return", "(", "max_arg_words", "-", "cum", "->", "words", "-", "offset", ")", "*", "UNITS_PER_WORD", ";", "}", "</s>" ]
[ "If", "this", "arg", "would", "be", "passed", "totally", "in", "registers", "or", "totally", "on", "the", "stack", ",", "then", "this", "routine", "should", "return", "zero", "." ]
[ "pa", "8", "0", "0", "1", "1", "1", "0", "0" ]
pa
pa_arg_partial_bytes
pa
CPU
GCC
18,002
122
1
[]
[ "<s>", "unsigned", "RISCVTargetLowering", "::", "ComputeNumSignBitsForTargetNode", "(", "SDValue", "Op", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "RISCVISD", "::", "SLLW", ":", "case", "RISCVISD", "::", "SRAW", ":", "case", "RISCVISD", "::", "SRLW", ":", "case", "RISCVISD", "::", "DIVW", ":", "case", "RISCVISD", "::", "DIVUW", ":", "case", "RISCVISD", "::", "REMUW", ":", "case", "RISCVISD", "::", "ROLW", ":", "case", "RISCVISD", "::", "RORW", ":", "case", "RISCVISD", "::", "GREVIW", ":", "case", "RISCVISD", "::", "GORCIW", ":", "case", "RISCVISD", "::", "FSLW", ":", "case", "RISCVISD", "::", "FSRW", ":", "return", "33", ";", "case", "RISCVISD", "::", "VMV_X_S", ":", "if", "(", "Op", ".", "getOperand", "(", "0", ")", ".", "getScalarValueSizeInBits", "(", ")", ">", "Subtarget", ".", "getXLen", "(", ")", ")", "return", "1", ";", "return", "Subtarget", ".", "getXLen", "(", ")", "-", "Op", ".", "getOperand", "(", "0", ")", ".", "getScalarValueSizeInBits", "(", ")", "+", "1", ";", "}", "return", "1", ";", "}", "</s>" ]
[ "Determine", "the", "number", "of", "bits", "in", "the", "operation", "that", "are", "sign", "bits", "." ]
[ "RISCV", "RISCV", "RISCVISD::SLLW", "RISCVISD::SRAW", "RISCVISD::SRLW", "RISCVISD::DIVW", "RISCVISD::DIVUW", "RISCVISD::REMUW", "RISCVISD::ROLW", "RISCVISD::RORW", "RISCVISD::GREVIW", "RISCVISD::GORCIW", "RISCVISD::FSLW", "RISCVISD::FSRW", "33", "RISCVISD::VMV_X_S", "0", "1", "0", "1", "1" ]
RISCVISelLowering70
ComputeNumSignBitsForTargetNode
RISCV
CPU
LLVM
18,003
151
1
[]
[ "<s>", "void", "PatmosInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "if", "(", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "Naked", ")", ")", "{", "report_fatal_error", "(", "\"Trying to spill a register in naked function \"", "+", "MBB", ".", "getParent", "(", ")", "->", "getName", "(", ")", "+", "\": not supported!\"", ",", "false", ")", ";", "}", "DebugLoc", "DL", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FrameIdx", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FrameIdx", ")", ",", "MFI", ".", "getObjectAlign", "(", "FrameIdx", ")", ")", ";", "if", "(", "RC", "==", "&", "Patmos", "::", "RRegsRegClass", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Patmos", "::", "SWC", ")", ")", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addImm", "(", "0", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "RC", "==", "&", "Patmos", "::", "PRegsRegClass", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Patmos", "::", "PSEUDO_PREG_SPILL", ")", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addImm", "(", "0", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "llvm_unreachable", "(", "\"Register class not handled!\"", ")", ";", "}", "</s>" ]
[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]
[ "Patmos", "Patmos", "\"Trying to spill a register in naked function \"", "\": not supported!\"", "Patmos::RRegsRegClass", "Patmos::SWC", "0", "Patmos::PRegsRegClass", "Patmos::PSEUDO_PREG_SPILL", "0", "\"Register class not handled!\"" ]
PatmosInstrInfo1
storeRegToStackSlot
Patmos
VLIW
LLVM
18,004
268
1
[]
[ "<s>", "bool", "MipsSEInstrInfo", "::", "isCopyInstr", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "*", "&", "Src", ",", "const", "MachineOperand", "*", "&", "Dest", ")", "const", "{", "bool", "isDSPControlWrite", "=", "false", ";", "if", "(", "isReadOrWriteToDSPReg", "(", "MI", ",", "isDSPControlWrite", ")", ")", "{", "if", "(", "!", "MI", ".", "getOperand", "(", "1", ")", ".", "isImm", "(", ")", "||", "MI", ".", "getOperand", "(", "1", ")", ".", "getImm", "(", ")", "!=", "(", "1", "<<", "4", ")", ")", "return", "false", ";", "else", "if", "(", "isDSPControlWrite", ")", "{", "Src", "=", "&", "MI", ".", "getOperand", "(", "0", ")", ";", "Dest", "=", "&", "MI", ".", "getOperand", "(", "2", ")", ";", "}", "else", "{", "Dest", "=", "&", "MI", ".", "getOperand", "(", "0", ")", ";", "Src", "=", "&", "MI", ".", "getOperand", "(", "2", ")", ";", "}", "return", "true", ";", "}", "else", "if", "(", "MI", ".", "isMoveReg", "(", ")", "||", "isORCopyInst", "(", "MI", ")", ")", "{", "Dest", "=", "&", "MI", ".", "getOperand", "(", "0", ")", ";", "Src", "=", "&", "MI", ".", "getOperand", "(", "1", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "</s>" ]
[ "If", "the", "specific", "machine", "instruction", "is", "a", "instruction", "that", "moves/copies", "value", "from", "one", "register", "to", "another", "register", "return", "destination", "and", "source", "registers", "as", "machine", "operands", "." ]
[ "Mips", "Mips", "1", "1", "1", "4", "0", "2", "0", "2", "0", "1" ]
MipsSEInstrInfo11
isCopyInstr
Mips
CPU
LLVM
18,005
170
1
[]
[ "<s>", "bool", "NVPTXLowerKernelArgs", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "!", "isKernelFunction", "(", "F", ")", ")", "return", "false", ";", "for", "(", "Argument", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "if", "(", "Arg", ".", "getType", "(", ")", "->", "isPointerTy", "(", ")", ")", "{", "if", "(", "Arg", ".", "hasByValAttr", "(", ")", ")", "handleByValParam", "(", "&", "Arg", ")", ";", "else", "if", "(", "TM", "&&", "TM", "->", "getDrvInterface", "(", ")", "==", "NVPTX", "::", "CUDA", ")", "handlePointerParam", "(", "&", "Arg", ")", ";", "}", "}", "return", "true", ";", "}", "</s>" ]
[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]
[ "NVPTX", "NVPTX", "NVPTX::CUDA" ]
NVPTXLowerKernelArgs2
runOnFunction
NVPTX
GPU
LLVM
18,006
88
1
[]
[ "<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "{", "return", "2", ";", "}", "</s>" ]
[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]
[ "TeeRISC", "2" ]
TeeRISCAsmBackend
getNumFixupKinds
TeeRISC
CPU
LLVM
18,007
10
1
[]
[ "<s>", "static", "bool", "arm_can_inline_p", "(", "tree", "caller", ",", "tree", "callee", ")", "{", "tree", "caller_tree", "=", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "caller", ")", ";", "tree", "callee_tree", "=", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "callee", ")", ";", "struct", "cl_target_option", "*", "caller_opts", "=", "TREE_TARGET_OPTION", "(", "caller_tree", "?", "caller_tree", ":", "target_option_default_node", ")", ";", "struct", "cl_target_option", "*", "callee_opts", "=", "TREE_TARGET_OPTION", "(", "callee_tree", "?", "callee_tree", ":", "target_option_default_node", ")", ";", "const", "struct", "arm_fpu_desc", "*", "caller_fpu", "=", "&", "all_fpus", "[", "caller_opts", "->", "x_arm_fpu_index", "]", ";", "const", "struct", "arm_fpu_desc", "*", "callee_fpu", "=", "&", "all_fpus", "[", "callee_opts", "->", "x_arm_fpu_index", "]", ";", "if", "(", "(", "caller_fpu", "->", "features", "&", "callee_fpu", "->", "features", ")", "!=", "callee_fpu", "->", "features", ")", "return", "false", ";", "if", "(", "callee_fpu", "->", "model", "!=", "caller_fpu", "->", "model", "||", "callee_fpu", "->", "regs", "!=", "callee_fpu", "->", "regs", ")", "return", "false", ";", "return", "true", ";", "}", "</s>" ]
[ "Hook", "to", "determine", "if", "one", "function", "can", "safely", "inline", "another", "." ]
[ "arm" ]
arm5
arm_can_inline_p
arm
CPU
GCC
18,008
127
1
[]
[ "<s>", "rtx", "rs6000_allocate_stack_temp", "(", "machine_mode", "mode", ",", "bool", "offsettable_p", ",", "bool", "reg_reg_p", ")", "{", "rtx", "stack", "=", "assign_stack_temp", "(", "mode", ",", "GET_MODE_SIZE", "(", "mode", ")", ")", ";", "rtx", "addr", "=", "XEXP", "(", "stack", ",", "0", ")", ";", "int", "strict_p", "=", "(", "reload_in_progress", "||", "reload_completed", ")", ";", "if", "(", "!", "legitimate_indirect_address_p", "(", "addr", ",", "strict_p", ")", ")", "{", "if", "(", "offsettable_p", "&&", "!", "rs6000_legitimate_offset_address_p", "(", "mode", ",", "addr", ",", "strict_p", ",", "true", ")", ")", "stack", "=", "replace_equiv_address", "(", "stack", ",", "copy_addr_to_reg", "(", "addr", ")", ")", ";", "else", "if", "(", "reg_reg_p", "&&", "!", "legitimate_indexed_address_p", "(", "addr", ",", "strict_p", ")", ")", "stack", "=", "replace_equiv_address", "(", "stack", ",", "copy_addr_to_reg", "(", "addr", ")", ")", ";", "}", "return", "stack", ";", "}", "</s>" ]
[ "Allocate", "a", "stack", "temp", "and", "fixup", "the", "address", "so", "it", "meets", "the", "particular", "memory", "requirements", "(", "either", "offetable", "or", "REG+REG", "addressing", ")", "." ]
[ "powerpcspe", "0" ]
powerpcspe
rs6000_allocate_stack_temp
powerpcspe
CPU
GCC
18,009
114
1
[]
[ "<s>", "int", "AArch64TargetLowering", "::", "getScalingFactorCost", "(", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ")", "const", "{", "if", "(", "isLegalAddressingMode", "(", "AM", ",", "Ty", ")", ")", "return", "AM", ".", "Scale", "!=", "0", "&&", "AM", ".", "Scale", "!=", "1", ";", "return", "-", "1", ";", "}", "</s>" ]
[ "Return", "the", "cost", "of", "the", "scaling", "factor", "used", "in", "the", "addressing", "mode", "represented", "by", "AM", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]
[ "AArch64", "AArch64", "0", "1", "1" ]
AArch64ISelLowering109
getScalingFactorCost
AArch64
CPU
LLVM
18,010
43
1
[]
[ "<s>", "void", "visium_profile_hook", "(", "void", ")", "{", "visium_frame_needed", "=", "true", ";", "emit_library_call", "(", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "\"mcount\"", ")", ",", "LCT_NORMAL", ",", "VOIDmode", ")", ";", "}", "</s>" ]
[ "Profiling", "support", ".", "Just", "a", "call", "to", "MCOUNT", "is", "needed", ".", "No", "labelled", "counter", "location", "is", "involved", ".", "Proper", "support", "for", "__builtin_return_address", "is", "also", "required", ",", "which", "is", "fairly", "straightforward", "provided", "a", "frame", "gets", "created", "." ]
[ "visium", "\"mcount\"" ]
visium
visium_profile_hook
visium
Virtual ISA
GCC
18,011
25
1
[]
[ "<s>", "SDValue", "WebAssemblyTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "DL", "(", "Op", ")", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"unimplemented operation lowering\"", ")", ";", "return", "SDValue", "(", ")", ";", "case", "ISD", "::", "FrameIndex", ":", "return", "LowerFrameIndex", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GlobalAddress", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GlobalTLSAddress", ":", "return", "LowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ExternalSymbol", ":", "return", "LowerExternalSymbol", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "JumpTable", ":", "return", "LowerJumpTable", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BR_JT", ":", "return", "LowerBR_JT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VASTART", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BlockAddress", ":", "case", "ISD", "::", "BRIND", ":", "fail", "(", "DL", ",", "DAG", ",", "\"WebAssembly hasn't implemented computed gotos\"", ")", ";", "return", "SDValue", "(", ")", ";", "case", "ISD", "::", "RETURNADDR", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FRAMEADDR", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "CopyToReg", ":", "return", "LowerCopyToReg", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EXTRACT_VECTOR_ELT", ":", "case", "ISD", "::", "INSERT_VECTOR_ELT", ":", "return", "LowerAccessVectorElement", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INTRINSIC_VOID", ":", "case", "ISD", "::", "INTRINSIC_WO_CHAIN", ":", "case", "ISD", "::", "INTRINSIC_W_CHAIN", ":", "return", "LowerIntrinsic", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SIGN_EXTEND_INREG", ":", "return", "LowerSIGN_EXTEND_INREG", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BUILD_VECTOR", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VECTOR_SHUFFLE", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SETCC", ":", "return", "LowerSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SHL", ":", "case", "ISD", "::", "SRA", ":", "case", "ISD", "::", "SRL", ":", "return", "LowerShift", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FP_TO_SINT_SAT", ":", "case", "ISD", "::", "FP_TO_UINT_SAT", ":", "return", "LowerFP_TO_INT_SAT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "LOAD", ":", "return", "LowerLoad", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "STORE", ":", "return", "LowerStore", "(", "Op", ",", "DAG", ")", ";", "}", "}", "</s>" ]
[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]
[ "WebAssembly", "WebAssembly", "\"unimplemented operation lowering\"", "ISD::FrameIndex", "ISD::GlobalAddress", "ISD::GlobalTLSAddress", "ISD::ExternalSymbol", "ISD::JumpTable", "ISD::BR_JT", "ISD::VASTART", "ISD::BlockAddress", "ISD::BRIND", "\"WebAssembly hasn't implemented computed gotos\"", "ISD::RETURNADDR", "ISD::FRAMEADDR", "ISD::CopyToReg", "ISD::EXTRACT_VECTOR_ELT", "ISD::INSERT_VECTOR_ELT", "ISD::INTRINSIC_VOID", "ISD::INTRINSIC_WO_CHAIN", "ISD::INTRINSIC_W_CHAIN", "ISD::SIGN_EXTEND_INREG", "ISD::BUILD_VECTOR", "ISD::VECTOR_SHUFFLE", "ISD::SETCC", "ISD::SHL", "ISD::SRA", "ISD::SRL", "ISD::FP_TO_SINT_SAT", "ISD::FP_TO_UINT_SAT", "ISD::LOAD", "ISD::STORE" ]
WebAssemblyISelLowering26
LowerOperation
WebAssembly
Virtual ISA
LLVM
18,012
357
1
[]
[ "<s>", "void", "X86IntelInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", "Address", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "OS", ")", "{", "printInstFlags", "(", "MI", ",", "OS", ",", "STI", ")", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "X86", "::", "DATA16_PREFIX", "&&", "STI", ".", "getFeatureBits", "(", ")", "[", "X86", "::", "Is16Bit", "]", ")", "{", "OS", "<<", "\"\\tdata32\"", ";", "}", "else", "if", "(", "!", "printAliasInstr", "(", "MI", ",", "Address", ",", "OS", ")", "&&", "!", "printVecCompareInstr", "(", "MI", ",", "OS", ")", ")", "printInstruction", "(", "MI", ",", "Address", ",", "OS", ")", ";", "printAnnotation", "(", "OS", ",", "Annot", ")", ";", "if", "(", "CommentStream", ")", "EmitAnyX86InstComments", "(", "MI", ",", "*", "CommentStream", ",", "MII", ")", ";", "}", "</s>" ]
[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]
[ "X86", "X86", "X86::DATA16_PREFIX", "X86::Is16Bit", "\"\\tdata32\"", "X86" ]
X86IntelInstPrinter14
printInst
X86
CPU
LLVM
18,013
116
1
[]
[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInst", "&", "Res", ")", "const", "override", "{", "}", "</s>" ]
[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]
[ "Teak" ]
TeakAsmBackend
relaxInstruction
Teak
DSP
LLVM
18,014
21
1
[]
[ "<s>", "static", "bool", "bfin_class_likely_spilled_p", "(", "reg_class_t", "rclass", ")", "{", "switch", "(", "rclass", ")", "{", "case", "PREGS_CLOBBERED", ":", "case", "PROLOGUE_REGS", ":", "case", "P0REGS", ":", "case", "D0REGS", ":", "case", "D1REGS", ":", "case", "D2REGS", ":", "case", "CCREGS", ":", "return", "true", ";", "default", ":", "break", ";", "}", "return", "false", ";", "}", "</s>" ]
[ "Implement", "TARGET_CLASS_LIKELY_SPILLED_P", "." ]
[ "bfin" ]
bfin
bfin_class_likely_spilled_p
bfin
DSP
GCC
18,015
46
1
[]
[ "<s>", "static", "void", "microblaze_function_prologue", "(", "FILE", "*", "file", ")", "{", "const", "char", "*", "fnname", ";", "long", "fsiz", "=", "current_frame_info", ".", "total_size", ";", "fnname", "=", "XSTR", "(", "XEXP", "(", "DECL_RTL", "(", "current_function_decl", ")", ",", "0", ")", ",", "0", ")", ";", "if", "(", "!", "flag_inhibit_size_directive", ")", "{", "fputs", "(", "\"\\t.ent\\t\"", ",", "file", ")", ";", "if", "(", "interrupt_handler", "&&", "strcmp", "(", "INTERRUPT_HANDLER_NAME", ",", "fnname", ")", ")", "fputs", "(", "\"_interrupt_handler\"", ",", "file", ")", ";", "else", "if", "(", "break_handler", "&&", "strcmp", "(", "BREAK_HANDLER_NAME", ",", "fnname", ")", ")", "fputs", "(", "\"_break_handler\"", ",", "file", ")", ";", "else", "if", "(", "fast_interrupt", "&&", "strcmp", "(", "FAST_INTERRUPT_NAME", ",", "fnname", ")", ")", "fputs", "(", "\"_fast_interrupt\"", ",", "file", ")", ";", "else", "assemble_name", "(", "file", ",", "fnname", ")", ";", "fputs", "(", "\"\\n\"", ",", "file", ")", ";", "if", "(", "!", "microblaze_is_interrupt_variant", "(", ")", ")", "ASM_OUTPUT_TYPE_DIRECTIVE", "(", "file", ",", "fnname", ",", "\"function\"", ")", ";", "}", "assemble_name", "(", "file", ",", "fnname", ")", ";", "fputs", "(", "\":\\n\"", ",", "file", ")", ";", "if", "(", "interrupt_handler", "&&", "strcmp", "(", "INTERRUPT_HANDLER_NAME", ",", "fnname", ")", ")", "fputs", "(", "\"_interrupt_handler:\\n\"", ",", "file", ")", ";", "if", "(", "break_handler", "&&", "strcmp", "(", "BREAK_HANDLER_NAME", ",", "fnname", ")", ")", "fputs", "(", "\"_break_handler:\\n\"", ",", "file", ")", ";", "if", "(", "!", "flag_inhibit_size_directive", ")", "{", "fprintf", "(", "file", ",", "\"\\t.frame\\t%s,%ld,%s\\t\\t# vars= %ld, regs= %d, args= %d\\n\"", ",", "(", "reg_names", "[", "(", "frame_pointer_needed", ")", "?", "HARD_FRAME_POINTER_REGNUM", ":", "STACK_POINTER_REGNUM", "]", ")", ",", "fsiz", ",", "reg_names", "[", "MB_ABI_SUB_RETURN_ADDR_REGNUM", "+", "GP_REG_FIRST", "]", ",", "current_frame_info", ".", "var_size", ",", "current_frame_info", ".", "num_gp", ",", "(", "int", ")", "crtl", "->", "outgoing_args_size", ")", ";", "fprintf", "(", "file", ",", "\"\\t.mask\\t0x%08lx\\n\"", ",", "current_frame_info", ".", "mask", ")", ";", "}", "}", "</s>" ]
[ "Set", "up", "the", "stack", "and", "frame", "(", "if", "desired", ")", "for", "the", "function", "." ]
[ "microblaze", "0", "0", "\"\\t.ent\\t\"", "\"_interrupt_handler\"", "\"_break_handler\"", "\"_fast_interrupt\"", "\"\\n\"", "\"function\"", "\":\\n\"", "\"_interrupt_handler:\\n\"", "\"_break_handler:\\n\"", "\"\\t.frame\\t%s,%ld,%s\\t\\t# vars= %ld, regs= %d, args= %d\\n\"", "\"\\t.mask\\t0x%08lx\\n\"" ]
microblaze
microblaze_function_prologue
microblaze
MPU
GCC
18,016
252
1
[]
[ "<s>", "bool", "ARMGlobalMerge", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "SmallVector", "<", "GlobalVariable", "*", ",", "16", ">", "Globals", ",", "ConstGlobals", ";", "const", "TargetData", "*", "TD", "=", "TLI", "->", "getTargetData", "(", ")", ";", "unsigned", "MaxOffset", "=", "TLI", "->", "getMaximalGlobalOffset", "(", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "Module", "::", "global_iterator", "I", "=", "M", ".", "global_begin", "(", ")", ",", "E", "=", "M", ".", "global_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "!", "I", "->", "hasLocalLinkage", "(", ")", "||", "I", "->", "isThreadLocal", "(", ")", "||", "I", "->", "hasSection", "(", ")", ")", "continue", ";", "if", "(", "I", "->", "getAlignment", "(", ")", "!=", "0", ")", "continue", ";", "if", "(", "I", "->", "getName", "(", ")", ".", "startswith", "(", "\"llvm.\"", ")", "||", "I", "->", "getName", "(", ")", ".", "startswith", "(", "\".llvm.\"", ")", ")", "continue", ";", "if", "(", "TD", "->", "getTypeAllocSize", "(", "I", "->", "getType", "(", ")", ")", "<", "MaxOffset", ")", "{", "if", "(", "I", "->", "isConstant", "(", ")", ")", "ConstGlobals", ".", "push_back", "(", "I", ")", ";", "else", "Globals", ".", "push_back", "(", "I", ")", ";", "}", "}", "if", "(", "Globals", ".", "size", "(", ")", ">", "1", ")", "Changed", "|=", "doMerge", "(", "Globals", ",", "M", ",", "false", ")", ";", "return", "Changed", ";", "}", "</s>" ]
[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]
[ "ARM", "ARM", "16", "0", "\"llvm.\"", "\".llvm.\"", "1" ]
ARMGlobalMerge
doInitialization
ARM
CPU
LLVM
18,017
202
1
[]
[ "<s>", "static", "bool", "mips_pass_by_reference", "(", "cumulative_args_t", ",", "const", "function_arg_info", "&", "arg", ")", "{", "if", "(", "mips_abi", "==", "ABI_EABI", ")", "{", "int", "size", ";", "if", "(", "arg", ".", "mode", "==", "DImode", "||", "arg", ".", "mode", "==", "DFmode", "||", "arg", ".", "mode", "==", "DQmode", "||", "arg", ".", "mode", "==", "UDQmode", "||", "arg", ".", "mode", "==", "DAmode", "||", "arg", ".", "mode", "==", "UDAmode", ")", "return", "0", ";", "size", "=", "arg", ".", "type_size_in_bytes", "(", ")", ";", "return", "size", "==", "-", "1", "||", "size", ">", "UNITS_PER_WORD", ";", "}", "else", "{", "return", "targetm", ".", "calls", ".", "must_pass_in_stack", "(", "arg", ")", ";", "}", "}", "</s>" ]
[ "Return", "nonzero", "when", "an", "argument", "must", "be", "passed", "by", "reference", "." ]
[ "mips", "0", "1" ]
mips
mips_pass_by_reference
mips
CPU
GCC
18,018
96
1
[]
[ "<s>", "unsigned", "RISCVInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "0", ";", "case", "RISCV", "::", "SB", ":", "case", "RISCV", "::", "SH", ":", "case", "RISCV", "::", "SW", ":", "case", "RISCV", "::", "FSW", ":", "case", "RISCV", "::", "SD", ":", "case", "RISCV", "::", "FSD", ":", "break", ";", "}", "if", "(", "MI", ".", "getOperand", "(", "0", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "1", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "1", ")", ".", "getImm", "(", ")", "==", "0", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "0", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "2", ")", ".", "getReg", "(", ")", ";", "}", "return", "0", ";", "}", "</s>" ]
[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "the", "FrameIndex", "of", "the", "loaded", "stack", "slot", "." ]
[ "RISCV", "RISCV", "0", "RISCV::SB", "RISCV::SH", "RISCV::SW", "RISCV::FSW", "RISCV::SD", "RISCV::FSD", "0", "1", "1", "0", "0", "2", "0" ]
RISCVInstrInfo
isStoreToStackSlot
RISCV
CPU
LLVM
18,019
131
1
[]
[ "<s>", "const", "TargetRegisterClass", "*", "MSP430RegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "return", "&", "MSP430", "::", "GR16RegClass", ";", "}", "</s>" ]
[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]
[ "MSP430", "MSP430", "MSP430::GR16RegClass" ]
MSP430RegisterInfo (2)
getPointerRegClass
MSP430
MPU
LLVM
18,020
24
1
[]
[ "<s>", "static", "int", "decide_alignment", "(", "int", "align", ",", "enum", "stringop_alg", "alg", ",", "int", "expected_size", ",", "machine_mode", "move_mode", ")", "{", "int", "desired_align", "=", "0", ";", "gcc_assert", "(", "alg", "!=", "no_stringop", ")", ";", "if", "(", "alg", "==", "libcall", ")", "return", "0", ";", "if", "(", "move_mode", "==", "VOIDmode", ")", "return", "0", ";", "desired_align", "=", "GET_MODE_SIZE", "(", "move_mode", ")", ";", "if", "(", "TARGET_CPU_P", "(", "PENTIUMPRO", ")", "&&", "(", "alg", "==", "rep_prefix_4_byte", "||", "alg", "==", "rep_prefix_1_byte", ")", ")", "desired_align", "=", "8", ";", "if", "(", "optimize_size", ")", "desired_align", "=", "1", ";", "if", "(", "desired_align", "<", "align", ")", "desired_align", "=", "align", ";", "if", "(", "expected_size", "!=", "-", "1", "&&", "expected_size", "<", "4", ")", "desired_align", "=", "align", ";", "return", "desired_align", ";", "}", "</s>" ]
[ "Decide", "on", "alignment", ".", "We", "know", "that", "the", "operand", "is", "already", "aligned", "to", "ALIGN", "(", "ALIGN", "can", "be", "based", "on", "profile", "feedback", "and", "thus", "it", "is", "not", "100", "%", "guaranteed", ")", "." ]
[ "i386", "0", "0", "0", "8", "1", "1", "4" ]
i386-expand
decide_alignment
i386
CPU
GCC
18,021
113
1
[]
[ "<s>", "bool", "enableIndirectBrExpand", "(", ")", "const", "override", "{", "return", "useIndirectThunkBranches", "(", ")", ";", "}", "</s>" ]
[ "If", "we", "are", "using", "indirect", "thunks", ",", "we", "need", "to", "expand", "indirectbr", "to", "avoid", "it", "lowering", "to", "an", "actual", "indirect", "jump", "." ]
[ "X86" ]
X86Subtarget (2)2
enableIndirectBrExpand
X86
CPU
LLVM
18,022
13
1
[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "shouldOutlineFromFunctionByDefault", "(", "MachineFunction", "&", "MF", ")", "const", "{", "return", "MF", ".", "getFunction", "(", ")", ".", "hasMinSize", "(", ")", ";", "}", "</s>" ]
[ "Return", "true", "if", "the", "function", "should", "be", "outlined", "from", "by", "default", "." ]
[ "AArch64", "AArch64" ]
AArch64InstrInfo10
shouldOutlineFromFunctionByDefault
AArch64
CPU
LLVM
18,023
23
1
[]
[ "<s>", "bool", "AMDGPUPassConfig", "::", "addPreEmitPass", "(", ")", "{", "const", "AMDGPUSubtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "device", "(", ")", "->", "getGeneration", "(", ")", "<=", "AMDGPUDeviceInfo", "::", "HD6XXX", ")", "{", "addPass", "(", "createAMDGPUCFGPreparationPass", "(", "*", "TM", ")", ")", ";", "addPass", "(", "createAMDGPUCFGStructurizerPass", "(", "*", "TM", ")", ")", ";", "addPass", "(", "createR600ExpandSpecialInstrsPass", "(", "*", "TM", ")", ")", ";", "addPass", "(", "&", "FinalizeMachineBundlesID", ")", ";", "}", "else", "{", "addPass", "(", "createSILowerControlFlowPass", "(", "*", "TM", ")", ")", ";", "}", "return", "false", ";", "}", "</s>" ]
[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]
[ "R600", "AMDGPUDeviceInfo::HD6XXX", "SI" ]
AMDGPUTargetMachine101
addPreEmitPass
R600
GPU
LLVM
18,024
88
1
[]
[ "<s>", "static", "int", "pa_arg_partial_bytes", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "unsigned", "int", "max_arg_words", "=", "8", ";", "unsigned", "int", "offset", "=", "0", ";", "if", "(", "!", "TARGET_64BIT", ")", "return", "0", ";", "if", "(", "FUNCTION_ARG_SIZE", "(", "mode", ",", "type", ")", ">", "1", "&&", "(", "cum", "->", "words", "&", "1", ")", ")", "offset", "=", "1", ";", "if", "(", "cum", "->", "words", "+", "offset", "+", "FUNCTION_ARG_SIZE", "(", "mode", ",", "type", ")", "<=", "max_arg_words", ")", "return", "0", ";", "else", "if", "(", "cum", "->", "words", "+", "offset", ">=", "max_arg_words", ")", "return", "0", ";", "else", "return", "(", "max_arg_words", "-", "cum", "->", "words", "-", "offset", ")", "*", "UNITS_PER_WORD", ";", "}", "</s>" ]
[ "If", "this", "arg", "would", "be", "passed", "totally", "in", "registers", "or", "totally", "on", "the", "stack", ",", "then", "this", "routine", "should", "return", "zero", "." ]
[ "pa", "8", "0", "0", "1", "1", "1", "0", "0" ]
pa4
pa_arg_partial_bytes
pa
CPU
GCC
18,025
119
1
[]
[ "<s>", "bool", "ARMAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "AFI", "=", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "MCP", "=", "MF", ".", "getConstantPool", "(", ")", ";", "if", "(", "Subtarget", "->", "isTargetNaCl", "(", ")", ")", "{", "NaClAlignAllJumpTargetsAndConstantPools", "(", "MF", ")", ";", "}", "SetupMachineFunction", "(", "MF", ")", ";", "if", "(", "Subtarget", "->", "isTargetCOFF", "(", ")", ")", "{", "bool", "Internal", "=", "MF", ".", "getFunction", "(", ")", "->", "hasInternalLinkage", "(", ")", ";", "COFF", "::", "SymbolStorageClass", "Scl", "=", "Internal", "?", "COFF", "::", "IMAGE_SYM_CLASS_STATIC", ":", "COFF", "::", "IMAGE_SYM_CLASS_EXTERNAL", ";", "int", "Type", "=", "COFF", "::", "IMAGE_SYM_DTYPE_FUNCTION", "<<", "COFF", "::", "SCT_COMPLEX_TYPE_SHIFT", ";", "OutStreamer", ".", "BeginCOFFSymbolDef", "(", "CurrentFnSym", ")", ";", "OutStreamer", ".", "EmitCOFFSymbolStorageClass", "(", "Scl", ")", ";", "OutStreamer", ".", "EmitCOFFSymbolType", "(", "Type", ")", ";", "OutStreamer", ".", "EndCOFFSymbolDef", "(", ")", ";", "}", "EmitFunctionHeader", "(", ")", ";", "EmitFunctionBody", "(", ")", ";", "return", "false", ";", "}", "</s>" ]
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
[ "ARM", "ARM", "ARM" ]
ARMAsmPrinter104
runOnMachineFunction
ARM
CPU
LLVM
18,026
137
1
[]
[ "<s>", "unsigned", "RISCVInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "0", ";", "case", "RISCV", "::", "LB", ":", "case", "RISCV", "::", "LBU", ":", "case", "RISCV", "::", "LH", ":", "case", "RISCV", "::", "LHU", ":", "case", "RISCV", "::", "FLH", ":", "case", "RISCV", "::", "LW", ":", "case", "RISCV", "::", "FLW", ":", "case", "RISCV", "::", "LWU", ":", "case", "RISCV", "::", "LD", ":", "case", "RISCV", "::", "FLD", ":", "case", "RISCV", "::", "LC_64", ":", "case", "RISCV", "::", "LC_128", ":", "case", "RISCV", "::", "CLB", ":", "case", "RISCV", "::", "CLBU", ":", "case", "RISCV", "::", "CLH", ":", "case", "RISCV", "::", "CLHU", ":", "case", "RISCV", "::", "CLW", ":", "case", "RISCV", "::", "CFLW", ":", "case", "RISCV", "::", "CLWU", ":", "case", "RISCV", "::", "CLD", ":", "case", "RISCV", "::", "CFLD", ":", "case", "RISCV", "::", "CLC_64", ":", "case", "RISCV", "::", "CLC_128", ":", "break", ";", "}", "if", "(", "MI", ".", "getOperand", "(", "1", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "2", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "2", ")", ".", "getImm", "(", ")", "==", "0", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "1", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ";", "}", "return", "0", ";", "}", "</s>" ]
[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "the", "FrameIndex", "of", "the", "loaded", "stack", "slot", "." ]
[ "RISCV", "RISCV", "0", "RISCV::LB", "RISCV::LBU", "RISCV::LH", "RISCV::LHU", "RISCV::FLH", "RISCV::LW", "RISCV::FLW", "RISCV::LWU", "RISCV::LD", "RISCV::FLD", "RISCV::LC_64", "RISCV::LC_128", "RISCV::CLB", "RISCV::CLBU", "RISCV::CLH", "RISCV::CLHU", "RISCV::CLW", "RISCV::CFLW", "RISCV::CLWU", "RISCV::CLD", "RISCV::CFLD", "RISCV::CLC_64", "RISCV::CLC_128", "1", "2", "2", "0", "1", "0", "0" ]
RISCVInstrInfo26
isLoadFromStackSlot
RISCV
CPU
LLVM
18,027
216
1
[]
[ "<s>", "static", "void", "mmix_setup_incoming_varargs", "(", "cumulative_args_t", "args_so_farp_v", ",", "const", "function_arg_info", "&", "arg", ",", "int", "*", "pretend_sizep", ",", "int", "second_time", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "args_so_farp", "=", "get_cumulative_args", "(", "args_so_farp_v", ")", ";", "if", "(", "args_so_farp", "->", "regs", "+", "1", "<", "MMIX_MAX_ARGS_IN_REGS", ")", "*", "pretend_sizep", "=", "(", "MMIX_MAX_ARGS_IN_REGS", "-", "(", "args_so_farp", "->", "regs", "+", "1", ")", ")", "*", "8", ";", "if", "(", "!", "TYPE_NO_NAMED_ARGS_STDARG_P", "(", "TREE_TYPE", "(", "current_function_decl", ")", ")", "&&", "(", "7", "+", "(", "MMIX_FUNCTION_ARG_SIZE", "(", "arg", ".", "mode", ",", "arg", ".", "type", ")", ")", ")", "/", "8", "!=", "1", ")", "internal_error", "(", "\"MMIX Internal: Last named vararg would not fit in a register\"", ")", ";", "}", "</s>" ]
[ "SETUP_INCOMING_VARARGS", "." ]
[ "mmix", "1", "1", "8", "7", "8", "1", "\"MMIX Internal: Last named vararg would not fit in a register\"" ]
mmix1
mmix_setup_incoming_varargs
mmix
CPU
GCC
18,028
95
1
[]
[ "<s>", "bool", "mips_linked_madd_p", "(", "rtx", "prev", ",", "rtx", "insn", ")", "{", "rtx", "x", ";", "x", "=", "single_set", "(", "insn", ")", ";", "if", "(", "x", "==", "0", ")", "return", "false", ";", "x", "=", "SET_SRC", "(", "x", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "0", ")", ")", "==", "MULT", "&&", "reg_set_p", "(", "XEXP", "(", "x", ",", "1", ")", ",", "prev", ")", ")", "return", "true", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "MINUS", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "1", ")", ")", "==", "MULT", "&&", "reg_set_p", "(", "XEXP", "(", "x", ",", "0", ")", ",", "prev", ")", ")", "return", "true", ";", "return", "false", ";", "}", "</s>" ]
[ "Return", "true", "if", "INSN", "is", "a", "multiply-add", "or", "multiply-subtract", "instruction", "and", "PREV", "assigns", "to", "the", "accumulator", "operand", "." ]
[ "mips", "0", "0", "1", "1", "0" ]
mips3
mips_linked_madd_p
mips
CPU
GCC
18,029
112
1
[]
[ "<s>", "bool", "LC2200PassConfig", "::", "addGlobalInstructionSelect", "(", ")", "{", "addPass", "(", "new", "InstructionSelect", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]
[ "This", "method", "should", "install", "a", "(", "global", ")", "instruction", "selector", "pass", ",", "which", "converts", "possibly", "generic", "instructions", "to", "fully", "target-specific", "instructions", ",", "thereby", "constraining", "all", "generic", "virtual", "registers", "to", "register", "classes", "." ]
[ "LC2200", "LC2200" ]
LC2200TargetMachine
addGlobalInstructionSelect
LC2200
CPU
LLVM
18,030
19
1
[]
[ "<s>", "ScheduleHazardRecognizer", "*", "ARMBaseInstrInfo", "::", "CreateTargetMIHazardRecognizer", "(", "const", "InstrItineraryData", "*", "II", ",", "const", "ScheduleDAGMI", "*", "DAG", ")", "const", "{", "MultiHazardRecognizer", "*", "MHR", "=", "new", "MultiHazardRecognizer", "(", ")", ";", "if", "(", "Subtarget", ".", "isCortexM7", "(", ")", "&&", "!", "DAG", "->", "hasVRegLiveness", "(", ")", ")", "MHR", "->", "AddHazardRecognizer", "(", "std", "::", "make_unique", "<", "ARMBankConflictHazardRecognizer", ">", "(", "DAG", ",", "0x4", ",", "true", ")", ")", ";", "auto", "BHR", "=", "TargetInstrInfo", "::", "CreateTargetMIHazardRecognizer", "(", "II", ",", "DAG", ")", ";", "MHR", "->", "AddHazardRecognizer", "(", "std", "::", "unique_ptr", "<", "ScheduleHazardRecognizer", ">", "(", "BHR", ")", ")", ";", "return", "MHR", ";", "}", "</s>" ]
[ "Allocate", "and", "return", "a", "hazard", "recognizer", "to", "use", "for", "this", "target", "when", "scheduling", "the", "machine", "instructions", "before", "register", "allocation", "." ]
[ "ARM", "ARM", "ARM", "0x4" ]
ARMBaseInstrInfo110
CreateTargetMIHazardRecognizer
ARM
CPU
LLVM
18,031
92
1
[]
[ "<s>", "void", "GCNSubtarget", "::", "adjustSchedDependency", "(", "SUnit", "*", "Def", ",", "int", "DefOpIdx", ",", "SUnit", "*", "Use", ",", "int", "UseOpIdx", ",", "SDep", "&", "Dep", ")", "const", "{", "if", "(", "Dep", ".", "getKind", "(", ")", "!=", "SDep", "::", "Kind", "::", "Data", "||", "!", "Dep", ".", "getReg", "(", ")", "||", "!", "Def", "->", "isInstr", "(", ")", "||", "!", "Use", "->", "isInstr", "(", ")", ")", "return", ";", "MachineInstr", "*", "DefI", "=", "Def", "->", "getInstr", "(", ")", ";", "MachineInstr", "*", "UseI", "=", "Use", "->", "getInstr", "(", ")", ";", "if", "(", "DefI", "->", "isBundle", "(", ")", ")", "{", "const", "SIRegisterInfo", "*", "TRI", "=", "getRegisterInfo", "(", ")", ";", "auto", "Reg", "=", "Dep", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "I", "(", "DefI", "->", "getIterator", "(", ")", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "E", "(", "DefI", "->", "getParent", "(", ")", "->", "instr_end", "(", ")", ")", ";", "unsigned", "Lat", "=", "0", ";", "for", "(", "++", "I", ";", "I", "!=", "E", "&&", "I", "->", "isBundledWithPred", "(", ")", ";", "++", "I", ")", "{", "if", "(", "I", "->", "modifiesRegister", "(", "Reg", ",", "TRI", ")", ")", "Lat", "=", "InstrInfo", ".", "getInstrLatency", "(", "getInstrItineraryData", "(", ")", ",", "*", "I", ")", ";", "else", "if", "(", "Lat", ")", "--", "Lat", ";", "}", "Dep", ".", "setLatency", "(", "Lat", ")", ";", "}", "else", "if", "(", "UseI", "->", "isBundle", "(", ")", ")", "{", "const", "SIRegisterInfo", "*", "TRI", "=", "getRegisterInfo", "(", ")", ";", "auto", "Reg", "=", "Dep", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "I", "(", "UseI", "->", "getIterator", "(", ")", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "E", "(", "UseI", "->", "getParent", "(", ")", "->", "instr_end", "(", ")", ")", ";", "unsigned", "Lat", "=", "InstrInfo", ".", "getInstrLatency", "(", "getInstrItineraryData", "(", ")", ",", "*", "DefI", ")", ";", "for", "(", "++", "I", ";", "I", "!=", "E", "&&", "I", "->", "isBundledWithPred", "(", ")", "&&", "Lat", ";", "++", "I", ")", "{", "if", "(", "I", "->", "readsRegister", "(", "Reg", ",", "TRI", ")", ")", "break", ";", "--", "Lat", ";", "}", "Dep", ".", "setLatency", "(", "Lat", ")", ";", "}", "else", "if", "(", "Dep", ".", "getLatency", "(", ")", "==", "0", "&&", "Dep", ".", "getReg", "(", ")", "==", "AMDGPU", "::", "VCC_LO", ")", "{", "Dep", ".", "setLatency", "(", "InstrInfo", ".", "getSchedModel", "(", ")", ".", "computeOperandLatency", "(", "DefI", ",", "DefOpIdx", ",", "UseI", ",", "UseOpIdx", ")", ")", ";", "}", "}", "</s>" ]
[ "Perform", "target", "specific", "adjustments", "to", "the", "latency", "of", "a", "schedule", "dependency", "." ]
[ "AMDGPU", "SI", "0", "SI", "0", "AMDGPU::VCC_LO" ]
AMDGPUSubtarget1
adjustSchedDependency
AMDGPU
GPU
LLVM
18,032
366
1
[]
[ "<s>", "Function", "*", "MBlazeIntrinsicInfo", "::", "getDeclaration", "(", "Module", "*", "M", ",", "unsigned", "IntrID", ",", "Type", "*", "*", "Tys", ",", "unsigned", "numTy", ")", "const", "{", "assert", "(", "!", "isOverloaded", "(", "IntrID", ")", "&&", "\"MBlaze intrinsics are not overloaded\"", ")", ";", "AttributeSet", "AList", "=", "getAttributes", "(", "M", "->", "getContext", "(", ")", ",", "(", "mblazeIntrinsic", "::", "ID", ")", "IntrID", ")", ";", "return", "cast", "<", "Function", ">", "(", "M", "->", "getOrInsertFunction", "(", "getName", "(", "IntrID", ")", ",", "getType", "(", "M", "->", "getContext", "(", ")", ",", "IntrID", ")", ",", "AList", ")", ")", ";", "}", "</s>" ]
[ "Create", "or", "insert", "an", "LLVM", "Function", "declaration", "for", "an", "intrinsic", ",", "and", "return", "it", "." ]
[ "MBlaze", "MBlaze", "\"MBlaze intrinsics are not overloaded\"", "mblazeIntrinsic::ID" ]
MBlazeIntrinsicInfo1
getDeclaration
MBlaze
MPU
LLVM
18,033
84
1
[]
[ "<s>", "static", "rtx_insn", "*", "emit_sp_adjust", "(", "int", "offset", ",", "int", "*", "next_scratch_regno", ",", "bool", "frame_related", ",", "rtx", "reg_notes", ")", "{", "rtx", "to_add", ";", "rtx", "imm_rtx", "=", "GEN_INT", "(", "offset", ")", ";", "rtx", "pat", ";", "rtx_insn", "*", "insn", ";", "if", "(", "satisfies_constraint_J", "(", "imm_rtx", ")", ")", "{", "to_add", "=", "imm_rtx", ";", "}", "else", "{", "rtx", "tmp", "=", "gen_rtx_REG", "(", "Pmode", ",", "(", "*", "next_scratch_regno", ")", "--", ")", ";", "tilegx_expand_set_const64", "(", "tmp", ",", "imm_rtx", ")", ";", "to_add", "=", "tmp", ";", "}", "if", "(", "TARGET_32BIT", ")", "pat", "=", "gen_sp_adjust_32bit", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "to_add", ")", ";", "else", "pat", "=", "gen_sp_adjust", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "to_add", ")", ";", "insn", "=", "emit_insn", "(", "pat", ")", ";", "REG_NOTES", "(", "insn", ")", "=", "reg_notes", ";", "if", "(", "frame_related", ")", "{", "rtx", "real", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "stack_pointer_rtx", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "imm_rtx", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "1", ";", "add_reg_note", "(", "insn", ",", "REG_CFA_ADJUST_CFA", ",", "real", ")", ";", "}", "return", "insn", ";", "}", "</s>" ]
[ "This", "emits", "code", "for", "'sp", "+=", "offset", "'", ".", "The", "ABI", "only", "allows", "us", "to", "modify", "'sp", "'", "in", "a", "single", "'addi", "'", "or", "'addli", "'", ",", "so", "the", "backtracer", "understands", "it", ".", "Larger", "amounts", "can", "not", "use", "those", "instructions", ",", "so", "are", "added", "by", "placing", "the", "offset", "into", "a", "large", "register", "and", "using", "'add", "'", ".", "This", "happens", "after", "reload", ",", "so", "we", "need", "to", "expand", "it", "ourselves", "." ]
[ "tilegx", "1" ]
tilegx2
emit_sp_adjust
tilegx
VLIW
GCC
18,034
164
1
[]
[ "<s>", "static", "rtx", "frame_add", "(", "rtx", "reg", ",", "HOST_WIDE_INT", "offset", ")", "{", "gcc_assert", "(", "(", "offset", "&", "0x3", ")", "==", "0", ")", ";", "if", "(", "!", "offset", ")", "return", "NULL_RTX", ";", "return", "frame_move", "(", "reg", ",", "plus_constant", "(", "Pmode", ",", "reg", ",", "offset", ")", ")", ";", "}", "</s>" ]
[ "Emit", "a", "frame", "insn", "which", "adjusts", "a", "frame", "address", "register", "REG", "by", "OFFSET", "." ]
[ "arc", "0x3", "0" ]
arc
frame_add
arc
MPU
GCC
18,035
46
1
[]
[ "<s>", "bool", "M88kPassConfig", "::", "addGlobalInstructionSelect", "(", ")", "{", "addPass", "(", "new", "InstructionSelect", "(", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]
[ "This", "method", "should", "install", "a", "(", "global", ")", "instruction", "selector", "pass", ",", "which", "converts", "possibly", "generic", "instructions", "to", "fully", "target-specific", "instructions", ",", "thereby", "constraining", "all", "generic", "virtual", "registers", "to", "register", "classes", "." ]
[ "M88k", "M88k" ]
M88kTargetMachine
addGlobalInstructionSelect
M88k
MPU
LLVM
18,036
22
1
[]
[ "<s>", "bool", "MipsPassConfig", "::", "addPreEmitPass", "(", ")", "{", "PM", ".", "add", "(", "createMipsDelaySlotFillerPass", "(", "getMipsTargetMachine", "(", ")", ")", ")", ";", "return", "true", ";", "}", "</s>" ]
[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]
[ "Mips", "Mips", "Mips", "Mips" ]
MipsTargetMachine86
addPreEmitPass
Mips
CPU
LLVM
18,037
23
1
[]
[ "<s>", "int", "neg_const_double_rtx_ok_for_fpa", "(", "rtx", "x", ")", "{", "REAL_VALUE_TYPE", "r", ";", "int", "i", ";", "if", "(", "!", "fp_consts_inited", ")", "init_fp_table", "(", ")", ";", "REAL_VALUE_FROM_CONST_DOUBLE", "(", "r", ",", "x", ")", ";", "r", "=", "REAL_VALUE_NEGATE", "(", "r", ")", ";", "if", "(", "REAL_VALUE_MINUS_ZERO", "(", "r", ")", ")", "return", "0", ";", "for", "(", "i", "=", "0", ";", "i", "<", "8", ";", "i", "++", ")", "if", "(", "REAL_VALUES_EQUAL", "(", "r", ",", "values_fp", "[", "i", "]", ")", ")", "return", "1", ";", "return", "0", ";", "}", "</s>" ]
[ "Return", "TRUE", "if", "rtx", "X", "is", "a", "valid", "immediate", "FPA", "constant", "." ]
[ "arm", "0", "0", "8", "1", "0" ]
arm3
neg_const_double_rtx_ok_for_fpa
arm
CPU
GCC
18,038
78
1
[]
[ "<s>", "bool", "AArch64BranchFixup", "::", "isBBInRange", "(", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "DestBB", ",", "unsigned", "OffsetBits", ")", "{", "int64_t", "BrOffset", "=", "getOffsetOf", "(", "MI", ")", ";", "int64_t", "DestOffset", "=", "BBInfo", "[", "DestBB", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Branch of destination BB#\"", "<<", "DestBB", "->", "getNumber", "(", ")", "<<", "\" from BB#\"", "<<", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "<<", "\" bits available=\"", "<<", "OffsetBits", "<<", "\" from \"", "<<", "getOffsetOf", "(", "MI", ")", "<<", "\" to \"", "<<", "DestOffset", "<<", "\" offset \"", "<<", "int", "(", "DestOffset", "-", "BrOffset", ")", "<<", "\"\\t\"", "<<", "*", "MI", ")", ";", "return", "isIntN", "(", "OffsetBits", ",", "DestOffset", "-", "BrOffset", ")", ";", "}", "</s>" ]
[ "isBBInRange", "-", "Returns", "true", "if", "the", "distance", "between", "specific", "MI", "and", "specific", "BB", "can", "fit", "in", "MI", "'s", "displacement", "field", "." ]
[ "AArch64", "AArch64", "\"Branch of destination BB#\"", "\" from BB#\"", "\" bits available=\"", "\" from \"", "\" to \"", "\" offset \"", "\"\\t\"" ]
AArch64BranchFixupPass1
isBBInRange
AArch64
CPU
LLVM
18,039
106
1
[]
[ "<s>", "static", "void", "rl78_remove_unused_sets", "(", "void", ")", "{", "rtx_insn", "*", "insn", ",", "*", "ninsn", "=", "NULL", ";", "rtx", "dest", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "ninsn", ")", "{", "ninsn", "=", "next_nonnote_nondebug_insn", "(", "insn", ")", ";", "rtx", "set", "=", "single_set", "(", "insn", ")", ";", "if", "(", "set", "==", "NULL", ")", "continue", ";", "dest", "=", "SET_DEST", "(", "set", ")", ";", "if", "(", "GET_CODE", "(", "dest", ")", "!=", "REG", "||", "REGNO", "(", "dest", ")", ">", "23", ")", "continue", ";", "if", "(", "find_regno_note", "(", "insn", ",", "REG_UNUSED", ",", "REGNO", "(", "dest", ")", ")", ")", "{", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "\"deleting because the set register is never used.\\n\"", ")", ";", "delete_insn", "(", "insn", ")", ";", "}", "}", "}", "</s>" ]
[ "Remove", "any", "SETs", "where", "the", "destination", "is", "unneeded", "." ]
[ "rl78", "23", "\"deleting because the set register is never used.\\n\"" ]
rl78
rl78_remove_unused_sets
rl78
MPU
GCC
18,040
116
1
[]
[ "<s>", "int", "X86RegisterInfo", "::", "getSEHRegNum", "(", "unsigned", "i", ")", "const", "{", "int", "reg", "=", "X86_MC", "::", "getX86RegNum", "(", "i", ")", ";", "switch", "(", "i", ")", "{", "case", "X86", "::", "R8", ":", "case", "X86", "::", "R8D", ":", "case", "X86", "::", "R8W", ":", "case", "X86", "::", "R8B", ":", "case", "X86", "::", "R9", ":", "case", "X86", "::", "R9D", ":", "case", "X86", "::", "R9W", ":", "case", "X86", "::", "R9B", ":", "case", "X86", "::", "R10", ":", "case", "X86", "::", "R10D", ":", "case", "X86", "::", "R10W", ":", "case", "X86", "::", "R10B", ":", "case", "X86", "::", "R11", ":", "case", "X86", "::", "R11D", ":", "case", "X86", "::", "R11W", ":", "case", "X86", "::", "R11B", ":", "case", "X86", "::", "R12", ":", "case", "X86", "::", "R12D", ":", "case", "X86", "::", "R12W", ":", "case", "X86", "::", "R12B", ":", "case", "X86", "::", "R13", ":", "case", "X86", "::", "R13D", ":", "case", "X86", "::", "R13W", ":", "case", "X86", "::", "R13B", ":", "case", "X86", "::", "R14", ":", "case", "X86", "::", "R14D", ":", "case", "X86", "::", "R14W", ":", "case", "X86", "::", "R14B", ":", "case", "X86", "::", "R15", ":", "case", "X86", "::", "R15D", ":", "case", "X86", "::", "R15W", ":", "case", "X86", "::", "R15B", ":", "case", "X86", "::", "XMM8", ":", "case", "X86", "::", "XMM9", ":", "case", "X86", "::", "XMM10", ":", "case", "X86", "::", "XMM11", ":", "case", "X86", "::", "XMM12", ":", "case", "X86", "::", "XMM13", ":", "case", "X86", "::", "XMM14", ":", "case", "X86", "::", "XMM15", ":", "case", "X86", "::", "YMM8", ":", "case", "X86", "::", "YMM9", ":", "case", "X86", "::", "YMM10", ":", "case", "X86", "::", "YMM11", ":", "case", "X86", "::", "YMM12", ":", "case", "X86", "::", "YMM13", ":", "case", "X86", "::", "YMM14", ":", "case", "X86", "::", "YMM15", ":", "reg", "+=", "8", ";", "}", "return", "reg", ";", "}", "</s>" ]
[ "Map", "a", "target", "register", "to", "an", "equivalent", "SEH", "register", "number", "." ]
[ "X86", "X86", "X86", "X86", "X86::R8", "X86::R8D", "X86::R8W", "X86::R8B", "X86::R9", "X86::R9D", "X86::R9W", "X86::R9B", "X86::R10", "X86::R10D", "X86::R10W", "X86::R10B", "X86::R11", "X86::R11D", "X86::R11W", "X86::R11B", "X86::R12", "X86::R12D", "X86::R12W", "X86::R12B", "X86::R13", "X86::R13D", "X86::R13W", "X86::R13B", "X86::R14", "X86::R14D", "X86::R14W", "X86::R14B", "X86::R15", "X86::R15D", "X86::R15W", "X86::R15B", "X86::XMM8", "X86::XMM9", "X86::XMM10", "X86::XMM11", "X86::XMM12", "X86::XMM13", "X86::XMM14", "X86::XMM15", "X86::YMM8", "X86::YMM9", "X86::YMM10", "X86::YMM11", "X86::YMM12", "X86::YMM13", "X86::YMM14", "X86::YMM15", "8" ]
X86RegisterInfo101
getSEHRegNum
X86
CPU
LLVM
18,041
274
1
[]
[ "<s>", "static", "tree", "aarch64_general_add_builtin", "(", "const", "char", "*", "name", ",", "tree", "type", ",", "unsigned", "int", "code", ",", "tree", "attrs", "=", "NULL_TREE", ")", "{", "code", "=", "(", "code", "<<", "AARCH64_BUILTIN_SHIFT", ")", "|", "AARCH64_BUILTIN_GENERAL", ";", "return", "add_builtin_function", "(", "name", ",", "type", ",", "code", ",", "BUILT_IN_MD", ",", "NULL", ",", "attrs", ")", ";", "}", "</s>" ]
[ "Wrapper", "around", "add_builtin_function", ".", "NAME", "is", "the", "name", "of", "the", "built-in", "function", ",", "TYPE", "is", "the", "function", "type", ",", "CODE", "is", "the", "function", "subcode", "(", "relative", "to", "AARCH64_BUILTIN_GENERAL", ")", ",", "and", "ATTRS", "is", "the", "function", "attributes", "." ]
[ "aarch64" ]
aarch64-builtins
aarch64_general_add_builtin
aarch64
CPU
GCC
18,042
49
1
[]
[ "<s>", "static", "int", "loongarch_symbol_insns", "(", "enum", "loongarch_symbol_type", "type", ",", "machine_mode", "mode", ")", "{", "switch", "(", "type", ")", "{", "case", "SYMBOL_GOT_DISP", ":", "if", "(", "!", "TARGET_EXPLICIT_RELOCS", "&&", "mode", "!=", "MAX_MACHINE_MODE", ")", "return", "0", ";", "return", "3", ";", "case", "SYMBOL_PCREL", ":", "case", "SYMBOL_TLS_IE", ":", "case", "SYMBOL_TLS_LE", ":", "return", "2", ";", "case", "SYMBOL_TLSGD", ":", "case", "SYMBOL_TLSLDM", ":", "return", "3", ";", "case", "SYMBOL_PCREL64", ":", "return", "5", ";", "case", "SYMBOL_TLS", ":", "return", "0", ";", "}", "gcc_unreachable", "(", ")", ";", "}", "</s>" ]
[ "Returns", "the", "number", "of", "instructions", "necessary", "to", "reference", "a", "symbol", "." ]
[ "loongarch", "0", "3", "2", "3", "5", "0" ]
loongarch1
loongarch_symbol_insns
loongarch
CPU
GCC
18,043
74
1
[]
[ "<s>", "void", "ix86_expand_clear", "(", "rtx", "dest", ")", "{", "rtx", "tmp", ";", "gcc_assert", "(", "reload_completed", ")", ";", "if", "(", "GET_MODE_SIZE", "(", "GET_MODE", "(", "dest", ")", ")", "<", "4", ")", "dest", "=", "gen_rtx_REG", "(", "SImode", ",", "REGNO", "(", "dest", ")", ")", ";", "tmp", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "dest", ",", "const0_rtx", ")", ";", "if", "(", "!", "TARGET_USE_MOV0", "||", "optimize_insn_for_size_p", "(", ")", ")", "{", "rtx", "clob", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "CCmode", ",", "FLAGS_REG", ")", ")", ";", "tmp", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "2", ",", "tmp", ",", "clob", ")", ")", ";", "}", "emit_insn", "(", "tmp", ")", ";", "}", "</s>" ]
[ "Generate", "either", "``", "mov", "$", "0", ",", "reg", "''", "or", "``", "xor", "reg", ",", "reg", "''", ",", "as", "appropriate", "for", "the", "target", "." ]
[ "i386", "4", "2" ]
i3864
ix86_expand_clear
i386
CPU
GCC
18,044
98
1
[]
[ "<s>", "static", "unsigned", "ix86_add_stmt_cost", "(", "void", "*", "data", ",", "int", "count", ",", "enum", "vect_cost_for_stmt", "kind", ",", "struct", "_stmt_vec_info", "*", "stmt_info", ",", "int", "misalign", ",", "enum", "vect_cost_model_location", "where", ")", "{", "unsigned", "*", "cost", "=", "(", "unsigned", "*", ")", "data", ";", "unsigned", "retval", "=", "0", ";", "tree", "vectype", "=", "stmt_info", "?", "stmt_vectype", "(", "stmt_info", ")", ":", "NULL_TREE", ";", "int", "stmt_cost", "=", "ix86_builtin_vectorization_cost", "(", "kind", ",", "vectype", ",", "misalign", ")", ";", "if", "(", "where", "==", "vect_body", "&&", "stmt_info", "&&", "stmt_in_inner_loop_p", "(", "stmt_info", ")", ")", "count", "*=", "50", ";", "retval", "=", "(", "unsigned", ")", "(", "count", "*", "stmt_cost", ")", ";", "if", "(", "TARGET_SILVERMONT", "||", "TARGET_INTEL", ")", "if", "(", "stmt_info", "&&", "stmt_info", "->", "stmt", ")", "{", "tree", "lhs_op", "=", "gimple_get_lhs", "(", "stmt_info", "->", "stmt", ")", ";", "if", "(", "lhs_op", "&&", "TREE_CODE", "(", "TREE_TYPE", "(", "lhs_op", ")", ")", "==", "INTEGER_TYPE", ")", "retval", "=", "(", "retval", "*", "17", ")", "/", "10", ";", "}", "cost", "[", "where", "]", "+=", "retval", ";", "return", "retval", ";", "}", "</s>" ]
[ "Implement", "targetm.vectorize.add_stmt_cost", "." ]
[ "i386", "0", "50", "17", "10" ]
i3864
ix86_add_stmt_cost
i386
CPU
GCC
18,045
156
1
[]
[ "<s>", "bool", "isLittleEndian", "(", ")", "const", "{", "return", "IsLittleEndian", ";", "}", "</s>" ]
[ "Tests", "whether", "the", "target", "triple", "is", "little", "endian", "." ]
[ "AArch64" ]
AArch64Subtarget50
isLittleEndian
AArch64
CPU
LLVM
18,046
10
1
[]
[ "<s>", "void", "fr30_expand_epilogue", "(", ")", "{", "int", "regno", ";", "if", "(", "!", "current_frame_info", ".", "initialised", ")", "abort", "(", ")", ";", "if", "(", "current_frame_info", ".", "frame_size", ">", "0", ")", "{", "if", "(", "current_frame_info", ".", "save_fp", "&&", "frame_pointer_needed", ")", "{", "emit_insn", "(", "gen_leave_func", "(", ")", ")", ";", "current_frame_info", ".", "save_fp", "=", "0", ";", "}", "else", "if", "(", "current_frame_info", ".", "frame_size", "<=", "508", ")", "emit_insn", "(", "gen_add_to_stack", "(", "GEN_INT", "(", "current_frame_info", ".", "frame_size", ")", ")", ")", ";", "else", "{", "rtx", "tmp", "=", "gen_rtx_REG", "(", "Pmode", ",", "PROLOGUE_TMP_REGNUM", ")", ";", "emit_insn", "(", "gen_movsi", "(", "tmp", ",", "GEN_INT", "(", "current_frame_info", ".", "frame_size", ")", ")", ")", ";", "emit_insn", "(", "gen_addsi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "tmp", ")", ")", ";", "}", "}", "if", "(", "current_frame_info", ".", "save_fp", ")", "emit_insn", "(", "gen_movsi_pop", "(", "frame_pointer_rtx", ")", ")", ";", "if", "(", "current_frame_info", ".", "save_rp", ")", "emit_insn", "(", "gen_movsi_pop", "(", "gen_rtx_REG", "(", "Pmode", ",", "RETURN_POINTER_REGNUM", ")", ")", ")", ";", "for", "(", "regno", "=", "0", ";", "regno", "<", "STACK_POINTER_REGNUM", ";", "regno", "++", ")", "if", "(", "current_frame_info", ".", "gmask", "&", "(", "1", "<<", "regno", ")", ")", "emit_insn", "(", "gen_movsi_pop", "(", "gen_rtx_REG", "(", "Pmode", ",", "regno", ")", ")", ")", ";", "if", "(", "current_frame_info", ".", "pretend_size", ")", "emit_insn", "(", "gen_add_to_stack", "(", "GEN_INT", "(", "current_frame_info", ".", "pretend_size", ")", ")", ")", ";", "current_frame_info", "=", "zero_frame_info", ";", "emit_jump_insn", "(", "gen_return_from_func", "(", ")", ")", ";", "}", "</s>" ]
[ "Called", "after", "register", "allocation", "to", "add", "any", "instructions", "needed", "for", "the", "epilogue", ".", "Using", "an", "epilogue", "insn", "is", "favored", "compared", "to", "putting", "all", "of", "the", "instructions", "in", "output_function_epilogue", "(", ")", ",", "since", "it", "allows", "the", "scheduler", "to", "intermix", "instructions", "with", "the", "restores", "of", "the", "caller", "saved", "registers", ".", "In", "some", "cases", ",", "it", "might", "be", "necessary", "to", "emit", "a", "barrier", "instruction", "as", "the", "first", "insn", "to", "prevent", "such", "scheduling", "." ]
[ "fr30", "0", "0", "508", "0", "1" ]
fr302
fr30_expand_epilogue
fr30
DSP
GCC
18,047
216
1
[]
[ "<s>", "bool", "AArch64CallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "unsigned", "VReg", ")", "const", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "Function", "&", "F", "=", "*", "MF", ".", "getFunction", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "MIRBuilder", ".", "buildInstr", "(", "AArch64", "::", "RET_ReallyLR", ")", ";", "assert", "(", "MIB", ".", "getInstr", "(", ")", "&&", "\"Unable to build a return instruction?!\"", ")", ";", "assert", "(", "(", "(", "Val", "&&", "VReg", ")", "||", "(", "!", "Val", "&&", "!", "VReg", ")", ")", "&&", "\"Return value without a vreg\"", ")", ";", "if", "(", "VReg", ")", "{", "MIRBuilder", ".", "setInstr", "(", "*", "MIB", ".", "getInstr", "(", ")", ",", "true", ")", ";", "const", "AArch64TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "AArch64TargetLowering", ">", "(", ")", ";", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "F", ".", "getCallingConv", "(", ")", ")", ";", "handleAssignments", "(", "MIRBuilder", ",", "AssignFn", ",", "MVT", "::", "getVT", "(", "Val", "->", "getType", "(", ")", ")", ",", "VReg", ",", "[", "&", "]", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "unsigned", "ValReg", ",", "unsigned", "PhysReg", ")", "{", "MIRBuilder", ".", "buildCopy", "(", "PhysReg", ",", "ValReg", ")", ";", "MIB", ".", "addUse", "(", "PhysReg", ",", "RegState", "::", "Implicit", ")", ";", "}", ")", ";", "}", "return", "true", ";", "}", "</s>" ]
[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]
[ "AArch64", "AArch64", "AArch64::RET_ReallyLR", "\"Unable to build a return instruction?!\"", "\"Return value without a vreg\"", "AArch64", "AArch64", "MVT::getVT" ]
AArch64CallLowering47
lowerReturn
AArch64
CPU
LLVM
18,048
194
1
[]
[ "<s>", "void", "createdInstr", "(", "MachineInstr", "&", "MI", ")", "override", "{", "NewInsts", ".", "push_back", "(", "&", "MI", ")", ";", "}", "</s>" ]
[ "An", "instruction", "has", "been", "created", "and", "inserted", "into", "the", "function", "." ]
[ "AMDGPU" ]
AMDGPURegisterBankInfo (2)
createdInstr
AMDGPU
GPU
LLVM
18,049
18
1
[]
[ "<s>", "static", "HOST_WIDE_INT", "mips_starting_frame_offset", "(", "void", ")", "{", "if", "(", "FRAME_GROWS_DOWNWARD", ")", "return", "0", ";", "return", "crtl", "->", "outgoing_args_size", "+", "MIPS_GP_SAVE_AREA_SIZE", ";", "}", "</s>" ]
[ "Implement", "TARGET_STARTING_FRAME_OFFSET", ".", "See", "mips_compute_frame_info", "for", "details", "about", "the", "frame", "layout", "." ]
[ "mips", "0" ]
mips
mips_starting_frame_offset
mips
CPU
GCC
18,050
22
1
[]
[ "<s>", "static", "bool", "visium_print_operand_punct_valid_p", "(", "unsigned", "char", "code", ")", "{", "return", "code", "==", "'#'", ";", "}", "</s>" ]
[ "Implement", "TARGET_PRINT_OPERAND_PUNCT_VALID_P", "." ]
[ "visium" ]
visium
visium_print_operand_punct_valid_p
visium
Virtual ISA
GCC
18,051
15
1
[]
[ "<s>", "unsigned", "getMaxSupportedInterleaveFactor", "(", ")", "const", "override", "{", "return", "4", ";", "}", "</s>" ]
[ "Get", "the", "maximum", "supported", "factor", "for", "interleaved", "memory", "accesses", "." ]
[ "X86", "4" ]
X86ISelLowering
getMaxSupportedInterleaveFactor
X86
CPU
LLVM
18,052
11
1
[]
[ "<s>", "SDValue", "AArch64TargetLowering", "::", "BuildSDIVPow2", "(", "SDNode", "*", "N", ",", "const", "APInt", "&", "Divisor", ",", "SelectionDAG", "&", "DAG", ",", "std", "::", "vector", "<", "SDNode", "*", ">", "*", "Created", ")", "const", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "0", ")", ";", "if", "(", "(", "VT", "!=", "MVT", "::", "i32", "&&", "VT", "!=", "MVT", "::", "i64", ")", "||", "!", "(", "Divisor", ".", "isPowerOf2", "(", ")", "||", "(", "-", "Divisor", ")", ".", "isPowerOf2", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "0", ")", ";", "unsigned", "Lg2", "=", "Divisor", ".", "countTrailingZeros", "(", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "0", ",", "VT", ")", ";", "SDValue", "Pow2MinusOne", "=", "DAG", ".", "getConstant", "(", "(", "1", "<<", "Lg2", ")", "-", "1", ",", "VT", ")", ";", "SDValue", "CCVal", ";", "SDValue", "Cmp", "=", "getAArch64Cmp", "(", "N0", ",", "Zero", ",", "ISD", "::", "SETLT", ",", "CCVal", ",", "DAG", ",", "DL", ")", ";", "SDValue", "Add", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "VT", ",", "N0", ",", "Pow2MinusOne", ")", ";", "SDValue", "CSel", "=", "DAG", ".", "getNode", "(", "AArch64ISD", "::", "CSEL", ",", "DL", ",", "VT", ",", "Add", ",", "N0", ",", "CCVal", ",", "Cmp", ")", ";", "if", "(", "Created", ")", "{", "Created", "->", "push_back", "(", "Cmp", ".", "getNode", "(", ")", ")", ";", "Created", "->", "push_back", "(", "Add", ".", "getNode", "(", ")", ")", ";", "Created", "->", "push_back", "(", "CSel", ".", "getNode", "(", ")", ")", ";", "}", "SDValue", "SRA", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRA", ",", "DL", ",", "VT", ",", "CSel", ",", "DAG", ".", "getConstant", "(", "Lg2", ",", "MVT", "::", "i64", ")", ")", ";", "if", "(", "Divisor", ".", "isNonNegative", "(", ")", ")", "return", "SRA", ";", "if", "(", "Created", ")", "Created", "->", "push_back", "(", "SRA", ".", "getNode", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "SUB", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "0", ",", "VT", ")", ",", "SRA", ")", ";", "}", "</s>" ]
[ "Targets", "may", "override", "this", "function", "to", "provide", "custom", "SDIV", "lowering", "for", "power-of-2", "denominators", "." ]
[ "AArch64", "AArch64", "0", "MVT::i32", "MVT::i64", "0", "0", "1", "1", "AArch64", "ISD::SETLT", "ISD::ADD", "AArch64ISD::CSEL", "ISD::SRA", "MVT::i64", "ISD::SUB", "0" ]
AArch64ISelLowering137
BuildSDIVPow2
AArch64
CPU
LLVM
18,053
321
1
[]
[ "<s>", "static", "inline", "bool", "reg_ok_for_base_p", "(", "const_rtx", "x", ",", "bool", "strict", ")", "{", "return", "(", "(", "!", "strict", "&&", "!", "HARD_REGISTER_P", "(", "x", ")", ")", "||", "REGNO_OK_FOR_BASE_P", "(", "REGNO", "(", "x", ")", ")", ")", ";", "}", "</s>" ]
[ "Nonzero", "if", "X", "is", "a", "hard", "reg", "that", "can", "be", "used", "as", "an", "index", "." ]
[ "cris" ]
cris
reg_ok_for_base_p
cris
MPU
GCC
18,054
35
1
[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Hexagon Split Const32s and Const64s\"", ";", "}", "</s>" ]
[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
[ "Hexagon", "\"Hexagon Split Const32s and Const64s\"" ]
HexagonSplitConst32AndConst6411
getPassName
Hexagon
DSP
LLVM
18,055
11
1
[]
[ "<s>", "static", "bool", "tilegx_function_value_regno_p", "(", "const", "unsigned", "int", "regno", ")", "{", "return", "regno", "<", "TILEGX_NUM_RETURN_REGS", ";", "}", "</s>" ]
[ "Implement", "FUNCTION_VALUE_REGNO_P", "." ]
[ "tilegx" ]
tilegx
tilegx_function_value_regno_p
tilegx
VLIW
GCC
18,056
16
1
[]
[ "<s>", "void", "X86InstrInfo", "::", "breakPartialRegDependency", "(", "MachineInstr", "&", "MI", ",", "unsigned", "OpNum", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ";", "if", "(", "MI", ".", "killsRegister", "(", "Reg", ",", "TRI", ")", ")", "return", ";", "if", "(", "X86", "::", "VR128RegClass", ".", "contains", "(", "Reg", ")", ")", "{", "unsigned", "Opc", "=", "Subtarget", ".", "hasAVX", "(", ")", "?", "X86", "::", "VXORPSrr", ":", "X86", "::", "XORPSrr", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Undef", ")", ";", "MI", ".", "addRegisterKilled", "(", "Reg", ",", "TRI", ",", "true", ")", ";", "}", "else", "if", "(", "X86", "::", "VR256RegClass", ".", "contains", "(", "Reg", ")", ")", "{", "unsigned", "XReg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "X86", "::", "sub_xmm", ")", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "X86", "::", "VXORPSrr", ")", ",", "XReg", ")", ".", "addReg", "(", "XReg", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "XReg", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "MI", ".", "addRegisterKilled", "(", "Reg", ",", "TRI", ",", "true", ")", ";", "}", "}", "</s>" ]
[ "Insert", "a", "dependency-breaking", "instruction", "before", "MI", "to", "eliminate", "an", "unwanted", "dependency", "on", "OpNum", "." ]
[ "X86", "X86", "X86::VR128RegClass", "X86::VXORPSrr", "X86::XORPSrr", "X86::VR256RegClass", "X86::sub_xmm", "X86::VXORPSrr" ]
X86InstrInfo (2)1
breakPartialRegDependency
X86
CPU
LLVM
18,057
224
1
[]
[ "<s>", "static", "void", "mips_prepare_pch_save", "(", "void", ")", "{", "mips_set_compression_mode", "(", "0", ")", ";", "mips16_globals", "=", "0", ";", "micromips_globals", "=", "0", ";", "}", "</s>" ]
[ "Implement", "TARGET_PREPARE_PCH_SAVE", "." ]
[ "mips", "0", "0", "0" ]
mips
mips_prepare_pch_save
mips
CPU
GCC
18,058
21
1
[]
[ "<s>", "bool", "MBlazeRegisterInfo", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "DisableFramePointerElim", "(", "MF", ")", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", ";", "}", "</s>" ]
[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]
[ "MBlaze", "MBlaze" ]
MBlazeRegisterInfo3
hasFP
MBlaze
MPU
LLVM
18,059
36
1
[]
[ "<s>", "void", "mmix_conditional_register_usage", "(", ")", "{", "int", "i", ";", "if", "(", "TARGET_ABI_GNU", ")", "{", "static", "const", "int", "gnu_abi_reg_alloc_order", "[", "]", "=", "MMIX_GNU_ABI_REG_ALLOC_ORDER", ";", "for", "(", "i", "=", "0", ";", "i", "<", "FIRST_PSEUDO_REGISTER", ";", "i", "++", ")", "reg_alloc_order", "[", "i", "]", "=", "gnu_abi_reg_alloc_order", "[", "i", "]", ";", "for", "(", "i", "=", "15", ";", "i", "<=", "30", ";", "i", "++", ")", "call_used_regs", "[", "i", "]", "=", "0", ";", "for", "(", "i", "=", "MMIX_RESERVED_GNU_ARG_0_REGNUM", ";", "i", "<", "MMIX_RESERVED_GNU_ARG_0_REGNUM", "+", "MMIX_MAX_ARGS_IN_REGS", ";", "i", "++", ")", "fixed_regs", "[", "i", "]", "=", "0", ";", "}", "if", "(", "!", "TARGET_TOPLEVEL_SYMBOLS", ")", "for", "(", "i", "=", "0", ";", "i", "<", "FIRST_PSEUDO_REGISTER", ";", "i", "++", ")", "if", "(", "reg_names", "[", "i", "]", "[", "0", "]", "==", "':'", ")", "reg_names", "[", "i", "]", "++", ";", "}", "</s>" ]
[ "CONDITIONAL_REGISTER_USAGE", "." ]
[ "mmix", "0", "15", "30", "0", "0", "0", "0" ]
mmix2
mmix_conditional_register_usage
mmix
CPU
GCC
18,060
125
1
[]
[ "<s>", "bool", "XtensaFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "assert", "(", "false", "&&", "\"XtensaFrameLowering::spillCalleeSavedRegisters\"", "\" not implemented\"", ")", ";", "return", "false", ";", "}", "</s>" ]
[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series", "of", "store", "instructions", "via", "storeRegToStackSlot", "(", ")", "." ]
[ "Xtensa", "Xtensa", "\"XtensaFrameLowering::spillCalleeSavedRegisters\"", "\" not implemented\"" ]
XtensaFrameLowering1
spillCalleeSavedRegisters
Xtensa
MPU
LLVM
18,061
43
1
[]
[ "<s>", "bool", "cris_cc0_user_requires_cmp", "(", "rtx", "insn", ")", "{", "rtx_insn", "*", "cc0_user", "=", "NULL", ";", "rtx", "body", ";", "rtx", "set", ";", "gcc_assert", "(", "insn", "!=", "NULL", ")", ";", "if", "(", "!", "TARGET_V32", ")", "return", "false", ";", "cc0_user", "=", "next_cc0_user", "(", "insn", ")", ";", "if", "(", "cc0_user", "==", "NULL", ")", "return", "false", ";", "body", "=", "PATTERN", "(", "cc0_user", ")", ";", "set", "=", "single_set", "(", "cc0_user", ")", ";", "if", "(", "JUMP_P", "(", "cc0_user", ")", "&&", "GET_CODE", "(", "body", ")", "==", "SET", "&&", "SET_DEST", "(", "body", ")", "==", "pc_rtx", "&&", "GET_CODE", "(", "SET_SRC", "(", "body", ")", ")", "==", "IF_THEN_ELSE", "&&", "XEXP", "(", "XEXP", "(", "SET_SRC", "(", "body", ")", ",", "0", ")", ",", "0", ")", "==", "cc0_rtx", ")", "{", "return", "GET_CODE", "(", "XEXP", "(", "SET_SRC", "(", "body", ")", ",", "0", ")", ")", "==", "GT", "||", "GET_CODE", "(", "XEXP", "(", "SET_SRC", "(", "body", ")", ",", "0", ")", ")", "==", "LE", ";", "}", "else", "if", "(", "set", ")", "{", "return", "GET_CODE", "(", "SET_SRC", "(", "body", ")", ")", "==", "GT", "||", "GET_CODE", "(", "SET_SRC", "(", "body", ")", ")", "==", "LE", ";", "}", "gcc_unreachable", "(", ")", ";", "}", "</s>" ]
[ "Whether", "next_cc0_user", "of", "insn", "is", "LE", "or", "GT", "or", "requires", "a", "real", "compare", "insn", "for", "other", "reasons", "." ]
[ "cris", "0", "0", "0", "0" ]
cris4
cris_cc0_user_requires_cmp
cris
MPU
GCC
18,062
178
1
[]
[ "<s>", "static", "int", "pop_reg", "(", "rtx", "reg", ")", "{", "rtx", "stkslot", "=", "gen_rtx_MEM", "(", "GET_MODE", "(", "reg", ")", ",", "gen_rtx_POST_INC", "(", "Pmode", ",", "stack_pointer_rtx", ")", ")", ";", "rtx", "insn", "=", "emit_move_insn", "(", "reg", ",", "stkslot", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "1", ";", "add_reg_note", "(", "insn", ",", "REG_CFA_ADJUST_CFA", ",", "gen_rtx_SET", "(", "stack_pointer_rtx", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "GET_MODE_SIZE", "(", "GET_MODE", "(", "reg", ")", ")", ")", ")", ")", ";", "return", "GET_MODE_SIZE", "(", "GET_MODE", "(", "reg", ")", ")", ";", "}", "</s>" ]
[ "Helper", "used", "when", "restoring", "AUX", "regs", "during", "ISR", "." ]
[ "arc", "1" ]
arc
pop_reg
arc
MPU
GCC
18,063
80
1
[]
[ "<s>", "unsigned", "MMIXMCCodeEmitter", "::", "getJumpTargetOpValue", "(", "const", "MCInst", "&", "Inst", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "SubtargetInfo", ")", "const", "{", "const", "MCOperand", "&", "MCOp", "=", "Inst", ".", "getOperand", "(", "OpNo", ")", ";", "MCFixupKind", "Kind", "=", "static_cast", "<", "MCFixupKind", ">", "(", "MMIX", "::", "fixup_mmix_rel_24", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "0", ",", "MCOp", ".", "getExpr", "(", ")", ",", "Kind", ")", ")", ";", "return", "0", ";", "}", "</s>" ]
[ "getJumpTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "jump", "target", "operand", "." ]
[ "MMIX", "MMIX", "MMIX::fixup_mmix_rel_24", "0", "0" ]
MMIXMCCodeEmitter
getJumpTargetOpValue
MMIX
CPU
LLVM
18,064
76
1
[]
[ "<s>", "bool", "ARMCallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "&", "F", ",", "ArrayRef", "<", "ArrayRef", "<", "Register", ">>", "VRegs", ")", "const", "{", "auto", "&", "TLI", "=", "*", "getTLI", "<", "ARMTargetLowering", ">", "(", ")", ";", "auto", "Subtarget", "=", "TLI", ".", "getSubtarget", "(", ")", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "false", ";", "if", "(", "F", ".", "arg_empty", "(", ")", ")", "return", "true", ";", "if", "(", "F", ".", "isVarArg", "(", ")", ")", "return", "false", ";", "auto", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "auto", "&", "MBB", "=", "MIRBuilder", ".", "getMBB", "(", ")", ";", "auto", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "getType", "(", ")", ")", ")", "return", "false", ";", "if", "(", "Arg", ".", "hasByValOrInAllocaAttr", "(", ")", ")", "return", "false", ";", "}", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "FormalArgHandler", "ArgHandler", "(", "MIRBuilder", ",", "MIRBuilder", ".", "getMF", "(", ")", ".", "getRegInfo", "(", ")", ",", "AssignFn", ")", ";", "SmallVector", "<", "ArgInfo", ",", "8", ">", "SplitArgInfos", ";", "unsigned", "Idx", "=", "0", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "ArgInfo", "OrigArgInfo", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ".", "getType", "(", ")", ")", ";", "setArgFlags", "(", "OrigArgInfo", ",", "Idx", "+", "AttributeList", "::", "FirstArgIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "OrigArgInfo", ",", "SplitArgInfos", ",", "MF", ",", "[", "&", "]", "(", "Register", "Reg", ")", "{", "llvm_unreachable", "(", "\"Args should already be split\"", ")", ";", "}", ")", ";", "Idx", "++", ";", "}", "if", "(", "!", "MBB", ".", "empty", "(", ")", ")", "MIRBuilder", ".", "setInstr", "(", "*", "MBB", ".", "begin", "(", ")", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "SplitArgInfos", ",", "ArgHandler", ")", ")", "return", "false", ";", "MIRBuilder", ".", "setMBB", "(", "MBB", ")", ";", "return", "true", ";", "}", "</s>" ]
[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "VRegs", ",", "for", "GlobalISel", "." ]
[ "ARM", "ARM", "ARM", "8", "0", "\"Args should already be split\"" ]
ARMCallLowering16
lowerFormalArguments
ARM
CPU
LLVM
18,065
321
1
[]
[ "<s>", "void", "ARMBaseRegisterInfo", "::", "emitLoadConstPool", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "DebugLoc", "dl", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "int", "Val", ",", "ARMCC", "::", "CondCodes", "Pred", ",", "unsigned", "PredReg", ",", "unsigned", "MIFlags", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineConstantPool", "*", "ConstantPool", "=", "MF", ".", "getConstantPool", "(", ")", ";", "const", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ",", "Val", ")", ";", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "4", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ARM", "::", "LDRcp", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ",", "SubIdx", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "0", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "</s>" ]
[ "emitLoadConstPool", "-", "Emits", "a", "load", "from", "constpool", "to", "materialize", "the", "specified", "immediate", "." ]
[ "ARM", "ARM", "ARMCC::CondCodes", "4", "ARM::LDRcp", "0" ]
ARMBaseRegisterInfo1
emitLoadConstPool
ARM
CPU
LLVM
18,066
156
1
[]
[ "<s>", "static", "PatmosOperand", "*", "CreateReg", "(", "unsigned", "RegNum", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "PatmosOperand", "*", "Op", "=", "new", "PatmosOperand", "(", "Register", ")", ";", "Op", "->", "Reg", ".", "RegNum", "=", "RegNum", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "return", "Op", ";", "}", "</s>" ]
[ "CreateReg", "-", "Allocate", "a", "single", "virtual", "register", "for", "the", "given", "type", "." ]
[ "Patmos", "Patmos", "Patmos", "Patmos" ]
PatmosAsmParser
CreateReg
Patmos
VLIW
LLVM
18,067
49
1
[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "LanaiTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "*", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "switch", "(", "Constraint", "[", "0", "]", ")", "{", "case", "'r'", ":", "return", "std", "::", "make_pair", "(", "0U", ",", "&", "Lanai", "::", "GPRRegClass", ")", ";", "default", ":", "break", ";", "}", "return", "TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "TRI", ",", "Constraint", ",", "VT", ")", ";", "}", "</s>" ]
[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]
[ "Lanai", "Lanai", "1", "0", "0U", "Lanai::GPRRegClass" ]
LanaiISelLowering
getRegForInlineAsmConstraint
Lanai
CPU
LLVM
18,068
79
1
[]
[ "<s>", "unsigned", "RISCVInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "0", ";", "case", "RISCV", "::", "LB", ":", "case", "RISCV", "::", "LBU", ":", "case", "RISCV", "::", "LH", ":", "case", "RISCV", "::", "LHU", ":", "case", "RISCV", "::", "FLH", ":", "case", "RISCV", "::", "LW", ":", "case", "RISCV", "::", "FLW", ":", "case", "RISCV", "::", "LWU", ":", "case", "RISCV", "::", "LD", ":", "case", "RISCV", "::", "FLD", ":", "break", ";", "}", "if", "(", "MI", ".", "getOperand", "(", "1", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "2", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "2", ")", ".", "getImm", "(", ")", "==", "0", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "1", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ";", "}", "return", "0", ";", "}", "</s>" ]
[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "the", "FrameIndex", "of", "the", "loaded", "stack", "slot", "." ]
[ "RISCV", "RISCV", "0", "RISCV::LB", "RISCV::LBU", "RISCV::LH", "RISCV::LHU", "RISCV::FLH", "RISCV::LW", "RISCV::FLW", "RISCV::LWU", "RISCV::LD", "RISCV::FLD", "1", "2", "2", "0", "1", "0", "0" ]
RISCVInstrInfo (2)
isLoadFromStackSlot
RISCV
CPU
LLVM
18,069
151
1
[]
[ "<s>", "void", "RISCVOperand", "::", "print", "(", "raw_ostream", "&", "OS", ")", "const", "{", "llvm_unreachable", "(", "\"Not implemented\"", ")", ";", "}", "</s>" ]
[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]
[ "RISCV", "RISCV", "\"Not implemented\"" ]
RISCVAsmParser (2)1
print
RISCV
CPU
LLVM
18,070
17
1
[]
[ "<s>", "bool", "HexagonCopyToCombine", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "IsCombinesDisabled", ")", "return", "false", ";", "bool", "HasChanged", "=", "false", ";", "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "TII", "=", "MF", ".", "getSubtarget", "<", "HexagonSubtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "bool", "OptForSize", "=", "F", "->", "hasFnAttribute", "(", "Attribute", "::", "OptimizeForSize", ")", ";", "ShouldCombineAggressively", "=", "MF", ".", "getTarget", "(", ")", ".", "getOptLevel", "(", ")", "<=", "CodeGenOpt", "::", "Default", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "PotentiallyNewifiableTFR", ".", "clear", "(", ")", ";", "findPotentialNewifiableTFRs", "(", "*", "BI", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "MI", "=", "BI", "->", "begin", "(", ")", ",", "End", "=", "BI", "->", "end", "(", ")", ";", "MI", "!=", "End", ";", ")", "{", "MachineInstr", "*", "I1", "=", "MI", "++", ";", "if", "(", "I1", "->", "isDebugValue", "(", ")", ")", "continue", ";", "if", "(", "ShouldCombineAggressively", "&&", "PotentiallyNewifiableTFR", ".", "count", "(", "I1", ")", ")", "continue", ";", "if", "(", "!", "isCombinableInstType", "(", "I1", ",", "TII", ",", "ShouldCombineAggressively", ")", ")", "continue", ";", "bool", "DoInsertAtI1", "=", "false", ";", "DbgMItoMove", ".", "clear", "(", ")", ";", "MachineInstr", "*", "I2", "=", "findPairable", "(", "I1", ",", "DoInsertAtI1", ",", "OptForSize", ")", ";", "if", "(", "I2", ")", "{", "HasChanged", "=", "true", ";", "combine", "(", "I1", ",", "I2", ",", "MI", ",", "DoInsertAtI1", ",", "OptForSize", ")", ";", "}", "}", "}", "return", "HasChanged", ";", "}", "</s>" ]
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
[ "Hexagon", "Hexagon", "Hexagon" ]
HexagonCopyToCombine17
runOnMachineFunction
Hexagon
DSP
LLVM
18,071
253
1
[]
[ "<s>", "ScheduleHazardRecognizer", "::", "HazardType", "TMS320C64XHazardRecognizer", "::", "getHazardType", "(", "SUnit", "*", "SU", ",", "int", "stalls", ")", "{", "if", "(", "isPseudo", "(", "SU", ")", ")", "return", "NoHazard", ";", "if", "(", "isMove", "(", "SU", ")", ")", "return", "getMoveHazard", "(", "SU", ")", ";", "fixResources", "(", "SU", ")", ";", "unsigned", "idx", "=", "getUnitIndex", "(", "SU", ")", ";", "if", "(", "Hzd", "->", "isUnitBusy", "(", "idx", ")", ")", "{", "DEBUG", "(", "dbgUnitBusy", "(", "SU", ",", "idx", ")", ")", ";", "return", "NoopHazard", ";", "}", "unsigned", "xuse", "=", "getExtraUse", "(", "SU", ")", ";", "if", "(", "Hzd", "->", "isXResBusy", "(", "xuse", ")", ")", "{", "DEBUG", "(", "dbgExtraBusy", "(", "SU", ",", "xuse", ")", ")", ";", "return", "NoopHazard", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"--no hazard\\n\"", ")", ";", "return", "NoHazard", ";", "}", "</s>" ]
[ "getHazardType", "-", "Return", "the", "hazard", "type", "of", "emitting", "this", "node", "." ]
[ "TMS320C64X", "TMS320C64X", "\"--no hazard\\n\"" ]
TMS320C64XHazardRecognizer
getHazardType
TMS320C64X
VLIW
LLVM
18,072
120
1
[]
[ "<s>", "static", "const", "char", "*", "arm_invalid_conversion", "(", "const_tree", "fromtype", ",", "const_tree", "totype", ")", "{", "if", "(", "element_mode", "(", "fromtype", ")", "!=", "element_mode", "(", "totype", ")", ")", "{", "if", "(", "TYPE_MODE", "(", "fromtype", ")", "==", "BFmode", ")", "return", "N_", "(", "\"invalid conversion from type %<bfloat16_t%>\"", ")", ";", "if", "(", "TYPE_MODE", "(", "totype", ")", "==", "BFmode", ")", "return", "N_", "(", "\"invalid conversion to type %<bfloat16_t%>\"", ")", ";", "}", "return", "NULL", ";", "}", "</s>" ]
[ "Return", "the", "diagnostic", "message", "string", "if", "conversion", "from", "FROMTYPE", "to", "TOTYPE", "is", "not", "allowed", ",", "NULL", "otherwise", "." ]
[ "arm", "\"invalid conversion from type %<bfloat16_t%>\"", "\"invalid conversion to type %<bfloat16_t%>\"" ]
arm
arm_invalid_conversion
arm
CPU
GCC
18,073
61
1
[]
[ "<s>", "void", "Hexagon_CCState", "::", "AnalyzeReturn", "(", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "Hexagon_CCAssignFn", "Fn", ",", "unsigned", "SretValueInRegs", ")", "{", "if", "(", "SretValueInRegs", "!=", "0", ")", "{", "if", "(", "SretValueInRegs", "<=", "32", ")", "{", "unsigned", "Reg", "=", "Hexagon", "::", "R0", ";", "addLoc", "(", "CCValAssign", "::", "getReg", "(", "0", ",", "MVT", "::", "i32", ",", "Reg", ",", "MVT", "::", "i32", ",", "CCValAssign", "::", "Full", ")", ")", ";", "return", ";", "}", "if", "(", "SretValueInRegs", "<=", "64", ")", "{", "unsigned", "Reg", "=", "Hexagon", "::", "D0", ";", "addLoc", "(", "CCValAssign", "::", "getReg", "(", "0", ",", "MVT", "::", "i64", ",", "Reg", ",", "MVT", "::", "i64", ",", "CCValAssign", "::", "Full", ")", ")", ";", "return", ";", "}", "}", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "Outs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "EVT", "VT", "=", "Outs", "[", "i", "]", ".", "VT", ";", "ISD", "::", "ArgFlagsTy", "ArgFlags", "=", "Outs", "[", "i", "]", ".", "Flags", ";", "if", "(", "Fn", "(", "i", ",", "VT", ",", "VT", ",", "CCValAssign", "::", "Full", ",", "ArgFlags", ",", "*", "this", ",", "-", "1", ",", "-", "1", ",", "false", ")", ")", "{", "dbgs", "(", ")", "<<", "\"Return operand #\"", "<<", "i", "<<", "\" has unhandled type \"", "<<", "VT", ".", "getEVTString", "(", ")", "<<", "\"\\n\"", ";", "abort", "(", ")", ";", "}", "}", "}", "</s>" ]
[ "AnalyzeReturn", "-", "Analyze", "the", "returned", "values", "of", "a", "return", ",", "incorporating", "info", "about", "the", "result", "values", "into", "this", "state", "." ]
[ "Hexagon", "Hexagon", "ISD::OutputArg", "Hexagon", "0", "32", "Hexagon::R0", "0", "MVT::i32", "MVT::i32", "64", "Hexagon::D0", "0", "MVT::i64", "MVT::i64", "0", "ISD::ArgFlagsTy", "1", "1", "\"Return operand #\"", "\" has unhandled type \"", "\"\\n\"" ]
HexagonCallingConvLower
AnalyzeReturn
Hexagon
DSP
LLVM
18,074
211
1
[]
[ "<s>", "static", "bool", "need_to_save", "(", "unsigned", "int", "regno", ")", "{", "if", "(", "is_interrupt_func", "(", "cfun", "->", "decl", ")", ")", "{", "if", "(", "regno", "<", "8", ")", "return", "true", ";", "if", "(", "regno", ">", "23", ")", "return", "false", ";", "if", "(", "!", "crtl", "->", "is_leaf", "&&", "call_used_regs", "[", "regno", "]", "&&", "regno", "<", "22", ")", "return", "true", ";", "return", "df_regs_ever_live_p", "(", "regno", ")", ";", "}", "if", "(", "regno", "==", "FRAME_POINTER_REGNUM", "&&", "(", "frame_pointer_needed", "||", "df_regs_ever_live_p", "(", "regno", ")", ")", ")", "return", "true", ";", "if", "(", "fixed_regs", "[", "regno", "]", ")", "return", "false", ";", "if", "(", "crtl", "->", "calls_eh_return", ")", "return", "true", ";", "if", "(", "df_regs_ever_live_p", "(", "regno", ")", "&&", "!", "call_used_regs", "[", "regno", "]", ")", "return", "true", ";", "return", "false", ";", "}", "</s>" ]
[ "Returns", "true", "if", "the", "given", "register", "needs", "to", "be", "saved", "by", "the", "current", "function", "." ]
[ "rl78", "8", "23", "22" ]
rl783
need_to_save
rl78
MPU
GCC
18,075
120
1
[]
[ "<s>", "virtual", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LIS", "=", "&", "getAnalysis", "<", "LiveIntervals", ">", "(", ")", ";", "TM", "=", "static_cast", "<", "const", "PPCTargetMachine", "*", ">", "(", "&", "MF", ".", "getTarget", "(", ")", ")", ";", "TII", "=", "TM", "->", "getInstrInfo", "(", ")", ";", "bool", "Changed", "=", "false", ";", "if", "(", "DisableVSXFMAMutate", ")", "return", "Changed", ";", "for", "(", "MachineFunction", "::", "iterator", "I", "=", "MF", ".", "begin", "(", ")", ";", "I", "!=", "MF", ".", "end", "(", ")", ";", ")", "{", "MachineBasicBlock", "&", "B", "=", "*", "I", "++", ";", "if", "(", "processBlock", "(", "B", ")", ")", "Changed", "=", "true", ";", "}", "return", "Changed", ";", "}", "</s>" ]
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
[ "PowerPC", "PPC" ]
PPCInstrInfo62
runOnMachineFunction
PowerPC
CPU
LLVM
18,076
103
1
[]
[ "<s>", "const", "char", "*", "SparcTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "SPISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "SPISD", "::", "FIRST_NUMBER", ":", "break", ";", "case", "SPISD", "::", "CMPICC", ":", "return", "\"SPISD::CMPICC\"", ";", "case", "SPISD", "::", "CMPFCC", ":", "return", "\"SPISD::CMPFCC\"", ";", "case", "SPISD", "::", "BRICC", ":", "return", "\"SPISD::BRICC\"", ";", "case", "SPISD", "::", "BRXCC", ":", "return", "\"SPISD::BRXCC\"", ";", "case", "SPISD", "::", "BRFCC", ":", "return", "\"SPISD::BRFCC\"", ";", "case", "SPISD", "::", "SELECT_ICC", ":", "return", "\"SPISD::SELECT_ICC\"", ";", "case", "SPISD", "::", "SELECT_XCC", ":", "return", "\"SPISD::SELECT_XCC\"", ";", "case", "SPISD", "::", "SELECT_FCC", ":", "return", "\"SPISD::SELECT_FCC\"", ";", "case", "SPISD", "::", "Hi", ":", "return", "\"SPISD::Hi\"", ";", "case", "SPISD", "::", "Lo", ":", "return", "\"SPISD::Lo\"", ";", "case", "SPISD", "::", "FTOI", ":", "return", "\"SPISD::FTOI\"", ";", "case", "SPISD", "::", "ITOF", ":", "return", "\"SPISD::ITOF\"", ";", "case", "SPISD", "::", "FTOX", ":", "return", "\"SPISD::FTOX\"", ";", "case", "SPISD", "::", "XTOF", ":", "return", "\"SPISD::XTOF\"", ";", "case", "SPISD", "::", "CALL", ":", "return", "\"SPISD::CALL\"", ";", "case", "SPISD", "::", "RET_FLAG", ":", "return", "\"SPISD::RET_FLAG\"", ";", "case", "SPISD", "::", "GLOBAL_BASE_REG", ":", "return", "\"SPISD::GLOBAL_BASE_REG\"", ";", "case", "SPISD", "::", "FLUSHW", ":", "return", "\"SPISD::FLUSHW\"", ";", "case", "SPISD", "::", "TLS_ADD", ":", "return", "\"SPISD::TLS_ADD\"", ";", "case", "SPISD", "::", "TLS_LD", ":", "return", "\"SPISD::TLS_LD\"", ";", "case", "SPISD", "::", "TLS_CALL", ":", "return", "\"SPISD::TLS_CALL\"", ";", "case", "SPISD", "::", "TAIL_CALL", ":", "return", "\"SPISD::TAIL_CALL\"", ";", "}", "return", "nullptr", ";", "}", "</s>" ]
[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]
[ "Sparc", "Sparc", "SPISD::NodeType", "SPISD::FIRST_NUMBER", "SPISD::CMPICC", "\"SPISD::CMPICC\"", "SPISD::CMPFCC", "\"SPISD::CMPFCC\"", "SPISD::BRICC", "\"SPISD::BRICC\"", "SPISD::BRXCC", "\"SPISD::BRXCC\"", "SPISD::BRFCC", "\"SPISD::BRFCC\"", "SPISD::SELECT_ICC", "\"SPISD::SELECT_ICC\"", "SPISD::SELECT_XCC", "\"SPISD::SELECT_XCC\"", "SPISD::SELECT_FCC", "\"SPISD::SELECT_FCC\"", "SPISD::Hi", "\"SPISD::Hi\"", "SPISD::Lo", "\"SPISD::Lo\"", "SPISD::FTOI", "\"SPISD::FTOI\"", "SPISD::ITOF", "\"SPISD::ITOF\"", "SPISD::FTOX", "\"SPISD::FTOX\"", "SPISD::XTOF", "\"SPISD::XTOF\"", "SPISD::CALL", "\"SPISD::CALL\"", "SPISD::RET_FLAG", "\"SPISD::RET_FLAG\"", "SPISD::GLOBAL_BASE_REG", "\"SPISD::GLOBAL_BASE_REG\"", "SPISD::FLUSHW", "\"SPISD::FLUSHW\"", "SPISD::TLS_ADD", "\"SPISD::TLS_ADD\"", "SPISD::TLS_LD", "\"SPISD::TLS_LD\"", "SPISD::TLS_CALL", "\"SPISD::TLS_CALL\"", "SPISD::TAIL_CALL", "\"SPISD::TAIL_CALL\"" ]
SparcISelLowering45
getTargetNodeName
Sparc
CPU
LLVM
18,077
210
1
[]
[ "<s>", "MachineInstrBuilder", "SIInstrInfo", "::", "buildIndirectWrite", "(", "MachineBasicBlock", "*", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "ValueReg", ",", "unsigned", "Address", ",", "unsigned", "OffsetReg", ")", "const", "{", "const", "DebugLoc", "&", "DL", "=", "MBB", "->", "findDebugLoc", "(", "I", ")", ";", "unsigned", "IndirectBaseReg", "=", "AMDGPU", "::", "VGPR_32RegClass", ".", "getRegister", "(", "getIndirectIndexBegin", "(", "*", "MBB", "->", "getParent", "(", ")", ")", ")", ";", "return", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "get", "(", "AMDGPU", "::", "SI_INDIRECT_DST_V1", ")", ")", ".", "addReg", "(", "IndirectBaseReg", ",", "RegState", "::", "Define", ")", ".", "addOperand", "(", "I", "->", "getOperand", "(", "0", ")", ")", ".", "addReg", "(", "IndirectBaseReg", ")", ".", "addReg", "(", "OffsetReg", ")", ".", "addImm", "(", "0", ")", ".", "addReg", "(", "ValueReg", ")", ";", "}", "</s>" ]
[ "Build", "instruction", "(", "s", ")", "for", "an", "indirect", "register", "write", "." ]
[ "AMDGPU", "SI", "AMDGPU::VGPR_32RegClass", "AMDGPU::SI_INDIRECT_DST_V1", "0", "0" ]
SIInstrInfo (3)
buildIndirectWrite
AMDGPU
GPU
LLVM
18,078
115
1
[]
[ "<s>", "static", "rtx", "arm_function_value", "(", "const_tree", "type", ",", "const_tree", "func", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "machine_mode", "mode", ";", "int", "unsignedp", "ATTRIBUTE_UNUSED", ";", "rtx", "r", "ATTRIBUTE_UNUSED", ";", "mode", "=", "TYPE_MODE", "(", "type", ")", ";", "if", "(", "TARGET_AAPCS_BASED", ")", "return", "aapcs_allocate_return_reg", "(", "mode", ",", "type", ",", "func", ")", ";", "if", "(", "INTEGRAL_TYPE_P", "(", "type", ")", ")", "mode", "=", "arm_promote_function_mode", "(", "type", ",", "mode", ",", "&", "unsignedp", ",", "func", ",", "1", ")", ";", "if", "(", "arm_return_in_msb", "(", "type", ")", ")", "{", "HOST_WIDE_INT", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "if", "(", "size", "%", "UNITS_PER_WORD", "!=", "0", ")", "{", "size", "+=", "UNITS_PER_WORD", "-", "size", "%", "UNITS_PER_WORD", ";", "mode", "=", "mode_for_size", "(", "size", "*", "BITS_PER_UNIT", ",", "MODE_INT", ",", "0", ")", ";", "}", "}", "return", "arm_libcall_value_1", "(", "mode", ")", ";", "}", "</s>" ]
[ "Define", "how", "to", "find", "the", "value", "returned", "by", "a", "function", "." ]
[ "arm", "1", "0", "0" ]
arm4
arm_function_value
arm
CPU
GCC
18,079
125
1
[]
[ "<s>", "unsigned", "getID", "(", ")", "const", "{", "return", "ID", ";", "}", "</s>" ]
[ "Return", "the", "register", "class", "ID", "number", "." ]
[ "X86" ]
X86DomainReassignment
getID
X86
CPU
LLVM
18,080
10
1
[]
[ "<s>", "void", "cris_init_expanders", "(", "void", ")", "{", "}", "</s>" ]
[ "The", "INIT_EXPANDERS", "worker", "sets", "the", "per-function-data", "initializer", "and", "mark", "functions", "." ]
[ "cris" ]
cris
cris_init_expanders
cris
MPU
GCC
18,081
7
1
[]
[ "<s>", "int", "riscv_regno_mode_ok_for_base_p", "(", "int", "regno", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "bool", "strict_p", ")", "{", "if", "(", "!", "HARD_REGISTER_NUM_P", "(", "regno", ")", ")", "{", "if", "(", "!", "strict_p", ")", "return", "true", ";", "regno", "=", "reg_renumber", "[", "regno", "]", ";", "}", "if", "(", "regno", "==", "ARG_POINTER_REGNUM", "||", "regno", "==", "FRAME_POINTER_REGNUM", ")", "return", "true", ";", "return", "GP_REG_P", "(", "regno", ")", ";", "}", "</s>" ]
[ "Return", "true", "if", "register", "REGNO", "is", "a", "valid", "base", "register", "for", "mode", "MODE", ".", "STRICT_P", "is", "true", "if", "REG_OK_STRICT", "is", "in", "effect", "." ]
[ "riscv" ]
riscv2
riscv_regno_mode_ok_for_base_p
riscv
CPU
GCC
18,082
60
1
[]
[ "<s>", "Optional", "<", "Instruction", "*", ">", "AArch64TTIImpl", "::", "instCombineIntrinsic", "(", "InstCombiner", "&", "IC", ",", "IntrinsicInst", "&", "II", ")", "const", "{", "Intrinsic", "::", "ID", "IID", "=", "II", ".", "getIntrinsicID", "(", ")", ";", "switch", "(", "IID", ")", "{", "default", ":", "break", ";", "case", "Intrinsic", "::", "aarch64_sve_convert_from_svbool", ":", "return", "instCombineConvertFromSVBool", "(", "IC", ",", "II", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_dup", ":", "return", "instCombineSVEDup", "(", "IC", ",", "II", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_dup_x", ":", "return", "instCombineSVEDupX", "(", "IC", ",", "II", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_cmpne", ":", "case", "Intrinsic", "::", "aarch64_sve_cmpne_wide", ":", "return", "instCombineSVECmpNE", "(", "IC", ",", "II", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_rdffr", ":", "return", "instCombineRDFFR", "(", "IC", ",", "II", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_lasta", ":", "case", "Intrinsic", "::", "aarch64_sve_lastb", ":", "return", "instCombineSVELast", "(", "IC", ",", "II", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_cntd", ":", "return", "instCombineSVECntElts", "(", "IC", ",", "II", ",", "2", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_cntw", ":", "return", "instCombineSVECntElts", "(", "IC", ",", "II", ",", "4", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_cnth", ":", "return", "instCombineSVECntElts", "(", "IC", ",", "II", ",", "8", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_cntb", ":", "return", "instCombineSVECntElts", "(", "IC", ",", "II", ",", "16", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_ptest_any", ":", "case", "Intrinsic", "::", "aarch64_sve_ptest_first", ":", "case", "Intrinsic", "::", "aarch64_sve_ptest_last", ":", "return", "instCombineSVEPTest", "(", "IC", ",", "II", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_mul", ":", "case", "Intrinsic", "::", "aarch64_sve_fmul", ":", "return", "instCombineSVEVectorMul", "(", "IC", ",", "II", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_tbl", ":", "return", "instCombineSVETBL", "(", "IC", ",", "II", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_uunpkhi", ":", "case", "Intrinsic", "::", "aarch64_sve_uunpklo", ":", "case", "Intrinsic", "::", "aarch64_sve_sunpkhi", ":", "case", "Intrinsic", "::", "aarch64_sve_sunpklo", ":", "return", "instCombineSVEUnpack", "(", "IC", ",", "II", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_zip1", ":", "case", "Intrinsic", "::", "aarch64_sve_zip2", ":", "return", "instCombineSVEZip", "(", "IC", ",", "II", ")", ";", "}", "return", "None", ";", "}", "</s>" ]
[ "Targets", "can", "implement", "their", "own", "combinations", "for", "target-specific", "intrinsics", "." ]
[ "AArch64", "AArch64", "Intrinsic::ID", "Intrinsic::aarch64_sve_convert_from_svbool", "Intrinsic::aarch64_sve_dup", "Intrinsic::aarch64_sve_dup_x", "Intrinsic::aarch64_sve_cmpne", "Intrinsic::aarch64_sve_cmpne_wide", "Intrinsic::aarch64_sve_rdffr", "Intrinsic::aarch64_sve_lasta", "Intrinsic::aarch64_sve_lastb", "Intrinsic::aarch64_sve_cntd", "2", "Intrinsic::aarch64_sve_cntw", "4", "Intrinsic::aarch64_sve_cnth", "8", "Intrinsic::aarch64_sve_cntb", "16", "Intrinsic::aarch64_sve_ptest_any", "Intrinsic::aarch64_sve_ptest_first", "Intrinsic::aarch64_sve_ptest_last", "Intrinsic::aarch64_sve_mul", "Intrinsic::aarch64_sve_fmul", "Intrinsic::aarch64_sve_tbl", "Intrinsic::aarch64_sve_uunpkhi", "Intrinsic::aarch64_sve_uunpklo", "Intrinsic::aarch64_sve_sunpkhi", "Intrinsic::aarch64_sve_sunpklo", "Intrinsic::aarch64_sve_zip1", "Intrinsic::aarch64_sve_zip2" ]
AArch64TargetTransformInfo54
instCombineIntrinsic
AArch64
CPU
LLVM
18,083
292
1
[]
[ "<s>", "static", "void", "ix86_output_jmp_thunk_or_indirect", "(", "const", "char", "*", "thunk_name", ",", "const", "int", "regno", ")", "{", "if", "(", "thunk_name", "!=", "NULL", ")", "{", "if", "(", "REX_INT_REGNO_P", "(", "regno", ")", "&&", "ix86_indirect_branch_cs_prefix", ")", "fprintf", "(", "asm_out_file", ",", "\"\\tcs\\n\"", ")", ";", "fprintf", "(", "asm_out_file", ",", "\"\\tjmp\\t\"", ")", ";", "assemble_name", "(", "asm_out_file", ",", "thunk_name", ")", ";", "putc", "(", "'\\n'", ",", "asm_out_file", ")", ";", "if", "(", "(", "ix86_harden_sls", "&", "harden_sls_indirect_jmp", ")", ")", "fputs", "(", "\"\\tint3\\n\"", ",", "asm_out_file", ")", ";", "}", "else", "output_indirect_thunk", "(", "regno", ")", ";", "}", "</s>" ]
[ "Helper", "to", "output", "the", "jmp/call", "." ]
[ "i386", "\"\\tcs\\n\"", "\"\\tjmp\\t\"", "\"\\tint3\\n\"" ]
i386
ix86_output_jmp_thunk_or_indirect
i386
CPU
GCC
18,084
81
1
[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"TMS320C64X Delay Slot Filler\"", ";", "}", "</s>" ]
[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
[ "TMS320C64X", "\"TMS320C64X Delay Slot Filler\"" ]
DelaySlotFiller30
getPassName
TMS320C64X
VLIW
LLVM
18,085
13
1
[]
[ "<s>", "bool", "TPCRegisterInfo", "::", "getRegAllocationHints", "(", "unsigned", "VirtReg", ",", "ArrayRef", "<", "MCPhysReg", ">", "Order", ",", "SmallVectorImpl", "<", "MCPhysReg", ">", "&", "Hints", ",", "const", "MachineFunction", "&", "MF", ",", "const", "VirtRegMap", "*", "VRM", ",", "const", "LiveRegMatrix", "*", "Matrix", ")", "const", "{", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", "->", "getRegClass", "(", "VirtReg", ")", ";", "SmallSet", "<", "unsigned", ",", "4", ">", "ConnectedPhysRegs", ";", "for", "(", "auto", "&", "Use", ":", "MRI", "->", "use_instructions", "(", "VirtReg", ")", ")", "{", "if", "(", "Use", ".", "isCopy", "(", ")", ")", "{", "Register", "PhysReg", ";", "MachineOperand", "&", "DstMO", "=", "Use", ".", "getOperand", "(", "0", ")", ";", "MachineOperand", "&", "SrcMO", "=", "Use", ".", "getOperand", "(", "1", ")", ";", "MachineOperand", "*", "VirtRegMO", "=", "nullptr", ";", "if", "(", "DstMO", ".", "getReg", "(", ")", ".", "isPhysical", "(", ")", ")", "{", "PhysReg", "=", "DstMO", ".", "getReg", "(", ")", ";", "if", "(", "DstMO", ".", "getSubReg", "(", ")", ")", "PhysReg", "=", "TRI", "->", "getSubReg", "(", "PhysReg", ",", "DstMO", ".", "getSubReg", "(", ")", ")", ";", "VirtRegMO", "=", "&", "SrcMO", ";", "}", "else", "if", "(", "SrcMO", ".", "getReg", "(", ")", ".", "isPhysical", "(", ")", ")", "{", "PhysReg", "=", "SrcMO", ".", "getReg", "(", ")", ";", "if", "(", "SrcMO", ".", "getSubReg", "(", ")", ")", "PhysReg", "=", "TRI", "->", "getSubReg", "(", "PhysReg", ",", "SrcMO", ".", "getSubReg", "(", ")", ")", ";", "VirtRegMO", "=", "&", "DstMO", ";", "}", "if", "(", "!", "PhysReg", ")", "continue", ";", "if", "(", "RC", "->", "contains", "(", "PhysReg", ")", ")", "{", "ConnectedPhysRegs", ".", "insert", "(", "PhysReg", ")", ";", "continue", ";", "}", "if", "(", "VirtRegMO", "->", "getSubReg", "(", ")", "!=", "TPC", "::", "NoSubRegister", ")", "{", "if", "(", "unsigned", "SuperReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "PhysReg", ",", "VirtRegMO", "->", "getSubReg", "(", ")", ",", "RC", ")", ")", "ConnectedPhysRegs", ".", "insert", "(", "SuperReg", ")", ";", "}", "}", "}", "if", "(", "!", "ConnectedPhysRegs", ".", "empty", "(", ")", ")", "{", "for", "(", "MCPhysReg", "Reg", ":", "Order", ")", "if", "(", "ConnectedPhysRegs", ".", "count", "(", "Reg", ")", "&&", "!", "MRI", "->", "isReserved", "(", "Reg", ")", ")", "Hints", ".", "push_back", "(", "Reg", ")", ";", "}", "return", "TargetRegisterInfo", "::", "getRegAllocationHints", "(", "VirtReg", ",", "Order", ",", "Hints", ",", "MF", ",", "VRM", ")", ";", "}", "</s>" ]
[ "Get", "a", "list", "of", "'hint", "'", "registers", "that", "the", "register", "allocator", "should", "try", "first", "when", "allocating", "a", "physical", "register", "for", "the", "virtual", "register", "VirtReg", "." ]
[ "TPC", "TPC", "4", "0", "1", "TPC::NoSubRegister" ]
TPCRegisterInfo
getRegAllocationHints
TPC
Virtual ISA
LLVM
18,086
369
1
[]
[ "<s>", "int", "group1_reg_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", ")", "{", "if", "(", "mode", "!=", "VOIDmode", "&&", "mode", "!=", "GET_MODE", "(", "op", ")", ")", "return", "0", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "SUBREG", ")", "op", "=", "SUBREG_REG", "(", "op", ")", ";", "return", "REG_P", "(", "op", ")", "&&", "(", "!", "reload_completed", "||", "IS_GROUP1_REG", "(", "op", ")", ")", ";", "}", "</s>" ]
[ "The", "following", "predicates", "are", "used", "for", "instruction", "scheduling", "." ]
[ "c4x", "0" ]
c4x1
group1_reg_operand
c4x
DSP
GCC
18,087
60
1
[]
[ "<s>", "static", "tree", "ATTRIBUTE_UNUSED", "rs6000_stack_protect_fail", "(", "void", ")", "{", "return", "(", "DEFAULT_ABI", "==", "ABI_V4", "&&", "TARGET_SECURE_PLT", "&&", "flag_pic", ")", "?", "default_hidden_stack_protect_fail", "(", ")", ":", "default_external_stack_protect_fail", "(", ")", ";", "}", "</s>" ]
[ "For", "TARGET_SECURE_PLT", "32-bit", "PIC", "code", "we", "can", "save", "PIC", "register", "setup", "by", "using", "__stack_chk_fail_local", "hidden", "function", "instead", "of", "calling", "__stack_chk_fail", "directly", ".", "Otherwise", "it", "is", "better", "to", "call", "__stack_chk_fail", "directly", "." ]
[ "powerpcspe" ]
powerpcspe
rs6000_stack_protect_fail
powerpcspe
CPU
GCC
18,088
28
1
[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "lowerInterleavedLoad", "(", "LoadInst", "*", "LI", ",", "ArrayRef", "<", "ShuffleVectorInst", "*", ">", "Shuffles", ",", "ArrayRef", "<", "unsigned", ">", "Indices", ",", "unsigned", "Factor", ")", "const", "{", "assert", "(", "Factor", ">=", "2", "&&", "Factor", "<=", "getMaxSupportedInterleaveFactor", "(", ")", "&&", "\"Invalid interleave factor\"", ")", ";", "assert", "(", "!", "Shuffles", ".", "empty", "(", ")", "&&", "\"Empty shufflevector input\"", ")", ";", "assert", "(", "Shuffles", ".", "size", "(", ")", "==", "Indices", ".", "size", "(", ")", "&&", "\"Unmatched number of shufflevectors and indices\"", ")", ";", "const", "DataLayout", "&", "DL", "=", "LI", "->", "getModule", "(", ")", "->", "getDataLayout", "(", ")", ";", "VectorType", "*", "VecTy", "=", "Shuffles", "[", "0", "]", "->", "getType", "(", ")", ";", "unsigned", "VecSize", "=", "DL", ".", "getTypeAllocSizeInBits", "(", "VecTy", ")", ";", "if", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", "||", "(", "VecSize", "!=", "64", "&&", "VecSize", "!=", "128", ")", ")", "return", "false", ";", "Type", "*", "EltTy", "=", "VecTy", "->", "getVectorElementType", "(", ")", ";", "if", "(", "EltTy", "->", "isPointerTy", "(", ")", ")", "VecTy", "=", "VectorType", "::", "get", "(", "DL", ".", "getIntPtrType", "(", "EltTy", ")", ",", "VecTy", "->", "getVectorNumElements", "(", ")", ")", ";", "Type", "*", "PtrTy", "=", "VecTy", "->", "getPointerTo", "(", "LI", "->", "getPointerAddressSpace", "(", ")", ")", ";", "Type", "*", "Tys", "[", "2", "]", "=", "{", "VecTy", ",", "PtrTy", "}", ";", "static", "const", "Intrinsic", "::", "ID", "LoadInts", "[", "3", "]", "=", "{", "Intrinsic", "::", "aarch64_neon_ld2", ",", "Intrinsic", "::", "aarch64_neon_ld3", ",", "Intrinsic", "::", "aarch64_neon_ld4", "}", ";", "Function", "*", "LdNFunc", "=", "Intrinsic", "::", "getDeclaration", "(", "LI", "->", "getModule", "(", ")", ",", "LoadInts", "[", "Factor", "-", "2", "]", ",", "Tys", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "LI", ")", ";", "Value", "*", "Ptr", "=", "Builder", ".", "CreateBitCast", "(", "LI", "->", "getPointerOperand", "(", ")", ",", "PtrTy", ")", ";", "CallInst", "*", "LdN", "=", "Builder", ".", "CreateCall", "(", "LdNFunc", ",", "Ptr", ",", "\"ldN\"", ")", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "Shuffles", ".", "size", "(", ")", ";", "i", "++", ")", "{", "ShuffleVectorInst", "*", "SVI", "=", "Shuffles", "[", "i", "]", ";", "unsigned", "Index", "=", "Indices", "[", "i", "]", ";", "Value", "*", "SubVec", "=", "Builder", ".", "CreateExtractValue", "(", "LdN", ",", "Index", ")", ";", "if", "(", "EltTy", "->", "isPointerTy", "(", ")", ")", "SubVec", "=", "Builder", ".", "CreateIntToPtr", "(", "SubVec", ",", "SVI", "->", "getType", "(", ")", ")", ";", "SVI", "->", "replaceAllUsesWith", "(", "SubVec", ")", ";", "}", "return", "true", ";", "}", "</s>" ]
[ "Lower", "interleaved", "load", "(", "s", ")", "into", "target", "specific", "instructions/intrinsics", "." ]
[ "AArch64", "AArch64", "2", "\"Invalid interleave factor\"", "\"Empty shufflevector input\"", "\"Unmatched number of shufflevectors and indices\"", "0", "64", "128", "2", "Intrinsic::ID", "3", "Intrinsic::aarch64_neon_ld2", "Intrinsic::aarch64_neon_ld3", "Intrinsic::aarch64_neon_ld4", "Intrinsic::getDeclaration", "2", "\"ldN\"", "0" ]
AArch64ISelLowering1
lowerInterleavedLoad
AArch64
CPU
LLVM
18,089
369
1
[]
[ "<s>", "SDValue", "MipsTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "unsigned", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "DebugLoc", "dl", ",", "SelectionDAG", "&", "DAG", ")", "{", "SmallVector", "<", "CCValAssign", ",", "16", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "RetCC_Mips", ")", ";", "if", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "liveout_empty", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "0", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "if", "(", "RVLocs", "[", "i", "]", ".", "isRegLoc", "(", ")", ")", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "addLiveOut", "(", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ")", ";", "}", "SDValue", "Flag", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "\"Can only return in registers!\"", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "Outs", "[", "i", "]", ".", "Val", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "1", ")", ";", "}", "if", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", "->", "hasStructRetAttr", "(", ")", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MipsFunctionInfo", "*", "MipsFI", "=", "MF", ".", "getInfo", "<", "MipsFunctionInfo", ">", "(", ")", ";", "unsigned", "Reg", "=", "MipsFI", "->", "getSRetReturnReg", "(", ")", ";", "if", "(", "!", "Reg", ")", "llvm_unreachable", "(", "\"sret virtual register not created in the entry block\"", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg", ",", "getPointerTy", "(", ")", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Mips", "::", "V0", ",", "Val", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "1", ")", ";", "}", "if", "(", "Flag", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "MipsISD", "::", "Ret", ",", "dl", ",", "MVT", "::", "Other", ",", "Chain", ",", "DAG", ".", "getRegister", "(", "Mips", "::", "RA", ",", "MVT", "::", "i32", ")", ",", "Flag", ")", ";", "else", "return", "DAG", ".", "getNode", "(", "MipsISD", "::", "Ret", ",", "dl", ",", "MVT", "::", "Other", ",", "Chain", ",", "DAG", ".", "getRegister", "(", "Mips", "::", "RA", ",", "MVT", "::", "i32", ")", ")", ";", "}", "</s>" ]
[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]
[ "Mips", "Mips", "ISD::OutputArg", "16", "Mips", "0", "0", "\"Can only return in registers!\"", "1", "Mips", "Mips", "Mips", "Mips", "\"sret virtual register not created in the entry block\"", "Mips::V0", "1", "MipsISD::Ret", "MVT::Other", "Mips::RA", "MVT::i32", "MipsISD::Ret", "MVT::Other", "Mips::RA", "MVT::i32" ]
MipsISelLowering93
LowerReturn
Mips
CPU
LLVM
18,090
397
1
[]
[ "<s>", "static", "rtx", "ix86_expand_vec_init_builtin", "(", "tree", "type", ",", "tree", "exp", ",", "rtx", "target", ")", "{", "machine_mode", "tmode", "=", "TYPE_MODE", "(", "type", ")", ";", "machine_mode", "inner_mode", "=", "GET_MODE_INNER", "(", "tmode", ")", ";", "int", "i", ",", "n_elt", "=", "GET_MODE_NUNITS", "(", "tmode", ")", ";", "rtvec", "v", "=", "rtvec_alloc", "(", "n_elt", ")", ";", "gcc_assert", "(", "VECTOR_MODE_P", "(", "tmode", ")", ")", ";", "gcc_assert", "(", "call_expr_nargs", "(", "exp", ")", "==", "n_elt", ")", ";", "for", "(", "i", "=", "0", ";", "i", "<", "n_elt", ";", "++", "i", ")", "{", "rtx", "x", "=", "expand_normal", "(", "CALL_EXPR_ARG", "(", "exp", ",", "i", ")", ")", ";", "RTVEC_ELT", "(", "v", ",", "i", ")", "=", "gen_lowpart", "(", "inner_mode", ",", "x", ")", ";", "}", "if", "(", "!", "target", "||", "!", "register_operand", "(", "target", ",", "tmode", ")", ")", "target", "=", "gen_reg_rtx", "(", "tmode", ")", ";", "ix86_expand_vector_init", "(", "true", ",", "target", ",", "gen_rtx_PARALLEL", "(", "tmode", ",", "v", ")", ")", ";", "return", "target", ";", "}", "</s>" ]
[ "A", "subroutine", "of", "ix86_expand_builtin", ".", "These", "builtins", "are", "a", "wrapper", "around", "ix86_expand_vector_init", ".", "We", "DO", "have", "language-level", "syntax", "for", "this", ",", "in", "the", "form", "of", "(", "type", ")", "{", "init-list", "}", ".", "Except", "that", "since", "we", "ca", "n't", "place", "emms", "instructions", "from", "inside", "the", "compiler", ",", "we", "ca", "n't", "allow", "the", "use", "of", "MMX", "registers", "unless", "the", "user", "explicitly", "asks", "for", "it", ".", "So", "we", "do", "*", "not", "*", "define", "vec_set/vec_extract/vec_init", "patterns", "for", "MMX", "modes", "in", "mmx.md", ".", "Instead", "we", "have", "builtins", "invoked", "by", "mmintrin.h", "that", "gives", "us", "license", "to", "emit", "these", "sorts", "of", "instructions", "." ]
[ "i386", "0" ]
i386-expand
ix86_expand_vec_init_builtin
i386
CPU
GCC
18,091
146
1
[]
[ "<s>", "bool", "ix86_cannot_change_mode_class", "(", "machine_mode", "from", ",", "machine_mode", "to", ",", "enum", "reg_class", "regclass", ")", "{", "if", "(", "from", "==", "to", ")", "return", "false", ";", "if", "(", "MAYBE_FLOAT_CLASS_P", "(", "regclass", ")", ")", "return", "true", ";", "if", "(", "MAYBE_SSE_CLASS_P", "(", "regclass", ")", "||", "MAYBE_MMX_CLASS_P", "(", "regclass", ")", ")", "{", "if", "(", "GET_MODE_SIZE", "(", "from", ")", "<", "4", ")", "return", "true", ";", "}", "return", "false", ";", "}", "</s>" ]
[ "Return", "true", "if", "the", "registers", "in", "CLASS", "can", "not", "represent", "the", "change", "from", "modes", "FROM", "to", "TO", "." ]
[ "i386", "4" ]
i3864
ix86_cannot_change_mode_class
i386
CPU
GCC
18,092
63
1
[]
[ "<s>", "bool", "PPCTTIImpl", "::", "isHardwareLoopProfitable", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "AssumptionCache", "&", "AC", ",", "TargetLibraryInfo", "*", "LibInfo", ",", "HardwareLoopInfo", "&", "HWLoopInfo", ")", "{", "const", "PPCTargetMachine", "&", "TM", "=", "ST", "->", "getTargetMachine", "(", ")", ";", "TargetSchedModel", "SchedModel", ";", "SchedModel", ".", "init", "(", "ST", ")", ";", "unsigned", "ConstTripCount", "=", "SE", ".", "getSmallConstantTripCount", "(", "L", ")", ";", "if", "(", "ConstTripCount", "&&", "ConstTripCount", "<", "SmallCTRLoopThreshold", ")", "{", "SmallPtrSet", "<", "const", "Value", "*", ",", "32", ">", "EphValues", ";", "CodeMetrics", "::", "collectEphemeralValues", "(", "L", ",", "&", "AC", ",", "EphValues", ")", ";", "CodeMetrics", "Metrics", ";", "for", "(", "BasicBlock", "*", "BB", ":", "L", "->", "blocks", "(", ")", ")", "Metrics", ".", "analyzeBasicBlock", "(", "BB", ",", "*", "this", ",", "EphValues", ")", ";", "if", "(", "Metrics", ".", "NumInsts", "<=", "(", "6", "*", "SchedModel", ".", "getIssueWidth", "(", ")", ")", ")", "return", "false", ";", "}", "SmallPtrSet", "<", "const", "Value", "*", ",", "4", ">", "Visited", ";", "for", "(", "Loop", "::", "block_iterator", "I", "=", "L", "->", "block_begin", "(", ")", ",", "IE", "=", "L", "->", "block_end", "(", ")", ";", "I", "!=", "IE", ";", "++", "I", ")", "if", "(", "mightUseCTR", "(", "*", "I", ",", "LibInfo", ",", "Visited", ")", ")", "return", "false", ";", "SmallVector", "<", "BasicBlock", "*", ",", "4", ">", "ExitingBlocks", ";", "L", "->", "getExitingBlocks", "(", "ExitingBlocks", ")", ";", "for", "(", "auto", "&", "BB", ":", "ExitingBlocks", ")", "{", "Instruction", "*", "TI", "=", "BB", "->", "getTerminator", "(", ")", ";", "if", "(", "!", "TI", ")", "continue", ";", "if", "(", "BranchInst", "*", "BI", "=", "dyn_cast", "<", "BranchInst", ">", "(", "TI", ")", ")", "{", "uint64_t", "TrueWeight", "=", "0", ",", "FalseWeight", "=", "0", ";", "if", "(", "!", "BI", "->", "isConditional", "(", ")", "||", "!", "BI", "->", "extractProfMetadata", "(", "TrueWeight", ",", "FalseWeight", ")", ")", "continue", ";", "bool", "TrueIsExit", "=", "!", "L", "->", "contains", "(", "BI", "->", "getSuccessor", "(", "0", ")", ")", ";", "if", "(", "(", "TrueIsExit", "&&", "FalseWeight", "<", "TrueWeight", ")", "||", "(", "!", "TrueIsExit", "&&", "FalseWeight", ">", "TrueWeight", ")", ")", "return", "false", ";", "}", "}", "LLVMContext", "&", "C", "=", "L", "->", "getHeader", "(", ")", "->", "getContext", "(", ")", ";", "HWLoopInfo", ".", "CountType", "=", "TM", ".", "isPPC64", "(", ")", "?", "Type", "::", "getInt64Ty", "(", "C", ")", ":", "Type", "::", "getInt32Ty", "(", "C", ")", ";", "HWLoopInfo", ".", "LoopDecrement", "=", "ConstantInt", "::", "get", "(", "HWLoopInfo", ".", "CountType", ",", "1", ")", ";", "return", "true", ";", "}", "</s>" ]
[ "Query", "the", "target", "whether", "it", "would", "be", "profitable", "to", "convert", "the", "given", "loop", "into", "a", "hardware", "loop", "." ]
[ "PowerPC", "PPC", "PPC", "32", "6", "4", "4", "0", "0", "0", "PPC", "1" ]
PPCTargetTransformInfo24
isHardwareLoopProfitable
PowerPC
CPU
LLVM
18,093
372
1
[]
[ "<s>", "static", "bool", "tilegx_emit_setcc_internal", "(", "rtx", "res", ",", "enum", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ",", "machine_mode", "cmp_mode", ")", "{", "rtx", "tmp", ";", "bool", "swap", "=", "false", ";", "if", "(", "cmp_mode", "==", "SFmode", "||", "cmp_mode", "==", "DFmode", ")", "return", "tilegx_emit_fp_setcc", "(", "res", ",", "code", ",", "cmp_mode", ",", "op0", ",", "op1", ")", ";", "switch", "(", "code", ")", "{", "case", "EQ", ":", "case", "NE", ":", "case", "LE", ":", "case", "LT", ":", "case", "LEU", ":", "case", "LTU", ":", "break", ";", "case", "GE", ":", "case", "GT", ":", "case", "GEU", ":", "case", "GTU", ":", "swap", "=", "true", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "swap", ")", "{", "code", "=", "swap_condition", "(", "code", ")", ";", "tmp", "=", "op0", ",", "op0", "=", "op1", ",", "op1", "=", "tmp", ";", "}", "if", "(", "!", "reg_or_0_operand", "(", "op0", ",", "cmp_mode", ")", ")", "op0", "=", "force_reg", "(", "cmp_mode", ",", "op0", ")", ";", "if", "(", "!", "CONST_INT_P", "(", "op1", ")", "&&", "!", "register_operand", "(", "op1", ",", "cmp_mode", ")", ")", "op1", "=", "force_reg", "(", "cmp_mode", ",", "op1", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "res", ",", "gen_rtx_fmt_ee", "(", "code", ",", "DImode", ",", "op0", ",", "op1", ")", ")", ")", ";", "return", "true", ";", "}", "</s>" ]
[ "Certain", "simplifications", "can", "be", "done", "to", "make", "invalid", "setcc", "operations", "valid", ".", "Return", "the", "final", "comparison", ",", "or", "NULL", "if", "we", "ca", "n't", "work", "." ]
[ "tilegx" ]
tilegx
tilegx_emit_setcc_internal
tilegx
VLIW
GCC
18,094
195
1
[]
[ "<s>", "void", "ix86_call_abi_override", "(", "const_tree", "fndecl", ")", "{", "cfun", "->", "machine", "->", "call_abi", "=", "ix86_function_abi", "(", "fndecl", ")", ";", "}", "</s>" ]
[ "Implementation", "of", "call", "abi", "switching", "target", "hook", ".", "Specific", "to", "FNDECL", "the", "specific", "call", "register", "sets", "are", "set", ".", "See", "also", "ix86_conditional_register_usage", "for", "more", "details", "." ]
[ "i386" ]
i386
ix86_call_abi_override
i386
CPU
GCC
18,095
19
1
[]
[ "<s>", "void", "VEInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "unsigned", "AltIdx", "=", "VE", "::", "AsmName", ";", "if", "(", "MRI", ".", "getRegClass", "(", "VE", "::", "MISCRegClassID", ")", ".", "contains", "(", "RegNo", ")", ")", "AltIdx", "=", "VE", "::", "NoRegAltName", ";", "OS", "<<", "'%'", "<<", "getRegisterName", "(", "RegNo", ",", "AltIdx", ")", ";", "}", "</s>" ]
[ "Print", "the", "assembler", "register", "name", "." ]
[ "VE", "VE", "VE::AsmName", "VE::MISCRegClassID", "VE::NoRegAltName" ]
VEInstPrinter
printRegName
VE
CPU
LLVM
18,096
55
1
[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "SubsumesPredicate", "(", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred1", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred2", ")", "const", "{", "if", "(", "Pred1", ".", "size", "(", ")", ">", "2", "||", "Pred2", ".", "size", "(", ")", ">", "2", ")", "return", "false", ";", "ARMCC", "::", "CondCodes", "CC1", "=", "(", "ARMCC", "::", "CondCodes", ")", "Pred1", "[", "0", "]", ".", "getImm", "(", ")", ";", "ARMCC", "::", "CondCodes", "CC2", "=", "(", "ARMCC", "::", "CondCodes", ")", "Pred2", "[", "0", "]", ".", "getImm", "(", ")", ";", "if", "(", "CC1", "==", "CC2", ")", "return", "true", ";", "switch", "(", "CC1", ")", "{", "default", ":", "return", "false", ";", "case", "ARMCC", "::", "AL", ":", "return", "true", ";", "case", "ARMCC", "::", "HS", ":", "return", "CC2", "==", "ARMCC", "::", "HI", ";", "case", "ARMCC", "::", "LS", ":", "return", "CC2", "==", "ARMCC", "::", "LO", "||", "CC2", "==", "ARMCC", "::", "EQ", ";", "case", "ARMCC", "::", "GE", ":", "return", "CC2", "==", "ARMCC", "::", "GT", ";", "case", "ARMCC", "::", "LE", ":", "return", "CC2", "==", "ARMCC", "::", "LT", ";", "}", "}", "</s>" ]
[ "Returns", "true", "if", "the", "first", "specified", "predicate", "subsumes", "the", "second", ",", "e.g", "." ]
[ "ARM", "ARM", "2", "2", "ARMCC::CondCodes", "ARMCC::CondCodes", "0", "ARMCC::CondCodes", "ARMCC::CondCodes", "0", "ARMCC::AL", "ARMCC::HS", "ARMCC::HI", "ARMCC::LS", "ARMCC::LO", "ARMCC::EQ", "ARMCC::GE", "ARMCC::GT", "ARMCC::LE", "ARMCC::LT" ]
ARMBaseInstrInfo (2)
SubsumesPredicate
ARM
CPU
LLVM
18,097
165
1
[]
[ "<s>", "bool", "ARMTargetLowering", "::", "mayBeEmittedAsTailCall", "(", "CallInst", "*", "CI", ")", "const", "{", "if", "(", "!", "EnableARMTailCalls", ")", "return", "false", ";", "if", "(", "!", "CI", "->", "isTailCall", "(", ")", ")", "return", "false", ";", "return", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ";", "}", "</s>" ]
[ "Return", "true", "if", "the", "target", "may", "be", "able", "emit", "the", "call", "instruction", "as", "a", "tail", "call", "." ]
[ "ARM", "ARM", "ARM" ]
ARMISelLowering114
mayBeEmittedAsTailCall
ARM
CPU
LLVM
18,098
40
1
[]
[ "<s>", "bool", "X86TileConfig", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "mf", ")", "{", "MF", "=", "&", "mf", ";", "MRI", "=", "&", "mf", ".", "getRegInfo", "(", ")", ";", "ST", "=", "&", "mf", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "TRI", "=", "ST", "->", "getRegisterInfo", "(", ")", ";", "TII", "=", "mf", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DomTree", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "VRM", "=", "&", "getAnalysis", "<", "VirtRegMap", ">", "(", ")", ";", "LIS", "=", "&", "getAnalysis", "<", "LiveIntervals", ">", "(", ")", ";", "if", "(", "VRM", "->", "isShapeMapEmpty", "(", ")", ")", "return", "false", ";", "tileConfig", "(", ")", ";", "return", "true", ";", "}", "</s>" ]
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
[ "X86", "X86", "X86" ]
X86TileConfig1
runOnMachineFunction
X86
CPU
LLVM
18,099
105
1
[]