docz1105/ComBack · Datasets at Hugging Face

ground_truth sequencelengths 8 512	natrual_language sequencelengths 1 243	TS_V_token sequencelengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token sequencelengths 0 0
[ "<s>", "const", "char", "", "emit_fusion_gpr_load", "(", "rtx", "target", ",", "rtx", "mem", ")", "{", "rtx", "addis_value", ";", "rtx", "addr", ";", "rtx", "load_offset", ";", "const", "char", "", "load_str", "=", "NULL", ";", "const", "char", "*", "mode_name", "=", "NULL", ";", "machine_mode", "mode", ";", "if", "(", "GET_CODE", "(", "mem", ")", "==", "ZERO_EXTEND", ")", "mem", "=", "XEXP", "(", "mem", ",", "0", ")", ";", "gcc_assert", "(", "REG_P", "(", "target", ")", "&&", "MEM_P", "(", "mem", ")", ")", ";", "addr", "=", "XEXP", "(", "mem", ",", "0", ")", ";", "fusion_split_address", "(", "addr", ",", "&", "addis_value", ",", "&", "load_offset", ")", ";", "mode", "=", "GET_MODE", "(", "mem", ")", ";", "switch", "(", "mode", ")", "{", "case", "QImode", ":", "mode_name", "=", "\"char\"", ";", "load_str", "=", "\"lbz\"", ";", "break", ";", "case", "HImode", ":", "mode_name", "=", "\"short\"", ";", "load_str", "=", "\"lhz\"", ";", "break", ";", "case", "SImode", ":", "case", "SFmode", ":", "mode_name", "=", "(", "mode", "==", "SFmode", ")", "?", "\"float\"", ":", "\"int\"", ";", "load_str", "=", "\"lwz\"", ";", "break", ";", "case", "DImode", ":", "case", "DFmode", ":", "gcc_assert", "(", "TARGET_POWERPC64", ")", ";", "mode_name", "=", "(", "mode", "==", "DFmode", ")", "?", "\"double\"", ":", "\"long\"", ";", "load_str", "=", "\"ld\"", ";", "break", ";", "default", ":", "fatal_insn", "(", "\"Bad GPR fusion\"", ",", "gen_rtx_SET", "(", "target", ",", "mem", ")", ")", ";", "}", "emit_fusion_addis", "(", "target", ",", "addis_value", ",", "\"gpr load fusion\"", ",", "mode_name", ")", ";", "emit_fusion_load_store", "(", "target", ",", "target", ",", "load_offset", ",", "load_str", ")", ";", "return", "\"\"", ";", "}", "</s>" ]	[ "Return", "a", "string", "to", "fuse", "an", "addis", "instruction", "with", "a", "gpr", "load", "to", "the", "same", "register", "that", "we", "loaded", "up", "the", "addis", "instruction", ".", "The", "address", "that", "is", "used", "is", "the", "logical", "address", "that", "was", "formed", "during", "peephole2", ":", "(", "lo_sum", "(", "high", ")", "(", "low-part", ")", ")", "The", "code", "is", "complicated", ",", "so", "we", "call", "output_asm_insn", "directly", ",", "and", "just", "return", "``", "''", "." ]	[ "rs6000", "0", "0", "\"char\"", "\"lbz\"", "\"short\"", "\"lhz\"", "\"float\"", "\"int\"", "\"lwz\"", "\"double\"", "\"long\"", "\"ld\"", "\"Bad GPR fusion\"", "\"gpr load fusion\"", "\"\"" ]	rs60005	emit_fusion_gpr_load	rs6000	CPU	GCC	17,900	221	1	[]
[ "<s>", "const", "MCPhysReg", "", "PPCRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "const", "PPCSubtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ";", "if", "(", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "AnyReg", ")", "{", "if", "(", "Subtarget", ".", "hasVSX", "(", ")", ")", "return", "CSR_64_AllRegs_VSX_SaveList", ";", "if", "(", "Subtarget", ".", "hasAltivec", "(", ")", ")", "return", "CSR_64_AllRegs_Altivec_SaveList", ";", "return", "CSR_64_AllRegs_SaveList", ";", "}", "if", "(", "Subtarget", ".", "isDarwinABI", "(", ")", ")", "return", "TM", ".", "isPPC64", "(", ")", "?", "(", "Subtarget", ".", "hasAltivec", "(", ")", "?", "CSR_Darwin64_Altivec_SaveList", ":", "CSR_Darwin64_SaveList", ")", ":", "(", "Subtarget", ".", "hasAltivec", "(", ")", "?", "CSR_Darwin32_Altivec_SaveList", ":", "CSR_Darwin32_SaveList", ")", ";", "if", "(", "TM", ".", "isPPC64", "(", ")", "&&", "MF", "->", "getInfo", "<", "PPCFunctionInfo", ">", "(", ")", "->", "isSplitCSR", "(", ")", ")", "return", "CSR_SRV464_TLS_PE_SaveList", ";", "bool", "SaveR2", "=", "MF", "->", "getRegInfo", "(", ")", ".", "isAllocatable", "(", "PPC", "::", "X2", ")", ";", "if", "(", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "Cold", ")", "{", "if", "(", "TM", ".", "isPPC64", "(", ")", ")", "{", "if", "(", "Subtarget", ".", "hasAltivec", "(", ")", ")", "return", "SaveR2", "?", "CSR_SVR64_ColdCC_R2_Altivec_SaveList", ":", "CSR_SVR64_ColdCC_Altivec_SaveList", ";", "return", "SaveR2", "?", "CSR_SVR64_ColdCC_R2_SaveList", ":", "CSR_SVR64_ColdCC_SaveList", ";", "}", "if", "(", "Subtarget", ".", "hasAltivec", "(", ")", ")", "return", "CSR_SVR32_ColdCC_Altivec_SaveList", ";", "else", "if", "(", "Subtarget", ".", "hasSPE", "(", ")", ")", "return", "CSR_SVR32_ColdCC_SPE_SaveList", ";", "return", "CSR_SVR32_ColdCC_SaveList", ";", "}", "if", "(", "TM", ".", "isPPC64", "(", ")", ")", "{", "if", "(", "Subtarget", ".", "hasAltivec", "(", ")", ")", "return", "SaveR2", "?", "CSR_SVR464_R2_Altivec_SaveList", ":", "CSR_SVR464_Altivec_SaveList", ";", "return", "SaveR2", "?", "CSR_SVR464_R2_SaveList", ":", "CSR_SVR464_SaveList", ";", "}", "if", "(", "Subtarget", ".", "hasAltivec", "(", ")", ")", "return", "CSR_SVR432_Altivec_SaveList", ";", "else", "if", "(", "Subtarget", ".", "hasSPE", "(", ")", ")", "return", "CSR_SVR432_SPE_SaveList", ";", "return", "CSR_SVR432_SaveList", ";", "}", "</s>" ]	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC::X2", "PPC", "PPC" ]	PPCRegisterInfo56	getCalleeSavedRegs	PowerPC	CPU	LLVM	17,901	285	1	[]
[ "<s>", "static", "void", "nds32_expand_to_rtl_hook", "(", "void", ")", "{", "cfun", "->", "machine", "->", "strict_aligned_p", "=", "1", ";", "}", "</s>" ]	[ "This", "function", "will", "be", "called", "just", "before", "expansion", "into", "rtl", "." ]	[ "nds32", "1" ]	nds32	nds32_expand_to_rtl_hook	nds32	CPU	GCC	17,902	16	1	[]
[ "<s>", "bool", "SystemZInstrInfo", "::", "isUnpredicatedTerminator", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "const", "TargetInstrDesc", "&", "TID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "!", "TID", ".", "isTerminator", "(", ")", ")", "return", "false", ";", "if", "(", "TID", ".", "isBranch", "(", ")", "&&", "!", "TID", ".", "isBarrier", "(", ")", ")", "return", "true", ";", "if", "(", "!", "TID", ".", "isPredicable", "(", ")", ")", "return", "true", ";", "return", "!", "isPredicated", "(", "MI", ")", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "instruction", "is", "a", "terminator", "instruction", "that", "has", "not", "been", "predicated", "." ]	[ "SystemZ", "SystemZ" ]	SystemZInstrInfo25	isUnpredicatedTerminator	SystemZ	CPU	LLVM	17,903	73	1	[]
[ "<s>", "void", "dump", "(", ")", "const", "{", "print", "(", "dbgs", "(", ")", ")", ";", "}", "</s>" ]	[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]	[ "AMDGPU" ]	GCNRegPressure	dump	AMDGPU	GPU	LLVM	17,904	14	1	[]
[ "<s>", "static", "char", "", "locate_lib", "(", "char", "", "lib_name", ",", "char", "", "path_val", ")", "{", "int", "lib_len", "=", "strlen", "(", "lib_name", ")", ";", "char", "", "eptr", ",", "", "sptr", ";", "for", "(", "sptr", "=", "path_val", ";", "", "sptr", ";", "sptr", "=", "eptr", ")", "{", "char", "", "buf", ",", "", "ptr", ";", "while", "(", "*", "sptr", "==", "PATH_SEPARATOR", ")", "sptr", "++", ";", "eptr", "=", "strchr", "(", "sptr", ",", "PATH_SEPARATOR", ")", ";", "if", "(", "eptr", "==", "0", ")", "eptr", "=", "strchr", "(", "sptr", ",", "0", ")", ";", "buf", "=", "alloca", "(", "(", "eptr", "-", "sptr", ")", "+", "lib_len", "+", "4", "+", "2", ")", ";", "strncpy", "(", "buf", ",", "sptr", ",", "eptr", "-", "sptr", ")", ";", "buf", "[", "eptr", "-", "sptr", "]", "=", "0", ";", "strcat", "(", "buf", ",", "\"/\"", ")", ";", "strcat", "(", "buf", ",", "lib_name", ")", ";", "ptr", "=", "strchr", "(", "buf", ",", "0", ")", ";", "if", "(", "debug", "\|\|", "staticp", ")", "{", "strcpy", "(", "ptr", ",", "\".a\"", ")", ";", "if", "(", "is_regular_file", "(", "buf", ")", ")", "return", "xstrdup", "(", "to_host_file_spec", "(", "buf", ")", ")", ";", "strcpy", "(", "ptr", ",", "\".olb\"", ")", ";", "if", "(", "is_regular_file", "(", "buf", ")", ")", "return", "xstrdup", "(", "to_host_file_spec", "(", "buf", ")", ")", ";", "strcpy", "(", "ptr", ",", "\".exe\"", ")", ";", "if", "(", "is_regular_file", "(", "buf", ")", ")", "return", "xstrdup", "(", "to_host_file_spec", "(", "buf", ")", ")", ";", "}", "else", "{", "strcpy", "(", "ptr", ",", "\".exe\"", ")", ";", "if", "(", "is_regular_file", "(", "buf", ")", ")", "return", "xstrdup", "(", "to_host_file_spec", "(", "buf", ")", ")", ";", "strcpy", "(", "ptr", ",", "\".a\"", ")", ";", "if", "(", "is_regular_file", "(", "buf", ")", ")", "return", "xstrdup", "(", "to_host_file_spec", "(", "buf", ")", ")", ";", "strcpy", "(", "ptr", ",", "\".olb\"", ")", ";", "if", "(", "is_regular_file", "(", "buf", ")", ")", "return", "xstrdup", "(", "to_host_file_spec", "(", "buf", ")", ")", ";", "}", "}", "return", "0", ";", "}", "</s>" ]	[ "Locate", "library", "LIB_NAME", "on", "the", "library", "path", "." ]	[ "alpha", "0", "0", "4", "2", "0", "\"/\"", "0", "\".a\"", "\".olb\"", "\".exe\"", "\".exe\"", "\".a\"", "\".olb\"", "0" ]	vms-ld1	locate_lib	alpha	MPU	GCC	17,905	298	1	[]
[ "<s>", "static", "tree", "arm_handle_isr_attribute", "(", "tree", "", "node", ",", "tree", "name", ",", "tree", "args", ",", "int", "flags", ",", "bool", "", "no_add_attrs", ")", "{", "if", "(", "DECL_P", "(", "", "node", ")", ")", "{", "if", "(", "TREE_CODE", "(", "", "node", ")", "!=", "FUNCTION_DECL", ")", "{", "warning", "(", "OPT_Wattributes", ",", "\"%qs attribute only applies to functions\"", ",", "IDENTIFIER_POINTER", "(", "name", ")", ")", ";", "", "no_add_attrs", "=", "true", ";", "}", "}", "else", "{", "if", "(", "TREE_CODE", "(", "", "node", ")", "==", "FUNCTION_TYPE", "\|\|", "TREE_CODE", "(", "", "node", ")", "==", "METHOD_TYPE", ")", "{", "if", "(", "arm_isr_value", "(", "args", ")", "==", "ARM_FT_UNKNOWN", ")", "{", "warning", "(", "OPT_Wattributes", ",", "\"%qs attribute ignored\"", ",", "IDENTIFIER_POINTER", "(", "name", ")", ")", ";", "", "no_add_attrs", "=", "true", ";", "}", "}", "else", "if", "(", "TREE_CODE", "(", "", "node", ")", "==", "POINTER_TYPE", "&&", "(", "TREE_CODE", "(", "TREE_TYPE", "(", "", "node", ")", ")", "==", "FUNCTION_TYPE", "\|\|", "TREE_CODE", "(", "TREE_TYPE", "(", "", "node", ")", ")", "==", "METHOD_TYPE", ")", "&&", "arm_isr_value", "(", "args", ")", "!=", "ARM_FT_UNKNOWN", ")", "{", "", "node", "=", "build_variant_type_copy", "(", "", "node", ")", ";", "TREE_TYPE", "(", "", "node", ")", "=", "build_type_attribute_variant", "(", "TREE_TYPE", "(", "", "node", ")", ",", "tree_cons", "(", "name", ",", "args", ",", "TYPE_ATTRIBUTES", "(", "TREE_TYPE", "(", "", "node", ")", ")", ")", ")", ";", "", "no_add_attrs", "=", "true", ";", "}", "else", "{", "if", "(", "flags", "&", "(", "(", "int", ")", "ATTR_FLAG_DECL_NEXT", "\|", "(", "int", ")", "ATTR_FLAG_FUNCTION_NEXT", "\|", "(", "int", ")", "ATTR_FLAG_ARRAY_NEXT", ")", ")", "{", "", "no_add_attrs", "=", "true", ";", "return", "tree_cons", "(", "name", ",", "args", ",", "NULL_TREE", ")", ";", "}", "else", "{", "warning", "(", "OPT_Wattributes", ",", "\"%qs attribute ignored\"", ",", "IDENTIFIER_POINTER", "(", "name", ")", ")", ";", "}", "}", "}", "return", "NULL_TREE", ";", "}", "</s>" ]	[ "Handle", "an", "``", "interrupt", "''", "or", "``", "isr", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]	[ "arm", "\"%qs attribute only applies to functions\"", "\"%qs attribute ignored\"", "\"%qs attribute ignored\"" ]	arm3	arm_handle_isr_attribute	arm	CPU	GCC	17,906	261	1	[]
[ "<s>", "Align", "ARMTargetLowering", "::", "getABIAlignmentForCallingConv", "(", "Type", "*", "ArgTy", ",", "DataLayout", "DL", ")", "const", "{", "const", "Align", "ABITypeAlign", "=", "DL", ".", "getABITypeAlign", "(", "ArgTy", ")", ";", "if", "(", "!", "ArgTy", "->", "isVectorTy", "(", ")", ")", "return", "ABITypeAlign", ";", "return", "std", "::", "min", "(", "ABITypeAlign", ",", "DL", ".", "getStackAlignment", "(", ")", ")", ";", "}", "</s>" ]	[ "Return", "the", "correct", "alignment", "for", "the", "current", "calling", "convention", "." ]	[ "ARM", "ARM" ]	ARMISelLowering103	getABIAlignmentForCallingConv	ARM	CPU	LLVM	17,907	52	1	[]
[ "<s>", "void", "XtensaInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "", "RC", ",", "const", "TargetRegisterInfo", "", "TRI", ")", "const", "{", "llvm_unreachable", "(", "\"Unimplemented operand\"", ")", ";", "}", "</s>" ]	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "Xtensa", "Xtensa", "\"Unimplemented operand\"" ]	XtensaInstrInfo	loadRegFromStackSlot	Xtensa	MPU	LLVM	17,908	38	1	[]
[ "<s>", "std", "::", "string", "AMDGPUIntrinsicInfo", "::", "getName", "(", "unsigned", "int", "IntrID", ",", "Type", "", "", "Tys", ",", "unsigned", "int", "numTys", ")", "const", "{", "static", "const", "char", "*", "const", "names", "[", "]", "=", "{", "}", ";", "if", "(", "IntrID", "<", "Intrinsic", "::", "num_intrinsics", ")", "{", "return", "nullptr", ";", "}", "assert", "(", "IntrID", "<", "AMDGPUIntrinsic", "::", "num_AMDGPU_intrinsics", "&&", "\"Invalid intrinsic ID\"", ")", ";", "std", "::", "string", "Result", "(", "names", "[", "IntrID", "-", "Intrinsic", "::", "num_intrinsics", "]", ")", ";", "return", "Result", ";", "}", "</s>" ]	[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]	[ "R600", "Intrinsic::num_intrinsics", "AMDGPUIntrinsic::num_AMDGPU_intrinsics", "\"Invalid intrinsic ID\"", "Intrinsic::num_intrinsics" ]	AMDILIntrinsicInfo2	getName	R600	GPU	LLVM	17,909	77	1	[]
[ "<s>", "bool", "AArch64A57FPLoadBalancing", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "if", "(", "!", "(", "F", ".", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ".", "isCortexA53", "(", ")", "\|\|", "F", ".", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ".", "isCortexA57", "(", ")", ")", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"*** AArch64A57FPLoadBalancing ***\\n\"", ")", ";", "MRI", "=", "&", "F", ".", "getRegInfo", "(", ")", ";", "TRI", "=", "F", ".", "getRegInfo", "(", ")", ".", "getTargetRegisterInfo", "(", ")", ";", "RCI", ".", "runOnMachineFunction", "(", "F", ")", ";", "for", "(", "auto", "&", "MBB", ":", "F", ")", "{", "Changed", "\|=", "runOnBasicBlock", "(", "MBB", ")", ";", "}", "return", "Changed", ";", "}", "</s>" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "\"*** AArch64A57FPLoadBalancing ***\\n\"" ]	AArch64A57FPLoadBalancing	runOnMachineFunction	AArch64	CPU	LLVM	17,910	107	1	[]
[ "<s>", "static", "void", "arc_setup_incoming_varargs", "(", "cumulative_args_t", "args_so_far", ",", "const", "function_arg_info", "&", "arg", ",", "int", "", "pretend_size", ",", "int", "no_rtl", ")", "{", "int", "first_anon_arg", ";", "CUMULATIVE_ARGS", "next_cum", ";", "next_cum", "=", "", "get_cumulative_args", "(", "args_so_far", ")", ";", "arc_function_arg_advance", "(", "pack_cumulative_args", "(", "&", "next_cum", ")", ",", "arg", ")", ";", "first_anon_arg", "=", "next_cum", ";", "if", "(", "FUNCTION_ARG_REGNO_P", "(", "first_anon_arg", ")", ")", "{", "int", "first_reg_offset", "=", "first_anon_arg", ";", "if", "(", "!", "no_rtl", ")", "{", "rtx", "regblock", "=", "gen_rtx_MEM", "(", "BLKmode", ",", "plus_constant", "(", "Pmode", ",", "arg_pointer_rtx", ",", "FIRST_PARM_OFFSET", "(", "0", ")", ")", ")", ";", "move_block_from_reg", "(", "first_reg_offset", ",", "regblock", ",", "MAX_ARC_PARM_REGS", "-", "first_reg_offset", ")", ";", "}", "", "pretend_size", "=", "(", "(", "MAX_ARC_PARM_REGS", "-", "first_reg_offset", ")", "", "UNITS_PER_WORD", ")", ";", "}", "}", "</s>" ]	[ "Do", "any", "needed", "setup", "for", "a", "variadic", "function", ".", "For", "the", "ARC", ",", "we", "must", "create", "a", "register", "parameter", "block", ",", "and", "then", "copy", "any", "anonymous", "arguments", "in", "registers", "to", "memory", ".", "CUM", "has", "not", "been", "updated", "for", "the", "last", "named", "argument", "which", "has", "type", "TYPE", "and", "mode", "MODE", ",", "and", "we", "rely", "on", "this", "fact", "." ]	[ "arc", "0" ]	arc	arc_setup_incoming_varargs	arc	MPU	GCC	17,911	115	1	[]
[ "<s>", "EVT", "MBlazeTargetLowering", "::", "getSetCCResultType", "(", "LLVMContext", "&", ",", "EVT", ")", "const", "{", "return", "MVT", "::", "i32", ";", "}", "</s>" ]	[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]	[ "MBlaze", "MBlaze", "MVT::i32" ]	MBlazeISelLowering	getSetCCResultType	MBlaze	MPU	LLVM	17,912	18	1	[]
[ "<s>", "bool", "X86IntelAsmPrinter", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "bool", "Result", "=", "AsmPrinter", "::", "doInitialization", "(", "M", ")", ";", "Mang", "->", "markCharUnacceptable", "(", "'.'", ")", ";", "O", "<<", "\"\\t.686\\n\\t.model flat\\n\\n\"", ";", "for", "(", "Module", "::", "iterator", "I", "=", "M", ".", "begin", "(", ")", ",", "E", "=", "M", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "I", "->", "isDeclaration", "(", ")", ")", "{", "std", "::", "string", "Name", "=", "Mang", "->", "getValueName", "(", "I", ")", ";", "decorateName", "(", "Name", ",", "I", ")", ";", "O", "<<", "\"\\textern \"", ";", "if", "(", "I", "->", "hasDLLImportLinkage", "(", ")", ")", "{", "O", "<<", "\"__imp_\"", ";", "}", "O", "<<", "Name", "<<", "\":near\\n\"", ";", "}", "for", "(", "Module", "::", "const_global_iterator", "I", "=", "M", ".", "global_begin", "(", ")", ",", "E", "=", "M", ".", "global_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "isDeclaration", "(", ")", ")", "{", "std", "::", "string", "Name", "=", "Mang", "->", "getValueName", "(", "I", ")", ";", "O", "<<", "\"\\textern \"", ";", "if", "(", "I", "->", "hasDLLImportLinkage", "(", ")", ")", "{", "O", "<<", "\"__imp_\"", ";", "}", "O", "<<", "Name", "<<", "\":byte\\n\"", ";", "}", "}", "return", "Result", ";", "}", "</s>" ]	[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]	[ "X86", "X86", "\"\\t.686\\n\\t.model flat\\n\\n\"", "\"\\textern \"", "\"__imp_\"", "\":near\\n\"", "\"\\textern \"", "\"__imp_\"", "\":byte\\n\"" ]	X86IntelAsmPrinter	doInitialization	X86	CPU	LLVM	17,913	192	1	[]
[ "<s>", "static", "tree", "avr_builtin_decl", "(", "unsigned", "id", ",", "bool", "initialize_p", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "id", "<", "AVR_BUILTIN_COUNT", ")", "return", "avr_bdesc", "[", "id", "]", ".", "fndecl", ";", "return", "error_mark_node", ";", "}", "</s>" ]	[ "Implement", "`", "TARGET_BUILTIN_DECL", "'", "." ]	[ "avr" ]	avr	avr_builtin_decl	avr	MPU	GCC	17,914	30	1	[]
[ "<s>", "bool", "X86WinAllocaExpander", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "!", "MF", ".", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", "->", "hasWinAlloca", "(", ")", ")", "return", "false", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "STI", "=", "&", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "TII", "=", "STI", "->", "getInstrInfo", "(", ")", ";", "TRI", "=", "STI", "->", "getRegisterInfo", "(", ")", ";", "StackPtr", "=", "TRI", "->", "getStackRegister", "(", ")", ";", "SlotSize", "=", "TRI", "->", "getSlotSize", "(", ")", ";", "StackProbeSize", "=", "4096", ";", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "\"stack-probe-size\"", ")", ")", "{", "MF", ".", "getFunction", "(", ")", ".", "getFnAttribute", "(", "\"stack-probe-size\"", ")", ".", "getValueAsString", "(", ")", ".", "getAsInteger", "(", "0", ",", "StackProbeSize", ")", ";", "}", "NoStackArgProbe", "=", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "\"no-stack-arg-probe\"", ")", ";", "if", "(", "NoStackArgProbe", ")", "StackProbeSize", "=", "INT64_MAX", ";", "LoweringMap", "Lowerings", ";", "computeLowerings", "(", "MF", ",", "Lowerings", ")", ";", "for", "(", "auto", "&", "P", ":", "Lowerings", ")", "lower", "(", "P", ".", "first", ",", "P", ".", "second", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "X86", "X86", "4096", "\"stack-probe-size\"", "\"stack-probe-size\"", "0", "\"no-stack-arg-probe\"" ]	X86WinAllocaExpander	runOnMachineFunction	X86	CPU	LLVM	17,915	177	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "AMDGPU" ]	R600TextureIntrinsicsReplacer1	getAnalysisUsage	AMDGPU	GPU	LLVM	17,916	11	1	[]
[ "<s>", "unsigned", "MBlazeInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "MBlaze", "::", "SWI", ")", "{", "if", "(", "(", "MI", "->", "getOperand", "(", "2", ")", ".", "isFI", "(", ")", ")", "&&", "(", "MI", "->", "getOperand", "(", "1", ")", ".", "isImm", "(", ")", ")", "&&", "(", "isZeroImm", "(", "MI", "->", "getOperand", "(", "1", ")", ")", ")", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "2", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ";", "}", "}", "return", "0", ";", "}", "</s>" ]	[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "the", "FrameIndex", "of", "the", "loaded", "stack", "slot", "." ]	[ "MBlaze", "MBlaze", "MBlaze::SWI", "2", "1", "1", "2", "0", "0" ]	MBlazeInstrInfo	isStoreToStackSlot	MBlaze	MPU	LLVM	17,917	101	1	[]
[ "<s>", "static", "unsigned", "int", "ix86_select_alt_pic_regnum", "(", "void", ")", "{", "if", "(", "ix86_use_pseudo_pic_reg", "(", ")", ")", "return", "INVALID_REGNUM", ";", "if", "(", "crtl", "->", "is_leaf", "&&", "!", "crtl", "->", "profile", "&&", "!", "ix86_current_function_calls_tls_descriptor", ")", "{", "int", "i", ",", "drap", ";", "if", "(", "crtl", "->", "drap_reg", ")", "drap", "=", "REGNO", "(", "crtl", "->", "drap_reg", ")", ";", "else", "drap", "=", "-", "1", ";", "for", "(", "i", "=", "2", ";", "i", ">=", "0", ";", "--", "i", ")", "if", "(", "i", "!=", "drap", "&&", "!", "df_regs_ever_live_p", "(", "i", ")", ")", "return", "i", ";", "}", "return", "INVALID_REGNUM", ";", "}", "</s>" ]	[ "Return", ">", "=", "0", "if", "there", "is", "an", "unused", "call-clobbered", "register", "available", "for", "the", "entire", "function", "." ]	[ "i386", "1", "2", "0" ]	i386	ix86_select_alt_pic_regnum	i386	CPU	GCC	17,918	91	1	[]
[ "<s>", "static", "void", "nds32_group_insns", "(", "rtx", "sethi", ")", "{", "df_ref", "def_record", ",", "use_record", ";", "df_link", "", "link", ";", "rtx_insn", "", "use_insn", "=", "NULL", ";", "rtx", "group_id", ";", "def_record", "=", "DF_INSN_DEFS", "(", "sethi", ")", ";", "for", "(", "link", "=", "DF_REF_CHAIN", "(", "def_record", ")", ";", "link", ";", "link", "=", "link", "->", "next", ")", "{", "if", "(", "!", "DF_REF_INSN_INFO", "(", "link", "->", "ref", ")", ")", "continue", ";", "use_insn", "=", "DF_REF_INSN", "(", "link", "->", "ref", ")", ";", "if", "(", "!", "dominated_by_p", "(", "CDI_DOMINATORS", ",", "BLOCK_FOR_INSN", "(", "use_insn", ")", ",", "BLOCK_FOR_INSN", "(", "sethi", ")", ")", ")", "return", ";", "use_record", "=", "DF_INSN_USES", "(", "use_insn", ")", ";", "if", "(", "DF_REF_CHAIN", "(", "use_record", ")", "&&", "DF_REF_CHAIN", "(", "use_record", ")", "->", "next", ")", "return", ";", "if", "(", "!", "active_insn_p", "(", "use_insn", ")", ")", "return", ";", "if", "(", "!", "(", "recog_memoized", "(", "use_insn", ")", "==", "CODE_FOR_lo_sum", "\|\|", "nds32_symbol_load_store_p", "(", "use_insn", ")", "\|\|", "(", "nds32_reg_base_load_store_p", "(", "use_insn", ")", "&&", "!", "nds32_sp_base_or_plus_load_store_p", "(", "use_insn", ")", ")", ")", ")", "return", ";", "}", "group_id", "=", "GEN_INT", "(", "relax_group_id", ")", ";", "emit_insn_before", "(", "gen_relax_group", "(", "group_id", ")", ",", "sethi", ")", ";", "for", "(", "link", "=", "DF_REF_CHAIN", "(", "def_record", ")", ";", "link", ";", "link", "=", "link", "->", "next", ")", "{", "if", "(", "!", "DF_REF_INSN_INFO", "(", "link", "->", "ref", ")", ")", "continue", ";", "use_insn", "=", "DF_REF_INSN", "(", "link", "->", "ref", ")", ";", "if", "(", "active_insn_p", "(", "use_insn", ")", ")", "emit_insn_before", "(", "gen_relax_group", "(", "group_id", ")", ",", "use_insn", ")", ";", "}", "relax_group_id", "++", ";", "}", "</s>" ]	[ "Group", "the", "relax", "candidates", "with", "group", "id", "." ]	[ "nds32" ]	nds32-relax-opt2	nds32_group_insns	nds32	CPU	GCC	17,919	236	1	[]
[ "<s>", "unsigned", "OptimizePICCall", "::", "getReg", "(", "const", "Value", "*", "Entry", ")", "{", "unsigned", "Reg", "=", "ScopedHT", ".", "lookup", "(", "Entry", ")", ".", "second", ";", "assert", "(", "Reg", ")", ";", "return", "Reg", ";", "}", "</s>" ]	[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]	[ "Mips" ]	MipsOptimizePICCall4	getReg	Mips	CPU	LLVM	17,920	32	1	[]
[ "<s>", "const", "char", "*", "MipsTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "MipsISD", "::", "JmpLink", ":", "return", "\"MipsISD::JmpLink\"", ";", "case", "MipsISD", "::", "Hi", ":", "return", "\"MipsISD::Hi\"", ";", "case", "MipsISD", "::", "Lo", ":", "return", "\"MipsISD::Lo\"", ";", "case", "MipsISD", "::", "GPRel", ":", "return", "\"MipsISD::GPRel\"", ";", "case", "MipsISD", "::", "ThreadPointer", ":", "return", "\"MipsISD::ThreadPointer\"", ";", "case", "MipsISD", "::", "Ret", ":", "return", "\"MipsISD::Ret\"", ";", "case", "MipsISD", "::", "FPBrcond", ":", "return", "\"MipsISD::FPBrcond\"", ";", "case", "MipsISD", "::", "FPCmp", ":", "return", "\"MipsISD::FPCmp\"", ";", "case", "MipsISD", "::", "CMovFP_T", ":", "return", "\"MipsISD::CMovFP_T\"", ";", "case", "MipsISD", "::", "CMovFP_F", ":", "return", "\"MipsISD::CMovFP_F\"", ";", "case", "MipsISD", "::", "FPRound", ":", "return", "\"MipsISD::FPRound\"", ";", "case", "MipsISD", "::", "MAdd", ":", "return", "\"MipsISD::MAdd\"", ";", "case", "MipsISD", "::", "MAddu", ":", "return", "\"MipsISD::MAddu\"", ";", "case", "MipsISD", "::", "MSub", ":", "return", "\"MipsISD::MSub\"", ";", "case", "MipsISD", "::", "MSubu", ":", "return", "\"MipsISD::MSubu\"", ";", "case", "MipsISD", "::", "DivRem", ":", "return", "\"MipsISD::DivRem\"", ";", "case", "MipsISD", "::", "DivRemU", ":", "return", "\"MipsISD::DivRemU\"", ";", "case", "MipsISD", "::", "BuildPairF64", ":", "return", "\"MipsISD::BuildPairF64\"", ";", "case", "MipsISD", "::", "ExtractElementF64", ":", "return", "\"MipsISD::ExtractElementF64\"", ";", "case", "MipsISD", "::", "Wrapper", ":", "return", "\"MipsISD::Wrapper\"", ";", "case", "MipsISD", "::", "DynAlloc", ":", "return", "\"MipsISD::DynAlloc\"", ";", "case", "MipsISD", "::", "Sync", ":", "return", "\"MipsISD::Sync\"", ";", "case", "MipsISD", "::", "Ext", ":", "return", "\"MipsISD::Ext\"", ";", "case", "MipsISD", "::", "Ins", ":", "return", "\"MipsISD::Ins\"", ";", "default", ":", "return", "NULL", ";", "}", "}", "</s>" ]	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "Mips", "Mips", "MipsISD::JmpLink", "\"MipsISD::JmpLink\"", "MipsISD::Hi", "\"MipsISD::Hi\"", "MipsISD::Lo", "\"MipsISD::Lo\"", "MipsISD::GPRel", "\"MipsISD::GPRel\"", "MipsISD::ThreadPointer", "\"MipsISD::ThreadPointer\"", "MipsISD::Ret", "\"MipsISD::Ret\"", "MipsISD::FPBrcond", "\"MipsISD::FPBrcond\"", "MipsISD::FPCmp", "\"MipsISD::FPCmp\"", "MipsISD::CMovFP_T", "\"MipsISD::CMovFP_T\"", "MipsISD::CMovFP_F", "\"MipsISD::CMovFP_F\"", "MipsISD::FPRound", "\"MipsISD::FPRound\"", "MipsISD::MAdd", "\"MipsISD::MAdd\"", "MipsISD::MAddu", "\"MipsISD::MAddu\"", "MipsISD::MSub", "\"MipsISD::MSub\"", "MipsISD::MSubu", "\"MipsISD::MSubu\"", "MipsISD::DivRem", "\"MipsISD::DivRem\"", "MipsISD::DivRemU", "\"MipsISD::DivRemU\"", "MipsISD::BuildPairF64", "\"MipsISD::BuildPairF64\"", "MipsISD::ExtractElementF64", "\"MipsISD::ExtractElementF64\"", "MipsISD::Wrapper", "\"MipsISD::Wrapper\"", "MipsISD::DynAlloc", "\"MipsISD::DynAlloc\"", "MipsISD::Sync", "\"MipsISD::Sync\"", "MipsISD::Ext", "\"MipsISD::Ext\"", "MipsISD::Ins", "\"MipsISD::Ins\"" ]	MipsISelLowering (2)3	getTargetNodeName	Mips	CPU	LLVM	17,921	216	1	[]
[ "<s>", "virtual", "bool", "isConditionalBranch", "(", "const", "MCInst", "&", "Inst", ")", "const", "{", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "AArch64", "::", "Bcc", "&&", "Inst", ".", "getOperand", "(", "0", ")", ".", "getImm", "(", ")", "==", "A64CC", "::", "AL", ")", "return", "false", ";", "return", "MCInstrAnalysis", "::", "isConditionalBranch", "(", "Inst", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "this", "is", "a", "branch", "which", "may", "fall", "through", "to", "the", "next", "instruction", "or", "may", "transfer", "control", "flow", "to", "some", "other", "block", "." ]	[ "AArch64", "AArch64::Bcc", "0", "A64CC::AL" ]	AArch64MCTargetDesc1	isConditionalBranch	AArch64	CPU	LLVM	17,922	50	1	[]
[ "<s>", "bool", "SystemZTDCPass", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "ConvertedInsts", ".", "clear", "(", ")", ";", "LogicOpsWorklist", ".", "clear", "(", ")", ";", "PossibleJunk", ".", "clear", "(", ")", ";", "for", "(", "auto", "&", "I", ":", "instructions", "(", "F", ")", ")", "{", "if", "(", "I", ".", "getOpcode", "(", ")", "==", "Instruction", "::", "FCmp", ")", "convertFCmp", "(", "cast", "<", "CmpInst", ">", "(", "I", ")", ")", ";", "else", "if", "(", "I", ".", "getOpcode", "(", ")", "==", "Instruction", "::", "ICmp", ")", "convertICmp", "(", "cast", "<", "CmpInst", ">", "(", "I", ")", ")", ";", "}", "if", "(", "ConvertedInsts", ".", "empty", "(", ")", ")", "return", "false", ";", "while", "(", "!", "LogicOpsWorklist", ".", "empty", "(", ")", ")", "{", "BinaryOperator", "", "Op", "=", "LogicOpsWorklist", ".", "back", "(", ")", ";", "LogicOpsWorklist", ".", "pop_back", "(", ")", ";", "if", "(", "ConvertedInsts", ".", "count", "(", "dyn_cast", "<", "Instruction", ">", "(", "Op", "->", "getOperand", "(", "0", ")", ")", ")", "&&", "ConvertedInsts", ".", "count", "(", "dyn_cast", "<", "Instruction", ">", "(", "Op", "->", "getOperand", "(", "1", ")", ")", ")", "&&", "!", "ConvertedInsts", ".", "count", "(", "Op", ")", ")", "convertLogicOp", "(", "", "Op", ")", ";", "}", "Module", "&", "M", "=", "", "F", ".", "getParent", "(", ")", ";", "auto", "&", "Ctx", "=", "M", ".", "getContext", "(", ")", ";", "Value", "", "Zero32", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "Ctx", ")", ",", "0", ")", ";", "bool", "MadeChange", "=", "false", ";", "for", "(", "auto", "&", "It", ":", "reverse", "(", "ConvertedInsts", ")", ")", "{", "Instruction", "", "I", "=", "It", ".", "first", ";", "Value", "", "V", ";", "int", "Mask", ";", "bool", "Worthy", ";", "std", "::", "tie", "(", "V", ",", "Mask", ",", "Worthy", ")", "=", "It", ".", "second", ";", "if", "(", "!", "I", "->", "user_empty", "(", ")", ")", "{", "if", "(", "!", "Worthy", ")", "continue", ";", "Function", "", "TDCFunc", "=", "Intrinsic", "::", "getDeclaration", "(", "&", "M", ",", "Intrinsic", "::", "s390_tdc", ",", "V", "->", "getType", "(", ")", ")", ";", "IRBuilder", "<", ">", "IRB", "(", "I", ")", ";", "Value", "", "MaskVal", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt64Ty", "(", "Ctx", ")", ",", "Mask", ")", ";", "Instruction", "", "TDC", "=", "IRB", ".", "CreateCall", "(", "TDCFunc", ",", "{", "V", ",", "MaskVal", "}", ")", ";", "Value", "", "ICmp", "=", "IRB", ".", "CreateICmp", "(", "CmpInst", "::", "ICMP_NE", ",", "TDC", ",", "Zero32", ")", ";", "I", "->", "replaceAllUsesWith", "(", "ICmp", ")", ";", "}", "I", "->", "eraseFromParent", "(", ")", ";", "MadeChange", "=", "true", ";", "}", "if", "(", "!", "MadeChange", ")", "return", "false", ";", "for", "(", "auto", "*", "I", ":", "PossibleJunk", ")", "if", "(", "I", "->", "user_empty", "(", ")", ")", "I", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "SystemZ", "SystemZ", "0", "1", "0", "Intrinsic::getDeclaration", "Intrinsic::s390_tdc" ]	SystemZTDC10	runOnFunction	SystemZ	CPU	LLVM	17,923	419	1	[]
[ "<s>", "unsigned", "MandarinInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "MI", "->", "dump", "(", ")", ";", "return", "0", ";", "}", "</s>" ]	[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "the", "FrameIndex", "of", "the", "loaded", "stack", "slot", "." ]	[ "Mandarin", "0" ]	MandarinInstrInfo	isStoreToStackSlot	Mandarin	CPU	LLVM	17,924	26	1	[]
[ "<s>", "bool", "SIInsertSkips", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "MDT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "SkipThreshold", "=", "SkipThresholdFlag", ";", "MachineBasicBlock", "", "EmptyMBBAtEnd", "=", "nullptr", ";", "SmallVector", "<", "MachineInstr", "", ",", "4", ">", "KillInstrs", ";", "bool", "MadeChange", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "MachineBasicBlock", "::", "iterator", "I", ",", "Next", ";", "for", "(", "I", "=", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "", "I", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "AMDGPU", "::", "SI_MASK_BRANCH", ":", "MadeChange", "\|=", "skipMaskBranch", "(", "MI", ",", "MBB", ")", ";", "break", ";", "case", "AMDGPU", "::", "S_BRANCH", ":", "if", "(", "MBB", ".", "isLayoutSuccessor", "(", "MI", ".", "getOperand", "(", "0", ")", ".", "getMBB", "(", ")", ")", ")", "{", "assert", "(", "&", "MI", "==", "&", "MBB", ".", "back", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "MadeChange", "=", "true", ";", "}", "break", ";", "case", "AMDGPU", "::", "SI_KILL_F32_COND_IMM_TERMINATOR", ":", "case", "AMDGPU", "::", "SI_KILL_I1_TERMINATOR", ":", "{", "MadeChange", "=", "true", ";", "bool", "CanKill", "=", "kill", "(", "MI", ")", ";", "if", "(", "CanKill", "&&", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "AMDGPU_PS", "&&", "dominatesAllReachable", "(", "MBB", ")", ")", "{", "KillInstrs", ".", "push_back", "(", "&", "MI", ")", ";", "}", "else", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "}", "break", ";", "}", "case", "AMDGPU", "::", "SI_RETURN_TO_EPILOG", ":", "assert", "(", "!", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", "->", "returnsVoid", "(", ")", ")", ";", "if", "(", "&", "MBB", "!=", "&", "MF", ".", "back", "(", ")", "\|\|", "&", "MI", "!=", "&", "MBB", ".", "back", "(", ")", ")", "{", "if", "(", "!", "EmptyMBBAtEnd", ")", "{", "EmptyMBBAtEnd", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MF", ".", "insert", "(", "MF", ".", "end", "(", ")", ",", "EmptyMBBAtEnd", ")", ";", "}", "MBB", ".", "addSuccessor", "(", "EmptyMBBAtEnd", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_BRANCH", ")", ")", ".", "addMBB", "(", "EmptyMBBAtEnd", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "MDT", "->", "getBase", "(", ")", ".", "insertEdge", "(", "&", "MBB", ",", "EmptyMBBAtEnd", ")", ";", "}", "break", ";", "case", "AMDGPU", "::", "S_CBRANCH_VCCZ", ":", "case", "AMDGPU", "::", "S_CBRANCH_VCCNZ", ":", "MadeChange", "\|=", "optimizeVccBranch", "(", "MI", ")", ";", "break", ";", "default", ":", "break", ";", "}", "}", "}", "for", "(", "MachineInstr", "", "Kill", ":", "KillInstrs", ")", "{", "skipIfDead", "(", "*", "Kill", "->", "getParent", "(", ")", ",", "std", "::", "next", "(", "Kill", "->", "getIterator", "(", ")", ")", ",", "Kill", "->", "getDebugLoc", "(", ")", ")", ";", "Kill", "->", "eraseFromParent", "(", ")", ";", "}", "KillInstrs", ".", "clear", "(", ")", ";", "return", "MadeChange", ";", "}", "</s>" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "SI", "4", "AMDGPU::SI_MASK_BRANCH", "AMDGPU::S_BRANCH", "0", "AMDGPU::SI_KILL_F32_COND_IMM_TERMINATOR", "AMDGPU::SI_KILL_I1_TERMINATOR", "AMDGPU", "AMDGPU::SI_RETURN_TO_EPILOG", "SI", "AMDGPU::S_BRANCH", "AMDGPU::S_CBRANCH_VCCZ", "AMDGPU::S_CBRANCH_VCCNZ" ]	SIInsertSkips6	runOnMachineFunction	AMDGPU	GPU	LLVM	17,925	483	1	[]
[ "<s>", "PPCTargetLowering", "::", "ConstraintType", "PPCTargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0", "]", ")", "{", "default", ":", "break", ";", "case", "'b'", ":", "case", "'r'", ":", "case", "'f'", ":", "case", "'d'", ":", "case", "'v'", ":", "case", "'y'", ":", "return", "C_RegisterClass", ";", "case", "'Z'", ":", "return", "C_Memory", ";", "}", "}", "else", "if", "(", "Constraint", "==", "\"wc\"", ")", "{", "return", "C_RegisterClass", ";", "}", "else", "if", "(", "Constraint", "==", "\"wa\"", "\|\|", "Constraint", "==", "\"wd\"", "\|\|", "Constraint", "==", "\"wf\"", "\|\|", "Constraint", "==", "\"ws\"", ")", "{", "return", "C_RegisterClass", ";", "}", "return", "TargetLowering", "::", "getConstraintType", "(", "Constraint", ")", ";", "}", "</s>" ]	[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]	[ "PowerPC", "PPC", "PPC", "1", "0", "\"wc\"", "\"wa\"", "\"wd\"", "\"wf\"", "\"ws\"" ]	PPCISelLowering	getConstraintType	PowerPC	CPU	LLVM	17,926	109	1	[]
[ "<s>", "static", "void", "visium_option_override", "(", "void", ")", "{", "if", "(", "flag_pic", "==", "1", ")", "warning", "(", "OPT_fpic", ",", "\"%<-fpic%> is not supported\"", ")", ";", "if", "(", "flag_pic", "==", "2", ")", "warning", "(", "OPT_fPIC", ",", "\"%<-fPIC%> is not supported\"", ")", ";", "target_flags", "\|=", "MASK_MCM", ";", "if", "(", "(", "target_flags_explicit", "&", "MASK_FPU", ")", "==", "0", ")", "target_flags", "\|=", "MASK_FPU", ";", "if", "(", "(", "target_flags_explicit", "&", "MASK_SV_MODE", ")", "==", "0", ")", "target_flags", "\|=", "MASK_SV_MODE", ";", "if", "(", "visium_cpu_and_features", "==", "PROCESSOR_GR6", ")", "{", "target_flags", "\|=", "MASK_BMI", ";", "if", "(", "target_flags", "&", "MASK_FPU", ")", "target_flags", "\|=", "MASK_FPU_IEEE", ";", "}", "if", "(", "!", "OPTION_SET_P", "(", "visium_cpu", ")", ")", "visium_cpu", "=", "visium_cpu_and_features", ";", "if", "(", "flag_align_functions", "&&", "!", "str_align_functions", ")", "{", "if", "(", "visium_cpu", "==", "PROCESSOR_GR6", ")", "str_align_functions", "=", "\"64\"", ";", "else", "str_align_functions", "=", "\"256\"", ";", "SET_OPTION_IF_UNSET", "(", "&", "global_options", ",", "&", "global_options_set", ",", "param_inline_unit_growth", ",", "100", ")", ";", "}", "if", "(", "flag_align_loops", "&&", "!", "str_align_loops", ")", "{", "if", "(", "visium_cpu", "==", "PROCESSOR_GR6", ")", "str_align_loops", "=", "\"64\"", ";", "else", "{", "str_align_loops", "=", "\"256:32:8\"", ";", "}", "}", "if", "(", "flag_align_jumps", "&&", "!", "str_align_jumps", ")", "{", "if", "(", "visium_cpu", "==", "PROCESSOR_GR6", ")", "str_align_jumps", "=", "\"64\"", ";", "else", "str_align_jumps", "=", "\"8\"", ";", "}", "}", "</s>" ]	[ "Options", "override", "for", "Visium", "." ]	[ "visium", "1", "\"%<-fpic%> is not supported\"", "2", "\"%<-fPIC%> is not supported\"", "0", "0", "\"64\"", "\"256\"", "100", "\"64\"", "\"256:32:8\"", "\"64\"", "\"8\"" ]	visium	visium_option_override	visium	Virtual ISA	GCC	17,927	187	1	[]
[ "<s>", "void", "sparc_emit_fixunsdi", "(", "rtx", "*", "operands", ",", "enum", "machine_mode", "mode", ")", "{", "rtx", "neglab", ",", "donelab", ",", "i0", ",", "i1", ",", "f0", ",", "in", ",", "out", ",", "limit", ";", "out", "=", "operands", "[", "0", "]", ";", "in", "=", "force_reg", "(", "mode", ",", "operands", "[", "1", "]", ")", ";", "neglab", "=", "gen_label_rtx", "(", ")", ";", "donelab", "=", "gen_label_rtx", "(", ")", ";", "i0", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "i1", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "limit", "=", "gen_reg_rtx", "(", "mode", ")", ";", "f0", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_move_insn", "(", "limit", ",", "CONST_DOUBLE_FROM_REAL_VALUE", "(", "REAL_VALUE_ATOF", "(", "\"9223372036854775808.0\"", ",", "mode", ")", ",", "mode", ")", ")", ";", "emit_cmp_and_jump_insns", "(", "in", ",", "limit", ",", "GE", ",", "NULL_RTX", ",", "mode", ",", "0", ",", "neglab", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "out", ",", "gen_rtx_FIX", "(", "DImode", ",", "gen_rtx_FIX", "(", "mode", ",", "in", ")", ")", ")", ")", ";", "emit_jump_insn", "(", "gen_jump", "(", "donelab", ")", ")", ";", "emit_barrier", "(", ")", ";", "emit_label", "(", "neglab", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "f0", ",", "gen_rtx_MINUS", "(", "mode", ",", "in", ",", "limit", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "i0", ",", "gen_rtx_FIX", "(", "DImode", ",", "gen_rtx_FIX", "(", "mode", ",", "f0", ")", ")", ")", ")", ";", "emit_insn", "(", "gen_movdi", "(", "i1", ",", "const1_rtx", ")", ")", ";", "emit_insn", "(", "gen_ashldi3", "(", "i1", ",", "i1", ",", "GEN_INT", "(", "63", ")", ")", ")", ";", "emit_insn", "(", "gen_xordi3", "(", "out", ",", "i0", ",", "i1", ")", ")", ";", "emit_label", "(", "donelab", ")", ";", "}", "</s>" ]	[ "Generate", "an", "FP", "to", "unsigned", "DImode", "conversion", ".", "This", "is", "the", "same", "code", "optabs", "would", "emit", "if", "we", "did", "n't", "have", "TFmode", "patterns", "." ]	[ "sparc", "0", "1", "\"9223372036854775808.0\"", "0", "63" ]	sparc3	sparc_emit_fixunsdi	sparc	CPU	GCC	17,928	245	1	[]
[ "<s>", "bool", "TMS320C64XTargetMachine", "::", "addInstSelector", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "PM", ".", "add", "(", "TMS320C64XCreateInstSelector", "(", "*", "this", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "TMS320C64X", "TMS320C64X", "TMS320C64X" ]	TMS320C64XTargetMachine	addInstSelector	TMS320C64X	VLIW	LLVM	17,929	30	1	[]
[ "<s>", "const", "uint32_t", "*", "SIRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "switch", "(", "CC", ")", "{", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "Fast", ":", "case", "CallingConv", "::", "Cold", ":", "return", "ST", ".", "hasGFX90AInsts", "(", ")", "?", "CSR_AMDGPU_HighRegs_With_AGPRs_RegMask", ":", "CSR_AMDGPU_HighRegs_RegMask", ";", "case", "CallingConv", "::", "AMDGPU_Gfx", ":", "return", "ST", ".", "hasGFX90AInsts", "(", ")", "?", "CSR_AMDGPU_SI_Gfx_With_AGPRs_RegMask", ":", "CSR_AMDGPU_SI_Gfx_RegMask", ";", "default", ":", "return", "nullptr", ";", "}", "}", "</s>" ]	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "AMDGPU", "SI", "AMDGPU", "AMDGPU", "AMDGPU", "SI", "SI" ]	SIRegisterInfo50	getCallPreservedMask	AMDGPU	GPU	LLVM	17,930	73	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"WebAssembly CFG Stackify\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "WebAssembly", "\"WebAssembly CFG Stackify\"" ]	WebAssemblyCFGStackify (3)	getPassName	WebAssembly	Virtual ISA	LLVM	17,931	13	1	[]
[ "<s>", "bool", "mayAlias", "(", "const", "MachineFrameInfo", "*", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "Returns", "true", "if", "this", "instruction", "'s", "memory", "access", "aliases", "the", "memory", "access", "of", "Other", "." ]	[ "AMDGPU" ]	SIMachineFunctionInfo (2)1	mayAlias	AMDGPU	GPU	LLVM	17,932	14	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Hexagon generate \\\"extract\\\" instructions\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Hexagon", "\"Hexagon generate \\\"extract\\\" instructions\"" ]	HexagonGenExtract	getPassName	Hexagon	DSP	LLVM	17,933	11	1	[]
[ "<s>", "unsigned", "size", "(", ")", "const", "{", "return", "Seq", ".", "size", "(", ")", ";", "}", "</s>" ]	[ "The", "number", "of", "name/type", "pairs", "is", "returned", "." ]	[ "Hexagon" ]	HexagonGenInsert (2)	size	Hexagon	DSP	LLVM	17,934	14	1	[]
[ "<s>", "bool", "msp430_op_not_in_high_mem", "(", "rtx", "op", ")", "{", "rtx", "op0", ";", "if", "(", "!", "TARGET_LARGE", "\|\|", "!", "MEM_P", "(", "op", ")", ")", "return", "true", ";", "op0", "=", "XEXP", "(", "op", ",", "0", ")", ";", "if", "(", "SYMBOL_REF_P", "(", "op0", ")", "&&", "(", "SYMBOL_REF_FLAGS", "(", "op0", ")", "&", "SYMBOL_FLAG_LOW_MEM", ")", ")", "return", "true", ";", "if", "(", "msp430_check_plus_not_high_mem", "(", "op0", ")", "\|\|", "(", "(", "GET_CODE", "(", "op0", ")", "==", "CONST", ")", "&&", "msp430_check_plus_not_high_mem", "(", "XEXP", "(", "op0", ",", "0", ")", ")", ")", ")", "return", "true", ";", "if", "(", "(", "CONST_INT_P", "(", "op0", ")", "&&", "(", "IN_RANGE", "(", "INTVAL", "(", "op0", ")", ",", "0", ",", "(", "1", "<<", "16", ")", "-", "1", ")", ")", ")", ")", "return", "true", ";", "return", "false", ";", "}", "</s>" ]	[ "Determine", "whether", "an", "RTX", "is", "definitely", "not", "a", "MEM", "referencing", "an", "address", "in", "the", "upper", "memory", "region", ".", "Returns", "true", "if", "we", "'ve", "decided", "the", "address", "will", "be", "in", "the", "lower", "memory", "region", ",", "or", "the", "RTX", "is", "not", "a", "MEM", ".", "Returns", "false", "otherwise", ".", "The", "Ys", "constraint", "will", "catch", "(", "mem", "(", "plus", "(", "const/reg", ")", ")", "but", "we", "catch", "cases", "involving", "a", "symbol_ref", "here", "." ]	[ "msp430", "0", "0", "0", "1", "16", "1" ]	msp430	msp430_op_not_in_high_mem	msp430	MPU	GCC	17,935	119	1	[]
[ "<s>", "bool", "SystemZMCAsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "{", "for", "(", "uint64_t", "I", "=", "0", ";", "I", "!=", "Count", ";", "++", "I", ")", "OS", "<<", "'\\x7'", ";", "return", "true", ";", "}", "</s>" ]	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "SystemZ", "SystemZ", "0" ]	SystemZMCAsmBackend12	writeNopData	SystemZ	CPU	LLVM	17,936	36	1	[]
[ "<s>", "void", "MipsRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "RegScavenger", "", "RS", ")", "const", "{", "MachineInstr", "&", "MI", "=", "", "II", ";", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "unsigned", "i", "=", "0", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "\"Instr doesn't have FrameIndex operand!\"", ")", ";", "}", "DEBUG", "(", "errs", "(", ")", "<<", "\"\\nFunction : \"", "<<", "MF", ".", "getFunction", "(", ")", "->", "getName", "(", ")", "<<", "\"\\n\"", ")", ";", "DOUT", "<<", "\"<--------->\\n\"", ";", "MI", ".", "print", "(", "DOUT", ")", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getIndex", "(", ")", ";", "int", "stackSize", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getStackSize", "(", ")", ";", "int", "spOffset", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getObjectOffset", "(", "FrameIndex", ")", ";", "DOUT", "<<", "\"FrameIndex : \"", "<<", "FrameIndex", "<<", "\"\\n\"", ";", "DOUT", "<<", "\"spOffset : \"", "<<", "spOffset", "<<", "\"\\n\"", ";", "DOUT", "<<", "\"stackSize : \"", "<<", "stackSize", "<<", "\"\\n\"", ";", "int", "Offset", "=", "(", "(", "spOffset", "<", "0", ")", "?", "(", "stackSize", "+", "(", "-", "(", "spOffset", "+", "4", ")", ")", ")", ":", "(", "spOffset", ")", ")", ";", "Offset", "+=", "MI", ".", "getOperand", "(", "i", "-", "1", ")", ".", "getImm", "(", ")", ";", "DOUT", "<<", "\"Offset : \"", "<<", "Offset", "<<", "\"\\n\"", ";", "DOUT", "<<", "\"<--------->\\n\"", ";", "MI", ".", "getOperand", "(", "i", "-", "1", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "getFrameRegister", "(", "MF", ")", ",", "false", ")", ";", "}", "</s>" ]	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "Mips", "Mips", "0", "\"Instr doesn't have FrameIndex operand!\"", "\"\\nFunction : \"", "\"\\n\"", "\"<--------->\\n\"", "\"FrameIndex : \"", "\"\\n\"", "\"spOffset : \"", "\"\\n\"", "\"stackSize : \"", "\"\\n\"", "0", "4", "1", "\"Offset : \"", "\"\\n\"", "\"<--------->\\n\"", "1" ]	MipsRegisterInfo25	eliminateFrameIndex	Mips	CPU	LLVM	17,937	262	1	[]
[ "<s>", "Value", "", "PPCTargetLowering", "::", "emitMaskedAtomicCmpXchgIntrinsic", "(", "IRBuilderBase", "&", "Builder", ",", "AtomicCmpXchgInst", "", "CI", ",", "Value", "", "AlignedAddr", ",", "Value", "", "CmpVal", ",", "Value", "", "NewVal", ",", "Value", "", "Mask", ",", "AtomicOrdering", "Ord", ")", "const", "{", "assert", "(", "EnableQuadwordAtomics", "&&", "Subtarget", ".", "hasQuadwordAtomics", "(", ")", "&&", "\"Only support quadword now\"", ")", ";", "Module", "", "M", "=", "Builder", ".", "GetInsertBlock", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Type", "", "ValTy", "=", "AlignedAddr", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", ";", "assert", "(", "ValTy", "->", "getPrimitiveSizeInBits", "(", ")", "==", "128", ")", ";", "Function", "", "IntCmpXchg", "=", "Intrinsic", "::", "getDeclaration", "(", "M", ",", "Intrinsic", "::", "ppc_cmpxchg_i128", ")", ";", "Type", "", "Int64Ty", "=", "Type", "::", "getInt64Ty", "(", "M", "->", "getContext", "(", ")", ")", ";", "Value", "", "CmpLo", "=", "Builder", ".", "CreateTrunc", "(", "CmpVal", ",", "Int64Ty", ",", "\"cmp_lo\"", ")", ";", "Value", "", "CmpHi", "=", "Builder", ".", "CreateTrunc", "(", "Builder", ".", "CreateLShr", "(", "CmpVal", ",", "64", ")", ",", "Int64Ty", ",", "\"cmp_hi\"", ")", ";", "Value", "", "NewLo", "=", "Builder", ".", "CreateTrunc", "(", "NewVal", ",", "Int64Ty", ",", "\"new_lo\"", ")", ";", "Value", "", "NewHi", "=", "Builder", ".", "CreateTrunc", "(", "Builder", ".", "CreateLShr", "(", "NewVal", ",", "64", ")", ",", "Int64Ty", ",", "\"new_hi\"", ")", ";", "Value", "", "Addr", "=", "Builder", ".", "CreateBitCast", "(", "AlignedAddr", ",", "Type", "::", "getInt8PtrTy", "(", "M", "->", "getContext", "(", ")", ")", ")", ";", "emitLeadingFence", "(", "Builder", ",", "CI", ",", "Ord", ")", ";", "Value", "", "LoHi", "=", "Builder", ".", "CreateCall", "(", "IntCmpXchg", ",", "{", "Addr", ",", "CmpLo", ",", "CmpHi", ",", "NewLo", ",", "NewHi", "}", ")", ";", "emitTrailingFence", "(", "Builder", ",", "CI", ",", "Ord", ")", ";", "Value", "", "Lo", "=", "Builder", ".", "CreateExtractValue", "(", "LoHi", ",", "0", ",", "\"lo\"", ")", ";", "Value", "", "Hi", "=", "Builder", ".", "CreateExtractValue", "(", "LoHi", ",", "1", ",", "\"hi\"", ")", ";", "Lo", "=", "Builder", ".", "CreateZExt", "(", "Lo", ",", "ValTy", ",", "\"lo64\"", ")", ";", "Hi", "=", "Builder", ".", "CreateZExt", "(", "Hi", ",", "ValTy", ",", "\"hi64\"", ")", ";", "return", "Builder", ".", "CreateOr", "(", "Lo", ",", "Builder", ".", "CreateShl", "(", "Hi", ",", "ConstantInt", "::", "get", "(", "ValTy", ",", "64", ")", ")", ",", "\"val64\"", ")", ";", "}", "</s>" ]	[ "Perform", "a", "masked", "cmpxchg", "using", "a", "target-specific", "intrinsic", "." ]	[ "PowerPC", "PPC", "\"Only support quadword now\"", "128", "Intrinsic::getDeclaration", "Intrinsic::ppc_cmpxchg_i128", "\"cmp_lo\"", "64", "\"cmp_hi\"", "\"new_lo\"", "64", "\"new_hi\"", "0", "\"lo\"", "1", "\"hi\"", "\"lo64\"", "\"hi64\"", "64", "\"val64\"" ]	PPCISelLowering44	emitMaskedAtomicCmpXchgIntrinsic	PowerPC	CPU	LLVM	17,938	341	1	[]
[ "<s>", "void", "TOYRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "RegScavenger", "", "RS", ")", "const", "{", "unsigned", "i", "=", "0", ";", "MachineInstr", "&", "MI", "=", "", "II", ";", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "\"Instr doesn't have FrameIndex operand!\"", ")", ";", "}", "MachineFunction", "&", "MF", "=", "", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "MachineFrameInfo", "", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int", "StackSize", "=", "(", "int", ")", "(", "MFI", "->", "getStackSize", "(", ")", ")", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getIndex", "(", ")", ";", "int", "Offset", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getObjectOffset", "(", "FrameIndex", ")", "-", "StackSize", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "TOY", "::", "ADDri", ")", ",", "TOY", "::", "TMP", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "i", "+", "1", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "Offset", ")", ";", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "TOY", "::", "SP", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "i", "+", "1", ")", ".", "ChangeToRegister", "(", "TOY", "::", "TMP", ",", "false", ")", ";", "}", "</s>" ]	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "TOY", "TOY", "0", "\"Instr doesn't have FrameIndex operand!\"", "TOY::ADDri", "TOY::TMP", "1", "TOY::SP", "1", "TOY::TMP" ]	TOYRegisterInfo	eliminateFrameIndex	TOY	CPU	LLVM	17,939	224	1	[]
[ "<s>", "bool", "shouldForceRelocation", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ")", "override", "{", "if", "(", "Fixup", ".", "getKind", "(", ")", ">=", "FirstLiteralRelocationKind", ")", "return", "true", ";", "switch", "(", "(", "Sparc", "::", "Fixups", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "Sparc", "::", "fixup_sparc_wplt30", ":", "if", "(", "Target", ".", "getSymA", "(", ")", "->", "getSymbol", "(", ")", ".", "isTemporary", "(", ")", ")", "return", "false", ";", "LLVM_FALLTHROUGH", ";", "case", "Sparc", "::", "fixup_sparc_tls_gd_hi22", ":", "case", "Sparc", "::", "fixup_sparc_tls_gd_lo10", ":", "case", "Sparc", "::", "fixup_sparc_tls_gd_add", ":", "case", "Sparc", "::", "fixup_sparc_tls_gd_call", ":", "case", "Sparc", "::", "fixup_sparc_tls_ldm_hi22", ":", "case", "Sparc", "::", "fixup_sparc_tls_ldm_lo10", ":", "case", "Sparc", "::", "fixup_sparc_tls_ldm_add", ":", "case", "Sparc", "::", "fixup_sparc_tls_ldm_call", ":", "case", "Sparc", "::", "fixup_sparc_tls_ldo_hix22", ":", "case", "Sparc", "::", "fixup_sparc_tls_ldo_lox10", ":", "case", "Sparc", "::", "fixup_sparc_tls_ldo_add", ":", "case", "Sparc", "::", "fixup_sparc_tls_ie_hi22", ":", "case", "Sparc", "::", "fixup_sparc_tls_ie_lo10", ":", "case", "Sparc", "::", "fixup_sparc_tls_ie_ld", ":", "case", "Sparc", "::", "fixup_sparc_tls_ie_ldx", ":", "case", "Sparc", "::", "fixup_sparc_tls_ie_add", ":", "case", "Sparc", "::", "fixup_sparc_tls_le_hix22", ":", "case", "Sparc", "::", "fixup_sparc_tls_le_lox10", ":", "return", "true", ";", "}", "}", "</s>" ]	[ "Hook", "to", "check", "if", "a", "relocation", "is", "needed", "for", "some", "target", "specific", "reason", "." ]	[ "Sparc", "Sparc::Fixups", "Sparc::fixup_sparc_wplt30", "Sparc::fixup_sparc_tls_gd_hi22", "Sparc::fixup_sparc_tls_gd_lo10", "Sparc::fixup_sparc_tls_gd_add", "Sparc::fixup_sparc_tls_gd_call", "Sparc::fixup_sparc_tls_ldm_hi22", "Sparc::fixup_sparc_tls_ldm_lo10", "Sparc::fixup_sparc_tls_ldm_add", "Sparc::fixup_sparc_tls_ldm_call", "Sparc::fixup_sparc_tls_ldo_hix22", "Sparc::fixup_sparc_tls_ldo_lox10", "Sparc::fixup_sparc_tls_ldo_add", "Sparc::fixup_sparc_tls_ie_hi22", "Sparc::fixup_sparc_tls_ie_lo10", "Sparc::fixup_sparc_tls_ie_ld", "Sparc::fixup_sparc_tls_ie_ldx", "Sparc::fixup_sparc_tls_ie_add", "Sparc::fixup_sparc_tls_le_hix22", "Sparc::fixup_sparc_tls_le_lox10" ]	SparcAsmBackend14	shouldForceRelocation	Sparc	CPU	LLVM	17,940	173	1	[]
[ "<s>", "static", "void", "ix86_set_current_function", "(", "tree", "fndecl", ")", "{", "if", "(", "fndecl", "==", "ix86_previous_fndecl", ")", "return", ";", "tree", "old_tree", ";", "if", "(", "ix86_previous_fndecl", "==", "NULL_TREE", ")", "old_tree", "=", "target_option_current_node", ";", "else", "if", "(", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "ix86_previous_fndecl", ")", ")", "old_tree", "=", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "ix86_previous_fndecl", ")", ";", "else", "old_tree", "=", "target_option_default_node", ";", "if", "(", "fndecl", "==", "NULL_TREE", ")", "{", "if", "(", "old_tree", "!=", "target_option_current_node", ")", "ix86_reset_previous_fndecl", "(", ")", ";", "return", ";", "}", "tree", "new_tree", "=", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "fndecl", ")", ";", "if", "(", "new_tree", "==", "NULL_TREE", ")", "new_tree", "=", "target_option_default_node", ";", "if", "(", "old_tree", "!=", "new_tree", ")", "{", "cl_target_option_restore", "(", "&", "global_options", ",", "TREE_TARGET_OPTION", "(", "new_tree", ")", ")", ";", "if", "(", "TREE_TARGET_GLOBALS", "(", "new_tree", ")", ")", "restore_target_globals", "(", "TREE_TARGET_GLOBALS", "(", "new_tree", ")", ")", ";", "else", "if", "(", "new_tree", "==", "target_option_default_node", ")", "restore_target_globals", "(", "&", "default_target_globals", ")", ";", "else", "TREE_TARGET_GLOBALS", "(", "new_tree", ")", "=", "save_target_globals_default_opts", "(", ")", ";", "}", "ix86_previous_fndecl", "=", "fndecl", ";", "if", "(", "TARGET_64BIT", "&&", "(", "call_used_regs", "[", "SI_REG", "]", "==", "(", "cfun", "->", "machine", "->", "call_abi", "==", "MS_ABI", ")", ")", ")", "reinit_regs", "(", ")", ";", "}", "</s>" ]	[ "Establish", "appropriate", "back-end", "context", "for", "processing", "the", "function", "FNDECL", ".", "The", "argument", "might", "be", "NULL", "to", "indicate", "processing", "at", "top", "level", ",", "outside", "of", "any", "function", "scope", "." ]	[ "i386" ]	i3865	ix86_set_current_function	i386	CPU	GCC	17,941	174	1	[]
[ "<s>", "bool", "mips_hard_regno_scratch_ok", "(", "unsigned", "int", "regno", ")", "{", "if", "(", "cfun", "->", "machine", "->", "interrupt_handler_p", "&&", "!", "df_regs_ever_live_p", "(", "regno", ")", ")", "return", "false", ";", "return", "true", ";", "}", "</s>" ]	[ "Return", "nonzero", "if", "register", "REGNO", "can", "be", "used", "as", "a", "scratch", "register", "in", "peephole2", "." ]	[ "mips" ]	mips	mips_hard_regno_scratch_ok	mips	CPU	GCC	17,942	29	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "canInsertSelect", "(", "const", "MachineBasicBlock", "&", "MBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "Register", "DstReg", ",", "Register", "TrueReg", ",", "Register", "FalseReg", ",", "int", "&", "CondCycles", ",", "int", "&", "TrueCycles", ",", "int", "&", "FalseCycles", ")", "const", "{", "switch", "(", "Cond", "[", "0", "]", ".", "getImm", "(", ")", ")", "{", "case", "VCCNZ", ":", "case", "VCCZ", ":", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "", "RC", "=", "MRI", ".", "getRegClass", "(", "TrueReg", ")", ";", "assert", "(", "MRI", ".", "getRegClass", "(", "FalseReg", ")", "==", "RC", ")", ";", "int", "NumInsts", "=", "AMDGPU", "::", "getRegBitWidth", "(", "RC", "->", "getID", "(", ")", ")", "/", "32", ";", "CondCycles", "=", "TrueCycles", "=", "FalseCycles", "=", "NumInsts", ";", "return", "RI", ".", "hasVGPRs", "(", "RC", ")", "&&", "NumInsts", "<=", "6", ";", "}", "case", "SCC_TRUE", ":", "case", "SCC_FALSE", ":", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "", "RC", "=", "MRI", ".", "getRegClass", "(", "TrueReg", ")", ";", "assert", "(", "MRI", ".", "getRegClass", "(", "FalseReg", ")", "==", "RC", ")", ";", "int", "NumInsts", "=", "AMDGPU", "::", "getRegBitWidth", "(", "RC", "->", "getID", "(", ")", ")", "/", "32", ";", "if", "(", "NumInsts", "%", "2", "==", "0", ")", "NumInsts", "/=", "2", ";", "CondCycles", "=", "TrueCycles", "=", "FalseCycles", "=", "NumInsts", ";", "return", "RI", ".", "isSGPRClass", "(", "RC", ")", ";", "}", "default", ":", "return", "false", ";", "}", "}", "</s>" ]	[ "Return", "true", "if", "it", "is", "possible", "to", "insert", "a", "select", "instruction", "that", "chooses", "between", "TrueReg", "and", "FalseReg", "based", "on", "the", "condition", "code", "in", "Cond", "." ]	[ "AMDGPU", "SI", "0", "AMDGPU::getRegBitWidth", "32", "6", "AMDGPU::getRegBitWidth", "32", "2", "0", "2" ]	SIInstrInfo118	canInsertSelect	AMDGPU	GPU	LLVM	17,943	232	1	[]
[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "HexagonTargetLowering", "::", "shouldExpandAtomicCmpXchgInIR", "(", "AtomicCmpXchgInst", "*", "AI", ")", "const", "{", "const", "DataLayout", "&", "DL", "=", "AI", "->", "getModule", "(", ")", "->", "getDataLayout", "(", ")", ";", "unsigned", "Size", "=", "DL", ".", "getTypeStoreSize", "(", "AI", "->", "getCompareOperand", "(", ")", "->", "getType", "(", ")", ")", ";", "if", "(", "Size", ">=", "4", "&&", "Size", "<=", "8", ")", "return", "AtomicExpansionKind", "::", "LLSC", ";", "return", "AtomicExpansionKind", "::", "None", ";", "}", "</s>" ]	[ "Returns", "how", "the", "given", "atomic", "cmpxchg", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "." ]	[ "Hexagon", "Hexagon", "4", "8" ]	HexagonISelLowering1	shouldExpandAtomicCmpXchgInIR	Hexagon	DSP	LLVM	17,944	67	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "ARCInstrInfo", "::", "loadImmediate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "Reg", ",", "uint64_t", "Value", ")", "const", "{", "DebugLoc", "dl", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "if", "(", "isInt", "<", "12", ">", "(", "Value", ")", ")", "{", "return", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "get", "(", "ARC", "::", "MOV_rs12", ")", ",", "Reg", ")", ".", "addImm", "(", "Value", ")", ".", "getInstr", "(", ")", ";", "}", "llvm_unreachable", "(", "\"Need Arc long immediate instructions.\"", ")", ";", "}", "</s>" ]	[ "Emit", "a", "series", "of", "instructions", "to", "load", "an", "immediate", "." ]	[ "ARC", "ARC", "12", "ARC::MOV_rs12", "\"Need Arc long immediate instructions.\"" ]	ARCInstrInfo	loadImmediate	ARC	MPU	LLVM	17,945	80	1	[]
[ "<s>", "static", "bool", "ix86_expand_vector_init_low_nonzero", "(", "bool", "mmx_ok", ",", "enum", "machine_mode", "mode", ",", "rtx", "target", ",", "rtx", "var", ")", "{", "enum", "machine_mode", "vsimode", ";", "rtx", "x", ";", "switch", "(", "mode", ")", "{", "case", "V2SFmode", ":", "case", "V2SImode", ":", "if", "(", "!", "mmx_ok", "&&", "!", "TARGET_SSE", ")", "return", "false", ";", "case", "V2DFmode", ":", "case", "V2DImode", ":", "var", "=", "force_reg", "(", "GET_MODE_INNER", "(", "mode", ")", ",", "var", ")", ";", "x", "=", "gen_rtx_VEC_CONCAT", "(", "mode", ",", "var", ",", "CONST0_RTX", "(", "GET_MODE_INNER", "(", "mode", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "target", ",", "x", ")", ")", ";", "return", "true", ";", "case", "V4SFmode", ":", "case", "V4SImode", ":", "var", "=", "force_reg", "(", "GET_MODE_INNER", "(", "mode", ")", ",", "var", ")", ";", "x", "=", "gen_rtx_VEC_DUPLICATE", "(", "mode", ",", "var", ")", ";", "x", "=", "gen_rtx_VEC_MERGE", "(", "mode", ",", "x", ",", "CONST0_RTX", "(", "mode", ")", ",", "const1_rtx", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "target", ",", "x", ")", ")", ";", "return", "true", ";", "case", "V8HImode", ":", "case", "V16QImode", ":", "vsimode", "=", "V4SImode", ";", "goto", "widen", ";", "case", "V4HImode", ":", "case", "V8QImode", ":", "if", "(", "!", "mmx_ok", ")", "return", "false", ";", "vsimode", "=", "V2SImode", ";", "goto", "widen", ";", "widen", ":", "var", "=", "convert_modes", "(", "SImode", ",", "GET_MODE_INNER", "(", "mode", ")", ",", "var", ",", "true", ")", ";", "x", "=", "gen_reg_rtx", "(", "vsimode", ")", ";", "if", "(", "!", "ix86_expand_vector_init_low_nonzero", "(", "mmx_ok", ",", "vsimode", ",", "x", ",", "var", ")", ")", "gcc_unreachable", "(", ")", ";", "emit_move_insn", "(", "target", ",", "gen_lowpart", "(", "mode", ",", "x", ")", ")", ";", "return", "true", ";", "default", ":", "return", "false", ";", "}", "}", "</s>" ]	[ "A", "subroutine", "of", "ix86_expand_vector_init", ".", "Store", "into", "TARGET", "a", "vector", "whose", "low", "element", "is", "VAR", ",", "and", "other", "elements", "are", "zero", ".", "Return", "true", "if", "successful", "." ]	[ "i386" ]	i3863	ix86_expand_vector_init_low_nonzero	i386	CPU	GCC	17,946	254	1	[]
[ "<s>", "void", "aarch64_override_options_internal", "(", "struct", "gcc_options", "", "opts", ")", "{", "aarch64_tune_flags", "=", "selected_tune", "->", "flags", ";", "aarch64_tune", "=", "selected_tune", "->", "sched_core", ";", "aarch64_tune_params", "=", "", "(", "selected_tune", "->", "tune", ")", ";", "aarch64_architecture_version", "=", "selected_arch", "->", "architecture_version", ";", "if", "(", "opts", "->", "x_aarch64_override_tune_string", ")", "aarch64_parse_override_string", "(", "opts", "->", "x_aarch64_override_tune_string", ",", "&", "aarch64_tune_params", ")", ";", "if", "(", "opts", "->", "x_flag_strict_volatile_bitfields", "<", "0", "&&", "abi_version_at_least", "(", "2", ")", ")", "opts", "->", "x_flag_strict_volatile_bitfields", "=", "1", ";", "initialize_aarch64_code_model", "(", "opts", ")", ";", "initialize_aarch64_tls_size", "(", "opts", ")", ";", "int", "queue_depth", "=", "0", ";", "switch", "(", "aarch64_tune_params", ".", "autoprefetcher_model", ")", "{", "case", "tune_params", "::", "AUTOPREFETCHER_OFF", ":", "queue_depth", "=", "-", "1", ";", "break", ";", "case", "tune_params", "::", "AUTOPREFETCHER_WEAK", ":", "queue_depth", "=", "0", ";", "break", ";", "case", "tune_params", "::", "AUTOPREFETCHER_STRONG", ":", "queue_depth", "=", "max_insn_queue_index", "+", "1", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "maybe_set_param_value", "(", "PARAM_SCHED_AUTOPREF_QUEUE_DEPTH", ",", "queue_depth", ",", "opts", "->", "x_param_values", ",", "global_options_set", ".", "x_param_values", ")", ";", "if", "(", "aarch64_tune_params", ".", "prefetch", "->", "num_slots", ">", "0", ")", "maybe_set_param_value", "(", "PARAM_SIMULTANEOUS_PREFETCHES", ",", "aarch64_tune_params", ".", "prefetch", "->", "num_slots", ",", "opts", "->", "x_param_values", ",", "global_options_set", ".", "x_param_values", ")", ";", "if", "(", "aarch64_tune_params", ".", "prefetch", "->", "l1_cache_size", ">=", "0", ")", "maybe_set_param_value", "(", "PARAM_L1_CACHE_SIZE", ",", "aarch64_tune_params", ".", "prefetch", "->", "l1_cache_size", ",", "opts", "->", "x_param_values", ",", "global_options_set", ".", "x_param_values", ")", ";", "if", "(", "aarch64_tune_params", ".", "prefetch", "->", "l1_cache_line_size", ">=", "0", ")", "maybe_set_param_value", "(", "PARAM_L1_CACHE_LINE_SIZE", ",", "aarch64_tune_params", ".", "prefetch", "->", "l1_cache_line_size", ",", "opts", "->", "x_param_values", ",", "global_options_set", ".", "x_param_values", ")", ";", "if", "(", "aarch64_tune_params", ".", "prefetch", "->", "l2_cache_size", ">=", "0", ")", "maybe_set_param_value", "(", "PARAM_L2_CACHE_SIZE", ",", "aarch64_tune_params", ".", "prefetch", "->", "l2_cache_size", ",", "opts", "->", "x_param_values", ",", "global_options_set", ".", "x_param_values", ")", ";", "maybe_set_param_value", "(", "PARAM_SCHED_PRESSURE_ALGORITHM", ",", "SCHED_PRESSURE_MODEL", ",", "opts", "->", "x_param_values", ",", "global_options_set", ".", "x_param_values", ")", ";", "if", "(", "opts", "->", "x_flag_prefetch_loop_arrays", "<", "0", "&&", "!", "opts", "->", "x_optimize_size", "&&", "aarch64_tune_params", ".", "prefetch", "->", "default_opt_level", ">=", "0", "&&", "opts", "->", "x_optimize", ">=", "aarch64_tune_params", ".", "prefetch", "->", "default_opt_level", ")", "opts", "->", "x_flag_prefetch_loop_arrays", "=", "1", ";", "aarch64_override_options_after_change_1", "(", "opts", ")", ";", "}", "</s>" ]	[ "'Unpack", "'", "up", "the", "internal", "tuning", "structs", "and", "update", "the", "options", "in", "OPTS", ".", "The", "caller", "must", "have", "set", "up", "selected_tune", "and", "selected_arch", "as", "all", "the", "other", "target-specific", "codegen", "decisions", "are", "derived", "from", "them", "." ]	[ "aarch64", "0", "2", "1", "0", "1", "0", "1", "0", "0", "0", "0", "0", "0", "1" ]	aarch645	aarch64_override_options_internal	aarch64	CPU	GCC	17,947	325	1	[]
[ "<s>", "static", "unsigned", "int", "aarch64_hard_regno_nregs", "(", "unsigned", "regno", ",", "machine_mode", "mode", ")", "{", "HOST_WIDE_INT", "lowest_size", "=", "constant_lower_bound", "(", "GET_MODE_SIZE", "(", "mode", ")", ")", ";", "switch", "(", "aarch64_regno_regclass", "(", "regno", ")", ")", "{", "case", "FP_REGS", ":", "case", "FP_LO_REGS", ":", "if", "(", "aarch64_sve_data_mode_p", "(", "mode", ")", ")", "return", "exact_div", "(", "GET_MODE_SIZE", "(", "mode", ")", ",", "BYTES_PER_SVE_VECTOR", ")", ".", "to_constant", "(", ")", ";", "return", "CEIL", "(", "lowest_size", ",", "UNITS_PER_VREG", ")", ";", "case", "PR_REGS", ":", "case", "PR_LO_REGS", ":", "case", "PR_HI_REGS", ":", "return", "1", ";", "default", ":", "return", "CEIL", "(", "lowest_size", ",", "UNITS_PER_WORD", ")", ";", "}", "gcc_unreachable", "(", ")", ";", "}", "</s>" ]	[ "Implement", "HARD_REGNO_NREGS", "." ]	[ "aarch64", "1" ]	aarch645	aarch64_hard_regno_nregs	aarch64	CPU	GCC	17,948	95	1	[]
[ "<s>", "void", "X86AsmPrinter", "::", "emitFunctionBodyEnd", "(", ")", "{", "if", "(", "EmitFPOData", ")", "{", "if", "(", "auto", "", "XTS", "=", "static_cast", "<", "X86TargetStreamer", "", ">", "(", "OutStreamer", "->", "getTargetStreamer", "(", ")", ")", ")", "XTS", "->", "emitFPOEndProc", "(", ")", ";", "}", "}", "</s>" ]	[ "Targets", "can", "override", "this", "to", "emit", "stuff", "after", "the", "last", "basic", "block", "in", "the", "function", "." ]	[ "X86", "X86", "X86" ]	X86AsmPrinter10	emitFunctionBodyEnd	X86	CPU	LLVM	17,949	39	1	[]
[ "<s>", "void", "aarch64_init_builtins", "(", "void", ")", "{", "tree", "ftype_set_fpr", "=", "build_function_type_list", "(", "void_type_node", ",", "unsigned_type_node", ",", "NULL", ")", ";", "tree", "ftype_get_fpr", "=", "build_function_type_list", "(", "unsigned_type_node", ",", "NULL", ")", ";", "aarch64_builtin_decls", "[", "AARCH64_BUILTIN_GET_FPCR", "]", "=", "add_builtin_function", "(", "\"__builtin_aarch64_get_fpcr\"", ",", "ftype_get_fpr", ",", "AARCH64_BUILTIN_GET_FPCR", ",", "BUILT_IN_MD", ",", "NULL", ",", "NULL_TREE", ")", ";", "aarch64_builtin_decls", "[", "AARCH64_BUILTIN_SET_FPCR", "]", "=", "add_builtin_function", "(", "\"__builtin_aarch64_set_fpcr\"", ",", "ftype_set_fpr", ",", "AARCH64_BUILTIN_SET_FPCR", ",", "BUILT_IN_MD", ",", "NULL", ",", "NULL_TREE", ")", ";", "aarch64_builtin_decls", "[", "AARCH64_BUILTIN_GET_FPSR", "]", "=", "add_builtin_function", "(", "\"__builtin_aarch64_get_fpsr\"", ",", "ftype_get_fpr", ",", "AARCH64_BUILTIN_GET_FPSR", ",", "BUILT_IN_MD", ",", "NULL", ",", "NULL_TREE", ")", ";", "aarch64_builtin_decls", "[", "AARCH64_BUILTIN_SET_FPSR", "]", "=", "add_builtin_function", "(", "\"__builtin_aarch64_set_fpsr\"", ",", "ftype_set_fpr", ",", "AARCH64_BUILTIN_SET_FPSR", ",", "BUILT_IN_MD", ",", "NULL", ",", "NULL_TREE", ")", ";", "if", "(", "TARGET_SIMD", ")", "aarch64_init_simd_builtins", "(", ")", ";", "if", "(", "TARGET_CRC32", ")", "aarch64_init_crc32_builtins", "(", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_INIT_BUILTINS", "." ]	[ "aarch64", "\"__builtin_aarch64_get_fpcr\"", "\"__builtin_aarch64_set_fpcr\"", "\"__builtin_aarch64_get_fpsr\"", "\"__builtin_aarch64_set_fpsr\"" ]	aarch64-builtins2	aarch64_init_builtins	aarch64	CPU	GCC	17,950	125	1	[]
[ "<s>", "std", "::", "vector", "<", "const", "SUnit", "", ">", "GCNMinRegScheduler", "::", "schedule", "(", "ArrayRef", "<", "const", "SUnit", "", ">", "TopRoots", ",", "const", "ScheduleDAG", "&", "DAG", ")", "{", "const", "auto", "&", "SUnits", "=", "DAG", ".", "SUnits", ";", "std", "::", "vector", "<", "const", "SUnit", "", ">", "Schedule", ";", "Schedule", ".", "reserve", "(", "SUnits", ".", "size", "(", ")", ")", ";", "initNumPreds", "(", "SUnits", ")", ";", "int", "StepNo", "=", "0", ";", "for", "(", "auto", "SU", ":", "TopRoots", ")", "{", "RQ", ".", "push_back", "(", "", "new", "(", "Alloc", ".", "Allocate", "(", ")", ")", "Candidate", "(", "SU", ",", "StepNo", ")", ")", ";", "}", "releaseSuccessors", "(", "&", "DAG", ".", "EntrySU", ",", "StepNo", ")", ";", "while", "(", "!", "RQ", ".", "empty", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"\\n=== Picking candidate, Step = \"", "<<", "StepNo", "<<", "\"\\n\"", "\"Ready queue:\"", ";", "for", "(", "auto", "&", "C", ":", "RQ", ")", "dbgs", "(", ")", "<<", "' '", "<<", "C", ".", "SU", "->", "NodeNum", "<<", "\"(P\"", "<<", "C", ".", "Priority", "<<", "')'", ";", "dbgs", "(", ")", "<<", "'\\n'", ";", ")", ";", "auto", "C", "=", "pickCandidate", "(", ")", ";", "assert", "(", "C", ")", ";", "RQ", ".", "remove", "(", "*", "C", ")", ";", "auto", "SU", "=", "C", "->", "SU", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Selected \"", ";", "SU", "->", "dump", "(", "&", "DAG", ")", ")", ";", "releaseSuccessors", "(", "SU", ",", "StepNo", ")", ";", "Schedule", ".", "push_back", "(", "SU", ")", ";", "setIsScheduled", "(", "SU", ")", ";", "if", "(", "getReadySuccessors", "(", "SU", ")", "==", "0", ")", "bumpPredsPriority", "(", "SU", ",", "StepNo", ")", ";", "++", "StepNo", ";", "}", "assert", "(", "SUnits", ".", "size", "(", ")", "==", "Schedule", ".", "size", "(", ")", ")", ";", "return", "Schedule", ";", "}", "</s>" ]	[ "Schedule", "-", "This", "is", "called", "back", "from", "ScheduleDAGInstrs", ":", ":Run", "(", ")", "when", "it", "'s", "time", "to", "do", "some", "work", "." ]	[ "AMDGPU", "0", "\"\\n=== Picking candidate, Step = \"", "\"\\n\"", "\"Ready queue:\"", "\"(P\"", "\"Selected \"", "0" ]	GCNMinRegStrategy8	schedule	AMDGPU	GPU	LLVM	17,951	267	1	[]
[ "<s>", "unsigned", "PPCTargetLowering", "::", "getPrefLoopAlignment", "(", "MachineLoop", "", "ML", ")", "const", "{", "switch", "(", "Subtarget", ".", "getDarwinDirective", "(", ")", ")", "{", "default", ":", "break", ";", "case", "PPC", "::", "DIR_970", ":", "case", "PPC", "::", "DIR_PWR4", ":", "case", "PPC", "::", "DIR_PWR5", ":", "case", "PPC", "::", "DIR_PWR5X", ":", "case", "PPC", "::", "DIR_PWR6", ":", "case", "PPC", "::", "DIR_PWR6X", ":", "case", "PPC", "::", "DIR_PWR7", ":", "case", "PPC", "::", "DIR_PWR8", ":", "case", "PPC", "::", "DIR_PWR9", ":", "{", "if", "(", "!", "ML", ")", "break", ";", "const", "PPCInstrInfo", "", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "uint64_t", "LoopSize", "=", "0", ";", "for", "(", "auto", "I", "=", "ML", "->", "block_begin", "(", ")", ",", "IE", "=", "ML", "->", "block_end", "(", ")", ";", "I", "!=", "IE", ";", "++", "I", ")", "for", "(", "auto", "J", "=", "(", "", "I", ")", "->", "begin", "(", ")", ",", "JE", "=", "(", "", "I", ")", "->", "end", "(", ")", ";", "J", "!=", "JE", ";", "++", "J", ")", "{", "LoopSize", "+=", "TII", "->", "getInstSizeInBytes", "(", "*", "J", ")", ";", "if", "(", "LoopSize", ">", "32", ")", "break", ";", "}", "if", "(", "LoopSize", ">", "16", "&&", "LoopSize", "<=", "32", ")", "return", "5", ";", "break", ";", "}", "}", "return", "TargetLowering", "::", "getPrefLoopAlignment", "(", "ML", ")", ";", "}", "</s>" ]	[ "Return", "the", "preferred", "loop", "alignment", "." ]	[ "PowerPC", "PPC", "PPC::DIR_970", "PPC::DIR_PWR4", "PPC::DIR_PWR5", "PPC::DIR_PWR5X", "PPC::DIR_PWR6", "PPC::DIR_PWR6X", "PPC::DIR_PWR7", "PPC::DIR_PWR8", "PPC::DIR_PWR9", "PPC", "0", "32", "16", "32", "5" ]	PPCISelLowering (2)7	getPrefLoopAlignment	PowerPC	CPU	LLVM	17,952	197	1	[]
[ "<s>", "SDValue", "HexagonTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Should not custom lower this!\"", ")", ";", "case", "ISD", "::", "ConstantPool", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EH_RETURN", ":", "return", "LowerEH_RETURN", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "RETURNADDR", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FRAMEADDR", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GlobalTLSAddress", ":", "llvm_unreachable", "(", "\"TLS not implemented for Hexagon.\"", ")", ";", "case", "ISD", "::", "ATOMIC_FENCE", ":", "return", "LowerATOMIC_FENCE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GlobalAddress", ":", "return", "LowerGLOBALADDRESS", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BlockAddress", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VASTART", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BR_JT", ":", "return", "LowerBR_JT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "DYNAMIC_STACKALLOC", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SELECT_CC", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SELECT", ":", "return", "Op", ";", "case", "ISD", "::", "INTRINSIC_WO_CHAIN", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INLINEASM", ":", "return", "LowerINLINEASM", "(", "Op", ",", "DAG", ")", ";", "}", "}", "</s>" ]	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "Hexagon", "Hexagon", "\"Should not custom lower this!\"", "ISD::ConstantPool", "ISD::EH_RETURN", "ISD::RETURNADDR", "ISD::FRAMEADDR", "ISD::GlobalTLSAddress", "\"TLS not implemented for Hexagon.\"", "ISD::ATOMIC_FENCE", "ISD::GlobalAddress", "ISD::BlockAddress", "ISD::VASTART", "ISD::BR_JT", "ISD::DYNAMIC_STACKALLOC", "ISD::SELECT_CC", "ISD::SELECT", "ISD::INTRINSIC_WO_CHAIN", "ISD::INLINEASM" ]	HexagonISelLowering112	LowerOperation	Hexagon	DSP	LLVM	17,953	219	1	[]
[ "<s>", "static", "rtx", "get_thread_pointer", "(", "int", "to_reg", ")", "{", "rtx", "tp", ",", "reg", ",", "insn", ";", "tp", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "1", ",", "const0_rtx", ")", ",", "UNSPEC_TP", ")", ";", "if", "(", "!", "to_reg", ")", "return", "tp", ";", "reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "insn", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "reg", ",", "tp", ")", ";", "insn", "=", "emit_insn", "(", "insn", ")", ";", "return", "reg", ";", "}", "</s>" ]	[ "Load", "the", "thread", "pointer", ".", "If", "TO_REG", "is", "true", ",", "force", "it", "into", "a", "register", "." ]	[ "i386", "1" ]	i3863	get_thread_pointer	i386	CPU	GCC	17,954	68	1	[]
[ "<s>", "SDValue", "XCoreTargetLowering", "::", "LowerCall", "(", "TargetLowering", "::", "CallLoweringInfo", "&", "CLI", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "CLI", ".", "DAG", ";", "SDLoc", "&", "dl", "=", "CLI", ".", "DL", ";", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", "=", "CLI", ".", "Outs", ";", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", "=", "CLI", ".", "OutVals", ";", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", "=", "CLI", ".", "Ins", ";", "SDValue", "Chain", "=", "CLI", ".", "Chain", ";", "SDValue", "Callee", "=", "CLI", ".", "Callee", ";", "bool", "&", "isTailCall", "=", "CLI", ".", "IsTailCall", ";", "CallingConv", "::", "ID", "CallConv", "=", "CLI", ".", "CallConv", ";", "bool", "isVarArg", "=", "CLI", ".", "IsVarArg", ";", "isTailCall", "=", "false", ";", "switch", "(", "CallConv", ")", "{", "default", ":", "report_fatal_error", "(", "\"Unsupported calling convention\"", ")", ";", "case", "CallingConv", "::", "Fast", ":", "case", "CallingConv", "::", "C", ":", "return", "LowerCCCCallTo", "(", "Chain", ",", "Callee", ",", "CallConv", ",", "isVarArg", ",", "isTailCall", ",", "Outs", ",", "OutVals", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ")", ";", "}", "}", "</s>" ]	[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]	[ "XCore", "XCore", "ISD::OutputArg", "ISD::InputArg", "\"Unsupported calling convention\"" ]	XCoreISelLowering (2)1	LowerCall	XCore	MPU	LLVM	17,955	165	1	[]
[ "<s>", "void", "MipsELFStreamer", "::", "emitValueImpl", "(", "const", "MCExpr", "*", "Value", ",", "unsigned", "Size", ",", "SMLoc", "Loc", ")", "{", "MCELFStreamer", "::", "emitValueImpl", "(", "Value", ",", "Size", ",", "Loc", ")", ";", "Labels", ".", "clear", "(", ")", ";", "}", "</s>" ]	[ "Overriding", "these", "functions", "allows", "us", "to", "dismiss", "all", "labels", "that", "are", "candidates", "for", "marking", "as", "microMIPS", "when", ".word/.long/.4byte", "etc", "directives", "are", "emitted", "." ]	[ "Mips", "Mips" ]	MipsELFStreamer19	emitValueImpl	Mips	CPU	LLVM	17,956	35	1	[]
[ "<s>", "unsigned", "SIRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "SIFrameLowering", "", "TFI", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ".", "getFrameLowering", "(", ")", ";", "const", "SIMachineFunctionInfo", "", "FuncInfo", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "FuncInfo", "->", "getFrameOffsetReg", "(", ")", ":", "FuncInfo", "->", "getStackPtrOffsetReg", "(", ")", ";", "}", "</s>" ]	[ "Debug", "information", "queries", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI" ]	AMDGPURegisterInfo24	getFrameRegister	AMDGPU	GPU	LLVM	17,957	65	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "isVectorLoadExtDesirable", "(", "SDValue", "ExtVal", ")", "const", "{", "if", "(", "isa", "<", "MaskedLoadSDNode", ">", "(", "ExtVal", ".", "getOperand", "(", "0", ")", ")", ")", "return", "false", ";", "EVT", "SrcVT", "=", "ExtVal", ".", "getOperand", "(", "0", ")", ".", "getValueType", "(", ")", ";", "if", "(", "SrcVT", ".", "getScalarType", "(", ")", "==", "MVT", "::", "i1", ")", "return", "false", ";", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "folding", "a", "vector", "load", "into", "ExtVal", "(", "a", "sign", ",", "zero", ",", "or", "any", "extend", "node", ")", "is", "profitable", "." ]	[ "X86", "X86", "0", "0", "MVT::i1" ]	X86ISelLowering (2)5	isVectorLoadExtDesirable	X86	CPU	LLVM	17,958	61	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "for", "(", "MachineFunction", "::", "iterator", "MBBi", "=", "MF", ".", "begin", "(", ")", ";", "MBBi", "!=", "MF", ".", "end", "(", ")", ";", "MBBi", "++", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "", "MBBi", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "MIi", "=", "MBB", ".", "begin", "(", ")", ";", "MIi", "!=", "MBB", ".", "end", "(", ")", ";", "MIi", "++", ")", "{", "MachineInstr", "&", "MI", "=", "", "MIi", ";", "for", "(", "int", "i", "=", "0", ";", "i", "<", "MI", ".", "getNumOperands", "(", ")", ";", "i", "++", ")", "{", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isMetadata", "(", ")", ")", "{", "const", "MDNode", "*", "mdn", "=", "MO", ".", "getMetadata", "(", ")", ";", "mdn", "->", "dump", "(", ")", ";", "errs", "(", ")", "<<", "MI", "<<", "\"\\n\"", ";", "}", "}", "}", "}", "return", "false", ";", "}", "</s>" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "0", "\"\\n\"" ]	MachineInstPrint	runOnMachineFunction	X86	CPU	LLVM	17,959	144	1	[]
[ "<s>", "bool", "DLXPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createDLXISelDag", "(", "getDLXTargetMachine", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "DLX", "DLX", "DLX", "DLX" ]	DLXTargetMachine	addInstSelector	DLX	CPU	LLVM	17,960	21	1	[]
[ "<s>", "X86TargetMachine", "::", "X86TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "is64Bit", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "Options", ".", "StackAlignmentOverride", ",", "is64Bit", ")", ",", "FrameLowering", "(", "*", "this", ",", "Subtarget", ")", ",", "InstrItins", "(", "Subtarget", ".", "getInstrItineraryData", "(", ")", ")", "{", "if", "(", "getRelocationModel", "(", ")", "==", "Reloc", "::", "Static", ")", "{", "Subtarget", ".", "setPICStyle", "(", "PICStyles", "::", "None", ")", ";", "}", "else", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", ")", "{", "Subtarget", ".", "setPICStyle", "(", "PICStyles", "::", "RIPRel", ")", ";", "}", "else", "if", "(", "Subtarget", ".", "isTargetCOFF", "(", ")", ")", "{", "Subtarget", ".", "setPICStyle", "(", "PICStyles", "::", "None", ")", ";", "}", "else", "if", "(", "Subtarget", ".", "isTargetDarwin", "(", ")", ")", "{", "if", "(", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "Subtarget", ".", "setPICStyle", "(", "PICStyles", "::", "StubPIC", ")", ";", "else", "{", "assert", "(", "getRelocationModel", "(", ")", "==", "Reloc", "::", "DynamicNoPIC", ")", ";", "Subtarget", ".", "setPICStyle", "(", "PICStyles", "::", "StubDynamicNoPIC", ")", ";", "}", "}", "else", "if", "(", "Subtarget", ".", "isTargetELF", "(", ")", ")", "{", "Subtarget", ".", "setPICStyle", "(", "PICStyles", "::", "GOT", ")", ";", "}", "if", "(", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Default", ")", "this", "->", "Options", ".", "FloatABIType", "=", "FloatABI", "::", "Hard", ";", "}", "</s>" ]	[ "Create", "an", "X86", "target", "." ]	[ "X86", "X86", "X86" ]	X86TargetMachine104	X86TargetMachine	X86	CPU	LLVM	17,961	248	1	[]
[ "<s>", "static", "void", "ia64_output_function_prologue", "(", "FILE", "*", "file", ",", "HOST_WIDE_INT", "size", "ATTRIBUTE_UNUSED", ")", "{", "int", "mask", ",", "grsave", ",", "grsave_prev", ";", "if", "(", "current_frame_info", ".", "need_regstk", ")", "fprintf", "(", "file", ",", "\"\\t.regstk %d, %d, %d, %d\\n\"", ",", "current_frame_info", ".", "n_input_regs", ",", "current_frame_info", ".", "n_local_regs", ",", "current_frame_info", ".", "n_output_regs", ",", "current_frame_info", ".", "n_rotate_regs", ")", ";", "if", "(", "ia64_except_unwind_info", "(", "&", "global_options", ")", "!=", "UI_TARGET", ")", "return", ";", "mask", "=", "0", ";", "grsave", "=", "grsave_prev", "=", "0", ";", "if", "(", "current_frame_info", ".", "r", "[", "reg_save_b0", "]", "!=", "0", ")", "{", "mask", "\|=", "8", ";", "grsave", "=", "grsave_prev", "=", "current_frame_info", ".", "r", "[", "reg_save_b0", "]", ";", "}", "if", "(", "current_frame_info", ".", "r", "[", "reg_save_ar_pfs", "]", "!=", "0", "&&", "(", "grsave_prev", "==", "0", "\|\|", "current_frame_info", ".", "r", "[", "reg_save_ar_pfs", "]", "==", "grsave_prev", "+", "1", ")", ")", "{", "mask", "\|=", "4", ";", "if", "(", "grsave_prev", "==", "0", ")", "grsave", "=", "current_frame_info", ".", "r", "[", "reg_save_ar_pfs", "]", ";", "grsave_prev", "=", "current_frame_info", ".", "r", "[", "reg_save_ar_pfs", "]", ";", "}", "if", "(", "current_frame_info", ".", "r", "[", "reg_fp", "]", "!=", "0", "&&", "(", "grsave_prev", "==", "0", "\|\|", "current_frame_info", ".", "r", "[", "reg_fp", "]", "==", "grsave_prev", "+", "1", ")", ")", "{", "mask", "\|=", "2", ";", "if", "(", "grsave_prev", "==", "0", ")", "grsave", "=", "HARD_FRAME_POINTER_REGNUM", ";", "grsave_prev", "=", "current_frame_info", ".", "r", "[", "reg_fp", "]", ";", "}", "if", "(", "current_frame_info", ".", "r", "[", "reg_save_pr", "]", "!=", "0", "&&", "(", "grsave_prev", "==", "0", "\|\|", "current_frame_info", ".", "r", "[", "reg_save_pr", "]", "==", "grsave_prev", "+", "1", ")", ")", "{", "mask", "\|=", "1", ";", "if", "(", "grsave_prev", "==", "0", ")", "grsave", "=", "current_frame_info", ".", "r", "[", "reg_save_pr", "]", ";", "}", "if", "(", "mask", "&&", "TARGET_GNU_AS", ")", "fprintf", "(", "file", ",", "\"\\t.prologue %d, %d\\n\"", ",", "mask", ",", "ia64_dbx_register_number", "(", "grsave", ")", ")", ";", "else", "fputs", "(", "\"\\t.prologue\\n\"", ",", "file", ")", ";", "if", "(", "current_frame_info", ".", "spill_cfa_off", "!=", "-", "16", ")", "fprintf", "(", "file", ",", "\"\\t.spill %ld\\n\"", ",", "(", "long", ")", "(", "current_frame_info", ".", "spill_cfa_off", "+", "current_frame_info", ".", "spill_size", ")", ")", ";", "}", "</s>" ]	[ "Emit", "the", "function", "prologue", "." ]	[ "ia64", "\"\\t.regstk %d, %d, %d, %d\\n\"", "0", "0", "0", "8", "0", "0", "1", "4", "0", "0", "0", "1", "2", "0", "0", "0", "1", "1", "0", "\"\\t.prologue %d, %d\\n\"", "\"\\t.prologue\\n\"", "16", "\"\\t.spill %ld\\n\"" ]	ia644	ia64_output_function_prologue	ia64	CPU	GCC	17,962	317	1	[]
[ "<s>", "const", "char", "", "SPUTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "if", "(", "node_names", ".", "empty", "(", ")", ")", "{", "node_names", "[", "(", "unsigned", ")", "SPUISD", "::", "RET_FLAG", "]", "=", "\"SPUISD::RET_FLAG\"", ";", "node_names", "[", "(", "unsigned", ")", "SPUISD", "::", "Hi", "]", "=", "\"SPUISD::Hi\"", ";", "node_names", "[", "(", "unsigned", ")", "SPUISD", "::", "Lo", "]", "=", "\"SPUISD::Lo\"", ";", "node_names", "[", "(", "unsigned", ")", "SPUISD", "::", "PCRelAddr", "]", "=", "\"SPUISD::PCRelAddr\"", ";", "node_names", "[", "(", "unsigned", ")", "SPUISD", "::", "AFormAddr", "]", "=", "\"SPUISD::AFormAddr\"", ";", "node_names", "[", "(", "unsigned", ")", "SPUISD", "::", "IndirectAddr", "]", "=", "\"SPUISD::IndirectAddr\"", ";", "node_names", "[", "(", "unsigned", ")", "SPUISD", "::", "LDRESULT", "]", "=", "\"SPUISD::LDRESULT\"", ";", "node_names", "[", "(", "unsigned", ")", "SPUISD", "::", "CALL", "]", "=", "\"SPUISD::CALL\"", ";", "node_names", "[", "(", "unsigned", ")", "SPUISD", "::", "SHUFB", "]", "=", "\"SPUISD::SHUFB\"", ";", "node_names", "[", "(", "unsigned", ")", "SPUISD", "::", "SHUFFLE_MASK", "]", "=", "\"SPUISD::SHUFFLE_MASK\"", ";", "node_names", "[", "(", "unsigned", ")", "SPUISD", "::", "CNTB", "]", "=", "\"SPUISD::CNTB\"", ";", "node_names", "[", "(", "unsigned", ")", "SPUISD", "::", "PREFSLOT2VEC", "]", "=", "\"SPUISD::PREFSLOT2VEC\"", ";", "node_names", "[", "(", "unsigned", ")", "SPUISD", "::", "VEC2PREFSLOT", "]", "=", "\"SPUISD::VEC2PREFSLOT\"", ";", "node_names", "[", "(", "unsigned", ")", "SPUISD", "::", "SHLQUAD_L_BITS", "]", "=", "\"SPUISD::SHLQUAD_L_BITS\"", ";", "node_names", "[", "(", "unsigned", ")", "SPUISD", "::", "SHLQUAD_L_BYTES", "]", "=", "\"SPUISD::SHLQUAD_L_BYTES\"", ";", "node_names", "[", "(", "unsigned", ")", "SPUISD", "::", "VEC_SHL", "]", "=", "\"SPUISD::VEC_SHL\"", ";", "node_names", "[", "(", "unsigned", ")", "SPUISD", "::", "VEC_SRL", "]", "=", "\"SPUISD::VEC_SRL\"", ";", "node_names", "[", "(", "unsigned", ")", "SPUISD", "::", "VEC_SRA", "]", "=", "\"SPUISD::VEC_SRA\"", ";", "node_names", "[", "(", "unsigned", ")", "SPUISD", "::", "VEC_ROTL", "]", "=", "\"SPUISD::VEC_ROTL\"", ";", "node_names", "[", "(", "unsigned", ")", "SPUISD", "::", "VEC_ROTR", "]", "=", "\"SPUISD::VEC_ROTR\"", ";", "node_names", "[", "(", "unsigned", ")", "SPUISD", "::", "ROTBYTES_LEFT", "]", "=", "\"SPUISD::ROTBYTES_LEFT\"", ";", "node_names", "[", "(", "unsigned", ")", "SPUISD", "::", "ROTBYTES_LEFT_BITS", "]", "=", "\"SPUISD::ROTBYTES_LEFT_BITS\"", ";", "node_names", "[", "(", "unsigned", ")", "SPUISD", "::", "SELECT_MASK", "]", "=", "\"SPUISD::SELECT_MASK\"", ";", "node_names", "[", "(", "unsigned", ")", "SPUISD", "::", "SELB", "]", "=", "\"SPUISD::SELB\"", ";", "node_names", "[", "(", "unsigned", ")", "SPUISD", "::", "ADD64_MARKER", "]", "=", "\"SPUISD::ADD64_MARKER\"", ";", "node_names", "[", "(", "unsigned", ")", "SPUISD", "::", "SUB64_MARKER", "]", "=", "\"SPUISD::SUB64_MARKER\"", ";", "node_names", "[", "(", "unsigned", ")", "SPUISD", "::", "MUL64_MARKER", "]", "=", "\"SPUISD::MUL64_MARKER\"", ";", "}", "std", "::", "map", "<", "unsigned", ",", "const", "char", "", ">", "::", "iterator", "i", "=", "node_names", ".", "find", "(", "Opcode", ")", ";", "return", "(", "(", "i", "!=", "node_names", ".", "end", "(", ")", ")", "?", "i", "->", "second", ":", "0", ")", ";", "}", "</s>" ]	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "CellSPU", "SPU", "SPUISD::RET_FLAG", "\"SPUISD::RET_FLAG\"", "SPUISD::Hi", "\"SPUISD::Hi\"", "SPUISD::Lo", "\"SPUISD::Lo\"", "SPUISD::PCRelAddr", "\"SPUISD::PCRelAddr\"", "SPUISD::AFormAddr", "\"SPUISD::AFormAddr\"", "SPUISD::IndirectAddr", "\"SPUISD::IndirectAddr\"", "SPUISD::LDRESULT", "\"SPUISD::LDRESULT\"", "SPUISD::CALL", "\"SPUISD::CALL\"", "SPUISD::SHUFB", "\"SPUISD::SHUFB\"", "SPUISD::SHUFFLE_MASK", "\"SPUISD::SHUFFLE_MASK\"", "SPUISD::CNTB", "\"SPUISD::CNTB\"", "SPUISD::PREFSLOT2VEC", "\"SPUISD::PREFSLOT2VEC\"", "SPUISD::VEC2PREFSLOT", "\"SPUISD::VEC2PREFSLOT\"", "SPUISD::SHLQUAD_L_BITS", "\"SPUISD::SHLQUAD_L_BITS\"", "SPUISD::SHLQUAD_L_BYTES", "\"SPUISD::SHLQUAD_L_BYTES\"", "SPUISD::VEC_SHL", "\"SPUISD::VEC_SHL\"", "SPUISD::VEC_SRL", "\"SPUISD::VEC_SRL\"", "SPUISD::VEC_SRA", "\"SPUISD::VEC_SRA\"", "SPUISD::VEC_ROTL", "\"SPUISD::VEC_ROTL\"", "SPUISD::VEC_ROTR", "\"SPUISD::VEC_ROTR\"", "SPUISD::ROTBYTES_LEFT", "\"SPUISD::ROTBYTES_LEFT\"", "SPUISD::ROTBYTES_LEFT_BITS", "\"SPUISD::ROTBYTES_LEFT_BITS\"", "SPUISD::SELECT_MASK", "\"SPUISD::SELECT_MASK\"", "SPUISD::SELB", "\"SPUISD::SELB\"", "SPUISD::ADD64_MARKER", "\"SPUISD::ADD64_MARKER\"", "SPUISD::SUB64_MARKER", "\"SPUISD::SUB64_MARKER\"", "SPUISD::MUL64_MARKER", "\"SPUISD::MUL64_MARKER\"", "0" ]	SPUISelLowering12	getTargetNodeName	CellSPU	MPU	LLVM	17,963	387	1	[]
[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "override", "{", "llvm_unreachable", "(", "\"relaxInstruction() unimplemented\"", ")", ";", "}", "</s>" ]	[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]	[ "Sparc", "\"relaxInstruction() unimplemented\"" ]	SparcAsmBackend	relaxInstruction	Sparc	CPU	LLVM	17,964	21	1	[]
[ "<s>", "bool", "MipsFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "DisableFramePointerElim", "(", "MF", ")", "\|\|", "MFI", "->", "hasVarSizedObjects", "(", ")", ";", "}", "</s>" ]	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "Mips", "Mips" ]	MipsFrameLowering29	hasFP	Mips	CPU	LLVM	17,965	36	1	[]
[ "<s>", "bool", "ARMAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNum", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "0", "]", ")", "{", "if", "(", "ExtraCode", "[", "1", "]", "!=", "0", ")", "return", "true", ";", "switch", "(", "ExtraCode", "[", "0", "]", ")", "{", "default", ":", "return", "true", ";", "case", "'a'", ":", "if", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isReg", "(", ")", ")", "{", "O", "<<", "\"[\"", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", "<<", "\"]\"", ";", "return", "false", ";", "}", "case", "'c'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isImm", "(", ")", ")", "return", "true", ";", "printNoHashImmediate", "(", "MI", ",", "OpNum", ",", "O", ")", ";", "return", "false", ";", "case", "'P'", ":", "case", "'q'", ":", "printOperand", "(", "MI", ",", "OpNum", ",", "O", ")", ";", "return", "false", ";", "case", "'Q'", ":", "case", "'R'", ":", "case", "'H'", ":", "report_fatal_error", "(", "\"llvm does not support 'Q', 'R', and 'H' modifiers!\"", ")", ";", "return", "true", ";", "}", "}", "printOperand", "(", "MI", ",", "OpNum", ",", "O", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]	[ "ARM", "ARM", "0", "1", "0", "0", "\"[\"", "\"]\"", "\"llvm does not support 'Q', 'R', and 'H' modifiers!\"" ]	ARMAsmPrinter29	PrintAsmOperand	ARM	CPU	LLVM	17,966	184	1	[]
[ "<s>", "const", "MCFixupKindInfo", "&", "OR1KAsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "OR1K", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_OR1K_NONE\"", ",", "0", ",", "32", ",", "0", "}", ",", "{", "\"fixup_OR1K_32\"", ",", "0", ",", "32", ",", "0", "}", ",", "{", "\"fixup_OR1K_16\"", ",", "0", ",", "16", ",", "0", "}", ",", "{", "\"fixup_OR1K_8\"", ",", "0", ",", "8", ",", "0", "}", ",", "{", "\"fixup_OR1K_LO16_INSN\"", ",", "0", ",", "16", ",", "0", "}", ",", "{", "\"fixup_OR1K_HI16_INSN\"", ",", "0", ",", "16", ",", "0", "}", ",", "{", "\"fixup_OR1K_REL26\"", ",", "0", ",", "26", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "\"fixup_OR1K_PCREL32\"", ",", "0", ",", "32", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "\"fixup_OR1K_PCREL16\"", ",", "0", ",", "16", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "\"fixup_OR1K_PCREL8\"", ",", "0", ",", "8", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "\"fixup_OR1K_GOTPC_HI16\"", ",", "0", ",", "16", ",", "0", "}", ",", "{", "\"fixup_OR1K_GOTPC_LO16\"", ",", "0", ",", "16", ",", "0", "}", ",", "{", "\"fixup_OR1K_GOT16\"", ",", "0", ",", "16", ",", "0", "}", ",", "{", "\"fixup_OR1K_PLT26\"", ",", "0", ",", "26", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "\"fixup_OR1K_GOTOFF_HI16\"", ",", "0", ",", "16", ",", "0", "}", ",", "{", "\"fixup_OR1K_GOTOFF_LO16\"", ",", "0", ",", "16", ",", "0", "}", ",", "{", "\"fixup_OR1K_COPY\"", ",", "0", ",", "32", ",", "0", "}", ",", "{", "\"fixup_OR1K_GLOB_DAT\"", ",", "0", ",", "32", ",", "0", "}", ",", "{", "\"fixup_OR1K_JMP_SLOT\"", ",", "0", ",", "32", ",", "0", "}", ",", "{", "\"fixup_OR1K_RELATIVE\"", ",", "0", ",", "32", ",", "0", "}", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "(", ")", "&&", "\"Invalid kind!\"", ")", ";", "return", "Infos", "[", "Kind", "-", "FirstTargetFixupKind", "]", ";", "}", "</s>" ]	[ "Get", "information", "on", "a", "fixup", "kind", "." ]	[ "OR1K", "OR1K", "OR1K::NumTargetFixupKinds", "\"fixup_OR1K_NONE\"", "0", "32", "0", "\"fixup_OR1K_32\"", "0", "32", "0", "\"fixup_OR1K_16\"", "0", "16", "0", "\"fixup_OR1K_8\"", "0", "8", "0", "\"fixup_OR1K_LO16_INSN\"", "0", "16", "0", "\"fixup_OR1K_HI16_INSN\"", "0", "16", "0", "\"fixup_OR1K_REL26\"", "0", "26", "\"fixup_OR1K_PCREL32\"", "0", "32", "\"fixup_OR1K_PCREL16\"", "0", "16", "\"fixup_OR1K_PCREL8\"", "0", "8", "\"fixup_OR1K_GOTPC_HI16\"", "0", "16", "0", "\"fixup_OR1K_GOTPC_LO16\"", "0", "16", "0", "\"fixup_OR1K_GOT16\"", "0", "16", "0", "\"fixup_OR1K_PLT26\"", "0", "26", "\"fixup_OR1K_GOTOFF_HI16\"", "0", "16", "0", "\"fixup_OR1K_GOTOFF_LO16\"", "0", "16", "0", "\"fixup_OR1K_COPY\"", "0", "32", "0", "\"fixup_OR1K_GLOB_DAT\"", "0", "32", "0", "\"fixup_OR1K_JMP_SLOT\"", "0", "32", "0", "\"fixup_OR1K_RELATIVE\"", "0", "32", "0", "\"Invalid kind!\"" ]	OR1KAsmBackend	getFixupKindInfo	OR1K	CPU	LLVM	17,967	273	1	[]
[ "<s>", "static", "const", "char", "*", "detect_processor_freebsd", "(", "void", ")", "{", "return", "\"powerpc\"", ";", "}", "</s>" ]	[ "Currently", "returns", "default", "powerpc", "." ]	[ "powerpcspe", "\"powerpc\"" ]	driver-powerpcspe	detect_processor_freebsd	powerpcspe	CPU	GCC	17,968	13	1	[]
[ "<s>", "bool", "AArch64FastISel", "::", "optimizeSelect", "(", "const", "SelectInst", "", "SI", ")", "{", "if", "(", "!", "SI", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "1", ")", ")", "return", "false", ";", "const", "Value", "", "Src1Val", ",", "", "Src2Val", ";", "unsigned", "Opc", "=", "0", ";", "bool", "NeedExtraOp", "=", "false", ";", "if", "(", "auto", "", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "SI", "->", "getTrueValue", "(", ")", ")", ")", "{", "if", "(", "CI", "->", "isOne", "(", ")", ")", "{", "Src1Val", "=", "SI", "->", "getCondition", "(", ")", ";", "Src2Val", "=", "SI", "->", "getFalseValue", "(", ")", ";", "Opc", "=", "AArch64", "::", "ORRWrr", ";", "}", "else", "{", "assert", "(", "CI", "->", "isZero", "(", ")", ")", ";", "Src1Val", "=", "SI", "->", "getFalseValue", "(", ")", ";", "Src2Val", "=", "SI", "->", "getCondition", "(", ")", ";", "Opc", "=", "AArch64", "::", "BICWrr", ";", "}", "}", "else", "if", "(", "auto", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "SI", "->", "getFalseValue", "(", ")", ")", ")", "{", "if", "(", "CI", "->", "isOne", "(", ")", ")", "{", "Src1Val", "=", "SI", "->", "getCondition", "(", ")", ";", "Src2Val", "=", "SI", "->", "getTrueValue", "(", ")", ";", "Opc", "=", "AArch64", "::", "ORRWrr", ";", "NeedExtraOp", "=", "true", ";", "}", "else", "{", "assert", "(", "CI", "->", "isZero", "(", ")", ")", ";", "Src1Val", "=", "SI", "->", "getCondition", "(", ")", ";", "Src2Val", "=", "SI", "->", "getTrueValue", "(", ")", ";", "Opc", "=", "AArch64", "::", "ANDWrr", ";", "}", "}", "if", "(", "!", "Opc", ")", "return", "false", ";", "unsigned", "Src1Reg", "=", "getRegForValue", "(", "Src1Val", ")", ";", "if", "(", "!", "Src1Reg", ")", "return", "false", ";", "bool", "Src1IsKill", "=", "hasTrivialKill", "(", "Src1Val", ")", ";", "unsigned", "Src2Reg", "=", "getRegForValue", "(", "Src2Val", ")", ";", "if", "(", "!", "Src2Reg", ")", "return", "false", ";", "bool", "Src2IsKill", "=", "hasTrivialKill", "(", "Src2Val", ")", ";", "if", "(", "NeedExtraOp", ")", "{", "Src1Reg", "=", "emitLogicalOp_ri", "(", "ISD", "::", "XOR", ",", "MVT", "::", "i32", ",", "Src1Reg", ",", "Src1IsKill", ",", "1", ")", ";", "Src1IsKill", "=", "true", ";", "}", "unsigned", "ResultReg", "=", "fastEmitInst_rr", "(", "Opc", ",", "&", "AArch64", "::", "GPR32RegClass", ",", "Src1Reg", ",", "Src1IsKill", ",", "Src2Reg", ",", "Src2IsKill", ")", ";", "updateValueMap", "(", "SI", ",", "ResultReg", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "Given", "a", "select", "instruction", "that", "was", "understood", "by", "analyzeSelect", "and", "returned", "Optimizable", "=", "true", ",", "attempt", "to", "optimize", "MI", "by", "merging", "it", "with", "one", "of", "its", "operands", "." ]	[ "AArch64", "AArch64", "1", "0", "AArch64::ORRWrr", "AArch64::BICWrr", "AArch64::ORRWrr", "AArch64::ANDWrr", "ISD::XOR", "MVT::i32", "1", "AArch64::GPR32RegClass" ]	AArch64FastISel (2)	optimizeSelect	AArch64	CPU	LLVM	17,969	340	1	[]
[ "<s>", "void", "ix86_split_fp_branch", "(", "enum", "rtx_code", "code", ",", "rtx", "op1", ",", "rtx", "op2", ",", "rtx", "target1", ",", "rtx", "target2", ",", "rtx", "tmp", ",", "rtx", "pushed", ")", "{", "rtx", "second", ",", "bypass", ";", "rtx", "label", "=", "NULL_RTX", ";", "rtx", "condition", ";", "int", "bypass_probability", "=", "-", "1", ",", "second_probability", "=", "-", "1", ",", "probability", "=", "-", "1", ";", "rtx", "i", ";", "if", "(", "target2", "!=", "pc_rtx", ")", "{", "rtx", "tmp", "=", "target2", ";", "code", "=", "reverse_condition_maybe_unordered", "(", "code", ")", ";", "target2", "=", "target1", ";", "target1", "=", "tmp", ";", "}", "condition", "=", "ix86_expand_fp_compare", "(", "code", ",", "op1", ",", "op2", ",", "tmp", ",", "&", "second", ",", "&", "bypass", ")", ";", "if", "(", "pushed", ")", "ix86_free_from_memory", "(", "GET_MODE", "(", "pushed", ")", ")", ";", "if", "(", "split_branch_probability", ">=", "0", ")", "{", "probability", "=", "split_branch_probability", ";", "if", "(", "bypass", ")", "bypass_probability", "=", "1", ";", "if", "(", "second", ")", "second_probability", "=", "1", ";", "}", "if", "(", "bypass", "!=", "NULL_RTX", ")", "{", "label", "=", "gen_label_rtx", "(", ")", ";", "i", "=", "emit_jump_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "pc_rtx", ",", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "bypass", ",", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "label", ")", ",", "pc_rtx", ")", ")", ")", ";", "if", "(", "bypass_probability", ">=", "0", ")", "REG_NOTES", "(", "i", ")", "=", "gen_rtx_EXPR_LIST", "(", "REG_BR_PROB", ",", "GEN_INT", "(", "bypass_probability", ")", ",", "REG_NOTES", "(", "i", ")", ")", ";", "}", "i", "=", "emit_jump_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "pc_rtx", ",", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "condition", ",", "target1", ",", "target2", ")", ")", ")", ";", "if", "(", "probability", ">=", "0", ")", "REG_NOTES", "(", "i", ")", "=", "gen_rtx_EXPR_LIST", "(", "REG_BR_PROB", ",", "GEN_INT", "(", "probability", ")", ",", "REG_NOTES", "(", "i", ")", ")", ";", "if", "(", "second", "!=", "NULL_RTX", ")", "{", "i", "=", "emit_jump_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "pc_rtx", ",", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "second", ",", "target1", ",", "target2", ")", ")", ")", ";", "if", "(", "second_probability", ">=", "0", ")", "REG_NOTES", "(", "i", ")", "=", "gen_rtx_EXPR_LIST", "(", "REG_BR_PROB", ",", "GEN_INT", "(", "second_probability", ")", ",", "REG_NOTES", "(", "i", ")", ")", ";", "}", "if", "(", "label", "!=", "NULL_RTX", ")", "emit_label", "(", "label", ")", ";", "}", "</s>" ]	[ "Split", "branch", "based", "on", "floating", "point", "condition", "." ]	[ "i386", "1", "1", "1", "0", "1", "1", "0", "0", "0" ]	i3863	ix86_split_fp_branch	i386	CPU	GCC	17,970	331	1	[]
[ "<s>", "bool", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "Tile64" ]	Tile64FrameLowering	hasFP	Tile64	VLIW	LLVM	17,971	14	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"AArch64 MI Peephole Optimization pass\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AArch64", "\"AArch64 MI Peephole Optimization pass\"" ]	AArch64MIPeepholeOpt	getPassName	AArch64	CPU	LLVM	17,972	11	1	[]
[ "<s>", "static", "void", "rs6000_output_function_prologue", "(", "FILE", "", "file", ",", "HOST_WIDE_INT", "size", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "!", "cfun", "->", "is_thunk", ")", "rs6000_output_savres_externs", "(", "file", ")", ";", "if", "(", "DEFAULT_ABI", "==", "ABI_ELFv2", "&&", "cfun", "->", "machine", "->", "r2_setup_needed", ")", "{", "const", "char", "", "name", "=", "XSTR", "(", "XEXP", "(", "DECL_RTL", "(", "current_function_decl", ")", ",", "0", ")", ",", "0", ")", ";", "fprintf", "(", "file", ",", "\"0:\\taddis 2,12,.TOC.-0b@ha\\n\"", ")", ";", "fprintf", "(", "file", ",", "\"\\taddi 2,2,.TOC.-0b@l\\n\"", ")", ";", "fputs", "(", "\"\\t.localentry\\t\"", ",", "file", ")", ";", "assemble_name", "(", "file", ",", "name", ")", ";", "fputs", "(", "\",.-\"", ",", "file", ")", ";", "assemble_name", "(", "file", ",", "name", ")", ";", "fputs", "(", "\"\\n\"", ",", "file", ")", ";", "}", "if", "(", "TARGET_PROFILE_KERNEL", "&&", "crtl", "->", "profile", ")", "{", "gcc_assert", "(", "DEFAULT_ABI", "==", "ABI_AIX", "\|\|", "DEFAULT_ABI", "==", "ABI_ELFv2", ")", ";", "gcc_assert", "(", "!", "TARGET_32BIT", ")", ";", "asm_fprintf", "(", "file", ",", "\"\\tmflr %s\\n\"", ",", "reg_names", "[", "0", "]", ")", ";", "asm_fprintf", "(", "file", ",", "\"\\tstd %s,16(%s)\\n\"", ",", "reg_names", "[", "0", "]", ",", "reg_names", "[", "1", "]", ")", ";", "if", "(", "DEFAULT_ABI", "!=", "ABI_ELFv2", "&&", "cfun", "->", "static_chain_decl", "!=", "NULL", ")", "{", "asm_fprintf", "(", "file", ",", "\"\\tstd %s,24(%s)\\n\"", ",", "reg_names", "[", "STATIC_CHAIN_REGNUM", "]", ",", "reg_names", "[", "1", "]", ")", ";", "fprintf", "(", "file", ",", "\"\\tbl %s\\n\"", ",", "RS6000_MCOUNT", ")", ";", "asm_fprintf", "(", "file", ",", "\"\\tld %s,24(%s)\\n\"", ",", "reg_names", "[", "STATIC_CHAIN_REGNUM", "]", ",", "reg_names", "[", "1", "]", ")", ";", "}", "else", "fprintf", "(", "file", ",", "\"\\tbl %s\\n\"", ",", "RS6000_MCOUNT", ")", ";", "}", "rs6000_pic_labelno", "++", ";", "}", "</s>" ]	[ "Write", "function", "prologue", "." ]	[ "rs6000", "0", "0", "\"0:\\taddis 2,12,.TOC.-0b@ha\\n\"", "\"\\taddi 2,2,.TOC.-0b@l\\n\"", "\"\\t.localentry\\t\"", "\",.-\"", "\"\\n\"", "\"\\tmflr %s\\n\"", "0", "\"\\tstd %s,16(%s)\\n\"", "0", "1", "\"\\tstd %s,24(%s)\\n\"", "1", "\"\\tbl %s\\n\"", "\"\\tld %s,24(%s)\\n\"", "1", "\"\\tbl %s\\n\"" ]	rs60004	rs6000_output_function_prologue	rs6000	CPU	GCC	17,973	235	1	[]
[ "<s>", "Value", "", "ARM64TargetLowering", "::", "emitStoreConditional", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "Value", "", "Val", ",", "Value", "", "Addr", ",", "AtomicOrdering", "Ord", ")", "const", "{", "Module", "", "M", "=", "Builder", ".", "GetInsertBlock", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "bool", "IsRelease", "=", "Ord", "==", "Release", "\|\|", "Ord", "==", "AcquireRelease", "\|\|", "Ord", "==", "SequentiallyConsistent", ";", "if", "(", "Val", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", "==", "128", ")", "{", "Intrinsic", "::", "ID", "Int", "=", "IsRelease", "?", "Intrinsic", "::", "arm64_stlxp", ":", "Intrinsic", "::", "arm64_stxp", ";", "Function", "", "Stxr", "=", "Intrinsic", "::", "getDeclaration", "(", "M", ",", "Int", ")", ";", "Type", "", "Int64Ty", "=", "Type", "::", "getInt64Ty", "(", "M", "->", "getContext", "(", ")", ")", ";", "Value", "", "Lo", "=", "Builder", ".", "CreateTrunc", "(", "Val", ",", "Int64Ty", ",", "\"lo\"", ")", ";", "Value", "", "Hi", "=", "Builder", ".", "CreateTrunc", "(", "Builder", ".", "CreateLShr", "(", "Val", ",", "64", ")", ",", "Int64Ty", ",", "\"hi\"", ")", ";", "Addr", "=", "Builder", ".", "CreateBitCast", "(", "Addr", ",", "Type", "::", "getInt8PtrTy", "(", "M", "->", "getContext", "(", ")", ")", ")", ";", "return", "Builder", ".", "CreateCall3", "(", "Stxr", ",", "Lo", ",", "Hi", ",", "Addr", ")", ";", "}", "Intrinsic", "::", "ID", "Int", "=", "IsRelease", "?", "Intrinsic", "::", "arm64_stlxr", ":", "Intrinsic", "::", "arm64_stxr", ";", "Type", "", "Tys", "[", "]", "=", "{", "Addr", "->", "getType", "(", ")", "}", ";", "Function", "", "Stxr", "=", "Intrinsic", "::", "getDeclaration", "(", "M", ",", "Int", ",", "Tys", ")", ";", "return", "Builder", ".", "CreateCall2", "(", "Stxr", ",", "Builder", ".", "CreateZExtOrBitCast", "(", "Val", ",", "Stxr", "->", "getFunctionType", "(", ")", "->", "getParamType", "(", "0", ")", ")", ",", "Addr", ")", ";", "}", "</s>" ]	[ "Perform", "a", "store-conditional", "operation", "to", "Addr", "." ]	[ "ARM64", "ARM64", "128", "Intrinsic::ID", "Intrinsic::arm64_stlxp", "Intrinsic::arm64_stxp", "Intrinsic::getDeclaration", "\"lo\"", "64", "\"hi\"", "Intrinsic::ID", "Intrinsic::arm64_stlxr", "Intrinsic::arm64_stxr", "Intrinsic::getDeclaration", "0" ]	ARM64ISelLowering	emitStoreConditional	ARM64	CPU	LLVM	17,974	261	1	[]
[ "<s>", "Value", "", "Simplifier", "::", "simplify", "(", "Context", "&", "C", ")", "{", "WorkListType", "Q", ";", "Q", ".", "push_back", "(", "C", ".", "Root", ")", ";", "unsigned", "Count", "=", "0", ";", "const", "unsigned", "Limit", "=", "SimplifyLimit", ";", "while", "(", "!", "Q", ".", "empty", "(", ")", ")", "{", "if", "(", "Count", "++", ">=", "Limit", ")", "break", ";", "Instruction", "", "U", "=", "dyn_cast", "<", "Instruction", ">", "(", "Q", ".", "pop_front_val", "(", ")", ")", ";", "if", "(", "!", "U", "\|\|", "U", "->", "getParent", "(", ")", "\|\|", "!", "C", ".", "Used", ".", "count", "(", "U", ")", ")", "continue", ";", "bool", "Changed", "=", "false", ";", "for", "(", "Rule", "&", "R", ":", "Rules", ")", "{", "Value", "", "W", "=", "R", ".", "Fn", "(", "U", ",", "C", ".", "Ctx", ")", ";", "if", "(", "!", "W", ")", "continue", ";", "Changed", "=", "true", ";", "C", ".", "record", "(", "W", ")", ";", "C", ".", "replace", "(", "U", ",", "W", ")", ";", "Q", ".", "push_back", "(", "C", ".", "Root", ")", ";", "break", ";", "}", "if", "(", "!", "Changed", ")", "{", "for", "(", "Value", "", "Op", ":", "U", "->", "operands", "(", ")", ")", "Q", ".", "push_back", "(", "Op", ")", ";", "}", "}", "return", "Count", "<", "Limit", "?", "C", ".", "Root", ":", "nullptr", ";", "}", "</s>" ]	[ "Go", "through", "all", "the", "nodes", "in", "the", "graph", "and", "collapse", "any", "two", "nodes", "'", "a", "'", "and", "'", "b", "'", "if", "all", "of", "the", "following", "are", "true", ":" ]	[ "Hexagon", "0" ]	HexagonLoopIdiomRecognition	simplify	Hexagon	DSP	LLVM	17,975	199	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "isTailCall", "(", "const", "MachineInstr", "&", "Inst", ")", "const", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "ARM", "::", "TAILJMPd", ":", "case", "ARM", "::", "TAILJMPr", ":", "case", "ARM", "::", "TCRETURNdi", ":", "case", "ARM", "::", "TCRETURNri", ":", "return", "true", ";", "default", ":", "return", "false", ";", "}", "}", "</s>" ]	[ "Determines", "whether", "Inst", "is", "a", "tail", "call", "instruction", "." ]	[ "ARM", "ARM", "ARM::TAILJMPd", "ARM::TAILJMPr", "ARM::TCRETURNdi", "ARM::TCRETURNri" ]	ARMBaseInstrInfo63	isTailCall	ARM	CPU	LLVM	17,976	51	1	[]
[ "<s>", "static", "int", "arc_save_callee_saves", "(", "unsigned", "int", "gmask", ",", "bool", "save_blink", ",", "bool", "save_fp", ",", "HOST_WIDE_INT", "offset", ")", "{", "rtx", "reg", ";", "int", "frame_allocated", "=", "0", ";", "if", "(", "save_blink", ")", "{", "reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "RETURN_ADDR_REGNUM", ")", ";", "frame_allocated", "+=", "frame_save_reg", "(", "reg", ",", "offset", ")", ";", "offset", "=", "0", ";", "}", "if", "(", "gmask", ")", "for", "(", "int", "i", "=", "31", ";", "i", ">=", "0", ";", "i", "--", ")", "{", "machine_mode", "save_mode", "=", "SImode", ";", "if", "(", "TARGET_LL64", "&&", "(", "(", "i", "-", "1", ")", "%", "2", "==", "0", ")", "&&", "(", "(", "gmask", "&", "(", "1L", "<<", "i", ")", ")", "!=", "0", ")", "&&", "(", "(", "gmask", "&", "(", "1L", "<<", "(", "i", "-", "1", ")", ")", ")", "!=", "0", ")", ")", "{", "save_mode", "=", "DImode", ";", "--", "i", ";", "}", "else", "if", "(", "(", "gmask", "&", "(", "1L", "<<", "i", ")", ")", "==", "0", ")", "continue", ";", "reg", "=", "gen_rtx_REG", "(", "save_mode", ",", "i", ")", ";", "frame_allocated", "+=", "frame_save_reg", "(", "reg", ",", "offset", ")", ";", "offset", "=", "0", ";", "}", "if", "(", "save_fp", ")", "{", "frame_allocated", "+=", "frame_save_reg", "(", "hard_frame_pointer_rtx", ",", "offset", ")", ";", "offset", "=", "0", ";", "}", "if", "(", "arc_frame_pointer_needed", "(", ")", ")", "frame_move", "(", "hard_frame_pointer_rtx", ",", "stack_pointer_rtx", ")", ";", "return", "frame_allocated", ";", "}", "</s>" ]	[ "ARC", "'s", "prologue", ",", "save", "any", "needed", "call-saved", "regs", "(", "and", "call-used", "if", "this", "is", "an", "interrupt", "handler", ")", "for", "ARCompact", "ISA", ",", "using", "ST/STD", "instructions", "." ]	[ "arc", "0", "0", "31", "0", "1", "2", "0", "1L", "0", "1L", "1", "0", "1L", "0", "0", "0" ]	arc8	arc_save_callee_saves	arc	MPU	GCC	17,977	211	1	[]
[ "<s>", "const", "TargetRegisterClass", "", "PPCRegisterInfo", "::", "getLargestLegalSuperClass", "(", "const", "TargetRegisterClass", "", "RC", ")", "const", "{", "if", "(", "Subtarget", ".", "hasVSX", "(", ")", ")", "{", "if", "(", "RC", "==", "&", "PPC", "::", "F8RCRegClass", ")", "return", "&", "PPC", "::", "VSFRCRegClass", ";", "else", "if", "(", "RC", "==", "&", "PPC", "::", "VRRCRegClass", ")", "return", "&", "PPC", "::", "VSRCRegClass", ";", "}", "return", "TargetRegisterInfo", "::", "getLargestLegalSuperClass", "(", "RC", ")", ";", "}", "</s>" ]	[ "Returns", "the", "largest", "super", "class", "of", "RC", "that", "is", "legal", "to", "use", "in", "the", "current", "sub-target", "and", "has", "the", "same", "spill", "size", "." ]	[ "PowerPC", "PPC", "PPC::F8RCRegClass", "PPC::VSFRCRegClass", "PPC::VRRCRegClass", "PPC::VSRCRegClass" ]	PPCRegisterInfo22	getLargestLegalSuperClass	PowerPC	CPU	LLVM	17,978	64	1	[]
[ "<s>", "int", "TMS320C64XRegisterInfo", "::", "getDwarfRegNum", "(", "unsigned", "reg_num", ",", "bool", "isEH", ")", "const", "{", "llvm_unreachable", "(", "\"Unimplemented function getDwarfRegNum\\n\"", ")", ";", "}", "</s>" ]	[ "Map", "a", "target", "register", "to", "an", "equivalent", "dwarf", "register", "number", "." ]	[ "TMS320C64X", "TMS320C64X", "\"Unimplemented function getDwarfRegNum\\n\"" ]	TMS320C64XRegisterInfo	getDwarfRegNum	TMS320C64X	VLIW	LLVM	17,979	19	1	[]
[ "<s>", "void", "arm_init_cumulative_args", "(", "CUMULATIVE_ARGS", "*", "pcum", ",", "tree", "fntype", ",", "rtx", "libname", "ATTRIBUTE_UNUSED", ",", "tree", "fndecl", "ATTRIBUTE_UNUSED", ")", "{", "pcum", "->", "nregs", "=", "(", "(", "fntype", "&&", "aggregate_value_p", "(", "TREE_TYPE", "(", "fntype", ")", ",", "fntype", ")", ")", "?", "1", ":", "0", ")", ";", "pcum", "->", "iwmmxt_nregs", "=", "0", ";", "pcum", "->", "can_split", "=", "true", ";", "pcum", "->", "call_cookie", "=", "CALL_NORMAL", ";", "if", "(", "TARGET_LONG_CALLS", ")", "pcum", "->", "call_cookie", "=", "CALL_LONG", ";", "if", "(", "fntype", ")", "{", "if", "(", "lookup_attribute", "(", "\"short_call\"", ",", "TYPE_ATTRIBUTES", "(", "fntype", ")", ")", ")", "pcum", "->", "call_cookie", "=", "CALL_SHORT", ";", "else", "if", "(", "lookup_attribute", "(", "\"long_call\"", ",", "TYPE_ATTRIBUTES", "(", "fntype", ")", ")", ")", "pcum", "->", "call_cookie", "=", "CALL_LONG", ";", "}", "pcum", "->", "named_count", "=", "0", ";", "pcum", "->", "nargs", "=", "0", ";", "if", "(", "TARGET_REALLY_IWMMXT", "&&", "fntype", ")", "{", "tree", "fn_arg", ";", "for", "(", "fn_arg", "=", "TYPE_ARG_TYPES", "(", "fntype", ")", ";", "fn_arg", ";", "fn_arg", "=", "TREE_CHAIN", "(", "fn_arg", ")", ")", "pcum", "->", "named_count", "+=", "1", ";", "if", "(", "!", "pcum", "->", "named_count", ")", "pcum", "->", "named_count", "=", "INT_MAX", ";", "}", "}", "</s>" ]	[ "Initialize", "a", "variable", "CUM", "of", "type", "CUMULATIVE_ARGS", "for", "a", "call", "to", "a", "function", "whose", "data", "type", "is", "FNTYPE", ".", "For", "a", "library", "call", ",", "FNTYPE", "is", "NULL", "." ]	[ "arm", "1", "0", "0", "\"short_call\"", "\"long_call\"", "0", "0", "1" ]	arm3	arm_init_cumulative_args	arm	CPU	GCC	17,980	175	1	[]
[ "<s>", "unsigned", "MipsRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MipsSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "Subtarget", ".", "getFrameLowering", "(", ")", ";", "bool", "IsN64", "=", "static_cast", "<", "const", "MipsTargetMachine", "&", ">", "(", "MF", ".", "getTarget", "(", ")", ")", ".", "getABI", "(", ")", ".", "IsN64", "(", ")", ";", "if", "(", "Subtarget", ".", "inMips16Mode", "(", ")", ")", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "Mips", "::", "S0", ":", "Mips", "::", "SP", ";", "else", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "(", "IsN64", "?", "Mips", "::", "FP_64", ":", "Mips", "::", "FP", ")", ":", "(", "IsN64", "?", "Mips", "::", "SP_64", ":", "Mips", "::", "SP", ")", ";", "}", "</s>" ]	[ "Debug", "information", "queries", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips::S0", "Mips::SP", "Mips::FP_64", "Mips::FP", "Mips::SP_64", "Mips::SP" ]	MipsRegisterInfo (2)1	getFrameRegister	Mips	CPU	LLVM	17,981	120	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "TII", "=", "static_cast", "<", "const", "R600InstrInfo", "", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "DEBUG", "(", "MF", ".", "dump", "(", ")", ";", ")", ";", "OrderedBlks", ".", "clear", "(", ")", ";", "Visited", ".", "clear", "(", ")", ";", "FuncRep", "=", "&", "MF", ";", "MLI", "=", "&", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"LoopInfo:\\n\"", ";", "PrintLoopinfo", "(", "", "MLI", ")", ";", ")", ";", "MDT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "DEBUG", "(", "MDT", "->", "print", "(", "dbgs", "(", ")", ",", "(", "const", "llvm", "::", "Module", "*", ")", "nullptr", ")", ";", ")", ";", "PDT", "=", "&", "getAnalysis", "<", "MachinePostDominatorTree", ">", "(", ")", ";", "DEBUG", "(", "PDT", "->", "print", "(", "dbgs", "(", ")", ")", ";", ")", ";", "prepare", "(", ")", ";", "run", "(", ")", ";", "DEBUG", "(", "MF", ".", "dump", "(", ")", ";", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "R600", "\"LoopInfo:\\n\"" ]	AMDILCFGStructurizer	runOnMachineFunction	AMDGPU	GPU	LLVM	17,982	168	1	[]
[ "<s>", "bool", "RISCVAsmBackend", "::", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "return", "getRelaxedOpcode", "(", "Inst", ".", "getOpcode", "(", ")", ")", "!=", "Inst", ".", "getOpcode", "(", ")", ";", "}", "</s>" ]	[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]	[ "RISCV", "RISCV" ]	RISCVAsmBackend	mayNeedRelaxation	RISCV	CPU	LLVM	17,983	34	1	[]
[ "<s>", "static", "bool", "bfin_frame_pointer_required", "(", "void", ")", "{", "e_funkind", "fkind", "=", "funkind", "(", "TREE_TYPE", "(", "current_function_decl", ")", ")", ";", "if", "(", "fkind", "!=", "SUBROUTINE", ")", "return", "true", ";", "if", "(", "TARGET_OMIT_LEAF_FRAME_POINTER", "&&", "!", "crtl", "->", "is_leaf", ")", "return", "true", ";", "return", "false", ";", "}", "</s>" ]	[ "Value", "should", "be", "nonzero", "if", "functions", "must", "have", "frame", "pointers", ".", "Zero", "means", "the", "frame", "pointer", "need", "not", "be", "set", "up", "(", "and", "parms", "may", "be", "accessed", "via", "the", "stack", "pointer", ")", "in", "functions", "that", "seem", "suitable", "." ]	[ "bfin" ]	bfin	bfin_frame_pointer_required	bfin	DSP	GCC	17,984	43	1	[]
[ "<s>", "void", "ARMConstantIslands", "::", "verify", "(", ")", "{", "BBInfoVector", "&", "BBInfo", "=", "BBUtils", "->", "getBBInfo", "(", ")", ";", "assert", "(", "is_sorted", "(", "*", "MF", ",", "[", "&", "BBInfo", "]", "(", "const", "MachineBasicBlock", "&", "LHS", ",", "const", "MachineBasicBlock", "&", "RHS", ")", "{", "return", "BBInfo", "[", "LHS", ".", "getNumber", "(", ")", "]", ".", "postOffset", "(", ")", "<", "BBInfo", "[", "RHS", ".", "getNumber", "(", ")", "]", ".", "postOffset", "(", ")", ";", "}", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Verifying \"", "<<", "CPUsers", ".", "size", "(", ")", "<<", "\" CP users.\\n\"", ")", ";", "for", "(", "CPUser", "&", "U", ":", "CPUsers", ")", "{", "unsigned", "UserOffset", "=", "getUserOffset", "(", "U", ")", ";", "if", "(", "isCPEntryInRange", "(", "U", ".", "MI", ",", "UserOffset", ",", "U", ".", "CPEMI", ",", "U", ".", "getMaxDisp", "(", ")", "+", "2", ",", "U", ".", "NegOk", ",", "true", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"OK\\n\"", ")", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Out of range.\\n\"", ")", ";", "dumpBBs", "(", ")", ";", "LLVM_DEBUG", "(", "MF", "->", "dump", "(", ")", ")", ";", "llvm_unreachable", "(", "\"Constant pool entry out of range!\"", ")", ";", "}", "}", "</s>" ]	[ "Check", "if", "this", "register", "bank", "is", "valid", "." ]	[ "ARM", "ARM", "\"Verifying \"", "\" CP users.\\n\"", "2", "\"OK\\n\"", "\"Out of range.\\n\"", "\"Constant pool entry out of range!\"" ]	ARMConstantIslandPass33	verify	ARM	CPU	LLVM	17,985	176	1	[]
[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "Return", "information", "about", "object", "file", "lowering", "." ]	[ "ARC" ]	ARCTargetMachine	getObjFileLowering	ARC	MPU	LLVM	17,986	16	1	[]
[ "<s>", "machine_mode", "aarch64_sve_int_mode", "(", "machine_mode", "mode", ")", "{", "scalar_int_mode", "int_mode", "=", "aarch64_sve_element_int_mode", "(", "mode", ")", ";", "return", "aarch64_sve_data_mode", "(", "int_mode", ",", "GET_MODE_NUNITS", "(", "mode", ")", ")", ".", "require", "(", ")", ";", "}", "</s>" ]	[ "Return", "the", "integer", "vector", "mode", "associated", "with", "SVE", "mode", "MODE", ".", "Unlike", "related_int_vector_mode", ",", "this", "can", "handle", "the", "case", "in", "which", "MODE", "is", "a", "predicate", "(", "and", "thus", "has", "a", "different", "total", "size", ")", "." ]	[ "aarch64" ]	aarch64	aarch64_sve_int_mode	aarch64	CPU	GCC	17,987	31	1	[]
[ "<s>", "MachineInstrBuilder", "R600InstrInfo", "::", "buildIndirectRead", "(", "MachineBasicBlock", "", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "ValueReg", ",", "unsigned", "Address", ",", "unsigned", "OffsetReg", ",", "unsigned", "AddrChan", ")", "const", "{", "unsigned", "AddrReg", ";", "switch", "(", "AddrChan", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Invalid Channel\"", ")", ";", "case", "0", ":", "AddrReg", "=", "AMDGPU", "::", "R600_AddrRegClass", ".", "getRegister", "(", "Address", ")", ";", "break", ";", "case", "1", ":", "AddrReg", "=", "AMDGPU", "::", "R600_Addr_YRegClass", ".", "getRegister", "(", "Address", ")", ";", "break", ";", "case", "2", ":", "AddrReg", "=", "AMDGPU", "::", "R600_Addr_ZRegClass", ".", "getRegister", "(", "Address", ")", ";", "break", ";", "case", "3", ":", "AddrReg", "=", "AMDGPU", "::", "R600_Addr_WRegClass", ".", "getRegister", "(", "Address", ")", ";", "break", ";", "}", "MachineInstr", "", "MOVA", "=", "buildDefaultInstruction", "(", "", "MBB", ",", "I", ",", "AMDGPU", "::", "MOVA_INT_eg", ",", "AMDGPU", "::", "AR_X", ",", "OffsetReg", ")", ";", "setImmOperand", "(", "MOVA", ",", "AMDGPU", "::", "OpName", "::", "write", ",", "0", ")", ";", "MachineInstrBuilder", "Mov", "=", "buildDefaultInstruction", "(", "", "MBB", ",", "I", ",", "AMDGPU", "::", "MOV", ",", "ValueReg", ",", "AddrReg", ")", ".", "addReg", "(", "AMDGPU", "::", "AR_X", ",", "RegState", "::", "Implicit", "\|", "RegState", "::", "Kill", ")", ";", "setImmOperand", "(", "Mov", ",", "AMDGPU", "::", "OpName", "::", "src0_rel", ",", "1", ")", ";", "return", "Mov", ";", "}", "</s>" ]	[ "Build", "instruction", "(", "s", ")", "for", "an", "indirect", "register", "read", "." ]	[ "R600", "\"Invalid Channel\"", "0", "1", "2", "3", "0", "1" ]	R600InstrInfo11	buildIndirectRead	R600	GPU	LLVM	17,988	194	1	[]
[ "<s>", "void", "visium_split_double_move", "(", "rtx", "*", "operands", ",", "enum", "machine_mode", "mode", ")", "{", "bool", "swap", "=", "false", ";", "if", "(", "GET_CODE", "(", "operands", "[", "0", "]", ")", "==", "REG", "&&", "GET_CODE", "(", "operands", "[", "1", "]", ")", "==", "REG", "&&", "REGNO", "(", "operands", "[", "0", "]", ")", "==", "REGNO", "(", "operands", "[", "1", "]", ")", "+", "1", ")", "swap", "=", "true", ";", "if", "(", "GET_CODE", "(", "operands", "[", "0", "]", ")", "==", "REG", "&&", "GET_CODE", "(", "operands", "[", "1", "]", ")", "==", "MEM", ")", "{", "rtx", "op", "=", "XEXP", "(", "operands", "[", "1", "]", ",", "0", ")", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "SUBREG", ")", "op", "=", "SUBREG_REG", "(", "op", ")", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "REG", "&&", "REGNO", "(", "op", ")", "==", "REGNO", "(", "operands", "[", "0", "]", ")", ")", "swap", "=", "true", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "PLUS", ")", "{", "rtx", "x", "=", "XEXP", "(", "op", ",", "0", ")", ";", "rtx", "y", "=", "XEXP", "(", "op", ",", "1", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "REG", "&&", "REGNO", "(", "x", ")", "==", "REGNO", "(", "operands", "[", "0", "]", ")", ")", "swap", "=", "true", ";", "if", "(", "GET_CODE", "(", "y", ")", "==", "REG", "&&", "REGNO", "(", "y", ")", "==", "REGNO", "(", "operands", "[", "0", "]", ")", ")", "swap", "=", "true", ";", "}", "}", "if", "(", "swap", ")", "{", "operands", "[", "2", "]", "=", "operand_subword", "(", "operands", "[", "0", "]", ",", "1", ",", "1", ",", "mode", ")", ";", "operands", "[", "3", "]", "=", "operand_subword", "(", "operands", "[", "1", "]", ",", "1", ",", "1", ",", "mode", ")", ";", "operands", "[", "4", "]", "=", "operand_subword", "(", "operands", "[", "0", "]", ",", "0", ",", "1", ",", "mode", ")", ";", "operands", "[", "5", "]", "=", "operand_subword", "(", "operands", "[", "1", "]", ",", "0", ",", "1", ",", "mode", ")", ";", "}", "else", "{", "operands", "[", "2", "]", "=", "operand_subword", "(", "operands", "[", "0", "]", ",", "0", ",", "1", ",", "mode", ")", ";", "operands", "[", "3", "]", "=", "operand_subword", "(", "operands", "[", "1", "]", ",", "0", ",", "1", ",", "mode", ")", ";", "operands", "[", "4", "]", "=", "operand_subword", "(", "operands", "[", "0", "]", ",", "1", ",", "1", ",", "mode", ")", ";", "operands", "[", "5", "]", "=", "operand_subword", "(", "operands", "[", "1", "]", ",", "1", ",", "1", ",", "mode", ")", ";", "}", "}", "</s>" ]	[ "Split", "a", "double", "move", "of", "OPERANDS", "in", "MODE", "." ]	[ "visium", "0", "1", "0", "1", "1", "0", "1", "1", "0", "0", "0", "1", "0", "0", "2", "0", "1", "1", "3", "1", "1", "1", "4", "0", "0", "1", "5", "1", "0", "1", "2", "0", "0", "1", "3", "1", "0", "1", "4", "0", "1", "1", "5", "1", "1", "1" ]	visium4	visium_split_double_move	visium	Virtual ISA	GCC	17,989	385	1	[]
[ "<s>", "bool", "RISCVMergeBaseOffsetOpt", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "if", "(", "skipFunction", "(", "Fn", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "DeadInstrs", ".", "clear", "(", ")", ";", "MRI", "=", "&", "Fn", ".", "getRegInfo", "(", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "Fn", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"MBB: \"", "<<", "MBB", ".", "getName", "(", ")", "<<", "\"\\n\"", ")", ";", "for", "(", "MachineInstr", "&", "HiLUI", ":", "MBB", ")", "{", "MachineInstr", "", "LoADDI", "=", "nullptr", ";", "if", "(", "!", "detectLuiAddiGlobal", "(", "HiLUI", ",", "LoADDI", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\" Found lowered global address with one use: \"", "<<", "", "LoADDI", "->", "getOperand", "(", "2", ")", ".", "getGlobal", "(", ")", "<<", "\"\\n\"", ")", ";", "detectAndFoldOffset", "(", "HiLUI", ",", "", "LoADDI", ")", ";", "}", "}", "for", "(", "auto", "", "MI", ":", "DeadInstrs", ")", "MI", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "RISCV", "RISCV", "\"MBB: \"", "\"\\n\"", "\" Found lowered global address with one use: \"", "2", "\"\\n\"" ]	RISCVMergeBaseOffset1	runOnMachineFunction	RISCV	CPU	LLVM	17,990	143	1	[]
[ "<s>", "bool", "AMDGPUAnnotateUniformValues", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "DA", "=", "&", "getAnalysis", "<", "DivergenceAnalysis", ">", "(", ")", ";", "visit", "(", "F", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUAnnotateUniformValues16	runOnFunction	AMDGPU	GPU	LLVM	17,991	39	1	[]
[ "<s>", "const", "char", "*", "AMDGPUTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "AMDGPUISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "AMDGPUISD", "::", "FIRST_NUMBER", ":", "break", ";", "NODE_NAME_CASE", "(", "CALL", ")", ";", "NODE_NAME_CASE", "(", "UMUL", ")", ";", "NODE_NAME_CASE", "(", "RET_FLAG", ")", ";", "NODE_NAME_CASE", "(", "BRANCH_COND", ")", ";", "NODE_NAME_CASE", "(", "DWORDADDR", ")", "NODE_NAME_CASE", "(", "FRACT", ")", "NODE_NAME_CASE", "(", "CLAMP", ")", "NODE_NAME_CASE", "(", "COS_HW", ")", "NODE_NAME_CASE", "(", "SIN_HW", ")", "NODE_NAME_CASE", "(", "FMAX_LEGACY", ")", "NODE_NAME_CASE", "(", "FMIN_LEGACY", ")", "NODE_NAME_CASE", "(", "FMAX3", ")", "NODE_NAME_CASE", "(", "SMAX3", ")", "NODE_NAME_CASE", "(", "UMAX3", ")", "NODE_NAME_CASE", "(", "FMIN3", ")", "NODE_NAME_CASE", "(", "SMIN3", ")", "NODE_NAME_CASE", "(", "UMIN3", ")", "NODE_NAME_CASE", "(", "FMED3", ")", "NODE_NAME_CASE", "(", "SMED3", ")", "NODE_NAME_CASE", "(", "UMED3", ")", "NODE_NAME_CASE", "(", "URECIP", ")", "NODE_NAME_CASE", "(", "DIV_SCALE", ")", "NODE_NAME_CASE", "(", "DIV_FMAS", ")", "NODE_NAME_CASE", "(", "DIV_FIXUP", ")", "NODE_NAME_CASE", "(", "TRIG_PREOP", ")", "NODE_NAME_CASE", "(", "RCP", ")", "NODE_NAME_CASE", "(", "RSQ", ")", "NODE_NAME_CASE", "(", "RSQ_LEGACY", ")", "NODE_NAME_CASE", "(", "RSQ_CLAMPED", ")", "NODE_NAME_CASE", "(", "LDEXP", ")", "NODE_NAME_CASE", "(", "FP_CLASS", ")", "NODE_NAME_CASE", "(", "DOT4", ")", "NODE_NAME_CASE", "(", "CARRY", ")", "NODE_NAME_CASE", "(", "BORROW", ")", "NODE_NAME_CASE", "(", "BFE_U32", ")", "NODE_NAME_CASE", "(", "BFE_I32", ")", "NODE_NAME_CASE", "(", "BFI", ")", "NODE_NAME_CASE", "(", "BFM", ")", "NODE_NAME_CASE", "(", "FFBH_U32", ")", "NODE_NAME_CASE", "(", "MUL_U24", ")", "NODE_NAME_CASE", "(", "MUL_I24", ")", "NODE_NAME_CASE", "(", "MAD_U24", ")", "NODE_NAME_CASE", "(", "MAD_I24", ")", "NODE_NAME_CASE", "(", "TEXTURE_FETCH", ")", "NODE_NAME_CASE", "(", "EXPORT", ")", "NODE_NAME_CASE", "(", "CONST_ADDRESS", ")", "NODE_NAME_CASE", "(", "REGISTER_LOAD", ")", "NODE_NAME_CASE", "(", "REGISTER_STORE", ")", "NODE_NAME_CASE", "(", "LOAD_CONSTANT", ")", "NODE_NAME_CASE", "(", "LOAD_INPUT", ")", "NODE_NAME_CASE", "(", "SAMPLE", ")", "NODE_NAME_CASE", "(", "SAMPLEB", ")", "NODE_NAME_CASE", "(", "SAMPLED", ")", "NODE_NAME_CASE", "(", "SAMPLEL", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE0", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE1", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE2", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE3", ")", "NODE_NAME_CASE", "(", "BUILD_VERTICAL_VECTOR", ")", "NODE_NAME_CASE", "(", "CONST_DATA_PTR", ")", "case", "AMDGPUISD", "::", "FIRST_MEM_OPCODE_NUMBER", ":", "break", ";", "NODE_NAME_CASE", "(", "SENDMSG", ")", "NODE_NAME_CASE", "(", "INTERP_MOV", ")", "NODE_NAME_CASE", "(", "INTERP_P1", ")", "NODE_NAME_CASE", "(", "INTERP_P2", ")", "NODE_NAME_CASE", "(", "STORE_MSKOR", ")", "NODE_NAME_CASE", "(", "TBUFFER_STORE_FORMAT", ")", "case", "AMDGPUISD", "::", "LAST_AMDGPU_ISD_NUMBER", ":", "break", ";", "}", "return", "nullptr", ";", "}", "</s>" ]	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "AMDGPU", "AMDGPU", "AMDGPUISD::NodeType", "AMDGPUISD::FIRST_NUMBER", "SI", "AMDGPUISD::FIRST_MEM_OPCODE_NUMBER", "AMDGPUISD::LAST_AMDGPU_ISD_NUMBER" ]	AMDGPUISelLowering84	getTargetNodeName	AMDGPU	GPU	LLVM	17,992	316	1	[]
[ "<s>", "void", "MipsSEFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedRegs", ",", "RS", ")", ";", "MipsFunctionInfo", "", "MipsFI", "=", "MF", ".", "getInfo", "<", "MipsFunctionInfo", ">", "(", ")", ";", "MipsABIInfo", "ABI", "=", "STI", ".", "getABI", "(", ")", ";", "unsigned", "FP", "=", "ABI", ".", "GetFramePtr", "(", ")", ";", "unsigned", "BP", "=", "ABI", ".", "IsN64", "(", ")", "?", "Mips", "::", "S7_64", ":", "Mips", "::", "S7", ";", "if", "(", "hasFP", "(", "MF", ")", ")", "setAliasRegs", "(", "MF", ",", "SavedRegs", ",", "FP", ")", ";", "if", "(", "hasBP", "(", "MF", ")", ")", "setAliasRegs", "(", "MF", ",", "SavedRegs", ",", "BP", ")", ";", "if", "(", "MipsFI", "->", "callsEhReturn", "(", ")", ")", "MipsFI", "->", "createEhDataRegsFI", "(", ")", ";", "if", "(", "ExpandPseudo", "(", "MF", ")", ".", "expand", "(", ")", ")", "{", "const", "TargetRegisterClass", "", "RC", "=", "STI", ".", "hasMips64", "(", ")", "?", "&", "Mips", "::", "GPR64RegClass", ":", "&", "Mips", "::", "GPR32RegClass", ";", "int", "FI", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateStackObject", "(", "RC", "->", "getSize", "(", ")", ",", "RC", "->", "getAlignment", "(", ")", ",", "false", ")", ";", "RS", "->", "addScavengingFrameIndex", "(", "FI", ")", ";", "}", "uint64_t", "MaxSPOffset", "=", "MF", ".", "getInfo", "<", "MipsFunctionInfo", ">", "(", ")", "->", "getIncomingArgSize", "(", ")", "+", "estimateStackSize", "(", "MF", ")", ";", "if", "(", "isInt", "<", "16", ">", "(", "MaxSPOffset", ")", ")", "return", ";", "const", "TargetRegisterClass", "", "RC", "=", "ABI", ".", "ArePtrs64bit", "(", ")", "?", "&", "Mips", "::", "GPR64RegClass", ":", "&", "Mips", "::", "GPR32RegClass", ";", "int", "FI", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateStackObject", "(", "RC", "->", "getSize", "(", ")", ",", "RC", "->", "getAlignment", "(", ")", ",", "false", ")", ";", "RS", "->", "addScavengingFrameIndex", "(", "FI", ")", ";", "}", "</s>" ]	[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips::S7_64", "Mips::S7", "Mips", "Mips", "Mips", "Mips::GPR64RegClass", "Mips::GPR32RegClass", "Mips", "16", "Mips::GPR64RegClass", "Mips::GPR32RegClass" ]	MipsSEFrameLowering	determineCalleeSaves	Mips	CPU	LLVM	17,993	279	1	[]
[ "<s>", "bool", "RISCVTargetLowering", "::", "getTgtMemIntrinsic", "(", "IntrinsicInfo", "&", "Info", ",", "const", "CallInst", "&", "I", ",", "MachineFunction", "&", "MF", ",", "unsigned", "Intrinsic", ")", "const", "{", "switch", "(", "Intrinsic", ")", "{", "default", ":", "return", "false", ";", "case", "Intrinsic", "::", "riscv_masked_atomicrmw_xchg_i32", ":", "case", "Intrinsic", "::", "riscv_masked_atomicrmw_add_i32", ":", "case", "Intrinsic", "::", "riscv_masked_atomicrmw_sub_i32", ":", "case", "Intrinsic", "::", "riscv_masked_atomicrmw_nand_i32", ":", "case", "Intrinsic", "::", "riscv_masked_atomicrmw_max_i32", ":", "case", "Intrinsic", "::", "riscv_masked_atomicrmw_min_i32", ":", "case", "Intrinsic", "::", "riscv_masked_atomicrmw_umax_i32", ":", "case", "Intrinsic", "::", "riscv_masked_atomicrmw_umin_i32", ":", "case", "Intrinsic", "::", "riscv_masked_cmpxchg_i32", ":", "{", "PointerType", "*", "PtrTy", "=", "cast", "<", "PointerType", ">", "(", "I", ".", "getArgOperand", "(", "0", ")", "->", "getType", "(", ")", ")", ";", "Info", ".", "opc", "=", "ISD", "::", "INTRINSIC_W_CHAIN", ";", "Info", ".", "memVT", "=", "MVT", "::", "getVT", "(", "PtrTy", "->", "getElementType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "0", ")", ";", "Info", ".", "offset", "=", "0", ";", "Info", ".", "align", "=", "Align", "(", "4", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "\|", "MachineMemOperand", "::", "MOStore", "\|", "MachineMemOperand", "::", "MOVolatile", ";", "return", "true", ";", "}", "}", "}", "</s>" ]	[ "Given", "an", "intrinsic", ",", "checks", "if", "on", "the", "target", "the", "intrinsic", "will", "need", "to", "map", "to", "a", "MemIntrinsicNode", "(", "touches", "memory", ")", "." ]	[ "RISCV", "RISCV", "Intrinsic::riscv_masked_atomicrmw_xchg_i32", "Intrinsic::riscv_masked_atomicrmw_add_i32", "Intrinsic::riscv_masked_atomicrmw_sub_i32", "Intrinsic::riscv_masked_atomicrmw_nand_i32", "Intrinsic::riscv_masked_atomicrmw_max_i32", "Intrinsic::riscv_masked_atomicrmw_min_i32", "Intrinsic::riscv_masked_atomicrmw_umax_i32", "Intrinsic::riscv_masked_atomicrmw_umin_i32", "Intrinsic::riscv_masked_cmpxchg_i32", "0", "ISD::INTRINSIC_W_CHAIN", "MVT::getVT", "0", "0", "4" ]	RISCVISelLowering32	getTgtMemIntrinsic	RISCV	CPU	LLVM	17,994	171	1	[]
[ "<s>", "void", "bfin_expand_prologue", "(", "void", ")", "{", "HOST_WIDE_INT", "frame_size", "=", "get_frame_size", "(", ")", ";", "rtx", "spreg", "=", "gen_rtx_REG", "(", "Pmode", ",", "REG_SP", ")", ";", "e_funkind", "fkind", "=", "funkind", "(", "TREE_TYPE", "(", "current_function_decl", ")", ")", ";", "rtx", "pic_reg_loaded", "=", "NULL_RTX", ";", "tree", "attrs", "=", "TYPE_ATTRIBUTES", "(", "TREE_TYPE", "(", "current_function_decl", ")", ")", ";", "bool", "all", "=", "lookup_attribute", "(", "\"saveall\"", ",", "attrs", ")", "!=", "NULL_TREE", ";", "if", "(", "fkind", "!=", "SUBROUTINE", ")", "{", "expand_interrupt_handler_prologue", "(", "spreg", ",", "fkind", ",", "all", ")", ";", "return", ";", "}", "if", "(", "crtl", "->", "limit_stack", "\|\|", "(", "TARGET_STACK_CHECK_L1", "&&", "!", "DECL_NO_LIMIT_STACK", "(", "current_function_decl", ")", ")", ")", "{", "HOST_WIDE_INT", "offset", "=", "bfin_initial_elimination_offset", "(", "ARG_POINTER_REGNUM", ",", "STACK_POINTER_REGNUM", ")", ";", "rtx", "lim", "=", "crtl", "->", "limit_stack", "?", "stack_limit_rtx", ":", "NULL_RTX", ";", "rtx", "tmp", "=", "gen_rtx_REG", "(", "Pmode", ",", "REG_R3", ")", ";", "rtx", "p2reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "REG_P2", ")", ";", "emit_move_insn", "(", "tmp", ",", "p2reg", ")", ";", "if", "(", "!", "lim", ")", "{", "emit_move_insn", "(", "p2reg", ",", "gen_int_mode", "(", "0xFFB00000", ",", "SImode", ")", ")", ";", "emit_move_insn", "(", "p2reg", ",", "gen_rtx_MEM", "(", "Pmode", ",", "p2reg", ")", ")", ";", "lim", "=", "p2reg", ";", "}", "if", "(", "GET_CODE", "(", "lim", ")", "==", "SYMBOL_REF", ")", "{", "if", "(", "TARGET_ID_SHARED_LIBRARY", ")", "{", "rtx", "p1reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "REG_P1", ")", ";", "rtx", "val", ";", "pic_reg_loaded", "=", "bfin_load_pic_reg", "(", "p2reg", ")", ";", "val", "=", "legitimize_pic_address", "(", "stack_limit_rtx", ",", "p1reg", ",", "pic_reg_loaded", ")", ";", "emit_move_insn", "(", "p1reg", ",", "val", ")", ";", "frame_related_constant_load", "(", "p2reg", ",", "offset", ",", "FALSE", ")", ";", "emit_insn", "(", "gen_addsi3", "(", "p2reg", ",", "p2reg", ",", "p1reg", ")", ")", ";", "lim", "=", "p2reg", ";", "}", "else", "{", "rtx", "limit", "=", "plus_constant", "(", "Pmode", ",", "lim", ",", "offset", ")", ";", "emit_move_insn", "(", "p2reg", ",", "limit", ")", ";", "lim", "=", "p2reg", ";", "}", "}", "else", "{", "if", "(", "lim", "!=", "p2reg", ")", "emit_move_insn", "(", "p2reg", ",", "lim", ")", ";", "add_to_reg", "(", "p2reg", ",", "offset", ",", "0", ",", "0", ")", ";", "lim", "=", "p2reg", ";", "}", "emit_insn", "(", "gen_compare_lt", "(", "bfin_cc_rtx", ",", "spreg", ",", "lim", ")", ")", ";", "emit_insn", "(", "gen_trapifcc", "(", ")", ")", ";", "emit_move_insn", "(", "p2reg", ",", "tmp", ")", ";", "}", "expand_prologue_reg_save", "(", "spreg", ",", "all", ",", "false", ")", ";", "do_link", "(", "spreg", ",", "frame_size", ",", "all", ")", ";", "if", "(", "TARGET_ID_SHARED_LIBRARY", "&&", "!", "TARGET_SEP_DATA", "&&", "(", "crtl", "->", "uses_pic_offset_table", "\|\|", "!", "crtl", "->", "is_leaf", ")", ")", "bfin_load_pic_reg", "(", "pic_offset_table_rtx", ")", ";", "}", "</s>" ]	[ "Generate", "RTL", "for", "the", "prologue", "of", "the", "current", "function", "." ]	[ "bfin", "\"saveall\"", "0xFFB00000", "0", "0" ]	bfin3	bfin_expand_prologue	bfin	DSP	GCC	17,995	387	1	[]
[ "<s>", "unsigned", "getNumberOfRegisters", "(", "unsigned", "ClassID", ")", "const", "{", "return", "64", ";", "}", "</s>" ]	[ "�", "?", "Vector", "TTI", "begin", "�", "?" ]	[ "VE", "64" ]	VETargetTransformInfo4	getNumberOfRegisters	VE	CPU	LLVM	17,996	12	1	[]
[ "<s>", "rtx", "array_to_constant", "(", "machine_mode", "mode", ",", "const", "unsigned", "char", "arr", "[", "16", "]", ")", "{", "machine_mode", "inner_mode", ";", "rtvec", "v", ";", "int", "units", ",", "size", ",", "i", ",", "j", ",", "k", ";", "HOST_WIDE_INT", "val", ";", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_INT", "&&", "GET_MODE_BITSIZE", "(", "mode", ")", "<=", "HOST_BITS_PER_WIDE_INT", ")", "{", "j", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "i", "=", "j", "<", "4", "?", "4", "-", "j", ":", "0", ";", "for", "(", "val", "=", "0", ";", "i", "<", "j", ";", "i", "++", ")", "val", "=", "(", "val", "<<", "8", ")", "\|", "arr", "[", "i", "]", ";", "val", "=", "trunc_int_for_mode", "(", "val", ",", "mode", ")", ";", "return", "GEN_INT", "(", "val", ")", ";", "}", "if", "(", "mode", "==", "TImode", ")", "{", "HOST_WIDE_INT", "high", ";", "for", "(", "i", "=", "high", "=", "0", ";", "i", "<", "8", ";", "i", "++", ")", "high", "=", "(", "high", "<<", "8", ")", "\|", "arr", "[", "i", "]", ";", "for", "(", "i", "=", "8", ",", "val", "=", "0", ";", "i", "<", "16", ";", "i", "++", ")", "val", "=", "(", "val", "<<", "8", ")", "\|", "arr", "[", "i", "]", ";", "return", "immed_double_const", "(", "val", ",", "high", ",", "TImode", ")", ";", "}", "if", "(", "mode", "==", "SFmode", ")", "{", "val", "=", "(", "arr", "[", "0", "]", "<<", "24", ")", "\|", "(", "arr", "[", "1", "]", "<<", "16", ")", "\|", "(", "arr", "[", "2", "]", "<<", "8", ")", "\|", "arr", "[", "3", "]", ";", "val", "=", "trunc_int_for_mode", "(", "val", ",", "SImode", ")", ";", "return", "hwint_to_const_double", "(", "SFmode", ",", "val", ")", ";", "}", "if", "(", "mode", "==", "DFmode", ")", "{", "for", "(", "i", "=", "0", ",", "val", "=", "0", ";", "i", "<", "8", ";", "i", "++", ")", "val", "=", "(", "val", "<<", "8", ")", "\|", "arr", "[", "i", "]", ";", "return", "hwint_to_const_double", "(", "DFmode", ",", "val", ")", ";", "}", "if", "(", "!", "VECTOR_MODE_P", "(", "mode", ")", ")", "abort", "(", ")", ";", "units", "=", "GET_MODE_NUNITS", "(", "mode", ")", ";", "size", "=", "GET_MODE_UNIT_SIZE", "(", "mode", ")", ";", "inner_mode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "v", "=", "rtvec_alloc", "(", "units", ")", ";", "for", "(", "k", "=", "i", "=", "0", ";", "i", "<", "units", ";", "++", "i", ")", "{", "val", "=", "0", ";", "for", "(", "j", "=", "0", ";", "j", "<", "size", ";", "j", "++", ",", "k", "++", ")", "val", "=", "(", "val", "<<", "8", ")", "\|", "arr", "[", "k", "]", ";", "if", "(", "GET_MODE_CLASS", "(", "inner_mode", ")", "==", "MODE_FLOAT", ")", "RTVEC_ELT", "(", "v", ",", "i", ")", "=", "hwint_to_const_double", "(", "inner_mode", ",", "val", ")", ";", "else", "RTVEC_ELT", "(", "v", ",", "i", ")", "=", "GEN_INT", "(", "trunc_int_for_mode", "(", "val", ",", "inner_mode", ")", ")", ";", "}", "if", "(", "k", ">", "16", ")", "abort", "(", ")", ";", "return", "gen_rtx_CONST_VECTOR", "(", "mode", ",", "v", ")", ";", "}", "</s>" ]	[ "Convert", "a", "16", "byte", "array", "to", "a", "constant", "of", "mode", "MODE", ".", "When", "MODE", "is", "smaller", "than", "16", "bytes", ",", "use", "the", "bytes", "that", "would", "represent", "that", "value", "in", "a", "register", ",", "e.g.", ",", "for", "QImode", "return", "the", "value", "of", "arr", "[", "3", "]", "." ]	[ "spu", "16", "4", "4", "0", "0", "8", "0", "8", "8", "8", "0", "16", "8", "0", "24", "1", "16", "2", "8", "3", "0", "0", "8", "8", "0", "0", "0", "8", "16" ]	spu	array_to_constant	spu	MPU	GCC	17,997	447	1	[]
[ "<s>", "SDValue", "MipsTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", ",", "SDLoc", "DL", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "16", ">", "RVLocs", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "MF", ",", "RVLocs", ",", "", "DAG", ".", "getContext", "(", ")", ")", ";", "MipsCC", "MipsCCInfo", "(", "CallConv", ",", "Subtarget", ",", "CCInfo", ")", ";", "MipsCCInfo", ".", "analyzeReturn", "(", "Outs", ",", "Subtarget", ".", "abiUsesSoftFloat", "(", ")", ",", "MF", ".", "getFunction", "(", ")", "->", "getReturnType", "(", ")", ")", ";", "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "4", ">", "RetOps", "(", "1", ",", "Chain", ")", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "SDValue", "Val", "=", "OutVals", "[", "i", "]", ";", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "\"Can only return in registers!\"", ")", ";", "if", "(", "RVLocs", "[", "i", "]", ".", "getValVT", "(", ")", "!=", "RVLocs", "[", "i", "]", ".", "getLocVT", "(", ")", ")", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "RVLocs", "[", "i", "]", ".", "getLocVT", "(", ")", ",", "Val", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "Val", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "1", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "hasStructRetAttr", "(", ")", ")", "{", "MipsFunctionInfo", "", "MipsFI", "=", "MF", ".", "getInfo", "<", "MipsFunctionInfo", ">", "(", ")", ";", "unsigned", "Reg", "=", "MipsFI", "->", "getSRetReturnReg", "(", ")", ";", "if", "(", "!", "Reg", ")", "llvm_unreachable", "(", "\"sret virtual register not created in the entry block\"", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "getPointerTy", "(", ")", ")", ";", "unsigned", "V0", "=", "Subtarget", ".", "isABI_N64", "(", ")", "?", "Mips", "::", "V0_64", ":", "Mips", "::", "V0", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "V0", ",", "Val", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "1", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "V0", ",", "getPointerTy", "(", ")", ")", ")", ";", "}", "RetOps", "[", "0", "]", "=", "Chain", ";", "if", "(", "Flag", ".", "getNode", "(", ")", ")", "RetOps", ".", "push_back", "(", "Flag", ")", ";", "return", "DAG", ".", "getNode", "(", "MipsISD", "::", "Ret", ",", "DL", ",", "MVT", "::", "Other", ",", "RetOps", ")", ";", "}", "</s>" ]	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "Mips", "Mips", "ISD::OutputArg", "16", "Mips", "Mips", "Mips", "4", "1", "0", "\"Can only return in registers!\"", "ISD::BITCAST", "1", "Mips", "Mips", "Mips", "Mips", "\"sret virtual register not created in the entry block\"", "Mips::V0_64", "Mips::V0", "1", "0", "MipsISD::Ret", "MVT::Other" ]	MipsISelLowering106	LowerReturn	Mips	CPU	LLVM	17,998	437	1	[]
[ "<s>", "bool", "M88kPostLegalizerLowering", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "MF", ".", "getProperties", "(", ")", ".", "hasProperty", "(", "MachineFunctionProperties", "::", "Property", "::", "FailedISel", ")", ")", "return", "false", ";", "assert", "(", "MF", ".", "getProperties", "(", ")", ".", "hasProperty", "(", "MachineFunctionProperties", "::", "Property", "::", "Legalized", ")", "&&", "\"Expected a legalized function?\"", ")", ";", "auto", "*", "TPC", "=", "&", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "M88kPostLegalizerLoweringInfo", "PCInfo", "(", "F", ".", "hasOptSize", "(", ")", ",", "F", ".", "hasMinSize", "(", ")", ")", ";", "Combiner", "C", "(", "PCInfo", ",", "TPC", ")", ";", "return", "C", ".", "combineMachineInstrs", "(", "MF", ",", "nullptr", ")", ";", "}", "</s>" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "M88k", "M88k", "\"Expected a legalized function?\"", "M88k" ]	M88kPostLegalizerLowering	runOnMachineFunction	M88k	MPU	LLVM	17,999	108	1	[]

[ "<s>", "const", "char", "*", "emit_fusion_gpr_load", "(", "rtx", "target", ",", "rtx", "mem", ")", "{", "rtx", "addis_value", ";", "rtx", "addr", ";", "rtx", "load_offset", ";", "const", "char", "*", "load_str", "=", "NULL", ";", "const", "char", "*", "mode_name", "=", "NULL", ";", "machine_mode", "mode", ";", "if", "(", "GET_CODE", "(", "mem", ")", "==", "ZERO_EXTEND", ")", "mem", "=", "XEXP", "(", "mem", ",", "0", ")", ";", "gcc_assert", "(", "REG_P", "(", "target", ")", "&&", "MEM_P", "(", "mem", ")", ")", ";", "addr", "=", "XEXP", "(", "mem", ",", "0", ")", ";", "fusion_split_address", "(", "addr", ",", "&", "addis_value", ",", "&", "load_offset", ")", ";", "mode", "=", "GET_MODE", "(", "mem", ")", ";", "switch", "(", "mode", ")", "{", "case", "QImode", ":", "mode_name", "=", "\"char\"", ";", "load_str", "=", "\"lbz\"", ";", "break", ";", "case", "HImode", ":", "mode_name", "=", "\"short\"", ";", "load_str", "=", "\"lhz\"", ";", "break", ";", "case", "SImode", ":", "case", "SFmode", ":", "mode_name", "=", "(", "mode", "==", "SFmode", ")", "?", "\"float\"", ":", "\"int\"", ";", "load_str", "=", "\"lwz\"", ";", "break", ";", "case", "DImode", ":", "case", "DFmode", ":", "gcc_assert", "(", "TARGET_POWERPC64", ")", ";", "mode_name", "=", "(", "mode", "==", "DFmode", ")", "?", "\"double\"", ":", "\"long\"", ";", "load_str", "=", "\"ld\"", ";", "break", ";", "default", ":", "fatal_insn", "(", "\"Bad GPR fusion\"", ",", "gen_rtx_SET", "(", "target", ",", "mem", ")", ")", ";", "}", "emit_fusion_addis", "(", "target", ",", "addis_value", ",", "\"gpr load fusion\"", ",", "mode_name", ")", ";", "emit_fusion_load_store", "(", "target", ",", "target", ",", "load_offset", ",", "load_str", ")", ";", "return", "\"\"", ";", "}", "</s>" ]

[ "Return", "a", "string", "to", "fuse", "an", "addis", "instruction", "with", "a", "gpr", "load", "to", "the", "same", "register", "that", "we", "loaded", "up", "the", "addis", "instruction", ".", "The", "address", "that", "is", "used", "is", "the", "logical", "address", "that", "was", "formed", "during", "peephole2", ":", "(", "lo_sum", "(", "high", ")", "(", "low-part", ")", ")", "The", "code", "is", "complicated", ",", "so", "we", "call", "output_asm_insn", "directly", ",", "and", "just", "return", "``", "''", "." ]

[ "rs6000", "0", "0", "\"char\"", "\"lbz\"", "\"short\"", "\"lhz\"", "\"float\"", "\"int\"", "\"lwz\"", "\"double\"", "\"long\"", "\"ld\"", "\"Bad GPR fusion\"", "\"gpr load fusion\"", "\"\"" ]

rs60005

emit_fusion_gpr_load

rs6000

CPU

GCC

17,900

221

1

[]

[ "<s>", "const", "MCPhysReg", "*", "PPCRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "const", "PPCSubtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ";", "if", "(", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "AnyReg", ")", "{", "if", "(", "Subtarget", ".", "hasVSX", "(", ")", ")", "return", "CSR_64_AllRegs_VSX_SaveList", ";", "if", "(", "Subtarget", ".", "hasAltivec", "(", ")", ")", "return", "CSR_64_AllRegs_Altivec_SaveList", ";", "return", "CSR_64_AllRegs_SaveList", ";", "}", "if", "(", "Subtarget", ".", "isDarwinABI", "(", ")", ")", "return", "TM", ".", "isPPC64", "(", ")", "?", "(", "Subtarget", ".", "hasAltivec", "(", ")", "?", "CSR_Darwin64_Altivec_SaveList", ":", "CSR_Darwin64_SaveList", ")", ":", "(", "Subtarget", ".", "hasAltivec", "(", ")", "?", "CSR_Darwin32_Altivec_SaveList", ":", "CSR_Darwin32_SaveList", ")", ";", "if", "(", "TM", ".", "isPPC64", "(", ")", "&&", "MF", "->", "getInfo", "<", "PPCFunctionInfo", ">", "(", ")", "->", "isSplitCSR", "(", ")", ")", "return", "CSR_SRV464_TLS_PE_SaveList", ";", "bool", "SaveR2", "=", "MF", "->", "getRegInfo", "(", ")", ".", "isAllocatable", "(", "PPC", "::", "X2", ")", ";", "if", "(", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "Cold", ")", "{", "if", "(", "TM", ".", "isPPC64", "(", ")", ")", "{", "if", "(", "Subtarget", ".", "hasAltivec", "(", ")", ")", "return", "SaveR2", "?", "CSR_SVR64_ColdCC_R2_Altivec_SaveList", ":", "CSR_SVR64_ColdCC_Altivec_SaveList", ";", "return", "SaveR2", "?", "CSR_SVR64_ColdCC_R2_SaveList", ":", "CSR_SVR64_ColdCC_SaveList", ";", "}", "if", "(", "Subtarget", ".", "hasAltivec", "(", ")", ")", "return", "CSR_SVR32_ColdCC_Altivec_SaveList", ";", "else", "if", "(", "Subtarget", ".", "hasSPE", "(", ")", ")", "return", "CSR_SVR32_ColdCC_SPE_SaveList", ";", "return", "CSR_SVR32_ColdCC_SaveList", ";", "}", "if", "(", "TM", ".", "isPPC64", "(", ")", ")", "{", "if", "(", "Subtarget", ".", "hasAltivec", "(", ")", ")", "return", "SaveR2", "?", "CSR_SVR464_R2_Altivec_SaveList", ":", "CSR_SVR464_Altivec_SaveList", ";", "return", "SaveR2", "?", "CSR_SVR464_R2_SaveList", ":", "CSR_SVR464_SaveList", ";", "}", "if", "(", "Subtarget", ".", "hasAltivec", "(", ")", ")", "return", "CSR_SVR432_Altivec_SaveList", ";", "else", "if", "(", "Subtarget", ".", "hasSPE", "(", ")", ")", "return", "CSR_SVR432_SPE_SaveList", ";", "return", "CSR_SVR432_SaveList", ";", "}", "</s>" ]

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC::X2", "PPC", "PPC" ]

PPCRegisterInfo56

getCalleeSavedRegs

PowerPC

CPU

LLVM

17,901

285

1

[]

[ "<s>", "static", "void", "nds32_expand_to_rtl_hook", "(", "void", ")", "{", "cfun", "->", "machine", "->", "strict_aligned_p", "=", "1", ";", "}", "</s>" ]

[ "This", "function", "will", "be", "called", "just", "before", "expansion", "into", "rtl", "." ]

[ "nds32", "1" ]

nds32

nds32_expand_to_rtl_hook

nds32

CPU

GCC

17,902

16

1

[]

[ "<s>", "bool", "SystemZInstrInfo", "::", "isUnpredicatedTerminator", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "const", "TargetInstrDesc", "&", "TID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "!", "TID", ".", "isTerminator", "(", ")", ")", "return", "false", ";", "if", "(", "TID", ".", "isBranch", "(", ")", "&&", "!", "TID", ".", "isBarrier", "(", ")", ")", "return", "true", ";", "if", "(", "!", "TID", ".", "isPredicable", "(", ")", ")", "return", "true", ";", "return", "!", "isPredicated", "(", "MI", ")", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "instruction", "is", "a", "terminator", "instruction", "that", "has", "not", "been", "predicated", "." ]

[ "SystemZ", "SystemZ" ]

SystemZInstrInfo25

isUnpredicatedTerminator

SystemZ

CPU

LLVM

17,903

73

1

[]

[ "<s>", "void", "dump", "(", ")", "const", "{", "print", "(", "dbgs", "(", ")", ")", ";", "}", "</s>" ]

[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]

[ "AMDGPU" ]

GCNRegPressure

dump

AMDGPU

GPU

LLVM

17,904

14

1

[]

[ "<s>", "static", "char", "*", "locate_lib", "(", "char", "*", "lib_name", ",", "char", "*", "path_val", ")", "{", "int", "lib_len", "=", "strlen", "(", "lib_name", ")", ";", "char", "*", "eptr", ",", "*", "sptr", ";", "for", "(", "sptr", "=", "path_val", ";", "*", "sptr", ";", "sptr", "=", "eptr", ")", "{", "char", "*", "buf", ",", "*", "ptr", ";", "while", "(", "*", "sptr", "==", "PATH_SEPARATOR", ")", "sptr", "++", ";", "eptr", "=", "strchr", "(", "sptr", ",", "PATH_SEPARATOR", ")", ";", "if", "(", "eptr", "==", "0", ")", "eptr", "=", "strchr", "(", "sptr", ",", "0", ")", ";", "buf", "=", "alloca", "(", "(", "eptr", "-", "sptr", ")", "+", "lib_len", "+", "4", "+", "2", ")", ";", "strncpy", "(", "buf", ",", "sptr", ",", "eptr", "-", "sptr", ")", ";", "buf", "[", "eptr", "-", "sptr", "]", "=", "0", ";", "strcat", "(", "buf", ",", "\"/\"", ")", ";", "strcat", "(", "buf", ",", "lib_name", ")", ";", "ptr", "=", "strchr", "(", "buf", ",", "0", ")", ";", "if", "(", "debug", "||", "staticp", ")", "{", "strcpy", "(", "ptr", ",", "\".a\"", ")", ";", "if", "(", "is_regular_file", "(", "buf", ")", ")", "return", "xstrdup", "(", "to_host_file_spec", "(", "buf", ")", ")", ";", "strcpy", "(", "ptr", ",", "\".olb\"", ")", ";", "if", "(", "is_regular_file", "(", "buf", ")", ")", "return", "xstrdup", "(", "to_host_file_spec", "(", "buf", ")", ")", ";", "strcpy", "(", "ptr", ",", "\".exe\"", ")", ";", "if", "(", "is_regular_file", "(", "buf", ")", ")", "return", "xstrdup", "(", "to_host_file_spec", "(", "buf", ")", ")", ";", "}", "else", "{", "strcpy", "(", "ptr", ",", "\".exe\"", ")", ";", "if", "(", "is_regular_file", "(", "buf", ")", ")", "return", "xstrdup", "(", "to_host_file_spec", "(", "buf", ")", ")", ";", "strcpy", "(", "ptr", ",", "\".a\"", ")", ";", "if", "(", "is_regular_file", "(", "buf", ")", ")", "return", "xstrdup", "(", "to_host_file_spec", "(", "buf", ")", ")", ";", "strcpy", "(", "ptr", ",", "\".olb\"", ")", ";", "if", "(", "is_regular_file", "(", "buf", ")", ")", "return", "xstrdup", "(", "to_host_file_spec", "(", "buf", ")", ")", ";", "}", "}", "return", "0", ";", "}", "</s>" ]

[ "Locate", "library", "LIB_NAME", "on", "the", "library", "path", "." ]

[ "alpha", "0", "0", "4", "2", "0", "\"/\"", "0", "\".a\"", "\".olb\"", "\".exe\"", "\".exe\"", "\".a\"", "\".olb\"", "0" ]

vms-ld1

locate_lib

alpha

MPU

GCC

17,905

298

1

[]

[ "<s>", "static", "tree", "arm_handle_isr_attribute", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", "args", ",", "int", "flags", ",", "bool", "*", "no_add_attrs", ")", "{", "if", "(", "DECL_P", "(", "*", "node", ")", ")", "{", "if", "(", "TREE_CODE", "(", "*", "node", ")", "!=", "FUNCTION_DECL", ")", "{", "warning", "(", "OPT_Wattributes", ",", "\"%qs attribute only applies to functions\"", ",", "IDENTIFIER_POINTER", "(", "name", ")", ")", ";", "*", "no_add_attrs", "=", "true", ";", "}", "}", "else", "{", "if", "(", "TREE_CODE", "(", "*", "node", ")", "==", "FUNCTION_TYPE", "||", "TREE_CODE", "(", "*", "node", ")", "==", "METHOD_TYPE", ")", "{", "if", "(", "arm_isr_value", "(", "args", ")", "==", "ARM_FT_UNKNOWN", ")", "{", "warning", "(", "OPT_Wattributes", ",", "\"%qs attribute ignored\"", ",", "IDENTIFIER_POINTER", "(", "name", ")", ")", ";", "*", "no_add_attrs", "=", "true", ";", "}", "}", "else", "if", "(", "TREE_CODE", "(", "*", "node", ")", "==", "POINTER_TYPE", "&&", "(", "TREE_CODE", "(", "TREE_TYPE", "(", "*", "node", ")", ")", "==", "FUNCTION_TYPE", "||", "TREE_CODE", "(", "TREE_TYPE", "(", "*", "node", ")", ")", "==", "METHOD_TYPE", ")", "&&", "arm_isr_value", "(", "args", ")", "!=", "ARM_FT_UNKNOWN", ")", "{", "*", "node", "=", "build_variant_type_copy", "(", "*", "node", ")", ";", "TREE_TYPE", "(", "*", "node", ")", "=", "build_type_attribute_variant", "(", "TREE_TYPE", "(", "*", "node", ")", ",", "tree_cons", "(", "name", ",", "args", ",", "TYPE_ATTRIBUTES", "(", "TREE_TYPE", "(", "*", "node", ")", ")", ")", ")", ";", "*", "no_add_attrs", "=", "true", ";", "}", "else", "{", "if", "(", "flags", "&", "(", "(", "int", ")", "ATTR_FLAG_DECL_NEXT", "|", "(", "int", ")", "ATTR_FLAG_FUNCTION_NEXT", "|", "(", "int", ")", "ATTR_FLAG_ARRAY_NEXT", ")", ")", "{", "*", "no_add_attrs", "=", "true", ";", "return", "tree_cons", "(", "name", ",", "args", ",", "NULL_TREE", ")", ";", "}", "else", "{", "warning", "(", "OPT_Wattributes", ",", "\"%qs attribute ignored\"", ",", "IDENTIFIER_POINTER", "(", "name", ")", ")", ";", "}", "}", "}", "return", "NULL_TREE", ";", "}", "</s>" ]

[ "Handle", "an", "``", "interrupt", "''", "or", "``", "isr", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]

[ "arm", "\"%qs attribute only applies to functions\"", "\"%qs attribute ignored\"", "\"%qs attribute ignored\"" ]

arm3

arm_handle_isr_attribute

arm

CPU

GCC

17,906

261

1

[]

[ "<s>", "Align", "ARMTargetLowering", "::", "getABIAlignmentForCallingConv", "(", "Type", "*", "ArgTy", ",", "DataLayout", "DL", ")", "const", "{", "const", "Align", "ABITypeAlign", "=", "DL", ".", "getABITypeAlign", "(", "ArgTy", ")", ";", "if", "(", "!", "ArgTy", "->", "isVectorTy", "(", ")", ")", "return", "ABITypeAlign", ";", "return", "std", "::", "min", "(", "ABITypeAlign", ",", "DL", ".", "getStackAlignment", "(", ")", ")", ";", "}", "</s>" ]

[ "Return", "the", "correct", "alignment", "for", "the", "current", "calling", "convention", "." ]

[ "ARM", "ARM" ]

ARMISelLowering103

getABIAlignmentForCallingConv

ARM

CPU

LLVM

17,907

52

1

[]

[ "<s>", "void", "XtensaInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "llvm_unreachable", "(", "\"Unimplemented operand\"", ")", ";", "}", "</s>" ]

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "Xtensa", "Xtensa", "\"Unimplemented operand\"" ]

XtensaInstrInfo

loadRegFromStackSlot

Xtensa

MPU

LLVM

17,908

38

1

[]

[ "<s>", "std", "::", "string", "AMDGPUIntrinsicInfo", "::", "getName", "(", "unsigned", "int", "IntrID", ",", "Type", "*", "*", "Tys", ",", "unsigned", "int", "numTys", ")", "const", "{", "static", "const", "char", "*", "const", "names", "[", "]", "=", "{", "}", ";", "if", "(", "IntrID", "<", "Intrinsic", "::", "num_intrinsics", ")", "{", "return", "nullptr", ";", "}", "assert", "(", "IntrID", "<", "AMDGPUIntrinsic", "::", "num_AMDGPU_intrinsics", "&&", "\"Invalid intrinsic ID\"", ")", ";", "std", "::", "string", "Result", "(", "names", "[", "IntrID", "-", "Intrinsic", "::", "num_intrinsics", "]", ")", ";", "return", "Result", ";", "}", "</s>" ]

[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]

[ "R600", "Intrinsic::num_intrinsics", "AMDGPUIntrinsic::num_AMDGPU_intrinsics", "\"Invalid intrinsic ID\"", "Intrinsic::num_intrinsics" ]

AMDILIntrinsicInfo2

getName

R600

GPU

LLVM

17,909

77

1

[]

[ "<s>", "bool", "AArch64A57FPLoadBalancing", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "if", "(", "!", "(", "F", ".", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ".", "isCortexA53", "(", ")", "||", "F", ".", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ".", "isCortexA57", "(", ")", ")", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"***** AArch64A57FPLoadBalancing *****\\n\"", ")", ";", "MRI", "=", "&", "F", ".", "getRegInfo", "(", ")", ";", "TRI", "=", "F", ".", "getRegInfo", "(", ")", ".", "getTargetRegisterInfo", "(", ")", ";", "RCI", ".", "runOnMachineFunction", "(", "F", ")", ";", "for", "(", "auto", "&", "MBB", ":", "F", ")", "{", "Changed", "|=", "runOnBasicBlock", "(", "MBB", ")", ";", "}", "return", "Changed", ";", "}", "</s>" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "\"***** AArch64A57FPLoadBalancing *****\\n\"" ]

AArch64A57FPLoadBalancing

runOnMachineFunction

AArch64

CPU

LLVM

17,910

107

1

[]

[ "<s>", "static", "void", "arc_setup_incoming_varargs", "(", "cumulative_args_t", "args_so_far", ",", "const", "function_arg_info", "&", "arg", ",", "int", "*", "pretend_size", ",", "int", "no_rtl", ")", "{", "int", "first_anon_arg", ";", "CUMULATIVE_ARGS", "next_cum", ";", "next_cum", "=", "*", "get_cumulative_args", "(", "args_so_far", ")", ";", "arc_function_arg_advance", "(", "pack_cumulative_args", "(", "&", "next_cum", ")", ",", "arg", ")", ";", "first_anon_arg", "=", "next_cum", ";", "if", "(", "FUNCTION_ARG_REGNO_P", "(", "first_anon_arg", ")", ")", "{", "int", "first_reg_offset", "=", "first_anon_arg", ";", "if", "(", "!", "no_rtl", ")", "{", "rtx", "regblock", "=", "gen_rtx_MEM", "(", "BLKmode", ",", "plus_constant", "(", "Pmode", ",", "arg_pointer_rtx", ",", "FIRST_PARM_OFFSET", "(", "0", ")", ")", ")", ";", "move_block_from_reg", "(", "first_reg_offset", ",", "regblock", ",", "MAX_ARC_PARM_REGS", "-", "first_reg_offset", ")", ";", "}", "*", "pretend_size", "=", "(", "(", "MAX_ARC_PARM_REGS", "-", "first_reg_offset", ")", "*", "UNITS_PER_WORD", ")", ";", "}", "}", "</s>" ]

[ "Do", "any", "needed", "setup", "for", "a", "variadic", "function", ".", "For", "the", "ARC", ",", "we", "must", "create", "a", "register", "parameter", "block", ",", "and", "then", "copy", "any", "anonymous", "arguments", "in", "registers", "to", "memory", ".", "CUM", "has", "not", "been", "updated", "for", "the", "last", "named", "argument", "which", "has", "type", "TYPE", "and", "mode", "MODE", ",", "and", "we", "rely", "on", "this", "fact", "." ]

[ "arc", "0" ]

arc

arc_setup_incoming_varargs

arc

MPU

GCC

17,911

115

1

[]

[ "<s>", "EVT", "MBlazeTargetLowering", "::", "getSetCCResultType", "(", "LLVMContext", "&", ",", "EVT", ")", "const", "{", "return", "MVT", "::", "i32", ";", "}", "</s>" ]

[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]

[ "MBlaze", "MBlaze", "MVT::i32" ]

MBlazeISelLowering

getSetCCResultType

MBlaze

MPU

LLVM

17,912

18

1

[]

[ "<s>", "bool", "X86IntelAsmPrinter", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "bool", "Result", "=", "AsmPrinter", "::", "doInitialization", "(", "M", ")", ";", "Mang", "->", "markCharUnacceptable", "(", "'.'", ")", ";", "O", "<<", "\"\\t.686\\n\\t.model flat\\n\\n\"", ";", "for", "(", "Module", "::", "iterator", "I", "=", "M", ".", "begin", "(", ")", ",", "E", "=", "M", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "I", "->", "isDeclaration", "(", ")", ")", "{", "std", "::", "string", "Name", "=", "Mang", "->", "getValueName", "(", "I", ")", ";", "decorateName", "(", "Name", ",", "I", ")", ";", "O", "<<", "\"\\textern \"", ";", "if", "(", "I", "->", "hasDLLImportLinkage", "(", ")", ")", "{", "O", "<<", "\"__imp_\"", ";", "}", "O", "<<", "Name", "<<", "\":near\\n\"", ";", "}", "for", "(", "Module", "::", "const_global_iterator", "I", "=", "M", ".", "global_begin", "(", ")", ",", "E", "=", "M", ".", "global_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "isDeclaration", "(", ")", ")", "{", "std", "::", "string", "Name", "=", "Mang", "->", "getValueName", "(", "I", ")", ";", "O", "<<", "\"\\textern \"", ";", "if", "(", "I", "->", "hasDLLImportLinkage", "(", ")", ")", "{", "O", "<<", "\"__imp_\"", ";", "}", "O", "<<", "Name", "<<", "\":byte\\n\"", ";", "}", "}", "return", "Result", ";", "}", "</s>" ]

[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]

[ "X86", "X86", "\"\\t.686\\n\\t.model flat\\n\\n\"", "\"\\textern \"", "\"__imp_\"", "\":near\\n\"", "\"\\textern \"", "\"__imp_\"", "\":byte\\n\"" ]

X86IntelAsmPrinter

doInitialization

X86

CPU

LLVM

17,913

192

1

[]

[ "<s>", "static", "tree", "avr_builtin_decl", "(", "unsigned", "id", ",", "bool", "initialize_p", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "id", "<", "AVR_BUILTIN_COUNT", ")", "return", "avr_bdesc", "[", "id", "]", ".", "fndecl", ";", "return", "error_mark_node", ";", "}", "</s>" ]

[ "Implement", "`", "TARGET_BUILTIN_DECL", "'", "." ]

[ "avr" ]

avr

avr_builtin_decl

avr

MPU

GCC

17,914

30

1

[]

[ "<s>", "bool", "X86WinAllocaExpander", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "!", "MF", ".", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", "->", "hasWinAlloca", "(", ")", ")", "return", "false", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "STI", "=", "&", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "TII", "=", "STI", "->", "getInstrInfo", "(", ")", ";", "TRI", "=", "STI", "->", "getRegisterInfo", "(", ")", ";", "StackPtr", "=", "TRI", "->", "getStackRegister", "(", ")", ";", "SlotSize", "=", "TRI", "->", "getSlotSize", "(", ")", ";", "StackProbeSize", "=", "4096", ";", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "\"stack-probe-size\"", ")", ")", "{", "MF", ".", "getFunction", "(", ")", ".", "getFnAttribute", "(", "\"stack-probe-size\"", ")", ".", "getValueAsString", "(", ")", ".", "getAsInteger", "(", "0", ",", "StackProbeSize", ")", ";", "}", "NoStackArgProbe", "=", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "\"no-stack-arg-probe\"", ")", ";", "if", "(", "NoStackArgProbe", ")", "StackProbeSize", "=", "INT64_MAX", ";", "LoweringMap", "Lowerings", ";", "computeLowerings", "(", "MF", ",", "Lowerings", ")", ";", "for", "(", "auto", "&", "P", ":", "Lowerings", ")", "lower", "(", "P", ".", "first", ",", "P", ".", "second", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "X86", "X86", "4096", "\"stack-probe-size\"", "\"stack-probe-size\"", "0", "\"no-stack-arg-probe\"" ]

X86WinAllocaExpander

runOnMachineFunction

X86

CPU

LLVM

17,915

177

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "AMDGPU" ]

R600TextureIntrinsicsReplacer1

getAnalysisUsage

AMDGPU

GPU

LLVM

17,916

11

1

[]

[ "<s>", "unsigned", "MBlazeInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "MBlaze", "::", "SWI", ")", "{", "if", "(", "(", "MI", "->", "getOperand", "(", "2", ")", ".", "isFI", "(", ")", ")", "&&", "(", "MI", "->", "getOperand", "(", "1", ")", ".", "isImm", "(", ")", ")", "&&", "(", "isZeroImm", "(", "MI", "->", "getOperand", "(", "1", ")", ")", ")", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "2", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ";", "}", "}", "return", "0", ";", "}", "</s>" ]

[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "the", "FrameIndex", "of", "the", "loaded", "stack", "slot", "." ]

[ "MBlaze", "MBlaze", "MBlaze::SWI", "2", "1", "1", "2", "0", "0" ]

MBlazeInstrInfo

isStoreToStackSlot

MBlaze

MPU

LLVM

17,917

101

1

[]

[ "<s>", "static", "unsigned", "int", "ix86_select_alt_pic_regnum", "(", "void", ")", "{", "if", "(", "ix86_use_pseudo_pic_reg", "(", ")", ")", "return", "INVALID_REGNUM", ";", "if", "(", "crtl", "->", "is_leaf", "&&", "!", "crtl", "->", "profile", "&&", "!", "ix86_current_function_calls_tls_descriptor", ")", "{", "int", "i", ",", "drap", ";", "if", "(", "crtl", "->", "drap_reg", ")", "drap", "=", "REGNO", "(", "crtl", "->", "drap_reg", ")", ";", "else", "drap", "=", "-", "1", ";", "for", "(", "i", "=", "2", ";", "i", ">=", "0", ";", "--", "i", ")", "if", "(", "i", "!=", "drap", "&&", "!", "df_regs_ever_live_p", "(", "i", ")", ")", "return", "i", ";", "}", "return", "INVALID_REGNUM", ";", "}", "</s>" ]

[ "Return", ">", "=", "0", "if", "there", "is", "an", "unused", "call-clobbered", "register", "available", "for", "the", "entire", "function", "." ]

[ "i386", "1", "2", "0" ]

i386

ix86_select_alt_pic_regnum

i386

CPU

GCC

17,918

91

1

[]

[ "<s>", "static", "void", "nds32_group_insns", "(", "rtx", "sethi", ")", "{", "df_ref", "def_record", ",", "use_record", ";", "df_link", "*", "link", ";", "rtx_insn", "*", "use_insn", "=", "NULL", ";", "rtx", "group_id", ";", "def_record", "=", "DF_INSN_DEFS", "(", "sethi", ")", ";", "for", "(", "link", "=", "DF_REF_CHAIN", "(", "def_record", ")", ";", "link", ";", "link", "=", "link", "->", "next", ")", "{", "if", "(", "!", "DF_REF_INSN_INFO", "(", "link", "->", "ref", ")", ")", "continue", ";", "use_insn", "=", "DF_REF_INSN", "(", "link", "->", "ref", ")", ";", "if", "(", "!", "dominated_by_p", "(", "CDI_DOMINATORS", ",", "BLOCK_FOR_INSN", "(", "use_insn", ")", ",", "BLOCK_FOR_INSN", "(", "sethi", ")", ")", ")", "return", ";", "use_record", "=", "DF_INSN_USES", "(", "use_insn", ")", ";", "if", "(", "DF_REF_CHAIN", "(", "use_record", ")", "&&", "DF_REF_CHAIN", "(", "use_record", ")", "->", "next", ")", "return", ";", "if", "(", "!", "active_insn_p", "(", "use_insn", ")", ")", "return", ";", "if", "(", "!", "(", "recog_memoized", "(", "use_insn", ")", "==", "CODE_FOR_lo_sum", "||", "nds32_symbol_load_store_p", "(", "use_insn", ")", "||", "(", "nds32_reg_base_load_store_p", "(", "use_insn", ")", "&&", "!", "nds32_sp_base_or_plus_load_store_p", "(", "use_insn", ")", ")", ")", ")", "return", ";", "}", "group_id", "=", "GEN_INT", "(", "relax_group_id", ")", ";", "emit_insn_before", "(", "gen_relax_group", "(", "group_id", ")", ",", "sethi", ")", ";", "for", "(", "link", "=", "DF_REF_CHAIN", "(", "def_record", ")", ";", "link", ";", "link", "=", "link", "->", "next", ")", "{", "if", "(", "!", "DF_REF_INSN_INFO", "(", "link", "->", "ref", ")", ")", "continue", ";", "use_insn", "=", "DF_REF_INSN", "(", "link", "->", "ref", ")", ";", "if", "(", "active_insn_p", "(", "use_insn", ")", ")", "emit_insn_before", "(", "gen_relax_group", "(", "group_id", ")", ",", "use_insn", ")", ";", "}", "relax_group_id", "++", ";", "}", "</s>" ]

[ "Group", "the", "relax", "candidates", "with", "group", "id", "." ]

[ "nds32" ]

nds32-relax-opt2

nds32_group_insns

nds32

CPU

GCC

17,919

236

1

[]

[ "<s>", "unsigned", "OptimizePICCall", "::", "getReg", "(", "const", "Value", "*", "Entry", ")", "{", "unsigned", "Reg", "=", "ScopedHT", ".", "lookup", "(", "Entry", ")", ".", "second", ";", "assert", "(", "Reg", ")", ";", "return", "Reg", ";", "}", "</s>" ]

[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]

[ "Mips" ]

MipsOptimizePICCall4

getReg

Mips

CPU

LLVM

17,920

32

1

[]

[ "<s>", "const", "char", "*", "MipsTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "MipsISD", "::", "JmpLink", ":", "return", "\"MipsISD::JmpLink\"", ";", "case", "MipsISD", "::", "Hi", ":", "return", "\"MipsISD::Hi\"", ";", "case", "MipsISD", "::", "Lo", ":", "return", "\"MipsISD::Lo\"", ";", "case", "MipsISD", "::", "GPRel", ":", "return", "\"MipsISD::GPRel\"", ";", "case", "MipsISD", "::", "ThreadPointer", ":", "return", "\"MipsISD::ThreadPointer\"", ";", "case", "MipsISD", "::", "Ret", ":", "return", "\"MipsISD::Ret\"", ";", "case", "MipsISD", "::", "FPBrcond", ":", "return", "\"MipsISD::FPBrcond\"", ";", "case", "MipsISD", "::", "FPCmp", ":", "return", "\"MipsISD::FPCmp\"", ";", "case", "MipsISD", "::", "CMovFP_T", ":", "return", "\"MipsISD::CMovFP_T\"", ";", "case", "MipsISD", "::", "CMovFP_F", ":", "return", "\"MipsISD::CMovFP_F\"", ";", "case", "MipsISD", "::", "FPRound", ":", "return", "\"MipsISD::FPRound\"", ";", "case", "MipsISD", "::", "MAdd", ":", "return", "\"MipsISD::MAdd\"", ";", "case", "MipsISD", "::", "MAddu", ":", "return", "\"MipsISD::MAddu\"", ";", "case", "MipsISD", "::", "MSub", ":", "return", "\"MipsISD::MSub\"", ";", "case", "MipsISD", "::", "MSubu", ":", "return", "\"MipsISD::MSubu\"", ";", "case", "MipsISD", "::", "DivRem", ":", "return", "\"MipsISD::DivRem\"", ";", "case", "MipsISD", "::", "DivRemU", ":", "return", "\"MipsISD::DivRemU\"", ";", "case", "MipsISD", "::", "BuildPairF64", ":", "return", "\"MipsISD::BuildPairF64\"", ";", "case", "MipsISD", "::", "ExtractElementF64", ":", "return", "\"MipsISD::ExtractElementF64\"", ";", "case", "MipsISD", "::", "Wrapper", ":", "return", "\"MipsISD::Wrapper\"", ";", "case", "MipsISD", "::", "DynAlloc", ":", "return", "\"MipsISD::DynAlloc\"", ";", "case", "MipsISD", "::", "Sync", ":", "return", "\"MipsISD::Sync\"", ";", "case", "MipsISD", "::", "Ext", ":", "return", "\"MipsISD::Ext\"", ";", "case", "MipsISD", "::", "Ins", ":", "return", "\"MipsISD::Ins\"", ";", "default", ":", "return", "NULL", ";", "}", "}", "</s>" ]

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "Mips", "Mips", "MipsISD::JmpLink", "\"MipsISD::JmpLink\"", "MipsISD::Hi", "\"MipsISD::Hi\"", "MipsISD::Lo", "\"MipsISD::Lo\"", "MipsISD::GPRel", "\"MipsISD::GPRel\"", "MipsISD::ThreadPointer", "\"MipsISD::ThreadPointer\"", "MipsISD::Ret", "\"MipsISD::Ret\"", "MipsISD::FPBrcond", "\"MipsISD::FPBrcond\"", "MipsISD::FPCmp", "\"MipsISD::FPCmp\"", "MipsISD::CMovFP_T", "\"MipsISD::CMovFP_T\"", "MipsISD::CMovFP_F", "\"MipsISD::CMovFP_F\"", "MipsISD::FPRound", "\"MipsISD::FPRound\"", "MipsISD::MAdd", "\"MipsISD::MAdd\"", "MipsISD::MAddu", "\"MipsISD::MAddu\"", "MipsISD::MSub", "\"MipsISD::MSub\"", "MipsISD::MSubu", "\"MipsISD::MSubu\"", "MipsISD::DivRem", "\"MipsISD::DivRem\"", "MipsISD::DivRemU", "\"MipsISD::DivRemU\"", "MipsISD::BuildPairF64", "\"MipsISD::BuildPairF64\"", "MipsISD::ExtractElementF64", "\"MipsISD::ExtractElementF64\"", "MipsISD::Wrapper", "\"MipsISD::Wrapper\"", "MipsISD::DynAlloc", "\"MipsISD::DynAlloc\"", "MipsISD::Sync", "\"MipsISD::Sync\"", "MipsISD::Ext", "\"MipsISD::Ext\"", "MipsISD::Ins", "\"MipsISD::Ins\"" ]

MipsISelLowering (2)3

getTargetNodeName

Mips

CPU

LLVM

17,921

216

1

[]

[ "<s>", "virtual", "bool", "isConditionalBranch", "(", "const", "MCInst", "&", "Inst", ")", "const", "{", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "AArch64", "::", "Bcc", "&&", "Inst", ".", "getOperand", "(", "0", ")", ".", "getImm", "(", ")", "==", "A64CC", "::", "AL", ")", "return", "false", ";", "return", "MCInstrAnalysis", "::", "isConditionalBranch", "(", "Inst", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "this", "is", "a", "branch", "which", "may", "fall", "through", "to", "the", "next", "instruction", "or", "may", "transfer", "control", "flow", "to", "some", "other", "block", "." ]

[ "AArch64", "AArch64::Bcc", "0", "A64CC::AL" ]

AArch64MCTargetDesc1

isConditionalBranch

AArch64

CPU

LLVM

17,922

50

1

[]

[ "<s>", "bool", "SystemZTDCPass", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "ConvertedInsts", ".", "clear", "(", ")", ";", "LogicOpsWorklist", ".", "clear", "(", ")", ";", "PossibleJunk", ".", "clear", "(", ")", ";", "for", "(", "auto", "&", "I", ":", "instructions", "(", "F", ")", ")", "{", "if", "(", "I", ".", "getOpcode", "(", ")", "==", "Instruction", "::", "FCmp", ")", "convertFCmp", "(", "cast", "<", "CmpInst", ">", "(", "I", ")", ")", ";", "else", "if", "(", "I", ".", "getOpcode", "(", ")", "==", "Instruction", "::", "ICmp", ")", "convertICmp", "(", "cast", "<", "CmpInst", ">", "(", "I", ")", ")", ";", "}", "if", "(", "ConvertedInsts", ".", "empty", "(", ")", ")", "return", "false", ";", "while", "(", "!", "LogicOpsWorklist", ".", "empty", "(", ")", ")", "{", "BinaryOperator", "*", "Op", "=", "LogicOpsWorklist", ".", "back", "(", ")", ";", "LogicOpsWorklist", ".", "pop_back", "(", ")", ";", "if", "(", "ConvertedInsts", ".", "count", "(", "dyn_cast", "<", "Instruction", ">", "(", "Op", "->", "getOperand", "(", "0", ")", ")", ")", "&&", "ConvertedInsts", ".", "count", "(", "dyn_cast", "<", "Instruction", ">", "(", "Op", "->", "getOperand", "(", "1", ")", ")", ")", "&&", "!", "ConvertedInsts", ".", "count", "(", "Op", ")", ")", "convertLogicOp", "(", "*", "Op", ")", ";", "}", "Module", "&", "M", "=", "*", "F", ".", "getParent", "(", ")", ";", "auto", "&", "Ctx", "=", "M", ".", "getContext", "(", ")", ";", "Value", "*", "Zero32", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "Ctx", ")", ",", "0", ")", ";", "bool", "MadeChange", "=", "false", ";", "for", "(", "auto", "&", "It", ":", "reverse", "(", "ConvertedInsts", ")", ")", "{", "Instruction", "*", "I", "=", "It", ".", "first", ";", "Value", "*", "V", ";", "int", "Mask", ";", "bool", "Worthy", ";", "std", "::", "tie", "(", "V", ",", "Mask", ",", "Worthy", ")", "=", "It", ".", "second", ";", "if", "(", "!", "I", "->", "user_empty", "(", ")", ")", "{", "if", "(", "!", "Worthy", ")", "continue", ";", "Function", "*", "TDCFunc", "=", "Intrinsic", "::", "getDeclaration", "(", "&", "M", ",", "Intrinsic", "::", "s390_tdc", ",", "V", "->", "getType", "(", ")", ")", ";", "IRBuilder", "<", ">", "IRB", "(", "I", ")", ";", "Value", "*", "MaskVal", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt64Ty", "(", "Ctx", ")", ",", "Mask", ")", ";", "Instruction", "*", "TDC", "=", "IRB", ".", "CreateCall", "(", "TDCFunc", ",", "{", "V", ",", "MaskVal", "}", ")", ";", "Value", "*", "ICmp", "=", "IRB", ".", "CreateICmp", "(", "CmpInst", "::", "ICMP_NE", ",", "TDC", ",", "Zero32", ")", ";", "I", "->", "replaceAllUsesWith", "(", "ICmp", ")", ";", "}", "I", "->", "eraseFromParent", "(", ")", ";", "MadeChange", "=", "true", ";", "}", "if", "(", "!", "MadeChange", ")", "return", "false", ";", "for", "(", "auto", "*", "I", ":", "PossibleJunk", ")", "if", "(", "I", "->", "user_empty", "(", ")", ")", "I", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "SystemZ", "SystemZ", "0", "1", "0", "Intrinsic::getDeclaration", "Intrinsic::s390_tdc" ]

SystemZTDC10

runOnFunction

SystemZ

CPU

LLVM

17,923

419

1

[]

[ "<s>", "unsigned", "MandarinInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "MI", "->", "dump", "(", ")", ";", "return", "0", ";", "}", "</s>" ]

[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "the", "FrameIndex", "of", "the", "loaded", "stack", "slot", "." ]

[ "Mandarin", "0" ]

MandarinInstrInfo

isStoreToStackSlot

Mandarin

CPU

LLVM

17,924

26

1

[]

[ "<s>", "bool", "SIInsertSkips", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "MDT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "SkipThreshold", "=", "SkipThresholdFlag", ";", "MachineBasicBlock", "*", "EmptyMBBAtEnd", "=", "nullptr", ";", "SmallVector", "<", "MachineInstr", "*", ",", "4", ">", "KillInstrs", ";", "bool", "MadeChange", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "MachineBasicBlock", "::", "iterator", "I", ",", "Next", ";", "for", "(", "I", "=", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "AMDGPU", "::", "SI_MASK_BRANCH", ":", "MadeChange", "|=", "skipMaskBranch", "(", "MI", ",", "MBB", ")", ";", "break", ";", "case", "AMDGPU", "::", "S_BRANCH", ":", "if", "(", "MBB", ".", "isLayoutSuccessor", "(", "MI", ".", "getOperand", "(", "0", ")", ".", "getMBB", "(", ")", ")", ")", "{", "assert", "(", "&", "MI", "==", "&", "MBB", ".", "back", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "MadeChange", "=", "true", ";", "}", "break", ";", "case", "AMDGPU", "::", "SI_KILL_F32_COND_IMM_TERMINATOR", ":", "case", "AMDGPU", "::", "SI_KILL_I1_TERMINATOR", ":", "{", "MadeChange", "=", "true", ";", "bool", "CanKill", "=", "kill", "(", "MI", ")", ";", "if", "(", "CanKill", "&&", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "AMDGPU_PS", "&&", "dominatesAllReachable", "(", "MBB", ")", ")", "{", "KillInstrs", ".", "push_back", "(", "&", "MI", ")", ";", "}", "else", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "}", "break", ";", "}", "case", "AMDGPU", "::", "SI_RETURN_TO_EPILOG", ":", "assert", "(", "!", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", "->", "returnsVoid", "(", ")", ")", ";", "if", "(", "&", "MBB", "!=", "&", "MF", ".", "back", "(", ")", "||", "&", "MI", "!=", "&", "MBB", ".", "back", "(", ")", ")", "{", "if", "(", "!", "EmptyMBBAtEnd", ")", "{", "EmptyMBBAtEnd", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MF", ".", "insert", "(", "MF", ".", "end", "(", ")", ",", "EmptyMBBAtEnd", ")", ";", "}", "MBB", ".", "addSuccessor", "(", "EmptyMBBAtEnd", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_BRANCH", ")", ")", ".", "addMBB", "(", "EmptyMBBAtEnd", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "MDT", "->", "getBase", "(", ")", ".", "insertEdge", "(", "&", "MBB", ",", "EmptyMBBAtEnd", ")", ";", "}", "break", ";", "case", "AMDGPU", "::", "S_CBRANCH_VCCZ", ":", "case", "AMDGPU", "::", "S_CBRANCH_VCCNZ", ":", "MadeChange", "|=", "optimizeVccBranch", "(", "MI", ")", ";", "break", ";", "default", ":", "break", ";", "}", "}", "}", "for", "(", "MachineInstr", "*", "Kill", ":", "KillInstrs", ")", "{", "skipIfDead", "(", "*", "Kill", "->", "getParent", "(", ")", ",", "std", "::", "next", "(", "Kill", "->", "getIterator", "(", ")", ")", ",", "Kill", "->", "getDebugLoc", "(", ")", ")", ";", "Kill", "->", "eraseFromParent", "(", ")", ";", "}", "KillInstrs", ".", "clear", "(", ")", ";", "return", "MadeChange", ";", "}", "</s>" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "SI", "4", "AMDGPU::SI_MASK_BRANCH", "AMDGPU::S_BRANCH", "0", "AMDGPU::SI_KILL_F32_COND_IMM_TERMINATOR", "AMDGPU::SI_KILL_I1_TERMINATOR", "AMDGPU", "AMDGPU::SI_RETURN_TO_EPILOG", "SI", "AMDGPU::S_BRANCH", "AMDGPU::S_CBRANCH_VCCZ", "AMDGPU::S_CBRANCH_VCCNZ" ]

SIInsertSkips6

runOnMachineFunction

AMDGPU

GPU

LLVM

17,925

483

1

[]

[ "<s>", "PPCTargetLowering", "::", "ConstraintType", "PPCTargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0", "]", ")", "{", "default", ":", "break", ";", "case", "'b'", ":", "case", "'r'", ":", "case", "'f'", ":", "case", "'d'", ":", "case", "'v'", ":", "case", "'y'", ":", "return", "C_RegisterClass", ";", "case", "'Z'", ":", "return", "C_Memory", ";", "}", "}", "else", "if", "(", "Constraint", "==", "\"wc\"", ")", "{", "return", "C_RegisterClass", ";", "}", "else", "if", "(", "Constraint", "==", "\"wa\"", "||", "Constraint", "==", "\"wd\"", "||", "Constraint", "==", "\"wf\"", "||", "Constraint", "==", "\"ws\"", ")", "{", "return", "C_RegisterClass", ";", "}", "return", "TargetLowering", "::", "getConstraintType", "(", "Constraint", ")", ";", "}", "</s>" ]

[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]

[ "PowerPC", "PPC", "PPC", "1", "0", "\"wc\"", "\"wa\"", "\"wd\"", "\"wf\"", "\"ws\"" ]

PPCISelLowering

getConstraintType

PowerPC

CPU

LLVM

17,926

109

1

[]

[ "<s>", "static", "void", "visium_option_override", "(", "void", ")", "{", "if", "(", "flag_pic", "==", "1", ")", "warning", "(", "OPT_fpic", ",", "\"%<-fpic%> is not supported\"", ")", ";", "if", "(", "flag_pic", "==", "2", ")", "warning", "(", "OPT_fPIC", ",", "\"%<-fPIC%> is not supported\"", ")", ";", "target_flags", "|=", "MASK_MCM", ";", "if", "(", "(", "target_flags_explicit", "&", "MASK_FPU", ")", "==", "0", ")", "target_flags", "|=", "MASK_FPU", ";", "if", "(", "(", "target_flags_explicit", "&", "MASK_SV_MODE", ")", "==", "0", ")", "target_flags", "|=", "MASK_SV_MODE", ";", "if", "(", "visium_cpu_and_features", "==", "PROCESSOR_GR6", ")", "{", "target_flags", "|=", "MASK_BMI", ";", "if", "(", "target_flags", "&", "MASK_FPU", ")", "target_flags", "|=", "MASK_FPU_IEEE", ";", "}", "if", "(", "!", "OPTION_SET_P", "(", "visium_cpu", ")", ")", "visium_cpu", "=", "visium_cpu_and_features", ";", "if", "(", "flag_align_functions", "&&", "!", "str_align_functions", ")", "{", "if", "(", "visium_cpu", "==", "PROCESSOR_GR6", ")", "str_align_functions", "=", "\"64\"", ";", "else", "str_align_functions", "=", "\"256\"", ";", "SET_OPTION_IF_UNSET", "(", "&", "global_options", ",", "&", "global_options_set", ",", "param_inline_unit_growth", ",", "100", ")", ";", "}", "if", "(", "flag_align_loops", "&&", "!", "str_align_loops", ")", "{", "if", "(", "visium_cpu", "==", "PROCESSOR_GR6", ")", "str_align_loops", "=", "\"64\"", ";", "else", "{", "str_align_loops", "=", "\"256:32:8\"", ";", "}", "}", "if", "(", "flag_align_jumps", "&&", "!", "str_align_jumps", ")", "{", "if", "(", "visium_cpu", "==", "PROCESSOR_GR6", ")", "str_align_jumps", "=", "\"64\"", ";", "else", "str_align_jumps", "=", "\"8\"", ";", "}", "}", "</s>" ]

[ "Options", "override", "for", "Visium", "." ]

[ "visium", "1", "\"%<-fpic%> is not supported\"", "2", "\"%<-fPIC%> is not supported\"", "0", "0", "\"64\"", "\"256\"", "100", "\"64\"", "\"256:32:8\"", "\"64\"", "\"8\"" ]

visium

visium_option_override

visium

Virtual ISA

GCC

17,927

187

1

[]

[ "<s>", "void", "sparc_emit_fixunsdi", "(", "rtx", "*", "operands", ",", "enum", "machine_mode", "mode", ")", "{", "rtx", "neglab", ",", "donelab", ",", "i0", ",", "i1", ",", "f0", ",", "in", ",", "out", ",", "limit", ";", "out", "=", "operands", "[", "0", "]", ";", "in", "=", "force_reg", "(", "mode", ",", "operands", "[", "1", "]", ")", ";", "neglab", "=", "gen_label_rtx", "(", ")", ";", "donelab", "=", "gen_label_rtx", "(", ")", ";", "i0", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "i1", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "limit", "=", "gen_reg_rtx", "(", "mode", ")", ";", "f0", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_move_insn", "(", "limit", ",", "CONST_DOUBLE_FROM_REAL_VALUE", "(", "REAL_VALUE_ATOF", "(", "\"9223372036854775808.0\"", ",", "mode", ")", ",", "mode", ")", ")", ";", "emit_cmp_and_jump_insns", "(", "in", ",", "limit", ",", "GE", ",", "NULL_RTX", ",", "mode", ",", "0", ",", "neglab", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "out", ",", "gen_rtx_FIX", "(", "DImode", ",", "gen_rtx_FIX", "(", "mode", ",", "in", ")", ")", ")", ")", ";", "emit_jump_insn", "(", "gen_jump", "(", "donelab", ")", ")", ";", "emit_barrier", "(", ")", ";", "emit_label", "(", "neglab", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "f0", ",", "gen_rtx_MINUS", "(", "mode", ",", "in", ",", "limit", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "i0", ",", "gen_rtx_FIX", "(", "DImode", ",", "gen_rtx_FIX", "(", "mode", ",", "f0", ")", ")", ")", ")", ";", "emit_insn", "(", "gen_movdi", "(", "i1", ",", "const1_rtx", ")", ")", ";", "emit_insn", "(", "gen_ashldi3", "(", "i1", ",", "i1", ",", "GEN_INT", "(", "63", ")", ")", ")", ";", "emit_insn", "(", "gen_xordi3", "(", "out", ",", "i0", ",", "i1", ")", ")", ";", "emit_label", "(", "donelab", ")", ";", "}", "</s>" ]

[ "Generate", "an", "FP", "to", "unsigned", "DImode", "conversion", ".", "This", "is", "the", "same", "code", "optabs", "would", "emit", "if", "we", "did", "n't", "have", "TFmode", "patterns", "." ]

[ "sparc", "0", "1", "\"9223372036854775808.0\"", "0", "63" ]

sparc3

sparc_emit_fixunsdi

sparc

CPU

GCC

17,928

245

1

[]

[ "<s>", "bool", "TMS320C64XTargetMachine", "::", "addInstSelector", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "PM", ".", "add", "(", "TMS320C64XCreateInstSelector", "(", "*", "this", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "TMS320C64X", "TMS320C64X", "TMS320C64X" ]

TMS320C64XTargetMachine

addInstSelector

TMS320C64X

VLIW

LLVM

17,929

30

1

[]

[ "<s>", "const", "uint32_t", "*", "SIRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "switch", "(", "CC", ")", "{", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "Fast", ":", "case", "CallingConv", "::", "Cold", ":", "return", "ST", ".", "hasGFX90AInsts", "(", ")", "?", "CSR_AMDGPU_HighRegs_With_AGPRs_RegMask", ":", "CSR_AMDGPU_HighRegs_RegMask", ";", "case", "CallingConv", "::", "AMDGPU_Gfx", ":", "return", "ST", ".", "hasGFX90AInsts", "(", ")", "?", "CSR_AMDGPU_SI_Gfx_With_AGPRs_RegMask", ":", "CSR_AMDGPU_SI_Gfx_RegMask", ";", "default", ":", "return", "nullptr", ";", "}", "}", "</s>" ]

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "AMDGPU", "SI", "AMDGPU", "AMDGPU", "AMDGPU", "SI", "SI" ]

SIRegisterInfo50

getCallPreservedMask

AMDGPU

GPU

LLVM

17,930

73

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"WebAssembly CFG Stackify\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "WebAssembly", "\"WebAssembly CFG Stackify\"" ]

WebAssemblyCFGStackify (3)

getPassName

WebAssembly

Virtual ISA

LLVM

17,931

13

1

[]

[ "<s>", "bool", "mayAlias", "(", "const", "MachineFrameInfo", "*", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "Returns", "true", "if", "this", "instruction", "'s", "memory", "access", "aliases", "the", "memory", "access", "of", "Other", "." ]

[ "AMDGPU" ]

SIMachineFunctionInfo (2)1

mayAlias

AMDGPU

GPU

LLVM

17,932

14

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Hexagon generate \\\"extract\\\" instructions\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Hexagon", "\"Hexagon generate \\\"extract\\\" instructions\"" ]

HexagonGenExtract

getPassName

Hexagon

DSP

LLVM

17,933

11

1

[]

[ "<s>", "unsigned", "size", "(", ")", "const", "{", "return", "Seq", ".", "size", "(", ")", ";", "}", "</s>" ]

[ "The", "number", "of", "name/type", "pairs", "is", "returned", "." ]

[ "Hexagon" ]

HexagonGenInsert (2)

size

Hexagon

DSP

LLVM

17,934

14

1

[]

[ "<s>", "bool", "msp430_op_not_in_high_mem", "(", "rtx", "op", ")", "{", "rtx", "op0", ";", "if", "(", "!", "TARGET_LARGE", "||", "!", "MEM_P", "(", "op", ")", ")", "return", "true", ";", "op0", "=", "XEXP", "(", "op", ",", "0", ")", ";", "if", "(", "SYMBOL_REF_P", "(", "op0", ")", "&&", "(", "SYMBOL_REF_FLAGS", "(", "op0", ")", "&", "SYMBOL_FLAG_LOW_MEM", ")", ")", "return", "true", ";", "if", "(", "msp430_check_plus_not_high_mem", "(", "op0", ")", "||", "(", "(", "GET_CODE", "(", "op0", ")", "==", "CONST", ")", "&&", "msp430_check_plus_not_high_mem", "(", "XEXP", "(", "op0", ",", "0", ")", ")", ")", ")", "return", "true", ";", "if", "(", "(", "CONST_INT_P", "(", "op0", ")", "&&", "(", "IN_RANGE", "(", "INTVAL", "(", "op0", ")", ",", "0", ",", "(", "1", "<<", "16", ")", "-", "1", ")", ")", ")", ")", "return", "true", ";", "return", "false", ";", "}", "</s>" ]

[ "Determine", "whether", "an", "RTX", "is", "definitely", "not", "a", "MEM", "referencing", "an", "address", "in", "the", "upper", "memory", "region", ".", "Returns", "true", "if", "we", "'ve", "decided", "the", "address", "will", "be", "in", "the", "lower", "memory", "region", ",", "or", "the", "RTX", "is", "not", "a", "MEM", ".", "Returns", "false", "otherwise", ".", "The", "Ys", "constraint", "will", "catch", "(", "mem", "(", "plus", "(", "const/reg", ")", ")", "but", "we", "catch", "cases", "involving", "a", "symbol_ref", "here", "." ]

[ "msp430", "0", "0", "0", "1", "16", "1" ]

msp430

msp430_op_not_in_high_mem

msp430

MPU

GCC

17,935

119

1

[]

[ "<s>", "bool", "SystemZMCAsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "{", "for", "(", "uint64_t", "I", "=", "0", ";", "I", "!=", "Count", ";", "++", "I", ")", "OS", "<<", "'\\x7'", ";", "return", "true", ";", "}", "</s>" ]

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "SystemZ", "SystemZ", "0" ]

SystemZMCAsmBackend12

writeNopData

SystemZ

CPU

LLVM

17,936

36

1

[]

[ "<s>", "void", "MipsRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "II", ";", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "unsigned", "i", "=", "0", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "\"Instr doesn't have FrameIndex operand!\"", ")", ";", "}", "DEBUG", "(", "errs", "(", ")", "<<", "\"\\nFunction : \"", "<<", "MF", ".", "getFunction", "(", ")", "->", "getName", "(", ")", "<<", "\"\\n\"", ")", ";", "DOUT", "<<", "\"<--------->\\n\"", ";", "MI", ".", "print", "(", "DOUT", ")", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getIndex", "(", ")", ";", "int", "stackSize", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getStackSize", "(", ")", ";", "int", "spOffset", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getObjectOffset", "(", "FrameIndex", ")", ";", "DOUT", "<<", "\"FrameIndex : \"", "<<", "FrameIndex", "<<", "\"\\n\"", ";", "DOUT", "<<", "\"spOffset : \"", "<<", "spOffset", "<<", "\"\\n\"", ";", "DOUT", "<<", "\"stackSize : \"", "<<", "stackSize", "<<", "\"\\n\"", ";", "int", "Offset", "=", "(", "(", "spOffset", "<", "0", ")", "?", "(", "stackSize", "+", "(", "-", "(", "spOffset", "+", "4", ")", ")", ")", ":", "(", "spOffset", ")", ")", ";", "Offset", "+=", "MI", ".", "getOperand", "(", "i", "-", "1", ")", ".", "getImm", "(", ")", ";", "DOUT", "<<", "\"Offset : \"", "<<", "Offset", "<<", "\"\\n\"", ";", "DOUT", "<<", "\"<--------->\\n\"", ";", "MI", ".", "getOperand", "(", "i", "-", "1", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "getFrameRegister", "(", "MF", ")", ",", "false", ")", ";", "}", "</s>" ]

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "Mips", "Mips", "0", "\"Instr doesn't have FrameIndex operand!\"", "\"\\nFunction : \"", "\"\\n\"", "\"<--------->\\n\"", "\"FrameIndex : \"", "\"\\n\"", "\"spOffset : \"", "\"\\n\"", "\"stackSize : \"", "\"\\n\"", "0", "4", "1", "\"Offset : \"", "\"\\n\"", "\"<--------->\\n\"", "1" ]

MipsRegisterInfo25

eliminateFrameIndex

Mips

CPU

LLVM

17,937

262

1

[]

[ "<s>", "Value", "*", "PPCTargetLowering", "::", "emitMaskedAtomicCmpXchgIntrinsic", "(", "IRBuilderBase", "&", "Builder", ",", "AtomicCmpXchgInst", "*", "CI", ",", "Value", "*", "AlignedAddr", ",", "Value", "*", "CmpVal", ",", "Value", "*", "NewVal", ",", "Value", "*", "Mask", ",", "AtomicOrdering", "Ord", ")", "const", "{", "assert", "(", "EnableQuadwordAtomics", "&&", "Subtarget", ".", "hasQuadwordAtomics", "(", ")", "&&", "\"Only support quadword now\"", ")", ";", "Module", "*", "M", "=", "Builder", ".", "GetInsertBlock", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Type", "*", "ValTy", "=", "AlignedAddr", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", ";", "assert", "(", "ValTy", "->", "getPrimitiveSizeInBits", "(", ")", "==", "128", ")", ";", "Function", "*", "IntCmpXchg", "=", "Intrinsic", "::", "getDeclaration", "(", "M", ",", "Intrinsic", "::", "ppc_cmpxchg_i128", ")", ";", "Type", "*", "Int64Ty", "=", "Type", "::", "getInt64Ty", "(", "M", "->", "getContext", "(", ")", ")", ";", "Value", "*", "CmpLo", "=", "Builder", ".", "CreateTrunc", "(", "CmpVal", ",", "Int64Ty", ",", "\"cmp_lo\"", ")", ";", "Value", "*", "CmpHi", "=", "Builder", ".", "CreateTrunc", "(", "Builder", ".", "CreateLShr", "(", "CmpVal", ",", "64", ")", ",", "Int64Ty", ",", "\"cmp_hi\"", ")", ";", "Value", "*", "NewLo", "=", "Builder", ".", "CreateTrunc", "(", "NewVal", ",", "Int64Ty", ",", "\"new_lo\"", ")", ";", "Value", "*", "NewHi", "=", "Builder", ".", "CreateTrunc", "(", "Builder", ".", "CreateLShr", "(", "NewVal", ",", "64", ")", ",", "Int64Ty", ",", "\"new_hi\"", ")", ";", "Value", "*", "Addr", "=", "Builder", ".", "CreateBitCast", "(", "AlignedAddr", ",", "Type", "::", "getInt8PtrTy", "(", "M", "->", "getContext", "(", ")", ")", ")", ";", "emitLeadingFence", "(", "Builder", ",", "CI", ",", "Ord", ")", ";", "Value", "*", "LoHi", "=", "Builder", ".", "CreateCall", "(", "IntCmpXchg", ",", "{", "Addr", ",", "CmpLo", ",", "CmpHi", ",", "NewLo", ",", "NewHi", "}", ")", ";", "emitTrailingFence", "(", "Builder", ",", "CI", ",", "Ord", ")", ";", "Value", "*", "Lo", "=", "Builder", ".", "CreateExtractValue", "(", "LoHi", ",", "0", ",", "\"lo\"", ")", ";", "Value", "*", "Hi", "=", "Builder", ".", "CreateExtractValue", "(", "LoHi", ",", "1", ",", "\"hi\"", ")", ";", "Lo", "=", "Builder", ".", "CreateZExt", "(", "Lo", ",", "ValTy", ",", "\"lo64\"", ")", ";", "Hi", "=", "Builder", ".", "CreateZExt", "(", "Hi", ",", "ValTy", ",", "\"hi64\"", ")", ";", "return", "Builder", ".", "CreateOr", "(", "Lo", ",", "Builder", ".", "CreateShl", "(", "Hi", ",", "ConstantInt", "::", "get", "(", "ValTy", ",", "64", ")", ")", ",", "\"val64\"", ")", ";", "}", "</s>" ]

[ "Perform", "a", "masked", "cmpxchg", "using", "a", "target-specific", "intrinsic", "." ]

[ "PowerPC", "PPC", "\"Only support quadword now\"", "128", "Intrinsic::getDeclaration", "Intrinsic::ppc_cmpxchg_i128", "\"cmp_lo\"", "64", "\"cmp_hi\"", "\"new_lo\"", "64", "\"new_hi\"", "0", "\"lo\"", "1", "\"hi\"", "\"lo64\"", "\"hi64\"", "64", "\"val64\"" ]

PPCISelLowering44

emitMaskedAtomicCmpXchgIntrinsic

PowerPC

CPU

LLVM

17,938

341

1

[]

[ "<s>", "void", "TOYRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "RegScavenger", "*", "RS", ")", "const", "{", "unsigned", "i", "=", "0", ";", "MachineInstr", "&", "MI", "=", "*", "II", ";", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "\"Instr doesn't have FrameIndex operand!\"", ")", ";", "}", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int", "StackSize", "=", "(", "int", ")", "(", "MFI", "->", "getStackSize", "(", ")", ")", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getIndex", "(", ")", ";", "int", "Offset", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getObjectOffset", "(", "FrameIndex", ")", "-", "StackSize", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "TOY", "::", "ADDri", ")", ",", "TOY", "::", "TMP", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "i", "+", "1", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "Offset", ")", ";", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "TOY", "::", "SP", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "i", "+", "1", ")", ".", "ChangeToRegister", "(", "TOY", "::", "TMP", ",", "false", ")", ";", "}", "</s>" ]

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "TOY", "TOY", "0", "\"Instr doesn't have FrameIndex operand!\"", "TOY::ADDri", "TOY::TMP", "1", "TOY::SP", "1", "TOY::TMP" ]

TOYRegisterInfo

eliminateFrameIndex

TOY

CPU

LLVM

17,939

224

1

[]

[ "<s>", "bool", "shouldForceRelocation", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ")", "override", "{", "if", "(", "Fixup", ".", "getKind", "(", ")", ">=", "FirstLiteralRelocationKind", ")", "return", "true", ";", "switch", "(", "(", "Sparc", "::", "Fixups", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "Sparc", "::", "fixup_sparc_wplt30", ":", "if", "(", "Target", ".", "getSymA", "(", ")", "->", "getSymbol", "(", ")", ".", "isTemporary", "(", ")", ")", "return", "false", ";", "LLVM_FALLTHROUGH", ";", "case", "Sparc", "::", "fixup_sparc_tls_gd_hi22", ":", "case", "Sparc", "::", "fixup_sparc_tls_gd_lo10", ":", "case", "Sparc", "::", "fixup_sparc_tls_gd_add", ":", "case", "Sparc", "::", "fixup_sparc_tls_gd_call", ":", "case", "Sparc", "::", "fixup_sparc_tls_ldm_hi22", ":", "case", "Sparc", "::", "fixup_sparc_tls_ldm_lo10", ":", "case", "Sparc", "::", "fixup_sparc_tls_ldm_add", ":", "case", "Sparc", "::", "fixup_sparc_tls_ldm_call", ":", "case", "Sparc", "::", "fixup_sparc_tls_ldo_hix22", ":", "case", "Sparc", "::", "fixup_sparc_tls_ldo_lox10", ":", "case", "Sparc", "::", "fixup_sparc_tls_ldo_add", ":", "case", "Sparc", "::", "fixup_sparc_tls_ie_hi22", ":", "case", "Sparc", "::", "fixup_sparc_tls_ie_lo10", ":", "case", "Sparc", "::", "fixup_sparc_tls_ie_ld", ":", "case", "Sparc", "::", "fixup_sparc_tls_ie_ldx", ":", "case", "Sparc", "::", "fixup_sparc_tls_ie_add", ":", "case", "Sparc", "::", "fixup_sparc_tls_le_hix22", ":", "case", "Sparc", "::", "fixup_sparc_tls_le_lox10", ":", "return", "true", ";", "}", "}", "</s>" ]

[ "Hook", "to", "check", "if", "a", "relocation", "is", "needed", "for", "some", "target", "specific", "reason", "." ]

[ "Sparc", "Sparc::Fixups", "Sparc::fixup_sparc_wplt30", "Sparc::fixup_sparc_tls_gd_hi22", "Sparc::fixup_sparc_tls_gd_lo10", "Sparc::fixup_sparc_tls_gd_add", "Sparc::fixup_sparc_tls_gd_call", "Sparc::fixup_sparc_tls_ldm_hi22", "Sparc::fixup_sparc_tls_ldm_lo10", "Sparc::fixup_sparc_tls_ldm_add", "Sparc::fixup_sparc_tls_ldm_call", "Sparc::fixup_sparc_tls_ldo_hix22", "Sparc::fixup_sparc_tls_ldo_lox10", "Sparc::fixup_sparc_tls_ldo_add", "Sparc::fixup_sparc_tls_ie_hi22", "Sparc::fixup_sparc_tls_ie_lo10", "Sparc::fixup_sparc_tls_ie_ld", "Sparc::fixup_sparc_tls_ie_ldx", "Sparc::fixup_sparc_tls_ie_add", "Sparc::fixup_sparc_tls_le_hix22", "Sparc::fixup_sparc_tls_le_lox10" ]

SparcAsmBackend14

shouldForceRelocation

Sparc

CPU

LLVM

17,940

173

1

[]

[ "<s>", "static", "void", "ix86_set_current_function", "(", "tree", "fndecl", ")", "{", "if", "(", "fndecl", "==", "ix86_previous_fndecl", ")", "return", ";", "tree", "old_tree", ";", "if", "(", "ix86_previous_fndecl", "==", "NULL_TREE", ")", "old_tree", "=", "target_option_current_node", ";", "else", "if", "(", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "ix86_previous_fndecl", ")", ")", "old_tree", "=", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "ix86_previous_fndecl", ")", ";", "else", "old_tree", "=", "target_option_default_node", ";", "if", "(", "fndecl", "==", "NULL_TREE", ")", "{", "if", "(", "old_tree", "!=", "target_option_current_node", ")", "ix86_reset_previous_fndecl", "(", ")", ";", "return", ";", "}", "tree", "new_tree", "=", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "fndecl", ")", ";", "if", "(", "new_tree", "==", "NULL_TREE", ")", "new_tree", "=", "target_option_default_node", ";", "if", "(", "old_tree", "!=", "new_tree", ")", "{", "cl_target_option_restore", "(", "&", "global_options", ",", "TREE_TARGET_OPTION", "(", "new_tree", ")", ")", ";", "if", "(", "TREE_TARGET_GLOBALS", "(", "new_tree", ")", ")", "restore_target_globals", "(", "TREE_TARGET_GLOBALS", "(", "new_tree", ")", ")", ";", "else", "if", "(", "new_tree", "==", "target_option_default_node", ")", "restore_target_globals", "(", "&", "default_target_globals", ")", ";", "else", "TREE_TARGET_GLOBALS", "(", "new_tree", ")", "=", "save_target_globals_default_opts", "(", ")", ";", "}", "ix86_previous_fndecl", "=", "fndecl", ";", "if", "(", "TARGET_64BIT", "&&", "(", "call_used_regs", "[", "SI_REG", "]", "==", "(", "cfun", "->", "machine", "->", "call_abi", "==", "MS_ABI", ")", ")", ")", "reinit_regs", "(", ")", ";", "}", "</s>" ]

[ "Establish", "appropriate", "back-end", "context", "for", "processing", "the", "function", "FNDECL", ".", "The", "argument", "might", "be", "NULL", "to", "indicate", "processing", "at", "top", "level", ",", "outside", "of", "any", "function", "scope", "." ]

[ "i386" ]

i3865

ix86_set_current_function

i386

CPU

GCC

17,941

174

1

[]

[ "<s>", "bool", "mips_hard_regno_scratch_ok", "(", "unsigned", "int", "regno", ")", "{", "if", "(", "cfun", "->", "machine", "->", "interrupt_handler_p", "&&", "!", "df_regs_ever_live_p", "(", "regno", ")", ")", "return", "false", ";", "return", "true", ";", "}", "</s>" ]

[ "Return", "nonzero", "if", "register", "REGNO", "can", "be", "used", "as", "a", "scratch", "register", "in", "peephole2", "." ]

[ "mips" ]

mips

mips_hard_regno_scratch_ok

mips

CPU

GCC

17,942

29

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "canInsertSelect", "(", "const", "MachineBasicBlock", "&", "MBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "Register", "DstReg", ",", "Register", "TrueReg", ",", "Register", "FalseReg", ",", "int", "&", "CondCycles", ",", "int", "&", "TrueCycles", ",", "int", "&", "FalseCycles", ")", "const", "{", "switch", "(", "Cond", "[", "0", "]", ".", "getImm", "(", ")", ")", "{", "case", "VCCNZ", ":", "case", "VCCZ", ":", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", ".", "getRegClass", "(", "TrueReg", ")", ";", "assert", "(", "MRI", ".", "getRegClass", "(", "FalseReg", ")", "==", "RC", ")", ";", "int", "NumInsts", "=", "AMDGPU", "::", "getRegBitWidth", "(", "RC", "->", "getID", "(", ")", ")", "/", "32", ";", "CondCycles", "=", "TrueCycles", "=", "FalseCycles", "=", "NumInsts", ";", "return", "RI", ".", "hasVGPRs", "(", "RC", ")", "&&", "NumInsts", "<=", "6", ";", "}", "case", "SCC_TRUE", ":", "case", "SCC_FALSE", ":", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", ".", "getRegClass", "(", "TrueReg", ")", ";", "assert", "(", "MRI", ".", "getRegClass", "(", "FalseReg", ")", "==", "RC", ")", ";", "int", "NumInsts", "=", "AMDGPU", "::", "getRegBitWidth", "(", "RC", "->", "getID", "(", ")", ")", "/", "32", ";", "if", "(", "NumInsts", "%", "2", "==", "0", ")", "NumInsts", "/=", "2", ";", "CondCycles", "=", "TrueCycles", "=", "FalseCycles", "=", "NumInsts", ";", "return", "RI", ".", "isSGPRClass", "(", "RC", ")", ";", "}", "default", ":", "return", "false", ";", "}", "}", "</s>" ]

[ "Return", "true", "if", "it", "is", "possible", "to", "insert", "a", "select", "instruction", "that", "chooses", "between", "TrueReg", "and", "FalseReg", "based", "on", "the", "condition", "code", "in", "Cond", "." ]

[ "AMDGPU", "SI", "0", "AMDGPU::getRegBitWidth", "32", "6", "AMDGPU::getRegBitWidth", "32", "2", "0", "2" ]

SIInstrInfo118

canInsertSelect

AMDGPU

GPU

LLVM

17,943

232

1

[]

[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "HexagonTargetLowering", "::", "shouldExpandAtomicCmpXchgInIR", "(", "AtomicCmpXchgInst", "*", "AI", ")", "const", "{", "const", "DataLayout", "&", "DL", "=", "AI", "->", "getModule", "(", ")", "->", "getDataLayout", "(", ")", ";", "unsigned", "Size", "=", "DL", ".", "getTypeStoreSize", "(", "AI", "->", "getCompareOperand", "(", ")", "->", "getType", "(", ")", ")", ";", "if", "(", "Size", ">=", "4", "&&", "Size", "<=", "8", ")", "return", "AtomicExpansionKind", "::", "LLSC", ";", "return", "AtomicExpansionKind", "::", "None", ";", "}", "</s>" ]

[ "Returns", "how", "the", "given", "atomic", "cmpxchg", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "." ]

[ "Hexagon", "Hexagon", "4", "8" ]

HexagonISelLowering1

shouldExpandAtomicCmpXchgInIR

Hexagon

DSP

LLVM

17,944

67

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "ARCInstrInfo", "::", "loadImmediate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "Reg", ",", "uint64_t", "Value", ")", "const", "{", "DebugLoc", "dl", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "if", "(", "isInt", "<", "12", ">", "(", "Value", ")", ")", "{", "return", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "get", "(", "ARC", "::", "MOV_rs12", ")", ",", "Reg", ")", ".", "addImm", "(", "Value", ")", ".", "getInstr", "(", ")", ";", "}", "llvm_unreachable", "(", "\"Need Arc long immediate instructions.\"", ")", ";", "}", "</s>" ]

[ "Emit", "a", "series", "of", "instructions", "to", "load", "an", "immediate", "." ]

[ "ARC", "ARC", "12", "ARC::MOV_rs12", "\"Need Arc long immediate instructions.\"" ]

ARCInstrInfo

loadImmediate

ARC

MPU

LLVM

17,945

80

1

[]

[ "<s>", "static", "bool", "ix86_expand_vector_init_low_nonzero", "(", "bool", "mmx_ok", ",", "enum", "machine_mode", "mode", ",", "rtx", "target", ",", "rtx", "var", ")", "{", "enum", "machine_mode", "vsimode", ";", "rtx", "x", ";", "switch", "(", "mode", ")", "{", "case", "V2SFmode", ":", "case", "V2SImode", ":", "if", "(", "!", "mmx_ok", "&&", "!", "TARGET_SSE", ")", "return", "false", ";", "case", "V2DFmode", ":", "case", "V2DImode", ":", "var", "=", "force_reg", "(", "GET_MODE_INNER", "(", "mode", ")", ",", "var", ")", ";", "x", "=", "gen_rtx_VEC_CONCAT", "(", "mode", ",", "var", ",", "CONST0_RTX", "(", "GET_MODE_INNER", "(", "mode", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "target", ",", "x", ")", ")", ";", "return", "true", ";", "case", "V4SFmode", ":", "case", "V4SImode", ":", "var", "=", "force_reg", "(", "GET_MODE_INNER", "(", "mode", ")", ",", "var", ")", ";", "x", "=", "gen_rtx_VEC_DUPLICATE", "(", "mode", ",", "var", ")", ";", "x", "=", "gen_rtx_VEC_MERGE", "(", "mode", ",", "x", ",", "CONST0_RTX", "(", "mode", ")", ",", "const1_rtx", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "target", ",", "x", ")", ")", ";", "return", "true", ";", "case", "V8HImode", ":", "case", "V16QImode", ":", "vsimode", "=", "V4SImode", ";", "goto", "widen", ";", "case", "V4HImode", ":", "case", "V8QImode", ":", "if", "(", "!", "mmx_ok", ")", "return", "false", ";", "vsimode", "=", "V2SImode", ";", "goto", "widen", ";", "widen", ":", "var", "=", "convert_modes", "(", "SImode", ",", "GET_MODE_INNER", "(", "mode", ")", ",", "var", ",", "true", ")", ";", "x", "=", "gen_reg_rtx", "(", "vsimode", ")", ";", "if", "(", "!", "ix86_expand_vector_init_low_nonzero", "(", "mmx_ok", ",", "vsimode", ",", "x", ",", "var", ")", ")", "gcc_unreachable", "(", ")", ";", "emit_move_insn", "(", "target", ",", "gen_lowpart", "(", "mode", ",", "x", ")", ")", ";", "return", "true", ";", "default", ":", "return", "false", ";", "}", "}", "</s>" ]

[ "A", "subroutine", "of", "ix86_expand_vector_init", ".", "Store", "into", "TARGET", "a", "vector", "whose", "low", "element", "is", "VAR", ",", "and", "other", "elements", "are", "zero", ".", "Return", "true", "if", "successful", "." ]

[ "i386" ]

i3863

ix86_expand_vector_init_low_nonzero

i386

CPU

GCC

17,946

254

1

[]

[ "<s>", "void", "aarch64_override_options_internal", "(", "struct", "gcc_options", "*", "opts", ")", "{", "aarch64_tune_flags", "=", "selected_tune", "->", "flags", ";", "aarch64_tune", "=", "selected_tune", "->", "sched_core", ";", "aarch64_tune_params", "=", "*", "(", "selected_tune", "->", "tune", ")", ";", "aarch64_architecture_version", "=", "selected_arch", "->", "architecture_version", ";", "if", "(", "opts", "->", "x_aarch64_override_tune_string", ")", "aarch64_parse_override_string", "(", "opts", "->", "x_aarch64_override_tune_string", ",", "&", "aarch64_tune_params", ")", ";", "if", "(", "opts", "->", "x_flag_strict_volatile_bitfields", "<", "0", "&&", "abi_version_at_least", "(", "2", ")", ")", "opts", "->", "x_flag_strict_volatile_bitfields", "=", "1", ";", "initialize_aarch64_code_model", "(", "opts", ")", ";", "initialize_aarch64_tls_size", "(", "opts", ")", ";", "int", "queue_depth", "=", "0", ";", "switch", "(", "aarch64_tune_params", ".", "autoprefetcher_model", ")", "{", "case", "tune_params", "::", "AUTOPREFETCHER_OFF", ":", "queue_depth", "=", "-", "1", ";", "break", ";", "case", "tune_params", "::", "AUTOPREFETCHER_WEAK", ":", "queue_depth", "=", "0", ";", "break", ";", "case", "tune_params", "::", "AUTOPREFETCHER_STRONG", ":", "queue_depth", "=", "max_insn_queue_index", "+", "1", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "maybe_set_param_value", "(", "PARAM_SCHED_AUTOPREF_QUEUE_DEPTH", ",", "queue_depth", ",", "opts", "->", "x_param_values", ",", "global_options_set", ".", "x_param_values", ")", ";", "if", "(", "aarch64_tune_params", ".", "prefetch", "->", "num_slots", ">", "0", ")", "maybe_set_param_value", "(", "PARAM_SIMULTANEOUS_PREFETCHES", ",", "aarch64_tune_params", ".", "prefetch", "->", "num_slots", ",", "opts", "->", "x_param_values", ",", "global_options_set", ".", "x_param_values", ")", ";", "if", "(", "aarch64_tune_params", ".", "prefetch", "->", "l1_cache_size", ">=", "0", ")", "maybe_set_param_value", "(", "PARAM_L1_CACHE_SIZE", ",", "aarch64_tune_params", ".", "prefetch", "->", "l1_cache_size", ",", "opts", "->", "x_param_values", ",", "global_options_set", ".", "x_param_values", ")", ";", "if", "(", "aarch64_tune_params", ".", "prefetch", "->", "l1_cache_line_size", ">=", "0", ")", "maybe_set_param_value", "(", "PARAM_L1_CACHE_LINE_SIZE", ",", "aarch64_tune_params", ".", "prefetch", "->", "l1_cache_line_size", ",", "opts", "->", "x_param_values", ",", "global_options_set", ".", "x_param_values", ")", ";", "if", "(", "aarch64_tune_params", ".", "prefetch", "->", "l2_cache_size", ">=", "0", ")", "maybe_set_param_value", "(", "PARAM_L2_CACHE_SIZE", ",", "aarch64_tune_params", ".", "prefetch", "->", "l2_cache_size", ",", "opts", "->", "x_param_values", ",", "global_options_set", ".", "x_param_values", ")", ";", "maybe_set_param_value", "(", "PARAM_SCHED_PRESSURE_ALGORITHM", ",", "SCHED_PRESSURE_MODEL", ",", "opts", "->", "x_param_values", ",", "global_options_set", ".", "x_param_values", ")", ";", "if", "(", "opts", "->", "x_flag_prefetch_loop_arrays", "<", "0", "&&", "!", "opts", "->", "x_optimize_size", "&&", "aarch64_tune_params", ".", "prefetch", "->", "default_opt_level", ">=", "0", "&&", "opts", "->", "x_optimize", ">=", "aarch64_tune_params", ".", "prefetch", "->", "default_opt_level", ")", "opts", "->", "x_flag_prefetch_loop_arrays", "=", "1", ";", "aarch64_override_options_after_change_1", "(", "opts", ")", ";", "}", "</s>" ]

[ "'Unpack", "'", "up", "the", "internal", "tuning", "structs", "and", "update", "the", "options", "in", "OPTS", ".", "The", "caller", "must", "have", "set", "up", "selected_tune", "and", "selected_arch", "as", "all", "the", "other", "target-specific", "codegen", "decisions", "are", "derived", "from", "them", "." ]

[ "aarch64", "0", "2", "1", "0", "1", "0", "1", "0", "0", "0", "0", "0", "0", "1" ]

aarch645

aarch64_override_options_internal

aarch64

CPU

GCC

17,947

325

1

[]

[ "<s>", "static", "unsigned", "int", "aarch64_hard_regno_nregs", "(", "unsigned", "regno", ",", "machine_mode", "mode", ")", "{", "HOST_WIDE_INT", "lowest_size", "=", "constant_lower_bound", "(", "GET_MODE_SIZE", "(", "mode", ")", ")", ";", "switch", "(", "aarch64_regno_regclass", "(", "regno", ")", ")", "{", "case", "FP_REGS", ":", "case", "FP_LO_REGS", ":", "if", "(", "aarch64_sve_data_mode_p", "(", "mode", ")", ")", "return", "exact_div", "(", "GET_MODE_SIZE", "(", "mode", ")", ",", "BYTES_PER_SVE_VECTOR", ")", ".", "to_constant", "(", ")", ";", "return", "CEIL", "(", "lowest_size", ",", "UNITS_PER_VREG", ")", ";", "case", "PR_REGS", ":", "case", "PR_LO_REGS", ":", "case", "PR_HI_REGS", ":", "return", "1", ";", "default", ":", "return", "CEIL", "(", "lowest_size", ",", "UNITS_PER_WORD", ")", ";", "}", "gcc_unreachable", "(", ")", ";", "}", "</s>" ]

[ "Implement", "HARD_REGNO_NREGS", "." ]

[ "aarch64", "1" ]

aarch645

aarch64_hard_regno_nregs

aarch64

CPU

GCC

17,948

95

1

[]

[ "<s>", "void", "X86AsmPrinter", "::", "emitFunctionBodyEnd", "(", ")", "{", "if", "(", "EmitFPOData", ")", "{", "if", "(", "auto", "*", "XTS", "=", "static_cast", "<", "X86TargetStreamer", "*", ">", "(", "OutStreamer", "->", "getTargetStreamer", "(", ")", ")", ")", "XTS", "->", "emitFPOEndProc", "(", ")", ";", "}", "}", "</s>" ]

[ "Targets", "can", "override", "this", "to", "emit", "stuff", "after", "the", "last", "basic", "block", "in", "the", "function", "." ]

[ "X86", "X86", "X86" ]

X86AsmPrinter10

emitFunctionBodyEnd

X86

CPU

LLVM

17,949

39

1

[]

[ "<s>", "void", "aarch64_init_builtins", "(", "void", ")", "{", "tree", "ftype_set_fpr", "=", "build_function_type_list", "(", "void_type_node", ",", "unsigned_type_node", ",", "NULL", ")", ";", "tree", "ftype_get_fpr", "=", "build_function_type_list", "(", "unsigned_type_node", ",", "NULL", ")", ";", "aarch64_builtin_decls", "[", "AARCH64_BUILTIN_GET_FPCR", "]", "=", "add_builtin_function", "(", "\"__builtin_aarch64_get_fpcr\"", ",", "ftype_get_fpr", ",", "AARCH64_BUILTIN_GET_FPCR", ",", "BUILT_IN_MD", ",", "NULL", ",", "NULL_TREE", ")", ";", "aarch64_builtin_decls", "[", "AARCH64_BUILTIN_SET_FPCR", "]", "=", "add_builtin_function", "(", "\"__builtin_aarch64_set_fpcr\"", ",", "ftype_set_fpr", ",", "AARCH64_BUILTIN_SET_FPCR", ",", "BUILT_IN_MD", ",", "NULL", ",", "NULL_TREE", ")", ";", "aarch64_builtin_decls", "[", "AARCH64_BUILTIN_GET_FPSR", "]", "=", "add_builtin_function", "(", "\"__builtin_aarch64_get_fpsr\"", ",", "ftype_get_fpr", ",", "AARCH64_BUILTIN_GET_FPSR", ",", "BUILT_IN_MD", ",", "NULL", ",", "NULL_TREE", ")", ";", "aarch64_builtin_decls", "[", "AARCH64_BUILTIN_SET_FPSR", "]", "=", "add_builtin_function", "(", "\"__builtin_aarch64_set_fpsr\"", ",", "ftype_set_fpr", ",", "AARCH64_BUILTIN_SET_FPSR", ",", "BUILT_IN_MD", ",", "NULL", ",", "NULL_TREE", ")", ";", "if", "(", "TARGET_SIMD", ")", "aarch64_init_simd_builtins", "(", ")", ";", "if", "(", "TARGET_CRC32", ")", "aarch64_init_crc32_builtins", "(", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_INIT_BUILTINS", "." ]

[ "aarch64", "\"__builtin_aarch64_get_fpcr\"", "\"__builtin_aarch64_set_fpcr\"", "\"__builtin_aarch64_get_fpsr\"", "\"__builtin_aarch64_set_fpsr\"" ]

aarch64-builtins2

aarch64_init_builtins

aarch64

CPU

GCC

17,950

125

1

[]

[ "<s>", "std", "::", "vector", "<", "const", "SUnit", "*", ">", "GCNMinRegScheduler", "::", "schedule", "(", "ArrayRef", "<", "const", "SUnit", "*", ">", "TopRoots", ",", "const", "ScheduleDAG", "&", "DAG", ")", "{", "const", "auto", "&", "SUnits", "=", "DAG", ".", "SUnits", ";", "std", "::", "vector", "<", "const", "SUnit", "*", ">", "Schedule", ";", "Schedule", ".", "reserve", "(", "SUnits", ".", "size", "(", ")", ")", ";", "initNumPreds", "(", "SUnits", ")", ";", "int", "StepNo", "=", "0", ";", "for", "(", "auto", "SU", ":", "TopRoots", ")", "{", "RQ", ".", "push_back", "(", "*", "new", "(", "Alloc", ".", "Allocate", "(", ")", ")", "Candidate", "(", "SU", ",", "StepNo", ")", ")", ";", "}", "releaseSuccessors", "(", "&", "DAG", ".", "EntrySU", ",", "StepNo", ")", ";", "while", "(", "!", "RQ", ".", "empty", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"\\n=== Picking candidate, Step = \"", "<<", "StepNo", "<<", "\"\\n\"", "\"Ready queue:\"", ";", "for", "(", "auto", "&", "C", ":", "RQ", ")", "dbgs", "(", ")", "<<", "' '", "<<", "C", ".", "SU", "->", "NodeNum", "<<", "\"(P\"", "<<", "C", ".", "Priority", "<<", "')'", ";", "dbgs", "(", ")", "<<", "'\\n'", ";", ")", ";", "auto", "C", "=", "pickCandidate", "(", ")", ";", "assert", "(", "C", ")", ";", "RQ", ".", "remove", "(", "*", "C", ")", ";", "auto", "SU", "=", "C", "->", "SU", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Selected \"", ";", "SU", "->", "dump", "(", "&", "DAG", ")", ")", ";", "releaseSuccessors", "(", "SU", ",", "StepNo", ")", ";", "Schedule", ".", "push_back", "(", "SU", ")", ";", "setIsScheduled", "(", "SU", ")", ";", "if", "(", "getReadySuccessors", "(", "SU", ")", "==", "0", ")", "bumpPredsPriority", "(", "SU", ",", "StepNo", ")", ";", "++", "StepNo", ";", "}", "assert", "(", "SUnits", ".", "size", "(", ")", "==", "Schedule", ".", "size", "(", ")", ")", ";", "return", "Schedule", ";", "}", "</s>" ]

[ "Schedule", "-", "This", "is", "called", "back", "from", "ScheduleDAGInstrs", ":", ":Run", "(", ")", "when", "it", "'s", "time", "to", "do", "some", "work", "." ]

[ "AMDGPU", "0", "\"\\n=== Picking candidate, Step = \"", "\"\\n\"", "\"Ready queue:\"", "\"(P\"", "\"Selected \"", "0" ]

GCNMinRegStrategy8

schedule

AMDGPU

GPU

LLVM

17,951

267

1

[]

[ "<s>", "unsigned", "PPCTargetLowering", "::", "getPrefLoopAlignment", "(", "MachineLoop", "*", "ML", ")", "const", "{", "switch", "(", "Subtarget", ".", "getDarwinDirective", "(", ")", ")", "{", "default", ":", "break", ";", "case", "PPC", "::", "DIR_970", ":", "case", "PPC", "::", "DIR_PWR4", ":", "case", "PPC", "::", "DIR_PWR5", ":", "case", "PPC", "::", "DIR_PWR5X", ":", "case", "PPC", "::", "DIR_PWR6", ":", "case", "PPC", "::", "DIR_PWR6X", ":", "case", "PPC", "::", "DIR_PWR7", ":", "case", "PPC", "::", "DIR_PWR8", ":", "case", "PPC", "::", "DIR_PWR9", ":", "{", "if", "(", "!", "ML", ")", "break", ";", "const", "PPCInstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "uint64_t", "LoopSize", "=", "0", ";", "for", "(", "auto", "I", "=", "ML", "->", "block_begin", "(", ")", ",", "IE", "=", "ML", "->", "block_end", "(", ")", ";", "I", "!=", "IE", ";", "++", "I", ")", "for", "(", "auto", "J", "=", "(", "*", "I", ")", "->", "begin", "(", ")", ",", "JE", "=", "(", "*", "I", ")", "->", "end", "(", ")", ";", "J", "!=", "JE", ";", "++", "J", ")", "{", "LoopSize", "+=", "TII", "->", "getInstSizeInBytes", "(", "*", "J", ")", ";", "if", "(", "LoopSize", ">", "32", ")", "break", ";", "}", "if", "(", "LoopSize", ">", "16", "&&", "LoopSize", "<=", "32", ")", "return", "5", ";", "break", ";", "}", "}", "return", "TargetLowering", "::", "getPrefLoopAlignment", "(", "ML", ")", ";", "}", "</s>" ]

[ "Return", "the", "preferred", "loop", "alignment", "." ]

[ "PowerPC", "PPC", "PPC::DIR_970", "PPC::DIR_PWR4", "PPC::DIR_PWR5", "PPC::DIR_PWR5X", "PPC::DIR_PWR6", "PPC::DIR_PWR6X", "PPC::DIR_PWR7", "PPC::DIR_PWR8", "PPC::DIR_PWR9", "PPC", "0", "32", "16", "32", "5" ]

PPCISelLowering (2)7

getPrefLoopAlignment

PowerPC

CPU

LLVM

17,952

197

1

[]

[ "<s>", "SDValue", "HexagonTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Should not custom lower this!\"", ")", ";", "case", "ISD", "::", "ConstantPool", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EH_RETURN", ":", "return", "LowerEH_RETURN", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "RETURNADDR", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FRAMEADDR", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GlobalTLSAddress", ":", "llvm_unreachable", "(", "\"TLS not implemented for Hexagon.\"", ")", ";", "case", "ISD", "::", "ATOMIC_FENCE", ":", "return", "LowerATOMIC_FENCE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GlobalAddress", ":", "return", "LowerGLOBALADDRESS", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BlockAddress", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VASTART", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BR_JT", ":", "return", "LowerBR_JT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "DYNAMIC_STACKALLOC", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SELECT_CC", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SELECT", ":", "return", "Op", ";", "case", "ISD", "::", "INTRINSIC_WO_CHAIN", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INLINEASM", ":", "return", "LowerINLINEASM", "(", "Op", ",", "DAG", ")", ";", "}", "}", "</s>" ]

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "Hexagon", "Hexagon", "\"Should not custom lower this!\"", "ISD::ConstantPool", "ISD::EH_RETURN", "ISD::RETURNADDR", "ISD::FRAMEADDR", "ISD::GlobalTLSAddress", "\"TLS not implemented for Hexagon.\"", "ISD::ATOMIC_FENCE", "ISD::GlobalAddress", "ISD::BlockAddress", "ISD::VASTART", "ISD::BR_JT", "ISD::DYNAMIC_STACKALLOC", "ISD::SELECT_CC", "ISD::SELECT", "ISD::INTRINSIC_WO_CHAIN", "ISD::INLINEASM" ]

HexagonISelLowering112

LowerOperation

Hexagon

DSP

LLVM

17,953

219

1

[]

[ "<s>", "static", "rtx", "get_thread_pointer", "(", "int", "to_reg", ")", "{", "rtx", "tp", ",", "reg", ",", "insn", ";", "tp", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "1", ",", "const0_rtx", ")", ",", "UNSPEC_TP", ")", ";", "if", "(", "!", "to_reg", ")", "return", "tp", ";", "reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "insn", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "reg", ",", "tp", ")", ";", "insn", "=", "emit_insn", "(", "insn", ")", ";", "return", "reg", ";", "}", "</s>" ]

[ "Load", "the", "thread", "pointer", ".", "If", "TO_REG", "is", "true", ",", "force", "it", "into", "a", "register", "." ]

[ "i386", "1" ]

i3863

get_thread_pointer

i386

CPU

GCC

17,954

68

1

[]

[ "<s>", "SDValue", "XCoreTargetLowering", "::", "LowerCall", "(", "TargetLowering", "::", "CallLoweringInfo", "&", "CLI", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "CLI", ".", "DAG", ";", "SDLoc", "&", "dl", "=", "CLI", ".", "DL", ";", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", "=", "CLI", ".", "Outs", ";", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", "=", "CLI", ".", "OutVals", ";", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", "=", "CLI", ".", "Ins", ";", "SDValue", "Chain", "=", "CLI", ".", "Chain", ";", "SDValue", "Callee", "=", "CLI", ".", "Callee", ";", "bool", "&", "isTailCall", "=", "CLI", ".", "IsTailCall", ";", "CallingConv", "::", "ID", "CallConv", "=", "CLI", ".", "CallConv", ";", "bool", "isVarArg", "=", "CLI", ".", "IsVarArg", ";", "isTailCall", "=", "false", ";", "switch", "(", "CallConv", ")", "{", "default", ":", "report_fatal_error", "(", "\"Unsupported calling convention\"", ")", ";", "case", "CallingConv", "::", "Fast", ":", "case", "CallingConv", "::", "C", ":", "return", "LowerCCCCallTo", "(", "Chain", ",", "Callee", ",", "CallConv", ",", "isVarArg", ",", "isTailCall", ",", "Outs", ",", "OutVals", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ")", ";", "}", "}", "</s>" ]

[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]

[ "XCore", "XCore", "ISD::OutputArg", "ISD::InputArg", "\"Unsupported calling convention\"" ]

XCoreISelLowering (2)1

LowerCall

XCore

MPU

LLVM

17,955

165

1

[]

[ "<s>", "void", "MipsELFStreamer", "::", "emitValueImpl", "(", "const", "MCExpr", "*", "Value", ",", "unsigned", "Size", ",", "SMLoc", "Loc", ")", "{", "MCELFStreamer", "::", "emitValueImpl", "(", "Value", ",", "Size", ",", "Loc", ")", ";", "Labels", ".", "clear", "(", ")", ";", "}", "</s>" ]

[ "Overriding", "these", "functions", "allows", "us", "to", "dismiss", "all", "labels", "that", "are", "candidates", "for", "marking", "as", "microMIPS", "when", ".word/.long/.4byte", "etc", "directives", "are", "emitted", "." ]

[ "Mips", "Mips" ]

MipsELFStreamer19

emitValueImpl

Mips

CPU

LLVM

17,956

35

1

[]

[ "<s>", "unsigned", "SIRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "SIFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ".", "getFrameLowering", "(", ")", ";", "const", "SIMachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "FuncInfo", "->", "getFrameOffsetReg", "(", ")", ":", "FuncInfo", "->", "getStackPtrOffsetReg", "(", ")", ";", "}", "</s>" ]

[ "Debug", "information", "queries", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI" ]

AMDGPURegisterInfo24

getFrameRegister

AMDGPU

GPU

LLVM

17,957

65

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "isVectorLoadExtDesirable", "(", "SDValue", "ExtVal", ")", "const", "{", "if", "(", "isa", "<", "MaskedLoadSDNode", ">", "(", "ExtVal", ".", "getOperand", "(", "0", ")", ")", ")", "return", "false", ";", "EVT", "SrcVT", "=", "ExtVal", ".", "getOperand", "(", "0", ")", ".", "getValueType", "(", ")", ";", "if", "(", "SrcVT", ".", "getScalarType", "(", ")", "==", "MVT", "::", "i1", ")", "return", "false", ";", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "folding", "a", "vector", "load", "into", "ExtVal", "(", "a", "sign", ",", "zero", ",", "or", "any", "extend", "node", ")", "is", "profitable", "." ]

[ "X86", "X86", "0", "0", "MVT::i1" ]

X86ISelLowering (2)5

isVectorLoadExtDesirable

X86

CPU

LLVM

17,958

61

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "for", "(", "MachineFunction", "::", "iterator", "MBBi", "=", "MF", ".", "begin", "(", ")", ";", "MBBi", "!=", "MF", ".", "end", "(", ")", ";", "MBBi", "++", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MBBi", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "MIi", "=", "MBB", ".", "begin", "(", ")", ";", "MIi", "!=", "MBB", ".", "end", "(", ")", ";", "MIi", "++", ")", "{", "MachineInstr", "&", "MI", "=", "*", "MIi", ";", "for", "(", "int", "i", "=", "0", ";", "i", "<", "MI", ".", "getNumOperands", "(", ")", ";", "i", "++", ")", "{", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isMetadata", "(", ")", ")", "{", "const", "MDNode", "*", "mdn", "=", "MO", ".", "getMetadata", "(", ")", ";", "mdn", "->", "dump", "(", ")", ";", "errs", "(", ")", "<<", "MI", "<<", "\"\\n\"", ";", "}", "}", "}", "}", "return", "false", ";", "}", "</s>" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "0", "\"\\n\"" ]

MachineInstPrint

runOnMachineFunction

X86

CPU

LLVM

17,959

144

1

[]

[ "<s>", "bool", "DLXPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createDLXISelDag", "(", "getDLXTargetMachine", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "DLX", "DLX", "DLX", "DLX" ]

DLXTargetMachine

addInstSelector

DLX

CPU

LLVM

17,960

21

1

[]

[ "<s>", "X86TargetMachine", "::", "X86TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "is64Bit", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "Options", ".", "StackAlignmentOverride", ",", "is64Bit", ")", ",", "FrameLowering", "(", "*", "this", ",", "Subtarget", ")", ",", "InstrItins", "(", "Subtarget", ".", "getInstrItineraryData", "(", ")", ")", "{", "if", "(", "getRelocationModel", "(", ")", "==", "Reloc", "::", "Static", ")", "{", "Subtarget", ".", "setPICStyle", "(", "PICStyles", "::", "None", ")", ";", "}", "else", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", ")", "{", "Subtarget", ".", "setPICStyle", "(", "PICStyles", "::", "RIPRel", ")", ";", "}", "else", "if", "(", "Subtarget", ".", "isTargetCOFF", "(", ")", ")", "{", "Subtarget", ".", "setPICStyle", "(", "PICStyles", "::", "None", ")", ";", "}", "else", "if", "(", "Subtarget", ".", "isTargetDarwin", "(", ")", ")", "{", "if", "(", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "Subtarget", ".", "setPICStyle", "(", "PICStyles", "::", "StubPIC", ")", ";", "else", "{", "assert", "(", "getRelocationModel", "(", ")", "==", "Reloc", "::", "DynamicNoPIC", ")", ";", "Subtarget", ".", "setPICStyle", "(", "PICStyles", "::", "StubDynamicNoPIC", ")", ";", "}", "}", "else", "if", "(", "Subtarget", ".", "isTargetELF", "(", ")", ")", "{", "Subtarget", ".", "setPICStyle", "(", "PICStyles", "::", "GOT", ")", ";", "}", "if", "(", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Default", ")", "this", "->", "Options", ".", "FloatABIType", "=", "FloatABI", "::", "Hard", ";", "}", "</s>" ]

[ "Create", "an", "X86", "target", "." ]

[ "X86", "X86", "X86" ]

X86TargetMachine104

X86TargetMachine

X86

CPU

LLVM

17,961

248

1

[]

[ "<s>", "static", "void", "ia64_output_function_prologue", "(", "FILE", "*", "file", ",", "HOST_WIDE_INT", "size", "ATTRIBUTE_UNUSED", ")", "{", "int", "mask", ",", "grsave", ",", "grsave_prev", ";", "if", "(", "current_frame_info", ".", "need_regstk", ")", "fprintf", "(", "file", ",", "\"\\t.regstk %d, %d, %d, %d\\n\"", ",", "current_frame_info", ".", "n_input_regs", ",", "current_frame_info", ".", "n_local_regs", ",", "current_frame_info", ".", "n_output_regs", ",", "current_frame_info", ".", "n_rotate_regs", ")", ";", "if", "(", "ia64_except_unwind_info", "(", "&", "global_options", ")", "!=", "UI_TARGET", ")", "return", ";", "mask", "=", "0", ";", "grsave", "=", "grsave_prev", "=", "0", ";", "if", "(", "current_frame_info", ".", "r", "[", "reg_save_b0", "]", "!=", "0", ")", "{", "mask", "|=", "8", ";", "grsave", "=", "grsave_prev", "=", "current_frame_info", ".", "r", "[", "reg_save_b0", "]", ";", "}", "if", "(", "current_frame_info", ".", "r", "[", "reg_save_ar_pfs", "]", "!=", "0", "&&", "(", "grsave_prev", "==", "0", "||", "current_frame_info", ".", "r", "[", "reg_save_ar_pfs", "]", "==", "grsave_prev", "+", "1", ")", ")", "{", "mask", "|=", "4", ";", "if", "(", "grsave_prev", "==", "0", ")", "grsave", "=", "current_frame_info", ".", "r", "[", "reg_save_ar_pfs", "]", ";", "grsave_prev", "=", "current_frame_info", ".", "r", "[", "reg_save_ar_pfs", "]", ";", "}", "if", "(", "current_frame_info", ".", "r", "[", "reg_fp", "]", "!=", "0", "&&", "(", "grsave_prev", "==", "0", "||", "current_frame_info", ".", "r", "[", "reg_fp", "]", "==", "grsave_prev", "+", "1", ")", ")", "{", "mask", "|=", "2", ";", "if", "(", "grsave_prev", "==", "0", ")", "grsave", "=", "HARD_FRAME_POINTER_REGNUM", ";", "grsave_prev", "=", "current_frame_info", ".", "r", "[", "reg_fp", "]", ";", "}", "if", "(", "current_frame_info", ".", "r", "[", "reg_save_pr", "]", "!=", "0", "&&", "(", "grsave_prev", "==", "0", "||", "current_frame_info", ".", "r", "[", "reg_save_pr", "]", "==", "grsave_prev", "+", "1", ")", ")", "{", "mask", "|=", "1", ";", "if", "(", "grsave_prev", "==", "0", ")", "grsave", "=", "current_frame_info", ".", "r", "[", "reg_save_pr", "]", ";", "}", "if", "(", "mask", "&&", "TARGET_GNU_AS", ")", "fprintf", "(", "file", ",", "\"\\t.prologue %d, %d\\n\"", ",", "mask", ",", "ia64_dbx_register_number", "(", "grsave", ")", ")", ";", "else", "fputs", "(", "\"\\t.prologue\\n\"", ",", "file", ")", ";", "if", "(", "current_frame_info", ".", "spill_cfa_off", "!=", "-", "16", ")", "fprintf", "(", "file", ",", "\"\\t.spill %ld\\n\"", ",", "(", "long", ")", "(", "current_frame_info", ".", "spill_cfa_off", "+", "current_frame_info", ".", "spill_size", ")", ")", ";", "}", "</s>" ]

[ "Emit", "the", "function", "prologue", "." ]

[ "ia64", "\"\\t.regstk %d, %d, %d, %d\\n\"", "0", "0", "0", "8", "0", "0", "1", "4", "0", "0", "0", "1", "2", "0", "0", "0", "1", "1", "0", "\"\\t.prologue %d, %d\\n\"", "\"\\t.prologue\\n\"", "16", "\"\\t.spill %ld\\n\"" ]

ia644

ia64_output_function_prologue

ia64

CPU

GCC

17,962

317

1

[]

[ "<s>", "const", "char", "*", "SPUTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "if", "(", "node_names", ".", "empty", "(", ")", ")", "{", "node_names", "[", "(", "unsigned", ")", "SPUISD", "::", "RET_FLAG", "]", "=", "\"SPUISD::RET_FLAG\"", ";", "node_names", "[", "(", "unsigned", ")", "SPUISD", "::", "Hi", "]", "=", "\"SPUISD::Hi\"", ";", "node_names", "[", "(", "unsigned", ")", "SPUISD", "::", "Lo", "]", "=", "\"SPUISD::Lo\"", ";", "node_names", "[", "(", "unsigned", ")", "SPUISD", "::", "PCRelAddr", "]", "=", "\"SPUISD::PCRelAddr\"", ";", "node_names", "[", "(", "unsigned", ")", "SPUISD", "::", "AFormAddr", "]", "=", "\"SPUISD::AFormAddr\"", ";", "node_names", "[", "(", "unsigned", ")", "SPUISD", "::", "IndirectAddr", "]", "=", "\"SPUISD::IndirectAddr\"", ";", "node_names", "[", "(", "unsigned", ")", "SPUISD", "::", "LDRESULT", "]", "=", "\"SPUISD::LDRESULT\"", ";", "node_names", "[", "(", "unsigned", ")", "SPUISD", "::", "CALL", "]", "=", "\"SPUISD::CALL\"", ";", "node_names", "[", "(", "unsigned", ")", "SPUISD", "::", "SHUFB", "]", "=", "\"SPUISD::SHUFB\"", ";", "node_names", "[", "(", "unsigned", ")", "SPUISD", "::", "SHUFFLE_MASK", "]", "=", "\"SPUISD::SHUFFLE_MASK\"", ";", "node_names", "[", "(", "unsigned", ")", "SPUISD", "::", "CNTB", "]", "=", "\"SPUISD::CNTB\"", ";", "node_names", "[", "(", "unsigned", ")", "SPUISD", "::", "PREFSLOT2VEC", "]", "=", "\"SPUISD::PREFSLOT2VEC\"", ";", "node_names", "[", "(", "unsigned", ")", "SPUISD", "::", "VEC2PREFSLOT", "]", "=", "\"SPUISD::VEC2PREFSLOT\"", ";", "node_names", "[", "(", "unsigned", ")", "SPUISD", "::", "SHLQUAD_L_BITS", "]", "=", "\"SPUISD::SHLQUAD_L_BITS\"", ";", "node_names", "[", "(", "unsigned", ")", "SPUISD", "::", "SHLQUAD_L_BYTES", "]", "=", "\"SPUISD::SHLQUAD_L_BYTES\"", ";", "node_names", "[", "(", "unsigned", ")", "SPUISD", "::", "VEC_SHL", "]", "=", "\"SPUISD::VEC_SHL\"", ";", "node_names", "[", "(", "unsigned", ")", "SPUISD", "::", "VEC_SRL", "]", "=", "\"SPUISD::VEC_SRL\"", ";", "node_names", "[", "(", "unsigned", ")", "SPUISD", "::", "VEC_SRA", "]", "=", "\"SPUISD::VEC_SRA\"", ";", "node_names", "[", "(", "unsigned", ")", "SPUISD", "::", "VEC_ROTL", "]", "=", "\"SPUISD::VEC_ROTL\"", ";", "node_names", "[", "(", "unsigned", ")", "SPUISD", "::", "VEC_ROTR", "]", "=", "\"SPUISD::VEC_ROTR\"", ";", "node_names", "[", "(", "unsigned", ")", "SPUISD", "::", "ROTBYTES_LEFT", "]", "=", "\"SPUISD::ROTBYTES_LEFT\"", ";", "node_names", "[", "(", "unsigned", ")", "SPUISD", "::", "ROTBYTES_LEFT_BITS", "]", "=", "\"SPUISD::ROTBYTES_LEFT_BITS\"", ";", "node_names", "[", "(", "unsigned", ")", "SPUISD", "::", "SELECT_MASK", "]", "=", "\"SPUISD::SELECT_MASK\"", ";", "node_names", "[", "(", "unsigned", ")", "SPUISD", "::", "SELB", "]", "=", "\"SPUISD::SELB\"", ";", "node_names", "[", "(", "unsigned", ")", "SPUISD", "::", "ADD64_MARKER", "]", "=", "\"SPUISD::ADD64_MARKER\"", ";", "node_names", "[", "(", "unsigned", ")", "SPUISD", "::", "SUB64_MARKER", "]", "=", "\"SPUISD::SUB64_MARKER\"", ";", "node_names", "[", "(", "unsigned", ")", "SPUISD", "::", "MUL64_MARKER", "]", "=", "\"SPUISD::MUL64_MARKER\"", ";", "}", "std", "::", "map", "<", "unsigned", ",", "const", "char", "*", ">", "::", "iterator", "i", "=", "node_names", ".", "find", "(", "Opcode", ")", ";", "return", "(", "(", "i", "!=", "node_names", ".", "end", "(", ")", ")", "?", "i", "->", "second", ":", "0", ")", ";", "}", "</s>" ]

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "CellSPU", "SPU", "SPUISD::RET_FLAG", "\"SPUISD::RET_FLAG\"", "SPUISD::Hi", "\"SPUISD::Hi\"", "SPUISD::Lo", "\"SPUISD::Lo\"", "SPUISD::PCRelAddr", "\"SPUISD::PCRelAddr\"", "SPUISD::AFormAddr", "\"SPUISD::AFormAddr\"", "SPUISD::IndirectAddr", "\"SPUISD::IndirectAddr\"", "SPUISD::LDRESULT", "\"SPUISD::LDRESULT\"", "SPUISD::CALL", "\"SPUISD::CALL\"", "SPUISD::SHUFB", "\"SPUISD::SHUFB\"", "SPUISD::SHUFFLE_MASK", "\"SPUISD::SHUFFLE_MASK\"", "SPUISD::CNTB", "\"SPUISD::CNTB\"", "SPUISD::PREFSLOT2VEC", "\"SPUISD::PREFSLOT2VEC\"", "SPUISD::VEC2PREFSLOT", "\"SPUISD::VEC2PREFSLOT\"", "SPUISD::SHLQUAD_L_BITS", "\"SPUISD::SHLQUAD_L_BITS\"", "SPUISD::SHLQUAD_L_BYTES", "\"SPUISD::SHLQUAD_L_BYTES\"", "SPUISD::VEC_SHL", "\"SPUISD::VEC_SHL\"", "SPUISD::VEC_SRL", "\"SPUISD::VEC_SRL\"", "SPUISD::VEC_SRA", "\"SPUISD::VEC_SRA\"", "SPUISD::VEC_ROTL", "\"SPUISD::VEC_ROTL\"", "SPUISD::VEC_ROTR", "\"SPUISD::VEC_ROTR\"", "SPUISD::ROTBYTES_LEFT", "\"SPUISD::ROTBYTES_LEFT\"", "SPUISD::ROTBYTES_LEFT_BITS", "\"SPUISD::ROTBYTES_LEFT_BITS\"", "SPUISD::SELECT_MASK", "\"SPUISD::SELECT_MASK\"", "SPUISD::SELB", "\"SPUISD::SELB\"", "SPUISD::ADD64_MARKER", "\"SPUISD::ADD64_MARKER\"", "SPUISD::SUB64_MARKER", "\"SPUISD::SUB64_MARKER\"", "SPUISD::MUL64_MARKER", "\"SPUISD::MUL64_MARKER\"", "0" ]

SPUISelLowering12

getTargetNodeName

CellSPU

MPU

LLVM

17,963

387

1

[]

[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "override", "{", "llvm_unreachable", "(", "\"relaxInstruction() unimplemented\"", ")", ";", "}", "</s>" ]

[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]

[ "Sparc", "\"relaxInstruction() unimplemented\"" ]

SparcAsmBackend

relaxInstruction

Sparc

CPU

LLVM

17,964

21

1

[]

[ "<s>", "bool", "MipsFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "DisableFramePointerElim", "(", "MF", ")", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", ";", "}", "</s>" ]

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "Mips", "Mips" ]

MipsFrameLowering29

hasFP

Mips

CPU

LLVM

17,965

36

1

[]

[ "<s>", "bool", "ARMAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNum", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "0", "]", ")", "{", "if", "(", "ExtraCode", "[", "1", "]", "!=", "0", ")", "return", "true", ";", "switch", "(", "ExtraCode", "[", "0", "]", ")", "{", "default", ":", "return", "true", ";", "case", "'a'", ":", "if", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isReg", "(", ")", ")", "{", "O", "<<", "\"[\"", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", "<<", "\"]\"", ";", "return", "false", ";", "}", "case", "'c'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isImm", "(", ")", ")", "return", "true", ";", "printNoHashImmediate", "(", "MI", ",", "OpNum", ",", "O", ")", ";", "return", "false", ";", "case", "'P'", ":", "case", "'q'", ":", "printOperand", "(", "MI", ",", "OpNum", ",", "O", ")", ";", "return", "false", ";", "case", "'Q'", ":", "case", "'R'", ":", "case", "'H'", ":", "report_fatal_error", "(", "\"llvm does not support 'Q', 'R', and 'H' modifiers!\"", ")", ";", "return", "true", ";", "}", "}", "printOperand", "(", "MI", ",", "OpNum", ",", "O", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]

[ "ARM", "ARM", "0", "1", "0", "0", "\"[\"", "\"]\"", "\"llvm does not support 'Q', 'R', and 'H' modifiers!\"" ]

ARMAsmPrinter29

PrintAsmOperand

ARM

CPU

LLVM

17,966

184

1

[]

[ "<s>", "const", "MCFixupKindInfo", "&", "OR1KAsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "OR1K", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_OR1K_NONE\"", ",", "0", ",", "32", ",", "0", "}", ",", "{", "\"fixup_OR1K_32\"", ",", "0", ",", "32", ",", "0", "}", ",", "{", "\"fixup_OR1K_16\"", ",", "0", ",", "16", ",", "0", "}", ",", "{", "\"fixup_OR1K_8\"", ",", "0", ",", "8", ",", "0", "}", ",", "{", "\"fixup_OR1K_LO16_INSN\"", ",", "0", ",", "16", ",", "0", "}", ",", "{", "\"fixup_OR1K_HI16_INSN\"", ",", "0", ",", "16", ",", "0", "}", ",", "{", "\"fixup_OR1K_REL26\"", ",", "0", ",", "26", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "\"fixup_OR1K_PCREL32\"", ",", "0", ",", "32", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "\"fixup_OR1K_PCREL16\"", ",", "0", ",", "16", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "\"fixup_OR1K_PCREL8\"", ",", "0", ",", "8", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "\"fixup_OR1K_GOTPC_HI16\"", ",", "0", ",", "16", ",", "0", "}", ",", "{", "\"fixup_OR1K_GOTPC_LO16\"", ",", "0", ",", "16", ",", "0", "}", ",", "{", "\"fixup_OR1K_GOT16\"", ",", "0", ",", "16", ",", "0", "}", ",", "{", "\"fixup_OR1K_PLT26\"", ",", "0", ",", "26", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "\"fixup_OR1K_GOTOFF_HI16\"", ",", "0", ",", "16", ",", "0", "}", ",", "{", "\"fixup_OR1K_GOTOFF_LO16\"", ",", "0", ",", "16", ",", "0", "}", ",", "{", "\"fixup_OR1K_COPY\"", ",", "0", ",", "32", ",", "0", "}", ",", "{", "\"fixup_OR1K_GLOB_DAT\"", ",", "0", ",", "32", ",", "0", "}", ",", "{", "\"fixup_OR1K_JMP_SLOT\"", ",", "0", ",", "32", ",", "0", "}", ",", "{", "\"fixup_OR1K_RELATIVE\"", ",", "0", ",", "32", ",", "0", "}", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "(", ")", "&&", "\"Invalid kind!\"", ")", ";", "return", "Infos", "[", "Kind", "-", "FirstTargetFixupKind", "]", ";", "}", "</s>" ]

[ "Get", "information", "on", "a", "fixup", "kind", "." ]

[ "OR1K", "OR1K", "OR1K::NumTargetFixupKinds", "\"fixup_OR1K_NONE\"", "0", "32", "0", "\"fixup_OR1K_32\"", "0", "32", "0", "\"fixup_OR1K_16\"", "0", "16", "0", "\"fixup_OR1K_8\"", "0", "8", "0", "\"fixup_OR1K_LO16_INSN\"", "0", "16", "0", "\"fixup_OR1K_HI16_INSN\"", "0", "16", "0", "\"fixup_OR1K_REL26\"", "0", "26", "\"fixup_OR1K_PCREL32\"", "0", "32", "\"fixup_OR1K_PCREL16\"", "0", "16", "\"fixup_OR1K_PCREL8\"", "0", "8", "\"fixup_OR1K_GOTPC_HI16\"", "0", "16", "0", "\"fixup_OR1K_GOTPC_LO16\"", "0", "16", "0", "\"fixup_OR1K_GOT16\"", "0", "16", "0", "\"fixup_OR1K_PLT26\"", "0", "26", "\"fixup_OR1K_GOTOFF_HI16\"", "0", "16", "0", "\"fixup_OR1K_GOTOFF_LO16\"", "0", "16", "0", "\"fixup_OR1K_COPY\"", "0", "32", "0", "\"fixup_OR1K_GLOB_DAT\"", "0", "32", "0", "\"fixup_OR1K_JMP_SLOT\"", "0", "32", "0", "\"fixup_OR1K_RELATIVE\"", "0", "32", "0", "\"Invalid kind!\"" ]

OR1KAsmBackend

getFixupKindInfo

OR1K

CPU

LLVM

17,967

273

1

[]

[ "<s>", "static", "const", "char", "*", "detect_processor_freebsd", "(", "void", ")", "{", "return", "\"powerpc\"", ";", "}", "</s>" ]

[ "Currently", "returns", "default", "powerpc", "." ]

[ "powerpcspe", "\"powerpc\"" ]

driver-powerpcspe

detect_processor_freebsd

powerpcspe

CPU

GCC

17,968

13

1

[]

[ "<s>", "bool", "AArch64FastISel", "::", "optimizeSelect", "(", "const", "SelectInst", "*", "SI", ")", "{", "if", "(", "!", "SI", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "1", ")", ")", "return", "false", ";", "const", "Value", "*", "Src1Val", ",", "*", "Src2Val", ";", "unsigned", "Opc", "=", "0", ";", "bool", "NeedExtraOp", "=", "false", ";", "if", "(", "auto", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "SI", "->", "getTrueValue", "(", ")", ")", ")", "{", "if", "(", "CI", "->", "isOne", "(", ")", ")", "{", "Src1Val", "=", "SI", "->", "getCondition", "(", ")", ";", "Src2Val", "=", "SI", "->", "getFalseValue", "(", ")", ";", "Opc", "=", "AArch64", "::", "ORRWrr", ";", "}", "else", "{", "assert", "(", "CI", "->", "isZero", "(", ")", ")", ";", "Src1Val", "=", "SI", "->", "getFalseValue", "(", ")", ";", "Src2Val", "=", "SI", "->", "getCondition", "(", ")", ";", "Opc", "=", "AArch64", "::", "BICWrr", ";", "}", "}", "else", "if", "(", "auto", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "SI", "->", "getFalseValue", "(", ")", ")", ")", "{", "if", "(", "CI", "->", "isOne", "(", ")", ")", "{", "Src1Val", "=", "SI", "->", "getCondition", "(", ")", ";", "Src2Val", "=", "SI", "->", "getTrueValue", "(", ")", ";", "Opc", "=", "AArch64", "::", "ORRWrr", ";", "NeedExtraOp", "=", "true", ";", "}", "else", "{", "assert", "(", "CI", "->", "isZero", "(", ")", ")", ";", "Src1Val", "=", "SI", "->", "getCondition", "(", ")", ";", "Src2Val", "=", "SI", "->", "getTrueValue", "(", ")", ";", "Opc", "=", "AArch64", "::", "ANDWrr", ";", "}", "}", "if", "(", "!", "Opc", ")", "return", "false", ";", "unsigned", "Src1Reg", "=", "getRegForValue", "(", "Src1Val", ")", ";", "if", "(", "!", "Src1Reg", ")", "return", "false", ";", "bool", "Src1IsKill", "=", "hasTrivialKill", "(", "Src1Val", ")", ";", "unsigned", "Src2Reg", "=", "getRegForValue", "(", "Src2Val", ")", ";", "if", "(", "!", "Src2Reg", ")", "return", "false", ";", "bool", "Src2IsKill", "=", "hasTrivialKill", "(", "Src2Val", ")", ";", "if", "(", "NeedExtraOp", ")", "{", "Src1Reg", "=", "emitLogicalOp_ri", "(", "ISD", "::", "XOR", ",", "MVT", "::", "i32", ",", "Src1Reg", ",", "Src1IsKill", ",", "1", ")", ";", "Src1IsKill", "=", "true", ";", "}", "unsigned", "ResultReg", "=", "fastEmitInst_rr", "(", "Opc", ",", "&", "AArch64", "::", "GPR32RegClass", ",", "Src1Reg", ",", "Src1IsKill", ",", "Src2Reg", ",", "Src2IsKill", ")", ";", "updateValueMap", "(", "SI", ",", "ResultReg", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "Given", "a", "select", "instruction", "that", "was", "understood", "by", "analyzeSelect", "and", "returned", "Optimizable", "=", "true", ",", "attempt", "to", "optimize", "MI", "by", "merging", "it", "with", "one", "of", "its", "operands", "." ]

[ "AArch64", "AArch64", "1", "0", "AArch64::ORRWrr", "AArch64::BICWrr", "AArch64::ORRWrr", "AArch64::ANDWrr", "ISD::XOR", "MVT::i32", "1", "AArch64::GPR32RegClass" ]

AArch64FastISel (2)

optimizeSelect

AArch64

CPU

LLVM

17,969

340

1

[]

[ "<s>", "void", "ix86_split_fp_branch", "(", "enum", "rtx_code", "code", ",", "rtx", "op1", ",", "rtx", "op2", ",", "rtx", "target1", ",", "rtx", "target2", ",", "rtx", "tmp", ",", "rtx", "pushed", ")", "{", "rtx", "second", ",", "bypass", ";", "rtx", "label", "=", "NULL_RTX", ";", "rtx", "condition", ";", "int", "bypass_probability", "=", "-", "1", ",", "second_probability", "=", "-", "1", ",", "probability", "=", "-", "1", ";", "rtx", "i", ";", "if", "(", "target2", "!=", "pc_rtx", ")", "{", "rtx", "tmp", "=", "target2", ";", "code", "=", "reverse_condition_maybe_unordered", "(", "code", ")", ";", "target2", "=", "target1", ";", "target1", "=", "tmp", ";", "}", "condition", "=", "ix86_expand_fp_compare", "(", "code", ",", "op1", ",", "op2", ",", "tmp", ",", "&", "second", ",", "&", "bypass", ")", ";", "if", "(", "pushed", ")", "ix86_free_from_memory", "(", "GET_MODE", "(", "pushed", ")", ")", ";", "if", "(", "split_branch_probability", ">=", "0", ")", "{", "probability", "=", "split_branch_probability", ";", "if", "(", "bypass", ")", "bypass_probability", "=", "1", ";", "if", "(", "second", ")", "second_probability", "=", "1", ";", "}", "if", "(", "bypass", "!=", "NULL_RTX", ")", "{", "label", "=", "gen_label_rtx", "(", ")", ";", "i", "=", "emit_jump_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "pc_rtx", ",", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "bypass", ",", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "label", ")", ",", "pc_rtx", ")", ")", ")", ";", "if", "(", "bypass_probability", ">=", "0", ")", "REG_NOTES", "(", "i", ")", "=", "gen_rtx_EXPR_LIST", "(", "REG_BR_PROB", ",", "GEN_INT", "(", "bypass_probability", ")", ",", "REG_NOTES", "(", "i", ")", ")", ";", "}", "i", "=", "emit_jump_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "pc_rtx", ",", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "condition", ",", "target1", ",", "target2", ")", ")", ")", ";", "if", "(", "probability", ">=", "0", ")", "REG_NOTES", "(", "i", ")", "=", "gen_rtx_EXPR_LIST", "(", "REG_BR_PROB", ",", "GEN_INT", "(", "probability", ")", ",", "REG_NOTES", "(", "i", ")", ")", ";", "if", "(", "second", "!=", "NULL_RTX", ")", "{", "i", "=", "emit_jump_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "pc_rtx", ",", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "second", ",", "target1", ",", "target2", ")", ")", ")", ";", "if", "(", "second_probability", ">=", "0", ")", "REG_NOTES", "(", "i", ")", "=", "gen_rtx_EXPR_LIST", "(", "REG_BR_PROB", ",", "GEN_INT", "(", "second_probability", ")", ",", "REG_NOTES", "(", "i", ")", ")", ";", "}", "if", "(", "label", "!=", "NULL_RTX", ")", "emit_label", "(", "label", ")", ";", "}", "</s>" ]

[ "Split", "branch", "based", "on", "floating", "point", "condition", "." ]

[ "i386", "1", "1", "1", "0", "1", "1", "0", "0", "0" ]

i3863

ix86_split_fp_branch

i386

CPU

GCC

17,970

331

1

[]

[ "<s>", "bool", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "Tile64" ]

Tile64FrameLowering

hasFP

Tile64

VLIW

LLVM

17,971

14

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"AArch64 MI Peephole Optimization pass\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AArch64", "\"AArch64 MI Peephole Optimization pass\"" ]

AArch64MIPeepholeOpt

getPassName

AArch64

CPU

LLVM

17,972

11

1

[]

[ "<s>", "static", "void", "rs6000_output_function_prologue", "(", "FILE", "*", "file", ",", "HOST_WIDE_INT", "size", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "!", "cfun", "->", "is_thunk", ")", "rs6000_output_savres_externs", "(", "file", ")", ";", "if", "(", "DEFAULT_ABI", "==", "ABI_ELFv2", "&&", "cfun", "->", "machine", "->", "r2_setup_needed", ")", "{", "const", "char", "*", "name", "=", "XSTR", "(", "XEXP", "(", "DECL_RTL", "(", "current_function_decl", ")", ",", "0", ")", ",", "0", ")", ";", "fprintf", "(", "file", ",", "\"0:\\taddis 2,12,.TOC.-0b@ha\\n\"", ")", ";", "fprintf", "(", "file", ",", "\"\\taddi 2,2,.TOC.-0b@l\\n\"", ")", ";", "fputs", "(", "\"\\t.localentry\\t\"", ",", "file", ")", ";", "assemble_name", "(", "file", ",", "name", ")", ";", "fputs", "(", "\",.-\"", ",", "file", ")", ";", "assemble_name", "(", "file", ",", "name", ")", ";", "fputs", "(", "\"\\n\"", ",", "file", ")", ";", "}", "if", "(", "TARGET_PROFILE_KERNEL", "&&", "crtl", "->", "profile", ")", "{", "gcc_assert", "(", "DEFAULT_ABI", "==", "ABI_AIX", "||", "DEFAULT_ABI", "==", "ABI_ELFv2", ")", ";", "gcc_assert", "(", "!", "TARGET_32BIT", ")", ";", "asm_fprintf", "(", "file", ",", "\"\\tmflr %s\\n\"", ",", "reg_names", "[", "0", "]", ")", ";", "asm_fprintf", "(", "file", ",", "\"\\tstd %s,16(%s)\\n\"", ",", "reg_names", "[", "0", "]", ",", "reg_names", "[", "1", "]", ")", ";", "if", "(", "DEFAULT_ABI", "!=", "ABI_ELFv2", "&&", "cfun", "->", "static_chain_decl", "!=", "NULL", ")", "{", "asm_fprintf", "(", "file", ",", "\"\\tstd %s,24(%s)\\n\"", ",", "reg_names", "[", "STATIC_CHAIN_REGNUM", "]", ",", "reg_names", "[", "1", "]", ")", ";", "fprintf", "(", "file", ",", "\"\\tbl %s\\n\"", ",", "RS6000_MCOUNT", ")", ";", "asm_fprintf", "(", "file", ",", "\"\\tld %s,24(%s)\\n\"", ",", "reg_names", "[", "STATIC_CHAIN_REGNUM", "]", ",", "reg_names", "[", "1", "]", ")", ";", "}", "else", "fprintf", "(", "file", ",", "\"\\tbl %s\\n\"", ",", "RS6000_MCOUNT", ")", ";", "}", "rs6000_pic_labelno", "++", ";", "}", "</s>" ]

[ "Write", "function", "prologue", "." ]

[ "rs6000", "0", "0", "\"0:\\taddis 2,12,.TOC.-0b@ha\\n\"", "\"\\taddi 2,2,.TOC.-0b@l\\n\"", "\"\\t.localentry\\t\"", "\",.-\"", "\"\\n\"", "\"\\tmflr %s\\n\"", "0", "\"\\tstd %s,16(%s)\\n\"", "0", "1", "\"\\tstd %s,24(%s)\\n\"", "1", "\"\\tbl %s\\n\"", "\"\\tld %s,24(%s)\\n\"", "1", "\"\\tbl %s\\n\"" ]

rs60004

rs6000_output_function_prologue

rs6000

CPU

GCC

17,973

235

1

[]

[ "<s>", "Value", "*", "ARM64TargetLowering", "::", "emitStoreConditional", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "Value", "*", "Val", ",", "Value", "*", "Addr", ",", "AtomicOrdering", "Ord", ")", "const", "{", "Module", "*", "M", "=", "Builder", ".", "GetInsertBlock", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "bool", "IsRelease", "=", "Ord", "==", "Release", "||", "Ord", "==", "AcquireRelease", "||", "Ord", "==", "SequentiallyConsistent", ";", "if", "(", "Val", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", "==", "128", ")", "{", "Intrinsic", "::", "ID", "Int", "=", "IsRelease", "?", "Intrinsic", "::", "arm64_stlxp", ":", "Intrinsic", "::", "arm64_stxp", ";", "Function", "*", "Stxr", "=", "Intrinsic", "::", "getDeclaration", "(", "M", ",", "Int", ")", ";", "Type", "*", "Int64Ty", "=", "Type", "::", "getInt64Ty", "(", "M", "->", "getContext", "(", ")", ")", ";", "Value", "*", "Lo", "=", "Builder", ".", "CreateTrunc", "(", "Val", ",", "Int64Ty", ",", "\"lo\"", ")", ";", "Value", "*", "Hi", "=", "Builder", ".", "CreateTrunc", "(", "Builder", ".", "CreateLShr", "(", "Val", ",", "64", ")", ",", "Int64Ty", ",", "\"hi\"", ")", ";", "Addr", "=", "Builder", ".", "CreateBitCast", "(", "Addr", ",", "Type", "::", "getInt8PtrTy", "(", "M", "->", "getContext", "(", ")", ")", ")", ";", "return", "Builder", ".", "CreateCall3", "(", "Stxr", ",", "Lo", ",", "Hi", ",", "Addr", ")", ";", "}", "Intrinsic", "::", "ID", "Int", "=", "IsRelease", "?", "Intrinsic", "::", "arm64_stlxr", ":", "Intrinsic", "::", "arm64_stxr", ";", "Type", "*", "Tys", "[", "]", "=", "{", "Addr", "->", "getType", "(", ")", "}", ";", "Function", "*", "Stxr", "=", "Intrinsic", "::", "getDeclaration", "(", "M", ",", "Int", ",", "Tys", ")", ";", "return", "Builder", ".", "CreateCall2", "(", "Stxr", ",", "Builder", ".", "CreateZExtOrBitCast", "(", "Val", ",", "Stxr", "->", "getFunctionType", "(", ")", "->", "getParamType", "(", "0", ")", ")", ",", "Addr", ")", ";", "}", "</s>" ]

[ "Perform", "a", "store-conditional", "operation", "to", "Addr", "." ]

[ "ARM64", "ARM64", "128", "Intrinsic::ID", "Intrinsic::arm64_stlxp", "Intrinsic::arm64_stxp", "Intrinsic::getDeclaration", "\"lo\"", "64", "\"hi\"", "Intrinsic::ID", "Intrinsic::arm64_stlxr", "Intrinsic::arm64_stxr", "Intrinsic::getDeclaration", "0" ]

ARM64ISelLowering

emitStoreConditional

ARM64

CPU

LLVM

17,974

261

1

[]

[ "<s>", "Value", "*", "Simplifier", "::", "simplify", "(", "Context", "&", "C", ")", "{", "WorkListType", "Q", ";", "Q", ".", "push_back", "(", "C", ".", "Root", ")", ";", "unsigned", "Count", "=", "0", ";", "const", "unsigned", "Limit", "=", "SimplifyLimit", ";", "while", "(", "!", "Q", ".", "empty", "(", ")", ")", "{", "if", "(", "Count", "++", ">=", "Limit", ")", "break", ";", "Instruction", "*", "U", "=", "dyn_cast", "<", "Instruction", ">", "(", "Q", ".", "pop_front_val", "(", ")", ")", ";", "if", "(", "!", "U", "||", "U", "->", "getParent", "(", ")", "||", "!", "C", ".", "Used", ".", "count", "(", "U", ")", ")", "continue", ";", "bool", "Changed", "=", "false", ";", "for", "(", "Rule", "&", "R", ":", "Rules", ")", "{", "Value", "*", "W", "=", "R", ".", "Fn", "(", "U", ",", "C", ".", "Ctx", ")", ";", "if", "(", "!", "W", ")", "continue", ";", "Changed", "=", "true", ";", "C", ".", "record", "(", "W", ")", ";", "C", ".", "replace", "(", "U", ",", "W", ")", ";", "Q", ".", "push_back", "(", "C", ".", "Root", ")", ";", "break", ";", "}", "if", "(", "!", "Changed", ")", "{", "for", "(", "Value", "*", "Op", ":", "U", "->", "operands", "(", ")", ")", "Q", ".", "push_back", "(", "Op", ")", ";", "}", "}", "return", "Count", "<", "Limit", "?", "C", ".", "Root", ":", "nullptr", ";", "}", "</s>" ]

[ "Go", "through", "all", "the", "nodes", "in", "the", "graph", "and", "collapse", "any", "two", "nodes", "'", "a", "'", "and", "'", "b", "'", "if", "all", "of", "the", "following", "are", "true", ":" ]

[ "Hexagon", "0" ]

HexagonLoopIdiomRecognition

simplify

Hexagon

DSP

LLVM

17,975

199

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "isTailCall", "(", "const", "MachineInstr", "&", "Inst", ")", "const", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "ARM", "::", "TAILJMPd", ":", "case", "ARM", "::", "TAILJMPr", ":", "case", "ARM", "::", "TCRETURNdi", ":", "case", "ARM", "::", "TCRETURNri", ":", "return", "true", ";", "default", ":", "return", "false", ";", "}", "}", "</s>" ]

[ "Determines", "whether", "Inst", "is", "a", "tail", "call", "instruction", "." ]

[ "ARM", "ARM", "ARM::TAILJMPd", "ARM::TAILJMPr", "ARM::TCRETURNdi", "ARM::TCRETURNri" ]

ARMBaseInstrInfo63

isTailCall

ARM

CPU

LLVM

17,976

51

1

[]

[ "<s>", "static", "int", "arc_save_callee_saves", "(", "unsigned", "int", "gmask", ",", "bool", "save_blink", ",", "bool", "save_fp", ",", "HOST_WIDE_INT", "offset", ")", "{", "rtx", "reg", ";", "int", "frame_allocated", "=", "0", ";", "if", "(", "save_blink", ")", "{", "reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "RETURN_ADDR_REGNUM", ")", ";", "frame_allocated", "+=", "frame_save_reg", "(", "reg", ",", "offset", ")", ";", "offset", "=", "0", ";", "}", "if", "(", "gmask", ")", "for", "(", "int", "i", "=", "31", ";", "i", ">=", "0", ";", "i", "--", ")", "{", "machine_mode", "save_mode", "=", "SImode", ";", "if", "(", "TARGET_LL64", "&&", "(", "(", "i", "-", "1", ")", "%", "2", "==", "0", ")", "&&", "(", "(", "gmask", "&", "(", "1L", "<<", "i", ")", ")", "!=", "0", ")", "&&", "(", "(", "gmask", "&", "(", "1L", "<<", "(", "i", "-", "1", ")", ")", ")", "!=", "0", ")", ")", "{", "save_mode", "=", "DImode", ";", "--", "i", ";", "}", "else", "if", "(", "(", "gmask", "&", "(", "1L", "<<", "i", ")", ")", "==", "0", ")", "continue", ";", "reg", "=", "gen_rtx_REG", "(", "save_mode", ",", "i", ")", ";", "frame_allocated", "+=", "frame_save_reg", "(", "reg", ",", "offset", ")", ";", "offset", "=", "0", ";", "}", "if", "(", "save_fp", ")", "{", "frame_allocated", "+=", "frame_save_reg", "(", "hard_frame_pointer_rtx", ",", "offset", ")", ";", "offset", "=", "0", ";", "}", "if", "(", "arc_frame_pointer_needed", "(", ")", ")", "frame_move", "(", "hard_frame_pointer_rtx", ",", "stack_pointer_rtx", ")", ";", "return", "frame_allocated", ";", "}", "</s>" ]

[ "ARC", "'s", "prologue", ",", "save", "any", "needed", "call-saved", "regs", "(", "and", "call-used", "if", "this", "is", "an", "interrupt", "handler", ")", "for", "ARCompact", "ISA", ",", "using", "ST/STD", "instructions", "." ]

[ "arc", "0", "0", "31", "0", "1", "2", "0", "1L", "0", "1L", "1", "0", "1L", "0", "0", "0" ]

arc8

arc_save_callee_saves

arc

MPU

GCC

17,977

211

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "PPCRegisterInfo", "::", "getLargestLegalSuperClass", "(", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "if", "(", "Subtarget", ".", "hasVSX", "(", ")", ")", "{", "if", "(", "RC", "==", "&", "PPC", "::", "F8RCRegClass", ")", "return", "&", "PPC", "::", "VSFRCRegClass", ";", "else", "if", "(", "RC", "==", "&", "PPC", "::", "VRRCRegClass", ")", "return", "&", "PPC", "::", "VSRCRegClass", ";", "}", "return", "TargetRegisterInfo", "::", "getLargestLegalSuperClass", "(", "RC", ")", ";", "}", "</s>" ]

[ "Returns", "the", "largest", "super", "class", "of", "RC", "that", "is", "legal", "to", "use", "in", "the", "current", "sub-target", "and", "has", "the", "same", "spill", "size", "." ]

[ "PowerPC", "PPC", "PPC::F8RCRegClass", "PPC::VSFRCRegClass", "PPC::VRRCRegClass", "PPC::VSRCRegClass" ]

PPCRegisterInfo22

getLargestLegalSuperClass

PowerPC

CPU

LLVM

17,978

64

1

[]

[ "<s>", "int", "TMS320C64XRegisterInfo", "::", "getDwarfRegNum", "(", "unsigned", "reg_num", ",", "bool", "isEH", ")", "const", "{", "llvm_unreachable", "(", "\"Unimplemented function getDwarfRegNum\\n\"", ")", ";", "}", "</s>" ]

[ "Map", "a", "target", "register", "to", "an", "equivalent", "dwarf", "register", "number", "." ]

[ "TMS320C64X", "TMS320C64X", "\"Unimplemented function getDwarfRegNum\\n\"" ]

TMS320C64XRegisterInfo

getDwarfRegNum

TMS320C64X

VLIW

LLVM

17,979

19

1

[]

[ "<s>", "void", "arm_init_cumulative_args", "(", "CUMULATIVE_ARGS", "*", "pcum", ",", "tree", "fntype", ",", "rtx", "libname", "ATTRIBUTE_UNUSED", ",", "tree", "fndecl", "ATTRIBUTE_UNUSED", ")", "{", "pcum", "->", "nregs", "=", "(", "(", "fntype", "&&", "aggregate_value_p", "(", "TREE_TYPE", "(", "fntype", ")", ",", "fntype", ")", ")", "?", "1", ":", "0", ")", ";", "pcum", "->", "iwmmxt_nregs", "=", "0", ";", "pcum", "->", "can_split", "=", "true", ";", "pcum", "->", "call_cookie", "=", "CALL_NORMAL", ";", "if", "(", "TARGET_LONG_CALLS", ")", "pcum", "->", "call_cookie", "=", "CALL_LONG", ";", "if", "(", "fntype", ")", "{", "if", "(", "lookup_attribute", "(", "\"short_call\"", ",", "TYPE_ATTRIBUTES", "(", "fntype", ")", ")", ")", "pcum", "->", "call_cookie", "=", "CALL_SHORT", ";", "else", "if", "(", "lookup_attribute", "(", "\"long_call\"", ",", "TYPE_ATTRIBUTES", "(", "fntype", ")", ")", ")", "pcum", "->", "call_cookie", "=", "CALL_LONG", ";", "}", "pcum", "->", "named_count", "=", "0", ";", "pcum", "->", "nargs", "=", "0", ";", "if", "(", "TARGET_REALLY_IWMMXT", "&&", "fntype", ")", "{", "tree", "fn_arg", ";", "for", "(", "fn_arg", "=", "TYPE_ARG_TYPES", "(", "fntype", ")", ";", "fn_arg", ";", "fn_arg", "=", "TREE_CHAIN", "(", "fn_arg", ")", ")", "pcum", "->", "named_count", "+=", "1", ";", "if", "(", "!", "pcum", "->", "named_count", ")", "pcum", "->", "named_count", "=", "INT_MAX", ";", "}", "}", "</s>" ]

[ "Initialize", "a", "variable", "CUM", "of", "type", "CUMULATIVE_ARGS", "for", "a", "call", "to", "a", "function", "whose", "data", "type", "is", "FNTYPE", ".", "For", "a", "library", "call", ",", "FNTYPE", "is", "NULL", "." ]

[ "arm", "1", "0", "0", "\"short_call\"", "\"long_call\"", "0", "0", "1" ]

arm3

arm_init_cumulative_args

arm

CPU

GCC

17,980

175

1

[]

[ "<s>", "unsigned", "MipsRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MipsSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "Subtarget", ".", "getFrameLowering", "(", ")", ";", "bool", "IsN64", "=", "static_cast", "<", "const", "MipsTargetMachine", "&", ">", "(", "MF", ".", "getTarget", "(", ")", ")", ".", "getABI", "(", ")", ".", "IsN64", "(", ")", ";", "if", "(", "Subtarget", ".", "inMips16Mode", "(", ")", ")", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "Mips", "::", "S0", ":", "Mips", "::", "SP", ";", "else", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "(", "IsN64", "?", "Mips", "::", "FP_64", ":", "Mips", "::", "FP", ")", ":", "(", "IsN64", "?", "Mips", "::", "SP_64", ":", "Mips", "::", "SP", ")", ";", "}", "</s>" ]

[ "Debug", "information", "queries", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips::S0", "Mips::SP", "Mips::FP_64", "Mips::FP", "Mips::SP_64", "Mips::SP" ]

MipsRegisterInfo (2)1

getFrameRegister

Mips

CPU

LLVM

17,981

120

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "TII", "=", "static_cast", "<", "const", "R600InstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "DEBUG", "(", "MF", ".", "dump", "(", ")", ";", ")", ";", "OrderedBlks", ".", "clear", "(", ")", ";", "Visited", ".", "clear", "(", ")", ";", "FuncRep", "=", "&", "MF", ";", "MLI", "=", "&", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"LoopInfo:\\n\"", ";", "PrintLoopinfo", "(", "*", "MLI", ")", ";", ")", ";", "MDT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "DEBUG", "(", "MDT", "->", "print", "(", "dbgs", "(", ")", ",", "(", "const", "llvm", "::", "Module", "*", ")", "nullptr", ")", ";", ")", ";", "PDT", "=", "&", "getAnalysis", "<", "MachinePostDominatorTree", ">", "(", ")", ";", "DEBUG", "(", "PDT", "->", "print", "(", "dbgs", "(", ")", ")", ";", ")", ";", "prepare", "(", ")", ";", "run", "(", ")", ";", "DEBUG", "(", "MF", ".", "dump", "(", ")", ";", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "R600", "\"LoopInfo:\\n\"" ]

AMDILCFGStructurizer

runOnMachineFunction

AMDGPU

GPU

LLVM

17,982

168

1

[]

[ "<s>", "bool", "RISCVAsmBackend", "::", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "return", "getRelaxedOpcode", "(", "Inst", ".", "getOpcode", "(", ")", ")", "!=", "Inst", ".", "getOpcode", "(", ")", ";", "}", "</s>" ]

[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]

[ "RISCV", "RISCV" ]

RISCVAsmBackend

mayNeedRelaxation

RISCV

CPU

LLVM

17,983

34

1

[]

[ "<s>", "static", "bool", "bfin_frame_pointer_required", "(", "void", ")", "{", "e_funkind", "fkind", "=", "funkind", "(", "TREE_TYPE", "(", "current_function_decl", ")", ")", ";", "if", "(", "fkind", "!=", "SUBROUTINE", ")", "return", "true", ";", "if", "(", "TARGET_OMIT_LEAF_FRAME_POINTER", "&&", "!", "crtl", "->", "is_leaf", ")", "return", "true", ";", "return", "false", ";", "}", "</s>" ]

[ "Value", "should", "be", "nonzero", "if", "functions", "must", "have", "frame", "pointers", ".", "Zero", "means", "the", "frame", "pointer", "need", "not", "be", "set", "up", "(", "and", "parms", "may", "be", "accessed", "via", "the", "stack", "pointer", ")", "in", "functions", "that", "seem", "suitable", "." ]

[ "bfin" ]

bfin

bfin_frame_pointer_required

bfin

DSP

GCC

17,984

43

1

[]

[ "<s>", "void", "ARMConstantIslands", "::", "verify", "(", ")", "{", "BBInfoVector", "&", "BBInfo", "=", "BBUtils", "->", "getBBInfo", "(", ")", ";", "assert", "(", "is_sorted", "(", "*", "MF", ",", "[", "&", "BBInfo", "]", "(", "const", "MachineBasicBlock", "&", "LHS", ",", "const", "MachineBasicBlock", "&", "RHS", ")", "{", "return", "BBInfo", "[", "LHS", ".", "getNumber", "(", ")", "]", ".", "postOffset", "(", ")", "<", "BBInfo", "[", "RHS", ".", "getNumber", "(", ")", "]", ".", "postOffset", "(", ")", ";", "}", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Verifying \"", "<<", "CPUsers", ".", "size", "(", ")", "<<", "\" CP users.\\n\"", ")", ";", "for", "(", "CPUser", "&", "U", ":", "CPUsers", ")", "{", "unsigned", "UserOffset", "=", "getUserOffset", "(", "U", ")", ";", "if", "(", "isCPEntryInRange", "(", "U", ".", "MI", ",", "UserOffset", ",", "U", ".", "CPEMI", ",", "U", ".", "getMaxDisp", "(", ")", "+", "2", ",", "U", ".", "NegOk", ",", "true", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"OK\\n\"", ")", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Out of range.\\n\"", ")", ";", "dumpBBs", "(", ")", ";", "LLVM_DEBUG", "(", "MF", "->", "dump", "(", ")", ")", ";", "llvm_unreachable", "(", "\"Constant pool entry out of range!\"", ")", ";", "}", "}", "</s>" ]

[ "Check", "if", "this", "register", "bank", "is", "valid", "." ]

[ "ARM", "ARM", "\"Verifying \"", "\" CP users.\\n\"", "2", "\"OK\\n\"", "\"Out of range.\\n\"", "\"Constant pool entry out of range!\"" ]

ARMConstantIslandPass33

verify

ARM

CPU

LLVM

17,985

176

1

[]

[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "Return", "information", "about", "object", "file", "lowering", "." ]

[ "ARC" ]

ARCTargetMachine

getObjFileLowering

ARC

MPU

LLVM

17,986

16

1

[]

[ "<s>", "machine_mode", "aarch64_sve_int_mode", "(", "machine_mode", "mode", ")", "{", "scalar_int_mode", "int_mode", "=", "aarch64_sve_element_int_mode", "(", "mode", ")", ";", "return", "aarch64_sve_data_mode", "(", "int_mode", ",", "GET_MODE_NUNITS", "(", "mode", ")", ")", ".", "require", "(", ")", ";", "}", "</s>" ]

[ "Return", "the", "integer", "vector", "mode", "associated", "with", "SVE", "mode", "MODE", ".", "Unlike", "related_int_vector_mode", ",", "this", "can", "handle", "the", "case", "in", "which", "MODE", "is", "a", "predicate", "(", "and", "thus", "has", "a", "different", "total", "size", ")", "." ]

[ "aarch64" ]

aarch64

aarch64_sve_int_mode

aarch64

CPU

GCC

17,987

31

1

[]

[ "<s>", "MachineInstrBuilder", "R600InstrInfo", "::", "buildIndirectRead", "(", "MachineBasicBlock", "*", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "ValueReg", ",", "unsigned", "Address", ",", "unsigned", "OffsetReg", ",", "unsigned", "AddrChan", ")", "const", "{", "unsigned", "AddrReg", ";", "switch", "(", "AddrChan", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Invalid Channel\"", ")", ";", "case", "0", ":", "AddrReg", "=", "AMDGPU", "::", "R600_AddrRegClass", ".", "getRegister", "(", "Address", ")", ";", "break", ";", "case", "1", ":", "AddrReg", "=", "AMDGPU", "::", "R600_Addr_YRegClass", ".", "getRegister", "(", "Address", ")", ";", "break", ";", "case", "2", ":", "AddrReg", "=", "AMDGPU", "::", "R600_Addr_ZRegClass", ".", "getRegister", "(", "Address", ")", ";", "break", ";", "case", "3", ":", "AddrReg", "=", "AMDGPU", "::", "R600_Addr_WRegClass", ".", "getRegister", "(", "Address", ")", ";", "break", ";", "}", "MachineInstr", "*", "MOVA", "=", "buildDefaultInstruction", "(", "*", "MBB", ",", "I", ",", "AMDGPU", "::", "MOVA_INT_eg", ",", "AMDGPU", "::", "AR_X", ",", "OffsetReg", ")", ";", "setImmOperand", "(", "MOVA", ",", "AMDGPU", "::", "OpName", "::", "write", ",", "0", ")", ";", "MachineInstrBuilder", "Mov", "=", "buildDefaultInstruction", "(", "*", "MBB", ",", "I", ",", "AMDGPU", "::", "MOV", ",", "ValueReg", ",", "AddrReg", ")", ".", "addReg", "(", "AMDGPU", "::", "AR_X", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ";", "setImmOperand", "(", "Mov", ",", "AMDGPU", "::", "OpName", "::", "src0_rel", ",", "1", ")", ";", "return", "Mov", ";", "}", "</s>" ]

[ "Build", "instruction", "(", "s", ")", "for", "an", "indirect", "register", "read", "." ]

[ "R600", "\"Invalid Channel\"", "0", "1", "2", "3", "0", "1" ]

R600InstrInfo11

buildIndirectRead

R600

GPU

LLVM

17,988

194

1

[]

[ "<s>", "void", "visium_split_double_move", "(", "rtx", "*", "operands", ",", "enum", "machine_mode", "mode", ")", "{", "bool", "swap", "=", "false", ";", "if", "(", "GET_CODE", "(", "operands", "[", "0", "]", ")", "==", "REG", "&&", "GET_CODE", "(", "operands", "[", "1", "]", ")", "==", "REG", "&&", "REGNO", "(", "operands", "[", "0", "]", ")", "==", "REGNO", "(", "operands", "[", "1", "]", ")", "+", "1", ")", "swap", "=", "true", ";", "if", "(", "GET_CODE", "(", "operands", "[", "0", "]", ")", "==", "REG", "&&", "GET_CODE", "(", "operands", "[", "1", "]", ")", "==", "MEM", ")", "{", "rtx", "op", "=", "XEXP", "(", "operands", "[", "1", "]", ",", "0", ")", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "SUBREG", ")", "op", "=", "SUBREG_REG", "(", "op", ")", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "REG", "&&", "REGNO", "(", "op", ")", "==", "REGNO", "(", "operands", "[", "0", "]", ")", ")", "swap", "=", "true", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "PLUS", ")", "{", "rtx", "x", "=", "XEXP", "(", "op", ",", "0", ")", ";", "rtx", "y", "=", "XEXP", "(", "op", ",", "1", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "REG", "&&", "REGNO", "(", "x", ")", "==", "REGNO", "(", "operands", "[", "0", "]", ")", ")", "swap", "=", "true", ";", "if", "(", "GET_CODE", "(", "y", ")", "==", "REG", "&&", "REGNO", "(", "y", ")", "==", "REGNO", "(", "operands", "[", "0", "]", ")", ")", "swap", "=", "true", ";", "}", "}", "if", "(", "swap", ")", "{", "operands", "[", "2", "]", "=", "operand_subword", "(", "operands", "[", "0", "]", ",", "1", ",", "1", ",", "mode", ")", ";", "operands", "[", "3", "]", "=", "operand_subword", "(", "operands", "[", "1", "]", ",", "1", ",", "1", ",", "mode", ")", ";", "operands", "[", "4", "]", "=", "operand_subword", "(", "operands", "[", "0", "]", ",", "0", ",", "1", ",", "mode", ")", ";", "operands", "[", "5", "]", "=", "operand_subword", "(", "operands", "[", "1", "]", ",", "0", ",", "1", ",", "mode", ")", ";", "}", "else", "{", "operands", "[", "2", "]", "=", "operand_subword", "(", "operands", "[", "0", "]", ",", "0", ",", "1", ",", "mode", ")", ";", "operands", "[", "3", "]", "=", "operand_subword", "(", "operands", "[", "1", "]", ",", "0", ",", "1", ",", "mode", ")", ";", "operands", "[", "4", "]", "=", "operand_subword", "(", "operands", "[", "0", "]", ",", "1", ",", "1", ",", "mode", ")", ";", "operands", "[", "5", "]", "=", "operand_subword", "(", "operands", "[", "1", "]", ",", "1", ",", "1", ",", "mode", ")", ";", "}", "}", "</s>" ]

[ "Split", "a", "double", "move", "of", "OPERANDS", "in", "MODE", "." ]

[ "visium", "0", "1", "0", "1", "1", "0", "1", "1", "0", "0", "0", "1", "0", "0", "2", "0", "1", "1", "3", "1", "1", "1", "4", "0", "0", "1", "5", "1", "0", "1", "2", "0", "0", "1", "3", "1", "0", "1", "4", "0", "1", "1", "5", "1", "1", "1" ]

visium4

visium_split_double_move

visium

Virtual ISA

GCC

17,989

385

1

[]

[ "<s>", "bool", "RISCVMergeBaseOffsetOpt", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "if", "(", "skipFunction", "(", "Fn", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "DeadInstrs", ".", "clear", "(", ")", ";", "MRI", "=", "&", "Fn", ".", "getRegInfo", "(", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "Fn", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"MBB: \"", "<<", "MBB", ".", "getName", "(", ")", "<<", "\"\\n\"", ")", ";", "for", "(", "MachineInstr", "&", "HiLUI", ":", "MBB", ")", "{", "MachineInstr", "*", "LoADDI", "=", "nullptr", ";", "if", "(", "!", "detectLuiAddiGlobal", "(", "HiLUI", ",", "LoADDI", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\" Found lowered global address with one use: \"", "<<", "*", "LoADDI", "->", "getOperand", "(", "2", ")", ".", "getGlobal", "(", ")", "<<", "\"\\n\"", ")", ";", "detectAndFoldOffset", "(", "HiLUI", ",", "*", "LoADDI", ")", ";", "}", "}", "for", "(", "auto", "*", "MI", ":", "DeadInstrs", ")", "MI", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "RISCV", "RISCV", "\"MBB: \"", "\"\\n\"", "\" Found lowered global address with one use: \"", "2", "\"\\n\"" ]

RISCVMergeBaseOffset1

runOnMachineFunction

RISCV

CPU

LLVM

17,990

143

1

[]

[ "<s>", "bool", "AMDGPUAnnotateUniformValues", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "DA", "=", "&", "getAnalysis", "<", "DivergenceAnalysis", ">", "(", ")", ";", "visit", "(", "F", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUAnnotateUniformValues16

runOnFunction

AMDGPU

GPU

LLVM

17,991

39

1

[]

[ "<s>", "const", "char", "*", "AMDGPUTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "AMDGPUISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "AMDGPUISD", "::", "FIRST_NUMBER", ":", "break", ";", "NODE_NAME_CASE", "(", "CALL", ")", ";", "NODE_NAME_CASE", "(", "UMUL", ")", ";", "NODE_NAME_CASE", "(", "RET_FLAG", ")", ";", "NODE_NAME_CASE", "(", "BRANCH_COND", ")", ";", "NODE_NAME_CASE", "(", "DWORDADDR", ")", "NODE_NAME_CASE", "(", "FRACT", ")", "NODE_NAME_CASE", "(", "CLAMP", ")", "NODE_NAME_CASE", "(", "COS_HW", ")", "NODE_NAME_CASE", "(", "SIN_HW", ")", "NODE_NAME_CASE", "(", "FMAX_LEGACY", ")", "NODE_NAME_CASE", "(", "FMIN_LEGACY", ")", "NODE_NAME_CASE", "(", "FMAX3", ")", "NODE_NAME_CASE", "(", "SMAX3", ")", "NODE_NAME_CASE", "(", "UMAX3", ")", "NODE_NAME_CASE", "(", "FMIN3", ")", "NODE_NAME_CASE", "(", "SMIN3", ")", "NODE_NAME_CASE", "(", "UMIN3", ")", "NODE_NAME_CASE", "(", "FMED3", ")", "NODE_NAME_CASE", "(", "SMED3", ")", "NODE_NAME_CASE", "(", "UMED3", ")", "NODE_NAME_CASE", "(", "URECIP", ")", "NODE_NAME_CASE", "(", "DIV_SCALE", ")", "NODE_NAME_CASE", "(", "DIV_FMAS", ")", "NODE_NAME_CASE", "(", "DIV_FIXUP", ")", "NODE_NAME_CASE", "(", "TRIG_PREOP", ")", "NODE_NAME_CASE", "(", "RCP", ")", "NODE_NAME_CASE", "(", "RSQ", ")", "NODE_NAME_CASE", "(", "RSQ_LEGACY", ")", "NODE_NAME_CASE", "(", "RSQ_CLAMPED", ")", "NODE_NAME_CASE", "(", "LDEXP", ")", "NODE_NAME_CASE", "(", "FP_CLASS", ")", "NODE_NAME_CASE", "(", "DOT4", ")", "NODE_NAME_CASE", "(", "CARRY", ")", "NODE_NAME_CASE", "(", "BORROW", ")", "NODE_NAME_CASE", "(", "BFE_U32", ")", "NODE_NAME_CASE", "(", "BFE_I32", ")", "NODE_NAME_CASE", "(", "BFI", ")", "NODE_NAME_CASE", "(", "BFM", ")", "NODE_NAME_CASE", "(", "FFBH_U32", ")", "NODE_NAME_CASE", "(", "MUL_U24", ")", "NODE_NAME_CASE", "(", "MUL_I24", ")", "NODE_NAME_CASE", "(", "MAD_U24", ")", "NODE_NAME_CASE", "(", "MAD_I24", ")", "NODE_NAME_CASE", "(", "TEXTURE_FETCH", ")", "NODE_NAME_CASE", "(", "EXPORT", ")", "NODE_NAME_CASE", "(", "CONST_ADDRESS", ")", "NODE_NAME_CASE", "(", "REGISTER_LOAD", ")", "NODE_NAME_CASE", "(", "REGISTER_STORE", ")", "NODE_NAME_CASE", "(", "LOAD_CONSTANT", ")", "NODE_NAME_CASE", "(", "LOAD_INPUT", ")", "NODE_NAME_CASE", "(", "SAMPLE", ")", "NODE_NAME_CASE", "(", "SAMPLEB", ")", "NODE_NAME_CASE", "(", "SAMPLED", ")", "NODE_NAME_CASE", "(", "SAMPLEL", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE0", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE1", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE2", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE3", ")", "NODE_NAME_CASE", "(", "BUILD_VERTICAL_VECTOR", ")", "NODE_NAME_CASE", "(", "CONST_DATA_PTR", ")", "case", "AMDGPUISD", "::", "FIRST_MEM_OPCODE_NUMBER", ":", "break", ";", "NODE_NAME_CASE", "(", "SENDMSG", ")", "NODE_NAME_CASE", "(", "INTERP_MOV", ")", "NODE_NAME_CASE", "(", "INTERP_P1", ")", "NODE_NAME_CASE", "(", "INTERP_P2", ")", "NODE_NAME_CASE", "(", "STORE_MSKOR", ")", "NODE_NAME_CASE", "(", "TBUFFER_STORE_FORMAT", ")", "case", "AMDGPUISD", "::", "LAST_AMDGPU_ISD_NUMBER", ":", "break", ";", "}", "return", "nullptr", ";", "}", "</s>" ]

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "AMDGPU", "AMDGPU", "AMDGPUISD::NodeType", "AMDGPUISD::FIRST_NUMBER", "SI", "AMDGPUISD::FIRST_MEM_OPCODE_NUMBER", "AMDGPUISD::LAST_AMDGPU_ISD_NUMBER" ]

AMDGPUISelLowering84

getTargetNodeName

AMDGPU

GPU

LLVM

17,992

316

1

[]

[ "<s>", "void", "MipsSEFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedRegs", ",", "RS", ")", ";", "MipsFunctionInfo", "*", "MipsFI", "=", "MF", ".", "getInfo", "<", "MipsFunctionInfo", ">", "(", ")", ";", "MipsABIInfo", "ABI", "=", "STI", ".", "getABI", "(", ")", ";", "unsigned", "FP", "=", "ABI", ".", "GetFramePtr", "(", ")", ";", "unsigned", "BP", "=", "ABI", ".", "IsN64", "(", ")", "?", "Mips", "::", "S7_64", ":", "Mips", "::", "S7", ";", "if", "(", "hasFP", "(", "MF", ")", ")", "setAliasRegs", "(", "MF", ",", "SavedRegs", ",", "FP", ")", ";", "if", "(", "hasBP", "(", "MF", ")", ")", "setAliasRegs", "(", "MF", ",", "SavedRegs", ",", "BP", ")", ";", "if", "(", "MipsFI", "->", "callsEhReturn", "(", ")", ")", "MipsFI", "->", "createEhDataRegsFI", "(", ")", ";", "if", "(", "ExpandPseudo", "(", "MF", ")", ".", "expand", "(", ")", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "STI", ".", "hasMips64", "(", ")", "?", "&", "Mips", "::", "GPR64RegClass", ":", "&", "Mips", "::", "GPR32RegClass", ";", "int", "FI", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateStackObject", "(", "RC", "->", "getSize", "(", ")", ",", "RC", "->", "getAlignment", "(", ")", ",", "false", ")", ";", "RS", "->", "addScavengingFrameIndex", "(", "FI", ")", ";", "}", "uint64_t", "MaxSPOffset", "=", "MF", ".", "getInfo", "<", "MipsFunctionInfo", ">", "(", ")", "->", "getIncomingArgSize", "(", ")", "+", "estimateStackSize", "(", "MF", ")", ";", "if", "(", "isInt", "<", "16", ">", "(", "MaxSPOffset", ")", ")", "return", ";", "const", "TargetRegisterClass", "*", "RC", "=", "ABI", ".", "ArePtrs64bit", "(", ")", "?", "&", "Mips", "::", "GPR64RegClass", ":", "&", "Mips", "::", "GPR32RegClass", ";", "int", "FI", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateStackObject", "(", "RC", "->", "getSize", "(", ")", ",", "RC", "->", "getAlignment", "(", ")", ",", "false", ")", ";", "RS", "->", "addScavengingFrameIndex", "(", "FI", ")", ";", "}", "</s>" ]

[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips::S7_64", "Mips::S7", "Mips", "Mips", "Mips", "Mips::GPR64RegClass", "Mips::GPR32RegClass", "Mips", "16", "Mips::GPR64RegClass", "Mips::GPR32RegClass" ]

MipsSEFrameLowering

determineCalleeSaves

Mips

CPU

LLVM

17,993

279

1

[]

[ "<s>", "bool", "RISCVTargetLowering", "::", "getTgtMemIntrinsic", "(", "IntrinsicInfo", "&", "Info", ",", "const", "CallInst", "&", "I", ",", "MachineFunction", "&", "MF", ",", "unsigned", "Intrinsic", ")", "const", "{", "switch", "(", "Intrinsic", ")", "{", "default", ":", "return", "false", ";", "case", "Intrinsic", "::", "riscv_masked_atomicrmw_xchg_i32", ":", "case", "Intrinsic", "::", "riscv_masked_atomicrmw_add_i32", ":", "case", "Intrinsic", "::", "riscv_masked_atomicrmw_sub_i32", ":", "case", "Intrinsic", "::", "riscv_masked_atomicrmw_nand_i32", ":", "case", "Intrinsic", "::", "riscv_masked_atomicrmw_max_i32", ":", "case", "Intrinsic", "::", "riscv_masked_atomicrmw_min_i32", ":", "case", "Intrinsic", "::", "riscv_masked_atomicrmw_umax_i32", ":", "case", "Intrinsic", "::", "riscv_masked_atomicrmw_umin_i32", ":", "case", "Intrinsic", "::", "riscv_masked_cmpxchg_i32", ":", "{", "PointerType", "*", "PtrTy", "=", "cast", "<", "PointerType", ">", "(", "I", ".", "getArgOperand", "(", "0", ")", "->", "getType", "(", ")", ")", ";", "Info", ".", "opc", "=", "ISD", "::", "INTRINSIC_W_CHAIN", ";", "Info", ".", "memVT", "=", "MVT", "::", "getVT", "(", "PtrTy", "->", "getElementType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "0", ")", ";", "Info", ".", "offset", "=", "0", ";", "Info", ".", "align", "=", "Align", "(", "4", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOStore", "|", "MachineMemOperand", "::", "MOVolatile", ";", "return", "true", ";", "}", "}", "}", "</s>" ]

[ "Given", "an", "intrinsic", ",", "checks", "if", "on", "the", "target", "the", "intrinsic", "will", "need", "to", "map", "to", "a", "MemIntrinsicNode", "(", "touches", "memory", ")", "." ]

[ "RISCV", "RISCV", "Intrinsic::riscv_masked_atomicrmw_xchg_i32", "Intrinsic::riscv_masked_atomicrmw_add_i32", "Intrinsic::riscv_masked_atomicrmw_sub_i32", "Intrinsic::riscv_masked_atomicrmw_nand_i32", "Intrinsic::riscv_masked_atomicrmw_max_i32", "Intrinsic::riscv_masked_atomicrmw_min_i32", "Intrinsic::riscv_masked_atomicrmw_umax_i32", "Intrinsic::riscv_masked_atomicrmw_umin_i32", "Intrinsic::riscv_masked_cmpxchg_i32", "0", "ISD::INTRINSIC_W_CHAIN", "MVT::getVT", "0", "0", "4" ]

RISCVISelLowering32

getTgtMemIntrinsic

RISCV

CPU

LLVM

17,994

171

1

[]

[ "<s>", "void", "bfin_expand_prologue", "(", "void", ")", "{", "HOST_WIDE_INT", "frame_size", "=", "get_frame_size", "(", ")", ";", "rtx", "spreg", "=", "gen_rtx_REG", "(", "Pmode", ",", "REG_SP", ")", ";", "e_funkind", "fkind", "=", "funkind", "(", "TREE_TYPE", "(", "current_function_decl", ")", ")", ";", "rtx", "pic_reg_loaded", "=", "NULL_RTX", ";", "tree", "attrs", "=", "TYPE_ATTRIBUTES", "(", "TREE_TYPE", "(", "current_function_decl", ")", ")", ";", "bool", "all", "=", "lookup_attribute", "(", "\"saveall\"", ",", "attrs", ")", "!=", "NULL_TREE", ";", "if", "(", "fkind", "!=", "SUBROUTINE", ")", "{", "expand_interrupt_handler_prologue", "(", "spreg", ",", "fkind", ",", "all", ")", ";", "return", ";", "}", "if", "(", "crtl", "->", "limit_stack", "||", "(", "TARGET_STACK_CHECK_L1", "&&", "!", "DECL_NO_LIMIT_STACK", "(", "current_function_decl", ")", ")", ")", "{", "HOST_WIDE_INT", "offset", "=", "bfin_initial_elimination_offset", "(", "ARG_POINTER_REGNUM", ",", "STACK_POINTER_REGNUM", ")", ";", "rtx", "lim", "=", "crtl", "->", "limit_stack", "?", "stack_limit_rtx", ":", "NULL_RTX", ";", "rtx", "tmp", "=", "gen_rtx_REG", "(", "Pmode", ",", "REG_R3", ")", ";", "rtx", "p2reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "REG_P2", ")", ";", "emit_move_insn", "(", "tmp", ",", "p2reg", ")", ";", "if", "(", "!", "lim", ")", "{", "emit_move_insn", "(", "p2reg", ",", "gen_int_mode", "(", "0xFFB00000", ",", "SImode", ")", ")", ";", "emit_move_insn", "(", "p2reg", ",", "gen_rtx_MEM", "(", "Pmode", ",", "p2reg", ")", ")", ";", "lim", "=", "p2reg", ";", "}", "if", "(", "GET_CODE", "(", "lim", ")", "==", "SYMBOL_REF", ")", "{", "if", "(", "TARGET_ID_SHARED_LIBRARY", ")", "{", "rtx", "p1reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "REG_P1", ")", ";", "rtx", "val", ";", "pic_reg_loaded", "=", "bfin_load_pic_reg", "(", "p2reg", ")", ";", "val", "=", "legitimize_pic_address", "(", "stack_limit_rtx", ",", "p1reg", ",", "pic_reg_loaded", ")", ";", "emit_move_insn", "(", "p1reg", ",", "val", ")", ";", "frame_related_constant_load", "(", "p2reg", ",", "offset", ",", "FALSE", ")", ";", "emit_insn", "(", "gen_addsi3", "(", "p2reg", ",", "p2reg", ",", "p1reg", ")", ")", ";", "lim", "=", "p2reg", ";", "}", "else", "{", "rtx", "limit", "=", "plus_constant", "(", "Pmode", ",", "lim", ",", "offset", ")", ";", "emit_move_insn", "(", "p2reg", ",", "limit", ")", ";", "lim", "=", "p2reg", ";", "}", "}", "else", "{", "if", "(", "lim", "!=", "p2reg", ")", "emit_move_insn", "(", "p2reg", ",", "lim", ")", ";", "add_to_reg", "(", "p2reg", ",", "offset", ",", "0", ",", "0", ")", ";", "lim", "=", "p2reg", ";", "}", "emit_insn", "(", "gen_compare_lt", "(", "bfin_cc_rtx", ",", "spreg", ",", "lim", ")", ")", ";", "emit_insn", "(", "gen_trapifcc", "(", ")", ")", ";", "emit_move_insn", "(", "p2reg", ",", "tmp", ")", ";", "}", "expand_prologue_reg_save", "(", "spreg", ",", "all", ",", "false", ")", ";", "do_link", "(", "spreg", ",", "frame_size", ",", "all", ")", ";", "if", "(", "TARGET_ID_SHARED_LIBRARY", "&&", "!", "TARGET_SEP_DATA", "&&", "(", "crtl", "->", "uses_pic_offset_table", "||", "!", "crtl", "->", "is_leaf", ")", ")", "bfin_load_pic_reg", "(", "pic_offset_table_rtx", ")", ";", "}", "</s>" ]

[ "Generate", "RTL", "for", "the", "prologue", "of", "the", "current", "function", "." ]

[ "bfin", "\"saveall\"", "0xFFB00000", "0", "0" ]

bfin3

bfin_expand_prologue

bfin

DSP

GCC

17,995

387

1

[]

[ "<s>", "unsigned", "getNumberOfRegisters", "(", "unsigned", "ClassID", ")", "const", "{", "return", "64", ";", "}", "</s>" ]

[ "�", "?", "Vector", "TTI", "begin", "�", "?" ]

[ "VE", "64" ]

VETargetTransformInfo4

getNumberOfRegisters

VE

CPU

LLVM

17,996

12

1

[]

[ "<s>", "rtx", "array_to_constant", "(", "machine_mode", "mode", ",", "const", "unsigned", "char", "arr", "[", "16", "]", ")", "{", "machine_mode", "inner_mode", ";", "rtvec", "v", ";", "int", "units", ",", "size", ",", "i", ",", "j", ",", "k", ";", "HOST_WIDE_INT", "val", ";", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_INT", "&&", "GET_MODE_BITSIZE", "(", "mode", ")", "<=", "HOST_BITS_PER_WIDE_INT", ")", "{", "j", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "i", "=", "j", "<", "4", "?", "4", "-", "j", ":", "0", ";", "for", "(", "val", "=", "0", ";", "i", "<", "j", ";", "i", "++", ")", "val", "=", "(", "val", "<<", "8", ")", "|", "arr", "[", "i", "]", ";", "val", "=", "trunc_int_for_mode", "(", "val", ",", "mode", ")", ";", "return", "GEN_INT", "(", "val", ")", ";", "}", "if", "(", "mode", "==", "TImode", ")", "{", "HOST_WIDE_INT", "high", ";", "for", "(", "i", "=", "high", "=", "0", ";", "i", "<", "8", ";", "i", "++", ")", "high", "=", "(", "high", "<<", "8", ")", "|", "arr", "[", "i", "]", ";", "for", "(", "i", "=", "8", ",", "val", "=", "0", ";", "i", "<", "16", ";", "i", "++", ")", "val", "=", "(", "val", "<<", "8", ")", "|", "arr", "[", "i", "]", ";", "return", "immed_double_const", "(", "val", ",", "high", ",", "TImode", ")", ";", "}", "if", "(", "mode", "==", "SFmode", ")", "{", "val", "=", "(", "arr", "[", "0", "]", "<<", "24", ")", "|", "(", "arr", "[", "1", "]", "<<", "16", ")", "|", "(", "arr", "[", "2", "]", "<<", "8", ")", "|", "arr", "[", "3", "]", ";", "val", "=", "trunc_int_for_mode", "(", "val", ",", "SImode", ")", ";", "return", "hwint_to_const_double", "(", "SFmode", ",", "val", ")", ";", "}", "if", "(", "mode", "==", "DFmode", ")", "{", "for", "(", "i", "=", "0", ",", "val", "=", "0", ";", "i", "<", "8", ";", "i", "++", ")", "val", "=", "(", "val", "<<", "8", ")", "|", "arr", "[", "i", "]", ";", "return", "hwint_to_const_double", "(", "DFmode", ",", "val", ")", ";", "}", "if", "(", "!", "VECTOR_MODE_P", "(", "mode", ")", ")", "abort", "(", ")", ";", "units", "=", "GET_MODE_NUNITS", "(", "mode", ")", ";", "size", "=", "GET_MODE_UNIT_SIZE", "(", "mode", ")", ";", "inner_mode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "v", "=", "rtvec_alloc", "(", "units", ")", ";", "for", "(", "k", "=", "i", "=", "0", ";", "i", "<", "units", ";", "++", "i", ")", "{", "val", "=", "0", ";", "for", "(", "j", "=", "0", ";", "j", "<", "size", ";", "j", "++", ",", "k", "++", ")", "val", "=", "(", "val", "<<", "8", ")", "|", "arr", "[", "k", "]", ";", "if", "(", "GET_MODE_CLASS", "(", "inner_mode", ")", "==", "MODE_FLOAT", ")", "RTVEC_ELT", "(", "v", ",", "i", ")", "=", "hwint_to_const_double", "(", "inner_mode", ",", "val", ")", ";", "else", "RTVEC_ELT", "(", "v", ",", "i", ")", "=", "GEN_INT", "(", "trunc_int_for_mode", "(", "val", ",", "inner_mode", ")", ")", ";", "}", "if", "(", "k", ">", "16", ")", "abort", "(", ")", ";", "return", "gen_rtx_CONST_VECTOR", "(", "mode", ",", "v", ")", ";", "}", "</s>" ]

[ "Convert", "a", "16", "byte", "array", "to", "a", "constant", "of", "mode", "MODE", ".", "When", "MODE", "is", "smaller", "than", "16", "bytes", ",", "use", "the", "bytes", "that", "would", "represent", "that", "value", "in", "a", "register", ",", "e.g.", ",", "for", "QImode", "return", "the", "value", "of", "arr", "[", "3", "]", "." ]

[ "spu", "16", "4", "4", "0", "0", "8", "0", "8", "8", "8", "0", "16", "8", "0", "24", "1", "16", "2", "8", "3", "0", "0", "8", "8", "0", "0", "0", "8", "16" ]

spu

array_to_constant

spu

MPU

GCC

17,997

447

1

[]

[ "<s>", "SDValue", "MipsTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", ",", "SDLoc", "DL", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "16", ">", "RVLocs", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "MF", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "MipsCC", "MipsCCInfo", "(", "CallConv", ",", "Subtarget", ",", "CCInfo", ")", ";", "MipsCCInfo", ".", "analyzeReturn", "(", "Outs", ",", "Subtarget", ".", "abiUsesSoftFloat", "(", ")", ",", "MF", ".", "getFunction", "(", ")", "->", "getReturnType", "(", ")", ")", ";", "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "4", ">", "RetOps", "(", "1", ",", "Chain", ")", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "SDValue", "Val", "=", "OutVals", "[", "i", "]", ";", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "\"Can only return in registers!\"", ")", ";", "if", "(", "RVLocs", "[", "i", "]", ".", "getValVT", "(", ")", "!=", "RVLocs", "[", "i", "]", ".", "getLocVT", "(", ")", ")", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "RVLocs", "[", "i", "]", ".", "getLocVT", "(", ")", ",", "Val", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "Val", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "1", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "hasStructRetAttr", "(", ")", ")", "{", "MipsFunctionInfo", "*", "MipsFI", "=", "MF", ".", "getInfo", "<", "MipsFunctionInfo", ">", "(", ")", ";", "unsigned", "Reg", "=", "MipsFI", "->", "getSRetReturnReg", "(", ")", ";", "if", "(", "!", "Reg", ")", "llvm_unreachable", "(", "\"sret virtual register not created in the entry block\"", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "getPointerTy", "(", ")", ")", ";", "unsigned", "V0", "=", "Subtarget", ".", "isABI_N64", "(", ")", "?", "Mips", "::", "V0_64", ":", "Mips", "::", "V0", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "V0", ",", "Val", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "1", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "V0", ",", "getPointerTy", "(", ")", ")", ")", ";", "}", "RetOps", "[", "0", "]", "=", "Chain", ";", "if", "(", "Flag", ".", "getNode", "(", ")", ")", "RetOps", ".", "push_back", "(", "Flag", ")", ";", "return", "DAG", ".", "getNode", "(", "MipsISD", "::", "Ret", ",", "DL", ",", "MVT", "::", "Other", ",", "RetOps", ")", ";", "}", "</s>" ]

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "Mips", "Mips", "ISD::OutputArg", "16", "Mips", "Mips", "Mips", "4", "1", "0", "\"Can only return in registers!\"", "ISD::BITCAST", "1", "Mips", "Mips", "Mips", "Mips", "\"sret virtual register not created in the entry block\"", "Mips::V0_64", "Mips::V0", "1", "0", "MipsISD::Ret", "MVT::Other" ]

MipsISelLowering106

LowerReturn

Mips

CPU

LLVM

17,998

437

1

[]

[ "<s>", "bool", "M88kPostLegalizerLowering", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "MF", ".", "getProperties", "(", ")", ".", "hasProperty", "(", "MachineFunctionProperties", "::", "Property", "::", "FailedISel", ")", ")", "return", "false", ";", "assert", "(", "MF", ".", "getProperties", "(", ")", ".", "hasProperty", "(", "MachineFunctionProperties", "::", "Property", "::", "Legalized", ")", "&&", "\"Expected a legalized function?\"", ")", ";", "auto", "*", "TPC", "=", "&", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "M88kPostLegalizerLoweringInfo", "PCInfo", "(", "F", ".", "hasOptSize", "(", ")", ",", "F", ".", "hasMinSize", "(", ")", ")", ";", "Combiner", "C", "(", "PCInfo", ",", "TPC", ")", ";", "return", "C", ".", "combineMachineInstrs", "(", "MF", ",", "nullptr", ")", ";", "}", "</s>" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "M88k", "M88k", "\"Expected a legalized function?\"", "M88k" ]

M88kPostLegalizerLowering

runOnMachineFunction

M88k

MPU

LLVM

17,999

108

1

[]