Datasets:
docz1105
/
ComBack

Dataset card Data Studio Files
ground_truth
sequencelengths
8
512
natrual_language
sequencelengths
1
243
TS_V_token
sequencelengths
1
182
File
stringlengths
2
45
Func
stringlengths
1
56
Target
stringclasses
175 values
Target_Clf
stringclasses
6 values
Compiler_Type
stringclasses
2 values
Idx
int64
0
36.2k
Length
int64
6
510
Cover_Rate
float64
1
1
Template_token
sequencelengths
0
0
[ "<s>", "static", "int", "aarch64_simd_clone_usable", "(", "struct", "cgraph_node", "*", "node", ")", "{", "switch", "(", "node", "->", "simdclone", "->", "vecsize_mangle", ")", "{", "case", "'n'", ":", "if", "(", "!", "TARGET_SIMD", ")", "return", "-", "1", ";", "return", "0", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "</s>" ]
[ "Implement", "TARGET_SIMD_CLONE_USABLE", "." ]
[ "aarch64", "1", "0" ]
aarch64
aarch64_simd_clone_usable
aarch64
CPU
GCC
17,700
42
1
[]
[ "<s>", "static", "tree", "rl78_handle_func_attribute", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "*", "no_add_attrs", ")", "{", "gcc_assert", "(", "DECL_P", "(", "*", "node", ")", ")", ";", "if", "(", "TREE_CODE", "(", "*", "node", ")", "!=", "FUNCTION_DECL", ")", "{", "warning", "(", "OPT_Wattributes", ",", "\"%qE attribute only applies to functions\"", ",", "name", ")", ";", "*", "no_add_attrs", "=", "true", ";", "}", "return", "NULL_TREE", ";", "}", "</s>" ]
[ "Check", "``", "interrupt", "''", "attributes", "." ]
[ "rl78", "\"%qE attribute only applies to functions\"" ]
rl78
rl78_handle_func_attribute
rl78
MPU
GCC
17,701
63
1
[]
[ "<s>", "bool", "X86FixupSetCCPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Changed", "=", "false", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "TII", "=", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "SmallVector", "<", "MachineInstr", "*", ",", "4", ">", "ToErase", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "MachineInstr", "*", "FlagsDefMI", "=", "nullptr", ";", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "definesRegister", "(", "X86", "::", "EFLAGS", ")", ")", "FlagsDefMI", "=", "&", "MI", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "X86", "::", "SETCCr", ")", "continue", ";", "MachineInstr", "*", "ZExt", "=", "nullptr", ";", "for", "(", "auto", "&", "Use", ":", "MRI", "->", "use_instructions", "(", "MI", ".", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ")", ")", "if", "(", "Use", ".", "getOpcode", "(", ")", "==", "X86", "::", "MOVZX32rr8", ")", "ZExt", "=", "&", "Use", ";", "if", "(", "!", "ZExt", ")", "continue", ";", "if", "(", "!", "FlagsDefMI", ")", "continue", ";", "if", "(", "FlagsDefMI", "->", "readsRegister", "(", "X86", "::", "EFLAGS", ")", ")", "continue", ";", "++", "NumSubstZexts", ";", "Changed", "=", "true", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ".", "is64Bit", "(", ")", "?", "&", "X86", "::", "GR32RegClass", ":", "&", "X86", "::", "GR32_ABCDRegClass", ";", "Register", "ZeroReg", "=", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ";", "Register", "InsertReg", "=", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ";", "BuildMI", "(", "MBB", ",", "FlagsDefMI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "X86", "::", "MOV32r0", ")", ",", "ZeroReg", ")", ";", "BuildMI", "(", "*", "ZExt", "->", "getParent", "(", ")", ",", "ZExt", ",", "ZExt", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "X86", "::", "INSERT_SUBREG", ")", ",", "InsertReg", ")", ".", "addReg", "(", "ZeroReg", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "X86", "::", "sub_8bit", ")", ";", "MRI", "->", "replaceRegWith", "(", "ZExt", "->", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ",", "InsertReg", ")", ";", "ToErase", ".", "push_back", "(", "ZExt", ")", ";", "}", "}", "for", "(", "auto", "&", "I", ":", "ToErase", ")", "I", "->", "eraseFromParent", "(", ")", ";", "return", "Changed", ";", "}", "</s>" ]
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
[ "X86", "X86", "X86", "4", "X86::EFLAGS", "X86::SETCCr", "0", "X86::MOVZX32rr8", "X86::EFLAGS", "X86", "X86::GR32RegClass", "X86::GR32_ABCDRegClass", "X86::MOV32r0", "X86::INSERT_SUBREG", "0", "X86::sub_8bit", "0" ]
X86FixupSetCC6
runOnMachineFunction
X86
CPU
LLVM
17,702
353
1
[]
[ "<s>", "bool", "HexagonOptAddrMode", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "auto", "&", "HST", "=", "MF", ".", "getSubtarget", "<", "HexagonSubtarget", ">", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "HII", "=", "HST", ".", "getInstrInfo", "(", ")", ";", "HRI", "=", "HST", ".", "getRegisterInfo", "(", ")", ";", "const", "auto", "&", "MDF", "=", "getAnalysis", "<", "MachineDominanceFrontier", ">", "(", ")", ";", "MDT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "const", "TargetOperandInfo", "TOI", "(", "*", "HII", ")", ";", "DataFlowGraph", "G", "(", "MF", ",", "*", "HII", ",", "*", "HRI", ",", "*", "MDT", ",", "MDF", ",", "TOI", ")", ";", "G", ".", "build", "(", "BuildOptions", "::", "KeepDeadPhis", ")", ";", "DFG", "=", "&", "G", ";", "Liveness", "L", "(", "*", "MRI", ",", "*", "DFG", ")", ";", "L", ".", "computePhiInfo", "(", ")", ";", "LV", "=", "&", "L", ";", "Deleted", ".", "clear", "(", ")", ";", "NodeAddr", "<", "FuncNode", "*", ">", "FA", "=", "DFG", "->", "getFunc", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"==== [RefMap#]=====:\\n \"", "<<", "Print", "<", "NodeAddr", "<", "FuncNode", "*", ">>", "(", "FA", ",", "*", "DFG", ")", "<<", "\"\\n\"", ")", ";", "for", "(", "NodeAddr", "<", "BlockNode", "*", ">", "BA", ":", "FA", ".", "Addr", "->", "members", "(", "*", "DFG", ")", ")", "Changed", "|=", "processBlock", "(", "BA", ")", ";", "for", "(", "auto", "MI", ":", "Deleted", ")", "MI", "->", "eraseFromParent", "(", ")", ";", "if", "(", "Changed", ")", "{", "G", ".", "build", "(", ")", ";", "L", ".", "computeLiveIns", "(", ")", ";", "L", ".", "resetLiveIns", "(", ")", ";", "L", ".", "resetKills", "(", ")", ";", "}", "return", "Changed", ";", "}", "</s>" ]
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
[ "Hexagon", "Hexagon", "Hexagon", "\"==== [RefMap#]=====:\\n \"", "\"\\n\"" ]
HexagonOptAddrMode (2)
runOnMachineFunction
Hexagon
DSP
LLVM
17,703
268
1
[]
[ "<s>", "static", "bool", "iv_p", "(", "rtx_insn", "*", "insn", ",", "rtx", "reg", ",", "struct", "loop", "*", "loop", ")", "{", "df_ref", "ause", ";", "unsigned", "regno", "=", "REGNO", "(", "reg", ")", ";", "if", "(", "regno", "==", "SP_REGNUM", ")", "return", "false", ";", "for", "(", "ause", "=", "DF_REG_USE_CHAIN", "(", "regno", ")", ";", "ause", ";", "ause", "=", "DF_REF_NEXT_REG", "(", "ause", ")", ")", "{", "if", "(", "!", "DF_REF_INSN_INFO", "(", "ause", ")", "||", "!", "NONDEBUG_INSN_P", "(", "DF_REF_INSN", "(", "ause", ")", ")", ")", "continue", ";", "if", "(", "insn", "!=", "DF_REF_INSN", "(", "ause", ")", ")", "continue", ";", "struct", "df_insn_info", "*", "insn_info", "=", "DF_INSN_INFO_GET", "(", "insn", ")", ";", "df_ref", "def_rec", ";", "FOR_EACH_INSN_INFO_DEF", "(", "def_rec", ",", "insn_info", ")", "{", "rtx_insn", "*", "insn", "=", "DF_REF_INSN", "(", "def_rec", ")", ";", "basic_block", "bb", "=", "BLOCK_FOR_INSN", "(", "insn", ")", ";", "if", "(", "dominated_by_p", "(", "CDI_DOMINATORS", ",", "bb", ",", "loop", "->", "header", ")", "&&", "bb", "->", "loop_father", "==", "loop", ")", "{", "if", "(", "recog_memoized", "(", "insn", ")", "<", "0", ")", "continue", ";", "rtx", "pat", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "pat", ")", "!=", "SET", ")", "continue", ";", "rtx", "x", "=", "SET_SRC", "(", "pat", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "ZERO_EXTRACT", "||", "GET_CODE", "(", "x", ")", "==", "ZERO_EXTEND", "||", "GET_CODE", "(", "x", ")", "==", "SIGN_EXTEND", ")", "x", "=", "XEXP", "(", "x", ",", "0", ")", ";", "if", "(", "MEM_P", "(", "x", ")", ")", "continue", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "POST_INC", "||", "GET_CODE", "(", "x", ")", "==", "POST_DEC", "||", "GET_CODE", "(", "x", ")", "==", "PRE_INC", "||", "GET_CODE", "(", "x", ")", "==", "PRE_DEC", ")", "return", "true", ";", "else", "if", "(", "BINARY_P", "(", "x", ")", "&&", "(", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "0", ")", ")", "||", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "1", ")", ")", ")", ")", "{", "rtx", "stride", "=", "(", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "0", ")", ")", "?", "XEXP", "(", "x", ",", "0", ")", ":", "XEXP", "(", "x", ",", "1", ")", ")", ";", "if", "(", "INTVAL", "(", "stride", ")", "<", "MAX_PREFETCH_STRIDE", ")", "return", "true", ";", "}", "}", "}", "return", "false", ";", "}", "return", "false", ";", "}", "</s>" ]
[ "Find", "the", "use", "def", "chain", "in", "which", "INSN", "exists", "and", "then", "see", "if", "there", "is", "a", "definition", "inside", "the", "loop", "and", "outside", "it", ".", "We", "use", "this", "as", "a", "simple", "approximation", "to", "determine", "whether", "the", "base", "register", "is", "an", "IV", ".", "The", "basic", "idea", "is", "to", "find", "INSN", "in", "the", "use-def", "chains", "for", "its", "base", "register", "and", "find", "all", "definitions", "that", "reach", "it", ".", "Of", "all", "these", "definitions", ",", "there", "should", "be", "at", "least", "one", "definition", "that", "is", "a", "simple", "addition", "of", "a", "constant", "value", ",", "either", "as", "a", "binary", "operation", "or", "a", "pre", "or", "post", "update", ".", "The", "function", "returns", "true", "if", "the", "base", "register", "is", "estimated", "to", "be", "an", "IV", "." ]
[ "aarch64", "0", "0", "0", "1", "0", "0", "1" ]
falkor-tag-collision-avoidance
iv_p
aarch64
CPU
GCC
17,704
338
1
[]
[ "<s>", "bool", "Z80DAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "char", "ConstraintCode", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "assert", "(", "ConstraintCode", "==", "'m'", "&&", "\"unexpected asm memory constraint\"", ")", ";", "OutOps", ".", "push_back", "(", "Op", ")", ";", "return", "false", ";", "}", "</s>" ]
[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]
[ "Z80", "Z80", "\"unexpected asm memory constraint\"" ]
Z80ISelDAGToDAG (2)
SelectInlineAsmMemoryOperand
Z80
MPU
LLVM
17,705
43
1
[]
[ "<s>", "void", "M88kInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "DebugLoc", "&", "DL", ",", "MCRegister", "DestReg", ",", "MCRegister", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", "if", "(", "M88k", "::", "GPR64RCRegClass", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "copyPhysReg", "(", "MBB", ",", "MBBI", ",", "DL", ",", "RI", ".", "getSubReg", "(", "DestReg", ",", "M88k", "::", "sub_hi", ")", ",", "RI", ".", "getSubReg", "(", "SrcReg", ",", "M88k", "::", "sub_hi", ")", ",", "KillSrc", ")", ";", "MachineInstrBuilder", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "std", "::", "prev", "(", "MBBI", ")", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ";", "copyPhysReg", "(", "MBB", ",", "MBBI", ",", "DL", ",", "RI", ".", "getSubReg", "(", "DestReg", ",", "M88k", "::", "sub_lo", ")", ",", "RI", ".", "getSubReg", "(", "SrcReg", ",", "M88k", "::", "sub_lo", ")", ",", "KillSrc", ")", ";", "MachineInstrBuilder", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "std", "::", "prev", "(", "MBBI", ")", ")", ".", "addReg", "(", "SrcReg", ",", "(", "getKillRegState", "(", "KillSrc", ")", "|", "RegState", "::", "Implicit", ")", ")", ";", "return", ";", "}", "if", "(", "M88k", "::", "GPRRCRegClass", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "get", "(", "M88k", "::", "ORrr", ")", ",", "DestReg", ")", ".", "addReg", "(", "M88k", "::", "R0", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "return", ";", "}", "unsigned", "Opc", ";", "if", "(", "M88k", "::", "XRRCRegClass", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "M88k", "::", "MOVxx", ";", "else", "if", "(", "M88k", "::", "GPRRCRegClass", ".", "contains", "(", "DestReg", ")", "&&", "M88k", "::", "XRRCRegClass", ".", "contains", "(", "SrcReg", ")", ")", "Opc", "=", "M88k", "::", "MOVrxs", ";", "else", "if", "(", "M88k", "::", "GPR64RCRegClass", ".", "contains", "(", "DestReg", ")", "&&", "M88k", "::", "XRRCRegClass", ".", "contains", "(", "SrcReg", ")", ")", "Opc", "=", "M88k", "::", "MOVrxd", ";", "else", "if", "(", "M88k", "::", "XRRCRegClass", ".", "contains", "(", "DestReg", ")", "&&", "M88k", "::", "GPRRCRegClass", ".", "contains", "(", "SrcReg", ")", ")", "Opc", "=", "M88k", "::", "MOVxrs", ";", "else", "if", "(", "M88k", "::", "XRRCRegClass", ".", "contains", "(", "DestReg", ")", "&&", "M88k", "::", "GPR64RCRegClass", ".", "contains", "(", "SrcReg", ")", ")", "Opc", "=", "M88k", "::", "MOVxrd", ";", "else", "llvm_unreachable", "(", "\"m88: Impossible reg-to-reg copy\"", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "}", "</s>" ]
[ "}", "Branch", "Analysis", "&", "Modification" ]
[ "M88k", "M88k", "M88k::GPR64RCRegClass", "M88k::sub_hi", "M88k::sub_hi", "M88k::sub_lo", "M88k::sub_lo", "M88k::GPRRCRegClass", "M88k::ORrr", "M88k::R0", "M88k::XRRCRegClass", "M88k::MOVxx", "M88k::GPRRCRegClass", "M88k::XRRCRegClass", "M88k::MOVrxs", "M88k::GPR64RCRegClass", "M88k::XRRCRegClass", "M88k::MOVrxd", "M88k::XRRCRegClass", "M88k::GPRRCRegClass", "M88k::MOVxrs", "M88k::XRRCRegClass", "M88k::GPR64RCRegClass", "M88k::MOVxrd", "\"m88: Impossible reg-to-reg copy\"" ]
M88kInstrInfo
copyPhysReg
M88k
MPU
LLVM
17,706
387
1
[]
[ "<s>", "void", "Thumb2InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "RC", "==", "&", "ARM", "::", "GPRRegClass", "||", "RC", "==", "&", "ARM", "::", "tGPRRegClass", "||", "RC", "==", "&", "ARM", "::", "tcGPRRegClass", "||", "RC", "==", "&", "ARM", "::", "rGPRRegClass", "||", "RC", "==", "&", "ARM", "::", "GPRnopcRegClass", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ARM", "::", "t2LDRi12", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "0", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "return", ";", "}", "if", "(", "ARM", "::", "GPRPairRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "MRI", "->", "constrainRegClass", "(", "DestReg", ",", "&", "ARM", "::", "GPRPair_with_gsub_1_in_rGPRRegClass", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ARM", "::", "t2LDRDi8", ")", ")", ";", "AddDReg", "(", "MIB", ",", "DestReg", ",", "ARM", "::", "gsub_0", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "DestReg", ",", "ARM", "::", "gsub_1", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "0", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DestReg", ")", ")", "MIB", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "return", ";", "}", "ARMBaseInstrInfo", "::", "loadRegFromStackSlot", "(", "MBB", ",", "I", ",", "DestReg", ",", "FI", ",", "RC", ",", "TRI", ")", ";", "}", "</s>" ]
[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]
[ "ARM", "ARM::GPRRegClass", "ARM::tGPRRegClass", "ARM::tcGPRRegClass", "ARM::rGPRRegClass", "ARM::GPRnopcRegClass", "ARM::t2LDRi12", "0", "ARM::GPRPairRegClass", "ARM::GPRPair_with_gsub_1_in_rGPRRegClass", "ARM::t2LDRDi8", "ARM::gsub_0", "ARM::gsub_1", "0", "ARM" ]
Thumb2InstrInfo11
loadRegFromStackSlot
ARM
CPU
LLVM
17,707
337
1
[]
[ "<s>", "int64_t", "getOffset", "(", ")", "{", "return", "Offset", ";", "}", "</s>" ]
[ "Get", "the", "offest", "of", "a", "string", "in", "the", "string", "table", "." ]
[ "ARM64" ]
ARM64FastISel
getOffset
ARM64
CPU
LLVM
17,708
9
1
[]
[ "<s>", "static", "bool", "expand_perm_with_vpdi", "(", "const", "struct", "expand_vec_perm_d", "&", "d", ")", "{", "bool", "vpdi1_p", "=", "false", ";", "bool", "vpdi4_p", "=", "false", ";", "rtx", "op0_reg", ",", "op1_reg", ";", "if", "(", "d", ".", "nelt", "!=", "2", ")", "return", "false", ";", "if", "(", "d", ".", "perm", "[", "0", "]", "==", "0", "&&", "d", ".", "perm", "[", "1", "]", "==", "3", ")", "vpdi1_p", "=", "true", ";", "if", "(", "d", ".", "perm", "[", "0", "]", "==", "1", "&&", "d", ".", "perm", "[", "1", "]", "==", "2", ")", "vpdi4_p", "=", "true", ";", "if", "(", "!", "vpdi1_p", "&&", "!", "vpdi4_p", ")", "return", "false", ";", "if", "(", "d", ".", "testing_p", ")", "return", "true", ";", "op0_reg", "=", "force_reg", "(", "GET_MODE", "(", "d", ".", "op0", ")", ",", "d", ".", "op0", ")", ";", "op1_reg", "=", "force_reg", "(", "GET_MODE", "(", "d", ".", "op1", ")", ",", "d", ".", "op1", ")", ";", "if", "(", "vpdi1_p", ")", "emit_insn", "(", "gen_vpdi1", "(", "d", ".", "vmode", ",", "d", ".", "target", ",", "op0_reg", ",", "op1_reg", ")", ")", ";", "if", "(", "vpdi4_p", ")", "emit_insn", "(", "gen_vpdi4", "(", "d", ".", "vmode", ",", "d", ".", "target", ",", "op0_reg", ",", "op1_reg", ")", ")", ";", "return", "true", ";", "}", "</s>" ]
[ "Try", "to", "expand", "the", "vector", "permute", "operation", "described", "by", "D", "using", "the", "vector", "permute", "doubleword", "immediate", "instruction", "vpdi", ".", "Return", "true", "if", "vpdi", "could", "be", "used", ".", "VPDI", "allows", "4", "different", "immediate", "values", "(", "0", ",", "1", ",", "4", ",", "5", ")", ".", "The", "0", "and", "5", "cases", "are", "covered", "by", "vmrhg", "and", "vmrlg", "already", ".", "So", "we", "only", "care", "about", "the", "1", ",", "4", "cases", "here", ".", "1", "-", "First", "element", "of", "src1", "and", "second", "of", "src2", "4", "-", "Second", "element", "of", "src1", "and", "first", "of", "src2" ]
[ "s390", "2", "0", "0", "1", "3", "0", "1", "1", "2" ]
s390
expand_perm_with_vpdi
s390
MPU
GCC
17,709
185
1
[]
[ "<s>", "rtx", "frv_index_memory", "(", "rtx", "memref", ",", "enum", "machine_mode", "mode", ",", "int", "index", ")", "{", "rtx", "base", "=", "XEXP", "(", "memref", ",", "0", ")", ";", "if", "(", "GET_CODE", "(", "base", ")", "==", "PRE_MODIFY", ")", "base", "=", "XEXP", "(", "base", ",", "0", ")", ";", "return", "change_address", "(", "memref", ",", "mode", ",", "plus_constant", "(", "base", ",", "index", "*", "GET_MODE_SIZE", "(", "mode", ")", ")", ")", ";", "}", "</s>" ]
[ "Given", "a", "memory", "reference", "MEMREF", ",", "interpret", "the", "referenced", "memory", "as", "an", "array", "of", "MODE", "values", ",", "and", "return", "a", "reference", "to", "the", "element", "specified", "by", "INDEX", ".", "Assume", "that", "any", "pre-modification", "implicit", "in", "MEMREF", "has", "already", "happened", ".", "MEMREF", "must", "be", "a", "legitimate", "operand", "for", "modes", "larger", "than", "SImode", ".", "GO_IF_LEGITIMATE_ADDRESS", "forbids", "register+register", "addresses", ",", "which", "this", "function", "can", "not", "handle", "." ]
[ "frv", "0", "0" ]
frv2
frv_index_memory
frv
VLIW
GCC
17,710
63
1
[]
[ "<s>", "static", "void", "avr_asm_function_begin_epilogue", "(", "FILE", "*", "file", ")", "{", "fprintf", "(", "file", ",", "\"/* epilogue start */\\n\"", ")", ";", "}", "</s>" ]
[ "Implement", "`", "TARGET_ASM_FUNCTION_BEGIN_EPILOGUE", "'", "." ]
[ "avr", "\"/* epilogue start */\\n\"" ]
avr4
avr_asm_function_begin_epilogue
avr
MPU
GCC
17,711
17
1
[]
[ "<s>", "unsigned", "X86TTI", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ")", "const", "{", "std", "::", "pair", "<", "unsigned", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "Ty", ")", ";", "int", "ISD", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", ";", "assert", "(", "ISD", "&&", "\"Invalid opcode\"", ")", ";", "static", "const", "X86CostTblEntry", "AVX1CostTable", "[", "]", "=", "{", "{", "ISD", "::", "MUL", ",", "MVT", "::", "v8i32", ",", "4", "}", ",", "{", "ISD", "::", "SUB", ",", "MVT", "::", "v8i32", ",", "4", "}", ",", "{", "ISD", "::", "ADD", ",", "MVT", "::", "v8i32", ",", "4", "}", ",", "{", "ISD", "::", "MUL", ",", "MVT", "::", "v4i64", ",", "4", "}", ",", "{", "ISD", "::", "SUB", ",", "MVT", "::", "v4i64", ",", "4", "}", ",", "{", "ISD", "::", "ADD", ",", "MVT", "::", "v4i64", ",", "4", "}", ",", "}", ";", "if", "(", "ST", "->", "hasAVX", "(", ")", ")", "{", "int", "Idx", "=", "FindInTable", "(", "AVX1CostTable", ",", "array_lengthof", "(", "AVX1CostTable", ")", ",", "ISD", ",", "LT", ".", "second", ")", ";", "if", "(", "Idx", "!=", "-", "1", ")", "return", "LT", ".", "first", "*", "AVX1CostTable", "[", "Idx", "]", ".", "Cost", ";", "}", "return", "TargetTransformInfo", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ")", ";", "}", "</s>" ]
[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]
[ "X86", "X86", "\"Invalid opcode\"", "X86", "ISD::MUL", "MVT::v8i32", "4", "ISD::SUB", "MVT::v8i32", "4", "ISD::ADD", "MVT::v8i32", "4", "ISD::MUL", "MVT::v4i64", "4", "ISD::SUB", "MVT::v4i64", "4", "ISD::ADD", "MVT::v4i64", "4", "1" ]
X86TargetTransformInfo41
getArithmeticInstrCost
X86
CPU
LLVM
17,712
189
1
[]
[ "<s>", "bool", "BPFPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createBPFISelDag", "(", "getBPFTargetMachine", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]
[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]
[ "BPF", "BPF", "BPF", "BPF" ]
BPFTargetMachine (2)
addInstSelector
BPF
Virtual ISA
LLVM
17,713
21
1
[]
[ "<s>", "unsigned", "int", "ix86_local_alignment", "(", "tree", "exp", ",", "machine_mode", "mode", ",", "unsigned", "int", "align", ",", "bool", "may_lower", ")", "{", "tree", "type", ",", "decl", ";", "if", "(", "exp", "&&", "DECL_P", "(", "exp", ")", ")", "{", "type", "=", "TREE_TYPE", "(", "exp", ")", ";", "decl", "=", "exp", ";", "}", "else", "{", "type", "=", "exp", ";", "decl", "=", "NULL", ";", "}", "if", "(", "may_lower", "&&", "!", "TARGET_64BIT", "&&", "align", "==", "64", "&&", "ix86_preferred_stack_boundary", "<", "64", "&&", "(", "mode", "==", "DImode", "||", "(", "type", "&&", "TYPE_MODE", "(", "type", ")", "==", "DImode", ")", ")", "&&", "(", "!", "type", "||", "(", "!", "TYPE_USER_ALIGN", "(", "type", ")", "&&", "!", "TYPE_ATOMIC", "(", "strip_array_types", "(", "type", ")", ")", ")", ")", "&&", "(", "!", "decl", "||", "!", "DECL_USER_ALIGN", "(", "decl", ")", ")", ")", "align", "=", "32", ";", "if", "(", "!", "type", ")", "{", "if", "(", "mode", "==", "XFmode", "&&", "align", "<", "GET_MODE_ALIGNMENT", "(", "DFmode", ")", ")", "align", "=", "GET_MODE_ALIGNMENT", "(", "DFmode", ")", ";", "return", "align", ";", "}", "if", "(", "TARGET_IAMCU", ")", "return", "align", ";", "if", "(", "TARGET_64BIT", "&&", "optimize_function_for_speed_p", "(", "cfun", ")", "&&", "TARGET_SSE", ")", "{", "if", "(", "AGGREGATE_TYPE_P", "(", "type", ")", "&&", "(", "va_list_type_node", "==", "NULL_TREE", "||", "(", "TYPE_MAIN_VARIANT", "(", "type", ")", "!=", "TYPE_MAIN_VARIANT", "(", "va_list_type_node", ")", ")", ")", "&&", "TYPE_SIZE", "(", "type", ")", "&&", "TREE_CODE", "(", "TYPE_SIZE", "(", "type", ")", ")", "==", "INTEGER_CST", "&&", "wi", "::", "geu_p", "(", "wi", "::", "to_wide", "(", "TYPE_SIZE", "(", "type", ")", ")", ",", "128", ")", "&&", "align", "<", "128", ")", "return", "128", ";", "}", "if", "(", "TREE_CODE", "(", "type", ")", "==", "ARRAY_TYPE", ")", "{", "if", "(", "TYPE_MODE", "(", "TREE_TYPE", "(", "type", ")", ")", "==", "DFmode", "&&", "align", "<", "64", ")", "return", "64", ";", "if", "(", "ALIGN_MODE_128", "(", "TYPE_MODE", "(", "TREE_TYPE", "(", "type", ")", ")", ")", "&&", "align", "<", "128", ")", "return", "128", ";", "}", "else", "if", "(", "TREE_CODE", "(", "type", ")", "==", "COMPLEX_TYPE", ")", "{", "if", "(", "TYPE_MODE", "(", "type", ")", "==", "DCmode", "&&", "align", "<", "64", ")", "return", "64", ";", "if", "(", "(", "TYPE_MODE", "(", "type", ")", "==", "XCmode", "||", "TYPE_MODE", "(", "type", ")", "==", "TCmode", ")", "&&", "align", "<", "128", ")", "return", "128", ";", "}", "else", "if", "(", "(", "TREE_CODE", "(", "type", ")", "==", "RECORD_TYPE", "||", "TREE_CODE", "(", "type", ")", "==", "UNION_TYPE", "||", "TREE_CODE", "(", "type", ")", "==", "QUAL_UNION_TYPE", ")", "&&", "TYPE_FIELDS", "(", "type", ")", ")", "{", "if", "(", "DECL_MODE", "(", "TYPE_FIELDS", "(", "type", ")", ")", "==", "DFmode", "&&", "align", "<", "64", ")", "return", "64", ";", "if", "(", "ALIGN_MODE_128", "(", "DECL_MODE", "(", "TYPE_FIELDS", "(", "type", ")", ")", ")", "&&", "align", "<", "128", ")", "return", "128", ";", "}", "else", "if", "(", "TREE_CODE", "(", "type", ")", "==", "REAL_TYPE", "||", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TYPE", "||", "TREE_CODE", "(", "type", ")", "==", "INTEGER_TYPE", ")", "{", "if", "(", "TYPE_MODE", "(", "type", ")", "==", "DFmode", "&&", "align", "<", "64", ")", "return", "64", ";", "if", "(", "ALIGN_MODE_128", "(", "TYPE_MODE", "(", "type", ")", ")", "&&", "align", "<", "128", ")", "return", "128", ";", "}", "return", "align", ";", "}", "</s>" ]
[ "Compute", "the", "alignment", "for", "a", "local", "variable", ".", "TYPE", "is", "the", "data", "type", ",", "and", "ALIGN", "is", "the", "alignment", "that", "the", "object", "would", "ordinarily", "have", ".", "The", "value", "of", "this", "macro", "is", "used", "instead", "of", "that", "alignment", "to", "align", "the", "object", "." ]
[ "i386", "64", "64", "32", "128", "128", "128", "64", "64", "128", "128", "64", "64", "128", "128", "64", "64", "128", "128", "64", "64", "128", "128" ]
i386
ix86_local_alignment
i386
CPU
GCC
17,714
477
1
[]
[ "<s>", "int", "mcore_num_arg_regs", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "int", "size", ";", "function_arg_info", "arg", "(", "const_cast", "<", "tree", ">", "(", "type", ")", ",", "mode", ",", "true", ")", ";", "if", "(", "targetm", ".", "calls", ".", "must_pass_in_stack", "(", "arg", ")", ")", "return", "0", ";", "if", "(", "type", "&&", "mode", "==", "BLKmode", ")", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "else", "size", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "return", "ROUND_ADVANCE", "(", "size", ")", ";", "}", "</s>" ]
[ "Compute", "the", "number", "of", "word", "sized", "registers", "needed", "to", "hold", "a", "function", "argument", "of", "mode", "MODE", "and", "type", "TYPE", "." ]
[ "mcore", "0" ]
mcore
mcore_num_arg_regs
mcore
MPU
GCC
17,715
73
1
[]
[ "<s>", "void", "SIRegisterInfo", "::", "resolveFrameIndex", "(", "MachineInstr", "&", "MI", ",", "Register", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "const", "SIInstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "bool", "IsFlat", "=", "TII", "->", "isFLATScratch", "(", "MI", ")", ";", "bool", "SeenFI", "=", "false", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MO", ".", "isFI", "(", ")", ")", "{", "if", "(", "SeenFI", ")", "llvm_unreachable", "(", "\"should not see multiple frame indices\"", ")", ";", "SeenFI", "=", "true", ";", "}", "}", "MachineOperand", "*", "FIOp", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "IsFlat", "?", "AMDGPU", "::", "OpName", "::", "saddr", ":", "AMDGPU", "::", "OpName", "::", "vaddr", ")", ";", "MachineOperand", "*", "OffsetOp", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "offset", ")", ";", "int64_t", "NewOffset", "=", "OffsetOp", "->", "getImm", "(", ")", "+", "Offset", ";", "assert", "(", "FIOp", "&&", "FIOp", "->", "isFI", "(", ")", "&&", "\"frame index must be address operand\"", ")", ";", "assert", "(", "TII", "->", "isMUBUF", "(", "MI", ")", "||", "TII", "->", "isFLATScratch", "(", "MI", ")", ")", ";", "if", "(", "IsFlat", ")", "{", "assert", "(", "TII", "->", "isLegalFLATOffset", "(", "NewOffset", ",", "AMDGPUAS", "::", "PRIVATE_ADDRESS", ",", "true", ")", "&&", "\"offset should be legal\"", ")", ";", "FIOp", "->", "ChangeToRegister", "(", "BaseReg", ",", "false", ")", ";", "OffsetOp", "->", "setImm", "(", "NewOffset", ")", ";", "return", ";", "}", "MachineOperand", "*", "SOffset", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "soffset", ")", ";", "assert", "(", "SOffset", "->", "isImm", "(", ")", "&&", "SOffset", "->", "getImm", "(", ")", "==", "0", ")", ";", "assert", "(", "SIInstrInfo", "::", "isLegalMUBUFImmOffset", "(", "NewOffset", ")", "&&", "\"offset should be legal\"", ")", ";", "FIOp", "->", "ChangeToRegister", "(", "BaseReg", ",", "false", ")", ";", "OffsetOp", "->", "setImm", "(", "NewOffset", ")", ";", "}", "</s>" ]
[ "Resolve", "a", "frame", "index", "operand", "of", "an", "instruction", "to", "reference", "the", "indicated", "base", "register", "plus", "offset", "instead", "." ]
[ "AMDGPU", "SI", "SI", "\"should not see multiple frame indices\"", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "\"frame index must be address operand\"", "AMDGPU", "\"offset should be legal\"", "AMDGPU::OpName", "0", "SI", "\"offset should be legal\"" ]
SIRegisterInfo46
resolveFrameIndex
AMDGPU
GPU
LLVM
17,716
269
1
[]
[ "<s>", "void", "scalar_chain", "::", "analyze_register_chain", "(", "bitmap", "candidates", ",", "df_ref", "ref", ")", "{", "df_link", "*", "chain", ";", "gcc_assert", "(", "bitmap_bit_p", "(", "insns", ",", "DF_REF_INSN_UID", "(", "ref", ")", ")", "||", "bitmap_bit_p", "(", "candidates", ",", "DF_REF_INSN_UID", "(", "ref", ")", ")", ")", ";", "add_to_queue", "(", "DF_REF_INSN_UID", "(", "ref", ")", ")", ";", "for", "(", "chain", "=", "DF_REF_CHAIN", "(", "ref", ")", ";", "chain", ";", "chain", "=", "chain", "->", "next", ")", "{", "unsigned", "uid", "=", "DF_REF_INSN_UID", "(", "chain", "->", "ref", ")", ";", "if", "(", "!", "NONDEBUG_INSN_P", "(", "DF_REF_INSN", "(", "chain", "->", "ref", ")", ")", ")", "continue", ";", "if", "(", "!", "DF_REF_REG_MEM_P", "(", "chain", "->", "ref", ")", ")", "{", "if", "(", "bitmap_bit_p", "(", "insns", ",", "uid", ")", ")", "continue", ";", "if", "(", "bitmap_bit_p", "(", "candidates", ",", "uid", ")", ")", "{", "add_to_queue", "(", "uid", ")", ";", "continue", ";", "}", "}", "if", "(", "DF_REF_REG_DEF_P", "(", "chain", "->", "ref", ")", ")", "{", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "\" r%d def in insn %d isn't convertible\\n\"", ",", "DF_REF_REGNO", "(", "chain", "->", "ref", ")", ",", "uid", ")", ";", "mark_dual_mode_def", "(", "chain", "->", "ref", ")", ";", "}", "else", "{", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "\" r%d use in insn %d isn't convertible\\n\"", ",", "DF_REF_REGNO", "(", "chain", "->", "ref", ")", ",", "uid", ")", ";", "mark_dual_mode_def", "(", "ref", ")", ";", "}", "}", "}", "</s>" ]
[ "Check", "REF", "'s", "chain", "to", "add", "new", "insns", "into", "a", "queue", "and", "find", "registers", "requiring", "conversion", ".", "Return", "true", "if", "OK", ",", "false", "if", "the", "analysis", "was", "aborted", "." ]
[ "i386", "\" r%d def in insn %d isn't convertible\\n\"", "\" r%d use in insn %d isn't convertible\\n\"" ]
i386-features
analyze_register_chain
i386
CPU
GCC
17,717
199
1
[]
[ "<s>", "static", "void", "emit_reg_adjust", "(", "rtx", "reg1", ",", "int", "n", ")", "{", "rtx", "reg2", ";", "gcc_assert", "(", "GET_MODE", "(", "reg1", ")", "==", "SImode", "&&", "-", "12", "<=", "n", "&&", "n", "!=", "0", "&&", "n", "<=", "12", ")", ";", "reg1", "=", "copy_rtx", "(", "reg1", ")", ";", "reg2", "=", "copy_rtx", "(", "reg1", ")", ";", "if", "(", "n", "<", "0", ")", "emit_insn", "(", "gen_subsi3", "(", "reg1", ",", "reg2", ",", "GEN_INT", "(", "-", "n", ")", ")", ")", ";", "else", "if", "(", "n", ">", "0", ")", "emit_insn", "(", "gen_addsi3", "(", "reg1", ",", "reg2", ",", "GEN_INT", "(", "n", ")", ")", ")", ";", "else", "gcc_unreachable", "(", ")", ";", "}", "</s>" ]
[ "Emit", "rtl", "code", "to", "adjust", "REG", "by", "N", "." ]
[ "m68k", "12", "0", "12", "0", "0" ]
m68k4
emit_reg_adjust
m68k
MPU
GCC
17,718
101
1
[]
[ "<s>", "void", "NVPTXTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ",", "OptimizationRemarkEmitter", "*", "ORE", ")", "{", "BaseT", "::", "getUnrollingPreferences", "(", "L", ",", "SE", ",", "UP", ",", "ORE", ")", ";", "UP", ".", "Partial", "=", "UP", ".", "Runtime", "=", "true", ";", "UP", ".", "PartialThreshold", "=", "UP", ".", "Threshold", "/", "4", ";", "}", "</s>" ]
[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]
[ "NVPTX", "NVPTX", "4" ]
NVPTXTargetTransformInfo11
getUnrollingPreferences
NVPTX
GPU
LLVM
17,719
58
1
[]
[ "<s>", "static", "rtx", "frv_expand_mrdacc_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "call", ")", "{", "rtx", "pat", ";", "rtx", "target", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "rtx", "op0", "=", "frv_read_argument", "(", "call", ",", "0", ")", ";", "op0", "=", "frv_int_to_acc", "(", "icode", ",", "1", ",", "op0", ")", ";", "if", "(", "!", "op0", ")", "return", "NULL_RTX", ";", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "target", ",", "op0", ")", ";", "if", "(", "!", "pat", ")", "return", "NULL_RTX", ";", "emit_insn", "(", "pat", ")", ";", "return", "target", ";", "}", "</s>" ]
[ "Expand", "MRDACC", "and", "MRDACCG", ".", "These", "builtins", "take", "a", "single", "accumulator", "number", "or", "accumulator", "guard", "number", "as", "argument", "and", "return", "an", "SI", "integer", "." ]
[ "frv", "0", "1" ]
frv
frv_expand_mrdacc_builtin
frv
VLIW
GCC
17,720
81
1
[]
[ "<s>", "const", "RegisterBankInfo", "::", "InstructionMapping", "&", "MOSRegisterBankInfo", "::", "getInstrMapping", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "auto", "&", "Mapping", "=", "getInstrMappingImpl", "(", "MI", ")", ";", "if", "(", "Mapping", ".", "isValid", "(", ")", ")", "return", "Mapping", ";", "const", "auto", "&", "MRI", "=", "MI", ".", "getMF", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "NumOperands", "=", "MI", ".", "getNumOperands", "(", ")", ";", "SmallVector", "<", "const", "ValueMapping", "*", ",", "8", ">", "ValMappings", "(", "NumOperands", ")", ";", "for", "(", "const", "auto", "&", "I", ":", "enumerate", "(", "MI", ".", "operands", "(", ")", ")", ")", "{", "if", "(", "!", "I", ".", "value", "(", ")", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "MI", ".", "isPHI", "(", ")", "&&", "I", ".", "index", "(", ")", "==", "1", ")", "{", "NumOperands", "=", "1", ";", "break", ";", "}", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "I", ".", "value", "(", ")", ".", "getReg", "(", ")", ")", ";", "ValMappings", "[", "I", ".", "index", "(", ")", "]", "=", "&", "getValueMapping", "(", "0", ",", "Ty", ".", "getSizeInBits", "(", ")", ",", "MOS", "::", "AnyRegBank", ")", ";", "}", "return", "getInstructionMapping", "(", "1", ",", "1", ",", "getOperandsMapping", "(", "ValMappings", ")", ",", "NumOperands", ")", ";", "}", "</s>" ]
[ "Get", "the", "mapping", "of", "the", "different", "operands", "of", "MI", "on", "the", "register", "bank", "." ]
[ "MOS", "MOS", "8", "1", "1", "0", "MOS::AnyRegBank", "1", "1" ]
MOSRegisterBankInfo
getInstrMapping
MOS
MPU
LLVM
17,721
190
1
[]
[ "<s>", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]
[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]
[ "Sparc" ]
SparcAsmBackend
mayNeedRelaxation
Sparc
CPU
LLVM
17,722
15
1
[]
[ "<s>", "const", "TargetRegisterClass", "*", "MSP430RegisterInfo", "::", "getPointerRegClass", "(", "unsigned", "Kind", ")", "const", "{", "return", "&", "MSP430", "::", "GR16RegClass", ";", "}", "</s>" ]
[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]
[ "MSP430", "MSP430", "MSP430::GR16RegClass" ]
MSP430RegisterInfo10
getPointerRegClass
MSP430
MPU
LLVM
17,723
19
1
[]
[ "<s>", "MachineBasicBlock", "::", "const_iterator", "getNext", "(", ")", "const", "{", "return", "NextMI", ";", "}", "</s>" ]
[ "Get", "the", "next", "SDUse", "in", "the", "use", "list", "." ]
[ "AMDGPU" ]
GCNRegPressure1
getNext
AMDGPU
GPU
LLVM
17,724
12
1
[]
[ "<s>", "bool", "SystemZShortenInst", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "TII", "=", "static_cast", "<", "const", "SystemZInstrInfo", "*", ">", "(", "F", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "MBB", ":", "F", ")", "Changed", "|=", "processBlock", "(", "MBB", ")", ";", "return", "Changed", ";", "}", "</s>" ]
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
[ "SystemZ", "SystemZ", "SystemZ" ]
SystemZShortenInst1
runOnMachineFunction
SystemZ
CPU
LLVM
17,725
54
1
[]
[ "<s>", "static", "rtx", "xtensa_builtin_saveregs", "(", "void", ")", "{", "rtx", "gp_regs", ";", "int", "arg_words", "=", "crtl", "->", "args", ".", "info", ".", "arg_words", ";", "int", "gp_left", "=", "MAX_ARGS_IN_REGISTERS", "-", "arg_words", ";", "if", "(", "gp_left", "<=", "0", ")", "return", "const0_rtx", ";", "gp_regs", "=", "assign_stack_local", "(", "BLKmode", ",", "MAX_ARGS_IN_REGISTERS", "*", "UNITS_PER_WORD", ",", "-", "1", ")", ";", "set_mem_alias_set", "(", "gp_regs", ",", "get_varargs_alias_set", "(", ")", ")", ";", "cfun", "->", "machine", "->", "need_a7_copy", "=", "TARGET_WINDOWED_ABI", ";", "cfun", "->", "machine", "->", "vararg_a7", "=", "true", ";", "move_block_from_reg", "(", "GP_ARG_FIRST", "+", "arg_words", ",", "adjust_address", "(", "gp_regs", ",", "BLKmode", ",", "arg_words", "*", "UNITS_PER_WORD", ")", ",", "gp_left", ")", ";", "if", "(", "cfun", "->", "machine", "->", "vararg_a7_copy", "!=", "0", ")", "emit_insn_before", "(", "cfun", "->", "machine", "->", "vararg_a7_copy", ",", "get_insns", "(", ")", ")", ";", "return", "XEXP", "(", "gp_regs", ",", "0", ")", ";", "}", "</s>" ]
[ "Save", "the", "incoming", "argument", "registers", "on", "the", "stack", ".", "Returns", "the", "address", "of", "the", "saved", "registers", "." ]
[ "xtensa", "0", "1", "0", "0" ]
xtensa
xtensa_builtin_saveregs
xtensa
MPU
GCC
17,726
128
1
[]
[ "<s>", "static", "bool", "ix86_valid_target_attribute_p", "(", "tree", "fndecl", ",", "tree", "ARG_UNUSED", "(", "name", ")", ",", "tree", "args", ",", "int", "ARG_UNUSED", "(", "flags", ")", ")", "{", "struct", "gcc_options", "func_options", ";", "tree", "new_target", ",", "new_optimize", ";", "bool", "ret", "=", "true", ";", "if", "(", "TREE_VALUE", "(", "args", ")", "&&", "TREE_CODE", "(", "TREE_VALUE", "(", "args", ")", ")", "==", "STRING_CST", "&&", "TREE_CHAIN", "(", "args", ")", "==", "NULL_TREE", "&&", "strcmp", "(", "TREE_STRING_POINTER", "(", "TREE_VALUE", "(", "args", ")", ")", ",", "\"default\"", ")", "==", "0", ")", "return", "true", ";", "tree", "old_optimize", "=", "build_optimization_node", "(", "&", "global_options", ")", ";", "tree", "func_optimize", "=", "DECL_FUNCTION_SPECIFIC_OPTIMIZATION", "(", "fndecl", ")", ";", "if", "(", "!", "func_optimize", ")", "func_optimize", "=", "old_optimize", ";", "memset", "(", "&", "func_options", ",", "0", ",", "sizeof", "(", "func_options", ")", ")", ";", "init_options_struct", "(", "&", "func_options", ",", "NULL", ")", ";", "lang_hooks", ".", "init_options_struct", "(", "&", "func_options", ")", ";", "cl_optimization_restore", "(", "&", "func_options", ",", "TREE_OPTIMIZATION", "(", "func_optimize", ")", ")", ";", "cl_target_option_restore", "(", "&", "func_options", ",", "TREE_TARGET_OPTION", "(", "target_option_default_node", ")", ")", ";", "new_target", "=", "ix86_valid_target_attribute_tree", "(", "args", ",", "&", "func_options", ",", "&", "global_options_set", ")", ";", "new_optimize", "=", "build_optimization_node", "(", "&", "func_options", ")", ";", "if", "(", "new_target", "==", "error_mark_node", ")", "ret", "=", "false", ";", "else", "if", "(", "fndecl", "&&", "new_target", ")", "{", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "fndecl", ")", "=", "new_target", ";", "if", "(", "old_optimize", "!=", "new_optimize", ")", "DECL_FUNCTION_SPECIFIC_OPTIMIZATION", "(", "fndecl", ")", "=", "new_optimize", ";", "}", "finalize_options_struct", "(", "&", "func_options", ")", ";", "return", "ret", ";", "}", "</s>" ]
[ "Hook", "to", "validate", "attribute", "(", "(", "target", "(", "``", "string", "''", ")", ")", ")", "." ]
[ "i386", "\"default\"", "0", "0" ]
i3865
ix86_valid_target_attribute_p
i386
CPU
GCC
17,727
226
1
[]
[ "<s>", "bool", "R600InstrInfo", "::", "fitsConstReadLimitations", "(", "const", "std", "::", "vector", "<", "MachineInstr", "*", ">", "&", "MIs", ")", "const", "{", "std", "::", "vector", "<", "unsigned", ">", "Consts", ";", "SmallSet", "<", "int64_t", ",", "4", ">", "Literals", ";", "for", "(", "unsigned", "i", "=", "0", ",", "n", "=", "MIs", ".", "size", "(", ")", ";", "i", "<", "n", ";", "i", "++", ")", "{", "MachineInstr", "&", "MI", "=", "*", "MIs", "[", "i", "]", ";", "if", "(", "!", "isALUInstr", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "continue", ";", "for", "(", "const", "auto", "&", "Src", ":", "getSrcs", "(", "MI", ")", ")", "{", "if", "(", "Src", ".", "first", "->", "getReg", "(", ")", "==", "R600", "::", "ALU_LITERAL_X", ")", "Literals", ".", "insert", "(", "Src", ".", "second", ")", ";", "if", "(", "Literals", ".", "size", "(", ")", ">", "4", ")", "return", "false", ";", "if", "(", "Src", ".", "first", "->", "getReg", "(", ")", "==", "R600", "::", "ALU_CONST", ")", "Consts", ".", "push_back", "(", "Src", ".", "second", ")", ";", "if", "(", "R600", "::", "R600_KC0RegClass", ".", "contains", "(", "Src", ".", "first", "->", "getReg", "(", ")", ")", "||", "R600", "::", "R600_KC1RegClass", ".", "contains", "(", "Src", ".", "first", "->", "getReg", "(", ")", ")", ")", "{", "unsigned", "Index", "=", "RI", ".", "getEncodingValue", "(", "Src", ".", "first", "->", "getReg", "(", ")", ")", "&", "0xff", ";", "unsigned", "Chan", "=", "RI", ".", "getHWRegChan", "(", "Src", ".", "first", "->", "getReg", "(", ")", ")", ";", "Consts", ".", "push_back", "(", "(", "Index", "<<", "2", ")", "|", "Chan", ")", ";", "}", "}", "}", "return", "fitsConstReadLimitations", "(", "Consts", ")", ";", "}", "</s>" ]
[ "Same", "but", "using", "const", "index", "set", "instead", "of", "MI", "set", "." ]
[ "AMDGPU", "R600", "4", "0", "R600::ALU_LITERAL_X", "4", "R600::ALU_CONST", "R600::R600_KC0RegClass", "R600::R600_KC1RegClass", "0xff", "2" ]
R600InstrInfo (2)1
fitsConstReadLimitations
AMDGPU
GPU
LLVM
17,728
243
1
[]
[ "<s>", "bool", "SITargetLowering", "::", "isTypeDesirableForOp", "(", "unsigned", "Op", ",", "EVT", "VT", ")", "const", "{", "if", "(", "Subtarget", "->", "has16BitInsts", "(", ")", "&&", "VT", "==", "MVT", "::", "i16", ")", "{", "switch", "(", "Op", ")", "{", "case", "ISD", "::", "LOAD", ":", "case", "ISD", "::", "STORE", ":", "case", "ISD", "::", "AND", ":", "case", "ISD", "::", "OR", ":", "case", "ISD", "::", "XOR", ":", "case", "ISD", "::", "SELECT", ":", "return", "true", ";", "default", ":", "return", "false", ";", "}", "}", "if", "(", "VT", "==", "MVT", "::", "i1", "&&", "Op", "==", "ISD", "::", "SETCC", ")", "return", "false", ";", "return", "TargetLowering", "::", "isTypeDesirableForOp", "(", "Op", ",", "VT", ")", ";", "}", "</s>" ]
[ "Return", "true", "if", "the", "target", "has", "native", "support", "for", "the", "specified", "value", "type", "and", "it", "is", "'desirable", "'", "to", "use", "the", "type", "for", "the", "given", "node", "type", "." ]
[ "AMDGPU", "SI", "MVT::i16", "ISD::LOAD", "ISD::STORE", "ISD::AND", "ISD::OR", "ISD::XOR", "ISD::SELECT", "MVT::i1", "ISD::SETCC" ]
SIISelLowering (2)3
isTypeDesirableForOp
AMDGPU
GPU
LLVM
17,729
101
1
[]
[ "<s>", "static", "void", "rs6000_print_isa_options", "(", "FILE", "*", "file", ",", "int", "indent", ",", "const", "char", "*", "string", ",", "HOST_WIDE_INT", "flags", ")", "{", "rs6000_print_options_internal", "(", "file", ",", "indent", ",", "string", ",", "flags", ",", "\"-m\"", ",", "&", "rs6000_opt_masks", "[", "0", "]", ",", "ARRAY_SIZE", "(", "rs6000_opt_masks", ")", ")", ";", "}", "</s>" ]
[ "Helper", "function", "to", "print", "the", "current", "isa", "options", "on", "a", "line", "." ]
[ "rs6000", "\"-m\"", "0" ]
rs6000
rs6000_print_isa_options
rs6000
CPU
GCC
17,730
45
1
[]
[ "<s>", "bool", "AMDGPUFixFunctionBitcasts", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "Modified", "=", "false", ";", "visit", "(", "M", ")", ";", "return", "Modified", ";", "}", "</s>" ]
[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]
[ "AMDGPU", "AMDGPU" ]
AMDGPUFixFunctionBitcasts
runOnModule
AMDGPU
GPU
LLVM
17,731
23
1
[]
[ "<s>", "virtual", "const", "WDC65816RegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]
[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]
[ "WDC65816", "WDC" ]
WDC65816TargetMachine
getRegisterInfo
WDC65816
MPU
LLVM
17,732
18
1
[]
[ "<s>", "static", "SDValue", "getTargetNode", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "unsigned", "Flag", ")", "{", "EVT", "Ty", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "GlobalAddressSDNode", "*", "N", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", ")", "return", "DAG", ".", "getTargetGlobalAddress", "(", "N", "->", "getGlobal", "(", ")", ",", "Op", ".", "getDebugLoc", "(", ")", ",", "Ty", ",", "0", ",", "Flag", ")", ";", "if", "(", "ExternalSymbolSDNode", "*", "N", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "Op", ")", ")", "return", "DAG", ".", "getTargetExternalSymbol", "(", "N", "->", "getSymbol", "(", ")", ",", "Ty", ",", "Flag", ")", ";", "if", "(", "BlockAddressSDNode", "*", "N", "=", "dyn_cast", "<", "BlockAddressSDNode", ">", "(", "Op", ")", ")", "return", "DAG", ".", "getTargetBlockAddress", "(", "N", "->", "getBlockAddress", "(", ")", ",", "Ty", ",", "0", ",", "Flag", ")", ";", "if", "(", "JumpTableSDNode", "*", "N", "=", "dyn_cast", "<", "JumpTableSDNode", ">", "(", "Op", ")", ")", "return", "DAG", ".", "getTargetJumpTable", "(", "N", "->", "getIndex", "(", ")", ",", "Ty", ",", "Flag", ")", ";", "if", "(", "ConstantPoolSDNode", "*", "N", "=", "dyn_cast", "<", "ConstantPoolSDNode", ">", "(", "Op", ")", ")", "return", "DAG", ".", "getTargetConstantPool", "(", "N", "->", "getConstVal", "(", ")", ",", "Ty", ",", "N", "->", "getAlignment", "(", ")", ",", "N", "->", "getOffset", "(", ")", ",", "Flag", ")", ";", "llvm_unreachable", "(", "\"Unexpected node type.\"", ")", ";", "return", "SDValue", "(", ")", ";", "}", "</s>" ]
[ "Retrieve", "the", "target", "node", "this", "edge", "connects", "to", "." ]
[ "Mips", "0", "0", "\"Unexpected node type.\"" ]
MipsISelLowering101
getTargetNode
Mips
CPU
LLVM
17,733
207
1
[]
[ "<s>", "void", "AMDGPUAsmPrinter", "::", "emitStartOfAsmFile", "(", "Module", "&", "M", ")", "{", "if", "(", "isHsaAbiVersion3", "(", "getGlobalSTI", "(", ")", ")", ")", "{", "std", "::", "string", "ExpectedTarget", ";", "raw_string_ostream", "ExpectedTargetOS", "(", "ExpectedTarget", ")", ";", "IsaInfo", "::", "streamIsaVersion", "(", "getGlobalSTI", "(", ")", ",", "ExpectedTargetOS", ")", ";", "getTargetStreamer", "(", ")", "->", "EmitDirectiveAMDGCNTarget", "(", "ExpectedTarget", ")", ";", "}", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDHSA", "&&", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDPAL", ")", "return", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "HSAMetadataStream", "->", "begin", "(", "M", ")", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDPAL", ")", "getTargetStreamer", "(", ")", "->", "getPALMetadata", "(", ")", "->", "readFromIR", "(", "M", ")", ";", "if", "(", "isHsaAbiVersion3", "(", "getGlobalSTI", "(", ")", ")", ")", "return", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "getTargetStreamer", "(", ")", "->", "EmitDirectiveHSACodeObjectVersion", "(", "2", ",", "1", ")", ";", "IsaVersion", "Version", "=", "getIsaVersion", "(", "getGlobalSTI", "(", ")", "->", "getCPU", "(", ")", ")", ";", "getTargetStreamer", "(", ")", "->", "EmitDirectiveHSACodeObjectISA", "(", "Version", ".", "Major", ",", "Version", ".", "Minor", ",", "Version", ".", "Stepping", ",", "\"AMD\"", ",", "\"AMDGPU\"", ")", ";", "}", "</s>" ]
[ "This", "virtual", "method", "can", "be", "overridden", "by", "targets", "that", "want", "to", "emit", "something", "at", "the", "start", "of", "their", "file", "." ]
[ "AMDGPU", "AMDGPU", "2", "1", "\"AMD\"", "\"AMDGPU\"" ]
AMDGPUAsmPrinter50
emitStartOfAsmFile
AMDGPU
GPU
LLVM
17,734
212
1
[]
[ "<s>", "bool", "RISCVExpandSDMA", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "TII", "=", "static_cast", "<", "const", "RISCVInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "Modified", "|=", "expandMBB", "(", "MBB", ")", ";", "return", "Modified", ";", "}", "</s>" ]
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
[ "RI5CY", "RISCV", "RISCV" ]
RISCVExpandSDMAInsts
runOnMachineFunction
RI5CY
CPU
LLVM
17,735
54
1
[]
[ "<s>", "static", "struct", "machine_function", "*", "mips_init_machine_status", "(", "void", ")", "{", "return", "(", "(", "struct", "machine_function", "*", ")", "ggc_alloc_cleared", "(", "sizeof", "(", "struct", "machine_function", ")", ")", ")", ";", "}", "</s>" ]
[ "Allocate", "a", "chunk", "of", "memory", "for", "per-function", "machine-dependent", "data", "." ]
[ "mips" ]
mips3
mips_init_machine_status
mips
CPU
GCC
17,736
27
1
[]
[ "<s>", "static", "bool", "arm_evpc_neon_vtrn", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "int", "i", ",", "odd", ",", "mask", ",", "nelt", "=", "d", "->", "nelt", ";", "rtx", "out0", ",", "out1", ",", "in0", ",", "in1", ";", "rtx", "(", "*", "gen", ")", "(", "rtx", ",", "rtx", ",", "rtx", ",", "rtx", ")", ";", "if", "(", "GET_MODE_UNIT_SIZE", "(", "d", "->", "vmode", ")", ">=", "8", ")", "return", "false", ";", "if", "(", "d", "->", "perm", "[", "0", "]", "==", "0", ")", "odd", "=", "0", ";", "else", "if", "(", "d", "->", "perm", "[", "0", "]", "==", "1", ")", "odd", "=", "1", ";", "else", "return", "false", ";", "mask", "=", "(", "d", "->", "one_vector_p", "?", "nelt", "-", "1", ":", "2", "*", "nelt", "-", "1", ")", ";", "for", "(", "i", "=", "0", ";", "i", "<", "nelt", ";", "i", "+=", "2", ")", "{", "if", "(", "d", "->", "perm", "[", "i", "]", "!=", "i", "+", "odd", ")", "return", "false", ";", "if", "(", "d", "->", "perm", "[", "i", "+", "1", "]", "!=", "(", "(", "i", "+", "nelt", "+", "odd", ")", "&", "mask", ")", ")", "return", "false", ";", "}", "if", "(", "d", "->", "testing_p", ")", "return", "true", ";", "switch", "(", "d", "->", "vmode", ")", "{", "case", "V16QImode", ":", "gen", "=", "gen_neon_vtrnv16qi_internal", ";", "break", ";", "case", "V8QImode", ":", "gen", "=", "gen_neon_vtrnv8qi_internal", ";", "break", ";", "case", "V8HImode", ":", "gen", "=", "gen_neon_vtrnv8hi_internal", ";", "break", ";", "case", "V4HImode", ":", "gen", "=", "gen_neon_vtrnv4hi_internal", ";", "break", ";", "case", "V8HFmode", ":", "gen", "=", "gen_neon_vtrnv8hf_internal", ";", "break", ";", "case", "V4HFmode", ":", "gen", "=", "gen_neon_vtrnv4hf_internal", ";", "break", ";", "case", "V4SImode", ":", "gen", "=", "gen_neon_vtrnv4si_internal", ";", "break", ";", "case", "V2SImode", ":", "gen", "=", "gen_neon_vtrnv2si_internal", ";", "break", ";", "case", "V2SFmode", ":", "gen", "=", "gen_neon_vtrnv2sf_internal", ";", "break", ";", "case", "V4SFmode", ":", "gen", "=", "gen_neon_vtrnv4sf_internal", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "in0", "=", "d", "->", "op0", ";", "in1", "=", "d", "->", "op1", ";", "if", "(", "BYTES_BIG_ENDIAN", ")", "{", "std", "::", "swap", "(", "in0", ",", "in1", ")", ";", "odd", "=", "!", "odd", ";", "}", "out0", "=", "d", "->", "target", ";", "out1", "=", "gen_reg_rtx", "(", "d", "->", "vmode", ")", ";", "if", "(", "odd", ")", "std", "::", "swap", "(", "out0", ",", "out1", ")", ";", "emit_insn", "(", "gen", "(", "out0", ",", "in0", ",", "in1", ",", "out1", ")", ")", ";", "return", "true", ";", "}", "</s>" ]
[ "Recognize", "patterns", "for", "the", "VTRN", "insns", "." ]
[ "arm", "8", "0", "0", "0", "0", "1", "1", "1", "2", "1", "0", "2", "1" ]
arm6
arm_evpc_neon_vtrn
arm
CPU
GCC
17,737
364
1
[]
[ "<s>", "void", "rs6000_expand_vector_extract", "(", "rtx", "target", ",", "rtx", "vec", ",", "int", "elt", ")", "{", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "vec", ")", ";", "enum", "machine_mode", "inner_mode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "rtx", "mem", ",", "x", ";", "mem", "=", "assign_stack_temp", "(", "mode", ",", "GET_MODE_SIZE", "(", "mode", ")", ",", "0", ")", ";", "mem", "=", "adjust_address_nv", "(", "mem", ",", "mode", ",", "elt", "*", "GET_MODE_SIZE", "(", "inner_mode", ")", ")", ";", "x", "=", "gen_rtx_UNSPEC", "(", "VOIDmode", ",", "gen_rtvec", "(", "1", ",", "const0_rtx", ")", ",", "UNSPEC_STVE", ")", ";", "emit_insn", "(", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "2", ",", "gen_rtx_SET", "(", "VOIDmode", ",", "mem", ",", "vec", ")", ",", "x", ")", ")", ")", ";", "emit_move_insn", "(", "target", ",", "adjust_address_nv", "(", "mem", ",", "inner_mode", ",", "0", ")", ")", ";", "}", "</s>" ]
[ "Extract", "field", "ELT", "from", "VEC", "into", "TARGET", "." ]
[ "rs6000", "0", "1", "2", "0" ]
rs60003
rs6000_expand_vector_extract
rs6000
CPU
GCC
17,738
121
1
[]
[ "<s>", "void", "SparcTargetLowering", "::", "LowerAsmOperandForConstraint", "(", "SDValue", "Op", ",", "std", "::", "string", "&", "Constraint", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "Ops", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Result", "(", "nullptr", ",", "0", ")", ";", "if", "(", "Constraint", ".", "length", "(", ")", ">", "1", ")", "return", ";", "char", "ConstraintLetter", "=", "Constraint", "[", "0", "]", ";", "switch", "(", "ConstraintLetter", ")", "{", "default", ":", "break", ";", "case", "'I'", ":", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "if", "(", "isInt", "<", "13", ">", "(", "C", "->", "getSExtValue", "(", ")", ")", ")", "{", "Result", "=", "DAG", ".", "getTargetConstant", "(", "C", "->", "getSExtValue", "(", ")", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "break", ";", "}", "return", ";", "}", "}", "if", "(", "Result", ".", "getNode", "(", ")", ")", "{", "Ops", ".", "push_back", "(", "Result", ")", ";", "return", ";", "}", "TargetLowering", "::", "LowerAsmOperandForConstraint", "(", "Op", ",", "Constraint", ",", "Ops", ",", "DAG", ")", ";", "}", "</s>" ]
[ "Lower", "the", "specified", "operand", "into", "the", "Ops", "vector", "." ]
[ "Sparc", "Sparc", "0", "1", "0", "13" ]
SparcISelLowering (2)2
LowerAsmOperandForConstraint
Sparc
CPU
LLVM
17,739
163
1
[]
[ "<s>", "bool", "WebAssemblyEHRestoreStackPointer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "auto", "*", "FrameLowering", "=", "static_cast", "<", "const", "WebAssemblyFrameLowering", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ")", ";", "if", "(", "!", "FrameLowering", "->", "needsPrologForEH", "(", "MF", ")", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "if", "(", "!", "MBB", ".", "isEHPad", "(", ")", ")", "continue", ";", "Changed", "=", "true", ";", "auto", "InsertPos", "=", "MBB", ".", "begin", "(", ")", ";", "if", "(", "WebAssembly", "::", "isCatch", "(", "*", "MBB", ".", "begin", "(", ")", ")", ")", "InsertPos", "++", ";", "FrameLowering", "->", "writeSPToGlobal", "(", "WebAssembly", "::", "SP32", ",", "MF", ",", "MBB", ",", "InsertPos", ",", "MBB", ".", "begin", "(", ")", "->", "getDebugLoc", "(", ")", ")", ";", "}", "return", "Changed", ";", "}", "</s>" ]
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
[ "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly::isCatch", "WebAssembly::SP32" ]
WebAssemblyEHRestoreStackPointer
runOnMachineFunction
WebAssembly
Virtual ISA
LLVM
17,740
131
1
[]
[ "<s>", "bool", "HexagonFixupHwLoops", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "return", "fixupLoopInstrs", "(", "MF", ")", ";", "}", "</s>" ]
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
[ "Hexagon", "Hexagon" ]
HexagonFixupHwLoops11
runOnMachineFunction
Hexagon
DSP
LLVM
17,741
31
1
[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "const", "PPCSubtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ";", "if", "(", "!", "STI", ".", "hasVSX", "(", ")", "||", "!", "STI", ".", "needsSwapsForVSXMemOps", "(", ")", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "initialize", "(", "MF", ")", ";", "if", "(", "gatherVectorInstructions", "(", ")", ")", "{", "formWebs", "(", ")", ";", "recordUnoptimizableWebs", "(", ")", ";", "markSwapsForRemoval", "(", ")", ";", "Changed", "=", "removeSwaps", "(", ")", ";", "}", "delete", "EC", ";", "return", "Changed", ";", "}", "</s>" ]
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
[ "PowerPC", "PPC", "PPC" ]
PPCVSXSwapRemoval11
runOnMachineFunction
PowerPC
CPU
LLVM
17,742
99
1
[]
[ "<s>", "const", "uint32_t", "*", "XtensaRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", ")", "const", "{", "return", "0", ";", "}", "</s>" ]
[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]
[ "Xtensa", "Xtensa", "0" ]
XtensaRegisterInfo
getCallPreservedMask
Xtensa
MPU
LLVM
17,743
22
1
[]
[ "<s>", "virtual", "const", "X86RegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]
[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]
[ "X86", "X86" ]
X86InstrInfo100
getRegisterInfo
X86
CPU
LLVM
17,744
13
1
[]
[ "<s>", "const", "char", "*", "AArch64TargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "AArch64ISD", "::", "BR_CC", ":", "return", "\"AArch64ISD::BR_CC\"", ";", "case", "AArch64ISD", "::", "Call", ":", "return", "\"AArch64ISD::Call\"", ";", "case", "AArch64ISD", "::", "FPMOV", ":", "return", "\"AArch64ISD::FPMOV\"", ";", "case", "AArch64ISD", "::", "GOTLoad", ":", "return", "\"AArch64ISD::GOTLoad\"", ";", "case", "AArch64ISD", "::", "BFI", ":", "return", "\"AArch64ISD::BFI\"", ";", "case", "AArch64ISD", "::", "EXTR", ":", "return", "\"AArch64ISD::EXTR\"", ";", "case", "AArch64ISD", "::", "Ret", ":", "return", "\"AArch64ISD::Ret\"", ";", "case", "AArch64ISD", "::", "SBFX", ":", "return", "\"AArch64ISD::SBFX\"", ";", "case", "AArch64ISD", "::", "SELECT_CC", ":", "return", "\"AArch64ISD::SELECT_CC\"", ";", "case", "AArch64ISD", "::", "SETCC", ":", "return", "\"AArch64ISD::SETCC\"", ";", "case", "AArch64ISD", "::", "TC_RETURN", ":", "return", "\"AArch64ISD::TC_RETURN\"", ";", "case", "AArch64ISD", "::", "THREAD_POINTER", ":", "return", "\"AArch64ISD::THREAD_POINTER\"", ";", "case", "AArch64ISD", "::", "TLSDESCCALL", ":", "return", "\"AArch64ISD::TLSDESCCALL\"", ";", "case", "AArch64ISD", "::", "WrapperLarge", ":", "return", "\"AArch64ISD::WrapperLarge\"", ";", "case", "AArch64ISD", "::", "WrapperSmall", ":", "return", "\"AArch64ISD::WrapperSmall\"", ";", "case", "AArch64ISD", "::", "NEON_BSL", ":", "return", "\"AArch64ISD::NEON_BSL\"", ";", "case", "AArch64ISD", "::", "NEON_MOVIMM", ":", "return", "\"AArch64ISD::NEON_MOVIMM\"", ";", "case", "AArch64ISD", "::", "NEON_MVNIMM", ":", "return", "\"AArch64ISD::NEON_MVNIMM\"", ";", "case", "AArch64ISD", "::", "NEON_FMOVIMM", ":", "return", "\"AArch64ISD::NEON_FMOVIMM\"", ";", "case", "AArch64ISD", "::", "NEON_CMP", ":", "return", "\"AArch64ISD::NEON_CMP\"", ";", "case", "AArch64ISD", "::", "NEON_CMPZ", ":", "return", "\"AArch64ISD::NEON_CMPZ\"", ";", "case", "AArch64ISD", "::", "NEON_TST", ":", "return", "\"AArch64ISD::NEON_TST\"", ";", "case", "AArch64ISD", "::", "NEON_QSHLs", ":", "return", "\"AArch64ISD::NEON_QSHLs\"", ";", "case", "AArch64ISD", "::", "NEON_QSHLu", ":", "return", "\"AArch64ISD::NEON_QSHLu\"", ";", "case", "AArch64ISD", "::", "NEON_VDUP", ":", "return", "\"AArch64ISD::NEON_VDUP\"", ";", "case", "AArch64ISD", "::", "NEON_VDUPLANE", ":", "return", "\"AArch64ISD::NEON_VDUPLANE\"", ";", "default", ":", "return", "NULL", ";", "}", "}", "</s>" ]
[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]
[ "AArch64", "AArch64", "AArch64ISD::BR_CC", "\"AArch64ISD::BR_CC\"", "AArch64ISD::Call", "\"AArch64ISD::Call\"", "AArch64ISD::FPMOV", "\"AArch64ISD::FPMOV\"", "AArch64ISD::GOTLoad", "\"AArch64ISD::GOTLoad\"", "AArch64ISD::BFI", "\"AArch64ISD::BFI\"", "AArch64ISD::EXTR", "\"AArch64ISD::EXTR\"", "AArch64ISD::Ret", "\"AArch64ISD::Ret\"", "AArch64ISD::SBFX", "\"AArch64ISD::SBFX\"", "AArch64ISD::SELECT_CC", "\"AArch64ISD::SELECT_CC\"", "AArch64ISD::SETCC", "\"AArch64ISD::SETCC\"", "AArch64ISD::TC_RETURN", "\"AArch64ISD::TC_RETURN\"", "AArch64ISD::THREAD_POINTER", "\"AArch64ISD::THREAD_POINTER\"", "AArch64ISD::TLSDESCCALL", "\"AArch64ISD::TLSDESCCALL\"", "AArch64ISD::WrapperLarge", "\"AArch64ISD::WrapperLarge\"", "AArch64ISD::WrapperSmall", "\"AArch64ISD::WrapperSmall\"", "AArch64ISD::NEON_BSL", "\"AArch64ISD::NEON_BSL\"", "AArch64ISD::NEON_MOVIMM", "\"AArch64ISD::NEON_MOVIMM\"", "AArch64ISD::NEON_MVNIMM", "\"AArch64ISD::NEON_MVNIMM\"", "AArch64ISD::NEON_FMOVIMM", "\"AArch64ISD::NEON_FMOVIMM\"", "AArch64ISD::NEON_CMP", "\"AArch64ISD::NEON_CMP\"", "AArch64ISD::NEON_CMPZ", "\"AArch64ISD::NEON_CMPZ\"", "AArch64ISD::NEON_TST", "\"AArch64ISD::NEON_TST\"", "AArch64ISD::NEON_QSHLs", "\"AArch64ISD::NEON_QSHLs\"", "AArch64ISD::NEON_QSHLu", "\"AArch64ISD::NEON_QSHLu\"", "AArch64ISD::NEON_VDUP", "\"AArch64ISD::NEON_VDUP\"", "AArch64ISD::NEON_VDUPLANE", "\"AArch64ISD::NEON_VDUPLANE\"" ]
AArch64ISelLowering138
getTargetNodeName
AArch64
CPU
LLVM
17,745
232
1
[]
[ "<s>", "rtx", "ix86_build_signbit_mask", "(", "machine_mode", "mode", ",", "bool", "vect", ",", "bool", "invert", ")", "{", "machine_mode", "vec_mode", ",", "imode", ";", "wide_int", "w", ";", "rtx", "mask", ",", "v", ";", "switch", "(", "mode", ")", "{", "case", "V16SImode", ":", "case", "V16SFmode", ":", "case", "V8SImode", ":", "case", "V4SImode", ":", "case", "V8SFmode", ":", "case", "V4SFmode", ":", "vec_mode", "=", "mode", ";", "imode", "=", "SImode", ";", "break", ";", "case", "V8DImode", ":", "case", "V4DImode", ":", "case", "V2DImode", ":", "case", "V8DFmode", ":", "case", "V4DFmode", ":", "case", "V2DFmode", ":", "vec_mode", "=", "mode", ";", "imode", "=", "DImode", ";", "break", ";", "case", "TImode", ":", "case", "TFmode", ":", "vec_mode", "=", "VOIDmode", ";", "imode", "=", "TImode", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "machine_mode", "inner_mode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "w", "=", "wi", "::", "set_bit_in_zero", "(", "GET_MODE_BITSIZE", "(", "inner_mode", ")", "-", "1", ",", "GET_MODE_BITSIZE", "(", "inner_mode", ")", ")", ";", "if", "(", "invert", ")", "w", "=", "wi", "::", "bit_not", "(", "w", ")", ";", "mask", "=", "immed_wide_int_const", "(", "w", ",", "imode", ")", ";", "mask", "=", "gen_lowpart", "(", "inner_mode", ",", "mask", ")", ";", "if", "(", "vec_mode", "==", "VOIDmode", ")", "return", "force_reg", "(", "inner_mode", ",", "mask", ")", ";", "v", "=", "ix86_build_const_vector", "(", "vec_mode", ",", "vect", ",", "mask", ")", ";", "return", "force_reg", "(", "vec_mode", ",", "v", ")", ";", "}", "</s>" ]
[ "A", "subroutine", "of", "ix86_expand_fp_absneg_operator", "and", "copysign", "expanders", ".", "Create", "a", "mask", "for", "the", "sign", "bit", "in", "MODE", "for", "an", "SSE", "register", ".", "If", "VECT", "is", "true", ",", "then", "replicate", "the", "mask", "for", "all", "elements", "of", "the", "vector", "register", ".", "If", "INVERT", "is", "true", ",", "then", "create", "a", "mask", "excluding", "the", "sign", "bit", "." ]
[ "i386", "1" ]
i3865
ix86_build_signbit_mask
i386
CPU
GCC
17,746
202
1
[]
[ "<s>", "SDNode", "*", "PPCDAGToDAGISel", "::", "getGlobalBaseReg", "(", ")", "{", "if", "(", "!", "GlobalBaseReg", ")", "{", "const", "TargetInstrInfo", "&", "TII", "=", "*", "TM", ".", "getInstrInfo", "(", ")", ";", "MachineBasicBlock", "&", "FirstMBB", "=", "MF", "->", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "FirstMBB", ".", "begin", "(", ")", ";", "DebugLoc", "dl", ";", "if", "(", "PPCLowering", ".", "getPointerTy", "(", ")", "==", "MVT", "::", "i32", ")", "{", "GlobalBaseReg", "=", "RegInfo", "->", "createVirtualRegister", "(", "&", "PPC", "::", "GPRC_NOR0RegClass", ")", ";", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "PPC", "::", "MovePCtoLR", ")", ")", ";", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "PPC", "::", "MFLR", ")", ",", "GlobalBaseReg", ")", ";", "}", "else", "{", "GlobalBaseReg", "=", "RegInfo", "->", "createVirtualRegister", "(", "&", "PPC", "::", "G8RC_NOX0RegClass", ")", ";", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "PPC", "::", "MovePCtoLR8", ")", ")", ";", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "PPC", "::", "MFLR8", ")", ",", "GlobalBaseReg", ")", ";", "}", "}", "return", "CurDAG", "->", "getRegister", "(", "GlobalBaseReg", ",", "PPCLowering", ".", "getPointerTy", "(", ")", ")", ".", "getNode", "(", ")", ";", "}", "</s>" ]
[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]
[ "PowerPC", "PPC", "PPC", "MVT::i32", "PPC::GPRC_NOR0RegClass", "PPC::MovePCtoLR", "PPC::MFLR", "PPC::G8RC_NOX0RegClass", "PPC::MovePCtoLR8", "PPC::MFLR8", "PPC" ]
PPCISelDAGToDAG (2)
getGlobalBaseReg
PowerPC
CPU
LLVM
17,747
187
1
[]
[ "<s>", "static", "bool", "nvptx_truly_noop_truncation", "(", "poly_uint64", ",", "poly_uint64", ")", "{", "return", "false", ";", "}", "</s>" ]
[ "Implement", "TARGET_TRULY_NOOP_TRUNCATION", "." ]
[ "nvptx" ]
nvptx
nvptx_truly_noop_truncation
nvptx
GPU
GCC
17,748
13
1
[]
[ "<s>", "static", "bool", "microblaze_frame_pointer_required", "(", "void", ")", "{", "if", "(", "cfun", "->", "calls_alloca", ")", "return", "true", ";", "return", "false", ";", "}", "</s>" ]
[ "Implement", "TARGET_FRAME_POINTER_REQUIRED", "." ]
[ "microblaze" ]
microblaze
microblaze_frame_pointer_required
microblaze
MPU
GCC
17,749
20
1
[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"SystemZ Local Dynamic TLS Access Clean-up\"", ";", "}", "</s>" ]
[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
[ "SystemZ", "\"SystemZ Local Dynamic TLS Access Clean-up\"" ]
SystemZLDCleanup (2)1
getPassName
SystemZ
CPU
LLVM
17,750
11
1
[]
[ "<s>", "bool", "X86TargetLowering", "::", "isIntDivCheap", "(", "EVT", "VT", ",", "AttributeList", "Attr", ")", "const", "{", "bool", "OptSize", "=", "Attr", ".", "hasAttribute", "(", "AttributeList", "::", "FunctionIndex", ",", "Attribute", "::", "MinSize", ")", ";", "return", "OptSize", "&&", "!", "VT", ".", "isVector", "(", ")", ";", "}", "</s>" ]
[ "Return", "true", "if", "integer", "divide", "is", "usually", "cheaper", "than", "a", "sequence", "of", "several", "shifts", ",", "adds", ",", "and", "multiplies", "for", "this", "target", "." ]
[ "X86", "X86" ]
X86ISelLowering (2)6
isIntDivCheap
X86
CPU
LLVM
17,751
40
1
[]
[ "<s>", "bool", "aarch64_expand_sve_vec_cmp_float", "(", "rtx", "target", ",", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ",", "bool", "can_invert_p", ")", "{", "machine_mode", "pred_mode", "=", "GET_MODE", "(", "target", ")", ";", "machine_mode", "data_mode", "=", "GET_MODE", "(", "op0", ")", ";", "rtx", "ptrue", "=", "force_reg", "(", "pred_mode", ",", "CONSTM1_RTX", "(", "pred_mode", ")", ")", ";", "switch", "(", "code", ")", "{", "case", "UNORDERED", ":", "op1", "=", "force_reg", "(", "data_mode", ",", "op1", ")", ";", "case", "LT", ":", "case", "LE", ":", "case", "GT", ":", "case", "GE", ":", "case", "EQ", ":", "case", "NE", ":", "{", "rtx", "cond", "=", "gen_rtx_fmt_ee", "(", "code", ",", "pred_mode", ",", "op0", ",", "op1", ")", ";", "aarch64_emit_sve_ptrue_op", "(", "target", ",", "ptrue", ",", "cond", ")", ";", "return", "false", ";", "}", "case", "LTGT", ":", "aarch64_emit_sve_or_conds", "(", "target", ",", "LT", ",", "GT", ",", "ptrue", ",", "op0", ",", "op1", ")", ";", "return", "false", ";", "case", "UNEQ", ":", "if", "(", "!", "flag_trapping_math", ")", "{", "op1", "=", "force_reg", "(", "data_mode", ",", "op1", ")", ";", "aarch64_emit_sve_or_conds", "(", "target", ",", "UNORDERED", ",", "EQ", ",", "ptrue", ",", "op0", ",", "op1", ")", ";", "return", "false", ";", "}", "case", "UNLT", ":", "case", "UNLE", ":", "case", "UNGT", ":", "case", "UNGE", ":", "if", "(", "flag_trapping_math", ")", "{", "rtx", "ordered", "=", "gen_reg_rtx", "(", "pred_mode", ")", ";", "op1", "=", "force_reg", "(", "data_mode", ",", "op1", ")", ";", "aarch64_emit_sve_inverted_cond", "(", "ordered", ",", "ptrue", ",", "UNORDERED", ",", "op0", ",", "op1", ")", ";", "if", "(", "code", "==", "UNEQ", ")", "code", "=", "NE", ";", "else", "code", "=", "reverse_condition_maybe_unordered", "(", "code", ")", ";", "if", "(", "can_invert_p", ")", "{", "aarch64_emit_sve_predicated_cond", "(", "target", ",", "code", ",", "ordered", ",", "op0", ",", "op1", ")", ";", "return", "true", ";", "}", "rtx", "tmp", "=", "gen_reg_rtx", "(", "pred_mode", ")", ";", "aarch64_emit_sve_predicated_cond", "(", "tmp", ",", "code", ",", "ordered", ",", "op0", ",", "op1", ")", ";", "aarch64_emit_unop", "(", "target", ",", "one_cmpl_optab", ",", "tmp", ")", ";", "return", "false", ";", "}", "break", ";", "case", "ORDERED", ":", "op1", "=", "force_reg", "(", "data_mode", ",", "op1", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "code", "=", "reverse_condition_maybe_unordered", "(", "code", ")", ";", "if", "(", "can_invert_p", ")", "{", "rtx", "cond", "=", "gen_rtx_fmt_ee", "(", "code", ",", "pred_mode", ",", "op0", ",", "op1", ")", ";", "aarch64_emit_sve_ptrue_op", "(", "target", ",", "ptrue", ",", "cond", ")", ";", "return", "true", ";", "}", "aarch64_emit_sve_inverted_cond", "(", "target", ",", "ptrue", ",", "code", ",", "op0", ",", "op1", ")", ";", "return", "false", ";", "}", "</s>" ]
[ "Expand", "an", "SVE", "floating-point", "comparison", ":", "TARGET", "=", "CODE", "(", "OP0", ",", "OP1", ")", "If", "CAN_INVERT_P", "is", "true", ",", "the", "caller", "can", "also", "handle", "inverted", "results", ";", "return", "true", "if", "the", "result", "is", "in", "fact", "inverted", "." ]
[ "aarch64" ]
aarch646
aarch64_expand_sve_vec_cmp_float
aarch64
CPU
GCC
17,752
369
1
[]
[ "<s>", "static", "void", "x86_64_elf_select_section", "(", "tree", "decl", ",", "int", "reloc", ",", "unsigned", "HOST_WIDE_INT", "align", ")", "{", "if", "(", "(", "ix86_cmodel", "==", "CM_MEDIUM", "||", "ix86_cmodel", "==", "CM_MEDIUM_PIC", ")", "&&", "ix86_in_large_data_p", "(", "decl", ")", ")", "{", "const", "char", "*", "sname", "=", "NULL", ";", "unsigned", "int", "flags", "=", "SECTION_WRITE", ";", "switch", "(", "categorize_decl_for_section", "(", "decl", ",", "reloc", ",", "flag_pic", ")", ")", "{", "case", "SECCAT_DATA", ":", "sname", "=", "\".ldata\"", ";", "break", ";", "case", "SECCAT_DATA_REL", ":", "sname", "=", "\".ldata.rel\"", ";", "break", ";", "case", "SECCAT_DATA_REL_LOCAL", ":", "sname", "=", "\".ldata.rel.local\"", ";", "break", ";", "case", "SECCAT_DATA_REL_RO", ":", "sname", "=", "\".ldata.rel.ro\"", ";", "break", ";", "case", "SECCAT_DATA_REL_RO_LOCAL", ":", "sname", "=", "\".ldata.rel.ro.local\"", ";", "break", ";", "case", "SECCAT_BSS", ":", "sname", "=", "\".lbss\"", ";", "flags", "|=", "SECTION_BSS", ";", "break", ";", "case", "SECCAT_RODATA", ":", "case", "SECCAT_RODATA_MERGE_STR", ":", "case", "SECCAT_RODATA_MERGE_STR_INIT", ":", "case", "SECCAT_RODATA_MERGE_CONST", ":", "sname", "=", "\".lrodata\"", ";", "flags", "=", "0", ";", "break", ";", "case", "SECCAT_SRODATA", ":", "case", "SECCAT_SDATA", ":", "case", "SECCAT_SBSS", ":", "gcc_unreachable", "(", ")", ";", "case", "SECCAT_TEXT", ":", "case", "SECCAT_TDATA", ":", "case", "SECCAT_TBSS", ":", "break", ";", "}", "if", "(", "sname", ")", "{", "if", "(", "!", "DECL_P", "(", "decl", ")", ")", "named_section_flags", "(", "sname", ",", "flags", ")", ";", "else", "named_section", "(", "decl", ",", "sname", ",", "reloc", ")", ";", "return", ";", "}", "}", "default_elf_select_section", "(", "decl", ",", "reloc", ",", "align", ")", ";", "}", "</s>" ]
[ "switch", "to", "the", "appropriate", "section", "for", "output", "of", "DECL", ".", "DECL", "is", "either", "a", "`", "VAR_DECL", "'", "node", "or", "a", "constant", "of", "some", "sort", ".", "RELOC", "indicates", "whether", "forming", "the", "initial", "value", "of", "DECL", "requires", "link-time", "relocations", "." ]
[ "i386", "\".ldata\"", "\".ldata.rel\"", "\".ldata.rel.local\"", "\".ldata.rel.ro\"", "\".ldata.rel.ro.local\"", "\".lbss\"", "\".lrodata\"", "0" ]
i3863
x86_64_elf_select_section
i386
CPU
GCC
17,753
207
1
[]
[ "<s>", "const", "Cpu0TargetLowering", "*", "Cpu0TargetLowering", "::", "create", "(", "const", "Cpu0TargetMachine", "&", "TM", ",", "const", "Cpu0Subtarget", "&", "STI", ")", "{", "return", "createCpu0SETargetLowering", "(", "TM", ",", "STI", ")", ";", "}", "</s>" ]
[ "This", "creates", "an", "identified", "struct", "." ]
[ "Cpu0", "Cpu0", "Cpu0", "Cpu0", "Cpu0", "Cpu0" ]
Cpu0ISelLowering4
create
Cpu0
CPU
LLVM
17,754
27
1
[]
[ "<s>", "tree", "gimple_folder", "::", "force_vector", "(", "gimple_seq", "&", "stmts", ",", "tree", "vectype", ",", "tree", "value", ")", "{", "if", "(", "!", "VECTOR_TYPE_P", "(", "TREE_TYPE", "(", "value", ")", ")", ")", "value", "=", "gimple_build_vector_from_val", "(", "&", "stmts", ",", "vectype", ",", "value", ")", ";", "return", "value", ";", "}", "</s>" ]
[ "VALUE", "might", "be", "a", "vector", "of", "type", "VECTYPE", "or", "a", "single", "scalar", "element", ".", "Duplicate", "it", "into", "a", "vector", "of", "type", "VECTYPE", "in", "the", "latter", "case", ",", "adding", "any", "new", "statements", "to", "STMTS", "." ]
[ "aarch64" ]
aarch64-sve-builtins
force_vector
aarch64
CPU
GCC
17,755
43
1
[]
[ "<s>", "char", "*", "output_call", "(", "rtx", "insn", ",", "rtx", "*", "operands", ",", "int", "dest_operand_number", ",", "int", "cookie_operand_number", ")", "{", "static", "char", "buf", "[", "256", "]", ";", "if", "(", "GET_CODE", "(", "operands", "[", "dest_operand_number", "]", ")", "==", "SYMBOL_REF", "&&", "(", "INTVAL", "(", "operands", "[", "cookie_operand_number", "]", ")", "&", "CALL_LONG", ")", ")", "{", "tree", "labelname", ";", "tree", "funname", "=", "get_identifier", "(", "XSTR", "(", "operands", "[", "dest_operand_number", "]", ",", "0", ")", ")", ";", "if", "(", "no_previous_def", "(", "funname", ")", ")", "{", "int", "line_number", "=", "0", ";", "rtx", "label_rtx", "=", "gen_label_rtx", "(", ")", ";", "char", "*", "label_buf", ",", "temp_buf", "[", "256", "]", ";", "ASM_GENERATE_INTERNAL_LABEL", "(", "temp_buf", ",", "\"L\"", ",", "CODE_LABEL_NUMBER", "(", "label_rtx", ")", ")", ";", "label_buf", "=", "temp_buf", "[", "0", "]", "==", "'*'", "?", "temp_buf", "+", "1", ":", "temp_buf", ";", "labelname", "=", "get_identifier", "(", "label_buf", ")", ";", "for", "(", ";", "insn", "&&", "GET_CODE", "(", "insn", ")", "!=", "NOTE", ";", "insn", "=", "PREV_INSN", "(", "insn", ")", ")", ";", "if", "(", "insn", ")", "line_number", "=", "NOTE_LINE_NUMBER", "(", "insn", ")", ";", "add_compiler_branch_island", "(", "labelname", ",", "funname", ",", "line_number", ")", ";", "}", "else", "labelname", "=", "get_prev_label", "(", "funname", ")", ";", "sprintf", "(", "buf", ",", "\"jbsr %%z%d,%.246s\"", ",", "dest_operand_number", ",", "IDENTIFIER_POINTER", "(", "labelname", ")", ")", ";", "}", "else", "sprintf", "(", "buf", ",", "\"bl %%z%d\"", ",", "dest_operand_number", ")", ";", "return", "buf", ";", "}", "</s>" ]
[ "INSN", "is", "either", "a", "function", "call", "or", "a", "millicode", "call", ".", "It", "may", "have", "an", "unconditional", "jump", "in", "its", "delay", "slot", ".", "CALL_DEST", "is", "the", "routine", "we", "are", "calling", "." ]
[ "rs6000", "256", "0", "0", "256", "\"L\"", "0", "1", "\"jbsr %%z%d,%.246s\"", "\"bl %%z%d\"" ]
rs60003
output_call
rs6000
CPU
GCC
17,756
210
1
[]
[ "<s>", "void", "PPC64LinuxTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "}", "</s>" ]
[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]
[ "PowerPC", "PPC" ]
PPCTargetObjectFile16
Initialize
PowerPC
CPU
LLVM
17,757
25
1
[]
[ "<s>", "const", "uint32_t", "*", "AArch64RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "bool", "SCS", "=", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "ShadowCallStack", ")", ";", "if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "SCS", "?", "CSR_AArch64_NoRegs_SCS_RegMask", ":", "CSR_AArch64_NoRegs_RegMask", ";", "if", "(", "CC", "==", "CallingConv", "::", "AnyReg", ")", "return", "SCS", "?", "CSR_AArch64_AllRegs_SCS_RegMask", ":", "CSR_AArch64_AllRegs_RegMask", ";", "if", "(", "CC", "==", "CallingConv", "::", "CXX_FAST_TLS", ")", "return", "SCS", "?", "CSR_AArch64_CXX_TLS_Darwin_SCS_RegMask", ":", "CSR_AArch64_CXX_TLS_Darwin_RegMask", ";", "if", "(", "CC", "==", "CallingConv", "::", "AArch64_VectorCall", ")", "return", "SCS", "?", "CSR_AArch64_AAVPCS_SCS_RegMask", ":", "CSR_AArch64_AAVPCS_RegMask", ";", "if", "(", "CC", "==", "CallingConv", "::", "AArch64_SVE_VectorCall", ")", "return", "SCS", "?", "CSR_AArch64_SVE_AAPCS_SCS_RegMask", ":", "CSR_AArch64_SVE_AAPCS_RegMask", ";", "if", "(", "CC", "==", "CallingConv", "::", "CFGuard_Check", ")", "return", "CSR_Win_AArch64_CFGuard_Check_RegMask", ";", "if", "(", "MF", ".", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ".", "getTargetLowering", "(", ")", "->", "supportSwiftError", "(", ")", "&&", "MF", ".", "getFunction", "(", ")", ".", "getAttributes", "(", ")", ".", "hasAttrSomewhere", "(", "Attribute", "::", "SwiftError", ")", ")", "return", "SCS", "?", "CSR_AArch64_AAPCS_SwiftError_SCS_RegMask", ":", "CSR_AArch64_AAPCS_SwiftError_RegMask", ";", "if", "(", "CC", "==", "CallingConv", "::", "PreserveMost", ")", "return", "SCS", "?", "CSR_AArch64_RT_MostRegs_SCS_RegMask", ":", "CSR_AArch64_RT_MostRegs_RegMask", ";", "else", "return", "SCS", "?", "CSR_AArch64_AAPCS_SCS_RegMask", ":", "CSR_AArch64_AAPCS_RegMask", ";", "}", "</s>" ]
[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]
[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]
AArch64RegisterInfo12
getCallPreservedMask
AArch64
CPU
LLVM
17,758
188
1
[]
[ "<s>", "PPCTargetLowering", "::", "ConstraintType", "PPCTargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0", "]", ")", "{", "default", ":", "break", ";", "case", "'b'", ":", "case", "'r'", ":", "case", "'f'", ":", "case", "'d'", ":", "case", "'v'", ":", "case", "'y'", ":", "return", "C_RegisterClass", ";", "case", "'Z'", ":", "return", "C_Memory", ";", "}", "}", "else", "if", "(", "Constraint", "==", "\"wc\"", ")", "{", "return", "C_RegisterClass", ";", "}", "else", "if", "(", "Constraint", "==", "\"wa\"", "||", "Constraint", "==", "\"wd\"", "||", "Constraint", "==", "\"wf\"", "||", "Constraint", "==", "\"ws\"", "||", "Constraint", "==", "\"wi\"", ")", "{", "return", "C_RegisterClass", ";", "}", "return", "TargetLowering", "::", "getConstraintType", "(", "Constraint", ")", ";", "}", "</s>" ]
[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]
[ "PowerPC", "PPC", "PPC", "1", "0", "\"wc\"", "\"wa\"", "\"wd\"", "\"wf\"", "\"ws\"", "\"wi\"" ]
PPCISelLowering (2)7
getConstraintType
PowerPC
CPU
LLVM
17,759
113
1
[]
[ "<s>", "bool", "direct_return", "(", "void", ")", "{", "return", "(", "TARGET_ABI_OSF", "&&", "reload_completed", "&&", "cfun", "->", "machine", "->", "frame_size", "==", "0", ")", ";", "}", "</s>" ]
[ "Return", "non-zero", "if", "this", "function", "is", "known", "to", "have", "a", "null", "epilogue", "." ]
[ "alpha", "0" ]
alpha
direct_return
alpha
MPU
GCC
17,760
22
1
[]
[ "<s>", "void", "MipsAsmPrinter", "::", "emitInlineAsmEnd", "(", "const", "MCSubtargetInfo", "&", "StartInfo", ",", "const", "MCSubtargetInfo", "*", "EndInfo", ")", "const", "{", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveSetPop", "(", ")", ";", "}", "</s>" ]
[ "Let", "the", "target", "do", "anything", "it", "needs", "to", "do", "after", "emitting", "inlineasm", "." ]
[ "Mips", "Mips" ]
MipsAsmPrinter (2)1
emitInlineAsmEnd
Mips
CPU
LLVM
17,761
32
1
[]
[ "<s>", "bool", "LEGFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "||", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";", "}", "</s>" ]
[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]
[ "LEG", "LEG" ]
LEGFrameLowering1
hasFP
LEG
CPU
LLVM
17,762
37
1
[]
[ "<s>", "static", "tree", "ia64_vms_common_object_attribute", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", "args", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "*", "no_add_attrs", ")", "{", "tree", "decl", "=", "*", "node", ";", "tree", "id", ";", "gcc_assert", "(", "DECL_P", "(", "decl", ")", ")", ";", "DECL_COMMON", "(", "decl", ")", "=", "1", ";", "id", "=", "TREE_VALUE", "(", "args", ")", ";", "if", "(", "TREE_CODE", "(", "id", ")", "!=", "IDENTIFIER_NODE", "&&", "TREE_CODE", "(", "id", ")", "!=", "STRING_CST", ")", "{", "error", "(", "\"%qE attribute requires a string constant argument\"", ",", "name", ")", ";", "*", "no_add_attrs", "=", "true", ";", "return", "NULL_TREE", ";", "}", "return", "NULL_TREE", ";", "}", "</s>" ]
[ "Part", "of", "the", "low", "level", "implementation", "of", "DEC", "Ada", "pragma", "Common_Object", "which", "enables", "the", "shared", "use", "of", "variables", "stored", "in", "overlaid", "linker", "areas", "corresponding", "to", "the", "use", "of", "Fortran", "COMMON", "." ]
[ "ia64", "1", "\"%qE attribute requires a string constant argument\"" ]
ia64
ia64_vms_common_object_attribute
ia64
CPU
GCC
17,763
91
1
[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "X86_REGISTER_ALLOCATOR_PASS_NAME", ";", "}", "</s>" ]
[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
[ "X86", "X86" ]
regAlloc
getPassName
X86
CPU
LLVM
17,764
11
1
[]
[ "<s>", "ARMSubtarget", "::", "ARMSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "ARMGenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "ARMProcFamily", "(", "Others", ")", ",", "HasV4TOps", "(", "false", ")", ",", "HasV5TOps", "(", "false", ")", ",", "HasV5TEOps", "(", "false", ")", ",", "HasV6Ops", "(", "false", ")", ",", "HasV6T2Ops", "(", "false", ")", ",", "HasV7Ops", "(", "false", ")", ",", "HasVFPv2", "(", "false", ")", ",", "HasVFPv3", "(", "false", ")", ",", "HasNEON", "(", "false", ")", ",", "UseNEONForSinglePrecisionFP", "(", "false", ")", ",", "SlowFPVMLx", "(", "false", ")", ",", "HasVMLxForwarding", "(", "false", ")", ",", "SlowFPBrcc", "(", "false", ")", ",", "InThumbMode", "(", "false", ")", ",", "InNaClMode", "(", "false", ")", ",", "HasThumb2", "(", "false", ")", ",", "IsMClass", "(", "false", ")", ",", "NoARM", "(", "false", ")", ",", "PostRAScheduler", "(", "false", ")", ",", "IsR9Reserved", "(", "ReserveR9", ")", ",", "UseMovt", "(", "false", ")", ",", "SupportsTailCall", "(", "false", ")", ",", "HasFP16", "(", "false", ")", ",", "HasD16", "(", "false", ")", ",", "HasHardwareDivide", "(", "false", ")", ",", "HasT2ExtractPack", "(", "false", ")", ",", "HasDataBarrier", "(", "false", ")", ",", "Pref32BitThumb", "(", "false", ")", ",", "AvoidCPSRPartialUpdate", "(", "false", ")", ",", "HasMPExtension", "(", "false", ")", ",", "FPOnlySP", "(", "false", ")", ",", "AllowsUnalignedMem", "(", "false", ")", ",", "Thumb2DSP", "(", "false", ")", ",", "stackAlignment", "(", "4", ")", ",", "CPUString", "(", "CPU", ")", ",", "TargetTriple", "(", "TT", ")", ",", "TargetABI", "(", "ARM_ABI_APCS", ")", "{", "if", "(", "CPUString", ".", "empty", "(", ")", ")", "CPUString", "=", "\"generic\"", ";", "std", "::", "string", "ArchFS", "=", "ARM_MC", "::", "ParseARMTriple", "(", "TT", ")", ";", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "ArchFS", "+", "\",\"", "+", "FS", ";", "else", "ArchFS", "=", "FS", ";", "}", "ParseSubtargetFeatures", "(", "CPUString", ",", "ArchFS", ")", ";", "if", "(", "!", "HasV6T2Ops", "&&", "hasThumb2", "(", ")", ")", "HasV4TOps", "=", "HasV5TOps", "=", "HasV5TEOps", "=", "HasV6Ops", "=", "HasV6T2Ops", "=", "true", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "computeIssueWidth", "(", ")", ";", "if", "(", "TT", ".", "find", "(", "\"eabi\"", ")", "!=", "std", "::", "string", "::", "npos", ")", "TargetABI", "=", "ARM_ABI_AAPCS", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "8", ";", "if", "(", "!", "isTargetDarwin", "(", ")", ")", "UseMovt", "=", "hasV6T2Ops", "(", ")", ";", "else", "{", "IsR9Reserved", "=", "ReserveR9", "|", "!", "HasV6Ops", ";", "UseMovt", "=", "DarwinUseMOVT", "&&", "hasV6T2Ops", "(", ")", ";", "const", "Triple", "&", "T", "=", "getTargetTriple", "(", ")", ";", "SupportsTailCall", "=", "T", ".", "getOS", "(", ")", "==", "Triple", "::", "IOS", "&&", "!", "T", ".", "isOSVersionLT", "(", "5", ",", "0", ")", ";", "}", "if", "(", "!", "isThumb", "(", ")", "||", "hasThumb2", "(", ")", ")", "PostRAScheduler", "=", "true", ";", "if", "(", "!", "StrictAlign", "&&", "hasV6Ops", "(", ")", "&&", "isTargetDarwin", "(", ")", ")", "AllowsUnalignedMem", "=", "true", ";", "}", "</s>" ]
[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]
[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "4", "ARM", "\"generic\"", "ARM", "ARM", "\",\"", "\"eabi\"", "ARM", "8", "5", "0" ]
ARMSubtarget74
ARMSubtarget
ARM
CPU
LLVM
17,765
445
1
[]
[ "<s>", "void", "Thumb1InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "assert", "(", "(", "RC", "==", "ARM", "::", "tGPRRegisterClass", "||", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "SrcReg", ")", "&&", "isARMLowRegister", "(", "SrcReg", ")", ")", ")", "&&", "\"Unknown regclass!\"", ")", ";", "if", "(", "RC", "==", "ARM", "::", "tGPRRegisterClass", "||", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "SrcReg", ")", "&&", "isARMLowRegister", "(", "SrcReg", ")", ")", ")", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "0", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ARM", "::", "tSpill", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "0", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "}", "</s>" ]
[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]
[ "ARM", "ARM::tGPRRegisterClass", "ARM", "\"Unknown regclass!\"", "ARM::tGPRRegisterClass", "ARM", "0", "ARM::tSpill", "0" ]
Thumb1InstrInfo2
storeRegToStackSlot
ARM
CPU
LLVM
17,766
205
1
[]
[ "<s>", "SDValue", "SystemZTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", ",", "DebugLoc", "dl", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "16", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "RetCC_SystemZ", ")", ";", "if", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "liveout_empty", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "0", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "if", "(", "RVLocs", "[", "i", "]", ".", "isRegLoc", "(", ")", ")", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "addLiveOut", "(", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ")", ";", "}", "SDValue", "Flag", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "SDValue", "ResValue", "=", "OutVals", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "\"Can only return in registers!\"", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", ")", "ResValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "ResValue", ")", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "ResValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "ResValue", ")", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "AExt", ")", "ResValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ANY_EXTEND", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "ResValue", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "ResValue", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "1", ")", ";", "}", "if", "(", "Flag", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "SystemZISD", "::", "RET_FLAG", ",", "dl", ",", "MVT", "::", "Other", ",", "Chain", ",", "Flag", ")", ";", "return", "DAG", ".", "getNode", "(", "SystemZISD", "::", "RET_FLAG", ",", "dl", ",", "MVT", "::", "Other", ",", "Chain", ")", ";", "}", "</s>" ]
[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]
[ "SystemZ", "SystemZ", "ISD::OutputArg", "16", "SystemZ", "0", "0", "\"Can only return in registers!\"", "ISD::SIGN_EXTEND", "ISD::ZERO_EXTEND", "ISD::ANY_EXTEND", "1", "SystemZISD::RET_FLAG", "MVT::Other", "SystemZISD::RET_FLAG", "MVT::Other" ]
SystemZISelLowering27
LowerReturn
SystemZ
CPU
LLVM
17,767
379
1
[]
[ "<s>", "static", "void", "s390_expand_cs_tdsi", "(", "machine_mode", "mode", ",", "rtx", "btarget", ",", "rtx", "vtarget", ",", "rtx", "mem", ",", "rtx", "cmp", ",", "rtx", "new_rtx", ",", "bool", "is_weak", ")", "{", "rtx", "output", "=", "vtarget", ";", "rtx_code_label", "*", "skip_cs_label", "=", "NULL", ";", "bool", "do_const_opt", "=", "false", ";", "if", "(", "!", "register_operand", "(", "output", ",", "mode", ")", ")", "output", "=", "gen_reg_rtx", "(", "mode", ")", ";", "if", "(", "TARGET_Z196", "&&", "(", "mode", "==", "SImode", "||", "mode", "==", "DImode", ")", ")", "do_const_opt", "=", "(", "is_weak", "&&", "CONST_INT_P", "(", "cmp", ")", ")", ";", "if", "(", "do_const_opt", ")", "{", "rtx", "cc", "=", "gen_rtx_REG", "(", "CCZmode", ",", "CC_REGNUM", ")", ";", "skip_cs_label", "=", "gen_label_rtx", "(", ")", ";", "emit_move_insn", "(", "btarget", ",", "const0_rtx", ")", ";", "if", "(", "CONST_INT_P", "(", "cmp", ")", "&&", "INTVAL", "(", "cmp", ")", "==", "0", ")", "{", "rtvec", "lt", "=", "rtvec_alloc", "(", "2", ")", ";", "RTVEC_ELT", "(", "lt", ",", "0", ")", "=", "gen_rtx_SET", "(", "cc", ",", "gen_rtx_COMPARE", "(", "CCZmode", ",", "mem", ",", "cmp", ")", ")", ";", "RTVEC_ELT", "(", "lt", ",", "1", ")", "=", "gen_rtx_SET", "(", "output", ",", "mem", ")", ";", "emit_insn", "(", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "lt", ")", ")", ";", "}", "else", "{", "emit_move_insn", "(", "output", ",", "mem", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "cc", ",", "gen_rtx_COMPARE", "(", "CCZmode", ",", "output", ",", "cmp", ")", ")", ")", ";", "}", "s390_emit_jump", "(", "skip_cs_label", ",", "gen_rtx_NE", "(", "VOIDmode", ",", "cc", ",", "const0_rtx", ")", ")", ";", "add_reg_br_prob_note", "(", "get_last_insn", "(", ")", ",", "profile_probability", "::", "very_unlikely", "(", ")", ")", ";", "cmp", "=", "output", ";", "}", "else", "cmp", "=", "force_reg", "(", "mode", ",", "cmp", ")", ";", "new_rtx", "=", "force_reg", "(", "mode", ",", "new_rtx", ")", ";", "s390_emit_compare_and_swap", "(", "EQ", ",", "output", ",", "mem", ",", "cmp", ",", "new_rtx", ",", "(", "do_const_opt", ")", "?", "CCZmode", ":", "CCZ1mode", ")", ";", "if", "(", "skip_cs_label", "!=", "NULL", ")", "emit_label", "(", "skip_cs_label", ")", ";", "if", "(", "output", "!=", "vtarget", ")", "emit_move_insn", "(", "vtarget", ",", "output", ")", ";", "if", "(", "do_const_opt", ")", "{", "rtx", "cc", ",", "cond", ",", "ite", ";", "cc", "=", "gen_rtx_REG", "(", "CCZmode", ",", "CC_REGNUM", ")", ";", "cond", "=", "gen_rtx_EQ", "(", "VOIDmode", ",", "cc", ",", "const0_rtx", ")", ";", "ite", "=", "gen_rtx_IF_THEN_ELSE", "(", "SImode", ",", "cond", ",", "const1_rtx", ",", "btarget", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "btarget", ",", "ite", ")", ")", ";", "}", "else", "{", "rtx", "cc", ",", "cond", ";", "cc", "=", "gen_rtx_REG", "(", "CCZ1mode", ",", "CC_REGNUM", ")", ";", "cond", "=", "gen_rtx_EQ", "(", "SImode", ",", "cc", ",", "const0_rtx", ")", ";", "emit_insn", "(", "gen_cstorecc4", "(", "btarget", ",", "cond", ",", "cc", ",", "const0_rtx", ")", ")", ";", "}", "}", "</s>" ]
[ "Variant", "of", "s390_expand_cs", "for", "SI", ",", "DI", "and", "TI", "modes", "." ]
[ "s390", "0", "2", "0", "1" ]
s390
s390_expand_cs_tdsi
s390
MPU
GCC
17,768
403
1
[]
[ "<s>", "unsigned", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "OperandValueKind", "Opd1Info", "=", "TTI", "::", "OK_AnyValue", ",", "TTI", "::", "OperandValueKind", "Opd2Info", "=", "TTI", "::", "OK_AnyValue", ",", "TTI", "::", "OperandValueProperties", "Opd1PropInfo", "=", "TTI", "::", "OP_None", ",", "TTI", "::", "OperandValueProperties", "Opd2PropInfo", "=", "TTI", "::", "OP_None", ",", "ArrayRef", "<", "const", "Value", "*", ">", "Args", "=", "ArrayRef", "<", "const", "Value", "*", ">", "(", ")", ")", "{", "int", "ISD", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", ";", "switch", "(", "ISD", ")", "{", "default", ":", "return", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "case", "ISD", "::", "MUL", ":", "case", "ISD", "::", "SDIV", ":", "case", "ISD", "::", "UDIV", ":", "case", "ISD", "::", "UREM", ":", "return", "64", "*", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "}", "}", "</s>" ]
[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]
[ "DLX", "ISD::MUL", "ISD::SDIV", "ISD::UDIV", "ISD::UREM", "64" ]
DLXTargetTransformInfo
getArithmeticInstrCost
DLX
CPU
LLVM
17,769
141
1
[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"AMDGPU Control Flow Graph structurizer Pass\"", ";", "}", "</s>" ]
[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
[ "R600", "\"AMDGPU Control Flow Graph structurizer Pass\"" ]
AMDILCFGStructurizer12
getPassName
R600
GPU
LLVM
17,770
12
1
[]
[ "<s>", "void", "mips_set_return_address", "(", "rtx", "address", ",", "rtx", "scratch", ")", "{", "rtx", "slot_address", ";", "compute_frame_size", "(", "get_frame_size", "(", ")", ")", ";", "gcc_assert", "(", "(", "cfun", "->", "machine", "->", "frame", ".", "mask", ">>", "31", ")", "&", "1", ")", ";", "slot_address", "=", "mips_add_offset", "(", "scratch", ",", "stack_pointer_rtx", ",", "cfun", "->", "machine", "->", "frame", ".", "gp_sp_offset", ")", ";", "emit_move_insn", "(", "gen_rtx_MEM", "(", "GET_MODE", "(", "address", ")", ",", "slot_address", ")", ",", "address", ")", ";", "}", "</s>" ]
[ "Emit", "code", "to", "change", "the", "current", "function", "'s", "return", "address", "to", "ADDRESS", ".", "SCRATCH", "is", "available", "as", "a", "scratch", "register", ",", "if", "needed", ".", "ADDRESS", "and", "SCRATCH", "are", "both", "word-mode", "GPRs", "." ]
[ "mips", "31", "1" ]
mips3
mips_set_return_address
mips
CPU
GCC
17,771
70
1
[]
[ "<s>", "int", "size", "(", ")", "const", "{", "return", "Blocks", ".", "size", "(", ")", ";", "}", "</s>" ]
[ "The", "number", "of", "name/type", "pairs", "is", "returned", "." ]
[ "Hexagon" ]
HexagonVectorCombine
size
Hexagon
DSP
LLVM
17,772
14
1
[]
[ "<s>", "bool", "isImm", "(", ")", "const", "override", "{", "return", "Kind", "==", "k_Immediate", ";", "}", "</s>" ]
[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]
[ "P2" ]
P2AsmParser
isImm
P2
MPU
LLVM
17,773
13
1
[]
[ "<s>", "MachineInstr", "*", "AMDGPUInstrInfo", "::", "convertToThreeAddress", "(", "MachineFunction", "::", "iterator", "&", "MFI", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "LiveVariables", "*", "LV", ")", "const", "{", "return", "nullptr", ";", "}", "</s>" ]
[ "convertToThreeAddress", "-", "This", "method", "must", "be", "implemented", "by", "targets", "that", "set", "the", "M_CONVERTIBLE_TO_3_ADDR", "flag", "." ]
[ "AMDGPU", "AMDGPU" ]
AMDGPUInstrInfo
convertToThreeAddress
AMDGPU
GPU
LLVM
17,774
28
1
[]
[ "<s>", "static", "rtx", "frv_expand_voidbinop_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "call", ")", "{", "rtx", "pat", ";", "rtx", "op0", "=", "frv_read_argument", "(", "call", ",", "0", ")", ";", "rtx", "op1", "=", "frv_read_argument", "(", "call", ",", "1", ")", ";", "machine_mode", "mode0", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "0", "]", ".", "mode", ";", "rtx", "addr", ";", "if", "(", "GET_CODE", "(", "op0", ")", "!=", "MEM", ")", "{", "rtx", "reg", "=", "op0", ";", "if", "(", "!", "offsettable_address_p", "(", "0", ",", "mode0", ",", "op0", ")", ")", "{", "reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "reg", ",", "op0", ")", ")", ";", "}", "op0", "=", "gen_rtx_MEM", "(", "SImode", ",", "reg", ")", ";", "}", "addr", "=", "XEXP", "(", "op0", ",", "0", ")", ";", "if", "(", "!", "offsettable_address_p", "(", "0", ",", "mode0", ",", "addr", ")", ")", "addr", "=", "copy_to_mode_reg", "(", "Pmode", ",", "op0", ")", ";", "op0", "=", "change_address", "(", "op0", ",", "V4SImode", ",", "addr", ")", ";", "op1", "=", "frv_legitimize_argument", "(", "icode", ",", "1", ",", "op1", ")", ";", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op0", ",", "op1", ")", ";", "if", "(", "!", "pat", ")", "return", "0", ";", "emit_insn", "(", "pat", ")", ";", "return", "0", ";", "}", "</s>" ]
[ "Expand", "builtins", "that", "take", "two", "operands", ",", "the", "first", "operand", "being", "a", "pointer", "to", "ints", "and", "return", "void", "." ]
[ "frv", "0", "1", "0", "0", "0", "0", "1", "0", "0" ]
frv
frv_expand_voidbinop_builtin
frv
VLIW
GCC
17,775
190
1
[]
[ "<s>", "static", "bool", "m32c_modes_tieable_p", "(", "machine_mode", "m1", ",", "machine_mode", "m2", ")", "{", "if", "(", "GET_MODE_SIZE", "(", "m1", ")", "==", "GET_MODE_SIZE", "(", "m2", ")", ")", "return", "1", ";", "if", "(", "m1", "==", "QImode", "||", "m2", "==", "QImode", ")", "return", "0", ";", "return", "1", ";", "}", "</s>" ]
[ "Implements", "MODES_TIEABLE_P", ".", "In", "general", ",", "modes", "are", "n't", "tieable", "since", "registers", "are", "all", "different", "sizes", ".", "However", ",", "since", "most", "modes", "are", "bigger", "than", "our", "registers", "anyway", ",", "it", "'s", "easier", "to", "implement", "this", "function", "that", "way", ",", "leaving", "QImode", "as", "the", "only", "unique", "case", "." ]
[ "m32c", "1", "0", "1" ]
m32c
m32c_modes_tieable_p
m32c
MPU
GCC
17,776
43
1
[]
[ "<s>", "void", "MOSPassConfig", "::", "addPreLegalizeMachineIR", "(", ")", "{", "addPass", "(", "createMOSCombiner", "(", ")", ")", ";", "}", "</s>" ]
[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "legalization", "." ]
[ "MOS", "MOS", "MOS" ]
MOSTargetMachine
addPreLegalizeMachineIR
MOS
MPU
LLVM
17,777
15
1
[]
[ "<s>", "static", "bool", "arc_process_double_reg_moves", "(", "rtx", "*", "operands", ")", "{", "rtx", "dest", "=", "operands", "[", "0", "]", ";", "rtx", "src", "=", "operands", "[", "1", "]", ";", "enum", "usesDxState", "{", "none", ",", "srcDx", ",", "destDx", ",", "maxDx", "}", ";", "enum", "usesDxState", "state", "=", "none", ";", "if", "(", "refers_to_regno_p", "(", "40", ",", "44", ",", "src", ",", "0", ")", ")", "state", "=", "srcDx", ";", "if", "(", "refers_to_regno_p", "(", "40", ",", "44", ",", "dest", ",", "0", ")", ")", "{", "gcc_assert", "(", "state", "==", "none", ")", ";", "state", "=", "destDx", ";", "}", "if", "(", "state", "==", "none", ")", "return", "false", ";", "if", "(", "state", "==", "srcDx", ")", "{", "if", "(", "TARGET_DPFP_DISABLE_LRSR", ")", "{", "rtx", "set", "=", "gen_rtx_SET", "(", "dest", ",", "src", ")", ";", "rtx", "use1", "=", "gen_rtx_USE", "(", "VOIDmode", ",", "const1_rtx", ")", ";", "emit_insn", "(", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "2", ",", "set", ",", "use1", ")", ")", ")", ";", "}", "else", "{", "rtx", "destHigh", "=", "simplify_gen_subreg", "(", "SImode", ",", "dest", ",", "DFmode", ",", "TARGET_BIG_ENDIAN", "?", "0", ":", "4", ")", ";", "rtx", "destLow", "=", "simplify_gen_subreg", "(", "SImode", ",", "dest", ",", "DFmode", ",", "TARGET_BIG_ENDIAN", "?", "4", ":", "0", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "destHigh", ",", "gen_rtx_UNSPEC_VOLATILE", "(", "Pmode", ",", "gen_rtvec", "(", "1", ",", "src", ")", ",", "VUNSPEC_ARC_LR_HIGH", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "destLow", ",", "gen_rtx_UNSPEC_VOLATILE", "(", "Pmode", ",", "gen_rtvec", "(", "1", ",", "src", ")", ",", "VUNSPEC_ARC_LR", ")", ")", ")", ";", "}", "}", "else", "if", "(", "state", "==", "destDx", ")", "{", "rtx", "srcHigh", "=", "simplify_gen_subreg", "(", "SImode", ",", "src", ",", "DFmode", ",", "TARGET_BIG_ENDIAN", "?", "0", ":", "4", ")", ";", "rtx", "srcLow", "=", "simplify_gen_subreg", "(", "SImode", ",", "src", ",", "DFmode", ",", "TARGET_BIG_ENDIAN", "?", "4", ":", "0", ")", ";", "emit_insn", "(", "gen_dexcl_2op", "(", "dest", ",", "srcHigh", ",", "srcLow", ")", ")", ";", "}", "else", "gcc_unreachable", "(", ")", ";", "return", "true", ";", "}", "</s>" ]
[ "Handle", "DOUBLE_REGS", "uses", ".", "Operand", "0", ":", "destination", "register", "Operand", "1", ":", "source", "register" ]
[ "arc", "0", "1", "40", "44", "0", "40", "44", "0", "2", "0", "4", "4", "0", "1", "1", "0", "4", "4", "0" ]
arc6
arc_process_double_reg_moves
arc
MPU
GCC
17,778
295
1
[]
[ "<s>", "bool", "AVRFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "if", "(", "CSI", ".", "empty", "(", ")", ")", "{", "return", "false", ";", "}", "unsigned", "CalleeFrameSize", "=", "0", ";", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "AVRSubtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "AVRSubtarget", ">", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "(", ")", ";", "AVRMachineFunctionInfo", "*", "AVRFI", "=", "MF", ".", "getInfo", "<", "AVRMachineFunctionInfo", ">", "(", ")", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "0", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "1", "]", ".", "getReg", "(", ")", ";", "bool", "IsNotLiveIn", "=", "!", "MBB", ".", "isLiveIn", "(", "Reg", ")", ";", "assert", "(", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", "->", "getSize", "(", ")", "==", "1", "&&", "\"Invalid register size\"", ")", ";", "if", "(", "IsNotLiveIn", ")", "{", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "}", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "AVR", "::", "PUSHRr", ")", ")", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "IsNotLiveIn", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "++", "CalleeFrameSize", ";", "}", "AVRFI", "->", "setCalleeSavedFrameSize", "(", "CalleeFrameSize", ")", ";", "return", "true", ";", "}", "</s>" ]
[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series", "of", "store", "instructions", "via", "storeRegToStackSlot", "(", ")", "." ]
[ "AVR", "AVR", "0", "AVR", "AVR", "AVR", "AVR", "AVR", "0", "1", "1", "\"Invalid register size\"", "AVR::PUSHRr", "AVR" ]
AVRFrameLowering12
spillCalleeSavedRegisters
AVR
MPU
LLVM
17,779
234
1
[]
[ "<s>", "bool", "SIRegisterInfo", "::", "eliminateSGPRToVGPRSpillFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "MI", ",", "int", "FI", ",", "RegScavenger", "*", "RS", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "AMDGPU", "::", "SI_SPILL_S1024_SAVE", ":", "case", "AMDGPU", "::", "SI_SPILL_S512_SAVE", ":", "case", "AMDGPU", "::", "SI_SPILL_S256_SAVE", ":", "case", "AMDGPU", "::", "SI_SPILL_S192_SAVE", ":", "case", "AMDGPU", "::", "SI_SPILL_S160_SAVE", ":", "case", "AMDGPU", "::", "SI_SPILL_S128_SAVE", ":", "case", "AMDGPU", "::", "SI_SPILL_S96_SAVE", ":", "case", "AMDGPU", "::", "SI_SPILL_S64_SAVE", ":", "case", "AMDGPU", "::", "SI_SPILL_S32_SAVE", ":", "return", "spillSGPR", "(", "MI", ",", "FI", ",", "RS", ",", "true", ")", ";", "case", "AMDGPU", "::", "SI_SPILL_S1024_RESTORE", ":", "case", "AMDGPU", "::", "SI_SPILL_S512_RESTORE", ":", "case", "AMDGPU", "::", "SI_SPILL_S256_RESTORE", ":", "case", "AMDGPU", "::", "SI_SPILL_S192_RESTORE", ":", "case", "AMDGPU", "::", "SI_SPILL_S160_RESTORE", ":", "case", "AMDGPU", "::", "SI_SPILL_S128_RESTORE", ":", "case", "AMDGPU", "::", "SI_SPILL_S96_RESTORE", ":", "case", "AMDGPU", "::", "SI_SPILL_S64_RESTORE", ":", "case", "AMDGPU", "::", "SI_SPILL_S32_RESTORE", ":", "return", "restoreSGPR", "(", "MI", ",", "FI", ",", "RS", ",", "true", ")", ";", "default", ":", "llvm_unreachable", "(", "\"not an SGPR spill instruction\"", ")", ";", "}", "}", "</s>" ]
[ "Special", "case", "of", "eliminateFrameIndex", "." ]
[ "AMDGPU", "SI", "AMDGPU::SI_SPILL_S1024_SAVE", "AMDGPU::SI_SPILL_S512_SAVE", "AMDGPU::SI_SPILL_S256_SAVE", "AMDGPU::SI_SPILL_S192_SAVE", "AMDGPU::SI_SPILL_S160_SAVE", "AMDGPU::SI_SPILL_S128_SAVE", "AMDGPU::SI_SPILL_S96_SAVE", "AMDGPU::SI_SPILL_S64_SAVE", "AMDGPU::SI_SPILL_S32_SAVE", "AMDGPU::SI_SPILL_S1024_RESTORE", "AMDGPU::SI_SPILL_S512_RESTORE", "AMDGPU::SI_SPILL_S256_RESTORE", "AMDGPU::SI_SPILL_S192_RESTORE", "AMDGPU::SI_SPILL_S160_RESTORE", "AMDGPU::SI_SPILL_S128_RESTORE", "AMDGPU::SI_SPILL_S96_RESTORE", "AMDGPU::SI_SPILL_S64_RESTORE", "AMDGPU::SI_SPILL_S32_RESTORE", "\"not an SGPR spill instruction\"" ]
SIRegisterInfo112
eliminateSGPRToVGPRSpillFrameIndex
AMDGPU
GPU
LLVM
17,780
151
1
[]
[ "<s>", "unsigned", "X86RegisterInfo", "::", "findDeadCallerSavedReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ")", "const", "{", "const", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "if", "(", "MF", "->", "callsEHReturn", "(", ")", ")", "return", "0", ";", "const", "TargetRegisterClass", "&", "AvailableRegs", "=", "*", "getGPRsForTailCall", "(", "*", "MF", ")", ";", "if", "(", "MBBI", "==", "MBB", ".", "end", "(", ")", ")", "return", "0", ";", "switch", "(", "MBBI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "0", ";", "case", "TargetOpcode", "::", "PATCHABLE_RET", ":", "case", "X86", "::", "RET", ":", "case", "X86", "::", "RETL", ":", "case", "X86", "::", "RETQ", ":", "case", "X86", "::", "RETIL", ":", "case", "X86", "::", "RETIQ", ":", "case", "X86", "::", "TCRETURNdi", ":", "case", "X86", "::", "TCRETURNri", ":", "case", "X86", "::", "TCRETURNmi", ":", "case", "X86", "::", "TCRETURNdi64", ":", "case", "X86", "::", "TCRETURNri64", ":", "case", "X86", "::", "TCRETURNmi64", ":", "case", "X86", "::", "EH_RETURN", ":", "case", "X86", "::", "EH_RETURN64", ":", "{", "SmallSet", "<", "uint16_t", ",", "8", ">", "Uses", ";", "for", "(", "unsigned", "I", "=", "0", ",", "E", "=", "MBBI", "->", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineOperand", "&", "MO", "=", "MBBI", "->", "getOperand", "(", "I", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "Reg", ")", "continue", ";", "for", "(", "MCRegAliasIterator", "AI", "(", "Reg", ",", "this", ",", "true", ")", ";", "AI", ".", "isValid", "(", ")", ";", "++", "AI", ")", "Uses", ".", "insert", "(", "*", "AI", ")", ";", "}", "for", "(", "auto", "CS", ":", "AvailableRegs", ")", "if", "(", "!", "Uses", ".", "count", "(", "CS", ")", "&&", "CS", "!=", "X86", "::", "RIP", "&&", "CS", "!=", "X86", "::", "RSP", "&&", "CS", "!=", "X86", "::", "ESP", ")", "return", "CS", ";", "}", "}", "return", "0", ";", "}", "</s>" ]
[ "findDeadCallerSavedReg", "-", "Return", "a", "caller-saved", "register", "that", "is", "n't", "live", "when", "it", "reaches", "the", "``", "return", "''", "instruction", "." ]
[ "X86", "X86", "0", "0", "0", "X86::RET", "X86::RETL", "X86::RETQ", "X86::RETIL", "X86::RETIQ", "X86::TCRETURNdi", "X86::TCRETURNri", "X86::TCRETURNmi", "X86::TCRETURNdi64", "X86::TCRETURNri64", "X86::TCRETURNmi64", "X86::EH_RETURN", "X86::EH_RETURN64", "8", "0", "X86::RIP", "X86::RSP", "X86::ESP", "0" ]
X86RegisterInfo (2)1
findDeadCallerSavedReg
X86
CPU
LLVM
17,781
298
1
[]
[ "<s>", "ARMBaseTargetMachine", "::", "ARMBaseTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "isLittle", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "TT", ",", "CPU", ",", "Options", ",", "isLittle", ")", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "getEffectiveRelocModel", "(", "TT", ",", "RM", ")", ",", "CM", ",", "OL", ")", ",", "TargetABI", "(", "computeTargetABI", "(", "TT", ",", "CPU", ",", "Options", ")", ")", ",", "TLOF", "(", "createTLOF", "(", "getTargetTriple", "(", ")", ")", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "*", "this", ",", "isLittle", ")", ",", "isLittle", "(", "isLittle", ")", "{", "if", "(", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Default", ")", "this", "->", "Options", ".", "FloatABIType", "=", "Subtarget", ".", "isTargetHardFloat", "(", ")", "?", "FloatABI", "::", "Hard", ":", "FloatABI", "::", "Soft", ";", "if", "(", "Options", ".", "EABIVersion", "==", "EABI", "::", "Default", "||", "Options", ".", "EABIVersion", "==", "EABI", "::", "Unknown", ")", "{", "if", "(", "Subtarget", ".", "isTargetGNUAEABI", "(", ")", ")", "this", "->", "Options", ".", "EABIVersion", "=", "EABI", "::", "GNU", ";", "else", "this", "->", "Options", ".", "EABIVersion", "=", "EABI", "::", "EABI5", ";", "}", "}", "</s>" ]
[ "Create", "an", "ARM", "architecture", "model", "." ]
[ "ARM", "ARM", "ARM" ]
ARMTargetMachine59
ARMBaseTargetMachine
ARM
CPU
LLVM
17,782
203
1
[]
[ "<s>", "ScheduleHazardRecognizer", "*", "ARMBaseInstrInfo", "::", "CreateTargetHazardRecognizer", "(", "const", "TargetMachine", "*", "TM", ",", "const", "ScheduleDAG", "*", "DAG", ")", "const", "{", "if", "(", "usePreRAHazardRecognizer", "(", ")", ")", "{", "const", "InstrItineraryData", "*", "II", "=", "TM", "->", "getInstrItineraryData", "(", ")", ";", "return", "new", "ScoreboardHazardRecognizer", "(", "II", ",", "DAG", ",", "\"pre-RA-sched\"", ")", ";", "}", "return", "TargetInstrInfoImpl", "::", "CreateTargetHazardRecognizer", "(", "TM", ",", "DAG", ")", ";", "}", "</s>" ]
[ "Allocate", "and", "return", "a", "hazard", "recognizer", "to", "use", "for", "this", "target", "when", "scheduling", "the", "machine", "instructions", "before", "register", "allocation", "." ]
[ "ARM", "ARM", "\"pre-RA-sched\"" ]
ARMBaseInstrInfo (2)4
CreateTargetHazardRecognizer
ARM
CPU
LLVM
17,783
59
1
[]
[ "<s>", "virtual", "const", "X86RegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "getInstrInfo", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]
[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]
[ "X86", "X86" ]
X86TargetMachine18
getRegisterInfo
X86
CPU
LLVM
17,784
20
1
[]
[ "<s>", "void", "PPCAIXAsmPrinter", "::", "emitTTypeReference", "(", "const", "GlobalValue", "*", "GV", ",", "unsigned", "Encoding", ")", "{", "if", "(", "GV", ")", "{", "MCSymbol", "*", "TypeInfoSym", "=", "TM", ".", "getSymbol", "(", "GV", ")", ";", "MCSymbol", "*", "TOCEntry", "=", "lookUpOrCreateTOCEntry", "(", "TypeInfoSym", ")", ";", "const", "MCSymbol", "*", "TOCBaseSym", "=", "cast", "<", "MCSectionXCOFF", ">", "(", "getObjFileLowering", "(", ")", ".", "getTOCBaseSection", "(", ")", ")", "->", "getQualNameSymbol", "(", ")", ";", "auto", "&", "Ctx", "=", "OutStreamer", "->", "getContext", "(", ")", ";", "const", "MCExpr", "*", "Exp", "=", "MCBinaryExpr", "::", "createSub", "(", "MCSymbolRefExpr", "::", "create", "(", "TOCEntry", ",", "Ctx", ")", ",", "MCSymbolRefExpr", "::", "create", "(", "TOCBaseSym", ",", "Ctx", ")", ",", "Ctx", ")", ";", "OutStreamer", "->", "emitValue", "(", "Exp", ",", "GetSizeOfEncodedValue", "(", "Encoding", ")", ")", ";", "}", "else", "OutStreamer", "->", "emitIntValue", "(", "0", ",", "GetSizeOfEncodedValue", "(", "Encoding", ")", ")", ";", "}", "</s>" ]
[ "Emit", "reference", "to", "a", "ttype", "global", "with", "a", "specified", "encoding", "." ]
[ "PowerPC", "PPC", "0" ]
PPCAsmPrinter (2)3
emitTTypeReference
PowerPC
CPU
LLVM
17,785
129
1
[]
[ "<s>", "bool", "sh_legitimate_index_p", "(", "machine_mode", "mode", ",", "rtx", "op", ",", "bool", "consider_sh2a", ",", "bool", "allow_zero", ")", "{", "if", "(", "!", "CONST_INT_P", "(", "op", ")", ")", "return", "false", ";", "{", "const", "HOST_WIDE_INT", "offset", "=", "INTVAL", "(", "op", ")", ";", "const", "int", "max_disp", "=", "sh_max_mov_insn_displacement", "(", "mode", ",", "consider_sh2a", ")", ";", "const", "int", "align_mask", "=", "mov_insn_alignment_mask", "(", "mode", ",", "consider_sh2a", ")", ";", "if", "(", "!", "allow_zero", "&&", "max_disp", "<", "1", ")", "return", "false", ";", "return", "offset", ">=", "0", "&&", "offset", "<=", "max_disp", "&&", "(", "offset", "&", "align_mask", ")", "==", "0", ";", "}", "}", "</s>" ]
[ "Return", "TRUE", "for", "a", "valid", "displacement", "for", "the", "REG+disp", "addressing", "with", "MODE", "." ]
[ "sh", "1", "0", "0" ]
sh
sh_legitimate_index_p
sh
CPU
GCC
17,786
90
1
[]
[ "<s>", "DFAPacketizer", "*", "R600InstrInfo", "::", "CreateTargetScheduleState", "(", "const", "TargetSubtargetInfo", "&", "STI", ")", "const", "{", "const", "InstrItineraryData", "*", "II", "=", "STI", ".", "getInstrItineraryData", "(", ")", ";", "return", "static_cast", "<", "const", "AMDGPUSubtarget", "&", ">", "(", "STI", ")", ".", "createDFAPacketizer", "(", "II", ")", ";", "}", "</s>" ]
[ "Create", "machine", "specific", "model", "for", "scheduling", "." ]
[ "AMDGPU", "R600", "AMDGPU" ]
R600InstrInfo (2)
CreateTargetScheduleState
AMDGPU
GPU
LLVM
17,787
41
1
[]
[ "<s>", "void", "AMDGPUAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "{", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unknown fixup kind\"", ")", ";", "case", "AMDGPU", "::", "fixup_si_sopp_br", ":", "{", "uint16_t", "*", "Dst", "=", "(", "uint16_t", "*", ")", "(", "Data", "+", "Fixup", ".", "getOffset", "(", ")", ")", ";", "*", "Dst", "=", "(", "Value", "-", "4", ")", "/", "4", ";", "break", ";", "}", "case", "AMDGPU", "::", "fixup_si_rodata", ":", "{", "uint32_t", "*", "Dst", "=", "(", "uint32_t", "*", ")", "(", "Data", "+", "Fixup", ".", "getOffset", "(", ")", ")", ";", "*", "Dst", "=", "Value", ";", "break", ";", "}", "case", "AMDGPU", "::", "fixup_si_end_of_text", ":", "{", "uint32_t", "*", "Dst", "=", "(", "uint32_t", "*", ")", "(", "Data", "+", "Fixup", ".", "getOffset", "(", ")", ")", ";", "*", "Dst", "=", "Value", "+", "4", ";", "break", ";", "}", "}", "}", "</s>" ]
[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]
[ "AMDGPU", "AMDGPU", "\"Unknown fixup kind\"", "AMDGPU::fixup_si_sopp_br", "4", "4", "AMDGPU::fixup_si_rodata", "AMDGPU::fixup_si_end_of_text", "4" ]
AMDGPUAsmBackend35
applyFixup
AMDGPU
GPU
LLVM
17,788
150
1
[]
[ "<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "override", "{", "return", "&", "DL", ";", "}", "</s>" ]
[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]
[ "AArch64" ]
AArch64Subtarget78
getDataLayout
AArch64
CPU
LLVM
17,789
14
1
[]
[ "<s>", "static", "bool", "sh_legitimate_constant_p", "(", "machine_mode", "mode", ",", "rtx", "x", ")", "{", "if", "(", "SH_OFFSETS_MUST_BE_WITHIN_SECTIONS_P", ")", "{", "rtx", "base", ",", "offset", ";", "split_const", "(", "x", ",", "&", "base", ",", "&", "offset", ")", ";", "if", "(", "GET_CODE", "(", "base", ")", "==", "SYMBOL_REF", "&&", "!", "offset_within_block_p", "(", "base", ",", "INTVAL", "(", "offset", ")", ")", ")", "return", "false", ";", "}", "if", "(", "TARGET_FDPIC", "&&", "(", "SYMBOLIC_CONST_P", "(", "x", ")", "||", "(", "GET_CODE", "(", "x", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "0", ")", ")", "==", "PLUS", "&&", "SYMBOLIC_CONST_P", "(", "XEXP", "(", "XEXP", "(", "x", ",", "0", ")", ",", "0", ")", ")", ")", ")", ")", "return", "false", ";", "if", "(", "TARGET_SHMEDIA", "&&", "(", "(", "mode", "!=", "DFmode", "&&", "GET_MODE_CLASS", "(", "mode", ")", "!=", "MODE_VECTOR_FLOAT", ")", "||", "x", "==", "CONST0_RTX", "(", "mode", ")", "||", "!", "TARGET_SHMEDIA_FPU", "||", "TARGET_SHMEDIA64", ")", ")", "return", "false", ";", "return", "GET_CODE", "(", "x", ")", "!=", "CONST_DOUBLE", "||", "mode", "==", "DFmode", "||", "mode", "==", "SFmode", "||", "mode", "==", "DImode", "||", "GET_MODE", "(", "x", ")", "==", "VOIDmode", ";", "}", "</s>" ]
[ "Implement", "TARGET_LEGITIMATE_CONSTANT_P", "can_store_by_pieces", "constructs", "VOIDmode", "CONST_DOUBLEs", "." ]
[ "sh", "0", "0", "0" ]
sh5
sh_legitimate_constant_p
sh
CPU
GCC
17,790
168
1
[]
[ "<s>", "void", "notice_update_cc", "(", "rtx", "body", ",", "rtx_insn", "*", "insn", ")", "{", "rtx", "set", ";", "switch", "(", "get_attr_cc", "(", "insn", ")", ")", "{", "case", "CC_NONE", ":", "break", ";", "case", "CC_NONE_0HIT", ":", "if", "(", "cc_status", ".", "value1", "!=", "0", "&&", "reg_overlap_mentioned_p", "(", "recog_data", ".", "operand", "[", "0", "]", ",", "cc_status", ".", "value1", ")", ")", "cc_status", ".", "value1", "=", "0", ";", "if", "(", "cc_status", ".", "value2", "!=", "0", "&&", "reg_overlap_mentioned_p", "(", "recog_data", ".", "operand", "[", "0", "]", ",", "cc_status", ".", "value2", ")", ")", "cc_status", ".", "value2", "=", "0", ";", "break", ";", "case", "CC_SET_ZN", ":", "CC_STATUS_INIT", ";", "cc_status", ".", "flags", "|=", "CC_OVERFLOW_UNUSABLE", "|", "CC_NO_CARRY", ";", "set", "=", "single_set", "(", "insn", ")", ";", "cc_status", ".", "value1", "=", "SET_SRC", "(", "set", ")", ";", "if", "(", "SET_DEST", "(", "set", ")", "!=", "cc0_rtx", ")", "cc_status", ".", "value2", "=", "SET_DEST", "(", "set", ")", ";", "break", ";", "case", "CC_SET_ZNV", ":", "CC_STATUS_INIT", ";", "cc_status", ".", "flags", "|=", "CC_NO_CARRY", ";", "set", "=", "single_set", "(", "insn", ")", ";", "cc_status", ".", "value1", "=", "SET_SRC", "(", "set", ")", ";", "if", "(", "SET_DEST", "(", "set", ")", "!=", "cc0_rtx", ")", "{", "if", "(", "GET_CODE", "(", "SET_DEST", "(", "set", ")", ")", "==", "STRICT_LOW_PART", ")", "cc_status", ".", "value2", "=", "XEXP", "(", "SET_DEST", "(", "set", ")", ",", "0", ")", ";", "else", "cc_status", ".", "value2", "=", "SET_DEST", "(", "set", ")", ";", "}", "break", ";", "case", "CC_COMPARE", ":", "CC_STATUS_INIT", ";", "cc_status", ".", "value1", "=", "SET_SRC", "(", "body", ")", ";", "break", ";", "case", "CC_CLOBBER", ":", "CC_STATUS_INIT", ";", "break", ";", "}", "}", "</s>" ]
[ "On", "the", "68000", ",", "all", "the", "insns", "to", "store", "in", "an", "address", "register", "fail", "to", "set", "the", "cc", "'s", ".", "However", ",", "in", "some", "cases", "these", "instructions", "can", "make", "it", "possibly", "invalid", "to", "use", "the", "saved", "cc", "'s", ".", "In", "those", "cases", "we", "clear", "out", "some", "or", "all", "of", "the", "saved", "cc", "'s", "so", "they", "wo", "n't", "be", "used", "." ]
[ "h8300", "0", "0", "0", "0", "0", "0", "0" ]
h8300
notice_update_cc
h8300
MPU
GCC
17,791
238
1
[]
[ "<s>", "bool", "BPFAdjustOpt", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "return", "BPFAdjustOptImpl", "(", "&", "M", ")", ".", "run", "(", ")", ";", "}", "</s>" ]
[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]
[ "BPF", "BPF", "BPF" ]
BPFAdjustOpt
runOnModule
BPF
Virtual ISA
LLVM
17,792
22
1
[]
[ "<s>", "static", "rtx", "bfin_load_pic_reg", "(", "rtx", "dest", ")", "{", "rtx", "addr", ";", "cgraph_node", "*", "local_info_node", "=", "cgraph_node", "::", "local_info_node", "(", "current_function_decl", ")", ";", "if", "(", "local_info_node", "&&", "local_info_node", "->", "local", ")", "return", "pic_offset_table_rtx", ";", "if", "(", "OPTION_SET_P", "(", "bfin_library_id", ")", ")", "addr", "=", "plus_constant", "(", "Pmode", ",", "pic_offset_table_rtx", ",", "-", "4", "-", "bfin_library_id", "*", "4", ")", ";", "else", "addr", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "pic_offset_table_rtx", ",", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "1", ",", "const0_rtx", ")", ",", "UNSPEC_LIBRARY_OFFSET", ")", ")", ";", "emit_insn", "(", "gen_movsi", "(", "dest", ",", "gen_rtx_MEM", "(", "Pmode", ",", "addr", ")", ")", ")", ";", "return", "dest", ";", "}", "</s>" ]
[ "Used", "while", "emitting", "the", "prologue", "to", "generate", "code", "to", "load", "the", "correct", "value", "into", "the", "PIC", "register", ",", "which", "is", "passed", "in", "DEST", "." ]
[ "bfin", "4", "4", "1" ]
bfin
bfin_load_pic_reg
bfin
DSP
GCC
17,793
99
1
[]
[ "<s>", "SDValue", "AArch64SelectionDAGInfo", "::", "EmitTargetCodeForMemset", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align", ",", "bool", "isVolatile", ",", "MachinePointerInfo", "DstPtrInfo", ")", "const", "{", "ConstantSDNode", "*", "V", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Src", ")", ";", "ConstantSDNode", "*", "SizeValue", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Size", ")", ";", "const", "char", "*", "bzeroEntry", "=", "(", "V", "&&", "V", "->", "isNullValue", "(", ")", ")", "?", "Subtarget", "->", "getBZeroEntry", "(", ")", ":", "nullptr", ";", "if", "(", "bzeroEntry", "&&", "(", "!", "SizeValue", "||", "SizeValue", "->", "getZExtValue", "(", ")", ">", "256", ")", ")", "{", "const", "AArch64TargetLowering", "&", "TLI", "=", "*", "static_cast", "<", "const", "AArch64TargetLowering", "*", ">", "(", "DAG", ".", "getTarget", "(", ")", ".", "getTargetLowering", "(", ")", ")", ";", "EVT", "IntPtr", "=", "TLI", ".", "getPointerTy", "(", ")", ";", "Type", "*", "IntPtrTy", "=", "getDataLayout", "(", ")", "->", "getIntPtrType", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Dst", ";", "Entry", ".", "Ty", "=", "IntPtrTy", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "Chain", ")", ".", "setCallee", "(", "CallingConv", "::", "C", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "DAG", ".", "getExternalSymbol", "(", "bzeroEntry", ",", "IntPtr", ")", ",", "&", "Args", ",", "0", ")", ".", "setDiscardResult", "(", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "TLI", ".", "LowerCallTo", "(", "CLI", ")", ";", "return", "CallResult", ".", "second", ";", "}", "return", "SDValue", "(", ")", ";", "}", "</s>" ]
[ "Emit", "target-specific", "code", "that", "performs", "a", "memset", "." ]
[ "AArch64", "AArch64", "256", "AArch64", "AArch64", "0" ]
AArch64SelectionDAGInfo13
EmitTargetCodeForMemset
AArch64
CPU
LLVM
17,794
279
1
[]
[ "<s>", "bool", "PPCInstrInfo", "::", "isReallyTriviallyReMaterializable", "(", "const", "MachineInstr", "&", "MI", ",", "AliasAnalysis", "*", "AA", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unknown rematerializable operation!\"", ")", ";", "break", ";", "case", "PPC", "::", "LI", ":", "case", "PPC", "::", "LI8", ":", "case", "PPC", "::", "LIS", ":", "case", "PPC", "::", "LIS8", ":", "case", "PPC", "::", "ADDIStocHA", ":", "case", "PPC", "::", "ADDIStocHA8", ":", "case", "PPC", "::", "ADDItocL", ":", "case", "PPC", "::", "LOAD_STACK_GUARD", ":", "case", "PPC", "::", "XXLXORz", ":", "case", "PPC", "::", "XXLXORspz", ":", "case", "PPC", "::", "XXLXORdpz", ":", "case", "PPC", "::", "XXLEQVOnes", ":", "case", "PPC", "::", "V_SET0B", ":", "case", "PPC", "::", "V_SET0H", ":", "case", "PPC", "::", "V_SET0", ":", "case", "PPC", "::", "V_SETALLONESB", ":", "case", "PPC", "::", "V_SETALLONESH", ":", "case", "PPC", "::", "V_SETALLONES", ":", "case", "PPC", "::", "CRSET", ":", "case", "PPC", "::", "CRUNSET", ":", "case", "PPC", "::", "XXSETACCZ", ":", "return", "true", ";", "}", "return", "false", ";", "}", "</s>" ]
[ "For", "instructions", "with", "opcodes", "for", "which", "the", "M_REMATERIALIZABLE", "flag", "is", "set", ",", "this", "hook", "lets", "the", "target", "specify", "whether", "the", "instruction", "is", "actually", "trivially", "rematerializable", ",", "taking", "into", "consideration", "its", "operands", "." ]
[ "PowerPC", "PPC", "\"Unknown rematerializable operation!\"", "PPC::LI", "PPC::LI8", "PPC::LIS", "PPC::LIS8", "PPC::ADDIStocHA", "PPC::ADDIStocHA8", "PPC::ADDItocL", "PPC::LOAD_STACK_GUARD", "PPC::XXLXORz", "PPC::XXLXORspz", "PPC::XXLXORdpz", "PPC::XXLEQVOnes", "PPC::V_SET0B", "PPC::V_SET0H", "PPC::V_SET0", "PPC::V_SETALLONESB", "PPC::V_SETALLONESH", "PPC::V_SETALLONES", "PPC::CRSET", "PPC::CRUNSET", "PPC::XXSETACCZ" ]
PPCInstrInfo129
isReallyTriviallyReMaterializable
PowerPC
CPU
LLVM
17,795
147
1
[]
[ "<s>", "bool", "MOSAsmBackend", "::", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "return", "visitRelaxableOperand", "(", "Inst", ",", "STI", ",", "[", "]", "(", "const", "MCOperand", "&", "Operand", ",", "unsigned", "RelaxTo", ",", "bool", "BankRelax", ")", "{", "return", "Operand", ".", "isExpr", "(", ")", ";", "}", ")", ";", "}", "</s>" ]
[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]
[ "MOS", "MOS" ]
MOSAsmBackend
mayNeedRelaxation
MOS
MPU
LLVM
17,796
50
1
[]
[ "<s>", "static", "bool", "is_power9_pairable_vec_type", "(", "enum", "attr_type", "type", ")", "{", "switch", "(", "type", ")", "{", "case", "TYPE_VECSIMPLE", ":", "case", "TYPE_VECCOMPLEX", ":", "case", "TYPE_VECDIV", ":", "case", "TYPE_VECCMP", ":", "case", "TYPE_VECPERM", ":", "case", "TYPE_VECFLOAT", ":", "case", "TYPE_VECFDIV", ":", "case", "TYPE_VECDOUBLE", ":", "return", "true", ";", "default", ":", "break", ";", "}", "return", "false", ";", "}", "</s>" ]
[ "Return", "whether", "TYPE", "is", "a", "Power9", "pairable", "vector", "instruction", "type", "." ]
[ "rs6000" ]
rs6000
is_power9_pairable_vec_type
rs6000
CPU
GCC
17,797
50
1
[]
[ "<s>", "static", "bool", "visium_return_in_memory", "(", "const_tree", "type", ",", "const_tree", "fntype", "ATTRIBUTE_UNUSED", ")", "{", "return", "(", "AGGREGATE_TYPE_P", "(", "type", ")", "||", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TYPE", ")", ";", "}", "</s>" ]
[ "Specify", "whether", "to", "return", "the", "return", "value", "in", "memory", "." ]
[ "visium" ]
visium
visium_return_in_memory
visium
Virtual ISA
GCC
17,798
28
1
[]
[ "<s>", "static", "ArrayRef", "<", "MCPhysReg", ">", "getAllSGPR128", "(", "const", "MachineFunction", "&", "MF", ",", "const", "SIRegisterInfo", "*", "TRI", ")", "{", "return", "makeArrayRef", "(", "AMDGPU", "::", "SGPR_128RegClass", ".", "begin", "(", ")", ",", "TRI", "->", "getMaxNumSGPRs", "(", "MF", ")", "/", "4", ")", ";", "}", "</s>" ]
[ "Return", "all", "SGPR128", "which", "satisfy", "the", "waves", "per", "execution", "unit", "requirement", "of", "the", "subtarget", "." ]
[ "AMDGPU", "SI", "AMDGPU::SGPR_128RegClass", "4" ]
SIFrameLowering48
getAllSGPR128
AMDGPU
GPU
LLVM
17,799
40
1
[]