docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
LLVM	Hexagon	TD	stmt_completion	DSP	618,800	[ "]", ";" ]	[ "def", "A2_svsubhs", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_61830035", ",", "TypeALU32_3op", ">", ",", "Enc_bd6011", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "USR_OVF" ]
LLVM	AArch64	TD	next_suggestion	CPU	618,801	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";" ]	[ "class", "CRmSystemI", "<", "Operand", "crmtype", ",", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asm", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "SimpleSystemI", "<", "<NUM_LIT>", ",", "(", "ins", "crmtype", ":", "$", "CRm", ")", ",", "asm", ",", "<STR_LIT>", ",", "pattern", ">", ",", "Sched", "<", "[", "WriteBarrier", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "CRm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "CRm", ";" ]
LLVM	ARM	TD	program_repair	CPU	618,802	[ "<FIXS>", "(", "!", "cast", "Instruction", ">", "(", "!", "strconcat", "(", "baseOpc", ",", "<STR_LIT>", ")", ")", "GPR", ":", "$", "Rdn", ",", "GPR", ":", "$", "Rdn", ",", "so_reg_imm", ":", "$", "shift", ",", "pred", ":", "$", "p", ",", "cc_out", ":", "$", "s", ")", ">", ",", "Requires", "[", "IsARM", "]", ">", ";", "def", ":", "InstAlias", "!", "strconcat", "(", "opc", ",", "<STR_LIT>", ")", ",", "(", "!", "cast", "Instruction", ">", "(", "!", "strconcat", "(", "baseOpc", ",", "<STR_LIT>", ")", ")", "GPR", ":", "$", "Rdn", ",", "GPR", ":", "$", "Rdn", ",", "so_reg_reg", ":", "$", "shift", ",", "pred", ":", "$", "p", ",", "<FIXE>" ]	[ "cc_out", ":", "$", "s", ")", ">", ",", "Requires", "[", "IsARM", "]", ">", ";", "def", ":", "InstAlias", "!", "strconcat", "(", "opc", ",", "<STR_LIT>", ")", ",", "<BUGS>", "(", "!", "cast", "Instruction", ">", "(", "!", "strconcat", "(", "baseOpc", ",", "<STR_LIT>", ")", ")", "GPR", ":", "$", "Rdn", ",", "GPR", ":", "$", "Rdn", ",", "so_reg", ":", "$", "shift", ",", "pred", ":", "$", "p", ",", "<BUGE>", "cc_out", ":", "$", "s", ")", ">", ",", "Requires", "[", "IsARM", "]", ">", ";", "}" ]
LLVM	LoongArch	CPP	stmt_completion	CPU	618,803	[ "->", "getGRLenVT", "(", ")", ")", ";" ]	[ "if", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "BITCAST", ")", "N", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "selectVSplat", "(", "N", ".", "getNode", "(", ")", ",", "ImmValue", ",", "EltTy", ".", "getSizeInBits", "(", ")", ")", "&&", "ImmValue", ".", "getBitWidth", "(", ")", "==", "EltTy", ".", "getSizeInBits", "(", ")", ")", "{", "if", "(", "IsSigned", "&&", "ImmValue", ".", "isSignedIntN", "(", "ImmBitSize", ")", ")", "{", "SplatVal", "=", "CurDAG", "->", "getTargetConstant", "(", "ImmValue", ".", "getSExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "Subtarget" ]
LLVM	R600	CPP	next_suggestion	GPU	618,804	[ "default", ":" ]	[ "case", "ISD", "::", "LOAD", ":", "{", "SDNode", "*", "Node", "=", "LowerLOAD", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "DAG", ")", ".", "getNode", "(", ")", ";", "if", "(", "!", "Node", ")", "return", ";", "Results", ".", "push_back", "(", "SDValue", "(", "Node", ",", "<NUM_LIT>", ")", ")", ";", "Results", ".", "push_back", "(", "SDValue", "(", "Node", ",", "<NUM_LIT>", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "Node", ",", "<NUM_LIT>", ")", ")", ";", "return", ";", "}", "case", "ISD", "::", "STORE", ":", "{", "SDValue", "Lowered", "=", "LowerSTORE", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "DAG", ")", ";", "if", "(", "Lowered", ".", "getNode", "(", ")", ")", "Results", ".", "push_back", "(", "Lowered", ")", ";", "return", ";", "}" ]
LLVM	Hexagon	CPP	code_generation	DSP	618,805	[ "Node", "", "update", "(", "Node", "", "N", ")", "{", "assert", "(", "N", "!=", "nullptr", ")", ";", "N", "->", "Height", "=", "<NUM_LIT>", "+", "std", "::", "max", "(", "height", "(", "N", "->", "Left", ")", ",", "height", "(", "N", "->", "Right", ")", ")", ";", "if", "(", "N", "->", "Left", ")", "N", "->", "MaxEnd", "=", "std", "::", "max", "(", "N", "->", "MaxEnd", ",", "N", "->", "Left", "->", "MaxEnd", ")", ";", "if", "(", "N", "->", "Right", ")", "N", "->", "MaxEnd", "=", "std", "::", "max", "(", "N", "->", "MaxEnd", ",", "N", "->", "Right", "->", "MaxEnd", ")", ";", "return", "N", ";", "}" ]	[ "Digest", "more", "data", "." ]
GCC	rs6000	CPP	stmt_completion	CPU	618,806	[ ";" ]	[ "else", "if", "(", "GET_CODE", "(", "op", ")", "!=", "CONST", "\|\|", "GET_CODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "!=", "PLUS", "\|\|", "!", "SYMBOL_REF_P", "(", "XEXP", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "\|\|", "!", "CONST_INT_P", "(", "XEXP", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", "return", "<NUM_LIT>", ";", "else", "{", "rtx", "sum", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "HOST_WIDE_INT", "summand", ";", "summand", "=", "INTVAL", "(", "XEXP", "(", "sum", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "summand", "<", "<NUM_LIT>", "\|\|", "summand", ">", "g_switch_value", ")", "return", "<NUM_LIT>", ";", "sym_ref", "=", "XEXP", "(", "sum", ",", "<NUM_LIT>", ")", ";", "}", "return", "SYMBOL_REF_SMALL_P", "(", "sym_ref", ")" ]
LLVM	X86	TD	next_suggestion	CPU	618,807	[ "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";" ]	[ "def", "HWWriteResGroup155", ":", "SchedWriteRes", "<", "[", "HWPort0", ",", "HWPort23", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]
GCC	rx	MD	next_suggestion	CPU	618,808	[ "{", "return", "rx_gen_move_template", "(", "operands", ",", "false", ")" ]	[ "(", "match_operand", ":", "register_modes", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]
LLVM	ARM	TD	stmt_completion	CPU	618,809	[ "(", "VTI", ".", "DblVec", "(", "Inst", "(", "VTI", ".", "Vec", "MQPR", ":", "$", "Qm", ")", ",", "(", "VTI", ".", "Vec", "MQPR", ":", "$", "Qn", ")", ",", "ARMVCCThen", ",", "(", "VTI", ".", "DblPred", "VCCR", ":", "$", "mask", ")", ",", "(", "VTI", ".", "DblVec", "MQPR", ":", "$", "inactive", ")", ")", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "VTI", ".", "DblVec", "!", "con", "(", "(", "pred_int", "(", "VTI", ".", "Vec", "MQPR", ":", "$", "Qm", ")", ",", "(", "VTI", ".", "Vec", "MQPR", ":", "$", "Qn", ")", ")", ",", "uflag", ",", "(", "?", "(", "i32", "Top", ")", ",", "(", "VTI", ".", "DblPred", "VCCR", ":", "$", "mask", ")", ",", "(", "VTI", ".", "DblVec", "MQPR", ":", "$", "inactive", ")", ")", ")", ")", "," ]
LLVM	BPF	CPP	next_suggestion	Virtual ISA	618,810	[ "}" ]	[ "static", "CallInst", "", "isGEPAndLoad", "(", "Value", "", "I", ")", "{", "if", "(", "isIntrinsicCall", "(", "I", ",", "Intrinsic", "::", "bpf_getelementptr_and_load", ")", ")", "return", "cast", "<", "CallInst", ">", "(", "I", ")", ";", "return", "nullptr", ";" ]
LLVM	R600	CPP	program_repair	GPU	618,811	[ "<FIXS>", "}", "<FIXE>" ]	[ "Term", "->", "setCondition", "(", "CallInst", "::", "Create", "(", "Loop", ",", "Arg", ",", "<STR_LIT>", "<STR_LIT>", ",", "Term", ")", ")", ";", "push", "(", "Term", "->", "getSuccessor", "(", "<NUM_LIT>", ")", ",", "Arg", ")", ";", "<BUGS>", "}", "<BUGE>", "void", "SIAnnotateControlFlow", "::", "closeControlFlow", "(", "BasicBlock", "*", "BB", ")", "{", "CallInst", "::", "Create", "(", "EndCf", ",", "popSaved", "(", ")", ",", "<STR_LIT>", "<STR_LIT>", ",", "BB", "->", "getFirstInsertionPt", "(", ")", ")", ";", "}" ]
GCC	pdp11	CPP	next_suggestion	MPU	618,812	[ "}" ]	[ "if", "(", "mode", "==", "SFmode", ")", "return", "true", ";", "return", "default_scalar_mode_supported_p", "(", "mode", ")", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	618,813	[ "if", "(", "TwoRepStos", ")", "{" ]	[ "break", ";", "default", ":", "AVT", "=", "MVT", "::", "i8", ";", "ValReg", "=", "X86", "::", "AL", ";", "Count", "=", "DAG", ".", "getIntPtrConstant", "(", "SizeVal", ")", ";", "break", ";", "}", "if", "(", "AVT", ".", "bitsGT", "(", "MVT", "::", "i8", ")", ")", "{", "unsigned", "UBytes", "=", "AVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "Count", "=", "DAG", ".", "getIntPtrConstant", "(", "SizeVal", "/", "UBytes", ")", ";", "BytesLeft", "=", "SizeVal", "%", "UBytes", ";", "}", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "ValReg", ",", "DAG", ".", "getConstant", "(", "Val", ",", "AVT", ")", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "AVT", "=", "MVT", "::", "i8", ";", "Count", "=", "DAG", ".", "getIntPtrConstant", "(", "SizeVal", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "X86", "::", "AL", ",", "Src", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Subtarget", "->", "is64Bit", "(", ")", "?", "X86", "::", "RCX", ":", "X86", "::", "ECX", ",", "Count", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Subtarget", "->", "is64Bit", "(", ")", "?", "X86", "::", "RDI", ":", "X86", "::", "EDI", ",", "Dst", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "Other", ",", "MVT", "::", "Flag", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getValueType", "(", "AVT", ")", ")", ";", "Ops", ".", "push_back", "(", "InFlag", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Tys", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", ".", "size", "(", ")", ")", ";" ]
GCC	arm	MD	stmt_completion	CPU	618,814	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr" ]
LLVM	PowerPC	TD	stmt_completion	CPU	618,815	[ "XT", ",", "memrr", ":", "$", "dst", ")", ",", "<STR_LIT>", ",", "IIC_LdStSTFD", ",", "[", "]", ">", ";" ]	[ "def", "STXVD2X", ":", "XX1Form_memOp", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "vsrc", ":", "$" ]
LLVM	R600	TD	stmt_completion	GPU	618,816	[ ",", "VReg_64", ">", ";" ]	[ "def", "DS_MIN_U64", ":", "DS_1A1D_NORET", "<", "<NUM_LIT>", ",", "<STR_LIT>" ]
LLVM	AArch64	TD	stmt_completion	CPU	618,817	[ "asm", ",", "ZPR32", ">", ";" ]	[ "def", "_S", ":", "sve_fp_2op_p_zds", "<", "<NUM_LIT>", ",", "opc", "," ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	618,818	[ "RootCFAlu", ".", "getOperand", "(", "KBank1LineIdx", ")", ".", "setImm", "(", "LatrCFAlu", ".", "getOperand", "(", "KBank1LineIdx", ")", ".", "getImm", "(", ")", ")", ";" ]	[ "if", "(", "CumuledInsts", ">=", "TII", "->", "getMaxAlusPerClause", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Excess inst counts\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "RootCFAlu", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "CF_ALU_PUSH_BEFORE", ")", "return", "false", ";", "int", "Mode0Idx", "=", "TII", "->", "getOperandIdx", "(", "AMDGPU", "::", "CF_ALU", ",", "AMDGPU", "::", "OpName", "::", "KCACHE_MODE0", ")", ";", "int", "KBank0Idx", "=", "TII", "->", "getOperandIdx", "(", "AMDGPU", "::", "CF_ALU", ",", "AMDGPU", "::", "OpName", "::", "KCACHE_BANK0", ")", ";", "int", "KBank0LineIdx", "=", "TII", "->", "getOperandIdx", "(", "AMDGPU", "::", "CF_ALU", ",", "AMDGPU", "::", "OpName", "::", "KCACHE_ADDR0", ")", ";", "if", "(", "LatrCFAlu", ".", "getOperand", "(", "Mode0Idx", ")", ".", "getImm", "(", ")", "&&", "RootCFAlu", ".", "getOperand", "(", "Mode0Idx", ")", ".", "getImm", "(", ")", "&&", "(", "LatrCFAlu", ".", "getOperand", "(", "KBank0Idx", ")", ".", "getImm", "(", ")", "!=", "RootCFAlu", ".", "getOperand", "(", "KBank0Idx", ")", ".", "getImm", "(", ")", "\|\|", "LatrCFAlu", ".", "getOperand", "(", "KBank0LineIdx", ")", ".", "getImm", "(", ")", "!=", "RootCFAlu", ".", "getOperand", "(", "KBank0LineIdx", ")", ".", "getImm", "(", ")", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Wrong KC0\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "int", "Mode1Idx", "=", "TII", "->", "getOperandIdx", "(", "AMDGPU", "::", "CF_ALU", ",", "AMDGPU", "::", "OpName", "::", "KCACHE_MODE1", ")", ";", "int", "KBank1Idx", "=", "TII", "->", "getOperandIdx", "(", "AMDGPU", "::", "CF_ALU", ",", "AMDGPU", "::", "OpName", "::", "KCACHE_BANK1", ")", ";", "int", "KBank1LineIdx", "=", "TII", "->", "getOperandIdx", "(", "AMDGPU", "::", "CF_ALU", ",", "AMDGPU", "::", "OpName", "::", "KCACHE_ADDR1", ")", ";", "if", "(", "LatrCFAlu", ".", "getOperand", "(", "Mode1Idx", ")", ".", "getImm", "(", ")", "&&", "RootCFAlu", ".", "getOperand", "(", "Mode1Idx", ")", ".", "getImm", "(", ")", "&&", "(", "LatrCFAlu", ".", "getOperand", "(", "KBank1Idx", ")", ".", "getImm", "(", ")", "!=", "RootCFAlu", ".", "getOperand", "(", "KBank1Idx", ")", ".", "getImm", "(", ")", "\|\|", "LatrCFAlu", ".", "getOperand", "(", "KBank1LineIdx", ")", ".", "getImm", "(", ")", "!=", "RootCFAlu", ".", "getOperand", "(", "KBank1LineIdx", ")", ".", "getImm", "(", ")", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Wrong KC0\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "LatrCFAlu", ".", "getOperand", "(", "Mode0Idx", ")", ".", "getImm", "(", ")", ")", "{", "RootCFAlu", ".", "getOperand", "(", "Mode0Idx", ")", ".", "setImm", "(", "LatrCFAlu", ".", "getOperand", "(", "Mode0Idx", ")", ".", "getImm", "(", ")", ")", ";", "RootCFAlu", ".", "getOperand", "(", "KBank0Idx", ")", ".", "setImm", "(", "LatrCFAlu", ".", "getOperand", "(", "KBank0Idx", ")", ".", "getImm", "(", ")", ")", ";", "RootCFAlu", ".", "getOperand", "(", "KBank0LineIdx", ")", ".", "setImm", "(", "LatrCFAlu", ".", "getOperand", "(", "KBank0LineIdx", ")", ".", "getImm", "(", ")", ")", ";", "}", "if", "(", "LatrCFAlu", ".", "getOperand", "(", "Mode1Idx", ")", ".", "getImm", "(", ")", ")", "{", "RootCFAlu", ".", "getOperand", "(", "Mode1Idx", ")", ".", "setImm", "(", "LatrCFAlu", ".", "getOperand", "(", "Mode1Idx", ")", ".", "getImm", "(", ")", ")", ";", "RootCFAlu", ".", "getOperand", "(", "KBank1Idx", ")", ".", "setImm", "(", "LatrCFAlu", ".", "getOperand", "(", "KBank1Idx", ")", ".", "getImm", "(", ")", ")", ";" ]
LLVM	AArch64	CPP	program_repair	CPU	618,819	[ "<FIXS>", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VTs", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i64", ")", ",", "<FIXE>" ]	[ "SDValue", "UpperBits", "=", "DAG", ".", "getNode", "(", "ISD", "::", "MULHU", ",", "DL", ",", "MVT", "::", "i64", ",", "LHS", ",", "RHS", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "i64", ",", "MVT", "::", "i32", ")", ";", "Overflow", "=", "<BUGS>", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VTs", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i64", ")", ",", "<BUGE>", "UpperBits", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "break", ";" ]
LLVM	CSKY	CPP	code_generation	CPU	618,820	[ "void", "CSKYFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedRegs", ",", "RS", ")", ";", "CSKYMachineFunctionInfo", "", "CFI", "=", "MF", ".", "getInfo", "<", "CSKYMachineFunctionInfo", ">", "(", ")", ";", "const", "TargetRegisterInfo", "", "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "CSKYInstrInfo", "", "TII", "=", "STI", ".", "getInstrInfo", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "hasFP", "(", "MF", ")", ")", "SavedRegs", ".", "set", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "hasBP", "(", "MF", ")", ")", "SavedRegs", ".", "set", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "<STR_LIT>", "interrupt", "<STR_LIT>", ")", "&&", "MFI", ".", "hasCalls", "(", ")", ")", "{", "static", "const", "MCPhysReg", "CSRegs", "[", "]", "=", "{", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "CSRegs", "[", "i", "]", ";", "++", "i", ")", "SavedRegs", ".", "set", "(", "CSRegs", "[", "i", "]", ")", ";", "if", "(", "STI", ".", "hasHighRegisters", "(", ")", ")", "{", "static", "const", "MCPhysReg", "CSHRegs", "[", "]", "=", "{", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "CSHRegs", "[", "i", "]", ";", "++", "i", ")", "SavedRegs", ".", "set", "(", "CSHRegs", "[", "i", "]", ")", ";", "}", "static", "const", "MCPhysReg", "CSF32Regs", "[", "]", "=", "{", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";", "static", "const", "MCPhysReg", "CSF64Regs", "[", "]", "=", "{", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";", "const", "MCPhysReg", "", "FRegs", "=", "NULL", ";", "if", "(", "STI", ".", "hasFPUv2DoubleFloat", "(", ")", "\|\|", "STI", ".", "hasFPUv3DoubleFloat", "(", ")", ")", "FRegs", "=", "CSF64Regs", ";", "else", "if", "(", "STI", ".", "hasFPUv2SingleFloat", "(", ")", "\|\|", "STI", ".", "hasFPUv3SingleFloat", "(", ")", ")", "FRegs", "=", "CSF32Regs", ";", "if", "(", "FRegs", "!=", "NULL", ")", "{", "const", "MCPhysReg", "", "Regs", "=", "MF", ".", "getRegInfo", "(", ")", ".", "getCalleeSavedRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "Regs", "[", "i", "]", ";", "++", "i", ")", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "Regs", "[", "i", "]", ")", "\|\|", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "Regs", "[", "i", "]", ")", ")", "{", "unsigned", "x", "=", "<NUM_LIT>", ";", "for", "(", ";", "FRegs", "[", "x", "]", ";", "++", "x", ")", "if", "(", "FRegs", "[", "x", "]", "==", "Regs", "[", "i", "]", ")", "break", ";", "if", "(", "FRegs", "[", "x", "]", "==", "<NUM_LIT>", ")", "SavedRegs", ".", "set", "(", "Regs", "[", "i", "]", ")", ";", "}", "}", "}", "unsigned", "CSStackSize", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "Reg", ":", "SavedRegs", ".", "set_bits", "(", ")", ")", "{", "auto", "RegSize", "=", "TRI", "->", "getRegSizeInBits", "(", "Reg", ",", "MRI", ")", "/", "<NUM_LIT>", ";", "CSStackSize", "+=", "RegSize", ";", "}", "CFI", "->", "setCalleeSaveAreaSize", "(", "CSStackSize", ")", ";", "uint64_t", "Limit", "=", "estimateRSStackSizeLimit", "(", "MF", ",", "STI", ")", ";", "bool", "BigFrame", "=", "(", "MFI", ".", "estimateStackSize", "(", "MF", ")", "+", "CSStackSize", ">=", "Limit", ")", ";", "if", "(", "BigFrame", "\|\|", "CFI", "->", "isCRSpilled", "(", ")", "\|\|", "!", "STI", ".", "hasE2", "(", ")", ")", "{", "const", "TargetRegisterClass", "", "RC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "unsigned", "size", "=", "TRI", "->", "getSpillSize", "(", "", "RC", ")", ";", "Align", "align", "=", "TRI", "->", "getSpillAlign", "(", "", "RC", ")", ";", "RS", "->", "addScavengingFrameIndex", "(", "MFI", ".", "CreateStackObject", "(", "size", ",", "align", ",", "false", ")", ")", ";", "}", "unsigned", "FnSize", "=", "EstimateFunctionSizeInBytes", "(", "MF", ",", "", "TII", ")", ";", "if", "(", "FnSize", ">=", "(", "(", "<NUM_LIT>", "<<", "(", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ")", "*", "<NUM_LIT>", ")", ")", "SavedRegs", ".", "set", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "CFI", "->", "setLRIsSpilled", "(", "SavedRegs", ".", "test", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "}" ]	[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]
LLVM	X86	CPP	stmt_completion	CPU	618,821	[ "(", ")", ";" ]	[ "auto", "", "Elt", "=", "cast", "<", "ConstantInt", ">", "(", "COp", ")", ";", "MaskBits", "\|=", "Elt", "->", "getValue", "(", ")", ".", "zextOrTrunc", "(", "CstSizeInBits", ")", ".", "shl", "(", "BitOffset", ")", ";", "}", "assert", "(", "(", "CstSizeInBits", "%", "MaskEltSizeInBits", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unaligned shuffle mask size", "<STR_LIT>", ")", ";", "unsigned", "NumMaskElts", "=", "CstSizeInBits", "/", "MaskEltSizeInBits", ";", "UndefElts", "=", "SmallBitVector", "(", "NumMaskElts", ",", "false", ")", ";", "RawMask", ".", "resize", "(", "NumMaskElts", ",", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumMaskElts", ";", "++", "i", ")", "{", "APInt", "EltUndef", "=", "UndefBits", ".", "lshr", "(", "i", "", "MaskEltSizeInBits", ")", ";", "EltUndef", "=", "EltUndef", ".", "zextOrTrunc", "(", "MaskEltSizeInBits", ")", ";", "if", "(", "EltUndef", ".", "isAllOnesValue", "(", ")", ")", "{", "UndefElts", "[", "i", "]", "=", "true", ";", "RawMask", "[", "i", "]", "=", "<NUM_LIT>", ";", "continue", ";", "}", "APInt", "EltBits", "=", "MaskBits", ".", "lshr", "(", "i", "*", "MaskEltSizeInBits", ")", ";", "EltBits", "=", "EltBits", ".", "zextOrTrunc", "(", "MaskEltSizeInBits", ")", ";", "RawMask", "[", "i", "]", "=", "EltBits", ".", "getZExtValue" ]
LLVM	AArch64	TD	next_suggestion	CPU	618,822	[ "let", "DestructiveInstType", "=", "Destructive", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Zm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz8_64", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pg", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Za", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zdn", ";", "let", "Constraints", "=", "<STR_LIT>", ";" ]
LLVM	ARM64	TD	next_suggestion	CPU	618,823	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "cpsrfield", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	Mips	CPP	stmt_completion	CPU	618,824	[ "second", ")", ";" ]	[ "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "Opcodes", "=", "getMFHiLoOpc", "(", "Src", ")", ";", "if", "(", "!", "Opcodes", ".", "first", ")", "return", "false", ";", "return", "expandCopyACC", "(", "MBB", ",", "I", ",", "Opcodes", ".", "first", ",", "Opcodes", "." ]
LLVM	Hexagon	TD	next_suggestion	DSP	618,825	[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]	[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";" ]
LLVM	SystemZ	TD	next_suggestion	CPU	618,826	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BD3", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "BD3", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	AArch64	CPP	stmt_completion	CPU	618,827	[ ":" ]	[ "SDLoc", "dl", "(", "Op", ")", ";", "switch", "(", "IntNo", ")", "{", "default", ":", "return", "SDValue", "(", ")", ";", "case", "Intrinsic", "::", "thread_pointer", ":", "{", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "PtrVT", ")", ";", "}", "case", "Intrinsic", "::", "aarch64_neon_abs", ":", "{", "EVT", "Ty", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "Ty", "==", "MVT", "::", "i64", ")", "{", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "MVT", "::", "v1i64", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ABS", ",", "dl", ",", "MVT", "::", "v1i64", ",", "Result", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "MVT", "::", "i64", ",", "Result", ")", ";", "}", "else", "if", "(", "Ty", ".", "isVector", "(", ")", "&&", "Ty", ".", "isInteger", "(", ")", "&&", "isTypeLegal", "(", "Ty", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "ISD", "::", "ABS", ",", "dl", ",", "Ty", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "report_fatal_error", "(", "<STR_LIT>", "Unexpected type for AArch64 NEON intrinic", "<STR_LIT>", ")", ";", "}", "}", "case", "Intrinsic", "::", "aarch64_neon_smax", ":", "return", "DAG", ".", "getNode", "(", "ISD", "::", "SMAX", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "Intrinsic", "::", "aarch64_neon_umax", ":", "return", "DAG", ".", "getNode", "(", "ISD", "::", "UMAX", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "Intrinsic", "::", "aarch64_neon_smin", ":", "return", "DAG", ".", "getNode", "(", "ISD", "::", "SMIN", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "Intrinsic", "::", "aarch64_neon_umin", ":", "return", "DAG", ".", "getNode", "(", "ISD", "::", "UMIN", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_sunpkhi", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_sunpklo", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_uunpkhi", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_uunpklo", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_clasta_n", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_clastb_n", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_lasta", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_lastb", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_rev", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_tbl", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_trn1", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_trn2", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_uzp1", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_uzp2", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_zip1", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_zip2", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_ptrue", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_dupq_lane", ":", "return", "LowerDUPQLane", "(", "Op", ",", "DAG", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_convert_from_svbool", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_fneg" ]
LLVM	AArch64	TD	next_suggestion	CPU	618,828	[ "}", "]", ";" ]	[ "def", "psbhint_op", ":", "Operand", "<", "i32", ">", "{", "let", "ParserMatchClass", "=", "PSBHintOperand", ";", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "MCOperandPredicate", "=", "[", "{", "if", "(", "!", "MCOp", ".", "isImm", "(", ")", ")", "return", "false", ";", "return", "AArch64PSBHint", ":", ":", "lookupPSBByEncoding", "(", "MCOp", ".", "getImm", "(", ")", ")", "!", "=", "nullptr", ";" ]
GCC	msp430	CPP	next_suggestion	MPU	618,829	[ "if", "(", "extracted_mcu_data", ".", "name", "!=", "NULL", ")", "return", "cached_result", "=", "(", "extracted_mcu_data", ".", "hwmpy", "==", "<NUM_LIT>", "\|\|", "extracted_mcu_data", ".", "hwmpy", "==", "<NUM_LIT>", ")", ";" ]	[ "if", "(", "target_mcu", "==", "cached_match", ")", "return", "cached_result", ";", "cached_match", "=", "target_mcu", ";", "msp430_extract_mcu_data", "(", "target_mcu", ")", ";" ]
LLVM	Mips	CPP	program_repair	CPU	618,830	[ "<FIXS>", "auto", "Op", "=", "llvm", "::", "make_unique", "MipsOperand", ">", "(", "k_RegPair", ",", "Parser", ")", ";", "<FIXE>" ]	[ "static", "std", "::", "unique_ptr", "MipsOperand", ">", "CreateRegPair", "(", "const", "MipsOperand", "&", "MOP", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "MipsAsmParser", "&", "Parser", ")", "{", "<BUGS>", "auto", "Op", "=", "make_unique", "MipsOperand", ">", "(", "k_RegPair", ",", "Parser", ")", ";", "<BUGE>", "Op", "->", "RegIdx", ".", "Index", "=", "MOP", ".", "RegIdx", ".", "Index", ";", "Op", "->", "RegIdx", ".", "RegInfo", "=", "MOP", ".", "RegIdx", ".", "RegInfo", ";", "Op", "->", "RegIdx", ".", "Kind", "=", "MOP", ".", "RegIdx", ".", "Kind", ";" ]
GCC	arm	MD	stmt_completion	CPU	618,831	[ "(", "SImode", ")" ]	[ "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "]", "<STR_LIT>", "{", "rtx", "ignore_wb", "=", "gen_reg_rtx" ]
GCC	rs6000	CPP	code_generation	CPU	618,832	[ "void", "build_mask64_2_operands", "(", "rtx", "in", ",", "rtx", "*", "out", ")", "{", "unsigned", "HOST_WIDE_INT", "c", ",", "lsb", ",", "m1", ",", "m2", ";", "int", "shift", ";", "gcc_assert", "(", "GET_CODE", "(", "in", ")", "==", "CONST_INT", ")", ";", "c", "=", "INTVAL", "(", "in", ")", ";", "if", "(", "c", "&", "<NUM_LIT>", ")", "{", "c", "=", "~", "c", ";", "lsb", "=", "c", "&", "-", "c", ";", "m1", "=", "-", "lsb", ";", "c", "=", "~", "c", ";", "c", "&=", "-", "lsb", ";", "lsb", "=", "c", "&", "-", "c", ";", "c", "=", "~", "c", ";", "c", "&=", "-", "lsb", ";", "shift", "=", "<NUM_LIT>", ";", "while", "(", "(", "lsb", ">>=", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "shift", "++", ";", "m1", "<<=", "<NUM_LIT>", "-", "shift", ";", "m1", "=", "~", "m1", ";", "m2", "=", "~", "c", ";", "}", "else", "{", "lsb", "=", "c", "&", "-", "c", ";", "m2", "=", "-", "lsb", ";", "c", "=", "~", "c", ";", "c", "&=", "-", "lsb", ";", "lsb", "=", "c", "&", "-", "c", ";", "c", "=", "~", "c", ";", "c", "&=", "-", "lsb", ";", "shift", "=", "<NUM_LIT>", ";", "while", "(", "(", "lsb", ">>=", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "shift", "++", ";", "m1", "=", "~", "c", ";", "m1", ">>=", "shift", ";", "m1", "=", "~", "m1", ";", "}", "out", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "<NUM_LIT>", "-", "shift", ")", ";", "out", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "m1", ")", ";", "out", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "shift", ")", ";", "out", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "m2", ")", ";", "(", "void", ")", "in", ";", "(", "void", ")", "out", ";", "gcc_unreachable", "(", ")", ";", "}" ]	[ "Generates", "shifts", "and", "masks", "for", "a", "pair", "of", "rldicl", "or", "rldicr", "insns", "to", "implement", "ANDing", "by", "the", "mask", "IN", "." ]
LLVM	Hexagon	TD	next_suggestion	DSP	618,833	[ "let", "accessSize", "=", "HalfWordAccess", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";" ]
GCC	aarch64	CPP	stmt_completion	CPU	618,834	[ "->", "x_aarch64_branch_protection_string", ";" ]	[ "opts", "->", "x_explicit_tune_core", "=", "ptr", "->", "x_explicit_tune_core", ";", "selected_tune", "=", "aarch64_get_tune_cpu", "(", "ptr", "->", "x_explicit_tune_core", ")", ";", "opts", "->", "x_explicit_arch", "=", "ptr", "->", "x_explicit_arch", ";", "selected_arch", "=", "aarch64_get_arch", "(", "ptr", "->", "x_explicit_arch", ")", ";", "opts", "->", "x_aarch64_override_tune_string", "=", "ptr", "->", "x_aarch64_override_tune_string", ";", "opts", "->", "x_aarch64_branch_protection_string", "=", "ptr" ]
GCC	arm	CPP	stmt_completion	CPU	618,835	[ "_", "b", ")", ";" ]	[ "return", "(", "uint16x4_t", ")", "_", "_", "builtin_neon_vrhadduv4hi", "(", "(", "int16x4_t", ")", "_", "_", "a", ",", "(", "int16x4_t", ")", "_" ]
GCC	arm	MD	next_suggestion	CPU	618,836	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "[", "(", "unspec_volatile", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "VUNSPEC_SET_FPSCR", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
GCC	i386	MD	next_suggestion	CPU	618,837	[ "(", "match_code", "<STR_LIT>", ")", ")", ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "ior", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")" ]
LLVM	AGC	CPP	stmt_completion	MPU	618,838	[ ";" ]	[ "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "return", "Reserved" ]
LLVM	X86	TD	next_suggestion	CPU	618,839	[ "let", "ResourceCycles", "=", "[", "<NUM_LIT>", "]", ";" ]	[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]
GCC	i386	CPP	code_generation	CPU	618,840	[ "void", "ix86_emit_fp_unordered_jump", "(", "rtx", "label", ")", "{", "rtx", "reg", "=", "gen_reg_rtx", "(", "HImode", ")", ";", "rtx", "temp", ";", "emit_insn", "(", "gen_x86_fnstsw_1", "(", "reg", ")", ")", ";", "if", "(", "TARGET_SAHF", "&&", "(", "TARGET_USE_SAHF", "\|\|", "optimize_insn_for_size_p", "(", ")", ")", ")", "{", "emit_insn", "(", "gen_x86_sahf_1", "(", "reg", ")", ")", ";", "temp", "=", "gen_rtx_REG", "(", "CCmode", ",", "FLAGS_REG", ")", ";", "temp", "=", "gen_rtx_UNORDERED", "(", "VOIDmode", ",", "temp", ",", "const0_rtx", ")", ";", "}", "else", "{", "emit_insn", "(", "gen_testqi_ext_ccno_0", "(", "reg", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "temp", "=", "gen_rtx_REG", "(", "CCNOmode", ",", "FLAGS_REG", ")", ";", "temp", "=", "gen_rtx_NE", "(", "VOIDmode", ",", "temp", ",", "const0_rtx", ")", ";", "}", "temp", "=", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "temp", ",", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "label", ")", ",", "pc_rtx", ")", ";", "temp", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "pc_rtx", ",", "temp", ")", ";", "emit_jump_insn", "(", "temp", ")", ";", "predict_jump", "(", "REG_BR_PROB_BASE", "*", "<NUM_LIT>", "/", "<NUM_LIT>", ")", ";", "}" ]	[ "Output", "code", "to", "perform", "a", "conditional", "jump", "to", "LABEL", ",", "if", "C2", "flag", "in", "FP", "status", "register", "is", "set", "." ]
LLVM	AArch64	TD	stmt_completion	CPU	618,841	[ "=", "Imm1_32Operand", ";" ]	[ "}", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass" ]
LLVM	Blackfin	CPP	stmt_completion	DSP	618,842	[ ".", "addMBB", "(", "TBB", ")", ";" ]	[ "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "assert", "(", "!", "FBB", "&&", "<STR_LIT>", "Unconditional branch with multiple successors!", "<STR_LIT>", ")", ";", "BuildMI", "(", "&", "MBB", ",", "dl", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")" ]
LLVM	X86	CPP	next_suggestion	CPU	618,843	[ "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "Other", ",", "MVT", "::", "Glue", ")", ";" ]	[ "assert", "(", "false", "&&", "<STR_LIT>", "Invalid value type!", "<STR_LIT>", ")", ";", "case", "MVT", "::", "i8", ":", "Reg", "=", "X86", "::", "AL", ";", "size", "=", "<NUM_LIT>", ";", "break", ";", "case", "MVT", "::", "i16", ":", "Reg", "=", "X86", "::", "AX", ";", "size", "=", "<NUM_LIT>", ";", "break", ";", "case", "MVT", "::", "i32", ":", "Reg", "=", "X86", "::", "EAX", ";", "size", "=", "<NUM_LIT>", ";", "break", ";", "case", "MVT", "::", "i64", ":", "assert", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "<STR_LIT>", "Node not type legal!", "<STR_LIT>", ")", ";", "Reg", "=", "X86", "::", "RAX", ";", "size", "=", "<NUM_LIT>", ";", "break", ";", "}", "SDValue", "cpIn", "=", "DAG", ".", "getCopyToReg", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DL", ",", "Reg", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "SDValue", "(", ")", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "cpIn", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getTargetConstant", "(", "size", ",", "MVT", "::", "i8", ")", ",", "cpIn", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ";" ]
LLVM	PowerPC	CPP	program_repair	CPU	618,844	[ "<FIXS>", ".", "addSImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "", "MBB", ",", "IP", ",", "PPC32", "::", "SRW", ",", "<NUM_LIT>", ",", "TmpReg2", ")", ".", "addReg", "(", "SrcReg", "+", "<NUM_LIT>", ")", "<FIXE>", "<FIXS>", "BuildMI", "(", "", "MBB", ",", "IP", ",", "PPC32", "::", "SLW", ",", "<NUM_LIT>", ",", "TmpReg3", ")", ".", "addReg", "(", "SrcReg", ")", "<FIXE>", "<FIXS>", ".", "addSImm", "(", "-", "<NUM_LIT>", ")", ";", "BuildMI", "(", "", "MBB", ",", "IP", ",", "PPC32", "::", "SRW", ",", "<NUM_LIT>", ",", "TmpReg6", ")", ".", "addReg", "(", "SrcReg", ")", "<FIXE>", "<FIXS>", "BuildMI", "(", "", "MBB", ",", "IP", ",", "PPC32", "::", "OR", ",", "<NUM_LIT>", ",", "DestReg", "+", "<NUM_LIT>", ")", ".", "addReg", "(", "TmpReg4", ")", "<FIXE>", "<FIXS>", "BuildMI", "(", "*", "MBB", ",", "IP", ",", "PPC32", "::", "SRW", ",", "<NUM_LIT>", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", "<FIXE>" ]	[ "abort", "(", ")", ";", "}", "else", "{", "BuildMI", "(", "", "MBB", ",", "IP", ",", "PPC32", "::", "SUBFIC", ",", "<NUM_LIT>", ",", "TmpReg1", ")", ".", "addReg", "(", "ShiftAmountReg", ")", "<BUGS>", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "", "MBB", ",", "IP", ",", "PPC32", "::", "SRW", ",", "<NUM_LIT>", ",", "TmpReg2", ")", ".", "addReg", "(", "SrcReg", ")", "<BUGE>", ".", "addReg", "(", "ShiftAmountReg", ")", ";", "<BUGS>", "BuildMI", "(", "", "MBB", ",", "IP", ",", "PPC32", "::", "SLW", ",", "<NUM_LIT>", ",", "TmpReg3", ")", ".", "addReg", "(", "SrcReg", "+", "<NUM_LIT>", ")", "<BUGE>", ".", "addReg", "(", "TmpReg1", ")", ";", "BuildMI", "(", "", "MBB", ",", "IP", ",", "PPC32", "::", "OR", ",", "<NUM_LIT>", ",", "TmpReg4", ")", ".", "addReg", "(", "TmpReg2", ")", ".", "addReg", "(", "TmpReg3", ")", ";", "BuildMI", "(", "", "MBB", ",", "IP", ",", "PPC32", "::", "ADDI", ",", "<NUM_LIT>", ",", "TmpReg5", ")", ".", "addReg", "(", "ShiftAmountReg", ")", "<BUGS>", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";", "BuildMI", "(", "", "MBB", ",", "IP", ",", "PPC32", "::", "SRW", ",", "<NUM_LIT>", ",", "TmpReg6", ")", ".", "addReg", "(", "SrcReg", "+", "<NUM_LIT>", ")", "<BUGE>", ".", "addReg", "(", "TmpReg5", ")", ";", "<BUGS>", "BuildMI", "(", "", "MBB", ",", "IP", ",", "PPC32", "::", "OR", ",", "<NUM_LIT>", ",", "DestReg", ")", ".", "addReg", "(", "TmpReg4", ")", "<BUGE>", ".", "addReg", "(", "TmpReg6", ")", ";", "<BUGS>", "BuildMI", "(", "", "MBB", ",", "IP", ",", "PPC32", "::", "SRW", ",", "<NUM_LIT>", ",", "DestReg", "+", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", "+", "<NUM_LIT>", ")", "<BUGE>", ".", "addReg", "(", "ShiftAmountReg", ")", ";", "}", "}" ]
GCC	m68k	MD	stmt_completion	MPU	618,845	[ "pc", ")" ]	[ "[", "(", "set", "(", "cc0", ")", "(", "compare", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(" ]
GCC	rl78	MD	stmt_completion	MPU	618,846	[ "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]	[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "umod", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", ")", "]", "<STR_LIT>", "{", "if", "(", "RL78_MUL_G14", ")", "emit_insn", "(", "gen_udivmodsi4_g14", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "else", "emit_insn", "(", "gen_udivmodsi4_g13", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[" ]
LLVM	ARM	CPP	stmt_completion	CPU	618,847	[ ",", "DecodeMQPRRegisterClass", ",", "DecodeMveAddrModeQ", "<", "shift", ">", ")", ";" ]	[ "return", "DecodeMVE_MEM_pre", "(", "Inst", ",", "Val", ",", "Address", ",", "Decoder", ",", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")" ]
LLVM	WebAssembly	CPP	code_generation	Virtual ISA	618,848	[ "void", "WebAssemblyAsmPrinter", "::", "emitEndOfAsmFile", "(", "Module", "&", "M", ")", "{", "for", "(", "auto", "&", "It", ":", "OutContext", ".", "getSymbols", "(", ")", ")", "{", "auto", "Sym", "=", "cast", "<", "MCSymbolWasm", ">", "(", "It", ".", "getValue", "(", ")", ")", ";", "if", "(", "Sym", "->", "getType", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "getTargetStreamer", "(", ")", "->", "emitGlobalType", "(", "Sym", ")", ";", "else", "if", "(", "Sym", "->", "getType", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "getTargetStreamer", "(", ")", "->", "emitEventType", "(", "Sym", ")", ";", "}", "for", "(", "const", "auto", "&", "F", ":", "M", ")", "{", "if", "(", "F", ".", "isIntrinsic", "(", ")", ")", "continue", ";", "if", "(", "F", ".", "isDeclarationForLinker", "(", ")", ")", "{", "SmallVector", "<", "MVT", ",", "<NUM_LIT>", ">", "Results", ";", "SmallVector", "<", "MVT", ",", "<NUM_LIT>", ">", "Params", ";", "computeSignatureVTs", "(", "F", ".", "getFunctionType", "(", ")", ",", "&", "F", ",", "F", ",", "TM", ",", "Params", ",", "Results", ")", ";", "auto", "", "Sym", "=", "cast", "<", "MCSymbolWasm", ">", "(", "getSymbol", "(", "&", "F", ")", ")", ";", "Sym", "->", "setType", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "!", "Sym", "->", "getSignature", "(", ")", ")", "{", "auto", "Signature", "=", "signatureFromMVTs", "(", "Results", ",", "Params", ")", ";", "Sym", "->", "setSignature", "(", "Signature", ".", "get", "(", ")", ")", ";", "addSignature", "(", "std", "::", "move", "(", "Signature", ")", ")", ";", "}", "getTargetStreamer", "(", ")", "->", "emitFunctionType", "(", "Sym", ")", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "isOSBinFormatWasm", "(", ")", "&&", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", "wasm-import-module", "<STR_LIT>", ")", ")", "{", "StringRef", "Name", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", "wasm-import-module", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", ";", "Sym", "->", "setImportModule", "(", "storeName", "(", "Name", ")", ")", ";", "getTargetStreamer", "(", ")", "->", "emitImportModule", "(", "Sym", ",", "Name", ")", ";", "}", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "isOSBinFormatWasm", "(", ")", "&&", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", "wasm-import-name", "<STR_LIT>", ")", ")", "{", "StringRef", "Name", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", "wasm-import-name", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", ";", "Sym", "->", "setImportName", "(", "storeName", "(", "Name", ")", ")", ";", "getTargetStreamer", "(", ")", "->", "emitImportName", "(", "Sym", ",", "Name", ")", ";", "}", "}", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", "wasm-export-name", "<STR_LIT>", ")", ")", "{", "auto", "", "Sym", "=", "cast", "<", "MCSymbolWasm", ">", "(", "getSymbol", "(", "&", "F", ")", ")", ";", "StringRef", "Name", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", "wasm-export-name", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", ";", "Sym", "->", "setExportName", "(", "storeName", "(", "Name", ")", ")", ";", "getTargetStreamer", "(", ")", "->", "emitExportName", "(", "Sym", ",", "Name", ")", ";", "}", "}", "for", "(", "const", "auto", "&", "G", ":", "M", ".", "globals", "(", ")", ")", "{", "if", "(", "!", "G", ".", "hasInitializer", "(", ")", "&&", "G", ".", "hasExternalLinkage", "(", ")", ")", "{", "if", "(", "G", ".", "getValueType", "(", ")", "->", "isSized", "(", ")", ")", "{", "uint16_t", "Size", "=", "M", ".", "getDataLayout", "(", ")", ".", "getTypeAllocSize", "(", "G", ".", "getValueType", "(", ")", ")", ";", "OutStreamer", "->", "emitELFSize", "(", "getSymbol", "(", "&", "G", ")", ",", "MCConstantExpr", "::", "create", "(", "Size", ",", "OutContext", ")", ")", ";", "}", "}", "}", "if", "(", "const", "NamedMDNode", "", "Named", "=", "M", ".", "getNamedMetadata", "(", "<STR_LIT>", "wasm.custom_sections", "<STR_LIT>", ")", ")", "{", "for", "(", "const", "Metadata", "", "MD", ":", "Named", "->", "operands", "(", ")", ")", "{", "const", "auto", "", "Tuple", "=", "dyn_cast", "<", "MDTuple", ">", "(", "MD", ")", ";", "if", "(", "!", "Tuple", "\|\|", "Tuple", "->", "getNumOperands", "(", ")", "!=", "<NUM_LIT>", ")", "continue", ";", "const", "MDString", "", "Name", "=", "dyn_cast", "<", "MDString", ">", "(", "Tuple", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "const", "MDString", "", "Contents", "=", "dyn_cast", "<", "MDString", ">", "(", "Tuple", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Name", "\|\|", "!", "Contents", ")", "continue", ";", "OutStreamer", "->", "PushSection", "(", ")", ";", "std", "::", "string", "SectionName", "=", "(", "<STR_LIT>", ".custom_section.", "<STR_LIT>", "+", "Name", "->", "getString", "(", ")", ")", ".", "str", "(", ")", ";", "MCSectionWasm", "", "MySection", "=", "OutContext", ".", "getWasmSection", "(", "SectionName", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "MySection", ")", ";", "OutStreamer", "->", "emitBytes", "(", "Contents", "->", "getString", "(", ")", ")", ";", "OutStreamer", "->", "PopSection", "(", ")", ";", "}", "}", "EmitProducerInfo", "(", "M", ")", ";", "EmitTargetFeatures", "(", "M", ")", ";", "}" ]	[ "This", "virtual", "method", "can", "be", "overridden", "by", "targets", "that", "want", "to", "emit", "something", "at", "the", "end", "of", "their", "file", "." ]
LLVM	PowerPC	CPP	next_suggestion	CPU	618,849	[ "}" ]	[ "static", "bool", "is64bitCmpOp", "(", "unsigned", "opCode", ")", "{", "return", "(", "opCode", "==", "PPC", "::", "CMPLD", "\|\|", "opCode", "==", "PPC", "::", "CMPD", "\|\|", "opCode", "==", "PPC", "::", "CMPLDI", "\|\|", "opCode", "==", "PPC", "::", "CMPDI", ")", ";" ]
GCC	arm	MD	next_suggestion	CPU	618,850	[ "if", "(", "!", "REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]	[ "(", "neg", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "CC_REGNUM", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "minus", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "CC_REGNUM", ")", ")", "]", ")", "]", "{" ]
LLVM	Hexagon	TD	stmt_completion	DSP	618,851	[ "<NUM_LIT>", ";" ]	[ "def", "L2_ploadrif_pi", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ",", "IntRegs", ":", "$", "Rx32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pt4", ",", "IntRegs", ":", "$", "Rx32in", ",", "s4_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_3c76b0ff", ",", "TypeLD", ">", ",", "Enc_b97f71", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=" ]
LLVM	Hexagon	TD	next_suggestion	DSP	618,852	[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]	[ "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
GCC	i386	CPP	stmt_completion	CPU	618,853	[ "_", "_", "B", ",", "_", "MM_FROUND_CUR_DIRECTION", ")", ";" ]	[ "return", "_", "_", "builtin_ia32_vcvtss2sh_mask_round", "(", "_", "_", "D", ",", "_", "_", "C", ",", "_", "_", "A", "," ]
GCC	xtensa	CPP	next_suggestion	MPU	618,854	[ "}" ]	[ "const", "char", "", "path", "=", "getenv", "(", "CONFIG_ENV_NAME", ")", ";", "init", "=", "<NUM_LIT>", ";", "if", "(", "!", "path", ")", "return", "no_plugin_def", ";", "handle", "=", "dlopen", "(", "path", ",", "RTLD_LAZY", ")", ";", "if", "(", "!", "handle", ")", "{", "fatal_error", "(", "input_location", ",", "<STR_LIT>", "%qs is defined but could not be loaded: %s", "<STR_LIT>", ",", "CONFIG_ENV_NAME", ",", "dlerror", "(", ")", ")", ";", "exit", "(", "FATAL_EXIT_CODE", ")", ";", "}", "if", "(", "dlsym", "(", "handle", ",", "<STR_LIT>", "plugin_is_GPL_compatible", "<STR_LIT>", ")", "==", "NULL", ")", "{", "fatal_error", "(", "input_location", ",", "<STR_LIT>", "%qs plugin is not licensed under a GPL-compatible license", "<STR_LIT>", ",", "CONFIG_ENV_NAME", ")", ";", "exit", "(", "FATAL_EXIT_CODE", ")", ";", "}", "}", "else", "if", "(", "!", "handle", ")", "{", "return", "no_plugin_def", ";", "}", "p", "=", "dlsym", "(", "handle", ",", "name", ")", ";", "if", "(", "!", "p", ")", "{", "if", "(", "no_name_def", ")", "return", "no_name_def", ";", "fatal_error", "(", "input_location", ",", "<STR_LIT>", "%qs is loaded but symbol %qs is not found: %s", "<STR_LIT>", ",", "CONFIG_ENV_NAME", ",", "name", ",", "dlerror", "(", ")", ")", ";", "exit", "(", "FATAL_EXIT_CODE", ")", ";", "}", "return", "p", ";", "if", "(", "!", "init", ")", "{", "const", "char", "", "path", "=", "getenv", "(", "CONFIG_ENV_NAME", ")", ";", "init", "=", "<NUM_LIT>", ";", "if", "(", "path", ")", "{", "fatal_error", "(", "input_location", ",", "<STR_LIT>", "%qs is defined but plugin support is disabled", "<STR_LIT>", ",", "CONFIG_ENV_NAME", ")", ";", "exit", "(", "FATAL_EXIT_CODE", ")", ";" ]
GCC	arm	CPP	stmt_completion	CPU	618,855	[ "_", "_", "i", ";" ]	[ "_", "_", "rv", ".", "_", "_", "o", "=", "_", "_", "builtin_neon_vld4v8qi", "(", "(", "const", "_", "_", "builtin_neon_qi", "*", ")", "_", "_", "a", ")", ";", "return", "_", "_", "rv", "." ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	618,856	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "PredAddress", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "PredPolarity", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "PredAddress", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "PredPolarity", ";" ]
LLVM	M68k	CPP	next_suggestion	MPU	618,857	[ "if", "(", "IsDestroy", "&&", "InternalAmt", "&&", "DwarfCFI", "&&", "!", "hasFP", "(", "MF", ")", ")", "BuildCFI", "(", "MBB", ",", "I", ",", "DL", ",", "MCCFIInstruction", "::", "createAdjustCfaOffset", "(", "nullptr", ",", "-", "InternalAmt", ")", ")", ";" ]	[ "DebugLoc", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "uint64_t", "Amount", "=", "!", "ReserveCallFrame", "?", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ":", "<NUM_LIT>", ";", "uint64_t", "InternalAmt", "=", "(", "IsDestroy", "&&", "Amount", ")", "?", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ":", "<NUM_LIT>", ";", "I", "=", "MBB", ".", "erase", "(", "I", ")", ";", "if", "(", "!", "ReserveCallFrame", ")", "{", "unsigned", "StackAlign", "=", "getStackAlignment", "(", ")", ";", "Amount", "=", "alignTo", "(", "Amount", ",", "StackAlign", ")", ";", "MachineModuleInfo", "&", "MMI", "=", "MF", ".", "getMMI", "(", ")", ";", "const", "auto", "&", "Fn", "=", "MF", ".", "getFunction", "(", ")", ";", "bool", "DwarfCFI", "=", "MMI", ".", "hasDebugInfo", "(", ")", "\|\|", "Fn", ".", "needsUnwindTableEntry", "(", ")", ";", "bool", "HasDwarfEHHandlers", "=", "!", "MF", ".", "getLandingPads", "(", ")", ".", "empty", "(", ")", ";", "if", "(", "HasDwarfEHHandlers", "&&", "!", "IsDestroy", "&&", "MF", ".", "getInfo", "<", "M68kMachineFunctionInfo", ">", "(", ")", "->", "getHasPushSequences", "(", ")", ")", "{", "BuildCFI", "(", "MBB", ",", "I", ",", "DL", ",", "MCCFIInstruction", "::", "createGnuArgsSize", "(", "nullptr", ",", "Amount", ")", ")", ";", "}", "if", "(", "Amount", "==", "<NUM_LIT>", ")", "return", "I", ";", "Amount", "-=", "InternalAmt", ";" ]
LLVM	SPIRV	CPP	next_suggestion	Virtual ISA	618,858	[ "MIRBuilder", ".", "getMRI", "(", ")", "->", "setType", "(", "LoadedRegister", ",", "LLType", ")", ";" ]	[ "MIRBuilder", ".", "getMRI", "(", ")", "->", "setType", "(", "NewRegister", ",", "LLT", "::", "pointer", "(", "<NUM_LIT>", ",", "GR", "->", "getPointerSize", "(", ")", ")", ")", ";", "SPIRVType", "*", "PtrType", "=", "GR", "->", "getOrCreateSPIRVPointerType", "(", "VariableType", ",", "MIRBuilder", ",", "<STR_LIT>", "::", "<STR_LIT>", "::", "Input", ")", ";", "GR", "->", "assignSPIRVTypeToVReg", "(", "PtrType", ",", "NewRegister", ",", "MIRBuilder", ".", "getMF", "(", ")", ")", ";", "Register", "Variable", "=", "GR", "->", "buildGlobalVariable", "(", "NewRegister", ",", "PtrType", ",", "getLinkStringForBuiltIn", "(", "BuiltinValue", ")", ",", "nullptr", ",", "<STR_LIT>", "::", "<STR_LIT>", "::", "Input", ",", "nullptr", ",", "isConst", ",", "hasLinkageTy", ",", "<STR_LIT>", "::", "<STR_LIT>", "::", "Import", ",", "MIRBuilder", ",", "false", ")", ";", "Register", "LoadedRegister", "=", "buildLoadInst", "(", "VariableType", ",", "Variable", ",", "MIRBuilder", ",", "GR", ",", "LLType", ",", "Reg", ")", ";" ]
GCC	rl78	CPP	program_repair	MPU	618,859	[ "<FIXS>", "base", "=", "gen_and_emit_move", "(", "new", "base", ",", "base", ",", "before", ",", "true", ")", ";", "<FIXE>", "<FIXS>", "{", "record_content", "(", "base", ",", "NULL_RTX", ")", ";", "base", "=", "gen_rtx_PLUS", "(", "HImode", ",", "base", ",", "GEN_INT", "(", "addend", ")", ")", ";", "}", "<FIXE>" ]	[ "EM", "(", "emit_insn_before", "(", "gen_movhi", "(", "AX", ",", "base", ")", ",", "before", ")", ")", ";", "EM", "(", "emit_insn_before", "(", "gen_addhi3", "(", "AX", ",", "AX", ",", "addendr", ")", ",", "before", ")", ")", ";", "EM", "(", "emit_insn_before", "(", "gen_movhi", "(", "new", "base", ",", "AX", ")", ",", "before", ")", ")", ";", "base", "=", "new", "base", ";", "addend", "=", "<NUM_LIT>", ";", "}", "else", "{", "<BUGS>", "EM", "(", "emit_insn_before", "(", "gen_movhi", "(", "new", "base", ",", "base", ")", ",", "before", ")", ")", ";", "base", "=", "new", "base", ";", "<BUGE>", "}", "if", "(", "addend", ")", "<BUGS>", "base", "=", "gen_rtx_PLUS", "(", "HImode", ",", "base", ",", "GEN_INT", "(", "addend", ")", ")", ";", "<BUGE>", "#", "if", "DEBUG_ALLOCfprintf", "(", "stderr", ",", "<STR_LIT>", "\\033[33m", "<STR_LIT>", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	618,860	[ "let", "Constraints", "=", "<STR_LIT>", ";" ]	[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "ByteAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	618,861	[ "if", "(", "Op", ".", "getValueType", "(", ")", "==", "MVT", "::", "f32", "&&", "!", "Subtarget", ".", "hasFPCVT", "(", ")", ")", "FP", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FP_ROUND", ",", "dl", ",", "MVT", "::", "f32", ",", "FP", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";" ]	[ "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "FIdx", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "FrameIdx", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "assert", "(", "cast", "<", "StoreSDNode", ">", "(", "Store", ")", "->", "getMemoryVT", "(", ")", "==", "MVT", "::", "i32", "&&", "<STR_LIT>", "Expected an i32 store", "<STR_LIT>", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "FrameIdx", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Store", ",", "FIdx", "}", ";", "Ld", "=", "DAG", ".", "getMemIntrinsicNode", "(", "Op", ".", "getOpcode", "(", ")", "==", "ISD", "::", "UINT_TO_FP", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "MVT", "::", "f64", ",", "MVT", "::", "Other", ")", ",", "Ops", ",", "MVT", "::", "i32", ",", "MMO", ")", ";", "}", "else", "{", "assert", "(", "Subtarget", ".", "isPPC64", "(", ")", "&&", "<STR_LIT>", "i32->FP without LFIWAX supported only on PPC64", "<STR_LIT>", ")", ";", "int", "FrameIdx", "=", "FrameInfo", "->", "CreateStackObject", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ")", ";", "SDValue", "FIdx", "=", "DAG", ".", "getFrameIndex", "(", "FrameIdx", ",", "PtrVT", ")", ";", "SDValue", "Ext64", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND", ",", "dl", ",", "MVT", "::", "i64", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "Ext64", ",", "FIdx", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "FrameIdx", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "Ld", "=", "DAG", ".", "getLoad", "(", "MVT", "::", "f64", ",", "dl", ",", "Store", ",", "FIdx", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "FrameIdx", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "}", "SDValue", "FP", "=", "DAG", ".", "getNode", "(", "FCFOp", ",", "dl", ",", "FCFTy", ",", "Ld", ")", ";" ]
GCC	i386	CPP	stmt_completion	CPU	618,862	[ "_", "_", "v64qi", ")", "_", "mm512_setzero_si512", "(", ")", ",", "_", "_", "M", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_set1_epi8", "(", "_", "_", "mmask64", "_", "_", "M", ",", "char", "_", "_", "A", ")", "{", "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_pbroadcastb512_gpr_mask", "(", "_", "_", "A", ",", "(" ]
GCC	avr	MD	next_suggestion	MPU	618,863	[ "(", "match_test", "<STR_LIT>", ")", ")", ")", ")" ]	[ "(", "ior", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "and", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")" ]
LLVM	CellSPU	TD	stmt_completion	MPU	618,864	[ ",", "i32", ">", ";" ]	[ "def", "r32_i32", ":", "ROTMAIRegInst", "<", "R32C", ",", "rotNeg7imm" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	618,865	[ "}" ]	[ "if", "(", "Opcode", "==", "Instruction", "::", "FRem", ")", "return", "LIBCALL_COST", ";", "if", "(", "Args", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "ST", "->", "hasMiscellaneousExtensions3", "(", ")", ")", "{", "if", "(", "Opcode", "==", "Instruction", "::", "Xor", ")", "{", "for", "(", "const", "Value", "", "A", ":", "Args", ")", "{", "if", "(", "const", "Instruction", "", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "A", ")", ")", "if", "(", "I", "->", "hasOneUse", "(", ")", "&&", "(", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "And", "\|\|", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Or", "\|\|", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Xor", ")", ")", "return", "<NUM_LIT>", ";", "}", "}", "else", "if", "(", "Opcode", "==", "Instruction", "::", "Or", "\|\|", "Opcode", "==", "Instruction", "::", "And", ")", "{", "for", "(", "const", "Value", "", "A", ":", "Args", ")", "{", "if", "(", "const", "Instruction", "", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "A", ")", ")", "if", "(", "I", "->", "hasOneUse", "(", ")", "&&", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Xor", ")", "return", "<NUM_LIT>", ";", "}", "}", "}", "if", "(", "Opcode", "==", "Instruction", "::", "Or", ")", "return", "<NUM_LIT>", ";", "if", "(", "Opcode", "==", "Instruction", "::", "Xor", "&&", "ScalarBits", "==", "<NUM_LIT>", ")", "{", "if", "(", "ST", "->", "hasLoadStoreOnCond2", "(", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "}", "if", "(", "DivRemConstPow2", ")", "return", "(", "SignedDivRem", "?", "SDivPow2Cost", ":", "<NUM_LIT>", ")", ";", "if", "(", "DivRemConst", ")", "return", "DivMulSeqCost", ";", "if", "(", "SignedDivRem", "\|\|", "UnsignedDivRem", ")", "return", "DivInstrCost", ";", "}", "else", "if", "(", "ST", "->", "hasVector", "(", ")", ")", "{", "unsigned", "VF", "=", "Ty", "->", "getVectorNumElements", "(", ")", ";", "unsigned", "NumVectors", "=", "getNumVectorRegs", "(", "Ty", ")", ";", "if", "(", "Opcode", "==", "Instruction", "::", "Shl", "\|\|", "Opcode", "==", "Instruction", "::", "LShr", "\|\|", "Opcode", "==", "Instruction", "::", "AShr", ")", "{", "return", "NumVectors", ";", "}", "if", "(", "DivRemConstPow2", ")", "return", "(", "NumVectors", "", "(", "SignedDivRem", "?", "SDivPow2Cost", ":", "<NUM_LIT>", ")", ")", ";", "if", "(", "DivRemConst", ")", "return", "VF", "", "DivMulSeqCost", "+", "getScalarizationOverhead", "(", "Ty", ",", "Args", ")", ";", "if", "(", "(", "SignedDivRem", "\|\|", "UnsignedDivRem", ")", "&&", "VF", ">", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "Opcode", "==", "Instruction", "::", "FAdd", "\|\|", "Opcode", "==", "Instruction", "::", "FSub", "\|\|", "Opcode", "==", "Instruction", "::", "FMul", "\|\|", "Opcode", "==", "Instruction", "::", "FDiv", ")", "{", "switch", "(", "ScalarBits", ")", "{", "case", "<NUM_LIT>", ":", "{", "if", "(", "ST", "->", "hasVectorEnhancements1", "(", ")", ")", "return", "NumVectors", ";", "unsigned", "ScalarCost", "=", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", "->", "getScalarType", "(", ")", ")", ";", "unsigned", "Cost", "=", "(", "VF", "", "ScalarCost", ")", "+", "getScalarizationOverhead", "(", "Ty", ",", "Args", ")", ";", "if", "(", "VF", "==", "<NUM_LIT>", ")", "Cost", "=", "<NUM_LIT>", ";", "return", "Cost", ";", "}", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "return", "NumVectors", ";", "default", ":", "break", ";", "}", "}", "if", "(", "Opcode", "==", "Instruction", "::", "FRem", ")", "{", "unsigned", "Cost", "=", "(", "VF", "", "LIBCALL_COST", ")", "+", "getScalarizationOverhead", "(", "Ty", ",", "Args", ")", ";", "if", "(", "VF", "==", "<NUM_LIT>", "&&", "ScalarBits", "==", "<NUM_LIT>", ")", "Cost", "=", "<NUM_LIT>", ";", "return", "Cost", ";", "}", "}", "return", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "Op1Info", ",", "Op2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ",", "Args", ",", "CxtI", ")", ";" ]
LLVM	Hexagon	TD	program_repair	DSP	618,866	[ "<FIXS>", "[", "(", "set", "DoubleRegs", ":", "$", "dst", ",", "(", "add", "DoubleRegs", ":", "$", "src1", ",", "DoubleRegs", ":", "$", "src2", ")", ")", "]", ">", ";", "<FIXE>" ]	[ "def", "ADD64_rr", ":", "ALU64_rr", "(", "outs", "DoubleRegs", ":", "$", "dst", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "src1", ",", "DoubleRegs", ":", "$", "src2", ")", ",", "<STR_LIT>", ",", "<BUGS>", "[", "(", "set", "(", "i64", "DoubleRegs", ":", "$", "dst", ")", ",", "(", "add", "(", "i64", "DoubleRegs", ":", "$", "src1", ")", ",", "(", "i64", "DoubleRegs", ":", "$", "src2", ")", ")", ")", "]", ">", ";", "<BUGE>" ]
GCC	i386	CPP	stmt_completion	CPU	618,867	[ "_", "A", ",", "_", "_", "R", ")", ";" ]	[ "return", "(", "unsigned", "long", "long", ")", "_", "_", "builtin_ia32_vcvttsd2usi64", "(", "(", "_", "_", "v2df", ")", "_" ]
LLVM	AArch64	TD	stmt_completion	CPU	618,868	[ "=", "<NUM_LIT>", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "pstatefield", ";", "bits", "<", "<NUM_LIT>", ">", "imm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "pstatefield", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "pstatefield", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "hasCompleteDecoder" ]
GCC	m68k	CPP	code_generation	MPU	618,869	[ "M68K_CONST_METHOD", "m68k_const_method", "(", "HOST_WIDE_INT", "i", ")", "{", "unsigned", "u", ";", "if", "(", "USE_MOVQ", "(", "i", ")", ")", "return", "MOVQ", ";", "if", "(", "!", "TARGET_COLDFIRE", ")", "{", "if", "(", "USE_MOVQ", "(", "i", "^", "<NUM_LIT>", ")", ")", "return", "NOTB", ";", "if", "(", "USE_MOVQ", "(", "i", "^", "<NUM_LIT>", ")", ")", "return", "NOTW", ";", "if", "(", "i", "==", "-", "<NUM_LIT>", ")", "return", "NEGW", ";", "}", "u", "=", "i", ";", "if", "(", "USE_MOVQ", "(", "(", "u", ">>", "<NUM_LIT>", ")", "\|", "(", "u", "<<", "<NUM_LIT>", ")", ")", ")", "return", "SWAP", ";", "if", "(", "TARGET_ISAB", ")", "{", "if", "(", "i", ">=", "<NUM_LIT>", "&&", "i", "<=", "<NUM_LIT>", ")", "return", "MVZ", ";", "if", "(", "i", ">=", "-", "<NUM_LIT>", "&&", "i", "<=", "<NUM_LIT>", ")", "return", "MVS", ";", "}", "return", "MOVL", ";", "}" ]	[ "Return", "the", "type", "of", "move", "that", "should", "be", "used", "for", "integer", "I", "." ]
LLVM	ARM	TD	stmt_completion	CPU	618,870	[ "-", "<NUM_LIT>", "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "lane", "{", "<NUM_LIT>" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	618,871	[ ";" ]	[ "SDValue", "TS", ";", "SDValue", "Loc", "=", "IntN", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Size", ">=", "<NUM_LIT>", ")", "TS", "=", "CurDAG", "->", "getStore", "(", "SDValue", "(", "LoadN", ",", "<NUM_LIT>", ")", ",", "dl", ",", "SDValue", "(", "LoadN", ",", "<NUM_LIT>", ")", ",", "Loc", ",", "PI", ",", "false", ",", "false", ",", "Size", ")", ";", "else", "TS", "=", "CurDAG", "->", "getTruncStore", "(", "SDValue", "(", "LoadN", ",", "<NUM_LIT>", ")", ",", "dl", ",", "SDValue", "(", "LoadN", ",", "<NUM_LIT>", ")", ",", "Loc", ",", "PI", ",", "MVT", "::", "getIntegerVT", "(", "Size", "", "<NUM_LIT>", ")", ",", "false", ",", "false", ",", "Size", ")", ";", "SDNode", "", "StoreN", "=", "SelectStore", "(", "TS", ".", "getNode", "(", ")", ")", ";", "ReplaceUses", "(", "SDValue", "(", "IntN", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "LoadN", ",", "<NUM_LIT>", ")", ")", ";", "ReplaceUses", "(", "SDValue", "(", "IntN", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "StoreN", ",", "<NUM_LIT>", ")", ")", ";", "return", "StoreN" ]
LLVM	AArch64	CPP	next_suggestion	CPU	618,872	[ "}" ]	[ "if", "(", "!", "emitCmp", "(", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "CI", "->", "isUnsigned", "(", ")", ")", ")", "return", "false", ";", "<STR_LIT>", "::", "<STR_LIT>", "invertedCC", "=", "getInvertedCondCode", "(", "CC", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "ResultReg", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "invertedCC", ")", ";", "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";", "return", "true", ";" ]
LLVM	MCS51	CPP	next_suggestion	MPU	618,873	[ "}", "else", "if", "(", "IDVal", ".", "lower", "(", ")", "==", "<STR_LIT>", ".byte", "<STR_LIT>", ")", "{" ]	[ "}", "else", "if", "(", "IDVal", ".", "lower", "(", ")", "==", "<STR_LIT>", ".word", "<STR_LIT>", "\|\|", "IDVal", ".", "lower", "(", ")", "==", "<STR_LIT>", ".short", "<STR_LIT>", ")", "{", "parseLiteralValues", "(", "SIZE_WORD", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";" ]
LLVM	ARM	TD	stmt_completion	CPU	618,874	[ "nImmSplatNotI16AsmOperand", ";" ]	[ "def", "nImmSplatNotI16AsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "}", "def", "nImmSplatNotI16", ":", "Operand", "<", "i32", ">", "{", "let", "ParserMatchClass", "=" ]
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	618,875	[ "Changed", "\|=", "MaybeRewriteToFallthrough", "(", "MI", ",", "MBB", ",", "MF", ",", "MFI", ",", "MRI", ",", "TII", ",", "WebAssembly", "::", "FALLTHROUGH_RETURN_F64", ",", "WebAssembly", "::", "COPY_LOCAL_F64", ")", ";" ]	[ "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "WebAssembly", "::", "STORE8_I32", ":", "case", "WebAssembly", "::", "STORE16_I32", ":", "case", "WebAssembly", "::", "STORE8_I64", ":", "case", "WebAssembly", "::", "STORE16_I64", ":", "case", "WebAssembly", "::", "STORE32_I64", ":", "case", "WebAssembly", "::", "STORE_F32", ":", "case", "WebAssembly", "::", "STORE_F64", ":", "case", "WebAssembly", "::", "STORE_I32", ":", "case", "WebAssembly", "::", "STORE_I64", ":", "{", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "OldReg", "=", "MO", ".", "getReg", "(", ")", ";", "unsigned", "NewReg", "=", "MI", ".", "getOperand", "(", "WebAssembly", "::", "StoreValueOperandNo", ")", ".", "getReg", "(", ")", ";", "Changed", "\|=", "MaybeRewriteToDrop", "(", "OldReg", ",", "NewReg", ",", "MO", ",", "MFI", ",", "MRI", ")", ";", "break", ";", "}", "case", "WebAssembly", "::", "CALL_I32", ":", "case", "WebAssembly", "::", "CALL_I64", ":", "{", "MachineOperand", "&", "Op1", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op1", ".", "isSymbol", "(", ")", ")", "{", "StringRef", "Name", "(", "Op1", ".", "getSymbolName", "(", ")", ")", ";", "if", "(", "Name", "==", "TLI", ".", "getLibcallName", "(", "RTLIB", "::", "MEMCPY", ")", "\|\|", "Name", "==", "TLI", ".", "getLibcallName", "(", "RTLIB", "::", "MEMMOVE", ")", "\|\|", "Name", "==", "TLI", ".", "getLibcallName", "(", "RTLIB", "::", "MEMSET", ")", ")", "{", "LibFunc", "::", "Func", "Func", ";", "if", "(", "LibInfo", ".", "getLibFunc", "(", "Name", ",", "Func", ")", ")", "{", "const", "auto", "&", "Op2", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "Op2", ".", "isReg", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "Peephole: call to builtin function with ", "<STR_LIT>", "<STR_LIT>", "wrong signature, not consuming reg", "<STR_LIT>", ")", ";", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "OldReg", "=", "MO", ".", "getReg", "(", ")", ";", "unsigned", "NewReg", "=", "Op2", ".", "getReg", "(", ")", ";", "if", "(", "MRI", ".", "getRegClass", "(", "NewReg", ")", "!=", "MRI", ".", "getRegClass", "(", "OldReg", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "Peephole: call to builtin function with ", "<STR_LIT>", "<STR_LIT>", "wrong signature, from/to mismatch", "<STR_LIT>", ")", ";", "Changed", "\|=", "MaybeRewriteToDrop", "(", "OldReg", ",", "NewReg", ",", "MO", ",", "MFI", ",", "MRI", ")", ";", "}", "}", "}", "break", ";", "}", "case", "WebAssembly", "::", "RETURN_I32", ":", "Changed", "\|=", "MaybeRewriteToFallthrough", "(", "MI", ",", "MBB", ",", "MF", ",", "MFI", ",", "MRI", ",", "TII", ",", "WebAssembly", "::", "FALLTHROUGH_RETURN_I32", ",", "WebAssembly", "::", "COPY_LOCAL_I32", ")", ";", "break", ";", "case", "WebAssembly", "::", "RETURN_I64", ":", "Changed", "\|=", "MaybeRewriteToFallthrough", "(", "MI", ",", "MBB", ",", "MF", ",", "MFI", ",", "MRI", ",", "TII", ",", "WebAssembly", "::", "FALLTHROUGH_RETURN_I64", ",", "WebAssembly", "::", "COPY_LOCAL_I64", ")", ";", "break", ";", "case", "WebAssembly", "::", "RETURN_F32", ":", "Changed", "\|=", "MaybeRewriteToFallthrough", "(", "MI", ",", "MBB", ",", "MF", ",", "MFI", ",", "MRI", ",", "TII", ",", "WebAssembly", "::", "FALLTHROUGH_RETURN_F32", ",", "WebAssembly", "::", "COPY_LOCAL_F32", ")", ";", "break", ";", "case", "WebAssembly", "::", "RETURN_F64", ":" ]
GCC	avr	MD	stmt_completion	MPU	618,876	[ ")" ]	[ "(", "match_operand", ":", "PSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{", "return", "avr_out_reload_inpsi", "(", "operands", ",", "operands", "[", "<NUM_LIT>", "]", ",", "NULL", ")", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	618,877	[ ")", ")", ";" ]	[ "static", "LegalizeMutation", "oneMoreElement", "(", "unsigned", "TypeIdx", ")", "{", "return", "[", "=", "]", "(", "const", "LegalityQuery", "&", "Query", ")", "{", "const", "LLT", "Ty", "=", "Query", ".", "Types", "[", "TypeIdx", "]", ";", "const", "LLT", "EltTy", "=", "Ty", ".", "getElementType", "(", ")", ";", "return", "std", "::", "make_pair", "(", "TypeIdx", ",", "LLT", "::", "vector", "(", "Ty", ".", "getNumElements", "(", ")", "+", "<NUM_LIT>", ",", "EltTy" ]
LLVM	ARM	CPP	code_generation	CPU	618,878	[ "unsigned", "assignCustomValue", "(", "ARMCallLowering", "::", "ArgInfo", "&", "Arg", ",", "ArrayRef", "<", "CCValAssign", ">", "VAs", ",", "std", "::", "function", "<", "void", "(", ")", ">", "*", "Thunk", ")", "override", "{", "assert", "(", "Arg", ".", "Regs", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Can't handle multple regs yet", "<STR_LIT>", ")", ";", "const", "CCValAssign", "&", "VA", "=", "VAs", "[", "<NUM_LIT>", "]", ";", "assert", "(", "VA", ".", "needsCustom", "(", ")", "&&", "<STR_LIT>", "Value doesn't need custom handling", "<STR_LIT>", ")", ";", "if", "(", "VA", ".", "getValVT", "(", ")", "!=", "MVT", "::", "f64", ")", "return", "<NUM_LIT>", ";", "const", "CCValAssign", "&", "NextVA", "=", "VAs", "[", "<NUM_LIT>", "]", ";", "assert", "(", "NextVA", ".", "needsCustom", "(", ")", "&&", "<STR_LIT>", "Value doesn't need custom handling", "<STR_LIT>", ")", ";", "assert", "(", "NextVA", ".", "getValVT", "(", ")", "==", "MVT", "::", "f64", "&&", "<STR_LIT>", "Unsupported type", "<STR_LIT>", ")", ";", "assert", "(", "VA", ".", "getValNo", "(", ")", "==", "NextVA", ".", "getValNo", "(", ")", "&&", "<STR_LIT>", "Values belong to different arguments", "<STR_LIT>", ")", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", "Value should be in reg", "<STR_LIT>", ")", ";", "assert", "(", "NextVA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", "Value should be in reg", "<STR_LIT>", ")", ";", "Register", "NewRegs", "[", "]", "=", "{", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", ",", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", "}", ";", "assignValueToReg", "(", "NewRegs", "[", "<NUM_LIT>", "]", ",", "VA", ".", "getLocReg", "(", ")", ",", "VA", ")", ";", "assignValueToReg", "(", "NewRegs", "[", "<NUM_LIT>", "]", ",", "NextVA", ".", "getLocReg", "(", ")", ",", "NextVA", ")", ";", "bool", "IsLittle", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ".", "isLittle", "(", ")", ";", "if", "(", "!", "IsLittle", ")", "std", "::", "swap", "(", "NewRegs", "[", "<NUM_LIT>", "]", ",", "NewRegs", "[", "<NUM_LIT>", "]", ")", ";", "MIRBuilder", ".", "buildMergeLikeInstr", "(", "Arg", ".", "Regs", "[", "<NUM_LIT>", "]", ",", "NewRegs", ")", ";", "return", "<NUM_LIT>", ";", "}" ]	[ "Handle", "custom", "values", ",", "which", "may", "be", "passed", "into", "one", "or", "more", "of", "VAs", "." ]
LLVM	ARM	CPP	program_repair	CPU	618,879	[ "<FIXS>", "return", "PerformVLDCombine", "(", "N", ",", "DCI", ")", ";", "<FIXE>" ]	[ "case", "ISD", "::", "ANY_EXTEND", ":", "return", "PerformExtendCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "SELECT_CC", ":", "return", "PerformSELECT_CCCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "PerformCMOVCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "<BUGS>", "return", "CombineBaseUpdate", "(", "N", ",", "DCI", ")", ";", "<BUGE>", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "PerformARMBUILD_VECTORCombine", "(", "N", ",", "DCI", ")", ";", "case", "ISD", "::", "INTRINSIC_VOID", ":" ]
LLVM	X86	CPP	stmt_completion	CPU	618,880	[ "Other", ")", ",", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ",", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ",", "MMO", ")", ";" ]	[ "NewOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "ISD", "::", "ATOMIC_LOAD_OR", ":", "NewOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "ISD", "::", "ATOMIC_LOAD_XOR", ":", "NewOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "ISD", "::", "ATOMIC_LOAD_AND", ":", "NewOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown ATOMIC_LOAD_ opcode", "<STR_LIT>", ")", ";", "}", "MachineMemOperand", "", "MMO", "=", "cast", "<", "MemSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";", "if", "(", "auto", "", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "AllowIncDec", "&&", "(", "!", "Subtarget", ".", "slowIncDec", "(", ")", "\|\|", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ".", "optForSize", "(", ")", ")", ")", "{", "if", "(", "(", "NewOpc", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "C", "->", "isOne", "(", ")", ")", "\|\|", "(", "NewOpc", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "C", "->", "isAllOnesValue", "(", ")", ")", ")", "return", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "DAG", ".", "getVTList", "(", "MVT", "::", "i32", ",", "MVT", "::" ]
GCC	msp430	CPP	program_repair	MPU	618,881	[ "<FIXS>", "error", "(", "<STR_LIT>", "MSP430 built-in functions only work inside interrupt handlers", "<STR_LIT>", ")", ";", "<FIXE>" ]	[ "if", "(", "!", "msp430_is_interrupt_func", "(", ")", ")", "{", "<BUGS>", "error", "(", "<STR_LIT>", "MSP430 builtin functions only work inside interrupt handlers", "<STR_LIT>", ")", ";", "<BUGE>", "return", "NULL_RTX", ";", "}" ]
LLVM	AMDGPU	CPP	code_generation	GPU	618,882	[ "bool", "SIRegisterInfo", "::", "spillSGPR", "(", "MachineBasicBlock", "::", "iterator", "MI", ",", "int", "Index", ",", "RegScavenger", "", "RS", ",", "bool", "OnlyToVGPR", ")", "const", "{", "MachineBasicBlock", "", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineFunction", "", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "SIMachineFunctionInfo", "", "MFI", "=", "MF", "->", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "ArrayRef", "<", "SIMachineFunctionInfo", "::", "SpilledReg", ">", "VGPRSpills", "=", "MFI", "->", "getSGPRToVGPRSpills", "(", "Index", ")", ";", "bool", "SpillToVGPR", "=", "!", "VGPRSpills", ".", "empty", "(", ")", ";", "if", "(", "OnlyToVGPR", "&&", "!", "SpillToVGPR", ")", "return", "false", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "const", "SISubtarget", "&", "ST", "=", "MF", "->", "getSubtarget", "<", "SISubtarget", ">", "(", ")", ";", "const", "SIInstrInfo", "", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "unsigned", "SuperReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "IsKill", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "bool", "SpillToSMEM", "=", "spillSGPRToSMEM", "(", ")", ";", "if", "(", "SpillToSMEM", "&&", "OnlyToVGPR", ")", "return", "false", ";", "assert", "(", "SuperReg", "!=", "AMDGPU", "::", "M0", "&&", "<STR_LIT>", "m0 should never spill", "<STR_LIT>", ")", ";", "unsigned", "OffsetReg", "=", "AMDGPU", "::", "M0", ";", "unsigned", "M0CopyReg", "=", "AMDGPU", "::", "NoRegister", ";", "if", "(", "SpillToSMEM", ")", "{", "if", "(", "RS", "->", "isRegUsed", "(", "AMDGPU", "::", "M0", ")", ")", "{", "M0CopyReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SReg_32_XM0RegClass", ")", ";", "BuildMI", "(", "", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "COPY", ")", ",", "M0CopyReg", ")", ".", "addReg", "(", "AMDGPU", "::", "M0", ")", ";", "}", "}", "unsigned", "ScalarStoreOp", ";", "unsigned", "EltSize", "=", "<NUM_LIT>", ";", "const", "TargetRegisterClass", "", "RC", "=", "getPhysRegClass", "(", "SuperReg", ")", ";", "if", "(", "SpillToSMEM", "&&", "isSGPRClass", "(", "RC", ")", ")", "{", "std", "::", "tie", "(", "EltSize", ",", "ScalarStoreOp", ")", "=", "getSpillEltSize", "(", "getRegSizeInBits", "(", "", "RC", ")", "/", "<NUM_LIT>", ",", "true", ")", ";", "}", "ArrayRef", "<", "int16_t", ">", "SplitParts", "=", "getRegSplitParts", "(", "RC", ",", "EltSize", ")", ";", "unsigned", "NumSubRegs", "=", "SplitParts", ".", "empty", "(", ")", "?", "<NUM_LIT>", ":", "SplitParts", ".", "size", "(", ")", ";", "unsigned", "SubKillState", "=", "getKillRegState", "(", "(", "NumSubRegs", "==", "<NUM_LIT>", ")", "&&", "IsKill", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NumSubRegs", ";", "i", "<", "e", ";", "++", "i", ")", "{", "unsigned", "SubReg", "=", "NumSubRegs", "==", "<NUM_LIT>", "?", "SuperReg", ":", "getSubReg", "(", "SuperReg", ",", "SplitParts", "[", "i", "]", ")", ";", "if", "(", "SpillToSMEM", ")", "{", "int64_t", "FrOffset", "=", "FrameInfo", ".", "getObjectOffset", "(", "Index", ")", ";", "unsigned", "Align", "=", "FrameInfo", ".", "getObjectAlignment", "(", "Index", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "", "MF", ",", "Index", ",", "EltSize", "", "i", ")", ";", "MachineMemOperand", "", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOStore", ",", "EltSize", ",", "MinAlign", "(", "Align", ",", "EltSize", "", "i", ")", ")", ";", "int64_t", "Offset", "=", "(", "ST", ".", "getWavefrontSize", "(", ")", "", "FrOffset", ")", "+", "(", "EltSize", "", "i", ")", ";", "if", "(", "Offset", "!=", "<NUM_LIT>", ")", "{", "BuildMI", "(", "", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_ADD_U32", ")", ",", "OffsetReg", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ")", ".", "addImm", "(", "Offset", ")", ";", "}", "else", "{", "BuildMI", "(", "", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_MOV_B32", ")", ",", "OffsetReg", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ")", ";", "}", "BuildMI", "(", "", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "ScalarStoreOp", ")", ")", ".", "addReg", "(", "SubReg", ",", "getKillRegState", "(", "IsKill", ")", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ".", "addReg", "(", "OffsetReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "continue", ";", "}", "if", "(", "SpillToVGPR", ")", "{", "SIMachineFunctionInfo", "::", "SpilledReg", "Spill", "=", "VGPRSpills", "[", "i", "]", ";", "BuildMI", "(", "", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "getMCOpcodeFromPseudo", "(", "AMDGPU", "::", "V_WRITELANE_B32", ")", ",", "Spill", ".", "VGPR", ")", ".", "addReg", "(", "SubReg", ",", "getKillRegState", "(", "IsKill", ")", ")", ".", "addImm", "(", "Spill", ".", "Lane", ")", ";", "}", "else", "{", "if", "(", "OnlyToVGPR", ")", "return", "false", ";", "unsigned", "TmpReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "VGPR_32RegClass", ")", ";", "MachineInstrBuilder", "Mov", "=", "BuildMI", "(", "", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "V_MOV_B32_e32", ")", ",", "TmpReg", ")", ".", "addReg", "(", "SubReg", ",", "SubKillState", ")", ";", "if", "(", "NumSubRegs", ">", "<NUM_LIT>", ")", "{", "unsigned", "SuperKillState", "=", "<NUM_LIT>", ";", "if", "(", "i", "+", "<NUM_LIT>", "==", "e", ")", "SuperKillState", "\|=", "getKillRegState", "(", "IsKill", ")", ";", "Mov", ".", "addReg", "(", "SuperReg", ",", "RegState", "::", "Implicit", "\|", "SuperKillState", ")", ";", "}", "unsigned", "Align", "=", "FrameInfo", ".", "getObjectAlignment", "(", "Index", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "", "MF", ",", "Index", ",", "EltSize", "", "i", ")", ";", "MachineMemOperand", "", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOStore", ",", "EltSize", ",", "MinAlign", "(", "Align", ",", "EltSize", "", "i", ")", ")", ";", "BuildMI", "(", "", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "SI_SPILL_V32_SAVE", ")", ")", ".", "addReg", "(", "TmpReg", ",", "RegState", "::", "Kill", ")", ".", "addFrameIndex", "(", "Index", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ")", ".", "addImm", "(", "i", "", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "}", "if", "(", "M0CopyReg", "!=", "AMDGPU", "::", "NoRegister", ")", "{", "BuildMI", "(", "", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "COPY", ")", ",", "AMDGPU", "::", "M0", ")", ".", "addReg", "(", "M0CopyReg", ",", "RegState", "::", "Kill", ")", ";", "}", "MI", "->", "eraseFromParent", "(", ")", ";", "MFI", "->", "addToSpilledSGPRs", "(", "NumSubRegs", ")", ";", "return", "true", ";", "}" ]	[ "If", "OnlyToVGPR", "is", "true", ",", "this", "will", "only", "succeed", "if", "this", "manages", "to", "find", "a", "free", "VGPR", "lane", "to", "spill", "." ]
GCC	i386	MD	program_repair	CPU	618,883	[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]	[ "]", "(", "const_string", "<STR_LIT>", ")", ")", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	aarch64	CPP	code_generation	CPU	618,884	[ "static", "unsigned", "int", "aarch64_hard_regno_nregs", "(", "unsigned", "regno", ",", "machine_mode", "mode", ")", "{", "HOST_WIDE_INT", "lowest_size", "=", "constant_lower_bound", "(", "GET_MODE_SIZE", "(", "mode", ")", ")", ";", "switch", "(", "aarch64_regno_regclass", "(", "regno", ")", ")", "{", "case", "FP_REGS", ":", "case", "FP_LO_REGS", ":", "if", "(", "aarch64_sve_data_mode_p", "(", "mode", ")", ")", "return", "exact_div", "(", "GET_MODE_SIZE", "(", "mode", ")", ",", "BYTES_PER_SVE_VECTOR", ")", ".", "to_constant", "(", ")", ";", "return", "CEIL", "(", "lowest_size", ",", "UNITS_PER_VREG", ")", ";", "case", "PR_REGS", ":", "case", "PR_LO_REGS", ":", "case", "PR_HI_REGS", ":", "return", "<NUM_LIT>", ";", "default", ":", "return", "CEIL", "(", "lowest_size", ",", "UNITS_PER_WORD", ")", ";", "}", "gcc_unreachable", "(", ")", ";", "}" ]	[ "Implement", "HARD_REGNO_NREGS", "." ]
LLVM	Kudeyar	CPP	next_suggestion	CPU	618,885	[ "SDValue", "Result", "=", "DAG", ".", "getTargetExternalSymbol", "(", "Sym", ",", "getPointerTy", "(", ")", ")", ";" ]	[ "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "const", "char", "*", "Sym", "=", "cast", "<", "ExternalSymbolSDNode", ">", "(", "Op", ")", "->", "getSymbol", "(", ")", ";" ]
LLVM	TOY	CPP	next_suggestion	CPU	618,886	[ "}" ]	[ "unsigned", "TOYMCCodeEmitter", "::", "getSizeExtEncoding", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "llvm_unreachable", "(", "<STR_LIT>", "getSizeExtEncoding is not implemented yet", "<STR_LIT>", ")", ";" ]
GCC	c6x	MD	stmt_completion	VLIW	618,887	[ "sign_extract", "<STR_LIT>", ")", "]", ")" ]	[ "(", "define_code_attr", "z", "[", "(", "zero_extract", "<STR_LIT>", ")", "(", "sign_extract", "<STR_LIT>", ")", "]", ")", "(", "define_code_attr", "zu", "[", "(", "zero_extract", "<STR_LIT>", ")", "(" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	618,888	[ "}" ]	[ "return", "DebugFlag", "&&", "isCurrentDebugType", "(", "DEBUG_TYPE", ")", ";", "return", "false", ";" ]
GCC	arm	MD	stmt_completion	CPU	618,889	[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "CC_Z", "CC_REGNUM", ")", "(", "compare", ":", "CC_Z", "(", "neg", ":", "SI", "(", "match_operator", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "match_operand" ]
LLVM	ARM	TD	next_suggestion	CPU	618,890	[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "addr", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "addr", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM	AArch64	CPP	stmt_completion	CPU	618,891	[ ",", "O", ")", ";" ]	[ "switch", "(", "ExtraCode", "[", "<NUM_LIT>", "]", ")", "{", "case", "'", "b", "'", ":", "RC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "'", "h", "'", ":", "RC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "'", "s", "'", ":", "RC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "'", "d", "'", ":", "RC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "'", "q", "'", ":", "RC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "'", "z", "'", ":", "RC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "default", ":", "return", "true", ";", "}", "return", "printAsmRegInClass", "(", "MO", ",", "RC", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "O", ")", ";", "}", "printOperand", "(", "MI", ",", "OpNum", ",", "O", ")", ";", "return", "false", ";", "}", "}", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "\|\|", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "return", "printAsmMRegister", "(", "MO", ",", "'", "x", "'", ",", "O", ")", ";", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "return", "printAsmMRegister", "(", "MO", ",", "'", "t", "'" ]
LLVM	Hexagon	TD	next_suggestion	DSP	618,892	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	618,893	[ "<NUM_LIT>", ")", "{" ]	[ "SDValue", "Mask", "=", "DAG", ".", "getConstant", "(", "(", "<NUM_LIT>", "<<", "MemEltBits", ")", "-", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ";", "assert", "(", "Value", ".", "getValueType", "(", ")", ".", "getScalarSizeInBits", "(", ")", ">=", "<NUM_LIT>", ")", ";", "SDValue", "PackedValue", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "MemNumElements", ";", "++", "i", ")", "{", "SDValue", "Elt", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "DL", ",", "ElemVT", ",", "Value", ",", "DAG", ".", "getConstant", "(", "i", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "Elt", "=", "DAG", ".", "getZExtOrTrunc", "(", "Elt", ",", "DL", ",", "MVT", "::", "i32", ")", ";", "Elt", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "MVT", "::", "i32", ",", "Elt", ",", "Mask", ")", ";", "SDValue", "Shift", "=", "DAG", ".", "getConstant", "(", "MemEltBits", "*", "i", ",", "DL", ",", "MVT", "::", "i32", ")", ";", "Elt", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SHL", ",", "DL", ",", "MVT", "::", "i32", ",", "Elt", ",", "Shift", ")", ";", "if", "(", "i", "==", "<NUM_LIT>", ")", "{", "PackedValue", "=", "Elt", ";", "}", "else", "{", "PackedValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "DL", ",", "MVT", "::", "i32", ",", "PackedValue", ",", "Elt", ")", ";", "}", "}", "if", "(", "PackedSize", "<" ]
LLVM	ARM	CPP	next_suggestion	CPU	618,894	[ "}" ]	[ "Operands", ".", "push_back", "(", "Op", ".", "take", "(", ")", ")", ";", "while", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "ParseOperand", "(", "Op", ")", ")", "return", "true", ";", "Operands", ".", "push_back", "(", "Op", ".", "take", "(", ")", ")", ";" ]
LLVM	R600	CPP	program_repair	GPU	618,895	[ "<FIXS>", "Swz", "[", "i", "]", "=", "DAG", ".", "getConstant", "(", "SwizzleRemap", "[", "Idx", "]", ",", "DL", ",", "MVT", "::", "i32", ")", ";", "<FIXE>" ]	[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<NUM_LIT>", ";", "i", "++", ")", "{", "unsigned", "Idx", "=", "cast", "ConstantSDNode", ">", "(", "Swz", "[", "i", "]", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "SwizzleRemap", ".", "find", "(", "Idx", ")", "!=", "SwizzleRemap", ".", "end", "(", ")", ")", "<BUGS>", "Swz", "[", "i", "]", "=", "DAG", ".", "getConstant", "(", "SwizzleRemap", "[", "Idx", "]", ",", "MVT", "::", "i32", ")", ";", "<BUGE>", "}", "return", "BuildVector", ";" ]
LLVM	ARM64	TD	stmt_completion	CPU	618,896	[ "=", "Rd", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "bits", "<", "<NUM_LIT>", ">", "Ra", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isSub", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ra", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]
GCC	arm	MD	stmt_completion	CPU	618,897	[ "UNSPEC_VCMLA90", "UNSPEC_VCMLA180", "UNSPEC_VCMLA270", "]", ")" ]	[ "(", "define_int_iterator", "VCADD", "[", "UNSPEC_VCADD90", "UNSPEC_VCADD270", "]", ")", "(", "define_int_iterator", "VCMLA", "[", "UNSPEC_VCMLA" ]
LLVM	FISC	CPP	stmt_completion	CPU	618,898	[ "Base", ";" ]	[ "static", "std", "::", "unique_ptr", "<", "FISCOperand", ">", "CreateMem", "(", "unsigned", "Base", ",", "const", "MCExpr", "*", "Off", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "auto", "Op", "=", "make_unique", "<", "FISCOperand", ">", "(", "k_Memory", ")", ";", "Op", "->", "Mem", ".", "Base", "=" ]
LLVM	HSAIL	CPP	stmt_completion	Virtual ISA	618,899	[ ";" ]	[ "uint32_t", "get_printf_offset", "(", ")", "{", "return", "mPrintfOffset" ]

LLVM

Hexagon

TD

stmt_completion

DSP

618,800

[ "]", ";" ]

[ "def", "A2_svsubhs", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_61830035", ",", "TypeALU32_3op", ">", ",", "Enc_bd6011", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "USR_OVF" ]

LLVM

AArch64

TD

next_suggestion

CPU

618,801

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";" ]

[ "class", "CRmSystemI", "<", "Operand", "crmtype", ",", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asm", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "SimpleSystemI", "<", "<NUM_LIT>", ",", "(", "ins", "crmtype", ":", "$", "CRm", ")", ",", "asm", ",", "<STR_LIT>", ",", "pattern", ">", ",", "Sched", "<", "[", "WriteBarrier", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "CRm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "CRm", ";" ]

LLVM

ARM

TD

program_repair

CPU

618,802

[ "<FIXS>", "(", "!", "cast", "Instruction", ">", "(", "!", "strconcat", "(", "baseOpc", ",", "<STR_LIT>", ")", ")", "GPR", ":", "$", "Rdn", ",", "GPR", ":", "$", "Rdn", ",", "so_reg_imm", ":", "$", "shift", ",", "pred", ":", "$", "p", ",", "cc_out", ":", "$", "s", ")", ">", ",", "Requires", "[", "IsARM", "]", ">", ";", "def", ":", "InstAlias", "!", "strconcat", "(", "opc", ",", "<STR_LIT>", ")", ",", "(", "!", "cast", "Instruction", ">", "(", "!", "strconcat", "(", "baseOpc", ",", "<STR_LIT>", ")", ")", "GPR", ":", "$", "Rdn", ",", "GPR", ":", "$", "Rdn", ",", "so_reg_reg", ":", "$", "shift", ",", "pred", ":", "$", "p", ",", "<FIXE>" ]

[ "cc_out", ":", "$", "s", ")", ">", ",", "Requires", "[", "IsARM", "]", ">", ";", "def", ":", "InstAlias", "!", "strconcat", "(", "opc", ",", "<STR_LIT>", ")", ",", "<BUGS>", "(", "!", "cast", "Instruction", ">", "(", "!", "strconcat", "(", "baseOpc", ",", "<STR_LIT>", ")", ")", "GPR", ":", "$", "Rdn", ",", "GPR", ":", "$", "Rdn", ",", "so_reg", ":", "$", "shift", ",", "pred", ":", "$", "p", ",", "<BUGE>", "cc_out", ":", "$", "s", ")", ">", ",", "Requires", "[", "IsARM", "]", ">", ";", "}" ]

LLVM

LoongArch

CPP

stmt_completion

CPU

618,803

[ "->", "getGRLenVT", "(", ")", ")", ";" ]

[ "if", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "BITCAST", ")", "N", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "selectVSplat", "(", "N", ".", "getNode", "(", ")", ",", "ImmValue", ",", "EltTy", ".", "getSizeInBits", "(", ")", ")", "&&", "ImmValue", ".", "getBitWidth", "(", ")", "==", "EltTy", ".", "getSizeInBits", "(", ")", ")", "{", "if", "(", "IsSigned", "&&", "ImmValue", ".", "isSignedIntN", "(", "ImmBitSize", ")", ")", "{", "SplatVal", "=", "CurDAG", "->", "getTargetConstant", "(", "ImmValue", ".", "getSExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "Subtarget" ]

LLVM

R600

CPP

next_suggestion

GPU

618,804

[ "default", ":" ]

[ "case", "ISD", "::", "LOAD", ":", "{", "SDNode", "*", "Node", "=", "LowerLOAD", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "DAG", ")", ".", "getNode", "(", ")", ";", "if", "(", "!", "Node", ")", "return", ";", "Results", ".", "push_back", "(", "SDValue", "(", "Node", ",", "<NUM_LIT>", ")", ")", ";", "Results", ".", "push_back", "(", "SDValue", "(", "Node", ",", "<NUM_LIT>", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "Node", ",", "<NUM_LIT>", ")", ")", ";", "return", ";", "}", "case", "ISD", "::", "STORE", ":", "{", "SDValue", "Lowered", "=", "LowerSTORE", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "DAG", ")", ";", "if", "(", "Lowered", ".", "getNode", "(", ")", ")", "Results", ".", "push_back", "(", "Lowered", ")", ";", "return", ";", "}" ]

LLVM

Hexagon

CPP

code_generation

DSP

618,805

[ "Node", "*", "update", "(", "Node", "*", "N", ")", "{", "assert", "(", "N", "!=", "nullptr", ")", ";", "N", "->", "Height", "=", "<NUM_LIT>", "+", "std", "::", "max", "(", "height", "(", "N", "->", "Left", ")", ",", "height", "(", "N", "->", "Right", ")", ")", ";", "if", "(", "N", "->", "Left", ")", "N", "->", "MaxEnd", "=", "std", "::", "max", "(", "N", "->", "MaxEnd", ",", "N", "->", "Left", "->", "MaxEnd", ")", ";", "if", "(", "N", "->", "Right", ")", "N", "->", "MaxEnd", "=", "std", "::", "max", "(", "N", "->", "MaxEnd", ",", "N", "->", "Right", "->", "MaxEnd", ")", ";", "return", "N", ";", "}" ]

[ "Digest", "more", "data", "." ]

GCC

rs6000

CPP

stmt_completion

CPU

618,806

[ ";" ]

[ "else", "if", "(", "GET_CODE", "(", "op", ")", "!=", "CONST", "||", "GET_CODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "!=", "PLUS", "||", "!", "SYMBOL_REF_P", "(", "XEXP", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "||", "!", "CONST_INT_P", "(", "XEXP", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", "return", "<NUM_LIT>", ";", "else", "{", "rtx", "sum", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "HOST_WIDE_INT", "summand", ";", "summand", "=", "INTVAL", "(", "XEXP", "(", "sum", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "summand", "<", "<NUM_LIT>", "||", "summand", ">", "g_switch_value", ")", "return", "<NUM_LIT>", ";", "sym_ref", "=", "XEXP", "(", "sum", ",", "<NUM_LIT>", ")", ";", "}", "return", "SYMBOL_REF_SMALL_P", "(", "sym_ref", ")" ]

LLVM

X86

TD

next_suggestion

CPU

618,807

[ "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";" ]

[ "def", "HWWriteResGroup155", ":", "SchedWriteRes", "<", "[", "HWPort0", ",", "HWPort23", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]

GCC

rx

MD

next_suggestion

CPU

618,808

[ "{", "return", "rx_gen_move_template", "(", "operands", ",", "false", ")" ]

[ "(", "match_operand", ":", "register_modes", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]

LLVM

ARM

TD

stmt_completion

CPU

618,809

[ "(", "VTI", ".", "DblVec", "(", "Inst", "(", "VTI", ".", "Vec", "MQPR", ":", "$", "Qm", ")", ",", "(", "VTI", ".", "Vec", "MQPR", ":", "$", "Qn", ")", ",", "ARMVCCThen", ",", "(", "VTI", ".", "DblPred", "VCCR", ":", "$", "mask", ")", ",", "(", "VTI", ".", "DblVec", "MQPR", ":", "$", "inactive", ")", ")", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "VTI", ".", "DblVec", "!", "con", "(", "(", "pred_int", "(", "VTI", ".", "Vec", "MQPR", ":", "$", "Qm", ")", ",", "(", "VTI", ".", "Vec", "MQPR", ":", "$", "Qn", ")", ")", ",", "uflag", ",", "(", "?", "(", "i32", "Top", ")", ",", "(", "VTI", ".", "DblPred", "VCCR", ":", "$", "mask", ")", ",", "(", "VTI", ".", "DblVec", "MQPR", ":", "$", "inactive", ")", ")", ")", ")", "," ]

LLVM

BPF

CPP

next_suggestion

Virtual ISA

618,810

[ "}" ]

[ "static", "CallInst", "*", "isGEPAndLoad", "(", "Value", "*", "I", ")", "{", "if", "(", "isIntrinsicCall", "(", "I", ",", "Intrinsic", "::", "bpf_getelementptr_and_load", ")", ")", "return", "cast", "<", "CallInst", ">", "(", "I", ")", ";", "return", "nullptr", ";" ]

LLVM

R600

CPP

program_repair

GPU

618,811

[ "<FIXS>", "}", "<FIXE>" ]

[ "Term", "->", "setCondition", "(", "CallInst", "::", "Create", "(", "Loop", ",", "Arg", ",", "<STR_LIT>", "<STR_LIT>", ",", "Term", ")", ")", ";", "push", "(", "Term", "->", "getSuccessor", "(", "<NUM_LIT>", ")", ",", "Arg", ")", ";", "<BUGS>", "}", "<BUGE>", "void", "SIAnnotateControlFlow", "::", "closeControlFlow", "(", "BasicBlock", "*", "BB", ")", "{", "CallInst", "::", "Create", "(", "EndCf", ",", "popSaved", "(", ")", ",", "<STR_LIT>", "<STR_LIT>", ",", "BB", "->", "getFirstInsertionPt", "(", ")", ")", ";", "}" ]

GCC

pdp11

CPP

next_suggestion

MPU

618,812

[ "}" ]

[ "if", "(", "mode", "==", "SFmode", ")", "return", "true", ";", "return", "default_scalar_mode_supported_p", "(", "mode", ")", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

618,813

[ "if", "(", "TwoRepStos", ")", "{" ]

[ "break", ";", "default", ":", "AVT", "=", "MVT", "::", "i8", ";", "ValReg", "=", "X86", "::", "AL", ";", "Count", "=", "DAG", ".", "getIntPtrConstant", "(", "SizeVal", ")", ";", "break", ";", "}", "if", "(", "AVT", ".", "bitsGT", "(", "MVT", "::", "i8", ")", ")", "{", "unsigned", "UBytes", "=", "AVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "Count", "=", "DAG", ".", "getIntPtrConstant", "(", "SizeVal", "/", "UBytes", ")", ";", "BytesLeft", "=", "SizeVal", "%", "UBytes", ";", "}", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "ValReg", ",", "DAG", ".", "getConstant", "(", "Val", ",", "AVT", ")", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "AVT", "=", "MVT", "::", "i8", ";", "Count", "=", "DAG", ".", "getIntPtrConstant", "(", "SizeVal", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "X86", "::", "AL", ",", "Src", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Subtarget", "->", "is64Bit", "(", ")", "?", "X86", "::", "RCX", ":", "X86", "::", "ECX", ",", "Count", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Subtarget", "->", "is64Bit", "(", ")", "?", "X86", "::", "RDI", ":", "X86", "::", "EDI", ",", "Dst", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "Other", ",", "MVT", "::", "Flag", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getValueType", "(", "AVT", ")", ")", ";", "Ops", ".", "push_back", "(", "InFlag", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Tys", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", ".", "size", "(", ")", ")", ";" ]

GCC

arm

MD

stmt_completion

CPU

618,814

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr" ]

LLVM

PowerPC

TD

stmt_completion

CPU

618,815

[ "XT", ",", "memrr", ":", "$", "dst", ")", ",", "<STR_LIT>", ",", "IIC_LdStSTFD", ",", "[", "]", ">", ";" ]

[ "def", "STXVD2X", ":", "XX1Form_memOp", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "vsrc", ":", "$" ]

LLVM

R600

TD

stmt_completion

GPU

618,816

[ ",", "VReg_64", ">", ";" ]

[ "def", "DS_MIN_U64", ":", "DS_1A1D_NORET", "<", "<NUM_LIT>", ",", "<STR_LIT>" ]

LLVM

AArch64

TD

stmt_completion

CPU

618,817

[ "asm", ",", "ZPR32", ">", ";" ]

[ "def", "_S", ":", "sve_fp_2op_p_zds", "<", "<NUM_LIT>", ",", "opc", "," ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

618,818

[ "RootCFAlu", ".", "getOperand", "(", "KBank1LineIdx", ")", ".", "setImm", "(", "LatrCFAlu", ".", "getOperand", "(", "KBank1LineIdx", ")", ".", "getImm", "(", ")", ")", ";" ]

[ "if", "(", "CumuledInsts", ">=", "TII", "->", "getMaxAlusPerClause", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Excess inst counts\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "RootCFAlu", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "CF_ALU_PUSH_BEFORE", ")", "return", "false", ";", "int", "Mode0Idx", "=", "TII", "->", "getOperandIdx", "(", "AMDGPU", "::", "CF_ALU", ",", "AMDGPU", "::", "OpName", "::", "KCACHE_MODE0", ")", ";", "int", "KBank0Idx", "=", "TII", "->", "getOperandIdx", "(", "AMDGPU", "::", "CF_ALU", ",", "AMDGPU", "::", "OpName", "::", "KCACHE_BANK0", ")", ";", "int", "KBank0LineIdx", "=", "TII", "->", "getOperandIdx", "(", "AMDGPU", "::", "CF_ALU", ",", "AMDGPU", "::", "OpName", "::", "KCACHE_ADDR0", ")", ";", "if", "(", "LatrCFAlu", ".", "getOperand", "(", "Mode0Idx", ")", ".", "getImm", "(", ")", "&&", "RootCFAlu", ".", "getOperand", "(", "Mode0Idx", ")", ".", "getImm", "(", ")", "&&", "(", "LatrCFAlu", ".", "getOperand", "(", "KBank0Idx", ")", ".", "getImm", "(", ")", "!=", "RootCFAlu", ".", "getOperand", "(", "KBank0Idx", ")", ".", "getImm", "(", ")", "||", "LatrCFAlu", ".", "getOperand", "(", "KBank0LineIdx", ")", ".", "getImm", "(", ")", "!=", "RootCFAlu", ".", "getOperand", "(", "KBank0LineIdx", ")", ".", "getImm", "(", ")", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Wrong KC0\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "int", "Mode1Idx", "=", "TII", "->", "getOperandIdx", "(", "AMDGPU", "::", "CF_ALU", ",", "AMDGPU", "::", "OpName", "::", "KCACHE_MODE1", ")", ";", "int", "KBank1Idx", "=", "TII", "->", "getOperandIdx", "(", "AMDGPU", "::", "CF_ALU", ",", "AMDGPU", "::", "OpName", "::", "KCACHE_BANK1", ")", ";", "int", "KBank1LineIdx", "=", "TII", "->", "getOperandIdx", "(", "AMDGPU", "::", "CF_ALU", ",", "AMDGPU", "::", "OpName", "::", "KCACHE_ADDR1", ")", ";", "if", "(", "LatrCFAlu", ".", "getOperand", "(", "Mode1Idx", ")", ".", "getImm", "(", ")", "&&", "RootCFAlu", ".", "getOperand", "(", "Mode1Idx", ")", ".", "getImm", "(", ")", "&&", "(", "LatrCFAlu", ".", "getOperand", "(", "KBank1Idx", ")", ".", "getImm", "(", ")", "!=", "RootCFAlu", ".", "getOperand", "(", "KBank1Idx", ")", ".", "getImm", "(", ")", "||", "LatrCFAlu", ".", "getOperand", "(", "KBank1LineIdx", ")", ".", "getImm", "(", ")", "!=", "RootCFAlu", ".", "getOperand", "(", "KBank1LineIdx", ")", ".", "getImm", "(", ")", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Wrong KC0\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "LatrCFAlu", ".", "getOperand", "(", "Mode0Idx", ")", ".", "getImm", "(", ")", ")", "{", "RootCFAlu", ".", "getOperand", "(", "Mode0Idx", ")", ".", "setImm", "(", "LatrCFAlu", ".", "getOperand", "(", "Mode0Idx", ")", ".", "getImm", "(", ")", ")", ";", "RootCFAlu", ".", "getOperand", "(", "KBank0Idx", ")", ".", "setImm", "(", "LatrCFAlu", ".", "getOperand", "(", "KBank0Idx", ")", ".", "getImm", "(", ")", ")", ";", "RootCFAlu", ".", "getOperand", "(", "KBank0LineIdx", ")", ".", "setImm", "(", "LatrCFAlu", ".", "getOperand", "(", "KBank0LineIdx", ")", ".", "getImm", "(", ")", ")", ";", "}", "if", "(", "LatrCFAlu", ".", "getOperand", "(", "Mode1Idx", ")", ".", "getImm", "(", ")", ")", "{", "RootCFAlu", ".", "getOperand", "(", "Mode1Idx", ")", ".", "setImm", "(", "LatrCFAlu", ".", "getOperand", "(", "Mode1Idx", ")", ".", "getImm", "(", ")", ")", ";", "RootCFAlu", ".", "getOperand", "(", "KBank1Idx", ")", ".", "setImm", "(", "LatrCFAlu", ".", "getOperand", "(", "KBank1Idx", ")", ".", "getImm", "(", ")", ")", ";" ]

LLVM

AArch64

CPP

program_repair

CPU

618,819

[ "<FIXS>", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VTs", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i64", ")", ",", "<FIXE>" ]

[ "SDValue", "UpperBits", "=", "DAG", ".", "getNode", "(", "ISD", "::", "MULHU", ",", "DL", ",", "MVT", "::", "i64", ",", "LHS", ",", "RHS", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "i64", ",", "MVT", "::", "i32", ")", ";", "Overflow", "=", "<BUGS>", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VTs", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i64", ")", ",", "<BUGE>", "UpperBits", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "break", ";" ]

LLVM

CSKY

CPP

code_generation

CPU

618,820

[ "void", "CSKYFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedRegs", ",", "RS", ")", ";", "CSKYMachineFunctionInfo", "*", "CFI", "=", "MF", ".", "getInfo", "<", "CSKYMachineFunctionInfo", ">", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "CSKYInstrInfo", "*", "TII", "=", "STI", ".", "getInstrInfo", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "hasFP", "(", "MF", ")", ")", "SavedRegs", ".", "set", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "hasBP", "(", "MF", ")", ")", "SavedRegs", ".", "set", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "<STR_LIT>", "interrupt", "<STR_LIT>", ")", "&&", "MFI", ".", "hasCalls", "(", ")", ")", "{", "static", "const", "MCPhysReg", "CSRegs", "[", "]", "=", "{", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "CSRegs", "[", "i", "]", ";", "++", "i", ")", "SavedRegs", ".", "set", "(", "CSRegs", "[", "i", "]", ")", ";", "if", "(", "STI", ".", "hasHighRegisters", "(", ")", ")", "{", "static", "const", "MCPhysReg", "CSHRegs", "[", "]", "=", "{", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "CSHRegs", "[", "i", "]", ";", "++", "i", ")", "SavedRegs", ".", "set", "(", "CSHRegs", "[", "i", "]", ")", ";", "}", "static", "const", "MCPhysReg", "CSF32Regs", "[", "]", "=", "{", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";", "static", "const", "MCPhysReg", "CSF64Regs", "[", "]", "=", "{", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";", "const", "MCPhysReg", "*", "FRegs", "=", "NULL", ";", "if", "(", "STI", ".", "hasFPUv2DoubleFloat", "(", ")", "||", "STI", ".", "hasFPUv3DoubleFloat", "(", ")", ")", "FRegs", "=", "CSF64Regs", ";", "else", "if", "(", "STI", ".", "hasFPUv2SingleFloat", "(", ")", "||", "STI", ".", "hasFPUv3SingleFloat", "(", ")", ")", "FRegs", "=", "CSF32Regs", ";", "if", "(", "FRegs", "!=", "NULL", ")", "{", "const", "MCPhysReg", "*", "Regs", "=", "MF", ".", "getRegInfo", "(", ")", ".", "getCalleeSavedRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "Regs", "[", "i", "]", ";", "++", "i", ")", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "Regs", "[", "i", "]", ")", "||", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "Regs", "[", "i", "]", ")", ")", "{", "unsigned", "x", "=", "<NUM_LIT>", ";", "for", "(", ";", "FRegs", "[", "x", "]", ";", "++", "x", ")", "if", "(", "FRegs", "[", "x", "]", "==", "Regs", "[", "i", "]", ")", "break", ";", "if", "(", "FRegs", "[", "x", "]", "==", "<NUM_LIT>", ")", "SavedRegs", ".", "set", "(", "Regs", "[", "i", "]", ")", ";", "}", "}", "}", "unsigned", "CSStackSize", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "Reg", ":", "SavedRegs", ".", "set_bits", "(", ")", ")", "{", "auto", "RegSize", "=", "TRI", "->", "getRegSizeInBits", "(", "Reg", ",", "MRI", ")", "/", "<NUM_LIT>", ";", "CSStackSize", "+=", "RegSize", ";", "}", "CFI", "->", "setCalleeSaveAreaSize", "(", "CSStackSize", ")", ";", "uint64_t", "Limit", "=", "estimateRSStackSizeLimit", "(", "MF", ",", "STI", ")", ";", "bool", "BigFrame", "=", "(", "MFI", ".", "estimateStackSize", "(", "MF", ")", "+", "CSStackSize", ">=", "Limit", ")", ";", "if", "(", "BigFrame", "||", "CFI", "->", "isCRSpilled", "(", ")", "||", "!", "STI", ".", "hasE2", "(", ")", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "unsigned", "size", "=", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ";", "Align", "align", "=", "TRI", "->", "getSpillAlign", "(", "*", "RC", ")", ";", "RS", "->", "addScavengingFrameIndex", "(", "MFI", ".", "CreateStackObject", "(", "size", ",", "align", ",", "false", ")", ")", ";", "}", "unsigned", "FnSize", "=", "EstimateFunctionSizeInBytes", "(", "MF", ",", "*", "TII", ")", ";", "if", "(", "FnSize", ">=", "(", "(", "<NUM_LIT>", "<<", "(", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ")", "*", "<NUM_LIT>", ")", ")", "SavedRegs", ".", "set", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "CFI", "->", "setLRIsSpilled", "(", "SavedRegs", ".", "test", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "}" ]

[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]

LLVM

X86

CPP

stmt_completion

CPU

618,821

[ "(", ")", ";" ]

[ "auto", "*", "Elt", "=", "cast", "<", "ConstantInt", ">", "(", "COp", ")", ";", "MaskBits", "|=", "Elt", "->", "getValue", "(", ")", ".", "zextOrTrunc", "(", "CstSizeInBits", ")", ".", "shl", "(", "BitOffset", ")", ";", "}", "assert", "(", "(", "CstSizeInBits", "%", "MaskEltSizeInBits", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unaligned shuffle mask size", "<STR_LIT>", ")", ";", "unsigned", "NumMaskElts", "=", "CstSizeInBits", "/", "MaskEltSizeInBits", ";", "UndefElts", "=", "SmallBitVector", "(", "NumMaskElts", ",", "false", ")", ";", "RawMask", ".", "resize", "(", "NumMaskElts", ",", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumMaskElts", ";", "++", "i", ")", "{", "APInt", "EltUndef", "=", "UndefBits", ".", "lshr", "(", "i", "*", "MaskEltSizeInBits", ")", ";", "EltUndef", "=", "EltUndef", ".", "zextOrTrunc", "(", "MaskEltSizeInBits", ")", ";", "if", "(", "EltUndef", ".", "isAllOnesValue", "(", ")", ")", "{", "UndefElts", "[", "i", "]", "=", "true", ";", "RawMask", "[", "i", "]", "=", "<NUM_LIT>", ";", "continue", ";", "}", "APInt", "EltBits", "=", "MaskBits", ".", "lshr", "(", "i", "*", "MaskEltSizeInBits", ")", ";", "EltBits", "=", "EltBits", ".", "zextOrTrunc", "(", "MaskEltSizeInBits", ")", ";", "RawMask", "[", "i", "]", "=", "EltBits", ".", "getZExtValue" ]

LLVM

AArch64

TD

next_suggestion

CPU

618,822

[ "let", "DestructiveInstType", "=", "Destructive", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Zm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz8_64", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pg", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Za", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zdn", ";", "let", "Constraints", "=", "<STR_LIT>", ";" ]

LLVM

ARM64

TD

next_suggestion

CPU

618,823

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "cpsrfield", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

Mips

CPP

stmt_completion

CPU

618,824

[ "second", ")", ";" ]

[ "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "Opcodes", "=", "getMFHiLoOpc", "(", "Src", ")", ";", "if", "(", "!", "Opcodes", ".", "first", ")", "return", "false", ";", "return", "expandCopyACC", "(", "MBB", ",", "I", ",", "Opcodes", ".", "first", ",", "Opcodes", "." ]

LLVM

Hexagon

TD

next_suggestion

DSP

618,825

[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";" ]

LLVM

SystemZ

TD

next_suggestion

CPU

618,826

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BD3", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "BD3", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

AArch64

CPP

stmt_completion

CPU

618,827

[ ":" ]

[ "SDLoc", "dl", "(", "Op", ")", ";", "switch", "(", "IntNo", ")", "{", "default", ":", "return", "SDValue", "(", ")", ";", "case", "Intrinsic", "::", "thread_pointer", ":", "{", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "PtrVT", ")", ";", "}", "case", "Intrinsic", "::", "aarch64_neon_abs", ":", "{", "EVT", "Ty", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "Ty", "==", "MVT", "::", "i64", ")", "{", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "MVT", "::", "v1i64", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ABS", ",", "dl", ",", "MVT", "::", "v1i64", ",", "Result", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "MVT", "::", "i64", ",", "Result", ")", ";", "}", "else", "if", "(", "Ty", ".", "isVector", "(", ")", "&&", "Ty", ".", "isInteger", "(", ")", "&&", "isTypeLegal", "(", "Ty", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "ISD", "::", "ABS", ",", "dl", ",", "Ty", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "report_fatal_error", "(", "<STR_LIT>", "Unexpected type for AArch64 NEON intrinic", "<STR_LIT>", ")", ";", "}", "}", "case", "Intrinsic", "::", "aarch64_neon_smax", ":", "return", "DAG", ".", "getNode", "(", "ISD", "::", "SMAX", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "Intrinsic", "::", "aarch64_neon_umax", ":", "return", "DAG", ".", "getNode", "(", "ISD", "::", "UMAX", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "Intrinsic", "::", "aarch64_neon_smin", ":", "return", "DAG", ".", "getNode", "(", "ISD", "::", "SMIN", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "Intrinsic", "::", "aarch64_neon_umin", ":", "return", "DAG", ".", "getNode", "(", "ISD", "::", "UMIN", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_sunpkhi", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_sunpklo", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_uunpkhi", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_uunpklo", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_clasta_n", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_clastb_n", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_lasta", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_lastb", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_rev", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_tbl", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_trn1", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_trn2", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_uzp1", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_uzp2", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_zip1", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_zip2", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_ptrue", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_dupq_lane", ":", "return", "LowerDUPQLane", "(", "Op", ",", "DAG", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_convert_from_svbool", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_fneg" ]

LLVM

AArch64

TD

next_suggestion

CPU

618,828

[ "}", "]", ";" ]

[ "def", "psbhint_op", ":", "Operand", "<", "i32", ">", "{", "let", "ParserMatchClass", "=", "PSBHintOperand", ";", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "MCOperandPredicate", "=", "[", "{", "if", "(", "!", "MCOp", ".", "isImm", "(", ")", ")", "return", "false", ";", "return", "AArch64PSBHint", ":", ":", "lookupPSBByEncoding", "(", "MCOp", ".", "getImm", "(", ")", ")", "!", "=", "nullptr", ";" ]

GCC

msp430

CPP

next_suggestion

MPU

618,829

[ "if", "(", "extracted_mcu_data", ".", "name", "!=", "NULL", ")", "return", "cached_result", "=", "(", "extracted_mcu_data", ".", "hwmpy", "==", "<NUM_LIT>", "||", "extracted_mcu_data", ".", "hwmpy", "==", "<NUM_LIT>", ")", ";" ]

[ "if", "(", "target_mcu", "==", "cached_match", ")", "return", "cached_result", ";", "cached_match", "=", "target_mcu", ";", "msp430_extract_mcu_data", "(", "target_mcu", ")", ";" ]

LLVM

Mips

CPP

program_repair

CPU

618,830

[ "<FIXS>", "auto", "Op", "=", "llvm", "::", "make_unique", "MipsOperand", ">", "(", "k_RegPair", ",", "Parser", ")", ";", "<FIXE>" ]

[ "static", "std", "::", "unique_ptr", "MipsOperand", ">", "CreateRegPair", "(", "const", "MipsOperand", "&", "MOP", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "MipsAsmParser", "&", "Parser", ")", "{", "<BUGS>", "auto", "Op", "=", "make_unique", "MipsOperand", ">", "(", "k_RegPair", ",", "Parser", ")", ";", "<BUGE>", "Op", "->", "RegIdx", ".", "Index", "=", "MOP", ".", "RegIdx", ".", "Index", ";", "Op", "->", "RegIdx", ".", "RegInfo", "=", "MOP", ".", "RegIdx", ".", "RegInfo", ";", "Op", "->", "RegIdx", ".", "Kind", "=", "MOP", ".", "RegIdx", ".", "Kind", ";" ]

GCC

arm

MD

stmt_completion

CPU

618,831

[ "(", "SImode", ")" ]

[ "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "]", "<STR_LIT>", "{", "rtx", "ignore_wb", "=", "gen_reg_rtx" ]

GCC

rs6000

CPP

code_generation

CPU

618,832

[ "void", "build_mask64_2_operands", "(", "rtx", "in", ",", "rtx", "*", "out", ")", "{", "unsigned", "HOST_WIDE_INT", "c", ",", "lsb", ",", "m1", ",", "m2", ";", "int", "shift", ";", "gcc_assert", "(", "GET_CODE", "(", "in", ")", "==", "CONST_INT", ")", ";", "c", "=", "INTVAL", "(", "in", ")", ";", "if", "(", "c", "&", "<NUM_LIT>", ")", "{", "c", "=", "~", "c", ";", "lsb", "=", "c", "&", "-", "c", ";", "m1", "=", "-", "lsb", ";", "c", "=", "~", "c", ";", "c", "&=", "-", "lsb", ";", "lsb", "=", "c", "&", "-", "c", ";", "c", "=", "~", "c", ";", "c", "&=", "-", "lsb", ";", "shift", "=", "<NUM_LIT>", ";", "while", "(", "(", "lsb", ">>=", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "shift", "++", ";", "m1", "<<=", "<NUM_LIT>", "-", "shift", ";", "m1", "=", "~", "m1", ";", "m2", "=", "~", "c", ";", "}", "else", "{", "lsb", "=", "c", "&", "-", "c", ";", "m2", "=", "-", "lsb", ";", "c", "=", "~", "c", ";", "c", "&=", "-", "lsb", ";", "lsb", "=", "c", "&", "-", "c", ";", "c", "=", "~", "c", ";", "c", "&=", "-", "lsb", ";", "shift", "=", "<NUM_LIT>", ";", "while", "(", "(", "lsb", ">>=", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "shift", "++", ";", "m1", "=", "~", "c", ";", "m1", ">>=", "shift", ";", "m1", "=", "~", "m1", ";", "}", "out", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "<NUM_LIT>", "-", "shift", ")", ";", "out", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "m1", ")", ";", "out", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "shift", ")", ";", "out", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "m2", ")", ";", "(", "void", ")", "in", ";", "(", "void", ")", "out", ";", "gcc_unreachable", "(", ")", ";", "}" ]

[ "Generates", "shifts", "and", "masks", "for", "a", "pair", "of", "rldicl", "or", "rldicr", "insns", "to", "implement", "ANDing", "by", "the", "mask", "IN", "." ]

LLVM

Hexagon

TD

next_suggestion

DSP

618,833

[ "let", "accessSize", "=", "HalfWordAccess", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";" ]

GCC

aarch64

CPP

stmt_completion

CPU

618,834

[ "->", "x_aarch64_branch_protection_string", ";" ]

[ "opts", "->", "x_explicit_tune_core", "=", "ptr", "->", "x_explicit_tune_core", ";", "selected_tune", "=", "aarch64_get_tune_cpu", "(", "ptr", "->", "x_explicit_tune_core", ")", ";", "opts", "->", "x_explicit_arch", "=", "ptr", "->", "x_explicit_arch", ";", "selected_arch", "=", "aarch64_get_arch", "(", "ptr", "->", "x_explicit_arch", ")", ";", "opts", "->", "x_aarch64_override_tune_string", "=", "ptr", "->", "x_aarch64_override_tune_string", ";", "opts", "->", "x_aarch64_branch_protection_string", "=", "ptr" ]

GCC

arm

CPP

stmt_completion

CPU

618,835

[ "_", "b", ")", ";" ]

[ "return", "(", "uint16x4_t", ")", "_", "_", "builtin_neon_vrhadduv4hi", "(", "(", "int16x4_t", ")", "_", "_", "a", ",", "(", "int16x4_t", ")", "_" ]

GCC

arm

MD

next_suggestion

CPU

618,836

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "[", "(", "unspec_volatile", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "VUNSPEC_SET_FPSCR", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

GCC

i386

MD

next_suggestion

CPU

618,837

[ "(", "match_code", "<STR_LIT>", ")", ")", ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "ior", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")" ]

LLVM

AGC

CPP

stmt_completion

MPU

618,838

[ ";" ]

[ "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "return", "Reserved" ]

LLVM

X86

TD

next_suggestion

CPU

618,839

[ "let", "ResourceCycles", "=", "[", "<NUM_LIT>", "]", ";" ]

[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]

GCC

i386

CPP

code_generation

CPU

618,840

[ "void", "ix86_emit_fp_unordered_jump", "(", "rtx", "label", ")", "{", "rtx", "reg", "=", "gen_reg_rtx", "(", "HImode", ")", ";", "rtx", "temp", ";", "emit_insn", "(", "gen_x86_fnstsw_1", "(", "reg", ")", ")", ";", "if", "(", "TARGET_SAHF", "&&", "(", "TARGET_USE_SAHF", "||", "optimize_insn_for_size_p", "(", ")", ")", ")", "{", "emit_insn", "(", "gen_x86_sahf_1", "(", "reg", ")", ")", ";", "temp", "=", "gen_rtx_REG", "(", "CCmode", ",", "FLAGS_REG", ")", ";", "temp", "=", "gen_rtx_UNORDERED", "(", "VOIDmode", ",", "temp", ",", "const0_rtx", ")", ";", "}", "else", "{", "emit_insn", "(", "gen_testqi_ext_ccno_0", "(", "reg", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "temp", "=", "gen_rtx_REG", "(", "CCNOmode", ",", "FLAGS_REG", ")", ";", "temp", "=", "gen_rtx_NE", "(", "VOIDmode", ",", "temp", ",", "const0_rtx", ")", ";", "}", "temp", "=", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "temp", ",", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "label", ")", ",", "pc_rtx", ")", ";", "temp", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "pc_rtx", ",", "temp", ")", ";", "emit_jump_insn", "(", "temp", ")", ";", "predict_jump", "(", "REG_BR_PROB_BASE", "*", "<NUM_LIT>", "/", "<NUM_LIT>", ")", ";", "}" ]

[ "Output", "code", "to", "perform", "a", "conditional", "jump", "to", "LABEL", ",", "if", "C2", "flag", "in", "FP", "status", "register", "is", "set", "." ]

LLVM

AArch64

TD

stmt_completion

CPU

618,841

[ "=", "Imm1_32Operand", ";" ]

[ "}", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass" ]

LLVM

Blackfin

CPP

stmt_completion

DSP

618,842

[ ".", "addMBB", "(", "TBB", ")", ";" ]

[ "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "assert", "(", "!", "FBB", "&&", "<STR_LIT>", "Unconditional branch with multiple successors!", "<STR_LIT>", ")", ";", "BuildMI", "(", "&", "MBB", ",", "dl", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")" ]

LLVM

X86

CPP

next_suggestion

CPU

618,843

[ "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "Other", ",", "MVT", "::", "Glue", ")", ";" ]

[ "assert", "(", "false", "&&", "<STR_LIT>", "Invalid value type!", "<STR_LIT>", ")", ";", "case", "MVT", "::", "i8", ":", "Reg", "=", "X86", "::", "AL", ";", "size", "=", "<NUM_LIT>", ";", "break", ";", "case", "MVT", "::", "i16", ":", "Reg", "=", "X86", "::", "AX", ";", "size", "=", "<NUM_LIT>", ";", "break", ";", "case", "MVT", "::", "i32", ":", "Reg", "=", "X86", "::", "EAX", ";", "size", "=", "<NUM_LIT>", ";", "break", ";", "case", "MVT", "::", "i64", ":", "assert", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "<STR_LIT>", "Node not type legal!", "<STR_LIT>", ")", ";", "Reg", "=", "X86", "::", "RAX", ";", "size", "=", "<NUM_LIT>", ";", "break", ";", "}", "SDValue", "cpIn", "=", "DAG", ".", "getCopyToReg", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DL", ",", "Reg", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "SDValue", "(", ")", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "cpIn", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getTargetConstant", "(", "size", ",", "MVT", "::", "i8", ")", ",", "cpIn", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ";" ]

LLVM

PowerPC

CPP

program_repair

CPU

618,844

[ "<FIXS>", ".", "addSImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "IP", ",", "PPC32", "::", "SRW", ",", "<NUM_LIT>", ",", "TmpReg2", ")", ".", "addReg", "(", "SrcReg", "+", "<NUM_LIT>", ")", "<FIXE>", "<FIXS>", "BuildMI", "(", "*", "MBB", ",", "IP", ",", "PPC32", "::", "SLW", ",", "<NUM_LIT>", ",", "TmpReg3", ")", ".", "addReg", "(", "SrcReg", ")", "<FIXE>", "<FIXS>", ".", "addSImm", "(", "-", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "IP", ",", "PPC32", "::", "SRW", ",", "<NUM_LIT>", ",", "TmpReg6", ")", ".", "addReg", "(", "SrcReg", ")", "<FIXE>", "<FIXS>", "BuildMI", "(", "*", "MBB", ",", "IP", ",", "PPC32", "::", "OR", ",", "<NUM_LIT>", ",", "DestReg", "+", "<NUM_LIT>", ")", ".", "addReg", "(", "TmpReg4", ")", "<FIXE>", "<FIXS>", "BuildMI", "(", "*", "MBB", ",", "IP", ",", "PPC32", "::", "SRW", ",", "<NUM_LIT>", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", "<FIXE>" ]

[ "abort", "(", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "MBB", ",", "IP", ",", "PPC32", "::", "SUBFIC", ",", "<NUM_LIT>", ",", "TmpReg1", ")", ".", "addReg", "(", "ShiftAmountReg", ")", "<BUGS>", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "IP", ",", "PPC32", "::", "SRW", ",", "<NUM_LIT>", ",", "TmpReg2", ")", ".", "addReg", "(", "SrcReg", ")", "<BUGE>", ".", "addReg", "(", "ShiftAmountReg", ")", ";", "<BUGS>", "BuildMI", "(", "*", "MBB", ",", "IP", ",", "PPC32", "::", "SLW", ",", "<NUM_LIT>", ",", "TmpReg3", ")", ".", "addReg", "(", "SrcReg", "+", "<NUM_LIT>", ")", "<BUGE>", ".", "addReg", "(", "TmpReg1", ")", ";", "BuildMI", "(", "*", "MBB", ",", "IP", ",", "PPC32", "::", "OR", ",", "<NUM_LIT>", ",", "TmpReg4", ")", ".", "addReg", "(", "TmpReg2", ")", ".", "addReg", "(", "TmpReg3", ")", ";", "BuildMI", "(", "*", "MBB", ",", "IP", ",", "PPC32", "::", "ADDI", ",", "<NUM_LIT>", ",", "TmpReg5", ")", ".", "addReg", "(", "ShiftAmountReg", ")", "<BUGS>", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "IP", ",", "PPC32", "::", "SRW", ",", "<NUM_LIT>", ",", "TmpReg6", ")", ".", "addReg", "(", "SrcReg", "+", "<NUM_LIT>", ")", "<BUGE>", ".", "addReg", "(", "TmpReg5", ")", ";", "<BUGS>", "BuildMI", "(", "*", "MBB", ",", "IP", ",", "PPC32", "::", "OR", ",", "<NUM_LIT>", ",", "DestReg", ")", ".", "addReg", "(", "TmpReg4", ")", "<BUGE>", ".", "addReg", "(", "TmpReg6", ")", ";", "<BUGS>", "BuildMI", "(", "*", "MBB", ",", "IP", ",", "PPC32", "::", "SRW", ",", "<NUM_LIT>", ",", "DestReg", "+", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", "+", "<NUM_LIT>", ")", "<BUGE>", ".", "addReg", "(", "ShiftAmountReg", ")", ";", "}", "}" ]

GCC

m68k

MD

stmt_completion

MPU

618,845

[ "pc", ")" ]

[ "[", "(", "set", "(", "cc0", ")", "(", "compare", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(" ]

GCC

rl78

MD

stmt_completion

MPU

618,846

[ "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "umod", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", ")", "]", "<STR_LIT>", "{", "if", "(", "RL78_MUL_G14", ")", "emit_insn", "(", "gen_udivmodsi4_g14", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "else", "emit_insn", "(", "gen_udivmodsi4_g13", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[" ]

LLVM

ARM

CPP

stmt_completion

CPU

618,847

[ ",", "DecodeMQPRRegisterClass", ",", "DecodeMveAddrModeQ", "<", "shift", ">", ")", ";" ]

[ "return", "DecodeMVE_MEM_pre", "(", "Inst", ",", "Val", ",", "Address", ",", "Decoder", ",", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")" ]

LLVM

WebAssembly

CPP

code_generation

Virtual ISA

618,848

[ "void", "WebAssemblyAsmPrinter", "::", "emitEndOfAsmFile", "(", "Module", "&", "M", ")", "{", "for", "(", "auto", "&", "It", ":", "OutContext", ".", "getSymbols", "(", ")", ")", "{", "auto", "Sym", "=", "cast", "<", "MCSymbolWasm", ">", "(", "It", ".", "getValue", "(", ")", ")", ";", "if", "(", "Sym", "->", "getType", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "getTargetStreamer", "(", ")", "->", "emitGlobalType", "(", "Sym", ")", ";", "else", "if", "(", "Sym", "->", "getType", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "getTargetStreamer", "(", ")", "->", "emitEventType", "(", "Sym", ")", ";", "}", "for", "(", "const", "auto", "&", "F", ":", "M", ")", "{", "if", "(", "F", ".", "isIntrinsic", "(", ")", ")", "continue", ";", "if", "(", "F", ".", "isDeclarationForLinker", "(", ")", ")", "{", "SmallVector", "<", "MVT", ",", "<NUM_LIT>", ">", "Results", ";", "SmallVector", "<", "MVT", ",", "<NUM_LIT>", ">", "Params", ";", "computeSignatureVTs", "(", "F", ".", "getFunctionType", "(", ")", ",", "&", "F", ",", "F", ",", "TM", ",", "Params", ",", "Results", ")", ";", "auto", "*", "Sym", "=", "cast", "<", "MCSymbolWasm", ">", "(", "getSymbol", "(", "&", "F", ")", ")", ";", "Sym", "->", "setType", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "!", "Sym", "->", "getSignature", "(", ")", ")", "{", "auto", "Signature", "=", "signatureFromMVTs", "(", "Results", ",", "Params", ")", ";", "Sym", "->", "setSignature", "(", "Signature", ".", "get", "(", ")", ")", ";", "addSignature", "(", "std", "::", "move", "(", "Signature", ")", ")", ";", "}", "getTargetStreamer", "(", ")", "->", "emitFunctionType", "(", "Sym", ")", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "isOSBinFormatWasm", "(", ")", "&&", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", "wasm-import-module", "<STR_LIT>", ")", ")", "{", "StringRef", "Name", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", "wasm-import-module", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", ";", "Sym", "->", "setImportModule", "(", "storeName", "(", "Name", ")", ")", ";", "getTargetStreamer", "(", ")", "->", "emitImportModule", "(", "Sym", ",", "Name", ")", ";", "}", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "isOSBinFormatWasm", "(", ")", "&&", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", "wasm-import-name", "<STR_LIT>", ")", ")", "{", "StringRef", "Name", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", "wasm-import-name", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", ";", "Sym", "->", "setImportName", "(", "storeName", "(", "Name", ")", ")", ";", "getTargetStreamer", "(", ")", "->", "emitImportName", "(", "Sym", ",", "Name", ")", ";", "}", "}", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", "wasm-export-name", "<STR_LIT>", ")", ")", "{", "auto", "*", "Sym", "=", "cast", "<", "MCSymbolWasm", ">", "(", "getSymbol", "(", "&", "F", ")", ")", ";", "StringRef", "Name", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", "wasm-export-name", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", ";", "Sym", "->", "setExportName", "(", "storeName", "(", "Name", ")", ")", ";", "getTargetStreamer", "(", ")", "->", "emitExportName", "(", "Sym", ",", "Name", ")", ";", "}", "}", "for", "(", "const", "auto", "&", "G", ":", "M", ".", "globals", "(", ")", ")", "{", "if", "(", "!", "G", ".", "hasInitializer", "(", ")", "&&", "G", ".", "hasExternalLinkage", "(", ")", ")", "{", "if", "(", "G", ".", "getValueType", "(", ")", "->", "isSized", "(", ")", ")", "{", "uint16_t", "Size", "=", "M", ".", "getDataLayout", "(", ")", ".", "getTypeAllocSize", "(", "G", ".", "getValueType", "(", ")", ")", ";", "OutStreamer", "->", "emitELFSize", "(", "getSymbol", "(", "&", "G", ")", ",", "MCConstantExpr", "::", "create", "(", "Size", ",", "OutContext", ")", ")", ";", "}", "}", "}", "if", "(", "const", "NamedMDNode", "*", "Named", "=", "M", ".", "getNamedMetadata", "(", "<STR_LIT>", "wasm.custom_sections", "<STR_LIT>", ")", ")", "{", "for", "(", "const", "Metadata", "*", "MD", ":", "Named", "->", "operands", "(", ")", ")", "{", "const", "auto", "*", "Tuple", "=", "dyn_cast", "<", "MDTuple", ">", "(", "MD", ")", ";", "if", "(", "!", "Tuple", "||", "Tuple", "->", "getNumOperands", "(", ")", "!=", "<NUM_LIT>", ")", "continue", ";", "const", "MDString", "*", "Name", "=", "dyn_cast", "<", "MDString", ">", "(", "Tuple", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "const", "MDString", "*", "Contents", "=", "dyn_cast", "<", "MDString", ">", "(", "Tuple", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Name", "||", "!", "Contents", ")", "continue", ";", "OutStreamer", "->", "PushSection", "(", ")", ";", "std", "::", "string", "SectionName", "=", "(", "<STR_LIT>", ".custom_section.", "<STR_LIT>", "+", "Name", "->", "getString", "(", ")", ")", ".", "str", "(", ")", ";", "MCSectionWasm", "*", "MySection", "=", "OutContext", ".", "getWasmSection", "(", "SectionName", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "MySection", ")", ";", "OutStreamer", "->", "emitBytes", "(", "Contents", "->", "getString", "(", ")", ")", ";", "OutStreamer", "->", "PopSection", "(", ")", ";", "}", "}", "EmitProducerInfo", "(", "M", ")", ";", "EmitTargetFeatures", "(", "M", ")", ";", "}" ]

[ "This", "virtual", "method", "can", "be", "overridden", "by", "targets", "that", "want", "to", "emit", "something", "at", "the", "end", "of", "their", "file", "." ]

LLVM

PowerPC

CPP

next_suggestion

CPU

618,849

[ "}" ]

[ "static", "bool", "is64bitCmpOp", "(", "unsigned", "opCode", ")", "{", "return", "(", "opCode", "==", "PPC", "::", "CMPLD", "||", "opCode", "==", "PPC", "::", "CMPD", "||", "opCode", "==", "PPC", "::", "CMPLDI", "||", "opCode", "==", "PPC", "::", "CMPDI", ")", ";" ]

GCC

arm

MD

next_suggestion

CPU

618,850

[ "if", "(", "!", "REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]

[ "(", "neg", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "CC_REGNUM", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "minus", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "CC_REGNUM", ")", ")", "]", ")", "]", "{" ]

LLVM

Hexagon

TD

stmt_completion

DSP

618,851

[ "<NUM_LIT>", ";" ]

[ "def", "L2_ploadrif_pi", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ",", "IntRegs", ":", "$", "Rx32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pt4", ",", "IntRegs", ":", "$", "Rx32in", ",", "s4_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_3c76b0ff", ",", "TypeLD", ">", ",", "Enc_b97f71", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=" ]

LLVM

Hexagon

TD

next_suggestion

DSP

618,852

[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

[ "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

GCC

i386

CPP

stmt_completion

CPU

618,853

[ "_", "_", "B", ",", "_", "MM_FROUND_CUR_DIRECTION", ")", ";" ]

[ "return", "_", "_", "builtin_ia32_vcvtss2sh_mask_round", "(", "_", "_", "D", ",", "_", "_", "C", ",", "_", "_", "A", "," ]

GCC

xtensa

CPP

next_suggestion

MPU

618,854

[ "}" ]

[ "const", "char", "*", "path", "=", "getenv", "(", "CONFIG_ENV_NAME", ")", ";", "init", "=", "<NUM_LIT>", ";", "if", "(", "!", "path", ")", "return", "no_plugin_def", ";", "handle", "=", "dlopen", "(", "path", ",", "RTLD_LAZY", ")", ";", "if", "(", "!", "handle", ")", "{", "fatal_error", "(", "input_location", ",", "<STR_LIT>", "%qs is defined but could not be loaded: %s", "<STR_LIT>", ",", "CONFIG_ENV_NAME", ",", "dlerror", "(", ")", ")", ";", "exit", "(", "FATAL_EXIT_CODE", ")", ";", "}", "if", "(", "dlsym", "(", "handle", ",", "<STR_LIT>", "plugin_is_GPL_compatible", "<STR_LIT>", ")", "==", "NULL", ")", "{", "fatal_error", "(", "input_location", ",", "<STR_LIT>", "%qs plugin is not licensed under a GPL-compatible license", "<STR_LIT>", ",", "CONFIG_ENV_NAME", ")", ";", "exit", "(", "FATAL_EXIT_CODE", ")", ";", "}", "}", "else", "if", "(", "!", "handle", ")", "{", "return", "no_plugin_def", ";", "}", "p", "=", "dlsym", "(", "handle", ",", "name", ")", ";", "if", "(", "!", "p", ")", "{", "if", "(", "no_name_def", ")", "return", "no_name_def", ";", "fatal_error", "(", "input_location", ",", "<STR_LIT>", "%qs is loaded but symbol %qs is not found: %s", "<STR_LIT>", ",", "CONFIG_ENV_NAME", ",", "name", ",", "dlerror", "(", ")", ")", ";", "exit", "(", "FATAL_EXIT_CODE", ")", ";", "}", "return", "p", ";", "if", "(", "!", "init", ")", "{", "const", "char", "*", "path", "=", "getenv", "(", "CONFIG_ENV_NAME", ")", ";", "init", "=", "<NUM_LIT>", ";", "if", "(", "path", ")", "{", "fatal_error", "(", "input_location", ",", "<STR_LIT>", "%qs is defined but plugin support is disabled", "<STR_LIT>", ",", "CONFIG_ENV_NAME", ")", ";", "exit", "(", "FATAL_EXIT_CODE", ")", ";" ]

GCC

arm

CPP

stmt_completion

CPU

618,855

[ "_", "_", "i", ";" ]

[ "_", "_", "rv", ".", "_", "_", "o", "=", "_", "_", "builtin_neon_vld4v8qi", "(", "(", "const", "_", "_", "builtin_neon_qi", "*", ")", "_", "_", "a", ")", ";", "return", "_", "_", "rv", "." ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

618,856

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "PredAddress", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "PredPolarity", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "PredAddress", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "PredPolarity", ";" ]

LLVM

M68k

CPP

next_suggestion

MPU

618,857

[ "if", "(", "IsDestroy", "&&", "InternalAmt", "&&", "DwarfCFI", "&&", "!", "hasFP", "(", "MF", ")", ")", "BuildCFI", "(", "MBB", ",", "I", ",", "DL", ",", "MCCFIInstruction", "::", "createAdjustCfaOffset", "(", "nullptr", ",", "-", "InternalAmt", ")", ")", ";" ]

[ "DebugLoc", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "uint64_t", "Amount", "=", "!", "ReserveCallFrame", "?", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ":", "<NUM_LIT>", ";", "uint64_t", "InternalAmt", "=", "(", "IsDestroy", "&&", "Amount", ")", "?", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ":", "<NUM_LIT>", ";", "I", "=", "MBB", ".", "erase", "(", "I", ")", ";", "if", "(", "!", "ReserveCallFrame", ")", "{", "unsigned", "StackAlign", "=", "getStackAlignment", "(", ")", ";", "Amount", "=", "alignTo", "(", "Amount", ",", "StackAlign", ")", ";", "MachineModuleInfo", "&", "MMI", "=", "MF", ".", "getMMI", "(", ")", ";", "const", "auto", "&", "Fn", "=", "MF", ".", "getFunction", "(", ")", ";", "bool", "DwarfCFI", "=", "MMI", ".", "hasDebugInfo", "(", ")", "||", "Fn", ".", "needsUnwindTableEntry", "(", ")", ";", "bool", "HasDwarfEHHandlers", "=", "!", "MF", ".", "getLandingPads", "(", ")", ".", "empty", "(", ")", ";", "if", "(", "HasDwarfEHHandlers", "&&", "!", "IsDestroy", "&&", "MF", ".", "getInfo", "<", "M68kMachineFunctionInfo", ">", "(", ")", "->", "getHasPushSequences", "(", ")", ")", "{", "BuildCFI", "(", "MBB", ",", "I", ",", "DL", ",", "MCCFIInstruction", "::", "createGnuArgsSize", "(", "nullptr", ",", "Amount", ")", ")", ";", "}", "if", "(", "Amount", "==", "<NUM_LIT>", ")", "return", "I", ";", "Amount", "-=", "InternalAmt", ";" ]

LLVM

SPIRV

CPP

next_suggestion

Virtual ISA

618,858

[ "MIRBuilder", ".", "getMRI", "(", ")", "->", "setType", "(", "LoadedRegister", ",", "LLType", ")", ";" ]

[ "MIRBuilder", ".", "getMRI", "(", ")", "->", "setType", "(", "NewRegister", ",", "LLT", "::", "pointer", "(", "<NUM_LIT>", ",", "GR", "->", "getPointerSize", "(", ")", ")", ")", ";", "SPIRVType", "*", "PtrType", "=", "GR", "->", "getOrCreateSPIRVPointerType", "(", "VariableType", ",", "MIRBuilder", ",", "<STR_LIT>", "::", "<STR_LIT>", "::", "Input", ")", ";", "GR", "->", "assignSPIRVTypeToVReg", "(", "PtrType", ",", "NewRegister", ",", "MIRBuilder", ".", "getMF", "(", ")", ")", ";", "Register", "Variable", "=", "GR", "->", "buildGlobalVariable", "(", "NewRegister", ",", "PtrType", ",", "getLinkStringForBuiltIn", "(", "BuiltinValue", ")", ",", "nullptr", ",", "<STR_LIT>", "::", "<STR_LIT>", "::", "Input", ",", "nullptr", ",", "isConst", ",", "hasLinkageTy", ",", "<STR_LIT>", "::", "<STR_LIT>", "::", "Import", ",", "MIRBuilder", ",", "false", ")", ";", "Register", "LoadedRegister", "=", "buildLoadInst", "(", "VariableType", ",", "Variable", ",", "MIRBuilder", ",", "GR", ",", "LLType", ",", "Reg", ")", ";" ]

GCC

rl78

CPP

program_repair

MPU

618,859

[ "<FIXS>", "base", "=", "gen_and_emit_move", "(", "new", "base", ",", "base", ",", "before", ",", "true", ")", ";", "<FIXE>", "<FIXS>", "{", "record_content", "(", "base", ",", "NULL_RTX", ")", ";", "base", "=", "gen_rtx_PLUS", "(", "HImode", ",", "base", ",", "GEN_INT", "(", "addend", ")", ")", ";", "}", "<FIXE>" ]

[ "EM", "(", "emit_insn_before", "(", "gen_movhi", "(", "AX", ",", "base", ")", ",", "before", ")", ")", ";", "EM", "(", "emit_insn_before", "(", "gen_addhi3", "(", "AX", ",", "AX", ",", "addendr", ")", ",", "before", ")", ")", ";", "EM", "(", "emit_insn_before", "(", "gen_movhi", "(", "new", "base", ",", "AX", ")", ",", "before", ")", ")", ";", "base", "=", "new", "base", ";", "addend", "=", "<NUM_LIT>", ";", "}", "else", "{", "<BUGS>", "EM", "(", "emit_insn_before", "(", "gen_movhi", "(", "new", "base", ",", "base", ")", ",", "before", ")", ")", ";", "base", "=", "new", "base", ";", "<BUGE>", "}", "if", "(", "addend", ")", "<BUGS>", "base", "=", "gen_rtx_PLUS", "(", "HImode", ",", "base", ",", "GEN_INT", "(", "addend", ")", ")", ";", "<BUGE>", "#", "if", "DEBUG_ALLOCfprintf", "(", "stderr", ",", "<STR_LIT>", "\\033[33m", "<STR_LIT>", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

618,860

[ "let", "Constraints", "=", "<STR_LIT>", ";" ]

[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "ByteAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

618,861

[ "if", "(", "Op", ".", "getValueType", "(", ")", "==", "MVT", "::", "f32", "&&", "!", "Subtarget", ".", "hasFPCVT", "(", ")", ")", "FP", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FP_ROUND", ",", "dl", ",", "MVT", "::", "f32", ",", "FP", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";" ]

[ "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "FIdx", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "FrameIdx", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "assert", "(", "cast", "<", "StoreSDNode", ">", "(", "Store", ")", "->", "getMemoryVT", "(", ")", "==", "MVT", "::", "i32", "&&", "<STR_LIT>", "Expected an i32 store", "<STR_LIT>", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "FrameIdx", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Store", ",", "FIdx", "}", ";", "Ld", "=", "DAG", ".", "getMemIntrinsicNode", "(", "Op", ".", "getOpcode", "(", ")", "==", "ISD", "::", "UINT_TO_FP", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "MVT", "::", "f64", ",", "MVT", "::", "Other", ")", ",", "Ops", ",", "MVT", "::", "i32", ",", "MMO", ")", ";", "}", "else", "{", "assert", "(", "Subtarget", ".", "isPPC64", "(", ")", "&&", "<STR_LIT>", "i32->FP without LFIWAX supported only on PPC64", "<STR_LIT>", ")", ";", "int", "FrameIdx", "=", "FrameInfo", "->", "CreateStackObject", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ")", ";", "SDValue", "FIdx", "=", "DAG", ".", "getFrameIndex", "(", "FrameIdx", ",", "PtrVT", ")", ";", "SDValue", "Ext64", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND", ",", "dl", ",", "MVT", "::", "i64", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "Ext64", ",", "FIdx", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "FrameIdx", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "Ld", "=", "DAG", ".", "getLoad", "(", "MVT", "::", "f64", ",", "dl", ",", "Store", ",", "FIdx", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "FrameIdx", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "}", "SDValue", "FP", "=", "DAG", ".", "getNode", "(", "FCFOp", ",", "dl", ",", "FCFTy", ",", "Ld", ")", ";" ]

GCC

i386

CPP

stmt_completion

CPU

618,862

[ "_", "_", "v64qi", ")", "_", "mm512_setzero_si512", "(", ")", ",", "_", "_", "M", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_set1_epi8", "(", "_", "_", "mmask64", "_", "_", "M", ",", "char", "_", "_", "A", ")", "{", "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_pbroadcastb512_gpr_mask", "(", "_", "_", "A", ",", "(" ]

GCC

avr

MD

next_suggestion

MPU

618,863

[ "(", "match_test", "<STR_LIT>", ")", ")", ")", ")" ]

[ "(", "ior", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "and", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")" ]

LLVM

CellSPU

TD

stmt_completion

MPU

618,864

[ ",", "i32", ">", ";" ]

[ "def", "r32_i32", ":", "ROTMAIRegInst", "<", "R32C", ",", "rotNeg7imm" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

618,865

[ "}" ]

[ "if", "(", "Opcode", "==", "Instruction", "::", "FRem", ")", "return", "LIBCALL_COST", ";", "if", "(", "Args", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "ST", "->", "hasMiscellaneousExtensions3", "(", ")", ")", "{", "if", "(", "Opcode", "==", "Instruction", "::", "Xor", ")", "{", "for", "(", "const", "Value", "*", "A", ":", "Args", ")", "{", "if", "(", "const", "Instruction", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "A", ")", ")", "if", "(", "I", "->", "hasOneUse", "(", ")", "&&", "(", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "And", "||", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Or", "||", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Xor", ")", ")", "return", "<NUM_LIT>", ";", "}", "}", "else", "if", "(", "Opcode", "==", "Instruction", "::", "Or", "||", "Opcode", "==", "Instruction", "::", "And", ")", "{", "for", "(", "const", "Value", "*", "A", ":", "Args", ")", "{", "if", "(", "const", "Instruction", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "A", ")", ")", "if", "(", "I", "->", "hasOneUse", "(", ")", "&&", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Xor", ")", "return", "<NUM_LIT>", ";", "}", "}", "}", "if", "(", "Opcode", "==", "Instruction", "::", "Or", ")", "return", "<NUM_LIT>", ";", "if", "(", "Opcode", "==", "Instruction", "::", "Xor", "&&", "ScalarBits", "==", "<NUM_LIT>", ")", "{", "if", "(", "ST", "->", "hasLoadStoreOnCond2", "(", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "}", "if", "(", "DivRemConstPow2", ")", "return", "(", "SignedDivRem", "?", "SDivPow2Cost", ":", "<NUM_LIT>", ")", ";", "if", "(", "DivRemConst", ")", "return", "DivMulSeqCost", ";", "if", "(", "SignedDivRem", "||", "UnsignedDivRem", ")", "return", "DivInstrCost", ";", "}", "else", "if", "(", "ST", "->", "hasVector", "(", ")", ")", "{", "unsigned", "VF", "=", "Ty", "->", "getVectorNumElements", "(", ")", ";", "unsigned", "NumVectors", "=", "getNumVectorRegs", "(", "Ty", ")", ";", "if", "(", "Opcode", "==", "Instruction", "::", "Shl", "||", "Opcode", "==", "Instruction", "::", "LShr", "||", "Opcode", "==", "Instruction", "::", "AShr", ")", "{", "return", "NumVectors", ";", "}", "if", "(", "DivRemConstPow2", ")", "return", "(", "NumVectors", "*", "(", "SignedDivRem", "?", "SDivPow2Cost", ":", "<NUM_LIT>", ")", ")", ";", "if", "(", "DivRemConst", ")", "return", "VF", "*", "DivMulSeqCost", "+", "getScalarizationOverhead", "(", "Ty", ",", "Args", ")", ";", "if", "(", "(", "SignedDivRem", "||", "UnsignedDivRem", ")", "&&", "VF", ">", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "Opcode", "==", "Instruction", "::", "FAdd", "||", "Opcode", "==", "Instruction", "::", "FSub", "||", "Opcode", "==", "Instruction", "::", "FMul", "||", "Opcode", "==", "Instruction", "::", "FDiv", ")", "{", "switch", "(", "ScalarBits", ")", "{", "case", "<NUM_LIT>", ":", "{", "if", "(", "ST", "->", "hasVectorEnhancements1", "(", ")", ")", "return", "NumVectors", ";", "unsigned", "ScalarCost", "=", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", "->", "getScalarType", "(", ")", ")", ";", "unsigned", "Cost", "=", "(", "VF", "*", "ScalarCost", ")", "+", "getScalarizationOverhead", "(", "Ty", ",", "Args", ")", ";", "if", "(", "VF", "==", "<NUM_LIT>", ")", "Cost", "*=", "<NUM_LIT>", ";", "return", "Cost", ";", "}", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "return", "NumVectors", ";", "default", ":", "break", ";", "}", "}", "if", "(", "Opcode", "==", "Instruction", "::", "FRem", ")", "{", "unsigned", "Cost", "=", "(", "VF", "*", "LIBCALL_COST", ")", "+", "getScalarizationOverhead", "(", "Ty", ",", "Args", ")", ";", "if", "(", "VF", "==", "<NUM_LIT>", "&&", "ScalarBits", "==", "<NUM_LIT>", ")", "Cost", "*=", "<NUM_LIT>", ";", "return", "Cost", ";", "}", "}", "return", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "Op1Info", ",", "Op2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ",", "Args", ",", "CxtI", ")", ";" ]

LLVM

Hexagon

TD

program_repair

DSP

618,866

[ "<FIXS>", "[", "(", "set", "DoubleRegs", ":", "$", "dst", ",", "(", "add", "DoubleRegs", ":", "$", "src1", ",", "DoubleRegs", ":", "$", "src2", ")", ")", "]", ">", ";", "<FIXE>" ]

[ "def", "ADD64_rr", ":", "ALU64_rr", "(", "outs", "DoubleRegs", ":", "$", "dst", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "src1", ",", "DoubleRegs", ":", "$", "src2", ")", ",", "<STR_LIT>", ",", "<BUGS>", "[", "(", "set", "(", "i64", "DoubleRegs", ":", "$", "dst", ")", ",", "(", "add", "(", "i64", "DoubleRegs", ":", "$", "src1", ")", ",", "(", "i64", "DoubleRegs", ":", "$", "src2", ")", ")", ")", "]", ">", ";", "<BUGE>" ]

GCC

i386

CPP

stmt_completion

CPU

618,867

[ "_", "A", ",", "_", "_", "R", ")", ";" ]

[ "return", "(", "unsigned", "long", "long", ")", "_", "_", "builtin_ia32_vcvttsd2usi64", "(", "(", "_", "_", "v2df", ")", "_" ]

LLVM

AArch64

TD

stmt_completion

CPU

618,868

[ "=", "<NUM_LIT>", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "pstatefield", ";", "bits", "<", "<NUM_LIT>", ">", "imm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "pstatefield", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "pstatefield", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "hasCompleteDecoder" ]

GCC

m68k

CPP

code_generation

MPU

618,869

[ "M68K_CONST_METHOD", "m68k_const_method", "(", "HOST_WIDE_INT", "i", ")", "{", "unsigned", "u", ";", "if", "(", "USE_MOVQ", "(", "i", ")", ")", "return", "MOVQ", ";", "if", "(", "!", "TARGET_COLDFIRE", ")", "{", "if", "(", "USE_MOVQ", "(", "i", "^", "<NUM_LIT>", ")", ")", "return", "NOTB", ";", "if", "(", "USE_MOVQ", "(", "i", "^", "<NUM_LIT>", ")", ")", "return", "NOTW", ";", "if", "(", "i", "==", "-", "<NUM_LIT>", ")", "return", "NEGW", ";", "}", "u", "=", "i", ";", "if", "(", "USE_MOVQ", "(", "(", "u", ">>", "<NUM_LIT>", ")", "|", "(", "u", "<<", "<NUM_LIT>", ")", ")", ")", "return", "SWAP", ";", "if", "(", "TARGET_ISAB", ")", "{", "if", "(", "i", ">=", "<NUM_LIT>", "&&", "i", "<=", "<NUM_LIT>", ")", "return", "MVZ", ";", "if", "(", "i", ">=", "-", "<NUM_LIT>", "&&", "i", "<=", "<NUM_LIT>", ")", "return", "MVS", ";", "}", "return", "MOVL", ";", "}" ]

[ "Return", "the", "type", "of", "move", "that", "should", "be", "used", "for", "integer", "I", "." ]

LLVM

ARM

TD

stmt_completion

CPU

618,870

[ "-", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "lane", "{", "<NUM_LIT>" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

618,871

[ ";" ]

[ "SDValue", "TS", ";", "SDValue", "Loc", "=", "IntN", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Size", ">=", "<NUM_LIT>", ")", "TS", "=", "CurDAG", "->", "getStore", "(", "SDValue", "(", "LoadN", ",", "<NUM_LIT>", ")", ",", "dl", ",", "SDValue", "(", "LoadN", ",", "<NUM_LIT>", ")", ",", "Loc", ",", "PI", ",", "false", ",", "false", ",", "Size", ")", ";", "else", "TS", "=", "CurDAG", "->", "getTruncStore", "(", "SDValue", "(", "LoadN", ",", "<NUM_LIT>", ")", ",", "dl", ",", "SDValue", "(", "LoadN", ",", "<NUM_LIT>", ")", ",", "Loc", ",", "PI", ",", "MVT", "::", "getIntegerVT", "(", "Size", "*", "<NUM_LIT>", ")", ",", "false", ",", "false", ",", "Size", ")", ";", "SDNode", "*", "StoreN", "=", "SelectStore", "(", "TS", ".", "getNode", "(", ")", ")", ";", "ReplaceUses", "(", "SDValue", "(", "IntN", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "LoadN", ",", "<NUM_LIT>", ")", ")", ";", "ReplaceUses", "(", "SDValue", "(", "IntN", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "StoreN", ",", "<NUM_LIT>", ")", ")", ";", "return", "StoreN" ]

LLVM

AArch64

CPP

next_suggestion

CPU

618,872

[ "}" ]

[ "if", "(", "!", "emitCmp", "(", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "CI", "->", "isUnsigned", "(", ")", ")", ")", "return", "false", ";", "<STR_LIT>", "::", "<STR_LIT>", "invertedCC", "=", "getInvertedCondCode", "(", "CC", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "ResultReg", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "invertedCC", ")", ";", "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";", "return", "true", ";" ]

LLVM

MCS51

CPP

next_suggestion

MPU

618,873

[ "}", "else", "if", "(", "IDVal", ".", "lower", "(", ")", "==", "<STR_LIT>", ".byte", "<STR_LIT>", ")", "{" ]

[ "}", "else", "if", "(", "IDVal", ".", "lower", "(", ")", "==", "<STR_LIT>", ".word", "<STR_LIT>", "||", "IDVal", ".", "lower", "(", ")", "==", "<STR_LIT>", ".short", "<STR_LIT>", ")", "{", "parseLiteralValues", "(", "SIZE_WORD", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";" ]

LLVM

ARM

TD

stmt_completion

CPU

618,874

[ "nImmSplatNotI16AsmOperand", ";" ]

[ "def", "nImmSplatNotI16AsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "}", "def", "nImmSplatNotI16", ":", "Operand", "<", "i32", ">", "{", "let", "ParserMatchClass", "=" ]

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

618,875

[ "Changed", "|=", "MaybeRewriteToFallthrough", "(", "MI", ",", "MBB", ",", "MF", ",", "MFI", ",", "MRI", ",", "TII", ",", "WebAssembly", "::", "FALLTHROUGH_RETURN_F64", ",", "WebAssembly", "::", "COPY_LOCAL_F64", ")", ";" ]

[ "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "WebAssembly", "::", "STORE8_I32", ":", "case", "WebAssembly", "::", "STORE16_I32", ":", "case", "WebAssembly", "::", "STORE8_I64", ":", "case", "WebAssembly", "::", "STORE16_I64", ":", "case", "WebAssembly", "::", "STORE32_I64", ":", "case", "WebAssembly", "::", "STORE_F32", ":", "case", "WebAssembly", "::", "STORE_F64", ":", "case", "WebAssembly", "::", "STORE_I32", ":", "case", "WebAssembly", "::", "STORE_I64", ":", "{", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "OldReg", "=", "MO", ".", "getReg", "(", ")", ";", "unsigned", "NewReg", "=", "MI", ".", "getOperand", "(", "WebAssembly", "::", "StoreValueOperandNo", ")", ".", "getReg", "(", ")", ";", "Changed", "|=", "MaybeRewriteToDrop", "(", "OldReg", ",", "NewReg", ",", "MO", ",", "MFI", ",", "MRI", ")", ";", "break", ";", "}", "case", "WebAssembly", "::", "CALL_I32", ":", "case", "WebAssembly", "::", "CALL_I64", ":", "{", "MachineOperand", "&", "Op1", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op1", ".", "isSymbol", "(", ")", ")", "{", "StringRef", "Name", "(", "Op1", ".", "getSymbolName", "(", ")", ")", ";", "if", "(", "Name", "==", "TLI", ".", "getLibcallName", "(", "RTLIB", "::", "MEMCPY", ")", "||", "Name", "==", "TLI", ".", "getLibcallName", "(", "RTLIB", "::", "MEMMOVE", ")", "||", "Name", "==", "TLI", ".", "getLibcallName", "(", "RTLIB", "::", "MEMSET", ")", ")", "{", "LibFunc", "::", "Func", "Func", ";", "if", "(", "LibInfo", ".", "getLibFunc", "(", "Name", ",", "Func", ")", ")", "{", "const", "auto", "&", "Op2", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "Op2", ".", "isReg", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "Peephole: call to builtin function with ", "<STR_LIT>", "<STR_LIT>", "wrong signature, not consuming reg", "<STR_LIT>", ")", ";", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "OldReg", "=", "MO", ".", "getReg", "(", ")", ";", "unsigned", "NewReg", "=", "Op2", ".", "getReg", "(", ")", ";", "if", "(", "MRI", ".", "getRegClass", "(", "NewReg", ")", "!=", "MRI", ".", "getRegClass", "(", "OldReg", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "Peephole: call to builtin function with ", "<STR_LIT>", "<STR_LIT>", "wrong signature, from/to mismatch", "<STR_LIT>", ")", ";", "Changed", "|=", "MaybeRewriteToDrop", "(", "OldReg", ",", "NewReg", ",", "MO", ",", "MFI", ",", "MRI", ")", ";", "}", "}", "}", "break", ";", "}", "case", "WebAssembly", "::", "RETURN_I32", ":", "Changed", "|=", "MaybeRewriteToFallthrough", "(", "MI", ",", "MBB", ",", "MF", ",", "MFI", ",", "MRI", ",", "TII", ",", "WebAssembly", "::", "FALLTHROUGH_RETURN_I32", ",", "WebAssembly", "::", "COPY_LOCAL_I32", ")", ";", "break", ";", "case", "WebAssembly", "::", "RETURN_I64", ":", "Changed", "|=", "MaybeRewriteToFallthrough", "(", "MI", ",", "MBB", ",", "MF", ",", "MFI", ",", "MRI", ",", "TII", ",", "WebAssembly", "::", "FALLTHROUGH_RETURN_I64", ",", "WebAssembly", "::", "COPY_LOCAL_I64", ")", ";", "break", ";", "case", "WebAssembly", "::", "RETURN_F32", ":", "Changed", "|=", "MaybeRewriteToFallthrough", "(", "MI", ",", "MBB", ",", "MF", ",", "MFI", ",", "MRI", ",", "TII", ",", "WebAssembly", "::", "FALLTHROUGH_RETURN_F32", ",", "WebAssembly", "::", "COPY_LOCAL_F32", ")", ";", "break", ";", "case", "WebAssembly", "::", "RETURN_F64", ":" ]

GCC

avr

MD

stmt_completion

MPU

618,876

[ ")" ]

[ "(", "match_operand", ":", "PSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{", "return", "avr_out_reload_inpsi", "(", "operands", ",", "operands", "[", "<NUM_LIT>", "]", ",", "NULL", ")", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

618,877

[ ")", ")", ";" ]

[ "static", "LegalizeMutation", "oneMoreElement", "(", "unsigned", "TypeIdx", ")", "{", "return", "[", "=", "]", "(", "const", "LegalityQuery", "&", "Query", ")", "{", "const", "LLT", "Ty", "=", "Query", ".", "Types", "[", "TypeIdx", "]", ";", "const", "LLT", "EltTy", "=", "Ty", ".", "getElementType", "(", ")", ";", "return", "std", "::", "make_pair", "(", "TypeIdx", ",", "LLT", "::", "vector", "(", "Ty", ".", "getNumElements", "(", ")", "+", "<NUM_LIT>", ",", "EltTy" ]

LLVM

ARM

CPP

code_generation

CPU

618,878

[ "unsigned", "assignCustomValue", "(", "ARMCallLowering", "::", "ArgInfo", "&", "Arg", ",", "ArrayRef", "<", "CCValAssign", ">", "VAs", ",", "std", "::", "function", "<", "void", "(", ")", ">", "*", "Thunk", ")", "override", "{", "assert", "(", "Arg", ".", "Regs", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Can't handle multple regs yet", "<STR_LIT>", ")", ";", "const", "CCValAssign", "&", "VA", "=", "VAs", "[", "<NUM_LIT>", "]", ";", "assert", "(", "VA", ".", "needsCustom", "(", ")", "&&", "<STR_LIT>", "Value doesn't need custom handling", "<STR_LIT>", ")", ";", "if", "(", "VA", ".", "getValVT", "(", ")", "!=", "MVT", "::", "f64", ")", "return", "<NUM_LIT>", ";", "const", "CCValAssign", "&", "NextVA", "=", "VAs", "[", "<NUM_LIT>", "]", ";", "assert", "(", "NextVA", ".", "needsCustom", "(", ")", "&&", "<STR_LIT>", "Value doesn't need custom handling", "<STR_LIT>", ")", ";", "assert", "(", "NextVA", ".", "getValVT", "(", ")", "==", "MVT", "::", "f64", "&&", "<STR_LIT>", "Unsupported type", "<STR_LIT>", ")", ";", "assert", "(", "VA", ".", "getValNo", "(", ")", "==", "NextVA", ".", "getValNo", "(", ")", "&&", "<STR_LIT>", "Values belong to different arguments", "<STR_LIT>", ")", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", "Value should be in reg", "<STR_LIT>", ")", ";", "assert", "(", "NextVA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", "Value should be in reg", "<STR_LIT>", ")", ";", "Register", "NewRegs", "[", "]", "=", "{", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", ",", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", "}", ";", "assignValueToReg", "(", "NewRegs", "[", "<NUM_LIT>", "]", ",", "VA", ".", "getLocReg", "(", ")", ",", "VA", ")", ";", "assignValueToReg", "(", "NewRegs", "[", "<NUM_LIT>", "]", ",", "NextVA", ".", "getLocReg", "(", ")", ",", "NextVA", ")", ";", "bool", "IsLittle", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ".", "isLittle", "(", ")", ";", "if", "(", "!", "IsLittle", ")", "std", "::", "swap", "(", "NewRegs", "[", "<NUM_LIT>", "]", ",", "NewRegs", "[", "<NUM_LIT>", "]", ")", ";", "MIRBuilder", ".", "buildMergeLikeInstr", "(", "Arg", ".", "Regs", "[", "<NUM_LIT>", "]", ",", "NewRegs", ")", ";", "return", "<NUM_LIT>", ";", "}" ]

[ "Handle", "custom", "values", ",", "which", "may", "be", "passed", "into", "one", "or", "more", "of", "VAs", "." ]

LLVM

ARM

CPP

program_repair

CPU

618,879

[ "<FIXS>", "return", "PerformVLDCombine", "(", "N", ",", "DCI", ")", ";", "<FIXE>" ]

[ "case", "ISD", "::", "ANY_EXTEND", ":", "return", "PerformExtendCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "SELECT_CC", ":", "return", "PerformSELECT_CCCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "PerformCMOVCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "<BUGS>", "return", "CombineBaseUpdate", "(", "N", ",", "DCI", ")", ";", "<BUGE>", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "PerformARMBUILD_VECTORCombine", "(", "N", ",", "DCI", ")", ";", "case", "ISD", "::", "INTRINSIC_VOID", ":" ]

LLVM

X86

CPP

stmt_completion

CPU

618,880

[ "Other", ")", ",", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ",", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ",", "MMO", ")", ";" ]

[ "NewOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "ISD", "::", "ATOMIC_LOAD_OR", ":", "NewOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "ISD", "::", "ATOMIC_LOAD_XOR", ":", "NewOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "ISD", "::", "ATOMIC_LOAD_AND", ":", "NewOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown ATOMIC_LOAD_ opcode", "<STR_LIT>", ")", ";", "}", "MachineMemOperand", "*", "MMO", "=", "cast", "<", "MemSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";", "if", "(", "auto", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "AllowIncDec", "&&", "(", "!", "Subtarget", ".", "slowIncDec", "(", ")", "||", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ".", "optForSize", "(", ")", ")", ")", "{", "if", "(", "(", "NewOpc", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "C", "->", "isOne", "(", ")", ")", "||", "(", "NewOpc", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "C", "->", "isAllOnesValue", "(", ")", ")", ")", "return", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "DAG", ".", "getVTList", "(", "MVT", "::", "i32", ",", "MVT", "::" ]

GCC

msp430

CPP

program_repair

MPU

618,881

[ "<FIXS>", "error", "(", "<STR_LIT>", "MSP430 built-in functions only work inside interrupt handlers", "<STR_LIT>", ")", ";", "<FIXE>" ]

[ "if", "(", "!", "msp430_is_interrupt_func", "(", ")", ")", "{", "<BUGS>", "error", "(", "<STR_LIT>", "MSP430 builtin functions only work inside interrupt handlers", "<STR_LIT>", ")", ";", "<BUGE>", "return", "NULL_RTX", ";", "}" ]

LLVM

AMDGPU

CPP

code_generation

GPU

618,882

[ "bool", "SIRegisterInfo", "::", "spillSGPR", "(", "MachineBasicBlock", "::", "iterator", "MI", ",", "int", "Index", ",", "RegScavenger", "*", "RS", ",", "bool", "OnlyToVGPR", ")", "const", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "SIMachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "ArrayRef", "<", "SIMachineFunctionInfo", "::", "SpilledReg", ">", "VGPRSpills", "=", "MFI", "->", "getSGPRToVGPRSpills", "(", "Index", ")", ";", "bool", "SpillToVGPR", "=", "!", "VGPRSpills", ".", "empty", "(", ")", ";", "if", "(", "OnlyToVGPR", "&&", "!", "SpillToVGPR", ")", "return", "false", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "const", "SISubtarget", "&", "ST", "=", "MF", "->", "getSubtarget", "<", "SISubtarget", ">", "(", ")", ";", "const", "SIInstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "unsigned", "SuperReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "IsKill", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "bool", "SpillToSMEM", "=", "spillSGPRToSMEM", "(", ")", ";", "if", "(", "SpillToSMEM", "&&", "OnlyToVGPR", ")", "return", "false", ";", "assert", "(", "SuperReg", "!=", "AMDGPU", "::", "M0", "&&", "<STR_LIT>", "m0 should never spill", "<STR_LIT>", ")", ";", "unsigned", "OffsetReg", "=", "AMDGPU", "::", "M0", ";", "unsigned", "M0CopyReg", "=", "AMDGPU", "::", "NoRegister", ";", "if", "(", "SpillToSMEM", ")", "{", "if", "(", "RS", "->", "isRegUsed", "(", "AMDGPU", "::", "M0", ")", ")", "{", "M0CopyReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SReg_32_XM0RegClass", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "COPY", ")", ",", "M0CopyReg", ")", ".", "addReg", "(", "AMDGPU", "::", "M0", ")", ";", "}", "}", "unsigned", "ScalarStoreOp", ";", "unsigned", "EltSize", "=", "<NUM_LIT>", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getPhysRegClass", "(", "SuperReg", ")", ";", "if", "(", "SpillToSMEM", "&&", "isSGPRClass", "(", "RC", ")", ")", "{", "std", "::", "tie", "(", "EltSize", ",", "ScalarStoreOp", ")", "=", "getSpillEltSize", "(", "getRegSizeInBits", "(", "*", "RC", ")", "/", "<NUM_LIT>", ",", "true", ")", ";", "}", "ArrayRef", "<", "int16_t", ">", "SplitParts", "=", "getRegSplitParts", "(", "RC", ",", "EltSize", ")", ";", "unsigned", "NumSubRegs", "=", "SplitParts", ".", "empty", "(", ")", "?", "<NUM_LIT>", ":", "SplitParts", ".", "size", "(", ")", ";", "unsigned", "SubKillState", "=", "getKillRegState", "(", "(", "NumSubRegs", "==", "<NUM_LIT>", ")", "&&", "IsKill", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NumSubRegs", ";", "i", "<", "e", ";", "++", "i", ")", "{", "unsigned", "SubReg", "=", "NumSubRegs", "==", "<NUM_LIT>", "?", "SuperReg", ":", "getSubReg", "(", "SuperReg", ",", "SplitParts", "[", "i", "]", ")", ";", "if", "(", "SpillToSMEM", ")", "{", "int64_t", "FrOffset", "=", "FrameInfo", ".", "getObjectOffset", "(", "Index", ")", ";", "unsigned", "Align", "=", "FrameInfo", ".", "getObjectAlignment", "(", "Index", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "Index", ",", "EltSize", "*", "i", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOStore", ",", "EltSize", ",", "MinAlign", "(", "Align", ",", "EltSize", "*", "i", ")", ")", ";", "int64_t", "Offset", "=", "(", "ST", ".", "getWavefrontSize", "(", ")", "*", "FrOffset", ")", "+", "(", "EltSize", "*", "i", ")", ";", "if", "(", "Offset", "!=", "<NUM_LIT>", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_ADD_U32", ")", ",", "OffsetReg", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ")", ".", "addImm", "(", "Offset", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_MOV_B32", ")", ",", "OffsetReg", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ")", ";", "}", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "ScalarStoreOp", ")", ")", ".", "addReg", "(", "SubReg", ",", "getKillRegState", "(", "IsKill", ")", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ".", "addReg", "(", "OffsetReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "continue", ";", "}", "if", "(", "SpillToVGPR", ")", "{", "SIMachineFunctionInfo", "::", "SpilledReg", "Spill", "=", "VGPRSpills", "[", "i", "]", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "getMCOpcodeFromPseudo", "(", "AMDGPU", "::", "V_WRITELANE_B32", ")", ",", "Spill", ".", "VGPR", ")", ".", "addReg", "(", "SubReg", ",", "getKillRegState", "(", "IsKill", ")", ")", ".", "addImm", "(", "Spill", ".", "Lane", ")", ";", "}", "else", "{", "if", "(", "OnlyToVGPR", ")", "return", "false", ";", "unsigned", "TmpReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "VGPR_32RegClass", ")", ";", "MachineInstrBuilder", "Mov", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "V_MOV_B32_e32", ")", ",", "TmpReg", ")", ".", "addReg", "(", "SubReg", ",", "SubKillState", ")", ";", "if", "(", "NumSubRegs", ">", "<NUM_LIT>", ")", "{", "unsigned", "SuperKillState", "=", "<NUM_LIT>", ";", "if", "(", "i", "+", "<NUM_LIT>", "==", "e", ")", "SuperKillState", "|=", "getKillRegState", "(", "IsKill", ")", ";", "Mov", ".", "addReg", "(", "SuperReg", ",", "RegState", "::", "Implicit", "|", "SuperKillState", ")", ";", "}", "unsigned", "Align", "=", "FrameInfo", ".", "getObjectAlignment", "(", "Index", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "Index", ",", "EltSize", "*", "i", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOStore", ",", "EltSize", ",", "MinAlign", "(", "Align", ",", "EltSize", "*", "i", ")", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "SI_SPILL_V32_SAVE", ")", ")", ".", "addReg", "(", "TmpReg", ",", "RegState", "::", "Kill", ")", ".", "addFrameIndex", "(", "Index", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ")", ".", "addImm", "(", "i", "*", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "}", "if", "(", "M0CopyReg", "!=", "AMDGPU", "::", "NoRegister", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "COPY", ")", ",", "AMDGPU", "::", "M0", ")", ".", "addReg", "(", "M0CopyReg", ",", "RegState", "::", "Kill", ")", ";", "}", "MI", "->", "eraseFromParent", "(", ")", ";", "MFI", "->", "addToSpilledSGPRs", "(", "NumSubRegs", ")", ";", "return", "true", ";", "}" ]

[ "If", "OnlyToVGPR", "is", "true", ",", "this", "will", "only", "succeed", "if", "this", "manages", "to", "find", "a", "free", "VGPR", "lane", "to", "spill", "." ]

GCC

i386

MD

program_repair

CPU

618,883

[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]

[ "]", "(", "const_string", "<STR_LIT>", ")", ")", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

aarch64

CPP

code_generation

CPU

618,884

[ "static", "unsigned", "int", "aarch64_hard_regno_nregs", "(", "unsigned", "regno", ",", "machine_mode", "mode", ")", "{", "HOST_WIDE_INT", "lowest_size", "=", "constant_lower_bound", "(", "GET_MODE_SIZE", "(", "mode", ")", ")", ";", "switch", "(", "aarch64_regno_regclass", "(", "regno", ")", ")", "{", "case", "FP_REGS", ":", "case", "FP_LO_REGS", ":", "if", "(", "aarch64_sve_data_mode_p", "(", "mode", ")", ")", "return", "exact_div", "(", "GET_MODE_SIZE", "(", "mode", ")", ",", "BYTES_PER_SVE_VECTOR", ")", ".", "to_constant", "(", ")", ";", "return", "CEIL", "(", "lowest_size", ",", "UNITS_PER_VREG", ")", ";", "case", "PR_REGS", ":", "case", "PR_LO_REGS", ":", "case", "PR_HI_REGS", ":", "return", "<NUM_LIT>", ";", "default", ":", "return", "CEIL", "(", "lowest_size", ",", "UNITS_PER_WORD", ")", ";", "}", "gcc_unreachable", "(", ")", ";", "}" ]

[ "Implement", "HARD_REGNO_NREGS", "." ]

LLVM

Kudeyar

CPP

next_suggestion

CPU

618,885

[ "SDValue", "Result", "=", "DAG", ".", "getTargetExternalSymbol", "(", "Sym", ",", "getPointerTy", "(", ")", ")", ";" ]

[ "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "const", "char", "*", "Sym", "=", "cast", "<", "ExternalSymbolSDNode", ">", "(", "Op", ")", "->", "getSymbol", "(", ")", ";" ]

LLVM

TOY

CPP

next_suggestion

CPU

618,886

[ "}" ]

[ "unsigned", "TOYMCCodeEmitter", "::", "getSizeExtEncoding", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "llvm_unreachable", "(", "<STR_LIT>", "getSizeExtEncoding is not implemented yet", "<STR_LIT>", ")", ";" ]

GCC

c6x

MD

stmt_completion

VLIW

618,887

[ "sign_extract", "<STR_LIT>", ")", "]", ")" ]

[ "(", "define_code_attr", "z", "[", "(", "zero_extract", "<STR_LIT>", ")", "(", "sign_extract", "<STR_LIT>", ")", "]", ")", "(", "define_code_attr", "zu", "[", "(", "zero_extract", "<STR_LIT>", ")", "(" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

618,888

[ "}" ]

[ "return", "DebugFlag", "&&", "isCurrentDebugType", "(", "DEBUG_TYPE", ")", ";", "return", "false", ";" ]

GCC

arm

MD

stmt_completion

CPU

618,889

[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "CC_Z", "CC_REGNUM", ")", "(", "compare", ":", "CC_Z", "(", "neg", ":", "SI", "(", "match_operator", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "match_operand" ]

LLVM

ARM

TD

next_suggestion

CPU

618,890

[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "addr", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "addr", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

LLVM

AArch64

CPP

stmt_completion

CPU

618,891

[ ",", "O", ")", ";" ]

[ "switch", "(", "ExtraCode", "[", "<NUM_LIT>", "]", ")", "{", "case", "'", "b", "'", ":", "RC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "'", "h", "'", ":", "RC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "'", "s", "'", ":", "RC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "'", "d", "'", ":", "RC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "'", "q", "'", ":", "RC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "'", "z", "'", ":", "RC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "default", ":", "return", "true", ";", "}", "return", "printAsmRegInClass", "(", "MO", ",", "RC", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "O", ")", ";", "}", "printOperand", "(", "MI", ",", "OpNum", ",", "O", ")", ";", "return", "false", ";", "}", "}", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "||", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "return", "printAsmMRegister", "(", "MO", ",", "'", "x", "'", ",", "O", ")", ";", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "return", "printAsmMRegister", "(", "MO", ",", "'", "t", "'" ]

LLVM

Hexagon

TD

next_suggestion

DSP

618,892

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

618,893

[ "<NUM_LIT>", ")", "{" ]

[ "SDValue", "Mask", "=", "DAG", ".", "getConstant", "(", "(", "<NUM_LIT>", "<<", "MemEltBits", ")", "-", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ";", "assert", "(", "Value", ".", "getValueType", "(", ")", ".", "getScalarSizeInBits", "(", ")", ">=", "<NUM_LIT>", ")", ";", "SDValue", "PackedValue", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "MemNumElements", ";", "++", "i", ")", "{", "SDValue", "Elt", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "DL", ",", "ElemVT", ",", "Value", ",", "DAG", ".", "getConstant", "(", "i", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "Elt", "=", "DAG", ".", "getZExtOrTrunc", "(", "Elt", ",", "DL", ",", "MVT", "::", "i32", ")", ";", "Elt", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "MVT", "::", "i32", ",", "Elt", ",", "Mask", ")", ";", "SDValue", "Shift", "=", "DAG", ".", "getConstant", "(", "MemEltBits", "*", "i", ",", "DL", ",", "MVT", "::", "i32", ")", ";", "Elt", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SHL", ",", "DL", ",", "MVT", "::", "i32", ",", "Elt", ",", "Shift", ")", ";", "if", "(", "i", "==", "<NUM_LIT>", ")", "{", "PackedValue", "=", "Elt", ";", "}", "else", "{", "PackedValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "DL", ",", "MVT", "::", "i32", ",", "PackedValue", ",", "Elt", ")", ";", "}", "}", "if", "(", "PackedSize", "<" ]

LLVM

ARM

CPP

next_suggestion

CPU

618,894

[ "}" ]

[ "Operands", ".", "push_back", "(", "Op", ".", "take", "(", ")", ")", ";", "while", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "ParseOperand", "(", "Op", ")", ")", "return", "true", ";", "Operands", ".", "push_back", "(", "Op", ".", "take", "(", ")", ")", ";" ]

LLVM

R600

CPP

program_repair

GPU

618,895

[ "<FIXS>", "Swz", "[", "i", "]", "=", "DAG", ".", "getConstant", "(", "SwizzleRemap", "[", "Idx", "]", ",", "DL", ",", "MVT", "::", "i32", ")", ";", "<FIXE>" ]

[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<NUM_LIT>", ";", "i", "++", ")", "{", "unsigned", "Idx", "=", "cast", "ConstantSDNode", ">", "(", "Swz", "[", "i", "]", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "SwizzleRemap", ".", "find", "(", "Idx", ")", "!=", "SwizzleRemap", ".", "end", "(", ")", ")", "<BUGS>", "Swz", "[", "i", "]", "=", "DAG", ".", "getConstant", "(", "SwizzleRemap", "[", "Idx", "]", ",", "MVT", "::", "i32", ")", ";", "<BUGE>", "}", "return", "BuildVector", ";" ]

LLVM

ARM64

TD

stmt_completion

CPU

618,896

[ "=", "Rd", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "bits", "<", "<NUM_LIT>", ">", "Ra", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isSub", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ra", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]

GCC

arm

MD

stmt_completion

CPU

618,897

[ "UNSPEC_VCMLA90", "UNSPEC_VCMLA180", "UNSPEC_VCMLA270", "]", ")" ]

[ "(", "define_int_iterator", "VCADD", "[", "UNSPEC_VCADD90", "UNSPEC_VCADD270", "]", ")", "(", "define_int_iterator", "VCMLA", "[", "UNSPEC_VCMLA" ]

LLVM

FISC

CPP

stmt_completion

CPU

618,898

[ "Base", ";" ]

[ "static", "std", "::", "unique_ptr", "<", "FISCOperand", ">", "CreateMem", "(", "unsigned", "Base", ",", "const", "MCExpr", "*", "Off", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "auto", "Op", "=", "make_unique", "<", "FISCOperand", ">", "(", "k_Memory", ")", ";", "Op", "->", "Mem", ".", "Base", "=" ]

LLVM

HSAIL

CPP

stmt_completion

Virtual ISA

618,899

[ ";" ]

[ "uint32_t", "get_printf_offset", "(", ")", "{", "return", "mPrintfOffset" ]