docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
LLVM	Hexagon	TD	stmt_completion	DSP	618,700	[ "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=" ]
GCC	arm	CPP	stmt_completion	CPU	618,701	[ "_", "a", ")", "{" ]	[ "_", "_", "arm_vaddvq_u16", "(", "uint16x8_t", "_" ]
LLVM	WebAssembly	CPP	code_generation	Virtual ISA	618,702	[ "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "******** ISelDAGToDAG ******\\n", "<STR_LIT>", "<STR_LIT>", "******** Function: ", "<STR_LIT>", "<<", "MF", ".", "getName", "(", ")", "<<", "'", "\\n", "'", ")", ";", "ForCodeSize", "=", "MF", ".", "getFunction", "(", ")", ".", "hasOptSize", "(", ")", ";", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "WebAssemblySubtarget", ">", "(", ")", ";", "if", "(", "Subtarget", "->", "hasAddr64", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ")", ";", "return", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";", "}" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
LLVM	X86	CPP	next_suggestion	CPU	618,703	[ "ShuffleMask", ".", "push_back", "(", "<NUM_LIT>", ")", ";" ]	[ "void", "DecodePSHUFHWMask", "(", "unsigned", "Imm", ",", "SmallVectorImpl", "<", "unsigned", ">", "&", "ShuffleMask", ")", "{", "ShuffleMask", ".", "push_back", "(", "<NUM_LIT>", ")", ";", "ShuffleMask", ".", "push_back", "(", "<NUM_LIT>", ")", ";", "ShuffleMask", ".", "push_back", "(", "<NUM_LIT>", ")", ";" ]
LLVM	AArch64	CPP	next_suggestion	CPU	618,704	[ "O", "<<", "AArch64InstPrinter", "::", "getRegisterName", "(", "RegToPrint", ",", "isVector", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]	[ "const", "AArch64RegisterInfo", "*", "RI", "=", "MF", "->", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "unsigned", "RegToPrint", "=", "RC", "->", "getRegister", "(", "RI", "->", "getEncodingValue", "(", "Reg", ")", ")", ";", "assert", "(", "RI", "->", "regsOverlap", "(", "RegToPrint", ",", "Reg", ")", ")", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	618,705	[ "ARM", "::", "BL", ";" ]	[ "unsigned", "ARMFastISel", "::", "ARMSelectCallOp", "(", "bool", "UseReg", ")", "{", "if", "(", "UseReg", ")", "return", "isThumb2", "?", "ARM", "::", "tBLXr", ":", "ARM", "::", "BLX", ";", "else", "return", "isThumb2", "?", "ARM", "::", "tBL", ":" ]
LLVM	AArch64	CPP	stmt_completion	CPU	618,706	[ ";" ]	[ "case", "'", "Q", "'", ":", "return", "C_Memory", ";", "}", "}", "else", "if", "(", "Constraint", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "Constraint", "[", "<NUM_LIT>", "]", "==", "'", "U", "'", "&&", "Constraint", "[", "<NUM_LIT>", "]", "==", "'", "p", "'", "&&", "(", "Constraint", "[", "<NUM_LIT>", "]", "==", "'", "l", "'", "\|\|", "Constraint", "[", "<NUM_LIT>", "]", "==", "'", "a", "'", ")", ")", "{", "return", "C_RegisterClass" ]
LLVM	Hexagon	TD	next_suggestion	DSP	618,707	[ "let", "isPredicated", "=", "<NUM_LIT>", ";" ]	[ "def", "A4_psxthtnew", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_1ae57e39", ",", "TypeALU32_2op", ">", ",", "Enc_fb6577", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	Mips	CPP	next_suggestion	CPU	618,708	[ "if", "(", "MFI", ".", "isFixedObjectIndex", "(", "FI", ")", ")", "FrameReg", "=", "hasFP", "(", "MF", ")", "?", "ABI", ".", "GetFramePtr", "(", ")", ":", "ABI", ".", "GetStackPtr", "(", ")", ";" ]	[ "int", "MipsSEFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MipsABIInfo", "ABI", "=", "STI", ".", "getABI", "(", ")", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	618,709	[ "RegisterMCAsmParser", "<", "ARMAsmParser", ">", "B", "(", "TheThumbBETarget", ")", ";" ]	[ "RegisterMCAsmParser", "<", "ARMAsmParser", ">", "X", "(", "TheARMLETarget", ")", ";", "RegisterMCAsmParser", "<", "ARMAsmParser", ">", "Y", "(", "TheARMBETarget", ")", ";", "RegisterMCAsmParser", "<", "ARMAsmParser", ">", "A", "(", "TheThumbLETarget", ")", ";" ]
LLVM	Mips	CPP	stmt_completion	CPU	618,710	[ ";" ]	[ "bool", "isCheri", "(", ")", "const", "{", "return", "IsCheri" ]
GCC	sh	MD	next_suggestion	CPU	618,711	[ "(", "match_code", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]	[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_code", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_code", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	arm	MD	program_repair	CPU	618,712	[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "CC_NOOV", "CC_REGNUM", ")" ]
GCC	arm	MD	program_repair	CPU	618,713	[ "<FIXS>", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>" ]	[ "(", "set", "(", "match_operand", ":", "V_narrow_pack", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V_narrow_pack", ">", "[", "(", "match_operand", ":", "V_narrow_pack", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "MVE_5", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", "VQRSHRUNBQ_N_S", ")", ")", "]", "<STR_LIT>" ]
GCC	sparc	CPP	next_suggestion	CPU	618,714	[ "case", "UDIV", ":" ]	[ "", "total", "=", "sparc_costs", "->", "int_load", ";", "}", "return", "true", ";", "case", "PLUS", ":", "case", "MINUS", ":", "if", "(", "float_mode_p", ")", "", "total", "=", "sparc_costs", "->", "float_plusminus", ";", "else", "", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "false", ";", "case", "FMA", ":", "{", "rtx", "sub", ";", "gcc_assert", "(", "float_mode_p", ")", ";", "", "total", "=", "sparc_costs", "->", "float_mul", ";", "sub", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "sub", ")", "==", "NEG", ")", "sub", "=", "XEXP", "(", "sub", ",", "<NUM_LIT>", ")", ";", "", "total", "+=", "rtx_cost", "(", "sub", ",", "mode", ",", "FMA", ",", "<NUM_LIT>", ",", "speed", ")", ";", "sub", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "sub", ")", "==", "NEG", ")", "sub", "=", "XEXP", "(", "sub", ",", "<NUM_LIT>", ")", ";", "", "total", "+=", "rtx_cost", "(", "sub", ",", "mode", ",", "FMA", ",", "<NUM_LIT>", ",", "speed", ")", ";", "return", "true", ";", "}", "case", "MULT", ":", "if", "(", "float_mode_p", ")", "", "total", "=", "sparc_costs", "->", "float_mul", ";", "else", "if", "(", "TARGET_ARCH32", "&&", "!", "TARGET_HARD_MUL", ")", "", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "else", "{", "int", "bit_cost", ";", "bit_cost", "=", "<NUM_LIT>", ";", "if", "(", "sparc_costs", "->", "int_mul_bit_factor", ")", "{", "int", "nbits", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", ")", "{", "unsigned", "HOST_WIDE_INT", "value", "=", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "for", "(", "nbits", "=", "<NUM_LIT>", ";", "value", "!=", "<NUM_LIT>", ";", "value", "&=", "value", "-", "<NUM_LIT>", ")", "nbits", "++", ";", "}", "else", "nbits", "=", "<NUM_LIT>", ";", "if", "(", "nbits", "<", "<NUM_LIT>", ")", "nbits", "=", "<NUM_LIT>", ";", "bit_cost", "=", "(", "nbits", "-", "<NUM_LIT>", ")", "/", "sparc_costs", "->", "int_mul_bit_factor", ";", "bit_cost", "=", "COSTS_N_INSNS", "(", "bit_cost", ")", ";", "}", "if", "(", "mode", "==", "DImode", "\|\|", "!", "TARGET_HARD_MUL", ")", "", "total", "=", "sparc_costs", "->", "int_mulX", "+", "bit_cost", ";", "else", "", "total", "=", "sparc_costs", "->", "int_mul", "+", "bit_cost", ";", "}", "return", "false", ";", "case", "ASHIFT", ":", "case", "ASHIFTRT", ":", "case", "LSHIFTRT", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", "+", "sparc_costs", "->", "shift_penalty", ";", "return", "false", ";", "case", "DIV", ":" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	618,715	[ "for", "(", "UseSet", "::", "iterator", "J", "=", "Us", ".", "begin", "(", ")", ",", "F", "=", "Us", ".", "end", "(", ")", ";", "J", "!=", "F", ";", "++", "J", ")", "separateChainForNode", "(", "N", ",", "*", "J", ",", "Loc", ")", ";" ]	[ "if", "(", "&", "Ld", "->", "getOperandUse", "(", "PtrX", ")", "==", "U", ")", "LSs", ".", "insert", "(", "U", ")", ";", "}", "else", "if", "(", "StoreInst", "", "St", "=", "dyn_cast", "<", "StoreInst", ">", "(", "R", ")", ")", "{", "unsigned", "PtrX", "=", "StoreInst", "::", "getPointerOperandIndex", "(", ")", ";", "if", "(", "&", "St", "->", "getOperandUse", "(", "PtrX", ")", "==", "U", ")", "LSs", ".", "insert", "(", "U", ")", ";", "}", "}", "if", "(", "!", "LSs", ".", "empty", "(", ")", ")", "FNs", ".", "insert", "(", "std", "::", "make_pair", "(", "N", ",", "LSs", ")", ")", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Nodes with foldable users:\\n", "<STR_LIT>", "<<", "FNs", ")", ";", "for", "(", "NodeToUsesMap", "::", "iterator", "I", "=", "FNs", ".", "begin", "(", ")", ",", "E", "=", "FNs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "GepNode", "", "N", "=", "I", "->", "first", ";", "UseSet", "&", "Us", "=", "I", "->", "second", ";" ]
GCC	arm	CPP	stmt_completion	CPU	618,716	[ "b", ";" ]	[ "return", "_", "_", "a", "\|", "_", "_" ]
LLVM	PowerPC	TD	next_suggestion	CPU	618,717	[ "return", "cast", "<", "StoreSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "<", "<NUM_LIT>", "&", "&", "!", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", ";" ]	[ "}", "]", ",", "HI16", ">", ";", "def", "imm64ZExt32", ":", "Operand", "<", "i64", ">", ",", "ImmLeaf", "<", "i64", ",", "[", "{", "return", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ";", "}", "]", ">", ";", "def", "DSFormLoad", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "load", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", "\|", "\|", "cast", "<", "LoadSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "DSFormStore", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "(", "store", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", "\|", "\|", "cast", "<", "StoreSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "DSFormSextLoadi32", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "sextloadi32", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", "\|", "\|", "cast", "<", "LoadSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "DSFormPreStore", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "base", ",", "node", ":", "$", "offset", ")", ",", "(", "pre_store", "node", ":", "$", "val", ",", "node", ":", "$", "base", ",", "node", ":", "$", "offset", ")", ",", "[", "{", "return", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", "\|", "\|", "cast", "<", "StoreSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "NonDSFormLoad", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "load", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "LoadSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "<", "<NUM_LIT>", "&", "&", "!", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", ";", "}", "]", ">", ";", "def", "NonDSFormStore", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "(", "store", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "[", "{" ]
LLVM	ARM64	TD	stmt_completion	CPU	618,718	[ ",", "am_noindex", ":", "$", "addr", ",", "simm9", ":", "$", "idx", ")", ",", "asm", ",", "<STR_LIT>", ">", ",", "Sched", "<", "[", "WriteAdr", ",", "WriteST", ",", "ReadAdrBase", "]", ">", ";" ]	[ "class", "StorePostIdx", "<", "bits", "<", "<NUM_LIT>", ">", "sz", ",", "bit", "V", ",", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "RegisterClass", "regtype", ",", "string", "asm", ">", ":", "BaseLoadStorePostIdx", "<", "sz", ",", "V", ",", "opc", ",", "(", "outs", ")", ",", "(", "ins", "regtype", ":", "$", "Rt" ]
GCC	i386	MD	stmt_completion	CPU	618,719	[ "<STR_LIT>", ")", ")", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", ")", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]
GCC	i386	CPP	stmt_completion	CPU	618,720	[ "B", ",", "(", "_", "_", "v4di", ")", "_", "mm256_avx512_setzero_pd", "(", ")", ",", "_", "_", "U", ")", ";" ]	[ "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_pandnq256_mask", "(", "(", "_", "_", "v4di", ")", "_", "_", "A", ",", "(", "_", "_", "v4di", ")", "_", "_" ]
GCC	mips	MD	next_suggestion	CPU	618,721	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	618,722	[ "let", "accessSize", "=", "WordAccess", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	618,723	[ "m_Value", "(", "Q", ")", ",", "m_Specific", "(", "TrueV", ")", ")", ")", ")", "return", "false", ";" ]	[ "if", "(", "P", "!=", "CmpInst", "::", "ICMP_EQ", "&&", "P", "!=", "CmpInst", "::", "ICMP_NE", ")", "return", "false", ";", "TrueIfZero", "=", "(", "P", "==", "CmpInst", "::", "ICMP_NE", ")", ";", "}", "else", "return", "false", ";", "Value", "", "X", "=", "nullptr", ";", "if", "(", "!", "match", "(", "C", ",", "m_And", "(", "m_Value", "(", "X", ")", ",", "m_One", "(", ")", ")", ")", "&&", "!", "match", "(", "C", ",", "m_And", "(", "m_One", "(", ")", ",", "m_Value", "(", "X", ")", ")", ")", ")", "return", "false", ";", "Value", "", "R", "=", "nullptr", ",", "*", "Q", "=", "nullptr", ";", "if", "(", "TrueIfZero", ")", "{", "if", "(", "!", "match", "(", "TrueV", ",", "m_LShr", "(", "m_Value", "(", "R", ")", ",", "m_One", "(", ")", ")", ")", ")", "return", "false", ";", "if", "(", "!", "match", "(", "FalseV", ",", "m_Xor", "(", "m_Specific", "(", "TrueV", ")", ",", "m_Value", "(", "Q", ")", ")", ")", "&&", "!", "match", "(", "FalseV", ",", "m_Xor", "(" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	618,724	[ "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "op", ";", "let", "OperandType", "=", "optype", ";", "let", "Switches", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sw", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "VectorPred", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Pred", ")", ",", "<STR_LIT>", ")", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC	aarch64	MD	next_suggestion	CPU	618,725	[ ")" ]	[ "SVE_FP_REDUCTION", ")", ")", "]", "<STR_LIT>", "{", "operands", "[", "<NUM_LIT>", "]", "=", "aarch64_ptrue_reg", "(", "<", "VPRED", ">", "mode", ")", "}" ]
LLVM	ARM	TD	next_suggestion	CPU	618,726	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "fc", "{", "<NUM_LIT>", "}", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	618,727	[ "}" ]	[ "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "Op", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Op", ",", "DAG", ".", "getConstant", "(", "NumBits", ",", "VT", ")", ",", "DAG", ".", "getConstant", "(", "X86", "::", "COND_E", ",", "MVT", "::", "i8", ")", ",", "Op", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Ops", ",", "array_lengthof", "(", "Ops", ")", ")", ";" ]
GCC	i386	CPP	code_generation	CPU	618,728	[ "void", "ix86_expand_split_stack_prologue", "(", "void", ")", "{", "HOST_WIDE_INT", "allocate", ";", "unsigned", "HOST_WIDE_INT", "args_size", ";", "rtx_code_label", "", "label", ";", "rtx", "limit", ",", "current", ",", "allocate_rtx", ",", "call_fusage", ";", "rtx_insn", "", "call_insn", ";", "rtx", "scratch_reg", "=", "NULL_RTX", ";", "rtx_code_label", "", "varargs_label", "=", "NULL", ";", "rtx", "fn", ";", "gcc_assert", "(", "flag_split_stack", "&&", "reload_completed", ")", ";", "ix86_finalize_stack_frame_flags", "(", ")", ";", "struct", "ix86_frame", "&", "frame", "=", "cfun", "->", "machine", "->", "frame", ";", "allocate", "=", "frame", ".", "stack_pointer_offset", "-", "INCOMING_FRAME_SP_OFFSET", ";", "label", "=", "gen_label_rtx", "(", ")", ";", "limit", "=", "ix86_split_stack_guard", "(", ")", ";", "if", "(", "allocate", "<", "SPLIT_STACK_AVAILABLE", ")", "current", "=", "stack_pointer_rtx", ";", "else", "{", "unsigned", "int", "scratch_regno", ";", "rtx", "offset", ";", "offset", "=", "GEN_INT", "(", "-", "allocate", ")", ";", "scratch_regno", "=", "split_stack_prologue_scratch_regno", "(", ")", ";", "if", "(", "scratch_regno", "==", "INVALID_REGNUM", ")", "return", ";", "scratch_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "scratch_regno", ")", ";", "if", "(", "!", "TARGET_64BIT", "\|\|", "x86_64_immediate_operand", "(", "offset", ",", "Pmode", ")", ")", "{", "emit_insn", "(", "gen_rtx_SET", "(", "scratch_reg", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", ")", ")", ")", ";", "}", "else", "{", "emit_move_insn", "(", "scratch_reg", ",", "offset", ")", ";", "emit_insn", "(", "gen_add2_insn", "(", "scratch_reg", ",", "stack_pointer_rtx", ")", ")", ";", "}", "current", "=", "scratch_reg", ";", "}", "ix86_expand_branch", "(", "GEU", ",", "current", ",", "limit", ",", "label", ")", ";", "rtx_insn", "", "jump_insn", "=", "get_last_insn", "(", ")", ";", "JUMP_LABEL", "(", "jump_insn", ")", "=", "label", ";", "add_reg_br_prob_note", "(", "jump_insn", ",", "profile_probability", "::", "very_likely", "(", ")", ")", ";", "if", "(", "split_stack_fn", "==", "NULL_RTX", ")", "{", "split_stack_fn", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "<STR_LIT>", "__morestack", "<STR_LIT>", ")", ";", "SYMBOL_REF_FLAGS", "(", "split_stack_fn", ")", "\|=", "SYMBOL_FLAG_LOCAL", ";", "}", "fn", "=", "split_stack_fn", ";", "allocate_rtx", "=", "GEN_INT", "(", "allocate", ")", ";", "args_size", "=", "crtl", "->", "args", ".", "size", ">=", "<NUM_LIT>", "?", "(", "HOST_WIDE_INT", ")", "crtl", "->", "args", ".", "size", ":", "<NUM_LIT>", ";", "call_fusage", "=", "NULL_RTX", ";", "rtx", "pop", "=", "NULL_RTX", ";", "if", "(", "TARGET_64BIT", ")", "{", "rtx", "reg10", ",", "reg11", ";", "reg10", "=", "gen_rtx_REG", "(", "Pmode", ",", "R10_REG", ")", ";", "reg11", "=", "gen_rtx_REG", "(", "Pmode", ",", "R11_REG", ")", ";", "if", "(", "DECL_STATIC_CHAIN", "(", "cfun", "->", "decl", ")", ")", "{", "rtx", "rax", ";", "rax", "=", "gen_rtx_REG", "(", "word_mode", ",", "AX_REG", ")", ";", "emit_move_insn", "(", "rax", ",", "gen_rtx_REG", "(", "word_mode", ",", "R10_REG", ")", ")", ";", "use_reg", "(", "&", "call_fusage", ",", "rax", ")", ";", "}", "if", "(", "(", "ix86_cmodel", "==", "CM_LARGE", "\|\|", "ix86_cmodel", "==", "CM_LARGE_PIC", ")", "&&", "!", "TARGET_PECOFF", ")", "{", "HOST_WIDE_INT", "argval", ";", "gcc_assert", "(", "Pmode", "==", "DImode", ")", ";", "gcc_assert", "(", "(", "allocate", "&", "HOST_WIDE_INT_C", "(", "<NUM_LIT>", ")", ")", "==", "allocate", ")", ";", "gcc_assert", "(", "(", "args_size", "&", "<NUM_LIT>", ")", "==", "args_size", ")", ";", "if", "(", "split_stack_fn_large", "==", "NULL_RTX", ")", "{", "split_stack_fn_large", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "<STR_LIT>", "__morestack_large_model", "<STR_LIT>", ")", ";", "SYMBOL_REF_FLAGS", "(", "split_stack_fn_large", ")", "\|=", "SYMBOL_FLAG_LOCAL", ";", "}", "if", "(", "ix86_cmodel", "==", "CM_LARGE_PIC", ")", "{", "rtx_code_label", "", "label", ";", "rtx", "x", ";", "label", "=", "gen_label_rtx", "(", ")", ";", "emit_label", "(", "label", ")", ";", "LABEL_PRESERVE_P", "(", "label", ")", "=", "<NUM_LIT>", ";", "emit_insn", "(", "gen_set_rip_rex64", "(", "reg10", ",", "label", ")", ")", ";", "emit_insn", "(", "gen_set_got_offset_rex64", "(", "reg11", ",", "label", ")", ")", ";", "emit_insn", "(", "gen_add2_insn", "(", "reg10", ",", "reg11", ")", ")", ";", "x", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "split_stack_fn_large", ")", ",", "UNSPEC_GOT", ")", ";", "x", "=", "gen_rtx_CONST", "(", "Pmode", ",", "x", ")", ";", "emit_move_insn", "(", "reg11", ",", "x", ")", ";", "x", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "reg10", ",", "reg11", ")", ";", "x", "=", "gen_const_mem", "(", "Pmode", ",", "x", ")", ";", "emit_move_insn", "(", "reg11", ",", "x", ")", ";", "}", "else", "emit_move_insn", "(", "reg11", ",", "split_stack_fn_large", ")", ";", "fn", "=", "reg11", ";", "argval", "=", "(", "(", "args_size", "<<", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "+", "allocate", ";", "emit_move_insn", "(", "reg10", ",", "GEN_INT", "(", "argval", ")", ")", ";", "}", "else", "{", "emit_move_insn", "(", "reg10", ",", "allocate_rtx", ")", ";", "emit_move_insn", "(", "reg11", ",", "GEN_INT", "(", "args_size", ")", ")", ";", "use_reg", "(", "&", "call_fusage", ",", "reg11", ")", ";", "}", "use_reg", "(", "&", "call_fusage", ",", "reg10", ")", ";", "}", "else", "{", "rtx_insn", "", "insn", "=", "emit_insn", "(", "gen_push", "(", "GEN_INT", "(", "args_size", ")", ")", ")", ";", "add_reg_note", "(", "insn", ",", "REG_ARGS_SIZE", ",", "GEN_INT", "(", "UNITS_PER_WORD", ")", ")", ";", "insn", "=", "emit_insn", "(", "gen_push", "(", "allocate_rtx", ")", ")", ";", "add_reg_note", "(", "insn", ",", "REG_ARGS_SIZE", ",", "GEN_INT", "(", "<NUM_LIT>", "", "UNITS_PER_WORD", ")", ")", ";", "pop", "=", "GEN_INT", "(", "<NUM_LIT>", "", "UNITS_PER_WORD", ")", ";", "}", "call_insn", "=", "ix86_expand_call", "(", "NULL_RTX", ",", "gen_rtx_MEM", "(", "QImode", ",", "fn", ")", ",", "GEN_INT", "(", "UNITS_PER_WORD", ")", ",", "constm1_rtx", ",", "pop", ",", "false", ")", ";", "add_function_usage_to", "(", "call_insn", ",", "call_fusage", ")", ";", "if", "(", "!", "TARGET_64BIT", ")", "add_reg_note", "(", "call_insn", ",", "REG_ARGS_SIZE", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ";", "make_reg_eh_region_note_nothrow_nononlocal", "(", "call_insn", ")", ";", "gcc_assert", "(", "crtl", "->", "args", ".", "pops_args", "<", "<NUM_LIT>", ")", ";", "rtx_insn", "", "ret_insn", "=", "emit_insn", "(", "gen_split_stack_return", "(", "GEN_INT", "(", "crtl", "->", "args", ".", "pops_args", ")", ")", ")", ";", "if", "(", "(", "flag_cf_protection", "&", "CF_BRANCH", ")", ")", "{", "rtx", "cet_eb", "=", "gen_nop_endbr", "(", ")", ";", "emit_insn_after", "(", "cet_eb", ",", "ret_insn", ")", ";", "}", "if", "(", "TARGET_64BIT", "&&", "DECL_STATIC_CHAIN", "(", "cfun", "->", "decl", ")", ")", "emit_move_insn", "(", "gen_rtx_REG", "(", "word_mode", ",", "R10_REG", ")", ",", "gen_rtx_REG", "(", "word_mode", ",", "AX_REG", ")", ")", ";", "if", "(", "cfun", "->", "machine", "->", "split_stack_varargs_pointer", "!=", "NULL_RTX", ")", "{", "unsigned", "int", "scratch_regno", ";", "rtx", "frame_reg", ";", "int", "words", ";", "scratch_regno", "=", "split_stack_prologue_scratch_regno", "(", ")", ";", "scratch_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "scratch_regno", ")", ";", "frame_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "BP_REG", ")", ";", "words", "=", "TARGET_64BIT", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "emit_insn", "(", "gen_rtx_SET", "(", "scratch_reg", ",", "plus_constant", "(", "Pmode", ",", "frame_reg", ",", "words", "", "UNITS_PER_WORD", ")", ")", ")", ";", "varargs_label", "=", "gen_label_rtx", "(", ")", ";", "emit_jump_insn", "(", "gen_jump", "(", "varargs_label", ")", ")", ";", "JUMP_LABEL", "(", "get_last_insn", "(", ")", ")", "=", "varargs_label", ";", "emit_barrier", "(", ")", ";", "}", "emit_label", "(", "label", ")", ";", "LABEL_NUSES", "(", "label", ")", "=", "<NUM_LIT>", ";", "if", "(", "cfun", "->", "machine", "->", "split_stack_varargs_pointer", "!=", "NULL_RTX", ")", "{", "emit_insn", "(", "gen_rtx_SET", "(", "scratch_reg", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "UNITS_PER_WORD", ")", ")", ")", ";", "emit_label", "(", "varargs_label", ")", ";", "LABEL_NUSES", "(", "varargs_label", ")", "=", "<NUM_LIT>", ";", "}", "}" ]	[ "Handle", "-fsplit-stack", ".", "These", "are", "the", "first", "instructions", "in", "the", "function", ",", "even", "before", "the", "regular", "prologue", "." ]
GCC	arm	MD	next_suggestion	CPU	618,729	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]	[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_CDE", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
GCC	rs6000	CPP	stmt_completion	CPU	618,730	[ "_", "_", "Y", ")", ";" ]	[ "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "and", "n_u32", "(", "unsigned", "int", "_", "_", "X", ",", "unsigned", "int", "_", "_", "Y", ")", "{", "return", "(", "~", "_", "_", "X", "&" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	618,731	[ "}" ]	[ "if", "(", "Imm", ".", "IsFPImm", ")", "{", "if", "(", "type", "==", "MVT", "::", "f64", "\|\|", "type", "==", "MVT", "::", "i64", ")", "{", "return", "AMDGPU", "::", "isInlinableLiteral64", "(", "Imm", ".", "Val", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "APFloat", "FPLiteral", "(", "APFloat", "::", "IEEEdouble", "(", ")", ",", "APInt", "(", "<NUM_LIT>", ",", "Imm", ".", "Val", ")", ")", ";", "if", "(", "!", "canLosslesslyConvertToFPType", "(", "FPLiteral", ",", "type", ")", ")", "return", "false", ";", "return", "AMDGPU", "::", "isInlinableLiteral32", "(", "static_cast", "<", "int32_t", ">", "(", "FPLiteral", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ")", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ";" ]
GCC	i386	MD	program_repair	CPU	618,732	[ "<FIXS>", "emit_insn", "(", "gen_insv_1", "(", "MODE", ">", "mode", ",", "dst", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "<FIXE>" ]	[ "elsedst", "=", "operands", "[", "<NUM_LIT>", "]", "<BUGS>", "emit_insn", "(", "gen_insv", "mode", ">", "_1", "(", "dst", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "<BUGE>", "if", "(", "dst", "!", "=", "operands", "[", "<NUM_LIT>", "]", ")" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	618,733	[ "TLSModel", "::", "Model", "model", "=", "getTargetMachine", "(", ")", ".", "getTLSModel", "(", "GV", ")", ";" ]	[ "GlobalAddressSDNode", "", "GA", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", ";", "DebugLoc", "dl", "=", "GA", "->", "getDebugLoc", "(", ")", ";", "const", "GlobalValue", "", "GV", "=", "GA", "->", "getGlobal", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "bool", "is64bit", "=", "PPCSubTarget", ".", "isPPC64", "(", ")", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	618,734	[ "Operands", "[", "I", "]", ";" ]	[ "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "Operands", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "delete" ]
LLVM	AArch64	CPP	stmt_completion	CPU	618,735	[ ":" ]	[ "case", "ISD", "::", "VSELECT", ":", "return", "performVSelectCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "ISD", "::", "LOAD", ":", "if", "(", "performTBISimplification", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DCI", ",", "DAG", ")", ")", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "ISD", "::", "STORE", ":", "return", "performSTORECombine", "(", "N", ",", "DCI", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "performBRCONDCombine", "(", "N", ",", "DCI", ",", "DAG", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "performTBZCombine", "(", "N", ",", "DCI", ",", "DAG", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "performCONDCombine", "(", "N", ",", "DCI", ",", "DAG", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "performPostLD1Combine", "(", "N", ",", "DCI", ",", "false", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "performNVCASTCombine", "(", "N", ")", ";", "case", "ISD", "::", "INSERT_VECTOR_ELT", ":", "return", "performPostLD1Combine", "(", "N", ",", "DCI", ",", "true", ")", ";", "case", "ISD", "::", "INTRINSIC_VOID", ":", "case", "ISD", "::", "INTRINSIC_W_CHAIN", ":", "switch", "(", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", "{", "case", "Intrinsic", "::", "aarch64_neon_ld2", ":", "case", "Intrinsic", "::", "aarch64_neon_ld3", ":", "case", "Intrinsic", "::", "aarch64_neon_ld4", ":", "case", "Intrinsic", "::", "aarch64_neon_ld1x2", ":", "case", "Intrinsic", "::", "aarch64_neon_ld1x3", ":", "case", "Intrinsic", "::", "aarch64_neon_ld1x4", ":", "case", "Intrinsic", "::", "aarch64_neon_ld2lane", ":", "case", "Intrinsic", "::", "aarch64_neon_ld3lane", ":", "case", "Intrinsic", "::", "aarch64_neon_ld4lane", ":", "case", "Intrinsic", "::", "aarch64_neon_ld2r" ]
LLVM	LC2200	CPP	next_suggestion	CPU	618,736	[ "setOperationAction", "(", "ISD", "::", "BR", ",", "MVT", "::", "Other", ",", "Custom", ")", ";" ]	[ "setOperationAction", "(", "ISD", "::", "SIGN_EXTEND_INREG", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "GlobalAddress", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "BRCOND", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SUB", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SHL", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "SRL", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "MUL", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SMUL_LOHI", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "UMUL_LOHI", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SDIV", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "UDIV", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SREM", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SDIVREM", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "UREM", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "BR_CC", ",", "MVT", "::", "Other", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "BR_CC", ",", "MVT", "::", "i32", ",", "Custom", ")", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	618,737	[ "default", ":" ]	[ "if", "(", "(", "M", "!=", "CodeModel", "::", "Small", "\|\|", "R", "!=", "Reloc", "::", "Static", ")", "&&", "Subtarget", "->", "is64Bit", "(", ")", "&&", "(", "AM", ".", "BaseOffs", "\|\|", "AM", ".", "Scale", ">", "<NUM_LIT>", ")", ")", "return", "false", ";", "}", "switch", "(", "AM", ".", "Scale", ")", "{", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "if", "(", "AM", ".", "HasBaseReg", ")", "return", "false", ";", "break", ";" ]
LLVM	AArch64	CPP	next_suggestion	CPU	618,738	[ "EVT", "SelValTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "ValTy", ")", ";" ]	[ "static", "const", "TypeConversionCostTblEntry", "<", "MVT", "::", "SimpleValueType", ">", "VectorSelectTbl", "[", "]", "=", "{", "{", "ISD", "::", "SELECT", ",", "MVT", "::", "v16i1", ",", "MVT", "::", "v16i16", ",", "<NUM_LIT>", "", "AmortizationCost", "}", ",", "{", "ISD", "::", "SELECT", ",", "MVT", "::", "v8i1", ",", "MVT", "::", "v8i32", ",", "<NUM_LIT>", "", "AmortizationCost", "}", ",", "{", "ISD", "::", "SELECT", ",", "MVT", "::", "v16i1", ",", "MVT", "::", "v16i32", ",", "<NUM_LIT>", "", "AmortizationCost", "}", ",", "{", "ISD", "::", "SELECT", ",", "MVT", "::", "v4i1", ",", "MVT", "::", "v4i64", ",", "<NUM_LIT>", "", "AmortizationCost", "}", ",", "{", "ISD", "::", "SELECT", ",", "MVT", "::", "v8i1", ",", "MVT", "::", "v8i64", ",", "<NUM_LIT>", "", "AmortizationCost", "}", ",", "{", "ISD", "::", "SELECT", ",", "MVT", "::", "v16i1", ",", "MVT", "::", "v16i64", ",", "<NUM_LIT>", "", "AmortizationCost", "}", "}", ";", "EVT", "SelCondTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "CondTy", ")", ";" ]
GCC	mips	MD	stmt_completion	CPU	618,739	[ ")", "]", ")" ]	[ "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "{", "operands", "[", "<NUM_LIT>", "]", "=", "gen_lowpart", "(", "DImode", ",", "operands", "[", "<NUM_LIT>", "]", ")", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "BITS_PER_WORD", "-", "GET_MODE_BITSIZE", "(", "<", "MODE", ">", "mode", ")", ")", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC	ia64	MD	stmt_completion	CPU	618,740	[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "XF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "neg", ":", "XF", "(", "match_operand", ":", "XF" ]
LLVM	SystemZ	CPP	stmt_completion	CPU	618,741	[ ")", ".", "add", "(", "Mode", ")", ".", "add", "(", "Src", ")", ".", "add", "(", "Suppress", ")", ";" ]	[ "MachineOperand", "Mode", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MI", ".", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "MI", ".", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "MI", ".", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "MI", ".", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "Opcode", ")", ")", ";", "MachineInstrBuilder", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "&", "MI", ")", ".", "add", "(", "Dest" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	618,742	[ "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";" ]	[ "let", "SrcA", "=", "src", ";", "let", "SrcB", "=", "{", "<NUM_LIT>", ",", "mask", ",", "<NUM_LIT>", "}", ";", "let", "SrcExtra", "=", "dst", ";", "let", "Switches", "=", "sw", ";", "let", "Switches", "{", "<NUM_LIT>", "}", "=", "MaskInReg", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "VectorPred", "=", "<NUM_LIT>", ";" ]
LLVM	Patmos	CPP	stmt_completion	VLIW	618,743	[ "]", ")", "->", "getStartLoc", "(", ")", ";" ]	[ "MCOperand", "&", "MCO", "=", "Inst", ".", "getOperand", "(", "ImmOpNo", ")", ";", "if", "(", "MCO", ".", "isImm", "(", ")", "&&", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "MCO", ".", "getImm", "(", ")", ")", "&&", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "MCO", ".", "getImm", "(", ")", ")", ")", "{", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "immediate operand too large for ALUl format", "<STR_LIT>", ")", ";", "}", "}", "if", "(", "Format", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "Format", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "const", "MCOperand", "&", "MCO", "=", "Inst", ".", "getOperand", "(", "ImmOpNo", ")", ";", "if", "(", "!", "MCO", ".", "isExpr", "(", ")", ")", "{", "assert", "(", "MCO", ".", "isImm", "(", ")", "&&", "<STR_LIT>", "expected immediate operand for ALUi format", "<STR_LIT>", ")", ";", "if", "(", "(", "Format", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "MCO", ".", "getImm", "(", ")", ")", ")", "\|\|", "(", "ImmSigned", "&&", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "MCO", ".", "getImm", "(", ")", ")", ")", "\|\|", "(", "!", "ImmSigned", "&&", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "MCO", ".", "getImm", "(", ")", ")", ")", ")", "{", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "immediate operand is out of range", "<STR_LIT>", ")", ";", "}", "}", "}", "if", "(", "Format", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "Format", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "const", "MCOperand", "&", "MCO", "=", "Inst", ".", "getOperand", "(", "ImmOpNo", ")", ";", "if", "(", "!", "MCO", ".", "isExpr", "(", ")", ")", "{", "assert", "(", "MCO", ".", "isImm", "(", ")", "&&", "<STR_LIT>", "expected immediate operand for ALUi format", "<STR_LIT>", ")", ";", "if", "(", "(", "ImmSigned", "&&", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "MCO", ".", "getImm", "(", ")", ")", ")", "\|\|", "(", "!", "ImmSigned", "&&", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "MCO", ".", "getImm", "(", ")", ")", ")", ")", "{", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "immediate offset is out of range", "<STR_LIT>", ")", ";", "}", "}", "}", "if", "(", "BundleCounter", ">=", "IssueWidth", ")", "{", "Error", "(", "IDLoc", ",", "<STR_LIT>", "the bundle consists of too many instructions", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "BundleCounter", "=", "InBundle", "?", "BundleCounter", "+", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "Out", ".", "emitInstruction", "(", "Inst", ",", "getSTI", "(", ")", ")", ";", "return", "false", ";", "}", "case", "Match_MissingFeature", ":", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "instruction use requires an option to be enabled", "<STR_LIT>", ")", ";", "case", "Match_MnemonicFail", ":", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "unrecognized instruction mnemonic", "<STR_LIT>", ")", ";", "case", "Match_InvalidOperand", ":", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "<NUM_LIT>", "U", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "too few operands for instruction", "<STR_LIT>", ")", ";", "ErrorLoc", "=", "static_cast", "<", "PatmosOperand", "", ">", "(", "&", "", "Operands", "[", "ErrorInfo" ]
GCC	aarch64	MD	stmt_completion	CPU	618,744	[ "<STR_LIT>", "<STR_LIT>", ")", "]" ]	[ "UNSPEC_ADDV", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr" ]
LLVM	PowerPC	TD	stmt_completion	CPU	618,745	[ "[", "]", ">", ";" ]	[ "def", "PPCcmpb", ":", "SDNode", "<", "<STR_LIT>", ",", "SDTIntBinOp", "," ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	618,746	[ "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "AMDGPU", "::", "COPY", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ";" ]	[ "MachineBasicBlock", "", "BB", "=", "I", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "Register", "DstReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "unsigned", "Size", "=", "MRI", "->", "getType", "(", "DstReg", ")", ".", "getSizeInBits", "(", ")", ";", "const", "bool", "Is64", "=", "Size", "==", "<NUM_LIT>", ";", "if", "(", "Size", "!=", "STI", ".", "getWavefrontSize", "(", ")", ")", "return", "false", ";", "Optional", "<", "ValueAndVReg", ">", "Arg", "=", "getConstantVRegValWithLookThrough", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "", "MRI", ",", "true", ")", ";", "if", "(", "Arg", ".", "hasValue", "(", ")", ")", "{", "const", "int64_t", "Value", "=", "Arg", ".", "getValue", "(", ")", ".", "Value", ".", "getSExtValue", "(", ")", ";", "if", "(", "Value", "==", "<NUM_LIT>", ")", "{", "unsigned", "Opcode", "=", "Is64", "?", "AMDGPU", "::", "S_MOV_B64", ":", "AMDGPU", "::", "S_MOV_B32", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "DstReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "Value", "==", "-", "<NUM_LIT>", ")", "{", "Register", "SrcReg", "=", "Is64", "?", "AMDGPU", "::", "EXEC", ":", "AMDGPU", "::", "EXEC_LO", ";" ]
LLVM	Videocore	CPP	next_suggestion	DSP	618,747	[ "}" ]	[ "unsigned", "VideocoreELFObjectWriter", "::", "GetRelocType", "(", "const", "MCValue", "&", "Target", ",", "const", "MCFixup", "&", "Fixup", ",", "bool", "IsPCRel", ",", "bool", "IsRelocWithSymbol", ",", "int64_t", "Addend", ")", "const", "{", "unsigned", "Kind", "=", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", "invalid fixup kind!", "<STR_LIT>", ")", ";" ]
GCC	i386	CPP	next_suggestion	CPU	618,748	[ "if", "(", "(", "mode1", "==", "E_SCmode", "&&", "mode2", "==", "E_DImode", ")", "\|\|", "(", "mode1", "==", "E_DImode", "&&", "mode2", "==", "E_SCmode", ")", ")", "return", "TARGET_64BIT", ";" ]	[ "if", "(", "GET_MODE_SIZE", "(", "mode2", ")", "==", "<NUM_LIT>", "&&", "ix86_hard_regno_mode_ok", "(", "FIRST_SSE_REG", ",", "mode2", ")", ")", "return", "(", "GET_MODE_SIZE", "(", "mode1", ")", "==", "<NUM_LIT>", "&&", "ix86_hard_regno_mode_ok", "(", "FIRST_SSE_REG", ",", "mode1", ")", ")", ";", "if", "(", "GET_MODE_SIZE", "(", "mode2", ")", "==", "<NUM_LIT>", "&&", "ix86_hard_regno_mode_ok", "(", "FIRST_MMX_REG", ",", "mode2", ")", ")", "return", "(", "GET_MODE_SIZE", "(", "mode1", ")", "==", "<NUM_LIT>", "&&", "ix86_hard_regno_mode_ok", "(", "FIRST_MMX_REG", ",", "mode1", ")", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	618,749	[ "let", "isNewValue", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";" ]
LLVM	X86	TD	program_repair	CPU	618,750	[ "<FIXS>", "OpSize16", ",", "T8", ";", "<FIXE>", "<FIXS>", "OpSize32", ",", "T8", ";", "<FIXE>", "<FIXS>", "T8", ";", "<FIXE>", "<FIXS>", "OpSize16", ",", "T8", ";", "<FIXE>", "<FIXS>", "OpSize32", ",", "T8", ";", "<FIXE>", "<FIXS>", "T8", ";", "<FIXE>" ]	[ "def", "MOVBE16rm", ":", "I", "<NUM_LIT>", ",", "MRMSrcMem", ",", "(", "outs", "GR16", ":", "$", "dst", ")", ",", "(", "ins", "i16mem", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "GR16", ":", "$", "dst", ",", "(", "bswap", "(", "loadi16", "addr", ":", "$", "src", ")", ")", ")", "]", ">", ",", "<BUGS>", "OpSize16", ",", "T8", ",", "PS", ";", "<BUGE>", "def", "MOVBE32rm", ":", "I", "<NUM_LIT>", ",", "MRMSrcMem", ",", "(", "outs", "GR32", ":", "$", "dst", ")", ",", "(", "ins", "i32mem", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "GR32", ":", "$", "dst", ",", "(", "bswap", "(", "loadi32", "addr", ":", "$", "src", ")", ")", ")", "]", ">", ",", "<BUGS>", "OpSize32", ",", "T8", ",", "PS", ";", "<BUGE>", "def", "MOVBE64rm", ":", "RI", "<NUM_LIT>", ",", "MRMSrcMem", ",", "(", "outs", "GR64", ":", "$", "dst", ")", ",", "(", "ins", "i64mem", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "GR64", ":", "$", "dst", ",", "(", "bswap", "(", "loadi64", "addr", ":", "$", "src", ")", ")", ")", "]", ">", ",", "<BUGS>", "T8", ",", "PS", ";", "<BUGE>", "}", "let", "SchedRW", "=", "[", "WriteStore", "]", "in", "{", "def", "MOVBE16mr", ":", "I", "<NUM_LIT>", ",", "MRMDestMem", ",", "(", "outs", ")", ",", "(", "ins", "i16mem", ":", "$", "dst", ",", "GR16", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "(", "store", "(", "bswap", "GR16", ":", "$", "src", ")", ",", "addr", ":", "$", "dst", ")", "]", ">", ",", "<BUGS>", "OpSize16", ",", "T8", ",", "PS", ";", "<BUGE>", "def", "MOVBE32mr", ":", "I", "<NUM_LIT>", ",", "MRMDestMem", ",", "(", "outs", ")", ",", "(", "ins", "i32mem", ":", "$", "dst", ",", "GR32", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "(", "store", "(", "bswap", "GR32", ":", "$", "src", ")", ",", "addr", ":", "$", "dst", ")", "]", ">", ",", "<BUGS>", "OpSize32", ",", "T8", ",", "PS", ";", "<BUGE>", "def", "MOVBE64mr", ":", "RI", "<NUM_LIT>", ",", "MRMDestMem", ",", "(", "outs", ")", ",", "(", "ins", "i64mem", ":", "$", "dst", ",", "GR64", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "(", "store", "(", "bswap", "GR64", ":", "$", "src", ")", ",", "addr", ":", "$", "dst", ")", "]", ">", ",", "<BUGS>", "T8", ",", "PS", ";", "<BUGE>", "}", "}" ]
GCC	rs6000	CPP	next_suggestion	CPU	618,751	[ "}" ]	[ "static", "_", "_", "inline", "qword", "si_fceq", "(", "qword", "a", ",", "qword", "b", ")", "{", "return", "(", "(", "qword", ")", "(", "vec_cmpeq", "(", "(", "vec_float4", ")", "(", "a", ")", ",", "(", "vec_float4", ")", "(", "b", ")", ")", ")", ")", ";" ]
LLVM	Hexagon	CPP	program_repair	DSP	618,752	[ "<FIXS>", "if", "(", "HexagonMCInstrInfo", "::", "getType", "(", "MCII", ",", "*", "HMI", ".", "getInst", "(", ")", ")", "==", "<FIXE>", "<FIXS>", "if", "(", "!", "vHistFound", ")", "{", "reportWarning", "(", "<STR_LIT>", "register `", "<STR_LIT>", "+", "Twine", "(", "RI", ".", "getName", "(", "R", ")", ")", "+", "<STR_LIT>", "' used with `.tmp' but not used in the same packet", "<STR_LIT>", ")", ";", "<FIXE>" ]	[ "bool", "vHistFound", "=", "false", ";", "for", "(", "auto", "const", "&", "HMI", ":", "HexagonMCInstrInfo", "::", "bundleInstructions", "(", "MCB", ")", ")", "{", "<BUGS>", "if", "(", "llvm", "::", "HexagonMCInstrInfo", "::", "getType", "(", "MCII", ",", "*", "HMI", ".", "getInst", "(", ")", ")", "==", "<BUGE>", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "vHistFound", "=", "true", ";", "break", ";", "}", "}", "<BUGS>", "if", "(", "vHistFound", "==", "false", ")", "{", "reportWarning", "(", "<STR_LIT>", "register `", "<STR_LIT>", "+", "llvm", "::", "Twine", "(", "RI", ".", "getName", "(", "R", ")", ")", "+", "<STR_LIT>", "' used with `.tmp' ", "<STR_LIT>", "<STR_LIT>", "but not used in the same packet", "<STR_LIT>", ")", ";", "<BUGE>", "return", "true", ";", "}", "}" ]
GCC	arm	MD	next_suggestion	CPU	618,753	[ ")" ]	[ "(", "match_operand", ":", "VMDI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VQDMLAL", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	618,754	[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";" ]	[ "static", "const", "MCPhysReg", "CtrlRegDecoderTable", "[", "]", "=", "{", "SA0", ",", "LC0", ",", "SA1", ",", "LC1", ",", "P3_0", ",", "C5", ",", "C6", ",", "C7", ",", "USR", ",", "PC", ",", "UGP", ",", "GP", ",", "CS0", ",", "CS1", ",", "UPCL", ",", "UPCH", ",", "FRAMELIMIT", ",", "FRAMEKEY", ",", "PKTCOUNTLO", ",", "PKTCOUNTHI", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "UTIMERLO", ",", "UTIMERHI", "}", ";", "if", "(", "RegNo", ">=", "array_lengthof", "(", "CtrlRegDecoderTable", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "static_assert", "(", "NoRegister", "==", "<NUM_LIT>", ",", "<STR_LIT>", "Expecting NoRegister to be 0", "<STR_LIT>", ")", ";", "if", "(", "CtrlRegDecoderTable", "[", "RegNo", "]", "==", "NoRegister", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Register", "=", "CtrlRegDecoderTable", "[", "RegNo", "]", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	618,755	[ "opnode", ",", "v2i32", ">", ";" ]	[ "def", "_2s", ":", "NeonI_Permute", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "opcode", ",", "asmop", ",", "VPR64", ",", "<STR_LIT>", "," ]
LLVM	AArch64	TD	stmt_completion	CPU	618,756	[ "$", "Bn", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ">", ";" ]	[ "def", ":", "InstAlias", "<", "<STR_LIT>", ",", "(", "!", "cast", "<", "Instruction", ">", "(", "NAME", "#", "_B", ")", "ZPR8", ":", "$", "Zd", ",", "FPR8asZPR", ":" ]
LLVM	AArch64	TD	next_suggestion	CPU	618,757	[ "let", "Constraints", "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "opc", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "pattern", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rdn", ";", "let", "AsmString", "=", "!", "if", "(", "!", "eq", "(", "opc", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ")", ",", "!", "strconcat", "(", "asm", ",", "<STR_LIT>", ")", ",", "!", "strconcat", "(", "asm", ",", "<STR_LIT>", ")", ")", ";" ]
LLVM	Sparc	CPP	stmt_completion	CPU	618,758	[ ";" ]	[ "inline", "static", "unsigned", "LOX10", "(", "int64_t", "imm", ")", "{", "return", "~", "LO10", "(", "~", "imm", ")" ]
GCC	mips	MD	next_suggestion	CPU	618,759	[ "<STR_LIT>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "pc", ")", "(", "if_then_else", "(", "match_operator", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "pc", ")", ")", ")", "]" ]
LLVM	ARM	CPP	next_suggestion	CPU	618,760	[ "SDValue", "NewSP", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "ARM", "::", "SP", ",", "MVT", "::", "i32", ")", ";" ]	[ "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Size", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Words", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "DL", ",", "MVT", "::", "i32", ",", "Size", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ")", ";", "SDValue", "Flag", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "ARM", "::", "R4", ",", "Words", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "i32", ",", "MVT", "::", "Glue", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "NodeTys", ",", "Chain", ",", "Flag", ")", ";" ]
LLVM	M68k	CPP	next_suggestion	MPU	618,761	[ "}" ]	[ "const", "uint32_t", "*", "M68kRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", ")", "const", "{", "return", "CSR_STD_RegMask", ";" ]
LLVM	AArch64	CPP	next_suggestion	CPU	618,762	[ "unsigned", "ImmS", "=", "Width", "-", "<NUM_LIT>", ";" ]	[ "int", "DstLSB", ",", "Width", ";", "if", "(", "!", "isBitfieldPositioningOp", "(", "CurDAG", ",", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "false", ",", "Op0", ",", "DstLSB", ",", "Width", ")", ")", "return", "false", ";", "unsigned", "ImmR", "=", "(", "VT", ".", "getSizeInBits", "(", ")", "-", "DstLSB", ")", "%", "VT", ".", "getSizeInBits", "(", ")", ";" ]
GCC	mn10300	CPP	next_suggestion	MPU	618,763	[ "return", "CCZNmode", ";" ]	[ "int", "req", ";", "if", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "x", ")", ")", "==", "MODE_FLOAT", ")", "return", "CC_FLOATmode", ";", "req", "=", "cc_flags_for_code", "(", "code", ")", ";", "if", "(", "req", "&", "CC_FLAG_V", ")", "return", "CCmode", ";", "if", "(", "req", "&", "CC_FLAG_C", ")", "return", "CCZNCmode", ";" ]
LLVM	AMDGPU	CPP	program_repair	GPU	618,764	[ "<FIXS>", "const", "DebugLoc", "&", "DL", ",", "bool", "IsProlog", ")", "{", "<FIXE>", "<FIXS>", "<FIXE>" ]	[ "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "<BUGS>", "bool", "IsProlog", ")", "{", "<BUGE>", "Register", "ScratchExecCopy", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "GCNSubtarget", ">", "(", ")", ";", "const", "SIInstrInfo", "", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "SIRegisterInfo", "&", "TRI", "=", "TII", "->", "getRegisterInfo", "(", ")", ";", "SIMachineFunctionInfo", "", "FuncInfo", "=", "MF", ".", "getInfo", "SIMachineFunctionInfo", ">", "(", ")", ";", "<BUGS>", "DebugLoc", "DL", ";", "<BUGE>", "initLiveRegs", "(", "LiveRegs", ",", "TRI", ",", "FuncInfo", ",", "MF", ",", "MBB", ",", "MBBI", ",", "IsProlog", ")", ";" ]
GCC	i386	CPP	stmt_completion	CPU	618,765	[ "U", ",", "_", "_", "m512i", "_", "_", "A", ",", "const", "int", "_", "_", "imm", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_srli_epi16", "(", "_", "_", "mmask32", "_", "_" ]
GCC	nds32	CPP	next_suggestion	CPU	618,766	[ "}" ]	[ "static", "tree", "nds32_builtin_decl", "(", "unsigned", "code", ",", "bool", "initialize_p", ")", "{", "return", "nds32_builtin_decl_impl", "(", "code", ",", "initialize_p", ")", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	618,767	[ "=", "<NUM_LIT>", ";" ]	[ "def", "L2_loadrh_zomap", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_17e0d2cd", ",", "TypeMAPPING", ">", "{", "let", "hasNewValue" ]
LLVM	R600	CPP	stmt_completion	GPU	618,768	[ ";" ]	[ "unsigned", "ImmReg", "=", "AMDGPU", "::", "ALU_LITERAL_X", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "ConstantFP", ")", "{", "assert", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "MVT", "::", "f64", ")", ";", "ConstantFPSDNode", "", "C", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "N", ")", ";", "APFloat", "Value", "=", "C", "->", "getValueAPF", "(", ")", ";", "float", "FloatValue", "=", "Value", ".", "convertToFloat", "(", ")", ";", "if", "(", "FloatValue", "==", "<NUM_LIT>", ")", "{", "ImmReg", "=", "AMDGPU", "::", "ZERO", ";", "}", "else", "if", "(", "FloatValue", "==", "<NUM_LIT>", ")", "{", "ImmReg", "=", "AMDGPU", "::", "HALF", ";", "}", "else", "if", "(", "FloatValue", "==", "<NUM_LIT>", ")", "{", "ImmReg", "=", "AMDGPU", "::", "ONE", ";", "}", "else", "{", "ImmValue", "=", "Value", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "}", "}", "else", "{", "assert", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "MVT", "::", "i64", ")", ";", "ConstantSDNode", "", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ")", ";", "if", "(", "C", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "{", "ImmReg", "=", "AMDGPU", "::", "ZERO", ";", "}", "else", "if", "(", "C", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "{", "ImmReg", "=", "AMDGPU", "::", "ONE_INT", ";", "}", "else", "{", "ImmValue", "=", "C", "->", "getZExtValue", "(", ")", ";", "}", "}", "for", "(", "SDNode", "::", "use_iterator", "Use", "=", "N", "->", "use_begin", "(", ")", ",", "Next", "=", "llvm", "::", "next", "(", "Use", ")", ";", "Use", "!=", "SDNode", "::", "use_end", "(", ")", ";", "Use", "=", "Next", ")", "{", "Next", "=", "llvm", "::", "next", "(", "Use", ")", ";", "std", "::", "vector", "<", "SDValue", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Use", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "Ops", ".", "push_back", "(", "Use", "->", "getOperand", "(", "i", ")", ")", ";", "}", "if", "(", "!", "Use", "->", "isMachineOpcode", "(", ")", ")", "{", "if", "(", "ImmReg", "==", "AMDGPU", "::", "ALU_LITERAL_X", ")", "{", "continue", ";", "}", "}", "else", "{", "if", "(", "!", "TII", "->", "isALUInstr", "(", "Use", "->", "getMachineOpcode", "(", ")", ")", "\|\|", "(", "TII", "->", "get", "(", "Use", "->", "getMachineOpcode", "(", ")", ")", ".", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "{", "continue", ";", "}", "int", "ImmIdx", "=", "TII", "->", "getOperandIdx", "(", "Use", "->", "getMachineOpcode", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "assert", "(", "ImmIdx", "!=", "-", "<NUM_LIT>", ")", ";", "ImmIdx", "--", ";", "if", "(", "ImmReg", "==", "AMDGPU", "::", "ALU_LITERAL_X", ")", "{", "ConstantSDNode", "", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Use", "->", "getOperand", "(", "ImmIdx", ")", ")", ";", "assert", "(", "C", ")", ";", "if", "(", "C", "->", "getZExtValue", "(", ")", "!=", "<NUM_LIT>", ")", "{", "continue", ";", "}", "Ops", "[", "ImmIdx", "]", "=", "CurDAG", "->", "getTargetConstant", "(", "ImmValue", ",", "MVT", "::", "i32", ")", ";", "}", "}", "Ops", "[", "Use", ".", "getOperandNo", "(", ")", "]", "=", "CurDAG", "->", "getRegister", "(", "ImmReg", ",", "MVT", "::", "i32", ")", ";", "CurDAG", "->", "UpdateNodeOperands", "(", "", "Use", ",", "Ops", ".", "data", "(", ")", ",", "Use", "->", "getNumOperands", "(", ")", ")", ";", "}", "break", ";", "}", "}", "SDNode", "", "Result", "=", "SelectCode", "(", "N", ")", ";", "const", "AMDGPUSubtarget", "&", "ST", "=", "TM", ".", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "device", "(", ")", "->", "getGeneration", "(", ")", "<=", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "const", "R600InstrInfo", "", "TII", "=", "static_cast", "<", "const", "R600InstrInfo", "", ">", "(", "TM", ".", "getInstrInfo", "(", ")", ")", ";", "if", "(", "Result", "&&", "Result", "->", "isMachineOpcode", "(", ")", "&&", "!", "(", "TII", "->", "get", "(", "Result", "->", "getMachineOpcode", "(", ")", ")", ".", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "TII", "->", "isALUInstr", "(", "Result", "->", "getMachineOpcode", "(", ")", ")", ")", "{", "bool", "IsModified", "=", "false", ";", "do", "{", "std", "::", "vector", "<", "SDValue", ">", "Ops", ";", "for", "(", "SDNode", "::", "op_iterator", "I", "=", "Result", "->", "op_begin", "(", ")", ",", "E", "=", "Result", "->", "op_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Ops", ".", "push_back", "(", "", "I", ")", ";", "IsModified", "=", "FoldOperands", "(", "Result", "->", "getMachineOpcode", "(", ")", ",", "TII", ",", "Ops", ")", ";", "if", "(", "IsModified", ")", "{", "Result", "=", "CurDAG", "->", "UpdateNodeOperands", "(", "Result", ",", "Ops", ".", "data", "(", ")", ",", "Ops", ".", "size", "(", ")", ")", ";", "}", "}", "while", "(", "IsModified", ")" ]
LLVM	AArch64	CPP	next_suggestion	CPU	618,769	[ "}" ]	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "true", ";", "default", ":", "break", ";", "}", "return", "false", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	618,770	[ "Named", ".", "LGKM", ";" ]	[ "return", "WaitedOn", ".", "Named", ".", "LGKM", "!=", "LastIssued", "." ]
LLVM	Mips	CPP	next_suggestion	CPU	618,771	[ "}" ]	[ "bool", "inMicroMipsMode", "(", ")", "const", "{", "return", "STI", ".", "getFeatureBits", "(", ")", "&", "Mips", "::", "FeatureMicroMips", ";" ]
LLVM	PowerPC	CPP	program_repair	CPU	618,772	[ "<FIXS>", "BuildMI", "(", "*", "BB", ",", "BB", "->", "begin", "(", ")", ",", "dl", ",", "TII", "->", "get", "(", "PPC", "::", "PHI", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "<FIXE>" ]	[ "BB", "=", "sinkMBB", ";", "<BUGS>", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "PPC", "::", "PHI", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "<BUGE>", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "copy0MBB", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "thisMBB", ")", ";", "}" ]
LLVM	Hexagon	TD	next_suggestion	DSP	618,773	[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCompare", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]
LLVM	BPF	CPP	code_generation	Virtual ISA	618,774	[ "const", "char", "*", "BPFTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "Opcode", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "BPFISD::RET_FLAG", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "BPFISD::CALL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "BPFISD::SELECT_CC", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "BPFISD::BR_CC", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "BPFISD::Wrapper", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "BPFISD::MEMCPY", "<STR_LIT>", ";", "}", "return", "nullptr", ";", "}" ]	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]
LLVM	M680x0	CPP	stmt_completion	MPU	618,775	[ ")", "const", "{" ]	[ "unsigned", "getStackRegister", "(" ]
GCC	i386	CPP	next_suggestion	CPU	618,776	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m512d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_permutevar_pd", "(", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m512d", "_", "_", "A", ",", "_", "_", "m512i", "_", "_", "C", ")", "{", "return", "(", "_", "_", "m512d", ")", "_", "_", "builtin_ia32_vpermilvarpd512_mask", "(", "(", "_", "_", "v8df", ")", "_", "_", "A", ",", "(", "_", "_", "v8di", ")", "_", "_", "C", ",", "(", "_", "_", "v8df", ")", "_", "mm512_setzero_pd", "(", ")", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]
GCC	sh	MD	stmt_completion	CPU	618,777	[ "]", ")" ]	[ "(", "ior", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")" ]
LLVM	Kudeyar	CPP	next_suggestion	CPU	618,778	[ "return", "res", ";" ]	[ "}", "SDNode", "*", "res", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "N", "->", "getDebugLoc", "(", ")", ",", "MVT", "::", "i32", ",", "MVT", "::", "Other", ",", "ST", "->", "getValue", "(", ")", ",", "ST", "->", "getBasePtr", "(", ")", ",", "ST", "->", "getChain", "(", ")", ")", ";" ]
GCC	cris	MD	stmt_completion	MPU	618,779	[ ")", ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "match_code", "<STR_LIT>" ]
LLVM	X86	CPP	stmt_completion	CPU	618,780	[ ";" ]	[ "OutStreamer", "->", "emitCodeAlignment", "(", "<NUM_LIT>", ",", "&", "getSubtargetInfo", "(", ")", ")", ";", "OutStreamer", "->", "emitLabel", "(", "CurSled", ")", ";", "OutStreamer", "->", "emitBinaryData", "(", "<STR_LIT>", "\\xeb\\x14", "<STR_LIT>", ")", ";", "const", "Register", "DestRegs", "[", "]", "=", "{", "X86", "::", "RDI", ",", "X86", "::", "RSI", ",", "X86", "::", "RDX", "}", ";", "bool", "UsedMask", "[", "]", "=", "{", "false", ",", "false", ",", "false", "}", ";", "Register", "SrcRegs", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "MI", ".", "getNumOperands", "(", ")", ";", "++", "I", ")", "if", "(", "auto", "Op", "=", "MCIL", ".", "LowerMachineOperand", "(", "&", "MI", ",", "MI", ".", "getOperand", "(", "I", ")", ")", ")", "{", "assert", "(", "Op", "->", "isReg", "(", ")", "&&", "<STR_LIT>", "Only supports arguments in registers", "<STR_LIT>", ")", ";", "SrcRegs", "[", "I", "]", "=", "getX86SubSuperRegister", "(", "Op", "->", "getReg", "(", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "SrcRegs", "[", "I", "]", "!=", "DestRegs", "[", "I", "]", ")", "{", "UsedMask", "[", "I", "]", "=", "true", ";", "EmitAndCountInstruction", "(", "MCInstBuilder", "(", "X86", "::", "PUSH64r", ")", ".", "addReg", "(", "DestRegs", "[", "I", "]", ")", ")", ";", "}", "else", "{", "emitX86Nops", "(", "", "OutStreamer", ",", "<NUM_LIT>", ",", "Subtarget", ")", ";", "}", "}", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "MI", ".", "getNumOperands", "(", ")", ";", "++", "I", ")", "if", "(", "UsedMask", "[", "I", "]", ")", "EmitAndCountInstruction", "(", "MCInstBuilder", "(", "X86", "::", "MOV64rr", ")", ".", "addReg", "(", "DestRegs", "[", "I", "]", ")", ".", "addReg", "(", "SrcRegs", "[", "I", "]", ")", ")", ";", "auto", "TSym", "=", "OutContext", ".", "getOrCreateSymbol", "(", "<STR_LIT>", "__xray_TypedEvent", "<STR_LIT>", ")", ";", "MachineOperand", "TOp", "=", "MachineOperand", "::", "CreateMCSymbol", "(", "TSym", ")", ";", "if", "(", "isPositionIndependent", "(", ")", ")", "TOp", ".", "setTargetFlags", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EmitAndCountInstruction", "(", "MCInstBuilder", "(", "X86", "::", "CALL64pcrel32", ")", ".", "addOperand", "(", "MCIL", ".", "LowerSymbolOperand", "(", "TOp", ",", "TSym", ")", ")", ")", ";", "for", "(", "unsigned", "I", "=", "sizeof", "UsedMask", ";", "I", "--", ">", "<NUM_LIT>", ";", ")", "if", "(", "UsedMask", "[", "I", "]", ")", "EmitAndCountInstruction", "(", "MCInstBuilder", "(", "X86", "::", "POP64r", ")", ".", "addReg", "(", "DestRegs", "[", "I", "]", ")", ")", ";", "else", "emitX86Nops", "(", "", "OutStreamer", ",", "<NUM_LIT>", ",", "Subtarget", ")", ";", "OutStreamer", "->", "AddComment", "(", "<STR_LIT>", "xray typed event end.", "<STR_LIT>", ")" ]
LLVM	Mips	TD	stmt_completion	CPU	618,781	[ "MipsVSMax", ",", "vsplati8_simm5", ",", "MSA128BOpnd", ">", ";" ]	[ "class", "MAXI_S_B_DESC", ":", "MSA_I5_DESC_BASE", "<", "<STR_LIT>", "," ]
LLVM	ARM	TD	stmt_completion	CPU	618,782	[ "sub", ",", "swap", ",", "oops", ",", "iops", ",", "itin", ",", "opc", ",", "asm", ">", "{" ]	[ "class", "AMulDualI", "<", "bit", "long", ",", "bit", "sub", ",", "bit", "swap", ",", "dag", "oops", ",", "dag", "iops", ",", "InstrItinClass", "itin", ",", "string", "opc", ",", "string", "asm", ">", ":", "AMulDualIbase", "<", "long", "," ]
GCC	v850	MD	next_suggestion	MPU	618,783	[ "<STR_LIT>" ]	[ "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "abs", ":", "DF", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	618,784	[ "}" ]	[ "void", "SIAnnotateControlFlow", "::", "push", "(", "BasicBlock", "", "BB", ",", "Value", "", "Saved", ")", "{", "Stack", ".", "push_back", "(", "std", "::", "make_pair", "(", "BB", ",", "Saved", ")", ")", ";" ]
GCC	i386	MD	stmt_completion	CPU	618,785	[ ")", "]", ")" ]	[ "(", "define_code_attr", "logic", "[", "(", "and", "<STR_LIT>", ")", "(", "ior", "<STR_LIT>", ")", "(", "xor", "<STR_LIT>" ]
LLVM	AMDGPU	CPP	program_repair	GPU	618,786	[ "<FIXS>", "Type", "", "AccessTy", "=", "Inst", "->", "getType", "(", ")", ";", "TypeSize", "AccessSize", "=", "DL", ".", "getTypeStoreSize", "(", "AccessTy", ")", ";", "if", "(", "AccessSize", "==", "VecStoreSize", "&&", "cast", "Constant", ">", "(", "Index", ")", "->", "isZeroValue", "(", ")", ")", "{", "if", "(", "AccessTy", "->", "isPtrOrPtrVectorTy", "(", ")", ")", "CurVal", "=", "CreateTempPtrIntCast", "(", "CurVal", ",", "AccessTy", ")", ";", "else", "if", "(", "CurVal", "->", "getType", "(", ")", "->", "isPtrOrPtrVectorTy", "(", ")", ")", "CurVal", "=", "CreateTempPtrIntCast", "(", "CurVal", ",", "CurVal", "->", "getType", "(", ")", ")", ";", "Value", "", "NewVal", "=", "Builder", ".", "CreateBitOrPointerCast", "(", "CurVal", ",", "AccessTy", ")", ";", "<FIXE>", "<FIXS>", "if", "(", "AccessTy", "!=", "VecEltTy", ")", "ExtractElement", "=", "Builder", ".", "CreateBitOrPointerCast", "(", "ExtractElement", ",", "AccessTy", ")", ";", "<FIXE>" ]	[ "cast", "LoadInst", ">", "(", "Inst", ")", "->", "getPointerOperand", "(", ")", ",", "GEPVectorIdx", ")", ";", "<BUGS>", "if", "(", "DL", ".", "getTypeStoreSize", "(", "Inst", "->", "getType", "(", ")", ")", "==", "VecStoreSize", ")", "{", "assert", "(", "cast", "Constant", ">", "(", "Index", ")", "->", "isZeroValue", "(", ")", ")", ";", "Type", "", "InstTy", "=", "Inst", "->", "getType", "(", ")", ";", "if", "(", "InstTy", "->", "isPtrOrPtrVectorTy", "(", ")", ")", "CurVal", "=", "CreateTempPtrIntCast", "(", "CurVal", ",", "InstTy", ")", ";", "Value", "", "NewVal", "=", "Builder", ".", "CreateBitOrPointerCast", "(", "CurVal", ",", "InstTy", ")", ";", "<BUGE>", "Inst", "->", "replaceAllUsesWith", "(", "NewVal", ")", ";", "return", "nullptr", ";", "}", "Value", "*", "ExtractElement", "=", "Builder", ".", "CreateExtractElement", "(", "CurVal", ",", "Index", ")", ";", "<BUGS>", "if", "(", "Inst", "->", "getType", "(", ")", "!=", "VecEltTy", ")", "ExtractElement", "=", "Builder", ".", "CreateBitOrPointerCast", "(", "ExtractElement", ",", "Inst", "->", "getType", "(", ")", ")", ";", "<BUGE>", "Inst", "->", "replaceAllUsesWith", "(", "ExtractElement", ")", ";", "return", "nullptr", ";" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	618,787	[ "MCExpr", "::", "Target", ";" ]	[ "return", "E", "->", "getKind", "(", ")", "==" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	618,788	[ "return", "TRI", "->", "isAGPRClass", "(", "&", "RC", ")", "?", "AMDGPU", "::", "AGPRRegBank", ":", "AMDGPU", "::", "VGPRRegBank", ";" ]	[ "return", "Ty", "==", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", "?", "AMDGPU", "::", "VCCRegBank", ":", "AMDGPU", "::", "SGPRRegBank", ";", "}" ]
GCC	sparc	CPP	program_repair	CPU	618,789	[ "<FIXS>", "hypersparc_adjust_cost", "(", "rtx_insn", "", "insn", ",", "int", "dtype", ",", "rtx_insn", "", "dep_insn", ",", "int", "cost", ")", "<FIXE>" ]	[ "}", "static", "int", "<BUGS>", "hypersparc_adjust_cost", "(", "rtx_insn", "", "insn", ",", "rtx", "link", ",", "rtx_insn", "", "dep_insn", ",", "int", "cost", ")", "<BUGE>", "{", "enum", "attr_type", "insn_type", ",", "dep_type", ";", "rtx", "pat", "=", "PATTERN", "(", "insn", ")", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	618,790	[ "MF", ")", "{" ]	[ "bool", "R600DAGToDAGISel", "::", "runOnMachineFunction", "(", "MachineFunction", "&" ]
LLVM	Hexagon	TD	stmt_completion	DSP	618,791	[ "=", "<NUM_LIT>", ";" ]	[ "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign" ]
LLVM	ARM	CPP	stmt_completion	CPU	618,792	[ "NumVectorInstToHideOverhead", ";" ]	[ "if", "(", "Ty", "->", "isVectorTy", "(", ")", "&&", "IsComplex", ")", "return" ]
LLVM	AArch64	TD	next_suggestion	CPU	618,793	[ "let", "RenderMethod", "=", "<STR_LIT>", ";" ]	[ "let", "Name", "=", "<STR_LIT>", ";", "let", "PredicateMethod", "=", "<STR_LIT>", ";" ]
LLVM	PowerPC	CPP	code_generation	CPU	618,794	[ "static", "MCSymbol", "", "GetSymbolFromOperand", "(", "const", "MachineOperand", "&", "MO", ",", "AsmPrinter", "&", "AP", ")", "{", "const", "TargetMachine", "&", "TM", "=", "AP", ".", "TM", ";", "Mangler", "", "Mang", "=", "AP", ".", "Mang", ";", "const", "DataLayout", "", "DL", "=", "TM", ".", "getDataLayout", "(", ")", ";", "MCContext", "&", "Ctx", "=", "AP", ".", "OutContext", ";", "SmallString", "<", "<NUM_LIT>", ">", "Name", ";", "StringRef", "Suffix", ";", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "Suffix", "=", "<STR_LIT>", "$stub", "<STR_LIT>", ";", "else", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "Suffix", "=", "<STR_LIT>", "$non_lazy_ptr", "<STR_LIT>", ";", "if", "(", "!", "Suffix", ".", "empty", "(", ")", ")", "Name", "+=", "DL", "->", "getPrivateGlobalPrefix", "(", ")", ";", "unsigned", "PrefixLen", "=", "Name", ".", "size", "(", ")", ";", "if", "(", "!", "MO", ".", "isGlobal", "(", ")", ")", "{", "assert", "(", "MO", ".", "isSymbol", "(", ")", "&&", "<STR_LIT>", "Isn't a symbol reference", "<STR_LIT>", ")", ";", "Mang", "->", "getNameWithPrefix", "(", "Name", ",", "MO", ".", "getSymbolName", "(", ")", ")", ";", "}", "else", "{", "const", "GlobalValue", "", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "TM", ".", "getNameWithPrefix", "(", "Name", ",", "GV", ",", "", "Mang", ")", ";", "}", "unsigned", "OrigLen", "=", "Name", ".", "size", "(", ")", "-", "PrefixLen", ";", "Name", "+=", "Suffix", ";", "MCSymbol", "", "Sym", "=", "Ctx", ".", "GetOrCreateSymbol", "(", "Name", ".", "str", "(", ")", ")", ";", "StringRef", "OrigName", "=", "StringRef", "(", "Name", ")", ".", "substr", "(", "PrefixLen", ",", "OrigLen", ")", ";", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "getMachOMMI", "(", "AP", ")", ".", "getFnStubEntry", "(", "Sym", ")", ";", "if", "(", "StubSym", ".", "getPointer", "(", ")", ")", "return", "Sym", ";", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "{", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "AP", ".", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ",", "!", "MO", ".", "getGlobal", "(", ")", "->", "hasInternalLinkage", "(", ")", ")", ";", "}", "else", "{", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "Ctx", ".", "GetOrCreateSymbol", "(", "OrigName", ")", ",", "false", ")", ";", "}", "return", "Sym", ";", "}", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "MachineModuleInfoMachO", "&", "MachO", "=", "getMachOMMI", "(", "AP", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "(", "MO", ".", "getTargetFlags", "(", ")", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "?", "MachO", ".", "getHiddenGVStubEntry", "(", "Sym", ")", ":", "MachO", ".", "getGVStubEntry", "(", "Sym", ")", ";", "if", "(", "StubSym", ".", "getPointer", "(", ")", "==", "<NUM_LIT>", ")", "{", "assert", "(", "MO", ".", "isGlobal", "(", ")", "&&", "<STR_LIT>", "Extern symbol not handled yet", "<STR_LIT>", ")", ";", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "AP", ".", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ",", "!", "MO", ".", "getGlobal", "(", ")", "->", "hasInternalLinkage", "(", ")", ")", ";", "}", "return", "Sym", ";", "}", "return", "Sym", ";", "}" ]	[ "Lower", "an", "MO_GlobalAddress", "or", "MO_ExternalSymbol", "operand", "to", "an", "MCSymbol", "." ]
LLVM	AMDGPU	CPP	code_generation	GPU	618,795	[ "CCAssignFn", "*", "R600TargetLowering", "::", "CCAssignFnForCall", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "IsVarArg", ")", "const", "{", "switch", "(", "CC", ")", "{", "case", "CallingConv", "::", "AMDGPU_KERNEL", ":", "case", "CallingConv", "::", "SPIR_KERNEL", ":", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "Fast", ":", "case", "CallingConv", "::", "Cold", ":", "return", "CC_R600_Kernel", ";", "case", "CallingConv", "::", "AMDGPU_VS", ":", "case", "CallingConv", "::", "AMDGPU_GS", ":", "case", "CallingConv", "::", "AMDGPU_PS", ":", "case", "CallingConv", "::", "AMDGPU_CS", ":", "case", "CallingConv", "::", "AMDGPU_HS", ":", "case", "CallingConv", "::", "AMDGPU_ES", ":", "case", "CallingConv", "::", "AMDGPU_LS", ":", "return", "CC_R600", ";", "default", ":", "report_fatal_error", "(", "<STR_LIT>", "Unsupported calling convention.", "<STR_LIT>", ")", ";", "}", "}" ]	[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]
LLVM	AArch64	TD	stmt_completion	CPU	618,796	[ "<NUM_LIT>", ";" ]	[ "def", "Srr", ":", "BaseFPCondComparison", "<", "signalAllNans", ",", "FPR32", ",", "mnemonic", ",", "[", "(", "set", "NZCV", ",", "(", "OpNode", "(", "f32", "FPR32", ":", "$", "Rn", ")", ",", "(", "f32", "FPR32", ":", "$", "Rm", ")", ",", "(", "i32", "imm", ":", "$", "nzcv", ")", ",", "(", "i32", "imm", ":", "$", "cond", ")", ",", "NZCV", ")", ")", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]
GCC	alpha	MD	next_suggestion	MPU	618,797	[ "<STR_LIT>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "VEC", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "not", ":", "VEC", "(", "match_operand", ":", "VEC", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	618,798	[ "let", "InputType", "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";" ]
LLVM	VE	CPP	next_suggestion	CPU	618,799	[ "}" ]	[ "return", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "DL", ",", "MVT", "::", "Other", ",", "OutChains", ")", ";", "}", "else", "if", "(", "MemVT", "==", "MVT", "::", "v512i1", "\|\|", "MemVT", "==", "MVT", "::", "v8i64", ")", "{", "SDValue", "OutChains", "[", "<NUM_LIT>", "]", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "SDNode", "", "V", "=", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "i64", ",", "StNode", "->", "getValue", "(", ")", ",", "DAG", ".", "getTargetConstant", "(", "i", ",", "DL", ",", "MVT", "::", "i64", ")", ")", ";", "SDValue", "Addr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "AddrVT", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", "", "i", ",", "DL", ",", "AddrVT", ")", ")", ";", "OutChains", "[", "i", "]", "=", "DAG", ".", "getStore", "(", "StNode", "->", "getChain", "(", ")", ",", "DL", ",", "SDValue", "(", "V", ",", "<NUM_LIT>", ")", ",", "Addr", ",", "MachinePointerInfo", "(", ")", ",", "Alignment", ",", "StNode", "->", "isVolatile", "(", ")", "?", "MachineMemOperand", "::", "MOVolatile", ":", "MachineMemOperand", "::", "MONone", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "DL", ",", "MVT", "::", "Other", ",", "OutChains", ")", ";", "}", "else", "{", "return", "SDValue", "(", ")", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

618,700

[ "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=" ]

GCC

arm

CPP

stmt_completion

CPU

618,701

[ "_", "a", ")", "{" ]

[ "_", "_", "arm_vaddvq_u16", "(", "uint16x8_t", "_" ]

LLVM

WebAssembly

CPP

code_generation

Virtual ISA

618,702

[ "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "********** ISelDAGToDAG **********\\n", "<STR_LIT>", "<STR_LIT>", "********** Function: ", "<STR_LIT>", "<<", "MF", ".", "getName", "(", ")", "<<", "'", "\\n", "'", ")", ";", "ForCodeSize", "=", "MF", ".", "getFunction", "(", ")", ".", "hasOptSize", "(", ")", ";", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "WebAssemblySubtarget", ">", "(", ")", ";", "if", "(", "Subtarget", "->", "hasAddr64", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ")", ";", "return", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";", "}" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

LLVM

X86

CPP

next_suggestion

CPU

618,703

[ "ShuffleMask", ".", "push_back", "(", "<NUM_LIT>", ")", ";" ]

[ "void", "DecodePSHUFHWMask", "(", "unsigned", "Imm", ",", "SmallVectorImpl", "<", "unsigned", ">", "&", "ShuffleMask", ")", "{", "ShuffleMask", ".", "push_back", "(", "<NUM_LIT>", ")", ";", "ShuffleMask", ".", "push_back", "(", "<NUM_LIT>", ")", ";", "ShuffleMask", ".", "push_back", "(", "<NUM_LIT>", ")", ";" ]

LLVM

AArch64

CPP

next_suggestion

CPU

618,704

[ "O", "<<", "AArch64InstPrinter", "::", "getRegisterName", "(", "RegToPrint", ",", "isVector", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]

[ "const", "AArch64RegisterInfo", "*", "RI", "=", "MF", "->", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "unsigned", "RegToPrint", "=", "RC", "->", "getRegister", "(", "RI", "->", "getEncodingValue", "(", "Reg", ")", ")", ";", "assert", "(", "RI", "->", "regsOverlap", "(", "RegToPrint", ",", "Reg", ")", ")", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

618,705

[ "ARM", "::", "BL", ";" ]

[ "unsigned", "ARMFastISel", "::", "ARMSelectCallOp", "(", "bool", "UseReg", ")", "{", "if", "(", "UseReg", ")", "return", "isThumb2", "?", "ARM", "::", "tBLXr", ":", "ARM", "::", "BLX", ";", "else", "return", "isThumb2", "?", "ARM", "::", "tBL", ":" ]

LLVM

AArch64

CPP

stmt_completion

CPU

618,706

[ ";" ]

[ "case", "'", "Q", "'", ":", "return", "C_Memory", ";", "}", "}", "else", "if", "(", "Constraint", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "Constraint", "[", "<NUM_LIT>", "]", "==", "'", "U", "'", "&&", "Constraint", "[", "<NUM_LIT>", "]", "==", "'", "p", "'", "&&", "(", "Constraint", "[", "<NUM_LIT>", "]", "==", "'", "l", "'", "||", "Constraint", "[", "<NUM_LIT>", "]", "==", "'", "a", "'", ")", ")", "{", "return", "C_RegisterClass" ]

LLVM

Hexagon

TD

next_suggestion

DSP

618,707

[ "let", "isPredicated", "=", "<NUM_LIT>", ";" ]

[ "def", "A4_psxthtnew", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_1ae57e39", ",", "TypeALU32_2op", ">", ",", "Enc_fb6577", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

Mips

CPP

next_suggestion

CPU

618,708

[ "if", "(", "MFI", ".", "isFixedObjectIndex", "(", "FI", ")", ")", "FrameReg", "=", "hasFP", "(", "MF", ")", "?", "ABI", ".", "GetFramePtr", "(", ")", ":", "ABI", ".", "GetStackPtr", "(", ")", ";" ]

[ "int", "MipsSEFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MipsABIInfo", "ABI", "=", "STI", ".", "getABI", "(", ")", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

618,709

[ "RegisterMCAsmParser", "<", "ARMAsmParser", ">", "B", "(", "TheThumbBETarget", ")", ";" ]

[ "RegisterMCAsmParser", "<", "ARMAsmParser", ">", "X", "(", "TheARMLETarget", ")", ";", "RegisterMCAsmParser", "<", "ARMAsmParser", ">", "Y", "(", "TheARMBETarget", ")", ";", "RegisterMCAsmParser", "<", "ARMAsmParser", ">", "A", "(", "TheThumbLETarget", ")", ";" ]

LLVM

Mips

CPP

stmt_completion

CPU

618,710

[ ";" ]

[ "bool", "isCheri", "(", ")", "const", "{", "return", "IsCheri" ]

GCC

sh

MD

next_suggestion

CPU

618,711

[ "(", "match_code", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]

[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_code", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_code", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

arm

MD

program_repair

CPU

618,712

[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "CC_NOOV", "CC_REGNUM", ")" ]

GCC

arm

MD

program_repair

CPU

618,713

[ "<FIXS>", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>" ]

[ "(", "set", "(", "match_operand", ":", "V_narrow_pack", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V_narrow_pack", ">", "[", "(", "match_operand", ":", "V_narrow_pack", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "MVE_5", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", "VQRSHRUNBQ_N_S", ")", ")", "]", "<STR_LIT>" ]

GCC

sparc

CPP

next_suggestion

CPU

618,714

[ "case", "UDIV", ":" ]

[ "*", "total", "=", "sparc_costs", "->", "int_load", ";", "}", "return", "true", ";", "case", "PLUS", ":", "case", "MINUS", ":", "if", "(", "float_mode_p", ")", "*", "total", "=", "sparc_costs", "->", "float_plusminus", ";", "else", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "false", ";", "case", "FMA", ":", "{", "rtx", "sub", ";", "gcc_assert", "(", "float_mode_p", ")", ";", "*", "total", "=", "sparc_costs", "->", "float_mul", ";", "sub", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "sub", ")", "==", "NEG", ")", "sub", "=", "XEXP", "(", "sub", ",", "<NUM_LIT>", ")", ";", "*", "total", "+=", "rtx_cost", "(", "sub", ",", "mode", ",", "FMA", ",", "<NUM_LIT>", ",", "speed", ")", ";", "sub", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "sub", ")", "==", "NEG", ")", "sub", "=", "XEXP", "(", "sub", ",", "<NUM_LIT>", ")", ";", "*", "total", "+=", "rtx_cost", "(", "sub", ",", "mode", ",", "FMA", ",", "<NUM_LIT>", ",", "speed", ")", ";", "return", "true", ";", "}", "case", "MULT", ":", "if", "(", "float_mode_p", ")", "*", "total", "=", "sparc_costs", "->", "float_mul", ";", "else", "if", "(", "TARGET_ARCH32", "&&", "!", "TARGET_HARD_MUL", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "else", "{", "int", "bit_cost", ";", "bit_cost", "=", "<NUM_LIT>", ";", "if", "(", "sparc_costs", "->", "int_mul_bit_factor", ")", "{", "int", "nbits", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", ")", "{", "unsigned", "HOST_WIDE_INT", "value", "=", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "for", "(", "nbits", "=", "<NUM_LIT>", ";", "value", "!=", "<NUM_LIT>", ";", "value", "&=", "value", "-", "<NUM_LIT>", ")", "nbits", "++", ";", "}", "else", "nbits", "=", "<NUM_LIT>", ";", "if", "(", "nbits", "<", "<NUM_LIT>", ")", "nbits", "=", "<NUM_LIT>", ";", "bit_cost", "=", "(", "nbits", "-", "<NUM_LIT>", ")", "/", "sparc_costs", "->", "int_mul_bit_factor", ";", "bit_cost", "=", "COSTS_N_INSNS", "(", "bit_cost", ")", ";", "}", "if", "(", "mode", "==", "DImode", "||", "!", "TARGET_HARD_MUL", ")", "*", "total", "=", "sparc_costs", "->", "int_mulX", "+", "bit_cost", ";", "else", "*", "total", "=", "sparc_costs", "->", "int_mul", "+", "bit_cost", ";", "}", "return", "false", ";", "case", "ASHIFT", ":", "case", "ASHIFTRT", ":", "case", "LSHIFTRT", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", "+", "sparc_costs", "->", "shift_penalty", ";", "return", "false", ";", "case", "DIV", ":" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

618,715

[ "for", "(", "UseSet", "::", "iterator", "J", "=", "Us", ".", "begin", "(", ")", ",", "F", "=", "Us", ".", "end", "(", ")", ";", "J", "!=", "F", ";", "++", "J", ")", "separateChainForNode", "(", "N", ",", "*", "J", ",", "Loc", ")", ";" ]

[ "if", "(", "&", "Ld", "->", "getOperandUse", "(", "PtrX", ")", "==", "U", ")", "LSs", ".", "insert", "(", "U", ")", ";", "}", "else", "if", "(", "StoreInst", "*", "St", "=", "dyn_cast", "<", "StoreInst", ">", "(", "R", ")", ")", "{", "unsigned", "PtrX", "=", "StoreInst", "::", "getPointerOperandIndex", "(", ")", ";", "if", "(", "&", "St", "->", "getOperandUse", "(", "PtrX", ")", "==", "U", ")", "LSs", ".", "insert", "(", "U", ")", ";", "}", "}", "if", "(", "!", "LSs", ".", "empty", "(", ")", ")", "FNs", ".", "insert", "(", "std", "::", "make_pair", "(", "N", ",", "LSs", ")", ")", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Nodes with foldable users:\\n", "<STR_LIT>", "<<", "FNs", ")", ";", "for", "(", "NodeToUsesMap", "::", "iterator", "I", "=", "FNs", ".", "begin", "(", ")", ",", "E", "=", "FNs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "GepNode", "*", "N", "=", "I", "->", "first", ";", "UseSet", "&", "Us", "=", "I", "->", "second", ";" ]

GCC

arm

CPP

stmt_completion

CPU

618,716

[ "b", ";" ]

[ "return", "_", "_", "a", "|", "_", "_" ]

LLVM

PowerPC

TD

next_suggestion

CPU

618,717

[ "return", "cast", "<", "StoreSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "<", "<NUM_LIT>", "&", "&", "!", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", ";" ]

[ "}", "]", ",", "HI16", ">", ";", "def", "imm64ZExt32", ":", "Operand", "<", "i64", ">", ",", "ImmLeaf", "<", "i64", ",", "[", "{", "return", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ";", "}", "]", ">", ";", "def", "DSFormLoad", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "load", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", "|", "|", "cast", "<", "LoadSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "DSFormStore", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "(", "store", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", "|", "|", "cast", "<", "StoreSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "DSFormSextLoadi32", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "sextloadi32", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", "|", "|", "cast", "<", "LoadSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "DSFormPreStore", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "base", ",", "node", ":", "$", "offset", ")", ",", "(", "pre_store", "node", ":", "$", "val", ",", "node", ":", "$", "base", ",", "node", ":", "$", "offset", ")", ",", "[", "{", "return", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", "|", "|", "cast", "<", "StoreSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "NonDSFormLoad", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "load", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "LoadSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "<", "<NUM_LIT>", "&", "&", "!", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", ";", "}", "]", ">", ";", "def", "NonDSFormStore", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "(", "store", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "[", "{" ]

LLVM

ARM64

TD

stmt_completion

CPU

618,718

[ ",", "am_noindex", ":", "$", "addr", ",", "simm9", ":", "$", "idx", ")", ",", "asm", ",", "<STR_LIT>", ">", ",", "Sched", "<", "[", "WriteAdr", ",", "WriteST", ",", "ReadAdrBase", "]", ">", ";" ]

[ "class", "StorePostIdx", "<", "bits", "<", "<NUM_LIT>", ">", "sz", ",", "bit", "V", ",", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "RegisterClass", "regtype", ",", "string", "asm", ">", ":", "BaseLoadStorePostIdx", "<", "sz", ",", "V", ",", "opc", ",", "(", "outs", ")", ",", "(", "ins", "regtype", ":", "$", "Rt" ]

GCC

i386

MD

stmt_completion

CPU

618,719

[ "<STR_LIT>", ")", ")", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", ")", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]

GCC

i386

CPP

stmt_completion

CPU

618,720

[ "B", ",", "(", "_", "_", "v4di", ")", "_", "mm256_avx512_setzero_pd", "(", ")", ",", "_", "_", "U", ")", ";" ]

[ "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_pandnq256_mask", "(", "(", "_", "_", "v4di", ")", "_", "_", "A", ",", "(", "_", "_", "v4di", ")", "_", "_" ]

GCC

mips

MD

next_suggestion

CPU

618,721

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

618,722

[ "let", "accessSize", "=", "WordAccess", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

618,723

[ "m_Value", "(", "Q", ")", ",", "m_Specific", "(", "TrueV", ")", ")", ")", ")", "return", "false", ";" ]

[ "if", "(", "P", "!=", "CmpInst", "::", "ICMP_EQ", "&&", "P", "!=", "CmpInst", "::", "ICMP_NE", ")", "return", "false", ";", "TrueIfZero", "=", "(", "P", "==", "CmpInst", "::", "ICMP_NE", ")", ";", "}", "else", "return", "false", ";", "Value", "*", "X", "=", "nullptr", ";", "if", "(", "!", "match", "(", "C", ",", "m_And", "(", "m_Value", "(", "X", ")", ",", "m_One", "(", ")", ")", ")", "&&", "!", "match", "(", "C", ",", "m_And", "(", "m_One", "(", ")", ",", "m_Value", "(", "X", ")", ")", ")", ")", "return", "false", ";", "Value", "*", "R", "=", "nullptr", ",", "*", "Q", "=", "nullptr", ";", "if", "(", "TrueIfZero", ")", "{", "if", "(", "!", "match", "(", "TrueV", ",", "m_LShr", "(", "m_Value", "(", "R", ")", ",", "m_One", "(", ")", ")", ")", ")", "return", "false", ";", "if", "(", "!", "match", "(", "FalseV", ",", "m_Xor", "(", "m_Specific", "(", "TrueV", ")", ",", "m_Value", "(", "Q", ")", ")", ")", "&&", "!", "match", "(", "FalseV", ",", "m_Xor", "(" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

618,724

[ "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "op", ";", "let", "OperandType", "=", "optype", ";", "let", "Switches", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sw", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "VectorPred", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Pred", ")", ",", "<STR_LIT>", ")", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

GCC

aarch64

MD

next_suggestion

CPU

618,725

[ ")" ]

[ "SVE_FP_REDUCTION", ")", ")", "]", "<STR_LIT>", "{", "operands", "[", "<NUM_LIT>", "]", "=", "aarch64_ptrue_reg", "(", "<", "VPRED", ">", "mode", ")", "}" ]

LLVM

ARM

TD

next_suggestion

CPU

618,726

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "fc", "{", "<NUM_LIT>", "}", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

618,727

[ "}" ]

[ "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "Op", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Op", ",", "DAG", ".", "getConstant", "(", "NumBits", ",", "VT", ")", ",", "DAG", ".", "getConstant", "(", "X86", "::", "COND_E", ",", "MVT", "::", "i8", ")", ",", "Op", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Ops", ",", "array_lengthof", "(", "Ops", ")", ")", ";" ]

GCC

i386

CPP

code_generation

CPU

618,728

[ "void", "ix86_expand_split_stack_prologue", "(", "void", ")", "{", "HOST_WIDE_INT", "allocate", ";", "unsigned", "HOST_WIDE_INT", "args_size", ";", "rtx_code_label", "*", "label", ";", "rtx", "limit", ",", "current", ",", "allocate_rtx", ",", "call_fusage", ";", "rtx_insn", "*", "call_insn", ";", "rtx", "scratch_reg", "=", "NULL_RTX", ";", "rtx_code_label", "*", "varargs_label", "=", "NULL", ";", "rtx", "fn", ";", "gcc_assert", "(", "flag_split_stack", "&&", "reload_completed", ")", ";", "ix86_finalize_stack_frame_flags", "(", ")", ";", "struct", "ix86_frame", "&", "frame", "=", "cfun", "->", "machine", "->", "frame", ";", "allocate", "=", "frame", ".", "stack_pointer_offset", "-", "INCOMING_FRAME_SP_OFFSET", ";", "label", "=", "gen_label_rtx", "(", ")", ";", "limit", "=", "ix86_split_stack_guard", "(", ")", ";", "if", "(", "allocate", "<", "SPLIT_STACK_AVAILABLE", ")", "current", "=", "stack_pointer_rtx", ";", "else", "{", "unsigned", "int", "scratch_regno", ";", "rtx", "offset", ";", "offset", "=", "GEN_INT", "(", "-", "allocate", ")", ";", "scratch_regno", "=", "split_stack_prologue_scratch_regno", "(", ")", ";", "if", "(", "scratch_regno", "==", "INVALID_REGNUM", ")", "return", ";", "scratch_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "scratch_regno", ")", ";", "if", "(", "!", "TARGET_64BIT", "||", "x86_64_immediate_operand", "(", "offset", ",", "Pmode", ")", ")", "{", "emit_insn", "(", "gen_rtx_SET", "(", "scratch_reg", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", ")", ")", ")", ";", "}", "else", "{", "emit_move_insn", "(", "scratch_reg", ",", "offset", ")", ";", "emit_insn", "(", "gen_add2_insn", "(", "scratch_reg", ",", "stack_pointer_rtx", ")", ")", ";", "}", "current", "=", "scratch_reg", ";", "}", "ix86_expand_branch", "(", "GEU", ",", "current", ",", "limit", ",", "label", ")", ";", "rtx_insn", "*", "jump_insn", "=", "get_last_insn", "(", ")", ";", "JUMP_LABEL", "(", "jump_insn", ")", "=", "label", ";", "add_reg_br_prob_note", "(", "jump_insn", ",", "profile_probability", "::", "very_likely", "(", ")", ")", ";", "if", "(", "split_stack_fn", "==", "NULL_RTX", ")", "{", "split_stack_fn", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "<STR_LIT>", "__morestack", "<STR_LIT>", ")", ";", "SYMBOL_REF_FLAGS", "(", "split_stack_fn", ")", "|=", "SYMBOL_FLAG_LOCAL", ";", "}", "fn", "=", "split_stack_fn", ";", "allocate_rtx", "=", "GEN_INT", "(", "allocate", ")", ";", "args_size", "=", "crtl", "->", "args", ".", "size", ">=", "<NUM_LIT>", "?", "(", "HOST_WIDE_INT", ")", "crtl", "->", "args", ".", "size", ":", "<NUM_LIT>", ";", "call_fusage", "=", "NULL_RTX", ";", "rtx", "pop", "=", "NULL_RTX", ";", "if", "(", "TARGET_64BIT", ")", "{", "rtx", "reg10", ",", "reg11", ";", "reg10", "=", "gen_rtx_REG", "(", "Pmode", ",", "R10_REG", ")", ";", "reg11", "=", "gen_rtx_REG", "(", "Pmode", ",", "R11_REG", ")", ";", "if", "(", "DECL_STATIC_CHAIN", "(", "cfun", "->", "decl", ")", ")", "{", "rtx", "rax", ";", "rax", "=", "gen_rtx_REG", "(", "word_mode", ",", "AX_REG", ")", ";", "emit_move_insn", "(", "rax", ",", "gen_rtx_REG", "(", "word_mode", ",", "R10_REG", ")", ")", ";", "use_reg", "(", "&", "call_fusage", ",", "rax", ")", ";", "}", "if", "(", "(", "ix86_cmodel", "==", "CM_LARGE", "||", "ix86_cmodel", "==", "CM_LARGE_PIC", ")", "&&", "!", "TARGET_PECOFF", ")", "{", "HOST_WIDE_INT", "argval", ";", "gcc_assert", "(", "Pmode", "==", "DImode", ")", ";", "gcc_assert", "(", "(", "allocate", "&", "HOST_WIDE_INT_C", "(", "<NUM_LIT>", ")", ")", "==", "allocate", ")", ";", "gcc_assert", "(", "(", "args_size", "&", "<NUM_LIT>", ")", "==", "args_size", ")", ";", "if", "(", "split_stack_fn_large", "==", "NULL_RTX", ")", "{", "split_stack_fn_large", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "<STR_LIT>", "__morestack_large_model", "<STR_LIT>", ")", ";", "SYMBOL_REF_FLAGS", "(", "split_stack_fn_large", ")", "|=", "SYMBOL_FLAG_LOCAL", ";", "}", "if", "(", "ix86_cmodel", "==", "CM_LARGE_PIC", ")", "{", "rtx_code_label", "*", "label", ";", "rtx", "x", ";", "label", "=", "gen_label_rtx", "(", ")", ";", "emit_label", "(", "label", ")", ";", "LABEL_PRESERVE_P", "(", "label", ")", "=", "<NUM_LIT>", ";", "emit_insn", "(", "gen_set_rip_rex64", "(", "reg10", ",", "label", ")", ")", ";", "emit_insn", "(", "gen_set_got_offset_rex64", "(", "reg11", ",", "label", ")", ")", ";", "emit_insn", "(", "gen_add2_insn", "(", "reg10", ",", "reg11", ")", ")", ";", "x", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "split_stack_fn_large", ")", ",", "UNSPEC_GOT", ")", ";", "x", "=", "gen_rtx_CONST", "(", "Pmode", ",", "x", ")", ";", "emit_move_insn", "(", "reg11", ",", "x", ")", ";", "x", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "reg10", ",", "reg11", ")", ";", "x", "=", "gen_const_mem", "(", "Pmode", ",", "x", ")", ";", "emit_move_insn", "(", "reg11", ",", "x", ")", ";", "}", "else", "emit_move_insn", "(", "reg11", ",", "split_stack_fn_large", ")", ";", "fn", "=", "reg11", ";", "argval", "=", "(", "(", "args_size", "<<", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "+", "allocate", ";", "emit_move_insn", "(", "reg10", ",", "GEN_INT", "(", "argval", ")", ")", ";", "}", "else", "{", "emit_move_insn", "(", "reg10", ",", "allocate_rtx", ")", ";", "emit_move_insn", "(", "reg11", ",", "GEN_INT", "(", "args_size", ")", ")", ";", "use_reg", "(", "&", "call_fusage", ",", "reg11", ")", ";", "}", "use_reg", "(", "&", "call_fusage", ",", "reg10", ")", ";", "}", "else", "{", "rtx_insn", "*", "insn", "=", "emit_insn", "(", "gen_push", "(", "GEN_INT", "(", "args_size", ")", ")", ")", ";", "add_reg_note", "(", "insn", ",", "REG_ARGS_SIZE", ",", "GEN_INT", "(", "UNITS_PER_WORD", ")", ")", ";", "insn", "=", "emit_insn", "(", "gen_push", "(", "allocate_rtx", ")", ")", ";", "add_reg_note", "(", "insn", ",", "REG_ARGS_SIZE", ",", "GEN_INT", "(", "<NUM_LIT>", "*", "UNITS_PER_WORD", ")", ")", ";", "pop", "=", "GEN_INT", "(", "<NUM_LIT>", "*", "UNITS_PER_WORD", ")", ";", "}", "call_insn", "=", "ix86_expand_call", "(", "NULL_RTX", ",", "gen_rtx_MEM", "(", "QImode", ",", "fn", ")", ",", "GEN_INT", "(", "UNITS_PER_WORD", ")", ",", "constm1_rtx", ",", "pop", ",", "false", ")", ";", "add_function_usage_to", "(", "call_insn", ",", "call_fusage", ")", ";", "if", "(", "!", "TARGET_64BIT", ")", "add_reg_note", "(", "call_insn", ",", "REG_ARGS_SIZE", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ";", "make_reg_eh_region_note_nothrow_nononlocal", "(", "call_insn", ")", ";", "gcc_assert", "(", "crtl", "->", "args", ".", "pops_args", "<", "<NUM_LIT>", ")", ";", "rtx_insn", "*", "ret_insn", "=", "emit_insn", "(", "gen_split_stack_return", "(", "GEN_INT", "(", "crtl", "->", "args", ".", "pops_args", ")", ")", ")", ";", "if", "(", "(", "flag_cf_protection", "&", "CF_BRANCH", ")", ")", "{", "rtx", "cet_eb", "=", "gen_nop_endbr", "(", ")", ";", "emit_insn_after", "(", "cet_eb", ",", "ret_insn", ")", ";", "}", "if", "(", "TARGET_64BIT", "&&", "DECL_STATIC_CHAIN", "(", "cfun", "->", "decl", ")", ")", "emit_move_insn", "(", "gen_rtx_REG", "(", "word_mode", ",", "R10_REG", ")", ",", "gen_rtx_REG", "(", "word_mode", ",", "AX_REG", ")", ")", ";", "if", "(", "cfun", "->", "machine", "->", "split_stack_varargs_pointer", "!=", "NULL_RTX", ")", "{", "unsigned", "int", "scratch_regno", ";", "rtx", "frame_reg", ";", "int", "words", ";", "scratch_regno", "=", "split_stack_prologue_scratch_regno", "(", ")", ";", "scratch_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "scratch_regno", ")", ";", "frame_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "BP_REG", ")", ";", "words", "=", "TARGET_64BIT", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "emit_insn", "(", "gen_rtx_SET", "(", "scratch_reg", ",", "plus_constant", "(", "Pmode", ",", "frame_reg", ",", "words", "*", "UNITS_PER_WORD", ")", ")", ")", ";", "varargs_label", "=", "gen_label_rtx", "(", ")", ";", "emit_jump_insn", "(", "gen_jump", "(", "varargs_label", ")", ")", ";", "JUMP_LABEL", "(", "get_last_insn", "(", ")", ")", "=", "varargs_label", ";", "emit_barrier", "(", ")", ";", "}", "emit_label", "(", "label", ")", ";", "LABEL_NUSES", "(", "label", ")", "=", "<NUM_LIT>", ";", "if", "(", "cfun", "->", "machine", "->", "split_stack_varargs_pointer", "!=", "NULL_RTX", ")", "{", "emit_insn", "(", "gen_rtx_SET", "(", "scratch_reg", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "UNITS_PER_WORD", ")", ")", ")", ";", "emit_label", "(", "varargs_label", ")", ";", "LABEL_NUSES", "(", "varargs_label", ")", "=", "<NUM_LIT>", ";", "}", "}" ]

[ "Handle", "-fsplit-stack", ".", "These", "are", "the", "first", "instructions", "in", "the", "function", ",", "even", "before", "the", "regular", "prologue", "." ]

GCC

arm

MD

next_suggestion

CPU

618,729

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_CDE", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

GCC

rs6000

CPP

stmt_completion

CPU

618,730

[ "_", "_", "Y", ")", ";" ]

[ "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "and", "n_u32", "(", "unsigned", "int", "_", "_", "X", ",", "unsigned", "int", "_", "_", "Y", ")", "{", "return", "(", "~", "_", "_", "X", "&" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

618,731

[ "}" ]

[ "if", "(", "Imm", ".", "IsFPImm", ")", "{", "if", "(", "type", "==", "MVT", "::", "f64", "||", "type", "==", "MVT", "::", "i64", ")", "{", "return", "AMDGPU", "::", "isInlinableLiteral64", "(", "Imm", ".", "Val", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "APFloat", "FPLiteral", "(", "APFloat", "::", "IEEEdouble", "(", ")", ",", "APInt", "(", "<NUM_LIT>", ",", "Imm", ".", "Val", ")", ")", ";", "if", "(", "!", "canLosslesslyConvertToFPType", "(", "FPLiteral", ",", "type", ")", ")", "return", "false", ";", "return", "AMDGPU", "::", "isInlinableLiteral32", "(", "static_cast", "<", "int32_t", ">", "(", "FPLiteral", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ")", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ";" ]

GCC

i386

MD

program_repair

CPU

618,732

[ "<FIXS>", "emit_insn", "(", "gen_insv_1", "(", "MODE", ">", "mode", ",", "dst", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "<FIXE>" ]

[ "elsedst", "=", "operands", "[", "<NUM_LIT>", "]", "<BUGS>", "emit_insn", "(", "gen_insv", "mode", ">", "_1", "(", "dst", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "<BUGE>", "if", "(", "dst", "!", "=", "operands", "[", "<NUM_LIT>", "]", ")" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

618,733

[ "TLSModel", "::", "Model", "model", "=", "getTargetMachine", "(", ")", ".", "getTLSModel", "(", "GV", ")", ";" ]

[ "GlobalAddressSDNode", "*", "GA", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", ";", "DebugLoc", "dl", "=", "GA", "->", "getDebugLoc", "(", ")", ";", "const", "GlobalValue", "*", "GV", "=", "GA", "->", "getGlobal", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "bool", "is64bit", "=", "PPCSubTarget", ".", "isPPC64", "(", ")", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

618,734

[ "Operands", "[", "I", "]", ";" ]

[ "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "Operands", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "delete" ]

LLVM

AArch64

CPP

stmt_completion

CPU

618,735

[ ":" ]

[ "case", "ISD", "::", "VSELECT", ":", "return", "performVSelectCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "ISD", "::", "LOAD", ":", "if", "(", "performTBISimplification", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DCI", ",", "DAG", ")", ")", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "ISD", "::", "STORE", ":", "return", "performSTORECombine", "(", "N", ",", "DCI", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "performBRCONDCombine", "(", "N", ",", "DCI", ",", "DAG", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "performTBZCombine", "(", "N", ",", "DCI", ",", "DAG", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "performCONDCombine", "(", "N", ",", "DCI", ",", "DAG", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "performPostLD1Combine", "(", "N", ",", "DCI", ",", "false", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "performNVCASTCombine", "(", "N", ")", ";", "case", "ISD", "::", "INSERT_VECTOR_ELT", ":", "return", "performPostLD1Combine", "(", "N", ",", "DCI", ",", "true", ")", ";", "case", "ISD", "::", "INTRINSIC_VOID", ":", "case", "ISD", "::", "INTRINSIC_W_CHAIN", ":", "switch", "(", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", "{", "case", "Intrinsic", "::", "aarch64_neon_ld2", ":", "case", "Intrinsic", "::", "aarch64_neon_ld3", ":", "case", "Intrinsic", "::", "aarch64_neon_ld4", ":", "case", "Intrinsic", "::", "aarch64_neon_ld1x2", ":", "case", "Intrinsic", "::", "aarch64_neon_ld1x3", ":", "case", "Intrinsic", "::", "aarch64_neon_ld1x4", ":", "case", "Intrinsic", "::", "aarch64_neon_ld2lane", ":", "case", "Intrinsic", "::", "aarch64_neon_ld3lane", ":", "case", "Intrinsic", "::", "aarch64_neon_ld4lane", ":", "case", "Intrinsic", "::", "aarch64_neon_ld2r" ]

LLVM

LC2200

CPP

next_suggestion

CPU

618,736

[ "setOperationAction", "(", "ISD", "::", "BR", ",", "MVT", "::", "Other", ",", "Custom", ")", ";" ]

[ "setOperationAction", "(", "ISD", "::", "SIGN_EXTEND_INREG", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "GlobalAddress", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "BRCOND", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SUB", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SHL", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "SRL", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "MUL", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SMUL_LOHI", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "UMUL_LOHI", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SDIV", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "UDIV", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SREM", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SDIVREM", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "UREM", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "BR_CC", ",", "MVT", "::", "Other", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "BR_CC", ",", "MVT", "::", "i32", ",", "Custom", ")", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

618,737

[ "default", ":" ]

[ "if", "(", "(", "M", "!=", "CodeModel", "::", "Small", "||", "R", "!=", "Reloc", "::", "Static", ")", "&&", "Subtarget", "->", "is64Bit", "(", ")", "&&", "(", "AM", ".", "BaseOffs", "||", "AM", ".", "Scale", ">", "<NUM_LIT>", ")", ")", "return", "false", ";", "}", "switch", "(", "AM", ".", "Scale", ")", "{", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "if", "(", "AM", ".", "HasBaseReg", ")", "return", "false", ";", "break", ";" ]

LLVM

AArch64

CPP

next_suggestion

CPU

618,738

[ "EVT", "SelValTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "ValTy", ")", ";" ]

[ "static", "const", "TypeConversionCostTblEntry", "<", "MVT", "::", "SimpleValueType", ">", "VectorSelectTbl", "[", "]", "=", "{", "{", "ISD", "::", "SELECT", ",", "MVT", "::", "v16i1", ",", "MVT", "::", "v16i16", ",", "<NUM_LIT>", "*", "AmortizationCost", "}", ",", "{", "ISD", "::", "SELECT", ",", "MVT", "::", "v8i1", ",", "MVT", "::", "v8i32", ",", "<NUM_LIT>", "*", "AmortizationCost", "}", ",", "{", "ISD", "::", "SELECT", ",", "MVT", "::", "v16i1", ",", "MVT", "::", "v16i32", ",", "<NUM_LIT>", "*", "AmortizationCost", "}", ",", "{", "ISD", "::", "SELECT", ",", "MVT", "::", "v4i1", ",", "MVT", "::", "v4i64", ",", "<NUM_LIT>", "*", "AmortizationCost", "}", ",", "{", "ISD", "::", "SELECT", ",", "MVT", "::", "v8i1", ",", "MVT", "::", "v8i64", ",", "<NUM_LIT>", "*", "AmortizationCost", "}", ",", "{", "ISD", "::", "SELECT", ",", "MVT", "::", "v16i1", ",", "MVT", "::", "v16i64", ",", "<NUM_LIT>", "*", "AmortizationCost", "}", "}", ";", "EVT", "SelCondTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "CondTy", ")", ";" ]

GCC

mips

MD

stmt_completion

CPU

618,739

[ ")", "]", ")" ]

[ "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "{", "operands", "[", "<NUM_LIT>", "]", "=", "gen_lowpart", "(", "DImode", ",", "operands", "[", "<NUM_LIT>", "]", ")", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "BITS_PER_WORD", "-", "GET_MODE_BITSIZE", "(", "<", "MODE", ">", "mode", ")", ")", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]

GCC

ia64

MD

stmt_completion

CPU

618,740

[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "XF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "neg", ":", "XF", "(", "match_operand", ":", "XF" ]

LLVM

SystemZ

CPP

stmt_completion

CPU

618,741

[ ")", ".", "add", "(", "Mode", ")", ".", "add", "(", "Src", ")", ".", "add", "(", "Suppress", ")", ";" ]

[ "MachineOperand", "Mode", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MI", ".", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "MI", ".", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "MI", ".", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "MI", ".", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "Opcode", ")", ")", ";", "MachineInstrBuilder", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "&", "MI", ")", ".", "add", "(", "Dest" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

618,742

[ "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";" ]

[ "let", "SrcA", "=", "src", ";", "let", "SrcB", "=", "{", "<NUM_LIT>", ",", "mask", ",", "<NUM_LIT>", "}", ";", "let", "SrcExtra", "=", "dst", ";", "let", "Switches", "=", "sw", ";", "let", "Switches", "{", "<NUM_LIT>", "}", "=", "MaskInReg", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "VectorPred", "=", "<NUM_LIT>", ";" ]

LLVM

Patmos

CPP

stmt_completion

VLIW

618,743

[ "]", ")", "->", "getStartLoc", "(", ")", ";" ]

[ "MCOperand", "&", "MCO", "=", "Inst", ".", "getOperand", "(", "ImmOpNo", ")", ";", "if", "(", "MCO", ".", "isImm", "(", ")", "&&", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "MCO", ".", "getImm", "(", ")", ")", "&&", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "MCO", ".", "getImm", "(", ")", ")", ")", "{", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "immediate operand too large for ALUl format", "<STR_LIT>", ")", ";", "}", "}", "if", "(", "Format", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "Format", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "const", "MCOperand", "&", "MCO", "=", "Inst", ".", "getOperand", "(", "ImmOpNo", ")", ";", "if", "(", "!", "MCO", ".", "isExpr", "(", ")", ")", "{", "assert", "(", "MCO", ".", "isImm", "(", ")", "&&", "<STR_LIT>", "expected immediate operand for ALUi format", "<STR_LIT>", ")", ";", "if", "(", "(", "Format", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "MCO", ".", "getImm", "(", ")", ")", ")", "||", "(", "ImmSigned", "&&", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "MCO", ".", "getImm", "(", ")", ")", ")", "||", "(", "!", "ImmSigned", "&&", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "MCO", ".", "getImm", "(", ")", ")", ")", ")", "{", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "immediate operand is out of range", "<STR_LIT>", ")", ";", "}", "}", "}", "if", "(", "Format", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "Format", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "const", "MCOperand", "&", "MCO", "=", "Inst", ".", "getOperand", "(", "ImmOpNo", ")", ";", "if", "(", "!", "MCO", ".", "isExpr", "(", ")", ")", "{", "assert", "(", "MCO", ".", "isImm", "(", ")", "&&", "<STR_LIT>", "expected immediate operand for ALUi format", "<STR_LIT>", ")", ";", "if", "(", "(", "ImmSigned", "&&", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "MCO", ".", "getImm", "(", ")", ")", ")", "||", "(", "!", "ImmSigned", "&&", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "MCO", ".", "getImm", "(", ")", ")", ")", ")", "{", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "immediate offset is out of range", "<STR_LIT>", ")", ";", "}", "}", "}", "if", "(", "BundleCounter", ">=", "IssueWidth", ")", "{", "Error", "(", "IDLoc", ",", "<STR_LIT>", "the bundle consists of too many instructions", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "BundleCounter", "=", "InBundle", "?", "BundleCounter", "+", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "Out", ".", "emitInstruction", "(", "Inst", ",", "getSTI", "(", ")", ")", ";", "return", "false", ";", "}", "case", "Match_MissingFeature", ":", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "instruction use requires an option to be enabled", "<STR_LIT>", ")", ";", "case", "Match_MnemonicFail", ":", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "unrecognized instruction mnemonic", "<STR_LIT>", ")", ";", "case", "Match_InvalidOperand", ":", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "<NUM_LIT>", "U", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "too few operands for instruction", "<STR_LIT>", ")", ";", "ErrorLoc", "=", "static_cast", "<", "PatmosOperand", "*", ">", "(", "&", "*", "Operands", "[", "ErrorInfo" ]

GCC

aarch64

MD

stmt_completion

CPU

618,744

[ "<STR_LIT>", "<STR_LIT>", ")", "]" ]

[ "UNSPEC_ADDV", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr" ]

LLVM

PowerPC

TD

stmt_completion

CPU

618,745

[ "[", "]", ">", ";" ]

[ "def", "PPCcmpb", ":", "SDNode", "<", "<STR_LIT>", ",", "SDTIntBinOp", "," ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

618,746

[ "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "AMDGPU", "::", "COPY", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ";" ]

[ "MachineBasicBlock", "*", "BB", "=", "I", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "Register", "DstReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "unsigned", "Size", "=", "MRI", "->", "getType", "(", "DstReg", ")", ".", "getSizeInBits", "(", ")", ";", "const", "bool", "Is64", "=", "Size", "==", "<NUM_LIT>", ";", "if", "(", "Size", "!=", "STI", ".", "getWavefrontSize", "(", ")", ")", "return", "false", ";", "Optional", "<", "ValueAndVReg", ">", "Arg", "=", "getConstantVRegValWithLookThrough", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "*", "MRI", ",", "true", ")", ";", "if", "(", "Arg", ".", "hasValue", "(", ")", ")", "{", "const", "int64_t", "Value", "=", "Arg", ".", "getValue", "(", ")", ".", "Value", ".", "getSExtValue", "(", ")", ";", "if", "(", "Value", "==", "<NUM_LIT>", ")", "{", "unsigned", "Opcode", "=", "Is64", "?", "AMDGPU", "::", "S_MOV_B64", ":", "AMDGPU", "::", "S_MOV_B32", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "DstReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "Value", "==", "-", "<NUM_LIT>", ")", "{", "Register", "SrcReg", "=", "Is64", "?", "AMDGPU", "::", "EXEC", ":", "AMDGPU", "::", "EXEC_LO", ";" ]

LLVM

Videocore

CPP

next_suggestion

DSP

618,747

[ "}" ]

[ "unsigned", "VideocoreELFObjectWriter", "::", "GetRelocType", "(", "const", "MCValue", "&", "Target", ",", "const", "MCFixup", "&", "Fixup", ",", "bool", "IsPCRel", ",", "bool", "IsRelocWithSymbol", ",", "int64_t", "Addend", ")", "const", "{", "unsigned", "Kind", "=", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", "invalid fixup kind!", "<STR_LIT>", ")", ";" ]

GCC

i386

CPP

next_suggestion

CPU

618,748

[ "if", "(", "(", "mode1", "==", "E_SCmode", "&&", "mode2", "==", "E_DImode", ")", "||", "(", "mode1", "==", "E_DImode", "&&", "mode2", "==", "E_SCmode", ")", ")", "return", "TARGET_64BIT", ";" ]

[ "if", "(", "GET_MODE_SIZE", "(", "mode2", ")", "==", "<NUM_LIT>", "&&", "ix86_hard_regno_mode_ok", "(", "FIRST_SSE_REG", ",", "mode2", ")", ")", "return", "(", "GET_MODE_SIZE", "(", "mode1", ")", "==", "<NUM_LIT>", "&&", "ix86_hard_regno_mode_ok", "(", "FIRST_SSE_REG", ",", "mode1", ")", ")", ";", "if", "(", "GET_MODE_SIZE", "(", "mode2", ")", "==", "<NUM_LIT>", "&&", "ix86_hard_regno_mode_ok", "(", "FIRST_MMX_REG", ",", "mode2", ")", ")", "return", "(", "GET_MODE_SIZE", "(", "mode1", ")", "==", "<NUM_LIT>", "&&", "ix86_hard_regno_mode_ok", "(", "FIRST_MMX_REG", ",", "mode1", ")", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

618,749

[ "let", "isNewValue", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";" ]

LLVM

X86

TD

program_repair

CPU

618,750

[ "<FIXS>", "OpSize16", ",", "T8", ";", "<FIXE>", "<FIXS>", "OpSize32", ",", "T8", ";", "<FIXE>", "<FIXS>", "T8", ";", "<FIXE>", "<FIXS>", "OpSize16", ",", "T8", ";", "<FIXE>", "<FIXS>", "OpSize32", ",", "T8", ";", "<FIXE>", "<FIXS>", "T8", ";", "<FIXE>" ]

[ "def", "MOVBE16rm", ":", "I", "<NUM_LIT>", ",", "MRMSrcMem", ",", "(", "outs", "GR16", ":", "$", "dst", ")", ",", "(", "ins", "i16mem", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "GR16", ":", "$", "dst", ",", "(", "bswap", "(", "loadi16", "addr", ":", "$", "src", ")", ")", ")", "]", ">", ",", "<BUGS>", "OpSize16", ",", "T8", ",", "PS", ";", "<BUGE>", "def", "MOVBE32rm", ":", "I", "<NUM_LIT>", ",", "MRMSrcMem", ",", "(", "outs", "GR32", ":", "$", "dst", ")", ",", "(", "ins", "i32mem", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "GR32", ":", "$", "dst", ",", "(", "bswap", "(", "loadi32", "addr", ":", "$", "src", ")", ")", ")", "]", ">", ",", "<BUGS>", "OpSize32", ",", "T8", ",", "PS", ";", "<BUGE>", "def", "MOVBE64rm", ":", "RI", "<NUM_LIT>", ",", "MRMSrcMem", ",", "(", "outs", "GR64", ":", "$", "dst", ")", ",", "(", "ins", "i64mem", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "GR64", ":", "$", "dst", ",", "(", "bswap", "(", "loadi64", "addr", ":", "$", "src", ")", ")", ")", "]", ">", ",", "<BUGS>", "T8", ",", "PS", ";", "<BUGE>", "}", "let", "SchedRW", "=", "[", "WriteStore", "]", "in", "{", "def", "MOVBE16mr", ":", "I", "<NUM_LIT>", ",", "MRMDestMem", ",", "(", "outs", ")", ",", "(", "ins", "i16mem", ":", "$", "dst", ",", "GR16", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "(", "store", "(", "bswap", "GR16", ":", "$", "src", ")", ",", "addr", ":", "$", "dst", ")", "]", ">", ",", "<BUGS>", "OpSize16", ",", "T8", ",", "PS", ";", "<BUGE>", "def", "MOVBE32mr", ":", "I", "<NUM_LIT>", ",", "MRMDestMem", ",", "(", "outs", ")", ",", "(", "ins", "i32mem", ":", "$", "dst", ",", "GR32", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "(", "store", "(", "bswap", "GR32", ":", "$", "src", ")", ",", "addr", ":", "$", "dst", ")", "]", ">", ",", "<BUGS>", "OpSize32", ",", "T8", ",", "PS", ";", "<BUGE>", "def", "MOVBE64mr", ":", "RI", "<NUM_LIT>", ",", "MRMDestMem", ",", "(", "outs", ")", ",", "(", "ins", "i64mem", ":", "$", "dst", ",", "GR64", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "(", "store", "(", "bswap", "GR64", ":", "$", "src", ")", ",", "addr", ":", "$", "dst", ")", "]", ">", ",", "<BUGS>", "T8", ",", "PS", ";", "<BUGE>", "}", "}" ]

GCC

rs6000

CPP

next_suggestion

CPU

618,751

[ "}" ]

[ "static", "_", "_", "inline", "qword", "si_fceq", "(", "qword", "a", ",", "qword", "b", ")", "{", "return", "(", "(", "qword", ")", "(", "vec_cmpeq", "(", "(", "vec_float4", ")", "(", "a", ")", ",", "(", "vec_float4", ")", "(", "b", ")", ")", ")", ")", ";" ]

LLVM

Hexagon

CPP

program_repair

DSP

618,752

[ "<FIXS>", "if", "(", "HexagonMCInstrInfo", "::", "getType", "(", "MCII", ",", "*", "HMI", ".", "getInst", "(", ")", ")", "==", "<FIXE>", "<FIXS>", "if", "(", "!", "vHistFound", ")", "{", "reportWarning", "(", "<STR_LIT>", "register `", "<STR_LIT>", "+", "Twine", "(", "RI", ".", "getName", "(", "R", ")", ")", "+", "<STR_LIT>", "' used with `.tmp' but not used in the same packet", "<STR_LIT>", ")", ";", "<FIXE>" ]

[ "bool", "vHistFound", "=", "false", ";", "for", "(", "auto", "const", "&", "HMI", ":", "HexagonMCInstrInfo", "::", "bundleInstructions", "(", "MCB", ")", ")", "{", "<BUGS>", "if", "(", "llvm", "::", "HexagonMCInstrInfo", "::", "getType", "(", "MCII", ",", "*", "HMI", ".", "getInst", "(", ")", ")", "==", "<BUGE>", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "vHistFound", "=", "true", ";", "break", ";", "}", "}", "<BUGS>", "if", "(", "vHistFound", "==", "false", ")", "{", "reportWarning", "(", "<STR_LIT>", "register `", "<STR_LIT>", "+", "llvm", "::", "Twine", "(", "RI", ".", "getName", "(", "R", ")", ")", "+", "<STR_LIT>", "' used with `.tmp' ", "<STR_LIT>", "<STR_LIT>", "but not used in the same packet", "<STR_LIT>", ")", ";", "<BUGE>", "return", "true", ";", "}", "}" ]

GCC

arm

MD

next_suggestion

CPU

618,753

[ ")" ]

[ "(", "match_operand", ":", "VMDI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VQDMLAL", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

618,754

[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";" ]

[ "static", "const", "MCPhysReg", "CtrlRegDecoderTable", "[", "]", "=", "{", "SA0", ",", "LC0", ",", "SA1", ",", "LC1", ",", "P3_0", ",", "C5", ",", "C6", ",", "C7", ",", "USR", ",", "PC", ",", "UGP", ",", "GP", ",", "CS0", ",", "CS1", ",", "UPCL", ",", "UPCH", ",", "FRAMELIMIT", ",", "FRAMEKEY", ",", "PKTCOUNTLO", ",", "PKTCOUNTHI", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "UTIMERLO", ",", "UTIMERHI", "}", ";", "if", "(", "RegNo", ">=", "array_lengthof", "(", "CtrlRegDecoderTable", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "static_assert", "(", "NoRegister", "==", "<NUM_LIT>", ",", "<STR_LIT>", "Expecting NoRegister to be 0", "<STR_LIT>", ")", ";", "if", "(", "CtrlRegDecoderTable", "[", "RegNo", "]", "==", "NoRegister", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Register", "=", "CtrlRegDecoderTable", "[", "RegNo", "]", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

618,755

[ "opnode", ",", "v2i32", ">", ";" ]

[ "def", "_2s", ":", "NeonI_Permute", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "opcode", ",", "asmop", ",", "VPR64", ",", "<STR_LIT>", "," ]

LLVM

AArch64

TD

stmt_completion

CPU

618,756

[ "$", "Bn", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ">", ";" ]

[ "def", ":", "InstAlias", "<", "<STR_LIT>", ",", "(", "!", "cast", "<", "Instruction", ">", "(", "NAME", "#", "_B", ")", "ZPR8", ":", "$", "Zd", ",", "FPR8asZPR", ":" ]

LLVM

AArch64

TD

next_suggestion

CPU

618,757

[ "let", "Constraints", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "opc", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "pattern", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rdn", ";", "let", "AsmString", "=", "!", "if", "(", "!", "eq", "(", "opc", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ")", ",", "!", "strconcat", "(", "asm", ",", "<STR_LIT>", ")", ",", "!", "strconcat", "(", "asm", ",", "<STR_LIT>", ")", ")", ";" ]

LLVM

Sparc

CPP

stmt_completion

CPU

618,758

[ ";" ]

[ "inline", "static", "unsigned", "LOX10", "(", "int64_t", "imm", ")", "{", "return", "~", "LO10", "(", "~", "imm", ")" ]

GCC

mips

MD

next_suggestion

CPU

618,759

[ "<STR_LIT>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "pc", ")", "(", "if_then_else", "(", "match_operator", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "pc", ")", ")", ")", "]" ]

LLVM

ARM

CPP

next_suggestion

CPU

618,760

[ "SDValue", "NewSP", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "ARM", "::", "SP", ",", "MVT", "::", "i32", ")", ";" ]

[ "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Size", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Words", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "DL", ",", "MVT", "::", "i32", ",", "Size", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ")", ";", "SDValue", "Flag", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "ARM", "::", "R4", ",", "Words", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "i32", ",", "MVT", "::", "Glue", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "NodeTys", ",", "Chain", ",", "Flag", ")", ";" ]

LLVM

M68k

CPP

next_suggestion

MPU

618,761

[ "}" ]

[ "const", "uint32_t", "*", "M68kRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", ")", "const", "{", "return", "CSR_STD_RegMask", ";" ]

LLVM

AArch64

CPP

next_suggestion

CPU

618,762

[ "unsigned", "ImmS", "=", "Width", "-", "<NUM_LIT>", ";" ]

[ "int", "DstLSB", ",", "Width", ";", "if", "(", "!", "isBitfieldPositioningOp", "(", "CurDAG", ",", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "false", ",", "Op0", ",", "DstLSB", ",", "Width", ")", ")", "return", "false", ";", "unsigned", "ImmR", "=", "(", "VT", ".", "getSizeInBits", "(", ")", "-", "DstLSB", ")", "%", "VT", ".", "getSizeInBits", "(", ")", ";" ]

GCC

mn10300

CPP

next_suggestion

MPU

618,763

[ "return", "CCZNmode", ";" ]

[ "int", "req", ";", "if", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "x", ")", ")", "==", "MODE_FLOAT", ")", "return", "CC_FLOATmode", ";", "req", "=", "cc_flags_for_code", "(", "code", ")", ";", "if", "(", "req", "&", "CC_FLAG_V", ")", "return", "CCmode", ";", "if", "(", "req", "&", "CC_FLAG_C", ")", "return", "CCZNCmode", ";" ]

LLVM

AMDGPU

CPP

program_repair

GPU

618,764

[ "<FIXS>", "const", "DebugLoc", "&", "DL", ",", "bool", "IsProlog", ")", "{", "<FIXE>", "<FIXS>", "<FIXE>" ]

[ "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "<BUGS>", "bool", "IsProlog", ")", "{", "<BUGE>", "Register", "ScratchExecCopy", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "GCNSubtarget", ">", "(", ")", ";", "const", "SIInstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "SIRegisterInfo", "&", "TRI", "=", "TII", "->", "getRegisterInfo", "(", ")", ";", "SIMachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "SIMachineFunctionInfo", ">", "(", ")", ";", "<BUGS>", "DebugLoc", "DL", ";", "<BUGE>", "initLiveRegs", "(", "LiveRegs", ",", "TRI", ",", "FuncInfo", ",", "MF", ",", "MBB", ",", "MBBI", ",", "IsProlog", ")", ";" ]

GCC

i386

CPP

stmt_completion

CPU

618,765

[ "U", ",", "_", "_", "m512i", "_", "_", "A", ",", "const", "int", "_", "_", "imm", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_srli_epi16", "(", "_", "_", "mmask32", "_", "_" ]

GCC

nds32

CPP

next_suggestion

CPU

618,766

[ "}" ]

[ "static", "tree", "nds32_builtin_decl", "(", "unsigned", "code", ",", "bool", "initialize_p", ")", "{", "return", "nds32_builtin_decl_impl", "(", "code", ",", "initialize_p", ")", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

618,767

[ "=", "<NUM_LIT>", ";" ]

[ "def", "L2_loadrh_zomap", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_17e0d2cd", ",", "TypeMAPPING", ">", "{", "let", "hasNewValue" ]

LLVM

R600

CPP

stmt_completion

GPU

618,768

[ ";" ]

[ "unsigned", "ImmReg", "=", "AMDGPU", "::", "ALU_LITERAL_X", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "ConstantFP", ")", "{", "assert", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "MVT", "::", "f64", ")", ";", "ConstantFPSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "N", ")", ";", "APFloat", "Value", "=", "C", "->", "getValueAPF", "(", ")", ";", "float", "FloatValue", "=", "Value", ".", "convertToFloat", "(", ")", ";", "if", "(", "FloatValue", "==", "<NUM_LIT>", ")", "{", "ImmReg", "=", "AMDGPU", "::", "ZERO", ";", "}", "else", "if", "(", "FloatValue", "==", "<NUM_LIT>", ")", "{", "ImmReg", "=", "AMDGPU", "::", "HALF", ";", "}", "else", "if", "(", "FloatValue", "==", "<NUM_LIT>", ")", "{", "ImmReg", "=", "AMDGPU", "::", "ONE", ";", "}", "else", "{", "ImmValue", "=", "Value", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "}", "}", "else", "{", "assert", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "MVT", "::", "i64", ")", ";", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ")", ";", "if", "(", "C", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "{", "ImmReg", "=", "AMDGPU", "::", "ZERO", ";", "}", "else", "if", "(", "C", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "{", "ImmReg", "=", "AMDGPU", "::", "ONE_INT", ";", "}", "else", "{", "ImmValue", "=", "C", "->", "getZExtValue", "(", ")", ";", "}", "}", "for", "(", "SDNode", "::", "use_iterator", "Use", "=", "N", "->", "use_begin", "(", ")", ",", "Next", "=", "llvm", "::", "next", "(", "Use", ")", ";", "Use", "!=", "SDNode", "::", "use_end", "(", ")", ";", "Use", "=", "Next", ")", "{", "Next", "=", "llvm", "::", "next", "(", "Use", ")", ";", "std", "::", "vector", "<", "SDValue", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Use", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "Ops", ".", "push_back", "(", "Use", "->", "getOperand", "(", "i", ")", ")", ";", "}", "if", "(", "!", "Use", "->", "isMachineOpcode", "(", ")", ")", "{", "if", "(", "ImmReg", "==", "AMDGPU", "::", "ALU_LITERAL_X", ")", "{", "continue", ";", "}", "}", "else", "{", "if", "(", "!", "TII", "->", "isALUInstr", "(", "Use", "->", "getMachineOpcode", "(", ")", ")", "||", "(", "TII", "->", "get", "(", "Use", "->", "getMachineOpcode", "(", ")", ")", ".", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "{", "continue", ";", "}", "int", "ImmIdx", "=", "TII", "->", "getOperandIdx", "(", "Use", "->", "getMachineOpcode", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "assert", "(", "ImmIdx", "!=", "-", "<NUM_LIT>", ")", ";", "ImmIdx", "--", ";", "if", "(", "ImmReg", "==", "AMDGPU", "::", "ALU_LITERAL_X", ")", "{", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Use", "->", "getOperand", "(", "ImmIdx", ")", ")", ";", "assert", "(", "C", ")", ";", "if", "(", "C", "->", "getZExtValue", "(", ")", "!=", "<NUM_LIT>", ")", "{", "continue", ";", "}", "Ops", "[", "ImmIdx", "]", "=", "CurDAG", "->", "getTargetConstant", "(", "ImmValue", ",", "MVT", "::", "i32", ")", ";", "}", "}", "Ops", "[", "Use", ".", "getOperandNo", "(", ")", "]", "=", "CurDAG", "->", "getRegister", "(", "ImmReg", ",", "MVT", "::", "i32", ")", ";", "CurDAG", "->", "UpdateNodeOperands", "(", "*", "Use", ",", "Ops", ".", "data", "(", ")", ",", "Use", "->", "getNumOperands", "(", ")", ")", ";", "}", "break", ";", "}", "}", "SDNode", "*", "Result", "=", "SelectCode", "(", "N", ")", ";", "const", "AMDGPUSubtarget", "&", "ST", "=", "TM", ".", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "device", "(", ")", "->", "getGeneration", "(", ")", "<=", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "const", "R600InstrInfo", "*", "TII", "=", "static_cast", "<", "const", "R600InstrInfo", "*", ">", "(", "TM", ".", "getInstrInfo", "(", ")", ")", ";", "if", "(", "Result", "&&", "Result", "->", "isMachineOpcode", "(", ")", "&&", "!", "(", "TII", "->", "get", "(", "Result", "->", "getMachineOpcode", "(", ")", ")", ".", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "TII", "->", "isALUInstr", "(", "Result", "->", "getMachineOpcode", "(", ")", ")", ")", "{", "bool", "IsModified", "=", "false", ";", "do", "{", "std", "::", "vector", "<", "SDValue", ">", "Ops", ";", "for", "(", "SDNode", "::", "op_iterator", "I", "=", "Result", "->", "op_begin", "(", ")", ",", "E", "=", "Result", "->", "op_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Ops", ".", "push_back", "(", "*", "I", ")", ";", "IsModified", "=", "FoldOperands", "(", "Result", "->", "getMachineOpcode", "(", ")", ",", "TII", ",", "Ops", ")", ";", "if", "(", "IsModified", ")", "{", "Result", "=", "CurDAG", "->", "UpdateNodeOperands", "(", "Result", ",", "Ops", ".", "data", "(", ")", ",", "Ops", ".", "size", "(", ")", ")", ";", "}", "}", "while", "(", "IsModified", ")" ]

LLVM

AArch64

CPP

next_suggestion

CPU

618,769

[ "}" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "true", ";", "default", ":", "break", ";", "}", "return", "false", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

618,770

[ "Named", ".", "LGKM", ";" ]

[ "return", "WaitedOn", ".", "Named", ".", "LGKM", "!=", "LastIssued", "." ]

LLVM

Mips

CPP

next_suggestion

CPU

618,771

[ "}" ]

[ "bool", "inMicroMipsMode", "(", ")", "const", "{", "return", "STI", ".", "getFeatureBits", "(", ")", "&", "Mips", "::", "FeatureMicroMips", ";" ]

LLVM

PowerPC

CPP

program_repair

CPU

618,772

[ "<FIXS>", "BuildMI", "(", "*", "BB", ",", "BB", "->", "begin", "(", ")", ",", "dl", ",", "TII", "->", "get", "(", "PPC", "::", "PHI", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "<FIXE>" ]

[ "BB", "=", "sinkMBB", ";", "<BUGS>", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "PPC", "::", "PHI", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "<BUGE>", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "copy0MBB", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "thisMBB", ")", ";", "}" ]

LLVM

Hexagon

TD

next_suggestion

DSP

618,773

[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCompare", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

LLVM

BPF

CPP

code_generation

Virtual ISA

618,774

[ "const", "char", "*", "BPFTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "Opcode", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "BPFISD::RET_FLAG", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "BPFISD::CALL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "BPFISD::SELECT_CC", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "BPFISD::BR_CC", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "BPFISD::Wrapper", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "BPFISD::MEMCPY", "<STR_LIT>", ";", "}", "return", "nullptr", ";", "}" ]

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

LLVM

M680x0

CPP

stmt_completion

MPU

618,775

[ ")", "const", "{" ]

[ "unsigned", "getStackRegister", "(" ]

GCC

i386

CPP

next_suggestion

CPU

618,776

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m512d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_permutevar_pd", "(", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m512d", "_", "_", "A", ",", "_", "_", "m512i", "_", "_", "C", ")", "{", "return", "(", "_", "_", "m512d", ")", "_", "_", "builtin_ia32_vpermilvarpd512_mask", "(", "(", "_", "_", "v8df", ")", "_", "_", "A", ",", "(", "_", "_", "v8di", ")", "_", "_", "C", ",", "(", "_", "_", "v8df", ")", "_", "mm512_setzero_pd", "(", ")", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]

GCC

sh

MD

stmt_completion

CPU

618,777

[ "]", ")" ]

[ "(", "ior", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")" ]

LLVM

Kudeyar

CPP

next_suggestion

CPU

618,778

[ "return", "res", ";" ]

[ "}", "SDNode", "*", "res", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "N", "->", "getDebugLoc", "(", ")", ",", "MVT", "::", "i32", ",", "MVT", "::", "Other", ",", "ST", "->", "getValue", "(", ")", ",", "ST", "->", "getBasePtr", "(", ")", ",", "ST", "->", "getChain", "(", ")", ")", ";" ]

GCC

cris

MD

stmt_completion

MPU

618,779

[ ")", ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "match_code", "<STR_LIT>" ]

LLVM

X86

CPP

stmt_completion

CPU

618,780

[ ";" ]

[ "OutStreamer", "->", "emitCodeAlignment", "(", "<NUM_LIT>", ",", "&", "getSubtargetInfo", "(", ")", ")", ";", "OutStreamer", "->", "emitLabel", "(", "CurSled", ")", ";", "OutStreamer", "->", "emitBinaryData", "(", "<STR_LIT>", "\\xeb\\x14", "<STR_LIT>", ")", ";", "const", "Register", "DestRegs", "[", "]", "=", "{", "X86", "::", "RDI", ",", "X86", "::", "RSI", ",", "X86", "::", "RDX", "}", ";", "bool", "UsedMask", "[", "]", "=", "{", "false", ",", "false", ",", "false", "}", ";", "Register", "SrcRegs", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "MI", ".", "getNumOperands", "(", ")", ";", "++", "I", ")", "if", "(", "auto", "Op", "=", "MCIL", ".", "LowerMachineOperand", "(", "&", "MI", ",", "MI", ".", "getOperand", "(", "I", ")", ")", ")", "{", "assert", "(", "Op", "->", "isReg", "(", ")", "&&", "<STR_LIT>", "Only supports arguments in registers", "<STR_LIT>", ")", ";", "SrcRegs", "[", "I", "]", "=", "getX86SubSuperRegister", "(", "Op", "->", "getReg", "(", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "SrcRegs", "[", "I", "]", "!=", "DestRegs", "[", "I", "]", ")", "{", "UsedMask", "[", "I", "]", "=", "true", ";", "EmitAndCountInstruction", "(", "MCInstBuilder", "(", "X86", "::", "PUSH64r", ")", ".", "addReg", "(", "DestRegs", "[", "I", "]", ")", ")", ";", "}", "else", "{", "emitX86Nops", "(", "*", "OutStreamer", ",", "<NUM_LIT>", ",", "Subtarget", ")", ";", "}", "}", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "MI", ".", "getNumOperands", "(", ")", ";", "++", "I", ")", "if", "(", "UsedMask", "[", "I", "]", ")", "EmitAndCountInstruction", "(", "MCInstBuilder", "(", "X86", "::", "MOV64rr", ")", ".", "addReg", "(", "DestRegs", "[", "I", "]", ")", ".", "addReg", "(", "SrcRegs", "[", "I", "]", ")", ")", ";", "auto", "TSym", "=", "OutContext", ".", "getOrCreateSymbol", "(", "<STR_LIT>", "__xray_TypedEvent", "<STR_LIT>", ")", ";", "MachineOperand", "TOp", "=", "MachineOperand", "::", "CreateMCSymbol", "(", "TSym", ")", ";", "if", "(", "isPositionIndependent", "(", ")", ")", "TOp", ".", "setTargetFlags", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EmitAndCountInstruction", "(", "MCInstBuilder", "(", "X86", "::", "CALL64pcrel32", ")", ".", "addOperand", "(", "MCIL", ".", "LowerSymbolOperand", "(", "TOp", ",", "TSym", ")", ")", ")", ";", "for", "(", "unsigned", "I", "=", "sizeof", "UsedMask", ";", "I", "--", ">", "<NUM_LIT>", ";", ")", "if", "(", "UsedMask", "[", "I", "]", ")", "EmitAndCountInstruction", "(", "MCInstBuilder", "(", "X86", "::", "POP64r", ")", ".", "addReg", "(", "DestRegs", "[", "I", "]", ")", ")", ";", "else", "emitX86Nops", "(", "*", "OutStreamer", ",", "<NUM_LIT>", ",", "Subtarget", ")", ";", "OutStreamer", "->", "AddComment", "(", "<STR_LIT>", "xray typed event end.", "<STR_LIT>", ")" ]

LLVM

Mips

TD

stmt_completion

CPU

618,781

[ "MipsVSMax", ",", "vsplati8_simm5", ",", "MSA128BOpnd", ">", ";" ]

[ "class", "MAXI_S_B_DESC", ":", "MSA_I5_DESC_BASE", "<", "<STR_LIT>", "," ]

LLVM

ARM

TD

stmt_completion

CPU

618,782

[ "sub", ",", "swap", ",", "oops", ",", "iops", ",", "itin", ",", "opc", ",", "asm", ">", "{" ]

[ "class", "AMulDualI", "<", "bit", "long", ",", "bit", "sub", ",", "bit", "swap", ",", "dag", "oops", ",", "dag", "iops", ",", "InstrItinClass", "itin", ",", "string", "opc", ",", "string", "asm", ">", ":", "AMulDualIbase", "<", "long", "," ]

GCC

v850

MD

next_suggestion

MPU

618,783

[ "<STR_LIT>" ]

[ "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "abs", ":", "DF", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

618,784

[ "}" ]

[ "void", "SIAnnotateControlFlow", "::", "push", "(", "BasicBlock", "*", "BB", ",", "Value", "*", "Saved", ")", "{", "Stack", ".", "push_back", "(", "std", "::", "make_pair", "(", "BB", ",", "Saved", ")", ")", ";" ]

GCC

i386

MD

stmt_completion

CPU

618,785

[ ")", "]", ")" ]

[ "(", "define_code_attr", "logic", "[", "(", "and", "<STR_LIT>", ")", "(", "ior", "<STR_LIT>", ")", "(", "xor", "<STR_LIT>" ]

LLVM

AMDGPU

CPP

program_repair

GPU

618,786

[ "<FIXS>", "Type", "*", "AccessTy", "=", "Inst", "->", "getType", "(", ")", ";", "TypeSize", "AccessSize", "=", "DL", ".", "getTypeStoreSize", "(", "AccessTy", ")", ";", "if", "(", "AccessSize", "==", "VecStoreSize", "&&", "cast", "Constant", ">", "(", "Index", ")", "->", "isZeroValue", "(", ")", ")", "{", "if", "(", "AccessTy", "->", "isPtrOrPtrVectorTy", "(", ")", ")", "CurVal", "=", "CreateTempPtrIntCast", "(", "CurVal", ",", "AccessTy", ")", ";", "else", "if", "(", "CurVal", "->", "getType", "(", ")", "->", "isPtrOrPtrVectorTy", "(", ")", ")", "CurVal", "=", "CreateTempPtrIntCast", "(", "CurVal", ",", "CurVal", "->", "getType", "(", ")", ")", ";", "Value", "*", "NewVal", "=", "Builder", ".", "CreateBitOrPointerCast", "(", "CurVal", ",", "AccessTy", ")", ";", "<FIXE>", "<FIXS>", "if", "(", "AccessTy", "!=", "VecEltTy", ")", "ExtractElement", "=", "Builder", ".", "CreateBitOrPointerCast", "(", "ExtractElement", ",", "AccessTy", ")", ";", "<FIXE>" ]

[ "cast", "LoadInst", ">", "(", "Inst", ")", "->", "getPointerOperand", "(", ")", ",", "GEPVectorIdx", ")", ";", "<BUGS>", "if", "(", "DL", ".", "getTypeStoreSize", "(", "Inst", "->", "getType", "(", ")", ")", "==", "VecStoreSize", ")", "{", "assert", "(", "cast", "Constant", ">", "(", "Index", ")", "->", "isZeroValue", "(", ")", ")", ";", "Type", "*", "InstTy", "=", "Inst", "->", "getType", "(", ")", ";", "if", "(", "InstTy", "->", "isPtrOrPtrVectorTy", "(", ")", ")", "CurVal", "=", "CreateTempPtrIntCast", "(", "CurVal", ",", "InstTy", ")", ";", "Value", "*", "NewVal", "=", "Builder", ".", "CreateBitOrPointerCast", "(", "CurVal", ",", "InstTy", ")", ";", "<BUGE>", "Inst", "->", "replaceAllUsesWith", "(", "NewVal", ")", ";", "return", "nullptr", ";", "}", "Value", "*", "ExtractElement", "=", "Builder", ".", "CreateExtractElement", "(", "CurVal", ",", "Index", ")", ";", "<BUGS>", "if", "(", "Inst", "->", "getType", "(", ")", "!=", "VecEltTy", ")", "ExtractElement", "=", "Builder", ".", "CreateBitOrPointerCast", "(", "ExtractElement", ",", "Inst", "->", "getType", "(", ")", ")", ";", "<BUGE>", "Inst", "->", "replaceAllUsesWith", "(", "ExtractElement", ")", ";", "return", "nullptr", ";" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

618,787

[ "MCExpr", "::", "Target", ";" ]

[ "return", "E", "->", "getKind", "(", ")", "==" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

618,788

[ "return", "TRI", "->", "isAGPRClass", "(", "&", "RC", ")", "?", "AMDGPU", "::", "AGPRRegBank", ":", "AMDGPU", "::", "VGPRRegBank", ";" ]

[ "return", "Ty", "==", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", "?", "AMDGPU", "::", "VCCRegBank", ":", "AMDGPU", "::", "SGPRRegBank", ";", "}" ]

GCC

sparc

CPP

program_repair

CPU

618,789

[ "<FIXS>", "hypersparc_adjust_cost", "(", "rtx_insn", "*", "insn", ",", "int", "dtype", ",", "rtx_insn", "*", "dep_insn", ",", "int", "cost", ")", "<FIXE>" ]

[ "}", "static", "int", "<BUGS>", "hypersparc_adjust_cost", "(", "rtx_insn", "*", "insn", ",", "rtx", "link", ",", "rtx_insn", "*", "dep_insn", ",", "int", "cost", ")", "<BUGE>", "{", "enum", "attr_type", "insn_type", ",", "dep_type", ";", "rtx", "pat", "=", "PATTERN", "(", "insn", ")", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

618,790

[ "MF", ")", "{" ]

[ "bool", "R600DAGToDAGISel", "::", "runOnMachineFunction", "(", "MachineFunction", "&" ]

LLVM

Hexagon

TD

stmt_completion

DSP

618,791

[ "=", "<NUM_LIT>", ";" ]

[ "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign" ]

LLVM

ARM

CPP

stmt_completion

CPU

618,792

[ "NumVectorInstToHideOverhead", ";" ]

[ "if", "(", "Ty", "->", "isVectorTy", "(", ")", "&&", "IsComplex", ")", "return" ]

LLVM

AArch64

TD

next_suggestion

CPU

618,793

[ "let", "RenderMethod", "=", "<STR_LIT>", ";" ]

[ "let", "Name", "=", "<STR_LIT>", ";", "let", "PredicateMethod", "=", "<STR_LIT>", ";" ]

LLVM

PowerPC

CPP

code_generation

CPU

618,794

[ "static", "MCSymbol", "*", "GetSymbolFromOperand", "(", "const", "MachineOperand", "&", "MO", ",", "AsmPrinter", "&", "AP", ")", "{", "const", "TargetMachine", "&", "TM", "=", "AP", ".", "TM", ";", "Mangler", "*", "Mang", "=", "AP", ".", "Mang", ";", "const", "DataLayout", "*", "DL", "=", "TM", ".", "getDataLayout", "(", ")", ";", "MCContext", "&", "Ctx", "=", "AP", ".", "OutContext", ";", "SmallString", "<", "<NUM_LIT>", ">", "Name", ";", "StringRef", "Suffix", ";", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "Suffix", "=", "<STR_LIT>", "$stub", "<STR_LIT>", ";", "else", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "Suffix", "=", "<STR_LIT>", "$non_lazy_ptr", "<STR_LIT>", ";", "if", "(", "!", "Suffix", ".", "empty", "(", ")", ")", "Name", "+=", "DL", "->", "getPrivateGlobalPrefix", "(", ")", ";", "unsigned", "PrefixLen", "=", "Name", ".", "size", "(", ")", ";", "if", "(", "!", "MO", ".", "isGlobal", "(", ")", ")", "{", "assert", "(", "MO", ".", "isSymbol", "(", ")", "&&", "<STR_LIT>", "Isn't a symbol reference", "<STR_LIT>", ")", ";", "Mang", "->", "getNameWithPrefix", "(", "Name", ",", "MO", ".", "getSymbolName", "(", ")", ")", ";", "}", "else", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "TM", ".", "getNameWithPrefix", "(", "Name", ",", "GV", ",", "*", "Mang", ")", ";", "}", "unsigned", "OrigLen", "=", "Name", ".", "size", "(", ")", "-", "PrefixLen", ";", "Name", "+=", "Suffix", ";", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "GetOrCreateSymbol", "(", "Name", ".", "str", "(", ")", ")", ";", "StringRef", "OrigName", "=", "StringRef", "(", "Name", ")", ".", "substr", "(", "PrefixLen", ",", "OrigLen", ")", ";", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "getMachOMMI", "(", "AP", ")", ".", "getFnStubEntry", "(", "Sym", ")", ";", "if", "(", "StubSym", ".", "getPointer", "(", ")", ")", "return", "Sym", ";", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "{", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "AP", ".", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ",", "!", "MO", ".", "getGlobal", "(", ")", "->", "hasInternalLinkage", "(", ")", ")", ";", "}", "else", "{", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "Ctx", ".", "GetOrCreateSymbol", "(", "OrigName", ")", ",", "false", ")", ";", "}", "return", "Sym", ";", "}", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "MachineModuleInfoMachO", "&", "MachO", "=", "getMachOMMI", "(", "AP", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "(", "MO", ".", "getTargetFlags", "(", ")", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "?", "MachO", ".", "getHiddenGVStubEntry", "(", "Sym", ")", ":", "MachO", ".", "getGVStubEntry", "(", "Sym", ")", ";", "if", "(", "StubSym", ".", "getPointer", "(", ")", "==", "<NUM_LIT>", ")", "{", "assert", "(", "MO", ".", "isGlobal", "(", ")", "&&", "<STR_LIT>", "Extern symbol not handled yet", "<STR_LIT>", ")", ";", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "AP", ".", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ",", "!", "MO", ".", "getGlobal", "(", ")", "->", "hasInternalLinkage", "(", ")", ")", ";", "}", "return", "Sym", ";", "}", "return", "Sym", ";", "}" ]

[ "Lower", "an", "MO_GlobalAddress", "or", "MO_ExternalSymbol", "operand", "to", "an", "MCSymbol", "." ]

LLVM

AMDGPU

CPP

code_generation

GPU

618,795

[ "CCAssignFn", "*", "R600TargetLowering", "::", "CCAssignFnForCall", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "IsVarArg", ")", "const", "{", "switch", "(", "CC", ")", "{", "case", "CallingConv", "::", "AMDGPU_KERNEL", ":", "case", "CallingConv", "::", "SPIR_KERNEL", ":", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "Fast", ":", "case", "CallingConv", "::", "Cold", ":", "return", "CC_R600_Kernel", ";", "case", "CallingConv", "::", "AMDGPU_VS", ":", "case", "CallingConv", "::", "AMDGPU_GS", ":", "case", "CallingConv", "::", "AMDGPU_PS", ":", "case", "CallingConv", "::", "AMDGPU_CS", ":", "case", "CallingConv", "::", "AMDGPU_HS", ":", "case", "CallingConv", "::", "AMDGPU_ES", ":", "case", "CallingConv", "::", "AMDGPU_LS", ":", "return", "CC_R600", ";", "default", ":", "report_fatal_error", "(", "<STR_LIT>", "Unsupported calling convention.", "<STR_LIT>", ")", ";", "}", "}" ]

[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]

LLVM

AArch64

TD

stmt_completion

CPU

618,796

[ "<NUM_LIT>", ";" ]

[ "def", "Srr", ":", "BaseFPCondComparison", "<", "signalAllNans", ",", "FPR32", ",", "mnemonic", ",", "[", "(", "set", "NZCV", ",", "(", "OpNode", "(", "f32", "FPR32", ":", "$", "Rn", ")", ",", "(", "f32", "FPR32", ":", "$", "Rm", ")", ",", "(", "i32", "imm", ":", "$", "nzcv", ")", ",", "(", "i32", "imm", ":", "$", "cond", ")", ",", "NZCV", ")", ")", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]

GCC

alpha

MD

next_suggestion

MPU

618,797

[ "<STR_LIT>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "VEC", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "not", ":", "VEC", "(", "match_operand", ":", "VEC", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

618,798

[ "let", "InputType", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";" ]

LLVM

VE

CPP

next_suggestion

CPU

618,799

[ "}" ]

[ "return", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "DL", ",", "MVT", "::", "Other", ",", "OutChains", ")", ";", "}", "else", "if", "(", "MemVT", "==", "MVT", "::", "v512i1", "||", "MemVT", "==", "MVT", "::", "v8i64", ")", "{", "SDValue", "OutChains", "[", "<NUM_LIT>", "]", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "SDNode", "*", "V", "=", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "i64", ",", "StNode", "->", "getValue", "(", ")", ",", "DAG", ".", "getTargetConstant", "(", "i", ",", "DL", ",", "MVT", "::", "i64", ")", ")", ";", "SDValue", "Addr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "AddrVT", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", "*", "i", ",", "DL", ",", "AddrVT", ")", ")", ";", "OutChains", "[", "i", "]", "=", "DAG", ".", "getStore", "(", "StNode", "->", "getChain", "(", ")", ",", "DL", ",", "SDValue", "(", "V", ",", "<NUM_LIT>", ")", ",", "Addr", ",", "MachinePointerInfo", "(", ")", ",", "Alignment", ",", "StNode", "->", "isVolatile", "(", ")", "?", "MachineMemOperand", "::", "MOVolatile", ":", "MachineMemOperand", "::", "MONone", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "DL", ",", "MVT", "::", "Other", ",", "OutChains", ")", ";", "}", "else", "{", "return", "SDValue", "(", ")", ";" ]