docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
LLVM	AMDGPU	CPP	code_generation	GPU	619,000	[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "AMDGPURegBankCombiner", "<STR_LIT>", ";", "}" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
GCC	arm	MD	program_repair	CPU	619,001	[ "<FIXS>", "if", "(", "V_sz_elem", ">", "=", "=", "<NUM_LIT>", ")", "output_asm_insn", "(", "<STR_LIT>", ",", "ops", ")", "elseoutput_asm_insn", "(", "<STR_LIT>", ",", "ops", ")", "<FIXE>" ]	[ "int", "regno", "=", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "ops", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "TImode", ",", "regno", ")", "ops", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", "<BUGS>", "output_asm_insn", "(", "<STR_LIT>", ",", "ops", ")", "<BUGE>", "return", "<STR_LIT>", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
GCC	i386	MD	next_suggestion	CPU	619,002	[ "<STR_LIT>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "sign_extend", ":", "DI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
GCC	arm	MD	stmt_completion	CPU	619,003	[ ")" ]	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	619,004	[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";" ]
GCC	m32c	CPP	code_generation	MPU	619,005	[ "static", "void", "m32c_print_operand_address", "(", "FILE", "*", "stream", ",", "rtx", "address", ")", "{", "if", "(", "GET_CODE", "(", "address", ")", "==", "MEM", ")", "address", "=", "XEXP", "(", "address", ",", "<NUM_LIT>", ")", ";", "else", "gcc_assert", "(", "GET_CODE", "(", "address", ")", "==", "REG", ")", ";", "m32c_print_operand", "(", "stream", ",", "address", ",", "<NUM_LIT>", ")", ";", "}" ]	[ "Implements", "PRINT_OPERAND_ADDRESS", ".", "Nothing", "unusual", "here", "." ]
LLVM	X86	TD	stmt_completion	CPU	619,006	[ "<NUM_LIT>", ";" ]	[ "def", "HaswellModel", ":", "SchedMachineModel", "{", "let", "IssueWidth", "=", "<NUM_LIT>", ";", "let", "MicroOpBufferSize", "=", "<NUM_LIT>", ";", "let", "LoadLatency", "=", "<NUM_LIT>", ";", "let", "MispredictPenalty", "=", "<NUM_LIT>", ";", "let", "LoopMicroOpBufferSize", "=" ]
LLVM	X86	TD	program_repair	CPU	619,007	[ "<FIXS>", "Sched", "[", "WriteVecExtract", "]", ">", ",", "FoldGenData", "NAME", "#", "ri", ">", ";", "<FIXE>", "<FIXS>", "let", "hasSideEffects", "=", "<NUM_LIT>", ",", "mayStore", "=", "<NUM_LIT>", "in", "<FIXE>", "<FIXS>", "addr", ":", "$", "dst", ")", "]", ">", ",", "Sched", "[", "WriteVecExtractSt", "]", ">", ";", "<FIXE>" ]	[ "(", "ins", "VR128", ":", "$", "src1", ",", "u8imm", ":", "$", "src2", ")", ",", "!", "strconcat", "(", "OpcodeStr", ",", "<STR_LIT>", ")", ",", "[", "]", ">", ",", "<BUGS>", "Sched", "[", "WriteShuffle", "]", ">", ",", "FoldGenData", "NAME", "#", "ri", ">", ";", "<BUGE>", "<BUGS>", "let", "hasSideEffects", "=", "<NUM_LIT>", ",", "mayStore", "=", "<NUM_LIT>", ",", "SchedRW", "=", "[", "WriteShuffleLd", ",", "WriteRMW", "]", "in", "<BUGE>", "def", "mr", ":", "SS4AIi8", "opc", ",", "MRMDestMem", ",", "(", "outs", ")", ",", "(", "ins", "i16mem", ":", "$", "dst", ",", "VR128", ":", "$", "src1", ",", "u8imm", ":", "$", "src2", ")", ",", "!", "strconcat", "(", "OpcodeStr", ",", "<STR_LIT>", ")", ",", "[", "(", "store", "(", "i16", "(", "trunc", "(", "X86pextrw", "(", "v8i16", "VR128", ":", "$", "src1", ")", ",", "imm", ":", "$", "src2", ")", ")", ")", ",", "<BUGS>", "addr", ":", "$", "dst", ")", "]", ">", ";", "<BUGE>", "}", "let", "Predicates", "=", "[", "HasAVX", ",", "NoBWI", "]", "in" ]
LLVM	X86	CPP	next_suggestion	CPU	619,008	[ "}" ]	[ "void", "printf256mem", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ")", "{", "printMemReference", "(", "MI", ",", "OpNo", ")", ";" ]
GCC	arm	CPP	stmt_completion	CPU	619,009	[ "int", "_", "_", "c", ")", "{" ]	[ "vld1_lane_s32", "(", "const", "int32_t", "*", "_", "_", "a", ",", "int32x2_t", "_", "_", "b", ",", "const" ]
GCC	bpf	CPP	code_generation	Virtual ISA	619,010	[ "static", "int", "bpf_core_get_index", "(", "const", "tree", "node", ",", "bool", "", "valid", ")", "{", "enum", "tree_code", "code", "=", "TREE_CODE", "(", "node", ")", ";", "if", "(", "code", "==", "FIELD_DECL", ")", "{", "const", "tree", "container", "=", "DECL_CONTEXT", "(", "node", ")", ";", "int", "i", "=", "<NUM_LIT>", ";", "for", "(", "tree", "l", "=", "TYPE_FIELDS", "(", "container", ")", ";", "l", ";", "l", "=", "DECL_CHAIN", "(", "l", ")", ")", "{", "if", "(", "l", "==", "node", ")", "return", "i", ";", "if", "(", "DECL_NAME", "(", "l", ")", "!=", "NULL_TREE", "\|\|", "TREE_CODE", "(", "TREE_TYPE", "(", "l", ")", ")", "==", "UNION_TYPE", "\|\|", "TREE_CODE", "(", "TREE_TYPE", "(", "l", ")", ")", "==", "RECORD_TYPE", ")", "i", "++", ";", "}", "}", "else", "if", "(", "code", "==", "ARRAY_REF", "\|\|", "code", "==", "ARRAY_RANGE_REF", "\|\|", "code", "==", "MEM_REF", ")", "{", "tree", "index", "=", "TREE_OPERAND", "(", "node", ",", "<NUM_LIT>", ")", ";", "if", "(", "TREE_CODE", "(", "index", ")", "==", "INTEGER_CST", "&&", "tree_fits_shwi_p", "(", "index", ")", ")", "return", "tree_to_shwi", "(", "index", ")", ";", "}", "else", "if", "(", "code", "==", "POINTER_PLUS_EXPR", ")", "{", "tree", "offset", "=", "TREE_OPERAND", "(", "node", ",", "<NUM_LIT>", ")", ";", "tree", "type", "=", "TREE_TYPE", "(", "TREE_OPERAND", "(", "node", ",", "<NUM_LIT>", ")", ")", ";", "type", "=", "TREE_TYPE", "(", "type", ")", ";", "if", "(", "TREE_CODE", "(", "offset", ")", "==", "INTEGER_CST", "&&", "tree_fits_shwi_p", "(", "offset", ")", "&&", "COMPLETE_TYPE_P", "(", "type", ")", "&&", "tree_fits_shwi_p", "(", "TYPE_SIZE", "(", "type", ")", ")", ")", "{", "HOST_WIDE_INT", "offset_i", "=", "tree_to_shwi", "(", "offset", ")", ";", "HOST_WIDE_INT", "type_size_i", "=", "tree_to_shwi", "(", "TYPE_SIZE_UNIT", "(", "type", ")", ")", ";", "if", "(", "(", "offset_i", "%", "type_size_i", ")", "==", "<NUM_LIT>", ")", "return", "offset_i", "/", "type_size_i", ";", "}", "}", "if", "(", "valid", "!=", "NULL", ")", "", "valid", "=", "false", ";", "return", "-", "<NUM_LIT>", ";", "}" ]	[ "Compute", "the", "index", "of", "the", "NODE", "in", "its", "immediate", "container", ".", "NODE", "should", "be", "a", "FIELD_DECL", "(", "i.e", ".", "of", "struct", "or", "union", ")", ",", "or", "an", "ARRAY_REF", "." ]
LLVM	Hexagon	TD	next_suggestion	DSP	619,011	[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";" ]	[ "def", "A2_pandfnew", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_05c070ec", ",", "TypeALU32_3op", ">", ",", "Enc_ea4c54", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
LLVM	R600	TD	next_suggestion	GPU	619,012	[ "let", "Itinerary", "=", "TransALU", ";" ]	[ "class", "MULHI_INT_Common", "<", "bits", "<", "<NUM_LIT>", ">", "inst", ">", ":", "R600_2OP_Helper", "<", "inst", ",", "<STR_LIT>", ",", "mulhs", ">", "{", "let", "TransOnly", "=", "<NUM_LIT>", ";" ]
GCC	rs6000	CPP	stmt_completion	CPU	619,013	[ ";" ]	[ "regno", "=", "true_regnum", "(", "reg", ")", ";", "if", "(", "regno", "<", "<NUM_LIT>", "\|\|", "!", "HARD_REGISTER_NUM_P", "(", "regno", ")", ")", "return", "PSEUDO_REG_TYPE", ";", "}", "gcc_assert", "(", "regno", ">=", "<NUM_LIT>", ")", ";", "if", "(", "is_altivec", "&&", "ALTIVEC_REGNO_P", "(", "regno", ")", ")", "*", "is_altivec", "=", "true", ";", "rclass", "=", "rs6000_regno_regclass", "[", "regno", "]", ";", "return", "reg_class_to_reg_type", "[", "(", "int", ")", "rclass", "]" ]
GCC	arm	CPP	stmt_completion	CPU	619,014	[ "_", "a", ";" ]	[ "vreinterpretq_p64_bf16", "(", "bfloat16x8_t", "_", "_", "a", ")", "{", "return", "(", "poly64x2_t", ")", "_" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	619,015	[ "}" ]	[ "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "Src", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "Mods", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	619,016	[ "false", ";" ]	[ "bool", "ARMPassConfig", "::", "addPreISel", "(", ")", "{", "if", "(", "(", "TM", "->", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "Aggressive", "&&", "EnableGlobalMerge", "==", "cl", "::", "BOU_UNSET", ")", "\|\|", "EnableGlobalMerge", "==", "cl", "::", "BOU_TRUE", ")", "addPass", "(", "createGlobalMergePass", "(", "TM", ",", "<NUM_LIT>", ")", ")", ";", "return" ]
LLVM	WebAssembly	CPP	stmt_completion	Virtual ISA	619,017	[ ")", "return", "&", "*", "Pos", ";" ]	[ "while", "(", "Pos", "!=", "EHPad", "->", "end", "(", ")", "&&", "(", "Pos", "->", "isLabel", "(", ")", "\|\|", "Pos", "->", "isDebugInstr", "(", ")", "\|\|", "isMarker", "(", "Pos", "->", "getOpcode", "(", ")", ")", ")", ")", "Pos", "++", ";", "if", "(", "Pos", "!=", "EHPad", "->", "end", "(", ")", "&&", "WebAssembly", "::", "isCatch", "(", "Pos", "->", "getOpcode", "(", ")", ")" ]
LLVM	X86	CPP	next_suggestion	CPU	619,018	[ "return", "In64BitMode", "&&", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "!=", "Triple", "::", "GNUX32", "&&", "!", "TargetTriple", ".", "isOSNaCl", "(", ")", ")", ";" ]	[ "return", "In64BitMode", "&&", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "!=", "Triple", "::", "GNUX32", ")", ";", "}" ]
LLVM	Hexagon	TD	next_suggestion	DSP	619,019	[ "bits", "<", "<NUM_LIT>", ">", "Rs32", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "II", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "II", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "II", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Pv4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pv4", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	619,020	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Ryy32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ryy32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM	ARM	TD	next_suggestion	CPU	619,021	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "U", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "validForTailPredication", "=", "<NUM_LIT>", ";" ]
GCC	i386	MD	stmt_completion	CPU	619,022	[ "<STR_LIT>", ")", "]", ")" ]	[ "[", "(", "V8HI", "<STR_LIT>", ")", "(", "V4SI", "<STR_LIT>", ")", "(", "V16HI", "<STR_LIT>", ")", "(", "V8SI", "<STR_LIT>", ")", "(", "V32HI", "<STR_LIT>", ")", "(", "V16SI" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	619,023	[ "MRI", ".", "getRegClass", "(", "Reg", ")", ":" ]	[ "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", "?" ]
GCC	sh	CPP	next_suggestion	CPU	619,024	[ "return", "bdesc", "[", "code", "]", ".", "fndecl", ";" ]	[ "static", "tree", "sh_builtin_decl", "(", "unsigned", "code", ",", "bool", "initialize_p", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "code", ">=", "ARRAY_SIZE", "(", "bdesc", ")", ")", "return", "error_mark_node", ";", "if", "(", "!", "bdesc", "[", "code", "]", ".", "is_enabled", "(", ")", ")", "return", "error_mark_node", ";" ]
LLVM	Xtensa	CPP	code_generation	MPU	619,025	[ "bool", "XtensaInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "&", "TBB", ",", "MachineBasicBlock", "", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "AllowModify", ")", "const", "{", "std", "::", "cout", "<<", "<STR_LIT>", "XtensaInstrInfo::analyzeBranch not yet implemented", "<STR_LIT>", "<<", "std", "::", "endl", ";", "return", "false", ";", "}" ]	[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]
GCC	sh	MD	next_suggestion	CPU	619,026	[ "(", "match_test", "<STR_LIT>", ")" ]	[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]
GCC	h8300	CPP	next_suggestion	MPU	619,027	[ "wlength", "+=", "<NUM_LIT>", ";" ]	[ "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "shift", ")", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "shift", ")", ";", "enum", "shift_type", "shift_type", ";", "enum", "shift_mode", "shift_mode", ";", "struct", "shift_info", "info", ";", "unsigned", "int", "wlength", "=", "<NUM_LIT>", ";", "switch", "(", "mode", ")", "{", "case", "QImode", ":", "shift_mode", "=", "QIshift", ";", "break", ";", "case", "HImode", ":", "shift_mode", "=", "HIshift", ";", "break", ";", "case", "SImode", ":", "shift_mode", "=", "SIshift", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "switch", "(", "code", ")", "{", "case", "ASHIFTRT", ":", "shift_type", "=", "SHIFT_ASHIFTRT", ";", "break", ";", "case", "LSHIFTRT", ":", "shift_type", "=", "SHIFT_LSHIFTRT", ";", "break", ";", "case", "ASHIFT", ":", "shift_type", "=", "SHIFT_ASHIFT", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "!=", "CONST_INT", ")", "{", "get_shift_alg", "(", "shift_type", ",", "shift_mode", ",", "<NUM_LIT>", ",", "&", "info", ")", ";", "return", "(", "<NUM_LIT>", "+", "h8300_asm_insn_count", "(", "info", ".", "shift1", ")", ")", "", "<NUM_LIT>", ";", "}", "else", "{", "int", "n", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "n", "<", "<NUM_LIT>", ")", "n", "=", "<NUM_LIT>", ";", "else", "if", "(", "(", "unsigned", "int", ")", "n", ">", "GET_MODE_BITSIZE", "(", "mode", ")", ")", "n", "=", "GET_MODE_BITSIZE", "(", "mode", ")", ";", "get_shift_alg", "(", "shift_type", ",", "shift_mode", ",", "n", ",", "&", "info", ")", ";", "switch", "(", "info", ".", "alg", ")", "{", "case", "SHIFT_SPECIAL", ":", "wlength", "+=", "h8300_asm_insn_count", "(", "info", ".", "special", ")", ";", "if", "(", "strstr", "(", "info", ".", "special", ",", "<STR_LIT>", "xor.l", "<STR_LIT>", ")", "!=", "NULL", ")", "wlength", "++", ";", "case", "SHIFT_INLINE", ":", "n", "=", "info", ".", "remainder", ";", "if", "(", "info", ".", "shift2", "!=", "NULL", ")", "{", "wlength", "+=", "h8300_asm_insn_count", "(", "info", ".", "shift2", ")", "", "(", "n", "/", "<NUM_LIT>", ")", ";", "n", "=", "n", "%", "<NUM_LIT>", ";", "}", "wlength", "+=", "h8300_asm_insn_count", "(", "info", ".", "shift1", ")", "", "n", ";", "return", "<NUM_LIT>", "", "wlength", ";", "case", "SHIFT_ROT_AND", ":", "{", "int", "m", "=", "GET_MODE_BITSIZE", "(", "mode", ")", "-", "n", ";", "gcc_assert", "(", "info", ".", "shift1", ")", ";", "if", "(", "info", ".", "shift2", "!=", "NULL", ")", "{", "wlength", "+=", "h8300_asm_insn_count", "(", "info", ".", "shift2", ")", "", "(", "m", "/", "<NUM_LIT>", ")", ";", "m", "=", "m", "%", "<NUM_LIT>", ";", "}", "wlength", "+=", "h8300_asm_insn_count", "(", "info", ".", "shift1", ")", "", "m", ";", "switch", "(", "mode", ")", "{", "case", "QImode", ":", "wlength", "+=", "<NUM_LIT>", ";", "break", ";", "case", "HImode", ":", "wlength", "+=", "<NUM_LIT>", ";", "break", ";", "case", "SImode", ":", "gcc_assert", "(", "!", "TARGET_H8300", ")", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	619,028	[ "(", "<NUM_LIT>", ")", ")", ";" ]	[ "static", "SDValue", "LowerATOMIC_FENCE", "(", "SDValue", "Op", ",", "const", "X86Subtarget", "&", "Subtarget", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDLoc", "dl", "(", "Op", ")", ";", "AtomicOrdering", "FenceOrdering", "=", "static_cast", "<", "AtomicOrdering", ">", "(", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", ";", "SynchronizationScope", "FenceScope", "=", "static_cast", "<", "SynchronizationScope", ">", "(", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", ";", "if", "(", "FenceOrdering", "==", "AtomicOrdering", "::", "SequentiallyConsistent", "&&", "FenceScope", "==", "CrossThread", ")", "{", "if", "(", "Subtarget", ".", "hasMFence", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "Op", ".", "getOperand" ]
GCC	arm	MD	stmt_completion	CPU	619,029	[ ">", ")" ]	[ "neon_pairwise_reduce", "(", "vec", ",", "operands", "[", "<NUM_LIT>", "]", ",", "<", "MODE", ">", "mode", ",", "&", "gen_neon_vpsmax", "<", "mode" ]
LLVM	AArch64	CPP	next_suggestion	CPU	619,030	[ "CurDAG", "->", "RemoveDeadNode", "(", "N", ")", ";" ]	[ "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "SDNode", "*", "WhilePair", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "DL", ",", "MVT", "::", "Untyped", ",", "Ops", ")", ";", "SDValue", "SuperReg", "=", "SDValue", "(", "WhilePair", ",", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "<NUM_LIT>", ";", "++", "I", ")", "ReplaceUses", "(", "SDValue", "(", "N", ",", "I", ")", ",", "CurDAG", "->", "getTargetExtractSubreg", "(", "<STR_LIT>", "::", "<STR_LIT>", "+", "I", ",", "DL", ",", "VT", ",", "SuperReg", ")", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	619,031	[ "let", "accessSize", "=", "HalfWordAccess", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";" ]
GCC	i386	MD	stmt_completion	CPU	619,032	[ "<STR_LIT>", "<STR_LIT>", ")", "]" ]	[ "[", "(", "set", "(", "match_operand", ":", "VF_AVX512FP16VL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "VF_AVX512FP16VL", "[", "(", "match_operand", ":", "VF_AVX512FP16VL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VF_AVX512FP16VL", "<NUM_LIT>" ]
LLVM	ARM64	TD	stmt_completion	CPU	619,033	[ "dst", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "base", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]
LLVM	AArch64	CPP	next_suggestion	CPU	619,034	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]
GCC	arm	MD	next_suggestion	CPU	619,035	[ ")" ]	[ "(", "vec_select", ":", "V4HI", "(", "zero_extend", ":", "V8HI", "(", "match_operand", ":", "V8QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	619,036	[ "}" ]	[ "O", "<<", "<STR_LIT>", " dfmt:", "<STR_LIT>", ";", "printU8ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "}" ]
LLVM	MOS	CPP	code_generation	MPU	619,037	[ "void", "MOSAsmPrinter", "::", "emitJumpTableInfo", "(", ")", "{", "const", "DataLayout", "&", "DL", "=", "MF", "->", "getDataLayout", "(", ")", ";", "const", "MachineJumpTableInfo", "", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "if", "(", "!", "MJTI", ")", "return", ";", "assert", "(", "MJTI", "->", "getEntryKind", "(", ")", "==", "MachineJumpTableInfo", "::", "EK_BlockAddress", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "if", "(", "JT", ".", "empty", "(", ")", ")", "return", ";", "const", "Function", "&", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "const", "TargetLoweringObjectFile", "&", "TLOF", "=", "getObjFileLowering", "(", ")", ";", "bool", "JTInDiffSection", "=", "!", "TLOF", ".", "shouldPutJumpTableInFunctionSection", "(", "false", ",", "F", ")", ";", "if", "(", "JTInDiffSection", ")", "{", "MCSection", "", "ReadOnlySection", "=", "TLOF", ".", "getSectionForJumpTable", "(", "F", ",", "TM", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "ReadOnlySection", ")", ";", "}", "emitAlignment", "(", "Align", "(", "MJTI", "->", "getEntryAlignment", "(", "DL", ")", ")", ")", ";", "if", "(", "!", "JTInDiffSection", ")", "OutStreamer", "->", "emitDataRegion", "(", "MCDR_DataRegionJT32", ")", ";", "for", "(", "const", "auto", "&", "JTI", ":", "enumerate", "(", "JT", ")", ")", "{", "const", "std", "::", "vector", "<", "MachineBasicBlock", "", ">", "&", "JTBBs", "=", "JTI", ".", "value", "(", ")", ".", "MBBs", ";", "if", "(", "JTBBs", ".", "empty", "(", ")", ")", "continue", ";", "MCSymbol", "", "JTISymbol", "=", "GetJTISymbol", "(", "JTI", ".", "index", "(", ")", ")", ";", "OutStreamer", "->", "emitLabel", "(", "JTISymbol", ")", ";", "for", "(", "const", "MachineBasicBlock", "", "JTBB", ":", "JTBBs", ")", "{", "OutStreamer", "->", "emitValue", "(", "MCSymbolRefExpr", "::", "create", "(", "JTBB", "->", "getSymbol", "(", ")", ",", "MCSymbolRefExpr", "::", "VK_MOS_ADDR16_LO", ",", "OutContext", ")", ",", "<NUM_LIT>", ")", ";", "}", "for", "(", "const", "MachineBasicBlock", "", "JTBB", ":", "JTBBs", ")", "{", "OutStreamer", "->", "emitValue", "(", "MCSymbolRefExpr", "::", "create", "(", "JTBB", "->", "getSymbol", "(", ")", ",", "MCSymbolRefExpr", "::", "VK_MOS_ADDR16_HI", ",", "OutContext", ")", ",", "<NUM_LIT>", ")", ";", "}", "}", "if", "(", "!", "JTInDiffSection", ")", "OutStreamer", "->", "emitDataRegion", "(", "MCDR_DataRegionEnd", ")", ";", "}" ]	[ "Print", "assembly", "representations", "of", "the", "jump", "tables", "used", "by", "the", "current", "function", "to", "the", "current", "output", "stream", "." ]
GCC	rs6000	CPP	program_repair	CPU	619,038	[ "<FIXS>", "d", "=", "bdesc_dst", ";", "<FIXE>", "<FIXS>", "dp", "=", "bdesc_altivec_preds", ";", "<FIXE>" ]	[ "def_builtin", "(", "MASK_ALTIVEC", ",", "<STR_LIT>", "__builtin_vec_ctu", "<STR_LIT>", ",", "opaque_ftype_opaque_int", ",", "ALTIVEC_BUILTIN_VEC_CTU", ")", ";", "<BUGS>", "d", "=", "(", "struct", "builtin_description", "", ")", "bdesc_dst", ";", "<BUGE>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "ARRAY_SIZE", "(", "bdesc_dst", ")", ";", "i", "++", ",", "d", "++", ")", "def_builtin", "(", "d", "->", "mask", ",", "d", "->", "name", ",", "void_ftype_pcvoid_int_int", ",", "d", "->", "code", ")", ";", "<BUGS>", "dp", "=", "(", "struct", "builtin_description_predicates", "", ")", "bdesc_altivec_preds", ";", "<BUGE>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "ARRAY_SIZE", "(", "bdesc_altivec_preds", ")", ";", "i", "++", ",", "dp", "++", ")", "{", "enum", "machine_mode", "mode1", ";" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	619,039	[ "(", "Self", ")", ";" ]	[ "}", "else", "{", "Code", ".", "FirstM", "=", "NA", ".", "Id", ";", "NodeId", "Self", "=", "G", ".", "id", "(", "this", ")", ";", "NA", ".", "Addr", "->", "setNext" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	619,040	[ "(", ")", ";" ]	[ "const", "MachineMemOperand", "", "MMOb", "=", "", "Paired", ".", "I", "->", "memoperands_begin", "(", ")", ";", "MachineInstr", "", "New", "=", "MIB", ".", "add", "(", "", "TII", "->", "getNamedOperand", "(", "", "CI", ".", "I", ",", "AMDGPU", "::", "OpName", "::", "srsrc", ")", ")", ".", "add", "(", "", "TII", "->", "getNamedOperand", "(", "", "CI", ".", "I", ",", "AMDGPU", "::", "OpName", "::", "soffset", ")", ")", ".", "addImm", "(", "std", "::", "min", "(", "CI", ".", "Offset", ",", "Paired", ".", "Offset", ")", ")", ".", "addImm", "(", "JoinedFormat", ")", ".", "addImm", "(", "CI", ".", "GLC", ")", ".", "addImm", "(", "CI", ".", "SLC", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "CI", ".", "DLC", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "combineKnownAdjacentMMOs", "(", "", "MBB", "->", "getParent", "(", ")", ",", "MMOa", ",", "MMOb", ")", ")", ";", "moveInstsAfter", "(", "MIB", ",", "InstsToMove", ")", ";", "CI", ".", "I", "->", "eraseFromParent", "(", ")", ";", "Paired", ".", "I", "->", "eraseFromParent" ]
LLVM	Hexagon	TD	next_suggestion	DSP	619,041	[ "}" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rt32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rxx32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rxx32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	619,042	[ ")", ";" ]	[ "FunctionPass", "*", "llvm", "::", "createX86MaxStackAlignmentCalculatorPass", "(", ")", "{", "return", "new", "MSAC", "(" ]
LLVM	ARM	TD	next_suggestion	CPU	619,043	[ "}" ]	[ "def", "MVE_VMOV_to_lane", ":", "MVE_VMOV_lane_direction", "{", "let", "bit_20", "=", "<NUM_LIT>", ";", "let", "oops", "=", "(", "outs", "MQPR", ":", "$", "Qd", ")", ";", "let", "iops", "=", "(", "ins", "MQPR", ":", "$", "Qd_src", ",", "rGPR", ":", "$", "Rt", ")", ";", "let", "ops", "=", "<STR_LIT>", ";", "let", "cstr", "=", "<STR_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	619,044	[ "bits", "<", "<NUM_LIT>", ">", "Rx32", ";" ]	[ "class", "Enc_27fd0e", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Mu2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Mu2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rd32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC	rs6000	MD	stmt_completion	CPU	619,045	[ "<NUM_LIT>", "<STR_LIT>", ")" ]	[ "(", "if_then_else", "(", "match_test", "<STR_LIT>", ")", "(", "match_operand" ]
GCC	rs6000	MD	stmt_completion	CPU	619,046	[ "<STR_LIT>", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>" ]
LLVM	X86	CPP	code_generation	CPU	619,047	[ "unsigned", "X86TargetLowering", "::", "getRegisterByName", "(", "const", "char", "", "RegName", ",", "EVT", "VT", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "const", "TargetFrameLowering", "&", "TFI", "=", "", "Subtarget", "->", "getFrameLowering", "(", ")", ";", "const", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "unsigned", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "<STR_LIT>", "esp", "<STR_LIT>", ",", "X86", "::", "ESP", ")", ".", "Case", "(", "<STR_LIT>", "rsp", "<STR_LIT>", ",", "X86", "::", "RSP", ")", ".", "Case", "(", "<STR_LIT>", "ebp", "<STR_LIT>", ",", "X86", "::", "EBP", ")", ".", "Case", "(", "<STR_LIT>", "rbp", "<STR_LIT>", ",", "X86", "::", "RBP", ")", ".", "Default", "(", "<NUM_LIT>", ")", ";", "if", "(", "Reg", "==", "X86", "::", "EBP", "\|\|", "Reg", "==", "X86", "::", "RBP", ")", "{", "if", "(", "!", "TFI", ".", "hasFP", "(", "MF", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "register ", "<STR_LIT>", "+", "StringRef", "(", "RegName", ")", "+", "<STR_LIT>", " is allocatable: function has no frame pointer", "<STR_LIT>", ")", ";", "else", "{", "const", "X86RegisterInfo", "*", "RegInfo", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "unsigned", "FrameReg", "=", "RegInfo", "->", "getPtrSizedFrameRegister", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ";", "assert", "(", "(", "FrameReg", "==", "X86", "::", "EBP", "\|\|", "FrameReg", "==", "X86", "::", "RBP", ")", "&&", "<STR_LIT>", "Invalid Frame Register!", "<STR_LIT>", ")", ";", "}", "}", "if", "(", "Reg", ")", "return", "Reg", ";", "report_fatal_error", "(", "<STR_LIT>", "Invalid register name global variable", "<STR_LIT>", ")", ";", "}" ]	[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	619,048	[ "}" ]	[ "class", "LoadInstGenericWithDest", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asmstr", ">", ":", "LoadInstGenericSrcA", "<", "opc", ",", "asmstr", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Dest", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Dest", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	619,049	[ "if", "(", "const", "ConstantSDNode", "*", "CMask", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Mask", ")", ")", "{" ]	[ "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "Mask", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	619,050	[ ",", "MVT", "::", "f16", ",", "Lo", ")", ";" ]	[ "static", "bool", "convertBuildVectorCastElt", "(", "SelectionDAG", "&", "DAG", ",", "SDValue", "&", "Lo", ",", "SDValue", "&", "Hi", ")", "{", "if", "(", "Hi", ".", "getOpcode", "(", ")", "==", "ISD", "::", "BITCAST", "&&", "Hi", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "MVT", "::", "f16", "&&", "(", "isa", "<", "ConstantSDNode", ">", "(", "Lo", ")", "\|\|", "Lo", ".", "isUndef", "(", ")", ")", ")", "{", "Lo", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "SDLoc", "(", "Lo", ")" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	619,051	[ "O", "<<", "(", "unsigned", "int", ")", "Value", ";" ]	[ "unsigned", "int", "Value", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "assert", "(", "Value", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid u1imm argument!", "<STR_LIT>", ")", ";" ]
GCC	arm	MD	next_suggestion	CPU	619,052	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	AArch64	TD	next_suggestion	CPU	619,053	[ "}" ]	[ "def", "_H_register", ":", "STN_WBReg_Lane", "<", "r", ",", "<NUM_LIT>", ",", "op0", ",", "!", "cast", "<", "RegisterOperand", ">", "(", "List", "#", "<STR_LIT>", ")", ",", "uimm_h", ",", "neon_uimm3_bare", ",", "asmop", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "{", "lane", "{", "<NUM_LIT>", "}", ",", "lane", "{", "<NUM_LIT>", "}", ",", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "lane", "{", "<NUM_LIT>", "}", ";" ]
GCC	powerpcspe	MD	stmt_completion	CPU	619,054	[ "<STR_LIT>", ")", ")" ]	[ "(", "eq_attr", "<STR_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	619,055	[ "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]	[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	619,056	[ "let", "InputType", "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isIndirectBranch", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";" ]
LLVM	AArch64	CPP	code_generation	CPU	619,057	[ "void", "assignValueToAddress", "(", "unsigned", "ValVReg", ",", "unsigned", "Addr", ",", "uint64_t", "Size", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "LocInfo", "::", "AExt", ")", "{", "Size", "=", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "ValVReg", "=", "MIRBuilder", ".", "buildAnyExt", "(", "LLT", "::", "scalar", "(", "Size", "", "<NUM_LIT>", ")", ",", "ValVReg", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "auto", "MMO", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getMachineMemOperand", "(", "MPO", ",", "MachineMemOperand", "::", "MOStore", ",", "Size", ",", "<NUM_LIT>", ")", ";", "MIRBuilder", ".", "buildStore", "(", "ValVReg", ",", "Addr", ",", "", "MMO", ")", ";", "}" ]	[ "An", "overload", "which", "takes", "an", "ArgInfo", "if", "additional", "information", "about", "the", "arg", "is", "needed", "." ]
GCC	aarch64	CPP	next_suggestion	CPU	619,058	[ "rtx", "x1", "=", "gen_reg_rtx", "(", "mode", ")", ";" ]	[ "if", "(", "GET_MODE_INNER", "(", "mode", ")", "==", "HFmode", ")", "{", "gcc_assert", "(", "!", "recp", ")", ";", "return", "false", ";", "}", "machine_mode", "mmsk", "=", "mode_for_vector", "(", "int_mode_for_mode", "(", "GET_MODE_INNER", "(", "mode", ")", ")", ",", "GET_MODE_NUNITS", "(", "mode", ")", ")", ";", "if", "(", "!", "recp", ")", "{", "if", "(", "!", "(", "flag_mlow_precision_sqrt", "\|\|", "(", "aarch64_tune_params", ".", "approx_modes", "->", "sqrt", "&", "AARCH64_APPROX_MODE", "(", "mode", ")", ")", ")", ")", "return", "false", ";", "if", "(", "flag_finite_math_only", "\|\|", "flag_trapping_math", "\|\|", "!", "flag_unsafe_math_optimizations", "\|\|", "optimize_function_for_size_p", "(", "cfun", ")", ")", "return", "false", ";", "}", "else", "gcc_assert", "(", "use_rsqrt_p", "(", "mode", ")", ")", ";", "rtx", "xmsk", "=", "gen_reg_rtx", "(", "mmsk", ")", ";", "if", "(", "!", "recp", ")", "emit_insn", "(", "gen_rtx_SET", "(", "xmsk", ",", "gen_rtx_NEG", "(", "mmsk", ",", "gen_rtx_EQ", "(", "mmsk", ",", "src", ",", "CONST0_RTX", "(", "mode", ")", ")", ")", ")", ")", ";", "rtx", "xdst", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "(", "*", "get_rsqrte_type", "(", "mode", ")", ")", "(", "xdst", ",", "src", ")", ")", ";", "int", "iterations", "=", "(", "GET_MODE_INNER", "(", "mode", ")", "==", "DFmode", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "(", "recp", "&&", "flag_mrecip_low_precision_sqrt", ")", "\|\|", "(", "!", "recp", "&&", "flag_mlow_precision_sqrt", ")", ")", "iterations", "--", ";" ]
LLVM	XCore	CPP	next_suggestion	MPU	619,059	[ "}" ]	[ "const", "TargetRegisterClass", "", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "TII", ".", "storeRegToStackSlot", "(", "MBB", ",", "MI", ",", "Reg", ",", "true", ",", "it", "->", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";", "if", "(", "emitFrameMoves", ")", "{", "MCSymbol", "", "SaveLabel", "=", "MF", "->", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addSym", "(", "SaveLabel", ")", ";", "XFI", "->", "getSpillLabels", "(", ")", ".", "push_back", "(", "std", "::", "make_pair", "(", "SaveLabel", ",", "*", "it", ")", ")", ";", "}", "}", "return", "true", ";" ]
LLVM	AArch64	CPP	next_suggestion	CPU	619,060	[ "InVals", ".", "push_back", "(", "ArgValue", ")", ";" ]	[ "else", "if", "(", "RegVT", "==", "MVT", "::", "f32", ")", "RC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "RegVT", "==", "MVT", "::", "f64", "\|\|", "RegVT", ".", "is64BitVector", "(", ")", ")", "RC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "RegVT", "==", "MVT", "::", "f128", "\|\|", "RegVT", ".", "is128BitVector", "(", ")", ")", "RC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", "RegVT not supported by FORMAL_ARGUMENTS Lowering", "<STR_LIT>", ")", ";", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "RegVT", ")", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown loc info!", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "case", "CCValAssign", "::", "AExt", ":", "case", "CCValAssign", "::", "SExt", ":", "case", "CCValAssign", "::", "ZExt", ":", "assert", "(", "RegVT", "==", "Ins", "[", "i", "]", ".", "VT", "&&", "<STR_LIT>", "incorrect register location selected", "<STR_LIT>", ")", ";", "break", ";", "}", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", "&&", "<STR_LIT>", "CCValAssign is neither reg nor mem", "<STR_LIT>", ")", ";", "unsigned", "ArgOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "unsigned", "ArgSize", "=", "VA", ".", "getValVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "uint32_t", "BEAlign", "=", "<NUM_LIT>", ";", "if", "(", "!", "Subtarget", "->", "isLittleEndian", "(", ")", "&&", "ArgSize", "<", "<NUM_LIT>", "&&", "!", "Ins", "[", "i", "]", ".", "Flags", ".", "isInConsecutiveRegs", "(", ")", ")", "BEAlign", "=", "<NUM_LIT>", "-", "ArgSize", ";", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "ArgSize", ",", "ArgOffset", "+", "BEAlign", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "SDValue", "ArgValue", ";", "ISD", "::", "LoadExtType", "ExtType", "=", "ISD", "::", "NON_EXTLOAD", ";", "MVT", "MemVT", "=", "VA", ".", "getValVT", "(", ")", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "MemVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "ExtType", "=", "ISD", "::", "SEXTLOAD", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "ExtType", "=", "ISD", "::", "ZEXTLOAD", ";", "break", ";", "case", "CCValAssign", "::", "AExt", ":", "ExtType", "=", "ISD", "::", "EXTLOAD", ";", "break", ";", "}", "ArgValue", "=", "DAG", ".", "getExtLoad", "(", "ExtType", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "FI", ")", ",", "MemVT", ")", ";" ]
GCC	rs6000	MD	stmt_completion	CPU	619,061	[ ")", "]" ]	[ "(", "match_operand", ":", "VI2", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "UNSPEC_PREDICATE", ")", ")", "(", "set", "(", "match_operand", ":", "VI2", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq", ":", "VI2", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")" ]
LLVM	Hexagon	TD	stmt_completion	DSP	619,062	[ "<NUM_LIT>", ";" ]	[ "def", "C4_addipc", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "u32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_a813cf9a", ",", "TypeCR", ">", ",", "Enc_607661", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=" ]
LLVM	Z80	CPP	next_suggestion	MPU	619,063	[ "}" ]	[ "int", "getRegSaveFrameIndex", "(", ")", "const", "{", "return", "RegSaveFrameIndex", ";" ]
GCC	pa	MD	next_suggestion	CPU	619,064	[ "}", ")" ]	[ "[", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "]", "<STR_LIT>", "{", "if", "(", "TARGET_SYNC_LIBCALL", ")", "{", "rtx", "mem", "=", "operands", "[", "<NUM_LIT>", "]", "rtx", "val", "=", "operands", "[", "<NUM_LIT>", "]", "if", "(", "pa_maybe_emit_compare_and_swap_exchange_loop", "(", "NULL_RTX", ",", "mem", ",", "val", ")", ")", "DONE", "}", "FAIL" ]
LLVM	X86	CPP	stmt_completion	CPU	619,065	[ ")", "RepeatedLoads", "[", "i", "%", "SubElems", "]", "=", "Elt", ";" ]	[ "if", "(", "FirstLoadedElt", "==", "<NUM_LIT>", "&&", "(", "NumLoadedElts", "==", "(", "int", ")", "NumElems", "\|\|", "IsDereferenceable", ")", "&&", "(", "IsConsecutiveLoad", "\|\|", "IsConsecutiveLoadWithZeros", ")", ")", "{", "if", "(", "IsAfterLegalize", "&&", "!", "TLI", ".", "isOperationLegal", "(", "ISD", "::", "LOAD", ",", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "LDBase", "->", "isNonTemporal", "(", ")", "&&", "LDBase", "->", "getAlignment", "(", ")", ">=", "<NUM_LIT>", "&&", "VT", ".", "is256BitVector", "(", ")", "&&", "!", "Subtarget", ".", "hasInt256", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "NumElems", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "Elts", "[", "FirstLoadedElt", "]", ")", ";", "if", "(", "!", "ZeroMask", ")", "return", "CreateLoad", "(", "VT", ",", "LDBase", ")", ";", "if", "(", "!", "IsAfterLegalize", "&&", "VT", ".", "isVector", "(", ")", ")", "{", "unsigned", "NumMaskElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "(", "NumMaskElts", "%", "NumElems", ")", "==", "<NUM_LIT>", ")", "{", "unsigned", "Scale", "=", "NumMaskElts", "/", "NumElems", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ClearMask", "(", "NumMaskElts", ",", "-", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElems", ";", "++", "i", ")", "{", "if", "(", "UndefMask", "[", "i", "]", ")", "continue", ";", "int", "Offset", "=", "ZeroMask", "[", "i", "]", "?", "NumMaskElts", ":", "<NUM_LIT>", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "!=", "Scale", ";", "++", "j", ")", "ClearMask", "[", "(", "i", "", "Scale", ")", "+", "j", "]", "=", "(", "i", "", "Scale", ")", "+", "j", "+", "Offset", ";", "}", "SDValue", "V", "=", "CreateLoad", "(", "VT", ",", "LDBase", ")", ";", "SDValue", "Z", "=", "VT", ".", "isInteger", "(", ")", "?", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ":", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ";", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "DL", ",", "V", ",", "Z", ",", "ClearMask", ")", ";", "}", "}", "}", "if", "(", "VT", ".", "is256BitVector", "(", ")", "\|\|", "VT", ".", "is512BitVector", "(", ")", ")", "{", "unsigned", "HalfNumElems", "=", "NumElems", "/", "<NUM_LIT>", ";", "if", "(", "UndefMask", ".", "extractBits", "(", "HalfNumElems", ",", "HalfNumElems", ")", ".", "isAllOnesValue", "(", ")", ")", "{", "EVT", "HalfVT", "=", "EVT", "::", "getVectorVT", "(", "", "DAG", ".", "getContext", "(", ")", ",", "VT", ".", "getScalarType", "(", ")", ",", "HalfNumElems", ")", ";", "SDValue", "HalfLD", "=", "EltsFromConsecutiveLoads", "(", "HalfVT", ",", "Elts", ".", "drop_back", "(", "HalfNumElems", ")", ",", "DL", ",", "DAG", ",", "Subtarget", ",", "IsAfterLegalize", ")", ";", "if", "(", "HalfLD", ")", "return", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_SUBVECTOR", ",", "DL", ",", "VT", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "HalfLD", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "}", "}", "if", "(", "IsConsecutiveLoad", "&&", "FirstLoadedElt", "==", "<NUM_LIT>", "&&", "(", "(", "LoadSizeInBits", "==", "<NUM_LIT>", "&&", "Subtarget", ".", "hasFP16", "(", ")", ")", "\|\|", "LoadSizeInBits", "==", "<NUM_LIT>", "\|\|", "LoadSizeInBits", "==", "<NUM_LIT>", ")", "&&", "(", "(", "VT", ".", "is128BitVector", "(", ")", "\|\|", "VT", ".", "is256BitVector", "(", ")", "\|\|", "VT", ".", "is512BitVector", "(", ")", ")", ")", ")", "{", "MVT", "VecSVT", "=", "VT", ".", "isFloatingPoint", "(", ")", "?", "MVT", "::", "getFloatingPointVT", "(", "LoadSizeInBits", ")", ":", "MVT", "::", "getIntegerVT", "(", "LoadSizeInBits", ")", ";", "MVT", "VecVT", "=", "MVT", "::", "getVectorVT", "(", "VecSVT", ",", "VT", ".", "getSizeInBits", "(", ")", "/", "LoadSizeInBits", ")", ";", "if", "(", "!", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "VT", "==", "MVT", "::", "v4f32", ")", "VecVT", "=", "MVT", "::", "v4f32", ";", "if", "(", "TLI", ".", "isTypeLegal", "(", "VecVT", ")", ")", "{", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "VecVT", ",", "MVT", "::", "Other", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "LDBase", "->", "getChain", "(", ")", ",", "LDBase", "->", "getBasePtr", "(", ")", "}", ";", "SDValue", "ResNode", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "Tys", ",", "Ops", ",", "VecSVT", ",", "LDBase", "->", "getPointerInfo", "(", ")", ",", "LDBase", "->", "getOriginalAlign", "(", ")", ",", "MachineMemOperand", "::", "MOLoad", ")", ";", "for", "(", "auto", "", "LD", ":", "Loads", ")", "if", "(", "LD", ")", "DAG", ".", "makeEquivalentMemoryOrdering", "(", "LD", ",", "ResNode", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "ResNode", ")", ";", "}", "}", "if", "(", "ZeroMask", ".", "isNullValue", "(", ")", "&&", "isPowerOf2_32", "(", "NumElems", ")", "&&", "Subtarget", ".", "hasAVX", "(", ")", "&&", "(", "VT", ".", "is128BitVector", "(", ")", "\|\|", "VT", ".", "is256BitVector", "(", ")", "\|\|", "VT", ".", "is512BitVector", "(", ")", ")", ")", "{", "for", "(", "unsigned", "SubElems", "=", "<NUM_LIT>", ";", "SubElems", "<", "NumElems", ";", "SubElems", "=", "<NUM_LIT>", ")", "{", "unsigned", "RepeatSize", "=", "SubElems", "", "BaseSizeInBits", ";", "unsigned", "ScalarSize", "=", "std", "::", "min", "(", "RepeatSize", ",", "<NUM_LIT>", "u", ")", ";", "if", "(", "!", "Subtarget", ".", "hasAVX2", "(", ")", "&&", "ScalarSize", "<", "<NUM_LIT>", ")", "continue", ";", "if", "(", "RepeatSize", ">", "ScalarSize", "&&", "SubElems", "==", "<NUM_LIT>", ")", "continue", ";", "bool", "Match", "=", "true", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "RepeatedLoads", "(", "SubElems", ",", "DAG", ".", "getUNDEF", "(", "EltBaseVT", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", "&&", "Match", ";", "++", "i", ")", "{", "if", "(", "!", "LoadMask", "[", "i", "]", ")", "continue", ";", "SDValue", "Elt", "=", "peekThroughBitcasts", "(", "Elts", "[", "i", "]", ")", ";", "if", "(", "RepeatedLoads", "[", "i", "%", "SubElems", "]", ".", "isUndef", "(", ")" ]
LLVM	ARM	CPP	code_generation	CPU	619,066	[ "const", "RegisterBank", "&", "ARMRegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ",", "LLT", ")", "const", "{", "using", "namespace", "ARM", ";", "switch", "(", "RC", ".", "getID", "(", ")", ")", "{", "case", "GPRRegClassID", ":", "case", "GPRwithAPSRRegClassID", ":", "case", "GPRnopcRegClassID", ":", "case", "rGPRRegClassID", ":", "case", "GPRspRegClassID", ":", "case", "tGPR_and_tcGPRRegClassID", ":", "case", "tcGPRRegClassID", ":", "case", "tGPRRegClassID", ":", "case", "tGPREvenRegClassID", ":", "case", "tGPROddRegClassID", ":", "case", "tGPR_and_tGPREvenRegClassID", ":", "case", "tGPR_and_tGPROddRegClassID", ":", "case", "tGPREven_and_tcGPRRegClassID", ":", "case", "tGPREven_and_tGPR_and_tcGPRRegClassID", ":", "case", "tGPROdd_and_tcGPRRegClassID", ":", "return", "getRegBank", "(", "ARM", "::", "GPRRegBankID", ")", ";", "case", "HPRRegClassID", ":", "case", "SPR_8RegClassID", ":", "case", "SPRRegClassID", ":", "case", "DPR_8RegClassID", ":", "case", "DPRRegClassID", ":", "case", "QPRRegClassID", ":", "return", "getRegBank", "(", "ARM", "::", "FPRRegBankID", ")", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unsupported register kind", "<STR_LIT>", ")", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", "Switch should handle all register classes", "<STR_LIT>", ")", ";", "}" ]	[ "Get", "a", "register", "bank", "that", "covers", "RC", "." ]
LLVM	AVR	CPP	next_suggestion	MPU	619,067	[ "return", "true", ";" ]	[ "TRI", "->", "splitReg", "(", "DstReg", ",", "DstLoReg", ",", "DstHiReg", ")", ";", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "DstLoReg", ",", "RegState", "::", "Define", "\|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstHiReg", ")", ";", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "DstLoReg", ",", "RegState", "::", "Define", "\|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstLoReg", ",", "RegState", "::", "Kill", ")", ";", "auto", "MI0", "=", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "DstLoReg", ",", "RegState", "::", "Define", "\|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstLoReg", ",", "getKillRegState", "(", "DstIsKill", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MI0", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "auto", "MIBHI", "=", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "DstHiReg", ",", "RegState", "::", "Define", "\|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstHiReg", ",", "getKillRegState", "(", "DstIsKill", ")", ")", ".", "addReg", "(", "DstHiReg", ",", "getKillRegState", "(", "DstIsKill", ")", ")", ";", "if", "(", "ImpIsDead", ")", "MIBHI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";" ]
LLVM	SPIRV	CPP	next_suggestion	Virtual ISA	619,068	[ "}" ]	[ "CASE", "(", "ExecutionMode", ",", "Invocations", ")", "CASE", "(", "ExecutionMode", ",", "SpacingEqual", ")", "CASE", "(", "ExecutionMode", ",", "SpacingFractionalEven", ")", "CASE", "(", "ExecutionMode", ",", "SpacingFractionalOdd", ")", "CASE", "(", "ExecutionMode", ",", "VertexOrderCw", ")", "CASE", "(", "ExecutionMode", ",", "VertexOrderCcw", ")", "CASE", "(", "ExecutionMode", ",", "PixelCenterInteger", ")", "CASE", "(", "ExecutionMode", ",", "OriginUpperLeft", ")", "CASE", "(", "ExecutionMode", ",", "OriginLowerLeft", ")", "CASE", "(", "ExecutionMode", ",", "EarlyFragmentTests", ")", "CASE", "(", "ExecutionMode", ",", "PointMode", ")", "CASE", "(", "ExecutionMode", ",", "Xfb", ")", "CASE", "(", "ExecutionMode", ",", "DepthReplacing", ")", "CASE", "(", "ExecutionMode", ",", "DepthGreater", ")", "CASE", "(", "ExecutionMode", ",", "DepthLess", ")", "CASE", "(", "ExecutionMode", ",", "DepthUnchanged", ")", "CASE", "(", "ExecutionMode", ",", "LocalSize", ")", "CASE", "(", "ExecutionMode", ",", "LocalSizeHint", ")", "CASE", "(", "ExecutionMode", ",", "InputPoints", ")", "CASE", "(", "ExecutionMode", ",", "InputLines", ")", "CASE", "(", "ExecutionMode", ",", "InputLinesAdjacency", ")", "CASE", "(", "ExecutionMode", ",", "Triangles", ")", "CASE", "(", "ExecutionMode", ",", "InputTrianglesAdjacency", ")", "CASE", "(", "ExecutionMode", ",", "Quads", ")", "CASE", "(", "ExecutionMode", ",", "Isolines", ")", "CASE", "(", "ExecutionMode", ",", "OutputVertices", ")", "CASE", "(", "ExecutionMode", ",", "OutputPoints", ")", "CASE", "(", "ExecutionMode", ",", "OutputLineStrip", ")", "CASE", "(", "ExecutionMode", ",", "OutputTriangleStrip", ")", "CASE", "(", "ExecutionMode", ",", "VecTypeHint", ")", "CASE", "(", "ExecutionMode", ",", "ContractionOff", ")", "CASE", "(", "ExecutionMode", ",", "Initializer", ")", "CASE", "(", "ExecutionMode", ",", "Finalizer", ")", "CASE", "(", "ExecutionMode", ",", "SubgroupSize", ")", "CASE", "(", "ExecutionMode", ",", "SubgroupsPerWorkgroup", ")", "CASE", "(", "ExecutionMode", ",", "SubgroupsPerWorkgroupId", ")", "CASE", "(", "ExecutionMode", ",", "LocalSizeId", ")", "CASE", "(", "ExecutionMode", ",", "LocalSizeHintId", ")", "CASE", "(", "ExecutionMode", ",", "PostDepthCoverage", ")", "CASE", "(", "ExecutionMode", ",", "DenormPreserve", ")", "CASE", "(", "ExecutionMode", ",", "DenormFlushToZero", ")", "CASE", "(", "ExecutionMode", ",", "SignedZeroInfNanPreserve", ")", "CASE", "(", "ExecutionMode", ",", "RoundingModeRTE", ")", "CASE", "(", "ExecutionMode", ",", "RoundingModeRTZ", ")", "CASE", "(", "ExecutionMode", ",", "StencilRefReplacingEXT", ")", "CASE", "(", "ExecutionMode", ",", "OutputLinesNV", ")", "CASE", "(", "ExecutionMode", ",", "DerivativeGroupQuadsNV", ")", "CASE", "(", "ExecutionMode", ",", "DerivativeGroupLinearNV", ")", "CASE", "(", "ExecutionMode", ",", "OutputTrianglesNV", ")", "break", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected operand", "<STR_LIT>", ")", ";" ]
LLVM	AArch64	CPP	code_generation	CPU	619,069	[ "int", "AArch64TTIImpl", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "TTI", "::", "OperandValueKind", "Opd1Info", ",", "TTI", "::", "OperandValueKind", "Opd2Info", ",", "TTI", "::", "OperandValueProperties", "Opd1PropInfo", ",", "TTI", "::", "OperandValueProperties", "Opd2PropInfo", ",", "ArrayRef", "<", "const", "Value", "", ">", "Args", ",", "const", "Instruction", "", "CxtI", ")", "{", "if", "(", "CostKind", "!=", "TTI", "::", "TCK_RecipThroughput", ")", "return", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ",", "Args", ",", "CxtI", ")", ";", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Ty", ")", ";", "int", "Cost", "=", "<NUM_LIT>", ";", "if", "(", "isWideningInstruction", "(", "Ty", ",", "Opcode", ",", "Args", ")", ")", "Cost", "+=", "ST", "->", "getWideningBaseCost", "(", ")", ";", "int", "ISD", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", ";", "switch", "(", "ISD", ")", "{", "default", ":", "return", "Cost", "+", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "case", "ISD", "::", "SDIV", ":", "if", "(", "Opd2Info", "==", "TargetTransformInfo", "::", "OK_UniformConstantValue", "&&", "Opd2PropInfo", "==", "TargetTransformInfo", "::", "OP_PowerOf2", ")", "{", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "Add", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "Sub", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "Select", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "AShr", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "return", "Cost", ";", "}", "LLVM_FALLTHROUGH", ";", "case", "ISD", "::", "UDIV", ":", "if", "(", "Opd2Info", "==", "TargetTransformInfo", "::", "OK_UniformConstantValue", ")", "{", "auto", "VT", "=", "TLI", "->", "getValueType", "(", "DL", ",", "Ty", ")", ";", "if", "(", "TLI", "->", "isOperationLegalOrCustom", "(", "ISD", "::", "MULHU", ",", "VT", ")", ")", "{", "int", "MulCost", "=", "getArithmeticInstrCost", "(", "Instruction", "::", "Mul", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "int", "AddCost", "=", "getArithmeticInstrCost", "(", "Instruction", "::", "Add", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "int", "ShrCost", "=", "getArithmeticInstrCost", "(", "Instruction", "::", "AShr", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "return", "MulCost", "", "<NUM_LIT>", "+", "AddCost", "", "<NUM_LIT>", "+", "ShrCost", "", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "}", "}", "Cost", "+=", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "if", "(", "Ty", "->", "isVectorTy", "(", ")", ")", "{", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "ExtractElement", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "InsertElement", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "Cost", "+=", "Cost", ";", "}", "return", "Cost", ";", "case", "ISD", "::", "MUL", ":", "if", "(", "LT", ".", "second", "!=", "MVT", "::", "v2i64", ")", "return", "(", "Cost", "+", "<NUM_LIT>", ")", "", "LT", ".", "first", ";", "return", "LT", ".", "first", "", "<NUM_LIT>", ";", "case", "ISD", "::", "ADD", ":", "case", "ISD", "::", "XOR", ":", "case", "ISD", "::", "OR", ":", "case", "ISD", "::", "AND", ":", "return", "(", "Cost", "+", "<NUM_LIT>", ")", "", "LT", ".", "first", ";", "case", "ISD", "::", "FADD", ":", "if", "(", "isa", "<", "FixedVectorType", ">", "(", "Ty", ")", "&&", "!", "Ty", "->", "getScalarType", "(", ")", "->", "isFP128Ty", "(", ")", ")", "return", "(", "Cost", "+", "<NUM_LIT>", ")", "", "LT", ".", "first", ";", "return", "Cost", "+", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "}", "}" ]	[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]
GCC	i386	CPP	stmt_completion	CPU	619,070	[ ",", "(", "_", "_", "v2di", ")", "_", "_", "B", ",", "_", "_", "P", ")", ";" ]	[ "return", "_", "_", "builtin_ia32_encodekey256_u32", "(", "_", "_", "I", ",", "(", "_", "_", "v2di", ")", "_", "_", "A" ]
LLVM	Hexagon	TD	next_suggestion	DSP	619,071	[ "let", "isExtended", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "Absolute", ";", "let", "accessSize", "=", "ByteAccess", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	619,072	[ ";" ]	[ "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>" ]
GCC	ia64	CPP	stmt_completion	CPU	619,073	[ "wmode", ")", ";" ]	[ "unpack_l", "=", "gen_unpack1_l", ";", "unpack_h", "=", "gen_unpack1_h", ";", "plus", "=", "gen_addv4hi3", ";", "break", ";", "case", "V4HImode", ":", "unpack_l", "=", "gen_unpack2_l", ";", "unpack_h", "=", "gen_unpack2_h", ";", "plus", "=", "gen_addv2si3", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "unsignedp", ")", "x", "=", "CONST0_RTX", "(", "mode", ")", ";", "else", "{", "bool", "neg", ";", "x", "=", "gen_reg_rtx", "(", "mode", ")", ";", "neg", "=", "ia64_expand_vecint_compare", "(", "LT", ",", "mode", ",", "x", ",", "operands", "[", "<NUM_LIT>", "]", ",", "CONST0_RTX", "(", "mode", ")", ")", ";", "gcc_assert", "(", "!", "neg", ")", ";", "}", "l", "=", "gen_reg_rtx", "(", "wmode", ")", ";", "h", "=", "gen_reg_rtx", "(", "wmode", ")", ";", "s", "=", "gen_reg_rtx", "(" ]
GCC	i386	CPP	stmt_completion	CPU	619,074	[ ")", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ",", "_", "_", "R", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m256", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_cvt_roundepu64_ps", "(", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m512i", "_", "_", "A", ",", "const", "int", "_", "_", "R", ")", "{", "return", "(", "_", "_", "m256", ")", "_", "_", "builtin_ia32_cvtuqq2ps512_mask", "(", "(", "_", "_", "v8di", ")", "_", "_", "A", ",", "(", "_", "_", "v8sf", ")", "_", "mm256_setzero_ps", "(" ]
GCC	aarch64	MD	next_suggestion	CPU	619,075	[ "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]	[ "(", "compare", ":", "CC", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "GPI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "{", "emit_insn", "(", "gen_sub", "<", "mode", ">", "<NUM_LIT>", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", "," ]
LLVM	Hexagon	TD	next_suggestion	DSP	619,076	[ "}" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rxx32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rxx32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC	s390	MD	stmt_completion	MPU	619,077	[ "<STR_LIT>", ")", "]", ")" ]	[ "(", "define_mode_attr", "d0", "[", "(", "DI", "<STR_LIT>", ")", "(", "SI" ]
GCC	pa	CPP	program_repair	CPU	619,078	[ "<FIXS>", "pa_output_mod_insn", "(", "int", "unsignedp", ",", "rtx", "insn", ")", "<FIXE>", "<FIXS>", "return", "pa_output_millicode_call", "(", "insn", ",", "gen_rtx_SYMBOL_REF", "(", "SImode", ",", "<STR_LIT>", "$$remU", "<STR_LIT>", ")", ")", ";", "<FIXE>", "<FIXS>", "return", "pa_output_millicode_call", "(", "insn", ",", "gen_rtx_SYMBOL_REF", "(", "SImode", ",", "<STR_LIT>", "$$remI", "<STR_LIT>", ")", ")", ";", "<FIXE>", "<FIXS>", "pa_output_arg_descriptor", "(", "rtx", "call_insn", ")", "<FIXE>" ]	[ "const", "char", "", "<BUGS>", "output_mod_insn", "(", "int", "unsignedp", ",", "rtx", "insn", ")", "<BUGE>", "{", "if", "(", "unsignedp", ")", "{", "import_milli", "(", "remU", ")", ";", "<BUGS>", "return", "output_millicode_call", "(", "insn", ",", "gen_rtx_SYMBOL_REF", "(", "SImode", ",", "<STR_LIT>", "$$remU", "<STR_LIT>", ")", ")", ";", "<BUGE>", "}", "else", "{", "import_milli", "(", "remI", ")", ";", "<BUGS>", "return", "output_millicode_call", "(", "insn", ",", "gen_rtx_SYMBOL_REF", "(", "SImode", ",", "<STR_LIT>", "$$remI", "<STR_LIT>", ")", ")", ";", "<BUGE>", "}", "}", "void", "<BUGS>", "output_arg_descriptor", "(", "rtx", "call_insn", ")", "<BUGE>", "{", "const", "char", "", "arg_regs", "[", "<NUM_LIT>", "]", ";", "enum", "machine_mode", "arg_mode", ";" ]
GCC	sh	CPP	stmt_completion	CPU	619,079	[ ")", "=", "<NUM_LIT>", ";" ]	[ "sp_reg", "=", "gen_rtx_REG", "(", "SImode", ",", "STACK_POINTER_REGNUM", ")", ";", "reg", "=", "copy_rtx", "(", "GET_CODE", "(", "PATTERN", "(", "x", ")", ")", "==", "PARALLEL", "?", "SET_DEST", "(", "XVECEXP", "(", "PATTERN", "(", "x", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ":", "SET_DEST", "(", "PATTERN", "(", "x", ")", ")", ")", ";", "add_reg_note", "(", "x", ",", "REG_CFA_RESTORE", ",", "reg", ")", ";", "add_reg_note", "(", "x", ",", "REG_CFA_ADJUST_CFA", ",", "gen_rtx_SET", "(", "SImode", ",", "sp_reg", ",", "plus_constant", "(", "SImode", ",", "sp_reg", ",", "GET_MODE_SIZE", "(", "GET_MODE", "(", "reg", ")", ")", ")", ")", ")", ";", "add_reg_note", "(", "x", ",", "REG_INC", ",", "gen_rtx_REG", "(", "SImode", ",", "STACK_POINTER_REGNUM", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "x" ]
GCC	i386	CPP	stmt_completion	CPU	619,080	[ "_", "C", ")", ";" ]	[ "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_vcvttph2dq512_mask_round", "(", "_", "_", "B", ",", "(", "_", "_", "v16si", ")", "_", "mm512_setzero_si512", "(", ")", ",", "_", "_", "A", ",", "_" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	619,081	[ "unsigned", "VersionMajor", ")", "{" ]	[ "unsigned", "getLgkmcntBitShift", "(" ]
LLVM	ARM	TD	next_suggestion	CPU	619,082	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rt", ";", "bits", "<", "<NUM_LIT>", ">", "addr", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "addr", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "addr", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC	visium	MD	stmt_completion	Virtual ISA	619,083	[ "match_dup", "<NUM_LIT>", ")", ")", "]" ]	[ "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(" ]
LLVM	Hexagon	TD	next_suggestion	DSP	619,084	[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]	[ "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
GCC	i386	CPP	stmt_completion	CPU	619,085	[ "_", "mmask8", ")", "_", "_", "U", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m256d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_cvtepu64_pd", "(", "_", "_", "m256d", "_", "_", "W", ",", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m256i", "_", "_", "A", ")", "{", "return", "(", "_", "_", "m256d", ")", "_", "_", "builtin_ia32_cvtuqq2pd256_mask", "(", "(", "_", "_", "v4di", ")", "_", "_", "A", ",", "(", "_", "_", "v4df", ")", "_", "_", "W", ",", "(", "_" ]
LLVM	ARM	CPP	stmt_completion	CPU	619,086	[ ",", "OutContext", ")", ";" ]	[ "MCSym", "=", "MBB", "->", "getSymbol", "(", ")", ";", "}", "else", "{", "assert", "(", "ACPV", "->", "isExtSymbol", "(", ")", "&&", "<STR_LIT>", "unrecognized constant pool value", "<STR_LIT>", ")", ";", "const", "char", "", "Sym", "=", "cast", "<", "ARMConstantPoolSymbol", ">", "(", "ACPV", ")", "->", "getSymbol", "(", ")", ";", "MCSym", "=", "GetExternalSymbolSymbol", "(", "Sym", ")", ";", "}", "const", "MCExpr", "", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "MCSym", ",", "getModifierVariantKind", "(", "ACPV", "->", "getModifier", "(", ")", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ")", "{", "MCSymbol", "", "PCLabel", "=", "getPICLabel", "(", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", ",", "getFunctionNumber", "(", ")", ",", "ACPV", "->", "getLabelId", "(", ")", ",", "OutContext", ")", ";", "const", "MCExpr", "", "PCRelExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "PCLabel", ",", "OutContext", ")", ";", "PCRelExpr", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "PCRelExpr", ",", "MCConstantExpr", "::", "Create", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ",", "OutContext", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "mustAddCurrentAddress", "(", ")", ")", "{", "MCSymbol", "", "DotSym", "=", "OutContext", ".", "CreateTempSymbol", "(", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "DotSym", ")", ";", "const", "MCExpr", "", "DotExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "DotSym", ",", "OutContext", ")", ";", "PCRelExpr", "=", "MCBinaryExpr", "::", "CreateSub", "(", "PCRelExpr", ",", "DotExpr", ",", "OutContext", ")", ";", "}", "Expr", "=", "MCBinaryExpr", "::", "CreateSub", "(", "Expr", ",", "PCRelExpr", ",", "OutContext", ")", ";", "}", "else", "{", "if", "(", "ACPV", "->", "mustAddCurrentAddress", "(", ")", ")", "{", "MCSymbol", "", "DotSym", "=", "OutContext", ".", "CreateTempSymbol", "(", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "DotSym", ")", ";", "const", "MCExpr", "", "DotExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "DotSym" ]
LLVM	ARM	TD	stmt_completion	CPU	619,087	[ ",", "SDTARMVSHX", ">", ";" ]	[ "def", "NEONvrshrn", ":", "SDNode", "<", "<STR_LIT>" ]
GCC	m68k	CPP	next_suggestion	MPU	619,088	[ "return", "(", "a", "!=", "NULL_TREE", ")", ";" ]	[ "static", "bool", "m68k_interrupt_function_p", "(", "tree", "func", ")", "{", "tree", "a", ";", "if", "(", "TREE_CODE", "(", "func", ")", "!=", "FUNCTION_DECL", ")", "return", "false", ";", "a", "=", "lookup_attribute", "(", "<STR_LIT>", "interrupt_handler", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "func", ")", ")", ";" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	619,089	[ "Register unexpected when paired memops are disabled.", "<STR_LIT>", ")", ";" ]	[ "OpcodeIndex", "=", "SOK_VSXVectorSpill", ";", "}", "else", "if", "(", "PPC", "::", "VSFRCRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "OpcodeIndex", "=", "SOK_VectorFloat8Spill", ";", "}", "else", "if", "(", "PPC", "::", "VSSRCRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "OpcodeIndex", "=", "SOK_VectorFloat4Spill", ";", "}", "else", "if", "(", "PPC", "::", "SPILLTOVSRRCRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "OpcodeIndex", "=", "SOK_SpillToVSR", ";", "}", "else", "if", "(", "PPC", "::", "ACCRCRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "assert", "(", "Subtarget", ".", "pairedVectorMemops", "(", ")", "&&", "<STR_LIT>", "Register unexpected when paired memops are disabled.", "<STR_LIT>", ")", ";", "OpcodeIndex", "=", "SOK_AccumulatorSpill", ";", "}", "else", "if", "(", "PPC", "::", "UACCRCRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "assert", "(", "Subtarget", ".", "pairedVectorMemops", "(", ")", "&&", "<STR_LIT>", "Register unexpected when paired memops are disabled.", "<STR_LIT>", ")", ";", "OpcodeIndex", "=", "SOK_UAccumulatorSpill", ";", "}", "else", "if", "(", "PPC", "::", "VSRpRCRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "assert", "(", "Subtarget", ".", "pairedVectorMemops", "(", ")", "&&", "<STR_LIT>" ]
LLVM	Sparc	CPP	next_suggestion	CPU	619,090	[ "return", "createSparcELFObjectWriter", "(", "OS", ",", "is64Bit", "(", ")", ",", "OSABI", ")", ";" ]	[ "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "OSType", ")", ";" ]
LLVM	Mips	TD	stmt_completion	CPU	619,091	[ "InstrItinClass", ";" ]	[ "def", "II_DMULTU", ":" ]
LLVM	ARM	CPP	code_generation	CPU	619,092	[ "void", "ARMTargetLowering", "::", "computeKnownBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "KnownBits", "&", "Known", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "unsigned", "BitWidth", "=", "Known", ".", "getBitWidth", "(", ")", ";", "Known", ".", "resetAll", "(", ")", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "Op", ".", "getResNo", "(", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "isNullConstant", "(", "LHS", ")", "&&", "isNullConstant", "(", "RHS", ")", ")", "{", "Known", ".", "Zero", "\|=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "<NUM_LIT>", ")", ";", "return", ";", "}", "}", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Known", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "if", "(", "Known", ".", "isUnknown", "(", ")", ")", "return", ";", "KnownBits", "KnownRHS", ";", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "KnownRHS", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "Known", ".", "Zero", "&=", "KnownRHS", ".", "Zero", ";", "Known", ".", "One", "&=", "KnownRHS", ".", "One", ";", "return", ";", "}", "case", "ISD", "::", "INTRINSIC_W_CHAIN", ":", "{", "ConstantSDNode", "", "CN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Intrinsic", "::", "ID", "IntID", "=", "static_cast", "<", "Intrinsic", "::", "ID", ">", "(", "CN", "->", "getZExtValue", "(", ")", ")", ";", "switch", "(", "IntID", ")", "{", "default", ":", "return", ";", "case", "Intrinsic", "::", "arm_ldaex", ":", "case", "Intrinsic", "::", "arm_ldrex", ":", "{", "EVT", "VT", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "Op", ")", "->", "getMemoryVT", "(", ")", ";", "unsigned", "MemBits", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "Known", ".", "Zero", "\|=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "MemBits", ")", ";", "return", ";", "}", "}", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Known", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "ConstantSDNode", "", "CI", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "const", "APInt", "&", "Mask", "=", "CI", "->", "getAPIntValue", "(", ")", ";", "Known", ".", "Zero", "&=", "Mask", ";", "Known", ".", "One", "&=", "Mask", ";", "return", ";", "}", "}", "}" ]	[ "Determine", "which", "of", "the", "bits", "specified", "in", "Mask", "are", "known", "to", "be", "either", "zero", "or", "one", "and", "return", "them", "in", "the", "KnownZero/KnownOne", "bitsets", "." ]
LLVM	X86	CPP	next_suggestion	CPU	619,093	[ "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "N0", ",", "N1", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i8", ")", ")", ";" ]	[ "if", "(", "!", "VT", ".", "is128BitVector", "(", ")", "&&", "IdxVal", ">=", "NumEltsIn128", "&&", "(", "(", "Subtarget", ".", "hasAVX2", "(", ")", "&&", "EltSizeInBits", "!=", "<NUM_LIT>", ")", "\|\|", "(", "Subtarget", ".", "hasAVX", "(", ")", "&&", "(", "EltSizeInBits", ">=", "<NUM_LIT>", ")", "&&", "MayFoldLoad", "(", "N1", ")", ")", ")", ")", "{", "SDValue", "N1SplatVec", "=", "DAG", ".", "getSplatBuildVector", "(", "VT", ",", "dl", ",", "N1", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "BlendMask", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "BlendMask", ".", "push_back", "(", "i", "==", "IdxVal", "?", "i", "+", "NumElts", ":", "i", ")", ";", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "N0", ",", "N1SplatVec", ",", "BlendMask", ")", ";", "}", "SDValue", "V", "=", "extract128BitVector", "(", "N0", ",", "IdxVal", ",", "DAG", ",", "dl", ")", ";", "unsigned", "IdxIn128", "=", "IdxVal", "&", "(", "NumEltsIn128", "-", "<NUM_LIT>", ")", ";", "V", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_VECTOR_ELT", ",", "dl", ",", "V", ".", "getValueType", "(", ")", ",", "V", ",", "N1", ",", "DAG", ".", "getIntPtrConstant", "(", "IdxIn128", ",", "dl", ")", ")", ";", "return", "insert128BitVector", "(", "N0", ",", "V", ",", "IdxVal", ",", "DAG", ",", "dl", ")", ";", "}", "assert", "(", "VT", ".", "is128BitVector", "(", ")", "&&", "<STR_LIT>", "Only 128-bit vector types should be left!", "<STR_LIT>", ")", ";", "if", "(", "IdxVal", "==", "<NUM_LIT>", "&&", "ISD", "::", "isBuildVectorAllZeros", "(", "N0", ".", "getNode", "(", ")", ")", ")", "{", "if", "(", "EltVT", "==", "MVT", "::", "i32", "\|\|", "EltVT", "==", "MVT", "::", "f32", "\|\|", "EltVT", "==", "MVT", "::", "f64", "\|\|", "EltVT", "==", "MVT", "::", "f16", "\|\|", "EltVT", "==", "MVT", "::", "i64", ")", "{", "N1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "dl", ",", "VT", ",", "N1", ")", ";", "return", "getShuffleVectorZeroOrUndef", "(", "N1", ",", "<NUM_LIT>", ",", "true", ",", "Subtarget", ",", "DAG", ")", ";", "}", "if", "(", "EltVT", "==", "MVT", "::", "i16", "\|\|", "EltVT", "==", "MVT", "::", "i8", ")", "{", "N1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "dl", ",", "MVT", "::", "i32", ",", "N1", ")", ";", "MVT", "ShufVT", "=", "MVT", "::", "getVectorVT", "(", "MVT", "::", "i32", ",", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "dl", ",", "ShufVT", ",", "N1", ")", ";", "N1", "=", "getShuffleVectorZeroOrUndef", "(", "N1", ",", "<NUM_LIT>", ",", "true", ",", "Subtarget", ",", "DAG", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "N1", ")", ";", "}", "}", "if", "(", "VT", "==", "MVT", "::", "v8i16", "\|\|", "(", "VT", "==", "MVT", "::", "v16i8", "&&", "Subtarget", ".", "hasSSE41", "(", ")", ")", ")", "{", "unsigned", "Opc", ";", "if", "(", "VT", "==", "MVT", "::", "v8i16", ")", "{", "assert", "(", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "<STR_LIT>", "SSE2 required for PINSRW", "<STR_LIT>", ")", ";", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "{", "assert", "(", "VT", "==", "MVT", "::", "v16i8", "&&", "<STR_LIT>", "PINSRB requires v16i8 vector", "<STR_LIT>", ")", ";", "assert", "(", "Subtarget", ".", "hasSSE41", "(", ")", "&&", "<STR_LIT>", "SSE41 required for PINSRB", "<STR_LIT>", ")", ";", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "assert", "(", "N1", ".", "getValueType", "(", ")", "!=", "MVT", "::", "i32", "&&", "<STR_LIT>", "Unexpected VT", "<STR_LIT>", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ANY_EXTEND", ",", "dl", ",", "MVT", "::", "i32", ",", "N1", ")", ";", "N2", "=", "DAG", ".", "getTargetConstant", "(", "IdxVal", ",", "dl", ",", "MVT", "::", "i8", ")", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "N0", ",", "N1", ",", "N2", ")", ";", "}", "if", "(", "Subtarget", ".", "hasSSE41", "(", ")", ")", "{", "if", "(", "EltVT", "==", "MVT", "::", "f32", ")", "{", "bool", "MinSize", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ".", "hasMinSize", "(", ")", ";", "if", "(", "IdxVal", "==", "<NUM_LIT>", "&&", "(", "!", "MinSize", "\|\|", "!", "MayFoldLoad", "(", "N1", ")", ")", ")", "{", "N1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "dl", ",", "MVT", "::", "v4f32", ",", "N1", ")", ";" ]
LLVM	WDC65816	CPP	code_generation	MPU	619,094	[ "void", "SparcFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "SparcMachineFunctionInfo", "", "FuncInfo", "=", "MF", ".", "getInfo", "<", "SparcMachineFunctionInfo", ">", "(", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineFrameInfo", "", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "SparcInstrInfo", "&", "TII", "=", "", "static_cast", "<", "const", "SparcInstrInfo", "", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "DebugLoc", "dl", "=", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "int", "NumBytes", "=", "(", "int", ")", "MFI", "->", "getStackSize", "(", ")", ";", "unsigned", "SAVEri", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "unsigned", "SAVErr", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "FuncInfo", "->", "isLeafProc", "(", ")", ")", "{", "if", "(", "NumBytes", "==", "<NUM_LIT>", ")", "return", ";", "SAVEri", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "SAVErr", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "NumBytes", "=", "-", "SubTarget", ".", "getAdjustedFrameSize", "(", "NumBytes", ")", ";", "emitSPAdjustment", "(", "MF", ",", "MBB", ",", "MBBI", ",", "NumBytes", ",", "SAVErr", ",", "SAVEri", ")", ";", "MachineModuleInfo", "&", "MMI", "=", "MF", ".", "getMMI", "(", ")", ";", "const", "MCRegisterInfo", "", "MRI", "=", "MMI", ".", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "MCSymbol", "", "FrameLabel", "=", "MMI", ".", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addSym", "(", "FrameLabel", ")", ";", "unsigned", "regFP", "=", "MRI", "->", "getDwarfRegNum", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "true", ")", ";", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaRegister", "(", "FrameLabel", ",", "regFP", ")", ")", ";", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createWindowSave", "(", "FrameLabel", ")", ")", ";", "unsigned", "regInRA", "=", "MRI", "->", "getDwarfRegNum", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "true", ")", ";", "unsigned", "regOutRA", "=", "MRI", "->", "getDwarfRegNum", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "true", ")", ";", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createRegister", "(", "FrameLabel", ",", "regOutRA", ",", "regInRA", ")", ")", ";", "}" ]	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]
GCC	arm	MD	stmt_completion	CPU	619,095	[ ")" ]	[ "(", "define_int_iterator", "CRYPTO_AES", "[", "UNSPEC_AESD", "UNSPEC_AESE", "]" ]
LLVM	Hexagon	TD	next_suggestion	DSP	619,096	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Gd32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Gd32", ";" ]
GCC	nios2	MD	stmt_completion	MPU	619,097	[ "]", ")" ]	[ "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", ")", "]", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Hexagon	TD	stmt_completion	DSP	619,098	[ "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=" ]
LLVM	Mips	TD	next_suggestion	CPU	619,099	[ "}" ]	[ "let", "ParserMethod", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=", "<STR_LIT>", ";" ]

LLVM

AMDGPU

CPP

code_generation

GPU

619,000

[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "AMDGPURegBankCombiner", "<STR_LIT>", ";", "}" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

GCC

arm

MD

program_repair

CPU

619,001

[ "<FIXS>", "if", "(", "V_sz_elem", ">", "=", "=", "<NUM_LIT>", ")", "output_asm_insn", "(", "<STR_LIT>", ",", "ops", ")", "elseoutput_asm_insn", "(", "<STR_LIT>", ",", "ops", ")", "<FIXE>" ]

[ "int", "regno", "=", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "ops", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "TImode", ",", "regno", ")", "ops", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", "<BUGS>", "output_asm_insn", "(", "<STR_LIT>", ",", "ops", ")", "<BUGE>", "return", "<STR_LIT>", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

GCC

i386

MD

next_suggestion

CPU

619,002

[ "<STR_LIT>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "sign_extend", ":", "DI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]

GCC

arm

MD

stmt_completion

CPU

619,003

[ ")" ]

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

619,004

[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";" ]

GCC

m32c

CPP

code_generation

MPU

619,005

[ "static", "void", "m32c_print_operand_address", "(", "FILE", "*", "stream", ",", "rtx", "address", ")", "{", "if", "(", "GET_CODE", "(", "address", ")", "==", "MEM", ")", "address", "=", "XEXP", "(", "address", ",", "<NUM_LIT>", ")", ";", "else", "gcc_assert", "(", "GET_CODE", "(", "address", ")", "==", "REG", ")", ";", "m32c_print_operand", "(", "stream", ",", "address", ",", "<NUM_LIT>", ")", ";", "}" ]

[ "Implements", "PRINT_OPERAND_ADDRESS", ".", "Nothing", "unusual", "here", "." ]

LLVM

X86

TD

stmt_completion

CPU

619,006

[ "<NUM_LIT>", ";" ]

[ "def", "HaswellModel", ":", "SchedMachineModel", "{", "let", "IssueWidth", "=", "<NUM_LIT>", ";", "let", "MicroOpBufferSize", "=", "<NUM_LIT>", ";", "let", "LoadLatency", "=", "<NUM_LIT>", ";", "let", "MispredictPenalty", "=", "<NUM_LIT>", ";", "let", "LoopMicroOpBufferSize", "=" ]

LLVM

X86

TD

program_repair

CPU

619,007

[ "<FIXS>", "Sched", "[", "WriteVecExtract", "]", ">", ",", "FoldGenData", "NAME", "#", "ri", ">", ";", "<FIXE>", "<FIXS>", "let", "hasSideEffects", "=", "<NUM_LIT>", ",", "mayStore", "=", "<NUM_LIT>", "in", "<FIXE>", "<FIXS>", "addr", ":", "$", "dst", ")", "]", ">", ",", "Sched", "[", "WriteVecExtractSt", "]", ">", ";", "<FIXE>" ]

[ "(", "ins", "VR128", ":", "$", "src1", ",", "u8imm", ":", "$", "src2", ")", ",", "!", "strconcat", "(", "OpcodeStr", ",", "<STR_LIT>", ")", ",", "[", "]", ">", ",", "<BUGS>", "Sched", "[", "WriteShuffle", "]", ">", ",", "FoldGenData", "NAME", "#", "ri", ">", ";", "<BUGE>", "<BUGS>", "let", "hasSideEffects", "=", "<NUM_LIT>", ",", "mayStore", "=", "<NUM_LIT>", ",", "SchedRW", "=", "[", "WriteShuffleLd", ",", "WriteRMW", "]", "in", "<BUGE>", "def", "mr", ":", "SS4AIi8", "opc", ",", "MRMDestMem", ",", "(", "outs", ")", ",", "(", "ins", "i16mem", ":", "$", "dst", ",", "VR128", ":", "$", "src1", ",", "u8imm", ":", "$", "src2", ")", ",", "!", "strconcat", "(", "OpcodeStr", ",", "<STR_LIT>", ")", ",", "[", "(", "store", "(", "i16", "(", "trunc", "(", "X86pextrw", "(", "v8i16", "VR128", ":", "$", "src1", ")", ",", "imm", ":", "$", "src2", ")", ")", ")", ",", "<BUGS>", "addr", ":", "$", "dst", ")", "]", ">", ";", "<BUGE>", "}", "let", "Predicates", "=", "[", "HasAVX", ",", "NoBWI", "]", "in" ]

LLVM

X86

CPP

next_suggestion

CPU

619,008

[ "}" ]

[ "void", "printf256mem", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ")", "{", "printMemReference", "(", "MI", ",", "OpNo", ")", ";" ]

GCC

arm

CPP

stmt_completion

CPU

619,009

[ "int", "_", "_", "c", ")", "{" ]

[ "vld1_lane_s32", "(", "const", "int32_t", "*", "_", "_", "a", ",", "int32x2_t", "_", "_", "b", ",", "const" ]

GCC

bpf

CPP

code_generation

Virtual ISA

619,010

[ "static", "int", "bpf_core_get_index", "(", "const", "tree", "node", ",", "bool", "*", "valid", ")", "{", "enum", "tree_code", "code", "=", "TREE_CODE", "(", "node", ")", ";", "if", "(", "code", "==", "FIELD_DECL", ")", "{", "const", "tree", "container", "=", "DECL_CONTEXT", "(", "node", ")", ";", "int", "i", "=", "<NUM_LIT>", ";", "for", "(", "tree", "l", "=", "TYPE_FIELDS", "(", "container", ")", ";", "l", ";", "l", "=", "DECL_CHAIN", "(", "l", ")", ")", "{", "if", "(", "l", "==", "node", ")", "return", "i", ";", "if", "(", "DECL_NAME", "(", "l", ")", "!=", "NULL_TREE", "||", "TREE_CODE", "(", "TREE_TYPE", "(", "l", ")", ")", "==", "UNION_TYPE", "||", "TREE_CODE", "(", "TREE_TYPE", "(", "l", ")", ")", "==", "RECORD_TYPE", ")", "i", "++", ";", "}", "}", "else", "if", "(", "code", "==", "ARRAY_REF", "||", "code", "==", "ARRAY_RANGE_REF", "||", "code", "==", "MEM_REF", ")", "{", "tree", "index", "=", "TREE_OPERAND", "(", "node", ",", "<NUM_LIT>", ")", ";", "if", "(", "TREE_CODE", "(", "index", ")", "==", "INTEGER_CST", "&&", "tree_fits_shwi_p", "(", "index", ")", ")", "return", "tree_to_shwi", "(", "index", ")", ";", "}", "else", "if", "(", "code", "==", "POINTER_PLUS_EXPR", ")", "{", "tree", "offset", "=", "TREE_OPERAND", "(", "node", ",", "<NUM_LIT>", ")", ";", "tree", "type", "=", "TREE_TYPE", "(", "TREE_OPERAND", "(", "node", ",", "<NUM_LIT>", ")", ")", ";", "type", "=", "TREE_TYPE", "(", "type", ")", ";", "if", "(", "TREE_CODE", "(", "offset", ")", "==", "INTEGER_CST", "&&", "tree_fits_shwi_p", "(", "offset", ")", "&&", "COMPLETE_TYPE_P", "(", "type", ")", "&&", "tree_fits_shwi_p", "(", "TYPE_SIZE", "(", "type", ")", ")", ")", "{", "HOST_WIDE_INT", "offset_i", "=", "tree_to_shwi", "(", "offset", ")", ";", "HOST_WIDE_INT", "type_size_i", "=", "tree_to_shwi", "(", "TYPE_SIZE_UNIT", "(", "type", ")", ")", ";", "if", "(", "(", "offset_i", "%", "type_size_i", ")", "==", "<NUM_LIT>", ")", "return", "offset_i", "/", "type_size_i", ";", "}", "}", "if", "(", "valid", "!=", "NULL", ")", "*", "valid", "=", "false", ";", "return", "-", "<NUM_LIT>", ";", "}" ]

[ "Compute", "the", "index", "of", "the", "NODE", "in", "its", "immediate", "container", ".", "NODE", "should", "be", "a", "FIELD_DECL", "(", "i.e", ".", "of", "struct", "or", "union", ")", ",", "or", "an", "ARRAY_REF", "." ]

LLVM

Hexagon

TD

next_suggestion

DSP

619,011

[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_pandfnew", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_05c070ec", ",", "TypeALU32_3op", ">", ",", "Enc_ea4c54", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

LLVM

R600

TD

next_suggestion

GPU

619,012

[ "let", "Itinerary", "=", "TransALU", ";" ]

[ "class", "MULHI_INT_Common", "<", "bits", "<", "<NUM_LIT>", ">", "inst", ">", ":", "R600_2OP_Helper", "<", "inst", ",", "<STR_LIT>", ",", "mulhs", ">", "{", "let", "TransOnly", "=", "<NUM_LIT>", ";" ]

GCC

rs6000

CPP

stmt_completion

CPU

619,013

[ ";" ]

[ "regno", "=", "true_regnum", "(", "reg", ")", ";", "if", "(", "regno", "<", "<NUM_LIT>", "||", "!", "HARD_REGISTER_NUM_P", "(", "regno", ")", ")", "return", "PSEUDO_REG_TYPE", ";", "}", "gcc_assert", "(", "regno", ">=", "<NUM_LIT>", ")", ";", "if", "(", "is_altivec", "&&", "ALTIVEC_REGNO_P", "(", "regno", ")", ")", "*", "is_altivec", "=", "true", ";", "rclass", "=", "rs6000_regno_regclass", "[", "regno", "]", ";", "return", "reg_class_to_reg_type", "[", "(", "int", ")", "rclass", "]" ]

GCC

arm

CPP

stmt_completion

CPU

619,014

[ "_", "a", ";" ]

[ "vreinterpretq_p64_bf16", "(", "bfloat16x8_t", "_", "_", "a", ")", "{", "return", "(", "poly64x2_t", ")", "_" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

619,015

[ "}" ]

[ "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "Src", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "Mods", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

619,016

[ "false", ";" ]

[ "bool", "ARMPassConfig", "::", "addPreISel", "(", ")", "{", "if", "(", "(", "TM", "->", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "Aggressive", "&&", "EnableGlobalMerge", "==", "cl", "::", "BOU_UNSET", ")", "||", "EnableGlobalMerge", "==", "cl", "::", "BOU_TRUE", ")", "addPass", "(", "createGlobalMergePass", "(", "TM", ",", "<NUM_LIT>", ")", ")", ";", "return" ]

LLVM

WebAssembly

CPP

stmt_completion

Virtual ISA

619,017

[ ")", "return", "&", "*", "Pos", ";" ]

[ "while", "(", "Pos", "!=", "EHPad", "->", "end", "(", ")", "&&", "(", "Pos", "->", "isLabel", "(", ")", "||", "Pos", "->", "isDebugInstr", "(", ")", "||", "isMarker", "(", "Pos", "->", "getOpcode", "(", ")", ")", ")", ")", "Pos", "++", ";", "if", "(", "Pos", "!=", "EHPad", "->", "end", "(", ")", "&&", "WebAssembly", "::", "isCatch", "(", "Pos", "->", "getOpcode", "(", ")", ")" ]

LLVM

X86

CPP

next_suggestion

CPU

619,018

[ "return", "In64BitMode", "&&", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "!=", "Triple", "::", "GNUX32", "&&", "!", "TargetTriple", ".", "isOSNaCl", "(", ")", ")", ";" ]

[ "return", "In64BitMode", "&&", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "!=", "Triple", "::", "GNUX32", ")", ";", "}" ]

LLVM

Hexagon

TD

next_suggestion

DSP

619,019

[ "bits", "<", "<NUM_LIT>", ">", "Rs32", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "II", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "II", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "II", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Pv4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pv4", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

619,020

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Ryy32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ryy32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

LLVM

ARM

TD

next_suggestion

CPU

619,021

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "U", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "validForTailPredication", "=", "<NUM_LIT>", ";" ]

GCC

i386

MD

stmt_completion

CPU

619,022

[ "<STR_LIT>", ")", "]", ")" ]

[ "[", "(", "V8HI", "<STR_LIT>", ")", "(", "V4SI", "<STR_LIT>", ")", "(", "V16HI", "<STR_LIT>", ")", "(", "V8SI", "<STR_LIT>", ")", "(", "V32HI", "<STR_LIT>", ")", "(", "V16SI" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

619,023

[ "MRI", ".", "getRegClass", "(", "Reg", ")", ":" ]

[ "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", "?" ]

GCC

sh

CPP

next_suggestion

CPU

619,024

[ "return", "bdesc", "[", "code", "]", ".", "fndecl", ";" ]

[ "static", "tree", "sh_builtin_decl", "(", "unsigned", "code", ",", "bool", "initialize_p", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "code", ">=", "ARRAY_SIZE", "(", "bdesc", ")", ")", "return", "error_mark_node", ";", "if", "(", "!", "bdesc", "[", "code", "]", ".", "is_enabled", "(", ")", ")", "return", "error_mark_node", ";" ]

LLVM

Xtensa

CPP

code_generation

MPU

619,025

[ "bool", "XtensaInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "&", "TBB", ",", "MachineBasicBlock", "*", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "AllowModify", ")", "const", "{", "std", "::", "cout", "<<", "<STR_LIT>", "XtensaInstrInfo::analyzeBranch not yet implemented", "<STR_LIT>", "<<", "std", "::", "endl", ";", "return", "false", ";", "}" ]

[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]

GCC

sh

MD

next_suggestion

CPU

619,026

[ "(", "match_test", "<STR_LIT>", ")" ]

[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]

GCC

h8300

CPP

next_suggestion

MPU

619,027

[ "wlength", "+=", "<NUM_LIT>", ";" ]

[ "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "shift", ")", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "shift", ")", ";", "enum", "shift_type", "shift_type", ";", "enum", "shift_mode", "shift_mode", ";", "struct", "shift_info", "info", ";", "unsigned", "int", "wlength", "=", "<NUM_LIT>", ";", "switch", "(", "mode", ")", "{", "case", "QImode", ":", "shift_mode", "=", "QIshift", ";", "break", ";", "case", "HImode", ":", "shift_mode", "=", "HIshift", ";", "break", ";", "case", "SImode", ":", "shift_mode", "=", "SIshift", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "switch", "(", "code", ")", "{", "case", "ASHIFTRT", ":", "shift_type", "=", "SHIFT_ASHIFTRT", ";", "break", ";", "case", "LSHIFTRT", ":", "shift_type", "=", "SHIFT_LSHIFTRT", ";", "break", ";", "case", "ASHIFT", ":", "shift_type", "=", "SHIFT_ASHIFT", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "!=", "CONST_INT", ")", "{", "get_shift_alg", "(", "shift_type", ",", "shift_mode", ",", "<NUM_LIT>", ",", "&", "info", ")", ";", "return", "(", "<NUM_LIT>", "+", "h8300_asm_insn_count", "(", "info", ".", "shift1", ")", ")", "*", "<NUM_LIT>", ";", "}", "else", "{", "int", "n", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "n", "<", "<NUM_LIT>", ")", "n", "=", "<NUM_LIT>", ";", "else", "if", "(", "(", "unsigned", "int", ")", "n", ">", "GET_MODE_BITSIZE", "(", "mode", ")", ")", "n", "=", "GET_MODE_BITSIZE", "(", "mode", ")", ";", "get_shift_alg", "(", "shift_type", ",", "shift_mode", ",", "n", ",", "&", "info", ")", ";", "switch", "(", "info", ".", "alg", ")", "{", "case", "SHIFT_SPECIAL", ":", "wlength", "+=", "h8300_asm_insn_count", "(", "info", ".", "special", ")", ";", "if", "(", "strstr", "(", "info", ".", "special", ",", "<STR_LIT>", "xor.l", "<STR_LIT>", ")", "!=", "NULL", ")", "wlength", "++", ";", "case", "SHIFT_INLINE", ":", "n", "=", "info", ".", "remainder", ";", "if", "(", "info", ".", "shift2", "!=", "NULL", ")", "{", "wlength", "+=", "h8300_asm_insn_count", "(", "info", ".", "shift2", ")", "*", "(", "n", "/", "<NUM_LIT>", ")", ";", "n", "=", "n", "%", "<NUM_LIT>", ";", "}", "wlength", "+=", "h8300_asm_insn_count", "(", "info", ".", "shift1", ")", "*", "n", ";", "return", "<NUM_LIT>", "*", "wlength", ";", "case", "SHIFT_ROT_AND", ":", "{", "int", "m", "=", "GET_MODE_BITSIZE", "(", "mode", ")", "-", "n", ";", "gcc_assert", "(", "info", ".", "shift1", ")", ";", "if", "(", "info", ".", "shift2", "!=", "NULL", ")", "{", "wlength", "+=", "h8300_asm_insn_count", "(", "info", ".", "shift2", ")", "*", "(", "m", "/", "<NUM_LIT>", ")", ";", "m", "=", "m", "%", "<NUM_LIT>", ";", "}", "wlength", "+=", "h8300_asm_insn_count", "(", "info", ".", "shift1", ")", "*", "m", ";", "switch", "(", "mode", ")", "{", "case", "QImode", ":", "wlength", "+=", "<NUM_LIT>", ";", "break", ";", "case", "HImode", ":", "wlength", "+=", "<NUM_LIT>", ";", "break", ";", "case", "SImode", ":", "gcc_assert", "(", "!", "TARGET_H8300", ")", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

619,028

[ "(", "<NUM_LIT>", ")", ")", ";" ]

[ "static", "SDValue", "LowerATOMIC_FENCE", "(", "SDValue", "Op", ",", "const", "X86Subtarget", "&", "Subtarget", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDLoc", "dl", "(", "Op", ")", ";", "AtomicOrdering", "FenceOrdering", "=", "static_cast", "<", "AtomicOrdering", ">", "(", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", ";", "SynchronizationScope", "FenceScope", "=", "static_cast", "<", "SynchronizationScope", ">", "(", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", ";", "if", "(", "FenceOrdering", "==", "AtomicOrdering", "::", "SequentiallyConsistent", "&&", "FenceScope", "==", "CrossThread", ")", "{", "if", "(", "Subtarget", ".", "hasMFence", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "Op", ".", "getOperand" ]

GCC

arm

MD

stmt_completion

CPU

619,029

[ ">", ")" ]

[ "neon_pairwise_reduce", "(", "vec", ",", "operands", "[", "<NUM_LIT>", "]", ",", "<", "MODE", ">", "mode", ",", "&", "gen_neon_vpsmax", "<", "mode" ]

LLVM

AArch64

CPP

next_suggestion

CPU

619,030

[ "CurDAG", "->", "RemoveDeadNode", "(", "N", ")", ";" ]

[ "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "SDNode", "*", "WhilePair", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "DL", ",", "MVT", "::", "Untyped", ",", "Ops", ")", ";", "SDValue", "SuperReg", "=", "SDValue", "(", "WhilePair", ",", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "<NUM_LIT>", ";", "++", "I", ")", "ReplaceUses", "(", "SDValue", "(", "N", ",", "I", ")", ",", "CurDAG", "->", "getTargetExtractSubreg", "(", "<STR_LIT>", "::", "<STR_LIT>", "+", "I", ",", "DL", ",", "VT", ",", "SuperReg", ")", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

619,031

[ "let", "accessSize", "=", "HalfWordAccess", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";" ]

GCC

i386

MD

stmt_completion

CPU

619,032

[ "<STR_LIT>", "<STR_LIT>", ")", "]" ]

[ "[", "(", "set", "(", "match_operand", ":", "VF_AVX512FP16VL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "VF_AVX512FP16VL", "[", "(", "match_operand", ":", "VF_AVX512FP16VL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VF_AVX512FP16VL", "<NUM_LIT>" ]

LLVM

ARM64

TD

stmt_completion

CPU

619,033

[ "dst", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "base", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]

LLVM

AArch64

CPP

next_suggestion

CPU

619,034

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]

GCC

arm

MD

next_suggestion

CPU

619,035

[ ")" ]

[ "(", "vec_select", ":", "V4HI", "(", "zero_extend", ":", "V8HI", "(", "match_operand", ":", "V8QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

619,036

[ "}" ]

[ "O", "<<", "<STR_LIT>", " dfmt:", "<STR_LIT>", ";", "printU8ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "}" ]

LLVM

MOS

CPP

code_generation

MPU

619,037

[ "void", "MOSAsmPrinter", "::", "emitJumpTableInfo", "(", ")", "{", "const", "DataLayout", "&", "DL", "=", "MF", "->", "getDataLayout", "(", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "if", "(", "!", "MJTI", ")", "return", ";", "assert", "(", "MJTI", "->", "getEntryKind", "(", ")", "==", "MachineJumpTableInfo", "::", "EK_BlockAddress", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "if", "(", "JT", ".", "empty", "(", ")", ")", "return", ";", "const", "Function", "&", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "const", "TargetLoweringObjectFile", "&", "TLOF", "=", "getObjFileLowering", "(", ")", ";", "bool", "JTInDiffSection", "=", "!", "TLOF", ".", "shouldPutJumpTableInFunctionSection", "(", "false", ",", "F", ")", ";", "if", "(", "JTInDiffSection", ")", "{", "MCSection", "*", "ReadOnlySection", "=", "TLOF", ".", "getSectionForJumpTable", "(", "F", ",", "TM", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "ReadOnlySection", ")", ";", "}", "emitAlignment", "(", "Align", "(", "MJTI", "->", "getEntryAlignment", "(", "DL", ")", ")", ")", ";", "if", "(", "!", "JTInDiffSection", ")", "OutStreamer", "->", "emitDataRegion", "(", "MCDR_DataRegionJT32", ")", ";", "for", "(", "const", "auto", "&", "JTI", ":", "enumerate", "(", "JT", ")", ")", "{", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JTI", ".", "value", "(", ")", ".", "MBBs", ";", "if", "(", "JTBBs", ".", "empty", "(", ")", ")", "continue", ";", "MCSymbol", "*", "JTISymbol", "=", "GetJTISymbol", "(", "JTI", ".", "index", "(", ")", ")", ";", "OutStreamer", "->", "emitLabel", "(", "JTISymbol", ")", ";", "for", "(", "const", "MachineBasicBlock", "*", "JTBB", ":", "JTBBs", ")", "{", "OutStreamer", "->", "emitValue", "(", "MCSymbolRefExpr", "::", "create", "(", "JTBB", "->", "getSymbol", "(", ")", ",", "MCSymbolRefExpr", "::", "VK_MOS_ADDR16_LO", ",", "OutContext", ")", ",", "<NUM_LIT>", ")", ";", "}", "for", "(", "const", "MachineBasicBlock", "*", "JTBB", ":", "JTBBs", ")", "{", "OutStreamer", "->", "emitValue", "(", "MCSymbolRefExpr", "::", "create", "(", "JTBB", "->", "getSymbol", "(", ")", ",", "MCSymbolRefExpr", "::", "VK_MOS_ADDR16_HI", ",", "OutContext", ")", ",", "<NUM_LIT>", ")", ";", "}", "}", "if", "(", "!", "JTInDiffSection", ")", "OutStreamer", "->", "emitDataRegion", "(", "MCDR_DataRegionEnd", ")", ";", "}" ]

[ "Print", "assembly", "representations", "of", "the", "jump", "tables", "used", "by", "the", "current", "function", "to", "the", "current", "output", "stream", "." ]

GCC

rs6000

CPP

program_repair

CPU

619,038

[ "<FIXS>", "d", "=", "bdesc_dst", ";", "<FIXE>", "<FIXS>", "dp", "=", "bdesc_altivec_preds", ";", "<FIXE>" ]

[ "def_builtin", "(", "MASK_ALTIVEC", ",", "<STR_LIT>", "__builtin_vec_ctu", "<STR_LIT>", ",", "opaque_ftype_opaque_int", ",", "ALTIVEC_BUILTIN_VEC_CTU", ")", ";", "<BUGS>", "d", "=", "(", "struct", "builtin_description", "*", ")", "bdesc_dst", ";", "<BUGE>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "ARRAY_SIZE", "(", "bdesc_dst", ")", ";", "i", "++", ",", "d", "++", ")", "def_builtin", "(", "d", "->", "mask", ",", "d", "->", "name", ",", "void_ftype_pcvoid_int_int", ",", "d", "->", "code", ")", ";", "<BUGS>", "dp", "=", "(", "struct", "builtin_description_predicates", "*", ")", "bdesc_altivec_preds", ";", "<BUGE>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "ARRAY_SIZE", "(", "bdesc_altivec_preds", ")", ";", "i", "++", ",", "dp", "++", ")", "{", "enum", "machine_mode", "mode1", ";" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

619,039

[ "(", "Self", ")", ";" ]

[ "}", "else", "{", "Code", ".", "FirstM", "=", "NA", ".", "Id", ";", "NodeId", "Self", "=", "G", ".", "id", "(", "this", ")", ";", "NA", ".", "Addr", "->", "setNext" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

619,040

[ "(", ")", ";" ]

[ "const", "MachineMemOperand", "*", "MMOb", "=", "*", "Paired", ".", "I", "->", "memoperands_begin", "(", ")", ";", "MachineInstr", "*", "New", "=", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "AMDGPU", "::", "OpName", "::", "srsrc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "AMDGPU", "::", "OpName", "::", "soffset", ")", ")", ".", "addImm", "(", "std", "::", "min", "(", "CI", ".", "Offset", ",", "Paired", ".", "Offset", ")", ")", ".", "addImm", "(", "JoinedFormat", ")", ".", "addImm", "(", "CI", ".", "GLC", ")", ".", "addImm", "(", "CI", ".", "SLC", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "CI", ".", "DLC", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "combineKnownAdjacentMMOs", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "MMOa", ",", "MMOb", ")", ")", ";", "moveInstsAfter", "(", "MIB", ",", "InstsToMove", ")", ";", "CI", ".", "I", "->", "eraseFromParent", "(", ")", ";", "Paired", ".", "I", "->", "eraseFromParent" ]

LLVM

Hexagon

TD

next_suggestion

DSP

619,041

[ "}" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rt32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rxx32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rxx32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

619,042

[ ")", ";" ]

[ "FunctionPass", "*", "llvm", "::", "createX86MaxStackAlignmentCalculatorPass", "(", ")", "{", "return", "new", "MSAC", "(" ]

LLVM

ARM

TD

next_suggestion

CPU

619,043

[ "}" ]

[ "def", "MVE_VMOV_to_lane", ":", "MVE_VMOV_lane_direction", "{", "let", "bit_20", "=", "<NUM_LIT>", ";", "let", "oops", "=", "(", "outs", "MQPR", ":", "$", "Qd", ")", ";", "let", "iops", "=", "(", "ins", "MQPR", ":", "$", "Qd_src", ",", "rGPR", ":", "$", "Rt", ")", ";", "let", "ops", "=", "<STR_LIT>", ";", "let", "cstr", "=", "<STR_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

619,044

[ "bits", "<", "<NUM_LIT>", ">", "Rx32", ";" ]

[ "class", "Enc_27fd0e", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Mu2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Mu2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rd32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

GCC

rs6000

MD

stmt_completion

CPU

619,045

[ "<NUM_LIT>", "<STR_LIT>", ")" ]

[ "(", "if_then_else", "(", "match_test", "<STR_LIT>", ")", "(", "match_operand" ]

GCC

rs6000

MD

stmt_completion

CPU

619,046

[ "<STR_LIT>", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>" ]

LLVM

X86

CPP

code_generation

CPU

619,047

[ "unsigned", "X86TargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "EVT", "VT", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "const", "TargetFrameLowering", "&", "TFI", "=", "*", "Subtarget", "->", "getFrameLowering", "(", ")", ";", "const", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "unsigned", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "<STR_LIT>", "esp", "<STR_LIT>", ",", "X86", "::", "ESP", ")", ".", "Case", "(", "<STR_LIT>", "rsp", "<STR_LIT>", ",", "X86", "::", "RSP", ")", ".", "Case", "(", "<STR_LIT>", "ebp", "<STR_LIT>", ",", "X86", "::", "EBP", ")", ".", "Case", "(", "<STR_LIT>", "rbp", "<STR_LIT>", ",", "X86", "::", "RBP", ")", ".", "Default", "(", "<NUM_LIT>", ")", ";", "if", "(", "Reg", "==", "X86", "::", "EBP", "||", "Reg", "==", "X86", "::", "RBP", ")", "{", "if", "(", "!", "TFI", ".", "hasFP", "(", "MF", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "register ", "<STR_LIT>", "+", "StringRef", "(", "RegName", ")", "+", "<STR_LIT>", " is allocatable: function has no frame pointer", "<STR_LIT>", ")", ";", "else", "{", "const", "X86RegisterInfo", "*", "RegInfo", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "unsigned", "FrameReg", "=", "RegInfo", "->", "getPtrSizedFrameRegister", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ";", "assert", "(", "(", "FrameReg", "==", "X86", "::", "EBP", "||", "FrameReg", "==", "X86", "::", "RBP", ")", "&&", "<STR_LIT>", "Invalid Frame Register!", "<STR_LIT>", ")", ";", "}", "}", "if", "(", "Reg", ")", "return", "Reg", ";", "report_fatal_error", "(", "<STR_LIT>", "Invalid register name global variable", "<STR_LIT>", ")", ";", "}" ]

[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

619,048

[ "}" ]

[ "class", "LoadInstGenericWithDest", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asmstr", ">", ":", "LoadInstGenericSrcA", "<", "opc", ",", "asmstr", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Dest", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Dest", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

619,049

[ "if", "(", "const", "ConstantSDNode", "*", "CMask", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Mask", ")", ")", "{" ]

[ "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "Mask", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

619,050

[ ",", "MVT", "::", "f16", ",", "Lo", ")", ";" ]

[ "static", "bool", "convertBuildVectorCastElt", "(", "SelectionDAG", "&", "DAG", ",", "SDValue", "&", "Lo", ",", "SDValue", "&", "Hi", ")", "{", "if", "(", "Hi", ".", "getOpcode", "(", ")", "==", "ISD", "::", "BITCAST", "&&", "Hi", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "MVT", "::", "f16", "&&", "(", "isa", "<", "ConstantSDNode", ">", "(", "Lo", ")", "||", "Lo", ".", "isUndef", "(", ")", ")", ")", "{", "Lo", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "SDLoc", "(", "Lo", ")" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

619,051

[ "O", "<<", "(", "unsigned", "int", ")", "Value", ";" ]

[ "unsigned", "int", "Value", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "assert", "(", "Value", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid u1imm argument!", "<STR_LIT>", ")", ";" ]

GCC

arm

MD

next_suggestion

CPU

619,052

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

AArch64

TD

next_suggestion

CPU

619,053

[ "}" ]

[ "def", "_H_register", ":", "STN_WBReg_Lane", "<", "r", ",", "<NUM_LIT>", ",", "op0", ",", "!", "cast", "<", "RegisterOperand", ">", "(", "List", "#", "<STR_LIT>", ")", ",", "uimm_h", ",", "neon_uimm3_bare", ",", "asmop", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "{", "lane", "{", "<NUM_LIT>", "}", ",", "lane", "{", "<NUM_LIT>", "}", ",", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "lane", "{", "<NUM_LIT>", "}", ";" ]

GCC

powerpcspe

MD

stmt_completion

CPU

619,054

[ "<STR_LIT>", ")", ")" ]

[ "(", "eq_attr", "<STR_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

619,055

[ "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]

[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

619,056

[ "let", "InputType", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isIndirectBranch", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";" ]

LLVM

AArch64

CPP

code_generation

CPU

619,057

[ "void", "assignValueToAddress", "(", "unsigned", "ValVReg", ",", "unsigned", "Addr", ",", "uint64_t", "Size", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "LocInfo", "::", "AExt", ")", "{", "Size", "=", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "ValVReg", "=", "MIRBuilder", ".", "buildAnyExt", "(", "LLT", "::", "scalar", "(", "Size", "*", "<NUM_LIT>", ")", ",", "ValVReg", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "auto", "MMO", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getMachineMemOperand", "(", "MPO", ",", "MachineMemOperand", "::", "MOStore", ",", "Size", ",", "<NUM_LIT>", ")", ";", "MIRBuilder", ".", "buildStore", "(", "ValVReg", ",", "Addr", ",", "*", "MMO", ")", ";", "}" ]

[ "An", "overload", "which", "takes", "an", "ArgInfo", "if", "additional", "information", "about", "the", "arg", "is", "needed", "." ]

GCC

aarch64

CPP

next_suggestion

CPU

619,058

[ "rtx", "x1", "=", "gen_reg_rtx", "(", "mode", ")", ";" ]

[ "if", "(", "GET_MODE_INNER", "(", "mode", ")", "==", "HFmode", ")", "{", "gcc_assert", "(", "!", "recp", ")", ";", "return", "false", ";", "}", "machine_mode", "mmsk", "=", "mode_for_vector", "(", "int_mode_for_mode", "(", "GET_MODE_INNER", "(", "mode", ")", ")", ",", "GET_MODE_NUNITS", "(", "mode", ")", ")", ";", "if", "(", "!", "recp", ")", "{", "if", "(", "!", "(", "flag_mlow_precision_sqrt", "||", "(", "aarch64_tune_params", ".", "approx_modes", "->", "sqrt", "&", "AARCH64_APPROX_MODE", "(", "mode", ")", ")", ")", ")", "return", "false", ";", "if", "(", "flag_finite_math_only", "||", "flag_trapping_math", "||", "!", "flag_unsafe_math_optimizations", "||", "optimize_function_for_size_p", "(", "cfun", ")", ")", "return", "false", ";", "}", "else", "gcc_assert", "(", "use_rsqrt_p", "(", "mode", ")", ")", ";", "rtx", "xmsk", "=", "gen_reg_rtx", "(", "mmsk", ")", ";", "if", "(", "!", "recp", ")", "emit_insn", "(", "gen_rtx_SET", "(", "xmsk", ",", "gen_rtx_NEG", "(", "mmsk", ",", "gen_rtx_EQ", "(", "mmsk", ",", "src", ",", "CONST0_RTX", "(", "mode", ")", ")", ")", ")", ")", ";", "rtx", "xdst", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "(", "*", "get_rsqrte_type", "(", "mode", ")", ")", "(", "xdst", ",", "src", ")", ")", ";", "int", "iterations", "=", "(", "GET_MODE_INNER", "(", "mode", ")", "==", "DFmode", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "(", "recp", "&&", "flag_mrecip_low_precision_sqrt", ")", "||", "(", "!", "recp", "&&", "flag_mlow_precision_sqrt", ")", ")", "iterations", "--", ";" ]

LLVM

XCore

CPP

next_suggestion

MPU

619,059

[ "}" ]

[ "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "TII", ".", "storeRegToStackSlot", "(", "MBB", ",", "MI", ",", "Reg", ",", "true", ",", "it", "->", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";", "if", "(", "emitFrameMoves", ")", "{", "MCSymbol", "*", "SaveLabel", "=", "MF", "->", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addSym", "(", "SaveLabel", ")", ";", "XFI", "->", "getSpillLabels", "(", ")", ".", "push_back", "(", "std", "::", "make_pair", "(", "SaveLabel", ",", "*", "it", ")", ")", ";", "}", "}", "return", "true", ";" ]

LLVM

AArch64

CPP

next_suggestion

CPU

619,060

[ "InVals", ".", "push_back", "(", "ArgValue", ")", ";" ]

[ "else", "if", "(", "RegVT", "==", "MVT", "::", "f32", ")", "RC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "RegVT", "==", "MVT", "::", "f64", "||", "RegVT", ".", "is64BitVector", "(", ")", ")", "RC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "RegVT", "==", "MVT", "::", "f128", "||", "RegVT", ".", "is128BitVector", "(", ")", ")", "RC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", "RegVT not supported by FORMAL_ARGUMENTS Lowering", "<STR_LIT>", ")", ";", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "RegVT", ")", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown loc info!", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "case", "CCValAssign", "::", "AExt", ":", "case", "CCValAssign", "::", "SExt", ":", "case", "CCValAssign", "::", "ZExt", ":", "assert", "(", "RegVT", "==", "Ins", "[", "i", "]", ".", "VT", "&&", "<STR_LIT>", "incorrect register location selected", "<STR_LIT>", ")", ";", "break", ";", "}", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", "&&", "<STR_LIT>", "CCValAssign is neither reg nor mem", "<STR_LIT>", ")", ";", "unsigned", "ArgOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "unsigned", "ArgSize", "=", "VA", ".", "getValVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "uint32_t", "BEAlign", "=", "<NUM_LIT>", ";", "if", "(", "!", "Subtarget", "->", "isLittleEndian", "(", ")", "&&", "ArgSize", "<", "<NUM_LIT>", "&&", "!", "Ins", "[", "i", "]", ".", "Flags", ".", "isInConsecutiveRegs", "(", ")", ")", "BEAlign", "=", "<NUM_LIT>", "-", "ArgSize", ";", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "ArgSize", ",", "ArgOffset", "+", "BEAlign", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "SDValue", "ArgValue", ";", "ISD", "::", "LoadExtType", "ExtType", "=", "ISD", "::", "NON_EXTLOAD", ";", "MVT", "MemVT", "=", "VA", ".", "getValVT", "(", ")", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "MemVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "ExtType", "=", "ISD", "::", "SEXTLOAD", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "ExtType", "=", "ISD", "::", "ZEXTLOAD", ";", "break", ";", "case", "CCValAssign", "::", "AExt", ":", "ExtType", "=", "ISD", "::", "EXTLOAD", ";", "break", ";", "}", "ArgValue", "=", "DAG", ".", "getExtLoad", "(", "ExtType", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "FI", ")", ",", "MemVT", ")", ";" ]

GCC

rs6000

MD

stmt_completion

CPU

619,061

[ ")", "]" ]

[ "(", "match_operand", ":", "VI2", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "UNSPEC_PREDICATE", ")", ")", "(", "set", "(", "match_operand", ":", "VI2", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq", ":", "VI2", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")" ]

LLVM

Hexagon

TD

stmt_completion

DSP

619,062

[ "<NUM_LIT>", ";" ]

[ "def", "C4_addipc", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "u32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_a813cf9a", ",", "TypeCR", ">", ",", "Enc_607661", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=" ]

LLVM

Z80

CPP

next_suggestion

MPU

619,063

[ "}" ]

[ "int", "getRegSaveFrameIndex", "(", ")", "const", "{", "return", "RegSaveFrameIndex", ";" ]

GCC

pa

MD

next_suggestion

CPU

619,064

[ "}", ")" ]

[ "[", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "]", "<STR_LIT>", "{", "if", "(", "TARGET_SYNC_LIBCALL", ")", "{", "rtx", "mem", "=", "operands", "[", "<NUM_LIT>", "]", "rtx", "val", "=", "operands", "[", "<NUM_LIT>", "]", "if", "(", "pa_maybe_emit_compare_and_swap_exchange_loop", "(", "NULL_RTX", ",", "mem", ",", "val", ")", ")", "DONE", "}", "FAIL" ]

LLVM

X86

CPP

stmt_completion

CPU

619,065

[ ")", "RepeatedLoads", "[", "i", "%", "SubElems", "]", "=", "Elt", ";" ]

[ "if", "(", "FirstLoadedElt", "==", "<NUM_LIT>", "&&", "(", "NumLoadedElts", "==", "(", "int", ")", "NumElems", "||", "IsDereferenceable", ")", "&&", "(", "IsConsecutiveLoad", "||", "IsConsecutiveLoadWithZeros", ")", ")", "{", "if", "(", "IsAfterLegalize", "&&", "!", "TLI", ".", "isOperationLegal", "(", "ISD", "::", "LOAD", ",", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "LDBase", "->", "isNonTemporal", "(", ")", "&&", "LDBase", "->", "getAlignment", "(", ")", ">=", "<NUM_LIT>", "&&", "VT", ".", "is256BitVector", "(", ")", "&&", "!", "Subtarget", ".", "hasInt256", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "NumElems", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "Elts", "[", "FirstLoadedElt", "]", ")", ";", "if", "(", "!", "ZeroMask", ")", "return", "CreateLoad", "(", "VT", ",", "LDBase", ")", ";", "if", "(", "!", "IsAfterLegalize", "&&", "VT", ".", "isVector", "(", ")", ")", "{", "unsigned", "NumMaskElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "(", "NumMaskElts", "%", "NumElems", ")", "==", "<NUM_LIT>", ")", "{", "unsigned", "Scale", "=", "NumMaskElts", "/", "NumElems", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ClearMask", "(", "NumMaskElts", ",", "-", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElems", ";", "++", "i", ")", "{", "if", "(", "UndefMask", "[", "i", "]", ")", "continue", ";", "int", "Offset", "=", "ZeroMask", "[", "i", "]", "?", "NumMaskElts", ":", "<NUM_LIT>", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "!=", "Scale", ";", "++", "j", ")", "ClearMask", "[", "(", "i", "*", "Scale", ")", "+", "j", "]", "=", "(", "i", "*", "Scale", ")", "+", "j", "+", "Offset", ";", "}", "SDValue", "V", "=", "CreateLoad", "(", "VT", ",", "LDBase", ")", ";", "SDValue", "Z", "=", "VT", ".", "isInteger", "(", ")", "?", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ":", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ";", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "DL", ",", "V", ",", "Z", ",", "ClearMask", ")", ";", "}", "}", "}", "if", "(", "VT", ".", "is256BitVector", "(", ")", "||", "VT", ".", "is512BitVector", "(", ")", ")", "{", "unsigned", "HalfNumElems", "=", "NumElems", "/", "<NUM_LIT>", ";", "if", "(", "UndefMask", ".", "extractBits", "(", "HalfNumElems", ",", "HalfNumElems", ")", ".", "isAllOnesValue", "(", ")", ")", "{", "EVT", "HalfVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ".", "getScalarType", "(", ")", ",", "HalfNumElems", ")", ";", "SDValue", "HalfLD", "=", "EltsFromConsecutiveLoads", "(", "HalfVT", ",", "Elts", ".", "drop_back", "(", "HalfNumElems", ")", ",", "DL", ",", "DAG", ",", "Subtarget", ",", "IsAfterLegalize", ")", ";", "if", "(", "HalfLD", ")", "return", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_SUBVECTOR", ",", "DL", ",", "VT", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "HalfLD", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "}", "}", "if", "(", "IsConsecutiveLoad", "&&", "FirstLoadedElt", "==", "<NUM_LIT>", "&&", "(", "(", "LoadSizeInBits", "==", "<NUM_LIT>", "&&", "Subtarget", ".", "hasFP16", "(", ")", ")", "||", "LoadSizeInBits", "==", "<NUM_LIT>", "||", "LoadSizeInBits", "==", "<NUM_LIT>", ")", "&&", "(", "(", "VT", ".", "is128BitVector", "(", ")", "||", "VT", ".", "is256BitVector", "(", ")", "||", "VT", ".", "is512BitVector", "(", ")", ")", ")", ")", "{", "MVT", "VecSVT", "=", "VT", ".", "isFloatingPoint", "(", ")", "?", "MVT", "::", "getFloatingPointVT", "(", "LoadSizeInBits", ")", ":", "MVT", "::", "getIntegerVT", "(", "LoadSizeInBits", ")", ";", "MVT", "VecVT", "=", "MVT", "::", "getVectorVT", "(", "VecSVT", ",", "VT", ".", "getSizeInBits", "(", ")", "/", "LoadSizeInBits", ")", ";", "if", "(", "!", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "VT", "==", "MVT", "::", "v4f32", ")", "VecVT", "=", "MVT", "::", "v4f32", ";", "if", "(", "TLI", ".", "isTypeLegal", "(", "VecVT", ")", ")", "{", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "VecVT", ",", "MVT", "::", "Other", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "LDBase", "->", "getChain", "(", ")", ",", "LDBase", "->", "getBasePtr", "(", ")", "}", ";", "SDValue", "ResNode", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "Tys", ",", "Ops", ",", "VecSVT", ",", "LDBase", "->", "getPointerInfo", "(", ")", ",", "LDBase", "->", "getOriginalAlign", "(", ")", ",", "MachineMemOperand", "::", "MOLoad", ")", ";", "for", "(", "auto", "*", "LD", ":", "Loads", ")", "if", "(", "LD", ")", "DAG", ".", "makeEquivalentMemoryOrdering", "(", "LD", ",", "ResNode", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "ResNode", ")", ";", "}", "}", "if", "(", "ZeroMask", ".", "isNullValue", "(", ")", "&&", "isPowerOf2_32", "(", "NumElems", ")", "&&", "Subtarget", ".", "hasAVX", "(", ")", "&&", "(", "VT", ".", "is128BitVector", "(", ")", "||", "VT", ".", "is256BitVector", "(", ")", "||", "VT", ".", "is512BitVector", "(", ")", ")", ")", "{", "for", "(", "unsigned", "SubElems", "=", "<NUM_LIT>", ";", "SubElems", "<", "NumElems", ";", "SubElems", "*=", "<NUM_LIT>", ")", "{", "unsigned", "RepeatSize", "=", "SubElems", "*", "BaseSizeInBits", ";", "unsigned", "ScalarSize", "=", "std", "::", "min", "(", "RepeatSize", ",", "<NUM_LIT>", "u", ")", ";", "if", "(", "!", "Subtarget", ".", "hasAVX2", "(", ")", "&&", "ScalarSize", "<", "<NUM_LIT>", ")", "continue", ";", "if", "(", "RepeatSize", ">", "ScalarSize", "&&", "SubElems", "==", "<NUM_LIT>", ")", "continue", ";", "bool", "Match", "=", "true", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "RepeatedLoads", "(", "SubElems", ",", "DAG", ".", "getUNDEF", "(", "EltBaseVT", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", "&&", "Match", ";", "++", "i", ")", "{", "if", "(", "!", "LoadMask", "[", "i", "]", ")", "continue", ";", "SDValue", "Elt", "=", "peekThroughBitcasts", "(", "Elts", "[", "i", "]", ")", ";", "if", "(", "RepeatedLoads", "[", "i", "%", "SubElems", "]", ".", "isUndef", "(", ")" ]

LLVM

ARM

CPP

code_generation

CPU

619,066

[ "const", "RegisterBank", "&", "ARMRegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ",", "LLT", ")", "const", "{", "using", "namespace", "ARM", ";", "switch", "(", "RC", ".", "getID", "(", ")", ")", "{", "case", "GPRRegClassID", ":", "case", "GPRwithAPSRRegClassID", ":", "case", "GPRnopcRegClassID", ":", "case", "rGPRRegClassID", ":", "case", "GPRspRegClassID", ":", "case", "tGPR_and_tcGPRRegClassID", ":", "case", "tcGPRRegClassID", ":", "case", "tGPRRegClassID", ":", "case", "tGPREvenRegClassID", ":", "case", "tGPROddRegClassID", ":", "case", "tGPR_and_tGPREvenRegClassID", ":", "case", "tGPR_and_tGPROddRegClassID", ":", "case", "tGPREven_and_tcGPRRegClassID", ":", "case", "tGPREven_and_tGPR_and_tcGPRRegClassID", ":", "case", "tGPROdd_and_tcGPRRegClassID", ":", "return", "getRegBank", "(", "ARM", "::", "GPRRegBankID", ")", ";", "case", "HPRRegClassID", ":", "case", "SPR_8RegClassID", ":", "case", "SPRRegClassID", ":", "case", "DPR_8RegClassID", ":", "case", "DPRRegClassID", ":", "case", "QPRRegClassID", ":", "return", "getRegBank", "(", "ARM", "::", "FPRRegBankID", ")", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unsupported register kind", "<STR_LIT>", ")", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", "Switch should handle all register classes", "<STR_LIT>", ")", ";", "}" ]

[ "Get", "a", "register", "bank", "that", "covers", "RC", "." ]

LLVM

AVR

CPP

next_suggestion

MPU

619,067

[ "return", "true", ";" ]

[ "TRI", "->", "splitReg", "(", "DstReg", ",", "DstLoReg", ",", "DstHiReg", ")", ";", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "DstLoReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstHiReg", ")", ";", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "DstLoReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstLoReg", ",", "RegState", "::", "Kill", ")", ";", "auto", "MI0", "=", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "DstLoReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstLoReg", ",", "getKillRegState", "(", "DstIsKill", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MI0", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "auto", "MIBHI", "=", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "DstHiReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstHiReg", ",", "getKillRegState", "(", "DstIsKill", ")", ")", ".", "addReg", "(", "DstHiReg", ",", "getKillRegState", "(", "DstIsKill", ")", ")", ";", "if", "(", "ImpIsDead", ")", "MIBHI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";" ]

LLVM

SPIRV

CPP

next_suggestion

Virtual ISA

619,068

[ "}" ]

[ "CASE", "(", "ExecutionMode", ",", "Invocations", ")", "CASE", "(", "ExecutionMode", ",", "SpacingEqual", ")", "CASE", "(", "ExecutionMode", ",", "SpacingFractionalEven", ")", "CASE", "(", "ExecutionMode", ",", "SpacingFractionalOdd", ")", "CASE", "(", "ExecutionMode", ",", "VertexOrderCw", ")", "CASE", "(", "ExecutionMode", ",", "VertexOrderCcw", ")", "CASE", "(", "ExecutionMode", ",", "PixelCenterInteger", ")", "CASE", "(", "ExecutionMode", ",", "OriginUpperLeft", ")", "CASE", "(", "ExecutionMode", ",", "OriginLowerLeft", ")", "CASE", "(", "ExecutionMode", ",", "EarlyFragmentTests", ")", "CASE", "(", "ExecutionMode", ",", "PointMode", ")", "CASE", "(", "ExecutionMode", ",", "Xfb", ")", "CASE", "(", "ExecutionMode", ",", "DepthReplacing", ")", "CASE", "(", "ExecutionMode", ",", "DepthGreater", ")", "CASE", "(", "ExecutionMode", ",", "DepthLess", ")", "CASE", "(", "ExecutionMode", ",", "DepthUnchanged", ")", "CASE", "(", "ExecutionMode", ",", "LocalSize", ")", "CASE", "(", "ExecutionMode", ",", "LocalSizeHint", ")", "CASE", "(", "ExecutionMode", ",", "InputPoints", ")", "CASE", "(", "ExecutionMode", ",", "InputLines", ")", "CASE", "(", "ExecutionMode", ",", "InputLinesAdjacency", ")", "CASE", "(", "ExecutionMode", ",", "Triangles", ")", "CASE", "(", "ExecutionMode", ",", "InputTrianglesAdjacency", ")", "CASE", "(", "ExecutionMode", ",", "Quads", ")", "CASE", "(", "ExecutionMode", ",", "Isolines", ")", "CASE", "(", "ExecutionMode", ",", "OutputVertices", ")", "CASE", "(", "ExecutionMode", ",", "OutputPoints", ")", "CASE", "(", "ExecutionMode", ",", "OutputLineStrip", ")", "CASE", "(", "ExecutionMode", ",", "OutputTriangleStrip", ")", "CASE", "(", "ExecutionMode", ",", "VecTypeHint", ")", "CASE", "(", "ExecutionMode", ",", "ContractionOff", ")", "CASE", "(", "ExecutionMode", ",", "Initializer", ")", "CASE", "(", "ExecutionMode", ",", "Finalizer", ")", "CASE", "(", "ExecutionMode", ",", "SubgroupSize", ")", "CASE", "(", "ExecutionMode", ",", "SubgroupsPerWorkgroup", ")", "CASE", "(", "ExecutionMode", ",", "SubgroupsPerWorkgroupId", ")", "CASE", "(", "ExecutionMode", ",", "LocalSizeId", ")", "CASE", "(", "ExecutionMode", ",", "LocalSizeHintId", ")", "CASE", "(", "ExecutionMode", ",", "PostDepthCoverage", ")", "CASE", "(", "ExecutionMode", ",", "DenormPreserve", ")", "CASE", "(", "ExecutionMode", ",", "DenormFlushToZero", ")", "CASE", "(", "ExecutionMode", ",", "SignedZeroInfNanPreserve", ")", "CASE", "(", "ExecutionMode", ",", "RoundingModeRTE", ")", "CASE", "(", "ExecutionMode", ",", "RoundingModeRTZ", ")", "CASE", "(", "ExecutionMode", ",", "StencilRefReplacingEXT", ")", "CASE", "(", "ExecutionMode", ",", "OutputLinesNV", ")", "CASE", "(", "ExecutionMode", ",", "DerivativeGroupQuadsNV", ")", "CASE", "(", "ExecutionMode", ",", "DerivativeGroupLinearNV", ")", "CASE", "(", "ExecutionMode", ",", "OutputTrianglesNV", ")", "break", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected operand", "<STR_LIT>", ")", ";" ]

LLVM

AArch64

CPP

code_generation

CPU

619,069

[ "int", "AArch64TTIImpl", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "TTI", "::", "OperandValueKind", "Opd1Info", ",", "TTI", "::", "OperandValueKind", "Opd2Info", ",", "TTI", "::", "OperandValueProperties", "Opd1PropInfo", ",", "TTI", "::", "OperandValueProperties", "Opd2PropInfo", ",", "ArrayRef", "<", "const", "Value", "*", ">", "Args", ",", "const", "Instruction", "*", "CxtI", ")", "{", "if", "(", "CostKind", "!=", "TTI", "::", "TCK_RecipThroughput", ")", "return", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ",", "Args", ",", "CxtI", ")", ";", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Ty", ")", ";", "int", "Cost", "=", "<NUM_LIT>", ";", "if", "(", "isWideningInstruction", "(", "Ty", ",", "Opcode", ",", "Args", ")", ")", "Cost", "+=", "ST", "->", "getWideningBaseCost", "(", ")", ";", "int", "ISD", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", ";", "switch", "(", "ISD", ")", "{", "default", ":", "return", "Cost", "+", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "case", "ISD", "::", "SDIV", ":", "if", "(", "Opd2Info", "==", "TargetTransformInfo", "::", "OK_UniformConstantValue", "&&", "Opd2PropInfo", "==", "TargetTransformInfo", "::", "OP_PowerOf2", ")", "{", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "Add", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "Sub", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "Select", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "AShr", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "return", "Cost", ";", "}", "LLVM_FALLTHROUGH", ";", "case", "ISD", "::", "UDIV", ":", "if", "(", "Opd2Info", "==", "TargetTransformInfo", "::", "OK_UniformConstantValue", ")", "{", "auto", "VT", "=", "TLI", "->", "getValueType", "(", "DL", ",", "Ty", ")", ";", "if", "(", "TLI", "->", "isOperationLegalOrCustom", "(", "ISD", "::", "MULHU", ",", "VT", ")", ")", "{", "int", "MulCost", "=", "getArithmeticInstrCost", "(", "Instruction", "::", "Mul", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "int", "AddCost", "=", "getArithmeticInstrCost", "(", "Instruction", "::", "Add", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "int", "ShrCost", "=", "getArithmeticInstrCost", "(", "Instruction", "::", "AShr", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "return", "MulCost", "*", "<NUM_LIT>", "+", "AddCost", "*", "<NUM_LIT>", "+", "ShrCost", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "}", "}", "Cost", "+=", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "if", "(", "Ty", "->", "isVectorTy", "(", ")", ")", "{", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "ExtractElement", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "InsertElement", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "Cost", "+=", "Cost", ";", "}", "return", "Cost", ";", "case", "ISD", "::", "MUL", ":", "if", "(", "LT", ".", "second", "!=", "MVT", "::", "v2i64", ")", "return", "(", "Cost", "+", "<NUM_LIT>", ")", "*", "LT", ".", "first", ";", "return", "LT", ".", "first", "*", "<NUM_LIT>", ";", "case", "ISD", "::", "ADD", ":", "case", "ISD", "::", "XOR", ":", "case", "ISD", "::", "OR", ":", "case", "ISD", "::", "AND", ":", "return", "(", "Cost", "+", "<NUM_LIT>", ")", "*", "LT", ".", "first", ";", "case", "ISD", "::", "FADD", ":", "if", "(", "isa", "<", "FixedVectorType", ">", "(", "Ty", ")", "&&", "!", "Ty", "->", "getScalarType", "(", ")", "->", "isFP128Ty", "(", ")", ")", "return", "(", "Cost", "+", "<NUM_LIT>", ")", "*", "LT", ".", "first", ";", "return", "Cost", "+", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "}", "}" ]

[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]

GCC

i386

CPP

stmt_completion

CPU

619,070

[ ",", "(", "_", "_", "v2di", ")", "_", "_", "B", ",", "_", "_", "P", ")", ";" ]

[ "return", "_", "_", "builtin_ia32_encodekey256_u32", "(", "_", "_", "I", ",", "(", "_", "_", "v2di", ")", "_", "_", "A" ]

LLVM

Hexagon

TD

next_suggestion

DSP

619,071

[ "let", "isExtended", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "Absolute", ";", "let", "accessSize", "=", "ByteAccess", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

619,072

[ ";" ]

[ "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>" ]

GCC

ia64

CPP

stmt_completion

CPU

619,073

[ "wmode", ")", ";" ]

[ "unpack_l", "=", "gen_unpack1_l", ";", "unpack_h", "=", "gen_unpack1_h", ";", "plus", "=", "gen_addv4hi3", ";", "break", ";", "case", "V4HImode", ":", "unpack_l", "=", "gen_unpack2_l", ";", "unpack_h", "=", "gen_unpack2_h", ";", "plus", "=", "gen_addv2si3", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "unsignedp", ")", "x", "=", "CONST0_RTX", "(", "mode", ")", ";", "else", "{", "bool", "neg", ";", "x", "=", "gen_reg_rtx", "(", "mode", ")", ";", "neg", "=", "ia64_expand_vecint_compare", "(", "LT", ",", "mode", ",", "x", ",", "operands", "[", "<NUM_LIT>", "]", ",", "CONST0_RTX", "(", "mode", ")", ")", ";", "gcc_assert", "(", "!", "neg", ")", ";", "}", "l", "=", "gen_reg_rtx", "(", "wmode", ")", ";", "h", "=", "gen_reg_rtx", "(", "wmode", ")", ";", "s", "=", "gen_reg_rtx", "(" ]

GCC

i386

CPP

stmt_completion

CPU

619,074

[ ")", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ",", "_", "_", "R", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m256", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_cvt_roundepu64_ps", "(", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m512i", "_", "_", "A", ",", "const", "int", "_", "_", "R", ")", "{", "return", "(", "_", "_", "m256", ")", "_", "_", "builtin_ia32_cvtuqq2ps512_mask", "(", "(", "_", "_", "v8di", ")", "_", "_", "A", ",", "(", "_", "_", "v8sf", ")", "_", "mm256_setzero_ps", "(" ]

GCC

aarch64

MD

next_suggestion

CPU

619,075

[ "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]

[ "(", "compare", ":", "CC", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "GPI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "{", "emit_insn", "(", "gen_sub", "<", "mode", ">", "<NUM_LIT>", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", "," ]

LLVM

Hexagon

TD

next_suggestion

DSP

619,076

[ "}" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rxx32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rxx32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

GCC

s390

MD

stmt_completion

MPU

619,077

[ "<STR_LIT>", ")", "]", ")" ]

[ "(", "define_mode_attr", "d0", "[", "(", "DI", "<STR_LIT>", ")", "(", "SI" ]

GCC

pa

CPP

program_repair

CPU

619,078

[ "<FIXS>", "pa_output_mod_insn", "(", "int", "unsignedp", ",", "rtx", "insn", ")", "<FIXE>", "<FIXS>", "return", "pa_output_millicode_call", "(", "insn", ",", "gen_rtx_SYMBOL_REF", "(", "SImode", ",", "<STR_LIT>", "$$remU", "<STR_LIT>", ")", ")", ";", "<FIXE>", "<FIXS>", "return", "pa_output_millicode_call", "(", "insn", ",", "gen_rtx_SYMBOL_REF", "(", "SImode", ",", "<STR_LIT>", "$$remI", "<STR_LIT>", ")", ")", ";", "<FIXE>", "<FIXS>", "pa_output_arg_descriptor", "(", "rtx", "call_insn", ")", "<FIXE>" ]

[ "const", "char", "*", "<BUGS>", "output_mod_insn", "(", "int", "unsignedp", ",", "rtx", "insn", ")", "<BUGE>", "{", "if", "(", "unsignedp", ")", "{", "import_milli", "(", "remU", ")", ";", "<BUGS>", "return", "output_millicode_call", "(", "insn", ",", "gen_rtx_SYMBOL_REF", "(", "SImode", ",", "<STR_LIT>", "$$remU", "<STR_LIT>", ")", ")", ";", "<BUGE>", "}", "else", "{", "import_milli", "(", "remI", ")", ";", "<BUGS>", "return", "output_millicode_call", "(", "insn", ",", "gen_rtx_SYMBOL_REF", "(", "SImode", ",", "<STR_LIT>", "$$remI", "<STR_LIT>", ")", ")", ";", "<BUGE>", "}", "}", "void", "<BUGS>", "output_arg_descriptor", "(", "rtx", "call_insn", ")", "<BUGE>", "{", "const", "char", "*", "arg_regs", "[", "<NUM_LIT>", "]", ";", "enum", "machine_mode", "arg_mode", ";" ]

GCC

sh

CPP

stmt_completion

CPU

619,079

[ ")", "=", "<NUM_LIT>", ";" ]

[ "sp_reg", "=", "gen_rtx_REG", "(", "SImode", ",", "STACK_POINTER_REGNUM", ")", ";", "reg", "=", "copy_rtx", "(", "GET_CODE", "(", "PATTERN", "(", "x", ")", ")", "==", "PARALLEL", "?", "SET_DEST", "(", "XVECEXP", "(", "PATTERN", "(", "x", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ":", "SET_DEST", "(", "PATTERN", "(", "x", ")", ")", ")", ";", "add_reg_note", "(", "x", ",", "REG_CFA_RESTORE", ",", "reg", ")", ";", "add_reg_note", "(", "x", ",", "REG_CFA_ADJUST_CFA", ",", "gen_rtx_SET", "(", "SImode", ",", "sp_reg", ",", "plus_constant", "(", "SImode", ",", "sp_reg", ",", "GET_MODE_SIZE", "(", "GET_MODE", "(", "reg", ")", ")", ")", ")", ")", ";", "add_reg_note", "(", "x", ",", "REG_INC", ",", "gen_rtx_REG", "(", "SImode", ",", "STACK_POINTER_REGNUM", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "x" ]

GCC

i386

CPP

stmt_completion

CPU

619,080

[ "_", "C", ")", ";" ]

[ "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_vcvttph2dq512_mask_round", "(", "_", "_", "B", ",", "(", "_", "_", "v16si", ")", "_", "mm512_setzero_si512", "(", ")", ",", "_", "_", "A", ",", "_" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

619,081

[ "unsigned", "VersionMajor", ")", "{" ]

[ "unsigned", "getLgkmcntBitShift", "(" ]

LLVM

ARM

TD

next_suggestion

CPU

619,082

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rt", ";", "bits", "<", "<NUM_LIT>", ">", "addr", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "addr", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "addr", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

GCC

visium

MD

stmt_completion

Virtual ISA

619,083

[ "match_dup", "<NUM_LIT>", ")", ")", "]" ]

[ "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(" ]

LLVM

Hexagon

TD

next_suggestion

DSP

619,084

[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

[ "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

GCC

i386

CPP

stmt_completion

CPU

619,085

[ "_", "mmask8", ")", "_", "_", "U", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m256d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_cvtepu64_pd", "(", "_", "_", "m256d", "_", "_", "W", ",", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m256i", "_", "_", "A", ")", "{", "return", "(", "_", "_", "m256d", ")", "_", "_", "builtin_ia32_cvtuqq2pd256_mask", "(", "(", "_", "_", "v4di", ")", "_", "_", "A", ",", "(", "_", "_", "v4df", ")", "_", "_", "W", ",", "(", "_" ]

LLVM

ARM

CPP

stmt_completion

CPU

619,086

[ ",", "OutContext", ")", ";" ]

[ "MCSym", "=", "MBB", "->", "getSymbol", "(", ")", ";", "}", "else", "{", "assert", "(", "ACPV", "->", "isExtSymbol", "(", ")", "&&", "<STR_LIT>", "unrecognized constant pool value", "<STR_LIT>", ")", ";", "const", "char", "*", "Sym", "=", "cast", "<", "ARMConstantPoolSymbol", ">", "(", "ACPV", ")", "->", "getSymbol", "(", ")", ";", "MCSym", "=", "GetExternalSymbolSymbol", "(", "Sym", ")", ";", "}", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "MCSym", ",", "getModifierVariantKind", "(", "ACPV", "->", "getModifier", "(", ")", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ")", "{", "MCSymbol", "*", "PCLabel", "=", "getPICLabel", "(", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", ",", "getFunctionNumber", "(", ")", ",", "ACPV", "->", "getLabelId", "(", ")", ",", "OutContext", ")", ";", "const", "MCExpr", "*", "PCRelExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "PCLabel", ",", "OutContext", ")", ";", "PCRelExpr", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "PCRelExpr", ",", "MCConstantExpr", "::", "Create", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ",", "OutContext", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "mustAddCurrentAddress", "(", ")", ")", "{", "MCSymbol", "*", "DotSym", "=", "OutContext", ".", "CreateTempSymbol", "(", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "DotSym", ")", ";", "const", "MCExpr", "*", "DotExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "DotSym", ",", "OutContext", ")", ";", "PCRelExpr", "=", "MCBinaryExpr", "::", "CreateSub", "(", "PCRelExpr", ",", "DotExpr", ",", "OutContext", ")", ";", "}", "Expr", "=", "MCBinaryExpr", "::", "CreateSub", "(", "Expr", ",", "PCRelExpr", ",", "OutContext", ")", ";", "}", "else", "{", "if", "(", "ACPV", "->", "mustAddCurrentAddress", "(", ")", ")", "{", "MCSymbol", "*", "DotSym", "=", "OutContext", ".", "CreateTempSymbol", "(", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "DotSym", ")", ";", "const", "MCExpr", "*", "DotExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "DotSym" ]

LLVM

ARM

TD

stmt_completion

CPU

619,087

[ ",", "SDTARMVSHX", ">", ";" ]

[ "def", "NEONvrshrn", ":", "SDNode", "<", "<STR_LIT>" ]

GCC

m68k

CPP

next_suggestion

MPU

619,088

[ "return", "(", "a", "!=", "NULL_TREE", ")", ";" ]

[ "static", "bool", "m68k_interrupt_function_p", "(", "tree", "func", ")", "{", "tree", "a", ";", "if", "(", "TREE_CODE", "(", "func", ")", "!=", "FUNCTION_DECL", ")", "return", "false", ";", "a", "=", "lookup_attribute", "(", "<STR_LIT>", "interrupt_handler", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "func", ")", ")", ";" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

619,089

[ "Register unexpected when paired memops are disabled.", "<STR_LIT>", ")", ";" ]

[ "OpcodeIndex", "=", "SOK_VSXVectorSpill", ";", "}", "else", "if", "(", "PPC", "::", "VSFRCRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "OpcodeIndex", "=", "SOK_VectorFloat8Spill", ";", "}", "else", "if", "(", "PPC", "::", "VSSRCRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "OpcodeIndex", "=", "SOK_VectorFloat4Spill", ";", "}", "else", "if", "(", "PPC", "::", "SPILLTOVSRRCRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "OpcodeIndex", "=", "SOK_SpillToVSR", ";", "}", "else", "if", "(", "PPC", "::", "ACCRCRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "assert", "(", "Subtarget", ".", "pairedVectorMemops", "(", ")", "&&", "<STR_LIT>", "Register unexpected when paired memops are disabled.", "<STR_LIT>", ")", ";", "OpcodeIndex", "=", "SOK_AccumulatorSpill", ";", "}", "else", "if", "(", "PPC", "::", "UACCRCRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "assert", "(", "Subtarget", ".", "pairedVectorMemops", "(", ")", "&&", "<STR_LIT>", "Register unexpected when paired memops are disabled.", "<STR_LIT>", ")", ";", "OpcodeIndex", "=", "SOK_UAccumulatorSpill", ";", "}", "else", "if", "(", "PPC", "::", "VSRpRCRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "assert", "(", "Subtarget", ".", "pairedVectorMemops", "(", ")", "&&", "<STR_LIT>" ]

LLVM

Sparc

CPP

next_suggestion

CPU

619,090

[ "return", "createSparcELFObjectWriter", "(", "OS", ",", "is64Bit", "(", ")", ",", "OSABI", ")", ";" ]

[ "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "OSType", ")", ";" ]

LLVM

Mips

TD

stmt_completion

CPU

619,091

[ "InstrItinClass", ";" ]

[ "def", "II_DMULTU", ":" ]

LLVM

ARM

CPP

code_generation

CPU

619,092

[ "void", "ARMTargetLowering", "::", "computeKnownBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "KnownBits", "&", "Known", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "unsigned", "BitWidth", "=", "Known", ".", "getBitWidth", "(", ")", ";", "Known", ".", "resetAll", "(", ")", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "Op", ".", "getResNo", "(", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "isNullConstant", "(", "LHS", ")", "&&", "isNullConstant", "(", "RHS", ")", ")", "{", "Known", ".", "Zero", "|=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "<NUM_LIT>", ")", ";", "return", ";", "}", "}", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Known", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "if", "(", "Known", ".", "isUnknown", "(", ")", ")", "return", ";", "KnownBits", "KnownRHS", ";", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "KnownRHS", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "Known", ".", "Zero", "&=", "KnownRHS", ".", "Zero", ";", "Known", ".", "One", "&=", "KnownRHS", ".", "One", ";", "return", ";", "}", "case", "ISD", "::", "INTRINSIC_W_CHAIN", ":", "{", "ConstantSDNode", "*", "CN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Intrinsic", "::", "ID", "IntID", "=", "static_cast", "<", "Intrinsic", "::", "ID", ">", "(", "CN", "->", "getZExtValue", "(", ")", ")", ";", "switch", "(", "IntID", ")", "{", "default", ":", "return", ";", "case", "Intrinsic", "::", "arm_ldaex", ":", "case", "Intrinsic", "::", "arm_ldrex", ":", "{", "EVT", "VT", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "Op", ")", "->", "getMemoryVT", "(", ")", ";", "unsigned", "MemBits", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "Known", ".", "Zero", "|=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "MemBits", ")", ";", "return", ";", "}", "}", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Known", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "ConstantSDNode", "*", "CI", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "const", "APInt", "&", "Mask", "=", "CI", "->", "getAPIntValue", "(", ")", ";", "Known", ".", "Zero", "&=", "Mask", ";", "Known", ".", "One", "&=", "Mask", ";", "return", ";", "}", "}", "}" ]

[ "Determine", "which", "of", "the", "bits", "specified", "in", "Mask", "are", "known", "to", "be", "either", "zero", "or", "one", "and", "return", "them", "in", "the", "KnownZero/KnownOne", "bitsets", "." ]

LLVM

X86

CPP

next_suggestion

CPU

619,093

[ "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "N0", ",", "N1", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i8", ")", ")", ";" ]

[ "if", "(", "!", "VT", ".", "is128BitVector", "(", ")", "&&", "IdxVal", ">=", "NumEltsIn128", "&&", "(", "(", "Subtarget", ".", "hasAVX2", "(", ")", "&&", "EltSizeInBits", "!=", "<NUM_LIT>", ")", "||", "(", "Subtarget", ".", "hasAVX", "(", ")", "&&", "(", "EltSizeInBits", ">=", "<NUM_LIT>", ")", "&&", "MayFoldLoad", "(", "N1", ")", ")", ")", ")", "{", "SDValue", "N1SplatVec", "=", "DAG", ".", "getSplatBuildVector", "(", "VT", ",", "dl", ",", "N1", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "BlendMask", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "BlendMask", ".", "push_back", "(", "i", "==", "IdxVal", "?", "i", "+", "NumElts", ":", "i", ")", ";", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "N0", ",", "N1SplatVec", ",", "BlendMask", ")", ";", "}", "SDValue", "V", "=", "extract128BitVector", "(", "N0", ",", "IdxVal", ",", "DAG", ",", "dl", ")", ";", "unsigned", "IdxIn128", "=", "IdxVal", "&", "(", "NumEltsIn128", "-", "<NUM_LIT>", ")", ";", "V", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_VECTOR_ELT", ",", "dl", ",", "V", ".", "getValueType", "(", ")", ",", "V", ",", "N1", ",", "DAG", ".", "getIntPtrConstant", "(", "IdxIn128", ",", "dl", ")", ")", ";", "return", "insert128BitVector", "(", "N0", ",", "V", ",", "IdxVal", ",", "DAG", ",", "dl", ")", ";", "}", "assert", "(", "VT", ".", "is128BitVector", "(", ")", "&&", "<STR_LIT>", "Only 128-bit vector types should be left!", "<STR_LIT>", ")", ";", "if", "(", "IdxVal", "==", "<NUM_LIT>", "&&", "ISD", "::", "isBuildVectorAllZeros", "(", "N0", ".", "getNode", "(", ")", ")", ")", "{", "if", "(", "EltVT", "==", "MVT", "::", "i32", "||", "EltVT", "==", "MVT", "::", "f32", "||", "EltVT", "==", "MVT", "::", "f64", "||", "EltVT", "==", "MVT", "::", "f16", "||", "EltVT", "==", "MVT", "::", "i64", ")", "{", "N1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "dl", ",", "VT", ",", "N1", ")", ";", "return", "getShuffleVectorZeroOrUndef", "(", "N1", ",", "<NUM_LIT>", ",", "true", ",", "Subtarget", ",", "DAG", ")", ";", "}", "if", "(", "EltVT", "==", "MVT", "::", "i16", "||", "EltVT", "==", "MVT", "::", "i8", ")", "{", "N1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "dl", ",", "MVT", "::", "i32", ",", "N1", ")", ";", "MVT", "ShufVT", "=", "MVT", "::", "getVectorVT", "(", "MVT", "::", "i32", ",", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "dl", ",", "ShufVT", ",", "N1", ")", ";", "N1", "=", "getShuffleVectorZeroOrUndef", "(", "N1", ",", "<NUM_LIT>", ",", "true", ",", "Subtarget", ",", "DAG", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "N1", ")", ";", "}", "}", "if", "(", "VT", "==", "MVT", "::", "v8i16", "||", "(", "VT", "==", "MVT", "::", "v16i8", "&&", "Subtarget", ".", "hasSSE41", "(", ")", ")", ")", "{", "unsigned", "Opc", ";", "if", "(", "VT", "==", "MVT", "::", "v8i16", ")", "{", "assert", "(", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "<STR_LIT>", "SSE2 required for PINSRW", "<STR_LIT>", ")", ";", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "{", "assert", "(", "VT", "==", "MVT", "::", "v16i8", "&&", "<STR_LIT>", "PINSRB requires v16i8 vector", "<STR_LIT>", ")", ";", "assert", "(", "Subtarget", ".", "hasSSE41", "(", ")", "&&", "<STR_LIT>", "SSE41 required for PINSRB", "<STR_LIT>", ")", ";", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "assert", "(", "N1", ".", "getValueType", "(", ")", "!=", "MVT", "::", "i32", "&&", "<STR_LIT>", "Unexpected VT", "<STR_LIT>", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ANY_EXTEND", ",", "dl", ",", "MVT", "::", "i32", ",", "N1", ")", ";", "N2", "=", "DAG", ".", "getTargetConstant", "(", "IdxVal", ",", "dl", ",", "MVT", "::", "i8", ")", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "N0", ",", "N1", ",", "N2", ")", ";", "}", "if", "(", "Subtarget", ".", "hasSSE41", "(", ")", ")", "{", "if", "(", "EltVT", "==", "MVT", "::", "f32", ")", "{", "bool", "MinSize", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ".", "hasMinSize", "(", ")", ";", "if", "(", "IdxVal", "==", "<NUM_LIT>", "&&", "(", "!", "MinSize", "||", "!", "MayFoldLoad", "(", "N1", ")", ")", ")", "{", "N1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "dl", ",", "MVT", "::", "v4f32", ",", "N1", ")", ";" ]

LLVM

WDC65816

CPP

code_generation

MPU

619,094

[ "void", "SparcFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "SparcMachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "SparcMachineFunctionInfo", ">", "(", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "SparcInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "SparcInstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "DebugLoc", "dl", "=", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "int", "NumBytes", "=", "(", "int", ")", "MFI", "->", "getStackSize", "(", ")", ";", "unsigned", "SAVEri", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "unsigned", "SAVErr", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "FuncInfo", "->", "isLeafProc", "(", ")", ")", "{", "if", "(", "NumBytes", "==", "<NUM_LIT>", ")", "return", ";", "SAVEri", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "SAVErr", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "NumBytes", "=", "-", "SubTarget", ".", "getAdjustedFrameSize", "(", "NumBytes", ")", ";", "emitSPAdjustment", "(", "MF", ",", "MBB", ",", "MBBI", ",", "NumBytes", ",", "SAVErr", ",", "SAVEri", ")", ";", "MachineModuleInfo", "&", "MMI", "=", "MF", ".", "getMMI", "(", ")", ";", "const", "MCRegisterInfo", "*", "MRI", "=", "MMI", ".", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "MCSymbol", "*", "FrameLabel", "=", "MMI", ".", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addSym", "(", "FrameLabel", ")", ";", "unsigned", "regFP", "=", "MRI", "->", "getDwarfRegNum", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "true", ")", ";", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaRegister", "(", "FrameLabel", ",", "regFP", ")", ")", ";", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createWindowSave", "(", "FrameLabel", ")", ")", ";", "unsigned", "regInRA", "=", "MRI", "->", "getDwarfRegNum", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "true", ")", ";", "unsigned", "regOutRA", "=", "MRI", "->", "getDwarfRegNum", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "true", ")", ";", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createRegister", "(", "FrameLabel", ",", "regOutRA", ",", "regInRA", ")", ")", ";", "}" ]

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

GCC

arm

MD

stmt_completion

CPU

619,095

[ ")" ]

[ "(", "define_int_iterator", "CRYPTO_AES", "[", "UNSPEC_AESD", "UNSPEC_AESE", "]" ]

LLVM

Hexagon

TD

next_suggestion

DSP

619,096

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Gd32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Gd32", ";" ]

GCC

nios2

MD

stmt_completion

MPU

619,097

[ "]", ")" ]

[ "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", ")", "]", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Hexagon

TD

stmt_completion

DSP

619,098

[ "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=" ]

LLVM

Mips

TD

next_suggestion

CPU

619,099

[ "}" ]

[ "let", "ParserMethod", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=", "<STR_LIT>", ";" ]