docz1105/ComBack · Datasets at Hugging Face

ground_truth sequencelengths 8 512	natrual_language sequencelengths 1 243	TS_V_token sequencelengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token sequencelengths 0 0
[ "<s>", "bool", "WebAssemblyPeephole", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "{", "dbgs", "(", ")", "<<", "\"******** Store Results ******\\n\"", "<<", "\"******** Function: \"", "<<", "MF", ".", "getName", "(", ")", "<<", "'\\n'", ";", "}", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "WebAssemblyFunctionInfo", "&", "MFI", "=", "", "MF", ".", "getInfo", "<", "WebAssemblyFunctionInfo", ">", "(", ")", ";", "const", "WebAssemblyTargetLowering", "&", "TLI", "=", "", "MF", ".", "getSubtarget", "<", "WebAssemblySubtarget", ">", "(", ")", ".", "getTargetLowering", "(", ")", ";", "auto", "&", "LibInfo", "=", "getAnalysis", "<", "TargetLibraryInfoWrapperPass", ">", "(", ")", ".", "getTLI", "(", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "WebAssembly", "::", "STORE8_I32", ":", "case", "WebAssembly", "::", "STORE16_I32", ":", "case", "WebAssembly", "::", "STORE8_I64", ":", "case", "WebAssembly", "::", "STORE16_I64", ":", "case", "WebAssembly", "::", "STORE32_I64", ":", "case", "WebAssembly", "::", "STORE_F32", ":", "case", "WebAssembly", "::", "STORE_F64", ":", "case", "WebAssembly", "::", "STORE_I32", ":", "case", "WebAssembly", "::", "STORE_I64", ":", "{", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "0", ")", ";", "unsigned", "OldReg", "=", "MO", ".", "getReg", "(", ")", ";", "unsigned", "NewReg", "=", "MI", ".", "getOperand", "(", "WebAssembly", "::", "StoreValueOperandNo", ")", ".", "getReg", "(", ")", ";", "Changed", "\|=", "MaybeRewriteToDiscard", "(", "OldReg", ",", "NewReg", ",", "MO", ",", "MFI", ",", "MRI", ")", ";", "break", ";", "}", "case", "WebAssembly", "::", "CALL_I32", ":", "case", "WebAssembly", "::", "CALL_I64", ":", "{", "MachineOperand", "&", "Op1", "=", "MI", ".", "getOperand", "(", "1", ")", ";", "if", "(", "Op1", ".", "isSymbol", "(", ")", ")", "{", "StringRef", "Name", "(", "Op1", ".", "getSymbolName", "(", ")", ")", ";", "if", "(", "Name", "==", "TLI", ".", "getLibcallName", "(", "RTLIB", "::", "MEMCPY", ")", "\|\|", "Name", "==", "TLI", ".", "getLibcallName", "(", "RTLIB", "::", "MEMMOVE", ")", "\|\|", "Name", "==", "TLI", ".", "getLibcallName", "(", "RTLIB", "::", "MEMSET", ")", ")", "{", "LibFunc", "::", "Func", "Func", ";", "if", "(", "LibInfo", ".", "getLibFunc", "(", "Name", ",", "Func", ")", ")", "{", "const", "auto", "&", "Op2", "=", "MI", ".", "getOperand", "(", "2", ")", ";", "if", "(", "!", "Op2", ".", "isReg", "(", ")", ")", "report_fatal_error", "(", "\"Peephole: call to builtin function with \"", "\"wrong signature, not consuming reg\"", ")", ";", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "0", ")", ";", "unsigned", "OldReg", "=", "MO", ".", "getReg", "(", ")", ";", "unsigned", "NewReg", "=", "Op2", ".", "getReg", "(", ")", ";", "if", "(", "GetRegClass", "(", "MRI", ",", "NewReg", ")", "!=", "GetRegClass", "(", "MRI", ",", "OldReg", ")", ")", "report_fatal_error", "(", "\"Peephole: call to builtin function with \"", "\"wrong signature, from/to mismatch\"", ")", ";", "Changed", "\|=", "MaybeRewriteToDiscard", "(", "OldReg", ",", "NewReg", ",", "MO", ",", "MFI", ",", "MRI", ")", ";", "}", "}", "}", "}", "}", "return", "Changed", ";", "}", "</s>" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "WebAssembly", "WebAssembly", "\"******** Store Results ******\\n\"", "\"******** Function: \"", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly::STORE8_I32", "WebAssembly::STORE16_I32", "WebAssembly::STORE8_I64", "WebAssembly::STORE16_I64", "WebAssembly::STORE32_I64", "WebAssembly::STORE_F32", "WebAssembly::STORE_F64", "WebAssembly::STORE_I32", "WebAssembly::STORE_I64", "0", "WebAssembly::StoreValueOperandNo", "WebAssembly::CALL_I32", "WebAssembly::CALL_I64", "1", "2", "\"Peephole: call to builtin function with \"", "\"wrong signature, not consuming reg\"", "0", "\"Peephole: call to builtin function with \"", "\"wrong signature, from/to mismatch\"" ]	WebAssemblyPeephole1	runOnMachineFunction	WebAssembly	Virtual ISA	LLVM	19,500	420	1	[]
[ "<s>", "bool", "MipsSEInstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "switch", "(", "MI", "->", "getDesc", "(", ")", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "Mips", "::", "RetRA", ":", "expandRetRA", "(", "MBB", ",", "MI", ",", "Mips", "::", "RET", ")", ";", "break", ";", "case", "Mips", "::", "PseudoCVT_S_W", ":", "expandCvtFPInt", "(", "MBB", ",", "MI", ",", "Mips", "::", "CVT_S_W", ",", "Mips", "::", "MTC1", ",", "false", ")", ";", "break", ";", "case", "Mips", "::", "PseudoCVT_D32_W", ":", "expandCvtFPInt", "(", "MBB", ",", "MI", ",", "Mips", "::", "CVT_D32_W", ",", "Mips", "::", "MTC1", ",", "false", ")", ";", "break", ";", "case", "Mips", "::", "PseudoCVT_S_L", ":", "expandCvtFPInt", "(", "MBB", ",", "MI", ",", "Mips", "::", "CVT_S_L", ",", "Mips", "::", "DMTC1", ",", "true", ")", ";", "break", ";", "case", "Mips", "::", "PseudoCVT_D64_W", ":", "expandCvtFPInt", "(", "MBB", ",", "MI", ",", "Mips", "::", "CVT_D64_W", ",", "Mips", "::", "MTC1", ",", "true", ")", ";", "break", ";", "case", "Mips", "::", "PseudoCVT_D64_L", ":", "expandCvtFPInt", "(", "MBB", ",", "MI", ",", "Mips", "::", "CVT_D64_L", ",", "Mips", "::", "DMTC1", ",", "true", ")", ";", "break", ";", "case", "Mips", "::", "BuildPairF64", ":", "expandBuildPairF64", "(", "MBB", ",", "MI", ",", "false", ")", ";", "break", ";", "case", "Mips", "::", "BuildPairF64_64", ":", "expandBuildPairF64", "(", "MBB", ",", "MI", ",", "true", ")", ";", "break", ";", "case", "Mips", "::", "ExtractElementF64", ":", "expandExtractElementF64", "(", "MBB", ",", "MI", ",", "false", ")", ";", "break", ";", "case", "Mips", "::", "ExtractElementF64_64", ":", "expandExtractElementF64", "(", "MBB", ",", "MI", ",", "true", ")", ";", "break", ";", "case", "Mips", "::", "MIPSeh_return32", ":", "case", "Mips", "::", "MIPSeh_return64", ":", "expandEhReturn", "(", "MBB", ",", "MI", ")", ";", "break", ";", "}", "MBB", ".", "erase", "(", "MI", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]	[ "Mips", "Mips", "Mips::RetRA", "Mips::RET", "Mips::PseudoCVT_S_W", "Mips::CVT_S_W", "Mips::MTC1", "Mips::PseudoCVT_D32_W", "Mips::CVT_D32_W", "Mips::MTC1", "Mips::PseudoCVT_S_L", "Mips::CVT_S_L", "Mips::DMTC1", "Mips::PseudoCVT_D64_W", "Mips::CVT_D64_W", "Mips::MTC1", "Mips::PseudoCVT_D64_L", "Mips::CVT_D64_L", "Mips::DMTC1", "Mips::BuildPairF64", "Mips::BuildPairF64_64", "Mips::ExtractElementF64", "Mips::ExtractElementF64_64", "Mips::MIPSeh_return32", "Mips::MIPSeh_return64" ]	MipsSEInstrInfo8	expandPostRAPseudo	Mips	CPU	LLVM	19,501	274	1	[]
[ "<s>", "BitVector", "AArch64RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "AArch64FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "markSuperRegs", "(", "Reserved", ",", "AArch64", "::", "WSP", ")", ";", "markSuperRegs", "(", "Reserved", ",", "AArch64", "::", "WZR", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", "\|\|", "TT", ".", "isOSDarwin", "(", ")", ")", "markSuperRegs", "(", "Reserved", ",", "AArch64", "::", "W29", ")", ";", "if", "(", "MF", ".", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ".", "isX18Reserved", "(", ")", ")", "markSuperRegs", "(", "Reserved", ",", "AArch64", "::", "W18", ")", ";", "if", "(", "MF", ".", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ".", "isX20Reserved", "(", ")", ")", "markSuperRegs", "(", "Reserved", ",", "AArch64", "::", "W20", ")", ";", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "markSuperRegs", "(", "Reserved", ",", "AArch64", "::", "W19", ")", ";", "assert", "(", "checkAllSuperRegsMarked", "(", "Reserved", ")", ")", ";", "return", "Reserved", ";", "}", "</s>" ]	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "at", "all", "times", ",", "e.g", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64::WSP", "AArch64::WZR", "AArch64::W29", "AArch64", "AArch64::W18", "AArch64", "AArch64::W20", "AArch64::W19" ]	AArch64RegisterInfo37	getReservedRegs	AArch64	CPU	LLVM	19,502	148	1	[]
[ "<s>", "void", "rs6000_emit_le_vsx_store", "(", "rtx", "dest", ",", "rtx", "source", ",", "machine_mode", "mode", ")", "{", "rtx", "tmp", ",", "permute_src", ",", "permute_tmp", ";", "gcc_assert", "(", "!", "reload_in_progress", "&&", "!", "lra_in_progress", "&&", "!", "reload_completed", ")", ";", "if", "(", "mode", "==", "TImode", "\|\|", "mode", "==", "V1TImode", ")", "{", "mode", "=", "V2DImode", ";", "dest", "=", "adjust_address", "(", "dest", ",", "V2DImode", ",", "0", ")", ";", "source", "=", "gen_lowpart", "(", "V2DImode", ",", "source", ")", ";", "}", "tmp", "=", "can_create_pseudo_p", "(", ")", "?", "gen_reg_rtx_and_attrs", "(", "source", ")", ":", "source", ";", "permute_src", "=", "rs6000_gen_le_vsx_permute", "(", "source", ",", "mode", ")", ";", "permute_tmp", "=", "rs6000_gen_le_vsx_permute", "(", "tmp", ",", "mode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "tmp", ",", "permute_src", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "dest", ",", "permute_tmp", ")", ")", ";", "}", "</s>" ]	[ "Emit", "a", "little-endian", "store", "to", "vector", "memory", "location", "DEST", "from", "VSX", "register", "SOURCE", "in", "mode", "MODE", ".", "The", "store", "is", "done", "with", "two", "permuting", "insn", "'s", "that", "represent", "an", "xxpermdi", "and", "an", "stxvd2x", "." ]	[ "powerpcspe", "0" ]	powerpcspe	rs6000_emit_le_vsx_store	powerpcspe	CPU	GCC	19,503	120	1	[]
[ "<s>", "MipsSubtarget", "::", "MipsSubtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "bool", "little", ",", "const", "MipsTargetMachine", "&", "TM", ",", "unsigned", "StackAlignOverride", ")", ":", "MipsGenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "MipsArchVersion", "(", "MipsDefault", ")", ",", "IsLittle", "(", "little", ")", ",", "IsSoftFloat", "(", "false", ")", ",", "IsSingleFloat", "(", "false", ")", ",", "IsFPXX", "(", "false", ")", ",", "NoABICalls", "(", "false", ")", ",", "IsFP64bit", "(", "false", ")", ",", "UseOddSPReg", "(", "true", ")", ",", "IsNaN2008bit", "(", "false", ")", ",", "IsGP64bit", "(", "false", ")", ",", "HasVFPU", "(", "false", ")", ",", "HasCnMips", "(", "false", ")", ",", "HasMips3_32", "(", "false", ")", ",", "HasMips3_32r2", "(", "false", ")", ",", "HasMips4_32", "(", "false", ")", ",", "HasMips4_32r2", "(", "false", ")", ",", "HasMips5_32r2", "(", "false", ")", ",", "InMips16Mode", "(", "false", ")", ",", "InMips16HardFloat", "(", "Mips16HardFloat", ")", ",", "InMicroMipsMode", "(", "false", ")", ",", "HasDSP", "(", "false", ")", ",", "HasDSPR2", "(", "false", ")", ",", "HasDSPR3", "(", "false", ")", ",", "AllowMixed16_32", "(", "Mixed16_32", "\|", "Mips_Os16", ")", ",", "Os16", "(", "Mips_Os16", ")", ",", "HasMSA", "(", "false", ")", ",", "UseTCCInDIV", "(", "false", ")", ",", "HasSym32", "(", "false", ")", ",", "HasEVA", "(", "false", ")", ",", "DisableMadd4", "(", "false", ")", ",", "HasMT", "(", "false", ")", ",", "StackAlignOverride", "(", "StackAlignOverride", ")", ",", "TM", "(", "TM", ")", ",", "TargetTriple", "(", "TT", ")", ",", "TSInfo", "(", ")", ",", "InstrInfo", "(", "MipsInstrInfo", "::", "create", "(", "initializeSubtargetDependencies", "(", "CPU", ",", "FS", ",", "TM", ")", ")", ")", ",", "FrameLowering", "(", "MipsFrameLowering", "::", "create", "(", "", "this", ")", ")", ",", "TLInfo", "(", "MipsTargetLowering", "::", "create", "(", "TM", ",", "", "this", ")", ")", "{", "if", "(", "MipsArchVersion", "==", "MipsDefault", ")", "MipsArchVersion", "=", "Mips32", ";", "if", "(", "MipsArchVersion", "==", "Mips1", ")", "report_fatal_error", "(", "\"Code generation for MIPS-I is not implemented\"", ",", "false", ")", ";", "if", "(", "MipsArchVersion", "==", "Mips5", ")", "report_fatal_error", "(", "\"Code generation for MIPS-V is not implemented\"", ",", "false", ")", ";", "assert", "(", "(", "(", "!", "isGP64bit", "(", ")", "&&", "isABI_O32", "(", ")", ")", "\|\|", "(", "isGP64bit", "(", ")", "&&", "(", "isABI_N32", "(", ")", "\|\|", "isABI_N64", "(", ")", ")", ")", ")", "&&", "\"Invalid Arch & ABI pair.\"", ")", ";", "if", "(", "hasMSA", "(", ")", "&&", "!", "isFP64bit", "(", ")", ")", "report_fatal_error", "(", "\"MSA requires a 64-bit FPU register file (FR=1 mode). \"", "\"See -mattr=+fp64.\"", ",", "false", ")", ";", "if", "(", "!", "isABI_O32", "(", ")", "&&", "!", "useOddSPReg", "(", ")", ")", "report_fatal_error", "(", "\"-mattr=+nooddspreg requires the O32 ABI.\"", ",", "false", ")", ";", "if", "(", "IsFPXX", "&&", "(", "isABI_N32", "(", ")", "\|\|", "isABI_N64", "(", ")", ")", ")", "report_fatal_error", "(", "\"FPXX is not permitted for the N32/N64 ABI's.\"", ",", "false", ")", ";", "if", "(", "hasMips64r6", "(", ")", "&&", "InMicroMipsMode", ")", "report_fatal_error", "(", "\"microMIPS64R6 is not supported\"", ",", "false", ")", ";", "if", "(", "hasMips32r6", "(", ")", ")", "{", "StringRef", "ISA", "=", "hasMips64r6", "(", ")", "?", "\"MIPS64r6\"", ":", "\"MIPS32r6\"", ";", "assert", "(", "isFP64bit", "(", ")", ")", ";", "assert", "(", "isNaN2008", "(", ")", ")", ";", "if", "(", "hasDSP", "(", ")", ")", "report_fatal_error", "(", "ISA", "+", "\" is not compatible with the DSP ASE\"", ",", "false", ")", ";", "}", "if", "(", "NoABICalls", "&&", "TM", ".", "isPositionIndependent", "(", ")", ")", "report_fatal_error", "(", "\"position-independent code requires '-mabicalls'\"", ")", ";", "if", "(", "isABI_N64", "(", ")", "&&", "!", "TM", ".", "isPositionIndependent", "(", ")", "&&", "!", "hasSym32", "(", ")", ")", "NoABICalls", "=", "true", ";", "UseSmallSection", "=", "GPOpt", ";", "if", "(", "!", "NoABICalls", "&&", "GPOpt", ")", "{", "errs", "(", ")", "<<", "\"warning: cannot use small-data accesses for '-mabicalls'\"", "<<", "\"\\n\"", ";", "UseSmallSection", "=", "false", ";", "}", "}", "</s>" ]	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "\"Code generation for MIPS-I is not implemented\"", "Mips", "Mips", "\"Code generation for MIPS-V is not implemented\"", "\"Invalid Arch & ABI pair.\"", "\"MSA requires a 64-bit FPU register file (FR=1 mode). \"", "\"See -mattr=+fp64.\"", "\"-mattr=+nooddspreg requires the O32 ABI.\"", "\"FPXX is not permitted for the N32/N64 ABI's.\"", "Mips", "Mips", "\"microMIPS64R6 is not supported\"", "Mips", "Mips", "\"MIPS64r6\"", "\"MIPS32r6\"", "\" is not compatible with the DSP ASE\"", "\"position-independent code requires '-mabicalls'\"", "\"warning: cannot use small-data accesses for '-mabicalls'\"", "\"\\n\"" ]	MipsSubtarget44	MipsSubtarget	Mips	CPU	LLVM	19,504	508	1	[]
[ "<s>", "static", "bool", "arm_r3_live_at_start_p", "(", "void", ")", "{", "return", "REGNO_REG_SET_P", "(", "df_get_live_out", "(", "ENTRY_BLOCK_PTR_FOR_FN", "(", "cfun", ")", ")", ",", "3", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "r3", "is", "live", "at", "the", "start", "of", "the", "function", "." ]	[ "arm", "3" ]	arm	arm_r3_live_at_start_p	arm	CPU	GCC	19,505	22	1	[]
[ "<s>", "void", "setKind", "(", "BaseKind", "K", ")", "{", "Kind", "=", "K", ";", "}", "</s>" ]	[ "Setter", "for", "the", "kind", "of", "this", "node", "." ]	[ "Mips" ]	MipsFastISel	setKind	Mips	CPU	LLVM	19,506	12	1	[]
[ "<s>", "int", "getOperandLatency", "(", "const", "InstrItineraryData", "", "ItinData", ",", "SDNode", "", "DefNode", ",", "unsigned", "DefIdx", ",", "SDNode", "*", "UseNode", ",", "unsigned", "UseIdx", ")", "const", "override", "{", "return", "PPCGenInstrInfo", "::", "getOperandLatency", "(", "ItinData", ",", "DefNode", ",", "DefIdx", ",", "UseNode", ",", "UseIdx", ")", ";", "}", "</s>" ]	[ "Compute", "and", "return", "the", "use", "operand", "latency", "of", "a", "given", "pair", "of", "def", "and", "use", "." ]	[ "PowerPC", "PPC" ]	PPCInstrInfo (2)2	getOperandLatency	PowerPC	CPU	LLVM	19,507	42	1	[]
[ "<s>", "void", "MipsInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "", "RC", ",", "const", "TargetRegisterInfo", "", "TRI", ")", "const", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Opc", "=", "0", ";", "if", "(", "RC", "==", "Mips", "::", "CPURegsRegisterClass", ")", "Opc", "=", "IsN64", "?", "Mips", "::", "LW_P8", ":", "Mips", "::", "LW", ";", "else", "if", "(", "RC", "==", "Mips", "::", "CPU64RegsRegisterClass", ")", "Opc", "=", "IsN64", "?", "Mips", "::", "LD_P8", ":", "Mips", "::", "LD", ";", "else", "if", "(", "RC", "==", "Mips", "::", "FGR32RegisterClass", ")", "Opc", "=", "IsN64", "?", "Mips", "::", "LWC1_P8", ":", "Mips", "::", "LWC1", ";", "else", "if", "(", "RC", "==", "Mips", "::", "AFGR64RegisterClass", ")", "Opc", "=", "Mips", "::", "LDC1", ";", "else", "if", "(", "RC", "==", "Mips", "::", "FGR64RegisterClass", ")", "Opc", "=", "IsN64", "?", "Mips", "::", "LDC164_P8", ":", "Mips", "::", "LDC164", ";", "assert", "(", "Opc", "&&", "\"Register class not handled!\"", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "0", ")", ";", "}", "</s>" ]	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "Mips", "Mips", "0", "Mips::CPURegsRegisterClass", "Mips::LW_P8", "Mips::LW", "Mips::CPU64RegsRegisterClass", "Mips::LD_P8", "Mips::LD", "Mips::FGR32RegisterClass", "Mips::LWC1_P8", "Mips::LWC1", "Mips::AFGR64RegisterClass", "Mips::LDC1", "Mips::FGR64RegisterClass", "Mips::LDC164_P8", "Mips::LDC164", "\"Register class not handled!\"", "0" ]	MipsInstrInfo11	loadRegFromStackSlot	Mips	CPU	LLVM	19,508	190	1	[]
[ "<s>", "static", "void", "mips_expand_vi_constant", "(", "machine_mode", "vmode", ",", "unsigned", "nelt", ",", "rtx", "target", ",", "rtx", "vals", ")", "{", "rtvec", "vec", "=", "shallow_copy_rtvec", "(", "XVEC", "(", "vals", ",", "0", ")", ")", ";", "unsigned", "i", ";", "for", "(", "i", "=", "0", ";", "i", "<", "nelt", ";", "++", "i", ")", "{", "rtx", "elem", "=", "RTVEC_ELT", "(", "vec", ",", "i", ")", ";", "if", "(", "!", "mips_constant_elt_p", "(", "elem", ")", ")", "RTVEC_ELT", "(", "vec", ",", "i", ")", "=", "CONST0_RTX", "(", "GET_MODE", "(", "elem", ")", ")", ";", "}", "emit_move_insn", "(", "target", ",", "gen_rtx_CONST_VECTOR", "(", "vmode", ",", "vec", ")", ")", ";", "}", "</s>" ]	[ "A", "subroutine", "of", "mips_expand_vec_init", ",", "replacing", "all", "of", "the", "non-constant", "elements", "of", "VALS", "with", "zeros", ",", "copy", "the", "constant", "vector", "to", "TARGET", "." ]	[ "mips", "0", "0" ]	mips	mips_expand_vi_constant	mips	CPU	GCC	19,509	94	1	[]
[ "<s>", "int", "ix86_attr_length_vex_default", "(", "rtx_insn", "*", "insn", ",", "bool", "has_0f_opcode", ",", "bool", "has_vex_w", ")", "{", "int", "i", ",", "reg_only", "=", "2", "+", "1", ";", "bool", "has_mem", "=", "false", ";", "if", "(", "!", "has_0f_opcode", "\|\|", "has_vex_w", ")", "return", "3", "+", "1", ";", "if", "(", "!", "TARGET_64BIT", ")", "return", "2", "+", "1", ";", "extract_insn_cached", "(", "insn", ")", ";", "for", "(", "i", "=", "recog_data", ".", "n_operands", "-", "1", ";", "i", ">=", "0", ";", "--", "i", ")", "if", "(", "REG_P", "(", "recog_data", ".", "operand", "[", "i", "]", ")", ")", "{", "if", "(", "GET_MODE", "(", "recog_data", ".", "operand", "[", "i", "]", ")", "==", "DImode", "&&", "GENERAL_REG_P", "(", "recog_data", ".", "operand", "[", "i", "]", ")", ")", "return", "3", "+", "1", ";", "if", "(", "REX_INT_REGNO_P", "(", "recog_data", ".", "operand", "[", "i", "]", ")", "\|\|", "REX_SSE_REGNO_P", "(", "recog_data", ".", "operand", "[", "i", "]", ")", ")", "reg_only", "=", "3", "+", "1", ";", "}", "else", "if", "(", "MEM_P", "(", "recog_data", ".", "operand", "[", "i", "]", ")", ")", "{", "if", "(", "x86_extended_reg_mentioned_p", "(", "recog_data", ".", "operand", "[", "i", "]", ")", ")", "return", "3", "+", "1", ";", "has_mem", "=", "true", ";", "}", "return", "has_mem", "?", "2", "+", "1", ":", "reg_only", ";", "}", "</s>" ]	[ "Compute", "default", "value", "for", "``", "length_vex", "''", "attribute", ".", "It", "includes", "2", "or", "3", "byte", "VEX", "prefix", "and", "1", "opcode", "byte", "." ]	[ "i386", "2", "1", "3", "1", "2", "1", "1", "0", "3", "1", "3", "1", "3", "1", "2", "1" ]	i3861	ix86_attr_length_vex_default	i386	CPU	GCC	19,510	189	1	[]
[ "<s>", "void", "erase", "(", "iterator", "it", ")", "{", "m_SectToExData", ".", "erase", "(", "it", ")", ";", "}", "</s>" ]	[ "erase", "-", "Erases", "an", "element", "identified", "by", "Key", ",", "if", "it", "exists", "." ]	[ "ARM" ]	ARMException	erase	ARM	CPU	LLVM	19,511	15	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "FunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "R600" ]	SIAnnotateControlFlow	getAnalysisUsage	R600	GPU	LLVM	19,512	36	1	[]
[ "<s>", "unsigned", "getMask", "(", ")", "const", "{", "return", "Mask", ";", "}", "</s>" ]	[ "Return", "the", "mask", "used", "by", "this", "recipe", "." ]	[ "M68k" ]	M68kCollapseMOVEMPass	getMask	M68k	MPU	LLVM	19,513	10	1	[]
[ "<s>", "void", "visium_expand_int_cstore", "(", "rtx", "*", "operands", ",", "enum", "machine_mode", "mode", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "1", "]", ")", ";", "rtx", "op0", "=", "operands", "[", "0", "]", ",", "op1", "=", "operands", "[", "2", "]", ",", "op2", "=", "operands", "[", "3", "]", ",", "sltu", ";", "bool", "reverse", "=", "false", ";", "switch", "(", "code", ")", "{", "case", "EQ", ":", "case", "NE", ":", "if", "(", "op2", "!=", "const0_rtx", ")", "op1", "=", "force_reg", "(", "mode", ",", "gen_rtx_XOR", "(", "mode", ",", "op1", ",", "op2", ")", ")", ";", "op1", "=", "gen_rtx_NOT", "(", "mode", ",", "op1", ")", ";", "op2", "=", "constm1_rtx", ";", "if", "(", "code", "==", "EQ", ")", "reverse", "=", "true", ";", "break", ";", "case", "LEU", ":", "case", "GEU", ":", "code", "=", "reverse_condition", "(", "code", ")", ";", "reverse", "=", "true", ";", "case", "LTU", ":", "case", "GTU", ":", "if", "(", "code", "==", "GTU", ")", "{", "rtx", "tmp", "=", "op1", ";", "op1", "=", "op2", ";", "op2", "=", "tmp", ";", "}", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "sltu", "=", "gen_rtx_LTU", "(", "SImode", ",", "op1", ",", "op2", ")", ";", "if", "(", "reverse", ")", "{", "rtx", "tmp", "=", "copy_to_mode_reg", "(", "SImode", ",", "gen_rtx_NEG", "(", "SImode", ",", "sltu", ")", ")", ";", "emit_insn", "(", "gen_add3_insn", "(", "op0", ",", "tmp", ",", "const1_rtx", ")", ")", ";", "}", "else", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "op0", ",", "sltu", ")", ")", ";", "}", "</s>" ]	[ "Expand", "a", "cstore", "of", "OPERANDS", "in", "MODE", "for", "EQ/NE/LTU/GTU/GEU/LEU", ".", "We", "generate", "the", "result", "in", "the", "C", "flag", "and", "use", "the", "ADC/SUBC", "instructions", "to", "write", "it", "into", "the", "destination", "register", ".", "It", "would", "also", "be", "possible", "to", "implement", "support", "for", "LT/GT/LE/GE", "by", "means", "of", "the", "RFLAG", "instruction", "followed", "by", "some", "shifts", ",", "but", "this", "can", "pessimize", "the", "generated", "code", "." ]	[ "visium", "1", "0", "2", "3" ]	visium2	visium_expand_int_cstore	visium	Virtual ISA	GCC	19,514	222	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MachineLoopInfo", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineLoopInfo", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "Hexagon" ]	HexagonSplitDouble	getAnalysisUsage	Hexagon	DSP	LLVM	19,515	36	1	[]
[ "<s>", "param_iterator", "arg_begin", "(", ")", "const", "{", "return", "ArgumentParams", ".", "begin", "(", ")", ";", "}", "</s>" ]	[ "Return", "the", "iterator", "pointing", "to", "the", "beginning", "of", "the", "argument", "list", "." ]	[ "PTX" ]	PTXParamManager	arg_begin	PTX	GPU	LLVM	19,516	14	1	[]
[ "<s>", "bool", "s390_const_operand_ok", "(", "tree", "arg", ",", "int", "argnum", ",", "int", "op_flags", ",", "tree", "decl", ")", "{", "if", "(", "O_UIMM_P", "(", "op_flags", ")", ")", "{", "unsigned", "HOST_WIDE_INT", "bitwidths", "[", "]", "=", "{", "1", ",", "2", ",", "3", ",", "4", ",", "5", ",", "8", ",", "12", ",", "16", ",", "32", ",", "4", "}", ";", "unsigned", "HOST_WIDE_INT", "bitmasks", "[", "]", "=", "{", "0", ",", "0", ",", "0", ",", "0", ",", "0", ",", "0", ",", "0", ",", "0", ",", "0", ",", "12", "}", ";", "unsigned", "HOST_WIDE_INT", "bitwidth", "=", "bitwidths", "[", "op_flags", "-", "O_U1", "]", ";", "unsigned", "HOST_WIDE_INT", "bitmask", "=", "bitmasks", "[", "op_flags", "-", "O_U1", "]", ";", "gcc_assert", "(", "ARRAY_SIZE", "(", "bitwidths", ")", "==", "(", "O_M12", "-", "O_U1", "+", "1", ")", ")", ";", "gcc_assert", "(", "ARRAY_SIZE", "(", "bitmasks", ")", "==", "(", "O_M12", "-", "O_U1", "+", "1", ")", ")", ";", "if", "(", "!", "tree_fits_uhwi_p", "(", "arg", ")", "\|\|", "tree_to_uhwi", "(", "arg", ")", ">", "(", "HOST_WIDE_INT_1U", "<<", "bitwidth", ")", "-", "1", "\|\|", "(", "bitmask", "&&", "tree_to_uhwi", "(", "arg", ")", "&", "~", "bitmask", ")", ")", "{", "if", "(", "bitmask", ")", "{", "gcc_assert", "(", "bitmask", "<", "16", ")", ";", "char", "values", "[", "120", "]", "=", "\"\"", ";", "for", "(", "unsigned", "HOST_WIDE_INT", "i", "=", "0", ";", "i", "<=", "bitmask", ";", "i", "++", ")", "{", "char", "buf", "[", "5", "]", ";", "if", "(", "i", "&", "~", "bitmask", ")", "continue", ";", "int", "ret", "=", "snprintf", "(", "buf", ",", "5", ",", "HOST_WIDE_INT_PRINT_UNSIGNED", ",", "i", "&", "bitmask", ")", ";", "gcc_assert", "(", "ret", "<", "5", ")", ";", "strcat", "(", "values", ",", "buf", ")", ";", "if", "(", "i", "<", "bitmask", ")", "strcat", "(", "values", ",", "\", \"", ")", ";", "}", "error", "(", "\"constant argument %d for builtin %qF is invalid (%s)\"", ",", "argnum", ",", "decl", ",", "values", ")", ";", "}", "else", "error", "(", "\"constant argument %d for builtin %qF is out of range (0-%wu)\"", ",", "argnum", ",", "decl", ",", "(", "HOST_WIDE_INT_1U", "<<", "bitwidth", ")", "-", "1", ")", ";", "return", "false", ";", "}", "}", "if", "(", "O_SIMM_P", "(", "op_flags", ")", ")", "{", "int", "bitwidths", "[", "]", "=", "{", "2", ",", "3", ",", "4", ",", "5", ",", "8", ",", "12", ",", "16", ",", "32", "}", ";", "int", "bitwidth", "=", "bitwidths", "[", "op_flags", "-", "O_S2", "]", ";", "if", "(", "!", "tree_fits_shwi_p", "(", "arg", ")", "\|\|", "tree_to_shwi", "(", "arg", ")", "<", "-", "(", "HOST_WIDE_INT_1", "<<", "(", "bitwidth", "-", "1", ")", ")", "\|\|", "tree_to_shwi", "(", "arg", ")", ">", "(", "(", "HOST_WIDE_INT_1", "<<", "(", "bitwidth", "-", "1", ")", ")", "-", "1", ")", ")", "{", "error", "(", "\"constant argument %d for builtin %qF is out of range \"", "\"(%wd-%wd)\"", ",", "argnum", ",", "decl", ",", "-", "(", "HOST_WIDE_INT_1", "<<", "(", "bitwidth", "-", "1", ")", ")", ",", "(", "HOST_WIDE_INT_1", "<<", "(", "bitwidth", "-", "1", ")", ")", "-", "1", ")", ";", "return", "false", ";", "}", "}", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "ARG", "is", "appropriate", "as", "argument", "number", "ARGNUM", "of", "builtin", "DECL", ".", "The", "operand", "flags", "from", "s390-builtins.def", "have", "to", "passed", "as", "OP_FLAGS", "." ]	[ "s390", "1", "2", "3", "4", "5", "8", "12", "16", "32", "4", "0", "0", "0", "0", "0", "0", "0", "0", "0", "12", "1", "1", "1", "16", "120", "\"\"", "0", "5", "5", "5", "\", \"", "\"constant argument %d for builtin %qF is invalid (%s)\"", "\"constant argument %d for builtin %qF is out of range (0-%wu)\"", "1", "2", "3", "4", "5", "8", "12", "16", "32", "1", "1", "1", "\"constant argument %d for builtin %qF is out of range \"", "\"(%wd-%wd)\"", "1", "1", "1" ]	s390	s390_const_operand_ok	s390	MPU	GCC	19,517	425	1	[]
[ "<s>", "static", "int", "s390_sched_score", "(", "rtx_insn", "*", "insn", ")", "{", "unsigned", "int", "mask", "=", "s390_get_sched_attrmask", "(", "insn", ")", ";", "int", "score", "=", "0", ";", "switch", "(", "s390_sched_state", ")", "{", "case", "0", ":", "if", "(", "(", "mask", "&", "S390_OOO_SCHED_ATTR_MASK_CRACKED", ")", "!=", "0", "\|\|", "(", "mask", "&", "S390_OOO_SCHED_ATTR_MASK_EXPANDED", ")", "!=", "0", ")", "score", "+=", "5", ";", "if", "(", "(", "mask", "&", "S390_OOO_SCHED_ATTR_MASK_GROUPALONE", ")", "!=", "0", ")", "score", "+=", "10", ";", "case", "1", ":", "if", "(", "(", "mask", "&", "S390_OOO_SCHED_ATTR_MASK_CRACKED", ")", "==", "0", "&&", "(", "mask", "&", "S390_OOO_SCHED_ATTR_MASK_EXPANDED", ")", "==", "0", "&&", "(", "mask", "&", "S390_OOO_SCHED_ATTR_MASK_GROUPALONE", ")", "==", "0", ")", "score", "+=", "10", ";", "if", "(", "(", "mask", "&", "S390_OOO_SCHED_ATTR_MASK_ENDGROUP", ")", "==", "0", ")", "score", "+=", "5", ";", "break", ";", "case", "2", ":", "if", "(", "(", "mask", "&", "S390_OOO_SCHED_ATTR_MASK_CRACKED", ")", "==", "0", "&&", "(", "mask", "&", "S390_OOO_SCHED_ATTR_MASK_EXPANDED", ")", "==", "0", "&&", "(", "mask", "&", "S390_OOO_SCHED_ATTR_MASK_GROUPALONE", ")", "==", "0", ")", "score", "+=", "10", ";", "if", "(", "(", "mask", "&", "S390_OOO_SCHED_ATTR_MASK_ENDGROUP", ")", "!=", "0", ")", "score", "+=", "10", ";", "break", ";", "case", "S390_OOO_SCHED_STATE_NORMAL", ":", "if", "(", "(", "mask", "&", "S390_OOO_SCHED_ATTR_MASK_CRACKED", ")", "==", "0", "&&", "(", "mask", "&", "S390_OOO_SCHED_ATTR_MASK_EXPANDED", ")", "==", "0", ")", "score", "+=", "5", ";", "if", "(", "(", "mask", "&", "S390_OOO_SCHED_ATTR_MASK_GROUPALONE", ")", "!=", "0", ")", "score", "+=", "10", ";", "break", ";", "case", "S390_OOO_SCHED_STATE_CRACKED", ":", "if", "(", "(", "mask", "&", "S390_OOO_SCHED_ATTR_MASK_CRACKED", ")", "!=", "0", "\|\|", "(", "mask", "&", "S390_OOO_SCHED_ATTR_MASK_EXPANDED", ")", "!=", "0", ")", "score", "+=", "5", ";", "break", ";", "}", "return", "score", ";", "}", "</s>" ]	[ "Return", "the", "scheduling", "score", "for", "INSN", ".", "The", "higher", "the", "score", "the", "better", ".", "The", "score", "is", "calculated", "from", "the", "OOO", "scheduling", "attributes", "of", "INSN", "and", "the", "scheduling", "state", "s390_sched_state", "." ]	[ "s390", "0", "0", "0", "0", "5", "0", "10", "1", "0", "0", "0", "10", "0", "5", "2", "0", "0", "0", "10", "0", "10", "0", "0", "5", "0", "10", "0", "0", "5" ]	s3904	s390_sched_score	s390	MPU	GCC	19,518	238	1	[]
[ "<s>", "static", "void", "aarch64_update_cpp_builtins", "(", "cpp_reader", "*", "pfile", ")", "{", "aarch64_def_or_undef", "(", "flag_unsafe_math_optimizations", ",", "\"__ARM_FP_FAST\"", ",", "pfile", ")", ";", "builtin_define_with_int_value", "(", "\"__ARM_ARCH\"", ",", "aarch64_architecture_version", ")", ";", "builtin_define_with_int_value", "(", "\"__ARM_SIZEOF_MINIMAL_ENUM\"", ",", "flag_short_enums", "?", "1", ":", "4", ")", ";", "aarch64_def_or_undef", "(", "TARGET_BIG_END", ",", "\"__AARCH64EB__\"", ",", "pfile", ")", ";", "aarch64_def_or_undef", "(", "TARGET_BIG_END", ",", "\"__ARM_BIG_ENDIAN\"", ",", "pfile", ")", ";", "aarch64_def_or_undef", "(", "!", "TARGET_BIG_END", ",", "\"__AARCH64EL__\"", ",", "pfile", ")", ";", "aarch64_def_or_undef", "(", "TARGET_FLOAT", ",", "\"__ARM_FEATURE_FMA\"", ",", "pfile", ")", ";", "if", "(", "TARGET_FLOAT", "\|\|", "TARGET_SIMD", ")", "{", "builtin_define_with_int_value", "(", "\"__ARM_FP\"", ",", "0x0E", ")", ";", "builtin_define", "(", "\"__ARM_FP16_FORMAT_IEEE\"", ")", ";", "builtin_define", "(", "\"__ARM_FP16_ARGS\"", ")", ";", "}", "else", "cpp_undef", "(", "pfile", ",", "\"__ARM_FP\"", ")", ";", "aarch64_def_or_undef", "(", "TARGET_SIMD", ",", "\"__ARM_FEATURE_NUMERIC_MAXMIN\"", ",", "pfile", ")", ";", "aarch64_def_or_undef", "(", "TARGET_SIMD", ",", "\"__ARM_NEON\"", ",", "pfile", ")", ";", "aarch64_def_or_undef", "(", "TARGET_CRC32", ",", "\"__ARM_FEATURE_CRC32\"", ",", "pfile", ")", ";", "cpp_undef", "(", "pfile", ",", "\"__AARCH64_CMODEL_TINY__\"", ")", ";", "cpp_undef", "(", "pfile", ",", "\"__AARCH64_CMODEL_SMALL__\"", ")", ";", "cpp_undef", "(", "pfile", ",", "\"__AARCH64_CMODEL_LARGE__\"", ")", ";", "switch", "(", "aarch64_cmodel", ")", "{", "case", "AARCH64_CMODEL_TINY", ":", "case", "AARCH64_CMODEL_TINY_PIC", ":", "builtin_define", "(", "\"__AARCH64_CMODEL_TINY__\"", ")", ";", "break", ";", "case", "AARCH64_CMODEL_SMALL", ":", "case", "AARCH64_CMODEL_SMALL_PIC", ":", "builtin_define", "(", "\"__AARCH64_CMODEL_SMALL__\"", ")", ";", "break", ";", "case", "AARCH64_CMODEL_LARGE", ":", "builtin_define", "(", "\"__AARCH64_CMODEL_LARGE__\"", ")", ";", "break", ";", "default", ":", "break", ";", "}", "aarch64_def_or_undef", "(", "TARGET_ILP32", ",", "\"_ILP32\"", ",", "pfile", ")", ";", "aarch64_def_or_undef", "(", "TARGET_ILP32", ",", "\"__ILP32__\"", ",", "pfile", ")", ";", "aarch64_def_or_undef", "(", "TARGET_CRYPTO", ",", "\"__ARM_FEATURE_CRYPTO\"", ",", "pfile", ")", ";", "aarch64_def_or_undef", "(", "TARGET_SIMD_RDMA", ",", "\"__ARM_FEATURE_QRDMX\"", ",", "pfile", ")", ";", "}", "</s>" ]	[ "Undefine/redefine", "macros", "that", "depend", "on", "the", "current", "backend", "state", "and", "may", "need", "to", "change", "when", "a", "target", "pragma", "modifies", "the", "backend", "state", "." ]	[ "aarch64", "\"__ARM_FP_FAST\"", "\"__ARM_ARCH\"", "\"__ARM_SIZEOF_MINIMAL_ENUM\"", "1", "4", "\"__AARCH64EB__\"", "\"__ARM_BIG_ENDIAN\"", "\"__AARCH64EL__\"", "\"__ARM_FEATURE_FMA\"", "\"__ARM_FP\"", "0x0E", "\"__ARM_FP16_FORMAT_IEEE\"", "\"__ARM_FP16_ARGS\"", "\"__ARM_FP\"", "\"__ARM_FEATURE_NUMERIC_MAXMIN\"", "\"__ARM_NEON\"", "\"__ARM_FEATURE_CRC32\"", "\"__AARCH64_CMODEL_TINY__\"", "\"__AARCH64_CMODEL_SMALL__\"", "\"__AARCH64_CMODEL_LARGE__\"", "\"__AARCH64_CMODEL_TINY__\"", "\"__AARCH64_CMODEL_SMALL__\"", "\"__AARCH64_CMODEL_LARGE__\"", "\"_ILP32\"", "\"__ILP32__\"", "\"__ARM_FEATURE_CRYPTO\"", "\"__ARM_FEATURE_QRDMX\"" ]	aarch64-c2	aarch64_update_cpp_builtins	aarch64	CPU	GCC	19,519	237	1	[]
[ "<s>", "const", "uint32_t", "", "AVRRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "const", "AVRMachineFunctionInfo", "", "AFI", "=", "MF", ".", "getInfo", "<", "AVRMachineFunctionInfo", ">", "(", ")", ";", "return", "AFI", "->", "isInterruptOrSignalHandler", "(", ")", "?", "CSR_Interrupts_RegMask", ":", "CSR_Normal_RegMask", ";", "}", "</s>" ]	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "AVR", "AVR", "AVR", "AVR" ]	AVRRegisterInfo10	getCallPreservedMask	AVR	MPU	LLVM	19,520	45	1	[]
[ "<s>", "bool", "RV16KAsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "{", "if", "(", "(", "Count", "%", "2", ")", "!=", "0", ")", "return", "false", ";", "Count", "/=", "2", ";", "for", "(", "uint64_t", "i", "=", "0", ";", "i", "<", "Count", ";", "++", "i", ")", "OS", ".", "write", "(", "\"\\0\\0\"", ",", "2", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "RV16K", "RV16K", "2", "0", "2", "0", "\"\\0\\0\"", "2" ]	RV16KAsmBackend	writeNopData	RV16K	Virtual ISA	LLVM	19,521	58	1	[]
[ "<s>", "void", "LC3bAsmPrinter", "::", "emitFrameDirective", "(", ")", "{", "}", "</s>" ]	[ "Frame", "Directive", "." ]	[ "LC3b", "LC3b" ]	LC3bAsmPrinter	emitFrameDirective	LC3b	CPU	LLVM	19,522	8	1	[]
[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "{", "assert", "(", "0", "&&", "\"RelaxInstruction() unimplemented\"", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]	[ "Mips", "0", "\"RelaxInstruction() unimplemented\"" ]	MipsAsmBackend11	fixupNeedsRelaxation	Mips	CPU	LLVM	19,523	34	1	[]
[ "<s>", "static", "bool", "mips_scalar_mode_supported_p", "(", "scalar_mode", "mode", ")", "{", "if", "(", "ALL_FIXED_POINT_MODE_P", "(", "mode", ")", "&&", "GET_MODE_PRECISION", "(", "mode", ")", "<=", "2", "*", "BITS_PER_WORD", ")", "return", "true", ";", "return", "default_scalar_mode_supported_p", "(", "mode", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_SCALAR_MODE_SUPPORTED_P", "." ]	[ "mips", "2" ]	mips	mips_scalar_mode_supported_p	mips	CPU	GCC	19,524	34	1	[]
[ "<s>", "unsigned", "int", "TMS320C64XRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "llvm_unreachable", "(", "\"Unimplemented function getFrameRegister\\n\"", ")", ";", "}", "</s>" ]	[ "Debug", "information", "queries", "." ]	[ "TMS320C64X", "TMS320C64X", "\"Unimplemented function getFrameRegister\\n\"" ]	TMS320C64XRegisterInfo	getFrameRegister	TMS320C64X	VLIW	LLVM	19,525	19	1	[]
[ "<s>", "bool", "RISCVInstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "(", "Cond", ".", "size", "(", ")", "==", "3", ")", "&&", "\"Invalid branch condition!\"", ")", ";", "auto", "CC", "=", "static_cast", "<", "RISCVCC", "::", "CondCode", ">", "(", "Cond", "[", "0", "]", ".", "getImm", "(", ")", ")", ";", "Cond", "[", "0", "]", ".", "setImm", "(", "getOppositeBranchCondition", "(", "CC", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]	[ "RISCV", "RISCV", "3", "\"Invalid branch condition!\"", "RISCVCC::CondCode", "0", "0" ]	RISCVInstrInfo (2)	reverseBranchCondition	RISCV	CPU	LLVM	19,526	66	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"Hexagon Split TFRCondSets\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Hexagon", "\"Hexagon Split TFRCondSets\"" ]	HexagonSplitTFRCondSets	getPassName	Hexagon	DSP	LLVM	19,527	13	1	[]
[ "<s>", "void", "SIWholeQuadMode", "::", "processBlock", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "LiveMaskReg", ",", "bool", "isEntry", ")", "{", "auto", "BII", "=", "Blocks", ".", "find", "(", "&", "MBB", ")", ";", "if", "(", "BII", "==", "Blocks", ".", "end", "(", ")", ")", "return", ";", "const", "BlockInfo", "&", "BI", "=", "BII", "->", "second", ";", "if", "(", "!", "(", "BI", ".", "InNeeds", "&", "StateWQM", ")", ")", "return", ";", "if", "(", "!", "isEntry", "&&", "!", "(", "BI", ".", "Needs", "&", "StateExact", ")", "&&", "BI", ".", "OutNeeds", "!=", "StateExact", ")", "return", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"\\nProcessing block BB#\"", "<<", "MBB", ".", "getNumber", "(", ")", "<<", "\":\\n\"", ")", ";", "unsigned", "SavedWQMReg", "=", "0", ";", "bool", "WQMFromExec", "=", "isEntry", ";", "char", "State", "=", "isEntry", "?", "StateExact", ":", "StateWQM", ";", "auto", "II", "=", "MBB", ".", "getFirstNonPHI", "(", ")", ",", "IE", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "isEntry", ")", "++", "II", ";", "MachineBasicBlock", "::", "iterator", "First", "=", "IE", ";", "for", "(", ";", ";", ")", "{", "MachineBasicBlock", "::", "iterator", "Next", "=", "II", ";", "char", "Needs", "=", "0", ";", "char", "OutNeeds", "=", "0", ";", "if", "(", "First", "==", "IE", ")", "First", "=", "II", ";", "if", "(", "II", "!=", "IE", ")", "{", "MachineInstr", "&", "MI", "=", "*", "II", ";", "if", "(", "requiresCorrectState", "(", "MI", ")", ")", "{", "auto", "III", "=", "Instructions", ".", "find", "(", "&", "MI", ")", ";", "if", "(", "III", "!=", "Instructions", ".", "end", "(", ")", ")", "{", "Needs", "=", "III", "->", "second", ".", "Needs", ";", "OutNeeds", "=", "III", "->", "second", ".", "OutNeeds", ";", "}", "}", "if", "(", "MI", ".", "isTerminator", "(", ")", "&&", "!", "Needs", "&&", "OutNeeds", "==", "StateExact", ")", "Needs", "=", "StateExact", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "SI_ELSE", "&&", "BI", ".", "OutNeeds", "==", "StateExact", ")", "MI", ".", "getOperand", "(", "3", ")", ".", "setImm", "(", "1", ")", ";", "++", "Next", ";", "}", "else", "{", "if", "(", "BI", ".", "OutNeeds", "&", "StateWQM", ")", "Needs", "=", "StateWQM", ";", "else", "if", "(", "BI", ".", "OutNeeds", "==", "StateExact", ")", "Needs", "=", "StateExact", ";", "}", "if", "(", "Needs", ")", "{", "if", "(", "Needs", "!=", "State", ")", "{", "MachineBasicBlock", "::", "iterator", "Before", "=", "prepareInsertion", "(", "MBB", ",", "First", ",", "II", ",", "Needs", "==", "StateWQM", ",", "Needs", "==", "StateExact", "\|\|", "WQMFromExec", ")", ";", "if", "(", "Needs", "==", "StateExact", ")", "{", "if", "(", "!", "WQMFromExec", "&&", "(", "OutNeeds", "&", "StateWQM", ")", ")", "SavedWQMReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SReg_64RegClass", ")", ";", "toExact", "(", "MBB", ",", "Before", ",", "SavedWQMReg", ",", "LiveMaskReg", ")", ";", "}", "else", "{", "assert", "(", "WQMFromExec", "==", "(", "SavedWQMReg", "==", "0", ")", ")", ";", "toWQM", "(", "MBB", ",", "Before", ",", "SavedWQMReg", ")", ";", "if", "(", "SavedWQMReg", ")", "{", "LIS", "->", "createAndComputeVirtRegInterval", "(", "SavedWQMReg", ")", ";", "SavedWQMReg", "=", "0", ";", "}", "}", "State", "=", "Needs", ";", "}", "First", "=", "IE", ";", "}", "if", "(", "II", "==", "IE", ")", "break", ";", "II", "=", "Next", ";", "}", "}", "</s>" ]	[ "processBlock", "-", "If", "there", "are", "any", "predecessors", "whose", "control", "can", "be", "threaded", "through", "to", "a", "successor", ",", "transform", "them", "now", "." ]	[ "AMDGPU", "SI", "\"\\nProcessing block BB#\"", "\":\\n\"", "0", "0", "0", "AMDGPU::SI_ELSE", "3", "1", "AMDGPU::SReg_64RegClass", "0", "0" ]	SIWholeQuadMode29	processBlock	AMDGPU	GPU	LLVM	19,528	468	1	[]
[ "<s>", "static", "int", "n_regs_saved_by_prologue", "(", "void", ")", "{", "e_funkind", "fkind", "=", "funkind", "(", "TREE_TYPE", "(", "current_function_decl", ")", ")", ";", "bool", "is_inthandler", "=", "fkind", "!=", "SUBROUTINE", ";", "tree", "attrs", "=", "TYPE_ATTRIBUTES", "(", "TREE_TYPE", "(", "current_function_decl", ")", ")", ";", "bool", "all", "=", "(", "lookup_attribute", "(", "\"saveall\"", ",", "attrs", ")", "!=", "NULL_TREE", "\|\|", "(", "is_inthandler", "&&", "!", "current_function_is_leaf", ")", ")", ";", "int", "ndregs", "=", "all", "?", "8", ":", "n_dregs_to_save", "(", "is_inthandler", ")", ";", "int", "npregs", "=", "all", "?", "6", ":", "n_pregs_to_save", "(", "is_inthandler", ")", ";", "int", "n", "=", "ndregs", "+", "npregs", ";", "if", "(", "all", "\|\|", "stack_frame_needed_p", "(", ")", ")", "n", "+=", "2", ";", "else", "{", "if", "(", "must_save_fp_p", "(", ")", ")", "n", "++", ";", "if", "(", "!", "current_function_is_leaf", ")", "n", "++", ";", "}", "if", "(", "fkind", "!=", "SUBROUTINE", ")", "{", "int", "i", ";", "n", "++", ";", "if", "(", "lookup_attribute", "(", "\"nesting\"", ",", "attrs", ")", ")", "n", "++", ";", "for", "(", "i", "=", "REG_P7", "+", "1", ";", "i", "<", "REG_CC", ";", "i", "++", ")", "if", "(", "all", "\|\|", "regs_ever_live", "[", "i", "]", "\|\|", "(", "!", "leaf_function_p", "(", ")", "&&", "call_used_regs", "[", "i", "]", ")", ")", "n", "+=", "i", "==", "REG_A0", "\|\|", "i", "==", "REG_A1", "?", "2", ":", "1", ";", "}", "return", "n", ";", "}", "</s>" ]	[ "Return", "the", "number", "of", "registers", "pushed", "during", "the", "prologue", "." ]	[ "bfin", "\"saveall\"", "8", "6", "2", "\"nesting\"", "1", "2", "1" ]	bfin2	n_regs_saved_by_prologue	bfin	DSP	GCC	19,529	200	1	[]
[ "<s>", "int", "alpha_store_data_bypass_p", "(", "rtx_insn", "", "out_insn", ",", "rtx_insn", "", "in_insn", ")", "{", "rtx", "in_set", "=", "single_set", "(", "in_insn", ")", ";", "if", "(", "in_set", ")", "return", "alpha_store_data_bypass_p_1", "(", "out_insn", ",", "in_set", ")", ";", "rtx", "in_pat", "=", "PATTERN", "(", "in_insn", ")", ";", "if", "(", "GET_CODE", "(", "in_pat", ")", "!=", "PARALLEL", ")", "return", "false", ";", "for", "(", "int", "i", "=", "0", ";", "i", "<", "XVECLEN", "(", "in_pat", ",", "0", ")", ";", "i", "++", ")", "{", "rtx", "in_exp", "=", "XVECEXP", "(", "in_pat", ",", "0", ",", "i", ")", ";", "if", "(", "GET_CODE", "(", "in_exp", ")", "==", "CLOBBER", "\|\|", "GET_CODE", "(", "in_exp", ")", "==", "USE", "\|\|", "GET_CODE", "(", "in_exp", ")", "==", "TRAP_IF", ")", "continue", ";", "gcc_assert", "(", "GET_CODE", "(", "in_exp", ")", "==", "SET", ")", ";", "if", "(", "!", "alpha_store_data_bypass_p_1", "(", "out_insn", ",", "in_exp", ")", ")", "return", "false", ";", "}", "return", "true", ";", "}", "</s>" ]	[ "True", "if", "the", "dependency", "between", "OUT_INSN", "and", "IN_INSN", "is", "on", "the", "store", "data", "not", "the", "address", "operand", "(", "s", ")", "of", "the", "store", ".", "IN_INSN", "and", "OUT_INSN", "must", "be", "either", "a", "single_set", "or", "a", "PARALLEL", "with", "SETs", "inside", ".", "This", "alpha-specific", "version", "of", "store_data_bypass_p", "ignores", "TRAP_IF", "that", "would", "result", "in", "assertion", "failure", "(", "and", "internal", "compiler", "error", ")", "in", "the", "generic", "store_data_bypass_p", "function", "." ]	[ "alpha", "0", "0", "0" ]	alpha1	alpha_store_data_bypass_p	alpha	MPU	GCC	19,530	137	1	[]
[ "<s>", "static", "bool", "rs6000_vectorize_vec_perm_const_ok", "(", "machine_mode", "vmode", ",", "const", "unsigned", "char", "*", "sel", ")", "{", "if", "(", "TARGET_ALTIVEC", ")", "return", "true", ";", "if", "(", "(", "TARGET_PAIRED_FLOAT", "&&", "vmode", "==", "V2SFmode", ")", "\|\|", "(", "TARGET_SPE", "&&", "vmode", "==", "V2SImode", ")", ")", "{", "rtx", "op0", "=", "gen_raw_REG", "(", "vmode", ",", "LAST_VIRTUAL_REGISTER", "+", "1", ")", ";", "rtx", "op1", "=", "gen_raw_REG", "(", "vmode", ",", "LAST_VIRTUAL_REGISTER", "+", "2", ")", ";", "return", "rs6000_expand_vec_perm_const_1", "(", "NULL", ",", "op0", ",", "op1", ",", "sel", "[", "0", "]", ",", "sel", "[", "1", "]", ")", ";", "}", "return", "false", ";", "}", "</s>" ]	[ "Test", "whether", "a", "constant", "permutation", "is", "supported", "." ]	[ "rs6000", "1", "2", "0", "1" ]	rs60004	rs6000_vectorize_vec_perm_const_ok	rs6000	CPU	GCC	19,531	89	1	[]
[ "<s>", "static", "void", "cris_print_operand_address", "(", "FILE", "*", "file", ",", "machine_mode", ",", "rtx", "x", ")", "{", "putc", "(", "'['", ",", "file", ")", ";", "if", "(", "CONSTANT_ADDRESS_P", "(", "x", ")", ")", "cris_output_addr_const", "(", "file", ",", "x", ")", ";", "else", "if", "(", "cris_base_or_autoincr_p", "(", "x", ",", "true", ")", ")", "cris_print_base", "(", "x", ",", "file", ")", ";", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", ")", "{", "rtx", "x1", ",", "x2", ";", "x1", "=", "XEXP", "(", "x", ",", "0", ")", ";", "x2", "=", "XEXP", "(", "x", ",", "1", ")", ";", "if", "(", "cris_base_p", "(", "x1", ",", "true", ")", ")", "{", "cris_print_base", "(", "x1", ",", "file", ")", ";", "cris_print_index", "(", "x2", ",", "file", ")", ";", "}", "else", "if", "(", "cris_base_p", "(", "x2", ",", "true", ")", ")", "{", "cris_print_base", "(", "x2", ",", "file", ")", ";", "cris_print_index", "(", "x1", ",", "file", ")", ";", "}", "else", "LOSE_AND_RETURN", "(", "\"unrecognized address\"", ",", "x", ")", ";", "}", "else", "if", "(", "MEM_P", "(", "x", ")", ")", "{", "putc", "(", "'['", ",", "file", ")", ";", "cris_print_base", "(", "XEXP", "(", "x", ",", "0", ")", ",", "file", ")", ";", "putc", "(", "']'", ",", "file", ")", ";", "}", "else", "LOSE_AND_RETURN", "(", "\"unrecognized address\"", ",", "x", ")", ";", "putc", "(", "']'", ",", "file", ")", ";", "}", "</s>" ]	[ "The", "PRINT_OPERAND_ADDRESS", "worker", "." ]	[ "cris", "0", "1", "\"unrecognized address\"", "0", "\"unrecognized address\"" ]	cris	cris_print_operand_address	cris	MPU	GCC	19,532	198	1	[]
[ "<s>", "const", "Triple", "&", "getTargetTriple", "(", ")", "const", "{", "return", "TargetTriple", ";", "}", "</s>" ]	[ "Get", "the", "target", "triple", "which", "is", "a", "string", "describing", "the", "target", "host", "." ]	[ "M68k" ]	M68kSubtarget	getTargetTriple	M68k	MPU	LLVM	19,533	12	1	[]
[ "<s>", "void", "altivec_expand_stvex_be", "(", "rtx", "op0", ",", "rtx", "op1", ",", "machine_mode", "mode", ",", "unsigned", "unspec", ")", "{", "machine_mode", "inner_mode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "rtx", "tmp", "=", "gen_reg_rtx", "(", "mode", ")", ";", "rtx", "stvx", "=", "gen_rtx_UNSPEC", "(", "inner_mode", ",", "gen_rtvec", "(", "1", ",", "tmp", ")", ",", "unspec", ")", ";", "rtx", "sel", "=", "swap_selector_for_mode", "(", "mode", ")", ";", "rtx", "vperm", ";", "gcc_assert", "(", "REG_P", "(", "op1", ")", ")", ";", "vperm", "=", "gen_rtx_UNSPEC", "(", "mode", ",", "gen_rtvec", "(", "3", ",", "op1", ",", "op1", ",", "sel", ")", ",", "UNSPEC_VPERM", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "tmp", ",", "vperm", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "op0", ",", "stvx", ")", ")", ";", "}", "</s>" ]	[ "Generate", "code", "for", "a", "``", "stve", "*", "x", "''", "built-in", "for", "a", "little", "endian", "target", "with", "-maltivec=be", "specified", ".", "Issue", "the", "store", "preceded", "by", "an", "element-reversing", "permute", "." ]	[ "rs6000", "1", "3" ]	rs60005	altivec_expand_stvex_be	rs6000	CPU	GCC	19,534	109	1	[]
[ "<s>", "bool", "MipsTargetLowering", "::", "shouldFoldConstantShiftPairToMask", "(", "const", "SDNode", "*", "N", ",", "CombineLevel", "Level", ")", "const", "{", "if", "(", "N", "->", "getOperand", "(", "0", ")", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "false", ";", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "it", "is", "profitable", "to", "fold", "a", "pair", "of", "shifts", "into", "a", "mask", "." ]	[ "Mips", "Mips", "0" ]	MipsISelLowering (2)4	shouldFoldConstantShiftPairToMask	Mips	CPU	LLVM	19,535	39	1	[]
[ "<s>", "void", "", "getAdjustedAnalysisPointer", "(", "const", "void", "", "ID", ")", "override", "{", "if", "(", "ID", "==", "&", "TargetTransformInfo", "::", "ID", ")", "return", "(", "TargetTransformInfo", "*", ")", "this", ";", "return", "this", ";", "}", "</s>" ]	[ "getAdjustedAnalysisPointer", "-", "This", "method", "is", "used", "when", "a", "pass", "implements", "an", "analysis", "interface", "through", "multiple", "inheritance", "." ]	[ "AArch64" ]	AArch64TargetTransformInfo1	getAdjustedAnalysisPointer	AArch64	CPU	LLVM	19,536	31	1	[]
[ "<s>", "void", "maybe_unlink", "(", "const", "char", "*", "file", ")", "{", "if", "(", "!", "debug", ")", "{", "if", "(", "unlink_if_ordinary", "(", "file", ")", "&&", "errno", "!=", "ENOENT", ")", "fatal_error", "(", "input_location", ",", "\"deleting file %s: %m\"", ",", "file", ")", ";", "}", "else", "fprintf", "(", "stderr", ",", "\"[Leaving %s]\\n\"", ",", "file", ")", ";", "}", "</s>" ]	[ "Unlink", "a", "temporary", "file", "unless", "requested", "otherwise", "." ]	[ "nvptx", "\"deleting file %s: %m\"", "\"[Leaving %s]\\n\"" ]	mkoffload2	maybe_unlink	nvptx	GPU	GCC	19,537	47	1	[]
[ "<s>", "AArch64TargetMachine", "::", "AArch64TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "JIT", ",", "bool", "LittleEndian", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "TT", ",", "Options", ".", "MCOptions", ",", "LittleEndian", ")", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "getEffectiveRelocModel", "(", "TT", ",", "RM", ")", ",", "getEffectiveAArch64CodeModel", "(", "TT", ",", "CM", ",", "JIT", ")", ",", "OL", ")", ",", "TLOF", "(", "createTLOF", "(", "getTargetTriple", "(", ")", ")", ")", ",", "isLittle", "(", "LittleEndian", ")", "{", "initAsmInfo", "(", ")", ";", "if", "(", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", "{", "this", "->", "Options", ".", "TrapUnreachable", "=", "true", ";", "this", "->", "Options", ".", "NoTrapAfterNoreturn", "=", "true", ";", "}", "if", "(", "getMCAsmInfo", "(", ")", "->", "usesWindowsCFI", "(", ")", ")", "{", "this", "->", "Options", ".", "TrapUnreachable", "=", "true", ";", "}", "if", "(", "this", "->", "Options", ".", "TLSSize", "==", "0", ")", "this", "->", "Options", ".", "TLSSize", "=", "24", ";", "if", "(", "(", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Small", "\|\|", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Kernel", ")", "&&", "this", "->", "Options", ".", "TLSSize", ">", "32", ")", "this", "->", "Options", ".", "TLSSize", "=", "32", ";", "else", "if", "(", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Tiny", "&&", "this", "->", "Options", ".", "TLSSize", ">", "24", ")", "this", "->", "Options", ".", "TLSSize", "=", "24", ";", "if", "(", "getOptLevel", "(", ")", "<=", "EnableGlobalISelAtO", "&&", "TT", ".", "getArch", "(", ")", "!=", "Triple", "::", "aarch64_32", "&&", "!", "(", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", "&&", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", ")", "{", "setGlobalISel", "(", "true", ")", ";", "setGlobalISelAbort", "(", "GlobalISelAbortMode", "::", "Disable", ")", ";", "}", "setMachineOutliner", "(", "true", ")", ";", "setSupportsDefaultOutlining", "(", "true", ")", ";", "}", "</s>" ]	[ "Create", "an", "AArch64", "architecture", "model", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "0", "24", "32", "32", "24", "24" ]	AArch64TargetMachine46	AArch64TargetMachine	AArch64	CPU	LLVM	19,538	301	1	[]
[ "<s>", "void", "PPCPassConfig", "::", "addIRPasses", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createPPCBoolRetToIntPass", "(", ")", ")", ";", "addPass", "(", "createAtomicExpandPass", "(", "&", "getPPCTargetMachine", "(", ")", ")", ")", ";", "bool", "UsePrefetching", "=", "TM", "->", "getTargetTriple", "(", ")", ".", "getVendor", "(", ")", "==", "Triple", "::", "BGQ", "&&", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ";", "if", "(", "EnablePrefetch", ".", "getNumOccurrences", "(", ")", ">", "0", ")", "UsePrefetching", "=", "EnablePrefetch", ";", "if", "(", "UsePrefetching", ")", "addPass", "(", "createLoopDataPrefetchPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", ">=", "CodeGenOpt", "::", "Default", "&&", "EnableGEPOpt", ")", "{", "addPass", "(", "createSeparateConstOffsetFromGEPPass", "(", "TM", ",", "true", ")", ")", ";", "addPass", "(", "createEarlyCSEPass", "(", ")", ")", ";", "addPass", "(", "createLICMPass", "(", ")", ")", ";", "}", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "}", "</s>" ]	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "0" ]	PPCTargetMachine28	addIRPasses	PowerPC	CPU	LLVM	19,539	134	1	[]
[ "<s>", "static", "bool", "mips_expand_vselect", "(", "rtx", "target", ",", "rtx", "op0", ",", "const", "unsigned", "char", "", "perm", ",", "unsigned", "nelt", ")", "{", "rtx", "rperm", "[", "MAX_VECT_LEN", "]", ",", "x", ";", "rtx_insn", "", "insn", ";", "unsigned", "i", ";", "for", "(", "i", "=", "0", ";", "i", "<", "nelt", ";", "++", "i", ")", "rperm", "[", "i", "]", "=", "GEN_INT", "(", "perm", "[", "i", "]", ")", ";", "x", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec_v", "(", "nelt", ",", "rperm", ")", ")", ";", "x", "=", "gen_rtx_VEC_SELECT", "(", "GET_MODE", "(", "target", ")", ",", "op0", ",", "x", ")", ";", "x", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "target", ",", "x", ")", ";", "insn", "=", "emit_insn", "(", "x", ")", ";", "if", "(", "recog_memoized", "(", "insn", ")", "<", "0", ")", "{", "remove_insn", "(", "insn", ")", ";", "return", "false", ";", "}", "return", "true", ";", "}", "</s>" ]	[ "Construct", "(", "set", "target", "(", "vec_select", "op0", "(", "parallel", "perm", ")", ")", ")", "and", "return", "true", "if", "that", "'s", "a", "valid", "instruction", "in", "the", "active", "ISA", "." ]	[ "mips", "0", "0" ]	mips4	mips_expand_vselect	mips	CPU	GCC	19,540	130	1	[]
[ "<s>", "extern", "machine_mode", "vax_select_cc_mode", "(", "enum", "rtx_code", "op", ",", "rtx", "x", "ATTRIBUTE_UNUSED", ",", "rtx", "y", "ATTRIBUTE_UNUSED", ")", "{", "switch", "(", "op", ")", "{", "default", ":", "gcc_unreachable", "(", ")", ";", "case", "NE", ":", "case", "EQ", ":", "return", "CCZmode", ";", "case", "GE", ":", "case", "LT", ":", "return", "CCNmode", ";", "case", "GT", ":", "case", "LE", ":", "return", "CCNZmode", ";", "case", "GEU", ":", "case", "GTU", ":", "case", "LEU", ":", "case", "LTU", ":", "return", "CCmode", ";", "}", "}", "</s>" ]	[ "Given", "a", "comparison", "code", "(", "NE", ",", "EQ", ",", "etc", ".", ")", "and", "the", "operands", "of", "a", "COMPARE", ",", "return", "the", "mode", "to", "be", "used", "for", "the", "comparison", ".", "As", "we", "have", "the", "same", "interpretation", "of", "condition", "codes", "across", "all", "the", "instructions", "we", "just", "return", "the", "narrowest", "mode", "suitable", "for", "the", "comparison", "code", "requested", "." ]	[ "vax" ]	vax	vax_select_cc_mode	vax	CPU	GCC	19,541	72	1	[]
[ "<s>", "bool", "MCS51InstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "Cond", ".", "size", "(", ")", "==", "1", "&&", "\"Invalid MCS51 branch condition!\"", ")", ";", "MCS51CC", "::", "CondCodes", "CC", "=", "static_cast", "<", "MCS51CC", "::", "CondCodes", ">", "(", "Cond", "[", "0", "]", ".", "getImm", "(", ")", ")", ";", "Cond", "[", "0", "]", ".", "setImm", "(", "getOppositeCondition", "(", "CC", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]	[ "MCS51", "MCS51", "1", "\"Invalid MCS51 branch condition!\"", "MCS51CC::CondCodes", "MCS51CC::CondCodes", "0", "0" ]	MCS51InstrInfo	reverseBranchCondition	MCS51	MPU	LLVM	19,542	66	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "isLegalAddressingMode", "(", "const", "AddrMode", "&", "AM", ",", "const", "Type", "*", "Ty", ")", "const", "{", "if", "(", "!", "isLegalAddressImmediate", "(", "AM", ".", "BaseOffs", ",", "getValueType", "(", "Ty", ",", "true", ")", ",", "Subtarget", ")", ")", "return", "false", ";", "if", "(", "AM", ".", "BaseGV", ")", "return", "false", ";", "switch", "(", "AM", ".", "Scale", ")", "{", "case", "0", ":", "break", ";", "case", "1", ":", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "return", "false", ";", "default", ":", "if", "(", "AM", ".", "BaseOffs", ")", "return", "false", ";", "int", "Scale", "=", "AM", ".", "Scale", ";", "switch", "(", "getValueType", "(", "Ty", ")", ".", "getSimpleVT", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "MVT", "::", "i1", ":", "case", "MVT", "::", "i8", ":", "case", "MVT", "::", "i32", ":", "case", "MVT", "::", "i64", ":", "if", "(", "Scale", "<", "0", ")", "Scale", "=", "-", "Scale", ";", "if", "(", "Scale", "==", "1", ")", "return", "true", ";", "return", "isPowerOf2_32", "(", "Scale", "&", "~", "1", ")", ";", "case", "MVT", "::", "i16", ":", "if", "(", "(", "(", "unsigned", ")", "AM", ".", "HasBaseReg", "+", "Scale", ")", "<=", "2", ")", "return", "true", ";", "return", "false", ";", "case", "MVT", "::", "isVoid", ":", "if", "(", "AM", ".", "Scale", "&", "1", ")", "return", "false", ";", "return", "isPowerOf2_32", "(", "AM", ".", "Scale", ")", ";", "}", "break", ";", "}", "return", "true", ";", "}", "</s>" ]	[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]	[ "ARM", "ARM", "0", "1", "MVT::i1", "MVT::i8", "MVT::i32", "MVT::i64", "0", "1", "1", "MVT::i16", "2", "MVT::isVoid", "1" ]	ARMISelLowering124	isLegalAddressingMode	ARM	CPU	LLVM	19,543	216	1	[]
[ "<s>", "static", "const", "struct", "riscv_tune_info", "", "riscv_parse_tune", "(", "const", "char", "", "tune_string", ")", "{", "const", "riscv_cpu_info", "*", "cpu", "=", "riscv_find_cpu", "(", "tune_string", ")", ";", "if", "(", "cpu", ")", "tune_string", "=", "cpu", "->", "tune", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "ARRAY_SIZE", "(", "riscv_tune_info_table", ")", ";", "i", "++", ")", "if", "(", "strcmp", "(", "riscv_tune_info_table", "[", "i", "]", ".", "name", ",", "tune_string", ")", "==", "0", ")", "return", "riscv_tune_info_table", "+", "i", ";", "error", "(", "\"unknown cpu %qs for %<-mtune%>\"", ",", "tune_string", ")", ";", "return", "riscv_tune_info_table", ";", "}", "</s>" ]	[ "Return", "the", "riscv_tune_info", "entry", "for", "the", "given", "name", "string", "." ]	[ "riscv", "0", "0", "\"unknown cpu %qs for %<-mtune%>\"" ]	riscv	riscv_parse_tune	riscv	CPU	GCC	19,544	82	1	[]
[ "<s>", "bool", "X86InstrInfo", "::", "classifyLEAReg", "(", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "&", "Src", ",", "unsigned", "Opc", ",", "bool", "AllowSP", ",", "Register", "&", "NewSrc", ",", "bool", "&", "isKill", ",", "MachineOperand", "&", "ImplicitOp", ",", "LiveVariables", "", "LV", ")", "const", "{", "MachineFunction", "&", "MF", "=", "", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetRegisterClass", "", "RC", ";", "if", "(", "AllowSP", ")", "{", "RC", "=", "Opc", "!=", "X86", "::", "LEA32r", "?", "&", "X86", "::", "GR64RegClass", ":", "&", "X86", "::", "GR32RegClass", ";", "}", "else", "{", "RC", "=", "Opc", "!=", "X86", "::", "LEA32r", "?", "&", "X86", "::", "GR64_NOSPRegClass", ":", "&", "X86", "::", "GR32_NOSPRegClass", ";", "}", "Register", "SrcReg", "=", "Src", ".", "getReg", "(", ")", ";", "if", "(", "Opc", "!=", "X86", "::", "LEA64_32r", ")", "{", "NewSrc", "=", "SrcReg", ";", "isKill", "=", "Src", ".", "isKill", "(", ")", ";", "assert", "(", "!", "Src", ".", "isUndef", "(", ")", "&&", "\"Undef op doesn't need optimization\"", ")", ";", "if", "(", "Register", "::", "isVirtualRegister", "(", "NewSrc", ")", "&&", "!", "MF", ".", "getRegInfo", "(", ")", ".", "constrainRegClass", "(", "NewSrc", ",", "RC", ")", ")", "return", "false", ";", "return", "true", ";", "}", "if", "(", "Register", "::", "isPhysicalRegister", "(", "SrcReg", ")", ")", "{", "ImplicitOp", "=", "Src", ";", "ImplicitOp", ".", "setImplicit", "(", ")", ";", "NewSrc", "=", "getX86SubSuperRegister", "(", "Src", ".", "getReg", "(", ")", ",", "64", ")", ";", "isKill", "=", "Src", ".", "isKill", "(", ")", ";", "assert", "(", "!", "Src", ".", "isUndef", "(", ")", "&&", "\"Undef op doesn't need optimization\"", ")", ";", "}", "else", "{", "NewSrc", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "RC", ")", ";", "MachineInstr", "", "Copy", "=", "BuildMI", "(", "", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "TargetOpcode", "::", "COPY", ")", ")", ".", "addReg", "(", "NewSrc", ",", "RegState", "::", "Define", "\|", "RegState", "::", "Undef", ",", "X86", "::", "sub_32bit", ")", ".", "add", "(", "Src", ")", ";", "isKill", "=", "true", ";", "if", "(", "LV", ")", "LV", "->", "replaceKillInstruction", "(", "SrcReg", ",", "MI", ",", "", "Copy", ")", ";", "}", "return", "true", ";", "}", "</s>" ]	[ "Given", "an", "operand", "within", "a", "MachineInstr", ",", "insert", "preceding", "code", "to", "put", "it", "into", "the", "right", "format", "for", "a", "particular", "kind", "of", "LEA", "instruction", "." ]	[ "X86", "X86", "X86::LEA32r", "X86::GR64RegClass", "X86::GR32RegClass", "X86::LEA32r", "X86::GR64_NOSPRegClass", "X86::GR32_NOSPRegClass", "X86::LEA64_32r", "\"Undef op doesn't need optimization\"", "X86", "64", "\"Undef op doesn't need optimization\"", "X86::sub_32bit" ]	X86InstrInfo106	classifyLEAReg	X86	CPU	LLVM	19,545	320	1	[]
[ "<s>", "InstructionCost", "RISCVTTIImpl", "::", "getIntImmCostInst", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "Instruction", "", "Inst", ")", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", "&&", "\"getIntImmCost can only estimate cost of materialising integers\"", ")", ";", "if", "(", "Imm", "==", "0", ")", "return", "TTI", "::", "TCC_Free", ";", "bool", "Takes12BitImm", "=", "false", ";", "unsigned", "ImmArgIdx", "=", "~", "0U", ";", "switch", "(", "Opcode", ")", "{", "case", "Instruction", "::", "GetElementPtr", ":", "return", "TTI", "::", "TCC_Free", ";", "case", "Instruction", "::", "Add", ":", "case", "Instruction", "::", "And", ":", "case", "Instruction", "::", "Or", ":", "case", "Instruction", "::", "Xor", ":", "case", "Instruction", "::", "Mul", ":", "Takes12BitImm", "=", "true", ";", "break", ";", "case", "Instruction", "::", "Sub", ":", "case", "Instruction", "::", "Shl", ":", "case", "Instruction", "::", "LShr", ":", "case", "Instruction", "::", "AShr", ":", "Takes12BitImm", "=", "true", ";", "ImmArgIdx", "=", "1", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "Takes12BitImm", ")", "{", "if", "(", "Instruction", "::", "isCommutative", "(", "Opcode", ")", "\|\|", "Idx", "==", "ImmArgIdx", ")", "{", "if", "(", "Imm", ".", "getMinSignedBits", "(", ")", "<=", "64", "&&", "getTLI", "(", ")", "->", "isLegalAddImmediate", "(", "Imm", ".", "getSExtValue", "(", ")", ")", ")", "{", "return", "TTI", "::", "TCC_Free", ";", "}", "}", "return", "getIntImmCost", "(", "Imm", ",", "Ty", ",", "CostKind", ")", ";", "}", "return", "TTI", "::", "TCC_Free", ";", "}", "</s>" ]	[ "Return", "the", "expected", "cost", "of", "materialization", "for", "the", "given", "integer", "immediate", "of", "the", "specified", "type", "for", "a", "given", "instruction", "." ]	[ "RISCV", "RISCV", "\"getIntImmCost can only estimate cost of materialising integers\"", "0", "0U", "1", "64" ]	RISCVTargetTransformInfo	getIntImmCostInst	RISCV	CPU	LLVM	19,546	211	1	[]
[ "<s>", "int", "X86TTIImpl", "::", "getGatherScatterOpCost", "(", "unsigned", "Opcode", ",", "Type", "", "SrcVTy", ",", "Value", "", "Ptr", ",", "bool", "VariableMask", ",", "unsigned", "Alignment", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "const", "Instruction", "", "I", "=", "nullptr", ")", "{", "if", "(", "CostKind", "!=", "TTI", "::", "TCK_RecipThroughput", ")", "return", "1", ";", "assert", "(", "SrcVTy", "->", "isVectorTy", "(", ")", "&&", "\"Unexpected data type for Gather/Scatter\"", ")", ";", "unsigned", "VF", "=", "cast", "<", "VectorType", ">", "(", "SrcVTy", ")", "->", "getNumElements", "(", ")", ";", "PointerType", "", "PtrTy", "=", "dyn_cast", "<", "PointerType", ">", "(", "Ptr", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "PtrTy", "&&", "Ptr", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", ")", "PtrTy", "=", "dyn_cast", "<", "PointerType", ">", "(", "cast", "<", "VectorType", ">", "(", "Ptr", "->", "getType", "(", ")", ")", "->", "getElementType", "(", ")", ")", ";", "assert", "(", "PtrTy", "&&", "\"Unexpected type for Ptr argument\"", ")", ";", "unsigned", "AddressSpace", "=", "PtrTy", "->", "getAddressSpace", "(", ")", ";", "bool", "Scalarize", "=", "false", ";", "if", "(", "(", "Opcode", "==", "Instruction", "::", "Load", "&&", "!", "isLegalMaskedGather", "(", "SrcVTy", ",", "MaybeAlign", "(", "Alignment", ")", ")", ")", "\|\|", "(", "Opcode", "==", "Instruction", "::", "Store", "&&", "!", "isLegalMaskedScatter", "(", "SrcVTy", ",", "MaybeAlign", "(", "Alignment", ")", ")", ")", ")", "Scalarize", "=", "true", ";", "if", "(", "ST", "->", "hasAVX512", "(", ")", "&&", "(", "VF", "==", "2", "\|\|", "(", "VF", "==", "4", "&&", "!", "ST", "->", "hasVLX", "(", ")", ")", ")", ")", "Scalarize", "=", "true", ";", "if", "(", "Scalarize", ")", "return", "getGSScalarCost", "(", "Opcode", ",", "SrcVTy", ",", "VariableMask", ",", "Alignment", ",", "AddressSpace", ")", ";", "return", "getGSVectorCost", "(", "Opcode", ",", "SrcVTy", ",", "Ptr", ",", "Alignment", ",", "AddressSpace", ")", ";", "}", "</s>" ]	[ "Calculate", "the", "cost", "of", "Gather", "/", "Scatter", "operation", "." ]	[ "X86", "X86", "1", "\"Unexpected data type for Gather/Scatter\"", "\"Unexpected type for Ptr argument\"", "2", "4" ]	X86TargetTransformInfo38	getGatherScatterOpCost	X86	CPU	LLVM	19,547	256	1	[]
[ "<s>", "bool", "PPCFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", "", "TRI", ")", "const", "{", "if", "(", "!", "Subtarget", ".", "isSVR4ABI", "(", ")", ")", "return", "false", ";", "MachineFunction", "", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "const", "PPCInstrInfo", "&", "TII", "=", "", "static_cast", "<", "const", "PPCInstrInfo", "", ">", "(", "MF", "->", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "bool", "CR2Spilled", "=", "false", ";", "bool", "CR3Spilled", "=", "false", ";", "bool", "CR4Spilled", "=", "false", ";", "unsigned", "CSIIndex", "=", "0", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MI", ",", "BeforeI", "=", "I", ";", "bool", "AtStart", "=", "I", "==", "MBB", ".", "begin", "(", ")", ";", "if", "(", "!", "AtStart", ")", "--", "BeforeI", ";", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "PPC", "::", "CR2", ")", "{", "CR2Spilled", "=", "true", ";", "CSIIndex", "=", "i", ";", "continue", ";", "}", "else", "if", "(", "Reg", "==", "PPC", "::", "CR3", ")", "{", "CR3Spilled", "=", "true", ";", "continue", ";", "}", "else", "if", "(", "Reg", "==", "PPC", "::", "CR4", ")", "{", "CR4Spilled", "=", "true", ";", "continue", ";", "}", "else", "{", "if", "(", "(", "CR2Spilled", "\|\|", "CR3Spilled", "\|\|", "CR4Spilled", ")", "&&", "!", "(", "PPC", "::", "CR2", "<=", "Reg", "&&", "Reg", "<=", "PPC", "::", "CR4", ")", ")", "{", "bool", "is31", "=", "needsFP", "(", "", "MF", ")", ";", "restoreCRs", "(", "Subtarget", ".", "isPPC64", "(", ")", ",", "is31", ",", "CR2Spilled", ",", "CR3Spilled", ",", "CR4Spilled", ",", "MBB", ",", "I", ",", "CSI", ",", "CSIIndex", ")", ";", "CR2Spilled", "=", "CR3Spilled", "=", "CR4Spilled", "=", "false", ";", "}", "const", "TargetRegisterClass", "", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "TII", ".", "loadRegFromStackSlot", "(", "MBB", ",", "I", ",", "Reg", ",", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";", "assert", "(", "I", "!=", "MBB", ".", "begin", "(", ")", "&&", "\"loadRegFromStackSlot didn't insert any code!\"", ")", ";", "}", "if", "(", "AtStart", ")", "I", "=", "MBB", ".", "begin", "(", ")", ";", "else", "{", "I", "=", "BeforeI", ";", "++", "I", ";", "}", "}", "if", "(", "CR2Spilled", "\|\|", "CR3Spilled", "\|\|", "CR4Spilled", ")", "{", "bool", "is31", "=", "needsFP", "(", "*", "MF", ")", ";", "restoreCRs", "(", "Subtarget", ".", "isPPC64", "(", ")", ",", "is31", ",", "CR2Spilled", ",", "CR3Spilled", ",", "CR4Spilled", ",", "MBB", ",", "I", ",", "CSI", ",", "CSIIndex", ")", ";", "}", "return", "true", ";", "}", "</s>" ]	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series", "of", "load", "instructions", "via", "loadRegToStackSlot", "(", ")", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "0", "0", "PPC::CR2", "PPC::CR3", "PPC::CR4", "PPC::CR2", "PPC::CR4", "PPC", "\"loadRegFromStackSlot didn't insert any code!\"", "PPC" ]	PPCFrameLowering1	restoreCalleeSavedRegisters	PowerPC	CPU	LLVM	19,548	408	1	[]
[ "<s>", "void", "ARMCallLowering", "::", "splitToValueTypes", "(", "const", "ArgInfo", "&", "OrigArg", ",", "SmallVectorImpl", "<", "ArgInfo", ">", "&", "SplitArgs", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "ARMTargetLowering", "&", "TLI", "=", "", "getTLI", "<", "ARMTargetLowering", ">", "(", ")", ";", "LLVMContext", "&", "Ctx", "=", "OrigArg", ".", "Ty", "->", "getContext", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "SmallVector", "<", "EVT", ",", "4", ">", "SplitVTs", ";", "ComputeValueVTs", "(", "TLI", ",", "DL", ",", "OrigArg", ".", "Ty", ",", "SplitVTs", ",", "nullptr", ",", "nullptr", ",", "0", ")", ";", "assert", "(", "OrigArg", ".", "Regs", ".", "size", "(", ")", "==", "SplitVTs", ".", "size", "(", ")", "&&", "\"Regs / types mismatch\"", ")", ";", "if", "(", "SplitVTs", ".", "size", "(", ")", "==", "1", ")", "{", "auto", "Flags", "=", "OrigArg", ".", "Flags", "[", "0", "]", ";", "Flags", ".", "setOrigAlign", "(", "Align", "(", "DL", ".", "getABITypeAlignment", "(", "OrigArg", ".", "Ty", ")", ")", ")", ";", "SplitArgs", ".", "emplace_back", "(", "OrigArg", ".", "Regs", "[", "0", "]", ",", "SplitVTs", "[", "0", "]", ".", "getTypeForEVT", "(", "Ctx", ")", ",", "Flags", ",", "OrigArg", ".", "IsFixed", ")", ";", "return", ";", "}", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "SplitVTs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "EVT", "SplitVT", "=", "SplitVTs", "[", "i", "]", ";", "Type", "", "SplitTy", "=", "SplitVT", ".", "getTypeForEVT", "(", "Ctx", ")", ";", "auto", "Flags", "=", "OrigArg", ".", "Flags", "[", "0", "]", ";", "Flags", ".", "setOrigAlign", "(", "Align", "(", "DL", ".", "getABITypeAlignment", "(", "SplitTy", ")", ")", ")", ";", "bool", "NeedsConsecutiveRegisters", "=", "TLI", ".", "functionArgumentNeedsConsecutiveRegisters", "(", "SplitTy", ",", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "if", "(", "NeedsConsecutiveRegisters", ")", "{", "Flags", ".", "setInConsecutiveRegs", "(", ")", ";", "if", "(", "i", "==", "e", "-", "1", ")", "Flags", ".", "setInConsecutiveRegsLast", "(", ")", ";", "}", "Register", "PartReg", "=", "OrigArg", ".", "Regs", "[", "i", "]", ";", "SplitArgs", ".", "emplace_back", "(", "PartReg", ",", "SplitTy", ",", "Flags", ",", "OrigArg", ".", "IsFixed", ")", ";", "}", "}", "</s>" ]	[ "Break", "OrigArgInfo", "into", "one", "or", "more", "pieces", "the", "calling", "convention", "can", "process", ",", "returned", "in", "SplitArgs", "." ]	[ "ARM", "ARM", "ARM", "ARM", "4", "0", "\"Regs / types mismatch\"", "1", "0", "0", "0", "0", "0", "1" ]	ARMCallLowering	splitToValueTypes	ARM	CPU	LLVM	19,549	327	1	[]
[ "<s>", "LoadInst", "", "X86TargetLowering", "::", "lowerIdempotentRMWIntoFencedLoad", "(", "AtomicRMWInst", "", "AI", ")", "const", "{", "unsigned", "NativeWidth", "=", "Subtarget", ".", "is64Bit", "(", ")", "?", "64", ":", "32", ";", "Type", "", "MemType", "=", "AI", "->", "getType", "(", ")", ";", "if", "(", "MemType", "->", "getPrimitiveSizeInBits", "(", ")", ">", "NativeWidth", ")", "return", "nullptr", ";", "auto", "Builder", "=", "IRBuilder", "<", ">", "(", "AI", ")", ";", "Module", "", "M", "=", "Builder", ".", "GetInsertBlock", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "auto", "SynchScope", "=", "AI", "->", "getSynchScope", "(", ")", ";", "auto", "Order", "=", "AtomicCmpXchgInst", "::", "getStrongestFailureOrdering", "(", "AI", "->", "getOrdering", "(", ")", ")", ";", "auto", "Ptr", "=", "AI", "->", "getPointerOperand", "(", ")", ";", "if", "(", "SynchScope", "==", "SingleThread", ")", "return", "nullptr", ";", "if", "(", "!", "hasMFENCE", "(", "Subtarget", ")", ")", "return", "nullptr", ";", "Function", "", "MFence", "=", "llvm", "::", "Intrinsic", "::", "getDeclaration", "(", "M", ",", "Intrinsic", "::", "x86_sse2_mfence", ")", ";", "Builder", ".", "CreateCall", "(", "MFence", ",", "{", "}", ")", ";", "LoadInst", "", "Loaded", "=", "Builder", ".", "CreateAlignedLoad", "(", "Ptr", ",", "AI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ")", ";", "Loaded", "->", "setAtomic", "(", "Order", ",", "SynchScope", ")", ";", "AI", "->", "replaceAllUsesWith", "(", "Loaded", ")", ";", "AI", "->", "eraseFromParent", "(", ")", ";", "return", "Loaded", ";", "}", "</s>" ]	[ "On", "some", "platforms", ",", "an", "AtomicRMW", "that", "never", "actually", "modifies", "the", "value", "(", "such", "as", "fetch_add", "of", "0", ")", "can", "be", "turned", "into", "a", "fence", "followed", "by", "an", "atomic", "load", "." ]	[ "X86", "X86", "64", "32", "Intrinsic::getDeclaration", "Intrinsic::x86_sse2_mfence" ]	X86ISelLowering149	lowerIdempotentRMWIntoFencedLoad	X86	CPU	LLVM	19,550	202	1	[]
[ "<s>", "static", "void", "init_vselect_insn", "(", "void", ")", "{", "unsigned", "i", ";", "rtx", "x", ";", "x", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "rtvec_alloc", "(", "MAX_VECT_LEN", ")", ")", ";", "for", "(", "i", "=", "0", ";", "i", "<", "MAX_VECT_LEN", ";", "++", "i", ")", "XVECEXP", "(", "x", ",", "0", ",", "i", ")", "=", "const0_rtx", ";", "x", "=", "gen_rtx_VEC_SELECT", "(", "V2DFmode", ",", "gen_rtx_VEC_CONCAT", "(", "V4DFmode", ",", "const0_rtx", ",", "const0_rtx", ")", ",", "x", ")", ";", "x", "=", "gen_rtx_SET", "(", "const0_rtx", ",", "x", ")", ";", "start_sequence", "(", ")", ";", "vselect_insn", "=", "emit_insn", "(", "x", ")", ";", "end_sequence", "(", ")", ";", "}", "</s>" ]	[ "Initialize", "vselect_insn", "." ]	[ "i386", "0", "0" ]	i386-expand	init_vselect_insn	i386	CPU	GCC	19,551	92	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "RISCV_EXPAND_PSEUDO_NAME", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "RISCV", "RISCV" ]	RISCVExpandPseudoInsts	getPassName	RISCV	CPU	LLVM	19,552	11	1	[]
[ "<s>", "static", "bool", "mips_hard_regno_call_part_clobbered", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_FLOATXX", "&&", "hard_regno_nregs", "(", "regno", ",", "mode", ")", "==", "1", "&&", "FP_REG_P", "(", "regno", ")", "&&", "(", "regno", "&", "1", ")", "!=", "0", ")", "return", "true", ";", "if", "(", "ISA_HAS_MSA", "&&", "FP_REG_P", "(", "regno", ")", "&&", "GET_MODE_SIZE", "(", "mode", ")", ">", "8", ")", "return", "true", ";", "return", "false", ";", "}", "</s>" ]	[ "Implement", "TARGET_HARD_REGNO_CALL_PART_CLOBBERED", ".", "Odd-numbered", "single-precision", "registers", "are", "not", "considered", "callee-saved", "for", "o32", "FPXX", "as", "they", "will", "be", "clobbered", "when", "run", "on", "an", "FR=1", "FPU", ".", "MSA", "vector", "registers", "with", "MODE", ">", "64", "bits", "are", "part", "clobbered", "too", "." ]	[ "mips", "1", "1", "0", "8" ]	mips7	mips_hard_regno_call_part_clobbered	mips	CPU	GCC	19,553	64	1	[]
[ "<s>", "bool", "PPCTargetLowering", "::", "IsEligibleForTailCallOptimization", "(", "SDValue", "Callee", ",", "CallingConv", "::", "ID", "CalleeCC", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "!", "getTargetMachine", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", ")", "return", "false", ";", "if", "(", "isVarArg", ")", "return", "false", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "CallingConv", "::", "ID", "CallerCC", "=", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ";", "if", "(", "CalleeCC", "==", "CallingConv", "::", "Fast", "&&", "CallerCC", "==", "CalleeCC", ")", "{", "for", "(", "unsigned", "i", "=", "0", ";", "i", "!=", "Ins", ".", "size", "(", ")", ";", "i", "++", ")", "{", "ISD", "::", "ArgFlagsTy", "Flags", "=", "Ins", "[", "i", "]", ".", "Flags", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "return", "false", ";", "}", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "PIC_", ")", "return", "true", ";", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "return", "G", "->", "getGlobal", "(", ")", "->", "hasHiddenVisibility", "(", ")", "\|\|", "G", "->", "getGlobal", "(", ")", "->", "hasProtectedVisibility", "(", ")", ";", "}", "return", "false", ";", "}", "</s>" ]	[ "IsEligibleForTailCallOptimization", "-", "Check", "whether", "the", "call", "is", "eligible", "for", "tail", "call", "optimization", "." ]	[ "PowerPC", "PPC", "ISD::InputArg", "0", "ISD::ArgFlagsTy" ]	PPCISelLowering (2)7	IsEligibleForTailCallOptimization	PowerPC	CPU	LLVM	19,554	191	1	[]
[ "<s>", "void", "visium_expand_fp_cstore", "(", "rtx", "*", "operands", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "1", "]", ")", ";", "rtx", "op0", "=", "operands", "[", "0", "]", ",", "op1", "=", "operands", "[", "2", "]", ",", "op2", "=", "operands", "[", "3", "]", ",", "slt", ";", "bool", "reverse", "=", "false", ";", "switch", "(", "code", ")", "{", "case", "UNLE", ":", "case", "UNGE", ":", "code", "=", "reverse_condition_maybe_unordered", "(", "code", ")", ";", "reverse", "=", "true", ";", "case", "LT", ":", "case", "GT", ":", "if", "(", "code", "==", "GT", ")", "{", "rtx", "tmp", "=", "op1", ";", "op1", "=", "op2", ";", "op2", "=", "tmp", ";", "}", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "slt", "=", "gen_rtx_LT", "(", "SImode", ",", "op1", ",", "op2", ")", ";", "if", "(", "reverse", ")", "{", "rtx", "tmp", "=", "copy_to_mode_reg", "(", "SImode", ",", "gen_rtx_NEG", "(", "SImode", ",", "slt", ")", ")", ";", "emit_insn", "(", "gen_add3_insn", "(", "op0", ",", "tmp", ",", "const1_rtx", ")", ")", ";", "}", "else", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "op0", ",", "slt", ")", ")", ";", "}", "</s>" ]	[ "Expand", "a", "cstore", "of", "OPERANDS", "in", "MODE", "for", "LT/GT/UNGE/UNLE", ".", "We", "generate", "the", "result", "in", "the", "C", "flag", "and", "use", "the", "ADC/SUBC", "instructions", "to", "write", "it", "into", "the", "destination", "register", "." ]	[ "visium", "1", "0", "2", "3" ]	visium2	visium_expand_fp_cstore	visium	Virtual ISA	GCC	19,555	170	1	[]
[ "<s>", "static", "int", "bb_earliest_end_cycle", "(", "basic_block", "bb", ",", "rtx", "ignore", ")", "{", "int", "earliest", "=", "0", ";", "rtx_insn", "*", "insn", ";", "FOR_BB_INSNS", "(", "bb", ",", "insn", ")", "{", "int", "cycles", ",", "this_clock", ";", "if", "(", "LABEL_P", "(", "insn", ")", "\|\|", "NOTE_P", "(", "insn", ")", "\|\|", "DEBUG_INSN_P", "(", "insn", ")", "\|\|", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "USE", "\|\|", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "CLOBBER", "\|\|", "insn", "==", "ignore", ")", "continue", ";", "this_clock", "=", "insn_get_clock", "(", "insn", ")", ";", "cycles", "=", "get_attr_cycles", "(", "insn", ")", ";", "if", "(", "earliest", "<", "this_clock", "+", "cycles", ")", "earliest", "=", "this_clock", "+", "cycles", ";", "}", "return", "earliest", ";", "}", "</s>" ]	[ "Return", "the", "number", "of", "cycles", "taken", "by", "BB", ",", "as", "computed", "by", "scheduling", ",", "including", "the", "latencies", "of", "all", "insns", "with", "delay", "slots", ".", "IGNORE", "is", "an", "insn", "we", "should", "ignore", "in", "the", "calculation", ",", "usually", "the", "final", "branch", "." ]	[ "c6x", "0" ]	c6x	bb_earliest_end_cycle	c6x	VLIW	GCC	19,556	108	1	[]
[ "<s>", "TargetLowering", "::", "ConstraintType", "SystemZTargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0", "]", ")", "{", "case", "'a'", ":", "case", "'d'", ":", "case", "'f'", ":", "case", "'h'", ":", "case", "'r'", ":", "case", "'v'", ":", "return", "C_RegisterClass", ";", "case", "'Q'", ":", "case", "'R'", ":", "case", "'S'", ":", "case", "'T'", ":", "case", "'m'", ":", "return", "C_Memory", ";", "case", "'I'", ":", "case", "'J'", ":", "case", "'K'", ":", "case", "'L'", ":", "case", "'M'", ":", "return", "C_Immediate", ";", "default", ":", "break", ";", "}", "}", "else", "if", "(", "Constraint", ".", "size", "(", ")", "==", "2", "&&", "Constraint", "[", "0", "]", "==", "'Z'", ")", "{", "switch", "(", "Constraint", "[", "1", "]", ")", "{", "case", "'Q'", ":", "case", "'R'", ":", "case", "'S'", ":", "case", "'T'", ":", "return", "C_Address", ";", "default", ":", "break", ";", "}", "}", "return", "TargetLowering", "::", "getConstraintType", "(", "Constraint", ")", ";", "}", "</s>" ]	[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]	[ "SystemZ", "SystemZ", "1", "0", "2", "0", "1" ]	SystemZISelLowering57	getConstraintType	SystemZ	CPU	LLVM	19,557	151	1	[]
[ "<s>", "bool", "WebAssemblyFixIrreducibleControlFlow", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"******** Fixing Irreducible Control Flow ******\\n\"", "\"******** Function: \"", "<<", "MF", ".", "getName", "(", ")", "<<", "'\\n'", ")", ";", "BlockSet", "AllBlocks", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "AllBlocks", ".", "insert", "(", "&", "MBB", ")", ";", "}", "if", "(", "LLVM_UNLIKELY", "(", "processRegion", "(", "&", "*", "MF", ".", "begin", "(", ")", ",", "AllBlocks", ",", "MF", ")", ")", ")", "{", "MF", ".", "getRegInfo", "(", ")", ".", "invalidateLiveness", "(", ")", ";", "MF", ".", "RenumberBlocks", "(", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "</s>" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "WebAssembly", "WebAssembly", "\"******** Fixing Irreducible Control Flow ******\\n\"", "\"******** Function: \"" ]	WebAssemblyFixIrreducibleControlFlow1	runOnMachineFunction	WebAssembly	Virtual ISA	LLVM	19,558	94	1	[]
[ "<s>", "int", "PPCInstrInfo", "::", "getOperandLatency", "(", "const", "InstrItineraryData", "", "ItinData", ",", "const", "MachineInstr", "", "DefMI", ",", "unsigned", "DefIdx", ",", "const", "MachineInstr", "", "UseMI", ",", "unsigned", "UseIdx", ")", "const", "{", "int", "Latency", "=", "PPCGenInstrInfo", "::", "getOperandLatency", "(", "ItinData", ",", "DefMI", ",", "DefIdx", ",", "UseMI", ",", "UseIdx", ")", ";", "if", "(", "!", "DefMI", "->", "getParent", "(", ")", ")", "return", "Latency", ";", "const", "MachineOperand", "&", "DefMO", "=", "DefMI", "->", "getOperand", "(", "DefIdx", ")", ";", "unsigned", "Reg", "=", "DefMO", ".", "getReg", "(", ")", ";", "bool", "IsRegCR", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{", "const", "MachineRegisterInfo", "", "MRI", "=", "&", "DefMI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "IsRegCR", "=", "MRI", "->", "getRegClass", "(", "Reg", ")", "->", "hasSuperClassEq", "(", "&", "PPC", "::", "CRRCRegClass", ")", "\|\|", "MRI", "->", "getRegClass", "(", "Reg", ")", "->", "hasSuperClassEq", "(", "&", "PPC", "::", "CRBITRCRegClass", ")", ";", "}", "else", "{", "IsRegCR", "=", "PPC", "::", "CRRCRegClass", ".", "contains", "(", "Reg", ")", "\|\|", "PPC", "::", "CRBITRCRegClass", ".", "contains", "(", "Reg", ")", ";", "}", "if", "(", "UseMI", "->", "isBranch", "(", ")", "&&", "IsRegCR", ")", "{", "if", "(", "Latency", "<", "0", ")", "Latency", "=", "getInstrLatency", "(", "ItinData", ",", "DefMI", ")", ";", "unsigned", "Directive", "=", "Subtarget", ".", "getDarwinDirective", "(", ")", ";", "switch", "(", "Directive", ")", "{", "default", ":", "break", ";", "case", "PPC", "::", "DIR_7400", ":", "case", "PPC", "::", "DIR_750", ":", "case", "PPC", "::", "DIR_970", ":", "case", "PPC", "::", "DIR_E5500", ":", "case", "PPC", "::", "DIR_PWR4", ":", "case", "PPC", "::", "DIR_PWR5", ":", "case", "PPC", "::", "DIR_PWR5X", ":", "case", "PPC", "::", "DIR_PWR6", ":", "case", "PPC", "::", "DIR_PWR6X", ":", "case", "PPC", "::", "DIR_PWR7", ":", "case", "PPC", "::", "DIR_PWR8", ":", "Latency", "+=", "2", ";", "break", ";", "}", "}", "return", "Latency", ";", "}", "</s>" ]	[ "Compute", "and", "return", "the", "use", "operand", "latency", "of", "a", "given", "pair", "of", "def", "and", "use", "." ]	[ "PowerPC", "PPC", "PPC", "PPC::CRRCRegClass", "PPC::CRBITRCRegClass", "PPC::CRRCRegClass", "PPC::CRBITRCRegClass", "0", "PPC::DIR_7400", "PPC::DIR_750", "PPC::DIR_970", "PPC::DIR_E5500", "PPC::DIR_PWR4", "PPC::DIR_PWR5", "PPC::DIR_PWR5X", "PPC::DIR_PWR6", "PPC::DIR_PWR6X", "PPC::DIR_PWR7", "PPC::DIR_PWR8", "2" ]	PPCInstrInfo (3)	getOperandLatency	PowerPC	CPU	LLVM	19,559	279	1	[]
[ "<s>", "static", "void", "rs6000_elf_asm_out_constructor", "(", "rtx", "symbol", ",", "int", "priority", ")", "{", "const", "char", "*", "section", "=", "\".ctors\"", ";", "char", "buf", "[", "16", "]", ";", "if", "(", "priority", "!=", "DEFAULT_INIT_PRIORITY", ")", "{", "sprintf", "(", "buf", ",", "\".ctors.%.5u\"", ",", "MAX_INIT_PRIORITY", "-", "priority", ")", ";", "section", "=", "buf", ";", "}", "named_section_flags", "(", "section", ",", "SECTION_WRITE", ")", ";", "assemble_align", "(", "POINTER_SIZE", ")", ";", "if", "(", "TARGET_RELOCATABLE", ")", "{", "fputs", "(", "\"\\t.long (\"", ",", "asm_out_file", ")", ";", "output_addr_const", "(", "asm_out_file", ",", "symbol", ")", ";", "fputs", "(", "\")@fixup\\n\"", ",", "asm_out_file", ")", ";", "}", "else", "assemble_integer", "(", "symbol", ",", "POINTER_SIZE", "/", "BITS_PER_UNIT", ",", "POINTER_SIZE", ",", "1", ")", ";", "}", "</s>" ]	[ "Record", "an", "element", "in", "the", "table", "of", "global", "constructors", ".", "SYMBOL", "is", "a", "SYMBOL_REF", "of", "the", "function", "to", "be", "called", ";", "PRIORITY", "is", "a", "number", "between", "0", "and", "MAX_INIT_PRIORITY", ".", "This", "differs", "from", "default_named_section_asm_out_constructor", "in", "that", "we", "have", "special", "handling", "for", "-mrelocatable", "." ]	[ "rs6000", "\".ctors\"", "16", "\".ctors.%.5u\"", "\"\\t.long (\"", "\")@fixup\\n\"", "1" ]	rs60003	rs6000_elf_asm_out_constructor	rs6000	CPU	GCC	19,560	101	1	[]
[ "<s>", "unsigned", "TPCTTIImpl", "::", "getNumberOfRegisters", "(", "bool", "Vector", ")", "const", "{", "if", "(", "Vector", ")", "return", "40", ";", "return", "32", ";", "}", "</s>" ]	[ "�", "?", "Vector", "TTI", "begin", "�", "?" ]	[ "TPC", "TPC", "40", "32" ]	TPCTargetTransformInfo	getNumberOfRegisters	TPC	Virtual ISA	LLVM	19,561	21	1	[]
[ "<s>", "static", "bool", "legitimate_scaled_address_p", "(", "machine_mode", "mode", ",", "rtx", "op", ",", "bool", "strict", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "!=", "PLUS", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "op", ",", "0", ")", ")", "!=", "MULT", ")", "return", "false", ";", "if", "(", "!", "RTX_OK_FOR_INDEX_P", "(", "XEXP", "(", "XEXP", "(", "op", ",", "0", ")", ",", "0", ")", ",", "strict", ")", ")", "return", "false", ";", "if", "(", "!", "CONST_INT_P", "(", "XEXP", "(", "XEXP", "(", "op", ",", "0", ")", ",", "1", ")", ")", ")", "return", "false", ";", "switch", "(", "GET_MODE_SIZE", "(", "mode", ")", ")", "{", "case", "2", ":", "if", "(", "INTVAL", "(", "XEXP", "(", "XEXP", "(", "op", ",", "0", ")", ",", "1", ")", ")", "!=", "2", ")", "return", "false", ";", "break", ";", "case", "8", ":", "if", "(", "!", "TARGET_LL64", ")", "return", "false", ";", "case", "4", ":", "if", "(", "INTVAL", "(", "XEXP", "(", "XEXP", "(", "op", ",", "0", ")", ",", "1", ")", ")", "!=", "4", ")", "return", "false", ";", "default", ":", "return", "false", ";", "}", "if", "(", "RTX_OK_FOR_BASE_P", "(", "XEXP", "(", "op", ",", "1", ")", ",", "(", "strict", ")", ")", ")", "return", "true", ";", "if", "(", "flag_pic", ")", "{", "if", "(", "CONST_INT_P", "(", "XEXP", "(", "op", ",", "1", ")", ")", ")", "return", "true", ";", "return", "false", ";", "}", "if", "(", "legitimate_small_data_address_p", "(", "op", ",", "mode", ")", ")", "return", "false", ";", "if", "(", "CONSTANT_P", "(", "XEXP", "(", "op", ",", "1", ")", ")", ")", "return", "true", ";", "return", "false", ";", "}", "</s>" ]	[ "TRUE", "if", "op", "is", "an", "scaled", "address", "." ]	[ "arc", "0", "0", "0", "0", "1", "2", "0", "1", "2", "8", "4", "0", "1", "4", "1", "1", "1" ]	arc	legitimate_scaled_address_p	arc	MPU	GCC	19,562	238	1	[]
[ "<s>", "unsigned", "AArch64InstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "TBB", ",", "MachineBasicBlock", "", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL", ",", "int", "", "BytesAdded", ")", "const", "{", "assert", "(", "TBB", "&&", "\"insertBranch must not be told to insert a fallthrough\"", ")", ";", "if", "(", "!", "FBB", ")", "{", "if", "(", "Cond", ".", "empty", "(", ")", ")", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "AArch64", "::", "B", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "else", "instantiateCondBranch", "(", "MBB", ",", "DL", ",", "TBB", ",", "Cond", ")", ";", "if", "(", "BytesAdded", ")", "", "BytesAdded", "=", "4", ";", "return", "1", ";", "}", "instantiateCondBranch", "(", "MBB", ",", "DL", ",", "TBB", ",", "Cond", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "AArch64", "::", "B", ")", ")", ".", "addMBB", "(", "FBB", ")", ";", "if", "(", "BytesAdded", ")", "*", "BytesAdded", "=", "8", ";", "return", "2", ";", "}", "</s>" ]	[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]	[ "AArch64", "AArch64", "\"insertBranch must not be told to insert a fallthrough\"", "AArch64::B", "4", "1", "AArch64::B", "8", "2" ]	AArch64InstrInfo109	insertBranch	AArch64	CPU	LLVM	19,563	144	1	[]
[ "<s>", "enum", "rtx_code", "ix86_reverse_condition", "(", "enum", "rtx_code", "code", ",", "enum", "machine_mode", "mode", ")", "{", "return", "(", "mode", "!=", "CCFPmode", "&&", "mode", "!=", "CCFPUmode", "?", "reverse_condition", "(", "code", ")", ":", "reverse_condition_maybe_unordered", "(", "code", ")", ")", ";", "}", "</s>" ]	[ "Worker", "function", "for", "REVERSE_CONDITION", "." ]	[ "i386" ]	i3863	ix86_reverse_condition	i386	CPU	GCC	19,564	35	1	[]
[ "<s>", "static", "const", "char", "*", "aarch64_invalid_conversion", "(", "const_tree", "fromtype", ",", "const_tree", "totype", ")", "{", "if", "(", "element_mode", "(", "fromtype", ")", "!=", "element_mode", "(", "totype", ")", ")", "{", "if", "(", "TYPE_MODE", "(", "fromtype", ")", "==", "BFmode", ")", "return", "N_", "(", "\"invalid conversion from type %<bfloat16_t%>\"", ")", ";", "if", "(", "TYPE_MODE", "(", "totype", ")", "==", "BFmode", ")", "return", "N_", "(", "\"invalid conversion to type %<bfloat16_t%>\"", ")", ";", "}", "return", "NULL", ";", "}", "</s>" ]	[ "Return", "the", "diagnostic", "message", "string", "if", "conversion", "from", "FROMTYPE", "to", "TOTYPE", "is", "not", "allowed", ",", "NULL", "otherwise", "." ]	[ "aarch64", "\"invalid conversion from type %<bfloat16_t%>\"", "\"invalid conversion to type %<bfloat16_t%>\"" ]	aarch64	aarch64_invalid_conversion	aarch64	CPU	GCC	19,565	61	1	[]
[ "<s>", "static", "void", "rx_get_stack_layout", "(", "unsigned", "int", "", "lowest", ",", "unsigned", "int", "", "highest", ",", "unsigned", "int", "", "register_mask", ",", "unsigned", "int", "", "frame_size", ",", "unsigned", "int", "", "stack_size", ")", "{", "unsigned", "int", "reg", ";", "unsigned", "int", "low", ";", "unsigned", "int", "high", ";", "unsigned", "int", "fixed_reg", "=", "0", ";", "unsigned", "int", "save_mask", ";", "unsigned", "int", "pushed_mask", ";", "unsigned", "int", "unneeded_pushes", ";", "if", "(", "is_naked_func", "(", "NULL_TREE", ")", ")", "{", "", "lowest", "=", "0", ";", "", "highest", "=", "0", ";", "", "register_mask", "=", "0", ";", "", "frame_size", "=", "0", ";", "", "stack_size", "=", "0", ";", "return", ";", "}", "for", "(", "save_mask", "=", "high", "=", "low", "=", "0", ",", "reg", "=", "1", ";", "reg", "<", "CC_REGNUM", ";", "reg", "++", ")", "{", "if", "(", "(", "df_regs_ever_live_p", "(", "reg", ")", "\|\|", "(", "call_used_regs", "[", "reg", "]", "&&", "is_interrupt_func", "(", "NULL_TREE", ")", "&&", "!", "crtl", "->", "is_leaf", ")", ")", "&&", "(", "!", "call_used_regs", "[", "reg", "]", "\|\|", "is_interrupt_func", "(", "NULL_TREE", ")", "\|\|", "(", "is_fast_interrupt_func", "(", "NULL_TREE", ")", "&&", "!", "IN_RANGE", "(", "reg", ",", "10", ",", "13", ")", ")", ")", ")", "{", "if", "(", "low", "==", "0", ")", "low", "=", "reg", ";", "high", "=", "reg", ";", "save_mask", "\|=", "1", "<<", "reg", ";", "}", "if", "(", "low", "!=", "0", "&&", "fixed_reg", "==", "0", "&&", "fixed_regs", "[", "reg", "]", ")", "fixed_reg", "=", "reg", ";", "}", "if", "(", "MUST_SAVE_ACC_REGISTER", "&&", "bit_count", "(", "save_mask", ")", "<", "2", ")", "{", "save_mask", "\|=", "(", "1", "<<", "13", ")", "\|", "(", "1", "<<", "14", ")", ";", "if", "(", "low", "==", "0", ")", "low", "=", "13", ";", "if", "(", "high", "==", "0", "\|\|", "low", "==", "high", ")", "high", "=", "low", "+", "1", ";", "}", "pushed_mask", "=", "(", "HOST_WIDE_INT_M1U", "<<", "low", ")", "&", "~", "(", "HOST_WIDE_INT_M1U", "<<", "(", "high", "+", "1", ")", ")", ";", "unneeded_pushes", "=", "(", "pushed_mask", "&", "(", "~", "save_mask", ")", ")", "&", "pushed_mask", ";", "if", "(", "(", "fixed_reg", "&&", "fixed_reg", "<=", "high", ")", "\|\|", "(", "optimize_function_for_speed_p", "(", "cfun", ")", "&&", "bit_count", "(", "save_mask", ")", "<", "bit_count", "(", "unneeded_pushes", ")", ")", ")", "{", "", "lowest", "=", "0", ";", "", "highest", "=", "0", ";", "", "register_mask", "=", "save_mask", ";", "}", "else", "{", "", "lowest", "=", "low", ";", "", "highest", "=", "high", ";", "", "register_mask", "=", "0", ";", "}", "", "frame_size", "=", "rx_round_up", "(", "get_frame_size", "(", ")", ",", "STACK_BOUNDARY", "/", "BITS_PER_UNIT", ")", ";", "if", "(", "crtl", "->", "args", ".", "size", ">", "0", ")", "", "frame_size", "+=", "rx_round_up", "(", "crtl", "->", "args", ".", "size", ",", "STACK_BOUNDARY", "/", "BITS_PER_UNIT", ")", ";", "*", "stack_size", "=", "rx_round_up", "(", "crtl", "->", "outgoing_args_size", ",", "STACK_BOUNDARY", "/", "BITS_PER_UNIT", ")", ";", "}", "</s>" ]	[ "Returns", "either", "the", "lowest", "numbered", "and", "highest", "numbered", "registers", "that", "occupy", "the", "call-saved", "area", "of", "the", "stack", "frame", ",", "if", "the", "registers", "are", "stored", "as", "a", "contiguous", "block", ",", "or", "else", "a", "bitmask", "of", "the", "individual", "registers", "if", "they", "are", "stored", "piecemeal", ".", "Also", "computes", "the", "size", "of", "the", "frame", "and", "the", "size", "of", "the", "outgoing", "arguments", "block", "(", "in", "bytes", ")", "." ]	[ "rx", "0", "0", "0", "0", "0", "0", "0", "1", "10", "13", "0", "1", "0", "0", "2", "1", "13", "1", "14", "0", "13", "0", "1", "1", "0", "0", "0", "0" ]	rx3	rx_get_stack_layout	rx	CPU	GCC	19,566	418	1	[]
[ "<s>", "bool", "SIFoldOperands", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "SIInstrInfo", "", "TII", "=", "static_cast", "<", "const", "SIInstrInfo", "", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "const", "SIRegisterInfo", "&", "TRI", "=", "TII", "->", "getRegisterInfo", "(", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "", "BI", ";", "MachineBasicBlock", "::", "iterator", "I", ",", "Next", ";", "for", "(", "I", "=", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "", "I", ";", "if", "(", "!", "isSafeToFold", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "continue", ";", "unsigned", "OpSize", "=", "TII", "->", "getOpSize", "(", "MI", ",", "1", ")", ";", "MachineOperand", "&", "OpToFold", "=", "MI", ".", "getOperand", "(", "1", ")", ";", "bool", "FoldingImm", "=", "OpToFold", ".", "isImm", "(", ")", ";", "if", "(", "!", "FoldingImm", "&&", "!", "OpToFold", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "FoldingImm", "&&", "!", "TII", "->", "isInlineConstant", "(", "OpToFold", ",", "OpSize", ")", "&&", "!", "MRI", ".", "hasOneUse", "(", "MI", ".", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ")", ")", "continue", ";", "if", "(", "OpToFold", ".", "isReg", "(", ")", "&&", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "OpToFold", ".", "getReg", "(", ")", ")", "\|\|", "OpToFold", ".", "getSubReg", "(", ")", ")", ")", "continue", ";", "std", "::", "vector", "<", "FoldCandidate", ">", "FoldList", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "Use", "=", "MRI", ".", "use_begin", "(", "MI", ".", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ")", ",", "E", "=", "MRI", ".", "use_end", "(", ")", ";", "Use", "!=", "E", ";", "++", "Use", ")", "{", "MachineInstr", "", "UseMI", "=", "Use", "->", "getParent", "(", ")", ";", "foldOperand", "(", "OpToFold", ",", "UseMI", ",", "Use", ".", "getOperandNo", "(", ")", ",", "FoldList", ",", "TII", ",", "TRI", ",", "MRI", ")", ";", "}", "for", "(", "FoldCandidate", "&", "Fold", ":", "FoldList", ")", "{", "if", "(", "updateOperand", "(", "Fold", ",", "TRI", ")", ")", "{", "if", "(", "!", "Fold", ".", "isImm", "(", ")", ")", "{", "assert", "(", "Fold", ".", "OpToFold", "&&", "Fold", ".", "OpToFold", "->", "isReg", "(", ")", ")", ";", "Fold", ".", "OpToFold", "->", "setIsKill", "(", "false", ")", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Folded source from \"", "<<", "MI", "<<", "\" into OpNo \"", "<<", "Fold", ".", "UseOpNo", "<<", "\" of \"", "<<", "", "Fold", ".", "UseMI", "<<", "'\\n'", ")", ";", "}", "}", "}", "}", "return", "false", ";", "}", "</s>" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI", "1", "1", "0", "0", "\"Folded source from \"", "\" into OpNo \"", "\" of \"" ]	SIFoldOperands62	runOnMachineFunction	AMDGPU	GPU	LLVM	19,567	426	1	[]
[ "<s>", "bool", "X86TTIImpl", "::", "isLegalMaskedLoad", "(", "Type", "*", "DataTy", ",", "int", "Consecutive", ")", "{", "int", "DataWidth", "=", "DataTy", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "(", "DataWidth", "<", "32", ")", "\|\|", "(", "Consecutive", "==", "0", ")", ")", "return", "false", ";", "if", "(", "ST", "->", "hasAVX512", "(", ")", "\|\|", "ST", "->", "hasAVX2", "(", ")", ")", "return", "true", ";", "return", "false", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "target", "supports", "masked", "load", "." ]	[ "X86", "X86", "32", "0" ]	X86TargetTransformInfo	isLegalMaskedLoad	X86	CPU	LLVM	19,568	60	1	[]
[ "<s>", "bool", "SystemZFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", "", "TRI", ")", "const", "{", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "MachineFunction", "&", "MF", "=", "", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "", "TII", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "SystemZMachineFunctionInfo", "", "ZFI", "=", "MF", ".", "getInfo", "<", "SystemZMachineFunctionInfo", ">", "(", ")", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "DebugLoc", "DL", "=", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "for", "(", "unsigned", "I", "=", "0", ",", "E", "=", "CSI", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "I", "]", ".", "getReg", "(", ")", ";", "if", "(", "SystemZ", "::", "FP64BitRegClass", ".", "contains", "(", "Reg", ")", ")", "TII", "->", "loadRegFromStackSlot", "(", "MBB", ",", "MBBI", ",", "Reg", ",", "CSI", "[", "I", "]", ".", "getFrameIdx", "(", ")", ",", "&", "SystemZ", "::", "FP64BitRegClass", ",", "TRI", ")", ";", "}", "unsigned", "LowGPR", "=", "ZFI", "->", "getLowSavedGPR", "(", ")", ";", "unsigned", "HighGPR", "=", "ZFI", "->", "getHighSavedGPR", "(", ")", ";", "unsigned", "StartOffset", "=", "RegSpillOffsets", "[", "LowGPR", "]", ";", "if", "(", "LowGPR", ")", "{", "assert", "(", "LowGPR", "!=", "HighGPR", "&&", "\"Should be loading %r15 and something else\"", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "SystemZ", "::", "LMG", ")", ")", ";", "MIB", ".", "addReg", "(", "LowGPR", ",", "RegState", "::", "Define", ")", ";", "MIB", ".", "addReg", "(", "HighGPR", ",", "RegState", "::", "Define", ")", ";", "MIB", ".", "addReg", "(", "HasFP", "?", "SystemZ", "::", "R11D", ":", "SystemZ", "::", "R15D", ")", ";", "MIB", ".", "addImm", "(", "StartOffset", ")", ";", "for", "(", "unsigned", "I", "=", "0", ",", "E", "=", "CSI", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "I", "]", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "!=", "LowGPR", "&&", "Reg", "!=", "HighGPR", "&&", "SystemZ", "::", "GR64BitRegClass", ".", "contains", "(", "Reg", ")", ")", "MIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "}", "return", "true", ";", "}", "</s>" ]	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series", "of", "load", "instructions", "via", "loadRegToStackSlot", "(", ")", "." ]	[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "0", "SystemZ::FP64BitRegClass", "SystemZ::FP64BitRegClass", "\"Should be loading %r15 and something else\"", "SystemZ::LMG", "SystemZ::R11D", "SystemZ::R15D", "0", "SystemZ::GR64BitRegClass" ]	SystemZFrameLowering31	restoreCalleeSavedRegisters	SystemZ	CPU	LLVM	19,569	359	1	[]
[ "<s>", "static", "rtx_insn", "", "frame_emit_add_imm", "(", "rtx", "dst", ",", "rtx", "src", ",", "HOST_WIDE_INT", "imm", ",", "rtx", "scratch", ")", "{", "rtx_insn", "", "insn", ";", "if", "(", "satisfies_constraint_K", "(", "GEN_INT", "(", "imm", ")", ")", ")", "{", "insn", "=", "emit_insn", "(", "gen_addsi3", "(", "dst", ",", "src", ",", "GEN_INT", "(", "imm", ")", ")", ")", ";", "}", "else", "{", "emit_insn", "(", "gen_movsi", "(", "scratch", ",", "gen_int_mode", "(", "imm", ",", "SImode", ")", ")", ")", ";", "insn", "=", "emit_insn", "(", "gen_addsi3", "(", "dst", ",", "src", ",", "scratch", ")", ")", ";", "if", "(", "REGNO", "(", "src", ")", "==", "REGNO", "(", "scratch", ")", ")", "abort", "(", ")", ";", "}", "return", "insn", ";", "}", "</s>" ]	[ "This", "happens", "after", "reload", ",", "so", "we", "need", "to", "expand", "it", "." ]	[ "spu" ]	spu	frame_emit_add_imm	spu	MPU	GCC	19,570	103	1	[]
[ "<s>", "const", "AArch64Subtarget", "", "AArch64TargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-features\"", ")", ";", "std", "::", "string", "CPU", "=", "CPUAttr", ".", "isValid", "(", ")", "?", "CPUAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetCPU", ";", "std", "::", "string", "FS", "=", "FSAttr", ".", "isValid", "(", ")", "?", "FSAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetFS", ";", "auto", "&", "I", "=", "SubtargetMap", "[", "CPU", "+", "FS", "]", ";", "if", "(", "!", "I", ")", "{", "resetTargetOptions", "(", "F", ")", ";", "I", "=", "std", "::", "make_unique", "<", "AArch64Subtarget", ">", "(", "TargetTriple", ",", "CPU", ",", "FS", ",", "", "this", ",", "isLittle", ")", ";", "}", "return", "I", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "AArch64", "AArch64", "AArch64", "\"target-cpu\"", "\"target-features\"", "AArch64" ]	AArch64TargetMachine33	getSubtargetImpl	AArch64	CPU	LLVM	19,571	132	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesAll", "(", ")", ";", "CallGraphSCCPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "AMDGPU" ]	AMDGPUAnnotateKernelFeatures	getAnalysisUsage	AMDGPU	GPU	LLVM	19,572	24	1	[]
[ "<s>", "int", "pa_shadd_constant_p", "(", "int", "val", ")", "{", "if", "(", "val", "==", "1", "\|\|", "val", "==", "2", "\|\|", "val", "==", "3", ")", "return", "1", ";", "else", "return", "0", ";", "}", "</s>" ]	[ "Return", "1", "if", "the", "given", "constant", "is", "2", ",", "4", ",", "or", "8", ".", "These", "are", "the", "valid", "constants", "for", "shadd", "instructions", "." ]	[ "pa", "1", "2", "3", "1", "0" ]	pa	pa_shadd_constant_p	pa	CPU	GCC	19,573	29	1	[]
[ "<s>", "machine_mode", "s390_dwarf_frame_reg_mode", "(", "int", "regno", ")", "{", "machine_mode", "save_mode", "=", "default_dwarf_frame_reg_mode", "(", "regno", ")", ";", "if", "(", "GENERAL_REGNO_P", "(", "regno", ")", ")", "save_mode", "=", "Pmode", ";", "if", "(", "GET_MODE_SIZE", "(", "save_mode", ")", ">", "8", ")", "save_mode", "=", "DImode", ";", "return", "save_mode", ";", "}", "</s>" ]	[ "Return", "the", "proper", "mode", "for", "REGNO", "being", "represented", "in", "the", "dwarf", "unwind", "table", "." ]	[ "s390", "8" ]	s390	s390_dwarf_frame_reg_mode	s390	MPU	GCC	19,574	43	1	[]
[ "<s>", "void", "ARMAsmPrinter", "::", "emitXXStructor", "(", "const", "DataLayout", "&", "DL", ",", "const", "Constant", "", "CV", ")", "{", "uint64_t", "Size", "=", "getDataLayout", "(", ")", ".", "getTypeAllocSize", "(", "CV", "->", "getType", "(", ")", ")", ";", "assert", "(", "Size", "&&", "\"C++ constructor pointer had zero size!\"", ")", ";", "const", "GlobalValue", "", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "CV", "->", "stripPointerCasts", "(", ")", ")", ";", "assert", "(", "GV", "&&", "\"C++ constructor pointer was not a GlobalValue!\"", ")", ";", "const", "MCExpr", "*", "E", "=", "MCSymbolRefExpr", "::", "create", "(", "GetARMGVSymbol", "(", "GV", ",", "ARMII", "::", "MO_NO_FLAG", ")", ",", "(", "Subtarget", "->", "isTargetELF", "(", ")", "?", "MCSymbolRefExpr", "::", "VK_ARM_TARGET1", ":", "MCSymbolRefExpr", "::", "VK_None", ")", ",", "OutContext", ")", ";", "OutStreamer", "->", "emitValue", "(", "E", ",", "Size", ")", ";", "}", "</s>" ]	[ "Targets", "can", "override", "this", "to", "change", "how", "global", "constants", "that", "are", "part", "of", "a", "C++", "static/global", "constructor", "list", "are", "emitted", "." ]	[ "ARM", "ARM", "\"C++ constructor pointer had zero size!\"", "\"C++ constructor pointer was not a GlobalValue!\"", "ARM", "ARMII::MO_NO_FLAG", "ARM" ]	ARMAsmPrinter	emitXXStructor	ARM	CPU	LLVM	19,575	110	1	[]
[ "<s>", "void", "rs6000_xcoff_asm_output_aligned_decl_common", "(", "FILE", "", "stream", ",", "tree", "decl", "ATTRIBUTE_UNUSED", ",", "const", "char", "", "name", ",", "unsigned", "HOST_WIDE_INT", "size", ",", "unsigned", "HOST_WIDE_INT", "align", ")", "{", "unsigned", "HOST_WIDE_INT", "align2", "=", "2", ";", "if", "(", "align", ">", "32", ")", "align2", "=", "floor_log2", "(", "align", "/", "BITS_PER_UNIT", ")", ";", "else", "if", "(", "size", ">", "4", ")", "align2", "=", "3", ";", "fputs", "(", "COMMON_ASM_OP", ",", "stream", ")", ";", "RS6000_OUTPUT_BASENAME", "(", "stream", ",", "name", ")", ";", "fprintf", "(", "stream", ",", "\",\"", "HOST_WIDE_INT_PRINT_UNSIGNED", "\",\"", "HOST_WIDE_INT_PRINT_UNSIGNED", ",", "size", ",", "align2", ")", ";", "fputs", "(", "rs6000_xcoff_visibility", "(", "decl", ")", ",", "stream", ")", ";", "putc", "(", "'\\n'", ",", "stream", ")", ";", "}", "</s>" ]	[ "Output", "assembly", "language", "to", "define", "a", "symbol", "as", "COMMON", "from", "a", "DECL", ",", "possibly", "with", "visibility", "." ]	[ "powerpcspe", "2", "32", "4", "3", "\",\"", "\",\"" ]	powerpcspe	rs6000_xcoff_asm_output_aligned_decl_common	powerpcspe	CPU	GCC	19,576	103	1	[]
[ "<s>", "static", "void", "rs6000_emit_stack_tie", "(", "rtx", "fp", ",", "bool", "hard_frame_needed", ")", "{", "rtvec", "p", ";", "int", "i", ";", "rtx", "regs", "[", "3", "]", ";", "i", "=", "0", ";", "regs", "[", "i", "++", "]", "=", "gen_rtx_REG", "(", "Pmode", ",", "STACK_POINTER_REGNUM", ")", ";", "if", "(", "hard_frame_needed", ")", "regs", "[", "i", "++", "]", "=", "gen_rtx_REG", "(", "Pmode", ",", "HARD_FRAME_POINTER_REGNUM", ")", ";", "if", "(", "!", "(", "REGNO", "(", "fp", ")", "==", "STACK_POINTER_REGNUM", "\|\|", "(", "hard_frame_needed", "&&", "REGNO", "(", "fp", ")", "==", "HARD_FRAME_POINTER_REGNUM", ")", ")", ")", "regs", "[", "i", "++", "]", "=", "fp", ";", "p", "=", "rtvec_alloc", "(", "i", ")", ";", "while", "(", "--", "i", ">=", "0", ")", "{", "rtx", "mem", "=", "gen_frame_mem", "(", "BLKmode", ",", "regs", "[", "i", "]", ")", ";", "RTVEC_ELT", "(", "p", ",", "i", ")", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "mem", ",", "const0_rtx", ")", ";", "}", "emit_insn", "(", "gen_stack_tie", "(", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "p", ")", ")", ")", ";", "}", "</s>" ]	[ "This", "ties", "together", "stack", "memory", "(", "MEM", "with", "an", "alias", "set", "of", "rs6000_sr_alias_set", ")", "and", "the", "change", "to", "the", "stack", "pointer", "." ]	[ "rs6000", "3", "0", "0" ]	rs60004	rs6000_emit_stack_tie	rs6000	CPU	GCC	19,577	147	1	[]
[ "<s>", "static", "void", "alpha_reorg", "(", "void", ")", "{", "if", "(", "current_function_has_exception_handlers", "(", ")", ")", "alpha_pad_function_end", "(", ")", ";", "rtx_insn", "*", "insn", "=", "prev_active_insn", "(", "get_last_insn", "(", ")", ")", ";", "if", "(", "insn", "&&", "NONJUMP_INSN_P", "(", "insn", ")", ")", "{", "rtx", "pat", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "pat", ")", "==", "PARALLEL", ")", "{", "rtx", "vec", "=", "XVECEXP", "(", "pat", ",", "0", ",", "0", ")", ";", "if", "(", "GET_CODE", "(", "vec", ")", "==", "TRAP_IF", "&&", "XEXP", "(", "vec", ",", "0", ")", "==", "const1_rtx", ")", "emit_insn_after", "(", "gen_unop", "(", ")", ",", "insn", ")", ";", "}", "}", "}", "</s>" ]	[ "Machine", "dependent", "reorg", "pass", "." ]	[ "alpha", "0", "0", "0" ]	alpha	alpha_reorg	alpha	MPU	GCC	19,578	98	1	[]
[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", ",", "uint64_t", ",", "const", "MCRelaxableFragment", "*", ",", "const", "MCAsmLayout", "&", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]	[ "DLX" ]	DLXAsmBackend	fixupNeedsRelaxation	DLX	CPU	LLVM	19,579	24	1	[]
[ "<s>", "bool", "AArch64CollectLOH", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "TargetRegisterInfo", "", "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "MachineDominatorTree", "", "MDT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "MapRegToId", "RegToId", ";", "MapIdToReg", "IdToReg", ";", "AArch64FunctionInfo", "", "AArch64FI", "=", "MF", ".", "getInfo", "<", "AArch64FunctionInfo", ">", "(", ")", ";", "assert", "(", "AArch64FI", "&&", "\"No MachineFunctionInfo for this function!\"", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Looking for LOH in \"", "<<", "MF", ".", "getName", "(", ")", "<<", "'\\n'", ")", ";", "collectInvolvedReg", "(", "MF", ",", "RegToId", ",", "IdToReg", ",", "TRI", ")", ";", "if", "(", "RegToId", ".", "empty", "(", ")", ")", "return", "false", ";", "MachineInstr", "", "DummyOp", "=", "nullptr", ";", "if", "(", "BasicBlockScopeOnly", ")", "{", "const", "TargetInstrInfo", "", "TII", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DummyOp", "=", "MF", ".", "CreateMachineInstr", "(", "TII", "->", "get", "(", "AArch64", "::", "COPY", ")", ",", "DebugLoc", "(", ")", ")", ";", "}", "unsigned", "NbReg", "=", "RegToId", ".", "size", "(", ")", ";", "bool", "Modified", "=", "false", ";", "InstrToInstrs", "", "ColorOpToReachedUses", "=", "new", "InstrToInstrs", "[", "NbReg", "]", ";", "reachingDef", "(", "MF", ",", "ColorOpToReachedUses", ",", "RegToId", ",", "true", ",", "DummyOp", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"ADRP reaching defs\\n\"", ")", ";", "DEBUG", "(", "printReachingDef", "(", "ColorOpToReachedUses", ",", "NbReg", ",", "TRI", ",", "IdToReg", ")", ")", ";", "InstrToInstrs", "ADRPToReachingDefs", ";", "reachedUsesToDefs", "(", "ADRPToReachingDefs", ",", "ColorOpToReachedUses", ",", "RegToId", ",", "true", ")", ";", "computeADRP", "(", "ADRPToReachingDefs", ",", "", "AArch64FI", ",", "MDT", ")", ";", "delete", "[", "]", "ColorOpToReachedUses", ";", "ColorOpToReachedUses", "=", "new", "InstrToInstrs", "[", "NbReg", "]", ";", "reachingDef", "(", "MF", ",", "ColorOpToReachedUses", ",", "RegToId", ",", "false", ",", "DummyOp", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"All reaching defs\\n\"", ")", ";", "DEBUG", "(", "printReachingDef", "(", "ColorOpToReachedUses", ",", "NbReg", ",", "TRI", ",", "IdToReg", ")", ")", ";", "InstrToInstrs", "UsesToReachingDefs", ";", "reachedUsesToDefs", "(", "UsesToReachingDefs", ",", "ColorOpToReachedUses", ",", "RegToId", ",", "false", ")", ";", "computeOthers", "(", "UsesToReachingDefs", ",", "ColorOpToReachedUses", ",", "", "AArch64FI", ",", "RegToId", ",", "MDT", ")", ";", "delete", "[", "]", "ColorOpToReachedUses", ";", "if", "(", "BasicBlockScopeOnly", ")", "MF", ".", "DeleteMachineInstr", "(", "DummyOp", ")", ";", "return", "Modified", ";", "}", "</s>" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "\"No MachineFunctionInfo for this function!\"", "\"Looking for LOH in \"", "AArch64::COPY", "\"ADRP reaching defs\\n\"", "AArch64", "\"All reaching defs\\n\"", "AArch64" ]	AArch64CollectLOH10	runOnMachineFunction	AArch64	CPU	LLVM	19,580	331	1	[]
[ "<s>", "static", "void", "apply_predication", "(", "const", "function_instance", "&", "instance", ",", "tree", "return_type", ",", "vec", "<", "tree", ">", "&", "argument_types", ")", "{", "if", "(", "instance", ".", "pred", "!=", "PRED_none", ")", "{", "argument_types", ".", "quick_insert", "(", "0", ",", "get_svbool_t", "(", ")", ")", ";", "if", "(", "(", "argument_types", ".", "length", "(", ")", "==", "2", "&&", "instance", ".", "pred", "==", "PRED_m", ")", "\|\|", "instance", ".", "shape", "==", "shapes", "::", "unary_convert_narrowt", ")", "argument_types", ".", "quick_insert", "(", "0", ",", "return_type", ")", ";", "}", "}", "</s>" ]	[ "Apply", "predication", "into", "argument_types", "." ]	[ "aarch64", "0", "2", "0" ]	aarch64-sve-builtins-shapes	apply_predication	aarch64	CPU	GCC	19,581	77	1	[]
[ "<s>", "int", "RISCVFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterInfo", "", "RI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "auto", "", "RVFI", "=", "MF", ".", "getInfo", "<", "RISCVMachineFunctionInfo", ">", "(", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", ".", "getCalleeSavedInfo", "(", ")", ";", "int", "MinCSFI", "=", "0", ";", "int", "MaxCSFI", "=", "-", "1", ";", "int", "Offset", "=", "MFI", ".", "getObjectOffset", "(", "FI", ")", "-", "getOffsetOfLocalArea", "(", ")", "+", "MFI", ".", "getOffsetAdjustment", "(", ")", ";", "if", "(", "CSI", ".", "size", "(", ")", ")", "{", "MinCSFI", "=", "CSI", "[", "0", "]", ".", "getFrameIdx", "(", ")", ";", "MaxCSFI", "=", "CSI", "[", "CSI", ".", "size", "(", ")", "-", "1", "]", ".", "getFrameIdx", "(", ")", ";", "}", "if", "(", "FI", ">=", "MinCSFI", "&&", "FI", "<=", "MaxCSFI", ")", "{", "FrameReg", "=", "RISCV", "::", "X2", ";", "Offset", "+=", "MF", ".", "getFrameInfo", "(", ")", ".", "getStackSize", "(", ")", ";", "}", "else", "if", "(", "RI", "->", "needsStackRealignment", "(", "MF", ")", ")", "{", "assert", "(", "!", "MFI", ".", "hasVarSizedObjects", "(", ")", "&&", "\"Unexpected combination of stack realignment and varsized objects\"", ")", ";", "FrameReg", "=", "RISCV", "::", "X2", ";", "Offset", "+=", "MF", ".", "getFrameInfo", "(", ")", ".", "getStackSize", "(", ")", ";", "}", "else", "{", "FrameReg", "=", "RI", "->", "getFrameRegister", "(", "MF", ")", ";", "if", "(", "hasFP", "(", "MF", ")", ")", "Offset", "+=", "RVFI", "->", "getVarArgsSaveSize", "(", ")", ";", "else", "Offset", "+=", "MF", ".", "getFrameInfo", "(", ")", ".", "getStackSize", "(", ")", ";", "}", "return", "Offset", ";", "}", "</s>" ]	[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]	[ "RISCV", "RISCV", "RISCV", "0", "1", "0", "1", "RISCV::X2", "\"Unexpected combination of stack realignment and varsized objects\"", "RISCV::X2" ]	RISCVFrameLowering26	getFrameIndexReference	RISCV	CPU	LLVM	19,582	260	1	[]
[ "<s>", "bool", "X86TTIImpl", "::", "isLegalNTStore", "(", "Type", "*", "DataType", ",", "Align", "Alignment", ")", "{", "unsigned", "DataSize", "=", "DL", ".", "getTypeStoreSize", "(", "DataType", ")", ";", "if", "(", "ST", "->", "hasSSE4A", "(", ")", "&&", "(", "DataType", "->", "isFloatTy", "(", ")", "\|\|", "DataType", "->", "isDoubleTy", "(", ")", ")", ")", "return", "true", ";", "if", "(", "Alignment", "<", "DataSize", "\|\|", "DataSize", "<", "4", "\|\|", "DataSize", ">", "32", "\|\|", "!", "isPowerOf2_32", "(", "DataSize", ")", ")", "return", "false", ";", "if", "(", "DataSize", "==", "32", ")", "return", "ST", "->", "hasAVX", "(", ")", ";", "if", "(", "DataSize", "==", "16", ")", "return", "ST", "->", "hasSSE1", "(", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "target", "supports", "nontemporal", "store", "." ]	[ "X86", "X86", "4", "32", "32", "16" ]	X86TargetTransformInfo (2)1	isLegalNTStore	X86	CPU	LLVM	19,583	101	1	[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "useLoadStackGuardNode", "(", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "If", "this", "function", "returns", "true", ",", "SelectionDAGBuilder", "emits", "a", "LOAD_STACK_GUARD", "node", "when", "it", "is", "lowering", "Intrinsic", ":", ":stackprotector", "." ]	[ "AArch64", "AArch64" ]	AArch64ISelLowering (2)1	useLoadStackGuardNode	AArch64	CPU	LLVM	19,584	12	1	[]
[ "<s>", "static", "bool", "trapping_loads_p", "(", "rtx_insn", "*", "insn", ",", "int", "np_reg", ",", "bool", "after_np_branch", ")", "{", "rtx", "mem", "=", "SET_SRC", "(", "single_set", "(", "insn", ")", ")", ";", "if", "(", "!", "after_np_branch", ")", "np_reg", "=", "-", "1", ";", "return", "(", "(", "np_reg", "==", "-", "1", "\|\|", "!", "harmless_null_pointer_p", "(", "mem", ",", "np_reg", ")", ")", "&&", "may_trap_p", "(", "mem", ")", ")", ";", "}", "</s>" ]	[ "Return", "nonzero", "if", "INSN", "contains", "any", "loads", "that", "may", "trap", "." ]	[ "bfin", "1", "1" ]	bfin	trapping_loads_p	bfin	DSP	GCC	19,585	60	1	[]
[ "<s>", "size_t", "HSAILPrintfInfo", "::", "getNumOperands", "(", ")", "{", "return", "mOperands", ".", "size", "(", ")", ";", "}", "</s>" ]	[ "Return", "the", "number", "of", "declared", "MachineOperands", "for", "this", "MachineInstruction", "." ]	[ "HSAIL", "HSAIL" ]	HSAILMachineFunctionInfo	getNumOperands	HSAIL	Virtual ISA	LLVM	19,586	15	1	[]
[ "<s>", "SparcTargetMachine", "::", "SparcTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "is64bit", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "Triple", "(", "TT", ")", ",", "is64bit", ")", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "TLOF", "(", "make_unique", "<", "SparcELFTargetObjectFile", ">", "(", ")", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "*", "this", ",", "is64bit", ")", "{", "initAsmInfo", "(", ")", ";", "}", "</s>" ]	[ "Create", "an", "ILP32", "architecture", "model", "." ]	[ "Sparc", "Sparc", "Sparc", "Sparc" ]	SparcTargetMachine39	SparcTargetMachine	Sparc	CPU	LLVM	19,587	100	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "PredicateInstruction", "(", "MachineInstr", "", "MI", ",", "ArrayRef", "<", "MachineOperand", ">", "Pred", ")", "const", "{", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "isUncondBranchOpcode", "(", "Opc", ")", ")", "{", "MI", "->", "setDesc", "(", "get", "(", "getMatchingCondBranchOpcode", "(", "Opc", ")", ")", ")", ";", "MachineInstrBuilder", "(", "", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ".", "addImm", "(", "Pred", "[", "0", "]", ".", "getImm", "(", ")", ")", ".", "addReg", "(", "Pred", "[", "1", "]", ".", "getReg", "(", ")", ")", ";", "return", "true", ";", "}", "int", "PIdx", "=", "MI", "->", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "PIdx", "!=", "-", "1", ")", "{", "MachineOperand", "&", "PMO", "=", "MI", "->", "getOperand", "(", "PIdx", ")", ";", "PMO", ".", "setImm", "(", "Pred", "[", "0", "]", ".", "getImm", "(", ")", ")", ";", "MI", "->", "getOperand", "(", "PIdx", "+", "1", ")", ".", "setReg", "(", "Pred", "[", "1", "]", ".", "getReg", "(", ")", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "</s>" ]	[ "Convert", "the", "instruction", "into", "a", "predicated", "instruction", "." ]	[ "ARM", "ARM", "0", "1", "1", "0", "1", "1" ]	ARMBaseInstrInfo (2)3	PredicateInstruction	ARM	CPU	LLVM	19,588	162	1	[]
[ "<s>", "void", "GCNHazardRecognizer", "::", "AdvanceCycle", "(", ")", "{", "if", "(", "!", "CurrCycleInstr", ")", "return", ";", "const", "SIInstrInfo", "", "TII", "=", "static_cast", "<", "const", "SIInstrInfo", "", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "unsigned", "NumWaitStates", "=", "TII", "->", "getNumWaitStates", "(", "*", "CurrCycleInstr", ")", ";", "EmittedInstrs", ".", "push_front", "(", "CurrCycleInstr", ")", ";", "for", "(", "unsigned", "i", "=", "1", ",", "e", "=", "std", "::", "min", "(", "NumWaitStates", ",", "getMaxLookAhead", "(", ")", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "EmittedInstrs", ".", "push_front", "(", "nullptr", ")", ";", "}", "EmittedInstrs", ".", "resize", "(", "getMaxLookAhead", "(", ")", ")", ";", "CurrCycleInstr", "=", "nullptr", ";", "}", "</s>" ]	[ "AdvanceCycle", "-", "This", "callback", "is", "invoked", "whenever", "the", "next", "top-down", "instruction", "to", "be", "scheduled", "can", "not", "issue", "in", "the", "current", "cycle", ",", "either", "because", "of", "latency", "or", "resource", "conflicts", "." ]	[ "AMDGPU", "SI", "SI", "1" ]	GCNHazardRecognizer30	AdvanceCycle	AMDGPU	GPU	LLVM	19,589	105	1	[]
[ "<s>", "bool", "MipsExpandPseudo", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "STI", "=", "&", "static_cast", "<", "const", "MipsSubtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ";", "TII", "=", "STI", "->", "getInstrInfo", "(", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "Modified", "\|=", "expandMBB", "(", "*", "MFI", ")", ";", "if", "(", "Modified", ")", "MF", ".", "RenumberBlocks", "(", ")", ";", "return", "Modified", ";", "}", "</s>" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Mips", "Mips", "Mips" ]	MipsExpandPseudo12	runOnMachineFunction	Mips	CPU	LLVM	19,590	90	1	[]
[ "<s>", "bool", "SystemZInstrInfo", "::", "PredicateInstruction", "(", "MachineInstr", "&", "MI", ",", "ArrayRef", "<", "MachineOperand", ">", "Pred", ")", "const", "{", "assert", "(", "Pred", ".", "size", "(", ")", "==", "2", "&&", "\"Invalid condition\"", ")", ";", "unsigned", "CCValid", "=", "Pred", "[", "0", "]", ".", "getImm", "(", ")", ";", "unsigned", "CCMask", "=", "Pred", "[", "1", "]", ".", "getImm", "(", ")", ";", "assert", "(", "CCMask", ">", "0", "&&", "CCMask", "<", "15", "&&", "\"Invalid predicate\"", ")", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "STI", ".", "hasLoadStoreOnCond", "(", ")", ")", "{", "if", "(", "unsigned", "CondOpcode", "=", "getConditionalMove", "(", "Opcode", ")", ")", "{", "MI", ".", "setDesc", "(", "get", "(", "CondOpcode", ")", ")", ";", "MachineInstrBuilder", "(", "", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ".", "addImm", "(", "CCValid", ")", ".", "addImm", "(", "CCMask", ")", ".", "addReg", "(", "SystemZ", "::", "CC", ",", "RegState", "::", "Implicit", ")", ";", "return", "true", ";", "}", "}", "if", "(", "Opcode", "==", "SystemZ", "::", "Trap", ")", "{", "MI", ".", "setDesc", "(", "get", "(", "SystemZ", "::", "CondTrap", ")", ")", ";", "MachineInstrBuilder", "(", "", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ".", "addImm", "(", "CCValid", ")", ".", "addImm", "(", "CCMask", ")", ".", "addReg", "(", "SystemZ", "::", "CC", ",", "RegState", "::", "Implicit", ")", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "SystemZ", "::", "Return", ")", "{", "MI", ".", "setDesc", "(", "get", "(", "SystemZ", "::", "CondReturn", ")", ")", ";", "MachineInstrBuilder", "(", "", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ".", "addImm", "(", "CCValid", ")", ".", "addImm", "(", "CCMask", ")", ".", "addReg", "(", "SystemZ", "::", "CC", ",", "RegState", "::", "Implicit", ")", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "SystemZ", "::", "CallJG", ")", "{", "MachineOperand", "FirstOp", "=", "MI", ".", "getOperand", "(", "0", ")", ";", "const", "uint32_t", "", "RegMask", "=", "MI", ".", "getOperand", "(", "1", ")", ".", "getRegMask", "(", ")", ";", "MI", ".", "RemoveOperand", "(", "1", ")", ";", "MI", ".", "RemoveOperand", "(", "0", ")", ";", "MI", ".", "setDesc", "(", "get", "(", "SystemZ", "::", "CallBRCL", ")", ")", ";", "MachineInstrBuilder", "(", "", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ".", "addImm", "(", "CCValid", ")", ".", "addImm", "(", "CCMask", ")", ".", "addOperand", "(", "FirstOp", ")", ".", "addRegMask", "(", "RegMask", ")", ".", "addReg", "(", "SystemZ", "::", "CC", ",", "RegState", "::", "Implicit", ")", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "SystemZ", "::", "CallBR", ")", "{", "const", "uint32_t", "", "RegMask", "=", "MI", ".", "getOperand", "(", "0", ")", ".", "getRegMask", "(", ")", ";", "MI", ".", "RemoveOperand", "(", "0", ")", ";", "MI", ".", "setDesc", "(", "get", "(", "SystemZ", "::", "CallBCR", ")", ")", ";", "MachineInstrBuilder", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ".", "addImm", "(", "CCValid", ")", ".", "addImm", "(", "CCMask", ")", ".", "addRegMask", "(", "RegMask", ")", ".", "addReg", "(", "SystemZ", "::", "CC", ",", "RegState", "::", "Implicit", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "</s>" ]	[ "Convert", "the", "instruction", "into", "a", "predicated", "instruction", "." ]	[ "SystemZ", "SystemZ", "2", "\"Invalid condition\"", "0", "1", "0", "15", "\"Invalid predicate\"", "SystemZ::CC", "SystemZ::Trap", "SystemZ::CondTrap", "SystemZ::CC", "SystemZ::Return", "SystemZ::CondReturn", "SystemZ::CC", "SystemZ::CallJG", "0", "1", "1", "0", "SystemZ::CallBRCL", "SystemZ::CC", "SystemZ::CallBR", "0", "0", "SystemZ::CallBCR", "SystemZ::CC" ]	SystemZInstrInfo77	PredicateInstruction	SystemZ	CPU	LLVM	19,591	478	1	[]
[ "<s>", "int", "X86FrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{", "const", "X86RegisterInfo", "", "RegInfo", "=", "static_cast", "<", "const", "X86RegisterInfo", "", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "FrameReg", "=", "(", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", ")", "?", "RegInfo", "->", "getStackRegister", "(", ")", ":", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "getFrameIndexOffset", "(", "MF", ",", "FI", ")", ";", "}", "</s>" ]	[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]	[ "X86", "X86", "X86", "X86" ]	X86FrameLowering47	getFrameIndexReference	X86	CPU	LLVM	19,592	75	1	[]
[ "<s>", "void", "addOptimizedRegAlloc", "(", ")", "override", "{", "}", "</s>" ]	[ "addOptimizedRegAlloc", "-", "Add", "passes", "related", "to", "register", "allocation", "." ]	[ "SPIRV" ]	SPIRVTargetMachine	addOptimizedRegAlloc	SPIRV	Virtual ISA	LLVM	19,593	7	1	[]
[ "<s>", "SMLoc", "getEndLoc", "(", ")", "const", "{", "return", "End", ";", "}", "</s>" ]	[ "getEndLoc", "-", "Get", "the", "location", "of", "the", "last", "token", "of", "this", "operand", "." ]	[ "AVR" ]	AVRAsmParser	getEndLoc	AVR	MPU	LLVM	19,594	10	1	[]
[ "<s>", "TargetLowering", "::", "ConstraintWeight", "SystemZTargetLowering", "::", "getSingleConstraintMatchWeight", "(", "AsmOperandInfo", "&", "info", ",", "const", "char", "", "constraint", ")", "const", "{", "ConstraintWeight", "weight", "=", "CW_Invalid", ";", "Value", "", "CallOperandVal", "=", "info", ".", "CallOperandVal", ";", "if", "(", "CallOperandVal", "==", "NULL", ")", "return", "CW_Default", ";", "Type", "", "type", "=", "CallOperandVal", "->", "getType", "(", ")", ";", "switch", "(", "", "constraint", ")", "{", "default", ":", "weight", "=", "TargetLowering", "::", "getSingleConstraintMatchWeight", "(", "info", ",", "constraint", ")", ";", "break", ";", "case", "'a'", ":", "case", "'d'", ":", "case", "'r'", ":", "if", "(", "CallOperandVal", "->", "getType", "(", ")", "->", "isIntegerTy", "(", ")", ")", "weight", "=", "CW_Register", ";", "break", ";", "case", "'f'", ":", "if", "(", "type", "->", "isFloatingPointTy", "(", ")", ")", "weight", "=", "CW_Register", ";", "break", ";", "case", "'I'", ":", "if", "(", "ConstantInt", "", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CallOperandVal", ")", ")", "if", "(", "isUInt", "<", "8", ">", "(", "C", "->", "getZExtValue", "(", ")", ")", ")", "weight", "=", "CW_Constant", ";", "break", ";", "case", "'J'", ":", "if", "(", "ConstantInt", "", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CallOperandVal", ")", ")", "if", "(", "isUInt", "<", "12", ">", "(", "C", "->", "getZExtValue", "(", ")", ")", ")", "weight", "=", "CW_Constant", ";", "break", ";", "case", "'K'", ":", "if", "(", "ConstantInt", "", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CallOperandVal", ")", ")", "if", "(", "isInt", "<", "16", ">", "(", "C", "->", "getSExtValue", "(", ")", ")", ")", "weight", "=", "CW_Constant", ";", "break", ";", "case", "'L'", ":", "if", "(", "ConstantInt", "", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CallOperandVal", ")", ")", "if", "(", "isInt", "<", "20", ">", "(", "C", "->", "getSExtValue", "(", ")", ")", ")", "weight", "=", "CW_Constant", ";", "break", ";", "case", "'M'", ":", "if", "(", "ConstantInt", "*", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CallOperandVal", ")", ")", "if", "(", "C", "->", "getZExtValue", "(", ")", "==", "0x7fffffff", ")", "weight", "=", "CW_Constant", ";", "break", ";", "}", "return", "weight", ";", "}", "</s>" ]	[ "Examine", "constraint", "string", "and", "operand", "type", "and", "determine", "a", "weight", "value", "." ]	[ "SystemZ", "SystemZ", "8", "12", "16", "20", "0x7fffffff" ]	SystemZISelLowering (2)	getSingleConstraintMatchWeight	SystemZ	CPU	LLVM	19,595	301	1	[]
[ "<s>", "void", "Tile64FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "const", "Tile64InstrInfo", "&", "TII", "=", "", "static_cast", "<", "const", "Tile64InstrInfo", "", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "DebugLoc", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "assert", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "T64", "::", "JRP", "&&", "\"Can only put epilog before 'jrp' instruction!\"", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "T64", "::", "LW", ")", ")", ".", "addReg", "(", "T64", "::", "LinkRegister", ")", ".", "addReg", "(", "T64", "::", "FramePointer", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "T64", "::", "MOVE", ")", ",", "T64", "::", "StackPointer", ")", ".", "addReg", "(", "T64", "::", "FramePointer", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "T64", "::", "ADDI", ")", ",", "T64", "::", "FramePointer", ")", ".", "addReg", "(", "T64", "::", "FramePointer", ")", ".", "addImm", "(", "4", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "T64", "::", "LW", ")", ")", ".", "addReg", "(", "T64", "::", "FramePointer", ")", ".", "addReg", "(", "T64", "::", "FramePointer", ")", ";", "}", "</s>" ]	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "Tile64", "T64::JRP", "\"Can only put epilog before 'jrp' instruction!\"", "T64::LW", "T64::LinkRegister", "T64::FramePointer", "T64::MOVE", "T64::StackPointer", "T64::FramePointer", "T64::ADDI", "T64::FramePointer", "T64::FramePointer", "4", "T64::LW", "T64::FramePointer", "T64::FramePointer" ]	Tile64FrameLowering	emitEpilogue	Tile64	VLIW	LLVM	19,596	202	1	[]
[ "<s>", "bool", "MipsConstantIslands", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "mf", ")", "{", "MF", "=", "&", "mf", ";", "MCP", "=", "mf", ".", "getConstantPool", "(", ")", ";", "STI", "=", "&", "mf", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"constant island machine function \"", "<<", "\"\\n\"", ")", ";", "if", "(", "!", "STI", "->", "inMips16Mode", "(", ")", "\|\|", "!", "MipsSubtarget", "::", "useConstantIslands", "(", ")", ")", "{", "return", "false", ";", "}", "TII", "=", "(", "const", "Mips16InstrInfo", "", ")", "MF", "->", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MFI", "=", "MF", "->", "getInfo", "<", "MipsFunctionInfo", ">", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"constant island processing \"", "<<", "\"\\n\"", ")", ";", "if", "(", "!", "PrescannedForConstants", ")", "prescanForConstants", "(", ")", ";", "HasFarJump", "=", "false", ";", "MF", "->", "getRegInfo", "(", ")", ".", "invalidateLiveness", "(", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "bool", "MadeChange", "=", "false", ";", "std", "::", "vector", "<", "MachineInstr", "", ">", "CPEMIs", ";", "if", "(", "!", "MCP", "->", "isEmpty", "(", ")", ")", "doInitialPlacement", "(", "CPEMIs", ")", ";", "initPICLabelUId", "(", "CPEMIs", ".", "size", "(", ")", ")", ";", "initializeFunctionInfo", "(", "CPEMIs", ")", ";", "CPEMIs", ".", "clear", "(", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "MadeChange", "\|=", "removeUnusedCPEntries", "(", ")", ";", "unsigned", "NoCPIters", "=", "0", ",", "NoBRIters", "=", "0", ";", "(", "void", ")", "NoBRIters", ";", "while", "(", "true", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Beginning CP iteration #\"", "<<", "NoCPIters", "<<", "'\\n'", ")", ";", "bool", "CPChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "CPChange", "\|=", "handleConstantPoolUser", "(", "i", ")", ";", "if", "(", "CPChange", "&&", "++", "NoCPIters", ">", "30", ")", "report_fatal_error", "(", "\"Constant Island pass failed to converge!\"", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "NewWaterList", ".", "clear", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Beginning BR iteration #\"", "<<", "NoBRIters", "<<", "'\\n'", ")", ";", "bool", "BRChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BRChange", "\|=", "fixupImmediateBr", "(", "ImmBranches", "[", "i", "]", ")", ";", "if", "(", "BRChange", "&&", "++", "NoBRIters", ">", "30", ")", "report_fatal_error", "(", "\"Branch Fix Up pass failed to converge!\"", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "CPChange", "&&", "!", "BRChange", ")", "break", ";", "MadeChange", "=", "true", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "'\\n'", ";", "dumpBBs", "(", ")", ")", ";", "BBInfo", ".", "clear", "(", ")", ";", "WaterList", ".", "clear", "(", ")", ";", "CPUsers", ".", "clear", "(", ")", ";", "CPEntries", ".", "clear", "(", ")", ";", "ImmBranches", ".", "clear", "(", ")", ";", "return", "MadeChange", ";", "}", "</s>" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Mips", "Mips", "Mips", "\"constant island machine function \"", "\"\\n\"", "Mips", "Mips", "Mips", "Mips", "\"constant island processing \"", "\"\\n\"", "0", "0", "\"Beginning CP iteration #\"", "0", "30", "\"Constant Island pass failed to converge!\"", "\"Beginning BR iteration #\"", "0", "30", "\"Branch Fix Up pass failed to converge!\"" ]	MipsConstantIslandPass1	runOnMachineFunction	Mips	CPU	LLVM	19,597	426	1	[]
[ "<s>", "static", "void", "permute_store", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "body", "=", "PATTERN", "(", "insn", ")", ";", "rtx", "src_reg", "=", "SET_SRC", "(", "body", ")", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "src_reg", ")", ";", "int", "n_elts", "=", "GET_MODE_NUNITS", "(", "mode", ")", ";", "int", "half_elts", "=", "n_elts", "/", "2", ";", "rtx", "par", "=", "gen_rtx_PARALLEL", "(", "mode", ",", "rtvec_alloc", "(", "n_elts", ")", ")", ";", "int", "i", ",", "j", ";", "for", "(", "i", "=", "0", ",", "j", "=", "half_elts", ";", "i", "<", "half_elts", ";", "++", "i", ",", "++", "j", ")", "XVECEXP", "(", "par", ",", "0", ",", "i", ")", "=", "GEN_INT", "(", "j", ")", ";", "for", "(", "i", "=", "half_elts", ",", "j", "=", "0", ";", "j", "<", "half_elts", ";", "++", "i", ",", "++", "j", ")", "XVECEXP", "(", "par", ",", "0", ",", "i", ")", "=", "GEN_INT", "(", "j", ")", ";", "rtx", "sel", "=", "gen_rtx_VEC_SELECT", "(", "mode", ",", "src_reg", ",", "par", ")", ";", "SET_SRC", "(", "body", ")", "=", "sel", ";", "INSN_CODE", "(", "insn", ")", "=", "-", "1", ";", "df_insn_rescan", "(", "insn", ")", ";", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "\"Replacing store %d with permuted store\\n\"", ",", "INSN_UID", "(", "insn", ")", ")", ";", "}", "</s>" ]	[ "Convert", "the", "non-permuting", "store", "INSN", "to", "a", "permuting", "one", "." ]	[ "rs6000", "2", "0", "0", "0", "0", "1", "\"Replacing store %d with permuted store\\n\"" ]	rs6000-p8swap	permute_store	rs6000	CPU	GCC	19,598	183	1	[]
[ "<s>", "SUnit", "", "ConvergingVLIWScheduler", "::", "pickNode", "(", "bool", "&", "IsTopNode", ")", "{", "if", "(", "DAG", "->", "top", "(", ")", "==", "DAG", "->", "bottom", "(", ")", ")", "{", "assert", "(", "Top", ".", "Available", ".", "empty", "(", ")", "&&", "Top", ".", "Pending", ".", "empty", "(", ")", "&&", "Bot", ".", "Available", ".", "empty", "(", ")", "&&", "Bot", ".", "Pending", ".", "empty", "(", ")", "&&", "\"ReadyQ garbage\"", ")", ";", "return", "nullptr", ";", "}", "SUnit", "", "SU", ";", "if", "(", "ForceTopDown", ")", "{", "SU", "=", "Top", ".", "pickOnlyChoice", "(", ")", ";", "if", "(", "!", "SU", ")", "{", "SchedCandidate", "TopCand", ";", "CandResult", "TopResult", "=", "pickNodeFromQueue", "(", "Top", ",", "DAG", "->", "getTopRPTracker", "(", ")", ",", "TopCand", ")", ";", "assert", "(", "TopResult", "!=", "NoCand", "&&", "\"failed to find the first candidate\"", ")", ";", "(", "void", ")", "TopResult", ";", "SU", "=", "TopCand", ".", "SU", ";", "}", "IsTopNode", "=", "true", ";", "}", "else", "if", "(", "ForceBottomUp", ")", "{", "SU", "=", "Bot", ".", "pickOnlyChoice", "(", ")", ";", "if", "(", "!", "SU", ")", "{", "SchedCandidate", "BotCand", ";", "CandResult", "BotResult", "=", "pickNodeFromQueue", "(", "Bot", ",", "DAG", "->", "getBotRPTracker", "(", ")", ",", "BotCand", ")", ";", "assert", "(", "BotResult", "!=", "NoCand", "&&", "\"failed to find the first candidate\"", ")", ";", "(", "void", ")", "BotResult", ";", "SU", "=", "BotCand", ".", "SU", ";", "}", "IsTopNode", "=", "false", ";", "}", "else", "{", "SU", "=", "pickNodeBidrectional", "(", "IsTopNode", ")", ";", "}", "if", "(", "SU", "->", "isTopReady", "(", ")", ")", "Top", ".", "removeReady", "(", "SU", ")", ";", "if", "(", "SU", "->", "isBottomReady", "(", ")", ")", "Bot", ".", "removeReady", "(", "SU", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"*** \"", "<<", "(", "IsTopNode", "?", "\"Top\"", ":", "\"Bottom\"", ")", "<<", "\" Scheduling instruction in cycle \"", "<<", "(", "IsTopNode", "?", "Top", ".", "CurrCycle", ":", "Bot", ".", "CurrCycle", ")", "<<", "\" (\"", "<<", "reportPackets", "(", ")", "<<", "\")\\n\"", ";", "SU", "->", "dump", "(", "DAG", ")", ")", ";", "return", "SU", ";", "}", "</s>" ]	[ "Pick", "the", "next", "node", "to", "schedule", ",", "or", "return", "NULL", "." ]	[ "Hexagon", "\"ReadyQ garbage\"", "\"failed to find the first candidate\"", "\"failed to find the first candidate\"", "\"*** \"", "\"Top\"", "\"Bottom\"", "\" Scheduling instruction in cycle \"", "\" (\"", "\")\\n\"" ]	HexagonMachineScheduler8	pickNode	Hexagon	DSP	LLVM	19,599	290	1	[]

[ "<s>", "bool", "WebAssemblyPeephole", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "{", "dbgs", "(", ")", "<<", "\"********** Store Results **********\\n\"", "<<", "\"********** Function: \"", "<<", "MF", ".", "getName", "(", ")", "<<", "'\\n'", ";", "}", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "WebAssemblyFunctionInfo", "&", "MFI", "=", "*", "MF", ".", "getInfo", "<", "WebAssemblyFunctionInfo", ">", "(", ")", ";", "const", "WebAssemblyTargetLowering", "&", "TLI", "=", "*", "MF", ".", "getSubtarget", "<", "WebAssemblySubtarget", ">", "(", ")", ".", "getTargetLowering", "(", ")", ";", "auto", "&", "LibInfo", "=", "getAnalysis", "<", "TargetLibraryInfoWrapperPass", ">", "(", ")", ".", "getTLI", "(", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "WebAssembly", "::", "STORE8_I32", ":", "case", "WebAssembly", "::", "STORE16_I32", ":", "case", "WebAssembly", "::", "STORE8_I64", ":", "case", "WebAssembly", "::", "STORE16_I64", ":", "case", "WebAssembly", "::", "STORE32_I64", ":", "case", "WebAssembly", "::", "STORE_F32", ":", "case", "WebAssembly", "::", "STORE_F64", ":", "case", "WebAssembly", "::", "STORE_I32", ":", "case", "WebAssembly", "::", "STORE_I64", ":", "{", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "0", ")", ";", "unsigned", "OldReg", "=", "MO", ".", "getReg", "(", ")", ";", "unsigned", "NewReg", "=", "MI", ".", "getOperand", "(", "WebAssembly", "::", "StoreValueOperandNo", ")", ".", "getReg", "(", ")", ";", "Changed", "|=", "MaybeRewriteToDiscard", "(", "OldReg", ",", "NewReg", ",", "MO", ",", "MFI", ",", "MRI", ")", ";", "break", ";", "}", "case", "WebAssembly", "::", "CALL_I32", ":", "case", "WebAssembly", "::", "CALL_I64", ":", "{", "MachineOperand", "&", "Op1", "=", "MI", ".", "getOperand", "(", "1", ")", ";", "if", "(", "Op1", ".", "isSymbol", "(", ")", ")", "{", "StringRef", "Name", "(", "Op1", ".", "getSymbolName", "(", ")", ")", ";", "if", "(", "Name", "==", "TLI", ".", "getLibcallName", "(", "RTLIB", "::", "MEMCPY", ")", "||", "Name", "==", "TLI", ".", "getLibcallName", "(", "RTLIB", "::", "MEMMOVE", ")", "||", "Name", "==", "TLI", ".", "getLibcallName", "(", "RTLIB", "::", "MEMSET", ")", ")", "{", "LibFunc", "::", "Func", "Func", ";", "if", "(", "LibInfo", ".", "getLibFunc", "(", "Name", ",", "Func", ")", ")", "{", "const", "auto", "&", "Op2", "=", "MI", ".", "getOperand", "(", "2", ")", ";", "if", "(", "!", "Op2", ".", "isReg", "(", ")", ")", "report_fatal_error", "(", "\"Peephole: call to builtin function with \"", "\"wrong signature, not consuming reg\"", ")", ";", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "0", ")", ";", "unsigned", "OldReg", "=", "MO", ".", "getReg", "(", ")", ";", "unsigned", "NewReg", "=", "Op2", ".", "getReg", "(", ")", ";", "if", "(", "GetRegClass", "(", "MRI", ",", "NewReg", ")", "!=", "GetRegClass", "(", "MRI", ",", "OldReg", ")", ")", "report_fatal_error", "(", "\"Peephole: call to builtin function with \"", "\"wrong signature, from/to mismatch\"", ")", ";", "Changed", "|=", "MaybeRewriteToDiscard", "(", "OldReg", ",", "NewReg", ",", "MO", ",", "MFI", ",", "MRI", ")", ";", "}", "}", "}", "}", "}", "return", "Changed", ";", "}", "</s>" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "WebAssembly", "WebAssembly", "\"********** Store Results **********\\n\"", "\"********** Function: \"", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly::STORE8_I32", "WebAssembly::STORE16_I32", "WebAssembly::STORE8_I64", "WebAssembly::STORE16_I64", "WebAssembly::STORE32_I64", "WebAssembly::STORE_F32", "WebAssembly::STORE_F64", "WebAssembly::STORE_I32", "WebAssembly::STORE_I64", "0", "WebAssembly::StoreValueOperandNo", "WebAssembly::CALL_I32", "WebAssembly::CALL_I64", "1", "2", "\"Peephole: call to builtin function with \"", "\"wrong signature, not consuming reg\"", "0", "\"Peephole: call to builtin function with \"", "\"wrong signature, from/to mismatch\"" ]

WebAssemblyPeephole1

runOnMachineFunction

WebAssembly

Virtual ISA

LLVM

19,500

420

1

[]

[ "<s>", "bool", "MipsSEInstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "switch", "(", "MI", "->", "getDesc", "(", ")", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "Mips", "::", "RetRA", ":", "expandRetRA", "(", "MBB", ",", "MI", ",", "Mips", "::", "RET", ")", ";", "break", ";", "case", "Mips", "::", "PseudoCVT_S_W", ":", "expandCvtFPInt", "(", "MBB", ",", "MI", ",", "Mips", "::", "CVT_S_W", ",", "Mips", "::", "MTC1", ",", "false", ")", ";", "break", ";", "case", "Mips", "::", "PseudoCVT_D32_W", ":", "expandCvtFPInt", "(", "MBB", ",", "MI", ",", "Mips", "::", "CVT_D32_W", ",", "Mips", "::", "MTC1", ",", "false", ")", ";", "break", ";", "case", "Mips", "::", "PseudoCVT_S_L", ":", "expandCvtFPInt", "(", "MBB", ",", "MI", ",", "Mips", "::", "CVT_S_L", ",", "Mips", "::", "DMTC1", ",", "true", ")", ";", "break", ";", "case", "Mips", "::", "PseudoCVT_D64_W", ":", "expandCvtFPInt", "(", "MBB", ",", "MI", ",", "Mips", "::", "CVT_D64_W", ",", "Mips", "::", "MTC1", ",", "true", ")", ";", "break", ";", "case", "Mips", "::", "PseudoCVT_D64_L", ":", "expandCvtFPInt", "(", "MBB", ",", "MI", ",", "Mips", "::", "CVT_D64_L", ",", "Mips", "::", "DMTC1", ",", "true", ")", ";", "break", ";", "case", "Mips", "::", "BuildPairF64", ":", "expandBuildPairF64", "(", "MBB", ",", "MI", ",", "false", ")", ";", "break", ";", "case", "Mips", "::", "BuildPairF64_64", ":", "expandBuildPairF64", "(", "MBB", ",", "MI", ",", "true", ")", ";", "break", ";", "case", "Mips", "::", "ExtractElementF64", ":", "expandExtractElementF64", "(", "MBB", ",", "MI", ",", "false", ")", ";", "break", ";", "case", "Mips", "::", "ExtractElementF64_64", ":", "expandExtractElementF64", "(", "MBB", ",", "MI", ",", "true", ")", ";", "break", ";", "case", "Mips", "::", "MIPSeh_return32", ":", "case", "Mips", "::", "MIPSeh_return64", ":", "expandEhReturn", "(", "MBB", ",", "MI", ")", ";", "break", ";", "}", "MBB", ".", "erase", "(", "MI", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]

[ "Mips", "Mips", "Mips::RetRA", "Mips::RET", "Mips::PseudoCVT_S_W", "Mips::CVT_S_W", "Mips::MTC1", "Mips::PseudoCVT_D32_W", "Mips::CVT_D32_W", "Mips::MTC1", "Mips::PseudoCVT_S_L", "Mips::CVT_S_L", "Mips::DMTC1", "Mips::PseudoCVT_D64_W", "Mips::CVT_D64_W", "Mips::MTC1", "Mips::PseudoCVT_D64_L", "Mips::CVT_D64_L", "Mips::DMTC1", "Mips::BuildPairF64", "Mips::BuildPairF64_64", "Mips::ExtractElementF64", "Mips::ExtractElementF64_64", "Mips::MIPSeh_return32", "Mips::MIPSeh_return64" ]

MipsSEInstrInfo8

expandPostRAPseudo

Mips

CPU

LLVM

19,501

274

1

[]

[ "<s>", "BitVector", "AArch64RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "AArch64FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "markSuperRegs", "(", "Reserved", ",", "AArch64", "::", "WSP", ")", ";", "markSuperRegs", "(", "Reserved", ",", "AArch64", "::", "WZR", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", "||", "TT", ".", "isOSDarwin", "(", ")", ")", "markSuperRegs", "(", "Reserved", ",", "AArch64", "::", "W29", ")", ";", "if", "(", "MF", ".", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ".", "isX18Reserved", "(", ")", ")", "markSuperRegs", "(", "Reserved", ",", "AArch64", "::", "W18", ")", ";", "if", "(", "MF", ".", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ".", "isX20Reserved", "(", ")", ")", "markSuperRegs", "(", "Reserved", ",", "AArch64", "::", "W20", ")", ";", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "markSuperRegs", "(", "Reserved", ",", "AArch64", "::", "W19", ")", ";", "assert", "(", "checkAllSuperRegsMarked", "(", "Reserved", ")", ")", ";", "return", "Reserved", ";", "}", "</s>" ]

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "at", "all", "times", ",", "e.g", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64::WSP", "AArch64::WZR", "AArch64::W29", "AArch64", "AArch64::W18", "AArch64", "AArch64::W20", "AArch64::W19" ]

AArch64RegisterInfo37

getReservedRegs

AArch64

CPU

LLVM

19,502

148

1

[]

[ "<s>", "void", "rs6000_emit_le_vsx_store", "(", "rtx", "dest", ",", "rtx", "source", ",", "machine_mode", "mode", ")", "{", "rtx", "tmp", ",", "permute_src", ",", "permute_tmp", ";", "gcc_assert", "(", "!", "reload_in_progress", "&&", "!", "lra_in_progress", "&&", "!", "reload_completed", ")", ";", "if", "(", "mode", "==", "TImode", "||", "mode", "==", "V1TImode", ")", "{", "mode", "=", "V2DImode", ";", "dest", "=", "adjust_address", "(", "dest", ",", "V2DImode", ",", "0", ")", ";", "source", "=", "gen_lowpart", "(", "V2DImode", ",", "source", ")", ";", "}", "tmp", "=", "can_create_pseudo_p", "(", ")", "?", "gen_reg_rtx_and_attrs", "(", "source", ")", ":", "source", ";", "permute_src", "=", "rs6000_gen_le_vsx_permute", "(", "source", ",", "mode", ")", ";", "permute_tmp", "=", "rs6000_gen_le_vsx_permute", "(", "tmp", ",", "mode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "tmp", ",", "permute_src", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "dest", ",", "permute_tmp", ")", ")", ";", "}", "</s>" ]

[ "Emit", "a", "little-endian", "store", "to", "vector", "memory", "location", "DEST", "from", "VSX", "register", "SOURCE", "in", "mode", "MODE", ".", "The", "store", "is", "done", "with", "two", "permuting", "insn", "'s", "that", "represent", "an", "xxpermdi", "and", "an", "stxvd2x", "." ]

[ "powerpcspe", "0" ]

powerpcspe

rs6000_emit_le_vsx_store

powerpcspe

CPU

GCC

19,503

120

1

[]

[ "<s>", "MipsSubtarget", "::", "MipsSubtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "bool", "little", ",", "const", "MipsTargetMachine", "&", "TM", ",", "unsigned", "StackAlignOverride", ")", ":", "MipsGenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "MipsArchVersion", "(", "MipsDefault", ")", ",", "IsLittle", "(", "little", ")", ",", "IsSoftFloat", "(", "false", ")", ",", "IsSingleFloat", "(", "false", ")", ",", "IsFPXX", "(", "false", ")", ",", "NoABICalls", "(", "false", ")", ",", "IsFP64bit", "(", "false", ")", ",", "UseOddSPReg", "(", "true", ")", ",", "IsNaN2008bit", "(", "false", ")", ",", "IsGP64bit", "(", "false", ")", ",", "HasVFPU", "(", "false", ")", ",", "HasCnMips", "(", "false", ")", ",", "HasMips3_32", "(", "false", ")", ",", "HasMips3_32r2", "(", "false", ")", ",", "HasMips4_32", "(", "false", ")", ",", "HasMips4_32r2", "(", "false", ")", ",", "HasMips5_32r2", "(", "false", ")", ",", "InMips16Mode", "(", "false", ")", ",", "InMips16HardFloat", "(", "Mips16HardFloat", ")", ",", "InMicroMipsMode", "(", "false", ")", ",", "HasDSP", "(", "false", ")", ",", "HasDSPR2", "(", "false", ")", ",", "HasDSPR3", "(", "false", ")", ",", "AllowMixed16_32", "(", "Mixed16_32", "|", "Mips_Os16", ")", ",", "Os16", "(", "Mips_Os16", ")", ",", "HasMSA", "(", "false", ")", ",", "UseTCCInDIV", "(", "false", ")", ",", "HasSym32", "(", "false", ")", ",", "HasEVA", "(", "false", ")", ",", "DisableMadd4", "(", "false", ")", ",", "HasMT", "(", "false", ")", ",", "StackAlignOverride", "(", "StackAlignOverride", ")", ",", "TM", "(", "TM", ")", ",", "TargetTriple", "(", "TT", ")", ",", "TSInfo", "(", ")", ",", "InstrInfo", "(", "MipsInstrInfo", "::", "create", "(", "initializeSubtargetDependencies", "(", "CPU", ",", "FS", ",", "TM", ")", ")", ")", ",", "FrameLowering", "(", "MipsFrameLowering", "::", "create", "(", "*", "this", ")", ")", ",", "TLInfo", "(", "MipsTargetLowering", "::", "create", "(", "TM", ",", "*", "this", ")", ")", "{", "if", "(", "MipsArchVersion", "==", "MipsDefault", ")", "MipsArchVersion", "=", "Mips32", ";", "if", "(", "MipsArchVersion", "==", "Mips1", ")", "report_fatal_error", "(", "\"Code generation for MIPS-I is not implemented\"", ",", "false", ")", ";", "if", "(", "MipsArchVersion", "==", "Mips5", ")", "report_fatal_error", "(", "\"Code generation for MIPS-V is not implemented\"", ",", "false", ")", ";", "assert", "(", "(", "(", "!", "isGP64bit", "(", ")", "&&", "isABI_O32", "(", ")", ")", "||", "(", "isGP64bit", "(", ")", "&&", "(", "isABI_N32", "(", ")", "||", "isABI_N64", "(", ")", ")", ")", ")", "&&", "\"Invalid Arch & ABI pair.\"", ")", ";", "if", "(", "hasMSA", "(", ")", "&&", "!", "isFP64bit", "(", ")", ")", "report_fatal_error", "(", "\"MSA requires a 64-bit FPU register file (FR=1 mode). \"", "\"See -mattr=+fp64.\"", ",", "false", ")", ";", "if", "(", "!", "isABI_O32", "(", ")", "&&", "!", "useOddSPReg", "(", ")", ")", "report_fatal_error", "(", "\"-mattr=+nooddspreg requires the O32 ABI.\"", ",", "false", ")", ";", "if", "(", "IsFPXX", "&&", "(", "isABI_N32", "(", ")", "||", "isABI_N64", "(", ")", ")", ")", "report_fatal_error", "(", "\"FPXX is not permitted for the N32/N64 ABI's.\"", ",", "false", ")", ";", "if", "(", "hasMips64r6", "(", ")", "&&", "InMicroMipsMode", ")", "report_fatal_error", "(", "\"microMIPS64R6 is not supported\"", ",", "false", ")", ";", "if", "(", "hasMips32r6", "(", ")", ")", "{", "StringRef", "ISA", "=", "hasMips64r6", "(", ")", "?", "\"MIPS64r6\"", ":", "\"MIPS32r6\"", ";", "assert", "(", "isFP64bit", "(", ")", ")", ";", "assert", "(", "isNaN2008", "(", ")", ")", ";", "if", "(", "hasDSP", "(", ")", ")", "report_fatal_error", "(", "ISA", "+", "\" is not compatible with the DSP ASE\"", ",", "false", ")", ";", "}", "if", "(", "NoABICalls", "&&", "TM", ".", "isPositionIndependent", "(", ")", ")", "report_fatal_error", "(", "\"position-independent code requires '-mabicalls'\"", ")", ";", "if", "(", "isABI_N64", "(", ")", "&&", "!", "TM", ".", "isPositionIndependent", "(", ")", "&&", "!", "hasSym32", "(", ")", ")", "NoABICalls", "=", "true", ";", "UseSmallSection", "=", "GPOpt", ";", "if", "(", "!", "NoABICalls", "&&", "GPOpt", ")", "{", "errs", "(", ")", "<<", "\"warning: cannot use small-data accesses for '-mabicalls'\"", "<<", "\"\\n\"", ";", "UseSmallSection", "=", "false", ";", "}", "}", "</s>" ]

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "\"Code generation for MIPS-I is not implemented\"", "Mips", "Mips", "\"Code generation for MIPS-V is not implemented\"", "\"Invalid Arch & ABI pair.\"", "\"MSA requires a 64-bit FPU register file (FR=1 mode). \"", "\"See -mattr=+fp64.\"", "\"-mattr=+nooddspreg requires the O32 ABI.\"", "\"FPXX is not permitted for the N32/N64 ABI's.\"", "Mips", "Mips", "\"microMIPS64R6 is not supported\"", "Mips", "Mips", "\"MIPS64r6\"", "\"MIPS32r6\"", "\" is not compatible with the DSP ASE\"", "\"position-independent code requires '-mabicalls'\"", "\"warning: cannot use small-data accesses for '-mabicalls'\"", "\"\\n\"" ]

MipsSubtarget44

MipsSubtarget

Mips

CPU

LLVM

19,504

508

1

[]

[ "<s>", "static", "bool", "arm_r3_live_at_start_p", "(", "void", ")", "{", "return", "REGNO_REG_SET_P", "(", "df_get_live_out", "(", "ENTRY_BLOCK_PTR_FOR_FN", "(", "cfun", ")", ")", ",", "3", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "r3", "is", "live", "at", "the", "start", "of", "the", "function", "." ]

[ "arm", "3" ]

arm

arm_r3_live_at_start_p

arm

CPU

GCC

19,505

22

1

[]

[ "<s>", "void", "setKind", "(", "BaseKind", "K", ")", "{", "Kind", "=", "K", ";", "}", "</s>" ]

[ "Setter", "for", "the", "kind", "of", "this", "node", "." ]

[ "Mips" ]

MipsFastISel

setKind

Mips

CPU

LLVM

19,506

12

1

[]

[ "<s>", "int", "getOperandLatency", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "SDNode", "*", "DefNode", ",", "unsigned", "DefIdx", ",", "SDNode", "*", "UseNode", ",", "unsigned", "UseIdx", ")", "const", "override", "{", "return", "PPCGenInstrInfo", "::", "getOperandLatency", "(", "ItinData", ",", "DefNode", ",", "DefIdx", ",", "UseNode", ",", "UseIdx", ")", ";", "}", "</s>" ]

[ "Compute", "and", "return", "the", "use", "operand", "latency", "of", "a", "given", "pair", "of", "def", "and", "use", "." ]

[ "PowerPC", "PPC" ]

PPCInstrInfo (2)2

getOperandLatency

PowerPC

CPU

LLVM

19,507

42

1

[]

[ "<s>", "void", "MipsInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Opc", "=", "0", ";", "if", "(", "RC", "==", "Mips", "::", "CPURegsRegisterClass", ")", "Opc", "=", "IsN64", "?", "Mips", "::", "LW_P8", ":", "Mips", "::", "LW", ";", "else", "if", "(", "RC", "==", "Mips", "::", "CPU64RegsRegisterClass", ")", "Opc", "=", "IsN64", "?", "Mips", "::", "LD_P8", ":", "Mips", "::", "LD", ";", "else", "if", "(", "RC", "==", "Mips", "::", "FGR32RegisterClass", ")", "Opc", "=", "IsN64", "?", "Mips", "::", "LWC1_P8", ":", "Mips", "::", "LWC1", ";", "else", "if", "(", "RC", "==", "Mips", "::", "AFGR64RegisterClass", ")", "Opc", "=", "Mips", "::", "LDC1", ";", "else", "if", "(", "RC", "==", "Mips", "::", "FGR64RegisterClass", ")", "Opc", "=", "IsN64", "?", "Mips", "::", "LDC164_P8", ":", "Mips", "::", "LDC164", ";", "assert", "(", "Opc", "&&", "\"Register class not handled!\"", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "0", ")", ";", "}", "</s>" ]

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "Mips", "Mips", "0", "Mips::CPURegsRegisterClass", "Mips::LW_P8", "Mips::LW", "Mips::CPU64RegsRegisterClass", "Mips::LD_P8", "Mips::LD", "Mips::FGR32RegisterClass", "Mips::LWC1_P8", "Mips::LWC1", "Mips::AFGR64RegisterClass", "Mips::LDC1", "Mips::FGR64RegisterClass", "Mips::LDC164_P8", "Mips::LDC164", "\"Register class not handled!\"", "0" ]

MipsInstrInfo11

loadRegFromStackSlot

Mips

CPU

LLVM

19,508

190

1

[]

[ "<s>", "static", "void", "mips_expand_vi_constant", "(", "machine_mode", "vmode", ",", "unsigned", "nelt", ",", "rtx", "target", ",", "rtx", "vals", ")", "{", "rtvec", "vec", "=", "shallow_copy_rtvec", "(", "XVEC", "(", "vals", ",", "0", ")", ")", ";", "unsigned", "i", ";", "for", "(", "i", "=", "0", ";", "i", "<", "nelt", ";", "++", "i", ")", "{", "rtx", "elem", "=", "RTVEC_ELT", "(", "vec", ",", "i", ")", ";", "if", "(", "!", "mips_constant_elt_p", "(", "elem", ")", ")", "RTVEC_ELT", "(", "vec", ",", "i", ")", "=", "CONST0_RTX", "(", "GET_MODE", "(", "elem", ")", ")", ";", "}", "emit_move_insn", "(", "target", ",", "gen_rtx_CONST_VECTOR", "(", "vmode", ",", "vec", ")", ")", ";", "}", "</s>" ]

[ "A", "subroutine", "of", "mips_expand_vec_init", ",", "replacing", "all", "of", "the", "non-constant", "elements", "of", "VALS", "with", "zeros", ",", "copy", "the", "constant", "vector", "to", "TARGET", "." ]

[ "mips", "0", "0" ]

mips

mips_expand_vi_constant

mips

CPU

GCC

19,509

94

1

[]

[ "<s>", "int", "ix86_attr_length_vex_default", "(", "rtx_insn", "*", "insn", ",", "bool", "has_0f_opcode", ",", "bool", "has_vex_w", ")", "{", "int", "i", ",", "reg_only", "=", "2", "+", "1", ";", "bool", "has_mem", "=", "false", ";", "if", "(", "!", "has_0f_opcode", "||", "has_vex_w", ")", "return", "3", "+", "1", ";", "if", "(", "!", "TARGET_64BIT", ")", "return", "2", "+", "1", ";", "extract_insn_cached", "(", "insn", ")", ";", "for", "(", "i", "=", "recog_data", ".", "n_operands", "-", "1", ";", "i", ">=", "0", ";", "--", "i", ")", "if", "(", "REG_P", "(", "recog_data", ".", "operand", "[", "i", "]", ")", ")", "{", "if", "(", "GET_MODE", "(", "recog_data", ".", "operand", "[", "i", "]", ")", "==", "DImode", "&&", "GENERAL_REG_P", "(", "recog_data", ".", "operand", "[", "i", "]", ")", ")", "return", "3", "+", "1", ";", "if", "(", "REX_INT_REGNO_P", "(", "recog_data", ".", "operand", "[", "i", "]", ")", "||", "REX_SSE_REGNO_P", "(", "recog_data", ".", "operand", "[", "i", "]", ")", ")", "reg_only", "=", "3", "+", "1", ";", "}", "else", "if", "(", "MEM_P", "(", "recog_data", ".", "operand", "[", "i", "]", ")", ")", "{", "if", "(", "x86_extended_reg_mentioned_p", "(", "recog_data", ".", "operand", "[", "i", "]", ")", ")", "return", "3", "+", "1", ";", "has_mem", "=", "true", ";", "}", "return", "has_mem", "?", "2", "+", "1", ":", "reg_only", ";", "}", "</s>" ]

[ "Compute", "default", "value", "for", "``", "length_vex", "''", "attribute", ".", "It", "includes", "2", "or", "3", "byte", "VEX", "prefix", "and", "1", "opcode", "byte", "." ]

[ "i386", "2", "1", "3", "1", "2", "1", "1", "0", "3", "1", "3", "1", "3", "1", "2", "1" ]

i3861

ix86_attr_length_vex_default

i386

CPU

GCC

19,510

189

1

[]

[ "<s>", "void", "erase", "(", "iterator", "it", ")", "{", "m_SectToExData", ".", "erase", "(", "it", ")", ";", "}", "</s>" ]

[ "erase", "-", "Erases", "an", "element", "identified", "by", "Key", ",", "if", "it", "exists", "." ]

[ "ARM" ]

ARMException

erase

ARM

CPU

LLVM

19,511

15

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "FunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "R600" ]

SIAnnotateControlFlow

getAnalysisUsage

R600

GPU

LLVM

19,512

36

1

[]

[ "<s>", "unsigned", "getMask", "(", ")", "const", "{", "return", "Mask", ";", "}", "</s>" ]

[ "Return", "the", "mask", "used", "by", "this", "recipe", "." ]

[ "M68k" ]

M68kCollapseMOVEMPass

getMask

M68k

MPU

LLVM

19,513

10

1

[]

[ "<s>", "void", "visium_expand_int_cstore", "(", "rtx", "*", "operands", ",", "enum", "machine_mode", "mode", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "1", "]", ")", ";", "rtx", "op0", "=", "operands", "[", "0", "]", ",", "op1", "=", "operands", "[", "2", "]", ",", "op2", "=", "operands", "[", "3", "]", ",", "sltu", ";", "bool", "reverse", "=", "false", ";", "switch", "(", "code", ")", "{", "case", "EQ", ":", "case", "NE", ":", "if", "(", "op2", "!=", "const0_rtx", ")", "op1", "=", "force_reg", "(", "mode", ",", "gen_rtx_XOR", "(", "mode", ",", "op1", ",", "op2", ")", ")", ";", "op1", "=", "gen_rtx_NOT", "(", "mode", ",", "op1", ")", ";", "op2", "=", "constm1_rtx", ";", "if", "(", "code", "==", "EQ", ")", "reverse", "=", "true", ";", "break", ";", "case", "LEU", ":", "case", "GEU", ":", "code", "=", "reverse_condition", "(", "code", ")", ";", "reverse", "=", "true", ";", "case", "LTU", ":", "case", "GTU", ":", "if", "(", "code", "==", "GTU", ")", "{", "rtx", "tmp", "=", "op1", ";", "op1", "=", "op2", ";", "op2", "=", "tmp", ";", "}", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "sltu", "=", "gen_rtx_LTU", "(", "SImode", ",", "op1", ",", "op2", ")", ";", "if", "(", "reverse", ")", "{", "rtx", "tmp", "=", "copy_to_mode_reg", "(", "SImode", ",", "gen_rtx_NEG", "(", "SImode", ",", "sltu", ")", ")", ";", "emit_insn", "(", "gen_add3_insn", "(", "op0", ",", "tmp", ",", "const1_rtx", ")", ")", ";", "}", "else", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "op0", ",", "sltu", ")", ")", ";", "}", "</s>" ]

[ "Expand", "a", "cstore", "of", "OPERANDS", "in", "MODE", "for", "EQ/NE/LTU/GTU/GEU/LEU", ".", "We", "generate", "the", "result", "in", "the", "C", "flag", "and", "use", "the", "ADC/SUBC", "instructions", "to", "write", "it", "into", "the", "destination", "register", ".", "It", "would", "also", "be", "possible", "to", "implement", "support", "for", "LT/GT/LE/GE", "by", "means", "of", "the", "RFLAG", "instruction", "followed", "by", "some", "shifts", ",", "but", "this", "can", "pessimize", "the", "generated", "code", "." ]

[ "visium", "1", "0", "2", "3" ]

visium2

visium_expand_int_cstore

visium

Virtual ISA

GCC

19,514

222

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MachineLoopInfo", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineLoopInfo", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "Hexagon" ]

HexagonSplitDouble

getAnalysisUsage

Hexagon

DSP

LLVM

19,515

36

1

[]

[ "<s>", "param_iterator", "arg_begin", "(", ")", "const", "{", "return", "ArgumentParams", ".", "begin", "(", ")", ";", "}", "</s>" ]

[ "Return", "the", "iterator", "pointing", "to", "the", "beginning", "of", "the", "argument", "list", "." ]

[ "PTX" ]

PTXParamManager

arg_begin

PTX

GPU

LLVM

19,516

14

1

[]

[ "<s>", "bool", "s390_const_operand_ok", "(", "tree", "arg", ",", "int", "argnum", ",", "int", "op_flags", ",", "tree", "decl", ")", "{", "if", "(", "O_UIMM_P", "(", "op_flags", ")", ")", "{", "unsigned", "HOST_WIDE_INT", "bitwidths", "[", "]", "=", "{", "1", ",", "2", ",", "3", ",", "4", ",", "5", ",", "8", ",", "12", ",", "16", ",", "32", ",", "4", "}", ";", "unsigned", "HOST_WIDE_INT", "bitmasks", "[", "]", "=", "{", "0", ",", "0", ",", "0", ",", "0", ",", "0", ",", "0", ",", "0", ",", "0", ",", "0", ",", "12", "}", ";", "unsigned", "HOST_WIDE_INT", "bitwidth", "=", "bitwidths", "[", "op_flags", "-", "O_U1", "]", ";", "unsigned", "HOST_WIDE_INT", "bitmask", "=", "bitmasks", "[", "op_flags", "-", "O_U1", "]", ";", "gcc_assert", "(", "ARRAY_SIZE", "(", "bitwidths", ")", "==", "(", "O_M12", "-", "O_U1", "+", "1", ")", ")", ";", "gcc_assert", "(", "ARRAY_SIZE", "(", "bitmasks", ")", "==", "(", "O_M12", "-", "O_U1", "+", "1", ")", ")", ";", "if", "(", "!", "tree_fits_uhwi_p", "(", "arg", ")", "||", "tree_to_uhwi", "(", "arg", ")", ">", "(", "HOST_WIDE_INT_1U", "<<", "bitwidth", ")", "-", "1", "||", "(", "bitmask", "&&", "tree_to_uhwi", "(", "arg", ")", "&", "~", "bitmask", ")", ")", "{", "if", "(", "bitmask", ")", "{", "gcc_assert", "(", "bitmask", "<", "16", ")", ";", "char", "values", "[", "120", "]", "=", "\"\"", ";", "for", "(", "unsigned", "HOST_WIDE_INT", "i", "=", "0", ";", "i", "<=", "bitmask", ";", "i", "++", ")", "{", "char", "buf", "[", "5", "]", ";", "if", "(", "i", "&", "~", "bitmask", ")", "continue", ";", "int", "ret", "=", "snprintf", "(", "buf", ",", "5", ",", "HOST_WIDE_INT_PRINT_UNSIGNED", ",", "i", "&", "bitmask", ")", ";", "gcc_assert", "(", "ret", "<", "5", ")", ";", "strcat", "(", "values", ",", "buf", ")", ";", "if", "(", "i", "<", "bitmask", ")", "strcat", "(", "values", ",", "\", \"", ")", ";", "}", "error", "(", "\"constant argument %d for builtin %qF is invalid (%s)\"", ",", "argnum", ",", "decl", ",", "values", ")", ";", "}", "else", "error", "(", "\"constant argument %d for builtin %qF is out of range (0-%wu)\"", ",", "argnum", ",", "decl", ",", "(", "HOST_WIDE_INT_1U", "<<", "bitwidth", ")", "-", "1", ")", ";", "return", "false", ";", "}", "}", "if", "(", "O_SIMM_P", "(", "op_flags", ")", ")", "{", "int", "bitwidths", "[", "]", "=", "{", "2", ",", "3", ",", "4", ",", "5", ",", "8", ",", "12", ",", "16", ",", "32", "}", ";", "int", "bitwidth", "=", "bitwidths", "[", "op_flags", "-", "O_S2", "]", ";", "if", "(", "!", "tree_fits_shwi_p", "(", "arg", ")", "||", "tree_to_shwi", "(", "arg", ")", "<", "-", "(", "HOST_WIDE_INT_1", "<<", "(", "bitwidth", "-", "1", ")", ")", "||", "tree_to_shwi", "(", "arg", ")", ">", "(", "(", "HOST_WIDE_INT_1", "<<", "(", "bitwidth", "-", "1", ")", ")", "-", "1", ")", ")", "{", "error", "(", "\"constant argument %d for builtin %qF is out of range \"", "\"(%wd-%wd)\"", ",", "argnum", ",", "decl", ",", "-", "(", "HOST_WIDE_INT_1", "<<", "(", "bitwidth", "-", "1", ")", ")", ",", "(", "HOST_WIDE_INT_1", "<<", "(", "bitwidth", "-", "1", ")", ")", "-", "1", ")", ";", "return", "false", ";", "}", "}", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "ARG", "is", "appropriate", "as", "argument", "number", "ARGNUM", "of", "builtin", "DECL", ".", "The", "operand", "flags", "from", "s390-builtins.def", "have", "to", "passed", "as", "OP_FLAGS", "." ]

[ "s390", "1", "2", "3", "4", "5", "8", "12", "16", "32", "4", "0", "0", "0", "0", "0", "0", "0", "0", "0", "12", "1", "1", "1", "16", "120", "\"\"", "0", "5", "5", "5", "\", \"", "\"constant argument %d for builtin %qF is invalid (%s)\"", "\"constant argument %d for builtin %qF is out of range (0-%wu)\"", "1", "2", "3", "4", "5", "8", "12", "16", "32", "1", "1", "1", "\"constant argument %d for builtin %qF is out of range \"", "\"(%wd-%wd)\"", "1", "1", "1" ]

s390

s390_const_operand_ok

s390

MPU

GCC

19,517

425

1

[]

[ "<s>", "static", "int", "s390_sched_score", "(", "rtx_insn", "*", "insn", ")", "{", "unsigned", "int", "mask", "=", "s390_get_sched_attrmask", "(", "insn", ")", ";", "int", "score", "=", "0", ";", "switch", "(", "s390_sched_state", ")", "{", "case", "0", ":", "if", "(", "(", "mask", "&", "S390_OOO_SCHED_ATTR_MASK_CRACKED", ")", "!=", "0", "||", "(", "mask", "&", "S390_OOO_SCHED_ATTR_MASK_EXPANDED", ")", "!=", "0", ")", "score", "+=", "5", ";", "if", "(", "(", "mask", "&", "S390_OOO_SCHED_ATTR_MASK_GROUPALONE", ")", "!=", "0", ")", "score", "+=", "10", ";", "case", "1", ":", "if", "(", "(", "mask", "&", "S390_OOO_SCHED_ATTR_MASK_CRACKED", ")", "==", "0", "&&", "(", "mask", "&", "S390_OOO_SCHED_ATTR_MASK_EXPANDED", ")", "==", "0", "&&", "(", "mask", "&", "S390_OOO_SCHED_ATTR_MASK_GROUPALONE", ")", "==", "0", ")", "score", "+=", "10", ";", "if", "(", "(", "mask", "&", "S390_OOO_SCHED_ATTR_MASK_ENDGROUP", ")", "==", "0", ")", "score", "+=", "5", ";", "break", ";", "case", "2", ":", "if", "(", "(", "mask", "&", "S390_OOO_SCHED_ATTR_MASK_CRACKED", ")", "==", "0", "&&", "(", "mask", "&", "S390_OOO_SCHED_ATTR_MASK_EXPANDED", ")", "==", "0", "&&", "(", "mask", "&", "S390_OOO_SCHED_ATTR_MASK_GROUPALONE", ")", "==", "0", ")", "score", "+=", "10", ";", "if", "(", "(", "mask", "&", "S390_OOO_SCHED_ATTR_MASK_ENDGROUP", ")", "!=", "0", ")", "score", "+=", "10", ";", "break", ";", "case", "S390_OOO_SCHED_STATE_NORMAL", ":", "if", "(", "(", "mask", "&", "S390_OOO_SCHED_ATTR_MASK_CRACKED", ")", "==", "0", "&&", "(", "mask", "&", "S390_OOO_SCHED_ATTR_MASK_EXPANDED", ")", "==", "0", ")", "score", "+=", "5", ";", "if", "(", "(", "mask", "&", "S390_OOO_SCHED_ATTR_MASK_GROUPALONE", ")", "!=", "0", ")", "score", "+=", "10", ";", "break", ";", "case", "S390_OOO_SCHED_STATE_CRACKED", ":", "if", "(", "(", "mask", "&", "S390_OOO_SCHED_ATTR_MASK_CRACKED", ")", "!=", "0", "||", "(", "mask", "&", "S390_OOO_SCHED_ATTR_MASK_EXPANDED", ")", "!=", "0", ")", "score", "+=", "5", ";", "break", ";", "}", "return", "score", ";", "}", "</s>" ]

[ "Return", "the", "scheduling", "score", "for", "INSN", ".", "The", "higher", "the", "score", "the", "better", ".", "The", "score", "is", "calculated", "from", "the", "OOO", "scheduling", "attributes", "of", "INSN", "and", "the", "scheduling", "state", "s390_sched_state", "." ]

[ "s390", "0", "0", "0", "0", "5", "0", "10", "1", "0", "0", "0", "10", "0", "5", "2", "0", "0", "0", "10", "0", "10", "0", "0", "5", "0", "10", "0", "0", "5" ]

s3904

s390_sched_score

s390

MPU

GCC

19,518

238

1

[]

[ "<s>", "static", "void", "aarch64_update_cpp_builtins", "(", "cpp_reader", "*", "pfile", ")", "{", "aarch64_def_or_undef", "(", "flag_unsafe_math_optimizations", ",", "\"__ARM_FP_FAST\"", ",", "pfile", ")", ";", "builtin_define_with_int_value", "(", "\"__ARM_ARCH\"", ",", "aarch64_architecture_version", ")", ";", "builtin_define_with_int_value", "(", "\"__ARM_SIZEOF_MINIMAL_ENUM\"", ",", "flag_short_enums", "?", "1", ":", "4", ")", ";", "aarch64_def_or_undef", "(", "TARGET_BIG_END", ",", "\"__AARCH64EB__\"", ",", "pfile", ")", ";", "aarch64_def_or_undef", "(", "TARGET_BIG_END", ",", "\"__ARM_BIG_ENDIAN\"", ",", "pfile", ")", ";", "aarch64_def_or_undef", "(", "!", "TARGET_BIG_END", ",", "\"__AARCH64EL__\"", ",", "pfile", ")", ";", "aarch64_def_or_undef", "(", "TARGET_FLOAT", ",", "\"__ARM_FEATURE_FMA\"", ",", "pfile", ")", ";", "if", "(", "TARGET_FLOAT", "||", "TARGET_SIMD", ")", "{", "builtin_define_with_int_value", "(", "\"__ARM_FP\"", ",", "0x0E", ")", ";", "builtin_define", "(", "\"__ARM_FP16_FORMAT_IEEE\"", ")", ";", "builtin_define", "(", "\"__ARM_FP16_ARGS\"", ")", ";", "}", "else", "cpp_undef", "(", "pfile", ",", "\"__ARM_FP\"", ")", ";", "aarch64_def_or_undef", "(", "TARGET_SIMD", ",", "\"__ARM_FEATURE_NUMERIC_MAXMIN\"", ",", "pfile", ")", ";", "aarch64_def_or_undef", "(", "TARGET_SIMD", ",", "\"__ARM_NEON\"", ",", "pfile", ")", ";", "aarch64_def_or_undef", "(", "TARGET_CRC32", ",", "\"__ARM_FEATURE_CRC32\"", ",", "pfile", ")", ";", "cpp_undef", "(", "pfile", ",", "\"__AARCH64_CMODEL_TINY__\"", ")", ";", "cpp_undef", "(", "pfile", ",", "\"__AARCH64_CMODEL_SMALL__\"", ")", ";", "cpp_undef", "(", "pfile", ",", "\"__AARCH64_CMODEL_LARGE__\"", ")", ";", "switch", "(", "aarch64_cmodel", ")", "{", "case", "AARCH64_CMODEL_TINY", ":", "case", "AARCH64_CMODEL_TINY_PIC", ":", "builtin_define", "(", "\"__AARCH64_CMODEL_TINY__\"", ")", ";", "break", ";", "case", "AARCH64_CMODEL_SMALL", ":", "case", "AARCH64_CMODEL_SMALL_PIC", ":", "builtin_define", "(", "\"__AARCH64_CMODEL_SMALL__\"", ")", ";", "break", ";", "case", "AARCH64_CMODEL_LARGE", ":", "builtin_define", "(", "\"__AARCH64_CMODEL_LARGE__\"", ")", ";", "break", ";", "default", ":", "break", ";", "}", "aarch64_def_or_undef", "(", "TARGET_ILP32", ",", "\"_ILP32\"", ",", "pfile", ")", ";", "aarch64_def_or_undef", "(", "TARGET_ILP32", ",", "\"__ILP32__\"", ",", "pfile", ")", ";", "aarch64_def_or_undef", "(", "TARGET_CRYPTO", ",", "\"__ARM_FEATURE_CRYPTO\"", ",", "pfile", ")", ";", "aarch64_def_or_undef", "(", "TARGET_SIMD_RDMA", ",", "\"__ARM_FEATURE_QRDMX\"", ",", "pfile", ")", ";", "}", "</s>" ]

[ "Undefine/redefine", "macros", "that", "depend", "on", "the", "current", "backend", "state", "and", "may", "need", "to", "change", "when", "a", "target", "pragma", "modifies", "the", "backend", "state", "." ]

[ "aarch64", "\"__ARM_FP_FAST\"", "\"__ARM_ARCH\"", "\"__ARM_SIZEOF_MINIMAL_ENUM\"", "1", "4", "\"__AARCH64EB__\"", "\"__ARM_BIG_ENDIAN\"", "\"__AARCH64EL__\"", "\"__ARM_FEATURE_FMA\"", "\"__ARM_FP\"", "0x0E", "\"__ARM_FP16_FORMAT_IEEE\"", "\"__ARM_FP16_ARGS\"", "\"__ARM_FP\"", "\"__ARM_FEATURE_NUMERIC_MAXMIN\"", "\"__ARM_NEON\"", "\"__ARM_FEATURE_CRC32\"", "\"__AARCH64_CMODEL_TINY__\"", "\"__AARCH64_CMODEL_SMALL__\"", "\"__AARCH64_CMODEL_LARGE__\"", "\"__AARCH64_CMODEL_TINY__\"", "\"__AARCH64_CMODEL_SMALL__\"", "\"__AARCH64_CMODEL_LARGE__\"", "\"_ILP32\"", "\"__ILP32__\"", "\"__ARM_FEATURE_CRYPTO\"", "\"__ARM_FEATURE_QRDMX\"" ]

aarch64-c2

aarch64_update_cpp_builtins

aarch64

CPU

GCC

19,519

237

1

[]

[ "<s>", "const", "uint32_t", "*", "AVRRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "const", "AVRMachineFunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "AVRMachineFunctionInfo", ">", "(", ")", ";", "return", "AFI", "->", "isInterruptOrSignalHandler", "(", ")", "?", "CSR_Interrupts_RegMask", ":", "CSR_Normal_RegMask", ";", "}", "</s>" ]

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "AVR", "AVR", "AVR", "AVR" ]

AVRRegisterInfo10

getCallPreservedMask

AVR

MPU

LLVM

19,520

45

1

[]

[ "<s>", "bool", "RV16KAsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "{", "if", "(", "(", "Count", "%", "2", ")", "!=", "0", ")", "return", "false", ";", "Count", "/=", "2", ";", "for", "(", "uint64_t", "i", "=", "0", ";", "i", "<", "Count", ";", "++", "i", ")", "OS", ".", "write", "(", "\"\\0\\0\"", ",", "2", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "RV16K", "RV16K", "2", "0", "2", "0", "\"\\0\\0\"", "2" ]

RV16KAsmBackend

writeNopData

RV16K

Virtual ISA

LLVM

19,521

58

1

[]

[ "<s>", "void", "LC3bAsmPrinter", "::", "emitFrameDirective", "(", ")", "{", "}", "</s>" ]

[ "Frame", "Directive", "." ]

[ "LC3b", "LC3b" ]

LC3bAsmPrinter

emitFrameDirective

LC3b

CPU

LLVM

19,522

8

1

[]

[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "{", "assert", "(", "0", "&&", "\"RelaxInstruction() unimplemented\"", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]

[ "Mips", "0", "\"RelaxInstruction() unimplemented\"" ]

MipsAsmBackend11

fixupNeedsRelaxation

Mips

CPU

LLVM

19,523

34

1

[]

[ "<s>", "static", "bool", "mips_scalar_mode_supported_p", "(", "scalar_mode", "mode", ")", "{", "if", "(", "ALL_FIXED_POINT_MODE_P", "(", "mode", ")", "&&", "GET_MODE_PRECISION", "(", "mode", ")", "<=", "2", "*", "BITS_PER_WORD", ")", "return", "true", ";", "return", "default_scalar_mode_supported_p", "(", "mode", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_SCALAR_MODE_SUPPORTED_P", "." ]

[ "mips", "2" ]

mips

mips_scalar_mode_supported_p

mips

CPU

GCC

19,524

34

1

[]

[ "<s>", "unsigned", "int", "TMS320C64XRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "llvm_unreachable", "(", "\"Unimplemented function getFrameRegister\\n\"", ")", ";", "}", "</s>" ]

[ "Debug", "information", "queries", "." ]

[ "TMS320C64X", "TMS320C64X", "\"Unimplemented function getFrameRegister\\n\"" ]

TMS320C64XRegisterInfo

getFrameRegister

TMS320C64X

VLIW

LLVM

19,525

19

1

[]

[ "<s>", "bool", "RISCVInstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "(", "Cond", ".", "size", "(", ")", "==", "3", ")", "&&", "\"Invalid branch condition!\"", ")", ";", "auto", "CC", "=", "static_cast", "<", "RISCVCC", "::", "CondCode", ">", "(", "Cond", "[", "0", "]", ".", "getImm", "(", ")", ")", ";", "Cond", "[", "0", "]", ".", "setImm", "(", "getOppositeBranchCondition", "(", "CC", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]

[ "RISCV", "RISCV", "3", "\"Invalid branch condition!\"", "RISCVCC::CondCode", "0", "0" ]

RISCVInstrInfo (2)

reverseBranchCondition

RISCV

CPU

LLVM

19,526

66

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"Hexagon Split TFRCondSets\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Hexagon", "\"Hexagon Split TFRCondSets\"" ]

HexagonSplitTFRCondSets

getPassName

Hexagon

DSP

LLVM

19,527

13

1

[]

[ "<s>", "void", "SIWholeQuadMode", "::", "processBlock", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "LiveMaskReg", ",", "bool", "isEntry", ")", "{", "auto", "BII", "=", "Blocks", ".", "find", "(", "&", "MBB", ")", ";", "if", "(", "BII", "==", "Blocks", ".", "end", "(", ")", ")", "return", ";", "const", "BlockInfo", "&", "BI", "=", "BII", "->", "second", ";", "if", "(", "!", "(", "BI", ".", "InNeeds", "&", "StateWQM", ")", ")", "return", ";", "if", "(", "!", "isEntry", "&&", "!", "(", "BI", ".", "Needs", "&", "StateExact", ")", "&&", "BI", ".", "OutNeeds", "!=", "StateExact", ")", "return", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"\\nProcessing block BB#\"", "<<", "MBB", ".", "getNumber", "(", ")", "<<", "\":\\n\"", ")", ";", "unsigned", "SavedWQMReg", "=", "0", ";", "bool", "WQMFromExec", "=", "isEntry", ";", "char", "State", "=", "isEntry", "?", "StateExact", ":", "StateWQM", ";", "auto", "II", "=", "MBB", ".", "getFirstNonPHI", "(", ")", ",", "IE", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "isEntry", ")", "++", "II", ";", "MachineBasicBlock", "::", "iterator", "First", "=", "IE", ";", "for", "(", ";", ";", ")", "{", "MachineBasicBlock", "::", "iterator", "Next", "=", "II", ";", "char", "Needs", "=", "0", ";", "char", "OutNeeds", "=", "0", ";", "if", "(", "First", "==", "IE", ")", "First", "=", "II", ";", "if", "(", "II", "!=", "IE", ")", "{", "MachineInstr", "&", "MI", "=", "*", "II", ";", "if", "(", "requiresCorrectState", "(", "MI", ")", ")", "{", "auto", "III", "=", "Instructions", ".", "find", "(", "&", "MI", ")", ";", "if", "(", "III", "!=", "Instructions", ".", "end", "(", ")", ")", "{", "Needs", "=", "III", "->", "second", ".", "Needs", ";", "OutNeeds", "=", "III", "->", "second", ".", "OutNeeds", ";", "}", "}", "if", "(", "MI", ".", "isTerminator", "(", ")", "&&", "!", "Needs", "&&", "OutNeeds", "==", "StateExact", ")", "Needs", "=", "StateExact", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "SI_ELSE", "&&", "BI", ".", "OutNeeds", "==", "StateExact", ")", "MI", ".", "getOperand", "(", "3", ")", ".", "setImm", "(", "1", ")", ";", "++", "Next", ";", "}", "else", "{", "if", "(", "BI", ".", "OutNeeds", "&", "StateWQM", ")", "Needs", "=", "StateWQM", ";", "else", "if", "(", "BI", ".", "OutNeeds", "==", "StateExact", ")", "Needs", "=", "StateExact", ";", "}", "if", "(", "Needs", ")", "{", "if", "(", "Needs", "!=", "State", ")", "{", "MachineBasicBlock", "::", "iterator", "Before", "=", "prepareInsertion", "(", "MBB", ",", "First", ",", "II", ",", "Needs", "==", "StateWQM", ",", "Needs", "==", "StateExact", "||", "WQMFromExec", ")", ";", "if", "(", "Needs", "==", "StateExact", ")", "{", "if", "(", "!", "WQMFromExec", "&&", "(", "OutNeeds", "&", "StateWQM", ")", ")", "SavedWQMReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SReg_64RegClass", ")", ";", "toExact", "(", "MBB", ",", "Before", ",", "SavedWQMReg", ",", "LiveMaskReg", ")", ";", "}", "else", "{", "assert", "(", "WQMFromExec", "==", "(", "SavedWQMReg", "==", "0", ")", ")", ";", "toWQM", "(", "MBB", ",", "Before", ",", "SavedWQMReg", ")", ";", "if", "(", "SavedWQMReg", ")", "{", "LIS", "->", "createAndComputeVirtRegInterval", "(", "SavedWQMReg", ")", ";", "SavedWQMReg", "=", "0", ";", "}", "}", "State", "=", "Needs", ";", "}", "First", "=", "IE", ";", "}", "if", "(", "II", "==", "IE", ")", "break", ";", "II", "=", "Next", ";", "}", "}", "</s>" ]

[ "processBlock", "-", "If", "there", "are", "any", "predecessors", "whose", "control", "can", "be", "threaded", "through", "to", "a", "successor", ",", "transform", "them", "now", "." ]

[ "AMDGPU", "SI", "\"\\nProcessing block BB#\"", "\":\\n\"", "0", "0", "0", "AMDGPU::SI_ELSE", "3", "1", "AMDGPU::SReg_64RegClass", "0", "0" ]

SIWholeQuadMode29

processBlock

AMDGPU

GPU

LLVM

19,528

468

1

[]

[ "<s>", "static", "int", "n_regs_saved_by_prologue", "(", "void", ")", "{", "e_funkind", "fkind", "=", "funkind", "(", "TREE_TYPE", "(", "current_function_decl", ")", ")", ";", "bool", "is_inthandler", "=", "fkind", "!=", "SUBROUTINE", ";", "tree", "attrs", "=", "TYPE_ATTRIBUTES", "(", "TREE_TYPE", "(", "current_function_decl", ")", ")", ";", "bool", "all", "=", "(", "lookup_attribute", "(", "\"saveall\"", ",", "attrs", ")", "!=", "NULL_TREE", "||", "(", "is_inthandler", "&&", "!", "current_function_is_leaf", ")", ")", ";", "int", "ndregs", "=", "all", "?", "8", ":", "n_dregs_to_save", "(", "is_inthandler", ")", ";", "int", "npregs", "=", "all", "?", "6", ":", "n_pregs_to_save", "(", "is_inthandler", ")", ";", "int", "n", "=", "ndregs", "+", "npregs", ";", "if", "(", "all", "||", "stack_frame_needed_p", "(", ")", ")", "n", "+=", "2", ";", "else", "{", "if", "(", "must_save_fp_p", "(", ")", ")", "n", "++", ";", "if", "(", "!", "current_function_is_leaf", ")", "n", "++", ";", "}", "if", "(", "fkind", "!=", "SUBROUTINE", ")", "{", "int", "i", ";", "n", "++", ";", "if", "(", "lookup_attribute", "(", "\"nesting\"", ",", "attrs", ")", ")", "n", "++", ";", "for", "(", "i", "=", "REG_P7", "+", "1", ";", "i", "<", "REG_CC", ";", "i", "++", ")", "if", "(", "all", "||", "regs_ever_live", "[", "i", "]", "||", "(", "!", "leaf_function_p", "(", ")", "&&", "call_used_regs", "[", "i", "]", ")", ")", "n", "+=", "i", "==", "REG_A0", "||", "i", "==", "REG_A1", "?", "2", ":", "1", ";", "}", "return", "n", ";", "}", "</s>" ]

[ "Return", "the", "number", "of", "registers", "pushed", "during", "the", "prologue", "." ]

[ "bfin", "\"saveall\"", "8", "6", "2", "\"nesting\"", "1", "2", "1" ]

bfin2

n_regs_saved_by_prologue

bfin

DSP

GCC

19,529

200

1

[]

[ "<s>", "int", "alpha_store_data_bypass_p", "(", "rtx_insn", "*", "out_insn", ",", "rtx_insn", "*", "in_insn", ")", "{", "rtx", "in_set", "=", "single_set", "(", "in_insn", ")", ";", "if", "(", "in_set", ")", "return", "alpha_store_data_bypass_p_1", "(", "out_insn", ",", "in_set", ")", ";", "rtx", "in_pat", "=", "PATTERN", "(", "in_insn", ")", ";", "if", "(", "GET_CODE", "(", "in_pat", ")", "!=", "PARALLEL", ")", "return", "false", ";", "for", "(", "int", "i", "=", "0", ";", "i", "<", "XVECLEN", "(", "in_pat", ",", "0", ")", ";", "i", "++", ")", "{", "rtx", "in_exp", "=", "XVECEXP", "(", "in_pat", ",", "0", ",", "i", ")", ";", "if", "(", "GET_CODE", "(", "in_exp", ")", "==", "CLOBBER", "||", "GET_CODE", "(", "in_exp", ")", "==", "USE", "||", "GET_CODE", "(", "in_exp", ")", "==", "TRAP_IF", ")", "continue", ";", "gcc_assert", "(", "GET_CODE", "(", "in_exp", ")", "==", "SET", ")", ";", "if", "(", "!", "alpha_store_data_bypass_p_1", "(", "out_insn", ",", "in_exp", ")", ")", "return", "false", ";", "}", "return", "true", ";", "}", "</s>" ]

[ "True", "if", "the", "dependency", "between", "OUT_INSN", "and", "IN_INSN", "is", "on", "the", "store", "data", "not", "the", "address", "operand", "(", "s", ")", "of", "the", "store", ".", "IN_INSN", "and", "OUT_INSN", "must", "be", "either", "a", "single_set", "or", "a", "PARALLEL", "with", "SETs", "inside", ".", "This", "alpha-specific", "version", "of", "store_data_bypass_p", "ignores", "TRAP_IF", "that", "would", "result", "in", "assertion", "failure", "(", "and", "internal", "compiler", "error", ")", "in", "the", "generic", "store_data_bypass_p", "function", "." ]

[ "alpha", "0", "0", "0" ]

alpha1

alpha_store_data_bypass_p

alpha

MPU

GCC

19,530

137

1

[]

[ "<s>", "static", "bool", "rs6000_vectorize_vec_perm_const_ok", "(", "machine_mode", "vmode", ",", "const", "unsigned", "char", "*", "sel", ")", "{", "if", "(", "TARGET_ALTIVEC", ")", "return", "true", ";", "if", "(", "(", "TARGET_PAIRED_FLOAT", "&&", "vmode", "==", "V2SFmode", ")", "||", "(", "TARGET_SPE", "&&", "vmode", "==", "V2SImode", ")", ")", "{", "rtx", "op0", "=", "gen_raw_REG", "(", "vmode", ",", "LAST_VIRTUAL_REGISTER", "+", "1", ")", ";", "rtx", "op1", "=", "gen_raw_REG", "(", "vmode", ",", "LAST_VIRTUAL_REGISTER", "+", "2", ")", ";", "return", "rs6000_expand_vec_perm_const_1", "(", "NULL", ",", "op0", ",", "op1", ",", "sel", "[", "0", "]", ",", "sel", "[", "1", "]", ")", ";", "}", "return", "false", ";", "}", "</s>" ]

[ "Test", "whether", "a", "constant", "permutation", "is", "supported", "." ]

[ "rs6000", "1", "2", "0", "1" ]

rs60004

rs6000_vectorize_vec_perm_const_ok

rs6000

CPU

GCC

19,531

89

1

[]

[ "<s>", "static", "void", "cris_print_operand_address", "(", "FILE", "*", "file", ",", "machine_mode", ",", "rtx", "x", ")", "{", "putc", "(", "'['", ",", "file", ")", ";", "if", "(", "CONSTANT_ADDRESS_P", "(", "x", ")", ")", "cris_output_addr_const", "(", "file", ",", "x", ")", ";", "else", "if", "(", "cris_base_or_autoincr_p", "(", "x", ",", "true", ")", ")", "cris_print_base", "(", "x", ",", "file", ")", ";", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", ")", "{", "rtx", "x1", ",", "x2", ";", "x1", "=", "XEXP", "(", "x", ",", "0", ")", ";", "x2", "=", "XEXP", "(", "x", ",", "1", ")", ";", "if", "(", "cris_base_p", "(", "x1", ",", "true", ")", ")", "{", "cris_print_base", "(", "x1", ",", "file", ")", ";", "cris_print_index", "(", "x2", ",", "file", ")", ";", "}", "else", "if", "(", "cris_base_p", "(", "x2", ",", "true", ")", ")", "{", "cris_print_base", "(", "x2", ",", "file", ")", ";", "cris_print_index", "(", "x1", ",", "file", ")", ";", "}", "else", "LOSE_AND_RETURN", "(", "\"unrecognized address\"", ",", "x", ")", ";", "}", "else", "if", "(", "MEM_P", "(", "x", ")", ")", "{", "putc", "(", "'['", ",", "file", ")", ";", "cris_print_base", "(", "XEXP", "(", "x", ",", "0", ")", ",", "file", ")", ";", "putc", "(", "']'", ",", "file", ")", ";", "}", "else", "LOSE_AND_RETURN", "(", "\"unrecognized address\"", ",", "x", ")", ";", "putc", "(", "']'", ",", "file", ")", ";", "}", "</s>" ]

[ "The", "PRINT_OPERAND_ADDRESS", "worker", "." ]

[ "cris", "0", "1", "\"unrecognized address\"", "0", "\"unrecognized address\"" ]

cris

cris_print_operand_address

cris

MPU

GCC

19,532

198

1

[]

[ "<s>", "const", "Triple", "&", "getTargetTriple", "(", ")", "const", "{", "return", "TargetTriple", ";", "}", "</s>" ]

[ "Get", "the", "target", "triple", "which", "is", "a", "string", "describing", "the", "target", "host", "." ]

[ "M68k" ]

M68kSubtarget

getTargetTriple

M68k

MPU

LLVM

19,533

12

1

[]

[ "<s>", "void", "altivec_expand_stvex_be", "(", "rtx", "op0", ",", "rtx", "op1", ",", "machine_mode", "mode", ",", "unsigned", "unspec", ")", "{", "machine_mode", "inner_mode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "rtx", "tmp", "=", "gen_reg_rtx", "(", "mode", ")", ";", "rtx", "stvx", "=", "gen_rtx_UNSPEC", "(", "inner_mode", ",", "gen_rtvec", "(", "1", ",", "tmp", ")", ",", "unspec", ")", ";", "rtx", "sel", "=", "swap_selector_for_mode", "(", "mode", ")", ";", "rtx", "vperm", ";", "gcc_assert", "(", "REG_P", "(", "op1", ")", ")", ";", "vperm", "=", "gen_rtx_UNSPEC", "(", "mode", ",", "gen_rtvec", "(", "3", ",", "op1", ",", "op1", ",", "sel", ")", ",", "UNSPEC_VPERM", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "tmp", ",", "vperm", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "op0", ",", "stvx", ")", ")", ";", "}", "</s>" ]

[ "Generate", "code", "for", "a", "``", "stve", "*", "x", "''", "built-in", "for", "a", "little", "endian", "target", "with", "-maltivec=be", "specified", ".", "Issue", "the", "store", "preceded", "by", "an", "element-reversing", "permute", "." ]

[ "rs6000", "1", "3" ]

rs60005

altivec_expand_stvex_be

rs6000

CPU

GCC

19,534

109

1

[]

[ "<s>", "bool", "MipsTargetLowering", "::", "shouldFoldConstantShiftPairToMask", "(", "const", "SDNode", "*", "N", ",", "CombineLevel", "Level", ")", "const", "{", "if", "(", "N", "->", "getOperand", "(", "0", ")", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "false", ";", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "it", "is", "profitable", "to", "fold", "a", "pair", "of", "shifts", "into", "a", "mask", "." ]

[ "Mips", "Mips", "0" ]

MipsISelLowering (2)4

shouldFoldConstantShiftPairToMask

Mips

CPU

LLVM

19,535

39

1

[]

[ "<s>", "void", "*", "getAdjustedAnalysisPointer", "(", "const", "void", "*", "ID", ")", "override", "{", "if", "(", "ID", "==", "&", "TargetTransformInfo", "::", "ID", ")", "return", "(", "TargetTransformInfo", "*", ")", "this", ";", "return", "this", ";", "}", "</s>" ]

[ "getAdjustedAnalysisPointer", "-", "This", "method", "is", "used", "when", "a", "pass", "implements", "an", "analysis", "interface", "through", "multiple", "inheritance", "." ]

[ "AArch64" ]

AArch64TargetTransformInfo1

getAdjustedAnalysisPointer

AArch64

CPU

LLVM

19,536

31

1

[]

[ "<s>", "void", "maybe_unlink", "(", "const", "char", "*", "file", ")", "{", "if", "(", "!", "debug", ")", "{", "if", "(", "unlink_if_ordinary", "(", "file", ")", "&&", "errno", "!=", "ENOENT", ")", "fatal_error", "(", "input_location", ",", "\"deleting file %s: %m\"", ",", "file", ")", ";", "}", "else", "fprintf", "(", "stderr", ",", "\"[Leaving %s]\\n\"", ",", "file", ")", ";", "}", "</s>" ]

[ "Unlink", "a", "temporary", "file", "unless", "requested", "otherwise", "." ]

[ "nvptx", "\"deleting file %s: %m\"", "\"[Leaving %s]\\n\"" ]

mkoffload2

maybe_unlink

nvptx

GPU

GCC

19,537

47

1

[]

[ "<s>", "AArch64TargetMachine", "::", "AArch64TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "JIT", ",", "bool", "LittleEndian", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "TT", ",", "Options", ".", "MCOptions", ",", "LittleEndian", ")", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "getEffectiveRelocModel", "(", "TT", ",", "RM", ")", ",", "getEffectiveAArch64CodeModel", "(", "TT", ",", "CM", ",", "JIT", ")", ",", "OL", ")", ",", "TLOF", "(", "createTLOF", "(", "getTargetTriple", "(", ")", ")", ")", ",", "isLittle", "(", "LittleEndian", ")", "{", "initAsmInfo", "(", ")", ";", "if", "(", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", "{", "this", "->", "Options", ".", "TrapUnreachable", "=", "true", ";", "this", "->", "Options", ".", "NoTrapAfterNoreturn", "=", "true", ";", "}", "if", "(", "getMCAsmInfo", "(", ")", "->", "usesWindowsCFI", "(", ")", ")", "{", "this", "->", "Options", ".", "TrapUnreachable", "=", "true", ";", "}", "if", "(", "this", "->", "Options", ".", "TLSSize", "==", "0", ")", "this", "->", "Options", ".", "TLSSize", "=", "24", ";", "if", "(", "(", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Small", "||", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Kernel", ")", "&&", "this", "->", "Options", ".", "TLSSize", ">", "32", ")", "this", "->", "Options", ".", "TLSSize", "=", "32", ";", "else", "if", "(", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Tiny", "&&", "this", "->", "Options", ".", "TLSSize", ">", "24", ")", "this", "->", "Options", ".", "TLSSize", "=", "24", ";", "if", "(", "getOptLevel", "(", ")", "<=", "EnableGlobalISelAtO", "&&", "TT", ".", "getArch", "(", ")", "!=", "Triple", "::", "aarch64_32", "&&", "!", "(", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", "&&", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", ")", "{", "setGlobalISel", "(", "true", ")", ";", "setGlobalISelAbort", "(", "GlobalISelAbortMode", "::", "Disable", ")", ";", "}", "setMachineOutliner", "(", "true", ")", ";", "setSupportsDefaultOutlining", "(", "true", ")", ";", "}", "</s>" ]

[ "Create", "an", "AArch64", "architecture", "model", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "0", "24", "32", "32", "24", "24" ]

AArch64TargetMachine46

AArch64TargetMachine

AArch64

CPU

LLVM

19,538

301

1

[]

[ "<s>", "void", "PPCPassConfig", "::", "addIRPasses", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createPPCBoolRetToIntPass", "(", ")", ")", ";", "addPass", "(", "createAtomicExpandPass", "(", "&", "getPPCTargetMachine", "(", ")", ")", ")", ";", "bool", "UsePrefetching", "=", "TM", "->", "getTargetTriple", "(", ")", ".", "getVendor", "(", ")", "==", "Triple", "::", "BGQ", "&&", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ";", "if", "(", "EnablePrefetch", ".", "getNumOccurrences", "(", ")", ">", "0", ")", "UsePrefetching", "=", "EnablePrefetch", ";", "if", "(", "UsePrefetching", ")", "addPass", "(", "createLoopDataPrefetchPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", ">=", "CodeGenOpt", "::", "Default", "&&", "EnableGEPOpt", ")", "{", "addPass", "(", "createSeparateConstOffsetFromGEPPass", "(", "TM", ",", "true", ")", ")", ";", "addPass", "(", "createEarlyCSEPass", "(", ")", ")", ";", "addPass", "(", "createLICMPass", "(", ")", ")", ";", "}", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "}", "</s>" ]

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "0" ]

PPCTargetMachine28

addIRPasses

PowerPC

CPU

LLVM

19,539

134

1

[]

[ "<s>", "static", "bool", "mips_expand_vselect", "(", "rtx", "target", ",", "rtx", "op0", ",", "const", "unsigned", "char", "*", "perm", ",", "unsigned", "nelt", ")", "{", "rtx", "rperm", "[", "MAX_VECT_LEN", "]", ",", "x", ";", "rtx_insn", "*", "insn", ";", "unsigned", "i", ";", "for", "(", "i", "=", "0", ";", "i", "<", "nelt", ";", "++", "i", ")", "rperm", "[", "i", "]", "=", "GEN_INT", "(", "perm", "[", "i", "]", ")", ";", "x", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec_v", "(", "nelt", ",", "rperm", ")", ")", ";", "x", "=", "gen_rtx_VEC_SELECT", "(", "GET_MODE", "(", "target", ")", ",", "op0", ",", "x", ")", ";", "x", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "target", ",", "x", ")", ";", "insn", "=", "emit_insn", "(", "x", ")", ";", "if", "(", "recog_memoized", "(", "insn", ")", "<", "0", ")", "{", "remove_insn", "(", "insn", ")", ";", "return", "false", ";", "}", "return", "true", ";", "}", "</s>" ]

[ "Construct", "(", "set", "target", "(", "vec_select", "op0", "(", "parallel", "perm", ")", ")", ")", "and", "return", "true", "if", "that", "'s", "a", "valid", "instruction", "in", "the", "active", "ISA", "." ]

[ "mips", "0", "0" ]

mips4

mips_expand_vselect

mips

CPU

GCC

19,540

130

1

[]

[ "<s>", "extern", "machine_mode", "vax_select_cc_mode", "(", "enum", "rtx_code", "op", ",", "rtx", "x", "ATTRIBUTE_UNUSED", ",", "rtx", "y", "ATTRIBUTE_UNUSED", ")", "{", "switch", "(", "op", ")", "{", "default", ":", "gcc_unreachable", "(", ")", ";", "case", "NE", ":", "case", "EQ", ":", "return", "CCZmode", ";", "case", "GE", ":", "case", "LT", ":", "return", "CCNmode", ";", "case", "GT", ":", "case", "LE", ":", "return", "CCNZmode", ";", "case", "GEU", ":", "case", "GTU", ":", "case", "LEU", ":", "case", "LTU", ":", "return", "CCmode", ";", "}", "}", "</s>" ]

[ "Given", "a", "comparison", "code", "(", "NE", ",", "EQ", ",", "etc", ".", ")", "and", "the", "operands", "of", "a", "COMPARE", ",", "return", "the", "mode", "to", "be", "used", "for", "the", "comparison", ".", "As", "we", "have", "the", "same", "interpretation", "of", "condition", "codes", "across", "all", "the", "instructions", "we", "just", "return", "the", "narrowest", "mode", "suitable", "for", "the", "comparison", "code", "requested", "." ]

[ "vax" ]

vax

vax_select_cc_mode

vax

CPU

GCC

19,541

72

1

[]

[ "<s>", "bool", "MCS51InstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "Cond", ".", "size", "(", ")", "==", "1", "&&", "\"Invalid MCS51 branch condition!\"", ")", ";", "MCS51CC", "::", "CondCodes", "CC", "=", "static_cast", "<", "MCS51CC", "::", "CondCodes", ">", "(", "Cond", "[", "0", "]", ".", "getImm", "(", ")", ")", ";", "Cond", "[", "0", "]", ".", "setImm", "(", "getOppositeCondition", "(", "CC", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]

[ "MCS51", "MCS51", "1", "\"Invalid MCS51 branch condition!\"", "MCS51CC::CondCodes", "MCS51CC::CondCodes", "0", "0" ]

MCS51InstrInfo

reverseBranchCondition

MCS51

MPU

LLVM

19,542

66

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "isLegalAddressingMode", "(", "const", "AddrMode", "&", "AM", ",", "const", "Type", "*", "Ty", ")", "const", "{", "if", "(", "!", "isLegalAddressImmediate", "(", "AM", ".", "BaseOffs", ",", "getValueType", "(", "Ty", ",", "true", ")", ",", "Subtarget", ")", ")", "return", "false", ";", "if", "(", "AM", ".", "BaseGV", ")", "return", "false", ";", "switch", "(", "AM", ".", "Scale", ")", "{", "case", "0", ":", "break", ";", "case", "1", ":", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "return", "false", ";", "default", ":", "if", "(", "AM", ".", "BaseOffs", ")", "return", "false", ";", "int", "Scale", "=", "AM", ".", "Scale", ";", "switch", "(", "getValueType", "(", "Ty", ")", ".", "getSimpleVT", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "MVT", "::", "i1", ":", "case", "MVT", "::", "i8", ":", "case", "MVT", "::", "i32", ":", "case", "MVT", "::", "i64", ":", "if", "(", "Scale", "<", "0", ")", "Scale", "=", "-", "Scale", ";", "if", "(", "Scale", "==", "1", ")", "return", "true", ";", "return", "isPowerOf2_32", "(", "Scale", "&", "~", "1", ")", ";", "case", "MVT", "::", "i16", ":", "if", "(", "(", "(", "unsigned", ")", "AM", ".", "HasBaseReg", "+", "Scale", ")", "<=", "2", ")", "return", "true", ";", "return", "false", ";", "case", "MVT", "::", "isVoid", ":", "if", "(", "AM", ".", "Scale", "&", "1", ")", "return", "false", ";", "return", "isPowerOf2_32", "(", "AM", ".", "Scale", ")", ";", "}", "break", ";", "}", "return", "true", ";", "}", "</s>" ]

[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]

[ "ARM", "ARM", "0", "1", "MVT::i1", "MVT::i8", "MVT::i32", "MVT::i64", "0", "1", "1", "MVT::i16", "2", "MVT::isVoid", "1" ]

ARMISelLowering124

isLegalAddressingMode

ARM

CPU

LLVM

19,543

216

1

[]

[ "<s>", "static", "const", "struct", "riscv_tune_info", "*", "riscv_parse_tune", "(", "const", "char", "*", "tune_string", ")", "{", "const", "riscv_cpu_info", "*", "cpu", "=", "riscv_find_cpu", "(", "tune_string", ")", ";", "if", "(", "cpu", ")", "tune_string", "=", "cpu", "->", "tune", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "ARRAY_SIZE", "(", "riscv_tune_info_table", ")", ";", "i", "++", ")", "if", "(", "strcmp", "(", "riscv_tune_info_table", "[", "i", "]", ".", "name", ",", "tune_string", ")", "==", "0", ")", "return", "riscv_tune_info_table", "+", "i", ";", "error", "(", "\"unknown cpu %qs for %<-mtune%>\"", ",", "tune_string", ")", ";", "return", "riscv_tune_info_table", ";", "}", "</s>" ]

[ "Return", "the", "riscv_tune_info", "entry", "for", "the", "given", "name", "string", "." ]

[ "riscv", "0", "0", "\"unknown cpu %qs for %<-mtune%>\"" ]

riscv

riscv_parse_tune

riscv

CPU

GCC

19,544

82

1

[]

[ "<s>", "bool", "X86InstrInfo", "::", "classifyLEAReg", "(", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "&", "Src", ",", "unsigned", "Opc", ",", "bool", "AllowSP", ",", "Register", "&", "NewSrc", ",", "bool", "&", "isKill", ",", "MachineOperand", "&", "ImplicitOp", ",", "LiveVariables", "*", "LV", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "AllowSP", ")", "{", "RC", "=", "Opc", "!=", "X86", "::", "LEA32r", "?", "&", "X86", "::", "GR64RegClass", ":", "&", "X86", "::", "GR32RegClass", ";", "}", "else", "{", "RC", "=", "Opc", "!=", "X86", "::", "LEA32r", "?", "&", "X86", "::", "GR64_NOSPRegClass", ":", "&", "X86", "::", "GR32_NOSPRegClass", ";", "}", "Register", "SrcReg", "=", "Src", ".", "getReg", "(", ")", ";", "if", "(", "Opc", "!=", "X86", "::", "LEA64_32r", ")", "{", "NewSrc", "=", "SrcReg", ";", "isKill", "=", "Src", ".", "isKill", "(", ")", ";", "assert", "(", "!", "Src", ".", "isUndef", "(", ")", "&&", "\"Undef op doesn't need optimization\"", ")", ";", "if", "(", "Register", "::", "isVirtualRegister", "(", "NewSrc", ")", "&&", "!", "MF", ".", "getRegInfo", "(", ")", ".", "constrainRegClass", "(", "NewSrc", ",", "RC", ")", ")", "return", "false", ";", "return", "true", ";", "}", "if", "(", "Register", "::", "isPhysicalRegister", "(", "SrcReg", ")", ")", "{", "ImplicitOp", "=", "Src", ";", "ImplicitOp", ".", "setImplicit", "(", ")", ";", "NewSrc", "=", "getX86SubSuperRegister", "(", "Src", ".", "getReg", "(", ")", ",", "64", ")", ";", "isKill", "=", "Src", ".", "isKill", "(", ")", ";", "assert", "(", "!", "Src", ".", "isUndef", "(", ")", "&&", "\"Undef op doesn't need optimization\"", ")", ";", "}", "else", "{", "NewSrc", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "RC", ")", ";", "MachineInstr", "*", "Copy", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "TargetOpcode", "::", "COPY", ")", ")", ".", "addReg", "(", "NewSrc", ",", "RegState", "::", "Define", "|", "RegState", "::", "Undef", ",", "X86", "::", "sub_32bit", ")", ".", "add", "(", "Src", ")", ";", "isKill", "=", "true", ";", "if", "(", "LV", ")", "LV", "->", "replaceKillInstruction", "(", "SrcReg", ",", "MI", ",", "*", "Copy", ")", ";", "}", "return", "true", ";", "}", "</s>" ]

[ "Given", "an", "operand", "within", "a", "MachineInstr", ",", "insert", "preceding", "code", "to", "put", "it", "into", "the", "right", "format", "for", "a", "particular", "kind", "of", "LEA", "instruction", "." ]

[ "X86", "X86", "X86::LEA32r", "X86::GR64RegClass", "X86::GR32RegClass", "X86::LEA32r", "X86::GR64_NOSPRegClass", "X86::GR32_NOSPRegClass", "X86::LEA64_32r", "\"Undef op doesn't need optimization\"", "X86", "64", "\"Undef op doesn't need optimization\"", "X86::sub_32bit" ]

X86InstrInfo106

classifyLEAReg

X86

CPU

LLVM

19,545

320

1

[]

[ "<s>", "InstructionCost", "RISCVTTIImpl", "::", "getIntImmCostInst", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "Instruction", "*", "Inst", ")", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", "&&", "\"getIntImmCost can only estimate cost of materialising integers\"", ")", ";", "if", "(", "Imm", "==", "0", ")", "return", "TTI", "::", "TCC_Free", ";", "bool", "Takes12BitImm", "=", "false", ";", "unsigned", "ImmArgIdx", "=", "~", "0U", ";", "switch", "(", "Opcode", ")", "{", "case", "Instruction", "::", "GetElementPtr", ":", "return", "TTI", "::", "TCC_Free", ";", "case", "Instruction", "::", "Add", ":", "case", "Instruction", "::", "And", ":", "case", "Instruction", "::", "Or", ":", "case", "Instruction", "::", "Xor", ":", "case", "Instruction", "::", "Mul", ":", "Takes12BitImm", "=", "true", ";", "break", ";", "case", "Instruction", "::", "Sub", ":", "case", "Instruction", "::", "Shl", ":", "case", "Instruction", "::", "LShr", ":", "case", "Instruction", "::", "AShr", ":", "Takes12BitImm", "=", "true", ";", "ImmArgIdx", "=", "1", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "Takes12BitImm", ")", "{", "if", "(", "Instruction", "::", "isCommutative", "(", "Opcode", ")", "||", "Idx", "==", "ImmArgIdx", ")", "{", "if", "(", "Imm", ".", "getMinSignedBits", "(", ")", "<=", "64", "&&", "getTLI", "(", ")", "->", "isLegalAddImmediate", "(", "Imm", ".", "getSExtValue", "(", ")", ")", ")", "{", "return", "TTI", "::", "TCC_Free", ";", "}", "}", "return", "getIntImmCost", "(", "Imm", ",", "Ty", ",", "CostKind", ")", ";", "}", "return", "TTI", "::", "TCC_Free", ";", "}", "</s>" ]

[ "Return", "the", "expected", "cost", "of", "materialization", "for", "the", "given", "integer", "immediate", "of", "the", "specified", "type", "for", "a", "given", "instruction", "." ]

[ "RISCV", "RISCV", "\"getIntImmCost can only estimate cost of materialising integers\"", "0", "0U", "1", "64" ]

RISCVTargetTransformInfo

getIntImmCostInst

RISCV

CPU

LLVM

19,546

211

1

[]

[ "<s>", "int", "X86TTIImpl", "::", "getGatherScatterOpCost", "(", "unsigned", "Opcode", ",", "Type", "*", "SrcVTy", ",", "Value", "*", "Ptr", ",", "bool", "VariableMask", ",", "unsigned", "Alignment", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "const", "Instruction", "*", "I", "=", "nullptr", ")", "{", "if", "(", "CostKind", "!=", "TTI", "::", "TCK_RecipThroughput", ")", "return", "1", ";", "assert", "(", "SrcVTy", "->", "isVectorTy", "(", ")", "&&", "\"Unexpected data type for Gather/Scatter\"", ")", ";", "unsigned", "VF", "=", "cast", "<", "VectorType", ">", "(", "SrcVTy", ")", "->", "getNumElements", "(", ")", ";", "PointerType", "*", "PtrTy", "=", "dyn_cast", "<", "PointerType", ">", "(", "Ptr", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "PtrTy", "&&", "Ptr", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", ")", "PtrTy", "=", "dyn_cast", "<", "PointerType", ">", "(", "cast", "<", "VectorType", ">", "(", "Ptr", "->", "getType", "(", ")", ")", "->", "getElementType", "(", ")", ")", ";", "assert", "(", "PtrTy", "&&", "\"Unexpected type for Ptr argument\"", ")", ";", "unsigned", "AddressSpace", "=", "PtrTy", "->", "getAddressSpace", "(", ")", ";", "bool", "Scalarize", "=", "false", ";", "if", "(", "(", "Opcode", "==", "Instruction", "::", "Load", "&&", "!", "isLegalMaskedGather", "(", "SrcVTy", ",", "MaybeAlign", "(", "Alignment", ")", ")", ")", "||", "(", "Opcode", "==", "Instruction", "::", "Store", "&&", "!", "isLegalMaskedScatter", "(", "SrcVTy", ",", "MaybeAlign", "(", "Alignment", ")", ")", ")", ")", "Scalarize", "=", "true", ";", "if", "(", "ST", "->", "hasAVX512", "(", ")", "&&", "(", "VF", "==", "2", "||", "(", "VF", "==", "4", "&&", "!", "ST", "->", "hasVLX", "(", ")", ")", ")", ")", "Scalarize", "=", "true", ";", "if", "(", "Scalarize", ")", "return", "getGSScalarCost", "(", "Opcode", ",", "SrcVTy", ",", "VariableMask", ",", "Alignment", ",", "AddressSpace", ")", ";", "return", "getGSVectorCost", "(", "Opcode", ",", "SrcVTy", ",", "Ptr", ",", "Alignment", ",", "AddressSpace", ")", ";", "}", "</s>" ]

[ "Calculate", "the", "cost", "of", "Gather", "/", "Scatter", "operation", "." ]

[ "X86", "X86", "1", "\"Unexpected data type for Gather/Scatter\"", "\"Unexpected type for Ptr argument\"", "2", "4" ]

X86TargetTransformInfo38

getGatherScatterOpCost

X86

CPU

LLVM

19,547

256

1

[]

[ "<s>", "bool", "PPCFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "if", "(", "!", "Subtarget", ".", "isSVR4ABI", "(", ")", ")", "return", "false", ";", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "const", "PPCInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "PPCInstrInfo", "*", ">", "(", "MF", "->", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "bool", "CR2Spilled", "=", "false", ";", "bool", "CR3Spilled", "=", "false", ";", "bool", "CR4Spilled", "=", "false", ";", "unsigned", "CSIIndex", "=", "0", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MI", ",", "BeforeI", "=", "I", ";", "bool", "AtStart", "=", "I", "==", "MBB", ".", "begin", "(", ")", ";", "if", "(", "!", "AtStart", ")", "--", "BeforeI", ";", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "PPC", "::", "CR2", ")", "{", "CR2Spilled", "=", "true", ";", "CSIIndex", "=", "i", ";", "continue", ";", "}", "else", "if", "(", "Reg", "==", "PPC", "::", "CR3", ")", "{", "CR3Spilled", "=", "true", ";", "continue", ";", "}", "else", "if", "(", "Reg", "==", "PPC", "::", "CR4", ")", "{", "CR4Spilled", "=", "true", ";", "continue", ";", "}", "else", "{", "if", "(", "(", "CR2Spilled", "||", "CR3Spilled", "||", "CR4Spilled", ")", "&&", "!", "(", "PPC", "::", "CR2", "<=", "Reg", "&&", "Reg", "<=", "PPC", "::", "CR4", ")", ")", "{", "bool", "is31", "=", "needsFP", "(", "*", "MF", ")", ";", "restoreCRs", "(", "Subtarget", ".", "isPPC64", "(", ")", ",", "is31", ",", "CR2Spilled", ",", "CR3Spilled", ",", "CR4Spilled", ",", "MBB", ",", "I", ",", "CSI", ",", "CSIIndex", ")", ";", "CR2Spilled", "=", "CR3Spilled", "=", "CR4Spilled", "=", "false", ";", "}", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "TII", ".", "loadRegFromStackSlot", "(", "MBB", ",", "I", ",", "Reg", ",", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";", "assert", "(", "I", "!=", "MBB", ".", "begin", "(", ")", "&&", "\"loadRegFromStackSlot didn't insert any code!\"", ")", ";", "}", "if", "(", "AtStart", ")", "I", "=", "MBB", ".", "begin", "(", ")", ";", "else", "{", "I", "=", "BeforeI", ";", "++", "I", ";", "}", "}", "if", "(", "CR2Spilled", "||", "CR3Spilled", "||", "CR4Spilled", ")", "{", "bool", "is31", "=", "needsFP", "(", "*", "MF", ")", ";", "restoreCRs", "(", "Subtarget", ".", "isPPC64", "(", ")", ",", "is31", ",", "CR2Spilled", ",", "CR3Spilled", ",", "CR4Spilled", ",", "MBB", ",", "I", ",", "CSI", ",", "CSIIndex", ")", ";", "}", "return", "true", ";", "}", "</s>" ]

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series", "of", "load", "instructions", "via", "loadRegToStackSlot", "(", ")", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "0", "0", "PPC::CR2", "PPC::CR3", "PPC::CR4", "PPC::CR2", "PPC::CR4", "PPC", "\"loadRegFromStackSlot didn't insert any code!\"", "PPC" ]

PPCFrameLowering1

restoreCalleeSavedRegisters

PowerPC

CPU

LLVM

19,548

408

1

[]

[ "<s>", "void", "ARMCallLowering", "::", "splitToValueTypes", "(", "const", "ArgInfo", "&", "OrigArg", ",", "SmallVectorImpl", "<", "ArgInfo", ">", "&", "SplitArgs", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "ARMTargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "ARMTargetLowering", ">", "(", ")", ";", "LLVMContext", "&", "Ctx", "=", "OrigArg", ".", "Ty", "->", "getContext", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "SmallVector", "<", "EVT", ",", "4", ">", "SplitVTs", ";", "ComputeValueVTs", "(", "TLI", ",", "DL", ",", "OrigArg", ".", "Ty", ",", "SplitVTs", ",", "nullptr", ",", "nullptr", ",", "0", ")", ";", "assert", "(", "OrigArg", ".", "Regs", ".", "size", "(", ")", "==", "SplitVTs", ".", "size", "(", ")", "&&", "\"Regs / types mismatch\"", ")", ";", "if", "(", "SplitVTs", ".", "size", "(", ")", "==", "1", ")", "{", "auto", "Flags", "=", "OrigArg", ".", "Flags", "[", "0", "]", ";", "Flags", ".", "setOrigAlign", "(", "Align", "(", "DL", ".", "getABITypeAlignment", "(", "OrigArg", ".", "Ty", ")", ")", ")", ";", "SplitArgs", ".", "emplace_back", "(", "OrigArg", ".", "Regs", "[", "0", "]", ",", "SplitVTs", "[", "0", "]", ".", "getTypeForEVT", "(", "Ctx", ")", ",", "Flags", ",", "OrigArg", ".", "IsFixed", ")", ";", "return", ";", "}", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "SplitVTs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "EVT", "SplitVT", "=", "SplitVTs", "[", "i", "]", ";", "Type", "*", "SplitTy", "=", "SplitVT", ".", "getTypeForEVT", "(", "Ctx", ")", ";", "auto", "Flags", "=", "OrigArg", ".", "Flags", "[", "0", "]", ";", "Flags", ".", "setOrigAlign", "(", "Align", "(", "DL", ".", "getABITypeAlignment", "(", "SplitTy", ")", ")", ")", ";", "bool", "NeedsConsecutiveRegisters", "=", "TLI", ".", "functionArgumentNeedsConsecutiveRegisters", "(", "SplitTy", ",", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "if", "(", "NeedsConsecutiveRegisters", ")", "{", "Flags", ".", "setInConsecutiveRegs", "(", ")", ";", "if", "(", "i", "==", "e", "-", "1", ")", "Flags", ".", "setInConsecutiveRegsLast", "(", ")", ";", "}", "Register", "PartReg", "=", "OrigArg", ".", "Regs", "[", "i", "]", ";", "SplitArgs", ".", "emplace_back", "(", "PartReg", ",", "SplitTy", ",", "Flags", ",", "OrigArg", ".", "IsFixed", ")", ";", "}", "}", "</s>" ]

[ "Break", "OrigArgInfo", "into", "one", "or", "more", "pieces", "the", "calling", "convention", "can", "process", ",", "returned", "in", "SplitArgs", "." ]

[ "ARM", "ARM", "ARM", "ARM", "4", "0", "\"Regs / types mismatch\"", "1", "0", "0", "0", "0", "0", "1" ]

ARMCallLowering

splitToValueTypes

ARM

CPU

LLVM

19,549

327

1

[]

[ "<s>", "LoadInst", "*", "X86TargetLowering", "::", "lowerIdempotentRMWIntoFencedLoad", "(", "AtomicRMWInst", "*", "AI", ")", "const", "{", "unsigned", "NativeWidth", "=", "Subtarget", ".", "is64Bit", "(", ")", "?", "64", ":", "32", ";", "Type", "*", "MemType", "=", "AI", "->", "getType", "(", ")", ";", "if", "(", "MemType", "->", "getPrimitiveSizeInBits", "(", ")", ">", "NativeWidth", ")", "return", "nullptr", ";", "auto", "Builder", "=", "IRBuilder", "<", ">", "(", "AI", ")", ";", "Module", "*", "M", "=", "Builder", ".", "GetInsertBlock", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "auto", "SynchScope", "=", "AI", "->", "getSynchScope", "(", ")", ";", "auto", "Order", "=", "AtomicCmpXchgInst", "::", "getStrongestFailureOrdering", "(", "AI", "->", "getOrdering", "(", ")", ")", ";", "auto", "Ptr", "=", "AI", "->", "getPointerOperand", "(", ")", ";", "if", "(", "SynchScope", "==", "SingleThread", ")", "return", "nullptr", ";", "if", "(", "!", "hasMFENCE", "(", "Subtarget", ")", ")", "return", "nullptr", ";", "Function", "*", "MFence", "=", "llvm", "::", "Intrinsic", "::", "getDeclaration", "(", "M", ",", "Intrinsic", "::", "x86_sse2_mfence", ")", ";", "Builder", ".", "CreateCall", "(", "MFence", ",", "{", "}", ")", ";", "LoadInst", "*", "Loaded", "=", "Builder", ".", "CreateAlignedLoad", "(", "Ptr", ",", "AI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ")", ";", "Loaded", "->", "setAtomic", "(", "Order", ",", "SynchScope", ")", ";", "AI", "->", "replaceAllUsesWith", "(", "Loaded", ")", ";", "AI", "->", "eraseFromParent", "(", ")", ";", "return", "Loaded", ";", "}", "</s>" ]

[ "On", "some", "platforms", ",", "an", "AtomicRMW", "that", "never", "actually", "modifies", "the", "value", "(", "such", "as", "fetch_add", "of", "0", ")", "can", "be", "turned", "into", "a", "fence", "followed", "by", "an", "atomic", "load", "." ]

[ "X86", "X86", "64", "32", "Intrinsic::getDeclaration", "Intrinsic::x86_sse2_mfence" ]

X86ISelLowering149

lowerIdempotentRMWIntoFencedLoad

X86

CPU

LLVM

19,550

202

1

[]

[ "<s>", "static", "void", "init_vselect_insn", "(", "void", ")", "{", "unsigned", "i", ";", "rtx", "x", ";", "x", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "rtvec_alloc", "(", "MAX_VECT_LEN", ")", ")", ";", "for", "(", "i", "=", "0", ";", "i", "<", "MAX_VECT_LEN", ";", "++", "i", ")", "XVECEXP", "(", "x", ",", "0", ",", "i", ")", "=", "const0_rtx", ";", "x", "=", "gen_rtx_VEC_SELECT", "(", "V2DFmode", ",", "gen_rtx_VEC_CONCAT", "(", "V4DFmode", ",", "const0_rtx", ",", "const0_rtx", ")", ",", "x", ")", ";", "x", "=", "gen_rtx_SET", "(", "const0_rtx", ",", "x", ")", ";", "start_sequence", "(", ")", ";", "vselect_insn", "=", "emit_insn", "(", "x", ")", ";", "end_sequence", "(", ")", ";", "}", "</s>" ]

[ "Initialize", "vselect_insn", "." ]

[ "i386", "0", "0" ]

i386-expand

init_vselect_insn

i386

CPU

GCC

19,551

92

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "RISCV_EXPAND_PSEUDO_NAME", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "RISCV", "RISCV" ]

RISCVExpandPseudoInsts

getPassName

RISCV

CPU

LLVM

19,552

11

1

[]

[ "<s>", "static", "bool", "mips_hard_regno_call_part_clobbered", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_FLOATXX", "&&", "hard_regno_nregs", "(", "regno", ",", "mode", ")", "==", "1", "&&", "FP_REG_P", "(", "regno", ")", "&&", "(", "regno", "&", "1", ")", "!=", "0", ")", "return", "true", ";", "if", "(", "ISA_HAS_MSA", "&&", "FP_REG_P", "(", "regno", ")", "&&", "GET_MODE_SIZE", "(", "mode", ")", ">", "8", ")", "return", "true", ";", "return", "false", ";", "}", "</s>" ]

[ "Implement", "TARGET_HARD_REGNO_CALL_PART_CLOBBERED", ".", "Odd-numbered", "single-precision", "registers", "are", "not", "considered", "callee-saved", "for", "o32", "FPXX", "as", "they", "will", "be", "clobbered", "when", "run", "on", "an", "FR=1", "FPU", ".", "MSA", "vector", "registers", "with", "MODE", ">", "64", "bits", "are", "part", "clobbered", "too", "." ]

[ "mips", "1", "1", "0", "8" ]

mips7

mips_hard_regno_call_part_clobbered

mips

CPU

GCC

19,553

64

1

[]

[ "<s>", "bool", "PPCTargetLowering", "::", "IsEligibleForTailCallOptimization", "(", "SDValue", "Callee", ",", "CallingConv", "::", "ID", "CalleeCC", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "!", "getTargetMachine", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", ")", "return", "false", ";", "if", "(", "isVarArg", ")", "return", "false", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "CallingConv", "::", "ID", "CallerCC", "=", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ";", "if", "(", "CalleeCC", "==", "CallingConv", "::", "Fast", "&&", "CallerCC", "==", "CalleeCC", ")", "{", "for", "(", "unsigned", "i", "=", "0", ";", "i", "!=", "Ins", ".", "size", "(", ")", ";", "i", "++", ")", "{", "ISD", "::", "ArgFlagsTy", "Flags", "=", "Ins", "[", "i", "]", ".", "Flags", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "return", "false", ";", "}", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "PIC_", ")", "return", "true", ";", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "return", "G", "->", "getGlobal", "(", ")", "->", "hasHiddenVisibility", "(", ")", "||", "G", "->", "getGlobal", "(", ")", "->", "hasProtectedVisibility", "(", ")", ";", "}", "return", "false", ";", "}", "</s>" ]

[ "IsEligibleForTailCallOptimization", "-", "Check", "whether", "the", "call", "is", "eligible", "for", "tail", "call", "optimization", "." ]

[ "PowerPC", "PPC", "ISD::InputArg", "0", "ISD::ArgFlagsTy" ]

PPCISelLowering (2)7

IsEligibleForTailCallOptimization

PowerPC

CPU

LLVM

19,554

191

1

[]

[ "<s>", "void", "visium_expand_fp_cstore", "(", "rtx", "*", "operands", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "1", "]", ")", ";", "rtx", "op0", "=", "operands", "[", "0", "]", ",", "op1", "=", "operands", "[", "2", "]", ",", "op2", "=", "operands", "[", "3", "]", ",", "slt", ";", "bool", "reverse", "=", "false", ";", "switch", "(", "code", ")", "{", "case", "UNLE", ":", "case", "UNGE", ":", "code", "=", "reverse_condition_maybe_unordered", "(", "code", ")", ";", "reverse", "=", "true", ";", "case", "LT", ":", "case", "GT", ":", "if", "(", "code", "==", "GT", ")", "{", "rtx", "tmp", "=", "op1", ";", "op1", "=", "op2", ";", "op2", "=", "tmp", ";", "}", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "slt", "=", "gen_rtx_LT", "(", "SImode", ",", "op1", ",", "op2", ")", ";", "if", "(", "reverse", ")", "{", "rtx", "tmp", "=", "copy_to_mode_reg", "(", "SImode", ",", "gen_rtx_NEG", "(", "SImode", ",", "slt", ")", ")", ";", "emit_insn", "(", "gen_add3_insn", "(", "op0", ",", "tmp", ",", "const1_rtx", ")", ")", ";", "}", "else", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "op0", ",", "slt", ")", ")", ";", "}", "</s>" ]

[ "Expand", "a", "cstore", "of", "OPERANDS", "in", "MODE", "for", "LT/GT/UNGE/UNLE", ".", "We", "generate", "the", "result", "in", "the", "C", "flag", "and", "use", "the", "ADC/SUBC", "instructions", "to", "write", "it", "into", "the", "destination", "register", "." ]

[ "visium", "1", "0", "2", "3" ]

visium2

visium_expand_fp_cstore

visium

Virtual ISA

GCC

19,555

170

1

[]

[ "<s>", "static", "int", "bb_earliest_end_cycle", "(", "basic_block", "bb", ",", "rtx", "ignore", ")", "{", "int", "earliest", "=", "0", ";", "rtx_insn", "*", "insn", ";", "FOR_BB_INSNS", "(", "bb", ",", "insn", ")", "{", "int", "cycles", ",", "this_clock", ";", "if", "(", "LABEL_P", "(", "insn", ")", "||", "NOTE_P", "(", "insn", ")", "||", "DEBUG_INSN_P", "(", "insn", ")", "||", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "USE", "||", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "CLOBBER", "||", "insn", "==", "ignore", ")", "continue", ";", "this_clock", "=", "insn_get_clock", "(", "insn", ")", ";", "cycles", "=", "get_attr_cycles", "(", "insn", ")", ";", "if", "(", "earliest", "<", "this_clock", "+", "cycles", ")", "earliest", "=", "this_clock", "+", "cycles", ";", "}", "return", "earliest", ";", "}", "</s>" ]

[ "Return", "the", "number", "of", "cycles", "taken", "by", "BB", ",", "as", "computed", "by", "scheduling", ",", "including", "the", "latencies", "of", "all", "insns", "with", "delay", "slots", ".", "IGNORE", "is", "an", "insn", "we", "should", "ignore", "in", "the", "calculation", ",", "usually", "the", "final", "branch", "." ]

[ "c6x", "0" ]

c6x

bb_earliest_end_cycle

c6x

VLIW

GCC

19,556

108

1

[]

[ "<s>", "TargetLowering", "::", "ConstraintType", "SystemZTargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0", "]", ")", "{", "case", "'a'", ":", "case", "'d'", ":", "case", "'f'", ":", "case", "'h'", ":", "case", "'r'", ":", "case", "'v'", ":", "return", "C_RegisterClass", ";", "case", "'Q'", ":", "case", "'R'", ":", "case", "'S'", ":", "case", "'T'", ":", "case", "'m'", ":", "return", "C_Memory", ";", "case", "'I'", ":", "case", "'J'", ":", "case", "'K'", ":", "case", "'L'", ":", "case", "'M'", ":", "return", "C_Immediate", ";", "default", ":", "break", ";", "}", "}", "else", "if", "(", "Constraint", ".", "size", "(", ")", "==", "2", "&&", "Constraint", "[", "0", "]", "==", "'Z'", ")", "{", "switch", "(", "Constraint", "[", "1", "]", ")", "{", "case", "'Q'", ":", "case", "'R'", ":", "case", "'S'", ":", "case", "'T'", ":", "return", "C_Address", ";", "default", ":", "break", ";", "}", "}", "return", "TargetLowering", "::", "getConstraintType", "(", "Constraint", ")", ";", "}", "</s>" ]

[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]

[ "SystemZ", "SystemZ", "1", "0", "2", "0", "1" ]

SystemZISelLowering57

getConstraintType

SystemZ

CPU

LLVM

19,557

151

1

[]

[ "<s>", "bool", "WebAssemblyFixIrreducibleControlFlow", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"********** Fixing Irreducible Control Flow **********\\n\"", "\"********** Function: \"", "<<", "MF", ".", "getName", "(", ")", "<<", "'\\n'", ")", ";", "BlockSet", "AllBlocks", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "AllBlocks", ".", "insert", "(", "&", "MBB", ")", ";", "}", "if", "(", "LLVM_UNLIKELY", "(", "processRegion", "(", "&", "*", "MF", ".", "begin", "(", ")", ",", "AllBlocks", ",", "MF", ")", ")", ")", "{", "MF", ".", "getRegInfo", "(", ")", ".", "invalidateLiveness", "(", ")", ";", "MF", ".", "RenumberBlocks", "(", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "</s>" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "WebAssembly", "WebAssembly", "\"********** Fixing Irreducible Control Flow **********\\n\"", "\"********** Function: \"" ]

WebAssemblyFixIrreducibleControlFlow1

runOnMachineFunction

WebAssembly

Virtual ISA

LLVM

19,558

94

1

[]

[ "<s>", "int", "PPCInstrInfo", "::", "getOperandLatency", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "const", "MachineInstr", "*", "DefMI", ",", "unsigned", "DefIdx", ",", "const", "MachineInstr", "*", "UseMI", ",", "unsigned", "UseIdx", ")", "const", "{", "int", "Latency", "=", "PPCGenInstrInfo", "::", "getOperandLatency", "(", "ItinData", ",", "DefMI", ",", "DefIdx", ",", "UseMI", ",", "UseIdx", ")", ";", "if", "(", "!", "DefMI", "->", "getParent", "(", ")", ")", "return", "Latency", ";", "const", "MachineOperand", "&", "DefMO", "=", "DefMI", "->", "getOperand", "(", "DefIdx", ")", ";", "unsigned", "Reg", "=", "DefMO", ".", "getReg", "(", ")", ";", "bool", "IsRegCR", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "DefMI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "IsRegCR", "=", "MRI", "->", "getRegClass", "(", "Reg", ")", "->", "hasSuperClassEq", "(", "&", "PPC", "::", "CRRCRegClass", ")", "||", "MRI", "->", "getRegClass", "(", "Reg", ")", "->", "hasSuperClassEq", "(", "&", "PPC", "::", "CRBITRCRegClass", ")", ";", "}", "else", "{", "IsRegCR", "=", "PPC", "::", "CRRCRegClass", ".", "contains", "(", "Reg", ")", "||", "PPC", "::", "CRBITRCRegClass", ".", "contains", "(", "Reg", ")", ";", "}", "if", "(", "UseMI", "->", "isBranch", "(", ")", "&&", "IsRegCR", ")", "{", "if", "(", "Latency", "<", "0", ")", "Latency", "=", "getInstrLatency", "(", "ItinData", ",", "DefMI", ")", ";", "unsigned", "Directive", "=", "Subtarget", ".", "getDarwinDirective", "(", ")", ";", "switch", "(", "Directive", ")", "{", "default", ":", "break", ";", "case", "PPC", "::", "DIR_7400", ":", "case", "PPC", "::", "DIR_750", ":", "case", "PPC", "::", "DIR_970", ":", "case", "PPC", "::", "DIR_E5500", ":", "case", "PPC", "::", "DIR_PWR4", ":", "case", "PPC", "::", "DIR_PWR5", ":", "case", "PPC", "::", "DIR_PWR5X", ":", "case", "PPC", "::", "DIR_PWR6", ":", "case", "PPC", "::", "DIR_PWR6X", ":", "case", "PPC", "::", "DIR_PWR7", ":", "case", "PPC", "::", "DIR_PWR8", ":", "Latency", "+=", "2", ";", "break", ";", "}", "}", "return", "Latency", ";", "}", "</s>" ]

[ "Compute", "and", "return", "the", "use", "operand", "latency", "of", "a", "given", "pair", "of", "def", "and", "use", "." ]

[ "PowerPC", "PPC", "PPC", "PPC::CRRCRegClass", "PPC::CRBITRCRegClass", "PPC::CRRCRegClass", "PPC::CRBITRCRegClass", "0", "PPC::DIR_7400", "PPC::DIR_750", "PPC::DIR_970", "PPC::DIR_E5500", "PPC::DIR_PWR4", "PPC::DIR_PWR5", "PPC::DIR_PWR5X", "PPC::DIR_PWR6", "PPC::DIR_PWR6X", "PPC::DIR_PWR7", "PPC::DIR_PWR8", "2" ]

PPCInstrInfo (3)

getOperandLatency

PowerPC

CPU

LLVM

19,559

279

1

[]

[ "<s>", "static", "void", "rs6000_elf_asm_out_constructor", "(", "rtx", "symbol", ",", "int", "priority", ")", "{", "const", "char", "*", "section", "=", "\".ctors\"", ";", "char", "buf", "[", "16", "]", ";", "if", "(", "priority", "!=", "DEFAULT_INIT_PRIORITY", ")", "{", "sprintf", "(", "buf", ",", "\".ctors.%.5u\"", ",", "MAX_INIT_PRIORITY", "-", "priority", ")", ";", "section", "=", "buf", ";", "}", "named_section_flags", "(", "section", ",", "SECTION_WRITE", ")", ";", "assemble_align", "(", "POINTER_SIZE", ")", ";", "if", "(", "TARGET_RELOCATABLE", ")", "{", "fputs", "(", "\"\\t.long (\"", ",", "asm_out_file", ")", ";", "output_addr_const", "(", "asm_out_file", ",", "symbol", ")", ";", "fputs", "(", "\")@fixup\\n\"", ",", "asm_out_file", ")", ";", "}", "else", "assemble_integer", "(", "symbol", ",", "POINTER_SIZE", "/", "BITS_PER_UNIT", ",", "POINTER_SIZE", ",", "1", ")", ";", "}", "</s>" ]

[ "Record", "an", "element", "in", "the", "table", "of", "global", "constructors", ".", "SYMBOL", "is", "a", "SYMBOL_REF", "of", "the", "function", "to", "be", "called", ";", "PRIORITY", "is", "a", "number", "between", "0", "and", "MAX_INIT_PRIORITY", ".", "This", "differs", "from", "default_named_section_asm_out_constructor", "in", "that", "we", "have", "special", "handling", "for", "-mrelocatable", "." ]

[ "rs6000", "\".ctors\"", "16", "\".ctors.%.5u\"", "\"\\t.long (\"", "\")@fixup\\n\"", "1" ]

rs60003

rs6000_elf_asm_out_constructor

rs6000

CPU

GCC

19,560

101

1

[]

[ "<s>", "unsigned", "TPCTTIImpl", "::", "getNumberOfRegisters", "(", "bool", "Vector", ")", "const", "{", "if", "(", "Vector", ")", "return", "40", ";", "return", "32", ";", "}", "</s>" ]

[ "�", "?", "Vector", "TTI", "begin", "�", "?" ]

[ "TPC", "TPC", "40", "32" ]

TPCTargetTransformInfo

getNumberOfRegisters

TPC

Virtual ISA

LLVM

19,561

21

1

[]

[ "<s>", "static", "bool", "legitimate_scaled_address_p", "(", "machine_mode", "mode", ",", "rtx", "op", ",", "bool", "strict", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "!=", "PLUS", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "op", ",", "0", ")", ")", "!=", "MULT", ")", "return", "false", ";", "if", "(", "!", "RTX_OK_FOR_INDEX_P", "(", "XEXP", "(", "XEXP", "(", "op", ",", "0", ")", ",", "0", ")", ",", "strict", ")", ")", "return", "false", ";", "if", "(", "!", "CONST_INT_P", "(", "XEXP", "(", "XEXP", "(", "op", ",", "0", ")", ",", "1", ")", ")", ")", "return", "false", ";", "switch", "(", "GET_MODE_SIZE", "(", "mode", ")", ")", "{", "case", "2", ":", "if", "(", "INTVAL", "(", "XEXP", "(", "XEXP", "(", "op", ",", "0", ")", ",", "1", ")", ")", "!=", "2", ")", "return", "false", ";", "break", ";", "case", "8", ":", "if", "(", "!", "TARGET_LL64", ")", "return", "false", ";", "case", "4", ":", "if", "(", "INTVAL", "(", "XEXP", "(", "XEXP", "(", "op", ",", "0", ")", ",", "1", ")", ")", "!=", "4", ")", "return", "false", ";", "default", ":", "return", "false", ";", "}", "if", "(", "RTX_OK_FOR_BASE_P", "(", "XEXP", "(", "op", ",", "1", ")", ",", "(", "strict", ")", ")", ")", "return", "true", ";", "if", "(", "flag_pic", ")", "{", "if", "(", "CONST_INT_P", "(", "XEXP", "(", "op", ",", "1", ")", ")", ")", "return", "true", ";", "return", "false", ";", "}", "if", "(", "legitimate_small_data_address_p", "(", "op", ",", "mode", ")", ")", "return", "false", ";", "if", "(", "CONSTANT_P", "(", "XEXP", "(", "op", ",", "1", ")", ")", ")", "return", "true", ";", "return", "false", ";", "}", "</s>" ]

[ "TRUE", "if", "op", "is", "an", "scaled", "address", "." ]

[ "arc", "0", "0", "0", "0", "1", "2", "0", "1", "2", "8", "4", "0", "1", "4", "1", "1", "1" ]

arc

legitimate_scaled_address_p

arc

MPU

GCC

19,562

238

1

[]

[ "<s>", "unsigned", "AArch64InstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "TBB", ",", "MachineBasicBlock", "*", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL", ",", "int", "*", "BytesAdded", ")", "const", "{", "assert", "(", "TBB", "&&", "\"insertBranch must not be told to insert a fallthrough\"", ")", ";", "if", "(", "!", "FBB", ")", "{", "if", "(", "Cond", ".", "empty", "(", ")", ")", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "AArch64", "::", "B", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "else", "instantiateCondBranch", "(", "MBB", ",", "DL", ",", "TBB", ",", "Cond", ")", ";", "if", "(", "BytesAdded", ")", "*", "BytesAdded", "=", "4", ";", "return", "1", ";", "}", "instantiateCondBranch", "(", "MBB", ",", "DL", ",", "TBB", ",", "Cond", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "AArch64", "::", "B", ")", ")", ".", "addMBB", "(", "FBB", ")", ";", "if", "(", "BytesAdded", ")", "*", "BytesAdded", "=", "8", ";", "return", "2", ";", "}", "</s>" ]

[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]

[ "AArch64", "AArch64", "\"insertBranch must not be told to insert a fallthrough\"", "AArch64::B", "4", "1", "AArch64::B", "8", "2" ]

AArch64InstrInfo109

insertBranch

AArch64

CPU

LLVM

19,563

144

1

[]

[ "<s>", "enum", "rtx_code", "ix86_reverse_condition", "(", "enum", "rtx_code", "code", ",", "enum", "machine_mode", "mode", ")", "{", "return", "(", "mode", "!=", "CCFPmode", "&&", "mode", "!=", "CCFPUmode", "?", "reverse_condition", "(", "code", ")", ":", "reverse_condition_maybe_unordered", "(", "code", ")", ")", ";", "}", "</s>" ]

[ "Worker", "function", "for", "REVERSE_CONDITION", "." ]

[ "i386" ]

i3863

ix86_reverse_condition

i386

CPU

GCC

19,564

35

1

[]

[ "<s>", "static", "const", "char", "*", "aarch64_invalid_conversion", "(", "const_tree", "fromtype", ",", "const_tree", "totype", ")", "{", "if", "(", "element_mode", "(", "fromtype", ")", "!=", "element_mode", "(", "totype", ")", ")", "{", "if", "(", "TYPE_MODE", "(", "fromtype", ")", "==", "BFmode", ")", "return", "N_", "(", "\"invalid conversion from type %<bfloat16_t%>\"", ")", ";", "if", "(", "TYPE_MODE", "(", "totype", ")", "==", "BFmode", ")", "return", "N_", "(", "\"invalid conversion to type %<bfloat16_t%>\"", ")", ";", "}", "return", "NULL", ";", "}", "</s>" ]

[ "Return", "the", "diagnostic", "message", "string", "if", "conversion", "from", "FROMTYPE", "to", "TOTYPE", "is", "not", "allowed", ",", "NULL", "otherwise", "." ]

[ "aarch64", "\"invalid conversion from type %<bfloat16_t%>\"", "\"invalid conversion to type %<bfloat16_t%>\"" ]

aarch64

aarch64_invalid_conversion

aarch64

CPU

GCC

19,565

61

1

[]

[ "<s>", "static", "void", "rx_get_stack_layout", "(", "unsigned", "int", "*", "lowest", ",", "unsigned", "int", "*", "highest", ",", "unsigned", "int", "*", "register_mask", ",", "unsigned", "int", "*", "frame_size", ",", "unsigned", "int", "*", "stack_size", ")", "{", "unsigned", "int", "reg", ";", "unsigned", "int", "low", ";", "unsigned", "int", "high", ";", "unsigned", "int", "fixed_reg", "=", "0", ";", "unsigned", "int", "save_mask", ";", "unsigned", "int", "pushed_mask", ";", "unsigned", "int", "unneeded_pushes", ";", "if", "(", "is_naked_func", "(", "NULL_TREE", ")", ")", "{", "*", "lowest", "=", "0", ";", "*", "highest", "=", "0", ";", "*", "register_mask", "=", "0", ";", "*", "frame_size", "=", "0", ";", "*", "stack_size", "=", "0", ";", "return", ";", "}", "for", "(", "save_mask", "=", "high", "=", "low", "=", "0", ",", "reg", "=", "1", ";", "reg", "<", "CC_REGNUM", ";", "reg", "++", ")", "{", "if", "(", "(", "df_regs_ever_live_p", "(", "reg", ")", "||", "(", "call_used_regs", "[", "reg", "]", "&&", "is_interrupt_func", "(", "NULL_TREE", ")", "&&", "!", "crtl", "->", "is_leaf", ")", ")", "&&", "(", "!", "call_used_regs", "[", "reg", "]", "||", "is_interrupt_func", "(", "NULL_TREE", ")", "||", "(", "is_fast_interrupt_func", "(", "NULL_TREE", ")", "&&", "!", "IN_RANGE", "(", "reg", ",", "10", ",", "13", ")", ")", ")", ")", "{", "if", "(", "low", "==", "0", ")", "low", "=", "reg", ";", "high", "=", "reg", ";", "save_mask", "|=", "1", "<<", "reg", ";", "}", "if", "(", "low", "!=", "0", "&&", "fixed_reg", "==", "0", "&&", "fixed_regs", "[", "reg", "]", ")", "fixed_reg", "=", "reg", ";", "}", "if", "(", "MUST_SAVE_ACC_REGISTER", "&&", "bit_count", "(", "save_mask", ")", "<", "2", ")", "{", "save_mask", "|=", "(", "1", "<<", "13", ")", "|", "(", "1", "<<", "14", ")", ";", "if", "(", "low", "==", "0", ")", "low", "=", "13", ";", "if", "(", "high", "==", "0", "||", "low", "==", "high", ")", "high", "=", "low", "+", "1", ";", "}", "pushed_mask", "=", "(", "HOST_WIDE_INT_M1U", "<<", "low", ")", "&", "~", "(", "HOST_WIDE_INT_M1U", "<<", "(", "high", "+", "1", ")", ")", ";", "unneeded_pushes", "=", "(", "pushed_mask", "&", "(", "~", "save_mask", ")", ")", "&", "pushed_mask", ";", "if", "(", "(", "fixed_reg", "&&", "fixed_reg", "<=", "high", ")", "||", "(", "optimize_function_for_speed_p", "(", "cfun", ")", "&&", "bit_count", "(", "save_mask", ")", "<", "bit_count", "(", "unneeded_pushes", ")", ")", ")", "{", "*", "lowest", "=", "0", ";", "*", "highest", "=", "0", ";", "*", "register_mask", "=", "save_mask", ";", "}", "else", "{", "*", "lowest", "=", "low", ";", "*", "highest", "=", "high", ";", "*", "register_mask", "=", "0", ";", "}", "*", "frame_size", "=", "rx_round_up", "(", "get_frame_size", "(", ")", ",", "STACK_BOUNDARY", "/", "BITS_PER_UNIT", ")", ";", "if", "(", "crtl", "->", "args", ".", "size", ">", "0", ")", "*", "frame_size", "+=", "rx_round_up", "(", "crtl", "->", "args", ".", "size", ",", "STACK_BOUNDARY", "/", "BITS_PER_UNIT", ")", ";", "*", "stack_size", "=", "rx_round_up", "(", "crtl", "->", "outgoing_args_size", ",", "STACK_BOUNDARY", "/", "BITS_PER_UNIT", ")", ";", "}", "</s>" ]

[ "Returns", "either", "the", "lowest", "numbered", "and", "highest", "numbered", "registers", "that", "occupy", "the", "call-saved", "area", "of", "the", "stack", "frame", ",", "if", "the", "registers", "are", "stored", "as", "a", "contiguous", "block", ",", "or", "else", "a", "bitmask", "of", "the", "individual", "registers", "if", "they", "are", "stored", "piecemeal", ".", "Also", "computes", "the", "size", "of", "the", "frame", "and", "the", "size", "of", "the", "outgoing", "arguments", "block", "(", "in", "bytes", ")", "." ]

[ "rx", "0", "0", "0", "0", "0", "0", "0", "1", "10", "13", "0", "1", "0", "0", "2", "1", "13", "1", "14", "0", "13", "0", "1", "1", "0", "0", "0", "0" ]

rx3

rx_get_stack_layout

rx

CPU

GCC

19,566

418

1

[]

[ "<s>", "bool", "SIFoldOperands", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "SIInstrInfo", "*", "TII", "=", "static_cast", "<", "const", "SIInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "const", "SIRegisterInfo", "&", "TRI", "=", "TII", "->", "getRegisterInfo", "(", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "BI", ";", "MachineBasicBlock", "::", "iterator", "I", ",", "Next", ";", "for", "(", "I", "=", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "if", "(", "!", "isSafeToFold", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "continue", ";", "unsigned", "OpSize", "=", "TII", "->", "getOpSize", "(", "MI", ",", "1", ")", ";", "MachineOperand", "&", "OpToFold", "=", "MI", ".", "getOperand", "(", "1", ")", ";", "bool", "FoldingImm", "=", "OpToFold", ".", "isImm", "(", ")", ";", "if", "(", "!", "FoldingImm", "&&", "!", "OpToFold", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "FoldingImm", "&&", "!", "TII", "->", "isInlineConstant", "(", "OpToFold", ",", "OpSize", ")", "&&", "!", "MRI", ".", "hasOneUse", "(", "MI", ".", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ")", ")", "continue", ";", "if", "(", "OpToFold", ".", "isReg", "(", ")", "&&", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "OpToFold", ".", "getReg", "(", ")", ")", "||", "OpToFold", ".", "getSubReg", "(", ")", ")", ")", "continue", ";", "std", "::", "vector", "<", "FoldCandidate", ">", "FoldList", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "Use", "=", "MRI", ".", "use_begin", "(", "MI", ".", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ")", ",", "E", "=", "MRI", ".", "use_end", "(", ")", ";", "Use", "!=", "E", ";", "++", "Use", ")", "{", "MachineInstr", "*", "UseMI", "=", "Use", "->", "getParent", "(", ")", ";", "foldOperand", "(", "OpToFold", ",", "UseMI", ",", "Use", ".", "getOperandNo", "(", ")", ",", "FoldList", ",", "TII", ",", "TRI", ",", "MRI", ")", ";", "}", "for", "(", "FoldCandidate", "&", "Fold", ":", "FoldList", ")", "{", "if", "(", "updateOperand", "(", "Fold", ",", "TRI", ")", ")", "{", "if", "(", "!", "Fold", ".", "isImm", "(", ")", ")", "{", "assert", "(", "Fold", ".", "OpToFold", "&&", "Fold", ".", "OpToFold", "->", "isReg", "(", ")", ")", ";", "Fold", ".", "OpToFold", "->", "setIsKill", "(", "false", ")", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Folded source from \"", "<<", "MI", "<<", "\" into OpNo \"", "<<", "Fold", ".", "UseOpNo", "<<", "\" of \"", "<<", "*", "Fold", ".", "UseMI", "<<", "'\\n'", ")", ";", "}", "}", "}", "}", "return", "false", ";", "}", "</s>" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI", "1", "1", "0", "0", "\"Folded source from \"", "\" into OpNo \"", "\" of \"" ]

SIFoldOperands62

runOnMachineFunction

AMDGPU

GPU

LLVM

19,567

426

1

[]

[ "<s>", "bool", "X86TTIImpl", "::", "isLegalMaskedLoad", "(", "Type", "*", "DataTy", ",", "int", "Consecutive", ")", "{", "int", "DataWidth", "=", "DataTy", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "(", "DataWidth", "<", "32", ")", "||", "(", "Consecutive", "==", "0", ")", ")", "return", "false", ";", "if", "(", "ST", "->", "hasAVX512", "(", ")", "||", "ST", "->", "hasAVX2", "(", ")", ")", "return", "true", ";", "return", "false", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "target", "supports", "masked", "load", "." ]

[ "X86", "X86", "32", "0" ]

X86TargetTransformInfo

isLegalMaskedLoad

X86

CPU

LLVM

19,568

60

1

[]

[ "<s>", "bool", "SystemZFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "SystemZMachineFunctionInfo", "*", "ZFI", "=", "MF", ".", "getInfo", "<", "SystemZMachineFunctionInfo", ">", "(", ")", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "DebugLoc", "DL", "=", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "for", "(", "unsigned", "I", "=", "0", ",", "E", "=", "CSI", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "I", "]", ".", "getReg", "(", ")", ";", "if", "(", "SystemZ", "::", "FP64BitRegClass", ".", "contains", "(", "Reg", ")", ")", "TII", "->", "loadRegFromStackSlot", "(", "MBB", ",", "MBBI", ",", "Reg", ",", "CSI", "[", "I", "]", ".", "getFrameIdx", "(", ")", ",", "&", "SystemZ", "::", "FP64BitRegClass", ",", "TRI", ")", ";", "}", "unsigned", "LowGPR", "=", "ZFI", "->", "getLowSavedGPR", "(", ")", ";", "unsigned", "HighGPR", "=", "ZFI", "->", "getHighSavedGPR", "(", ")", ";", "unsigned", "StartOffset", "=", "RegSpillOffsets", "[", "LowGPR", "]", ";", "if", "(", "LowGPR", ")", "{", "assert", "(", "LowGPR", "!=", "HighGPR", "&&", "\"Should be loading %r15 and something else\"", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "SystemZ", "::", "LMG", ")", ")", ";", "MIB", ".", "addReg", "(", "LowGPR", ",", "RegState", "::", "Define", ")", ";", "MIB", ".", "addReg", "(", "HighGPR", ",", "RegState", "::", "Define", ")", ";", "MIB", ".", "addReg", "(", "HasFP", "?", "SystemZ", "::", "R11D", ":", "SystemZ", "::", "R15D", ")", ";", "MIB", ".", "addImm", "(", "StartOffset", ")", ";", "for", "(", "unsigned", "I", "=", "0", ",", "E", "=", "CSI", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "I", "]", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "!=", "LowGPR", "&&", "Reg", "!=", "HighGPR", "&&", "SystemZ", "::", "GR64BitRegClass", ".", "contains", "(", "Reg", ")", ")", "MIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "}", "return", "true", ";", "}", "</s>" ]

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series", "of", "load", "instructions", "via", "loadRegToStackSlot", "(", ")", "." ]

[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "0", "SystemZ::FP64BitRegClass", "SystemZ::FP64BitRegClass", "\"Should be loading %r15 and something else\"", "SystemZ::LMG", "SystemZ::R11D", "SystemZ::R15D", "0", "SystemZ::GR64BitRegClass" ]

SystemZFrameLowering31

restoreCalleeSavedRegisters

SystemZ

CPU

LLVM

19,569

359

1

[]

[ "<s>", "static", "rtx_insn", "*", "frame_emit_add_imm", "(", "rtx", "dst", ",", "rtx", "src", ",", "HOST_WIDE_INT", "imm", ",", "rtx", "scratch", ")", "{", "rtx_insn", "*", "insn", ";", "if", "(", "satisfies_constraint_K", "(", "GEN_INT", "(", "imm", ")", ")", ")", "{", "insn", "=", "emit_insn", "(", "gen_addsi3", "(", "dst", ",", "src", ",", "GEN_INT", "(", "imm", ")", ")", ")", ";", "}", "else", "{", "emit_insn", "(", "gen_movsi", "(", "scratch", ",", "gen_int_mode", "(", "imm", ",", "SImode", ")", ")", ")", ";", "insn", "=", "emit_insn", "(", "gen_addsi3", "(", "dst", ",", "src", ",", "scratch", ")", ")", ";", "if", "(", "REGNO", "(", "src", ")", "==", "REGNO", "(", "scratch", ")", ")", "abort", "(", ")", ";", "}", "return", "insn", ";", "}", "</s>" ]

[ "This", "happens", "after", "reload", ",", "so", "we", "need", "to", "expand", "it", "." ]

[ "spu" ]

spu

frame_emit_add_imm

spu

MPU

GCC

19,570

103

1

[]

[ "<s>", "const", "AArch64Subtarget", "*", "AArch64TargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-features\"", ")", ";", "std", "::", "string", "CPU", "=", "CPUAttr", ".", "isValid", "(", ")", "?", "CPUAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetCPU", ";", "std", "::", "string", "FS", "=", "FSAttr", ".", "isValid", "(", ")", "?", "FSAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetFS", ";", "auto", "&", "I", "=", "SubtargetMap", "[", "CPU", "+", "FS", "]", ";", "if", "(", "!", "I", ")", "{", "resetTargetOptions", "(", "F", ")", ";", "I", "=", "std", "::", "make_unique", "<", "AArch64Subtarget", ">", "(", "TargetTriple", ",", "CPU", ",", "FS", ",", "*", "this", ",", "isLittle", ")", ";", "}", "return", "I", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "AArch64", "AArch64", "AArch64", "\"target-cpu\"", "\"target-features\"", "AArch64" ]

AArch64TargetMachine33

getSubtargetImpl

AArch64

CPU

LLVM

19,571

132

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesAll", "(", ")", ";", "CallGraphSCCPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "AMDGPU" ]

AMDGPUAnnotateKernelFeatures

getAnalysisUsage

AMDGPU

GPU

LLVM

19,572

24

1

[]

[ "<s>", "int", "pa_shadd_constant_p", "(", "int", "val", ")", "{", "if", "(", "val", "==", "1", "||", "val", "==", "2", "||", "val", "==", "3", ")", "return", "1", ";", "else", "return", "0", ";", "}", "</s>" ]

[ "Return", "1", "if", "the", "given", "constant", "is", "2", ",", "4", ",", "or", "8", ".", "These", "are", "the", "valid", "constants", "for", "shadd", "instructions", "." ]

[ "pa", "1", "2", "3", "1", "0" ]

pa

pa_shadd_constant_p

pa

CPU

GCC

19,573

29

1

[]

[ "<s>", "machine_mode", "s390_dwarf_frame_reg_mode", "(", "int", "regno", ")", "{", "machine_mode", "save_mode", "=", "default_dwarf_frame_reg_mode", "(", "regno", ")", ";", "if", "(", "GENERAL_REGNO_P", "(", "regno", ")", ")", "save_mode", "=", "Pmode", ";", "if", "(", "GET_MODE_SIZE", "(", "save_mode", ")", ">", "8", ")", "save_mode", "=", "DImode", ";", "return", "save_mode", ";", "}", "</s>" ]

[ "Return", "the", "proper", "mode", "for", "REGNO", "being", "represented", "in", "the", "dwarf", "unwind", "table", "." ]

[ "s390", "8" ]

s390

s390_dwarf_frame_reg_mode

s390

MPU

GCC

19,574

43

1

[]

[ "<s>", "void", "ARMAsmPrinter", "::", "emitXXStructor", "(", "const", "DataLayout", "&", "DL", ",", "const", "Constant", "*", "CV", ")", "{", "uint64_t", "Size", "=", "getDataLayout", "(", ")", ".", "getTypeAllocSize", "(", "CV", "->", "getType", "(", ")", ")", ";", "assert", "(", "Size", "&&", "\"C++ constructor pointer had zero size!\"", ")", ";", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "CV", "->", "stripPointerCasts", "(", ")", ")", ";", "assert", "(", "GV", "&&", "\"C++ constructor pointer was not a GlobalValue!\"", ")", ";", "const", "MCExpr", "*", "E", "=", "MCSymbolRefExpr", "::", "create", "(", "GetARMGVSymbol", "(", "GV", ",", "ARMII", "::", "MO_NO_FLAG", ")", ",", "(", "Subtarget", "->", "isTargetELF", "(", ")", "?", "MCSymbolRefExpr", "::", "VK_ARM_TARGET1", ":", "MCSymbolRefExpr", "::", "VK_None", ")", ",", "OutContext", ")", ";", "OutStreamer", "->", "emitValue", "(", "E", ",", "Size", ")", ";", "}", "</s>" ]

[ "Targets", "can", "override", "this", "to", "change", "how", "global", "constants", "that", "are", "part", "of", "a", "C++", "static/global", "constructor", "list", "are", "emitted", "." ]

[ "ARM", "ARM", "\"C++ constructor pointer had zero size!\"", "\"C++ constructor pointer was not a GlobalValue!\"", "ARM", "ARMII::MO_NO_FLAG", "ARM" ]

ARMAsmPrinter

emitXXStructor

ARM

CPU

LLVM

19,575

110

1

[]

[ "<s>", "void", "rs6000_xcoff_asm_output_aligned_decl_common", "(", "FILE", "*", "stream", ",", "tree", "decl", "ATTRIBUTE_UNUSED", ",", "const", "char", "*", "name", ",", "unsigned", "HOST_WIDE_INT", "size", ",", "unsigned", "HOST_WIDE_INT", "align", ")", "{", "unsigned", "HOST_WIDE_INT", "align2", "=", "2", ";", "if", "(", "align", ">", "32", ")", "align2", "=", "floor_log2", "(", "align", "/", "BITS_PER_UNIT", ")", ";", "else", "if", "(", "size", ">", "4", ")", "align2", "=", "3", ";", "fputs", "(", "COMMON_ASM_OP", ",", "stream", ")", ";", "RS6000_OUTPUT_BASENAME", "(", "stream", ",", "name", ")", ";", "fprintf", "(", "stream", ",", "\",\"", "HOST_WIDE_INT_PRINT_UNSIGNED", "\",\"", "HOST_WIDE_INT_PRINT_UNSIGNED", ",", "size", ",", "align2", ")", ";", "fputs", "(", "rs6000_xcoff_visibility", "(", "decl", ")", ",", "stream", ")", ";", "putc", "(", "'\\n'", ",", "stream", ")", ";", "}", "</s>" ]

[ "Output", "assembly", "language", "to", "define", "a", "symbol", "as", "COMMON", "from", "a", "DECL", ",", "possibly", "with", "visibility", "." ]

[ "powerpcspe", "2", "32", "4", "3", "\",\"", "\",\"" ]

powerpcspe

rs6000_xcoff_asm_output_aligned_decl_common

powerpcspe

CPU

GCC

19,576

103

1

[]

[ "<s>", "static", "void", "rs6000_emit_stack_tie", "(", "rtx", "fp", ",", "bool", "hard_frame_needed", ")", "{", "rtvec", "p", ";", "int", "i", ";", "rtx", "regs", "[", "3", "]", ";", "i", "=", "0", ";", "regs", "[", "i", "++", "]", "=", "gen_rtx_REG", "(", "Pmode", ",", "STACK_POINTER_REGNUM", ")", ";", "if", "(", "hard_frame_needed", ")", "regs", "[", "i", "++", "]", "=", "gen_rtx_REG", "(", "Pmode", ",", "HARD_FRAME_POINTER_REGNUM", ")", ";", "if", "(", "!", "(", "REGNO", "(", "fp", ")", "==", "STACK_POINTER_REGNUM", "||", "(", "hard_frame_needed", "&&", "REGNO", "(", "fp", ")", "==", "HARD_FRAME_POINTER_REGNUM", ")", ")", ")", "regs", "[", "i", "++", "]", "=", "fp", ";", "p", "=", "rtvec_alloc", "(", "i", ")", ";", "while", "(", "--", "i", ">=", "0", ")", "{", "rtx", "mem", "=", "gen_frame_mem", "(", "BLKmode", ",", "regs", "[", "i", "]", ")", ";", "RTVEC_ELT", "(", "p", ",", "i", ")", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "mem", ",", "const0_rtx", ")", ";", "}", "emit_insn", "(", "gen_stack_tie", "(", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "p", ")", ")", ")", ";", "}", "</s>" ]

[ "This", "ties", "together", "stack", "memory", "(", "MEM", "with", "an", "alias", "set", "of", "rs6000_sr_alias_set", ")", "and", "the", "change", "to", "the", "stack", "pointer", "." ]

[ "rs6000", "3", "0", "0" ]

rs60004

rs6000_emit_stack_tie

rs6000

CPU

GCC

19,577

147

1

[]

[ "<s>", "static", "void", "alpha_reorg", "(", "void", ")", "{", "if", "(", "current_function_has_exception_handlers", "(", ")", ")", "alpha_pad_function_end", "(", ")", ";", "rtx_insn", "*", "insn", "=", "prev_active_insn", "(", "get_last_insn", "(", ")", ")", ";", "if", "(", "insn", "&&", "NONJUMP_INSN_P", "(", "insn", ")", ")", "{", "rtx", "pat", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "pat", ")", "==", "PARALLEL", ")", "{", "rtx", "vec", "=", "XVECEXP", "(", "pat", ",", "0", ",", "0", ")", ";", "if", "(", "GET_CODE", "(", "vec", ")", "==", "TRAP_IF", "&&", "XEXP", "(", "vec", ",", "0", ")", "==", "const1_rtx", ")", "emit_insn_after", "(", "gen_unop", "(", ")", ",", "insn", ")", ";", "}", "}", "}", "</s>" ]

[ "Machine", "dependent", "reorg", "pass", "." ]

[ "alpha", "0", "0", "0" ]

alpha

alpha_reorg

alpha

MPU

GCC

19,578

98

1

[]

[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", ",", "uint64_t", ",", "const", "MCRelaxableFragment", "*", ",", "const", "MCAsmLayout", "&", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]

[ "DLX" ]

DLXAsmBackend

fixupNeedsRelaxation

DLX

CPU

LLVM

19,579

24

1

[]

[ "<s>", "bool", "AArch64CollectLOH", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "MachineDominatorTree", "*", "MDT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "MapRegToId", "RegToId", ";", "MapIdToReg", "IdToReg", ";", "AArch64FunctionInfo", "*", "AArch64FI", "=", "MF", ".", "getInfo", "<", "AArch64FunctionInfo", ">", "(", ")", ";", "assert", "(", "AArch64FI", "&&", "\"No MachineFunctionInfo for this function!\"", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Looking for LOH in \"", "<<", "MF", ".", "getName", "(", ")", "<<", "'\\n'", ")", ";", "collectInvolvedReg", "(", "MF", ",", "RegToId", ",", "IdToReg", ",", "TRI", ")", ";", "if", "(", "RegToId", ".", "empty", "(", ")", ")", "return", "false", ";", "MachineInstr", "*", "DummyOp", "=", "nullptr", ";", "if", "(", "BasicBlockScopeOnly", ")", "{", "const", "TargetInstrInfo", "*", "TII", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DummyOp", "=", "MF", ".", "CreateMachineInstr", "(", "TII", "->", "get", "(", "AArch64", "::", "COPY", ")", ",", "DebugLoc", "(", ")", ")", ";", "}", "unsigned", "NbReg", "=", "RegToId", ".", "size", "(", ")", ";", "bool", "Modified", "=", "false", ";", "InstrToInstrs", "*", "ColorOpToReachedUses", "=", "new", "InstrToInstrs", "[", "NbReg", "]", ";", "reachingDef", "(", "MF", ",", "ColorOpToReachedUses", ",", "RegToId", ",", "true", ",", "DummyOp", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"ADRP reaching defs\\n\"", ")", ";", "DEBUG", "(", "printReachingDef", "(", "ColorOpToReachedUses", ",", "NbReg", ",", "TRI", ",", "IdToReg", ")", ")", ";", "InstrToInstrs", "ADRPToReachingDefs", ";", "reachedUsesToDefs", "(", "ADRPToReachingDefs", ",", "ColorOpToReachedUses", ",", "RegToId", ",", "true", ")", ";", "computeADRP", "(", "ADRPToReachingDefs", ",", "*", "AArch64FI", ",", "MDT", ")", ";", "delete", "[", "]", "ColorOpToReachedUses", ";", "ColorOpToReachedUses", "=", "new", "InstrToInstrs", "[", "NbReg", "]", ";", "reachingDef", "(", "MF", ",", "ColorOpToReachedUses", ",", "RegToId", ",", "false", ",", "DummyOp", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"All reaching defs\\n\"", ")", ";", "DEBUG", "(", "printReachingDef", "(", "ColorOpToReachedUses", ",", "NbReg", ",", "TRI", ",", "IdToReg", ")", ")", ";", "InstrToInstrs", "UsesToReachingDefs", ";", "reachedUsesToDefs", "(", "UsesToReachingDefs", ",", "ColorOpToReachedUses", ",", "RegToId", ",", "false", ")", ";", "computeOthers", "(", "UsesToReachingDefs", ",", "ColorOpToReachedUses", ",", "*", "AArch64FI", ",", "RegToId", ",", "MDT", ")", ";", "delete", "[", "]", "ColorOpToReachedUses", ";", "if", "(", "BasicBlockScopeOnly", ")", "MF", ".", "DeleteMachineInstr", "(", "DummyOp", ")", ";", "return", "Modified", ";", "}", "</s>" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "\"No MachineFunctionInfo for this function!\"", "\"Looking for LOH in \"", "AArch64::COPY", "\"ADRP reaching defs\\n\"", "AArch64", "\"All reaching defs\\n\"", "AArch64" ]

AArch64CollectLOH10

runOnMachineFunction

AArch64

CPU

LLVM

19,580

331

1

[]

[ "<s>", "static", "void", "apply_predication", "(", "const", "function_instance", "&", "instance", ",", "tree", "return_type", ",", "vec", "<", "tree", ">", "&", "argument_types", ")", "{", "if", "(", "instance", ".", "pred", "!=", "PRED_none", ")", "{", "argument_types", ".", "quick_insert", "(", "0", ",", "get_svbool_t", "(", ")", ")", ";", "if", "(", "(", "argument_types", ".", "length", "(", ")", "==", "2", "&&", "instance", ".", "pred", "==", "PRED_m", ")", "||", "instance", ".", "shape", "==", "shapes", "::", "unary_convert_narrowt", ")", "argument_types", ".", "quick_insert", "(", "0", ",", "return_type", ")", ";", "}", "}", "</s>" ]

[ "Apply", "predication", "into", "argument_types", "." ]

[ "aarch64", "0", "2", "0" ]

aarch64-sve-builtins-shapes

apply_predication

aarch64

CPU

GCC

19,581

77

1

[]

[ "<s>", "int", "RISCVFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "RI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "auto", "*", "RVFI", "=", "MF", ".", "getInfo", "<", "RISCVMachineFunctionInfo", ">", "(", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", ".", "getCalleeSavedInfo", "(", ")", ";", "int", "MinCSFI", "=", "0", ";", "int", "MaxCSFI", "=", "-", "1", ";", "int", "Offset", "=", "MFI", ".", "getObjectOffset", "(", "FI", ")", "-", "getOffsetOfLocalArea", "(", ")", "+", "MFI", ".", "getOffsetAdjustment", "(", ")", ";", "if", "(", "CSI", ".", "size", "(", ")", ")", "{", "MinCSFI", "=", "CSI", "[", "0", "]", ".", "getFrameIdx", "(", ")", ";", "MaxCSFI", "=", "CSI", "[", "CSI", ".", "size", "(", ")", "-", "1", "]", ".", "getFrameIdx", "(", ")", ";", "}", "if", "(", "FI", ">=", "MinCSFI", "&&", "FI", "<=", "MaxCSFI", ")", "{", "FrameReg", "=", "RISCV", "::", "X2", ";", "Offset", "+=", "MF", ".", "getFrameInfo", "(", ")", ".", "getStackSize", "(", ")", ";", "}", "else", "if", "(", "RI", "->", "needsStackRealignment", "(", "MF", ")", ")", "{", "assert", "(", "!", "MFI", ".", "hasVarSizedObjects", "(", ")", "&&", "\"Unexpected combination of stack realignment and varsized objects\"", ")", ";", "FrameReg", "=", "RISCV", "::", "X2", ";", "Offset", "+=", "MF", ".", "getFrameInfo", "(", ")", ".", "getStackSize", "(", ")", ";", "}", "else", "{", "FrameReg", "=", "RI", "->", "getFrameRegister", "(", "MF", ")", ";", "if", "(", "hasFP", "(", "MF", ")", ")", "Offset", "+=", "RVFI", "->", "getVarArgsSaveSize", "(", ")", ";", "else", "Offset", "+=", "MF", ".", "getFrameInfo", "(", ")", ".", "getStackSize", "(", ")", ";", "}", "return", "Offset", ";", "}", "</s>" ]

[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]

[ "RISCV", "RISCV", "RISCV", "0", "1", "0", "1", "RISCV::X2", "\"Unexpected combination of stack realignment and varsized objects\"", "RISCV::X2" ]

RISCVFrameLowering26

getFrameIndexReference

RISCV

CPU

LLVM

19,582

260

1

[]

[ "<s>", "bool", "X86TTIImpl", "::", "isLegalNTStore", "(", "Type", "*", "DataType", ",", "Align", "Alignment", ")", "{", "unsigned", "DataSize", "=", "DL", ".", "getTypeStoreSize", "(", "DataType", ")", ";", "if", "(", "ST", "->", "hasSSE4A", "(", ")", "&&", "(", "DataType", "->", "isFloatTy", "(", ")", "||", "DataType", "->", "isDoubleTy", "(", ")", ")", ")", "return", "true", ";", "if", "(", "Alignment", "<", "DataSize", "||", "DataSize", "<", "4", "||", "DataSize", ">", "32", "||", "!", "isPowerOf2_32", "(", "DataSize", ")", ")", "return", "false", ";", "if", "(", "DataSize", "==", "32", ")", "return", "ST", "->", "hasAVX", "(", ")", ";", "if", "(", "DataSize", "==", "16", ")", "return", "ST", "->", "hasSSE1", "(", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "target", "supports", "nontemporal", "store", "." ]

[ "X86", "X86", "4", "32", "32", "16" ]

X86TargetTransformInfo (2)1

isLegalNTStore

X86

CPU

LLVM

19,583

101

1

[]

[ "<s>", "bool", "AArch64TargetLowering", "::", "useLoadStackGuardNode", "(", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "If", "this", "function", "returns", "true", ",", "SelectionDAGBuilder", "emits", "a", "LOAD_STACK_GUARD", "node", "when", "it", "is", "lowering", "Intrinsic", ":", ":stackprotector", "." ]

[ "AArch64", "AArch64" ]

AArch64ISelLowering (2)1

useLoadStackGuardNode

AArch64

CPU

LLVM

19,584

12

1

[]

[ "<s>", "static", "bool", "trapping_loads_p", "(", "rtx_insn", "*", "insn", ",", "int", "np_reg", ",", "bool", "after_np_branch", ")", "{", "rtx", "mem", "=", "SET_SRC", "(", "single_set", "(", "insn", ")", ")", ";", "if", "(", "!", "after_np_branch", ")", "np_reg", "=", "-", "1", ";", "return", "(", "(", "np_reg", "==", "-", "1", "||", "!", "harmless_null_pointer_p", "(", "mem", ",", "np_reg", ")", ")", "&&", "may_trap_p", "(", "mem", ")", ")", ";", "}", "</s>" ]

[ "Return", "nonzero", "if", "INSN", "contains", "any", "loads", "that", "may", "trap", "." ]

[ "bfin", "1", "1" ]

bfin

trapping_loads_p

bfin

DSP

GCC

19,585

60

1

[]

[ "<s>", "size_t", "HSAILPrintfInfo", "::", "getNumOperands", "(", ")", "{", "return", "mOperands", ".", "size", "(", ")", ";", "}", "</s>" ]

[ "Return", "the", "number", "of", "declared", "MachineOperands", "for", "this", "MachineInstruction", "." ]

[ "HSAIL", "HSAIL" ]

HSAILMachineFunctionInfo

getNumOperands

HSAIL

Virtual ISA

LLVM

19,586

15

1

[]

[ "<s>", "SparcTargetMachine", "::", "SparcTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "is64bit", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "Triple", "(", "TT", ")", ",", "is64bit", ")", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "TLOF", "(", "make_unique", "<", "SparcELFTargetObjectFile", ">", "(", ")", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "*", "this", ",", "is64bit", ")", "{", "initAsmInfo", "(", ")", ";", "}", "</s>" ]

[ "Create", "an", "ILP32", "architecture", "model", "." ]

[ "Sparc", "Sparc", "Sparc", "Sparc" ]

SparcTargetMachine39

SparcTargetMachine

Sparc

CPU

LLVM

19,587

100

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "PredicateInstruction", "(", "MachineInstr", "*", "MI", ",", "ArrayRef", "<", "MachineOperand", ">", "Pred", ")", "const", "{", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "isUncondBranchOpcode", "(", "Opc", ")", ")", "{", "MI", "->", "setDesc", "(", "get", "(", "getMatchingCondBranchOpcode", "(", "Opc", ")", ")", ")", ";", "MachineInstrBuilder", "(", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ".", "addImm", "(", "Pred", "[", "0", "]", ".", "getImm", "(", ")", ")", ".", "addReg", "(", "Pred", "[", "1", "]", ".", "getReg", "(", ")", ")", ";", "return", "true", ";", "}", "int", "PIdx", "=", "MI", "->", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "PIdx", "!=", "-", "1", ")", "{", "MachineOperand", "&", "PMO", "=", "MI", "->", "getOperand", "(", "PIdx", ")", ";", "PMO", ".", "setImm", "(", "Pred", "[", "0", "]", ".", "getImm", "(", ")", ")", ";", "MI", "->", "getOperand", "(", "PIdx", "+", "1", ")", ".", "setReg", "(", "Pred", "[", "1", "]", ".", "getReg", "(", ")", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "</s>" ]

[ "Convert", "the", "instruction", "into", "a", "predicated", "instruction", "." ]

[ "ARM", "ARM", "0", "1", "1", "0", "1", "1" ]

ARMBaseInstrInfo (2)3

PredicateInstruction

ARM

CPU

LLVM

19,588

162

1

[]

[ "<s>", "void", "GCNHazardRecognizer", "::", "AdvanceCycle", "(", ")", "{", "if", "(", "!", "CurrCycleInstr", ")", "return", ";", "const", "SIInstrInfo", "*", "TII", "=", "static_cast", "<", "const", "SIInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "unsigned", "NumWaitStates", "=", "TII", "->", "getNumWaitStates", "(", "*", "CurrCycleInstr", ")", ";", "EmittedInstrs", ".", "push_front", "(", "CurrCycleInstr", ")", ";", "for", "(", "unsigned", "i", "=", "1", ",", "e", "=", "std", "::", "min", "(", "NumWaitStates", ",", "getMaxLookAhead", "(", ")", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "EmittedInstrs", ".", "push_front", "(", "nullptr", ")", ";", "}", "EmittedInstrs", ".", "resize", "(", "getMaxLookAhead", "(", ")", ")", ";", "CurrCycleInstr", "=", "nullptr", ";", "}", "</s>" ]

[ "AdvanceCycle", "-", "This", "callback", "is", "invoked", "whenever", "the", "next", "top-down", "instruction", "to", "be", "scheduled", "can", "not", "issue", "in", "the", "current", "cycle", ",", "either", "because", "of", "latency", "or", "resource", "conflicts", "." ]

[ "AMDGPU", "SI", "SI", "1" ]

GCNHazardRecognizer30

AdvanceCycle

AMDGPU

GPU

LLVM

19,589

105

1

[]

[ "<s>", "bool", "MipsExpandPseudo", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "STI", "=", "&", "static_cast", "<", "const", "MipsSubtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ";", "TII", "=", "STI", "->", "getInstrInfo", "(", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "Modified", "|=", "expandMBB", "(", "*", "MFI", ")", ";", "if", "(", "Modified", ")", "MF", ".", "RenumberBlocks", "(", ")", ";", "return", "Modified", ";", "}", "</s>" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Mips", "Mips", "Mips" ]

MipsExpandPseudo12

runOnMachineFunction

Mips

CPU

LLVM

19,590

90

1

[]

[ "<s>", "bool", "SystemZInstrInfo", "::", "PredicateInstruction", "(", "MachineInstr", "&", "MI", ",", "ArrayRef", "<", "MachineOperand", ">", "Pred", ")", "const", "{", "assert", "(", "Pred", ".", "size", "(", ")", "==", "2", "&&", "\"Invalid condition\"", ")", ";", "unsigned", "CCValid", "=", "Pred", "[", "0", "]", ".", "getImm", "(", ")", ";", "unsigned", "CCMask", "=", "Pred", "[", "1", "]", ".", "getImm", "(", ")", ";", "assert", "(", "CCMask", ">", "0", "&&", "CCMask", "<", "15", "&&", "\"Invalid predicate\"", ")", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "STI", ".", "hasLoadStoreOnCond", "(", ")", ")", "{", "if", "(", "unsigned", "CondOpcode", "=", "getConditionalMove", "(", "Opcode", ")", ")", "{", "MI", ".", "setDesc", "(", "get", "(", "CondOpcode", ")", ")", ";", "MachineInstrBuilder", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ".", "addImm", "(", "CCValid", ")", ".", "addImm", "(", "CCMask", ")", ".", "addReg", "(", "SystemZ", "::", "CC", ",", "RegState", "::", "Implicit", ")", ";", "return", "true", ";", "}", "}", "if", "(", "Opcode", "==", "SystemZ", "::", "Trap", ")", "{", "MI", ".", "setDesc", "(", "get", "(", "SystemZ", "::", "CondTrap", ")", ")", ";", "MachineInstrBuilder", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ".", "addImm", "(", "CCValid", ")", ".", "addImm", "(", "CCMask", ")", ".", "addReg", "(", "SystemZ", "::", "CC", ",", "RegState", "::", "Implicit", ")", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "SystemZ", "::", "Return", ")", "{", "MI", ".", "setDesc", "(", "get", "(", "SystemZ", "::", "CondReturn", ")", ")", ";", "MachineInstrBuilder", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ".", "addImm", "(", "CCValid", ")", ".", "addImm", "(", "CCMask", ")", ".", "addReg", "(", "SystemZ", "::", "CC", ",", "RegState", "::", "Implicit", ")", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "SystemZ", "::", "CallJG", ")", "{", "MachineOperand", "FirstOp", "=", "MI", ".", "getOperand", "(", "0", ")", ";", "const", "uint32_t", "*", "RegMask", "=", "MI", ".", "getOperand", "(", "1", ")", ".", "getRegMask", "(", ")", ";", "MI", ".", "RemoveOperand", "(", "1", ")", ";", "MI", ".", "RemoveOperand", "(", "0", ")", ";", "MI", ".", "setDesc", "(", "get", "(", "SystemZ", "::", "CallBRCL", ")", ")", ";", "MachineInstrBuilder", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ".", "addImm", "(", "CCValid", ")", ".", "addImm", "(", "CCMask", ")", ".", "addOperand", "(", "FirstOp", ")", ".", "addRegMask", "(", "RegMask", ")", ".", "addReg", "(", "SystemZ", "::", "CC", ",", "RegState", "::", "Implicit", ")", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "SystemZ", "::", "CallBR", ")", "{", "const", "uint32_t", "*", "RegMask", "=", "MI", ".", "getOperand", "(", "0", ")", ".", "getRegMask", "(", ")", ";", "MI", ".", "RemoveOperand", "(", "0", ")", ";", "MI", ".", "setDesc", "(", "get", "(", "SystemZ", "::", "CallBCR", ")", ")", ";", "MachineInstrBuilder", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ".", "addImm", "(", "CCValid", ")", ".", "addImm", "(", "CCMask", ")", ".", "addRegMask", "(", "RegMask", ")", ".", "addReg", "(", "SystemZ", "::", "CC", ",", "RegState", "::", "Implicit", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "</s>" ]

[ "Convert", "the", "instruction", "into", "a", "predicated", "instruction", "." ]

[ "SystemZ", "SystemZ", "2", "\"Invalid condition\"", "0", "1", "0", "15", "\"Invalid predicate\"", "SystemZ::CC", "SystemZ::Trap", "SystemZ::CondTrap", "SystemZ::CC", "SystemZ::Return", "SystemZ::CondReturn", "SystemZ::CC", "SystemZ::CallJG", "0", "1", "1", "0", "SystemZ::CallBRCL", "SystemZ::CC", "SystemZ::CallBR", "0", "0", "SystemZ::CallBCR", "SystemZ::CC" ]

SystemZInstrInfo77

PredicateInstruction

SystemZ

CPU

LLVM

19,591

478

1

[]

[ "<s>", "int", "X86FrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{", "const", "X86RegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "X86RegisterInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "FrameReg", "=", "(", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", ")", "?", "RegInfo", "->", "getStackRegister", "(", ")", ":", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "getFrameIndexOffset", "(", "MF", ",", "FI", ")", ";", "}", "</s>" ]

[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]

[ "X86", "X86", "X86", "X86" ]

X86FrameLowering47

getFrameIndexReference

X86

CPU

LLVM

19,592

75

1

[]

[ "<s>", "void", "addOptimizedRegAlloc", "(", ")", "override", "{", "}", "</s>" ]

[ "addOptimizedRegAlloc", "-", "Add", "passes", "related", "to", "register", "allocation", "." ]

[ "SPIRV" ]

SPIRVTargetMachine

addOptimizedRegAlloc

SPIRV

Virtual ISA

LLVM

19,593

7

1

[]

[ "<s>", "SMLoc", "getEndLoc", "(", ")", "const", "{", "return", "End", ";", "}", "</s>" ]

[ "getEndLoc", "-", "Get", "the", "location", "of", "the", "last", "token", "of", "this", "operand", "." ]

[ "AVR" ]

AVRAsmParser

getEndLoc

AVR

MPU

LLVM

19,594

10

1

[]

[ "<s>", "TargetLowering", "::", "ConstraintWeight", "SystemZTargetLowering", "::", "getSingleConstraintMatchWeight", "(", "AsmOperandInfo", "&", "info", ",", "const", "char", "*", "constraint", ")", "const", "{", "ConstraintWeight", "weight", "=", "CW_Invalid", ";", "Value", "*", "CallOperandVal", "=", "info", ".", "CallOperandVal", ";", "if", "(", "CallOperandVal", "==", "NULL", ")", "return", "CW_Default", ";", "Type", "*", "type", "=", "CallOperandVal", "->", "getType", "(", ")", ";", "switch", "(", "*", "constraint", ")", "{", "default", ":", "weight", "=", "TargetLowering", "::", "getSingleConstraintMatchWeight", "(", "info", ",", "constraint", ")", ";", "break", ";", "case", "'a'", ":", "case", "'d'", ":", "case", "'r'", ":", "if", "(", "CallOperandVal", "->", "getType", "(", ")", "->", "isIntegerTy", "(", ")", ")", "weight", "=", "CW_Register", ";", "break", ";", "case", "'f'", ":", "if", "(", "type", "->", "isFloatingPointTy", "(", ")", ")", "weight", "=", "CW_Register", ";", "break", ";", "case", "'I'", ":", "if", "(", "ConstantInt", "*", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CallOperandVal", ")", ")", "if", "(", "isUInt", "<", "8", ">", "(", "C", "->", "getZExtValue", "(", ")", ")", ")", "weight", "=", "CW_Constant", ";", "break", ";", "case", "'J'", ":", "if", "(", "ConstantInt", "*", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CallOperandVal", ")", ")", "if", "(", "isUInt", "<", "12", ">", "(", "C", "->", "getZExtValue", "(", ")", ")", ")", "weight", "=", "CW_Constant", ";", "break", ";", "case", "'K'", ":", "if", "(", "ConstantInt", "*", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CallOperandVal", ")", ")", "if", "(", "isInt", "<", "16", ">", "(", "C", "->", "getSExtValue", "(", ")", ")", ")", "weight", "=", "CW_Constant", ";", "break", ";", "case", "'L'", ":", "if", "(", "ConstantInt", "*", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CallOperandVal", ")", ")", "if", "(", "isInt", "<", "20", ">", "(", "C", "->", "getSExtValue", "(", ")", ")", ")", "weight", "=", "CW_Constant", ";", "break", ";", "case", "'M'", ":", "if", "(", "ConstantInt", "*", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CallOperandVal", ")", ")", "if", "(", "C", "->", "getZExtValue", "(", ")", "==", "0x7fffffff", ")", "weight", "=", "CW_Constant", ";", "break", ";", "}", "return", "weight", ";", "}", "</s>" ]

[ "Examine", "constraint", "string", "and", "operand", "type", "and", "determine", "a", "weight", "value", "." ]

[ "SystemZ", "SystemZ", "8", "12", "16", "20", "0x7fffffff" ]

SystemZISelLowering (2)

getSingleConstraintMatchWeight

SystemZ

CPU

LLVM

19,595

301

1

[]

[ "<s>", "void", "Tile64FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "const", "Tile64InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "Tile64InstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "DebugLoc", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "assert", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "T64", "::", "JRP", "&&", "\"Can only put epilog before 'jrp' instruction!\"", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "T64", "::", "LW", ")", ")", ".", "addReg", "(", "T64", "::", "LinkRegister", ")", ".", "addReg", "(", "T64", "::", "FramePointer", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "T64", "::", "MOVE", ")", ",", "T64", "::", "StackPointer", ")", ".", "addReg", "(", "T64", "::", "FramePointer", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "T64", "::", "ADDI", ")", ",", "T64", "::", "FramePointer", ")", ".", "addReg", "(", "T64", "::", "FramePointer", ")", ".", "addImm", "(", "4", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "T64", "::", "LW", ")", ")", ".", "addReg", "(", "T64", "::", "FramePointer", ")", ".", "addReg", "(", "T64", "::", "FramePointer", ")", ";", "}", "</s>" ]

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "Tile64", "T64::JRP", "\"Can only put epilog before 'jrp' instruction!\"", "T64::LW", "T64::LinkRegister", "T64::FramePointer", "T64::MOVE", "T64::StackPointer", "T64::FramePointer", "T64::ADDI", "T64::FramePointer", "T64::FramePointer", "4", "T64::LW", "T64::FramePointer", "T64::FramePointer" ]

Tile64FrameLowering

emitEpilogue

Tile64

VLIW

LLVM

19,596

202

1

[]

[ "<s>", "bool", "MipsConstantIslands", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "mf", ")", "{", "MF", "=", "&", "mf", ";", "MCP", "=", "mf", ".", "getConstantPool", "(", ")", ";", "STI", "=", "&", "mf", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"constant island machine function \"", "<<", "\"\\n\"", ")", ";", "if", "(", "!", "STI", "->", "inMips16Mode", "(", ")", "||", "!", "MipsSubtarget", "::", "useConstantIslands", "(", ")", ")", "{", "return", "false", ";", "}", "TII", "=", "(", "const", "Mips16InstrInfo", "*", ")", "MF", "->", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MFI", "=", "MF", "->", "getInfo", "<", "MipsFunctionInfo", ">", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"constant island processing \"", "<<", "\"\\n\"", ")", ";", "if", "(", "!", "PrescannedForConstants", ")", "prescanForConstants", "(", ")", ";", "HasFarJump", "=", "false", ";", "MF", "->", "getRegInfo", "(", ")", ".", "invalidateLiveness", "(", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "bool", "MadeChange", "=", "false", ";", "std", "::", "vector", "<", "MachineInstr", "*", ">", "CPEMIs", ";", "if", "(", "!", "MCP", "->", "isEmpty", "(", ")", ")", "doInitialPlacement", "(", "CPEMIs", ")", ";", "initPICLabelUId", "(", "CPEMIs", ".", "size", "(", ")", ")", ";", "initializeFunctionInfo", "(", "CPEMIs", ")", ";", "CPEMIs", ".", "clear", "(", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "MadeChange", "|=", "removeUnusedCPEntries", "(", ")", ";", "unsigned", "NoCPIters", "=", "0", ",", "NoBRIters", "=", "0", ";", "(", "void", ")", "NoBRIters", ";", "while", "(", "true", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Beginning CP iteration #\"", "<<", "NoCPIters", "<<", "'\\n'", ")", ";", "bool", "CPChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "CPChange", "|=", "handleConstantPoolUser", "(", "i", ")", ";", "if", "(", "CPChange", "&&", "++", "NoCPIters", ">", "30", ")", "report_fatal_error", "(", "\"Constant Island pass failed to converge!\"", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "NewWaterList", ".", "clear", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Beginning BR iteration #\"", "<<", "NoBRIters", "<<", "'\\n'", ")", ";", "bool", "BRChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BRChange", "|=", "fixupImmediateBr", "(", "ImmBranches", "[", "i", "]", ")", ";", "if", "(", "BRChange", "&&", "++", "NoBRIters", ">", "30", ")", "report_fatal_error", "(", "\"Branch Fix Up pass failed to converge!\"", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "CPChange", "&&", "!", "BRChange", ")", "break", ";", "MadeChange", "=", "true", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "'\\n'", ";", "dumpBBs", "(", ")", ")", ";", "BBInfo", ".", "clear", "(", ")", ";", "WaterList", ".", "clear", "(", ")", ";", "CPUsers", ".", "clear", "(", ")", ";", "CPEntries", ".", "clear", "(", ")", ";", "ImmBranches", ".", "clear", "(", ")", ";", "return", "MadeChange", ";", "}", "</s>" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Mips", "Mips", "Mips", "\"constant island machine function \"", "\"\\n\"", "Mips", "Mips", "Mips", "Mips", "\"constant island processing \"", "\"\\n\"", "0", "0", "\"Beginning CP iteration #\"", "0", "30", "\"Constant Island pass failed to converge!\"", "\"Beginning BR iteration #\"", "0", "30", "\"Branch Fix Up pass failed to converge!\"" ]

MipsConstantIslandPass1

runOnMachineFunction

Mips

CPU

LLVM

19,597

426

1

[]

[ "<s>", "static", "void", "permute_store", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "body", "=", "PATTERN", "(", "insn", ")", ";", "rtx", "src_reg", "=", "SET_SRC", "(", "body", ")", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "src_reg", ")", ";", "int", "n_elts", "=", "GET_MODE_NUNITS", "(", "mode", ")", ";", "int", "half_elts", "=", "n_elts", "/", "2", ";", "rtx", "par", "=", "gen_rtx_PARALLEL", "(", "mode", ",", "rtvec_alloc", "(", "n_elts", ")", ")", ";", "int", "i", ",", "j", ";", "for", "(", "i", "=", "0", ",", "j", "=", "half_elts", ";", "i", "<", "half_elts", ";", "++", "i", ",", "++", "j", ")", "XVECEXP", "(", "par", ",", "0", ",", "i", ")", "=", "GEN_INT", "(", "j", ")", ";", "for", "(", "i", "=", "half_elts", ",", "j", "=", "0", ";", "j", "<", "half_elts", ";", "++", "i", ",", "++", "j", ")", "XVECEXP", "(", "par", ",", "0", ",", "i", ")", "=", "GEN_INT", "(", "j", ")", ";", "rtx", "sel", "=", "gen_rtx_VEC_SELECT", "(", "mode", ",", "src_reg", ",", "par", ")", ";", "SET_SRC", "(", "body", ")", "=", "sel", ";", "INSN_CODE", "(", "insn", ")", "=", "-", "1", ";", "df_insn_rescan", "(", "insn", ")", ";", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "\"Replacing store %d with permuted store\\n\"", ",", "INSN_UID", "(", "insn", ")", ")", ";", "}", "</s>" ]

[ "Convert", "the", "non-permuting", "store", "INSN", "to", "a", "permuting", "one", "." ]

[ "rs6000", "2", "0", "0", "0", "0", "1", "\"Replacing store %d with permuted store\\n\"" ]

rs6000-p8swap

permute_store

rs6000

CPU

GCC

19,598

183

1

[]

[ "<s>", "SUnit", "*", "ConvergingVLIWScheduler", "::", "pickNode", "(", "bool", "&", "IsTopNode", ")", "{", "if", "(", "DAG", "->", "top", "(", ")", "==", "DAG", "->", "bottom", "(", ")", ")", "{", "assert", "(", "Top", ".", "Available", ".", "empty", "(", ")", "&&", "Top", ".", "Pending", ".", "empty", "(", ")", "&&", "Bot", ".", "Available", ".", "empty", "(", ")", "&&", "Bot", ".", "Pending", ".", "empty", "(", ")", "&&", "\"ReadyQ garbage\"", ")", ";", "return", "nullptr", ";", "}", "SUnit", "*", "SU", ";", "if", "(", "ForceTopDown", ")", "{", "SU", "=", "Top", ".", "pickOnlyChoice", "(", ")", ";", "if", "(", "!", "SU", ")", "{", "SchedCandidate", "TopCand", ";", "CandResult", "TopResult", "=", "pickNodeFromQueue", "(", "Top", ",", "DAG", "->", "getTopRPTracker", "(", ")", ",", "TopCand", ")", ";", "assert", "(", "TopResult", "!=", "NoCand", "&&", "\"failed to find the first candidate\"", ")", ";", "(", "void", ")", "TopResult", ";", "SU", "=", "TopCand", ".", "SU", ";", "}", "IsTopNode", "=", "true", ";", "}", "else", "if", "(", "ForceBottomUp", ")", "{", "SU", "=", "Bot", ".", "pickOnlyChoice", "(", ")", ";", "if", "(", "!", "SU", ")", "{", "SchedCandidate", "BotCand", ";", "CandResult", "BotResult", "=", "pickNodeFromQueue", "(", "Bot", ",", "DAG", "->", "getBotRPTracker", "(", ")", ",", "BotCand", ")", ";", "assert", "(", "BotResult", "!=", "NoCand", "&&", "\"failed to find the first candidate\"", ")", ";", "(", "void", ")", "BotResult", ";", "SU", "=", "BotCand", ".", "SU", ";", "}", "IsTopNode", "=", "false", ";", "}", "else", "{", "SU", "=", "pickNodeBidrectional", "(", "IsTopNode", ")", ";", "}", "if", "(", "SU", "->", "isTopReady", "(", ")", ")", "Top", ".", "removeReady", "(", "SU", ")", ";", "if", "(", "SU", "->", "isBottomReady", "(", ")", ")", "Bot", ".", "removeReady", "(", "SU", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"*** \"", "<<", "(", "IsTopNode", "?", "\"Top\"", ":", "\"Bottom\"", ")", "<<", "\" Scheduling instruction in cycle \"", "<<", "(", "IsTopNode", "?", "Top", ".", "CurrCycle", ":", "Bot", ".", "CurrCycle", ")", "<<", "\" (\"", "<<", "reportPackets", "(", ")", "<<", "\")\\n\"", ";", "SU", "->", "dump", "(", "DAG", ")", ")", ";", "return", "SU", ";", "}", "</s>" ]

[ "Pick", "the", "next", "node", "to", "schedule", ",", "or", "return", "NULL", "." ]

[ "Hexagon", "\"ReadyQ garbage\"", "\"failed to find the first candidate\"", "\"failed to find the first candidate\"", "\"*** \"", "\"Top\"", "\"Bottom\"", "\" Scheduling instruction in cycle \"", "\" (\"", "\")\\n\"" ]

HexagonMachineScheduler8

pickNode

Hexagon

DSP

LLVM

19,599

290

1

[]