docz1105/ComBack · Datasets at Hugging Face

ground_truth sequencelengths 8 512	natrual_language sequencelengths 1 243	TS_V_token sequencelengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token sequencelengths 0 0
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesAll", "(", ")", ";", "if", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", "\|\|", "Subtarget", "->", "isTargetELF", "(", ")", "\|\|", "Subtarget", "->", "isTargetCygMing", "(", ")", ")", "{", "AU", ".", "addRequired", "<", "MachineModuleInfo", ">", "(", ")", ";", "}", "AU", ".", "addRequired", "<", "DwarfWriter", ">", "(", ")", ";", "AsmPrinter", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "X86" ]	X86ATTAsmPrinter	getAnalysisUsage	X86	CPU	LLVM	19,400	63	1	[]
[ "<s>", "int", "VEFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{", "int64_t", "FrameOffset", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "getObjectOffset", "(", "FI", ")", ";", "FrameReg", "=", "VE", "::", "SX11", ";", "return", "FrameOffset", "+", "MF", ".", "getFrameInfo", "(", ")", ".", "getStackSize", "(", ")", ";", "}", "</s>" ]	[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]	[ "VE", "VE", "VE::SX11" ]	VEFrameLowering10	getFrameIndexReference	VE	CPU	LLVM	19,401	53	1	[]
[ "<s>", "static", "void", "nvptx_print_address_operand", "(", "FILE", "*", "file", ",", "rtx", "x", ",", "machine_mode", ")", "{", "rtx", "off", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST", ")", "x", "=", "XEXP", "(", "x", ",", "0", ")", ";", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "PLUS", ":", "off", "=", "XEXP", "(", "x", ",", "1", ")", ";", "output_address", "(", "VOIDmode", ",", "XEXP", "(", "x", ",", "0", ")", ")", ";", "fprintf", "(", "file", ",", "\"+\"", ")", ";", "output_address", "(", "VOIDmode", ",", "off", ")", ";", "break", ";", "case", "SYMBOL_REF", ":", "case", "LABEL_REF", ":", "output_addr_const", "(", "file", ",", "x", ")", ";", "break", ";", "default", ":", "gcc_assert", "(", "GET_CODE", "(", "x", ")", "!=", "MEM", ")", ";", "nvptx_print_operand", "(", "file", ",", "x", ",", "0", ")", ";", "break", ";", "}", "}", "</s>" ]	[ "Subroutine", "of", "nvptx_print_operand", ";", "used", "to", "print", "a", "memory", "reference", "X", "to", "FILE", "." ]	[ "nvptx", "0", "1", "0", "\"+\"", "0" ]	nvptx	nvptx_print_address_operand	nvptx	GPU	GCC	19,402	123	1	[]
[ "<s>", "static", "bool", "frv_legitimate_constant_p", "(", "machine_mode", "mode", ",", "rtx", "x", ")", "{", "if", "(", "TARGET_FDPIC", ")", "return", "LEGITIMATE_PIC_OPERAND_P", "(", "x", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "!=", "CONST_DOUBLE", ")", "return", "TRUE", ";", "if", "(", "GET_MODE", "(", "x", ")", "==", "VOIDmode", "\|\|", "mode", "==", "DImode", ")", "return", "TRUE", ";", "if", "(", "x", "==", "CONST0_RTX", "(", "mode", ")", ")", "return", "TRUE", ";", "if", "(", "!", "TARGET_HAS_FPRS", ")", "return", "TRUE", ";", "if", "(", "mode", "==", "DFmode", "&&", "!", "TARGET_DOUBLE", ")", "return", "TRUE", ";", "return", "FALSE", ";", "}", "</s>" ]	[ "A", "C", "expression", "that", "is", "nonzero", "if", "X", "is", "a", "legitimate", "constant", "for", "an", "immediate", "operand", "on", "the", "target", "machine", ".", "You", "can", "assume", "that", "X", "satisfies", "`", "CONSTANT_P", "'", ",", "so", "you", "need", "not", "check", "this", ".", "In", "fact", ",", "`", "1", "'", "is", "a", "suitable", "definition", "for", "this", "macro", "on", "machines", "where", "anything", "`", "CONSTANT_P", "'", "is", "valid", "." ]	[ "frv" ]	frv	frv_legitimate_constant_p	frv	VLIW	GCC	19,403	85	1	[]
[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "PPCTargetLowering", "::", "shouldExpandAtomicCmpXchgInIR", "(", "AtomicCmpXchgInst", "*", "AI", ")", "const", "{", "unsigned", "Size", "=", "AI", "->", "getNewValOperand", "(", ")", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "shouldInlineQuadwordAtomics", "(", ")", "&&", "Size", "==", "128", ")", "return", "AtomicExpansionKind", "::", "MaskedIntrinsic", ";", "return", "TargetLowering", "::", "shouldExpandAtomicCmpXchgInIR", "(", "AI", ")", ";", "}", "</s>" ]	[ "Returns", "how", "the", "given", "atomic", "cmpxchg", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "." ]	[ "PowerPC", "PPC", "128" ]	PPCISelLowering83	shouldExpandAtomicCmpXchgInIR	PowerPC	CPU	LLVM	19,404	54	1	[]
[ "<s>", "void", "MipsFrameInfo", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "prior", "(", "MBB", ".", "end", "(", ")", ")", ";", "MachineFrameInfo", "", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MipsFunctionInfo", "", "MipsFI", "=", "MF", ".", "getInfo", "<", "MipsFunctionInfo", ">", "(", ")", ";", "const", "MipsInstrInfo", "&", "TII", "=", "", "static_cast", "<", "const", "MipsInstrInfo", "", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "int", "NumBytes", "=", "(", "int", ")", "MFI", "->", "getStackSize", "(", ")", ";", "int", "FPOffset", "=", "MipsFI", "->", "getFPStackOffset", "(", ")", ";", "int", "RAOffset", "=", "MipsFI", "->", "getRAStackOffset", "(", ")", ";", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Mips", "::", "ADDu", ")", ",", "Mips", "::", "SP", ")", ".", "addReg", "(", "Mips", "::", "FP", ")", ".", "addReg", "(", "Mips", "::", "ZERO", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Mips", "::", "LW", ")", ",", "Mips", "::", "FP", ")", ".", "addImm", "(", "FPOffset", ")", ".", "addReg", "(", "Mips", "::", "SP", ")", ";", "}", "if", "(", "MFI", "->", "adjustsStack", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Mips", "::", "LW", ")", ",", "Mips", "::", "RA", ")", ".", "addImm", "(", "RAOffset", ")", ".", "addReg", "(", "Mips", "::", "SP", ")", ";", "}", "if", "(", "NumBytes", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Mips", "::", "ADDiu", ")", ",", "Mips", "::", "SP", ")", ".", "addReg", "(", "Mips", "::", "SP", ")", ".", "addImm", "(", "NumBytes", ")", ";", "}", "}", "</s>" ]	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips::ADDu", "Mips::SP", "Mips::FP", "Mips::ZERO", "Mips::LW", "Mips::FP", "Mips::SP", "Mips::LW", "Mips::RA", "Mips::SP", "Mips::ADDiu", "Mips::SP", "Mips::SP" ]	MipsFrameInfo	emitEpilogue	Mips	CPU	LLVM	19,405	279	1	[]
[ "<s>", "unsigned", "R600MCCodeEmitter", "::", "getHWRegChan", "(", "unsigned", "reg", ")", "const", "{", "return", "MRI", ".", "getEncodingValue", "(", "reg", ")", ">>", "HW_CHAN_SHIFT", ";", "}", "</s>" ]	[ "get", "the", "HW", "encoding", "for", "a", "register", "'s", "channel", "." ]	[ "AMDGPU", "R600" ]	R600MCCodeEmitter19	getHWRegChan	AMDGPU	GPU	LLVM	19,406	21	1	[]
[ "<s>", "int", "alpha_split_conditional_move", "(", "enum", "rtx_code", "code", ",", "rtx", "dest", ",", "rtx", "cond", ",", "rtx", "t_rtx", ",", "rtx", "f_rtx", ")", "{", "HOST_WIDE_INT", "t", ",", "f", ",", "diff", ";", "machine_mode", "mode", ";", "rtx", "target", ",", "subtarget", ",", "tmp", ";", "mode", "=", "GET_MODE", "(", "dest", ")", ";", "t", "=", "INTVAL", "(", "t_rtx", ")", ";", "f", "=", "INTVAL", "(", "f_rtx", ")", ";", "diff", "=", "t", "-", "f", ";", "if", "(", "(", "(", "code", "==", "NE", "\|\|", "code", "==", "EQ", ")", "&&", "diff", "<", "0", ")", "\|\|", "(", "code", "==", "GE", "\|\|", "code", "==", "GT", ")", ")", "{", "code", "=", "reverse_condition", "(", "code", ")", ";", "diff", "=", "t", ",", "t", "=", "f", ",", "f", "=", "diff", ";", "diff", "=", "t", "-", "f", ";", "}", "subtarget", "=", "target", "=", "dest", ";", "if", "(", "mode", "!=", "DImode", ")", "{", "target", "=", "gen_lowpart", "(", "DImode", ",", "dest", ")", ";", "if", "(", "can_create_pseudo_p", "(", ")", ")", "subtarget", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "else", "subtarget", "=", "target", ";", "}", "if", "(", "f", "==", "0", "&&", "exact_log2", "(", "diff", ")", ">", "0", "&&", "(", "diff", "<=", "8", "\|\|", "alpha_tune", "==", "PROCESSOR_EV6", ")", ")", "{", "tmp", "=", "gen_rtx_fmt_ee", "(", "code", ",", "DImode", ",", "cond", ",", "const0_rtx", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "copy_rtx", "(", "subtarget", ")", ",", "tmp", ")", ")", ";", "tmp", "=", "gen_rtx_ASHIFT", "(", "DImode", ",", "copy_rtx", "(", "subtarget", ")", ",", "GEN_INT", "(", "exact_log2", "(", "t", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "target", ",", "tmp", ")", ")", ";", "}", "else", "if", "(", "f", "==", "0", "&&", "t", "==", "-", "1", ")", "{", "tmp", "=", "gen_rtx_fmt_ee", "(", "code", ",", "DImode", ",", "cond", ",", "const0_rtx", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "copy_rtx", "(", "subtarget", ")", ",", "tmp", ")", ")", ";", "emit_insn", "(", "gen_negdi2", "(", "target", ",", "copy_rtx", "(", "subtarget", ")", ")", ")", ";", "}", "else", "if", "(", "diff", "==", "1", "\|\|", "diff", "==", "4", "\|\|", "diff", "==", "8", ")", "{", "rtx", "add_op", ";", "tmp", "=", "gen_rtx_fmt_ee", "(", "code", ",", "DImode", ",", "cond", ",", "const0_rtx", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "copy_rtx", "(", "subtarget", ")", ",", "tmp", ")", ")", ";", "if", "(", "diff", "==", "1", ")", "emit_insn", "(", "gen_adddi3", "(", "target", ",", "copy_rtx", "(", "subtarget", ")", ",", "GEN_INT", "(", "f", ")", ")", ")", ";", "else", "{", "add_op", "=", "GEN_INT", "(", "f", ")", ";", "if", "(", "sext_add_operand", "(", "add_op", ",", "mode", ")", ")", "{", "tmp", "=", "gen_rtx_MULT", "(", "DImode", ",", "copy_rtx", "(", "subtarget", ")", ",", "GEN_INT", "(", "diff", ")", ")", ";", "tmp", "=", "gen_rtx_PLUS", "(", "DImode", ",", "tmp", ",", "add_op", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "target", ",", "tmp", ")", ")", ";", "}", "else", "return", "0", ";", "}", "}", "else", "return", "0", ";", "return", "1", ";", "}", "</s>" ]	[ "Simplify", "a", "conditional", "move", "of", "two", "constants", "into", "a", "setcc", "with", "arithmetic", ".", "This", "is", "done", "with", "a", "splitter", "since", "combine", "would", "just", "undo", "the", "work", "if", "done", "during", "code", "generation", ".", "It", "also", "catches", "cases", "we", "would", "n't", "have", "before", "cse", "." ]	[ "alpha", "0", "0", "0", "8", "0", "1", "1", "4", "8", "1", "0", "0", "1" ]	alpha4	alpha_split_conditional_move	alpha	MPU	GCC	19,407	445	1	[]
[ "<s>", "void", "X86PassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "new", "X86ExecutionDomainFix", "(", ")", ")", ";", "addPass", "(", "createBreakFalseDeps", "(", ")", ")", ";", "}", "addPass", "(", "createShadowCallStackPass", "(", ")", ")", ";", "addPass", "(", "createX86IndirectBranchTrackingPass", "(", ")", ")", ";", "if", "(", "UseVZeroUpper", ")", "addPass", "(", "createX86IssueVZeroUpperPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createX86FixupBWInsts", "(", ")", ")", ";", "addPass", "(", "createX86PadShortFunctions", "(", ")", ")", ";", "addPass", "(", "createX86FixupLEAs", "(", ")", ")", ";", "addPass", "(", "createX86EvexToVexInsts", "(", ")", ")", ";", "}", "addPass", "(", "createX86DiscriminateMemOpsPass", "(", ")", ")", ";", "addPass", "(", "createX86InsertPrefetchPass", "(", ")", ")", ";", "}", "</s>" ]	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86" ]	X86TargetMachine102	addPreEmitPass	X86	CPU	LLVM	19,408	114	1	[]
[ "<s>", "void", "WebAssemblyExceptionInfo", "::", "releaseMemory", "(", ")", "{", "BBMap", ".", "clear", "(", ")", ";", "TopLevelExceptions", ".", "clear", "(", ")", ";", "}", "</s>" ]	[ "releaseMemory", "(", ")", "-", "This", "member", "can", "be", "implemented", "by", "a", "pass", "if", "it", "wants", "to", "be", "able", "to", "release", "its", "memory", "when", "it", "is", "no", "longer", "needed", "." ]	[ "WebAssembly", "WebAssembly" ]	WebAssemblyExceptionInfo4	releaseMemory	WebAssembly	Virtual ISA	LLVM	19,409	20	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "isProfitableToIfCvt", "(", "MachineBasicBlock", "&", "TMBB", ",", "unsigned", "TCycles", ",", "unsigned", "TExtra", ",", "MachineBasicBlock", "&", "FMBB", ",", "unsigned", "FCycles", ",", "unsigned", "FExtra", ",", "const", "BranchProbability", "&", "Probability", ")", "const", "{", "if", "(", "!", "TCycles", "\|\|", "!", "FCycles", ")", "return", "false", ";", "unsigned", "TUnpredCost", "=", "Probability", ".", "scale", "(", "TCycles", ")", ";", "unsigned", "FUnpredCost", "=", "Probability", ".", "getCompl", "(", ")", ".", "scale", "(", "FCycles", ")", ";", "unsigned", "UnpredCost", "=", "TUnpredCost", "+", "FUnpredCost", ";", "UnpredCost", "+=", "1", ";", "UnpredCost", "+=", "Subtarget", ".", "getMispredictionPenalty", "(", ")", "/", "10", ";", "return", "(", "TCycles", "+", "FCycles", "+", "TExtra", "+", "FExtra", ")", "<=", "UnpredCost", ";", "}", "</s>" ]	[ "Second", "variant", "of", "isProfitableToIfCvt", "." ]	[ "ARM", "ARM", "1", "10" ]	ARMBaseInstrInfo105	isProfitableToIfCvt	ARM	CPU	LLVM	19,410	102	1	[]
[ "<s>", "static", "bool", "avr_move_fixed_operands", "(", "rtx", "", "op", ",", "rtx", "", "hreg", ",", "unsigned", "mask", ")", "{", "for", "(", ";", "mask", ";", "mask", ">>=", "1", ",", "op", "++", ",", "hreg", "++", ")", "if", "(", "(", "mask", "&", "1", ")", "&&", "", "hreg", ")", "emit_move_insn", "(", "", "hreg", ",", "*", "op", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "Helper", "for", "the", "function", "below", ":", "If", "bit", "n", "of", "MASK", "is", "set", "and", "HREG", "[", "n", "]", "!", "=", "NULL", ",", "then", "emit", "a", "move", "insn", "to", "copy", "OP", "[", "n", "]", "to", "HREG", "[", "n", "]", ".", "Otherwise", "do", "nothing", "for", "that", "n.", "Return", "TRUE", "." ]	[ "avr", "1", "1" ]	avr	avr_move_fixed_operands	avr	MPU	GCC	19,411	55	1	[]
[ "<s>", "static", "void", "recombine_lvx_pattern", "(", "rtx_insn", "", "insn", ",", "del_info", "", "to_delete", ")", "{", "rtx", "body", "=", "PATTERN", "(", "insn", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "body", ")", "==", "SET", "&&", "GET_CODE", "(", "SET_SRC", "(", "body", ")", ")", "==", "VEC_SELECT", "&&", "GET_CODE", "(", "XEXP", "(", "SET_SRC", "(", "body", ")", ",", "0", ")", ")", "==", "MEM", ")", ";", "rtx", "mem", "=", "XEXP", "(", "SET_SRC", "(", "body", ")", ",", "0", ")", ";", "rtx", "base_reg", "=", "XEXP", "(", "mem", ",", "0", ")", ";", "rtx_insn", "", "and_insn", ";", "rtx", "and_operation", "=", "find_alignment_op", "(", "insn", ",", "base_reg", ",", "&", "and_insn", ")", ";", "if", "(", "and_operation", "!=", "0", ")", "{", "df_ref", "def", ";", "struct", "df_insn_info", "", "insn_info", "=", "DF_INSN_INFO_GET", "(", "insn", ")", ";", "FOR_EACH_INSN_INFO_DEF", "(", "def", ",", "insn_info", ")", "{", "struct", "df_link", "", "link", "=", "DF_REF_CHAIN", "(", "def", ")", ";", "if", "(", "!", "link", "\|\|", "link", "->", "next", ")", "break", ";", "rtx_insn", "", "swap_insn", "=", "DF_REF_INSN", "(", "link", "->", "ref", ")", ";", "if", "(", "!", "insn_is_swap_p", "(", "swap_insn", ")", "\|\|", "insn_is_load_p", "(", "swap_insn", ")", "\|\|", "insn_is_store_p", "(", "swap_insn", ")", ")", "break", ";", "to_delete", "[", "INSN_UID", "(", "swap_insn", ")", "]", ".", "replace", "=", "true", ";", "to_delete", "[", "INSN_UID", "(", "swap_insn", ")", "]", ".", "replace_insn", "=", "swap_insn", ";", "rtx", "and_base", "=", "XEXP", "(", "and_operation", ",", "0", ")", ";", "rtx", "new_reg", "=", "gen_reg_rtx", "(", "GET_MODE", "(", "and_base", ")", ")", ";", "rtx", "copy", "=", "gen_rtx_SET", "(", "new_reg", ",", "and_base", ")", ";", "rtx_insn", "*", "new_insn", "=", "emit_insn_after", "(", "copy", ",", "and_insn", ")", ";", "set_block_for_insn", "(", "new_insn", ",", "BLOCK_FOR_INSN", "(", "and_insn", ")", ")", ";", "df_insn_rescan", "(", "new_insn", ")", ";", "XEXP", "(", "mem", ",", "0", ")", "=", "gen_rtx_AND", "(", "GET_MODE", "(", "and_base", ")", ",", "new_reg", ",", "XEXP", "(", "and_operation", ",", "1", ")", ")", ";", "SET_SRC", "(", "body", ")", "=", "mem", ";", "INSN_CODE", "(", "insn", ")", "=", "-", "1", ";", "df_insn_rescan", "(", "insn", ")", ";", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "\"lvx opportunity found at %d\\n\"", ",", "INSN_UID", "(", "insn", ")", ")", ";", "}", "}", "}", "</s>" ]	[ "If", "INSN", "is", "the", "load", "for", "an", "lvx", "pattern", ",", "put", "it", "in", "canonical", "form", "." ]	[ "rs6000", "0", "0", "0", "0", "0", "0", "1", "1", "\"lvx opportunity found at %d\\n\"" ]	rs6000-p8swap2	recombine_lvx_pattern	rs6000	CPU	GCC	19,412	319	1	[]
[ "<s>", "static", "void", "arc_finalize_pic", "(", "void", ")", "{", "rtx", "pat", ";", "rtx", "baseptr_rtx", "=", "gen_rtx_REG", "(", "Pmode", ",", "PIC_OFFSET_TABLE_REGNUM", ")", ";", "if", "(", "crtl", "->", "uses_pic_offset_table", "==", "0", ")", "return", ";", "gcc_assert", "(", "flag_pic", "!=", "0", ")", ";", "pat", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "\"_DYNAMIC\"", ")", ";", "pat", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "1", ",", "pat", ")", ",", "ARC_UNSPEC_GOT", ")", ";", "pat", "=", "gen_rtx_CONST", "(", "Pmode", ",", "pat", ")", ";", "pat", "=", "gen_rtx_SET", "(", "baseptr_rtx", ",", "pat", ")", ";", "emit_insn", "(", "pat", ")", ";", "}", "</s>" ]	[ "If", "the", "function", "has", "any", "GOTOFF", "relocations", ",", "then", "the", "GOTBASE", "register", "has", "to", "be", "setup", "in", "the", "prologue", "The", "instruction", "needed", "at", "the", "function", "start", "for", "setting", "up", "the", "GOTBASE", "register", "is", "add", "rdest", ",", "pc", ",", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "The", "rtl", "to", "be", "emitted", "for", "this", "should", "be", ":", "set", "(", "reg", "basereg", ")", "(", "plus", "(", "reg", "pc", ")", "(", "const", "(", "unspec", "(", "symref", "_DYNAMIC", ")", "3", ")", ")", ")", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--" ]	[ "arc", "0", "0", "\"_DYNAMIC\"", "1" ]	arc5	arc_finalize_pic	arc	MPU	GCC	19,413	86	1	[]
[ "<s>", "unsigned", "getMaxNumElements", "(", "ElementCount", "VF", ",", "const", "Function", "", "F", "=", "nullptr", ")", "const", "{", "if", "(", "!", "VF", ".", "isScalable", "(", ")", ")", "return", "VF", ".", "getFixedValue", "(", ")", ";", "unsigned", "MaxNumVScale", "=", "16", ";", "if", "(", "F", "&&", "F", "->", "hasFnAttribute", "(", "Attribute", "::", "VScaleRange", ")", ")", "{", "unsigned", "VScaleMax", "=", "F", "->", "getFnAttribute", "(", "Attribute", "::", "VScaleRange", ")", ".", "getVScaleRangeArgs", "(", ")", ".", "second", ";", "if", "(", "VScaleMax", ">", "0", ")", "MaxNumVScale", "=", "VScaleMax", ";", "}", "return", "MaxNumVScale", "", "VF", ".", "getKnownMinValue", "(", ")", ";", "}", "</s>" ]	[ "Try", "to", "return", "an", "estimate", "cost", "factor", "that", "can", "be", "used", "as", "a", "multiplier", "when", "scalarizing", "an", "operation", "for", "a", "vector", "with", "ElementCount", "VF", "." ]	[ "AArch64", "16", "0" ]	AArch64TargetTransformInfo16	getMaxNumElements	AArch64	CPU	LLVM	19,414	89	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachinePostDominatorTree", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineLoopInfo", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "TGSI" ]	TGSICFGStructurizer	getAnalysisUsage	TGSI	Virtual ISA	LLVM	19,415	45	1	[]
[ "<s>", "bool", "sh_vector_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_FPU_ANY", "&&", "(", "(", "mode", "==", "V2SFmode", ")", "\|\|", "(", "mode", "==", "V4SFmode", ")", "\|\|", "(", "mode", "==", "V16SFmode", ")", ")", ")", "return", "true", ";", "else", "if", "(", "TARGET_SHMEDIA", "&&", "(", "(", "mode", "==", "V8QImode", ")", "\|\|", "(", "mode", "==", "V2HImode", ")", "\|\|", "(", "mode", "==", "V4HImode", ")", "\|\|", "(", "mode", "==", "V2SImode", ")", ")", ")", "return", "true", ";", "return", "false", ";", "}", "</s>" ]	[ "Implements", "target", "hook", "vector_mode_supported_p", "." ]	[ "sh" ]	sh4	sh_vector_mode_supported_p	sh	CPU	GCC	19,416	72	1	[]
[ "<s>", "void", "setFlags", "(", "uint16_t", "F", ")", "{", "setAttrs", "(", "NodeAttrs", "::", "set_flags", "(", "getAttrs", "(", ")", ",", "F", ")", ")", ";", "}", "</s>" ]	[ "Set", "the", "IR", "flags", "for", "I", "." ]	[ "Hexagon" ]	RDFGraph	setFlags	Hexagon	DSP	LLVM	19,417	22	1	[]
[ "<s>", "AtomicExpansionKind", "shouldCastAtomicStoreInIR", "(", "StoreInst", "*", "SI", ")", "const", "override", "{", "return", "AtomicExpansionKind", "::", "None", ";", "}", "</s>" ]	[ "Returns", "how", "the", "given", "(", "atomic", ")", "store", "should", "be", "cast", "by", "the", "IR-level", "AtomicExpand", "pass", "into", "." ]	[ "NVPTX" ]	NVPTXISelLowering21	shouldCastAtomicStoreInIR	NVPTX	GPU	LLVM	19,418	16	1	[]
[ "<s>", "static", "HOST_WIDE_INT", "loongarch_first_stack_step", "(", "struct", "loongarch_frame_info", "*", "frame", ")", "{", "HOST_WIDE_INT", "min_first_step", "=", "LARCH_STACK_ALIGN", "(", "frame", "->", "total_size", "-", "frame", "->", "fp_sp_offset", ")", ";", "if", "(", "flag_stack_check", "==", "STATIC_BUILTIN_STACK_CHECK", "\|\|", "(", "flag_stack_clash_protection", "&&", "frame", "->", "total_size", ">", "STACK_CLASH_PROTECTION_GUARD_SIZE", ")", ")", "return", "min_first_step", ";", "if", "(", "IMM12_OPERAND", "(", "frame", "->", "total_size", ")", ")", "return", "frame", "->", "total_size", ";", "HOST_WIDE_INT", "max_first_step", "=", "IMM_REACH", "/", "2", "-", "PREFERRED_STACK_BOUNDARY", "/", "8", ";", "HOST_WIDE_INT", "min_second_step", "=", "frame", "->", "total_size", "-", "max_first_step", ";", "gcc_assert", "(", "min_first_step", "<=", "max_first_step", ")", ";", "if", "(", "!", "IMM12_OPERAND", "(", "min_second_step", ")", "&&", "frame", "->", "total_size", "%", "IMM_REACH", "<", "IMM_REACH", "/", "2", "&&", "frame", "->", "total_size", "%", "IMM_REACH", ">=", "min_first_step", ")", "return", "frame", "->", "total_size", "%", "IMM_REACH", ";", "return", "max_first_step", ";", "}", "</s>" ]	[ "For", "stack", "frames", "that", "ca", "n't", "be", "allocated", "with", "a", "single", "ADDI", "instruction", ",", "compute", "the", "best", "value", "to", "initially", "allocate", ".", "It", "must", "at", "a", "minimum", "allocate", "enough", "space", "to", "spill", "the", "callee-saved", "registers", "." ]	[ "loongarch", "2", "8", "2" ]	loongarch1	loongarch_first_stack_step	loongarch	CPU	GCC	19,419	121	1	[]
[ "<s>", "static", "bool", "alpha_cannot_force_const_mem", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "x", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "x", ")", ";", "return", "code", "==", "SYMBOL_REF", "\|\|", "code", "==", "LABEL_REF", "\|\|", "code", "==", "CONST", ";", "}", "</s>" ]	[ "Primarily", "this", "is", "required", "for", "TLS", "symbols", ",", "but", "given", "that", "our", "move", "patterns", "", "ought", "", "to", "be", "able", "to", "handle", "any", "symbol", "at", "any", "time", ",", "we", "should", "never", "be", "spilling", "symbolic", "operands", "to", "the", "constant", "pool", ",", "ever", "." ]	[ "alpha" ]	alpha	alpha_cannot_force_const_mem	alpha	MPU	GCC	19,420	35	1	[]
[ "<s>", "bool", "VEInstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "VECC", "::", "CondCode", "CC", "=", "static_cast", "<", "VECC", "::", "CondCode", ">", "(", "Cond", "[", "0", "]", ".", "getImm", "(", ")", ")", ";", "Cond", "[", "0", "]", ".", "setImm", "(", "GetOppositeBranchCondition", "(", "CC", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]	[ "VE", "VE", "VECC::CondCode", "VECC::CondCode", "0", "0" ]	VEInstrInfo	reverseBranchCondition	VE	CPU	LLVM	19,421	53	1	[]
[ "<s>", "void", "SparcAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "", "MI", ")", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "TargetOpcode", "::", "DBG_VALUE", ":", "return", ";", "case", "SP", "::", "GETPCX", ":", "LowerGETPCXAndEmitMCInsts", "(", "MI", ",", "getSubtargetInfo", "(", ")", ")", ";", "return", ";", "}", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "MI", ";", "MachineBasicBlock", "::", "const_instr_iterator", "E", "=", "MI", "->", "getParent", "(", ")", "->", "instr_end", "(", ")", ";", "do", "{", "MCInst", "TmpInst", ";", "LowerSparcMachineInstrToMCInst", "(", "I", ",", "TmpInst", ",", "", "this", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "TmpInst", ")", ";", "}", "while", "(", "(", "++", "I", "!=", "E", ")", "&&", "I", "->", "isInsideBundle", "(", ")", ")", ";", "}", "</s>" ]	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "Sparc", "Sparc", "SP::GETPCX", "Sparc" ]	SparcAsmPrinter	EmitInstruction	Sparc	CPU	LLVM	19,422	111	1	[]
[ "<s>", "bool", "M68kAsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "const", "{", "if", "(", "Count", "%", "2", "!=", "0", ")", "return", "false", ";", "uint64_t", "NumNops", "=", "Count", "/", "2", ";", "for", "(", "uint64_t", "i", "=", "0", ";", "i", "!=", "NumNops", ";", "++", "i", ")", "{", "OS", "<<", "\"\\x4E\\x71\"", ";", "}", "return", "true", ";", "}", "</s>" ]	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "M68k", "M68k", "2", "0", "2", "0", "\"\\x4E\\x71\"" ]	M68kAsmBackend	writeNopData	M68k	MPU	LLVM	19,423	61	1	[]
[ "<s>", "static", "int", "ia64_function_arg_words", "(", "const_tree", "type", ",", "machine_mode", "mode", ")", "{", "int", "words", ";", "if", "(", "mode", "==", "BLKmode", ")", "words", "=", "int_size_in_bytes", "(", "type", ")", ";", "else", "words", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "return", "(", "words", "+", "UNITS_PER_WORD", "-", "1", ")", "/", "UNITS_PER_WORD", ";", "}", "</s>" ]	[ "Return", "the", "number", "of", "words", "required", "to", "hold", "a", "quantity", "of", "TYPE", "and", "MODE", "when", "passed", "as", "an", "argument", "." ]	[ "ia64", "1" ]	ia64	ia64_function_arg_words	ia64	CPU	GCC	19,424	47	1	[]
[ "<s>", "unsigned", "AArch64RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "AArch64", "::", "FP", ":", "AArch64", "::", "SP", ";", "}", "</s>" ]	[ "Debug", "information", "queries", "." ]	[ "AArch64", "AArch64", "AArch64::FP", "AArch64::SP" ]	AArch64RegisterInfo1	getFrameRegister	AArch64	CPU	LLVM	19,425	44	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "ForCodeSize", "=", "MF", ".", "getFunction", "(", ")", ".", "hasOptSize", "(", ")", ";", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ";", "return", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";", "}", "</s>" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AArch64", "AArch64" ]	AArch64ISelDAGToDAG16	runOnMachineFunction	AArch64	CPU	LLVM	19,426	42	1	[]
[ "<s>", "void", "aarch64_expand_vec_perm", "(", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ",", "rtx", "sel", ",", "unsigned", "int", "nelt", ")", "{", "machine_mode", "vmode", "=", "GET_MODE", "(", "target", ")", ";", "bool", "one_vector_p", "=", "rtx_equal_p", "(", "op0", ",", "op1", ")", ";", "rtx", "mask", ";", "mask", "=", "aarch64_simd_gen_const_vector_dup", "(", "vmode", ",", "one_vector_p", "?", "nelt", "-", "1", ":", "2", "*", "nelt", "-", "1", ")", ";", "sel", "=", "expand_simple_binop", "(", "vmode", ",", "AND", ",", "sel", ",", "mask", ",", "NULL", ",", "0", ",", "OPTAB_LIB_WIDEN", ")", ";", "if", "(", "BYTES_BIG_ENDIAN", ")", "{", "if", "(", "!", "one_vector_p", ")", "mask", "=", "aarch64_simd_gen_const_vector_dup", "(", "vmode", ",", "nelt", "-", "1", ")", ";", "sel", "=", "expand_simple_binop", "(", "vmode", ",", "XOR", ",", "sel", ",", "mask", ",", "NULL", ",", "0", ",", "OPTAB_LIB_WIDEN", ")", ";", "}", "aarch64_expand_vec_perm_1", "(", "target", ",", "op0", ",", "op1", ",", "sel", ")", ";", "}", "</s>" ]	[ "Expand", "a", "vec_perm", "with", "the", "operands", "given", "by", "TARGET", ",", "OP0", ",", "OP1", "and", "SEL", ".", "NELT", "is", "the", "number", "of", "elements", "in", "the", "vector", "." ]	[ "aarch64", "1", "2", "1", "0", "1", "0" ]	aarch64	aarch64_expand_vec_perm	aarch64	CPU	GCC	19,427	132	1	[]
[ "<s>", "static", "rtx", "ia64_function_arg", "(", "cumulative_args_t", "cum", ",", "const", "function_arg_info", "&", "arg", ")", "{", "return", "ia64_function_arg_1", "(", "cum", ",", "arg", ",", "false", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_FUNCION_ARG", "target", "hook", "." ]	[ "ia64" ]	ia64	ia64_function_arg	ia64	CPU	GCC	19,428	24	1	[]
[ "<s>", "SDValue", "XCoreTargetLowering", "::", "LowerCall", "(", "SDValue", "Chain", ",", "SDValue", "Callee", ",", "unsigned", "CallConv", ",", "bool", "isVarArg", ",", "bool", "isTailCall", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "DebugLoc", "dl", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "{", "switch", "(", "CallConv", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unsupported calling convention\"", ")", ";", "case", "CallingConv", "::", "Fast", ":", "case", "CallingConv", "::", "C", ":", "return", "LowerCCCCallTo", "(", "Chain", ",", "Callee", ",", "CallConv", ",", "isVarArg", ",", "isTailCall", ",", "Outs", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ")", ";", "}", "}", "</s>" ]	[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]	[ "XCore", "XCore", "ISD::OutputArg", "ISD::InputArg", "\"Unsupported calling convention\"" ]	XCoreISelLowering59	LowerCall	XCore	MPU	LLVM	19,429	103	1	[]
[ "<s>", "int", "same_cmp_preceding_p", "(", "rtx_insn", "", "i3", ")", "{", "rtx_insn", "", "i1", ",", "*", "i2", ";", "i2", "=", "prev_nonnote_insn", "(", "i3", ")", ";", "if", "(", "i2", "==", "NULL", ")", "return", "0", ";", "i1", "=", "prev_nonnote_insn", "(", "i2", ")", ";", "if", "(", "i1", "==", "NULL", ")", "return", "0", ";", "return", "(", "INSN_P", "(", "i1", ")", "&&", "rtx_equal_p", "(", "PATTERN", "(", "i1", ")", ",", "PATTERN", "(", "i3", ")", ")", "&&", "any_condjump_p", "(", "i2", ")", "&&", "onlyjump_p", "(", "i2", ")", ")", ";", "}", "</s>" ]	[ "Return", "nonzero", "if", "we", "have", "the", "same", "comparison", "insn", "as", "I3", "two", "insns", "before", "I3", ".", "I3", "is", "assumed", "to", "be", "a", "comparison", "insn", "." ]	[ "h8300", "0", "0" ]	h8300	same_cmp_preceding_p	h8300	MPU	GCC	19,430	79	1	[]
[ "<s>", "unsigned", "getFramePred", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "assert", "(", "isFrameInstr", "(", "MI", ")", ")", ";", "return", "MI", ".", "getOperand", "(", "3", ")", ".", "getReg", "(", ")", ";", "}", "</s>" ]	[ "Returns", "predicate", "register", "associated", "with", "the", "given", "frame", "instruction", "." ]	[ "ARM", "3" ]	ARMBaseInstrInfo (2)2	getFramePred	ARM	CPU	LLVM	19,431	31	1	[]
[ "<s>", "static", "void", "aarch64_save_callee_saves", "(", "machine_mode", "mode", ",", "poly_int64", "start_offset", ",", "unsigned", "start", ",", "unsigned", "limit", ",", "bool", "skip_wb", ")", "{", "rtx_insn", "*", "insn", ";", "unsigned", "regno", ";", "unsigned", "regno2", ";", "for", "(", "regno", "=", "aarch64_next_callee_save", "(", "start", ",", "limit", ")", ";", "regno", "<=", "limit", ";", "regno", "=", "aarch64_next_callee_save", "(", "regno", "+", "1", ",", "limit", ")", ")", "{", "rtx", "reg", ",", "mem", ";", "poly_int64", "offset", ";", "int", "offset_diff", ";", "if", "(", "skip_wb", "&&", "(", "regno", "==", "cfun", "->", "machine", "->", "frame", ".", "wb_candidate1", "\|\|", "regno", "==", "cfun", "->", "machine", "->", "frame", ".", "wb_candidate2", ")", ")", "continue", ";", "if", "(", "cfun", "->", "machine", "->", "reg_is_wrapped_separately", "[", "regno", "]", ")", "continue", ";", "reg", "=", "gen_rtx_REG", "(", "mode", ",", "regno", ")", ";", "offset", "=", "start_offset", "+", "cfun", "->", "machine", "->", "frame", ".", "reg_offset", "[", "regno", "]", ";", "mem", "=", "gen_frame_mem", "(", "mode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", ")", ")", ";", "regno2", "=", "aarch64_next_callee_save", "(", "regno", "+", "1", ",", "limit", ")", ";", "offset_diff", "=", "cfun", "->", "machine", "->", "frame", ".", "reg_offset", "[", "regno2", "]", "-", "cfun", "->", "machine", "->", "frame", ".", "reg_offset", "[", "regno", "]", ";", "if", "(", "regno2", "<=", "limit", "&&", "!", "cfun", "->", "machine", "->", "reg_is_wrapped_separately", "[", "regno2", "]", "&&", "known_eq", "(", "GET_MODE_SIZE", "(", "mode", ")", ",", "offset_diff", ")", ")", "{", "rtx", "reg2", "=", "gen_rtx_REG", "(", "mode", ",", "regno2", ")", ";", "rtx", "mem2", ";", "offset", "=", "start_offset", "+", "cfun", "->", "machine", "->", "frame", ".", "reg_offset", "[", "regno2", "]", ";", "mem2", "=", "gen_frame_mem", "(", "mode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", ")", ")", ";", "insn", "=", "emit_insn", "(", "aarch64_gen_store_pair", "(", "mode", ",", "mem", ",", "reg", ",", "mem2", ",", "reg2", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "XVECEXP", "(", "PATTERN", "(", "insn", ")", ",", "0", ",", "1", ")", ")", "=", "1", ";", "regno", "=", "regno2", ";", "}", "else", "insn", "=", "emit_move_insn", "(", "mem", ",", "reg", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "1", ";", "}", "}", "</s>" ]	[ "Emit", "code", "to", "save", "the", "callee-saved", "registers", "from", "register", "number", "START", "to", "LIMIT", "to", "the", "stack", "at", "the", "location", "starting", "at", "offset", "START_OFFSET", ",", "skipping", "any", "write-back", "candidates", "if", "SKIP_WB", "is", "true", "." ]	[ "aarch64", "1", "1", "0", "1", "1", "1" ]	aarch646	aarch64_save_callee_saves	aarch64	CPU	GCC	19,432	314	1	[]
[ "<s>", "SDValue", "MSP430TargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "SHL", ":", "case", "ISD", "::", "SRL", ":", "case", "ISD", "::", "SRA", ":", "return", "LowerShifts", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GlobalAddress", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BlockAddress", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ExternalSymbol", ":", "return", "LowerExternalSymbol", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SETCC", ":", "return", "LowerSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BR_CC", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SELECT_CC", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SIGN_EXTEND", ":", "return", "LowerSIGN_EXTEND", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "RETURNADDR", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FRAMEADDR", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VASTART", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "default", ":", "llvm_unreachable", "(", "\"unimplemented operand\"", ")", ";", "}", "}", "</s>" ]	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "MSP430", "MSP430", "ISD::SHL", "ISD::SRL", "ISD::SRA", "ISD::GlobalAddress", "ISD::BlockAddress", "ISD::ExternalSymbol", "ISD::SETCC", "ISD::BR_CC", "ISD::SELECT_CC", "ISD::SIGN_EXTEND", "ISD::RETURNADDR", "ISD::FRAMEADDR", "ISD::VASTART", "\"unimplemented operand\"" ]	MSP430ISelLowering27	LowerOperation	MSP430	MPU	LLVM	19,433	185	1	[]
[ "<s>", "void", "HexagonDAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "SelectionDAG", "&", "DAG", "=", "", "CurDAG", ";", "std", "::", "vector", "<", "SDNode", "", ">", "Nodes", ";", "for", "(", "SDNode", "&", "Node", ":", "DAG", ".", "allnodes", "(", ")", ")", "Nodes", ".", "push_back", "(", "&", "Node", ")", ";", "for", "(", "auto", "I", ":", "Nodes", ")", "{", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "OR", ")", "continue", ";", "auto", "IsZero", "=", "[", "]", "(", "const", "SDValue", "&", "V", ")", "->", "bool", "{", "if", "(", "ConstantSDNode", "*", "SC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "V", ".", "getNode", "(", ")", ")", ")", "return", "SC", "->", "isNullValue", "(", ")", ";", "return", "false", ";", "}", ";", "auto", "IsSelect0", "=", "[", "IsZero", "]", "(", "const", "SDValue", "&", "Op", ")", "->", "bool", "{", "if", "(", "Op", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "SELECT", ")", "return", "false", ";", "return", "IsZero", "(", "Op", ".", "getOperand", "(", "1", ")", ")", "\|\|", "IsZero", "(", "Op", ".", "getOperand", "(", "2", ")", ")", ";", "}", ";", "SDValue", "N0", "=", "I", "->", "getOperand", "(", "0", ")", ",", "N1", "=", "I", "->", "getOperand", "(", "1", ")", ";", "EVT", "VT", "=", "I", "->", "getValueType", "(", "0", ")", ";", "bool", "SelN0", "=", "IsSelect0", "(", "N0", ")", ";", "SDValue", "SOp", "=", "SelN0", "?", "N0", ":", "N1", ";", "SDValue", "VOp", "=", "SelN0", "?", "N1", ":", "N0", ";", "if", "(", "SOp", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SELECT", "&&", "SOp", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "{", "SDValue", "SC", "=", "SOp", ".", "getOperand", "(", "0", ")", ";", "SDValue", "SX", "=", "SOp", ".", "getOperand", "(", "1", ")", ";", "SDValue", "SY", "=", "SOp", ".", "getOperand", "(", "2", ")", ";", "SDLoc", "DLS", "=", "SOp", ";", "if", "(", "IsZero", "(", "SY", ")", ")", "{", "SDValue", "NewOr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "DLS", ",", "VT", ",", "SX", ",", "VOp", ")", ";", "SDValue", "NewSel", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SELECT", ",", "DLS", ",", "VT", ",", "SC", ",", "NewOr", ",", "VOp", ")", ";", "DAG", ".", "ReplaceAllUsesWith", "(", "I", ",", "NewSel", ".", "getNode", "(", ")", ")", ";", "}", "else", "if", "(", "IsZero", "(", "SX", ")", ")", "{", "SDValue", "NewOr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "DLS", ",", "VT", ",", "SY", ",", "VOp", ")", ";", "SDValue", "NewSel", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SELECT", ",", "DLS", ",", "VT", ",", "SC", ",", "VOp", ",", "NewOr", ")", ";", "DAG", ".", "ReplaceAllUsesWith", "(", "I", ",", "NewSel", ".", "getNode", "(", ")", ")", ";", "}", "}", "}", "}", "</s>" ]	[ "PreprocessISelDAG", "-", "This", "hook", "allows", "targets", "to", "hack", "on", "the", "graph", "before", "instruction", "selection", "starts", "." ]	[ "Hexagon", "Hexagon", "ISD::OR", "ISD::SELECT", "1", "2", "0", "1", "0", "ISD::SELECT", "0", "1", "2", "ISD::OR", "ISD::SELECT", "ISD::OR", "ISD::SELECT" ]	HexagonISelDAGToDAG	PreprocessISelDAG	Hexagon	DSP	LLVM	19,434	407	1	[]
[ "<s>", "static", "int", "arm_adjust_cost", "(", "rtx", "insn", ",", "rtx", "link", ",", "rtx", "dep", ",", "int", "cost", ")", "{", "rtx", "i_pat", ",", "d_pat", ";", "if", "(", "arm_tune_xscale", "&&", "REG_NOTE_KIND", "(", "link", ")", "==", "0", "&&", "recog_memoized", "(", "insn", ")", ">=", "0", "&&", "recog_memoized", "(", "dep", ")", ">=", "0", ")", "{", "int", "shift_opnum", "=", "get_attr_shift", "(", "insn", ")", ";", "enum", "attr_type", "attr_type", "=", "get_attr_type", "(", "dep", ")", ";", "if", "(", "shift_opnum", "!=", "0", "&&", "(", "attr_type", "==", "TYPE_ALU_SHIFT", "\|\|", "attr_type", "==", "TYPE_ALU_SHIFT_REG", ")", ")", "{", "rtx", "shifted_operand", ";", "int", "opno", ";", "extract_insn", "(", "insn", ")", ";", "shifted_operand", "=", "recog_data", ".", "operand", "[", "shift_opnum", "]", ";", "extract_insn", "(", "dep", ")", ";", "preprocess_constraints", "(", ")", ";", "for", "(", "opno", "=", "0", ";", "opno", "<", "recog_data", ".", "n_operands", ";", "opno", "++", ")", "{", "if", "(", "recog_data", ".", "operand_type", "[", "opno", "]", "==", "OP_IN", ")", "continue", ";", "if", "(", "reg_overlap_mentioned_p", "(", "recog_data", ".", "operand", "[", "opno", "]", ",", "shifted_operand", ")", ")", "return", "2", ";", "}", "}", "}", "if", "(", "REG_NOTE_KIND", "(", "link", ")", "==", "REG_DEP_ANTI", "\|\|", "REG_NOTE_KIND", "(", "link", ")", "==", "REG_DEP_OUTPUT", ")", "return", "0", ";", "if", "(", "REG_NOTE_KIND", "(", "link", ")", "==", "0", "&&", "GET_CODE", "(", "insn", ")", "==", "CALL_INSN", ")", "return", "1", ";", "if", "(", "(", "i_pat", "=", "single_set", "(", "insn", ")", ")", "!=", "NULL", "&&", "GET_CODE", "(", "SET_SRC", "(", "i_pat", ")", ")", "==", "MEM", "&&", "(", "d_pat", "=", "single_set", "(", "dep", ")", ")", "!=", "NULL", "&&", "GET_CODE", "(", "SET_DEST", "(", "d_pat", ")", ")", "==", "MEM", ")", "{", "rtx", "src_mem", "=", "XEXP", "(", "SET_SRC", "(", "i_pat", ")", ",", "0", ")", ";", "if", "(", "(", "GET_CODE", "(", "src_mem", ")", "==", "SYMBOL_REF", "&&", "CONSTANT_POOL_ADDRESS_P", "(", "src_mem", ")", ")", "\|\|", "reg_mentioned_p", "(", "stack_pointer_rtx", ",", "src_mem", ")", "\|\|", "reg_mentioned_p", "(", "frame_pointer_rtx", ",", "src_mem", ")", "\|\|", "reg_mentioned_p", "(", "hard_frame_pointer_rtx", ",", "src_mem", ")", ")", "return", "1", ";", "}", "return", "cost", ";", "}", "</s>" ]	[ "This", "function", "implements", "the", "target", "macro", "TARGET_SCHED_ADJUST_COST", ".", "It", "corrects", "the", "value", "of", "COST", "based", "on", "the", "relationship", "between", "INSN", "and", "DEP", "through", "the", "dependence", "LINK", ".", "It", "returns", "the", "new", "value", ".", "There", "is", "a", "per-core", "adjust_cost", "hook", "to", "adjust", "scheduler", "costs", "and", "the", "per-core", "hook", "can", "choose", "to", "completely", "override", "the", "generic", "adjust_cost", "function", ".", "Only", "put", "bits", "of", "code", "into", "arm_adjust_cost", "that", "are", "common", "across", "all", "cores", "." ]	[ "arm", "0", "0", "0", "0", "0", "2", "0", "0", "1", "0", "1" ]	arm3	arm_adjust_cost	arm	CPU	GCC	19,435	301	1	[]
[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "if", "(", "Kind", ">=", "FirstTargetFixupKind", ")", "assert", "(", "\"Invalid kind!\"", ")", ";", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "}", "</s>" ]	[ "Get", "information", "on", "a", "fixup", "kind", "." ]	[ "Z80", "\"Invalid kind!\"" ]	Z80AsmBackend	getFixupKindInfo	Z80	MPU	LLVM	19,436	30	1	[]
[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "Return", "information", "about", "object", "file", "lowering", "." ]	[ "TriCore" ]	TriCoreTargetMachine	getObjFileLowering	TriCore	MPU	LLVM	19,437	16	1	[]
[ "<s>", "void", "RISCVInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DstReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "", "RC", ",", "const", "TargetRegisterInfo", "", "TRI", ")", "const", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Opcode", ";", "if", "(", "RISCV", "::", "GPRRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opcode", "=", "RISCV", "::", "LW", ";", "else", "if", "(", "RISCV", "::", "FPR32RegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opcode", "=", "RISCV", "::", "FLW", ";", "else", "if", "(", "RISCV", "::", "FPR64RegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opcode", "=", "RISCV", "::", "FLD", ";", "else", "llvm_unreachable", "(", "\"Can't load this register from stack slot\"", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "DstReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "0", ")", ";", "}", "</s>" ]	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "RISCV", "RISCV", "RISCV::GPRRegClass", "RISCV::LW", "RISCV::FPR32RegClass", "RISCV::FLW", "RISCV::FPR64RegClass", "RISCV::FLD", "\"Can't load this register from stack slot\"", "0" ]	RISCVInstrInfo15	loadRegFromStackSlot	RISCV	CPU	LLVM	19,438	142	1	[]
[ "<s>", "const", "char", "*", "MipsAsmPrinter", "::", "getCurrentABIString", "(", ")", "const", "{", "switch", "(", "static_cast", "<", "MipsTargetMachine", "&", ">", "(", "TM", ")", ".", "getABI", "(", ")", ".", "GetEnumValue", "(", ")", ")", "{", "case", "MipsABIInfo", "::", "ABI", "::", "O32", ":", "return", "\"abi32\"", ";", "case", "MipsABIInfo", "::", "ABI", "::", "N32", ":", "return", "\"abiN32\"", ";", "case", "MipsABIInfo", "::", "ABI", "::", "N64", ":", "return", "\"abi64\"", ";", "case", "MipsABIInfo", "::", "ABI", "::", "EABI", ":", "return", "\"eabi32\"", ";", "default", ":", "llvm_unreachable", "(", "\"Unknown Mips ABI\"", ")", ";", "}", "}", "</s>" ]	[ "Emit", "Set", "directives", "." ]	[ "Mips", "Mips", "Mips", "Mips", "\"abi32\"", "Mips", "\"abiN32\"", "Mips", "\"abi64\"", "Mips", "\"eabi32\"", "\"Unknown Mips ABI\"" ]	MipsAsmPrinter1	getCurrentABIString	Mips	CPU	LLVM	19,439	79	1	[]
[ "<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "{", "return", "4", ";", "}", "</s>" ]	[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]	[ "X86", "4" ]	X86MCCodeEmitter5	getNumFixupKinds	X86	CPU	LLVM	19,440	10	1	[]
[ "<s>", "static", "int", "ix86_nsaved_regs", "(", "void", ")", "{", "int", "nregs", "=", "0", ";", "int", "regno", ";", "for", "(", "regno", "=", "FIRST_PSEUDO_REGISTER", "-", "1", ";", "regno", ">=", "0", ";", "regno", "--", ")", "if", "(", "ix86_save_reg", "(", "regno", ",", "true", ")", ")", "nregs", "++", ";", "return", "nregs", ";", "}", "</s>" ]	[ "Return", "number", "of", "registers", "to", "be", "saved", "on", "the", "stack", "." ]	[ "i386", "0", "1", "0" ]	i3863	ix86_nsaved_regs	i386	CPU	GCC	19,441	46	1	[]
[ "<s>", "int", "PPCTTIImpl", "::", "getIntImmCost", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "", "Ty", ")", "{", "if", "(", "DisablePPCConstHoist", ")", "return", "BaseT", "::", "getIntImmCost", "(", "Opcode", ",", "Idx", ",", "Imm", ",", "Ty", ")", ";", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "unsigned", "BitSize", "=", "Ty", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "BitSize", "==", "0", ")", "return", "~", "0U", ";", "unsigned", "ImmIdx", "=", "~", "0U", ";", "bool", "ShiftedFree", "=", "false", ",", "RunFree", "=", "false", ",", "UnsignedFree", "=", "false", ",", "ZeroFree", "=", "false", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "TTI", "::", "TCC_Free", ";", "case", "Instruction", "::", "GetElementPtr", ":", "if", "(", "Idx", "==", "0", ")", "return", "2", "", "TTI", "::", "TCC_Basic", ";", "return", "TTI", "::", "TCC_Free", ";", "case", "Instruction", "::", "And", ":", "RunFree", "=", "true", ";", "case", "Instruction", "::", "Add", ":", "case", "Instruction", "::", "Or", ":", "case", "Instruction", "::", "Xor", ":", "ShiftedFree", "=", "true", ";", "case", "Instruction", "::", "Sub", ":", "case", "Instruction", "::", "Mul", ":", "case", "Instruction", "::", "Shl", ":", "case", "Instruction", "::", "LShr", ":", "case", "Instruction", "::", "AShr", ":", "ImmIdx", "=", "1", ";", "break", ";", "case", "Instruction", "::", "ICmp", ":", "UnsignedFree", "=", "true", ";", "ImmIdx", "=", "1", ";", "case", "Instruction", "::", "Select", ":", "ZeroFree", "=", "true", ";", "break", ";", "case", "Instruction", "::", "PHI", ":", "case", "Instruction", "::", "Call", ":", "case", "Instruction", "::", "Ret", ":", "case", "Instruction", "::", "Load", ":", "case", "Instruction", "::", "Store", ":", "break", ";", "}", "if", "(", "ZeroFree", "&&", "Imm", "==", "0", ")", "return", "TTI", "::", "TCC_Free", ";", "if", "(", "Idx", "==", "ImmIdx", "&&", "Imm", ".", "getBitWidth", "(", ")", "<=", "64", ")", "{", "if", "(", "isInt", "<", "16", ">", "(", "Imm", ".", "getSExtValue", "(", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "if", "(", "RunFree", ")", "{", "if", "(", "Imm", ".", "getBitWidth", "(", ")", "<=", "32", "&&", "(", "isShiftedMask_32", "(", "Imm", ".", "getZExtValue", "(", ")", ")", "\|\|", "isShiftedMask_32", "(", "~", "Imm", ".", "getZExtValue", "(", ")", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "if", "(", "ST", "->", "isPPC64", "(", ")", "&&", "(", "isShiftedMask_64", "(", "Imm", ".", "getZExtValue", "(", ")", ")", "\|\|", "isShiftedMask_64", "(", "~", "Imm", ".", "getZExtValue", "(", ")", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "}", "if", "(", "UnsignedFree", "&&", "isUInt", "<", "16", ">", "(", "Imm", ".", "getZExtValue", "(", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "if", "(", "ShiftedFree", "&&", "(", "Imm", ".", "getZExtValue", "(", ")", "&", "0xFFFF", ")", "==", "0", ")", "return", "TTI", "::", "TCC_Free", ";", "}", "return", "PPCTTIImpl", "::", "getIntImmCost", "(", "Imm", ",", "Ty", ")", ";", "}", "</s>" ]	[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]	[ "PowerPC", "PPC", "PPC", "0", "0U", "0U", "0", "2", "1", "1", "0", "64", "16", "32", "PPC", "16", "0xFFFF", "0", "PPC" ]	PPCTargetTransformInfo22	getIntImmCost	PowerPC	CPU	LLVM	19,442	413	1	[]
[ "<s>", "unsigned", "X86TargetLowering", "::", "getNumRegistersForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "isVector", "(", ")", "&&", "VT", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "i1", "&&", "Subtarget", ".", "hasAVX512", "(", ")", ")", "{", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "MVT", "RegisterVT", ";", "unsigned", "NumRegisters", ";", "std", "::", "tie", "(", "RegisterVT", ",", "NumRegisters", ")", "=", "handleMaskRegisterForCallingConv", "(", "NumElts", ",", "CC", ",", "Subtarget", ")", ";", "if", "(", "RegisterVT", "!=", "MVT", "::", "INVALID_SIMPLE_VALUE_TYPE", ")", "return", "NumRegisters", ";", "}", "return", "TargetLowering", "::", "getNumRegistersForCallingConv", "(", "Context", ",", "CC", ",", "VT", ")", ";", "}", "</s>" ]	[ "Certain", "targets", "require", "unusual", "breakdowns", "of", "certain", "types", "." ]	[ "X86", "X86", "MVT::i1", "MVT::INVALID_SIMPLE_VALUE_TYPE" ]	X86ISelLowering101	getNumRegistersForCallingConv	X86	CPU	LLVM	19,443	102	1	[]
[ "<s>", "static", "bool", "aarch64_can_inline_p", "(", "tree", "caller", ",", "tree", "callee", ")", "{", "tree", "caller_tree", "=", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "caller", ")", ";", "tree", "callee_tree", "=", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "callee", ")", ";", "if", "(", "!", "callee_tree", ")", "return", "true", ";", "struct", "cl_target_option", "", "caller_opts", "=", "TREE_TARGET_OPTION", "(", "caller_tree", "?", "caller_tree", ":", "target_option_default_node", ")", ";", "struct", "cl_target_option", "", "callee_opts", "=", "TREE_TARGET_OPTION", "(", "callee_tree", ")", ";", "if", "(", "(", "caller_opts", "->", "x_aarch64_isa_flags", "&", "callee_opts", "->", "x_aarch64_isa_flags", ")", "!=", "callee_opts", "->", "x_aarch64_isa_flags", ")", "return", "false", ";", "if", "(", "(", "TARGET_STRICT_ALIGN_P", "(", "caller_opts", "->", "x_target_flags", ")", "!=", "TARGET_STRICT_ALIGN_P", "(", "callee_opts", "->", "x_target_flags", ")", ")", "&&", "!", "(", "!", "TARGET_STRICT_ALIGN_P", "(", "callee_opts", "->", "x_target_flags", ")", "&&", "TARGET_STRICT_ALIGN_P", "(", "caller_opts", "->", "x_target_flags", ")", ")", ")", "return", "false", ";", "bool", "always_inline", "=", "lookup_attribute", "(", "\"always_inline\"", ",", "DECL_ATTRIBUTES", "(", "callee", ")", ")", ";", "if", "(", "always_inline", ")", "return", "true", ";", "if", "(", "caller_opts", "->", "x_aarch64_cmodel_var", "!=", "callee_opts", "->", "x_aarch64_cmodel_var", ")", "return", "false", ";", "if", "(", "caller_opts", "->", "x_aarch64_tls_dialect", "!=", "callee_opts", "->", "x_aarch64_tls_dialect", ")", "return", "false", ";", "if", "(", "!", "aarch64_tribools_ok_for_inlining_p", "(", "caller_opts", "->", "x_aarch64_fix_a53_err835769", ",", "callee_opts", "->", "x_aarch64_fix_a53_err835769", ",", "2", ",", "TARGET_FIX_ERR_A53_835769_DEFAULT", ")", ")", "return", "false", ";", "if", "(", "!", "aarch64_tribools_ok_for_inlining_p", "(", "caller_opts", "->", "x_aarch64_fix_a53_err843419", ",", "callee_opts", "->", "x_aarch64_fix_a53_err843419", ",", "2", ",", "TARGET_FIX_ERR_A53_843419", ")", ")", "return", "false", ";", "if", "(", "!", "aarch64_tribools_ok_for_inlining_p", "(", "caller_opts", "->", "x_flag_omit_leaf_frame_pointer", ",", "callee_opts", "->", "x_flag_omit_leaf_frame_pointer", ",", "2", ",", "1", ")", ")", "return", "false", ";", "if", "(", "callee_opts", "->", "x_aarch64_override_tune_string", "!=", "NULL", "&&", "caller_opts", "->", "x_aarch64_override_tune_string", "==", "NULL", ")", "return", "false", ";", "if", "(", "callee_opts", "->", "x_aarch64_override_tune_string", "&&", "caller_opts", "->", "x_aarch64_override_tune_string", "&&", "(", "strcmp", "(", "callee_opts", "->", "x_aarch64_override_tune_string", ",", "caller_opts", "->", "x_aarch64_override_tune_string", ")", "!=", "0", ")", ")", "return", "false", ";", "return", "true", ";", "}", "</s>" ]	[ "Implement", "TARGET_CAN_INLINE_P", ".", "Decide", "whether", "it", "is", "valid", "to", "inline", "CALLEE", "into", "CALLER", "based", "on", "target-specific", "info", ".", "Make", "sure", "that", "the", "caller", "and", "callee", "have", "compatible", "architectural", "features", ".", "Then", "go", "through", "the", "other", "possible", "target", "attributes", "and", "see", "if", "they", "can", "block", "inlining", ".", "Try", "not", "to", "reject", "always_inline", "callees", "unless", "they", "are", "incompatible", "architecturally", "." ]	[ "aarch64", "\"always_inline\"", "2", "2", "2", "1", "0" ]	aarch643	aarch64_can_inline_p	aarch64	CPU	GCC	19,444	275	1	[]
[ "<s>", "Register", "WebAssemblyRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "auto", "&", "MFI", "=", "MF", ".", "getInfo", "<", "WebAssemblyFunctionInfo", ">", "(", ")", ";", "if", "(", "MFI", "->", "isFrameBaseVirtual", "(", ")", ")", "return", "MFI", "->", "getFrameBaseVreg", "(", ")", ";", "static", "const", "unsigned", "Regs", "[", "2", "]", "[", "2", "]", "=", "{", "{", "WebAssembly", "::", "SP32", ",", "WebAssembly", "::", "SP64", "}", ",", "{", "WebAssembly", "::", "FP32", ",", "WebAssembly", "::", "FP64", "}", "}", ";", "const", "WebAssemblyFrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "return", "Regs", "[", "TFI", "->", "hasFP", "(", "MF", ")", "]", "[", "TT", ".", "isArch64Bit", "(", ")", "]", ";", "}", "</s>" ]	[ "Debug", "information", "queries", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly", "2", "2", "WebAssembly::SP32", "WebAssembly::SP64", "WebAssembly::FP32", "WebAssembly::FP64", "WebAssembly" ]	WebAssemblyRegisterInfo14	getFrameRegister	WebAssembly	Virtual ISA	LLVM	19,445	103	1	[]
[ "<s>", "static", "NodeRef", "getEntryNode", "(", "const", "agraph", "&", "G", ")", "{", "return", "G", ".", "Blocks", ".", "front", "(", ")", ";", "}", "</s>" ]	[ "Return", "the", "token", "chain", "corresponding", "to", "the", "entry", "of", "the", "function", "." ]	[ "Patmos" ]	PatmosFunctionSplitter1	getEntryNode	Patmos	VLIW	LLVM	19,446	20	1	[]
[ "<s>", "int", "c4x_label_conflict", "(", "rtx", "insn", ",", "rtx", "jump", ",", "rtx", "db", ")", "{", "while", "(", "insn", ")", "{", "if", "(", "GET_CODE", "(", "insn", ")", "==", "CODE_LABEL", ")", "{", "if", "(", "CODE_LABEL_NUMBER", "(", "jump", ")", "==", "CODE_LABEL_NUMBER", "(", "insn", ")", ")", "return", "1", ";", "if", "(", "CODE_LABEL_NUMBER", "(", "db", ")", "==", "CODE_LABEL_NUMBER", "(", "insn", ")", ")", "return", "0", ";", "}", "insn", "=", "PREV_INSN", "(", "insn", ")", ";", "}", "return", "1", ";", "}", "</s>" ]	[ "Check", "for", "while", "loop", "inside", "a", "decrement", "and", "branch", "loop", "." ]	[ "c4x", "1", "0", "1" ]	c4x1	c4x_label_conflict	c4x	DSP	GCC	19,447	71	1	[]
[ "<s>", "static", "const", "char", "*", "ix86_mangle_type", "(", "const_tree", "type", ")", "{", "type", "=", "TYPE_MAIN_VARIANT", "(", "type", ")", ";", "if", "(", "TREE_CODE", "(", "type", ")", "!=", "VOID_TYPE", "&&", "TREE_CODE", "(", "type", ")", "!=", "BOOLEAN_TYPE", "&&", "TREE_CODE", "(", "type", ")", "!=", "INTEGER_TYPE", "&&", "TREE_CODE", "(", "type", ")", "!=", "REAL_TYPE", ")", "return", "NULL", ";", "switch", "(", "TYPE_MODE", "(", "type", ")", ")", "{", "case", "TFmode", ":", "return", "\"g\"", ";", "case", "XFmode", ":", "return", "\"e\"", ";", "default", ":", "return", "NULL", ";", "}", "}", "</s>" ]	[ "Return", "the", "mangling", "of", "TYPE", "if", "it", "is", "an", "extended", "fundamental", "type", "." ]	[ "i386", "\"g\"", "\"e\"" ]	i3864	ix86_mangle_type	i386	CPU	GCC	19,448	77	1	[]
[ "<s>", "void", "SIInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "", "RC", ",", "const", "TargetRegisterInfo", "", "TRI", ")", "const", "{", "MachineFunction", "", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "SIMachineFunctionInfo", "", "MFI", "=", "MF", "->", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "MachineFrameInfo", "", "FrameInfo", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "unsigned", "Size", "=", "FrameInfo", "->", "getObjectSize", "(", "FrameIndex", ")", ";", "unsigned", "Align", "=", "FrameInfo", "->", "getObjectAlignment", "(", "FrameIndex", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "", "MF", ",", "FrameIndex", ")", ";", "MachineMemOperand", "", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOStore", ",", "Size", ",", "Align", ")", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "MFI", "->", "setHasSpilledSGPRs", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", "&&", "RC", "->", "getSize", "(", ")", "==", "4", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "SrcReg", ",", "&", "AMDGPU", "::", "SReg_32_XM0RegClass", ")", ";", "}", "unsigned", "Opcode", "=", "getSGPRSpillSaveOpcode", "(", "RC", "->", "getSize", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "return", ";", "}", "if", "(", "!", "ST", ".", "isVGPRSpillingEnabled", "(", "", "MF", "->", "getFunction", "(", ")", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "Ctx", ".", "emitError", "(", "\"SIInstrInfo::storeRegToStackSlot - Do not know how to\"", "\" spill register\"", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "AMDGPU", "::", "KILL", ")", ")", ".", "addReg", "(", "SrcReg", ")", ";", "return", ";", "}", "assert", "(", "RI", ".", "hasVGPRs", "(", "RC", ")", "&&", "\"Only VGPR spilling expected\"", ")", ";", "unsigned", "Opcode", "=", "getVGPRSpillSaveOpcode", "(", "RC", "->", "getSize", "(", ")", ")", ";", "MFI", "->", "setHasSpilledVGPRs", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ".", "addReg", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", ".", "addImm", "(", "0", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "</s>" ]	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "AMDGPU", "SI", "SI", "SI", "4", "AMDGPU::SReg_32_XM0RegClass", "\"SIInstrInfo::storeRegToStackSlot - Do not know how to\"", "\" spill register\"", "AMDGPU::KILL", "\"Only VGPR spilling expected\"", "0" ]	SIInstrInfo84	storeRegToStackSlot	AMDGPU	GPU	LLVM	19,449	376	1	[]
[ "<s>", "static", "int", "ia64_issue_rate", "(", "void", ")", "{", "return", "6", ";", "}", "</s>" ]	[ "Return", "the", "maximum", "number", "of", "instructions", "a", "cpu", "can", "issue", "." ]	[ "ia64", "6" ]	ia64	ia64_issue_rate	ia64	CPU	GCC	19,450	11	1	[]
[ "<s>", "bool", "mem_operand_gpr", "(", "rtx", "op", ",", "machine_mode", "mode", ")", "{", "unsigned", "HOST_WIDE_INT", "offset", ";", "int", "extra", ";", "rtx", "addr", "=", "XEXP", "(", "op", ",", "0", ")", ";", "op", "=", "address_offset", "(", "addr", ")", ";", "if", "(", "op", "==", "NULL_RTX", ")", "return", "true", ";", "offset", "=", "INTVAL", "(", "op", ")", ";", "if", "(", "TARGET_POWERPC64", "&&", "(", "offset", "&", "3", ")", "!=", "0", ")", "return", "false", ";", "extra", "=", "GET_MODE_SIZE", "(", "mode", ")", "-", "UNITS_PER_WORD", ";", "if", "(", "extra", "<", "0", ")", "extra", "=", "0", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "LO_SUM", ")", "offset", "=", "(", "(", "offset", "&", "0xffff", ")", "^", "0x8000", ")", "-", "0x8000", ";", "return", "offset", "+", "0x8000", "<", "0x10000u", "-", "extra", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "MEM", "operand", "is", "a", "memory", "operand", "suitable", "for", "use", "with", "a", "(", "full", "width", ",", "possibly", "multiple", ")", "gpr", "load/store", ".", "On", "powerpc64", "this", "means", "the", "offset", "must", "be", "divisible", "by", "4", ".", "Implements", "'", "Y", "'", "constraint", ".", "Accept", "direct", ",", "indexed", ",", "offset", ",", "lo_sum", "and", "tocref", ".", "Since", "this", "is", "a", "constraint", "function", "we", "know", "the", "operand", "has", "satisfied", "a", "suitable", "memory", "predicate", ".", "Offsetting", "a", "lo_sum", "should", "not", "be", "allowed", ",", "except", "where", "we", "know", "by", "alignment", "that", "a", "32k", "boundary", "is", "not", "crossed", ".", "Note", "that", "by", "``", "offsetting", "''", "here", "we", "mean", "a", "further", "offset", "to", "access", "parts", "of", "the", "MEM", ".", "It", "'s", "fine", "to", "have", "a", "lo_sum", "where", "the", "inner", "address", "is", "offset", "from", "a", "sym", ",", "since", "the", "same", "sym+offset", "will", "appear", "in", "the", "high", "part", "of", "the", "address", "calculation", "." ]	[ "rs6000", "0", "3", "0", "0", "0", "0xffff", "0x8000", "0x8000", "0x8000", "0x10000u" ]	rs60004	mem_operand_gpr	rs6000	CPU	GCC	19,451	117	1	[]
[ "<s>", "static", "void", "do_link", "(", "rtx", "spreg", ",", "HOST_WIDE_INT", "frame_size", ",", "bool", "all", ")", "{", "frame_size", "+=", "arg_area_size", "(", ")", ";", "if", "(", "all", "\|\|", "stack_frame_needed_p", "(", ")", "\|\|", "(", "must_save_rets_p", "(", ")", "&&", "must_save_fp_p", "(", ")", ")", ")", "emit_link_insn", "(", "spreg", ",", "frame_size", ")", ";", "else", "{", "if", "(", "must_save_rets_p", "(", ")", ")", "{", "rtx", "pat", "=", "gen_movsi", "(", "gen_rtx_MEM", "(", "Pmode", ",", "gen_rtx_PRE_DEC", "(", "Pmode", ",", "spreg", ")", ")", ",", "bfin_rets_rtx", ")", ";", "rtx_insn", "", "insn", "=", "emit_insn", "(", "pat", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "1", ";", "}", "if", "(", "must_save_fp_p", "(", ")", ")", "{", "rtx", "pat", "=", "gen_movsi", "(", "gen_rtx_MEM", "(", "Pmode", ",", "gen_rtx_PRE_DEC", "(", "Pmode", ",", "spreg", ")", ")", ",", "gen_rtx_REG", "(", "Pmode", ",", "REG_FP", ")", ")", ";", "rtx_insn", "", "insn", "=", "emit_insn", "(", "pat", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "1", ";", "}", "add_to_reg", "(", "spreg", ",", "-", "frame_size", ",", "1", ",", "0", ")", ";", "}", "}", "</s>" ]	[ "Save", "RETS", "and", "FP", ",", "and", "allocate", "a", "stack", "frame", ".", "ALL", "is", "true", "if", "the", "function", "must", "save", "all", "its", "registers", "(", "true", "only", "for", "certain", "interrupt", "handlers", ")", "." ]	[ "bfin", "1", "1", "1", "0" ]	bfin	do_link	bfin	DSP	GCC	19,452	154	1	[]
[ "<s>", "SDValue", "BPFTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "SDLoc", "DL", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "switch", "(", "CallConv", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unsupported calling convention\"", ")", ";", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "Fast", ":", "break", ";", "}", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", ".", "getRegInfo", "(", ")", ";", "SmallVector", "<", "CCValAssign", ",", "16", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "MF", ",", "ArgLocs", ",", "", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "CC_BPF64", ")", ";", "for", "(", "auto", "&", "VA", ":", "ArgLocs", ")", "{", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "switch", "(", "RegVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "{", "errs", "(", ")", "<<", "\"LowerFormalArguments Unhandled argument type: \"", "<<", "RegVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", "<<", "'\\n'", ";", "llvm_unreachable", "(", "0", ")", ";", "}", "case", "MVT", "::", "i64", ":", "unsigned", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "BPF", "::", "GPRRegClass", ")", ";", "RegInfo", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "VReg", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "VReg", ",", "RegVT", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AssertSext", ",", "DL", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AssertZext", ",", "DL", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "DL", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "}", "else", "{", "DiagnosticInfoUnsupported", "Err", "(", "DL", ",", "", "MF", ".", "getFunction", "(", ")", ",", "\"defined with too many args\"", ",", "SDValue", "(", ")", ")", ";", "DAG", ".", "getContext", "(", ")", "->", "diagnose", "(", "Err", ")", ";", "}", "}", "if", "(", "IsVarArg", "\|\|", "MF", ".", "getFunction", "(", ")", "->", "hasStructRetAttr", "(", ")", ")", "{", "DiagnosticInfoUnsupported", "Err", "(", "DL", ",", "*", "MF", ".", "getFunction", "(", ")", ",", "\"functions with VarArgs or StructRet are not supported\"", ",", "SDValue", "(", ")", ")", ";", "DAG", ".", "getContext", "(", ")", "->", "diagnose", "(", "Err", ")", ";", "}", "return", "Chain", ";", "}", "</s>" ]	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "BPF", "BPF", "ISD::InputArg", "\"Unsupported calling convention\"", "16", "BPF", "\"LowerFormalArguments Unhandled argument type: \"", "0", "MVT::i64", "BPF::GPRRegClass", "ISD::AssertSext", "ISD::AssertZext", "ISD::TRUNCATE", "\"defined with too many args\"", "\"functions with VarArgs or StructRet are not supported\"" ]	BPFISelLowering (2)	LowerFormalArguments	BPF	Virtual ISA	LLVM	19,453	440	1	[]
[ "<s>", "int", "frv_initial_elimination_offset", "(", "int", "from", ",", "int", "to", ")", "{", "frv_stack_t", "*", "info", "=", "frv_stack_info", "(", ")", ";", "int", "ret", "=", "0", ";", "if", "(", "to", "==", "STACK_POINTER_REGNUM", "&&", "from", "==", "ARG_POINTER_REGNUM", ")", "ret", "=", "info", "->", "total_size", "-", "info", "->", "pretend_size", ";", "else", "if", "(", "to", "==", "STACK_POINTER_REGNUM", "&&", "from", "==", "FRAME_POINTER_REGNUM", ")", "ret", "=", "info", "->", "reg_offset", "[", "FRAME_POINTER_REGNUM", "]", ";", "else", "if", "(", "to", "==", "FRAME_POINTER_REGNUM", "&&", "from", "==", "ARG_POINTER_REGNUM", ")", "ret", "=", "(", "info", "->", "total_size", "-", "info", "->", "reg_offset", "[", "FRAME_POINTER_REGNUM", "]", "-", "info", "->", "pretend_size", ")", ";", "else", "gcc_unreachable", "(", ")", ";", "if", "(", "TARGET_DEBUG_STACK", ")", "fprintf", "(", "stderr", ",", "\"Eliminate %s to %s by adding %d\\n\"", ",", "reg_names", "[", "from", "]", ",", "reg_names", "[", "to", "]", ",", "ret", ")", ";", "return", "ret", ";", "}", "</s>" ]	[ "See", "frv_stack_info", "for", "more", "details", "on", "the", "frv", "stack", "frame", "." ]	[ "frv", "0", "\"Eliminate %s to %s by adding %d\\n\"" ]	frv	frv_initial_elimination_offset	frv	VLIW	GCC	19,454	125	1	[]
[ "<s>", "static", "int", "ix86_save_reg", "(", "unsigned", "int", "regno", ",", "int", "maybe_eh_return", ")", "{", "if", "(", "pic_offset_table_rtx", "&&", "regno", "==", "REAL_PIC_OFFSET_TABLE_REGNUM", "&&", "(", "regs_ever_live", "[", "REAL_PIC_OFFSET_TABLE_REGNUM", "]", "\|\|", "current_function_profile", "\|\|", "current_function_calls_eh_return", "\|\|", "current_function_uses_const_pool", ")", ")", "{", "if", "(", "ix86_select_alt_pic_regnum", "(", ")", "!=", "INVALID_REGNUM", ")", "return", "0", ";", "return", "1", ";", "}", "if", "(", "current_function_calls_eh_return", "&&", "maybe_eh_return", ")", "{", "unsigned", "i", ";", "for", "(", "i", "=", "0", ";", ";", "i", "++", ")", "{", "unsigned", "test", "=", "EH_RETURN_DATA_REGNO", "(", "i", ")", ";", "if", "(", "test", "==", "INVALID_REGNUM", ")", "break", ";", "if", "(", "test", "==", "regno", ")", "return", "1", ";", "}", "}", "if", "(", "cfun", "->", "machine", "->", "force_align_arg_pointer", "&&", "regno", "==", "REGNO", "(", "cfun", "->", "machine", "->", "force_align_arg_pointer", ")", ")", "return", "1", ";", "return", "(", "regs_ever_live", "[", "regno", "]", "&&", "!", "call_used_regs", "[", "regno", "]", "&&", "!", "fixed_regs", "[", "regno", "]", "&&", "(", "regno", "!=", "HARD_FRAME_POINTER_REGNUM", "\|\|", "!", "frame_pointer_needed", ")", ")", ";", "}", "</s>" ]	[ "Return", "1", "if", "we", "need", "to", "save", "REGNO", "." ]	[ "i386", "0", "1", "0", "1", "1" ]	i3863	ix86_save_reg	i386	CPU	GCC	19,455	149	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "isLegalICmpImmediate", "(", "int64_t", "Imm", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "isThumb", "(", ")", ")", "return", "ARM_AM", "::", "getSOImmVal", "(", "llvm", "::", "abs64", "(", "Imm", ")", ")", "!=", "-", "1", ";", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "return", "ARM_AM", "::", "getT2SOImmVal", "(", "llvm", "::", "abs64", "(", "Imm", ")", ")", "!=", "-", "1", ";", "return", "Imm", ">=", "0", "&&", "Imm", "<=", "255", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "specified", "immediate", "is", "legal", "icmp", "immediate", ",", "that", "is", "the", "target", "has", "icmp", "instructions", "which", "can", "compare", "a", "register", "against", "the", "immediate", "without", "having", "to", "materialize", "the", "immediate", "into", "a", "register", "." ]	[ "ARM", "ARM", "ARM_AM::getSOImmVal", "1", "ARM_AM::getT2SOImmVal", "1", "0", "255" ]	ARMISelLowering (2)	isLegalICmpImmediate	ARM	CPU	LLVM	19,456	69	1	[]
[ "<s>", "const", "TargetRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "XCore" ]	XCoreSubtarget	getRegisterInfo	XCore	MPU	LLVM	19,457	17	1	[]
[ "<s>", "TargetTransformInfo", "MOSTargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "const", "{", "return", "TargetTransformInfo", "(", "MOSTTIImpl", "(", "this", ",", "F", ")", ")", ";", "}", "</s>" ]	[ "Get", "a", "TargetTransformInfo", "implementation", "for", "the", "target", "." ]	[ "MOS", "MOS", "MOS" ]	MOSTargetMachine	getTargetTransformInfo	MOS	MPU	LLVM	19,458	24	1	[]
[ "<s>", "static", "int", "nios2_arg_partial_bytes", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "HOST_WIDE_INT", "param_size", "=", "arg", ".", "promoted_size_in_bytes", "(", ")", ";", "gcc_assert", "(", "param_size", ">=", "0", ")", ";", "param_size", "=", "(", "UNITS_PER_WORD", "-", "1", "+", "param_size", ")", "/", "UNITS_PER_WORD", ";", "if", "(", "cum", "->", "regs_used", "<", "NUM_ARG_REGS", "&&", "cum", "->", "regs_used", "+", "param_size", ">", "NUM_ARG_REGS", ")", "return", "(", "NUM_ARG_REGS", "-", "cum", "->", "regs_used", ")", "", "UNITS_PER_WORD", ";", "return", "0", ";", "}", "</s>" ]	[ "Return", "number", "of", "bytes", ",", "at", "the", "beginning", "of", "the", "argument", ",", "that", "must", "be", "put", "in", "registers", ".", "0", "is", "the", "argument", "is", "entirely", "in", "registers", "or", "entirely", "in", "memory", "." ]	[ "nios2", "0", "1", "0" ]	nios2	nios2_arg_partial_bytes	nios2	MPU	GCC	19,459	81	1	[]
[ "<s>", "static", "void", "undo_split_delayed_nonbranch", "(", "rtx_insn", "", "insn", ")", "{", "int", "icode", "=", "recog_memoized", "(", "insn", ")", ";", "enum", "attr_type", "type", ";", "rtx", "prev_pat", ",", "insn_pat", ";", "rtx_insn", "", "prev", ";", "if", "(", "icode", "<", "0", ")", "return", ";", "type", "=", "get_attr_type", "(", "insn", ")", ";", "if", "(", "type", "!=", "TYPE_LOAD_SHADOW", "&&", "type", "!=", "TYPE_MULT_SHADOW", ")", "return", ";", "prev", "=", "PREV_INSN", "(", "insn", ")", ";", "prev_pat", "=", "PATTERN", "(", "prev", ")", ";", "insn_pat", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "prev_pat", ")", "==", "COND_EXEC", ")", "{", "prev_pat", "=", "COND_EXEC_CODE", "(", "prev_pat", ")", ";", "insn_pat", "=", "COND_EXEC_CODE", "(", "insn_pat", ")", ";", "}", "gcc_assert", "(", "GET_CODE", "(", "prev_pat", ")", "==", "UNSPEC", "&&", "(", "(", "XINT", "(", "prev_pat", ",", "1", ")", "==", "UNSPEC_REAL_LOAD", "&&", "type", "==", "TYPE_LOAD_SHADOW", ")", "\|\|", "(", "XINT", "(", "prev_pat", ",", "1", ")", "==", "UNSPEC_REAL_MULT", "&&", "type", "==", "TYPE_MULT_SHADOW", ")", ")", ")", ";", "insn_pat", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "SET_DEST", "(", "insn_pat", ")", ",", "XVECEXP", "(", "prev_pat", ",", "0", ",", "1", ")", ")", ";", "insn_pat", "=", "duplicate_cond", "(", "insn_pat", ",", "prev", ")", ";", "PATTERN", "(", "insn", ")", "=", "insn_pat", ";", "INSN_CODE", "(", "insn", ")", "=", "-", "1", ";", "delete_insn", "(", "prev", ")", ";", "}", "</s>" ]	[ "Examine", "if", "INSN", "is", "the", "result", "of", "splitting", "a", "load", "into", "a", "real", "load", "and", "a", "shadow", ",", "and", "if", "so", ",", "undo", "the", "transformation", "." ]	[ "c6x", "0", "1", "1", "0", "1", "1" ]	c6x2	undo_split_delayed_nonbranch	c6x	VLIW	GCC	19,460	196	1	[]
[ "<s>", "static", "void", "mt_set_memflags_1", "(", "rtx", "x", ",", "int", "in_struct_p", ",", "int", "volatile_p", ")", "{", "int", "i", ";", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "SEQUENCE", ":", "case", "PARALLEL", ":", "for", "(", "i", "=", "XVECLEN", "(", "x", ",", "0", ")", "-", "1", ";", "i", ">=", "0", ";", "i", "--", ")", "mt_set_memflags_1", "(", "XVECEXP", "(", "x", ",", "0", ",", "i", ")", ",", "in_struct_p", ",", "volatile_p", ")", ";", "break", ";", "case", "INSN", ":", "mt_set_memflags_1", "(", "PATTERN", "(", "x", ")", ",", "in_struct_p", ",", "volatile_p", ")", ";", "break", ";", "case", "SET", ":", "mt_set_memflags_1", "(", "SET_DEST", "(", "x", ")", ",", "in_struct_p", ",", "volatile_p", ")", ";", "mt_set_memflags_1", "(", "SET_SRC", "(", "x", ")", ",", "in_struct_p", ",", "volatile_p", ")", ";", "break", ";", "case", "MEM", ":", "MEM_IN_STRUCT_P", "(", "x", ")", "=", "in_struct_p", ";", "MEM_VOLATILE_P", "(", "x", ")", "=", "volatile_p", ";", "break", ";", "default", ":", "break", ";", "}", "}", "</s>" ]	[ "Subfunction", "of", "the", "following", "function", ".", "Update", "the", "flags", "of", "any", "MEM", "found", "in", "part", "of", "X", "." ]	[ "mt", "0", "1", "0", "0" ]	mt	mt_set_memflags_1	mt	CPU	GCC	19,461	140	1	[]
[ "<s>", "bool", "SystemZExpandPseudo", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "TII", "=", "static_cast", "<", "const", "SystemZInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "Modified", "\|=", "expandMBB", "(", "MBB", ")", ";", "return", "Modified", ";", "}", "</s>" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "SystemZ", "SystemZ", "SystemZ" ]	SystemZExpandPseudo	runOnMachineFunction	SystemZ	CPU	LLVM	19,462	54	1	[]
[ "<s>", "static", "void", "def_builtin", "(", "const", "char", "", "name", ",", "tree", "type", ",", "enum", "rs6000_builtins", "code", ")", "{", "tree", "t", ";", "unsigned", "classify", "=", "rs6000_builtin_info", "[", "(", "int", ")", "code", "]", ".", "attr", ";", "const", "char", "", "attr_string", "=", "\"\"", ";", "gcc_assert", "(", "name", "!=", "NULL", ")", ";", "gcc_assert", "(", "IN_RANGE", "(", "(", "int", ")", "code", ",", "0", ",", "(", "int", ")", "RS6000_BUILTIN_COUNT", ")", ")", ";", "if", "(", "rs6000_builtin_decls", "[", "(", "int", ")", "code", "]", ")", "fatal_error", "(", "input_location", ",", "\"internal error: builtin function %s already processed\"", ",", "name", ")", ";", "rs6000_builtin_decls", "[", "(", "int", ")", "code", "]", "=", "t", "=", "add_builtin_function", "(", "name", ",", "type", ",", "(", "int", ")", "code", ",", "BUILT_IN_MD", ",", "NULL", ",", "NULL_TREE", ")", ";", "if", "(", "(", "classify", "&", "RS6000_BTC_CONST", ")", "!=", "0", ")", "{", "TREE_READONLY", "(", "t", ")", "=", "1", ";", "TREE_NOTHROW", "(", "t", ")", "=", "1", ";", "attr_string", "=", "\", pure\"", ";", "}", "else", "if", "(", "(", "classify", "&", "RS6000_BTC_PURE", ")", "!=", "0", ")", "{", "DECL_PURE_P", "(", "t", ")", "=", "1", ";", "TREE_NOTHROW", "(", "t", ")", "=", "1", ";", "attr_string", "=", "\", const\"", ";", "}", "else", "if", "(", "(", "classify", "&", "RS6000_BTC_FP", ")", "!=", "0", ")", "{", "TREE_NOTHROW", "(", "t", ")", "=", "1", ";", "if", "(", "flag_rounding_math", ")", "{", "DECL_PURE_P", "(", "t", ")", "=", "1", ";", "DECL_IS_NOVOPS", "(", "t", ")", "=", "1", ";", "attr_string", "=", "\", fp, pure\"", ";", "}", "else", "{", "TREE_READONLY", "(", "t", ")", "=", "1", ";", "attr_string", "=", "\", fp, const\"", ";", "}", "}", "else", "if", "(", "(", "classify", "&", "RS6000_BTC_ATTR_MASK", ")", "!=", "0", ")", "gcc_unreachable", "(", ")", ";", "if", "(", "TARGET_DEBUG_BUILTIN", ")", "fprintf", "(", "stderr", ",", "\"rs6000_builtin, code = %4d, %s%s\\n\"", ",", "(", "int", ")", "code", ",", "name", ",", "attr_string", ")", ";", "}", "</s>" ]	[ "Add", "a", "SPARC", "builtin", "function", "with", "NAME", ",", "ICODE", ",", "CODE", "and", "TYPE", ".", "Return", "the", "function", "decl", "or", "NULL_TREE", "if", "the", "builtin", "was", "not", "added", "." ]	[ "rs6000", "\"\"", "0", "\"internal error: builtin function %s already processed\"", "0", "1", "1", "\", pure\"", "0", "1", "1", "\", const\"", "0", "1", "1", "1", "\", fp, pure\"", "1", "\", fp, const\"", "0", "\"rs6000_builtin, code = %4d, %s%s\\n\"" ]	rs60004	def_builtin	rs6000	CPU	GCC	19,463	267	1	[]
[ "<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "{", "return", "7", ";", "}", "</s>" ]	[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]	[ "X86", "7" ]	X86MCCodeEmitter25	getNumFixupKinds	X86	CPU	LLVM	19,464	10	1	[]
[ "<s>", "bool", "KudeyarTargetObjectFile", "::", "IsGlobalInSmallSection", "(", "const", "GlobalValue", "", "GV", ",", "const", "TargetMachine", "&", "TM", ",", "SectionKind", "Kind", ")", "const", "{", "const", "KudeyarSubtarget", "&", "Subtarget", "=", "TM", ".", "getSubtarget", "<", "KudeyarSubtarget", ">", "(", ")", ";", "if", "(", "Subtarget", ".", "isLinux", "(", ")", ")", "return", "false", ";", "const", "GlobalVariable", "", "GVA", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GV", ")", ";", "if", "(", "!", "GVA", ")", "return", "false", ";", "if", "(", "!", "Kind", ".", "isBSS", "(", ")", "&&", "!", "Kind", ".", "isDataRel", "(", ")", ")", "return", "false", ";", "if", "(", "Kind", ".", "isMergeable1ByteCString", "(", ")", ")", "return", "false", ";", "Type", "*", "Ty", "=", "GV", "->", "getType", "(", ")", "->", "getElementType", "(", ")", ";", "return", "IsInSmallSection", "(", "TM", ".", "getDataLayout", "(", ")", "->", "getTypeAllocSize", "(", "Ty", ")", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "this", "global", "address", "should", "be", "placed", "into", "small", "data/bss", "section", "." ]	[ "Kudeyar", "Kudeyar", "Kudeyar", "Kudeyar" ]	KudeyarTargetObjectFile	IsGlobalInSmallSection	Kudeyar	CPU	LLVM	19,465	126	1	[]
[ "<s>", "bool", "CSKYFrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "!", "MF", ".", "getFrameInfo", "(", ")", ".", "hasVarSizedObjects", "(", ")", ";", "}", "</s>" ]	[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the", "current", "function", "." ]	[ "CSKY", "CSKY" ]	CSKYFrameLowering1	hasReservedCallFrame	CSKY	CPU	LLVM	19,466	25	1	[]
[ "<s>", "SDValue", "PPCTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Wasn't expecting to be able to lower this!\"", ")", ";", "case", "ISD", "::", "ConstantPool", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BlockAddress", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GlobalAddress", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GlobalTLSAddress", ":", "llvm_unreachable", "(", "\"TLS not implemented for PPC\"", ")", ";", "case", "ISD", "::", "JumpTable", ":", "return", "LowerJumpTable", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SETCC", ":", "return", "LowerSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "TRAMPOLINE", ":", "return", "LowerTRAMPOLINE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VASTART", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ",", "PPCSubTarget", ")", ";", "case", "ISD", "::", "VAARG", ":", "return", "LowerVAARG", "(", "Op", ",", "DAG", ",", "PPCSubTarget", ")", ";", "case", "ISD", "::", "STACKRESTORE", ":", "return", "LowerSTACKRESTORE", "(", "Op", ",", "DAG", ",", "PPCSubTarget", ")", ";", "case", "ISD", "::", "DYNAMIC_STACKALLOC", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ",", "PPCSubTarget", ")", ";", "case", "ISD", "::", "SELECT_CC", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FP_TO_UINT", ":", "case", "ISD", "::", "FP_TO_SINT", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ",", "Op", ".", "getDebugLoc", "(", ")", ")", ";", "case", "ISD", "::", "SINT_TO_FP", ":", "return", "LowerSINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FLT_ROUNDS_", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SHL_PARTS", ":", "return", "LowerSHL_PARTS", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SRL_PARTS", ":", "return", "LowerSRL_PARTS", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SRA_PARTS", ":", "return", "LowerSRA_PARTS", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BUILD_VECTOR", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VECTOR_SHUFFLE", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INTRINSIC_WO_CHAIN", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SCALAR_TO_VECTOR", ":", "return", "LowerSCALAR_TO_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "MUL", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "RETURNADDR", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FRAMEADDR", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "}", "return", "SDValue", "(", ")", ";", "}", "</s>" ]	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "PowerPC", "PPC", "\"Wasn't expecting to be able to lower this!\"", "ISD::ConstantPool", "ISD::BlockAddress", "ISD::GlobalAddress", "ISD::GlobalTLSAddress", "\"TLS not implemented for PPC\"", "ISD::JumpTable", "ISD::SETCC", "ISD::TRAMPOLINE", "ISD::VASTART", "PPC", "ISD::VAARG", "PPC", "ISD::STACKRESTORE", "PPC", "ISD::DYNAMIC_STACKALLOC", "PPC", "ISD::SELECT_CC", "ISD::FP_TO_UINT", "ISD::FP_TO_SINT", "ISD::SINT_TO_FP", "ISD::FLT_ROUNDS_", "ISD::SHL_PARTS", "ISD::SRL_PARTS", "ISD::SRA_PARTS", "ISD::BUILD_VECTOR", "ISD::VECTOR_SHUFFLE", "ISD::INTRINSIC_WO_CHAIN", "ISD::SCALAR_TO_VECTOR", "ISD::MUL", "ISD::RETURNADDR", "ISD::FRAMEADDR" ]	PPCISelLowering115	LowerOperation	PowerPC	CPU	LLVM	19,467	378	1	[]
[ "<s>", "static", "void", "nios2_option_override", "(", "void", ")", "{", "unsigned", "int", "i", ";", "SUBTARGET_OVERRIDE_OPTIONS", ";", "if", "(", "flag_pic", "&&", "!", "TARGET_LINUX_ABI", ")", "sorry", "(", "\"position-independent code requires the Linux ABI\"", ")", ";", "if", "(", "flag_pic", "&&", "stack_limit_rtx", "&&", "GET_CODE", "(", "stack_limit_rtx", ")", "==", "SYMBOL_REF", ")", "sorry", "(", "\"PIC support for %<-fstack-limit-symbol%>\"", ")", ";", "init_machine_status", "=", "&", "nios2_init_machine_status", ";", "nios2_section_threshold", "=", "(", "global_options_set", ".", "x_g_switch_value", "?", "g_switch_value", ":", "NIOS2_DEFAULT_GVALUE", ")", ";", "if", "(", "nios2_gpopt_option", "==", "gpopt_unspecified", ")", "{", "if", "(", "flag_pic", ")", "nios2_gpopt_option", "=", "gpopt_none", ";", "else", "nios2_gpopt_option", "=", "gpopt_local", ";", "}", "if", "(", "flag_pic", ")", "{", "if", "(", "nios2_gpopt_option", "!=", "gpopt_none", ")", "error", "(", "\"%<-mgpopt%> not supported with PIC\"", ")", ";", "if", "(", "nios2_gprel_sec", ")", "error", "(", "\"%<-mgprel-sec=%> not supported with PIC\"", ")", ";", "if", "(", "nios2_r0rel_sec", ")", "error", "(", "\"%<-mr0rel-sec=%> not supported with PIC\"", ")", ";", "}", "if", "(", "nios2_gprel_sec", ")", "{", "if", "(", "regcomp", "(", "&", "nios2_gprel_sec_regex", ",", "nios2_gprel_sec", ",", "REG_EXTENDED", "\|", "REG_NOSUB", ")", ")", "error", "(", "\"%<-mgprel-sec=%> argument is not a valid regular expression\"", ")", ";", "}", "if", "(", "nios2_r0rel_sec", ")", "{", "if", "(", "regcomp", "(", "&", "nios2_r0rel_sec_regex", ",", "nios2_r0rel_sec", ",", "REG_EXTENDED", "\|", "REG_NOSUB", ")", ")", "error", "(", "\"%<-mr0rel-sec=%> argument is not a valid regular expression\"", ")", ";", "}", "if", "(", "!", "TARGET_HAS_MUL", "&&", "TARGET_HAS_MULX", ")", "target_flags", "&=", "~", "MASK_HAS_MULX", ";", "if", "(", "!", "TARGET_ARCH_R2", ")", "{", "if", "(", "TARGET_HAS_BMX", ")", "error", "(", "\"BMX instructions are only supported with R2 architecture\"", ")", ";", "if", "(", "TARGET_HAS_CDX", ")", "error", "(", "\"CDX instructions are only supported with R2 architecture\"", ")", ";", "}", "if", "(", "TARGET_ARCH_R2", "&&", "TARGET_BIG_ENDIAN", ")", "error", "(", "\"R2 architecture is little-endian only\"", ")", ";", "nios2_init_fpu_configs", "(", ")", ";", "if", "(", "nios2_custom_fpu_cfg_string", "&&", "*", "nios2_custom_fpu_cfg_string", ")", "nios2_handle_custom_fpu_cfg", "(", "nios2_custom_fpu_cfg_string", ",", "NULL", ",", "false", ")", ";", "for", "(", "i", "=", "0", ";", "i", "<", "ARRAY_SIZE", "(", "nios2_fpu_insn", ")", ";", "i", "++", ")", "nios2_handle_custom_fpu_insn_option", "(", "i", ")", ";", "nios2_custom_check_insns", "(", ")", ";", "target_option_default_node", "=", "target_option_current_node", "=", "build_target_option_node", "(", "&", "global_options", ",", "&", "global_options_set", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_OPTION_OVERRIDE", "." ]	[ "nios2", "\"position-independent code requires the Linux ABI\"", "\"PIC support for %<-fstack-limit-symbol%>\"", "\"%<-mgpopt%> not supported with PIC\"", "\"%<-mgprel-sec=%> not supported with PIC\"", "\"%<-mr0rel-sec=%> not supported with PIC\"", "\"%<-mgprel-sec=%> argument is not a valid regular expression\"", "\"%<-mr0rel-sec=%> argument is not a valid regular expression\"", "\"BMX instructions are only supported with R2 architecture\"", "\"CDX instructions are only supported with R2 architecture\"", "\"R2 architecture is little-endian only\"", "0" ]	nios21	nios2_option_override	nios2	MPU	GCC	19,468	273	1	[]
[ "<s>", "bool", "MipsSEDAGToDAGISel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", ";", "if", "(", "Subtarget", "->", "inMips16Mode", "(", ")", ")", "return", "false", ";", "return", "MipsDAGToDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";", "}", "</s>" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips" ]	MipsSEISelDAGToDAG32	runOnMachineFunction	Mips	CPU	LLVM	19,469	42	1	[]
[ "<s>", "void", "insertSSPDeclarations", "(", "Module", "&", "M", ")", "const", "override", "{", "}", "</s>" ]	[ "Inserts", "necessary", "declarations", "for", "SSP", "(", "stack", "protection", ")", "purpose", "." ]	[ "SystemZ" ]	SystemZISelLowering	insertSSPDeclarations	SystemZ	CPU	LLVM	19,470	11	1	[]
[ "<s>", "const", "char", "", "pa_output_64bit_and", "(", "rtx", "", "operands", ")", "{", "if", "(", "GET_CODE", "(", "operands", "[", "2", "]", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "operands", "[", "2", "]", ")", "!=", "0", ")", "{", "unsigned", "HOST_WIDE_INT", "mask", "=", "INTVAL", "(", "operands", "[", "2", "]", ")", ";", "int", "ls0", ",", "ls1", ",", "ms0", ",", "p", ",", "len", ";", "for", "(", "ls0", "=", "0", ";", "ls0", "<", "HOST_BITS_PER_WIDE_INT", ";", "ls0", "++", ")", "if", "(", "(", "mask", "&", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "1", "<<", "ls0", ")", ")", "==", "0", ")", "break", ";", "for", "(", "ls1", "=", "ls0", ";", "ls1", "<", "HOST_BITS_PER_WIDE_INT", ";", "ls1", "++", ")", "if", "(", "(", "mask", "&", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "1", "<<", "ls1", ")", ")", "!=", "0", ")", "break", ";", "for", "(", "ms0", "=", "ls1", ";", "ms0", "<", "HOST_BITS_PER_WIDE_INT", ";", "ms0", "++", ")", "if", "(", "(", "mask", "&", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "1", "<<", "ms0", ")", ")", "==", "0", ")", "break", ";", "gcc_assert", "(", "ms0", "==", "HOST_BITS_PER_WIDE_INT", ")", ";", "if", "(", "ls1", "==", "HOST_BITS_PER_WIDE_INT", ")", "{", "len", "=", "ls0", ";", "gcc_assert", "(", "len", ")", ";", "operands", "[", "2", "]", "=", "GEN_INT", "(", "len", ")", ";", "return", "\"extrd,u %1,63,%2,%0\"", ";", "}", "else", "{", "p", "=", "63", "-", "ls0", ";", "len", "=", "ls1", "-", "ls0", ";", "operands", "[", "2", "]", "=", "GEN_INT", "(", "p", ")", ";", "operands", "[", "3", "]", "=", "GEN_INT", "(", "len", ")", ";", "return", "\"depdi 0,%2,%3,%0\"", ";", "}", "}", "else", "return", "\"and %1,%2,%0\"", ";", "}", "</s>" ]	[ "Return", "a", "string", "to", "perform", "a", "bitwise-and", "of", "operands", "[", "1", "]", "with", "operands", "[", "2", "]", "storing", "the", "result", "in", "operands", "[", "0", "]", "." ]	[ "pa", "2", "2", "0", "2", "0", "1", "0", "1", "0", "1", "0", "2", "\"extrd,u %1,63,%2,%0\"", "63", "2", "3", "\"depdi 0,%2,%3,%0\"", "\"and %1,%2,%0\"" ]	pa	pa_output_64bit_and	pa	CPU	GCC	19,471	236	1	[]
[ "<s>", "void", "MSP430FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "MSP430InstrInfo", "&", "TII", "=", "", "static_cast", "<", "const", "MSP430InstrInfo", "", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "unsigned", "StackAlign", "=", "getStackAlignment", "(", ")", ";", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "MachineInstr", "", "Old", "=", "I", ";", "uint64_t", "Amount", "=", "Old", "->", "getOperand", "(", "0", ")", ".", "getImm", "(", ")", ";", "if", "(", "Amount", "!=", "0", ")", "{", "Amount", "=", "(", "Amount", "+", "StackAlign", "-", "1", ")", "/", "StackAlign", "", "StackAlign", ";", "MachineInstr", "", "New", "=", "0", ";", "if", "(", "Old", "->", "getOpcode", "(", ")", "==", "TII", ".", "getCallFrameSetupOpcode", "(", ")", ")", "{", "New", "=", "BuildMI", "(", "MF", ",", "Old", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "MSP430", "::", "SUB16ri", ")", ",", "MSP430", "::", "SPW", ")", ".", "addReg", "(", "MSP430", "::", "SPW", ")", ".", "addImm", "(", "Amount", ")", ";", "}", "else", "{", "assert", "(", "Old", "->", "getOpcode", "(", ")", "==", "TII", ".", "getCallFrameDestroyOpcode", "(", ")", ")", ";", "uint64_t", "CalleeAmt", "=", "Old", "->", "getOperand", "(", "1", ")", ".", "getImm", "(", ")", ";", "Amount", "-=", "CalleeAmt", ";", "if", "(", "Amount", ")", "New", "=", "BuildMI", "(", "MF", ",", "Old", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "MSP430", "::", "ADD16ri", ")", ",", "MSP430", "::", "SPW", ")", ".", "addReg", "(", "MSP430", "::", "SPW", ")", ".", "addImm", "(", "Amount", ")", ";", "}", "if", "(", "New", ")", "{", "New", "->", "getOperand", "(", "3", ")", ".", "setIsDead", "(", ")", ";", "MBB", ".", "insert", "(", "I", ",", "New", ")", ";", "}", "}", "}", "else", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "TII", ".", "getCallFrameDestroyOpcode", "(", ")", ")", "{", "if", "(", "uint64_t", "CalleeAmt", "=", "I", "->", "getOperand", "(", "1", ")", ".", "getImm", "(", ")", ")", "{", "MachineInstr", "", "Old", "=", "I", ";", "MachineInstr", "*", "New", "=", "BuildMI", "(", "MF", ",", "Old", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "MSP430", "::", "SUB16ri", ")", ",", "MSP430", "::", "SPW", ")", ".", "addReg", "(", "MSP430", "::", "SPW", ")", ".", "addImm", "(", "CalleeAmt", ")", ";", "New", "->", "getOperand", "(", "3", ")", ".", "setIsDead", "(", ")", ";", "MBB", ".", "insert", "(", "I", ",", "New", ")", ";", "}", "}", "MBB", ".", "erase", "(", "I", ")", ";", "}", "</s>" ]	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "MSP430", "MSP430", "MSP430", "MSP430", "0", "0", "1", "0", "MSP430::SUB16ri", "MSP430::SPW", "MSP430::SPW", "1", "MSP430::ADD16ri", "MSP430::SPW", "MSP430::SPW", "3", "1", "MSP430::SUB16ri", "MSP430::SPW", "MSP430::SPW", "3" ]	MSP430FrameLowering6	eliminateCallFramePseudoInstr	MSP430	MPU	LLVM	19,472	376	1	[]
[ "<s>", "void", "SparcAsmPrinter", "::", "emitFunctionBodyStart", "(", ")", "{", "if", "(", "!", "MF", "->", "getSubtarget", "<", "SparcSubtarget", ">", "(", ")", ".", "is64Bit", "(", ")", ")", "return", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "const", "unsigned", "globalRegs", "[", "]", "=", "{", "SP", "::", "G2", ",", "SP", "::", "G3", ",", "SP", "::", "G6", ",", "SP", "::", "G7", ",", "0", "}", ";", "for", "(", "unsigned", "i", "=", "0", ";", "globalRegs", "[", "i", "]", "!=", "0", ";", "++", "i", ")", "{", "unsigned", "reg", "=", "globalRegs", "[", "i", "]", ";", "if", "(", "MRI", ".", "use_empty", "(", "reg", ")", ")", "continue", ";", "if", "(", "reg", "==", "SP", "::", "G6", "\|\|", "reg", "==", "SP", "::", "G7", ")", "getTargetStreamer", "(", ")", ".", "emitSparcRegisterIgnore", "(", "reg", ")", ";", "else", "getTargetStreamer", "(", ")", ".", "emitSparcRegisterScratch", "(", "reg", ")", ";", "}", "}", "</s>" ]	[ "Targets", "can", "override", "this", "to", "emit", "stuff", "before", "the", "first", "basic", "block", "in", "the", "function", "." ]	[ "Sparc", "Sparc", "Sparc", "SP::G2", "SP::G3", "SP::G6", "SP::G7", "0", "0", "0", "SP::G6", "SP::G7", "Sparc", "Sparc" ]	SparcAsmPrinter17	emitFunctionBodyStart	Sparc	CPU	LLVM	19,473	134	1	[]
[ "<s>", "void", "XCoreInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "Register", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "", "RC", ",", "const", "TargetRegisterInfo", "", "TRI", ")", "const", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", "&&", "!", "I", "->", "isDebugInstr", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FrameIndex", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FrameIndex", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FrameIndex", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "XCore", "::", "STWFI", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addImm", "(", "0", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "</s>" ]	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "XCore", "XCore", "XCore::STWFI", "0" ]	XCoreInstrInfo24	storeRegToStackSlot	XCore	MPU	LLVM	19,474	163	1	[]
[ "<s>", "bool", "aarch64_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "strict_p", ",", "aarch64_addr_query_type", "type", ")", "{", "struct", "aarch64_address_info", "addr", ";", "return", "aarch64_classify_address", "(", "&", "addr", ",", "x", ",", "mode", ",", "strict_p", ",", "type", ")", ";", "}", "</s>" ]	[ "Return", "TRUE", "if", "X", "is", "a", "legitimate", "address", "for", "accessing", "memory", "in", "mode", "MODE", ".", "OUTER_CODE", "will", "be", "PARALLEL", "if", "this", "is", "a", "load/store", "pair", "operation", "." ]	[ "aarch64" ]	aarch64	aarch64_legitimate_address_p	aarch64	CPU	GCC	19,475	36	1	[]
[ "<s>", "bool", "TPCRegisterInfo", "::", "canRealignStack", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "True", "if", "the", "stack", "can", "be", "realigned", "for", "the", "target", "." ]	[ "TPC", "TPC" ]	TPCRegisterInfo	canRealignStack	TPC	Virtual ISA	LLVM	19,476	16	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "ARMFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "ARMBaseInstrInfo", "&", "TII", "=", "", "static_cast", "<", "const", "ARMBaseInstrInfo", "", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "ARMFunctionInfo", "", "AFI", "=", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "bool", "isARM", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", ";", "DebugLoc", "dl", "=", "I", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Opc", "=", "I", "->", "getOpcode", "(", ")", ";", "bool", "IsDestroy", "=", "Opc", "==", "TII", ".", "getCallFrameDestroyOpcode", "(", ")", ";", "unsigned", "CalleePopAmount", "=", "IsDestroy", "?", "I", "->", "getOperand", "(", "1", ")", ".", "getImm", "(", ")", ":", "0", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "\"This eliminateCallFramePseudoInstr does not support Thumb1!\"", ")", ";", "int", "PIdx", "=", "I", "->", "findFirstPredOperandIdx", "(", ")", ";", "ARMCC", "::", "CondCodes", "Pred", "=", "(", "PIdx", "==", "-", "1", ")", "?", "ARMCC", "::", "AL", ":", "(", "ARMCC", "::", "CondCodes", ")", "I", "->", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredReg", "=", "TII", ".", "getFramePred", "(", "", "I", ")", ";", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "if", "(", "IsDestroy", "&&", "CalleePopAmount", "!=", "-", "1U", ")", "return", "MBB", ".", "erase", "(", "I", ")", ";", "unsigned", "Amount", "=", "TII", ".", "getFrameSize", "(", "*", "I", ")", ";", "if", "(", "Amount", "!=", "0", ")", "{", "Amount", "=", "alignSPAdjust", "(", "Amount", ")", ";", "if", "(", "Opc", "==", "ARM", "::", "ADJCALLSTACKDOWN", "\|\|", "Opc", "==", "ARM", "::", "tADJCALLSTACKDOWN", ")", "{", "emitSPUpdate", "(", "isARM", ",", "MBB", ",", "I", ",", "dl", ",", "TII", ",", "-", "Amount", ",", "MachineInstr", "::", "NoFlags", ",", "Pred", ",", "PredReg", ")", ";", "}", "else", "{", "assert", "(", "Opc", "==", "ARM", "::", "ADJCALLSTACKUP", "\|\|", "Opc", "==", "ARM", "::", "tADJCALLSTACKUP", ")", ";", "emitSPUpdate", "(", "isARM", ",", "MBB", ",", "I", ",", "dl", ",", "TII", ",", "Amount", ",", "MachineInstr", "::", "NoFlags", ",", "Pred", ",", "PredReg", ")", ";", "}", "}", "}", "else", "if", "(", "CalleePopAmount", "!=", "-", "1U", ")", "{", "emitSPUpdate", "(", "isARM", ",", "MBB", ",", "I", ",", "dl", ",", "TII", ",", "-", "CalleePopAmount", ",", "MachineInstr", "::", "NoFlags", ",", "Pred", ",", "PredReg", ")", ";", "}", "return", "MBB", ".", "erase", "(", "I", ")", ";", "}", "</s>" ]	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "1", "0", "\"This eliminateCallFramePseudoInstr does not support Thumb1!\"", "ARMCC::CondCodes", "1", "ARMCC::AL", "ARMCC::CondCodes", "1U", "0", "ARM::ADJCALLSTACKDOWN", "ARM::tADJCALLSTACKDOWN", "ARM", "ARM::ADJCALLSTACKUP", "ARM::tADJCALLSTACKUP", "ARM", "1U", "ARM" ]	ARMFrameLowering100	eliminateCallFramePseudoInstr	ARM	CPU	LLVM	19,477	357	1	[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "shouldReduceLoadWidth", "(", "SDNode", "", "Load", ",", "ISD", "::", "LoadExtType", "ExtTy", ",", "EVT", "NewVT", ")", "const", "{", "if", "(", "!", "TargetLoweringBase", "::", "shouldReduceLoadWidth", "(", "Load", ",", "ExtTy", ",", "NewVT", ")", ")", "return", "false", ";", "if", "(", "ExtTy", "!=", "ISD", "::", "NON_EXTLOAD", ")", "return", "true", ";", "MemSDNode", "", "Mem", "=", "dyn_cast", "<", "MemSDNode", ">", "(", "Load", ")", ";", "assert", "(", "Mem", ")", ";", "const", "SDValue", "&", "Base", "=", "Mem", "->", "getBasePtr", "(", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ADD", "&&", "Base", ".", "getOperand", "(", "1", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SHL", "&&", "Base", ".", "getOperand", "(", "1", ")", ".", "hasOneUse", "(", ")", "&&", "Base", ".", "getOperand", "(", "1", ")", ".", "getOperand", "(", "1", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "Constant", ")", "{", "if", "(", "Mem", "->", "getMemoryVT", "(", ")", ".", "isScalableVector", "(", ")", ")", "return", "false", ";", "uint64_t", "ShiftAmount", "=", "Base", ".", "getOperand", "(", "1", ")", ".", "getConstantOperandVal", "(", "1", ")", ";", "uint64_t", "LoadBytes", "=", "Mem", "->", "getMemoryVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "8", ";", "if", "(", "ShiftAmount", "==", "Log2_32", "(", "LoadBytes", ")", ")", "return", "false", ";", "}", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "we", "believe", "it", "is", "correct", "and", "profitable", "to", "reduce", "the", "load", "node", "to", "a", "smaller", "type", "." ]	[ "AArch64", "AArch64", "ISD::LoadExtType", "ISD::NON_EXTLOAD", "ISD::ADD", "1", "ISD::SHL", "1", "1", "1", "ISD::Constant", "1", "1", "8" ]	AArch64ISelLowering168	shouldReduceLoadWidth	AArch64	CPU	LLVM	19,478	196	1	[]
[ "<s>", "StringRef", "ARMInstPrinter", "::", "getOpcodeName", "(", "unsigned", "Opcode", ")", "const", "{", "return", "getInstructionName", "(", "Opcode", ")", ";", "}", "</s>" ]	[ "Return", "a", "string", "representation", "for", "an", "opcode", "." ]	[ "ARM", "ARM" ]	ARMInstPrinter16	getOpcodeName	ARM	CPU	LLVM	19,479	17	1	[]
[ "<s>", "bool", "NVPTXAsmPrinter", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "const", "NVPTXTargetMachine", "&", "NTM", "=", "static_cast", "<", "const", "NVPTXTargetMachine", "&", ">", "(", "TM", ")", ";", "const", "auto", "", "STI", "=", "static_cast", "<", "const", "NVPTXSubtarget", "", ">", "(", "NTM", ".", "getSubtargetImpl", "(", ")", ")", ";", "if", "(", "M", ".", "alias_size", "(", ")", ")", "{", "report_fatal_error", "(", "\"Module has aliases, which NVPTX does not support.\"", ")", ";", "return", "true", ";", "}", "if", "(", "!", "isEmptyXXStructor", "(", "M", ".", "getNamedGlobal", "(", "\"llvm.global_ctors\"", ")", ")", ")", "{", "report_fatal_error", "(", "\"Module has a nontrivial global ctor, which NVPTX does not support.\"", ")", ";", "return", "true", ";", "}", "if", "(", "!", "isEmptyXXStructor", "(", "M", ".", "getNamedGlobal", "(", "\"llvm.global_dtors\"", ")", ")", ")", "{", "report_fatal_error", "(", "\"Module has a nontrivial global dtor, which NVPTX does not support.\"", ")", ";", "return", "true", ";", "}", "SmallString", "<", "128", ">", "Str1", ";", "raw_svector_ostream", "OS1", "(", "Str1", ")", ";", "bool", "Result", "=", "AsmPrinter", "::", "doInitialization", "(", "M", ")", ";", "emitHeader", "(", "M", ",", "OS1", ",", "*", "STI", ")", ";", "OutStreamer", "->", "EmitRawText", "(", "OS1", ".", "str", "(", ")", ")", ";", "if", "(", "!", "M", ".", "getModuleInlineAsm", "(", ")", ".", "empty", "(", ")", ")", "{", "OutStreamer", "->", "AddComment", "(", "\"Start of file scope inline assembly\"", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "OutStreamer", "->", "EmitRawText", "(", "StringRef", "(", "M", ".", "getModuleInlineAsm", "(", ")", ")", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "OutStreamer", "->", "AddComment", "(", "\"End of file scope inline assembly\"", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "}", "GlobalsEmitted", "=", "false", ";", "return", "Result", ";", "}", "</s>" ]	[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]	[ "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "\"Module has aliases, which NVPTX does not support.\"", "\"llvm.global_ctors\"", "\"Module has a nontrivial global ctor, which NVPTX does not support.\"", "\"llvm.global_dtors\"", "\"Module has a nontrivial global dtor, which NVPTX does not support.\"", "128", "\"Start of file scope inline assembly\"", "\"End of file scope inline assembly\"" ]	NVPTXAsmPrinter37	doInitialization	NVPTX	GPU	LLVM	19,480	220	1	[]
[ "<s>", "void", "GCNPassConfig", "::", "addOptimizedRegAlloc", "(", ")", "{", "if", "(", "OptExecMaskPreRA", ")", "{", "insertPass", "(", "&", "MachineSchedulerID", ",", "&", "SIOptimizeExecMaskingPreRAID", ")", ";", "insertPass", "(", "&", "SIOptimizeExecMaskingPreRAID", ",", "&", "SIFormMemoryClausesID", ")", ";", "}", "else", "{", "insertPass", "(", "&", "MachineSchedulerID", ",", "&", "SIFormMemoryClausesID", ")", ";", "}", "insertPass", "(", "&", "PHIEliminationID", ",", "&", "SILowerControlFlowID", ",", "false", ")", ";", "insertPass", "(", "&", "RegisterCoalescerID", ",", "&", "SIPreAllocateWWMRegsID", ",", "false", ")", ";", "if", "(", "EnableDCEInRA", ")", "insertPass", "(", "&", "DetectDeadLanesID", ",", "&", "DeadMachineInstructionElimID", ")", ";", "TargetPassConfig", "::", "addOptimizedRegAlloc", "(", ")", ";", "}", "</s>" ]	[ "addOptimizedRegAlloc", "-", "Add", "passes", "related", "to", "register", "allocation", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI", "SI", "SI" ]	AMDGPUTargetMachine108	addOptimizedRegAlloc	AMDGPU	GPU	LLVM	19,481	85	1	[]
[ "<s>", "BufferType", "::", "const_iterator", "end", "(", ")", "const", "{", "return", "Buffer", ".", "end", "(", ")", ";", "}", "</s>" ]	[ "Get", "a", "const_iterator", "to", "the", "end", "of", "the", "symbol", "table", "." ]	[ "M68k" ]	M68kDisassembler	end	M68k	MPU	LLVM	19,482	16	1	[]
[ "<s>", "const", "AGCSubtarget", "*", "getSubtargetImpl", "(", "const", "Function", "&", ")", "const", "override", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "AGC", "AGC" ]	AGCTargetMachine	getSubtargetImpl	AGC	MPU	LLVM	19,483	17	1	[]
[ "<s>", "static", "void", "v850_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "if", "(", "!", "TARGET_GCC_ABI", ")", "cum", "->", "nbytes", "+=", "(", "(", "arg", ".", "promoted_size_in_bytes", "(", ")", "+", "UNITS_PER_WORD", "-", "1", ")", "&", "-", "UNITS_PER_WORD", ")", ";", "else", "cum", "->", "nbytes", "+=", "(", "(", "(", "arg", ".", "type", "&&", "int_size_in_bytes", "(", "arg", ".", "type", ")", ">", "8", "?", "GET_MODE_SIZE", "(", "Pmode", ")", ":", "(", "HOST_WIDE_INT", ")", "arg", ".", "promoted_size_in_bytes", "(", ")", ")", "+", "UNITS_PER_WORD", "-", "1", ")", "&", "-", "UNITS_PER_WORD", ")", ";", "}", "</s>" ]	[ "Update", "the", "data", "in", "CUM", "to", "advance", "over", "an", "argument", "of", "mode", "MODE", "and", "data", "type", "TYPE", ".", "(", "TYPE", "is", "null", "for", "libcalls", "where", "that", "information", "may", "not", "be", "available", ".", ")" ]	[ "v850", "1", "8", "1" ]	v850	v850_function_arg_advance	v850	MPU	GCC	19,484	94	1	[]
[ "<s>", "bool", "HexagonTargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "", "Ty", ",", "unsigned", "AS", ",", "Instruction", "", "I", ")", "const", "{", "if", "(", "Ty", "->", "isSized", "(", ")", ")", "{", "unsigned", "A", "=", "DL", ".", "getABITypeAlignment", "(", "Ty", ")", ";", "if", "(", "(", "AM", ".", "BaseOffs", "%", "A", ")", "!=", "0", ")", "return", "false", ";", "if", "(", "!", "isInt", "<", "11", ">", "(", "AM", ".", "BaseOffs", ">>", "Log2_32", "(", "A", ")", ")", ")", "return", "false", ";", "}", "if", "(", "AM", ".", "BaseGV", ")", "return", "false", ";", "int", "Scale", "=", "AM", ".", "Scale", ";", "if", "(", "Scale", "<", "0", ")", "Scale", "=", "-", "Scale", ";", "switch", "(", "Scale", ")", "{", "case", "0", ":", "break", ";", "default", ":", "return", "false", ";", "}", "return", "true", ";", "}", "</s>" ]	[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]	[ "Hexagon", "Hexagon", "0", "11", "0", "0" ]	HexagonISelLowering (2)1	isLegalAddressingMode	Hexagon	DSP	LLVM	19,485	131	1	[]
[ "<s>", "SITargetLowering", "::", "ConstraintType", "SITargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0", "]", ")", "{", "default", ":", "break", ";", "case", "'s'", ":", "case", "'v'", ":", "case", "'a'", ":", "return", "C_RegisterClass", ";", "}", "}", "return", "TargetLowering", "::", "getConstraintType", "(", "Constraint", ")", ";", "}", "</s>" ]	[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]	[ "AMDGPU", "SI", "SI", "1", "0" ]	SIISelLowering106	getConstraintType	AMDGPU	GPU	LLVM	19,486	58	1	[]
[ "<s>", "bool", "SITargetLowering", "::", "isReassocProfitable", "(", "SelectionDAG", "&", "DAG", ",", "SDValue", "N0", ",", "SDValue", "N1", ")", "const", "{", "if", "(", "!", "N0", ".", "hasOneUse", "(", ")", ")", "return", "false", ";", "if", "(", "N0", "->", "isDivergent", "(", ")", "\|\|", "!", "N1", "->", "isDivergent", "(", ")", ")", "return", "true", ";", "return", "(", "DAG", ".", "isBaseWithConstantOffset", "(", "N0", ")", "&&", "hasMemSDNodeUser", "(", "*", "N0", "->", "use_begin", "(", ")", ")", ")", ";", "}", "</s>" ]	[ "Control", "the", "following", "reassociation", "of", "operands", ":", "(", "op", "(", "op", "x", ",", "c1", ")", ",", "y", ")", "-", ">", "(", "op", "(", "op", "x", ",", "y", ")", ",", "c1", ")", "where", "N0", "is", "(", "op", "x", ",", "c1", ")", "and", "N1", "is", "y", "." ]	[ "AMDGPU", "SI" ]	SIISelLowering10	isReassocProfitable	AMDGPU	GPU	LLVM	19,487	68	1	[]
[ "<s>", "NVPTXTargetLowering", "::", "ConstraintType", "NVPTXTargetLowering", "::", "getConstraintType", "(", "const", "std", "::", "string", "&", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0", "]", ")", "{", "default", ":", "break", ";", "case", "'b'", ":", "case", "'r'", ":", "case", "'h'", ":", "case", "'c'", ":", "case", "'l'", ":", "case", "'f'", ":", "case", "'d'", ":", "case", "'0'", ":", "case", "'N'", ":", "return", "C_RegisterClass", ";", "}", "}", "return", "TargetLowering", "::", "getConstraintType", "(", "Constraint", ")", ";", "}", "</s>" ]	[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]	[ "NVPTX", "NVPTX", "NVPTX", "1", "0" ]	NVPTXISelLowering1	getConstraintType	NVPTX	GPU	LLVM	19,488	80	1	[]
[ "<s>", "void", "neon_split_vcombine", "(", "rtx", "operands", "[", "3", "]", ")", "{", "unsigned", "int", "dest", "=", "REGNO", "(", "operands", "[", "0", "]", ")", ";", "unsigned", "int", "src1", "=", "REGNO", "(", "operands", "[", "1", "]", ")", ";", "unsigned", "int", "src2", "=", "REGNO", "(", "operands", "[", "2", "]", ")", ";", "machine_mode", "halfmode", "=", "GET_MODE", "(", "operands", "[", "1", "]", ")", ";", "unsigned", "int", "halfregs", "=", "HARD_REGNO_NREGS", "(", "src1", ",", "halfmode", ")", ";", "rtx", "destlo", ",", "desthi", ";", "if", "(", "src1", "==", "dest", "&&", "src2", "==", "dest", "+", "halfregs", ")", "{", "emit_note", "(", "NOTE_INSN_DELETED", ")", ";", "return", ";", "}", "destlo", "=", "gen_rtx_REG_offset", "(", "operands", "[", "0", "]", ",", "halfmode", ",", "dest", ",", "0", ")", ";", "desthi", "=", "gen_rtx_REG_offset", "(", "operands", "[", "0", "]", ",", "halfmode", ",", "dest", "+", "halfregs", ",", "GET_MODE_SIZE", "(", "halfmode", ")", ")", ";", "if", "(", "src2", "==", "dest", "&&", "src1", "==", "dest", "+", "halfregs", ")", "{", "rtx", "x", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "destlo", ",", "operands", "[", "1", "]", ")", ";", "rtx", "y", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "desthi", ",", "operands", "[", "2", "]", ")", ";", "emit_insn", "(", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "2", ",", "x", ",", "y", ")", ")", ")", ";", "return", ";", "}", "if", "(", "!", "reg_overlap_mentioned_p", "(", "operands", "[", "2", "]", ",", "destlo", ")", ")", "{", "if", "(", "src1", "!=", "dest", ")", "emit_move_insn", "(", "destlo", ",", "operands", "[", "1", "]", ")", ";", "if", "(", "src2", "!=", "dest", "+", "halfregs", ")", "emit_move_insn", "(", "desthi", ",", "operands", "[", "2", "]", ")", ";", "}", "else", "{", "if", "(", "src2", "!=", "dest", "+", "halfregs", ")", "emit_move_insn", "(", "desthi", ",", "operands", "[", "2", "]", ")", ";", "if", "(", "src1", "!=", "dest", ")", "emit_move_insn", "(", "destlo", ",", "operands", "[", "1", "]", ")", ";", "}", "}", "</s>" ]	[ "Split", "operands", "into", "moves", "from", "op", "[", "1", "]", "+", "op", "[", "2", "]", "into", "op", "[", "0", "]", "." ]	[ "arm", "3", "0", "1", "2", "1", "0", "0", "0", "1", "2", "2", "2", "1", "2", "2", "1" ]	arm4	neon_split_vcombine	arm	CPU	GCC	19,489	281	1	[]
[ "<s>", "void", "TL45RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "", "RS", ")", "const", "{", "MachineInstr", "&", "MI", "=", "", "II", ";", "MachineFunction", "&", "MF", "=", "", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"\\nFunction : \"", "<<", "MF", ".", "getName", "(", ")", "<<", "\"\\n\"", ";", "dbgs", "(", ")", "<<", "\"<--------->\\n\"", "<<", "MI", ")", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "getIndex", "(", ")", ";", "uint64_t", "StackSize", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "getStackSize", "(", ")", ";", "int64_t", "SPOffset", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "getObjectOffset", "(", "FrameIndex", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"FrameIndex : \"", "<<", "FrameIndex", "<<", "\"\\n\"", "<<", "\"spOffset : \"", "<<", "SPOffset", "<<", "\"\\n\"", "<<", "\"stackSize : \"", "<<", "StackSize", "<<", "\"\\n\"", "<<", "\"alignment : \"", "<<", "MF", ".", "getFrameInfo", "(", ")", ".", "getObjectAlignment", "(", "FrameIndex", ")", "<<", "\"\\n\"", ")", ";", "unsigned", "OpNo", "=", "FIOperandNum", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", ".", "getCalleeSavedInfo", "(", ")", ";", "int", "MinCSFI", "=", "0", ";", "int", "MaxCSFI", "=", "-", "1", ";", "if", "(", "CSI", ".", "size", "(", ")", ")", "{", "MinCSFI", "=", "CSI", "[", "0", "]", ".", "getFrameIdx", "(", ")", ";", "MaxCSFI", "=", "CSI", "[", "CSI", ".", "size", "(", ")", "-", "1", "]", ".", "getFrameIdx", "(", ")", ";", "}", "unsigned", "FrameReg", ";", "FrameReg", "=", "TL45", "::", "sp", ";", "int64_t", "Offset", ";", "bool", "IsKill", "=", "false", ";", "Offset", "=", "SPOffset", "+", "(", "int64_t", ")", "StackSize", ";", "Offset", "+=", "MI", ".", "getOperand", "(", "OpNo", "+", "1", ")", ".", "getImm", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Offset : \"", "<<", "Offset", "<<", "\"\\n\"", "<<", "\"<--------->\\n\"", ")", ";", "if", "(", "!", "MI", ".", "isDebugValue", "(", ")", "&&", "!", "TL45InstrInfo", "::", "validImmediate", "(", "MI", ".", "getOpcode", "(", ")", ",", "FrameReg", ",", "Offset", ")", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "", "MI", ".", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "II", "->", "getDebugLoc", "(", ")", ";", "unsigned", "NewImm", ";", "const", "TL45InstrInfo", "&", "TII", "=", "", "static_cast", "<", "const", "TL45InstrInfo", "", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "FrameReg", "=", "TII", ".", "loadImmediate", "(", "FrameReg", ",", "Offset", ",", "MBB", ",", "II", ",", "DL", ",", "NewImm", ")", ";", "Offset", "=", "SignExtend64", "<", "16", ">", "(", "NewImm", ")", ";", "}", "MI", ".", "getOperand", "(", "OpNo", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "IsKill", ")", ";", "MI", ".", "getOperand", "(", "OpNo", "+", "1", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "}", "</s>" ]	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "TL45", "TL45", "\"\\nFunction : \"", "\"\\n\"", "\"<--------->\\n\"", "\"FrameIndex : \"", "\"\\n\"", "\"spOffset : \"", "\"\\n\"", "\"stackSize : \"", "\"\\n\"", "\"alignment : \"", "\"\\n\"", "0", "1", "0", "1", "TL45::sp", "1", "\"Offset : \"", "\"\\n\"", "\"<--------->\\n\"", "TL45", "TL45", "TL45", "16", "1" ]	TL45RegisterInfo	eliminateFrameIndex	TL45	MPU	LLVM	19,490	422	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "", ">", "SparcTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0", "]", ")", "{", "case", "'r'", ":", "if", "(", "VT", "==", "MVT", "::", "v2i32", ")", "return", "std", "::", "make_pair", "(", "0U", ",", "&", "SP", "::", "IntPairRegClass", ")", ";", "else", "return", "std", "::", "make_pair", "(", "0U", ",", "&", "SP", "::", "IntRegsRegClass", ")", ";", "}", "}", "else", "if", "(", "!", "Constraint", ".", "empty", "(", ")", "&&", "Constraint", ".", "size", "(", ")", "<=", "5", "&&", "Constraint", "[", "0", "]", "==", "'{'", "&&", "*", "(", "Constraint", ".", "end", "(", ")", "-", "1", ")", "==", "'}'", ")", "{", "StringRef", "name", "(", "Constraint", ".", "data", "(", ")", "+", "1", ",", "Constraint", ".", "size", "(", ")", "-", "2", ")", ";", "uint64_t", "intVal", "=", "0", ";", "if", "(", "name", ".", "substr", "(", "0", ",", "1", ")", ".", "equals", "(", "\"r\"", ")", "&&", "!", "name", ".", "substr", "(", "1", ")", ".", "getAsInteger", "(", "10", ",", "intVal", ")", "&&", "intVal", "<=", "31", ")", "{", "const", "char", "regTypes", "[", "]", "=", "{", "'g'", ",", "'o'", ",", "'l'", ",", "'i'", "}", ";", "char", "regType", "=", "regTypes", "[", "intVal", "/", "8", "]", ";", "char", "regIdx", "=", "'0'", "+", "(", "intVal", "%", "8", ")", ";", "char", "tmp", "[", "]", "=", "{", "'{'", ",", "regType", ",", "regIdx", ",", "'}'", ",", "0", "}", ";", "std", "::", "string", "newConstraint", "=", "std", "::", "string", "(", "tmp", ")", ";", "return", "TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "TRI", ",", "newConstraint", ",", "VT", ")", ";", "}", "}", "return", "TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "TRI", ",", "Constraint", ",", "VT", ")", ";", "}", "</s>" ]	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "Sparc", "Sparc", "1", "0", "MVT::v2i32", "0U", "SP::IntPairRegClass", "0U", "SP::IntRegsRegClass", "5", "0", "1", "1", "2", "0", "0", "1", "\"r\"", "1", "10", "31", "8", "8", "0" ]	SparcISelLowering	getRegForInlineAsmConstraint	Sparc	CPU	LLVM	19,491	279	1	[]
[ "<s>", "unsigned", "getNumBlocks", "(", ")", "const", "override", "{", "return", "Unit", "->", "getNumBlocks", "(", ")", ";", "}", "</s>" ]	[ "Get", "the", "number", "of", "blocks", "in", "this", "loop", "in", "constant", "time", "." ]	[ "WebAssembly" ]	WebAssemblySortRegion	getNumBlocks	WebAssembly	Virtual ISA	LLVM	19,492	15	1	[]
[ "<s>", "static", "void", "ix86_set_current_function", "(", "tree", "fndecl", ")", "{", "if", "(", "fndecl", "==", "ix86_previous_fndecl", ")", "{", "if", "(", "fndecl", "!=", "NULL_TREE", ")", "{", "ix86_set_func_type", "(", "fndecl", ")", ";", "ix86_set_indirect_branch_type", "(", "fndecl", ")", ";", "}", "return", ";", "}", "tree", "old_tree", ";", "if", "(", "ix86_previous_fndecl", "==", "NULL_TREE", ")", "old_tree", "=", "target_option_current_node", ";", "else", "if", "(", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "ix86_previous_fndecl", ")", ")", "old_tree", "=", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "ix86_previous_fndecl", ")", ";", "else", "old_tree", "=", "target_option_default_node", ";", "if", "(", "fndecl", "==", "NULL_TREE", ")", "{", "if", "(", "old_tree", "!=", "target_option_current_node", ")", "ix86_reset_previous_fndecl", "(", ")", ";", "return", ";", "}", "ix86_set_func_type", "(", "fndecl", ")", ";", "ix86_set_indirect_branch_type", "(", "fndecl", ")", ";", "tree", "new_tree", "=", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "fndecl", ")", ";", "if", "(", "new_tree", "==", "NULL_TREE", ")", "new_tree", "=", "target_option_default_node", ";", "if", "(", "old_tree", "!=", "new_tree", ")", "{", "cl_target_option_restore", "(", "&", "global_options", ",", "TREE_TARGET_OPTION", "(", "new_tree", ")", ")", ";", "if", "(", "TREE_TARGET_GLOBALS", "(", "new_tree", ")", ")", "restore_target_globals", "(", "TREE_TARGET_GLOBALS", "(", "new_tree", ")", ")", ";", "else", "if", "(", "new_tree", "==", "target_option_default_node", ")", "restore_target_globals", "(", "&", "default_target_globals", ")", ";", "else", "TREE_TARGET_GLOBALS", "(", "new_tree", ")", "=", "save_target_globals_default_opts", "(", ")", ";", "}", "ix86_previous_fndecl", "=", "fndecl", ";", "static", "bool", "prev_no_caller_saved_registers", ";", "if", "(", "TARGET_64BIT", "&&", "(", "call_used_regs", "[", "SI_REG", "]", "==", "(", "cfun", "->", "machine", "->", "call_abi", "==", "MS_ABI", ")", ")", ")", "reinit_regs", "(", ")", ";", "else", "if", "(", "prev_no_caller_saved_registers", "!=", "cfun", "->", "machine", "->", "no_caller_saved_registers", ")", "reinit_regs", "(", ")", ";", "if", "(", "cfun", "->", "machine", "->", "func_type", "!=", "TYPE_NORMAL", "\|\|", "cfun", "->", "machine", "->", "no_caller_saved_registers", ")", "{", "const", "char", "*", "isa", ";", "if", "(", "TARGET_SSE", ")", "isa", "=", "\"SSE\"", ";", "else", "if", "(", "TARGET_MMX", ")", "isa", "=", "\"MMX/3Dnow\"", ";", "else", "if", "(", "TARGET_80387", ")", "isa", "=", "\"80387\"", ";", "else", "isa", "=", "NULL", ";", "if", "(", "isa", "!=", "NULL", ")", "{", "if", "(", "cfun", "->", "machine", "->", "func_type", "!=", "TYPE_NORMAL", ")", "sorry", "(", "cfun", "->", "machine", "->", "func_type", "==", "TYPE_EXCEPTION", "?", "G_", "(", "\"%s instructions aren%'t allowed in an\"", "\" exception service routine\"", ")", ":", "G_", "(", "\"%s instructions aren%'t allowed in an\"", "\" interrupt service routine\"", ")", ",", "isa", ")", ";", "else", "sorry", "(", "\"%s instructions aren%'t allowed in a function with \"", "\"the %<no_caller_saved_registers%> attribute\"", ",", "isa", ")", ";", "cfun", "->", "machine", "->", "func_type", "=", "TYPE_NORMAL", ";", "cfun", "->", "machine", "->", "no_caller_saved_registers", "=", "false", ";", "}", "}", "prev_no_caller_saved_registers", "=", "cfun", "->", "machine", "->", "no_caller_saved_registers", ";", "}", "</s>" ]	[ "Establish", "appropriate", "back-end", "context", "for", "processing", "the", "function", "FNDECL", ".", "The", "argument", "might", "be", "NULL", "to", "indicate", "processing", "at", "top", "level", ",", "outside", "of", "any", "function", "scope", "." ]	[ "i386", "\"SSE\"", "\"MMX/3Dnow\"", "\"80387\"", "\"%s instructions aren%'t allowed in an\"", "\" exception service routine\"", "\"%s instructions aren%'t allowed in an\"", "\" interrupt service routine\"", "\"%s instructions aren%'t allowed in a function with \"", "\"the %<no_caller_saved_registers%> attribute\"" ]	i3868	ix86_set_current_function	i386	CPU	GCC	19,493	353	1	[]
[ "<s>", "static", "bool", "swap_top_of_ready_list", "(", "rtx_insn", "", "", "ready", ",", "int", "n_ready", ")", "{", "rtx_insn", "", "top", "=", "ready", "[", "n_ready", "-", "1", "]", ";", "rtx_insn", "", "next", "=", "ready", "[", "n_ready", "-", "2", "]", ";", "rtx", "set", ";", "sd_iterator_def", "sd_it", ";", "dep_t", "dep", ";", "int", "clock1", "=", "-", "1", ";", "int", "clock2", "=", "-", "1", ";", "if", "(", "!", "TARGET_CPU_P", "(", "SILVERMONT", ")", "&&", "!", "TARGET_CPU_P", "(", "INTEL", ")", ")", "return", "false", ";", "if", "(", "!", "NONDEBUG_INSN_P", "(", "top", ")", ")", "return", "false", ";", "if", "(", "!", "NONJUMP_INSN_P", "(", "top", ")", ")", "return", "false", ";", "if", "(", "!", "NONDEBUG_INSN_P", "(", "next", ")", ")", "return", "false", ";", "if", "(", "!", "NONJUMP_INSN_P", "(", "next", ")", ")", "return", "false", ";", "set", "=", "single_set", "(", "top", ")", ";", "if", "(", "!", "set", ")", "return", "false", ";", "set", "=", "single_set", "(", "next", ")", ";", "if", "(", "!", "set", ")", "return", "false", ";", "if", "(", "INSN_PRIORITY_KNOWN", "(", "top", ")", "&&", "INSN_PRIORITY_KNOWN", "(", "next", ")", ")", "{", "if", "(", "INSN_PRIORITY", "(", "top", ")", "!=", "INSN_PRIORITY", "(", "next", ")", ")", "return", "false", ";", "FOR_EACH_DEP", "(", "top", ",", "SD_LIST_RES_BACK", ",", "sd_it", ",", "dep", ")", "{", "rtx", "pro", ";", "pro", "=", "DEP_PRO", "(", "dep", ")", ";", "if", "(", "!", "NONDEBUG_INSN_P", "(", "pro", ")", ")", "continue", ";", "if", "(", "INSN_TICK", "(", "pro", ")", ">", "clock1", ")", "clock1", "=", "INSN_TICK", "(", "pro", ")", ";", "}", "FOR_EACH_DEP", "(", "next", ",", "SD_LIST_RES_BACK", ",", "sd_it", ",", "dep", ")", "{", "rtx", "pro", ";", "pro", "=", "DEP_PRO", "(", "dep", ")", ";", "if", "(", "!", "NONDEBUG_INSN_P", "(", "pro", ")", ")", "continue", ";", "if", "(", "INSN_TICK", "(", "pro", ")", ">", "clock2", ")", "clock2", "=", "INSN_TICK", "(", "pro", ")", ";", "}", "if", "(", "clock1", "==", "clock2", ")", "{", "enum", "attr_memory", "memory1", ",", "memory2", ";", "memory1", "=", "get_attr_memory", "(", "top", ")", ";", "memory2", "=", "get_attr_memory", "(", "next", ")", ";", "if", "(", "memory2", "==", "MEMORY_LOAD", "&&", "memory1", "!=", "MEMORY_LOAD", ")", "return", "true", ";", "}", "return", "(", "bool", ")", "(", "clock2", "<", "clock1", ")", ";", "}", "return", "false", ";", "}", "</s>" ]	[ "Try", "to", "find", "the", "best", "candidate", "on", "the", "top", "of", "ready", "list", "if", "two", "insns", "have", "the", "same", "priority", "-", "candidate", "is", "best", "if", "its", "dependees", "were", "scheduled", "earlier", ".", "Applied", "for", "Silvermont", "only", ".", "Return", "true", "if", "top", "2", "insns", "must", "be", "interchanged", "." ]	[ "i386", "1", "2", "1", "1" ]	x86-tune-sched-atom	swap_top_of_ready_list	i386	CPU	GCC	19,494	327	1	[]
[ "<s>", "X86TargetMachine", "::", "X86TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "JIT", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "TT", ")", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "getEffectiveRelocModel", "(", "TT", ",", "RM", ")", ",", "getEffectiveCodeModel", "(", "CM", ",", "JIT", ",", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "x86_64", ")", ",", "OL", ")", ",", "TLOF", "(", "createTLOF", "(", "getTargetTriple", "(", ")", ")", ")", "{", "if", "(", "(", "TT", ".", "isOSWindows", "(", ")", "&&", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "x86_64", ")", "\|\|", "TT", ".", "isPS4", "(", ")", "\|\|", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", "this", "->", "Options", ".", "TrapUnreachable", "=", "true", ";", "initAsmInfo", "(", ")", ";", "}", "</s>" ]	[ "Create", "an", "X86", "target", "." ]	[ "X86", "X86", "X86" ]	X86TargetMachine38	X86TargetMachine	X86	CPU	LLVM	19,495	149	1	[]
[ "<s>", "bool", "TeeRISCFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "\|\|", "MFI", "->", "hasVarSizedObjects", "(", ")", "\|\|", "MFI", "->", "isFrameAddressTaken", "(", ")", ";", "}", "</s>" ]	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "TeeRISC", "TeeRISC" ]	TeeRISCFrameLowering	hasFP	TeeRISC	CPU	LLVM	19,496	50	1	[]
[ "<s>", "MachineBasicBlock", "", "SHUXITargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "", "BB", ")", "const", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "", "BB", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "assert", "(", "Opc", "==", "SHUXI", "::", "Select", "&&", "\"Unexpected instr type to insert\"", ")", ";", "const", "BasicBlock", "", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "I", "=", "++", "BB", "->", "getIterator", "(", ")", ";", "MachineBasicBlock", "", "thisMBB", "=", "BB", ";", "MachineFunction", "", "F", "=", "BB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "", "copy0MBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "", "copy1MBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "insert", "(", "I", ",", "copy0MBB", ")", ";", "F", "->", "insert", "(", "I", ",", "copy1MBB", ")", ";", "copy1MBB", "->", "splice", "(", "copy1MBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "copy1MBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "copy0MBB", ")", ";", "BB", "->", "addSuccessor", "(", "copy1MBB", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", ".", "get", "(", "SHUXI", "::", "JCC", ")", ")", ".", "addMBB", "(", "copy1MBB", ")", ".", "addImm", "(", "MI", ".", "getOperand", "(", "3", ")", ".", "getImm", "(", ")", ")", ";", "BB", "=", "copy0MBB", ";", "BB", "->", "addSuccessor", "(", "copy1MBB", ")", ";", "BB", "=", "copy1MBB", ";", "BuildMI", "(", "*", "BB", ",", "BB", "->", "begin", "(", ")", ",", "dl", ",", "TII", ".", "get", "(", "SHUXI", "::", "PHI", ")", ",", "MI", ".", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "2", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "copy0MBB", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "1", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "thisMBB", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "BB", ";", "}", "</s>" ]	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "SHUXI", "SHUXI", "SHUXI::Select", "\"Unexpected instr type to insert\"", "SHUXI::JCC", "3", "SHUXI::PHI", "0", "2", "1" ]	SHUXIISelLowering	EmitInstrWithCustomInserter	SHUXI	CPU	LLVM	19,497	328	1	[]
[ "<s>", "DecodeStatus", "RISCVDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "CS", ")", "const", "{", "uint32_t", "Insn", ";", "DecodeStatus", "Result", ";", "if", "(", "(", "Bytes", "[", "0", "]", "&", "0x3", ")", "==", "0x3", ")", "{", "if", "(", "Bytes", ".", "size", "(", ")", "<", "4", ")", "{", "Size", "=", "0", ";", "return", "MCDisassembler", "::", "Fail", ";", "}", "Insn", "=", "support", "::", "endian", "::", "read32le", "(", "Bytes", ".", "data", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Trying RISCV32 table :\\n\"", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTable32", ",", "MI", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "Size", "=", "4", ";", "}", "else", "{", "if", "(", "Bytes", ".", "size", "(", ")", "<", "2", ")", "{", "Size", "=", "0", ";", "return", "MCDisassembler", "::", "Fail", ";", "}", "Insn", "=", "support", "::", "endian", "::", "read16le", "(", "Bytes", ".", "data", "(", ")", ")", ";", "if", "(", "!", "STI", ".", "getFeatureBits", "(", ")", "[", "RISCV", "::", "Feature64Bit", "]", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Trying RISCV32Only_16 table (16-bit Instruction):\\n\"", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableRISCV32Only_16", ",", "MI", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "2", ";", "return", "Result", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Trying RISCV_C table (16-bit Instruction):\\n\"", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTable16", ",", "MI", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "Size", "=", "2", ";", "}", "return", "Result", ";", "}", "</s>" ]	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "RISCV", "RISCV", "0", "0x3", "0x3", "4", "0", "support::endian", "\"Trying RISCV32 table :\\n\"", "4", "2", "0", "support::endian", "RISCV::Feature64Bit", "\"Trying RISCV32Only_16 table (16-bit Instruction):\\n\"", "RISCV", "2", "\"Trying RISCV_C table (16-bit Instruction):\\n\"", "2" ]	RISCVDisassembler16	getInstruction	RISCV	CPU	LLVM	19,498	247	1	[]
[ "<s>", "void", "aarch64_print_patchable_function_entry", "(", "FILE", "", "file", ",", "unsigned", "HOST_WIDE_INT", "patch_area_size", ",", "bool", "record_p", ")", "{", "if", "(", "cfun", "->", "machine", "->", "label_is_assembled", "&&", "aarch64_bti_enabled", "(", ")", "&&", "!", "cgraph_node", "::", "get", "(", "cfun", "->", "decl", ")", "->", "only_called_directly_p", "(", ")", ")", "{", "rtx_insn", "", "insn", "=", "next_real_nondebug_insn", "(", "get_insns", "(", ")", ")", ";", "if", "(", "insn", "&&", "INSN_P", "(", "insn", ")", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "UNSPEC_VOLATILE", "&&", "XINT", "(", "PATTERN", "(", "insn", ")", ",", "1", ")", "==", "UNSPECV_BTI_C", ")", "delete_insn", "(", "insn", ")", ";", "asm_fprintf", "(", "file", ",", "\"\\thint\\t34 // bti c\\n\"", ")", ";", "}", "default_print_patchable_function_entry", "(", "file", ",", "patch_area_size", ",", "record_p", ")", ";", "}", "</s>" ]	[ "Implement", "PRINT_PATCHABLE_FUNCTION_ENTRY", ".", "Check", "if", "the", "patch", "area", "is", "after", "the", "function", "label", "and", "emit", "a", "BTI", "if", "necessary", "." ]	[ "aarch64", "1", "\"\\thint\\t34 // bti c\\n\"" ]	aarch64	aarch64_print_patchable_function_entry	aarch64	CPU	GCC	19,499	107	1	[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesAll", "(", ")", ";", "if", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", "||", "Subtarget", "->", "isTargetELF", "(", ")", "||", "Subtarget", "->", "isTargetCygMing", "(", ")", ")", "{", "AU", ".", "addRequired", "<", "MachineModuleInfo", ">", "(", ")", ";", "}", "AU", ".", "addRequired", "<", "DwarfWriter", ">", "(", ")", ";", "AsmPrinter", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "X86" ]

X86ATTAsmPrinter

getAnalysisUsage

X86

CPU

LLVM

19,400

63

1

[]

[ "<s>", "int", "VEFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{", "int64_t", "FrameOffset", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "getObjectOffset", "(", "FI", ")", ";", "FrameReg", "=", "VE", "::", "SX11", ";", "return", "FrameOffset", "+", "MF", ".", "getFrameInfo", "(", ")", ".", "getStackSize", "(", ")", ";", "}", "</s>" ]

[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]

[ "VE", "VE", "VE::SX11" ]

VEFrameLowering10

getFrameIndexReference

VE

CPU

LLVM

19,401

53

1

[]

[ "<s>", "static", "void", "nvptx_print_address_operand", "(", "FILE", "*", "file", ",", "rtx", "x", ",", "machine_mode", ")", "{", "rtx", "off", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST", ")", "x", "=", "XEXP", "(", "x", ",", "0", ")", ";", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "PLUS", ":", "off", "=", "XEXP", "(", "x", ",", "1", ")", ";", "output_address", "(", "VOIDmode", ",", "XEXP", "(", "x", ",", "0", ")", ")", ";", "fprintf", "(", "file", ",", "\"+\"", ")", ";", "output_address", "(", "VOIDmode", ",", "off", ")", ";", "break", ";", "case", "SYMBOL_REF", ":", "case", "LABEL_REF", ":", "output_addr_const", "(", "file", ",", "x", ")", ";", "break", ";", "default", ":", "gcc_assert", "(", "GET_CODE", "(", "x", ")", "!=", "MEM", ")", ";", "nvptx_print_operand", "(", "file", ",", "x", ",", "0", ")", ";", "break", ";", "}", "}", "</s>" ]

[ "Subroutine", "of", "nvptx_print_operand", ";", "used", "to", "print", "a", "memory", "reference", "X", "to", "FILE", "." ]

[ "nvptx", "0", "1", "0", "\"+\"", "0" ]

nvptx

nvptx_print_address_operand

nvptx

GPU

GCC

19,402

123

1

[]

[ "<s>", "static", "bool", "frv_legitimate_constant_p", "(", "machine_mode", "mode", ",", "rtx", "x", ")", "{", "if", "(", "TARGET_FDPIC", ")", "return", "LEGITIMATE_PIC_OPERAND_P", "(", "x", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "!=", "CONST_DOUBLE", ")", "return", "TRUE", ";", "if", "(", "GET_MODE", "(", "x", ")", "==", "VOIDmode", "||", "mode", "==", "DImode", ")", "return", "TRUE", ";", "if", "(", "x", "==", "CONST0_RTX", "(", "mode", ")", ")", "return", "TRUE", ";", "if", "(", "!", "TARGET_HAS_FPRS", ")", "return", "TRUE", ";", "if", "(", "mode", "==", "DFmode", "&&", "!", "TARGET_DOUBLE", ")", "return", "TRUE", ";", "return", "FALSE", ";", "}", "</s>" ]

[ "A", "C", "expression", "that", "is", "nonzero", "if", "X", "is", "a", "legitimate", "constant", "for", "an", "immediate", "operand", "on", "the", "target", "machine", ".", "You", "can", "assume", "that", "X", "satisfies", "`", "CONSTANT_P", "'", ",", "so", "you", "need", "not", "check", "this", ".", "In", "fact", ",", "`", "1", "'", "is", "a", "suitable", "definition", "for", "this", "macro", "on", "machines", "where", "anything", "`", "CONSTANT_P", "'", "is", "valid", "." ]

[ "frv" ]

frv

frv_legitimate_constant_p

frv

VLIW

GCC

19,403

85

1

[]

[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "PPCTargetLowering", "::", "shouldExpandAtomicCmpXchgInIR", "(", "AtomicCmpXchgInst", "*", "AI", ")", "const", "{", "unsigned", "Size", "=", "AI", "->", "getNewValOperand", "(", ")", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "shouldInlineQuadwordAtomics", "(", ")", "&&", "Size", "==", "128", ")", "return", "AtomicExpansionKind", "::", "MaskedIntrinsic", ";", "return", "TargetLowering", "::", "shouldExpandAtomicCmpXchgInIR", "(", "AI", ")", ";", "}", "</s>" ]

[ "Returns", "how", "the", "given", "atomic", "cmpxchg", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "." ]

[ "PowerPC", "PPC", "128" ]

PPCISelLowering83

shouldExpandAtomicCmpXchgInIR

PowerPC

CPU

LLVM

19,404

54

1

[]

[ "<s>", "void", "MipsFrameInfo", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "prior", "(", "MBB", ".", "end", "(", ")", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MipsFunctionInfo", "*", "MipsFI", "=", "MF", ".", "getInfo", "<", "MipsFunctionInfo", ">", "(", ")", ";", "const", "MipsInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "MipsInstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "int", "NumBytes", "=", "(", "int", ")", "MFI", "->", "getStackSize", "(", ")", ";", "int", "FPOffset", "=", "MipsFI", "->", "getFPStackOffset", "(", ")", ";", "int", "RAOffset", "=", "MipsFI", "->", "getRAStackOffset", "(", ")", ";", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Mips", "::", "ADDu", ")", ",", "Mips", "::", "SP", ")", ".", "addReg", "(", "Mips", "::", "FP", ")", ".", "addReg", "(", "Mips", "::", "ZERO", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Mips", "::", "LW", ")", ",", "Mips", "::", "FP", ")", ".", "addImm", "(", "FPOffset", ")", ".", "addReg", "(", "Mips", "::", "SP", ")", ";", "}", "if", "(", "MFI", "->", "adjustsStack", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Mips", "::", "LW", ")", ",", "Mips", "::", "RA", ")", ".", "addImm", "(", "RAOffset", ")", ".", "addReg", "(", "Mips", "::", "SP", ")", ";", "}", "if", "(", "NumBytes", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Mips", "::", "ADDiu", ")", ",", "Mips", "::", "SP", ")", ".", "addReg", "(", "Mips", "::", "SP", ")", ".", "addImm", "(", "NumBytes", ")", ";", "}", "}", "</s>" ]

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips::ADDu", "Mips::SP", "Mips::FP", "Mips::ZERO", "Mips::LW", "Mips::FP", "Mips::SP", "Mips::LW", "Mips::RA", "Mips::SP", "Mips::ADDiu", "Mips::SP", "Mips::SP" ]

MipsFrameInfo

emitEpilogue

Mips

CPU

LLVM

19,405

279

1

[]

[ "<s>", "unsigned", "R600MCCodeEmitter", "::", "getHWRegChan", "(", "unsigned", "reg", ")", "const", "{", "return", "MRI", ".", "getEncodingValue", "(", "reg", ")", ">>", "HW_CHAN_SHIFT", ";", "}", "</s>" ]

[ "get", "the", "HW", "encoding", "for", "a", "register", "'s", "channel", "." ]

[ "AMDGPU", "R600" ]

R600MCCodeEmitter19

getHWRegChan

AMDGPU

GPU

LLVM

19,406

21

1

[]

[ "<s>", "int", "alpha_split_conditional_move", "(", "enum", "rtx_code", "code", ",", "rtx", "dest", ",", "rtx", "cond", ",", "rtx", "t_rtx", ",", "rtx", "f_rtx", ")", "{", "HOST_WIDE_INT", "t", ",", "f", ",", "diff", ";", "machine_mode", "mode", ";", "rtx", "target", ",", "subtarget", ",", "tmp", ";", "mode", "=", "GET_MODE", "(", "dest", ")", ";", "t", "=", "INTVAL", "(", "t_rtx", ")", ";", "f", "=", "INTVAL", "(", "f_rtx", ")", ";", "diff", "=", "t", "-", "f", ";", "if", "(", "(", "(", "code", "==", "NE", "||", "code", "==", "EQ", ")", "&&", "diff", "<", "0", ")", "||", "(", "code", "==", "GE", "||", "code", "==", "GT", ")", ")", "{", "code", "=", "reverse_condition", "(", "code", ")", ";", "diff", "=", "t", ",", "t", "=", "f", ",", "f", "=", "diff", ";", "diff", "=", "t", "-", "f", ";", "}", "subtarget", "=", "target", "=", "dest", ";", "if", "(", "mode", "!=", "DImode", ")", "{", "target", "=", "gen_lowpart", "(", "DImode", ",", "dest", ")", ";", "if", "(", "can_create_pseudo_p", "(", ")", ")", "subtarget", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "else", "subtarget", "=", "target", ";", "}", "if", "(", "f", "==", "0", "&&", "exact_log2", "(", "diff", ")", ">", "0", "&&", "(", "diff", "<=", "8", "||", "alpha_tune", "==", "PROCESSOR_EV6", ")", ")", "{", "tmp", "=", "gen_rtx_fmt_ee", "(", "code", ",", "DImode", ",", "cond", ",", "const0_rtx", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "copy_rtx", "(", "subtarget", ")", ",", "tmp", ")", ")", ";", "tmp", "=", "gen_rtx_ASHIFT", "(", "DImode", ",", "copy_rtx", "(", "subtarget", ")", ",", "GEN_INT", "(", "exact_log2", "(", "t", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "target", ",", "tmp", ")", ")", ";", "}", "else", "if", "(", "f", "==", "0", "&&", "t", "==", "-", "1", ")", "{", "tmp", "=", "gen_rtx_fmt_ee", "(", "code", ",", "DImode", ",", "cond", ",", "const0_rtx", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "copy_rtx", "(", "subtarget", ")", ",", "tmp", ")", ")", ";", "emit_insn", "(", "gen_negdi2", "(", "target", ",", "copy_rtx", "(", "subtarget", ")", ")", ")", ";", "}", "else", "if", "(", "diff", "==", "1", "||", "diff", "==", "4", "||", "diff", "==", "8", ")", "{", "rtx", "add_op", ";", "tmp", "=", "gen_rtx_fmt_ee", "(", "code", ",", "DImode", ",", "cond", ",", "const0_rtx", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "copy_rtx", "(", "subtarget", ")", ",", "tmp", ")", ")", ";", "if", "(", "diff", "==", "1", ")", "emit_insn", "(", "gen_adddi3", "(", "target", ",", "copy_rtx", "(", "subtarget", ")", ",", "GEN_INT", "(", "f", ")", ")", ")", ";", "else", "{", "add_op", "=", "GEN_INT", "(", "f", ")", ";", "if", "(", "sext_add_operand", "(", "add_op", ",", "mode", ")", ")", "{", "tmp", "=", "gen_rtx_MULT", "(", "DImode", ",", "copy_rtx", "(", "subtarget", ")", ",", "GEN_INT", "(", "diff", ")", ")", ";", "tmp", "=", "gen_rtx_PLUS", "(", "DImode", ",", "tmp", ",", "add_op", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "target", ",", "tmp", ")", ")", ";", "}", "else", "return", "0", ";", "}", "}", "else", "return", "0", ";", "return", "1", ";", "}", "</s>" ]

[ "Simplify", "a", "conditional", "move", "of", "two", "constants", "into", "a", "setcc", "with", "arithmetic", ".", "This", "is", "done", "with", "a", "splitter", "since", "combine", "would", "just", "undo", "the", "work", "if", "done", "during", "code", "generation", ".", "It", "also", "catches", "cases", "we", "would", "n't", "have", "before", "cse", "." ]

[ "alpha", "0", "0", "0", "8", "0", "1", "1", "4", "8", "1", "0", "0", "1" ]

alpha4

alpha_split_conditional_move

alpha

MPU

GCC

19,407

445

1

[]

[ "<s>", "void", "X86PassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "new", "X86ExecutionDomainFix", "(", ")", ")", ";", "addPass", "(", "createBreakFalseDeps", "(", ")", ")", ";", "}", "addPass", "(", "createShadowCallStackPass", "(", ")", ")", ";", "addPass", "(", "createX86IndirectBranchTrackingPass", "(", ")", ")", ";", "if", "(", "UseVZeroUpper", ")", "addPass", "(", "createX86IssueVZeroUpperPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createX86FixupBWInsts", "(", ")", ")", ";", "addPass", "(", "createX86PadShortFunctions", "(", ")", ")", ";", "addPass", "(", "createX86FixupLEAs", "(", ")", ")", ";", "addPass", "(", "createX86EvexToVexInsts", "(", ")", ")", ";", "}", "addPass", "(", "createX86DiscriminateMemOpsPass", "(", ")", ")", ";", "addPass", "(", "createX86InsertPrefetchPass", "(", ")", ")", ";", "}", "</s>" ]

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86" ]

X86TargetMachine102

addPreEmitPass

X86

CPU

LLVM

19,408

114

1

[]

[ "<s>", "void", "WebAssemblyExceptionInfo", "::", "releaseMemory", "(", ")", "{", "BBMap", ".", "clear", "(", ")", ";", "TopLevelExceptions", ".", "clear", "(", ")", ";", "}", "</s>" ]

[ "releaseMemory", "(", ")", "-", "This", "member", "can", "be", "implemented", "by", "a", "pass", "if", "it", "wants", "to", "be", "able", "to", "release", "its", "memory", "when", "it", "is", "no", "longer", "needed", "." ]

[ "WebAssembly", "WebAssembly" ]

WebAssemblyExceptionInfo4

releaseMemory

WebAssembly

Virtual ISA

LLVM

19,409

20

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "isProfitableToIfCvt", "(", "MachineBasicBlock", "&", "TMBB", ",", "unsigned", "TCycles", ",", "unsigned", "TExtra", ",", "MachineBasicBlock", "&", "FMBB", ",", "unsigned", "FCycles", ",", "unsigned", "FExtra", ",", "const", "BranchProbability", "&", "Probability", ")", "const", "{", "if", "(", "!", "TCycles", "||", "!", "FCycles", ")", "return", "false", ";", "unsigned", "TUnpredCost", "=", "Probability", ".", "scale", "(", "TCycles", ")", ";", "unsigned", "FUnpredCost", "=", "Probability", ".", "getCompl", "(", ")", ".", "scale", "(", "FCycles", ")", ";", "unsigned", "UnpredCost", "=", "TUnpredCost", "+", "FUnpredCost", ";", "UnpredCost", "+=", "1", ";", "UnpredCost", "+=", "Subtarget", ".", "getMispredictionPenalty", "(", ")", "/", "10", ";", "return", "(", "TCycles", "+", "FCycles", "+", "TExtra", "+", "FExtra", ")", "<=", "UnpredCost", ";", "}", "</s>" ]

[ "Second", "variant", "of", "isProfitableToIfCvt", "." ]

[ "ARM", "ARM", "1", "10" ]

ARMBaseInstrInfo105

isProfitableToIfCvt

ARM

CPU

LLVM

19,410

102

1

[]

[ "<s>", "static", "bool", "avr_move_fixed_operands", "(", "rtx", "*", "op", ",", "rtx", "*", "hreg", ",", "unsigned", "mask", ")", "{", "for", "(", ";", "mask", ";", "mask", ">>=", "1", ",", "op", "++", ",", "hreg", "++", ")", "if", "(", "(", "mask", "&", "1", ")", "&&", "*", "hreg", ")", "emit_move_insn", "(", "*", "hreg", ",", "*", "op", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "Helper", "for", "the", "function", "below", ":", "If", "bit", "n", "of", "MASK", "is", "set", "and", "HREG", "[", "n", "]", "!", "=", "NULL", ",", "then", "emit", "a", "move", "insn", "to", "copy", "OP", "[", "n", "]", "to", "HREG", "[", "n", "]", ".", "Otherwise", "do", "nothing", "for", "that", "n.", "Return", "TRUE", "." ]

[ "avr", "1", "1" ]

avr

avr_move_fixed_operands

avr

MPU

GCC

19,411

55

1

[]

[ "<s>", "static", "void", "recombine_lvx_pattern", "(", "rtx_insn", "*", "insn", ",", "del_info", "*", "to_delete", ")", "{", "rtx", "body", "=", "PATTERN", "(", "insn", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "body", ")", "==", "SET", "&&", "GET_CODE", "(", "SET_SRC", "(", "body", ")", ")", "==", "VEC_SELECT", "&&", "GET_CODE", "(", "XEXP", "(", "SET_SRC", "(", "body", ")", ",", "0", ")", ")", "==", "MEM", ")", ";", "rtx", "mem", "=", "XEXP", "(", "SET_SRC", "(", "body", ")", ",", "0", ")", ";", "rtx", "base_reg", "=", "XEXP", "(", "mem", ",", "0", ")", ";", "rtx_insn", "*", "and_insn", ";", "rtx", "and_operation", "=", "find_alignment_op", "(", "insn", ",", "base_reg", ",", "&", "and_insn", ")", ";", "if", "(", "and_operation", "!=", "0", ")", "{", "df_ref", "def", ";", "struct", "df_insn_info", "*", "insn_info", "=", "DF_INSN_INFO_GET", "(", "insn", ")", ";", "FOR_EACH_INSN_INFO_DEF", "(", "def", ",", "insn_info", ")", "{", "struct", "df_link", "*", "link", "=", "DF_REF_CHAIN", "(", "def", ")", ";", "if", "(", "!", "link", "||", "link", "->", "next", ")", "break", ";", "rtx_insn", "*", "swap_insn", "=", "DF_REF_INSN", "(", "link", "->", "ref", ")", ";", "if", "(", "!", "insn_is_swap_p", "(", "swap_insn", ")", "||", "insn_is_load_p", "(", "swap_insn", ")", "||", "insn_is_store_p", "(", "swap_insn", ")", ")", "break", ";", "to_delete", "[", "INSN_UID", "(", "swap_insn", ")", "]", ".", "replace", "=", "true", ";", "to_delete", "[", "INSN_UID", "(", "swap_insn", ")", "]", ".", "replace_insn", "=", "swap_insn", ";", "rtx", "and_base", "=", "XEXP", "(", "and_operation", ",", "0", ")", ";", "rtx", "new_reg", "=", "gen_reg_rtx", "(", "GET_MODE", "(", "and_base", ")", ")", ";", "rtx", "copy", "=", "gen_rtx_SET", "(", "new_reg", ",", "and_base", ")", ";", "rtx_insn", "*", "new_insn", "=", "emit_insn_after", "(", "copy", ",", "and_insn", ")", ";", "set_block_for_insn", "(", "new_insn", ",", "BLOCK_FOR_INSN", "(", "and_insn", ")", ")", ";", "df_insn_rescan", "(", "new_insn", ")", ";", "XEXP", "(", "mem", ",", "0", ")", "=", "gen_rtx_AND", "(", "GET_MODE", "(", "and_base", ")", ",", "new_reg", ",", "XEXP", "(", "and_operation", ",", "1", ")", ")", ";", "SET_SRC", "(", "body", ")", "=", "mem", ";", "INSN_CODE", "(", "insn", ")", "=", "-", "1", ";", "df_insn_rescan", "(", "insn", ")", ";", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "\"lvx opportunity found at %d\\n\"", ",", "INSN_UID", "(", "insn", ")", ")", ";", "}", "}", "}", "</s>" ]

[ "If", "INSN", "is", "the", "load", "for", "an", "lvx", "pattern", ",", "put", "it", "in", "canonical", "form", "." ]

[ "rs6000", "0", "0", "0", "0", "0", "0", "1", "1", "\"lvx opportunity found at %d\\n\"" ]

rs6000-p8swap2

recombine_lvx_pattern

rs6000

CPU

GCC

19,412

319

1

[]

[ "<s>", "static", "void", "arc_finalize_pic", "(", "void", ")", "{", "rtx", "pat", ";", "rtx", "baseptr_rtx", "=", "gen_rtx_REG", "(", "Pmode", ",", "PIC_OFFSET_TABLE_REGNUM", ")", ";", "if", "(", "crtl", "->", "uses_pic_offset_table", "==", "0", ")", "return", ";", "gcc_assert", "(", "flag_pic", "!=", "0", ")", ";", "pat", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "\"_DYNAMIC\"", ")", ";", "pat", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "1", ",", "pat", ")", ",", "ARC_UNSPEC_GOT", ")", ";", "pat", "=", "gen_rtx_CONST", "(", "Pmode", ",", "pat", ")", ";", "pat", "=", "gen_rtx_SET", "(", "baseptr_rtx", ",", "pat", ")", ";", "emit_insn", "(", "pat", ")", ";", "}", "</s>" ]

[ "If", "the", "function", "has", "any", "GOTOFF", "relocations", ",", "then", "the", "GOTBASE", "register", "has", "to", "be", "setup", "in", "the", "prologue", "The", "instruction", "needed", "at", "the", "function", "start", "for", "setting", "up", "the", "GOTBASE", "register", "is", "add", "rdest", ",", "pc", ",", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "The", "rtl", "to", "be", "emitted", "for", "this", "should", "be", ":", "set", "(", "reg", "basereg", ")", "(", "plus", "(", "reg", "pc", ")", "(", "const", "(", "unspec", "(", "symref", "_DYNAMIC", ")", "3", ")", ")", ")", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--" ]

[ "arc", "0", "0", "\"_DYNAMIC\"", "1" ]

arc5

arc_finalize_pic

arc

MPU

GCC

19,413

86

1

[]

[ "<s>", "unsigned", "getMaxNumElements", "(", "ElementCount", "VF", ",", "const", "Function", "*", "F", "=", "nullptr", ")", "const", "{", "if", "(", "!", "VF", ".", "isScalable", "(", ")", ")", "return", "VF", ".", "getFixedValue", "(", ")", ";", "unsigned", "MaxNumVScale", "=", "16", ";", "if", "(", "F", "&&", "F", "->", "hasFnAttribute", "(", "Attribute", "::", "VScaleRange", ")", ")", "{", "unsigned", "VScaleMax", "=", "F", "->", "getFnAttribute", "(", "Attribute", "::", "VScaleRange", ")", ".", "getVScaleRangeArgs", "(", ")", ".", "second", ";", "if", "(", "VScaleMax", ">", "0", ")", "MaxNumVScale", "=", "VScaleMax", ";", "}", "return", "MaxNumVScale", "*", "VF", ".", "getKnownMinValue", "(", ")", ";", "}", "</s>" ]

[ "Try", "to", "return", "an", "estimate", "cost", "factor", "that", "can", "be", "used", "as", "a", "multiplier", "when", "scalarizing", "an", "operation", "for", "a", "vector", "with", "ElementCount", "VF", "." ]

[ "AArch64", "16", "0" ]

AArch64TargetTransformInfo16

getMaxNumElements

AArch64

CPU

LLVM

19,414

89

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachinePostDominatorTree", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineLoopInfo", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "TGSI" ]

TGSICFGStructurizer

getAnalysisUsage

TGSI

Virtual ISA

LLVM

19,415

45

1

[]

[ "<s>", "bool", "sh_vector_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_FPU_ANY", "&&", "(", "(", "mode", "==", "V2SFmode", ")", "||", "(", "mode", "==", "V4SFmode", ")", "||", "(", "mode", "==", "V16SFmode", ")", ")", ")", "return", "true", ";", "else", "if", "(", "TARGET_SHMEDIA", "&&", "(", "(", "mode", "==", "V8QImode", ")", "||", "(", "mode", "==", "V2HImode", ")", "||", "(", "mode", "==", "V4HImode", ")", "||", "(", "mode", "==", "V2SImode", ")", ")", ")", "return", "true", ";", "return", "false", ";", "}", "</s>" ]

[ "Implements", "target", "hook", "vector_mode_supported_p", "." ]

[ "sh" ]

sh4

sh_vector_mode_supported_p

sh

CPU

GCC

19,416

72

1

[]

[ "<s>", "void", "setFlags", "(", "uint16_t", "F", ")", "{", "setAttrs", "(", "NodeAttrs", "::", "set_flags", "(", "getAttrs", "(", ")", ",", "F", ")", ")", ";", "}", "</s>" ]

[ "Set", "the", "IR", "flags", "for", "I", "." ]

[ "Hexagon" ]

RDFGraph

setFlags

Hexagon

DSP

LLVM

19,417

22

1

[]

[ "<s>", "AtomicExpansionKind", "shouldCastAtomicStoreInIR", "(", "StoreInst", "*", "SI", ")", "const", "override", "{", "return", "AtomicExpansionKind", "::", "None", ";", "}", "</s>" ]

[ "Returns", "how", "the", "given", "(", "atomic", ")", "store", "should", "be", "cast", "by", "the", "IR-level", "AtomicExpand", "pass", "into", "." ]

[ "NVPTX" ]

NVPTXISelLowering21

shouldCastAtomicStoreInIR

NVPTX

GPU

LLVM

19,418

16

1

[]

[ "<s>", "static", "HOST_WIDE_INT", "loongarch_first_stack_step", "(", "struct", "loongarch_frame_info", "*", "frame", ")", "{", "HOST_WIDE_INT", "min_first_step", "=", "LARCH_STACK_ALIGN", "(", "frame", "->", "total_size", "-", "frame", "->", "fp_sp_offset", ")", ";", "if", "(", "flag_stack_check", "==", "STATIC_BUILTIN_STACK_CHECK", "||", "(", "flag_stack_clash_protection", "&&", "frame", "->", "total_size", ">", "STACK_CLASH_PROTECTION_GUARD_SIZE", ")", ")", "return", "min_first_step", ";", "if", "(", "IMM12_OPERAND", "(", "frame", "->", "total_size", ")", ")", "return", "frame", "->", "total_size", ";", "HOST_WIDE_INT", "max_first_step", "=", "IMM_REACH", "/", "2", "-", "PREFERRED_STACK_BOUNDARY", "/", "8", ";", "HOST_WIDE_INT", "min_second_step", "=", "frame", "->", "total_size", "-", "max_first_step", ";", "gcc_assert", "(", "min_first_step", "<=", "max_first_step", ")", ";", "if", "(", "!", "IMM12_OPERAND", "(", "min_second_step", ")", "&&", "frame", "->", "total_size", "%", "IMM_REACH", "<", "IMM_REACH", "/", "2", "&&", "frame", "->", "total_size", "%", "IMM_REACH", ">=", "min_first_step", ")", "return", "frame", "->", "total_size", "%", "IMM_REACH", ";", "return", "max_first_step", ";", "}", "</s>" ]

[ "For", "stack", "frames", "that", "ca", "n't", "be", "allocated", "with", "a", "single", "ADDI", "instruction", ",", "compute", "the", "best", "value", "to", "initially", "allocate", ".", "It", "must", "at", "a", "minimum", "allocate", "enough", "space", "to", "spill", "the", "callee-saved", "registers", "." ]

[ "loongarch", "2", "8", "2" ]

loongarch1

loongarch_first_stack_step

loongarch

CPU

GCC

19,419

121

1

[]

[ "<s>", "static", "bool", "alpha_cannot_force_const_mem", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "x", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "x", ")", ";", "return", "code", "==", "SYMBOL_REF", "||", "code", "==", "LABEL_REF", "||", "code", "==", "CONST", ";", "}", "</s>" ]

[ "Primarily", "this", "is", "required", "for", "TLS", "symbols", ",", "but", "given", "that", "our", "move", "patterns", "*", "ought", "*", "to", "be", "able", "to", "handle", "any", "symbol", "at", "any", "time", ",", "we", "should", "never", "be", "spilling", "symbolic", "operands", "to", "the", "constant", "pool", ",", "ever", "." ]

[ "alpha" ]

alpha

alpha_cannot_force_const_mem

alpha

MPU

GCC

19,420

35

1

[]

[ "<s>", "bool", "VEInstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "VECC", "::", "CondCode", "CC", "=", "static_cast", "<", "VECC", "::", "CondCode", ">", "(", "Cond", "[", "0", "]", ".", "getImm", "(", ")", ")", ";", "Cond", "[", "0", "]", ".", "setImm", "(", "GetOppositeBranchCondition", "(", "CC", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]

[ "VE", "VE", "VECC::CondCode", "VECC::CondCode", "0", "0" ]

VEInstrInfo

reverseBranchCondition

VE

CPU

LLVM

19,421

53

1

[]

[ "<s>", "void", "SparcAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "TargetOpcode", "::", "DBG_VALUE", ":", "return", ";", "case", "SP", "::", "GETPCX", ":", "LowerGETPCXAndEmitMCInsts", "(", "MI", ",", "getSubtargetInfo", "(", ")", ")", ";", "return", ";", "}", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "MI", ";", "MachineBasicBlock", "::", "const_instr_iterator", "E", "=", "MI", "->", "getParent", "(", ")", "->", "instr_end", "(", ")", ";", "do", "{", "MCInst", "TmpInst", ";", "LowerSparcMachineInstrToMCInst", "(", "I", ",", "TmpInst", ",", "*", "this", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "TmpInst", ")", ";", "}", "while", "(", "(", "++", "I", "!=", "E", ")", "&&", "I", "->", "isInsideBundle", "(", ")", ")", ";", "}", "</s>" ]

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "Sparc", "Sparc", "SP::GETPCX", "Sparc" ]

SparcAsmPrinter

EmitInstruction

Sparc

CPU

LLVM

19,422

111

1

[]

[ "<s>", "bool", "M68kAsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "const", "{", "if", "(", "Count", "%", "2", "!=", "0", ")", "return", "false", ";", "uint64_t", "NumNops", "=", "Count", "/", "2", ";", "for", "(", "uint64_t", "i", "=", "0", ";", "i", "!=", "NumNops", ";", "++", "i", ")", "{", "OS", "<<", "\"\\x4E\\x71\"", ";", "}", "return", "true", ";", "}", "</s>" ]

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "M68k", "M68k", "2", "0", "2", "0", "\"\\x4E\\x71\"" ]

M68kAsmBackend

writeNopData

M68k

MPU

LLVM

19,423

61

1

[]

[ "<s>", "static", "int", "ia64_function_arg_words", "(", "const_tree", "type", ",", "machine_mode", "mode", ")", "{", "int", "words", ";", "if", "(", "mode", "==", "BLKmode", ")", "words", "=", "int_size_in_bytes", "(", "type", ")", ";", "else", "words", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "return", "(", "words", "+", "UNITS_PER_WORD", "-", "1", ")", "/", "UNITS_PER_WORD", ";", "}", "</s>" ]

[ "Return", "the", "number", "of", "words", "required", "to", "hold", "a", "quantity", "of", "TYPE", "and", "MODE", "when", "passed", "as", "an", "argument", "." ]

[ "ia64", "1" ]

ia64

ia64_function_arg_words

ia64

CPU

GCC

19,424

47

1

[]

[ "<s>", "unsigned", "AArch64RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "AArch64", "::", "FP", ":", "AArch64", "::", "SP", ";", "}", "</s>" ]

[ "Debug", "information", "queries", "." ]

[ "AArch64", "AArch64", "AArch64::FP", "AArch64::SP" ]

AArch64RegisterInfo1

getFrameRegister

AArch64

CPU

LLVM

19,425

44

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "ForCodeSize", "=", "MF", ".", "getFunction", "(", ")", ".", "hasOptSize", "(", ")", ";", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ";", "return", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";", "}", "</s>" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AArch64", "AArch64" ]

AArch64ISelDAGToDAG16

runOnMachineFunction

AArch64

CPU

LLVM

19,426

42

1

[]

[ "<s>", "void", "aarch64_expand_vec_perm", "(", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ",", "rtx", "sel", ",", "unsigned", "int", "nelt", ")", "{", "machine_mode", "vmode", "=", "GET_MODE", "(", "target", ")", ";", "bool", "one_vector_p", "=", "rtx_equal_p", "(", "op0", ",", "op1", ")", ";", "rtx", "mask", ";", "mask", "=", "aarch64_simd_gen_const_vector_dup", "(", "vmode", ",", "one_vector_p", "?", "nelt", "-", "1", ":", "2", "*", "nelt", "-", "1", ")", ";", "sel", "=", "expand_simple_binop", "(", "vmode", ",", "AND", ",", "sel", ",", "mask", ",", "NULL", ",", "0", ",", "OPTAB_LIB_WIDEN", ")", ";", "if", "(", "BYTES_BIG_ENDIAN", ")", "{", "if", "(", "!", "one_vector_p", ")", "mask", "=", "aarch64_simd_gen_const_vector_dup", "(", "vmode", ",", "nelt", "-", "1", ")", ";", "sel", "=", "expand_simple_binop", "(", "vmode", ",", "XOR", ",", "sel", ",", "mask", ",", "NULL", ",", "0", ",", "OPTAB_LIB_WIDEN", ")", ";", "}", "aarch64_expand_vec_perm_1", "(", "target", ",", "op0", ",", "op1", ",", "sel", ")", ";", "}", "</s>" ]

[ "Expand", "a", "vec_perm", "with", "the", "operands", "given", "by", "TARGET", ",", "OP0", ",", "OP1", "and", "SEL", ".", "NELT", "is", "the", "number", "of", "elements", "in", "the", "vector", "." ]

[ "aarch64", "1", "2", "1", "0", "1", "0" ]

aarch64

aarch64_expand_vec_perm

aarch64

CPU

GCC

19,427

132

1

[]

[ "<s>", "static", "rtx", "ia64_function_arg", "(", "cumulative_args_t", "cum", ",", "const", "function_arg_info", "&", "arg", ")", "{", "return", "ia64_function_arg_1", "(", "cum", ",", "arg", ",", "false", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_FUNCION_ARG", "target", "hook", "." ]

[ "ia64" ]

ia64

ia64_function_arg

ia64

CPU

GCC

19,428

24

1

[]

[ "<s>", "SDValue", "XCoreTargetLowering", "::", "LowerCall", "(", "SDValue", "Chain", ",", "SDValue", "Callee", ",", "unsigned", "CallConv", ",", "bool", "isVarArg", ",", "bool", "isTailCall", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "DebugLoc", "dl", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "{", "switch", "(", "CallConv", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unsupported calling convention\"", ")", ";", "case", "CallingConv", "::", "Fast", ":", "case", "CallingConv", "::", "C", ":", "return", "LowerCCCCallTo", "(", "Chain", ",", "Callee", ",", "CallConv", ",", "isVarArg", ",", "isTailCall", ",", "Outs", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ")", ";", "}", "}", "</s>" ]

[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]

[ "XCore", "XCore", "ISD::OutputArg", "ISD::InputArg", "\"Unsupported calling convention\"" ]

XCoreISelLowering59

LowerCall

XCore

MPU

LLVM

19,429

103

1

[]

[ "<s>", "int", "same_cmp_preceding_p", "(", "rtx_insn", "*", "i3", ")", "{", "rtx_insn", "*", "i1", ",", "*", "i2", ";", "i2", "=", "prev_nonnote_insn", "(", "i3", ")", ";", "if", "(", "i2", "==", "NULL", ")", "return", "0", ";", "i1", "=", "prev_nonnote_insn", "(", "i2", ")", ";", "if", "(", "i1", "==", "NULL", ")", "return", "0", ";", "return", "(", "INSN_P", "(", "i1", ")", "&&", "rtx_equal_p", "(", "PATTERN", "(", "i1", ")", ",", "PATTERN", "(", "i3", ")", ")", "&&", "any_condjump_p", "(", "i2", ")", "&&", "onlyjump_p", "(", "i2", ")", ")", ";", "}", "</s>" ]

[ "Return", "nonzero", "if", "we", "have", "the", "same", "comparison", "insn", "as", "I3", "two", "insns", "before", "I3", ".", "I3", "is", "assumed", "to", "be", "a", "comparison", "insn", "." ]

[ "h8300", "0", "0" ]

h8300

same_cmp_preceding_p

h8300

MPU

GCC

19,430

79

1

[]

[ "<s>", "unsigned", "getFramePred", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "assert", "(", "isFrameInstr", "(", "MI", ")", ")", ";", "return", "MI", ".", "getOperand", "(", "3", ")", ".", "getReg", "(", ")", ";", "}", "</s>" ]

[ "Returns", "predicate", "register", "associated", "with", "the", "given", "frame", "instruction", "." ]

[ "ARM", "3" ]

ARMBaseInstrInfo (2)2

getFramePred

ARM

CPU

LLVM

19,431

31

1

[]

[ "<s>", "static", "void", "aarch64_save_callee_saves", "(", "machine_mode", "mode", ",", "poly_int64", "start_offset", ",", "unsigned", "start", ",", "unsigned", "limit", ",", "bool", "skip_wb", ")", "{", "rtx_insn", "*", "insn", ";", "unsigned", "regno", ";", "unsigned", "regno2", ";", "for", "(", "regno", "=", "aarch64_next_callee_save", "(", "start", ",", "limit", ")", ";", "regno", "<=", "limit", ";", "regno", "=", "aarch64_next_callee_save", "(", "regno", "+", "1", ",", "limit", ")", ")", "{", "rtx", "reg", ",", "mem", ";", "poly_int64", "offset", ";", "int", "offset_diff", ";", "if", "(", "skip_wb", "&&", "(", "regno", "==", "cfun", "->", "machine", "->", "frame", ".", "wb_candidate1", "||", "regno", "==", "cfun", "->", "machine", "->", "frame", ".", "wb_candidate2", ")", ")", "continue", ";", "if", "(", "cfun", "->", "machine", "->", "reg_is_wrapped_separately", "[", "regno", "]", ")", "continue", ";", "reg", "=", "gen_rtx_REG", "(", "mode", ",", "regno", ")", ";", "offset", "=", "start_offset", "+", "cfun", "->", "machine", "->", "frame", ".", "reg_offset", "[", "regno", "]", ";", "mem", "=", "gen_frame_mem", "(", "mode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", ")", ")", ";", "regno2", "=", "aarch64_next_callee_save", "(", "regno", "+", "1", ",", "limit", ")", ";", "offset_diff", "=", "cfun", "->", "machine", "->", "frame", ".", "reg_offset", "[", "regno2", "]", "-", "cfun", "->", "machine", "->", "frame", ".", "reg_offset", "[", "regno", "]", ";", "if", "(", "regno2", "<=", "limit", "&&", "!", "cfun", "->", "machine", "->", "reg_is_wrapped_separately", "[", "regno2", "]", "&&", "known_eq", "(", "GET_MODE_SIZE", "(", "mode", ")", ",", "offset_diff", ")", ")", "{", "rtx", "reg2", "=", "gen_rtx_REG", "(", "mode", ",", "regno2", ")", ";", "rtx", "mem2", ";", "offset", "=", "start_offset", "+", "cfun", "->", "machine", "->", "frame", ".", "reg_offset", "[", "regno2", "]", ";", "mem2", "=", "gen_frame_mem", "(", "mode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", ")", ")", ";", "insn", "=", "emit_insn", "(", "aarch64_gen_store_pair", "(", "mode", ",", "mem", ",", "reg", ",", "mem2", ",", "reg2", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "XVECEXP", "(", "PATTERN", "(", "insn", ")", ",", "0", ",", "1", ")", ")", "=", "1", ";", "regno", "=", "regno2", ";", "}", "else", "insn", "=", "emit_move_insn", "(", "mem", ",", "reg", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "1", ";", "}", "}", "</s>" ]

[ "Emit", "code", "to", "save", "the", "callee-saved", "registers", "from", "register", "number", "START", "to", "LIMIT", "to", "the", "stack", "at", "the", "location", "starting", "at", "offset", "START_OFFSET", ",", "skipping", "any", "write-back", "candidates", "if", "SKIP_WB", "is", "true", "." ]

[ "aarch64", "1", "1", "0", "1", "1", "1" ]

aarch646

aarch64_save_callee_saves

aarch64

CPU

GCC

19,432

314

1

[]

[ "<s>", "SDValue", "MSP430TargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "SHL", ":", "case", "ISD", "::", "SRL", ":", "case", "ISD", "::", "SRA", ":", "return", "LowerShifts", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GlobalAddress", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BlockAddress", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ExternalSymbol", ":", "return", "LowerExternalSymbol", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SETCC", ":", "return", "LowerSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BR_CC", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SELECT_CC", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SIGN_EXTEND", ":", "return", "LowerSIGN_EXTEND", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "RETURNADDR", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FRAMEADDR", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VASTART", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "default", ":", "llvm_unreachable", "(", "\"unimplemented operand\"", ")", ";", "}", "}", "</s>" ]

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "MSP430", "MSP430", "ISD::SHL", "ISD::SRL", "ISD::SRA", "ISD::GlobalAddress", "ISD::BlockAddress", "ISD::ExternalSymbol", "ISD::SETCC", "ISD::BR_CC", "ISD::SELECT_CC", "ISD::SIGN_EXTEND", "ISD::RETURNADDR", "ISD::FRAMEADDR", "ISD::VASTART", "\"unimplemented operand\"" ]

MSP430ISelLowering27

LowerOperation

MSP430

MPU

LLVM

19,433

185

1

[]

[ "<s>", "void", "HexagonDAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "SelectionDAG", "&", "DAG", "=", "*", "CurDAG", ";", "std", "::", "vector", "<", "SDNode", "*", ">", "Nodes", ";", "for", "(", "SDNode", "&", "Node", ":", "DAG", ".", "allnodes", "(", ")", ")", "Nodes", ".", "push_back", "(", "&", "Node", ")", ";", "for", "(", "auto", "I", ":", "Nodes", ")", "{", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "OR", ")", "continue", ";", "auto", "IsZero", "=", "[", "]", "(", "const", "SDValue", "&", "V", ")", "->", "bool", "{", "if", "(", "ConstantSDNode", "*", "SC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "V", ".", "getNode", "(", ")", ")", ")", "return", "SC", "->", "isNullValue", "(", ")", ";", "return", "false", ";", "}", ";", "auto", "IsSelect0", "=", "[", "IsZero", "]", "(", "const", "SDValue", "&", "Op", ")", "->", "bool", "{", "if", "(", "Op", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "SELECT", ")", "return", "false", ";", "return", "IsZero", "(", "Op", ".", "getOperand", "(", "1", ")", ")", "||", "IsZero", "(", "Op", ".", "getOperand", "(", "2", ")", ")", ";", "}", ";", "SDValue", "N0", "=", "I", "->", "getOperand", "(", "0", ")", ",", "N1", "=", "I", "->", "getOperand", "(", "1", ")", ";", "EVT", "VT", "=", "I", "->", "getValueType", "(", "0", ")", ";", "bool", "SelN0", "=", "IsSelect0", "(", "N0", ")", ";", "SDValue", "SOp", "=", "SelN0", "?", "N0", ":", "N1", ";", "SDValue", "VOp", "=", "SelN0", "?", "N1", ":", "N0", ";", "if", "(", "SOp", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SELECT", "&&", "SOp", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "{", "SDValue", "SC", "=", "SOp", ".", "getOperand", "(", "0", ")", ";", "SDValue", "SX", "=", "SOp", ".", "getOperand", "(", "1", ")", ";", "SDValue", "SY", "=", "SOp", ".", "getOperand", "(", "2", ")", ";", "SDLoc", "DLS", "=", "SOp", ";", "if", "(", "IsZero", "(", "SY", ")", ")", "{", "SDValue", "NewOr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "DLS", ",", "VT", ",", "SX", ",", "VOp", ")", ";", "SDValue", "NewSel", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SELECT", ",", "DLS", ",", "VT", ",", "SC", ",", "NewOr", ",", "VOp", ")", ";", "DAG", ".", "ReplaceAllUsesWith", "(", "I", ",", "NewSel", ".", "getNode", "(", ")", ")", ";", "}", "else", "if", "(", "IsZero", "(", "SX", ")", ")", "{", "SDValue", "NewOr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "DLS", ",", "VT", ",", "SY", ",", "VOp", ")", ";", "SDValue", "NewSel", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SELECT", ",", "DLS", ",", "VT", ",", "SC", ",", "VOp", ",", "NewOr", ")", ";", "DAG", ".", "ReplaceAllUsesWith", "(", "I", ",", "NewSel", ".", "getNode", "(", ")", ")", ";", "}", "}", "}", "}", "</s>" ]

[ "PreprocessISelDAG", "-", "This", "hook", "allows", "targets", "to", "hack", "on", "the", "graph", "before", "instruction", "selection", "starts", "." ]

[ "Hexagon", "Hexagon", "ISD::OR", "ISD::SELECT", "1", "2", "0", "1", "0", "ISD::SELECT", "0", "1", "2", "ISD::OR", "ISD::SELECT", "ISD::OR", "ISD::SELECT" ]

HexagonISelDAGToDAG

PreprocessISelDAG

Hexagon

DSP

LLVM

19,434

407

1

[]

[ "<s>", "static", "int", "arm_adjust_cost", "(", "rtx", "insn", ",", "rtx", "link", ",", "rtx", "dep", ",", "int", "cost", ")", "{", "rtx", "i_pat", ",", "d_pat", ";", "if", "(", "arm_tune_xscale", "&&", "REG_NOTE_KIND", "(", "link", ")", "==", "0", "&&", "recog_memoized", "(", "insn", ")", ">=", "0", "&&", "recog_memoized", "(", "dep", ")", ">=", "0", ")", "{", "int", "shift_opnum", "=", "get_attr_shift", "(", "insn", ")", ";", "enum", "attr_type", "attr_type", "=", "get_attr_type", "(", "dep", ")", ";", "if", "(", "shift_opnum", "!=", "0", "&&", "(", "attr_type", "==", "TYPE_ALU_SHIFT", "||", "attr_type", "==", "TYPE_ALU_SHIFT_REG", ")", ")", "{", "rtx", "shifted_operand", ";", "int", "opno", ";", "extract_insn", "(", "insn", ")", ";", "shifted_operand", "=", "recog_data", ".", "operand", "[", "shift_opnum", "]", ";", "extract_insn", "(", "dep", ")", ";", "preprocess_constraints", "(", ")", ";", "for", "(", "opno", "=", "0", ";", "opno", "<", "recog_data", ".", "n_operands", ";", "opno", "++", ")", "{", "if", "(", "recog_data", ".", "operand_type", "[", "opno", "]", "==", "OP_IN", ")", "continue", ";", "if", "(", "reg_overlap_mentioned_p", "(", "recog_data", ".", "operand", "[", "opno", "]", ",", "shifted_operand", ")", ")", "return", "2", ";", "}", "}", "}", "if", "(", "REG_NOTE_KIND", "(", "link", ")", "==", "REG_DEP_ANTI", "||", "REG_NOTE_KIND", "(", "link", ")", "==", "REG_DEP_OUTPUT", ")", "return", "0", ";", "if", "(", "REG_NOTE_KIND", "(", "link", ")", "==", "0", "&&", "GET_CODE", "(", "insn", ")", "==", "CALL_INSN", ")", "return", "1", ";", "if", "(", "(", "i_pat", "=", "single_set", "(", "insn", ")", ")", "!=", "NULL", "&&", "GET_CODE", "(", "SET_SRC", "(", "i_pat", ")", ")", "==", "MEM", "&&", "(", "d_pat", "=", "single_set", "(", "dep", ")", ")", "!=", "NULL", "&&", "GET_CODE", "(", "SET_DEST", "(", "d_pat", ")", ")", "==", "MEM", ")", "{", "rtx", "src_mem", "=", "XEXP", "(", "SET_SRC", "(", "i_pat", ")", ",", "0", ")", ";", "if", "(", "(", "GET_CODE", "(", "src_mem", ")", "==", "SYMBOL_REF", "&&", "CONSTANT_POOL_ADDRESS_P", "(", "src_mem", ")", ")", "||", "reg_mentioned_p", "(", "stack_pointer_rtx", ",", "src_mem", ")", "||", "reg_mentioned_p", "(", "frame_pointer_rtx", ",", "src_mem", ")", "||", "reg_mentioned_p", "(", "hard_frame_pointer_rtx", ",", "src_mem", ")", ")", "return", "1", ";", "}", "return", "cost", ";", "}", "</s>" ]

[ "This", "function", "implements", "the", "target", "macro", "TARGET_SCHED_ADJUST_COST", ".", "It", "corrects", "the", "value", "of", "COST", "based", "on", "the", "relationship", "between", "INSN", "and", "DEP", "through", "the", "dependence", "LINK", ".", "It", "returns", "the", "new", "value", ".", "There", "is", "a", "per-core", "adjust_cost", "hook", "to", "adjust", "scheduler", "costs", "and", "the", "per-core", "hook", "can", "choose", "to", "completely", "override", "the", "generic", "adjust_cost", "function", ".", "Only", "put", "bits", "of", "code", "into", "arm_adjust_cost", "that", "are", "common", "across", "all", "cores", "." ]

[ "arm", "0", "0", "0", "0", "0", "2", "0", "0", "1", "0", "1" ]

arm3

arm_adjust_cost

arm

CPU

GCC

19,435

301

1

[]

[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "if", "(", "Kind", ">=", "FirstTargetFixupKind", ")", "assert", "(", "\"Invalid kind!\"", ")", ";", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "}", "</s>" ]

[ "Get", "information", "on", "a", "fixup", "kind", "." ]

[ "Z80", "\"Invalid kind!\"" ]

Z80AsmBackend

getFixupKindInfo

Z80

MPU

LLVM

19,436

30

1

[]

[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "Return", "information", "about", "object", "file", "lowering", "." ]

[ "TriCore" ]

TriCoreTargetMachine

getObjFileLowering

TriCore

MPU

LLVM

19,437

16

1

[]

[ "<s>", "void", "RISCVInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DstReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Opcode", ";", "if", "(", "RISCV", "::", "GPRRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opcode", "=", "RISCV", "::", "LW", ";", "else", "if", "(", "RISCV", "::", "FPR32RegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opcode", "=", "RISCV", "::", "FLW", ";", "else", "if", "(", "RISCV", "::", "FPR64RegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opcode", "=", "RISCV", "::", "FLD", ";", "else", "llvm_unreachable", "(", "\"Can't load this register from stack slot\"", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "DstReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "0", ")", ";", "}", "</s>" ]

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "RISCV", "RISCV", "RISCV::GPRRegClass", "RISCV::LW", "RISCV::FPR32RegClass", "RISCV::FLW", "RISCV::FPR64RegClass", "RISCV::FLD", "\"Can't load this register from stack slot\"", "0" ]

RISCVInstrInfo15

loadRegFromStackSlot

RISCV

CPU

LLVM

19,438

142

1

[]

[ "<s>", "const", "char", "*", "MipsAsmPrinter", "::", "getCurrentABIString", "(", ")", "const", "{", "switch", "(", "static_cast", "<", "MipsTargetMachine", "&", ">", "(", "TM", ")", ".", "getABI", "(", ")", ".", "GetEnumValue", "(", ")", ")", "{", "case", "MipsABIInfo", "::", "ABI", "::", "O32", ":", "return", "\"abi32\"", ";", "case", "MipsABIInfo", "::", "ABI", "::", "N32", ":", "return", "\"abiN32\"", ";", "case", "MipsABIInfo", "::", "ABI", "::", "N64", ":", "return", "\"abi64\"", ";", "case", "MipsABIInfo", "::", "ABI", "::", "EABI", ":", "return", "\"eabi32\"", ";", "default", ":", "llvm_unreachable", "(", "\"Unknown Mips ABI\"", ")", ";", "}", "}", "</s>" ]

[ "Emit", "Set", "directives", "." ]

[ "Mips", "Mips", "Mips", "Mips", "\"abi32\"", "Mips", "\"abiN32\"", "Mips", "\"abi64\"", "Mips", "\"eabi32\"", "\"Unknown Mips ABI\"" ]

MipsAsmPrinter1

getCurrentABIString

Mips

CPU

LLVM

19,439

79

1

[]

[ "<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "{", "return", "4", ";", "}", "</s>" ]

[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]

[ "X86", "4" ]

X86MCCodeEmitter5

getNumFixupKinds

X86

CPU

LLVM

19,440

10

1

[]

[ "<s>", "static", "int", "ix86_nsaved_regs", "(", "void", ")", "{", "int", "nregs", "=", "0", ";", "int", "regno", ";", "for", "(", "regno", "=", "FIRST_PSEUDO_REGISTER", "-", "1", ";", "regno", ">=", "0", ";", "regno", "--", ")", "if", "(", "ix86_save_reg", "(", "regno", ",", "true", ")", ")", "nregs", "++", ";", "return", "nregs", ";", "}", "</s>" ]

[ "Return", "number", "of", "registers", "to", "be", "saved", "on", "the", "stack", "." ]

[ "i386", "0", "1", "0" ]

i3863

ix86_nsaved_regs

i386

CPU

GCC

19,441

46

1

[]

[ "<s>", "int", "PPCTTIImpl", "::", "getIntImmCost", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "{", "if", "(", "DisablePPCConstHoist", ")", "return", "BaseT", "::", "getIntImmCost", "(", "Opcode", ",", "Idx", ",", "Imm", ",", "Ty", ")", ";", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "unsigned", "BitSize", "=", "Ty", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "BitSize", "==", "0", ")", "return", "~", "0U", ";", "unsigned", "ImmIdx", "=", "~", "0U", ";", "bool", "ShiftedFree", "=", "false", ",", "RunFree", "=", "false", ",", "UnsignedFree", "=", "false", ",", "ZeroFree", "=", "false", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "TTI", "::", "TCC_Free", ";", "case", "Instruction", "::", "GetElementPtr", ":", "if", "(", "Idx", "==", "0", ")", "return", "2", "*", "TTI", "::", "TCC_Basic", ";", "return", "TTI", "::", "TCC_Free", ";", "case", "Instruction", "::", "And", ":", "RunFree", "=", "true", ";", "case", "Instruction", "::", "Add", ":", "case", "Instruction", "::", "Or", ":", "case", "Instruction", "::", "Xor", ":", "ShiftedFree", "=", "true", ";", "case", "Instruction", "::", "Sub", ":", "case", "Instruction", "::", "Mul", ":", "case", "Instruction", "::", "Shl", ":", "case", "Instruction", "::", "LShr", ":", "case", "Instruction", "::", "AShr", ":", "ImmIdx", "=", "1", ";", "break", ";", "case", "Instruction", "::", "ICmp", ":", "UnsignedFree", "=", "true", ";", "ImmIdx", "=", "1", ";", "case", "Instruction", "::", "Select", ":", "ZeroFree", "=", "true", ";", "break", ";", "case", "Instruction", "::", "PHI", ":", "case", "Instruction", "::", "Call", ":", "case", "Instruction", "::", "Ret", ":", "case", "Instruction", "::", "Load", ":", "case", "Instruction", "::", "Store", ":", "break", ";", "}", "if", "(", "ZeroFree", "&&", "Imm", "==", "0", ")", "return", "TTI", "::", "TCC_Free", ";", "if", "(", "Idx", "==", "ImmIdx", "&&", "Imm", ".", "getBitWidth", "(", ")", "<=", "64", ")", "{", "if", "(", "isInt", "<", "16", ">", "(", "Imm", ".", "getSExtValue", "(", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "if", "(", "RunFree", ")", "{", "if", "(", "Imm", ".", "getBitWidth", "(", ")", "<=", "32", "&&", "(", "isShiftedMask_32", "(", "Imm", ".", "getZExtValue", "(", ")", ")", "||", "isShiftedMask_32", "(", "~", "Imm", ".", "getZExtValue", "(", ")", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "if", "(", "ST", "->", "isPPC64", "(", ")", "&&", "(", "isShiftedMask_64", "(", "Imm", ".", "getZExtValue", "(", ")", ")", "||", "isShiftedMask_64", "(", "~", "Imm", ".", "getZExtValue", "(", ")", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "}", "if", "(", "UnsignedFree", "&&", "isUInt", "<", "16", ">", "(", "Imm", ".", "getZExtValue", "(", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "if", "(", "ShiftedFree", "&&", "(", "Imm", ".", "getZExtValue", "(", ")", "&", "0xFFFF", ")", "==", "0", ")", "return", "TTI", "::", "TCC_Free", ";", "}", "return", "PPCTTIImpl", "::", "getIntImmCost", "(", "Imm", ",", "Ty", ")", ";", "}", "</s>" ]

[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]

[ "PowerPC", "PPC", "PPC", "0", "0U", "0U", "0", "2", "1", "1", "0", "64", "16", "32", "PPC", "16", "0xFFFF", "0", "PPC" ]

PPCTargetTransformInfo22

getIntImmCost

PowerPC

CPU

LLVM

19,442

413

1

[]

[ "<s>", "unsigned", "X86TargetLowering", "::", "getNumRegistersForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "isVector", "(", ")", "&&", "VT", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "i1", "&&", "Subtarget", ".", "hasAVX512", "(", ")", ")", "{", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "MVT", "RegisterVT", ";", "unsigned", "NumRegisters", ";", "std", "::", "tie", "(", "RegisterVT", ",", "NumRegisters", ")", "=", "handleMaskRegisterForCallingConv", "(", "NumElts", ",", "CC", ",", "Subtarget", ")", ";", "if", "(", "RegisterVT", "!=", "MVT", "::", "INVALID_SIMPLE_VALUE_TYPE", ")", "return", "NumRegisters", ";", "}", "return", "TargetLowering", "::", "getNumRegistersForCallingConv", "(", "Context", ",", "CC", ",", "VT", ")", ";", "}", "</s>" ]

[ "Certain", "targets", "require", "unusual", "breakdowns", "of", "certain", "types", "." ]

[ "X86", "X86", "MVT::i1", "MVT::INVALID_SIMPLE_VALUE_TYPE" ]

X86ISelLowering101

getNumRegistersForCallingConv

X86

CPU

LLVM

19,443

102

1

[]

[ "<s>", "static", "bool", "aarch64_can_inline_p", "(", "tree", "caller", ",", "tree", "callee", ")", "{", "tree", "caller_tree", "=", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "caller", ")", ";", "tree", "callee_tree", "=", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "callee", ")", ";", "if", "(", "!", "callee_tree", ")", "return", "true", ";", "struct", "cl_target_option", "*", "caller_opts", "=", "TREE_TARGET_OPTION", "(", "caller_tree", "?", "caller_tree", ":", "target_option_default_node", ")", ";", "struct", "cl_target_option", "*", "callee_opts", "=", "TREE_TARGET_OPTION", "(", "callee_tree", ")", ";", "if", "(", "(", "caller_opts", "->", "x_aarch64_isa_flags", "&", "callee_opts", "->", "x_aarch64_isa_flags", ")", "!=", "callee_opts", "->", "x_aarch64_isa_flags", ")", "return", "false", ";", "if", "(", "(", "TARGET_STRICT_ALIGN_P", "(", "caller_opts", "->", "x_target_flags", ")", "!=", "TARGET_STRICT_ALIGN_P", "(", "callee_opts", "->", "x_target_flags", ")", ")", "&&", "!", "(", "!", "TARGET_STRICT_ALIGN_P", "(", "callee_opts", "->", "x_target_flags", ")", "&&", "TARGET_STRICT_ALIGN_P", "(", "caller_opts", "->", "x_target_flags", ")", ")", ")", "return", "false", ";", "bool", "always_inline", "=", "lookup_attribute", "(", "\"always_inline\"", ",", "DECL_ATTRIBUTES", "(", "callee", ")", ")", ";", "if", "(", "always_inline", ")", "return", "true", ";", "if", "(", "caller_opts", "->", "x_aarch64_cmodel_var", "!=", "callee_opts", "->", "x_aarch64_cmodel_var", ")", "return", "false", ";", "if", "(", "caller_opts", "->", "x_aarch64_tls_dialect", "!=", "callee_opts", "->", "x_aarch64_tls_dialect", ")", "return", "false", ";", "if", "(", "!", "aarch64_tribools_ok_for_inlining_p", "(", "caller_opts", "->", "x_aarch64_fix_a53_err835769", ",", "callee_opts", "->", "x_aarch64_fix_a53_err835769", ",", "2", ",", "TARGET_FIX_ERR_A53_835769_DEFAULT", ")", ")", "return", "false", ";", "if", "(", "!", "aarch64_tribools_ok_for_inlining_p", "(", "caller_opts", "->", "x_aarch64_fix_a53_err843419", ",", "callee_opts", "->", "x_aarch64_fix_a53_err843419", ",", "2", ",", "TARGET_FIX_ERR_A53_843419", ")", ")", "return", "false", ";", "if", "(", "!", "aarch64_tribools_ok_for_inlining_p", "(", "caller_opts", "->", "x_flag_omit_leaf_frame_pointer", ",", "callee_opts", "->", "x_flag_omit_leaf_frame_pointer", ",", "2", ",", "1", ")", ")", "return", "false", ";", "if", "(", "callee_opts", "->", "x_aarch64_override_tune_string", "!=", "NULL", "&&", "caller_opts", "->", "x_aarch64_override_tune_string", "==", "NULL", ")", "return", "false", ";", "if", "(", "callee_opts", "->", "x_aarch64_override_tune_string", "&&", "caller_opts", "->", "x_aarch64_override_tune_string", "&&", "(", "strcmp", "(", "callee_opts", "->", "x_aarch64_override_tune_string", ",", "caller_opts", "->", "x_aarch64_override_tune_string", ")", "!=", "0", ")", ")", "return", "false", ";", "return", "true", ";", "}", "</s>" ]

[ "Implement", "TARGET_CAN_INLINE_P", ".", "Decide", "whether", "it", "is", "valid", "to", "inline", "CALLEE", "into", "CALLER", "based", "on", "target-specific", "info", ".", "Make", "sure", "that", "the", "caller", "and", "callee", "have", "compatible", "architectural", "features", ".", "Then", "go", "through", "the", "other", "possible", "target", "attributes", "and", "see", "if", "they", "can", "block", "inlining", ".", "Try", "not", "to", "reject", "always_inline", "callees", "unless", "they", "are", "incompatible", "architecturally", "." ]

[ "aarch64", "\"always_inline\"", "2", "2", "2", "1", "0" ]

aarch643

aarch64_can_inline_p

aarch64

CPU

GCC

19,444

275

1

[]

[ "<s>", "Register", "WebAssemblyRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "auto", "&", "MFI", "=", "MF", ".", "getInfo", "<", "WebAssemblyFunctionInfo", ">", "(", ")", ";", "if", "(", "MFI", "->", "isFrameBaseVirtual", "(", ")", ")", "return", "MFI", "->", "getFrameBaseVreg", "(", ")", ";", "static", "const", "unsigned", "Regs", "[", "2", "]", "[", "2", "]", "=", "{", "{", "WebAssembly", "::", "SP32", ",", "WebAssembly", "::", "SP64", "}", ",", "{", "WebAssembly", "::", "FP32", ",", "WebAssembly", "::", "FP64", "}", "}", ";", "const", "WebAssemblyFrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "return", "Regs", "[", "TFI", "->", "hasFP", "(", "MF", ")", "]", "[", "TT", ".", "isArch64Bit", "(", ")", "]", ";", "}", "</s>" ]

[ "Debug", "information", "queries", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly", "2", "2", "WebAssembly::SP32", "WebAssembly::SP64", "WebAssembly::FP32", "WebAssembly::FP64", "WebAssembly" ]

WebAssemblyRegisterInfo14

getFrameRegister

WebAssembly

Virtual ISA

LLVM

19,445

103

1

[]

[ "<s>", "static", "NodeRef", "getEntryNode", "(", "const", "agraph", "&", "G", ")", "{", "return", "G", ".", "Blocks", ".", "front", "(", ")", ";", "}", "</s>" ]

[ "Return", "the", "token", "chain", "corresponding", "to", "the", "entry", "of", "the", "function", "." ]

[ "Patmos" ]

PatmosFunctionSplitter1

getEntryNode

Patmos

VLIW

LLVM

19,446

20

1

[]

[ "<s>", "int", "c4x_label_conflict", "(", "rtx", "insn", ",", "rtx", "jump", ",", "rtx", "db", ")", "{", "while", "(", "insn", ")", "{", "if", "(", "GET_CODE", "(", "insn", ")", "==", "CODE_LABEL", ")", "{", "if", "(", "CODE_LABEL_NUMBER", "(", "jump", ")", "==", "CODE_LABEL_NUMBER", "(", "insn", ")", ")", "return", "1", ";", "if", "(", "CODE_LABEL_NUMBER", "(", "db", ")", "==", "CODE_LABEL_NUMBER", "(", "insn", ")", ")", "return", "0", ";", "}", "insn", "=", "PREV_INSN", "(", "insn", ")", ";", "}", "return", "1", ";", "}", "</s>" ]

[ "Check", "for", "while", "loop", "inside", "a", "decrement", "and", "branch", "loop", "." ]

[ "c4x", "1", "0", "1" ]

c4x1

c4x_label_conflict

c4x

DSP

GCC

19,447

71

1

[]

[ "<s>", "static", "const", "char", "*", "ix86_mangle_type", "(", "const_tree", "type", ")", "{", "type", "=", "TYPE_MAIN_VARIANT", "(", "type", ")", ";", "if", "(", "TREE_CODE", "(", "type", ")", "!=", "VOID_TYPE", "&&", "TREE_CODE", "(", "type", ")", "!=", "BOOLEAN_TYPE", "&&", "TREE_CODE", "(", "type", ")", "!=", "INTEGER_TYPE", "&&", "TREE_CODE", "(", "type", ")", "!=", "REAL_TYPE", ")", "return", "NULL", ";", "switch", "(", "TYPE_MODE", "(", "type", ")", ")", "{", "case", "TFmode", ":", "return", "\"g\"", ";", "case", "XFmode", ":", "return", "\"e\"", ";", "default", ":", "return", "NULL", ";", "}", "}", "</s>" ]

[ "Return", "the", "mangling", "of", "TYPE", "if", "it", "is", "an", "extended", "fundamental", "type", "." ]

[ "i386", "\"g\"", "\"e\"" ]

i3864

ix86_mangle_type

i386

CPU

GCC

19,448

77

1

[]

[ "<s>", "void", "SIInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "SIMachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "MachineFrameInfo", "*", "FrameInfo", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "unsigned", "Size", "=", "FrameInfo", "->", "getObjectSize", "(", "FrameIndex", ")", ";", "unsigned", "Align", "=", "FrameInfo", "->", "getObjectAlignment", "(", "FrameIndex", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FrameIndex", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOStore", ",", "Size", ",", "Align", ")", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "MFI", "->", "setHasSpilledSGPRs", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", "&&", "RC", "->", "getSize", "(", ")", "==", "4", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "SrcReg", ",", "&", "AMDGPU", "::", "SReg_32_XM0RegClass", ")", ";", "}", "unsigned", "Opcode", "=", "getSGPRSpillSaveOpcode", "(", "RC", "->", "getSize", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "return", ";", "}", "if", "(", "!", "ST", ".", "isVGPRSpillingEnabled", "(", "*", "MF", "->", "getFunction", "(", ")", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "Ctx", ".", "emitError", "(", "\"SIInstrInfo::storeRegToStackSlot - Do not know how to\"", "\" spill register\"", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "AMDGPU", "::", "KILL", ")", ")", ".", "addReg", "(", "SrcReg", ")", ";", "return", ";", "}", "assert", "(", "RI", ".", "hasVGPRs", "(", "RC", ")", "&&", "\"Only VGPR spilling expected\"", ")", ";", "unsigned", "Opcode", "=", "getVGPRSpillSaveOpcode", "(", "RC", "->", "getSize", "(", ")", ")", ";", "MFI", "->", "setHasSpilledVGPRs", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ".", "addReg", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", ".", "addImm", "(", "0", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "</s>" ]

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "AMDGPU", "SI", "SI", "SI", "4", "AMDGPU::SReg_32_XM0RegClass", "\"SIInstrInfo::storeRegToStackSlot - Do not know how to\"", "\" spill register\"", "AMDGPU::KILL", "\"Only VGPR spilling expected\"", "0" ]

SIInstrInfo84

storeRegToStackSlot

AMDGPU

GPU

LLVM

19,449

376

1

[]

[ "<s>", "static", "int", "ia64_issue_rate", "(", "void", ")", "{", "return", "6", ";", "}", "</s>" ]

[ "Return", "the", "maximum", "number", "of", "instructions", "a", "cpu", "can", "issue", "." ]

[ "ia64", "6" ]

ia64

ia64_issue_rate

ia64

CPU

GCC

19,450

11

1

[]

[ "<s>", "bool", "mem_operand_gpr", "(", "rtx", "op", ",", "machine_mode", "mode", ")", "{", "unsigned", "HOST_WIDE_INT", "offset", ";", "int", "extra", ";", "rtx", "addr", "=", "XEXP", "(", "op", ",", "0", ")", ";", "op", "=", "address_offset", "(", "addr", ")", ";", "if", "(", "op", "==", "NULL_RTX", ")", "return", "true", ";", "offset", "=", "INTVAL", "(", "op", ")", ";", "if", "(", "TARGET_POWERPC64", "&&", "(", "offset", "&", "3", ")", "!=", "0", ")", "return", "false", ";", "extra", "=", "GET_MODE_SIZE", "(", "mode", ")", "-", "UNITS_PER_WORD", ";", "if", "(", "extra", "<", "0", ")", "extra", "=", "0", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "LO_SUM", ")", "offset", "=", "(", "(", "offset", "&", "0xffff", ")", "^", "0x8000", ")", "-", "0x8000", ";", "return", "offset", "+", "0x8000", "<", "0x10000u", "-", "extra", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "MEM", "operand", "is", "a", "memory", "operand", "suitable", "for", "use", "with", "a", "(", "full", "width", ",", "possibly", "multiple", ")", "gpr", "load/store", ".", "On", "powerpc64", "this", "means", "the", "offset", "must", "be", "divisible", "by", "4", ".", "Implements", "'", "Y", "'", "constraint", ".", "Accept", "direct", ",", "indexed", ",", "offset", ",", "lo_sum", "and", "tocref", ".", "Since", "this", "is", "a", "constraint", "function", "we", "know", "the", "operand", "has", "satisfied", "a", "suitable", "memory", "predicate", ".", "Offsetting", "a", "lo_sum", "should", "not", "be", "allowed", ",", "except", "where", "we", "know", "by", "alignment", "that", "a", "32k", "boundary", "is", "not", "crossed", ".", "Note", "that", "by", "``", "offsetting", "''", "here", "we", "mean", "a", "further", "offset", "to", "access", "parts", "of", "the", "MEM", ".", "It", "'s", "fine", "to", "have", "a", "lo_sum", "where", "the", "inner", "address", "is", "offset", "from", "a", "sym", ",", "since", "the", "same", "sym+offset", "will", "appear", "in", "the", "high", "part", "of", "the", "address", "calculation", "." ]

[ "rs6000", "0", "3", "0", "0", "0", "0xffff", "0x8000", "0x8000", "0x8000", "0x10000u" ]

rs60004

mem_operand_gpr

rs6000

CPU

GCC

19,451

117

1

[]

[ "<s>", "static", "void", "do_link", "(", "rtx", "spreg", ",", "HOST_WIDE_INT", "frame_size", ",", "bool", "all", ")", "{", "frame_size", "+=", "arg_area_size", "(", ")", ";", "if", "(", "all", "||", "stack_frame_needed_p", "(", ")", "||", "(", "must_save_rets_p", "(", ")", "&&", "must_save_fp_p", "(", ")", ")", ")", "emit_link_insn", "(", "spreg", ",", "frame_size", ")", ";", "else", "{", "if", "(", "must_save_rets_p", "(", ")", ")", "{", "rtx", "pat", "=", "gen_movsi", "(", "gen_rtx_MEM", "(", "Pmode", ",", "gen_rtx_PRE_DEC", "(", "Pmode", ",", "spreg", ")", ")", ",", "bfin_rets_rtx", ")", ";", "rtx_insn", "*", "insn", "=", "emit_insn", "(", "pat", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "1", ";", "}", "if", "(", "must_save_fp_p", "(", ")", ")", "{", "rtx", "pat", "=", "gen_movsi", "(", "gen_rtx_MEM", "(", "Pmode", ",", "gen_rtx_PRE_DEC", "(", "Pmode", ",", "spreg", ")", ")", ",", "gen_rtx_REG", "(", "Pmode", ",", "REG_FP", ")", ")", ";", "rtx_insn", "*", "insn", "=", "emit_insn", "(", "pat", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "1", ";", "}", "add_to_reg", "(", "spreg", ",", "-", "frame_size", ",", "1", ",", "0", ")", ";", "}", "}", "</s>" ]

[ "Save", "RETS", "and", "FP", ",", "and", "allocate", "a", "stack", "frame", ".", "ALL", "is", "true", "if", "the", "function", "must", "save", "all", "its", "registers", "(", "true", "only", "for", "certain", "interrupt", "handlers", ")", "." ]

[ "bfin", "1", "1", "1", "0" ]

bfin

do_link

bfin

DSP

GCC

19,452

154

1

[]

[ "<s>", "SDValue", "BPFTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "SDLoc", "DL", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "switch", "(", "CallConv", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unsupported calling convention\"", ")", ";", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "Fast", ":", "break", ";", "}", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", ".", "getRegInfo", "(", ")", ";", "SmallVector", "<", "CCValAssign", ",", "16", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "MF", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "CC_BPF64", ")", ";", "for", "(", "auto", "&", "VA", ":", "ArgLocs", ")", "{", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "switch", "(", "RegVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "{", "errs", "(", ")", "<<", "\"LowerFormalArguments Unhandled argument type: \"", "<<", "RegVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", "<<", "'\\n'", ";", "llvm_unreachable", "(", "0", ")", ";", "}", "case", "MVT", "::", "i64", ":", "unsigned", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "BPF", "::", "GPRRegClass", ")", ";", "RegInfo", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "VReg", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "VReg", ",", "RegVT", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AssertSext", ",", "DL", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AssertZext", ",", "DL", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "DL", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "}", "else", "{", "DiagnosticInfoUnsupported", "Err", "(", "DL", ",", "*", "MF", ".", "getFunction", "(", ")", ",", "\"defined with too many args\"", ",", "SDValue", "(", ")", ")", ";", "DAG", ".", "getContext", "(", ")", "->", "diagnose", "(", "Err", ")", ";", "}", "}", "if", "(", "IsVarArg", "||", "MF", ".", "getFunction", "(", ")", "->", "hasStructRetAttr", "(", ")", ")", "{", "DiagnosticInfoUnsupported", "Err", "(", "DL", ",", "*", "MF", ".", "getFunction", "(", ")", ",", "\"functions with VarArgs or StructRet are not supported\"", ",", "SDValue", "(", ")", ")", ";", "DAG", ".", "getContext", "(", ")", "->", "diagnose", "(", "Err", ")", ";", "}", "return", "Chain", ";", "}", "</s>" ]

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "BPF", "BPF", "ISD::InputArg", "\"Unsupported calling convention\"", "16", "BPF", "\"LowerFormalArguments Unhandled argument type: \"", "0", "MVT::i64", "BPF::GPRRegClass", "ISD::AssertSext", "ISD::AssertZext", "ISD::TRUNCATE", "\"defined with too many args\"", "\"functions with VarArgs or StructRet are not supported\"" ]

BPFISelLowering (2)

LowerFormalArguments

BPF

Virtual ISA

LLVM

19,453

440

1

[]

[ "<s>", "int", "frv_initial_elimination_offset", "(", "int", "from", ",", "int", "to", ")", "{", "frv_stack_t", "*", "info", "=", "frv_stack_info", "(", ")", ";", "int", "ret", "=", "0", ";", "if", "(", "to", "==", "STACK_POINTER_REGNUM", "&&", "from", "==", "ARG_POINTER_REGNUM", ")", "ret", "=", "info", "->", "total_size", "-", "info", "->", "pretend_size", ";", "else", "if", "(", "to", "==", "STACK_POINTER_REGNUM", "&&", "from", "==", "FRAME_POINTER_REGNUM", ")", "ret", "=", "info", "->", "reg_offset", "[", "FRAME_POINTER_REGNUM", "]", ";", "else", "if", "(", "to", "==", "FRAME_POINTER_REGNUM", "&&", "from", "==", "ARG_POINTER_REGNUM", ")", "ret", "=", "(", "info", "->", "total_size", "-", "info", "->", "reg_offset", "[", "FRAME_POINTER_REGNUM", "]", "-", "info", "->", "pretend_size", ")", ";", "else", "gcc_unreachable", "(", ")", ";", "if", "(", "TARGET_DEBUG_STACK", ")", "fprintf", "(", "stderr", ",", "\"Eliminate %s to %s by adding %d\\n\"", ",", "reg_names", "[", "from", "]", ",", "reg_names", "[", "to", "]", ",", "ret", ")", ";", "return", "ret", ";", "}", "</s>" ]

[ "See", "frv_stack_info", "for", "more", "details", "on", "the", "frv", "stack", "frame", "." ]

[ "frv", "0", "\"Eliminate %s to %s by adding %d\\n\"" ]

frv

frv_initial_elimination_offset

frv

VLIW

GCC

19,454

125

1

[]

[ "<s>", "static", "int", "ix86_save_reg", "(", "unsigned", "int", "regno", ",", "int", "maybe_eh_return", ")", "{", "if", "(", "pic_offset_table_rtx", "&&", "regno", "==", "REAL_PIC_OFFSET_TABLE_REGNUM", "&&", "(", "regs_ever_live", "[", "REAL_PIC_OFFSET_TABLE_REGNUM", "]", "||", "current_function_profile", "||", "current_function_calls_eh_return", "||", "current_function_uses_const_pool", ")", ")", "{", "if", "(", "ix86_select_alt_pic_regnum", "(", ")", "!=", "INVALID_REGNUM", ")", "return", "0", ";", "return", "1", ";", "}", "if", "(", "current_function_calls_eh_return", "&&", "maybe_eh_return", ")", "{", "unsigned", "i", ";", "for", "(", "i", "=", "0", ";", ";", "i", "++", ")", "{", "unsigned", "test", "=", "EH_RETURN_DATA_REGNO", "(", "i", ")", ";", "if", "(", "test", "==", "INVALID_REGNUM", ")", "break", ";", "if", "(", "test", "==", "regno", ")", "return", "1", ";", "}", "}", "if", "(", "cfun", "->", "machine", "->", "force_align_arg_pointer", "&&", "regno", "==", "REGNO", "(", "cfun", "->", "machine", "->", "force_align_arg_pointer", ")", ")", "return", "1", ";", "return", "(", "regs_ever_live", "[", "regno", "]", "&&", "!", "call_used_regs", "[", "regno", "]", "&&", "!", "fixed_regs", "[", "regno", "]", "&&", "(", "regno", "!=", "HARD_FRAME_POINTER_REGNUM", "||", "!", "frame_pointer_needed", ")", ")", ";", "}", "</s>" ]

[ "Return", "1", "if", "we", "need", "to", "save", "REGNO", "." ]

[ "i386", "0", "1", "0", "1", "1" ]

i3863

ix86_save_reg

i386

CPU

GCC

19,455

149

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "isLegalICmpImmediate", "(", "int64_t", "Imm", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "isThumb", "(", ")", ")", "return", "ARM_AM", "::", "getSOImmVal", "(", "llvm", "::", "abs64", "(", "Imm", ")", ")", "!=", "-", "1", ";", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "return", "ARM_AM", "::", "getT2SOImmVal", "(", "llvm", "::", "abs64", "(", "Imm", ")", ")", "!=", "-", "1", ";", "return", "Imm", ">=", "0", "&&", "Imm", "<=", "255", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "specified", "immediate", "is", "legal", "icmp", "immediate", ",", "that", "is", "the", "target", "has", "icmp", "instructions", "which", "can", "compare", "a", "register", "against", "the", "immediate", "without", "having", "to", "materialize", "the", "immediate", "into", "a", "register", "." ]

[ "ARM", "ARM", "ARM_AM::getSOImmVal", "1", "ARM_AM::getT2SOImmVal", "1", "0", "255" ]

ARMISelLowering (2)

isLegalICmpImmediate

ARM

CPU

LLVM

19,456

69

1

[]

[ "<s>", "const", "TargetRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "XCore" ]

XCoreSubtarget

getRegisterInfo

XCore

MPU

LLVM

19,457

17

1

[]

[ "<s>", "TargetTransformInfo", "MOSTargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "const", "{", "return", "TargetTransformInfo", "(", "MOSTTIImpl", "(", "this", ",", "F", ")", ")", ";", "}", "</s>" ]

[ "Get", "a", "TargetTransformInfo", "implementation", "for", "the", "target", "." ]

[ "MOS", "MOS", "MOS" ]

MOSTargetMachine

getTargetTransformInfo

MOS

MPU

LLVM

19,458

24

1

[]

[ "<s>", "static", "int", "nios2_arg_partial_bytes", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "HOST_WIDE_INT", "param_size", "=", "arg", ".", "promoted_size_in_bytes", "(", ")", ";", "gcc_assert", "(", "param_size", ">=", "0", ")", ";", "param_size", "=", "(", "UNITS_PER_WORD", "-", "1", "+", "param_size", ")", "/", "UNITS_PER_WORD", ";", "if", "(", "cum", "->", "regs_used", "<", "NUM_ARG_REGS", "&&", "cum", "->", "regs_used", "+", "param_size", ">", "NUM_ARG_REGS", ")", "return", "(", "NUM_ARG_REGS", "-", "cum", "->", "regs_used", ")", "*", "UNITS_PER_WORD", ";", "return", "0", ";", "}", "</s>" ]

[ "Return", "number", "of", "bytes", ",", "at", "the", "beginning", "of", "the", "argument", ",", "that", "must", "be", "put", "in", "registers", ".", "0", "is", "the", "argument", "is", "entirely", "in", "registers", "or", "entirely", "in", "memory", "." ]

[ "nios2", "0", "1", "0" ]

nios2

nios2_arg_partial_bytes

nios2

MPU

GCC

19,459

81

1

[]

[ "<s>", "static", "void", "undo_split_delayed_nonbranch", "(", "rtx_insn", "*", "insn", ")", "{", "int", "icode", "=", "recog_memoized", "(", "insn", ")", ";", "enum", "attr_type", "type", ";", "rtx", "prev_pat", ",", "insn_pat", ";", "rtx_insn", "*", "prev", ";", "if", "(", "icode", "<", "0", ")", "return", ";", "type", "=", "get_attr_type", "(", "insn", ")", ";", "if", "(", "type", "!=", "TYPE_LOAD_SHADOW", "&&", "type", "!=", "TYPE_MULT_SHADOW", ")", "return", ";", "prev", "=", "PREV_INSN", "(", "insn", ")", ";", "prev_pat", "=", "PATTERN", "(", "prev", ")", ";", "insn_pat", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "prev_pat", ")", "==", "COND_EXEC", ")", "{", "prev_pat", "=", "COND_EXEC_CODE", "(", "prev_pat", ")", ";", "insn_pat", "=", "COND_EXEC_CODE", "(", "insn_pat", ")", ";", "}", "gcc_assert", "(", "GET_CODE", "(", "prev_pat", ")", "==", "UNSPEC", "&&", "(", "(", "XINT", "(", "prev_pat", ",", "1", ")", "==", "UNSPEC_REAL_LOAD", "&&", "type", "==", "TYPE_LOAD_SHADOW", ")", "||", "(", "XINT", "(", "prev_pat", ",", "1", ")", "==", "UNSPEC_REAL_MULT", "&&", "type", "==", "TYPE_MULT_SHADOW", ")", ")", ")", ";", "insn_pat", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "SET_DEST", "(", "insn_pat", ")", ",", "XVECEXP", "(", "prev_pat", ",", "0", ",", "1", ")", ")", ";", "insn_pat", "=", "duplicate_cond", "(", "insn_pat", ",", "prev", ")", ";", "PATTERN", "(", "insn", ")", "=", "insn_pat", ";", "INSN_CODE", "(", "insn", ")", "=", "-", "1", ";", "delete_insn", "(", "prev", ")", ";", "}", "</s>" ]

[ "Examine", "if", "INSN", "is", "the", "result", "of", "splitting", "a", "load", "into", "a", "real", "load", "and", "a", "shadow", ",", "and", "if", "so", ",", "undo", "the", "transformation", "." ]

[ "c6x", "0", "1", "1", "0", "1", "1" ]

c6x2

undo_split_delayed_nonbranch

c6x

VLIW

GCC

19,460

196

1

[]

[ "<s>", "static", "void", "mt_set_memflags_1", "(", "rtx", "x", ",", "int", "in_struct_p", ",", "int", "volatile_p", ")", "{", "int", "i", ";", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "SEQUENCE", ":", "case", "PARALLEL", ":", "for", "(", "i", "=", "XVECLEN", "(", "x", ",", "0", ")", "-", "1", ";", "i", ">=", "0", ";", "i", "--", ")", "mt_set_memflags_1", "(", "XVECEXP", "(", "x", ",", "0", ",", "i", ")", ",", "in_struct_p", ",", "volatile_p", ")", ";", "break", ";", "case", "INSN", ":", "mt_set_memflags_1", "(", "PATTERN", "(", "x", ")", ",", "in_struct_p", ",", "volatile_p", ")", ";", "break", ";", "case", "SET", ":", "mt_set_memflags_1", "(", "SET_DEST", "(", "x", ")", ",", "in_struct_p", ",", "volatile_p", ")", ";", "mt_set_memflags_1", "(", "SET_SRC", "(", "x", ")", ",", "in_struct_p", ",", "volatile_p", ")", ";", "break", ";", "case", "MEM", ":", "MEM_IN_STRUCT_P", "(", "x", ")", "=", "in_struct_p", ";", "MEM_VOLATILE_P", "(", "x", ")", "=", "volatile_p", ";", "break", ";", "default", ":", "break", ";", "}", "}", "</s>" ]

[ "Subfunction", "of", "the", "following", "function", ".", "Update", "the", "flags", "of", "any", "MEM", "found", "in", "part", "of", "X", "." ]

[ "mt", "0", "1", "0", "0" ]

mt

mt_set_memflags_1

mt

CPU

GCC

19,461

140

1

[]

[ "<s>", "bool", "SystemZExpandPseudo", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "TII", "=", "static_cast", "<", "const", "SystemZInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "Modified", "|=", "expandMBB", "(", "MBB", ")", ";", "return", "Modified", ";", "}", "</s>" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "SystemZ", "SystemZ", "SystemZ" ]

SystemZExpandPseudo

runOnMachineFunction

SystemZ

CPU

LLVM

19,462

54

1

[]

[ "<s>", "static", "void", "def_builtin", "(", "const", "char", "*", "name", ",", "tree", "type", ",", "enum", "rs6000_builtins", "code", ")", "{", "tree", "t", ";", "unsigned", "classify", "=", "rs6000_builtin_info", "[", "(", "int", ")", "code", "]", ".", "attr", ";", "const", "char", "*", "attr_string", "=", "\"\"", ";", "gcc_assert", "(", "name", "!=", "NULL", ")", ";", "gcc_assert", "(", "IN_RANGE", "(", "(", "int", ")", "code", ",", "0", ",", "(", "int", ")", "RS6000_BUILTIN_COUNT", ")", ")", ";", "if", "(", "rs6000_builtin_decls", "[", "(", "int", ")", "code", "]", ")", "fatal_error", "(", "input_location", ",", "\"internal error: builtin function %s already processed\"", ",", "name", ")", ";", "rs6000_builtin_decls", "[", "(", "int", ")", "code", "]", "=", "t", "=", "add_builtin_function", "(", "name", ",", "type", ",", "(", "int", ")", "code", ",", "BUILT_IN_MD", ",", "NULL", ",", "NULL_TREE", ")", ";", "if", "(", "(", "classify", "&", "RS6000_BTC_CONST", ")", "!=", "0", ")", "{", "TREE_READONLY", "(", "t", ")", "=", "1", ";", "TREE_NOTHROW", "(", "t", ")", "=", "1", ";", "attr_string", "=", "\", pure\"", ";", "}", "else", "if", "(", "(", "classify", "&", "RS6000_BTC_PURE", ")", "!=", "0", ")", "{", "DECL_PURE_P", "(", "t", ")", "=", "1", ";", "TREE_NOTHROW", "(", "t", ")", "=", "1", ";", "attr_string", "=", "\", const\"", ";", "}", "else", "if", "(", "(", "classify", "&", "RS6000_BTC_FP", ")", "!=", "0", ")", "{", "TREE_NOTHROW", "(", "t", ")", "=", "1", ";", "if", "(", "flag_rounding_math", ")", "{", "DECL_PURE_P", "(", "t", ")", "=", "1", ";", "DECL_IS_NOVOPS", "(", "t", ")", "=", "1", ";", "attr_string", "=", "\", fp, pure\"", ";", "}", "else", "{", "TREE_READONLY", "(", "t", ")", "=", "1", ";", "attr_string", "=", "\", fp, const\"", ";", "}", "}", "else", "if", "(", "(", "classify", "&", "RS6000_BTC_ATTR_MASK", ")", "!=", "0", ")", "gcc_unreachable", "(", ")", ";", "if", "(", "TARGET_DEBUG_BUILTIN", ")", "fprintf", "(", "stderr", ",", "\"rs6000_builtin, code = %4d, %s%s\\n\"", ",", "(", "int", ")", "code", ",", "name", ",", "attr_string", ")", ";", "}", "</s>" ]

[ "Add", "a", "SPARC", "builtin", "function", "with", "NAME", ",", "ICODE", ",", "CODE", "and", "TYPE", ".", "Return", "the", "function", "decl", "or", "NULL_TREE", "if", "the", "builtin", "was", "not", "added", "." ]

[ "rs6000", "\"\"", "0", "\"internal error: builtin function %s already processed\"", "0", "1", "1", "\", pure\"", "0", "1", "1", "\", const\"", "0", "1", "1", "1", "\", fp, pure\"", "1", "\", fp, const\"", "0", "\"rs6000_builtin, code = %4d, %s%s\\n\"" ]

rs60004

def_builtin

rs6000

CPU

GCC

19,463

267

1

[]

[ "<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "{", "return", "7", ";", "}", "</s>" ]

[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]

[ "X86", "7" ]

X86MCCodeEmitter25

getNumFixupKinds

X86

CPU

LLVM

19,464

10

1

[]

[ "<s>", "bool", "KudeyarTargetObjectFile", "::", "IsGlobalInSmallSection", "(", "const", "GlobalValue", "*", "GV", ",", "const", "TargetMachine", "&", "TM", ",", "SectionKind", "Kind", ")", "const", "{", "const", "KudeyarSubtarget", "&", "Subtarget", "=", "TM", ".", "getSubtarget", "<", "KudeyarSubtarget", ">", "(", ")", ";", "if", "(", "Subtarget", ".", "isLinux", "(", ")", ")", "return", "false", ";", "const", "GlobalVariable", "*", "GVA", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GV", ")", ";", "if", "(", "!", "GVA", ")", "return", "false", ";", "if", "(", "!", "Kind", ".", "isBSS", "(", ")", "&&", "!", "Kind", ".", "isDataRel", "(", ")", ")", "return", "false", ";", "if", "(", "Kind", ".", "isMergeable1ByteCString", "(", ")", ")", "return", "false", ";", "Type", "*", "Ty", "=", "GV", "->", "getType", "(", ")", "->", "getElementType", "(", ")", ";", "return", "IsInSmallSection", "(", "TM", ".", "getDataLayout", "(", ")", "->", "getTypeAllocSize", "(", "Ty", ")", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "this", "global", "address", "should", "be", "placed", "into", "small", "data/bss", "section", "." ]

[ "Kudeyar", "Kudeyar", "Kudeyar", "Kudeyar" ]

KudeyarTargetObjectFile

IsGlobalInSmallSection

Kudeyar

CPU

LLVM

19,465

126

1

[]

[ "<s>", "bool", "CSKYFrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "!", "MF", ".", "getFrameInfo", "(", ")", ".", "hasVarSizedObjects", "(", ")", ";", "}", "</s>" ]

[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the", "current", "function", "." ]

[ "CSKY", "CSKY" ]

CSKYFrameLowering1

hasReservedCallFrame

CSKY

CPU

LLVM

19,466

25

1

[]

[ "<s>", "SDValue", "PPCTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Wasn't expecting to be able to lower this!\"", ")", ";", "case", "ISD", "::", "ConstantPool", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BlockAddress", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GlobalAddress", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GlobalTLSAddress", ":", "llvm_unreachable", "(", "\"TLS not implemented for PPC\"", ")", ";", "case", "ISD", "::", "JumpTable", ":", "return", "LowerJumpTable", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SETCC", ":", "return", "LowerSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "TRAMPOLINE", ":", "return", "LowerTRAMPOLINE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VASTART", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ",", "PPCSubTarget", ")", ";", "case", "ISD", "::", "VAARG", ":", "return", "LowerVAARG", "(", "Op", ",", "DAG", ",", "PPCSubTarget", ")", ";", "case", "ISD", "::", "STACKRESTORE", ":", "return", "LowerSTACKRESTORE", "(", "Op", ",", "DAG", ",", "PPCSubTarget", ")", ";", "case", "ISD", "::", "DYNAMIC_STACKALLOC", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ",", "PPCSubTarget", ")", ";", "case", "ISD", "::", "SELECT_CC", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FP_TO_UINT", ":", "case", "ISD", "::", "FP_TO_SINT", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ",", "Op", ".", "getDebugLoc", "(", ")", ")", ";", "case", "ISD", "::", "SINT_TO_FP", ":", "return", "LowerSINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FLT_ROUNDS_", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SHL_PARTS", ":", "return", "LowerSHL_PARTS", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SRL_PARTS", ":", "return", "LowerSRL_PARTS", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SRA_PARTS", ":", "return", "LowerSRA_PARTS", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BUILD_VECTOR", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VECTOR_SHUFFLE", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INTRINSIC_WO_CHAIN", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SCALAR_TO_VECTOR", ":", "return", "LowerSCALAR_TO_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "MUL", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "RETURNADDR", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FRAMEADDR", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "}", "return", "SDValue", "(", ")", ";", "}", "</s>" ]

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "PowerPC", "PPC", "\"Wasn't expecting to be able to lower this!\"", "ISD::ConstantPool", "ISD::BlockAddress", "ISD::GlobalAddress", "ISD::GlobalTLSAddress", "\"TLS not implemented for PPC\"", "ISD::JumpTable", "ISD::SETCC", "ISD::TRAMPOLINE", "ISD::VASTART", "PPC", "ISD::VAARG", "PPC", "ISD::STACKRESTORE", "PPC", "ISD::DYNAMIC_STACKALLOC", "PPC", "ISD::SELECT_CC", "ISD::FP_TO_UINT", "ISD::FP_TO_SINT", "ISD::SINT_TO_FP", "ISD::FLT_ROUNDS_", "ISD::SHL_PARTS", "ISD::SRL_PARTS", "ISD::SRA_PARTS", "ISD::BUILD_VECTOR", "ISD::VECTOR_SHUFFLE", "ISD::INTRINSIC_WO_CHAIN", "ISD::SCALAR_TO_VECTOR", "ISD::MUL", "ISD::RETURNADDR", "ISD::FRAMEADDR" ]

PPCISelLowering115

LowerOperation

PowerPC

CPU

LLVM

19,467

378

1

[]

[ "<s>", "static", "void", "nios2_option_override", "(", "void", ")", "{", "unsigned", "int", "i", ";", "SUBTARGET_OVERRIDE_OPTIONS", ";", "if", "(", "flag_pic", "&&", "!", "TARGET_LINUX_ABI", ")", "sorry", "(", "\"position-independent code requires the Linux ABI\"", ")", ";", "if", "(", "flag_pic", "&&", "stack_limit_rtx", "&&", "GET_CODE", "(", "stack_limit_rtx", ")", "==", "SYMBOL_REF", ")", "sorry", "(", "\"PIC support for %<-fstack-limit-symbol%>\"", ")", ";", "init_machine_status", "=", "&", "nios2_init_machine_status", ";", "nios2_section_threshold", "=", "(", "global_options_set", ".", "x_g_switch_value", "?", "g_switch_value", ":", "NIOS2_DEFAULT_GVALUE", ")", ";", "if", "(", "nios2_gpopt_option", "==", "gpopt_unspecified", ")", "{", "if", "(", "flag_pic", ")", "nios2_gpopt_option", "=", "gpopt_none", ";", "else", "nios2_gpopt_option", "=", "gpopt_local", ";", "}", "if", "(", "flag_pic", ")", "{", "if", "(", "nios2_gpopt_option", "!=", "gpopt_none", ")", "error", "(", "\"%<-mgpopt%> not supported with PIC\"", ")", ";", "if", "(", "nios2_gprel_sec", ")", "error", "(", "\"%<-mgprel-sec=%> not supported with PIC\"", ")", ";", "if", "(", "nios2_r0rel_sec", ")", "error", "(", "\"%<-mr0rel-sec=%> not supported with PIC\"", ")", ";", "}", "if", "(", "nios2_gprel_sec", ")", "{", "if", "(", "regcomp", "(", "&", "nios2_gprel_sec_regex", ",", "nios2_gprel_sec", ",", "REG_EXTENDED", "|", "REG_NOSUB", ")", ")", "error", "(", "\"%<-mgprel-sec=%> argument is not a valid regular expression\"", ")", ";", "}", "if", "(", "nios2_r0rel_sec", ")", "{", "if", "(", "regcomp", "(", "&", "nios2_r0rel_sec_regex", ",", "nios2_r0rel_sec", ",", "REG_EXTENDED", "|", "REG_NOSUB", ")", ")", "error", "(", "\"%<-mr0rel-sec=%> argument is not a valid regular expression\"", ")", ";", "}", "if", "(", "!", "TARGET_HAS_MUL", "&&", "TARGET_HAS_MULX", ")", "target_flags", "&=", "~", "MASK_HAS_MULX", ";", "if", "(", "!", "TARGET_ARCH_R2", ")", "{", "if", "(", "TARGET_HAS_BMX", ")", "error", "(", "\"BMX instructions are only supported with R2 architecture\"", ")", ";", "if", "(", "TARGET_HAS_CDX", ")", "error", "(", "\"CDX instructions are only supported with R2 architecture\"", ")", ";", "}", "if", "(", "TARGET_ARCH_R2", "&&", "TARGET_BIG_ENDIAN", ")", "error", "(", "\"R2 architecture is little-endian only\"", ")", ";", "nios2_init_fpu_configs", "(", ")", ";", "if", "(", "nios2_custom_fpu_cfg_string", "&&", "*", "nios2_custom_fpu_cfg_string", ")", "nios2_handle_custom_fpu_cfg", "(", "nios2_custom_fpu_cfg_string", ",", "NULL", ",", "false", ")", ";", "for", "(", "i", "=", "0", ";", "i", "<", "ARRAY_SIZE", "(", "nios2_fpu_insn", ")", ";", "i", "++", ")", "nios2_handle_custom_fpu_insn_option", "(", "i", ")", ";", "nios2_custom_check_insns", "(", ")", ";", "target_option_default_node", "=", "target_option_current_node", "=", "build_target_option_node", "(", "&", "global_options", ",", "&", "global_options_set", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_OPTION_OVERRIDE", "." ]

[ "nios2", "\"position-independent code requires the Linux ABI\"", "\"PIC support for %<-fstack-limit-symbol%>\"", "\"%<-mgpopt%> not supported with PIC\"", "\"%<-mgprel-sec=%> not supported with PIC\"", "\"%<-mr0rel-sec=%> not supported with PIC\"", "\"%<-mgprel-sec=%> argument is not a valid regular expression\"", "\"%<-mr0rel-sec=%> argument is not a valid regular expression\"", "\"BMX instructions are only supported with R2 architecture\"", "\"CDX instructions are only supported with R2 architecture\"", "\"R2 architecture is little-endian only\"", "0" ]

nios21

nios2_option_override

nios2

MPU

GCC

19,468

273

1

[]

[ "<s>", "bool", "MipsSEDAGToDAGISel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", ";", "if", "(", "Subtarget", "->", "inMips16Mode", "(", ")", ")", "return", "false", ";", "return", "MipsDAGToDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";", "}", "</s>" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips" ]

MipsSEISelDAGToDAG32

runOnMachineFunction

Mips

CPU

LLVM

19,469

42

1

[]

[ "<s>", "void", "insertSSPDeclarations", "(", "Module", "&", "M", ")", "const", "override", "{", "}", "</s>" ]

[ "Inserts", "necessary", "declarations", "for", "SSP", "(", "stack", "protection", ")", "purpose", "." ]

[ "SystemZ" ]

SystemZISelLowering

insertSSPDeclarations

SystemZ

CPU

LLVM

19,470

11

1

[]

[ "<s>", "const", "char", "*", "pa_output_64bit_and", "(", "rtx", "*", "operands", ")", "{", "if", "(", "GET_CODE", "(", "operands", "[", "2", "]", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "operands", "[", "2", "]", ")", "!=", "0", ")", "{", "unsigned", "HOST_WIDE_INT", "mask", "=", "INTVAL", "(", "operands", "[", "2", "]", ")", ";", "int", "ls0", ",", "ls1", ",", "ms0", ",", "p", ",", "len", ";", "for", "(", "ls0", "=", "0", ";", "ls0", "<", "HOST_BITS_PER_WIDE_INT", ";", "ls0", "++", ")", "if", "(", "(", "mask", "&", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "1", "<<", "ls0", ")", ")", "==", "0", ")", "break", ";", "for", "(", "ls1", "=", "ls0", ";", "ls1", "<", "HOST_BITS_PER_WIDE_INT", ";", "ls1", "++", ")", "if", "(", "(", "mask", "&", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "1", "<<", "ls1", ")", ")", "!=", "0", ")", "break", ";", "for", "(", "ms0", "=", "ls1", ";", "ms0", "<", "HOST_BITS_PER_WIDE_INT", ";", "ms0", "++", ")", "if", "(", "(", "mask", "&", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "1", "<<", "ms0", ")", ")", "==", "0", ")", "break", ";", "gcc_assert", "(", "ms0", "==", "HOST_BITS_PER_WIDE_INT", ")", ";", "if", "(", "ls1", "==", "HOST_BITS_PER_WIDE_INT", ")", "{", "len", "=", "ls0", ";", "gcc_assert", "(", "len", ")", ";", "operands", "[", "2", "]", "=", "GEN_INT", "(", "len", ")", ";", "return", "\"extrd,u %1,63,%2,%0\"", ";", "}", "else", "{", "p", "=", "63", "-", "ls0", ";", "len", "=", "ls1", "-", "ls0", ";", "operands", "[", "2", "]", "=", "GEN_INT", "(", "p", ")", ";", "operands", "[", "3", "]", "=", "GEN_INT", "(", "len", ")", ";", "return", "\"depdi 0,%2,%3,%0\"", ";", "}", "}", "else", "return", "\"and %1,%2,%0\"", ";", "}", "</s>" ]

[ "Return", "a", "string", "to", "perform", "a", "bitwise-and", "of", "operands", "[", "1", "]", "with", "operands", "[", "2", "]", "storing", "the", "result", "in", "operands", "[", "0", "]", "." ]

[ "pa", "2", "2", "0", "2", "0", "1", "0", "1", "0", "1", "0", "2", "\"extrd,u %1,63,%2,%0\"", "63", "2", "3", "\"depdi 0,%2,%3,%0\"", "\"and %1,%2,%0\"" ]

pa

pa_output_64bit_and

pa

CPU

GCC

19,471

236

1

[]

[ "<s>", "void", "MSP430FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "MSP430InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "MSP430InstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "unsigned", "StackAlign", "=", "getStackAlignment", "(", ")", ";", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "MachineInstr", "*", "Old", "=", "I", ";", "uint64_t", "Amount", "=", "Old", "->", "getOperand", "(", "0", ")", ".", "getImm", "(", ")", ";", "if", "(", "Amount", "!=", "0", ")", "{", "Amount", "=", "(", "Amount", "+", "StackAlign", "-", "1", ")", "/", "StackAlign", "*", "StackAlign", ";", "MachineInstr", "*", "New", "=", "0", ";", "if", "(", "Old", "->", "getOpcode", "(", ")", "==", "TII", ".", "getCallFrameSetupOpcode", "(", ")", ")", "{", "New", "=", "BuildMI", "(", "MF", ",", "Old", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "MSP430", "::", "SUB16ri", ")", ",", "MSP430", "::", "SPW", ")", ".", "addReg", "(", "MSP430", "::", "SPW", ")", ".", "addImm", "(", "Amount", ")", ";", "}", "else", "{", "assert", "(", "Old", "->", "getOpcode", "(", ")", "==", "TII", ".", "getCallFrameDestroyOpcode", "(", ")", ")", ";", "uint64_t", "CalleeAmt", "=", "Old", "->", "getOperand", "(", "1", ")", ".", "getImm", "(", ")", ";", "Amount", "-=", "CalleeAmt", ";", "if", "(", "Amount", ")", "New", "=", "BuildMI", "(", "MF", ",", "Old", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "MSP430", "::", "ADD16ri", ")", ",", "MSP430", "::", "SPW", ")", ".", "addReg", "(", "MSP430", "::", "SPW", ")", ".", "addImm", "(", "Amount", ")", ";", "}", "if", "(", "New", ")", "{", "New", "->", "getOperand", "(", "3", ")", ".", "setIsDead", "(", ")", ";", "MBB", ".", "insert", "(", "I", ",", "New", ")", ";", "}", "}", "}", "else", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "TII", ".", "getCallFrameDestroyOpcode", "(", ")", ")", "{", "if", "(", "uint64_t", "CalleeAmt", "=", "I", "->", "getOperand", "(", "1", ")", ".", "getImm", "(", ")", ")", "{", "MachineInstr", "*", "Old", "=", "I", ";", "MachineInstr", "*", "New", "=", "BuildMI", "(", "MF", ",", "Old", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "MSP430", "::", "SUB16ri", ")", ",", "MSP430", "::", "SPW", ")", ".", "addReg", "(", "MSP430", "::", "SPW", ")", ".", "addImm", "(", "CalleeAmt", ")", ";", "New", "->", "getOperand", "(", "3", ")", ".", "setIsDead", "(", ")", ";", "MBB", ".", "insert", "(", "I", ",", "New", ")", ";", "}", "}", "MBB", ".", "erase", "(", "I", ")", ";", "}", "</s>" ]

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "MSP430", "MSP430", "MSP430", "MSP430", "0", "0", "1", "0", "MSP430::SUB16ri", "MSP430::SPW", "MSP430::SPW", "1", "MSP430::ADD16ri", "MSP430::SPW", "MSP430::SPW", "3", "1", "MSP430::SUB16ri", "MSP430::SPW", "MSP430::SPW", "3" ]

MSP430FrameLowering6

eliminateCallFramePseudoInstr

MSP430

MPU

LLVM

19,472

376

1

[]

[ "<s>", "void", "SparcAsmPrinter", "::", "emitFunctionBodyStart", "(", ")", "{", "if", "(", "!", "MF", "->", "getSubtarget", "<", "SparcSubtarget", ">", "(", ")", ".", "is64Bit", "(", ")", ")", "return", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "const", "unsigned", "globalRegs", "[", "]", "=", "{", "SP", "::", "G2", ",", "SP", "::", "G3", ",", "SP", "::", "G6", ",", "SP", "::", "G7", ",", "0", "}", ";", "for", "(", "unsigned", "i", "=", "0", ";", "globalRegs", "[", "i", "]", "!=", "0", ";", "++", "i", ")", "{", "unsigned", "reg", "=", "globalRegs", "[", "i", "]", ";", "if", "(", "MRI", ".", "use_empty", "(", "reg", ")", ")", "continue", ";", "if", "(", "reg", "==", "SP", "::", "G6", "||", "reg", "==", "SP", "::", "G7", ")", "getTargetStreamer", "(", ")", ".", "emitSparcRegisterIgnore", "(", "reg", ")", ";", "else", "getTargetStreamer", "(", ")", ".", "emitSparcRegisterScratch", "(", "reg", ")", ";", "}", "}", "</s>" ]

[ "Targets", "can", "override", "this", "to", "emit", "stuff", "before", "the", "first", "basic", "block", "in", "the", "function", "." ]

[ "Sparc", "Sparc", "Sparc", "SP::G2", "SP::G3", "SP::G6", "SP::G7", "0", "0", "0", "SP::G6", "SP::G7", "Sparc", "Sparc" ]

SparcAsmPrinter17

emitFunctionBodyStart

Sparc

CPU

LLVM

19,473

134

1

[]

[ "<s>", "void", "XCoreInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "Register", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", "&&", "!", "I", "->", "isDebugInstr", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FrameIndex", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FrameIndex", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FrameIndex", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "XCore", "::", "STWFI", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addImm", "(", "0", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "</s>" ]

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "XCore", "XCore", "XCore::STWFI", "0" ]

XCoreInstrInfo24

storeRegToStackSlot

XCore

MPU

LLVM

19,474

163

1

[]

[ "<s>", "bool", "aarch64_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "strict_p", ",", "aarch64_addr_query_type", "type", ")", "{", "struct", "aarch64_address_info", "addr", ";", "return", "aarch64_classify_address", "(", "&", "addr", ",", "x", ",", "mode", ",", "strict_p", ",", "type", ")", ";", "}", "</s>" ]

[ "Return", "TRUE", "if", "X", "is", "a", "legitimate", "address", "for", "accessing", "memory", "in", "mode", "MODE", ".", "OUTER_CODE", "will", "be", "PARALLEL", "if", "this", "is", "a", "load/store", "pair", "operation", "." ]

[ "aarch64" ]

aarch64

aarch64_legitimate_address_p

aarch64

CPU

GCC

19,475

36

1

[]

[ "<s>", "bool", "TPCRegisterInfo", "::", "canRealignStack", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "True", "if", "the", "stack", "can", "be", "realigned", "for", "the", "target", "." ]

[ "TPC", "TPC" ]

TPCRegisterInfo

canRealignStack

TPC

Virtual ISA

LLVM

19,476

16

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "ARMFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "ARMBaseInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "ARMBaseInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "ARMFunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "bool", "isARM", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", ";", "DebugLoc", "dl", "=", "I", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Opc", "=", "I", "->", "getOpcode", "(", ")", ";", "bool", "IsDestroy", "=", "Opc", "==", "TII", ".", "getCallFrameDestroyOpcode", "(", ")", ";", "unsigned", "CalleePopAmount", "=", "IsDestroy", "?", "I", "->", "getOperand", "(", "1", ")", ".", "getImm", "(", ")", ":", "0", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "\"This eliminateCallFramePseudoInstr does not support Thumb1!\"", ")", ";", "int", "PIdx", "=", "I", "->", "findFirstPredOperandIdx", "(", ")", ";", "ARMCC", "::", "CondCodes", "Pred", "=", "(", "PIdx", "==", "-", "1", ")", "?", "ARMCC", "::", "AL", ":", "(", "ARMCC", "::", "CondCodes", ")", "I", "->", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredReg", "=", "TII", ".", "getFramePred", "(", "*", "I", ")", ";", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "if", "(", "IsDestroy", "&&", "CalleePopAmount", "!=", "-", "1U", ")", "return", "MBB", ".", "erase", "(", "I", ")", ";", "unsigned", "Amount", "=", "TII", ".", "getFrameSize", "(", "*", "I", ")", ";", "if", "(", "Amount", "!=", "0", ")", "{", "Amount", "=", "alignSPAdjust", "(", "Amount", ")", ";", "if", "(", "Opc", "==", "ARM", "::", "ADJCALLSTACKDOWN", "||", "Opc", "==", "ARM", "::", "tADJCALLSTACKDOWN", ")", "{", "emitSPUpdate", "(", "isARM", ",", "MBB", ",", "I", ",", "dl", ",", "TII", ",", "-", "Amount", ",", "MachineInstr", "::", "NoFlags", ",", "Pred", ",", "PredReg", ")", ";", "}", "else", "{", "assert", "(", "Opc", "==", "ARM", "::", "ADJCALLSTACKUP", "||", "Opc", "==", "ARM", "::", "tADJCALLSTACKUP", ")", ";", "emitSPUpdate", "(", "isARM", ",", "MBB", ",", "I", ",", "dl", ",", "TII", ",", "Amount", ",", "MachineInstr", "::", "NoFlags", ",", "Pred", ",", "PredReg", ")", ";", "}", "}", "}", "else", "if", "(", "CalleePopAmount", "!=", "-", "1U", ")", "{", "emitSPUpdate", "(", "isARM", ",", "MBB", ",", "I", ",", "dl", ",", "TII", ",", "-", "CalleePopAmount", ",", "MachineInstr", "::", "NoFlags", ",", "Pred", ",", "PredReg", ")", ";", "}", "return", "MBB", ".", "erase", "(", "I", ")", ";", "}", "</s>" ]

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "1", "0", "\"This eliminateCallFramePseudoInstr does not support Thumb1!\"", "ARMCC::CondCodes", "1", "ARMCC::AL", "ARMCC::CondCodes", "1U", "0", "ARM::ADJCALLSTACKDOWN", "ARM::tADJCALLSTACKDOWN", "ARM", "ARM::ADJCALLSTACKUP", "ARM::tADJCALLSTACKUP", "ARM", "1U", "ARM" ]

ARMFrameLowering100

eliminateCallFramePseudoInstr

ARM

CPU

LLVM

19,477

357

1

[]

[ "<s>", "bool", "AArch64TargetLowering", "::", "shouldReduceLoadWidth", "(", "SDNode", "*", "Load", ",", "ISD", "::", "LoadExtType", "ExtTy", ",", "EVT", "NewVT", ")", "const", "{", "if", "(", "!", "TargetLoweringBase", "::", "shouldReduceLoadWidth", "(", "Load", ",", "ExtTy", ",", "NewVT", ")", ")", "return", "false", ";", "if", "(", "ExtTy", "!=", "ISD", "::", "NON_EXTLOAD", ")", "return", "true", ";", "MemSDNode", "*", "Mem", "=", "dyn_cast", "<", "MemSDNode", ">", "(", "Load", ")", ";", "assert", "(", "Mem", ")", ";", "const", "SDValue", "&", "Base", "=", "Mem", "->", "getBasePtr", "(", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ADD", "&&", "Base", ".", "getOperand", "(", "1", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SHL", "&&", "Base", ".", "getOperand", "(", "1", ")", ".", "hasOneUse", "(", ")", "&&", "Base", ".", "getOperand", "(", "1", ")", ".", "getOperand", "(", "1", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "Constant", ")", "{", "if", "(", "Mem", "->", "getMemoryVT", "(", ")", ".", "isScalableVector", "(", ")", ")", "return", "false", ";", "uint64_t", "ShiftAmount", "=", "Base", ".", "getOperand", "(", "1", ")", ".", "getConstantOperandVal", "(", "1", ")", ";", "uint64_t", "LoadBytes", "=", "Mem", "->", "getMemoryVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "8", ";", "if", "(", "ShiftAmount", "==", "Log2_32", "(", "LoadBytes", ")", ")", "return", "false", ";", "}", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "we", "believe", "it", "is", "correct", "and", "profitable", "to", "reduce", "the", "load", "node", "to", "a", "smaller", "type", "." ]

[ "AArch64", "AArch64", "ISD::LoadExtType", "ISD::NON_EXTLOAD", "ISD::ADD", "1", "ISD::SHL", "1", "1", "1", "ISD::Constant", "1", "1", "8" ]

AArch64ISelLowering168

shouldReduceLoadWidth

AArch64

CPU

LLVM

19,478

196

1

[]

[ "<s>", "StringRef", "ARMInstPrinter", "::", "getOpcodeName", "(", "unsigned", "Opcode", ")", "const", "{", "return", "getInstructionName", "(", "Opcode", ")", ";", "}", "</s>" ]

[ "Return", "a", "string", "representation", "for", "an", "opcode", "." ]

[ "ARM", "ARM" ]

ARMInstPrinter16

getOpcodeName

ARM

CPU

LLVM

19,479

17

1

[]

[ "<s>", "bool", "NVPTXAsmPrinter", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "const", "NVPTXTargetMachine", "&", "NTM", "=", "static_cast", "<", "const", "NVPTXTargetMachine", "&", ">", "(", "TM", ")", ";", "const", "auto", "*", "STI", "=", "static_cast", "<", "const", "NVPTXSubtarget", "*", ">", "(", "NTM", ".", "getSubtargetImpl", "(", ")", ")", ";", "if", "(", "M", ".", "alias_size", "(", ")", ")", "{", "report_fatal_error", "(", "\"Module has aliases, which NVPTX does not support.\"", ")", ";", "return", "true", ";", "}", "if", "(", "!", "isEmptyXXStructor", "(", "M", ".", "getNamedGlobal", "(", "\"llvm.global_ctors\"", ")", ")", ")", "{", "report_fatal_error", "(", "\"Module has a nontrivial global ctor, which NVPTX does not support.\"", ")", ";", "return", "true", ";", "}", "if", "(", "!", "isEmptyXXStructor", "(", "M", ".", "getNamedGlobal", "(", "\"llvm.global_dtors\"", ")", ")", ")", "{", "report_fatal_error", "(", "\"Module has a nontrivial global dtor, which NVPTX does not support.\"", ")", ";", "return", "true", ";", "}", "SmallString", "<", "128", ">", "Str1", ";", "raw_svector_ostream", "OS1", "(", "Str1", ")", ";", "bool", "Result", "=", "AsmPrinter", "::", "doInitialization", "(", "M", ")", ";", "emitHeader", "(", "M", ",", "OS1", ",", "*", "STI", ")", ";", "OutStreamer", "->", "EmitRawText", "(", "OS1", ".", "str", "(", ")", ")", ";", "if", "(", "!", "M", ".", "getModuleInlineAsm", "(", ")", ".", "empty", "(", ")", ")", "{", "OutStreamer", "->", "AddComment", "(", "\"Start of file scope inline assembly\"", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "OutStreamer", "->", "EmitRawText", "(", "StringRef", "(", "M", ".", "getModuleInlineAsm", "(", ")", ")", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "OutStreamer", "->", "AddComment", "(", "\"End of file scope inline assembly\"", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "}", "GlobalsEmitted", "=", "false", ";", "return", "Result", ";", "}", "</s>" ]

[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]

[ "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "\"Module has aliases, which NVPTX does not support.\"", "\"llvm.global_ctors\"", "\"Module has a nontrivial global ctor, which NVPTX does not support.\"", "\"llvm.global_dtors\"", "\"Module has a nontrivial global dtor, which NVPTX does not support.\"", "128", "\"Start of file scope inline assembly\"", "\"End of file scope inline assembly\"" ]

NVPTXAsmPrinter37

doInitialization

NVPTX

GPU

LLVM

19,480

220

1

[]

[ "<s>", "void", "GCNPassConfig", "::", "addOptimizedRegAlloc", "(", ")", "{", "if", "(", "OptExecMaskPreRA", ")", "{", "insertPass", "(", "&", "MachineSchedulerID", ",", "&", "SIOptimizeExecMaskingPreRAID", ")", ";", "insertPass", "(", "&", "SIOptimizeExecMaskingPreRAID", ",", "&", "SIFormMemoryClausesID", ")", ";", "}", "else", "{", "insertPass", "(", "&", "MachineSchedulerID", ",", "&", "SIFormMemoryClausesID", ")", ";", "}", "insertPass", "(", "&", "PHIEliminationID", ",", "&", "SILowerControlFlowID", ",", "false", ")", ";", "insertPass", "(", "&", "RegisterCoalescerID", ",", "&", "SIPreAllocateWWMRegsID", ",", "false", ")", ";", "if", "(", "EnableDCEInRA", ")", "insertPass", "(", "&", "DetectDeadLanesID", ",", "&", "DeadMachineInstructionElimID", ")", ";", "TargetPassConfig", "::", "addOptimizedRegAlloc", "(", ")", ";", "}", "</s>" ]

[ "addOptimizedRegAlloc", "-", "Add", "passes", "related", "to", "register", "allocation", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI", "SI", "SI" ]

AMDGPUTargetMachine108

addOptimizedRegAlloc

AMDGPU

GPU

LLVM

19,481

85

1

[]

[ "<s>", "BufferType", "::", "const_iterator", "end", "(", ")", "const", "{", "return", "Buffer", ".", "end", "(", ")", ";", "}", "</s>" ]

[ "Get", "a", "const_iterator", "to", "the", "end", "of", "the", "symbol", "table", "." ]

[ "M68k" ]

M68kDisassembler

end

M68k

MPU

LLVM

19,482

16

1

[]

[ "<s>", "const", "AGCSubtarget", "*", "getSubtargetImpl", "(", "const", "Function", "&", ")", "const", "override", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "AGC", "AGC" ]

AGCTargetMachine

getSubtargetImpl

AGC

MPU

LLVM

19,483

17

1

[]

[ "<s>", "static", "void", "v850_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "if", "(", "!", "TARGET_GCC_ABI", ")", "cum", "->", "nbytes", "+=", "(", "(", "arg", ".", "promoted_size_in_bytes", "(", ")", "+", "UNITS_PER_WORD", "-", "1", ")", "&", "-", "UNITS_PER_WORD", ")", ";", "else", "cum", "->", "nbytes", "+=", "(", "(", "(", "arg", ".", "type", "&&", "int_size_in_bytes", "(", "arg", ".", "type", ")", ">", "8", "?", "GET_MODE_SIZE", "(", "Pmode", ")", ":", "(", "HOST_WIDE_INT", ")", "arg", ".", "promoted_size_in_bytes", "(", ")", ")", "+", "UNITS_PER_WORD", "-", "1", ")", "&", "-", "UNITS_PER_WORD", ")", ";", "}", "</s>" ]

[ "Update", "the", "data", "in", "CUM", "to", "advance", "over", "an", "argument", "of", "mode", "MODE", "and", "data", "type", "TYPE", ".", "(", "TYPE", "is", "null", "for", "libcalls", "where", "that", "information", "may", "not", "be", "available", ".", ")" ]

[ "v850", "1", "8", "1" ]

v850

v850_function_arg_advance

v850

MPU

GCC

19,484

94

1

[]

[ "<s>", "bool", "HexagonTargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ",", "unsigned", "AS", ",", "Instruction", "*", "I", ")", "const", "{", "if", "(", "Ty", "->", "isSized", "(", ")", ")", "{", "unsigned", "A", "=", "DL", ".", "getABITypeAlignment", "(", "Ty", ")", ";", "if", "(", "(", "AM", ".", "BaseOffs", "%", "A", ")", "!=", "0", ")", "return", "false", ";", "if", "(", "!", "isInt", "<", "11", ">", "(", "AM", ".", "BaseOffs", ">>", "Log2_32", "(", "A", ")", ")", ")", "return", "false", ";", "}", "if", "(", "AM", ".", "BaseGV", ")", "return", "false", ";", "int", "Scale", "=", "AM", ".", "Scale", ";", "if", "(", "Scale", "<", "0", ")", "Scale", "=", "-", "Scale", ";", "switch", "(", "Scale", ")", "{", "case", "0", ":", "break", ";", "default", ":", "return", "false", ";", "}", "return", "true", ";", "}", "</s>" ]

[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]

[ "Hexagon", "Hexagon", "0", "11", "0", "0" ]

HexagonISelLowering (2)1

isLegalAddressingMode

Hexagon

DSP

LLVM

19,485

131

1

[]

[ "<s>", "SITargetLowering", "::", "ConstraintType", "SITargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0", "]", ")", "{", "default", ":", "break", ";", "case", "'s'", ":", "case", "'v'", ":", "case", "'a'", ":", "return", "C_RegisterClass", ";", "}", "}", "return", "TargetLowering", "::", "getConstraintType", "(", "Constraint", ")", ";", "}", "</s>" ]

[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]

[ "AMDGPU", "SI", "SI", "1", "0" ]

SIISelLowering106

getConstraintType

AMDGPU

GPU

LLVM

19,486

58

1

[]

[ "<s>", "bool", "SITargetLowering", "::", "isReassocProfitable", "(", "SelectionDAG", "&", "DAG", ",", "SDValue", "N0", ",", "SDValue", "N1", ")", "const", "{", "if", "(", "!", "N0", ".", "hasOneUse", "(", ")", ")", "return", "false", ";", "if", "(", "N0", "->", "isDivergent", "(", ")", "||", "!", "N1", "->", "isDivergent", "(", ")", ")", "return", "true", ";", "return", "(", "DAG", ".", "isBaseWithConstantOffset", "(", "N0", ")", "&&", "hasMemSDNodeUser", "(", "*", "N0", "->", "use_begin", "(", ")", ")", ")", ";", "}", "</s>" ]

[ "Control", "the", "following", "reassociation", "of", "operands", ":", "(", "op", "(", "op", "x", ",", "c1", ")", ",", "y", ")", "-", ">", "(", "op", "(", "op", "x", ",", "y", ")", ",", "c1", ")", "where", "N0", "is", "(", "op", "x", ",", "c1", ")", "and", "N1", "is", "y", "." ]

[ "AMDGPU", "SI" ]

SIISelLowering10

isReassocProfitable

AMDGPU

GPU

LLVM

19,487

68

1

[]

[ "<s>", "NVPTXTargetLowering", "::", "ConstraintType", "NVPTXTargetLowering", "::", "getConstraintType", "(", "const", "std", "::", "string", "&", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0", "]", ")", "{", "default", ":", "break", ";", "case", "'b'", ":", "case", "'r'", ":", "case", "'h'", ":", "case", "'c'", ":", "case", "'l'", ":", "case", "'f'", ":", "case", "'d'", ":", "case", "'0'", ":", "case", "'N'", ":", "return", "C_RegisterClass", ";", "}", "}", "return", "TargetLowering", "::", "getConstraintType", "(", "Constraint", ")", ";", "}", "</s>" ]

[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]

[ "NVPTX", "NVPTX", "NVPTX", "1", "0" ]

NVPTXISelLowering1

getConstraintType

NVPTX

GPU

LLVM

19,488

80

1

[]

[ "<s>", "void", "neon_split_vcombine", "(", "rtx", "operands", "[", "3", "]", ")", "{", "unsigned", "int", "dest", "=", "REGNO", "(", "operands", "[", "0", "]", ")", ";", "unsigned", "int", "src1", "=", "REGNO", "(", "operands", "[", "1", "]", ")", ";", "unsigned", "int", "src2", "=", "REGNO", "(", "operands", "[", "2", "]", ")", ";", "machine_mode", "halfmode", "=", "GET_MODE", "(", "operands", "[", "1", "]", ")", ";", "unsigned", "int", "halfregs", "=", "HARD_REGNO_NREGS", "(", "src1", ",", "halfmode", ")", ";", "rtx", "destlo", ",", "desthi", ";", "if", "(", "src1", "==", "dest", "&&", "src2", "==", "dest", "+", "halfregs", ")", "{", "emit_note", "(", "NOTE_INSN_DELETED", ")", ";", "return", ";", "}", "destlo", "=", "gen_rtx_REG_offset", "(", "operands", "[", "0", "]", ",", "halfmode", ",", "dest", ",", "0", ")", ";", "desthi", "=", "gen_rtx_REG_offset", "(", "operands", "[", "0", "]", ",", "halfmode", ",", "dest", "+", "halfregs", ",", "GET_MODE_SIZE", "(", "halfmode", ")", ")", ";", "if", "(", "src2", "==", "dest", "&&", "src1", "==", "dest", "+", "halfregs", ")", "{", "rtx", "x", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "destlo", ",", "operands", "[", "1", "]", ")", ";", "rtx", "y", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "desthi", ",", "operands", "[", "2", "]", ")", ";", "emit_insn", "(", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "2", ",", "x", ",", "y", ")", ")", ")", ";", "return", ";", "}", "if", "(", "!", "reg_overlap_mentioned_p", "(", "operands", "[", "2", "]", ",", "destlo", ")", ")", "{", "if", "(", "src1", "!=", "dest", ")", "emit_move_insn", "(", "destlo", ",", "operands", "[", "1", "]", ")", ";", "if", "(", "src2", "!=", "dest", "+", "halfregs", ")", "emit_move_insn", "(", "desthi", ",", "operands", "[", "2", "]", ")", ";", "}", "else", "{", "if", "(", "src2", "!=", "dest", "+", "halfregs", ")", "emit_move_insn", "(", "desthi", ",", "operands", "[", "2", "]", ")", ";", "if", "(", "src1", "!=", "dest", ")", "emit_move_insn", "(", "destlo", ",", "operands", "[", "1", "]", ")", ";", "}", "}", "</s>" ]

[ "Split", "operands", "into", "moves", "from", "op", "[", "1", "]", "+", "op", "[", "2", "]", "into", "op", "[", "0", "]", "." ]

[ "arm", "3", "0", "1", "2", "1", "0", "0", "0", "1", "2", "2", "2", "1", "2", "2", "1" ]

arm4

neon_split_vcombine

arm

CPU

GCC

19,489

281

1

[]

[ "<s>", "void", "TL45RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "II", ";", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"\\nFunction : \"", "<<", "MF", ".", "getName", "(", ")", "<<", "\"\\n\"", ";", "dbgs", "(", ")", "<<", "\"<--------->\\n\"", "<<", "MI", ")", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "getIndex", "(", ")", ";", "uint64_t", "StackSize", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "getStackSize", "(", ")", ";", "int64_t", "SPOffset", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "getObjectOffset", "(", "FrameIndex", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"FrameIndex : \"", "<<", "FrameIndex", "<<", "\"\\n\"", "<<", "\"spOffset : \"", "<<", "SPOffset", "<<", "\"\\n\"", "<<", "\"stackSize : \"", "<<", "StackSize", "<<", "\"\\n\"", "<<", "\"alignment : \"", "<<", "MF", ".", "getFrameInfo", "(", ")", ".", "getObjectAlignment", "(", "FrameIndex", ")", "<<", "\"\\n\"", ")", ";", "unsigned", "OpNo", "=", "FIOperandNum", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", ".", "getCalleeSavedInfo", "(", ")", ";", "int", "MinCSFI", "=", "0", ";", "int", "MaxCSFI", "=", "-", "1", ";", "if", "(", "CSI", ".", "size", "(", ")", ")", "{", "MinCSFI", "=", "CSI", "[", "0", "]", ".", "getFrameIdx", "(", ")", ";", "MaxCSFI", "=", "CSI", "[", "CSI", ".", "size", "(", ")", "-", "1", "]", ".", "getFrameIdx", "(", ")", ";", "}", "unsigned", "FrameReg", ";", "FrameReg", "=", "TL45", "::", "sp", ";", "int64_t", "Offset", ";", "bool", "IsKill", "=", "false", ";", "Offset", "=", "SPOffset", "+", "(", "int64_t", ")", "StackSize", ";", "Offset", "+=", "MI", ".", "getOperand", "(", "OpNo", "+", "1", ")", ".", "getImm", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Offset : \"", "<<", "Offset", "<<", "\"\\n\"", "<<", "\"<--------->\\n\"", ")", ";", "if", "(", "!", "MI", ".", "isDebugValue", "(", ")", "&&", "!", "TL45InstrInfo", "::", "validImmediate", "(", "MI", ".", "getOpcode", "(", ")", ",", "FrameReg", ",", "Offset", ")", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "II", "->", "getDebugLoc", "(", ")", ";", "unsigned", "NewImm", ";", "const", "TL45InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "TL45InstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "FrameReg", "=", "TII", ".", "loadImmediate", "(", "FrameReg", ",", "Offset", ",", "MBB", ",", "II", ",", "DL", ",", "NewImm", ")", ";", "Offset", "=", "SignExtend64", "<", "16", ">", "(", "NewImm", ")", ";", "}", "MI", ".", "getOperand", "(", "OpNo", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "IsKill", ")", ";", "MI", ".", "getOperand", "(", "OpNo", "+", "1", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "}", "</s>" ]

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "TL45", "TL45", "\"\\nFunction : \"", "\"\\n\"", "\"<--------->\\n\"", "\"FrameIndex : \"", "\"\\n\"", "\"spOffset : \"", "\"\\n\"", "\"stackSize : \"", "\"\\n\"", "\"alignment : \"", "\"\\n\"", "0", "1", "0", "1", "TL45::sp", "1", "\"Offset : \"", "\"\\n\"", "\"<--------->\\n\"", "TL45", "TL45", "TL45", "16", "1" ]

TL45RegisterInfo

eliminateFrameIndex

TL45

MPU

LLVM

19,490

422

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "SparcTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "*", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0", "]", ")", "{", "case", "'r'", ":", "if", "(", "VT", "==", "MVT", "::", "v2i32", ")", "return", "std", "::", "make_pair", "(", "0U", ",", "&", "SP", "::", "IntPairRegClass", ")", ";", "else", "return", "std", "::", "make_pair", "(", "0U", ",", "&", "SP", "::", "IntRegsRegClass", ")", ";", "}", "}", "else", "if", "(", "!", "Constraint", ".", "empty", "(", ")", "&&", "Constraint", ".", "size", "(", ")", "<=", "5", "&&", "Constraint", "[", "0", "]", "==", "'{'", "&&", "*", "(", "Constraint", ".", "end", "(", ")", "-", "1", ")", "==", "'}'", ")", "{", "StringRef", "name", "(", "Constraint", ".", "data", "(", ")", "+", "1", ",", "Constraint", ".", "size", "(", ")", "-", "2", ")", ";", "uint64_t", "intVal", "=", "0", ";", "if", "(", "name", ".", "substr", "(", "0", ",", "1", ")", ".", "equals", "(", "\"r\"", ")", "&&", "!", "name", ".", "substr", "(", "1", ")", ".", "getAsInteger", "(", "10", ",", "intVal", ")", "&&", "intVal", "<=", "31", ")", "{", "const", "char", "regTypes", "[", "]", "=", "{", "'g'", ",", "'o'", ",", "'l'", ",", "'i'", "}", ";", "char", "regType", "=", "regTypes", "[", "intVal", "/", "8", "]", ";", "char", "regIdx", "=", "'0'", "+", "(", "intVal", "%", "8", ")", ";", "char", "tmp", "[", "]", "=", "{", "'{'", ",", "regType", ",", "regIdx", ",", "'}'", ",", "0", "}", ";", "std", "::", "string", "newConstraint", "=", "std", "::", "string", "(", "tmp", ")", ";", "return", "TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "TRI", ",", "newConstraint", ",", "VT", ")", ";", "}", "}", "return", "TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "TRI", ",", "Constraint", ",", "VT", ")", ";", "}", "</s>" ]

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "Sparc", "Sparc", "1", "0", "MVT::v2i32", "0U", "SP::IntPairRegClass", "0U", "SP::IntRegsRegClass", "5", "0", "1", "1", "2", "0", "0", "1", "\"r\"", "1", "10", "31", "8", "8", "0" ]

SparcISelLowering

getRegForInlineAsmConstraint

Sparc

CPU

LLVM

19,491

279

1

[]

[ "<s>", "unsigned", "getNumBlocks", "(", ")", "const", "override", "{", "return", "Unit", "->", "getNumBlocks", "(", ")", ";", "}", "</s>" ]

[ "Get", "the", "number", "of", "blocks", "in", "this", "loop", "in", "constant", "time", "." ]

[ "WebAssembly" ]

WebAssemblySortRegion

getNumBlocks

WebAssembly

Virtual ISA

LLVM

19,492

15

1

[]

[ "<s>", "static", "void", "ix86_set_current_function", "(", "tree", "fndecl", ")", "{", "if", "(", "fndecl", "==", "ix86_previous_fndecl", ")", "{", "if", "(", "fndecl", "!=", "NULL_TREE", ")", "{", "ix86_set_func_type", "(", "fndecl", ")", ";", "ix86_set_indirect_branch_type", "(", "fndecl", ")", ";", "}", "return", ";", "}", "tree", "old_tree", ";", "if", "(", "ix86_previous_fndecl", "==", "NULL_TREE", ")", "old_tree", "=", "target_option_current_node", ";", "else", "if", "(", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "ix86_previous_fndecl", ")", ")", "old_tree", "=", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "ix86_previous_fndecl", ")", ";", "else", "old_tree", "=", "target_option_default_node", ";", "if", "(", "fndecl", "==", "NULL_TREE", ")", "{", "if", "(", "old_tree", "!=", "target_option_current_node", ")", "ix86_reset_previous_fndecl", "(", ")", ";", "return", ";", "}", "ix86_set_func_type", "(", "fndecl", ")", ";", "ix86_set_indirect_branch_type", "(", "fndecl", ")", ";", "tree", "new_tree", "=", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "fndecl", ")", ";", "if", "(", "new_tree", "==", "NULL_TREE", ")", "new_tree", "=", "target_option_default_node", ";", "if", "(", "old_tree", "!=", "new_tree", ")", "{", "cl_target_option_restore", "(", "&", "global_options", ",", "TREE_TARGET_OPTION", "(", "new_tree", ")", ")", ";", "if", "(", "TREE_TARGET_GLOBALS", "(", "new_tree", ")", ")", "restore_target_globals", "(", "TREE_TARGET_GLOBALS", "(", "new_tree", ")", ")", ";", "else", "if", "(", "new_tree", "==", "target_option_default_node", ")", "restore_target_globals", "(", "&", "default_target_globals", ")", ";", "else", "TREE_TARGET_GLOBALS", "(", "new_tree", ")", "=", "save_target_globals_default_opts", "(", ")", ";", "}", "ix86_previous_fndecl", "=", "fndecl", ";", "static", "bool", "prev_no_caller_saved_registers", ";", "if", "(", "TARGET_64BIT", "&&", "(", "call_used_regs", "[", "SI_REG", "]", "==", "(", "cfun", "->", "machine", "->", "call_abi", "==", "MS_ABI", ")", ")", ")", "reinit_regs", "(", ")", ";", "else", "if", "(", "prev_no_caller_saved_registers", "!=", "cfun", "->", "machine", "->", "no_caller_saved_registers", ")", "reinit_regs", "(", ")", ";", "if", "(", "cfun", "->", "machine", "->", "func_type", "!=", "TYPE_NORMAL", "||", "cfun", "->", "machine", "->", "no_caller_saved_registers", ")", "{", "const", "char", "*", "isa", ";", "if", "(", "TARGET_SSE", ")", "isa", "=", "\"SSE\"", ";", "else", "if", "(", "TARGET_MMX", ")", "isa", "=", "\"MMX/3Dnow\"", ";", "else", "if", "(", "TARGET_80387", ")", "isa", "=", "\"80387\"", ";", "else", "isa", "=", "NULL", ";", "if", "(", "isa", "!=", "NULL", ")", "{", "if", "(", "cfun", "->", "machine", "->", "func_type", "!=", "TYPE_NORMAL", ")", "sorry", "(", "cfun", "->", "machine", "->", "func_type", "==", "TYPE_EXCEPTION", "?", "G_", "(", "\"%s instructions aren%'t allowed in an\"", "\" exception service routine\"", ")", ":", "G_", "(", "\"%s instructions aren%'t allowed in an\"", "\" interrupt service routine\"", ")", ",", "isa", ")", ";", "else", "sorry", "(", "\"%s instructions aren%'t allowed in a function with \"", "\"the %<no_caller_saved_registers%> attribute\"", ",", "isa", ")", ";", "cfun", "->", "machine", "->", "func_type", "=", "TYPE_NORMAL", ";", "cfun", "->", "machine", "->", "no_caller_saved_registers", "=", "false", ";", "}", "}", "prev_no_caller_saved_registers", "=", "cfun", "->", "machine", "->", "no_caller_saved_registers", ";", "}", "</s>" ]

[ "Establish", "appropriate", "back-end", "context", "for", "processing", "the", "function", "FNDECL", ".", "The", "argument", "might", "be", "NULL", "to", "indicate", "processing", "at", "top", "level", ",", "outside", "of", "any", "function", "scope", "." ]

[ "i386", "\"SSE\"", "\"MMX/3Dnow\"", "\"80387\"", "\"%s instructions aren%'t allowed in an\"", "\" exception service routine\"", "\"%s instructions aren%'t allowed in an\"", "\" interrupt service routine\"", "\"%s instructions aren%'t allowed in a function with \"", "\"the %<no_caller_saved_registers%> attribute\"" ]

i3868

ix86_set_current_function

i386

CPU

GCC

19,493

353

1

[]

[ "<s>", "static", "bool", "swap_top_of_ready_list", "(", "rtx_insn", "*", "*", "ready", ",", "int", "n_ready", ")", "{", "rtx_insn", "*", "top", "=", "ready", "[", "n_ready", "-", "1", "]", ";", "rtx_insn", "*", "next", "=", "ready", "[", "n_ready", "-", "2", "]", ";", "rtx", "set", ";", "sd_iterator_def", "sd_it", ";", "dep_t", "dep", ";", "int", "clock1", "=", "-", "1", ";", "int", "clock2", "=", "-", "1", ";", "if", "(", "!", "TARGET_CPU_P", "(", "SILVERMONT", ")", "&&", "!", "TARGET_CPU_P", "(", "INTEL", ")", ")", "return", "false", ";", "if", "(", "!", "NONDEBUG_INSN_P", "(", "top", ")", ")", "return", "false", ";", "if", "(", "!", "NONJUMP_INSN_P", "(", "top", ")", ")", "return", "false", ";", "if", "(", "!", "NONDEBUG_INSN_P", "(", "next", ")", ")", "return", "false", ";", "if", "(", "!", "NONJUMP_INSN_P", "(", "next", ")", ")", "return", "false", ";", "set", "=", "single_set", "(", "top", ")", ";", "if", "(", "!", "set", ")", "return", "false", ";", "set", "=", "single_set", "(", "next", ")", ";", "if", "(", "!", "set", ")", "return", "false", ";", "if", "(", "INSN_PRIORITY_KNOWN", "(", "top", ")", "&&", "INSN_PRIORITY_KNOWN", "(", "next", ")", ")", "{", "if", "(", "INSN_PRIORITY", "(", "top", ")", "!=", "INSN_PRIORITY", "(", "next", ")", ")", "return", "false", ";", "FOR_EACH_DEP", "(", "top", ",", "SD_LIST_RES_BACK", ",", "sd_it", ",", "dep", ")", "{", "rtx", "pro", ";", "pro", "=", "DEP_PRO", "(", "dep", ")", ";", "if", "(", "!", "NONDEBUG_INSN_P", "(", "pro", ")", ")", "continue", ";", "if", "(", "INSN_TICK", "(", "pro", ")", ">", "clock1", ")", "clock1", "=", "INSN_TICK", "(", "pro", ")", ";", "}", "FOR_EACH_DEP", "(", "next", ",", "SD_LIST_RES_BACK", ",", "sd_it", ",", "dep", ")", "{", "rtx", "pro", ";", "pro", "=", "DEP_PRO", "(", "dep", ")", ";", "if", "(", "!", "NONDEBUG_INSN_P", "(", "pro", ")", ")", "continue", ";", "if", "(", "INSN_TICK", "(", "pro", ")", ">", "clock2", ")", "clock2", "=", "INSN_TICK", "(", "pro", ")", ";", "}", "if", "(", "clock1", "==", "clock2", ")", "{", "enum", "attr_memory", "memory1", ",", "memory2", ";", "memory1", "=", "get_attr_memory", "(", "top", ")", ";", "memory2", "=", "get_attr_memory", "(", "next", ")", ";", "if", "(", "memory2", "==", "MEMORY_LOAD", "&&", "memory1", "!=", "MEMORY_LOAD", ")", "return", "true", ";", "}", "return", "(", "bool", ")", "(", "clock2", "<", "clock1", ")", ";", "}", "return", "false", ";", "}", "</s>" ]

[ "Try", "to", "find", "the", "best", "candidate", "on", "the", "top", "of", "ready", "list", "if", "two", "insns", "have", "the", "same", "priority", "-", "candidate", "is", "best", "if", "its", "dependees", "were", "scheduled", "earlier", ".", "Applied", "for", "Silvermont", "only", ".", "Return", "true", "if", "top", "2", "insns", "must", "be", "interchanged", "." ]

[ "i386", "1", "2", "1", "1" ]

x86-tune-sched-atom

swap_top_of_ready_list

i386

CPU

GCC

19,494

327

1

[]

[ "<s>", "X86TargetMachine", "::", "X86TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "JIT", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "TT", ")", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "getEffectiveRelocModel", "(", "TT", ",", "RM", ")", ",", "getEffectiveCodeModel", "(", "CM", ",", "JIT", ",", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "x86_64", ")", ",", "OL", ")", ",", "TLOF", "(", "createTLOF", "(", "getTargetTriple", "(", ")", ")", ")", "{", "if", "(", "(", "TT", ".", "isOSWindows", "(", ")", "&&", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "x86_64", ")", "||", "TT", ".", "isPS4", "(", ")", "||", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", "this", "->", "Options", ".", "TrapUnreachable", "=", "true", ";", "initAsmInfo", "(", ")", ";", "}", "</s>" ]

[ "Create", "an", "X86", "target", "." ]

[ "X86", "X86", "X86" ]

X86TargetMachine38

X86TargetMachine

X86

CPU

LLVM

19,495

149

1

[]

[ "<s>", "bool", "TeeRISCFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "MFI", "->", "isFrameAddressTaken", "(", ")", ";", "}", "</s>" ]

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "TeeRISC", "TeeRISC" ]

TeeRISCFrameLowering

hasFP

TeeRISC

CPU

LLVM

19,496

50

1

[]

[ "<s>", "MachineBasicBlock", "*", "SHUXITargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "BB", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "assert", "(", "Opc", "==", "SHUXI", "::", "Select", "&&", "\"Unexpected instr type to insert\"", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "I", "=", "++", "BB", "->", "getIterator", "(", ")", ";", "MachineBasicBlock", "*", "thisMBB", "=", "BB", ";", "MachineFunction", "*", "F", "=", "BB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "copy0MBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "copy1MBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "insert", "(", "I", ",", "copy0MBB", ")", ";", "F", "->", "insert", "(", "I", ",", "copy1MBB", ")", ";", "copy1MBB", "->", "splice", "(", "copy1MBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "copy1MBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "copy0MBB", ")", ";", "BB", "->", "addSuccessor", "(", "copy1MBB", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", ".", "get", "(", "SHUXI", "::", "JCC", ")", ")", ".", "addMBB", "(", "copy1MBB", ")", ".", "addImm", "(", "MI", ".", "getOperand", "(", "3", ")", ".", "getImm", "(", ")", ")", ";", "BB", "=", "copy0MBB", ";", "BB", "->", "addSuccessor", "(", "copy1MBB", ")", ";", "BB", "=", "copy1MBB", ";", "BuildMI", "(", "*", "BB", ",", "BB", "->", "begin", "(", ")", ",", "dl", ",", "TII", ".", "get", "(", "SHUXI", "::", "PHI", ")", ",", "MI", ".", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "2", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "copy0MBB", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "1", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "thisMBB", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "BB", ";", "}", "</s>" ]

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "SHUXI", "SHUXI", "SHUXI::Select", "\"Unexpected instr type to insert\"", "SHUXI::JCC", "3", "SHUXI::PHI", "0", "2", "1" ]

SHUXIISelLowering

EmitInstrWithCustomInserter

SHUXI

CPU

LLVM

19,497

328

1

[]

[ "<s>", "DecodeStatus", "RISCVDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "CS", ")", "const", "{", "uint32_t", "Insn", ";", "DecodeStatus", "Result", ";", "if", "(", "(", "Bytes", "[", "0", "]", "&", "0x3", ")", "==", "0x3", ")", "{", "if", "(", "Bytes", ".", "size", "(", ")", "<", "4", ")", "{", "Size", "=", "0", ";", "return", "MCDisassembler", "::", "Fail", ";", "}", "Insn", "=", "support", "::", "endian", "::", "read32le", "(", "Bytes", ".", "data", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Trying RISCV32 table :\\n\"", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTable32", ",", "MI", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "Size", "=", "4", ";", "}", "else", "{", "if", "(", "Bytes", ".", "size", "(", ")", "<", "2", ")", "{", "Size", "=", "0", ";", "return", "MCDisassembler", "::", "Fail", ";", "}", "Insn", "=", "support", "::", "endian", "::", "read16le", "(", "Bytes", ".", "data", "(", ")", ")", ";", "if", "(", "!", "STI", ".", "getFeatureBits", "(", ")", "[", "RISCV", "::", "Feature64Bit", "]", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Trying RISCV32Only_16 table (16-bit Instruction):\\n\"", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableRISCV32Only_16", ",", "MI", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "2", ";", "return", "Result", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Trying RISCV_C table (16-bit Instruction):\\n\"", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTable16", ",", "MI", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "Size", "=", "2", ";", "}", "return", "Result", ";", "}", "</s>" ]

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "RISCV", "RISCV", "0", "0x3", "0x3", "4", "0", "support::endian", "\"Trying RISCV32 table :\\n\"", "4", "2", "0", "support::endian", "RISCV::Feature64Bit", "\"Trying RISCV32Only_16 table (16-bit Instruction):\\n\"", "RISCV", "2", "\"Trying RISCV_C table (16-bit Instruction):\\n\"", "2" ]

RISCVDisassembler16

getInstruction

RISCV

CPU

LLVM

19,498

247

1

[]

[ "<s>", "void", "aarch64_print_patchable_function_entry", "(", "FILE", "*", "file", ",", "unsigned", "HOST_WIDE_INT", "patch_area_size", ",", "bool", "record_p", ")", "{", "if", "(", "cfun", "->", "machine", "->", "label_is_assembled", "&&", "aarch64_bti_enabled", "(", ")", "&&", "!", "cgraph_node", "::", "get", "(", "cfun", "->", "decl", ")", "->", "only_called_directly_p", "(", ")", ")", "{", "rtx_insn", "*", "insn", "=", "next_real_nondebug_insn", "(", "get_insns", "(", ")", ")", ";", "if", "(", "insn", "&&", "INSN_P", "(", "insn", ")", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "UNSPEC_VOLATILE", "&&", "XINT", "(", "PATTERN", "(", "insn", ")", ",", "1", ")", "==", "UNSPECV_BTI_C", ")", "delete_insn", "(", "insn", ")", ";", "asm_fprintf", "(", "file", ",", "\"\\thint\\t34 // bti c\\n\"", ")", ";", "}", "default_print_patchable_function_entry", "(", "file", ",", "patch_area_size", ",", "record_p", ")", ";", "}", "</s>" ]

[ "Implement", "PRINT_PATCHABLE_FUNCTION_ENTRY", ".", "Check", "if", "the", "patch", "area", "is", "after", "the", "function", "label", "and", "emit", "a", "BTI", "if", "necessary", "." ]

[ "aarch64", "1", "\"\\thint\\t34 // bti c\\n\"" ]

aarch64

aarch64_print_patchable_function_entry

aarch64

CPU

GCC

19,499

107

1

[]