docz1105/ComBack · Datasets at Hugging Face

ground_truth sequencelengths 8 512	natrual_language sequencelengths 1 243	TS_V_token sequencelengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token sequencelengths 0 0
[ "<s>", "bool", "AArch64InstrInfo", "::", "optimizeCondBranch", "(", "MachineInstr", "", "MI", ")", "const", "{", "bool", "IsNegativeBranch", "=", "false", ";", "bool", "IsTestAndBranch", "=", "false", ";", "unsigned", "TargetBBInMI", "=", "0", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unknown branch instruction?\"", ")", ";", "case", "AArch64", "::", "Bcc", ":", "return", "false", ";", "case", "AArch64", "::", "CBZW", ":", "case", "AArch64", "::", "CBZX", ":", "TargetBBInMI", "=", "1", ";", "break", ";", "case", "AArch64", "::", "CBNZW", ":", "case", "AArch64", "::", "CBNZX", ":", "TargetBBInMI", "=", "1", ";", "IsNegativeBranch", "=", "true", ";", "break", ";", "case", "AArch64", "::", "TBZW", ":", "case", "AArch64", "::", "TBZX", ":", "TargetBBInMI", "=", "2", ";", "IsTestAndBranch", "=", "true", ";", "break", ";", "case", "AArch64", "::", "TBNZW", ":", "case", "AArch64", "::", "TBNZX", ":", "TargetBBInMI", "=", "2", ";", "IsNegativeBranch", "=", "true", ";", "IsTestAndBranch", "=", "true", ";", "break", ";", "}", "if", "(", "IsTestAndBranch", "&&", "MI", "->", "getOperand", "(", "1", ")", ".", "getImm", "(", ")", ")", "return", "false", ";", "assert", "(", "MI", "->", "getParent", "(", ")", "&&", "\"Incomplete machine instruciton\\n\"", ")", ";", "MachineBasicBlock", "", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineFunction", "", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "", "MRI", "=", "&", "MF", "->", "getRegInfo", "(", ")", ";", "unsigned", "VReg", "=", "MI", "->", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "VReg", ")", ")", "return", "false", ";", "MachineInstr", "", "DefMI", "=", "MRI", "->", "getVRegDef", "(", "VReg", ")", ";", "if", "(", "!", "(", "DefMI", "->", "getOpcode", "(", ")", "==", "AArch64", "::", "CSINCWr", "&&", "DefMI", "->", "getOperand", "(", "1", ")", ".", "getReg", "(", ")", "==", "AArch64", "::", "WZR", "&&", "DefMI", "->", "getOperand", "(", "2", ")", ".", "getReg", "(", ")", "==", "AArch64", "::", "WZR", ")", "&&", "!", "(", "DefMI", "->", "getOpcode", "(", ")", "==", "AArch64", "::", "CSINCXr", "&&", "DefMI", "->", "getOperand", "(", "1", ")", ".", "getReg", "(", ")", "==", "AArch64", "::", "XZR", "&&", "DefMI", "->", "getOperand", "(", "2", ")", ".", "getReg", "(", ")", "==", "AArch64", "::", "XZR", ")", ")", "return", "false", ";", "if", "(", "DefMI", "->", "findRegisterDefOperandIdx", "(", "AArch64", "::", "NZCV", ",", "true", ")", "!=", "-", "1", ")", "return", "false", ";", "AArch64CC", "::", "CondCode", "CC", "=", "(", "AArch64CC", "::", "CondCode", ")", "DefMI", "->", "getOperand", "(", "3", ")", ".", "getImm", "(", ")", ";", "bool", "CheckOnlyCCWrites", "=", "true", ";", "if", "(", "modifiesConditionCode", "(", "DefMI", ",", "MI", ",", "CheckOnlyCCWrites", ",", "&", "getRegisterInfo", "(", ")", ")", ")", "return", "false", ";", "MachineBasicBlock", "&", "RefToMBB", "=", "", "MBB", ";", "MachineBasicBlock", "*", "TBB", "=", "MI", "->", "getOperand", "(", "TargetBBInMI", ")", ".", "getMBB", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "IsNegativeBranch", ")", "CC", "=", "AArch64CC", "::", "getInvertedCondCode", "(", "CC", ")", ";", "BuildMI", "(", "RefToMBB", ",", "MI", ",", "DL", ",", "get", "(", "AArch64", "::", "Bcc", ")", ")", ".", "addImm", "(", "CC", ")", ".", "addMBB", "(", "TBB", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "Replace", "csincr-branch", "sequence", "by", "simple", "conditional", "branch", "." ]	[ "AArch64", "AArch64", "0", "\"Unknown branch instruction?\"", "AArch64::Bcc", "AArch64::CBZW", "AArch64::CBZX", "1", "AArch64::CBNZW", "AArch64::CBNZX", "1", "AArch64::TBZW", "AArch64::TBZX", "2", "AArch64::TBNZW", "AArch64::TBNZX", "2", "1", "\"Incomplete machine instruciton\\n\"", "0", "AArch64::CSINCWr", "1", "AArch64::WZR", "2", "AArch64::WZR", "AArch64::CSINCXr", "1", "AArch64::XZR", "2", "AArch64::XZR", "AArch64::NZCV", "1", "AArch64CC::CondCode", "AArch64CC::CondCode", "3", "AArch64CC::getInvertedCondCode", "AArch64::Bcc" ]	AArch64InstrInfo1	optimizeCondBranch	AArch64	CPU	LLVM	18,800	464	1	[]
[ "<s>", "static", "void", "do_unlink", "(", "rtx", "spreg", ",", "HOST_WIDE_INT", "frame_size", ",", "bool", "all", ")", "{", "frame_size", "+=", "arg_area_size", "(", ")", ";", "if", "(", "all", "\|\|", "stack_frame_needed_p", "(", ")", ")", "emit_insn", "(", "gen_unlink", "(", ")", ")", ";", "else", "{", "rtx", "postinc", "=", "gen_rtx_MEM", "(", "Pmode", ",", "gen_rtx_POST_INC", "(", "Pmode", ",", "spreg", ")", ")", ";", "add_to_sp", "(", "spreg", ",", "frame_size", ",", "0", ")", ";", "if", "(", "must_save_fp_p", "(", ")", ")", "{", "rtx", "fpreg", "=", "gen_rtx_REG", "(", "Pmode", ",", "REG_FP", ")", ";", "emit_move_insn", "(", "fpreg", ",", "postinc", ")", ";", "emit_insn", "(", "gen_rtx_USE", "(", "VOIDmode", ",", "fpreg", ")", ")", ";", "}", "if", "(", "!", "current_function_is_leaf", ")", "{", "emit_move_insn", "(", "bfin_rets_rtx", ",", "postinc", ")", ";", "emit_insn", "(", "gen_rtx_USE", "(", "VOIDmode", ",", "bfin_rets_rtx", ")", ")", ";", "}", "}", "}", "</s>" ]	[ "Like", "do_link", ",", "but", "used", "for", "epilogues", "to", "deallocate", "the", "stack", "frame", "." ]	[ "bfin", "0" ]	bfin2	do_unlink	bfin	DSP	GCC	18,801	122	1	[]
[ "<s>", "unsigned", "RISCVAsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "AsmOp", ",", "unsigned", "Kind", ")", "{", "RISCVOperand", "&", "Op", "=", "static_cast", "<", "RISCVOperand", "&", ">", "(", "AsmOp", ")", ";", "if", "(", "!", "Op", ".", "isReg", "(", ")", ")", "return", "Match_InvalidOperand", ";", "Register", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "bool", "IsRegFPR64", "=", "RISCVMCRegisterClasses", "[", "RISCV", "::", "FPR64RegClassID", "]", ".", "contains", "(", "Reg", ")", ";", "bool", "IsRegFPR64C", "=", "RISCVMCRegisterClasses", "[", "RISCV", "::", "FPR64CRegClassID", "]", ".", "contains", "(", "Reg", ")", ";", "if", "(", "(", "IsRegFPR64", "&&", "Kind", "==", "MCK_FPR32", ")", "\|\|", "(", "IsRegFPR64C", "&&", "Kind", "==", "MCK_FPR32C", ")", ")", "{", "Op", ".", "Reg", ".", "RegNum", "=", "convertFPR64ToFPR32", "(", "Reg", ")", ";", "return", "Match_Success", ";", "}", "return", "Match_InvalidOperand", ";", "}", "</s>" ]	[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]	[ "RISCV", "RISCV", "RISCV", "RISCV", "RISCV", "RISCV::FPR64RegClassID", "RISCV", "RISCV::FPR64CRegClassID" ]	RISCVAsmParser13	validateTargetOperandClass	RISCV	CPU	LLVM	18,802	115	1	[]
[ "<s>", "bool", "PPCTargetLowering", "::", "getPreIndexedAddressParts", "(", "SDNode", "", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "!", "EnablePPCPreinc", ")", "return", "false", ";", "SDValue", "Ptr", ";", "EVT", "VT", ";", "if", "(", "LoadSDNode", "", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ")", "{", "Ptr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "}", "else", "if", "(", "StoreSDNode", "", "ST", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "N", ")", ")", "{", "ST", "=", "ST", ";", "Ptr", "=", "ST", "->", "getBasePtr", "(", ")", ";", "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "}", "else", "return", "false", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "false", ";", "if", "(", "VT", "!=", "MVT", "::", "i64", ")", "{", "if", "(", "!", "SelectAddressRegImm", "(", "Ptr", ",", "Offset", ",", "Base", ",", "DAG", ")", ")", "return", "false", ";", "}", "else", "{", "if", "(", "!", "SelectAddressRegImmShift", "(", "Ptr", ",", "Offset", ",", "Base", ",", "DAG", ")", ")", "return", "false", ";", "}", "if", "(", "LoadSDNode", "", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ")", "{", "if", "(", "LD", "->", "getValueType", "(", "0", ")", "==", "MVT", "::", "i64", "&&", "LD", "->", "getMemoryVT", "(", ")", "==", "MVT", "::", "i32", "&&", "LD", "->", "getExtensionType", "(", ")", "==", "ISD", "::", "SEXTLOAD", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Offset", ")", ")", "return", "false", ";", "}", "AM", "=", "ISD", "::", "PRE_INC", ";", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "the", "node", "'s", "address", "can", "be", "legally", "represented", "as", "pre-indexed", "load", "/", "store", "address", "." ]	[ "PowerPC", "PPC", "ISD::MemIndexedMode", "PPC", "MVT::i64", "0", "MVT::i64", "MVT::i32", "ISD::SEXTLOAD", "ISD::PRE_INC" ]	PPCISelLowering107	getPreIndexedAddressParts	PowerPC	CPU	LLVM	18,803	244	1	[]
[ "<s>", "static", "rsqrte_type", "get_rsqrte_type", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "E_DFmode", ":", "return", "gen_aarch64_rsqrtedf", ";", "case", "E_SFmode", ":", "return", "gen_aarch64_rsqrtesf", ";", "case", "E_V2DFmode", ":", "return", "gen_aarch64_rsqrtev2df", ";", "case", "E_V2SFmode", ":", "return", "gen_aarch64_rsqrtev2sf", ";", "case", "E_V4SFmode", ":", "return", "gen_aarch64_rsqrtev4sf", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "</s>" ]	[ "Select", "reciprocal", "square", "root", "initial", "estimate", "insn", "depending", "on", "machine", "mode", "." ]	[ "aarch64" ]	aarch645	get_rsqrte_type	aarch64	CPU	GCC	18,804	51	1	[]
[ "<s>", "int", "arm_no_early_store_addr_dep", "(", "rtx", "producer", ",", "rtx", "consumer", ")", "{", "rtx", "value", "=", "PATTERN", "(", "producer", ")", ";", "rtx", "addr", "=", "PATTERN", "(", "consumer", ")", ";", "if", "(", "GET_CODE", "(", "value", ")", "==", "COND_EXEC", ")", "value", "=", "COND_EXEC_CODE", "(", "value", ")", ";", "if", "(", "GET_CODE", "(", "value", ")", "==", "PARALLEL", ")", "value", "=", "XVECEXP", "(", "value", ",", "0", ",", "0", ")", ";", "value", "=", "XEXP", "(", "value", ",", "0", ")", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "COND_EXEC", ")", "addr", "=", "COND_EXEC_CODE", "(", "addr", ")", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "PARALLEL", ")", "addr", "=", "XVECEXP", "(", "addr", ",", "0", ",", "0", ")", ";", "addr", "=", "XEXP", "(", "addr", ",", "0", ")", ";", "return", "!", "reg_overlap_mentioned_p", "(", "value", ",", "addr", ")", ";", "}", "</s>" ]	[ "Return", "nonzero", "if", "the", "CONSUMER", "instruction", "(", "a", "store", ")", "does", "not", "need", "PRODUCER", "'s", "value", "to", "calculate", "the", "address", "." ]	[ "arm", "0", "0", "0", "0", "0", "0" ]	arm3	arm_no_early_store_addr_dep	arm	CPU	GCC	18,805	126	1	[]
[ "<s>", "bool", "AArch64CallLowering", "::", "isEligibleForTailCallOptimization", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "CallLoweringInfo", "&", "Info", ",", "SmallVectorImpl", "<", "ArgInfo", ">", "&", "InArgs", ",", "SmallVectorImpl", "<", "ArgInfo", ">", "&", "OutArgs", ")", "const", "{", "if", "(", "!", "Info", ".", "IsTailCall", ")", "return", "false", ";", "CallingConv", "::", "ID", "CalleeCC", "=", "Info", ".", "CallConv", ";", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "Function", "&", "CallerF", "=", "MF", ".", "getFunction", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Attempting to lower call as tail call\\n\"", ")", ";", "if", "(", "Info", ".", "SwiftErrorVReg", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"... Cannot handle tail calls with swifterror yet.\\n\"", ")", ";", "return", "false", ";", "}", "if", "(", "!", "mayTailCallThisCC", "(", "CalleeCC", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"... Calling convention cannot be tail called.\\n\"", ")", ";", "return", "false", ";", "}", "if", "(", "any_of", "(", "CallerF", ".", "args", "(", ")", ",", "[", "]", "(", "const", "Argument", "&", "A", ")", "{", "return", "A", ".", "hasByValAttr", "(", ")", "\|\|", "A", ".", "hasInRegAttr", "(", ")", "\|\|", "A", ".", "hasSwiftErrorAttr", "(", ")", ";", "}", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"... Cannot tail call from callers with byval, \"", "\"inreg, or swifterror arguments\\n\"", ")", ";", "return", "false", ";", "}", "if", "(", "Info", ".", "Callee", ".", "isGlobal", "(", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "Info", ".", "Callee", ".", "getGlobal", "(", ")", ";", "const", "Triple", "&", "TT", "=", "MF", ".", "getTarget", "(", ")", ".", "getTargetTriple", "(", ")", ";", "if", "(", "GV", "->", "hasExternalWeakLinkage", "(", ")", "&&", "(", "!", "TT", ".", "isOSWindows", "(", ")", "\|\|", "TT", ".", "isOSBinFormatELF", "(", ")", "\|\|", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"... Cannot tail call externally-defined function \"", "\"with weak linkage for this OS.\\n\"", ")", ";", "return", "false", ";", "}", "}", "if", "(", "canGuaranteeTCO", "(", "CalleeCC", ",", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", ")", ")", "return", "CalleeCC", "==", "CallerF", ".", "getCallingConv", "(", ")", ";", "assert", "(", "(", "!", "Info", ".", "IsVarArg", "\|\|", "CalleeCC", "==", "CallingConv", "::", "C", ")", "&&", "\"Unexpected variadic calling convention\"", ")", ";", "if", "(", "!", "doCallerAndCalleePassArgsTheSameWay", "(", "Info", ",", "MF", ",", "InArgs", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"... Caller and callee have incompatible calling conventions.\\n\"", ")", ";", "return", "false", ";", "}", "if", "(", "!", "areCalleeOutgoingArgsTailCallable", "(", "Info", ",", "MF", ",", "OutArgs", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"... Call is eligible for tail call optimization.\\n\"", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "call", "can", "be", "lowered", "as", "a", "tail", "call", "." ]	[ "AArch64", "AArch64", "\"Attempting to lower call as tail call\\n\"", "\"... Cannot handle tail calls with swifterror yet.\\n\"", "\"... Calling convention cannot be tail called.\\n\"", "\"... Cannot tail call from callers with byval, \"", "\"inreg, or swifterror arguments\\n\"", "\"... Cannot tail call externally-defined function \"", "\"with weak linkage for this OS.\\n\"", "\"Unexpected variadic calling convention\"", "\"... Caller and callee have incompatible calling conventions.\\n\"", "\"... Call is eligible for tail call optimization.\\n\"" ]	AArch64CallLowering13	isEligibleForTailCallOptimization	AArch64	CPU	LLVM	18,806	358	1	[]
[ "<s>", "bool", "Error", "(", "SMLoc", "L", ",", "const", "Twine", "&", "Msg", ",", "ArrayRef", "<", "SMRange", ">", "Ranges", "=", "None", ",", "bool", "MatchingInlineAsm", "=", "false", ")", "{", "if", "(", "MatchingInlineAsm", ")", "return", "true", ";", "return", "Parser", ".", "Error", "(", "L", ",", "Msg", ",", "Ranges", ")", ";", "}", "</s>" ]	[ "Return", "an", "error", "at", "the", "location", "L", ",", "with", "the", "message", "Msg", "." ]	[ "X86" ]	X86AsmParser (2)	Error	X86	CPU	LLVM	18,807	45	1	[]
[ "<s>", "unsigned", "LEGMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "return", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "}", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "\"unknown operand kind in printOperand\"", ")", ";", "const", "MCExpr", "", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCExpr", "::", "ExprKind", "Kind", "=", "Expr", "->", "getKind", "(", ")", ";", "if", "(", "Kind", "==", "MCExpr", "::", "Binary", ")", "{", "Expr", "=", "static_cast", "<", "const", "MCBinaryExpr", "", ">", "(", "Expr", ")", "->", "getLHS", "(", ")", ";", "Kind", "=", "Expr", "->", "getKind", "(", ")", ";", "}", "assert", "(", "Kind", "==", "MCExpr", "::", "SymbolRef", ")", ";", "unsigned", "FixupKind", ";", "switch", "(", "cast", "<", "MCSymbolRefExpr", ">", "(", "Expr", ")", "->", "getKind", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unknown fixup kind!\"", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_LEG_LO", ":", "{", "FixupKind", "=", "LEG", "::", "fixup_leg_mov_lo16_pcrel", ";", "break", ";", "}", "case", "MCSymbolRefExpr", "::", "VK_LEG_HI", ":", "{", "FixupKind", "=", "LEG", "::", "fixup_leg_mov_hi16_pcrel", ";", "break", ";", "}", "}", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "0", ",", "MO", ".", "getExpr", "(", ")", ",", "MCFixupKind", "(", "FixupKind", ")", ")", ")", ";", "return", "0", ";", "}", "</s>" ]	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "LEG", "LEG", "\"unknown operand kind in printOperand\"", "\"Unknown fixup kind!\"", "LEG", "LEG::fixup_leg_mov_lo16_pcrel", "LEG", "LEG::fixup_leg_mov_hi16_pcrel", "0", "0" ]	LEGMCCodeEmitter	getMachineOpValue	LEG	CPU	LLVM	18,808	237	1	[]
[ "<s>", "std", "::", "string", "getDataLayout", "(", ")", "const", "{", "const", "char", "*", "p", ";", "if", "(", "is64Bit", "(", ")", ")", "{", "p", "=", "\"E-p:64:64:64-i64:64:64-f64:64:64-f128:128:128-n32:64\"", ";", "}", "else", "{", "p", "=", "\"E-p:32:32:32-i64:64:64-f64:64:64-f128:64:64-n32\"", ";", "}", "return", "std", "::", "string", "(", "p", ")", ";", "}", "</s>" ]	[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]	[ "Sparc", "\"E-p:64:64:64-i64:64:64-f64:64:64-f128:128:128-n32:64\"", "\"E-p:32:32:32-i64:64:64-f64:64:64-f128:64:64-n32\"" ]	SparcSubtarget	getDataLayout	Sparc	CPU	LLVM	18,809	41	1	[]
[ "<s>", "SDValue", "X86TargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "unsigned", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "DebugLoc", "dl", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "{", "SmallVector", "<", "CCValAssign", ",", "16", ">", "RVLocs", ";", "bool", "Is64Bit", "=", "Subtarget", "->", "is64Bit", "(", ")", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "Ins", ",", "RetCC_X86", ")", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "EVT", "CopyVT", "=", "VA", ".", "getValVT", "(", ")", ";", "if", "(", "(", "CopyVT", "==", "MVT", "::", "f32", "\|\|", "CopyVT", "==", "MVT", "::", "f64", ")", "&&", "(", "(", "Is64Bit", "\|\|", "Ins", "[", "i", "]", ".", "Flags", ".", "isInReg", "(", ")", ")", "&&", "!", "Subtarget", "->", "hasSSE1", "(", ")", ")", ")", "{", "llvm_report_error", "(", "\"SSE register return with SSE disabled\"", ")", ";", "}", "if", "(", "(", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "ST0", "\|\|", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "ST1", ")", "&&", "isScalarFPTypeInSSEReg", "(", "VA", ".", "getValVT", "(", ")", ")", ")", "{", "CopyVT", "=", "MVT", "::", "f80", ";", "}", "SDValue", "Val", ";", "if", "(", "Is64Bit", "&&", "CopyVT", ".", "isVector", "(", ")", "&&", "CopyVT", ".", "getSizeInBits", "(", ")", "==", "64", ")", "{", "if", "(", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "XMM0", "\|\|", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "XMM1", ")", "{", "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "MVT", "::", "v2i64", ",", "InFlag", ")", ".", "getValue", "(", "1", ")", ";", "Val", "=", "Chain", ".", "getValue", "(", "0", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "dl", ",", "MVT", "::", "i64", ",", "Val", ",", "DAG", ".", "getConstant", "(", "0", ",", "MVT", "::", "i64", ")", ")", ";", "}", "else", "{", "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "MVT", "::", "i64", ",", "InFlag", ")", ".", "getValue", "(", "1", ")", ";", "Val", "=", "Chain", ".", "getValue", "(", "0", ")", ";", "}", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BIT_CONVERT", ",", "dl", ",", "CopyVT", ",", "Val", ")", ";", "}", "else", "{", "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "CopyVT", ",", "InFlag", ")", ".", "getValue", "(", "1", ")", ";", "Val", "=", "Chain", ".", "getValue", "(", "0", ")", ";", "}", "InFlag", "=", "Chain", ".", "getValue", "(", "2", ")", ";", "if", "(", "CopyVT", "!=", "VA", ".", "getValVT", "(", ")", ")", "{", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FP_ROUND", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ",", "DAG", ".", "getIntPtrConstant", "(", "1", ")", ")", ";", "}", "InVals", ".", "push_back", "(", "Val", ")", ";", "}", "return", "Chain", ";", "}", "</s>" ]	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]	[ "X86", "X86", "ISD::InputArg", "16", "X86", "0", "MVT::f32", "MVT::f64", "\"SSE register return with SSE disabled\"", "X86::ST0", "X86::ST1", "MVT::f80", "64", "X86::XMM0", "X86::XMM1", "MVT::v2i64", "1", "0", "ISD::EXTRACT_VECTOR_ELT", "MVT::i64", "0", "MVT::i64", "MVT::i64", "1", "0", "ISD::BIT_CONVERT", "1", "0", "2", "ISD::FP_ROUND", "1" ]	X86ISelLowering94	LowerCallResult	X86	CPU	LLVM	18,810	484	1	[]
[ "<s>", "static", "rtx", "or1k_adjust_atomic_subword", "(", "rtx", "orig_mem", ",", "rtx", "", "pshift", ",", "rtx", "", "pmask", ")", "{", "rtx", "addr", ",", "align", ",", "shift", ",", "mask", ",", "mem", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "orig_mem", ")", ";", "addr", "=", "XEXP", "(", "orig_mem", ",", "0", ")", ";", "addr", "=", "force_reg", "(", "Pmode", ",", "addr", ")", ";", "align", "=", "expand_binop", "(", "Pmode", ",", "and_optab", ",", "addr", ",", "GEN_INT", "(", "-", "4", ")", ",", "NULL_RTX", ",", "1", ",", "OPTAB_LIB_WIDEN", ")", ";", "mem", "=", "gen_rtx_MEM", "(", "SImode", ",", "align", ")", ";", "MEM_VOLATILE_P", "(", "mem", ")", "=", "MEM_VOLATILE_P", "(", "orig_mem", ")", ";", "if", "(", "MEM_ALIAS_SET", "(", "orig_mem", ")", "==", "ALIAS_SET_MEMORY_BARRIER", ")", "set_mem_alias_set", "(", "mem", ",", "ALIAS_SET_MEMORY_BARRIER", ")", ";", "rtx", "mode_mask", "=", "GEN_INT", "(", "mode", "==", "QImode", "?", "3", ":", "2", ")", ";", "shift", "=", "expand_binop", "(", "SImode", ",", "and_optab", ",", "gen_lowpart", "(", "SImode", ",", "addr", ")", ",", "mode_mask", ",", "NULL_RTX", ",", "1", ",", "OPTAB_LIB_WIDEN", ")", ";", "if", "(", "BYTES_BIG_ENDIAN", ")", "shift", "=", "expand_binop", "(", "SImode", ",", "xor_optab", ",", "shift", ",", "mode_mask", ",", "shift", ",", "1", ",", "OPTAB_LIB_WIDEN", ")", ";", "shift", "=", "expand_binop", "(", "SImode", ",", "ashl_optab", ",", "shift", ",", "GEN_INT", "(", "3", ")", ",", "shift", ",", "1", ",", "OPTAB_LIB_WIDEN", ")", ";", "", "pshift", "=", "shift", ";", "mask", "=", "expand_binop", "(", "SImode", ",", "ashl_optab", ",", "GEN_INT", "(", "GET_MODE_MASK", "(", "mode", ")", ")", ",", "shift", ",", "NULL_RTX", ",", "1", ",", "OPTAB_LIB_WIDEN", ")", ";", "", "pmask", "=", "mask", ";", "return", "mem", ";", "}", "</s>" ]	[ "A", "subroutine", "of", "the", "various", "atomic", "expanders", ".", "For", "sub-word", "operations", ",", "we", "must", "adjust", "things", "to", "operate", "on", "SImode", ".", "Given", "the", "original", "MEM", ",", "return", "a", "new", "aligned", "memory", ".", "Also", "build", "and", "return", "the", "quantities", "by", "which", "to", "shift", "and", "mask", "." ]	[ "or1k", "0", "4", "1", "3", "2", "1", "1", "3", "1", "1" ]	or1k	or1k_adjust_atomic_subword	or1k	CPU	GCC	18,811	233	1	[]
[ "<s>", "static", "bool", "v850_rtx_ok_for_base_p", "(", "const_rtx", "x", ",", "bool", "strict_p", ")", "{", "return", "(", "(", "REG_P", "(", "x", ")", "&&", "v850_reg_ok_for_base_p", "(", "x", ",", "strict_p", ")", ")", "\|\|", "(", "SUBREG_P", "(", "x", ")", "&&", "REG_P", "(", "SUBREG_REG", "(", "x", ")", ")", "&&", "v850_reg_ok_for_base_p", "(", "SUBREG_REG", "(", "x", ")", ",", "strict_p", ")", ")", ")", ";", "}", "</s>" ]	[ "Accept", "either", "REG", "or", "SUBREG", "where", "a", "register", "is", "valid", "." ]	[ "v850" ]	v850	v850_rtx_ok_for_base_p	v850	MPU	GCC	18,812	54	1	[]
[ "<s>", "int", "NVPTXFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "FrameReg", "=", "NVPTX", "::", "VRDepot", ";", "return", "MFI", ".", "getObjectOffset", "(", "FI", ")", "-", "getOffsetOfLocalArea", "(", ")", ";", "}", "</s>" ]	[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]	[ "NVPTX", "NVPTX", "NVPTX::VRDepot" ]	NVPTXFrameLowering18	getFrameIndexReference	NVPTX	GPU	LLVM	18,813	49	1	[]
[ "<s>", "bool", "HexagonPassConfig", "::", "addInstSelector", "(", ")", "{", "HexagonTargetMachine", "&", "TM", "=", "getHexagonTargetMachine", "(", ")", ";", "bool", "NoOpt", "=", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", ";", "if", "(", "!", "NoOpt", ")", "addPass", "(", "createHexagonOptimizeSZextends", "(", ")", ")", ";", "addPass", "(", "createHexagonISelDag", "(", "TM", ",", "getOptLevel", "(", ")", ")", ")", ";", "if", "(", "!", "NoOpt", ")", "{", "if", "(", "EnableVExtractOpt", ")", "addPass", "(", "createHexagonVExtract", "(", ")", ")", ";", "if", "(", "EnableGenPred", ")", "addPass", "(", "createHexagonGenPredicate", "(", ")", ")", ";", "if", "(", "EnableLoopResched", ")", "addPass", "(", "createHexagonLoopRescheduling", "(", ")", ")", ";", "if", "(", "!", "DisableHSDR", ")", "addPass", "(", "createHexagonSplitDoubleRegs", "(", ")", ")", ";", "if", "(", "EnableBitSimplify", ")", "addPass", "(", "createHexagonBitSimplify", "(", ")", ")", ";", "addPass", "(", "createHexagonPeephole", "(", ")", ")", ";", "if", "(", "!", "DisableHCP", ")", "{", "addPass", "(", "createHexagonConstPropagationPass", "(", ")", ")", ";", "addPass", "(", "&", "UnreachableMachineBlockElimID", ")", ";", "}", "if", "(", "EnableGenInsert", ")", "addPass", "(", "createHexagonGenInsert", "(", ")", ")", ";", "if", "(", "EnableEarlyIf", ")", "addPass", "(", "createHexagonEarlyIfConversion", "(", ")", ")", ";", "}", "return", "false", ";", "}", "</s>" ]	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]	HexagonTargetMachine	addInstSelector	Hexagon	DSP	LLVM	18,814	168	1	[]
[ "<s>", "void", "get_ppc476_thunk_name", "(", "char", "name", "[", "32", "]", ")", "{", "gcc_assert", "(", "TARGET_LINK_STACK", ")", ";", "if", "(", "USE_HIDDEN_LINKONCE", ")", "sprintf", "(", "name", ",", "\"__ppc476.get_thunk\"", ")", ";", "else", "ASM_GENERATE_INTERNAL_LABEL", "(", "name", ",", "\"LPPC476_\"", ",", "0", ")", ";", "}", "</s>" ]	[ "Fills", "in", "the", "label", "name", "that", "should", "be", "used", "for", "a", "476", "link", "stack", "thunk", "." ]	[ "rs6000", "32", "\"__ppc476.get_thunk\"", "\"LPPC476_\"", "0" ]	rs6000	get_ppc476_thunk_name	rs6000	CPU	GCC	18,815	37	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", ",", "unsigned", ",", "bool", "", "Fast", ")", "const", "{", "bool", "AllowsUnaligned", "=", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "MVT", "::", "i8", ":", "case", "MVT", "::", "i16", ":", "case", "MVT", "::", "i32", ":", "{", "if", "(", "AllowsUnaligned", ")", "{", "if", "(", "Fast", ")", "", "Fast", "=", "Subtarget", "->", "hasV7Ops", "(", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "case", "MVT", "::", "f64", ":", "case", "MVT", "::", "v2f64", ":", "{", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "(", "AllowsUnaligned", "\|\|", "isLittleEndian", "(", ")", ")", ")", "{", "if", "(", "Fast", ")", "*", "Fast", "=", "true", ";", "return", "true", ";", "}", "return", "false", ";", "}", "}", "}", "</s>" ]	[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]	[ "ARM", "ARM", "MVT::i8", "MVT::i16", "MVT::i32", "MVT::f64", "MVT::v2f64" ]	ARMISelLowering (2)3	allowsMisalignedMemoryAccesses	ARM	CPU	LLVM	18,816	132	1	[]
[ "<s>", "SDNode", "", "SITargetLowering", "::", "PostISelFolding", "(", "MachineSDNode", "", "Node", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "const", "SIInstrInfo", "", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";", "unsigned", "Opcode", "=", "Node", "->", "getMachineOpcode", "(", ")", ";", "if", "(", "TII", "->", "isMIMG", "(", "Opcode", ")", "&&", "!", "TII", "->", "get", "(", "Opcode", ")", ".", "mayStore", "(", ")", "&&", "!", "TII", "->", "isGather4", "(", "Opcode", ")", ")", "adjustWritemask", "(", "Node", ",", "DAG", ")", ";", "if", "(", "Opcode", "==", "AMDGPU", "::", "INSERT_SUBREG", "\|\|", "Opcode", "==", "AMDGPU", "::", "REG_SEQUENCE", ")", "{", "legalizeTargetIndependentNode", "(", "Node", ",", "DAG", ")", ";", "return", "Node", ";", "}", "switch", "(", "Opcode", ")", "{", "case", "AMDGPU", "::", "V_DIV_SCALE_F32", ":", "case", "AMDGPU", "::", "V_DIV_SCALE_F64", ":", "{", "SDValue", "Src0", "=", "Node", "->", "getOperand", "(", "0", ")", ";", "SDValue", "Src1", "=", "Node", "->", "getOperand", "(", "1", ")", ";", "SDValue", "Src2", "=", "Node", "->", "getOperand", "(", "2", ")", ";", "if", "(", "(", "Src0", ".", "isMachineOpcode", "(", ")", "&&", "Src0", ".", "getMachineOpcode", "(", ")", "!=", "AMDGPU", "::", "IMPLICIT_DEF", ")", "&&", "(", "Src0", "==", "Src1", "\|\|", "Src0", "==", "Src2", ")", ")", "break", ";", "MVT", "VT", "=", "Src0", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "const", "TargetRegisterClass", "", "RC", "=", "getRegClassFor", "(", "VT", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ";", "SDValue", "UndefReg", "=", "DAG", ".", "getRegister", "(", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ",", "VT", ")", ";", "SDValue", "ImpDef", "=", "DAG", ".", "getCopyToReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "SDLoc", "(", "Node", ")", ",", "UndefReg", ",", "Src0", ",", "SDValue", "(", ")", ")", ";", "if", "(", "Src0", ".", "isMachineOpcode", "(", ")", "&&", "Src0", ".", "getMachineOpcode", "(", ")", "==", "AMDGPU", "::", "IMPLICIT_DEF", ")", "{", "if", "(", "Src1", ".", "isMachineOpcode", "(", ")", "&&", "Src1", ".", "getMachineOpcode", "(", ")", "!=", "AMDGPU", "::", "IMPLICIT_DEF", ")", "Src0", "=", "Src1", ";", "else", "if", "(", "Src2", ".", "isMachineOpcode", "(", ")", "&&", "Src2", ".", "getMachineOpcode", "(", ")", "!=", "AMDGPU", "::", "IMPLICIT_DEF", ")", "Src0", "=", "Src2", ";", "else", "{", "assert", "(", "Src1", ".", "getMachineOpcode", "(", ")", "==", "AMDGPU", "::", "IMPLICIT_DEF", ")", ";", "Src0", "=", "UndefReg", ";", "Src1", "=", "UndefReg", ";", "}", "}", "else", "break", ";", "SmallVector", "<", "SDValue", ",", "4", ">", "Ops", "=", "{", "Src0", ",", "Src1", ",", "Src2", "}", ";", "for", "(", "unsigned", "I", "=", "3", ",", "N", "=", "Node", "->", "getNumOperands", "(", ")", ";", "I", "!=", "N", ";", "++", "I", ")", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "I", ")", ")", ";", "Ops", ".", "push_back", "(", "ImpDef", ".", "getValue", "(", "1", ")", ")", ";", "return", "DAG", ".", "getMachineNode", "(", "Opcode", ",", "SDLoc", "(", "Node", ")", ",", "Node", "->", "getVTList", "(", ")", ",", "Ops", ")", ";", "}", "default", ":", "break", ";", "}", "return", "Node", ";", "}", "</s>" ]	[ "Fold", "the", "instructions", "after", "selecting", "them", "." ]	[ "AMDGPU", "SI", "SI", "AMDGPU::INSERT_SUBREG", "AMDGPU::REG_SEQUENCE", "AMDGPU::V_DIV_SCALE_F32", "AMDGPU::V_DIV_SCALE_F64", "0", "1", "2", "AMDGPU::IMPLICIT_DEF", "AMDGPU::IMPLICIT_DEF", "AMDGPU::IMPLICIT_DEF", "AMDGPU::IMPLICIT_DEF", "AMDGPU::IMPLICIT_DEF", "4", "3", "1" ]	SIISelLowering41	PostISelFolding	AMDGPU	GPU	LLVM	18,817	444	1	[]
[ "<s>", "bool", "function_resolver", "::", "require_pointer_type", "(", "unsigned", "int", "argno", ")", "{", "if", "(", "!", "scalar_argument_p", "(", "argno", ")", ")", "{", "error_at", "(", "location", ",", "\"passing %qT to argument %d of %qE, which\"", "\" expects a scalar pointer\"", ",", "get_argument_type", "(", "argno", ")", ",", "argno", "+", "1", ",", "fndecl", ")", ";", "return", "false", ";", "}", "return", "true", ";", "}", "</s>" ]	[ "Require", "argument", "ARGNO", "to", "be", "some", "form", "of", "pointer", ",", "without", "being", "specific", "about", "its", "target", "type", ".", "Return", "true", "if", "the", "argument", "has", "the", "right", "form", ",", "otherwise", "report", "an", "appropriate", "error", "." ]	[ "aarch64", "\"passing %qT to argument %d of %qE, which\"", "\" expects a scalar pointer\"", "1" ]	aarch64-sve-builtins	require_pointer_type	aarch64	CPU	GCC	18,818	46	1	[]
[ "<s>", "const", "SpillSlot", "", "getCalleeSavedSpillSlots", "(", "unsigned", "&", "NumEntries", ")", "const", "override", "{", "static", "const", "SpillSlot", "Offsets", "[", "]", "=", "{", "{", "Hexagon", "::", "R17", ",", "-", "4", "}", ",", "{", "Hexagon", "::", "R16", ",", "-", "8", "}", ",", "{", "Hexagon", "::", "D8", ",", "-", "8", "}", ",", "{", "Hexagon", "::", "R19", ",", "-", "12", "}", ",", "{", "Hexagon", "::", "R18", ",", "-", "16", "}", ",", "{", "Hexagon", "::", "D9", ",", "-", "16", "}", ",", "{", "Hexagon", "::", "R21", ",", "-", "20", "}", ",", "{", "Hexagon", "::", "R20", ",", "-", "24", "}", ",", "{", "Hexagon", "::", "D10", ",", "-", "24", "}", ",", "{", "Hexagon", "::", "R23", ",", "-", "28", "}", ",", "{", "Hexagon", "::", "R22", ",", "-", "32", "}", ",", "{", "Hexagon", "::", "D11", ",", "-", "32", "}", ",", "{", "Hexagon", "::", "R25", ",", "-", "36", "}", ",", "{", "Hexagon", "::", "R24", ",", "-", "40", "}", ",", "{", "Hexagon", "::", "D12", ",", "-", "40", "}", ",", "{", "Hexagon", "::", "R27", ",", "-", "44", ",", "{", "Hexagon", "::", "R26", ",", "-", "48", ",", "{", "Hexagon", "::", "D13", ",", "-", "48", "}", "}", ";", "NumEntries", "=", "array_lengthof", "(", "Offsets", ")", ";", "return", "Offsets", ";", "}", "bool", "assignCalleeSavedSpillSlots", "(", "MachineFunction", "&", "MF", ",", "const", "TargetRegisterInfo", "", "TRI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "override", ";", "bool", "needsAligna", "(", "const", "MachineFunction", "&", "MF", ")", "const", ";", "const", "MachineInstr", "", "getAlignaInstr", "(", "const", "MachineFunction", "&", "MF", ")", "const", ";", "void", "insertCFIInstructions", "(", "MachineFunction", "&", "MF", ")", "const", ";", "private", ":", "typedef", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "CSIVect", ";", "void", "expandAlloca", "(", "MachineInstr", "", "AI", ",", "const", "HexagonInstrInfo", "&", "TII", ",", "unsigned", "SP", ",", "unsigned", "CF", ")", "const", ";", "void", "insertPrologueInBlock", "(", "MachineBasicBlock", "&", "MBB", ")", "const", ";", "void", "insertEpilogueInBlock", "(", "MachineBasicBlock", "&", "MBB", ")", "const", ";", "bool", "insertCSRSpillsInBlock", "(", "MachineBasicBlock", "&", "MBB", ",", "const", "CSIVect", "&", "CSI", ",", "const", "HexagonRegisterInfo", "&", "HRI", ")", "const", ";", "bool", "insertCSRRestoresInBlock", "(", "MachineBasicBlock", "&", "MBB", ",", "const", "CSIVect", "&", "CSI", ",", "const", "HexagonRegisterInfo", "&", "HRI", ")", "const", ";", "void", "insertCFIInstructionsAt", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "At", ")", "const", ";", "void", "adjustForCalleeSavedRegsSpillCall", "(", "MachineFunction", "&", "MF", ")", "const", ";", "bool", "replacePseudoRegTransferCode", "(", "MachineFunction", "&", "MF", ")", "const", ";", "bool", "replaceVecPredRegPseudoSpillCode", "(", "MachineFunction", "&", "MF", ")", "const", ";", "void", "findShrunkPrologEpilog", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "", "&", "PrologB", ",", "MachineBasicBlock", "", "&", "EpilogB", ")", "const", ";", "bool", "shouldInlineCSR", "(", "llvm", "::", "MachineFunction", "&", "MF", ",", "const", "CSIVect", "&", "CSI", ")", "const", ";", "bool", "useSpillFunction", "(", "MachineFunction", "&", "MF", ",", "const", "CSIVect", "&", "CSI", ")", "const", ";", "bool", "useRestoreFunction", "(", "MachineFunction", "&", "MF", ",", "const", "CSIVect", "&", "CSI", ")", "const", ";", "}", "</s>" ]	[ "getCalleeSavedSpillSlots", "-", "This", "method", "returns", "a", "pointer", "to", "an", "array", "of", "pairs", ",", "that", "contains", "an", "entry", "for", "each", "callee", "saved", "register", "that", "must", "be", "spilled", "to", "a", "particular", "stack", "location", "if", "it", "is", "spilled", "." ]	[ "Hexagon", "Hexagon::R17", "4", "Hexagon::R16", "8", "Hexagon::D8", "8", "Hexagon::R19", "12", "Hexagon::R18", "16", "Hexagon::D9", "16", "Hexagon::R21", "20", "Hexagon::R20", "24", "Hexagon::D10", "24", "Hexagon::R23", "28", "Hexagon::R22", "32", "Hexagon::D11", "32", "Hexagon::R25", "36", "Hexagon::R24", "40", "Hexagon::D12", "40", "Hexagon::R27", "44", "Hexagon::R26", "48", "Hexagon::D13", "48", "Hexagon", "Hexagon", "Hexagon" ]	HexagonFrameLowering22	getCalleeSavedSpillSlots	Hexagon	DSP	LLVM	18,819	439	1	[]
[ "<s>", "bool", "HexagonAsmParser", "::", "parseExpression", "(", "MCExpr", "const", "", "&", "Expr", ")", "{", "SmallVector", "<", "AsmToken", ",", "4", ">", "Tokens", ";", "MCAsmLexer", "&", "Lexer", "=", "getLexer", "(", ")", ";", "bool", "Done", "=", "false", ";", "static", "char", "const", "", "Comma", "=", "\",\"", ";", "do", "{", "Tokens", ".", "emplace_back", "(", "Lexer", ".", "getTok", "(", ")", ")", ";", "Lex", "(", ")", ";", "switch", "(", "Tokens", ".", "back", "(", ")", ".", "getKind", "(", ")", ")", "{", "case", "AsmToken", "::", "TokenKind", "::", "Hash", ":", "if", "(", "Tokens", ".", "size", "(", ")", ">", "1", ")", "if", "(", "(", "Tokens", ".", "end", "(", ")", "-", "2", ")", "->", "getKind", "(", ")", "==", "AsmToken", "::", "TokenKind", "::", "Plus", ")", "{", "Tokens", ".", "insert", "(", "Tokens", ".", "end", "(", ")", "-", "2", ",", "AsmToken", "(", "AsmToken", "::", "TokenKind", "::", "Comma", ",", "Comma", ")", ")", ";", "Done", "=", "true", ";", "}", "break", ";", "case", "AsmToken", "::", "TokenKind", "::", "RCurly", ":", "case", "AsmToken", "::", "TokenKind", "::", "EndOfStatement", ":", "case", "AsmToken", "::", "TokenKind", "::", "Eof", ":", "Done", "=", "true", ";", "break", ";", "default", ":", "break", ";", "}", "}", "while", "(", "!", "Done", ")", ";", "while", "(", "!", "Tokens", ".", "empty", "(", ")", ")", "{", "Lexer", ".", "UnLex", "(", "Tokens", ".", "back", "(", ")", ")", ";", "Tokens", ".", "pop_back", "(", ")", ";", "}", "SMLoc", "Loc", "=", "Lexer", ".", "getLoc", "(", ")", ";", "return", "getParser", "(", ")", ".", "parseExpression", "(", "Expr", ",", "Loc", ")", ";", "}", "</s>" ]	[ "Parse", "an", "arbitrary", "expression", "." ]	[ "Hexagon", "Hexagon", "4", "\",\"", "1", "2", "2" ]	HexagonAsmParser	parseExpression	Hexagon	DSP	LLVM	18,820	231	1	[]
[ "<s>", "static", "void", "s390_conditional_register_usage", "(", "void", ")", "{", "int", "i", ";", "if", "(", "flag_pic", ")", "{", "fixed_regs", "[", "PIC_OFFSET_TABLE_REGNUM", "]", "=", "1", ";", "call_used_regs", "[", "PIC_OFFSET_TABLE_REGNUM", "]", "=", "1", ";", "}", "if", "(", "TARGET_CPU_ZARCH", ")", "{", "fixed_regs", "[", "BASE_REGNUM", "]", "=", "0", ";", "call_used_regs", "[", "BASE_REGNUM", "]", "=", "0", ";", "fixed_regs", "[", "RETURN_REGNUM", "]", "=", "0", ";", "call_used_regs", "[", "RETURN_REGNUM", "]", "=", "0", ";", "}", "if", "(", "TARGET_64BIT", ")", "{", "for", "(", "i", "=", "FPR8_REGNUM", ";", "i", "<=", "FPR15_REGNUM", ";", "i", "++", ")", "call_used_regs", "[", "i", "]", "=", "call_really_used_regs", "[", "i", "]", "=", "0", ";", "}", "else", "{", "call_used_regs", "[", "FPR4_REGNUM", "]", "=", "call_really_used_regs", "[", "FPR4_REGNUM", "]", "=", "0", ";", "call_used_regs", "[", "FPR6_REGNUM", "]", "=", "call_really_used_regs", "[", "FPR6_REGNUM", "]", "=", "0", ";", "}", "if", "(", "TARGET_SOFT_FLOAT", ")", "{", "for", "(", "i", "=", "FPR0_REGNUM", ";", "i", "<=", "FPR15_REGNUM", ";", "i", "++", ")", "call_used_regs", "[", "i", "]", "=", "fixed_regs", "[", "i", "]", "=", "1", ";", "}", "if", "(", "!", "TARGET_VX", ")", "{", "for", "(", "i", "=", "VR16_REGNUM", ";", "i", "<=", "VR31_REGNUM", ";", "i", "++", ")", "fixed_regs", "[", "i", "]", "=", "call_used_regs", "[", "i", "]", "=", "call_really_used_regs", "[", "i", "]", "=", "1", ";", "}", "}", "</s>" ]	[ "Implement", "CONDITIONAL_REGISTER_USAGE", "." ]	[ "s390", "1", "1", "0", "0", "0", "0", "0", "0", "0", "1", "1" ]	s3905	s390_conditional_register_usage	s390	MPU	GCC	18,821	191	1	[]
[ "<s>", "bool", "arm_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "strict_p", ")", "{", "if", "(", "TARGET_ARM", ")", "return", "arm_legitimate_address_outer_p", "(", "mode", ",", "x", ",", "SET", ",", "strict_p", ")", ";", "else", "if", "(", "TARGET_THUMB2", ")", "return", "thumb2_legitimate_address_p", "(", "mode", ",", "x", ",", "strict_p", ")", ";", "else", "return", "thumb1_legitimate_address_p", "(", "mode", ",", "x", ",", "strict_p", ")", ";", "}", "</s>" ]	[ "Return", "nonzero", "if", "X", "is", "a", "valid", "ARM", "state", "address", "operand", "." ]	[ "arm" ]	arm	arm_legitimate_address_p	arm	CPU	GCC	18,822	56	1	[]
[ "<s>", "TargetPassConfig", "*", "CJGTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "CJGPassConfig", "(", "this", ",", "PM", ")", ";", "}", "</s>" ]	[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]	[ "CJG", "CJG", "CJG" ]	CJGTargetMachine	createPassConfig	CJG	CPU	LLVM	18,823	21	1	[]
[ "<s>", "static", "void", "s390_frame_area", "(", "int", "", "area_bottom", ",", "int", "", "area_top", ")", "{", "int", "b", ",", "t", ";", "int", "i", ";", "b", "=", "INT_MAX", ";", "t", "=", "INT_MIN", ";", "if", "(", "cfun_frame_layout", ".", "first_restore_gpr", "!=", "-", "1", ")", "{", "b", "=", "(", "cfun_frame_layout", ".", "gprs_offset", "+", "cfun_frame_layout", ".", "first_restore_gpr", "", "UNITS_PER_WORD", ")", ";", "t", "=", "b", "+", "(", "cfun_frame_layout", ".", "last_restore_gpr", "-", "cfun_frame_layout", ".", "first_restore_gpr", "+", "1", ")", "", "UNITS_PER_WORD", ";", "}", "if", "(", "TARGET_64BIT", "&&", "cfun_save_high_fprs_p", ")", "{", "b", "=", "MIN", "(", "b", ",", "cfun_frame_layout", ".", "f8_offset", ")", ";", "t", "=", "MAX", "(", "t", ",", "(", "cfun_frame_layout", ".", "f8_offset", "+", "cfun_frame_layout", ".", "high_fprs", "", "8", ")", ")", ";", "}", "if", "(", "!", "TARGET_64BIT", ")", "for", "(", "i", "=", "2", ";", "i", "<", "4", ";", "i", "++", ")", "if", "(", "cfun_fpr_bit_p", "(", "i", ")", ")", "{", "b", "=", "MIN", "(", "b", ",", "cfun_frame_layout", ".", "f4_offset", "+", "(", "i", "-", "2", ")", "", "8", ")", ";", "t", "=", "MAX", "(", "t", ",", "cfun_frame_layout", ".", "f4_offset", "+", "(", "i", "-", "1", ")", "", "8", ")", ";", "}", "", "area_bottom", "=", "b", ";", "*", "area_top", "=", "t", ";", "}", "</s>" ]	[ "Determine", "the", "frame", "area", "which", "actually", "has", "to", "be", "accessed", "in", "the", "function", "epilogue", ".", "The", "values", "are", "stored", "at", "the", "given", "pointers", "AREA_BOTTOM", "(", "address", "of", "the", "lowest", "used", "stack", "address", ")", "and", "AREA_TOP", "(", "address", "of", "the", "first", "item", "which", "does", "not", "belong", "to", "the", "stack", "frame", ")", "." ]	[ "s390", "1", "1", "8", "2", "4", "2", "8", "1", "8" ]	s3903	s390_frame_area	s390	MPU	GCC	18,824	186	1	[]
[ "<s>", "static", "bool", "ix86_expand_vec_shift_qihi_constant", "(", "enum", "rtx_code", "code", ",", "rtx", "dest", ",", "rtx", "op1", ",", "rtx", "op2", ")", "{", "machine_mode", "qimode", ",", "himode", ";", "HOST_WIDE_INT", "and_constant", ",", "xor_constant", ";", "HOST_WIDE_INT", "shift_amount", ";", "rtx", "vec_const_and", ",", "vec_const_xor", ";", "rtx", "tmp", ",", "op1_subreg", ";", "rtx", "(", "", "gen_shift", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", ";", "rtx", "(", "", "gen_and", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", ";", "rtx", "(", "", "gen_xor", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", ";", "rtx", "(", "", "gen_sub", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", ";", "if", "(", "!", "CONST_INT_P", "(", "op2", ")", ")", "return", "false", ";", "qimode", "=", "GET_MODE", "(", "dest", ")", ";", "shift_amount", "=", "INTVAL", "(", "op2", ")", ";", "if", "(", "shift_amount", ">", "7", ")", "return", "false", ";", "gcc_assert", "(", "code", "==", "ASHIFT", "\|\|", "code", "==", "ASHIFTRT", "\|\|", "code", "==", "LSHIFTRT", ")", ";", "xor_constant", "=", "1", "<<", "(", "8", "-", "shift_amount", "-", "1", ")", ";", "and_constant", "=", "(", "code", "==", "ASHIFT", "?", "256", "-", "(", "1", "<<", "shift_amount", ")", ":", "(", "1", "<<", "(", "8", "-", "shift_amount", ")", ")", "-", "1", ")", ";", "switch", "(", "qimode", ")", "{", "case", "V16QImode", ":", "himode", "=", "V8HImode", ";", "gen_shift", "=", "(", "(", "code", "==", "ASHIFT", ")", "?", "gen_ashlv8hi3", ":", "(", "code", "==", "ASHIFTRT", ")", "?", "gen_ashrv8hi3", ":", "gen_lshrv8hi3", ")", ";", "gen_and", "=", "gen_andv16qi3", ";", "gen_xor", "=", "gen_xorv16qi3", ";", "gen_sub", "=", "gen_subv16qi3", ";", "break", ";", "case", "V32QImode", ":", "himode", "=", "V16HImode", ";", "gen_shift", "=", "(", "(", "code", "==", "ASHIFT", ")", "?", "gen_ashlv16hi3", ":", "(", "code", "==", "ASHIFTRT", ")", "?", "gen_ashrv16hi3", ":", "gen_lshrv16hi3", ")", ";", "gen_and", "=", "gen_andv32qi3", ";", "gen_xor", "=", "gen_xorv32qi3", ";", "gen_sub", "=", "gen_subv32qi3", ";", "break", ";", "case", "V64QImode", ":", "himode", "=", "V32HImode", ";", "gen_shift", "=", "(", "(", "code", "==", "ASHIFT", ")", "?", "gen_ashlv32hi3", ":", "(", "code", "==", "ASHIFTRT", ")", "?", "gen_ashrv32hi3", ":", "gen_lshrv32hi3", ")", ";", "gen_and", "=", "gen_andv64qi3", ";", "gen_xor", "=", "gen_xorv64qi3", ";", "gen_sub", "=", "gen_subv64qi3", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "tmp", "=", "gen_reg_rtx", "(", "himode", ")", ";", "vec_const_and", "=", "gen_reg_rtx", "(", "qimode", ")", ";", "op1_subreg", "=", "lowpart_subreg", "(", "himode", ",", "op1", ",", "qimode", ")", ";", "emit_insn", "(", "gen_shift", "(", "tmp", ",", "op1_subreg", ",", "op2", ")", ")", ";", "emit_move_insn", "(", "dest", ",", "simplify_gen_subreg", "(", "qimode", ",", "tmp", ",", "himode", ",", "0", ")", ")", ";", "emit_move_insn", "(", "vec_const_and", ",", "ix86_build_const_vector", "(", "qimode", ",", "true", ",", "gen_int_mode", "(", "and_constant", ",", "QImode", ")", ")", ")", ";", "emit_insn", "(", "gen_and", "(", "dest", ",", "dest", ",", "vec_const_and", ")", ")", ";", "if", "(", "code", "==", "ASHIFTRT", ")", "{", "vec_const_xor", "=", "gen_reg_rtx", "(", "qimode", ")", ";", "emit_move_insn", "(", "vec_const_xor", ",", "ix86_build_const_vector", "(", "qimode", ",", "true", ",", "gen_int_mode", "(", "xor_constant", ",", "QImode", ")", ")", ")", ";", "emit_insn", "(", "gen_xor", "(", "dest", ",", "dest", ",", "vec_const_xor", ")", ")", ";", "emit_insn", "(", "gen_sub", "(", "dest", ",", "dest", ",", "vec_const_xor", ")", ")", ";", "}", "return", "true", ";", "}", "</s>" ]	[ "Expand", "a", "vector", "operation", "shift", "by", "constant", "for", "a", "V", "", "QImode", "in", "terms", "of", "the", "same", "operation", "on", "V", "", "HImode", ".", "Return", "true", "if", "success", "." ]	[ "i386", "7", "1", "8", "1", "256", "1", "1", "8", "1", "0" ]	i386-expand	ix86_expand_vec_shift_qihi_constant	i386	CPU	GCC	18,825	469	1	[]
[ "<s>", "bool", "CSKYDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "switch", "(", "ConstraintID", ")", "{", "case", "InlineAsm", "::", "Constraint_m", ":", "OutOps", ".", "push_back", "(", "Op", ")", ";", "return", "false", ";", "default", ":", "break", ";", "}", "return", "true", ";", "}", "</s>" ]	[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]	[ "CSKY", "CSKY" ]	CSKYISelDAGToDAG	SelectInlineAsmMemoryOperand	CSKY	CPU	LLVM	18,826	52	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Hexagon bit simplification\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Hexagon", "\"Hexagon bit simplification\"" ]	HexagonBitSimplify (2)1	getPassName	Hexagon	DSP	LLVM	18,827	11	1	[]
[ "<s>", "void", "AVRPassConfig", "::", "addPreSched2", "(", ")", "{", "}", "</s>" ]	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]	[ "AVR", "AVR" ]	AVRTargetMachine2	addPreSched2	AVR	MPU	LLVM	18,828	8	1	[]
[ "<s>", "static", "rtx", "loongarch_frame_set", "(", "rtx", "mem", ",", "rtx", "reg", ")", "{", "rtx", "set", "=", "gen_rtx_SET", "(", "mem", ",", "reg", ")", ";", "RTX_FRAME_RELATED_P", "(", "set", ")", "=", "1", ";", "return", "set", ";", "}", "</s>" ]	[ "Return", "a", "frame-related", "rtx", "that", "stores", "REG", "at", "MEM", ".", "REG", "must", "be", "a", "single", "register", "." ]	[ "loongarch", "1" ]	loongarch	loongarch_frame_set	loongarch	CPU	GCC	18,829	32	1	[]
[ "<s>", "bool", "AMDGPUAnnotateKernelFeatures", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "Triple", "TT", "(", "M", ".", "getTargetTriple", "(", ")", ")", ";", "static", "const", "StringRef", "IntrinsicToAttr", "[", "]", "[", "2", "]", "=", "{", "{", "\"llvm.amdgcn.workitem.id.y\"", ",", "\"amdgpu-work-item-id-y\"", "}", ",", "{", "\"llvm.amdgcn.workitem.id.z\"", ",", "\"amdgpu-work-item-id-z\"", "}", ",", "{", "\"llvm.amdgcn.workgroup.id.y\"", ",", "\"amdgpu-work-group-id-y\"", "}", ",", "{", "\"llvm.amdgcn.workgroup.id.z\"", ",", "\"amdgpu-work-group-id-z\"", "}", ",", "{", "\"llvm.r600.read.tgid.y\"", ",", "\"amdgpu-work-group-id-y\"", "}", ",", "{", "\"llvm.r600.read.tgid.z\"", ",", "\"amdgpu-work-group-id-z\"", "}", ",", "{", "\"llvm.r600.read.tidig.y\"", ",", "\"amdgpu-work-item-id-y\"", "}", ",", "{", "\"llvm.r600.read.tidig.z\"", ",", "\"amdgpu-work-item-id-z\"", "}", "}", ";", "static", "const", "StringRef", "HSAIntrinsicToAttr", "[", "]", "[", "2", "]", "=", "{", "{", "\"llvm.amdgcn.dispatch.ptr\"", ",", "\"amdgpu-dispatch-ptr\"", "}", ",", "{", "\"llvm.amdgcn.queue.ptr\"", ",", "\"amdgpu-queue-ptr\"", "}", ",", "{", "\"llvm.amdgcn.dispatch.id\"", ",", "\"amdgpu-dispatch-id\"", "}", "}", ";", "bool", "Changed", "=", "addAttrsForIntrinsics", "(", "M", ",", "IntrinsicToAttr", ")", ";", "if", "(", "TT", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", "\|\|", "TT", ".", "getOS", "(", ")", "==", "Triple", "::", "Mesa3D", ")", "{", "Changed", "\|=", "addAttrsForIntrinsics", "(", "M", ",", "HSAIntrinsicToAttr", ")", ";", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "F", ".", "hasFnAttribute", "(", "\"amdgpu-queue-ptr\"", ")", ")", "continue", ";", "if", "(", "hasAddrSpaceCast", "(", "F", ")", ")", "F", ".", "addFnAttr", "(", "\"amdgpu-queue-ptr\"", ")", ";", "}", "}", "return", "Changed", ";", "}", "</s>" ]	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "AMDGPU", "AMDGPU", "2", "\"llvm.amdgcn.workitem.id.y\"", "\"amdgpu-work-item-id-y\"", "\"llvm.amdgcn.workitem.id.z\"", "\"amdgpu-work-item-id-z\"", "\"llvm.amdgcn.workgroup.id.y\"", "\"amdgpu-work-group-id-y\"", "\"llvm.amdgcn.workgroup.id.z\"", "\"amdgpu-work-group-id-z\"", "\"llvm.r600.read.tgid.y\"", "\"amdgpu-work-group-id-y\"", "\"llvm.r600.read.tgid.z\"", "\"amdgpu-work-group-id-z\"", "\"llvm.r600.read.tidig.y\"", "\"amdgpu-work-item-id-y\"", "\"llvm.r600.read.tidig.z\"", "\"amdgpu-work-item-id-z\"", "2", "\"llvm.amdgcn.dispatch.ptr\"", "\"amdgpu-dispatch-ptr\"", "\"llvm.amdgcn.queue.ptr\"", "\"amdgpu-queue-ptr\"", "\"llvm.amdgcn.dispatch.id\"", "\"amdgpu-dispatch-id\"", "\"amdgpu-queue-ptr\"", "\"amdgpu-queue-ptr\"" ]	AMDGPUAnnotateKernelFeatures9	runOnModule	AMDGPU	GPU	LLVM	18,830	192	1	[]
[ "<s>", "bool", "X86TargetMachine", "::", "addInstSelector", "(", "PassManagerBase", "&", "PM", ",", "bool", "Fast", ")", "{", "PM", ".", "add", "(", "createX86ISelDag", "(", "*", "this", ",", "Fast", ")", ")", ";", "if", "(", "EnableFastISel", ")", "PM", ".", "add", "(", "createDeadMachineInstructionElimPass", "(", ")", ")", ";", "PM", ".", "add", "(", "createX87FPRegKillInserterPass", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "X86", "X86", "X86" ]	X86TargetMachine92	addInstSelector	X86	CPU	LLVM	18,831	52	1	[]
[ "<s>", "SparcTargetMachine", "::", "SparcTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "JIT", ",", "bool", "is64bit", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "TT", ",", "is64bit", ")", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "getEffectiveRelocModel", "(", "RM", ")", ",", "getEffectiveSparcCodeModel", "(", "CM", ",", "getEffectiveRelocModel", "(", "RM", ")", ",", "is64bit", ",", "JIT", ")", ",", "OL", ")", ",", "TLOF", "(", "std", "::", "make_unique", "<", "SparcELFTargetObjectFile", ">", "(", ")", ")", ",", "Subtarget", "(", "TT", ",", "std", "::", "string", "(", "CPU", ")", ",", "std", "::", "string", "(", "FS", ")", ",", "*", "this", ",", "is64bit", ")", ",", "is64Bit", "(", "is64bit", ")", "{", "initAsmInfo", "(", ")", ";", "}", "</s>" ]	[ "Create", "an", "ILP32", "architecture", "model", "." ]	[ "Sparc", "Sparc", "Sparc", "Sparc", "Sparc" ]	SparcTargetMachine (2)1	SparcTargetMachine	Sparc	CPU	LLVM	18,832	140	1	[]
[ "<s>", "void", "tilegx_expand_umuldi3_highpart", "(", "rtx", "op0", ",", "rtx", "op1", ",", "rtx", "op2", ")", "{", "tilegx_expand_high_multiply", "(", "op0", ",", "op1", ",", "op2", ",", "false", ")", ";", "}", "</s>" ]	[ "Implement", "umuldi3_highpart", "." ]	[ "tilegx" ]	tilegx	tilegx_expand_umuldi3_highpart	tilegx	VLIW	GCC	18,833	25	1	[]
[ "<s>", "void", "nios2_function_profiler", "(", "FILE", "*", "file", ",", "int", "labelno", "ATTRIBUTE_UNUSED", ")", "{", "fprintf", "(", "file", ",", "\"\\tmov\\tr8, ra\\n\"", ")", ";", "if", "(", "flag_pic", "==", "1", ")", "{", "fprintf", "(", "file", ",", "\"\\tnextpc\\tr2\\n\"", ")", ";", "fprintf", "(", "file", ",", "\"\\t1: movhi\\tr3, %%hiadj(_gp_got - 1b)\\n\"", ")", ";", "fprintf", "(", "file", ",", "\"\\taddi\\tr3, r3, %%lo(_gp_got - 1b)\\n\"", ")", ";", "fprintf", "(", "file", ",", "\"\\tadd\\tr2, r2, r3\\n\"", ")", ";", "fprintf", "(", "file", ",", "\"\\tldw\\tr2, %%call(_mcount)(r2)\\n\"", ")", ";", "fprintf", "(", "file", ",", "\"\\tcallr\\tr2\\n\"", ")", ";", "}", "else", "if", "(", "flag_pic", "==", "2", ")", "{", "fprintf", "(", "file", ",", "\"\\tnextpc\\tr2\\n\"", ")", ";", "fprintf", "(", "file", ",", "\"\\t1: movhi\\tr3, %%hiadj(_gp_got - 1b)\\n\"", ")", ";", "fprintf", "(", "file", ",", "\"\\taddi\\tr3, r3, %%lo(_gp_got - 1b)\\n\"", ")", ";", "fprintf", "(", "file", ",", "\"\\tadd\\tr2, r2, r3\\n\"", ")", ";", "fprintf", "(", "file", ",", "\"\\tmovhi\\tr3, %%call_hiadj(_mcount)\\n\"", ")", ";", "fprintf", "(", "file", ",", "\"\\taddi\\tr3, r3, %%call_lo(_mcount)\\n\"", ")", ";", "fprintf", "(", "file", ",", "\"\\tadd\\tr3, r2, r3\\n\"", ")", ";", "fprintf", "(", "file", ",", "\"\\tldw\\tr2, 0(r3)\\n\"", ")", ";", "fprintf", "(", "file", ",", "\"\\tcallr\\tr2\\n\"", ")", ";", "}", "else", "fprintf", "(", "file", ",", "\"\\tcall\\t_mcount\\n\"", ")", ";", "fprintf", "(", "file", ",", "\"\\tmov\\tra, r8\\n\"", ")", ";", "}", "</s>" ]	[ "Implement", "FUNCTION_PROFILER", "macro", "." ]	[ "nios2", "\"\\tmov\\tr8, ra\\n\"", "1", "\"\\tnextpc\\tr2\\n\"", "\"\\t1: movhi\\tr3, %%hiadj(_gp_got - 1b)\\n\"", "\"\\taddi\\tr3, r3, %%lo(_gp_got - 1b)\\n\"", "\"\\tadd\\tr2, r2, r3\\n\"", "\"\\tldw\\tr2, %%call(_mcount)(r2)\\n\"", "\"\\tcallr\\tr2\\n\"", "2", "\"\\tnextpc\\tr2\\n\"", "\"\\t1: movhi\\tr3, %%hiadj(_gp_got - 1b)\\n\"", "\"\\taddi\\tr3, r3, %%lo(_gp_got - 1b)\\n\"", "\"\\tadd\\tr2, r2, r3\\n\"", "\"\\tmovhi\\tr3, %%call_hiadj(_mcount)\\n\"", "\"\\taddi\\tr3, r3, %%call_lo(_mcount)\\n\"", "\"\\tadd\\tr3, r2, r3\\n\"", "\"\\tldw\\tr2, 0(r3)\\n\"", "\"\\tcallr\\tr2\\n\"", "\"\\tcall\\t_mcount\\n\"", "\"\\tmov\\tra, r8\\n\"" ]	nios2	nios2_function_profiler	nios2	MPU	GCC	18,834	157	1	[]
[ "<s>", "const", "MSP430InstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "MSP430", "MSP430" ]	MSP430Subtarget2	getInstrInfo	MSP430	MPU	LLVM	18,835	13	1	[]
[ "<s>", "void", "RV16KPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createRV16KUseLWSPSWSPPass", "(", ")", ")", ";", "addPass", "(", "&", "BranchRelaxationPassID", ")", ";", "}", "</s>" ]	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "RV16K", "RV16K", "RV16K" ]	RV16KTargetMachine	addPreEmitPass	RV16K	Virtual ISA	LLVM	18,836	21	1	[]
[ "<s>", "ScheduleHazardRecognizer", "::", "HazardType", "GCNHazardRecognizer", "::", "getHazardType", "(", "SUnit", "", "SU", ",", "int", "Stalls", ")", "{", "MachineInstr", "", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "if", "(", "SIInstrInfo", "::", "isSMRD", "(", "", "MI", ")", "&&", "checkSMRDHazards", "(", "MI", ")", ">", "0", ")", "return", "NoopHazard", ";", "if", "(", "SIInstrInfo", "::", "isVMEM", "(", "", "MI", ")", "&&", "checkVMEMHazards", "(", "MI", ")", ">", "0", ")", "return", "NoopHazard", ";", "if", "(", "SIInstrInfo", "::", "isVALU", "(", "", "MI", ")", "&&", "checkVALUHazards", "(", "MI", ")", ">", "0", ")", "return", "NoopHazard", ";", "if", "(", "SIInstrInfo", "::", "isDPP", "(", "", "MI", ")", "&&", "checkDPPHazards", "(", "MI", ")", ">", "0", ")", "return", "NoopHazard", ";", "if", "(", "isDivFMas", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkDivFMasHazards", "(", "MI", ")", ">", "0", ")", "return", "NoopHazard", ";", "if", "(", "isRWLane", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkRWLaneHazards", "(", "MI", ")", ">", "0", ")", "return", "NoopHazard", ";", "if", "(", "isSGetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkGetRegHazards", "(", "MI", ")", ">", "0", ")", "return", "NoopHazard", ";", "if", "(", "isSSetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkSetRegHazards", "(", "MI", ")", ">", "0", ")", "return", "NoopHazard", ";", "if", "(", "isRFE", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkRFEHazards", "(", "MI", ")", ">", "0", ")", "return", "NoopHazard", ";", "if", "(", "(", "isVInterp", "(", "MI", "->", "getOpcode", "(", ")", ")", "\|\|", "isSMovRel", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "&&", "checkReadM0Hazards", "(", "MI", ")", ">", "0", ")", "return", "NoopHazard", ";", "if", "(", "checkAnyInstHazards", "(", "MI", ")", ">", "0", ")", "return", "NoopHazard", ";", "return", "NoHazard", ";", "}", "</s>" ]	[ "getHazardType", "-", "Return", "the", "hazard", "type", "of", "emitting", "this", "node", "." ]	[ "AMDGPU", "SI", "0", "SI", "0", "SI", "0", "SI", "0", "0", "0", "0", "0", "0", "0", "0" ]	GCNHazardRecognizer22	getHazardType	AMDGPU	GPU	LLVM	18,837	258	1	[]
[ "<s>", "rtx", "riscv_function_value", "(", "const_tree", "type", ",", "const_tree", "func", ",", "machine_mode", "mode", ")", "{", "struct", "riscv_arg_info", "info", ";", "CUMULATIVE_ARGS", "args", ";", "if", "(", "type", ")", "{", "int", "unsigned_p", "=", "TYPE_UNSIGNED", "(", "type", ")", ";", "mode", "=", "TYPE_MODE", "(", "type", ")", ";", "mode", "=", "promote_function_mode", "(", "type", ",", "mode", ",", "&", "unsigned_p", ",", "func", ",", "1", ")", ";", "}", "memset", "(", "&", "args", ",", "0", ",", "sizeof", "args", ")", ";", "return", "riscv_get_arg_info", "(", "&", "info", ",", "&", "args", ",", "mode", ",", "type", ",", "true", ",", "true", ")", ";", "}", "</s>" ]	[ "Implement", "FUNCTION_VALUE", "and", "LIBCALL_VALUE", ".", "For", "normal", "calls", ",", "VALTYPE", "is", "the", "return", "type", "and", "MODE", "is", "VOIDmode", ".", "For", "libcalls", ",", "VALTYPE", "is", "null", "and", "MODE", "is", "the", "mode", "of", "the", "return", "value", "." ]	[ "riscv", "1", "0" ]	riscv	riscv_function_value	riscv	CPU	GCC	18,838	87	1	[]
[ "<s>", "bool", "PadShortFunc", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "hasOptSize", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ".", "padShortFunctions", "(", ")", ")", "return", "false", ";", "TSM", ".", "init", "(", "&", "MF", ".", "getSubtarget", "(", ")", ")", ";", "auto", "", "PSI", "=", "&", "getAnalysis", "<", "ProfileSummaryInfoWrapperPass", ">", "(", ")", ".", "getPSI", "(", ")", ";", "auto", "", "MBFI", "=", "(", "PSI", "&&", "PSI", "->", "hasProfileSummary", "(", ")", ")", "?", "&", "getAnalysis", "<", "LazyMachineBlockFrequencyInfoPass", ">", "(", ")", ".", "getBFI", "(", ")", ":", "nullptr", ";", "ReturnBBs", ".", "clear", "(", ")", ";", "VisitedBBs", ".", "clear", "(", ")", ";", "findReturns", "(", "&", "MF", ".", "front", "(", ")", ")", ";", "bool", "MadeChange", "=", "false", ";", "for", "(", "DenseMap", "<", "MachineBasicBlock", "", ",", "unsigned", "int", ">", "::", "iterator", "I", "=", "ReturnBBs", ".", "begin", "(", ")", ";", "I", "!=", "ReturnBBs", ".", "end", "(", ")", ";", "++", "I", ")", "{", "MachineBasicBlock", "", "MBB", "=", "I", "->", "first", ";", "unsigned", "Cycles", "=", "I", "->", "second", ";", "bool", "OptForSize", "=", "llvm", "::", "shouldOptimizeForSize", "(", "MBB", ",", "PSI", ",", "MBFI", ")", ";", "if", "(", "OptForSize", ")", "continue", ";", "if", "(", "Cycles", "<", "Threshold", ")", "{", "assert", "(", "MBB", "->", "size", "(", ")", ">", "0", "&&", "\"Basic block should contain at least a RET but is empty\"", ")", ";", "MachineBasicBlock", "::", "iterator", "ReturnLoc", "=", "--", "MBB", "->", "end", "(", ")", ";", "while", "(", "ReturnLoc", "->", "isDebugInstr", "(", ")", ")", "--", "ReturnLoc", ";", "assert", "(", "ReturnLoc", "->", "isReturn", "(", ")", "&&", "!", "ReturnLoc", "->", "isCall", "(", ")", "&&", "\"Basic block does not end with RET\"", ")", ";", "addPadding", "(", "MBB", ",", "ReturnLoc", ",", "Threshold", "-", "Cycles", ")", ";", "NumBBsPadded", "++", ";", "MadeChange", "=", "true", ";", "}", "}", "return", "MadeChange", ";", "}", "</s>" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "0", "\"Basic block should contain at least a RET but is empty\"", "\"Basic block does not end with RET\"" ]	X86PadShortFunction15	runOnMachineFunction	X86	CPU	LLVM	18,839	293	1	[]
[ "<s>", "void", "m68hc11_notice_keep_cc", "(", "rtx", "reg", ")", "{", "if", "(", "reg", "==", "0", "\|\|", "cc_prev_status", ".", "value1", "==", "0", "\|\|", "rtx_equal_p", "(", "reg", ",", "cc_prev_status", ".", "value1", ")", "\|\|", "(", "cc_prev_status", ".", "value2", "&&", "reg_mentioned_p", "(", "reg", ",", "cc_prev_status", ".", "value2", ")", ")", ")", "CC_STATUS_INIT", ";", "else", "cc_status", "=", "cc_prev_status", ";", "}", "</s>" ]	[ "The", "current", "instruction", "does", "not", "affect", "the", "flags", "but", "changes", "the", "register", "'reg", "'", ".", "See", "if", "the", "previous", "flags", "can", "be", "kept", "for", "the", "next", "instruction", "to", "avoid", "a", "comparison", "." ]	[ "m68hc11", "0", "0" ]	m68hc111	m68hc11_notice_keep_cc	m68hc11	MPU	GCC	18,840	51	1	[]
[ "<s>", "bool", "nds32_can_use_bset_p", "(", "HOST_WIDE_INT", "ival", ")", "{", "int", "one_bit_count", ";", "unsigned", "HOST_WIDE_INT", "mask", "=", "GET_MODE_MASK", "(", "SImode", ")", ";", "one_bit_count", "=", "popcount_hwi", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "(", "ival", ")", "&", "mask", ")", ";", "return", "(", "TARGET_EXT_PERF", "&&", "(", "one_bit_count", "==", "1", ")", ")", ";", "}", "</s>" ]	[ "Function", "to", "check", "if", "'bset", "'", "instruction", "can", "be", "used", "with", "IVAL", "." ]	[ "nds32", "1" ]	nds32-predicates	nds32_can_use_bset_p	nds32	CPU	GCC	18,841	46	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"OR1K DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "OR1K", "\"OR1K DAG->DAG Pattern Instruction Selection\"" ]	OR1KISelDAGToDAG	getPassName	OR1K	CPU	LLVM	18,842	13	1	[]
[ "<s>", "static", "rtx", "avr_find_unused_d_reg", "(", "rtx_insn", "*", "insn", ",", "rtx", "exclude", ")", "{", "int", "regno", ";", "bool", "isr_p", "=", "(", "avr_interrupt_function_p", "(", "current_function_decl", ")", "\|\|", "avr_signal_function_p", "(", "current_function_decl", ")", ")", ";", "for", "(", "regno", "=", "16", ";", "regno", "<", "32", ";", "regno", "++", ")", "{", "rtx", "reg", "=", "all_regs_rtx", "[", "regno", "]", ";", "if", "(", "(", "exclude", "&&", "reg_overlap_mentioned_p", "(", "exclude", ",", "reg", ")", ")", "\|\|", "fixed_regs", "[", "regno", "]", ")", "{", "continue", ";", "}", "if", "(", "!", "df_regs_ever_live_p", "(", "regno", ")", "&&", "(", "TREE_THIS_VOLATILE", "(", "current_function_decl", ")", "\|\|", "cfun", "->", "machine", "->", "is_OS_task", "\|\|", "cfun", "->", "machine", "->", "is_OS_main", "\|\|", "(", "!", "isr_p", "&&", "call_used_regs", "[", "regno", "]", ")", ")", ")", "{", "return", "reg", ";", "}", "if", "(", "df_regs_ever_live_p", "(", "regno", ")", "&&", "reg_unused_after", "(", "insn", ",", "reg", ")", ")", "{", "return", "reg", ";", "}", "}", "return", "NULL_RTX", ";", "}", "</s>" ]	[ "Fixme", ":", "This", "is", "a", "hack", "because", "secondary", "reloads", "do", "n't", "works", "as", "expected", ".", "Find", "an", "unused", "d-register", "to", "be", "used", "as", "scratch", "in", "INSN", ".", "EXCLUDE", "is", "either", "NULL_RTX", "or", "some", "register", ".", "In", "the", "case", "where", "EXCLUDE", "is", "a", "register", ",", "skip", "all", "possible", "return", "values", "that", "overlap", "EXCLUDE", ".", "The", "policy", "for", "the", "returned", "register", "is", "similar", "to", "that", "of", "`", "reg_unused_after", "'", ",", "i.e", ".", "the", "returned", "register", "may", "overlap", "the", "SET_DEST", "of", "INSN", ".", "Return", "a", "QImode", "d-register", "or", "NULL_RTX", "if", "nothing", "found", "." ]	[ "avr", "16", "32" ]	avr4	avr_find_unused_d_reg	avr	MPU	GCC	18,843	140	1	[]
[ "<s>", "HexagonSubtarget", "&", "HexagonSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "static", "std", "::", "map", "<", "StringRef", ",", "Hexagon", "::", "ArchEnum", ">", "CpuTable", "{", "{", "\"hexagonv4\"", ",", "Hexagon", "::", "ArchEnum", "::", "V4", "}", ",", "{", "\"hexagonv5\"", ",", "Hexagon", "::", "ArchEnum", "::", "V5", "}", ",", "{", "\"hexagonv55\"", ",", "Hexagon", "::", "ArchEnum", "::", "V55", "}", ",", "{", "\"hexagonv60\"", ",", "Hexagon", "::", "ArchEnum", "::", "V60", "}", ",", "{", "\"hexagonv62\"", ",", "Hexagon", "::", "ArchEnum", "::", "V62", "}", ",", "}", ";", "auto", "FoundIt", "=", "CpuTable", ".", "find", "(", "CPUString", ")", ";", "if", "(", "FoundIt", "!=", "CpuTable", ".", "end", "(", ")", ")", "HexagonArchVersion", "=", "FoundIt", "->", "second", ";", "else", "llvm_unreachable", "(", "\"Unrecognized Hexagon processor version\"", ")", ";", "UseHVX128BOps", "=", "false", ";", "UseHVX64BOps", "=", "false", ";", "UseLongCalls", "=", "false", ";", "UseMemOps", "=", "DisableMemOps", "?", "false", ":", "EnableMemOps", ";", "ModeIEEERndNear", "=", "EnableIEEERndNear", ";", "UseBSBScheduling", "=", "hasV60TOps", "(", ")", "&&", "EnableBSBSched", ";", "ParseSubtargetFeatures", "(", "CPUString", ",", "FS", ")", ";", "if", "(", "OverrideLongCalls", ".", "getPosition", "(", ")", ")", "UseLongCalls", "=", "OverrideLongCalls", ";", "return", "*", "this", ";", "}", "</s>" ]	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon::ArchEnum", "\"hexagonv4\"", "Hexagon::ArchEnum", "\"hexagonv5\"", "Hexagon::ArchEnum", "\"hexagonv55\"", "Hexagon::ArchEnum", "\"hexagonv60\"", "Hexagon::ArchEnum", "\"hexagonv62\"", "Hexagon::ArchEnum", "Hexagon", "\"Unrecognized Hexagon processor version\"" ]	HexagonSubtarget30	initializeSubtargetDependencies	Hexagon	DSP	LLVM	18,844	166	1	[]
[ "<s>", "static", "void", "frv_insert_nop_in_packet", "(", "rtx", "insn", ")", "{", "struct", "frv_packet_group", "*", "packet_group", ";", "rtx", "last", ";", "packet_group", "=", "&", "frv_packet", ".", "groups", "[", "frv_unit_groups", "[", "frv_insn_unit", "(", "insn", ")", "]", "]", ";", "last", "=", "frv_packet", ".", "insns", "[", "frv_packet", ".", "num_insns", "-", "1", "]", ";", "if", "(", "GET_CODE", "(", "last", ")", "!=", "INSN", ")", "{", "insn", "=", "emit_insn_before", "(", "PATTERN", "(", "insn", ")", ",", "last", ")", ";", "frv_packet", ".", "insns", "[", "frv_packet", ".", "num_insns", "-", "1", "]", "=", "insn", ";", "frv_packet", ".", "insns", "[", "frv_packet", ".", "num_insns", "++", "]", "=", "last", ";", "}", "else", "{", "insn", "=", "emit_insn_after", "(", "PATTERN", "(", "insn", ")", ",", "last", ")", ";", "frv_packet", ".", "insns", "[", "frv_packet", ".", "num_insns", "++", "]", "=", "insn", ";", "}", "packet_group", "->", "insns", "[", "packet_group", "->", "num_insns", "++", "]", "=", "insn", ";", "}", "</s>" ]	[ "Insert", "INSN", "(", "a", "member", "of", "frv_nops", "[", "]", ")", "into", "the", "current", "packet", ".", "If", "the", "packet", "ends", "in", "a", "branch", "or", "call", ",", "insert", "the", "nop", "before", "it", ",", "otherwise", "add", "to", "the", "end", "." ]	[ "frv", "1", "1" ]	frv2	frv_insert_nop_in_packet	frv	VLIW	GCC	18,845	133	1	[]
[ "<s>", "static", "void", "mips_block_move_straight", "(", "rtx", "dest", ",", "rtx", "src", ",", "HOST_WIDE_INT", "length", ")", "{", "HOST_WIDE_INT", "offset", ",", "delta", ";", "unsigned", "HOST_WIDE_INT", "bits", ";", "int", "i", ";", "machine_mode", "mode", ";", "rtx", "*", "regs", ";", "if", "(", "MEM_ALIGN", "(", "src", ")", "==", "BITS_PER_WORD", "/", "2", "&&", "MEM_ALIGN", "(", "dest", ")", "==", "BITS_PER_WORD", "/", "2", ")", "bits", "=", "BITS_PER_WORD", "/", "2", ";", "else", "bits", "=", "BITS_PER_WORD", ";", "mode", "=", "mode_for_size", "(", "bits", ",", "MODE_INT", ",", "0", ")", ";", "delta", "=", "bits", "/", "BITS_PER_UNIT", ";", "regs", "=", "XALLOCAVEC", "(", "rtx", ",", "length", "/", "delta", ")", ";", "for", "(", "offset", "=", "0", ",", "i", "=", "0", ";", "offset", "+", "delta", "<=", "length", ";", "offset", "+=", "delta", ",", "i", "++", ")", "{", "regs", "[", "i", "]", "=", "gen_reg_rtx", "(", "mode", ")", ";", "if", "(", "MEM_ALIGN", "(", "src", ")", ">=", "bits", ")", "mips_emit_move", "(", "regs", "[", "i", "]", ",", "adjust_address", "(", "src", ",", "mode", ",", "offset", ")", ")", ";", "else", "{", "rtx", "part", "=", "adjust_address", "(", "src", ",", "BLKmode", ",", "offset", ")", ";", "set_mem_size", "(", "part", ",", "delta", ")", ";", "if", "(", "!", "mips_expand_ext_as_unaligned_load", "(", "regs", "[", "i", "]", ",", "part", ",", "bits", ",", "0", ",", "0", ")", ")", "gcc_unreachable", "(", ")", ";", "}", "}", "for", "(", "offset", "=", "0", ",", "i", "=", "0", ";", "offset", "+", "delta", "<=", "length", ";", "offset", "+=", "delta", ",", "i", "++", ")", "if", "(", "MEM_ALIGN", "(", "dest", ")", ">=", "bits", ")", "mips_emit_move", "(", "adjust_address", "(", "dest", ",", "mode", ",", "offset", ")", ",", "regs", "[", "i", "]", ")", ";", "else", "{", "rtx", "part", "=", "adjust_address", "(", "dest", ",", "BLKmode", ",", "offset", ")", ";", "set_mem_size", "(", "part", ",", "delta", ")", ";", "if", "(", "!", "mips_expand_ins_as_unaligned_store", "(", "part", ",", "regs", "[", "i", "]", ",", "bits", ",", "0", ")", ")", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "offset", "<", "length", ")", "{", "src", "=", "adjust_address", "(", "src", ",", "BLKmode", ",", "offset", ")", ";", "dest", "=", "adjust_address", "(", "dest", ",", "BLKmode", ",", "offset", ")", ";", "move_by_pieces", "(", "dest", ",", "src", ",", "length", "-", "offset", ",", "MIN", "(", "MEM_ALIGN", "(", "src", ")", ",", "MEM_ALIGN", "(", "dest", ")", ")", ",", "0", ")", ";", "}", "}", "</s>" ]	[ "Emit", "straight-line", "code", "to", "move", "LENGTH", "bytes", "from", "SRC", "to", "DEST", ".", "Assume", "that", "the", "areas", "do", "not", "overlap", "." ]	[ "mips", "2", "2", "2", "0", "0", "0", "0", "0", "0", "0", "0", "0" ]	mips4	mips_block_move_straight	mips	CPU	GCC	18,846	347	1	[]
[ "<s>", "bool", "X86FixupSetCCPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Changed", "=", "false", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "TII", "=", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "SmallVector", "<", "MachineInstr", "", ",", "4", ">", "ToErase", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "X86", "::", "SETCCr", ")", "continue", ";", "MachineInstr", "", "ZExt", "=", "nullptr", ";", "for", "(", "auto", "&", "Use", ":", "MRI", "->", "use_instructions", "(", "MI", ".", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ")", ")", "if", "(", "Use", ".", "getOpcode", "(", ")", "==", "X86", "::", "MOVZX32rr8", ")", "ZExt", "=", "&", "Use", ";", "if", "(", "!", "ZExt", ")", "continue", ";", "MachineInstr", "", "FlagsDefMI", "=", "findFlagsImpDef", "(", "MI", ".", "getParent", "(", ")", ",", "MachineBasicBlock", "::", "reverse_iterator", "(", "&", "MI", ")", ")", ";", "if", "(", "!", "FlagsDefMI", ")", "continue", ";", "if", "(", "impUsesFlags", "(", "FlagsDefMI", ")", ")", "continue", ";", "++", "NumSubstZexts", ";", "Changed", "=", "true", ";", "const", "TargetRegisterClass", "", "RC", "=", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ".", "is64Bit", "(", ")", "?", "&", "X86", "::", "GR32RegClass", ":", "&", "X86", "::", "GR32_ABCDRegClass", ";", "Register", "ZeroReg", "=", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ";", "Register", "InsertReg", "=", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ";", "BuildMI", "(", "MBB", ",", "FlagsDefMI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "X86", "::", "MOV32r0", ")", ",", "ZeroReg", ")", ";", "BuildMI", "(", "*", "ZExt", "->", "getParent", "(", ")", ",", "ZExt", ",", "ZExt", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "X86", "::", "INSERT_SUBREG", ")", ",", "InsertReg", ")", ".", "addReg", "(", "ZeroReg", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "X86", "::", "sub_8bit", ")", ";", "MRI", "->", "replaceRegWith", "(", "ZExt", "->", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ",", "InsertReg", ")", ";", "ToErase", ".", "push_back", "(", "ZExt", ")", ";", "}", "}", "for", "(", "auto", "&", "I", ":", "ToErase", ")", "I", "->", "eraseFromParent", "(", ")", ";", "return", "Changed", ";", "}", "</s>" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "X86", "4", "X86::SETCCr", "0", "X86::MOVZX32rr8", "X86", "X86::GR32RegClass", "X86::GR32_ABCDRegClass", "X86::MOV32r0", "X86::INSERT_SUBREG", "0", "X86::sub_8bit", "0" ]	X86FixupSetCC11	runOnMachineFunction	X86	CPU	LLVM	18,847	348	1	[]
[ "<s>", "static", "void", "aarch64_option_restore", "(", "struct", "gcc_options", "", "opts", ",", "struct", "gcc_options", "", ",", "struct", "cl_target_option", "*", "ptr", ")", "{", "opts", "->", "x_explicit_arch", "=", "ptr", "->", "x_explicit_arch", ";", "selected_arch", "=", "aarch64_get_arch", "(", "ptr", "->", "x_explicit_arch", ")", ";", "opts", "->", "x_explicit_tune_core", "=", "ptr", "->", "x_explicit_tune_core", ";", "if", "(", "opts", "->", "x_explicit_tune_core", "==", "aarch64_none", "&&", "opts", "->", "x_explicit_arch", "!=", "aarch64_no_arch", ")", "selected_tune", "=", "&", "all_cores", "[", "selected_arch", "->", "ident", "]", ";", "else", "selected_tune", "=", "aarch64_get_tune_cpu", "(", "ptr", "->", "x_explicit_tune_core", ")", ";", "opts", "->", "x_aarch64_override_tune_string", "=", "ptr", "->", "x_aarch64_override_tune_string", ";", "opts", "->", "x_aarch64_branch_protection_string", "=", "ptr", "->", "x_aarch64_branch_protection_string", ";", "if", "(", "opts", "->", "x_aarch64_branch_protection_string", ")", "{", "aarch64_parse_branch_protection", "(", "opts", "->", "x_aarch64_branch_protection_string", ",", "NULL", ")", ";", "}", "aarch64_override_options_internal", "(", "opts", ")", ";", "}", "</s>" ]	[ "Implements", "TARGET_OPTION_RESTORE", ".", "Restore", "the", "backend", "codegen", "decisions", "using", "the", "information", "saved", "in", "PTR", "." ]	[ "aarch64" ]	aarch641	aarch64_option_restore	aarch64	CPU	GCC	18,848	117	1	[]
[ "<s>", "void", "VEFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "VEMachineFunctionInfo", "", "FuncInfo", "=", "MF", ".", "getInfo", "<", "VEMachineFunctionInfo", ">", "(", ")", ";", "assert", "(", "&", "MF", ".", "front", "(", ")", "==", "&", "MBB", "&&", "\"Shrink-wrapping not yet supported\"", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "VEInstrInfo", "&", "TII", "=", "", "STI", ".", "getInstrInfo", "(", ")", ";", "const", "VERegisterInfo", "&", "RegInfo", "=", "*", "STI", ".", "getRegisterInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "bool", "NeedsStackRealignment", "=", "RegInfo", ".", "shouldRealignStack", "(", "MF", ")", ";", "DebugLoc", "DL", ";", "if", "(", "NeedsStackRealignment", "&&", "!", "RegInfo", ".", "canRealignStack", "(", "MF", ")", ")", "report_fatal_error", "(", "\"Function \\\"\"", "+", "Twine", "(", "MF", ".", "getName", "(", ")", ")", "+", "\"\\\" required \"", "\"stack re-alignment, but LLVM couldn't handle it \"", "\"(probably because it has a dynamic alloca).\"", ")", ";", "uint64_t", "NumBytes", "=", "MFI", ".", "getStackSize", "(", ")", ";", "if", "(", "!", "FuncInfo", "->", "isLeafProc", "(", ")", ")", "{", "NumBytes", "=", "STI", ".", "getAdjustedFrameSize", "(", "NumBytes", ")", ";", "}", "NumBytes", "=", "alignTo", "(", "NumBytes", ",", "MFI", ".", "getMaxAlign", "(", ")", ")", ";", "MFI", ".", "setStackSize", "(", "NumBytes", ")", ";", "emitPrologueInsns", "(", "MF", ",", "MBB", ",", "MBBI", ",", "NumBytes", ",", "true", ")", ";", "if", "(", "!", "FuncInfo", "->", "isLeafProc", "(", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "VE", "::", "ORri", ")", ",", "VE", "::", "SX9", ")", ".", "addReg", "(", "VE", "::", "SX11", ")", ".", "addImm", "(", "0", ")", ";", "MaybeAlign", "RuntimeAlign", "=", "NeedsStackRealignment", "?", "MaybeAlign", "(", "MFI", ".", "getMaxAlign", "(", ")", ")", ":", "None", ";", "assert", "(", "(", "RuntimeAlign", "==", "None", "\|\|", "!", "FuncInfo", "->", "isLeafProc", "(", ")", ")", "&&", "\"SP has to be saved in order to align variable sized stack object!\"", ")", ";", "emitSPAdjustment", "(", "MF", ",", "MBB", ",", "MBBI", ",", "-", "(", "int64_t", ")", "NumBytes", ",", "RuntimeAlign", ")", ";", "if", "(", "hasBP", "(", "MF", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "VE", "::", "ORri", ")", ",", "VE", "::", "SX17", ")", ".", "addReg", "(", "VE", "::", "SX11", ")", ".", "addImm", "(", "0", ")", ";", "}", "if", "(", "NumBytes", "!=", "0", ")", "emitSPExtend", "(", "MF", ",", "MBB", ",", "MBBI", ")", ";", "}", "</s>" ]	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "VE", "VE", "VE", "VE", "\"Shrink-wrapping not yet supported\"", "VE", "VE", "\"Function \\\"\"", "\"\\\" required \"", "\"stack re-alignment, but LLVM couldn't handle it \"", "\"(probably because it has a dynamic alloca).\"", "VE::ORri", "VE::SX9", "VE::SX11", "0", "\"SP has to be saved in order to align variable sized stack object!\"", "VE::ORri", "VE::SX17", "VE::SX11", "0", "0" ]	VEFrameLowering5	emitPrologue	VE	CPU	LLVM	18,849	347	1	[]
[ "<s>", "void", "AMDGPUPassConfig", "::", "addIRPasses", "(", ")", "{", "const", "AMDGPUTargetMachine", "&", "TM", "=", "getAMDGPUTargetMachine", "(", ")", ";", "disablePass", "(", "&", "StackMapLivenessID", ")", ";", "disablePass", "(", "&", "FuncletLayoutID", ")", ";", "disablePass", "(", "&", "PatchableFunctionID", ")", ";", "addPass", "(", "createAMDGPULowerIntrinsicsPass", "(", ")", ")", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "r600", "\|\|", "!", "EnableAMDGPUFunctionCalls", ")", "{", "addPass", "(", "createAMDGPUAlwaysInlinePass", "(", ")", ")", ";", "addPass", "(", "createAlwaysInlinerLegacyPass", "(", ")", ")", ";", "addPass", "(", "createBarrierNoopPass", "(", ")", ")", ";", "}", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "{", "addPass", "(", "createAMDGPUCodeGenPreparePass", "(", ")", ")", ";", "}", "addPass", "(", "createAMDGPUOpenCLImageTypeLoweringPass", "(", ")", ")", ";", "if", "(", "TM", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createInferAddressSpacesPass", "(", ")", ")", ";", "addPass", "(", "createAMDGPUPromoteAlloca", "(", ")", ")", ";", "if", "(", "EnableSROA", ")", "addPass", "(", "createSROAPass", "(", ")", ")", ";", "addStraightLineScalarOptimizationPasses", "(", ")", ";", "if", "(", "EnableAMDGPUAliasAnalysis", ")", "{", "addPass", "(", "createAMDGPUAAWrapperPass", "(", ")", ")", ";", "addPass", "(", "createExternalAAWrapperPass", "(", "[", "]", "(", "Pass", "&", "P", ",", "Function", "&", ",", "AAResults", "&", "AAR", ")", "{", "if", "(", "auto", "*", "WrapperPass", "=", "P", ".", "getAnalysisIfAvailable", "<", "AMDGPUAAWrapperPass", ">", "(", ")", ")", "AAR", ".", "addAAResult", "(", "WrapperPass", "->", "getResult", "(", ")", ")", ";", "}", ")", ")", ";", "}", "}", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addEarlyCSEOrGVNPass", "(", ")", ";", "}", "</s>" ]	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUTargetMachine29	addIRPasses	AMDGPU	GPU	LLVM	18,850	241	1	[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "isIntDivCheap", "(", "EVT", "VT", ",", "AttributeList", "Attr", ")", "const", "{", "bool", "OptSize", "=", "Attr", ".", "hasAttribute", "(", "AttributeList", "::", "FunctionIndex", ",", "Attribute", "::", "MinSize", ")", ";", "return", "OptSize", "&&", "!", "VT", ".", "isVector", "(", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "integer", "divide", "is", "usually", "cheaper", "than", "a", "sequence", "of", "several", "shifts", ",", "adds", ",", "and", "multiplies", "for", "this", "target", "." ]	[ "AArch64", "AArch64" ]	AArch64ISelLowering (2)3	isIntDivCheap	AArch64	CPU	LLVM	18,851	40	1	[]
[ "<s>", "bool", "s390_bytemask_vector_p", "(", "rtx", "op", ",", "unsigned", "", "mask", ")", "{", "int", "i", ";", "unsigned", "tmp_mask", "=", "0", ";", "int", "nunit", ",", "unit_size", ";", "if", "(", "!", "VECTOR_MODE_P", "(", "GET_MODE", "(", "op", ")", ")", "\|\|", "GET_CODE", "(", "op", ")", "!=", "CONST_VECTOR", "\|\|", "!", "CONST_INT_P", "(", "XVECEXP", "(", "op", ",", "0", ",", "0", ")", ")", ")", "return", "false", ";", "nunit", "=", "GET_MODE_NUNITS", "(", "GET_MODE", "(", "op", ")", ")", ";", "unit_size", "=", "GET_MODE_UNIT_SIZE", "(", "GET_MODE", "(", "op", ")", ")", ";", "for", "(", "i", "=", "0", ";", "i", "<", "nunit", ";", "i", "++", ")", "{", "unsigned", "HOST_WIDE_INT", "c", ";", "int", "j", ";", "if", "(", "!", "CONST_INT_P", "(", "XVECEXP", "(", "op", ",", "0", ",", "i", ")", ")", ")", "return", "false", ";", "c", "=", "UINTVAL", "(", "XVECEXP", "(", "op", ",", "0", ",", "i", ")", ")", ";", "for", "(", "j", "=", "0", ";", "j", "<", "unit_size", ";", "j", "++", ")", "{", "if", "(", "(", "c", "&", "0xff", ")", "!=", "0", "&&", "(", "c", "&", "0xff", ")", "!=", "0xff", ")", "return", "false", ";", "tmp_mask", "\|=", "(", "c", "&", "1", ")", "<<", "(", "(", "nunit", "-", "1", "-", "i", ")", "", "unit_size", "+", "j", ")", ";", "c", "=", "c", ">>", "BITS_PER_UNIT", ";", "}", "}", "if", "(", "mask", "!=", "NULL", ")", "*", "mask", "=", "tmp_mask", ";", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "C", "consists", "only", "of", "byte", "chunks", "being", "either", "0", "or", "0xff", ".", "If", "MASK", "is", "!", "=NULL", "a", "byte", "mask", "is", "generated", "which", "is", "appropriate", "for", "the", "vector", "generate", "byte", "mask", "instruction", "." ]	[ "s390", "0", "0", "0", "0", "0", "0", "0", "0xff", "0", "0xff", "0xff", "1", "1" ]	s390	s390_bytemask_vector_p	s390	MPU	GCC	18,852	211	1	[]
[ "<s>", "void", "XCoreInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "", "RC", ",", "const", "TargetRegisterInfo", "", "TRI", ")", "const", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", "&&", "!", "I", "->", "isDebugValue", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "", "MF", "->", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "", "MF", ",", "FrameIndex", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FrameIndex", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FrameIndex", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "XCore", "::", "LDWFI", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addImm", "(", "0", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "</s>" ]	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "XCore", "XCore", "XCore::LDWFI", "0" ]	XCoreInstrInfo (2)	loadRegFromStackSlot	XCore	MPU	LLVM	18,853	153	1	[]
[ "<s>", "InstructionCost", "PPCTTIImpl", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "TTI", "::", "OperandValueKind", "Op1Info", ",", "TTI", "::", "OperandValueKind", "Op2Info", ",", "TTI", "::", "OperandValueProperties", "Opd1PropInfo", ",", "TTI", "::", "OperandValueProperties", "Opd2PropInfo", ",", "ArrayRef", "<", "const", "Value", "", ">", "Args", ",", "const", "Instruction", "*", "CxtI", ")", "{", "assert", "(", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", "&&", "\"Invalid opcode\"", ")", ";", "if", "(", "CostKind", "!=", "TTI", "::", "TCK_RecipThroughput", ")", "return", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "CostKind", ",", "Op1Info", ",", "Op2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ",", "Args", ",", "CxtI", ")", ";", "InstructionCost", "Cost", "=", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "CostKind", ",", "Op1Info", ",", "Op2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "return", "vectorCostAdjustment", "(", "Cost", ",", "Opcode", ",", "Ty", ",", "nullptr", ")", ";", "}", "</s>" ]	[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]	[ "PowerPC", "PPC", "\"Invalid opcode\"" ]	PPCTargetTransformInfo1	getArithmeticInstrCost	PowerPC	CPU	LLVM	18,854	130	1	[]
[ "<s>", "unsigned", "ARMFastISel", "::", "fastEmitInst_rri", "(", "unsigned", "MachineInstOpcode", ",", "const", "TargetRegisterClass", "", "RC", ",", "unsigned", "Op0", ",", "bool", "Op0IsKill", ",", "unsigned", "Op1", ",", "bool", "Op1IsKill", ",", "uint64_t", "Imm", ")", "{", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "Op0", "=", "constrainOperandRegClass", "(", "II", ",", "Op0", ",", "1", ")", ";", "Op1", "=", "constrainOperandRegClass", "(", "II", ",", "Op1", ",", "2", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "1", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "}", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "0", "]", ")", ")", ";", "}", "return", "ResultReg", ";", "}", "</s>" ]	[ "Emit", "a", "MachineInstr", "with", "two", "register", "operands", ",", "an", "immediate", ",", "and", "a", "result", "register", "in", "the", "given", "register", "class", "." ]	[ "ARM", "ARM", "1", "2", "1", "0" ]	ARMFastISel (3)	fastEmitInst_rri	ARM	CPU	LLVM	18,855	222	1	[]
[ "<s>", "void", "GBZ80PassConfig", "::", "addPreSched2", "(", ")", "{", "addPass", "(", "createGBZ80PostPEIPass", "(", ")", ")", ";", "}", "</s>" ]	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]	[ "GBZ80", "GB", "GB" ]	GBZ80TargetMachine	addPreSched2	GBZ80	MPU	LLVM	18,856	15	1	[]
[ "<s>", "static", "rtx", "adjust_vec_address_pcrel", "(", "rtx", "addr", ",", "rtx", "element_offset", ",", "rtx", "base_tmp", ")", "{", "rtx", "new_addr", "=", "NULL", ";", "gcc_assert", "(", "CONST_INT_P", "(", "element_offset", ")", ")", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "CONST", ")", "addr", "=", "XEXP", "(", "addr", ",", "0", ")", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", ")", "{", "rtx", "op0", "=", "XEXP", "(", "addr", ",", "0", ")", ";", "rtx", "op1", "=", "XEXP", "(", "addr", ",", "1", ")", ";", "if", "(", "CONST_INT_P", "(", "op1", ")", ")", "{", "HOST_WIDE_INT", "offset", "=", "INTVAL", "(", "XEXP", "(", "addr", ",", "1", ")", ")", "+", "INTVAL", "(", "element_offset", ")", ";", "if", "(", "offset", "==", "0", ")", "new_addr", "=", "op0", ";", "else", "{", "rtx", "plus", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "op0", ",", "GEN_INT", "(", "offset", ")", ")", ";", "new_addr", "=", "gen_rtx_CONST", "(", "Pmode", ",", "plus", ")", ";", "}", "}", "else", "{", "emit_move_insn", "(", "base_tmp", ",", "addr", ")", ";", "new_addr", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "base_tmp", ",", "element_offset", ")", ";", "}", "}", "else", "if", "(", "SYMBOL_REF_P", "(", "addr", ")", "\|\|", "LABEL_REF_P", "(", "addr", ")", ")", "{", "rtx", "plus", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "addr", ",", "element_offset", ")", ";", "new_addr", "=", "gen_rtx_CONST", "(", "Pmode", ",", "plus", ")", ";", "}", "else", "gcc_unreachable", "(", ")", ";", "return", "new_addr", ";", "}", "</s>" ]	[ "Helper", "function", "update", "PC-relative", "addresses", "when", "we", "are", "adjusting", "a", "memory", "address", "(", "ADDR", ")", "to", "a", "vector", "to", "point", "to", "a", "scalar", "field", "within", "the", "vector", "with", "a", "constant", "offset", "(", "ELEMENT_OFFSET", ")", ".", "If", "the", "address", "is", "not", "valid", ",", "we", "can", "use", "the", "base", "register", "temporary", "(", "BASE_TMP", ")", "to", "form", "the", "address", "." ]	[ "rs6000", "0", "0", "1", "1", "0" ]	rs6000	adjust_vec_address_pcrel	rs6000	CPU	GCC	18,857	206	1	[]
[ "<s>", "bool", "RISCVInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "&", "TBB", ",", "MachineBasicBlock", "", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "AllowModify", ")", "const", "{", "TBB", "=", "FBB", "=", "nullptr", ";", "Cond", ".", "clear", "(", ")", ";", "auto", "", "RVFI", "=", "MBB", ".", "getParent", "(", ")", "->", "getInfo", "<", "RISCVMachineFunctionInfo", ">", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "end", "(", ")", "\|\|", "!", "isUnpredicatedTerminator", "(", "", "I", ")", ")", "return", "RVFI", "->", "isHwlpBasicBlock", "(", "MBB", ".", "getNextNode", "(", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "FirstUncondOrIndirectBr", "=", "MBB", ".", "end", "(", ")", ";", "int", "NumTerminators", "=", "0", ";", "for", "(", "auto", "J", "=", "I", ".", "getReverse", "(", ")", ";", "J", "!=", "MBB", ".", "rend", "(", ")", "&&", "isUnpredicatedTerminator", "(", "", "J", ")", ";", "J", "++", ")", "{", "NumTerminators", "++", ";", "if", "(", "J", "->", "getDesc", "(", ")", ".", "isUnconditionalBranch", "(", ")", "\|\|", "J", "->", "getDesc", "(", ")", ".", "isIndirectBranch", "(", ")", ")", "{", "FirstUncondOrIndirectBr", "=", "J", ".", "getReverse", "(", ")", ";", "}", "}", "if", "(", "AllowModify", "&&", "FirstUncondOrIndirectBr", "!=", "MBB", ".", "end", "(", ")", ")", "{", "while", "(", "std", "::", "next", "(", "FirstUncondOrIndirectBr", ")", "!=", "MBB", ".", "end", "(", ")", ")", "{", "std", "::", "next", "(", "FirstUncondOrIndirectBr", ")", "->", "eraseFromParent", "(", ")", ";", "NumTerminators", "--", ";", "}", "I", "=", "FirstUncondOrIndirectBr", ";", "}", "if", "(", "I", "->", "getDesc", "(", ")", ".", "isIndirectBranch", "(", ")", ")", "return", "true", ";", "if", "(", "NumTerminators", ">", "2", ")", "return", "true", ";", "if", "(", "NumTerminators", "==", "1", "&&", "I", "->", "getDesc", "(", ")", ".", "isUnconditionalBranch", "(", ")", ")", "{", "TBB", "=", "getBranchDestBlock", "(", "", "I", ")", ";", "return", "false", ";", "}", "if", "(", "NumTerminators", "==", "1", "&&", "I", "->", "getDesc", "(", ")", ".", "isConditionalBranch", "(", ")", ")", "{", "parseCondBranch", "(", "", "I", ",", "TBB", ",", "Cond", ")", ";", "return", "false", ";", "}", "if", "(", "NumTerminators", "==", "2", "&&", "std", "::", "prev", "(", "I", ")", "->", "getDesc", "(", ")", ".", "isConditionalBranch", "(", ")", "&&", "I", "->", "getDesc", "(", ")", ".", "isUnconditionalBranch", "(", ")", ")", "{", "parseCondBranch", "(", "", "std", "::", "prev", "(", "I", ")", ",", "TBB", ",", "Cond", ")", ";", "FBB", "=", "getBranchDestBlock", "(", "*", "I", ")", ";", "return", "false", ";", "}", "return", "true", ";", "}", "</s>" ]	[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]	[ "RISCV", "RISCV", "RISCV", "0", "2", "1", "1", "2" ]	RISCVInstrInfo2	analyzeBranch	RISCV	CPU	LLVM	18,858	377	1	[]
[ "<s>", "static", "int", "get_vec_cmp_insn", "(", "enum", "rtx_code", "code", ",", "machine_mode", "dest_mode", ",", "machine_mode", "op_mode", ")", "{", "switch", "(", "code", ")", "{", "case", "EQ", ":", "if", "(", "dest_mode", "==", "V16QImode", "&&", "op_mode", "==", "V16QImode", ")", "return", "CODE_FOR_ceq_v16qi", ";", "if", "(", "dest_mode", "==", "V8HImode", "&&", "op_mode", "==", "V8HImode", ")", "return", "CODE_FOR_ceq_v8hi", ";", "if", "(", "dest_mode", "==", "V4SImode", "&&", "op_mode", "==", "V4SImode", ")", "return", "CODE_FOR_ceq_v4si", ";", "if", "(", "dest_mode", "==", "V4SImode", "&&", "op_mode", "==", "V4SFmode", ")", "return", "CODE_FOR_ceq_v4sf", ";", "if", "(", "dest_mode", "==", "V2DImode", "&&", "op_mode", "==", "V2DFmode", ")", "return", "CODE_FOR_ceq_v2df", ";", "break", ";", "case", "GT", ":", "if", "(", "dest_mode", "==", "V16QImode", "&&", "op_mode", "==", "V16QImode", ")", "return", "CODE_FOR_cgt_v16qi", ";", "if", "(", "dest_mode", "==", "V8HImode", "&&", "op_mode", "==", "V8HImode", ")", "return", "CODE_FOR_cgt_v8hi", ";", "if", "(", "dest_mode", "==", "V4SImode", "&&", "op_mode", "==", "V4SImode", ")", "return", "CODE_FOR_cgt_v4si", ";", "if", "(", "dest_mode", "==", "V4SImode", "&&", "op_mode", "==", "V4SFmode", ")", "return", "CODE_FOR_cgt_v4sf", ";", "if", "(", "dest_mode", "==", "V2DImode", "&&", "op_mode", "==", "V2DFmode", ")", "return", "CODE_FOR_cgt_v2df", ";", "break", ";", "case", "GTU", ":", "if", "(", "dest_mode", "==", "V16QImode", "&&", "op_mode", "==", "V16QImode", ")", "return", "CODE_FOR_clgt_v16qi", ";", "if", "(", "dest_mode", "==", "V8HImode", "&&", "op_mode", "==", "V8HImode", ")", "return", "CODE_FOR_clgt_v8hi", ";", "if", "(", "dest_mode", "==", "V4SImode", "&&", "op_mode", "==", "V4SImode", ")", "return", "CODE_FOR_clgt_v4si", ";", "break", ";", "default", ":", "break", ";", "}", "return", "-", "1", ";", "}", "</s>" ]	[ "Return", "insn", "index", "for", "the", "vector", "compare", "instruction", "for", "given", "CODE", ",", "and", "DEST_MODE", ",", "OP_MODE", ".", "Return", "-1", "if", "valid", "insn", "is", "not", "available", "." ]	[ "spu", "1" ]	spu	get_vec_cmp_insn	spu	MPU	GCC	18,859	214	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Hexagon generate \\\"insert\\\" instructions\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Hexagon", "\"Hexagon generate \\\"insert\\\" instructions\"" ]	HexagonGenInsert10	getPassName	Hexagon	DSP	LLVM	18,860	11	1	[]
[ "<s>", "void", "R600SchedStrategy", "::", "releaseBottomNode", "(", "SUnit", "*", "SU", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Bottom Releasing \"", ";", "SU", "->", "dump", "(", "DAG", ")", ";", ")", ";", "if", "(", "isPhysicalRegCopy", "(", "SU", "->", "getInstr", "(", ")", ")", ")", "{", "PhysicalRegCopy", ".", "push_back", "(", "SU", ")", ";", "return", ";", "}", "int", "IK", "=", "getInstKind", "(", "SU", ")", ";", "if", "(", "IK", "==", "IDOther", ")", "Available", "[", "IDOther", "]", ".", "push_back", "(", "SU", ")", ";", "else", "Pending", "[", "IK", "]", ".", "push_back", "(", "SU", ")", ";", "}", "</s>" ]	[ "Currently", "only", "scheduling", "top-down", ",", "so", "this", "method", "is", "empty", "." ]	[ "AMDGPU", "R600", "\"Bottom Releasing \"" ]	R600MachineScheduler (2)	releaseBottomNode	AMDGPU	GPU	LLVM	18,861	85	1	[]
[ "<s>", "AArch64TargetMachine", "::", "AArch64TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "LittleEndian", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "*", "this", ",", "LittleEndian", ")", ",", "usingPBQP", "(", "false", ")", "{", "initAsmInfo", "(", ")", ";", "if", "(", "EnablePBQP", "&&", "Subtarget", ".", "isCortexA57", "(", ")", "&&", "OL", "!=", "CodeGenOpt", "::", "None", ")", "{", "usingPBQP", "=", "true", ";", "RegisterRegAlloc", "::", "setDefault", "(", "createAArch64A57PBQPRegAlloc", ")", ";", "}", "}", "</s>" ]	[ "Create", "an", "AArch64", "architecture", "model", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64TargetMachine77	AArch64TargetMachine	AArch64	CPU	LLVM	18,862	114	1	[]
[ "<s>", "void", "M680x0DAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "unsigned", "Opcode", "=", "Node", "->", "getOpcode", "(", ")", ";", "SDLoc", "DL", "(", "Node", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Selecting: \"", ";", "Node", "->", "dump", "(", "CurDAG", ")", ";", "dbgs", "(", ")", "<<", "'\\n'", ")", ";", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"== \"", ";", "Node", "->", "dump", "(", "CurDAG", ")", ";", "dbgs", "(", ")", "<<", "'\\n'", ")", ";", "Node", "->", "setNodeId", "(", "-", "1", ")", ";", "return", ";", "}", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "M680x0ISD", "::", "GlobalBaseReg", ":", "ReplaceNode", "(", "Node", ",", "getGlobalBaseReg", "(", ")", ")", ";", "return", ";", "}", "SelectCode", "(", "Node", ")", ";", "}", "</s>" ]	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "M680x0", "M680x0", "\"Selecting: \"", "\"== \"", "1", "M680x0ISD::GlobalBaseReg" ]	M680x0ISelDAGToDAG	Select	M680x0	MPU	LLVM	18,863	121	1	[]
[ "<s>", "unsigned", "BlackfinRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "hasFP", "(", "MF", ")", "?", "BF", "::", "FP", ":", "BF", "::", "SP", ";", "}", "</s>" ]	[ "Debug", "information", "queries", "." ]	[ "Blackfin", "BF::FP", "BF::SP" ]	BlackfinRegisterInfo1	getFrameRegister	Blackfin	DSP	LLVM	18,864	27	1	[]
[ "<s>", "bool", "targetHandlesStackFrameRounding", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "targetHandlesStackFrameRounding", "-", "Returns", "true", "if", "the", "target", "is", "responsible", "for", "rounding", "up", "the", "stack", "frame", "(", "probably", "at", "emitPrologue", "time", ")", "." ]	[ "TPC" ]	TPCFrameLowering	targetHandlesStackFrameRounding	TPC	Virtual ISA	LLVM	18,865	11	1	[]
[ "<s>", "unsigned", "getDstReg", "(", ")", "const", "{", "return", "Dst", ";", "}", "</s>" ]	[ "Get", "the", "definition", "register", "of", "the", "loaded", "value", "." ]	[ "AArch64" ]	AArch64AsmParser (2)2	getDstReg	AArch64	CPU	LLVM	18,866	10	1	[]
[ "<s>", "SDValue", "TeeRISCTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "SDLoc", "dl", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "16", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "Ins", ",", "RetCC_TeeRISC", ")", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ",", "RVLocs", "[", "i", "]", ".", "getValVT", "(", ")", ",", "InFlag", ")", ".", "getValue", "(", "1", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "2", ")", ";", "InVals", ".", "push_back", "(", "Chain", ".", "getValue", "(", "0", ")", ")", ";", "}", "return", "Chain", ";", "}", "</s>" ]	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]	[ "TeeRISC", "TeeRISC", "ISD::InputArg", "16", "TeeRISC", "0", "1", "2", "0" ]	TeeRISCISelLowering	LowerCallResult	TeeRISC	CPU	LLVM	18,867	170	1	[]
[ "<s>", "bool", "R600AsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MF", ".", "ensureAlignment", "(", "8", ")", ";", "SetupMachineFunction", "(", "MF", ")", ";", "MCContext", "&", "Context", "=", "getObjFileLowering", "(", ")", ".", "getContext", "(", ")", ";", "MCSectionELF", "", "ConfigSection", "=", "Context", ".", "getELFSection", "(", "\".AMDGPU.config\"", ",", "ELF", "::", "SHT_PROGBITS", ",", "0", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "ConfigSection", ")", ";", "EmitProgramInfoR600", "(", "MF", ")", ";", "EmitFunctionBody", "(", ")", ";", "if", "(", "isVerbose", "(", ")", ")", "{", "MCSectionELF", "", "CommentSection", "=", "Context", ".", "getELFSection", "(", "\".AMDGPU.csdata\"", ",", "ELF", "::", "SHT_PROGBITS", ",", "0", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "CommentSection", ")", ";", "R600MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "R600MachineFunctionInfo", ">", "(", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "Twine", "(", "\"SQ_PGM_RESOURCES:STACK_SIZE = \"", "+", "Twine", "(", "MFI", "->", "CFStackSize", ")", ")", ")", ";", "}", "return", "false", ";", "}", "</s>" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "R600", "8", "\".AMDGPU.config\"", "0", "R600", "\".AMDGPU.csdata\"", "0", "R600", "R600", "\"SQ_PGM_RESOURCES:STACK_SIZE = \"" ]	R600AsmPrinter	runOnMachineFunction	AMDGPU	GPU	LLVM	18,868	133	1	[]
[ "<s>", "static", "rtx", "ix86_internal_arg_pointer", "(", "void", ")", "{", "if", "(", "FORCE_PREFERRED_STACK_BOUNDARY_IN_MAIN", "&&", "DECL_NAME", "(", "current_function_decl", ")", "&&", "MAIN_NAME_P", "(", "DECL_NAME", "(", "current_function_decl", ")", ")", "&&", "DECL_FILE_SCOPE_P", "(", "current_function_decl", ")", ")", "{", "cfun", "->", "machine", "->", "force_align_arg_pointer", "=", "gen_rtx_REG", "(", "Pmode", ",", "2", ")", ";", "return", "copy_to_reg", "(", "cfun", "->", "machine", "->", "force_align_arg_pointer", ")", ";", "}", "else", "return", "virtual_incoming_args_rtx", ";", "}", "</s>" ]	[ "Handle", "the", "TARGET_INTERNAL_ARG_POINTER", "hook", "." ]	[ "i386", "2" ]	i3863	ix86_internal_arg_pointer	i386	CPU	GCC	18,869	59	1	[]
[ "<s>", "bool", "SITargetLowering", "::", "isFMAFasterThanFMulAndFAdd", "(", "EVT", "VT", ")", "const", "{", "VT", "=", "VT", ".", "getScalarType", "(", ")", ";", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "MVT", "::", "f32", ":", "return", "Subtarget", "->", "hasFP32Denormals", "(", ")", "&&", "Subtarget", "->", "hasFastFMAF32", "(", ")", ";", "case", "MVT", "::", "f64", ":", "return", "true", ";", "default", ":", "break", ";", "}", "return", "false", ";", "}", "</s>" ]	[ "Return", "true", "if", "an", "FMA", "operation", "is", "faster", "than", "a", "pair", "of", "fmul", "and", "fadd", "instructions", "." ]	[ "AMDGPU", "SI", "MVT::f32", "MVT::f64" ]	SIISelLowering (2)	isFMAFasterThanFMulAndFAdd	AMDGPU	GPU	LLVM	18,870	76	1	[]
[ "<s>", "void", "Z80RegisterInfo", "::", "materializeFrameBaseRegister", "(", "MachineBasicBlock", "", "MBB", ",", "unsigned", "BaseReg", ",", "int", "FrameIdx", ",", "int64_t", "Offset", ")", "const", "{", "MachineFunction", "&", "MF", "=", "", "MBB", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "II", "=", "MBB", "->", "begin", "(", ")", ";", "DebugLoc", "DL", "=", "MBB", "->", "findDebugLoc", "(", "II", ")", ";", "MRI", ".", "setRegClass", "(", "BaseReg", ",", "Is24Bit", "?", "&", "Z80", "::", "I24RegClass", ":", "&", "Z80", "::", "I16RegClass", ")", ";", "BuildMI", "(", "", "MBB", ",", "II", ",", "DL", ",", "TII", ".", "get", "(", "Is24Bit", "?", "Z80", "::", "LEA24ro", ":", "Z80", "::", "LEA16ro", ")", ",", "BaseReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addImm", "(", "Offset", ")", ";", "return", ";", "unsigned", "CopyReg", "=", "MRI", ".", "createVirtualRegister", "(", "Is24Bit", "?", "&", "Z80", "::", "I24RegClass", ":", "&", "Z80", "::", "I16RegClass", ")", ";", "unsigned", "OffsetReg", "=", "MRI", ".", "createVirtualRegister", "(", "Is24Bit", "?", "&", "Z80", "::", "O24RegClass", ":", "&", "Z80", "::", "O16RegClass", ")", ";", "BuildMI", "(", "", "MBB", ",", "II", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "CopyReg", ")", ".", "addReg", "(", "getFrameRegister", "(", "MF", ")", ")", ";", "BuildMI", "(", "", "MBB", ",", "II", ",", "DL", ",", "TII", ".", "get", "(", "Is24Bit", "?", "Z80", "::", "LD24ri", ":", "Z80", "::", "LD16ri", ")", ",", "OffsetReg", ")", ".", "addImm", "(", "Offset", ")", ";", "BuildMI", "(", "*", "MBB", ",", "II", ",", "DL", ",", "TII", ".", "get", "(", "Is24Bit", "?", "Z80", "::", "ADD24ao", ":", "Z80", "::", "ADD16ao", ")", ",", "BaseReg", ")", ".", "addReg", "(", "CopyReg", ")", ".", "addReg", "(", "OffsetReg", ")", ";", "}", "</s>" ]	[ "Insert", "defining", "instruction", "(", "s", ")", "for", "a", "pointer", "to", "FrameIdx", "before", "insertion", "point", "I", "." ]	[ "Z80", "Z80", "Z80::I24RegClass", "Z80::I16RegClass", "Z80::LEA24ro", "Z80::LEA16ro", "Z80::I24RegClass", "Z80::I16RegClass", "Z80::O24RegClass", "Z80::O16RegClass", "Z80::LD24ri", "Z80::LD16ri", "Z80::ADD24ao", "Z80::ADD16ao" ]	Z80RegisterInfo2	materializeFrameBaseRegister	Z80	MPU	LLVM	18,871	275	1	[]
[ "<s>", "bool", "PPCTTIImpl", "::", "shouldBuildRelLookupTables", "(", ")", "const", "{", "const", "PPCTargetMachine", "&", "TM", "=", "ST", "->", "getTargetMachine", "(", ")", ";", "if", "(", "!", "TM", ".", "isELFv2ABI", "(", ")", ")", "return", "false", ";", "return", "BaseT", "::", "shouldBuildRelLookupTables", "(", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "lookup", "tables", "should", "be", "turned", "into", "relative", "lookup", "tables", "." ]	[ "PowerPC", "PPC", "PPC" ]	PPCTargetTransformInfo1	shouldBuildRelLookupTables	PowerPC	CPU	LLVM	18,872	39	1	[]
[ "<s>", "static", "void", "emit_and_preserve", "(", "rtx", "seq", ",", "rtx", "reg", ",", "rtx", "reg2", ")", "{", "HOST_WIDE_INT", "offset", "=", "16", "", "UNITS_PER_WORD", ";", "HOST_WIDE_INT", "size", "=", "SPARC_STACK_ALIGN", "(", "offset", "+", "2", "", "UNITS_PER_WORD", ")", ";", "rtx", "slot", "=", "gen_rtx_MEM", "(", "word_mode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "SPARC_STACK_BIAS", "+", "offset", ")", ")", ";", "emit_insn", "(", "gen_stack_pointer_inc", "(", "GEN_INT", "(", "-", "size", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "slot", ",", "reg", ")", ")", ";", "if", "(", "reg2", ")", "emit_insn", "(", "gen_rtx_SET", "(", "adjust_address", "(", "slot", ",", "word_mode", ",", "UNITS_PER_WORD", ")", ",", "reg2", ")", ")", ";", "emit_insn", "(", "seq", ")", ";", "if", "(", "reg2", ")", "emit_insn", "(", "gen_rtx_SET", "(", "reg2", ",", "adjust_address", "(", "slot", ",", "word_mode", ",", "UNITS_PER_WORD", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "reg", ",", "slot", ")", ")", ";", "emit_insn", "(", "gen_stack_pointer_inc", "(", "GEN_INT", "(", "size", ")", ")", ")", ";", "}", "</s>" ]	[ "Emit", "the", "sequence", "of", "insns", "SEQ", "while", "preserving", "the", "registers", "." ]	[ "sparc", "16", "2" ]	sparc	emit_and_preserve	sparc	CPU	GCC	18,873	143	1	[]
[ "<s>", "bool", "AMDGPUPromoteKernelArguments", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "MemorySSA", "&", "MSSA", "=", "getAnalysis", "<", "MemorySSAWrapperPass", ">", "(", ")", ".", "getMSSA", "(", ")", ";", "return", "run", "(", "F", ",", "MSSA", ")", ";", "}", "</s>" ]	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUPromoteKernelArguments1	runOnFunction	AMDGPU	GPU	LLVM	18,874	34	1	[]
[ "<s>", "static", "std", "::", "unique_ptr", "<", "AVROperand", ">", "CreateReg", "(", "unsigned", "RegNum", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "return", "std", "::", "make_unique", "<", "AVROperand", ">", "(", "RegNum", ",", "S", ",", "E", ")", ";", "}", "</s>" ]	[ "CreateReg", "-", "Allocate", "a", "single", "virtual", "register", "for", "the", "given", "type", "." ]	[ "AVR", "AVR", "AVR" ]	AVRAsmParser	CreateReg	AVR	MPU	LLVM	18,875	35	1	[]
[ "<s>", "static", "rtx", "altivec_expand_dst_builtin", "(", "tree", "exp", ",", "rtx", "target", "ATTRIBUTE_UNUSED", ",", "bool", "", "expandedp", ")", "{", "tree", "fndecl", "=", "TREE_OPERAND", "(", "CALL_EXPR_FN", "(", "exp", ")", ",", "0", ")", ";", "enum", "rs6000_builtins", "fcode", "=", "(", "enum", "rs6000_builtins", ")", "DECL_FUNCTION_CODE", "(", "fndecl", ")", ";", "tree", "arg0", ",", "arg1", ",", "arg2", ";", "machine_mode", "mode0", ",", "mode1", ";", "rtx", "pat", ",", "op0", ",", "op1", ",", "op2", ";", "const", "struct", "builtin_description", "", "d", ";", "size_t", "i", ";", "", "expandedp", "=", "false", ";", "d", "=", "bdesc_dst", ";", "for", "(", "i", "=", "0", ";", "i", "<", "ARRAY_SIZE", "(", "bdesc_dst", ")", ";", "i", "++", ",", "d", "++", ")", "if", "(", "d", "->", "code", "==", "fcode", ")", "{", "arg0", "=", "CALL_EXPR_ARG", "(", "exp", ",", "0", ")", ";", "arg1", "=", "CALL_EXPR_ARG", "(", "exp", ",", "1", ")", ";", "arg2", "=", "CALL_EXPR_ARG", "(", "exp", ",", "2", ")", ";", "op0", "=", "expand_normal", "(", "arg0", ")", ";", "op1", "=", "expand_normal", "(", "arg1", ")", ";", "op2", "=", "expand_normal", "(", "arg2", ")", ";", "mode0", "=", "insn_data", "[", "d", "->", "icode", "]", ".", "operand", "[", "0", "]", ".", "mode", ";", "mode1", "=", "insn_data", "[", "d", "->", "icode", "]", ".", "operand", "[", "1", "]", ".", "mode", ";", "if", "(", "arg0", "==", "error_mark_node", "\|\|", "arg1", "==", "error_mark_node", "\|\|", "arg2", "==", "error_mark_node", ")", "return", "const0_rtx", ";", "", "expandedp", "=", "true", ";", "STRIP_NOPS", "(", "arg2", ")", ";", "if", "(", "TREE_CODE", "(", "arg2", ")", "!=", "INTEGER_CST", "\|\|", "TREE_INT_CST_LOW", "(", "arg2", ")", "&", "~", "0x3", ")", "{", "error", "(", "\"argument to %qs must be a 2-bit unsigned literal\"", ",", "d", "->", "name", ")", ";", "return", "const0_rtx", ";", "}", "if", "(", "!", "(", "", "insn_data", "[", "d", "->", "icode", "]", ".", "operand", "[", "0", "]", ".", "predicate", ")", "(", "op0", ",", "mode0", ")", ")", "op0", "=", "copy_to_mode_reg", "(", "Pmode", ",", "op0", ")", ";", "if", "(", "!", "(", "", "insn_data", "[", "d", "->", "icode", "]", ".", "operand", "[", "1", "]", ".", "predicate", ")", "(", "op1", ",", "mode1", ")", ")", "op1", "=", "copy_to_mode_reg", "(", "mode1", ",", "op1", ")", ";", "pat", "=", "GEN_FCN", "(", "d", "->", "icode", ")", "(", "op0", ",", "op1", ",", "op2", ")", ";", "if", "(", "pat", "!=", "0", ")", "emit_insn", "(", "pat", ")", ";", "return", "NULL_RTX", ";", "}", "return", "NULL_RTX", ";", "}", "</s>" ]	[ "Expand", "the", "dst", "builtins", "." ]	[ "rs6000", "0", "0", "0", "1", "2", "0", "1", "0x3", "\"argument to %qs must be a 2-bit unsigned literal\"", "0", "1", "0" ]	rs60004	altivec_expand_dst_builtin	rs6000	CPU	GCC	18,876	350	1	[]
[ "<s>", "void", "AArch64InstPrinter", "::", "printImplicitlyTypedVectorList", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "printVectorList", "(", "MI", ",", "OpNum", ",", "O", ",", "\"\"", ")", ";", "}", "</s>" ]	[ "Print", "a", "list", "of", "vector", "registers", "where", "the", "type", "suffix", "is", "implicit", "(", "i.e", "." ]	[ "AArch64", "AArch64", "\"\"" ]	AArch64InstPrinter	printImplicitlyTypedVectorList	AArch64	CPU	LLVM	18,877	30	1	[]
[ "<s>", "const", "char", "", "rs6000_output_load_multiple", "(", "rtx", "operands", "[", "3", "]", ")", "{", "int", "i", ",", "j", ";", "int", "words", "=", "XVECLEN", "(", "operands", "[", "0", "]", ",", "0", ")", ";", "rtx", "xop", "[", "10", "]", ";", "if", "(", "XVECLEN", "(", "operands", "[", "0", "]", ",", "0", ")", "==", "1", ")", "return", "\"lwz %2,0(%1)\"", ";", "for", "(", "i", "=", "0", ";", "i", "<", "words", ";", "i", "++", ")", "if", "(", "refers_to_regno_p", "(", "REGNO", "(", "operands", "[", "2", "]", ")", "+", "i", ",", "operands", "[", "1", "]", ")", ")", "{", "if", "(", "i", "==", "words", "-", "1", ")", "{", "xop", "[", "0", "]", "=", "GEN_INT", "(", "4", "", "(", "words", "-", "1", ")", ")", ";", "xop", "[", "1", "]", "=", "operands", "[", "1", "]", ";", "xop", "[", "2", "]", "=", "operands", "[", "2", "]", ";", "output_asm_insn", "(", "\"lswi %2,%1,%0\\n\\tlwz %1,%0(%1)\"", ",", "xop", ")", ";", "return", "\"\"", ";", "}", "else", "if", "(", "i", "==", "0", ")", "{", "xop", "[", "0", "]", "=", "GEN_INT", "(", "4", "", "(", "words", "-", "1", ")", ")", ";", "xop", "[", "1", "]", "=", "operands", "[", "1", "]", ";", "xop", "[", "2", "]", "=", "gen_rtx_REG", "(", "SImode", ",", "REGNO", "(", "operands", "[", "2", "]", ")", "+", "1", ")", ";", "output_asm_insn", "(", "\"addi %1,%1,4\\n\\tlswi %2,%1,%0\\n\\tlwz %1,-4(%1)\"", ",", "xop", ")", ";", "return", "\"\"", ";", "}", "else", "{", "for", "(", "j", "=", "0", ";", "j", "<", "words", ";", "j", "++", ")", "if", "(", "j", "!=", "i", ")", "{", "xop", "[", "0", "]", "=", "GEN_INT", "(", "j", "", "4", ")", ";", "xop", "[", "1", "]", "=", "operands", "[", "1", "]", ";", "xop", "[", "2", "]", "=", "gen_rtx_REG", "(", "SImode", ",", "REGNO", "(", "operands", "[", "2", "]", ")", "+", "j", ")", ";", "output_asm_insn", "(", "\"lwz %2,%0(%1)\"", ",", "xop", ")", ";", "}", "xop", "[", "0", "]", "=", "GEN_INT", "(", "i", "*", "4", ")", ";", "xop", "[", "1", "]", "=", "operands", "[", "1", "]", ";", "output_asm_insn", "(", "\"lwz %1,%0(%1)\"", ",", "xop", ")", ";", "return", "\"\"", ";", "}", "}", "return", "\"lswi %2,%1,%N0\"", ";", "}", "</s>" ]	[ "Return", "a", "string", "to", "perform", "a", "load_multiple", "operation", ".", "operands", "[", "0", "]", "is", "the", "vector", ".", "operands", "[", "1", "]", "is", "the", "source", "address", ".", "operands", "[", "2", "]", "is", "the", "first", "destination", "register", "." ]	[ "rs6000", "3", "0", "0", "10", "0", "0", "1", "\"lwz %2,0(%1)\"", "0", "2", "1", "1", "0", "4", "1", "1", "1", "2", "2", "\"lswi %2,%1,%0\\n\\tlwz %1,%0(%1)\"", "\"\"", "0", "0", "4", "1", "1", "1", "2", "2", "1", "\"addi %1,%1,4\\n\\tlswi %2,%1,%0\\n\\tlwz %1,-4(%1)\"", "\"\"", "0", "0", "4", "1", "1", "2", "2", "\"lwz %2,%0(%1)\"", "0", "4", "1", "1", "\"lwz %1,%0(%1)\"", "\"\"", "\"lswi %2,%1,%N0\"" ]	rs60004	rs6000_output_load_multiple	rs6000	CPU	GCC	18,878	318	1	[]
[ "<s>", "unsigned", "Z80oldInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "isFrameLoadOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", "&&", "!", "MI", ".", "getOperand", "(", "0", ")", ".", "getSubReg", "(", ")", "&&", "isFrameOperand", "(", "MI", ",", "1", ",", "FrameIndex", ")", ")", "{", "return", "MI", ".", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ";", "}", "return", "0", ";", "}", "</s>" ]	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "the", "FrameIndex", "of", "the", "loaded", "stack", "slot", "." ]	[ "Z80old", "Z80old", "0", "1", "0", "0" ]	Z80oldInstrInfo	isLoadFromStackSlot	Z80old	MPU	LLVM	18,879	66	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"SSE execution domain fixup\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "X86", "\"SSE execution domain fixup\"" ]	SSEDomainFix	getPassName	X86	CPU	LLVM	18,880	13	1	[]
[ "<s>", "virtual", "const", "TargetRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "XCore" ]	XCoreTargetMachine1	getRegisterInfo	XCore	MPU	LLVM	18,881	18	1	[]
[ "<s>", "HOST_WIDE_INT", "compute_frame_size", "(", "HOST_WIDE_INT", "size", ")", "{", "int", "regno", ";", "HOST_WIDE_INT", "total_size", ";", "HOST_WIDE_INT", "var_size", ";", "HOST_WIDE_INT", "args_size", ";", "HOST_WIDE_INT", "extra_size", ";", "HOST_WIDE_INT", "gp_reg_rounded", ";", "HOST_WIDE_INT", "gp_reg_size", ";", "HOST_WIDE_INT", "fp_reg_size", ";", "long", "mask", ";", "gp_reg_size", "=", "0", ";", "fp_reg_size", "=", "0", ";", "mask", "=", "0", ";", "extra_size", "=", "IQ2000_STACK_ALIGN", "(", "(", "0", ")", ")", ";", "var_size", "=", "IQ2000_STACK_ALIGN", "(", "size", ")", ";", "args_size", "=", "IQ2000_STACK_ALIGN", "(", "crtl", "->", "outgoing_args_size", ")", ";", "if", "(", "args_size", "==", "0", "&&", "cfun", "->", "calls_alloca", ")", "args_size", "=", "4", "*", "UNITS_PER_WORD", ";", "total_size", "=", "var_size", "+", "args_size", "+", "extra_size", ";", "for", "(", "regno", "=", "GP_REG_FIRST", ";", "regno", "<=", "GP_REG_LAST", ";", "regno", "++", ")", "{", "if", "(", "MUST_SAVE_REGISTER", "(", "regno", ")", ")", "{", "gp_reg_size", "+=", "GET_MODE_SIZE", "(", "gpr_mode", ")", ";", "mask", "\|=", "1L", "<<", "(", "regno", "-", "GP_REG_FIRST", ")", ";", "}", "}", "if", "(", "crtl", "->", "calls_eh_return", ")", "{", "unsigned", "int", "i", ";", "for", "(", "i", "=", "0", ";", ";", "++", "i", ")", "{", "regno", "=", "EH_RETURN_DATA_REGNO", "(", "i", ")", ";", "if", "(", "regno", "==", "(", "int", ")", "INVALID_REGNUM", ")", "break", ";", "gp_reg_size", "+=", "GET_MODE_SIZE", "(", "gpr_mode", ")", ";", "mask", "\|=", "1L", "<<", "(", "regno", "-", "GP_REG_FIRST", ")", ";", "}", "}", "gp_reg_rounded", "=", "IQ2000_STACK_ALIGN", "(", "gp_reg_size", ")", ";", "total_size", "+=", "gp_reg_rounded", "+", "IQ2000_STACK_ALIGN", "(", "fp_reg_size", ")", ";", "if", "(", "total_size", "==", "extra_size", "&&", "!", "profile_flag", ")", "total_size", "=", "extra_size", "=", "0", ";", "total_size", "+=", "IQ2000_STACK_ALIGN", "(", "crtl", "->", "args", ".", "pretend_args_size", ")", ";", "cfun", "->", "machine", "->", "total_size", "=", "total_size", ";", "cfun", "->", "machine", "->", "var_size", "=", "var_size", ";", "cfun", "->", "machine", "->", "args_size", "=", "args_size", ";", "cfun", "->", "machine", "->", "extra_size", "=", "extra_size", ";", "cfun", "->", "machine", "->", "gp_reg_size", "=", "gp_reg_size", ";", "cfun", "->", "machine", "->", "fp_reg_size", "=", "fp_reg_size", ";", "cfun", "->", "machine", "->", "mask", "=", "mask", ";", "cfun", "->", "machine", "->", "initialized", "=", "reload_completed", ";", "cfun", "->", "machine", "->", "num_gp", "=", "gp_reg_size", "/", "UNITS_PER_WORD", ";", "if", "(", "mask", ")", "{", "unsigned", "long", "offset", ";", "offset", "=", "(", "args_size", "+", "extra_size", "+", "var_size", "+", "gp_reg_size", "-", "GET_MODE_SIZE", "(", "gpr_mode", ")", ")", ";", "cfun", "->", "machine", "->", "gp_sp_offset", "=", "offset", ";", "cfun", "->", "machine", "->", "gp_save_offset", "=", "offset", "-", "total_size", ";", "}", "else", "{", "cfun", "->", "machine", "->", "gp_sp_offset", "=", "0", ";", "cfun", "->", "machine", "->", "gp_save_offset", "=", "0", ";", "}", "cfun", "->", "machine", "->", "fp_sp_offset", "=", "0", ";", "cfun", "->", "machine", "->", "fp_save_offset", "=", "0", ";", "return", "total_size", ";", "}", "</s>" ]	[ "Typical", "stack", "layout", "should", "looks", "like", "this", "after", "the", "function", "'s", "prologue", ":", "\|", "\|", "--", "^", "\|", "\|", "\\", "\|", "\|", "\|", "arguments", "saved", "\|", "Increasing", "\|", "\|", "on", "the", "stack", "\|", "addresses", "PARENT", "arg", "pointer", "-", ">", "\|", "\|", "/", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "-", "\|", "\|", "-", "space", "for", "argument", "split", "between", "regs", "&", "stack", "--", "CHILD", "\|", "\|", "\\", "<", "--", "(", "return", "address", "here", ")", "\|", "\|", "other", "call", "\|", "\|", "saved", "registers", "\|", "\|", "/", "--", "frame", "pointer", "-", ">", "\|", "\|", "\\", "___", "\|", "\|", "local", "\|", "\|", "\|", "variables", "\|f", "\|", "\|", "/", "\|r", "--", "\|a", "\|", "\|", "\\", "\|m", "\|", "\|", "outgoing", "\|e", "\|", "\|", "arguments", "\|", "\|", "Decreasing", "(", "hard", ")", "frame", "pointer", "\|", "\|", "/", "\|", "\|", "addresses", "and", "stack", "pointer", "-", ">", "\|", "\|", "/", "_\|_", "\|", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "V" ]	[ "iq2000", "0", "0", "0", "0", "0", "4", "1L", "0", "1L", "0", "0", "0", "0", "0" ]	iq2000	compute_frame_size	iq2000	CPU	GCC	18,882	395	1	[]
[ "<s>", "MCSymbol", "*", "MBlazeMCInstLower", "::", "GetExternalSymbolSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unknown target flag on GV operand\"", ")", ";", "case", "0", ":", "break", ";", "}", "return", "Printer", ".", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "}", "</s>" ]	[ "Return", "the", "MCSymbol", "for", "the", "specified", "ExternalSymbol", "." ]	[ "MBlaze", "MBlaze", "\"Unknown target flag on GV operand\"", "0" ]	MBlazeMCInstLower	GetExternalSymbolSymbol	MBlaze	MPU	LLVM	18,883	48	1	[]
[ "<s>", "void", "Thumb2InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "", "RC", ",", "const", "TargetRegisterInfo", "", "TRI", ")", "const", "{", "if", "(", "RC", "==", "ARM", "::", "GPRRegisterClass", "\|\|", "RC", "==", "ARM", "::", "tGPRRegisterClass", "\|\|", "RC", "==", "ARM", "::", "tcGPRRegisterClass", "\|\|", "RC", "==", "ARM", "::", "rGPRRegisterClass", "\|\|", "RC", "==", "ARM", "::", "GPRnopcRegisterClass", ")", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ARM", "::", "t2LDRi12", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "0", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "return", ";", "}", "ARMBaseInstrInfo", "::", "loadRegFromStackSlot", "(", "MBB", ",", "I", ",", "DestReg", ",", "FI", ",", "RC", ",", "TRI", ")", ";", "}", "</s>" ]	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "ARM", "ARM::GPRRegisterClass", "ARM::tGPRRegisterClass", "ARM::tcGPRRegisterClass", "ARM::rGPRRegisterClass", "ARM::GPRnopcRegisterClass", "ARM::t2LDRi12", "0", "ARM" ]	Thumb2InstrInfo63	loadRegFromStackSlot	ARM	CPU	LLVM	18,884	202	1	[]
[ "<s>", "static", "bool", "ix86_masked_all_ones", "(", "unsigned", "HOST_WIDE_INT", "elems", ",", "tree", "arg_mask", ")", "{", "if", "(", "TREE_CODE", "(", "arg_mask", ")", "!=", "INTEGER_CST", ")", "return", "false", ";", "unsigned", "HOST_WIDE_INT", "mask", "=", "TREE_INT_CST_LOW", "(", "arg_mask", ")", ";", "if", "(", "(", "mask", "\|", "(", "HOST_WIDE_INT_M1U", "<<", "elems", ")", ")", "!=", "HOST_WIDE_INT_M1U", ")", "return", "false", ";", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "arg_mask", "is", "all", "ones", ",", "ELEMS", "is", "elements", "number", "of", "corresponding", "vector", "." ]	[ "i386" ]	i386	ix86_masked_all_ones	i386	CPU	GCC	18,885	54	1	[]
[ "<s>", "void", "assignValueToAddress", "(", "const", "CallLowering", "::", "ArgInfo", "&", "Arg", ",", "unsigned", "RegIndex", ",", "Register", "Addr", ",", "LLT", "MemTy", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{", "unsigned", "MaxSize", "=", "MemTy", ".", "getSizeInBytes", "(", ")", "*", "8", ";", "if", "(", "!", "Arg", ".", "IsFixed", ")", "MaxSize", "=", "0", ";", "Register", "ValVReg", "=", "Arg", ".", "Regs", "[", "RegIndex", "]", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "LocInfo", "::", "FPExt", ")", "{", "MVT", "LocVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "MVT", "ValVT", "=", "VA", ".", "getValVT", "(", ")", ";", "if", "(", "VA", ".", "getValVT", "(", ")", "==", "MVT", "::", "i8", "\|\|", "VA", ".", "getValVT", "(", ")", "==", "MVT", "::", "i16", ")", "{", "std", "::", "swap", "(", "ValVT", ",", "LocVT", ")", ";", "MemTy", "=", "LLT", "(", "VA", ".", "getValVT", "(", ")", ")", ";", "}", "ValVReg", "=", "extendRegister", "(", "ValVReg", ",", "VA", ",", "MaxSize", ")", ";", "}", "else", "{", "MemTy", "=", "LLT", "(", "VA", ".", "getValVT", "(", ")", ")", ";", "}", "assignValueToAddress", "(", "ValVReg", ",", "Addr", ",", "MemTy", ",", "MPO", ",", "VA", ")", ";", "}", "</s>" ]	[ "An", "overload", "which", "takes", "an", "ArgInfo", "if", "additional", "information", "about", "the", "arg", "is", "needed", "." ]	[ "AArch64", "8", "0", "MVT::i8", "MVT::i16" ]	AArch64CallLowering13	assignValueToAddress	AArch64	CPU	LLVM	18,886	178	1	[]
[ "<s>", "void", "MipsPostLegalizerCombiner", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";", "AU", ".", "setPreservesCFG", "(", ")", ";", "getSelectionDAGFallbackAnalysisUsage", "(", "AU", ")", ";", "AU", ".", "addRequired", "<", "GISelKnownBitsAnalysis", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "GISelKnownBitsAnalysis", ">", "(", ")", ";", "if", "(", "!", "IsOptNone", ")", "{", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineDominatorTree", ">", "(", ")", ";", "}", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "Mips", "Mips" ]	MipsPostLegalizerCombiner	getAnalysisUsage	Mips	CPU	LLVM	18,887	82	1	[]
[ "<s>", "void", "NVPTXAsmPrinter", "::", "emitHeader", "(", "Module", "&", "M", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "\"//\\n\"", ";", "O", "<<", "\"// Generated by LLVM NVPTX Back-End\\n\"", ";", "O", "<<", "\"//\\n\"", ";", "O", "<<", "\"\\n\"", ";", "unsigned", "PTXVersion", "=", "nvptxSubtarget", ".", "getPTXVersion", "(", ")", ";", "O", "<<", "\".version \"", "<<", "(", "PTXVersion", "/", "10", ")", "<<", "\".\"", "<<", "(", "PTXVersion", "%", "10", ")", "<<", "\"\\n\"", ";", "O", "<<", "\".target \"", ";", "O", "<<", "nvptxSubtarget", ".", "getTargetName", "(", ")", ";", "if", "(", "nvptxSubtarget", ".", "getDrvInterface", "(", ")", "==", "NVPTX", "::", "NVCL", ")", "O", "<<", "\", texmode_independent\"", ";", "if", "(", "nvptxSubtarget", ".", "getDrvInterface", "(", ")", "==", "NVPTX", "::", "CUDA", ")", "{", "if", "(", "!", "nvptxSubtarget", ".", "hasDouble", "(", ")", ")", "O", "<<", "\", map_f64_to_f32\"", ";", "}", "if", "(", "MAI", "->", "doesSupportDebugInformation", "(", ")", ")", "O", "<<", "\", debug\"", ";", "O", "<<", "\"\\n\"", ";", "O", "<<", "\".address_size \"", ";", "if", "(", "nvptxSubtarget", ".", "is64Bit", "(", ")", ")", "O", "<<", "\"64\"", ";", "else", "O", "<<", "\"32\"", ";", "O", "<<", "\"\\n\"", ";", "O", "<<", "\"\\n\"", ";", "}", "</s>" ]	[ "Emit", "the", "header", "for", "this", "unit", ",", "not", "including", "the", "initial", "length", "field", "." ]	[ "NVPTX", "NVPTX", "\"//\\n\"", "\"// Generated by LLVM NVPTX Back-End\\n\"", "\"//\\n\"", "\"\\n\"", "\".version \"", "10", "\".\"", "10", "\"\\n\"", "\".target \"", "NVPTX::NVCL", "\", texmode_independent\"", "NVPTX::CUDA", "\", map_f64_to_f32\"", "\", debug\"", "\"\\n\"", "\".address_size \"", "\"64\"", "\"32\"", "\"\\n\"", "\"\\n\"" ]	NVPTXAsmPrinter30	emitHeader	NVPTX	GPU	LLVM	18,888	160	1	[]
[ "<s>", "static", "tree", "bpf_core_walk", "(", "tree", "", "tp", ",", "int", "", "walk_subtrees", ",", "void", "", "data", ")", "{", "location_t", "loc", "=", "", "(", "(", "location_t", "", ")", "data", ")", ";", "if", "(", "TYPE_P", "(", "", "tp", ")", ")", "{", "", "walk_subtrees", "=", "0", ";", "return", "NULL_TREE", ";", "}", "if", "(", "bpf_core_is_maybe_aggregate_access", "(", "", "tp", ")", ")", "{", "tree", "newdecl", "=", "bpf_core_newdecl", "(", "TREE_TYPE", "(", "", "tp", ")", ")", ";", "tree", "newcall", "=", "build_call_expr_loc", "(", "loc", ",", "newdecl", ",", "1", ",", "", "tp", ")", ";", "", "tp", "=", "newcall", ";", "", "walk_subtrees", "=", "0", ";", "}", "return", "NULL_TREE", ";", "}", "</s>" ]	[ "Callback", "function", "used", "with", "walk_tree", "from", "bpf_resolve_overloaded_builtin", "." ]	[ "bpf", "0", "1", "0" ]	bpf	bpf_core_walk	bpf	Virtual ISA	GCC	18,889	98	1	[]
[ "<s>", "SDValue", "WebAssemblySelectionDAGInfo", "::", "EmitTargetCodeForMemmove", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "SDValue", "Chain", ",", "SDValue", "Op1", ",", "SDValue", "Op2", ",", "SDValue", "Op3", ",", "Align", "Alignment", ",", "bool", "IsVolatile", ",", "MachinePointerInfo", "DstPtrInfo", ",", "MachinePointerInfo", "SrcPtrInfo", ")", "const", "{", "return", "EmitTargetCodeForMemcpy", "(", "DAG", ",", "DL", ",", "Chain", ",", "Op1", ",", "Op2", ",", "Op3", ",", "Alignment", ",", "IsVolatile", ",", "false", ",", "DstPtrInfo", ",", "SrcPtrInfo", ")", ";", "}", "</s>" ]	[ "Emit", "target-specific", "code", "that", "performs", "a", "memmove", "." ]	[ "WebAssembly", "WebAssembly" ]	WebAssemblySelectionDAGInfo9	EmitTargetCodeForMemmove	WebAssembly	Virtual ISA	LLVM	18,890	67	1	[]
[ "<s>", "void", "SparcTargetLowering", "::", "computeKnownBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "KnownBits", "&", "Known", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "KnownBits", "Known2", ";", "Known", ".", "resetAll", "(", ")", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "SPISD", "::", "SELECT_ICC", ":", "case", "SPISD", "::", "SELECT_XCC", ":", "case", "SPISD", "::", "SELECT_FCC", ":", "Known", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "1", ")", ",", "Depth", "+", "1", ")", ";", "Known2", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "0", ")", ",", "Depth", "+", "1", ")", ";", "Known", "=", "KnownBits", "::", "commonBits", "(", "Known", ",", "Known2", ")", ";", "break", ";", "}", "}", "</s>" ]	[ "Determine", "which", "of", "the", "bits", "specified", "in", "Mask", "are", "known", "to", "be", "either", "zero", "or", "one", "and", "return", "them", "in", "the", "KnownZero/KnownOne", "bitsets", "." ]	[ "Sparc", "Sparc", "SPISD::SELECT_ICC", "SPISD::SELECT_XCC", "SPISD::SELECT_FCC", "1", "1", "0", "1" ]	SparcISelLowering12	computeKnownBitsForTargetNode	Sparc	CPU	LLVM	18,891	116	1	[]
[ "<s>", "const", "HexagonRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "Hexagon", "Hexagon" ]	HexagonSubtarget	getRegisterInfo	Hexagon	DSP	LLVM	18,892	18	1	[]
[ "<s>", "static", "void", "aarch64_emit_probe_stack_range", "(", "HOST_WIDE_INT", "first", ",", "poly_int64", "poly_size", ")", "{", "HOST_WIDE_INT", "size", ";", "if", "(", "!", "poly_size", ".", "is_constant", "(", "&", "size", ")", ")", "{", "sorry", "(", "\"stack probes for SVE frames\"", ")", ";", "return", ";", "}", "rtx", "reg1", "=", "gen_rtx_REG", "(", "Pmode", ",", "PROBE_STACK_FIRST_REGNUM", ")", ";", "gcc_assert", "(", "(", "first", "%", "ARITH_FACTOR", ")", "==", "0", ")", ";", "if", "(", "size", "<=", "PROBE_INTERVAL", ")", "{", "const", "HOST_WIDE_INT", "base", "=", "ROUND_UP", "(", "size", ",", "ARITH_FACTOR", ")", ";", "emit_set_insn", "(", "reg1", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "(", "first", "+", "base", ")", ")", ")", ";", "emit_stack_probe", "(", "plus_constant", "(", "Pmode", ",", "reg1", ",", "base", "-", "size", ")", ")", ";", "}", "else", "if", "(", "size", "<=", "4", "", "PROBE_INTERVAL", ")", "{", "HOST_WIDE_INT", "i", ",", "rem", ";", "emit_set_insn", "(", "reg1", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "(", "first", "+", "PROBE_INTERVAL", ")", ")", ")", ";", "emit_stack_probe", "(", "reg1", ")", ";", "for", "(", "i", "=", "2", "", "PROBE_INTERVAL", ";", "i", "<", "size", ";", "i", "+=", "PROBE_INTERVAL", ")", "{", "emit_set_insn", "(", "reg1", ",", "plus_constant", "(", "Pmode", ",", "reg1", ",", "-", "PROBE_INTERVAL", ")", ")", ";", "emit_stack_probe", "(", "reg1", ")", ";", "}", "rem", "=", "size", "-", "(", "i", "-", "PROBE_INTERVAL", ")", ";", "if", "(", "rem", ">", "256", ")", "{", "const", "HOST_WIDE_INT", "base", "=", "ROUND_UP", "(", "rem", ",", "ARITH_FACTOR", ")", ";", "emit_set_insn", "(", "reg1", ",", "plus_constant", "(", "Pmode", ",", "reg1", ",", "-", "base", ")", ")", ";", "emit_stack_probe", "(", "plus_constant", "(", "Pmode", ",", "reg1", ",", "base", "-", "rem", ")", ")", ";", "}", "else", "emit_stack_probe", "(", "plus_constant", "(", "Pmode", ",", "reg1", ",", "-", "rem", ")", ")", ";", "}", "else", "{", "rtx", "reg2", "=", "gen_rtx_REG", "(", "Pmode", ",", "PROBE_STACK_SECOND_REGNUM", ")", ";", "HOST_WIDE_INT", "rounded_size", "=", "size", "&", "-", "PROBE_INTERVAL", ";", "emit_set_insn", "(", "reg1", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "first", ")", ")", ";", "HOST_WIDE_INT", "adjustment", "=", "-", "(", "first", "+", "rounded_size", ")", ";", "if", "(", "!", "aarch64_uimm12_shift", "(", "adjustment", ")", ")", "{", "aarch64_internal_mov_immediate", "(", "reg2", ",", "GEN_INT", "(", "adjustment", ")", ",", "true", ",", "Pmode", ")", ";", "emit_set_insn", "(", "reg2", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "reg2", ")", ")", ";", "}", "else", "emit_set_insn", "(", "reg2", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "adjustment", ")", ")", ";", "emit_insn", "(", "gen_probe_stack_range", "(", "reg1", ",", "reg1", ",", "reg2", ")", ")", ";", "if", "(", "size", "!=", "rounded_size", ")", "{", "HOST_WIDE_INT", "rem", "=", "size", "-", "rounded_size", ";", "if", "(", "rem", ">", "256", ")", "{", "const", "HOST_WIDE_INT", "base", "=", "ROUND_UP", "(", "rem", ",", "ARITH_FACTOR", ")", ";", "emit_set_insn", "(", "reg2", ",", "plus_constant", "(", "Pmode", ",", "reg2", ",", "-", "base", ")", ")", ";", "emit_stack_probe", "(", "plus_constant", "(", "Pmode", ",", "reg2", ",", "base", "-", "rem", ")", ")", ";", "}", "else", "emit_stack_probe", "(", "plus_constant", "(", "Pmode", ",", "reg2", ",", "-", "rem", ")", ")", ";", "}", "}", "emit_insn", "(", "gen_blockage", "(", ")", ")", ";", "}", "</s>" ]	[ "Emit", "code", "to", "probe", "a", "range", "of", "stack", "addresses", "from", "FIRST", "to", "FIRST+SIZE", ",", "inclusive", ".", "These", "are", "offsets", "from", "the", "current", "stack", "pointer", "." ]	[ "aarch64", "\"stack probes for SVE frames\"", "0", "4", "2", "256", "256" ]	aarch641	aarch64_emit_probe_stack_range	aarch64	CPU	GCC	18,893	453	1	[]
[ "<s>", "void", "XCoreFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "", "RS", ")", "const", "{", "assert", "(", "RS", "&&", "\"requiresRegisterScavenging failed\"", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterClass", "&", "RC", "=", "XCore", "::", "GRRegsRegClass", ";", "const", "TargetRegisterInfo", "&", "TRI", "=", "", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "XCoreFunctionInfo", "*", "XFI", "=", "MF", ".", "getInfo", "<", "XCoreFunctionInfo", ">", "(", ")", ";", "unsigned", "Size", "=", "TRI", ".", "getSpillSize", "(", "RC", ")", ";", "unsigned", "Align", "=", "TRI", ".", "getSpillAlignment", "(", "RC", ")", ";", "if", "(", "XFI", "->", "isLargeFrame", "(", "MF", ")", "\|\|", "hasFP", "(", "MF", ")", ")", "RS", "->", "addScavengingFrameIndex", "(", "MFI", ".", "CreateStackObject", "(", "Size", ",", "Align", ",", "false", ")", ")", ";", "if", "(", "XFI", "->", "isLargeFrame", "(", "MF", ")", "&&", "!", "hasFP", "(", "MF", ")", ")", "RS", "->", "addScavengingFrameIndex", "(", "MFI", ".", "CreateStackObject", "(", "Size", ",", "Align", ",", "false", ")", ")", ";", "}", "</s>" ]	[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]	[ "XCore", "XCore", "\"requiresRegisterScavenging failed\"", "XCore::GRRegsRegClass", "XCore", "XCore" ]	XCoreFrameLowering12	processFunctionBeforeFrameFinalized	XCore	MPU	LLVM	18,894	152	1	[]
[ "<s>", "bool", "isPassEnabled", "(", "const", "cl", "::", "opt", "<", "bool", ">", "&", "Opt", ",", "CodeGenOpt", "::", "Level", "Level", "=", "CodeGenOpt", "::", "Default", ")", "const", "{", "if", "(", "Opt", ".", "getNumOccurrences", "(", ")", ")", "return", "Opt", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "<", "Level", ")", "return", "false", ";", "return", "Opt", ";", "}", "</s>" ]	[ "Check", "if", "a", "pass", "is", "enabled", "given", "Opt", "option", "." ]	[ "AMDGPU" ]	AMDGPUTargetMachine11	isPassEnabled	AMDGPU	GPU	LLVM	18,895	52	1	[]
[ "<s>", "static", "bool", "avr_set_core_architecture", "(", "void", ")", "{", "if", "(", "!", "avr_mmcu", ")", "avr_mmcu", "=", "AVR_MMCU_DEFAULT", ";", "avr_arch", "=", "&", "avr_arch_types", "[", "0", "]", ";", "for", "(", "const", "avr_mcu_t", "*", "mcu", "=", "avr_mcu_types", ";", ";", "mcu", "++", ")", "{", "if", "(", "NULL", "==", "mcu", "->", "name", ")", "{", "error", "(", "\"unknown core architecture %qs specified with %qs\"", ",", "avr_mmcu", ",", "\"-mmcu=\"", ")", ";", "avr_inform_core_architectures", "(", ")", ";", "break", ";", "}", "else", "if", "(", "0", "==", "strcmp", "(", "mcu", "->", "name", ",", "avr_mmcu", ")", "&&", "NULL", "==", "mcu", "->", "macro", ")", "{", "avr_arch", "=", "&", "avr_arch_types", "[", "mcu", "->", "arch_id", "]", ";", "if", "(", "avr_n_flash", "<", "0", ")", "avr_n_flash", "=", "1", "+", "(", "mcu", "->", "flash_size", "-", "1", ")", "/", "0x10000", ";", "return", "true", ";", "}", "}", "return", "false", ";", "}", "</s>" ]	[ "Set", "`", "avr_arch", "'", "as", "specified", "by", "`", "-mmcu=", "'", ".", "Return", "true", "on", "success", "." ]	[ "avr", "0", "\"unknown core architecture %qs specified with %qs\"", "\"-mmcu=\"", "0", "0", "1", "1", "0x10000" ]	avr6	avr_set_core_architecture	avr	MPU	GCC	18,896	123	1	[]
[ "<s>", "bool", "KudeyarPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createKudeyarISelDag", "(", "getKudeyarTargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "Kudeyar", "Kudeyar", "Kudeyar", "Kudeyar" ]	KudeyarTargetMachine	addInstSelector	Kudeyar	CPU	LLVM	18,897	25	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"SI optimize exec mask operations pre-RA\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AMDGPU", "\"SI optimize exec mask operations pre-RA\"" ]	SIOptimizeExecMaskingPreRA	getPassName	AMDGPU	GPU	LLVM	18,898	11	1	[]
[ "<s>", "static", "rtx", "ft32_libcall_value", "(", "enum", "machine_mode", "mode", ",", "const_rtx", "fun", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "mode", ",", "FT32_R0", ")", ";", "}", "</s>" ]	[ "Define", "how", "to", "find", "the", "value", "returned", "by", "a", "library", "function", ".", "We", "always", "return", "values", "in", "register", "$", "r0", "for", "ft32", "." ]	[ "ft32" ]	ft322	ft32_libcall_value	ft32	MPU	GCC	18,899	22	1	[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "optimizeCondBranch", "(", "MachineInstr", "*", "MI", ")", "const", "{", "bool", "IsNegativeBranch", "=", "false", ";", "bool", "IsTestAndBranch", "=", "false", ";", "unsigned", "TargetBBInMI", "=", "0", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unknown branch instruction?\"", ")", ";", "case", "AArch64", "::", "Bcc", ":", "return", "false", ";", "case", "AArch64", "::", "CBZW", ":", "case", "AArch64", "::", "CBZX", ":", "TargetBBInMI", "=", "1", ";", "break", ";", "case", "AArch64", "::", "CBNZW", ":", "case", "AArch64", "::", "CBNZX", ":", "TargetBBInMI", "=", "1", ";", "IsNegativeBranch", "=", "true", ";", "break", ";", "case", "AArch64", "::", "TBZW", ":", "case", "AArch64", "::", "TBZX", ":", "TargetBBInMI", "=", "2", ";", "IsTestAndBranch", "=", "true", ";", "break", ";", "case", "AArch64", "::", "TBNZW", ":", "case", "AArch64", "::", "TBNZX", ":", "TargetBBInMI", "=", "2", ";", "IsNegativeBranch", "=", "true", ";", "IsTestAndBranch", "=", "true", ";", "break", ";", "}", "if", "(", "IsTestAndBranch", "&&", "MI", "->", "getOperand", "(", "1", ")", ".", "getImm", "(", ")", ")", "return", "false", ";", "assert", "(", "MI", "->", "getParent", "(", ")", "&&", "\"Incomplete machine instruciton\\n\"", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", "->", "getRegInfo", "(", ")", ";", "unsigned", "VReg", "=", "MI", "->", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "VReg", ")", ")", "return", "false", ";", "MachineInstr", "*", "DefMI", "=", "MRI", "->", "getVRegDef", "(", "VReg", ")", ";", "if", "(", "!", "(", "DefMI", "->", "getOpcode", "(", ")", "==", "AArch64", "::", "CSINCWr", "&&", "DefMI", "->", "getOperand", "(", "1", ")", ".", "getReg", "(", ")", "==", "AArch64", "::", "WZR", "&&", "DefMI", "->", "getOperand", "(", "2", ")", ".", "getReg", "(", ")", "==", "AArch64", "::", "WZR", ")", "&&", "!", "(", "DefMI", "->", "getOpcode", "(", ")", "==", "AArch64", "::", "CSINCXr", "&&", "DefMI", "->", "getOperand", "(", "1", ")", ".", "getReg", "(", ")", "==", "AArch64", "::", "XZR", "&&", "DefMI", "->", "getOperand", "(", "2", ")", ".", "getReg", "(", ")", "==", "AArch64", "::", "XZR", ")", ")", "return", "false", ";", "if", "(", "DefMI", "->", "findRegisterDefOperandIdx", "(", "AArch64", "::", "NZCV", ",", "true", ")", "!=", "-", "1", ")", "return", "false", ";", "AArch64CC", "::", "CondCode", "CC", "=", "(", "AArch64CC", "::", "CondCode", ")", "DefMI", "->", "getOperand", "(", "3", ")", ".", "getImm", "(", ")", ";", "bool", "CheckOnlyCCWrites", "=", "true", ";", "if", "(", "modifiesConditionCode", "(", "DefMI", ",", "MI", ",", "CheckOnlyCCWrites", ",", "&", "getRegisterInfo", "(", ")", ")", ")", "return", "false", ";", "MachineBasicBlock", "&", "RefToMBB", "=", "*", "MBB", ";", "MachineBasicBlock", "*", "TBB", "=", "MI", "->", "getOperand", "(", "TargetBBInMI", ")", ".", "getMBB", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "IsNegativeBranch", ")", "CC", "=", "AArch64CC", "::", "getInvertedCondCode", "(", "CC", ")", ";", "BuildMI", "(", "RefToMBB", ",", "MI", ",", "DL", ",", "get", "(", "AArch64", "::", "Bcc", ")", ")", ".", "addImm", "(", "CC", ")", ".", "addMBB", "(", "TBB", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "Replace", "csincr-branch", "sequence", "by", "simple", "conditional", "branch", "." ]

[ "AArch64", "AArch64", "0", "\"Unknown branch instruction?\"", "AArch64::Bcc", "AArch64::CBZW", "AArch64::CBZX", "1", "AArch64::CBNZW", "AArch64::CBNZX", "1", "AArch64::TBZW", "AArch64::TBZX", "2", "AArch64::TBNZW", "AArch64::TBNZX", "2", "1", "\"Incomplete machine instruciton\\n\"", "0", "AArch64::CSINCWr", "1", "AArch64::WZR", "2", "AArch64::WZR", "AArch64::CSINCXr", "1", "AArch64::XZR", "2", "AArch64::XZR", "AArch64::NZCV", "1", "AArch64CC::CondCode", "AArch64CC::CondCode", "3", "AArch64CC::getInvertedCondCode", "AArch64::Bcc" ]

AArch64InstrInfo1

optimizeCondBranch

AArch64

CPU

LLVM

18,800

464

1

[]

[ "<s>", "static", "void", "do_unlink", "(", "rtx", "spreg", ",", "HOST_WIDE_INT", "frame_size", ",", "bool", "all", ")", "{", "frame_size", "+=", "arg_area_size", "(", ")", ";", "if", "(", "all", "||", "stack_frame_needed_p", "(", ")", ")", "emit_insn", "(", "gen_unlink", "(", ")", ")", ";", "else", "{", "rtx", "postinc", "=", "gen_rtx_MEM", "(", "Pmode", ",", "gen_rtx_POST_INC", "(", "Pmode", ",", "spreg", ")", ")", ";", "add_to_sp", "(", "spreg", ",", "frame_size", ",", "0", ")", ";", "if", "(", "must_save_fp_p", "(", ")", ")", "{", "rtx", "fpreg", "=", "gen_rtx_REG", "(", "Pmode", ",", "REG_FP", ")", ";", "emit_move_insn", "(", "fpreg", ",", "postinc", ")", ";", "emit_insn", "(", "gen_rtx_USE", "(", "VOIDmode", ",", "fpreg", ")", ")", ";", "}", "if", "(", "!", "current_function_is_leaf", ")", "{", "emit_move_insn", "(", "bfin_rets_rtx", ",", "postinc", ")", ";", "emit_insn", "(", "gen_rtx_USE", "(", "VOIDmode", ",", "bfin_rets_rtx", ")", ")", ";", "}", "}", "}", "</s>" ]

[ "Like", "do_link", ",", "but", "used", "for", "epilogues", "to", "deallocate", "the", "stack", "frame", "." ]

[ "bfin", "0" ]

bfin2

do_unlink

bfin

DSP

GCC

18,801

122

1

[]

[ "<s>", "unsigned", "RISCVAsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "AsmOp", ",", "unsigned", "Kind", ")", "{", "RISCVOperand", "&", "Op", "=", "static_cast", "<", "RISCVOperand", "&", ">", "(", "AsmOp", ")", ";", "if", "(", "!", "Op", ".", "isReg", "(", ")", ")", "return", "Match_InvalidOperand", ";", "Register", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "bool", "IsRegFPR64", "=", "RISCVMCRegisterClasses", "[", "RISCV", "::", "FPR64RegClassID", "]", ".", "contains", "(", "Reg", ")", ";", "bool", "IsRegFPR64C", "=", "RISCVMCRegisterClasses", "[", "RISCV", "::", "FPR64CRegClassID", "]", ".", "contains", "(", "Reg", ")", ";", "if", "(", "(", "IsRegFPR64", "&&", "Kind", "==", "MCK_FPR32", ")", "||", "(", "IsRegFPR64C", "&&", "Kind", "==", "MCK_FPR32C", ")", ")", "{", "Op", ".", "Reg", ".", "RegNum", "=", "convertFPR64ToFPR32", "(", "Reg", ")", ";", "return", "Match_Success", ";", "}", "return", "Match_InvalidOperand", ";", "}", "</s>" ]

[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]

[ "RISCV", "RISCV", "RISCV", "RISCV", "RISCV", "RISCV::FPR64RegClassID", "RISCV", "RISCV::FPR64CRegClassID" ]

RISCVAsmParser13

validateTargetOperandClass

RISCV

CPU

LLVM

18,802

115

1

[]

[ "<s>", "bool", "PPCTargetLowering", "::", "getPreIndexedAddressParts", "(", "SDNode", "*", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "!", "EnablePPCPreinc", ")", "return", "false", ";", "SDValue", "Ptr", ";", "EVT", "VT", ";", "if", "(", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ")", "{", "Ptr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "}", "else", "if", "(", "StoreSDNode", "*", "ST", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "N", ")", ")", "{", "ST", "=", "ST", ";", "Ptr", "=", "ST", "->", "getBasePtr", "(", ")", ";", "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "}", "else", "return", "false", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "false", ";", "if", "(", "VT", "!=", "MVT", "::", "i64", ")", "{", "if", "(", "!", "SelectAddressRegImm", "(", "Ptr", ",", "Offset", ",", "Base", ",", "DAG", ")", ")", "return", "false", ";", "}", "else", "{", "if", "(", "!", "SelectAddressRegImmShift", "(", "Ptr", ",", "Offset", ",", "Base", ",", "DAG", ")", ")", "return", "false", ";", "}", "if", "(", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ")", "{", "if", "(", "LD", "->", "getValueType", "(", "0", ")", "==", "MVT", "::", "i64", "&&", "LD", "->", "getMemoryVT", "(", ")", "==", "MVT", "::", "i32", "&&", "LD", "->", "getExtensionType", "(", ")", "==", "ISD", "::", "SEXTLOAD", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Offset", ")", ")", "return", "false", ";", "}", "AM", "=", "ISD", "::", "PRE_INC", ";", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "the", "node", "'s", "address", "can", "be", "legally", "represented", "as", "pre-indexed", "load", "/", "store", "address", "." ]

[ "PowerPC", "PPC", "ISD::MemIndexedMode", "PPC", "MVT::i64", "0", "MVT::i64", "MVT::i32", "ISD::SEXTLOAD", "ISD::PRE_INC" ]

PPCISelLowering107

getPreIndexedAddressParts

PowerPC

CPU

LLVM

18,803

244

1

[]

[ "<s>", "static", "rsqrte_type", "get_rsqrte_type", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "E_DFmode", ":", "return", "gen_aarch64_rsqrtedf", ";", "case", "E_SFmode", ":", "return", "gen_aarch64_rsqrtesf", ";", "case", "E_V2DFmode", ":", "return", "gen_aarch64_rsqrtev2df", ";", "case", "E_V2SFmode", ":", "return", "gen_aarch64_rsqrtev2sf", ";", "case", "E_V4SFmode", ":", "return", "gen_aarch64_rsqrtev4sf", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "</s>" ]

[ "Select", "reciprocal", "square", "root", "initial", "estimate", "insn", "depending", "on", "machine", "mode", "." ]

[ "aarch64" ]

aarch645

get_rsqrte_type

aarch64

CPU

GCC

18,804

51

1

[]

[ "<s>", "int", "arm_no_early_store_addr_dep", "(", "rtx", "producer", ",", "rtx", "consumer", ")", "{", "rtx", "value", "=", "PATTERN", "(", "producer", ")", ";", "rtx", "addr", "=", "PATTERN", "(", "consumer", ")", ";", "if", "(", "GET_CODE", "(", "value", ")", "==", "COND_EXEC", ")", "value", "=", "COND_EXEC_CODE", "(", "value", ")", ";", "if", "(", "GET_CODE", "(", "value", ")", "==", "PARALLEL", ")", "value", "=", "XVECEXP", "(", "value", ",", "0", ",", "0", ")", ";", "value", "=", "XEXP", "(", "value", ",", "0", ")", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "COND_EXEC", ")", "addr", "=", "COND_EXEC_CODE", "(", "addr", ")", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "PARALLEL", ")", "addr", "=", "XVECEXP", "(", "addr", ",", "0", ",", "0", ")", ";", "addr", "=", "XEXP", "(", "addr", ",", "0", ")", ";", "return", "!", "reg_overlap_mentioned_p", "(", "value", ",", "addr", ")", ";", "}", "</s>" ]

[ "Return", "nonzero", "if", "the", "CONSUMER", "instruction", "(", "a", "store", ")", "does", "not", "need", "PRODUCER", "'s", "value", "to", "calculate", "the", "address", "." ]

[ "arm", "0", "0", "0", "0", "0", "0" ]

arm3

arm_no_early_store_addr_dep

arm

CPU

GCC

18,805

126

1

[]

[ "<s>", "bool", "AArch64CallLowering", "::", "isEligibleForTailCallOptimization", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "CallLoweringInfo", "&", "Info", ",", "SmallVectorImpl", "<", "ArgInfo", ">", "&", "InArgs", ",", "SmallVectorImpl", "<", "ArgInfo", ">", "&", "OutArgs", ")", "const", "{", "if", "(", "!", "Info", ".", "IsTailCall", ")", "return", "false", ";", "CallingConv", "::", "ID", "CalleeCC", "=", "Info", ".", "CallConv", ";", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "Function", "&", "CallerF", "=", "MF", ".", "getFunction", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Attempting to lower call as tail call\\n\"", ")", ";", "if", "(", "Info", ".", "SwiftErrorVReg", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"... Cannot handle tail calls with swifterror yet.\\n\"", ")", ";", "return", "false", ";", "}", "if", "(", "!", "mayTailCallThisCC", "(", "CalleeCC", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"... Calling convention cannot be tail called.\\n\"", ")", ";", "return", "false", ";", "}", "if", "(", "any_of", "(", "CallerF", ".", "args", "(", ")", ",", "[", "]", "(", "const", "Argument", "&", "A", ")", "{", "return", "A", ".", "hasByValAttr", "(", ")", "||", "A", ".", "hasInRegAttr", "(", ")", "||", "A", ".", "hasSwiftErrorAttr", "(", ")", ";", "}", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"... Cannot tail call from callers with byval, \"", "\"inreg, or swifterror arguments\\n\"", ")", ";", "return", "false", ";", "}", "if", "(", "Info", ".", "Callee", ".", "isGlobal", "(", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "Info", ".", "Callee", ".", "getGlobal", "(", ")", ";", "const", "Triple", "&", "TT", "=", "MF", ".", "getTarget", "(", ")", ".", "getTargetTriple", "(", ")", ";", "if", "(", "GV", "->", "hasExternalWeakLinkage", "(", ")", "&&", "(", "!", "TT", ".", "isOSWindows", "(", ")", "||", "TT", ".", "isOSBinFormatELF", "(", ")", "||", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"... Cannot tail call externally-defined function \"", "\"with weak linkage for this OS.\\n\"", ")", ";", "return", "false", ";", "}", "}", "if", "(", "canGuaranteeTCO", "(", "CalleeCC", ",", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", ")", ")", "return", "CalleeCC", "==", "CallerF", ".", "getCallingConv", "(", ")", ";", "assert", "(", "(", "!", "Info", ".", "IsVarArg", "||", "CalleeCC", "==", "CallingConv", "::", "C", ")", "&&", "\"Unexpected variadic calling convention\"", ")", ";", "if", "(", "!", "doCallerAndCalleePassArgsTheSameWay", "(", "Info", ",", "MF", ",", "InArgs", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"... Caller and callee have incompatible calling conventions.\\n\"", ")", ";", "return", "false", ";", "}", "if", "(", "!", "areCalleeOutgoingArgsTailCallable", "(", "Info", ",", "MF", ",", "OutArgs", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"... Call is eligible for tail call optimization.\\n\"", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "call", "can", "be", "lowered", "as", "a", "tail", "call", "." ]

[ "AArch64", "AArch64", "\"Attempting to lower call as tail call\\n\"", "\"... Cannot handle tail calls with swifterror yet.\\n\"", "\"... Calling convention cannot be tail called.\\n\"", "\"... Cannot tail call from callers with byval, \"", "\"inreg, or swifterror arguments\\n\"", "\"... Cannot tail call externally-defined function \"", "\"with weak linkage for this OS.\\n\"", "\"Unexpected variadic calling convention\"", "\"... Caller and callee have incompatible calling conventions.\\n\"", "\"... Call is eligible for tail call optimization.\\n\"" ]

AArch64CallLowering13

isEligibleForTailCallOptimization

AArch64

CPU

LLVM

18,806

358

1

[]

[ "<s>", "bool", "Error", "(", "SMLoc", "L", ",", "const", "Twine", "&", "Msg", ",", "ArrayRef", "<", "SMRange", ">", "Ranges", "=", "None", ",", "bool", "MatchingInlineAsm", "=", "false", ")", "{", "if", "(", "MatchingInlineAsm", ")", "return", "true", ";", "return", "Parser", ".", "Error", "(", "L", ",", "Msg", ",", "Ranges", ")", ";", "}", "</s>" ]

[ "Return", "an", "error", "at", "the", "location", "L", ",", "with", "the", "message", "Msg", "." ]

[ "X86" ]

X86AsmParser (2)

Error

X86

CPU

LLVM

18,807

45

1

[]

[ "<s>", "unsigned", "LEGMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "return", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "}", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "\"unknown operand kind in printOperand\"", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCExpr", "::", "ExprKind", "Kind", "=", "Expr", "->", "getKind", "(", ")", ";", "if", "(", "Kind", "==", "MCExpr", "::", "Binary", ")", "{", "Expr", "=", "static_cast", "<", "const", "MCBinaryExpr", "*", ">", "(", "Expr", ")", "->", "getLHS", "(", ")", ";", "Kind", "=", "Expr", "->", "getKind", "(", ")", ";", "}", "assert", "(", "Kind", "==", "MCExpr", "::", "SymbolRef", ")", ";", "unsigned", "FixupKind", ";", "switch", "(", "cast", "<", "MCSymbolRefExpr", ">", "(", "Expr", ")", "->", "getKind", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unknown fixup kind!\"", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_LEG_LO", ":", "{", "FixupKind", "=", "LEG", "::", "fixup_leg_mov_lo16_pcrel", ";", "break", ";", "}", "case", "MCSymbolRefExpr", "::", "VK_LEG_HI", ":", "{", "FixupKind", "=", "LEG", "::", "fixup_leg_mov_hi16_pcrel", ";", "break", ";", "}", "}", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "0", ",", "MO", ".", "getExpr", "(", ")", ",", "MCFixupKind", "(", "FixupKind", ")", ")", ")", ";", "return", "0", ";", "}", "</s>" ]

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "LEG", "LEG", "\"unknown operand kind in printOperand\"", "\"Unknown fixup kind!\"", "LEG", "LEG::fixup_leg_mov_lo16_pcrel", "LEG", "LEG::fixup_leg_mov_hi16_pcrel", "0", "0" ]

LEGMCCodeEmitter

getMachineOpValue

LEG

CPU

LLVM

18,808

237

1

[]

[ "<s>", "std", "::", "string", "getDataLayout", "(", ")", "const", "{", "const", "char", "*", "p", ";", "if", "(", "is64Bit", "(", ")", ")", "{", "p", "=", "\"E-p:64:64:64-i64:64:64-f64:64:64-f128:128:128-n32:64\"", ";", "}", "else", "{", "p", "=", "\"E-p:32:32:32-i64:64:64-f64:64:64-f128:64:64-n32\"", ";", "}", "return", "std", "::", "string", "(", "p", ")", ";", "}", "</s>" ]

[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]

[ "Sparc", "\"E-p:64:64:64-i64:64:64-f64:64:64-f128:128:128-n32:64\"", "\"E-p:32:32:32-i64:64:64-f64:64:64-f128:64:64-n32\"" ]

SparcSubtarget

getDataLayout

Sparc

CPU

LLVM

18,809

41

1

[]

[ "<s>", "SDValue", "X86TargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "unsigned", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "DebugLoc", "dl", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "{", "SmallVector", "<", "CCValAssign", ",", "16", ">", "RVLocs", ";", "bool", "Is64Bit", "=", "Subtarget", "->", "is64Bit", "(", ")", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "Ins", ",", "RetCC_X86", ")", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "EVT", "CopyVT", "=", "VA", ".", "getValVT", "(", ")", ";", "if", "(", "(", "CopyVT", "==", "MVT", "::", "f32", "||", "CopyVT", "==", "MVT", "::", "f64", ")", "&&", "(", "(", "Is64Bit", "||", "Ins", "[", "i", "]", ".", "Flags", ".", "isInReg", "(", ")", ")", "&&", "!", "Subtarget", "->", "hasSSE1", "(", ")", ")", ")", "{", "llvm_report_error", "(", "\"SSE register return with SSE disabled\"", ")", ";", "}", "if", "(", "(", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "ST0", "||", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "ST1", ")", "&&", "isScalarFPTypeInSSEReg", "(", "VA", ".", "getValVT", "(", ")", ")", ")", "{", "CopyVT", "=", "MVT", "::", "f80", ";", "}", "SDValue", "Val", ";", "if", "(", "Is64Bit", "&&", "CopyVT", ".", "isVector", "(", ")", "&&", "CopyVT", ".", "getSizeInBits", "(", ")", "==", "64", ")", "{", "if", "(", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "XMM0", "||", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "XMM1", ")", "{", "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "MVT", "::", "v2i64", ",", "InFlag", ")", ".", "getValue", "(", "1", ")", ";", "Val", "=", "Chain", ".", "getValue", "(", "0", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "dl", ",", "MVT", "::", "i64", ",", "Val", ",", "DAG", ".", "getConstant", "(", "0", ",", "MVT", "::", "i64", ")", ")", ";", "}", "else", "{", "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "MVT", "::", "i64", ",", "InFlag", ")", ".", "getValue", "(", "1", ")", ";", "Val", "=", "Chain", ".", "getValue", "(", "0", ")", ";", "}", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BIT_CONVERT", ",", "dl", ",", "CopyVT", ",", "Val", ")", ";", "}", "else", "{", "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "CopyVT", ",", "InFlag", ")", ".", "getValue", "(", "1", ")", ";", "Val", "=", "Chain", ".", "getValue", "(", "0", ")", ";", "}", "InFlag", "=", "Chain", ".", "getValue", "(", "2", ")", ";", "if", "(", "CopyVT", "!=", "VA", ".", "getValVT", "(", ")", ")", "{", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FP_ROUND", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ",", "DAG", ".", "getIntPtrConstant", "(", "1", ")", ")", ";", "}", "InVals", ".", "push_back", "(", "Val", ")", ";", "}", "return", "Chain", ";", "}", "</s>" ]

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

[ "X86", "X86", "ISD::InputArg", "16", "X86", "0", "MVT::f32", "MVT::f64", "\"SSE register return with SSE disabled\"", "X86::ST0", "X86::ST1", "MVT::f80", "64", "X86::XMM0", "X86::XMM1", "MVT::v2i64", "1", "0", "ISD::EXTRACT_VECTOR_ELT", "MVT::i64", "0", "MVT::i64", "MVT::i64", "1", "0", "ISD::BIT_CONVERT", "1", "0", "2", "ISD::FP_ROUND", "1" ]

X86ISelLowering94

LowerCallResult

X86

CPU

LLVM

18,810

484

1

[]

[ "<s>", "static", "rtx", "or1k_adjust_atomic_subword", "(", "rtx", "orig_mem", ",", "rtx", "*", "pshift", ",", "rtx", "*", "pmask", ")", "{", "rtx", "addr", ",", "align", ",", "shift", ",", "mask", ",", "mem", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "orig_mem", ")", ";", "addr", "=", "XEXP", "(", "orig_mem", ",", "0", ")", ";", "addr", "=", "force_reg", "(", "Pmode", ",", "addr", ")", ";", "align", "=", "expand_binop", "(", "Pmode", ",", "and_optab", ",", "addr", ",", "GEN_INT", "(", "-", "4", ")", ",", "NULL_RTX", ",", "1", ",", "OPTAB_LIB_WIDEN", ")", ";", "mem", "=", "gen_rtx_MEM", "(", "SImode", ",", "align", ")", ";", "MEM_VOLATILE_P", "(", "mem", ")", "=", "MEM_VOLATILE_P", "(", "orig_mem", ")", ";", "if", "(", "MEM_ALIAS_SET", "(", "orig_mem", ")", "==", "ALIAS_SET_MEMORY_BARRIER", ")", "set_mem_alias_set", "(", "mem", ",", "ALIAS_SET_MEMORY_BARRIER", ")", ";", "rtx", "mode_mask", "=", "GEN_INT", "(", "mode", "==", "QImode", "?", "3", ":", "2", ")", ";", "shift", "=", "expand_binop", "(", "SImode", ",", "and_optab", ",", "gen_lowpart", "(", "SImode", ",", "addr", ")", ",", "mode_mask", ",", "NULL_RTX", ",", "1", ",", "OPTAB_LIB_WIDEN", ")", ";", "if", "(", "BYTES_BIG_ENDIAN", ")", "shift", "=", "expand_binop", "(", "SImode", ",", "xor_optab", ",", "shift", ",", "mode_mask", ",", "shift", ",", "1", ",", "OPTAB_LIB_WIDEN", ")", ";", "shift", "=", "expand_binop", "(", "SImode", ",", "ashl_optab", ",", "shift", ",", "GEN_INT", "(", "3", ")", ",", "shift", ",", "1", ",", "OPTAB_LIB_WIDEN", ")", ";", "*", "pshift", "=", "shift", ";", "mask", "=", "expand_binop", "(", "SImode", ",", "ashl_optab", ",", "GEN_INT", "(", "GET_MODE_MASK", "(", "mode", ")", ")", ",", "shift", ",", "NULL_RTX", ",", "1", ",", "OPTAB_LIB_WIDEN", ")", ";", "*", "pmask", "=", "mask", ";", "return", "mem", ";", "}", "</s>" ]

[ "A", "subroutine", "of", "the", "various", "atomic", "expanders", ".", "For", "sub-word", "operations", ",", "we", "must", "adjust", "things", "to", "operate", "on", "SImode", ".", "Given", "the", "original", "MEM", ",", "return", "a", "new", "aligned", "memory", ".", "Also", "build", "and", "return", "the", "quantities", "by", "which", "to", "shift", "and", "mask", "." ]

[ "or1k", "0", "4", "1", "3", "2", "1", "1", "3", "1", "1" ]

or1k

or1k_adjust_atomic_subword

or1k

CPU

GCC

18,811

233

1

[]

[ "<s>", "static", "bool", "v850_rtx_ok_for_base_p", "(", "const_rtx", "x", ",", "bool", "strict_p", ")", "{", "return", "(", "(", "REG_P", "(", "x", ")", "&&", "v850_reg_ok_for_base_p", "(", "x", ",", "strict_p", ")", ")", "||", "(", "SUBREG_P", "(", "x", ")", "&&", "REG_P", "(", "SUBREG_REG", "(", "x", ")", ")", "&&", "v850_reg_ok_for_base_p", "(", "SUBREG_REG", "(", "x", ")", ",", "strict_p", ")", ")", ")", ";", "}", "</s>" ]

[ "Accept", "either", "REG", "or", "SUBREG", "where", "a", "register", "is", "valid", "." ]

[ "v850" ]

v850

v850_rtx_ok_for_base_p

v850

MPU

GCC

18,812

54

1

[]

[ "<s>", "int", "NVPTXFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "FrameReg", "=", "NVPTX", "::", "VRDepot", ";", "return", "MFI", ".", "getObjectOffset", "(", "FI", ")", "-", "getOffsetOfLocalArea", "(", ")", ";", "}", "</s>" ]

[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]

[ "NVPTX", "NVPTX", "NVPTX::VRDepot" ]

NVPTXFrameLowering18

getFrameIndexReference

NVPTX

GPU

LLVM

18,813

49

1

[]

[ "<s>", "bool", "HexagonPassConfig", "::", "addInstSelector", "(", ")", "{", "HexagonTargetMachine", "&", "TM", "=", "getHexagonTargetMachine", "(", ")", ";", "bool", "NoOpt", "=", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", ";", "if", "(", "!", "NoOpt", ")", "addPass", "(", "createHexagonOptimizeSZextends", "(", ")", ")", ";", "addPass", "(", "createHexagonISelDag", "(", "TM", ",", "getOptLevel", "(", ")", ")", ")", ";", "if", "(", "!", "NoOpt", ")", "{", "if", "(", "EnableVExtractOpt", ")", "addPass", "(", "createHexagonVExtract", "(", ")", ")", ";", "if", "(", "EnableGenPred", ")", "addPass", "(", "createHexagonGenPredicate", "(", ")", ")", ";", "if", "(", "EnableLoopResched", ")", "addPass", "(", "createHexagonLoopRescheduling", "(", ")", ")", ";", "if", "(", "!", "DisableHSDR", ")", "addPass", "(", "createHexagonSplitDoubleRegs", "(", ")", ")", ";", "if", "(", "EnableBitSimplify", ")", "addPass", "(", "createHexagonBitSimplify", "(", ")", ")", ";", "addPass", "(", "createHexagonPeephole", "(", ")", ")", ";", "if", "(", "!", "DisableHCP", ")", "{", "addPass", "(", "createHexagonConstPropagationPass", "(", ")", ")", ";", "addPass", "(", "&", "UnreachableMachineBlockElimID", ")", ";", "}", "if", "(", "EnableGenInsert", ")", "addPass", "(", "createHexagonGenInsert", "(", ")", ")", ";", "if", "(", "EnableEarlyIf", ")", "addPass", "(", "createHexagonEarlyIfConversion", "(", ")", ")", ";", "}", "return", "false", ";", "}", "</s>" ]

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]

HexagonTargetMachine

addInstSelector

Hexagon

DSP

LLVM

18,814

168

1

[]

[ "<s>", "void", "get_ppc476_thunk_name", "(", "char", "name", "[", "32", "]", ")", "{", "gcc_assert", "(", "TARGET_LINK_STACK", ")", ";", "if", "(", "USE_HIDDEN_LINKONCE", ")", "sprintf", "(", "name", ",", "\"__ppc476.get_thunk\"", ")", ";", "else", "ASM_GENERATE_INTERNAL_LABEL", "(", "name", ",", "\"LPPC476_\"", ",", "0", ")", ";", "}", "</s>" ]

[ "Fills", "in", "the", "label", "name", "that", "should", "be", "used", "for", "a", "476", "link", "stack", "thunk", "." ]

[ "rs6000", "32", "\"__ppc476.get_thunk\"", "\"LPPC476_\"", "0" ]

rs6000

get_ppc476_thunk_name

rs6000

CPU

GCC

18,815

37

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", ",", "unsigned", ",", "bool", "*", "Fast", ")", "const", "{", "bool", "AllowsUnaligned", "=", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "MVT", "::", "i8", ":", "case", "MVT", "::", "i16", ":", "case", "MVT", "::", "i32", ":", "{", "if", "(", "AllowsUnaligned", ")", "{", "if", "(", "Fast", ")", "*", "Fast", "=", "Subtarget", "->", "hasV7Ops", "(", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "case", "MVT", "::", "f64", ":", "case", "MVT", "::", "v2f64", ":", "{", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "(", "AllowsUnaligned", "||", "isLittleEndian", "(", ")", ")", ")", "{", "if", "(", "Fast", ")", "*", "Fast", "=", "true", ";", "return", "true", ";", "}", "return", "false", ";", "}", "}", "}", "</s>" ]

[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]

[ "ARM", "ARM", "MVT::i8", "MVT::i16", "MVT::i32", "MVT::f64", "MVT::v2f64" ]

ARMISelLowering (2)3

allowsMisalignedMemoryAccesses

ARM

CPU

LLVM

18,816

132

1

[]

[ "<s>", "SDNode", "*", "SITargetLowering", "::", "PostISelFolding", "(", "MachineSDNode", "*", "Node", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "const", "SIInstrInfo", "*", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";", "unsigned", "Opcode", "=", "Node", "->", "getMachineOpcode", "(", ")", ";", "if", "(", "TII", "->", "isMIMG", "(", "Opcode", ")", "&&", "!", "TII", "->", "get", "(", "Opcode", ")", ".", "mayStore", "(", ")", "&&", "!", "TII", "->", "isGather4", "(", "Opcode", ")", ")", "adjustWritemask", "(", "Node", ",", "DAG", ")", ";", "if", "(", "Opcode", "==", "AMDGPU", "::", "INSERT_SUBREG", "||", "Opcode", "==", "AMDGPU", "::", "REG_SEQUENCE", ")", "{", "legalizeTargetIndependentNode", "(", "Node", ",", "DAG", ")", ";", "return", "Node", ";", "}", "switch", "(", "Opcode", ")", "{", "case", "AMDGPU", "::", "V_DIV_SCALE_F32", ":", "case", "AMDGPU", "::", "V_DIV_SCALE_F64", ":", "{", "SDValue", "Src0", "=", "Node", "->", "getOperand", "(", "0", ")", ";", "SDValue", "Src1", "=", "Node", "->", "getOperand", "(", "1", ")", ";", "SDValue", "Src2", "=", "Node", "->", "getOperand", "(", "2", ")", ";", "if", "(", "(", "Src0", ".", "isMachineOpcode", "(", ")", "&&", "Src0", ".", "getMachineOpcode", "(", ")", "!=", "AMDGPU", "::", "IMPLICIT_DEF", ")", "&&", "(", "Src0", "==", "Src1", "||", "Src0", "==", "Src2", ")", ")", "break", ";", "MVT", "VT", "=", "Src0", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getRegClassFor", "(", "VT", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ";", "SDValue", "UndefReg", "=", "DAG", ".", "getRegister", "(", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ",", "VT", ")", ";", "SDValue", "ImpDef", "=", "DAG", ".", "getCopyToReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "SDLoc", "(", "Node", ")", ",", "UndefReg", ",", "Src0", ",", "SDValue", "(", ")", ")", ";", "if", "(", "Src0", ".", "isMachineOpcode", "(", ")", "&&", "Src0", ".", "getMachineOpcode", "(", ")", "==", "AMDGPU", "::", "IMPLICIT_DEF", ")", "{", "if", "(", "Src1", ".", "isMachineOpcode", "(", ")", "&&", "Src1", ".", "getMachineOpcode", "(", ")", "!=", "AMDGPU", "::", "IMPLICIT_DEF", ")", "Src0", "=", "Src1", ";", "else", "if", "(", "Src2", ".", "isMachineOpcode", "(", ")", "&&", "Src2", ".", "getMachineOpcode", "(", ")", "!=", "AMDGPU", "::", "IMPLICIT_DEF", ")", "Src0", "=", "Src2", ";", "else", "{", "assert", "(", "Src1", ".", "getMachineOpcode", "(", ")", "==", "AMDGPU", "::", "IMPLICIT_DEF", ")", ";", "Src0", "=", "UndefReg", ";", "Src1", "=", "UndefReg", ";", "}", "}", "else", "break", ";", "SmallVector", "<", "SDValue", ",", "4", ">", "Ops", "=", "{", "Src0", ",", "Src1", ",", "Src2", "}", ";", "for", "(", "unsigned", "I", "=", "3", ",", "N", "=", "Node", "->", "getNumOperands", "(", ")", ";", "I", "!=", "N", ";", "++", "I", ")", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "I", ")", ")", ";", "Ops", ".", "push_back", "(", "ImpDef", ".", "getValue", "(", "1", ")", ")", ";", "return", "DAG", ".", "getMachineNode", "(", "Opcode", ",", "SDLoc", "(", "Node", ")", ",", "Node", "->", "getVTList", "(", ")", ",", "Ops", ")", ";", "}", "default", ":", "break", ";", "}", "return", "Node", ";", "}", "</s>" ]

[ "Fold", "the", "instructions", "after", "selecting", "them", "." ]

[ "AMDGPU", "SI", "SI", "AMDGPU::INSERT_SUBREG", "AMDGPU::REG_SEQUENCE", "AMDGPU::V_DIV_SCALE_F32", "AMDGPU::V_DIV_SCALE_F64", "0", "1", "2", "AMDGPU::IMPLICIT_DEF", "AMDGPU::IMPLICIT_DEF", "AMDGPU::IMPLICIT_DEF", "AMDGPU::IMPLICIT_DEF", "AMDGPU::IMPLICIT_DEF", "4", "3", "1" ]

SIISelLowering41

PostISelFolding

AMDGPU

GPU

LLVM

18,817

444

1

[]

[ "<s>", "bool", "function_resolver", "::", "require_pointer_type", "(", "unsigned", "int", "argno", ")", "{", "if", "(", "!", "scalar_argument_p", "(", "argno", ")", ")", "{", "error_at", "(", "location", ",", "\"passing %qT to argument %d of %qE, which\"", "\" expects a scalar pointer\"", ",", "get_argument_type", "(", "argno", ")", ",", "argno", "+", "1", ",", "fndecl", ")", ";", "return", "false", ";", "}", "return", "true", ";", "}", "</s>" ]

[ "Require", "argument", "ARGNO", "to", "be", "some", "form", "of", "pointer", ",", "without", "being", "specific", "about", "its", "target", "type", ".", "Return", "true", "if", "the", "argument", "has", "the", "right", "form", ",", "otherwise", "report", "an", "appropriate", "error", "." ]

[ "aarch64", "\"passing %qT to argument %d of %qE, which\"", "\" expects a scalar pointer\"", "1" ]

aarch64-sve-builtins

require_pointer_type

aarch64

CPU

GCC

18,818

46

1

[]

[ "<s>", "const", "SpillSlot", "*", "getCalleeSavedSpillSlots", "(", "unsigned", "&", "NumEntries", ")", "const", "override", "{", "static", "const", "SpillSlot", "Offsets", "[", "]", "=", "{", "{", "Hexagon", "::", "R17", ",", "-", "4", "}", ",", "{", "Hexagon", "::", "R16", ",", "-", "8", "}", ",", "{", "Hexagon", "::", "D8", ",", "-", "8", "}", ",", "{", "Hexagon", "::", "R19", ",", "-", "12", "}", ",", "{", "Hexagon", "::", "R18", ",", "-", "16", "}", ",", "{", "Hexagon", "::", "D9", ",", "-", "16", "}", ",", "{", "Hexagon", "::", "R21", ",", "-", "20", "}", ",", "{", "Hexagon", "::", "R20", ",", "-", "24", "}", ",", "{", "Hexagon", "::", "D10", ",", "-", "24", "}", ",", "{", "Hexagon", "::", "R23", ",", "-", "28", "}", ",", "{", "Hexagon", "::", "R22", ",", "-", "32", "}", ",", "{", "Hexagon", "::", "D11", ",", "-", "32", "}", ",", "{", "Hexagon", "::", "R25", ",", "-", "36", "}", ",", "{", "Hexagon", "::", "R24", ",", "-", "40", "}", ",", "{", "Hexagon", "::", "D12", ",", "-", "40", "}", ",", "{", "Hexagon", "::", "R27", ",", "-", "44", ",", "{", "Hexagon", "::", "R26", ",", "-", "48", ",", "{", "Hexagon", "::", "D13", ",", "-", "48", "}", "}", ";", "NumEntries", "=", "array_lengthof", "(", "Offsets", ")", ";", "return", "Offsets", ";", "}", "bool", "assignCalleeSavedSpillSlots", "(", "MachineFunction", "&", "MF", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "override", ";", "bool", "needsAligna", "(", "const", "MachineFunction", "&", "MF", ")", "const", ";", "const", "MachineInstr", "*", "getAlignaInstr", "(", "const", "MachineFunction", "&", "MF", ")", "const", ";", "void", "insertCFIInstructions", "(", "MachineFunction", "&", "MF", ")", "const", ";", "private", ":", "typedef", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "CSIVect", ";", "void", "expandAlloca", "(", "MachineInstr", "*", "AI", ",", "const", "HexagonInstrInfo", "&", "TII", ",", "unsigned", "SP", ",", "unsigned", "CF", ")", "const", ";", "void", "insertPrologueInBlock", "(", "MachineBasicBlock", "&", "MBB", ")", "const", ";", "void", "insertEpilogueInBlock", "(", "MachineBasicBlock", "&", "MBB", ")", "const", ";", "bool", "insertCSRSpillsInBlock", "(", "MachineBasicBlock", "&", "MBB", ",", "const", "CSIVect", "&", "CSI", ",", "const", "HexagonRegisterInfo", "&", "HRI", ")", "const", ";", "bool", "insertCSRRestoresInBlock", "(", "MachineBasicBlock", "&", "MBB", ",", "const", "CSIVect", "&", "CSI", ",", "const", "HexagonRegisterInfo", "&", "HRI", ")", "const", ";", "void", "insertCFIInstructionsAt", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "At", ")", "const", ";", "void", "adjustForCalleeSavedRegsSpillCall", "(", "MachineFunction", "&", "MF", ")", "const", ";", "bool", "replacePseudoRegTransferCode", "(", "MachineFunction", "&", "MF", ")", "const", ";", "bool", "replaceVecPredRegPseudoSpillCode", "(", "MachineFunction", "&", "MF", ")", "const", ";", "void", "findShrunkPrologEpilog", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "*", "&", "PrologB", ",", "MachineBasicBlock", "*", "&", "EpilogB", ")", "const", ";", "bool", "shouldInlineCSR", "(", "llvm", "::", "MachineFunction", "&", "MF", ",", "const", "CSIVect", "&", "CSI", ")", "const", ";", "bool", "useSpillFunction", "(", "MachineFunction", "&", "MF", ",", "const", "CSIVect", "&", "CSI", ")", "const", ";", "bool", "useRestoreFunction", "(", "MachineFunction", "&", "MF", ",", "const", "CSIVect", "&", "CSI", ")", "const", ";", "}", "</s>" ]

[ "getCalleeSavedSpillSlots", "-", "This", "method", "returns", "a", "pointer", "to", "an", "array", "of", "pairs", ",", "that", "contains", "an", "entry", "for", "each", "callee", "saved", "register", "that", "must", "be", "spilled", "to", "a", "particular", "stack", "location", "if", "it", "is", "spilled", "." ]

[ "Hexagon", "Hexagon::R17", "4", "Hexagon::R16", "8", "Hexagon::D8", "8", "Hexagon::R19", "12", "Hexagon::R18", "16", "Hexagon::D9", "16", "Hexagon::R21", "20", "Hexagon::R20", "24", "Hexagon::D10", "24", "Hexagon::R23", "28", "Hexagon::R22", "32", "Hexagon::D11", "32", "Hexagon::R25", "36", "Hexagon::R24", "40", "Hexagon::D12", "40", "Hexagon::R27", "44", "Hexagon::R26", "48", "Hexagon::D13", "48", "Hexagon", "Hexagon", "Hexagon" ]

HexagonFrameLowering22

getCalleeSavedSpillSlots

Hexagon

DSP

LLVM

18,819

439

1

[]

[ "<s>", "bool", "HexagonAsmParser", "::", "parseExpression", "(", "MCExpr", "const", "*", "&", "Expr", ")", "{", "SmallVector", "<", "AsmToken", ",", "4", ">", "Tokens", ";", "MCAsmLexer", "&", "Lexer", "=", "getLexer", "(", ")", ";", "bool", "Done", "=", "false", ";", "static", "char", "const", "*", "Comma", "=", "\",\"", ";", "do", "{", "Tokens", ".", "emplace_back", "(", "Lexer", ".", "getTok", "(", ")", ")", ";", "Lex", "(", ")", ";", "switch", "(", "Tokens", ".", "back", "(", ")", ".", "getKind", "(", ")", ")", "{", "case", "AsmToken", "::", "TokenKind", "::", "Hash", ":", "if", "(", "Tokens", ".", "size", "(", ")", ">", "1", ")", "if", "(", "(", "Tokens", ".", "end", "(", ")", "-", "2", ")", "->", "getKind", "(", ")", "==", "AsmToken", "::", "TokenKind", "::", "Plus", ")", "{", "Tokens", ".", "insert", "(", "Tokens", ".", "end", "(", ")", "-", "2", ",", "AsmToken", "(", "AsmToken", "::", "TokenKind", "::", "Comma", ",", "Comma", ")", ")", ";", "Done", "=", "true", ";", "}", "break", ";", "case", "AsmToken", "::", "TokenKind", "::", "RCurly", ":", "case", "AsmToken", "::", "TokenKind", "::", "EndOfStatement", ":", "case", "AsmToken", "::", "TokenKind", "::", "Eof", ":", "Done", "=", "true", ";", "break", ";", "default", ":", "break", ";", "}", "}", "while", "(", "!", "Done", ")", ";", "while", "(", "!", "Tokens", ".", "empty", "(", ")", ")", "{", "Lexer", ".", "UnLex", "(", "Tokens", ".", "back", "(", ")", ")", ";", "Tokens", ".", "pop_back", "(", ")", ";", "}", "SMLoc", "Loc", "=", "Lexer", ".", "getLoc", "(", ")", ";", "return", "getParser", "(", ")", ".", "parseExpression", "(", "Expr", ",", "Loc", ")", ";", "}", "</s>" ]

[ "Parse", "an", "arbitrary", "expression", "." ]

[ "Hexagon", "Hexagon", "4", "\",\"", "1", "2", "2" ]

HexagonAsmParser

parseExpression

Hexagon

DSP

LLVM

18,820

231

1

[]

[ "<s>", "static", "void", "s390_conditional_register_usage", "(", "void", ")", "{", "int", "i", ";", "if", "(", "flag_pic", ")", "{", "fixed_regs", "[", "PIC_OFFSET_TABLE_REGNUM", "]", "=", "1", ";", "call_used_regs", "[", "PIC_OFFSET_TABLE_REGNUM", "]", "=", "1", ";", "}", "if", "(", "TARGET_CPU_ZARCH", ")", "{", "fixed_regs", "[", "BASE_REGNUM", "]", "=", "0", ";", "call_used_regs", "[", "BASE_REGNUM", "]", "=", "0", ";", "fixed_regs", "[", "RETURN_REGNUM", "]", "=", "0", ";", "call_used_regs", "[", "RETURN_REGNUM", "]", "=", "0", ";", "}", "if", "(", "TARGET_64BIT", ")", "{", "for", "(", "i", "=", "FPR8_REGNUM", ";", "i", "<=", "FPR15_REGNUM", ";", "i", "++", ")", "call_used_regs", "[", "i", "]", "=", "call_really_used_regs", "[", "i", "]", "=", "0", ";", "}", "else", "{", "call_used_regs", "[", "FPR4_REGNUM", "]", "=", "call_really_used_regs", "[", "FPR4_REGNUM", "]", "=", "0", ";", "call_used_regs", "[", "FPR6_REGNUM", "]", "=", "call_really_used_regs", "[", "FPR6_REGNUM", "]", "=", "0", ";", "}", "if", "(", "TARGET_SOFT_FLOAT", ")", "{", "for", "(", "i", "=", "FPR0_REGNUM", ";", "i", "<=", "FPR15_REGNUM", ";", "i", "++", ")", "call_used_regs", "[", "i", "]", "=", "fixed_regs", "[", "i", "]", "=", "1", ";", "}", "if", "(", "!", "TARGET_VX", ")", "{", "for", "(", "i", "=", "VR16_REGNUM", ";", "i", "<=", "VR31_REGNUM", ";", "i", "++", ")", "fixed_regs", "[", "i", "]", "=", "call_used_regs", "[", "i", "]", "=", "call_really_used_regs", "[", "i", "]", "=", "1", ";", "}", "}", "</s>" ]

[ "Implement", "CONDITIONAL_REGISTER_USAGE", "." ]

[ "s390", "1", "1", "0", "0", "0", "0", "0", "0", "0", "1", "1" ]

s3905

s390_conditional_register_usage

s390

MPU

GCC

18,821

191

1

[]

[ "<s>", "bool", "arm_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "strict_p", ")", "{", "if", "(", "TARGET_ARM", ")", "return", "arm_legitimate_address_outer_p", "(", "mode", ",", "x", ",", "SET", ",", "strict_p", ")", ";", "else", "if", "(", "TARGET_THUMB2", ")", "return", "thumb2_legitimate_address_p", "(", "mode", ",", "x", ",", "strict_p", ")", ";", "else", "return", "thumb1_legitimate_address_p", "(", "mode", ",", "x", ",", "strict_p", ")", ";", "}", "</s>" ]

[ "Return", "nonzero", "if", "X", "is", "a", "valid", "ARM", "state", "address", "operand", "." ]

[ "arm" ]

arm

arm_legitimate_address_p

arm

CPU

GCC

18,822

56

1

[]

[ "<s>", "TargetPassConfig", "*", "CJGTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "CJGPassConfig", "(", "this", ",", "PM", ")", ";", "}", "</s>" ]

[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]

[ "CJG", "CJG", "CJG" ]

CJGTargetMachine

createPassConfig

CJG

CPU

LLVM

18,823

21

1

[]

[ "<s>", "static", "void", "s390_frame_area", "(", "int", "*", "area_bottom", ",", "int", "*", "area_top", ")", "{", "int", "b", ",", "t", ";", "int", "i", ";", "b", "=", "INT_MAX", ";", "t", "=", "INT_MIN", ";", "if", "(", "cfun_frame_layout", ".", "first_restore_gpr", "!=", "-", "1", ")", "{", "b", "=", "(", "cfun_frame_layout", ".", "gprs_offset", "+", "cfun_frame_layout", ".", "first_restore_gpr", "*", "UNITS_PER_WORD", ")", ";", "t", "=", "b", "+", "(", "cfun_frame_layout", ".", "last_restore_gpr", "-", "cfun_frame_layout", ".", "first_restore_gpr", "+", "1", ")", "*", "UNITS_PER_WORD", ";", "}", "if", "(", "TARGET_64BIT", "&&", "cfun_save_high_fprs_p", ")", "{", "b", "=", "MIN", "(", "b", ",", "cfun_frame_layout", ".", "f8_offset", ")", ";", "t", "=", "MAX", "(", "t", ",", "(", "cfun_frame_layout", ".", "f8_offset", "+", "cfun_frame_layout", ".", "high_fprs", "*", "8", ")", ")", ";", "}", "if", "(", "!", "TARGET_64BIT", ")", "for", "(", "i", "=", "2", ";", "i", "<", "4", ";", "i", "++", ")", "if", "(", "cfun_fpr_bit_p", "(", "i", ")", ")", "{", "b", "=", "MIN", "(", "b", ",", "cfun_frame_layout", ".", "f4_offset", "+", "(", "i", "-", "2", ")", "*", "8", ")", ";", "t", "=", "MAX", "(", "t", ",", "cfun_frame_layout", ".", "f4_offset", "+", "(", "i", "-", "1", ")", "*", "8", ")", ";", "}", "*", "area_bottom", "=", "b", ";", "*", "area_top", "=", "t", ";", "}", "</s>" ]

[ "Determine", "the", "frame", "area", "which", "actually", "has", "to", "be", "accessed", "in", "the", "function", "epilogue", ".", "The", "values", "are", "stored", "at", "the", "given", "pointers", "AREA_BOTTOM", "(", "address", "of", "the", "lowest", "used", "stack", "address", ")", "and", "AREA_TOP", "(", "address", "of", "the", "first", "item", "which", "does", "not", "belong", "to", "the", "stack", "frame", ")", "." ]

[ "s390", "1", "1", "8", "2", "4", "2", "8", "1", "8" ]

s3903

s390_frame_area

s390

MPU

GCC

18,824

186

1

[]

[ "<s>", "static", "bool", "ix86_expand_vec_shift_qihi_constant", "(", "enum", "rtx_code", "code", ",", "rtx", "dest", ",", "rtx", "op1", ",", "rtx", "op2", ")", "{", "machine_mode", "qimode", ",", "himode", ";", "HOST_WIDE_INT", "and_constant", ",", "xor_constant", ";", "HOST_WIDE_INT", "shift_amount", ";", "rtx", "vec_const_and", ",", "vec_const_xor", ";", "rtx", "tmp", ",", "op1_subreg", ";", "rtx", "(", "*", "gen_shift", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", ";", "rtx", "(", "*", "gen_and", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", ";", "rtx", "(", "*", "gen_xor", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", ";", "rtx", "(", "*", "gen_sub", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", ";", "if", "(", "!", "CONST_INT_P", "(", "op2", ")", ")", "return", "false", ";", "qimode", "=", "GET_MODE", "(", "dest", ")", ";", "shift_amount", "=", "INTVAL", "(", "op2", ")", ";", "if", "(", "shift_amount", ">", "7", ")", "return", "false", ";", "gcc_assert", "(", "code", "==", "ASHIFT", "||", "code", "==", "ASHIFTRT", "||", "code", "==", "LSHIFTRT", ")", ";", "xor_constant", "=", "1", "<<", "(", "8", "-", "shift_amount", "-", "1", ")", ";", "and_constant", "=", "(", "code", "==", "ASHIFT", "?", "256", "-", "(", "1", "<<", "shift_amount", ")", ":", "(", "1", "<<", "(", "8", "-", "shift_amount", ")", ")", "-", "1", ")", ";", "switch", "(", "qimode", ")", "{", "case", "V16QImode", ":", "himode", "=", "V8HImode", ";", "gen_shift", "=", "(", "(", "code", "==", "ASHIFT", ")", "?", "gen_ashlv8hi3", ":", "(", "code", "==", "ASHIFTRT", ")", "?", "gen_ashrv8hi3", ":", "gen_lshrv8hi3", ")", ";", "gen_and", "=", "gen_andv16qi3", ";", "gen_xor", "=", "gen_xorv16qi3", ";", "gen_sub", "=", "gen_subv16qi3", ";", "break", ";", "case", "V32QImode", ":", "himode", "=", "V16HImode", ";", "gen_shift", "=", "(", "(", "code", "==", "ASHIFT", ")", "?", "gen_ashlv16hi3", ":", "(", "code", "==", "ASHIFTRT", ")", "?", "gen_ashrv16hi3", ":", "gen_lshrv16hi3", ")", ";", "gen_and", "=", "gen_andv32qi3", ";", "gen_xor", "=", "gen_xorv32qi3", ";", "gen_sub", "=", "gen_subv32qi3", ";", "break", ";", "case", "V64QImode", ":", "himode", "=", "V32HImode", ";", "gen_shift", "=", "(", "(", "code", "==", "ASHIFT", ")", "?", "gen_ashlv32hi3", ":", "(", "code", "==", "ASHIFTRT", ")", "?", "gen_ashrv32hi3", ":", "gen_lshrv32hi3", ")", ";", "gen_and", "=", "gen_andv64qi3", ";", "gen_xor", "=", "gen_xorv64qi3", ";", "gen_sub", "=", "gen_subv64qi3", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "tmp", "=", "gen_reg_rtx", "(", "himode", ")", ";", "vec_const_and", "=", "gen_reg_rtx", "(", "qimode", ")", ";", "op1_subreg", "=", "lowpart_subreg", "(", "himode", ",", "op1", ",", "qimode", ")", ";", "emit_insn", "(", "gen_shift", "(", "tmp", ",", "op1_subreg", ",", "op2", ")", ")", ";", "emit_move_insn", "(", "dest", ",", "simplify_gen_subreg", "(", "qimode", ",", "tmp", ",", "himode", ",", "0", ")", ")", ";", "emit_move_insn", "(", "vec_const_and", ",", "ix86_build_const_vector", "(", "qimode", ",", "true", ",", "gen_int_mode", "(", "and_constant", ",", "QImode", ")", ")", ")", ";", "emit_insn", "(", "gen_and", "(", "dest", ",", "dest", ",", "vec_const_and", ")", ")", ";", "if", "(", "code", "==", "ASHIFTRT", ")", "{", "vec_const_xor", "=", "gen_reg_rtx", "(", "qimode", ")", ";", "emit_move_insn", "(", "vec_const_xor", ",", "ix86_build_const_vector", "(", "qimode", ",", "true", ",", "gen_int_mode", "(", "xor_constant", ",", "QImode", ")", ")", ")", ";", "emit_insn", "(", "gen_xor", "(", "dest", ",", "dest", ",", "vec_const_xor", ")", ")", ";", "emit_insn", "(", "gen_sub", "(", "dest", ",", "dest", ",", "vec_const_xor", ")", ")", ";", "}", "return", "true", ";", "}", "</s>" ]

[ "Expand", "a", "vector", "operation", "shift", "by", "constant", "for", "a", "V", "*", "QImode", "in", "terms", "of", "the", "same", "operation", "on", "V", "*", "HImode", ".", "Return", "true", "if", "success", "." ]

[ "i386", "7", "1", "8", "1", "256", "1", "1", "8", "1", "0" ]

i386-expand

ix86_expand_vec_shift_qihi_constant

i386

CPU

GCC

18,825

469

1

[]

[ "<s>", "bool", "CSKYDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "switch", "(", "ConstraintID", ")", "{", "case", "InlineAsm", "::", "Constraint_m", ":", "OutOps", ".", "push_back", "(", "Op", ")", ";", "return", "false", ";", "default", ":", "break", ";", "}", "return", "true", ";", "}", "</s>" ]

[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]

[ "CSKY", "CSKY" ]

CSKYISelDAGToDAG

SelectInlineAsmMemoryOperand

CSKY

CPU

LLVM

18,826

52

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Hexagon bit simplification\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Hexagon", "\"Hexagon bit simplification\"" ]

HexagonBitSimplify (2)1

getPassName

Hexagon

DSP

LLVM

18,827

11

1

[]

[ "<s>", "void", "AVRPassConfig", "::", "addPreSched2", "(", ")", "{", "}", "</s>" ]

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]

[ "AVR", "AVR" ]

AVRTargetMachine2

addPreSched2

AVR

MPU

LLVM

18,828

8

1

[]

[ "<s>", "static", "rtx", "loongarch_frame_set", "(", "rtx", "mem", ",", "rtx", "reg", ")", "{", "rtx", "set", "=", "gen_rtx_SET", "(", "mem", ",", "reg", ")", ";", "RTX_FRAME_RELATED_P", "(", "set", ")", "=", "1", ";", "return", "set", ";", "}", "</s>" ]

[ "Return", "a", "frame-related", "rtx", "that", "stores", "REG", "at", "MEM", ".", "REG", "must", "be", "a", "single", "register", "." ]

[ "loongarch", "1" ]

loongarch

loongarch_frame_set

loongarch

CPU

GCC

18,829

32

1

[]

[ "<s>", "bool", "AMDGPUAnnotateKernelFeatures", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "Triple", "TT", "(", "M", ".", "getTargetTriple", "(", ")", ")", ";", "static", "const", "StringRef", "IntrinsicToAttr", "[", "]", "[", "2", "]", "=", "{", "{", "\"llvm.amdgcn.workitem.id.y\"", ",", "\"amdgpu-work-item-id-y\"", "}", ",", "{", "\"llvm.amdgcn.workitem.id.z\"", ",", "\"amdgpu-work-item-id-z\"", "}", ",", "{", "\"llvm.amdgcn.workgroup.id.y\"", ",", "\"amdgpu-work-group-id-y\"", "}", ",", "{", "\"llvm.amdgcn.workgroup.id.z\"", ",", "\"amdgpu-work-group-id-z\"", "}", ",", "{", "\"llvm.r600.read.tgid.y\"", ",", "\"amdgpu-work-group-id-y\"", "}", ",", "{", "\"llvm.r600.read.tgid.z\"", ",", "\"amdgpu-work-group-id-z\"", "}", ",", "{", "\"llvm.r600.read.tidig.y\"", ",", "\"amdgpu-work-item-id-y\"", "}", ",", "{", "\"llvm.r600.read.tidig.z\"", ",", "\"amdgpu-work-item-id-z\"", "}", "}", ";", "static", "const", "StringRef", "HSAIntrinsicToAttr", "[", "]", "[", "2", "]", "=", "{", "{", "\"llvm.amdgcn.dispatch.ptr\"", ",", "\"amdgpu-dispatch-ptr\"", "}", ",", "{", "\"llvm.amdgcn.queue.ptr\"", ",", "\"amdgpu-queue-ptr\"", "}", ",", "{", "\"llvm.amdgcn.dispatch.id\"", ",", "\"amdgpu-dispatch-id\"", "}", "}", ";", "bool", "Changed", "=", "addAttrsForIntrinsics", "(", "M", ",", "IntrinsicToAttr", ")", ";", "if", "(", "TT", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", "||", "TT", ".", "getOS", "(", ")", "==", "Triple", "::", "Mesa3D", ")", "{", "Changed", "|=", "addAttrsForIntrinsics", "(", "M", ",", "HSAIntrinsicToAttr", ")", ";", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "F", ".", "hasFnAttribute", "(", "\"amdgpu-queue-ptr\"", ")", ")", "continue", ";", "if", "(", "hasAddrSpaceCast", "(", "F", ")", ")", "F", ".", "addFnAttr", "(", "\"amdgpu-queue-ptr\"", ")", ";", "}", "}", "return", "Changed", ";", "}", "</s>" ]

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "AMDGPU", "AMDGPU", "2", "\"llvm.amdgcn.workitem.id.y\"", "\"amdgpu-work-item-id-y\"", "\"llvm.amdgcn.workitem.id.z\"", "\"amdgpu-work-item-id-z\"", "\"llvm.amdgcn.workgroup.id.y\"", "\"amdgpu-work-group-id-y\"", "\"llvm.amdgcn.workgroup.id.z\"", "\"amdgpu-work-group-id-z\"", "\"llvm.r600.read.tgid.y\"", "\"amdgpu-work-group-id-y\"", "\"llvm.r600.read.tgid.z\"", "\"amdgpu-work-group-id-z\"", "\"llvm.r600.read.tidig.y\"", "\"amdgpu-work-item-id-y\"", "\"llvm.r600.read.tidig.z\"", "\"amdgpu-work-item-id-z\"", "2", "\"llvm.amdgcn.dispatch.ptr\"", "\"amdgpu-dispatch-ptr\"", "\"llvm.amdgcn.queue.ptr\"", "\"amdgpu-queue-ptr\"", "\"llvm.amdgcn.dispatch.id\"", "\"amdgpu-dispatch-id\"", "\"amdgpu-queue-ptr\"", "\"amdgpu-queue-ptr\"" ]

AMDGPUAnnotateKernelFeatures9

runOnModule

AMDGPU

GPU

LLVM

18,830

192

1

[]

[ "<s>", "bool", "X86TargetMachine", "::", "addInstSelector", "(", "PassManagerBase", "&", "PM", ",", "bool", "Fast", ")", "{", "PM", ".", "add", "(", "createX86ISelDag", "(", "*", "this", ",", "Fast", ")", ")", ";", "if", "(", "EnableFastISel", ")", "PM", ".", "add", "(", "createDeadMachineInstructionElimPass", "(", ")", ")", ";", "PM", ".", "add", "(", "createX87FPRegKillInserterPass", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "X86", "X86", "X86" ]

X86TargetMachine92

addInstSelector

X86

CPU

LLVM

18,831

52

1

[]

[ "<s>", "SparcTargetMachine", "::", "SparcTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "JIT", ",", "bool", "is64bit", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "TT", ",", "is64bit", ")", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "getEffectiveRelocModel", "(", "RM", ")", ",", "getEffectiveSparcCodeModel", "(", "CM", ",", "getEffectiveRelocModel", "(", "RM", ")", ",", "is64bit", ",", "JIT", ")", ",", "OL", ")", ",", "TLOF", "(", "std", "::", "make_unique", "<", "SparcELFTargetObjectFile", ">", "(", ")", ")", ",", "Subtarget", "(", "TT", ",", "std", "::", "string", "(", "CPU", ")", ",", "std", "::", "string", "(", "FS", ")", ",", "*", "this", ",", "is64bit", ")", ",", "is64Bit", "(", "is64bit", ")", "{", "initAsmInfo", "(", ")", ";", "}", "</s>" ]

[ "Create", "an", "ILP32", "architecture", "model", "." ]

[ "Sparc", "Sparc", "Sparc", "Sparc", "Sparc" ]

SparcTargetMachine (2)1

SparcTargetMachine

Sparc

CPU

LLVM

18,832

140

1

[]

[ "<s>", "void", "tilegx_expand_umuldi3_highpart", "(", "rtx", "op0", ",", "rtx", "op1", ",", "rtx", "op2", ")", "{", "tilegx_expand_high_multiply", "(", "op0", ",", "op1", ",", "op2", ",", "false", ")", ";", "}", "</s>" ]

[ "Implement", "umuldi3_highpart", "." ]

[ "tilegx" ]

tilegx

tilegx_expand_umuldi3_highpart

tilegx

VLIW

GCC

18,833

25

1

[]

[ "<s>", "void", "nios2_function_profiler", "(", "FILE", "*", "file", ",", "int", "labelno", "ATTRIBUTE_UNUSED", ")", "{", "fprintf", "(", "file", ",", "\"\\tmov\\tr8, ra\\n\"", ")", ";", "if", "(", "flag_pic", "==", "1", ")", "{", "fprintf", "(", "file", ",", "\"\\tnextpc\\tr2\\n\"", ")", ";", "fprintf", "(", "file", ",", "\"\\t1: movhi\\tr3, %%hiadj(_gp_got - 1b)\\n\"", ")", ";", "fprintf", "(", "file", ",", "\"\\taddi\\tr3, r3, %%lo(_gp_got - 1b)\\n\"", ")", ";", "fprintf", "(", "file", ",", "\"\\tadd\\tr2, r2, r3\\n\"", ")", ";", "fprintf", "(", "file", ",", "\"\\tldw\\tr2, %%call(_mcount)(r2)\\n\"", ")", ";", "fprintf", "(", "file", ",", "\"\\tcallr\\tr2\\n\"", ")", ";", "}", "else", "if", "(", "flag_pic", "==", "2", ")", "{", "fprintf", "(", "file", ",", "\"\\tnextpc\\tr2\\n\"", ")", ";", "fprintf", "(", "file", ",", "\"\\t1: movhi\\tr3, %%hiadj(_gp_got - 1b)\\n\"", ")", ";", "fprintf", "(", "file", ",", "\"\\taddi\\tr3, r3, %%lo(_gp_got - 1b)\\n\"", ")", ";", "fprintf", "(", "file", ",", "\"\\tadd\\tr2, r2, r3\\n\"", ")", ";", "fprintf", "(", "file", ",", "\"\\tmovhi\\tr3, %%call_hiadj(_mcount)\\n\"", ")", ";", "fprintf", "(", "file", ",", "\"\\taddi\\tr3, r3, %%call_lo(_mcount)\\n\"", ")", ";", "fprintf", "(", "file", ",", "\"\\tadd\\tr3, r2, r3\\n\"", ")", ";", "fprintf", "(", "file", ",", "\"\\tldw\\tr2, 0(r3)\\n\"", ")", ";", "fprintf", "(", "file", ",", "\"\\tcallr\\tr2\\n\"", ")", ";", "}", "else", "fprintf", "(", "file", ",", "\"\\tcall\\t_mcount\\n\"", ")", ";", "fprintf", "(", "file", ",", "\"\\tmov\\tra, r8\\n\"", ")", ";", "}", "</s>" ]

[ "Implement", "FUNCTION_PROFILER", "macro", "." ]

[ "nios2", "\"\\tmov\\tr8, ra\\n\"", "1", "\"\\tnextpc\\tr2\\n\"", "\"\\t1: movhi\\tr3, %%hiadj(_gp_got - 1b)\\n\"", "\"\\taddi\\tr3, r3, %%lo(_gp_got - 1b)\\n\"", "\"\\tadd\\tr2, r2, r3\\n\"", "\"\\tldw\\tr2, %%call(_mcount)(r2)\\n\"", "\"\\tcallr\\tr2\\n\"", "2", "\"\\tnextpc\\tr2\\n\"", "\"\\t1: movhi\\tr3, %%hiadj(_gp_got - 1b)\\n\"", "\"\\taddi\\tr3, r3, %%lo(_gp_got - 1b)\\n\"", "\"\\tadd\\tr2, r2, r3\\n\"", "\"\\tmovhi\\tr3, %%call_hiadj(_mcount)\\n\"", "\"\\taddi\\tr3, r3, %%call_lo(_mcount)\\n\"", "\"\\tadd\\tr3, r2, r3\\n\"", "\"\\tldw\\tr2, 0(r3)\\n\"", "\"\\tcallr\\tr2\\n\"", "\"\\tcall\\t_mcount\\n\"", "\"\\tmov\\tra, r8\\n\"" ]

nios2

nios2_function_profiler

nios2

MPU

GCC

18,834

157

1

[]

[ "<s>", "const", "MSP430InstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "MSP430", "MSP430" ]

MSP430Subtarget2

getInstrInfo

MSP430

MPU

LLVM

18,835

13

1

[]

[ "<s>", "void", "RV16KPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createRV16KUseLWSPSWSPPass", "(", ")", ")", ";", "addPass", "(", "&", "BranchRelaxationPassID", ")", ";", "}", "</s>" ]

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "RV16K", "RV16K", "RV16K" ]

RV16KTargetMachine

addPreEmitPass

RV16K

Virtual ISA

LLVM

18,836

21

1

[]

[ "<s>", "ScheduleHazardRecognizer", "::", "HazardType", "GCNHazardRecognizer", "::", "getHazardType", "(", "SUnit", "*", "SU", ",", "int", "Stalls", ")", "{", "MachineInstr", "*", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "if", "(", "SIInstrInfo", "::", "isSMRD", "(", "*", "MI", ")", "&&", "checkSMRDHazards", "(", "MI", ")", ">", "0", ")", "return", "NoopHazard", ";", "if", "(", "SIInstrInfo", "::", "isVMEM", "(", "*", "MI", ")", "&&", "checkVMEMHazards", "(", "MI", ")", ">", "0", ")", "return", "NoopHazard", ";", "if", "(", "SIInstrInfo", "::", "isVALU", "(", "*", "MI", ")", "&&", "checkVALUHazards", "(", "MI", ")", ">", "0", ")", "return", "NoopHazard", ";", "if", "(", "SIInstrInfo", "::", "isDPP", "(", "*", "MI", ")", "&&", "checkDPPHazards", "(", "MI", ")", ">", "0", ")", "return", "NoopHazard", ";", "if", "(", "isDivFMas", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkDivFMasHazards", "(", "MI", ")", ">", "0", ")", "return", "NoopHazard", ";", "if", "(", "isRWLane", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkRWLaneHazards", "(", "MI", ")", ">", "0", ")", "return", "NoopHazard", ";", "if", "(", "isSGetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkGetRegHazards", "(", "MI", ")", ">", "0", ")", "return", "NoopHazard", ";", "if", "(", "isSSetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkSetRegHazards", "(", "MI", ")", ">", "0", ")", "return", "NoopHazard", ";", "if", "(", "isRFE", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkRFEHazards", "(", "MI", ")", ">", "0", ")", "return", "NoopHazard", ";", "if", "(", "(", "isVInterp", "(", "MI", "->", "getOpcode", "(", ")", ")", "||", "isSMovRel", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "&&", "checkReadM0Hazards", "(", "MI", ")", ">", "0", ")", "return", "NoopHazard", ";", "if", "(", "checkAnyInstHazards", "(", "MI", ")", ">", "0", ")", "return", "NoopHazard", ";", "return", "NoHazard", ";", "}", "</s>" ]

[ "getHazardType", "-", "Return", "the", "hazard", "type", "of", "emitting", "this", "node", "." ]

[ "AMDGPU", "SI", "0", "SI", "0", "SI", "0", "SI", "0", "0", "0", "0", "0", "0", "0", "0" ]

GCNHazardRecognizer22

getHazardType

AMDGPU

GPU

LLVM

18,837

258

1

[]

[ "<s>", "rtx", "riscv_function_value", "(", "const_tree", "type", ",", "const_tree", "func", ",", "machine_mode", "mode", ")", "{", "struct", "riscv_arg_info", "info", ";", "CUMULATIVE_ARGS", "args", ";", "if", "(", "type", ")", "{", "int", "unsigned_p", "=", "TYPE_UNSIGNED", "(", "type", ")", ";", "mode", "=", "TYPE_MODE", "(", "type", ")", ";", "mode", "=", "promote_function_mode", "(", "type", ",", "mode", ",", "&", "unsigned_p", ",", "func", ",", "1", ")", ";", "}", "memset", "(", "&", "args", ",", "0", ",", "sizeof", "args", ")", ";", "return", "riscv_get_arg_info", "(", "&", "info", ",", "&", "args", ",", "mode", ",", "type", ",", "true", ",", "true", ")", ";", "}", "</s>" ]

[ "Implement", "FUNCTION_VALUE", "and", "LIBCALL_VALUE", ".", "For", "normal", "calls", ",", "VALTYPE", "is", "the", "return", "type", "and", "MODE", "is", "VOIDmode", ".", "For", "libcalls", ",", "VALTYPE", "is", "null", "and", "MODE", "is", "the", "mode", "of", "the", "return", "value", "." ]

[ "riscv", "1", "0" ]

riscv

riscv_function_value

riscv

CPU

GCC

18,838

87

1

[]

[ "<s>", "bool", "PadShortFunc", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "hasOptSize", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ".", "padShortFunctions", "(", ")", ")", "return", "false", ";", "TSM", ".", "init", "(", "&", "MF", ".", "getSubtarget", "(", ")", ")", ";", "auto", "*", "PSI", "=", "&", "getAnalysis", "<", "ProfileSummaryInfoWrapperPass", ">", "(", ")", ".", "getPSI", "(", ")", ";", "auto", "*", "MBFI", "=", "(", "PSI", "&&", "PSI", "->", "hasProfileSummary", "(", ")", ")", "?", "&", "getAnalysis", "<", "LazyMachineBlockFrequencyInfoPass", ">", "(", ")", ".", "getBFI", "(", ")", ":", "nullptr", ";", "ReturnBBs", ".", "clear", "(", ")", ";", "VisitedBBs", ".", "clear", "(", ")", ";", "findReturns", "(", "&", "MF", ".", "front", "(", ")", ")", ";", "bool", "MadeChange", "=", "false", ";", "for", "(", "DenseMap", "<", "MachineBasicBlock", "*", ",", "unsigned", "int", ">", "::", "iterator", "I", "=", "ReturnBBs", ".", "begin", "(", ")", ";", "I", "!=", "ReturnBBs", ".", "end", "(", ")", ";", "++", "I", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "I", "->", "first", ";", "unsigned", "Cycles", "=", "I", "->", "second", ";", "bool", "OptForSize", "=", "llvm", "::", "shouldOptimizeForSize", "(", "MBB", ",", "PSI", ",", "MBFI", ")", ";", "if", "(", "OptForSize", ")", "continue", ";", "if", "(", "Cycles", "<", "Threshold", ")", "{", "assert", "(", "MBB", "->", "size", "(", ")", ">", "0", "&&", "\"Basic block should contain at least a RET but is empty\"", ")", ";", "MachineBasicBlock", "::", "iterator", "ReturnLoc", "=", "--", "MBB", "->", "end", "(", ")", ";", "while", "(", "ReturnLoc", "->", "isDebugInstr", "(", ")", ")", "--", "ReturnLoc", ";", "assert", "(", "ReturnLoc", "->", "isReturn", "(", ")", "&&", "!", "ReturnLoc", "->", "isCall", "(", ")", "&&", "\"Basic block does not end with RET\"", ")", ";", "addPadding", "(", "MBB", ",", "ReturnLoc", ",", "Threshold", "-", "Cycles", ")", ";", "NumBBsPadded", "++", ";", "MadeChange", "=", "true", ";", "}", "}", "return", "MadeChange", ";", "}", "</s>" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "0", "\"Basic block should contain at least a RET but is empty\"", "\"Basic block does not end with RET\"" ]

X86PadShortFunction15

runOnMachineFunction

X86

CPU

LLVM

18,839

293

1

[]

[ "<s>", "void", "m68hc11_notice_keep_cc", "(", "rtx", "reg", ")", "{", "if", "(", "reg", "==", "0", "||", "cc_prev_status", ".", "value1", "==", "0", "||", "rtx_equal_p", "(", "reg", ",", "cc_prev_status", ".", "value1", ")", "||", "(", "cc_prev_status", ".", "value2", "&&", "reg_mentioned_p", "(", "reg", ",", "cc_prev_status", ".", "value2", ")", ")", ")", "CC_STATUS_INIT", ";", "else", "cc_status", "=", "cc_prev_status", ";", "}", "</s>" ]

[ "The", "current", "instruction", "does", "not", "affect", "the", "flags", "but", "changes", "the", "register", "'reg", "'", ".", "See", "if", "the", "previous", "flags", "can", "be", "kept", "for", "the", "next", "instruction", "to", "avoid", "a", "comparison", "." ]

[ "m68hc11", "0", "0" ]

m68hc111

m68hc11_notice_keep_cc

m68hc11

MPU

GCC

18,840

51

1

[]

[ "<s>", "bool", "nds32_can_use_bset_p", "(", "HOST_WIDE_INT", "ival", ")", "{", "int", "one_bit_count", ";", "unsigned", "HOST_WIDE_INT", "mask", "=", "GET_MODE_MASK", "(", "SImode", ")", ";", "one_bit_count", "=", "popcount_hwi", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "(", "ival", ")", "&", "mask", ")", ";", "return", "(", "TARGET_EXT_PERF", "&&", "(", "one_bit_count", "==", "1", ")", ")", ";", "}", "</s>" ]

[ "Function", "to", "check", "if", "'bset", "'", "instruction", "can", "be", "used", "with", "IVAL", "." ]

[ "nds32", "1" ]

nds32-predicates

nds32_can_use_bset_p

nds32

CPU

GCC

18,841

46

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"OR1K DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "OR1K", "\"OR1K DAG->DAG Pattern Instruction Selection\"" ]

OR1KISelDAGToDAG

getPassName

OR1K

CPU

LLVM

18,842

13

1

[]

[ "<s>", "static", "rtx", "avr_find_unused_d_reg", "(", "rtx_insn", "*", "insn", ",", "rtx", "exclude", ")", "{", "int", "regno", ";", "bool", "isr_p", "=", "(", "avr_interrupt_function_p", "(", "current_function_decl", ")", "||", "avr_signal_function_p", "(", "current_function_decl", ")", ")", ";", "for", "(", "regno", "=", "16", ";", "regno", "<", "32", ";", "regno", "++", ")", "{", "rtx", "reg", "=", "all_regs_rtx", "[", "regno", "]", ";", "if", "(", "(", "exclude", "&&", "reg_overlap_mentioned_p", "(", "exclude", ",", "reg", ")", ")", "||", "fixed_regs", "[", "regno", "]", ")", "{", "continue", ";", "}", "if", "(", "!", "df_regs_ever_live_p", "(", "regno", ")", "&&", "(", "TREE_THIS_VOLATILE", "(", "current_function_decl", ")", "||", "cfun", "->", "machine", "->", "is_OS_task", "||", "cfun", "->", "machine", "->", "is_OS_main", "||", "(", "!", "isr_p", "&&", "call_used_regs", "[", "regno", "]", ")", ")", ")", "{", "return", "reg", ";", "}", "if", "(", "df_regs_ever_live_p", "(", "regno", ")", "&&", "reg_unused_after", "(", "insn", ",", "reg", ")", ")", "{", "return", "reg", ";", "}", "}", "return", "NULL_RTX", ";", "}", "</s>" ]

[ "Fixme", ":", "This", "is", "a", "hack", "because", "secondary", "reloads", "do", "n't", "works", "as", "expected", ".", "Find", "an", "unused", "d-register", "to", "be", "used", "as", "scratch", "in", "INSN", ".", "EXCLUDE", "is", "either", "NULL_RTX", "or", "some", "register", ".", "In", "the", "case", "where", "EXCLUDE", "is", "a", "register", ",", "skip", "all", "possible", "return", "values", "that", "overlap", "EXCLUDE", ".", "The", "policy", "for", "the", "returned", "register", "is", "similar", "to", "that", "of", "`", "reg_unused_after", "'", ",", "i.e", ".", "the", "returned", "register", "may", "overlap", "the", "SET_DEST", "of", "INSN", ".", "Return", "a", "QImode", "d-register", "or", "NULL_RTX", "if", "nothing", "found", "." ]

[ "avr", "16", "32" ]

avr4

avr_find_unused_d_reg

avr

MPU

GCC

18,843

140

1

[]

[ "<s>", "HexagonSubtarget", "&", "HexagonSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "static", "std", "::", "map", "<", "StringRef", ",", "Hexagon", "::", "ArchEnum", ">", "CpuTable", "{", "{", "\"hexagonv4\"", ",", "Hexagon", "::", "ArchEnum", "::", "V4", "}", ",", "{", "\"hexagonv5\"", ",", "Hexagon", "::", "ArchEnum", "::", "V5", "}", ",", "{", "\"hexagonv55\"", ",", "Hexagon", "::", "ArchEnum", "::", "V55", "}", ",", "{", "\"hexagonv60\"", ",", "Hexagon", "::", "ArchEnum", "::", "V60", "}", ",", "{", "\"hexagonv62\"", ",", "Hexagon", "::", "ArchEnum", "::", "V62", "}", ",", "}", ";", "auto", "FoundIt", "=", "CpuTable", ".", "find", "(", "CPUString", ")", ";", "if", "(", "FoundIt", "!=", "CpuTable", ".", "end", "(", ")", ")", "HexagonArchVersion", "=", "FoundIt", "->", "second", ";", "else", "llvm_unreachable", "(", "\"Unrecognized Hexagon processor version\"", ")", ";", "UseHVX128BOps", "=", "false", ";", "UseHVX64BOps", "=", "false", ";", "UseLongCalls", "=", "false", ";", "UseMemOps", "=", "DisableMemOps", "?", "false", ":", "EnableMemOps", ";", "ModeIEEERndNear", "=", "EnableIEEERndNear", ";", "UseBSBScheduling", "=", "hasV60TOps", "(", ")", "&&", "EnableBSBSched", ";", "ParseSubtargetFeatures", "(", "CPUString", ",", "FS", ")", ";", "if", "(", "OverrideLongCalls", ".", "getPosition", "(", ")", ")", "UseLongCalls", "=", "OverrideLongCalls", ";", "return", "*", "this", ";", "}", "</s>" ]

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon::ArchEnum", "\"hexagonv4\"", "Hexagon::ArchEnum", "\"hexagonv5\"", "Hexagon::ArchEnum", "\"hexagonv55\"", "Hexagon::ArchEnum", "\"hexagonv60\"", "Hexagon::ArchEnum", "\"hexagonv62\"", "Hexagon::ArchEnum", "Hexagon", "\"Unrecognized Hexagon processor version\"" ]

HexagonSubtarget30

initializeSubtargetDependencies

Hexagon

DSP

LLVM

18,844

166

1

[]

[ "<s>", "static", "void", "frv_insert_nop_in_packet", "(", "rtx", "insn", ")", "{", "struct", "frv_packet_group", "*", "packet_group", ";", "rtx", "last", ";", "packet_group", "=", "&", "frv_packet", ".", "groups", "[", "frv_unit_groups", "[", "frv_insn_unit", "(", "insn", ")", "]", "]", ";", "last", "=", "frv_packet", ".", "insns", "[", "frv_packet", ".", "num_insns", "-", "1", "]", ";", "if", "(", "GET_CODE", "(", "last", ")", "!=", "INSN", ")", "{", "insn", "=", "emit_insn_before", "(", "PATTERN", "(", "insn", ")", ",", "last", ")", ";", "frv_packet", ".", "insns", "[", "frv_packet", ".", "num_insns", "-", "1", "]", "=", "insn", ";", "frv_packet", ".", "insns", "[", "frv_packet", ".", "num_insns", "++", "]", "=", "last", ";", "}", "else", "{", "insn", "=", "emit_insn_after", "(", "PATTERN", "(", "insn", ")", ",", "last", ")", ";", "frv_packet", ".", "insns", "[", "frv_packet", ".", "num_insns", "++", "]", "=", "insn", ";", "}", "packet_group", "->", "insns", "[", "packet_group", "->", "num_insns", "++", "]", "=", "insn", ";", "}", "</s>" ]

[ "Insert", "INSN", "(", "a", "member", "of", "frv_nops", "[", "]", ")", "into", "the", "current", "packet", ".", "If", "the", "packet", "ends", "in", "a", "branch", "or", "call", ",", "insert", "the", "nop", "before", "it", ",", "otherwise", "add", "to", "the", "end", "." ]

[ "frv", "1", "1" ]

frv2

frv_insert_nop_in_packet

frv

VLIW

GCC

18,845

133

1

[]

[ "<s>", "static", "void", "mips_block_move_straight", "(", "rtx", "dest", ",", "rtx", "src", ",", "HOST_WIDE_INT", "length", ")", "{", "HOST_WIDE_INT", "offset", ",", "delta", ";", "unsigned", "HOST_WIDE_INT", "bits", ";", "int", "i", ";", "machine_mode", "mode", ";", "rtx", "*", "regs", ";", "if", "(", "MEM_ALIGN", "(", "src", ")", "==", "BITS_PER_WORD", "/", "2", "&&", "MEM_ALIGN", "(", "dest", ")", "==", "BITS_PER_WORD", "/", "2", ")", "bits", "=", "BITS_PER_WORD", "/", "2", ";", "else", "bits", "=", "BITS_PER_WORD", ";", "mode", "=", "mode_for_size", "(", "bits", ",", "MODE_INT", ",", "0", ")", ";", "delta", "=", "bits", "/", "BITS_PER_UNIT", ";", "regs", "=", "XALLOCAVEC", "(", "rtx", ",", "length", "/", "delta", ")", ";", "for", "(", "offset", "=", "0", ",", "i", "=", "0", ";", "offset", "+", "delta", "<=", "length", ";", "offset", "+=", "delta", ",", "i", "++", ")", "{", "regs", "[", "i", "]", "=", "gen_reg_rtx", "(", "mode", ")", ";", "if", "(", "MEM_ALIGN", "(", "src", ")", ">=", "bits", ")", "mips_emit_move", "(", "regs", "[", "i", "]", ",", "adjust_address", "(", "src", ",", "mode", ",", "offset", ")", ")", ";", "else", "{", "rtx", "part", "=", "adjust_address", "(", "src", ",", "BLKmode", ",", "offset", ")", ";", "set_mem_size", "(", "part", ",", "delta", ")", ";", "if", "(", "!", "mips_expand_ext_as_unaligned_load", "(", "regs", "[", "i", "]", ",", "part", ",", "bits", ",", "0", ",", "0", ")", ")", "gcc_unreachable", "(", ")", ";", "}", "}", "for", "(", "offset", "=", "0", ",", "i", "=", "0", ";", "offset", "+", "delta", "<=", "length", ";", "offset", "+=", "delta", ",", "i", "++", ")", "if", "(", "MEM_ALIGN", "(", "dest", ")", ">=", "bits", ")", "mips_emit_move", "(", "adjust_address", "(", "dest", ",", "mode", ",", "offset", ")", ",", "regs", "[", "i", "]", ")", ";", "else", "{", "rtx", "part", "=", "adjust_address", "(", "dest", ",", "BLKmode", ",", "offset", ")", ";", "set_mem_size", "(", "part", ",", "delta", ")", ";", "if", "(", "!", "mips_expand_ins_as_unaligned_store", "(", "part", ",", "regs", "[", "i", "]", ",", "bits", ",", "0", ")", ")", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "offset", "<", "length", ")", "{", "src", "=", "adjust_address", "(", "src", ",", "BLKmode", ",", "offset", ")", ";", "dest", "=", "adjust_address", "(", "dest", ",", "BLKmode", ",", "offset", ")", ";", "move_by_pieces", "(", "dest", ",", "src", ",", "length", "-", "offset", ",", "MIN", "(", "MEM_ALIGN", "(", "src", ")", ",", "MEM_ALIGN", "(", "dest", ")", ")", ",", "0", ")", ";", "}", "}", "</s>" ]

[ "Emit", "straight-line", "code", "to", "move", "LENGTH", "bytes", "from", "SRC", "to", "DEST", ".", "Assume", "that", "the", "areas", "do", "not", "overlap", "." ]

[ "mips", "2", "2", "2", "0", "0", "0", "0", "0", "0", "0", "0", "0" ]

mips4

mips_block_move_straight

mips

CPU

GCC

18,846

347

1

[]

[ "<s>", "bool", "X86FixupSetCCPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Changed", "=", "false", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "TII", "=", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "SmallVector", "<", "MachineInstr", "*", ",", "4", ">", "ToErase", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "X86", "::", "SETCCr", ")", "continue", ";", "MachineInstr", "*", "ZExt", "=", "nullptr", ";", "for", "(", "auto", "&", "Use", ":", "MRI", "->", "use_instructions", "(", "MI", ".", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ")", ")", "if", "(", "Use", ".", "getOpcode", "(", ")", "==", "X86", "::", "MOVZX32rr8", ")", "ZExt", "=", "&", "Use", ";", "if", "(", "!", "ZExt", ")", "continue", ";", "MachineInstr", "*", "FlagsDefMI", "=", "findFlagsImpDef", "(", "MI", ".", "getParent", "(", ")", ",", "MachineBasicBlock", "::", "reverse_iterator", "(", "&", "MI", ")", ")", ";", "if", "(", "!", "FlagsDefMI", ")", "continue", ";", "if", "(", "impUsesFlags", "(", "FlagsDefMI", ")", ")", "continue", ";", "++", "NumSubstZexts", ";", "Changed", "=", "true", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ".", "is64Bit", "(", ")", "?", "&", "X86", "::", "GR32RegClass", ":", "&", "X86", "::", "GR32_ABCDRegClass", ";", "Register", "ZeroReg", "=", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ";", "Register", "InsertReg", "=", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ";", "BuildMI", "(", "MBB", ",", "FlagsDefMI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "X86", "::", "MOV32r0", ")", ",", "ZeroReg", ")", ";", "BuildMI", "(", "*", "ZExt", "->", "getParent", "(", ")", ",", "ZExt", ",", "ZExt", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "X86", "::", "INSERT_SUBREG", ")", ",", "InsertReg", ")", ".", "addReg", "(", "ZeroReg", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "X86", "::", "sub_8bit", ")", ";", "MRI", "->", "replaceRegWith", "(", "ZExt", "->", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ",", "InsertReg", ")", ";", "ToErase", ".", "push_back", "(", "ZExt", ")", ";", "}", "}", "for", "(", "auto", "&", "I", ":", "ToErase", ")", "I", "->", "eraseFromParent", "(", ")", ";", "return", "Changed", ";", "}", "</s>" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "X86", "4", "X86::SETCCr", "0", "X86::MOVZX32rr8", "X86", "X86::GR32RegClass", "X86::GR32_ABCDRegClass", "X86::MOV32r0", "X86::INSERT_SUBREG", "0", "X86::sub_8bit", "0" ]

X86FixupSetCC11

runOnMachineFunction

X86

CPU

LLVM

18,847

348

1

[]

[ "<s>", "static", "void", "aarch64_option_restore", "(", "struct", "gcc_options", "*", "opts", ",", "struct", "gcc_options", "*", ",", "struct", "cl_target_option", "*", "ptr", ")", "{", "opts", "->", "x_explicit_arch", "=", "ptr", "->", "x_explicit_arch", ";", "selected_arch", "=", "aarch64_get_arch", "(", "ptr", "->", "x_explicit_arch", ")", ";", "opts", "->", "x_explicit_tune_core", "=", "ptr", "->", "x_explicit_tune_core", ";", "if", "(", "opts", "->", "x_explicit_tune_core", "==", "aarch64_none", "&&", "opts", "->", "x_explicit_arch", "!=", "aarch64_no_arch", ")", "selected_tune", "=", "&", "all_cores", "[", "selected_arch", "->", "ident", "]", ";", "else", "selected_tune", "=", "aarch64_get_tune_cpu", "(", "ptr", "->", "x_explicit_tune_core", ")", ";", "opts", "->", "x_aarch64_override_tune_string", "=", "ptr", "->", "x_aarch64_override_tune_string", ";", "opts", "->", "x_aarch64_branch_protection_string", "=", "ptr", "->", "x_aarch64_branch_protection_string", ";", "if", "(", "opts", "->", "x_aarch64_branch_protection_string", ")", "{", "aarch64_parse_branch_protection", "(", "opts", "->", "x_aarch64_branch_protection_string", ",", "NULL", ")", ";", "}", "aarch64_override_options_internal", "(", "opts", ")", ";", "}", "</s>" ]

[ "Implements", "TARGET_OPTION_RESTORE", ".", "Restore", "the", "backend", "codegen", "decisions", "using", "the", "information", "saved", "in", "PTR", "." ]

[ "aarch64" ]

aarch641

aarch64_option_restore

aarch64

CPU

GCC

18,848

117

1

[]

[ "<s>", "void", "VEFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "VEMachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "VEMachineFunctionInfo", ">", "(", ")", ";", "assert", "(", "&", "MF", ".", "front", "(", ")", "==", "&", "MBB", "&&", "\"Shrink-wrapping not yet supported\"", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "VEInstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "(", ")", ";", "const", "VERegisterInfo", "&", "RegInfo", "=", "*", "STI", ".", "getRegisterInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "bool", "NeedsStackRealignment", "=", "RegInfo", ".", "shouldRealignStack", "(", "MF", ")", ";", "DebugLoc", "DL", ";", "if", "(", "NeedsStackRealignment", "&&", "!", "RegInfo", ".", "canRealignStack", "(", "MF", ")", ")", "report_fatal_error", "(", "\"Function \\\"\"", "+", "Twine", "(", "MF", ".", "getName", "(", ")", ")", "+", "\"\\\" required \"", "\"stack re-alignment, but LLVM couldn't handle it \"", "\"(probably because it has a dynamic alloca).\"", ")", ";", "uint64_t", "NumBytes", "=", "MFI", ".", "getStackSize", "(", ")", ";", "if", "(", "!", "FuncInfo", "->", "isLeafProc", "(", ")", ")", "{", "NumBytes", "=", "STI", ".", "getAdjustedFrameSize", "(", "NumBytes", ")", ";", "}", "NumBytes", "=", "alignTo", "(", "NumBytes", ",", "MFI", ".", "getMaxAlign", "(", ")", ")", ";", "MFI", ".", "setStackSize", "(", "NumBytes", ")", ";", "emitPrologueInsns", "(", "MF", ",", "MBB", ",", "MBBI", ",", "NumBytes", ",", "true", ")", ";", "if", "(", "!", "FuncInfo", "->", "isLeafProc", "(", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "VE", "::", "ORri", ")", ",", "VE", "::", "SX9", ")", ".", "addReg", "(", "VE", "::", "SX11", ")", ".", "addImm", "(", "0", ")", ";", "MaybeAlign", "RuntimeAlign", "=", "NeedsStackRealignment", "?", "MaybeAlign", "(", "MFI", ".", "getMaxAlign", "(", ")", ")", ":", "None", ";", "assert", "(", "(", "RuntimeAlign", "==", "None", "||", "!", "FuncInfo", "->", "isLeafProc", "(", ")", ")", "&&", "\"SP has to be saved in order to align variable sized stack object!\"", ")", ";", "emitSPAdjustment", "(", "MF", ",", "MBB", ",", "MBBI", ",", "-", "(", "int64_t", ")", "NumBytes", ",", "RuntimeAlign", ")", ";", "if", "(", "hasBP", "(", "MF", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "VE", "::", "ORri", ")", ",", "VE", "::", "SX17", ")", ".", "addReg", "(", "VE", "::", "SX11", ")", ".", "addImm", "(", "0", ")", ";", "}", "if", "(", "NumBytes", "!=", "0", ")", "emitSPExtend", "(", "MF", ",", "MBB", ",", "MBBI", ")", ";", "}", "</s>" ]

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "VE", "VE", "VE", "VE", "\"Shrink-wrapping not yet supported\"", "VE", "VE", "\"Function \\\"\"", "\"\\\" required \"", "\"stack re-alignment, but LLVM couldn't handle it \"", "\"(probably because it has a dynamic alloca).\"", "VE::ORri", "VE::SX9", "VE::SX11", "0", "\"SP has to be saved in order to align variable sized stack object!\"", "VE::ORri", "VE::SX17", "VE::SX11", "0", "0" ]

VEFrameLowering5

emitPrologue

VE

CPU

LLVM

18,849

347

1

[]

[ "<s>", "void", "AMDGPUPassConfig", "::", "addIRPasses", "(", ")", "{", "const", "AMDGPUTargetMachine", "&", "TM", "=", "getAMDGPUTargetMachine", "(", ")", ";", "disablePass", "(", "&", "StackMapLivenessID", ")", ";", "disablePass", "(", "&", "FuncletLayoutID", ")", ";", "disablePass", "(", "&", "PatchableFunctionID", ")", ";", "addPass", "(", "createAMDGPULowerIntrinsicsPass", "(", ")", ")", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "r600", "||", "!", "EnableAMDGPUFunctionCalls", ")", "{", "addPass", "(", "createAMDGPUAlwaysInlinePass", "(", ")", ")", ";", "addPass", "(", "createAlwaysInlinerLegacyPass", "(", ")", ")", ";", "addPass", "(", "createBarrierNoopPass", "(", ")", ")", ";", "}", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "{", "addPass", "(", "createAMDGPUCodeGenPreparePass", "(", ")", ")", ";", "}", "addPass", "(", "createAMDGPUOpenCLImageTypeLoweringPass", "(", ")", ")", ";", "if", "(", "TM", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createInferAddressSpacesPass", "(", ")", ")", ";", "addPass", "(", "createAMDGPUPromoteAlloca", "(", ")", ")", ";", "if", "(", "EnableSROA", ")", "addPass", "(", "createSROAPass", "(", ")", ")", ";", "addStraightLineScalarOptimizationPasses", "(", ")", ";", "if", "(", "EnableAMDGPUAliasAnalysis", ")", "{", "addPass", "(", "createAMDGPUAAWrapperPass", "(", ")", ")", ";", "addPass", "(", "createExternalAAWrapperPass", "(", "[", "]", "(", "Pass", "&", "P", ",", "Function", "&", ",", "AAResults", "&", "AAR", ")", "{", "if", "(", "auto", "*", "WrapperPass", "=", "P", ".", "getAnalysisIfAvailable", "<", "AMDGPUAAWrapperPass", ">", "(", ")", ")", "AAR", ".", "addAAResult", "(", "WrapperPass", "->", "getResult", "(", ")", ")", ";", "}", ")", ")", ";", "}", "}", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addEarlyCSEOrGVNPass", "(", ")", ";", "}", "</s>" ]

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUTargetMachine29

addIRPasses

AMDGPU

GPU

LLVM

18,850

241

1

[]

[ "<s>", "bool", "AArch64TargetLowering", "::", "isIntDivCheap", "(", "EVT", "VT", ",", "AttributeList", "Attr", ")", "const", "{", "bool", "OptSize", "=", "Attr", ".", "hasAttribute", "(", "AttributeList", "::", "FunctionIndex", ",", "Attribute", "::", "MinSize", ")", ";", "return", "OptSize", "&&", "!", "VT", ".", "isVector", "(", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "integer", "divide", "is", "usually", "cheaper", "than", "a", "sequence", "of", "several", "shifts", ",", "adds", ",", "and", "multiplies", "for", "this", "target", "." ]

[ "AArch64", "AArch64" ]

AArch64ISelLowering (2)3

isIntDivCheap

AArch64

CPU

LLVM

18,851

40

1

[]

[ "<s>", "bool", "s390_bytemask_vector_p", "(", "rtx", "op", ",", "unsigned", "*", "mask", ")", "{", "int", "i", ";", "unsigned", "tmp_mask", "=", "0", ";", "int", "nunit", ",", "unit_size", ";", "if", "(", "!", "VECTOR_MODE_P", "(", "GET_MODE", "(", "op", ")", ")", "||", "GET_CODE", "(", "op", ")", "!=", "CONST_VECTOR", "||", "!", "CONST_INT_P", "(", "XVECEXP", "(", "op", ",", "0", ",", "0", ")", ")", ")", "return", "false", ";", "nunit", "=", "GET_MODE_NUNITS", "(", "GET_MODE", "(", "op", ")", ")", ";", "unit_size", "=", "GET_MODE_UNIT_SIZE", "(", "GET_MODE", "(", "op", ")", ")", ";", "for", "(", "i", "=", "0", ";", "i", "<", "nunit", ";", "i", "++", ")", "{", "unsigned", "HOST_WIDE_INT", "c", ";", "int", "j", ";", "if", "(", "!", "CONST_INT_P", "(", "XVECEXP", "(", "op", ",", "0", ",", "i", ")", ")", ")", "return", "false", ";", "c", "=", "UINTVAL", "(", "XVECEXP", "(", "op", ",", "0", ",", "i", ")", ")", ";", "for", "(", "j", "=", "0", ";", "j", "<", "unit_size", ";", "j", "++", ")", "{", "if", "(", "(", "c", "&", "0xff", ")", "!=", "0", "&&", "(", "c", "&", "0xff", ")", "!=", "0xff", ")", "return", "false", ";", "tmp_mask", "|=", "(", "c", "&", "1", ")", "<<", "(", "(", "nunit", "-", "1", "-", "i", ")", "*", "unit_size", "+", "j", ")", ";", "c", "=", "c", ">>", "BITS_PER_UNIT", ";", "}", "}", "if", "(", "mask", "!=", "NULL", ")", "*", "mask", "=", "tmp_mask", ";", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "C", "consists", "only", "of", "byte", "chunks", "being", "either", "0", "or", "0xff", ".", "If", "MASK", "is", "!", "=NULL", "a", "byte", "mask", "is", "generated", "which", "is", "appropriate", "for", "the", "vector", "generate", "byte", "mask", "instruction", "." ]

[ "s390", "0", "0", "0", "0", "0", "0", "0", "0xff", "0", "0xff", "0xff", "1", "1" ]

s390

s390_bytemask_vector_p

s390

MPU

GCC

18,852

211

1

[]

[ "<s>", "void", "XCoreInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", "&&", "!", "I", "->", "isDebugValue", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", "->", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FrameIndex", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FrameIndex", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FrameIndex", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "XCore", "::", "LDWFI", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addImm", "(", "0", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "</s>" ]

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "XCore", "XCore", "XCore::LDWFI", "0" ]

XCoreInstrInfo (2)

loadRegFromStackSlot

XCore

MPU

LLVM

18,853

153

1

[]

[ "<s>", "InstructionCost", "PPCTTIImpl", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "TTI", "::", "OperandValueKind", "Op1Info", ",", "TTI", "::", "OperandValueKind", "Op2Info", ",", "TTI", "::", "OperandValueProperties", "Opd1PropInfo", ",", "TTI", "::", "OperandValueProperties", "Opd2PropInfo", ",", "ArrayRef", "<", "const", "Value", "*", ">", "Args", ",", "const", "Instruction", "*", "CxtI", ")", "{", "assert", "(", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", "&&", "\"Invalid opcode\"", ")", ";", "if", "(", "CostKind", "!=", "TTI", "::", "TCK_RecipThroughput", ")", "return", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "CostKind", ",", "Op1Info", ",", "Op2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ",", "Args", ",", "CxtI", ")", ";", "InstructionCost", "Cost", "=", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "CostKind", ",", "Op1Info", ",", "Op2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "return", "vectorCostAdjustment", "(", "Cost", ",", "Opcode", ",", "Ty", ",", "nullptr", ")", ";", "}", "</s>" ]

[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]

[ "PowerPC", "PPC", "\"Invalid opcode\"" ]

PPCTargetTransformInfo1

getArithmeticInstrCost

PowerPC

CPU

LLVM

18,854

130

1

[]

[ "<s>", "unsigned", "ARMFastISel", "::", "fastEmitInst_rri", "(", "unsigned", "MachineInstOpcode", ",", "const", "TargetRegisterClass", "*", "RC", ",", "unsigned", "Op0", ",", "bool", "Op0IsKill", ",", "unsigned", "Op1", ",", "bool", "Op1IsKill", ",", "uint64_t", "Imm", ")", "{", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "Op0", "=", "constrainOperandRegClass", "(", "II", ",", "Op0", ",", "1", ")", ";", "Op1", "=", "constrainOperandRegClass", "(", "II", ",", "Op1", ",", "2", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "1", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "}", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "0", "]", ")", ")", ";", "}", "return", "ResultReg", ";", "}", "</s>" ]

[ "Emit", "a", "MachineInstr", "with", "two", "register", "operands", ",", "an", "immediate", ",", "and", "a", "result", "register", "in", "the", "given", "register", "class", "." ]

[ "ARM", "ARM", "1", "2", "1", "0" ]

ARMFastISel (3)

fastEmitInst_rri

ARM

CPU

LLVM

18,855

222

1

[]

[ "<s>", "void", "GBZ80PassConfig", "::", "addPreSched2", "(", ")", "{", "addPass", "(", "createGBZ80PostPEIPass", "(", ")", ")", ";", "}", "</s>" ]

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]

[ "GBZ80", "GB", "GB" ]

GBZ80TargetMachine

addPreSched2

GBZ80

MPU

LLVM

18,856

15

1

[]

[ "<s>", "static", "rtx", "adjust_vec_address_pcrel", "(", "rtx", "addr", ",", "rtx", "element_offset", ",", "rtx", "base_tmp", ")", "{", "rtx", "new_addr", "=", "NULL", ";", "gcc_assert", "(", "CONST_INT_P", "(", "element_offset", ")", ")", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "CONST", ")", "addr", "=", "XEXP", "(", "addr", ",", "0", ")", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", ")", "{", "rtx", "op0", "=", "XEXP", "(", "addr", ",", "0", ")", ";", "rtx", "op1", "=", "XEXP", "(", "addr", ",", "1", ")", ";", "if", "(", "CONST_INT_P", "(", "op1", ")", ")", "{", "HOST_WIDE_INT", "offset", "=", "INTVAL", "(", "XEXP", "(", "addr", ",", "1", ")", ")", "+", "INTVAL", "(", "element_offset", ")", ";", "if", "(", "offset", "==", "0", ")", "new_addr", "=", "op0", ";", "else", "{", "rtx", "plus", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "op0", ",", "GEN_INT", "(", "offset", ")", ")", ";", "new_addr", "=", "gen_rtx_CONST", "(", "Pmode", ",", "plus", ")", ";", "}", "}", "else", "{", "emit_move_insn", "(", "base_tmp", ",", "addr", ")", ";", "new_addr", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "base_tmp", ",", "element_offset", ")", ";", "}", "}", "else", "if", "(", "SYMBOL_REF_P", "(", "addr", ")", "||", "LABEL_REF_P", "(", "addr", ")", ")", "{", "rtx", "plus", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "addr", ",", "element_offset", ")", ";", "new_addr", "=", "gen_rtx_CONST", "(", "Pmode", ",", "plus", ")", ";", "}", "else", "gcc_unreachable", "(", ")", ";", "return", "new_addr", ";", "}", "</s>" ]

[ "Helper", "function", "update", "PC-relative", "addresses", "when", "we", "are", "adjusting", "a", "memory", "address", "(", "ADDR", ")", "to", "a", "vector", "to", "point", "to", "a", "scalar", "field", "within", "the", "vector", "with", "a", "constant", "offset", "(", "ELEMENT_OFFSET", ")", ".", "If", "the", "address", "is", "not", "valid", ",", "we", "can", "use", "the", "base", "register", "temporary", "(", "BASE_TMP", ")", "to", "form", "the", "address", "." ]

[ "rs6000", "0", "0", "1", "1", "0" ]

rs6000

adjust_vec_address_pcrel

rs6000

CPU

GCC

18,857

206

1

[]

[ "<s>", "bool", "RISCVInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "&", "TBB", ",", "MachineBasicBlock", "*", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "AllowModify", ")", "const", "{", "TBB", "=", "FBB", "=", "nullptr", ";", "Cond", ".", "clear", "(", ")", ";", "auto", "*", "RVFI", "=", "MBB", ".", "getParent", "(", ")", "->", "getInfo", "<", "RISCVMachineFunctionInfo", ">", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "end", "(", ")", "||", "!", "isUnpredicatedTerminator", "(", "*", "I", ")", ")", "return", "RVFI", "->", "isHwlpBasicBlock", "(", "MBB", ".", "getNextNode", "(", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "FirstUncondOrIndirectBr", "=", "MBB", ".", "end", "(", ")", ";", "int", "NumTerminators", "=", "0", ";", "for", "(", "auto", "J", "=", "I", ".", "getReverse", "(", ")", ";", "J", "!=", "MBB", ".", "rend", "(", ")", "&&", "isUnpredicatedTerminator", "(", "*", "J", ")", ";", "J", "++", ")", "{", "NumTerminators", "++", ";", "if", "(", "J", "->", "getDesc", "(", ")", ".", "isUnconditionalBranch", "(", ")", "||", "J", "->", "getDesc", "(", ")", ".", "isIndirectBranch", "(", ")", ")", "{", "FirstUncondOrIndirectBr", "=", "J", ".", "getReverse", "(", ")", ";", "}", "}", "if", "(", "AllowModify", "&&", "FirstUncondOrIndirectBr", "!=", "MBB", ".", "end", "(", ")", ")", "{", "while", "(", "std", "::", "next", "(", "FirstUncondOrIndirectBr", ")", "!=", "MBB", ".", "end", "(", ")", ")", "{", "std", "::", "next", "(", "FirstUncondOrIndirectBr", ")", "->", "eraseFromParent", "(", ")", ";", "NumTerminators", "--", ";", "}", "I", "=", "FirstUncondOrIndirectBr", ";", "}", "if", "(", "I", "->", "getDesc", "(", ")", ".", "isIndirectBranch", "(", ")", ")", "return", "true", ";", "if", "(", "NumTerminators", ">", "2", ")", "return", "true", ";", "if", "(", "NumTerminators", "==", "1", "&&", "I", "->", "getDesc", "(", ")", ".", "isUnconditionalBranch", "(", ")", ")", "{", "TBB", "=", "getBranchDestBlock", "(", "*", "I", ")", ";", "return", "false", ";", "}", "if", "(", "NumTerminators", "==", "1", "&&", "I", "->", "getDesc", "(", ")", ".", "isConditionalBranch", "(", ")", ")", "{", "parseCondBranch", "(", "*", "I", ",", "TBB", ",", "Cond", ")", ";", "return", "false", ";", "}", "if", "(", "NumTerminators", "==", "2", "&&", "std", "::", "prev", "(", "I", ")", "->", "getDesc", "(", ")", ".", "isConditionalBranch", "(", ")", "&&", "I", "->", "getDesc", "(", ")", ".", "isUnconditionalBranch", "(", ")", ")", "{", "parseCondBranch", "(", "*", "std", "::", "prev", "(", "I", ")", ",", "TBB", ",", "Cond", ")", ";", "FBB", "=", "getBranchDestBlock", "(", "*", "I", ")", ";", "return", "false", ";", "}", "return", "true", ";", "}", "</s>" ]

[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]

[ "RISCV", "RISCV", "RISCV", "0", "2", "1", "1", "2" ]

RISCVInstrInfo2

analyzeBranch

RISCV

CPU

LLVM

18,858

377

1

[]

[ "<s>", "static", "int", "get_vec_cmp_insn", "(", "enum", "rtx_code", "code", ",", "machine_mode", "dest_mode", ",", "machine_mode", "op_mode", ")", "{", "switch", "(", "code", ")", "{", "case", "EQ", ":", "if", "(", "dest_mode", "==", "V16QImode", "&&", "op_mode", "==", "V16QImode", ")", "return", "CODE_FOR_ceq_v16qi", ";", "if", "(", "dest_mode", "==", "V8HImode", "&&", "op_mode", "==", "V8HImode", ")", "return", "CODE_FOR_ceq_v8hi", ";", "if", "(", "dest_mode", "==", "V4SImode", "&&", "op_mode", "==", "V4SImode", ")", "return", "CODE_FOR_ceq_v4si", ";", "if", "(", "dest_mode", "==", "V4SImode", "&&", "op_mode", "==", "V4SFmode", ")", "return", "CODE_FOR_ceq_v4sf", ";", "if", "(", "dest_mode", "==", "V2DImode", "&&", "op_mode", "==", "V2DFmode", ")", "return", "CODE_FOR_ceq_v2df", ";", "break", ";", "case", "GT", ":", "if", "(", "dest_mode", "==", "V16QImode", "&&", "op_mode", "==", "V16QImode", ")", "return", "CODE_FOR_cgt_v16qi", ";", "if", "(", "dest_mode", "==", "V8HImode", "&&", "op_mode", "==", "V8HImode", ")", "return", "CODE_FOR_cgt_v8hi", ";", "if", "(", "dest_mode", "==", "V4SImode", "&&", "op_mode", "==", "V4SImode", ")", "return", "CODE_FOR_cgt_v4si", ";", "if", "(", "dest_mode", "==", "V4SImode", "&&", "op_mode", "==", "V4SFmode", ")", "return", "CODE_FOR_cgt_v4sf", ";", "if", "(", "dest_mode", "==", "V2DImode", "&&", "op_mode", "==", "V2DFmode", ")", "return", "CODE_FOR_cgt_v2df", ";", "break", ";", "case", "GTU", ":", "if", "(", "dest_mode", "==", "V16QImode", "&&", "op_mode", "==", "V16QImode", ")", "return", "CODE_FOR_clgt_v16qi", ";", "if", "(", "dest_mode", "==", "V8HImode", "&&", "op_mode", "==", "V8HImode", ")", "return", "CODE_FOR_clgt_v8hi", ";", "if", "(", "dest_mode", "==", "V4SImode", "&&", "op_mode", "==", "V4SImode", ")", "return", "CODE_FOR_clgt_v4si", ";", "break", ";", "default", ":", "break", ";", "}", "return", "-", "1", ";", "}", "</s>" ]

[ "Return", "insn", "index", "for", "the", "vector", "compare", "instruction", "for", "given", "CODE", ",", "and", "DEST_MODE", ",", "OP_MODE", ".", "Return", "-1", "if", "valid", "insn", "is", "not", "available", "." ]

[ "spu", "1" ]

spu

get_vec_cmp_insn

spu

MPU

GCC

18,859

214

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Hexagon generate \\\"insert\\\" instructions\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Hexagon", "\"Hexagon generate \\\"insert\\\" instructions\"" ]

HexagonGenInsert10

getPassName

Hexagon

DSP

LLVM

18,860

11

1

[]

[ "<s>", "void", "R600SchedStrategy", "::", "releaseBottomNode", "(", "SUnit", "*", "SU", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Bottom Releasing \"", ";", "SU", "->", "dump", "(", "DAG", ")", ";", ")", ";", "if", "(", "isPhysicalRegCopy", "(", "SU", "->", "getInstr", "(", ")", ")", ")", "{", "PhysicalRegCopy", ".", "push_back", "(", "SU", ")", ";", "return", ";", "}", "int", "IK", "=", "getInstKind", "(", "SU", ")", ";", "if", "(", "IK", "==", "IDOther", ")", "Available", "[", "IDOther", "]", ".", "push_back", "(", "SU", ")", ";", "else", "Pending", "[", "IK", "]", ".", "push_back", "(", "SU", ")", ";", "}", "</s>" ]

[ "Currently", "only", "scheduling", "top-down", ",", "so", "this", "method", "is", "empty", "." ]

[ "AMDGPU", "R600", "\"Bottom Releasing \"" ]

R600MachineScheduler (2)

releaseBottomNode

AMDGPU

GPU

LLVM

18,861

85

1

[]

[ "<s>", "AArch64TargetMachine", "::", "AArch64TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "LittleEndian", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "*", "this", ",", "LittleEndian", ")", ",", "usingPBQP", "(", "false", ")", "{", "initAsmInfo", "(", ")", ";", "if", "(", "EnablePBQP", "&&", "Subtarget", ".", "isCortexA57", "(", ")", "&&", "OL", "!=", "CodeGenOpt", "::", "None", ")", "{", "usingPBQP", "=", "true", ";", "RegisterRegAlloc", "::", "setDefault", "(", "createAArch64A57PBQPRegAlloc", ")", ";", "}", "}", "</s>" ]

[ "Create", "an", "AArch64", "architecture", "model", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64TargetMachine77

AArch64TargetMachine

AArch64

CPU

LLVM

18,862

114

1

[]

[ "<s>", "void", "M680x0DAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "unsigned", "Opcode", "=", "Node", "->", "getOpcode", "(", ")", ";", "SDLoc", "DL", "(", "Node", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Selecting: \"", ";", "Node", "->", "dump", "(", "CurDAG", ")", ";", "dbgs", "(", ")", "<<", "'\\n'", ")", ";", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"== \"", ";", "Node", "->", "dump", "(", "CurDAG", ")", ";", "dbgs", "(", ")", "<<", "'\\n'", ")", ";", "Node", "->", "setNodeId", "(", "-", "1", ")", ";", "return", ";", "}", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "M680x0ISD", "::", "GlobalBaseReg", ":", "ReplaceNode", "(", "Node", ",", "getGlobalBaseReg", "(", ")", ")", ";", "return", ";", "}", "SelectCode", "(", "Node", ")", ";", "}", "</s>" ]

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "M680x0", "M680x0", "\"Selecting: \"", "\"== \"", "1", "M680x0ISD::GlobalBaseReg" ]

M680x0ISelDAGToDAG

Select

M680x0

MPU

LLVM

18,863

121

1

[]

[ "<s>", "unsigned", "BlackfinRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "hasFP", "(", "MF", ")", "?", "BF", "::", "FP", ":", "BF", "::", "SP", ";", "}", "</s>" ]

[ "Debug", "information", "queries", "." ]

[ "Blackfin", "BF::FP", "BF::SP" ]

BlackfinRegisterInfo1

getFrameRegister

Blackfin

DSP

LLVM

18,864

27

1

[]

[ "<s>", "bool", "targetHandlesStackFrameRounding", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "targetHandlesStackFrameRounding", "-", "Returns", "true", "if", "the", "target", "is", "responsible", "for", "rounding", "up", "the", "stack", "frame", "(", "probably", "at", "emitPrologue", "time", ")", "." ]

[ "TPC" ]

TPCFrameLowering

targetHandlesStackFrameRounding

TPC

Virtual ISA

LLVM

18,865

11

1

[]

[ "<s>", "unsigned", "getDstReg", "(", ")", "const", "{", "return", "Dst", ";", "}", "</s>" ]

[ "Get", "the", "definition", "register", "of", "the", "loaded", "value", "." ]

[ "AArch64" ]

AArch64AsmParser (2)2

getDstReg

AArch64

CPU

LLVM

18,866

10

1

[]

[ "<s>", "SDValue", "TeeRISCTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "SDLoc", "dl", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "16", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "Ins", ",", "RetCC_TeeRISC", ")", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ",", "RVLocs", "[", "i", "]", ".", "getValVT", "(", ")", ",", "InFlag", ")", ".", "getValue", "(", "1", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "2", ")", ";", "InVals", ".", "push_back", "(", "Chain", ".", "getValue", "(", "0", ")", ")", ";", "}", "return", "Chain", ";", "}", "</s>" ]

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

[ "TeeRISC", "TeeRISC", "ISD::InputArg", "16", "TeeRISC", "0", "1", "2", "0" ]

TeeRISCISelLowering

LowerCallResult

TeeRISC

CPU

LLVM

18,867

170

1

[]

[ "<s>", "bool", "R600AsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MF", ".", "ensureAlignment", "(", "8", ")", ";", "SetupMachineFunction", "(", "MF", ")", ";", "MCContext", "&", "Context", "=", "getObjFileLowering", "(", ")", ".", "getContext", "(", ")", ";", "MCSectionELF", "*", "ConfigSection", "=", "Context", ".", "getELFSection", "(", "\".AMDGPU.config\"", ",", "ELF", "::", "SHT_PROGBITS", ",", "0", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "ConfigSection", ")", ";", "EmitProgramInfoR600", "(", "MF", ")", ";", "EmitFunctionBody", "(", ")", ";", "if", "(", "isVerbose", "(", ")", ")", "{", "MCSectionELF", "*", "CommentSection", "=", "Context", ".", "getELFSection", "(", "\".AMDGPU.csdata\"", ",", "ELF", "::", "SHT_PROGBITS", ",", "0", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "CommentSection", ")", ";", "R600MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "R600MachineFunctionInfo", ">", "(", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "Twine", "(", "\"SQ_PGM_RESOURCES:STACK_SIZE = \"", "+", "Twine", "(", "MFI", "->", "CFStackSize", ")", ")", ")", ";", "}", "return", "false", ";", "}", "</s>" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "R600", "8", "\".AMDGPU.config\"", "0", "R600", "\".AMDGPU.csdata\"", "0", "R600", "R600", "\"SQ_PGM_RESOURCES:STACK_SIZE = \"" ]

R600AsmPrinter

runOnMachineFunction

AMDGPU

GPU

LLVM

18,868

133

1

[]

[ "<s>", "static", "rtx", "ix86_internal_arg_pointer", "(", "void", ")", "{", "if", "(", "FORCE_PREFERRED_STACK_BOUNDARY_IN_MAIN", "&&", "DECL_NAME", "(", "current_function_decl", ")", "&&", "MAIN_NAME_P", "(", "DECL_NAME", "(", "current_function_decl", ")", ")", "&&", "DECL_FILE_SCOPE_P", "(", "current_function_decl", ")", ")", "{", "cfun", "->", "machine", "->", "force_align_arg_pointer", "=", "gen_rtx_REG", "(", "Pmode", ",", "2", ")", ";", "return", "copy_to_reg", "(", "cfun", "->", "machine", "->", "force_align_arg_pointer", ")", ";", "}", "else", "return", "virtual_incoming_args_rtx", ";", "}", "</s>" ]

[ "Handle", "the", "TARGET_INTERNAL_ARG_POINTER", "hook", "." ]

[ "i386", "2" ]

i3863

ix86_internal_arg_pointer

i386

CPU

GCC

18,869

59

1

[]

[ "<s>", "bool", "SITargetLowering", "::", "isFMAFasterThanFMulAndFAdd", "(", "EVT", "VT", ")", "const", "{", "VT", "=", "VT", ".", "getScalarType", "(", ")", ";", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "MVT", "::", "f32", ":", "return", "Subtarget", "->", "hasFP32Denormals", "(", ")", "&&", "Subtarget", "->", "hasFastFMAF32", "(", ")", ";", "case", "MVT", "::", "f64", ":", "return", "true", ";", "default", ":", "break", ";", "}", "return", "false", ";", "}", "</s>" ]

[ "Return", "true", "if", "an", "FMA", "operation", "is", "faster", "than", "a", "pair", "of", "fmul", "and", "fadd", "instructions", "." ]

[ "AMDGPU", "SI", "MVT::f32", "MVT::f64" ]

SIISelLowering (2)

isFMAFasterThanFMulAndFAdd

AMDGPU

GPU

LLVM

18,870

76

1

[]

[ "<s>", "void", "Z80RegisterInfo", "::", "materializeFrameBaseRegister", "(", "MachineBasicBlock", "*", "MBB", ",", "unsigned", "BaseReg", ",", "int", "FrameIdx", ",", "int64_t", "Offset", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "II", "=", "MBB", "->", "begin", "(", ")", ";", "DebugLoc", "DL", "=", "MBB", "->", "findDebugLoc", "(", "II", ")", ";", "MRI", ".", "setRegClass", "(", "BaseReg", ",", "Is24Bit", "?", "&", "Z80", "::", "I24RegClass", ":", "&", "Z80", "::", "I16RegClass", ")", ";", "BuildMI", "(", "*", "MBB", ",", "II", ",", "DL", ",", "TII", ".", "get", "(", "Is24Bit", "?", "Z80", "::", "LEA24ro", ":", "Z80", "::", "LEA16ro", ")", ",", "BaseReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addImm", "(", "Offset", ")", ";", "return", ";", "unsigned", "CopyReg", "=", "MRI", ".", "createVirtualRegister", "(", "Is24Bit", "?", "&", "Z80", "::", "I24RegClass", ":", "&", "Z80", "::", "I16RegClass", ")", ";", "unsigned", "OffsetReg", "=", "MRI", ".", "createVirtualRegister", "(", "Is24Bit", "?", "&", "Z80", "::", "O24RegClass", ":", "&", "Z80", "::", "O16RegClass", ")", ";", "BuildMI", "(", "*", "MBB", ",", "II", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "CopyReg", ")", ".", "addReg", "(", "getFrameRegister", "(", "MF", ")", ")", ";", "BuildMI", "(", "*", "MBB", ",", "II", ",", "DL", ",", "TII", ".", "get", "(", "Is24Bit", "?", "Z80", "::", "LD24ri", ":", "Z80", "::", "LD16ri", ")", ",", "OffsetReg", ")", ".", "addImm", "(", "Offset", ")", ";", "BuildMI", "(", "*", "MBB", ",", "II", ",", "DL", ",", "TII", ".", "get", "(", "Is24Bit", "?", "Z80", "::", "ADD24ao", ":", "Z80", "::", "ADD16ao", ")", ",", "BaseReg", ")", ".", "addReg", "(", "CopyReg", ")", ".", "addReg", "(", "OffsetReg", ")", ";", "}", "</s>" ]

[ "Insert", "defining", "instruction", "(", "s", ")", "for", "a", "pointer", "to", "FrameIdx", "before", "insertion", "point", "I", "." ]

[ "Z80", "Z80", "Z80::I24RegClass", "Z80::I16RegClass", "Z80::LEA24ro", "Z80::LEA16ro", "Z80::I24RegClass", "Z80::I16RegClass", "Z80::O24RegClass", "Z80::O16RegClass", "Z80::LD24ri", "Z80::LD16ri", "Z80::ADD24ao", "Z80::ADD16ao" ]

Z80RegisterInfo2

materializeFrameBaseRegister

Z80

MPU

LLVM

18,871

275

1

[]

[ "<s>", "bool", "PPCTTIImpl", "::", "shouldBuildRelLookupTables", "(", ")", "const", "{", "const", "PPCTargetMachine", "&", "TM", "=", "ST", "->", "getTargetMachine", "(", ")", ";", "if", "(", "!", "TM", ".", "isELFv2ABI", "(", ")", ")", "return", "false", ";", "return", "BaseT", "::", "shouldBuildRelLookupTables", "(", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "lookup", "tables", "should", "be", "turned", "into", "relative", "lookup", "tables", "." ]

[ "PowerPC", "PPC", "PPC" ]

PPCTargetTransformInfo1

shouldBuildRelLookupTables

PowerPC

CPU

LLVM

18,872

39

1

[]

[ "<s>", "static", "void", "emit_and_preserve", "(", "rtx", "seq", ",", "rtx", "reg", ",", "rtx", "reg2", ")", "{", "HOST_WIDE_INT", "offset", "=", "16", "*", "UNITS_PER_WORD", ";", "HOST_WIDE_INT", "size", "=", "SPARC_STACK_ALIGN", "(", "offset", "+", "2", "*", "UNITS_PER_WORD", ")", ";", "rtx", "slot", "=", "gen_rtx_MEM", "(", "word_mode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "SPARC_STACK_BIAS", "+", "offset", ")", ")", ";", "emit_insn", "(", "gen_stack_pointer_inc", "(", "GEN_INT", "(", "-", "size", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "slot", ",", "reg", ")", ")", ";", "if", "(", "reg2", ")", "emit_insn", "(", "gen_rtx_SET", "(", "adjust_address", "(", "slot", ",", "word_mode", ",", "UNITS_PER_WORD", ")", ",", "reg2", ")", ")", ";", "emit_insn", "(", "seq", ")", ";", "if", "(", "reg2", ")", "emit_insn", "(", "gen_rtx_SET", "(", "reg2", ",", "adjust_address", "(", "slot", ",", "word_mode", ",", "UNITS_PER_WORD", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "reg", ",", "slot", ")", ")", ";", "emit_insn", "(", "gen_stack_pointer_inc", "(", "GEN_INT", "(", "size", ")", ")", ")", ";", "}", "</s>" ]

[ "Emit", "the", "sequence", "of", "insns", "SEQ", "while", "preserving", "the", "registers", "." ]

[ "sparc", "16", "2" ]

sparc

emit_and_preserve

sparc

CPU

GCC

18,873

143

1

[]

[ "<s>", "bool", "AMDGPUPromoteKernelArguments", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "MemorySSA", "&", "MSSA", "=", "getAnalysis", "<", "MemorySSAWrapperPass", ">", "(", ")", ".", "getMSSA", "(", ")", ";", "return", "run", "(", "F", ",", "MSSA", ")", ";", "}", "</s>" ]

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUPromoteKernelArguments1

runOnFunction

AMDGPU

GPU

LLVM

18,874

34

1

[]

[ "<s>", "static", "std", "::", "unique_ptr", "<", "AVROperand", ">", "CreateReg", "(", "unsigned", "RegNum", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "return", "std", "::", "make_unique", "<", "AVROperand", ">", "(", "RegNum", ",", "S", ",", "E", ")", ";", "}", "</s>" ]

[ "CreateReg", "-", "Allocate", "a", "single", "virtual", "register", "for", "the", "given", "type", "." ]

[ "AVR", "AVR", "AVR" ]

AVRAsmParser

CreateReg

AVR

MPU

LLVM

18,875

35

1

[]

[ "<s>", "static", "rtx", "altivec_expand_dst_builtin", "(", "tree", "exp", ",", "rtx", "target", "ATTRIBUTE_UNUSED", ",", "bool", "*", "expandedp", ")", "{", "tree", "fndecl", "=", "TREE_OPERAND", "(", "CALL_EXPR_FN", "(", "exp", ")", ",", "0", ")", ";", "enum", "rs6000_builtins", "fcode", "=", "(", "enum", "rs6000_builtins", ")", "DECL_FUNCTION_CODE", "(", "fndecl", ")", ";", "tree", "arg0", ",", "arg1", ",", "arg2", ";", "machine_mode", "mode0", ",", "mode1", ";", "rtx", "pat", ",", "op0", ",", "op1", ",", "op2", ";", "const", "struct", "builtin_description", "*", "d", ";", "size_t", "i", ";", "*", "expandedp", "=", "false", ";", "d", "=", "bdesc_dst", ";", "for", "(", "i", "=", "0", ";", "i", "<", "ARRAY_SIZE", "(", "bdesc_dst", ")", ";", "i", "++", ",", "d", "++", ")", "if", "(", "d", "->", "code", "==", "fcode", ")", "{", "arg0", "=", "CALL_EXPR_ARG", "(", "exp", ",", "0", ")", ";", "arg1", "=", "CALL_EXPR_ARG", "(", "exp", ",", "1", ")", ";", "arg2", "=", "CALL_EXPR_ARG", "(", "exp", ",", "2", ")", ";", "op0", "=", "expand_normal", "(", "arg0", ")", ";", "op1", "=", "expand_normal", "(", "arg1", ")", ";", "op2", "=", "expand_normal", "(", "arg2", ")", ";", "mode0", "=", "insn_data", "[", "d", "->", "icode", "]", ".", "operand", "[", "0", "]", ".", "mode", ";", "mode1", "=", "insn_data", "[", "d", "->", "icode", "]", ".", "operand", "[", "1", "]", ".", "mode", ";", "if", "(", "arg0", "==", "error_mark_node", "||", "arg1", "==", "error_mark_node", "||", "arg2", "==", "error_mark_node", ")", "return", "const0_rtx", ";", "*", "expandedp", "=", "true", ";", "STRIP_NOPS", "(", "arg2", ")", ";", "if", "(", "TREE_CODE", "(", "arg2", ")", "!=", "INTEGER_CST", "||", "TREE_INT_CST_LOW", "(", "arg2", ")", "&", "~", "0x3", ")", "{", "error", "(", "\"argument to %qs must be a 2-bit unsigned literal\"", ",", "d", "->", "name", ")", ";", "return", "const0_rtx", ";", "}", "if", "(", "!", "(", "*", "insn_data", "[", "d", "->", "icode", "]", ".", "operand", "[", "0", "]", ".", "predicate", ")", "(", "op0", ",", "mode0", ")", ")", "op0", "=", "copy_to_mode_reg", "(", "Pmode", ",", "op0", ")", ";", "if", "(", "!", "(", "*", "insn_data", "[", "d", "->", "icode", "]", ".", "operand", "[", "1", "]", ".", "predicate", ")", "(", "op1", ",", "mode1", ")", ")", "op1", "=", "copy_to_mode_reg", "(", "mode1", ",", "op1", ")", ";", "pat", "=", "GEN_FCN", "(", "d", "->", "icode", ")", "(", "op0", ",", "op1", ",", "op2", ")", ";", "if", "(", "pat", "!=", "0", ")", "emit_insn", "(", "pat", ")", ";", "return", "NULL_RTX", ";", "}", "return", "NULL_RTX", ";", "}", "</s>" ]

[ "Expand", "the", "dst", "builtins", "." ]

[ "rs6000", "0", "0", "0", "1", "2", "0", "1", "0x3", "\"argument to %qs must be a 2-bit unsigned literal\"", "0", "1", "0" ]

rs60004

altivec_expand_dst_builtin

rs6000

CPU

GCC

18,876

350

1

[]

[ "<s>", "void", "AArch64InstPrinter", "::", "printImplicitlyTypedVectorList", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "printVectorList", "(", "MI", ",", "OpNum", ",", "O", ",", "\"\"", ")", ";", "}", "</s>" ]

[ "Print", "a", "list", "of", "vector", "registers", "where", "the", "type", "suffix", "is", "implicit", "(", "i.e", "." ]

[ "AArch64", "AArch64", "\"\"" ]

AArch64InstPrinter

printImplicitlyTypedVectorList

AArch64

CPU

LLVM

18,877

30

1

[]

[ "<s>", "const", "char", "*", "rs6000_output_load_multiple", "(", "rtx", "operands", "[", "3", "]", ")", "{", "int", "i", ",", "j", ";", "int", "words", "=", "XVECLEN", "(", "operands", "[", "0", "]", ",", "0", ")", ";", "rtx", "xop", "[", "10", "]", ";", "if", "(", "XVECLEN", "(", "operands", "[", "0", "]", ",", "0", ")", "==", "1", ")", "return", "\"lwz %2,0(%1)\"", ";", "for", "(", "i", "=", "0", ";", "i", "<", "words", ";", "i", "++", ")", "if", "(", "refers_to_regno_p", "(", "REGNO", "(", "operands", "[", "2", "]", ")", "+", "i", ",", "operands", "[", "1", "]", ")", ")", "{", "if", "(", "i", "==", "words", "-", "1", ")", "{", "xop", "[", "0", "]", "=", "GEN_INT", "(", "4", "*", "(", "words", "-", "1", ")", ")", ";", "xop", "[", "1", "]", "=", "operands", "[", "1", "]", ";", "xop", "[", "2", "]", "=", "operands", "[", "2", "]", ";", "output_asm_insn", "(", "\"lswi %2,%1,%0\\n\\tlwz %1,%0(%1)\"", ",", "xop", ")", ";", "return", "\"\"", ";", "}", "else", "if", "(", "i", "==", "0", ")", "{", "xop", "[", "0", "]", "=", "GEN_INT", "(", "4", "*", "(", "words", "-", "1", ")", ")", ";", "xop", "[", "1", "]", "=", "operands", "[", "1", "]", ";", "xop", "[", "2", "]", "=", "gen_rtx_REG", "(", "SImode", ",", "REGNO", "(", "operands", "[", "2", "]", ")", "+", "1", ")", ";", "output_asm_insn", "(", "\"addi %1,%1,4\\n\\tlswi %2,%1,%0\\n\\tlwz %1,-4(%1)\"", ",", "xop", ")", ";", "return", "\"\"", ";", "}", "else", "{", "for", "(", "j", "=", "0", ";", "j", "<", "words", ";", "j", "++", ")", "if", "(", "j", "!=", "i", ")", "{", "xop", "[", "0", "]", "=", "GEN_INT", "(", "j", "*", "4", ")", ";", "xop", "[", "1", "]", "=", "operands", "[", "1", "]", ";", "xop", "[", "2", "]", "=", "gen_rtx_REG", "(", "SImode", ",", "REGNO", "(", "operands", "[", "2", "]", ")", "+", "j", ")", ";", "output_asm_insn", "(", "\"lwz %2,%0(%1)\"", ",", "xop", ")", ";", "}", "xop", "[", "0", "]", "=", "GEN_INT", "(", "i", "*", "4", ")", ";", "xop", "[", "1", "]", "=", "operands", "[", "1", "]", ";", "output_asm_insn", "(", "\"lwz %1,%0(%1)\"", ",", "xop", ")", ";", "return", "\"\"", ";", "}", "}", "return", "\"lswi %2,%1,%N0\"", ";", "}", "</s>" ]

[ "Return", "a", "string", "to", "perform", "a", "load_multiple", "operation", ".", "operands", "[", "0", "]", "is", "the", "vector", ".", "operands", "[", "1", "]", "is", "the", "source", "address", ".", "operands", "[", "2", "]", "is", "the", "first", "destination", "register", "." ]

[ "rs6000", "3", "0", "0", "10", "0", "0", "1", "\"lwz %2,0(%1)\"", "0", "2", "1", "1", "0", "4", "1", "1", "1", "2", "2", "\"lswi %2,%1,%0\\n\\tlwz %1,%0(%1)\"", "\"\"", "0", "0", "4", "1", "1", "1", "2", "2", "1", "\"addi %1,%1,4\\n\\tlswi %2,%1,%0\\n\\tlwz %1,-4(%1)\"", "\"\"", "0", "0", "4", "1", "1", "2", "2", "\"lwz %2,%0(%1)\"", "0", "4", "1", "1", "\"lwz %1,%0(%1)\"", "\"\"", "\"lswi %2,%1,%N0\"" ]

rs60004

rs6000_output_load_multiple

rs6000

CPU

GCC

18,878

318

1

[]

[ "<s>", "unsigned", "Z80oldInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "isFrameLoadOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", "&&", "!", "MI", ".", "getOperand", "(", "0", ")", ".", "getSubReg", "(", ")", "&&", "isFrameOperand", "(", "MI", ",", "1", ",", "FrameIndex", ")", ")", "{", "return", "MI", ".", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ";", "}", "return", "0", ";", "}", "</s>" ]

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "the", "FrameIndex", "of", "the", "loaded", "stack", "slot", "." ]

[ "Z80old", "Z80old", "0", "1", "0", "0" ]

Z80oldInstrInfo

isLoadFromStackSlot

Z80old

MPU

LLVM

18,879

66

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"SSE execution domain fixup\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "X86", "\"SSE execution domain fixup\"" ]

SSEDomainFix

getPassName

X86

CPU

LLVM

18,880

13

1

[]

[ "<s>", "virtual", "const", "TargetRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "XCore" ]

XCoreTargetMachine1

getRegisterInfo

XCore

MPU

LLVM

18,881

18

1

[]

[ "<s>", "HOST_WIDE_INT", "compute_frame_size", "(", "HOST_WIDE_INT", "size", ")", "{", "int", "regno", ";", "HOST_WIDE_INT", "total_size", ";", "HOST_WIDE_INT", "var_size", ";", "HOST_WIDE_INT", "args_size", ";", "HOST_WIDE_INT", "extra_size", ";", "HOST_WIDE_INT", "gp_reg_rounded", ";", "HOST_WIDE_INT", "gp_reg_size", ";", "HOST_WIDE_INT", "fp_reg_size", ";", "long", "mask", ";", "gp_reg_size", "=", "0", ";", "fp_reg_size", "=", "0", ";", "mask", "=", "0", ";", "extra_size", "=", "IQ2000_STACK_ALIGN", "(", "(", "0", ")", ")", ";", "var_size", "=", "IQ2000_STACK_ALIGN", "(", "size", ")", ";", "args_size", "=", "IQ2000_STACK_ALIGN", "(", "crtl", "->", "outgoing_args_size", ")", ";", "if", "(", "args_size", "==", "0", "&&", "cfun", "->", "calls_alloca", ")", "args_size", "=", "4", "*", "UNITS_PER_WORD", ";", "total_size", "=", "var_size", "+", "args_size", "+", "extra_size", ";", "for", "(", "regno", "=", "GP_REG_FIRST", ";", "regno", "<=", "GP_REG_LAST", ";", "regno", "++", ")", "{", "if", "(", "MUST_SAVE_REGISTER", "(", "regno", ")", ")", "{", "gp_reg_size", "+=", "GET_MODE_SIZE", "(", "gpr_mode", ")", ";", "mask", "|=", "1L", "<<", "(", "regno", "-", "GP_REG_FIRST", ")", ";", "}", "}", "if", "(", "crtl", "->", "calls_eh_return", ")", "{", "unsigned", "int", "i", ";", "for", "(", "i", "=", "0", ";", ";", "++", "i", ")", "{", "regno", "=", "EH_RETURN_DATA_REGNO", "(", "i", ")", ";", "if", "(", "regno", "==", "(", "int", ")", "INVALID_REGNUM", ")", "break", ";", "gp_reg_size", "+=", "GET_MODE_SIZE", "(", "gpr_mode", ")", ";", "mask", "|=", "1L", "<<", "(", "regno", "-", "GP_REG_FIRST", ")", ";", "}", "}", "gp_reg_rounded", "=", "IQ2000_STACK_ALIGN", "(", "gp_reg_size", ")", ";", "total_size", "+=", "gp_reg_rounded", "+", "IQ2000_STACK_ALIGN", "(", "fp_reg_size", ")", ";", "if", "(", "total_size", "==", "extra_size", "&&", "!", "profile_flag", ")", "total_size", "=", "extra_size", "=", "0", ";", "total_size", "+=", "IQ2000_STACK_ALIGN", "(", "crtl", "->", "args", ".", "pretend_args_size", ")", ";", "cfun", "->", "machine", "->", "total_size", "=", "total_size", ";", "cfun", "->", "machine", "->", "var_size", "=", "var_size", ";", "cfun", "->", "machine", "->", "args_size", "=", "args_size", ";", "cfun", "->", "machine", "->", "extra_size", "=", "extra_size", ";", "cfun", "->", "machine", "->", "gp_reg_size", "=", "gp_reg_size", ";", "cfun", "->", "machine", "->", "fp_reg_size", "=", "fp_reg_size", ";", "cfun", "->", "machine", "->", "mask", "=", "mask", ";", "cfun", "->", "machine", "->", "initialized", "=", "reload_completed", ";", "cfun", "->", "machine", "->", "num_gp", "=", "gp_reg_size", "/", "UNITS_PER_WORD", ";", "if", "(", "mask", ")", "{", "unsigned", "long", "offset", ";", "offset", "=", "(", "args_size", "+", "extra_size", "+", "var_size", "+", "gp_reg_size", "-", "GET_MODE_SIZE", "(", "gpr_mode", ")", ")", ";", "cfun", "->", "machine", "->", "gp_sp_offset", "=", "offset", ";", "cfun", "->", "machine", "->", "gp_save_offset", "=", "offset", "-", "total_size", ";", "}", "else", "{", "cfun", "->", "machine", "->", "gp_sp_offset", "=", "0", ";", "cfun", "->", "machine", "->", "gp_save_offset", "=", "0", ";", "}", "cfun", "->", "machine", "->", "fp_sp_offset", "=", "0", ";", "cfun", "->", "machine", "->", "fp_save_offset", "=", "0", ";", "return", "total_size", ";", "}", "</s>" ]

[ "Typical", "stack", "layout", "should", "looks", "like", "this", "after", "the", "function", "'s", "prologue", ":", "|", "|", "--", "^", "|", "|", "\\", "|", "|", "|", "arguments", "saved", "|", "Increasing", "|", "|", "on", "the", "stack", "|", "addresses", "PARENT", "arg", "pointer", "-", ">", "|", "|", "/", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "-", "|", "|", "-", "space", "for", "argument", "split", "between", "regs", "&", "stack", "--", "CHILD", "|", "|", "\\", "<", "--", "(", "return", "address", "here", ")", "|", "|", "other", "call", "|", "|", "saved", "registers", "|", "|", "/", "--", "frame", "pointer", "-", ">", "|", "|", "\\", "___", "|", "|", "local", "|", "|", "|", "variables", "|f", "|", "|", "/", "|r", "--", "|a", "|", "|", "\\", "|m", "|", "|", "outgoing", "|e", "|", "|", "arguments", "|", "|", "Decreasing", "(", "hard", ")", "frame", "pointer", "|", "|", "/", "|", "|", "addresses", "and", "stack", "pointer", "-", ">", "|", "|", "/", "_|_", "|", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "V" ]

[ "iq2000", "0", "0", "0", "0", "0", "4", "1L", "0", "1L", "0", "0", "0", "0", "0" ]

iq2000

compute_frame_size

iq2000

CPU

GCC

18,882

395

1

[]

[ "<s>", "MCSymbol", "*", "MBlazeMCInstLower", "::", "GetExternalSymbolSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unknown target flag on GV operand\"", ")", ";", "case", "0", ":", "break", ";", "}", "return", "Printer", ".", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "}", "</s>" ]

[ "Return", "the", "MCSymbol", "for", "the", "specified", "ExternalSymbol", "." ]

[ "MBlaze", "MBlaze", "\"Unknown target flag on GV operand\"", "0" ]

MBlazeMCInstLower

GetExternalSymbolSymbol

MBlaze

MPU

LLVM

18,883

48

1

[]

[ "<s>", "void", "Thumb2InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "if", "(", "RC", "==", "ARM", "::", "GPRRegisterClass", "||", "RC", "==", "ARM", "::", "tGPRRegisterClass", "||", "RC", "==", "ARM", "::", "tcGPRRegisterClass", "||", "RC", "==", "ARM", "::", "rGPRRegisterClass", "||", "RC", "==", "ARM", "::", "GPRnopcRegisterClass", ")", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ARM", "::", "t2LDRi12", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "0", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "return", ";", "}", "ARMBaseInstrInfo", "::", "loadRegFromStackSlot", "(", "MBB", ",", "I", ",", "DestReg", ",", "FI", ",", "RC", ",", "TRI", ")", ";", "}", "</s>" ]

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "ARM", "ARM::GPRRegisterClass", "ARM::tGPRRegisterClass", "ARM::tcGPRRegisterClass", "ARM::rGPRRegisterClass", "ARM::GPRnopcRegisterClass", "ARM::t2LDRi12", "0", "ARM" ]

Thumb2InstrInfo63

loadRegFromStackSlot

ARM

CPU

LLVM

18,884

202

1

[]

[ "<s>", "static", "bool", "ix86_masked_all_ones", "(", "unsigned", "HOST_WIDE_INT", "elems", ",", "tree", "arg_mask", ")", "{", "if", "(", "TREE_CODE", "(", "arg_mask", ")", "!=", "INTEGER_CST", ")", "return", "false", ";", "unsigned", "HOST_WIDE_INT", "mask", "=", "TREE_INT_CST_LOW", "(", "arg_mask", ")", ";", "if", "(", "(", "mask", "|", "(", "HOST_WIDE_INT_M1U", "<<", "elems", ")", ")", "!=", "HOST_WIDE_INT_M1U", ")", "return", "false", ";", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "arg_mask", "is", "all", "ones", ",", "ELEMS", "is", "elements", "number", "of", "corresponding", "vector", "." ]

[ "i386" ]

i386

ix86_masked_all_ones

i386

CPU

GCC

18,885

54

1

[]

[ "<s>", "void", "assignValueToAddress", "(", "const", "CallLowering", "::", "ArgInfo", "&", "Arg", ",", "unsigned", "RegIndex", ",", "Register", "Addr", ",", "LLT", "MemTy", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{", "unsigned", "MaxSize", "=", "MemTy", ".", "getSizeInBytes", "(", ")", "*", "8", ";", "if", "(", "!", "Arg", ".", "IsFixed", ")", "MaxSize", "=", "0", ";", "Register", "ValVReg", "=", "Arg", ".", "Regs", "[", "RegIndex", "]", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "LocInfo", "::", "FPExt", ")", "{", "MVT", "LocVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "MVT", "ValVT", "=", "VA", ".", "getValVT", "(", ")", ";", "if", "(", "VA", ".", "getValVT", "(", ")", "==", "MVT", "::", "i8", "||", "VA", ".", "getValVT", "(", ")", "==", "MVT", "::", "i16", ")", "{", "std", "::", "swap", "(", "ValVT", ",", "LocVT", ")", ";", "MemTy", "=", "LLT", "(", "VA", ".", "getValVT", "(", ")", ")", ";", "}", "ValVReg", "=", "extendRegister", "(", "ValVReg", ",", "VA", ",", "MaxSize", ")", ";", "}", "else", "{", "MemTy", "=", "LLT", "(", "VA", ".", "getValVT", "(", ")", ")", ";", "}", "assignValueToAddress", "(", "ValVReg", ",", "Addr", ",", "MemTy", ",", "MPO", ",", "VA", ")", ";", "}", "</s>" ]

[ "An", "overload", "which", "takes", "an", "ArgInfo", "if", "additional", "information", "about", "the", "arg", "is", "needed", "." ]

[ "AArch64", "8", "0", "MVT::i8", "MVT::i16" ]

AArch64CallLowering13

assignValueToAddress

AArch64

CPU

LLVM

18,886

178

1

[]

[ "<s>", "void", "MipsPostLegalizerCombiner", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";", "AU", ".", "setPreservesCFG", "(", ")", ";", "getSelectionDAGFallbackAnalysisUsage", "(", "AU", ")", ";", "AU", ".", "addRequired", "<", "GISelKnownBitsAnalysis", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "GISelKnownBitsAnalysis", ">", "(", ")", ";", "if", "(", "!", "IsOptNone", ")", "{", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineDominatorTree", ">", "(", ")", ";", "}", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "Mips", "Mips" ]

MipsPostLegalizerCombiner

getAnalysisUsage

Mips

CPU

LLVM

18,887

82

1

[]

[ "<s>", "void", "NVPTXAsmPrinter", "::", "emitHeader", "(", "Module", "&", "M", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "\"//\\n\"", ";", "O", "<<", "\"// Generated by LLVM NVPTX Back-End\\n\"", ";", "O", "<<", "\"//\\n\"", ";", "O", "<<", "\"\\n\"", ";", "unsigned", "PTXVersion", "=", "nvptxSubtarget", ".", "getPTXVersion", "(", ")", ";", "O", "<<", "\".version \"", "<<", "(", "PTXVersion", "/", "10", ")", "<<", "\".\"", "<<", "(", "PTXVersion", "%", "10", ")", "<<", "\"\\n\"", ";", "O", "<<", "\".target \"", ";", "O", "<<", "nvptxSubtarget", ".", "getTargetName", "(", ")", ";", "if", "(", "nvptxSubtarget", ".", "getDrvInterface", "(", ")", "==", "NVPTX", "::", "NVCL", ")", "O", "<<", "\", texmode_independent\"", ";", "if", "(", "nvptxSubtarget", ".", "getDrvInterface", "(", ")", "==", "NVPTX", "::", "CUDA", ")", "{", "if", "(", "!", "nvptxSubtarget", ".", "hasDouble", "(", ")", ")", "O", "<<", "\", map_f64_to_f32\"", ";", "}", "if", "(", "MAI", "->", "doesSupportDebugInformation", "(", ")", ")", "O", "<<", "\", debug\"", ";", "O", "<<", "\"\\n\"", ";", "O", "<<", "\".address_size \"", ";", "if", "(", "nvptxSubtarget", ".", "is64Bit", "(", ")", ")", "O", "<<", "\"64\"", ";", "else", "O", "<<", "\"32\"", ";", "O", "<<", "\"\\n\"", ";", "O", "<<", "\"\\n\"", ";", "}", "</s>" ]

[ "Emit", "the", "header", "for", "this", "unit", ",", "not", "including", "the", "initial", "length", "field", "." ]

[ "NVPTX", "NVPTX", "\"//\\n\"", "\"// Generated by LLVM NVPTX Back-End\\n\"", "\"//\\n\"", "\"\\n\"", "\".version \"", "10", "\".\"", "10", "\"\\n\"", "\".target \"", "NVPTX::NVCL", "\", texmode_independent\"", "NVPTX::CUDA", "\", map_f64_to_f32\"", "\", debug\"", "\"\\n\"", "\".address_size \"", "\"64\"", "\"32\"", "\"\\n\"", "\"\\n\"" ]

NVPTXAsmPrinter30

emitHeader

NVPTX

GPU

LLVM

18,888

160

1

[]

[ "<s>", "static", "tree", "bpf_core_walk", "(", "tree", "*", "tp", ",", "int", "*", "walk_subtrees", ",", "void", "*", "data", ")", "{", "location_t", "loc", "=", "*", "(", "(", "location_t", "*", ")", "data", ")", ";", "if", "(", "TYPE_P", "(", "*", "tp", ")", ")", "{", "*", "walk_subtrees", "=", "0", ";", "return", "NULL_TREE", ";", "}", "if", "(", "bpf_core_is_maybe_aggregate_access", "(", "*", "tp", ")", ")", "{", "tree", "newdecl", "=", "bpf_core_newdecl", "(", "TREE_TYPE", "(", "*", "tp", ")", ")", ";", "tree", "newcall", "=", "build_call_expr_loc", "(", "loc", ",", "newdecl", ",", "1", ",", "*", "tp", ")", ";", "*", "tp", "=", "newcall", ";", "*", "walk_subtrees", "=", "0", ";", "}", "return", "NULL_TREE", ";", "}", "</s>" ]

[ "Callback", "function", "used", "with", "walk_tree", "from", "bpf_resolve_overloaded_builtin", "." ]

[ "bpf", "0", "1", "0" ]

bpf

bpf_core_walk

bpf

Virtual ISA

GCC

18,889

98

1

[]

[ "<s>", "SDValue", "WebAssemblySelectionDAGInfo", "::", "EmitTargetCodeForMemmove", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "SDValue", "Chain", ",", "SDValue", "Op1", ",", "SDValue", "Op2", ",", "SDValue", "Op3", ",", "Align", "Alignment", ",", "bool", "IsVolatile", ",", "MachinePointerInfo", "DstPtrInfo", ",", "MachinePointerInfo", "SrcPtrInfo", ")", "const", "{", "return", "EmitTargetCodeForMemcpy", "(", "DAG", ",", "DL", ",", "Chain", ",", "Op1", ",", "Op2", ",", "Op3", ",", "Alignment", ",", "IsVolatile", ",", "false", ",", "DstPtrInfo", ",", "SrcPtrInfo", ")", ";", "}", "</s>" ]

[ "Emit", "target-specific", "code", "that", "performs", "a", "memmove", "." ]

[ "WebAssembly", "WebAssembly" ]

WebAssemblySelectionDAGInfo9

EmitTargetCodeForMemmove

WebAssembly

Virtual ISA

LLVM

18,890

67

1

[]

[ "<s>", "void", "SparcTargetLowering", "::", "computeKnownBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "KnownBits", "&", "Known", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "KnownBits", "Known2", ";", "Known", ".", "resetAll", "(", ")", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "SPISD", "::", "SELECT_ICC", ":", "case", "SPISD", "::", "SELECT_XCC", ":", "case", "SPISD", "::", "SELECT_FCC", ":", "Known", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "1", ")", ",", "Depth", "+", "1", ")", ";", "Known2", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "0", ")", ",", "Depth", "+", "1", ")", ";", "Known", "=", "KnownBits", "::", "commonBits", "(", "Known", ",", "Known2", ")", ";", "break", ";", "}", "}", "</s>" ]

[ "Determine", "which", "of", "the", "bits", "specified", "in", "Mask", "are", "known", "to", "be", "either", "zero", "or", "one", "and", "return", "them", "in", "the", "KnownZero/KnownOne", "bitsets", "." ]

[ "Sparc", "Sparc", "SPISD::SELECT_ICC", "SPISD::SELECT_XCC", "SPISD::SELECT_FCC", "1", "1", "0", "1" ]

SparcISelLowering12

computeKnownBitsForTargetNode

Sparc

CPU

LLVM

18,891

116

1

[]

[ "<s>", "const", "HexagonRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "Hexagon", "Hexagon" ]

HexagonSubtarget

getRegisterInfo

Hexagon

DSP

LLVM

18,892

18

1

[]

[ "<s>", "static", "void", "aarch64_emit_probe_stack_range", "(", "HOST_WIDE_INT", "first", ",", "poly_int64", "poly_size", ")", "{", "HOST_WIDE_INT", "size", ";", "if", "(", "!", "poly_size", ".", "is_constant", "(", "&", "size", ")", ")", "{", "sorry", "(", "\"stack probes for SVE frames\"", ")", ";", "return", ";", "}", "rtx", "reg1", "=", "gen_rtx_REG", "(", "Pmode", ",", "PROBE_STACK_FIRST_REGNUM", ")", ";", "gcc_assert", "(", "(", "first", "%", "ARITH_FACTOR", ")", "==", "0", ")", ";", "if", "(", "size", "<=", "PROBE_INTERVAL", ")", "{", "const", "HOST_WIDE_INT", "base", "=", "ROUND_UP", "(", "size", ",", "ARITH_FACTOR", ")", ";", "emit_set_insn", "(", "reg1", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "(", "first", "+", "base", ")", ")", ")", ";", "emit_stack_probe", "(", "plus_constant", "(", "Pmode", ",", "reg1", ",", "base", "-", "size", ")", ")", ";", "}", "else", "if", "(", "size", "<=", "4", "*", "PROBE_INTERVAL", ")", "{", "HOST_WIDE_INT", "i", ",", "rem", ";", "emit_set_insn", "(", "reg1", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "(", "first", "+", "PROBE_INTERVAL", ")", ")", ")", ";", "emit_stack_probe", "(", "reg1", ")", ";", "for", "(", "i", "=", "2", "*", "PROBE_INTERVAL", ";", "i", "<", "size", ";", "i", "+=", "PROBE_INTERVAL", ")", "{", "emit_set_insn", "(", "reg1", ",", "plus_constant", "(", "Pmode", ",", "reg1", ",", "-", "PROBE_INTERVAL", ")", ")", ";", "emit_stack_probe", "(", "reg1", ")", ";", "}", "rem", "=", "size", "-", "(", "i", "-", "PROBE_INTERVAL", ")", ";", "if", "(", "rem", ">", "256", ")", "{", "const", "HOST_WIDE_INT", "base", "=", "ROUND_UP", "(", "rem", ",", "ARITH_FACTOR", ")", ";", "emit_set_insn", "(", "reg1", ",", "plus_constant", "(", "Pmode", ",", "reg1", ",", "-", "base", ")", ")", ";", "emit_stack_probe", "(", "plus_constant", "(", "Pmode", ",", "reg1", ",", "base", "-", "rem", ")", ")", ";", "}", "else", "emit_stack_probe", "(", "plus_constant", "(", "Pmode", ",", "reg1", ",", "-", "rem", ")", ")", ";", "}", "else", "{", "rtx", "reg2", "=", "gen_rtx_REG", "(", "Pmode", ",", "PROBE_STACK_SECOND_REGNUM", ")", ";", "HOST_WIDE_INT", "rounded_size", "=", "size", "&", "-", "PROBE_INTERVAL", ";", "emit_set_insn", "(", "reg1", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "first", ")", ")", ";", "HOST_WIDE_INT", "adjustment", "=", "-", "(", "first", "+", "rounded_size", ")", ";", "if", "(", "!", "aarch64_uimm12_shift", "(", "adjustment", ")", ")", "{", "aarch64_internal_mov_immediate", "(", "reg2", ",", "GEN_INT", "(", "adjustment", ")", ",", "true", ",", "Pmode", ")", ";", "emit_set_insn", "(", "reg2", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "reg2", ")", ")", ";", "}", "else", "emit_set_insn", "(", "reg2", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "adjustment", ")", ")", ";", "emit_insn", "(", "gen_probe_stack_range", "(", "reg1", ",", "reg1", ",", "reg2", ")", ")", ";", "if", "(", "size", "!=", "rounded_size", ")", "{", "HOST_WIDE_INT", "rem", "=", "size", "-", "rounded_size", ";", "if", "(", "rem", ">", "256", ")", "{", "const", "HOST_WIDE_INT", "base", "=", "ROUND_UP", "(", "rem", ",", "ARITH_FACTOR", ")", ";", "emit_set_insn", "(", "reg2", ",", "plus_constant", "(", "Pmode", ",", "reg2", ",", "-", "base", ")", ")", ";", "emit_stack_probe", "(", "plus_constant", "(", "Pmode", ",", "reg2", ",", "base", "-", "rem", ")", ")", ";", "}", "else", "emit_stack_probe", "(", "plus_constant", "(", "Pmode", ",", "reg2", ",", "-", "rem", ")", ")", ";", "}", "}", "emit_insn", "(", "gen_blockage", "(", ")", ")", ";", "}", "</s>" ]

[ "Emit", "code", "to", "probe", "a", "range", "of", "stack", "addresses", "from", "FIRST", "to", "FIRST+SIZE", ",", "inclusive", ".", "These", "are", "offsets", "from", "the", "current", "stack", "pointer", "." ]

[ "aarch64", "\"stack probes for SVE frames\"", "0", "4", "2", "256", "256" ]

aarch641

aarch64_emit_probe_stack_range

aarch64

CPU

GCC

18,893

453

1

[]

[ "<s>", "void", "XCoreFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "RS", "&&", "\"requiresRegisterScavenging failed\"", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterClass", "&", "RC", "=", "XCore", "::", "GRRegsRegClass", ";", "const", "TargetRegisterInfo", "&", "TRI", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "XCoreFunctionInfo", "*", "XFI", "=", "MF", ".", "getInfo", "<", "XCoreFunctionInfo", ">", "(", ")", ";", "unsigned", "Size", "=", "TRI", ".", "getSpillSize", "(", "RC", ")", ";", "unsigned", "Align", "=", "TRI", ".", "getSpillAlignment", "(", "RC", ")", ";", "if", "(", "XFI", "->", "isLargeFrame", "(", "MF", ")", "||", "hasFP", "(", "MF", ")", ")", "RS", "->", "addScavengingFrameIndex", "(", "MFI", ".", "CreateStackObject", "(", "Size", ",", "Align", ",", "false", ")", ")", ";", "if", "(", "XFI", "->", "isLargeFrame", "(", "MF", ")", "&&", "!", "hasFP", "(", "MF", ")", ")", "RS", "->", "addScavengingFrameIndex", "(", "MFI", ".", "CreateStackObject", "(", "Size", ",", "Align", ",", "false", ")", ")", ";", "}", "</s>" ]

[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]

[ "XCore", "XCore", "\"requiresRegisterScavenging failed\"", "XCore::GRRegsRegClass", "XCore", "XCore" ]

XCoreFrameLowering12

processFunctionBeforeFrameFinalized

XCore

MPU

LLVM

18,894

152

1

[]

[ "<s>", "bool", "isPassEnabled", "(", "const", "cl", "::", "opt", "<", "bool", ">", "&", "Opt", ",", "CodeGenOpt", "::", "Level", "Level", "=", "CodeGenOpt", "::", "Default", ")", "const", "{", "if", "(", "Opt", ".", "getNumOccurrences", "(", ")", ")", "return", "Opt", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "<", "Level", ")", "return", "false", ";", "return", "Opt", ";", "}", "</s>" ]

[ "Check", "if", "a", "pass", "is", "enabled", "given", "Opt", "option", "." ]

[ "AMDGPU" ]

AMDGPUTargetMachine11

isPassEnabled

AMDGPU

GPU

LLVM

18,895

52

1

[]

[ "<s>", "static", "bool", "avr_set_core_architecture", "(", "void", ")", "{", "if", "(", "!", "avr_mmcu", ")", "avr_mmcu", "=", "AVR_MMCU_DEFAULT", ";", "avr_arch", "=", "&", "avr_arch_types", "[", "0", "]", ";", "for", "(", "const", "avr_mcu_t", "*", "mcu", "=", "avr_mcu_types", ";", ";", "mcu", "++", ")", "{", "if", "(", "NULL", "==", "mcu", "->", "name", ")", "{", "error", "(", "\"unknown core architecture %qs specified with %qs\"", ",", "avr_mmcu", ",", "\"-mmcu=\"", ")", ";", "avr_inform_core_architectures", "(", ")", ";", "break", ";", "}", "else", "if", "(", "0", "==", "strcmp", "(", "mcu", "->", "name", ",", "avr_mmcu", ")", "&&", "NULL", "==", "mcu", "->", "macro", ")", "{", "avr_arch", "=", "&", "avr_arch_types", "[", "mcu", "->", "arch_id", "]", ";", "if", "(", "avr_n_flash", "<", "0", ")", "avr_n_flash", "=", "1", "+", "(", "mcu", "->", "flash_size", "-", "1", ")", "/", "0x10000", ";", "return", "true", ";", "}", "}", "return", "false", ";", "}", "</s>" ]

[ "Set", "`", "avr_arch", "'", "as", "specified", "by", "`", "-mmcu=", "'", ".", "Return", "true", "on", "success", "." ]

[ "avr", "0", "\"unknown core architecture %qs specified with %qs\"", "\"-mmcu=\"", "0", "0", "1", "1", "0x10000" ]

avr6

avr_set_core_architecture

avr

MPU

GCC

18,896

123

1

[]

[ "<s>", "bool", "KudeyarPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createKudeyarISelDag", "(", "getKudeyarTargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "Kudeyar", "Kudeyar", "Kudeyar", "Kudeyar" ]

KudeyarTargetMachine

addInstSelector

Kudeyar

CPU

LLVM

18,897

25

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"SI optimize exec mask operations pre-RA\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AMDGPU", "\"SI optimize exec mask operations pre-RA\"" ]

SIOptimizeExecMaskingPreRA

getPassName

AMDGPU

GPU

LLVM

18,898

11

1

[]

[ "<s>", "static", "rtx", "ft32_libcall_value", "(", "enum", "machine_mode", "mode", ",", "const_rtx", "fun", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "mode", ",", "FT32_R0", ")", ";", "}", "</s>" ]

[ "Define", "how", "to", "find", "the", "value", "returned", "by", "a", "library", "function", ".", "We", "always", "return", "values", "in", "register", "$", "r0", "for", "ft32", "." ]

[ "ft32" ]

ft322

ft32_libcall_value

ft32

MPU

GCC

18,899

22

1

[]