docz1105/ComBack · Datasets at Hugging Face

ground_truth sequencelengths 8 512	natrual_language sequencelengths 1 243	TS_V_token sequencelengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token sequencelengths 0 0
[ "<s>", "int", "pa_reloc_needed", "(", "tree", "exp", ")", "{", "int", "reloc", "=", "0", ";", "switch", "(", "TREE_CODE", "(", "exp", ")", ")", "{", "case", "ADDR_EXPR", ":", "return", "1", ";", "case", "POINTER_PLUS_EXPR", ":", "case", "PLUS_EXPR", ":", "case", "MINUS_EXPR", ":", "reloc", "=", "pa_reloc_needed", "(", "TREE_OPERAND", "(", "exp", ",", "0", ")", ")", ";", "reloc", "\|=", "pa_reloc_needed", "(", "TREE_OPERAND", "(", "exp", ",", "1", ")", ")", ";", "break", ";", "CASE_CONVERT", ":", "case", "NON_LVALUE_EXPR", ":", "reloc", "=", "pa_reloc_needed", "(", "TREE_OPERAND", "(", "exp", ",", "0", ")", ")", ";", "break", ";", "case", "CONSTRUCTOR", ":", "{", "tree", "value", ";", "unsigned", "HOST_WIDE_INT", "ix", ";", "FOR_EACH_CONSTRUCTOR_VALUE", "(", "CONSTRUCTOR_ELTS", "(", "exp", ")", ",", "ix", ",", "value", ")", "if", "(", "value", ")", "reloc", "\|=", "pa_reloc_needed", "(", "value", ")", ";", "}", "break", ";", "case", "ERROR_MARK", ":", "break", ";", "default", ":", "break", ";", "}", "return", "reloc", ";", "}", "</s>" ]	[ "Examine", "EXP", "and", "return", "nonzero", "if", "it", "contains", "an", "ADDR_EXPR", "(", "meaning", "it", "will", "need", "a", "link/runtime", "reloc", ")", "." ]	[ "pa", "0", "1", "0", "1", "0" ]	pa	pa_reloc_needed	pa	CPU	GCC	18,700	130	1	[]
[ "<s>", "unsigned", "getMaximumJumpTableSize", "(", ")", "const", "{", "return", "MaxJumpTableSize", ";", "}", "</s>" ]	[ "Return", "upper", "limit", "for", "number", "of", "entries", "in", "a", "jump", "table", "." ]	[ "AArch64" ]	AArch64Subtarget (2)1	getMaximumJumpTableSize	AArch64	CPU	LLVM	18,701	10	1	[]
[ "<s>", "void", "TOYMCInstLower", "::", "Initialize", "(", "Mangler", "", "M", ",", "MCContext", "", "C", ")", "{", "Mang", "=", "M", ";", "Ctx", "=", "C", ";", "}", "</s>" ]	[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]	[ "TOY", "TOY" ]	TOYMCInstLower1	Initialize	TOY	CPU	LLVM	18,702	23	1	[]
[ "<s>", "static", "bool", "expand_vec_perm_even_odd_trunc", "(", "struct", "expand_vec_perm_d", "", "d", ")", "{", "rtx", "t1", ",", "t2", ",", "t3", ",", "t4", ";", "unsigned", "i", ",", "odd", ",", "nelt", "=", "d", "->", "nelt", ";", "if", "(", "!", "TARGET_AVX512BW", "\|\|", "d", "->", "one_operand_p", "\|\|", "d", "->", "vmode", "!=", "V64QImode", ")", "return", "false", ";", "odd", "=", "d", "->", "perm", "[", "0", "]", ";", "if", "(", "odd", ">", "1", ")", "return", "false", ";", "for", "(", "i", "=", "1", ";", "i", "<", "nelt", ";", "++", "i", ")", "if", "(", "d", "->", "perm", "[", "i", "]", "!=", "2", "", "i", "+", "odd", ")", "return", "false", ";", "if", "(", "d", "->", "testing_p", ")", "return", "true", ";", "if", "(", "odd", ")", "{", "t1", "=", "gen_reg_rtx", "(", "V32HImode", ")", ";", "t2", "=", "gen_reg_rtx", "(", "V32HImode", ")", ";", "emit_insn", "(", "gen_lshrv32hi3", "(", "t1", ",", "gen_lowpart", "(", "V32HImode", ",", "d", "->", "op0", ")", ",", "GEN_INT", "(", "8", ")", ")", ")", ";", "emit_insn", "(", "gen_lshrv32hi3", "(", "t2", ",", "gen_lowpart", "(", "V32HImode", ",", "d", "->", "op1", ")", ",", "GEN_INT", "(", "8", ")", ")", ")", ";", "}", "else", "{", "t1", "=", "gen_lowpart", "(", "V32HImode", ",", "d", "->", "op0", ")", ";", "t2", "=", "gen_lowpart", "(", "V32HImode", ",", "d", "->", "op1", ")", ";", "}", "t3", "=", "gen_reg_rtx", "(", "V32QImode", ")", ";", "t4", "=", "gen_reg_rtx", "(", "V32QImode", ")", ";", "emit_insn", "(", "gen_avx512bw_truncatev32hiv32qi2", "(", "t3", ",", "t1", ")", ")", ";", "emit_insn", "(", "gen_avx512bw_truncatev32hiv32qi2", "(", "t4", ",", "t2", ")", ")", ";", "emit_insn", "(", "gen_avx_vec_concatv64qi", "(", "d", "->", "target", ",", "t3", ",", "t4", ")", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "A", "subroutine", "of", "expand_vec_perm_even_odd_1", ".", "Implement", "extract-even", "and", "extract-odd", "permutations", "of", "two", "V64QI", "operands", "with", "two", "``", "shifts", "''", ",", "two", "``", "truncs", "''", "and", "one", "``", "concat", "''", "insns", "for", "``", "odd", "''", "and", "two", "``", "truncs", "''", "and", "one", "concat", "insn", "for", "``", "even", ".", "''", "Have", "already", "failed", "all", "two", "instruction", "sequences", "." ]	[ "i386", "0", "1", "1", "2", "8", "8" ]	i386-expand	expand_vec_perm_even_odd_trunc	i386	CPU	GCC	18,703	247	1	[]
[ "<s>", "BitVector", "RISCVRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "Reserved", ".", "set", "(", "RISCV", "::", "zero", ")", ";", "Reserved", ".", "set", "(", "RISCV", "::", "zero_64", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "{", "Reserved", ".", "set", "(", "RISCV", "::", "fp", ")", ";", "Reserved", ".", "set", "(", "RISCV", "::", "s0", ")", ";", "Reserved", ".", "set", "(", "RISCV", "::", "fp_64", ")", ";", "Reserved", ".", "set", "(", "RISCV", "::", "s0_64", ")", ";", "}", "Reserved", ".", "set", "(", "RISCV", "::", "sp", ")", ";", "Reserved", ".", "set", "(", "RISCV", "::", "sp_64", ")", ";", "Reserved", ".", "set", "(", "RISCV", "::", "tp", ")", ";", "Reserved", ".", "set", "(", "RISCV", "::", "tp_64", ")", ";", "Reserved", ".", "set", "(", "RISCV", "::", "gp", ")", ";", "Reserved", ".", "set", "(", "RISCV", "::", "gp_64", ")", ";", "return", "Reserved", ";", "}", "</s>" ]	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "at", "all", "times", ",", "e.g", "." ]	[ "RISCV", "RISCV", "RISCV::zero", "RISCV::zero_64", "RISCV::fp", "RISCV::s0", "RISCV::fp_64", "RISCV::s0_64", "RISCV::sp", "RISCV::sp_64", "RISCV::tp", "RISCV::tp_64", "RISCV::gp", "RISCV::gp_64" ]	RISCVRegisterInfo32	getReservedRegs	RISCV	CPU	LLVM	18,704	158	1	[]
[ "<s>", "static", "GlobalVariable", "", "getGlobalVariable", "(", "Module", "&", "M", ",", "Type", "", "Ty", ",", "WebAssemblyTargetMachine", "&", "TM", ",", "const", "char", "", "Name", ")", "{", "auto", "", "GV", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "M", ".", "getOrInsertGlobal", "(", "Name", ",", "Ty", ")", ")", ";", "if", "(", "!", "GV", ")", "report_fatal_error", "(", "Twine", "(", "\"unable to create global: \"", ")", "+", "Name", ")", ";", "GV", "->", "setThreadLocalMode", "(", "GlobalValue", "::", "GeneralDynamicTLSModel", ")", ";", "return", "GV", ";", "}", "</s>" ]	[ "getGlobalVariable", "-", "Look", "up", "the", "specified", "global", "variable", "in", "the", "module", "symbol", "table", "." ]	[ "WebAssembly", "WebAssembly", "\"unable to create global: \"" ]	WebAssemblyLowerEmscriptenEHSjLj14	getGlobalVariable	WebAssembly	Virtual ISA	LLVM	18,705	70	1	[]
[ "<s>", "bool", "GCNDownwardRPTracker", "::", "reset", "(", "const", "MachineInstr", "&", "MI", ",", "const", "LiveRegSet", "", "LiveRegsCopy", ")", "{", "MRI", "=", "&", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "LastTrackedMI", "=", "nullptr", ";", "MBBEnd", "=", "MI", ".", "getParent", "(", ")", "->", "end", "(", ")", ";", "NextMI", "=", "&", "MI", ";", "NextMI", "=", "skipDebugInstructionsForward", "(", "NextMI", ",", "MBBEnd", ")", ";", "if", "(", "NextMI", "==", "MBBEnd", ")", "return", "false", ";", "GCNRPTracker", "::", "reset", "(", "", "NextMI", ",", "LiveRegsCopy", ",", "false", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "Reset", "an", "existing", "scalar", "value", "for", "Def", "and", "a", "given", "Instance", "." ]	[ "AMDGPU" ]	GCNRegPressure	reset	AMDGPU	GPU	LLVM	18,706	88	1	[]
[ "<s>", "static", "unsigned", "int", "compute_vrsave_mask", "(", "void", ")", "{", "unsigned", "int", "i", ",", "mask", "=", "0", ";", "for", "(", "i", "=", "FIRST_ALTIVEC_REGNO", ";", "i", "<=", "LAST_ALTIVEC_REGNO", ";", "++", "i", ")", "if", "(", "regs_ever_live", "[", "i", "]", ")", "mask", "\|=", "ALTIVEC_REG_BIT", "(", "i", ")", ";", "if", "(", "mask", "==", "0", ")", "return", "mask", ";", "for", "(", "i", "=", "cfun", "->", "args_info", ".", "vregno", "-", "1", ";", "i", ">=", "ALTIVEC_ARG_MIN_REG", ";", "--", "i", ")", "mask", "&=", "~", "ALTIVEC_REG_BIT", "(", "i", ")", ";", "{", "bool", "yes", "=", "false", ";", "diddle_return_value", "(", "is_altivec_return_reg", ",", "&", "yes", ")", ";", "if", "(", "yes", ")", "mask", "&=", "~", "ALTIVEC_REG_BIT", "(", "ALTIVEC_ARG_RETURN", ")", ";", "}", "return", "mask", ";", "}", "</s>" ]	[ "Return", "a", "32-bit", "mask", "of", "the", "AltiVec", "registers", "we", "need", "to", "set", "in", "VRSAVE", ".", "Bit", "n", "of", "the", "return", "value", "is", "1", "if", "Vn", "is", "live", ".", "The", "MSB", "in", "the", "32-bit", "word", "is", "0", "." ]	[ "rs6000", "0", "0", "1" ]	rs60003	compute_vrsave_mask	rs6000	CPU	GCC	18,707	110	1	[]
[ "<s>", "bool", "R600ClauseMergePass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "const", "R600Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "R600Subtarget", ">", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "BB", "=", "MF", ".", "begin", "(", ")", ",", "BB_E", "=", "MF", ".", "end", "(", ")", ";", "BB", "!=", "BB_E", ";", "++", "BB", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "", "BB", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "LatestCFAlu", "=", "E", ";", "while", "(", "I", "!=", "E", ")", "{", "MachineInstr", "&", "MI", "=", "", "I", "++", ";", "if", "(", "(", "!", "TII", "->", "canBeConsideredALU", "(", "MI", ")", "&&", "!", "isCFAlu", "(", "MI", ")", ")", "\|\|", "TII", "->", "mustBeLastInClause", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "LatestCFAlu", "=", "E", ";", "if", "(", "!", "isCFAlu", "(", "MI", ")", ")", "continue", ";", "cleanPotentialDisabledCFAlu", "(", "MI", ")", ";", "if", "(", "LatestCFAlu", "!=", "E", "&&", "mergeIfPossible", "(", "*", "LatestCFAlu", ",", "MI", ")", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "}", "else", "{", "assert", "(", "MI", ".", "getOperand", "(", "8", ")", ".", "getImm", "(", ")", "&&", "\"CF ALU instruction disabled\"", ")", ";", "LatestCFAlu", "=", "MI", ";", "}", "}", "}", "return", "false", ";", "}", "</s>" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "R600", "R600", "R600", "8", "\"CF ALU instruction disabled\"" ]	R600ClauseMergePass	runOnMachineFunction	AMDGPU	GPU	LLVM	18,708	222	1	[]
[ "<s>", "PreservedAnalyses", "AMDGPUPromoteKernelArgumentsPass", "::", "run", "(", "Function", "&", "F", ",", "FunctionAnalysisManager", "&", "AM", ")", "{", "MemorySSA", "&", "MSSA", "=", "AM", ".", "getResult", "<", "MemorySSAAnalysis", ">", "(", "F", ")", ".", "getMSSA", "(", ")", ";", "AliasAnalysis", "&", "AA", "=", "AM", ".", "getResult", "<", "AAManager", ">", "(", "F", ")", ";", "if", "(", "AMDGPUPromoteKernelArguments", "(", ")", ".", "run", "(", "F", ",", "MSSA", ",", "AA", ")", ")", "{", "PreservedAnalyses", "PA", ";", "PA", ".", "preserveSet", "<", "CFGAnalyses", ">", "(", ")", ";", "PA", ".", "preserve", "<", "MemorySSAAnalysis", ">", "(", ")", ";", "return", "PA", ";", "}", "return", "PreservedAnalyses", "::", "all", "(", ")", ";", "}", "</s>" ]	[ "Run", "the", "analysis", "pass", "over", "a", "function", "and", "produce", "a", "dominator", "tree", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUPromoteKernelArguments	run	AMDGPU	GPU	LLVM	18,709	95	1	[]
[ "<s>", "MachineInstrBuilder", "SIInstrInfo", "::", "getAddNoCarry", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ")", "const", "{", "if", "(", "ST", ".", "hasAddNoCarry", "(", ")", ")", "return", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "AMDGPU", "::", "V_ADD_U32_e64", ")", ",", "DestReg", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "UnusedCarry", "=", "MRI", ".", "createVirtualRegister", "(", "RI", ".", "getBoolRC", "(", ")", ")", ";", "MRI", ".", "setRegAllocationHint", "(", "UnusedCarry", ",", "0", ",", "RI", ".", "getVCC", "(", ")", ")", ";", "return", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "AMDGPU", "::", "V_ADD_I32_e64", ")", ",", "DestReg", ")", ".", "addReg", "(", "UnusedCarry", ",", "RegState", "::", "Define", "\|", "RegState", "::", "Dead", ")", ";", "}", "</s>" ]	[ "Return", "a", "partially", "built", "integer", "add", "instruction", "without", "carry", "." ]	[ "AMDGPU", "SI", "AMDGPU::V_ADD_U32_e64", "0", "AMDGPU::V_ADD_I32_e64" ]	SIInstrInfo12	getAddNoCarry	AMDGPU	GPU	LLVM	18,710	127	1	[]
[ "<s>", "void", "VETargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "ATOMIC_SWAP", ":", "return", ";", "default", ":", "LLVM_DEBUG", "(", "N", "->", "dumpr", "(", "&", "DAG", ")", ")", ";", "llvm_unreachable", "(", "\"Do not know how to custom type legalize this operation!\"", ")", ";", "}", "}", "</s>" ]	[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]	[ "VE", "VE", "ISD::ATOMIC_SWAP", "\"Do not know how to custom type legalize this operation!\"" ]	VEISelLowering11	ReplaceNodeResults	VE	CPU	LLVM	18,711	58	1	[]
[ "<s>", "void", "GCNPassConfig", "::", "addFastRegAlloc", "(", "FunctionPass", "*", "RegAllocPass", ")", "{", "insertPass", "(", "&", "PHIEliminationID", ",", "&", "SILowerControlFlowID", ",", "false", ")", ";", "TargetPassConfig", "::", "addFastRegAlloc", "(", "RegAllocPass", ")", ";", "}", "</s>" ]	[ "addFastRegAlloc", "-", "Add", "the", "minimum", "set", "of", "target-independent", "passes", "that", "are", "required", "for", "fast", "register", "allocation", "." ]	[ "AMDGPU", "SI" ]	AMDGPUTargetMachine113	addFastRegAlloc	AMDGPU	GPU	LLVM	18,712	29	1	[]
[ "<s>", "void", "assignValueToAddress", "(", "Register", "ValVReg", ",", "Register", "Addr", ",", "uint64_t", "Size", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{", "auto", "MMO", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getMachineMemOperand", "(", "MPO", ",", "MachineMemOperand", "::", "MOLoad", "\|", "MachineMemOperand", "::", "MOInvariant", ",", "Size", ",", "1", ")", ";", "MIRBuilder", ".", "buildLoad", "(", "ValVReg", ",", "Addr", ",", "*", "MMO", ")", ";", "}", "</s>" ]	[ "An", "overload", "which", "takes", "an", "ArgInfo", "if", "additional", "information", "about", "the", "arg", "is", "needed", "." ]	[ "X86", "1" ]	X86CallLowering1	assignValueToAddress	X86	CPU	LLVM	18,713	61	1	[]
[ "<s>", "void", "print", "(", "DiagnosticPrinter", "&", "DP", ")", "const", "override", "{", "std", "::", "string", "Str", ";", "raw_string_ostream", "OS", "(", "Str", ")", ";", "if", "(", "DLoc", ".", "isUnknown", "(", ")", "==", "false", ")", "{", "DILocation", "DIL", "(", "DLoc", ".", "getAsMDNode", "(", "Fn", ".", "getContext", "(", ")", ")", ")", ";", "StringRef", "Filename", "=", "DIL", ".", "getFilename", "(", ")", ";", "unsigned", "Line", "=", "DIL", ".", "getLineNumber", "(", ")", ";", "unsigned", "Column", "=", "DIL", ".", "getColumnNumber", "(", ")", ";", "OS", "<<", "Filename", "<<", "':'", "<<", "Line", "<<", "':'", "<<", "Column", "<<", "' '", ";", "}", "OS", "<<", "\"in function \"", "<<", "Fn", ".", "getName", "(", ")", "<<", "' '", "<<", "*", "Fn", ".", "getFunctionType", "(", ")", "<<", "'\\n'", "<<", "Description", ";", "if", "(", "Value", ")", "Value", "->", "print", "(", "OS", ")", ";", "OS", "<<", "'\\n'", ";", "OS", ".", "flush", "(", ")", ";", "DP", "<<", "Str", ";", "}", "</s>" ]	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "BPF", "\"in function \"" ]	BPFISelLowering14	print	BPF	Virtual ISA	LLVM	18,714	138	1	[]
[ "<s>", "bool", "MipsSEInstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "bool", "isMicroMips", "=", "TM", ".", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", ".", "inMicroMipsMode", "(", ")", ";", "unsigned", "Opc", ";", "switch", "(", "MI", "->", "getDesc", "(", ")", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "Mips", "::", "RetRA", ":", "expandRetRA", "(", "MBB", ",", "MI", ")", ";", "break", ";", "case", "Mips", "::", "PseudoMFHI", ":", "Opc", "=", "isMicroMips", "?", "Mips", "::", "MFHI16_MM", ":", "Mips", "::", "MFHI", ";", "expandPseudoMFHiLo", "(", "MBB", ",", "MI", ",", "Opc", ")", ";", "break", ";", "case", "Mips", "::", "PseudoMFLO", ":", "Opc", "=", "isMicroMips", "?", "Mips", "::", "MFLO16_MM", ":", "Mips", "::", "MFLO", ";", "expandPseudoMFHiLo", "(", "MBB", ",", "MI", ",", "Opc", ")", ";", "break", ";", "case", "Mips", "::", "PseudoMFHI64", ":", "expandPseudoMFHiLo", "(", "MBB", ",", "MI", ",", "Mips", "::", "MFHI64", ")", ";", "break", ";", "case", "Mips", "::", "PseudoMFLO64", ":", "expandPseudoMFHiLo", "(", "MBB", ",", "MI", ",", "Mips", "::", "MFLO64", ")", ";", "break", ";", "case", "Mips", "::", "PseudoMTLOHI", ":", "expandPseudoMTLoHi", "(", "MBB", ",", "MI", ",", "Mips", "::", "MTLO", ",", "Mips", "::", "MTHI", ",", "false", ")", ";", "break", ";", "case", "Mips", "::", "PseudoMTLOHI64", ":", "expandPseudoMTLoHi", "(", "MBB", ",", "MI", ",", "Mips", "::", "MTLO64", ",", "Mips", "::", "MTHI64", ",", "false", ")", ";", "break", ";", "case", "Mips", "::", "PseudoMTLOHI_DSP", ":", "expandPseudoMTLoHi", "(", "MBB", ",", "MI", ",", "Mips", "::", "MTLO_DSP", ",", "Mips", "::", "MTHI_DSP", ",", "true", ")", ";", "break", ";", "case", "Mips", "::", "PseudoCVT_S_W", ":", "expandCvtFPInt", "(", "MBB", ",", "MI", ",", "Mips", "::", "CVT_S_W", ",", "Mips", "::", "MTC1", ",", "false", ")", ";", "break", ";", "case", "Mips", "::", "PseudoCVT_D32_W", ":", "expandCvtFPInt", "(", "MBB", ",", "MI", ",", "Mips", "::", "CVT_D32_W", ",", "Mips", "::", "MTC1", ",", "false", ")", ";", "break", ";", "case", "Mips", "::", "PseudoCVT_S_L", ":", "expandCvtFPInt", "(", "MBB", ",", "MI", ",", "Mips", "::", "CVT_S_L", ",", "Mips", "::", "DMTC1", ",", "true", ")", ";", "break", ";", "case", "Mips", "::", "PseudoCVT_D64_W", ":", "expandCvtFPInt", "(", "MBB", ",", "MI", ",", "Mips", "::", "CVT_D64_W", ",", "Mips", "::", "MTC1", ",", "true", ")", ";", "break", ";", "case", "Mips", "::", "PseudoCVT_D64_L", ":", "expandCvtFPInt", "(", "MBB", ",", "MI", ",", "Mips", "::", "CVT_D64_L", ",", "Mips", "::", "DMTC1", ",", "true", ")", ";", "break", ";", "case", "Mips", "::", "BuildPairF64", ":", "expandBuildPairF64", "(", "MBB", ",", "MI", ",", "false", ")", ";", "break", ";", "case", "Mips", "::", "BuildPairF64_64", ":", "expandBuildPairF64", "(", "MBB", ",", "MI", ",", "true", ")", ";", "break", ";", "case", "Mips", "::", "ExtractElementF64", ":", "expandExtractElementF64", "(", "MBB", ",", "MI", ",", "false", ")", ";", "break", ";", "case", "Mips", "::", "ExtractElementF64_64", ":", "expandExtractElementF64", "(", "MBB", ",", "MI", ",", "true", ")", ";", "break", ";", "case", "Mips", "::", "MIPSeh_return32", ":", "case", "Mips", "::", "MIPSeh_return64", ":", "expandEhReturn", "(", "MBB", ",", "MI", ")", ";", "break", ";", "}", "MBB", ".", "erase", "(", "MI", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips::RetRA", "Mips::PseudoMFHI", "Mips", "Mips::MFHI16_MM", "Mips::MFHI", "Mips::PseudoMFLO", "Mips", "Mips::MFLO16_MM", "Mips::MFLO", "Mips::PseudoMFHI64", "Mips::MFHI64", "Mips::PseudoMFLO64", "Mips::MFLO64", "Mips::PseudoMTLOHI", "Mips::MTLO", "Mips::MTHI", "Mips::PseudoMTLOHI64", "Mips::MTLO64", "Mips::MTHI64", "Mips::PseudoMTLOHI_DSP", "Mips::MTLO_DSP", "Mips::MTHI_DSP", "Mips::PseudoCVT_S_W", "Mips::CVT_S_W", "Mips::MTC1", "Mips::PseudoCVT_D32_W", "Mips::CVT_D32_W", "Mips::MTC1", "Mips::PseudoCVT_S_L", "Mips::CVT_S_L", "Mips::DMTC1", "Mips::PseudoCVT_D64_W", "Mips::CVT_D64_W", "Mips::MTC1", "Mips::PseudoCVT_D64_L", "Mips::CVT_D64_L", "Mips::DMTC1", "Mips::BuildPairF64", "Mips::BuildPairF64_64", "Mips::ExtractElementF64", "Mips::ExtractElementF64_64", "Mips::MIPSeh_return32", "Mips::MIPSeh_return64" ]	MipsSEInstrInfo18	expandPostRAPseudo	Mips	CPU	LLVM	18,715	453	1	[]
[ "<s>", "static", "rtx", "nvptx_pc_set", "(", "const", "rtx_insn", "*", "insn", ",", "bool", "strict", "=", "true", ")", "{", "rtx", "pat", ";", "if", "(", "(", "strict", "&&", "!", "JUMP_P", "(", "insn", ")", ")", "\|\|", "(", "!", "strict", "&&", "!", "INSN_P", "(", "insn", ")", ")", ")", "return", "NULL_RTX", ";", "pat", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "pat", ")", "==", "PARALLEL", ")", "pat", "=", "XVECEXP", "(", "pat", ",", "0", ",", "0", ")", ";", "if", "(", "GET_CODE", "(", "pat", ")", "==", "SET", "&&", "GET_CODE", "(", "SET_DEST", "(", "pat", ")", ")", "==", "PC", ")", "return", "pat", ";", "return", "NULL_RTX", ";", "}", "</s>" ]	[ "Variant", "of", "pc_set", "that", "only", "requires", "JUMP_P", "(", "INSN", ")", "if", "STRICT", ".", "This", "variant", "is", "needed", "in", "the", "nvptx", "target", "because", "the", "branches", "generated", "for", "parititioning", "are", "NONJUMP_INSN_P", ",", "not", "JUMP_P", "." ]	[ "nvptx", "0", "0" ]	nvptx	nvptx_pc_set	nvptx	GPU	GCC	18,716	97	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AsmPrinter", "::", "getAnalysisUsage", "(", "AU", ")", ";", "AU", ".", "setPreservesAll", "(", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "SystemZ" ]	SystemZAsmPrinter21	getAnalysisUsage	SystemZ	CPU	LLVM	18,717	23	1	[]
[ "<s>", "bool", "MSP430AsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "if", "(", "Name", ".", "endswith_lower", "(", "\".w\"", ")", ")", "Name", "=", "Name", ".", "drop_back", "(", "2", ")", ";", "if", "(", "!", "parseJccInstruction", "(", "Info", ",", "Name", ",", "NameLoc", ",", "Operands", ")", ")", "return", "false", ";", "Operands", ".", "push_back", "(", "MSP430Operand", "::", "CreateToken", "(", "Name", ",", "NameLoc", ")", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "false", ";", "if", "(", "ParseOperand", "(", "Operands", ")", ")", "return", "true", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "if", "(", "ParseOperand", "(", "Operands", ")", ")", "return", "true", ";", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "getParser", "(", ")", ".", "eatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "Loc", ",", "\"unexpected token\"", ")", ";", "}", "getParser", "(", ")", ".", "Lex", "(", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]	[ "MSP430", "MSP430", "\".w\"", "2", "MSP430Operand::CreateToken", "\"unexpected token\"" ]	MSP430AsmParser	ParseInstruction	MSP430	MPU	LLVM	18,718	182	1	[]
[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "override", "{", "return", "StartLoc", ";", "}", "</s>" ]	[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]	[ "RISCV" ]	RISCVAsmParser (2)	getStartLoc	RISCV	CPU	LLVM	18,719	11	1	[]
[ "<s>", "bool", "PPCInstrInfo", "::", "isProfitableToIfCvt", "(", "MachineBasicBlock", "&", "TMBB", ",", "unsigned", "NumT", ",", "unsigned", "ExtraT", ",", "MachineBasicBlock", "&", "FMBB", ",", "unsigned", "NumF", ",", "unsigned", "ExtraF", ",", "const", "BranchProbability", "&", "Probability", ")", "const", "{", "return", "!", "(", "MBBDefinesCTR", "(", "TMBB", ")", "&&", "MBBDefinesCTR", "(", "FMBB", ")", ")", ";", "}", "</s>" ]	[ "Second", "variant", "of", "isProfitableToIfCvt", "." ]	[ "PowerPC", "PPC" ]	PPCInstrInfo (2)	isProfitableToIfCvt	PowerPC	CPU	LLVM	18,720	47	1	[]
[ "<s>", "void", "AVRPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "addPass", "(", "createAVRDynAllocaSRPass", "(", ")", ")", ";", "}", "</s>" ]	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "AVR", "AVR", "AVR" ]	AVRTargetMachine	addPreRegAlloc	AVR	MPU	LLVM	18,721	15	1	[]
[ "<s>", "static", "int", "stackSlotSize", "(", ")", "{", "return", "4", ";", "}", "</s>" ]	[ "Stack", "slot", "size", "(", "4", "bytes", ")" ]	[ "Xtensa", "4" ]	XtensaFrameLowering	stackSlotSize	Xtensa	MPU	LLVM	18,722	10	1	[]
[ "<s>", "bool", "AArch64FastISel", "::", "isTypeLegal", "(", "Type", "*", "Ty", ",", "MVT", "&", "VT", ")", "{", "EVT", "evt", "=", "TLI", ".", "getValueType", "(", "DL", ",", "Ty", ",", "true", ")", ";", "if", "(", "evt", "==", "MVT", "::", "Other", "\|\|", "!", "evt", ".", "isSimple", "(", ")", ")", "return", "false", ";", "VT", "=", "evt", ".", "getSimpleVT", "(", ")", ";", "if", "(", "VT", "==", "MVT", "::", "f128", ")", "return", "false", ";", "return", "TLI", ".", "isTypeLegal", "(", "VT", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "this", "type", "is", "legal", "." ]	[ "AArch64", "AArch64", "MVT::Other", "MVT::f128" ]	AArch64FastISel (2)	isTypeLegal	AArch64	CPU	LLVM	18,723	74	1	[]
[ "<s>", "bool", "evaluateBranch", "(", "const", "MCInst", "&", "Inst", ",", "uint64_t", "Addr", ",", "uint64_t", "Size", ",", "uint64_t", "&", "Target", ")", "const", "{", "if", "(", "Info", "->", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ".", "OpInfo", "[", "0", "]", ".", "OperandType", "!=", "MCOI", "::", "OPERAND_PCREL", ")", "return", "false", ";", "int64_t", "Imm", "=", "Inst", ".", "getOperand", "(", "0", ")", ".", "getImm", "(", ")", ";", "Target", "=", "Addr", "+", "Imm", "+", "8", ";", "return", "true", ";", "}", "</s>" ]	[ "Given", "a", "branch", "instruction", "try", "to", "get", "the", "address", "the", "branch", "targets", "." ]	[ "ARM", "0", "0", "8" ]	ARMMCTargetDesc3	evaluateBranch	ARM	CPU	LLVM	18,724	73	1	[]
[ "<s>", "virtual", "const", "TargetRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "Kudeyar" ]	KudeyarTargetMachine	getRegisterInfo	Kudeyar	CPU	LLVM	18,725	18	1	[]
[ "<s>", "static", "bool", "mips_cfun_call_saved_reg_p", "(", "unsigned", "int", "regno", ")", "{", "if", "(", "global_regs", "[", "regno", "]", ")", "return", "false", ";", "if", "(", "cfun", "->", "machine", "->", "interrupt_handler_p", "&&", "mips_interrupt_extra_call_saved_reg_p", "(", "regno", ")", ")", "return", "true", ";", "return", "(", "regno", "==", "GLOBAL_POINTER_REGNUM", "?", "TARGET_CALL_SAVED_GP", ":", "!", "call_really_used_regs", "[", "regno", "]", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "current", "function", "should", "treat", "register", "REGNO", "as", "call-saved", "." ]	[ "mips" ]	mips4	mips_cfun_call_saved_reg_p	mips	CPU	GCC	18,726	51	1	[]
[ "<s>", "bool", "enableSubRegLiveness", "(", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "Enable", "tracking", "of", "subregister", "liveness", "in", "register", "allocator", "." ]	[ "R600" ]	AMDGPUSubtarget32	enableSubRegLiveness	R600	GPU	LLVM	18,727	11	1	[]
[ "<s>", "MachineInstr", "", "X86InstrInfo", "::", "optimizeLoadInstr", "(", "MachineInstr", "", "MI", ",", "const", "MachineRegisterInfo", "", "MRI", ",", "unsigned", "&", "FoldAsLoadDefReg", ",", "MachineInstr", "", "&", "DefMI", ")", "const", "{", "if", "(", "FoldAsLoadDefReg", "==", "0", ")", "return", "nullptr", ";", "if", "(", "MI", "->", "mayLoad", "(", ")", ")", "{", "FoldAsLoadDefReg", "=", "0", ";", "return", "nullptr", ";", "}", "DefMI", "=", "MRI", "->", "getVRegDef", "(", "FoldAsLoadDefReg", ")", ";", "assert", "(", "DefMI", ")", ";", "bool", "SawStore", "=", "false", ";", "if", "(", "!", "DefMI", "->", "isSafeToMove", "(", "nullptr", ",", "SawStore", ")", ")", "return", "nullptr", ";", "unsigned", "SrcOperandId", "=", "0", ";", "bool", "FoundSrcOperand", "=", "false", ";", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "!=", "FoldAsLoadDefReg", ")", "continue", ";", "if", "(", "MO", ".", "getSubReg", "(", ")", "\|\|", "MO", ".", "isDef", "(", ")", "\|\|", "FoundSrcOperand", ")", "return", "nullptr", ";", "SrcOperandId", "=", "i", ";", "FoundSrcOperand", "=", "true", ";", "}", "if", "(", "!", "FoundSrcOperand", ")", "return", "nullptr", ";", "if", "(", "MachineInstr", "*", "FoldMI", "=", "foldMemoryOperand", "(", "MI", ",", "SrcOperandId", ",", "DefMI", ")", ")", "{", "FoldAsLoadDefReg", "=", "0", ";", "return", "FoldMI", ";", "}", "return", "nullptr", ";", "}", "</s>" ]	[ "optimizeLoadInstr", "-", "Try", "to", "remove", "the", "load", "by", "folding", "it", "to", "a", "register", "operand", "at", "the", "use", "." ]	[ "X86", "X86", "0", "0", "0", "0", "0" ]	X86InstrInfo (2)5	optimizeLoadInstr	X86	CPU	LLVM	18,728	226	1	[]
[ "<s>", "static", "int", "h8300_and_costs", "(", "rtx", "x", ")", "{", "rtx", "operands", "[", "4", "]", ";", "if", "(", "GET_MODE", "(", "x", ")", "==", "QImode", ")", "return", "1", ";", "if", "(", "GET_MODE", "(", "x", ")", "!=", "HImode", "&&", "GET_MODE", "(", "x", ")", "!=", "SImode", ")", "return", "100", ";", "operands", "[", "0", "]", "=", "NULL", ";", "operands", "[", "1", "]", "=", "XEXP", "(", "x", ",", "0", ")", ";", "operands", "[", "2", "]", "=", "XEXP", "(", "x", ",", "1", ")", ";", "operands", "[", "3", "]", "=", "x", ";", "return", "compute_logical_op_length", "(", "GET_MODE", "(", "x", ")", ",", "AND", ",", "operands", ",", "NULL", ")", "/", "2", ";", "}", "</s>" ]	[ "Compute", "the", "cost", "of", "an", "and", "insn", "." ]	[ "h8300", "4", "1", "100", "0", "1", "0", "2", "1", "3", "2" ]	h8300	h8300_and_costs	h8300	MPU	GCC	18,729	101	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"J2 Assembly Printer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "J2", "\"J2 Assembly Printer\"" ]	J2AsmPrinter	getPassName	J2	MPU	LLVM	18,730	11	1	[]
[ "<s>", "bool", "X86AsmBackend", "::", "shouldForceRelocation", "(", "const", "MCAssembler", "&", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", ")", "{", "return", "Fixup", ".", "getKind", "(", ")", ">=", "FirstLiteralRelocationKind", ";", "}", "</s>" ]	[ "Hook", "to", "check", "if", "a", "relocation", "is", "needed", "for", "some", "target", "specific", "reason", "." ]	[ "X86", "X86" ]	X86AsmBackend (2)1	shouldForceRelocation	X86	CPU	LLVM	18,731	29	1	[]
[ "<s>", "TargetLowering", "::", "ConstraintWeight", "FISCTargetLowering", "::", "getSingleConstraintMatchWeight", "(", "AsmOperandInfo", "&", "info", ",", "const", "char", "", "constraint", ")", "const", "{", "ConstraintWeight", "weight", "=", "CW_Invalid", ";", "Value", "", "CallOperandVal", "=", "info", ".", "CallOperandVal", ";", "if", "(", "!", "CallOperandVal", ")", "return", "CW_Default", ";", "Type", "", "type", "=", "CallOperandVal", "->", "getType", "(", ")", ";", "switch", "(", "", "constraint", ")", "{", "default", ":", "weight", "=", "TargetLowering", "::", "getSingleConstraintMatchWeight", "(", "info", ",", "constraint", ")", ";", "break", ";", "case", "'c'", ":", "if", "(", "type", "->", "isIntegerTy", "(", ")", ")", "weight", "=", "CW_SpecificReg", ";", "break", ";", "case", "'I'", ":", "case", "'J'", ":", "case", "'K'", ":", "case", "'L'", ":", "case", "'N'", ":", "case", "'O'", ":", "case", "'P'", ":", "if", "(", "isa", "<", "ConstantInt", ">", "(", "CallOperandVal", ")", ")", "weight", "=", "CW_Constant", ";", "break", ";", "case", "'R'", ":", "weight", "=", "CW_Memory", ";", "break", ";", "}", "return", "weight", ";", "}", "</s>" ]	[ "Examine", "constraint", "string", "and", "operand", "type", "and", "determine", "a", "weight", "value", "." ]	[ "FISC", "FISC" ]	FISCISelLowering	getSingleConstraintMatchWeight	FISC	CPU	LLVM	18,732	138	1	[]
[ "<s>", "SDValue", "PIC16TargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "STORE", ":", "return", "PerformStoreCombine", "(", "N", ",", "DCI", ")", ";", "case", "PIC16ISD", "::", "PIC16Load", ":", "return", "PerformPIC16LoadCombine", "(", "N", ",", "DCI", ")", ";", "}", "return", "SDValue", "(", ")", ";", "}", "</s>" ]	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "PIC16", "PIC16", "ISD::STORE", "PIC16ISD::PIC16Load", "PIC16" ]	PIC16ISelLowering	PerformDAGCombine	PIC16	MPU	LLVM	18,733	57	1	[]
[ "<s>", "const", "char", "*", "HexagonTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "HexagonISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "HexagonISD", "::", "ALLOCA", ":", "return", "\"HexagonISD::ALLOCA\"", ";", "case", "HexagonISD", "::", "AT_GOT", ":", "return", "\"HexagonISD::AT_GOT\"", ";", "case", "HexagonISD", "::", "AT_PCREL", ":", "return", "\"HexagonISD::AT_PCREL\"", ";", "case", "HexagonISD", "::", "BARRIER", ":", "return", "\"HexagonISD::BARRIER\"", ";", "case", "HexagonISD", "::", "CALL", ":", "return", "\"HexagonISD::CALL\"", ";", "case", "HexagonISD", "::", "CALLnr", ":", "return", "\"HexagonISD::CALLnr\"", ";", "case", "HexagonISD", "::", "CALLR", ":", "return", "\"HexagonISD::CALLR\"", ";", "case", "HexagonISD", "::", "COMBINE", ":", "return", "\"HexagonISD::COMBINE\"", ";", "case", "HexagonISD", "::", "CONST32_GP", ":", "return", "\"HexagonISD::CONST32_GP\"", ";", "case", "HexagonISD", "::", "CONST32", ":", "return", "\"HexagonISD::CONST32\"", ";", "case", "HexagonISD", "::", "CP", ":", "return", "\"HexagonISD::CP\"", ";", "case", "HexagonISD", "::", "DCFETCH", ":", "return", "\"HexagonISD::DCFETCH\"", ";", "case", "HexagonISD", "::", "EH_RETURN", ":", "return", "\"HexagonISD::EH_RETURN\"", ";", "case", "HexagonISD", "::", "TSTBIT", ":", "return", "\"HexagonISD::TSTBIT\"", ";", "case", "HexagonISD", "::", "EXTRACTU", ":", "return", "\"HexagonISD::EXTRACTU\"", ";", "case", "HexagonISD", "::", "INSERT", ":", "return", "\"HexagonISD::INSERT\"", ";", "case", "HexagonISD", "::", "JT", ":", "return", "\"HexagonISD::JT\"", ";", "case", "HexagonISD", "::", "RET_FLAG", ":", "return", "\"HexagonISD::RET_FLAG\"", ";", "case", "HexagonISD", "::", "TC_RETURN", ":", "return", "\"HexagonISD::TC_RETURN\"", ";", "case", "HexagonISD", "::", "VASL", ":", "return", "\"HexagonISD::VASL\"", ";", "case", "HexagonISD", "::", "VASR", ":", "return", "\"HexagonISD::VASR\"", ";", "case", "HexagonISD", "::", "VLSR", ":", "return", "\"HexagonISD::VLSR\"", ";", "case", "HexagonISD", "::", "VSPLAT", ":", "return", "\"HexagonISD::VSPLAT\"", ";", "case", "HexagonISD", "::", "VEXTRACTW", ":", "return", "\"HexagonISD::VEXTRACTW\"", ";", "case", "HexagonISD", "::", "VINSERTW0", ":", "return", "\"HexagonISD::VINSERTW0\"", ";", "case", "HexagonISD", "::", "VROR", ":", "return", "\"HexagonISD::VROR\"", ";", "case", "HexagonISD", "::", "READCYCLE", ":", "return", "\"HexagonISD::READCYCLE\"", ";", "case", "HexagonISD", "::", "VZERO", ":", "return", "\"HexagonISD::VZERO\"", ";", "case", "HexagonISD", "::", "VSPLATW", ":", "return", "\"HexagonISD::VSPLATW\"", ";", "case", "HexagonISD", "::", "D2P", ":", "return", "\"HexagonISD::D2P\"", ";", "case", "HexagonISD", "::", "P2D", ":", "return", "\"HexagonISD::P2D\"", ";", "case", "HexagonISD", "::", "V2Q", ":", "return", "\"HexagonISD::V2Q\"", ";", "case", "HexagonISD", "::", "Q2V", ":", "return", "\"HexagonISD::Q2V\"", ";", "case", "HexagonISD", "::", "QCAT", ":", "return", "\"HexagonISD::QCAT\"", ";", "case", "HexagonISD", "::", "QTRUE", ":", "return", "\"HexagonISD::QTRUE\"", ";", "case", "HexagonISD", "::", "QFALSE", ":", "return", "\"HexagonISD::QFALSE\"", ";", "case", "HexagonISD", "::", "TYPECAST", ":", "return", "\"HexagonISD::TYPECAST\"", ";", "case", "HexagonISD", "::", "VALIGN", ":", "return", "\"HexagonISD::VALIGN\"", ";", "case", "HexagonISD", "::", "VALIGNADDR", ":", "return", "\"HexagonISD::VALIGNADDR\"", ";", "case", "HexagonISD", "::", "OP_END", ":", "break", ";", "}", "return", "nullptr", ";", "}", "</s>" ]	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "Hexagon", "Hexagon", "HexagonISD::NodeType", "HexagonISD::ALLOCA", "\"HexagonISD::ALLOCA\"", "HexagonISD::AT_GOT", "\"HexagonISD::AT_GOT\"", "HexagonISD::AT_PCREL", "\"HexagonISD::AT_PCREL\"", "HexagonISD::BARRIER", "\"HexagonISD::BARRIER\"", "HexagonISD::CALL", "\"HexagonISD::CALL\"", "HexagonISD::CALLnr", "\"HexagonISD::CALLnr\"", "HexagonISD::CALLR", "\"HexagonISD::CALLR\"", "HexagonISD::COMBINE", "\"HexagonISD::COMBINE\"", "HexagonISD::CONST32_GP", "\"HexagonISD::CONST32_GP\"", "HexagonISD::CONST32", "\"HexagonISD::CONST32\"", "HexagonISD::CP", "\"HexagonISD::CP\"", "HexagonISD::DCFETCH", "\"HexagonISD::DCFETCH\"", "HexagonISD::EH_RETURN", "\"HexagonISD::EH_RETURN\"", "HexagonISD::TSTBIT", "\"HexagonISD::TSTBIT\"", "HexagonISD::EXTRACTU", "\"HexagonISD::EXTRACTU\"", "HexagonISD::INSERT", "\"HexagonISD::INSERT\"", "HexagonISD::JT", "\"HexagonISD::JT\"", "HexagonISD::RET_FLAG", "\"HexagonISD::RET_FLAG\"", "HexagonISD::TC_RETURN", "\"HexagonISD::TC_RETURN\"", "HexagonISD::VASL", "\"HexagonISD::VASL\"", "HexagonISD::VASR", "\"HexagonISD::VASR\"", "HexagonISD::VLSR", "\"HexagonISD::VLSR\"", "HexagonISD::VSPLAT", "\"HexagonISD::VSPLAT\"", "HexagonISD::VEXTRACTW", "\"HexagonISD::VEXTRACTW\"", "HexagonISD::VINSERTW0", "\"HexagonISD::VINSERTW0\"", "HexagonISD::VROR", "\"HexagonISD::VROR\"", "HexagonISD::READCYCLE", "\"HexagonISD::READCYCLE\"", "HexagonISD::VZERO", "\"HexagonISD::VZERO\"", "HexagonISD::VSPLATW", "\"HexagonISD::VSPLATW\"", "HexagonISD::D2P", "\"HexagonISD::D2P\"", "HexagonISD::P2D", "\"HexagonISD::P2D\"", "HexagonISD::V2Q", "\"HexagonISD::V2Q\"", "HexagonISD::Q2V", "\"HexagonISD::Q2V\"", "HexagonISD::QCAT", "\"HexagonISD::QCAT\"", "HexagonISD::QTRUE", "\"HexagonISD::QTRUE\"", "HexagonISD::QFALSE", "\"HexagonISD::QFALSE\"", "HexagonISD::TYPECAST", "\"HexagonISD::TYPECAST\"", "HexagonISD::VALIGN", "\"HexagonISD::VALIGN\"", "HexagonISD::VALIGNADDR", "\"HexagonISD::VALIGNADDR\"", "HexagonISD::OP_END" ]	HexagonISelLowering28	getTargetNodeName	Hexagon	DSP	LLVM	18,734	346	1	[]
[ "<s>", "static", "tree", "aarch64_builtin_reciprocal", "(", "tree", "fndecl", ")", "{", "if", "(", "!", "use_rsqrt_p", "(", ")", ")", "return", "NULL_TREE", ";", "return", "aarch64_builtin_rsqrt", "(", "DECL_FUNCTION_CODE", "(", "fndecl", ")", ")", ";", "}", "</s>" ]	[ "Function", "to", "decide", "when", "to", "use", "the", "approximate", "reciprocal", "square", "root", "builtin", "." ]	[ "aarch64" ]	aarch643	aarch64_builtin_reciprocal	aarch64	CPU	GCC	18,735	28	1	[]
[ "<s>", "static", "int", "n_pregs_to_save", "(", "bool", "is_inthandler", ",", "bool", "consecutive", ")", "{", "int", "count", "=", "0", ";", "unsigned", "i", ";", "for", "(", "i", "=", "REG_P5", "+", "1", ";", "i", "--", "!=", "REG_P0", ";", ")", "if", "(", "must_save_p", "(", "is_inthandler", ",", "i", ")", ")", "count", "++", ";", "else", "if", "(", "consecutive", ")", "return", "count", ";", "return", "count", ";", "}", "</s>" ]	[ "Like", "n_dregs_to_save", ",", "but", "compute", "number", "of", "PREGS", "to", "save", "." ]	[ "bfin", "0", "1" ]	bfin	n_pregs_to_save	bfin	DSP	GCC	18,736	57	1	[]
[ "<s>", "static", "int", "cpat_info", "(", "unsigned", "char", "", "arr", ",", "int", "size", ",", "int", "", "prun", ",", "int", "", "pstart", ")", "{", "int", "cpat", ",", "run", ",", "i", ",", "start", ";", "cpat", "=", "1", ";", "run", "=", "0", ";", "start", "=", "-", "1", ";", "for", "(", "i", "=", "0", ";", "i", "<", "size", "&&", "cpat", ";", "i", "++", ")", "if", "(", "arr", "[", "i", "]", "!=", "i", "+", "16", ")", "{", "if", "(", "!", "run", ")", "{", "start", "=", "i", ";", "if", "(", "arr", "[", "i", "]", "==", "3", ")", "run", "=", "1", ";", "else", "if", "(", "arr", "[", "i", "]", "==", "2", "&&", "arr", "[", "i", "+", "1", "]", "==", "3", ")", "run", "=", "2", ";", "else", "if", "(", "arr", "[", "i", "]", "==", "0", ")", "{", "while", "(", "arr", "[", "i", "+", "run", "]", "==", "run", "&&", "i", "+", "run", "<", "16", ")", "run", "++", ";", "if", "(", "run", "!=", "4", "&&", "run", "!=", "8", ")", "cpat", "=", "0", ";", "}", "else", "cpat", "=", "0", ";", "if", "(", "(", "i", "&", "(", "run", "-", "1", ")", ")", "!=", "0", ")", "cpat", "=", "0", ";", "i", "+=", "run", ";", "}", "else", "cpat", "=", "0", ";", "}", "if", "(", "cpat", "&&", "(", "run", "\|\|", "size", "<", "16", ")", ")", "{", "if", "(", "run", "==", "0", ")", "run", "=", "1", ";", "if", "(", "prun", ")", "", "prun", "=", "run", ";", "if", "(", "pstart", ")", "*", "pstart", "=", "start", "==", "-", "1", "?", "16", "-", "run", ":", "start", ";", "return", "1", ";", "}", "return", "0", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "first", "SIZE", "bytes", "of", "arr", "is", "a", "constant", "that", "can", "be", "generated", "with", "cbd", ",", "chd", ",", "cwd", "or", "cdd", ".", "When", "non-NULL", ",", "PRUN", "and", "PSTART", "represent", "the", "size", "and", "offset", "of", "the", "instruction", "to", "use", "." ]	[ "spu", "1", "0", "1", "0", "16", "3", "1", "2", "1", "3", "2", "0", "16", "4", "8", "0", "0", "1", "0", "0", "0", "16", "0", "1", "1", "16", "1", "0" ]	spu	cpat_info	spu	MPU	GCC	18,737	254	1	[]
[ "<s>", "int", "cris_fatal", "(", "char", "*", "arg", ")", "{", "internal_error", "(", "arg", ")", ";", "return", "0", ";", "}", "</s>" ]	[ "Usable", "as", "a", "guard", "in", "expressions", "." ]	[ "cris", "0" ]	cris	cris_fatal	cris	MPU	GCC	18,738	17	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "", ">", "P2TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0", "]", ")", "{", "case", "'r'", ":", "if", "(", "VT", "==", "MVT", "::", "i32", "\|\|", "VT", "==", "MVT", "::", "i16", "\|\|", "VT", "==", "MVT", "::", "i8", ")", "{", "return", "std", "::", "make_pair", "(", "0U", ",", "&", "P2", "::", "P2GPRRegClass", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "\"Unexpected type for constraint r\"", ")", ";", "}", "break", ";", "default", ":", "llvm_unreachable", "(", "\"Unexpected type.\"", ")", ";", "}", "}", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "R", ";", "R", "=", "parseRegForInlineAsmConstraint", "(", "Constraint", ",", "VT", ")", ";", "if", "(", "R", ".", "second", ")", "return", "R", ";", "return", "TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "TRI", ",", "Constraint", ",", "VT", ")", ";", "}", "</s>" ]	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "P2", "P2", "1", "0", "MVT::i32", "MVT::i16", "MVT::i8", "0U", "P2::P2GPRRegClass", "\"Unexpected type for constraint r\"", "\"Unexpected type.\"" ]	P2ISelLowering	getRegForInlineAsmConstraint	P2	MPU	LLVM	18,739	146	1	[]
[ "<s>", "static", "void", "recombine_stvx_pattern", "(", "rtx_insn", "", "insn", ",", "del_info", "", "to_delete", ")", "{", "rtx", "body", "=", "PATTERN", "(", "insn", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "body", ")", "==", "SET", "&&", "MEM_P", "(", "SET_DEST", "(", "body", ")", ")", "&&", "GET_CODE", "(", "SET_SRC", "(", "body", ")", ")", "==", "VEC_SELECT", ")", ";", "rtx", "mem", "=", "SET_DEST", "(", "body", ")", ";", "rtx", "base_reg", "=", "XEXP", "(", "mem", ",", "0", ")", ";", "auto_vec", "<", "rtx_insn", "", ">", "and_insns", ";", "auto_vec", "<", "rtx", ">", "and_ops", ";", "bool", "is_any_def_and", "=", "find_alignment_op", "(", "insn", ",", "base_reg", ",", "&", "and_insns", ",", "&", "and_ops", ")", ";", "if", "(", "is_any_def_and", ")", "{", "gcc_assert", "(", "and_insns", ".", "length", "(", ")", "==", "and_ops", ".", "length", "(", ")", ")", ";", "rtx", "src_reg", "=", "XEXP", "(", "SET_SRC", "(", "body", ")", ",", "0", ")", ";", "df_ref", "src_use", ";", "struct", "df_insn_info", "", "insn_info", "=", "DF_INSN_INFO_GET", "(", "insn", ")", ";", "FOR_EACH_INSN_INFO_USE", "(", "src_use", ",", "insn_info", ")", "{", "if", "(", "!", "rtx_equal_p", "(", "DF_REF_REG", "(", "src_use", ")", ",", "src_reg", ")", ")", "continue", ";", "struct", "df_link", "", "link", "=", "DF_REF_CHAIN", "(", "src_use", ")", ";", "if", "(", "!", "link", "\|\|", "link", "->", "next", ")", "break", ";", "rtx_insn", "", "swap_insn", "=", "DF_REF_INSN", "(", "link", "->", "ref", ")", ";", "if", "(", "!", "insn_is_swap_p", "(", "swap_insn", ")", "\|\|", "insn_is_load_p", "(", "swap_insn", ")", "\|\|", "insn_is_store_p", "(", "swap_insn", ")", ")", "break", ";", "to_delete", "[", "INSN_UID", "(", "swap_insn", ")", "]", ".", "replace", "=", "true", ";", "to_delete", "[", "INSN_UID", "(", "swap_insn", ")", "]", ".", "replace_insn", "=", "swap_insn", ";", "rtx", "new_reg", "=", "0", ";", "rtx", "and_mask", "=", "0", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "and_insns", ".", "length", "(", ")", ";", "i", "++", ")", "{", "rtx_insn", "", "and_insn", "=", "and_insns", "[", "i", "]", ";", "rtx", "and_op", "=", "and_ops", "[", "i", "]", ";", "rtx", "and_base", "=", "XEXP", "(", "and_op", ",", "0", ")", ";", "if", "(", "!", "new_reg", ")", "{", "new_reg", "=", "gen_reg_rtx", "(", "GET_MODE", "(", "and_base", ")", ")", ";", "and_mask", "=", "XEXP", "(", "and_op", ",", "1", ")", ";", "}", "rtx", "copy", "=", "gen_rtx_SET", "(", "new_reg", ",", "and_base", ")", ";", "rtx_insn", "", "new_insn", "=", "emit_insn_after", "(", "copy", ",", "and_insn", ")", ";", "set_block_for_insn", "(", "new_insn", ",", "BLOCK_FOR_INSN", "(", "and_insn", ")", ")", ";", "df_insn_rescan", "(", "new_insn", ")", ";", "}", "XEXP", "(", "mem", ",", "0", ")", "=", "gen_rtx_AND", "(", "GET_MODE", "(", "new_reg", ")", ",", "new_reg", ",", "and_mask", ")", ";", "SET_SRC", "(", "body", ")", "=", "src_reg", ";", "INSN_CODE", "(", "insn", ")", "=", "-", "1", ";", "df_insn_rescan", "(", "insn", ")", ";", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "\"stvx opportunity found at %d\\n\"", ",", "INSN_UID", "(", "insn", ")", ")", ";", "}", "}", "}", "</s>" ]	[ "If", "INSN", "is", "the", "store", "for", "an", "stvx", "pattern", ",", "put", "it", "in", "canonical", "form", "." ]	[ "rs6000", "0", "0", "0", "0", "0", "0", "1", "0", "1", "\"stvx opportunity found at %d\\n\"" ]	rs6000-p8swap1	recombine_stvx_pattern	rs6000	CPU	GCC	18,740	417	1	[]
[ "<s>", "static", "std", "::", "unique_ptr", "<", "SparcOperand", ">", "CreateReg", "(", "unsigned", "RegNum", ",", "unsigned", "Kind", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "auto", "Op", "=", "make_unique", "<", "SparcOperand", ">", "(", "k_Register", ")", ";", "Op", "->", "Reg", ".", "RegNum", "=", "RegNum", ";", "Op", "->", "Reg", ".", "Kind", "=", "(", "SparcOperand", "::", "RegisterKind", ")", "Kind", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "return", "Op", ";", "}", "</s>" ]	[ "CreateReg", "-", "Allocate", "a", "single", "virtual", "register", "for", "the", "given", "type", "." ]	[ "Sparc", "Sparc", "Sparc", "SparcOperand::RegisterKind" ]	SparcAsmParser	CreateReg	Sparc	CPU	LLVM	18,741	70	1	[]
[ "<s>", "bool", "M68kPassConfig", "::", "addRegBankSelect", "(", ")", "{", "addPass", "(", "new", "RegBankSelect", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "This", "method", "should", "install", "a", "register", "bank", "selector", "pass", ",", "which", "assigns", "register", "banks", "to", "virtual", "registers", "without", "a", "register", "class", "or", "register", "banks", "." ]	[ "M68k", "M68k" ]	M68kTargetMachine	addRegBankSelect	M68k	MPU	LLVM	18,742	19	1	[]
[ "<s>", "static", "tree", "rl78_handle_vector_attribute", "(", "tree", "", "node", ",", "tree", "name", ",", "tree", "args", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "", "no_add_attrs", ")", "{", "gcc_assert", "(", "DECL_P", "(", "", "node", ")", ")", ";", "gcc_assert", "(", "args", "!=", "NULL_TREE", ")", ";", "if", "(", "TREE_CODE", "(", "", "node", ")", "!=", "FUNCTION_DECL", ")", "{", "warning", "(", "OPT_Wattributes", ",", "\"%qE attribute only applies to functions\"", ",", "name", ")", ";", "*", "no_add_attrs", "=", "true", ";", "}", "return", "NULL_TREE", ";", "}", "</s>" ]	[ "Check", "``", "vector", "''", "attribute", "." ]	[ "rl78", "\"%qE attribute only applies to functions\"" ]	rl78	rl78_handle_vector_attribute	rl78	MPU	GCC	18,743	69	1	[]
[ "<s>", "static", "bool", "sh_return_in_memory", "(", "tree", "type", ",", "tree", "fndecl", ")", "{", "if", "(", "TARGET_SH5", ")", "{", "if", "(", "TYPE_MODE", "(", "type", ")", "==", "BLKmode", ")", "return", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "int_size_in_bytes", "(", "type", ")", ")", ">", "8", ";", "else", "return", "GET_MODE_SIZE", "(", "TYPE_MODE", "(", "type", ")", ")", ">", "8", ";", "}", "else", "{", "return", "(", "TYPE_MODE", "(", "type", ")", "==", "BLKmode", "\|\|", "(", "(", "TARGET_HITACHI", "\|\|", "sh_attr_renesas_p", "(", "fndecl", ")", ")", "&&", "TREE_CODE", "(", "type", ")", "==", "RECORD_TYPE", ")", ")", ";", "}", "}", "</s>" ]	[ "Worker", "function", "for", "TARGET_RETURN_IN_MEMORY", "." ]	[ "sh", "8", "8" ]	sh3	sh_return_in_memory	sh	CPU	GCC	18,744	84	1	[]
[ "<s>", "unsigned", "RISCVInstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "{", "if", "(", "MI", ".", "getParent", "(", ")", "&&", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ")", "{", "const", "auto", "MF", "=", "MI", ".", "getMF", "(", ")", ";", "const", "auto", "&", "TM", "=", "static_cast", "<", "const", "RISCVTargetMachine", "&", ">", "(", "MF", "->", "getTarget", "(", ")", ")", ";", "const", "MCRegisterInfo", "&", "MRI", "=", "", "TM", ".", "getMCRegisterInfo", "(", ")", ";", "const", "MCSubtargetInfo", "&", "STI", "=", "", "TM", ".", "getMCSubtargetInfo", "(", ")", ";", "const", "RISCVSubtarget", "&", "ST", "=", "MF", "->", "getSubtarget", "<", "RISCVSubtarget", ">", "(", ")", ";", "if", "(", "isCompressibleInst", "(", "MI", ",", "&", "ST", ",", "MRI", ",", "STI", ")", ")", "return", "2", ";", "}", "return", "get", "(", "Opcode", ")", ".", "getSize", "(", ")", ";", "}", "case", "TargetOpcode", "::", "EH_LABEL", ":", "case", "TargetOpcode", "::", "IMPLICIT_DEF", ":", "case", "TargetOpcode", "::", "KILL", ":", "case", "TargetOpcode", "::", "DBG_VALUE", ":", "return", "0", ";", "case", "RISCV", "::", "PseudoCALLReg", ":", "case", "RISCV", "::", "PseudoCALL", ":", "case", "RISCV", "::", "PseudoJump", ":", "case", "RISCV", "::", "PseudoTAIL", ":", "case", "RISCV", "::", "PseudoLLA", ":", "case", "RISCV", "::", "PseudoLA", ":", "case", "RISCV", "::", "PseudoLA_TLS_IE", ":", "case", "RISCV", "::", "PseudoLA_TLS_GD", ":", "return", "8", ";", "case", "RISCV", "::", "PseudoAtomicLoadNand32", ":", "case", "RISCV", "::", "PseudoAtomicLoadNand64", ":", "return", "20", ";", "case", "RISCV", "::", "PseudoMaskedAtomicSwap32", ":", "case", "RISCV", "::", "PseudoMaskedAtomicLoadAdd32", ":", "case", "RISCV", "::", "PseudoMaskedAtomicLoadSub32", ":", "return", "28", ";", "case", "RISCV", "::", "PseudoMaskedAtomicLoadNand32", ":", "return", "32", ";", "case", "RISCV", "::", "PseudoMaskedAtomicLoadMax32", ":", "case", "RISCV", "::", "PseudoMaskedAtomicLoadMin32", ":", "return", "44", ";", "case", "RISCV", "::", "PseudoMaskedAtomicLoadUMax32", ":", "case", "RISCV", "::", "PseudoMaskedAtomicLoadUMin32", ":", "return", "36", ";", "case", "RISCV", "::", "PseudoCmpXchg32", ":", "case", "RISCV", "::", "PseudoCmpXchg64", ":", "return", "16", ";", "case", "RISCV", "::", "PseudoMaskedCmpXchg32", ":", "return", "32", ";", "case", "TargetOpcode", "::", "INLINEASM", ":", "case", "TargetOpcode", "::", "INLINEASM_BR", ":", "{", "const", "MachineFunction", "&", "MF", "=", "", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "auto", "&", "TM", "=", "static_cast", "<", "const", "RISCVTargetMachine", "&", ">", "(", "MF", ".", "getTarget", "(", ")", ")", ";", "return", "getInlineAsmLength", "(", "MI", ".", "getOperand", "(", "0", ")", ".", "getSymbolName", "(", ")", ",", "", "TM", ".", "getMCAsmInfo", "(", ")", ")", ";", "}", "case", "RISCV", "::", "PseudoVSPILL2_M1", ":", "case", "RISCV", "::", "PseudoVSPILL2_M2", ":", "case", "RISCV", "::", "PseudoVSPILL2_M4", ":", "case", "RISCV", "::", "PseudoVSPILL3_M1", ":", "case", "RISCV", "::", "PseudoVSPILL3_M2", ":", "case", "RISCV", "::", "PseudoVSPILL4_M1", ":", "case", "RISCV", "::", "PseudoVSPILL4_M2", ":", "case", "RISCV", "::", "PseudoVSPILL5_M1", ":", "case", "RISCV", "::", "PseudoVSPILL6_M1", ":", "case", "RISCV", "::", "PseudoVSPILL7_M1", ":", "case", "RISCV", "::", "PseudoVSPILL8_M1", ":", "case", "RISCV", "::", "PseudoVRELOAD2_M1", ":", "case", "RISCV", "::", "PseudoVRELOAD2_M2", ":", "case", "RISCV", "::", "PseudoVRELOAD2_M4", ":", "case", "RISCV", "::", "PseudoVRELOAD3_M1", ":", "case", "RISCV", "::", "PseudoVRELOAD3_M2", ":", "case", "RISCV", "::", "PseudoVRELOAD4_M1", ":", "case", "RISCV", "::", "PseudoVRELOAD4_M2", ":", "case", "RISCV", "::", "PseudoVRELOAD5_M1", ":", "case", "RISCV", "::", "PseudoVRELOAD6_M1", ":", "case", "RISCV", "::", "PseudoVRELOAD7_M1", ":", "case", "RISCV", "::", "PseudoVRELOAD8_M1", ":", "{", "unsigned", "NF", "=", "isRVVSpillForZvlsseg", "(", "Opcode", ")", "->", "first", ";", "return", "4", "", "(", "2", "", "NF", "-", "1", ")", ";", "}", "}", "}", "</s>" ]	[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]	[ "RISCV", "RISCV", "RISCV", "RISCV", "RISCV", "2", "0", "RISCV::PseudoCALLReg", "RISCV::PseudoCALL", "RISCV::PseudoJump", "RISCV::PseudoTAIL", "RISCV::PseudoLLA", "RISCV::PseudoLA", "RISCV::PseudoLA_TLS_IE", "RISCV::PseudoLA_TLS_GD", "8", "RISCV::PseudoAtomicLoadNand32", "RISCV::PseudoAtomicLoadNand64", "20", "RISCV::PseudoMaskedAtomicSwap32", "RISCV::PseudoMaskedAtomicLoadAdd32", "RISCV::PseudoMaskedAtomicLoadSub32", "28", "RISCV::PseudoMaskedAtomicLoadNand32", "32", "RISCV::PseudoMaskedAtomicLoadMax32", "RISCV::PseudoMaskedAtomicLoadMin32", "44", "RISCV::PseudoMaskedAtomicLoadUMax32", "RISCV::PseudoMaskedAtomicLoadUMin32", "36", "RISCV::PseudoCmpXchg32", "RISCV::PseudoCmpXchg64", "16", "RISCV::PseudoMaskedCmpXchg32", "32", "RISCV", "0", "RISCV::PseudoVSPILL2_M1", "RISCV::PseudoVSPILL2_M2", "RISCV::PseudoVSPILL2_M4", "RISCV::PseudoVSPILL3_M1", "RISCV::PseudoVSPILL3_M2", "RISCV::PseudoVSPILL4_M1", "RISCV::PseudoVSPILL4_M2", "RISCV::PseudoVSPILL5_M1", "RISCV::PseudoVSPILL6_M1", "RISCV::PseudoVSPILL7_M1", "RISCV::PseudoVSPILL8_M1", "RISCV::PseudoVRELOAD2_M1", "RISCV::PseudoVRELOAD2_M2", "RISCV::PseudoVRELOAD2_M4", "RISCV::PseudoVRELOAD3_M1", "RISCV::PseudoVRELOAD3_M2", "RISCV::PseudoVRELOAD4_M1", "RISCV::PseudoVRELOAD4_M2", "RISCV::PseudoVRELOAD5_M1", "RISCV::PseudoVRELOAD6_M1", "RISCV::PseudoVRELOAD7_M1", "RISCV::PseudoVRELOAD8_M1", "4", "2", "1" ]	RISCVInstrInfo (2)	getInstSizeInBytes	RISCV	CPU	LLVM	18,745	500	1	[]
[ "<s>", "void", "AArch64Operand", "::", "dump", "(", ")", "const", "{", "print", "(", "errs", "(", ")", ")", ";", "}", "</s>" ]	[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]	[ "AArch64", "AArch64" ]	AArch64AsmParser13	dump	AArch64	CPU	LLVM	18,746	16	1	[]
[ "<s>", "unsigned", "AlphaRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "hasFP", "(", "MF", ")", "?", "Alpha", "::", "R15", ":", "Alpha", "::", "R30", ";", "}", "</s>" ]	[ "Debug", "information", "queries", "." ]	[ "Alpha", "Alpha", "Alpha::R15", "Alpha::R30" ]	AlphaRegisterInfo	getFrameRegister	Alpha	MPU	LLVM	18,747	27	1	[]
[ "<s>", "unsigned", "CSKYInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "0", ";", "case", "CSKY", "::", "LD16B", ":", "case", "CSKY", "::", "LD16H", ":", "case", "CSKY", "::", "LD16W", ":", "case", "CSKY", "::", "LD32B", ":", "case", "CSKY", "::", "LD32BS", ":", "case", "CSKY", "::", "LD32H", ":", "case", "CSKY", "::", "LD32HS", ":", "case", "CSKY", "::", "LD32W", ":", "case", "CSKY", "::", "FLD_S", ":", "case", "CSKY", "::", "FLD_D", ":", "case", "CSKY", "::", "f2FLD_S", ":", "case", "CSKY", "::", "f2FLD_D", ":", "case", "CSKY", "::", "RESTORE_CARRY", ":", "break", ";", "}", "if", "(", "MI", ".", "getOperand", "(", "1", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "2", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "2", ")", ".", "getImm", "(", ")", "==", "0", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "1", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ";", "}", "return", "0", ";", "}", "</s>" ]	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "the", "FrameIndex", "of", "the", "loaded", "stack", "slot", "." ]	[ "CSKY", "CSKY", "0", "CSKY::LD16B", "CSKY::LD16H", "CSKY::LD16W", "CSKY::LD32B", "CSKY::LD32BS", "CSKY::LD32H", "CSKY::LD32HS", "CSKY::LD32W", "CSKY::FLD_S", "CSKY::FLD_D", "CSKY::f2FLD_S", "CSKY::f2FLD_D", "CSKY::RESTORE_CARRY", "1", "2", "2", "0", "1", "0", "0" ]	CSKYInstrInfo1	isLoadFromStackSlot	CSKY	CPU	LLVM	18,748	166	1	[]
[ "<s>", "void", "ScheduleDAGPostRA", "::", "computeDFSResult", "(", ")", "{", "if", "(", "!", "DFSResult", ")", "DFSResult", "=", "new", "SchedDFSResult", "(", "true", ",", "MinSubtreeSize", ")", ";", "DFSResult", "->", "clear", "(", ")", ";", "ScheduledTrees", ".", "clear", "(", ")", ";", "DFSResult", "->", "resize", "(", "SUnits", ".", "size", "(", ")", ")", ";", "DFSResult", "->", "compute", "(", "SUnits", ")", ";", "ScheduledTrees", ".", "resize", "(", "DFSResult", "->", "getNumSubtrees", "(", ")", ")", ";", "}", "</s>" ]	[ "Compute", "a", "DFSResult", "after", "DAG", "building", "is", "complete", ",", "and", "before", "any", "queue", "comparisons", "." ]	[ "Patmos" ]	PatmosPostRAScheduler	computeDFSResult	Patmos	VLIW	LLVM	18,749	64	1	[]
[ "<s>", "unsigned", "getCSRFirstUseCost", "(", ")", "const", "override", "{", "return", "5", ";", "}", "</s>" ]	[ "Allow", "the", "target", "to", "override", "the", "cost", "of", "using", "a", "callee-saved", "register", "for", "the", "first", "time", "." ]	[ "AArch64", "5" ]	AArch64RegisterInfo (2)	getCSRFirstUseCost	AArch64	CPU	LLVM	18,750	11	1	[]
[ "<s>", "EVT", "MipsTargetLowering", "::", "getOptimalMemOpType", "(", "const", "MemOp", "&", "Op", ",", "const", "AttributeList", "&", "FuncAttributes", ")", "const", "{", "bool", "IsNonZeroMemset", "=", "Op", ".", "isMemset", "(", ")", "&&", "!", "Op", ".", "isZeroMemset", "(", ")", ";", "Align", "CapAlign", "=", "Subtarget", ".", "isCheri", "(", ")", "?", "Subtarget", ".", "getCapAlignment", "(", ")", ":", "Align", "(", ")", ";", "if", "(", "CapAlign", ">", "1", "&&", "Op", ".", "size", "(", ")", ">=", "CapAlign", ".", "value", "(", ")", "&&", "!", "IsNonZeroMemset", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "__func__", "<<", "\" Size=\"", "<<", "Op", ".", "size", "(", ")", "<<", "\" DstAlign=\"", "<<", "(", "Op", ".", "isFixedDstAlign", "(", ")", "?", "Op", ".", "getDstAlign", "(", ")", ".", "value", "(", ")", ":", "0", ")", "<<", "\" SrcAlign=\"", "<<", "(", "Op", ".", "isMemset", "(", ")", "?", "0", ":", "Op", ".", "getSrcAlign", "(", ")", ".", "value", "(", ")", ")", "<<", "\" CapAlign=\"", "<<", "CapAlign", ".", "value", "(", ")", "<<", "\"\\n\"", ")", ";", "if", "(", "Op", ".", "isAligned", "(", "CapAlign", ")", ")", "{", "return", "CapType", ";", "}", "else", "if", "(", "!", "Op", ".", "isMemset", "(", ")", ")", "{", "return", "MVT", "::", "isVoid", ";", "}", "if", "(", "Subtarget", ".", "isGP64bit", "(", ")", "&&", "Op", ".", "isAligned", "(", "Align", "(", "8", ")", ")", ")", "return", "MVT", "::", "i64", ";", "if", "(", "Op", ".", "isAligned", "(", "Align", "(", "4", ")", ")", ")", "return", "MVT", "::", "i32", ";", "if", "(", "Op", ".", "isAligned", "(", "Align", "(", "2", ")", ")", ")", "return", "MVT", "::", "i16", ";", "return", "MVT", "::", "i8", ";", "}", "if", "(", "Subtarget", ".", "isGP64bit", "(", ")", ")", "return", "MVT", "::", "i64", ";", "return", "MVT", "::", "i32", ";", "}", "</s>" ]	[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]	[ "Mips", "Mips", "1", "\" Size=\"", "\" DstAlign=\"", "0", "\" SrcAlign=\"", "0", "\" CapAlign=\"", "\"\\n\"", "MVT::isVoid", "8", "MVT::i64", "4", "MVT::i32", "2", "MVT::i16", "MVT::i8", "MVT::i64", "MVT::i32" ]	MipsISelLowering66	getOptimalMemOpType	Mips	CPU	LLVM	18,751	258	1	[]
[ "<s>", "MCSymbol", "*", "AArch64AsmPrinter", "::", "GetCPISymbol", "(", "unsigned", "CPID", ")", "const", "{", "if", "(", "!", "getDataLayout", "(", ")", ".", "getLinkerPrivateGlobalPrefix", "(", ")", ".", "empty", "(", ")", ")", "return", "OutContext", ".", "getOrCreateSymbol", "(", "Twine", "(", "getDataLayout", "(", ")", ".", "getLinkerPrivateGlobalPrefix", "(", ")", ")", "+", "\"CPI\"", "+", "Twine", "(", "getFunctionNumber", "(", ")", ")", "+", "\"_\"", "+", "Twine", "(", "CPID", ")", ")", ";", "return", "OutContext", ".", "getOrCreateSymbol", "(", "Twine", "(", "getDataLayout", "(", ")", ".", "getPrivateGlobalPrefix", "(", ")", ")", "+", "\"CPI\"", "+", "Twine", "(", "getFunctionNumber", "(", ")", ")", "+", "\"_\"", "+", "Twine", "(", "CPID", ")", ")", ";", "}", "</s>" ]	[ "Return", "the", "symbol", "for", "the", "specified", "constant", "pool", "entry", "." ]	[ "AArch64", "AArch64", "\"CPI\"", "\"_\"", "\"CPI\"", "\"_\"" ]	AArch64AsmPrinter12	GetCPISymbol	AArch64	CPU	LLVM	18,752	93	1	[]
[ "<s>", "bool", "TMS320C64XInstrInfo", "::", "PredicateInstruction", "(", "MachineInstr", "*", "MI", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "pred", ")", "const", "{", "assert", "(", "MI", "&&", "\"Invalid machine instruction detected, can't predicate!\"", ")", ";", "if", "(", "!", "isPredicable", "(", "MI", ")", ")", "return", "false", ";", "int", "predIndex", "=", "MI", "->", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "predIndex", "!=", "-", "1", ")", "{", "MachineOperand", "&", "predImmOperand", "=", "MI", "->", "getOperand", "(", "predIndex", ")", ";", "MachineOperand", "&", "predRegOperand", "=", "MI", "->", "getOperand", "(", "predIndex", "+", "1", ")", ";", "predImmOperand", ".", "setImm", "(", "pred", "[", "0", "]", ".", "getImm", "(", ")", ")", ";", "predRegOperand", ".", "setReg", "(", "pred", "[", "1", "]", ".", "getReg", "(", ")", ")", ";", "}", "else", "{", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "pred", "[", "0", "]", ".", "getImm", "(", ")", ")", ")", ";", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "pred", "[", "1", "]", ".", "getReg", "(", ")", ",", "false", ")", ")", ";", "}", "return", "true", ";", "}", "</s>" ]	[ "Convert", "the", "instruction", "into", "a", "predicated", "instruction", "." ]	[ "TMS320C64X", "TMS320C64X", "\"Invalid machine instruction detected, can't predicate!\"", "1", "1", "0", "1", "0", "1" ]	TMS320C64XInstrInfo	PredicateInstruction	TMS320C64X	VLIW	LLVM	18,753	154	1	[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "areMemAccessesTriviallyDisjoint", "(", "MachineInstr", "", "MIa", ",", "MachineInstr", "", "MIb", ",", "AliasAnalysis", "*", "AA", ")", "const", "{", "int", "OffsetA", "=", "0", ",", "OffsetB", "=", "0", ";", "unsigned", "SizeA", "=", "0", ",", "SizeB", "=", "0", ";", "if", "(", "MIa", "->", "hasUnmodeledSideEffects", "(", ")", "\|\|", "MIb", "->", "hasUnmodeledSideEffects", "(", ")", "\|\|", "MIa", "->", "hasOrderedMemoryRef", "(", ")", "\|\|", "MIb", "->", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "if", "(", "MIa", "->", "mayLoad", "(", ")", "&&", "!", "isMemOp", "(", "MIa", ")", "&&", "MIb", "->", "mayLoad", "(", ")", "&&", "!", "isMemOp", "(", "MIb", ")", ")", "return", "true", ";", "unsigned", "BaseRegA", "=", "getBaseAndOffset", "(", "MIa", ",", "OffsetA", ",", "SizeA", ")", ";", "if", "(", "!", "BaseRegA", "\|\|", "!", "SizeA", ")", "return", "false", ";", "unsigned", "BaseRegB", "=", "getBaseAndOffset", "(", "MIb", ",", "OffsetB", ",", "SizeB", ")", ";", "if", "(", "!", "BaseRegB", "\|\|", "!", "SizeB", ")", "return", "false", ";", "if", "(", "BaseRegA", "!=", "BaseRegB", ")", "return", "false", ";", "if", "(", "OffsetA", ">", "OffsetB", ")", "{", "uint64_t", "offDiff", "=", "(", "uint64_t", ")", "(", "(", "int64_t", ")", "OffsetA", "-", "(", "int64_t", ")", "OffsetB", ")", ";", "return", "(", "SizeB", "<=", "offDiff", ")", ";", "}", "else", "if", "(", "OffsetA", "<", "OffsetB", ")", "{", "uint64_t", "offDiff", "=", "(", "uint64_t", ")", "(", "(", "int64_t", ")", "OffsetB", "-", "(", "int64_t", ")", "OffsetA", ")", ";", "return", "(", "SizeA", "<=", "offDiff", ")", ";", "}", "return", "false", ";", "}", "</s>" ]	[ "Sometimes", ",", "it", "is", "possible", "for", "the", "target", "to", "tell", ",", "even", "without", "aliasing", "information", ",", "that", "two", "MIs", "access", "different", "memory", "addresses", "." ]	[ "Hexagon", "Hexagon", "0", "0", "0", "0" ]	HexagonInstrInfo80	areMemAccessesTriviallyDisjoint	Hexagon	DSP	LLVM	18,754	221	1	[]
[ "<s>", "unsigned", "AMDGPUSubtarget", "::", "getOccupancyWithLocalMemSize", "(", "uint32_t", "Bytes", ")", "const", "{", "if", "(", "Bytes", "<=", "1638", ")", "return", "10", ";", "if", "(", "Bytes", "<=", "1820", ")", "return", "9", ";", "if", "(", "Bytes", "<=", "2048", ")", "return", "8", ";", "if", "(", "Bytes", "<=", "2340", ")", "return", "7", ";", "if", "(", "Bytes", "<=", "2730", ")", "return", "6", ";", "if", "(", "Bytes", "<=", "3276", ")", "return", "5", ";", "if", "(", "Bytes", "<=", "4096", ")", "return", "4", ";", "if", "(", "Bytes", "<=", "5461", ")", "return", "3", ";", "if", "(", "Bytes", "<=", "8192", ")", "return", "2", ";", "return", "1", ";", "}", "</s>" ]	[ "Inverse", "of", "getMaxLocalMemWithWaveCount", "." ]	[ "AMDGPU", "AMDGPU", "1638", "10", "1820", "9", "2048", "8", "2340", "7", "2730", "6", "3276", "5", "4096", "4", "5461", "3", "8192", "2", "1" ]	AMDGPUSubtarget109	getOccupancyWithLocalMemSize	AMDGPU	GPU	LLVM	18,755	95	1	[]
[ "<s>", "unsigned", "ARMBaseRegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "ARMSubtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ";", "const", "ARMFrameLowering", "", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "switch", "(", "RC", "->", "getID", "(", ")", ")", "{", "default", ":", "return", "0", ";", "case", "ARM", "::", "tGPRRegClassID", ":", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "4", ":", "5", ";", "case", "ARM", "::", "GPRRegClassID", ":", "{", "unsigned", "FP", "=", "TFI", "->", "hasFP", "(", "MF", ")", "?", "1", ":", "0", ";", "return", "10", "-", "FP", "-", "(", "STI", ".", "isR9Reserved", "(", ")", "?", "1", ":", "0", ")", ";", "}", "case", "ARM", "::", "SPRRegClassID", ":", "case", "ARM", "::", "DPRRegClassID", ":", "return", "32", "-", "10", ";", "}", "}", "</s>" ]	[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM", "0", "ARM::tGPRRegClassID", "4", "5", "ARM::GPRRegClassID", "1", "0", "10", "1", "0", "ARM::SPRRegClassID", "ARM::DPRRegClassID", "32", "10" ]	ARMBaseRegisterInfo13	getRegPressureLimit	ARM	CPU	LLVM	18,756	126	1	[]
[ "<s>", "static", "void", "mmix_conditional_register_usage", "(", "void", ")", "{", "int", "i", ";", "if", "(", "TARGET_ABI_GNU", ")", "{", "static", "const", "int", "gnu_abi_reg_alloc_order", "[", "]", "=", "MMIX_GNU_ABI_REG_ALLOC_ORDER", ";", "for", "(", "i", "=", "0", ";", "i", "<", "FIRST_PSEUDO_REGISTER", ";", "i", "++", ")", "reg_alloc_order", "[", "i", "]", "=", "gnu_abi_reg_alloc_order", "[", "i", "]", ";", "for", "(", "i", "=", "15", ";", "i", "<=", "30", ";", "i", "++", ")", "call_used_regs", "[", "i", "]", "=", "0", ";", "for", "(", "i", "=", "MMIX_RESERVED_GNU_ARG_0_REGNUM", ";", "i", "<", "MMIX_RESERVED_GNU_ARG_0_REGNUM", "+", "MMIX_MAX_ARGS_IN_REGS", ";", "i", "++", ")", "fixed_regs", "[", "i", "]", "=", "0", ";", "}", "if", "(", "!", "TARGET_TOPLEVEL_SYMBOLS", ")", "for", "(", "i", "=", "0", ";", "i", "<", "FIRST_PSEUDO_REGISTER", ";", "i", "++", ")", "if", "(", "reg_names", "[", "i", "]", "[", "0", "]", "==", "':'", ")", "reg_names", "[", "i", "]", "++", ";", "}", "</s>" ]	[ "CONDITIONAL_REGISTER_USAGE", "." ]	[ "mmix", "0", "15", "30", "0", "0", "0", "0" ]	mmix	mmix_conditional_register_usage	mmix	CPU	GCC	18,757	127	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "isCheapToSpeculateCttz", "(", ")", "const", "{", "return", "Subtarget", "->", "hasBMI", "(", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "it", "is", "cheap", "to", "speculate", "a", "call", "to", "intrinsic", "cttz", "." ]	[ "X86", "X86" ]	X86ISelLowering (2)3	isCheapToSpeculateCttz	X86	CPU	LLVM	18,758	16	1	[]
[ "<s>", "static", "rtx", "m68k_function_arg", "(", "cumulative_args_t", "cum", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "const_tree", "type", "ATTRIBUTE_UNUSED", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "return", "NULL_RTX", ";", "}", "</s>" ]	[ "On", "the", "m68k", "all", "args", "are", "always", "pushed", "." ]	[ "m68k" ]	m68k4	m68k_function_arg	m68k	MPU	GCC	18,759	25	1	[]
[ "<s>", "uint64_t", "VEMCCodeEmitter", "::", "getBranchTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "\|\|", "MO", ".", "isImm", "(", ")", ")", "return", "getMachineOpValue", "(", "MI", ",", "MO", ",", "Fixups", ",", "STI", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "0", ",", "MO", ".", "getExpr", "(", ")", ",", "(", "MCFixupKind", ")", "VE", "::", "fixup_ve_srel32", ")", ")", ";", "return", "0", ";", "}", "</s>" ]	[ "getBranchTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "branch", "target", "operand", "." ]	[ "VE", "VE", "0", "VE::fixup_ve_srel32", "0" ]	VEMCCodeEmitter1	getBranchTargetOpValue	VE	CPU	LLVM	18,760	94	1	[]
[ "<s>", "static", "enum", "loongarch_symbol_type", "loongarch_classify_symbolic_expression", "(", "rtx", "x", ")", "{", "rtx", "offset", ";", "split_const", "(", "x", ",", "&", "x", ",", "&", "offset", ")", ";", "if", "(", "UNSPEC_ADDRESS_P", "(", "x", ")", ")", "return", "UNSPEC_ADDRESS_TYPE", "(", "x", ")", ";", "return", "loongarch_classify_symbol", "(", "x", ")", ";", "}", "</s>" ]	[ "Classify", "the", "base", "of", "symbolic", "expression", "X", ",", "given", "that", "X", "appears", "in", "context", "CONTEXT", "." ]	[ "loongarch" ]	loongarch1	loongarch_classify_symbolic_expression	loongarch	CPU	GCC	18,761	43	1	[]
[ "<s>", "AMDGPUAAResult", "run", "(", "Function", "&", "F", ",", "AnalysisManager", "<", "Function", ">", "&", "AM", ")", "{", "return", "AMDGPUAAResult", "(", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ",", "Triple", "(", "F", ".", "getParent", "(", ")", "->", "getTargetTriple", "(", ")", ")", ")", ";", "}", "</s>" ]	[ "Run", "the", "analysis", "pass", "over", "a", "function", "and", "produce", "a", "dominator", "tree", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUAliasAnalysis	run	AMDGPU	GPU	LLVM	18,762	43	1	[]
[ "<s>", "bool", "isProfitableToDupForIfCvt", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "NumCycles", ",", "const", "BranchProbability", "&", "Probability", ")", "const", "override", "{", "return", "NumCycles", "==", "1", ";", "}", "</s>" ]	[ "Return", "true", "if", "it", "'s", "profitable", "for", "if-converter", "to", "duplicate", "instructions", "of", "specified", "accumulated", "instruction", "latencies", "in", "the", "specified", "MBB", "to", "enable", "if-conversion", "." ]	[ "ARM", "1" ]	ARMBaseInstrInfo	isProfitableToDupForIfCvt	ARM	CPU	LLVM	18,763	24	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "BPFSubtarget", ">", "(", ")", ";", "return", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";", "}", "</s>" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "BPF", "BPF" ]	BPFISelDAGToDAG10	runOnMachineFunction	BPF	Virtual ISA	LLVM	18,764	30	1	[]
[ "<s>", "static", "int", "loongarch_flatten_aggregate_argument", "(", "const_tree", "type", ",", "loongarch_aggregate_field", "fields", "[", "2", "]", ")", "{", "if", "(", "!", "type", "\|\|", "TREE_CODE", "(", "type", ")", "!=", "RECORD_TYPE", ")", "return", "-", "1", ";", "return", "loongarch_flatten_aggregate_field", "(", "type", ",", "fields", ",", "0", ",", "0", ")", ";", "}", "</s>" ]	[ "Identify", "candidate", "aggregates", "for", "passing", "in", "floating-point", "registers", ".", "Candidates", "have", "at", "most", "two", "fields", "after", "flattening", "." ]	[ "loongarch", "2", "1", "0", "0" ]	loongarch	loongarch_flatten_aggregate_argument	loongarch	CPU	GCC	18,765	43	1	[]
[ "<s>", "EVT", "RISCVTargetLowering", "::", "getOptimalMemOpType", "(", "const", "MemOp", "&", "Op", ",", "const", "AttributeList", "&", "FuncAttributes", ")", "const", "{", "bool", "IsNonZeroMemset", "=", "Op", ".", "isMemset", "(", ")", "&&", "!", "Op", ".", "isZeroMemset", "(", ")", ";", "if", "(", "Subtarget", ".", "hasCheri", "(", ")", "&&", "!", "IsNonZeroMemset", ")", "{", "unsigned", "CapSize", "=", "Subtarget", ".", "typeForCapabilities", "(", ")", ".", "getSizeInBits", "(", ")", "/", "8", ";", "if", "(", "Op", ".", "size", "(", ")", ">=", "CapSize", ")", "{", "Align", "CapAlign", "(", "CapSize", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "__func__", "<<", "\" Size=\"", "<<", "Op", ".", "size", "(", ")", "<<", "\" DstAlign=\"", "<<", "(", "Op", ".", "isFixedDstAlign", "(", ")", "?", "Op", ".", "getDstAlign", "(", ")", ".", "value", "(", ")", ":", "0", ")", "<<", "\" SrcAlign=\"", "<<", "(", "Op", ".", "isMemset", "(", ")", "?", "0", ":", "Op", ".", "getSrcAlign", "(", ")", ".", "value", "(", ")", ")", "<<", "\" CapSize=\"", "<<", "CapSize", "<<", "\"\\n\"", ")", ";", "if", "(", "Op", ".", "isAligned", "(", "CapAlign", ")", ")", "{", "return", "CapType", ";", "}", "else", "if", "(", "!", "Op", ".", "isMemset", "(", ")", ")", "{", "return", "MVT", "::", "isVoid", ";", "}", "}", "}", "return", "TargetLowering", "::", "getOptimalMemOpType", "(", "Op", ",", "FuncAttributes", ")", ";", "}", "</s>" ]	[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]	[ "RISCV", "RISCV", "8", "\" Size=\"", "\" DstAlign=\"", "0", "\" SrcAlign=\"", "0", "\" CapSize=\"", "\"\\n\"", "MVT::isVoid" ]	RISCVISelLowering42	getOptimalMemOpType	RISCV	CPU	LLVM	18,766	188	1	[]
[ "<s>", "static", "bool", "expand_vselect", "(", "rtx", "target", ",", "rtx", "op0", ",", "const", "unsigned", "char", "", "perm", ",", "unsigned", "nelt", ")", "{", "rtx", "rperm", "[", "MAX_VECT_LEN", "]", ",", "x", ";", "unsigned", "i", ";", "for", "(", "i", "=", "0", ";", "i", "<", "nelt", ";", "++", "i", ")", "rperm", "[", "i", "]", "=", "GEN_INT", "(", "perm", "[", "i", "]", ")", ";", "x", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec_v", "(", "nelt", ",", "rperm", ")", ")", ";", "x", "=", "gen_rtx_VEC_SELECT", "(", "GET_MODE", "(", "target", ")", ",", "op0", ",", "x", ")", ";", "x", "=", "gen_rtx_SET", "(", "target", ",", "x", ")", ";", "rtx_insn", "", "insn", "=", "emit_insn", "(", "x", ")", ";", "if", "(", "recog_memoized", "(", "insn", ")", "<", "0", ")", "{", "remove_insn", "(", "insn", ")", ";", "return", "false", ";", "}", "return", "true", ";", "}", "</s>" ]	[ "Construct", "(", "set", "target", "(", "vec_select", "op0", "(", "parallel", "perm", ")", ")", ")", "and", "return", "true", "if", "that", "'s", "a", "valid", "instruction", "in", "the", "active", "ISA", "." ]	[ "ia64", "0", "0" ]	ia64	expand_vselect	ia64	CPU	GCC	18,767	126	1	[]
[ "<s>", "static", "void", "do_cmpb3", "(", "rtx", "dest", ",", "rtx", "src1", ",", "rtx", "src2", ")", "{", "if", "(", "GET_MODE", "(", "dest", ")", "==", "DImode", ")", "emit_insn", "(", "gen_cmpbdi3", "(", "dest", ",", "src1", ",", "src2", ")", ")", ";", "else", "emit_insn", "(", "gen_cmpbsi3", "(", "dest", ",", "src1", ",", "src2", ")", ")", ";", "}", "</s>" ]	[ "Emit", "an", "cmpb", "of", "the", "proper", "mode", "for", "DEST", ".", "DEST", "is", "the", "destination", "register", "for", "the", "cmpb", ".", "SRC1", "is", "the", "first", "input", ".", "SRC2", "is", "the", "second", "input", ".", "Computes", "cmpb", "of", "SRC1", ",", "SRC2", "." ]	[ "rs6000" ]	rs6000-string	do_cmpb3	rs6000	CPU	GCC	18,768	49	1	[]
[ "<s>", "static", "tree", "nvptx_handle_shared_attribute", "(", "tree", "", "node", ",", "tree", "name", ",", "tree", "ARG_UNUSED", "(", "args", ")", ",", "int", "ARG_UNUSED", "(", "flags", ")", ",", "bool", "", "no_add_attrs", ")", "{", "tree", "decl", "=", "", "node", ";", "if", "(", "TREE_CODE", "(", "decl", ")", "!=", "VAR_DECL", ")", "{", "error", "(", "\"%qE attribute only applies to variables\"", ",", "name", ")", ";", "", "no_add_attrs", "=", "true", ";", "}", "else", "if", "(", "!", "(", "TREE_PUBLIC", "(", "decl", ")", "\|\|", "TREE_STATIC", "(", "decl", ")", ")", ")", "{", "error", "(", "\"%qE attribute not allowed with auto storage class\"", ",", "name", ")", ";", "*", "no_add_attrs", "=", "true", ";", "}", "return", "NULL_TREE", ";", "}", "</s>" ]	[ "Handle", "a", "``", "shared", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]	[ "nvptx", "\"%qE attribute only applies to variables\"", "\"%qE attribute not allowed with auto storage class\"" ]	nvptx	nvptx_handle_shared_attribute	nvptx	GPU	GCC	18,769	91	1	[]
[ "<s>", "bool", "DLXRegisterInfo", "::", "trackLivenessAfterRegAlloc", "(", "const", "MachineFunction", "&", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "live-ins", "should", "be", "tracked", "after", "register", "allocation", "." ]	[ "DLX", "DLX" ]	DLXRegisterInfo	trackLivenessAfterRegAlloc	DLX	CPU	LLVM	18,770	15	1	[]
[ "<s>", "bool", "canOpTrap", "(", "unsigned", "Op", ",", "EVT", "VT", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "operation", "can", "trap", "for", "the", "value", "type", "." ]	[ "Z80old" ]	Z80oldISelLowering	canOpTrap	Z80old	MPU	LLVM	18,771	16	1	[]
[ "<s>", "const", "char", "", "avr_devicespecs_file", "(", "int", "argc", ",", "const", "char", "", "", "argv", ")", "{", "const", "char", "", "mmcu", "=", "NULL", ";", "if", "(", "verbose_flag", ")", "fnotice", "(", "stderr", ",", "\"Running spec function '%s' with %d args\\n\\n\"", ",", "__FUNCTION__", ",", "argc", ")", ";", "switch", "(", "argc", ")", "{", "case", "0", ":", "fatal_error", "(", "input_location", ",", "\"bad usage of spec function %qs\"", ",", "\"device-specs-file\"", ")", ";", "return", "X_NODEVLIB", ";", "case", "1", ":", "if", "(", "0", "==", "strcmp", "(", "\"device-specs\"", ",", "argv", "[", "0", "]", ")", ")", "{", "return", "X_NODEVLIB", ";", "}", "mmcu", "=", "AVR_MMCU_DEFAULT", ";", "break", ";", "default", ":", "mmcu", "=", "argv", "[", "1", "]", ";", "for", "(", "int", "i", "=", "2", ";", "i", "<", "argc", ";", "i", "++", ")", "if", "(", "0", "!=", "strcmp", "(", "mmcu", ",", "argv", "[", "i", "]", ")", ")", "{", "error", "(", "\"specified option %qs more than once\"", ",", "\"-mmcu\"", ")", ";", "return", "X_NODEVLIB", ";", "}", "break", ";", "}", "for", "(", "const", "char", "", "s", "=", "mmcu", ";", "", "s", ";", "s", "++", ")", "if", "(", "!", "ISALNUM", "(", "", "s", ")", "&&", "'-'", "!=", "", "s", "&&", "'_'", "!=", "", "s", ")", "{", "error", "(", "\"strange device name %qs after %qs: bad character %qc\"", ",", "mmcu", ",", "\"-mmcu=\"", ",", "", "s", ")", ";", "return", "X_NODEVLIB", ";", "}", "return", "concat", "(", "\"-specs=device-specs\"", ",", "dir_separator_str", ",", "\"specs-\"", ",", "mmcu", ",", "\"%s\"", "\" %{mmcu=avr:\"", "X_NODEVLIB", "\"} %{!mmcu=:\"", "X_NODEVLIB", "\"}\"", ",", "\" \"", "X_NODEVLIB", ",", "NULL", ")", ";", "}", "</s>" ]	[ "Implement", "spec", "function", "`", "device-specs-file麓", ".", "Compose", "-specs=", "<", "specs-file-name", ">", "%", "s", ".", "If", "everything", "went", "well", "then", "argv", "[", "0", "]", "is", "the", "inflated", "(", "absolute", ")", "specs", "directory", "and", "argv", "[", "1", "]", "is", "a", "device", "or", "core", "name", "as", "supplied", "by", "-mmcu=", "*", ".", "When", "building", "GCC", "the", "path", "might", "be", "relative", "." ]	[ "avr", "\"Running spec function '%s' with %d args\\n\\n\"", "0", "\"bad usage of spec function %qs\"", "\"device-specs-file\"", "1", "0", "\"device-specs\"", "0", "1", "2", "0", "\"specified option %qs more than once\"", "\"-mmcu\"", "\"strange device name %qs after %qs: bad character %qc\"", "\"-mmcu=\"", "\"-specs=device-specs\"", "\"specs-\"", "\"%s\"", "\" %{mmcu=avr:\"", "\"} %{!mmcu=:\"", "\"}\"", "\" \"" ]	driver-avr4	avr_devicespecs_file	avr	MPU	GCC	18,772	213	1	[]
[ "<s>", "const", "uint32_t", "*", "AArch64RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "bool", "SCS", "=", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "ShadowCallStack", ")", ";", "if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "SCS", "?", "CSR_AArch64_NoRegs_SCS_RegMask", ":", "CSR_AArch64_NoRegs_RegMask", ";", "if", "(", "CC", "==", "CallingConv", "::", "AnyReg", ")", "return", "SCS", "?", "CSR_AArch64_AllRegs_SCS_RegMask", ":", "CSR_AArch64_AllRegs_RegMask", ";", "if", "(", "CC", "==", "CallingConv", "::", "CXX_FAST_TLS", ")", "return", "SCS", "?", "CSR_AArch64_CXX_TLS_Darwin_SCS_RegMask", ":", "CSR_AArch64_CXX_TLS_Darwin_RegMask", ";", "if", "(", "CC", "==", "CallingConv", "::", "AArch64_VectorCall", ")", "return", "SCS", "?", "CSR_AArch64_AAVPCS_SCS_RegMask", ":", "CSR_AArch64_AAVPCS_RegMask", ";", "if", "(", "CC", "==", "CallingConv", "::", "AArch64_SVE_VectorCall", ")", "return", "CSR_AArch64_SVE_AAPCS_RegMask", ";", "if", "(", "MF", ".", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ".", "getTargetLowering", "(", ")", "->", "supportSwiftError", "(", ")", "&&", "MF", ".", "getFunction", "(", ")", ".", "getAttributes", "(", ")", ".", "hasAttrSomewhere", "(", "Attribute", "::", "SwiftError", ")", ")", "return", "SCS", "?", "CSR_AArch64_AAPCS_SwiftError_SCS_RegMask", ":", "CSR_AArch64_AAPCS_SwiftError_RegMask", ";", "if", "(", "CC", "==", "CallingConv", "::", "PreserveMost", ")", "return", "SCS", "?", "CSR_AArch64_RT_MostRegs_SCS_RegMask", ":", "CSR_AArch64_RT_MostRegs_RegMask", ";", "else", "return", "SCS", "?", "CSR_AArch64_AAPCS_SCS_RegMask", ":", "CSR_AArch64_AAPCS_RegMask", ";", "}", "</s>" ]	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64RegisterInfo62	getCallPreservedMask	AArch64	CPU	LLVM	18,773	173	1	[]
[ "<s>", "FastISel", "", "ARM", "::", "createFastISel", "(", "FunctionLoweringInfo", "&", "funcInfo", ")", "{", "const", "TargetMachine", "&", "TM", "=", "funcInfo", ".", "MF", "->", "getTarget", "(", ")", ";", "const", "ARMSubtarget", "", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ";", "if", "(", "Subtarget", "->", "isTargetIOS", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "new", "ARMFastISel", "(", "funcInfo", ")", ";", "return", "0", ";", "}", "</s>" ]	[ "This", "method", "returns", "a", "target", "specific", "FastISel", "object", ",", "or", "null", "if", "the", "target", "does", "not", "support", "``", "fast", "''", "ISel", "." ]	[ "ARM", "ARM::createFastISel", "ARM", "ARM", "ARM", "0" ]	ARMFastISel28	createFastISel	ARM	CPU	LLVM	18,774	65	1	[]
[ "<s>", "void", "m32c_conditional_register_usage", "(", "void", ")", "{", "int", "memregs", ";", "int", "i", ";", "if", "(", "0", "<=", "target_memregs", "&&", "target_memregs", "<=", "16", ")", "{", "for", "(", "i", "=", "target_memregs", "/", "2", ";", "i", "<", "8", ";", "i", "++", ")", "{", "fixed_regs", "[", "MEM0_REGNO", "+", "i", "]", "=", "1", ";", "CLEAR_HARD_REG_BIT", "(", "reg_class_contents", "[", "MEM_REGS", "]", ",", "MEM0_REGNO", "+", "i", ")", ";", "}", "}", "if", "(", "TARGET_A24", ")", "{", "call_used_regs", "[", "R1_REGNO", "]", "=", "0", ";", "call_used_regs", "[", "R2_REGNO", "]", "=", "0", ";", "call_used_regs", "[", "R3_REGNO", "]", "=", "0", ";", "call_used_regs", "[", "A0_REGNO", "]", "=", "0", ";", "call_used_regs", "[", "A1_REGNO", "]", "=", "0", ";", "}", "}", "</s>" ]	[ "Implements", "CONDITIONAL_REGISTER_USAGE", ".", "We", "adjust", "the", "number", "of", "available", "memregs", ",", "and", "select", "which", "registers", "need", "to", "be", "preserved", "across", "calls", "based", "on", "the", "chip", "family", "." ]	[ "m32c", "0", "16", "2", "8", "1", "0", "0", "0", "0", "0" ]	m32c2	m32c_conditional_register_usage	m32c	MPU	GCC	18,775	104	1	[]
[ "<s>", "int", "m32c_expand_movcc", "(", "rtx", "*", "operands", ")", "{", "rtx", "rel", "=", "operands", "[", "1", "]", ";", "if", "(", "GET_CODE", "(", "rel", ")", "!=", "EQ", "&&", "GET_CODE", "(", "rel", ")", "!=", "NE", ")", "return", "1", ";", "if", "(", "GET_CODE", "(", "operands", "[", "2", "]", ")", "!=", "CONST_INT", "\|\|", "GET_CODE", "(", "operands", "[", "3", "]", ")", "!=", "CONST_INT", ")", "return", "1", ";", "if", "(", "GET_CODE", "(", "rel", ")", "==", "NE", ")", "{", "rtx", "tmp", "=", "operands", "[", "2", "]", ";", "operands", "[", "2", "]", "=", "operands", "[", "3", "]", ";", "operands", "[", "3", "]", "=", "tmp", ";", "rel", "=", "gen_rtx_EQ", "(", "GET_MODE", "(", "rel", ")", ",", "XEXP", "(", "rel", ",", "0", ")", ",", "XEXP", "(", "rel", ",", "1", ")", ")", ";", "}", "emit_move_insn", "(", "operands", "[", "0", "]", ",", "gen_rtx_IF_THEN_ELSE", "(", "GET_MODE", "(", "operands", "[", "0", "]", ")", ",", "rel", ",", "operands", "[", "2", "]", ",", "operands", "[", "3", "]", ")", ")", ";", "return", "0", ";", "}", "</s>" ]	[ "Pattern", "Output", "Functions" ]	[ "m32c", "1", "1", "2", "3", "1", "2", "2", "3", "3", "0", "1", "0", "0", "2", "3", "0" ]	m32c	m32c_expand_movcc	m32c	MPU	GCC	18,776	155	1	[]
[ "<s>", "unsigned", "X86TargetLowering", "::", "getNumRegistersForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", "==", "MVT", "::", "v32i1", "&&", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "!", "Subtarget", ".", "hasBWI", "(", ")", ")", "return", "1", ";", "return", "TargetLowering", "::", "getNumRegistersForCallingConv", "(", "Context", ",", "CC", ",", "VT", ")", ";", "}", "</s>" ]	[ "Certain", "targets", "require", "unusual", "breakdowns", "of", "certain", "types", "." ]	[ "X86", "X86", "MVT::v32i1", "1" ]	X86ISelLowering (2)8	getNumRegistersForCallingConv	X86	CPU	LLVM	18,777	56	1	[]
[ "<s>", "void", "PPCHazardRecognizer970", "::", "EmitInstruction", "(", "SUnit", "", "SU", ")", "{", "MachineInstr", "", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "if", "(", "MI", "->", "isDebugValue", "(", ")", ")", "return", ";", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "bool", "isFirst", ",", "isSingle", ",", "isCracked", ",", "isLoad", ",", "isStore", ";", "PPCII", "::", "PPC970_Unit", "InstrType", "=", "GetInstrType", "(", "Opcode", ",", "isFirst", ",", "isSingle", ",", "isCracked", ",", "isLoad", ",", "isStore", ")", ";", "if", "(", "InstrType", "==", "PPCII", "::", "PPC970_Pseudo", ")", "return", ";", "if", "(", "Opcode", "==", "PPC", "::", "MTCTR", "\|\|", "Opcode", "==", "PPC", "::", "MTCTR8", ")", "HasCTRSet", "=", "true", ";", "if", "(", "isStore", "&&", "NumStores", "<", "4", "&&", "!", "MI", "->", "memoperands_empty", "(", ")", ")", "{", "MachineMemOperand", "", "MO", "=", "", "MI", "->", "memoperands_begin", "(", ")", ";", "StoreSize", "[", "NumStores", "]", "=", "MO", "->", "getSize", "(", ")", ";", "StoreOffset", "[", "NumStores", "]", "=", "MO", "->", "getOffset", "(", ")", ";", "StoreValue", "[", "NumStores", "]", "=", "MO", "->", "getValue", "(", ")", ";", "++", "NumStores", ";", "}", "if", "(", "InstrType", "==", "PPCII", "::", "PPC970_BRU", "\|\|", "isSingle", ")", "NumIssued", "=", "4", ";", "++", "NumIssued", ";", "if", "(", "isCracked", ")", "++", "NumIssued", ";", "if", "(", "NumIssued", "==", "5", ")", "EndDispatchGroup", "(", ")", ";", "}", "</s>" ]	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "PowerPC", "PPC", "PPCII::PPC970_Unit", "PPCII::PPC970_Pseudo", "PPC::MTCTR", "PPC::MTCTR8", "4", "PPCII::PPC970_BRU", "4", "5" ]	PPCHazardRecognizers15	EmitInstruction	PowerPC	CPU	LLVM	18,778	197	1	[]
[ "<s>", "void", "SparcTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "dl", "(", "N", ")", ";", "RTLIB", "::", "Libcall", "libCall", "=", "RTLIB", "::", "UNKNOWN_LIBCALL", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Do not know how to custom type legalize this operation!\"", ")", ";", "case", "ISD", "::", "FP_TO_SINT", ":", "case", "ISD", "::", "FP_TO_UINT", ":", "if", "(", "N", "->", "getOperand", "(", "0", ")", ".", "getValueType", "(", ")", "!=", "MVT", "::", "f128", "\|\|", "N", "->", "getValueType", "(", "0", ")", "!=", "MVT", "::", "i64", ")", "return", ";", "libCall", "=", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "FP_TO_SINT", ")", "?", "RTLIB", "::", "FPTOSINT_F128_I64", ":", "RTLIB", "::", "FPTOUINT_F128_I64", ")", ";", "Results", ".", "push_back", "(", "LowerF128Op", "(", "SDValue", "(", "N", ",", "0", ")", ",", "DAG", ",", "getLibcallName", "(", "libCall", ")", ",", "1", ")", ")", ";", "return", ";", "case", "ISD", "::", "SINT_TO_FP", ":", "case", "ISD", "::", "UINT_TO_FP", ":", "if", "(", "N", "->", "getValueType", "(", "0", ")", "!=", "MVT", "::", "f128", "\|\|", "N", "->", "getOperand", "(", "0", ")", ".", "getValueType", "(", ")", "!=", "MVT", "::", "i64", ")", "return", ";", "libCall", "=", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "SINT_TO_FP", ")", "?", "RTLIB", "::", "SINTTOFP_I64_F128", ":", "RTLIB", "::", "UINTTOFP_I64_F128", ")", ";", "Results", ".", "push_back", "(", "LowerF128Op", "(", "SDValue", "(", "N", ",", "0", ")", ",", "DAG", ",", "getLibcallName", "(", "libCall", ")", ",", "1", ")", ")", ";", "return", ";", "}", "}", "</s>" ]	[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]	[ "Sparc", "Sparc", "\"Do not know how to custom type legalize this operation!\"", "ISD::FP_TO_SINT", "ISD::FP_TO_UINT", "0", "MVT::f128", "0", "MVT::i64", "ISD::FP_TO_SINT", "0", "1", "ISD::SINT_TO_FP", "ISD::UINT_TO_FP", "0", "MVT::f128", "0", "MVT::i64", "ISD::SINT_TO_FP", "0", "1" ]	SparcISelLowering18	ReplaceNodeResults	Sparc	CPU	LLVM	18,779	235	1	[]
[ "<s>", "void", "SparcFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "SparcMachineFunctionInfo", "", "FuncInfo", "=", "MF", ".", "getInfo", "<", "SparcMachineFunctionInfo", ">", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "const", "SparcInstrInfo", "&", "TII", "=", "", "static_cast", "<", "const", "SparcInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "assert", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "SP", "::", "RETL", "&&", "\"Can only put epilog before 'retl' instruction!\"", ")", ";", "if", "(", "!", "FuncInfo", "->", "isLeafProc", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "SP", "::", "RESTORErr", ")", ",", "SP", "::", "G0", ")", ".", "addReg", "(", "SP", "::", "G0", ")", ".", "addReg", "(", "SP", "::", "G0", ")", ";", "return", ";", "}", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int", "NumBytes", "=", "(", "int", ")", "MFI", ".", "getStackSize", "(", ")", ";", "if", "(", "NumBytes", "==", "0", ")", "return", ";", "emitSPAdjustment", "(", "MF", ",", "MBB", ",", "MBBI", ",", "NumBytes", ",", "SP", "::", "ADDrr", ",", "SP", "::", "ADDri", ")", ";", "}", "</s>" ]	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "SP::RETL", "\"Can only put epilog before 'retl' instruction!\"", "SP::RESTORErr", "SP::G0", "SP::G0", "SP::G0", "0", "SP", "SP::ADDrr", "SP::ADDri" ]	SparcFrameLowering (2)1	emitEpilogue	Sparc	CPU	LLVM	18,780	186	1	[]
[ "<s>", "unsigned", "X86InstrInfo", "::", "getGlobalBaseReg", "(", "MachineFunction", "", "MF", ")", "const", "{", "assert", "(", "(", "!", "Subtarget", ".", "is64Bit", "(", ")", "\|\|", "MF", "->", "getTarget", "(", ")", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Medium", "\|\|", "MF", "->", "getTarget", "(", ")", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", ")", "&&", "\"X86-64 PIC uses RIP relative addressing\"", ")", ";", "X86MachineFunctionInfo", "", "X86FI", "=", "MF", "->", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", ";", "Register", "GlobalBaseReg", "=", "X86FI", "->", "getGlobalBaseReg", "(", ")", ";", "if", "(", "GlobalBaseReg", "!=", "0", ")", "return", "GlobalBaseReg", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", "->", "getRegInfo", "(", ")", ";", "GlobalBaseReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "Subtarget", ".", "is64Bit", "(", ")", "?", "&", "X86", "::", "GR64_NOSPRegClass", ":", "&", "X86", "::", "GR32_NOSPRegClass", ")", ";", "X86FI", "->", "setGlobalBaseReg", "(", "GlobalBaseReg", ")", ";", "return", "GlobalBaseReg", ";", "}", "</s>" ]	[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]	[ "X86", "X86", "\"X86-64 PIC uses RIP relative addressing\"", "X86", "X86", "X86", "X86", "0", "X86::GR64_NOSPRegClass", "X86::GR32_NOSPRegClass", "X86" ]	X86InstrInfo (2)3	getGlobalBaseReg	X86	CPU	LLVM	18,781	128	1	[]
[ "<s>", "lm32_return_addr_rtx", "(", "count", ",", "frame", ")", "{", "{", "FRAME_POINTER_REGNUM", ",", "STACK_POINTER_REGNUM", "}", ",", "\\", "{", "ARG_POINTER_REGNUM", ",", "STACK_POINTER_REGNUM", "}", ",", "\\", "}", "(", "OFFSET", ")", "=", "lm32_compute_initial_elimination_offset", "(", "FROM", ",", "TO", ")", "(", "CUM", ")", "=", "0", "(", "(", "(", "r", ")", ">=", "LM32_FIRST_ARG_REG", ")", "&&", "(", "(", "r", ")", "<=", "LM32_NUM_ARG_REGS", ")", ")", "gen_rtx_REG", "(", "(", "INTEGRAL_TYPE_P", "(", "VALTYPE", ")", "\\", "&&", "TYPE_PRECISION", "(", "VALTYPE", ")", "<", "BITS_PER_WORD", ")", "\\", "?", "word_mode", "\\", ":", "TYPE_MODE", "(", "VALTYPE", ")", ",", "\\", "RV_REGNUM", ")", "LM32_NUM_INTS", "(", "(", "MODE", ")", "==", "BLKmode", "?", "\\", "int_size_in_bytes", "(", "TYPE", ")", ":", "GET_MODE_SIZE", "(", "MODE", ")", ")", "(", "(", "GET_CODE", "(", "X", ")", "==", "LABEL_REF", "\|\|", "GET_CODE", "(", "X", ")", "==", "SYMBOL_REF", "\\", "\|\|", "GET_CODE", "(", "X", ")", "==", "CONST_INT", "\|\|", "GET_CODE", "(", "X", ")", "==", "HIGH", "\\", "\|\|", "(", "GET_CODE", "(", "X", ")", "==", "CONST", ")", ")", ")", "(", "REGNO_OK_FOR_BASE_P", "(", "REGNO", "(", "X", ")", ")", ")", "(", "G_REG_P", "(", "REGNO", "(", "X", ")", ")", "\|\|", "!", "HARD_REGISTER_NUM_P", "(", "REGNO", "(", "X", ")", ")", ")", "(", "!", "(", "nonpic_symbol_mentioned_p", "(", "X", ")", ")", ")", "do", "{", "\\", "fputc", "(", "'\\t'", ",", "FILE", ")", ";", "\\", "assemble_name", "(", "FILE", ",", "LABEL1", ")", ";", "\\", "fputs", "(", "\" = \"", ",", "FILE", ")", ";", "\\", "assemble_name", "(", "FILE", ",", "LABEL2", ")", ";", "\\", "fputc", "(", "'\\n'", ",", "FILE", ")", ";", "\\", "}", "while", "(", "0", ")", "do", "{", "\\", "if", "(", "(", "SIZE", ")", "<=", "(", "unsigned", "HOST_WIDE_INT", ")", "g_switch_value", ")", "\\", "switch_to_section", "(", "sbss_section", ")", ";", "\\", "else", "\\", "switch_to_section", "(", "bss_section", ")", ";", "\\", "ASM_OUTPUT_TYPE_DIRECTIVE", "(", "FILE", ",", "NAME", ",", "\"object\"", ")", ";", "\\", "if", "(", "!", "flag_inhibit_size_directive", ")", "\\", "ASM_OUTPUT_SIZE_DIRECTIVE", "(", "FILE", ",", "NAME", ",", "SIZE", ")", ";", "\\", "ASM_OUTPUT_ALIGN", "(", "(", "FILE", ")", ",", "exact_log2", "(", "(", "ALIGN", ")", "/", "BITS_PER_UNIT", ")", ")", ";", "\\", "ASM_OUTPUT_LABEL", "(", "FILE", ",", "NAME", ")", ";", "\\", "ASM_OUTPUT_SKIP", "(", "(", "FILE", ")", ",", "(", "SIZE", ")", "?", "(", "SIZE", ")", ":", "1", ")", ";", "\\", "}", "while", "(", "0", ")", "do", "\\", "{", "\\", "if", "(", "(", "SIZE", ")", "<=", "(", "unsigned", "HOST_WIDE_INT", ")", "g_switch_value", ")", "\\", "{", "\\", "switch_to_section", "(", "sbss_section", ")", ";", "\\", "(", "*", "targetm", ".", "asm_out", ".", "globalize_label", ")", "(", "FILE", ",", "NAME", ")", ";", "\\", "ASM_OUTPUT_TYPE_DIRECTIVE", "(", "FILE", ",", "NAME", ",", "\"object\"", ")", ";", "\\", "if", "(", "!", "flag_inhibit_size_directive", ")", "\\", "ASM_OUTPUT_SIZE_DIRECTIVE", "(", "FILE", ",", "NAME", ",", "SIZE", ")", ";", "\\", "ASM_OUTPUT_ALIGN", "(", "(", "FILE", ")", ",", "exact_log2", "(", "(", "ALIGN", ")", "/", "BITS_PER_UNIT", ")", ")", ";", "\\", "ASM_OUTPUT_LABEL", "(", "FILE", ",", "NAME", ")", ";", "\\", "ASM_OUTPUT_SKIP", "(", "(", "FILE", ")", ",", "(", "SIZE", ")", "?", "(", "SIZE", ")", ":", "1", ")", ";", "\\", "}", "</s>" ]	[ "Support", "function", "to", "determine", "the", "return", "address", "of", "the", "function", "'count", "'", "frames", "back", "up", "the", "stack", "." ]	[ "lm32", "0", "\" = \"", "0", "\"object\"", "1", "0", "\"object\"", "1" ]	lm32	lm32_return_addr_rtx	lm32	MPU	GCC	18,782	442	1	[]
[ "<s>", "static", "void", "swap_reorder", "(", "rtx_insn", "", "", "a", ",", "int", "n", ")", "{", "rtx_insn", "*", "insn", "=", "a", "[", "n", "-", "1", "]", ";", "int", "i", "=", "n", "-", "2", ";", "while", "(", "i", ">=", "0", "&&", "rank_for_reorder", "(", "a", "+", "i", ",", "&", "insn", ")", ">=", "0", ")", "{", "a", "[", "i", "+", "1", "]", "=", "a", "[", "i", "]", ";", "i", "-=", "1", ";", "}", "a", "[", "i", "+", "1", "]", "=", "insn", ";", "}", "</s>" ]	[ "Resort", "the", "array", "A", "in", "which", "only", "element", "at", "index", "N", "may", "be", "out", "of", "order", "." ]	[ "sh", "1", "2", "0", "0", "1", "1", "1" ]	sh	swap_reorder	sh	CPU	GCC	18,783	77	1	[]
[ "<s>", "static", "unsigned", "getReg", "(", "const", "MCDisassembler", "", "D", ",", "unsigned", "RC", ",", "unsigned", "RegNo", ")", "{", "const", "MCRegisterInfo", "", "RegInfo", "=", "D", "->", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "return", "*", "(", "RegInfo", "->", "getRegClass", "(", "RC", ")", ".", "begin", "(", ")", "+", "RegNo", ")", ";", "}", "</s>" ]	[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]	[ "Mips" ]	MipsDisassembler40	getReg	Mips	CPU	LLVM	18,784	49	1	[]
[ "<s>", "void", "AlphaRegisterInfo", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "MachineFrameInfo", "", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "DebugLoc", "dl", "=", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ")", ";", "bool", "FP", "=", "hasFP", "(", "MF", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Alpha", "::", "LDAHg", ")", ",", "Alpha", "::", "R29", ")", ".", "addGlobalAddress", "(", "MF", ".", "getFunction", "(", ")", ")", ".", "addReg", "(", "Alpha", "::", "R27", ")", ".", "addImm", "(", "++", "curgpdist", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Alpha", "::", "LDAg", ")", ",", "Alpha", "::", "R29", ")", ".", "addGlobalAddress", "(", "MF", ".", "getFunction", "(", ")", ")", ".", "addReg", "(", "Alpha", "::", "R29", ")", ".", "addImm", "(", "curgpdist", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Alpha", "::", "ALTENT", ")", ")", ".", "addGlobalAddress", "(", "MF", ".", "getFunction", "(", ")", ")", ";", "long", "NumBytes", "=", "MFI", "->", "getStackSize", "(", ")", ";", "if", "(", "FP", ")", "NumBytes", "+=", "8", ";", "if", "(", "NumBytes", "==", "0", ")", "return", ";", "unsigned", "Align", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", "->", "getStackAlignment", "(", ")", ";", "NumBytes", "=", "(", "NumBytes", "+", "Align", "-", "1", ")", "/", "Align", "", "Align", ";", "MFI", "->", "setStackSize", "(", "NumBytes", ")", ";", "NumBytes", "=", "-", "NumBytes", ";", "if", "(", "NumBytes", ">=", "IMM_LOW", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Alpha", "::", "LDA", ")", ",", "Alpha", "::", "R30", ")", ".", "addImm", "(", "NumBytes", ")", ".", "addReg", "(", "Alpha", "::", "R30", ")", ";", "}", "else", "if", "(", "getUpper16", "(", "NumBytes", ")", ">=", "IMM_LOW", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Alpha", "::", "LDAH", ")", ",", "Alpha", "::", "R30", ")", ".", "addImm", "(", "getUpper16", "(", "NumBytes", ")", ")", ".", "addReg", "(", "Alpha", "::", "R30", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Alpha", "::", "LDA", ")", ",", "Alpha", "::", "R30", ")", ".", "addImm", "(", "getLower16", "(", "NumBytes", ")", ")", ".", "addReg", "(", "Alpha", "::", "R30", ")", ";", "}", "else", "{", "report_fatal_error", "(", "\"Too big a stack frame at \"", "+", "Twine", "(", "NumBytes", ")", ")", ";", "}", "if", "(", "FP", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Alpha", "::", "STQ", ")", ")", ".", "addReg", "(", "Alpha", "::", "R15", ")", ".", "addImm", "(", "0", ")", ".", "addReg", "(", "Alpha", "::", "R30", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Alpha", "::", "BISr", ")", ",", "Alpha", "::", "R15", ")", ".", "addReg", "(", "Alpha", "::", "R30", ")", ".", "addReg", "(", "Alpha", "::", "R30", ")", ";", "}", "}", "</s>" ]	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "Alpha", "Alpha", "Alpha::LDAHg", "Alpha::R29", "Alpha::R27", "Alpha::LDAg", "Alpha::R29", "Alpha::R29", "Alpha::ALTENT", "8", "0", "1", "Alpha::LDA", "Alpha::R30", "Alpha::R30", "Alpha::LDAH", "Alpha::R30", "Alpha::R30", "Alpha::LDA", "Alpha::R30", "Alpha::R30", "\"Too big a stack frame at \"", "Alpha::STQ", "Alpha::R15", "0", "Alpha::R30", "Alpha::BISr", "Alpha::R15", "Alpha::R30", "Alpha::R30" ]	AlphaRegisterInfo1	emitPrologue	Alpha	MPU	LLVM	18,785	476	1	[]
[ "<s>", "static", "bool", "classof", "(", "const", "MCExpr", "*", "E", ")", "{", "return", "E", "->", "getKind", "(", ")", "==", "MCExpr", "::", "Target", ";", "}", "</s>" ]	[ "Methods", "for", "support", "type", "inquiry", "through", "isa", ",", "cast", ",", "and", "dyn_cast", ":" ]	[ "DLX" ]	DLXMCExpr	classof	DLX	CPU	LLVM	18,786	22	1	[]
[ "<s>", "MachineBasicBlock", "", "SparcTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "", "MI", ",", "MachineBasicBlock", "", "BB", ")", "const", "{", "const", "TargetInstrInfo", "&", "TII", "=", "", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "unsigned", "BROpcode", ";", "unsigned", "CC", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unknown SELECT_CC!\"", ")", ";", "case", "SP", "::", "SELECT_CC_Int_ICC", ":", "case", "SP", "::", "SELECT_CC_FP_ICC", ":", "case", "SP", "::", "SELECT_CC_DFP_ICC", ":", "BROpcode", "=", "SP", "::", "BCOND", ";", "break", ";", "case", "SP", "::", "SELECT_CC_Int_FCC", ":", "case", "SP", "::", "SELECT_CC_FP_FCC", ":", "case", "SP", "::", "SELECT_CC_DFP_FCC", ":", "BROpcode", "=", "SP", "::", "FBCOND", ";", "break", ";", "}", "CC", "=", "(", "SPCC", "::", "CondCodes", ")", "MI", "->", "getOperand", "(", "3", ")", ".", "getImm", "(", ")", ";", "const", "BasicBlock", "", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "BB", ";", "++", "It", ";", "MachineBasicBlock", "", "thisMBB", "=", "BB", ";", "MachineFunction", "", "F", "=", "BB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "", "copy0MBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "", "sinkMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "sinkMBB", "->", "splice", "(", "sinkMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "sinkMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "copy0MBB", ")", ";", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", ".", "get", "(", "BROpcode", ")", ")", ".", "addMBB", "(", "sinkMBB", ")", ".", "addImm", "(", "CC", ")", ";", "F", "->", "insert", "(", "It", ",", "copy0MBB", ")", ";", "F", "->", "insert", "(", "It", ",", "sinkMBB", ")", ";", "BB", "=", "copy0MBB", ";", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "BB", "=", "sinkMBB", ";", "BuildMI", "(", "", "BB", ",", "BB", "->", "begin", "(", ")", ",", "dl", ",", "TII", ".", "get", "(", "SP", "::", "PHI", ")", ",", "MI", "->", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "2", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "copy0MBB", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "1", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "thisMBB", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "return", "BB", ";", "}", "</s>" ]	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "Sparc", "Sparc", "\"Unknown SELECT_CC!\"", "SP::SELECT_CC_Int_ICC", "SP::SELECT_CC_FP_ICC", "SP::SELECT_CC_DFP_ICC", "SP::BCOND", "SP::SELECT_CC_Int_FCC", "SP::SELECT_CC_FP_FCC", "SP::SELECT_CC_DFP_FCC", "SP::FBCOND", "SPCC::CondCodes", "3", "SP::PHI", "0", "2", "1" ]	SparcISelLowering32	EmitInstrWithCustomInserter	Sparc	CPU	LLVM	18,787	376	1	[]
[ "<s>", "bool", "PIC16AsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "this", "->", "MF", "=", "&", "MF", ";", "SetupMachineFunction", "(", "MF", ")", ";", "const", "Function", "", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "CurrentFnName", "=", "Mang", "->", "getValueName", "(", "F", ")", ";", "EmitFunctionFrame", "(", "MF", ")", ";", "DbgInfo", ".", "EmitFunctBeginDI", "(", "F", ")", ";", "EmitAutos", "(", "CurrentFnName", ")", ";", "const", "char", "", "codeSection", "=", "PAN", "::", "getCodeSectionName", "(", "CurrentFnName", ")", ".", "c_str", "(", ")", ";", "const", "Section", "*", "fCodeSection", "=", "TAI", "->", "getNamedSection", "(", "codeSection", ",", "SectionFlags", "::", "Code", ")", ";", "O", "<<", "\"\\n\"", ";", "SwitchToSection", "(", "fCodeSection", ")", ";", "O", "<<", "\"\\tretlw low(\"", "<<", "PAN", "::", "getFrameLabel", "(", "CurrentFnName", ")", "<<", "\")\\n\"", ";", "O", "<<", "\"\\tretlw high(\"", "<<", "PAN", "::", "getFrameLabel", "(", "CurrentFnName", ")", "<<", "\")\\n\"", ";", "O", "<<", "CurrentFnName", "<<", "\":\\n\"", ";", "unsigned", "CurLine", "=", "0", ";", "O", "<<", "\"\\n\"", ";", "for", "(", "MachineFunction", "::", "const_iterator", "I", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "!=", "MF", ".", "begin", "(", ")", ")", "{", "printBasicBlockLabel", "(", "I", ",", "true", ")", ";", "O", "<<", "'\\n'", ";", "}", "for", "(", "MachineBasicBlock", "::", "const_iterator", "II", "=", "I", "->", "begin", "(", ")", ",", "E", "=", "I", "->", "end", "(", ")", ";", "II", "!=", "E", ";", "++", "II", ")", "{", "const", "DebugLoc", "DL", "=", "II", "->", "getDebugLoc", "(", ")", ";", "if", "(", "!", "DL", ".", "isUnknown", "(", ")", ")", "{", "unsigned", "line", "=", "MF", ".", "getDebugLocTuple", "(", "DL", ")", ".", "Line", ";", "if", "(", "line", "!=", "CurLine", ")", "{", "O", "<<", "\"\\t.line \"", "<<", "line", "<<", "\"\\n\"", ";", "CurLine", "=", "line", ";", "}", "}", "printMachineInstruction", "(", "II", ")", ";", "}", "}", "DbgInfo", ".", "EmitFunctEndDI", "(", "F", ",", "CurLine", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "PIC16", "PIC16", "\"\\n\"", "\"\\tretlw low(\"", "\")\\n\"", "\"\\tretlw high(\"", "\")\\n\"", "\":\\n\"", "0", "\"\\n\"", "\"\\t.line \"", "\"\\n\"" ]	PIC16AsmPrinter2	runOnMachineFunction	PIC16	MPU	LLVM	18,788	295	1	[]
[ "<s>", "bool", "mep_secondary_memory_needed", "(", "enum", "reg_class", "rclass1", ",", "enum", "reg_class", "rclass2", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "!", "mep_have_core_copro_moves_p", ")", "{", "if", "(", "reg_classes_intersect_p", "(", "rclass1", ",", "CR_REGS", ")", "&&", "reg_classes_intersect_p", "(", "rclass2", ",", "GENERAL_REGS", ")", ")", "return", "true", ";", "if", "(", "reg_classes_intersect_p", "(", "rclass2", ",", "CR_REGS", ")", "&&", "reg_classes_intersect_p", "(", "rclass1", ",", "GENERAL_REGS", ")", ")", "return", "true", ";", "if", "(", "!", "mep_have_copro_copro_moves_p", "&&", "reg_classes_intersect_p", "(", "rclass1", ",", "CR_REGS", ")", "&&", "reg_classes_intersect_p", "(", "rclass2", ",", "CR_REGS", ")", ")", "return", "true", ";", "}", "return", "false", ";", "}", "</s>" ]	[ "Implement", "SECONDARY_MEMORY_NEEDED", "." ]	[ "mep" ]	mep	mep_secondary_memory_needed	mep	CPU	GCC	18,789	87	1	[]
[ "<s>", "SDValue", "DCPU16TargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "GlobalAddress", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BlockAddress", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ExternalSymbol", ":", "return", "LowerExternalSymbol", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BR_CC", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SELECT_CC", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SIGN_EXTEND", ":", "return", "LowerSIGN_EXTEND", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "RETURNADDR", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FRAMEADDR", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ROTL", ":", "return", "LowerROT", "(", "Op", ",", "DAG", ",", "true", ")", ";", "case", "ISD", "::", "ROTR", ":", "return", "LowerROT", "(", "Op", ",", "DAG", ",", "false", ")", ";", "case", "ISD", "::", "SMUL_LOHI", ":", "return", "LowerMUL_LOHI", "(", "Op", ",", "DAG", ",", "true", ")", ";", "case", "ISD", "::", "UMUL_LOHI", ":", "return", "LowerMUL_LOHI", "(", "Op", ",", "DAG", ",", "false", ")", ";", "case", "ISD", "::", "JumpTable", ":", "return", "LowerJumpTable", "(", "Op", ",", "DAG", ")", ";", "default", ":", "llvm_unreachable", "(", "\"unimplemented operand\"", ")", ";", "}", "}", "</s>" ]	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "Dcpu16", "DCPU16", "ISD::GlobalAddress", "ISD::BlockAddress", "ISD::ExternalSymbol", "ISD::BR_CC", "ISD::SELECT_CC", "ISD::SIGN_EXTEND", "ISD::RETURNADDR", "ISD::FRAMEADDR", "ISD::ROTL", "ISD::ROTR", "ISD::SMUL_LOHI", "ISD::UMUL_LOHI", "ISD::JumpTable", "\"unimplemented operand\"" ]	Dcpu16ISelLowering	LowerOperation	Dcpu16	CPU	LLVM	18,790	209	1	[]
[ "<s>", "static", "HOST_WIDE_INT", "lm32_starting_frame_offset", "(", "void", ")", "{", "return", "UNITS_PER_WORD", ";", "}", "</s>" ]	[ "Implement", "TARGET_STARTING_FRAME_OFFSET", "." ]	[ "lm32" ]	lm32	lm32_starting_frame_offset	lm32	MPU	GCC	18,791	11	1	[]
[ "<s>", "void", "AArch64FrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "", "RS", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "assert", "(", "getStackGrowthDirection", "(", ")", "==", "TargetFrameLowering", "::", "StackGrowsDown", "&&", "\"Upwards growing stack unsupported\"", ")", ";", "unsigned", "MaxAlign", "=", "getStackAlignment", "(", ")", ";", "int64_t", "SVEStackSize", "=", "determineSVEStackSize", "(", "MFI", ",", "MaxAlign", ")", ";", "AArch64FunctionInfo", "", "AFI", "=", "MF", ".", "getInfo", "<", "AArch64FunctionInfo", ">", "(", ")", ";", "AFI", "->", "setStackSizeSVE", "(", "alignTo", "(", "SVEStackSize", ",", "MaxAlign", ")", ")", ";", "assert", "(", "MaxAlign", "<=", "16", "&&", "\"Cannot align scalable vectors more than 16 bytes\"", ")", ";", "if", "(", "!", "MF", ".", "hasEHFunclets", "(", ")", ")", "return", ";", "const", "TargetInstrInfo", "&", "TII", "=", "", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "WinEHFuncInfo", "&", "EHInfo", "=", "", "MF", ".", "getWinEHFuncInfo", "(", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "auto", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "while", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ")", "++", "MBBI", ";", "int", "UnwindHelpFI", "=", "MFI", ".", "CreateStackObject", "(", "8", ",", "16", ",", "false", ")", ";", "EHInfo", ".", "UnwindHelpFrameIdx", "=", "UnwindHelpFI", ";", "DebugLoc", "DL", ";", "RS", "->", "enterBasicBlockEnd", "(", "MBB", ")", ";", "RS", "->", "backward", "(", "std", "::", "prev", "(", "MBBI", ")", ")", ";", "unsigned", "DstReg", "=", "RS", "->", "FindUnusedReg", "(", "&", "AArch64", "::", "GPR64commonRegClass", ")", ";", "assert", "(", "DstReg", "&&", "\"There must be a free register after frame setup\"", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "AArch64", "::", "MOVi64imm", ")", ",", "DstReg", ")", ".", "addImm", "(", "-", "2", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "AArch64", "::", "STURXi", ")", ")", ".", "addReg", "(", "DstReg", ",", "getKillRegState", "(", "true", ")", ")", ".", "addFrameIndex", "(", "UnwindHelpFI", ")", ".", "addImm", "(", "0", ")", ";", "}", "</s>" ]	[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]	[ "AArch64", "AArch64", "\"Upwards growing stack unsupported\"", "AArch64", "AArch64", "16", "\"Cannot align scalable vectors more than 16 bytes\"", "8", "16", "AArch64::GPR64commonRegClass", "\"There must be a free register after frame setup\"", "AArch64::MOVi64imm", "2", "AArch64::STURXi", "0" ]	AArch64FrameLowering14	processFunctionBeforeFrameFinalized	AArch64	CPU	LLVM	18,792	295	1	[]
[ "<s>", "BitVector", "XCoreRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "XCore", "::", "CP", ")", ";", "Reserved", ".", "set", "(", "XCore", "::", "DP", ")", ";", "Reserved", ".", "set", "(", "XCore", "::", "SP", ")", ";", "Reserved", ".", "set", "(", "XCore", "::", "LR", ")", ";", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "Reserved", ".", "set", "(", "XCore", "::", "R10", ")", ";", "}", "return", "Reserved", ";", "}", "</s>" ]	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "at", "all", "times", ",", "e.g", "." ]	[ "XCore", "XCore", "XCore::CP", "XCore::DP", "XCore::SP", "XCore::LR", "XCore::R10" ]	XCoreRegisterInfo11	getReservedRegs	XCore	MPU	LLVM	18,793	78	1	[]
[ "<s>", "void", "PatmosDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "return", ";", "switch", "(", "Node", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "}", "SelectCode", "(", "Node", ")", ";", "}", "</s>" ]	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "Patmos", "Patmos" ]	PatmosISelDAGToDAG1	Select	Patmos	VLIW	LLVM	18,794	40	1	[]
[ "<s>", "SMLoc", "Z80Operand", "::", "getEndLoc", "(", ")", "const", "{", "return", "this", "->", "EndLoc", ";", "}", "</s>" ]	[ "getEndLoc", "-", "Get", "the", "location", "of", "the", "last", "token", "of", "this", "operand", "." ]	[ "Z80", "Z80" ]	Z80Operand	getEndLoc	Z80	MPU	LLVM	18,795	14	1	[]
[ "<s>", "static", "bool", "s390_function_arg_float", "(", "enum", "machine_mode", "mode", ",", "tree", "type", ")", "{", "int", "size", "=", "s390_function_arg_size", "(", "mode", ",", "type", ")", ";", "if", "(", "size", ">", "8", ")", "return", "false", ";", "if", "(", "TARGET_SOFT_FLOAT", ")", "return", "false", ";", "if", "(", "!", "type", ")", "return", "mode", "==", "SFmode", "\|\|", "mode", "==", "DFmode", ";", "while", "(", "TREE_CODE", "(", "type", ")", "==", "RECORD_TYPE", ")", "{", "tree", "field", ",", "single", "=", "NULL_TREE", ";", "for", "(", "field", "=", "TYPE_FIELDS", "(", "type", ")", ";", "field", ";", "field", "=", "TREE_CHAIN", "(", "field", ")", ")", "{", "if", "(", "TREE_CODE", "(", "field", ")", "!=", "FIELD_DECL", ")", "continue", ";", "if", "(", "single", "==", "NULL_TREE", ")", "single", "=", "TREE_TYPE", "(", "field", ")", ";", "else", "return", "false", ";", "}", "if", "(", "single", "==", "NULL_TREE", ")", "return", "false", ";", "else", "type", "=", "single", ";", "}", "return", "TREE_CODE", "(", "type", ")", "==", "REAL_TYPE", ";", "}", "</s>" ]	[ "Return", "true", "if", "a", "function", "argument", "of", "type", "TYPE", "and", "mode", "MODE", "is", "to", "be", "passed", "in", "a", "floating-point", "register", ",", "if", "available", "." ]	[ "s390", "8" ]	s3903	s390_function_arg_float	s390	MPU	GCC	18,796	141	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"X86 Machine Code Emitter\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "X86", "\"X86 Machine Code Emitter\"" ]	X86CodeEmitter1	getPassName	X86	CPU	LLVM	18,797	13	1	[]
[ "<s>", "void", "LC3bAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "if", "(", "MI", "->", "isDebugValue", "(", ")", ")", "{", "SmallString", "<", "128", ">", "Str", ";", "raw_svector_ostream", "OS", "(", "Str", ")", ";", "PrintDebugValueComment", "(", "MI", ",", "OS", ")", ";", "return", ";", "}", "MCInst", "TmpInst0", ";", "MCInstLowering", ".", "Lower", "(", "MI", ",", "TmpInst0", ")", ";", "OutStreamer", ".", "EmitInstruction", "(", "TmpInst0", ")", ";", "}", "</s>" ]	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "LC3b", "LC3b", "128" ]	LC3bAsmPrinter	EmitInstruction	LC3b	CPU	LLVM	18,798	62	1	[]
[ "<s>", "void", "AlphaRegisterInfo", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "prior", "(", "MBB", ".", "end", "(", ")", ")", ";", "assert", "(", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "Alpha", "::", "RETDAG", "\|\|", "MBBI", "->", "getOpcode", "(", ")", "==", "Alpha", "::", "RETDAGp", ")", "&&", "\"Can only insert epilog into returning blocks\"", ")", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "bool", "FP", "=", "hasFP", "(", "MF", ")", ";", "long", "NumBytes", "=", "MFI", "->", "getStackSize", "(", ")", ";", "if", "(", "FP", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Alpha", "::", "BISr", ")", ",", "Alpha", "::", "R30", ")", ".", "addReg", "(", "Alpha", "::", "R15", ")", ".", "addReg", "(", "Alpha", "::", "R15", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Alpha", "::", "LDQ", ")", ",", "Alpha", "::", "R15", ")", ".", "addImm", "(", "0", ")", ".", "addReg", "(", "Alpha", "::", "R15", ")", ";", "}", "if", "(", "NumBytes", "!=", "0", ")", "{", "if", "(", "NumBytes", "<=", "IMM_HIGH", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Alpha", "::", "LDA", ")", ",", "Alpha", "::", "R30", ")", ".", "addImm", "(", "NumBytes", ")", ".", "addReg", "(", "Alpha", "::", "R30", ")", ";", "}", "else", "if", "(", "getUpper16", "(", "NumBytes", ")", "<=", "IMM_HIGH", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Alpha", "::", "LDAH", ")", ",", "Alpha", "::", "R30", ")", ".", "addImm", "(", "getUpper16", "(", "NumBytes", ")", ")", ".", "addReg", "(", "Alpha", "::", "R30", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Alpha", "::", "LDA", ")", ",", "Alpha", "::", "R30", ")", ".", "addImm", "(", "getLower16", "(", "NumBytes", ")", ")", ".", "addReg", "(", "Alpha", "::", "R30", ")", ";", "}", "else", "{", "cerr", "<<", "\"Too big a stack frame at \"", "<<", "NumBytes", "<<", "\"\\n\"", ";", "abort", "(", ")", ";", "}", "}", "}", "</s>" ]	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "Alpha", "Alpha", "Alpha::RETDAG", "Alpha::RETDAGp", "\"Can only insert epilog into returning blocks\"", "Alpha::BISr", "Alpha::R30", "Alpha::R15", "Alpha::R15", "Alpha::LDQ", "Alpha::R15", "0", "Alpha::R15", "0", "Alpha::LDA", "Alpha::R30", "Alpha::R30", "Alpha::LDAH", "Alpha::R30", "Alpha::R30", "Alpha::LDA", "Alpha::R30", "Alpha::R30", "\"Too big a stack frame at \"", "\"\\n\"" ]	AlphaRegisterInfo2	emitEpilogue	Alpha	MPU	LLVM	18,799	321	1	[]

[ "<s>", "int", "pa_reloc_needed", "(", "tree", "exp", ")", "{", "int", "reloc", "=", "0", ";", "switch", "(", "TREE_CODE", "(", "exp", ")", ")", "{", "case", "ADDR_EXPR", ":", "return", "1", ";", "case", "POINTER_PLUS_EXPR", ":", "case", "PLUS_EXPR", ":", "case", "MINUS_EXPR", ":", "reloc", "=", "pa_reloc_needed", "(", "TREE_OPERAND", "(", "exp", ",", "0", ")", ")", ";", "reloc", "|=", "pa_reloc_needed", "(", "TREE_OPERAND", "(", "exp", ",", "1", ")", ")", ";", "break", ";", "CASE_CONVERT", ":", "case", "NON_LVALUE_EXPR", ":", "reloc", "=", "pa_reloc_needed", "(", "TREE_OPERAND", "(", "exp", ",", "0", ")", ")", ";", "break", ";", "case", "CONSTRUCTOR", ":", "{", "tree", "value", ";", "unsigned", "HOST_WIDE_INT", "ix", ";", "FOR_EACH_CONSTRUCTOR_VALUE", "(", "CONSTRUCTOR_ELTS", "(", "exp", ")", ",", "ix", ",", "value", ")", "if", "(", "value", ")", "reloc", "|=", "pa_reloc_needed", "(", "value", ")", ";", "}", "break", ";", "case", "ERROR_MARK", ":", "break", ";", "default", ":", "break", ";", "}", "return", "reloc", ";", "}", "</s>" ]

[ "Examine", "EXP", "and", "return", "nonzero", "if", "it", "contains", "an", "ADDR_EXPR", "(", "meaning", "it", "will", "need", "a", "link/runtime", "reloc", ")", "." ]

[ "pa", "0", "1", "0", "1", "0" ]

pa

pa_reloc_needed

pa

CPU

GCC

18,700

130

1

[]

[ "<s>", "unsigned", "getMaximumJumpTableSize", "(", ")", "const", "{", "return", "MaxJumpTableSize", ";", "}", "</s>" ]

[ "Return", "upper", "limit", "for", "number", "of", "entries", "in", "a", "jump", "table", "." ]

[ "AArch64" ]

AArch64Subtarget (2)1

getMaximumJumpTableSize

AArch64

CPU

LLVM

18,701

10

1

[]

[ "<s>", "void", "TOYMCInstLower", "::", "Initialize", "(", "Mangler", "*", "M", ",", "MCContext", "*", "C", ")", "{", "Mang", "=", "M", ";", "Ctx", "=", "C", ";", "}", "</s>" ]

[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]

[ "TOY", "TOY" ]

TOYMCInstLower1

Initialize

TOY

CPU

LLVM

18,702

23

1

[]

[ "<s>", "static", "bool", "expand_vec_perm_even_odd_trunc", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "rtx", "t1", ",", "t2", ",", "t3", ",", "t4", ";", "unsigned", "i", ",", "odd", ",", "nelt", "=", "d", "->", "nelt", ";", "if", "(", "!", "TARGET_AVX512BW", "||", "d", "->", "one_operand_p", "||", "d", "->", "vmode", "!=", "V64QImode", ")", "return", "false", ";", "odd", "=", "d", "->", "perm", "[", "0", "]", ";", "if", "(", "odd", ">", "1", ")", "return", "false", ";", "for", "(", "i", "=", "1", ";", "i", "<", "nelt", ";", "++", "i", ")", "if", "(", "d", "->", "perm", "[", "i", "]", "!=", "2", "*", "i", "+", "odd", ")", "return", "false", ";", "if", "(", "d", "->", "testing_p", ")", "return", "true", ";", "if", "(", "odd", ")", "{", "t1", "=", "gen_reg_rtx", "(", "V32HImode", ")", ";", "t2", "=", "gen_reg_rtx", "(", "V32HImode", ")", ";", "emit_insn", "(", "gen_lshrv32hi3", "(", "t1", ",", "gen_lowpart", "(", "V32HImode", ",", "d", "->", "op0", ")", ",", "GEN_INT", "(", "8", ")", ")", ")", ";", "emit_insn", "(", "gen_lshrv32hi3", "(", "t2", ",", "gen_lowpart", "(", "V32HImode", ",", "d", "->", "op1", ")", ",", "GEN_INT", "(", "8", ")", ")", ")", ";", "}", "else", "{", "t1", "=", "gen_lowpart", "(", "V32HImode", ",", "d", "->", "op0", ")", ";", "t2", "=", "gen_lowpart", "(", "V32HImode", ",", "d", "->", "op1", ")", ";", "}", "t3", "=", "gen_reg_rtx", "(", "V32QImode", ")", ";", "t4", "=", "gen_reg_rtx", "(", "V32QImode", ")", ";", "emit_insn", "(", "gen_avx512bw_truncatev32hiv32qi2", "(", "t3", ",", "t1", ")", ")", ";", "emit_insn", "(", "gen_avx512bw_truncatev32hiv32qi2", "(", "t4", ",", "t2", ")", ")", ";", "emit_insn", "(", "gen_avx_vec_concatv64qi", "(", "d", "->", "target", ",", "t3", ",", "t4", ")", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "A", "subroutine", "of", "expand_vec_perm_even_odd_1", ".", "Implement", "extract-even", "and", "extract-odd", "permutations", "of", "two", "V64QI", "operands", "with", "two", "``", "shifts", "''", ",", "two", "``", "truncs", "''", "and", "one", "``", "concat", "''", "insns", "for", "``", "odd", "''", "and", "two", "``", "truncs", "''", "and", "one", "concat", "insn", "for", "``", "even", ".", "''", "Have", "already", "failed", "all", "two", "instruction", "sequences", "." ]

[ "i386", "0", "1", "1", "2", "8", "8" ]

i386-expand

expand_vec_perm_even_odd_trunc

i386

CPU

GCC

18,703

247

1

[]

[ "<s>", "BitVector", "RISCVRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "Reserved", ".", "set", "(", "RISCV", "::", "zero", ")", ";", "Reserved", ".", "set", "(", "RISCV", "::", "zero_64", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "{", "Reserved", ".", "set", "(", "RISCV", "::", "fp", ")", ";", "Reserved", ".", "set", "(", "RISCV", "::", "s0", ")", ";", "Reserved", ".", "set", "(", "RISCV", "::", "fp_64", ")", ";", "Reserved", ".", "set", "(", "RISCV", "::", "s0_64", ")", ";", "}", "Reserved", ".", "set", "(", "RISCV", "::", "sp", ")", ";", "Reserved", ".", "set", "(", "RISCV", "::", "sp_64", ")", ";", "Reserved", ".", "set", "(", "RISCV", "::", "tp", ")", ";", "Reserved", ".", "set", "(", "RISCV", "::", "tp_64", ")", ";", "Reserved", ".", "set", "(", "RISCV", "::", "gp", ")", ";", "Reserved", ".", "set", "(", "RISCV", "::", "gp_64", ")", ";", "return", "Reserved", ";", "}", "</s>" ]

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "at", "all", "times", ",", "e.g", "." ]

[ "RISCV", "RISCV", "RISCV::zero", "RISCV::zero_64", "RISCV::fp", "RISCV::s0", "RISCV::fp_64", "RISCV::s0_64", "RISCV::sp", "RISCV::sp_64", "RISCV::tp", "RISCV::tp_64", "RISCV::gp", "RISCV::gp_64" ]

RISCVRegisterInfo32

getReservedRegs

RISCV

CPU

LLVM

18,704

158

1

[]

[ "<s>", "static", "GlobalVariable", "*", "getGlobalVariable", "(", "Module", "&", "M", ",", "Type", "*", "Ty", ",", "WebAssemblyTargetMachine", "&", "TM", ",", "const", "char", "*", "Name", ")", "{", "auto", "*", "GV", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "M", ".", "getOrInsertGlobal", "(", "Name", ",", "Ty", ")", ")", ";", "if", "(", "!", "GV", ")", "report_fatal_error", "(", "Twine", "(", "\"unable to create global: \"", ")", "+", "Name", ")", ";", "GV", "->", "setThreadLocalMode", "(", "GlobalValue", "::", "GeneralDynamicTLSModel", ")", ";", "return", "GV", ";", "}", "</s>" ]

[ "getGlobalVariable", "-", "Look", "up", "the", "specified", "global", "variable", "in", "the", "module", "symbol", "table", "." ]

[ "WebAssembly", "WebAssembly", "\"unable to create global: \"" ]

WebAssemblyLowerEmscriptenEHSjLj14

getGlobalVariable

WebAssembly

Virtual ISA

LLVM

18,705

70

1

[]

[ "<s>", "bool", "GCNDownwardRPTracker", "::", "reset", "(", "const", "MachineInstr", "&", "MI", ",", "const", "LiveRegSet", "*", "LiveRegsCopy", ")", "{", "MRI", "=", "&", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "LastTrackedMI", "=", "nullptr", ";", "MBBEnd", "=", "MI", ".", "getParent", "(", ")", "->", "end", "(", ")", ";", "NextMI", "=", "&", "MI", ";", "NextMI", "=", "skipDebugInstructionsForward", "(", "NextMI", ",", "MBBEnd", ")", ";", "if", "(", "NextMI", "==", "MBBEnd", ")", "return", "false", ";", "GCNRPTracker", "::", "reset", "(", "*", "NextMI", ",", "LiveRegsCopy", ",", "false", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "Reset", "an", "existing", "scalar", "value", "for", "Def", "and", "a", "given", "Instance", "." ]

[ "AMDGPU" ]

GCNRegPressure

reset

AMDGPU

GPU

LLVM

18,706

88

1

[]

[ "<s>", "static", "unsigned", "int", "compute_vrsave_mask", "(", "void", ")", "{", "unsigned", "int", "i", ",", "mask", "=", "0", ";", "for", "(", "i", "=", "FIRST_ALTIVEC_REGNO", ";", "i", "<=", "LAST_ALTIVEC_REGNO", ";", "++", "i", ")", "if", "(", "regs_ever_live", "[", "i", "]", ")", "mask", "|=", "ALTIVEC_REG_BIT", "(", "i", ")", ";", "if", "(", "mask", "==", "0", ")", "return", "mask", ";", "for", "(", "i", "=", "cfun", "->", "args_info", ".", "vregno", "-", "1", ";", "i", ">=", "ALTIVEC_ARG_MIN_REG", ";", "--", "i", ")", "mask", "&=", "~", "ALTIVEC_REG_BIT", "(", "i", ")", ";", "{", "bool", "yes", "=", "false", ";", "diddle_return_value", "(", "is_altivec_return_reg", ",", "&", "yes", ")", ";", "if", "(", "yes", ")", "mask", "&=", "~", "ALTIVEC_REG_BIT", "(", "ALTIVEC_ARG_RETURN", ")", ";", "}", "return", "mask", ";", "}", "</s>" ]

[ "Return", "a", "32-bit", "mask", "of", "the", "AltiVec", "registers", "we", "need", "to", "set", "in", "VRSAVE", ".", "Bit", "n", "of", "the", "return", "value", "is", "1", "if", "Vn", "is", "live", ".", "The", "MSB", "in", "the", "32-bit", "word", "is", "0", "." ]

[ "rs6000", "0", "0", "1" ]

rs60003

compute_vrsave_mask

rs6000

CPU

GCC

18,707

110

1

[]

[ "<s>", "bool", "R600ClauseMergePass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "const", "R600Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "R600Subtarget", ">", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "BB", "=", "MF", ".", "begin", "(", ")", ",", "BB_E", "=", "MF", ".", "end", "(", ")", ";", "BB", "!=", "BB_E", ";", "++", "BB", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "BB", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "LatestCFAlu", "=", "E", ";", "while", "(", "I", "!=", "E", ")", "{", "MachineInstr", "&", "MI", "=", "*", "I", "++", ";", "if", "(", "(", "!", "TII", "->", "canBeConsideredALU", "(", "MI", ")", "&&", "!", "isCFAlu", "(", "MI", ")", ")", "||", "TII", "->", "mustBeLastInClause", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "LatestCFAlu", "=", "E", ";", "if", "(", "!", "isCFAlu", "(", "MI", ")", ")", "continue", ";", "cleanPotentialDisabledCFAlu", "(", "MI", ")", ";", "if", "(", "LatestCFAlu", "!=", "E", "&&", "mergeIfPossible", "(", "*", "LatestCFAlu", ",", "MI", ")", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "}", "else", "{", "assert", "(", "MI", ".", "getOperand", "(", "8", ")", ".", "getImm", "(", ")", "&&", "\"CF ALU instruction disabled\"", ")", ";", "LatestCFAlu", "=", "MI", ";", "}", "}", "}", "return", "false", ";", "}", "</s>" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "R600", "R600", "R600", "8", "\"CF ALU instruction disabled\"" ]

R600ClauseMergePass

runOnMachineFunction

AMDGPU

GPU

LLVM

18,708

222

1

[]

[ "<s>", "PreservedAnalyses", "AMDGPUPromoteKernelArgumentsPass", "::", "run", "(", "Function", "&", "F", ",", "FunctionAnalysisManager", "&", "AM", ")", "{", "MemorySSA", "&", "MSSA", "=", "AM", ".", "getResult", "<", "MemorySSAAnalysis", ">", "(", "F", ")", ".", "getMSSA", "(", ")", ";", "AliasAnalysis", "&", "AA", "=", "AM", ".", "getResult", "<", "AAManager", ">", "(", "F", ")", ";", "if", "(", "AMDGPUPromoteKernelArguments", "(", ")", ".", "run", "(", "F", ",", "MSSA", ",", "AA", ")", ")", "{", "PreservedAnalyses", "PA", ";", "PA", ".", "preserveSet", "<", "CFGAnalyses", ">", "(", ")", ";", "PA", ".", "preserve", "<", "MemorySSAAnalysis", ">", "(", ")", ";", "return", "PA", ";", "}", "return", "PreservedAnalyses", "::", "all", "(", ")", ";", "}", "</s>" ]

[ "Run", "the", "analysis", "pass", "over", "a", "function", "and", "produce", "a", "dominator", "tree", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUPromoteKernelArguments

run

AMDGPU

GPU

LLVM

18,709

95

1

[]

[ "<s>", "MachineInstrBuilder", "SIInstrInfo", "::", "getAddNoCarry", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ")", "const", "{", "if", "(", "ST", ".", "hasAddNoCarry", "(", ")", ")", "return", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "AMDGPU", "::", "V_ADD_U32_e64", ")", ",", "DestReg", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "UnusedCarry", "=", "MRI", ".", "createVirtualRegister", "(", "RI", ".", "getBoolRC", "(", ")", ")", ";", "MRI", ".", "setRegAllocationHint", "(", "UnusedCarry", ",", "0", ",", "RI", ".", "getVCC", "(", ")", ")", ";", "return", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "AMDGPU", "::", "V_ADD_I32_e64", ")", ",", "DestReg", ")", ".", "addReg", "(", "UnusedCarry", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";", "}", "</s>" ]

[ "Return", "a", "partially", "built", "integer", "add", "instruction", "without", "carry", "." ]

[ "AMDGPU", "SI", "AMDGPU::V_ADD_U32_e64", "0", "AMDGPU::V_ADD_I32_e64" ]

SIInstrInfo12

getAddNoCarry

AMDGPU

GPU

LLVM

18,710

127

1

[]

[ "<s>", "void", "VETargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "ATOMIC_SWAP", ":", "return", ";", "default", ":", "LLVM_DEBUG", "(", "N", "->", "dumpr", "(", "&", "DAG", ")", ")", ";", "llvm_unreachable", "(", "\"Do not know how to custom type legalize this operation!\"", ")", ";", "}", "}", "</s>" ]

[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]

[ "VE", "VE", "ISD::ATOMIC_SWAP", "\"Do not know how to custom type legalize this operation!\"" ]

VEISelLowering11

ReplaceNodeResults

VE

CPU

LLVM

18,711

58

1

[]

[ "<s>", "void", "GCNPassConfig", "::", "addFastRegAlloc", "(", "FunctionPass", "*", "RegAllocPass", ")", "{", "insertPass", "(", "&", "PHIEliminationID", ",", "&", "SILowerControlFlowID", ",", "false", ")", ";", "TargetPassConfig", "::", "addFastRegAlloc", "(", "RegAllocPass", ")", ";", "}", "</s>" ]

[ "addFastRegAlloc", "-", "Add", "the", "minimum", "set", "of", "target-independent", "passes", "that", "are", "required", "for", "fast", "register", "allocation", "." ]

[ "AMDGPU", "SI" ]

AMDGPUTargetMachine113

addFastRegAlloc

AMDGPU

GPU

LLVM

18,712

29

1

[]

[ "<s>", "void", "assignValueToAddress", "(", "Register", "ValVReg", ",", "Register", "Addr", ",", "uint64_t", "Size", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{", "auto", "MMO", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getMachineMemOperand", "(", "MPO", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", ",", "Size", ",", "1", ")", ";", "MIRBuilder", ".", "buildLoad", "(", "ValVReg", ",", "Addr", ",", "*", "MMO", ")", ";", "}", "</s>" ]

[ "An", "overload", "which", "takes", "an", "ArgInfo", "if", "additional", "information", "about", "the", "arg", "is", "needed", "." ]

[ "X86", "1" ]

X86CallLowering1

assignValueToAddress

X86

CPU

LLVM

18,713

61

1

[]

[ "<s>", "void", "print", "(", "DiagnosticPrinter", "&", "DP", ")", "const", "override", "{", "std", "::", "string", "Str", ";", "raw_string_ostream", "OS", "(", "Str", ")", ";", "if", "(", "DLoc", ".", "isUnknown", "(", ")", "==", "false", ")", "{", "DILocation", "DIL", "(", "DLoc", ".", "getAsMDNode", "(", "Fn", ".", "getContext", "(", ")", ")", ")", ";", "StringRef", "Filename", "=", "DIL", ".", "getFilename", "(", ")", ";", "unsigned", "Line", "=", "DIL", ".", "getLineNumber", "(", ")", ";", "unsigned", "Column", "=", "DIL", ".", "getColumnNumber", "(", ")", ";", "OS", "<<", "Filename", "<<", "':'", "<<", "Line", "<<", "':'", "<<", "Column", "<<", "' '", ";", "}", "OS", "<<", "\"in function \"", "<<", "Fn", ".", "getName", "(", ")", "<<", "' '", "<<", "*", "Fn", ".", "getFunctionType", "(", ")", "<<", "'\\n'", "<<", "Description", ";", "if", "(", "Value", ")", "Value", "->", "print", "(", "OS", ")", ";", "OS", "<<", "'\\n'", ";", "OS", ".", "flush", "(", ")", ";", "DP", "<<", "Str", ";", "}", "</s>" ]

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "BPF", "\"in function \"" ]

BPFISelLowering14

print

BPF

Virtual ISA

LLVM

18,714

138

1

[]

[ "<s>", "bool", "MipsSEInstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "bool", "isMicroMips", "=", "TM", ".", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", ".", "inMicroMipsMode", "(", ")", ";", "unsigned", "Opc", ";", "switch", "(", "MI", "->", "getDesc", "(", ")", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "Mips", "::", "RetRA", ":", "expandRetRA", "(", "MBB", ",", "MI", ")", ";", "break", ";", "case", "Mips", "::", "PseudoMFHI", ":", "Opc", "=", "isMicroMips", "?", "Mips", "::", "MFHI16_MM", ":", "Mips", "::", "MFHI", ";", "expandPseudoMFHiLo", "(", "MBB", ",", "MI", ",", "Opc", ")", ";", "break", ";", "case", "Mips", "::", "PseudoMFLO", ":", "Opc", "=", "isMicroMips", "?", "Mips", "::", "MFLO16_MM", ":", "Mips", "::", "MFLO", ";", "expandPseudoMFHiLo", "(", "MBB", ",", "MI", ",", "Opc", ")", ";", "break", ";", "case", "Mips", "::", "PseudoMFHI64", ":", "expandPseudoMFHiLo", "(", "MBB", ",", "MI", ",", "Mips", "::", "MFHI64", ")", ";", "break", ";", "case", "Mips", "::", "PseudoMFLO64", ":", "expandPseudoMFHiLo", "(", "MBB", ",", "MI", ",", "Mips", "::", "MFLO64", ")", ";", "break", ";", "case", "Mips", "::", "PseudoMTLOHI", ":", "expandPseudoMTLoHi", "(", "MBB", ",", "MI", ",", "Mips", "::", "MTLO", ",", "Mips", "::", "MTHI", ",", "false", ")", ";", "break", ";", "case", "Mips", "::", "PseudoMTLOHI64", ":", "expandPseudoMTLoHi", "(", "MBB", ",", "MI", ",", "Mips", "::", "MTLO64", ",", "Mips", "::", "MTHI64", ",", "false", ")", ";", "break", ";", "case", "Mips", "::", "PseudoMTLOHI_DSP", ":", "expandPseudoMTLoHi", "(", "MBB", ",", "MI", ",", "Mips", "::", "MTLO_DSP", ",", "Mips", "::", "MTHI_DSP", ",", "true", ")", ";", "break", ";", "case", "Mips", "::", "PseudoCVT_S_W", ":", "expandCvtFPInt", "(", "MBB", ",", "MI", ",", "Mips", "::", "CVT_S_W", ",", "Mips", "::", "MTC1", ",", "false", ")", ";", "break", ";", "case", "Mips", "::", "PseudoCVT_D32_W", ":", "expandCvtFPInt", "(", "MBB", ",", "MI", ",", "Mips", "::", "CVT_D32_W", ",", "Mips", "::", "MTC1", ",", "false", ")", ";", "break", ";", "case", "Mips", "::", "PseudoCVT_S_L", ":", "expandCvtFPInt", "(", "MBB", ",", "MI", ",", "Mips", "::", "CVT_S_L", ",", "Mips", "::", "DMTC1", ",", "true", ")", ";", "break", ";", "case", "Mips", "::", "PseudoCVT_D64_W", ":", "expandCvtFPInt", "(", "MBB", ",", "MI", ",", "Mips", "::", "CVT_D64_W", ",", "Mips", "::", "MTC1", ",", "true", ")", ";", "break", ";", "case", "Mips", "::", "PseudoCVT_D64_L", ":", "expandCvtFPInt", "(", "MBB", ",", "MI", ",", "Mips", "::", "CVT_D64_L", ",", "Mips", "::", "DMTC1", ",", "true", ")", ";", "break", ";", "case", "Mips", "::", "BuildPairF64", ":", "expandBuildPairF64", "(", "MBB", ",", "MI", ",", "false", ")", ";", "break", ";", "case", "Mips", "::", "BuildPairF64_64", ":", "expandBuildPairF64", "(", "MBB", ",", "MI", ",", "true", ")", ";", "break", ";", "case", "Mips", "::", "ExtractElementF64", ":", "expandExtractElementF64", "(", "MBB", ",", "MI", ",", "false", ")", ";", "break", ";", "case", "Mips", "::", "ExtractElementF64_64", ":", "expandExtractElementF64", "(", "MBB", ",", "MI", ",", "true", ")", ";", "break", ";", "case", "Mips", "::", "MIPSeh_return32", ":", "case", "Mips", "::", "MIPSeh_return64", ":", "expandEhReturn", "(", "MBB", ",", "MI", ")", ";", "break", ";", "}", "MBB", ".", "erase", "(", "MI", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips::RetRA", "Mips::PseudoMFHI", "Mips", "Mips::MFHI16_MM", "Mips::MFHI", "Mips::PseudoMFLO", "Mips", "Mips::MFLO16_MM", "Mips::MFLO", "Mips::PseudoMFHI64", "Mips::MFHI64", "Mips::PseudoMFLO64", "Mips::MFLO64", "Mips::PseudoMTLOHI", "Mips::MTLO", "Mips::MTHI", "Mips::PseudoMTLOHI64", "Mips::MTLO64", "Mips::MTHI64", "Mips::PseudoMTLOHI_DSP", "Mips::MTLO_DSP", "Mips::MTHI_DSP", "Mips::PseudoCVT_S_W", "Mips::CVT_S_W", "Mips::MTC1", "Mips::PseudoCVT_D32_W", "Mips::CVT_D32_W", "Mips::MTC1", "Mips::PseudoCVT_S_L", "Mips::CVT_S_L", "Mips::DMTC1", "Mips::PseudoCVT_D64_W", "Mips::CVT_D64_W", "Mips::MTC1", "Mips::PseudoCVT_D64_L", "Mips::CVT_D64_L", "Mips::DMTC1", "Mips::BuildPairF64", "Mips::BuildPairF64_64", "Mips::ExtractElementF64", "Mips::ExtractElementF64_64", "Mips::MIPSeh_return32", "Mips::MIPSeh_return64" ]

MipsSEInstrInfo18

expandPostRAPseudo

Mips

CPU

LLVM

18,715

453

1

[]

[ "<s>", "static", "rtx", "nvptx_pc_set", "(", "const", "rtx_insn", "*", "insn", ",", "bool", "strict", "=", "true", ")", "{", "rtx", "pat", ";", "if", "(", "(", "strict", "&&", "!", "JUMP_P", "(", "insn", ")", ")", "||", "(", "!", "strict", "&&", "!", "INSN_P", "(", "insn", ")", ")", ")", "return", "NULL_RTX", ";", "pat", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "pat", ")", "==", "PARALLEL", ")", "pat", "=", "XVECEXP", "(", "pat", ",", "0", ",", "0", ")", ";", "if", "(", "GET_CODE", "(", "pat", ")", "==", "SET", "&&", "GET_CODE", "(", "SET_DEST", "(", "pat", ")", ")", "==", "PC", ")", "return", "pat", ";", "return", "NULL_RTX", ";", "}", "</s>" ]

[ "Variant", "of", "pc_set", "that", "only", "requires", "JUMP_P", "(", "INSN", ")", "if", "STRICT", ".", "This", "variant", "is", "needed", "in", "the", "nvptx", "target", "because", "the", "branches", "generated", "for", "parititioning", "are", "NONJUMP_INSN_P", ",", "not", "JUMP_P", "." ]

[ "nvptx", "0", "0" ]

nvptx

nvptx_pc_set

nvptx

GPU

GCC

18,716

97

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AsmPrinter", "::", "getAnalysisUsage", "(", "AU", ")", ";", "AU", ".", "setPreservesAll", "(", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "SystemZ" ]

SystemZAsmPrinter21

getAnalysisUsage

SystemZ

CPU

LLVM

18,717

23

1

[]

[ "<s>", "bool", "MSP430AsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "if", "(", "Name", ".", "endswith_lower", "(", "\".w\"", ")", ")", "Name", "=", "Name", ".", "drop_back", "(", "2", ")", ";", "if", "(", "!", "parseJccInstruction", "(", "Info", ",", "Name", ",", "NameLoc", ",", "Operands", ")", ")", "return", "false", ";", "Operands", ".", "push_back", "(", "MSP430Operand", "::", "CreateToken", "(", "Name", ",", "NameLoc", ")", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "false", ";", "if", "(", "ParseOperand", "(", "Operands", ")", ")", "return", "true", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "if", "(", "ParseOperand", "(", "Operands", ")", ")", "return", "true", ";", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "getParser", "(", ")", ".", "eatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "Loc", ",", "\"unexpected token\"", ")", ";", "}", "getParser", "(", ")", ".", "Lex", "(", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]

[ "MSP430", "MSP430", "\".w\"", "2", "MSP430Operand::CreateToken", "\"unexpected token\"" ]

MSP430AsmParser

ParseInstruction

MSP430

MPU

LLVM

18,718

182

1

[]

[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "override", "{", "return", "StartLoc", ";", "}", "</s>" ]

[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]

[ "RISCV" ]

RISCVAsmParser (2)

getStartLoc

RISCV

CPU

LLVM

18,719

11

1

[]

[ "<s>", "bool", "PPCInstrInfo", "::", "isProfitableToIfCvt", "(", "MachineBasicBlock", "&", "TMBB", ",", "unsigned", "NumT", ",", "unsigned", "ExtraT", ",", "MachineBasicBlock", "&", "FMBB", ",", "unsigned", "NumF", ",", "unsigned", "ExtraF", ",", "const", "BranchProbability", "&", "Probability", ")", "const", "{", "return", "!", "(", "MBBDefinesCTR", "(", "TMBB", ")", "&&", "MBBDefinesCTR", "(", "FMBB", ")", ")", ";", "}", "</s>" ]

[ "Second", "variant", "of", "isProfitableToIfCvt", "." ]

[ "PowerPC", "PPC" ]

PPCInstrInfo (2)

isProfitableToIfCvt

PowerPC

CPU

LLVM

18,720

47

1

[]

[ "<s>", "void", "AVRPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "addPass", "(", "createAVRDynAllocaSRPass", "(", ")", ")", ";", "}", "</s>" ]

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "AVR", "AVR", "AVR" ]

AVRTargetMachine

addPreRegAlloc

AVR

MPU

LLVM

18,721

15

1

[]

[ "<s>", "static", "int", "stackSlotSize", "(", ")", "{", "return", "4", ";", "}", "</s>" ]

[ "Stack", "slot", "size", "(", "4", "bytes", ")" ]

[ "Xtensa", "4" ]

XtensaFrameLowering

stackSlotSize

Xtensa

MPU

LLVM

18,722

10

1

[]

[ "<s>", "bool", "AArch64FastISel", "::", "isTypeLegal", "(", "Type", "*", "Ty", ",", "MVT", "&", "VT", ")", "{", "EVT", "evt", "=", "TLI", ".", "getValueType", "(", "DL", ",", "Ty", ",", "true", ")", ";", "if", "(", "evt", "==", "MVT", "::", "Other", "||", "!", "evt", ".", "isSimple", "(", ")", ")", "return", "false", ";", "VT", "=", "evt", ".", "getSimpleVT", "(", ")", ";", "if", "(", "VT", "==", "MVT", "::", "f128", ")", "return", "false", ";", "return", "TLI", ".", "isTypeLegal", "(", "VT", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "this", "type", "is", "legal", "." ]

[ "AArch64", "AArch64", "MVT::Other", "MVT::f128" ]

AArch64FastISel (2)

isTypeLegal

AArch64

CPU

LLVM

18,723

74

1

[]

[ "<s>", "bool", "evaluateBranch", "(", "const", "MCInst", "&", "Inst", ",", "uint64_t", "Addr", ",", "uint64_t", "Size", ",", "uint64_t", "&", "Target", ")", "const", "{", "if", "(", "Info", "->", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ".", "OpInfo", "[", "0", "]", ".", "OperandType", "!=", "MCOI", "::", "OPERAND_PCREL", ")", "return", "false", ";", "int64_t", "Imm", "=", "Inst", ".", "getOperand", "(", "0", ")", ".", "getImm", "(", ")", ";", "Target", "=", "Addr", "+", "Imm", "+", "8", ";", "return", "true", ";", "}", "</s>" ]

[ "Given", "a", "branch", "instruction", "try", "to", "get", "the", "address", "the", "branch", "targets", "." ]

[ "ARM", "0", "0", "8" ]

ARMMCTargetDesc3

evaluateBranch

ARM

CPU

LLVM

18,724

73

1

[]

[ "<s>", "virtual", "const", "TargetRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "Kudeyar" ]

KudeyarTargetMachine

getRegisterInfo

Kudeyar

CPU

LLVM

18,725

18

1

[]

[ "<s>", "static", "bool", "mips_cfun_call_saved_reg_p", "(", "unsigned", "int", "regno", ")", "{", "if", "(", "global_regs", "[", "regno", "]", ")", "return", "false", ";", "if", "(", "cfun", "->", "machine", "->", "interrupt_handler_p", "&&", "mips_interrupt_extra_call_saved_reg_p", "(", "regno", ")", ")", "return", "true", ";", "return", "(", "regno", "==", "GLOBAL_POINTER_REGNUM", "?", "TARGET_CALL_SAVED_GP", ":", "!", "call_really_used_regs", "[", "regno", "]", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "current", "function", "should", "treat", "register", "REGNO", "as", "call-saved", "." ]

[ "mips" ]

mips4

mips_cfun_call_saved_reg_p

mips

CPU

GCC

18,726

51

1

[]

[ "<s>", "bool", "enableSubRegLiveness", "(", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "Enable", "tracking", "of", "subregister", "liveness", "in", "register", "allocator", "." ]

[ "R600" ]

AMDGPUSubtarget32

enableSubRegLiveness

R600

GPU

LLVM

18,727

11

1

[]

[ "<s>", "MachineInstr", "*", "X86InstrInfo", "::", "optimizeLoadInstr", "(", "MachineInstr", "*", "MI", ",", "const", "MachineRegisterInfo", "*", "MRI", ",", "unsigned", "&", "FoldAsLoadDefReg", ",", "MachineInstr", "*", "&", "DefMI", ")", "const", "{", "if", "(", "FoldAsLoadDefReg", "==", "0", ")", "return", "nullptr", ";", "if", "(", "MI", "->", "mayLoad", "(", ")", ")", "{", "FoldAsLoadDefReg", "=", "0", ";", "return", "nullptr", ";", "}", "DefMI", "=", "MRI", "->", "getVRegDef", "(", "FoldAsLoadDefReg", ")", ";", "assert", "(", "DefMI", ")", ";", "bool", "SawStore", "=", "false", ";", "if", "(", "!", "DefMI", "->", "isSafeToMove", "(", "nullptr", ",", "SawStore", ")", ")", "return", "nullptr", ";", "unsigned", "SrcOperandId", "=", "0", ";", "bool", "FoundSrcOperand", "=", "false", ";", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "!=", "FoldAsLoadDefReg", ")", "continue", ";", "if", "(", "MO", ".", "getSubReg", "(", ")", "||", "MO", ".", "isDef", "(", ")", "||", "FoundSrcOperand", ")", "return", "nullptr", ";", "SrcOperandId", "=", "i", ";", "FoundSrcOperand", "=", "true", ";", "}", "if", "(", "!", "FoundSrcOperand", ")", "return", "nullptr", ";", "if", "(", "MachineInstr", "*", "FoldMI", "=", "foldMemoryOperand", "(", "MI", ",", "SrcOperandId", ",", "DefMI", ")", ")", "{", "FoldAsLoadDefReg", "=", "0", ";", "return", "FoldMI", ";", "}", "return", "nullptr", ";", "}", "</s>" ]

[ "optimizeLoadInstr", "-", "Try", "to", "remove", "the", "load", "by", "folding", "it", "to", "a", "register", "operand", "at", "the", "use", "." ]

[ "X86", "X86", "0", "0", "0", "0", "0" ]

X86InstrInfo (2)5

optimizeLoadInstr

X86

CPU

LLVM

18,728

226

1

[]

[ "<s>", "static", "int", "h8300_and_costs", "(", "rtx", "x", ")", "{", "rtx", "operands", "[", "4", "]", ";", "if", "(", "GET_MODE", "(", "x", ")", "==", "QImode", ")", "return", "1", ";", "if", "(", "GET_MODE", "(", "x", ")", "!=", "HImode", "&&", "GET_MODE", "(", "x", ")", "!=", "SImode", ")", "return", "100", ";", "operands", "[", "0", "]", "=", "NULL", ";", "operands", "[", "1", "]", "=", "XEXP", "(", "x", ",", "0", ")", ";", "operands", "[", "2", "]", "=", "XEXP", "(", "x", ",", "1", ")", ";", "operands", "[", "3", "]", "=", "x", ";", "return", "compute_logical_op_length", "(", "GET_MODE", "(", "x", ")", ",", "AND", ",", "operands", ",", "NULL", ")", "/", "2", ";", "}", "</s>" ]

[ "Compute", "the", "cost", "of", "an", "and", "insn", "." ]

[ "h8300", "4", "1", "100", "0", "1", "0", "2", "1", "3", "2" ]

h8300

h8300_and_costs

h8300

MPU

GCC

18,729

101

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"J2 Assembly Printer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "J2", "\"J2 Assembly Printer\"" ]

J2AsmPrinter

getPassName

J2

MPU

LLVM

18,730

11

1

[]

[ "<s>", "bool", "X86AsmBackend", "::", "shouldForceRelocation", "(", "const", "MCAssembler", "&", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", ")", "{", "return", "Fixup", ".", "getKind", "(", ")", ">=", "FirstLiteralRelocationKind", ";", "}", "</s>" ]

[ "Hook", "to", "check", "if", "a", "relocation", "is", "needed", "for", "some", "target", "specific", "reason", "." ]

[ "X86", "X86" ]

X86AsmBackend (2)1

shouldForceRelocation

X86

CPU

LLVM

18,731

29

1

[]

[ "<s>", "TargetLowering", "::", "ConstraintWeight", "FISCTargetLowering", "::", "getSingleConstraintMatchWeight", "(", "AsmOperandInfo", "&", "info", ",", "const", "char", "*", "constraint", ")", "const", "{", "ConstraintWeight", "weight", "=", "CW_Invalid", ";", "Value", "*", "CallOperandVal", "=", "info", ".", "CallOperandVal", ";", "if", "(", "!", "CallOperandVal", ")", "return", "CW_Default", ";", "Type", "*", "type", "=", "CallOperandVal", "->", "getType", "(", ")", ";", "switch", "(", "*", "constraint", ")", "{", "default", ":", "weight", "=", "TargetLowering", "::", "getSingleConstraintMatchWeight", "(", "info", ",", "constraint", ")", ";", "break", ";", "case", "'c'", ":", "if", "(", "type", "->", "isIntegerTy", "(", ")", ")", "weight", "=", "CW_SpecificReg", ";", "break", ";", "case", "'I'", ":", "case", "'J'", ":", "case", "'K'", ":", "case", "'L'", ":", "case", "'N'", ":", "case", "'O'", ":", "case", "'P'", ":", "if", "(", "isa", "<", "ConstantInt", ">", "(", "CallOperandVal", ")", ")", "weight", "=", "CW_Constant", ";", "break", ";", "case", "'R'", ":", "weight", "=", "CW_Memory", ";", "break", ";", "}", "return", "weight", ";", "}", "</s>" ]

[ "Examine", "constraint", "string", "and", "operand", "type", "and", "determine", "a", "weight", "value", "." ]

[ "FISC", "FISC" ]

FISCISelLowering

getSingleConstraintMatchWeight

FISC

CPU

LLVM

18,732

138

1

[]

[ "<s>", "SDValue", "PIC16TargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "STORE", ":", "return", "PerformStoreCombine", "(", "N", ",", "DCI", ")", ";", "case", "PIC16ISD", "::", "PIC16Load", ":", "return", "PerformPIC16LoadCombine", "(", "N", ",", "DCI", ")", ";", "}", "return", "SDValue", "(", ")", ";", "}", "</s>" ]

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "PIC16", "PIC16", "ISD::STORE", "PIC16ISD::PIC16Load", "PIC16" ]

PIC16ISelLowering

PerformDAGCombine

PIC16

MPU

LLVM

18,733

57

1

[]

[ "<s>", "const", "char", "*", "HexagonTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "HexagonISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "HexagonISD", "::", "ALLOCA", ":", "return", "\"HexagonISD::ALLOCA\"", ";", "case", "HexagonISD", "::", "AT_GOT", ":", "return", "\"HexagonISD::AT_GOT\"", ";", "case", "HexagonISD", "::", "AT_PCREL", ":", "return", "\"HexagonISD::AT_PCREL\"", ";", "case", "HexagonISD", "::", "BARRIER", ":", "return", "\"HexagonISD::BARRIER\"", ";", "case", "HexagonISD", "::", "CALL", ":", "return", "\"HexagonISD::CALL\"", ";", "case", "HexagonISD", "::", "CALLnr", ":", "return", "\"HexagonISD::CALLnr\"", ";", "case", "HexagonISD", "::", "CALLR", ":", "return", "\"HexagonISD::CALLR\"", ";", "case", "HexagonISD", "::", "COMBINE", ":", "return", "\"HexagonISD::COMBINE\"", ";", "case", "HexagonISD", "::", "CONST32_GP", ":", "return", "\"HexagonISD::CONST32_GP\"", ";", "case", "HexagonISD", "::", "CONST32", ":", "return", "\"HexagonISD::CONST32\"", ";", "case", "HexagonISD", "::", "CP", ":", "return", "\"HexagonISD::CP\"", ";", "case", "HexagonISD", "::", "DCFETCH", ":", "return", "\"HexagonISD::DCFETCH\"", ";", "case", "HexagonISD", "::", "EH_RETURN", ":", "return", "\"HexagonISD::EH_RETURN\"", ";", "case", "HexagonISD", "::", "TSTBIT", ":", "return", "\"HexagonISD::TSTBIT\"", ";", "case", "HexagonISD", "::", "EXTRACTU", ":", "return", "\"HexagonISD::EXTRACTU\"", ";", "case", "HexagonISD", "::", "INSERT", ":", "return", "\"HexagonISD::INSERT\"", ";", "case", "HexagonISD", "::", "JT", ":", "return", "\"HexagonISD::JT\"", ";", "case", "HexagonISD", "::", "RET_FLAG", ":", "return", "\"HexagonISD::RET_FLAG\"", ";", "case", "HexagonISD", "::", "TC_RETURN", ":", "return", "\"HexagonISD::TC_RETURN\"", ";", "case", "HexagonISD", "::", "VASL", ":", "return", "\"HexagonISD::VASL\"", ";", "case", "HexagonISD", "::", "VASR", ":", "return", "\"HexagonISD::VASR\"", ";", "case", "HexagonISD", "::", "VLSR", ":", "return", "\"HexagonISD::VLSR\"", ";", "case", "HexagonISD", "::", "VSPLAT", ":", "return", "\"HexagonISD::VSPLAT\"", ";", "case", "HexagonISD", "::", "VEXTRACTW", ":", "return", "\"HexagonISD::VEXTRACTW\"", ";", "case", "HexagonISD", "::", "VINSERTW0", ":", "return", "\"HexagonISD::VINSERTW0\"", ";", "case", "HexagonISD", "::", "VROR", ":", "return", "\"HexagonISD::VROR\"", ";", "case", "HexagonISD", "::", "READCYCLE", ":", "return", "\"HexagonISD::READCYCLE\"", ";", "case", "HexagonISD", "::", "VZERO", ":", "return", "\"HexagonISD::VZERO\"", ";", "case", "HexagonISD", "::", "VSPLATW", ":", "return", "\"HexagonISD::VSPLATW\"", ";", "case", "HexagonISD", "::", "D2P", ":", "return", "\"HexagonISD::D2P\"", ";", "case", "HexagonISD", "::", "P2D", ":", "return", "\"HexagonISD::P2D\"", ";", "case", "HexagonISD", "::", "V2Q", ":", "return", "\"HexagonISD::V2Q\"", ";", "case", "HexagonISD", "::", "Q2V", ":", "return", "\"HexagonISD::Q2V\"", ";", "case", "HexagonISD", "::", "QCAT", ":", "return", "\"HexagonISD::QCAT\"", ";", "case", "HexagonISD", "::", "QTRUE", ":", "return", "\"HexagonISD::QTRUE\"", ";", "case", "HexagonISD", "::", "QFALSE", ":", "return", "\"HexagonISD::QFALSE\"", ";", "case", "HexagonISD", "::", "TYPECAST", ":", "return", "\"HexagonISD::TYPECAST\"", ";", "case", "HexagonISD", "::", "VALIGN", ":", "return", "\"HexagonISD::VALIGN\"", ";", "case", "HexagonISD", "::", "VALIGNADDR", ":", "return", "\"HexagonISD::VALIGNADDR\"", ";", "case", "HexagonISD", "::", "OP_END", ":", "break", ";", "}", "return", "nullptr", ";", "}", "</s>" ]

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "Hexagon", "Hexagon", "HexagonISD::NodeType", "HexagonISD::ALLOCA", "\"HexagonISD::ALLOCA\"", "HexagonISD::AT_GOT", "\"HexagonISD::AT_GOT\"", "HexagonISD::AT_PCREL", "\"HexagonISD::AT_PCREL\"", "HexagonISD::BARRIER", "\"HexagonISD::BARRIER\"", "HexagonISD::CALL", "\"HexagonISD::CALL\"", "HexagonISD::CALLnr", "\"HexagonISD::CALLnr\"", "HexagonISD::CALLR", "\"HexagonISD::CALLR\"", "HexagonISD::COMBINE", "\"HexagonISD::COMBINE\"", "HexagonISD::CONST32_GP", "\"HexagonISD::CONST32_GP\"", "HexagonISD::CONST32", "\"HexagonISD::CONST32\"", "HexagonISD::CP", "\"HexagonISD::CP\"", "HexagonISD::DCFETCH", "\"HexagonISD::DCFETCH\"", "HexagonISD::EH_RETURN", "\"HexagonISD::EH_RETURN\"", "HexagonISD::TSTBIT", "\"HexagonISD::TSTBIT\"", "HexagonISD::EXTRACTU", "\"HexagonISD::EXTRACTU\"", "HexagonISD::INSERT", "\"HexagonISD::INSERT\"", "HexagonISD::JT", "\"HexagonISD::JT\"", "HexagonISD::RET_FLAG", "\"HexagonISD::RET_FLAG\"", "HexagonISD::TC_RETURN", "\"HexagonISD::TC_RETURN\"", "HexagonISD::VASL", "\"HexagonISD::VASL\"", "HexagonISD::VASR", "\"HexagonISD::VASR\"", "HexagonISD::VLSR", "\"HexagonISD::VLSR\"", "HexagonISD::VSPLAT", "\"HexagonISD::VSPLAT\"", "HexagonISD::VEXTRACTW", "\"HexagonISD::VEXTRACTW\"", "HexagonISD::VINSERTW0", "\"HexagonISD::VINSERTW0\"", "HexagonISD::VROR", "\"HexagonISD::VROR\"", "HexagonISD::READCYCLE", "\"HexagonISD::READCYCLE\"", "HexagonISD::VZERO", "\"HexagonISD::VZERO\"", "HexagonISD::VSPLATW", "\"HexagonISD::VSPLATW\"", "HexagonISD::D2P", "\"HexagonISD::D2P\"", "HexagonISD::P2D", "\"HexagonISD::P2D\"", "HexagonISD::V2Q", "\"HexagonISD::V2Q\"", "HexagonISD::Q2V", "\"HexagonISD::Q2V\"", "HexagonISD::QCAT", "\"HexagonISD::QCAT\"", "HexagonISD::QTRUE", "\"HexagonISD::QTRUE\"", "HexagonISD::QFALSE", "\"HexagonISD::QFALSE\"", "HexagonISD::TYPECAST", "\"HexagonISD::TYPECAST\"", "HexagonISD::VALIGN", "\"HexagonISD::VALIGN\"", "HexagonISD::VALIGNADDR", "\"HexagonISD::VALIGNADDR\"", "HexagonISD::OP_END" ]

HexagonISelLowering28

getTargetNodeName

Hexagon

DSP

LLVM

18,734

346

1

[]

[ "<s>", "static", "tree", "aarch64_builtin_reciprocal", "(", "tree", "fndecl", ")", "{", "if", "(", "!", "use_rsqrt_p", "(", ")", ")", "return", "NULL_TREE", ";", "return", "aarch64_builtin_rsqrt", "(", "DECL_FUNCTION_CODE", "(", "fndecl", ")", ")", ";", "}", "</s>" ]

[ "Function", "to", "decide", "when", "to", "use", "the", "approximate", "reciprocal", "square", "root", "builtin", "." ]

[ "aarch64" ]

aarch643

aarch64_builtin_reciprocal

aarch64

CPU

GCC

18,735

28

1

[]

[ "<s>", "static", "int", "n_pregs_to_save", "(", "bool", "is_inthandler", ",", "bool", "consecutive", ")", "{", "int", "count", "=", "0", ";", "unsigned", "i", ";", "for", "(", "i", "=", "REG_P5", "+", "1", ";", "i", "--", "!=", "REG_P0", ";", ")", "if", "(", "must_save_p", "(", "is_inthandler", ",", "i", ")", ")", "count", "++", ";", "else", "if", "(", "consecutive", ")", "return", "count", ";", "return", "count", ";", "}", "</s>" ]

[ "Like", "n_dregs_to_save", ",", "but", "compute", "number", "of", "PREGS", "to", "save", "." ]

[ "bfin", "0", "1" ]

bfin

n_pregs_to_save

bfin

DSP

GCC

18,736

57

1

[]

[ "<s>", "static", "int", "cpat_info", "(", "unsigned", "char", "*", "arr", ",", "int", "size", ",", "int", "*", "prun", ",", "int", "*", "pstart", ")", "{", "int", "cpat", ",", "run", ",", "i", ",", "start", ";", "cpat", "=", "1", ";", "run", "=", "0", ";", "start", "=", "-", "1", ";", "for", "(", "i", "=", "0", ";", "i", "<", "size", "&&", "cpat", ";", "i", "++", ")", "if", "(", "arr", "[", "i", "]", "!=", "i", "+", "16", ")", "{", "if", "(", "!", "run", ")", "{", "start", "=", "i", ";", "if", "(", "arr", "[", "i", "]", "==", "3", ")", "run", "=", "1", ";", "else", "if", "(", "arr", "[", "i", "]", "==", "2", "&&", "arr", "[", "i", "+", "1", "]", "==", "3", ")", "run", "=", "2", ";", "else", "if", "(", "arr", "[", "i", "]", "==", "0", ")", "{", "while", "(", "arr", "[", "i", "+", "run", "]", "==", "run", "&&", "i", "+", "run", "<", "16", ")", "run", "++", ";", "if", "(", "run", "!=", "4", "&&", "run", "!=", "8", ")", "cpat", "=", "0", ";", "}", "else", "cpat", "=", "0", ";", "if", "(", "(", "i", "&", "(", "run", "-", "1", ")", ")", "!=", "0", ")", "cpat", "=", "0", ";", "i", "+=", "run", ";", "}", "else", "cpat", "=", "0", ";", "}", "if", "(", "cpat", "&&", "(", "run", "||", "size", "<", "16", ")", ")", "{", "if", "(", "run", "==", "0", ")", "run", "=", "1", ";", "if", "(", "prun", ")", "*", "prun", "=", "run", ";", "if", "(", "pstart", ")", "*", "pstart", "=", "start", "==", "-", "1", "?", "16", "-", "run", ":", "start", ";", "return", "1", ";", "}", "return", "0", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "first", "SIZE", "bytes", "of", "arr", "is", "a", "constant", "that", "can", "be", "generated", "with", "cbd", ",", "chd", ",", "cwd", "or", "cdd", ".", "When", "non-NULL", ",", "PRUN", "and", "PSTART", "represent", "the", "size", "and", "offset", "of", "the", "instruction", "to", "use", "." ]

[ "spu", "1", "0", "1", "0", "16", "3", "1", "2", "1", "3", "2", "0", "16", "4", "8", "0", "0", "1", "0", "0", "0", "16", "0", "1", "1", "16", "1", "0" ]

spu

cpat_info

spu

MPU

GCC

18,737

254

1

[]

[ "<s>", "int", "cris_fatal", "(", "char", "*", "arg", ")", "{", "internal_error", "(", "arg", ")", ";", "return", "0", ";", "}", "</s>" ]

[ "Usable", "as", "a", "guard", "in", "expressions", "." ]

[ "cris", "0" ]

cris

cris_fatal

cris

MPU

GCC

18,738

17

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "P2TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "*", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0", "]", ")", "{", "case", "'r'", ":", "if", "(", "VT", "==", "MVT", "::", "i32", "||", "VT", "==", "MVT", "::", "i16", "||", "VT", "==", "MVT", "::", "i8", ")", "{", "return", "std", "::", "make_pair", "(", "0U", ",", "&", "P2", "::", "P2GPRRegClass", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "\"Unexpected type for constraint r\"", ")", ";", "}", "break", ";", "default", ":", "llvm_unreachable", "(", "\"Unexpected type.\"", ")", ";", "}", "}", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "R", ";", "R", "=", "parseRegForInlineAsmConstraint", "(", "Constraint", ",", "VT", ")", ";", "if", "(", "R", ".", "second", ")", "return", "R", ";", "return", "TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "TRI", ",", "Constraint", ",", "VT", ")", ";", "}", "</s>" ]

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "P2", "P2", "1", "0", "MVT::i32", "MVT::i16", "MVT::i8", "0U", "P2::P2GPRRegClass", "\"Unexpected type for constraint r\"", "\"Unexpected type.\"" ]

P2ISelLowering

getRegForInlineAsmConstraint

P2

MPU

LLVM

18,739

146

1

[]

[ "<s>", "static", "void", "recombine_stvx_pattern", "(", "rtx_insn", "*", "insn", ",", "del_info", "*", "to_delete", ")", "{", "rtx", "body", "=", "PATTERN", "(", "insn", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "body", ")", "==", "SET", "&&", "MEM_P", "(", "SET_DEST", "(", "body", ")", ")", "&&", "GET_CODE", "(", "SET_SRC", "(", "body", ")", ")", "==", "VEC_SELECT", ")", ";", "rtx", "mem", "=", "SET_DEST", "(", "body", ")", ";", "rtx", "base_reg", "=", "XEXP", "(", "mem", ",", "0", ")", ";", "auto_vec", "<", "rtx_insn", "*", ">", "and_insns", ";", "auto_vec", "<", "rtx", ">", "and_ops", ";", "bool", "is_any_def_and", "=", "find_alignment_op", "(", "insn", ",", "base_reg", ",", "&", "and_insns", ",", "&", "and_ops", ")", ";", "if", "(", "is_any_def_and", ")", "{", "gcc_assert", "(", "and_insns", ".", "length", "(", ")", "==", "and_ops", ".", "length", "(", ")", ")", ";", "rtx", "src_reg", "=", "XEXP", "(", "SET_SRC", "(", "body", ")", ",", "0", ")", ";", "df_ref", "src_use", ";", "struct", "df_insn_info", "*", "insn_info", "=", "DF_INSN_INFO_GET", "(", "insn", ")", ";", "FOR_EACH_INSN_INFO_USE", "(", "src_use", ",", "insn_info", ")", "{", "if", "(", "!", "rtx_equal_p", "(", "DF_REF_REG", "(", "src_use", ")", ",", "src_reg", ")", ")", "continue", ";", "struct", "df_link", "*", "link", "=", "DF_REF_CHAIN", "(", "src_use", ")", ";", "if", "(", "!", "link", "||", "link", "->", "next", ")", "break", ";", "rtx_insn", "*", "swap_insn", "=", "DF_REF_INSN", "(", "link", "->", "ref", ")", ";", "if", "(", "!", "insn_is_swap_p", "(", "swap_insn", ")", "||", "insn_is_load_p", "(", "swap_insn", ")", "||", "insn_is_store_p", "(", "swap_insn", ")", ")", "break", ";", "to_delete", "[", "INSN_UID", "(", "swap_insn", ")", "]", ".", "replace", "=", "true", ";", "to_delete", "[", "INSN_UID", "(", "swap_insn", ")", "]", ".", "replace_insn", "=", "swap_insn", ";", "rtx", "new_reg", "=", "0", ";", "rtx", "and_mask", "=", "0", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "and_insns", ".", "length", "(", ")", ";", "i", "++", ")", "{", "rtx_insn", "*", "and_insn", "=", "and_insns", "[", "i", "]", ";", "rtx", "and_op", "=", "and_ops", "[", "i", "]", ";", "rtx", "and_base", "=", "XEXP", "(", "and_op", ",", "0", ")", ";", "if", "(", "!", "new_reg", ")", "{", "new_reg", "=", "gen_reg_rtx", "(", "GET_MODE", "(", "and_base", ")", ")", ";", "and_mask", "=", "XEXP", "(", "and_op", ",", "1", ")", ";", "}", "rtx", "copy", "=", "gen_rtx_SET", "(", "new_reg", ",", "and_base", ")", ";", "rtx_insn", "*", "new_insn", "=", "emit_insn_after", "(", "copy", ",", "and_insn", ")", ";", "set_block_for_insn", "(", "new_insn", ",", "BLOCK_FOR_INSN", "(", "and_insn", ")", ")", ";", "df_insn_rescan", "(", "new_insn", ")", ";", "}", "XEXP", "(", "mem", ",", "0", ")", "=", "gen_rtx_AND", "(", "GET_MODE", "(", "new_reg", ")", ",", "new_reg", ",", "and_mask", ")", ";", "SET_SRC", "(", "body", ")", "=", "src_reg", ";", "INSN_CODE", "(", "insn", ")", "=", "-", "1", ";", "df_insn_rescan", "(", "insn", ")", ";", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "\"stvx opportunity found at %d\\n\"", ",", "INSN_UID", "(", "insn", ")", ")", ";", "}", "}", "}", "</s>" ]

[ "If", "INSN", "is", "the", "store", "for", "an", "stvx", "pattern", ",", "put", "it", "in", "canonical", "form", "." ]

[ "rs6000", "0", "0", "0", "0", "0", "0", "1", "0", "1", "\"stvx opportunity found at %d\\n\"" ]

rs6000-p8swap1

recombine_stvx_pattern

rs6000

CPU

GCC

18,740

417

1

[]

[ "<s>", "static", "std", "::", "unique_ptr", "<", "SparcOperand", ">", "CreateReg", "(", "unsigned", "RegNum", ",", "unsigned", "Kind", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "auto", "Op", "=", "make_unique", "<", "SparcOperand", ">", "(", "k_Register", ")", ";", "Op", "->", "Reg", ".", "RegNum", "=", "RegNum", ";", "Op", "->", "Reg", ".", "Kind", "=", "(", "SparcOperand", "::", "RegisterKind", ")", "Kind", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "return", "Op", ";", "}", "</s>" ]

[ "CreateReg", "-", "Allocate", "a", "single", "virtual", "register", "for", "the", "given", "type", "." ]

[ "Sparc", "Sparc", "Sparc", "SparcOperand::RegisterKind" ]

SparcAsmParser

CreateReg

Sparc

CPU

LLVM

18,741

70

1

[]

[ "<s>", "bool", "M68kPassConfig", "::", "addRegBankSelect", "(", ")", "{", "addPass", "(", "new", "RegBankSelect", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "This", "method", "should", "install", "a", "register", "bank", "selector", "pass", ",", "which", "assigns", "register", "banks", "to", "virtual", "registers", "without", "a", "register", "class", "or", "register", "banks", "." ]

[ "M68k", "M68k" ]

M68kTargetMachine

addRegBankSelect

M68k

MPU

LLVM

18,742

19

1

[]

[ "<s>", "static", "tree", "rl78_handle_vector_attribute", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", "args", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "*", "no_add_attrs", ")", "{", "gcc_assert", "(", "DECL_P", "(", "*", "node", ")", ")", ";", "gcc_assert", "(", "args", "!=", "NULL_TREE", ")", ";", "if", "(", "TREE_CODE", "(", "*", "node", ")", "!=", "FUNCTION_DECL", ")", "{", "warning", "(", "OPT_Wattributes", ",", "\"%qE attribute only applies to functions\"", ",", "name", ")", ";", "*", "no_add_attrs", "=", "true", ";", "}", "return", "NULL_TREE", ";", "}", "</s>" ]

[ "Check", "``", "vector", "''", "attribute", "." ]

[ "rl78", "\"%qE attribute only applies to functions\"" ]

rl78

rl78_handle_vector_attribute

rl78

MPU

GCC

18,743

69

1

[]

[ "<s>", "static", "bool", "sh_return_in_memory", "(", "tree", "type", ",", "tree", "fndecl", ")", "{", "if", "(", "TARGET_SH5", ")", "{", "if", "(", "TYPE_MODE", "(", "type", ")", "==", "BLKmode", ")", "return", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "int_size_in_bytes", "(", "type", ")", ")", ">", "8", ";", "else", "return", "GET_MODE_SIZE", "(", "TYPE_MODE", "(", "type", ")", ")", ">", "8", ";", "}", "else", "{", "return", "(", "TYPE_MODE", "(", "type", ")", "==", "BLKmode", "||", "(", "(", "TARGET_HITACHI", "||", "sh_attr_renesas_p", "(", "fndecl", ")", ")", "&&", "TREE_CODE", "(", "type", ")", "==", "RECORD_TYPE", ")", ")", ";", "}", "}", "</s>" ]

[ "Worker", "function", "for", "TARGET_RETURN_IN_MEMORY", "." ]

[ "sh", "8", "8" ]

sh3

sh_return_in_memory

sh

CPU

GCC

18,744

84

1

[]

[ "<s>", "unsigned", "RISCVInstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "{", "if", "(", "MI", ".", "getParent", "(", ")", "&&", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ")", "{", "const", "auto", "MF", "=", "MI", ".", "getMF", "(", ")", ";", "const", "auto", "&", "TM", "=", "static_cast", "<", "const", "RISCVTargetMachine", "&", ">", "(", "MF", "->", "getTarget", "(", ")", ")", ";", "const", "MCRegisterInfo", "&", "MRI", "=", "*", "TM", ".", "getMCRegisterInfo", "(", ")", ";", "const", "MCSubtargetInfo", "&", "STI", "=", "*", "TM", ".", "getMCSubtargetInfo", "(", ")", ";", "const", "RISCVSubtarget", "&", "ST", "=", "MF", "->", "getSubtarget", "<", "RISCVSubtarget", ">", "(", ")", ";", "if", "(", "isCompressibleInst", "(", "MI", ",", "&", "ST", ",", "MRI", ",", "STI", ")", ")", "return", "2", ";", "}", "return", "get", "(", "Opcode", ")", ".", "getSize", "(", ")", ";", "}", "case", "TargetOpcode", "::", "EH_LABEL", ":", "case", "TargetOpcode", "::", "IMPLICIT_DEF", ":", "case", "TargetOpcode", "::", "KILL", ":", "case", "TargetOpcode", "::", "DBG_VALUE", ":", "return", "0", ";", "case", "RISCV", "::", "PseudoCALLReg", ":", "case", "RISCV", "::", "PseudoCALL", ":", "case", "RISCV", "::", "PseudoJump", ":", "case", "RISCV", "::", "PseudoTAIL", ":", "case", "RISCV", "::", "PseudoLLA", ":", "case", "RISCV", "::", "PseudoLA", ":", "case", "RISCV", "::", "PseudoLA_TLS_IE", ":", "case", "RISCV", "::", "PseudoLA_TLS_GD", ":", "return", "8", ";", "case", "RISCV", "::", "PseudoAtomicLoadNand32", ":", "case", "RISCV", "::", "PseudoAtomicLoadNand64", ":", "return", "20", ";", "case", "RISCV", "::", "PseudoMaskedAtomicSwap32", ":", "case", "RISCV", "::", "PseudoMaskedAtomicLoadAdd32", ":", "case", "RISCV", "::", "PseudoMaskedAtomicLoadSub32", ":", "return", "28", ";", "case", "RISCV", "::", "PseudoMaskedAtomicLoadNand32", ":", "return", "32", ";", "case", "RISCV", "::", "PseudoMaskedAtomicLoadMax32", ":", "case", "RISCV", "::", "PseudoMaskedAtomicLoadMin32", ":", "return", "44", ";", "case", "RISCV", "::", "PseudoMaskedAtomicLoadUMax32", ":", "case", "RISCV", "::", "PseudoMaskedAtomicLoadUMin32", ":", "return", "36", ";", "case", "RISCV", "::", "PseudoCmpXchg32", ":", "case", "RISCV", "::", "PseudoCmpXchg64", ":", "return", "16", ";", "case", "RISCV", "::", "PseudoMaskedCmpXchg32", ":", "return", "32", ";", "case", "TargetOpcode", "::", "INLINEASM", ":", "case", "TargetOpcode", "::", "INLINEASM_BR", ":", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "auto", "&", "TM", "=", "static_cast", "<", "const", "RISCVTargetMachine", "&", ">", "(", "MF", ".", "getTarget", "(", ")", ")", ";", "return", "getInlineAsmLength", "(", "MI", ".", "getOperand", "(", "0", ")", ".", "getSymbolName", "(", ")", ",", "*", "TM", ".", "getMCAsmInfo", "(", ")", ")", ";", "}", "case", "RISCV", "::", "PseudoVSPILL2_M1", ":", "case", "RISCV", "::", "PseudoVSPILL2_M2", ":", "case", "RISCV", "::", "PseudoVSPILL2_M4", ":", "case", "RISCV", "::", "PseudoVSPILL3_M1", ":", "case", "RISCV", "::", "PseudoVSPILL3_M2", ":", "case", "RISCV", "::", "PseudoVSPILL4_M1", ":", "case", "RISCV", "::", "PseudoVSPILL4_M2", ":", "case", "RISCV", "::", "PseudoVSPILL5_M1", ":", "case", "RISCV", "::", "PseudoVSPILL6_M1", ":", "case", "RISCV", "::", "PseudoVSPILL7_M1", ":", "case", "RISCV", "::", "PseudoVSPILL8_M1", ":", "case", "RISCV", "::", "PseudoVRELOAD2_M1", ":", "case", "RISCV", "::", "PseudoVRELOAD2_M2", ":", "case", "RISCV", "::", "PseudoVRELOAD2_M4", ":", "case", "RISCV", "::", "PseudoVRELOAD3_M1", ":", "case", "RISCV", "::", "PseudoVRELOAD3_M2", ":", "case", "RISCV", "::", "PseudoVRELOAD4_M1", ":", "case", "RISCV", "::", "PseudoVRELOAD4_M2", ":", "case", "RISCV", "::", "PseudoVRELOAD5_M1", ":", "case", "RISCV", "::", "PseudoVRELOAD6_M1", ":", "case", "RISCV", "::", "PseudoVRELOAD7_M1", ":", "case", "RISCV", "::", "PseudoVRELOAD8_M1", ":", "{", "unsigned", "NF", "=", "isRVVSpillForZvlsseg", "(", "Opcode", ")", "->", "first", ";", "return", "4", "*", "(", "2", "*", "NF", "-", "1", ")", ";", "}", "}", "}", "</s>" ]

[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]

[ "RISCV", "RISCV", "RISCV", "RISCV", "RISCV", "2", "0", "RISCV::PseudoCALLReg", "RISCV::PseudoCALL", "RISCV::PseudoJump", "RISCV::PseudoTAIL", "RISCV::PseudoLLA", "RISCV::PseudoLA", "RISCV::PseudoLA_TLS_IE", "RISCV::PseudoLA_TLS_GD", "8", "RISCV::PseudoAtomicLoadNand32", "RISCV::PseudoAtomicLoadNand64", "20", "RISCV::PseudoMaskedAtomicSwap32", "RISCV::PseudoMaskedAtomicLoadAdd32", "RISCV::PseudoMaskedAtomicLoadSub32", "28", "RISCV::PseudoMaskedAtomicLoadNand32", "32", "RISCV::PseudoMaskedAtomicLoadMax32", "RISCV::PseudoMaskedAtomicLoadMin32", "44", "RISCV::PseudoMaskedAtomicLoadUMax32", "RISCV::PseudoMaskedAtomicLoadUMin32", "36", "RISCV::PseudoCmpXchg32", "RISCV::PseudoCmpXchg64", "16", "RISCV::PseudoMaskedCmpXchg32", "32", "RISCV", "0", "RISCV::PseudoVSPILL2_M1", "RISCV::PseudoVSPILL2_M2", "RISCV::PseudoVSPILL2_M4", "RISCV::PseudoVSPILL3_M1", "RISCV::PseudoVSPILL3_M2", "RISCV::PseudoVSPILL4_M1", "RISCV::PseudoVSPILL4_M2", "RISCV::PseudoVSPILL5_M1", "RISCV::PseudoVSPILL6_M1", "RISCV::PseudoVSPILL7_M1", "RISCV::PseudoVSPILL8_M1", "RISCV::PseudoVRELOAD2_M1", "RISCV::PseudoVRELOAD2_M2", "RISCV::PseudoVRELOAD2_M4", "RISCV::PseudoVRELOAD3_M1", "RISCV::PseudoVRELOAD3_M2", "RISCV::PseudoVRELOAD4_M1", "RISCV::PseudoVRELOAD4_M2", "RISCV::PseudoVRELOAD5_M1", "RISCV::PseudoVRELOAD6_M1", "RISCV::PseudoVRELOAD7_M1", "RISCV::PseudoVRELOAD8_M1", "4", "2", "1" ]

RISCVInstrInfo (2)

getInstSizeInBytes

RISCV

CPU

LLVM

18,745

500

1

[]

[ "<s>", "void", "AArch64Operand", "::", "dump", "(", ")", "const", "{", "print", "(", "errs", "(", ")", ")", ";", "}", "</s>" ]

[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]

[ "AArch64", "AArch64" ]

AArch64AsmParser13

dump

AArch64

CPU

LLVM

18,746

16

1

[]

[ "<s>", "unsigned", "AlphaRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "hasFP", "(", "MF", ")", "?", "Alpha", "::", "R15", ":", "Alpha", "::", "R30", ";", "}", "</s>" ]

[ "Debug", "information", "queries", "." ]

[ "Alpha", "Alpha", "Alpha::R15", "Alpha::R30" ]

AlphaRegisterInfo

getFrameRegister

Alpha

MPU

LLVM

18,747

27

1

[]

[ "<s>", "unsigned", "CSKYInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "0", ";", "case", "CSKY", "::", "LD16B", ":", "case", "CSKY", "::", "LD16H", ":", "case", "CSKY", "::", "LD16W", ":", "case", "CSKY", "::", "LD32B", ":", "case", "CSKY", "::", "LD32BS", ":", "case", "CSKY", "::", "LD32H", ":", "case", "CSKY", "::", "LD32HS", ":", "case", "CSKY", "::", "LD32W", ":", "case", "CSKY", "::", "FLD_S", ":", "case", "CSKY", "::", "FLD_D", ":", "case", "CSKY", "::", "f2FLD_S", ":", "case", "CSKY", "::", "f2FLD_D", ":", "case", "CSKY", "::", "RESTORE_CARRY", ":", "break", ";", "}", "if", "(", "MI", ".", "getOperand", "(", "1", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "2", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "2", ")", ".", "getImm", "(", ")", "==", "0", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "1", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ";", "}", "return", "0", ";", "}", "</s>" ]

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "the", "FrameIndex", "of", "the", "loaded", "stack", "slot", "." ]

[ "CSKY", "CSKY", "0", "CSKY::LD16B", "CSKY::LD16H", "CSKY::LD16W", "CSKY::LD32B", "CSKY::LD32BS", "CSKY::LD32H", "CSKY::LD32HS", "CSKY::LD32W", "CSKY::FLD_S", "CSKY::FLD_D", "CSKY::f2FLD_S", "CSKY::f2FLD_D", "CSKY::RESTORE_CARRY", "1", "2", "2", "0", "1", "0", "0" ]

CSKYInstrInfo1

isLoadFromStackSlot

CSKY

CPU

LLVM

18,748

166

1

[]

[ "<s>", "void", "ScheduleDAGPostRA", "::", "computeDFSResult", "(", ")", "{", "if", "(", "!", "DFSResult", ")", "DFSResult", "=", "new", "SchedDFSResult", "(", "true", ",", "MinSubtreeSize", ")", ";", "DFSResult", "->", "clear", "(", ")", ";", "ScheduledTrees", ".", "clear", "(", ")", ";", "DFSResult", "->", "resize", "(", "SUnits", ".", "size", "(", ")", ")", ";", "DFSResult", "->", "compute", "(", "SUnits", ")", ";", "ScheduledTrees", ".", "resize", "(", "DFSResult", "->", "getNumSubtrees", "(", ")", ")", ";", "}", "</s>" ]

[ "Compute", "a", "DFSResult", "after", "DAG", "building", "is", "complete", ",", "and", "before", "any", "queue", "comparisons", "." ]

[ "Patmos" ]

PatmosPostRAScheduler

computeDFSResult

Patmos

VLIW

LLVM

18,749

64

1

[]

[ "<s>", "unsigned", "getCSRFirstUseCost", "(", ")", "const", "override", "{", "return", "5", ";", "}", "</s>" ]

[ "Allow", "the", "target", "to", "override", "the", "cost", "of", "using", "a", "callee-saved", "register", "for", "the", "first", "time", "." ]

[ "AArch64", "5" ]

AArch64RegisterInfo (2)

getCSRFirstUseCost

AArch64

CPU

LLVM

18,750

11

1

[]

[ "<s>", "EVT", "MipsTargetLowering", "::", "getOptimalMemOpType", "(", "const", "MemOp", "&", "Op", ",", "const", "AttributeList", "&", "FuncAttributes", ")", "const", "{", "bool", "IsNonZeroMemset", "=", "Op", ".", "isMemset", "(", ")", "&&", "!", "Op", ".", "isZeroMemset", "(", ")", ";", "Align", "CapAlign", "=", "Subtarget", ".", "isCheri", "(", ")", "?", "Subtarget", ".", "getCapAlignment", "(", ")", ":", "Align", "(", ")", ";", "if", "(", "CapAlign", ">", "1", "&&", "Op", ".", "size", "(", ")", ">=", "CapAlign", ".", "value", "(", ")", "&&", "!", "IsNonZeroMemset", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "__func__", "<<", "\" Size=\"", "<<", "Op", ".", "size", "(", ")", "<<", "\" DstAlign=\"", "<<", "(", "Op", ".", "isFixedDstAlign", "(", ")", "?", "Op", ".", "getDstAlign", "(", ")", ".", "value", "(", ")", ":", "0", ")", "<<", "\" SrcAlign=\"", "<<", "(", "Op", ".", "isMemset", "(", ")", "?", "0", ":", "Op", ".", "getSrcAlign", "(", ")", ".", "value", "(", ")", ")", "<<", "\" CapAlign=\"", "<<", "CapAlign", ".", "value", "(", ")", "<<", "\"\\n\"", ")", ";", "if", "(", "Op", ".", "isAligned", "(", "CapAlign", ")", ")", "{", "return", "CapType", ";", "}", "else", "if", "(", "!", "Op", ".", "isMemset", "(", ")", ")", "{", "return", "MVT", "::", "isVoid", ";", "}", "if", "(", "Subtarget", ".", "isGP64bit", "(", ")", "&&", "Op", ".", "isAligned", "(", "Align", "(", "8", ")", ")", ")", "return", "MVT", "::", "i64", ";", "if", "(", "Op", ".", "isAligned", "(", "Align", "(", "4", ")", ")", ")", "return", "MVT", "::", "i32", ";", "if", "(", "Op", ".", "isAligned", "(", "Align", "(", "2", ")", ")", ")", "return", "MVT", "::", "i16", ";", "return", "MVT", "::", "i8", ";", "}", "if", "(", "Subtarget", ".", "isGP64bit", "(", ")", ")", "return", "MVT", "::", "i64", ";", "return", "MVT", "::", "i32", ";", "}", "</s>" ]

[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]

[ "Mips", "Mips", "1", "\" Size=\"", "\" DstAlign=\"", "0", "\" SrcAlign=\"", "0", "\" CapAlign=\"", "\"\\n\"", "MVT::isVoid", "8", "MVT::i64", "4", "MVT::i32", "2", "MVT::i16", "MVT::i8", "MVT::i64", "MVT::i32" ]

MipsISelLowering66

getOptimalMemOpType

Mips

CPU

LLVM

18,751

258

1

[]

[ "<s>", "MCSymbol", "*", "AArch64AsmPrinter", "::", "GetCPISymbol", "(", "unsigned", "CPID", ")", "const", "{", "if", "(", "!", "getDataLayout", "(", ")", ".", "getLinkerPrivateGlobalPrefix", "(", ")", ".", "empty", "(", ")", ")", "return", "OutContext", ".", "getOrCreateSymbol", "(", "Twine", "(", "getDataLayout", "(", ")", ".", "getLinkerPrivateGlobalPrefix", "(", ")", ")", "+", "\"CPI\"", "+", "Twine", "(", "getFunctionNumber", "(", ")", ")", "+", "\"_\"", "+", "Twine", "(", "CPID", ")", ")", ";", "return", "OutContext", ".", "getOrCreateSymbol", "(", "Twine", "(", "getDataLayout", "(", ")", ".", "getPrivateGlobalPrefix", "(", ")", ")", "+", "\"CPI\"", "+", "Twine", "(", "getFunctionNumber", "(", ")", ")", "+", "\"_\"", "+", "Twine", "(", "CPID", ")", ")", ";", "}", "</s>" ]

[ "Return", "the", "symbol", "for", "the", "specified", "constant", "pool", "entry", "." ]

[ "AArch64", "AArch64", "\"CPI\"", "\"_\"", "\"CPI\"", "\"_\"" ]

AArch64AsmPrinter12

GetCPISymbol

AArch64

CPU

LLVM

18,752

93

1

[]

[ "<s>", "bool", "TMS320C64XInstrInfo", "::", "PredicateInstruction", "(", "MachineInstr", "*", "MI", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "pred", ")", "const", "{", "assert", "(", "MI", "&&", "\"Invalid machine instruction detected, can't predicate!\"", ")", ";", "if", "(", "!", "isPredicable", "(", "MI", ")", ")", "return", "false", ";", "int", "predIndex", "=", "MI", "->", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "predIndex", "!=", "-", "1", ")", "{", "MachineOperand", "&", "predImmOperand", "=", "MI", "->", "getOperand", "(", "predIndex", ")", ";", "MachineOperand", "&", "predRegOperand", "=", "MI", "->", "getOperand", "(", "predIndex", "+", "1", ")", ";", "predImmOperand", ".", "setImm", "(", "pred", "[", "0", "]", ".", "getImm", "(", ")", ")", ";", "predRegOperand", ".", "setReg", "(", "pred", "[", "1", "]", ".", "getReg", "(", ")", ")", ";", "}", "else", "{", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "pred", "[", "0", "]", ".", "getImm", "(", ")", ")", ")", ";", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "pred", "[", "1", "]", ".", "getReg", "(", ")", ",", "false", ")", ")", ";", "}", "return", "true", ";", "}", "</s>" ]

[ "Convert", "the", "instruction", "into", "a", "predicated", "instruction", "." ]

[ "TMS320C64X", "TMS320C64X", "\"Invalid machine instruction detected, can't predicate!\"", "1", "1", "0", "1", "0", "1" ]

TMS320C64XInstrInfo

PredicateInstruction

TMS320C64X

VLIW

LLVM

18,753

154

1

[]

[ "<s>", "bool", "HexagonInstrInfo", "::", "areMemAccessesTriviallyDisjoint", "(", "MachineInstr", "*", "MIa", ",", "MachineInstr", "*", "MIb", ",", "AliasAnalysis", "*", "AA", ")", "const", "{", "int", "OffsetA", "=", "0", ",", "OffsetB", "=", "0", ";", "unsigned", "SizeA", "=", "0", ",", "SizeB", "=", "0", ";", "if", "(", "MIa", "->", "hasUnmodeledSideEffects", "(", ")", "||", "MIb", "->", "hasUnmodeledSideEffects", "(", ")", "||", "MIa", "->", "hasOrderedMemoryRef", "(", ")", "||", "MIb", "->", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "if", "(", "MIa", "->", "mayLoad", "(", ")", "&&", "!", "isMemOp", "(", "MIa", ")", "&&", "MIb", "->", "mayLoad", "(", ")", "&&", "!", "isMemOp", "(", "MIb", ")", ")", "return", "true", ";", "unsigned", "BaseRegA", "=", "getBaseAndOffset", "(", "MIa", ",", "OffsetA", ",", "SizeA", ")", ";", "if", "(", "!", "BaseRegA", "||", "!", "SizeA", ")", "return", "false", ";", "unsigned", "BaseRegB", "=", "getBaseAndOffset", "(", "MIb", ",", "OffsetB", ",", "SizeB", ")", ";", "if", "(", "!", "BaseRegB", "||", "!", "SizeB", ")", "return", "false", ";", "if", "(", "BaseRegA", "!=", "BaseRegB", ")", "return", "false", ";", "if", "(", "OffsetA", ">", "OffsetB", ")", "{", "uint64_t", "offDiff", "=", "(", "uint64_t", ")", "(", "(", "int64_t", ")", "OffsetA", "-", "(", "int64_t", ")", "OffsetB", ")", ";", "return", "(", "SizeB", "<=", "offDiff", ")", ";", "}", "else", "if", "(", "OffsetA", "<", "OffsetB", ")", "{", "uint64_t", "offDiff", "=", "(", "uint64_t", ")", "(", "(", "int64_t", ")", "OffsetB", "-", "(", "int64_t", ")", "OffsetA", ")", ";", "return", "(", "SizeA", "<=", "offDiff", ")", ";", "}", "return", "false", ";", "}", "</s>" ]

[ "Sometimes", ",", "it", "is", "possible", "for", "the", "target", "to", "tell", ",", "even", "without", "aliasing", "information", ",", "that", "two", "MIs", "access", "different", "memory", "addresses", "." ]

[ "Hexagon", "Hexagon", "0", "0", "0", "0" ]

HexagonInstrInfo80

areMemAccessesTriviallyDisjoint

Hexagon

DSP

LLVM

18,754

221

1

[]

[ "<s>", "unsigned", "AMDGPUSubtarget", "::", "getOccupancyWithLocalMemSize", "(", "uint32_t", "Bytes", ")", "const", "{", "if", "(", "Bytes", "<=", "1638", ")", "return", "10", ";", "if", "(", "Bytes", "<=", "1820", ")", "return", "9", ";", "if", "(", "Bytes", "<=", "2048", ")", "return", "8", ";", "if", "(", "Bytes", "<=", "2340", ")", "return", "7", ";", "if", "(", "Bytes", "<=", "2730", ")", "return", "6", ";", "if", "(", "Bytes", "<=", "3276", ")", "return", "5", ";", "if", "(", "Bytes", "<=", "4096", ")", "return", "4", ";", "if", "(", "Bytes", "<=", "5461", ")", "return", "3", ";", "if", "(", "Bytes", "<=", "8192", ")", "return", "2", ";", "return", "1", ";", "}", "</s>" ]

[ "Inverse", "of", "getMaxLocalMemWithWaveCount", "." ]

[ "AMDGPU", "AMDGPU", "1638", "10", "1820", "9", "2048", "8", "2340", "7", "2730", "6", "3276", "5", "4096", "4", "5461", "3", "8192", "2", "1" ]

AMDGPUSubtarget109

getOccupancyWithLocalMemSize

AMDGPU

GPU

LLVM

18,755

95

1

[]

[ "<s>", "unsigned", "ARMBaseRegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "*", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "ARMSubtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ";", "const", "ARMFrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "switch", "(", "RC", "->", "getID", "(", ")", ")", "{", "default", ":", "return", "0", ";", "case", "ARM", "::", "tGPRRegClassID", ":", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "4", ":", "5", ";", "case", "ARM", "::", "GPRRegClassID", ":", "{", "unsigned", "FP", "=", "TFI", "->", "hasFP", "(", "MF", ")", "?", "1", ":", "0", ";", "return", "10", "-", "FP", "-", "(", "STI", ".", "isR9Reserved", "(", ")", "?", "1", ":", "0", ")", ";", "}", "case", "ARM", "::", "SPRRegClassID", ":", "case", "ARM", "::", "DPRRegClassID", ":", "return", "32", "-", "10", ";", "}", "}", "</s>" ]

[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM", "0", "ARM::tGPRRegClassID", "4", "5", "ARM::GPRRegClassID", "1", "0", "10", "1", "0", "ARM::SPRRegClassID", "ARM::DPRRegClassID", "32", "10" ]

ARMBaseRegisterInfo13

getRegPressureLimit

ARM

CPU

LLVM

18,756

126

1

[]

[ "<s>", "static", "void", "mmix_conditional_register_usage", "(", "void", ")", "{", "int", "i", ";", "if", "(", "TARGET_ABI_GNU", ")", "{", "static", "const", "int", "gnu_abi_reg_alloc_order", "[", "]", "=", "MMIX_GNU_ABI_REG_ALLOC_ORDER", ";", "for", "(", "i", "=", "0", ";", "i", "<", "FIRST_PSEUDO_REGISTER", ";", "i", "++", ")", "reg_alloc_order", "[", "i", "]", "=", "gnu_abi_reg_alloc_order", "[", "i", "]", ";", "for", "(", "i", "=", "15", ";", "i", "<=", "30", ";", "i", "++", ")", "call_used_regs", "[", "i", "]", "=", "0", ";", "for", "(", "i", "=", "MMIX_RESERVED_GNU_ARG_0_REGNUM", ";", "i", "<", "MMIX_RESERVED_GNU_ARG_0_REGNUM", "+", "MMIX_MAX_ARGS_IN_REGS", ";", "i", "++", ")", "fixed_regs", "[", "i", "]", "=", "0", ";", "}", "if", "(", "!", "TARGET_TOPLEVEL_SYMBOLS", ")", "for", "(", "i", "=", "0", ";", "i", "<", "FIRST_PSEUDO_REGISTER", ";", "i", "++", ")", "if", "(", "reg_names", "[", "i", "]", "[", "0", "]", "==", "':'", ")", "reg_names", "[", "i", "]", "++", ";", "}", "</s>" ]

[ "CONDITIONAL_REGISTER_USAGE", "." ]

[ "mmix", "0", "15", "30", "0", "0", "0", "0" ]

mmix

mmix_conditional_register_usage

mmix

CPU

GCC

18,757

127

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "isCheapToSpeculateCttz", "(", ")", "const", "{", "return", "Subtarget", "->", "hasBMI", "(", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "it", "is", "cheap", "to", "speculate", "a", "call", "to", "intrinsic", "cttz", "." ]

[ "X86", "X86" ]

X86ISelLowering (2)3

isCheapToSpeculateCttz

X86

CPU

LLVM

18,758

16

1

[]

[ "<s>", "static", "rtx", "m68k_function_arg", "(", "cumulative_args_t", "cum", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "const_tree", "type", "ATTRIBUTE_UNUSED", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "return", "NULL_RTX", ";", "}", "</s>" ]

[ "On", "the", "m68k", "all", "args", "are", "always", "pushed", "." ]

[ "m68k" ]

m68k4

m68k_function_arg

m68k

MPU

GCC

18,759

25

1

[]

[ "<s>", "uint64_t", "VEMCCodeEmitter", "::", "getBranchTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImm", "(", ")", ")", "return", "getMachineOpValue", "(", "MI", ",", "MO", ",", "Fixups", ",", "STI", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "0", ",", "MO", ".", "getExpr", "(", ")", ",", "(", "MCFixupKind", ")", "VE", "::", "fixup_ve_srel32", ")", ")", ";", "return", "0", ";", "}", "</s>" ]

[ "getBranchTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "branch", "target", "operand", "." ]

[ "VE", "VE", "0", "VE::fixup_ve_srel32", "0" ]

VEMCCodeEmitter1

getBranchTargetOpValue

VE

CPU

LLVM

18,760

94

1

[]

[ "<s>", "static", "enum", "loongarch_symbol_type", "loongarch_classify_symbolic_expression", "(", "rtx", "x", ")", "{", "rtx", "offset", ";", "split_const", "(", "x", ",", "&", "x", ",", "&", "offset", ")", ";", "if", "(", "UNSPEC_ADDRESS_P", "(", "x", ")", ")", "return", "UNSPEC_ADDRESS_TYPE", "(", "x", ")", ";", "return", "loongarch_classify_symbol", "(", "x", ")", ";", "}", "</s>" ]

[ "Classify", "the", "base", "of", "symbolic", "expression", "X", ",", "given", "that", "X", "appears", "in", "context", "CONTEXT", "." ]

[ "loongarch" ]

loongarch1

loongarch_classify_symbolic_expression

loongarch

CPU

GCC

18,761

43

1

[]

[ "<s>", "AMDGPUAAResult", "run", "(", "Function", "&", "F", ",", "AnalysisManager", "<", "Function", ">", "&", "AM", ")", "{", "return", "AMDGPUAAResult", "(", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ",", "Triple", "(", "F", ".", "getParent", "(", ")", "->", "getTargetTriple", "(", ")", ")", ")", ";", "}", "</s>" ]

[ "Run", "the", "analysis", "pass", "over", "a", "function", "and", "produce", "a", "dominator", "tree", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUAliasAnalysis

run

AMDGPU

GPU

LLVM

18,762

43

1

[]

[ "<s>", "bool", "isProfitableToDupForIfCvt", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "NumCycles", ",", "const", "BranchProbability", "&", "Probability", ")", "const", "override", "{", "return", "NumCycles", "==", "1", ";", "}", "</s>" ]

[ "Return", "true", "if", "it", "'s", "profitable", "for", "if-converter", "to", "duplicate", "instructions", "of", "specified", "accumulated", "instruction", "latencies", "in", "the", "specified", "MBB", "to", "enable", "if-conversion", "." ]

[ "ARM", "1" ]

ARMBaseInstrInfo

isProfitableToDupForIfCvt

ARM

CPU

LLVM

18,763

24

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "BPFSubtarget", ">", "(", ")", ";", "return", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";", "}", "</s>" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "BPF", "BPF" ]

BPFISelDAGToDAG10

runOnMachineFunction

BPF

Virtual ISA

LLVM

18,764

30

1

[]

[ "<s>", "static", "int", "loongarch_flatten_aggregate_argument", "(", "const_tree", "type", ",", "loongarch_aggregate_field", "fields", "[", "2", "]", ")", "{", "if", "(", "!", "type", "||", "TREE_CODE", "(", "type", ")", "!=", "RECORD_TYPE", ")", "return", "-", "1", ";", "return", "loongarch_flatten_aggregate_field", "(", "type", ",", "fields", ",", "0", ",", "0", ")", ";", "}", "</s>" ]

[ "Identify", "candidate", "aggregates", "for", "passing", "in", "floating-point", "registers", ".", "Candidates", "have", "at", "most", "two", "fields", "after", "flattening", "." ]

[ "loongarch", "2", "1", "0", "0" ]

loongarch

loongarch_flatten_aggregate_argument

loongarch

CPU

GCC

18,765

43

1

[]

[ "<s>", "EVT", "RISCVTargetLowering", "::", "getOptimalMemOpType", "(", "const", "MemOp", "&", "Op", ",", "const", "AttributeList", "&", "FuncAttributes", ")", "const", "{", "bool", "IsNonZeroMemset", "=", "Op", ".", "isMemset", "(", ")", "&&", "!", "Op", ".", "isZeroMemset", "(", ")", ";", "if", "(", "Subtarget", ".", "hasCheri", "(", ")", "&&", "!", "IsNonZeroMemset", ")", "{", "unsigned", "CapSize", "=", "Subtarget", ".", "typeForCapabilities", "(", ")", ".", "getSizeInBits", "(", ")", "/", "8", ";", "if", "(", "Op", ".", "size", "(", ")", ">=", "CapSize", ")", "{", "Align", "CapAlign", "(", "CapSize", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "__func__", "<<", "\" Size=\"", "<<", "Op", ".", "size", "(", ")", "<<", "\" DstAlign=\"", "<<", "(", "Op", ".", "isFixedDstAlign", "(", ")", "?", "Op", ".", "getDstAlign", "(", ")", ".", "value", "(", ")", ":", "0", ")", "<<", "\" SrcAlign=\"", "<<", "(", "Op", ".", "isMemset", "(", ")", "?", "0", ":", "Op", ".", "getSrcAlign", "(", ")", ".", "value", "(", ")", ")", "<<", "\" CapSize=\"", "<<", "CapSize", "<<", "\"\\n\"", ")", ";", "if", "(", "Op", ".", "isAligned", "(", "CapAlign", ")", ")", "{", "return", "CapType", ";", "}", "else", "if", "(", "!", "Op", ".", "isMemset", "(", ")", ")", "{", "return", "MVT", "::", "isVoid", ";", "}", "}", "}", "return", "TargetLowering", "::", "getOptimalMemOpType", "(", "Op", ",", "FuncAttributes", ")", ";", "}", "</s>" ]

[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]

[ "RISCV", "RISCV", "8", "\" Size=\"", "\" DstAlign=\"", "0", "\" SrcAlign=\"", "0", "\" CapSize=\"", "\"\\n\"", "MVT::isVoid" ]

RISCVISelLowering42

getOptimalMemOpType

RISCV

CPU

LLVM

18,766

188

1

[]

[ "<s>", "static", "bool", "expand_vselect", "(", "rtx", "target", ",", "rtx", "op0", ",", "const", "unsigned", "char", "*", "perm", ",", "unsigned", "nelt", ")", "{", "rtx", "rperm", "[", "MAX_VECT_LEN", "]", ",", "x", ";", "unsigned", "i", ";", "for", "(", "i", "=", "0", ";", "i", "<", "nelt", ";", "++", "i", ")", "rperm", "[", "i", "]", "=", "GEN_INT", "(", "perm", "[", "i", "]", ")", ";", "x", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec_v", "(", "nelt", ",", "rperm", ")", ")", ";", "x", "=", "gen_rtx_VEC_SELECT", "(", "GET_MODE", "(", "target", ")", ",", "op0", ",", "x", ")", ";", "x", "=", "gen_rtx_SET", "(", "target", ",", "x", ")", ";", "rtx_insn", "*", "insn", "=", "emit_insn", "(", "x", ")", ";", "if", "(", "recog_memoized", "(", "insn", ")", "<", "0", ")", "{", "remove_insn", "(", "insn", ")", ";", "return", "false", ";", "}", "return", "true", ";", "}", "</s>" ]

[ "Construct", "(", "set", "target", "(", "vec_select", "op0", "(", "parallel", "perm", ")", ")", ")", "and", "return", "true", "if", "that", "'s", "a", "valid", "instruction", "in", "the", "active", "ISA", "." ]

[ "ia64", "0", "0" ]

ia64

expand_vselect

ia64

CPU

GCC

18,767

126

1

[]

[ "<s>", "static", "void", "do_cmpb3", "(", "rtx", "dest", ",", "rtx", "src1", ",", "rtx", "src2", ")", "{", "if", "(", "GET_MODE", "(", "dest", ")", "==", "DImode", ")", "emit_insn", "(", "gen_cmpbdi3", "(", "dest", ",", "src1", ",", "src2", ")", ")", ";", "else", "emit_insn", "(", "gen_cmpbsi3", "(", "dest", ",", "src1", ",", "src2", ")", ")", ";", "}", "</s>" ]

[ "Emit", "an", "cmpb", "of", "the", "proper", "mode", "for", "DEST", ".", "DEST", "is", "the", "destination", "register", "for", "the", "cmpb", ".", "SRC1", "is", "the", "first", "input", ".", "SRC2", "is", "the", "second", "input", ".", "Computes", "cmpb", "of", "SRC1", ",", "SRC2", "." ]

[ "rs6000" ]

rs6000-string

do_cmpb3

rs6000

CPU

GCC

18,768

49

1

[]

[ "<s>", "static", "tree", "nvptx_handle_shared_attribute", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", "ARG_UNUSED", "(", "args", ")", ",", "int", "ARG_UNUSED", "(", "flags", ")", ",", "bool", "*", "no_add_attrs", ")", "{", "tree", "decl", "=", "*", "node", ";", "if", "(", "TREE_CODE", "(", "decl", ")", "!=", "VAR_DECL", ")", "{", "error", "(", "\"%qE attribute only applies to variables\"", ",", "name", ")", ";", "*", "no_add_attrs", "=", "true", ";", "}", "else", "if", "(", "!", "(", "TREE_PUBLIC", "(", "decl", ")", "||", "TREE_STATIC", "(", "decl", ")", ")", ")", "{", "error", "(", "\"%qE attribute not allowed with auto storage class\"", ",", "name", ")", ";", "*", "no_add_attrs", "=", "true", ";", "}", "return", "NULL_TREE", ";", "}", "</s>" ]

[ "Handle", "a", "``", "shared", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]

[ "nvptx", "\"%qE attribute only applies to variables\"", "\"%qE attribute not allowed with auto storage class\"" ]

nvptx

nvptx_handle_shared_attribute

nvptx

GPU

GCC

18,769

91

1

[]

[ "<s>", "bool", "DLXRegisterInfo", "::", "trackLivenessAfterRegAlloc", "(", "const", "MachineFunction", "&", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "live-ins", "should", "be", "tracked", "after", "register", "allocation", "." ]

[ "DLX", "DLX" ]

DLXRegisterInfo

trackLivenessAfterRegAlloc

DLX

CPU

LLVM

18,770

15

1

[]

[ "<s>", "bool", "canOpTrap", "(", "unsigned", "Op", ",", "EVT", "VT", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "operation", "can", "trap", "for", "the", "value", "type", "." ]

[ "Z80old" ]

Z80oldISelLowering

canOpTrap

Z80old

MPU

LLVM

18,771

16

1

[]

[ "<s>", "const", "char", "*", "avr_devicespecs_file", "(", "int", "argc", ",", "const", "char", "*", "*", "argv", ")", "{", "const", "char", "*", "mmcu", "=", "NULL", ";", "if", "(", "verbose_flag", ")", "fnotice", "(", "stderr", ",", "\"Running spec function '%s' with %d args\\n\\n\"", ",", "__FUNCTION__", ",", "argc", ")", ";", "switch", "(", "argc", ")", "{", "case", "0", ":", "fatal_error", "(", "input_location", ",", "\"bad usage of spec function %qs\"", ",", "\"device-specs-file\"", ")", ";", "return", "X_NODEVLIB", ";", "case", "1", ":", "if", "(", "0", "==", "strcmp", "(", "\"device-specs\"", ",", "argv", "[", "0", "]", ")", ")", "{", "return", "X_NODEVLIB", ";", "}", "mmcu", "=", "AVR_MMCU_DEFAULT", ";", "break", ";", "default", ":", "mmcu", "=", "argv", "[", "1", "]", ";", "for", "(", "int", "i", "=", "2", ";", "i", "<", "argc", ";", "i", "++", ")", "if", "(", "0", "!=", "strcmp", "(", "mmcu", ",", "argv", "[", "i", "]", ")", ")", "{", "error", "(", "\"specified option %qs more than once\"", ",", "\"-mmcu\"", ")", ";", "return", "X_NODEVLIB", ";", "}", "break", ";", "}", "for", "(", "const", "char", "*", "s", "=", "mmcu", ";", "*", "s", ";", "s", "++", ")", "if", "(", "!", "ISALNUM", "(", "*", "s", ")", "&&", "'-'", "!=", "*", "s", "&&", "'_'", "!=", "*", "s", ")", "{", "error", "(", "\"strange device name %qs after %qs: bad character %qc\"", ",", "mmcu", ",", "\"-mmcu=\"", ",", "*", "s", ")", ";", "return", "X_NODEVLIB", ";", "}", "return", "concat", "(", "\"-specs=device-specs\"", ",", "dir_separator_str", ",", "\"specs-\"", ",", "mmcu", ",", "\"%s\"", "\" %{mmcu=avr*:\"", "X_NODEVLIB", "\"} %{!mmcu=*:\"", "X_NODEVLIB", "\"}\"", ",", "\" \"", "X_NODEVLIB", ",", "NULL", ")", ";", "}", "</s>" ]

[ "Implement", "spec", "function", "`", "device-specs-file麓", ".", "Compose", "-specs=", "<", "specs-file-name", ">", "%", "s", ".", "If", "everything", "went", "well", "then", "argv", "[", "0", "]", "is", "the", "inflated", "(", "absolute", ")", "specs", "directory", "and", "argv", "[", "1", "]", "is", "a", "device", "or", "core", "name", "as", "supplied", "by", "-mmcu=", "*", ".", "When", "building", "GCC", "the", "path", "might", "be", "relative", "." ]

[ "avr", "\"Running spec function '%s' with %d args\\n\\n\"", "0", "\"bad usage of spec function %qs\"", "\"device-specs-file\"", "1", "0", "\"device-specs\"", "0", "1", "2", "0", "\"specified option %qs more than once\"", "\"-mmcu\"", "\"strange device name %qs after %qs: bad character %qc\"", "\"-mmcu=\"", "\"-specs=device-specs\"", "\"specs-\"", "\"%s\"", "\" %{mmcu=avr*:\"", "\"} %{!mmcu=*:\"", "\"}\"", "\" \"" ]

driver-avr4

avr_devicespecs_file

avr

MPU

GCC

18,772

213

1

[]

[ "<s>", "const", "uint32_t", "*", "AArch64RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "bool", "SCS", "=", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "ShadowCallStack", ")", ";", "if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "SCS", "?", "CSR_AArch64_NoRegs_SCS_RegMask", ":", "CSR_AArch64_NoRegs_RegMask", ";", "if", "(", "CC", "==", "CallingConv", "::", "AnyReg", ")", "return", "SCS", "?", "CSR_AArch64_AllRegs_SCS_RegMask", ":", "CSR_AArch64_AllRegs_RegMask", ";", "if", "(", "CC", "==", "CallingConv", "::", "CXX_FAST_TLS", ")", "return", "SCS", "?", "CSR_AArch64_CXX_TLS_Darwin_SCS_RegMask", ":", "CSR_AArch64_CXX_TLS_Darwin_RegMask", ";", "if", "(", "CC", "==", "CallingConv", "::", "AArch64_VectorCall", ")", "return", "SCS", "?", "CSR_AArch64_AAVPCS_SCS_RegMask", ":", "CSR_AArch64_AAVPCS_RegMask", ";", "if", "(", "CC", "==", "CallingConv", "::", "AArch64_SVE_VectorCall", ")", "return", "CSR_AArch64_SVE_AAPCS_RegMask", ";", "if", "(", "MF", ".", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ".", "getTargetLowering", "(", ")", "->", "supportSwiftError", "(", ")", "&&", "MF", ".", "getFunction", "(", ")", ".", "getAttributes", "(", ")", ".", "hasAttrSomewhere", "(", "Attribute", "::", "SwiftError", ")", ")", "return", "SCS", "?", "CSR_AArch64_AAPCS_SwiftError_SCS_RegMask", ":", "CSR_AArch64_AAPCS_SwiftError_RegMask", ";", "if", "(", "CC", "==", "CallingConv", "::", "PreserveMost", ")", "return", "SCS", "?", "CSR_AArch64_RT_MostRegs_SCS_RegMask", ":", "CSR_AArch64_RT_MostRegs_RegMask", ";", "else", "return", "SCS", "?", "CSR_AArch64_AAPCS_SCS_RegMask", ":", "CSR_AArch64_AAPCS_RegMask", ";", "}", "</s>" ]

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64RegisterInfo62

getCallPreservedMask

AArch64

CPU

LLVM

18,773

173

1

[]

[ "<s>", "FastISel", "*", "ARM", "::", "createFastISel", "(", "FunctionLoweringInfo", "&", "funcInfo", ")", "{", "const", "TargetMachine", "&", "TM", "=", "funcInfo", ".", "MF", "->", "getTarget", "(", ")", ";", "const", "ARMSubtarget", "*", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ";", "if", "(", "Subtarget", "->", "isTargetIOS", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "new", "ARMFastISel", "(", "funcInfo", ")", ";", "return", "0", ";", "}", "</s>" ]

[ "This", "method", "returns", "a", "target", "specific", "FastISel", "object", ",", "or", "null", "if", "the", "target", "does", "not", "support", "``", "fast", "''", "ISel", "." ]

[ "ARM", "ARM::createFastISel", "ARM", "ARM", "ARM", "0" ]

ARMFastISel28

createFastISel

ARM

CPU

LLVM

18,774

65

1

[]

[ "<s>", "void", "m32c_conditional_register_usage", "(", "void", ")", "{", "int", "memregs", ";", "int", "i", ";", "if", "(", "0", "<=", "target_memregs", "&&", "target_memregs", "<=", "16", ")", "{", "for", "(", "i", "=", "target_memregs", "/", "2", ";", "i", "<", "8", ";", "i", "++", ")", "{", "fixed_regs", "[", "MEM0_REGNO", "+", "i", "]", "=", "1", ";", "CLEAR_HARD_REG_BIT", "(", "reg_class_contents", "[", "MEM_REGS", "]", ",", "MEM0_REGNO", "+", "i", ")", ";", "}", "}", "if", "(", "TARGET_A24", ")", "{", "call_used_regs", "[", "R1_REGNO", "]", "=", "0", ";", "call_used_regs", "[", "R2_REGNO", "]", "=", "0", ";", "call_used_regs", "[", "R3_REGNO", "]", "=", "0", ";", "call_used_regs", "[", "A0_REGNO", "]", "=", "0", ";", "call_used_regs", "[", "A1_REGNO", "]", "=", "0", ";", "}", "}", "</s>" ]

[ "Implements", "CONDITIONAL_REGISTER_USAGE", ".", "We", "adjust", "the", "number", "of", "available", "memregs", ",", "and", "select", "which", "registers", "need", "to", "be", "preserved", "across", "calls", "based", "on", "the", "chip", "family", "." ]

[ "m32c", "0", "16", "2", "8", "1", "0", "0", "0", "0", "0" ]

m32c2

m32c_conditional_register_usage

m32c

MPU

GCC

18,775

104

1

[]

[ "<s>", "int", "m32c_expand_movcc", "(", "rtx", "*", "operands", ")", "{", "rtx", "rel", "=", "operands", "[", "1", "]", ";", "if", "(", "GET_CODE", "(", "rel", ")", "!=", "EQ", "&&", "GET_CODE", "(", "rel", ")", "!=", "NE", ")", "return", "1", ";", "if", "(", "GET_CODE", "(", "operands", "[", "2", "]", ")", "!=", "CONST_INT", "||", "GET_CODE", "(", "operands", "[", "3", "]", ")", "!=", "CONST_INT", ")", "return", "1", ";", "if", "(", "GET_CODE", "(", "rel", ")", "==", "NE", ")", "{", "rtx", "tmp", "=", "operands", "[", "2", "]", ";", "operands", "[", "2", "]", "=", "operands", "[", "3", "]", ";", "operands", "[", "3", "]", "=", "tmp", ";", "rel", "=", "gen_rtx_EQ", "(", "GET_MODE", "(", "rel", ")", ",", "XEXP", "(", "rel", ",", "0", ")", ",", "XEXP", "(", "rel", ",", "1", ")", ")", ";", "}", "emit_move_insn", "(", "operands", "[", "0", "]", ",", "gen_rtx_IF_THEN_ELSE", "(", "GET_MODE", "(", "operands", "[", "0", "]", ")", ",", "rel", ",", "operands", "[", "2", "]", ",", "operands", "[", "3", "]", ")", ")", ";", "return", "0", ";", "}", "</s>" ]

[ "Pattern", "Output", "Functions" ]

[ "m32c", "1", "1", "2", "3", "1", "2", "2", "3", "3", "0", "1", "0", "0", "2", "3", "0" ]

m32c

m32c_expand_movcc

m32c

MPU

GCC

18,776

155

1

[]

[ "<s>", "unsigned", "X86TargetLowering", "::", "getNumRegistersForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", "==", "MVT", "::", "v32i1", "&&", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "!", "Subtarget", ".", "hasBWI", "(", ")", ")", "return", "1", ";", "return", "TargetLowering", "::", "getNumRegistersForCallingConv", "(", "Context", ",", "CC", ",", "VT", ")", ";", "}", "</s>" ]

[ "Certain", "targets", "require", "unusual", "breakdowns", "of", "certain", "types", "." ]

[ "X86", "X86", "MVT::v32i1", "1" ]

X86ISelLowering (2)8

getNumRegistersForCallingConv

X86

CPU

LLVM

18,777

56

1

[]

[ "<s>", "void", "PPCHazardRecognizer970", "::", "EmitInstruction", "(", "SUnit", "*", "SU", ")", "{", "MachineInstr", "*", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "if", "(", "MI", "->", "isDebugValue", "(", ")", ")", "return", ";", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "bool", "isFirst", ",", "isSingle", ",", "isCracked", ",", "isLoad", ",", "isStore", ";", "PPCII", "::", "PPC970_Unit", "InstrType", "=", "GetInstrType", "(", "Opcode", ",", "isFirst", ",", "isSingle", ",", "isCracked", ",", "isLoad", ",", "isStore", ")", ";", "if", "(", "InstrType", "==", "PPCII", "::", "PPC970_Pseudo", ")", "return", ";", "if", "(", "Opcode", "==", "PPC", "::", "MTCTR", "||", "Opcode", "==", "PPC", "::", "MTCTR8", ")", "HasCTRSet", "=", "true", ";", "if", "(", "isStore", "&&", "NumStores", "<", "4", "&&", "!", "MI", "->", "memoperands_empty", "(", ")", ")", "{", "MachineMemOperand", "*", "MO", "=", "*", "MI", "->", "memoperands_begin", "(", ")", ";", "StoreSize", "[", "NumStores", "]", "=", "MO", "->", "getSize", "(", ")", ";", "StoreOffset", "[", "NumStores", "]", "=", "MO", "->", "getOffset", "(", ")", ";", "StoreValue", "[", "NumStores", "]", "=", "MO", "->", "getValue", "(", ")", ";", "++", "NumStores", ";", "}", "if", "(", "InstrType", "==", "PPCII", "::", "PPC970_BRU", "||", "isSingle", ")", "NumIssued", "=", "4", ";", "++", "NumIssued", ";", "if", "(", "isCracked", ")", "++", "NumIssued", ";", "if", "(", "NumIssued", "==", "5", ")", "EndDispatchGroup", "(", ")", ";", "}", "</s>" ]

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "PowerPC", "PPC", "PPCII::PPC970_Unit", "PPCII::PPC970_Pseudo", "PPC::MTCTR", "PPC::MTCTR8", "4", "PPCII::PPC970_BRU", "4", "5" ]

PPCHazardRecognizers15

EmitInstruction

PowerPC

CPU

LLVM

18,778

197

1

[]

[ "<s>", "void", "SparcTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "dl", "(", "N", ")", ";", "RTLIB", "::", "Libcall", "libCall", "=", "RTLIB", "::", "UNKNOWN_LIBCALL", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Do not know how to custom type legalize this operation!\"", ")", ";", "case", "ISD", "::", "FP_TO_SINT", ":", "case", "ISD", "::", "FP_TO_UINT", ":", "if", "(", "N", "->", "getOperand", "(", "0", ")", ".", "getValueType", "(", ")", "!=", "MVT", "::", "f128", "||", "N", "->", "getValueType", "(", "0", ")", "!=", "MVT", "::", "i64", ")", "return", ";", "libCall", "=", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "FP_TO_SINT", ")", "?", "RTLIB", "::", "FPTOSINT_F128_I64", ":", "RTLIB", "::", "FPTOUINT_F128_I64", ")", ";", "Results", ".", "push_back", "(", "LowerF128Op", "(", "SDValue", "(", "N", ",", "0", ")", ",", "DAG", ",", "getLibcallName", "(", "libCall", ")", ",", "1", ")", ")", ";", "return", ";", "case", "ISD", "::", "SINT_TO_FP", ":", "case", "ISD", "::", "UINT_TO_FP", ":", "if", "(", "N", "->", "getValueType", "(", "0", ")", "!=", "MVT", "::", "f128", "||", "N", "->", "getOperand", "(", "0", ")", ".", "getValueType", "(", ")", "!=", "MVT", "::", "i64", ")", "return", ";", "libCall", "=", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "SINT_TO_FP", ")", "?", "RTLIB", "::", "SINTTOFP_I64_F128", ":", "RTLIB", "::", "UINTTOFP_I64_F128", ")", ";", "Results", ".", "push_back", "(", "LowerF128Op", "(", "SDValue", "(", "N", ",", "0", ")", ",", "DAG", ",", "getLibcallName", "(", "libCall", ")", ",", "1", ")", ")", ";", "return", ";", "}", "}", "</s>" ]

[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]

[ "Sparc", "Sparc", "\"Do not know how to custom type legalize this operation!\"", "ISD::FP_TO_SINT", "ISD::FP_TO_UINT", "0", "MVT::f128", "0", "MVT::i64", "ISD::FP_TO_SINT", "0", "1", "ISD::SINT_TO_FP", "ISD::UINT_TO_FP", "0", "MVT::f128", "0", "MVT::i64", "ISD::SINT_TO_FP", "0", "1" ]

SparcISelLowering18

ReplaceNodeResults

Sparc

CPU

LLVM

18,779

235

1

[]

[ "<s>", "void", "SparcFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "SparcMachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "SparcMachineFunctionInfo", ">", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "const", "SparcInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "SparcInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "assert", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "SP", "::", "RETL", "&&", "\"Can only put epilog before 'retl' instruction!\"", ")", ";", "if", "(", "!", "FuncInfo", "->", "isLeafProc", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "SP", "::", "RESTORErr", ")", ",", "SP", "::", "G0", ")", ".", "addReg", "(", "SP", "::", "G0", ")", ".", "addReg", "(", "SP", "::", "G0", ")", ";", "return", ";", "}", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int", "NumBytes", "=", "(", "int", ")", "MFI", ".", "getStackSize", "(", ")", ";", "if", "(", "NumBytes", "==", "0", ")", "return", ";", "emitSPAdjustment", "(", "MF", ",", "MBB", ",", "MBBI", ",", "NumBytes", ",", "SP", "::", "ADDrr", ",", "SP", "::", "ADDri", ")", ";", "}", "</s>" ]

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "SP::RETL", "\"Can only put epilog before 'retl' instruction!\"", "SP::RESTORErr", "SP::G0", "SP::G0", "SP::G0", "0", "SP", "SP::ADDrr", "SP::ADDri" ]

SparcFrameLowering (2)1

emitEpilogue

Sparc

CPU

LLVM

18,780

186

1

[]

[ "<s>", "unsigned", "X86InstrInfo", "::", "getGlobalBaseReg", "(", "MachineFunction", "*", "MF", ")", "const", "{", "assert", "(", "(", "!", "Subtarget", ".", "is64Bit", "(", ")", "||", "MF", "->", "getTarget", "(", ")", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Medium", "||", "MF", "->", "getTarget", "(", ")", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", ")", "&&", "\"X86-64 PIC uses RIP relative addressing\"", ")", ";", "X86MachineFunctionInfo", "*", "X86FI", "=", "MF", "->", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", ";", "Register", "GlobalBaseReg", "=", "X86FI", "->", "getGlobalBaseReg", "(", ")", ";", "if", "(", "GlobalBaseReg", "!=", "0", ")", "return", "GlobalBaseReg", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", "->", "getRegInfo", "(", ")", ";", "GlobalBaseReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "Subtarget", ".", "is64Bit", "(", ")", "?", "&", "X86", "::", "GR64_NOSPRegClass", ":", "&", "X86", "::", "GR32_NOSPRegClass", ")", ";", "X86FI", "->", "setGlobalBaseReg", "(", "GlobalBaseReg", ")", ";", "return", "GlobalBaseReg", ";", "}", "</s>" ]

[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]

[ "X86", "X86", "\"X86-64 PIC uses RIP relative addressing\"", "X86", "X86", "X86", "X86", "0", "X86::GR64_NOSPRegClass", "X86::GR32_NOSPRegClass", "X86" ]

X86InstrInfo (2)3

getGlobalBaseReg

X86

CPU

LLVM

18,781

128

1

[]

[ "<s>", "lm32_return_addr_rtx", "(", "count", ",", "frame", ")", "{", "{", "FRAME_POINTER_REGNUM", ",", "STACK_POINTER_REGNUM", "}", ",", "\\", "{", "ARG_POINTER_REGNUM", ",", "STACK_POINTER_REGNUM", "}", ",", "\\", "}", "(", "OFFSET", ")", "=", "lm32_compute_initial_elimination_offset", "(", "FROM", ",", "TO", ")", "(", "CUM", ")", "=", "0", "(", "(", "(", "r", ")", ">=", "LM32_FIRST_ARG_REG", ")", "&&", "(", "(", "r", ")", "<=", "LM32_NUM_ARG_REGS", ")", ")", "gen_rtx_REG", "(", "(", "INTEGRAL_TYPE_P", "(", "VALTYPE", ")", "\\", "&&", "TYPE_PRECISION", "(", "VALTYPE", ")", "<", "BITS_PER_WORD", ")", "\\", "?", "word_mode", "\\", ":", "TYPE_MODE", "(", "VALTYPE", ")", ",", "\\", "RV_REGNUM", ")", "LM32_NUM_INTS", "(", "(", "MODE", ")", "==", "BLKmode", "?", "\\", "int_size_in_bytes", "(", "TYPE", ")", ":", "GET_MODE_SIZE", "(", "MODE", ")", ")", "(", "(", "GET_CODE", "(", "X", ")", "==", "LABEL_REF", "||", "GET_CODE", "(", "X", ")", "==", "SYMBOL_REF", "\\", "||", "GET_CODE", "(", "X", ")", "==", "CONST_INT", "||", "GET_CODE", "(", "X", ")", "==", "HIGH", "\\", "||", "(", "GET_CODE", "(", "X", ")", "==", "CONST", ")", ")", ")", "(", "REGNO_OK_FOR_BASE_P", "(", "REGNO", "(", "X", ")", ")", ")", "(", "G_REG_P", "(", "REGNO", "(", "X", ")", ")", "||", "!", "HARD_REGISTER_NUM_P", "(", "REGNO", "(", "X", ")", ")", ")", "(", "!", "(", "nonpic_symbol_mentioned_p", "(", "X", ")", ")", ")", "do", "{", "\\", "fputc", "(", "'\\t'", ",", "FILE", ")", ";", "\\", "assemble_name", "(", "FILE", ",", "LABEL1", ")", ";", "\\", "fputs", "(", "\" = \"", ",", "FILE", ")", ";", "\\", "assemble_name", "(", "FILE", ",", "LABEL2", ")", ";", "\\", "fputc", "(", "'\\n'", ",", "FILE", ")", ";", "\\", "}", "while", "(", "0", ")", "do", "{", "\\", "if", "(", "(", "SIZE", ")", "<=", "(", "unsigned", "HOST_WIDE_INT", ")", "g_switch_value", ")", "\\", "switch_to_section", "(", "sbss_section", ")", ";", "\\", "else", "\\", "switch_to_section", "(", "bss_section", ")", ";", "\\", "ASM_OUTPUT_TYPE_DIRECTIVE", "(", "FILE", ",", "NAME", ",", "\"object\"", ")", ";", "\\", "if", "(", "!", "flag_inhibit_size_directive", ")", "\\", "ASM_OUTPUT_SIZE_DIRECTIVE", "(", "FILE", ",", "NAME", ",", "SIZE", ")", ";", "\\", "ASM_OUTPUT_ALIGN", "(", "(", "FILE", ")", ",", "exact_log2", "(", "(", "ALIGN", ")", "/", "BITS_PER_UNIT", ")", ")", ";", "\\", "ASM_OUTPUT_LABEL", "(", "FILE", ",", "NAME", ")", ";", "\\", "ASM_OUTPUT_SKIP", "(", "(", "FILE", ")", ",", "(", "SIZE", ")", "?", "(", "SIZE", ")", ":", "1", ")", ";", "\\", "}", "while", "(", "0", ")", "do", "\\", "{", "\\", "if", "(", "(", "SIZE", ")", "<=", "(", "unsigned", "HOST_WIDE_INT", ")", "g_switch_value", ")", "\\", "{", "\\", "switch_to_section", "(", "sbss_section", ")", ";", "\\", "(", "*", "targetm", ".", "asm_out", ".", "globalize_label", ")", "(", "FILE", ",", "NAME", ")", ";", "\\", "ASM_OUTPUT_TYPE_DIRECTIVE", "(", "FILE", ",", "NAME", ",", "\"object\"", ")", ";", "\\", "if", "(", "!", "flag_inhibit_size_directive", ")", "\\", "ASM_OUTPUT_SIZE_DIRECTIVE", "(", "FILE", ",", "NAME", ",", "SIZE", ")", ";", "\\", "ASM_OUTPUT_ALIGN", "(", "(", "FILE", ")", ",", "exact_log2", "(", "(", "ALIGN", ")", "/", "BITS_PER_UNIT", ")", ")", ";", "\\", "ASM_OUTPUT_LABEL", "(", "FILE", ",", "NAME", ")", ";", "\\", "ASM_OUTPUT_SKIP", "(", "(", "FILE", ")", ",", "(", "SIZE", ")", "?", "(", "SIZE", ")", ":", "1", ")", ";", "\\", "}", "</s>" ]

[ "Support", "function", "to", "determine", "the", "return", "address", "of", "the", "function", "'count", "'", "frames", "back", "up", "the", "stack", "." ]

[ "lm32", "0", "\" = \"", "0", "\"object\"", "1", "0", "\"object\"", "1" ]

lm32

lm32_return_addr_rtx

lm32

MPU

GCC

18,782

442

1

[]

[ "<s>", "static", "void", "swap_reorder", "(", "rtx_insn", "*", "*", "a", ",", "int", "n", ")", "{", "rtx_insn", "*", "insn", "=", "a", "[", "n", "-", "1", "]", ";", "int", "i", "=", "n", "-", "2", ";", "while", "(", "i", ">=", "0", "&&", "rank_for_reorder", "(", "a", "+", "i", ",", "&", "insn", ")", ">=", "0", ")", "{", "a", "[", "i", "+", "1", "]", "=", "a", "[", "i", "]", ";", "i", "-=", "1", ";", "}", "a", "[", "i", "+", "1", "]", "=", "insn", ";", "}", "</s>" ]

[ "Resort", "the", "array", "A", "in", "which", "only", "element", "at", "index", "N", "may", "be", "out", "of", "order", "." ]

[ "sh", "1", "2", "0", "0", "1", "1", "1" ]

sh

swap_reorder

sh

CPU

GCC

18,783

77

1

[]

[ "<s>", "static", "unsigned", "getReg", "(", "const", "MCDisassembler", "*", "D", ",", "unsigned", "RC", ",", "unsigned", "RegNo", ")", "{", "const", "MCRegisterInfo", "*", "RegInfo", "=", "D", "->", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "return", "*", "(", "RegInfo", "->", "getRegClass", "(", "RC", ")", ".", "begin", "(", ")", "+", "RegNo", ")", ";", "}", "</s>" ]

[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]

[ "Mips" ]

MipsDisassembler40

getReg

Mips

CPU

LLVM

18,784

49

1

[]

[ "<s>", "void", "AlphaRegisterInfo", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "DebugLoc", "dl", "=", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ")", ";", "bool", "FP", "=", "hasFP", "(", "MF", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Alpha", "::", "LDAHg", ")", ",", "Alpha", "::", "R29", ")", ".", "addGlobalAddress", "(", "MF", ".", "getFunction", "(", ")", ")", ".", "addReg", "(", "Alpha", "::", "R27", ")", ".", "addImm", "(", "++", "curgpdist", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Alpha", "::", "LDAg", ")", ",", "Alpha", "::", "R29", ")", ".", "addGlobalAddress", "(", "MF", ".", "getFunction", "(", ")", ")", ".", "addReg", "(", "Alpha", "::", "R29", ")", ".", "addImm", "(", "curgpdist", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Alpha", "::", "ALTENT", ")", ")", ".", "addGlobalAddress", "(", "MF", ".", "getFunction", "(", ")", ")", ";", "long", "NumBytes", "=", "MFI", "->", "getStackSize", "(", ")", ";", "if", "(", "FP", ")", "NumBytes", "+=", "8", ";", "if", "(", "NumBytes", "==", "0", ")", "return", ";", "unsigned", "Align", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", "->", "getStackAlignment", "(", ")", ";", "NumBytes", "=", "(", "NumBytes", "+", "Align", "-", "1", ")", "/", "Align", "*", "Align", ";", "MFI", "->", "setStackSize", "(", "NumBytes", ")", ";", "NumBytes", "=", "-", "NumBytes", ";", "if", "(", "NumBytes", ">=", "IMM_LOW", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Alpha", "::", "LDA", ")", ",", "Alpha", "::", "R30", ")", ".", "addImm", "(", "NumBytes", ")", ".", "addReg", "(", "Alpha", "::", "R30", ")", ";", "}", "else", "if", "(", "getUpper16", "(", "NumBytes", ")", ">=", "IMM_LOW", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Alpha", "::", "LDAH", ")", ",", "Alpha", "::", "R30", ")", ".", "addImm", "(", "getUpper16", "(", "NumBytes", ")", ")", ".", "addReg", "(", "Alpha", "::", "R30", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Alpha", "::", "LDA", ")", ",", "Alpha", "::", "R30", ")", ".", "addImm", "(", "getLower16", "(", "NumBytes", ")", ")", ".", "addReg", "(", "Alpha", "::", "R30", ")", ";", "}", "else", "{", "report_fatal_error", "(", "\"Too big a stack frame at \"", "+", "Twine", "(", "NumBytes", ")", ")", ";", "}", "if", "(", "FP", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Alpha", "::", "STQ", ")", ")", ".", "addReg", "(", "Alpha", "::", "R15", ")", ".", "addImm", "(", "0", ")", ".", "addReg", "(", "Alpha", "::", "R30", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Alpha", "::", "BISr", ")", ",", "Alpha", "::", "R15", ")", ".", "addReg", "(", "Alpha", "::", "R30", ")", ".", "addReg", "(", "Alpha", "::", "R30", ")", ";", "}", "}", "</s>" ]

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "Alpha", "Alpha", "Alpha::LDAHg", "Alpha::R29", "Alpha::R27", "Alpha::LDAg", "Alpha::R29", "Alpha::R29", "Alpha::ALTENT", "8", "0", "1", "Alpha::LDA", "Alpha::R30", "Alpha::R30", "Alpha::LDAH", "Alpha::R30", "Alpha::R30", "Alpha::LDA", "Alpha::R30", "Alpha::R30", "\"Too big a stack frame at \"", "Alpha::STQ", "Alpha::R15", "0", "Alpha::R30", "Alpha::BISr", "Alpha::R15", "Alpha::R30", "Alpha::R30" ]

AlphaRegisterInfo1

emitPrologue

Alpha

MPU

LLVM

18,785

476

1

[]

[ "<s>", "static", "bool", "classof", "(", "const", "MCExpr", "*", "E", ")", "{", "return", "E", "->", "getKind", "(", ")", "==", "MCExpr", "::", "Target", ";", "}", "</s>" ]

[ "Methods", "for", "support", "type", "inquiry", "through", "isa", ",", "cast", ",", "and", "dyn_cast", ":" ]

[ "DLX" ]

DLXMCExpr

classof

DLX

CPU

LLVM

18,786

22

1

[]

[ "<s>", "MachineBasicBlock", "*", "SparcTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "const", "TargetInstrInfo", "&", "TII", "=", "*", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "unsigned", "BROpcode", ";", "unsigned", "CC", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unknown SELECT_CC!\"", ")", ";", "case", "SP", "::", "SELECT_CC_Int_ICC", ":", "case", "SP", "::", "SELECT_CC_FP_ICC", ":", "case", "SP", "::", "SELECT_CC_DFP_ICC", ":", "BROpcode", "=", "SP", "::", "BCOND", ";", "break", ";", "case", "SP", "::", "SELECT_CC_Int_FCC", ":", "case", "SP", "::", "SELECT_CC_FP_FCC", ":", "case", "SP", "::", "SELECT_CC_DFP_FCC", ":", "BROpcode", "=", "SP", "::", "FBCOND", ";", "break", ";", "}", "CC", "=", "(", "SPCC", "::", "CondCodes", ")", "MI", "->", "getOperand", "(", "3", ")", ".", "getImm", "(", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "BB", ";", "++", "It", ";", "MachineBasicBlock", "*", "thisMBB", "=", "BB", ";", "MachineFunction", "*", "F", "=", "BB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "copy0MBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "sinkMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "sinkMBB", "->", "splice", "(", "sinkMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "sinkMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "copy0MBB", ")", ";", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", ".", "get", "(", "BROpcode", ")", ")", ".", "addMBB", "(", "sinkMBB", ")", ".", "addImm", "(", "CC", ")", ";", "F", "->", "insert", "(", "It", ",", "copy0MBB", ")", ";", "F", "->", "insert", "(", "It", ",", "sinkMBB", ")", ";", "BB", "=", "copy0MBB", ";", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "BB", "=", "sinkMBB", ";", "BuildMI", "(", "*", "BB", ",", "BB", "->", "begin", "(", ")", ",", "dl", ",", "TII", ".", "get", "(", "SP", "::", "PHI", ")", ",", "MI", "->", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "2", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "copy0MBB", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "1", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "thisMBB", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "return", "BB", ";", "}", "</s>" ]

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "Sparc", "Sparc", "\"Unknown SELECT_CC!\"", "SP::SELECT_CC_Int_ICC", "SP::SELECT_CC_FP_ICC", "SP::SELECT_CC_DFP_ICC", "SP::BCOND", "SP::SELECT_CC_Int_FCC", "SP::SELECT_CC_FP_FCC", "SP::SELECT_CC_DFP_FCC", "SP::FBCOND", "SPCC::CondCodes", "3", "SP::PHI", "0", "2", "1" ]

SparcISelLowering32

EmitInstrWithCustomInserter

Sparc

CPU

LLVM

18,787

376

1

[]

[ "<s>", "bool", "PIC16AsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "this", "->", "MF", "=", "&", "MF", ";", "SetupMachineFunction", "(", "MF", ")", ";", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "CurrentFnName", "=", "Mang", "->", "getValueName", "(", "F", ")", ";", "EmitFunctionFrame", "(", "MF", ")", ";", "DbgInfo", ".", "EmitFunctBeginDI", "(", "F", ")", ";", "EmitAutos", "(", "CurrentFnName", ")", ";", "const", "char", "*", "codeSection", "=", "PAN", "::", "getCodeSectionName", "(", "CurrentFnName", ")", ".", "c_str", "(", ")", ";", "const", "Section", "*", "fCodeSection", "=", "TAI", "->", "getNamedSection", "(", "codeSection", ",", "SectionFlags", "::", "Code", ")", ";", "O", "<<", "\"\\n\"", ";", "SwitchToSection", "(", "fCodeSection", ")", ";", "O", "<<", "\"\\tretlw low(\"", "<<", "PAN", "::", "getFrameLabel", "(", "CurrentFnName", ")", "<<", "\")\\n\"", ";", "O", "<<", "\"\\tretlw high(\"", "<<", "PAN", "::", "getFrameLabel", "(", "CurrentFnName", ")", "<<", "\")\\n\"", ";", "O", "<<", "CurrentFnName", "<<", "\":\\n\"", ";", "unsigned", "CurLine", "=", "0", ";", "O", "<<", "\"\\n\"", ";", "for", "(", "MachineFunction", "::", "const_iterator", "I", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "!=", "MF", ".", "begin", "(", ")", ")", "{", "printBasicBlockLabel", "(", "I", ",", "true", ")", ";", "O", "<<", "'\\n'", ";", "}", "for", "(", "MachineBasicBlock", "::", "const_iterator", "II", "=", "I", "->", "begin", "(", ")", ",", "E", "=", "I", "->", "end", "(", ")", ";", "II", "!=", "E", ";", "++", "II", ")", "{", "const", "DebugLoc", "DL", "=", "II", "->", "getDebugLoc", "(", ")", ";", "if", "(", "!", "DL", ".", "isUnknown", "(", ")", ")", "{", "unsigned", "line", "=", "MF", ".", "getDebugLocTuple", "(", "DL", ")", ".", "Line", ";", "if", "(", "line", "!=", "CurLine", ")", "{", "O", "<<", "\"\\t.line \"", "<<", "line", "<<", "\"\\n\"", ";", "CurLine", "=", "line", ";", "}", "}", "printMachineInstruction", "(", "II", ")", ";", "}", "}", "DbgInfo", ".", "EmitFunctEndDI", "(", "F", ",", "CurLine", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "PIC16", "PIC16", "\"\\n\"", "\"\\tretlw low(\"", "\")\\n\"", "\"\\tretlw high(\"", "\")\\n\"", "\":\\n\"", "0", "\"\\n\"", "\"\\t.line \"", "\"\\n\"" ]

PIC16AsmPrinter2

runOnMachineFunction

PIC16

MPU

LLVM

18,788

295

1

[]

[ "<s>", "bool", "mep_secondary_memory_needed", "(", "enum", "reg_class", "rclass1", ",", "enum", "reg_class", "rclass2", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "!", "mep_have_core_copro_moves_p", ")", "{", "if", "(", "reg_classes_intersect_p", "(", "rclass1", ",", "CR_REGS", ")", "&&", "reg_classes_intersect_p", "(", "rclass2", ",", "GENERAL_REGS", ")", ")", "return", "true", ";", "if", "(", "reg_classes_intersect_p", "(", "rclass2", ",", "CR_REGS", ")", "&&", "reg_classes_intersect_p", "(", "rclass1", ",", "GENERAL_REGS", ")", ")", "return", "true", ";", "if", "(", "!", "mep_have_copro_copro_moves_p", "&&", "reg_classes_intersect_p", "(", "rclass1", ",", "CR_REGS", ")", "&&", "reg_classes_intersect_p", "(", "rclass2", ",", "CR_REGS", ")", ")", "return", "true", ";", "}", "return", "false", ";", "}", "</s>" ]

[ "Implement", "SECONDARY_MEMORY_NEEDED", "." ]

[ "mep" ]

mep

mep_secondary_memory_needed

mep

CPU

GCC

18,789

87

1

[]

[ "<s>", "SDValue", "DCPU16TargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "GlobalAddress", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BlockAddress", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ExternalSymbol", ":", "return", "LowerExternalSymbol", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BR_CC", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SELECT_CC", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SIGN_EXTEND", ":", "return", "LowerSIGN_EXTEND", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "RETURNADDR", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FRAMEADDR", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ROTL", ":", "return", "LowerROT", "(", "Op", ",", "DAG", ",", "true", ")", ";", "case", "ISD", "::", "ROTR", ":", "return", "LowerROT", "(", "Op", ",", "DAG", ",", "false", ")", ";", "case", "ISD", "::", "SMUL_LOHI", ":", "return", "LowerMUL_LOHI", "(", "Op", ",", "DAG", ",", "true", ")", ";", "case", "ISD", "::", "UMUL_LOHI", ":", "return", "LowerMUL_LOHI", "(", "Op", ",", "DAG", ",", "false", ")", ";", "case", "ISD", "::", "JumpTable", ":", "return", "LowerJumpTable", "(", "Op", ",", "DAG", ")", ";", "default", ":", "llvm_unreachable", "(", "\"unimplemented operand\"", ")", ";", "}", "}", "</s>" ]

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "Dcpu16", "DCPU16", "ISD::GlobalAddress", "ISD::BlockAddress", "ISD::ExternalSymbol", "ISD::BR_CC", "ISD::SELECT_CC", "ISD::SIGN_EXTEND", "ISD::RETURNADDR", "ISD::FRAMEADDR", "ISD::ROTL", "ISD::ROTR", "ISD::SMUL_LOHI", "ISD::UMUL_LOHI", "ISD::JumpTable", "\"unimplemented operand\"" ]

Dcpu16ISelLowering

LowerOperation

Dcpu16

CPU

LLVM

18,790

209

1

[]

[ "<s>", "static", "HOST_WIDE_INT", "lm32_starting_frame_offset", "(", "void", ")", "{", "return", "UNITS_PER_WORD", ";", "}", "</s>" ]

[ "Implement", "TARGET_STARTING_FRAME_OFFSET", "." ]

[ "lm32" ]

lm32

lm32_starting_frame_offset

lm32

MPU

GCC

18,791

11

1

[]

[ "<s>", "void", "AArch64FrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "assert", "(", "getStackGrowthDirection", "(", ")", "==", "TargetFrameLowering", "::", "StackGrowsDown", "&&", "\"Upwards growing stack unsupported\"", ")", ";", "unsigned", "MaxAlign", "=", "getStackAlignment", "(", ")", ";", "int64_t", "SVEStackSize", "=", "determineSVEStackSize", "(", "MFI", ",", "MaxAlign", ")", ";", "AArch64FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "AArch64FunctionInfo", ">", "(", ")", ";", "AFI", "->", "setStackSizeSVE", "(", "alignTo", "(", "SVEStackSize", ",", "MaxAlign", ")", ")", ";", "assert", "(", "MaxAlign", "<=", "16", "&&", "\"Cannot align scalable vectors more than 16 bytes\"", ")", ";", "if", "(", "!", "MF", ".", "hasEHFunclets", "(", ")", ")", "return", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "WinEHFuncInfo", "&", "EHInfo", "=", "*", "MF", ".", "getWinEHFuncInfo", "(", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "auto", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "while", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ")", "++", "MBBI", ";", "int", "UnwindHelpFI", "=", "MFI", ".", "CreateStackObject", "(", "8", ",", "16", ",", "false", ")", ";", "EHInfo", ".", "UnwindHelpFrameIdx", "=", "UnwindHelpFI", ";", "DebugLoc", "DL", ";", "RS", "->", "enterBasicBlockEnd", "(", "MBB", ")", ";", "RS", "->", "backward", "(", "std", "::", "prev", "(", "MBBI", ")", ")", ";", "unsigned", "DstReg", "=", "RS", "->", "FindUnusedReg", "(", "&", "AArch64", "::", "GPR64commonRegClass", ")", ";", "assert", "(", "DstReg", "&&", "\"There must be a free register after frame setup\"", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "AArch64", "::", "MOVi64imm", ")", ",", "DstReg", ")", ".", "addImm", "(", "-", "2", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "AArch64", "::", "STURXi", ")", ")", ".", "addReg", "(", "DstReg", ",", "getKillRegState", "(", "true", ")", ")", ".", "addFrameIndex", "(", "UnwindHelpFI", ")", ".", "addImm", "(", "0", ")", ";", "}", "</s>" ]

[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]

[ "AArch64", "AArch64", "\"Upwards growing stack unsupported\"", "AArch64", "AArch64", "16", "\"Cannot align scalable vectors more than 16 bytes\"", "8", "16", "AArch64::GPR64commonRegClass", "\"There must be a free register after frame setup\"", "AArch64::MOVi64imm", "2", "AArch64::STURXi", "0" ]

AArch64FrameLowering14

processFunctionBeforeFrameFinalized

AArch64

CPU

LLVM

18,792

295

1

[]

[ "<s>", "BitVector", "XCoreRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "XCore", "::", "CP", ")", ";", "Reserved", ".", "set", "(", "XCore", "::", "DP", ")", ";", "Reserved", ".", "set", "(", "XCore", "::", "SP", ")", ";", "Reserved", ".", "set", "(", "XCore", "::", "LR", ")", ";", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "Reserved", ".", "set", "(", "XCore", "::", "R10", ")", ";", "}", "return", "Reserved", ";", "}", "</s>" ]

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "at", "all", "times", ",", "e.g", "." ]

[ "XCore", "XCore", "XCore::CP", "XCore::DP", "XCore::SP", "XCore::LR", "XCore::R10" ]

XCoreRegisterInfo11

getReservedRegs

XCore

MPU

LLVM

18,793

78

1

[]

[ "<s>", "void", "PatmosDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "return", ";", "switch", "(", "Node", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "}", "SelectCode", "(", "Node", ")", ";", "}", "</s>" ]

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "Patmos", "Patmos" ]

PatmosISelDAGToDAG1

Select

Patmos

VLIW

LLVM

18,794

40

1

[]

[ "<s>", "SMLoc", "Z80Operand", "::", "getEndLoc", "(", ")", "const", "{", "return", "this", "->", "EndLoc", ";", "}", "</s>" ]

[ "getEndLoc", "-", "Get", "the", "location", "of", "the", "last", "token", "of", "this", "operand", "." ]

[ "Z80", "Z80" ]

Z80Operand

getEndLoc

Z80

MPU

LLVM

18,795

14

1

[]

[ "<s>", "static", "bool", "s390_function_arg_float", "(", "enum", "machine_mode", "mode", ",", "tree", "type", ")", "{", "int", "size", "=", "s390_function_arg_size", "(", "mode", ",", "type", ")", ";", "if", "(", "size", ">", "8", ")", "return", "false", ";", "if", "(", "TARGET_SOFT_FLOAT", ")", "return", "false", ";", "if", "(", "!", "type", ")", "return", "mode", "==", "SFmode", "||", "mode", "==", "DFmode", ";", "while", "(", "TREE_CODE", "(", "type", ")", "==", "RECORD_TYPE", ")", "{", "tree", "field", ",", "single", "=", "NULL_TREE", ";", "for", "(", "field", "=", "TYPE_FIELDS", "(", "type", ")", ";", "field", ";", "field", "=", "TREE_CHAIN", "(", "field", ")", ")", "{", "if", "(", "TREE_CODE", "(", "field", ")", "!=", "FIELD_DECL", ")", "continue", ";", "if", "(", "single", "==", "NULL_TREE", ")", "single", "=", "TREE_TYPE", "(", "field", ")", ";", "else", "return", "false", ";", "}", "if", "(", "single", "==", "NULL_TREE", ")", "return", "false", ";", "else", "type", "=", "single", ";", "}", "return", "TREE_CODE", "(", "type", ")", "==", "REAL_TYPE", ";", "}", "</s>" ]

[ "Return", "true", "if", "a", "function", "argument", "of", "type", "TYPE", "and", "mode", "MODE", "is", "to", "be", "passed", "in", "a", "floating-point", "register", ",", "if", "available", "." ]

[ "s390", "8" ]

s3903

s390_function_arg_float

s390

MPU

GCC

18,796

141

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"X86 Machine Code Emitter\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "X86", "\"X86 Machine Code Emitter\"" ]

X86CodeEmitter1

getPassName

X86

CPU

LLVM

18,797

13

1

[]

[ "<s>", "void", "LC3bAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "if", "(", "MI", "->", "isDebugValue", "(", ")", ")", "{", "SmallString", "<", "128", ">", "Str", ";", "raw_svector_ostream", "OS", "(", "Str", ")", ";", "PrintDebugValueComment", "(", "MI", ",", "OS", ")", ";", "return", ";", "}", "MCInst", "TmpInst0", ";", "MCInstLowering", ".", "Lower", "(", "MI", ",", "TmpInst0", ")", ";", "OutStreamer", ".", "EmitInstruction", "(", "TmpInst0", ")", ";", "}", "</s>" ]

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "LC3b", "LC3b", "128" ]

LC3bAsmPrinter

EmitInstruction

LC3b

CPU

LLVM

18,798

62

1

[]

[ "<s>", "void", "AlphaRegisterInfo", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "prior", "(", "MBB", ".", "end", "(", ")", ")", ";", "assert", "(", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "Alpha", "::", "RETDAG", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "Alpha", "::", "RETDAGp", ")", "&&", "\"Can only insert epilog into returning blocks\"", ")", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "bool", "FP", "=", "hasFP", "(", "MF", ")", ";", "long", "NumBytes", "=", "MFI", "->", "getStackSize", "(", ")", ";", "if", "(", "FP", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Alpha", "::", "BISr", ")", ",", "Alpha", "::", "R30", ")", ".", "addReg", "(", "Alpha", "::", "R15", ")", ".", "addReg", "(", "Alpha", "::", "R15", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Alpha", "::", "LDQ", ")", ",", "Alpha", "::", "R15", ")", ".", "addImm", "(", "0", ")", ".", "addReg", "(", "Alpha", "::", "R15", ")", ";", "}", "if", "(", "NumBytes", "!=", "0", ")", "{", "if", "(", "NumBytes", "<=", "IMM_HIGH", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Alpha", "::", "LDA", ")", ",", "Alpha", "::", "R30", ")", ".", "addImm", "(", "NumBytes", ")", ".", "addReg", "(", "Alpha", "::", "R30", ")", ";", "}", "else", "if", "(", "getUpper16", "(", "NumBytes", ")", "<=", "IMM_HIGH", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Alpha", "::", "LDAH", ")", ",", "Alpha", "::", "R30", ")", ".", "addImm", "(", "getUpper16", "(", "NumBytes", ")", ")", ".", "addReg", "(", "Alpha", "::", "R30", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Alpha", "::", "LDA", ")", ",", "Alpha", "::", "R30", ")", ".", "addImm", "(", "getLower16", "(", "NumBytes", ")", ")", ".", "addReg", "(", "Alpha", "::", "R30", ")", ";", "}", "else", "{", "cerr", "<<", "\"Too big a stack frame at \"", "<<", "NumBytes", "<<", "\"\\n\"", ";", "abort", "(", ")", ";", "}", "}", "}", "</s>" ]

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "Alpha", "Alpha", "Alpha::RETDAG", "Alpha::RETDAGp", "\"Can only insert epilog into returning blocks\"", "Alpha::BISr", "Alpha::R30", "Alpha::R15", "Alpha::R15", "Alpha::LDQ", "Alpha::R15", "0", "Alpha::R15", "0", "Alpha::LDA", "Alpha::R30", "Alpha::R30", "Alpha::LDAH", "Alpha::R30", "Alpha::R30", "Alpha::LDA", "Alpha::R30", "Alpha::R30", "\"Too big a stack frame at \"", "\"\\n\"" ]

AlphaRegisterInfo2

emitEpilogue

Alpha

MPU

LLVM

18,799

321

1

[]