b'\n_START_ARTICLE_\nIBM 1620 Modelo II\n_START_SECTION_\nCarecter\xc3\xadsticas\n_START_PARAGRAPH_\nA diferencia del anterior Modelo I, dispon\xc3\xada de una ALU b\xc3\xa1sica implementada en hardware para adici\xc3\xb3n y sustracci\xc3\xb3n, pero la multiplicaci\xc3\xb3n todav\xc3\xada funcionaba por una tabla de b\xc3\xbasqueda almacenada en la memoria de n\xc3\xbacleos magn\xc3\xa9ticos. La multiplicaci\xc3\xb3n utilizaba 200 posiciones en la tabla (direcci\xc3\xb3n 00100..00299). En lugar de ser una opci\xc3\xb3n adicional disponible como en el Modelo I, en el que la divisi\xc3\xb3n por hardware utiliza un algoritmo por restas repetidas, una opci\xc3\xb3n construida en Aritm\xc3\xa9tica de punto flotante estaba disponible en opci\xc3\xb3n, desarrollada en octal la E/S, las operaciones l\xc3\xb3gicas y los cambios de base desde/hacia instrucciones decimales._NEWLINE_Se liber\xc3\xb3 parcialmente la memoria de n\xc3\xbacleos magn\xc3\xa9ticos (en direcci\xc3\xb3n 00300..00399) al sustituir la tabla para la suma por hardware especializado, y fue utilizada para almacenar dos "bancos" seleccionables de siete registros \xc3\xadndice de 5 d\xc3\xadgitos._NEWLINE_La m\xc3\xa1quina de escribir de la consola fue reemplazado con una IBM el\xc3\xa9ctrica modelo Selectric  modificada, que podr\xc3\xada escribir a 15.5 cps (una mejora del 55% sobre el Modelo I)._NEWLINE_La memoria de n\xc3\xbacleos magn\xc3\xa9ticos estaba completamente incluida en la propia unidad de memoria de la IBM 1625. El tiempo de ciclo de la memoria se redujo a la mitad comparado a la interna del Modelo I, pasando a 10 \xc2\xb5s (por ejemplo la velocidad de ciclo fue aumentada a 100 kHz) al utilizar n\xc3\xbacleos m\xc3\xa1s r\xc3\xa1pidos. Una operaci\xc3\xb3n de Memory Address Register Storage (MARS o Almacenamiento de Registro de la Direcci\xc3\xb3n de Memoria) en la memoria de n\xc3\xbacleo para leer, borrar o escribir tomaba 1.5 \xc2\xb5s, y cuando la operaci\xc3\xb3n es de escritura o borrado, al ser destructivas, era seguida de una operaci\xc3\xb3n de re-escritura autom\xc3\xa1tica (pero no necesariamente inmediata) del mismo "registro(s)" durante el mismo periodo de 10 \xc2\xb5s del ciclo de memoria._NEWLINE_La velocidad de reloj del procesador estaba tambi\xc3\xa9n doblada a 2 MHz, la que era adem\xc3\xa1s dividida por 20 por un contador en anillo de 10 posiciones para proporcionar las se\xc3\xb1ales de tiempos/control._NEWLINE_El mecanismo de carga/ejecuci\xc3\xb3n fue completamente redise\xc3\xb1ado, optimizando las temporizaciones y dejando cargas parciales cu\xc3\xa1ndo los campos P y Q no los necesitaban. Las instrucciones tardaban 1, 4, o 6 ciclos de Memoria (10 \xc2\xb5s, 40 \xc2\xb5s o 60 \xc2\xb5s) para la carga de la instrucci\xc3\xb3n y un n\xc3\xbamero variable de ciclos de memoria para la ejecuci\xc3\xb3n. El direccionamiento Indirecto a\xc3\xb1ad\xc3\xada 3 ciclos de memoria (30 \xc2\xb5s) por cada nivel de indirection. El direccionamiento Indexado a\xc3\xb1ad\xc3\xada 5 ciclos de memoria (50 \xc2\xb5s) por cada nivel de indexaci\xc3\xb3n. El direccionamiento Indirecto e el indexado podr\xc3\xada ser combinados en cualquier nivel de indirection o indexaci\xc3\xb3n.\n_START_SECTION_\nAritm\xc3\xa9tica no decimal\n_START_PARAGRAPH_\nA diferencia del Modelo I, la adici\xc3\xb3n y la sustracci\xc3\xb3n estaban ahora plenamente implementados en hardware, as\xc3\xad que cambiar la tabla en la memoria no podr\xc3\xada ser usado para "burlar" al sistema y cambiar la base de la aritm\xc3\xa9tica. Aun as\xc3\xad dispon\xc3\xada de caracter\xc3\xadsticas especiales opcionales por hardware, para trabajar en octal con operaciones de entrada/salida, operaciones l\xc3\xb3gicas y de conversi\xc3\xb3n de base desde/hacia decimal. Esto hizo al Modelo II muy pr\xc3\xa1ctico para aplicaciones que necesitaban manipular datos formateados en octal desde otros ordenadores (por ejemplo el IBM 7090)._NEWLINE_Bases diferentes a 8 y 10 no estaban soportadas.'