b'\n_START_ARTICLE_\nGIO\n_START_SECTION_\nDescripci\xc3\xb3n\n_START_PARAGRAPH_\nComo la mayor\xc3\xada de los buses de la \xc3\xa9poca, GIO era un bus multiplexado de datos y direcciones de 32 bits que normalmente ten\xc3\xada una frecuencia de 25 o 33 MHz. Esto significa que el bus utiliza la misma ruta para direccionamiento y datos, por lo que normalmente requiere tres ciclos para transferir un solo valor de 32 bits; un ciclo para enviar la direcci\xc3\xb3n, el siguiente para enviar los datos y luego otro para leerlos o escribirlos. Esto limit\xc3\xb3 el bus a un rendimiento m\xc3\xa1ximo de aproximadamente 16 MB/s a 33 MHz para este tipo de peque\xc3\xb1as transferencias. Sin embargo, el sistema tambi\xc3\xa9n inclu\xc3\xada un modo de lectura/escritura de r\xc3\xa1faga larga que permit\xc3\xada transferencias continuas de hasta 4 kilobytes de datos (el tama\xc3\xb1o de p\xc3\xa1gina fundamental en m\xc3\xa1quinas SGI basadas en R3000); El uso de este modo aument\xc3\xb3 dr\xc3\xa1sticamente el rendimiento a 132 MB/s (32 bits por ciclo*33 MHz). GIO tambi\xc3\xa9n incluy\xc3\xb3 una interrupci\xc3\xb3n "en tiempo real" que permite a los dispositivos interrumpir estas transferencias largas si es necesario. El arbitraje de bus fue controlado por el Controlador de interfaz del procesador (PIC) en los sistemas originales SGI Indigo basados en R3000. _NEWLINE_F\xc3\xadsicamente, GIO us\xc3\xb3 un conector de 96 pines y tarjetas bastante peque\xc3\xb1as (al rededor de 16.3 cm de largo por 8.5 cm de ancho). En la serie Indigo, las tarjetas se alinean verticalmente una sobre otra dentro de la carcasa, en oposici\xc3\xb3n a la disposici\xc3\xb3n m\xc3\xa1s com\xc3\xban donde las tarjetas se encuentran en \xc3\xa1ngulo recto con la placa base. Esto condujo a un dise\xc3\xb1o de caja "alto y delgado". Dado que las tarjetas estaban "encima" una de la otra en l\xc3\xadnea, fue posible construir una tarjeta que se conectara a ambos conectores en la placa base de la computadora, ofreciendo as\xc3\xad m\xc3\xa1s espacio.\n_START_SECTION_\nGIO64\n_START_PARAGRAPH_\nM\xc3\xa1s tarde, GIO se expandi\xc3\xb3 a una forma de 64 bits, GIO64, cambiando retroactivamente el nombre de la versi\xc3\xb3n anterior GIO32. El direccionamiento permaneci\xc3\xb3 en 32 bits, pero ahora permit\xc3\xada tanto el direccionamiento big-endian como el little-endian como lo indica un nuevo pin de control, mientras que GIO32 solo era compatible con las direcciones big-endian de estilo SGI. Los datos ahora se pueden transferir a 64 bits a la vez, duplicando as\xc3\xad la velocidad. GIO64 tambi\xc3\xa9n podr\xc3\xada ejecutarse m\xc3\xa1s r\xc3\xa1pido que GIO32, hasta 40 MHz, que proporciona un rendimiento de transmisi\xc3\xb3n m\xc3\xa1ximo de 320 MB/s. Los tama\xc3\xb1os de p\xc3\xa1gina tambi\xc3\xa9n se ajustaron para permitir el cambio de las CPU, comenzando en 4 kbytes para m\xc3\xa1quinas basadas en R3000 y hasta 16 MB para las basadas en R4400. _NEWLINE_F\xc3\xadsicamente, el bus GIO64 us\xc3\xb3 tarjetas mucho m\xc3\xa1s grandes que generalmente eran similares en tama\xc3\xb1o y dise\xc3\xb1o a las tarjetas EISA, una elecci\xc3\xb3n deliberada que facilit\xc3\xb3 el desarrollo y permiti\xc3\xb3 que SGI coloque ranuras EISA en las mismas m\xc3\xa1quinas. Espec\xc3\xadficamente, el conector externo (la brida met\xc3\xa1lica) era id\xc3\xa9ntico a EISA, pero la forma de la placa en s\xc3\xad era ligeramente diferente. _NEWLINE_Se especificaron dos versiones de GIO64. El sistema "no canalizado" funcionaba de manera similar a GIO32, y las transferencias se configuraban directamente en el bus. El nuevo sistema "canalizado" era el que usaban las tarjetas reales, y como su nombre lo indica, el sistema configur\xc3\xb3 transferencias en una operaci\xc3\xb3n de varios pasos que fue decodificada en el canal interno del controlador. Internamente, el bus no canalizado transfiere datos entre las diversas partes de la computadora, incluidas las tarjetas GIO, los dispositivos EISA, SCSI, etc. Las tarjetas GIO utilizaron el controlador canalizado para arbitrar y controlar el reloj, y los datos alimentaron la memoria principal a trav\xc3\xa9s del lado interno no canalizado.\n_START_SECTION_\nGIO32-bis\n_START_PARAGRAPH_\nUn tercer est\xc3\xa1ndar, GIO32-bis, utilizaba las se\xc3\xb1ales y la sincronizaci\xc3\xb3n de GIO64, pero con los conectores de 32 bits de GIO32. Las tarjetas GIO32-bis dise\xc3\xb1adas correctamente se podr\xc3\xadan usar en las ranuras GIO64, GIO32 o GIO32-bis, diferenciando las dos \xc3\xbaltimas al mirar un pin atado a tierra en el GIO32 original y atado "alto" en GIO32-bis. Para las tarjetas de bajo rendimiento, GIO32-bis permit\xc3\xada utilizar un solo dispositivo en cualquier m\xc3\xa1quina compatible con GIO, sin importar la generaci\xc3\xb3n.'