b'\n_START_ARTICLE_\nFlanco (electr\xc3\xb3nica)\n_START_PARAGRAPH_\nEn una se\xc3\xb1al digital, se denomina flanco a la transici\xc3\xb3n del nivel bajo al alto (flanco de subida) o del nivel alto al bajo (flanco de bajada)._NEWLINE_En la siguiente figura se representa un circuito detector de flancos t\xc3\xadpico, junto con su cronograma. Su funcionamiento es como sigue:_NEWLINE_Al pasar la se\xc3\xb1al A de bajo a alto, tras el retardo, t1, propio por la puerta NO, su salida, B, conmutar\xc3\xa1 a bajo. Pero durante dicho retardo, ambas entradas de la puerta NO Y quedan a alto, lo que har\xc3\xa1 que, transcurrido su tiempo de retardo, t2, su salida proporcione un impulso negativo de duraci\xc3\xb3n t1. De este modo se indica que en la entrada A se ha producido un flanco de subida._NEWLINE_En la segunda figura se puede observar un detector de flanco de bajada. Este env\xc3\xada un pulso positivo ante un flanco de bajada en la entrada._NEWLINE_Algunos circuitos digitales (biestables, contadores, registro de desplazamiento, etc.) poseen entradas de sincronismo que se activan por flancos._NEWLINE_En la figura dos el flanco de bajada es detectado por el retardo que realiza la compuerta not as\xc3\xad cuando a la entrada haya uno las dos entradas de la or negada ser\xc3\xa1n uno y cero, por tanto la salida ser\xc3\xa1 de cero, pero en el momento en que la entrada sea de cero la conexi\xc3\xb3n directa que hay a la or negada nos dar\xc3\xa1 un cero inmediato en una de sus entradas, mientras que por el retardo que presenta la not tambi\xc3\xa9n tendremos un cero y esto nos generar\xc3\xa1 un uno a la salida por unos momentos, o sea la detecci\xc3\xb3n del flanco de bajada.'